--- /srv/rebuilderd/tmp/rebuilderdEvIk9m/inputs/qemu-user_10.1.0+ds-5_armhf.deb +++ /srv/rebuilderd/tmp/rebuilderdEvIk9m/out/qemu-user_10.1.0+ds-5_armhf.deb ├── file list │ @@ -1,3 +1,3 @@ │ -rw-r--r-- 0 0 0 4 2025-09-13 07:57:08.000000 debian-binary │ --rw-r--r-- 0 0 0 2240 2025-09-13 07:57:08.000000 control.tar.xz │ --rw-r--r-- 0 0 0 29793212 2025-09-13 07:57:08.000000 data.tar.xz │ +-rw-r--r-- 0 0 0 2244 2025-09-13 07:57:08.000000 control.tar.xz │ +-rw-r--r-- 0 0 0 29794540 2025-09-13 07:57:08.000000 data.tar.xz ├── control.tar.xz │ ├── control.tar │ │ ├── ./md5sums │ │ │ ├── ./md5sums │ │ │ │┄ Files differ ├── data.tar.xz │ ├── data.tar │ │ ├── ./usr/bin/qemu-arm │ │ │┄ File has been modified after NT_GNU_BUILD_ID has been applied. │ │ │ ├── readelf --wide --program-header {} │ │ │ │ @@ -1,19 +1,19 @@ │ │ │ │ │ │ │ │ Elf file type is EXEC (Executable file) │ │ │ │ Entry point 0x1183d │ │ │ │ There are 8 program headers, starting at offset 52 │ │ │ │ │ │ │ │ Program Headers: │ │ │ │ Type Offset VirtAddr PhysAddr FileSiz MemSiz Flg Align │ │ │ │ - ARM_EXIDX 0x859ee0 0x00869ee0 0x00869ee0 0x00d80 0x00d80 R 0x4 │ │ │ │ - LOAD 0x000000 0x00010000 0x00010000 0x85ac84 0x85ac84 R E 0x10000 │ │ │ │ + ARM_EXIDX 0x859ff0 0x00869ff0 0x00869ff0 0x00d80 0x00d80 R 0x4 │ │ │ │ + LOAD 0x000000 0x00010000 0x00010000 0x85ad94 0x85ad94 R E 0x10000 │ │ │ │ LOAD 0x85c6dc 0x0087c6dc 0x0087c6dc 0xe92b4 0x20f7574 RW 0x10000 │ │ │ │ NOTE 0x000134 0x00010134 0x00010134 0x00024 0x00024 R 0x4 │ │ │ │ - NOTE 0x85ac64 0x0086ac64 0x0086ac64 0x00020 0x00020 R 0x4 │ │ │ │ + NOTE 0x85ad74 0x0086ad74 0x0086ad74 0x00020 0x00020 R 0x4 │ │ │ │ TLS 0x85c6dc 0x0087c6dc 0x0087c6dc 0x00038 0x000ec R 0x4 │ │ │ │ GNU_STACK 0x000000 0x00000000 0x00000000 0x00000 0x00000 RW 0x10 │ │ │ │ GNU_RELRO 0x85c6dc 0x0087c6dc 0x0087c6dc 0xa3924 0xa3924 R 0x1 │ │ │ │ │ │ │ │ Section to Segment mapping: │ │ │ │ Segment Sections... │ │ │ │ 00 .ARM.exidx │ │ │ ├── readelf --wide --sections {} │ │ │ │ @@ -3,21 +3,21 @@ │ │ │ │ Section Headers: │ │ │ │ [Nr] Name Type Addr Off Size ES Flg Lk Inf Al │ │ │ │ [ 0] NULL 00000000 000000 000000 00 0 0 0 │ │ │ │ [ 1] .note.gnu.build-id NOTE 00010134 000134 000024 00 A 0 0 4 │ │ │ │ [ 2] .rel.dyn REL 00010158 000158 000010 08 A 0 0 4 │ │ │ │ [ 3] .init PROGBITS 00010168 000168 00000c 00 AX 0 0 4 │ │ │ │ [ 4] .iplt PROGBITS 00010174 000174 000020 00 AX 0 0 4 │ │ │ │ - [ 5] .text PROGBITS 000101c0 0001c0 2dd320 00 AX 0 0 64 │ │ │ │ - [ 6] .fini PROGBITS 002ed4e0 2dd4e0 000008 00 AX 0 0 4 │ │ │ │ - [ 7] .rodata PROGBITS 002ed4e8 2dd4e8 57c3fc 00 A 0 0 8 │ │ │ │ - [ 8] .ARM.extab PROGBITS 008698e4 8598e4 0005fc 00 A 0 0 4 │ │ │ │ - [ 9] .ARM.exidx ARM_EXIDX 00869ee0 859ee0 000d80 00 AL 5 0 4 │ │ │ │ - [10] .eh_frame PROGBITS 0086ac60 85ac60 000004 00 A 0 0 4 │ │ │ │ - [11] .note.ABI-tag NOTE 0086ac64 85ac64 000020 00 A 0 0 4 │ │ │ │ + [ 5] .text PROGBITS 000101c0 0001c0 2dd42e 00 AX 0 0 64 │ │ │ │ + [ 6] .fini PROGBITS 002ed5f0 2dd5f0 000008 00 AX 0 0 4 │ │ │ │ + [ 7] .rodata PROGBITS 002ed5f8 2dd5f8 57c3fc 00 A 0 0 8 │ │ │ │ + [ 8] .ARM.extab PROGBITS 008699f4 8599f4 0005fc 00 A 0 0 4 │ │ │ │ + [ 9] .ARM.exidx ARM_EXIDX 00869ff0 859ff0 000d80 00 AL 5 0 4 │ │ │ │ + [10] .eh_frame PROGBITS 0086ad70 85ad70 000004 00 A 0 0 4 │ │ │ │ + [11] .note.ABI-tag NOTE 0086ad74 85ad74 000020 00 A 0 0 4 │ │ │ │ [12] .tdata PROGBITS 0087c6dc 85c6dc 000038 00 WAT 0 0 4 │ │ │ │ [13] .tbss NOBITS 0087c714 85c714 0000b4 00 WAT 0 0 4 │ │ │ │ [14] .init_array INIT_ARRAY 0087c714 85c714 000088 04 WA 0 0 4 │ │ │ │ [15] .fini_array FINI_ARRAY 0087c79c 85c79c 000004 04 WA 0 0 4 │ │ │ │ [16] .data.rel.ro PROGBITS 0087c7a0 85c7a0 0a3300 00 WA 0 0 8 │ │ │ │ [17] .got PROGBITS 0091faa0 8ffaa0 00055c 04 WA 0 0 4 │ │ │ │ [18] .data PROGBITS 00920000 900000 045990 00 WA 0 0 8 │ │ │ ├── readelf --wide --notes {} │ │ │ │ @@ -1,8 +1,8 @@ │ │ │ │ │ │ │ │ Displaying notes found in: .note.gnu.build-id │ │ │ │ Owner Data size Description │ │ │ │ - GNU 0x00000014 NT_GNU_BUILD_ID (unique build ID bitstring) Build ID: 4039572cf01fb0075759a8730f7ee06f28b23304 │ │ │ │ + GNU 0x00000014 NT_GNU_BUILD_ID (unique build ID bitstring) Build ID: ff392e5076a2a45cb3ba601f97bd43c3ea9da0a9 │ │ │ │ │ │ │ │ Displaying notes found in: .note.ABI-tag │ │ │ │ Owner Data size Description │ │ │ │ GNU 0x00000010 NT_GNU_ABI_TAG (ABI version tag) OS: Linux, ABI: 3.2.0 │ │ │ ├── strings --all --bytes=8 {} │ │ │ │ @@ -3,15 +3,15 @@ │ │ │ │ "3F)F^EPF │ │ │ │ ;F!h2F F │ │ │ │ FFhWh7DVi │ │ │ │ cF&F/FbF │ │ │ │ (F)F/F@& │ │ │ │ (F8F1FAF │ │ │ │ RF+F@FIFL │ │ │ │ -RFKF F)FK │ │ │ │ +RFKF F)FL │ │ │ │ 2F+F8FAFK │ │ │ │ 2FKF F)FJ │ │ │ │ ^EEZEEEX │ │ │ │ "+hiF0F^ │ │ │ │ ----------------------------- │ │ │ │ ~-|zx----v--t │ │ │ │ --r-----p-------nl---j---[-Y--WU-S--Q---6O │ │ │ │ @@ -260,15 +260,15 @@ │ │ │ │ @X@;hx`]@ │ │ │ │ @X@;hx`]@ │ │ │ │ @X@;hx`]@ │ │ │ │ @X@+hh`^@ │ │ │ │ @X@+hh`^@ │ │ │ │ @X@+hh`^@ │ │ │ │ @X@+hh`^@ │ │ │ │ -#ZF!h0h) │ │ │ │ +#ZF!h0h( │ │ │ │ ;F2F)F F │ │ │ │ UcemHHkoHHigHHHU │ │ │ │ [prz22x|22vt222[ │ │ │ │ VcemIIkoIIigIIIV │ │ │ │ [lnv33tx33rp333[ │ │ │ │ k@B@;@2@k@L │ │ │ │ &0*hSF!h │ │ │ │ @@ -932,15 +932,15 @@ │ │ │ │ HyDzDP1xD │ │ │ │ #I#J$HyDzDxDh1 │ │ │ │ I J!HyDzDh1xD │ │ │ │ HyDzDh1xD │ │ │ │ HyDzD|1xD │ │ │ │ HyDzD|1xD │ │ │ │ HyDzD|1xD │ │ │ │ -K{DXmpG&Wr │ │ │ │ +K{DXmpG&Vr │ │ │ │ tKuJuI{DuHzDyD │ │ │ │ qKqH{DxDS │ │ │ │ zD3F%!(F │ │ │ │ ;F2F!F(F │ │ │ │ F&H2F!FxD │ │ │ │ F H*F!FxD │ │ │ │ AIAJBHyDzD │ │ │ ├── objdump --line-numbers --disassemble --demangle --reloc --no-show-raw-insn --section=.text {} │ │ │ │ @@ -4,629 +4,629 @@ │ │ │ │ Disassembly of section .text: │ │ │ │ │ │ │ │ 000101c0 <.text>: │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb673cc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf64f0ff8 │ │ │ │ - vsubw.s8 , q0, d12 │ │ │ │ - vcge.s8 d16, d13, d19 │ │ │ │ - vorr.i32 d23, #8 @ 0x00000008 │ │ │ │ - vrhadd.s8 d16, d13, d30 │ │ │ │ - vmvn.i32 d23, #0 @ 0x00000000 │ │ │ │ + vorr.i32 d20, #3072 @ 0x00000c00 │ │ │ │ + @ instruction: 0xf64d0333 │ │ │ │ + vaddw.s8 q8, q0, d24 │ │ │ │ + @ instruction: 0xf64d012e │ │ │ │ + vmla.i d16, d0, d0[0] │ │ │ │ vst4.8 {d16-d19}, [pc :128], lr │ │ │ │ vqsub.s64 d23, d20, d27 │ │ │ │ - andeq pc, r0, r1, lsr sp @ │ │ │ │ + @ instruction: 0x0000fdb1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb673fc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf64e0ff8 │ │ │ │ - vaddw.s8 q11, q0, d28 │ │ │ │ + vbic.i32 d23, #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf64e012e │ │ │ │ - vmla.i d22, d0, d0[1] │ │ │ │ + vmov.i32 , #4 @ 0x00000004 │ │ │ │ blmi 0x902cc │ │ │ │ adccs pc, r3, #64, 4 │ │ │ │ - ldc2 2, cr15, [ip, #-464] @ 0xfffffe30 │ │ │ │ - eorseq r0, r4, r4, asr #19 │ │ │ │ + ldc2 2, cr15, [ip, #464] @ 0x1d0 │ │ │ │ + ldrsbteq r0, [r4], -r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67428 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf64e0ff8 │ │ │ │ - vaddw.s8 q11, q0, d28 │ │ │ │ + vbic.i32 d23, #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf64e012e │ │ │ │ - vmla.i d22, d0, d0[1] │ │ │ │ + vmov.i32 , #4 @ 0x00000004 │ │ │ │ blmi 0x902f8 │ │ │ │ eorscs pc, lr, #64, 4 │ │ │ │ - stc2 2, cr15, [r6, #-464] @ 0xfffffe30 │ │ │ │ - ldrsbteq r0, [r4], -r0 │ │ │ │ + stc2 2, cr15, [r6, #464] @ 0x1d0 │ │ │ │ + eorseq r0, r4, r0, ror #21 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67454 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf64e0ff8 │ │ │ │ - vaddw.s8 q11, q0, d28 │ │ │ │ + vbic.i32 d23, #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf64e012e │ │ │ │ - vmla.i d22, d0, d0[1] │ │ │ │ + vmov.i32 , #4 @ 0x00000004 │ │ │ │ blmi 0x90324 │ │ │ │ rsbcs pc, sp, #64, 4 │ │ │ │ - ldc2l 2, cr15, [r0], #464 @ 0x1d0 │ │ │ │ - ldrsbteq r0, [r4], -ip │ │ │ │ + ldc2l 2, cr15, [r0, #-464]! @ 0xfffffe30 │ │ │ │ + eorseq r0, r4, ip, ror #21 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67480 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf64f0ff8 │ │ │ │ - vsra.s64 , q4, #64 │ │ │ │ + vmla.f d18, d16, d0[6] │ │ │ │ @ instruction: 0xf64f012e │ │ │ │ - vmov.i32 d18, #12 @ 0x0000000c │ │ │ │ + vaddl.s8 , d0, d28 │ │ │ │ blmi 0x90350 │ │ │ │ addvc pc, r2, #1325400064 @ 0x4f000000 │ │ │ │ - ldc2l 2, cr15, [sl], {116} @ 0x74 │ │ │ │ - eorseq r4, r4, r8, lsl #5 │ │ │ │ + ldc2l 2, cr15, [sl, #-464] @ 0xfffffe30 │ │ │ │ + mlaseq r4, r8, r3, r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb674ac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, q9, q12 │ │ │ │ - vsra.s64 d20, d0, #64 │ │ │ │ + vaddw.s8 , q8, d16 │ │ │ │ vrhadd.s8 d16, d2, d31 │ │ │ │ - vaddl.s8 q10, d16, d24 │ │ │ │ + vshr.s64 d21, d24, #64 │ │ │ │ blmi 0x90380 │ │ │ │ sbcsvc pc, r6, #1325400064 @ 0x4f000000 │ │ │ │ - stc2l 2, cr15, [r4], {116} @ 0x74 │ │ │ │ - eorseq r5, r4, r0, lsl #28 │ │ │ │ + stc2l 2, cr15, [r4, #-464] @ 0xfffffe30 │ │ │ │ + eorseq r5, r4, r0, lsl pc │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb674d8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf64e0ff8 │ │ │ │ - vaddw.s8 q11, q0, d28 │ │ │ │ + vbic.i32 d23, #12 @ 0x0000000c │ │ │ │ vrhadd.s8 d16, d4, d30 │ │ │ │ - vmla.i d20, d16, d0[4] │ │ │ │ + vshr.s64 , q8, #64 │ │ │ │ blmi 0x903ac │ │ │ │ andcs pc, r5, #64, 4 │ │ │ │ - stc2 2, cr15, [lr], #464 @ 0x1d0 │ │ │ │ - eorseq pc, r4, r4, asr pc @ │ │ │ │ + stc2 2, cr15, [lr, #-464]! @ 0xfffffe30 │ │ │ │ + eorseq r0, r5, r4, rrx │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67504 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf64e0ff8 │ │ │ │ - vaddw.s8 q11, q0, d28 │ │ │ │ + vbic.i32 d23, #12 @ 0x0000000c │ │ │ │ vrhadd.s8 d16, d4, d30 │ │ │ │ - vmla.i d20, d16, d0[4] │ │ │ │ + vshr.s64 , q8, #64 │ │ │ │ blmi 0x903d8 │ │ │ │ andcs pc, r5, #64, 4 │ │ │ │ - ldc2 2, cr15, [r8], {116} @ 0x74 │ │ │ │ - eorseq r1, r5, r4, ror r2 │ │ │ │ + ldc2 2, cr15, [r8, #-464] @ 0xfffffe30 │ │ │ │ + eorseq r1, r5, r4, lsl #7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67530 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6410ff8 │ │ │ │ - vsubw.s8 q9, q0, d0 │ │ │ │ + vorr.i32 d19, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf64e0335 │ │ │ │ - vaddw.s8 q11, q0, d28 │ │ │ │ + vbic.i32 d23, #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf64e012e │ │ │ │ - vmla.i d22, d0, d0[1] │ │ │ │ + vmov.i32 , #4 @ 0x00000004 │ │ │ │ vhadd.s8 d16, d0, d30 │ │ │ │ vqsub.s64 d18, d4, d30 │ │ │ │ - strlt pc, [r8, #-3199] @ 0xfffff381 │ │ │ │ + strlt pc, [r8, #-3327] @ 0xfffff301 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00f8f8cc │ │ │ │ - msrvs R12_fiq, lr │ │ │ │ + teqpvc ip, lr, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - subvs pc, r4, lr, asr #12 │ │ │ │ + subsvc pc, r4, lr, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ vqdmulh.s d20, d0, d2 │ │ │ │ vhsub.s d18, d20, d19 │ │ │ │ - svclt 0x0000fc6b │ │ │ │ - eorseq r1, r5, ip, lsl #20 │ │ │ │ + svclt 0x0000fceb │ │ │ │ + eorseq r1, r5, ip, lsl fp │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb6758c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - vrecps.f32 q8, , q12 │ │ │ │ - vsubw.s8 , q8, d24 │ │ │ │ + @ instruction: 0xf6430ff8 │ │ │ │ + vrsra.s64 d16, d24, #64 │ │ │ │ vcge.s8 d16, d12, d21 │ │ │ │ - vaddw.s8 q8, q8, d8 │ │ │ │ + vsra.s64 d17, d8, #64 │ │ │ │ vrhadd.s8 d16, d12, d31 │ │ │ │ - vshr.s64 d16, d12, #64 │ │ │ │ + vaddl.s8 , d16, d28 │ │ │ │ eorscs r0, r2, #47 @ 0x2f │ │ │ │ - mrrc2 2, 7, pc, r2, cr4 @ │ │ │ │ + ldc2l 2, cr15, [r2], {116} @ 0x74 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb675b8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, , q12 │ │ │ │ - vsra.s64 , q10, #64 │ │ │ │ + vaddw.s8 , q0, d4 │ │ │ │ vand d16, d5, d16 │ │ │ │ - vaddl.s8 , d0, d16 │ │ │ │ + vmvn.i32 d22, #0 @ 0x00000000 │ │ │ │ blmi 0x90490 │ │ │ │ vhsub.s d18, d20, d2 │ │ │ │ - svclt 0x0000fc3f │ │ │ │ - mlaseq r5, r0, ip, r7 │ │ │ │ + svclt 0x0000fcbf │ │ │ │ + eorseq r7, r5, r0, lsr #27 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb675e4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, , q12 │ │ │ │ - vsra.s64 , q10, #64 │ │ │ │ + vaddw.s8 , q0, d4 │ │ │ │ vand d16, d5, d16 │ │ │ │ - vmla.i d21, d0, d0[0] │ │ │ │ + vmov.i32 q11, #0 @ 0x00000000 │ │ │ │ blmi 0x904bc │ │ │ │ vqsub.s64 d18, d20, d24 │ │ │ │ - svclt 0x0000fc29 │ │ │ │ - eorseq r7, r5, ip, asr #25 │ │ │ │ + svclt 0x0000fca9 │ │ │ │ + ldrsbteq r7, [r5], -ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67610 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6450ff8 │ │ │ │ - vorr.i32 d16, #0 @ 0x00000000 │ │ │ │ + vaddw.s8 , q0, d16 │ │ │ │ @ instruction: 0xf6470130 │ │ │ │ - vmla.i d16, d0, d0[1] │ │ │ │ + vmov.i32 , #4 @ 0x00000004 │ │ │ │ blmi 0x904e8 │ │ │ │ subvc pc, lr, #1325400064 @ 0x4f000000 │ │ │ │ ldc2 2, cr15, [r2], {116} @ 0x74 │ │ │ │ - eorseq r8, r5, ip, lsr #1 │ │ │ │ + ldrhteq r8, [r5], -ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb6763c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6450ff8 │ │ │ │ - vaddw.s8 q11, q8, d12 │ │ │ │ + vsra.s64 d23, d12, #64 │ │ │ │ @ instruction: 0xf6450130 │ │ │ │ - vshr.s64 d22, d12, #64 │ │ │ │ + vaddl.s8 , d16, d28 │ │ │ │ blmi 0x90514 │ │ │ │ vhsub.s d18, d4, d31 │ │ │ │ - svclt 0x0000fbfd │ │ │ │ - eorseq r8, r5, r0, asr #8 │ │ │ │ + svclt 0x0000fc7d │ │ │ │ + eorseq r8, r5, r0, asr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67668 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, q12, q12 │ │ │ │ - vsubw.s8 , q0, d24 │ │ │ │ + vbic.i32 d22, #2048 @ 0x00000800 │ │ │ │ vcge.s8 d16, d6, d21 │ │ │ │ - vmla.f d16, d16, d0[3] │ │ │ │ + vsra.s64 , q6, #64 │ │ │ │ vand d16, d6, d16 │ │ │ │ - vshr.s64 q8, q6, #64 │ │ │ │ + vmla.i d17, d16, d0[7] │ │ │ │ vst4.8 {d16-d19}, [pc :256], r0 │ │ │ │ vhsub.s d23, d20, d14 │ │ │ │ - strlt pc, [r8, #-3043] @ 0xfffff41d │ │ │ │ + strlt pc, [r8, #-3171] @ 0xfffff39d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00f8f8cc │ │ │ │ - @ instruction: 0x61bcf245 │ │ │ │ + bicvc pc, ip, r5, asr #4 │ │ │ │ teqpeq r0, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ - sbcsvs pc, r8, r5, asr #4 │ │ │ │ + rscvc pc, r8, r5, asr #4 │ │ │ │ eorseq pc, r0, r0, asr #5 │ │ │ │ rsbcs r4, r1, #1024 @ 0x400 │ │ │ │ - blx 0xff44ce86 │ │ │ │ - eorseq r8, r5, ip, lsr r5 │ │ │ │ + mrrc2 2, 7, pc, r0, cr4 @ │ │ │ │ + eorseq r8, r5, ip, asr #12 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb676c0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, q11, q12 │ │ │ │ - vmla.f d16, d16, d0[3] │ │ │ │ + vsra.s64 , q6, #64 │ │ │ │ vand d16, d6, d16 │ │ │ │ - vshr.s64 q8, q14, #64 │ │ │ │ + vaddl.s8 q9, d0, d12 │ │ │ │ blmi 0x90598 │ │ │ │ vqsub.s64 d18, d20, d20 │ │ │ │ - svclt 0x0000fbbb │ │ │ │ - eorseq r8, r5, ip, ror #10 │ │ │ │ + svclt 0x0000fc3b │ │ │ │ + eorseq r8, r5, ip, ror r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb676ec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, q11, q12 │ │ │ │ - vmla.f d16, d16, d0[3] │ │ │ │ + vsra.s64 , q6, #64 │ │ │ │ @ instruction: 0xf6450130 │ │ │ │ - vaddl.s8 , d16, d4 │ │ │ │ + vshr.s64 d18, d4, #64 │ │ │ │ blmi 0x905c4 │ │ │ │ sbcsvs pc, pc, #64, 4 │ │ │ │ - blx 0xfe94cede │ │ │ │ - mlaseq r5, r0, r5, r8 │ │ │ │ + stc2 2, cr15, [r4], #-464 @ 0xfffffe30 │ │ │ │ + eorseq r8, r5, r0, lsr #13 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67718 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, , q12 │ │ │ │ - vsra.s64 d22, d28, #64 │ │ │ │ + vmla.f d23, d16, d0[3] │ │ │ │ vand d16, d6, d16 │ │ │ │ - vshr.s64 d21, d20, #64 │ │ │ │ + vmla.i d22, d16, d0[1] │ │ │ │ blmi 0x905f0 │ │ │ │ vqsub.s64 q9, q2, q15 │ │ │ │ - svclt 0x0000fb8f │ │ │ │ - eorseq r8, r5, r4, lsl #19 │ │ │ │ + svclt 0x0000fc0f │ │ │ │ + mlaseq r5, r4, sl, r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67744 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, , q12 │ │ │ │ - vsra.s64 d22, d28, #64 │ │ │ │ + vmla.f d23, d16, d0[3] │ │ │ │ vand d16, d5, d16 │ │ │ │ - vshr.s64 q11, q4, #64 │ │ │ │ + vmla.i d23, d16, d0[6] │ │ │ │ blmi 0x9061c │ │ │ │ vhsub.s q9, q2, │ │ │ │ - svclt 0x0000fb79 │ │ │ │ - mlaseq r5, r4, r9, r8 │ │ │ │ + svclt 0x0000fbf9 │ │ │ │ + eorseq r8, r5, r4, lsr #21 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67770 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6490ff8 │ │ │ │ - vbic.i32 , #0 @ 0x00000000 │ │ │ │ + vsubw.s8 q11, q8, d0 │ │ │ │ vcge.s8 d16, d5, d21 │ │ │ │ - vsra.s64 d22, d28, #64 │ │ │ │ + vmla.f d23, d16, d0[3] │ │ │ │ vand d16, d5, d16 │ │ │ │ - vshr.s64 q11, q4, #64 │ │ │ │ + vmla.i d23, d16, d0[6] │ │ │ │ rsbcs r0, r1, #48 @ 0x30 │ │ │ │ - blx 0x184cf66 │ │ │ │ + blx 0xff84cf66 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb6779c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - @ instruction: 0xf6490ff8 │ │ │ │ - vqdmlal.s , d16, d0[1] │ │ │ │ + vrecps.f32 q8, q13, q12 │ │ │ │ + vrsra.s64 q8, q2, #64 │ │ │ │ vcge.s8 d16, d5, d21 │ │ │ │ - vsra.s64 d22, d28, #64 │ │ │ │ + vmla.f d23, d16, d0[3] │ │ │ │ vand d16, d6, d16 │ │ │ │ - vshr.s64 d21, d20, #64 │ │ │ │ + vmla.i d22, d16, d0[1] │ │ │ │ rsbscs r0, lr, #48 @ 0x30 │ │ │ │ - blx 0x12ccf92 │ │ │ │ + blx 0xff2ccf92 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb677c8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6480ff8 │ │ │ │ - vsra.s64 q9, q2, #64 │ │ │ │ + vmla.f d19, d16, d0[5] │ │ │ │ @ instruction: 0xf6480130 │ │ │ │ - vaddl.s8 , d0, d28 │ │ │ │ + vmvn.i32 d20, #12 @ 0x0000000c │ │ │ │ blmi 0x906a0 │ │ │ │ andsne pc, r1, #64, 4 │ │ │ │ - blx 0xdccfba │ │ │ │ - eorseq sl, r5, ip, lsr r0 │ │ │ │ + blx 0xfedccfba │ │ │ │ + eorseq sl, r5, ip, asr #2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb677f4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, , q12 │ │ │ │ - vsra.s64 d22, d28, #64 │ │ │ │ + vmla.f d23, d16, d0[3] │ │ │ │ vand d16, d5, d16 │ │ │ │ - vshr.s64 q11, q4, #64 │ │ │ │ + vmla.i d23, d16, d0[6] │ │ │ │ blmi 0x906cc │ │ │ │ vhsub.s q9, q2, │ │ │ │ - svclt 0x0000fb21 │ │ │ │ - eorseq sl, r5, r0, asr r0 │ │ │ │ + svclt 0x0000fba1 │ │ │ │ + eorseq sl, r5, r0, ror #2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67820 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, , q12 │ │ │ │ - vsra.s64 d22, d28, #64 │ │ │ │ + vmla.f d23, d16, d0[3] │ │ │ │ vand d16, d6, d16 │ │ │ │ - vshr.s64 d21, d20, #64 │ │ │ │ + vmla.i d22, d16, d0[1] │ │ │ │ blmi 0x906f8 │ │ │ │ vqsub.s64 q9, q2, q15 │ │ │ │ - svclt 0x0000fb0b │ │ │ │ - eorseq sl, r5, ip, lsl r3 │ │ │ │ + svclt 0x0000fb8b │ │ │ │ + eorseq sl, r5, ip, lsr #8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb6784c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6480ff8 │ │ │ │ - vsra.s64 d21, d0, #64 │ │ │ │ + vaddw.s8 q11, q8, d16 │ │ │ │ vand d16, d15, d16 │ │ │ │ - vshr.s64 d22, d12, #64 │ │ │ │ + vaddl.s8 , d16, d28 │ │ │ │ blmi 0x9072c │ │ │ │ vqsub.s64 d18, d4, d26 │ │ │ │ - svclt 0x0000faf5 │ │ │ │ - eorseq sl, r5, r8, asr r3 │ │ │ │ + svclt 0x0000fb75 │ │ │ │ + eorseq sl, r5, r8, ror #8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67878 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, q13, q12 │ │ │ │ - vqdmlal.s , d16, d0[7] │ │ │ │ + vrsra.s64 q11, q14, #64 │ │ │ │ vcge.s8 d16, d9, d21 │ │ │ │ - vorr.i32 , #0 @ 0x00000000 │ │ │ │ + vmla.f d18, d0, d0[4] │ │ │ │ vand d16, d9, d16 │ │ │ │ - vmla.i d17, d0, d0[5] │ │ │ │ + vmvn.i32 q9, #4 @ 0x00000004 │ │ │ │ eorcs r0, r4, #48 @ 0x30 │ │ │ │ - blx 0xff74d06c │ │ │ │ + blx 0x174d06e │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb678a4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, q13, q12 │ │ │ │ - vbic.i32 d22, #2048 @ 0x00000800 │ │ │ │ + vqdmlal.s , d0, d0[2] │ │ │ │ vcge.s8 d16, d5, d21 │ │ │ │ - vsra.s64 d22, d28, #64 │ │ │ │ + vmla.f d23, d16, d0[3] │ │ │ │ vand d16, d5, d16 │ │ │ │ - vshr.s64 q11, q4, #64 │ │ │ │ + vmla.i d23, d16, d0[6] │ │ │ │ rsbcs r0, r1, #48 @ 0x30 │ │ │ │ - blx 0xff1cd098 │ │ │ │ + blx 0x11cd09a │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb678d0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, q13, q12 │ │ │ │ - vsubw.s8 q11, q8, d0 │ │ │ │ + vrsra.s64 d23, d0, #64 │ │ │ │ vcge.s8 d16, d5, d21 │ │ │ │ - vsra.s64 d22, d28, #64 │ │ │ │ + vmla.f d23, d16, d0[3] │ │ │ │ vand d16, d5, d16 │ │ │ │ - vshr.s64 q11, q4, #64 │ │ │ │ + vmla.i d23, d16, d0[6] │ │ │ │ rsbcs r0, r1, #48 @ 0x30 │ │ │ │ - blx 0xfec4d0c4 │ │ │ │ + blx 0xc4d0c6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb678fc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, , q12 │ │ │ │ - vsra.s64 d22, d28, #64 │ │ │ │ + vmla.f d23, d16, d0[3] │ │ │ │ vand d16, d6, d16 │ │ │ │ - vshr.s64 d21, d20, #64 │ │ │ │ + vmla.i d22, d16, d0[1] │ │ │ │ blmi 0x907d4 │ │ │ │ vqsub.s64 q9, q2, q15 │ │ │ │ - svclt 0x0000fa9d │ │ │ │ - eorseq sl, r5, r4, lsl #14 │ │ │ │ + svclt 0x0000fb1d │ │ │ │ + eorseq sl, r5, r4, lsl r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67928 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, , q12 │ │ │ │ - vsra.s64 d22, d28, #64 │ │ │ │ + vmla.f d23, d16, d0[3] │ │ │ │ vand d16, d5, d16 │ │ │ │ - vshr.s64 q11, q4, #64 │ │ │ │ + vmla.i d23, d16, d0[6] │ │ │ │ blmi 0x90800 │ │ │ │ vhsub.s q9, q2, │ │ │ │ - svclt 0x0000fa87 │ │ │ │ - eorseq sl, r5, r4, lsl r7 │ │ │ │ + svclt 0x0000fb07 │ │ │ │ + eorseq sl, r5, r4, lsr #16 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67954 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, , q12 │ │ │ │ - vsra.s64 d22, d28, #64 │ │ │ │ + vmla.f d23, d16, d0[3] │ │ │ │ vand d16, d5, d16 │ │ │ │ - vshr.s64 q11, q4, #64 │ │ │ │ + vmla.i d23, d16, d0[6] │ │ │ │ blmi 0x9082c │ │ │ │ vhsub.s q9, q2, │ │ │ │ - svclt 0x0000fa71 │ │ │ │ - eorseq sl, r5, r0, asr #16 │ │ │ │ + svclt 0x0000faf1 │ │ │ │ + eorseq sl, r5, r0, asr r9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67980 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6490ff8 │ │ │ │ - vaddw.s8 q8, q8, d4 │ │ │ │ + vsra.s64 d17, d4, #64 │ │ │ │ @ instruction: 0xf6490130 │ │ │ │ - vaddl.s8 q8, d16, d16 │ │ │ │ + vshr.s64 d17, d16, #64 │ │ │ │ blmi 0x90858 │ │ │ │ adcscc pc, lr, #64, 4 │ │ │ │ - blx 0x16cd170 │ │ │ │ - eorseq sl, r5, r0, lsr r9 │ │ │ │ + blx 0xff6cd170 │ │ │ │ + eorseq sl, r5, r0, asr #20 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb679ac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6490ff8 │ │ │ │ - vaddw.s8 q8, q8, d4 │ │ │ │ + vsra.s64 d17, d4, #64 │ │ │ │ @ instruction: 0xf6490130 │ │ │ │ - vshr.s64 q8, q2, #64 │ │ │ │ + vmla.i d17, d16, d0[5] │ │ │ │ blmi 0x90884 │ │ │ │ sbccc pc, r6, #64, 4 │ │ │ │ - blx 0x114d19c │ │ │ │ - eorseq sl, r5, ip, lsr r9 │ │ │ │ + blx 0xff14d19c │ │ │ │ + eorseq sl, r5, ip, asr #20 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb679d8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf64a0ff8 │ │ │ │ - vorr.i32 , #3072 @ 0x00000c00 │ │ │ │ + vqdmlal.s q10, d0, d0[7] │ │ │ │ @ instruction: 0xf6490335 │ │ │ │ - vaddw.s8 q10, q8, d20 │ │ │ │ + vsra.s64 d21, d20, #64 │ │ │ │ @ instruction: 0xf6490130 │ │ │ │ - vmla.i d20, d16, d0[0] │ │ │ │ + vshr.s64 , q0, #64 │ │ │ │ subscs r0, r1, #48 @ 0x30 │ │ │ │ - blx 0xb4d1cc │ │ │ │ + blx 0xfeb4d1cc │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67a04 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6490ff8 │ │ │ │ - vaddw.s8 q10, q8, d20 │ │ │ │ + vsra.s64 d21, d20, #64 │ │ │ │ @ instruction: 0xf6490130 │ │ │ │ - vmla.i d20, d16, d0[0] │ │ │ │ + vshr.s64 , q0, #64 │ │ │ │ blmi 0x908dc │ │ │ │ vhsub.s q9, q2, q12 │ │ │ │ - svclt 0x0000fa19 │ │ │ │ - eorseq sl, r5, r0, ror fp │ │ │ │ + svclt 0x0000fa99 │ │ │ │ + eorseq sl, r5, r0, lsl #25 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67a30 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6490ff8 │ │ │ │ - vaddw.s8 q10, q8, d20 │ │ │ │ + vsra.s64 d21, d20, #64 │ │ │ │ @ instruction: 0xf6490130 │ │ │ │ - vshr.s64 q10, q2, #64 │ │ │ │ + vmla.i d21, d16, d0[5] │ │ │ │ blmi 0x90908 │ │ │ │ vhsub.s q9, q10, q0 │ │ │ │ - svclt 0x0000fa03 │ │ │ │ - eorseq sl, r5, r8, lsl #23 │ │ │ │ + svclt 0x0000fa83 │ │ │ │ + mlaseq r5, r8, ip, sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67a5c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6490ff8 │ │ │ │ - vaddw.s8 q10, q8, d20 │ │ │ │ + vsra.s64 d21, d20, #64 │ │ │ │ @ instruction: 0xf6490130 │ │ │ │ - vshr.s64 q10, q2, #64 │ │ │ │ + vmla.i d21, d16, d0[5] │ │ │ │ blmi 0x90934 │ │ │ │ vhsub.s q9, q10, │ │ │ │ - svclt 0x0000f9ed │ │ │ │ - mlaseq r5, ip, fp, sl │ │ │ │ + svclt 0x0000fa6d │ │ │ │ + eorseq sl, r5, ip, lsr #25 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67a88 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, , q12 │ │ │ │ - vsra.s64 d22, d28, #64 │ │ │ │ + vmla.f d23, d16, d0[3] │ │ │ │ vand d16, d5, d16 │ │ │ │ - vshr.s64 q11, q4, #64 │ │ │ │ + vmla.i d23, d16, d0[6] │ │ │ │ blmi 0x90960 │ │ │ │ vhsub.s q9, q2, │ │ │ │ - svclt 0x0000f9d7 │ │ │ │ - ldrsbteq sl, [r5], -r0 │ │ │ │ + svclt 0x0000fa57 │ │ │ │ + eorseq sl, r5, r0, ror #31 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67ab4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, , q12 │ │ │ │ - vsra.s64 d22, d28, #64 │ │ │ │ + vmla.f d23, d16, d0[3] │ │ │ │ vand d16, d6, d16 │ │ │ │ - vshr.s64 d21, d20, #64 │ │ │ │ + vmla.i d22, d16, d0[1] │ │ │ │ blmi 0x9098c │ │ │ │ vqsub.s64 q9, q2, q15 │ │ │ │ - svclt 0x0000f9c1 │ │ │ │ - eorseq sl, r5, ip, ror #30 │ │ │ │ + svclt 0x0000fa41 │ │ │ │ + eorseq fp, r5, ip, ror r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67ae0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, , q12 │ │ │ │ - vorr.i32 d17, #2048 @ 0x00000800 │ │ │ │ + vsubw.s8 q9, q0, d24 │ │ │ │ vcge.s8 d16, d5, d21 │ │ │ │ - vsra.s64 d22, d28, #64 │ │ │ │ + vmla.f d23, d16, d0[3] │ │ │ │ vand d16, d6, d16 │ │ │ │ - vshr.s64 d21, d20, #64 │ │ │ │ + vmla.i d22, d16, d0[1] │ │ │ │ rsbscs r0, lr, #48 @ 0x30 │ │ │ │ - @ instruction: 0xf9a8f274 │ │ │ │ + blx 0xa4d2d4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67b0c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, , q12 │ │ │ │ - vsra.s64 d22, d28, #64 │ │ │ │ + vmla.f d23, d16, d0[3] │ │ │ │ vand d16, d5, d16 │ │ │ │ - vshr.s64 q11, q4, #64 │ │ │ │ + vmla.i d23, d16, d0[6] │ │ │ │ blmi 0x909e4 │ │ │ │ vhsub.s q9, q2, │ │ │ │ - svclt 0x0000f995 │ │ │ │ - eorseq fp, r5, r8, lsr #2 │ │ │ │ + svclt 0x0000fa15 │ │ │ │ + eorseq fp, r5, r8, lsr r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67b38 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf64f0ff8 │ │ │ │ - vmla.f d19, d0, d0[4] │ │ │ │ + vbic.i32 q10, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf64f012e │ │ │ │ - vmvn.i32 , #8 @ 0x00000008 │ │ │ │ + vaddl.s8 q10, d16, d8 │ │ │ │ blmi 0x90a08 │ │ │ │ vhsub.s q9, q2, │ │ │ │ - svclt 0x0000f97f │ │ │ │ - eorseq fp, r5, ip, lsl #12 │ │ │ │ + svclt 0x0000f9ff │ │ │ │ + eorseq fp, r5, ip, lsl r7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67b64 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - vrecps.f32 q8, , q12 │ │ │ │ - vrsra.s64 , q14, #64 │ │ │ │ + @ instruction: 0xf64b0ff8 │ │ │ │ + vsubw.s8 , q0, d12 │ │ │ │ vcge.s8 d16, d9, d21 │ │ │ │ - vbic.i32 q8, #12 @ 0x0000000c │ │ │ │ + vaddw.s8 , q8, d12 │ │ │ │ vand d16, d9, d16 │ │ │ │ - vshr.s64 d16, d4, #64 │ │ │ │ + vaddl.s8 , d16, d20 │ │ │ │ eorcs r0, fp, #48 @ 0x30 │ │ │ │ - @ instruction: 0xf966f274 │ │ │ │ + @ instruction: 0xf9e6f274 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67b90 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, , q12 │ │ │ │ - vbic.i32 q8, #12 @ 0x0000000c │ │ │ │ + vaddw.s8 , q8, d12 │ │ │ │ vand d16, d9, d16 │ │ │ │ - vshr.s64 q8, q0, #64 │ │ │ │ + vmla.i d17, d16, d0[4] │ │ │ │ blmi 0x90a68 │ │ │ │ vhsub.s q9, q2, │ │ │ │ - svclt 0x0000f953 │ │ │ │ - eorseq fp, r5, ip, lsl #16 │ │ │ │ + svclt 0x0000f9d3 │ │ │ │ + eorseq fp, r5, ip, lsl r9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67bbc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, , q12 │ │ │ │ - vbic.i32 q8, #12 @ 0x0000000c │ │ │ │ + vaddw.s8 , q8, d12 │ │ │ │ vand d16, d9, d16 │ │ │ │ - vshr.s64 q8, q0, #64 │ │ │ │ + vmla.i d17, d16, d0[4] │ │ │ │ blmi 0x90a94 │ │ │ │ vhsub.s q9, q2, q15 │ │ │ │ - svclt 0x0000f93d │ │ │ │ - eorseq fp, r5, r8, lsl r8 │ │ │ │ + svclt 0x0000f9bd │ │ │ │ + eorseq fp, r5, r8, lsr #18 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67be8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf0000ff8 │ │ │ │ muleq r0, r1, r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67bfc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf64d0ff8 │ │ │ │ - vaddw.s8 , q8, d16 │ │ │ │ + vsra.s64 d18, d16, #64 │ │ │ │ @ instruction: 0xf64d0130 │ │ │ │ - vshr.s64 d17, d28, #64 │ │ │ │ + vmla.i d18, d16, d0[3] │ │ │ │ blmi 0x90ad4 │ │ │ │ vhsub.s d18, d4, d17 │ │ │ │ - svclt 0x0000f91d │ │ │ │ - eorseq r0, r6, r0, asr r5 │ │ │ │ + svclt 0x0000f99d │ │ │ │ + eorseq r0, r6, r0, ror #12 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67c28 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - vrecps.f32 q8, , q12 │ │ │ │ - vsubw.s8 , q8, d8 │ │ │ │ + @ instruction: 0xf6410ff8 │ │ │ │ + vrsra.s64 d16, d8, #64 │ │ │ │ vcge.s8 d16, d5, d22 │ │ │ │ - vsra.s64 d22, d28, #64 │ │ │ │ + vmla.f d23, d16, d0[3] │ │ │ │ vand d16, d6, d16 │ │ │ │ - vshr.s64 d21, d20, #64 │ │ │ │ + vmla.i d22, d16, d0[1] │ │ │ │ rsbscs r0, lr, #48 @ 0x30 │ │ │ │ - @ instruction: 0xf904f274 │ │ │ │ + @ instruction: 0xf984f274 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67c54 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, , q12 │ │ │ │ - vsra.s64 d22, d28, #64 │ │ │ │ + vmla.f d23, d16, d0[3] │ │ │ │ vand d16, d5, d16 │ │ │ │ - vshr.s64 q11, q4, #64 │ │ │ │ + vmla.i d23, d16, d0[6] │ │ │ │ blmi 0x90b2c │ │ │ │ vhsub.s q9, q2, │ │ │ │ - svclt 0x0000f8f1 │ │ │ │ - mlaseq r6, r8, r7, r1 │ │ │ │ + svclt 0x0000f971 │ │ │ │ + eorseq r1, r6, r8, lsr #17 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67c80 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 0x154a68 │ │ │ │ subsvs pc, fp, #64, 12 @ 0x4000000 │ │ │ │ stmdami r5, {r2, r8, fp, lr} │ │ │ │ ldrbtmi r4, [r9], #-1147 @ 0xfffffb85 │ │ │ │ vqshl.s64 q10, q12, q2 │ │ │ │ - svclt 0x0000f8dd │ │ │ │ - rsbseq r2, pc, r4, lsr #13 │ │ │ │ - ldrhteq ip, [r1], -lr │ │ │ │ - eorseq ip, r1, r4, ror #11 │ │ │ │ + svclt 0x0000f95d │ │ │ │ + ldrhteq r2, [pc], #-116 │ │ │ │ + eorseq ip, r1, lr, asr #13 │ │ │ │ + ldrshteq ip, [r1], -r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67cb0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 0x154a98 │ │ │ │ stmdbmi r5, {r2, r5, r7, r9, sp} │ │ │ │ ldrbtmi r4, [fp], #-2053 @ 0xfffff7fb │ │ │ │ tstcc r0, #2030043136 @ 0x79000000 │ │ │ │ vqshl.s64 q10, q12, q2 │ │ │ │ - svclt 0x0000f8c5 │ │ │ │ - rsbseq r2, pc, r6, ror r6 @ │ │ │ │ - eorseq ip, r1, r4, lsl #12 │ │ │ │ - eorseq ip, r1, r0, lsr #12 │ │ │ │ + svclt 0x0000f945 │ │ │ │ + rsbseq r2, pc, r6, lsl #15 │ │ │ │ + eorseq ip, r1, r4, lsl r7 │ │ │ │ + eorseq ip, r1, r0, lsr r7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67ce0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 0x154ac8 │ │ │ │ stmdbmi r5, {r1, r3, r4, r5, r6, r9, sp} │ │ │ │ ldrbtmi r4, [fp], #-2053 @ 0xfffff7fb │ │ │ │ tstcc r8, #2030043136 @ 0x79000000 │ │ │ │ vqshl.s64 q10, q12, q2 │ │ │ │ - svclt 0x0000f8ad │ │ │ │ - addeq r7, r4, r2, asr r4 │ │ │ │ - eorseq r6, r2, r8, ror pc │ │ │ │ - eorseq r6, r2, r0, ror #31 │ │ │ │ + svclt 0x0000f92d │ │ │ │ + addeq r7, r4, r2, ror #10 │ │ │ │ + eorseq r7, r2, r8, lsl #1 │ │ │ │ + ldrshteq r7, [r2], -r0 │ │ │ │ @ instruction: 0xf000b508 │ │ │ │ strlt pc, [r8, #-2051] @ 0xfffff7fd │ │ │ │ @ instruction: 0xfffaf7ff │ │ │ │ andcs r4, r6, r7, lsl sl │ │ │ │ ldrbtmi r4, [sl], #-2839 @ 0xfffff4e9 │ │ │ │ adclt fp, r7, r0, lsl #10 │ │ │ │ ldmdavs fp, {r0, r1, r4, r6, r7, fp, ip, lr} │ │ │ │ @ instruction: 0xf04f9325 │ │ │ │ vcgt.s d16, d7, d0 │ │ │ │ - andcs pc, r0, fp, lsr #27 │ │ │ │ - @ instruction: 0xffe8f277 │ │ │ │ + andcs pc, r0, fp, lsr #28 │ │ │ │ + @ instruction: 0xf868f278 │ │ │ │ addcs sl, ip, #2048 @ 0x800 │ │ │ │ ldrmi r2, [r8], -r0, lsl #2 │ │ │ │ - mrc 2, 0, APSR_nzcv, cr2, cr7, {4} │ │ │ │ + mrc 2, 4, APSR_nzcv, cr2, cr7, {4} │ │ │ │ strmi r2, [r1], -r0, lsl #4 │ │ │ │ @ instruction: 0xf04f2006 │ │ │ │ stmib sp, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, ip, sp}^ │ │ │ │ vcgt.s d19, d7, d3 │ │ │ │ - andcs pc, r6, r3, lsl #28 │ │ │ │ - stc2l 2, cr15, [ip, #568] @ 0x238 │ │ │ │ + andcs pc, r6, r3, lsl #29 │ │ │ │ + cdp2 2, 4, cr15, cr12, cr14, {4} │ │ │ │ movwcs r2, #544 @ 0x220 │ │ │ │ stmib sp, {r0, sp}^ │ │ │ │ strbtmi r2, [r9], -r0, lsl #6 │ │ │ │ movwcs r2, #33280 @ 0x8200 │ │ │ │ stceq 0, cr15, [pc], #316 @ 0x10ca8 │ │ │ │ - stc2 2, cr15, [r2], {107} @ 0x6b │ │ │ │ + stc2 2, cr15, [r2, #-428] @ 0xfffffe54 │ │ │ │ svclt 0x0000deff │ │ │ │ addseq lr, r0, r6, lsl #31 │ │ │ │ andeq r0, r0, r8, lsl #1 │ │ │ │ @ instruction: 0x4606b5f0 │ │ │ │ bmi 0x6e23c4 │ │ │ │ ldcmi 2, cr15, [r4, #-692] @ 0xfffffd4c │ │ │ │ ldrbtmi r4, [sl], #-2842 @ 0xfffff4e6 │ │ │ │ @@ -637,201 +637,201 @@ │ │ │ │ teqlt r3, ip, lsl #12 │ │ │ │ ldrbtmi r4, [sp], #-3349 @ 0xfffff2eb │ │ │ │ ldcmi 0, cr14, [r5, #-24] @ 0xffffffe8 │ │ │ │ @ instruction: 0x462c447d │ │ │ │ ldcmi 0, cr14, [r4, #-8] │ │ │ │ @ instruction: 0x462c447d │ │ │ │ addvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ - vqdmlal.s16 q5, d6, d3 │ │ │ │ - ldmdbmi r1, {r0, r1, r3, r4, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + vqdmlal.s16 q5, d7, d3 │ │ │ │ + ldmdbmi r1, {r0, r1, r3, r4, r6, fp, ip, sp, lr, pc} │ │ │ │ strtmi r4, [fp], -r7, lsl #12 │ │ │ │ ldrbtmi r4, [r9], #-1570 @ 0xfffff9de │ │ │ │ smladxls r0, r0, r6, r4 │ │ │ │ - @ instruction: 0xf824f286 │ │ │ │ + @ instruction: 0xf8a4f286 │ │ │ │ blmi 0x223408 │ │ │ │ ldmpl r3, {r1, r3, r4, r5, r6, sl, lr}^ │ │ │ │ @ instruction: 0xf8dd681a │ │ │ │ subsmi r3, sl, ip, lsl #8 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - vaddl.s32 , d8, d1 │ │ │ │ - vrecps.f32 , , │ │ │ │ + vaddl.s32 , d9, d1 │ │ │ │ + vtst.8 , , │ │ │ │ ldcllt 13, cr4, [r0, #80]! @ 0x50 │ │ │ │ addseq lr, r0, r6, lsl pc │ │ │ │ andeq r0, r0, r8, lsl #1 │ │ │ │ - eorseq r1, r2, r6, lsl #13 │ │ │ │ - eoreq lr, pc, r0, ror #9 │ │ │ │ - ldrdeq lr, [pc], -r8 @ │ │ │ │ - eorseq ip, r2, sl, asr r8 │ │ │ │ + mlaseq r2, r6, r7, r1 │ │ │ │ + strdeq lr, [pc], -r0 @ │ │ │ │ + eoreq lr, pc, r8, ror #11 │ │ │ │ + eorseq ip, r2, sl, ror #18 │ │ │ │ addseq lr, r0, ip, asr #29 │ │ │ │ vmov.32 r4, d13[0] │ │ │ │ push {r4, r5, r6, r8, r9, sl, fp, ip} │ │ │ │ @ instruction: 0x460541f0 │ │ │ │ ldrbtmi r4, [fp], #-3100 @ 0xfffff3e4 │ │ │ │ ldrbtmi r4, [sl], #-2585 @ 0xfffff5e7 │ │ │ │ ldmdbpl pc, {r1, r4, fp, sp, lr} @ │ │ │ │ andhi pc, r2, r1, asr r8 @ │ │ │ │ mcrvs 8, 6, r6, cr3, cr8, {1} │ │ │ │ vqdmlal.s , d24, d11 │ │ │ │ - mcrrne 8, 4, pc, r1, cr9 @ │ │ │ │ + mcrrne 8, 12, pc, r1, cr9 @ │ │ │ │ vaddl.s32 , d1, d13 │ │ │ │ - strmi pc, [r6], -r5, asr #27 │ │ │ │ + strmi pc, [r6], -r5, asr #28 │ │ │ │ andle r1, r8, r2, asr #24 │ │ │ │ ldrbtmi r4, [r9], #-2323 @ 0xfffff6ed │ │ │ │ - cdp2 2, 2, cr15, cr0, cr6, {4} │ │ │ │ + cdp2 2, 10, cr15, cr0, cr6, {4} │ │ │ │ stmdblt r0, {r2, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf2a14630 │ │ │ │ - ldmdavs r8!, {r0, r2, r3, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + ldmdavs r8!, {r0, r2, r3, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ strtmi r4, [r9], -r2, asr #12 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ strbmi lr, [r2], -lr, lsl #15 │ │ │ │ @ instruction: 0xf7ff4629 │ │ │ │ stmdavs r3!, {r0, r1, r3, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldreq r4, [fp], r0, lsr #12 │ │ │ │ ldmdavs sl!, {r3, r6, r8, r9, sl, fp, ip, sp, pc} │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ ldmdavs r3, {r1, r6, r8, r9, sl, fp, ip, sp, pc} │ │ │ │ nopeq {67} @ 0x43 │ │ │ │ vmov.i32 d6, #99 @ 0x00000063 │ │ │ │ - svclt 0x0000bd0f │ │ │ │ + svclt 0x0000bd8f │ │ │ │ addseq pc, r0, r6, lsr r3 @ │ │ │ │ addseq lr, r0, r6, lsl #29 │ │ │ │ @ instruction: 0x000002b0 │ │ │ │ - eorseq r7, r2, sl, ror lr │ │ │ │ + eorseq r7, r2, sl, lsl #31 │ │ │ │ @ instruction: 0xf7ffb508 │ │ │ │ andeq pc, r0, sp, lsr pc @ │ │ │ │ subne pc, sp, r1, asr #12 │ │ │ │ andeq pc, r1, r0, asr #5 │ │ │ │ @ instruction: 0xf1512103 │ │ │ │ - svclt 0x0000beeb │ │ │ │ + svclt 0x0000bf6b │ │ │ │ addcs pc, r5, ip, asr #4 │ │ │ │ andeq pc, r3, r0, asr #5 │ │ │ │ @ instruction: 0xf1512103 │ │ │ │ - svclt 0x0000bee3 │ │ │ │ + svclt 0x0000bf63 │ │ │ │ eorsvs pc, r9, r4, asr #4 │ │ │ │ andeq pc, r7, r0, asr #5 │ │ │ │ @ instruction: 0xf1512103 │ │ │ │ - svclt 0x0000bedb │ │ │ │ + svclt 0x0000bf5b │ │ │ │ rsbscc pc, sp, pc, asr #4 │ │ │ │ andeq pc, r7, r0, asr #5 │ │ │ │ @ instruction: 0xf1512103 │ │ │ │ - svclt 0x0000bed3 │ │ │ │ + svclt 0x0000bf53 │ │ │ │ rscsne pc, r1, ip, asr #12 │ │ │ │ andeq pc, r8, r0, asr #5 │ │ │ │ @ instruction: 0xf1512103 │ │ │ │ - svclt 0x0000becb │ │ │ │ + svclt 0x0000bf4b │ │ │ │ rsbsvc pc, r9, fp, asr #4 │ │ │ │ andeq pc, r9, r0, asr #5 │ │ │ │ @ instruction: 0xf1512103 │ │ │ │ - svclt 0x0000bec3 │ │ │ │ - sbcne pc, r5, r9, asr #4 │ │ │ │ + svclt 0x0000bf43 │ │ │ │ + sbccs pc, r5, r9, asr #4 │ │ │ │ andseq pc, r1, r0, asr #5 │ │ │ │ @ instruction: 0xf1512103 │ │ │ │ - svclt 0x0000bebb │ │ │ │ + svclt 0x0000bf3b │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ beq 0xfe84f04c │ │ │ │ ldcpl 2, cr15, [ip, #-692]! @ 0xfffffd4c │ │ │ │ strmi r4, [ip], -r2, ror #22 │ │ │ │ strmi r2, [r0], r8, asr #4 │ │ │ │ tstls r6, lr, lsr #16 │ │ │ │ vrhadd.s8 d18, d3, d0 │ │ │ │ vabal.s8 , d0, d16 │ │ │ │ ldmdavs fp, {r0, r1, r2, r4, r7, r8, sl, sp} │ │ │ │ ldrcc pc, [r4, #-2253]! @ 0xfffff733 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - ldc 2, cr15, [r0, #-604] @ 0xfffffda4 │ │ │ │ + ldc 2, cr15, [r0, #604] @ 0x25c │ │ │ │ smlabbcs r0, r4, r2, r2 │ │ │ │ vadd.i8 d26, d14, d13 │ │ │ │ vqdmlal.s , d0, d20 │ │ │ │ @ instruction: 0xf2972996 │ │ │ │ - @ instruction: 0xf44fed08 │ │ │ │ + @ instruction: 0xf44fed88 │ │ │ │ smlabbcs r0, r6, r2, r6 │ │ │ │ vmul.i16 d10, d7, d0[0] │ │ │ │ - stmdavs r0!, {r1, r8, sl, fp, sp, lr, pc} │ │ │ │ - mcr2 1, 5, pc, cr4, cr4, {2} @ │ │ │ │ + stmdavs r0!, {r1, r7, r8, sl, fp, sp, lr, pc} │ │ │ │ + @ instruction: 0xff24f154 │ │ │ │ @ instruction: 0xf1512004 │ │ │ │ - @ instruction: 0xf002fef5 │ │ │ │ + @ instruction: 0xf002ff75 │ │ │ │ andcs pc, r3, r9, ror r8 @ │ │ │ │ - mrc2 1, 7, pc, cr0, cr1, {2} │ │ │ │ - ldc2 1, cr15, [lr], {81} @ 0x51 │ │ │ │ + @ instruction: 0xff70f151 │ │ │ │ + ldc2 1, cr15, [lr, #-324] @ 0xfffffebc │ │ │ │ @ instruction: 0xf8c9682b │ │ │ │ ldmdavs sl, {r4, r5} │ │ │ │ ldrmi fp, [ip], -r2, lsl #3 │ │ │ │ svccs 0x0004f854 │ │ │ │ mvnsle r2, r0, lsl #20 │ │ │ │ smlatble r2, r3, r2, r4 │ │ │ │ @ instruction: 0xf8d9e008 │ │ │ │ @ instruction: 0xf8540030 │ │ │ │ @ instruction: 0xf1511d04 │ │ │ │ - stmdavs fp!, {r0, r4, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs fp!, {r0, r4, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ mvnsle r4, r3, lsr #5 │ │ │ │ andcs sl, r3, r8, lsl #18 │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ stmib sp, {r3, r8, r9, ip, sp}^ │ │ │ │ vsubw.s32 , q2, d10 │ │ │ │ - ldmdblt r8, {r0, r1, r2, r4, r6, r7, r9, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmdblt r8, {r0, r1, r2, r4, r6, r8, r9, fp, ip, sp, lr, pc}^ │ │ │ │ andcc lr, r8, #3620864 @ 0x374000 │ │ │ │ svccc 0x00fff1b2 │ │ │ │ @ instruction: 0xf1b3bf08 │ │ │ │ strdle r3, [r3], -pc @ │ │ │ │ svcvc 0x00e3ebb2 │ │ │ │ @ instruction: 0x81bdf000 │ │ │ │ - strtpl pc, [r8], #-579 @ 0xfffffdbd │ │ │ │ + ldrtvs pc, [r8], #-579 @ 0xfffffdbd @ │ │ │ │ ldrteq pc, [r5], #-704 @ 0xfffffd40 @ │ │ │ │ submi pc, r0, r3, asr #12 │ │ │ │ addseq pc, r6, r0, asr #5 │ │ │ │ @ instruction: 0xf8c92300 │ │ │ │ @ instruction: 0xf155302c │ │ │ │ - stmdavs r0!, {r0, r3, r4, r6, r9, fp, ip, sp, lr, pc}^ │ │ │ │ + stmdavs r0!, {r0, r3, r4, r6, r7, r9, fp, ip, sp, lr, pc}^ │ │ │ │ vrhadd.s d27, d8, d16 │ │ │ │ - smlabblt r8, fp, fp, pc @ │ │ │ │ + tstplt r8, fp, lsl #24 @ p-variant is OBSOLETE │ │ │ │ ldrmi r6, [r8, r3, ror #17] │ │ │ │ ldrcc r6, [r8], #-2659 @ 0xfffff59d │ │ │ │ mvnsle r2, r0, lsl #22 │ │ │ │ @ instruction: 0xa018f8dd │ │ │ │ - blvs 0xfe78e73c │ │ │ │ + blvc 0xfe78e73c │ │ │ │ bleq 0x48d910 │ │ │ │ andsls pc, ip, sp, asr #17 │ │ │ │ stmdbeq r1, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ vrshl.u8 q10, q4, q8 │ │ │ │ @ instruction: 0xf85a8350 │ │ │ │ b 0x13dcec8 │ │ │ │ ldmdavc r9, {r0, r3, r7, r8, r9, sl} │ │ │ │ @ instruction: 0xf040292d │ │ │ │ ldmdavc r9, {r1, r2, r4, r5, r6, r8, pc}^ │ │ │ │ andeq pc, r1, #1073741826 @ 0x40000002 │ │ │ │ andls r1, r5, #92, 24 @ 0x5c00 │ │ │ │ tstle r2, sp, lsr #18 │ │ │ │ stmdbcs r0, {r0, r5, r6, fp, ip, sp, lr} │ │ │ │ ldmdavc r9, {r1, r2, r4, r5, ip, lr, pc}^ │ │ │ │ - strpl pc, [r8, #-579]! @ 0xfffffdbd │ │ │ │ + ldrvs pc, [r8, #-579]! @ 0xfffffdbd │ │ │ │ ldreq pc, [r5, #-704]! @ 0xfffffd40 │ │ │ │ pushcs {r1, r2, r3, r4, r6, r9, sl, lr} │ │ │ │ ldcne 15, cr11, [ip], {8} │ │ │ │ bvs 0x1bc8e60 │ │ │ │ orrslt r3, lr, r8, lsl r5 │ │ │ │ strtmi r6, [r0], -r9, lsr #16 │ │ │ │ - stc2 2, cr15, [r8, #604] @ 0x25c │ │ │ │ + mcr2 2, 0, pc, cr8, cr7, {4} @ │ │ │ │ mvnsle r2, r0, lsl #16 │ │ │ │ bicslt r7, r9, r9, lsr #20 │ │ │ │ ldrmi r9, [r8, #2821] @ 0xb05 │ │ │ │ tstphi r5, #64, 6 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf1094457 │ │ │ │ ldmdavs r8!, {r1, r8, fp}^ │ │ │ │ stmiavs fp!, {r4, r5, r7, r8, r9, sl, lr}^ │ │ │ │ bicle r2, r9, r0, lsl #22 │ │ │ │ eorne pc, r4, r5, asr #4 │ │ │ │ addseq pc, r6, r0, asr #5 │ │ │ │ tstcs r1, r3, lsr #12 │ │ │ │ - eorseq pc, ip, #78643200 @ 0x4b00000 │ │ │ │ + subne pc, ip, #78643200 @ 0x4b00000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ vmlal.s32 q3, d8, d0 │ │ │ │ - ldrdcs pc, [r1], -r3 │ │ │ │ - blx 0xacd886 │ │ │ │ + andcs pc, r1, r3, asr sp @ │ │ │ │ + blx 0xfeacd886 │ │ │ │ @ instruction: 0xf8dd47b0 │ │ │ │ @ instruction: 0xe7e89014 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ @ instruction: 0xf8dd9e05 │ │ │ │ ldrmi r9, [r0, #28]! │ │ │ │ movwhi pc, #4928 @ 0x1340 @ │ │ │ │ ldrdcc pc, [r8], -r9 @ │ │ │ │ @@ -839,96 +839,96 @@ │ │ │ │ addscs pc, r6, #192, 4 │ │ │ │ mulne sp, r9, r8 │ │ │ │ ldrdeq pc, [r0], -r9 │ │ │ │ bicmi lr, r1, r3, asr #20 │ │ │ │ @ instruction: 0xf8539b06 │ │ │ │ @ instruction: 0xf8c93026 │ │ │ │ @ instruction: 0xf159303c │ │ │ │ - @ instruction: 0xf163f8bf │ │ │ │ - stmdacs r0, {r0, r2, r5, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf163f93f │ │ │ │ + stmdacs r0, {r0, r2, r5, sl, fp, ip, sp, lr, pc} │ │ │ │ rscshi pc, sl, r0 │ │ │ │ - blx 0xfe3cd47e │ │ │ │ + stc2 1, cr15, [lr], {99} @ 0x63 │ │ │ │ tstcs r0, r8, asr #4 │ │ │ │ vmlal.s16 q5, d7, d30 │ │ │ │ - addcs lr, r4, #13824 @ 0x3600 │ │ │ │ + addcs lr, r4, #46592 @ 0xb600 │ │ │ │ stmdage sp, {r8, sp} │ │ │ │ - ldc 2, cr15, [r0], #-604 @ 0xfffffda4 │ │ │ │ + ldc 2, cr15, [r0], #604 @ 0x25c │ │ │ │ addvs pc, r6, #1325400064 @ 0x4f000000 │ │ │ │ stmdage r0, {r8, sp}^ │ │ │ │ - stc 2, cr15, [sl], #-604 @ 0xfffffda4 │ │ │ │ + stc 2, cr15, [sl], #604 @ 0x25c │ │ │ │ bicsvs pc, r8, #-536870908 @ 0xe0000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ ldmdavs r8, {r8, sl, sp} │ │ │ │ - stc2l 1, cr15, [ip], #324 @ 0x144 │ │ │ │ - cdp2 1, 15, cr15, cr0, cr10, {1} │ │ │ │ - blx 0xfeacd8d4 │ │ │ │ + stc2l 1, cr15, [ip, #-324]! @ 0xfffffebc │ │ │ │ + @ instruction: 0xff70f12a │ │ │ │ + blx 0xacd8d6 │ │ │ │ andvs r4, r5, r4, lsl #12 │ │ │ │ @ instruction: 0xf1582002 │ │ │ │ - stmdavs r3!, {r0, r1, r5, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r3!, {r0, r1, r5, r7, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf0402b00 │ │ │ │ ldrdls r8, [r7], -r6 │ │ │ │ strbtcc pc, [ip], #-590 @ 0xfffffdb2 @ │ │ │ │ ldrcs pc, [r6], #704 @ 0x2c0 │ │ │ │ ldrsbteq pc, [ip], -r9 @ │ │ │ │ addpl pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ vsubhn.i64 d4, q4, │ │ │ │ - smlabtlt r8, sp, sp, pc @ │ │ │ │ + tstplt r8, sp, asr #28 @ p-variant is OBSOLETE │ │ │ │ eorsmi pc, ip, r9, asr #17 │ │ │ │ @ instruction: 0xf1582008 │ │ │ │ - strmi pc, [r7], -sp, lsl #16 │ │ │ │ + strmi pc, [r7], -sp, lsl #17 │ │ │ │ ldrdeq pc, [ip], -r9 @ │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ @ instruction: 0xf00181b5 │ │ │ │ @ instruction: 0xf8dff90f │ │ │ │ @ instruction: 0xf8c9a3d8 │ │ │ │ @ instruction: 0xf05c0038 │ │ │ │ @ instruction: 0x4604f9f9 │ │ │ │ - blx 0x154d44c │ │ │ │ + blx 0xff54d44c │ │ │ │ teqpcc r3, #64, 4 @ p-variant is OBSOLETE │ │ │ │ andge pc, r0, sp, asr #17 │ │ │ │ - addseq pc, r8, #78643200 @ 0x4b00000 │ │ │ │ + adcne pc, r8, #78643200 @ 0x4b00000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - cmppne r4, r1, asr #4 @ p-variant is OBSOLETE │ │ │ │ + msrcs (UNDEF: 100), r1 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - @ instruction: 0xf9a6f133 │ │ │ │ + blx 0x9cd468 │ │ │ │ @ instruction: 0xf02b4605 │ │ │ │ @ instruction: 0xf899f9cf │ │ │ │ strtmi r2, [r0], -ip │ │ │ │ movwpl pc, #34383 @ 0x864f @ │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ - tstpne ip, r1, asr #4 @ p-variant is OBSOLETE │ │ │ │ + tstpcs ip, r1, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ @ instruction: 0xf1349305 │ │ │ │ - blls 0x190384 │ │ │ │ + blls 0x190584 │ │ │ │ strtmi r9, [r0], -r0, lsl #6 │ │ │ │ vcgt.s8 d18, d1, d0 │ │ │ │ - vaddw.s8 q8, q8, d20 │ │ │ │ + vsra.s64 d17, d20, #64 │ │ │ │ @ instruction: 0xf8d9012f │ │ │ │ @ instruction: 0xf1342034 │ │ │ │ - blvs 0xfeb105fc │ │ │ │ + blvs 0xfeb107fc │ │ │ │ strtmi r2, [r0], -r0, lsl #2 │ │ │ │ vqshl.s64 d4, d8, #36 @ 0x24 │ │ │ │ - @ instruction: 0x4605fdff │ │ │ │ + @ instruction: 0x4605fe7f │ │ │ │ @ instruction: 0xf0a0fa90 │ │ │ │ @ instruction: 0xf080fab0 │ │ │ │ - ldc2l 1, cr15, [sl, #20] │ │ │ │ - ldc2l 1, cr15, [r8, #20]! │ │ │ │ + cdp2 1, 5, cr15, cr10, cr5, {0} │ │ │ │ + cdp2 1, 7, cr15, cr8, cr5, {0} │ │ │ │ ldrsbteq pc, [r8], -r9 @ │ │ │ │ @ instruction: 0xff06f000 │ │ │ │ @ instruction: 0xf0004604 │ │ │ │ ldmibmi r0, {r0, r1, r3, r5, r7, r8, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ svccs 0x0070ee1d │ │ │ │ movweq pc, #33034 @ 0x810a @ │ │ │ │ addpl r4, ip, r0, lsr #12 │ │ │ │ - eorne pc, ip, #68157440 @ 0x4100000 │ │ │ │ + eorscs pc, ip, #68157440 @ 0x4100000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ @ instruction: 0xf6419300 │ │ │ │ - vmla.f d17, d0, d0[1] │ │ │ │ + vorr.i32 q9, #4 @ 0x00000004 │ │ │ │ tstcs fp, #-1073741813 @ 0xc000000b │ │ │ │ - @ instruction: 0xf8d0f133 │ │ │ │ + @ instruction: 0xf950f133 │ │ │ │ @ instruction: 0x33aaf500 │ │ │ │ @ instruction: 0xf8d933c0 │ │ │ │ @ instruction: 0xf853a024 │ │ │ │ @ instruction: 0xf4133c08 │ │ │ │ svclt 0x000c7f00 │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ movwmi pc, #111 @ 0x6f @ │ │ │ │ @@ -945,51 +945,51 @@ │ │ │ │ @ instruction: 0xf8d90380 │ │ │ │ vhadd.s8 d16, d15, d4 │ │ │ │ vrshr.s64 d19, d4, #64 │ │ │ │ mulsvs r3, r6, r2 │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ stmdbge r8, {r0, r1, r5, r8, pc} │ │ │ │ - @ instruction: 0xff50f15c │ │ │ │ + @ instruction: 0xffd0f15c │ │ │ │ blcs 0x37cb0 │ │ │ │ ldrmi sp, [r8], -r7, rrx │ │ │ │ - bicseq pc, ip, fp, asr #12 │ │ │ │ + mvnne pc, fp, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - @ instruction: 0xf85cf154 │ │ │ │ + @ instruction: 0xf8dcf154 │ │ │ │ vhadd.s d18, d8, d1 │ │ │ │ - strtmi pc, [r9], -r9, lsr #20 │ │ │ │ + strtmi pc, [r9], -r9, lsr #21 │ │ │ │ andeq pc, r1, sl, lsl #2 │ │ │ │ vcgt.s32 d25, d9, d5 │ │ │ │ - blls 0x18f930 │ │ │ │ + blls 0x18fb30 │ │ │ │ strbne fp, [r9, r9, lsr #7]! │ │ │ │ @ instruction: 0xf14e4628 │ │ │ │ - @ instruction: 0x4604ff51 │ │ │ │ + @ instruction: 0x4604ffd1 │ │ │ │ eorne pc, r4, r5, asr #4 │ │ │ │ addseq pc, r6, r0, asr #5 │ │ │ │ tstcs r1, r3, lsr #12 │ │ │ │ - adceq pc, ip, #78643200 @ 0x4b00000 │ │ │ │ + adcsne pc, ip, #78643200 @ 0x4b00000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ vmlal.s32 q3, d8, d0 │ │ │ │ - @ instruction: 0x4620fbb5 │ │ │ │ - blx 0x124d998 │ │ │ │ + @ instruction: 0x4620fc35 │ │ │ │ + blx 0xff24d998 │ │ │ │ vhadd.s d18, d8, d1 │ │ │ │ - @ instruction: 0xf8d9fa09 │ │ │ │ + @ instruction: 0xf8d9fa89 │ │ │ │ @ instruction: 0x4629003c │ │ │ │ - @ instruction: 0xf9ecf2a3 │ │ │ │ + blx 0x1b4db7c │ │ │ │ movwls r1, #32259 @ 0x7e03 │ │ │ │ svcge 0x0022f6bf │ │ │ │ @ instruction: 0xf8d96820 │ │ │ │ vshr.s16 d4, d28, #9 │ │ │ │ - @ instruction: 0xf64bff3f │ │ │ │ - vbic.i32 q8, #12 @ 0x0000000c │ │ │ │ + @ instruction: 0xf64bffbf │ │ │ │ + vaddw.s8 , q8, d12 │ │ │ │ strmi r0, [r3], -pc, lsr #2 │ │ │ │ andcs r4, r1, r2, lsr #12 │ │ │ │ stc2 2, cr15, [r0], {168} @ 0xa8 │ │ │ │ vaddl.s16 q1, d15, d1 │ │ │ │ - @ instruction: 0x464efa35 │ │ │ │ + @ instruction: 0x464efab5 │ │ │ │ @ instruction: 0x901cf8dd │ │ │ │ ldrmi lr, [sl, #1740] @ 0x6cc │ │ │ │ orrhi pc, sl, r0, lsl #4 │ │ │ │ svcmi 0x0080f1ba │ │ │ │ subge pc, r0, r9, asr #17 │ │ │ │ sbcshi pc, sl, r0, asr #4 │ │ │ │ addscc pc, r0, #-268435452 @ 0xf0000004 │ │ │ │ @@ -1005,104 +1005,104 @@ │ │ │ │ rsbvs fp, r3, r8, lsr pc │ │ │ │ ldclne 6, cr14, [r1], #-224 @ 0xffffff20 │ │ │ │ ldrsbteq pc, [r0], -r9 @ │ │ │ │ svclt 0x00ac4541 │ │ │ │ @ instruction: 0xf0072200 │ │ │ │ ldrmi r0, [r9], -r1, lsl #4 │ │ │ │ movwls r4, #21526 @ 0x5416 │ │ │ │ - blx 0xfe4cd6c2 │ │ │ │ + ldc2 1, cr15, [r2], {81} @ 0x51 │ │ │ │ @ instruction: 0xf8d94682 │ │ │ │ @ instruction: 0xf1510030 │ │ │ │ - @ instruction: 0xf640faad │ │ │ │ - vmla.f d19, d0, d0[0] │ │ │ │ + @ instruction: 0xf640fb2d │ │ │ │ + vorr.i32 q10, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf64b0131 │ │ │ │ - vshr.s64 q8, q12, #64 │ │ │ │ + vaddl.s8 q9, d0, d8 │ │ │ │ vaddl.s8 q0, d7, d31 │ │ │ │ - @ instruction: 0x4607fcbd │ │ │ │ + @ instruction: 0x4607fd3d │ │ │ │ blls 0x17d760 │ │ │ │ @ instruction: 0xf64baa08 │ │ │ │ - vorr.i32 d17, #4 @ 0x00000004 │ │ │ │ + vaddw.s8 q9, q0, d20 │ │ │ │ movwls r0, #33071 @ 0x812f │ │ │ │ - @ instruction: 0xff14f27d │ │ │ │ + @ instruction: 0xff94f27d │ │ │ │ @ instruction: 0xf0002801 │ │ │ │ @ instruction: 0x4638815c │ │ │ │ - blx 0x1ccdbd4 │ │ │ │ + blx 0xffccdbd4 │ │ │ │ ldrdcc pc, [r4], #-137 @ 0xffffff77 │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ bl 0xfea3147c │ │ │ │ tstcs r4, r6, lsl #16 │ │ │ │ andeq pc, r1, r8, lsl #2 │ │ │ │ - blx 0x6cda8c │ │ │ │ + blx 0xfe6cda8c │ │ │ │ @ instruction: 0xf8d94605 │ │ │ │ stmdacs r0, {r2, r4} │ │ │ │ teqphi lr, r0 @ p-variant is OBSOLETE │ │ │ │ - mrc2 2, 5, pc, cr12, cr7, {4} │ │ │ │ + @ instruction: 0xff3cf297 │ │ │ │ eorvs r2, r8, r1, lsl #6 │ │ │ │ ldcle 5, cr4, [r0, #-608] @ 0xfffffda0 │ │ │ │ ldmne r2!, {r1, r2, r8, fp, ip, pc}^ │ │ │ │ streq lr, [r8], r5, lsl #22 │ │ │ │ bl 0x1d8e34 │ │ │ │ bl 0x154004 │ │ │ │ @ instruction: 0xf85b0783 │ │ │ │ @ instruction: 0xf2970f04 │ │ │ │ - @ instruction: 0xf847feab │ │ │ │ + @ instruction: 0xf847ff2b │ │ │ │ adcsmi r0, lr, #4, 22 @ 0x1000 │ │ │ │ movwcs sp, #503 @ 0x1f7 │ │ │ │ rsbscc pc, r0, r2, asr #4 │ │ │ │ eorcc pc, r8, r5, asr #16 │ │ │ │ - @ instruction: 0xf962f22e │ │ │ │ + @ instruction: 0xf9e2f22e │ │ │ │ @ instruction: 0xf10c4606 │ │ │ │ - blge 0x38f3f8 │ │ │ │ + blge 0x38f5f8 │ │ │ │ sbccc pc, r8, r6, asr #17 │ │ │ │ @ instruction: 0xf8c6ab40 │ │ │ │ @ instruction: 0xf8c430cc │ │ │ │ ldmdavs r3!, {r2, r4, r7, r9, sp, lr} │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ vand d24, d14, d3 │ │ │ │ vaddl.s8 , d0, d4 │ │ │ │ @ instruction: 0xf1502096 │ │ │ │ - blge 0x105009c │ │ │ │ + blge 0x105029c │ │ │ │ blge 0x375e54 │ │ │ │ blge 0xbb5e54 │ │ │ │ strtmi r9, [sl], -r0, lsl #6 │ │ │ │ ldrbmi r9, [r3], -r7, lsl #16 │ │ │ │ ldrsbtne pc, [ip], -r9 @ │ │ │ │ - blx 0xfe1cd68c │ │ │ │ + blx 0x1cd68e │ │ │ │ @ instruction: 0xf0402800 │ │ │ │ @ instruction: 0xf5048102 │ │ │ │ @ instruction: 0xf1aa5408 │ │ │ │ ldrcc r0, [r0], #-1284 @ 0xfffffafc │ │ │ │ vhadd.s32 d14, d14, d1 │ │ │ │ - @ instruction: 0xf855f97d │ │ │ │ + @ instruction: 0xf855f9fd │ │ │ │ stmdacs r0, {r2, r8, r9, sl, fp} │ │ │ │ @ instruction: 0x4650d1f9 │ │ │ │ - @ instruction: 0xf976f22e │ │ │ │ + @ instruction: 0xf9f6f22e │ │ │ │ @ instruction: 0x63a8f64f │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ ldrbeq r6, [fp], #-2075 @ 0xfffff7e5 │ │ │ │ ldmdals r3, {r2, r3, r4, r6, sl, ip, lr, pc} │ │ │ │ - blx 0x1a4d71e │ │ │ │ - blx 0xfeecd722 │ │ │ │ + blx 0xffa4d71e │ │ │ │ + ldc2 1, cr15, [sl], #-132 @ 0xffffff7c │ │ │ │ ldrdeq pc, [r8], -r9 │ │ │ │ - @ instruction: 0xff42f10e │ │ │ │ + @ instruction: 0xffc2f10e │ │ │ │ @ instruction: 0xf9b0f03e │ │ │ │ stmdbge lr!, {r5, r9, sl, lr} │ │ │ │ blx 0xfe34d4d6 │ │ │ │ ldrdeq pc, [r0], -r9 @ │ │ │ │ @ instruction: 0xf64fb128 │ │ │ │ vaddw.s8 , q0, d12 │ │ │ │ @ instruction: 0xf0302196 │ │ │ │ @ instruction: 0xf105fe1f │ │ │ │ - @ instruction: 0x4620fc99 │ │ │ │ + @ instruction: 0x4620fd19 │ │ │ │ @ instruction: 0xf8ecf089 │ │ │ │ @ instruction: 0xf162a808 │ │ │ │ - @ instruction: 0xe6dbfe7b │ │ │ │ + @ instruction: 0xe6dbfefb │ │ │ │ @ instruction: 0xf1099807 │ │ │ │ - @ instruction: 0xf641fc6d │ │ │ │ - vmla.i d17, d0, d0[3] │ │ │ │ + @ instruction: 0xf641fced │ │ │ │ + vmov.i32 q9, #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf8c9002f │ │ │ │ strb r0, [r0], -ip, lsr #32 │ │ │ │ @ instruction: 0x23abf64a │ │ │ │ @ instruction: 0x23aaf6ca │ │ │ │ svceq 0x0080f5ba │ │ │ │ movwcs pc, #15274 @ 0x3baa @ │ │ │ │ addscc pc, r0, #-268435452 @ 0xf0000004 │ │ │ │ @@ -1117,208 +1117,208 @@ │ │ │ │ ssat r0, #7, fp, asr #0 │ │ │ │ @ instruction: 0x63a8f64f │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ subpl pc, r4, r9, asr #17 │ │ │ │ ldrbeq r6, [sl], #-2075 @ 0xfffff7e5 │ │ │ │ svcge 0x0049f57f │ │ │ │ @ instruction: 0xf64b4629 │ │ │ │ - vmvn.i32 d17, #4 @ 0x00000004 │ │ │ │ + vmla.i d18, d0, d0[1] │ │ │ │ @ instruction: 0xf158002f │ │ │ │ - @ instruction: 0xe740fdfd │ │ │ │ + smlsldx pc, r0, sp, lr @ │ │ │ │ muleq r0, r0, r0 │ │ │ │ - mlaseq r5, r8, r7, r3 │ │ │ │ - ldc2 1, cr15, [r6, #352]! @ 0x160 │ │ │ │ + eorseq r3, r5, r8, lsr #17 │ │ │ │ + mrc2 1, 1, pc, cr6, cr8, {2} │ │ │ │ stmdacs r0, {r0, r2, r9, sl, lr} │ │ │ │ @ instruction: 0xf8d9d09d │ │ │ │ tstcs r1, r8, lsl r0 │ │ │ │ - subsne pc, ip, #78643200 @ 0x4b00000 │ │ │ │ + rsbcs pc, ip, #78643200 @ 0x4b00000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - blx 0x1bcde08 │ │ │ │ + blx 0xffbcde08 │ │ │ │ eorcs r4, sl, #45088768 @ 0x2b00000 │ │ │ │ @ instruction: 0xf64b2101 │ │ │ │ - vmla.i d17, d0, d0[7] │ │ │ │ + vmvn.i32 q9, #12 @ 0x0000000c │ │ │ │ vaddl.s8 q0, d6, d31 │ │ │ │ - @ instruction: 0x4628fe59 │ │ │ │ + @ instruction: 0x4628fed9 │ │ │ │ @ instruction: 0xf8b4f066 │ │ │ │ tstcs r1, r0, lsl fp │ │ │ │ @ instruction: 0xf64b4628 │ │ │ │ - vrshr.s64 d17, d8, #64 │ │ │ │ + vsubl.s8 q9, d16, d24 │ │ │ │ vsubl.s32 q0, d8, d31 │ │ │ │ - blls 0x40fcf8 │ │ │ │ + blls 0x40fef8 │ │ │ │ strtmi r2, [r8], -r1, lsl #2 │ │ │ │ - adcne pc, ip, #78643200 @ 0x4b00000 │ │ │ │ + adcscs pc, ip, #78643200 @ 0x4b00000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - blx 0x144de44 │ │ │ │ + blx 0xff44de44 │ │ │ │ tstcs r1, r1, lsl fp │ │ │ │ @ instruction: 0xf64b4628 │ │ │ │ - vmlal.s , d16, d0[0] │ │ │ │ + vrshr.s64 q9, q0, #64 │ │ │ │ vsubl.s32 q0, d8, d31 │ │ │ │ - blls 0x4cfcd4 │ │ │ │ + blls 0x4cfed4 │ │ │ │ strtmi r2, [r8], -r1, lsl #2 │ │ │ │ - sbcsne pc, r4, #78643200 @ 0x4b00000 │ │ │ │ + rsccs pc, r4, #78643200 @ 0x4b00000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - blx 0xfcde68 │ │ │ │ + blx 0xfefcde68 │ │ │ │ tstcs r1, r4, lsl fp │ │ │ │ @ instruction: 0xf64b4628 │ │ │ │ - vmlal.s , d16, d0[6] │ │ │ │ + vrshr.s64 q9, q12, #64 │ │ │ │ vsubl.s32 q0, d8, d31 │ │ │ │ - blls 0x50fcb0 │ │ │ │ + blls 0x50feb0 │ │ │ │ strtmi r2, [r8], -r1, lsl #2 │ │ │ │ - rscsne pc, ip, #78643200 @ 0x4b00000 │ │ │ │ + andcc pc, ip, #78643200 @ 0x4b00000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - blx 0xb4de8c │ │ │ │ + blx 0xfeb4de8c │ │ │ │ tstcs r1, r7, lsl fp │ │ │ │ @ instruction: 0xf64b4628 │ │ │ │ - vmov.i32 d18, #0 @ 0x00000000 │ │ │ │ + vsubl.s8 , d0, d16 │ │ │ │ vsubl.s32 q0, d8, d31 │ │ │ │ - blls 0x78fc8c │ │ │ │ + blls 0x78fe8c │ │ │ │ strtmi r2, [r8], -r1, lsl #2 │ │ │ │ - eorcs pc, r4, #78643200 @ 0x4b00000 │ │ │ │ + eorscc pc, r4, #78643200 @ 0x4b00000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - blx 0x6cdeb0 │ │ │ │ + blx 0xfe6cdeb0 │ │ │ │ tstcs r1, pc, lsl fp │ │ │ │ @ instruction: 0xf64b4628 │ │ │ │ - vmvn.i32 d18, #2048 @ 0x00000800 │ │ │ │ + vmlal.s , d0, d0[2] │ │ │ │ vsubl.s32 q0, d8, d31 │ │ │ │ - blls 0x6cfc68 │ │ │ │ + blls 0x6cfe68 │ │ │ │ strtmi r2, [r8], -r1, lsl #2 │ │ │ │ - subcs pc, ip, #78643200 @ 0x4b00000 │ │ │ │ + subscc pc, ip, #78643200 @ 0x4b00000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - blx 0x24ded4 │ │ │ │ + blx 0xfe24ded4 │ │ │ │ @ instruction: 0xf1584628 │ │ │ │ - str pc, [sl, -r3, asr #26]! │ │ │ │ + str pc, [sl, -r3, asr #27]! │ │ │ │ msrne CPSR_s, #1342177284 @ 0x50000004 │ │ │ │ orrseq pc, r6, #192, 4 │ │ │ │ tstcs r1, r1, lsr #4 │ │ │ │ - adcvc pc, ip, fp, asr #4 │ │ │ │ + adcseq pc, ip, fp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ vmov.i16 d6, #107 @ 0x006b │ │ │ │ - andcs pc, r1, fp, ror #27 │ │ │ │ - @ instruction: 0xf84ef278 │ │ │ │ + andcs pc, r1, fp, ror #28 │ │ │ │ + @ instruction: 0xf8cef278 │ │ │ │ strb r4, [r3], r3, lsl #12 │ │ │ │ vmla.i32 d2, d21, d0[1] │ │ │ │ - eorsvs pc, r0, r7, lsr #16 │ │ │ │ + eorsvs pc, r0, r7, lsr #17 │ │ │ │ submi lr, r0, #242221056 @ 0xe700000 │ │ │ │ stmdbls r8, {r0, r2, r6, r9, sl, sp, lr, pc} │ │ │ │ @ instruction: 0xf43f2900 │ │ │ │ @ instruction: 0xf64faea0 │ │ │ │ vsubw.s8 q11, q8, d24 │ │ │ │ adcmi r2, r9, #1476395010 @ 0x58000002 │ │ │ │ qasxmi fp, r9, r8 │ │ │ │ subne pc, r4, r9, asr #17 │ │ │ │ ldrbeq r6, [r8], #-2075 @ 0xfffff7e5 │ │ │ │ mrcge 5, 4, APSR_nzcv, cr3, cr15, {3} │ │ │ │ - andsne pc, r8, fp, asr #12 │ │ │ │ + eorcs pc, r8, fp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - ldc2l 1, cr15, [r0, #-352] @ 0xfffffea0 │ │ │ │ + ldc2l 1, cr15, [r0, #352] @ 0x160 │ │ │ │ vmax.s8 d30, d21, d11 │ │ │ │ vaddl.s8 , d0, d20 │ │ │ │ @ instruction: 0x46230096 │ │ │ │ @ instruction: 0xf64b2101 │ │ │ │ - vmov.i32 d16, #1024 @ 0x00000400 │ │ │ │ + vsubl.s8 , d0, d20 │ │ │ │ stmdavs r0, {r0, r1, r2, r3, r5, r9} │ │ │ │ - @ instruction: 0xf9c6f2a8 │ │ │ │ + blx 0x11cdf58 │ │ │ │ vhadd.s d18, d8, d1 │ │ │ │ - vtst.8 d31, d5, d13 │ │ │ │ + vtst.8 d31, d21, d13 │ │ │ │ vsubw.s8 , q0, d20 │ │ │ │ eorcs r0, r0, #1476395010 @ 0x58000002 │ │ │ │ @ instruction: 0xf64b2101 │ │ │ │ - vmov.i32 q8, #8 @ 0x00000008 │ │ │ │ + vmla.i d17, d0, d0[6] │ │ │ │ ldmdavs fp, {r0, r1, r2, r3, r5} │ │ │ │ - stc2 2, cr15, [sl, #536]! @ 0x218 │ │ │ │ + cdp2 2, 2, cr15, cr10, cr6, {4} │ │ │ │ vhadd.s d18, d8, d1 │ │ │ │ - svclt 0x0000f80d │ │ │ │ - eorvs pc, sp, sp, asr #12 │ │ │ │ + svclt 0x0000f88d │ │ │ │ + eorvc pc, sp, sp, asr #12 │ │ │ │ andseq pc, r3, r0, asr #5 │ │ │ │ @ instruction: 0xf1512103 │ │ │ │ - svclt 0x0000bac9 │ │ │ │ - addmi pc, sp, pc, asr #12 │ │ │ │ + svclt 0x0000bb49 │ │ │ │ + addpl pc, sp, pc, asr #12 │ │ │ │ andseq pc, r3, r0, asr #5 │ │ │ │ @ instruction: 0xf1512103 │ │ │ │ - svclt 0x0000bac1 │ │ │ │ - andcs pc, sp, r1, asr #4 │ │ │ │ + svclt 0x0000bb41 │ │ │ │ + andcc pc, sp, r1, asr #4 │ │ │ │ andseq pc, r4, r0, asr #5 │ │ │ │ @ instruction: 0xf1512103 │ │ │ │ - svclt 0x0000bab9 │ │ │ │ - sbcscc pc, r9, r1, asr #4 │ │ │ │ + svclt 0x0000bb39 │ │ │ │ + sbcsmi pc, r9, r1, asr #4 │ │ │ │ andseq pc, r4, r0, asr #5 │ │ │ │ @ instruction: 0xf1512103 │ │ │ │ - svclt 0x0000bab1 │ │ │ │ - andpl pc, r5, r1, asr #12 │ │ │ │ + svclt 0x0000bb31 │ │ │ │ + andvs pc, r5, r1, asr #12 │ │ │ │ andseq pc, r4, r0, asr #5 │ │ │ │ @ instruction: 0xf1512103 │ │ │ │ - svclt 0x0000baa9 │ │ │ │ - eorpl pc, r1, r1, asr #12 │ │ │ │ + svclt 0x0000bb29 │ │ │ │ + eorvs pc, r1, r1, asr #12 │ │ │ │ andseq pc, r4, r0, asr #5 │ │ │ │ @ instruction: 0xf1512103 │ │ │ │ - svclt 0x0000baa1 │ │ │ │ - eoreq pc, r9, r2, asr #4 │ │ │ │ + svclt 0x0000bb21 │ │ │ │ + eorne pc, r9, r2, asr #4 │ │ │ │ andseq pc, r4, r0, asr #5 │ │ │ │ @ instruction: 0xf1512103 │ │ │ │ - svclt 0x0000ba99 │ │ │ │ - andsmi pc, sp, r2, asr #12 │ │ │ │ + svclt 0x0000bb19 │ │ │ │ + andspl pc, sp, r2, asr #12 │ │ │ │ andseq pc, r4, r0, asr #5 │ │ │ │ @ instruction: 0xf1512103 │ │ │ │ - svclt 0x0000ba91 │ │ │ │ - rscsvc pc, r5, r3, asr #4 │ │ │ │ + svclt 0x0000bb11 │ │ │ │ + rscseq pc, r5, r3, asr #12 │ │ │ │ andseq pc, r4, r0, asr #5 │ │ │ │ @ instruction: 0xf1512103 │ │ │ │ - svclt 0x0000ba89 │ │ │ │ - rsbscs pc, r9, r7, asr #12 │ │ │ │ + svclt 0x0000bb09 │ │ │ │ + rsbscc pc, r9, r7, asr #12 │ │ │ │ andseq pc, r4, r0, asr #5 │ │ │ │ @ instruction: 0xf1512103 │ │ │ │ - svclt 0x0000ba81 │ │ │ │ - adcspl pc, r9, r8, asr #4 │ │ │ │ + svclt 0x0000bb01 │ │ │ │ + adcsvs pc, r9, r8, asr #4 │ │ │ │ andseq pc, r4, r0, asr #5 │ │ │ │ @ instruction: 0xf1512103 │ │ │ │ - svclt 0x0000ba79 │ │ │ │ - andscc pc, sp, r5, asr #4 │ │ │ │ + svclt 0x0000baf9 │ │ │ │ + andsmi pc, sp, r5, asr #4 │ │ │ │ andseq pc, r5, r0, asr #5 │ │ │ │ @ instruction: 0xf1512104 │ │ │ │ - svclt 0x0000ba71 │ │ │ │ - eorcc pc, r9, r5, asr #4 │ │ │ │ + svclt 0x0000baf1 │ │ │ │ + eormi pc, r9, r5, asr #4 │ │ │ │ andseq pc, r5, r0, asr #5 │ │ │ │ @ instruction: 0xf1512104 │ │ │ │ - svclt 0x0000ba69 │ │ │ │ - eorscc pc, r5, r5, asr #4 │ │ │ │ + svclt 0x0000bae9 │ │ │ │ + eorsmi pc, r5, r5, asr #4 │ │ │ │ andseq pc, r5, r0, asr #5 │ │ │ │ @ instruction: 0xf1512104 │ │ │ │ - svclt 0x0000ba61 │ │ │ │ - subcc pc, r1, r5, asr #4 │ │ │ │ + svclt 0x0000bae1 │ │ │ │ + submi pc, r1, r5, asr #4 │ │ │ │ andseq pc, r5, r0, asr #5 │ │ │ │ @ instruction: 0xf1512104 │ │ │ │ - svclt 0x0000ba59 │ │ │ │ - subcc pc, sp, r5, asr #4 │ │ │ │ + svclt 0x0000bad9 │ │ │ │ + submi pc, sp, r5, asr #4 │ │ │ │ andseq pc, r5, r0, asr #5 │ │ │ │ @ instruction: 0xf1512104 │ │ │ │ - svclt 0x0000ba51 │ │ │ │ - subscc pc, r9, r5, asr #4 │ │ │ │ + svclt 0x0000bad1 │ │ │ │ + subsmi pc, r9, r5, asr #4 │ │ │ │ andseq pc, r5, r0, asr #5 │ │ │ │ @ instruction: 0xf1512104 │ │ │ │ - svclt 0x0000ba49 │ │ │ │ + svclt 0x0000bac9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb687f8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf64f0fc8 │ │ │ │ vmov.i32 , #0 @ 0x00000000 │ │ │ │ umulllt r2, fp, r6, r4 │ │ │ │ strbtmi r4, [r9], -sp, lsr #20 │ │ │ │ movwcs r2, #1 │ │ │ │ andls r6, r9, #1179648 @ 0x120000 │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ movwcc lr, #2509 @ 0x9cd │ │ │ │ movwcc lr, #10701 @ 0x29cd │ │ │ │ vaddl.s16 q3, d14, d19 │ │ │ │ - bllt 0x125015c │ │ │ │ + bllt 0x125035c │ │ │ │ eorvs r2, r3, r1, lsl #6 │ │ │ │ andcs sl, r1, r4, lsl #18 │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ stmib sp, {r2, r8, r9, ip, sp}^ │ │ │ │ vsubw.s16 , q7, d6 │ │ │ │ - blls 0x150144 │ │ │ │ + blls 0x150344 │ │ │ │ cmppmi sl, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ orrscc pc, sl, r3, asr #13 │ │ │ │ blx 0xfe8f7662 │ │ │ │ blx 0x5de56 │ │ │ │ stmdbls r6, {r9, sp} │ │ │ │ bl 0x10977c4 │ │ │ │ stmib r4, {r0, r5, r6, r7, r9, ip, sp, lr}^ │ │ │ │ @@ -1330,37 +1330,37 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ stmdbcs r0, {r0, r5, fp, sp, lr} │ │ │ │ stmdage r4, {r2, r4, r6, r7, r8, ip, lr, pc} │ │ │ │ smlabtne r4, sp, r9, lr │ │ │ │ smlabtne r6, sp, r9, lr │ │ │ │ - stc2 2, cr15, [lr], #-616 @ 0xfffffd98 │ │ │ │ + stc2 2, cr15, [lr], #616 @ 0x268 │ │ │ │ @ instruction: 0xf44f9b04 │ │ │ │ @ instruction: 0xf6c34c4a │ │ │ │ stmdbls r6, {r1, r3, r4, r7, sl, fp, ip, sp} │ │ │ │ @ instruction: 0xf44f9d05 │ │ │ │ stmdals r7, {r1, r3, r4, r5, r6, r9, sl, fp, ip, sp, lr} │ │ │ │ andcc pc, ip, #166912 @ 0x28c00 │ │ │ │ andcs pc, r5, #12, 22 @ 0x3000 │ │ │ │ @ instruction: 0x1c0efba1 │ │ │ │ blx 0x397822 │ │ │ │ bl 0x10c16b8 │ │ │ │ strb r0, [lr, r0, lsl #4] │ │ │ │ - blx 0xfe24e160 │ │ │ │ + blx 0x24e162 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeb688cc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrshtcs r0, [fp], r0 │ │ │ │ vaddl.s32 , d16, d3 │ │ │ │ - vmovne.16 d19[0], pc │ │ │ │ + mcrne 12, 0, pc, cr3, cr9, {1} @ │ │ │ │ adcscs sp, lr, r8, lsr #26 │ │ │ │ vsubw.s32 , q0, d1 │ │ │ │ - blls 0x905b4 │ │ │ │ + blls 0x907b4 │ │ │ │ svclt 0x00cc2800 │ │ │ │ ldrmi r4, [r9], -r1, lsl #12 │ │ │ │ andsmi r1, sl, #1440 @ 0x5a0 │ │ │ │ cdpne 1, 4, cr13, cr10, cr6, {1} │ │ │ │ teqle r2, sl, lsl #4 │ │ │ │ rscsmi pc, r8, #82837504 @ 0x4f00000 │ │ │ │ addscs pc, r6, #192, 4 │ │ │ │ @@ -1372,73 +1372,73 @@ │ │ │ │ andne lr, r2, r2, asr #19 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r0, #-0] │ │ │ │ vshr.s64 d2, d30, #32 │ │ │ │ - vmlane.f64 d15, d19, d11 │ │ │ │ + cdpne 12, 0, cr15, cr3, cr11, {0} │ │ │ │ ldrmi sp, [r9], -r1, lsl #26 │ │ │ │ ldrdcs lr, [r0, #-120] @ 0xffffff88 │ │ │ │ ldrb r4, [fp, fp, lsl #12] │ │ │ │ - mvnspl pc, #77594624 @ 0x4a00000 │ │ │ │ + movwvc pc, #1610 @ 0x64a @ │ │ │ │ teqpeq r5, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - bicpl pc, r8, r9, asr #12 │ │ │ │ + bicsvs pc, r8, r9, asr #12 │ │ │ │ teqpeq r0, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ - sbcspl pc, ip, r9, asr #12 │ │ │ │ + rscvs pc, ip, r9, asr #12 │ │ │ │ eorseq pc, r0, r0, asr #5 │ │ │ │ vqsub.s64 q9, , q2 │ │ │ │ - @ instruction: 0xf64afa79 │ │ │ │ - vrsra.s64 , q8, #64 │ │ │ │ + @ instruction: 0xf64afaf9 │ │ │ │ + vsubw.s8 , q0, d0 │ │ │ │ @ instruction: 0xf6490335 │ │ │ │ - vmla.f d21, d16, d0[2] │ │ │ │ + vsra.s64 q11, q4, #64 │ │ │ │ @ instruction: 0xf6490130 │ │ │ │ - vshr.s64 , q12, #64 │ │ │ │ + vaddl.s8 , d0, d8 │ │ │ │ sbcscs r0, r5, #48 @ 0x30 │ │ │ │ - blx 0x1ace14c │ │ │ │ + blx 0xfface14c │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb68988 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, , q12 │ │ │ │ - vsubl.s8 q11, d0, d13 │ │ │ │ + vsubl.s8 , d0, d13 │ │ │ │ vqsub.s8 d16, d9, d6 │ │ │ │ - vmla.f d16, d16, d1[2] │ │ │ │ + vmla.f d17, d16, d1[2] │ │ │ │ vand d16, d9, d6 │ │ │ │ - vaddl.s8 , d0, d21 │ │ │ │ + vaddl.s8 q9, d0, d21 │ │ │ │ vshr.s8 d0, d6, #5 │ │ │ │ - pop {r0, r2, r3, r5, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + pop {r0, r2, r3, r5, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf1574008 │ │ │ │ - svclt 0x0000bee1 │ │ │ │ + svclt 0x0000bf61 │ │ │ │ @ instruction: 0xf1504801 │ │ │ │ - svclt 0x0000b8db │ │ │ │ + svclt 0x0000b95b │ │ │ │ addseq pc, r6, #140, 28 @ 0x8c0 │ │ │ │ - rscsmi pc, r9, sl, asr #12 │ │ │ │ + rscspl pc, r9, sl, asr #12 │ │ │ │ andseq pc, r8, r0, asr #5 │ │ │ │ @ instruction: 0xf1512104 │ │ │ │ - svclt 0x0000b959 │ │ │ │ - andpl pc, r5, sl, asr #12 │ │ │ │ + svclt 0x0000b9d9 │ │ │ │ + andvs pc, r5, sl, asr #12 │ │ │ │ andseq pc, r8, r0, asr #5 │ │ │ │ @ instruction: 0xf1512104 │ │ │ │ - svclt 0x0000b951 │ │ │ │ - rsbseq pc, r5, ip, asr #4 │ │ │ │ + svclt 0x0000b9d1 │ │ │ │ + rsbsne pc, r5, ip, asr #4 │ │ │ │ andseq pc, r8, r0, asr #5 │ │ │ │ @ instruction: 0xf1512103 │ │ │ │ - svclt 0x0000b949 │ │ │ │ + svclt 0x0000b9c9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb689f8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 0x2157e0 │ │ │ │ ldmdavs sl, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ stclt 1, cr11, [r8, #-8] │ │ │ │ andsvs r2, sl, r1, lsl #4 │ │ │ │ - blx 0x1dce0a2 │ │ │ │ - blx 0x7ce0a6 │ │ │ │ - @ instruction: 0xf88af232 │ │ │ │ + blx 0xffdce0a2 │ │ │ │ + blx 0xfe7ce0a6 │ │ │ │ + @ instruction: 0xf90af232 │ │ │ │ @ instruction: 0x4008e8bd │ │ │ │ - bllt 0x11ce198 │ │ │ │ + bllt 0xff1ce198 │ │ │ │ addseq lr, r5, #172, 16 @ 0xac0000 │ │ │ │ ldrbtmi r4, [sl], #-2565 @ 0xfffff5fb │ │ │ │ @ instruction: 0xb12b6813 │ │ │ │ @ instruction: 0xf103669a │ │ │ │ blvs 0x16d2104 │ │ │ │ mvnsle r2, r0, lsl #22 │ │ │ │ svclt 0x00004770 │ │ │ │ @@ -1448,15 +1448,15 @@ │ │ │ │ strbtmi fp, [sl], -r2, lsl #24 │ │ │ │ strlt fp, [r1], #-1028 @ 0xfffffbfc │ │ │ │ @ instruction: 0xa018f8df │ │ │ │ ldrmi sl, [sl], #773 @ 0x305 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ stmdami r4, {r3, sl, ip, sp, pc} │ │ │ │ andeq pc, r0, sl, asr r8 @ │ │ │ │ - stc2l 2, cr15, [lr], #-424 @ 0xfffffe58 │ │ │ │ + stc2l 2, cr15, [lr], #424 @ 0x1a8 │ │ │ │ @ instruction: 0xf954f7ff │ │ │ │ addseq lr, r0, r8, lsr r2 │ │ │ │ andeq r0, r0, r0, asr r5 │ │ │ │ ldr r3, [pc, #20] @ 0x1188c │ │ │ │ ldr r2, [pc, #20] @ 0x11890 │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r2, [r3, r2] │ │ │ │ @@ -1488,235 +1488,235 @@ │ │ │ │ @ instruction: 0xf645b510 │ │ │ │ @ instruction: 0xf2c01490 │ │ │ │ stmdavc r3!, {r1, r2, r4, r7, sl} │ │ │ │ @ instruction: 0xf7ffb973 │ │ │ │ vmax.f32 , q8, │ │ │ │ vsubw.s8 q8, q0, d0 │ │ │ │ @ instruction: 0xb12b0300 │ │ │ │ - rsbmi pc, r0, sl, asr #12 │ │ │ │ + rsbspl pc, r0, sl, asr #12 │ │ │ │ addeq pc, r6, r0, asr #5 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ eorvc r2, r3, r1, lsl #6 │ │ │ │ svclt 0x0000bd10 │ │ │ │ vrshl.s8 d27, d8, d0 │ │ │ │ vsubw.s8 q8, q0, d0 │ │ │ │ mrslt r0, (UNDEF: 123) │ │ │ │ orrsne pc, r4, r5, asr #12 │ │ │ │ orrseq pc, r6, r0, asr #5 │ │ │ │ - rsbmi pc, r0, sl, asr #12 │ │ │ │ + rsbspl pc, r0, sl, asr #12 │ │ │ │ addeq pc, r6, r0, asr #5 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ @ instruction: 0x4008e8bd │ │ │ │ svclt 0x0000e7be │ │ │ │ andeq r0, r0, r0 │ │ │ │ ldrbmi r2, [r0, -r0]! │ │ │ │ sbceq pc, r0, #208, 16 @ 0xd00000 │ │ │ │ ldrbmi r1, [r0, -r1, asr #15]! │ │ │ │ - eorscs pc, r0, pc, asr #12 │ │ │ │ + subcc pc, r0, pc, asr #12 │ │ │ │ eorseq pc, r3, r0, asr #5 │ │ │ │ - blt 0x10cde24 │ │ │ │ + blt 0xff0cde24 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strtne pc, [ip], #1605 @ 0x645 │ │ │ │ ldreq pc, [r6], #704 @ 0x2c0 │ │ │ │ stmdavc r6!, {r1, r7, ip, sp, pc} │ │ │ │ subsle r2, r0, r0, lsl #18 │ │ │ │ strmi r4, [r8], -r1, lsl #13 │ │ │ │ - @ instruction: 0x61a8f24c │ │ │ │ + @ instruction: 0x71b8f24c │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ @ instruction: 0xf2984692 │ │ │ │ - strmi pc, [r5], -pc, lsl #18 │ │ │ │ + strmi pc, [r5], -pc, lsl #19 │ │ │ │ cmple r0, r0, lsl #28 │ │ │ │ eorvc r2, r3, r1, lsl #6 │ │ │ │ vcge.s8 d27, d28, d16 │ │ │ │ - vmlal.s8 q11, d16, d24 │ │ │ │ + @ instruction: 0xf2c078b8 │ │ │ │ ands r0, fp, pc, lsr #16 │ │ │ │ smladcs r0, r0, r0, r2 │ │ │ │ - ldc2 2, cr15, [sl, #180] @ 0xb4 │ │ │ │ + cdp2 2, 1, cr15, cr10, cr13, {1} │ │ │ │ @ instruction: 0xf8044606 │ │ │ │ strtmi r7, [r8], -r1, lsl #22 │ │ │ │ andls pc, r0, r6, asr #17 │ │ │ │ - stc2l 2, cr15, [r2, #-208] @ 0xffffff30 │ │ │ │ + stc2l 2, cr15, [r2, #208] @ 0xd0 │ │ │ │ strtmi r4, [r0], -r3, lsl #12 │ │ │ │ vqadd.s64 q3, q2, │ │ │ │ - @ instruction: 0x4603fd3d │ │ │ │ + @ instruction: 0x4603fdbd │ │ │ │ adcsvs r4, r3, r0, lsr r6 │ │ │ │ - cdp2 1, 11, cr15, cr4, cr13, {1} │ │ │ │ + @ instruction: 0xff34f12d │ │ │ │ ldrtmi r4, [r8], -r1, asr #12 │ │ │ │ - @ instruction: 0xf8eaf298 │ │ │ │ + @ instruction: 0xf96af298 │ │ │ │ @ instruction: 0xb1a84605 │ │ │ │ @ instruction: 0x4628213d │ │ │ │ - @ instruction: 0xff38f296 │ │ │ │ + @ instruction: 0xffb8f296 │ │ │ │ stmdacs r0, {r2, r9, sl, lr} │ │ │ │ vand , , q6 │ │ │ │ - vmls.i d21, d16, d0[2] │ │ │ │ + @ instruction: 0xf2c064d8 │ │ │ │ vshl.s8 d16, d30, d13 │ │ │ │ - vsra.s64 d21, d4, #64 │ │ │ │ + vaddw.s8 q11, q8, d20 │ │ │ │ blmi 0x551eb4 │ │ │ │ sbccs r4, r4, #80, 12 @ 0x5000000 │ │ │ │ strls r9, [r0], #-1281 @ 0xfffffaff │ │ │ │ - blx 0xff84df54 │ │ │ │ + blx 0x184df56 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ ldmdblt r6, {r4, r5, r6, r7, r8, r9, sl, pc}^ │ │ │ │ eorvc r2, r3, r1, lsl #6 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ vaba.s8 q12, , q8 │ │ │ │ - vsra.s64 d21, d4, #64 │ │ │ │ + vaddw.s8 q11, q8, d20 │ │ │ │ vrhadd.s8 d16, d13, d30 │ │ │ │ - vaddl.s8 , d16, d28 │ │ │ │ + vshr.s64 d22, d28, #64 │ │ │ │ blmi 0xd1b00 │ │ │ │ vqsub.s64 d18, d19, d22 │ │ │ │ - svclt 0x0000f903 │ │ │ │ - eorseq pc, r3, r0, lsl #21 │ │ │ │ - eorseq pc, r3, r4, ror #20 │ │ │ │ + svclt 0x0000f983 │ │ │ │ + mlaseq r3, r0, fp, pc @ │ │ │ │ + eorseq pc, r3, r4, ror fp @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb68c60 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff8 │ │ │ │ stc2 0, cr15, [lr, #-4]! │ │ │ │ rsbeq pc, ip, #212, 16 @ 0xd40000 │ │ │ │ tstcs r1, r0, lsl r1 │ │ │ │ - ldc2l 2, cr15, [lr, #100]! @ 0x64 │ │ │ │ + mrc2 2, 3, pc, cr14, cr9, {0} │ │ │ │ eorvc pc, pc, r4, lsl #10 │ │ │ │ - blx 0x1b4dff6 │ │ │ │ + blx 0xffb4dff6 │ │ │ │ andvc pc, ip, r4, lsl #10 │ │ │ │ - @ instruction: 0xff90f14f │ │ │ │ + @ instruction: 0xf810f150 │ │ │ │ @ instruction: 0xf1506f60 │ │ │ │ - svcvs 0x0060f9c5 │ │ │ │ - stc2l 2, cr15, [lr, #-180]! @ 0xffffff4c │ │ │ │ + svcvs 0x0060fa45 │ │ │ │ + stc2l 2, cr15, [lr, #180]! @ 0xb4 │ │ │ │ pop {r5, r7, r9, sl, fp, sp, lr} │ │ │ │ vqadd.s32 d4, d13, d0 │ │ │ │ - svclt 0x0000bd69 │ │ │ │ + svclt 0x0000bde9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb68ca8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ @ instruction: 0xf12f4604 │ │ │ │ - @ instruction: 0xf64df8b9 │ │ │ │ - vsra.s64 d19, d4, #64 │ │ │ │ + @ instruction: 0xf64df939 │ │ │ │ + vaddw.s8 q10, q8, d20 │ │ │ │ strmi r0, [r5], -lr, lsr #2 │ │ │ │ - blx 0x184df8e │ │ │ │ + blx 0xff84df8e │ │ │ │ strtmi fp, [r8], -r0, lsr #3 │ │ │ │ - stc2 1, cr15, [lr], #200 @ 0xc8 │ │ │ │ + stc2 1, cr15, [lr, #-200]! @ 0xffffff38 │ │ │ │ andls r4, r0, #77824 @ 0x13000 │ │ │ │ - orrscc pc, r4, sp, asr #12 │ │ │ │ + @ instruction: 0x41a4f64d │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - rscspl pc, r0, #-805306364 @ 0xd0000004 │ │ │ │ + andvc pc, r0, #-805306364 @ 0xd0000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ @ instruction: 0xf1322318 │ │ │ │ - tstplt r8, r1, lsl #24 @ p-variant is OBSOLETE │ │ │ │ + tstplt r8, r1, lsl #25 @ p-variant is OBSOLETE │ │ │ │ umullscc pc, r9, r0, r8 @ │ │ │ │ rsccc pc, r8, #132, 16 @ 0x840000 │ │ │ │ stmdblt fp, {r0, r1, r5, r7, r9, fp, sp, lr}^ │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0xf1624620 │ │ │ │ - strtmi pc, [r0], -r7, lsr #31 │ │ │ │ + @ instruction: 0xf1634620 │ │ │ │ + strtmi pc, [r0], -r7, lsr #16 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf06d4030 │ │ │ │ svclt 0x0000bb5b │ │ │ │ - mlaseq r3, ip, sl, pc @ │ │ │ │ + eorseq pc, r3, ip, lsr #23 │ │ │ │ ldrbmi r2, [r0, -r0]! │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb68d2c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r0, ror #31 │ │ │ │ strmi r4, [r4], -r9, lsr #28 │ │ │ │ - ldc2l 1, cr15, [r6], #-200 @ 0xffffff38 │ │ │ │ + ldc2l 1, cr15, [r6], #200 @ 0xc8 │ │ │ │ vcgt.s8 q9, , q1 │ │ │ │ - vsubl.s8 q11, d0, d8 │ │ │ │ + vmov.i32 d23, #2048 @ 0x00000800 │ │ │ │ strls r0, [r0], -lr, lsr #4 │ │ │ │ - cmppne r8, r1, asr #12 @ p-variant is OBSOLETE │ │ │ │ + cmppcs r8, r1, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ @ instruction: 0xf1329203 │ │ │ │ - @ instruction: 0xf031fbc9 │ │ │ │ + @ instruction: 0xf031fc49 │ │ │ │ @ instruction: 0x4620f8dd │ │ │ │ - stc2l 1, cr15, [r4], #-200 @ 0xffffff38 │ │ │ │ + stc2l 1, cr15, [r4], #200 @ 0xc8 │ │ │ │ movtcs r9, #10755 @ 0x2a03 │ │ │ │ @ instruction: 0xf6419600 │ │ │ │ - vmla.f d17, d0, d0[2] │ │ │ │ + vorr.i32 q9, #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf132012f │ │ │ │ - vldr d15, [pc, #748] @ 0x11e60 │ │ │ │ + ldc 12, cr15, [pc, #236] @ 0x11c60 │ │ │ │ strcs r7, [r0, #-2840] @ 0xfffff4e8 │ │ │ │ strtvs r2, [r0], -r1, lsl #6 │ │ │ │ stc 0, cr2, [r4, #16] │ │ │ │ @ instruction: 0x66637bb0 │ │ │ │ ldrpl lr, [r7, #2500] @ 0x9c4 │ │ │ │ - stc2 2, cr15, [sl], #180 @ 0xb4 │ │ │ │ + stc2 2, cr15, [sl, #-180]! @ 0xffffff4c │ │ │ │ eorscs r4, r8, r3, lsl #12 │ │ │ │ vmax.s32 d6, d29, d19 │ │ │ │ - strbvs pc, [r0, -r5, lsr #25]! @ │ │ │ │ - @ instruction: 0xf904f150 │ │ │ │ + strbvs pc, [r0, -r5, lsr #26]! @ │ │ │ │ + @ instruction: 0xf984f150 │ │ │ │ andvc pc, ip, r4, lsl #10 │ │ │ │ - cdp2 1, 14, cr15, cr6, cr15, {2} │ │ │ │ + @ instruction: 0xff66f14f │ │ │ │ eorvc pc, pc, r4, lsl #10 │ │ │ │ - blx 0xff44e120 │ │ │ │ + blx 0x144e122 │ │ │ │ tstpvc r3, r4, lsl #10 @ p-variant is OBSOLETE │ │ │ │ eorvc pc, r0, #4, 10 @ 0x1000000 │ │ │ │ msrvc CPSR_x, #4, 10 @ 0x1000000 │ │ │ │ stmib r4, {r5, r9, sl, lr}^ │ │ │ │ stmib r4, {r0, r1, r4, r7, r8, ip, lr}^ │ │ │ │ stmib r4, {r5, r7, r9, ip, lr}^ │ │ │ │ andlt r5, r4, r2, lsr #7 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ stmialt r4!, {r0, r4, r5, ip, sp, lr, pc} │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ @ instruction: 0xffffffff │ │ │ │ - ldrhteq pc, [r3], -r0 @ │ │ │ │ + eorseq pc, r3, r0, asr #23 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb68de8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff8 │ │ │ │ @ instruction: 0xf8d8f031 │ │ │ │ @ instruction: 0xf0014620 │ │ │ │ @ instruction: 0x4620f9ff │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ stclt 0, cr15, [lr], #-168 @ 0xffffff58 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb68e0c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ - ldrtcs pc, [r0], #-1615 @ 0xfffff9b1 @ │ │ │ │ + strbcc pc, [r0], #-1615 @ 0xfffff9b1 @ │ │ │ │ ldrteq pc, [r3], #-704 @ 0xfffffd40 @ │ │ │ │ @ instruction: 0xf1044606 │ │ │ │ movtcs r0, #53904 @ 0xd290 │ │ │ │ vhsub.s8 d25, d12, d0 │ │ │ │ - vaddw.s8 q8, q0, d28 │ │ │ │ + vbic.i32 d17, #12 @ 0x0000000c │ │ │ │ vand d16, d13, d19 │ │ │ │ - vsubl.s8 q11, d0, d16 │ │ │ │ + vmvn.i32 d23, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf132022e │ │ │ │ - @ instruction: 0xf104fb57 │ │ │ │ + @ instruction: 0xf104fbd7 │ │ │ │ strmi r0, [r5], -r0, lsr #5 │ │ │ │ tstcs r5, #0, 4 │ │ │ │ vmin.s8 d20, d13, d16 │ │ │ │ - vmvn.i32 d22, #3072 @ 0x00000c00 │ │ │ │ + vmlal.s , d0, d0[3] │ │ │ │ vhsub.s8 d16, d13, d30 │ │ │ │ - vorr.i32 q11, #8 @ 0x00000008 │ │ │ │ + vmla.f d23, d0, d0[6] │ │ │ │ @ instruction: 0xf132012e │ │ │ │ - ldrtcc pc, [r4], #2887 @ 0xb47 @ │ │ │ │ + ldrtcc pc, [r4], #3015 @ 0xbc7 @ │ │ │ │ movtcs r4, #9735 @ 0x2607 │ │ │ │ strls r4, [r0], #-1584 @ 0xfffff9d0 │ │ │ │ - andvs pc, r8, #-805306364 @ 0xd0000004 │ │ │ │ + andsvc pc, r8, #-805306364 @ 0xd0000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - cmppne r8, r1, asr #12 @ p-variant is OBSOLETE │ │ │ │ + cmppcs r8, r1, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - blx 0xe4e142 │ │ │ │ + blx 0xfee4e142 │ │ │ │ subsne pc, r9, #68157440 @ 0x4100000 │ │ │ │ andeq pc, r1, #192, 4 │ │ │ │ movtne pc, #22081 @ 0x5641 @ │ │ │ │ movweq pc, #4800 @ 0x12c0 @ │ │ │ │ strbvs r6, [r3, -r2, asr #12] │ │ │ │ subne pc, r1, #68157440 @ 0x4100000 │ │ │ │ andeq pc, r1, #192, 4 │ │ │ │ @@ -1763,30 +1763,30 @@ │ │ │ │ @ instruction: 0xf8c44620 │ │ │ │ @ instruction: 0xf88422d0 │ │ │ │ @ instruction: 0xf8c4307e │ │ │ │ andlt r2, r3, r4, lsl #1 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ blt 0x124df00 │ │ │ │ sbcne pc, r0, #208, 16 @ 0xd00000 │ │ │ │ - rsbvs pc, r4, sp, asr #4 │ │ │ │ + rsbsvc pc, r4, sp, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - @ instruction: 0xf8f0f158 │ │ │ │ + @ instruction: 0xf970f158 │ │ │ │ @ instruction: 0xf8d36e23 │ │ │ │ @ instruction: 0xf15850b0 │ │ │ │ - strmi pc, [r1], -fp, lsr #17 │ │ │ │ + strmi pc, [r1], -fp, lsr #18 │ │ │ │ sbcle r2, sp, r0, lsl #16 │ │ │ │ cdpvs 14, 13, cr6, cr11, cr3, {1} │ │ │ │ andls fp, r1, r3, asr r1 │ │ │ │ @ instruction: 0xf1624620 │ │ │ │ - cdpvs 14, 2, cr15, cr3, cr15, {3} │ │ │ │ + cdpvs 14, 2, cr15, cr3, cr15, {7} │ │ │ │ strtmi r9, [sl], -r1, lsl #18 │ │ │ │ cdpvs 6, 13, cr4, cr11, cr0, {1} │ │ │ │ stmdbls r1, {r3, r4, r7, r8, r9, sl, lr} │ │ │ │ @ instruction: 0xf1584608 │ │ │ │ - @ instruction: 0xe7bbf899 │ │ │ │ + @ instruction: 0xe7bbf919 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb68fa4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, q8, q8 │ │ │ │ vsubw.s8 q8, q0, d8 │ │ │ │ @@ -1816,62 +1816,62 @@ │ │ │ │ bl 0xfeb69010 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r5, r0, ror #31 │ │ │ │ strcs r4, [r0], #-2843 @ 0xfffff4e5 │ │ │ │ movwls r6, #14363 @ 0x381b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xf1339402 │ │ │ │ - bmi 0x64fe68 │ │ │ │ + bmi 0x650068 │ │ │ │ andls r2, r0, #872415233 @ 0x34000001 │ │ │ │ - msreq R12_fiq, ip │ │ │ │ + teqpne ip, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ teqpeq r3, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ - eorvs pc, r0, #-805306364 @ 0xd0000004 │ │ │ │ + eorsvc pc, r0, #-805306364 @ 0xd0000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ @ instruction: 0xf1324605 │ │ │ │ - bge 0xd054c │ │ │ │ + bge 0xd074c │ │ │ │ @ instruction: 0xf12e4621 │ │ │ │ - orrlt pc, r0, pc, lsl #25 │ │ │ │ + orrlt pc, r0, pc, lsl #26 │ │ │ │ ldmdavs sl, {r0, r2, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r3, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0x4628d112 │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ stmdals r2, {r4, r5, r8, sl, fp, ip, sp, pc} │ │ │ │ - @ instruction: 0xff5af152 │ │ │ │ + @ instruction: 0xffdaf152 │ │ │ │ @ instruction: 0xf1324628 │ │ │ │ - andcs pc, r1, r3, lsr sp @ │ │ │ │ - blx 0xece862 │ │ │ │ - cdp2 2, 10, cr15, cr4, cr7, {5} │ │ │ │ + @ instruction: 0x2001fdb3 │ │ │ │ + blx 0xfeece862 │ │ │ │ + @ instruction: 0xff24f2a7 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - ldrshteq pc, [r3], -r0 @ │ │ │ │ + eorseq pc, r3, r0, lsl #24 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfeb69098 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff0 │ │ │ │ @ instruction: 0xf162460d │ │ │ │ - cmnplt r0, r1, asr #25 @ p-variant is OBSOLETE │ │ │ │ + cmnplt r0, r1, asr #26 @ p-variant is OBSOLETE │ │ │ │ ldrdcc pc, [r8], r4 │ │ │ │ movweq lr, #23075 @ 0x5a23 │ │ │ │ addcc pc, r8, r4, asr #17 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ cmpcs sp, r8, lsr sp │ │ │ │ - addspl pc, r4, sp, asr #4 │ │ │ │ + adcvs pc, r4, sp, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - ldc2 1, cr15, [ip], #392 @ 0x188 │ │ │ │ + ldc2 1, cr15, [ip, #-392]! @ 0xfffffe78 │ │ │ │ ldrdcc pc, [r8], r4 │ │ │ │ movweq lr, #23075 @ 0x5a23 │ │ │ │ addcc pc, r8, r4, asr #17 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ - ldclt 1, cr15, [r4], #392 @ 0x188 │ │ │ │ + ldclt 1, cr15, [r4, #-392]! @ 0xfffffe78 │ │ │ │ movweq pc, #4175 @ 0x104f @ │ │ │ │ rsbscc pc, pc, r0, lsl #17 │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ andpl pc, r0, r0, lsl #10 │ │ │ │ svchi 0x005bf3bf │ │ │ │ andcc pc, sl, #160, 16 @ 0xa00000 │ │ │ │ movwcs r2, #0 │ │ │ │ @@ -1881,15 +1881,15 @@ │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ cdpvs 15, 0, cr0, cr4, cr8, {7} │ │ │ │ @ instruction: 0xf8d4b084 │ │ │ │ @ instruction: 0xf1bcc06c │ │ │ │ andsle r0, r0, r0, lsl #30 │ │ │ │ andne lr, r2, #3358720 @ 0x334000 │ │ │ │ @ instruction: 0xf1629001 │ │ │ │ - blls 0x91584 │ │ │ │ + blls 0x91784 │ │ │ │ andne lr, r2, #3620864 @ 0x374000 │ │ │ │ @ instruction: 0xf8d34618 │ │ │ │ @ instruction: 0xf8dcc060 │ │ │ │ andlt r3, r4, ip, rrx │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ andlt r4, r4, r8, lsl r7 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ @@ -1897,21 +1897,21 @@ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb69160 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ movtcs r4, #55836 @ 0xda1c │ │ │ │ - msreq R12_fiq, ip │ │ │ │ + teqpne ip, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ teqpeq r3, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ andls r4, r0, #4, 12 @ 0x400000 │ │ │ │ - eorvs pc, r0, #-805306364 @ 0xd0000004 │ │ │ │ + eorsvc pc, r0, #-805306364 @ 0xd0000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - @ instruction: 0xf922f132 │ │ │ │ - blx 0xffb4e442 │ │ │ │ + @ instruction: 0xf9a2f132 │ │ │ │ + stc2l 1, cr15, [ip], #-184 @ 0xffffff48 │ │ │ │ msrvc CPSR_f, #82837504 @ 0x4f00000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ stmdblt fp, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @@ -1920,171 +1920,171 @@ │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ blcs 0x34020 │ │ │ │ @ instruction: 0xf64fd0ee │ │ │ │ vsubw.s8 q11, q8, d24 │ │ │ │ ldmdavs fp, {r1, r2, r4, r7, r8, r9, sp} │ │ │ │ strble r0, [r7, #1051]! @ 0x41b │ │ │ │ sbcne pc, r0, #212, 16 @ 0xd40000 │ │ │ │ - rsbsvs pc, r8, sp, asr #4 │ │ │ │ + addvc pc, r8, sp, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ - @ instruction: 0xf1574010 │ │ │ │ - svclt 0x0000bfb1 │ │ │ │ - ldrshteq pc, [r3], -r0 @ │ │ │ │ + @ instruction: 0xf1584010 │ │ │ │ + svclt 0x0000b831 │ │ │ │ + eorseq pc, r3, r0, lsl #24 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb691e8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ strmi r4, [ip], -r6, lsr #26 │ │ │ │ @ instruction: 0xf1324606 │ │ │ │ - movtcs pc, #10787 @ 0x2a23 @ │ │ │ │ + movtcs pc, #10915 @ 0x2aa3 @ │ │ │ │ vrshl.s8 d25, d0, d13 │ │ │ │ - vsubl.s8 q11, d0, d8 │ │ │ │ + vmov.i32 d23, #2048 @ 0x00000800 │ │ │ │ @ instruction: 0xf641022e │ │ │ │ - vmla.f d17, d0, d0[2] │ │ │ │ + vorr.i32 q9, #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf132012f │ │ │ │ - @ instruction: 0x6dc3f96b │ │ │ │ + @ instruction: 0x6dc3f9eb │ │ │ │ cmnlt r4, #201326592 @ 0xc000000 │ │ │ │ ldrmi r4, [r8, r0, lsr #12] │ │ │ │ @ instruction: 0x46044631 │ │ │ │ - @ instruction: 0xffeaf131 │ │ │ │ + @ instruction: 0xf86af132 │ │ │ │ strtmi fp, [r0], -r8, ror #2 │ │ │ │ - blx 0x4e4f4 │ │ │ │ + blx 0xfe04e4f4 │ │ │ │ strtmi fp, [r0], -r8, asr #18 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ strcs fp, [r0], #-3440 @ 0xfffff290 │ │ │ │ andlt r4, r2, r0, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - orrspl pc, r4, sp, asr #4 │ │ │ │ + @ instruction: 0x61a4f24d │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - addvs pc, r8, sp, asr #4 │ │ │ │ + addsvc pc, r8, sp, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ tstpeq r4, #1073741825 @ p-variant is OBSOLETE @ 0x40000001 │ │ │ │ vqsub.s64 d18, d18, d3 │ │ │ │ - vmla.f32 , , │ │ │ │ - vsra.s64 d21, d4, #64 │ │ │ │ + @ instruction: 0xf24dfe71 │ │ │ │ + vaddw.s8 q11, q8, d20 │ │ │ │ vrhadd.s8 d16, d13, d30 │ │ │ │ - vshr.s64 d22, d12, #64 │ │ │ │ + vaddl.s8 , d16, d28 │ │ │ │ @ instruction: 0xf105002e │ │ │ │ addscs r0, r4, #20, 6 @ 0x50000000 │ │ │ │ - stc2l 2, cr15, [r4, #456]! @ 0x1c8 │ │ │ │ - eorseq pc, r3, r4, ror #21 │ │ │ │ + mcr2 2, 3, pc, cr4, cr2, {3} @ │ │ │ │ + ldrshteq pc, [r3], -r4 @ │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb69298 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46050ff0 │ │ │ │ ldc2 0, cr15, [lr], #-4 │ │ │ │ vmax.s8 d20, d13, d1 │ │ │ │ - vaddl.s8 q11, d16, d24 │ │ │ │ + vshr.s64 d23, d24, #64 │ │ │ │ vhadd.s d0, d4, d30 │ │ │ │ - @ instruction: 0x4606fa9f │ │ │ │ + @ instruction: 0x4606fb1f │ │ │ │ @ instruction: 0xf1324628 │ │ │ │ - strmi pc, [r4], -r3, asr #19 │ │ │ │ + strmi pc, [r4], -r3, asr #20 │ │ │ │ ldrtmi fp, [r1], -r0, asr #2 │ │ │ │ vmax.s d4, d5, d24 │ │ │ │ - stmdblt r8!, {r0, r3, r4, r5, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + stmdblt r8!, {r0, r3, r4, r5, r7, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ vmax.s d4, d4, d24 │ │ │ │ - @ instruction: 0x4604f9b9 │ │ │ │ + @ instruction: 0x4604fa39 │ │ │ │ vmin.s32 d4, d13, d16 │ │ │ │ - strtmi pc, [r0], -sp, asr #20 │ │ │ │ + strtmi pc, [r0], -sp, asr #21 │ │ │ │ @ instruction: 0xf04f2100 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ vsubhn.i32 d4, , q12 │ │ │ │ - strmi pc, [r4], -sp, lsl #16 │ │ │ │ + strmi pc, [r4], -sp, lsl #17 │ │ │ │ @ instruction: 0xf2974630 │ │ │ │ - bne 0x890118 │ │ │ │ + bne 0x890318 │ │ │ │ vmax.s d4, d4, d24 │ │ │ │ - @ instruction: 0x4604f9f1 │ │ │ │ + @ instruction: 0x4604fa71 │ │ │ │ vmin.s32 d4, d13, d16 │ │ │ │ - @ instruction: 0x4620fa37 │ │ │ │ + @ instruction: 0x4620fab7 │ │ │ │ @ instruction: 0xf04f2100 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb69318 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r5, r0, ror #31 │ │ │ │ movtcs r4, #10777 @ 0x2a19 │ │ │ │ - cmppne r8, r1, asr #12 @ p-variant is OBSOLETE │ │ │ │ + cmppcs r8, r1, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ andls r4, r0, #5242880 @ 0x500000 │ │ │ │ - andvs pc, r8, #-805306364 @ 0xd0000004 │ │ │ │ + andsvc pc, r8, #-805306364 @ 0xd0000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - @ instruction: 0xf8d6f132 │ │ │ │ + @ instruction: 0xf956f132 │ │ │ │ strtmi r4, [r8], -r4, lsl #12 │ │ │ │ - @ instruction: 0xf97af132 │ │ │ │ + @ instruction: 0xf9faf132 │ │ │ │ @ instruction: 0xffa4f7ff │ │ │ │ @ instruction: 0x309cf8d4 │ │ │ │ cmnlt fp, r1, lsl #12 │ │ │ │ - adcvs pc, ip, sp, asr #4 │ │ │ │ + adcsvc pc, ip, sp, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf1539103 │ │ │ │ - stmdbls r3, {r0, r3, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbls r3, {r0, r3, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ andlt r4, r5, r8, lsl #12 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ - blt 0xcea20 │ │ │ │ - sbcvs pc, r0, sp, asr #4 │ │ │ │ + blt 0xfe0cea20 │ │ │ │ + sbcsvc pc, r0, sp, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf1539103 │ │ │ │ - stmdbls r3, {r0, r1, r3, r4, r5, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbls r3, {r0, r1, r3, r4, r5, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ andlt r4, r5, r8, lsl #12 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ - ldmiblt r4!, {r0, r2, r3, r5, r9, ip, sp, lr, pc}^ │ │ │ │ - eorseq pc, r3, r4, ror #21 │ │ │ │ + blt 0x1d4ea3c │ │ │ │ + ldrshteq pc, [r3], -r4 @ │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb69394 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ andcs r0, r2, #232, 30 @ 0x3a0 │ │ │ │ vhadd.s8 d27, d28, d2 │ │ │ │ - vaddw.s8 q11, q8, d24 │ │ │ │ + vsra.s64 d23, d24, #64 │ │ │ │ vrhadd.s d0, d5, d31 │ │ │ │ - stmdavs r3, {r0, r1, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r3, {r0, r1, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x4604b373 │ │ │ │ blx 0xfedce1ba │ │ │ │ @ instruction: 0xf7ff6821 │ │ │ │ @ instruction: 0x4606ff13 │ │ │ │ @ instruction: 0xf132b378 │ │ │ │ - bmi 0x7906b0 │ │ │ │ + bmi 0x7908b0 │ │ │ │ andls r4, r0, #5242880 @ 0x500000 │ │ │ │ ldrtmi r2, [r0], -r2, asr #6 │ │ │ │ - andvs pc, r8, #-805306364 @ 0xd0000004 │ │ │ │ + andsvc pc, r8, #-805306364 @ 0xd0000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - cmppne r8, r1, asr #12 @ p-variant is OBSOLETE │ │ │ │ + cmppcs r8, r1, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - @ instruction: 0xf884f132 │ │ │ │ + @ instruction: 0xf904f132 │ │ │ │ stmdavs r1!, {r0, r1, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf64f4628 │ │ │ │ vsubl.s8 , d0, d12 │ │ │ │ mrcvs 2, 2, r2, cr11, cr6, {4} │ │ │ │ @ instruction: 0x46204798 │ │ │ │ - blx 0x184eacc │ │ │ │ + blx 0xff84eacc │ │ │ │ andlt r4, r2, r8, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - sbcvs pc, r8, sp, asr #4 │ │ │ │ + sbcsvc pc, r8, sp, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0xfea4e764 │ │ │ │ + blx 0xa4e766 │ │ │ │ vhadd.s d18, d7, d1 │ │ │ │ - stmdavs r1!, {r0, r2, r3, r5, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ - rscvs pc, r4, sp, asr #4 │ │ │ │ + stmdavs r1!, {r0, r2, r3, r5, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ + rscsvc pc, r4, sp, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0xfe7ce778 │ │ │ │ + blx 0x7ce77a │ │ │ │ vmax.s d4, d5, d16 │ │ │ │ - andcs pc, r1, r3, asr #20 │ │ │ │ - @ instruction: 0xf960f277 │ │ │ │ - eorseq pc, r3, r4, ror #21 │ │ │ │ + andcs pc, r1, r3, asr #21 │ │ │ │ + @ instruction: 0xf9e0f277 │ │ │ │ + ldrshteq pc, [r3], -r4 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb69444 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ @ instruction: 0xf02a4604 │ │ │ │ strmi pc, [r3], -fp, asr #17 │ │ │ │ andls fp, r1, r0, asr r1 │ │ │ │ @@ -2108,121 +2108,121 @@ │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ ldmlt lr, {r1, r3, r5, ip, sp, lr, pc}^ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb694ac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ blx 0xd4e2be │ │ │ │ - @ instruction: 0xf8c2f132 │ │ │ │ + @ instruction: 0xf942f132 │ │ │ │ andls r4, r0, #94208 @ 0x17000 │ │ │ │ vcgt.s8 q9, , q1 │ │ │ │ - vsubl.s8 q11, d0, d8 │ │ │ │ + vmov.i32 d23, #2048 @ 0x00000800 │ │ │ │ @ instruction: 0xf641022e │ │ │ │ - vmla.f d17, d0, d0[2] │ │ │ │ + vorr.i32 q9, #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf132012f │ │ │ │ - cdpvs 8, 0, cr15, cr2, cr9, {0} │ │ │ │ + cdpvs 8, 0, cr15, cr2, cr9, {4} │ │ │ │ andlt fp, r4, sl, lsl r1 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ @ instruction: 0x46114710 │ │ │ │ - subne pc, r8, r1, asr #12 │ │ │ │ + subscs pc, r8, r1, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf1329203 │ │ │ │ - strmi pc, [r4], -r3, asr #20 │ │ │ │ - andvc pc, r4, sp, asr #4 │ │ │ │ + strmi pc, [r4], -r3, asr #21 │ │ │ │ + andseq pc, r4, sp, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - ldc2 1, cr15, [r8], #-332 @ 0xfffffeb4 │ │ │ │ + ldc2 1, cr15, [r8], #332 @ 0x14c │ │ │ │ bls 0xe3b84 │ │ │ │ tstpne sp, r2, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlabteq r1, r0, r2, pc @ │ │ │ │ - mcr2 2, 4, pc, cr10, cr3, {1} @ │ │ │ │ + @ instruction: 0xff0af233 │ │ │ │ andlt r4, r4, r0, lsr #12 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ - ldclt 2, cr15, [sl], #-204 @ 0xffffff34 │ │ │ │ - eorseq pc, r3, r4, ror #21 │ │ │ │ + ldclt 2, cr15, [sl], #204 @ 0xcc │ │ │ │ + ldrshteq pc, [r3], -r4 @ │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb69528 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ @ instruction: 0xf1324606 │ │ │ │ - bmi 0xf5051c │ │ │ │ + bmi 0xf5071c │ │ │ │ @ instruction: 0xf64d2318 │ │ │ │ - vsra.s64 d19, d4, #64 │ │ │ │ + vaddw.s8 q10, q8, d20 │ │ │ │ andls r0, r0, #-2147483637 @ 0x8000000b │ │ │ │ - rscspl pc, r0, #-805306364 @ 0xd0000004 │ │ │ │ + andvc pc, r0, #-805306364 @ 0xd0000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - @ instruction: 0xffccf131 │ │ │ │ + @ instruction: 0xf84cf132 │ │ │ │ andcs r4, r0, r5, lsl #12 │ │ │ │ - blx 0x17cec32 │ │ │ │ + blx 0xff7cec32 │ │ │ │ @ instruction: 0xf8954604 │ │ │ │ bllt 0x1cde634 │ │ │ │ umlalscc pc, r4, r5, r8 @ │ │ │ │ @ instruction: 0xf8d6bbbb │ │ │ │ strtmi r2, [r0], -r0, asr #1 │ │ │ │ - orrsvc pc, r0, sp, asr #4 │ │ │ │ + asreq pc, sp, #12 @ │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - blx 0xffa4ec54 │ │ │ │ + blx 0x1a4ec56 │ │ │ │ umlalscc pc, r1, r5, r8 @ │ │ │ │ cmple r8, r0, lsl #22 │ │ │ │ umlalscc pc, r2, r5, r8 @ │ │ │ │ @ instruction: 0xf895bbdb │ │ │ │ bllt 0x1cde664 │ │ │ │ ldrsbcs pc, [r0], #134 @ 0x86 @ │ │ │ │ - vmax.s8 d20, d13, d16 │ │ │ │ - vsra.s64 , q2, #64 │ │ │ │ + @ instruction: 0xf64d4620 │ │ │ │ + vmla.f d16, d16, d0[5] │ │ │ │ vrhadd.s d0, d7, d30 │ │ │ │ - @ instruction: 0x4620fad5 │ │ │ │ + @ instruction: 0x4620fb55 │ │ │ │ ldrsbcs pc, [r4], #134 @ 0x86 @ │ │ │ │ - mvnvc pc, sp, asr #4 │ │ │ │ + mvnseq pc, sp, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - blx 0xff34ec8c │ │ │ │ + blx 0x134ec8e │ │ │ │ strtmi r2, [r0], -r0, lsl #2 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ vqadd.s64 q2, q3, q8 │ │ │ │ - @ instruction: 0xf8d6b8ef │ │ │ │ - vqadd.s8 d18, d29, d24 │ │ │ │ - vbic.i32 , #0 @ 0x00000000 │ │ │ │ + @ instruction: 0xf8d6b96f │ │ │ │ + @ instruction: 0xf64d20b8 │ │ │ │ + vaddw.s8 q8, q8, d0 │ │ │ │ vrhadd.s d0, d7, d30 │ │ │ │ - @ instruction: 0xf895fabd │ │ │ │ + @ instruction: 0xf895fb3d │ │ │ │ blcs 0x1e6a4 │ │ │ │ @ instruction: 0xf8d6d0c7 │ │ │ │ @ instruction: 0x462020bc │ │ │ │ - orrvc pc, r0, sp, asr #4 │ │ │ │ + orrseq pc, r0, sp, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - blx 0xfec4ecc4 │ │ │ │ + blx 0xc4ecc6 │ │ │ │ @ instruction: 0xf8d6e7bd │ │ │ │ strtmi r2, [r0], -ip, asr #1 │ │ │ │ - bicvc pc, r4, sp, asr #4 │ │ │ │ + bicseq pc, r4, sp, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - blx 0xfe9cecd8 │ │ │ │ + blx 0x9cecda │ │ │ │ @ instruction: 0xf8d6e7c6 │ │ │ │ strtmi r2, [r0], -r8, asr #1 │ │ │ │ - asrsvc pc, sp, #4 @ │ │ │ │ + biceq pc, r0, sp, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - blx 0xfe74ecec │ │ │ │ + blx 0x74ecee │ │ │ │ @ instruction: 0xf8d6e7b9 │ │ │ │ strtmi r2, [r0], -r4, asr #1 │ │ │ │ - asrvc pc, sp, #4 @ │ │ │ │ + asrseq pc, sp, #12 @ │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - blx 0xfe4ced00 │ │ │ │ + blx 0x4ced02 │ │ │ │ svclt 0x0000e7ac │ │ │ │ - eorseq pc, r3, r0, lsr #22 │ │ │ │ + eorseq pc, r3, r0, lsr ip @ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0098f8cc │ │ │ │ @ instruction: 0x460cb091 │ │ │ │ andls r4, r5, #128, 12 @ 0x8000000 │ │ │ │ - @ instruction: 0xfff0f131 │ │ │ │ + @ instruction: 0xf870f132 │ │ │ │ vpadd.i8 d20, d29, d22 │ │ │ │ - vrshr.s64 , q8, #64 │ │ │ │ + vsubl.s8 , d0, d0 │ │ │ │ movwls r0, #558 @ 0x22e │ │ │ │ - orrscc pc, r4, sp, asr #12 │ │ │ │ + @ instruction: 0x41a4f64d │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xf1312318 │ │ │ │ - @ instruction: 0xf894ff43 │ │ │ │ + @ instruction: 0xf894ffc3 │ │ │ │ andls r9, r4, r0 │ │ │ │ svceq 0x0000f1b9 │ │ │ │ cmpphi r1, r0 @ p-variant is OBSOLETE │ │ │ │ movwls r6, #39075 @ 0x98a3 │ │ │ │ svccs 0x00007c27 │ │ │ │ mrshi pc, (UNDEF: 73) @ │ │ │ │ movwls r6, #47523 @ 0xb9a3 │ │ │ │ @@ -2352,33 +2352,33 @@ │ │ │ │ ldrsbtcs pc, [r4], r8 @ │ │ │ │ addsmi r6, sl, #1456 @ 0x5b0 │ │ │ │ rscshi pc, r0, r0, asr #1 │ │ │ │ @ instruction: 0xf8d89b04 │ │ │ │ mrcvs 0, 0, r2, cr11, cr8, {6} │ │ │ │ stmdble r7!, {r1, r3, r4, r7, r9, lr} │ │ │ │ @ instruction: 0xf64d9904 │ │ │ │ - vmls.i d18, d0, d0[5] │ │ │ │ + vmvn.i32 , #262144 @ 0x00040000 │ │ │ │ movwls r0, #13358 @ 0x342e │ │ │ │ blvs 0x12786a8 │ │ │ │ smlabtcs r1, sp, r9, lr │ │ │ │ addvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ - vqdmulh.s d20, d13, d18 │ │ │ │ - vorr.i32 d23, #8 @ 0x00000008 │ │ │ │ + @ instruction: 0xf64d4b22 │ │ │ │ + vaddw.s8 q8, q0, d24 │ │ │ │ strls r0, [r0], #-302 @ 0xfffffed2 │ │ │ │ - stc2 1, cr15, [lr], {82} @ 0x52 │ │ │ │ + stc2 1, cr15, [lr, #-328] @ 0xfffffeb8 │ │ │ │ ldmib r4, {r1, r4, sp, lr, pc}^ │ │ │ │ movwmi r1, #54542 @ 0xd50e │ │ │ │ svcge 0x003cf47f │ │ │ │ - ldrbtvc pc, [r4], #589 @ 0x24d @ │ │ │ │ + strne pc, [r4], #-1613 @ 0xfffff9b3 │ │ │ │ strteq pc, [lr], #-704 @ 0xfffffd40 │ │ │ │ - tstpvc r8, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + msreq R8_fiq, sp │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ rsbscs r4, r3, #23552 @ 0x5c00 │ │ │ │ strls r9, [r0], #-2053 @ 0xfffff7fb │ │ │ │ - ldc2l 1, cr15, [sl], #-328 @ 0xfffffeb8 │ │ │ │ + ldc2l 1, cr15, [sl], #328 @ 0x148 │ │ │ │ andcs fp, r0, r1, lsl r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0xf8cd8ff0 │ │ │ │ smlad r7, r8, r0, ip │ │ │ │ eorlt pc, r0, sp, asr #17 │ │ │ │ @@ -2391,16 +2391,16 @@ │ │ │ │ strls lr, [ip], -r8, asr #13 │ │ │ │ @ instruction: 0x970be6bf │ │ │ │ @ instruction: 0xf8cde6b6 │ │ │ │ strt r9, [sp], r4, lsr #32 │ │ │ │ ldrdeq lr, [r2, -r4]! │ │ │ │ @ instruction: 0xf47f4301 │ │ │ │ strb sl, [r9, r7, lsr #30] │ │ │ │ - eorseq pc, r3, r0, lsr #22 │ │ │ │ - eorseq pc, r3, r4, lsr fp @ │ │ │ │ + eorseq pc, r3, r0, lsr ip @ │ │ │ │ + eorseq pc, r3, r4, asr #24 │ │ │ │ vstrls s18, [r9, #-24] @ 0xffffffe8 │ │ │ │ svclt 0x00142a00 │ │ │ │ @ instruction: 0x46294611 │ │ │ │ vqdmulh.s d15, d7, d0 │ │ │ │ tstls r6, r4, lsl #26 │ │ │ │ vqdmulh.s d15, d2, d6 │ │ │ │ vqdmulh.s d15, d2, d10 │ │ │ │ @@ -2416,15 +2416,15 @@ │ │ │ │ andls r9, r8, #671088640 @ 0x28000000 │ │ │ │ @ instruction: 0xf103fb00 │ │ │ │ blx 0x1f8792 │ │ │ │ blx 0x1ceb82 │ │ │ │ blx 0x2ceb86 │ │ │ │ blx 0xceb8a │ │ │ │ vrhadd.s32 d31, d7, d1 │ │ │ │ - blls 0x351da0 │ │ │ │ + blls 0x351fa0 │ │ │ │ stmdals sl, {r0, r1, r2, ip, pc} │ │ │ │ stmdbls fp, {r0, r1, r2, r9, fp, ip, pc} │ │ │ │ blx 0xb9bb2 │ │ │ │ blx 0x8ef9e │ │ │ │ stmdbls r8, {r1, r9, ip, sp, lr, pc} │ │ │ │ vqdmulh.s d15, d2, d1 │ │ │ │ @ instruction: 0x2d009909 │ │ │ │ @@ -2443,71 +2443,71 @@ │ │ │ │ @ instruction: 0xf8803050 │ │ │ │ @ instruction: 0xf04030b3 │ │ │ │ stcls 0, cr8, [r9, #-600] @ 0xfffffda8 │ │ │ │ @ instruction: 0xf67f4295 │ │ │ │ strbmi sl, [r0], -r0, asr #30 │ │ │ │ @ instruction: 0xf7ff9204 │ │ │ │ bls 0x151e50 │ │ │ │ - vmax.s8 d20, d13, d4 │ │ │ │ - vorr.i32 d23, #8 @ 0x00000008 │ │ │ │ + @ instruction: 0xf64d4604 │ │ │ │ + vaddw.s8 q8, q0, d24 │ │ │ │ stmib sp, {r1, r2, r3, r5, r8}^ │ │ │ │ blmi 0xfe7a3008 │ │ │ │ - adcsne pc, r8, #80740352 @ 0x4d00000 │ │ │ │ + sbccs pc, r8, #80740352 @ 0x4d00000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ andls r9, r0, #327680 @ 0x50000 │ │ │ │ strls r2, [r3, #-752] @ 0xfffffd10 │ │ │ │ - blx 0xff64ed62 │ │ │ │ + mrrc2 1, 5, pc, r8, cr2 @ │ │ │ │ andslt r4, r1, r0, lsr #12 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ - cdplt 2, 10, cr15, cr6, cr12, {1} │ │ │ │ + svclt 0x0026f22c │ │ │ │ stccs 13, cr9, [r0, #-40] @ 0xffffffd8 │ │ │ │ sbchi pc, r9, r0, asr #32 │ │ │ │ strmi r9, [r8], -ip, lsl #6 │ │ │ │ bls 0x2f9450 │ │ │ │ vstrls d2, [r8, #-4] │ │ │ │ movwcs fp, #7992 @ 0x1f38 │ │ │ │ stccs 3, cr9, [r1, #-28] @ 0xffffffe4 │ │ │ │ strcs fp, [r1, #-3896] @ 0xfffff0c8 │ │ │ │ blx 0xb7c6a │ │ │ │ blx 0x18ec5a │ │ │ │ vrhadd.s32 d31, d7, d1 │ │ │ │ - blls 0x351cd8 │ │ │ │ + blls 0x351ed8 │ │ │ │ ldr r9, [sl, sl] │ │ │ │ @ instruction: 0xf64d9904 │ │ │ │ - vaddhn.i16 d18, q0, q8 │ │ │ │ + vmvn.i32 d19, #0 @ 0x00000000 │ │ │ │ movwls r0, #13358 @ 0x342e │ │ │ │ blvs 0x127887c │ │ │ │ smlabtcs r1, sp, r9, lr │ │ │ │ blmi 0xfe0db450 │ │ │ │ - tstpvc r8, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + msreq R8_fiq, sp │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xf1529400 │ │ │ │ - str pc, [r9, -r5, lsr #23]! │ │ │ │ + str pc, [r9, -r5, lsr #24]! │ │ │ │ andsne lr, sl, #212, 18 @ 0x350000 │ │ │ │ @ instruction: 0xf1722902 │ │ │ │ @ instruction: 0xf6ff0200 │ │ │ │ blmi 0x1efe294 │ │ │ │ stmdals r5, {r1, r2, r3, r4, r5, r6, r9, sp} │ │ │ │ - ldrteq pc, [ip], #-1613 @ 0xfffff9b3 @ │ │ │ │ + strbne pc, [ip], #-1613 @ 0xfffff9b3 @ │ │ │ │ strteq pc, [lr], #-704 @ 0xfffffd40 │ │ │ │ - tstpvc r8, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + msreq R8_fiq, sp │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xf1529400 │ │ │ │ - ldr pc, [r3, -pc, lsl #23] │ │ │ │ + ldr pc, [r3, -pc, lsl #24] │ │ │ │ tstcs r6, #212, 18 @ 0x350000 │ │ │ │ @ instruction: 0xf1732a02 │ │ │ │ @ instruction: 0xf6ff0300 │ │ │ │ blmi 0x1c3e288 │ │ │ │ stmdals r5, {r1, r2, r7, r9, sp} │ │ │ │ - ldrbteq pc, [r8], #-1613 @ 0xfffff9b3 @ │ │ │ │ + strne pc, [r8], #1613 @ 0x64d │ │ │ │ strteq pc, [lr], #-704 @ 0xfffffd40 │ │ │ │ - tstpvc r8, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + msreq R8_fiq, sp │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xf1529400 │ │ │ │ - @ instruction: 0xe6fdfb79 │ │ │ │ + @ instruction: 0xe6fdfbf9 │ │ │ │ stmib r8, {r1, r2, r9, ip, pc}^ │ │ │ │ blls 0x2a0d98 │ │ │ │ ldrcc lr, [r0, -r8, asr #19]! │ │ │ │ stmdbls r6, {r0, r1, r2, r8, r9, fp, ip, pc} │ │ │ │ sbcscc pc, r0, r8, asr #17 │ │ │ │ addmi r9, sl, #8, 22 @ 0x2000 │ │ │ │ bvs 0xccd014 │ │ │ │ @@ -2519,85 +2519,85 @@ │ │ │ │ @ instruction: 0xf43f30b3 │ │ │ │ strbmi sl, [r0], -lr, lsr #29 │ │ │ │ stc2 7, cr15, [r6, #-1020] @ 0xfffffc04 │ │ │ │ ldmib sp, {r2, r9, sl, lr}^ │ │ │ │ stmib sp, {r0, r2, r8}^ │ │ │ │ blmi 0x15e2d24 │ │ │ │ @ instruction: 0xf64d22e7 │ │ │ │ - vmla.f d17, d0, d0[4] │ │ │ │ + vbic.i32 q9, #0 @ 0x00000000 │ │ │ │ tstls r0, lr, lsr #2 │ │ │ │ - tstpvc r8, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + msreq R8_fiq, sp │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - blx 0x124ee82 │ │ │ │ + blx 0xff24ee82 │ │ │ │ ldmib r4, {r1, r2, r3, r5, r6, r8, r9, sl, sp, lr, pc}^ │ │ │ │ bcs 0x9b588 │ │ │ │ movweq pc, #371 @ 0x173 @ │ │ │ │ mrcge 6, 1, APSR_nzcv, cr5, cr15, {7} │ │ │ │ addcs r4, lr, #76, 22 @ 0x13000 │ │ │ │ @ instruction: 0xf64d9805 │ │ │ │ - @ instruction: 0xf2c004b4 │ │ │ │ - vshl.s8 d16, d30, d13 │ │ │ │ - vorr.i32 d23, #8 @ 0x00000008 │ │ │ │ + vmls.i d17, d16, d0[1] │ │ │ │ + @ instruction: 0xf64d042e │ │ │ │ + vaddw.s8 q8, q0, d24 │ │ │ │ strls r0, [r0], #-302 @ 0xfffffed2 │ │ │ │ - blx 0xcceeae │ │ │ │ + blx 0xfecceeae │ │ │ │ ldmib r4, {r1, r2, r4, r5, r7, r9, sl, sp, lr, pc}^ │ │ │ │ bcs 0x9b594 │ │ │ │ movweq pc, #371 @ 0x173 @ │ │ │ │ mcrge 6, 1, pc, cr7, cr15, {7} @ │ │ │ │ addscs r4, r6, #66560 @ 0x10400 │ │ │ │ @ instruction: 0xf64d9805 │ │ │ │ - vmls.i d16, d16, d0[7] │ │ │ │ - vshl.s8 d16, d30, d13 │ │ │ │ - vorr.i32 d23, #8 @ 0x00000008 │ │ │ │ + @ instruction: 0xf2c014fc │ │ │ │ + @ instruction: 0xf64d042e │ │ │ │ + vaddw.s8 q8, q0, d24 │ │ │ │ strls r0, [r0], #-302 @ 0xfffffed2 │ │ │ │ - blx 0x74eeda │ │ │ │ + blx 0xfe74eeda │ │ │ │ ldmib r4, {r5, r7, r9, sl, sp, lr, pc}^ │ │ │ │ bcs 0x9b5b0 │ │ │ │ movweq pc, #371 @ 0x173 @ │ │ │ │ mrcge 6, 0, APSR_nzcv, cr9, cr15, {7} │ │ │ │ addscs r4, lr, #55296 @ 0xd800 │ │ │ │ @ instruction: 0xf64d9805 │ │ │ │ - vaddhn.i16 d17, q0, q10 │ │ │ │ - vshl.s8 d16, d30, d13 │ │ │ │ - vorr.i32 d23, #8 @ 0x00000008 │ │ │ │ + vmvn.i32 d18, #262144 @ 0x00040000 │ │ │ │ + @ instruction: 0xf64d042e │ │ │ │ + vaddw.s8 q8, q0, d24 │ │ │ │ strls r0, [r0], #-302 @ 0xfffffed2 │ │ │ │ - blx 0x1cef06 │ │ │ │ + blx 0xfe1cef06 │ │ │ │ bls 0x20c3e8 │ │ │ │ movwls fp, #52050 @ 0xcb52 │ │ │ │ blx 0x395f2 │ │ │ │ blls 0x24edd8 │ │ │ │ blcs 0x789e8 │ │ │ │ movwcs fp, #7992 @ 0x1f38 │ │ │ │ blx 0x1f75fa │ │ │ │ blx 0x1cede2 │ │ │ │ blx 0x2cede6 │ │ │ │ blx 0x10edea │ │ │ │ vrhadd.s32 d31, d7, d1 │ │ │ │ - blls 0x351b40 │ │ │ │ + blls 0x351d40 │ │ │ │ strb r9, [lr], r7 │ │ │ │ stmiblt sl, {r1, r3, r9, fp, ip, pc} │ │ │ │ stmdbls fp, {r0, r1, r2, r9, fp, ip, pc} │ │ │ │ blls 0x23762c │ │ │ │ blcs 0x78a18 │ │ │ │ @ instruction: 0xf102fb01 │ │ │ │ movwcs fp, #7992 @ 0x1f38 │ │ │ │ blx 0xf762e │ │ │ │ vrhadd.s32 d31, d7, d1 │ │ │ │ - blls 0x351b18 │ │ │ │ + blls 0x351d18 │ │ │ │ ldrt r9, [sl], sl │ │ │ │ bcs 0x3923c │ │ │ │ mrcge 4, 5, APSR_nzcv, cr7, cr15, {3} │ │ │ │ blls 0x2b7654 │ │ │ │ @ instruction: 0xf103fb00 │ │ │ │ stmdals r6, {r0, r1, r2, r8, r9, fp, ip, pc} │ │ │ │ @ instruction: 0xf101fb07 │ │ │ │ @ instruction: 0xf101fb06 │ │ │ │ @ instruction: 0xf101fb0a │ │ │ │ @ instruction: 0xf101fb03 │ │ │ │ - stc2 2, cr15, [sl], #-412 @ 0xfffffe64 │ │ │ │ + stc2 2, cr15, [sl], #412 @ 0x19c │ │ │ │ andls r9, r8, ip, lsl #22 │ │ │ │ stmdbcs r0, {r0, r1, r5, r7, r9, sl, sp, lr, pc} │ │ │ │ svcge 0x0046f43f │ │ │ │ stmdbcc lr!, {r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ stmib r8, {r1, r3, r8, r9, fp, ip, pc}^ │ │ │ │ blls 0x1e0718 │ │ │ │ sbcscc pc, r0, r8, asr #17 │ │ │ │ @@ -2605,29 +2605,29 @@ │ │ │ │ blls 0x25edb4 │ │ │ │ bvs 0xccd188 │ │ │ │ adcscc pc, r4, r8, asr #17 │ │ │ │ sbcscs pc, r8, r8, asr #17 │ │ │ │ @ instruction: 0xf8949904 │ │ │ │ @ instruction: 0xf8813050 │ │ │ │ @ instruction: 0xe6b230b3 │ │ │ │ - eorseq pc, r3, r4, lsr fp @ │ │ │ │ + eorseq pc, r3, r4, asr #24 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ blmi 0xfe3becb0 │ │ │ │ strmi r4, [ip], -lr, lsl #29 │ │ │ │ andls r4, r3, #5242880 @ 0x500000 │ │ │ │ movwls r6, #22555 @ 0x581b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - stc2l 1, cr15, [r0], {49} @ 0x31 │ │ │ │ + stc2l 1, cr15, [r0, #-196] @ 0xffffff3c │ │ │ │ @ instruction: 0x96002318 │ │ │ │ - rscspl pc, r0, #-805306364 @ 0xd0000004 │ │ │ │ + andvc pc, r0, #-805306364 @ 0xd0000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - orrscc pc, r4, sp, asr #12 │ │ │ │ + @ instruction: 0x41a4f64d │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ ldc2 1, cr15, [r4], {49} @ 0x31 │ │ │ │ strmi r2, [r7], -r0, lsl #6 │ │ │ │ stccs 3, cr9, [r0], {4} │ │ │ │ @ instruction: 0xf10dd03a │ │ │ │ @ instruction: 0xf04f0c10 │ │ │ │ ands r0, r2, r1, lsl #28 │ │ │ │ @@ -2642,68 +2642,68 @@ │ │ │ │ eorcs pc, r3, ip, asr #16 │ │ │ │ stmdavs r2!, {r2, r4, r8, r9, ip, sp, pc}^ │ │ │ │ @ instruction: 0xf0016811 │ │ │ │ stmdbeq fp, {r0, r1, r2, r3, r4}^ │ │ │ │ orreq lr, r3, #13312 @ 0x3400 │ │ │ │ sbcmi r6, r3, fp, lsl r9 │ │ │ │ strble r0, [r1, #2011]! @ 0x7db │ │ │ │ - eormi pc, r0, r8, asr #12 │ │ │ │ + eorspl pc, r0, r8, asr #12 │ │ │ │ eorseq pc, r5, r0, asr #5 │ │ │ │ - blx 0x6cf028 │ │ │ │ + blx 0xfe6cf028 │ │ │ │ strmi r4, [r4], -sp, ror #22 │ │ │ │ - adccs pc, r8, #80740352 @ 0x4d00000 │ │ │ │ + adcscc pc, r8, #80740352 @ 0x4d00000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ stmib sp, {r0, r1, fp, ip, pc}^ │ │ │ │ - vshl.s8 d18, d0, d13 │ │ │ │ - vorr.i32 d23, #8 @ 0x00000008 │ │ │ │ + @ instruction: 0xf64d2400 │ │ │ │ + vaddw.s8 q8, q0, d24 │ │ │ │ vrhadd.s8 d16, d0, d30 │ │ │ │ @ instruction: 0xf1521229 │ │ │ │ - subs pc, r3, r5, asr #20 │ │ │ │ + subs pc, r3, r5, asr #21 │ │ │ │ vmin.s8 d20, d29, d27 │ │ │ │ - @ instruction: 0xf2c059f0 │ │ │ │ + vqdmlal.s , d0, d0 │ │ │ │ @ instruction: 0xf64d092e │ │ │ │ - vqshl.s64 d19, d4, #0 │ │ │ │ + vabdl.s8 q10, d16, d20 │ │ │ │ strtmi r0, [r8], lr, lsr #14 │ │ │ │ beq 0x84ef6c │ │ │ │ ldrdmi pc, [r0], #136 @ 0x88 @ │ │ │ │ @ instruction: 0xf0002c08 │ │ │ │ @ instruction: 0xf8d880a5 │ │ │ │ bl 0x2d6ed8 │ │ │ │ @ instruction: 0xf8930301 │ │ │ │ blcs 0x1ee4c │ │ │ │ addhi pc, r2, r0 │ │ │ │ rsble r2, r6, r0, lsl #24 │ │ │ │ @ instruction: 0xf1314628 │ │ │ │ - tstpcs r8, #21760 @ p-variant is OBSOLETE @ 0x5500 │ │ │ │ + tstpcs r8, #54528 @ p-variant is OBSOLETE @ 0xd500 │ │ │ │ ldrtmi r4, [r9], -sl, asr #12 │ │ │ │ @ instruction: 0xf1319600 │ │ │ │ - @ instruction: 0x2c02fbaf │ │ │ │ + stccs 12, cr15, [r2], {47} @ 0x2f │ │ │ │ stccs 0, cr13, [r3], {16} │ │ │ │ stccs 0, cr13, [r4], {69} @ 0x45 │ │ │ │ stccs 0, cr13, [r6], {58} @ 0x3a │ │ │ │ @ instruction: 0xf890d14a │ │ │ │ ldrhlt r3, [fp, #-4] │ │ │ │ stmdaeq r8, {r3, r8, ip, sp, lr, pc} │ │ │ │ ldrsble r4, [r7, #80] @ 0x50 │ │ │ │ @ instruction: 0xf88b2001 │ │ │ │ ldrh r0, [ip], -fp │ │ │ │ umlalscc pc, r6, r0, r8 @ │ │ │ │ mvnsle r2, r0, lsl #22 │ │ │ │ @ instruction: 0xf6484621 │ │ │ │ - vmvn.i32 d20, #12 @ 0x0000000c │ │ │ │ + vmla.i d21, d0, d0[3] │ │ │ │ @ instruction: 0xf1430035 │ │ │ │ - @ instruction: 0xf64df9c5 │ │ │ │ - vmlal.s , d0, d0[3] │ │ │ │ + @ instruction: 0xf64dfa45 │ │ │ │ + vmov.i32 q10, #3072 @ 0x00000c00 │ │ │ │ strmi r0, [r4], -lr, lsr #4 │ │ │ │ - tstpvc r8, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + msreq R8_fiq, sp │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ strcs lr, [r0], #-2509 @ 0xfffff633 │ │ │ │ andsne pc, r3, #64, 4 │ │ │ │ stmdals r3, {r0, r2, r3, r4, r5, r8, r9, fp, lr} │ │ │ │ - @ instruction: 0xf9f0f152 │ │ │ │ + blx 0x1c4f130 │ │ │ │ blmi 0xe1abec │ │ │ │ blls 0x16cc58 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ cmple r7, r0, lsl #6 │ │ │ │ tstcs r0, r7 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -2720,51 +2720,51 @@ │ │ │ │ @ instruction: 0xe7bbd194 │ │ │ │ @ instruction: 0xd1b52c07 │ │ │ │ umlalscc pc, r5, r0, r8 @ │ │ │ │ adcsle r2, sp, r0, lsl #22 │ │ │ │ stmdaeq r8, {r3, r8, ip, sp, lr, pc} │ │ │ │ ldrdle r4, [r9, r0] │ │ │ │ @ instruction: 0x4621e7b0 │ │ │ │ - eorsmi pc, ip, r8, asr #12 │ │ │ │ + subpl pc, ip, r8, asr #12 │ │ │ │ eorseq pc, r5, r0, asr #5 │ │ │ │ - @ instruction: 0xf97ef143 │ │ │ │ + @ instruction: 0xf9fef143 │ │ │ │ @ instruction: 0x46044b1f │ │ │ │ - andscc pc, ip, #80740352 @ 0x4d00000 │ │ │ │ + eormi pc, ip, #80740352 @ 0x4d00000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ stmib sp, {r0, r1, fp, ip, pc}^ │ │ │ │ - vshl.s8 d18, d0, d13 │ │ │ │ - vorr.i32 d23, #8 @ 0x00000008 │ │ │ │ + @ instruction: 0xf64d2400 │ │ │ │ + vaddw.s8 q8, q0, d24 │ │ │ │ vrhadd.s8 d16, d0, d30 │ │ │ │ @ instruction: 0xf1521245 │ │ │ │ - ldr pc, [r7, r9, lsr #19]! │ │ │ │ - eormi pc, r0, r8, asr #12 │ │ │ │ + ldr pc, [r7, r9, lsr #20]! │ │ │ │ + eorspl pc, r0, r8, asr #12 │ │ │ │ eorseq pc, r5, r0, asr #5 │ │ │ │ - @ instruction: 0xf966f143 │ │ │ │ - strbtcs pc, [ip], #1613 @ 0x64d @ │ │ │ │ + @ instruction: 0xf9e6f143 │ │ │ │ + ldrbtcc pc, [ip], #1613 @ 0x64d @ │ │ │ │ strteq pc, [lr], #-704 @ 0xfffffd40 │ │ │ │ blmi 0x464498 │ │ │ │ - tstpvc r8, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + msreq R8_fiq, sp │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ stmdals r3, {r0, r9, ip, pc} │ │ │ │ addsvc pc, pc, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf1529400 │ │ │ │ - @ instruction: 0xe79ff991 │ │ │ │ - @ instruction: 0xff92f2a6 │ │ │ │ + @ instruction: 0xe79ffa11 │ │ │ │ + @ instruction: 0xf812f2a7 │ │ │ │ @ instruction: 0xf1314628 │ │ │ │ - tstpcs r8, #191488 @ p-variant is OBSOLETE @ 0x2ec00 │ │ │ │ + tstpcs r8, #15104 @ p-variant is OBSOLETE @ 0x3b00 │ │ │ │ vmax.s8 d25, d13, d0 │ │ │ │ - vrshr.s64 , q8, #64 │ │ │ │ + vsubl.s8 , d0, d0 │ │ │ │ @ instruction: 0xf64d022e │ │ │ │ - vsra.s64 d19, d4, #64 │ │ │ │ + vaddw.s8 q10, q8, d20 │ │ │ │ @ instruction: 0xf131012e │ │ │ │ - strb pc, [r9, -pc, lsl #22]! @ │ │ │ │ + strb pc, [r9, -pc, lsl #23]! @ │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq pc, r3, r0, lsr #22 │ │ │ │ - eorseq pc, r3, r0, asr fp @ │ │ │ │ - eorseq pc, r3, r8, ror #22 │ │ │ │ + eorseq pc, r3, r0, lsr ip @ │ │ │ │ + eorseq pc, r3, r0, ror #24 │ │ │ │ + eorseq pc, r3, r8, ror ip @ │ │ │ │ teqne r3, #208, 18 @ 0x340000 │ │ │ │ eorseq lr, r1, #208, 18 @ 0x340000 │ │ │ │ vqrdmulh.s d15, d3, d1 │ │ │ │ vqrdmulh.s d15, d3, d2 │ │ │ │ @ instruction: 0xf000fb03 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ @@ -2800,96 +2800,96 @@ │ │ │ │ @ instruction: 0xf8d0d035 │ │ │ │ addsmi r2, r3, #248 @ 0xf8 │ │ │ │ mulcs r1, r8, pc @ │ │ │ │ andlt sp, r3, pc, lsl r8 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addscc pc, ip, #80740352 @ 0x4d00000 │ │ │ │ + adcmi pc, ip, #80740352 @ 0x4d00000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - tstpvc r8, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + msreq R8_fiq, sp │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ strbtmi r9, [r0], -r0, lsl #4 │ │ │ │ vpadd.i8 d20, d0, d0 │ │ │ │ @ instruction: 0xf1521289 │ │ │ │ - andcs pc, r0, r1, lsl r9 @ │ │ │ │ + mulcs r0, r1, r9 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ blmi 0x2821bc │ │ │ │ @ instruction: 0xf64d4660 │ │ │ │ - vrshr.s64 , q10, #64 │ │ │ │ - vhsub.s8 d16, d13, d30 │ │ │ │ - vorr.i32 d23, #8 @ 0x00000008 │ │ │ │ + vsubl.s8 , d0, d4 │ │ │ │ + @ instruction: 0xf64d022e │ │ │ │ + vaddw.s8 q8, q0, d24 │ │ │ │ andls r0, r0, #-2147483637 @ 0x8000000b │ │ │ │ addsne pc, r1, #64, 4 │ │ │ │ - @ instruction: 0xf8f8f152 │ │ │ │ + @ instruction: 0xf978f152 │ │ │ │ @ instruction: 0xf7fde7e5 │ │ │ │ svclt 0x0000f9f3 │ │ │ │ - eorseq pc, r3, r4, lsl #23 │ │ │ │ + mlaseq r3, r4, ip, pc @ │ │ │ │ cmppcc ip, #70254592 @ p-variant is OBSOLETE @ 0x4300000 │ │ │ │ orrseq pc, r6, #192, 4 │ │ │ │ @ instruction: 0xf64d681b │ │ │ │ - vmla.f d20, d0, d0[3] │ │ │ │ + vorr.i32 , #12 @ 0x0000000c │ │ │ │ eorscs r0, r8, #-2147483637 @ 0x8000000b │ │ │ │ svclt 0x00004718 │ │ │ │ - cmppmi ip, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + cmpppl ip, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xf14e2238 │ │ │ │ - svclt 0x0000be9b │ │ │ │ + svclt 0x0000bf1b │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb6a014 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6430fe8 │ │ │ │ vorr.i32 , #3072 @ 0x00000c00 │ │ │ │ umulllt r0, r2, r6, r3 │ │ │ │ strmi r4, [sp], -r4, lsl #12 │ │ │ │ addcs r6, r7, #1769472 @ 0x1b0000 │ │ │ │ andvc pc, ip, r0, lsl #10 │ │ │ │ - orrspl pc, ip, sp, asr #4 │ │ │ │ + @ instruction: 0x61acf24d │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ smlabteq r0, sp, r9, lr │ │ │ │ movwcs r4, #1944 @ 0x798 │ │ │ │ ldmib sp, {r0, r1, r3, r5, sp, lr}^ │ │ │ │ addcs r0, sl, #0, 2 │ │ │ │ subsvs pc, r0, #212, 16 @ 0xd40000 │ │ │ │ @ instruction: 0xf8c46035 │ │ │ │ @ instruction: 0x73ab5250 │ │ │ │ - cdp2 1, 7, cr15, cr4, cr14, {2} │ │ │ │ + cdp2 1, 15, cr15, cr4, cr14, {2} │ │ │ │ andlt r4, r2, r0, lsr #12 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ - blt 0xccf28c │ │ │ │ + blt 0xfeccf28c │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb6a06c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6450ff8 │ │ │ │ @ instruction: 0xf2c014b0 │ │ │ │ @ instruction: 0x46200496 │ │ │ │ @ instruction: 0xf8402300 │ │ │ │ @ instruction: 0xf14e3b04 │ │ │ │ - @ instruction: 0xf104fd75 │ │ │ │ - @ instruction: 0xf14e0020 │ │ │ │ - @ instruction: 0xf104ff8b │ │ │ │ - @ instruction: 0xf14e0058 │ │ │ │ - @ instruction: 0xf104ff87 │ │ │ │ + @ instruction: 0xf104fdf5 │ │ │ │ + @ instruction: 0xf14f0020 │ │ │ │ + @ instruction: 0xf104f80b │ │ │ │ + @ instruction: 0xf14f0058 │ │ │ │ + @ instruction: 0xf104f807 │ │ │ │ pop {r4, r7} │ │ │ │ - @ instruction: 0xf14e4010 │ │ │ │ - svclt 0x0000bf81 │ │ │ │ + @ instruction: 0xf14f4010 │ │ │ │ + svclt 0x0000b801 │ │ │ │ cmppcc ip, #70254592 @ p-variant is OBSOLETE @ 0x4300000 │ │ │ │ orrseq pc, r6, #192, 4 │ │ │ │ vtst.8 d22, d13, d11 │ │ │ │ - vsra.s64 d21, d12, #64 │ │ │ │ + vaddw.s8 q11, q8, d28 │ │ │ │ stmdami r1, {r1, r2, r3, r5, r8} │ │ │ │ @ instruction: 0x47182233 │ │ │ │ @ instruction: 0x009659b4 │ │ │ │ - orrspl pc, ip, sp, asr #4 │ │ │ │ + @ instruction: 0x61acf24d │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ eorscs r4, r8, #65536 @ 0x10000 │ │ │ │ - cdplt 1, 3, cr15, cr8, cr14, {2} │ │ │ │ + cdplt 1, 11, cr15, cr8, cr14, {2} │ │ │ │ @ instruction: 0x009659b4 │ │ │ │ movweq pc, #33344 @ 0x8240 @ │ │ │ │ orrseq pc, r2, #192, 4 │ │ │ │ cmnlt r3, fp, lsl r8 │ │ │ │ @ instruction: 0xf8d32000 │ │ │ │ addmi r2, r2, #192, 4 │ │ │ │ mrrcne 15, 10, fp, r0, cr8 │ │ │ │ @@ -2909,15 +2909,15 @@ │ │ │ │ @ instruction: 0xf6430ff0 │ │ │ │ vorr.i32 , #3072 @ 0x00000c00 │ │ │ │ @ instruction: 0x46040396 │ │ │ │ @ instruction: 0xf645681b │ │ │ │ vshl.s64 d17, d16, #0 │ │ │ │ eorscs r0, r8, #629145600 @ 0x25800000 │ │ │ │ @ instruction: 0xf64d1d28 │ │ │ │ - vmla.f d20, d0, d0[3] │ │ │ │ + vorr.i32 , #12 @ 0x0000000c │ │ │ │ ldrmi r0, [r8, lr, lsr #2] │ │ │ │ sbccc pc, r0, #212, 16 @ 0xd40000 │ │ │ │ andsle r3, sl, r1, lsl #6 │ │ │ │ smullcc pc, ip, r5, r8 @ │ │ │ │ teqle pc, r0, lsl #22 │ │ │ │ andeq pc, r8, #64, 4 │ │ │ │ addseq pc, r2, #192, 4 │ │ │ │ @@ -2938,41 +2938,41 @@ │ │ │ │ @ instruction: 0xf8d32000 │ │ │ │ addmi r1, r8, #192, 4 │ │ │ │ mcrrne 15, 13, fp, r8, cr8 │ │ │ │ rsbscc pc, r8, #13828096 @ 0xd30000 │ │ │ │ mvnsle r2, r0, lsl #22 │ │ │ │ sbceq pc, r0, #196, 16 @ 0xc40000 │ │ │ │ bicsle r3, r5, r1 │ │ │ │ - orrscc pc, ip, #82837504 @ 0x4f00000 │ │ │ │ + @ instruction: 0x43acf64f │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - orrspl pc, ip, sp, asr #4 │ │ │ │ + @ instruction: 0x61acf24d │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - rsbmi pc, r8, sp, asr #12 │ │ │ │ + rsbspl pc, r8, sp, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ vqsub.s64 q9, , │ │ │ │ - @ instruction: 0xf8c4fe43 │ │ │ │ + @ instruction: 0xf8c4fec3 │ │ │ │ strb r3, [r3, r0, asr #5] │ │ │ │ - orrscc pc, ip, #82837504 @ 0x4f00000 │ │ │ │ + @ instruction: 0x43acf64f │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - orrspl pc, ip, sp, asr #4 │ │ │ │ + @ instruction: 0x61acf24d │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - addsmi pc, r0, sp, asr #12 │ │ │ │ + adcpl pc, r0, sp, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ vqsub.s64 q9, , │ │ │ │ - svclt 0x0000fe31 │ │ │ │ + svclt 0x0000feb1 │ │ │ │ @ instruction: 0x009659b4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb6a200 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6430ff8 │ │ │ │ vorr.i32 , #3072 @ 0x00000c00 │ │ │ │ @ instruction: 0x46040396 │ │ │ │ eorscs r6, r8, #1769472 @ 0x1b0000 │ │ │ │ @ instruction: 0xf64d4817 │ │ │ │ - vmla.f d20, d0, d0[3] │ │ │ │ + vorr.i32 , #12 @ 0x0000000c │ │ │ │ ldrmi r0, [r8, lr, lsr #2] │ │ │ │ rsbscs pc, ip, #212, 16 @ 0xd40000 │ │ │ │ @ instruction: 0xf8d4b30a │ │ │ │ biclt r3, r3, r8, ror r2 │ │ │ │ rsbscs pc, ip, #12779520 @ 0xc30000 │ │ │ │ rsbscc pc, r8, #212, 16 @ 0xd40000 │ │ │ │ @ instruction: 0xf6456013 │ │ │ │ @@ -3008,15 +3008,15 @@ │ │ │ │ blmi 0x9a4928 │ │ │ │ strmi r4, [pc], -r5, lsl #12 │ │ │ │ ldmdavs fp, {r2, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ movwcs r0, #768 @ 0x300 │ │ │ │ movwcc lr, #6605 @ 0x19cd │ │ │ │ movwcc lr, #14797 @ 0x39cd │ │ │ │ - @ instruction: 0xf8f0f10a │ │ │ │ + @ instruction: 0xf970f10a │ │ │ │ @ instruction: 0x4621b198 │ │ │ │ ldrmi r4, [r8, r8, lsr #12]! │ │ │ │ ldmdavs sl, {r2, r3, r4, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r7, r0, lsr r1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ @@ -3032,32 +3032,32 @@ │ │ │ │ mrc2 7, 3, pc, cr14, cr15, {7} │ │ │ │ ldrmi r4, [ip], #-2830 @ 0xfffff4f2 │ │ │ │ stmdavs r5!, {r1, r2, r3, sp, lr, pc} │ │ │ │ cmnpcc r0, #70254592 @ p-variant is OBSOLETE @ 0x4300000 │ │ │ │ orrseq pc, r6, #192, 4 │ │ │ │ stmdami fp, {r0, r1, r2, r3, r4, fp, sp, lr} │ │ │ │ ldrtmi r2, [r1], -r3, lsr #7 │ │ │ │ - addspl pc, ip, #-805306364 @ 0xd0000004 │ │ │ │ + adcvs pc, ip, #-805306364 @ 0xd0000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ strhtvs r4, [r5], -r8 │ │ │ │ mulscc r2, sp, r8 │ │ │ │ svchi 0x005bf3bf │ │ │ │ blcs 0x3fcac │ │ │ │ strb sp, [r7, r9, ror #1] │ │ │ │ - stc2l 2, cr15, [r4, #-664] @ 0xfffffd68 │ │ │ │ + stc2l 2, cr15, [r4, #664] @ 0x298 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ andeq r0, r0, r0, asr #32 │ │ │ │ addseq r5, r6, r0, asr #20 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb6a35c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andscs r4, r0, r4, lsl #12 │ │ │ │ smlabtcs r0, sp, r9, lr │ │ │ │ - @ instruction: 0xf9b8f22c │ │ │ │ + blx 0xe4fa20 │ │ │ │ stmdbls r1, {r0, r1, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9a00 │ │ │ │ strtmi r0, [r0], -r1, lsl #24 │ │ │ │ @ instruction: 0x46196059 │ │ │ │ @ instruction: 0xf883609a │ │ │ │ andlt ip, r2, ip │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ @@ -3081,20 +3081,20 @@ │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ cmppcc ip, #70254592 @ p-variant is OBSOLETE @ 0x4300000 │ │ │ │ orrseq pc, r6, #192, 4 │ │ │ │ @ instruction: 0xf645681b │ │ │ │ vshl.s64 d17, d16, #0 │ │ │ │ sbccs r0, ip, #629145600 @ 0x25800000 │ │ │ │ vadd.f32 d17, d13, d24 │ │ │ │ - vsra.s64 d21, d12, #64 │ │ │ │ + vaddw.s8 q11, q8, d28 │ │ │ │ ldrmi r0, [r8, lr, lsr #2] │ │ │ │ orrslt r6, r3, fp, lsr #16 │ │ │ │ ldrbtcc pc, [r0], #-1603 @ 0xfffff9bd @ │ │ │ │ ldreq pc, [r6], #704 @ 0x2c0 │ │ │ │ - bpl 0xfe74fb38 │ │ │ │ + bvs 0xfeb4fb38 │ │ │ │ beq 0xbcfd08 │ │ │ │ ldrdls pc, [r0], -r4 │ │ │ │ @ instruction: 0x23b94934 │ │ │ │ @ instruction: 0xf1014652 │ │ │ │ @ instruction: 0x47c80054 │ │ │ │ blcs 0x2d2c8 │ │ │ │ @ instruction: 0xf04fd1f4 │ │ │ │ @@ -3106,53 +3106,53 @@ │ │ │ │ sub fp, r0, ip, lsl r9 │ │ │ │ rsbsmi pc, r8, #212, 16 @ 0xd40000 │ │ │ │ @ instruction: 0xf894b174 │ │ │ │ sbcslt r3, fp, #112 @ 0x70 │ │ │ │ rscsle r2, r7, r0, lsl #22 │ │ │ │ @ instruction: 0xf8844620 │ │ │ │ @ instruction: 0xf10a9071 │ │ │ │ - @ instruction: 0x3601f83b │ │ │ │ + @ instruction: 0x3601f8bb │ │ │ │ rsbsmi pc, r8, #212, 16 @ 0xd40000 │ │ │ │ mvnsle r2, r0, lsl #24 │ │ │ │ eorvs r3, lr, r1, lsl #12 │ │ │ │ blcs 0x6d310 │ │ │ │ @ instruction: 0xf643dd11 │ │ │ │ vmvn.i32 , #0 @ 0x00000000 │ │ │ │ vqshl.s8 d16, d6, d29 │ │ │ │ - @ instruction: 0xf2c0599c │ │ │ │ + vqdmlal.s q11, d16, d28 │ │ │ │ stmdavs r6!, {r1, r2, r3, r5, r8, fp} │ │ │ │ bicscs r4, pc, #1703936 @ 0x1a0000 │ │ │ │ @ instruction: 0xf1a0464a │ │ │ │ @ instruction: 0x47b0011c │ │ │ │ blcs 0x6d334 │ │ │ │ ldmdami r5, {r0, r2, r4, r5, r6, r7, sl, fp, ip, lr, pc} │ │ │ │ vhsub.s8 q9, , │ │ │ │ - vsra.s64 d21, d12, #64 │ │ │ │ + vaddw.s8 q11, q8, d28 │ │ │ │ @ instruction: 0xf14e012e │ │ │ │ - @ instruction: 0xf857fc53 │ │ │ │ + @ instruction: 0xf857fcd3 │ │ │ │ andcs r3, r1, #8 │ │ │ │ addcs pc, r0, r3, asr #17 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0x464e87f0 │ │ │ │ @ instruction: 0xf64de7cf │ │ │ │ - vaddhn.i16 d20, q8, q14 │ │ │ │ + @ instruction: 0xf2c054bc │ │ │ │ vshl.s8 d16, d30, d13 │ │ │ │ - vsra.s64 d21, d12, #64 │ │ │ │ + vaddw.s8 q11, q8, d28 │ │ │ │ blmi 0x193788 │ │ │ │ andcs r2, r0, r5, asr #5 │ │ │ │ vshl.s64 d9, d0, d10 │ │ │ │ - svclt 0x0000fb65 │ │ │ │ + svclt 0x0000fbe5 │ │ │ │ andeq r0, r0, r0, asr #32 │ │ │ │ @ instruction: 0x009659b4 │ │ │ │ @ instruction: 0x009659d0 │ │ │ │ - eorseq pc, r3, ip, lsr #23 │ │ │ │ + ldrhteq pc, [r3], -ip @ │ │ │ │ @ instruction: 0xee1d4a1d │ │ │ │ ldmpl r2, {r4, r5, r6, r8, r9, sl, fp, ip, sp}^ │ │ │ │ ldrdcc pc, [r0], r2 │ │ │ │ @ instruction: 0xf8c23b01 │ │ │ │ teqlt r3, r0, lsl #1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @@ -3163,26 +3163,26 @@ │ │ │ │ svceq 0x00e8f8cc │ │ │ │ subscc pc, ip, #70254592 @ 0x4300000 │ │ │ │ addseq pc, r6, #192, 4 │ │ │ │ ldmdavs r5, {r0, r1, r7, ip, sp, pc} │ │ │ │ ldrtne pc, [r0], #1605 @ 0x645 @ │ │ │ │ ldreq pc, [r6], #704 @ 0x2c0 │ │ │ │ rscscs r1, r2, #32, 26 @ 0x800 │ │ │ │ - orrspl pc, ip, sp, asr #4 │ │ │ │ + @ instruction: 0x61acf24d │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ strmi r9, [r8, r1, lsl #6]! │ │ │ │ strtmi r9, [r0], -r1, lsl #22 │ │ │ │ blcc 0x1651448 │ │ │ │ - stc2 1, cr15, [r2, #312]! @ 0x138 │ │ │ │ + cdp2 1, 2, cr15, cr2, cr14, {2} │ │ │ │ stcne 2, cr2, [r0, #-980]! @ 0xfffffc2c │ │ │ │ - orrspl pc, ip, sp, asr #4 │ │ │ │ + @ instruction: 0x61acf24d │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf14e4030 │ │ │ │ - svclt 0x0000bbef │ │ │ │ + svclt 0x0000bc6f │ │ │ │ andeq r0, r0, r0, asr #32 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ movweq pc, #4175 @ 0x104f @ │ │ │ │ rsbscc pc, r0, r0, lsl #17 │ │ │ │ @@ -3194,25 +3194,25 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ @ instruction: 0xf6434605 │ │ │ │ vorr.i32 , #3072 @ 0x00000c00 │ │ │ │ ldmdavs fp, {r1, r2, r4, r7, r8, r9} │ │ │ │ stcne 2, cr2, [r0, #-224]! @ 0xffffff20 │ │ │ │ - cmppmi ip, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + cmpppl ip, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xf8954798 │ │ │ │ tstlt fp, r1, ror r0 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ ldr r4, [r9, #-2062] @ 0xfffff7f2 │ │ │ │ rsbscc pc, r0, r5, lsl #17 │ │ │ │ orrslt r6, r3, r3, lsr #16 │ │ │ │ ldrbcc pc, [r0, -r3, asr #12]! @ │ │ │ │ ldreq pc, [r6, r0, asr #5] │ │ │ │ - ldmpl ip, {r0, r2, r3, r6, r9, ip, sp, lr, pc} │ │ │ │ + stmiavs ip!, {r0, r2, r3, r6, r9, ip, sp, lr, pc} │ │ │ │ stmdaeq lr!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ stmdami r8, {r0, r1, r3, r4, r5, fp, sp, lr} │ │ │ │ @ instruction: 0x4642461e │ │ │ │ @ instruction: 0xf1a023b9 │ │ │ │ sbfxmi r0, r4, #2, #17 │ │ │ │ blcs 0x2d480 │ │ │ │ @ instruction: 0xf04fd1f4 │ │ │ │ @@ -3234,36 +3234,36 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x4604bd70 │ │ │ │ subscc pc, ip, #70254592 @ 0x4300000 │ │ │ │ addseq pc, r6, #192, 4 │ │ │ │ eorscs r6, r8, #1441792 @ 0x160000 │ │ │ │ @ instruction: 0xf64d1d18 │ │ │ │ - vmla.f d20, d0, d0[3] │ │ │ │ + vorr.i32 , #12 @ 0x0000000c │ │ │ │ movwls r0, #4398 @ 0x112e │ │ │ │ @ instruction: 0xf89447b0 │ │ │ │ blls 0x5b624 │ │ │ │ stmdami r9, {r1, r5, r8, fp, ip, sp, pc} │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ strb r4, [r7], #112 @ 0x70 │ │ │ │ @ instruction: 0xf884681a │ │ │ │ bcc 0x67638 │ │ │ │ ldmdavs sl, {r1, r3, r4, sp, lr} │ │ │ │ mvnsle r2, r1, lsl #20 │ │ │ │ eoreq pc, r0, r3, lsl #2 │ │ │ │ - stc2l 1, cr15, [sl], #312 @ 0x138 │ │ │ │ + stc2l 1, cr15, [sl, #-312]! @ 0xfffffec8 │ │ │ │ svclt 0x0000e7ed │ │ │ │ @ instruction: 0x009659b4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb6a694 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andscs r4, r0, r4, lsl #12 │ │ │ │ smlabtcs r0, sp, r9, lr │ │ │ │ - @ instruction: 0xf81cf22c │ │ │ │ + @ instruction: 0xf89cf22c │ │ │ │ stmdbls r1, {r0, r1, r9, sl, lr} │ │ │ │ vpmax.s8 d25, d0, d0 │ │ │ │ strtmi r1, [r0], -r1, lsl #24 │ │ │ │ @ instruction: 0x46196059 │ │ │ │ @ instruction: 0xf8a3609a │ │ │ │ andlt ip, r2, ip │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ @@ -3280,15 +3280,15 @@ │ │ │ │ stmdavs r3, {r3, r4, r7, r8, ip, sp, pc} │ │ │ │ subcc pc, ip, #12713984 @ 0xc20000 │ │ │ │ mvnsle r2, r0, lsl #22 │ │ │ │ subsmi pc, r0, #12713984 @ 0xc20000 │ │ │ │ blvc 0xeb504 │ │ │ │ rscsle r2, r1, r0, lsl #22 │ │ │ │ vhsub.s32 d9, d12, d1 │ │ │ │ - bls 0x915d8 │ │ │ │ + bls 0x917d8 │ │ │ │ @ instruction: 0xf8d22100 │ │ │ │ stmdacs r0, {r2, r3, r6, r9} │ │ │ │ andlt sp, r2, fp, ror #3 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ @@ -3298,80 +3298,80 @@ │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldmdacc ip, {r0, r1, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldmeq r6, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf8d84605 │ │ │ │ @ instruction: 0xf5003000 │ │ │ │ vst1.8 {d23}, [pc], ip │ │ │ │ @ instruction: 0x463872b0 │ │ │ │ - orrspl pc, ip, sp, asr #4 │ │ │ │ + @ instruction: 0x61acf24d │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xf8d54798 │ │ │ │ stccs 2, cr4, [r0], {76} @ 0x4c │ │ │ │ vqadd.s8 , , q3 │ │ │ │ - @ instruction: 0xf2c0569c │ │ │ │ + vsubhn.i16 d22, q8, q14 │ │ │ │ @ instruction: 0xf505062e │ │ │ │ @ instruction: 0xf04f7a13 │ │ │ │ and r0, r4, r1, lsl #18 │ │ │ │ - @ instruction: 0xfffcf22b │ │ │ │ + @ instruction: 0xf87cf22c │ │ │ │ submi pc, ip, #13959168 @ 0xd50000 │ │ │ │ stmdavs r3!, {r2, r3, r4, r5, r8, r9, ip, sp, pc} │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ adcsvc pc, r4, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0x46384631 │ │ │ │ subcc pc, ip, #12910592 @ 0xc50000 │ │ │ │ eorsle r2, sl, r0, lsl #22 │ │ │ │ andgt pc, r0, r4, asr #17 │ │ │ │ - blx 0xff4cfad4 │ │ │ │ + blx 0x14cfad6 │ │ │ │ strtmi r7, [r8], -r3, ror #22 │ │ │ │ ldmib r4, {r0, r1, r3, r4, r8, r9, fp, ip, sp, pc}^ │ │ │ │ ldrmi r3, [r8, r1, lsl #2] │ │ │ │ ldrdcc pc, [r0], -r8 │ │ │ │ adcsvc pc, ip, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0x46314638 │ │ │ │ blvc 0x8e5418 │ │ │ │ blcs 0x24e3c │ │ │ │ vsra.u64 , q5, #1 │ │ │ │ @ instruction: 0xf8848f5b │ │ │ │ @ instruction: 0xf8d5900e │ │ │ │ stccs 2, cr4, [r0], {76} @ 0x4c │ │ │ │ @ instruction: 0x4638d1d7 │ │ │ │ rsbsne pc, pc, #64, 4 │ │ │ │ - orrspl pc, ip, sp, asr #4 │ │ │ │ + @ instruction: 0x61acf24d │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - blx 0xfec4fb18 │ │ │ │ + blx 0xc4fb1a │ │ │ │ pop {r0, r4, fp, lr} │ │ │ │ @ instruction: 0xf14e47f0 │ │ │ │ - @ instruction: 0xf161bc53 │ │ │ │ - @ instruction: 0xf7fff931 │ │ │ │ + @ instruction: 0xf161bcd3 │ │ │ │ + @ instruction: 0xf7fff9b1 │ │ │ │ strtmi pc, [r8], -pc, asr #27 │ │ │ │ ldrdcc lr, [r1, -r4] │ │ │ │ @ instruction: 0xf7ff4798 │ │ │ │ @ instruction: 0xf44ffe77 │ │ │ │ @ instruction: 0x463071ba │ │ │ │ - @ instruction: 0xf922f161 │ │ │ │ + @ instruction: 0xf9a2f161 │ │ │ │ @ instruction: 0xf8c5e7ce │ │ │ │ @ instruction: 0xe7c1a250 │ │ │ │ vmin.s8 d20, d13, d24 │ │ │ │ - vsra.s64 d21, d12, #64 │ │ │ │ + vaddw.s8 q11, q8, d28 │ │ │ │ vst4.8 {d16,d18,d20,d22}, [pc :128], lr │ │ │ │ pop {r0, r4, r5, r7, r9, ip, sp, lr} │ │ │ │ @ instruction: 0xf14e47f0 │ │ │ │ - svclt 0x0000ba8d │ │ │ │ + svclt 0x0000bb0d │ │ │ │ addseq r5, r6, r0, asr #20 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb6a834 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [pc], -r0, ror #31 │ │ │ │ addlt r6, r3, r3, lsl #28 │ │ │ │ ldrmi r4, [r6], -r5, lsl #12 │ │ │ │ @ instruction: 0xf8d3460c │ │ │ │ smlabblt fp, r8, r0, r3 │ │ │ │ @ instruction: 0x46044798 │ │ │ │ vqadd.s32 d2, d11, d0 │ │ │ │ - @ instruction: 0xf016ff25 │ │ │ │ + @ instruction: 0xf016ffa5 │ │ │ │ stmib r0, {r4, r8, r9}^ │ │ │ │ andsle r4, sp, r0, lsl #12 │ │ │ │ addcc pc, r0, #13959168 @ 0xd50000 │ │ │ │ tstlt fp, #131 @ 0x83 │ │ │ │ andeq pc, r8, #0, 2 │ │ │ │ @ instruction: 0xf50560da │ │ │ │ @ instruction: 0xf8c57320 │ │ │ │ @@ -3398,17 +3398,17 @@ │ │ │ │ sbcsle r2, pc, r0, lsl #22 │ │ │ │ @ instruction: 0x63a8f64f │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ ldreq r6, [fp], #-2075 @ 0xfffff7e5 │ │ │ │ @ instruction: 0xf8d5d5d8 │ │ │ │ strtmi r1, [r2], -r0, asr #5 │ │ │ │ @ instruction: 0xf64d2300 │ │ │ │ - vmla.i d20, d16, d0[1] │ │ │ │ + vshr.s64 , q2, #64 │ │ │ │ strls r0, [r0], -lr, lsr #32 │ │ │ │ - stc2 1, cr15, [r8], #-344 @ 0xfffffea8 │ │ │ │ + stc2 1, cr15, [r8], #344 @ 0x158 │ │ │ │ svclt 0x0000e7cc │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb6a8f8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldmib r1, {r3, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ addlt r3, r3, r2, lsl #4 │ │ │ │ strmi r4, [r4], ip, lsl #12 │ │ │ │ @@ -3417,29 +3417,29 @@ │ │ │ │ eorvc pc, r8, #82837504 @ 0x4f00000 │ │ │ │ addscs pc, r6, #192, 4 │ │ │ │ andvs r2, r8, r0, lsl #6 │ │ │ │ movwcc lr, #10692 @ 0x29c4 │ │ │ │ stmdblt r2, {r1, r4, fp, sp, lr}^ │ │ │ │ andlt r4, r3, r0, lsr #12 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ - svclt 0x0020f22b │ │ │ │ + svclt 0x00a0f22b │ │ │ │ addcs pc, r4, #192, 16 @ 0xc00000 │ │ │ │ @ instruction: 0xf64fe7ea │ │ │ │ vmvn.i32 q9, #2560 @ 0x00000a00 │ │ │ │ ldmdahi r2, {r1, r2, r4, r7, r9, sp} │ │ │ │ rscle r2, pc, r0, lsl #20 │ │ │ │ adcvs pc, r8, #82837504 @ 0x4f00000 │ │ │ │ addscs pc, r6, #192, 4 │ │ │ │ ldreq r6, [r2], #-2066 @ 0xfffff7ee │ │ │ │ stmdavs r5!, {r3, r5, r6, r7, r8, sl, ip, lr, pc}^ │ │ │ │ - rscsmi pc, r4, sp, asr #12 │ │ │ │ + andvs pc, r4, sp, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf8dc6822 │ │ │ │ strls r1, [r0, #-704] @ 0xfffffd40 │ │ │ │ - blx 0xffacfcc2 │ │ │ │ + stc2l 1, cr15, [sl], #-344 @ 0xfffffea8 │ │ │ │ svclt 0x0000e7dc │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb6a974 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ mcrvs 15, 0, r0, cr3, cr0, {7} │ │ │ │ strmi fp, [r4], -r2, lsl #1 │ │ │ │ @ instruction: 0xf8d3468c │ │ │ │ @@ -3511,74 +3511,74 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb6aa9c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf1030ff8 │ │ │ │ - stmdavs r0, {r0, r1, r5, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r0, {r0, r1, r5, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb6aabc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf1030ff8 │ │ │ │ - stmvs r0, {r0, r1, r4, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmvs r0, {r0, r1, r4, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb6aadc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf1030ff8 │ │ │ │ - stmdavs r0, {r0, r1, r7, r8, fp, ip, sp, lr, pc}^ │ │ │ │ + stmdavs r0, {r0, r1, r9, fp, ip, sp, lr, pc}^ │ │ │ │ andle r2, r7, sp, lsl r8 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0xf976f103 │ │ │ │ + @ instruction: 0xf9f6f103 │ │ │ │ @ instruction: 0xf64f4602 │ │ │ │ vsubw.s8 , q0, d8 │ │ │ │ @ instruction: 0xf6482396 │ │ │ │ - vmvn.i32 d22, #0 @ 0x00000000 │ │ │ │ + vmla.i d23, d0, d0[0] │ │ │ │ ldmdavs r1, {r0, r2, r4, r5} │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ - bllt 0xf4fe28 │ │ │ │ + bllt 0xfef4fe28 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb6ab28 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf1030ff8 │ │ │ │ - stmiavs r0, {r0, r2, r3, r4, r6, r8, fp, ip, sp, lr, pc}^ │ │ │ │ + stmiavs r0, {r0, r2, r3, r4, r6, r7, r8, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb6ab48 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf1030ff8 │ │ │ │ - stmdbvs r0, {r0, r2, r3, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdbvs r0, {r0, r2, r3, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb6ab68 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf1030ff8 │ │ │ │ - stmdbvs r0, {r0, r2, r3, r4, r5, r8, fp, ip, sp, lr, pc}^ │ │ │ │ + stmdbvs r0, {r0, r2, r3, r4, r5, r7, r8, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb6ab88 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf1030ff8 │ │ │ │ - stmdbvs r0, {r0, r2, r3, r5, r8, fp, ip, sp, lr, pc}^ │ │ │ │ + stmdbvs r0, {r0, r2, r3, r5, r7, r8, fp, ip, sp, lr, pc}^ │ │ │ │ andeq pc, r2, r0, lsr #3 │ │ │ │ @ instruction: 0xf080fab0 │ │ │ │ movwcs r0, #2368 @ 0x940 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd08 │ │ │ │ ldmibeq fp, {r0, r1, r7, sl, fp, ip, lr} │ │ │ │ @@ -3596,66 +3596,66 @@ │ │ │ │ stmdavs r6, {r2, r3, r7, ip, sp} │ │ │ │ stmdavs r7, {r0, r2, r3, r9, sl, lr}^ │ │ │ │ blcs 0xa5238 │ │ │ │ blcs 0x147ac4 │ │ │ │ strbmi sp, [r2, #-23] @ 0xffffffe9 │ │ │ │ ldrcc sp, [r1, #-2573] @ 0xfffff5f3 │ │ │ │ strbmi r4, [r5], #-1068 @ 0xfffffbd4 │ │ │ │ - ldmdapl r4!, {r0, r2, r3, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ + stmdavs r4, {r0, r2, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ stmdaeq lr!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ svccs 0x0001f814 │ │ │ │ ldrtmi r4, [r8], -r1, asr #12 │ │ │ │ adcmi r4, r5, #176, 14 @ 0x2c00000 │ │ │ │ strdcs sp, [r0], -r8 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ stmibvs r3, {r3, r4, r5, r6, r7, r8, r9, pc} │ │ │ │ cmple sp, r0, lsl #22 │ │ │ │ ble 0xffca4f30 │ │ │ │ - stmdbpl r4!, {r0, r2, r3, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ + ldmdbvs r4!, {r0, r2, r3, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ stmdbeq lr!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ strbmi r1, [r9], -fp, lsr #18 │ │ │ │ strcc r4, [r4], #-1592 @ 0xfffff9c8 │ │ │ │ @ instruction: 0x2012f8d3 │ │ │ │ @ instruction: 0x47b0ba12 │ │ │ │ ldclle 5, cr4, [r5], #640 @ 0x280 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ stmiblt fp, {r0, r1, r7, r8, fp, sp, lr}^ │ │ │ │ ble 0xff5a4f68 │ │ │ │ - stmdbpl ip!, {r0, r2, r3, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ + ldmdbvs ip!, {r0, r2, r3, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ stmdbeq lr!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ strbmi r1, [r9], -fp, lsr #18 │ │ │ │ strcc r4, [r2], #-1592 @ 0xfffff9c8 │ │ │ │ blt 0x14b63dc │ │ │ │ @ instruction: 0x47b0b292 │ │ │ │ ldclle 5, cr4, [r5], #640 @ 0x280 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ ble 0xfef24f9c │ │ │ │ - stmdbpl ip!, {r0, r2, r3, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ + ldmdbvs ip!, {r0, r2, r3, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ stmdbeq lr!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ strbmi r1, [r9], -fp, lsr #18 │ │ │ │ strcc r4, [r2], #-1592 @ 0xfffff9c8 │ │ │ │ sbfxmi r8, sl, #20, #17 │ │ │ │ ldclle 5, cr4, [r7], #640 @ 0x280 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ ble 0xfe924fcc │ │ │ │ - stmdbpl r4!, {r0, r2, r3, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ + ldmdbvs r4!, {r0, r2, r3, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ stmdbeq lr!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ strbmi r1, [r9], -fp, lsr #18 │ │ │ │ strcc r4, [r4], #-1592 @ 0xfffff9c8 │ │ │ │ @ instruction: 0x2012f8d3 │ │ │ │ strmi r4, [r0, #1968]! @ 0x7b0 │ │ │ │ strdcs sp, [r0], -r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @@ -3667,51 +3667,51 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ stmdavc r0, {r4, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ strmi r4, [sp], -r2, lsl #13 │ │ │ │ ldmib r1, {r0, r1, r7, ip, sp, pc}^ │ │ │ │ strbmi r2, [r0], -r2, lsl #6 │ │ │ │ - teqppl ip, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + cmppvs ip, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ bhi 0xba5a00 │ │ │ │ @ instruction: 0xb090f8da │ │ │ │ ldrtmi r2, [r3], -r0, lsl #4 │ │ │ │ ldrbmi r4, [lr, #-1577] @ 0xfffff9d7 │ │ │ │ svclt 0x00a84650 │ │ │ │ @ instruction: 0xf7ff465b │ │ │ │ ldrbmi pc, [lr, #-3913] @ 0xfffff0b7 @ │ │ │ │ @ instruction: 0xf8dada21 │ │ │ │ bl 0xfeae3d70 │ │ │ │ strtmi r0, [r1], -r6 │ │ │ │ vhadd.s32 q8, q3, q10 │ │ │ │ - @ instruction: 0xf64dfce1 │ │ │ │ - vmla.f d21, d0, d0[2] │ │ │ │ + @ instruction: 0xf64dfd61 │ │ │ │ + vorr.i32 q11, #8 @ 0x00000008 │ │ │ │ vrhadd.s8 d16, d15, d30 │ │ │ │ - vsubw.s8 q8, q8, d8 │ │ │ │ + vrsra.s64 d17, d8, #64 │ │ │ │ blx 0x11481e │ │ │ │ strbmi r0, [r0], -r0, lsl #4 │ │ │ │ @ instruction: 0xf10547b8 │ │ │ │ @ instruction: 0xf105034a │ │ │ │ strbmi r0, [r0], -sl, lsr #4 │ │ │ │ @ instruction: 0xf64d46bc │ │ │ │ - vmla.f d21, d0, d0[3] │ │ │ │ + vorr.i32 q11, #12 @ 0x0000000c │ │ │ │ andlt r0, r3, lr, lsr #2 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ @ instruction: 0xf1054760 │ │ │ │ @ instruction: 0xf105034a │ │ │ │ strbmi r0, [r0], -sl, lsr #4 │ │ │ │ - cmpppl ip, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + cmppvs ip, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ ldrbmi r4, [lr, #-1976] @ 0xfffff848 │ │ │ │ vadd.f32 d29, d14, d17 │ │ │ │ - vmov.i32 q9, #12 @ 0x0000000c │ │ │ │ + vmla.i d19, d0, d0[7] │ │ │ │ @ instruction: 0x465c0033 │ │ │ │ beq 0x4e2d8 │ │ │ │ - bpl 0xf514dc │ │ │ │ + bvs 0x13514dc │ │ │ │ beq 0xbd06ac │ │ │ │ movwcs lr, #10709 @ 0x29d5 │ │ │ │ @ instruction: 0x46404651 │ │ │ │ bl 0x10d9e40 │ │ │ │ ldrmi r7, [r8, r4, ror #7]! │ │ │ │ ldrbmi r4, [ip], #-1570 @ 0xfffff9de │ │ │ │ adcmi r4, r6, #53477376 @ 0x3300000 │ │ │ │ @@ -3733,49 +3733,49 @@ │ │ │ │ strmi r4, [sp], -sl, lsl #12 │ │ │ │ ldrdne pc, [r8], r0 │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ strmi fp, [r4], -r3, lsl #1 │ │ │ │ ldrdeq pc, [r4], r0 │ │ │ │ bl 0x56184 │ │ │ │ @ instruction: 0xf17b71c3 │ │ │ │ - @ instruction: 0x4603ff5d │ │ │ │ + @ instruction: 0x4603ffdd │ │ │ │ ldrmi fp, [r8], -r8, asr #2 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ tstcs r5, r0, lsr sp │ │ │ │ andcs r9, r3, #1 │ │ │ │ - @ instruction: 0xf17b6828 │ │ │ │ - @ instruction: 0xf8d4ffe3 │ │ │ │ + @ instruction: 0xf17c6828 │ │ │ │ + @ instruction: 0xf8d4f863 │ │ │ │ blls 0x57e58 │ │ │ │ eorle r2, r4, r3, lsl #18 │ │ │ │ andsle r2, r3, r6, lsl #18 │ │ │ │ @ instruction: 0xee1d4a18 │ │ │ │ ldmdbpl r1, {r4, r5, r6, r8, r9, sl, fp, lr} │ │ │ │ mvnle r2, r0, lsl #18 │ │ │ │ movwls r6, #6184 @ 0x1828 │ │ │ │ - @ instruction: 0xf8d2f17c │ │ │ │ + @ instruction: 0xf952f17c │ │ │ │ blls 0x664b4 │ │ │ │ stmdacs r0, {r4, r8, ip, lr} │ │ │ │ @ instruction: 0x4628d1d9 │ │ │ │ - @ instruction: 0xff96f17b │ │ │ │ + @ instruction: 0xf816f17c │ │ │ │ ldrb r2, [r4, r1, lsl #6] │ │ │ │ @ instruction: 0xf64f6828 │ │ │ │ - vrshr.s64 d19, d28, #64 │ │ │ │ + vmlal.s q10, d16, d0[3] │ │ │ │ mrc 2, 0, r0, cr13, cr3, {1} │ │ │ │ - @ instruction: 0xf17b4f70 │ │ │ │ - bmi 0x2d3b88 │ │ │ │ + @ instruction: 0xf17c4f70 │ │ │ │ + bmi 0x2d1d88 │ │ │ │ ldmdbpl r1, {r0, r8, r9, fp, ip, pc} │ │ │ │ bicle r2, r6, r0, lsl #18 │ │ │ │ andcs lr, r2, #59244544 @ 0x3880000 │ │ │ │ stmdavs r8!, {r0, r8, sp} │ │ │ │ svcmi 0x0070ee1d │ │ │ │ - @ instruction: 0xf17b9301 │ │ │ │ - bmi 0x113b6c │ │ │ │ + @ instruction: 0xf17c9301 │ │ │ │ + bmi 0x111d6c │ │ │ │ ldmdbpl r1, {r0, r8, r9, fp, ip, pc} │ │ │ │ @ instruction: 0xd1b82900 │ │ │ │ svclt 0x0000e7d4 │ │ │ │ andeq r0, r0, r4, asr #32 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -3786,15 +3786,15 @@ │ │ │ │ @ instruction: 0xf8cd6809 │ │ │ │ @ instruction: 0xf04f1424 │ │ │ │ strbmi r0, [r8], -r0, lsl #2 │ │ │ │ stmib sp, {r8, sp}^ │ │ │ │ vst2.8 {d18-d21}, [pc], r4 │ │ │ │ @ instruction: 0xf8dd6280 │ │ │ │ vmls.i16 d8, d4, d0[1] │ │ │ │ - stmdbge r6, {r1, r3, r4, r5, r8, sl, fp, sp, lr, pc} │ │ │ │ + stmdbge r6, {r1, r3, r4, r5, r7, r8, sl, fp, sp, lr, pc} │ │ │ │ strcs r4, [r0], #-1592 @ 0xfffff9c8 │ │ │ │ strmi lr, [r6], #-2509 @ 0xfffff633 │ │ │ │ @ instruction: 0xff78f7ff │ │ │ │ cmple pc, r0, lsl #16 │ │ │ │ @ instruction: 0xee1d4a35 │ │ │ │ ldmpl r4, {r4, r5, r6, r8, r9, sl, fp, ip, sp}^ │ │ │ │ ldmib sp, {r0, r1, r2, r9, fp, ip, pc}^ │ │ │ │ @@ -3811,47 +3811,47 @@ │ │ │ │ stmdaeq r3, {r3, r5, r7, r8, r9, fp, sp, lr, pc} │ │ │ │ andls r4, r7, #436207616 @ 0x1a000000 │ │ │ │ strtmi lr, [r1], -r3 │ │ │ │ @ instruction: 0xf7ff4638 │ │ │ │ stmdals r6, {r0, r2, r4, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ bge 0x1fe960 │ │ │ │ strls sl, [r0], #-2312 @ 0xfffff6f8 │ │ │ │ - blx 0x5d034a │ │ │ │ + blx 0xfe5d034a │ │ │ │ mvnsle r2, r0, lsl #16 │ │ │ │ @ instruction: 0xf1b89a07 │ │ │ │ @ instruction: 0xd1210f00 │ │ │ │ stmdage r6, {r1, r4, r5, r7, r8, fp, ip, sp, pc} │ │ │ │ - @ instruction: 0xff1af17b │ │ │ │ + @ instruction: 0xff9af17b │ │ │ │ blmi 0x69bd74 │ │ │ │ @ instruction: 0xf8dd681a │ │ │ │ subsmi r3, sl, r4, lsr #8 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xf50dd129 │ │ │ │ smlabbcs r0, r5, sp, r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ ldrdcc lr, [r0], -r7 │ │ │ │ - cmpppl r8, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + msrvs (UNDEF: 104), sp │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xe7e04798 │ │ │ │ strb r4, [r2, r0, lsr #12]! │ │ │ │ adcsle r2, r0, r0, lsl #20 │ │ │ │ vst2.8 {d25,d27}, [pc], r8 │ │ │ │ strbmi r6, [r8], -r0, lsl #7 │ │ │ │ vsubl.s32 , d5, d3 │ │ │ │ - bls 0x113408 │ │ │ │ + bls 0x113608 │ │ │ │ ldmdavs ip!, {r0, r1, r2, r5, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ - bicpl pc, r8, sp, asr #12 │ │ │ │ + bicsvs pc, r8, sp, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ ldmib sp, {r3, r4, r5, r6, fp, sp, lr}^ │ │ │ │ strmi r2, [r0, r4, lsl #6]! │ │ │ │ vqdmlsl.s32 q7, d21, d9[0] │ │ │ │ - svclt 0x0000fefd │ │ │ │ + svclt 0x0000ff7d │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ andeq r0, r0, r4, asr #32 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb6afe8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, sl, r8, asr #31 │ │ │ │ strcs r4, [r0], #-2853 @ 0xfffff4db │ │ │ │ @@ -3869,48 +3869,48 @@ │ │ │ │ strvs lr, [r5], -sp, asr #19 │ │ │ │ ldrd r5, [r3], -r4 │ │ │ │ strtmi r4, [r8], -r1, lsr #12 │ │ │ │ mcr2 7, 3, pc, cr2, cr15, {7} @ │ │ │ │ blge 0x1b9e44 │ │ │ │ stmdbge r5, {r0, r1, r9, fp, sp, pc} │ │ │ │ @ instruction: 0xf17c9400 │ │ │ │ - stmdacs r0, {r0, r1, r5, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r5, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ blls 0x10860c │ │ │ │ stmdage r4, {r0, r1, r3, r4, r7, r8, fp, ip, sp, pc} │ │ │ │ - mcr2 1, 5, pc, cr10, cr11, {3} @ │ │ │ │ + @ instruction: 0xff2af17b │ │ │ │ blmi 0x39be54 │ │ │ │ blls 0x26debc │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle r2, r0, lsl #6 │ │ │ │ tstcs r0, sl │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldmib r5, {r4, r5, r6, r8, sl, fp, ip, sp, pc}^ │ │ │ │ @ instruction: 0xf64d3000 │ │ │ │ - vmla.f d21, d16, d0[7] │ │ │ │ + vsra.s64 q11, q14, #64 │ │ │ │ ldrmi r0, [r8, lr, lsr #2] │ │ │ │ strtmi lr, [r0], -r3, ror #15 │ │ │ │ vqdmlsl.s32 q7, d21, d5[1] │ │ │ │ - svclt 0x0000fea5 │ │ │ │ + svclt 0x0000ff25 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ andeq r0, r0, r4, asr #32 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ @ instruction: 0x4606b090 │ │ │ │ tstcs r0, r7, lsl #26 │ │ │ │ strcs r4, [r0], #-1576 @ 0xfffff9d8 │ │ │ │ movwcs lr, #10701 @ 0x29cd │ │ │ │ blmi 0x139c734 │ │ │ │ ldmdavs fp, {r3, r4, r8, r9, sl, fp, ip, pc} │ │ │ │ @ instruction: 0xf04f930f │ │ │ │ vsubw.s16 q0, q2, d0 │ │ │ │ - stmdbge r4, {r1, r4, r6, sl, fp, sp, lr, pc} │ │ │ │ + stmdbge r4, {r1, r4, r6, r7, sl, fp, sp, lr, pc} │ │ │ │ stmib sp, {r4, r5, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf7ff4404 │ │ │ │ stmdacs r0, {r0, r4, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldmib sp, {r0, r1, r3, r4, r5, r6, r8, ip, lr, pc}^ │ │ │ │ cdp 14, 1, cr12, cr13, cr2, {0} │ │ │ │ stmdbmi r5, {r4, r5, r6, r8, r9, sl, fp, ip, sp}^ │ │ │ │ @ instruction: 0xf8dd4602 │ │ │ │ @@ -3927,23 +3927,23 @@ │ │ │ │ movweq lr, #15218 @ 0x3b72 │ │ │ │ uqasxmi fp, r4, r8 │ │ │ │ ldmib sp, {r1, r4, r5, sp, lr, pc}^ │ │ │ │ blge 0x94728 │ │ │ │ @ instruction: 0xf8cda906 │ │ │ │ ldrmi r8, [r4], #-0 │ │ │ │ strls sl, [r5], #-2565 @ 0xfffff5fb │ │ │ │ - blx 0xbd0518 │ │ │ │ + blx 0xfebd0518 │ │ │ │ @ instruction: 0x4641b130 │ │ │ │ svccc 0x00014630 │ │ │ │ stc2l 7, cr15, [r0, #1020]! @ 0x3fc │ │ │ │ ldcle 15, cr2, [r3, #-0] │ │ │ │ ldrdls lr, [r5, -sp] │ │ │ │ strtmi r2, [r8], -r0, lsr #6 │ │ │ │ vmlsl.s32 q2, d5, d10[0] │ │ │ │ - @ instruction: 0xf1c9fccd │ │ │ │ + @ instruction: 0xf1c9fd4d │ │ │ │ ldmib sp, {r5, r9}^ │ │ │ │ @ instruction: 0xf04fae02 │ │ │ │ bl 0x656f54 │ │ │ │ @ instruction: 0xf14e000a │ │ │ │ @ instruction: 0xf5100100 │ │ │ │ @ instruction: 0xf1416480 │ │ │ │ vcgt.u32 d16, d15, d0 │ │ │ │ @@ -3954,97 +3954,97 @@ │ │ │ │ sasxmi fp, r4, r8 │ │ │ │ cmplt r4, #25165824 @ 0x1800000 │ │ │ │ ldrdge pc, [ip], -r6 @ │ │ │ │ andeq lr, r9, #5120 @ 0x1400 │ │ │ │ strls r4, [r0], -r3, lsr #12 │ │ │ │ stmdacs r0, {r4, r6, r7, r8, r9, sl, lr} │ │ │ │ @ instruction: 0xf64dd0c1 │ │ │ │ - vmla.f d21, d16, d0[2] │ │ │ │ + vsra.s64 q11, q4, #64 │ │ │ │ ldmdavs r4!, {r1, r2, r3, r5, r8} │ │ │ │ movwcs lr, #10717 @ 0x29dd │ │ │ │ @ instruction: 0x47a06870 │ │ │ │ @ instruction: 0xf17ba804 │ │ │ │ - strdcs pc, [r1], -sp │ │ │ │ + andcs pc, r1, sp, ror lr @ │ │ │ │ ldmdavs sl, {r4, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, pc, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andslt sp, r0, fp, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0x462087f0 │ │ │ │ vqdmlsl.s32 q7, d21, d12[1] │ │ │ │ - @ instruction: 0xf64dfdff │ │ │ │ - vorr.i32 q11, #4 @ 0x00000004 │ │ │ │ + @ instruction: 0xf64dfe7f │ │ │ │ + vmla.f d23, d0, d0[5] │ │ │ │ @ instruction: 0xf64d012e │ │ │ │ - vmla.i d22, d0, d0[6] │ │ │ │ + vmvn.i32 , #8 @ 0x00000008 │ │ │ │ blmi 0x11409c │ │ │ │ addsvc pc, r3, #1325400064 @ 0x4f000000 │ │ │ │ - mrc2 2, 1, pc, cr4, cr0, {3} │ │ │ │ + mrc2 2, 5, pc, cr4, cr0, {3} │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ andeq r0, r0, r4, asr #32 │ │ │ │ - eorseq pc, r3, r8, asr #23 │ │ │ │ + ldrsbteq pc, [r3], -r8 @ │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb6b200 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xb0900fb0 │ │ │ │ cdpge 6, 0, cr4, cr7, cr5, {0} │ │ │ │ ldrtmi r2, [r0], -r0, lsl #2 │ │ │ │ stmib sp, {sl, sp}^ │ │ │ │ eorcs r2, r0, #134217728 @ 0x8000000 │ │ │ │ ldmdavs fp, {r1, r3, r5, r8, r9, fp, lr} │ │ │ │ @ instruction: 0xf04f930f │ │ │ │ vsubw.s16 q0, q2, d0 │ │ │ │ - strtmi lr, [r8], -r0, lsr #23 │ │ │ │ + strtmi lr, [r8], -r0, lsr #24 │ │ │ │ stmib sp, {r1, r2, r8, fp, sp, pc}^ │ │ │ │ @ instruction: 0xf7ff6405 │ │ │ │ stmdacs r0, {r0, r1, r2, r3, r4, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ blls 0x548508 │ │ │ │ ldmdale r5!, {r0, r1, r2, r3, r4, r8, r9, fp, sp} │ │ │ │ ldrtmi r6, [r2], -ip, ror #21 │ │ │ │ ldrdeq lr, [r2, -sp] │ │ │ │ cdpmi 5, 2, cr9, cr0, cr0, {0} │ │ │ │ cdp 7, 1, cr4, cr13, cr0, {5} │ │ │ │ stmdals r6, {r4, r5, r6, r8, r9, sl, fp, lr} │ │ │ │ stmdbge r5, {r2, r4, r9, fp, sp, pc} │ │ │ │ movwls r5, #2355 @ 0x933 │ │ │ │ @ instruction: 0xf17cab02 │ │ │ │ - ldmiblt r8, {r0, r1, r4, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ + ldmiblt r8, {r0, r1, r4, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf17ba806 │ │ │ │ - mulcs r1, sp, sp │ │ │ │ + andcs pc, r1, sp, lsl lr @ │ │ │ │ ldmdavs sl, {r1, r2, r4, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, pc, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andslt sp, r0, r6, lsl r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ @ instruction: 0xf64d5932 │ │ │ │ - vaddw.s8 q11, q8, d12 │ │ │ │ + vsra.s64 d23, d12, #64 │ │ │ │ @ instruction: 0xf102012e │ │ │ │ eorcc r0, sl, #671088641 @ 0x28000001 │ │ │ │ ldrdmi lr, [r0], -r5 │ │ │ │ ldrb r4, [pc, r0, lsr #15] │ │ │ │ strb r4, [r1, r0, lsr #12]! │ │ │ │ - ldc2 2, cr15, [r4, #660] @ 0x294 │ │ │ │ - cmppvs r4, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + cdp2 2, 1, cr15, cr4, cr5, {5} │ │ │ │ + msrvc (UNDEF: 100), sp │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - rsbsvs pc, r4, sp, asr #12 │ │ │ │ + addvc pc, r4, sp, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ vqdmulh.s d20, d0, d4 │ │ │ │ vhsub.s , q0, │ │ │ │ - svclt 0x0000fdc9 │ │ │ │ + svclt 0x0000fe49 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ andeq r0, r0, r4, asr #32 │ │ │ │ - ldrsbteq pc, [r3], -ip @ │ │ │ │ + eorseq pc, r3, ip, ror #25 │ │ │ │ strlt r4, [r0, #-1555] @ 0xfffff9ed │ │ │ │ @ instruction: 0xf64e4602 │ │ │ │ - vmla.f d21, d0, d0[2] │ │ │ │ + vorr.i32 q11, #8 @ 0x00000008 │ │ │ │ ldmib r3, {r4, r5, r8}^ │ │ │ │ ldrbtmi lr, [r3], -r0 │ │ │ │ bl 0x15225c │ │ │ │ svclt 0x00004718 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfeb6b2f4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @@ -4077,60 +4077,60 @@ │ │ │ │ svceq 0x0040f8cc │ │ │ │ adclt r4, sl, r3, lsr fp │ │ │ │ ldrmi r4, [r6], -ip, lsl #12 │ │ │ │ adccs r2, r0, #0, 2 │ │ │ │ strbtmi r4, [r8], -r7, lsl #12 │ │ │ │ @ instruction: 0x9329681b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - b 0xffcd0bd0 │ │ │ │ + bl 0x1cd0bd0 │ │ │ │ @ instruction: 0xf0004668 │ │ │ │ @ instruction: 0x4632f991 │ │ │ │ strbtmi r4, [r8], -r1, lsr #12 │ │ │ │ mvneq pc, #68, 4 @ 0x40000004 │ │ │ │ movweq pc, #4800 @ 0x12c0 @ │ │ │ │ movwls r9, #46849 @ 0xb701 │ │ │ │ biceq pc, sp, #68, 4 @ 0x40000004 │ │ │ │ movweq pc, #4800 @ 0x12c0 @ │ │ │ │ movwls r9, #54288 @ 0xd410 │ │ │ │ ldrls r2, [r2], #-769 @ 0xfffffcff │ │ │ │ @ instruction: 0xf88d9306 │ │ │ │ movwcs r3, #124 @ 0x7c │ │ │ │ @ instruction: 0x93219614 │ │ │ │ - @ instruction: 0xf64e9313 │ │ │ │ - vqdmlal.s , d0, d1[0] │ │ │ │ + vcge.s8 d25, d15, d3 │ │ │ │ + vqdmlal.s q8, d0, d1[0] │ │ │ │ movwls r0, #808 @ 0x328 │ │ │ │ mcr2 7, 0, pc, cr14, cr15, {7} @ │ │ │ │ blls 0x3c2948 │ │ │ │ biclt fp, lr, r3, ror #6 │ │ │ │ - ldmvs ip, {r0, r2, r3, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ + stmiavc ip!, {r0, r2, r3, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ stmdaeq lr!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ strtmi lr, [ip], #-2 │ │ │ │ andsle r1, r1, r6, ror fp │ │ │ │ strbmi r4, [r2], -r3, lsr #12 │ │ │ │ ldrtmi r2, [r8], -r1, lsl #2 │ │ │ │ - blx 0xbd0c7e │ │ │ │ + blx 0xfebd0c7e │ │ │ │ tstcs r0, lr, lsl #22 │ │ │ │ strtmi r4, [r0], -sl, ror #12 │ │ │ │ @ instruction: 0x46394798 │ │ │ │ andcs r4, sl, r5, lsl #12 │ │ │ │ - ldc2l 2, cr15, [r8, #-528]! @ 0xfffffdf0 │ │ │ │ + ldc2l 2, cr15, [r8, #528]! @ 0x210 │ │ │ │ ble 0xffa9f600 │ │ │ │ ldmdavs sl, {r2, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r9, lsr #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ eorlt sp, sl, r0, lsl r1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ teqpmi r9, #68, 4 @ p-variant is OBSOLETE @ 0x40000004 │ │ │ │ movweq pc, #4800 @ 0x12c0 @ │ │ │ │ strb r9, [ip, lr, lsl #6] │ │ │ │ - stc2l 2, cr15, [lr], {165} @ 0xa5 │ │ │ │ + stc2l 2, cr15, [lr, #-660] @ 0xfffffd6c │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb6b440 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r1, r8 │ │ │ │ stmdals r2, {r1, r9, sl, lr} │ │ │ │ @ instruction: 0xf0616880 │ │ │ │ @@ -4150,44 +4150,44 @@ │ │ │ │ ldmdavs fp, {r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f932b │ │ │ │ ldmdavs r5, {r8, r9}^ │ │ │ │ pkhbtmi r4, r9, r4, lsl #12 │ │ │ │ @ instruction: 0xff56f061 │ │ │ │ strmi r2, [r6], -r0, lsr #5 │ │ │ │ stmdage r2, {r0, r3, r4, r5, r9, sl, lr} │ │ │ │ - b 0x1850cf4 │ │ │ │ + b 0xff850cf4 │ │ │ │ stmdage r2, {r0, r3, r6, r9, sl, lr} │ │ │ │ @ instruction: 0xf924f000 │ │ │ │ movwcs r9, #6691 @ 0x1a23 │ │ │ │ strhi lr, [r3], #-2509 @ 0xfffff633 │ │ │ │ addcc pc, r4, sp, lsl #17 │ │ │ │ vqsub.s8 d20, d20, d26 │ │ │ │ vbic.i32 d18, #1280 @ 0x00000500 │ │ │ │ stmib sp, {r0, r8, r9}^ │ │ │ │ movwls r5, #55060 @ 0xd714 │ │ │ │ - movtvc pc, #5710 @ 0x164e @ │ │ │ │ + movteq pc, #4687 @ 0x124f @ │ │ │ │ msreq CPSR_f, #192, 4 │ │ │ │ movwls r9, #9750 @ 0x2616 │ │ │ │ blls 0x44abbc │ │ │ │ mvnslt fp, fp, lsl #7 │ │ │ │ - stmibvs r8!, {r0, r2, r3, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ + ldmibvc r8!, {r0, r2, r3, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ stmdbeq lr!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ adcsmi lr, r4, #6 │ │ │ │ stmdbne r5!, {r3, r4, r5, fp, ip, lr, pc}^ │ │ │ │ strbvc lr, [r4, r7, asr #22]! │ │ │ │ andsle r1, r2, r6, lsr fp │ │ │ │ tstcs r1, sl, asr #12 │ │ │ │ stmib sp, {r6, r9, sl, lr}^ │ │ │ │ vabdl.s32 , d5, d0 │ │ │ │ - blls 0x452d88 │ │ │ │ + blls 0x452f88 │ │ │ │ ldrtmi sl, [r9], -r2, lsl #20 │ │ │ │ ldrmi r4, [r8, r8, lsr #12] │ │ │ │ strmi r4, [r4], -r1, asr #12 │ │ │ │ vaddl.s8 q1, d4, d10 │ │ │ │ - stccs 12, cr15, [r0], {235} @ 0xeb │ │ │ │ + stccs 13, cr15, [r0], {107} @ 0x6b │ │ │ │ blmi 0x5caeb0 │ │ │ │ blls 0xaee388 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xd1230300 │ │ │ │ andcs fp, r0, sp, lsr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @@ -4199,101 +4199,101 @@ │ │ │ │ strtmi lr, [sl], -r7, asr #15 │ │ │ │ stmdage r2, {r0, r1, r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7ff9600 │ │ │ │ stmdacs r0, {r0, r4, r5, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xe7ded0bd │ │ │ │ rsbcs r4, sp, #70254592 @ 0x4300000 │ │ │ │ @ instruction: 0xf64d2101 │ │ │ │ - vmov.i32 , #8 @ 0x00000008 │ │ │ │ + vmla.i d22, d0, d0[6] │ │ │ │ vaddl.s8 q0, d3, d30 │ │ │ │ - @ instruction: 0xe7d4fe5f │ │ │ │ - stc2 2, cr15, [lr], #-660 @ 0xfffffd6c │ │ │ │ + @ instruction: 0xe7d4fedf │ │ │ │ + stc2 2, cr15, [lr], #660 @ 0x294 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ addlt r6, r5, r6, lsl sp │ │ │ │ pkhbtmi r4, r0, r4, lsl #12 │ │ │ │ @ instruction: 0x46894630 │ │ │ │ vcgt.s32 d9, d11, d2 │ │ │ │ - strls pc, [r0], #-2179 @ 0xfffff77d │ │ │ │ + strls pc, [r0], #-2307 @ 0xfffff6fd │ │ │ │ strbmi r4, [r9], -r7, lsl #12 │ │ │ │ bvs 0xff965ca4 │ │ │ │ @ instruction: 0x463a4633 │ │ │ │ bllt 0xfe42624c │ │ │ │ stcle 2, cr4, [r2, #-536]! @ 0xfffffde8 │ │ │ │ ldmcc pc!, {r1, r2, r8, ip, sp, lr, pc}^ @ │ │ │ │ vadd.f32 d25, d8, d2 │ │ │ │ - vqdmull.s , d0, d0[2] │ │ │ │ + vorr.i16 q9, #2048 @ 0x0800 │ │ │ │ @ instruction: 0x96030b32 │ │ │ │ bcc 0x107e0 │ │ │ │ - ldrtvs pc, [r4], sp, asr #12 @ │ │ │ │ + strbvc pc, [r4], sp, asr #12 @ │ │ │ │ strteq pc, [lr], -r0, asr #5 │ │ │ │ @ instruction: 0xf1c744b8 │ │ │ │ bl 0x2567d8 │ │ │ │ strtmi r0, [sl], -sl, lsl #6 │ │ │ │ @ instruction: 0x06db4631 │ │ │ │ ldmib r4, {r1, r8, ip, lr, pc}^ │ │ │ │ ldrmi r3, [r8, r0] │ │ │ │ svccs 0x0001f81a │ │ │ │ stmdavs r3!, {r0, r3, r4, r6, r9, sl, lr} │ │ │ │ ldrmi r6, [r8, r0, ror #16] │ │ │ │ mvnle r4, r2, asr #11 │ │ │ │ ldrtmi r9, [r8], -r3, lsl #28 │ │ │ │ - @ instruction: 0xf8baf22b │ │ │ │ + @ instruction: 0xf93af22b │ │ │ │ andlt r4, r5, r0, lsr r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ ldmib r4, {r4, r5, r6, r7, r8, r9, sl, fp, pc}^ │ │ │ │ @ instruction: 0xf64d3000 │ │ │ │ - vsra.s64 d22, d28, #64 │ │ │ │ + vmla.f d23, d16, d0[3] │ │ │ │ ldrmi r0, [r8, lr, lsr #2] │ │ │ │ vmin.s32 d4, d11, d24 │ │ │ │ - ldrtmi pc, [r0], -r5, lsr #17 @ │ │ │ │ + ldrtmi pc, [r0], -r5, lsr #18 @ │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - bicsvs pc, r4, #80740352 @ 0x4d00000 │ │ │ │ + mvnvc pc, #80740352 @ 0x4d00000 │ │ │ │ msreq CPSR_fsx, #192, 4 │ │ │ │ svclt 0x0000e798 │ │ │ │ - bicsvs pc, ip, #80740352 @ 0x4d00000 │ │ │ │ + mvnvc pc, #80740352 @ 0x4d00000 │ │ │ │ msreq CPSR_fsx, #192, 4 │ │ │ │ svclt 0x0000e792 │ │ │ │ strlt r4, [r0, #-1684] @ 0xfffff96c │ │ │ │ strmi r4, [fp], -r2, lsl #12 │ │ │ │ - orrsvc pc, r0, lr, asr #12 │ │ │ │ + asreq pc, pc, #4 @ │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ ldrd lr, [r0], -ip │ │ │ │ @ instruction: 0xf85d46f4 │ │ │ │ strbmi lr, [r0, -r4, lsl #22]! │ │ │ │ ldrbmi r2, [r0, -r1]! │ │ │ │ strlt r4, [r0, #-1668] @ 0xfffff97c │ │ │ │ @ instruction: 0xf1bc9801 │ │ │ │ andle r0, r9, r5, lsl #30 │ │ │ │ - mvnvs pc, sp, asr #12 │ │ │ │ + mvnsvc pc, sp, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ ldrdcc lr, [r0], -r0 │ │ │ │ @ instruction: 0xf85d4662 │ │ │ │ ldrmi lr, [r8, -r4, lsl #22] │ │ │ │ ldrd lr, [r0], -r0 │ │ │ │ - mvnsvs pc, sp, asr #12 │ │ │ │ + tstpeq r8, lr, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xf85d46f4 │ │ │ │ strbmi lr, [r0, -r4, lsl #22]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb6b6b0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ adccs r0, r0, #248, 30 @ 0x3e0 │ │ │ │ vaddw.s16 q1, q2, d0 │ │ │ │ - @ instruction: 0x4603e954 │ │ │ │ + @ instruction: 0x4603e9d4 │ │ │ │ ldclcc 0, cr15, [pc], #316 @ 0x14600 │ │ │ │ vhadd.s8 d18, d4, d4 │ │ │ │ vbic.i32 q10, #1 @ 0x00000001 │ │ │ │ vrhadd.s8 d16, d4, d1 │ │ │ │ vmlal.s q10, d0, d1[7] │ │ │ │ @ instruction: 0xf8c30201 │ │ │ │ stmib r3, {r2, r7, lr, pc}^ │ │ │ │ @@ -4305,15 +4305,15 @@ │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb6b6fc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [r4], -r8, ror #31 │ │ │ │ adccs r4, r0, #13631488 @ 0xd00000 │ │ │ │ smlabbcs r0, r3, r0, fp │ │ │ │ - stmdb sl!, {r2, r4, r7, r9, ip, sp, lr, pc} │ │ │ │ + stmib sl!, {r2, r4, r7, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf04f2304 │ │ │ │ stmib r4, {r0, r1, r2, r3, r4, r5, r6, r7, r9, ip, sp}^ │ │ │ │ @ instruction: 0xf8c43323 │ │ │ │ movwcs r2, #8324 @ 0x2084 │ │ │ │ addspl pc, r8, r4, asr #17 │ │ │ │ rsbsmi pc, r1, #68, 4 @ 0x40000004 │ │ │ │ andeq pc, r1, #192, 4 │ │ │ │ @@ -4329,46 +4329,46 @@ │ │ │ │ stmibvs r3!, {r3, r4, r7, r8, r9, sl, lr} │ │ │ │ andle r2, r9, r2, lsl #22 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - ldrtvc pc, [r4], #-1613 @ 0xfffff9b3 @ │ │ │ │ + strbeq pc, [r4], #-590 @ 0xfffffdb2 @ │ │ │ │ strteq pc, [lr], #-704 @ 0xfffffd40 │ │ │ │ - mvnscc pc, #82837504 @ 0x4f00000 │ │ │ │ + movwpl pc, #1615 @ 0x64f @ │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - tstpvc ip, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + msreq R12_fiq, lr │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ andcs r2, r0, r3, asr #4 │ │ │ │ vshl.s64 d9, d0, d9 │ │ │ │ - svclt 0x0000fa0b │ │ │ │ + svclt 0x0000fa8b │ │ │ │ vst3.8 {d27-d29}, [pc], lr │ │ │ │ ldrlt r5, [r0, #-3200] @ 0xfffff380 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e4f8cc │ │ │ │ blmi 0x4c07b8 │ │ │ │ stmdavs r4, {r0, r1, r2, r9, fp, sp, pc}^ │ │ │ │ movwls r6, #14363 @ 0x381b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ blne 0x1526fc │ │ │ │ andeq lr, r1, #3358720 @ 0x334000 │ │ │ │ - @ instruction: 0xf8ecf235 │ │ │ │ + @ instruction: 0xf96cf235 │ │ │ │ blmi 0x2fa5c4 │ │ │ │ ldmdavs sl, {r6, fp, sp, lr} │ │ │ │ subsmi r9, sl, r3, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andeq lr, r4, r0, lsr #23 │ │ │ │ andlt sp, r5, r9, lsl #2 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ vqshl.s32 q2, q8, #5 │ │ │ │ - svclt 0x0000faf3 │ │ │ │ + svclt 0x0000fb73 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3. {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb6b7f8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6450ff0 │ │ │ │ vrsra.s64 d18, d0, #64 │ │ │ │ ldmdavs ip, {r1, r2, r4, r7, r8, r9} │ │ │ │ @@ -4379,15 +4379,15 @@ │ │ │ │ @ instruction: 0x46204632 │ │ │ │ stmdavc r3, {r3, r7, r8, r9, sl, lr} │ │ │ │ rscsle r2, r5, r0, lsl #22 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ - addeq pc, r8, pc, asr #4 │ │ │ │ + addsne pc, r8, pc, asr #4 │ │ │ │ eorseq pc, r0, r0, asr #5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0] │ │ │ │ andeq r0, r0, r0 │ │ │ │ rsble r2, r1, r0, lsl #18 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ @@ -4793,28 +4793,28 @@ │ │ │ │ vpmax.s8 d15, d2, d17 │ │ │ │ stmib r0, {r0, r1, r4, r8, r9, lr}^ │ │ │ │ @ instruction: 0xf8983602 │ │ │ │ bcs 0x1ccc4 │ │ │ │ svcge 0x005bf43f │ │ │ │ @ instruction: 0xe718463c │ │ │ │ @ instruction: 0xf64f2000 │ │ │ │ - vorr.i32 d20, #0 @ 0x00000000 │ │ │ │ - @ instruction: 0xf64d0333 │ │ │ │ - vorr.i32 , #12 @ 0x0000000c │ │ │ │ + vsubw.s8 , q0, d16 │ │ │ │ + vcge.s8 d16, d14, d19 │ │ │ │ + vmla.f d16, d0, d0[7] │ │ │ │ vst4.8 {d16,d18,d20,d22}, [pc :128], lr │ │ │ │ mulls r0, r7, r2 │ │ │ │ - mrc2 2, 3, pc, cr0, cr8, {1} │ │ │ │ - cmppvc ip, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + mrc2 2, 7, pc, cr0, cr8, {1} │ │ │ │ + msreq (UNDEF: 108), lr │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - rsbsvc pc, r8, sp, asr #12 │ │ │ │ + addeq pc, r8, lr, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf44f4b02 │ │ │ │ - vhsub.s32 , , q6 │ │ │ │ - svclt 0x0000ffbb │ │ │ │ - eorseq pc, r3, r8, lsr #24 │ │ │ │ + vhsub.s , q8, q6 │ │ │ │ + svclt 0x0000f83b │ │ │ │ + eorseq pc, r3, r8, lsr sp @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeb6beec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8900ff0 │ │ │ │ movwcs lr, #4096 @ 0x1000 │ │ │ │ blx 0x100f08 │ │ │ │ @ instruction: 0xf013f30e │ │ │ │ @@ -4843,40 +4843,40 @@ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf1bebd00 │ │ │ │ svclt 0x00010f01 │ │ │ │ andgt pc, r4, r0, asr #17 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ movwcs lr, #10688 @ 0x29c0 │ │ │ │ andcs sp, r0, sp, ror #1 │ │ │ │ - cmppvc ip, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + msreq (UNDEF: 108), lr │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xf44f4b16 │ │ │ │ andls r7, r0, r1, ror #5 │ │ │ │ - mcr2 2, 0, pc, cr14, cr8, {1} @ │ │ │ │ + mcr2 2, 4, pc, cr14, cr8, {1} @ │ │ │ │ stmiblt fp!, {r0, r1, r4, r9, sl, fp, ip, sp, lr} │ │ │ │ movwcs r6, #2257 @ 0x8d1 │ │ │ │ subvs r2, r1, r0, lsl #4 │ │ │ │ movwcs lr, #10688 @ 0x29c0 │ │ │ │ - @ instruction: 0xf64de7d9 │ │ │ │ - vsubl.s8 , d16, d24 │ │ │ │ - @ instruction: 0xf64d022e │ │ │ │ - vorr.i32 , #12 @ 0x0000000c │ │ │ │ + vaba.s8 q15, q15, │ │ │ │ + vrshr.s64 d16, d24, #64 │ │ │ │ + vhsub.s8 d16, d14, d30 │ │ │ │ + vmla.f d16, d0, d0[7] │ │ │ │ andls r0, r0, #-2147483637 @ 0x8000000b │ │ │ │ blmi 0x2a6730 │ │ │ │ adcsne pc, fp, #64, 4 │ │ │ │ - ldc2l 2, cr15, [r6, #224]! @ 0xe0 │ │ │ │ - adcvc pc, r8, #80740352 @ 0x4d00000 │ │ │ │ + mrc2 2, 3, pc, cr6, cr8, {1} │ │ │ │ + adcseq pc, r8, #-536870908 @ 0xe0000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - cmppvc ip, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + msreq (UNDEF: 108), lr │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ strbtmi r9, [r0], -r0, lsl #4 │ │ │ │ vqdmulh.s d20, d0, d2 │ │ │ │ vqsub.s64 d1, d24, d21 │ │ │ │ - svclt 0x0000fde7 │ │ │ │ - eorseq pc, r3, r0, asr #24 │ │ │ │ + svclt 0x0000fe67 │ │ │ │ + eorseq pc, r3, r0, asr sp @ │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ pkhbtmi fp, r4, r0, lsl #1 │ │ │ │ ldrmi r2, [pc], -r0, lsl #8 │ │ │ │ b 0x13e7cd8 │ │ │ │ @@ -5284,21 +5284,21 @@ │ │ │ │ vrshl.s8 d4, d2, d0 │ │ │ │ ldrcs r8, [r0], #-430 @ 0xfffffe52 │ │ │ │ @ instruction: 0xf1ba2300 │ │ │ │ suble r0, sl, r0, lsl #30 │ │ │ │ @ instruction: 0xf0447a90 │ │ │ │ strmi r0, [r3], -r0, asr #8 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ - @ instruction: 0xf64dae7f │ │ │ │ - vorr.i32 , #12 @ 0x0000000c │ │ │ │ - @ instruction: 0xf64d012e │ │ │ │ - vmvn.i32 , #8 @ 0x00000008 │ │ │ │ + @ instruction: 0xf24eae7f │ │ │ │ + vmla.f d16, d0, d0[7] │ │ │ │ + vrhadd.s8 d16, d14, d30 │ │ │ │ + vaddl.s8 q8, d16, d8 │ │ │ │ blmi 0xfee15524 │ │ │ │ sbcvc pc, ip, #1325400064 @ 0x4f000000 │ │ │ │ - blx 0xffc51e32 │ │ │ │ + ldc2l 2, cr15, [r0], #-444 @ 0xfffffe44 │ │ │ │ @ instruction: 0xf04f430b │ │ │ │ svclt 0x00140100 │ │ │ │ strmi r2, [fp], -r1, lsl #6 │ │ │ │ @ instruction: 0xf1b9e7a1 │ │ │ │ eorle r0, r9, r4, lsl #30 │ │ │ │ bicshi pc, pc, r0, asr #4 │ │ │ │ @ instruction: 0xf89168c8 │ │ │ │ @@ -5324,22 +5324,22 @@ │ │ │ │ mulgt r1, r1, r8 │ │ │ │ stccs 5, cr14, [r0], {107} @ 0x6b │ │ │ │ rscshi pc, r6, r0 │ │ │ │ stmvs r8, {r3, r4, sl, sp} │ │ │ │ @ instruction: 0xf018e731 │ │ │ │ svclt 0x0018000c │ │ │ │ @ instruction: 0xf47fa906 │ │ │ │ - @ instruction: 0xf64dad37 │ │ │ │ - vmlal.s , d16, d0[7] │ │ │ │ - @ instruction: 0xf64d022e │ │ │ │ - vorr.i32 , #12 @ 0x0000000c │ │ │ │ + vmla.f32 d26, d14, d23 │ │ │ │ + vrshr.s64 q8, q14, #64 │ │ │ │ + vhsub.s8 d16, d14, d30 │ │ │ │ + vmla.f d16, d0, d0[7] │ │ │ │ andls r0, r0, #-2147483637 @ 0x8000000b │ │ │ │ andscs pc, r2, #64, 4 │ │ │ │ vqdmulh.s d4, d24, d15 │ │ │ │ - teqpmi r8, #290816 @ p-variant is OBSOLETE @ 0x47000 │ │ │ │ + teqpmi r8, #815104 @ p-variant is OBSOLETE @ 0xc7000 │ │ │ │ streq pc, [r0, -pc, asr #32] │ │ │ │ andcs fp, r1, r4, lsl pc │ │ │ │ strb r4, [sp, #1592] @ 0x638 │ │ │ │ andeq pc, ip, r0 │ │ │ │ stmdbge sl, {r0, r4, r6, r7, r9, sl, lr} │ │ │ │ eorvc pc, r9, sp, lsl #17 │ │ │ │ @ instruction: 0x4663e517 │ │ │ │ @@ -5473,16 +5473,16 @@ │ │ │ │ beq 0x191870 │ │ │ │ @ instruction: 0xf04fe762 │ │ │ │ @ instruction: 0xf04f0820 │ │ │ │ @ instruction: 0xf7ff0905 │ │ │ │ @ instruction: 0x4653bb7d │ │ │ │ sbcle r2, r5, r0, lsl #22 │ │ │ │ ldrbt r2, [pc], -r0, lsl #8 │ │ │ │ - eorseq pc, r3, r8, lsr #24 │ │ │ │ - eorseq pc, r3, r4, ror #24 │ │ │ │ + eorseq pc, r3, r8, lsr sp @ │ │ │ │ + eorseq pc, r3, r4, ror sp @ │ │ │ │ ldmdahi r1, {r0, r1, r4, r6, r8, r9, fp, ip, sp, lr} │ │ │ │ orreq pc, r1, r1, asr #32 │ │ │ │ blcs 0x357a4 │ │ │ │ addshi pc, r9, r0 │ │ │ │ vmin.u8 d16, d3, d8 │ │ │ │ @ instruction: 0xf0000200 │ │ │ │ @ instruction: 0xf02240fe │ │ │ │ @@ -5499,15 +5499,15 @@ │ │ │ │ tstmi r8, #220, 24 @ 0xdc00 │ │ │ │ bl 0xfebcf184 │ │ │ │ andcs r0, r0, r7, lsl #6 │ │ │ │ ldcleq 0, cr6, [fp, #-800] @ 0xfffffce0 │ │ │ │ strb r6, [sl], -fp, lsl #1 │ │ │ │ addmi pc, r0, r0, asr #32 │ │ │ │ vmlsl.s32 q7, d4, d13[1] │ │ │ │ - @ instruction: 0xf1bafa0d │ │ │ │ + @ instruction: 0xf1bafa8d │ │ │ │ andle r0, sl, r6, lsl #30 │ │ │ │ svceq 0x0005f1ba │ │ │ │ svcge 0x0065f47f │ │ │ │ svceq 0x000cf010 │ │ │ │ stmdbge sl, {r3, r8, r9, sl, fp, ip, sp, pc} │ │ │ │ mcrge 4, 1, pc, cr4, cr15, {3} @ │ │ │ │ ldmib sp, {r2, r3, r4, r6, r9, sl, sp, lr, pc}^ │ │ │ │ @@ -5515,66 +5515,66 @@ │ │ │ │ addmi r0, fp, #12, 2 │ │ │ │ addmi fp, r4, #8, 30 │ │ │ │ addmi sp, r4, #4 │ │ │ │ @ instruction: 0xf4ff418b │ │ │ │ @ instruction: 0xe727af36 │ │ │ │ @ instruction: 0xf4bf45ae │ │ │ │ @ instruction: 0xe723af32 │ │ │ │ - andeq pc, r0, #-536870908 @ 0xe0000004 │ │ │ │ + andsne pc, r0, #-536870908 @ 0xe0000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - cmppvc ip, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + msreq (UNDEF: 108), lr │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ andcs r9, r0, r0, lsl #4 │ │ │ │ vqdmulh.s d20, d0, d25 │ │ │ │ vqsub.s64 d2, d8, d6 │ │ │ │ - vadd.i8 , q15, │ │ │ │ - vmov.i32 d16, #3072 @ 0x00000c00 │ │ │ │ - @ instruction: 0xf64d022e │ │ │ │ - vorr.i32 , #12 @ 0x0000000c │ │ │ │ + vmla.i8 , q7, │ │ │ │ + vsubl.s8 , d0, d28 │ │ │ │ + vhsub.s8 d16, d14, d30 │ │ │ │ + vmla.f d16, d0, d0[7] │ │ │ │ andls r0, r0, #-2147483637 @ 0x8000000b │ │ │ │ andscs pc, r7, #64, 4 │ │ │ │ vqdmulh.s d4, d8, d17 │ │ │ │ - vtst.8 d31, d30, d27 │ │ │ │ - vmvn.i32 d16, #0 @ 0x00000000 │ │ │ │ - @ instruction: 0xf64d042e │ │ │ │ - vsra.s64 d23, d24, #64 │ │ │ │ + vmul.i8 d31, d14, d27 │ │ │ │ + vmls.i d17, d0, d0[0] │ │ │ │ + vshl.s8 d16, d30, d14 │ │ │ │ + vmla.f d16, d16, d0[2] │ │ │ │ blmi 0x755cf8 │ │ │ │ andcs r2, r0, fp, lsr #5 │ │ │ │ vshl.s64 d9, d0, d8 │ │ │ │ - @ instruction: 0xf1b9f8ad │ │ │ │ + @ instruction: 0xf1b9f92d │ │ │ │ @ instruction: 0xf43f0f01 │ │ │ │ - @ instruction: 0xf64dab41 │ │ │ │ - vorr.i32 , #12 @ 0x0000000c │ │ │ │ + vqdmulh.s q13, q7, │ │ │ │ + vmla.f d16, d0, d0[7] │ │ │ │ blmi 0x5d5d14 │ │ │ │ rscvc pc, r1, #1325400064 @ 0x4f000000 │ │ │ │ vhadd.s d9, d8, d0 │ │ │ │ - mulcs r0, pc, r8 @ │ │ │ │ - tstpmi r0, #82837504 @ p-variant is OBSOLETE @ 0x4f00000 │ │ │ │ + andcs pc, r0, pc, lsl r9 @ │ │ │ │ + msrpl CPSR_, #82837504 @ 0x4f00000 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - cmppvc ip, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + msreq (UNDEF: 108), lr │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ addsvc pc, r7, #1325400064 @ 0x4f000000 │ │ │ │ vhadd.s d9, d8, d0 │ │ │ │ - mulcs r0, r1, r8 │ │ │ │ - cmppvc ip, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + andcs pc, r0, r1, lsl r9 @ │ │ │ │ + msreq (UNDEF: 108), lr │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ rsbcs r4, ip, #11264 @ 0x2c00 │ │ │ │ vhadd.s d9, d8, d0 │ │ │ │ - @ instruction: 0xf64df887 │ │ │ │ - vsra.s64 d23, d24, #64 │ │ │ │ - @ instruction: 0xf64d012e │ │ │ │ - vshr.s64 , q4, #64 │ │ │ │ + vmla.i8 d31, d14, d7 │ │ │ │ + vmla.f d16, d16, d0[2] │ │ │ │ + vrhadd.s8 d16, d14, d30 │ │ │ │ + vmla.i d16, d16, d0[6] │ │ │ │ blmi 0x195960 │ │ │ │ vqsub.s32 q9, , │ │ │ │ - svclt 0x0000f9d3 │ │ │ │ - eorseq pc, r3, r4, ror #24 │ │ │ │ - eorseq pc, r3, r8, lsl #25 │ │ │ │ - eorseq pc, r3, r0, asr #24 │ │ │ │ - eorseq pc, r3, r4, ror ip @ │ │ │ │ - eorseq pc, r3, r0, asr ip @ │ │ │ │ + svclt 0x0000fa53 │ │ │ │ + eorseq pc, r3, r4, ror sp @ │ │ │ │ + mlaseq r3, r8, sp, pc @ │ │ │ │ + eorseq pc, r3, r0, asr sp @ │ │ │ │ + eorseq pc, r3, r4, lsl #27 │ │ │ │ + eorseq pc, r3, r0, ror #26 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ ldcmi 0, cr11, [r8], #568 @ 0x238 │ │ │ │ svceq 0x00c52600 │ │ │ │ stclpl 3, cr15, [r7], {192} @ 0xc0 │ │ │ │ @@ -5974,21 +5974,21 @@ │ │ │ │ vrshl.s8 d4, d2, d0 │ │ │ │ ldrcs r8, [r0, #-439] @ 0xfffffe49 │ │ │ │ @ instruction: 0xf1ba2300 │ │ │ │ suble r0, r9, r0, lsl #30 │ │ │ │ @ instruction: 0xf0457a90 │ │ │ │ strmi r0, [r3], -r0, asr #10 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ - @ instruction: 0xf64dae8a │ │ │ │ - vorr.i32 , #12 @ 0x0000000c │ │ │ │ - @ instruction: 0xf64d012e │ │ │ │ - vmvn.i32 , #8 @ 0x00000008 │ │ │ │ + vceq.f32 d26, d30, d10 │ │ │ │ + vmla.f d16, d0, d0[7] │ │ │ │ + vrhadd.s8 d16, d14, d30 │ │ │ │ + vaddl.s8 q8, d16, d8 │ │ │ │ blmi 0xfee95fec │ │ │ │ sbcvc pc, ip, #1325400064 @ 0x4f000000 │ │ │ │ - cdp2 2, 8, cr15, cr12, cr14, {3} │ │ │ │ + @ instruction: 0xff0cf26e │ │ │ │ movweq lr, #39507 @ 0x9a53 │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ movwcs fp, #7956 @ 0x1f14 │ │ │ │ str r4, [r1, fp, asr #12]! │ │ │ │ svceq 0x0004f1bc │ │ │ │ vhadd.s8 d29, d0, d24 │ │ │ │ stmiavs r8, {r3, r5, r6, r7, r8, pc}^ │ │ │ │ @@ -6014,21 +6014,21 @@ │ │ │ │ ldrb r7, [sp, #-2124]! @ 0xfffff7b4 │ │ │ │ @ instruction: 0xf0002d00 │ │ │ │ ldrcs r8, [r8, #-250] @ 0xffffff06 │ │ │ │ ldr r6, [r6, -r8, lsl #17]! │ │ │ │ andeq pc, ip, lr, lsl r0 @ │ │ │ │ stmdbge r4, {r3, r4, r8, r9, sl, fp, ip, sp, pc} │ │ │ │ stclge 4, cr15, [r9, #-508] @ 0xfffffe04 │ │ │ │ - rscvc pc, ip, #80740352 @ 0x4d00000 │ │ │ │ + rscseq pc, ip, #-536870908 @ 0xe0000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - cmppvc ip, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + msreq (UNDEF: 108), lr │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ vhsub.s8 d25, d0, d0 │ │ │ │ blmi 0xfe49e820 │ │ │ │ - stc2l 2, cr15, [r4], #220 @ 0xdc │ │ │ │ + stc2l 2, cr15, [r4, #-220]! @ 0xffffff24 │ │ │ │ @ instruction: 0xf04f4330 │ │ │ │ svclt 0x00140600 │ │ │ │ ldrtmi r2, [r0], -r1 │ │ │ │ @ instruction: 0xf008e5da │ │ │ │ strbmi r0, [ip], ip │ │ │ │ @ instruction: 0xf88da908 │ │ │ │ str r3, [r9, #-33]! @ 0xffffffdf │ │ │ │ @@ -6165,16 +6165,16 @@ │ │ │ │ strcc r0, [sl, r8]! │ │ │ │ stmdaeq r8, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ stmib sp, {r0, r1, r3, ip, pc}^ │ │ │ │ @ instruction: 0xf7ff7109 │ │ │ │ @ instruction: 0xf04fbba7 │ │ │ │ @ instruction: 0xf04f0820 │ │ │ │ ldrb r0, [r6, -r5, lsl #18] │ │ │ │ - eorseq pc, r3, r8, lsr #24 │ │ │ │ - eorseq pc, r3, r4, ror #24 │ │ │ │ + eorseq pc, r3, r8, lsr sp @ │ │ │ │ + eorseq pc, r3, r4, ror sp @ │ │ │ │ cdpeq 0, 2, cr15, cr0, cr15, {2} │ │ │ │ stceq 0, cr15, [r5], {79} @ 0x4f │ │ │ │ bllt 0x1f5422c │ │ │ │ blcs 0x27b80 │ │ │ │ strcs sp, [r0, #-181] @ 0xffffff4b │ │ │ │ blvc 0x154fbec │ │ │ │ @ instruction: 0xf0438813 │ │ │ │ @@ -6182,26 +6182,26 @@ │ │ │ │ strteq fp, [r0], -r4, ror #2 │ │ │ │ movweq pc, #836 @ 0x344 @ │ │ │ │ rscsmi pc, lr, r0 │ │ │ │ cmnpmi pc, #35 @ p-variant is OBSOLETE @ 0x23 │ │ │ │ tstmi r8, #228, 18 @ 0x390000 │ │ │ │ blvc 0x154fc58 │ │ │ │ mvnsle r2, r0, lsl #24 │ │ │ │ - @ instruction: 0x71b8f64d │ │ │ │ + biceq pc, r8, lr, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - sbcsvc pc, r8, sp, asr #12 │ │ │ │ + rsceq pc, r8, lr, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ rsbscs r4, pc, #64, 22 @ 0x10000 │ │ │ │ - stc2l 2, cr15, [lr], #440 @ 0x1b8 │ │ │ │ + stc2l 2, cr15, [lr, #-440]! @ 0xfffffe48 │ │ │ │ movweq lr, #35758 @ 0x8bae │ │ │ │ sbcvs r2, r8, r0 │ │ │ │ addvs r0, fp, fp, lsl sl │ │ │ │ @ instruction: 0xf040e641 │ │ │ │ strbt r4, [r5], -r0, lsl #1 │ │ │ │ - stc2 2, cr15, [r0], #652 @ 0x28c │ │ │ │ + stc2 2, cr15, [r0, #-652]! @ 0xfffffd74 │ │ │ │ svceq 0x0006f1b9 │ │ │ │ @ instruction: 0xf1b9d00a │ │ │ │ @ instruction: 0xf47f0f05 │ │ │ │ @ instruction: 0xf018af5f │ │ │ │ svclt 0x00080f0c │ │ │ │ @ instruction: 0xf47fa908 │ │ │ │ @ instruction: 0xe654ae1b │ │ │ │ @@ -6210,60 +6210,60 @@ │ │ │ │ svclt 0x0008428b │ │ │ │ andle r4, r4, r4, lsl #5 │ │ │ │ orrmi r4, fp, r4, lsl #5 │ │ │ │ svcge 0x0030f4ff │ │ │ │ adcmi lr, lr, #8650752 @ 0x840000 │ │ │ │ svcge 0x002cf67f │ │ │ │ vaba.s8 d30, d14, d13 │ │ │ │ - vsubl.s8 q8, d0, d0 │ │ │ │ - @ instruction: 0xf64d022e │ │ │ │ - vorr.i32 , #12 @ 0x0000000c │ │ │ │ + vmov.i32 d17, #0 @ 0x00000000 │ │ │ │ + vhsub.s8 d16, d14, d30 │ │ │ │ + vmla.f d16, d0, d0[7] │ │ │ │ andls r0, r0, #-2147483637 @ 0x8000000b │ │ │ │ blmi 0x95e2e4 │ │ │ │ andscs pc, r6, #64, 4 │ │ │ │ - blx 0x1752bca │ │ │ │ - andseq pc, ip, #-536870908 @ 0xe0000004 │ │ │ │ + blx 0xff752bca │ │ │ │ + eorne pc, ip, #-536870908 @ 0xe0000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - cmppvc ip, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + msreq (UNDEF: 108), lr │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ strbmi r9, [r0], -r0, lsl #4 │ │ │ │ vpadd.i8 d20, d0, d13 │ │ │ │ vqsub.s64 d2, d7, d7 │ │ │ │ - vqdmulh.s , q7, │ │ │ │ - vmvn.i32 d16, #0 @ 0x00000000 │ │ │ │ - @ instruction: 0xf64d042e │ │ │ │ - vsra.s64 d23, d24, #64 │ │ │ │ + vqdmulh.s , q15, │ │ │ │ + vmls.i d17, d0, d0[0] │ │ │ │ + vshl.s8 d16, d30, d14 │ │ │ │ + vmla.f d16, d16, d0[2] │ │ │ │ blmi 0x6167d4 │ │ │ │ andcs r2, r0, fp, lsr #5 │ │ │ │ vshl.s64 d9, d0, d7 │ │ │ │ - @ instruction: 0xf1bcfb3f │ │ │ │ + @ instruction: 0xf1bcfbbf │ │ │ │ @ instruction: 0xf43f0f01 │ │ │ │ - @ instruction: 0xf64dab4b │ │ │ │ - vorr.i32 , #12 @ 0x0000000c │ │ │ │ + vqdmulh.s q13, q7, │ │ │ │ + vmla.f d16, d0, d0[7] │ │ │ │ blmi 0x4967f0 │ │ │ │ rscvc pc, r1, #1325400064 @ 0x4f000000 │ │ │ │ vhadd.s d9, d7, d0 │ │ │ │ - andcs pc, r0, r1, lsr fp @ │ │ │ │ - tstpmi r0, #82837504 @ p-variant is OBSOLETE @ 0x4f00000 │ │ │ │ + @ instruction: 0x2000fbb1 │ │ │ │ + msrpl CPSR_, #82837504 @ 0x4f00000 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - cmppvc ip, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + msreq (UNDEF: 108), lr │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ addsvc pc, r7, #1325400064 @ 0x4f000000 │ │ │ │ vhadd.s d9, d7, d0 │ │ │ │ - andcs pc, r0, r3, lsr #22 │ │ │ │ - cmppvc ip, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + andcs pc, r0, r3, lsr #23 │ │ │ │ + msreq (UNDEF: 108), lr │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ rsbcs r4, ip, #6144 @ 0x1800 │ │ │ │ vhadd.s d9, d7, d0 │ │ │ │ - svclt 0x0000fb19 │ │ │ │ - eorseq pc, r3, r0, asr ip @ │ │ │ │ - eorseq pc, r3, r4, ror #24 │ │ │ │ - eorseq pc, r3, r8, lsl #25 │ │ │ │ - eorseq pc, r3, r0, asr #24 │ │ │ │ - eorseq pc, r3, r4, ror ip @ │ │ │ │ + svclt 0x0000fb99 │ │ │ │ + eorseq pc, r3, r0, ror #26 │ │ │ │ + eorseq pc, r3, r4, ror sp @ │ │ │ │ + mlaseq r3, r8, sp, pc @ │ │ │ │ + eorseq pc, r3, r0, asr sp @ │ │ │ │ + eorseq pc, r3, r4, lsl #27 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0098f8cc │ │ │ │ pkhbtmi fp, r0, r1, lsl #1 │ │ │ │ vqrdmlsh.s q8, , d1[3] │ │ │ │ strtmi r5, [ip], -sl, lsl #14 │ │ │ │ @@ -6715,21 +6715,21 @@ │ │ │ │ @ instruction: 0xf1bb2600 │ │ │ │ @ instruction: 0xf0000f00 │ │ │ │ @ instruction: 0xf89c80b5 │ │ │ │ @ instruction: 0xf045000a │ │ │ │ strmi r0, [r1], -r0, asr #10 │ │ │ │ stmdacs r0, {r1, r2, r9, sl, lr} │ │ │ │ mrcge 4, 1, APSR_nzcv, cr9, cr15, {1} │ │ │ │ - cmppvc ip, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + msreq (UNDEF: 108), lr │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - rsbsvc pc, r8, sp, asr #12 │ │ │ │ + addeq pc, r8, lr, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf44f4bc0 │ │ │ │ vhsub.s32 , q15, q6 │ │ │ │ - tstpmi r3, #12779520 @ p-variant is OBSOLETE @ 0xc30000 │ │ │ │ + tstpmi r3, #1097728 @ p-variant is OBSOLETE @ 0x10c000 │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ movwcs fp, #7956 @ 0x1f14 │ │ │ │ @ instruction: 0xe7a84613 │ │ │ │ stmdale ip, {r2, r8, fp, sp} │ │ │ │ @ instruction: 0xf1b9aa06 │ │ │ │ andsle r0, r0, r6, lsl #30 │ │ │ │ blx 0x11faf0 │ │ │ │ @@ -6763,20 +6763,20 @@ │ │ │ │ @ instruction: 0xf0002905 │ │ │ │ bge 0x1b714c │ │ │ │ ldrdcc lr, [r2, -r2] │ │ │ │ @ instruction: 0xf1b9e7e1 │ │ │ │ suble r0, sp, r4, lsl #30 │ │ │ │ @ instruction: 0xf1b9d8f8 │ │ │ │ @ instruction: 0xf43f0f01 │ │ │ │ - @ instruction: 0xf64dac98 │ │ │ │ - vorr.i32 , #12 @ 0x0000000c │ │ │ │ + vfma.f32 d26, d30, d8 │ │ │ │ + vmla.f d16, d0, d0[7] │ │ │ │ blmi 0xfe4d7038 │ │ │ │ rscvc pc, r1, #1325400064 @ 0x4f000000 │ │ │ │ strls r4, [r0], #-1568 @ 0xfffff9e0 │ │ │ │ - @ instruction: 0xff0cf236 │ │ │ │ + @ instruction: 0xff8cf236 │ │ │ │ @ instruction: 0xf47f2b02 │ │ │ │ @ instruction: 0xf89cacef │ │ │ │ @ instruction: 0xf00e3002 │ │ │ │ bge 0x197bcc │ │ │ │ movweq pc, #4515 @ 0x11a3 @ │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ @ instruction: 0xf88d095b │ │ │ │ @@ -6808,21 +6808,21 @@ │ │ │ │ @ instruction: 0xf0002d00 │ │ │ │ ldrcs r8, [r8, #-135] @ 0xffffff79 │ │ │ │ ldreq r6, [r6, #-2192]! @ 0xfffff770 │ │ │ │ str r6, [r4, #2257] @ 0x8d1 │ │ │ │ andeq pc, ip, lr, lsl r0 @ │ │ │ │ bge 0x1c6884 │ │ │ │ stcge 4, cr15, [r8], {127} @ 0x7f │ │ │ │ - rscvc pc, ip, #80740352 @ 0x4d00000 │ │ │ │ + rscseq pc, ip, #-536870908 @ 0xe0000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - cmppvc ip, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + msreq (UNDEF: 108), lr │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ vhsub.s8 d25, d0, d0 │ │ │ │ blmi 0x191f488 │ │ │ │ - mrc2 2, 5, pc, cr0, cr6, {1} │ │ │ │ + @ instruction: 0xff30f236 │ │ │ │ @ instruction: 0xf04f4330 │ │ │ │ svclt 0x00140600 │ │ │ │ ldrtmi r2, [r0], -r1 │ │ │ │ @ instruction: 0xf002e51a │ │ │ │ strmi r0, [r9], ip, lsl #8 │ │ │ │ @ instruction: 0xf88daa0a │ │ │ │ strbt r6, [r8], #-41 @ 0xffffffd7 │ │ │ │ @@ -6912,95 +6912,95 @@ │ │ │ │ cdpeq 0, 2, cr15, cr0, cr15, {2} │ │ │ │ stmdbeq r5, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ bllt 0x894db4 │ │ │ │ tstcs r5, r0, lsr #4 │ │ │ │ @ instruction: 0x465ee552 │ │ │ │ adcle r2, sp, r0, lsl #28 │ │ │ │ strbt r2, [ip], -r0, lsl #10 │ │ │ │ - eorseq pc, r3, r8, lsr #24 │ │ │ │ - eorseq pc, r3, r0, asr #24 │ │ │ │ - eorseq pc, r3, r4, ror #24 │ │ │ │ + eorseq pc, r3, r8, lsr sp @ │ │ │ │ + eorseq pc, r3, r0, asr sp @ │ │ │ │ + eorseq pc, r3, r4, ror sp @ │ │ │ │ mulcc sp, ip, r8 │ │ │ │ @ instruction: 0x2000f8bc │ │ │ │ addeq pc, r1, #66 @ 0x42 │ │ │ │ andcs pc, r0, ip, lsr #17 │ │ │ │ ldreq fp, [sp], -r3, lsl #3 │ │ │ │ andeq pc, r0, #201326593 @ 0xc000001 │ │ │ │ ldrbmi pc, [lr, #5]! @ │ │ │ │ rsbsmi pc, pc, #34 @ 0x22 │ │ │ │ b 0x1159568 │ │ │ │ vrhadd.u8 d16, d3, d2 │ │ │ │ ldr r0, [r5], r0, lsl #6 │ │ │ │ mulcc sp, ip, r8 │ │ │ │ mvnle r2, r0, lsl #22 │ │ │ │ - @ instruction: 0x71b8f64d │ │ │ │ + biceq pc, r8, lr, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - sbcsvc pc, r8, sp, asr #12 │ │ │ │ + rsceq pc, r8, lr, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ rsbscs r4, pc, #56, 22 @ 0xe000 │ │ │ │ - @ instruction: 0xff1af26d │ │ │ │ + @ instruction: 0xff9af26d │ │ │ │ movweq pc, #4366 @ 0x110e @ │ │ │ │ b 0x10d9994 │ │ │ │ beq 0xfffebb48 │ │ │ │ smullsvs r6, r7, r3, r0 │ │ │ │ @ instruction: 0xf041e631 │ │ │ │ ldrbt r4, [r8], -r0, lsl #3 │ │ │ │ andle r2, fp, r6, lsl #18 │ │ │ │ @ instruction: 0xf47f2905 │ │ │ │ @ instruction: 0xf012ae82 │ │ │ │ svclt 0x00080f0c │ │ │ │ @ instruction: 0xf47faa0a │ │ │ │ pkhbt sl, r7, r3, lsl #28 │ │ │ │ - cdp2 2, 11, cr15, cr14, cr2, {5} │ │ │ │ + @ instruction: 0xff3ef2a2 │ │ │ │ movwmi lr, #35293 @ 0x89dd │ │ │ │ andeq lr, ip, #3620864 @ 0x374000 │ │ │ │ svclt 0x00084293 │ │ │ │ andle r4, r4, r4, lsl #5 │ │ │ │ orrsmi r4, r3, r4, lsl #5 │ │ │ │ mcrge 4, 2, pc, cr7, cr15, {7} @ │ │ │ │ adcmi lr, pc, #56, 12 @ 0x3800000 │ │ │ │ mcrge 6, 2, pc, cr3, cr15, {3} @ │ │ │ │ vmin.s8 d30, d14, d20 │ │ │ │ - vsubl.s8 q8, d0, d0 │ │ │ │ - @ instruction: 0xf64d022e │ │ │ │ - vorr.i32 , #12 @ 0x0000000c │ │ │ │ + vmov.i32 d17, #0 @ 0x00000000 │ │ │ │ + vhsub.s8 d16, d14, d30 │ │ │ │ + vmla.f d16, d0, d0[7] │ │ │ │ andls r0, r0, #-2147483637 @ 0x8000000b │ │ │ │ blmi 0x75ee8c │ │ │ │ andscs pc, r6, #64, 4 │ │ │ │ - stc2 2, cr15, [r8, #216] @ 0xd8 │ │ │ │ - andseq pc, ip, #-536870908 @ 0xe0000004 │ │ │ │ + mcr2 2, 0, pc, cr8, cr6, {1} @ │ │ │ │ + eorne pc, ip, #-536870908 @ 0xe0000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - cmppvc ip, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + msreq (UNDEF: 108), lr │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ vhsub.s8 d25, d0, d0 │ │ │ │ blmi 0x55f708 │ │ │ │ - ldc2l 2, cr15, [sl, #-216]! @ 0xffffff28 │ │ │ │ - ldrteq pc, [r0], #-590 @ 0xfffffdb2 @ │ │ │ │ + ldc2l 2, cr15, [sl, #216]! @ 0xd8 │ │ │ │ + strbne pc, [r0], #-590 @ 0xfffffdb2 @ │ │ │ │ strteq pc, [lr], #-704 @ 0xfffffd40 │ │ │ │ - @ instruction: 0x71b8f64d │ │ │ │ + biceq pc, r8, lr, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ adccs r4, fp, #16, 22 @ 0x4000 │ │ │ │ strls r2, [r0], #-0 │ │ │ │ - stc2l 2, cr15, [ip, #-216]! @ 0xffffff28 │ │ │ │ + stc2l 2, cr15, [ip, #216]! @ 0xd8 │ │ │ │ @ instruction: 0xf64f2000 │ │ │ │ - vorr.i32 d20, #0 @ 0x00000000 │ │ │ │ - @ instruction: 0xf64d0333 │ │ │ │ - vorr.i32 , #12 @ 0x0000000c │ │ │ │ + vsubw.s8 , q0, d16 │ │ │ │ + vcge.s8 d16, d14, d19 │ │ │ │ + vmla.f d16, d0, d0[7] │ │ │ │ vst4.8 {d16,d18,d20,d22}, [pc :128], lr │ │ │ │ mulls r0, r7, r2 │ │ │ │ - ldc2l 2, cr15, [lr, #-216] @ 0xffffff28 │ │ │ │ - @ instruction: 0xf64d2000 │ │ │ │ - vorr.i32 , #12 @ 0x0000000c │ │ │ │ + ldc2l 2, cr15, [lr, #216] @ 0xd8 │ │ │ │ + vhadd.s8 d18, d14, d0 │ │ │ │ + vmla.f d16, d0, d0[7] │ │ │ │ blmi 0x1573ac │ │ │ │ andls r2, r0, ip, ror #4 │ │ │ │ - ldc2l 2, cr15, [r4, #-216] @ 0xffffff28 │ │ │ │ - eorseq pc, r3, r0, asr ip @ │ │ │ │ - eorseq pc, r3, r4, ror #24 │ │ │ │ - eorseq pc, r3, r8, lsl #25 │ │ │ │ - eorseq pc, r3, r4, ror ip @ │ │ │ │ + ldc2l 2, cr15, [r4, #216] @ 0xd8 │ │ │ │ + eorseq pc, r3, r0, ror #26 │ │ │ │ + eorseq pc, r3, r4, ror sp @ │ │ │ │ + mlaseq r3, r8, sp, pc @ │ │ │ │ + eorseq pc, r3, r4, lsl #27 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ ldcmi 0, cr11, [sp], #576 @ 0x240 │ │ │ │ b 0x13e0724 │ │ │ │ @ instruction: 0xf3c03ed0 │ │ │ │ @@ -7407,21 +7407,21 @@ │ │ │ │ vrshl.s8 d4, d2, d0 │ │ │ │ ldrcs r8, [r0], #-433 @ 0xfffffe4f │ │ │ │ @ instruction: 0xf1ba2300 │ │ │ │ suble r0, r8, r0, lsl #30 │ │ │ │ @ instruction: 0xf0447a90 │ │ │ │ strmi r0, [r3], -r0, asr #8 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ - @ instruction: 0xf64dae86 │ │ │ │ - vorr.i32 , #12 @ 0x0000000c │ │ │ │ - @ instruction: 0xf64d012e │ │ │ │ - vmvn.i32 , #8 @ 0x00000008 │ │ │ │ + vceq.f32 d26, d30, d6 │ │ │ │ + vmla.f d16, d0, d0[7] │ │ │ │ + vrhadd.s8 d16, d14, d30 │ │ │ │ + vaddl.s8 q8, d16, d8 │ │ │ │ blmi 0xfee97650 │ │ │ │ sbcvc pc, ip, #1325400064 @ 0x4f000000 │ │ │ │ - blx 0x16d3f56 │ │ │ │ + blx 0xff6d3f56 │ │ │ │ @ instruction: 0xf04f430b │ │ │ │ svclt 0x00140100 │ │ │ │ strmi r2, [fp], -r1, lsl #6 │ │ │ │ @ instruction: 0xf1b9e7a3 │ │ │ │ eorle r0, r8, r4, lsl #30 │ │ │ │ mvnhi pc, r0, asr #4 │ │ │ │ stmdavc sp, {r3, r6, r7, fp, sp, lr}^ │ │ │ │ @@ -7446,22 +7446,22 @@ │ │ │ │ stmdavc sp, {r0, r4, r5, r6, r7, r9, sl, sp, lr, pc}^ │ │ │ │ stccs 5, cr14, [r0], {114} @ 0x72 │ │ │ │ rscshi pc, r8, r0 │ │ │ │ stmvs r8, {r3, r4, sl, sp} │ │ │ │ @ instruction: 0xf018e730 │ │ │ │ svclt 0x0018000c │ │ │ │ @ instruction: 0xf47fa906 │ │ │ │ - @ instruction: 0xf64dad3d │ │ │ │ - vmlal.s , d16, d0[7] │ │ │ │ - @ instruction: 0xf64d022e │ │ │ │ - vorr.i32 , #12 @ 0x0000000c │ │ │ │ + vmla.f32 d26, d14, d29 │ │ │ │ + vrshr.s64 q8, q14, #64 │ │ │ │ + vhsub.s8 d16, d14, d30 │ │ │ │ + vmla.f d16, d0, d0[7] │ │ │ │ andls r0, r0, #-2147483637 @ 0x8000000b │ │ │ │ andscs pc, r2, #64, 4 │ │ │ │ vpadd.i d4, d22, d2 │ │ │ │ - teqpmi r8, #2932736 @ p-variant is OBSOLETE @ 0x2cc000 │ │ │ │ + teqpmi r8, #208896 @ p-variant is OBSOLETE @ 0x33000 │ │ │ │ streq pc, [r0, -pc, asr #32] │ │ │ │ andcs fp, r1, r4, lsl pc │ │ │ │ ldrb r4, [r8, #1592] @ 0x638 │ │ │ │ andeq pc, ip, r0 │ │ │ │ stmdbge sl, {r0, r4, r6, r7, r9, sl, lr} │ │ │ │ eorcc pc, r9, sp, lsl #17 │ │ │ │ @ instruction: 0x4663e51d │ │ │ │ @@ -7598,40 +7598,40 @@ │ │ │ │ @ instruction: 0xf7ff2008 │ │ │ │ mlacs r0, fp, fp, fp │ │ │ │ beq 0x1939ac │ │ │ │ @ instruction: 0xf04fe75a │ │ │ │ @ instruction: 0xf04f0820 │ │ │ │ @ instruction: 0xf7ff0905 │ │ │ │ svclt 0x0000bb76 │ │ │ │ - eorseq pc, r3, r8, lsr #24 │ │ │ │ - eorseq pc, r3, r4, ror #24 │ │ │ │ + eorseq pc, r3, r8, lsr sp @ │ │ │ │ + eorseq pc, r3, r4, ror sp @ │ │ │ │ blcs 0x291d8 │ │ │ │ strcs sp, [r0], #-184 @ 0xffffff48 │ │ │ │ blvc 0x159125c │ │ │ │ @ instruction: 0xf0438813 │ │ │ │ andshi r0, r3, r1, lsl #7 │ │ │ │ strteq fp, [r8], -r5, ror #2 │ │ │ │ movweq pc, #837 @ 0x345 @ │ │ │ │ rscsmi pc, lr, r0 │ │ │ │ cmnpmi pc, #35 @ p-variant is OBSOLETE @ 0x23 │ │ │ │ tstmi r8, #3883008 @ 0x3b4000 │ │ │ │ blvc 0x15912c4 │ │ │ │ mvnsle r2, r0, lsl #26 │ │ │ │ - @ instruction: 0x71b8f64d │ │ │ │ + biceq pc, r8, lr, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - sbcsvc pc, r8, sp, asr #12 │ │ │ │ + rsceq pc, r8, lr, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ rsbscs r4, pc, #64512 @ 0xfc00 │ │ │ │ - @ instruction: 0xf9c2f26d │ │ │ │ + blx 0x10d4284 │ │ │ │ movweq lr, #60328 @ 0xeba8 │ │ │ │ sbcvs r2, r8, r0 │ │ │ │ addvs r0, fp, fp, lsl lr │ │ │ │ @ instruction: 0xf040e647 │ │ │ │ strbt r4, [sl], -r0, lsl #1 │ │ │ │ - @ instruction: 0xf974f2a2 │ │ │ │ + @ instruction: 0xf9f4f2a2 │ │ │ │ svceq 0x0006f1ba │ │ │ │ @ instruction: 0xf1bad00a │ │ │ │ @ instruction: 0xf47f0f05 │ │ │ │ @ instruction: 0xf010af62 │ │ │ │ svclt 0x00080f0c │ │ │ │ @ instruction: 0xf47fa90a │ │ │ │ ldrb sl, [r9], -r1, lsr #28 │ │ │ │ @@ -7640,59 +7640,59 @@ │ │ │ │ svclt 0x0008428b │ │ │ │ andle r4, r4, r4, lsl #5 │ │ │ │ orrmi r4, fp, r4, lsl #5 │ │ │ │ svcge 0x0033f4ff │ │ │ │ ldrbmi lr, [r6, #-1828]! @ 0xfffff8dc │ │ │ │ svcge 0x002ff67f │ │ │ │ vabd.s8 d30, d14, d16 │ │ │ │ - vsubl.s8 q8, d0, d0 │ │ │ │ - @ instruction: 0xf64d022e │ │ │ │ - vorr.i32 , #12 @ 0x0000000c │ │ │ │ + vmov.i32 d17, #0 @ 0x00000000 │ │ │ │ + vhsub.s8 d16, d14, d30 │ │ │ │ + vmla.f d16, d0, d0[7] │ │ │ │ andls r0, r0, #-2147483637 @ 0x8000000b │ │ │ │ blmi 0x91f93c │ │ │ │ andscs pc, r6, #64, 4 │ │ │ │ - @ instruction: 0xf830f236 │ │ │ │ - andseq pc, ip, #-536870908 @ 0xe0000004 │ │ │ │ + @ instruction: 0xf8b0f236 │ │ │ │ + eorne pc, ip, #-536870908 @ 0xe0000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - cmppvc ip, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + msreq (UNDEF: 108), lr │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ vhsub.s8 d25, d0, d0 │ │ │ │ blmi 0x7201b8 │ │ │ │ - @ instruction: 0xf822f236 │ │ │ │ - ldrteq pc, [r0], #-590 @ 0xfffffdb2 @ │ │ │ │ + @ instruction: 0xf8a2f236 │ │ │ │ + strbne pc, [r0], #-590 @ 0xfffffdb2 @ │ │ │ │ strteq pc, [lr], #-704 @ 0xfffffd40 │ │ │ │ - @ instruction: 0x71b8f64d │ │ │ │ + biceq pc, r8, lr, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ adccs r4, fp, #23552 @ 0x5c00 │ │ │ │ strls r2, [r0], #-0 │ │ │ │ - @ instruction: 0xf814f236 │ │ │ │ + @ instruction: 0xf894f236 │ │ │ │ svceq 0x0001f1b9 │ │ │ │ blge 0x10d4a80 │ │ │ │ - cmppvc ip, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + msreq (UNDEF: 108), lr │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xf44f4b11 │ │ │ │ andls r7, r0, r1, ror #5 │ │ │ │ - @ instruction: 0xf806f236 │ │ │ │ + @ instruction: 0xf886f236 │ │ │ │ @ instruction: 0xf64f2000 │ │ │ │ - vorr.i32 d20, #0 @ 0x00000000 │ │ │ │ - @ instruction: 0xf64d0333 │ │ │ │ - vorr.i32 , #12 @ 0x0000000c │ │ │ │ + vsubw.s8 , q0, d16 │ │ │ │ + vcge.s8 d16, d14, d19 │ │ │ │ + vmla.f d16, d0, d0[7] │ │ │ │ vst4.8 {d16,d18,d20,d22}, [pc :128], lr │ │ │ │ mulls r0, r7, r2 │ │ │ │ - @ instruction: 0xfff8f235 │ │ │ │ - @ instruction: 0xf64d2000 │ │ │ │ - vorr.i32 , #12 @ 0x0000000c │ │ │ │ + @ instruction: 0xf878f236 │ │ │ │ + vhadd.s8 d18, d14, d0 │ │ │ │ + vmla.f d16, d0, d0[7] │ │ │ │ blmi 0x197e78 │ │ │ │ andls r2, r0, ip, ror #4 │ │ │ │ - @ instruction: 0xffeef235 │ │ │ │ - eorseq pc, r3, r0, asr ip @ │ │ │ │ - eorseq pc, r3, r4, ror #24 │ │ │ │ - eorseq pc, r3, r8, lsl #25 │ │ │ │ - eorseq pc, r3, r0, asr #24 │ │ │ │ - eorseq pc, r3, r4, ror ip @ │ │ │ │ + @ instruction: 0xf86ef236 │ │ │ │ + eorseq pc, r3, r0, ror #26 │ │ │ │ + eorseq pc, r3, r4, ror sp @ │ │ │ │ + mlaseq r3, r8, sp, pc @ │ │ │ │ + eorseq pc, r3, r0, asr sp @ │ │ │ │ + eorseq pc, r3, r4, lsl #27 │ │ │ │ strmi r7, [r3], -r2, lsl #16 │ │ │ │ bcs 0x1661e8 │ │ │ │ ldm pc, {r1, r2, r3, r5, r6, fp, ip, lr, pc}^ @ │ │ │ │ eorscs pc, fp, #2 │ │ │ │ movweq r3, #12578 @ 0x3122 │ │ │ │ ldrdgt lr, [r2, -r0] │ │ │ │ @ instruction: 0xf6c72200 │ │ │ │ @@ -7748,20 +7748,20 @@ │ │ │ │ vqsub.s8 d22, d16, d0 │ │ │ │ ldrb r3, [r0, r9, ror #24]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeb6eccc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ vhadd.s8 d18, d14, d0 │ │ │ │ - vmla.f d16, d0, d0[3] │ │ │ │ + vorr.i32 , #12 @ 0x0000000c │ │ │ │ blmi 0xd7f98 │ │ │ │ rscvs pc, sl, #64, 4 │ │ │ │ vhadd.s d9, d5, d0 │ │ │ │ - svclt 0x0000ff5d │ │ │ │ - eorseq pc, r3, r0, lsr #25 │ │ │ │ + svclt 0x0000ffdd │ │ │ │ + ldrhteq pc, [r3], -r0 @ │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ push {r7, sl, fp, ip, lr} │ │ │ │ bl 0xfeb6babc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addslt r0, pc, r0, ror #30 │ │ │ │ ldrmi r2, [r5], -r0, lsl #2 │ │ │ │ @ instruction: 0x2328e9cd │ │ │ │ @@ -8609,20 +8609,20 @@ │ │ │ │ blge 0x439550 │ │ │ │ andvc lr, r2, #3457024 @ 0x34c000 │ │ │ │ bls 0x192790 │ │ │ │ @ instruction: 0xf0002a04 │ │ │ │ ldmle r7!, {r0, r4, r7, pc}^ │ │ │ │ bcs 0x7f05c │ │ │ │ bge 0xc95948 │ │ │ │ - cmppvc ip, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + msreq (UNDEF: 108), lr │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xf44f4bd0 │ │ │ │ ldrtmi r7, [r8], -r1, ror #5 │ │ │ │ vabd.s d9, d5, d0 │ │ │ │ - stmdbcs r2, {r0, r5, r7, fp, ip, sp, lr, pc} │ │ │ │ + stmdbcs r2, {r0, r5, r8, fp, ip, sp, lr, pc} │ │ │ │ bge 0xfef95a64 │ │ │ │ mulcc r2, fp, r8 │ │ │ │ @ instruction: 0xf1a39a02 │ │ │ │ blx 0xfecd9478 │ │ │ │ @ instruction: 0xf002f383 │ │ │ │ ldmdbeq fp, {r2, r3, r8, r9, sl}^ │ │ │ │ subcc pc, r1, sp, lsl #17 │ │ │ │ @@ -8684,22 +8684,22 @@ │ │ │ │ tstls sp, r8, lsl #4 │ │ │ │ ldr r9, [ip, #270] @ 0x10e │ │ │ │ @ instruction: 0xf7ff785b │ │ │ │ blls 0xc7298 │ │ │ │ smuadeq ip, r3, r0 │ │ │ │ blge 0x4485d4 │ │ │ │ bge 0x655b74 │ │ │ │ - rscvc pc, ip, #80740352 @ 0x4d00000 │ │ │ │ + rscseq pc, ip, #-536870908 @ 0xe0000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - cmppvc ip, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + msreq (UNDEF: 108), lr │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ ldrtmi r9, [r8], -r0, lsl #4 │ │ │ │ vqdmulh.s d20, d16, d3 │ │ │ │ vqsub.s64 d2, d5, d2 │ │ │ │ - ldmdbcs pc!, {r0, r1, r2, fp, ip, sp, lr, pc}^ @ │ │ │ │ + ldmdbcs pc!, {r0, r1, r2, r7, fp, ip, sp, lr, pc}^ @ │ │ │ │ @ instruction: 0x81b7f300 │ │ │ │ teqpeq pc, r1, lsl r0 @ p-variant is OBSOLETE @ │ │ │ │ rscshi pc, r2, r0 │ │ │ │ @ instruction: 0x464b461f │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ streq pc, [r0, #-417]! @ 0xfffffe5f │ │ │ │ @ instruction: 0xf1c19209 │ │ │ │ @@ -8820,16 +8820,16 @@ │ │ │ │ @ instruction: 0x2120e413 │ │ │ │ tstcs r5, r2, lsl #2 │ │ │ │ strb r9, [r3, r5, lsl #2]! │ │ │ │ strmi r4, [r9], ip, asr #13 │ │ │ │ @ instruction: 0x4641461c │ │ │ │ @ instruction: 0x46c84615 │ │ │ │ blt 0xbd6b94 │ │ │ │ - eorseq pc, r3, r8, lsl #26 │ │ │ │ - ldrhteq pc, [r3], -r4 @ │ │ │ │ + eorseq pc, r3, r8, lsl lr @ │ │ │ │ + eorseq pc, r3, r4, asr #27 │ │ │ │ stmdbeq r1, {r1, r2, r3, r4, r6, r9, fp, sp, lr, pc} │ │ │ │ adcshi pc, ip, r0, asr #32 │ │ │ │ tsteq r4, r5, asr sl │ │ │ │ @ instruction: 0xf64bbf04 │ │ │ │ @ instruction: 0xf6cf7191 │ │ │ │ strdle r7, [r0], -pc @ │ │ │ │ mcr2 10, 4, pc, cr4, cr4, {5} @ │ │ │ │ @@ -9021,79 +9021,79 @@ │ │ │ │ svceq 0x0006f1be │ │ │ │ @ instruction: 0xf1bed00c │ │ │ │ @ instruction: 0xf47f0f05 │ │ │ │ @ instruction: 0xf014acb5 │ │ │ │ svclt 0x00080f0c │ │ │ │ @ instruction: 0xf47fab16 │ │ │ │ ldrt sl, [fp], #3112 @ 0xc28 │ │ │ │ - cdp2 2, 8, cr15, cr8, cr0, {5} │ │ │ │ + @ instruction: 0xff08f2a0 │ │ │ │ tstpl r2, #3620864 @ 0x374000 │ │ │ │ @ instruction: 0x4118e9dd │ │ │ │ svclt 0x0008428b │ │ │ │ andle r4, r4, r5, lsr #5 │ │ │ │ orrmi r4, fp, r5, lsr #5 │ │ │ │ stclge 4, cr15, [sp], #-1020 @ 0xfffffc04 │ │ │ │ ldmib sp, {r1, r2, r3, r4, r6, sl, sp, lr, pc}^ │ │ │ │ ldmib sp, {r2, r4, r8, r9, ip, lr}^ │ │ │ │ addmi r4, fp, #-2147483642 @ 0x80000006 │ │ │ │ adcmi fp, r5, #8, 30 │ │ │ │ ldrmi sp, [r0, #498] @ 0x1f2 │ │ │ │ stclge 6, cr15, [r1], #-508 @ 0xfffffe04 │ │ │ │ vqshl.s8 q15, q1, q7 │ │ │ │ - vsubl.s8 q8, d0, d0 │ │ │ │ - @ instruction: 0xf64d022e │ │ │ │ - vorr.i32 , #12 @ 0x0000000c │ │ │ │ + vmov.i32 d17, #0 @ 0x00000000 │ │ │ │ + vhsub.s8 d16, d14, d30 │ │ │ │ + vmla.f d16, d0, d0[7] │ │ │ │ andls r0, r0, #-2147483637 @ 0x8000000b │ │ │ │ blmi 0xa20f08 │ │ │ │ andscs pc, r6, #64, 4 │ │ │ │ - stc2l 2, cr15, [sl, #-208] @ 0xffffff30 │ │ │ │ - ldrteq pc, [r0], #-590 @ 0xfffffdb2 @ │ │ │ │ + stc2l 2, cr15, [sl, #208] @ 0xd0 │ │ │ │ + strbne pc, [r0], #-590 @ 0xfffffdb2 @ │ │ │ │ strteq pc, [lr], #-704 @ 0xfffffd40 │ │ │ │ - @ instruction: 0x71b8f64d │ │ │ │ + biceq pc, r8, lr, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ adccs r4, fp, #34816 @ 0x8800 │ │ │ │ strls r2, [r0], #-0 │ │ │ │ - ldc2 2, cr15, [ip, #-208]! @ 0xffffff30 │ │ │ │ - andseq pc, ip, #-536870908 @ 0xe0000004 │ │ │ │ + ldc2 2, cr15, [ip, #208]! @ 0xd0 │ │ │ │ + eorne pc, ip, #-536870908 @ 0xe0000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - cmppvc ip, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + msreq (UNDEF: 108), lr │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ strtmi r9, [r0], -r0, lsl #4 │ │ │ │ vpadd.i8 d20, d0, d9 │ │ │ │ vqsub.s64 d2, d4, d7 │ │ │ │ - andcs pc, r0, sp, lsr #26 │ │ │ │ - cmppvc ip, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + andcs pc, r0, sp, lsr #27 │ │ │ │ + msreq (UNDEF: 108), lr │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ rsbcs r4, ip, #22528 @ 0x5800 │ │ │ │ vhadd.s d9, d4, d0 │ │ │ │ - @ instruction: 0xf64dfd23 │ │ │ │ - vsra.s64 d23, d24, #64 │ │ │ │ - @ instruction: 0xf64d012e │ │ │ │ - vshr.s64 , q4, #64 │ │ │ │ + vadd.f32 d31, d30, d19 │ │ │ │ + vmla.f d16, d16, d0[2] │ │ │ │ + vrhadd.s8 d16, d14, d30 │ │ │ │ + vmla.i d16, d16, d0[6] │ │ │ │ blmi 0x459028 │ │ │ │ vqsub.s32 q9, , │ │ │ │ - andcs pc, r0, pc, ror #28 │ │ │ │ - cmppvc ip, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + andcs pc, r0, pc, ror #29 │ │ │ │ + msreq (UNDEF: 108), lr │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xf44f4b0d │ │ │ │ mulls r0, r7, r2 │ │ │ │ - stc2 2, cr15, [ip, #-208] @ 0xffffff30 │ │ │ │ - cmppvc ip, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + stc2 2, cr15, [ip, #208] @ 0xd0 │ │ │ │ + msreq (UNDEF: 108), lr │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - rsbsvc pc, r8, sp, asr #12 │ │ │ │ + addeq pc, r8, lr, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf44f4b07 │ │ │ │ vhsub.s32 , , q6 │ │ │ │ - svclt 0x0000fe57 │ │ │ │ - ldrhteq pc, [r3], -r4 @ │ │ │ │ - eorseq pc, r3, r8, lsl #25 │ │ │ │ - eorseq pc, r3, r4, asr #25 │ │ │ │ - eorseq pc, r3, r0, asr ip @ │ │ │ │ - ldrsbteq pc, [r3], -r8 @ │ │ │ │ - ldrshteq pc, [r3], -r0 @ │ │ │ │ + svclt 0x0000fed7 │ │ │ │ + eorseq pc, r3, r4, asr #27 │ │ │ │ + mlaseq r3, r8, sp, pc @ │ │ │ │ + ldrsbteq pc, [r3], -r4 @ │ │ │ │ + eorseq pc, r3, r0, ror #26 │ │ │ │ + eorseq pc, r3, r8, ror #27 │ │ │ │ + eorseq pc, r3, r0, lsl #28 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0098f8cc │ │ │ │ @ instruction: 0x2600b091 │ │ │ │ svceq 0x00c54bb4 │ │ │ │ vmov.i32 d20, #-2080374784 @ 0x84000000 │ │ │ │ @@ -9142,15 +9142,15 @@ │ │ │ │ svclt 0x00210307 │ │ │ │ b 0x13db198 │ │ │ │ b 0x10f7790 │ │ │ │ stmdaeq r9, {r0, r6, r7, ip, sp, lr}^ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xf04fbf38 │ │ │ │ vmla.i32 d16, d1, d0 │ │ │ │ - strmi pc, [r6], -r5, lsr #29 │ │ │ │ + strmi pc, [r6], -r5, lsr #30 │ │ │ │ @ instruction: 0x46484694 │ │ │ │ movw pc, #27557 @ 0x6ba5 @ │ │ │ │ blx 0x16a876 │ │ │ │ bl 0x1ca5cb8 │ │ │ │ andsle r0, r5, #-1073741824 @ 0xc0000000 │ │ │ │ stmdbeq r9, {r0, r2, r4, r8, r9, fp, sp, lr, pc} │ │ │ │ tstpeq r0, pc, asr #32 @ p-variant is OBSOLETE │ │ │ │ @@ -9162,15 +9162,15 @@ │ │ │ │ tstpeq r1, r1 @ p-variant is OBSOLETE │ │ │ │ tstcs r0, r8, lsr #30 │ │ │ │ @ instruction: 0xf0402900 │ │ │ │ mcrcc 0, 0, r8, cr1, cr6, {6} │ │ │ │ @ instruction: 0x000eebb0 │ │ │ │ bl 0x1b2a9d4 │ │ │ │ movwcs r0, #259 @ 0x103 │ │ │ │ - cdp2 2, 7, cr15, cr12, cr1, {3} │ │ │ │ + cdp2 2, 15, cr15, cr12, cr1, {3} │ │ │ │ andcs r4, r0, r3, lsl #12 │ │ │ │ ldrmi r4, [r1], sl, lsl #13 │ │ │ │ vmlagt.f64 d15, d19, d21 │ │ │ │ blx 0x16a686 │ │ │ │ bl 0x1cd490c │ │ │ │ @ instruction: 0xd3220b0e │ │ │ │ svclt 0x000845ce │ │ │ │ @@ -9393,21 +9393,21 @@ │ │ │ │ subsle r0, pc, r1, lsl #30 │ │ │ │ andscc pc, r9, sp, lsl #17 │ │ │ │ vst2.8 {d24-d25}, [r3 :128], r3 │ │ │ │ eorhi r4, r3, r0, lsl #7 │ │ │ │ cmple ip, r0, lsl #16 │ │ │ │ svceq 0x0004f1bc │ │ │ │ vhadd.s8 , q7, q0 │ │ │ │ - vmov.i32 q8, #3072 @ 0x00000c00 │ │ │ │ - @ instruction: 0xf64d022e │ │ │ │ - vorr.i32 , #12 @ 0x0000000c │ │ │ │ + vmlal.s , d0, d0[7] │ │ │ │ + vhsub.s8 d16, d14, d30 │ │ │ │ + vmla.f d16, d0, d0[7] │ │ │ │ andls r0, r0, #-2147483637 @ 0x8000000b │ │ │ │ blmi 0xfe8214a0 │ │ │ │ andscc pc, fp, #64, 4 │ │ │ │ - blx 0x1fd5d78 │ │ │ │ + blx 0xfffd5d78 │ │ │ │ movweq lr, #35417 @ 0x8a59 │ │ │ │ orrhi pc, r4, r0 │ │ │ │ subsle r2, r3, r0, lsl #16 │ │ │ │ stmdacs r1, {r0, r2, fp, ip, sp} │ │ │ │ bl 0xfeb492d8 │ │ │ │ tstcs r0, lr, lsl #6 │ │ │ │ andcs r2, r1, r0, lsl #2 │ │ │ │ @@ -9416,21 +9416,21 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ stmib r2, {r3, r4, r7, r8, r9, sl, fp, ip, sp, pc}^ │ │ │ │ tstcs r0, r2, lsl #2 │ │ │ │ @ instruction: 0xb3289803 │ │ │ │ @ instruction: 0xf0417aa0 │ │ │ │ strmi r0, [r3], -r0, asr #2 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ - @ instruction: 0xf64dae8d │ │ │ │ - vorr.i32 , #12 @ 0x0000000c │ │ │ │ - @ instruction: 0xf64d012e │ │ │ │ - vmvn.i32 , #8 @ 0x00000008 │ │ │ │ + vceq.f32 d26, d30, d13 │ │ │ │ + vmla.f d16, d0, d0[7] │ │ │ │ + vrhadd.s8 d16, d14, d30 │ │ │ │ + vaddl.s8 q8, d16, d8 │ │ │ │ blmi 0xfe2995b4 │ │ │ │ sbcvc pc, ip, #1325400064 @ 0x4f000000 │ │ │ │ - blx 0xfea55eb2 │ │ │ │ + stc2 2, cr15, [r8], #-428 @ 0xfffffe54 │ │ │ │ blcs 0x8011c │ │ │ │ ldmdavc r7, {r2, r4, r5, r8, ip, lr, pc}^ │ │ │ │ strmi r2, [r3], -r0 │ │ │ │ @ instruction: 0x462be67c │ │ │ │ streq lr, [r9, #-2846] @ 0xfffff4e2 │ │ │ │ streq lr, [r8, #-2908] @ 0xfffff4a4 │ │ │ │ movwcs fp, #7976 @ 0x1f28 │ │ │ │ @@ -9558,16 +9558,16 @@ │ │ │ │ @ instruction: 0xf04f0840 │ │ │ │ movwls r0, #22560 @ 0x5820 │ │ │ │ @ instruction: 0xf048e485 │ │ │ │ tstcs r4, r4, lsl #4 │ │ │ │ stceq 0, cr15, [r2], {79} @ 0x4f │ │ │ │ ldrdcs lr, [r0, -fp] │ │ │ │ svclt 0x0000e708 │ │ │ │ - eorseq pc, r3, ip, lsl sp @ │ │ │ │ - eorseq pc, r3, r8, lsr #24 │ │ │ │ + eorseq pc, r3, ip, lsr #28 │ │ │ │ + eorseq pc, r3, r8, lsr sp @ │ │ │ │ @ instruction: 0xf182fab2 │ │ │ │ @ instruction: 0xf101424f │ │ │ │ blx 0x9a3b4 │ │ │ │ blx 0x8d5b3c │ │ │ │ teqpmi r9, #1835008 @ p-variant is OBSOLETE @ 0x1c0000 │ │ │ │ svceq 0x00c7409a │ │ │ │ @ instruction: 0xf06f920c │ │ │ │ @@ -9600,76 +9600,76 @@ │ │ │ │ movwcs lr, #22341 @ 0x5745 │ │ │ │ stmdaeq r0!, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ ldrt r9, [r0], #-773 @ 0xfffffcfb │ │ │ │ blcs 0x403c8 │ │ │ │ smlatbcs r0, sp, r0, sp │ │ │ │ blvc 0x1a131f4 │ │ │ │ @ instruction: 0xf47f2f00 │ │ │ │ - @ instruction: 0xf64dadcd │ │ │ │ - vsra.s64 d23, d24, #64 │ │ │ │ - @ instruction: 0xf64d012e │ │ │ │ - vshr.s64 , q4, #64 │ │ │ │ + vadd.f32 q13, q15, │ │ │ │ + vmla.f d16, d16, d0[2] │ │ │ │ + vrhadd.s8 d16, d14, d30 │ │ │ │ + vmla.i d16, d16, d0[6] │ │ │ │ blmi 0xd59894 │ │ │ │ vqsub.s32 q9, , │ │ │ │ - @ instruction: 0xf040fa39 │ │ │ │ + @ instruction: 0xf040fab9 │ │ │ │ strb r4, [pc], r0, lsl #1 │ │ │ │ @ instruction: 0xf47f2900 │ │ │ │ bge 0x1c52c4 │ │ │ │ ldr r7, [r1, #2135] @ 0x857 │ │ │ │ - @ instruction: 0xf9ecf2a0 │ │ │ │ + blx 0x1b56278 │ │ │ │ svceq 0x0006f1bc │ │ │ │ @ instruction: 0xf1bcd009 │ │ │ │ @ instruction: 0xf47f0f05 │ │ │ │ bge 0x2c5594 │ │ │ │ svceq 0x000cf011 │ │ │ │ ldcge 4, cr15, [r7], {127} @ 0x7f │ │ │ │ ldmib sp, {r0, r3, r4, r5, r7, r9, sl, sp, lr, pc}^ │ │ │ │ ldmib sp, {r3, r8, r9}^ │ │ │ │ addsmi r1, r3, #12, 4 @ 0xc0000000 │ │ │ │ addmi fp, r8, #8, 30 │ │ │ │ addmi sp, r8, #15 │ │ │ │ @ instruction: 0xf4ff4193 │ │ │ │ @ instruction: 0xe726af34 │ │ │ │ - @ instruction: 0xf64d2000 │ │ │ │ - vorr.i32 , #12 @ 0x0000000c │ │ │ │ + vhadd.s8 d18, d14, d0 │ │ │ │ + vmla.f d16, d0, d0[7] │ │ │ │ blmi 0x7d9cf0 │ │ │ │ rscvc pc, r1, #1325400064 @ 0x4f000000 │ │ │ │ vhadd.s d9, d4, d0 │ │ │ │ - adcmi pc, lr, #11599872 @ 0xb10000 │ │ │ │ + adcmi pc, lr, #802816 @ 0xc4000 │ │ │ │ svcge 0x0025f67f │ │ │ │ submi lr, r8, r7, lsl r7 │ │ │ │ andseq pc, r0, #72 @ 0x48 │ │ │ │ stceq 0, cr15, [r4], {79} @ 0x4f │ │ │ │ svceq 0x00c72110 │ │ │ │ ldr r4, [sl, #-1595]! @ 0xfffff9c5 │ │ │ │ - ldrteq pc, [r0], #-590 @ 0xfffffdb2 @ │ │ │ │ + strbne pc, [r0], #-590 @ 0xfffffdb2 @ │ │ │ │ strteq pc, [lr], #-704 @ 0xfffffd40 │ │ │ │ - @ instruction: 0x71b8f64d │ │ │ │ + biceq pc, r8, lr, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ adccs r4, fp, #18432 @ 0x4800 │ │ │ │ strls r2, [r0], #-0 │ │ │ │ - @ instruction: 0xf896f234 │ │ │ │ + @ instruction: 0xf916f234 │ │ │ │ stceq 0, cr15, [r3], {79} @ 0x4f │ │ │ │ ldrb r2, [ip], r8, lsl #2 │ │ │ │ @ instruction: 0xf64f2000 │ │ │ │ - vorr.i32 d20, #0 @ 0x00000000 │ │ │ │ - @ instruction: 0xf64d0333 │ │ │ │ - vorr.i32 , #12 @ 0x0000000c │ │ │ │ + vsubw.s8 , q0, d16 │ │ │ │ + vcge.s8 d16, d14, d19 │ │ │ │ + vmla.f d16, d0, d0[7] │ │ │ │ vst4.8 {d16,d18,d20,d22}, [pc :128], lr │ │ │ │ mulls r0, r7, r2 │ │ │ │ - @ instruction: 0xf884f234 │ │ │ │ - @ instruction: 0xf64d2000 │ │ │ │ - vorr.i32 , #12 @ 0x0000000c │ │ │ │ + @ instruction: 0xf904f234 │ │ │ │ + vhadd.s8 d18, d14, d0 │ │ │ │ + vmla.f d16, d0, d0[7] │ │ │ │ blmi 0x159d60 │ │ │ │ andls r2, r0, ip, ror #4 │ │ │ │ - @ instruction: 0xf87af234 │ │ │ │ - eorseq pc, r3, r0, asr ip @ │ │ │ │ - eorseq pc, r3, r0, asr #24 │ │ │ │ - eorseq pc, r3, r8, lsl #25 │ │ │ │ - eorseq pc, r3, r4, ror ip @ │ │ │ │ + @ instruction: 0xf8faf234 │ │ │ │ + eorseq pc, r3, r0, ror #26 │ │ │ │ + eorseq pc, r3, r0, asr sp @ │ │ │ │ + mlaseq r3, r8, sp, pc @ │ │ │ │ + eorseq pc, r3, r4, lsl #27 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0098f8cc │ │ │ │ stclmi 0, cr11, [r1, #580] @ 0x244 │ │ │ │ vqrdmlsh.s q8, , d3[3] │ │ │ │ andls r5, r8, sl, lsl #12 │ │ │ │ @@ -9723,15 +9723,15 @@ │ │ │ │ movweq lr, #31601 @ 0x7b71 │ │ │ │ stmdaeq r3, {r0, r5, r8, r9, sl, fp, ip, sp, pc}^ │ │ │ │ stmibvc r0, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ sbcvc lr, r1, r3, asr #20 │ │ │ │ @ instruction: 0xf04f0849 │ │ │ │ svclt 0x00380300 │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ - blx 0x6d633c │ │ │ │ + blx 0xfe6d633c │ │ │ │ ldrmi r4, [r4], r6, lsl #12 │ │ │ │ blx 0xfe96b2e2 │ │ │ │ ldrbmi lr, [r1, #774]! @ 0x306 │ │ │ │ movwcc pc, #6917 @ 0x1b05 @ │ │ │ │ tsteq r3, r2, ror fp │ │ │ │ bl 0x58e224 │ │ │ │ @ instruction: 0xf04f0909 │ │ │ │ @@ -9744,15 +9744,15 @@ │ │ │ │ svclt 0x00280101 │ │ │ │ stmdbcs r0, {r8, sp} │ │ │ │ rschi pc, r2, r0, asr #32 │ │ │ │ bl 0xfec29200 │ │ │ │ ldrtmi r0, [sl], -lr │ │ │ │ tsteq r3, ip, ror #22 │ │ │ │ vcgt.s32 d18, d1, d0 │ │ │ │ - @ instruction: 0x4603f9f1 │ │ │ │ + @ instruction: 0x4603fa71 │ │ │ │ strmi r2, [sl], r0 │ │ │ │ blx 0xfe96b45a │ │ │ │ strbmi ip, [r0, #-3587]! @ 0xfffff1fd │ │ │ │ vmla.f64 d15, d1, d5 │ │ │ │ bleq 0x3d47e8 │ │ │ │ strbmi sp, [lr, #804] @ 0x324 │ │ │ │ strmi fp, [r4, #3848] @ 0xf08 │ │ │ │ @@ -9997,22 +9997,22 @@ │ │ │ │ ldr r0, [ip], r4, lsl #12 │ │ │ │ rsbsle r2, r6, r1, lsl #16 │ │ │ │ @ instruction: 0xf88d8823 │ │ │ │ vst4.8 {d17-d20}, [r3 :64], r9 │ │ │ │ eorhi r4, r3, r0, lsl #7 │ │ │ │ cmnle r3, r0, lsl #28 │ │ │ │ suble r2, r4, r4, lsl #16 │ │ │ │ - subseq pc, ip, #-536870908 @ 0xe0000004 │ │ │ │ + rsbne pc, ip, #-536870908 @ 0xe0000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - cmppvc ip, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + msreq (UNDEF: 108), lr │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ andcs r9, r0, r0, lsl #4 │ │ │ │ vqdmulh.s d20, d16, d22 │ │ │ │ vqsub.s64 d3, d3, d11 │ │ │ │ - teqpmi r3, #12608 @ p-variant is OBSOLETE @ 0x3140 │ │ │ │ + teqpmi r3, #1104 @ p-variant is OBSOLETE @ 0x450 │ │ │ │ @ instruction: 0x81a4f000 │ │ │ │ svceq 0x0000f1be │ │ │ │ @ instruction: 0xf1aed064 │ │ │ │ @ instruction: 0xf1be0e05 │ │ │ │ svclt 0x009e0f01 │ │ │ │ tstcs r0, r1 │ │ │ │ smlabteq r2, r2, r9, lr │ │ │ │ @@ -10023,21 +10023,21 @@ │ │ │ │ ldrsbvs r2, [r3], #58 @ 0x3a │ │ │ │ smladcs r0, r0, r6, r2 │ │ │ │ orrslt r9, r3, #3072 @ 0xc00 │ │ │ │ @ instruction: 0xf0467aa0 │ │ │ │ strmi r0, [r1], -r0, asr #12 │ │ │ │ stmdacs r0, {r0, r1, r2, r9, sl, lr} │ │ │ │ mcrge 4, 3, pc, cr3, cr15, {1} @ │ │ │ │ - cmppvc ip, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + msreq (UNDEF: 108), lr │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - rsbsvc pc, r8, sp, asr #12 │ │ │ │ + addeq pc, r8, lr, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf44f4b8e │ │ │ │ vhsub.s32 , q13, q6 │ │ │ │ - blls 0x199a2c │ │ │ │ + blls 0x199c2c │ │ │ │ cmple r3, r1, lsl #22 │ │ │ │ andcs r7, r0, r2, asr r8 │ │ │ │ strmi r4, [r7], -r1, lsl #12 │ │ │ │ smlsdcs r0, r1, r6, lr │ │ │ │ strbvc pc, [r0, r7, asr #13]! @ │ │ │ │ mvnsvc pc, pc, asr #12 │ │ │ │ tstpeq pc, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ @@ -10168,16 +10168,16 @@ │ │ │ │ beq 0xff26e194 │ │ │ │ @ instruction: 0xf048e54b │ │ │ │ strcs r0, [r4, #-772] @ 0xfffffcfc │ │ │ │ ldr r2, [r2, #2]! │ │ │ │ ldr r2, [r0, -r0, lsl #12] │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ - eorseq pc, r3, ip, lsl sp @ │ │ │ │ - eorseq pc, r3, r8, lsr #24 │ │ │ │ + eorseq pc, r3, ip, lsr #28 │ │ │ │ + eorseq pc, r3, r8, lsr sp @ │ │ │ │ @ instruction: 0xf685fab5 │ │ │ │ blx 0xfec48510 │ │ │ │ strtcc pc, [r0], -r0, lsl #13 │ │ │ │ stceq 1, cr15, [r0], #-664 @ 0xfffffd68 │ │ │ │ @ instruction: 0xf04f40b5 │ │ │ │ blx 0x1c0ec │ │ │ │ b 0x1199100 │ │ │ │ @@ -10219,75 +10219,75 @@ │ │ │ │ @ instruction: 0xf7ff9005 │ │ │ │ strcs fp, [r0, #-3042]! @ 0xfffff41e │ │ │ │ ldr r2, [r7, -r5] │ │ │ │ svccs 0x00009f03 │ │ │ │ @ instruction: 0x2600d096 │ │ │ │ blvc 0x1853b34 │ │ │ │ @ instruction: 0xf47f2800 │ │ │ │ - @ instruction: 0xf64dada6 │ │ │ │ - vsra.s64 d23, d24, #64 │ │ │ │ - @ instruction: 0xf64d012e │ │ │ │ - vshr.s64 , q4, #64 │ │ │ │ + vadd.f32 d26, d30, d22 │ │ │ │ + vmla.f d16, d16, d0[2] │ │ │ │ + vrhadd.s8 d16, d14, d30 │ │ │ │ + vmla.i d16, d16, d0[6] │ │ │ │ blmi 0xd1a244 │ │ │ │ vqsub.s32 q9, q5, │ │ │ │ - @ instruction: 0xf041fd61 │ │ │ │ + @ instruction: 0xf041fde1 │ │ │ │ strb r4, [r4], r0, lsl #3 │ │ │ │ blcs 0x80db0 │ │ │ │ mcrge 4, 5, pc, cr6, cr15, {1} @ │ │ │ │ ldmdavc r2, {r1, r2, r9, fp, sp, pc}^ │ │ │ │ stmdacs r6, {r1, r2, r3, r6, r8, sl, sp, lr, pc} │ │ │ │ stmdacs r5, {r1, r3, ip, lr, pc} │ │ │ │ svcge 0x0026f47f │ │ │ │ @ instruction: 0xf015aa0a │ │ │ │ @ instruction: 0xf47f0f0c │ │ │ │ ldrt sl, [r0], sp, asr #24 │ │ │ │ - stc2 2, cr15, [r8, #-636] @ 0xfffffd84 │ │ │ │ + stc2 2, cr15, [r8, #636] @ 0x27c │ │ │ │ movwpl lr, #35293 @ 0x89dd │ │ │ │ andne lr, ip, #3620864 @ 0x374000 │ │ │ │ svclt 0x00084293 │ │ │ │ andle r4, pc, sp, lsl #5 │ │ │ │ orrsmi r4, r3, sp, lsl #5 │ │ │ │ svcge 0x000af4ff │ │ │ │ strdcs lr, [r0], -ip │ │ │ │ - cmppvc ip, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + msreq (UNDEF: 108), lr │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xf44f4b1e │ │ │ │ andls r7, r0, r1, ror #5 │ │ │ │ - blx 0xff6d6abe │ │ │ │ + mrrc2 2, 3, pc, sl, cr3 @ │ │ │ │ @ instruction: 0xf67f42be │ │ │ │ @ instruction: 0xe6edaefb │ │ │ │ andcs r4, r4, r9, asr r0 │ │ │ │ tstpeq r0, #72 @ p-variant is OBSOLETE @ 0x48 │ │ │ │ svceq 0x00ca2510 │ │ │ │ ldrbt r4, [ip], #1553 @ 0x611 │ │ │ │ andcs r2, r3, r8, lsl #10 │ │ │ │ vmax.s8 q15, q15, q2 │ │ │ │ - vmvn.i32 d16, #0 @ 0x00000000 │ │ │ │ - @ instruction: 0xf64d042e │ │ │ │ - vsra.s64 d23, d24, #64 │ │ │ │ + vmls.i d17, d0, d0[0] │ │ │ │ + vshl.s8 d16, d30, d14 │ │ │ │ + vmla.f d16, d16, d0[2] │ │ │ │ blmi 0x45a6d8 │ │ │ │ andcs r2, r0, fp, lsr #5 │ │ │ │ vshl.s64 d9, d0, d3 │ │ │ │ - @ instruction: 0x2000fbbd │ │ │ │ - cmppvc ip, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + andcs pc, r0, sp, lsr ip @ │ │ │ │ + msreq (UNDEF: 108), lr │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ rsbcs r4, ip, #12, 22 @ 0x3000 │ │ │ │ vhadd.s d9, d3, d0 │ │ │ │ - @ instruction: 0x2000fbb3 │ │ │ │ - tstpmi r0, #82837504 @ p-variant is OBSOLETE @ 0x4f00000 │ │ │ │ + andcs pc, r0, r3, lsr ip @ │ │ │ │ + msrpl CPSR_, #82837504 @ 0x4f00000 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - cmppvc ip, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + msreq (UNDEF: 108), lr │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ addsvc pc, r7, #1325400064 @ 0x4f000000 │ │ │ │ vhadd.s d9, d3, d0 │ │ │ │ - svclt 0x0000fba5 │ │ │ │ - eorseq pc, r3, r0, asr ip @ │ │ │ │ - eorseq pc, r3, r0, asr #24 │ │ │ │ - eorseq pc, r3, r8, lsl #25 │ │ │ │ - eorseq pc, r3, r4, ror ip @ │ │ │ │ + svclt 0x0000fc25 │ │ │ │ + eorseq pc, r3, r0, ror #26 │ │ │ │ + eorseq pc, r3, r0, asr sp @ │ │ │ │ + mlaseq r3, r8, sp, pc @ │ │ │ │ + eorseq pc, r3, r4, lsl #27 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb71474 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ b 0x13de1fc │ │ │ │ @ instruction: 0xf3c07ed0 │ │ │ │ addlt r5, r3, r7, asr #11 │ │ │ │ andseq pc, r6, r0, asr #7 │ │ │ │ @@ -10394,28 +10394,28 @@ │ │ │ │ rscsmi pc, lr, #2 │ │ │ │ cmnpmi pc, r1, lsr #32 @ p-variant is OBSOLETE │ │ │ │ stceq 3, cr15, [r0], {67} @ 0x43 │ │ │ │ b 0x13eb050 │ │ │ │ @ instruction: 0xe7c71ed3 │ │ │ │ addmi pc, r0, #66 @ 0x42 │ │ │ │ andcs lr, r0, r4, asr #15 │ │ │ │ - tstpmi r0, #82837504 @ p-variant is OBSOLETE @ 0x4f00000 │ │ │ │ + msrpl CPSR_, #82837504 @ 0x4f00000 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - cmppvc ip, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + msreq (UNDEF: 108), lr │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ addsvc pc, r7, #1325400064 @ 0x4f000000 │ │ │ │ vhadd.s d9, d3, d0 │ │ │ │ - @ instruction: 0xf64dfaab │ │ │ │ - vsra.s64 d23, d24, #64 │ │ │ │ - @ instruction: 0xf64d012e │ │ │ │ - vshr.s64 , q4, #64 │ │ │ │ + vqdmulh.s d31, d14, d27 │ │ │ │ + vmla.f d16, d16, d0[2] │ │ │ │ + vrhadd.s8 d16, d14, d30 │ │ │ │ + vmla.i d16, d16, d0[6] │ │ │ │ blmi 0x9a518 │ │ │ │ vqsub.s32 q9, q5, │ │ │ │ - svclt 0x0000fbf7 │ │ │ │ - eorseq pc, r3, r0, asr ip @ │ │ │ │ + svclt 0x0000fc77 │ │ │ │ + eorseq pc, r3, r0, ror #26 │ │ │ │ blcc 0x7847c │ │ │ │ ldmdale lr!, {r0, r2, r8, r9, fp, sp} │ │ │ │ @ instruction: 0xf003e8df │ │ │ │ ldrcs r0, [r9], #-771 @ 0xfffffcfd │ │ │ │ andcs r0, r0, fp, lsr sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @@ -10446,20 +10446,20 @@ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ stmdahi fp, {r4, r5, r6, r8, r9, sl, lr} │ │ │ │ strlt lr, [r0, #-1999] @ 0xfffff831 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00f0f8cc │ │ │ │ andcs fp, r0, r3, lsl #1 │ │ │ │ - cmppeq ip, lr, asr #4 @ p-variant is OBSOLETE │ │ │ │ + cmppne ip, lr, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xf6404b02 │ │ │ │ andls r2, r0, r6, asr #5 │ │ │ │ - blx 0x11d6de4 │ │ │ │ - eorseq pc, r3, r8, lsr #26 │ │ │ │ + blx 0xff1d6de4 │ │ │ │ + eorseq pc, r3, r8, lsr lr @ │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldclvc 6, cr15, [pc], #828 @ 0x1a870 │ │ │ │ umulllt r4, r2, r4, r5 │ │ │ │ @@ -10557,27 +10557,27 @@ │ │ │ │ @ instruction: 0xf04fbf04 │ │ │ │ tstcs r0, r0, lsl #28 │ │ │ │ ldmib r0, {r0, r1, r6, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ ldmne fp, {r1, r9, ip, sp}^ │ │ │ │ tstmi r3, #-2147483628 @ 0x80000014 │ │ │ │ andcs fp, r1, #20, 30 @ 0x50 │ │ │ │ ldr r2, [r8, r0, lsl #4] │ │ │ │ - @ instruction: 0xf64d2000 │ │ │ │ - vorr.i32 , #12 @ 0x0000000c │ │ │ │ + vhadd.s8 d18, d14, d0 │ │ │ │ + vmla.f d16, d0, d0[7] │ │ │ │ blmi 0x29ab84 │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ vqsub.s64 q2, , q2 │ │ │ │ - andcs pc, r0, r7, ror #18 │ │ │ │ - cmppvc ip, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + andcs pc, r0, r7, ror #19 │ │ │ │ + msreq (UNDEF: 108), lr │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ andls r4, r0, r4, lsl #22 │ │ │ │ addsmi pc, r1, #64, 4 │ │ │ │ - @ instruction: 0xf95cf233 │ │ │ │ + @ instruction: 0xf9dcf233 │ │ │ │ ... │ │ │ │ - eorseq pc, r3, ip, lsr sp @ │ │ │ │ + eorseq pc, r3, ip, asr #28 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ stmdavc r3, {r1, r7, ip, sp, pc} │ │ │ │ blcc 0x6bf20 │ │ │ │ stmdavc r8, {r0, r2, r3, r4, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ @@ -10632,20 +10632,20 @@ │ │ │ │ bl 0x1dab20c │ │ │ │ movwle r0, #12804 @ 0x3204 │ │ │ │ tsteq fp, r8, lsl #12 │ │ │ │ ldr r4, [fp, r1, lsr #12]! │ │ │ │ ldrtmi r4, [r1], -r8, lsr #12 │ │ │ │ movweq pc, #4673 @ 0x1241 @ │ │ │ │ @ instruction: 0x2000e7b6 │ │ │ │ - cmppvc ip, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + msreq (UNDEF: 108), lr │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ andls r4, r0, r2, lsl #22 │ │ │ │ rscsmi pc, ip, #64, 4 │ │ │ │ - @ instruction: 0xf8d0f233 │ │ │ │ - eorseq pc, r3, r8, asr sp @ │ │ │ │ + @ instruction: 0xf950f233 │ │ │ │ + eorseq pc, r3, r8, ror #28 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ stmdavc r3, {r2, r3, r4, r9, sl, lr} │ │ │ │ ldrmi fp, [r6], -r2, lsl #1 │ │ │ │ blcs 0x169428 │ │ │ │ @@ -10717,20 +10717,20 @@ │ │ │ │ subsmi sp, r8, #-2147483589 @ 0x8000003b │ │ │ │ andne lr, r7, #323584 @ 0x4f000 │ │ │ │ cmpeq r1, r1, ror #22 │ │ │ │ subsmi lr, r8, #34865152 @ 0x2140000 │ │ │ │ andeq pc, r1, #268435460 @ 0x10000004 │ │ │ │ cmpeq r1, r1, ror #22 │ │ │ │ andcs lr, r0, pc, ror r7 │ │ │ │ - cmppvc ip, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + msreq (UNDEF: 108), lr │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ andls r4, r0, r2, lsl #22 │ │ │ │ addpl pc, sp, #64, 4 │ │ │ │ - @ instruction: 0xf826f233 │ │ │ │ - eorseq pc, r3, r0, ror sp @ │ │ │ │ + @ instruction: 0xf8a6f233 │ │ │ │ + eorseq pc, r3, r0, lsl #29 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb71b64 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdavc r3, {r3, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ strmi fp, [r4], -r2, lsl #1 │ │ │ │ ldmib sp, {r0, r8, r9, fp, ip, sp}^ │ │ │ │ blcs 0x170190 │ │ │ │ @@ -10774,21 +10774,21 @@ │ │ │ │ movwcs lr, #6119 @ 0x17e7 │ │ │ │ strdcs lr, [r0], -sl │ │ │ │ movweq pc, #4673 @ 0x1241 @ │ │ │ │ strb r4, [r0, r1, lsl #12]! │ │ │ │ ldr r4, [ip, r3, lsl #12]! │ │ │ │ tstcs r0, #0 │ │ │ │ ldrb r4, [sl, r1, lsl #12] │ │ │ │ - @ instruction: 0xf64d2000 │ │ │ │ - vorr.i32 , #12 @ 0x0000000c │ │ │ │ + vhadd.s8 d18, d14, d0 │ │ │ │ + vmla.f d16, d0, d0[7] │ │ │ │ blmi 0xdaeec │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ - vhsub.s , q1, │ │ │ │ - svclt 0x0000ffb3 │ │ │ │ - mlaseq r3, r0, sp, pc @ │ │ │ │ + vhsub.s , , │ │ │ │ + svclt 0x0000f833 │ │ │ │ + eorseq pc, r3, r0, lsr #29 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ cdpcs 3, 8, cr15, cr4, cr0, {6} │ │ │ │ addlt r0, r3, r4, asr #23 │ │ │ │ vqshlu.s64 d20, d9, #0 │ │ │ │ @@ -10894,22 +10894,22 @@ │ │ │ │ andcs r8, r2, r3, lsl r0 │ │ │ │ ldmdahi r1, {r1, r5, r6, r8, r9, sl, sp, lr, pc} │ │ │ │ orrmi pc, r0, r1, asr #8 │ │ │ │ mcrcs 0, 0, r8, cr0, cr1, {0} │ │ │ │ stmdacs r4, {r0, r1, r2, r3, r5, r7, r8, ip, lr, pc} │ │ │ │ blcs 0x14eec0 │ │ │ │ svcge 0x0055f43f │ │ │ │ - rsbseq pc, r8, #-536870908 @ 0xe0000004 │ │ │ │ + addne pc, r8, #-536870908 @ 0xe0000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - cmppvc ip, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + msreq (UNDEF: 108), lr │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ andcs r9, r0, r0, lsl #4 │ │ │ │ vqdmulh.s d20, d0, d21 │ │ │ │ vqsub.s64 q3, q1, │ │ │ │ - bvc 0xff49a724 │ │ │ │ + bvc 0xff49a924 │ │ │ │ @ instruction: 0xf43f2900 │ │ │ │ ldmdahi r0, {r0, r2, r3, r6, r8, r9, sl, fp, sp, pc} │ │ │ │ tstpeq r2, ip, asr #32 @ p-variant is OBSOLETE │ │ │ │ svceq 0x0060f01c │ │ │ │ strteq pc, [r0], -r0, asr #32 │ │ │ │ bicle r8, sp, r6, lsl r0 │ │ │ │ orrle r2, sl, r3, lsl #22 │ │ │ │ @@ -10937,15 +10937,15 @@ │ │ │ │ @ instruction: 0xf01ce781 │ │ │ │ svclt 0x00180f60 │ │ │ │ tstpeq r8, ip, asr #32 @ p-variant is OBSOLETE │ │ │ │ ldmdahi r1, {r1, r3, r4, r7, r8, ip, lr, pc} │ │ │ │ @ instruction: 0xf4412b01 │ │ │ │ andshi r4, r1, r0, lsl #3 │ │ │ │ ldrb sp, [r6, -r7, lsr #3] │ │ │ │ - eorseq pc, r3, r8, lsr #27 │ │ │ │ + ldrhteq pc, [r3], -r8 @ │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ cdppl 3, 12, cr15, cr7, cr0, {6} │ │ │ │ umulllt r4, r3, r9, r6 │ │ │ │ vqrdmlsh.s q8, q8, d3[0] │ │ │ │ @@ -11045,21 +11045,21 @@ │ │ │ │ strb r2, [pc, -r2]! │ │ │ │ vst2.8 {d24-d25}, [r1 :64], r1 │ │ │ │ andshi r4, r1, r0, lsl #3 │ │ │ │ @ instruction: 0xd1bd2e00 │ │ │ │ adcsle r2, sp, r4, lsl #16 │ │ │ │ @ instruction: 0xf43f2d04 │ │ │ │ vmax.f32 q13, q7, q9 │ │ │ │ - vmvn.i32 q8, #2048 @ 0x00000800 │ │ │ │ - @ instruction: 0xf64d022e │ │ │ │ - vorr.i32 , #12 @ 0x0000000c │ │ │ │ + vsubl.s8 , d16, d8 │ │ │ │ + vhsub.s8 d16, d14, d30 │ │ │ │ + vmla.f d16, d0, d0[7] │ │ │ │ andls r0, r0, #-2147483637 @ 0x8000000b │ │ │ │ blmi 0xb62e78 │ │ │ │ rsbsvs pc, r7, #64, 4 │ │ │ │ - ldc2 2, cr15, [r2, #200] @ 0xc8 │ │ │ │ + mrc2 2, 0, pc, cr2, cr2, {1} │ │ │ │ stmdbcs r0, {r0, r4, r6, r7, r9, fp, ip, sp, lr} │ │ │ │ svcge 0x005af43f │ │ │ │ @ instruction: 0xf04c8810 │ │ │ │ @ instruction: 0xf01c0102 │ │ │ │ @ instruction: 0xf0400f60 │ │ │ │ andshi r0, r6, r0, lsr #12 │ │ │ │ stccs 1, cr13, [r3, #-820] @ 0xfffffccc │ │ │ │ @@ -11095,15 +11095,15 @@ │ │ │ │ svceq 0x0060f01c │ │ │ │ @ instruction: 0xf04cbf18 │ │ │ │ orrle r0, ip, r8, lsl #2 │ │ │ │ stccs 8, cr8, [r1, #-68] @ 0xffffffbc │ │ │ │ orrmi pc, r0, r1, asr #8 │ │ │ │ orrsle r8, r9, r1, lsl r0 │ │ │ │ svclt 0x0000e756 │ │ │ │ - eorseq pc, r3, r8, lsr #27 │ │ │ │ + ldrhteq pc, [r3], -r8 @ │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ vaddl.u8 , d17, d3 │ │ │ │ svceq 0x00cc5c0a │ │ │ │ tstpeq r3, r1, asr #7 @ p-variant is OBSOLETE │ │ │ │ @@ -11230,21 +11230,21 @@ │ │ │ │ stmdals sl, {r1, r3, r8, r9, fp, ip, pc} │ │ │ │ vst2.8 {d24-d25}, [r3 :64], fp │ │ │ │ andhi r4, r3, r0, lsl #7 │ │ │ │ orrsle r2, lr, r0, lsl #18 │ │ │ │ addsle r2, lr, r4, lsl #20 │ │ │ │ @ instruction: 0xf43f2e04 │ │ │ │ vrecps.f32 d26, d14, d24 │ │ │ │ - vmvn.i32 q8, #2048 @ 0x00000800 │ │ │ │ - @ instruction: 0xf64d022e │ │ │ │ - vorr.i32 , #12 @ 0x0000000c │ │ │ │ + vsubl.s8 , d16, d8 │ │ │ │ + vhsub.s8 d16, d14, d30 │ │ │ │ + vmla.f d16, d0, d0[7] │ │ │ │ andls r0, r0, #-2147483637 @ 0x8000000b │ │ │ │ blmi 0xc2315c │ │ │ │ rsbsvs pc, r7, #64, 4 │ │ │ │ - stc2 2, cr15, [r0], #-200 @ 0xffffff38 │ │ │ │ + stc2 2, cr15, [r0], #200 @ 0xc8 │ │ │ │ bvc 0x2d90 │ │ │ │ @ instruction: 0xf43f2f00 │ │ │ │ blls 0x2c6e2c │ │ │ │ svceq 0x0060f010 │ │ │ │ ldmdahi sl, {r1, r3, r8, r9, sl, fp, ip, pc} │ │ │ │ movweq pc, #8256 @ 0x2040 @ │ │ │ │ msreq CPSR_, r2, asr #32 │ │ │ │ @@ -11283,15 +11283,15 @@ │ │ │ │ @ instruction: 0xf040bf18 │ │ │ │ orrle r0, r4, r8, lsl #6 │ │ │ │ vmlacs.f64 d9, d1, d10 │ │ │ │ ldmdahi fp, {r1, r3, r9, fp, ip, pc} │ │ │ │ orrmi pc, r0, #1124073472 @ 0x43000000 │ │ │ │ orrsle r8, r3, r3, lsl r0 │ │ │ │ svclt 0x0000e731 │ │ │ │ - eorseq pc, r3, r8, lsr #27 │ │ │ │ + ldrhteq pc, [r3], -r8 @ │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ cdpne 3, 12, cr15, cr7, cr0, {6} │ │ │ │ umulllt r4, r3, r9, r6 │ │ │ │ @ instruction: 0xf0000bc3 │ │ │ │ @@ -11391,21 +11391,21 @@ │ │ │ │ strb r2, [pc, -r2]! │ │ │ │ vst2.8 {d24-d25}, [r1 :64], r1 │ │ │ │ andshi r4, r1, r0, lsl #3 │ │ │ │ @ instruction: 0xd1bd2e00 │ │ │ │ adcsle r2, sp, r4, lsl #16 │ │ │ │ @ instruction: 0xf43f2d04 │ │ │ │ vmax.f32 q13, q7, q9 │ │ │ │ - vmvn.i32 q8, #2048 @ 0x00000800 │ │ │ │ - @ instruction: 0xf64d022e │ │ │ │ - vorr.i32 , #12 @ 0x0000000c │ │ │ │ + vsubl.s8 , d16, d8 │ │ │ │ + vhsub.s8 d16, d14, d30 │ │ │ │ + vmla.f d16, d0, d0[7] │ │ │ │ andls r0, r0, #-2147483637 @ 0x8000000b │ │ │ │ blmi 0xb633e0 │ │ │ │ rsbsvs pc, r7, #64, 4 │ │ │ │ - blx 0xff7d7cb0 │ │ │ │ + blx 0x17d7cb2 │ │ │ │ stmdbcs r0, {r0, r4, r6, r7, r9, fp, ip, sp, lr} │ │ │ │ svcge 0x005af43f │ │ │ │ @ instruction: 0xf04c8810 │ │ │ │ @ instruction: 0xf01c0102 │ │ │ │ @ instruction: 0xf0400f60 │ │ │ │ andshi r0, r6, r0, lsr #12 │ │ │ │ stccs 1, cr13, [r3, #-820] @ 0xfffffccc │ │ │ │ @@ -11441,15 +11441,15 @@ │ │ │ │ svceq 0x0060f01c │ │ │ │ @ instruction: 0xf04cbf18 │ │ │ │ orrle r0, ip, r8, lsl #2 │ │ │ │ stccs 8, cr8, [r1, #-68] @ 0xffffffbc │ │ │ │ orrmi pc, r0, r1, asr #8 │ │ │ │ orrsle r8, r9, r1, lsl r0 │ │ │ │ svclt 0x0000e756 │ │ │ │ - eorseq pc, r3, r8, lsr #27 │ │ │ │ + ldrhteq pc, [r3], -r8 @ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ strmi fp, [r6], pc, lsl #1 │ │ │ │ stmdb r4, {r1, r2, r3, sl, fp, sp, pc} │ │ │ │ strmi r0, [r8], -pc │ │ │ │ @@ -11605,21 +11605,21 @@ │ │ │ │ addmi pc, r0, #1107296256 @ 0x42000000 │ │ │ │ stmdbcs r0, {r1, pc} │ │ │ │ svcge 0x007bf47f │ │ │ │ @ instruction: 0xf43f2b04 │ │ │ │ @ instruction: 0xf1baaf7b │ │ │ │ @ instruction: 0xf43f0f04 │ │ │ │ vrecps.f32 d26, d14, d11 │ │ │ │ - vmvn.i32 q8, #2048 @ 0x00000800 │ │ │ │ - @ instruction: 0xf64d022e │ │ │ │ - vorr.i32 , #12 @ 0x0000000c │ │ │ │ + vsubl.s8 , d16, d8 │ │ │ │ + vhsub.s8 d16, d14, d30 │ │ │ │ + vmla.f d16, d0, d0[7] │ │ │ │ andls r0, r0, #-2147483637 @ 0x8000000b │ │ │ │ blmi 0xfe523738 │ │ │ │ rsbsvs pc, r7, #64, 4 │ │ │ │ - @ instruction: 0xf932f232 │ │ │ │ + @ instruction: 0xf9b2f232 │ │ │ │ bvc 0xff4c1fb4 │ │ │ │ subsle r2, r3, r0, lsl #20 │ │ │ │ ldmdals ip, {r2, r3, r4, r8, r9, fp, ip, pc} │ │ │ │ ldmdahi fp, {r0, r2, r8, fp, ip, pc} │ │ │ │ streq pc, [r2], -r1, asr #32 │ │ │ │ svceq 0x0060f011 │ │ │ │ eoreq pc, r0, #67 @ 0x43 │ │ │ │ @@ -11758,15 +11758,15 @@ │ │ │ │ vcge.s8 d20, d12, d16 │ │ │ │ @ instruction: 0xf6cf0111 │ │ │ │ tstmi r8, #-1073741761 @ 0xc000003f │ │ │ │ vseleq.f32 s30, s8, s28 │ │ │ │ ldr r1, [r4, -r9, lsl #22]! │ │ │ │ streq pc, [r4], -r6, asr #32 │ │ │ │ ldrbt r2, [pc], -r2, lsl #6 │ │ │ │ - ldrhteq pc, [r3], -r8 @ │ │ │ │ + eorseq pc, r3, r8, asr #29 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb72b94 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vqrdmlsh.s q8, q8, d0[6] │ │ │ │ addlt r5, r2, r7, asr #25 │ │ │ │ vqrdmlsh.s q8, q8, d2[0] │ │ │ │ @ instruction: 0xf1bc0316 │ │ │ │ @@ -11779,15 +11779,15 @@ │ │ │ │ @ instruction: 0xf043027f │ │ │ │ @ instruction: 0xf0024c00 │ │ │ │ vsubw.u8 q8, q6, d1 │ │ │ │ @ instruction: 0xf0836045 │ │ │ │ b 0x101f1d8 │ │ │ │ stmdblt fp, {r1, r2, r3, r7, ip} │ │ │ │ mrrceq 10, 4, lr, ip, cr15 │ │ │ │ - tstpmi r0, #82837504 @ p-variant is OBSOLETE @ 0x4f00000 │ │ │ │ + msrpl CPSR_, #82837504 @ 0x4f00000 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ movteq lr, #2819 @ 0xb03 │ │ │ │ @ instruction: 0x01bcf8b3 │ │ │ │ blx 0xfe81c9f2 │ │ │ │ blx 0xfe854626 │ │ │ │ @ instruction: 0xf1c3e303 │ │ │ │ blx 0xfe8ec6fe │ │ │ │ @@ -11919,38 +11919,38 @@ │ │ │ │ svceq 0x0000f1be │ │ │ │ blvc 0xfe310008 │ │ │ │ vfnmavc.f32 s28, s0, s30 │ │ │ │ mulsle r1, lr, r5 │ │ │ │ svceq 0x0000f1bc │ │ │ │ blvc 0x12cff40 │ │ │ │ bicle r2, r2, r0, lsl #20 │ │ │ │ - @ instruction: 0x71b8f64d │ │ │ │ + biceq pc, r8, lr, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - sbcsvc pc, r8, sp, asr #12 │ │ │ │ + rsceq pc, r8, lr, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ rsbscs r4, pc, #18432 @ 0x4800 │ │ │ │ - @ instruction: 0xf818f269 │ │ │ │ + @ instruction: 0xf898f269 │ │ │ │ vst2.8 {d24-d25}, [r3], fp │ │ │ │ @ instruction: 0xf0435300 │ │ │ │ andhi r0, fp, r1, lsl #6 │ │ │ │ svceq 0x0000f1bc │ │ │ │ @ instruction: 0xf1bed1e7 │ │ │ │ andle r0, r4, r0, lsl #30 │ │ │ │ addmi pc, r0, r0, lsr #32 │ │ │ │ andpl pc, r0, r0, asr #32 │ │ │ │ @ instruction: 0xf040e7ae │ │ │ │ str r4, [fp, r0, lsl #1]! │ │ │ │ @ instruction: 0xf64f2000 │ │ │ │ - vorr.i32 d20, #0 @ 0x00000000 │ │ │ │ - @ instruction: 0xf64d0333 │ │ │ │ - vorr.i32 , #12 @ 0x0000000c │ │ │ │ + vsubw.s8 , q0, d16 │ │ │ │ + vcge.s8 d16, d14, d19 │ │ │ │ + vmla.f d16, d0, d0[7] │ │ │ │ vst4.8 {d16,d18,d20,d22}, [pc :128], lr │ │ │ │ mulls r0, r7, r2 │ │ │ │ - mrc2 2, 4, pc, cr14, cr1, {1} │ │ │ │ - eorseq pc, r3, r0, asr ip @ │ │ │ │ + @ instruction: 0xff1ef231 │ │ │ │ + eorseq pc, r3, r0, ror #26 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0090f8cc │ │ │ │ strcs fp, [r0, #-148] @ 0xffffff6c │ │ │ │ b 0x13eeb4c │ │ │ │ @ instruction: 0x46147cd0 │ │ │ │ @@ -11990,15 +11990,15 @@ │ │ │ │ stmib sp, {r1, r2, r3, r8, r9, ip, sp}^ │ │ │ │ @ instruction: 0xf0353310 │ │ │ │ cmple pc, r4, lsl #6 │ │ │ │ movwcs lr, #43485 @ 0xa9dd │ │ │ │ ldmdage r0, {r1, r2, r3, r8, fp, sp, pc} │ │ │ │ movwcs lr, #2509 @ 0x9cd │ │ │ │ movwcs lr, #27101 @ 0x69dd │ │ │ │ - blx 0xfe3d8248 │ │ │ │ + blx 0x3d824a │ │ │ │ bls 0x482970 │ │ │ │ tstmi r3, #81920 @ 0x14000 │ │ │ │ bls 0x40295c │ │ │ │ blls 0x3acda0 │ │ │ │ andeq pc, r1, r1, lsl #2 │ │ │ │ svclt 0x00189207 │ │ │ │ movweq pc, #4163 @ 0x1043 @ │ │ │ │ @@ -12223,21 +12223,21 @@ │ │ │ │ ldrb r0, [pc, -r1, lsl #18] │ │ │ │ blcs 0x2da04 │ │ │ │ rschi pc, fp, r0 │ │ │ │ bvc 0xfe8254c0 │ │ │ │ strbeq pc, [r0, #-69] @ 0xffffffbb @ │ │ │ │ stmdacs r0, {r0, r1, r9, sl, lr} │ │ │ │ mrcge 4, 5, APSR_nzcv, cr8, cr15, {1} │ │ │ │ - cmppvc ip, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + msreq (UNDEF: 108), lr │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - rsbsvc pc, r8, sp, asr #12 │ │ │ │ + addeq pc, r8, lr, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf44f4bb1 │ │ │ │ vhsub.s32 , q12, q6 │ │ │ │ - @ instruction: 0x4603fdb7 │ │ │ │ + @ instruction: 0x4603fe37 │ │ │ │ vaddw.u8 q9, , d1 │ │ │ │ stmcc r0, {r3} │ │ │ │ svclt 0x00144301 │ │ │ │ tstcs r0, r1, lsl #2 │ │ │ │ bicne lr, r1, #3072 @ 0xc00 │ │ │ │ bl 0x7d5ed0 │ │ │ │ bl 0x131c508 │ │ │ │ @@ -12341,97 +12341,97 @@ │ │ │ │ streq pc, [r4, #-69] @ 0xffffffbb │ │ │ │ andcs r2, r2, #4, 6 @ 0x10000000 │ │ │ │ strcs lr, [r0, #-1575] @ 0xfffff9d9 │ │ │ │ svccs 0x0001e6f3 │ │ │ │ svccs 0x0004d05e │ │ │ │ ldmdavc r1, {r3, r8, r9, sl, fp, ip, sp, pc}^ │ │ │ │ mcrge 4, 7, pc, cr15, cr15, {1} @ │ │ │ │ - cmppvc ip, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + msreq (UNDEF: 108), lr │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xf44f4b3e │ │ │ │ strtmi r7, [r8], -r1, ror #5 │ │ │ │ vrshl.s64 d9, d0, d1 │ │ │ │ - blx 0xfecdb090 │ │ │ │ + blx 0xfecdb290 │ │ │ │ @ instruction: 0xf06ff382 │ │ │ │ subsmi r0, lr, #356515840 @ 0x15400000 │ │ │ │ cdpeq 1, 2, cr15, cr0, cr3, {0} │ │ │ │ vpmax.u8 d15, d3, d2 │ │ │ │ streq lr, [lr, #-2981] @ 0xfffff45b │ │ │ │ @ instruction: 0xf606fa22 │ │ │ │ teqmi r3, #786432 @ 0xc0000 │ │ │ │ vpmax.s8 d15, d14, d2 │ │ │ │ stmib sp, {r0, r1, r2, r8, r9, ip, pc}^ │ │ │ │ strcs r5, [r8, #-517] @ 0xfffffdfb │ │ │ │ strcs lr, [r0, #-1262]! @ 0xfffffb12 │ │ │ │ strbt r2, [fp], #1797 @ 0x705 │ │ │ │ stmdbcs r0, {r0, r5, r6, r8, r9, fp, ip, sp, lr} │ │ │ │ svcge 0x0027f47f │ │ │ │ - @ instruction: 0x71b8f64d │ │ │ │ + biceq pc, r8, lr, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - sbcsvc pc, r8, sp, asr #12 │ │ │ │ + rsceq pc, r8, lr, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ rsbscs r4, pc, #41984 @ 0xa400 │ │ │ │ - stc2 2, cr15, [r4], #416 @ 0x1a0 │ │ │ │ + stc2 2, cr15, [r4, #-416]! @ 0xfffffe60 │ │ │ │ addmi pc, r0, r0, asr #32 │ │ │ │ bcs 0x1d5e10 │ │ │ │ bcs 0x19033c │ │ │ │ bge 0x250954 │ │ │ │ svceq 0x000cf013 │ │ │ │ stcge 4, cr15, [r2, #-508]! @ 0xfffffe04 │ │ │ │ @ instruction: 0xf29de6b4 │ │ │ │ - ldmib sp, {r0, r1, r4, r6, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmib sp, {r0, r1, r4, r6, r7, sl, fp, ip, sp, lr, pc}^ │ │ │ │ ldmib sp, {r1, r2, r8, r9, ip, lr}^ │ │ │ │ addmi r0, fp, #-2147483646 @ 0x80000002 │ │ │ │ addmi fp, r5, #8, 30 │ │ │ │ addmi sp, r5, #7 │ │ │ │ movwle r4, #24971 @ 0x618b │ │ │ │ svccs 0x0006aa04 │ │ │ │ mcrge 4, 5, pc, cr4, cr15, {3} @ │ │ │ │ strbmi lr, [r6, #1893]! @ 0x765 │ │ │ │ bcs 0x1d2730 │ │ │ │ @ instruction: 0xf47faa08 │ │ │ │ @ instruction: 0xe75eae9d │ │ │ │ ldrb r7, [r0, #2129] @ 0x851 │ │ │ │ - ldrteq pc, [r0], #-590 @ 0xfffffdb2 @ │ │ │ │ + strbne pc, [r0], #-590 @ 0xfffffdb2 @ │ │ │ │ strteq pc, [lr], #-704 @ 0xfffffd40 │ │ │ │ - @ instruction: 0x71b8f64d │ │ │ │ + biceq pc, r8, lr, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ adccs r4, fp, #16, 22 @ 0x4000 │ │ │ │ strls r2, [r0], #-0 │ │ │ │ - blx 0x5d8c3e │ │ │ │ - addseq pc, r4, #-536870908 @ 0xe0000004 │ │ │ │ + blx 0xfe5d8c3e │ │ │ │ + adcne pc, r4, #-536870908 @ 0xe0000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - cmppvc ip, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + msreq (UNDEF: 108), lr │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ strtmi r9, [r8], -r0, lsl #4 │ │ │ │ vqdmulh.s d20, d0, d9 │ │ │ │ vqsub.s64 q1, , │ │ │ │ - svclt 0x0000fb07 │ │ │ │ + svclt 0x0000fb87 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ - eorseq pc, r3, r8, lsr #24 │ │ │ │ - eorseq pc, r3, r0, asr #24 │ │ │ │ - eorseq pc, r3, r0, asr ip @ │ │ │ │ - eorseq pc, r3, r8, lsl #25 │ │ │ │ - eorseq pc, r3, ip, asr #29 │ │ │ │ + eorseq pc, r3, r8, lsr sp @ │ │ │ │ + eorseq pc, r3, r0, asr sp @ │ │ │ │ + eorseq pc, r3, r0, ror #26 │ │ │ │ + mlaseq r3, r8, sp, pc @ │ │ │ │ + ldrsbteq pc, [r3], -ip @ │ │ │ │ movwcs r2, #33283 @ 0x8203 │ │ │ │ strdcs lr, [r0], -ip │ │ │ │ - cmppvc ip, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + msreq (UNDEF: 108), lr │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ rsbcs r4, ip, #9216 @ 0x2400 │ │ │ │ vhadd.s d9, d1, d0 │ │ │ │ - andcs pc, r0, r9, ror #21 │ │ │ │ - tstpmi r0, #82837504 @ p-variant is OBSOLETE @ 0x4f00000 │ │ │ │ + andcs pc, r0, r9, ror #22 │ │ │ │ + msrpl CPSR_, #82837504 @ 0x4f00000 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - cmppvc ip, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + msreq (UNDEF: 108), lr │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ addsvc pc, r7, #1325400064 @ 0x4f000000 │ │ │ │ vhadd.s d9, d1, d0 │ │ │ │ - svclt 0x0000fadb │ │ │ │ - eorseq pc, r3, r4, ror ip @ │ │ │ │ + svclt 0x0000fb5b │ │ │ │ + eorseq pc, r3, r4, lsl #27 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0090f8cc │ │ │ │ ldcmi 0, cr11, [fp, #592]! @ 0x250 │ │ │ │ vfnmavc.f32 s29, s2, s30 │ │ │ │ ldceq 3, cr15, [r3], {193} @ 0xc1 │ │ │ │ @@ -12479,15 +12479,15 @@ │ │ │ │ andcs lr, lr, #3358720 @ 0x334000 │ │ │ │ andscs lr, r0, #3358720 @ 0x334000 │ │ │ │ ldmib sp, {r5, r6, r8, ip, lr, pc}^ │ │ │ │ stmdbge lr, {r1, r3, r8, r9, sp} │ │ │ │ stmib sp, {r4, fp, sp, pc}^ │ │ │ │ ldmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf1462306 │ │ │ │ - blls 0x45bfc0 │ │ │ │ + blls 0x45c1c0 │ │ │ │ stmdbls r5, {r0, r4, r9, fp, ip, pc} │ │ │ │ blls 0x26d128 │ │ │ │ ldrmi r9, [r9], #-2575 @ 0xfffff5f1 │ │ │ │ @ instruction: 0xf1019b0e │ │ │ │ andls r0, r7, #1 │ │ │ │ @ instruction: 0xf043bf18 │ │ │ │ andls r0, r5, r1, lsl #6 │ │ │ │ @@ -12756,21 +12756,21 @@ │ │ │ │ ldrbmi lr, [r4], r0, asr #14 │ │ │ │ svceq 0x0000f1ba │ │ │ │ rscshi pc, sp, r0 │ │ │ │ bvc 0xfe826118 │ │ │ │ strbeq pc, [r0], -r6, asr #32 @ │ │ │ │ strmi r4, [r4], r1, lsl #12 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ - @ instruction: 0xf64dae76 │ │ │ │ - vorr.i32 , #12 @ 0x0000000c │ │ │ │ - @ instruction: 0xf64d012e │ │ │ │ - vmvn.i32 , #8 @ 0x00000008 │ │ │ │ + @ instruction: 0xf24eae76 │ │ │ │ + vmla.f d16, d0, d0[7] │ │ │ │ + vrhadd.s8 d16, d14, d30 │ │ │ │ + vaddl.s8 q8, d16, d8 │ │ │ │ blmi 0xfef5c9f0 │ │ │ │ sbcvc pc, ip, #1325400064 @ 0x4f000000 │ │ │ │ - @ instruction: 0xf98af268 │ │ │ │ + blx 0x2d92e0 │ │ │ │ strcs r4, [r1, #-1651] @ 0xfffff98d │ │ │ │ smlabteq fp, r5, r3, pc @ │ │ │ │ @ instruction: 0x6180f5b1 │ │ │ │ tstcs r1, r8, lsl pc │ │ │ │ stmdbne r9, {r0, r3, r7, r9}^ │ │ │ │ @ instruction: 0xf143460d │ │ │ │ ldrb r0, [r5, -r0, lsl #6] │ │ │ │ @@ -12884,20 +12884,20 @@ │ │ │ │ tstcs r2, r4, lsl #4 │ │ │ │ @ instruction: 0x2600e5d8 │ │ │ │ @ instruction: 0xf1b8e6c9 │ │ │ │ rsbsle r0, r2, r1, lsl #30 │ │ │ │ svceq 0x0004f1b8 │ │ │ │ ldmdavc r3, {r3, r8, r9, sl, fp, ip, sp, pc}^ │ │ │ │ mcrge 4, 6, pc, cr6, cr15, {1} @ │ │ │ │ - cmppvc ip, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + msreq (UNDEF: 108), lr │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xf44f4b40 │ │ │ │ strtmi r7, [r8], -r1, ror #5 │ │ │ │ vrshl.s64 d9, d0, d0 │ │ │ │ - blx 0xfef5c810 │ │ │ │ + blx 0xfef5ca10 │ │ │ │ @ instruction: 0xf1bcf58c │ │ │ │ tstle r2, r0, lsl #30 │ │ │ │ @ instruction: 0xf580fab0 │ │ │ │ @ instruction: 0xf1a53520 │ │ │ │ blx 0x31e3d0 │ │ │ │ @ instruction: 0xf04ffc05 │ │ │ │ blx 0x1eb64 │ │ │ │ @@ -12912,78 +12912,78 @@ │ │ │ │ @ instruction: 0xf8cd2508 │ │ │ │ andls ip, r5, ip, lsl r0 │ │ │ │ strcs lr, [r0, #-1133]! @ 0xfffffb93 │ │ │ │ stmdaeq r5, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ strcs lr, [r8], -r9, ror #8 │ │ │ │ blvc 0x1856a5c │ │ │ │ @ instruction: 0xf47f2800 │ │ │ │ - @ instruction: 0xf64daf00 │ │ │ │ - vsra.s64 d23, d24, #64 │ │ │ │ - @ instruction: 0xf64d012e │ │ │ │ - vshr.s64 , q4, #64 │ │ │ │ + vmax.f32 d26, d14, d0 │ │ │ │ + vmla.f d16, d16, d0[2] │ │ │ │ + vrhadd.s8 d16, d14, d30 │ │ │ │ + vmla.i d16, d16, d0[6] │ │ │ │ blmi 0x8dcc60 │ │ │ │ vqsub.s32 q9, q4, │ │ │ │ - @ instruction: 0xf041f853 │ │ │ │ + @ instruction: 0xf041f8d3 │ │ │ │ str r4, [r9], r0, lsl #3 │ │ │ │ andle r2, sl, r6, lsl #18 │ │ │ │ @ instruction: 0xf47f2905 │ │ │ │ @ instruction: 0xf012af55 │ │ │ │ bge 0x2207f4 │ │ │ │ stcge 4, cr15, [r3], #508 @ 0x1fc │ │ │ │ @ instruction: 0xf29de67c │ │ │ │ - ldmib sp, {r0, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmib sp, {r0, r7, fp, ip, sp, lr, pc}^ │ │ │ │ ldmib sp, {r1, r2, r8, r9, ip, lr}^ │ │ │ │ addsmi r0, r3, #-1610612736 @ 0xa0000000 │ │ │ │ addmi fp, r5, #8, 30 │ │ │ │ addmi sp, r5, #7 │ │ │ │ andle r4, r6, #-1073741788 @ 0xc0000024 │ │ │ │ stmdbcs r6, {r3, r9, fp, sp, pc} │ │ │ │ mcrge 4, 3, pc, cr12, cr15, {3} @ │ │ │ │ ldrbmi lr, [r6, #-1832]! @ 0xfffff8d8 │ │ │ │ bge 0x1533d4 │ │ │ │ svceq 0x0006f1b8 │ │ │ │ mcrge 4, 3, pc, cr4, cr15, {3} @ │ │ │ │ ldmdavc r3, {r5, r8, r9, sl, sp, lr, pc}^ │ │ │ │ vrshl.s8 q15, q14, q7 │ │ │ │ - vmvn.i32 d16, #0 @ 0x00000000 │ │ │ │ - @ instruction: 0xf64d042e │ │ │ │ - vsra.s64 d23, d24, #64 │ │ │ │ + vmls.i d17, d0, d0[0] │ │ │ │ + vshl.s8 d16, d30, d14 │ │ │ │ + vmla.f d16, d16, d0[2] │ │ │ │ blmi 0x25d0cc │ │ │ │ andcs r2, r0, fp, lsr #5 │ │ │ │ vshl.s64 d9, d0, d0 │ │ │ │ - svclt 0x0000fec3 │ │ │ │ + svclt 0x0000ff43 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ - eorseq pc, r3, r8, lsr #24 │ │ │ │ - eorseq pc, r3, r0, asr #24 │ │ │ │ - eorseq pc, r3, r0, asr ip @ │ │ │ │ - eorseq pc, r3, r8, lsl #25 │ │ │ │ - addseq pc, r4, #-536870908 @ 0xe0000004 │ │ │ │ + eorseq pc, r3, r8, lsr sp @ │ │ │ │ + eorseq pc, r3, r0, asr sp @ │ │ │ │ + eorseq pc, r3, r0, ror #26 │ │ │ │ + mlaseq r3, r8, sp, pc @ │ │ │ │ + adcne pc, r4, #-536870908 @ 0xe0000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - cmppvc ip, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + msreq (UNDEF: 108), lr │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ strtmi r9, [r8], -r0, lsl #4 │ │ │ │ vqdmulh.s d20, d0, d15 │ │ │ │ vqsub.s64 q1, q0, │ │ │ │ - smlatbcs r3, r5, lr, pc @ │ │ │ │ + tstpcs r3, r5, lsr #30 @ p-variant is OBSOLETE │ │ │ │ ldrt r2, [ip], r8, lsl #4 │ │ │ │ - @ instruction: 0xf64d2000 │ │ │ │ - vorr.i32 , #12 @ 0x0000000c │ │ │ │ + vhadd.s8 d18, d14, d0 │ │ │ │ + vmla.f d16, d0, d0[7] │ │ │ │ blmi 0x29d124 │ │ │ │ andls r2, r0, ip, ror #4 │ │ │ │ - mrc2 2, 4, pc, cr8, cr0, {1} │ │ │ │ + @ instruction: 0xff18f230 │ │ │ │ @ instruction: 0xf64f2000 │ │ │ │ - vorr.i32 d20, #0 @ 0x00000000 │ │ │ │ - @ instruction: 0xf64d0333 │ │ │ │ - vorr.i32 , #12 @ 0x0000000c │ │ │ │ + vsubw.s8 , q0, d16 │ │ │ │ + vcge.s8 d16, d14, d19 │ │ │ │ + vmla.f d16, d0, d0[7] │ │ │ │ vst4.8 {d16,d18,d20,d22}, [pc :128], lr │ │ │ │ mulls r0, r7, r2 │ │ │ │ - mcr2 2, 4, pc, cr10, cr0, {1} @ │ │ │ │ - eorseq pc, r3, ip, asr #29 │ │ │ │ - eorseq pc, r3, r4, ror ip @ │ │ │ │ + @ instruction: 0xff0af230 │ │ │ │ + ldrsbteq pc, [r3], -ip @ │ │ │ │ + eorseq pc, r3, r4, lsl #27 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ addlt r4, sl, r2, asr #23 │ │ │ │ ldrmi r4, [r6], -r7, lsl #12 │ │ │ │ movwls r6, #38939 @ 0x981b │ │ │ │ @@ -13005,15 +13005,15 @@ │ │ │ │ sbceq r5, r7, #80, 6 @ 0x40000001 │ │ │ │ movwmi pc, #67 @ 0x43 @ │ │ │ │ andeq pc, r1, #5 │ │ │ │ smlalbtvs pc, r5, r3, r3 @ │ │ │ │ @ instruction: 0xf0822a00 │ │ │ │ b 0x105d50c │ │ │ │ @ instruction: 0xf64f1182 │ │ │ │ - vmov.i32 d20, #0 @ 0x00000000 │ │ │ │ + vsubl.s8 , d0, d16 │ │ │ │ bl 0x9d5e0 │ │ │ │ stmdbge r4, {r0, r6, r9} │ │ │ │ @ instruction: 0x41bcf8b2 │ │ │ │ subseq lr, r7, #323584 @ 0x4f000 │ │ │ │ sbcvc lr, r3, #270336 @ 0x42000 │ │ │ │ ldrmi fp, [r7], -r8, lsl #30 │ │ │ │ subseq lr, r3, #323584 @ 0x4f000 │ │ │ │ @@ -13029,26 +13029,26 @@ │ │ │ │ @ instruction: 0xf1cc4c0c │ │ │ │ blx 0xfeb2fe5a │ │ │ │ stmdage r6, {fp, lr, pc} │ │ │ │ streq lr, [ip], #-2844 @ 0xfffff4e4 │ │ │ │ bl 0x1241d64 │ │ │ │ @ instruction: 0xf8cd0808 │ │ │ │ @ instruction: 0xf1468004 │ │ │ │ - stmdbge r2, {r0, r2, r3, r5, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r2, {r0, r2, r3, r5, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ movwcs lr, #18909 @ 0x49dd │ │ │ │ stmib sp, {r1, r2, fp, sp, pc}^ │ │ │ │ @ instruction: 0xf1464800 │ │ │ │ - blls 0xdb714 │ │ │ │ + blls 0xdb914 │ │ │ │ submi pc, r0, #79 @ 0x4f │ │ │ │ subsmi sl, fp, #4, 18 @ 0x10000 │ │ │ │ blls 0x10198c │ │ │ │ bl 0x18c6da8 │ │ │ │ movwls r0, #4867 @ 0x1303 │ │ │ │ movwcs lr, #18909 @ 0x49dd │ │ │ │ - blx 0x15d92b4 │ │ │ │ + blx 0xff5d92b4 │ │ │ │ movwne lr, #18909 @ 0x49dd │ │ │ │ @ instruction: 0xf1433902 │ │ │ │ beq 0x1269da4 │ │ │ │ bicpl lr, r3, r1, asr #20 │ │ │ │ mcrrne 10, 5, r0, r8, cr11 │ │ │ │ stceq 1, cr15, [r0], {67} @ 0x43 │ │ │ │ vqdmulh.s d15, d3, d0 │ │ │ │ @@ -13187,56 +13187,56 @@ │ │ │ │ mulsle r8, r5, r2 │ │ │ │ blvc 0x858650 │ │ │ │ blvc 0xd860c │ │ │ │ blvc 0x158610 │ │ │ │ blvc 0x1d8614 │ │ │ │ addsle r2, r5, r0, lsl #18 │ │ │ │ @ instruction: 0x2c007b74 │ │ │ │ - @ instruction: 0xf64dd187 │ │ │ │ - vsra.s64 d23, d24, #64 │ │ │ │ - @ instruction: 0xf64d012e │ │ │ │ - vshr.s64 , q4, #64 │ │ │ │ + vrhadd.s8 d29, d30, d7 │ │ │ │ + vmla.f d16, d16, d0[2] │ │ │ │ + vrhadd.s8 d16, d14, d30 │ │ │ │ + vmla.i d16, d16, d0[6] │ │ │ │ blmi 0x61d0b4 │ │ │ │ vqsub.s32 q9, , │ │ │ │ - ldc 14, cr15, [pc, #164] @ 0x1d0a8 │ │ │ │ + ldc 14, cr15, [pc, #676] @ 0x1d2a8 │ │ │ │ ldmdahi r2!, {r2, r4, r8, r9, fp, ip, sp, lr} │ │ │ │ andpl pc, r0, #1107296256 @ 0x42000000 │ │ │ │ blvc 0xd8644 │ │ │ │ andeq pc, r1, #66 @ 0x42 │ │ │ │ blvc 0x15864c │ │ │ │ stc 0, cr8, [sp, #200] @ 0xc8 │ │ │ │ stmdbcs r0, {r1, r2, r8, r9, fp, ip, sp, lr} │ │ │ │ @ instruction: 0xb125d1e0 │ │ │ │ orrmi pc, r0, #35 @ 0x23 │ │ │ │ movwpl pc, #67 @ 0x43 @ │ │ │ │ @ instruction: 0xf043e770 │ │ │ │ strb r4, [sp, -r0, lsl #7]! │ │ │ │ - stc2l 2, cr15, [ip, #624] @ 0x270 │ │ │ │ + mcr2 2, 2, pc, cr12, cr12, {4} @ │ │ │ │ @ instruction: 0xf64f2000 │ │ │ │ - vorr.i32 d20, #0 @ 0x00000000 │ │ │ │ - @ instruction: 0xf64d0333 │ │ │ │ - vorr.i32 , #12 @ 0x0000000c │ │ │ │ + vsubw.s8 , q0, d16 │ │ │ │ + vcge.s8 d16, d14, d19 │ │ │ │ + vmla.f d16, d0, d0[7] │ │ │ │ vst4.8 {d16,d18,d20,d22}, [pc :128], lr │ │ │ │ mulls r0, r7, r2 │ │ │ │ - stc2 2, cr15, [r8], #192 @ 0xc0 │ │ │ │ + stc2 2, cr15, [r8, #-192]! @ 0xffffff40 │ │ │ │ ... │ │ │ │ - eorseq pc, r3, r0, asr ip @ │ │ │ │ + eorseq pc, r3, r0, ror #26 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeb74268 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ - ldceq 2, cr15, [r0], #-312 @ 0xfffffec8 │ │ │ │ + mcrrne 2, 4, pc, r0, cr14 @ │ │ │ │ stceq 2, cr15, [lr], #-768 @ 0xfffffd00 │ │ │ │ - @ instruction: 0x71b8f64d │ │ │ │ + biceq pc, r8, lr, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ adccs r4, fp, #3072 @ 0xc00 │ │ │ │ @ instruction: 0xf8cd2000 │ │ │ │ vhadd.s d12, d0, d0 │ │ │ │ - svclt 0x0000fc8b │ │ │ │ - eorseq pc, r3, r8, lsl #25 │ │ │ │ + svclt 0x0000fd0b │ │ │ │ + mlaseq r3, r8, sp, pc @ │ │ │ │ @ instruction: 0x4696b530 │ │ │ │ mulsgt r9, r2, r8 │ │ │ │ svceq 0x0000f1bc │ │ │ │ @ instruction: 0xf891d003 │ │ │ │ vaddl.u8 q14, d12, d4 │ │ │ │ ldmib r0, {sl, fp, ip}^ │ │ │ │ stmiavs r3, {r0, sl, sp}^ │ │ │ │ @@ -13507,21 +13507,21 @@ │ │ │ │ vst2.8 {d24-d25}, [r3], r3 │ │ │ │ andhi r4, r3, r0, lsl #7 │ │ │ │ @ instruction: 0xf47f2d00 │ │ │ │ stmdbcs r4, {r0, r2, r3, r4, r5, r6, r8, r9, sl, fp, sp, pc} │ │ │ │ svcge 0x007df43f │ │ │ │ @ instruction: 0xf43f2c04 │ │ │ │ vceq.f32 q13, q15, q8 │ │ │ │ - vmvn.i32 q8, #2048 @ 0x00000800 │ │ │ │ - @ instruction: 0xf64d022e │ │ │ │ - vorr.i32 , #12 @ 0x0000000c │ │ │ │ + vsubl.s8 , d16, d8 │ │ │ │ + vhsub.s8 d16, d14, d30 │ │ │ │ + vmla.f d16, d0, d0[7] │ │ │ │ andls r0, r0, #-2147483637 @ 0x8000000b │ │ │ │ blmi 0xc65500 │ │ │ │ rsbsvs pc, r7, #64, 4 │ │ │ │ - blx 0x13d9dc8 │ │ │ │ + blx 0xff3d9dc8 │ │ │ │ vst3.32 @ instruction: 0xf481fab1 │ │ │ │ blx 0xfeecb954 │ │ │ │ strtcc pc, [r0], #-1162 @ 0xfffffb76 │ │ │ │ strteq pc, [r0], -r4, lsr #3 │ │ │ │ movweq pc, #4227 @ 0x1083 @ │ │ │ │ blx 0x2ad7a4 │ │ │ │ sbcslt pc, fp, #6291456 @ 0x600000 │ │ │ │ @@ -13549,28 +13549,28 @@ │ │ │ │ cdpcc 4, 3, cr15, cr15, cr4, {0} │ │ │ │ vmlseq.f32 s28, s8, s28 │ │ │ │ blx 0x16455c │ │ │ │ str pc, [sl], r7, lsl #14 │ │ │ │ movweq pc, #16455 @ 0x4047 @ │ │ │ │ ldr r2, [fp, -r2, lsl #2]! │ │ │ │ vhadd.s8 d18, d14, d0 │ │ │ │ - vmla.f d16, d0, d0[3] │ │ │ │ + vorr.i32 , #12 @ 0x0000000c │ │ │ │ blmi 0x2dda54 │ │ │ │ rscvs pc, r2, #1325400064 @ 0x4f000000 │ │ │ │ vhadd.s d9, d0, d0 │ │ │ │ - @ instruction: 0xf017f9ff │ │ │ │ + @ instruction: 0xf017fa7f │ │ │ │ svclt 0x00180f60 │ │ │ │ movweq pc, #32839 @ 0x8047 @ │ │ │ │ svcge 0x004af47f │ │ │ │ stccs 8, cr8, [r1], {3} │ │ │ │ orrmi pc, r0, #1124073472 @ 0x43000000 │ │ │ │ orrsle r8, r1, r3 │ │ │ │ svclt 0x0000e70d │ │ │ │ - ldrhteq pc, [r3], -r8 @ │ │ │ │ - ldrsbteq pc, [r3], -r8 @ │ │ │ │ + eorseq pc, r3, r8, asr #29 │ │ │ │ + eorseq pc, r3, r8, ror #31 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0050f8cc │ │ │ │ stmibmi r9, {r0, r1, r5, r7, ip, sp, pc}^ │ │ │ │ @ instruction: 0x91216809 │ │ │ │ tstpeq r0, pc, asr #32 @ p-variant is OBSOLETE │ │ │ │ @@ -13728,15 +13728,15 @@ │ │ │ │ @ instruction: 0xf018868f │ │ │ │ @ instruction: 0xf0000f10 │ │ │ │ @ instruction: 0xf1bc81ff │ │ │ │ @ instruction: 0xf0400f04 │ │ │ │ @ instruction: 0xf1bb863a │ │ │ │ @ instruction: 0xf0010f04 │ │ │ │ eorcs r8, r8, #143 @ 0x8f │ │ │ │ - tstpmi r0, #82837504 @ p-variant is OBSOLETE @ 0x4f00000 │ │ │ │ + msrpl CPSR_, #82837504 @ 0x4f00000 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0x0051f89d │ │ │ │ movwcc pc, #43778 @ 0xab02 @ │ │ │ │ rscscc pc, r4, #13828096 @ 0xd30000 │ │ │ │ ldcge 1, cr14, [r4], {25} │ │ │ │ bleq 0xfffe6c7c │ │ │ │ andsls r9, r5, r4, lsl r5 │ │ │ │ @@ -13864,21 +13864,21 @@ │ │ │ │ svceq 0x0005f1bc │ │ │ │ ldrhi pc, [pc, #64]! @ 0x1daac │ │ │ │ svceq 0x0005f1bb │ │ │ │ ldrbhi pc, [r2] @ │ │ │ │ ldmib r2, {r1, r5, r9, sl, lr}^ │ │ │ │ ldmdavc r0, {r1, fp, ip}^ │ │ │ │ @ instruction: 0xf64f2228 │ │ │ │ - vorr.i32 d20, #0 @ 0x00000000 │ │ │ │ + vsubw.s8 , q0, d16 │ │ │ │ @ instruction: 0x460f0333 │ │ │ │ strmi pc, [r0], #-72 @ 0xffffffb8 │ │ │ │ movwcc pc, #43778 @ 0xab02 @ │ │ │ │ rscscc pc, r4, #13828096 @ 0xd30000 │ │ │ │ ldmdavc r0, {r2, r3, r5, r7, r9, sl, sp, lr, pc}^ │ │ │ │ - tstpmi r0, #82837504 @ p-variant is OBSOLETE @ 0x4f00000 │ │ │ │ + msrpl CPSR_, #82837504 @ 0x4f00000 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ blx 0xa6346 │ │ │ │ @ instruction: 0xf8d3330a │ │ │ │ ldmdbvc r2!, {r2, r4, r5, r6, r7, r9, ip, sp} │ │ │ │ bicsmi r2, r2, #0, 14 │ │ │ │ @ instruction: 0xe69d07d4 │ │ │ │ @ instruction: 0xf0874252 │ │ │ │ @@ -13946,15 +13946,15 @@ │ │ │ │ @ instruction: 0x43290800 │ │ │ │ b 0x106df9c │ │ │ │ ldmdals r8, {r1, r2, r3, r8} │ │ │ │ stmib sp, {r2, ip, pc}^ │ │ │ │ ldmdals r9, {r1, r2, r3, r4, fp, ip, sp, pc} │ │ │ │ andsne lr, ip, #3358720 @ 0x334000 │ │ │ │ mlacs r8, r5, r7, lr │ │ │ │ - ldmdami r0, {r0, r1, r2, r3, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ + stmdapl r0!, {r0, r1, r2, r3, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ ldmib r2, {r2, r4, r7, fp, sp, lr}^ │ │ │ │ blx 0x227ea │ │ │ │ movwmi r8, #45066 @ 0xb00a │ │ │ │ svclt 0x001868d1 │ │ │ │ streq pc, [r1], #-68 @ 0xffffffbc │ │ │ │ tstls r6, r5, lsl #2 │ │ │ │ @@ -14417,21 +14417,21 @@ │ │ │ │ ldrmi r9, [r6], lr, lsl #20 │ │ │ │ bcs 0x2fb54 │ │ │ │ mcrge 4, 3, pc, cr5, cr15, {1} @ │ │ │ │ bvc 0xfede6718 │ │ │ │ cmppeq r0, r1, asr #32 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0x46be463c │ │ │ │ @ instruction: 0xf43f2f00 │ │ │ │ - @ instruction: 0xf64dae5c │ │ │ │ - vorr.i32 , #12 @ 0x0000000c │ │ │ │ - @ instruction: 0xf64d012e │ │ │ │ - vmvn.i32 , #8 @ 0x00000008 │ │ │ │ + @ instruction: 0xf24eae5c │ │ │ │ + vmla.f d16, d0, d0[7] │ │ │ │ + vrhadd.s8 d16, d14, d30 │ │ │ │ + vaddl.s8 q8, d16, d8 │ │ │ │ blmi 0xff0de3f0 │ │ │ │ sbcvc pc, ip, #1325400064 @ 0x4f000000 │ │ │ │ - stc2 2, cr15, [sl], {102} @ 0x66 │ │ │ │ + stc2 2, cr15, [sl, #-408] @ 0xfffffe68 │ │ │ │ tstls r3, r1, ror ip │ │ │ │ @ instruction: 0xf0402900 │ │ │ │ bvc 0x1c7f35c │ │ │ │ tstlt r9, r6, lsl #2 │ │ │ │ stmdbcs r1, {r0, r4, r5, r7, r9, fp, ip, sp, lr} │ │ │ │ movthi pc, #53248 @ 0xd000 @ │ │ │ │ ldmib r2, {r0, r4, r5, r9, fp, ip, sp, lr}^ │ │ │ │ @@ -14617,15 +14617,15 @@ │ │ │ │ strmi r8, [lr, #910] @ 0x38e │ │ │ │ andeq lr, r8, r0, ror fp │ │ │ │ orrhi pc, ip, #128 @ 0x80 │ │ │ │ svceq 0x0006f1bb │ │ │ │ @ instruction: 0xf89dd0df │ │ │ │ @ instruction: 0xf7ff0069 │ │ │ │ svclt 0x0000ba1d │ │ │ │ - eorseq pc, r3, r8, lsr #24 │ │ │ │ + eorseq pc, r3, r8, lsr sp @ │ │ │ │ cdpeq 0, 0, cr15, cr6, cr15, {2} │ │ │ │ stmdaeq ip, {r5, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf04846f3 │ │ │ │ @ instruction: 0xf88d0240 │ │ │ │ @ instruction: 0xf040e068 │ │ │ │ @ instruction: 0xf04f0840 │ │ │ │ @ instruction: 0xf7ff0e40 │ │ │ │ @@ -14881,21 +14881,21 @@ │ │ │ │ mrcge 4, 4, APSR_nzcv, cr8, cr15, {1} │ │ │ │ b 0xfe34525c │ │ │ │ stmiane r4!, {r2, r3, r4, r6, r8} │ │ │ │ strls r9, [r3], #-2566 @ 0xfffff5fa │ │ │ │ andeq lr, r1, #67584 @ 0x10800 │ │ │ │ str r9, [sp], r6, lsl #4 │ │ │ │ stmdbcs r0, {r0, r4, r5, r6, r8, r9, fp, ip, sp, lr} │ │ │ │ - @ instruction: 0xf64dd191 │ │ │ │ - vsra.s64 d23, d24, #64 │ │ │ │ - @ instruction: 0xf64d012e │ │ │ │ - vshr.s64 , q4, #64 │ │ │ │ + vand d29, d30, d1 │ │ │ │ + vmla.f d16, d16, d0[2] │ │ │ │ + vrhadd.s8 d16, d14, d30 │ │ │ │ + vmla.i d16, d16, d0[6] │ │ │ │ blmi 0xff35eb30 │ │ │ │ vqsub.s32 q9, q3, │ │ │ │ - svcls 0x000ef8eb │ │ │ │ + svcls 0x000ef96b │ │ │ │ @ instruction: 0x2114469e │ │ │ │ @ instruction: 0xf7ff463c │ │ │ │ stmdbls r3, {r1, r3, r5, r7, r9, fp, ip, sp, pc} │ │ │ │ stmne ip, {r0, r1, r2, r9, fp, ip, pc} │ │ │ │ stmdbls r8, {r1, r2, r9, fp, ip, pc} │ │ │ │ bl 0x10c3aa4 │ │ │ │ andls r0, r6, #268435456 @ 0x10000000 │ │ │ │ @@ -15015,16 +15015,16 @@ │ │ │ │ @ instruction: 0xf7fe4673 │ │ │ │ stmdals r3, {r0, r2, r6, r7, r8, sl, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf04f4303 │ │ │ │ svclt 0x00140300 │ │ │ │ ldrmi r2, [r8], -r1 │ │ │ │ andls r9, r4, r3, lsl #6 │ │ │ │ @ instruction: 0xf7ff4618 │ │ │ │ - vqshrn.s32 d11, q1, #6 │ │ │ │ - bls 0x11eb20 │ │ │ │ + vqshrn.s32 d11, q1, #5 │ │ │ │ + bls 0x11cd20 │ │ │ │ tsteq r7, r2, lsl #20 │ │ │ │ b 0xc54a0 │ │ │ │ @ instruction: 0x4329050c │ │ │ │ adchi pc, pc, r0 │ │ │ │ bls 0x1307a0 │ │ │ │ @ instruction: 0xf43f2a00 │ │ │ │ svcne 0x0051aec7 │ │ │ │ @@ -15033,19 +15033,19 @@ │ │ │ │ @ instruction: 0xf1bbe55b │ │ │ │ @ instruction: 0xf43f0f06 │ │ │ │ @ instruction: 0xf1bbacb3 │ │ │ │ @ instruction: 0xf47f0f05 │ │ │ │ bls 0x109f58 │ │ │ │ mrclt 7, 6, APSR_nzcv, cr11, cr14, {7} │ │ │ │ vhadd.s8 d18, d14, d0 │ │ │ │ - vmla.f d16, d0, d0[3] │ │ │ │ + vorr.i32 , #12 @ 0x0000000c │ │ │ │ blmi 0xe5f184 │ │ │ │ rscvs pc, r2, #1325400064 @ 0x4f000000 │ │ │ │ vhadd.s32 d9, d14, d0 │ │ │ │ - ldmdahi r3!, {r0, r1, r2, r5, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + ldmdahi r3!, {r0, r1, r2, r5, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldmdavc r0, {r0, r3, r6, fp}^ │ │ │ │ cdpmi 5, 2, cr15, cr0, cr12, {0} │ │ │ │ @ instruction: 0xf0430862 │ │ │ │ b 0x105f948 │ │ │ │ eorshi r7, r3, r4, asr #15 │ │ │ │ strmi pc, [r0], #-66 @ 0xffffffbe │ │ │ │ @ instruction: 0xf7fe4673 │ │ │ │ @@ -15084,90 +15084,90 @@ │ │ │ │ smlawteq r0, fp, r1, pc @ │ │ │ │ vst1.8 {d15-d16}, [fp :128], r5 │ │ │ │ @ instruction: 0xf101fa05 │ │ │ │ @ instruction: 0xf1ab430f │ │ │ │ blx 0x95f208 │ │ │ │ movwmi pc, #61697 @ 0xf101 @ │ │ │ │ vqrshl.s8 d30, d1, d14 │ │ │ │ - vmov.i32 d16, #3072 @ 0x00000c00 │ │ │ │ - @ instruction: 0xf64d022e │ │ │ │ - vorr.i32 , #12 @ 0x0000000c │ │ │ │ + vsubl.s8 , d0, d28 │ │ │ │ + vhsub.s8 d16, d14, d30 │ │ │ │ + vmla.f d16, d0, d0[7] │ │ │ │ andls r0, r0, #-2147483637 @ 0x8000000b │ │ │ │ andscs pc, r7, #64, 4 │ │ │ │ vqdmulh.s32 d4, d14, d3 │ │ │ │ - svclt 0x0000fdfd │ │ │ │ - eorseq pc, r3, r0, asr ip @ │ │ │ │ - ldrsbteq pc, [r3], -r8 @ │ │ │ │ - ldrhteq pc, [r3], -r4 @ │ │ │ │ - andeq pc, r0, #-536870908 @ 0xe0000004 │ │ │ │ + svclt 0x0000fe7d │ │ │ │ + eorseq pc, r3, r0, ror #26 │ │ │ │ + eorseq pc, r3, r8, ror #31 │ │ │ │ + eorseq pc, r3, r4, asr #27 │ │ │ │ + andsne pc, r0, #-536870908 @ 0xe0000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - cmppvc ip, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + msreq (UNDEF: 108), lr │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ andcs r9, r0, r0, lsl #4 │ │ │ │ vpadd.i8 d20, d0, d22 │ │ │ │ vqsub.s32 d2, d14, d6 │ │ │ │ - @ instruction: 0xf64dfde7 │ │ │ │ - vmlal.s , d16, d0[7] │ │ │ │ - @ instruction: 0xf64d022e │ │ │ │ - vorr.i32 , #12 @ 0x0000000c │ │ │ │ + vceq.f32 , q7, │ │ │ │ + vrshr.s64 q8, q14, #64 │ │ │ │ + vhsub.s8 d16, d14, d30 │ │ │ │ + vmla.f d16, d0, d0[7] │ │ │ │ andls r0, r0, #-2147483637 @ 0x8000000b │ │ │ │ andscs pc, r2, #64, 4 │ │ │ │ vqdmulh.s32 d4, d14, d30 │ │ │ │ - bls 0x11e558 │ │ │ │ + bls 0x11e758 │ │ │ │ smlawteq r0, fp, r1, pc @ │ │ │ │ @ instruction: 0xf70bfa22 │ │ │ │ blx 0xc5614 │ │ │ │ movwmi pc, #61697 @ 0xf101 @ │ │ │ │ msreq CPSR_, fp, lsr #3 │ │ │ │ vst1.8 {d15-d16}, [fp :128], r2 │ │ │ │ @ instruction: 0xf101fa22 │ │ │ │ ldrbt r4, [r9], pc, lsl #6 │ │ │ │ - ldrteq pc, [r0], #-590 @ 0xfffffdb2 @ │ │ │ │ + strbne pc, [r0], #-590 @ 0xfffffdb2 @ │ │ │ │ strteq pc, [lr], #-704 @ 0xfffffd40 │ │ │ │ - @ instruction: 0x71b8f64d │ │ │ │ + biceq pc, r8, lr, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ adccs r4, fp, #33792 @ 0x8400 │ │ │ │ strls r2, [r0], #-0 │ │ │ │ - ldc2 2, cr15, [sl, #184]! @ 0xb8 │ │ │ │ + cdp2 2, 3, cr15, cr10, cr14, {1} │ │ │ │ vhadd.s8 d18, d14, d0 │ │ │ │ - vmla.f d16, d0, d0[3] │ │ │ │ + vorr.i32 , #12 @ 0x0000000c │ │ │ │ blmi 0x75f2f4 │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ vqsub.s32 , q7, │ │ │ │ - andcs pc, r0, pc, lsr #27 │ │ │ │ - cmppvc ip, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + andcs pc, r0, pc, lsr #28 │ │ │ │ + msreq (UNDEF: 108), lr │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ rsbcs r4, ip, #24, 22 @ 0x6000 │ │ │ │ vhadd.s32 d9, d14, d0 │ │ │ │ - @ instruction: 0xf64dfda5 │ │ │ │ - vorr.i32 , #12 @ 0x0000000c │ │ │ │ - @ instruction: 0xf64d012e │ │ │ │ - vmvn.i32 , #8 @ 0x00000008 │ │ │ │ + vceq.f32 d31, d14, d21 │ │ │ │ + vmla.f d16, d0, d0[7] │ │ │ │ + vrhadd.s8 d16, d14, d30 │ │ │ │ + vaddl.s8 q8, d16, d8 │ │ │ │ blmi 0x4def24 │ │ │ │ sbcvc pc, ip, #1325400064 @ 0x4f000000 │ │ │ │ - cdp2 2, 15, cr15, cr0, cr5, {3} │ │ │ │ - @ instruction: 0xf64d2000 │ │ │ │ - vorr.i32 , #12 @ 0x0000000c │ │ │ │ + @ instruction: 0xff70f265 │ │ │ │ + vhadd.s8 d18, d14, d0 │ │ │ │ + vmla.f d16, d0, d0[7] │ │ │ │ blmi 0x3df338 │ │ │ │ addsvc pc, r7, #1325400064 @ 0x4f000000 │ │ │ │ vhadd.s32 d9, d14, d0 │ │ │ │ - andcs pc, r0, sp, lsl #27 │ │ │ │ - tstpmi r0, #82837504 @ p-variant is OBSOLETE @ 0x4f00000 │ │ │ │ + andcs pc, r0, sp, lsl #28 │ │ │ │ + msrpl CPSR_, #82837504 @ 0x4f00000 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - cmppvc ip, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + msreq (UNDEF: 108), lr │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ addsvc pc, r7, #1325400064 @ 0x4f000000 │ │ │ │ vhadd.s32 d9, d14, d0 │ │ │ │ - svclt 0x0000fd7f │ │ │ │ - ldrhteq pc, [r3], -r4 @ │ │ │ │ - eorseq pc, r3, r8, lsl #25 │ │ │ │ - eorseq pc, r3, r0, ror pc @ │ │ │ │ - eorseq pc, r3, r4, asr #25 │ │ │ │ - ldrshteq pc, [r3], -r0 @ │ │ │ │ - ldrsbteq pc, [r3], -r8 @ │ │ │ │ + svclt 0x0000fdff │ │ │ │ + eorseq pc, r3, r4, asr #27 │ │ │ │ + mlaseq r3, r8, sp, pc @ │ │ │ │ + eorseq r0, r4, r0, lsl #1 │ │ │ │ + ldrsbteq pc, [r3], -r4 @ │ │ │ │ + eorseq pc, r3, r0, lsl #28 │ │ │ │ + eorseq pc, r3, r8, ror #27 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ @ instruction: 0xf8924689 │ │ │ │ addlt lr, r6, r9, lsl r0 │ │ │ │ svceq 0x0000f1be │ │ │ │ @ instruction: 0xf891d003 │ │ │ │ vaddl.u8 q15, d14, d4 │ │ │ │ ldmib r0, {r9, sl, fp, ip}^ │ │ │ │ @@ -15410,21 +15410,21 @@ │ │ │ │ movwcs r2, #21254 @ 0x5306 │ │ │ │ ldrb r7, [r3, r3] │ │ │ │ movwmi pc, #35 @ 0x23 @ │ │ │ │ tstmi ip, #195 @ 0xc3 │ │ │ │ movwcs fp, #20232 @ 0x4f08 │ │ │ │ andvc sp, r3, fp, lsr #3 │ │ │ │ andcs lr, r0, sl, asr #15 │ │ │ │ - cmppeq ip, lr, asr #4 @ p-variant is OBSOLETE │ │ │ │ + cmppne ip, lr, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xf44f4b03 │ │ │ │ andls r6, r0, r2, ror #5 │ │ │ │ - blx 0x1cdbb7a │ │ │ │ - ldrshteq pc, [r3], -r8 @ │ │ │ │ - ldrsbteq pc, [r3], -r8 @ │ │ │ │ + blx 0xffcdbb7a │ │ │ │ + eorseq r0, r4, r8 │ │ │ │ + eorseq pc, r3, r8, ror #31 │ │ │ │ stmdavs r4, {r4, r5, r6, r7, r8, sl, ip, sp, pc}^ │ │ │ │ ldrdgt pc, [r4], -r1 │ │ │ │ bl 0xfe94b4e0 │ │ │ │ @ instruction: 0xf1be0e0c │ │ │ │ stcle 15, cr0, [ip], #-0 │ │ │ │ andcc lr, r2, #208, 18 @ 0x340000 │ │ │ │ ldmib r1, {r2, r3, r4, r6, r8, ip, lr, pc}^ │ │ │ │ @@ -15627,22 +15627,22 @@ │ │ │ │ subvs ip, r1, r0 │ │ │ │ stceq 3, cr15, [r0], {66} @ 0x42 │ │ │ │ movwcs lr, #10688 @ 0x29c0 │ │ │ │ @ instruction: 0xcc04e9c0 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - @ instruction: 0xf64dbd08 │ │ │ │ - vsra.s64 d23, d24, #64 │ │ │ │ - @ instruction: 0xf64d012e │ │ │ │ - vshr.s64 , q4, #64 │ │ │ │ + vadd.f32 d27, d14, d8 │ │ │ │ + vmla.f d16, d16, d0[2] │ │ │ │ + vrhadd.s8 d16, d14, d30 │ │ │ │ + vmla.i d16, d16, d0[6] │ │ │ │ blmi 0x9f6dc │ │ │ │ vqsub.s32 q9, , │ │ │ │ - svclt 0x0000fb15 │ │ │ │ - eorseq pc, r3, r0, asr ip @ │ │ │ │ + svclt 0x0000fb95 │ │ │ │ + eorseq pc, r3, r0, ror #26 │ │ │ │ bcs 0x17d63c │ │ │ │ strlt sp, [r0, #-25] @ 0xffffffe7 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00f0f8cc │ │ │ │ bcs 0x1cb854 │ │ │ │ stmdahi sl, {r0, r1, r2, r3, r4, r5, r8, ip, lr, pc} │ │ │ │ @@ -15674,21 +15674,21 @@ │ │ │ │ stmib r3, {r0, r3, r4, ip, sp, lr}^ │ │ │ │ andlt r0, r3, r2, lsl #4 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ blvc 0x128eac8 │ │ │ │ andcs lr, r0, ip, ror r7 │ │ │ │ - cmppvc ip, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + msreq (UNDEF: 108), lr │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ eorcs r4, r3, #3072 @ 0xc00 │ │ │ │ vhadd.s32 d9, d14, d0 │ │ │ │ - @ instruction: 0xf7fdf963 │ │ │ │ + @ instruction: 0xf7fdf9e3 │ │ │ │ svclt 0x0000fcbf │ │ │ │ - mlaseq r3, r0, pc, pc @ │ │ │ │ + eorseq r0, r4, r0, lsr #1 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb768f0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdavc r3, {r5, r6, r7, r8, r9, sl, fp} │ │ │ │ blcs 0x1cb90c │ │ │ │ stmdavc fp, {r0, r4, ip, lr, pc} │ │ │ │ svclt 0x00182b06 │ │ │ │ @@ -15761,20 +15761,20 @@ │ │ │ │ ldrmi r5, [r6, #1540]! @ 0x604 │ │ │ │ adcmi fp, ip, #8, 30 │ │ │ │ stmdavc r4, {r0, r5, r6, r7, r8, ip, lr, pc}^ │ │ │ │ mul r1, r1, r8 │ │ │ │ mvnle r4, #116, 10 @ 0x1d000000 │ │ │ │ ldr r4, [fp, r8, lsl #12] │ │ │ │ ldc2 7, cr15, [ip], {253} @ 0xfd │ │ │ │ - @ instruction: 0xf64d2000 │ │ │ │ - vorr.i32 , #12 @ 0x0000000c │ │ │ │ + vhadd.s8 d18, d14, d0 │ │ │ │ + vmla.f d16, d0, d0[7] │ │ │ │ blmi 0x9fcec │ │ │ │ andls r2, r0, ip, ror #4 │ │ │ │ - @ instruction: 0xf8b4f22e │ │ │ │ - eorseq pc, r3, r4, asr #25 │ │ │ │ + @ instruction: 0xf934f22e │ │ │ │ + ldrsbteq pc, [r3], -r4 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb76a48 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8910fe8 │ │ │ │ ldrmi ip, [r4], -r0 │ │ │ │ @ instruction: 0xf04f7802 │ │ │ │ addlt r0, r3, r1, lsl #28 │ │ │ │ @@ -15865,20 +15865,20 @@ │ │ │ │ svceq 0x0003f1bc │ │ │ │ @ instruction: 0xf1bcd823 │ │ │ │ @ instruction: 0xf63f0f01 │ │ │ │ svclt 0x0004af67 │ │ │ │ cdpmi 4, 0, cr15, cr0, cr15, {2} │ │ │ │ cdpvc 6, 15, cr15, cr15, cr15, {6} │ │ │ │ svcge 0x0060f43f │ │ │ │ - @ instruction: 0xf64d2000 │ │ │ │ - vorr.i32 , #12 @ 0x0000000c │ │ │ │ + vhadd.s8 d18, d14, d0 │ │ │ │ + vmla.f d16, d0, d0[7] │ │ │ │ blmi 0x81fe8c │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ - vqsub.s32 d6, d13, d12 │ │ │ │ - @ instruction: 0xf1bcffe3 │ │ │ │ + vqsub.s32 d6, d14, d12 │ │ │ │ + @ instruction: 0xf1bcf863 │ │ │ │ @ instruction: 0xd12c0f04 │ │ │ │ bcs 0xfda10 │ │ │ │ bcs 0x95a70 │ │ │ │ svclt 0x0008d81c │ │ │ │ rscsvc pc, pc, #82837504 @ 0x4f00000 │ │ │ │ svcge 0x004bf43f │ │ │ │ @ instruction: 0xf1bce7e6 │ │ │ │ @@ -15895,20 +15895,20 @@ │ │ │ │ ldr r0, [r6, -r1, lsl #24]! │ │ │ │ rscsvc pc, pc, #74448896 @ 0x4700000 │ │ │ │ bcs 0x1596e0 │ │ │ │ svcge 0x0055f43f │ │ │ │ ldrbeq lr, [sl, r8, asr #15] │ │ │ │ svcge 0x0037f53f │ │ │ │ andcs lr, r0, r0, ror r7 │ │ │ │ - cmppvc ip, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + msreq (UNDEF: 108), lr │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ andls r4, r0, r2, lsl #22 │ │ │ │ andvs pc, pc, #64, 4 │ │ │ │ - @ instruction: 0xffa8f22d │ │ │ │ - eorseq pc, r3, r4, lsr #31 │ │ │ │ + @ instruction: 0xf828f22e │ │ │ │ + ldrhteq r0, [r4], -r4 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 0xdaf18 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0050f8cc │ │ │ │ strmi fp, [ip], -r1, lsr #1 │ │ │ │ tstls lr, sp │ │ │ │ @@ -15977,20 +15977,20 @@ │ │ │ │ sbcshi pc, r4, r0, lsl #1 │ │ │ │ svceq 0x0000f1ba │ │ │ │ movweq lr, #27512 @ 0x6b78 │ │ │ │ @ instruction: 0xf04fbf28 │ │ │ │ andle r3, r6, #-16777216 @ 0xff000000 │ │ │ │ movwcs r4, #1586 @ 0x632 │ │ │ │ @ instruction: 0x46414650 │ │ │ │ - @ instruction: 0xf930f25b │ │ │ │ + @ instruction: 0xf9b0f25b │ │ │ │ bls 0xf13a0 │ │ │ │ ldmib sp, {r0, r1, r4, r5, r9, sl, lr}^ │ │ │ │ stmib sp, {r0, r1, r2, r8}^ │ │ │ │ @ instruction: 0xf1435400 │ │ │ │ - svcls 0x0004fb55 │ │ │ │ + svcls 0x0004fbd5 │ │ │ │ andscc lr, ip, #3620864 @ 0x374000 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x101ae9dd │ │ │ │ bl 0x1ee679c │ │ │ │ svclt 0x00380202 │ │ │ │ stceq 0, cr15, [r1], {79} @ 0x4f │ │ │ │ @ instruction: 0x0101ebba │ │ │ │ @@ -16011,33 +16011,33 @@ │ │ │ │ strls sp, [r3, -sp, ror #23] │ │ │ │ bl 0x1c6a3fc │ │ │ │ svclt 0x00240306 │ │ │ │ ldmcc pc!, {r0, r1, r2, r3, r6, ip, sp, lr, pc}^ @ │ │ │ │ andle r2, r5, #0, 2 │ │ │ │ movwcs r4, #1552 @ 0x610 │ │ │ │ vmin.s16 d20, d11, d18 │ │ │ │ - strmi pc, [r0], sp, ror #17 │ │ │ │ + strmi pc, [r0], sp, ror #18 │ │ │ │ @ instruction: 0xf1b8430c │ │ │ │ @ instruction: 0xf1740f04 │ │ │ │ svclt 0x003c0300 │ │ │ │ stmdaeq r4, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf1b82400 │ │ │ │ @ instruction: 0xf1440804 │ │ │ │ ldmib sp, {r0, r1, r2, r3, r4, r5, r6, r7, sl, ip, sp}^ │ │ │ │ stmib sp, {r0, r3, r8, r9, sp}^ │ │ │ │ stmdbls r7, {sl, pc} │ │ │ │ stc 8, cr9, [sp, #44] @ 0x2c │ │ │ │ vstr d8, [sp, #96] @ 0x60 │ │ │ │ vstr d8, [sp, #104] @ 0x68 │ │ │ │ @ instruction: 0xf1438b1c │ │ │ │ - stmib sp, {r0, r1, r2, r3, r4, r5, r6, r7, r9, fp, ip, sp, lr, pc}^ │ │ │ │ + stmib sp, {r0, r1, r2, r3, r4, r5, r6, r8, r9, fp, ip, sp, lr, pc}^ │ │ │ │ ldrtmi r8, [r3], -r0, lsl #8 │ │ │ │ stmdbls ip, {r0, r1, r9, fp, ip, pc} │ │ │ │ @ instruction: 0xf1439808 │ │ │ │ - bls 0x6de838 │ │ │ │ + bls 0x6dea38 │ │ │ │ tsteq ip, #3620864 @ 0x374000 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldmdane r2, {r3, r4, r8, fp, ip, pc} │ │ │ │ svcls 0x0004981b │ │ │ │ svclt 0x00284143 │ │ │ │ stceq 0, cr15, [r1], {79} @ 0x4f │ │ │ │ vmoveq.16 d17[0], lr │ │ │ │ @@ -16102,21 +16102,21 @@ │ │ │ │ subsle r3, r3, #-268435441 @ 0xf000000f │ │ │ │ bl 0x1e2ad6c │ │ │ │ svclt 0x00240306 │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ andle r9, r6, #201326592 @ 0xc000000 │ │ │ │ movwcs r4, #1586 @ 0x632 │ │ │ │ strbmi r4, [r1], -r0, lsr #12 │ │ │ │ - @ instruction: 0xf834f25b │ │ │ │ + @ instruction: 0xf8b4f25b │ │ │ │ movwcs r9, #3 │ │ │ │ blls 0x10498c │ │ │ │ ldmib sp, {r1, r3, r4, r5, r9, sl, lr}^ │ │ │ │ movwls r0, #4359 @ 0x1107 │ │ │ │ @ instruction: 0xf1434633 │ │ │ │ - @ instruction: 0xf04ffa57 │ │ │ │ + @ instruction: 0xf04ffad7 │ │ │ │ ldmib sp, {sl, fp}^ │ │ │ │ ldmib sp, {r2, r3, r4, r8, r9, sp}^ │ │ │ │ bl 0xfeee5210 │ │ │ │ bl 0x1ea05b4 │ │ │ │ svclt 0x00380003 │ │ │ │ stceq 0, cr15, [r1], {79} @ 0x4f │ │ │ │ bl 0x1a2673c │ │ │ │ @@ -16163,20 +16163,20 @@ │ │ │ │ blls 0x13ed98 │ │ │ │ strcc lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ ldmib sp, {r0, r1, r2, r8, fp, ip, pc}^ │ │ │ │ stc 3, cr2, [sp, #36] @ 0x24 │ │ │ │ stmdals fp, {r3, r4, r8, r9, fp, ip, sp, lr} │ │ │ │ blvc 0x6db4a4 │ │ │ │ blvc 0x75b4a8 │ │ │ │ - @ instruction: 0xf9e8f143 │ │ │ │ + blx 0x1a5c384 │ │ │ │ ldrtmi r9, [sl], -r4, lsl #22 │ │ │ │ strcc lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ stmdbls ip, {r0, r1, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf1439808 │ │ │ │ - ldmdbls sl, {r0, r1, r2, r3, r4, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ + ldmdbls sl, {r0, r1, r2, r3, r4, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ ldreq lr, [ip, #-2525] @ 0xfffff623 │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ tstcs r8, #3620864 @ 0x374000 │ │ │ │ ldmdbls fp, {r3, fp, ip} │ │ │ │ svclt 0x0028414d │ │ │ │ cdpeq 0, 0, cr15, cr1, cr15, {2} │ │ │ │ bl 0x1a26930 │ │ │ │ @@ -16434,25 +16434,25 @@ │ │ │ │ vst2.8 {d24-d25}, [r2 :64], sl │ │ │ │ andshi r4, sl, r0, lsl #5 │ │ │ │ ldmdavc sl, {r1, r2, r3, r8, r9, fp, ip, pc} │ │ │ │ @ instruction: 0xf43f2a04 │ │ │ │ blls 0x38c018 │ │ │ │ blcs 0x7e31c │ │ │ │ svcge 0x0056f43f │ │ │ │ - adcseq pc, r0, #-536870908 @ 0xe0000004 │ │ │ │ + sbcne pc, r0, #-536870908 @ 0xe0000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - cmppvc ip, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + msreq (UNDEF: 108), lr │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ andcs r9, r0, r0, lsl #4 │ │ │ │ vqdmulh.s q10, q0, │ │ │ │ vhsub.s32 , , q5 │ │ │ │ - strbmi pc, [pc], -r9, ror #22 @ │ │ │ │ + strbmi pc, [pc], -r9, ror #23 @ │ │ │ │ ldrb r4, [r5], -lr, asr #12 │ │ │ │ movwcs r4, #1586 @ 0x632 │ │ │ │ - stc2 2, cr15, [r6, #360] @ 0x168 │ │ │ │ + mcr2 2, 0, pc, cr6, cr10, {2} @ │ │ │ │ stmdacs r5, {r0, r1, r9, fp, ip, pc} │ │ │ │ andeq lr, r1, #270336 @ 0x42000 │ │ │ │ movweq pc, #370 @ 0x172 @ │ │ │ │ addhi pc, r1, r0, lsl #1 │ │ │ │ @ instruction: 0xf1c92300 │ │ │ │ ldrmi r0, [sp], -r0, lsl #4 │ │ │ │ tstls r3, #4, 6 @ 0x10000000 │ │ │ │ @@ -16538,16 +16538,16 @@ │ │ │ │ addsmi r4, r8, r5, asr r6 │ │ │ │ @ instruction: 0xf1c34310 │ │ │ │ orrcc r0, r0, #32, 4 │ │ │ │ vpmax.s8 d15, d2, d17 │ │ │ │ @ instruction: 0xe67e4310 │ │ │ │ movwcs r9, #6669 @ 0x1a0d │ │ │ │ pkhbt r7, r5, r3 │ │ │ │ - blx 0xfef5cebe │ │ │ │ - ldrhteq pc, [r3], -r4 @ │ │ │ │ + ldc2 2, cr15, [ip], #-612 @ 0xfffffd9c │ │ │ │ + eorseq r0, r4, r4, asr #1 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ addlt r6, r5, r4, asr #16 │ │ │ │ stccs 6, cr4, [r0], {3} │ │ │ │ @@ -16774,26 +16774,26 @@ │ │ │ │ ldrbt r0, [pc], -r0, lsl #14 │ │ │ │ ldrtmi r4, [ip], -r1, asr #12 │ │ │ │ strmi r4, [r7], -r0, ror #13 │ │ │ │ ldmvs r9, {r1, r3, r4, r5, r6, r9, sl, sp, lr, pc} │ │ │ │ ldrtmi r4, [r8], -r4, asr #13 │ │ │ │ ldmvs r9, {r3, r7, r9, sl, lr}^ │ │ │ │ ldr r4, [pc, pc, lsl #12]! │ │ │ │ - @ instruction: 0xf64d2000 │ │ │ │ - vorr.i32 , #12 @ 0x0000000c │ │ │ │ + vhadd.s8 d18, d14, d0 │ │ │ │ + vmla.f d16, d0, d0[7] │ │ │ │ blmi 0x220cc8 │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ vqsub.s32 d4, d29, d1 │ │ │ │ - andcs pc, r0, r5, asr #17 │ │ │ │ - cmppvc ip, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + andcs pc, r0, r5, asr #18 │ │ │ │ + msreq (UNDEF: 108), lr │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ andls r4, r0, r2, lsl #22 │ │ │ │ subsmi pc, r4, #64, 4 │ │ │ │ - @ instruction: 0xf8baf22d │ │ │ │ - eorseq pc, r3, r4, asr #31 │ │ │ │ + @ instruction: 0xf93af22d │ │ │ │ + ldrsbteq r0, [r4], -r4 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrmi fp, [r6], -r4, lsl #1 │ │ │ │ ldrmi r7, [pc], -r2, lsl #16 │ │ │ │ bcc 0x72060 │ │ │ │ @@ -16847,21 +16847,21 @@ │ │ │ │ addmi lr, r5, #196, 14 @ 0x3100000 │ │ │ │ tsteq r4, r3, ror fp │ │ │ │ b 0x1415524 │ │ │ │ strtmi r1, [r1], -r8, lsl #4 │ │ │ │ @ instruction: 0x4628e7bc │ │ │ │ vmin.s8 d20, d1, d9 │ │ │ │ ldr r0, [r7, r1, lsl #4]! │ │ │ │ - @ instruction: 0xf64d2000 │ │ │ │ - vorr.i32 , #12 @ 0x0000000c │ │ │ │ + vhadd.s8 d18, d14, d0 │ │ │ │ + vmla.f d16, d0, d0[7] │ │ │ │ blmi 0xe0dec │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ vqsub.s32 q2, , q14 │ │ │ │ - svclt 0x0000f833 │ │ │ │ - eorseq pc, r3, r4, ror #31 │ │ │ │ + svclt 0x0000f8b3 │ │ │ │ + ldrshteq r0, [r4], -r4 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb77b4c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r6], -r0, ror #31 │ │ │ │ addlt r7, r4, r2, lsl #16 │ │ │ │ bcc 0x7216c │ │ │ │ stmdale r1!, {r0, r2, r9, fp, sp}^ │ │ │ │ @@ -16910,21 +16910,21 @@ │ │ │ │ andcs lr, r1, #60555264 @ 0x39c0000 │ │ │ │ strdcs lr, [r0], -sl │ │ │ │ andeq pc, r1, #268435460 @ 0x10000004 │ │ │ │ strb r4, [r0, r1, lsl #12]! │ │ │ │ ldr r4, [r3, r2, lsl #12]! │ │ │ │ andscs r2, r0, #0 │ │ │ │ ldrb r4, [sl, r1, lsl #12] │ │ │ │ - @ instruction: 0xf64d2000 │ │ │ │ - vorr.i32 , #12 @ 0x0000000c │ │ │ │ + vhadd.s8 d18, d14, d0 │ │ │ │ + vmla.f d16, d0, d0[7] │ │ │ │ blmi 0xe0ee8 │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ - vhsub.s32 , q6, │ │ │ │ - svclt 0x0000ffb5 │ │ │ │ - ldrshteq pc, [r3], -ip @ │ │ │ │ + vhsub.s32 , , │ │ │ │ + svclt 0x0000f835 │ │ │ │ + eorseq r0, r4, ip, lsl #2 │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ push {r7, sl, fp, ip, lr} │ │ │ │ bl 0xfeb71a0c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xb08d0fb0 │ │ │ │ stmdage r4, {r2, r9, sl, lr} │ │ │ │ tstcs r4, #3358720 @ 0x334000 │ │ │ │ @@ -17041,24 +17041,24 @@ │ │ │ │ movwcs r9, #2054 @ 0x806 │ │ │ │ @ instruction: 0xf04f9e07 │ │ │ │ strbmi r4, [r6, #-3072]! @ 0xfffff400 │ │ │ │ addsmi fp, r8, #8, 30 │ │ │ │ b 0x1410848 │ │ │ │ addsle r1, r2, r8 │ │ │ │ andeq pc, r1, r1, asr #4 │ │ │ │ - vabdl.s16 q7, d24, d15 │ │ │ │ - andcs pc, r0, sp, asr #31 │ │ │ │ - cmppeq ip, lr, asr #4 @ p-variant is OBSOLETE │ │ │ │ + vabdl.s16 q7, d25, d15 │ │ │ │ + andcs pc, r0, sp, asr #16 │ │ │ │ + cmppne ip, lr, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ andls r4, r0, r4, lsl #22 │ │ │ │ rscsmi pc, r2, #64, 12 @ 0x4000000 │ │ │ │ - cdp2 2, 10, cr15, cr12, cr12, {1} │ │ │ │ + @ instruction: 0xff2cf22c │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r0, r4, r8, lsl r0 │ │ │ │ - eorseq r0, r4, r0, asr #32 │ │ │ │ + eorseq r0, r4, r8, lsr #2 │ │ │ │ + eorseq r0, r4, r0, asr r1 │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ push {r7, sl, fp, ip, lr} │ │ │ │ bl 0xfeb71c24 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xb08d0fb0 │ │ │ │ stmdage r4, {r0, r2, r9, sl, lr} │ │ │ │ tstcs r4, #3358720 @ 0x334000 │ │ │ │ @@ -17161,24 +17161,24 @@ │ │ │ │ strtmi r4, [r2], -r3, lsr #12 │ │ │ │ strcs lr, [r0], #-2000 @ 0xfffff830 │ │ │ │ @ instruction: 0x46272010 │ │ │ │ strtmi r4, [r2], -r3, lsr #12 │ │ │ │ ldrmi lr, [ip], -sl, asr #15 │ │ │ │ strbmi r4, [r3], -r7, ror #12 │ │ │ │ strb r4, [r5, sl, asr #12] │ │ │ │ - mrc2 2, 6, pc, cr14, cr8, {4} │ │ │ │ + @ instruction: 0xff5ef298 │ │ │ │ vhadd.s8 d18, d14, d0 │ │ │ │ - vmla.f d16, d0, d0[3] │ │ │ │ + vorr.i32 , #12 @ 0x0000000c │ │ │ │ blmi 0x1612d8 │ │ │ │ @ instruction: 0xf6409000 │ │ │ │ vqsub.s32 d6, d28, d15 │ │ │ │ - svclt 0x0000fdbd │ │ │ │ + svclt 0x0000fe3d │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r0, r4, r8, lsl r0 │ │ │ │ - eorseq r0, r4, ip, asr r0 │ │ │ │ + eorseq r0, r4, r8, lsr #2 │ │ │ │ + eorseq r0, r4, ip, ror #2 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ bvs 0x4b289c │ │ │ │ stmvc ip, {r0, r2, r3, r7, ip, sp, pc} │ │ │ │ pkhtbmi r1, r9, r7, asr #24 │ │ │ │ @@ -17606,43 +17606,43 @@ │ │ │ │ streq lr, [r5, -lr, lsl #20] │ │ │ │ svclt 0x0008428f │ │ │ │ ldrdle r4, [r3], -r4 @ │ │ │ │ ldrbmi r9, [r3], r4, lsl #18 │ │ │ │ ldrb r9, [r7], -r2, lsl #2 │ │ │ │ tstls r2, fp, lsl #18 │ │ │ │ ldrb r4, [r3], -fp, lsl #13 │ │ │ │ - cmppvc ip, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + msreq (UNDEF: 108), lr │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - rsbsvc pc, r8, sp, asr #12 │ │ │ │ + addeq pc, r8, lr, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf44f4b07 │ │ │ │ vhsub.s32 , , q6 │ │ │ │ - mulcs r0, fp, fp │ │ │ │ - cmppvc ip, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + andcs pc, r0, fp, lsl ip @ │ │ │ │ + msreq (UNDEF: 108), lr │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xf44f4b03 │ │ │ │ mulls r0, r7, r2 │ │ │ │ - blx 0xe5dde4 │ │ │ │ - ldrshteq pc, [r3], -r0 @ │ │ │ │ - ldrsbteq pc, [r3], -r8 @ │ │ │ │ + blx 0xfee5dde4 │ │ │ │ + eorseq pc, r3, r0, lsl #28 │ │ │ │ + eorseq pc, r3, r8, ror #27 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb78744 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 0x132544c │ │ │ │ ldmvc r7, {r0, r1, r3, r7, ip, sp, pc}^ │ │ │ │ ldmdavs fp, {r0, r2, r3, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9309 │ │ │ │ stmdavc fp, {r8, r9} │ │ │ │ @ instruction: 0x46044616 │ │ │ │ blcs 0x170168 │ │ │ │ ldm pc, {r1, r2, r3, r4, r5, r6, fp, ip, lr, pc}^ @ │ │ │ │ cdpcs 0, 6, cr15, cr13, cr3, {0} │ │ │ │ movweq r5, #15662 @ 0x3d2e │ │ │ │ @ instruction: 0xf64f2228 │ │ │ │ - vorr.i32 d20, #0 @ 0x00000000 │ │ │ │ + vsubw.s8 , q0, d16 │ │ │ │ stmdage r4, {r0, r1, r4, r5, r8, r9} │ │ │ │ ldrdgt lr, [r2, -r1] │ │ │ │ movwcc pc, #31490 @ 0x7b02 @ │ │ │ │ tstpmi r0, r1, asr #32 @ p-variant is OBSOLETE │ │ │ │ rscscc pc, r4, #13828096 @ 0xd30000 │ │ │ │ bl 0xff738 │ │ │ │ andcs r3, r0, #134217731 @ 0x8000003 │ │ │ │ @@ -17673,44 +17673,44 @@ │ │ │ │ @ instruction: 0xf8cd786b │ │ │ │ @ instruction: 0xf88dc010 │ │ │ │ @ instruction: 0xf7f33011 │ │ │ │ ldmib sp, {r0, r2, r4, r5, r7, fp, ip, sp, lr, pc}^ │ │ │ │ blls 0x191a20 │ │ │ │ @ instruction: 0xf04f9803 │ │ │ │ @ instruction: 0xf64f0e28 │ │ │ │ - vmov.i32 d20, #0 @ 0x00000000 │ │ │ │ + vsubl.s8 , d0, d16 │ │ │ │ blx 0x3a1ee6 │ │ │ │ @ instruction: 0xf8d22207 │ │ │ │ addsmi r2, sl, #244, 4 @ 0x4000000f │ │ │ │ @ instruction: 0xe009d1b4 │ │ │ │ @ instruction: 0xf64f2228 │ │ │ │ - vorr.i32 d20, #0 @ 0x00000000 │ │ │ │ + vsubw.s8 , q0, d16 │ │ │ │ stmdage r4, {r0, r1, r4, r5, r8, r9} │ │ │ │ movwcc pc, #31490 @ 0x7b02 @ │ │ │ │ rscscc pc, r4, #13828096 @ 0xd30000 │ │ │ │ @ instruction: 0xf04f7931 │ │ │ │ bicmi r0, r9, #0, 24 │ │ │ │ str r0, [r3, r9, asr #15]! │ │ │ │ stmdage r4, {r8, r9, sp} │ │ │ │ @ instruction: 0x4619469c │ │ │ │ @ instruction: 0x4631e79e │ │ │ │ @ instruction: 0xf7ff4628 │ │ │ │ stmdavs fp!, {r0, r4, r5, r6, r7, r8, r9, fp, ip, sp, lr, pc}^ │ │ │ │ ldrdgt lr, [r2, -r5] │ │ │ │ ldrb sl, [r4, r4, lsl #16] │ │ │ │ - blx 0xfedde0c4 │ │ │ │ + blx 0xdde0c6 │ │ │ │ vhadd.s8 d18, d14, d0 │ │ │ │ - vmla.f d16, d0, d0[3] │ │ │ │ + vorr.i32 , #12 @ 0x0000000c │ │ │ │ blmi 0x161b28 │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ vqsub.s32 , q6, │ │ │ │ - svclt 0x0000f995 │ │ │ │ + svclt 0x0000fa15 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - ldrshteq pc, [r3], -r8 @ │ │ │ │ - eorseq pc, r3, r0, ror pc @ │ │ │ │ + eorseq r0, r4, r8 │ │ │ │ + eorseq r0, r4, r0, lsl #1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb78890 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [fp], -r8, ror #31 │ │ │ │ @ instruction: 0xf04f4604 │ │ │ │ ldrmi r0, [r1], -r1, lsl #24 │ │ │ │ ldmdavc r8, {r2, r7, ip, sp, pc} │ │ │ │ @@ -17764,23 +17764,23 @@ │ │ │ │ ldclvc 6, cr15, [pc], #796 @ 0x21a80 │ │ │ │ rscsvc pc, pc, #74448896 @ 0x4700000 │ │ │ │ subsvs r4, sl, lr, lsl #13 │ │ │ │ strmi r4, [sl], -r8, lsl #12 │ │ │ │ blvc 0x15cd80 │ │ │ │ blvc 0xdcd84 │ │ │ │ andcs lr, r0, r6, lsr #15 │ │ │ │ - cmppvc ip, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + msreq (UNDEF: 108), lr │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xf44f4b06 │ │ │ │ andls r7, r0, r1, ror #5 │ │ │ │ - @ instruction: 0xf90af22c │ │ │ │ + @ instruction: 0xf98af22c │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ - eorseq r0, r4, r8, lsl r0 │ │ │ │ - eorseq pc, r3, r8, lsl #26 │ │ │ │ + eorseq r0, r4, r8, lsr #2 │ │ │ │ + eorseq pc, r3, r8, lsl lr @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeb789ac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdavc r3, {r4, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ blcs 0x18d9c4 │ │ │ │ blcs 0x1d586c │ │ │ │ blvc 0x2d5d50 │ │ │ │ @@ -17830,28 +17830,28 @@ │ │ │ │ andlt r7, r3, r2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf023bd00 │ │ │ │ @ instruction: 0xf0434380 │ │ │ │ strb r5, [lr, r0, lsl #6]! │ │ │ │ - @ instruction: 0xf64d2000 │ │ │ │ - vorr.i32 , #12 @ 0x0000000c │ │ │ │ + vhadd.s8 d18, d14, d0 │ │ │ │ + vmla.f d16, d0, d0[7] │ │ │ │ blmi 0x261d4c │ │ │ │ andls r2, r0, r3, lsr #4 │ │ │ │ - @ instruction: 0xf884f22c │ │ │ │ + @ instruction: 0xf904f22c │ │ │ │ blx 0xff85f88e │ │ │ │ - @ instruction: 0x71b8f64d │ │ │ │ + biceq pc, r8, lr, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - sbcsvc pc, r8, sp, asr #12 │ │ │ │ + rsceq pc, r8, lr, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ rsbscs r4, pc, #2048 @ 0x800 │ │ │ │ - @ instruction: 0xf9cef263 │ │ │ │ - eorseq r0, r4, r8, ror r0 │ │ │ │ - eorseq pc, r3, r0, asr ip @ │ │ │ │ + blx 0x13de244 │ │ │ │ + eorseq r0, r4, r8, lsl #3 │ │ │ │ + eorseq pc, r3, r0, ror #26 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb78ac8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdavc r3, {r3, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ blcs 0x1cdadc │ │ │ │ stmdavc fp, {r0, r4, ip, lr, pc} │ │ │ │ svclt 0x00182b06 │ │ │ │ @@ -17929,28 +17929,28 @@ │ │ │ │ rscle r2, r5, r6, lsl #22 │ │ │ │ bicle r2, r2, r5, lsl #22 │ │ │ │ str r4, [ip, r8, lsl #12]! │ │ │ │ @ instruction: 0xf8917844 │ │ │ │ ldrbmi lr, [r4, #-1]! │ │ │ │ strmi sp, [r8], -r8, ror #7 │ │ │ │ @ instruction: 0xf7fbe7a3 │ │ │ │ - @ instruction: 0xf64dfb25 │ │ │ │ - vsra.s64 d23, d24, #64 │ │ │ │ - @ instruction: 0xf64d012e │ │ │ │ - vshr.s64 , q4, #64 │ │ │ │ + vqdmulh.s d31, d14, d21 │ │ │ │ + vmla.f d16, d16, d0[2] │ │ │ │ + vrhadd.s8 d16, d14, d30 │ │ │ │ + vmla.i d16, d16, d0[6] │ │ │ │ blmi 0x1e1ae0 │ │ │ │ vqsub.s32 q9, , │ │ │ │ - andcs pc, r0, r3, lsl r9 @ │ │ │ │ - cmppvc ip, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + mulcs r0, r3, r9 │ │ │ │ + msreq (UNDEF: 108), lr │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ rsbcs r4, ip, #3072 @ 0xc00 │ │ │ │ - vhadd.s32 d9, d11, d0 │ │ │ │ - svclt 0x0000ffb1 │ │ │ │ - eorseq pc, r3, r0, asr ip @ │ │ │ │ - eorseq pc, r3, r4, ror ip @ │ │ │ │ + vhadd.s32 d9, d12, d0 │ │ │ │ + svclt 0x0000f831 │ │ │ │ + eorseq pc, r3, r0, ror #26 │ │ │ │ + eorseq pc, r3, r4, lsl #27 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb78c54 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [r4], -r8, ror #31 │ │ │ │ @ instruction: 0xf8917848 │ │ │ │ addlt lr, r4, r0 │ │ │ │ andcs r4, r1, r3, asr #32 │ │ │ │ @@ -18019,45 +18019,45 @@ │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ @ instruction: 0xf1bce6ac │ │ │ │ @ instruction: 0xd1b70f02 │ │ │ │ @ instruction: 0xf1bce796 │ │ │ │ bicsle r0, sp, r2, lsl #30 │ │ │ │ umullsmi lr, r0, r9, r7 │ │ │ │ andeq pc, ip, r0, lsl r0 @ │ │ │ │ - @ instruction: 0xf64dd195 │ │ │ │ - vmlal.s , d16, d0[7] │ │ │ │ - @ instruction: 0xf64d022e │ │ │ │ - vorr.i32 , #12 @ 0x0000000c │ │ │ │ + vand d29, d30, d5 │ │ │ │ + vrshr.s64 q8, q14, #64 │ │ │ │ + vhsub.s8 d16, d14, d30 │ │ │ │ + vmla.f d16, d0, d0[7] │ │ │ │ andls r0, r0, #-2147483637 @ 0x8000000b │ │ │ │ andscs pc, r2, #64, 4 │ │ │ │ vpadd.i32 d4, d11, d6 │ │ │ │ - vmax.f32 d31, d14, d5 │ │ │ │ - vsubl.s8 q8, d0, d0 │ │ │ │ - @ instruction: 0xf64d022e │ │ │ │ - vorr.i32 , #12 @ 0x0000000c │ │ │ │ + vmax.f32 d31, d30, d5 │ │ │ │ + vmov.i32 d17, #0 @ 0x00000000 │ │ │ │ + vhsub.s8 d16, d14, d30 │ │ │ │ + vmla.f d16, d0, d0[7] │ │ │ │ andls r0, r0, #-2147483637 @ 0x8000000b │ │ │ │ blmi 0x429bb0 │ │ │ │ andscs pc, r6, #64, 4 │ │ │ │ - cdp2 2, 15, cr15, cr6, cr11, {1} │ │ │ │ + @ instruction: 0xff76f22b │ │ │ │ vmin.s8 d20, d14, d0 │ │ │ │ - vmov.i32 d16, #786432 @ 0x000c0000 │ │ │ │ - @ instruction: 0xf64d042e │ │ │ │ - vorr.i32 , #12 @ 0x0000000c │ │ │ │ + vaddhn.i16 d17, q0, q14 │ │ │ │ + vshl.s8 d16, d30, d14 │ │ │ │ + vmla.f d16, d0, d0[7] │ │ │ │ blmi 0x262084 │ │ │ │ vshl.s8 d25, d0, d0 │ │ │ │ vqsub.s32 d2, d11, d7 │ │ │ │ - @ instruction: 0xf64dfee7 │ │ │ │ - vsra.s64 d23, d24, #64 │ │ │ │ - @ instruction: 0xf64d012e │ │ │ │ - vshr.s64 , q4, #64 │ │ │ │ + vmax.f32 , q7, │ │ │ │ + vmla.f d16, d16, d0[2] │ │ │ │ + vrhadd.s8 d16, d14, d30 │ │ │ │ + vmla.i d16, d16, d0[6] │ │ │ │ blmi 0xe1ca0 │ │ │ │ vqsub.s32 q9, , │ │ │ │ - svclt 0x0000f833 │ │ │ │ - eorseq pc, r3, r4, ror #24 │ │ │ │ - eorseq pc, r3, r0, asr ip @ │ │ │ │ + svclt 0x0000f8b3 │ │ │ │ + eorseq pc, r3, r4, ror sp @ │ │ │ │ + eorseq pc, r3, r0, ror #26 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb78e00 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8910fe8 │ │ │ │ ldrmi ip, [r4], -r0 │ │ │ │ @ instruction: 0xf04f7802 │ │ │ │ addlt r0, r3, r1, lsl #28 │ │ │ │ @@ -18144,20 +18144,20 @@ │ │ │ │ svceq 0x0003f1bc │ │ │ │ @ instruction: 0xf1bcd823 │ │ │ │ @ instruction: 0xf63f0f01 │ │ │ │ svclt 0x0004af6f │ │ │ │ cdpmi 4, 0, cr15, cr0, cr15, {2} │ │ │ │ cdpvc 6, 15, cr15, cr15, cr15, {6} │ │ │ │ svcge 0x0068f43f │ │ │ │ - @ instruction: 0xf64d2000 │ │ │ │ - vorr.i32 , #12 @ 0x0000000c │ │ │ │ + vhadd.s8 d18, d14, d0 │ │ │ │ + vmla.f d16, d0, d0[7] │ │ │ │ blmi 0x7e2234 │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ vqsub.s32 d6, d11, d12 │ │ │ │ - @ instruction: 0xf1bcfe0f │ │ │ │ + @ instruction: 0xf1bcfe8f │ │ │ │ @ instruction: 0xd1290f04 │ │ │ │ bcs 0xffdb8 │ │ │ │ bcs 0x97e1c │ │ │ │ mvnle sp, sp, lsl r8 │ │ │ │ stceq 0, cr15, [r1], {3} │ │ │ │ rscsvc pc, pc, #82837504 @ 0x4f00000 │ │ │ │ @ instruction: 0xf1bce753 │ │ │ │ @@ -18172,21 +18172,21 @@ │ │ │ │ @ instruction: 0xf53f075a │ │ │ │ andcs sl, r1, #72, 30 @ 0x120 │ │ │ │ rscsvc pc, pc, #217055232 @ 0xcf00000 │ │ │ │ @ instruction: 0xf647e73d │ │ │ │ @ instruction: 0xe73372ff │ │ │ │ @ instruction: 0xf43f2a04 │ │ │ │ @ instruction: 0xe7c7af5c │ │ │ │ - @ instruction: 0xf64d2000 │ │ │ │ - vorr.i32 , #12 @ 0x0000000c │ │ │ │ + vhadd.s8 d18, d14, d0 │ │ │ │ + vmla.f d16, d0, d0[7] │ │ │ │ blmi 0xe22a4 │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ vhsub.s32 d6, d11, d15 │ │ │ │ - svclt 0x0000fdd7 │ │ │ │ - eorseq r0, r4, ip, lsl #1 │ │ │ │ + svclt 0x0000fe57 │ │ │ │ + mlaseq r4, ip, r1, r0 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb79004 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, ip, r0, asr #31 │ │ │ │ bmi 0xb73668 │ │ │ │ strmi r4, [sp], -r4, lsl #13 │ │ │ │ movwls sl, #6146 @ 0x1802 │ │ │ │ @@ -18228,17 +18228,17 @@ │ │ │ │ blls 0x2fbf10 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SP_und │ │ │ │ andlt fp, ip, r0, lsl #5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ - mcr2 2, 4, pc, cr6, cr7, {4} @ │ │ │ │ + @ instruction: 0xff06f297 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r0, r4, r0, lsr #1 │ │ │ │ + ldrhteq r0, [r4], -r0 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb790d4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, ip, r0, asr #31 │ │ │ │ bmi 0xb73738 │ │ │ │ strmi r4, [sp], -r4, lsl #13 │ │ │ │ movwls sl, #6146 @ 0x1802 │ │ │ │ @@ -18280,17 +18280,17 @@ │ │ │ │ blls 0x2fbfe0 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SP_und │ │ │ │ andlt fp, ip, r0, lsl #5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ - mrc2 2, 0, pc, cr14, cr7, {4} │ │ │ │ + mrc2 2, 4, pc, cr14, cr7, {4} │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r0, r4, r8, asr #1 │ │ │ │ + ldrsbteq r0, [r4], -r8 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb791a4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, ip, r0, asr #31 │ │ │ │ bmi 0xb73808 │ │ │ │ strmi r4, [sp], -r4, lsl #13 │ │ │ │ movwls sl, #6146 @ 0x1802 │ │ │ │ @@ -18332,17 +18332,17 @@ │ │ │ │ blls 0x2fc0b0 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, LR_und │ │ │ │ tstcs r0, ip │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf297bd70 │ │ │ │ - svclt 0x0000fdb7 │ │ │ │ + svclt 0x0000fe37 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - ldrshteq r0, [r4], -r0 │ │ │ │ + eorseq r0, r4, r0, lsl #4 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb79274 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, ip, r0, asr #31 │ │ │ │ ldrmi r4, [r6], -ip, lsl #13 │ │ │ │ strcs r4, [r0], #-2605 @ 0xfffff5d3 │ │ │ │ vfnmavc.f32 s29, s24, s30 │ │ │ │ @@ -18385,16 +18385,16 @@ │ │ │ │ blmi 0x232280 │ │ │ │ blls 0x2fc188 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SP_abt │ │ │ │ andcs fp, r0, #12 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ - stc2l 2, cr15, [ip, #-604] @ 0xfffffda4 │ │ │ │ - eorseq r0, r4, r8, lsl r1 │ │ │ │ + stc2l 2, cr15, [ip, #604] @ 0x25c │ │ │ │ + eorseq r0, r4, r8, lsr #4 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 0xdd600 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0040f8cc │ │ │ │ blmi 0xff50e3ec │ │ │ │ @@ -18537,29 +18537,29 @@ │ │ │ │ blhi 0x45d9b0 │ │ │ │ blhi 0x4dd9b4 │ │ │ │ blhi 0x55d9b8 │ │ │ │ blhi 0x5dd9bc │ │ │ │ blhi 0x65d9c0 │ │ │ │ blhi 0x6dd9c4 │ │ │ │ blhi 0x75d9c8 │ │ │ │ - @ instruction: 0xff58f140 │ │ │ │ + @ instruction: 0xffd8f140 │ │ │ │ strbmi r4, [r3], -sl, asr #12 │ │ │ │ strvs lr, [r0, -sp, asr #19] │ │ │ │ ldmdage ip, {r1, r3, r4, r8, fp, sp, pc} │ │ │ │ - @ instruction: 0xff50f140 │ │ │ │ + @ instruction: 0xffd0f140 │ │ │ │ @ instruction: 0x463b4632 │ │ │ │ stmdage lr, {r2, r4, r8, fp, sp, pc} │ │ │ │ strls r9, [r1, -r0, lsl #12] │ │ │ │ - @ instruction: 0xff48f140 │ │ │ │ + @ instruction: 0xffc8f140 │ │ │ │ strbmi r4, [r3], -sl, asr #12 │ │ │ │ ldmdage r2, {r4, r8, fp, sp, pc} │ │ │ │ andls pc, r0, sp, asr #17 │ │ │ │ andhi pc, r4, sp, asr #17 │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0xff3cf140 │ │ │ │ + @ instruction: 0xffbcf140 │ │ │ │ mrcls 15, 0, r9, cr8, cr12, {0} │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ andsne lr, sl, #3620864 @ 0x374000 │ │ │ │ ldmib sp, {r1, r2, r4, r5, r6, r7, r8, fp, ip}^ │ │ │ │ @ instruction: 0x96053016 │ │ │ │ mrcls 15, 0, r9, cr13, cr9, {0} │ │ │ │ @ instruction: 0x0e06eb57 │ │ │ │ @@ -18599,15 +18599,15 @@ │ │ │ │ andeq lr, r0, r2, asr #22 │ │ │ │ andcc lr, sl, sp, asr #19 │ │ │ │ strbmi lr, [r3], -r5, ror #13 │ │ │ │ strbmi sl, [sl], -ip, lsl #16 │ │ │ │ @ instruction: 0xf8cda90a │ │ │ │ @ instruction: 0xf8cd9000 │ │ │ │ @ instruction: 0xf1408004 │ │ │ │ - ldmib sp, {r0, r2, r3, r4, r6, r7, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmib sp, {r0, r2, r3, r4, r6, r8, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ ldmib sp, {r1, r3, ip, sp}^ │ │ │ │ ldrb r6, [r6], ip, lsl #14 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ bleq 0x5e5e8 │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ @@ -18683,29 +18683,29 @@ │ │ │ │ vst2.8 {d24-d25}, [r3], fp │ │ │ │ andhi r4, fp, r0, lsl #7 │ │ │ │ stmdahi fp, {r1, r3, r4, r6, r7, r8, sl, sp, lr, pc} │ │ │ │ addvc pc, r2, #1325400064 @ 0x4f000000 │ │ │ │ movweq pc, #8259 @ 0x2043 @ │ │ │ │ @ instruction: 0xf8ac800b │ │ │ │ ldrt r2, [r2], r0 │ │ │ │ - @ instruction: 0xf64d2000 │ │ │ │ - vorr.i32 , #12 @ 0x0000000c │ │ │ │ + vhadd.s8 d18, d14, d0 │ │ │ │ + vmla.f d16, d0, d0[7] │ │ │ │ blmi 0x2a2aa4 │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ vqsub.s32 d6, d27, d25 │ │ │ │ - @ instruction: 0xf297f9d7 │ │ │ │ - @ instruction: 0xf64dfaeb │ │ │ │ - vsra.s64 d23, d24, #64 │ │ │ │ - @ instruction: 0xf64d012e │ │ │ │ - vshr.s64 , q4, #64 │ │ │ │ + @ instruction: 0xf297fa57 │ │ │ │ + vqdmulh.s , q7, │ │ │ │ + vmla.f d16, d16, d0[2] │ │ │ │ + vrhadd.s8 d16, d14, d30 │ │ │ │ + vmla.i d16, d16, d0[6] │ │ │ │ blmi 0xe26c4 │ │ │ │ vqsub.s32 q9, q1, │ │ │ │ - svclt 0x0000fb21 │ │ │ │ - eorseq r0, r4, r0, asr #2 │ │ │ │ - eorseq pc, r3, r0, asr ip @ │ │ │ │ + svclt 0x0000fba1 │ │ │ │ + eorseq r0, r4, r0, asr r2 │ │ │ │ + eorseq pc, r3, r0, ror #26 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 0xddadc │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0080f8cc │ │ │ │ stmdavc r7, {r0, r2, r4, r7, ip, sp, pc} │ │ │ │ strcs r7, [r1], #-2061 @ 0xfffff7f3 │ │ │ │ @@ -18751,19 +18751,19 @@ │ │ │ │ addhi pc, r1, r0, lsl #1 │ │ │ │ bl 0x1e6e2dc │ │ │ │ svclt 0x00280305 │ │ │ │ ldrbtcc pc, [pc], #79 @ 0x226e4 @ │ │ │ │ strtmi sp, [sl], -r6, lsl #4 │ │ │ │ ldrtmi r2, [r8], -r0, lsl #6 │ │ │ │ vmax.s16 q10, q4, │ │ │ │ - @ instruction: 0x4604fb7d │ │ │ │ + @ instruction: 0x4604fbfd │ │ │ │ @ instruction: 0x462b4632 │ │ │ │ ldmdage r0, {r1, r2, r3, r8, fp, sp, pc} │ │ │ │ strge lr, [r0], #-2509 @ 0xfffff633 │ │ │ │ - stc2 1, cr15, [r2, #256]! @ 0x100 │ │ │ │ + cdp2 1, 2, cr15, cr2, cr0, {2} │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ andscc lr, r0, #3620864 @ 0x374000 │ │ │ │ ldrdne lr, [lr], -sp │ │ │ │ movweq lr, #15292 @ 0x3bbc │ │ │ │ andeq lr, r2, #120, 22 @ 0x1e000 │ │ │ │ @ instruction: 0xf04fbf38 │ │ │ │ bne 0x1e65724 │ │ │ │ @@ -18783,24 +18783,24 @@ │ │ │ │ blle 0xffb66358 │ │ │ │ bl 0x1c6cf5c │ │ │ │ svclt 0x00240305 │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ andle r2, r4, #0, 2 │ │ │ │ movwcs r4, #1552 @ 0x610 │ │ │ │ vmax.s16 d20, d8, d26 │ │ │ │ - msrmi CPSR_c, #62464 @ 0xf400 │ │ │ │ + msrmi CPSR_c, #193536 @ 0x2f400 │ │ │ │ @ instruction: 0xf1712802 │ │ │ │ svclt 0x003c0300 │ │ │ │ tstcs r0, r2 │ │ │ │ @ instruction: 0xf1413802 │ │ │ │ @ instruction: 0x463231ff │ │ │ │ stmib sp, {r0, r1, r3, r5, r9, sl, lr}^ │ │ │ │ ldmib sp, {r8}^ │ │ │ │ @ instruction: 0xf1401003 │ │ │ │ - ldmib sp, {r0, r3, r4, r6, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmib sp, {r0, r3, r4, r6, r7, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ andcs r1, r0, ip, lsl #6 │ │ │ │ bne 0x1088fc8 │ │ │ │ movweq lr, #15224 @ 0x3b78 │ │ │ │ andcs fp, r1, r8, lsr pc │ │ │ │ bne 0x4a9294 │ │ │ │ b 0x11e49ec │ │ │ │ ldmeq fp, {r0, r1, r7, r8, r9, sl, ip, sp, lr} │ │ │ │ @@ -18907,20 +18907,20 @@ │ │ │ │ @ instruction: 0xf08033ff │ │ │ │ svccs 0x000080d0 │ │ │ │ movweq lr, #23412 @ 0x5b74 │ │ │ │ @ instruction: 0xf04fbf28 │ │ │ │ andle r3, r6, #1044480 @ 0xff000 │ │ │ │ movwcs r4, #1578 @ 0x62a │ │ │ │ @ instruction: 0x46214638 │ │ │ │ - blx 0x10df2c8 │ │ │ │ + blx 0xff0df2c8 │ │ │ │ movwcs r4, #1666 @ 0x682 │ │ │ │ stmdbge lr, {r1, r4, r5, r9, sl, lr} │ │ │ │ stmib sp, {r4, fp, sp, pc}^ │ │ │ │ strtmi r3, [fp], -r0, lsl #20 │ │ │ │ - stc2l 1, cr15, [r6], #-256 @ 0xffffff00 │ │ │ │ + stc2l 1, cr15, [r6], #256 @ 0x100 │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrdcc lr, [lr, -sp] │ │ │ │ @ instruction: 0x2010e9dd │ │ │ │ andeq lr, r2, #194560 @ 0x2f800 │ │ │ │ andeq lr, r0, r8, ror fp │ │ │ │ @ instruction: 0xf04fbf38 │ │ │ │ bne 0xffee619c │ │ │ │ @@ -18942,15 +18942,15 @@ │ │ │ │ blle 0xffaa65d8 │ │ │ │ bl 0x1c6c9dc │ │ │ │ svclt 0x00240305 │ │ │ │ @ instruction: 0xf06f4653 │ │ │ │ @ instruction: 0xf0800002 │ │ │ │ movwcs r8, #130 @ 0x82 │ │ │ │ vmax.s16 d20, d8, d26 │ │ │ │ - b 0x10a11e8 │ │ │ │ + b 0x10a13e8 │ │ │ │ stmdacs r3, {r1, r3, r9, fp} │ │ │ │ movweq pc, #378 @ 0x17a @ │ │ │ │ andcs sp, r0, #116, 4 @ 0x40000007 │ │ │ │ beq 0x5f128 │ │ │ │ @ instruction: 0x46934613 │ │ │ │ msreq CPSR_, r9, lsl #2 │ │ │ │ @ instruction: 0xf1aa9109 │ │ │ │ @@ -19044,21 +19044,21 @@ │ │ │ │ orrmi pc, r0, #1124073472 @ 0x43000000 │ │ │ │ blls 0x202bc0 │ │ │ │ stccs 8, cr7, [r4, #-116] @ 0xffffff8c │ │ │ │ mrcge 4, 5, APSR_nzcv, cr6, cr15, {1} │ │ │ │ ldmdavc fp, {r0, r2, r8, r9, fp, ip, pc} │ │ │ │ @ instruction: 0xf43f2b01 │ │ │ │ @ instruction: 0xf24eaeb1 │ │ │ │ - vrshr.s64 d16, d16, #64 │ │ │ │ - @ instruction: 0xf64d022e │ │ │ │ - vorr.i32 , #12 @ 0x0000000c │ │ │ │ + vmlal.s , d16, d0[0] │ │ │ │ + vhsub.s8 d16, d14, d30 │ │ │ │ + vmla.f d16, d0, d0[7] │ │ │ │ andls r0, r0, #-2147483637 @ 0x8000000b │ │ │ │ blmi 0xdaab9c │ │ │ │ subcc pc, sl, #64, 4 │ │ │ │ - @ instruction: 0xff00f22a │ │ │ │ + @ instruction: 0xff80f22a │ │ │ │ andeq lr, r0, #339968 @ 0x53000 │ │ │ │ blx 0xfec56cac │ │ │ │ cmnplt r8, r0, lsl #5 @ p-variant is OBSOLETE │ │ │ │ msreq CPSR_, r2, lsr #3 │ │ │ │ @ instruction: 0xf502fa00 │ │ │ │ @ instruction: 0xf101fa03 │ │ │ │ @ instruction: 0xf1c2430d │ │ │ │ @@ -19091,29 +19091,29 @@ │ │ │ │ mcrlt 7, 2, pc, cr10, cr14, {7} @ │ │ │ │ movwcs r9, #6661 @ 0x1a05 │ │ │ │ @ instruction: 0xe6597013 │ │ │ │ blge 0x2cf15c │ │ │ │ movwls r4, #14041 @ 0x36d9 │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ movwls sl, #19212 @ 0x4b0c │ │ │ │ - @ instruction: 0xf296e671 │ │ │ │ - adcsmi pc, r2, #780 @ 0x30c │ │ │ │ + @ instruction: 0xf297e671 │ │ │ │ + adcsmi pc, r2, #4390912 @ 0x430000 │ │ │ │ svclt 0x002c41ab │ │ │ │ bleq 0x9ed90 │ │ │ │ bleq 0x5ed94 │ │ │ │ - @ instruction: 0xf64de5d4 │ │ │ │ - vsra.s64 d23, d24, #64 │ │ │ │ - @ instruction: 0xf64d012e │ │ │ │ - vshr.s64 , q4, #64 │ │ │ │ + vqrshl.s8 q15, q2, q15 │ │ │ │ + vmla.f d16, d16, d0[2] │ │ │ │ + vrhadd.s8 d16, d14, d30 │ │ │ │ + vmla.i d16, d16, d0[6] │ │ │ │ blmi 0x122d24 │ │ │ │ - vqsub.s32 q9, , │ │ │ │ - svclt 0x0000fff1 │ │ │ │ - eorseq r0, r4, r0, asr r1 │ │ │ │ + vqsub.s32 q9, q1, │ │ │ │ + svclt 0x0000f871 │ │ │ │ + eorseq r0, r4, r0, ror #4 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq pc, r3, r0, asr ip @ │ │ │ │ + eorseq pc, r3, r0, ror #26 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ mulgt r0, r0, r8 │ │ │ │ @ instruction: 0xf8912601 │ │ │ │ addlt r8, r5, r0 │ │ │ │ @@ -19140,15 +19140,15 @@ │ │ │ │ svclt 0x00210307 │ │ │ │ b 0x13e4e00 │ │ │ │ b 0x1100ff8 │ │ │ │ stmdaeq r9, {r0, r6, r7, ip, sp, lr}^ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xf04fbf38 │ │ │ │ vadd.i16 d16, d8, d0 │ │ │ │ - @ instruction: 0x4606f871 │ │ │ │ + @ instruction: 0x4606f8f1 │ │ │ │ @ instruction: 0x46404691 │ │ │ │ movwgt pc, #27556 @ 0x6ba4 @ │ │ │ │ blx 0x13449a │ │ │ │ bl 0x1caf920 │ │ │ │ andsle r0, r5, #-1073741824 @ 0xc0000000 │ │ │ │ stmdaeq r8, {r2, r4, r8, r9, fp, sp, lr, pc} │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @@ -19160,15 +19160,15 @@ │ │ │ │ @ instruction: 0xf00e0203 │ │ │ │ svclt 0x00280201 │ │ │ │ bcs 0x2b548 │ │ │ │ cdpcc 1, 0, cr13, cr1, cr13, {2} │ │ │ │ @ instruction: 0x000cebb0 │ │ │ │ bl 0x1a7463c │ │ │ │ movwcs r0, #259 @ 0x103 │ │ │ │ - @ instruction: 0xf848f258 │ │ │ │ + @ instruction: 0xf8c8f258 │ │ │ │ andcs r4, r0, r3, lsl #12 │ │ │ │ ldrmi r4, [r0], r9, lsl #13 │ │ │ │ vmlagt.f64 d15, d19, d20 │ │ │ │ blx 0x1342ee │ │ │ │ bl 0x1cde574 │ │ │ │ andsle r0, r3, #57344 @ 0xe000 │ │ │ │ stmdane r0!, {r0, r7, r9, sl, lr} │ │ │ │ @@ -19247,29 +19247,29 @@ │ │ │ │ ldrdvs r0, [sl], #152 @ 0x98 @ │ │ │ │ movweq pc, #835 @ 0x343 @ │ │ │ │ stmib r5, {r3, r5, r6, ip, sp, lr}^ │ │ │ │ str r1, [sp, r1, lsl #6] │ │ │ │ pop {r0, r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fe4ff0 │ │ │ │ vadd.f32 d27, d14, d7 │ │ │ │ - vmov.i32 q8, #3072 @ 0x00000c00 │ │ │ │ - @ instruction: 0xf64d022e │ │ │ │ - vorr.i32 , #12 @ 0x0000000c │ │ │ │ + vmlal.s , d0, d0[7] │ │ │ │ + vhsub.s8 d16, d14, d30 │ │ │ │ + vmla.f d16, d0, d0[7] │ │ │ │ andls r0, r0, #-2147483637 @ 0x8000000b │ │ │ │ blmi 0x234848 │ │ │ │ andscc pc, fp, #64, 4 │ │ │ │ - stc2l 2, cr15, [sl, #-168]! @ 0xffffff58 │ │ │ │ - @ instruction: 0x71b8f64d │ │ │ │ + stc2l 2, cr15, [sl, #168]! @ 0xa8 │ │ │ │ + biceq pc, r8, lr, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - sbcsvc pc, r8, sp, asr #12 │ │ │ │ + rsceq pc, r8, lr, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ rsbscs r4, pc, #2048 @ 0x800 │ │ │ │ - cdp2 2, 11, cr15, cr6, cr1, {3} │ │ │ │ - eorseq pc, r3, ip, lsl sp @ │ │ │ │ - eorseq pc, r3, r0, asr ip @ │ │ │ │ + @ instruction: 0xff36f261 │ │ │ │ + eorseq pc, r3, ip, lsr #28 │ │ │ │ + eorseq pc, r3, r0, ror #26 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb7a0f8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 0x16e6e20 │ │ │ │ @ instruction: 0xf891b08a │ │ │ │ strcs ip, [r1], -r0 │ │ │ │ movwls r6, #38939 @ 0x981b │ │ │ │ @@ -19289,15 +19289,15 @@ │ │ │ │ svclt 0x0044cc04 │ │ │ │ orrmi pc, r0, #1124073472 @ 0x43000000 │ │ │ │ stmib sp, {r0, r1, r4, pc}^ │ │ │ │ ldmib r1, {r1, r2, sl, fp, lr, pc}^ │ │ │ │ stmib sp, {r1, r8, r9, sp}^ │ │ │ │ stmdbge r4, {r8, r9, sp} │ │ │ │ movwcs lr, #10708 @ 0x29d4 │ │ │ │ - @ instruction: 0xf974f140 │ │ │ │ + @ instruction: 0xf9f4f140 │ │ │ │ andcc lr, r6, #3620864 @ 0x374000 │ │ │ │ tstmi r3, #6356992 @ 0x610000 │ │ │ │ andcc lr, r4, #3620864 @ 0x374000 │ │ │ │ svclt 0x001860e2 │ │ │ │ movweq pc, #4163 @ 0x1043 @ │ │ │ │ bcs 0x3b204 │ │ │ │ strmi r6, [r1], #-2152 @ 0xfffff798 │ │ │ │ @@ -19322,21 +19322,21 @@ │ │ │ │ ldrbeq r2, [sl], r0 │ │ │ │ movwcs fp, #20290 @ 0x4f42 │ │ │ │ andvc r7, r3, r6, asr #32 │ │ │ │ @ instruction: 0xf013d4de │ │ │ │ svclt 0x001e0002 │ │ │ │ movwcs r7, #4198 @ 0x1066 │ │ │ │ bicsle r7, r7, r3, lsr #32 │ │ │ │ - addseq pc, r4, #-536870908 @ 0xe0000004 │ │ │ │ + adcne pc, r4, #-536870908 @ 0xe0000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - cmppvc ip, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + msreq (UNDEF: 108), lr │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ vhsub.s8 d25, d0, d0 │ │ │ │ blmi 0x7ab94c │ │ │ │ - ldc2l 2, cr15, [r4], {42} @ 0x2a │ │ │ │ + ldc2l 2, cr15, [r4, #-168] @ 0xffffff58 │ │ │ │ ldmdahi r2, {r0, r1, r4, r6, r8, r9, fp, ip, sp, lr} │ │ │ │ addvc pc, r0, #1107296256 @ 0x42000000 │ │ │ │ andeq pc, r1, #66 @ 0x42 │ │ │ │ andcs pc, r0, lr, lsr #17 │ │ │ │ ldreq fp, [sl], -fp, lsl #6 │ │ │ │ tstpeq r0, r3, asr #6 @ p-variant is OBSOLETE │ │ │ │ cmnpmi pc, r1, lsr #32 @ p-variant is OBSOLETE │ │ │ │ @@ -19350,24 +19350,24 @@ │ │ │ │ blmi 0x39cee8 │ │ │ │ blls 0x27d0ac │ │ │ │ @ instruction: 0xf04f405c │ │ │ │ mrsle r0, LR_abt │ │ │ │ pop {r1, r3, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fe4070 │ │ │ │ @ instruction: 0xf296bc39 │ │ │ │ - @ instruction: 0xf64dfdbf │ │ │ │ - vsra.s64 d23, d24, #64 │ │ │ │ - @ instruction: 0xf64d012e │ │ │ │ - vshr.s64 , q4, #64 │ │ │ │ + @ instruction: 0xf24efe3f │ │ │ │ + vmla.f d16, d16, d0[2] │ │ │ │ + vrhadd.s8 d16, d14, d30 │ │ │ │ + vmla.i d16, d16, d0[6] │ │ │ │ blmi 0x12311c │ │ │ │ vqsub.s32 q9, , │ │ │ │ - svclt 0x0000fdf5 │ │ │ │ + svclt 0x0000fe75 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq pc, r3, ip, asr #29 │ │ │ │ - eorseq pc, r3, r0, asr ip @ │ │ │ │ + ldrsbteq pc, [r3], -ip @ │ │ │ │ + eorseq pc, r3, r0, ror #26 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0080f8cc │ │ │ │ bmi 0xfedb48e8 │ │ │ │ @ instruction: 0x4604b098 │ │ │ │ andsls r6, r7, #1179648 @ 0x120000 │ │ │ │ @@ -19404,15 +19404,15 @@ │ │ │ │ ldrmi r3, [r3], #-769 @ 0xfffffcff │ │ │ │ ldmib r1, {r0, r1, r2, r8, r9, ip, pc}^ │ │ │ │ stmib sp, {r1, r8, r9, sp}^ │ │ │ │ stmdbge r8, {r8, r9, sp} │ │ │ │ @ instruction: 0xf88d7863 │ │ │ │ ldmib r4, {r0, r3, r4, ip, sp}^ │ │ │ │ @ instruction: 0xf1402302 │ │ │ │ - ldmib sp, {r0, r1, r2, r3, r7, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmib sp, {r0, r1, r2, r3, r8, fp, ip, sp, lr, pc}^ │ │ │ │ bls 0x1ef550 │ │ │ │ blle 0x52d534 │ │ │ │ @ instruction: 0x0c0ae9dd │ │ │ │ bcc 0x74c14 │ │ │ │ stmdane r0, {r0, r1, r2, r9, ip, pc} │ │ │ │ @ instruction: 0x0c0ceb5c │ │ │ │ @ instruction: 0x0c0ae9cd │ │ │ │ @@ -19681,79 +19681,79 @@ │ │ │ │ ldmdavc sl!, {r0, r1, r2, r5, r6, ip, lr, pc} │ │ │ │ addsmi r2, r0, r1 │ │ │ │ andeq pc, ip, r0, lsl r0 @ │ │ │ │ bcs 0x97acc │ │ │ │ mcrge 4, 7, pc, cr4, cr15, {1} @ │ │ │ │ @ instruction: 0xf43f2a04 │ │ │ │ vrecps.f32 q13, q7, │ │ │ │ - vsubl.s8 , d0, d8 │ │ │ │ - @ instruction: 0xf64d022e │ │ │ │ - vorr.i32 , #12 @ 0x0000000c │ │ │ │ + vmov.i32 d18, #2048 @ 0x00000800 │ │ │ │ + vhsub.s8 d16, d14, d30 │ │ │ │ + vmla.f d16, d0, d0[7] │ │ │ │ andls r0, r0, #-2147483637 @ 0x8000000b │ │ │ │ adccs pc, r1, #64, 4 │ │ │ │ vpadd.i32 d4, d10, d24 │ │ │ │ - ldmdavc fp!, {r0, r1, r2, r9, fp, ip, sp, lr, pc} │ │ │ │ + ldmdavc fp!, {r0, r1, r2, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ svclt 0x00182b05 │ │ │ │ bicle r4, r6, r8, lsr r6 │ │ │ │ mulcc sp, r8, r8 │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ - @ instruction: 0xf64daf2b │ │ │ │ - vsra.s64 d23, d24, #64 │ │ │ │ - @ instruction: 0xf64d012e │ │ │ │ - vshr.s64 , q4, #64 │ │ │ │ + vmax.f32 d26, d14, d27 │ │ │ │ + vmla.f d16, d16, d0[2] │ │ │ │ + vrhadd.s8 d16, d14, d30 │ │ │ │ + vmla.i d16, d16, d0[6] │ │ │ │ blmi 0xbe3674 │ │ │ │ vqsub.s32 q9, , │ │ │ │ - @ instruction: 0xf998fb49 │ │ │ │ + @ instruction: 0xf998fbc9 │ │ │ │ @ instruction: 0xf8981007 │ │ │ │ stmdbcs r0, {r0, r1, r2, sp} │ │ │ │ @ instruction: 0xf8b8bfa1 │ │ │ │ vst4.8 {d17-d20}, [r1], r0 │ │ │ │ @ instruction: 0xf0417180 │ │ │ │ @ instruction: 0xf8a80101 │ │ │ │ blcs 0x275e0 │ │ │ │ @ instruction: 0xf022d1de │ │ │ │ blcs 0xa43e8 │ │ │ │ blcs 0x117954 │ │ │ │ blcs 0x9793c │ │ │ │ ldrtmi fp, [r8], -r4, lsl #30 │ │ │ │ addsle r7, sl, fp, lsr r8 │ │ │ │ - @ instruction: 0xf64d2000 │ │ │ │ - vorr.i32 , #12 @ 0x0000000c │ │ │ │ + vhadd.s8 d18, d14, d0 │ │ │ │ + vmla.f d16, d0, d0[7] │ │ │ │ blmi 0x7a3abc │ │ │ │ mulls r0, pc, r2 @ │ │ │ │ - @ instruction: 0xf9ccf22a │ │ │ │ + blx 0x135feb4 │ │ │ │ stmdage r6, {r0, r3, r4, r7, r9, fp, ip} │ │ │ │ @ instruction: 0xf7f19303 │ │ │ │ tstpcs r0, fp, lsl r8 @ p-variant is OBSOLETE │ │ │ │ strmi r9, [fp], -r3, lsl #20 │ │ │ │ ldm r7, {r3, r5, r6, r9, sl, sp, lr, pc} │ │ │ │ stm r4, {r0, r1, r2, r3} │ │ │ │ ldrb r0, [pc, #15]! @ 0x23637 │ │ │ │ orrmi pc, r0, #67 @ 0x43 │ │ │ │ vqshl.s64 d14, d1, #22 │ │ │ │ - vpmax.s8 , q15, │ │ │ │ - @ instruction: 0xf2c00494 │ │ │ │ - @ instruction: 0xf64d042e │ │ │ │ - vorr.i32 , #12 @ 0x0000000c │ │ │ │ + vqdmulh.s , q7, │ │ │ │ + vaddhn.i16 d17, q8, q10 │ │ │ │ + vshl.s8 d16, d30, d14 │ │ │ │ + vmla.f d16, d0, d0[7] │ │ │ │ blmi 0x323afc │ │ │ │ eorvc pc, r5, #1325400064 @ 0x4f000000 │ │ │ │ vshl.s32 d9, d0, d10 │ │ │ │ - @ instruction: 0xf7f9f9ab │ │ │ │ - @ instruction: 0xf64dfd07 │ │ │ │ - vorr.i32 , #12 @ 0x0000000c │ │ │ │ + @ instruction: 0xf7f9fa2b │ │ │ │ + vadd.f32 d31, d14, d7 │ │ │ │ + vmla.f d16, d0, d0[7] │ │ │ │ vrhadd.s8 d16, d14, d30 │ │ │ │ - vmla.i d16, d16, d0[6] │ │ │ │ + vshr.s64 , q12, #64 │ │ │ │ blmi 0x1e371c │ │ │ │ vhsub.s32 d18, d17, d22 │ │ │ │ - svclt 0x0000faf5 │ │ │ │ + svclt 0x0000fb75 │ │ │ │ ... │ │ │ │ - mlaseq r4, r0, r1, r0 │ │ │ │ - eorseq pc, r3, r0, asr ip @ │ │ │ │ - eorseq r0, r4, r0, ror #2 │ │ │ │ - eorseq r0, r4, r8, ror r1 │ │ │ │ + eorseq r0, r4, r0, lsr #5 │ │ │ │ + eorseq pc, r3, r0, ror #26 │ │ │ │ + eorseq r0, r4, r0, ror r2 │ │ │ │ + eorseq r0, r4, r8, lsl #5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb7a88c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blvc 0x12e7674 │ │ │ │ vrhadd.u8 , , │ │ │ │ ldreq r0, [sl], -r0, lsl #2 │ │ │ │ ldmibeq r9, {r0, sp, lr}^ │ │ │ │ @@ -19763,22 +19763,22 @@ │ │ │ │ @ instruction: 0xf0434313 │ │ │ │ subvs r4, r3, r0, lsl #6 │ │ │ │ mvnsvc pc, #74448896 @ 0x4700000 │ │ │ │ biccc lr, r1, #274432 @ 0x43000 │ │ │ │ tstcs r0, r3, lsl #2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - @ instruction: 0xf64dbd08 │ │ │ │ - vsra.s64 d23, d24, #64 │ │ │ │ - @ instruction: 0xf64d012e │ │ │ │ - vshr.s64 , q4, #64 │ │ │ │ + vadd.f32 d27, d14, d8 │ │ │ │ + vmla.f d16, d16, d0[2] │ │ │ │ + vrhadd.s8 d16, d14, d30 │ │ │ │ + vmla.i d16, d16, d0[6] │ │ │ │ blmi 0xa3794 │ │ │ │ vqsub.s32 q9, , │ │ │ │ - svclt 0x0000fab9 │ │ │ │ - eorseq pc, r3, r0, asr ip @ │ │ │ │ + svclt 0x0000fb39 │ │ │ │ + eorseq pc, r3, r0, ror #26 │ │ │ │ mvnsvc pc, #74448896 @ 0x4700000 │ │ │ │ bl 0x10f900 │ │ │ │ ldmdbvc r3, {r0, r6, r7, r8, ip, sp} │ │ │ │ andcs r4, r0, r4, lsl #13 │ │ │ │ ldrbeq r9, [fp, r2] │ │ │ │ @ instruction: 0xf1039000 │ │ │ │ andls r4, r3, r0, lsl #6 │ │ │ │ @@ -20040,22 +20040,22 @@ │ │ │ │ strmi sl, [r4], r2, lsl #22 │ │ │ │ stm ip, {r0, r1, r2, r3, r8, r9, fp, lr, pc} │ │ │ │ strbtmi r0, [r0], -pc │ │ │ │ @ instruction: 0x4008e8bd │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - @ instruction: 0xf64d4770 │ │ │ │ - vsra.s64 d23, d24, #64 │ │ │ │ + vaba.s8 q10, q7, q8 │ │ │ │ + vmla.f d16, d16, d0[2] │ │ │ │ vrhadd.s8 d16, d14, d30 │ │ │ │ - vaddl.s8 , d0, d20 │ │ │ │ + vmvn.i32 d18, #4 @ 0x00000004 │ │ │ │ blmi 0xa3be8 │ │ │ │ sbcsvc pc, sp, #1325400064 @ 0x4f000000 │ │ │ │ - @ instruction: 0xf88ef261 │ │ │ │ - eorseq r0, r4, r8, lsr #3 │ │ │ │ + @ instruction: 0xf90ef261 │ │ │ │ + ldrhteq r0, [r4], -r8 │ │ │ │ @ instruction: 0x4604b510 │ │ │ │ addlt r4, r4, lr, lsl #13 │ │ │ │ @ instruction: 0xc018f8dd │ │ │ │ andeq lr, pc, sp, lsl #17 │ │ │ │ muleq pc, ip, r8 @ │ │ │ │ bllt 0xa4a760 │ │ │ │ mulne lr, ip, r8 │ │ │ │ @@ -20475,18 +20475,18 @@ │ │ │ │ blmi 0x2631ec │ │ │ │ blls 0x2fe23c │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SP_abt │ │ │ │ andcs fp, r0, #12 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ - ldc2l 2, cr15, [r2], #596 @ 0x254 │ │ │ │ - eorseq r0, r4, r8, lsl r1 │ │ │ │ + ldc2l 2, cr15, [r2, #-596]! @ 0xfffffdac │ │ │ │ + eorseq r0, r4, r8, lsr #4 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - ldrshteq r0, [r4], -r0 │ │ │ │ + eorseq r0, r4, r0, lsl #4 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb7b400 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, ip, r0, asr #31 │ │ │ │ ldrmi r4, [r6], -ip, lsl #13 │ │ │ │ strcs r4, [r0], #-2599 @ 0xfffff5d9 │ │ │ │ vfnmavc.f32 s29, s24, s30 │ │ │ │ @@ -20523,18 +20523,18 @@ │ │ │ │ blmi 0x26312c │ │ │ │ blls 0x2fe2fc │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SP_abt │ │ │ │ andcs fp, r0, #12 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ - ldc2 2, cr15, [r2], {149} @ 0x95 │ │ │ │ - eorseq r0, r4, r8, lsl r1 │ │ │ │ + ldc2 2, cr15, [r2, #-596] @ 0xfffffdac │ │ │ │ + eorseq r0, r4, r8, lsr #4 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - ldrshteq r0, [r4], -r0 │ │ │ │ + eorseq r0, r4, r0, lsl #4 │ │ │ │ @ instruction: 0xf7f22300 │ │ │ │ svclt 0x0000be27 │ │ │ │ @ instruction: 0xf7f22301 │ │ │ │ svclt 0x0000be23 │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ ldrlt r5, [r0, #-3200] @ 0xfffff380 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -20558,15 +20558,15 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ strtmi sp, [r0], -sl, lsl #2 │ │ │ │ pop {r1, r3, ip, sp, pc} │ │ │ │ andlt r4, r2, r0, lsl r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - mcrr2 2, 9, pc, ip, cr5 @ │ │ │ │ + stc2l 2, cr15, [ip], {149} @ 0x95 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ ldrlt r5, [r0, #-3200] @ 0xfffff380 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r4], -sl, lsl #1 │ │ │ │ @ instruction: 0xf10da910 │ │ │ │ @@ -20616,15 +20616,15 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, sp, r9, lsl #2 │ │ │ │ bl 0x162580 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ vqshl.s16 q2, q8, #5 │ │ │ │ - svclt 0x0000fbd9 │ │ │ │ + svclt 0x0000fc59 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ strlt r5, [r0, #-3200] @ 0xfffff380 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ smlabbcs r1, sp, r0, fp │ │ │ │ movwcs lr, #59853 @ 0xe9cd │ │ │ │ @@ -20645,15 +20645,15 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, sp, r9, lsl #2 │ │ │ │ bl 0x1625f4 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ vqshl.s16 q2, q8, #5 │ │ │ │ - svclt 0x0000fb9f │ │ │ │ + svclt 0x0000fc1f │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0088f8cc │ │ │ │ strcs fp, [r0, #-150] @ 0xffffff6a │ │ │ │ b 0x13f7384 │ │ │ │ @@ -20694,15 +20694,15 @@ │ │ │ │ stmib sp, {r4, r8, r9, ip, sp}^ │ │ │ │ @ instruction: 0xf0353312 │ │ │ │ cmple lr, r4, lsl #6 │ │ │ │ movwcs lr, #51677 @ 0xc9dd │ │ │ │ ldmdage r2, {r4, r8, fp, sp, pc} │ │ │ │ movwcs lr, #2509 @ 0x9cd │ │ │ │ movwcs lr, #35293 @ 0x89dd │ │ │ │ - mrc2 1, 3, pc, cr8, cr14, {1} │ │ │ │ + mrc2 1, 7, pc, cr8, cr14, {1} │ │ │ │ bls 0x50b1a4 │ │ │ │ tstmi r3, #114688 @ 0x1c000 │ │ │ │ bls 0x48b190 │ │ │ │ blls 0x4355cc │ │ │ │ andeq pc, r1, r1, lsl #2 │ │ │ │ svclt 0x00189209 │ │ │ │ movweq pc, #4163 @ 0x1043 @ │ │ │ │ @@ -20932,21 +20932,21 @@ │ │ │ │ ldrb r2, [fp, -r1, lsl #6] │ │ │ │ blcs 0x36244 │ │ │ │ rschi pc, sp, r0 │ │ │ │ bvc 0xfe86dd00 │ │ │ │ strbeq pc, [r0, #-69] @ 0xffffffbb @ │ │ │ │ stmdbcs r0, {r0, r1, r3, r9, sl, lr} │ │ │ │ mcrge 4, 5, pc, cr14, cr15, {1} @ │ │ │ │ - cmppvc ip, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + msreq (UNDEF: 108), lr │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - rsbsvc pc, r8, sp, asr #12 │ │ │ │ + addeq pc, r8, lr, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf44f4bb1 │ │ │ │ vhsub.s32 , q8, q6 │ │ │ │ - @ instruction: 0x4603f997 │ │ │ │ + @ instruction: 0x4603fa17 │ │ │ │ vaddw.u8 q9, , d1 │ │ │ │ @ instruction: 0xf5a00015 │ │ │ │ movwmi r1, #4224 @ 0x1080 │ │ │ │ tstcs r1, r4, lsl pc │ │ │ │ bl 0xecd3c │ │ │ │ ldrb r5, [r4, -r1, lsl #6]! │ │ │ │ tsteq r1, lr, lsl fp │ │ │ │ @@ -21051,96 +21051,96 @@ │ │ │ │ streq pc, [r4, #-69] @ 0xffffffbb │ │ │ │ andcs r2, r2, #4, 6 @ 0x10000000 │ │ │ │ strcs lr, [r0, #-1569] @ 0xfffff9df │ │ │ │ svccs 0x0001e6f2 │ │ │ │ svccs 0x0004d05d │ │ │ │ ldmdavc r0, {r3, r8, r9, sl, fp, ip, sp, pc}^ │ │ │ │ mcrge 4, 7, pc, cr14, cr15, {1} @ │ │ │ │ - cmppvc ip, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + msreq (UNDEF: 108), lr │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xf44f4b3d │ │ │ │ strtmi r7, [r8], -r1, ror #5 │ │ │ │ vrshl.s32 d9, d0, d8 │ │ │ │ - blx 0xfece484c │ │ │ │ + blx 0xfece4a4c │ │ │ │ strcs pc, [r8, #-898] @ 0xfffffc7e │ │ │ │ cdpeq 1, 0, cr15, cr0, cr3, {6} │ │ │ │ strteq pc, [r0], -r3, lsl #2 │ │ │ │ vpmax.u8 d15, d3, d2 │ │ │ │ blx 0x8ae720 │ │ │ │ b 0x1124350 │ │ │ │ adcsmi r0, r2, lr, lsl #6 │ │ │ │ @ instruction: 0xf1c69309 │ │ │ │ andls r0, r8, #40894464 @ 0x2700000 │ │ │ │ strbt r9, [r3], #1543 @ 0x607 │ │ │ │ strcs r2, [r5, -r0, lsr #10] │ │ │ │ blvc 0x185deb0 │ │ │ │ @ instruction: 0xf47f2800 │ │ │ │ - @ instruction: 0xf64daf27 │ │ │ │ - vsra.s64 d23, d24, #64 │ │ │ │ - @ instruction: 0xf64d012e │ │ │ │ - vshr.s64 , q4, #64 │ │ │ │ + vmax.f32 d26, d14, d23 │ │ │ │ + vmla.f d16, d16, d0[2] │ │ │ │ + vrhadd.s8 d16, d14, d30 │ │ │ │ + vmla.i d16, d16, d0[6] │ │ │ │ blmi 0xa64c00 │ │ │ │ vqsub.s32 q9, q0, │ │ │ │ - @ instruction: 0xf041f883 │ │ │ │ + @ instruction: 0xf041f903 │ │ │ │ ldrt r4, [pc], r0, lsl #3 │ │ │ │ andle r2, r9, r6, lsl #20 │ │ │ │ orrle r2, pc, r5, lsl #20 │ │ │ │ @ instruction: 0xf013aa0a │ │ │ │ @ instruction: 0xf47f0f0c │ │ │ │ ssat sl, #21, r7, lsl #26 │ │ │ │ - @ instruction: 0xf832f295 │ │ │ │ + @ instruction: 0xf8b2f295 │ │ │ │ movwpl lr, #35293 @ 0x89dd │ │ │ │ ldrdeq lr, [ip, -sp] │ │ │ │ svclt 0x0008428b │ │ │ │ andle r4, r7, r5, lsl #5 │ │ │ │ orrmi r4, fp, r5, lsl #5 │ │ │ │ bge 0x1d979c │ │ │ │ @ instruction: 0xf47f2f06 │ │ │ │ strb sl, [r6, -r4, lsr #29]! │ │ │ │ mvnsle r4, #244, 10 @ 0x3d000000 │ │ │ │ bge 0x2af3ac │ │ │ │ mrcge 4, 4, APSR_nzcv, cr13, cr15, {3} │ │ │ │ ldmdavc r0, {r0, r1, r2, r3, r4, r6, r8, r9, sl, sp, lr, pc}^ │ │ │ │ vrshl.s8 q15, , q15 │ │ │ │ - vmvn.i32 d16, #0 @ 0x00000000 │ │ │ │ - @ instruction: 0xf64d042e │ │ │ │ - vsra.s64 d23, d24, #64 │ │ │ │ + vmls.i d17, d0, d0[0] │ │ │ │ + vshl.s8 d16, d30, d14 │ │ │ │ + vmla.f d16, d16, d0[2] │ │ │ │ blmi 0x425068 │ │ │ │ andcs r2, r0, fp, lsr #5 │ │ │ │ vshl.s32 d9, d0, d8 │ │ │ │ - @ instruction: 0xf24efef5 │ │ │ │ - vrshr.s64 d16, d4, #64 │ │ │ │ - @ instruction: 0xf64d022e │ │ │ │ - vorr.i32 , #12 @ 0x0000000c │ │ │ │ + vrecps.f32 , q7, │ │ │ │ + vsubl.s8 , d16, d20 │ │ │ │ + vhsub.s8 d16, d14, d30 │ │ │ │ + vmla.f d16, d0, d0[7] │ │ │ │ andls r0, r0, #-2147483637 @ 0x8000000b │ │ │ │ blmi 0x276470 │ │ │ │ subscs pc, r5, #64, 4 │ │ │ │ - cdp2 2, 14, cr15, cr6, cr8, {1} │ │ │ │ + @ instruction: 0xff66f228 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ - eorseq pc, r3, r8, lsr #24 │ │ │ │ - eorseq pc, r3, r0, asr #24 │ │ │ │ - eorseq pc, r3, r0, asr ip @ │ │ │ │ - eorseq pc, r3, r8, lsl #25 │ │ │ │ - eorseq pc, r3, ip, asr #29 │ │ │ │ + eorseq pc, r3, r8, lsr sp @ │ │ │ │ + eorseq pc, r3, r0, asr sp @ │ │ │ │ + eorseq pc, r3, r0, ror #26 │ │ │ │ + mlaseq r3, r8, sp, pc @ │ │ │ │ + ldrsbteq pc, [r3], -ip @ │ │ │ │ movwcs r2, #33283 @ 0x8203 │ │ │ │ strdcs lr, [r0], -lr @ │ │ │ │ - cmppvc ip, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + msreq (UNDEF: 108), lr │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ rsbcs r4, ip, #9216 @ 0x2400 │ │ │ │ vhadd.s32 d9, d8, d0 │ │ │ │ - andcs pc, r0, r9, asr #29 │ │ │ │ - tstpmi r0, #82837504 @ p-variant is OBSOLETE @ 0x4f00000 │ │ │ │ + andcs pc, r0, r9, asr #30 │ │ │ │ + msrpl CPSR_, #82837504 @ 0x4f00000 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - cmppvc ip, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + msreq (UNDEF: 108), lr │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ addsvc pc, r7, #1325400064 @ 0x4f000000 │ │ │ │ vhadd.s32 d9, d8, d0 │ │ │ │ - svclt 0x0000febb │ │ │ │ - eorseq pc, r3, r4, ror ip @ │ │ │ │ + svclt 0x0000ff3b │ │ │ │ + eorseq pc, r3, r4, lsl #27 │ │ │ │ ldmdahi r0, {r0, r1, r9, sl, lr} │ │ │ │ svceq 0x0010f010 │ │ │ │ @ instruction: 0xf892d068 │ │ │ │ @ instruction: 0xf1bcc002 │ │ │ │ cmnle r3, r0, lsl #30 │ │ │ │ mulgt fp, r2, r8 │ │ │ │ @ instruction: 0xf1bcb500 │ │ │ │ @@ -21331,18 +21331,18 @@ │ │ │ │ ldmdavs sl, {r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, fp, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, ip, r5, lsl #2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf294bd70 │ │ │ │ - svclt 0x0000fe41 │ │ │ │ - eorseq r0, r4, r8, lsl r1 │ │ │ │ + svclt 0x0000fec1 │ │ │ │ + eorseq r0, r4, r8, lsr #4 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - ldrshteq r0, [r4], -r0 │ │ │ │ + eorseq r0, r4, r0, lsl #4 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0088f8cc │ │ │ │ strcs fp, [r0, #-150] @ 0xffffff6a │ │ │ │ b 0x13f7e40 │ │ │ │ @ instruction: 0x46143cd0 │ │ │ │ @@ -21382,15 +21382,15 @@ │ │ │ │ stmib sp, {r4, r8, r9, ip, sp}^ │ │ │ │ @ instruction: 0xf0353312 │ │ │ │ cmple pc, r4, lsl #6 │ │ │ │ movwcs lr, #51677 @ 0xc9dd │ │ │ │ ldmdage r2, {r4, r8, fp, sp, pc} │ │ │ │ movwcs lr, #2509 @ 0x9cd │ │ │ │ movwcs lr, #35293 @ 0x89dd │ │ │ │ - @ instruction: 0xf916f13e │ │ │ │ + @ instruction: 0xf996f13e │ │ │ │ bls 0x50bc68 │ │ │ │ tstmi r3, #114688 @ 0x1c000 │ │ │ │ bls 0x48bc54 │ │ │ │ blls 0x436090 │ │ │ │ andeq pc, r1, r1, lsl #2 │ │ │ │ svclt 0x00189209 │ │ │ │ movweq pc, #4163 @ 0x1043 @ │ │ │ │ @@ -21614,21 +21614,21 @@ │ │ │ │ movwcs r0, #6401 @ 0x1901 │ │ │ │ ldrbmi lr, [r3], -r2, ror #14 │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ strcs r8, [r0, #-237] @ 0xffffff13 │ │ │ │ @ instruction: 0xf0457aa1 │ │ │ │ strmi r0, [fp], -r0, asr #10 │ │ │ │ @ instruction: 0xf43f2900 │ │ │ │ - @ instruction: 0xf64daeb9 │ │ │ │ - vorr.i32 , #12 @ 0x0000000c │ │ │ │ - @ instruction: 0xf64d012e │ │ │ │ - vmvn.i32 , #8 @ 0x00000008 │ │ │ │ + @ instruction: 0xf24eaeb9 │ │ │ │ + vmla.f d16, d0, d0[7] │ │ │ │ + vrhadd.s8 d16, d14, d30 │ │ │ │ + vaddl.s8 q8, d16, d8 │ │ │ │ blmi 0xfeca5484 │ │ │ │ sbcvc pc, ip, #1325400064 @ 0x4f000000 │ │ │ │ - mcrr2 2, 5, pc, r0, cr15 @ │ │ │ │ + stc2l 2, cr15, [r0], {95} @ 0x5f │ │ │ │ tstcs r1, r3, lsl #12 │ │ │ │ rsbsmi pc, lr, r3, lsr #32 │ │ │ │ andeq pc, r0, r0, lsr #11 │ │ │ │ svclt 0x00144301 │ │ │ │ tstcs r0, r1, lsl #2 │ │ │ │ bicpl lr, r1, #3072 @ 0xc00 │ │ │ │ bl 0x7df1cc │ │ │ │ @@ -21733,97 +21733,97 @@ │ │ │ │ @ instruction: 0xf045e51c │ │ │ │ movwcs r0, #17668 @ 0x4504 │ │ │ │ strt r2, [r8], -r2, lsl #4 │ │ │ │ ldrbt r2, [r2], r0, lsl #10 │ │ │ │ subsle r2, lr, r1, lsl #30 │ │ │ │ svclt 0x00082f04 │ │ │ │ @ instruction: 0xf43f7850 │ │ │ │ - @ instruction: 0xf64daeee │ │ │ │ - vorr.i32 , #12 @ 0x0000000c │ │ │ │ + vceq.f32 q13, q15, q15 │ │ │ │ + vmla.f d16, d0, d0[7] │ │ │ │ blmi 0xfa5a58 │ │ │ │ rscvc pc, r1, #1325400064 @ 0x4f000000 │ │ │ │ strls r4, [r0, #-1576] @ 0xfffff9d8 │ │ │ │ - @ instruction: 0xf9fcf228 │ │ │ │ + blx 0x1f61e4c │ │ │ │ @ instruction: 0xf382fab2 │ │ │ │ strbeq pc, [r5, #-111] @ 0xffffff91 @ │ │ │ │ @ instruction: 0xf103425e │ │ │ │ blx 0xa8e3c │ │ │ │ bl 0xfe9a21cc │ │ │ │ blx 0x8a69fc │ │ │ │ strcs pc, [r3, -r6, lsl #12] │ │ │ │ blx 0xb6298 │ │ │ │ movwls pc, #37390 @ 0x920e @ │ │ │ │ andpl lr, r7, #3358720 @ 0x334000 │ │ │ │ strbt r2, [sp], #1288 @ 0x508 │ │ │ │ strcs r2, [r5, -r0, lsr #10] │ │ │ │ blvc 0x185e988 │ │ │ │ @ instruction: 0xf47f2800 │ │ │ │ - @ instruction: 0xf64daf26 │ │ │ │ - vsra.s64 d23, d24, #64 │ │ │ │ - @ instruction: 0xf64d012e │ │ │ │ - vshr.s64 , q4, #64 │ │ │ │ + vmax.f32 d26, d14, d22 │ │ │ │ + vmla.f d16, d16, d0[2] │ │ │ │ + vrhadd.s8 d16, d14, d30 │ │ │ │ + vmla.i d16, d16, d0[6] │ │ │ │ blmi 0xa656b0 │ │ │ │ vqsub.s16 q9, , │ │ │ │ - @ instruction: 0xf041fb2b │ │ │ │ + @ instruction: 0xf041fbab │ │ │ │ ldrt r4, [lr], r0, lsl #3 │ │ │ │ andle r2, r9, r6, lsl #20 │ │ │ │ orrle r2, lr, r5, lsl #20 │ │ │ │ @ instruction: 0xf013aa0a │ │ │ │ @ instruction: 0xf47f0f0c │ │ │ │ ldrt sl, [r3], r1, lsr #26 │ │ │ │ - blx 0xff6e206c │ │ │ │ + blx 0x16e206e │ │ │ │ movwpl lr, #35293 @ 0x89dd │ │ │ │ ldrdeq lr, [ip, -sp] │ │ │ │ svclt 0x0008428b │ │ │ │ andle r4, r7, r5, lsl #5 │ │ │ │ orrmi r4, fp, r5, lsl #5 │ │ │ │ bge 0x1da24c │ │ │ │ @ instruction: 0xf47f2f06 │ │ │ │ strb sl, [r5, -r3, lsr #29]! │ │ │ │ ldmle r8!, {r1, r2, r5, r6, r7, r8, sl, lr}^ │ │ │ │ bge 0x2afe5c │ │ │ │ mrcge 4, 4, APSR_nzcv, cr12, cr15, {3} │ │ │ │ ldmdavc r0, {r1, r2, r3, r4, r6, r8, r9, sl, sp, lr, pc}^ │ │ │ │ vqrshl.s8 q15, , q15 │ │ │ │ - vmvn.i32 d16, #0 @ 0x00000000 │ │ │ │ - @ instruction: 0xf64d042e │ │ │ │ - vsra.s64 d23, d24, #64 │ │ │ │ + vmls.i d17, d0, d0[0] │ │ │ │ + vshl.s8 d16, d30, d14 │ │ │ │ + vmla.f d16, d16, d0[2] │ │ │ │ blmi 0x425b18 │ │ │ │ andcs r2, r0, fp, lsr #5 │ │ │ │ vshl.s32 d9, d0, d8 │ │ │ │ - vmul.i8 d31, d30, d13 │ │ │ │ - vrshr.s64 d16, d4, #64 │ │ │ │ - @ instruction: 0xf64d022e │ │ │ │ - vorr.i32 , #12 @ 0x0000000c │ │ │ │ + vpmin.s8 d31, d14, d13 │ │ │ │ + vsubl.s8 , d16, d20 │ │ │ │ + vhsub.s8 d16, d14, d30 │ │ │ │ + vmla.f d16, d0, d0[7] │ │ │ │ andls r0, r0, #-2147483637 @ 0x8000000b │ │ │ │ blmi 0x276f20 │ │ │ │ subscs pc, r5, #64, 4 │ │ │ │ - @ instruction: 0xf98ef228 │ │ │ │ + blx 0x3e1f28 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ - eorseq pc, r3, r8, lsr #24 │ │ │ │ - eorseq pc, r3, r0, asr #24 │ │ │ │ - eorseq pc, r3, r0, asr ip @ │ │ │ │ - eorseq pc, r3, r8, lsl #25 │ │ │ │ - eorseq pc, r3, ip, asr #29 │ │ │ │ + eorseq pc, r3, r8, lsr sp @ │ │ │ │ + eorseq pc, r3, r0, asr sp @ │ │ │ │ + eorseq pc, r3, r0, ror #26 │ │ │ │ + mlaseq r3, r8, sp, pc @ │ │ │ │ + ldrsbteq pc, [r3], -ip @ │ │ │ │ movwcs r2, #33283 @ 0x8203 │ │ │ │ strdcs lr, [r0], -sp │ │ │ │ - cmppvc ip, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + msreq (UNDEF: 108), lr │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ rsbcs r4, ip, #9216 @ 0x2400 │ │ │ │ vhadd.s32 d9, d8, d0 │ │ │ │ - andcs pc, r0, r1, ror r9 @ │ │ │ │ - tstpmi r0, #82837504 @ p-variant is OBSOLETE @ 0x4f00000 │ │ │ │ + strdcs pc, [r0], -r1 │ │ │ │ + msrpl CPSR_, #82837504 @ 0x4f00000 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - cmppvc ip, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + msreq (UNDEF: 108), lr │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ addsvc pc, r7, #1325400064 @ 0x4f000000 │ │ │ │ vhadd.s32 d9, d8, d0 │ │ │ │ - svclt 0x0000f963 │ │ │ │ - eorseq pc, r3, r4, ror ip @ │ │ │ │ + svclt 0x0000f9e3 │ │ │ │ + eorseq pc, r3, r4, lsl #27 │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ push {r7, sl, fp, ip, lr} │ │ │ │ vstr FPSCR_nzcvqc, [sp, #-448]! @ 0xfffffe40 │ │ │ │ bl 0xfeb882fc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrshtlt r0, [r7], r8 │ │ │ │ stmib sp, {r0, r1, r7, r9, sl, lr}^ │ │ │ │ @@ -21880,15 +21880,15 @@ │ │ │ │ svceq 0x00db9126 │ │ │ │ tstpeq ip, r4, lsr r0 @ p-variant is OBSOLETE │ │ │ │ eorls r9, r9, #38797312 @ 0x2500000 │ │ │ │ @ instruction: 0xf0409028 │ │ │ │ eorcs r8, r8, #-989855744 @ 0xc5000000 │ │ │ │ @ instruction: 0xf003a82a │ │ │ │ movwls r0, #21249 @ 0x5301 │ │ │ │ - svc 0x00bef282 │ │ │ │ + ldmda lr!, {r0, r1, r7, r9, ip, sp, lr, pc} │ │ │ │ movweq pc, #16436 @ 0x4034 @ │ │ │ │ rscshi pc, pc, r0, asr #32 │ │ │ │ stmdbhi r2!, {r0, r2, r3, r4, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ ldc 2, cr2, [sp] │ │ │ │ movwcs r7, #2854 @ 0xb26 │ │ │ │ @ instruction: 0x6720e9dd │ │ │ │ tstcs r0, #3358720 @ 0x334000 │ │ │ │ @@ -21899,29 +21899,29 @@ │ │ │ │ tstcs r4, #3358720 @ 0x334000 │ │ │ │ tstcs r6, #3358720 @ 0x334000 │ │ │ │ tstcs r8, #3358720 @ 0x334000 │ │ │ │ tstcs sl, #3358720 @ 0x334000 │ │ │ │ tstcs ip, #3358720 @ 0x334000 │ │ │ │ strbmi r4, [fp], -r2, asr #12 │ │ │ │ blvc 0xe0e64 │ │ │ │ - stc2 1, cr15, [sl, #-244] @ 0xffffff0c │ │ │ │ + stc2 1, cr15, [sl, #244] @ 0xf4 │ │ │ │ @ instruction: 0x463b4632 │ │ │ │ ldmdage ip, {r1, r3, r4, r8, fp, sp, pc} │ │ │ │ blhi 0x60e74 │ │ │ │ - stc2 1, cr15, [r2, #-244] @ 0xffffff0c │ │ │ │ + stc2 1, cr15, [r2, #244] @ 0xf4 │ │ │ │ strbmi r4, [fp], -r2, asr #12 │ │ │ │ ldmdage r2!, {r2, r4, r8, fp, sp, pc} │ │ │ │ blhi 0x60e84 │ │ │ │ - ldc2l 1, cr15, [sl], #244 @ 0xf4 │ │ │ │ + ldc2l 1, cr15, [sl, #-244]! @ 0xffffff0c │ │ │ │ blvc 0xe0ecc │ │ │ │ @ instruction: 0x4632463b │ │ │ │ ldmdage r2, {r4, r8, fp, sp, pc} │ │ │ │ blvc 0x60e98 │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ - stc2l 1, cr15, [lr], #244 @ 0xf4 │ │ │ │ + stc2l 1, cr15, [lr, #-244]! @ 0xffffff0c │ │ │ │ ldmib sp, {r2, r3, r4, r8, sl, fp, ip, pc}^ │ │ │ │ ldmib sp, {r3, r4, r9, sl, sp}^ │ │ │ │ ldmdbne r2, {r1, r3, r4, r8, r9, sl, ip, pc}^ │ │ │ │ @ instruction: 0x3116e9dd │ │ │ │ ldcls 8, cr9, [r4, #-116] @ 0xffffff8c │ │ │ │ @ instruction: 0x0c00eb56 │ │ │ │ streq pc, [r0], -pc, asr #32 │ │ │ │ @@ -22010,15 +22010,15 @@ │ │ │ │ @ instruction: 0xf0344073 │ │ │ │ eorls r0, r5, #12, 2 │ │ │ │ bicsvc lr, r3, #323584 @ 0x4f000 │ │ │ │ andhi pc, r7, #64 @ 0x40 │ │ │ │ stmdage sl!, {r3, r5, r9, sp} │ │ │ │ movweq pc, #4099 @ 0x1003 @ │ │ │ │ vsubw.s8 , q1, d5 │ │ │ │ - @ instruction: 0xf8baeebc │ │ │ │ + @ instruction: 0xf8baef3c │ │ │ │ vst4.8 {d19-d22}, [r3], r0 │ │ │ │ @ instruction: 0xf8aa4380 │ │ │ │ ldrbt r3, [r9], r0 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ stceq 0, cr15, [r1], {79} @ 0x4f │ │ │ │ strcs r8, [r0], #-2584 @ 0xfffff5e8 │ │ │ │ @ instruction: 0x4080f5b0 │ │ │ │ @@ -22494,16 +22494,16 @@ │ │ │ │ ldr r0, [r6], #3026 @ 0xbd2 │ │ │ │ streq pc, [r4], #-68 @ 0xffffffbc │ │ │ │ andcs r2, r2, #4, 2 │ │ │ │ bcs 0x9f5b0 │ │ │ │ teqphi fp, r0 @ p-variant is OBSOLETE │ │ │ │ svclt 0x00082a04 │ │ │ │ @ instruction: 0xf43f785b │ │ │ │ - @ instruction: 0xf64dae89 │ │ │ │ - vorr.i32 , #12 @ 0x0000000c │ │ │ │ + vceq.f32 d26, d30, d9 │ │ │ │ + vmla.f d16, d0, d0[7] │ │ │ │ blmi 0xfeca6640 │ │ │ │ rscvc pc, r1, #1325400064 @ 0x4f000000 │ │ │ │ strls r4, [r0], #-1568 @ 0xfffff9e0 │ │ │ │ stc2 2, cr15, [r8], {39} @ 0x27 │ │ │ │ strtcs r2, [r0], #-773 @ 0xfffffcfb │ │ │ │ @ instruction: 0xf7ff9306 │ │ │ │ strcs fp, [r8, -sl, ror #21] │ │ │ │ @@ -22535,20 +22535,20 @@ │ │ │ │ @ instruction: 0x9e08bab6 │ │ │ │ ldrdgt pc, [r8], -sp │ │ │ │ andsls pc, r0, sp, asr #17 │ │ │ │ andsls pc, r4, sp, asr #17 │ │ │ │ @ instruction: 0xf89ae59b │ │ │ │ svccs 0x0000700d │ │ │ │ mcrge 4, 6, pc, cr0, cr15, {3} @ │ │ │ │ - @ instruction: 0x71b8f64d │ │ │ │ + biceq pc, r8, lr, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - sbcsvc pc, r8, sp, asr #12 │ │ │ │ + rsceq pc, r8, lr, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ rsbscs r4, pc, #136, 22 @ 0x22000 │ │ │ │ - stc2 2, cr15, [lr, #-376] @ 0xfffffe88 │ │ │ │ + stc2 2, cr15, [lr, #376] @ 0x178 │ │ │ │ @ instruction: 0xf882fab2 │ │ │ │ blx 0xfee146a8 │ │ │ │ @ instruction: 0xf108f887 │ │ │ │ @ instruction: 0xf1a80820 │ │ │ │ @ instruction: 0xf1a80920 │ │ │ │ blx 0xa76d0 │ │ │ │ blx 0x222a74 │ │ │ │ @@ -22624,15 +22624,15 @@ │ │ │ │ ldrbt r4, [r0], #1776 @ 0x6f0 │ │ │ │ andle r2, sl, r6, lsl #20 │ │ │ │ @ instruction: 0xf47f2a05 │ │ │ │ blge 0x951e08 │ │ │ │ svceq 0x000cf011 │ │ │ │ bge 0xffc6357c │ │ │ │ vshl.s64 d14, d2, #19 │ │ │ │ - ldmib sp, {r0, r2, r5, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmib sp, {r0, r2, r5, r7, sl, fp, ip, sp, lr, pc}^ │ │ │ │ ldmib sp, {r5, r8, r9, lr}^ │ │ │ │ addmi r0, fp, #-2147483639 @ 0x80000009 │ │ │ │ addmi fp, r4, #8, 30 │ │ │ │ addmi sp, r4, #8 │ │ │ │ movwle r4, #61835 @ 0xf18b │ │ │ │ blcs 0x1ccfb8 │ │ │ │ @ instruction: 0xf47fab1e │ │ │ │ @@ -22641,55 +22641,55 @@ │ │ │ │ ldrdeq lr, [r8, -sp]! │ │ │ │ svclt 0x0008428b │ │ │ │ mvnle r4, r4, lsl #5 │ │ │ │ stmiale pc!, {r2, r4, r5, r6, r7, r8, sl, lr}^ @ │ │ │ │ bcs 0x1d1050 │ │ │ │ ldclge 4, cr15, [r2, #-508]! @ 0xfffffe04 │ │ │ │ vmax.s8 q15, q7, │ │ │ │ - vrshr.s64 d16, d4, #64 │ │ │ │ - @ instruction: 0xf64d022e │ │ │ │ - vorr.i32 , #12 @ 0x0000000c │ │ │ │ + vsubl.s8 , d16, d20 │ │ │ │ + vhsub.s8 d16, d14, d30 │ │ │ │ + vmla.f d16, d0, d0[7] │ │ │ │ andls r0, r0, #-2147483637 @ 0x8000000b │ │ │ │ blmi 0x7f7c5c │ │ │ │ subscs pc, r5, #64, 4 │ │ │ │ - blx 0xff862c80 │ │ │ │ + blx 0x1862c82 │ │ │ │ andcs r2, r3, #8, 2 │ │ │ │ ldmdavc fp, {r0, r2, r3, r4, r9, sl, sp, lr, pc}^ │ │ │ │ bllt 0xff7e43ec │ │ │ │ - ldrteq pc, [r0], #-590 @ 0xfffffdb2 @ │ │ │ │ + strbne pc, [r0], #-590 @ 0xfffffdb2 @ │ │ │ │ strteq pc, [lr], #-704 @ 0xfffffd40 │ │ │ │ - @ instruction: 0x71b8f64d │ │ │ │ + biceq pc, r8, lr, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ adccs r4, fp, #22528 @ 0x5800 │ │ │ │ strls r2, [r0], #-0 │ │ │ │ - blx 0xff362ca8 │ │ │ │ - @ instruction: 0xf64d2000 │ │ │ │ - vorr.i32 , #12 @ 0x0000000c │ │ │ │ + blx 0x1362caa │ │ │ │ + vhadd.s8 d18, d14, d0 │ │ │ │ + vmla.f d16, d0, d0[7] │ │ │ │ blmi 0x4a68d0 │ │ │ │ addsvc pc, r7, #1325400064 @ 0x4f000000 │ │ │ │ vhadd.s32 d9, d7, d0 │ │ │ │ - @ instruction: 0xf64dfac1 │ │ │ │ - vorr.i32 , #12 @ 0x0000000c │ │ │ │ - @ instruction: 0xf64d012e │ │ │ │ - vmvn.i32 , #8 @ 0x00000008 │ │ │ │ + vqdmulh.s , q7, │ │ │ │ + vmla.f d16, d0, d0[7] │ │ │ │ + vrhadd.s8 d16, d14, d30 │ │ │ │ + vaddl.s8 q8, d16, d8 │ │ │ │ blmi 0x3264ec │ │ │ │ sbcvc pc, ip, #1325400064 @ 0x4f000000 │ │ │ │ stc2 2, cr15, [ip], {94} @ 0x5e │ │ │ │ - @ instruction: 0xf64d2000 │ │ │ │ - vorr.i32 , #12 @ 0x0000000c │ │ │ │ + vhadd.s8 d18, d14, d0 │ │ │ │ + vmla.f d16, d0, d0[7] │ │ │ │ blmi 0x226900 │ │ │ │ andls r2, r0, ip, ror #4 │ │ │ │ - blx 0xfeae2cec │ │ │ │ - eorseq pc, r3, r8, lsl #26 │ │ │ │ - eorseq pc, r3, r0, asr ip @ │ │ │ │ - eorseq r0, r4, r0, asr #3 │ │ │ │ - eorseq pc, r3, r8, lsl #25 │ │ │ │ - ldrsbteq pc, [r3], -r8 @ │ │ │ │ - ldrshteq pc, [r3], -r0 @ │ │ │ │ - eorseq pc, r3, r4, asr #25 │ │ │ │ + blx 0xae2cee │ │ │ │ + eorseq pc, r3, r8, lsl lr @ │ │ │ │ + eorseq pc, r3, r0, ror #26 │ │ │ │ + ldrsbteq r0, [r4], -r0 │ │ │ │ + mlaseq r3, r8, sp, pc @ │ │ │ │ + eorseq pc, r3, r8, ror #27 │ │ │ │ + eorseq pc, r3, r0, lsl #28 │ │ │ │ + ldrsbteq pc, [r3], -r4 @ │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ push {r7, sl, fp, ip, lr} │ │ │ │ bl 0xfeb7a438 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrshtlt r0, [r9], r8 │ │ │ │ ldrdge pc, [r8, -sp]! │ │ │ │ movtcs lr, #10701 @ 0x29cd │ │ │ │ @@ -22767,15 +22767,15 @@ │ │ │ │ @ instruction: 0xf8cd4100 │ │ │ │ adcsmi r8, r3, r0, lsr #1 │ │ │ │ b 0x140aa54 │ │ │ │ @ instruction: 0xf0333bd2 │ │ │ │ @ instruction: 0xf041010c │ │ │ │ eorcs r8, r8, #212 @ 0xd4 │ │ │ │ vmlal.s8 q5, d2, d28 │ │ │ │ - mcrcs 8, 0, lr, cr3, cr2, {6} │ │ │ │ + @ instruction: 0x2e03e952 │ │ │ │ @ instruction: 0xf8bad105 │ │ │ │ vst4.8 {d19-d22}, [r3], r0 │ │ │ │ @ instruction: 0xf8aa4380 │ │ │ │ ldc 0, cr3, [sp] │ │ │ │ strcs r7, [r0], #-2856 @ 0xfffff4d8 │ │ │ │ stmdbhi r2!, {r0, r2, r3, r4, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ stc 5, cr2, [sp] │ │ │ │ @@ -22786,29 +22786,29 @@ │ │ │ │ stmib sp, {r1, r4, r8, sl, lr}^ │ │ │ │ stmib sp, {r2, r4, r8, sl, lr}^ │ │ │ │ stmib sp, {r1, r2, r4, r8, sl, lr}^ │ │ │ │ stmib sp, {r3, r4, r8, sl, lr}^ │ │ │ │ stmib sp, {r1, r3, r4, r8, sl, lr}^ │ │ │ │ stmib sp, {r2, r3, r4, r8, sl, lr}^ │ │ │ │ @ instruction: 0xf13c451e │ │ │ │ - @ instruction: 0x4642fe1d │ │ │ │ + @ instruction: 0x4642fe9d │ │ │ │ stmib sp, {r0, r1, r3, r6, r9, sl, lr}^ │ │ │ │ ldmdbge ip, {r8, sl, lr} │ │ │ │ @ instruction: 0xf13ca81e │ │ │ │ - @ instruction: 0x4622fe15 │ │ │ │ + @ instruction: 0x4622fe95 │ │ │ │ stmib sp, {r0, r1, r3, r5, r9, sl, lr}^ │ │ │ │ ldmdbge r6, {r8, sl, lr} │ │ │ │ @ instruction: 0xf13ca834 │ │ │ │ - ldc 14, cr15, [sp, #52] @ 0x34 │ │ │ │ + ldc 14, cr15, [sp, #564] @ 0x234 │ │ │ │ strbmi r7, [r2], -r4, lsl #22 │ │ │ │ ldmdbge r2, {r0, r1, r3, r6, r9, sl, lr} │ │ │ │ stc 8, cr10, [sp, #80] @ 0x50 │ │ │ │ @ instruction: 0xf04f7b00 │ │ │ │ @ instruction: 0xf13c0800 │ │ │ │ - ldmdals lr, {r0, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + ldmdals lr, {r0, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrcs lr, [sl], #-2525 @ 0xfffff623 │ │ │ │ ldrls lr, [ip, #-2525] @ 0xfffff623 │ │ │ │ ldmib sp, {r1, r4, fp, ip}^ │ │ │ │ ldmdals pc, {r3, r4, r8, ip, sp} @ │ │ │ │ @ instruction: 0x0c00eb54 │ │ │ │ streq pc, [r0], #-79 @ 0xffffffb1 │ │ │ │ @ instruction: 0xf04fbf28 │ │ │ │ @@ -22884,15 +22884,15 @@ │ │ │ │ cdpcs 7, 0, cr8, cr5, cr7, {2} │ │ │ │ rschi pc, r1, #64 @ 0x40 │ │ │ │ @ instruction: 0xf0002d05 │ │ │ │ ldrtmi r8, [lr], pc, ror #5 │ │ │ │ andne lr, r2, #3637248 @ 0x378000 │ │ │ │ mullt r1, lr, r8 │ │ │ │ @ instruction: 0xf64f2028 │ │ │ │ - vorr.i32 d20, #0 @ 0x00000000 │ │ │ │ + vsubw.s8 , q0, d16 │ │ │ │ @ instruction: 0xf0420333 │ │ │ │ blx 0x36fa2 │ │ │ │ @ instruction: 0xf8d33304 │ │ │ │ stmib sp, {r2, r4, r5, r6, r7, r9, ip, sp}^ │ │ │ │ bge 0xb2b05c │ │ │ │ biccc lr, fp, #3072 @ 0xc00 │ │ │ │ stcls 1, cr2, [r3], {-0} │ │ │ │ @@ -22906,15 +22906,15 @@ │ │ │ │ stmdals r3, {r2, r5, r8, r9, sl, pc} │ │ │ │ pop {r0, r3, r4, r5, ip, sp, pc} │ │ │ │ strdlt r4, [r2], -r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ @ instruction: 0xf64f2228 │ │ │ │ - vorr.i32 d20, #0 @ 0x00000000 │ │ │ │ + vsubw.s8 , q0, d16 │ │ │ │ @ instruction: 0xf89e0333 │ │ │ │ blx 0xd27fe │ │ │ │ @ instruction: 0xf8d33304 │ │ │ │ @ instruction: 0xf89a32f4 │ │ │ │ tstcs r0, r4 │ │ │ │ @ instruction: 0x07d243d2 │ │ │ │ svcge 0x0020e7cd │ │ │ │ @@ -22965,21 +22965,21 @@ │ │ │ │ @ instruction: 0xf8aa4380 │ │ │ │ @ instruction: 0xf0103000 │ │ │ │ @ instruction: 0xf0400310 │ │ │ │ @ instruction: 0xf010827e │ │ │ │ svclt 0x001c0002 │ │ │ │ @ instruction: 0x461a4619 │ │ │ │ svcge 0x0067f47f │ │ │ │ - addseq pc, r4, #-536870908 @ 0xe0000004 │ │ │ │ + adcne pc, r4, #-536870908 @ 0xe0000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - cmppvc ip, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + msreq (UNDEF: 108), lr │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ vhsub.s8 d25, d0, d0 │ │ │ │ blmi 0x1eef244 │ │ │ │ - @ instruction: 0xf858f227 │ │ │ │ + @ instruction: 0xf8d8f227 │ │ │ │ sbceq pc, r0, r0, asr #7 │ │ │ │ andeq pc, r1, r0, lsl #1 │ │ │ │ strb fp, [r8, #704]! @ 0x2c0 │ │ │ │ @ instruction: 0x3326e9cd │ │ │ │ ldmibcc r2, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ @ instruction: 0x332ae9cd │ │ │ │ cdpeq 1, 9, cr15, cr8, cr13, {0} │ │ │ │ @@ -22995,15 +22995,15 @@ │ │ │ │ sbceq pc, r0, r0, asr #7 │ │ │ │ andeq pc, r1, r0, lsl #1 │ │ │ │ ldr fp, [r6], -r0, asr #5 │ │ │ │ @ instruction: 0xf89e2300 │ │ │ │ ldrmi fp, [r9], -r1 │ │ │ │ @ instruction: 0xe72c461a │ │ │ │ @ instruction: 0xf64f2128 │ │ │ │ - vmov.i32 d20, #255 @ 0x000000ff │ │ │ │ + vmull.s8 , d0, d16 │ │ │ │ @ instruction: 0xf8de0c33 │ │ │ │ ldmib lr, {r3}^ │ │ │ │ blx 0x6f572 │ │ │ │ @ instruction: 0xf8dec104 │ │ │ │ tstmi r3, #12 │ │ │ │ mullt r1, lr, r8 │ │ │ │ @ instruction: 0xf040bf18 │ │ │ │ @@ -23094,15 +23094,15 @@ │ │ │ │ umullvs pc, r0, sp, r8 @ │ │ │ │ rsbmi r2, sl, r1, lsl #6 │ │ │ │ adcsmi r2, r3, r4, lsl #10 │ │ │ │ blcc 0xff4e140c │ │ │ │ andseq pc, r0, r3, asr #32 │ │ │ │ svclt 0x0000e6e6 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r0, r4, r0, asr #3 │ │ │ │ + ldrsbteq r0, [r4], -r0 │ │ │ │ mulne r1, lr, r8 │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ tstlt r1, r3, lsl #12 │ │ │ │ mrscs r2, (UNDEF: 1) │ │ │ │ @ instruction: 0xf8de4603 │ │ │ │ @ instruction: 0xf5066004 │ │ │ │ @ instruction: 0xf108587f │ │ │ │ @@ -23281,15 +23281,15 @@ │ │ │ │ stmmi r0, {r1, r2, r8, sl, ip, sp, lr, pc} │ │ │ │ bicvc lr, r2, #274432 @ 0x43000 │ │ │ │ @ instruction: 0xf0420852 │ │ │ │ @ instruction: 0xf8ce4200 │ │ │ │ @ instruction: 0xf8ce3008 │ │ │ │ tstcs r0, #12 │ │ │ │ eorcs lr, r8, #195035136 @ 0xba00000 │ │ │ │ - tstpmi r0, #82837504 @ p-variant is OBSOLETE @ 0x4f00000 │ │ │ │ + msrpl CPSR_, #82837504 @ 0x4f00000 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ movwcc pc, #19202 @ 0x4b02 @ │ │ │ │ rscscc pc, r4, #13828096 @ 0xd30000 │ │ │ │ movwcs lr, #21777 @ 0x5511 │ │ │ │ @ instruction: 0xf89de604 │ │ │ │ strb r6, [r4], -r0, lsl #1 │ │ │ │ mulscs r1, sl, r8 │ │ │ │ @@ -23449,21 +23449,21 @@ │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ @ instruction: 0xf04fae1c │ │ │ │ @ instruction: 0xf89a0e00 │ │ │ │ @ instruction: 0xf04e100a │ │ │ │ strmi r0, [sl], -r0, asr #28 │ │ │ │ stmdbcs r0, {r3, r7, r9, sl, lr} │ │ │ │ mrcge 4, 0, APSR_nzcv, cr1, cr15, {1} │ │ │ │ - cmppvc ip, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + msreq (UNDEF: 108), lr │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - rsbsvc pc, r8, sp, asr #12 │ │ │ │ + addeq pc, r8, lr, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf44f4bc9 │ │ │ │ vhsub.s16 , , q6 │ │ │ │ - @ instruction: 0xf89afde9 │ │ │ │ + @ instruction: 0xf89afe69 │ │ │ │ orrslt r0, r8, #16 │ │ │ │ @ instruction: 0x2000f8ba │ │ │ │ movweq pc, #16451 @ 0x4043 @ │ │ │ │ mullt r1, lr, r8 │ │ │ │ stmiami r0, {r3, r5, r7, r8, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf8aa4313 │ │ │ │ ldmib lr, {ip, sp}^ │ │ │ │ @@ -23595,15 +23595,15 @@ │ │ │ │ movwcs r9, #4904 @ 0x1328 │ │ │ │ vpmax.s8 d15, d2, d24 │ │ │ │ @ instruction: 0x91294311 │ │ │ │ @ instruction: 0xf03340b3 │ │ │ │ @ instruction: 0xf040010c │ │ │ │ eorcs r8, r8, #48, 4 │ │ │ │ vmlal.s8 q5, d1, d28 │ │ │ │ - @ instruction: 0xf7ffea5a │ │ │ │ + @ instruction: 0xf7ffeada │ │ │ │ stmdbls pc, {r3, r7, r8, fp, ip, sp, pc} @ │ │ │ │ @ instruction: 0xf0002900 │ │ │ │ mvnsmi r8, #203 @ 0xcb │ │ │ │ eoreq pc, r0, r2, asr #3 │ │ │ │ @ instruction: 0xf10343e9 │ │ │ │ blx 0x1b56c8 │ │ │ │ @ instruction: 0xf04ff000 │ │ │ │ @@ -23655,36 +23655,36 @@ │ │ │ │ strcs fp, [r1], -r8, lsr #30 │ │ │ │ @ instruction: 0xf1521876 │ │ │ │ svclt 0x00280600 │ │ │ │ @ instruction: 0xf0872701 │ │ │ │ strls r0, [r4], -r1, lsl #12 │ │ │ │ strls r2, [r7], -r1, lsl #12 │ │ │ │ svclt 0x0000e5ad │ │ │ │ - eorseq pc, r3, r8, lsr #24 │ │ │ │ + eorseq pc, r3, r8, lsr sp @ │ │ │ │ @ instruction: 0xf8ba9907 │ │ │ │ strmi r3, [r8], r0 │ │ │ │ mullt r1, lr, r8 │ │ │ │ movteq pc, #67 @ 0x43 @ │ │ │ │ @ instruction: 0xf8aa460a │ │ │ │ strbmi r3, [r3], -r0 │ │ │ │ ldmiblt r3!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf04f4601 │ │ │ │ strmi r0, [r2], -r0, asr #28 │ │ │ │ ldrb r4, [lr], #-1664 @ 0xfffff980 │ │ │ │ ldrsbthi pc, [ip], -sp @ │ │ │ │ ldrb r4, [sl], #-1734 @ 0xfffff93a │ │ │ │ mulne sp, sl, r8 │ │ │ │ @ instruction: 0xf47f2900 │ │ │ │ - @ instruction: 0xf64dae72 │ │ │ │ - vsra.s64 d23, d24, #64 │ │ │ │ - @ instruction: 0xf64d012e │ │ │ │ - vshr.s64 , q4, #64 │ │ │ │ + @ instruction: 0xf24eae72 │ │ │ │ + vmla.f d16, d16, d0[2] │ │ │ │ + vrhadd.s8 d16, d14, d30 │ │ │ │ + vmla.i d16, d16, d0[6] │ │ │ │ blmi 0xff3274a8 │ │ │ │ vqsub.s16 q9, , │ │ │ │ - tstpcs r1, pc, lsr #24 @ p-variant is OBSOLETE │ │ │ │ + smlatbcs r1, pc, ip, pc @ │ │ │ │ stmdals r4, {r0, r4, r8, ip, pc} │ │ │ │ @ instruction: 0x9c0e990d │ │ │ │ stmdals r7, {r0, lr} │ │ │ │ andmi r9, r4, sl, lsl #30 │ │ │ │ subseq lr, r6, r6, lsl #21 │ │ │ │ svclt 0x000842a0 │ │ │ │ @ instruction: 0xf43f428f │ │ │ │ @@ -23814,20 +23814,20 @@ │ │ │ │ strbmi r3, [r3], -r0 │ │ │ │ stmialt pc, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ @ │ │ │ │ @ instruction: 0xf43f2d06 │ │ │ │ vstrcs d10, [r5, #-684] @ 0xfffffd54 │ │ │ │ ldmge sl!, {r0, r1, r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7ff46be │ │ │ │ vqdmlsl.s16 , d18, d1 │ │ │ │ - ldrdcs pc, [r0], -r9 │ │ │ │ - cmppeq ip, lr, asr #4 @ p-variant is OBSOLETE │ │ │ │ + andcs pc, r0, r9, asr fp @ │ │ │ │ + cmppne ip, lr, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xf44f4b3e │ │ │ │ andls r6, r0, r2, ror #5 │ │ │ │ - @ instruction: 0xf9b8f226 │ │ │ │ + blx 0xe63ecc │ │ │ │ b 0x28da48 │ │ │ │ b 0x68654 │ │ │ │ b 0x17aae54 │ │ │ │ rsbsle r0, r1, r4, lsl #8 │ │ │ │ eorsgt pc, ip, sp, asr #17 │ │ │ │ stmdbcs r0, {r1, r2, r8, fp, ip, pc} │ │ │ │ mrcge 4, 6, APSR_nzcv, cr3, cr15, {1} │ │ │ │ @@ -23879,68 +23879,68 @@ │ │ │ │ @ instruction: 0x4321980f │ │ │ │ @ instruction: 0xf013e553 │ │ │ │ tstle r3, r0, ror #30 │ │ │ │ andeq pc, r8, r3, asr #32 │ │ │ │ stmialt pc, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ @ │ │ │ │ @ instruction: 0xf7ff2503 │ │ │ │ svclt 0x0000b9a9 │ │ │ │ - eorseq pc, r3, r0, asr ip @ │ │ │ │ - ldrsbteq pc, [r3], -r8 @ │ │ │ │ + eorseq pc, r3, r0, ror #26 │ │ │ │ + eorseq pc, r3, r8, ror #31 │ │ │ │ @ instruction: 0xf1c29904 │ │ │ │ blx 0x2677b0 │ │ │ │ sbcsmi pc, r1, r0 │ │ │ │ @ instruction: 0xf1a24301 │ │ │ │ blx 0xa677bc │ │ │ │ blx 0xaa3f48 │ │ │ │ movwmi pc, #4096 @ 0x1000 @ │ │ │ │ vabd.s8 d30, d14, d15 │ │ │ │ - vmvn.i32 d16, #0 @ 0x00000000 │ │ │ │ - @ instruction: 0xf64d042e │ │ │ │ - vsra.s64 d23, d24, #64 │ │ │ │ + vmls.i d17, d0, d0[0] │ │ │ │ + vshl.s8 d16, d30, d14 │ │ │ │ + vmla.f d16, d16, d0[2] │ │ │ │ blmi 0x8e7c10 │ │ │ │ andcs r2, r0, fp, lsr #5 │ │ │ │ vshl.s32 d9, d0, d6 │ │ │ │ - @ instruction: 0xf043f921 │ │ │ │ + @ instruction: 0xf043f9a1 │ │ │ │ strcs r0, [r2, #-4] │ │ │ │ ldmlt pc, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} @ │ │ │ │ vhadd.s8 d18, d14, d0 │ │ │ │ - vmla.f d16, d0, d0[3] │ │ │ │ + vorr.i32 , #12 @ 0x0000000c │ │ │ │ blmi 0x727c30 │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ vqsub.s32 , q3, │ │ │ │ - andcs pc, r0, r1, lsl r9 @ │ │ │ │ - cmppvc ip, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + mulcs r0, r1, r9 │ │ │ │ + msreq (UNDEF: 108), lr │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xf44f4b17 │ │ │ │ mulls r0, r7, r2 │ │ │ │ - @ instruction: 0xf906f226 │ │ │ │ - cmppvc ip, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0xf986f226 │ │ │ │ + msreq (UNDEF: 108), lr │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - rsbsvc pc, r8, sp, asr #12 │ │ │ │ + addeq pc, r8, lr, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf44f4b11 │ │ │ │ vhsub.s16 , , q6 │ │ │ │ - andcs pc, r0, r1, asr sl @ │ │ │ │ - cmppvc ip, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + ldrdcs pc, [r0], -r1 │ │ │ │ + msreq (UNDEF: 108), lr │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ rsbcs r4, ip, #13312 @ 0x3400 │ │ │ │ vhadd.s32 d9, d6, d0 │ │ │ │ - andcs pc, r0, pc, ror #17 │ │ │ │ - tstpmi r0, #82837504 @ p-variant is OBSOLETE @ 0x4f00000 │ │ │ │ + andcs pc, r0, pc, ror #18 │ │ │ │ + msrpl CPSR_, #82837504 @ 0x4f00000 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - cmppvc ip, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + msreq (UNDEF: 108), lr │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ addsvc pc, r7, #1325400064 @ 0x4f000000 │ │ │ │ vhadd.s32 d9, d6, d0 │ │ │ │ - svclt 0x0000f8e1 │ │ │ │ - eorseq pc, r3, r8, lsl #25 │ │ │ │ - eorseq pc, r3, r0, ror pc @ │ │ │ │ - ldrsbteq pc, [r3], -r8 @ │ │ │ │ - ldrshteq pc, [r3], -r0 @ │ │ │ │ - eorseq pc, r3, r4, asr #25 │ │ │ │ + svclt 0x0000f961 │ │ │ │ + mlaseq r3, r8, sp, pc @ │ │ │ │ + eorseq r0, r4, r0, lsl #1 │ │ │ │ + eorseq pc, r3, r8, ror #27 │ │ │ │ + eorseq pc, r3, r0, lsl #28 │ │ │ │ + ldrsbteq pc, [r3], -r4 @ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0048f8cc │ │ │ │ ldrmi fp, [fp], r5, lsr #1 │ │ │ │ strcs r4, [r0], -r3, asr #23 │ │ │ │ @ instruction: 0xf3c00bc4 │ │ │ │ @@ -24015,15 +24015,15 @@ │ │ │ │ mlasvc r1, sp, r8, pc @ │ │ │ │ @ instruction: 0xf88d4413 │ │ │ │ movwcc r7, #4193 @ 0x1061 │ │ │ │ ldmib sp, {r0, r3, r4, r8, r9, ip, pc}^ │ │ │ │ stmib sp, {r1, r4, r8, r9, sp}^ │ │ │ │ ldmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf13b230e │ │ │ │ - ldmib sp, {r0, r1, r7, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmib sp, {r0, r1, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ ldmib sp, {r1, r3, r4, r9, ip, sp}^ │ │ │ │ bcs 0x5b1bc │ │ │ │ blle 0x3cd9b4 │ │ │ │ @ instruction: 0x0c0ceb1c │ │ │ │ bl 0x17b91fc │ │ │ │ @ instruction: 0xf1000e0e │ │ │ │ svclt 0x002830ff │ │ │ │ @@ -24533,50 +24533,50 @@ │ │ │ │ @ instruction: 0xf013408b │ │ │ │ @ instruction: 0xf47f0f0c │ │ │ │ blls 0x153344 │ │ │ │ vqdmulh.s d2, d0, d4 │ │ │ │ blcs 0x886e4 │ │ │ │ movwcs fp, #3848 @ 0xf08 │ │ │ │ ldcge 4, cr15, [sl, #252]! @ 0xfc │ │ │ │ - @ instruction: 0xf64d2000 │ │ │ │ - vorr.i32 , #12 @ 0x0000000c │ │ │ │ + vhadd.s8 d18, d14, d0 │ │ │ │ + vmla.f d16, d0, d0[7] │ │ │ │ blmi 0xfefe861c │ │ │ │ rscvc pc, r1, #1325400064 @ 0x4f000000 │ │ │ │ vhadd.s32 d9, d5, d0 │ │ │ │ - bvc 0xfe9e71dc │ │ │ │ + bvc 0xfe9e73dc │ │ │ │ svclt 0x00022e01 │ │ │ │ @ instruction: 0x460b7016 │ │ │ │ @ instruction: 0xf47f2040 │ │ │ │ str sl, [ip, #-3702] @ 0xfffff18a │ │ │ │ @ instruction: 0xf0403b18 │ │ │ │ str r0, [r5, #-4] │ │ │ │ andeq pc, r2, r2, lsl r0 @ │ │ │ │ rscshi pc, pc, #0 │ │ │ │ smuadeq ip, r7, r0 │ │ │ │ rschi pc, ip, r0, asr #32 │ │ │ │ @ instruction: 0xf43f2e01 │ │ │ │ mcrcs 13, 0, sl, cr4, cr13, {3} │ │ │ │ mcrge 4, 6, pc, cr5, cr15, {1} @ │ │ │ │ - andne pc, r8, #-536870908 @ 0xe0000004 │ │ │ │ + andscs pc, r8, #-536870908 @ 0xe0000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - cmppvc ip, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + msreq (UNDEF: 108), lr │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ ldrtmi r9, [r8], -r0, lsl #4 │ │ │ │ vqdmulh.s d20, d16, d26 │ │ │ │ vhsub.s32 d2, d21, d17 │ │ │ │ - vmovcs.16 d21[1], pc │ │ │ │ + mcrcs 12, 0, pc, cr5, cr1, {3} @ │ │ │ │ blvc 0x191c6f8 │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ - @ instruction: 0xf64dae0f │ │ │ │ - vsra.s64 d23, d24, #64 │ │ │ │ - @ instruction: 0xf64d012e │ │ │ │ - vshr.s64 , q4, #64 │ │ │ │ + vceq.f32 d26, d14, d15 │ │ │ │ + vmla.f d16, d16, d0[2] │ │ │ │ + vrhadd.s8 d16, d14, d30 │ │ │ │ + vmla.i d16, d16, d0[6] │ │ │ │ blmi 0xfe8a8298 │ │ │ │ vqsub.s16 q9, q6, │ │ │ │ - b 0x16276c4 │ │ │ │ + b 0x16278c4 │ │ │ │ @ instruction: 0xf0000306 │ │ │ │ stmdacs r0, {r0, r1, r4, r5, r6, r9, pc} │ │ │ │ mrshi pc, (UNDEF: 5) @ │ │ │ │ stmdacs r1, {r0, r2, fp, ip, sp} │ │ │ │ mulcs r1, lr, pc @ │ │ │ │ stmib r2, {r8, sp}^ │ │ │ │ stmdble r5, {r1, r8} │ │ │ │ @@ -24727,17 +24727,17 @@ │ │ │ │ tstcc sl, #3358720 @ 0x334000 │ │ │ │ tstcc ip, #3358720 @ 0x334000 │ │ │ │ subsvs pc, r0, sp, lsl #17 │ │ │ │ subcs r8, r0, r3, lsr #16 │ │ │ │ movwpl pc, #1091 @ 0x443 @ │ │ │ │ movweq pc, #4163 @ 0x1043 @ │ │ │ │ ldrbt r8, [r4], #-35 @ 0xffffffdd │ │ │ │ - eorseq pc, r3, r0, asr #24 │ │ │ │ - mlaseq r4, r0, r1, r0 │ │ │ │ - eorseq pc, r3, r0, asr ip @ │ │ │ │ + eorseq pc, r3, r0, asr sp @ │ │ │ │ + eorseq r0, r4, r0, lsr #5 │ │ │ │ + eorseq pc, r3, r0, ror #26 │ │ │ │ blcs 0x46ffc │ │ │ │ sbcshi pc, sl, r0 │ │ │ │ strcs r8, [r0], -r3, lsr #16 │ │ │ │ stmib sp, {r8, r9, sl, sp}^ │ │ │ │ @ instruction: 0xf043670e │ │ │ │ eorhi r0, r3, r0, lsr #6 │ │ │ │ @ instruction: 0xf88d2301 │ │ │ │ @@ -24925,67 +24925,67 @@ │ │ │ │ tstls r3, r2, lsl #2 │ │ │ │ tstcs r1, r8, lsl pc │ │ │ │ blt 0x1da6764 │ │ │ │ andeq lr, r3, ip, asr #20 │ │ │ │ b 0x13b1370 │ │ │ │ ldrmi r0, [sl], -r2, lsl #12 │ │ │ │ vaddhn.i32 d14, , q1 │ │ │ │ - andcs pc, r0, fp, lsr #20 │ │ │ │ + andcs pc, r0, fp, lsr #21 │ │ │ │ beq 0x1230b0 │ │ │ │ b 0x13b9f9c │ │ │ │ strmi r0, [r2], -r2, lsl #6 │ │ │ │ strmi r9, [r3], -r5, lsl #6 │ │ │ │ vrshl.s8 q15, , q15 │ │ │ │ - @ instruction: 0xf2c00494 │ │ │ │ - @ instruction: 0xf64d042e │ │ │ │ - vorr.i32 , #12 @ 0x0000000c │ │ │ │ + vaddhn.i16 d17, q8, q10 │ │ │ │ + vshl.s8 d16, d30, d14 │ │ │ │ + vmla.f d16, d0, d0[7] │ │ │ │ blmi 0x9a8c58 │ │ │ │ eorvc pc, r5, #1325400064 @ 0x4f000000 │ │ │ │ vshl.s32 d9, d0, d5 │ │ │ │ - strdcs pc, [r0], -sp │ │ │ │ - cmppvc ip, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + andcs pc, r0, sp, ror r9 @ │ │ │ │ + msreq (UNDEF: 108), lr │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ addscs r4, pc, #33792 @ 0x8400 │ │ │ │ vhadd.s32 d9, d5, d0 │ │ │ │ - blls 0x166b8c │ │ │ │ + blls 0x166d8c │ │ │ │ @ instruction: 0xf47f2b04 │ │ │ │ @ instruction: 0xf44facc0 │ │ │ │ @ instruction: 0xf7ff43f8 │ │ │ │ vpmin.s8 , q7, │ │ │ │ - vmvn.i32 d16, #0 @ 0x00000000 │ │ │ │ - @ instruction: 0xf64d042e │ │ │ │ - vsra.s64 d23, d24, #64 │ │ │ │ + vmls.i d17, d0, d0[0] │ │ │ │ + vshl.s8 d16, d30, d14 │ │ │ │ + vmla.f d16, d16, d0[2] │ │ │ │ blmi 0x628c98 │ │ │ │ andcs r2, r0, fp, lsr #5 │ │ │ │ vshl.s32 d9, d0, d5 │ │ │ │ - ldrdcs pc, [r0], -sp │ │ │ │ - tstpmi r0, #82837504 @ p-variant is OBSOLETE @ 0x4f00000 │ │ │ │ + andcs pc, r0, sp, asr r9 @ │ │ │ │ + msrpl CPSR_, #82837504 @ 0x4f00000 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - cmppvc ip, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + msreq (UNDEF: 108), lr │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ addsvc pc, r7, #1325400064 @ 0x4f000000 │ │ │ │ vhadd.s32 d9, d5, d0 │ │ │ │ - @ instruction: 0xf64df8cf │ │ │ │ - vorr.i32 , #12 @ 0x0000000c │ │ │ │ - @ instruction: 0xf64d012e │ │ │ │ - vmvn.i32 , #8 @ 0x00000008 │ │ │ │ + vmla.i8 , q7, │ │ │ │ + vmla.f d16, d0, d0[7] │ │ │ │ + vrhadd.s8 d16, d14, d30 │ │ │ │ + vaddl.s8 q8, d16, d8 │ │ │ │ blmi 0x2e88d0 │ │ │ │ sbcvc pc, ip, #1325400064 @ 0x4f000000 │ │ │ │ - blx 0x6e5190 │ │ │ │ - cmppvc ip, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + blx 0xfe6e5190 │ │ │ │ + msreq (UNDEF: 108), lr │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - rsceq pc, r8, lr, asr #4 │ │ │ │ + rscsne pc, r8, lr, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ adccs r4, r6, #5120 @ 0x1400 │ │ │ │ - blx 0x3e51a8 │ │ │ │ - mlaseq r4, r0, r1, r0 │ │ │ │ - eorseq r0, r4, r0, ror #2 │ │ │ │ - eorseq pc, r3, r8, lsl #25 │ │ │ │ - eorseq pc, r3, r8, lsr #24 │ │ │ │ - eorseq r0, r4, r8, ror r1 │ │ │ │ + blx 0xfe3e51a8 │ │ │ │ + eorseq r0, r4, r0, lsr #5 │ │ │ │ + eorseq r0, r4, r0, ror r2 │ │ │ │ + mlaseq r3, r8, sp, pc @ │ │ │ │ + eorseq pc, r3, r8, lsr sp @ │ │ │ │ + eorseq r0, r4, r8, lsl #5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeb7fa54 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ blls 0x13a2d0 │ │ │ │ movwcs r9, #769 @ 0x301 │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ @@ -25073,15 +25073,15 @@ │ │ │ │ mlasvc r1, sp, r8, pc @ │ │ │ │ @ instruction: 0xf88d4413 │ │ │ │ movwcc r7, #4193 @ 0x1061 │ │ │ │ ldmib sp, {r0, r3, r4, r8, r9, ip, pc}^ │ │ │ │ stmib sp, {r1, r4, r8, r9, sp}^ │ │ │ │ ldmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf13a230e │ │ │ │ - ldmib sp, {r0, r1, r2, r3, r4, r5, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmib sp, {r0, r1, r2, r3, r4, r5, r7, sl, fp, ip, sp, lr, pc}^ │ │ │ │ ldmib sp, {r1, r3, r4, r9, ip, sp}^ │ │ │ │ bcs 0x5c244 │ │ │ │ blle 0x3cea3c │ │ │ │ @ instruction: 0x0c0ceb1c │ │ │ │ bl 0x17ba284 │ │ │ │ @ instruction: 0xf1000e0e │ │ │ │ svclt 0x002830ff │ │ │ │ @@ -25589,49 +25589,49 @@ │ │ │ │ svceq 0x000cf013 │ │ │ │ stcge 4, cr15, [r5], {127} @ 0x7f │ │ │ │ blcs 0x14fdd8 │ │ │ │ msrhi (UNDEF: 103), r0 │ │ │ │ svclt 0x00082b01 │ │ │ │ @ instruction: 0xf43f2300 │ │ │ │ @ instruction: 0x2000adba │ │ │ │ - cmppvc ip, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + msreq (UNDEF: 108), lr │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xf44f4bc0 │ │ │ │ andls r7, r0, r1, ror #5 │ │ │ │ - blx 0xff765a7e │ │ │ │ + mrrc2 2, 2, pc, ip, cr4 @ │ │ │ │ vmlacs.f32 s14, s3, s13 │ │ │ │ andsvc fp, r6, r2, lsl #30 │ │ │ │ subcs r4, r0, fp, lsl #12 │ │ │ │ mrcge 4, 3, APSR_nzcv, cr7, cr15, {3} │ │ │ │ blcc 0xff062650 │ │ │ │ andeq pc, r4, r0, asr #32 │ │ │ │ @ instruction: 0xf012e50d │ │ │ │ @ instruction: 0xf0000002 │ │ │ │ @ instruction: 0xf0178306 │ │ │ │ @ instruction: 0xf040070c │ │ │ │ cdpcs 0, 0, cr8, cr1, cr15, {7} │ │ │ │ ldclge 4, cr15, [sp, #-252]! @ 0xffffff04 │ │ │ │ @ instruction: 0xf43f2e04 │ │ │ │ vceq.f32 q13, q15, │ │ │ │ - vsubl.s8 , d0, d8 │ │ │ │ - @ instruction: 0xf64d022e │ │ │ │ - vorr.i32 , #12 @ 0x0000000c │ │ │ │ + vmov.i32 d18, #2048 @ 0x00000800 │ │ │ │ + vhsub.s8 d16, d14, d30 │ │ │ │ + vmla.f d16, d0, d0[7] │ │ │ │ andls r0, r0, #-2147483637 @ 0x8000000b │ │ │ │ blmi 0xfeb3ab18 │ │ │ │ adccs pc, r1, #64, 4 │ │ │ │ - blx 0xfece5ad2 │ │ │ │ + ldc2 2, cr15, [r2], #-144 @ 0xffffff70 │ │ │ │ cmple pc, r5, lsl #28 │ │ │ │ blcs 0x47fd4 │ │ │ │ mcrge 4, 0, pc, cr15, cr15, {3} @ │ │ │ │ - @ instruction: 0x71b8f64d │ │ │ │ + biceq pc, r8, lr, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - sbcsvc pc, r8, sp, asr #12 │ │ │ │ + rsceq pc, r8, lr, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ rsbscs r4, pc, #166912 @ 0x28c00 │ │ │ │ - ldc2l 2, cr15, [r8], #364 @ 0x16c │ │ │ │ + ldc2l 2, cr15, [r8, #-364]! @ 0xfffffe94 │ │ │ │ movweq lr, #27223 @ 0x6a57 │ │ │ │ rsbshi pc, sl, #0 │ │ │ │ svceq 0x0000f1bc │ │ │ │ mrshi pc, (UNDEF: 7) @ │ │ │ │ stceq 1, cr15, [r5], {172} @ 0xac │ │ │ │ svceq 0x0001f1bc │ │ │ │ mulcs r1, lr, pc @ │ │ │ │ @@ -25784,17 +25784,17 @@ │ │ │ │ stmib sp, {r1, r3, r4, r8, r9, ip, sp}^ │ │ │ │ @ instruction: 0xf88d331c │ │ │ │ stmdahi r3!, {r4, r6, sp, lr} │ │ │ │ vst4.16 {d18-d21}, [r3], r0 │ │ │ │ @ instruction: 0xf0435300 │ │ │ │ eorhi r0, r3, r1, lsl #6 │ │ │ │ svclt 0x0000e472 │ │ │ │ - eorseq pc, r3, r0, asr #24 │ │ │ │ - mlaseq r4, r0, r1, r0 │ │ │ │ - eorseq pc, r3, r0, asr ip @ │ │ │ │ + eorseq pc, r3, r0, asr sp @ │ │ │ │ + eorseq r0, r4, r0, lsr #5 │ │ │ │ + eorseq pc, r3, r0, ror #26 │ │ │ │ blcs 0x48080 │ │ │ │ sbcshi pc, r9, r0 │ │ │ │ strcs r8, [r0], -r3, lsr #16 │ │ │ │ stmib sp, {r8, r9, sl, sp}^ │ │ │ │ @ instruction: 0xf043670e │ │ │ │ eorhi r0, r3, r0, lsr #6 │ │ │ │ @ instruction: 0xf88d2301 │ │ │ │ @@ -25984,67 +25984,67 @@ │ │ │ │ tstls r3, r2, lsl #2 │ │ │ │ tstcs r1, r8, lsl pc │ │ │ │ blt 0x1be77f0 │ │ │ │ andeq lr, r3, ip, asr #20 │ │ │ │ b 0x13b23fc │ │ │ │ ldrmi r0, [sl], -r2, lsl #12 │ │ │ │ @ instruction: 0xf290e47b │ │ │ │ - andcs pc, r0, r5, ror #19 │ │ │ │ + andcs pc, r0, r5, ror #20 │ │ │ │ beq 0x12413c │ │ │ │ b 0x13bb028 │ │ │ │ strmi r0, [r2], -r2, lsl #6 │ │ │ │ strmi r9, [r3], -r5, lsl #6 │ │ │ │ vrshl.s8 q15, , q15 │ │ │ │ - @ instruction: 0xf2c00494 │ │ │ │ - @ instruction: 0xf64d042e │ │ │ │ - vorr.i32 , #12 @ 0x0000000c │ │ │ │ + vaddhn.i16 d17, q8, q10 │ │ │ │ + vshl.s8 d16, d30, d14 │ │ │ │ + vmla.f d16, d0, d0[7] │ │ │ │ blmi 0x9a9ce4 │ │ │ │ eorvc pc, r5, #1325400064 @ 0x4f000000 │ │ │ │ vshl.s32 d9, d0, d4 │ │ │ │ - @ instruction: 0x2000f8b7 │ │ │ │ - cmppvc ip, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + andcs pc, r0, r7, lsr r9 @ │ │ │ │ + msreq (UNDEF: 108), lr │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ addscs r4, pc, #33792 @ 0x8400 │ │ │ │ vhadd.s32 d9, d4, d0 │ │ │ │ - blls 0x167b00 │ │ │ │ + blls 0x167d00 │ │ │ │ @ instruction: 0xf47f2b04 │ │ │ │ @ instruction: 0xf04facb9 │ │ │ │ @ instruction: 0xf7ff43ff │ │ │ │ vpmin.s8 , q7, q12 │ │ │ │ - vmvn.i32 d16, #0 @ 0x00000000 │ │ │ │ - @ instruction: 0xf64d042e │ │ │ │ - vsra.s64 d23, d24, #64 │ │ │ │ + vmls.i d17, d0, d0[0] │ │ │ │ + vshl.s8 d16, d30, d14 │ │ │ │ + vmla.f d16, d16, d0[2] │ │ │ │ blmi 0x629d24 │ │ │ │ andcs r2, r0, fp, lsr #5 │ │ │ │ vshl.s32 d9, d0, d4 │ │ │ │ - mulcs r0, r7, r8 │ │ │ │ - tstpmi r0, #82837504 @ p-variant is OBSOLETE @ 0x4f00000 │ │ │ │ + andcs pc, r0, r7, lsl r9 @ │ │ │ │ + msrpl CPSR_, #82837504 @ 0x4f00000 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - cmppvc ip, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + msreq (UNDEF: 108), lr │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ addsvc pc, r7, #1325400064 @ 0x4f000000 │ │ │ │ vhadd.s32 d9, d4, d0 │ │ │ │ - @ instruction: 0xf64df889 │ │ │ │ - vorr.i32 , #12 @ 0x0000000c │ │ │ │ - @ instruction: 0xf64d012e │ │ │ │ - vmvn.i32 , #8 @ 0x00000008 │ │ │ │ + vmla.i8 d31, d14, d9 │ │ │ │ + vmla.f d16, d0, d0[7] │ │ │ │ + vrhadd.s8 d16, d14, d30 │ │ │ │ + vaddl.s8 q8, d16, d8 │ │ │ │ blmi 0x2e995c │ │ │ │ sbcvc pc, ip, #1325400064 @ 0x4f000000 │ │ │ │ - @ instruction: 0xf9d4f25b │ │ │ │ - cmppvc ip, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + blx 0x1566218 │ │ │ │ + msreq (UNDEF: 108), lr │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - rsceq pc, r8, lr, asr #4 │ │ │ │ + rscsne pc, r8, lr, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ adccs r4, r6, #5120 @ 0x1400 │ │ │ │ - @ instruction: 0xf9c8f25b │ │ │ │ - mlaseq r4, r0, r1, r0 │ │ │ │ - eorseq r0, r4, r0, ror #2 │ │ │ │ - eorseq pc, r3, r8, lsl #25 │ │ │ │ - eorseq pc, r3, r8, lsr #24 │ │ │ │ - eorseq r0, r4, r8, ror r1 │ │ │ │ + blx 0x1266230 │ │ │ │ + eorseq r0, r4, r0, lsr #5 │ │ │ │ + eorseq r0, r4, r0, ror r2 │ │ │ │ + mlaseq r3, r8, sp, pc @ │ │ │ │ + eorseq pc, r3, r8, lsr sp @ │ │ │ │ + eorseq r0, r4, r8, lsl #5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0048f8cc │ │ │ │ stcmi 0, cr11, [r2], #660 @ 0x294 │ │ │ │ strpl pc, [sl], -r1, asr #7 │ │ │ │ ldceq 3, cr15, [r3], {193} @ 0xc1 │ │ │ │ @@ -26130,15 +26130,15 @@ │ │ │ │ mlasvc r1, sp, r8, pc @ │ │ │ │ @ instruction: 0xf88d4413 │ │ │ │ movwcc r7, #4193 @ 0x1061 │ │ │ │ ldmib sp, {r0, r3, r4, r8, r9, ip, pc}^ │ │ │ │ stmib sp, {r1, r4, r8, r9, sp}^ │ │ │ │ ldmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf139230e │ │ │ │ - ldmib sp, {r0, r2, r3, r4, r5, r6, r7, r8, r9, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmib sp, {r0, r2, r3, r4, r5, r6, sl, fp, ip, sp, lr, pc}^ │ │ │ │ ldmib sp, {r1, r3, r4, r9, ip, sp}^ │ │ │ │ bcs 0x2dac8 │ │ │ │ ldrdgt pc, [r4], #-141 @ 0xffffff73 @ │ │ │ │ stmdane r9, {r0, r1, r2, r3, r8, r9, fp, ip, lr, pc}^ │ │ │ │ strhmi r4, [r0, #-102] @ 0xffffff9a │ │ │ │ ldclcc 1, cr15, [pc], #48 @ 0x29a98 │ │ │ │ @ instruction: 0xf04fbf28 │ │ │ │ @@ -26668,46 +26668,46 @@ │ │ │ │ svceq 0x000cf012 │ │ │ │ mrrcge 4, 7, pc, fp, cr15 @ │ │ │ │ svceq 0x0004f1bb │ │ │ │ orrhi pc, r8, r0, lsl #4 │ │ │ │ svceq 0x0001f1bb │ │ │ │ strcs fp, [r0, #-3848] @ 0xfffff0f8 │ │ │ │ ldcge 4, cr15, [r8, #252] @ 0xfc │ │ │ │ - @ instruction: 0xf64d2000 │ │ │ │ - vorr.i32 , #12 @ 0x0000000c │ │ │ │ + vhadd.s8 d18, d14, d0 │ │ │ │ + vmla.f d16, d0, d0[7] │ │ │ │ blmi 0xff16a778 │ │ │ │ rscvc pc, r1, #1325400064 @ 0x4f000000 │ │ │ │ vhadd.s32 d9, d3, d0 │ │ │ │ - @ instruction: 0xf012fb6d │ │ │ │ + @ instruction: 0xf012fbed │ │ │ │ @ instruction: 0xf0000002 │ │ │ │ @ instruction: 0xf01e8372 │ │ │ │ @ instruction: 0xf0400e0c │ │ │ │ stccs 1, cr8, [r1, #-88] @ 0xffffffa8 │ │ │ │ stclge 4, cr15, [r8, #-252]! @ 0xffffff04 │ │ │ │ @ instruction: 0xf43f2d04 │ │ │ │ @ instruction: 0xf24eaeb9 │ │ │ │ - vsubl.s8 , d0, d8 │ │ │ │ - @ instruction: 0xf64d022e │ │ │ │ - vorr.i32 , #12 @ 0x0000000c │ │ │ │ + vmov.i32 d18, #2048 @ 0x00000800 │ │ │ │ + vhsub.s8 d16, d14, d30 │ │ │ │ + vmla.f d16, d0, d0[7] │ │ │ │ andls r0, r0, #-2147483637 @ 0x8000000b │ │ │ │ blmi 0xfedfbcbc │ │ │ │ adccs pc, r1, #64, 4 │ │ │ │ - blx 0x1466b92 │ │ │ │ + blx 0xff466b92 │ │ │ │ bicvs pc, r0, r1, lsr #11 │ │ │ │ streq pc, [r4], -r6, asr #32 │ │ │ │ stccs 4, cr14, [r5, #-820] @ 0xfffffccc │ │ │ │ blvc 0x191e850 │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ - @ instruction: 0xf64dadfe │ │ │ │ - vsra.s64 d23, d24, #64 │ │ │ │ - @ instruction: 0xf64d012e │ │ │ │ - vshr.s64 , q4, #64 │ │ │ │ + vmla.f32 q13, q15, q15 │ │ │ │ + vmla.f d16, d16, d0[2] │ │ │ │ + vrhadd.s8 d16, d14, d30 │ │ │ │ + vmla.i d16, d16, d0[6] │ │ │ │ blmi 0xfeb2a3e4 │ │ │ │ vqsub.s16 q9, q5, │ │ │ │ - teqpmi r2, #37120 @ p-variant is OBSOLETE @ 0x9100 │ │ │ │ + teqpmi r2, #1088 @ p-variant is OBSOLETE @ 0x440 │ │ │ │ sbcshi pc, lr, #0 │ │ │ │ @ instruction: 0xf0002f00 │ │ │ │ svcne 0x007a8130 │ │ │ │ svclt 0x009e2a01 │ │ │ │ tstcs r0, r1 │ │ │ │ smlabteq r2, r3, r9, lr │ │ │ │ @ instruction: 0xf10cd908 │ │ │ │ @@ -26868,17 +26868,17 @@ │ │ │ │ andeq pc, r5, #-1073741782 @ 0xc000002a │ │ │ │ bcs 0x97108 │ │ │ │ ldcge 6, cr15, [ip], #508 @ 0x1fc │ │ │ │ bl 0x763fa0 │ │ │ │ bl 0x13ad5d4 │ │ │ │ strbtmi r0, [r2], -r5, lsl #10 │ │ │ │ svclt 0x0000e773 │ │ │ │ - eorseq pc, r3, r0, asr #24 │ │ │ │ - mlaseq r4, r0, r1, r0 │ │ │ │ - eorseq pc, r3, r0, asr ip @ │ │ │ │ + eorseq pc, r3, r0, asr sp @ │ │ │ │ + eorseq r0, r4, r0, lsr #5 │ │ │ │ + eorseq pc, r3, r0, ror #26 │ │ │ │ bl 0xfec89468 │ │ │ │ @ instruction: 0xf47f7f95 │ │ │ │ strcs sl, [r6, #-3125] @ 0xfffff3cb │ │ │ │ tstcc r8, #3358720 @ 0x334000 │ │ │ │ tstcc sl, #3358720 @ 0x334000 │ │ │ │ tstcc ip, #3358720 @ 0x334000 │ │ │ │ subspl pc, r0, sp, lsl #17 │ │ │ │ @@ -27110,68 +27110,68 @@ │ │ │ │ svclt 0x001846ba │ │ │ │ strls r2, [r3, -r1, lsl #10] │ │ │ │ ldmiblt r0!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ vmlseq.f32 s28, s6, s2 │ │ │ │ b 0x1033598 │ │ │ │ ldrmi r0, [sl], -r2, lsl #14 │ │ │ │ @ instruction: 0xf28fe415 │ │ │ │ - smuadcs r0, r7, r9 │ │ │ │ + @ instruction: 0x2700f997 │ │ │ │ vmlseq.f32 s28, s6, s2 │ │ │ │ b 0x103c49c │ │ │ │ ldrtmi r0, [sl], -r2, lsl #6 │ │ │ │ ldrtmi r9, [fp], -r5, lsl #6 │ │ │ │ vrshl.s8 q15, , q7 │ │ │ │ - @ instruction: 0xf2c00494 │ │ │ │ - @ instruction: 0xf64d042e │ │ │ │ - vorr.i32 , #12 @ 0x0000000c │ │ │ │ + vaddhn.i16 d17, q8, q10 │ │ │ │ + vshl.s8 d16, d30, d14 │ │ │ │ + vmla.f d16, d0, d0[7] │ │ │ │ blmi 0x9eae80 │ │ │ │ eorvc pc, r5, #1325400064 @ 0x4f000000 │ │ │ │ - vshl.s32 d9, d0, d2 │ │ │ │ - @ instruction: 0xf1bbffe9 │ │ │ │ + vshl.s32 d9, d0, d3 │ │ │ │ + @ instruction: 0xf1bbf869 │ │ │ │ @ instruction: 0xf47f0f04 │ │ │ │ strcs sl, [r0, #-3171] @ 0xfffff39d │ │ │ │ ldrbvc pc, [r0, #1735]! @ 0x6c7 @ │ │ │ │ blt 0x689e0 │ │ │ │ - @ instruction: 0xf64d2000 │ │ │ │ - vorr.i32 , #12 @ 0x0000000c │ │ │ │ + vhadd.s8 d18, d14, d0 │ │ │ │ + vmla.f d16, d0, d0[7] │ │ │ │ blmi 0x7aaea8 │ │ │ │ mulls r0, pc, r2 @ │ │ │ │ - @ instruction: 0xffd6f222 │ │ │ │ - ldrteq pc, [r0], #-590 @ 0xfffffdb2 @ │ │ │ │ + @ instruction: 0xf856f223 │ │ │ │ + strbne pc, [r0], #-590 @ 0xfffffdb2 @ │ │ │ │ strteq pc, [lr], #-704 @ 0xfffffd40 │ │ │ │ - @ instruction: 0x71b8f64d │ │ │ │ + biceq pc, r8, lr, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ adccs r4, fp, #24, 22 @ 0x6000 │ │ │ │ strls r2, [r0], #-0 │ │ │ │ - @ instruction: 0xffc8f222 │ │ │ │ - cmppvc ip, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0xf848f223 │ │ │ │ + msreq (UNDEF: 108), lr │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - rsceq pc, r8, lr, asr #4 │ │ │ │ + rscsne pc, r8, lr, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ adccs r4, r6, #18432 @ 0x4800 │ │ │ │ - @ instruction: 0xf914f25a │ │ │ │ - cmppvc ip, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0xf994f25a │ │ │ │ + msreq (UNDEF: 108), lr │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - rsbsvc pc, r8, sp, asr #12 │ │ │ │ + addeq pc, r8, lr, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf44f4b0d │ │ │ │ vhsub.s16 , q13, q6 │ │ │ │ - andcs pc, r0, r7, lsl #18 │ │ │ │ - tstpmi r0, #82837504 @ p-variant is OBSOLETE @ 0x4f00000 │ │ │ │ + andcs pc, r0, r7, lsl #19 │ │ │ │ + msrpl CPSR_, #82837504 @ 0x4f00000 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - cmppvc ip, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + msreq (UNDEF: 108), lr │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ addsvc pc, r7, #1325400064 @ 0x4f000000 │ │ │ │ - vhadd.s32 d9, d2, d0 │ │ │ │ - svclt 0x0000ffa1 │ │ │ │ - mlaseq r4, r0, r1, r0 │ │ │ │ - eorseq r0, r4, r0, ror #2 │ │ │ │ - eorseq pc, r3, r8, lsl #25 │ │ │ │ - eorseq r0, r4, r8, ror r1 │ │ │ │ - eorseq pc, r3, r8, lsr #24 │ │ │ │ + vhadd.s32 d9, d3, d0 │ │ │ │ + svclt 0x0000f821 │ │ │ │ + eorseq r0, r4, r0, lsr #5 │ │ │ │ + eorseq r0, r4, r0, ror r2 │ │ │ │ + mlaseq r3, r8, sp, pc @ │ │ │ │ + eorseq r0, r4, r8, lsl #5 │ │ │ │ + eorseq pc, r3, r8, lsr sp @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb81c80 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r8 │ │ │ │ stcls 6, cr4, [sl], {29} │ │ │ │ @ instruction: 0xf0138823 │ │ │ │ andsle r0, pc, r0, lsl pc @ │ │ │ │ @@ -27230,15 +27230,15 @@ │ │ │ │ cmple sl, r0, lsl #22 │ │ │ │ cdp 7, 0, cr0, cr1, cr11, {7} │ │ │ │ vmov s0, r2 │ │ │ │ stmib sp, {r4, r7, r9, fp, ip}^ │ │ │ │ svclt 0x00480204 │ │ │ │ bne 0x10a6640 │ │ │ │ vrhadd.s8 d9, d0, d3 │ │ │ │ - mrc 8, 0, APSR_nzcv, cr0, cr11, {1} │ │ │ │ + mrc 8, 0, APSR_nzcv, cr0, cr11, {5} │ │ │ │ bls 0x1793c8 │ │ │ │ ldrdne lr, [r3], -sp │ │ │ │ stcmi 0, cr15, [r0], {35} @ 0x23 │ │ │ │ svcmi 0x00fff1bc │ │ │ │ stmdahi r2!, {r1, r8, r9, sl, fp, ip, sp, pc} │ │ │ │ andeq pc, r4, #66 @ 0x42 │ │ │ │ sbcsle r8, r0, r2, lsr #32 │ │ │ │ @@ -27344,15 +27344,15 @@ │ │ │ │ mcrr 13, 1, r9, r3, cr2 │ │ │ │ vldr d2, [sp, #64] @ 0x40 │ │ │ │ stmib sp, {r4, r8, r9, fp, sp}^ │ │ │ │ strbeq r2, [sp, r8, lsl #6]! │ │ │ │ smlabteq sl, sp, r9, lr │ │ │ │ cdp 15, 11, cr11, cr1, cr8, {2} │ │ │ │ @ instruction: 0xf1ff2b42 │ │ │ │ - vstr d15, [sp, #852] @ 0x354 │ │ │ │ + stc 12, cr15, [sp, #340] @ 0x154 │ │ │ │ ldmib sp, {r1, r2, r8, r9, fp}^ │ │ │ │ movwcs lr, #3078 @ 0xc06 │ │ │ │ mvnsvc pc, #208666624 @ 0xc700000 │ │ │ │ andmi pc, r0, #44 @ 0x2c │ │ │ │ svclt 0x0008429a │ │ │ │ svceq 0x0000f1be │ │ │ │ movwcs lr, #35293 @ 0x89dd │ │ │ │ @@ -27469,18 +27469,18 @@ │ │ │ │ subsmi r9, sl, r1, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andslt sp, r2, r8, lsl #2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ - cdp2 2, 4, cr15, cr8, cr14, {4} │ │ │ │ + cdp2 2, 12, cr15, cr8, cr14, {4} │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r0, r4, r8, lsl r1 │ │ │ │ - ldrshteq r0, [r4], -r0 │ │ │ │ + eorseq r0, r4, r8, lsr #4 │ │ │ │ + eorseq r0, r4, r0, lsl #4 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0040f8cc │ │ │ │ ldrmi fp, [sp], -r7, lsr #1 │ │ │ │ strcs r4, [r0, -sp, asr #23] │ │ │ │ ldrbteq pc, [pc], -r0 @ │ │ │ │ @@ -27557,15 +27557,15 @@ │ │ │ │ mlashi r9, sp, r8, pc @ │ │ │ │ @ instruction: 0xf88d4413 │ │ │ │ movwcc r8, #4201 @ 0x1069 │ │ │ │ ldmib sp, {r0, r1, r3, r4, r8, r9, ip, pc}^ │ │ │ │ stmib sp, {r2, r4, r8, r9, sp}^ │ │ │ │ ldmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf1382310 │ │ │ │ - ldmib sp, {r0, r2, r4, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmib sp, {r0, r2, r4, r6, r8, fp, ip, sp, lr, pc}^ │ │ │ │ ldmib sp, {r2, r3, r4, r9, ip, sp}^ │ │ │ │ bcs 0x2f120 │ │ │ │ ldrdgt pc, [ip], #-141 @ 0xffffff73 @ │ │ │ │ stmdane r9, {r0, r1, r2, r3, r8, r9, fp, ip, lr, pc}^ │ │ │ │ strhmi r4, [r0, #-102] @ 0xffffff9a │ │ │ │ ldclcc 1, cr15, [pc], #48 @ 0x2b0e8 │ │ │ │ @ instruction: 0xf04fbf28 │ │ │ │ @@ -28099,45 +28099,45 @@ │ │ │ │ svceq 0x000cf013 │ │ │ │ mrrcge 4, 7, pc, r6, cr15 @ │ │ │ │ blcs 0x152514 │ │ │ │ cmnphi r2, r0, lsl #4 @ p-variant is OBSOLETE │ │ │ │ svclt 0x00082b01 │ │ │ │ @ instruction: 0xf43f2300 │ │ │ │ mulcs r0, fp, sp │ │ │ │ - cmppvc ip, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + msreq (UNDEF: 108), lr │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xf44f4bc5 │ │ │ │ andls r7, r0, r1, ror #5 │ │ │ │ - @ instruction: 0xf83ef222 │ │ │ │ + @ instruction: 0xf8bef222 │ │ │ │ @ instruction: 0xf0403bc0 │ │ │ │ ldrbt r0, [r1], #4 │ │ │ │ andeq pc, r2, r2, lsl r0 @ │ │ │ │ teqphi r3, #0 @ p-variant is OBSOLETE │ │ │ │ mcreq 0, 0, pc, cr12, cr14, {0} @ │ │ │ │ tstphi r0, r0, asr #32 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf43f2f01 │ │ │ │ svccs 0x0004ad68 │ │ │ │ mrcge 4, 5, APSR_nzcv, cr2, cr15, {1} │ │ │ │ - andne pc, r8, #-536870908 @ 0xe0000004 │ │ │ │ + andscs pc, r8, #-536870908 @ 0xe0000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - cmppvc ip, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + msreq (UNDEF: 108), lr │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ ldrbtmi r9, [r0], -r0, lsl #4 │ │ │ │ vpadd.i8 d20, d16, d21 │ │ │ │ vhsub.s32 d2, d18, d17 │ │ │ │ - svccs 0x0005f81d │ │ │ │ + svccs 0x0005f89d │ │ │ │ blvc 0x191feac │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ - @ instruction: 0xf64dadfa │ │ │ │ - vsra.s64 d23, d24, #64 │ │ │ │ - @ instruction: 0xf64d012e │ │ │ │ - vshr.s64 , q4, #64 │ │ │ │ + vmla.f32 q13, q15, q13 │ │ │ │ + vmla.f d16, d16, d0[2] │ │ │ │ + vrhadd.s8 d16, d14, d30 │ │ │ │ + vmla.i d16, d16, d0[6] │ │ │ │ blmi 0xfeb6ba40 │ │ │ │ vqsub.s16 q9, , │ │ │ │ - b 0x16e9f1c │ │ │ │ + b 0x16ea11c │ │ │ │ @ instruction: 0xf0000307 │ │ │ │ @ instruction: 0xf1bc82a0 │ │ │ │ @ instruction: 0xf0000f00 │ │ │ │ @ instruction: 0xf1ac811a │ │ │ │ @ instruction: 0xf1bc0c05 │ │ │ │ svclt 0x009e0f01 │ │ │ │ tstcs r0, r1 │ │ │ │ @@ -28299,17 +28299,17 @@ │ │ │ │ tstcc ip, #3358720 @ 0x334000 │ │ │ │ tstcc lr, #3358720 @ 0x334000 │ │ │ │ subsvc pc, r8, sp, lsl #17 │ │ │ │ subcs r8, r0, r3, lsr #16 │ │ │ │ movwpl pc, #1091 @ 0x443 @ │ │ │ │ movweq pc, #4163 @ 0x1043 @ │ │ │ │ strb r8, [r8], #-35 @ 0xffffffdd │ │ │ │ - eorseq pc, r3, r0, asr #24 │ │ │ │ - mlaseq r4, r0, r1, r0 │ │ │ │ - eorseq pc, r3, r0, asr ip @ │ │ │ │ + eorseq pc, r3, r0, asr sp @ │ │ │ │ + eorseq r0, r4, r0, lsr #5 │ │ │ │ + eorseq pc, r3, r0, ror #26 │ │ │ │ blcs 0x4a7d0 │ │ │ │ rschi pc, r7, r0 │ │ │ │ strcs r8, [r0], -r3, lsr #16 │ │ │ │ stmib sp, {r8, r9, sl, sp}^ │ │ │ │ @ instruction: 0xf0436710 │ │ │ │ eorhi r0, r3, r0, lsr #6 │ │ │ │ @ instruction: 0xf88d2301 │ │ │ │ @@ -28511,68 +28511,68 @@ │ │ │ │ ldrtmi r0, [r3], r1, lsl #22 │ │ │ │ @ instruction: 0x960246b0 │ │ │ │ @ instruction: 0xf7ff9603 │ │ │ │ b 0x109a830 │ │ │ │ movwcs r0, #2051 @ 0x803 │ │ │ │ @ instruction: 0x0c02ea40 │ │ │ │ ldrb r4, [r1], #-1562 @ 0xfffff9e6 │ │ │ │ - cdp2 2, 2, cr15, cr4, cr13, {4} │ │ │ │ + cdp2 2, 10, cr15, cr4, cr13, {4} │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ strbtmi r4, [r6], fp, lsl #6 │ │ │ │ b 0x1050bac │ │ │ │ strbtmi r0, [r2], -r2, lsl #6 │ │ │ │ strbtmi r9, [r3], -r7, lsl #6 │ │ │ │ vrshl.s8 d30, d24, d30 │ │ │ │ - @ instruction: 0xf2c00494 │ │ │ │ - @ instruction: 0xf64d042e │ │ │ │ - vorr.i32 , #12 @ 0x0000000c │ │ │ │ + vaddhn.i16 d17, q8, q10 │ │ │ │ + vshl.s8 d16, d30, d14 │ │ │ │ + vmla.f d16, d0, d0[7] │ │ │ │ blmi 0x9ac468 │ │ │ │ eorvc pc, r5, #1325400064 @ 0x4f000000 │ │ │ │ vshl.s32 d9, d0, d1 │ │ │ │ - strdcs pc, [r0], -r5 │ │ │ │ - cmppvc ip, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + andcs pc, r0, r5, ror sp @ │ │ │ │ + msreq (UNDEF: 108), lr │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ addscs r4, pc, #33792 @ 0x8400 │ │ │ │ vhadd.s32 d9, d1, d0 │ │ │ │ - blls 0x16b37c │ │ │ │ + blls 0x16b57c │ │ │ │ @ instruction: 0xf47f2b04 │ │ │ │ @ instruction: 0xf44fac95 │ │ │ │ @ instruction: 0xf7ff43ff │ │ │ │ vpmin.s8 d27, d14, d21 │ │ │ │ - vmvn.i32 d16, #0 @ 0x00000000 │ │ │ │ - @ instruction: 0xf64d042e │ │ │ │ - vsra.s64 d23, d24, #64 │ │ │ │ + vmls.i d17, d0, d0[0] │ │ │ │ + vshl.s8 d16, d30, d14 │ │ │ │ + vmla.f d16, d16, d0[2] │ │ │ │ blmi 0x62c4a8 │ │ │ │ andcs r2, r0, fp, lsr #5 │ │ │ │ vshl.s32 d9, d0, d1 │ │ │ │ - ldrdcs pc, [r0], -r5 │ │ │ │ - tstpmi r0, #82837504 @ p-variant is OBSOLETE @ 0x4f00000 │ │ │ │ + andcs pc, r0, r5, asr sp @ │ │ │ │ + msrpl CPSR_, #82837504 @ 0x4f00000 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - cmppvc ip, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + msreq (UNDEF: 108), lr │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ addsvc pc, r7, #1325400064 @ 0x4f000000 │ │ │ │ vhadd.s32 d9, d1, d0 │ │ │ │ - @ instruction: 0xf64dfcc7 │ │ │ │ - vorr.i32 , #12 @ 0x0000000c │ │ │ │ - @ instruction: 0xf64d012e │ │ │ │ - vmvn.i32 , #8 @ 0x00000008 │ │ │ │ + vadd.f32 , q7, │ │ │ │ + vmla.f d16, d0, d0[7] │ │ │ │ + vrhadd.s8 d16, d14, d30 │ │ │ │ + vaddl.s8 q8, d16, d8 │ │ │ │ blmi 0x2ec0e0 │ │ │ │ sbcvc pc, ip, #1325400064 @ 0x4f000000 │ │ │ │ - mrc2 2, 0, pc, cr2, cr8, {2} │ │ │ │ - cmppvc ip, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + mrc2 2, 4, pc, cr2, cr8, {2} │ │ │ │ + msreq (UNDEF: 108), lr │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - rsceq pc, r8, lr, asr #4 │ │ │ │ + rscsne pc, r8, lr, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ adccs r4, r6, #5120 @ 0x1400 │ │ │ │ - mcr2 2, 0, pc, cr6, cr8, {2} @ │ │ │ │ - mlaseq r4, r0, r1, r0 │ │ │ │ - eorseq r0, r4, r0, ror #2 │ │ │ │ - eorseq pc, r3, r8, lsl #25 │ │ │ │ - eorseq pc, r3, r8, lsr #24 │ │ │ │ - eorseq r0, r4, r8, ror r1 │ │ │ │ + mcr2 2, 4, pc, cr6, cr8, {2} @ │ │ │ │ + eorseq r0, r4, r0, lsr #5 │ │ │ │ + eorseq r0, r4, r0, ror r2 │ │ │ │ + mlaseq r3, r8, sp, pc @ │ │ │ │ + eorseq pc, r3, r8, lsr sp @ │ │ │ │ + eorseq r0, r4, r8, lsl #5 │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ push {r7, sl, fp, ip, lr} │ │ │ │ vstr FPSCR_nzcvqc, [sp, #-448]! @ 0xfffffe40 │ │ │ │ bl 0xfeb8ec74 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ sbclt r0, sp, r0, lsr #29 │ │ │ │ ldrdhi pc, [ip, #-141]! @ 0xffffff73 │ │ │ │ @@ -28653,15 +28653,15 @@ │ │ │ │ smladxcs r4, sl, r7, r9 │ │ │ │ b 0x10351b0 │ │ │ │ eorsls r3, r7, #193 @ 0xc1 │ │ │ │ sbcsmi pc, r8, sp, lsl #17 │ │ │ │ teqls fp, #56 @ 0x38 │ │ │ │ tstcs r0, r8, lsr #4 │ │ │ │ vtst. d26, d12, d28 │ │ │ │ - blls 0x1e6d10 │ │ │ │ + blls 0x1e6f10 │ │ │ │ b 0x117ce38 │ │ │ │ @ instruction: 0xf0150307 │ │ │ │ movwls r0, #36704 @ 0x8f60 │ │ │ │ ldrthi pc, [r9], #64 @ 0x40 @ │ │ │ │ b 0xfe1d2f64 │ │ │ │ ldrbeq r0, [fp, r8, lsl #12] │ │ │ │ svclt 0x00449b64 │ │ │ │ @@ -28690,30 +28690,30 @@ │ │ │ │ stmib sp, {r1, r2, r3, r4, r8, r9, sp}^ │ │ │ │ stmib sp, {r5, r8, r9, sp}^ │ │ │ │ stmib sp, {r1, r5, r8, r9, sp}^ │ │ │ │ stmib sp, {r2, r5, r8, r9, sp}^ │ │ │ │ stmib sp, {r1, r2, r5, r8, r9, sp}^ │ │ │ │ strbmi r2, [r2], -r8, lsr #6 │ │ │ │ stc 6, cr4, [sp, #300] @ 0x12c │ │ │ │ - @ instruction: 0xf1367b02 │ │ │ │ - shsub8mi pc, r2, r9 @ │ │ │ │ + @ instruction: 0xf1377b02 │ │ │ │ + @ instruction: 0x4632f879 │ │ │ │ stmdbge r6!, {r0, r1, r3, r4, r5, r9, sl, lr} │ │ │ │ stc 8, cr10, [sp, #160] @ 0xa0 │ │ │ │ - @ instruction: 0xf1368b00 │ │ │ │ - @ instruction: 0x4642fff1 │ │ │ │ + @ instruction: 0xf1378b00 │ │ │ │ + @ instruction: 0x4642f871 │ │ │ │ stmdbge r0!, {r0, r1, r3, r6, r9, sl, lr} │ │ │ │ stc 8, cr10, [sp, #272] @ 0x110 │ │ │ │ - @ instruction: 0xf1368b00 │ │ │ │ - ldc 15, cr15, [sp, #932] @ 0x3a4 │ │ │ │ + @ instruction: 0xf1378b00 │ │ │ │ + ldc 8, cr15, [sp, #420] @ 0x1a4 │ │ │ │ ldrtmi r7, [r2], -r2, lsl #22 │ │ │ │ ldmdbge ip, {r0, r1, r3, r4, r5, r9, sl, lr} │ │ │ │ stc 8, cr10, [sp, #120] @ 0x78 │ │ │ │ @ instruction: 0xf04f7b00 │ │ │ │ - @ instruction: 0xf1360900 │ │ │ │ - stcls 15, cr15, [r8, #-884]! @ 0xfffffc8c │ │ │ │ + @ instruction: 0xf1370900 │ │ │ │ + stcls 8, cr15, [r8, #-372]! @ 0xfffffe8c │ │ │ │ ldrdcs lr, [r4, -sp]! │ │ │ │ ldmib sp, {r2, r4, r6, r7, r9, sl, lr}^ │ │ │ │ ldmdbne r2, {r1, r2, r5, r9, sl, ip, sp, lr}^ │ │ │ │ @ instruction: 0x0322e9dd │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrbtmi r9, [r2], r9, lsr #26 │ │ │ │ svclt 0x00284169 │ │ │ │ @@ -29259,15 +29259,15 @@ │ │ │ │ teqls r9, #-67108861 @ 0xfc000003 │ │ │ │ eorsls r9, fp, r8, lsr r2 │ │ │ │ stccs 7, cr9, [r0], {58} @ 0x3a │ │ │ │ ldrbhi pc, [r7, #-0]! @ │ │ │ │ tstcs r0, r8, lsr #4 │ │ │ │ strcs sl, [r5], #-2108 @ 0xfffff7c4 │ │ │ │ sbcsmi pc, r8, sp, lsl #17 │ │ │ │ - mrc 2, 0, APSR_nzcv, cr6, cr11, {3} │ │ │ │ + mrc 2, 4, APSR_nzcv, cr6, cr11, {3} │ │ │ │ tstmi sp, #6144 @ 0x1800 │ │ │ │ nopeq {69} @ 0x45 │ │ │ │ blls 0x251764 │ │ │ │ cmppeq r0, r3, lsl r0 @ p-variant is OBSOLETE │ │ │ │ ldrbhi pc, [r4, #-64]! @ 0xffffffc0 @ │ │ │ │ vldrcs d9, [r2, #-16] │ │ │ │ @ instruction: 0xf0007b1b │ │ │ │ @@ -29598,49 +29598,49 @@ │ │ │ │ @ instruction: 0xf47f0f0c │ │ │ │ bls 0x397dc4 │ │ │ │ vpmax.s8 d18, d0, d4 │ │ │ │ bls 0x38d2b4 │ │ │ │ sbcslt r3, r2, #20480 @ 0x5000 │ │ │ │ @ instruction: 0xf67f2a01 │ │ │ │ andcs sl, r0, sl, lsr #28 │ │ │ │ - cmppvc ip, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + msreq (UNDEF: 108), lr │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xf44f4bc3 │ │ │ │ andls r7, r0, r1, ror #5 │ │ │ │ - stc2 2, cr15, [r8], {32} │ │ │ │ + stc2 2, cr15, [r8, #-128] @ 0xffffff80 │ │ │ │ streq pc, [r2, #-21] @ 0xffffffeb │ │ │ │ ldrthi pc, [sp], r0 @ │ │ │ │ smuadeq ip, r7, r0 │ │ │ │ mvnhi pc, r0, asr #32 │ │ │ │ @ instruction: 0xf0002c01 │ │ │ │ stccs 1, cr8, [r4], {125} @ 0x7d │ │ │ │ svcge 0x000af43f │ │ │ │ - andne pc, r8, #-536870908 @ 0xe0000004 │ │ │ │ + andscs pc, r8, #-536870908 @ 0xe0000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - cmppvc ip, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + msreq (UNDEF: 108), lr │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ ldrtmi r9, [r8], -r0, lsl #4 │ │ │ │ vpadd.i8 d20, d16, d21 │ │ │ │ vhsub.s32 d2, d16, d17 │ │ │ │ - @ instruction: 0xf5acfc6b │ │ │ │ + @ instruction: 0xf5acfceb │ │ │ │ @ instruction: 0xf0414cc0 │ │ │ │ str r0, [lr], #-260 @ 0xfffffefc │ │ │ │ @ instruction: 0x4605785c │ │ │ │ strmi r4, [r6], -r2, lsl #12 │ │ │ │ ldrtmi lr, [r4], -r7, lsr #8 │ │ │ │ stccs 6, cr14, [r5], {189} @ 0xbd │ │ │ │ blls 0x16160c │ │ │ │ blcs 0x4be5c │ │ │ │ ldclge 4, cr15, [sl, #508] @ 0x1fc │ │ │ │ - @ instruction: 0x71b8f64d │ │ │ │ + biceq pc, r8, lr, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - sbcsvc pc, r8, sp, asr #12 │ │ │ │ + rsceq pc, r8, lr, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ rsbscs r4, pc, #169984 @ 0x29800 │ │ │ │ - stc2 2, cr15, [r4, #348]! @ 0x15c │ │ │ │ + mcr2 2, 1, pc, cr4, cr7, {2} @ │ │ │ │ vsubl.s8 , d16, d0 │ │ │ │ @ instruction: 0xf01c84a7 │ │ │ │ @ instruction: 0xf0000c3f │ │ │ │ andcs r8, r0, #-1459617792 @ 0xa9000000 │ │ │ │ @ instruction: 0x464e46d3 │ │ │ │ stmdaeq r0!, {r2, r3, r6, r7, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf1ac4689 │ │ │ │ @@ -29796,17 +29796,17 @@ │ │ │ │ bcs 0x4bdc8 │ │ │ │ ldrbhi pc, [r8, #-64] @ 0xffffffc0 @ │ │ │ │ andcs r2, r1, #0 │ │ │ │ andsvc r4, sl, r1, ror #12 │ │ │ │ strmi r4, [r2], -r5, lsl #12 │ │ │ │ strmi r4, [r4], r6, lsl #12 │ │ │ │ blt 0xff02b394 │ │ │ │ - eorseq pc, r3, r8, lsl #26 │ │ │ │ - eorseq r0, r4, r8, lsl #4 │ │ │ │ - eorseq pc, r3, r0, asr ip @ │ │ │ │ + eorseq pc, r3, r8, lsl lr @ │ │ │ │ + eorseq r0, r4, r8, lsl r3 │ │ │ │ + eorseq pc, r3, r0, ror #26 │ │ │ │ @ instruction: 0xf89d9a64 │ │ │ │ @ instruction: 0x071130d9 │ │ │ │ @ instruction: 0xf89dd40a │ │ │ │ addsmi r2, sl, #169 @ 0xa9 │ │ │ │ blls 0x1613d8 │ │ │ │ @ instruction: 0xf1a3789b │ │ │ │ blx 0xfecedfc4 │ │ │ │ @@ -29961,15 +29961,15 @@ │ │ │ │ @ instruction: 0xf7ff2338 │ │ │ │ blvc 0xfecdbfcc │ │ │ │ svcvc 0x0093ebb2 │ │ │ │ bge 0xfe16a81c │ │ │ │ eorcs r4, r8, #34603008 @ 0x2100000 │ │ │ │ strcs sl, [r6], #-2108 @ 0xfffff7c4 │ │ │ │ sbcsmi pc, r8, sp, lsl #17 │ │ │ │ - ldm sl, {r0, r1, r3, r4, r5, r6, r9, ip, sp, lr, pc} │ │ │ │ + ldmdb sl, {r0, r1, r3, r4, r5, r6, r9, ip, sp, lr, pc} │ │ │ │ tstmi sp, #6144 @ 0x1800 │ │ │ │ cmpcs r0, r4, lsl #20 │ │ │ │ vst2.8 {d24-d25}, [r3 :64], r3 │ │ │ │ @ instruction: 0xf0435300 │ │ │ │ andshi r0, r3, r1, lsl #6 │ │ │ │ blt 0xfe0eb644 │ │ │ │ bvc 0xffb14a5c │ │ │ │ @@ -30426,15 +30426,15 @@ │ │ │ │ tstls r4, #7168 @ 0x1c00 │ │ │ │ tstls r1, #10240 @ 0x2800 │ │ │ │ @ instruction: 0x9c099b0b │ │ │ │ movwcs r9, #784 @ 0x310 │ │ │ │ stmib sp, {r0, r1, r2, r8, r9, ip, pc}^ │ │ │ │ movwls r3, #37642 @ 0x930a │ │ │ │ vshl.s8 d14, d22, #3 │ │ │ │ - bls 0x36da30 │ │ │ │ + bls 0x36dc30 │ │ │ │ andls r4, ip, #-402653184 @ 0xe8000000 │ │ │ │ svcls 0x00029a0e │ │ │ │ and pc, r8, sp, asr #17 │ │ │ │ @ instruction: 0xf04f46de │ │ │ │ b 0x12b0988 │ │ │ │ strbmi r0, [r2], r2, lsl #4 │ │ │ │ strbmi r9, [r8], lr, lsl #4 │ │ │ │ @@ -30456,57 +30456,57 @@ │ │ │ │ tsteq fp, r0, asr #20 │ │ │ │ @ instruction: 0x46b846ba │ │ │ │ @ instruction: 0x46b946be │ │ │ │ @ instruction: 0x463e46bb │ │ │ │ andls r9, lr, #12, 2 │ │ │ │ @ instruction: 0xf7ff9702 │ │ │ │ vpmin.s8 d27, d30, d24 │ │ │ │ - vmvn.i32 d16, #0 @ 0x00000000 │ │ │ │ - @ instruction: 0xf64d042e │ │ │ │ - vsra.s64 d23, d24, #64 │ │ │ │ + vmls.i d17, d0, d0[0] │ │ │ │ + vshl.s8 d16, d30, d14 │ │ │ │ + vmla.f d16, d16, d0[2] │ │ │ │ blmi 0x86e2b0 │ │ │ │ andcs r2, r0, fp, lsr #5 │ │ │ │ vshl.s16 d9, d0, d15 │ │ │ │ - ldrdcs pc, [r0], -r1 │ │ │ │ - cmppvc ip, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + andcs pc, r0, r1, asr lr @ │ │ │ │ + msreq (UNDEF: 108), lr │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ addscs r4, pc, #28, 22 @ 0x7000 │ │ │ │ vhadd.s16 d9, d15, d0 │ │ │ │ - vadd.f32 , q15, │ │ │ │ - @ instruction: 0xf2c00494 │ │ │ │ - @ instruction: 0xf64d042e │ │ │ │ - vorr.i32 , #12 @ 0x0000000c │ │ │ │ + vceq.f32 , q7, │ │ │ │ + vaddhn.i16 d17, q8, q10 │ │ │ │ + vshl.s8 d16, d30, d14 │ │ │ │ + vmla.f d16, d0, d0[7] │ │ │ │ blmi 0x5ee2e0 │ │ │ │ eorvc pc, r5, #1325400064 @ 0x4f000000 │ │ │ │ strls r4, [r0], #-1576 @ 0xfffff9d8 │ │ │ │ - ldc2 2, cr15, [r8, #124]! @ 0x7c │ │ │ │ - cmppvc ip, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + mrc2 2, 1, pc, cr8, cr15, {0} │ │ │ │ + msreq (UNDEF: 108), lr │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - rsbsvc pc, r8, sp, asr #12 │ │ │ │ + addeq pc, r8, lr, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf44f4b10 │ │ │ │ vhsub.s16 , q11, q6 │ │ │ │ - andcs pc, r0, r3, lsl #30 │ │ │ │ - cmppvc ip, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + andcs pc, r0, r3, lsl #31 │ │ │ │ + msreq (UNDEF: 108), lr │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xf44f4b0c │ │ │ │ mulls r0, r7, r2 │ │ │ │ - stc2 2, cr15, [r0, #124]! @ 0x7c │ │ │ │ - cmppvc ip, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + mcr2 2, 1, pc, cr0, cr15, {0} @ │ │ │ │ + msreq (UNDEF: 108), lr │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - rsceq pc, r8, lr, asr #4 │ │ │ │ + rscsne pc, r8, lr, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ adccs r4, r6, #6144 @ 0x1800 │ │ │ │ - mcr2 2, 7, pc, cr12, cr6, {2} @ │ │ │ │ - eorseq pc, r3, r8, lsl #25 │ │ │ │ - ldrsbteq r0, [r4], -r0 │ │ │ │ - eorseq r0, r4, r8, lsl #4 │ │ │ │ - ldrshteq pc, [r3], -r0 @ │ │ │ │ - ldrsbteq pc, [r3], -r8 @ │ │ │ │ - eorseq r0, r4, ip, ror #3 │ │ │ │ + @ instruction: 0xff6cf256 │ │ │ │ + mlaseq r3, r8, sp, pc @ │ │ │ │ + eorseq r0, r4, r0, ror #5 │ │ │ │ + eorseq r0, r4, r8, lsl r3 │ │ │ │ + eorseq pc, r3, r0, lsl #28 │ │ │ │ + eorseq pc, r3, r8, ror #27 │ │ │ │ + ldrshteq r0, [r4], -ip │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8509c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, sl, r8, asr #31 │ │ │ │ bmi 0xb7f700 │ │ │ │ strmi r4, [sp], -r3, lsl #12 │ │ │ │ ldmdavs r2, {r3, r5, r6, r9, sl, lr} │ │ │ │ @@ -30548,17 +30548,17 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ addlt sp, r0, #1073741826 @ 0x40000002 │ │ │ │ tstcs r0, sl │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf28bbd70 │ │ │ │ - svclt 0x0000fe3b │ │ │ │ + svclt 0x0000febb │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r0, r4, r0, lsr #1 │ │ │ │ + ldrhteq r0, [r4], -r0 │ │ │ │ ldmdahi r0, {r0, r1, r9, sl, lr} │ │ │ │ svceq 0x0010f010 │ │ │ │ @ instruction: 0xf892d063 │ │ │ │ @ instruction: 0xf1bcc002 │ │ │ │ cmple lr, r0, lsl #30 │ │ │ │ mulgt fp, r2, r8 │ │ │ │ @ instruction: 0xf1bcb500 │ │ │ │ @@ -30741,18 +30741,18 @@ │ │ │ │ ldmdavs sl, {r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, fp, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, ip, r5, lsl #2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf28bbd70 │ │ │ │ - svclt 0x0000fcb9 │ │ │ │ - eorseq r0, r4, r8, lsl r1 │ │ │ │ + svclt 0x0000fd39 │ │ │ │ + eorseq r0, r4, r8, lsr #4 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - ldrshteq r0, [r4], -r0 │ │ │ │ + eorseq r0, r4, r0, lsl #4 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0098f8cc │ │ │ │ @ instruction: 0x2600b091 │ │ │ │ bleq 0xff181158 │ │ │ │ @ instruction: 0xf0004614 │ │ │ │ @@ -30801,15 +30801,15 @@ │ │ │ │ svclt 0x00210307 │ │ │ │ b 0x13f0444 │ │ │ │ b 0x110ca3c │ │ │ │ stmdaeq r9, {r0, r6, r7, ip, sp, lr}^ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xf04fbf38 │ │ │ │ vmla.i8 d16, d12, d0 │ │ │ │ - strmi pc, [r6], -pc, asr #26 │ │ │ │ + strmi pc, [r6], -pc, asr #27 │ │ │ │ @ instruction: 0x46484694 │ │ │ │ movw pc, #27557 @ 0x6ba5 @ │ │ │ │ blx 0x17fb22 │ │ │ │ bl 0x1cbaf64 │ │ │ │ andsle r0, r5, #-1073741824 @ 0xc0000000 │ │ │ │ stmdbeq r9, {r0, r2, r4, r8, r9, fp, sp, lr, pc} │ │ │ │ tstpeq r0, pc, asr #32 @ p-variant is OBSOLETE │ │ │ │ @@ -30821,15 +30821,15 @@ │ │ │ │ tstpeq r1, r1 @ p-variant is OBSOLETE │ │ │ │ tstcs r0, r8, lsr #30 │ │ │ │ @ instruction: 0xf0402900 │ │ │ │ mcrcc 0, 0, r8, cr1, cr7, {6} │ │ │ │ @ instruction: 0x000eebb0 │ │ │ │ bl 0x1b3fc80 │ │ │ │ movwcs r0, #259 @ 0x103 │ │ │ │ - stc2 2, cr15, [r6, #-304]! @ 0xfffffed0 │ │ │ │ + stc2 2, cr15, [r6, #304]! @ 0x130 │ │ │ │ andcs r4, r0, r3, lsl #12 │ │ │ │ ldrmi r4, [r1], sl, lsl #13 │ │ │ │ vmlagt.f64 d15, d19, d21 │ │ │ │ blx 0x17f932 │ │ │ │ bl 0x1ce9bb8 │ │ │ │ @ instruction: 0xd3220b0e │ │ │ │ svclt 0x000845ce │ │ │ │ @@ -31050,21 +31050,21 @@ │ │ │ │ stmdbcs r1, {r2, r3, r6, r7, r9, sl, sp, lr, pc} │ │ │ │ @ instruction: 0xf88dd05e │ │ │ │ stmdahi r3!, {r0, r3, r4, ip, sp} │ │ │ │ orrmi pc, r0, #1124073472 @ 0x43000000 │ │ │ │ stccs 0, cr8, [r0, #-140] @ 0xffffff74 │ │ │ │ stmdbcs r4, {r0, r1, r3, r4, r6, r8, ip, lr, pc} │ │ │ │ vhadd.s8 , q7, q0 │ │ │ │ - vmov.i32 q8, #3072 @ 0x00000c00 │ │ │ │ - @ instruction: 0xf64d022e │ │ │ │ - vorr.i32 , #12 @ 0x0000000c │ │ │ │ + vmlal.s , d0, d0[7] │ │ │ │ + vhsub.s8 d16, d14, d30 │ │ │ │ + vmla.f d16, d0, d0[7] │ │ │ │ andls r0, r0, #-2147483637 @ 0x8000000b │ │ │ │ blmi 0xfe7b6744 │ │ │ │ andscc pc, fp, #64, 4 │ │ │ │ - @ instruction: 0xf92cf21f │ │ │ │ + @ instruction: 0xf9acf21f │ │ │ │ movweq lr, #35417 @ 0x8a59 │ │ │ │ cmnphi pc, r0 @ p-variant is OBSOLETE │ │ │ │ subsle r2, r3, r0, lsl #16 │ │ │ │ stmdacs r1, {r0, r2, fp, ip, sp} │ │ │ │ bl 0xfeb5e57c │ │ │ │ tstcs r0, lr, lsl #6 │ │ │ │ andcs r2, r1, r0, lsl #2 │ │ │ │ @@ -31073,21 +31073,21 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ stmib r2, {r3, r4, r7, r8, r9, sl, fp, ip, sp, pc}^ │ │ │ │ tstcs r0, r2, lsl #2 │ │ │ │ @ instruction: 0xb3289803 │ │ │ │ @ instruction: 0xf0417aa0 │ │ │ │ strmi r0, [r3], -r0, asr #2 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ - @ instruction: 0xf64dae91 │ │ │ │ - vorr.i32 , #12 @ 0x0000000c │ │ │ │ - @ instruction: 0xf64d012e │ │ │ │ - vmvn.i32 , #8 @ 0x00000008 │ │ │ │ + @ instruction: 0xf24eae91 │ │ │ │ + vmla.f d16, d0, d0[7] │ │ │ │ + vrhadd.s8 d16, d14, d30 │ │ │ │ + vaddl.s8 q8, d16, d8 │ │ │ │ blmi 0xfe22e858 │ │ │ │ sbcvc pc, ip, #1325400064 @ 0x4f000000 │ │ │ │ - blx 0x15eb100 │ │ │ │ + blx 0xff5eb100 │ │ │ │ blcs 0x953c0 │ │ │ │ ldmdavc r7, {r0, r2, r4, r5, r8, ip, lr, pc}^ │ │ │ │ strmi r2, [r3], -r0 │ │ │ │ strtmi lr, [fp], -r0, lsl #13 │ │ │ │ streq lr, [r9, #-2846] @ 0xfffff4e2 │ │ │ │ streq lr, [r8, #-2908] @ 0xfffff4a4 │ │ │ │ movwcs fp, #7976 @ 0x1f28 │ │ │ │ @@ -31213,16 +31213,16 @@ │ │ │ │ @ instruction: 0xf04f0840 │ │ │ │ movwls r0, #22560 @ 0x5820 │ │ │ │ @ instruction: 0xf048e48d │ │ │ │ @ instruction: 0xf04f0204 │ │ │ │ tstcs r2, r4, lsl #24 │ │ │ │ smlattcs r0, r5, r5, lr │ │ │ │ svclt 0x0000e70c │ │ │ │ - eorseq pc, r3, ip, lsl sp @ │ │ │ │ - eorseq pc, r3, r8, lsr #24 │ │ │ │ + eorseq pc, r3, ip, lsr #28 │ │ │ │ + eorseq pc, r3, r8, lsr sp @ │ │ │ │ @ instruction: 0xf182fab2 │ │ │ │ @ instruction: 0xf101424f │ │ │ │ blx 0xaf650 │ │ │ │ blx 0x8eadd8 │ │ │ │ teqpmi r9, #1835008 @ p-variant is OBSOLETE @ 0x1c0000 │ │ │ │ bleq 0xff1fec44 │ │ │ │ @ instruction: 0xf06f920c │ │ │ │ @@ -31255,75 +31255,75 @@ │ │ │ │ @ instruction: 0xf04f2305 │ │ │ │ movwls r0, #22560 @ 0x5820 │ │ │ │ blls 0x127b38 │ │ │ │ adcle r2, lr, r0, lsl #22 │ │ │ │ ldr r2, [r1], r0, lsl #2 │ │ │ │ svccs 0x00007b67 │ │ │ │ ldclge 4, cr15, [r6, #508] @ 0x1fc │ │ │ │ - @ instruction: 0x71b8f64d │ │ │ │ + biceq pc, r8, lr, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - sbcsvc pc, r8, sp, asr #12 │ │ │ │ + rsceq pc, r8, lr, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ rsbscs r4, pc, #52, 22 @ 0xd000 │ │ │ │ - @ instruction: 0xf8ecf256 │ │ │ │ + @ instruction: 0xf96cf256 │ │ │ │ addmi pc, r0, r0, asr #32 │ │ │ │ stmdacs r0, {r0, r2, r4, r6, r7, r9, sl, sp, lr, pc} │ │ │ │ mrcge 4, 5, APSR_nzcv, cr10, cr15, {3} │ │ │ │ ldmdavc r7, {r1, r2, r9, fp, sp, pc}^ │ │ │ │ vshl.s64 d14, d10, #11 │ │ │ │ - stmdbcs r6, {r0, r1, r2, r3, r4, r7, fp, ip, sp, lr, pc} │ │ │ │ + stmdbcs r6, {r0, r1, r2, r3, r4, r8, fp, ip, sp, lr, pc} │ │ │ │ stmdbcs r5, {r3, ip, lr, pc} │ │ │ │ svcge 0x0067f47f │ │ │ │ @ instruction: 0xf01caa0a │ │ │ │ @ instruction: 0xf47f0f0c │ │ │ │ strb sl, [r1], r2, lsr #25 │ │ │ │ movwvc lr, #35293 @ 0x89dd │ │ │ │ andeq lr, ip, #3620864 @ 0x374000 │ │ │ │ svclt 0x00084293 │ │ │ │ andle r4, pc, r7, lsl #5 │ │ │ │ orrsmi r4, r3, r7, lsl #5 │ │ │ │ svcge 0x003af4ff │ │ │ │ andcs lr, r0, ip, lsr #14 │ │ │ │ - cmppvc ip, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + msreq (UNDEF: 108), lr │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xf44f4b1f │ │ │ │ andls r7, r0, r1, ror #5 │ │ │ │ - @ instruction: 0xff66f21e │ │ │ │ + @ instruction: 0xffe6f21e │ │ │ │ @ instruction: 0xf67f42ae │ │ │ │ ldr sl, [sp, -fp, lsr #30] │ │ │ │ @ instruction: 0xf0484048 │ │ │ │ tstcs r4, r0, lsl r2 │ │ │ │ ldceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrtmi r0, [fp], -r7, asr #23 │ │ │ │ vrshl.s8 q15, , q7 │ │ │ │ - vmvn.i32 d16, #0 @ 0x00000000 │ │ │ │ - @ instruction: 0xf64d042e │ │ │ │ - vsra.s64 d23, d24, #64 │ │ │ │ + vmls.i d17, d0, d0[0] │ │ │ │ + vshl.s8 d16, d30, d14 │ │ │ │ + vmla.f d16, d16, d0[2] │ │ │ │ blmi 0x4eefbc │ │ │ │ andcs r2, r0, fp, lsr #5 │ │ │ │ vshl.s16 d9, d0, d14 │ │ │ │ - tstpcs r3, fp, asr #30 @ p-variant is OBSOLETE │ │ │ │ + smlabtcs r3, fp, pc, pc @ │ │ │ │ stceq 0, cr15, [r8], {79} @ 0x4f │ │ │ │ andcs lr, r0, r4, ror #13 │ │ │ │ - tstpmi r0, #82837504 @ p-variant is OBSOLETE @ 0x4f00000 │ │ │ │ + msrpl CPSR_, #82837504 @ 0x4f00000 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - cmppvc ip, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + msreq (UNDEF: 108), lr │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ addsvc pc, r7, #1325400064 @ 0x4f000000 │ │ │ │ vhadd.s16 d9, d14, d0 │ │ │ │ - andcs pc, r0, r9, lsr pc @ │ │ │ │ - cmppvc ip, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0x2000ffb9 │ │ │ │ + msreq (UNDEF: 108), lr │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ rsbcs r4, ip, #5120 @ 0x1400 │ │ │ │ vhadd.s16 d9, d14, d0 │ │ │ │ - svclt 0x0000ff2f │ │ │ │ - eorseq pc, r3, r0, asr ip @ │ │ │ │ - eorseq pc, r3, r0, asr #24 │ │ │ │ - eorseq pc, r3, r8, lsl #25 │ │ │ │ - eorseq pc, r3, r4, ror ip @ │ │ │ │ + svclt 0x0000ffaf │ │ │ │ + eorseq pc, r3, r0, ror #26 │ │ │ │ + eorseq pc, r3, r0, asr sp @ │ │ │ │ + mlaseq r3, r8, sp, pc @ │ │ │ │ + eorseq pc, r3, r4, lsl #27 │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ push {r7, sl, fp, ip, lr} │ │ │ │ vstr FPSCR_nzcvqc, [sp, #-448]! @ 0xfffffe40 │ │ │ │ bl 0xfeb91770 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ adclt r0, r9, r0, lsr pc │ │ │ │ teqcs r4, #3358720 @ 0x334000 │ │ │ │ @@ -31411,21 +31411,21 @@ │ │ │ │ strcs r9, [r0, #-782] @ 0xfffffcf2 │ │ │ │ bl 0x1e80360 │ │ │ │ svclt 0x0028030a │ │ │ │ ldrbtcc pc, [pc], #79 @ 0x2ecc8 @ │ │ │ │ ldrbmi sp, [r2], -r6, lsl #4 │ │ │ │ strbmi r4, [r0], -fp, lsr #12 │ │ │ │ vmax.s8 q10, q6, │ │ │ │ - strmi pc, [r4], -fp, lsl #17 │ │ │ │ + strmi pc, [r4], -fp, lsl #18 │ │ │ │ ldmdage r8, {r1, r2, r4, r8, fp, sp, pc} │ │ │ │ @ instruction: 0x4653465a │ │ │ │ strpl lr, [r0], #-2509 @ 0xfffff633 │ │ │ │ tstls r8, r0, lsl #14 │ │ │ │ @ instruction: 0xf1349009 │ │ │ │ - ldmib sp, {r0, r2, r3, r5, r7, r9, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmib sp, {r0, r2, r3, r5, r8, r9, fp, ip, sp, lr, pc}^ │ │ │ │ ldmib sp, {r3, r4, sp}^ │ │ │ │ blls 0x2b4550 │ │ │ │ blls 0x2f5764 │ │ │ │ andeq lr, r0, r3, ror fp │ │ │ │ smladxcs r1, r8, pc, fp @ │ │ │ │ @ instruction: 0x0101ebb8 │ │ │ │ streq lr, [r6], -r9, ror #22 │ │ │ │ @@ -31442,30 +31442,30 @@ │ │ │ │ streq lr, [ip], -r6, asr #22 │ │ │ │ blle 0xffb7a53c │ │ │ │ bl 0x1c78d40 │ │ │ │ svclt 0x0024030a │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ andle r2, r3, #0, 2 │ │ │ │ movwcs r4, #1618 @ 0x652 │ │ │ │ - @ instruction: 0xf84cf24c │ │ │ │ + @ instruction: 0xf8ccf24c │ │ │ │ movweq lr, #19009 @ 0x4a41 │ │ │ │ movweq lr, #18893 @ 0x49cd │ │ │ │ blhi 0x142a3dc │ │ │ │ stcls 8, cr10, [r4], {16} │ │ │ │ ldmib sp, {r0, r2, r8, sl, fp, ip, pc}^ │ │ │ │ strls r2, [r0], #-770 @ 0xfffffcfe │ │ │ │ strls r9, [r1, #-2313] @ 0xfffff6f7 │ │ │ │ blhi 0x56a3a8 │ │ │ │ blhi 0x5ea3ac │ │ │ │ blhi 0x66a3b0 │ │ │ │ - blx 0x196b250 │ │ │ │ + blx 0xff96b250 │ │ │ │ ldrbmi r9, [sl], -r8, lsl #16 │ │ │ │ ldmdbge r4, {r0, r1, r4, r6, r9, sl, lr} │ │ │ │ strmi lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ - blx 0x176b260 │ │ │ │ + blx 0xff76b260 │ │ │ │ ldmib sp, {r1, r2, r4, r9, fp, ip, pc}^ │ │ │ │ @ instruction: 0xf04f5417 │ │ │ │ ldmib sp, {sl, fp}^ │ │ │ │ ldmdbne r2, {r2, r4, ip, sp} │ │ │ │ @ instruction: 0xf04f9919 │ │ │ │ ldmib sp, {r9, sl, fp}^ │ │ │ │ cmnmi r9, r0, lsl r7 │ │ │ │ @@ -31522,23 +31522,23 @@ │ │ │ │ mvnhi pc, r0, lsl #1 │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ bl 0x1d803b0 │ │ │ │ svclt 0x0028030a │ │ │ │ ldmcc pc!, {r0, r1, r2, r3, r6, ip, sp, lr, pc}^ @ │ │ │ │ ldrbmi sp, [r2], -lr, lsl #4 │ │ │ │ strtmi r4, [r0], -fp, asr #12 │ │ │ │ - vmax.s8 d20, d11, d25 │ │ │ │ - strmi pc, [r0], fp, lsr #31 │ │ │ │ + vmax.s8 d20, d12, d25 │ │ │ │ + strmi pc, [r0], fp, lsr #16 │ │ │ │ svclt 0x0000e006 │ │ │ │ ... │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ ldrdne lr, [r8], -sp │ │ │ │ @ instruction: 0x4653465a │ │ │ │ stmdals r0, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ - @ instruction: 0xf9c8f134 │ │ │ │ + blx 0x126b388 │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x2018e9dd │ │ │ │ tstne r6, #3620864 @ 0x374000 │ │ │ │ bl 0x1df5990 │ │ │ │ svclt 0x00380000 │ │ │ │ cdpeq 0, 0, cr15, cr1, cr15, {2} │ │ │ │ bl 0x1975858 │ │ │ │ @@ -31560,27 +31560,27 @@ │ │ │ │ blle 0xffab2b14 │ │ │ │ stmdacs r0, {r1, r3, sl, fp, ip, pc} │ │ │ │ movweq lr, #43889 @ 0xab71 │ │ │ │ @ instruction: 0xf04fbf24 │ │ │ │ strdcs r3, [r0, -pc] │ │ │ │ ldrbmi sp, [r2], -r3, lsl #4 │ │ │ │ vcgt.s8 d18, d11, d0 │ │ │ │ - b 0x10aecac │ │ │ │ + b 0x10aeeac │ │ │ │ strmi r0, [r0], r8, lsl #18 │ │ │ │ movwcs lr, #10717 @ 0x29dd │ │ │ │ stmdbls r9, {r1, r4, fp, sp, pc} │ │ │ │ stmdbhi r0, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ blhi 0x56a578 │ │ │ │ blhi 0x5ea57c │ │ │ │ blhi 0x66a580 │ │ │ │ - @ instruction: 0xf97cf134 │ │ │ │ + @ instruction: 0xf9fcf134 │ │ │ │ ldmdbge r4, {r3, fp, ip, pc} │ │ │ │ @ instruction: 0x4653465a │ │ │ │ stmdbhi r0, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ - @ instruction: 0xf974f134 │ │ │ │ + @ instruction: 0xf9f4f134 │ │ │ │ andcs sl, r0, #20, 16 @ 0x140000 │ │ │ │ bls 0x653788 │ │ │ │ ldmne fp, {r0, r1, r3, fp, lr, pc} │ │ │ │ movwls r9, #39447 @ 0x9a17 │ │ │ │ cmpmi sl, r9, lsl fp │ │ │ │ movwcs fp, #7972 @ 0x1f24 │ │ │ │ bl 0xfed53b9c │ │ │ │ @@ -31954,21 +31954,21 @@ │ │ │ │ stmdbls r6, {r0, r2, r3, r7, pc} │ │ │ │ rsbcc pc, r9, sp, lsl #17 │ │ │ │ vst2.8 {d24-d25}, [r3], fp │ │ │ │ andhi r4, fp, r0, lsl #7 │ │ │ │ @ instruction: 0xf0402c00 │ │ │ │ bcs 0x14f770 │ │ │ │ vhadd.s8 d29, d14, d28 │ │ │ │ - vmov.i32 q8, #3072 @ 0x00000c00 │ │ │ │ - @ instruction: 0xf64d022e │ │ │ │ - vorr.i32 , #12 @ 0x0000000c │ │ │ │ + vmlal.s , d0, d0[7] │ │ │ │ + vhsub.s8 d16, d14, d30 │ │ │ │ + vmla.f d16, d0, d0[7] │ │ │ │ andls r0, r0, #-2147483637 @ 0x8000000b │ │ │ │ blmi 0xfea77568 │ │ │ │ andscc pc, fp, #64, 4 │ │ │ │ - blx 0x6ebde8 │ │ │ │ + blx 0xfe6ebde8 │ │ │ │ vsubl.s8 , d16, d0 │ │ │ │ @ instruction: 0xf01a8243 │ │ │ │ @ instruction: 0xf0000a3f │ │ │ │ tstcs r0, r8, lsr #4 │ │ │ │ stmdblt r7, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ stceq 1, cr15, [r0], #-808 @ 0xfffffcd8 │ │ │ │ streq pc, [r0, -sl, lsr #3]! │ │ │ │ @@ -32128,15 +32128,15 @@ │ │ │ │ @ instruction: 0xf0228110 │ │ │ │ @ instruction: 0xf0424280 │ │ │ │ strb r5, [r7, -r0, lsl #4]! │ │ │ │ sbcsle r2, sp, r0, lsl #18 │ │ │ │ blcs 0x1d6440 │ │ │ │ blge 0x6e3f3c │ │ │ │ svclt 0x0000e7e7 │ │ │ │ - eorseq r0, r4, r0, lsr #4 │ │ │ │ + eorseq r0, r4, r0, lsr r3 │ │ │ │ @ instruction: 0xe010f8d3 │ │ │ │ ldcmi 5, cr15, [pc], {5} │ │ │ │ @ instruction: 0xf10c695f │ │ │ │ ldmib r3, {r0, r1, r2, r3, r4, r5, r6, r7, sl, fp}^ │ │ │ │ vsubl.u8 , d14, d2 │ │ │ │ cdpcs 6, 0, cr0, cr0, cr14, {0} │ │ │ │ bl 0x46399c │ │ │ │ @@ -32246,20 +32246,20 @@ │ │ │ │ @ instruction: 0xf7ff930f │ │ │ │ ldrbmi fp, [r2], -pc, lsl #18 │ │ │ │ @ instruction: 0x464f46dc │ │ │ │ andge pc, r8, sp, asr #17 │ │ │ │ blls 0x1e8e3c │ │ │ │ @ instruction: 0x2e007b5e │ │ │ │ mrrcge 4, 7, pc, r9, cr15 @ │ │ │ │ - @ instruction: 0x71b8f64d │ │ │ │ + biceq pc, r8, lr, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - sbcsvc pc, r8, sp, asr #12 │ │ │ │ + rsceq pc, r8, lr, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ rsbscs r4, pc, #132096 @ 0x20400 │ │ │ │ - @ instruction: 0xf92cf255 │ │ │ │ + @ instruction: 0xf9acf255 │ │ │ │ @ instruction: 0x0c08ea4b │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ streq lr, [lr, -r9, asr #20] │ │ │ │ strbmi r4, [r6], r2, asr #12 │ │ │ │ andhi pc, r8, sp, asr #17 │ │ │ │ @ instruction: 0xf042e4fc │ │ │ │ ldrb r4, [r9], -r0, lsl #5 │ │ │ │ @@ -32344,56 +32344,56 @@ │ │ │ │ ldmib sp, {r1, r2, r3, r4, r8, r9, lr}^ │ │ │ │ addmi r0, fp, #36, 2 │ │ │ │ addmi fp, r4, #8, 30 │ │ │ │ stcge 4, cr15, [r1, #508]! @ 0x1fc │ │ │ │ addsmi r9, lr, #2048 @ 0x800 │ │ │ │ mrcge 6, 0, APSR_nzcv, cr13, cr15, {3} │ │ │ │ vqrshl.s8 d30, d14, d30 │ │ │ │ - vmvn.i32 d16, #0 @ 0x00000000 │ │ │ │ - @ instruction: 0xf64d042e │ │ │ │ - vsra.s64 d23, d24, #64 │ │ │ │ + vmls.i d17, d0, d0[0] │ │ │ │ + vshl.s8 d16, d30, d14 │ │ │ │ + vmla.f d16, d16, d0[2] │ │ │ │ blmi 0x870034 │ │ │ │ andcs r2, r0, fp, lsr #5 │ │ │ │ vshl.s16 d9, d0, d13 │ │ │ │ - andcs pc, r0, pc, lsl #30 │ │ │ │ - cmppvc ip, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + andcs pc, r0, pc, lsl #31 │ │ │ │ + msreq (UNDEF: 108), lr │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xf44f4b1c │ │ │ │ andls r7, r0, r1, ror #5 │ │ │ │ - @ instruction: 0xff04f21d │ │ │ │ - @ instruction: 0xf818f28a │ │ │ │ + @ instruction: 0xff84f21d │ │ │ │ + @ instruction: 0xf898f28a │ │ │ │ bls 0x1ffd30 │ │ │ │ svceq 0x00dd2010 │ │ │ │ tstpeq r0, r2, asr #32 @ p-variant is OBSOLETE │ │ │ │ andcs r4, r4, #45088768 @ 0x2b00000 │ │ │ │ andcs lr, r3, #132, 8 @ 0x84000000 │ │ │ │ strb r2, [sp, #8] │ │ │ │ - @ instruction: 0xf64d2000 │ │ │ │ - vorr.i32 , #12 @ 0x0000000c │ │ │ │ + vhadd.s8 d18, d14, d0 │ │ │ │ + vmla.f d16, d0, d0[7] │ │ │ │ blmi 0x47007c │ │ │ │ addsvc pc, r7, #1325400064 @ 0x4f000000 │ │ │ │ vhadd.s16 d9, d13, d0 │ │ │ │ - andcs pc, r0, fp, ror #29 │ │ │ │ - cmppvc ip, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + andcs pc, r0, fp, ror #30 │ │ │ │ + msreq (UNDEF: 108), lr │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ rsbcs r4, ip, #12, 22 @ 0x3000 │ │ │ │ vhadd.s16 d9, d13, d0 │ │ │ │ - @ instruction: 0xf64dfee1 │ │ │ │ - vorr.i32 , #12 @ 0x0000000c │ │ │ │ - @ instruction: 0xf64d012e │ │ │ │ - vmvn.i32 , #8 @ 0x00000008 │ │ │ │ + vmax.f32 , q7, │ │ │ │ + vmla.f d16, d0, d0[7] │ │ │ │ + vrhadd.s8 d16, d14, d30 │ │ │ │ + vaddl.s8 q8, d16, d8 │ │ │ │ blmi 0x1efcac │ │ │ │ sbcvc pc, ip, #1325400064 @ 0x4f000000 │ │ │ │ - @ instruction: 0xf82cf255 │ │ │ │ - eorseq pc, r3, r0, asr ip @ │ │ │ │ - eorseq pc, r3, r8, lsl #25 │ │ │ │ - eorseq pc, r3, r8, lsl #26 │ │ │ │ - ldrsbteq pc, [r3], -r8 @ │ │ │ │ - eorseq pc, r3, r4, asr #25 │ │ │ │ - ldrshteq pc, [r3], -r0 @ │ │ │ │ + @ instruction: 0xf8acf255 │ │ │ │ + eorseq pc, r3, r0, ror #26 │ │ │ │ + mlaseq r3, r8, sp, pc @ │ │ │ │ + eorseq pc, r3, r8, lsl lr @ │ │ │ │ + eorseq pc, r3, r8, ror #27 │ │ │ │ + ldrsbteq pc, [r3], -r4 @ │ │ │ │ + eorseq pc, r3, r0, lsl #28 │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ push {r7, sl, fp, ip, lr} │ │ │ │ bl 0xfeb83be0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ adclt r0, r7, r0, asr #30 │ │ │ │ teqcs r0, #3358720 @ 0x334000 │ │ │ │ stmib sp, {r3, r4, r5, r8, r9, fp, ip, pc}^ │ │ │ │ @@ -32481,21 +32481,21 @@ │ │ │ │ eorhi pc, r0, #128 @ 0x80 │ │ │ │ adcmi r2, pc, #0, 10 │ │ │ │ movweq lr, #27512 @ 0x6b78 │ │ │ │ @ instruction: 0xf04fbf28 │ │ │ │ andle r3, r6, #-16777216 @ 0xff000000 │ │ │ │ @ instruction: 0x462b4632 │ │ │ │ @ instruction: 0x46414638 │ │ │ │ - @ instruction: 0xf82cf24b │ │ │ │ + @ instruction: 0xf8acf24b │ │ │ │ ldmdbge r4, {r2, r9, sl, lr} │ │ │ │ @ instruction: 0x465aa816 │ │ │ │ stmib sp, {r0, r1, r4, r5, r9, sl, lr}^ │ │ │ │ tstls r8, r0, lsl #8 │ │ │ │ @ instruction: 0xf1339009 │ │ │ │ - ldmib sp, {r0, r1, r2, r3, r6, r9, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmib sp, {r0, r1, r2, r3, r6, r7, r9, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf04f1314 │ │ │ │ stmdals sl, {r9, sl, fp} │ │ │ │ bne 0xfe0d6610 │ │ │ │ bl 0x1e95e18 │ │ │ │ svclt 0x00380000 │ │ │ │ cdpeq 0, 0, cr15, cr1, cr15, {2} │ │ │ │ bl 0x1a367ac │ │ │ │ @@ -32515,30 +32515,30 @@ │ │ │ │ @ instruction: 0xf1bc4619 │ │ │ │ blle 0xffaf3a04 │ │ │ │ bl 0x1c79e08 │ │ │ │ svclt 0x00240306 │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ andle r2, r3, #0, 2 │ │ │ │ movwcs r4, #1586 @ 0x632 │ │ │ │ - @ instruction: 0xffe8f24a │ │ │ │ + @ instruction: 0xf868f24b │ │ │ │ b 0x1081828 │ │ │ │ movwls r0, #25348 @ 0x6304 │ │ │ │ blvc 0xff1ab4a4 │ │ │ │ stcls 8, cr10, [r6], {14} │ │ │ │ blls 0x196638 │ │ │ │ strls r9, [r1], #-2313 @ 0xfffff6f7 │ │ │ │ andge pc, r0, sp, asr #17 │ │ │ │ blvc 0x4eb470 │ │ │ │ blvc 0x56b474 │ │ │ │ blvc 0x5eb478 │ │ │ │ - blx 0x6c314 │ │ │ │ + blx 0xfe06c314 │ │ │ │ ldrbmi r9, [sl], -r8, lsl #16 │ │ │ │ ldmdbge r2, {r0, r1, r4, r5, r9, sl, lr} │ │ │ │ strge lr, [r0], #-2509 @ 0xfffff633 │ │ │ │ - @ instruction: 0xf9f8f133 │ │ │ │ + blx 0x1e6c324 │ │ │ │ ldmib sp, {r2, r4, r8, r9, fp, ip, pc}^ │ │ │ │ @ instruction: 0xf04f2415 │ │ │ │ ldmib sp, {sl, fp}^ │ │ │ │ ldmdbne fp, {r1, r4, r8, sl} │ │ │ │ @ instruction: 0xed9f9917 │ │ │ │ strhmi r7, [sl, #-180] @ 0xffffff4c │ │ │ │ @ instruction: 0xf04fbf28 │ │ │ │ @@ -32594,20 +32594,20 @@ │ │ │ │ @ instruction: 0xf04f80fc │ │ │ │ strbmi r0, [ip, #-2304] @ 0xfffff700 │ │ │ │ movweq lr, #27509 @ 0x6b75 │ │ │ │ @ instruction: 0xf04fbf28 │ │ │ │ andle r3, r6, #16711680 @ 0xff0000 │ │ │ │ @ instruction: 0x464b4632 │ │ │ │ strtmi r4, [r9], -r0, lsr #12 │ │ │ │ - @ instruction: 0xff4af24a │ │ │ │ + @ instruction: 0xffcaf24a │ │ │ │ ldmib sp, {r7, r9, sl, lr}^ │ │ │ │ ldrbmi r1, [sl], -r8 │ │ │ │ stmib sp, {r0, r1, r4, r5, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf1339800 │ │ │ │ - @ instruction: 0xf04ff96f │ │ │ │ + @ instruction: 0xf04ff9ef │ │ │ │ ldmib sp, {r9, sl, fp}^ │ │ │ │ ldmib sp, {r1, r2, r4, sp}^ │ │ │ │ bne 0xfeeb6fc8 │ │ │ │ bl 0x1d16b98 │ │ │ │ svclt 0x00380000 │ │ │ │ cdpeq 0, 0, cr15, cr1, cr15, {2} │ │ │ │ bl 0x197690c │ │ │ │ @@ -32630,29 +32630,29 @@ │ │ │ │ blle 0xffaf3bcc │ │ │ │ ldrdge pc, [r8], -sp @ │ │ │ │ bl 0x1c79fd4 │ │ │ │ svclt 0x00240306 │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ andle r2, r5, #0, 2 │ │ │ │ movwcs r4, #1586 @ 0x632 │ │ │ │ - @ instruction: 0xff02f24a │ │ │ │ + @ instruction: 0xff82f24a │ │ │ │ blvc 0x156b668 │ │ │ │ stmdbeq r8, {r0, r6, r9, fp, sp, lr, pc} │ │ │ │ stmdbls r9, {r7, r9, sl, lr} │ │ │ │ bls 0xda038 │ │ │ │ stmib sp, {r0, r2, r8, r9, fp, ip, pc}^ │ │ │ │ @ instruction: 0xed8d8900 │ │ │ │ vstr d7, [sp, #72] @ 0x48 │ │ │ │ vstr d7, [sp, #80] @ 0x50 │ │ │ │ @ instruction: 0xf1337b16 │ │ │ │ - stmdals r8, {r0, r2, r3, r4, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdals r8, {r0, r2, r3, r4, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x465aa912 │ │ │ │ stmib sp, {r0, r1, r4, r5, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf1338900 │ │ │ │ - ldmdage r2, {r0, r2, r4, r8, fp, ip, sp, lr, pc} │ │ │ │ + ldmdage r2, {r0, r2, r4, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ andls r2, r8, #0, 4 │ │ │ │ stmdagt fp, {r1, r2, r4, r9, fp, ip, pc} │ │ │ │ bls 0x576298 │ │ │ │ blls 0x614c54 │ │ │ │ svclt 0x0024415a │ │ │ │ movwls r2, #33537 @ 0x8301 │ │ │ │ @ instruction: 0x0c00ebb4 │ │ │ │ @@ -32731,22 +32731,22 @@ │ │ │ │ ldreq r2, [fp, -r0] │ │ │ │ stccs 5, cr13, [r1], {25} │ │ │ │ bls 0x164210 │ │ │ │ vst2.8 {d24-d25}, [r3 :64], r3 │ │ │ │ andshi r4, r3, r0, lsl #7 │ │ │ │ bicle r2, r4, r0, lsl #16 │ │ │ │ eorle r2, r3, r4, lsl #24 │ │ │ │ - subseq pc, ip, #-536870908 @ 0xe0000004 │ │ │ │ + rsbne pc, ip, #-536870908 @ 0xe0000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - cmppvc ip, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + msreq (UNDEF: 108), lr │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ andcs r9, r0, r0, lsl #4 │ │ │ │ vpadd.i8 d20, d0, d13 │ │ │ │ vqsub.s16 d3, d13, d11 │ │ │ │ - stmdacs r0, {r0, r2, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r2, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ stccs 1, cr13, [r4], {177} @ 0xb1 │ │ │ │ stccs 0, cr13, [r1], {16} │ │ │ │ stmdbls r4, {r1, r3, r5, r6, r7, r8, ip, lr, pc} │ │ │ │ @ instruction: 0xf88d2204 │ │ │ │ stmdahi fp, {r5, r6, sp} │ │ │ │ movweq pc, #8259 @ 0x2043 @ │ │ │ │ str r8, [r4, fp]! │ │ │ │ @@ -32765,16 +32765,16 @@ │ │ │ │ vst2.8 {d24-d25}, [r3 :64], fp │ │ │ │ @ instruction: 0xf0437300 │ │ │ │ ldrb r0, [r1, r1, lsl #6]! │ │ │ │ bls 0x15a670 │ │ │ │ @ instruction: 0xf7efa818 │ │ │ │ @ instruction: 0x4601fa75 │ │ │ │ vabdl.s8 q7, d25, d0 │ │ │ │ - svclt 0x0000fce5 │ │ │ │ - eorseq r0, r4, r0, lsr #4 │ │ │ │ + svclt 0x0000fd65 │ │ │ │ + eorseq r0, r4, r0, lsr r3 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb87414 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, sl, r8, asr #31 │ │ │ │ bmi 0xb41a78 │ │ │ │ strmi r4, [sp], -r3, lsl #12 │ │ │ │ ldmdavs r2, {r3, r5, r6, r9, sl, lr} │ │ │ │ @@ -32815,17 +32815,17 @@ │ │ │ │ subsmi r9, sl, r9, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, sl, r8, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - stc2 2, cr15, [r0], {137} @ 0x89 │ │ │ │ + stc2 2, cr15, [r0, #-548] @ 0xfffffddc │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - ldrshteq r0, [r4], -r0 │ │ │ │ + eorseq r0, r4, r0, lsl #4 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb874e0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, ip, r0, asr #31 │ │ │ │ ldrmi r4, [r6], -ip, lsl #13 │ │ │ │ strcs r4, [r0], #-2605 @ 0xfffff5d3 │ │ │ │ vfnmavc.f32 s29, s24, s30 │ │ │ │ @@ -32868,16 +32868,16 @@ │ │ │ │ ldmdavs sl, {r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, fp, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, ip, r5, lsl #2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf289bd70 │ │ │ │ - svclt 0x0000fc17 │ │ │ │ - eorseq r0, r4, r8, lsl r1 │ │ │ │ + svclt 0x0000fc97 │ │ │ │ + eorseq r0, r4, r8, lsr #4 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ ldrblt r5, [r0, #-3200]! @ 0xfffff380 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ strmi fp, [r6], -lr, lsl #1 │ │ │ │ strcs r4, [r0], #-1640 @ 0xfffff998 │ │ │ │ @@ -32923,17 +32923,17 @@ │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andlt r4, lr, r0, lsr r6 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ vqshl.s8 q2, q8, #1 │ │ │ │ - svclt 0x0000fba9 │ │ │ │ + svclt 0x0000fc29 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r0, r4, r8, lsl r0 │ │ │ │ + eorseq r0, r4, r8, lsr #2 │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ ldrblt r5, [r0, #3200]! @ 0xc80 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ @ instruction: 0x4605b091 │ │ │ │ stcls 8, cr10, [r0], #-8 │ │ │ │ tstcs r6, #3358720 @ 0x334000 │ │ │ │ @@ -32974,15 +32974,15 @@ │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andslt r4, r1, r8, lsr #12 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ vqshl.s8 q2, q8, #1 │ │ │ │ - svclt 0x0000fb43 │ │ │ │ + svclt 0x0000fbc3 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ push {r7, sl, fp, ip, lr} │ │ │ │ bl 0xfeb8151c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addslt r0, r1, r0, lsr #31 │ │ │ │ strcs r4, [r0], #-1542 @ 0xfffff9fa │ │ │ │ @@ -33021,15 +33021,15 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ ldrtmi sp, [r0], -sl, lsl #2 │ │ │ │ pop {r0, r4, ip, sp, pc} │ │ │ │ strdlt r4, [r2], -r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - blx 0xff96d02c │ │ │ │ + blx 0x196d02e │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ push {r7, sl, fp, ip, lr} │ │ │ │ bl 0xfeb80dd8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addslt r0, r2, r0, lsr #31 │ │ │ │ ldmib sp, {r0, r2, r9, sl, lr}^ │ │ │ │ @@ -33069,15 +33069,15 @@ │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andslt r4, r2, r8, lsr #12 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ vqshl.s8 q2, q8, #1 │ │ │ │ - svclt 0x0000fa85 │ │ │ │ + svclt 0x0000fb05 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb878d4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46030fd8 │ │ │ │ ldrmi r4, [r5], -sl, lsr #16 │ │ │ │ @ instruction: 0xf5a0b087 │ │ │ │ @@ -33117,18 +33117,18 @@ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x4629bd30 │ │ │ │ @ instruction: 0xf7f14668 │ │ │ │ @ instruction: 0xf89df815 │ │ │ │ @ instruction: 0xf89d4001 │ │ │ │ strb r3, [pc, r0] │ │ │ │ - blx 0x96d1ac │ │ │ │ - eorseq r0, r4, r0, lsr r2 │ │ │ │ + blx 0xfe96d1ac │ │ │ │ + eorseq r0, r4, r0, asr #6 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - ldrshteq r0, [r4], -r0 │ │ │ │ + eorseq r0, r4, r0, lsl #4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8799c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46030fd8 │ │ │ │ ldrmi r4, [r5], -fp, lsr #16 │ │ │ │ @ instruction: 0xf5a0b087 │ │ │ │ strcs r7, [r0], #-712 @ 0xfffffd38 │ │ │ │ @@ -33168,18 +33168,18 @@ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x4629bd30 │ │ │ │ @ instruction: 0xf7f04668 │ │ │ │ @ instruction: 0xf89dffaf │ │ │ │ @ instruction: 0xf89d4001 │ │ │ │ strb r3, [sp, r0] │ │ │ │ - @ instruction: 0xf9bef289 │ │ │ │ - eorseq r0, r4, r0, lsr r2 │ │ │ │ + blx 0xfed278 │ │ │ │ + eorseq r0, r4, r0, asr #6 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r0, r4, r8, lsl r1 │ │ │ │ + eorseq r0, r4, r8, lsr #4 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb87a68 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r6], r8 │ │ │ │ bmi 0xb020c8 │ │ │ │ strmi r2, [lr], -r0, lsl #6 │ │ │ │ ldmdavs r2, {r2, r6, r7, r8, r9, sl, fp} │ │ │ │ @@ -33219,19 +33219,19 @@ │ │ │ │ ldc2 7, cr15, [r4, #932]! @ 0x3a4 │ │ │ │ ldrb r4, [r9, r9, lsl #20] │ │ │ │ strbtmi r4, [r8], -r9, lsr #12 │ │ │ │ @ instruction: 0xff4af7f0 │ │ │ │ mulcc r0, sp, r8 │ │ │ │ mulmi r1, sp, r8 │ │ │ │ vqdmlsl.s q7, d25, d1[2] │ │ │ │ - svclt 0x0000f959 │ │ │ │ + svclt 0x0000f9d9 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - ldrshteq r0, [r4], -r0 │ │ │ │ - eorseq r0, r4, r0, lsr #1 │ │ │ │ - eorseq r0, r4, r0, lsr r2 │ │ │ │ + eorseq r0, r4, r0, lsl #4 │ │ │ │ + ldrhteq r0, [r4], -r0 │ │ │ │ + eorseq r0, r4, r0, asr #6 │ │ │ │ andcc r0, r1, #12416 @ 0x3080 │ │ │ │ svceq 0x00fef012 │ │ │ │ cdp 0, 0, cr13, cr7, cr14, {0} │ │ │ │ umulllt r0, r2, r0, sl │ │ │ │ bvc 0xffa2c420 │ │ │ │ blvc 0x6bf7c │ │ │ │ ldrdeq lr, [r0, -sp] │ │ │ │ @@ -33289,19 +33289,19 @@ │ │ │ │ stc2 7, cr15, [r8, #-932]! @ 0xfffffc5c │ │ │ │ ldrb r4, [r9, r9, lsl #20] │ │ │ │ strbtmi r4, [r8], -r9, lsr #12 │ │ │ │ mrc2 7, 5, pc, cr14, cr0, {7} │ │ │ │ mulcc r0, sp, r8 │ │ │ │ mulmi r1, sp, r8 │ │ │ │ vqdmlsl.s q7, d25, d1[2] │ │ │ │ - svclt 0x0000f8cd │ │ │ │ + svclt 0x0000f94d │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r0, r4, r8, lsl r1 │ │ │ │ - eorseq r0, r4, r0, lsr #1 │ │ │ │ - eorseq r0, r4, r0, lsr r2 │ │ │ │ + eorseq r0, r4, r8, lsr #4 │ │ │ │ + ldrhteq r0, [r4], -r0 │ │ │ │ + eorseq r0, r4, r0, asr #6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb87c50 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r8], r8 │ │ │ │ stcmi 6, cr4, [r8], #-44 @ 0xffffffd4 │ │ │ │ bmi 0xa422a4 │ │ │ │ stcpl 3, cr15, [sl], {195} @ 0xc3 │ │ │ │ @@ -33338,18 +33338,18 @@ │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ @ instruction: 0xf7f0a802 │ │ │ │ @ instruction: 0xf89dfe5d │ │ │ │ @ instruction: 0xf89d4009 │ │ │ │ stmdbls r1, {r3, ip, sp} │ │ │ │ vqshl.s64 q7, q0, #9 │ │ │ │ - svclt 0x0000f86b │ │ │ │ + svclt 0x0000f8eb │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r0, r4, r8, lsl r1 │ │ │ │ - ldrshteq r0, [r4], -r0 │ │ │ │ + eorseq r0, r4, r8, lsr #4 │ │ │ │ + eorseq r0, r4, r0, lsl #4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb87d10 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r8], r8 │ │ │ │ bmi 0x9b971c │ │ │ │ stmib sp, {r2, r6, r7, r8, r9, fp}^ │ │ │ │ movwls r1, #21249 @ 0x5301 │ │ │ │ @@ -33384,18 +33384,18 @@ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ stmdage r2, {r4, r8, sl, fp, ip, sp, pc} │ │ │ │ mcr2 7, 0, pc, cr0, cr0, {7} @ │ │ │ │ mulmi r9, sp, r8 │ │ │ │ mulcc r8, sp, r8 │ │ │ │ ldrb r9, [r0, r1, lsl #18] │ │ │ │ - @ instruction: 0xf80ef289 │ │ │ │ + @ instruction: 0xf88ef289 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r0, r4, r8, asr #1 │ │ │ │ - ldrshteq r0, [r4], -r0 │ │ │ │ + ldrsbteq r0, [r4], -r8 │ │ │ │ + eorseq r0, r4, r0, lsl #4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb87dc8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r8], r8 │ │ │ │ bmi 0x9f97d4 │ │ │ │ stmib sp, {r2, r6, r7, r8, r9, fp}^ │ │ │ │ movwls r1, #21249 @ 0x5301 │ │ │ │ @@ -33431,18 +33431,18 @@ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ stmdage r2, {r4, r8, sl, fp, ip, sp, pc} │ │ │ │ stc2 7, cr15, [r2, #960]! @ 0x3c0 │ │ │ │ mulmi r9, sp, r8 │ │ │ │ mulcc r8, sp, r8 │ │ │ │ strb r9, [lr, r1, lsl #18] │ │ │ │ - @ instruction: 0xffb0f288 │ │ │ │ + @ instruction: 0xf830f289 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r0, r4, r8, asr #1 │ │ │ │ - eorseq r0, r4, r8, lsl r1 │ │ │ │ + ldrsbteq r0, [r4], -r8 │ │ │ │ + eorseq r0, r4, r8, lsr #4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb87e84 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r8], r8 │ │ │ │ bmi 0x9f9890 │ │ │ │ stmib sp, {r2, r6, r7, r8, r9, sl, fp}^ │ │ │ │ movwls r1, #21249 @ 0x5301 │ │ │ │ @@ -33478,18 +33478,18 @@ │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ @ instruction: 0xf7f0a802 │ │ │ │ @ instruction: 0xf89dfd45 │ │ │ │ @ instruction: 0xf89d4009 │ │ │ │ stmdbls r1, {r3, ip, sp} │ │ │ │ vqdmlsl.s q7, d24, d3[3] │ │ │ │ - svclt 0x0000ff53 │ │ │ │ + svclt 0x0000ffd3 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - ldrshteq r0, [r4], -r0 │ │ │ │ - eorseq r0, r4, r8, asr #1 │ │ │ │ + eorseq r0, r4, r0, lsl #4 │ │ │ │ + ldrsbteq r0, [r4], -r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb87f40 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r8], r8 │ │ │ │ stcmi 6, cr4, [r8], #-44 @ 0xffffffd4 │ │ │ │ bmi 0xa42594 │ │ │ │ stcpl 3, cr15, [sl], {195} @ 0xc3 │ │ │ │ @@ -33526,18 +33526,18 @@ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ stmdage r2, {r4, r8, sl, fp, ip, sp, pc} │ │ │ │ stc2l 7, cr15, [r4], #960 @ 0x3c0 │ │ │ │ mulmi r9, sp, r8 │ │ │ │ mulcc r8, sp, r8 │ │ │ │ strb r9, [pc, r1, lsl #18] │ │ │ │ - cdp2 2, 15, cr15, cr2, cr8, {4} │ │ │ │ + @ instruction: 0xff72f288 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r0, r4, r8, lsl r1 │ │ │ │ - eorseq r0, r4, r8, asr #1 │ │ │ │ + eorseq r0, r4, r8, lsr #4 │ │ │ │ + ldrsbteq r0, [r4], -r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb88000 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xb0920fb0 │ │ │ │ @ instruction: 0xf10d4c39 │ │ │ │ stmdavs r4!, {r3, sl, fp} │ │ │ │ @ instruction: 0xf04f9411 │ │ │ │ @@ -33591,18 +33591,18 @@ │ │ │ │ @ instruction: 0xf8cd000e │ │ │ │ svclt 0x0018c024 │ │ │ │ andeq pc, r1, #66 @ 0x42 │ │ │ │ ldrb r9, [r5, r8, lsl #4] │ │ │ │ vst2.8 {d24-d25}, [r3], fp │ │ │ │ andhi r4, fp, r0, lsl #7 │ │ │ │ vqshl.s64 q7, , #8 │ │ │ │ - svclt 0x0000fe71 │ │ │ │ + svclt 0x0000fef1 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r0, r4, r8, lsl r0 │ │ │ │ - ldrshteq r0, [r4], -r0 │ │ │ │ + eorseq r0, r4, r8, lsr #2 │ │ │ │ + eorseq r0, r4, r0, lsl #4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb88104 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xb0920fb0 │ │ │ │ @ instruction: 0xf10d4c3a │ │ │ │ stmdavs r4!, {r3, sl, fp} │ │ │ │ @ instruction: 0xf04f9411 │ │ │ │ @@ -33657,18 +33657,18 @@ │ │ │ │ andeq lr, lr, r0, asr sl │ │ │ │ eorgt pc, r4, sp, asr #17 │ │ │ │ @ instruction: 0xf042bf18 │ │ │ │ andls r0, r8, #268435456 @ 0x10000000 │ │ │ │ stmdahi fp, {r1, r4, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ orrmi pc, r0, #1124073472 @ 0x43000000 │ │ │ │ ldrb r8, [r1, fp]! │ │ │ │ - stc2l 2, cr15, [ip, #544]! @ 0x220 │ │ │ │ + cdp2 2, 6, cr15, cr12, cr8, {4} │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r0, r4, r8, lsl r0 │ │ │ │ - eorseq r0, r4, r8, lsl r1 │ │ │ │ + eorseq r0, r4, r8, lsr #2 │ │ │ │ + eorseq r0, r4, r8, lsr #4 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8820c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, ip, r0, asr #31 │ │ │ │ bmi 0xac286c │ │ │ │ strmi r4, [r6], -ip, lsl #12 │ │ │ │ ldmdavs r2, {r0, r3, r5, r9, sl, lr} │ │ │ │ @@ -33707,17 +33707,17 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x4629bd70 │ │ │ │ @ instruction: 0xf7eea804 │ │ │ │ @ instruction: 0xf89dfabd │ │ │ │ bfi r3, r0, #0, #29 │ │ │ │ - stc2 2, cr15, [r8, #544] @ 0x220 │ │ │ │ + cdp2 2, 0, cr15, cr8, cr8, {4} │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - ldrshteq r0, [r4], -r0 │ │ │ │ + eorseq r0, r4, r0, lsl #4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb882d0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xb08f0fb8 │ │ │ │ ldrsbtgt pc, [r8], pc @ │ │ │ │ andcs r4, r0, r5, lsl #12 │ │ │ │ ldcls 2, cr9, [r2], {4} │ │ │ │ @@ -33759,16 +33759,16 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x4621bd30 │ │ │ │ @ instruction: 0xf7eea806 │ │ │ │ @ instruction: 0xf89dfa55 │ │ │ │ bfi r2, r8, #0, #29 │ │ │ │ - stc2 2, cr15, [r0, #-544]! @ 0xfffffde0 │ │ │ │ - eorseq r0, r4, r8, lsl r1 │ │ │ │ + stc2 2, cr15, [r0, #544]! @ 0x220 │ │ │ │ + eorseq r0, r4, r8, lsr #4 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb883a0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addslt r0, r4, r8, lsr #31 │ │ │ │ ldrdgt pc, [ip, -pc]! @ │ │ │ │ @ instruction: 0xf8dcac04 │ │ │ │ @@ -33834,24 +33834,24 @@ │ │ │ │ stmib sp, {r0, r1, r8, ip, pc}^ │ │ │ │ @ instruction: 0xf7f0230a │ │ │ │ @ instruction: 0xf89dfa7f │ │ │ │ stmdbls r3, {r0, r5, lr} │ │ │ │ stmdahi fp, {r0, r4, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ orrmi pc, r0, #1124073472 @ 0x43000000 │ │ │ │ str r8, [r9, fp]! │ │ │ │ - stc2 2, cr15, [sl], {136} @ 0x88 │ │ │ │ - @ instruction: 0x71b8f64d │ │ │ │ + stc2 2, cr15, [sl, #-544] @ 0xfffffde0 │ │ │ │ + biceq pc, r8, lr, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - sbcsvc pc, r8, sp, asr #12 │ │ │ │ + rsceq pc, r8, lr, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ rsbscs r4, pc, #3072 @ 0xc00 │ │ │ │ - stc2l 2, cr15, [r0], {83} @ 0x53 │ │ │ │ - ldrshteq r0, [r4], -r0 │ │ │ │ + stc2l 2, cr15, [r0, #-332] @ 0xfffffeb4 │ │ │ │ + eorseq r0, r4, r0, lsl #4 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq pc, r3, r0, asr ip @ │ │ │ │ + eorseq pc, r3, r0, ror #26 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb884e8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addslt r0, r4, r8, lsr #31 │ │ │ │ teqpgt r0, pc @ @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf8dcac04 │ │ │ │ @ instruction: 0xf8cdc000 │ │ │ │ @@ -33917,24 +33917,24 @@ │ │ │ │ stmib sp, {r0, r1, r8, ip, pc}^ │ │ │ │ @ instruction: 0xf7f0230a │ │ │ │ @ instruction: 0xf89df9d9 │ │ │ │ stmdbls r3, {r0, r5, lr} │ │ │ │ stmdahi fp, {r0, r1, r2, r3, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ orrmi pc, r0, #1124073472 @ 0x43000000 │ │ │ │ str r8, [r7, fp]! │ │ │ │ - blx 0xff96de2a │ │ │ │ - @ instruction: 0x71b8f64d │ │ │ │ + stc2l 2, cr15, [r4], #-544 @ 0xfffffde0 │ │ │ │ + biceq pc, r8, lr, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - sbcsvc pc, r8, sp, asr #12 │ │ │ │ + rsceq pc, r8, lr, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ rsbscs r4, pc, #3072 @ 0xc00 │ │ │ │ ldc2 2, cr15, [sl], {83} @ 0x53 │ │ │ │ - eorseq r0, r4, r8, lsl r1 │ │ │ │ + eorseq r0, r4, r8, lsr #4 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq pc, r3, r0, asr ip @ │ │ │ │ + eorseq pc, r3, r0, ror #26 │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ ldrlt r5, [r0, #-3200]! @ 0xfffff380 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ strmi fp, [r5], -fp, lsl #1 │ │ │ │ stmib sp, {r1, fp, sp, pc}^ │ │ │ │ movwcs r2, #782 @ 0x30e │ │ │ │ @@ -33978,23 +33978,23 @@ │ │ │ │ strb r3, [lr, r8] │ │ │ │ vst2.8 {d24-d25}, [r3 :128], r3 │ │ │ │ eorhi r4, r3, r0, lsl #7 │ │ │ │ strtmi lr, [r1], -r9, asr #15 │ │ │ │ @ instruction: 0xf7eea802 │ │ │ │ @ instruction: 0xf89df89f │ │ │ │ strb r3, [r0, r8] │ │ │ │ - blx 0x1aedf1e │ │ │ │ - @ instruction: 0x71b8f64d │ │ │ │ + blx 0xffaedf1e │ │ │ │ + biceq pc, r8, lr, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - sbcsvc pc, r8, sp, asr #12 │ │ │ │ + rsceq pc, r8, lr, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ rsbscs r4, pc, #2048 @ 0x800 │ │ │ │ - blx 0xfe86de62 │ │ │ │ + stc2 2, cr15, [r0], #-332 @ 0xfffffeb4 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq pc, r3, r0, asr ip @ │ │ │ │ + eorseq pc, r3, r0, ror #26 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb88724 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, ip, r0, asr #31 │ │ │ │ bmi 0xac2d84 │ │ │ │ strmi r4, [r6], -ip, lsl #12 │ │ │ │ ldmdavs r2, {r0, r3, r5, r9, sl, lr} │ │ │ │ @@ -34033,17 +34033,17 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x4629bd70 │ │ │ │ @ instruction: 0xf7eea804 │ │ │ │ @ instruction: 0xf89df831 │ │ │ │ bfi r3, r0, #0, #29 │ │ │ │ - blx 0xfff6dff8 │ │ │ │ + blx 0x1f6dffa │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - ldrshteq r0, [r4], -r0 │ │ │ │ + eorseq r0, r4, r0, lsl #4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb887e8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xb08f0fb8 │ │ │ │ ldrsbtgt pc, [r8], pc @ │ │ │ │ andcs r4, r0, r5, lsl #12 │ │ │ │ ldcls 2, cr9, [r2], {4} │ │ │ │ @@ -34085,16 +34085,16 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x4621bd30 │ │ │ │ @ instruction: 0xf7eda806 │ │ │ │ @ instruction: 0xf89dffc9 │ │ │ │ bfi r2, r8, #0, #29 │ │ │ │ - blx 0xfe56e0c8 │ │ │ │ - eorseq r0, r4, r8, lsl r1 │ │ │ │ + blx 0x56e0ca │ │ │ │ + eorseq r0, r4, r8, lsr #4 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ ldrlt r5, [r0, #-3200]! @ 0xfffff380 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r5], -r9, lsl #1 │ │ │ │ movwcs lr, #51661 @ 0xc9cd │ │ │ │ @@ -34130,17 +34130,17 @@ │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x46214770 │ │ │ │ @ instruction: 0xf7ed4668 │ │ │ │ @ instruction: 0xf89dff6f │ │ │ │ ldrb r3, [fp, r0] │ │ │ │ - blx 0xeee17c │ │ │ │ + blx 0xfeeee17c │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r0, r4, r8, lsl r0 │ │ │ │ + eorseq r0, r4, r8, lsr #2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8896c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r9], r0 @ │ │ │ │ bmi 0xc7a378 │ │ │ │ strmi r0, [sp], -r4, asr #23 │ │ │ │ movwls r9, #21250 @ 0x5302 │ │ │ │ @@ -34180,24 +34180,24 @@ │ │ │ │ stmiavc r9!, {r4, r5, r8, sl, fp, ip, sp, pc} │ │ │ │ andcs r2, r0, #671088640 @ 0x28000000 │ │ │ │ @ instruction: 0xf7e8a802 │ │ │ │ stmdacs r0, {r0, r2, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ stmdahi fp!, {r1, r2, r4, r6, r7, ip, lr, pc} │ │ │ │ tstpeq r0, #67 @ p-variant is OBSOLETE @ 0x43 │ │ │ │ ldrb r8, [r1, fp, lsr #32] │ │ │ │ - @ instruction: 0xf9d6f288 │ │ │ │ - @ instruction: 0xf64d2000 │ │ │ │ - vorr.i32 , #12 @ 0x0000000c │ │ │ │ + blx 0x15ee244 │ │ │ │ + vhadd.s8 d18, d14, d0 │ │ │ │ + vmla.f d16, d0, d0[7] │ │ │ │ blmi 0x171ce8 │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ vqsub.s16 d4, d28, d28 │ │ │ │ - svclt 0x0000f8b5 │ │ │ │ + svclt 0x0000f935 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r0, r4, r0, lsr #1 │ │ │ │ - eorseq r0, r4, r8, asr r2 │ │ │ │ + ldrhteq r0, [r4], -r0 │ │ │ │ + eorseq r0, r4, r8, ror #6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb88a50 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r9], r0 @ │ │ │ │ bmi 0xc3a45c │ │ │ │ strmi r0, [sp], -r4, asr #31 │ │ │ │ movwls r9, #21250 @ 0x5302 │ │ │ │ @@ -34237,23 +34237,23 @@ │ │ │ │ tstcs r7, #11075584 @ 0xa90000 │ │ │ │ stmdage r2, {r9, sp} │ │ │ │ cdp2 7, 1, cr15, cr4, cr8, {7} │ │ │ │ sbcsle r2, r7, r0, lsl #16 │ │ │ │ @ instruction: 0xf043882b │ │ │ │ eorhi r0, fp, r0, lsl r3 │ │ │ │ vqshl.s64 q7, q1, #8 │ │ │ │ - andcs pc, r0, r5, ror #18 │ │ │ │ - cmppvc ip, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + andcs pc, r0, r5, ror #19 │ │ │ │ + msreq (UNDEF: 108), lr │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ andls r4, r0, r4, lsl #22 │ │ │ │ adcsmi pc, ip, #64, 4 │ │ │ │ - @ instruction: 0xf844f21c │ │ │ │ + @ instruction: 0xf8c4f21c │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - ldrshteq r0, [r4], -r0 │ │ │ │ - eorseq r0, r4, r8, asr r2 │ │ │ │ + eorseq r0, r4, r0, lsl #4 │ │ │ │ + eorseq r0, r4, r8, ror #6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb88b30 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r9], r0 @ │ │ │ │ @ instruction: 0x460b4c33 │ │ │ │ @ instruction: 0x46294615 │ │ │ │ andls r4, r4, r2, lsr sl │ │ │ │ @@ -34295,24 +34295,24 @@ │ │ │ │ stmiavc r9!, {r4, r5, r8, sl, fp, ip, sp, pc} │ │ │ │ andcs r2, r0, #52, 6 @ 0xd0000000 │ │ │ │ @ instruction: 0xf7e8a802 │ │ │ │ stmdacs r0, {r0, r1, r2, r3, r4, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ stmdahi fp!, {r0, r2, r4, r6, r7, ip, lr, pc} │ │ │ │ tstpeq r0, #67 @ p-variant is OBSOLETE @ 0x43 │ │ │ │ ldrb r8, [r0, fp, lsr #32] │ │ │ │ - @ instruction: 0xf8f0f288 │ │ │ │ - @ instruction: 0xf64d2000 │ │ │ │ - vorr.i32 , #12 @ 0x0000000c │ │ │ │ + @ instruction: 0xf970f288 │ │ │ │ + vhadd.s8 d18, d14, d0 │ │ │ │ + vmla.f d16, d0, d0[7] │ │ │ │ blmi 0x171eb4 │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ - vqsub.s16 d4, d27, d28 │ │ │ │ - svclt 0x0000ffcf │ │ │ │ + vqsub.s16 d4, d28, d28 │ │ │ │ + svclt 0x0000f84f │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r0, r4, r8, lsl r1 │ │ │ │ - eorseq r0, r4, r8, asr r2 │ │ │ │ + eorseq r0, r4, r8, lsr #4 │ │ │ │ + eorseq r0, r4, r8, ror #6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb88c1c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r9], r0 @ │ │ │ │ bmi 0xc7a628 │ │ │ │ strmi r0, [sp], -r4, asr #23 │ │ │ │ movwls r9, #21250 @ 0x5302 │ │ │ │ @@ -34352,24 +34352,24 @@ │ │ │ │ stmiavc r9!, {r4, r5, r8, sl, fp, ip, sp, pc} │ │ │ │ andcs r2, r0, #469762048 @ 0x1c000000 │ │ │ │ @ instruction: 0xf7e8a802 │ │ │ │ stmdacs r0, {r0, r2, r3, r5, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ stmdahi fp!, {r1, r2, r4, r6, r7, ip, lr, pc} │ │ │ │ tstpeq r0, #67 @ p-variant is OBSOLETE @ 0x43 │ │ │ │ ldrb r8, [r1, fp, lsr #32] │ │ │ │ - @ instruction: 0xf87ef288 │ │ │ │ - @ instruction: 0xf64d2000 │ │ │ │ - vorr.i32 , #12 @ 0x0000000c │ │ │ │ + @ instruction: 0xf8fef288 │ │ │ │ + vhadd.s8 d18, d14, d0 │ │ │ │ + vmla.f d16, d0, d0[7] │ │ │ │ blmi 0x171f98 │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ vqsub.s16 d4, d27, d28 │ │ │ │ - svclt 0x0000ff5d │ │ │ │ + svclt 0x0000ffdd │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r0, r4, r8, asr #1 │ │ │ │ - eorseq r0, r4, r8, asr r2 │ │ │ │ + ldrsbteq r0, [r4], -r8 │ │ │ │ + eorseq r0, r4, r8, ror #6 │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ ldrlt r5, [r0, #-3200]! @ 0xfffff380 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ strmi fp, [r5], -fp, lsl #1 │ │ │ │ movwcs lr, #59853 @ 0xe9cd │ │ │ │ bmi 0xbba714 │ │ │ │ @@ -34409,23 +34409,23 @@ │ │ │ │ stmiavc r1!, {r4, r5, r6, r8, r9, sl, lr} │ │ │ │ stmdage r2, {r4, r5, r6, r9, sp} │ │ │ │ mrrc2 7, 14, pc, lr, cr14 @ │ │ │ │ rscle r2, r1, r0, lsl #16 │ │ │ │ @ instruction: 0xf0438823 │ │ │ │ eorhi r0, r3, r0, lsl r3 │ │ │ │ vqshl.s64 q7, q6, #8 │ │ │ │ - andcs pc, r0, sp, lsl #16 │ │ │ │ - cmppvc ip, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + andcs pc, r0, sp, lsl #17 │ │ │ │ + msreq (UNDEF: 108), lr │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ andls r4, r0, r4, lsl #22 │ │ │ │ adcsmi pc, ip, #64, 4 │ │ │ │ - mcr2 2, 7, pc, cr12, cr11, {0} @ │ │ │ │ + @ instruction: 0xff6cf21b │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r0, r4, r8, lsl r0 │ │ │ │ - eorseq r0, r4, r0, ror r2 │ │ │ │ + eorseq r0, r4, r8, lsr #2 │ │ │ │ + eorseq r0, r4, r0, lsl #7 │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ ldrlt r5, [r0, #-3200]! @ 0xfffff380 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ strmi fp, [r5], -fp, lsl #1 │ │ │ │ stmib sp, {r1, fp, sp, pc}^ │ │ │ │ movwcs r2, #782 @ 0x30e │ │ │ │ @@ -34456,34 +34456,34 @@ │ │ │ │ andlt r4, fp, r8, lsr #12 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ stmiavc r2!, {r4, r5, r6, r8, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf64f2128 │ │ │ │ - vorr.i32 d20, #0 @ 0x00000000 │ │ │ │ + vsubw.s8 , q0, d16 │ │ │ │ stmdage r2, {r0, r1, r4, r5, r8, r9} │ │ │ │ movwcc pc, #11009 @ 0x2b01 @ │ │ │ │ @ instruction: 0xf8d378a1 │ │ │ │ @ instruction: 0xf7ee22f8 │ │ │ │ stmdacs r0, {r0, r2, r3, r5, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ stmdahi r3!, {r3, r4, r6, r7, ip, lr, pc} │ │ │ │ tstpeq r0, #67 @ p-variant is OBSOLETE @ 0x43 │ │ │ │ ldrb r8, [r3, r3, lsr #32] │ │ │ │ strtmi r4, [r8], -r1, lsr #12 │ │ │ │ ldc2l 7, cr15, [r4], #964 @ 0x3c4 │ │ │ │ - vqshl.s64 q7, , #7 │ │ │ │ - mulcs r0, r7, pc @ │ │ │ │ - cmppvc ip, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + vqshl.s64 q7, , #8 │ │ │ │ + andcs pc, r0, r7, lsl r8 @ │ │ │ │ + msreq (UNDEF: 108), lr │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ andls r4, r0, r3, lsl #22 │ │ │ │ adcsmi pc, ip, #64, 4 │ │ │ │ - mrc2 2, 3, pc, cr6, cr11, {0} │ │ │ │ + mrc2 2, 7, pc, cr6, cr11, {0} │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r0, r4, r0, ror r2 │ │ │ │ + eorseq r0, r4, r0, lsl #7 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb88ec8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vldr , [pc, #256] @ 0x31dd0 │ │ │ │ addlt r7, ip, pc, lsl fp │ │ │ │ ldrmi r4, [ip], -r4, lsl #13 │ │ │ │ strmi r4, [lr], -r0, lsr #22 │ │ │ │ @@ -34510,21 +34510,21 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 57) │ │ │ │ andlt fp, ip, r0, asr #4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0xff42f287 │ │ │ │ + @ instruction: 0xffc2f287 │ │ │ │ andeq r0, r0, pc, ror r0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ @ instruction: 0xffffff80 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r0, r4, r0, lsr #1 │ │ │ │ + ldrhteq r0, [r4], -r0 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb88f6c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vldr , [pc, #256] @ 0x31e74 │ │ │ │ addlt r7, ip, r0, lsr #22 │ │ │ │ ldrmi r4, [ip], -r4, lsl #13 │ │ │ │ strmi r4, [lr], -r1, lsr #22 │ │ │ │ @@ -34551,22 +34551,22 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 57) │ │ │ │ andlt fp, ip, r0, lsl #4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - cdp2 2, 15, cr15, cr0, cr7, {4} │ │ │ │ + @ instruction: 0xff70f287 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ strdeq r7, [r0], -pc @ │ │ │ │ andeq r0, r0, r0 │ │ │ │ @ instruction: 0xffff8000 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r0, r4, r0, lsr #1 │ │ │ │ + ldrhteq r0, [r4], -r0 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb89014 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vldr , [pc, #256] @ 0x31f1c │ │ │ │ addlt r7, ip, r0, lsr #22 │ │ │ │ ldrmi r4, [ip], -r4, lsl #13 │ │ │ │ strmi r4, [lr], -r1, lsr #22 │ │ │ │ @@ -34593,22 +34593,22 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 56) │ │ │ │ tstcs r0, ip │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmvn.i32 , #7405567 @ 0x0070ffff │ │ │ │ - svclt 0x0000fe9d │ │ │ │ + svclt 0x0000ff1d │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ svcvc 0x00ffffff │ │ │ │ andeq r0, r0, r0 │ │ │ │ andhi r0, r0, r0 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r0, r4, r0, lsr #1 │ │ │ │ + ldrhteq r0, [r4], -r0 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb890bc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vldr , [pc, #256] @ 0x31fc4 │ │ │ │ addlt r7, ip, lr, lsl fp │ │ │ │ ldrmi r4, [ip], -r4, lsl #13 │ │ │ │ @ instruction: 0x460e4b1f │ │ │ │ @@ -34634,21 +34634,21 @@ │ │ │ │ blls 0x30bf88 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SP_und │ │ │ │ andcs fp, r0, #12 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - cdp2 2, 4, cr15, cr10, cr7, {4} │ │ │ │ + cdp2 2, 12, cr15, cr10, cr7, {4} │ │ │ │ @ instruction: 0xffffffff │ │ │ │ svcvc 0x00ffffff │ │ │ │ andeq r0, r0, r0 │ │ │ │ andhi r0, r0, r0 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r0, r4, r0, lsr #1 │ │ │ │ + ldrhteq r0, [r4], -r0 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8915c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vldr , [pc, #256] @ 0x32064 │ │ │ │ addlt r7, ip, r0, lsr #22 │ │ │ │ ldrmi r4, [ip], -r4, lsl #13 │ │ │ │ strmi r4, [lr], -r1, lsr #22 │ │ │ │ @@ -34675,22 +34675,22 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 57) │ │ │ │ andlt fp, ip, r0, lsl #4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - ldc2l 2, cr15, [r8, #540]! @ 0x21c │ │ │ │ + cdp2 2, 7, cr15, cr8, cr7, {4} │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ strdeq r7, [r0], -pc @ │ │ │ │ andeq r0, r0, r0 │ │ │ │ @ instruction: 0xffff8000 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - ldrshteq r0, [r4], -r0 │ │ │ │ + eorseq r0, r4, r0, lsl #4 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb89204 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vldr , [pc, #256] @ 0x3210c │ │ │ │ addlt r7, ip, r0, lsr #22 │ │ │ │ ldrmi r4, [ip], -r4, lsl #13 │ │ │ │ strmi r4, [lr], -r1, lsr #22 │ │ │ │ @@ -34717,22 +34717,22 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 56) │ │ │ │ tstcs r0, ip │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmvn.i32 , #7405567 @ 0x0070ffff │ │ │ │ - svclt 0x0000fda5 │ │ │ │ + svclt 0x0000fe25 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ svcvc 0x00ffffff │ │ │ │ andeq r0, r0, r0 │ │ │ │ andhi r0, r0, r0 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - ldrshteq r0, [r4], -r0 │ │ │ │ + eorseq r0, r4, r0, lsl #4 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb892ac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vldr , [pc, #256] @ 0x321b4 │ │ │ │ addlt r7, ip, lr, lsl fp │ │ │ │ ldrmi r4, [ip], -r4, lsl #13 │ │ │ │ @ instruction: 0x460e4b1f │ │ │ │ @@ -34758,21 +34758,21 @@ │ │ │ │ blls 0x30c178 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SP_und │ │ │ │ andcs fp, r0, #12 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - ldc2l 2, cr15, [r2, #-540] @ 0xfffffde4 │ │ │ │ + ldc2l 2, cr15, [r2, #540] @ 0x21c │ │ │ │ @ instruction: 0xffffffff │ │ │ │ svcvc 0x00ffffff │ │ │ │ andeq r0, r0, r0 │ │ │ │ andhi r0, r0, r0 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - ldrshteq r0, [r4], -r0 │ │ │ │ + eorseq r0, r4, r0, lsl #4 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8934c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, ip, r0, asr #31 │ │ │ │ blvc 0x7ad7d4 │ │ │ │ ldrmi r4, [r6], -ip, lsl #13 │ │ │ │ @ instruction: 0x461d4a1f │ │ │ │ @@ -34798,20 +34798,20 @@ │ │ │ │ blls 0x30c218 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SP_und │ │ │ │ andlt fp, ip, r0, lsl #4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ - stc2 2, cr15, [r2, #-540] @ 0xfffffde4 │ │ │ │ + stc2 2, cr15, [r2, #540] @ 0x21c │ │ │ │ strdeq r7, [r0], -pc @ │ │ │ │ andeq r0, r0, r0 │ │ │ │ @ instruction: 0xffff8000 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ - eorseq r0, r4, r8, lsl r1 │ │ │ │ + eorseq r0, r4, r8, lsr #4 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb893ec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, ip, r0, asr #31 │ │ │ │ blvc 0x7ad874 │ │ │ │ ldrmi r4, [r6], -ip, lsl #13 │ │ │ │ @@ -34838,20 +34838,20 @@ │ │ │ │ blls 0x30c2b8 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, LR_und │ │ │ │ tstcs r0, ip │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ vmvn.i32 , #7405567 @ 0x0070ffff │ │ │ │ - svclt 0x0000fcb3 │ │ │ │ + svclt 0x0000fd33 │ │ │ │ svcvc 0x00ffffff │ │ │ │ andeq r0, r0, r0 │ │ │ │ andhi r0, r0, r0 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ - eorseq r0, r4, r8, lsl r1 │ │ │ │ + eorseq r0, r4, r8, lsr #4 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8948c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, ip, r0, asr #31 │ │ │ │ blvc 0x7ad914 │ │ │ │ ldrmi r4, [r6], -ip, lsl #13 │ │ │ │ @@ -34877,21 +34877,21 @@ │ │ │ │ blmi 0x3b0b08 │ │ │ │ blls 0x30c358 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SP_abt │ │ │ │ andcs fp, r0, #12 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ - stc2l 2, cr15, [r4], #-540 @ 0xfffffde4 │ │ │ │ + stc2l 2, cr15, [r4], #540 @ 0x21c │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ svcvc 0x00ffffff │ │ │ │ andeq r0, r0, r0 │ │ │ │ andhi r0, r0, r0 │ │ │ │ - eorseq r0, r4, r8, lsl r1 │ │ │ │ + eorseq r0, r4, r8, lsr #4 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8952c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vldr , [pc, #256] @ 0x32434 │ │ │ │ addlt r7, ip, r0, lsr #22 │ │ │ │ ldrmi r4, [ip], -r4, lsl #13 │ │ │ │ @@ -34926,15 +34926,15 @@ │ │ │ │ ldc2 2, cr15, [r0], {135} @ 0x87 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ andeq r0, r0, pc, ror r0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ @ instruction: 0xffffff80 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r0, r4, r8, asr #1 │ │ │ │ + ldrsbteq r0, [r4], -r8 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb895d4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vldr , [pc, #256] @ 0x324dc │ │ │ │ addlt r7, ip, r0, lsr #22 │ │ │ │ ldrmi r4, [ip], -r4, lsl #13 │ │ │ │ strmi r4, [lr], -r1, lsr #22 │ │ │ │ @@ -34961,22 +34961,22 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 57) │ │ │ │ andlt fp, ip, r0, lsl #4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - blx 0xfef6ee76 │ │ │ │ + ldc2 2, cr15, [ip], #-540 @ 0xfffffde4 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ strdeq r7, [r0], -pc @ │ │ │ │ andeq r0, r0, r0 │ │ │ │ @ instruction: 0xffff8000 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r0, r4, r8, asr #1 │ │ │ │ + ldrsbteq r0, [r4], -r8 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8967c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vldr , [pc, #256] @ 0x32584 │ │ │ │ addlt r7, ip, r0, lsr #22 │ │ │ │ ldrmi r4, [ip], -r4, lsl #13 │ │ │ │ strmi r4, [lr], -r1, lsr #22 │ │ │ │ @@ -35003,22 +35003,22 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 56) │ │ │ │ tstcs r0, ip │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmvn.i32 , #7405567 @ 0x0070ffff │ │ │ │ - svclt 0x0000fb69 │ │ │ │ + svclt 0x0000fbe9 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ svcvc 0x00ffffff │ │ │ │ andeq r0, r0, r0 │ │ │ │ andhi r0, r0, r0 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r0, r4, r8, asr #1 │ │ │ │ + ldrsbteq r0, [r4], -r8 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb89724 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vldr , [pc, #256] @ 0x3262c │ │ │ │ addlt r7, ip, lr, lsl fp │ │ │ │ ldrmi r4, [ip], -r4, lsl #13 │ │ │ │ @ instruction: 0x460e4b1f │ │ │ │ @@ -35044,21 +35044,21 @@ │ │ │ │ blls 0x30c5f0 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SP_und │ │ │ │ andcs fp, r0, #12 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - blx 0x5eefc2 │ │ │ │ + blx 0xfe5eefc2 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ svcvc 0x00ffffff │ │ │ │ andeq r0, r0, r0 │ │ │ │ andhi r0, r0, r0 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r0, r4, r8, asr #1 │ │ │ │ + ldrsbteq r0, [r4], -r8 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb897c4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 0x8364cc │ │ │ │ strmi fp, [r3], -ip, lsl #1 │ │ │ │ ldmdavs r2, {r1, r2, r3, r7, fp, ip, sp, lr} │ │ │ │ @ instruction: 0xf04f920b │ │ │ │ @@ -35086,17 +35086,17 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ sublt sp, r0, #1073741826 @ 0x40000002 │ │ │ │ tstcs r0, ip │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmvn.i32 , #7405567 @ 0x0070ffff │ │ │ │ - svclt 0x0000fac3 │ │ │ │ + svclt 0x0000fb43 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r0, r4, r0, lsr #1 │ │ │ │ + ldrhteq r0, [r4], -r0 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8985c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 0x876564 │ │ │ │ strmi fp, [r3], -ip, lsl #1 │ │ │ │ ldmdavs r2, {r1, r2, r3, r7, fp, ip, sp, lr} │ │ │ │ @ instruction: 0xf04f920b │ │ │ │ @@ -35125,17 +35125,17 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 57) │ │ │ │ andlt fp, ip, r0, lsl #4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - blx 0x1d6f104 │ │ │ │ + blx 0xffd6f104 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r0, r4, r0, lsr #1 │ │ │ │ + ldrhteq r0, [r4], -r0 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb898f8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 0x836600 │ │ │ │ strmi fp, [r3], -ip, lsl #1 │ │ │ │ ldmdavs r2, {r1, r2, r3, r7, fp, ip, sp, lr} │ │ │ │ @ instruction: 0xf04f920b │ │ │ │ @@ -35163,17 +35163,17 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 56) │ │ │ │ tstcs r0, ip │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmvn.i32 , #7405567 @ 0x0070ffff │ │ │ │ - svclt 0x0000fa29 │ │ │ │ + svclt 0x0000faa9 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r0, r4, r0, lsr #1 │ │ │ │ + ldrhteq r0, [r4], -r0 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb89990 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 0x7f6698 │ │ │ │ strmi fp, [r3], -ip, lsl #1 │ │ │ │ ldmdavs r2, {r1, r2, r3, r7, fp, ip, sp, lr} │ │ │ │ @ instruction: 0xf04f920b │ │ │ │ @@ -35200,17 +35200,17 @@ │ │ │ │ blls 0x30c860 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SP_und │ │ │ │ andcs fp, r0, #12 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0xf9def287 │ │ │ │ + blx 0x17ef230 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r0, r4, r0, lsr #1 │ │ │ │ + ldrhteq r0, [r4], -r0 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb89a24 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 0x87672c │ │ │ │ strmi fp, [r3], -ip, lsl #1 │ │ │ │ ldmdavs r2, {r1, r2, r3, r7, fp, ip, sp, lr} │ │ │ │ @ instruction: 0xf04f920b │ │ │ │ @@ -35239,17 +35239,17 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 57) │ │ │ │ andlt fp, ip, r0, lsl #4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0xf990f287 │ │ │ │ + blx 0x46f2cc │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - ldrshteq r0, [r4], -r0 │ │ │ │ + eorseq r0, r4, r0, lsl #4 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb89ac0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 0x8367c8 │ │ │ │ strmi fp, [r3], -ip, lsl #1 │ │ │ │ ldmdavs r2, {r1, r2, r3, r7, fp, ip, sp, lr} │ │ │ │ @ instruction: 0xf04f920b │ │ │ │ @@ -35277,17 +35277,17 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 56) │ │ │ │ tstcs r0, ip │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmvn.i32 , #7405567 @ 0x0070ffff │ │ │ │ - svclt 0x0000f945 │ │ │ │ + svclt 0x0000f9c5 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - ldrshteq r0, [r4], -r0 │ │ │ │ + eorseq r0, r4, r0, lsl #4 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb89b58 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 0x7f6860 │ │ │ │ strmi fp, [r3], -ip, lsl #1 │ │ │ │ ldmdavs r2, {r1, r2, r3, r7, fp, ip, sp, lr} │ │ │ │ @ instruction: 0xf04f920b │ │ │ │ @@ -35314,17 +35314,17 @@ │ │ │ │ blls 0x30ca28 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SP_und │ │ │ │ andcs fp, r0, #12 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0xf8faf287 │ │ │ │ + @ instruction: 0xf97af287 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - ldrshteq r0, [r4], -r0 │ │ │ │ + eorseq r0, r4, r0, lsl #4 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb89bec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, ip, r0, asr #31 │ │ │ │ strcs r4, [r0, #-1556] @ 0xfffff9ec │ │ │ │ bmi 0x844228 │ │ │ │ strls r4, [r6, #-1569] @ 0xfffff9df │ │ │ │ @@ -35354,16 +35354,16 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r0, #1073741826 @ 0x40000002 │ │ │ │ tstcs r0, ip │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmvn.i32 , #7405567 @ 0x0070ffff │ │ │ │ - svclt 0x0000f8ab │ │ │ │ - eorseq r0, r4, r8, lsl r1 │ │ │ │ + svclt 0x0000f92b │ │ │ │ + eorseq r0, r4, r8, lsr #4 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb89c8c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, ip, r0, asr #31 │ │ │ │ strcs r4, [r0, #-1556] @ 0xfffff9ec │ │ │ │ bmi 0x7c42c8 │ │ │ │ @@ -35392,16 +35392,16 @@ │ │ │ │ subsmi r9, sl, fp, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, ip, r8, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0xf85ef287 │ │ │ │ - eorseq r0, r4, r8, lsl r1 │ │ │ │ + @ instruction: 0xf8def287 │ │ │ │ + eorseq r0, r4, r8, lsr #4 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb89d24 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, ip, r0, asr #31 │ │ │ │ strcs r4, [r0, #-1556] @ 0xfffff9ec │ │ │ │ bmi 0x7c4360 │ │ │ │ @@ -35430,16 +35430,16 @@ │ │ │ │ subsmi r9, sl, fp, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, ip, r7, lsl #2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmvn.i32 , #7405567 @ 0x0070ffff │ │ │ │ - svclt 0x0000f813 │ │ │ │ - eorseq r0, r4, r8, lsl r1 │ │ │ │ + svclt 0x0000f893 │ │ │ │ + eorseq r0, r4, r8, lsr #4 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb89dbc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addslt r0, r4, r0, lsr #31 │ │ │ │ @ instruction: 0xf10d4c23 │ │ │ │ @ instruction: 0xf10d0c10 │ │ │ │ @@ -35472,17 +35472,17 @@ │ │ │ │ ldmdavs sl, {r0, r1, r2, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r3, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andslt sp, r4, r6, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0xffbef286 │ │ │ │ + @ instruction: 0xf83ef287 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r0, r4, r8, lsl r0 │ │ │ │ + eorseq r0, r4, r8, lsr #2 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb89e64 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addslt r0, r4, r0, lsr #31 │ │ │ │ @ instruction: 0xf10d4c23 │ │ │ │ @ instruction: 0xf10d0c10 │ │ │ │ stmdavs r4!, {r5, r9, sl, fp} │ │ │ │ @@ -35514,17 +35514,17 @@ │ │ │ │ ldmdavs sl, {r0, r1, r2, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r3, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andslt sp, r4, r5, lsl #2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ vmvn.i32 , #6356991 @ 0x0060ffff │ │ │ │ - svclt 0x0000ff6b │ │ │ │ + svclt 0x0000ffeb │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r0, r4, r8, lsl r0 │ │ │ │ + eorseq r0, r4, r8, lsr #2 │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ ldrlt r5, [r0, #-3200] @ 0xfffff380 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strmi fp, [r4], -r6, lsl #1 │ │ │ │ @ instruction: 0xf8dd4815 │ │ │ │ stmib sp, {r4, r5, lr, pc}^ │ │ │ │ @@ -35543,15 +35543,15 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ strtmi sp, [r0], -sl, lsl #2 │ │ │ │ pop {r1, r2, ip, sp, pc} │ │ │ │ andlt r4, r2, r0, lsl r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - @ instruction: 0xff30f286 │ │ │ │ + @ instruction: 0xffb0f286 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb89f7c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xb0920fb0 │ │ │ │ @ instruction: 0xf10d4c31 │ │ │ │ stmdavs r4!, {r3, r4, sl, fp} │ │ │ │ @@ -35592,23 +35592,23 @@ │ │ │ │ @ instruction: 0xf06f3029 │ │ │ │ andls r4, ip, #0, 6 │ │ │ │ vcgt.u8 d25, d2, d11 │ │ │ │ andls r0, sp, r0, lsl #6 │ │ │ │ movwcc lr, #59853 @ 0xe9cd │ │ │ │ @ instruction: 0xf88d2305 │ │ │ │ strb r3, [r7, r8, lsr #32] │ │ │ │ - cdp2 2, 12, cr15, cr14, cr6, {4} │ │ │ │ - @ instruction: 0x71b8f64d │ │ │ │ + @ instruction: 0xff4ef286 │ │ │ │ + biceq pc, r8, lr, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - sbcsvc pc, r8, sp, asr #12 │ │ │ │ + rsceq pc, r8, lr, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ rsbscs r4, pc, #2048 @ 0x800 │ │ │ │ - @ instruction: 0xff04f251 │ │ │ │ + @ instruction: 0xff84f251 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq pc, r3, r0, asr ip @ │ │ │ │ + eorseq pc, r3, r0, ror #26 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8a05c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xb0920fb0 │ │ │ │ @ instruction: 0xf10d4c31 │ │ │ │ stmdavs r4!, {r3, r4, sl, fp} │ │ │ │ @ instruction: 0xf04f9411 │ │ │ │ @@ -35648,23 +35648,23 @@ │ │ │ │ movwmi pc, #111 @ 0x6f @ │ │ │ │ movwls r9, #45580 @ 0xb20c │ │ │ │ movweq pc, #834 @ 0x342 @ │ │ │ │ stmib sp, {r0, r2, r3, ip, pc}^ │ │ │ │ movwcs r3, #21262 @ 0x530e │ │ │ │ eorcc pc, r8, sp, lsl #17 │ │ │ │ vqdmlsl.s q7, d22, d0[2] │ │ │ │ - @ instruction: 0xf64dfe5f │ │ │ │ - vsra.s64 d23, d24, #64 │ │ │ │ - @ instruction: 0xf64d012e │ │ │ │ - vshr.s64 , q4, #64 │ │ │ │ + @ instruction: 0xf24efedf │ │ │ │ + vmla.f d16, d16, d0[2] │ │ │ │ + vrhadd.s8 d16, d14, d30 │ │ │ │ + vmla.i d16, d16, d0[6] │ │ │ │ blmi 0xf2fdc │ │ │ │ vqsub.s16 q9, , │ │ │ │ - svclt 0x0000fe95 │ │ │ │ + svclt 0x0000ff15 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq pc, r3, r0, asr ip @ │ │ │ │ + eorseq pc, r3, r0, ror #26 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8a13c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, lr, r0, asr #31 │ │ │ │ bmi 0x8fbf48 │ │ │ │ ldc 6, cr4, [pc, #12] @ 0x32f58 │ │ │ │ stmdage r8, {r1, r2, r3, r4, r8, r9, fp, ip, sp, lr} │ │ │ │ @@ -35691,22 +35691,22 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r0, #1073741826 @ 0x40000002 │ │ │ │ tstcs r0, lr │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmov.i32 d11, #6356991 @ 0x0060ffff │ │ │ │ - svclt 0x0000fe09 │ │ │ │ + svclt 0x0000fe89 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ strdeq r7, [r0], -pc @ │ │ │ │ andeq r0, r0, r0 │ │ │ │ @ instruction: 0xffff8000 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r0, r4, r0, lsr #1 │ │ │ │ + ldrhteq r0, [r4], -r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8a1e4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, lr, r0, asr #31 │ │ │ │ bmi 0x87bff0 │ │ │ │ ldc 6, cr4, [pc, #12] @ 0x33000 │ │ │ │ stmdage r8, {r2, r3, r4, r8, r9, fp, ip, sp, lr} │ │ │ │ @@ -35732,21 +35732,21 @@ │ │ │ │ subsmi r9, sl, sp, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, lr, r8, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - ldc2 2, cr15, [r6, #536]! @ 0x218 │ │ │ │ + cdp2 2, 3, cr15, cr6, cr6, {4} │ │ │ │ svcvc 0x00ffffff │ │ │ │ andeq r0, r0, r0 │ │ │ │ andhi r0, r0, r0 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r0, r4, r0, lsr #1 │ │ │ │ + ldrhteq r0, [r4], -r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8a284 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, lr, r0, asr #31 │ │ │ │ bmi 0x87c090 │ │ │ │ ldc 6, cr4, [pc, #12] @ 0x330a0 │ │ │ │ stmdage r8, {r2, r3, r4, r8, r9, fp, ip, sp, lr} │ │ │ │ @@ -35772,21 +35772,21 @@ │ │ │ │ subsmi r9, sl, sp, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, lr, r7, lsl #2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmov.i32 d11, #6356991 @ 0x0060ffff │ │ │ │ - svclt 0x0000fd67 │ │ │ │ + svclt 0x0000fde7 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ svcvc 0x00ffffff │ │ │ │ andeq r0, r0, r0 │ │ │ │ andhi r0, r0, r0 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r0, r4, r0, lsr #1 │ │ │ │ + ldrhteq r0, [r4], -r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8a324 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, lr, r0, asr #31 │ │ │ │ bmi 0x8fc130 │ │ │ │ ldc 6, cr4, [pc, #12] @ 0x33140 │ │ │ │ stmdage r8, {r1, r2, r3, r4, r8, r9, fp, ip, sp, lr} │ │ │ │ @@ -35813,22 +35813,22 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r0, #1073741826 @ 0x40000002 │ │ │ │ tstcs r0, lr │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmov.i32 d11, #6356991 @ 0x0060ffff │ │ │ │ - svclt 0x0000fd15 │ │ │ │ + svclt 0x0000fd95 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ strdeq r7, [r0], -pc @ │ │ │ │ andeq r0, r0, r0 │ │ │ │ @ instruction: 0xffff8000 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - ldrshteq r0, [r4], -r0 │ │ │ │ + eorseq r0, r4, r0, lsl #4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8a3cc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, lr, r0, asr #31 │ │ │ │ bmi 0x87c1d8 │ │ │ │ ldc 6, cr4, [pc, #12] @ 0x331e8 │ │ │ │ stmdage r8, {r2, r3, r4, r8, r9, fp, ip, sp, lr} │ │ │ │ @@ -35854,21 +35854,21 @@ │ │ │ │ subsmi r9, sl, sp, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, lr, r8, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - stc2l 2, cr15, [r2], {134} @ 0x86 │ │ │ │ + stc2l 2, cr15, [r2, #-536] @ 0xfffffde8 │ │ │ │ svcvc 0x00ffffff │ │ │ │ andeq r0, r0, r0 │ │ │ │ andhi r0, r0, r0 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - ldrshteq r0, [r4], -r0 │ │ │ │ + eorseq r0, r4, r0, lsl #4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8a46c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, lr, r0, asr #31 │ │ │ │ bmi 0x87c278 │ │ │ │ ldc 6, cr4, [pc, #12] @ 0x33288 │ │ │ │ stmdage r8, {r2, r3, r4, r8, r9, fp, ip, sp, lr} │ │ │ │ @@ -35894,21 +35894,21 @@ │ │ │ │ subsmi r9, sl, sp, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, lr, r7, lsl #2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmov.i32 d11, #6356991 @ 0x0060ffff │ │ │ │ - svclt 0x0000fc73 │ │ │ │ + svclt 0x0000fcf3 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ svcvc 0x00ffffff │ │ │ │ andeq r0, r0, r0 │ │ │ │ andhi r0, r0, r0 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - ldrshteq r0, [r4], -r0 │ │ │ │ + eorseq r0, r4, r0, lsl #4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8a50c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, lr, r0, asr #31 │ │ │ │ ldc 6, cr4, [pc, #44] @ 0x33344 │ │ │ │ @ instruction: 0x46117b1f │ │ │ │ strcs r4, [r0], #-2593 @ 0xfffff5df │ │ │ │ @@ -35935,21 +35935,21 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 57) │ │ │ │ andlt fp, lr, r0, lsl #4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - stc2 2, cr15, [r0], #-536 @ 0xfffffde8 │ │ │ │ + stc2 2, cr15, [r0], #536 @ 0x218 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ strdeq r7, [r0], -pc @ │ │ │ │ andeq r0, r0, r0 │ │ │ │ @ instruction: 0xffff8000 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ - eorseq r0, r4, r8, lsl r1 │ │ │ │ + eorseq r0, r4, r8, lsr #4 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8a5b4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, lr, r0, asr #31 │ │ │ │ ldc 6, cr4, [pc, #44] @ 0x333ec │ │ │ │ @ instruction: 0x46117b1f │ │ │ │ @@ -35977,21 +35977,21 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 56) │ │ │ │ tstcs r0, lr │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmov.i32 d11, #6356991 @ 0x0060ffff │ │ │ │ - svclt 0x0000fbcd │ │ │ │ + svclt 0x0000fc4d │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ svcvc 0x00ffffff │ │ │ │ andeq r0, r0, r0 │ │ │ │ andhi r0, r0, r0 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ - eorseq r0, r4, r8, lsl r1 │ │ │ │ + eorseq r0, r4, r8, lsr #4 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8a65c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, lr, r0, asr #31 │ │ │ │ ldc 6, cr4, [pc, #44] @ 0x33494 │ │ │ │ @ instruction: 0x46117b1d │ │ │ │ @@ -36018,20 +36018,20 @@ │ │ │ │ blls 0x38d528 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SP_und │ │ │ │ andcs fp, r0, #14 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - blx 0x1eefef6 │ │ │ │ + blx 0xffeefef6 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ svcvc 0x00ffffff │ │ │ │ andeq r0, r0, r0 │ │ │ │ andhi r0, r0, r0 │ │ │ │ - eorseq r0, r4, r8, lsl r1 │ │ │ │ + eorseq r0, r4, r8, lsr #4 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8a6fc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addslt r0, r4, r8, lsr #31 │ │ │ │ @ instruction: 0xf10d4c23 │ │ │ │ @ instruction: 0xf10d0c10 │ │ │ │ @@ -36064,17 +36064,17 @@ │ │ │ │ blls 0x50d5e0 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, LR_und │ │ │ │ tstcs r0, r4, lsl r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ vmov.i32 d11, #6356991 @ 0x0060ffff │ │ │ │ - svclt 0x0000fb1f │ │ │ │ + svclt 0x0000fb9f │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r0, r4, r8, lsl r0 │ │ │ │ + eorseq r0, r4, r8, lsr #2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8a7a4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addslt r0, r4, r8, lsr #31 │ │ │ │ @ instruction: 0xf10d4c22 │ │ │ │ @ instruction: 0xf10d0c10 │ │ │ │ stmdavs r4!, {r5, r9, sl, fp} │ │ │ │ @@ -36105,17 +36105,17 @@ │ │ │ │ blmi 0x231a50 │ │ │ │ blls 0x50d688 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SP_abt │ │ │ │ andcs fp, r0, #20 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - blx 0xff370050 │ │ │ │ + blx 0x1370052 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r0, r4, r8, lsl r0 │ │ │ │ + eorseq r0, r4, r8, lsr #2 │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ ldrlt r5, [r0, #-3200] @ 0xfffff380 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strmi fp, [r4], -r6, lsl #1 │ │ │ │ movwcs lr, #35277 @ 0x89cd │ │ │ │ ldmib sp, {r0, r1, r8, r9, sp}^ │ │ │ │ @@ -36132,15 +36132,15 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ strtmi sp, [r0], -sl, lsl #2 │ │ │ │ pop {r1, r2, ip, sp, pc} │ │ │ │ andlt r4, r2, r0, lsl r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - blx 0xfe5f00bc │ │ │ │ + blx 0x5f00be │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8a8b0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xb0900fb8 │ │ │ │ @ instruction: 0xf10d4c30 │ │ │ │ stmdavs r4!, {r4, sl, fp} │ │ │ │ @@ -36180,23 +36180,23 @@ │ │ │ │ tstcs r5, sl, lsl #4 │ │ │ │ @ instruction: 0xf88d930b │ │ │ │ @ instruction: 0xf06f1020 │ │ │ │ movwls r4, #37632 @ 0x9300 │ │ │ │ movweq pc, #834 @ 0x342 @ │ │ │ │ movwcc lr, #51661 @ 0xc9cd │ │ │ │ vqdmlsl.s q7, d22, d3[1] │ │ │ │ - @ instruction: 0xf64dfa37 │ │ │ │ - vsra.s64 d23, d24, #64 │ │ │ │ - @ instruction: 0xf64d012e │ │ │ │ - vshr.s64 , q4, #64 │ │ │ │ + vpmin.s8 d31, d30, d23 │ │ │ │ + vmla.f d16, d16, d0[2] │ │ │ │ + vrhadd.s8 d16, d14, d30 │ │ │ │ + vmla.i d16, d16, d0[6] │ │ │ │ blmi 0xf382c │ │ │ │ vqsub.s16 q9, , │ │ │ │ - svclt 0x0000fa6d │ │ │ │ + svclt 0x0000faed │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq pc, r3, r0, asr ip @ │ │ │ │ + eorseq pc, r3, r0, ror #26 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8a98c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xb0900fb8 │ │ │ │ @ instruction: 0xf10d4c2f │ │ │ │ stmdavs r4!, {r4, sl, fp} │ │ │ │ @ instruction: 0xf04f940f │ │ │ │ @@ -36234,23 +36234,23 @@ │ │ │ │ andls r4, sl, #738197504 @ 0x2c000000 │ │ │ │ movwls r2, #45317 @ 0xb105 │ │ │ │ eorne pc, r0, sp, lsl #17 │ │ │ │ movwmi pc, #111 @ 0x6f @ │ │ │ │ vcgt.u8 d25, d2, d9 │ │ │ │ stmib sp, {r8, r9}^ │ │ │ │ strb r3, [r8, ip, lsl #6] │ │ │ │ - @ instruction: 0xf9caf286 │ │ │ │ - @ instruction: 0x71b8f64d │ │ │ │ + blx 0x12f0254 │ │ │ │ + biceq pc, r8, lr, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - sbcsvc pc, r8, sp, asr #12 │ │ │ │ + rsceq pc, r8, lr, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ rsbscs r4, pc, #2048 @ 0x800 │ │ │ │ - blx 0x70198 │ │ │ │ + blx 0xfe070198 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq pc, r3, r0, asr ip @ │ │ │ │ + eorseq pc, r3, r0, ror #26 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8aa64 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 0x83776c │ │ │ │ strmi fp, [r3], -ip, lsl #1 │ │ │ │ ldmdavs r2, {r1, r2, r3, r7, fp, ip, sp, lr} │ │ │ │ @ instruction: 0xf04f920b │ │ │ │ @@ -36278,17 +36278,17 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ sublt sp, r0, #1073741826 @ 0x40000002 │ │ │ │ tstcs r0, ip │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmvn.i32 , #6356991 @ 0x0060ffff │ │ │ │ - svclt 0x0000f973 │ │ │ │ + svclt 0x0000f9f3 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r0, r4, r8, asr #1 │ │ │ │ + ldrsbteq r0, [r4], -r8 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8aafc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 0x877804 │ │ │ │ strmi fp, [r3], -ip, lsl #1 │ │ │ │ ldmdavs r2, {r1, r2, r3, r7, fp, ip, sp, lr} │ │ │ │ @ instruction: 0xf04f920b │ │ │ │ @@ -36317,17 +36317,17 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 57) │ │ │ │ andlt fp, ip, r0, lsl #4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0xf924f286 │ │ │ │ + @ instruction: 0xf9a4f286 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r0, r4, r8, asr #1 │ │ │ │ + ldrsbteq r0, [r4], -r8 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8ab98 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 0x8378a0 │ │ │ │ strmi fp, [r3], -ip, lsl #1 │ │ │ │ ldmdavs r2, {r1, r2, r3, r7, fp, ip, sp, lr} │ │ │ │ @ instruction: 0xf04f920b │ │ │ │ @@ -36355,17 +36355,17 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 56) │ │ │ │ tstcs r0, ip │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmvn.i32 , #6356991 @ 0x0060ffff │ │ │ │ - svclt 0x0000f8d9 │ │ │ │ + svclt 0x0000f959 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r0, r4, r8, asr #1 │ │ │ │ + ldrsbteq r0, [r4], -r8 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8ac30 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 0x7f7938 │ │ │ │ strmi fp, [r3], -ip, lsl #1 │ │ │ │ ldmdavs r2, {r1, r2, r3, r7, fp, ip, sp, lr} │ │ │ │ @ instruction: 0xf04f920b │ │ │ │ @@ -36392,17 +36392,17 @@ │ │ │ │ blls 0x30db00 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SP_und │ │ │ │ andcs fp, r0, #12 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0xf88ef286 │ │ │ │ + @ instruction: 0xf90ef286 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r0, r4, r8, asr #1 │ │ │ │ + ldrsbteq r0, [r4], -r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8acc4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, lr, r0, asr #31 │ │ │ │ bmi 0x8fcad0 │ │ │ │ ldc 6, cr4, [pc, #12] @ 0x33ae0 │ │ │ │ stmdage r8, {r1, r2, r3, r4, r8, r9, fp, ip, sp, lr} │ │ │ │ @@ -36429,22 +36429,22 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ sublt sp, r0, #1073741826 @ 0x40000002 │ │ │ │ tstcs r0, lr │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmov.i32 d11, #6356991 @ 0x0060ffff │ │ │ │ - svclt 0x0000f845 │ │ │ │ + svclt 0x0000f8c5 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ andeq r0, r0, pc, ror r0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ @ instruction: 0xffffff80 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r0, r4, r8, asr #1 │ │ │ │ + ldrsbteq r0, [r4], -r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8ad6c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, lr, r0, asr #31 │ │ │ │ bmi 0x8fcb78 │ │ │ │ ldc 6, cr4, [pc, #12] @ 0x33b88 │ │ │ │ stmdage r8, {r1, r2, r3, r4, r8, r9, fp, ip, sp, lr} │ │ │ │ @@ -36470,23 +36470,23 @@ │ │ │ │ subsmi r9, sl, sp, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r0, #1073741826 @ 0x40000002 │ │ │ │ tstcs r0, lr │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ - vmov.i32 d11, #5308415 @ 0x0050ffff │ │ │ │ - svclt 0x0000fff1 │ │ │ │ + vmov.i32 d11, #6356991 @ 0x0060ffff │ │ │ │ + svclt 0x0000f871 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ strdeq r7, [r0], -pc @ │ │ │ │ andeq r0, r0, r0 │ │ │ │ @ instruction: 0xffff8000 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r0, r4, r8, asr #1 │ │ │ │ + ldrsbteq r0, [r4], -r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8ae14 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, lr, r0, asr #31 │ │ │ │ bmi 0x87cc20 │ │ │ │ ldc 6, cr4, [pc, #12] @ 0x33c30 │ │ │ │ stmdage r8, {r2, r3, r4, r8, r9, fp, ip, sp, lr} │ │ │ │ @@ -36512,21 +36512,21 @@ │ │ │ │ subsmi r9, sl, sp, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, lr, r8, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0xff9ef285 │ │ │ │ + @ instruction: 0xf81ef286 │ │ │ │ svcvc 0x00ffffff │ │ │ │ andeq r0, r0, r0 │ │ │ │ andhi r0, r0, r0 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r0, r4, r8, asr #1 │ │ │ │ + ldrsbteq r0, [r4], -r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8aeb4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, lr, r0, asr #31 │ │ │ │ bmi 0x87ccc0 │ │ │ │ ldc 6, cr4, [pc, #12] @ 0x33cd0 │ │ │ │ stmdage r8, {r2, r3, r4, r8, r9, fp, ip, sp, lr} │ │ │ │ @@ -36552,21 +36552,21 @@ │ │ │ │ subsmi r9, sl, sp, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, lr, r7, lsl #2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmov.i32 d11, #5308415 @ 0x0050ffff │ │ │ │ - svclt 0x0000ff4f │ │ │ │ + svclt 0x0000ffcf │ │ │ │ @ instruction: 0xffffffff │ │ │ │ svcvc 0x00ffffff │ │ │ │ andeq r0, r0, r0 │ │ │ │ andhi r0, r0, r0 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r0, r4, r8, asr #1 │ │ │ │ + ldrsbteq r0, [r4], -r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8af54 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r8], r8 │ │ │ │ ldrmi r4, [r4], -ip, lsl #13 │ │ │ │ bmi 0x6855c8 │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @@ -36589,16 +36589,16 @@ │ │ │ │ ldmdavs sl, {r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r7, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r8, r6, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0xff04f285 │ │ │ │ - eorseq r0, r4, r8, lsl r1 │ │ │ │ + @ instruction: 0xff84f285 │ │ │ │ + eorseq r0, r4, r8, lsr #4 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8afd8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r8], r8 │ │ │ │ ldrmi r4, [r4], -ip, lsl #13 │ │ │ │ bmi 0x68564c │ │ │ │ @@ -36622,16 +36622,16 @@ │ │ │ │ ldmdavs sl, {r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r7, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r8, r5, lsl #2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ vmov.i32 d11, #5308415 @ 0x0050ffff │ │ │ │ - svclt 0x0000fec3 │ │ │ │ - eorseq r0, r4, r8, lsl r1 │ │ │ │ + svclt 0x0000ff43 │ │ │ │ + eorseq r0, r4, r8, lsr #4 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8b05c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vldr , [pc, #288] @ 0x33f84 │ │ │ │ addlt r7, sl, lr, lsl fp │ │ │ │ ldrmi r4, [ip], -r4, lsl #13 │ │ │ │ @@ -36657,20 +36657,20 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 57) │ │ │ │ andlt fp, sl, r0, asr #5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - cdp2 2, 7, cr15, cr12, cr5, {4} │ │ │ │ + cdp2 2, 15, cr15, cr12, cr5, {4} │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ strdeq r0, [r0], -pc @ │ │ │ │ andeq r0, r0, r0 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r0, r4, r0, lsr #1 │ │ │ │ + ldrhteq r0, [r4], -r0 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8b0f4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vldr , [pc, #288] @ 0x3401c │ │ │ │ addlt r7, sl, lr, lsl fp │ │ │ │ ldrmi r4, [ip], -r4, lsl #13 │ │ │ │ @ instruction: 0x460e4b1d │ │ │ │ @@ -36695,20 +36695,20 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 57) │ │ │ │ andlt fp, sl, r0, lsl #5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - cdp2 2, 3, cr15, cr0, cr5, {4} │ │ │ │ + cdp2 2, 11, cr15, cr0, cr5, {4} │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ strdeq pc, [r0], -pc @ │ │ │ │ andeq r0, r0, r0 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r0, r4, r0, lsr #1 │ │ │ │ + ldrhteq r0, [r4], -r0 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8b18c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vldr , [pc, #288] @ 0x340b4 │ │ │ │ addlt r7, sl, lr, lsl fp │ │ │ │ ldrmi r4, [ip], -r4, lsl #13 │ │ │ │ @ instruction: 0x460e4b1d │ │ │ │ @@ -36733,20 +36733,20 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 56) │ │ │ │ tstcs r0, sl │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmvn.i32 , #5308415 @ 0x0050ffff │ │ │ │ - svclt 0x0000fde5 │ │ │ │ + svclt 0x0000fe65 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ andeq r0, r0, r0 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r0, r4, r0, lsr #1 │ │ │ │ + ldrhteq r0, [r4], -r0 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8b224 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vldr , [pc, #288] @ 0x3414c │ │ │ │ addlt r7, sl, ip, lsl fp │ │ │ │ ldrmi r4, [ip], -r4, lsl #13 │ │ │ │ @ instruction: 0x460e4b1b │ │ │ │ @@ -36770,19 +36770,19 @@ │ │ │ │ blls 0x28e0e8 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SP_und │ │ │ │ andcs fp, r0, #10 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - ldc2 2, cr15, [sl, #532] @ 0x214 │ │ │ │ + cdp2 2, 1, cr15, cr10, cr5, {4} │ │ │ │ @ instruction: 0xffffffff │ │ │ │ @ instruction: 0xffffffff │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r0, r4, r0, lsr #1 │ │ │ │ + ldrhteq r0, [r4], -r0 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8b2b4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vldr , [pc, #288] @ 0x341dc │ │ │ │ addlt r7, sl, lr, lsl fp │ │ │ │ ldrmi r4, [ip], -r4, lsl #13 │ │ │ │ @ instruction: 0x460e4b1d │ │ │ │ @@ -36807,20 +36807,20 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 57) │ │ │ │ andlt fp, sl, r0, lsl #5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - ldc2l 2, cr15, [r0, #-532] @ 0xfffffdec │ │ │ │ + ldc2l 2, cr15, [r0, #532] @ 0x214 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ strdeq pc, [r0], -pc @ │ │ │ │ andeq r0, r0, r0 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - ldrshteq r0, [r4], -r0 │ │ │ │ + eorseq r0, r4, r0, lsl #4 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8b34c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vldr , [pc, #288] @ 0x34274 │ │ │ │ addlt r7, sl, lr, lsl fp │ │ │ │ ldrmi r4, [ip], -r4, lsl #13 │ │ │ │ @ instruction: 0x460e4b1d │ │ │ │ @@ -36845,20 +36845,20 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 56) │ │ │ │ tstcs r0, sl │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmvn.i32 , #5308415 @ 0x0050ffff │ │ │ │ - svclt 0x0000fd05 │ │ │ │ + svclt 0x0000fd85 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ andeq r0, r0, r0 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - ldrshteq r0, [r4], -r0 │ │ │ │ + eorseq r0, r4, r0, lsl #4 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8b3e4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vldr , [pc, #288] @ 0x3430c │ │ │ │ addlt r7, sl, ip, lsl fp │ │ │ │ ldrmi r4, [ip], -r4, lsl #13 │ │ │ │ @ instruction: 0x460e4b1b │ │ │ │ @@ -36882,19 +36882,19 @@ │ │ │ │ blls 0x28e2a8 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SP_und │ │ │ │ andcs fp, r0, #10 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - ldc2 2, cr15, [sl], #532 @ 0x214 │ │ │ │ + ldc2 2, cr15, [sl, #-532]! @ 0xfffffdec │ │ │ │ @ instruction: 0xffffffff │ │ │ │ @ instruction: 0xffffffff │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - ldrshteq r0, [r4], -r0 │ │ │ │ + eorseq r0, r4, r0, lsl #4 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8b474 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, sl, r8, asr #31 │ │ │ │ blvc 0x72f8fc │ │ │ │ ldrmi r4, [r6], -ip, lsl #13 │ │ │ │ bmi 0x705afc │ │ │ │ @@ -36918,18 +36918,18 @@ │ │ │ │ blls 0x28e338 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SP_und │ │ │ │ andlt fp, sl, r0, lsl #5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ - ldc2l 2, cr15, [r2], #-532 @ 0xfffffdec │ │ │ │ + ldc2l 2, cr15, [r2], #532 @ 0x214 │ │ │ │ strdeq pc, [r0], -pc @ │ │ │ │ andeq r0, r0, r0 │ │ │ │ - eorseq r0, r4, r8, lsl r1 │ │ │ │ + eorseq r0, r4, r8, lsr #4 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8b504 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, sl, r8, asr #31 │ │ │ │ blvc 0x72f98c │ │ │ │ ldrmi r4, [r6], -ip, lsl #13 │ │ │ │ @@ -36954,18 +36954,18 @@ │ │ │ │ blls 0x28e3c8 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, LR_und │ │ │ │ tstcs r0, sl │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ vmvn.i32 , #5308415 @ 0x0050ffff │ │ │ │ - svclt 0x0000fc2b │ │ │ │ + svclt 0x0000fcab │ │ │ │ @ instruction: 0xffffffff │ │ │ │ andeq r0, r0, r0 │ │ │ │ - eorseq r0, r4, r8, lsl r1 │ │ │ │ + eorseq r0, r4, r8, lsr #4 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8b594 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, sl, r8, asr #31 │ │ │ │ blvc 0x72fa1c │ │ │ │ ldrmi r4, [r6], -ip, lsl #13 │ │ │ │ @@ -36989,19 +36989,19 @@ │ │ │ │ blmi 0x332ed0 │ │ │ │ blls 0x28e458 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SP_abt │ │ │ │ andcs fp, r0, #10 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ - blx 0xff970e1e │ │ │ │ + stc2l 2, cr15, [r4], #-532 @ 0xfffffdec │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ @ instruction: 0xffffffff │ │ │ │ - eorseq r0, r4, r8, lsl r1 │ │ │ │ + eorseq r0, r4, r8, lsr #4 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8b624 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vldr , [pc, #288] @ 0x3454c │ │ │ │ addlt r7, sl, lr, lsl fp │ │ │ │ ldrmi r4, [ip], -r4, lsl #13 │ │ │ │ @@ -37027,20 +37027,20 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 57) │ │ │ │ andlt fp, sl, r0, asr #5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - blx 0xfe670eb6 │ │ │ │ + ldc2 2, cr15, [r8], {133} @ 0x85 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ strdeq r0, [r0], -pc @ │ │ │ │ andeq r0, r0, r0 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r0, r4, r8, asr #1 │ │ │ │ + ldrsbteq r0, [r4], -r8 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8b6bc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vldr , [pc, #288] @ 0x345e4 │ │ │ │ addlt r7, sl, lr, lsl fp │ │ │ │ ldrmi r4, [ip], -r4, lsl #13 │ │ │ │ @ instruction: 0x460e4b1d │ │ │ │ @@ -37065,20 +37065,20 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 57) │ │ │ │ andlt fp, sl, r0, lsl #5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - blx 0x1370f4e │ │ │ │ + blx 0xff370f4e │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ strdeq pc, [r0], -pc @ │ │ │ │ andeq r0, r0, r0 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r0, r4, r8, asr #1 │ │ │ │ + ldrsbteq r0, [r4], -r8 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8b754 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vldr , [pc, #288] @ 0x3467c │ │ │ │ addlt r7, sl, lr, lsl fp │ │ │ │ ldrmi r4, [ip], -r4, lsl #13 │ │ │ │ @ instruction: 0x460e4b1d │ │ │ │ @@ -37103,20 +37103,20 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 56) │ │ │ │ tstcs r0, sl │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmvn.i32 , #5308415 @ 0x0050ffff │ │ │ │ - svclt 0x0000fb01 │ │ │ │ + svclt 0x0000fb81 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ andeq r0, r0, r0 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r0, r4, r8, asr #1 │ │ │ │ + ldrsbteq r0, [r4], -r8 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8b7ec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vldr , [pc, #288] @ 0x34714 │ │ │ │ addlt r7, sl, ip, lsl fp │ │ │ │ ldrmi r4, [ip], -r4, lsl #13 │ │ │ │ @ instruction: 0x460e4b1b │ │ │ │ @@ -37140,19 +37140,19 @@ │ │ │ │ blls 0x28e6b0 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SP_und │ │ │ │ andcs fp, r0, #10 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - blx 0xfedf1078 │ │ │ │ + blx 0xdf107a │ │ │ │ @ instruction: 0xffffffff │ │ │ │ @ instruction: 0xffffffff │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r0, r4, r8, asr #1 │ │ │ │ + ldrsbteq r0, [r4], -r8 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8b87c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 0x7785a4 │ │ │ │ strmi fp, [r3], -sl, lsl #1 │ │ │ │ ldmdavs r2, {r1, r2, r3, r7, fp, ip, sp, lr} │ │ │ │ @ instruction: 0xf04f9209 │ │ │ │ @@ -37177,17 +37177,17 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ sbclt sp, r0, #1073741826 @ 0x40000002 │ │ │ │ tstcs r0, sl │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmvn.i32 , #5308415 @ 0x0050ffff │ │ │ │ - svclt 0x0000fa6d │ │ │ │ + svclt 0x0000faed │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r0, r4, r0, lsr #1 │ │ │ │ + ldrhteq r0, [r4], -r0 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8b908 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 0x778630 │ │ │ │ strmi fp, [r3], -sl, lsl #1 │ │ │ │ ldmdavs r2, {r1, r2, r3, r7, fp, ip, sp, lr} │ │ │ │ @ instruction: 0xf04f9209 │ │ │ │ @@ -37212,17 +37212,17 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 57) │ │ │ │ andlt fp, sl, r0, lsl #5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - blx 0x9f1198 │ │ │ │ + blx 0xfe9f1198 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r0, r4, r0, lsr #1 │ │ │ │ + ldrhteq r0, [r4], -r0 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8b994 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 0x7786bc │ │ │ │ strmi fp, [r3], -sl, lsl #1 │ │ │ │ ldmdavs r2, {r1, r2, r3, r7, fp, ip, sp, lr} │ │ │ │ @ instruction: 0xf04f9209 │ │ │ │ @@ -37247,17 +37247,17 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 56) │ │ │ │ tstcs r0, sl │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmvn.i32 , #5308415 @ 0x0050ffff │ │ │ │ - svclt 0x0000f9e1 │ │ │ │ + svclt 0x0000fa61 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r0, r4, r0, lsr #1 │ │ │ │ + ldrhteq r0, [r4], -r0 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8ba20 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 0x778748 │ │ │ │ strmi fp, [r3], -sl, lsl #1 │ │ │ │ ldmdavs r2, {r1, r2, r3, r7, fp, ip, sp, lr} │ │ │ │ @ instruction: 0xf04f9209 │ │ │ │ @@ -37282,17 +37282,17 @@ │ │ │ │ subsmi r9, sl, r9, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, sl, r7, lsl #2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmvn.i32 , #5308415 @ 0x0050ffff │ │ │ │ - svclt 0x0000f99b │ │ │ │ + svclt 0x0000fa1b │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r0, r4, r0, lsr #1 │ │ │ │ + ldrhteq r0, [r4], -r0 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8baac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 0x7787d4 │ │ │ │ strmi fp, [r3], -sl, lsl #1 │ │ │ │ ldmdavs r2, {r1, r2, r3, r7, fp, ip, sp, lr} │ │ │ │ @ instruction: 0xf04f9209 │ │ │ │ @@ -37317,17 +37317,17 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 57) │ │ │ │ andlt fp, sl, r0, lsl #5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0xf954f285 │ │ │ │ + @ instruction: 0xf9d4f285 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - ldrshteq r0, [r4], -r0 │ │ │ │ + eorseq r0, r4, r0, lsl #4 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8bb38 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 0x778860 │ │ │ │ strmi fp, [r3], -sl, lsl #1 │ │ │ │ ldmdavs r2, {r1, r2, r3, r7, fp, ip, sp, lr} │ │ │ │ @ instruction: 0xf04f9209 │ │ │ │ @@ -37352,17 +37352,17 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 56) │ │ │ │ tstcs r0, sl │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmvn.i32 , #5308415 @ 0x0050ffff │ │ │ │ - svclt 0x0000f90f │ │ │ │ + svclt 0x0000f98f │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - ldrshteq r0, [r4], -r0 │ │ │ │ + eorseq r0, r4, r0, lsl #4 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8bbc4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 0x7788ec │ │ │ │ strmi fp, [r3], -sl, lsl #1 │ │ │ │ ldmdavs r2, {r1, r2, r3, r7, fp, ip, sp, lr} │ │ │ │ @ instruction: 0xf04f9209 │ │ │ │ @@ -37387,17 +37387,17 @@ │ │ │ │ subsmi r9, sl, r9, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, sl, r7, lsl #2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmvn.i32 , #5308415 @ 0x0050ffff │ │ │ │ - svclt 0x0000f8c9 │ │ │ │ + svclt 0x0000f949 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - ldrshteq r0, [r4], -r0 │ │ │ │ + eorseq r0, r4, r0, lsl #4 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8bc50 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, sl, r8, asr #31 │ │ │ │ strcs r4, [r0, #-1556] @ 0xfffff9ec │ │ │ │ bmi 0x74628c │ │ │ │ strls r4, [r4, #-1569] @ 0xfffff9df │ │ │ │ @@ -37423,16 +37423,16 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ addlt sp, r0, #1073741826 @ 0x40000002 │ │ │ │ tstcs r0, sl │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmvn.i32 , #5308415 @ 0x0050ffff │ │ │ │ - svclt 0x0000f881 │ │ │ │ - eorseq r0, r4, r8, lsl r1 │ │ │ │ + svclt 0x0000f901 │ │ │ │ + eorseq r0, r4, r8, lsr #4 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8bce0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, sl, r8, asr #31 │ │ │ │ strcs r4, [r0, #-1556] @ 0xfffff9ec │ │ │ │ bmi 0x70631c │ │ │ │ @@ -37458,16 +37458,16 @@ │ │ │ │ subsmi r9, sl, r9, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, sl, r8, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0xf83af285 │ │ │ │ - eorseq r0, r4, r8, lsl r1 │ │ │ │ + @ instruction: 0xf8baf285 │ │ │ │ + eorseq r0, r4, r8, lsr #4 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8bd6c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, sl, r8, asr #31 │ │ │ │ strcs r4, [r0, #-1556] @ 0xfffff9ec │ │ │ │ bmi 0x7063a8 │ │ │ │ @@ -37493,16 +37493,16 @@ │ │ │ │ blls 0x28ec34 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SP_und │ │ │ │ andcs fp, r0, #10 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0xfff4f284 │ │ │ │ - eorseq r0, r4, r8, lsl r1 │ │ │ │ + @ instruction: 0xf874f285 │ │ │ │ + eorseq r0, r4, r8, lsr #4 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8bdf8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addslt r0, r2, r8, lsr #31 │ │ │ │ @ instruction: 0xf10d4c20 │ │ │ │ @ instruction: 0xf10d0c08 │ │ │ │ @@ -37532,17 +37532,17 @@ │ │ │ │ ldmdavs sl, {r0, r1, r2, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r1, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andslt sp, r2, r6, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0xffa6f284 │ │ │ │ + @ instruction: 0xf826f285 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r0, r4, r8, lsl r0 │ │ │ │ + eorseq r0, r4, r8, lsr #2 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8be94 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addslt r0, r2, r8, lsr #31 │ │ │ │ @ instruction: 0xf10d4c20 │ │ │ │ @ instruction: 0xf10d0c08 │ │ │ │ stmdavs r4!, {r3, r4, r9, sl, fp} │ │ │ │ @@ -37571,17 +37571,17 @@ │ │ │ │ blmi 0x234588 │ │ │ │ blls 0x48ed70 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SP_abt │ │ │ │ andcs fp, r0, #18 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0xff58f284 │ │ │ │ + @ instruction: 0xffd8f284 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r0, r4, r8, lsl r0 │ │ │ │ + eorseq r0, r4, r8, lsr #2 │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ ldrlt r5, [r0, #-3200] @ 0xfffff380 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strmi fp, [r4], -r6, lsl #1 │ │ │ │ @ instruction: 0xf8dd4815 │ │ │ │ stmib sp, {r4, r5, lr, pc}^ │ │ │ │ @@ -37600,15 +37600,15 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ strtmi sp, [r0], -sl, lsl #2 │ │ │ │ pop {r1, r2, ip, sp, pc} │ │ │ │ andlt r4, r2, r0, lsl r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - @ instruction: 0xff1ef284 │ │ │ │ + @ instruction: 0xff9ef284 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8bfa0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, ip, r8, asr #31 │ │ │ │ bmi 0x7bddac │ │ │ │ ldc 6, cr4, [pc, #12] @ 0x34dbc │ │ │ │ @@ -37634,19 +37634,19 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ addlt sp, r0, #1073741826 @ 0x40000002 │ │ │ │ tstcs r0, ip │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmov.i32 d11, #4259839 @ 0x0040ffff │ │ │ │ - svclt 0x0000fedb │ │ │ │ + svclt 0x0000ff5b │ │ │ │ strdeq pc, [r0], -pc @ │ │ │ │ andeq r0, r0, r0 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r0, r4, r0, lsr #1 │ │ │ │ + ldrhteq r0, [r4], -r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8c034 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, ip, r8, asr #31 │ │ │ │ bmi 0x77de40 │ │ │ │ ldc 6, cr4, [pc, #12] @ 0x34e50 │ │ │ │ stmdage r6, {r1, r3, r4, r8, r9, fp, ip, sp, lr} │ │ │ │ @@ -37670,19 +37670,19 @@ │ │ │ │ subsmi r9, sl, fp, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, ip, r8, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - cdp2 2, 9, cr15, cr2, cr4, {4} │ │ │ │ + @ instruction: 0xff12f284 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ andeq r0, r0, r0 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r0, r4, r0, lsr #1 │ │ │ │ + ldrhteq r0, [r4], -r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8c0c4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, ip, r8, asr #31 │ │ │ │ bmi 0x77ded0 │ │ │ │ ldc 6, cr4, [pc, #12] @ 0x34ee0 │ │ │ │ stmdage r6, {r1, r3, r4, r8, r9, fp, ip, sp, lr} │ │ │ │ @@ -37706,19 +37706,19 @@ │ │ │ │ subsmi r9, sl, fp, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, ip, r7, lsl #2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmov.i32 d11, #4259839 @ 0x0040ffff │ │ │ │ - svclt 0x0000fe4b │ │ │ │ + svclt 0x0000fecb │ │ │ │ @ instruction: 0xffffffff │ │ │ │ @ instruction: 0xffffffff │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r0, r4, r0, lsr #1 │ │ │ │ + ldrhteq r0, [r4], -r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8c154 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, ip, r8, asr #31 │ │ │ │ bmi 0x7fdf60 │ │ │ │ ldc 6, cr4, [pc, #12] @ 0x34f70 │ │ │ │ stmdage r6, {r2, r3, r4, r8, r9, fp, ip, sp, lr} │ │ │ │ @@ -37743,20 +37743,20 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ addlt sp, r0, #1073741826 @ 0x40000002 │ │ │ │ tstcs r0, ip │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmov.i32 d11, #4259839 @ 0x0040ffff │ │ │ │ - svclt 0x0000fe01 │ │ │ │ + svclt 0x0000fe81 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ strdeq pc, [r0], -pc @ │ │ │ │ andeq r0, r0, r0 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - ldrshteq r0, [r4], -r0 │ │ │ │ + eorseq r0, r4, r0, lsl #4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8c1ec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, ip, r8, asr #31 │ │ │ │ bmi 0x77dff8 │ │ │ │ ldc 6, cr4, [pc, #12] @ 0x35008 │ │ │ │ stmdage r6, {r1, r3, r4, r8, r9, fp, ip, sp, lr} │ │ │ │ @@ -37780,19 +37780,19 @@ │ │ │ │ subsmi r9, sl, fp, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, ip, r8, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - ldc2 2, cr15, [r6, #528]! @ 0x210 │ │ │ │ + cdp2 2, 3, cr15, cr6, cr4, {4} │ │ │ │ @ instruction: 0xffffffff │ │ │ │ andeq r0, r0, r0 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - ldrshteq r0, [r4], -r0 │ │ │ │ + eorseq r0, r4, r0, lsl #4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8c27c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, ip, r8, asr #31 │ │ │ │ bmi 0x77e088 │ │ │ │ ldc 6, cr4, [pc, #12] @ 0x35098 │ │ │ │ stmdage r6, {r1, r3, r4, r8, r9, fp, ip, sp, lr} │ │ │ │ @@ -37816,19 +37816,19 @@ │ │ │ │ subsmi r9, sl, fp, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, ip, r7, lsl #2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmov.i32 d11, #4259839 @ 0x0040ffff │ │ │ │ - svclt 0x0000fd6f │ │ │ │ + svclt 0x0000fdef │ │ │ │ @ instruction: 0xffffffff │ │ │ │ @ instruction: 0xffffffff │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - ldrshteq r0, [r4], -r0 │ │ │ │ + eorseq r0, r4, r0, lsl #4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8c30c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, ip, r8, asr #31 │ │ │ │ ldrmi r4, [r1], -fp, lsl #12 │ │ │ │ blvc 0x770798 │ │ │ │ strcs r4, [r0], #-2589 @ 0xfffff5e3 │ │ │ │ @@ -37853,19 +37853,19 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 57) │ │ │ │ andlt fp, ip, r0, lsl #5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - stc2 2, cr15, [r4, #-528]! @ 0xfffffdf0 │ │ │ │ + stc2 2, cr15, [r4, #528]! @ 0x210 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ strdeq pc, [r0], -pc @ │ │ │ │ andeq r0, r0, r0 │ │ │ │ - eorseq r0, r4, r8, lsl r1 │ │ │ │ + eorseq r0, r4, r8, lsr #4 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8c3a4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, ip, r8, asr #31 │ │ │ │ ldrmi r4, [r1], -fp, lsl #12 │ │ │ │ blvc 0x770830 │ │ │ │ @@ -37891,19 +37891,19 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 56) │ │ │ │ tstcs r0, ip │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmov.i32 d11, #4259839 @ 0x0040ffff │ │ │ │ - svclt 0x0000fcd9 │ │ │ │ + svclt 0x0000fd59 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ andeq r0, r0, r0 │ │ │ │ - eorseq r0, r4, r8, lsl r1 │ │ │ │ + eorseq r0, r4, r8, lsr #4 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8c43c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, ip, r8, asr #31 │ │ │ │ ldrmi r4, [r1], -fp, lsl #12 │ │ │ │ blvc 0x6f08c8 │ │ │ │ @@ -37928,18 +37928,18 @@ │ │ │ │ blls 0x30f300 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SP_und │ │ │ │ andcs fp, r0, #12 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - stc2 2, cr15, [lr], {132} @ 0x84 │ │ │ │ + stc2 2, cr15, [lr, #-528] @ 0xfffffdf0 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ @ instruction: 0xffffffff │ │ │ │ - eorseq r0, r4, r8, lsl r1 │ │ │ │ + eorseq r0, r4, r8, lsr #4 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8c4cc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xb0920fb0 │ │ │ │ @ instruction: 0xf10d4c20 │ │ │ │ @ instruction: 0xf10d0c08 │ │ │ │ @@ -37969,17 +37969,17 @@ │ │ │ │ blls 0x48f3a4 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, LR_und │ │ │ │ tstcs r0, r2, lsl r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ vmov.i32 d11, #4259839 @ 0x0040ffff │ │ │ │ - svclt 0x0000fc3d │ │ │ │ + svclt 0x0000fcbd │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r0, r4, r8, lsl r0 │ │ │ │ + eorseq r0, r4, r8, lsr #2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8c568 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xb0920fb0 │ │ │ │ @ instruction: 0xf10d4c20 │ │ │ │ @ instruction: 0xf10d0c08 │ │ │ │ stmdavs r4!, {r3, r4, r9, sl, fp} │ │ │ │ @@ -38008,17 +38008,17 @@ │ │ │ │ ldmdavs sl, {r0, r1, r2, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r1, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andslt sp, r2, r5, lsl #2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ vmov.i32 d11, #4259839 @ 0x0040ffff │ │ │ │ - svclt 0x0000fbef │ │ │ │ + svclt 0x0000fc6f │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r0, r4, r8, lsl r0 │ │ │ │ + eorseq r0, r4, r8, lsr #2 │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ ldrlt r5, [r0, #-3200] @ 0xfffff380 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strmi fp, [r4], -r6, lsl #1 │ │ │ │ movwcs lr, #35277 @ 0x89cd │ │ │ │ ldmib sp, {r0, r1, r8, r9, sp}^ │ │ │ │ @@ -38035,15 +38035,15 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ strtmi sp, [r0], -sl, lsl #2 │ │ │ │ pop {r1, r2, ip, sp, pc} │ │ │ │ andlt r4, r2, r0, lsl r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - blx 0xfee71e72 │ │ │ │ + ldc2 2, cr15, [r8], #-528 @ 0xfffffdf0 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8c66c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 0x779394 │ │ │ │ strmi fp, [r3], -sl, lsl #1 │ │ │ │ ldmdavs r2, {r1, r2, r3, r7, fp, ip, sp, lr} │ │ │ │ @@ -38069,17 +38069,17 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ sbclt sp, r0, #1073741826 @ 0x40000002 │ │ │ │ tstcs r0, sl │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmvn.i32 , #4259839 @ 0x0040ffff │ │ │ │ - svclt 0x0000fb75 │ │ │ │ + svclt 0x0000fbf5 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r0, r4, r8, asr #1 │ │ │ │ + ldrsbteq r0, [r4], -r8 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8c6f8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 0x779420 │ │ │ │ strmi fp, [r3], -sl, lsl #1 │ │ │ │ ldmdavs r2, {r1, r2, r3, r7, fp, ip, sp, lr} │ │ │ │ @ instruction: 0xf04f9209 │ │ │ │ @@ -38104,17 +38104,17 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 57) │ │ │ │ andlt fp, sl, r0, lsl #5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - blx 0xbf1f86 │ │ │ │ + blx 0xfebf1f86 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r0, r4, r8, asr #1 │ │ │ │ + ldrsbteq r0, [r4], -r8 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8c784 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 0x7794ac │ │ │ │ strmi fp, [r3], -sl, lsl #1 │ │ │ │ ldmdavs r2, {r1, r2, r3, r7, fp, ip, sp, lr} │ │ │ │ @ instruction: 0xf04f9209 │ │ │ │ @@ -38139,17 +38139,17 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 56) │ │ │ │ tstcs r0, sl │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmvn.i32 , #4259839 @ 0x0040ffff │ │ │ │ - svclt 0x0000fae9 │ │ │ │ + svclt 0x0000fb69 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r0, r4, r8, asr #1 │ │ │ │ + ldrsbteq r0, [r4], -r8 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8c810 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 0x779538 │ │ │ │ strmi fp, [r3], -sl, lsl #1 │ │ │ │ ldmdavs r2, {r1, r2, r3, r7, fp, ip, sp, lr} │ │ │ │ @ instruction: 0xf04f9209 │ │ │ │ @@ -38174,17 +38174,17 @@ │ │ │ │ subsmi r9, sl, r9, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, sl, r7, lsl #2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmvn.i32 , #4259839 @ 0x0040ffff │ │ │ │ - svclt 0x0000faa3 │ │ │ │ + svclt 0x0000fb23 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r0, r4, r8, asr #1 │ │ │ │ + ldrsbteq r0, [r4], -r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8c89c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, ip, r8, asr #31 │ │ │ │ bmi 0x7fe6a8 │ │ │ │ ldc 6, cr4, [pc, #12] @ 0x356b8 │ │ │ │ stmdage r6, {r2, r3, r4, r8, r9, fp, ip, sp, lr} │ │ │ │ @@ -38209,20 +38209,20 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ sbclt sp, r0, #1073741826 @ 0x40000002 │ │ │ │ tstcs r0, ip │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmov.i32 d11, #4259839 @ 0x0040ffff │ │ │ │ - svclt 0x0000fa5d │ │ │ │ + svclt 0x0000fadd │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ strdeq r0, [r0], -pc @ │ │ │ │ andeq r0, r0, r0 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r0, r4, r8, asr #1 │ │ │ │ + ldrsbteq r0, [r4], -r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8c934 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, ip, r8, asr #31 │ │ │ │ bmi 0x7fe740 │ │ │ │ ldc 6, cr4, [pc, #12] @ 0x35750 │ │ │ │ stmdage r6, {r2, r3, r4, r8, r9, fp, ip, sp, lr} │ │ │ │ @@ -38247,20 +38247,20 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ addlt sp, r0, #1073741826 @ 0x40000002 │ │ │ │ tstcs r0, ip │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmov.i32 d11, #4259839 @ 0x0040ffff │ │ │ │ - svclt 0x0000fa11 │ │ │ │ + svclt 0x0000fa91 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ strdeq pc, [r0], -pc @ │ │ │ │ andeq r0, r0, r0 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r0, r4, r8, asr #1 │ │ │ │ + ldrsbteq r0, [r4], -r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8c9cc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, ip, r8, asr #31 │ │ │ │ bmi 0x77e7d8 │ │ │ │ ldc 6, cr4, [pc, #12] @ 0x357e8 │ │ │ │ stmdage r6, {r1, r3, r4, r8, r9, fp, ip, sp, lr} │ │ │ │ @@ -38284,19 +38284,19 @@ │ │ │ │ subsmi r9, sl, fp, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, ip, r8, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0xf9c6f284 │ │ │ │ + blx 0x11f2254 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ andeq r0, r0, r0 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r0, r4, r8, asr #1 │ │ │ │ + ldrsbteq r0, [r4], -r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8ca5c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, ip, r8, asr #31 │ │ │ │ bmi 0x77e868 │ │ │ │ ldc 6, cr4, [pc, #12] @ 0x35878 │ │ │ │ stmdage r6, {r1, r3, r4, r8, r9, fp, ip, sp, lr} │ │ │ │ @@ -38320,19 +38320,19 @@ │ │ │ │ subsmi r9, sl, fp, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, ip, r7, lsl #2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmov.i32 d11, #4259839 @ 0x0040ffff │ │ │ │ - svclt 0x0000f97f │ │ │ │ + svclt 0x0000f9ff │ │ │ │ @ instruction: 0xffffffff │ │ │ │ @ instruction: 0xffffffff │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r0, r4, r8, asr #1 │ │ │ │ + ldrsbteq r0, [r4], -r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8caec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r6, r0, ror #31 │ │ │ │ b 0x14489d8 │ │ │ │ stmdavs r4!, {r0, sl, fp} │ │ │ │ @ instruction: 0xf04f9405 │ │ │ │ @@ -38385,17 +38385,17 @@ │ │ │ │ tstpeq r1, pc, asr #32 @ p-variant is OBSOLETE │ │ │ │ strmi pc, [r0], #-1103 @ 0xfffffbb1 │ │ │ │ andne pc, r1, sp, lsl #17 │ │ │ │ subeq lr, r0, r0, ror #22 │ │ │ │ mcr2 10, 4, pc, cr0, cr0, {5} @ │ │ │ │ @ instruction: 0xd1ae2800 │ │ │ │ vqdmlsl.s q7, d20, d3[6] │ │ │ │ - svclt 0x0000f8fd │ │ │ │ + svclt 0x0000f97d │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r0, r4, r0, lsr #1 │ │ │ │ + ldrhteq r0, [r4], -r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8cbe8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 0xe39970 │ │ │ │ ldrmi fp, [r6], r6, lsl #1 │ │ │ │ ldmdavs fp, {sl, sp} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ @@ -38447,17 +38447,17 @@ │ │ │ │ @ instruction: 0xf04f4240 │ │ │ │ vst1.8 {d16-d19}, [pc], r1 │ │ │ │ @ instruction: 0xf88d4400 │ │ │ │ bl 0x18fdac4 │ │ │ │ blx 0xfecf67d0 │ │ │ │ blcs 0x74cd4 │ │ │ │ strb sp, [ip, pc, lsr #3]! │ │ │ │ - @ instruction: 0xf880f284 │ │ │ │ + @ instruction: 0xf900f284 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r0, r4, r0, lsr #1 │ │ │ │ + ldrhteq r0, [r4], -r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8cce0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 0xe39a68 │ │ │ │ ldrmi fp, [r6], r6, lsl #1 │ │ │ │ ldmdavs fp, {sl, sp} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ @@ -38509,17 +38509,17 @@ │ │ │ │ @ instruction: 0xf04f4240 │ │ │ │ vst1.8 {d16-d19}, [pc], r1 │ │ │ │ @ instruction: 0xf88d4400 │ │ │ │ bl 0x18fdbbc │ │ │ │ blx 0xfecf68c8 │ │ │ │ blcs 0x74dcc │ │ │ │ strb sp, [ip, pc, lsr #3]! │ │ │ │ - @ instruction: 0xf804f284 │ │ │ │ + @ instruction: 0xf884f284 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r0, r4, r0, lsr #1 │ │ │ │ + ldrhteq r0, [r4], -r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8cdd8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r6, r0, ror #31 │ │ │ │ ldmdbmi r0!, {r0, r1, r3, r9, sl, lr} │ │ │ │ stmdavs r9, {sl, sp} │ │ │ │ @ instruction: 0xf04f9105 │ │ │ │ @@ -38563,18 +38563,18 @@ │ │ │ │ submi lr, r0, #52953088 @ 0x3280000 │ │ │ │ andeq pc, r1, #79 @ 0x4f │ │ │ │ strmi pc, [r0], #-1103 @ 0xfffffbb1 │ │ │ │ andcs pc, r1, sp, lsl #17 │ │ │ │ movteq lr, #15203 @ 0x3b63 │ │ │ │ @ instruction: 0xf283fab3 │ │ │ │ @ instruction: 0xd1bd2b00 │ │ │ │ - vqdmlsl.s q7, d19, d1[7] │ │ │ │ - svclt 0x0000ff97 │ │ │ │ + vqdmlsl.s q7, d20, d1[7] │ │ │ │ + svclt 0x0000f817 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r0, r4, r0, lsr #1 │ │ │ │ + ldrhteq r0, [r4], -r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8ceb4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 0xc39c3c │ │ │ │ strcs fp, [r0], #-134 @ 0xffffff7a │ │ │ │ movwls r6, #22555 @ 0x581b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @@ -38618,17 +38618,17 @@ │ │ │ │ @ instruction: 0xf04f4240 │ │ │ │ vst1.8 {d16-d19}, [pc], r1 │ │ │ │ @ instruction: 0xf88d4400 │ │ │ │ bl 0x18fdd70 │ │ │ │ blx 0xfecf6a7c │ │ │ │ blcs 0x72780 │ │ │ │ @ instruction: 0xe7edd1bd │ │ │ │ - @ instruction: 0xff2af283 │ │ │ │ + @ instruction: 0xffaaf283 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r0, r4, r0, lsr #1 │ │ │ │ + ldrhteq r0, [r4], -r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8cf8c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 0xc39d14 │ │ │ │ strcs fp, [r0], #-134 @ 0xffffff7a │ │ │ │ movwls r6, #22555 @ 0x581b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @@ -38672,17 +38672,17 @@ │ │ │ │ @ instruction: 0xf04f4240 │ │ │ │ vst1.8 {d16-d19}, [pc], r1 │ │ │ │ @ instruction: 0xf88d4400 │ │ │ │ bl 0x18fde48 │ │ │ │ blx 0xfecf6b54 │ │ │ │ blcs 0x72858 │ │ │ │ @ instruction: 0xe7edd1bd │ │ │ │ - cdp2 2, 11, cr15, cr14, cr3, {4} │ │ │ │ + @ instruction: 0xff3ef283 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r0, r4, r0, lsr #1 │ │ │ │ + ldrhteq r0, [r4], -r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8d064 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 0xc39dec │ │ │ │ strcs fp, [r0], #-134 @ 0xffffff7a │ │ │ │ movwls r6, #22555 @ 0x581b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @@ -38726,17 +38726,17 @@ │ │ │ │ @ instruction: 0xf04f4240 │ │ │ │ vst1.8 {d16-d19}, [pc], r1 │ │ │ │ @ instruction: 0xf88d4400 │ │ │ │ bl 0x18fdf20 │ │ │ │ blx 0xfecf6c2c │ │ │ │ blcs 0x72930 │ │ │ │ @ instruction: 0xe7edd1bd │ │ │ │ - cdp2 2, 5, cr15, cr2, cr3, {4} │ │ │ │ + cdp2 2, 13, cr15, cr2, cr3, {4} │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r0, r4, r0, lsr #1 │ │ │ │ + ldrhteq r0, [r4], -r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8d13c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe0 │ │ │ │ addlt ip, r6, r8, lsl #2 │ │ │ │ @ instruction: 0xf8dc4604 │ │ │ │ @ instruction: 0xf8cdc000 │ │ │ │ @@ -38744,15 +38744,15 @@ │ │ │ │ strmi r0, [ip], r0, lsl #24 │ │ │ │ @ instruction: 0xf8b3b9da │ │ │ │ @ instruction: 0xf01ee000 │ │ │ │ andsle r0, r6, r0, lsl pc │ │ │ │ mul r2, r3, r8 │ │ │ │ svceq 0x0000f1be │ │ │ │ vand d29, d4, d1 │ │ │ │ - blmi 0xdf5a30 │ │ │ │ + blmi 0xdf5c30 │ │ │ │ blls 0x18ffe0 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ cmnle r2, r0, lsl #6 │ │ │ │ tstcs r0, r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @@ -38798,17 +38798,17 @@ │ │ │ │ mrc2 7, 2, pc, cr10, cr14, {6} │ │ │ │ ldrdcc lr, [r1], -sp │ │ │ │ bicpl lr, r3, #132, 20 @ 0x84000 │ │ │ │ andseq pc, r6, r0, asr #7 │ │ │ │ mvnsmi pc, #3 │ │ │ │ subsmi r4, r8, r3, rrx │ │ │ │ vqshl.s64 d14, d5, #3 │ │ │ │ - svclt 0x0000fdc3 │ │ │ │ + svclt 0x0000fe43 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - ldrshteq r0, [r4], -r0 │ │ │ │ + eorseq r0, r4, r0, lsl #4 │ │ │ │ @ instruction: 0x460a4613 │ │ │ │ @ instruction: 0xf7ff17c1 │ │ │ │ svclt 0x0000bf6b │ │ │ │ @ instruction: 0x460a4613 │ │ │ │ @ instruction: 0xf7ff17c1 │ │ │ │ svclt 0x0000bf65 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ @@ -38820,15 +38820,15 @@ │ │ │ │ @ instruction: 0xf04f9205 │ │ │ │ strmi r0, [sl], -r0, lsl #4 │ │ │ │ @ instruction: 0xe000f8b3 │ │ │ │ svceq 0x0010f01e │ │ │ │ @ instruction: 0xf893d016 │ │ │ │ @ instruction: 0xf1bee002 │ │ │ │ tstle r1, r0, lsl #30 │ │ │ │ - cdp2 2, 1, cr15, cr6, cr4, {2} │ │ │ │ + cdp2 2, 9, cr15, cr6, cr4, {2} │ │ │ │ ldmdavs sl, {r0, r2, r3, r5, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r6, r1, asr r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @@ -38866,17 +38866,17 @@ │ │ │ │ ldc2l 7, cr15, [r2, #888] @ 0x378 │ │ │ │ ldrdcc lr, [r1], -sp │ │ │ │ bicpl lr, r3, #132, 20 @ 0x84000 │ │ │ │ andseq pc, r6, r0, asr #7 │ │ │ │ mvnsmi pc, #3 │ │ │ │ subsmi r4, r8, r3, rrx │ │ │ │ vabdl.s8 q7, d19, d22 │ │ │ │ - svclt 0x0000fd3b │ │ │ │ + svclt 0x0000fdbb │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - ldrshteq r0, [r4], -r0 │ │ │ │ + eorseq r0, r4, r0, lsl #4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8d36c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 0xd3a0f4 │ │ │ │ ldmdavs fp, {r1, r2, r7, ip, sp, pc} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ stmdahi fp, {r8, r9} │ │ │ │ @@ -38924,17 +38924,17 @@ │ │ │ │ @ instruction: 0xf7de4a08 │ │ │ │ ldmib sp, {r0, r2, r3, r4, r6, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ b 0xfe142234 │ │ │ │ @ instruction: 0xf3c053c3 │ │ │ │ @ instruction: 0xf0030016 │ │ │ │ strdmi r4, [r3], #-63 @ 0xffffffc1 @ │ │ │ │ sbfx r4, r8, #0, #10 │ │ │ │ - stc2l 2, cr15, [r6], {131} @ 0x83 │ │ │ │ + stc2l 2, cr15, [r6, #-524] @ 0xfffffdf4 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - ldrshteq r0, [r4], -r0 │ │ │ │ + eorseq r0, r4, r0, lsl #4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8d454 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 0xd3a1dc │ │ │ │ ldmdavs fp, {r1, r2, r7, ip, sp, pc} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ stmdahi fp, {r8, r9} │ │ │ │ @@ -38982,17 +38982,17 @@ │ │ │ │ @ instruction: 0xf7de4a08 │ │ │ │ ldmib sp, {r0, r3, r5, r6, r7, sl, fp, ip, sp, lr, pc}^ │ │ │ │ b 0xfe14231c │ │ │ │ @ instruction: 0xf3c053c3 │ │ │ │ @ instruction: 0xf0030016 │ │ │ │ strdmi r4, [r3], #-63 @ 0xffffffc1 @ │ │ │ │ sbfx r4, r8, #0, #10 │ │ │ │ - mrrc2 2, 8, pc, r2, cr3 @ │ │ │ │ + ldc2l 2, cr15, [r2], {131} @ 0x83 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - ldrshteq r0, [r4], -r0 │ │ │ │ + eorseq r0, r4, r0, lsl #4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8d53c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe0 │ │ │ │ addlt ip, r6, ip, lsl #2 │ │ │ │ @ instruction: 0xf8dc4604 │ │ │ │ @ instruction: 0xf8cdc000 │ │ │ │ @@ -39000,15 +39000,15 @@ │ │ │ │ strmi r0, [ip], r0, lsl #24 │ │ │ │ @ instruction: 0xf8b3b9d2 │ │ │ │ @ instruction: 0xf01ee000 │ │ │ │ andsle r0, r5, r0, lsl pc │ │ │ │ mul r2, r3, r8 │ │ │ │ svceq 0x0000f1be │ │ │ │ vand d29, d4, d0 │ │ │ │ - blmi 0xe35238 │ │ │ │ + blmi 0xe35438 │ │ │ │ blls 0x1903e0 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ cmnle r4, r0, lsl #6 │ │ │ │ andcs fp, r0, #6 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ @@ -39055,17 +39055,17 @@ │ │ │ │ movwcs r9, #2307 @ 0x903 │ │ │ │ mvnsvc pc, #208666624 @ 0xc700000 │ │ │ │ b 0xfe15c444 │ │ │ │ andsmi r5, r3, r2, lsl #4 │ │ │ │ tstpeq r3, r1, asr #7 @ p-variant is OBSOLETE │ │ │ │ subsmi r4, r9, r3, rrx │ │ │ │ vqshl.s64 d14, d3, #3 │ │ │ │ - svclt 0x0000fbc1 │ │ │ │ + svclt 0x0000fc41 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r0, r4, r8, lsl r1 │ │ │ │ + eorseq r0, r4, r8, lsr #4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8d660 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46130fd8 │ │ │ │ addlt r4, r8, pc, lsr sl │ │ │ │ andls r6, r7, #1179648 @ 0x120000 │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ @@ -39125,17 +39125,17 @@ │ │ │ │ movwcs r9, #2309 @ 0x905 │ │ │ │ mvnsvc pc, #208666624 @ 0xc700000 │ │ │ │ b 0xfe15c564 │ │ │ │ andsmi r5, r3, r2, lsl #4 │ │ │ │ tstpeq r3, r1, asr #7 @ p-variant is OBSOLETE │ │ │ │ subsmi r4, r9, r3, rrx │ │ │ │ vqshl.s64 d14, d6, #3 │ │ │ │ - svclt 0x0000fb35 │ │ │ │ + svclt 0x0000fbb5 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r0, r4, r8, lsl r1 │ │ │ │ + eorseq r0, r4, r8, lsr #4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8d778 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46130fd8 │ │ │ │ addlt r4, r8, pc, lsr sl │ │ │ │ andls r6, r7, #1179648 @ 0x120000 │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ @@ -39195,31 +39195,31 @@ │ │ │ │ movwcs r9, #2309 @ 0x905 │ │ │ │ mvnsvc pc, #208666624 @ 0xc700000 │ │ │ │ b 0xfe15c67c │ │ │ │ andsmi r5, r3, r2, lsl #4 │ │ │ │ tstpeq r3, r1, asr #7 @ p-variant is OBSOLETE │ │ │ │ subsmi r4, r9, r3, rrx │ │ │ │ vqshl.s64 d14, d6, #3 │ │ │ │ - svclt 0x0000faa9 │ │ │ │ + svclt 0x0000fb29 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r0, r4, r8, lsl r1 │ │ │ │ + eorseq r0, r4, r8, lsr #4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8d890 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r3], -r0, ror #31 │ │ │ │ addlt r4, r6, r8, lsr sl │ │ │ │ ldmdavs r2, {r2, r7, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9205 │ │ │ │ strmi r0, [sl], -r0, lsl #4 │ │ │ │ @ instruction: 0xe000f8b3 │ │ │ │ svceq 0x0010f01e │ │ │ │ @ instruction: 0xf893d015 │ │ │ │ @ instruction: 0xf1bee002 │ │ │ │ tstle r0, r0, lsl #30 │ │ │ │ - blx 0x2f2fd0 │ │ │ │ + blx 0xfe2f2fd0 │ │ │ │ ldmdavs sl, {r1, r2, r3, r5, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r6, r3, asr r1 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @@ -39258,17 +39258,17 @@ │ │ │ │ movwcs r9, #2307 @ 0x903 │ │ │ │ mvnsvc pc, #208666624 @ 0xc700000 │ │ │ │ b 0xfe15c770 │ │ │ │ andsmi r5, r3, r2, lsl #4 │ │ │ │ tstpeq r3, r1, asr #7 @ p-variant is OBSOLETE │ │ │ │ subsmi r4, r9, r3, rrx │ │ │ │ vabdl.s8 q7, d19, d20 │ │ │ │ - svclt 0x0000fa2b │ │ │ │ + svclt 0x0000faab │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r0, r4, r8, lsl r1 │ │ │ │ + eorseq r0, r4, r8, lsr #4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8d98c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 0xdba6f4 │ │ │ │ ldmdavs fp, {r3, r7, ip, sp, pc} │ │ │ │ @ instruction: 0xf04f9307 │ │ │ │ stmdahi fp, {r8, r9} │ │ │ │ @@ -39318,17 +39318,17 @@ │ │ │ │ stmdbls r5, {r0, r1, r9, fp, ip, pc} │ │ │ │ @ instruction: 0xf6c72300 │ │ │ │ stmdals r4, {r4, r5, r6, r7, r8, r9, ip, sp, lr} │ │ │ │ andpl lr, r2, #132, 20 @ 0x84000 │ │ │ │ vmov.i32 d20, #147 @ 0x00000093 │ │ │ │ rsbmi r0, r3, r3, lsl r1 │ │ │ │ sbfx r4, r9, #0, #8 │ │ │ │ - @ instruction: 0xf9b2f283 │ │ │ │ + blx 0xcf3278 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r0, r4, r8, lsl r1 │ │ │ │ + eorseq r0, r4, r8, lsr #4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8da7c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 0xdba7e4 │ │ │ │ ldmdavs fp, {r3, r7, ip, sp, pc} │ │ │ │ @ instruction: 0xf04f9307 │ │ │ │ stmdahi fp, {r8, r9} │ │ │ │ @@ -39378,17 +39378,17 @@ │ │ │ │ stmdbls r5, {r0, r1, r9, fp, ip, pc} │ │ │ │ @ instruction: 0xf6c72300 │ │ │ │ stmdals r4, {r4, r5, r6, r7, r8, r9, ip, sp, lr} │ │ │ │ andpl lr, r2, #132, 20 @ 0x84000 │ │ │ │ vmov.i32 d20, #147 @ 0x00000093 │ │ │ │ rsbmi r0, r3, r3, lsl r1 │ │ │ │ sbfx r4, r9, #0, #8 │ │ │ │ - @ instruction: 0xf93af283 │ │ │ │ + @ instruction: 0xf9baf283 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r0, r4, r8, lsl r1 │ │ │ │ + eorseq r0, r4, r8, lsr #4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8db6c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r6, r0, ror #31 │ │ │ │ b 0x1449a58 │ │ │ │ stmdavs r4!, {r0, sl, fp} │ │ │ │ @ instruction: 0xf04f9405 │ │ │ │ @@ -39441,17 +39441,17 @@ │ │ │ │ tstpeq r1, pc, asr #32 @ p-variant is OBSOLETE │ │ │ │ strmi pc, [r0], #-1103 @ 0xfffffbb1 │ │ │ │ andne pc, r1, sp, lsl #17 │ │ │ │ subeq lr, r0, r0, ror #22 │ │ │ │ mcr2 10, 4, pc, cr0, cr0, {5} @ │ │ │ │ @ instruction: 0xd1ae2800 │ │ │ │ vqdmlsl.s q7, d19, d3[6] │ │ │ │ - svclt 0x0000f8bd │ │ │ │ + svclt 0x0000f93d │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r0, r4, r8, asr #1 │ │ │ │ + ldrsbteq r0, [r4], -r8 │ │ │ │ @ instruction: 0x460a4613 │ │ │ │ @ instruction: 0xf7ff17c1 │ │ │ │ svclt 0x0000bf7d │ │ │ │ @ instruction: 0x460a4613 │ │ │ │ @ instruction: 0xf7ff17c1 │ │ │ │ svclt 0x0000bf77 │ │ │ │ @ instruction: 0x460a4613 │ │ │ │ @@ -39589,15 +39589,15 @@ │ │ │ │ b 0x11c8714 │ │ │ │ blx 0xbb7c98 │ │ │ │ ldrbtmi pc, [r0], r5, lsl #4 @ │ │ │ │ blx 0x3c7920 │ │ │ │ strb pc, [pc, -r1, lsl #28]! @ │ │ │ │ @ instruction: 0xf183fab3 │ │ │ │ strb r3, [r5, r0, lsr #2]! │ │ │ │ - @ instruction: 0xff94f282 │ │ │ │ + @ instruction: 0xf814f283 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeb8deb4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fd0 │ │ │ │ addlt ip, fp, r0, asr #1 │ │ │ │ andcs r4, r0, #17825792 @ 0x1100000 │ │ │ │ @@ -39642,15 +39642,15 @@ │ │ │ │ submi lr, r9, #208, 14 @ 0x3400000 │ │ │ │ stceq 0, cr15, [r1], {79} @ 0x4f │ │ │ │ andgt pc, r9, sp, lsl #17 │ │ │ │ movteq lr, #15203 @ 0x3b63 │ │ │ │ stc2 10, cr15, [r3], {179} @ 0xb3 @ │ │ │ │ bicle r2, r5, r0, lsl #22 │ │ │ │ vqdmlsl.s q7, d18, d2[7] │ │ │ │ - svclt 0x0000ff2b │ │ │ │ + svclt 0x0000ffab │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeb8df88 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 0xbbacd0 │ │ │ │ @ instruction: 0xf04fb08b │ │ │ │ ldmdavs fp, {sl, fp} │ │ │ │ @@ -39693,15 +39693,15 @@ │ │ │ │ submi lr, r9, #208, 14 @ 0x3400000 │ │ │ │ stceq 0, cr15, [r1], {79} @ 0x4f │ │ │ │ andgt pc, r9, sp, lsl #17 │ │ │ │ movteq lr, #15203 @ 0x3b63 │ │ │ │ stc2 10, cr15, [r3], {179} @ 0xb3 @ │ │ │ │ bicle r2, r5, r0, lsl #22 │ │ │ │ vqdmlsl.s q7, d18, d2[7] │ │ │ │ - svclt 0x0000fec5 │ │ │ │ + svclt 0x0000ff45 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeb8e054 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fd0 │ │ │ │ addlt ip, fp, r0, asr #1 │ │ │ │ andcs r4, r0, #17825792 @ 0x1100000 │ │ │ │ @@ -39746,15 +39746,15 @@ │ │ │ │ submi lr, r9, #208, 14 @ 0x3400000 │ │ │ │ stceq 0, cr15, [r1], {79} @ 0x4f │ │ │ │ andgt pc, r9, sp, lsl #17 │ │ │ │ movteq lr, #15203 @ 0x3b63 │ │ │ │ stc2 10, cr15, [r3], {179} @ 0xb3 @ │ │ │ │ bicle r2, r5, r0, lsl #22 │ │ │ │ vqdmlsl.s q7, d18, d2[7] │ │ │ │ - svclt 0x0000fe5b │ │ │ │ + svclt 0x0000fedb │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeb8e128 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 0xbbae70 │ │ │ │ @ instruction: 0xf04fb08b │ │ │ │ ldmdavs fp, {sl, fp} │ │ │ │ @@ -39797,15 +39797,15 @@ │ │ │ │ submi lr, r9, #208, 14 @ 0x3400000 │ │ │ │ stceq 0, cr15, [r1], {79} @ 0x4f │ │ │ │ andgt pc, r9, sp, lsl #17 │ │ │ │ movteq lr, #15203 @ 0x3b63 │ │ │ │ stc2 10, cr15, [r3], {179} @ 0xb3 @ │ │ │ │ bicle r2, r5, r0, lsl #22 │ │ │ │ vqdmlsl.s q7, d18, d2[7] │ │ │ │ - svclt 0x0000fdf5 │ │ │ │ + svclt 0x0000fe75 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8e1f4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r6, r0, ror #31 │ │ │ │ stmdbmi lr!, {r2, r3, r7, r9, sl, lr} │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @@ -39849,17 +39849,17 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ mcr2 10, 4, pc, cr0, cr0, {5} @ │ │ │ │ msreq CPSR_, #-2147483645 @ 0x80000003 │ │ │ │ vqshl.s64 d14, d25, #2 │ │ │ │ - svclt 0x0000fd8d │ │ │ │ + svclt 0x0000fe0d │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r0, r4, r0, lsr #1 │ │ │ │ + ldrhteq r0, [r4], -r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeb8e2c8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r7, r0, ror #31 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ stmdbmi r8!, {r0, r1, r3, r9, sl, lr} │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ @@ -39897,17 +39897,17 @@ │ │ │ │ tstcs r0, r7 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ strmi fp, [r3], -r0, lsl #26 │ │ │ │ cdpeq 0, 0, cr15, cr1, cr15, {2} │ │ │ │ vqshl.s64 q7, q4, #2 │ │ │ │ - svclt 0x0000fd2d │ │ │ │ + svclt 0x0000fdad │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r0, r4, r0, lsr #1 │ │ │ │ + ldrhteq r0, [r4], -r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeb8e388 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r7, r0, ror #31 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ stmdbmi r8!, {r0, r1, r3, r9, sl, lr} │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ @@ -39945,17 +39945,17 @@ │ │ │ │ tstcs r0, r7 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ strmi fp, [r3], -r0, lsl #26 │ │ │ │ cdpeq 0, 0, cr15, cr1, cr15, {2} │ │ │ │ vqshl.s64 q7, q4, #2 │ │ │ │ - svclt 0x0000fccd │ │ │ │ + svclt 0x0000fd4d │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r0, r4, r0, lsr #1 │ │ │ │ + ldrhteq r0, [r4], -r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeb8e448 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r7, r0, ror #31 │ │ │ │ stmdbmi r6!, {r0, r1, r3, r9, sl, lr} │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ tstls r5, r9, lsl #16 │ │ │ │ @@ -39990,17 +39990,17 @@ │ │ │ │ tstcs r0, r7 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ blx 0xfec666e0 │ │ │ │ @ instruction: 0xf10efe80 │ │ │ │ strb r0, [r6, r0, lsr #28] │ │ │ │ - ldc2l 2, cr15, [r2], #-520 @ 0xfffffdf8 │ │ │ │ + ldc2l 2, cr15, [r2], #520 @ 0x208 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r0, r4, r0, lsr #1 │ │ │ │ + ldrhteq r0, [r4], -r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeb8e4fc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r7, r0, ror #31 │ │ │ │ movwcs r4, #2589 @ 0xa1d │ │ │ │ movwls r4, #1668 @ 0x684 │ │ │ │ andls r6, r5, #1179648 @ 0x120000 │ │ │ │ @@ -40026,17 +40026,17 @@ │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r7, r8, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r0, #-0] │ │ │ │ - stc2 2, cr15, [sl], #-520 @ 0xfffffdf8 │ │ │ │ + stc2 2, cr15, [sl], #520 @ 0x208 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r0, r4, r0, lsr #1 │ │ │ │ + ldrhteq r0, [r4], -r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeb8e58c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r7, r0, ror #31 │ │ │ │ movwcs r4, #2589 @ 0xa1d │ │ │ │ movwls r4, #1668 @ 0x684 │ │ │ │ andls r6, r5, #1179648 @ 0x120000 │ │ │ │ @@ -40062,17 +40062,17 @@ │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r7, r8, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r0, #-0] │ │ │ │ - blx 0xff8f3e16 │ │ │ │ + stc2l 2, cr15, [r2], #-520 @ 0xfffffdf8 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r0, r4, r0, lsr #1 │ │ │ │ + ldrhteq r0, [r4], -r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeb8e61c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r7, r0, ror #31 │ │ │ │ movwcs r4, #2589 @ 0xa1d │ │ │ │ movwls r4, #1668 @ 0x684 │ │ │ │ andls r6, r5, #1179648 @ 0x120000 │ │ │ │ @@ -40098,30 +40098,30 @@ │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r7, r8, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r0, #-0] │ │ │ │ - blx 0xfe6f3ea6 │ │ │ │ + ldc2 2, cr15, [sl], {130} @ 0x82 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r0, r4, r0, lsr #1 │ │ │ │ + ldrhteq r0, [r4], -r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8e6ac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe0 │ │ │ │ ldrdlt ip, [r6], r0 │ │ │ │ @ instruction: 0xf8dc4686 │ │ │ │ @ instruction: 0xf8cdc000 │ │ │ │ @ instruction: 0xf04fc014 │ │ │ │ strmi r0, [ip], r0, lsl #24 │ │ │ │ ldmdahi ip, {r1, r4, r5, r7, r8, fp, ip, sp, pc} │ │ │ │ ldrle r0, [r3, #-1764] @ 0xfffff91c │ │ │ │ stmiblt ip, {r2, r3, r4, r7, fp, ip, sp, lr} │ │ │ │ - blx 0xffd73de6 │ │ │ │ + ldc2l 2, cr15, [r4], #-268 @ 0xfffffef4 │ │ │ │ ldmdavs sl, {r1, r3, r5, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r6, fp, asr #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @@ -40156,17 +40156,17 @@ │ │ │ │ andgt pc, ip, sp, asr #17 │ │ │ │ blx 0xfef754e2 │ │ │ │ ldrdcc lr, [r1], -sp │ │ │ │ vsli.64 q8, , #0 │ │ │ │ @ instruction: 0xf0030016 │ │ │ │ tstmi r8, #-67108861 @ 0xfc000003 │ │ │ │ vabdl.s8 q7, d18, d28 │ │ │ │ - svclt 0x0000fb27 │ │ │ │ + svclt 0x0000fba7 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - ldrshteq r0, [r4], -r0 │ │ │ │ + eorseq r0, r4, r0, lsl #4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeb8e794 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 0xbbb51c │ │ │ │ ldmdavs fp, {r0, r1, r2, r7, ip, sp, pc} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ stmiblt r1, {r8, r9}^ │ │ │ │ @@ -40208,17 +40208,17 @@ │ │ │ │ stc2 10, cr15, [ip], {-0} @ │ │ │ │ @ instruction: 0xf101fa20 │ │ │ │ bl 0xfe90433c │ │ │ │ blx 0x3827c │ │ │ │ b 0x1373680 │ │ │ │ @ instruction: 0xf04f0c01 │ │ │ │ strb r0, [ip, r2, lsl #28] │ │ │ │ - blx 0xfeff405c │ │ │ │ + blx 0xff405e │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - ldrshteq r0, [r4], -r0 │ │ │ │ + eorseq r0, r4, r0, lsl #4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeb8e864 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 0xbbb5ec │ │ │ │ ldmdavs fp, {r0, r1, r2, r7, ip, sp, pc} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ stmiblt r1, {r8, r9}^ │ │ │ │ @@ -40260,31 +40260,31 @@ │ │ │ │ stc2 10, cr15, [ip], {-0} @ │ │ │ │ @ instruction: 0xf101fa20 │ │ │ │ bl 0xfe90440c │ │ │ │ blx 0x3834c │ │ │ │ b 0x1373750 │ │ │ │ @ instruction: 0xf04f0c01 │ │ │ │ strb r0, [ip, r2, lsl #28] │ │ │ │ - blx 0x15f412c │ │ │ │ + blx 0xff5f412c │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - ldrshteq r0, [r4], -r0 │ │ │ │ + eorseq r0, r4, r0, lsl #4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeb8e934 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 0xbbb6bc │ │ │ │ @ instruction: 0xf8b2b087 │ │ │ │ strmi ip, [r6], r0 │ │ │ │ movwls r6, #22555 @ 0x581b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xf01c460b │ │ │ │ andsle r0, r6, r0, lsl pc │ │ │ │ mulgt r2, r2, r8 │ │ │ │ svceq 0x0000f1bc │ │ │ │ vand d29, d3, d1 │ │ │ │ - blmi 0x976220 │ │ │ │ + blmi 0x976420 │ │ │ │ blls 0x1917d0 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ teqle lr, r0, lsl #6 │ │ │ │ tstcs r0, r7 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @@ -40312,17 +40312,17 @@ │ │ │ │ ldrbeq r3, [fp, #1] │ │ │ │ andseq pc, r6, r0, asr #7 │ │ │ │ mvnsmi pc, #3 │ │ │ │ @ instruction: 0xe7be4318 │ │ │ │ stc2 10, cr15, [lr], {190} @ 0xbe @ │ │ │ │ stceq 1, cr15, [r0], #-48 @ 0xffffffd0 │ │ │ │ vqshl.s64 q7, , #2 │ │ │ │ - svclt 0x0000f9ef │ │ │ │ + svclt 0x0000fa6f │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - ldrshteq r0, [r4], -r0 │ │ │ │ + eorseq r0, r4, r0, lsl #4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeb8ea04 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 0x8fb78c │ │ │ │ ldmdavs fp, {r0, r1, r2, r7, ip, sp, pc} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ stmdahi fp, {r8, r9} │ │ │ │ @@ -40353,17 +40353,17 @@ │ │ │ │ bmi 0x24921c │ │ │ │ @ instruction: 0xf7dd9303 │ │ │ │ ldmib sp, {r0, r4, r5, r9, fp, ip, sp, lr, pc}^ │ │ │ │ ldrbeq r3, [fp, #1] │ │ │ │ andseq pc, r6, r0, asr #7 │ │ │ │ mvnsmi pc, #3 │ │ │ │ bfi r4, r8, #6, #6 │ │ │ │ - @ instruction: 0xf99cf282 │ │ │ │ + blx 0x7742a0 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - ldrshteq r0, [r4], -r0 │ │ │ │ + eorseq r0, r4, r0, lsl #4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeb8eaa8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 0x8fb830 │ │ │ │ ldmdavs fp, {r0, r1, r2, r7, ip, sp, pc} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ stmdahi fp, {r8, r9} │ │ │ │ @@ -40394,30 +40394,30 @@ │ │ │ │ bmi 0x2492c0 │ │ │ │ @ instruction: 0xf7dd9303 │ │ │ │ ldmib sp, {r0, r1, r2, r3, r4, r6, r7, r8, fp, ip, sp, lr, pc}^ │ │ │ │ ldrbeq r3, [fp, #1] │ │ │ │ andseq pc, r6, r0, asr #7 │ │ │ │ mvnsmi pc, #3 │ │ │ │ bfi r4, r8, #6, #6 │ │ │ │ - @ instruction: 0xf94af282 │ │ │ │ + @ instruction: 0xf9caf282 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - ldrshteq r0, [r4], -r0 │ │ │ │ + eorseq r0, r4, r0, lsl #4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8eb4c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe0 │ │ │ │ ldrdlt ip, [r6], r4 │ │ │ │ @ instruction: 0xf8dc4686 │ │ │ │ @ instruction: 0xf8cdc000 │ │ │ │ @ instruction: 0xf04fc014 │ │ │ │ strmi r0, [ip], r0, lsl #24 │ │ │ │ ldmdahi ip, {r1, r3, r5, r7, r8, fp, ip, sp, pc} │ │ │ │ ldrle r0, [r2, #-1764] @ 0xfffff91c │ │ │ │ stmiblt r4, {r2, r3, r4, r7, fp, ip, sp, lr} │ │ │ │ - @ instruction: 0xf8a6f243 │ │ │ │ + @ instruction: 0xf926f243 │ │ │ │ ldmdavs sl, {r0, r1, r3, r5, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r6, sp, asr #2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @@ -40453,17 +40453,17 @@ │ │ │ │ stmdbls r3, {r0, r2, r3, r5, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf6c72300 │ │ │ │ bls 0x949d4 │ │ │ │ vmlal.u8 , d1, d2 │ │ │ │ b 0xf7e68 │ │ │ │ tstmi r9, #134217728 @ 0x8000000 │ │ │ │ vabdl.s8 q7, d18, d26 │ │ │ │ - svclt 0x0000f8d5 │ │ │ │ + svclt 0x0000f955 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r0, r4, r8, lsl r1 │ │ │ │ + eorseq r0, r4, r8, lsr #4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeb8ec38 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 0xc3b9a0 │ │ │ │ ldmdavs fp, {r0, r3, r7, ip, sp, pc} │ │ │ │ @ instruction: 0xf04f9307 │ │ │ │ stmiblt r9, {r8, r9}^ │ │ │ │ @@ -40507,17 +40507,17 @@ │ │ │ │ stc2 10, cr15, [ip], {-0} @ │ │ │ │ @ instruction: 0xf101fa20 │ │ │ │ bl 0xfe9047e8 │ │ │ │ blx 0x38728 │ │ │ │ b 0x1373b2c │ │ │ │ @ instruction: 0xf04f0c01 │ │ │ │ strb r0, [r9, r2, lsl #28] │ │ │ │ - @ instruction: 0xf868f282 │ │ │ │ + @ instruction: 0xf8e8f282 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r0, r4, r8, lsl r1 │ │ │ │ + eorseq r0, r4, r8, lsr #4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeb8ed10 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 0xc3ba78 │ │ │ │ ldmdavs fp, {r0, r3, r7, ip, sp, pc} │ │ │ │ @ instruction: 0xf04f9307 │ │ │ │ stmiblt r9, {r8, r9}^ │ │ │ │ @@ -40561,31 +40561,31 @@ │ │ │ │ stc2 10, cr15, [ip], {-0} @ │ │ │ │ @ instruction: 0xf101fa20 │ │ │ │ bl 0xfe9048c0 │ │ │ │ blx 0x38800 │ │ │ │ b 0x1373c04 │ │ │ │ @ instruction: 0xf04f0c01 │ │ │ │ strb r0, [r9, r2, lsl #28] │ │ │ │ - @ instruction: 0xfffcf281 │ │ │ │ + @ instruction: 0xf87cf282 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r0, r4, r8, lsl r1 │ │ │ │ + eorseq r0, r4, r8, lsr #4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeb8ede8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 0xbfbb70 │ │ │ │ @ instruction: 0xf8b2b087 │ │ │ │ strmi ip, [r6], r0 │ │ │ │ movwls r6, #22555 @ 0x581b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xf01c460b │ │ │ │ andsle r0, r5, r0, lsl pc │ │ │ │ mulgt r2, r2, r8 │ │ │ │ svceq 0x0000f1bc │ │ │ │ vand d29, d2, d0 │ │ │ │ - blmi 0x9b7974 │ │ │ │ + blmi 0x9b7b74 │ │ │ │ blls 0x191c84 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SPSR_irq │ │ │ │ andcs fp, r0, #7 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r0, #-0] │ │ │ │ @@ -40613,18 +40613,18 @@ │ │ │ │ mvnsvc pc, r7, asr #13 │ │ │ │ stmdals r2, {r0, r1, r8, r9, fp, ip, pc} │ │ │ │ tstpl r2, r1, lsl #20 │ │ │ │ tstpeq r3, #201326595 @ p-variant is OBSOLETE @ 0xc000003 │ │ │ │ @ instruction: 0xe7bc4319 │ │ │ │ stc2 10, cr15, [lr], {190} @ 0xbe @ │ │ │ │ stceq 1, cr15, [r0], #-48 @ 0xffffffd0 │ │ │ │ - vqshl.s64 q7, q1, #1 │ │ │ │ - svclt 0x0000ff93 │ │ │ │ + vqshl.s64 q7, q1, #2 │ │ │ │ + svclt 0x0000f813 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r0, r4, r8, lsl r1 │ │ │ │ + eorseq r0, r4, r8, lsr #4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeb8eebc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 0x97bc24 │ │ │ │ ldmdavs fp, {r0, r3, r7, ip, sp, pc} │ │ │ │ @ instruction: 0xf04f9307 │ │ │ │ stmdahi fp, {r8, r9} │ │ │ │ @@ -40657,17 +40657,17 @@ │ │ │ │ @ instruction: 0xffd4f7dc │ │ │ │ tstcs r0, r3, lsl #20 │ │ │ │ mvnsvc pc, r7, asr #13 │ │ │ │ stmdals r4, {r0, r2, r8, r9, fp, ip, pc} │ │ │ │ tstpl r2, r1, lsl #20 │ │ │ │ tstpeq r3, #201326595 @ p-variant is OBSOLETE @ 0xc000003 │ │ │ │ bfi r4, r9, #6, #4 │ │ │ │ - @ instruction: 0xff3cf281 │ │ │ │ + @ instruction: 0xffbcf281 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r0, r4, r8, lsl r1 │ │ │ │ + eorseq r0, r4, r8, lsr #4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeb8ef68 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 0x97bcd0 │ │ │ │ ldmdavs fp, {r0, r3, r7, ip, sp, pc} │ │ │ │ @ instruction: 0xf04f9307 │ │ │ │ stmdahi fp, {r8, r9} │ │ │ │ @@ -40700,17 +40700,17 @@ │ │ │ │ @ instruction: 0xff7ef7dc │ │ │ │ tstcs r0, r3, lsl #20 │ │ │ │ mvnsvc pc, r7, asr #13 │ │ │ │ stmdals r4, {r0, r2, r8, r9, fp, ip, pc} │ │ │ │ tstpl r2, r1, lsl #20 │ │ │ │ tstpeq r3, #201326595 @ p-variant is OBSOLETE @ 0xc000003 │ │ │ │ bfi r4, r9, #6, #4 │ │ │ │ - cdp2 2, 14, cr15, cr6, cr1, {4} │ │ │ │ + @ instruction: 0xff66f281 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r0, r4, r8, lsl r1 │ │ │ │ + eorseq r0, r4, r8, lsr #4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8f014 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r6, r0, ror #31 │ │ │ │ stmdbmi lr!, {r2, r3, r7, r9, sl, lr} │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ tstls r5, r9, lsl #16 │ │ │ │ @@ -40753,17 +40753,17 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ mcr2 10, 4, pc, cr0, cr0, {5} @ │ │ │ │ msreq CPSR_, #-2147483645 @ 0x80000003 │ │ │ │ vqshl.s64 d14, d25, #1 │ │ │ │ - svclt 0x0000fe7d │ │ │ │ + svclt 0x0000fefd │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r0, r4, r8, asr #1 │ │ │ │ + ldrsbteq r0, [r4], -r8 │ │ │ │ @ instruction: 0x460a4613 │ │ │ │ @ instruction: 0xf7ff2100 │ │ │ │ svclt 0x0000bf91 │ │ │ │ @ instruction: 0x460a4613 │ │ │ │ @ instruction: 0xf7ff2100 │ │ │ │ svclt 0x0000bf8b │ │ │ │ @ instruction: 0x460a4613 │ │ │ │ @@ -40807,17 +40807,17 @@ │ │ │ │ tstcs r0, r7 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ blx 0xfec673a4 │ │ │ │ @ instruction: 0xf10efe80 │ │ │ │ strb r0, [r6, r0, lsr #28] │ │ │ │ - cdp2 2, 1, cr15, cr0, cr1, {4} │ │ │ │ + cdp2 2, 9, cr15, cr0, cr1, {4} │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r0, r4, r8, asr #1 │ │ │ │ + ldrsbteq r0, [r4], -r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeb8f1c0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r7, r0, ror #31 │ │ │ │ movwcs r4, #2589 @ 0xa1d │ │ │ │ movwls r4, #1668 @ 0x684 │ │ │ │ andls r6, r5, #1179648 @ 0x120000 │ │ │ │ @@ -40843,17 +40843,17 @@ │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r7, r8, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r0, #-0] │ │ │ │ - stc2l 2, cr15, [r8, #516] @ 0x204 │ │ │ │ + cdp2 2, 4, cr15, cr8, cr1, {4} │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r0, r4, r8, asr #1 │ │ │ │ + ldrsbteq r0, [r4], -r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeb8f250 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r7, r0, ror #31 │ │ │ │ movwcs r4, #2589 @ 0xa1d │ │ │ │ movwls r4, #1668 @ 0x684 │ │ │ │ andls r6, r5, #1179648 @ 0x120000 │ │ │ │ @@ -40879,17 +40879,17 @@ │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r7, r8, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r0, #-0] │ │ │ │ - stc2 2, cr15, [r0, #516] @ 0x204 │ │ │ │ + cdp2 2, 0, cr15, cr0, cr1, {4} │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r0, r4, r8, asr #1 │ │ │ │ + ldrsbteq r0, [r4], -r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeb8f2e0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r7, r0, ror #31 │ │ │ │ movwcs r4, #2589 @ 0xa1d │ │ │ │ movwls r4, #1668 @ 0x684 │ │ │ │ andls r6, r5, #1179648 @ 0x120000 │ │ │ │ @@ -40915,17 +40915,17 @@ │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r7, r8, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r0, #-0] │ │ │ │ - ldc2 2, cr15, [r8, #-516]! @ 0xfffffdfc │ │ │ │ + ldc2 2, cr15, [r8, #516]! @ 0x204 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r0, r4, r8, asr #1 │ │ │ │ + ldrsbteq r0, [r4], -r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeb8f370 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [fp], r0 @ │ │ │ │ @ instruction: 0xc094f8df │ │ │ │ @ instruction: 0xf8dc2100 │ │ │ │ @ instruction: 0xf8cdc000 │ │ │ │ @@ -40959,15 +40959,15 @@ │ │ │ │ tstcs r0, fp │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ blx 0xfece7604 │ │ │ │ smlawbcc r0, r2, r1, pc @ │ │ │ │ vqdmlsl.s q7, d17, d3[3] │ │ │ │ - svclt 0x0000fce1 │ │ │ │ + svclt 0x0000fd61 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ push {r7, sl, fp, ip, lr} │ │ │ │ bl 0xfeb889e0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, sl, r0, asr #31 │ │ │ │ stmib sp, {r0, r4, r9, sl, lr}^ │ │ │ │ @@ -41047,15 +41047,15 @@ │ │ │ │ @ instruction: 0xf1c34322 │ │ │ │ blx 0x8793d8 │ │ │ │ msrmi CPSR_x, #4, 8 @ 0x4000000 │ │ │ │ @ instruction: 0xf1c34099 │ │ │ │ @ instruction: 0xe78f037f │ │ │ │ @ instruction: 0xf381fab1 │ │ │ │ ldr r3, [r3, r0, lsr #6]! │ │ │ │ - ldc2 2, cr15, [r0], #-516 @ 0xfffffdfc │ │ │ │ + ldc2 2, cr15, [r0], #516 @ 0x204 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ @ instruction: 0xf7e92300 │ │ │ │ svclt 0x0000bd41 │ │ │ │ @ instruction: 0xf7e92302 │ │ │ │ svclt 0x0000bd3d │ │ │ │ @ instruction: 0xf7e92306 │ │ │ │ svclt 0x0000bd39 │ │ │ │ @@ -41251,17 +41251,17 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ ldrtmi sp, [r0], -sl, lsl #2 │ │ │ │ pop {r3, r4, ip, sp, pc} │ │ │ │ strdlt r4, [r2], -r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - blx 0xfe6750a4 │ │ │ │ + blx 0x6750a6 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r0, r4, r8, lsl r0 │ │ │ │ + eorseq r0, r4, r8, lsr #2 │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ push {r7, sl, fp, ip, lr} │ │ │ │ bl 0xfeb88e74 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addslt r0, r8, r8, lsl #31 │ │ │ │ @ instruction: 0xf10d4606 │ │ │ │ svcge 0x00220c08 │ │ │ │ @@ -41312,17 +41312,17 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ ldrtmi sp, [r0], -sl, lsl #2 │ │ │ │ pop {r3, r4, ip, sp, pc} │ │ │ │ strdlt r4, [r2], -r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - blx 0x7f5198 │ │ │ │ + blx 0xfe7f5198 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r0, r4, r8, lsl r0 │ │ │ │ + eorseq r0, r4, r8, lsr #2 │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ push {r7, sl, fp, ip, lr} │ │ │ │ bl 0xfeb88f68 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addslt r0, r8, r8, lsl #31 │ │ │ │ @ instruction: 0xf10d4606 │ │ │ │ svcge 0x00220c08 │ │ │ │ @@ -41373,17 +41373,17 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ ldrtmi sp, [r0], -sl, lsl #2 │ │ │ │ pop {r3, r4, ip, sp, pc} │ │ │ │ strdlt r4, [r2], -r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - @ instruction: 0xf9a4f281 │ │ │ │ + blx 0x97528c │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r0, r4, r8, lsl r0 │ │ │ │ + eorseq r0, r4, r8, lsr #2 │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ push {r7, sl, fp, ip, lr} │ │ │ │ bl 0xfeb8905c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addslt r0, r8, r8, lsl #31 │ │ │ │ @ instruction: 0xf10d4606 │ │ │ │ svcge 0x00220c08 │ │ │ │ @@ -41434,17 +41434,17 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ ldrtmi sp, [r0], -sl, lsl #2 │ │ │ │ pop {r3, r4, ip, sp, pc} │ │ │ │ strdlt r4, [r2], -r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - @ instruction: 0xf92af281 │ │ │ │ + @ instruction: 0xf9aaf281 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r0, r4, r8, lsl r0 │ │ │ │ + eorseq r0, r4, r8, lsr #2 │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ push {r7, sl, fp, ip, lr} │ │ │ │ bl 0xfeb89150 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addslt r0, r8, r8, lsl #31 │ │ │ │ @ instruction: 0xf10d4606 │ │ │ │ svcge 0x00220c08 │ │ │ │ @@ -41495,17 +41495,17 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ ldrtmi sp, [r0], -sl, lsl #2 │ │ │ │ pop {r3, r4, ip, sp, pc} │ │ │ │ strdlt r4, [r2], -r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - @ instruction: 0xf8b0f281 │ │ │ │ + @ instruction: 0xf930f281 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r0, r4, r8, lsl r0 │ │ │ │ + eorseq r0, r4, r8, lsr #2 │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ push {r7, sl, fp, ip, lr} │ │ │ │ bl 0xfeb89244 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addslt r0, r8, r8, lsl #31 │ │ │ │ @ instruction: 0xf10d4606 │ │ │ │ svcge 0x00220c08 │ │ │ │ @@ -41556,17 +41556,17 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ ldrtmi sp, [r0], -sl, lsl #2 │ │ │ │ pop {r3, r4, ip, sp, pc} │ │ │ │ strdlt r4, [r2], -r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - @ instruction: 0xf836f281 │ │ │ │ + @ instruction: 0xf8b6f281 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r0, r4, r8, lsl r0 │ │ │ │ + eorseq r0, r4, r8, lsr #2 │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ push {r7, sl, fp, ip, lr} │ │ │ │ bl 0xfeb89338 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addslt r0, r8, r8, lsl #31 │ │ │ │ @ instruction: 0xf10d4606 │ │ │ │ svcge 0x00220c08 │ │ │ │ @@ -41617,17 +41617,17 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ ldrtmi sp, [r0], -sl, lsl #2 │ │ │ │ pop {r3, r4, ip, sp, pc} │ │ │ │ strdlt r4, [r2], -r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - @ instruction: 0xffbcf280 │ │ │ │ + @ instruction: 0xf83cf281 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r0, r4, r8, lsl r0 │ │ │ │ + eorseq r0, r4, r8, lsr #2 │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ push {r7, sl, fp, ip, lr} │ │ │ │ bl 0xfeb8942c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addslt r0, r8, r8, lsl #31 │ │ │ │ @ instruction: 0xf10d4606 │ │ │ │ svcge 0x00220c08 │ │ │ │ @@ -41678,17 +41678,17 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ ldrtmi sp, [r0], -sl, lsl #2 │ │ │ │ pop {r3, r4, ip, sp, pc} │ │ │ │ strdlt r4, [r2], -r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - @ instruction: 0xff42f280 │ │ │ │ + @ instruction: 0xffc2f280 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r0, r4, r8, lsl r0 │ │ │ │ + eorseq r0, r4, r8, lsr #2 │ │ │ │ @ instruction: 0xf7e12300 │ │ │ │ svclt 0x0000be75 │ │ │ │ @ instruction: 0xf7e12301 │ │ │ │ svclt 0x0000be71 │ │ │ │ svcmi 0x00fff010 │ │ │ │ @ instruction: 0xf030d105 │ │ │ │ andle r4, r2, r0, lsl #6 │ │ │ │ @@ -41919,24 +41919,24 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x4629bd70 │ │ │ │ @ instruction: 0xf7e8a802 │ │ │ │ @ instruction: 0xf89dfb4f │ │ │ │ ldrb r4, [r7, r9] │ │ │ │ - stc2l 2, cr15, [r0, #-512]! @ 0xfffffe00 │ │ │ │ - @ instruction: 0xf64d2000 │ │ │ │ - vorr.i32 , #12 @ 0x0000000c │ │ │ │ + stc2l 2, cr15, [r0, #512]! @ 0x200 │ │ │ │ + vhadd.s8 d18, d14, d0 │ │ │ │ + vmla.f d16, d0, d0[7] │ │ │ │ blmi 0x1795d4 │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ vqsub.s16 d6, d20, d4 │ │ │ │ - svclt 0x0000fc3f │ │ │ │ + svclt 0x0000fcbf │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r0, r4, r0, lsr #1 │ │ │ │ - eorseq r0, r4, r8, lsl #5 │ │ │ │ + ldrhteq r0, [r4], -r0 │ │ │ │ + mlaseq r4, r8, r3, r0 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb9033c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r8], r0 @ │ │ │ │ bmi 0xd8a99c │ │ │ │ svceq 0x00c42300 │ │ │ │ ldmdavs r2, {r1, r2, r3, r9, sl, lr} │ │ │ │ @@ -41981,23 +41981,23 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ stmdage r2, {r0, r3, r5, r9, sl, lr} │ │ │ │ blx 0xff57719c │ │ │ │ mulmi r9, sp, r8 │ │ │ │ vqshl.s64 q7, q4, #0 │ │ │ │ - andcs pc, r0, r5, ror #25 │ │ │ │ - cmppvc ip, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + andcs pc, r0, r5, ror #26 │ │ │ │ + msreq (UNDEF: 108), lr │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ andls r4, r0, r4, lsl #22 │ │ │ │ addsvs pc, r4, #64, 4 │ │ │ │ - blx 0xff175a6e │ │ │ │ + mcrr2 2, 1, pc, r4, cr4 @ │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - ldrshteq r0, [r4], -r0 │ │ │ │ - eorseq r0, r4, r8, lsl #5 │ │ │ │ + eorseq r0, r4, r0, lsl #4 │ │ │ │ + mlaseq r4, r8, r3, r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb90430 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, fp, r8, asr #31 │ │ │ │ ldrmi r4, [r9], -ip, lsl #13 │ │ │ │ bmi 0xe0aa94 │ │ │ │ ldrbvc lr, [ip], #2639 @ 0xa4f │ │ │ │ @@ -42044,24 +42044,24 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ tstls r3, r4, lsl #16 │ │ │ │ blx 0x15f7298 │ │ │ │ mulsmi r1, sp, r8 │ │ │ │ ldrb r9, [r6, r3, lsl #18] │ │ │ │ - stc2l 2, cr15, [r6], #-512 @ 0xfffffe00 │ │ │ │ - @ instruction: 0xf64d2000 │ │ │ │ - vorr.i32 , #12 @ 0x0000000c │ │ │ │ + stc2l 2, cr15, [r6], #512 @ 0x200 │ │ │ │ + vhadd.s8 d18, d14, d0 │ │ │ │ + vmla.f d16, d0, d0[7] │ │ │ │ blmi 0x1797c8 │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ vqsub.s16 d6, d20, d4 │ │ │ │ - svclt 0x0000fb45 │ │ │ │ - eorseq r0, r4, r8, lsl r1 │ │ │ │ + svclt 0x0000fbc5 │ │ │ │ + eorseq r0, r4, r8, lsr #4 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r0, r4, r8, lsl #5 │ │ │ │ + mlaseq r4, r8, r3, r0 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb90530 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r8], r0 @ │ │ │ │ bmi 0xdcab90 │ │ │ │ bleq 0xff141f40 │ │ │ │ ldmdavs r2, {r1, r2, r3, r9, sl, lr} │ │ │ │ @@ -42106,24 +42106,24 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x4629bd70 │ │ │ │ @ instruction: 0xf7e8a802 │ │ │ │ @ instruction: 0xf89df9d9 │ │ │ │ ldrb r4, [r7, r9] │ │ │ │ - blx 0xffaf5dfe │ │ │ │ - @ instruction: 0xf64d2000 │ │ │ │ - vorr.i32 , #12 @ 0x0000000c │ │ │ │ + stc2l 2, cr15, [sl], #-512 @ 0xfffffe00 │ │ │ │ + vhadd.s8 d18, d14, d0 │ │ │ │ + vmla.f d16, d0, d0[7] │ │ │ │ blmi 0x1798c0 │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ vqsub.s16 d6, d20, d4 │ │ │ │ - svclt 0x0000fac9 │ │ │ │ + svclt 0x0000fb49 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r0, r4, r8, asr #1 │ │ │ │ - eorseq r0, r4, r8, lsl #5 │ │ │ │ + ldrsbteq r0, [r4], -r8 │ │ │ │ + mlaseq r4, r8, r3, r0 │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ ldrlt r5, [r0, #-3200]! @ 0xfffff380 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ strmi fp, [r5], -fp, lsl #1 │ │ │ │ movwcs lr, #59853 @ 0xe9cd │ │ │ │ movwls r2, #8960 @ 0x2300 │ │ │ │ @@ -42167,23 +42167,23 @@ │ │ │ │ andlt r4, r2, r0, lsr r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ stmdage r2, {r0, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf8a4f7e6 │ │ │ │ vqdmlsl.s q7, d16, d3[4] │ │ │ │ - andcs pc, r0, r1, ror fp @ │ │ │ │ - cmppvc ip, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + strdcs pc, [r0], -r1 │ │ │ │ + msreq (UNDEF: 108), lr │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ andls r4, r0, r4, lsl #22 │ │ │ │ addsvs pc, r4, #64, 4 │ │ │ │ - blx 0x1475d54 │ │ │ │ + blx 0xff475d54 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r0, r4, r8, lsl r0 │ │ │ │ - mlaseq r4, r8, r2, r0 │ │ │ │ + eorseq r0, r4, r8, lsr #2 │ │ │ │ + eorseq r0, r4, r8, lsr #7 │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ ldrlt r5, [r0, #-3200]! @ 0xfffff380 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ ldmdbmi r5!, {r0, r1, r3, r7, ip, sp, pc} │ │ │ │ andcs r4, r0, r5, lsl #12 │ │ │ │ movwcs lr, #59853 @ 0xe9cd │ │ │ │ @@ -42227,23 +42227,23 @@ │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ strtmi r4, [r8], -r1, lsr #12 │ │ │ │ @ instruction: 0xf85cf7ea │ │ │ │ strtmi lr, [r1], -r8, ror #15 │ │ │ │ @ instruction: 0xf7e6a802 │ │ │ │ @ instruction: 0xf8ddf82d │ │ │ │ ldrb ip, [sl, ip] │ │ │ │ - blx 0xffe75fe0 │ │ │ │ - @ instruction: 0xf64d2000 │ │ │ │ - vorr.i32 , #12 @ 0x0000000c │ │ │ │ + blx 0x1e75fe2 │ │ │ │ + vhadd.s8 d18, d14, d0 │ │ │ │ + vmla.f d16, d0, d0[7] │ │ │ │ blmi 0x139aa4 │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ vqsub.s16 d6, d20, d4 │ │ │ │ - svclt 0x0000f9d7 │ │ │ │ + svclt 0x0000fa57 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - mlaseq r4, r8, r2, r0 │ │ │ │ + eorseq r0, r4, r8, lsr #7 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb90808 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vqrdmlsh.s q8, q8, d0[6] │ │ │ │ addlt r2, r2, r4, lsl #25 │ │ │ │ @ instruction: 0xf3c00bc2 │ │ │ │ @ instruction: 0xf1bc0309 │ │ │ │ @@ -42256,15 +42256,15 @@ │ │ │ │ @ instruction: 0xf043020f │ │ │ │ @ instruction: 0xf0024c00 │ │ │ │ vsubw.u8 q8, q6, d1 │ │ │ │ @ instruction: 0xf0836045 │ │ │ │ b 0x103ce4c │ │ │ │ stmdblt fp, {r1, r2, r3, r7, ip} │ │ │ │ mrrceq 10, 4, lr, ip, cr15 │ │ │ │ - tstpmi r0, #82837504 @ p-variant is OBSOLETE @ 0x4f00000 │ │ │ │ + msrpl CPSR_, #82837504 @ 0x4f00000 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ movteq lr, #2819 @ 0xb03 │ │ │ │ @ instruction: 0x01bcf8b3 │ │ │ │ blx 0xfe83a666 │ │ │ │ blx 0xfe87229a │ │ │ │ @ instruction: 0xf1c3e303 │ │ │ │ blx 0xfe90a372 │ │ │ │ @@ -42396,39 +42396,39 @@ │ │ │ │ @ instruction: 0xf1bec00c │ │ │ │ tstle r4, r0, lsl #30 │ │ │ │ b 0x141869c │ │ │ │ ldrmi r7, [lr, #3728] @ 0xe90 │ │ │ │ @ instruction: 0xf1bcd011 │ │ │ │ sbcsle r0, r3, r0, lsl #30 │ │ │ │ bcs 0x585a8 │ │ │ │ - @ instruction: 0xf64dd1c7 │ │ │ │ - vsra.s64 d23, d24, #64 │ │ │ │ - @ instruction: 0xf64d012e │ │ │ │ - vshr.s64 , q4, #64 │ │ │ │ + vrhadd.s8 , q15, │ │ │ │ + vmla.f d16, d16, d0[2] │ │ │ │ + vrhadd.s8 d16, d14, d30 │ │ │ │ + vmla.i d16, d16, d0[6] │ │ │ │ blmi 0x4f994c │ │ │ │ vqsub.s8 q9, , │ │ │ │ - stmdahi fp, {r0, r2, r3, r4, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdahi fp, {r0, r2, r3, r4, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ movwpl pc, #1091 @ 0x443 @ │ │ │ │ movweq pc, #4163 @ 0x1043 @ │ │ │ │ @ instruction: 0xf1bc800b │ │ │ │ mvnle r0, r0, lsl #30 │ │ │ │ svceq 0x0000f1be │ │ │ │ @ instruction: 0xf020d004 │ │ │ │ @ instruction: 0xf0404080 │ │ │ │ ldr r5, [r3, r0]! │ │ │ │ addmi pc, r0, r0, asr #32 │ │ │ │ @ instruction: 0x2000e7b0 │ │ │ │ - tstpmi r0, #82837504 @ p-variant is OBSOLETE @ 0x4f00000 │ │ │ │ + msrpl CPSR_, #82837504 @ 0x4f00000 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - cmppvc ip, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + msreq (UNDEF: 108), lr │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ addsvc pc, r7, #1325400064 @ 0x4f000000 │ │ │ │ vhadd.s16 d9, d4, d0 │ │ │ │ - svclt 0x0000f863 │ │ │ │ - eorseq pc, r3, r0, asr ip @ │ │ │ │ + svclt 0x0000f8e3 │ │ │ │ + eorseq pc, r3, r0, ror #26 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb90aec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdahi fp, {r3, r4, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ ldrle r0, [lr, #-1754] @ 0xfffff926 │ │ │ │ stmiblt r2!, {r1, r3, r7, fp, ip, sp, lr}^ │ │ │ │ ldmiblt r2!, {r1, r3, r6, r7, r9, fp, ip, sp, lr}^ │ │ │ │ @@ -42450,15 +42450,15 @@ │ │ │ │ @ instruction: 0xf010b827 │ │ │ │ ldrshle r4, [sp, #255] @ 0xff │ │ │ │ andmi pc, r0, #48 @ 0x30 │ │ │ │ @ instruction: 0xf043d0df │ │ │ │ @ instruction: 0xf0000320 │ │ │ │ andhi r4, fp, r0 │ │ │ │ @ instruction: 0xf1f1e7d9 │ │ │ │ - mrc 9, 7, APSR_nzcv, cr0, cr9, {1} │ │ │ │ + mrc 9, 7, APSR_nzcv, cr0, cr9, {5} │ │ │ │ ldrb r7, [pc, r0, asr #20] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb90b68 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldmdahi r3, {r3, r4, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ svceq 0x0010f013 │ │ │ │ @ instruction: 0xf892d026 │ │ │ │ @@ -42490,15 +42490,15 @@ │ │ │ │ @ instruction: 0xf021d1d5 │ │ │ │ b 0x17cd1e4 │ │ │ │ sbcsle r0, r7, r0, lsl #28 │ │ │ │ cdpmi 0, 0, cr15, cr0, cr1, {0} │ │ │ │ nopeq {67} @ 0x43 │ │ │ │ ldrbtmi r4, [r1], -r0, ror #12 │ │ │ │ bfi r8, r3, #0, #16 │ │ │ │ - stc2l 1, cr15, [r6, #-960]! @ 0xfffffc40 │ │ │ │ + stc2l 1, cr15, [r6, #960]! @ 0x3c0 │ │ │ │ blvc 0x10754c0 │ │ │ │ svclt 0x0000e7d5 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ ldcmi 0, cr11, [r7], {142} @ 0x8e │ │ │ │ @@ -42525,15 +42525,15 @@ │ │ │ │ ldmib sp, {r0, r1, r6, r7, pc}^ │ │ │ │ blls 0x30f294 │ │ │ │ andeq pc, r1, #5 │ │ │ │ @ instruction: 0xf0822a00 │ │ │ │ vsubl.u8 q8, d3, d1 │ │ │ │ b 0x1091f94 │ │ │ │ @ instruction: 0xf64f1182 │ │ │ │ - vmov.i32 d20, #0 @ 0x00000000 │ │ │ │ + vsubl.s8 , d0, d16 │ │ │ │ bl 0xba358 │ │ │ │ stmdbge r4, {r0, r6, r9} │ │ │ │ @ instruction: 0x01bcf8b2 │ │ │ │ subseq lr, r6, #323584 @ 0x4f000 │ │ │ │ sbcvc lr, r3, #270336 @ 0x42000 │ │ │ │ ldrmi fp, [r6], -r8, lsl #30 │ │ │ │ subseq lr, r3, #323584 @ 0x4f000 │ │ │ │ @@ -42548,27 +42548,27 @@ │ │ │ │ blx 0xfe969ad6 │ │ │ │ @ instruction: 0xf1c0c000 │ │ │ │ blx 0xfe849bd2 │ │ │ │ stmdane r4, {r2, fp} │ │ │ │ bl 0x1263af0 │ │ │ │ strls r0, [r0], #-2056 @ 0xfffff7f8 │ │ │ │ andhi pc, r4, sp, asr #17 │ │ │ │ - blx 0xfecf5f8a │ │ │ │ + ldc2 1, cr15, [r2], #-164 @ 0xffffff5c │ │ │ │ ldmib sp, {r1, r8, fp, sp, pc}^ │ │ │ │ stmdage r6, {r2, r8, r9, sp} │ │ │ │ stmdami r0, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ - blx 0xfeaf5f9a │ │ │ │ + stc2 1, cr15, [sl], #-164 @ 0xffffff5c │ │ │ │ @ instruction: 0xf04f9b02 │ │ │ │ stmdbge r4, {r6, r9, lr} │ │ │ │ movwls r4, #603 @ 0x25b │ │ │ │ stmdage r6, {r0, r1, r8, r9, fp, ip, pc} │ │ │ │ movweq lr, #15202 @ 0x3b62 │ │ │ │ ldmib sp, {r0, r8, r9, ip, pc}^ │ │ │ │ @ instruction: 0xf1292304 │ │ │ │ - blls 0x178980 │ │ │ │ + blls 0x178b80 │ │ │ │ blcc 0xdff2c │ │ │ │ mvnscc pc, r1, asr #2 │ │ │ │ b 0x10fc48c │ │ │ │ beq 0x128ea28 │ │ │ │ @ instruction: 0xf1411c5a │ │ │ │ blx 0xbcb2e │ │ │ │ blx 0xfe8f5b36 │ │ │ │ @@ -42636,32 +42636,32 @@ │ │ │ │ ldr r9, [r7, fp, lsl #4]! │ │ │ │ stmdage r8, {r0, r3, r4, r5, r9, sl, lr} │ │ │ │ ldc2 7, cr15, [sl, #924]! @ 0x39c │ │ │ │ stccs 7, cr14, [r0], {178} @ 0xb2 │ │ │ │ ldmdahi fp!, {r2, r3, r4, r6, r7, r8, ip, lr, pc} │ │ │ │ orrmi pc, r0, #1124073472 @ 0x43000000 │ │ │ │ @ instruction: 0xe714803b │ │ │ │ - @ instruction: 0xf64d2000 │ │ │ │ - vorr.i32 , #12 @ 0x0000000c │ │ │ │ + vhadd.s8 d18, d14, d0 │ │ │ │ + vmla.f d16, d0, d0[7] │ │ │ │ blmi 0x37a104 │ │ │ │ subsvc pc, lr, #1325400064 @ 0x4f000000 │ │ │ │ vhadd.s16 d9, d3, d0 │ │ │ │ - @ instruction: 0xf27ffea7 │ │ │ │ - @ instruction: 0xf64dffbb │ │ │ │ - vsra.s64 d23, d24, #64 │ │ │ │ - @ instruction: 0xf64d012e │ │ │ │ - vshr.s64 , q4, #64 │ │ │ │ + @ instruction: 0xf280ff27 │ │ │ │ + vtst.8 d31, d14, d27 │ │ │ │ + vmla.f d16, d16, d0[2] │ │ │ │ + vrhadd.s8 d16, d14, d30 │ │ │ │ + vmla.i d16, d16, d0[6] │ │ │ │ blmi 0x1b9d24 │ │ │ │ - vqsub.s8 q9, q5, │ │ │ │ - svclt 0x0000fff1 │ │ │ │ + vqsub.s8 q9, , │ │ │ │ + svclt 0x0000f871 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r0, r4, r8, lsl r1 │ │ │ │ - ldrshteq r0, [r4], -r0 │ │ │ │ - eorseq r0, r4, r8, lsr #5 │ │ │ │ - eorseq pc, r3, r0, asr ip @ │ │ │ │ + eorseq r0, r4, r8, lsr #4 │ │ │ │ + eorseq r0, r4, r0, lsl #4 │ │ │ │ + ldrhteq r0, [r4], -r8 │ │ │ │ + eorseq pc, r3, r0, ror #26 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb90e90 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf0000fe8 │ │ │ │ bleq 0xff0baa98 │ │ │ │ vaddl.u8 , d16, d2 │ │ │ │ stmdacs r0, {r0, r1, r2, r6, r7, ip} │ │ │ │ @@ -42673,15 +42673,15 @@ │ │ │ │ @ instruction: 0xf043027f │ │ │ │ @ instruction: 0xf0024c00 │ │ │ │ vsubw.u8 q8, q6, d1 │ │ │ │ @ instruction: 0xf0836045 │ │ │ │ b 0x103d4d0 │ │ │ │ stmdblt fp, {r1, r2, r3, r7, ip} │ │ │ │ mrrceq 10, 4, lr, ip, cr15 │ │ │ │ - tstpmi r0, #82837504 @ p-variant is OBSOLETE @ 0x4f00000 │ │ │ │ + msrpl CPSR_, #82837504 @ 0x4f00000 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ movteq lr, #2819 @ 0xb03 │ │ │ │ @ instruction: 0x01bcf8b3 │ │ │ │ blx 0xfe83acea │ │ │ │ blx 0xfe87291e │ │ │ │ @ instruction: 0xf1c3e303 │ │ │ │ blx 0xfe90a9f6 │ │ │ │ @@ -42815,38 +42815,38 @@ │ │ │ │ svceq 0x0000f1be │ │ │ │ blvc 0xfe32e308 │ │ │ │ vfnmavc.f32 s28, s0, s30 │ │ │ │ mulsle r1, lr, r5 │ │ │ │ svceq 0x0000f1bc │ │ │ │ blvc 0x12ee20c │ │ │ │ @ instruction: 0xd1b52a00 │ │ │ │ - @ instruction: 0x71b8f64d │ │ │ │ + biceq pc, r8, lr, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - sbcsvc pc, r8, sp, asr #12 │ │ │ │ + rsceq pc, r8, lr, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ rsbscs r4, pc, #18432 @ 0x4800 │ │ │ │ - cdp2 2, 9, cr15, cr8, cr10, {2} │ │ │ │ + @ instruction: 0xff18f24a │ │ │ │ vst2.8 {d24-d25}, [r3], fp │ │ │ │ @ instruction: 0xf0435300 │ │ │ │ andhi r0, fp, r1, lsl #6 │ │ │ │ svceq 0x0000f1bc │ │ │ │ @ instruction: 0xf1bed1e7 │ │ │ │ andle r0, r4, r0, lsl #30 │ │ │ │ addmi pc, r0, r0, lsr #32 │ │ │ │ andpl pc, r0, r0, asr #32 │ │ │ │ @ instruction: 0xf040e7a1 │ │ │ │ ldr r4, [lr, r0, lsl #1] │ │ │ │ @ instruction: 0xf64f2000 │ │ │ │ - vorr.i32 d20, #0 @ 0x00000000 │ │ │ │ - @ instruction: 0xf64d0333 │ │ │ │ - vorr.i32 , #12 @ 0x0000000c │ │ │ │ + vsubw.s8 , q0, d16 │ │ │ │ + vcge.s8 d16, d14, d19 │ │ │ │ + vmla.f d16, d0, d0[7] │ │ │ │ vst4.8 {d16,d18,d20,d22}, [pc :128], lr │ │ │ │ mulls r0, r7, r2 │ │ │ │ - ldc2 2, cr15, [lr, #-76] @ 0xffffffb4 │ │ │ │ - eorseq pc, r3, r0, asr ip @ │ │ │ │ + ldc2 2, cr15, [lr, #76] @ 0x4c │ │ │ │ + eorseq pc, r3, r0, ror #26 │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ push {r7, sl, fp, ip, lr} │ │ │ │ vstr FPSCR_nzcvqc, [sp, #-448]! @ 0xfffffe40 │ │ │ │ bl 0xfeb9cb84 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ adclt r0, r9, r0, lsr pc │ │ │ │ teqcs r4, #3358720 @ 0x334000 │ │ │ │ @@ -42893,60 +42893,60 @@ │ │ │ │ blls 0xe8598 │ │ │ │ b 0x10fc19c │ │ │ │ movwls r7, #9163 @ 0x23cb │ │ │ │ stmdaeq r4!, {r0, r1, r5, r6, r7, r8, r9, sl}^ │ │ │ │ strbvc lr, [r5], #2628 @ 0xa44 │ │ │ │ bleq 0x173494c │ │ │ │ @ instruction: 0xf64f086d │ │ │ │ - vorr.i32 d20, #0 @ 0x00000000 │ │ │ │ + vsubw.s8 , q0, d16 │ │ │ │ bl 0xfad18 │ │ │ │ stmdbge ip, {r1, r6, r8, r9} │ │ │ │ ldc 6, cr4, [pc, #136] @ 0x3a0dc │ │ │ │ @ instruction: 0xf8b38ba0 │ │ │ │ @ instruction: 0x462b61bc │ │ │ │ blx 0xfe9bb13a │ │ │ │ blx 0xfe9ea07a │ │ │ │ @ instruction: 0xf1c0c000 │ │ │ │ blx 0xfe84a16e │ │ │ │ stmdane r0, {r1, r2, r9, sl} │ │ │ │ cmnmi r6, r0 │ │ │ │ strls r9, [r1], -sl │ │ │ │ @ instruction: 0x960ba816 │ │ │ │ - @ instruction: 0xf8e4f129 │ │ │ │ + @ instruction: 0xf964f129 │ │ │ │ movwcs lr, #43485 @ 0xa9dd │ │ │ │ ldmdage r6, {r3, r8, fp, sp, pc} │ │ │ │ movwcs lr, #2509 @ 0x9cd │ │ │ │ movwcs lr, #51677 @ 0xc9dd │ │ │ │ - @ instruction: 0xf8daf129 │ │ │ │ + @ instruction: 0xf95af129 │ │ │ │ @ instruction: 0xf04f9a08 │ │ │ │ blls 0x28b99c │ │ │ │ subsmi sl, r2, #163840 @ 0x28000 │ │ │ │ ldmib sp, {r1, r2, r4, fp, sp, pc}^ │ │ │ │ bl 0x19dc4d0 │ │ │ │ stmib sp, {r0, r1, r8, r9}^ │ │ │ │ @ instruction: 0xf1298900 │ │ │ │ - blls 0x2f83e0 │ │ │ │ + blls 0x2f85e0 │ │ │ │ stmdbge ip, {r1, r5, r9, sl, lr} │ │ │ │ movwls r1, #2267 @ 0x8db │ │ │ │ ldmdage r6, {r1, r3, r8, r9, ip, pc} │ │ │ │ cmpmi fp, fp, lsl #22 │ │ │ │ movwls r9, #45825 @ 0xb301 │ │ │ │ @ instruction: 0xf129462b │ │ │ │ - stmdbge r8, {r0, r2, r3, r4, r5, r7, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r8, {r0, r2, r3, r4, r5, r8, fp, ip, sp, lr, pc} │ │ │ │ movwcs lr, #43485 @ 0xa9dd │ │ │ │ stmib sp, {r1, r2, r4, fp, sp, pc}^ │ │ │ │ ldmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf129230c │ │ │ │ - bls 0x2783b0 │ │ │ │ + bls 0x2785b0 │ │ │ │ blls 0x2a4520 │ │ │ │ ldmib sp, {r4, fp, sp, pc}^ │ │ │ │ subsmi r8, r2, #163840 @ 0x28000 │ │ │ │ movweq lr, #15206 @ 0x3b66 │ │ │ │ stmdbhi r0, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ - @ instruction: 0xf8a6f129 │ │ │ │ + @ instruction: 0xf926f129 │ │ │ │ ldmib sp, {r1, r8, r9, sl, fp, ip, pc}^ │ │ │ │ tstcs r0, r0, lsl r0 │ │ │ │ andvs lr, lr, #3620864 @ 0x374000 │ │ │ │ stmdaeq r3, {r0, r1, r4, r8, r9, fp, sp, lr, pc} │ │ │ │ beq 0x74e50 │ │ │ │ svclt 0x0028465b │ │ │ │ ldmibne r6!, {r0, r8, sp} │ │ │ │ @@ -42961,27 +42961,27 @@ │ │ │ │ vstr d8, [sp, #96] @ 0x60 │ │ │ │ vstr d8, [sp, #104] @ 0x68 │ │ │ │ vstr d8, [sp, #112] @ 0x70 │ │ │ │ vstr d8, [sp, #120] @ 0x78 │ │ │ │ vstr d8, [sp, #128] @ 0x80 │ │ │ │ vstr d8, [sp, #136] @ 0x88 │ │ │ │ @ instruction: 0xf1298b24 │ │ │ │ - @ instruction: 0x4622f879 │ │ │ │ + @ instruction: 0x4622f8f9 │ │ │ │ stmib sp, {r0, r1, r3, r5, r9, sl, lr}^ │ │ │ │ stmdbge r2!, {r9, fp, pc} │ │ │ │ @ instruction: 0xf129a824 │ │ │ │ - @ instruction: 0x465bf871 │ │ │ │ + @ instruction: 0x465bf8f1 │ │ │ │ stmib sp, {r1, r3, r4, r5, r9, sl, lr}^ │ │ │ │ ldmdbge ip, {r9, fp, pc} │ │ │ │ @ instruction: 0xf129a816 │ │ │ │ - strtmi pc, [r2], -r9, ror #16 │ │ │ │ + strtmi pc, [r2], -r9, ror #17 │ │ │ │ stmib sp, {r0, r1, r3, r5, r9, sl, lr}^ │ │ │ │ ldmdbge r8, {r8, fp, sp, lr} │ │ │ │ @ instruction: 0xf129a81a │ │ │ │ - svcls 0x0024f861 │ │ │ │ + svcls 0x0024f8e1 │ │ │ │ ldrdcc lr, [r0], -sp @ │ │ │ │ ldmib sp, {r8, sp}^ │ │ │ │ ldmibne fp, {r1, r2, r3, r4, r9, sl, ip, lr}^ │ │ │ │ eor lr, r2, #3620864 @ 0x374000 │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ svcls 0x001c9c25 │ │ │ │ @ instruction: 0xf04f4160 │ │ │ │ @@ -43022,27 +43022,27 @@ │ │ │ │ stmdage r0!, {r8, sl, lr} │ │ │ │ blhi 0x675868 │ │ │ │ blhi 0x77586c │ │ │ │ blhi 0x7f5870 │ │ │ │ blhi 0x875874 │ │ │ │ blhi 0x8f5878 │ │ │ │ blhi 0x97587c │ │ │ │ - @ instruction: 0xfffef128 │ │ │ │ + @ instruction: 0xf87ef129 │ │ │ │ @ instruction: 0x465b4652 │ │ │ │ stmdbhi r0, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ stmdage r4!, {r1, r5, r8, fp, sp, pc} │ │ │ │ - @ instruction: 0xfff6f128 │ │ │ │ + @ instruction: 0xf876f129 │ │ │ │ @ instruction: 0x4633463a │ │ │ │ stmdbhi r0, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ ldmdage r6, {r2, r3, r4, r8, fp, sp, pc} │ │ │ │ - @ instruction: 0xffeef128 │ │ │ │ + @ instruction: 0xf86ef129 │ │ │ │ @ instruction: 0x465b4652 │ │ │ │ strmi lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ ldmdage sl, {r3, r4, r8, fp, sp, pc} │ │ │ │ - @ instruction: 0xffe6f128 │ │ │ │ + @ instruction: 0xf866f129 │ │ │ │ @ instruction: 0x9c249a20 │ │ │ │ ldmib sp, {r8, sl, sp}^ │ │ │ │ bl 0x4ba710 │ │ │ │ ldmib sp, {r2, sl, fp}^ │ │ │ │ @ instruction: 0xf04f631e │ │ │ │ bls 0x87c294 │ │ │ │ stmib sp, {r0, r2, r5, sl, fp, ip, pc}^ │ │ │ │ @@ -43094,29 +43094,29 @@ │ │ │ │ @ instruction: 0xf165a91e │ │ │ │ stmdage r0!, {r8, sl} │ │ │ │ stmdaeq r3, {r3, r4, r5, r7, r8, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf1654623 │ │ │ │ stc 5, cr0, [sp] │ │ │ │ vstr d8, [sp, #104] @ 0x68 │ │ │ │ @ instruction: 0xf1288b1c │ │ │ │ - svcls 0x0007ff6d │ │ │ │ + svcls 0x0007ffed │ │ │ │ blls 0x14bc7c │ │ │ │ stmdage r4!, {r1, r5, r8, fp, sp, pc} │ │ │ │ strls r9, [r1, -r0, lsl #6] │ │ │ │ @ instruction: 0xf128462b │ │ │ │ - blls 0x17a110 │ │ │ │ + blls 0x17a310 │ │ │ │ stmib sp, {r1, r4, r5, r9, sl, lr}^ │ │ │ │ ldmdbge ip, {r8, r9, sl, ip, sp} │ │ │ │ ldmdage r6, {r0, r1, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf1282400 │ │ │ │ - @ instruction: 0x4642ff59 │ │ │ │ + @ instruction: 0x4642ffd9 │ │ │ │ stmib sp, {r0, r1, r3, r5, r9, sl, lr}^ │ │ │ │ ldmdbge r8, {r8, r9, fp, sp, pc} │ │ │ │ @ instruction: 0xf128a81a │ │ │ │ - mcrls 15, 1, pc, cr4, cr1, {2} @ │ │ │ │ + mcrls 15, 1, pc, cr4, cr1, {6} @ │ │ │ │ @ instruction: 0xf04f9820 │ │ │ │ ldmib sp, {r9, sl, fp}^ │ │ │ │ stmibne r0, {r1, r5, r8, ip, lr} │ │ │ │ ldrbtmi r9, [r1], r5, lsr #30 │ │ │ │ @ instruction: 0xf04f9e21 │ │ │ │ bls 0x7bc3c0 │ │ │ │ @ instruction: 0x0c07eb56 │ │ │ │ @@ -43155,15 +43155,15 @@ │ │ │ │ b 0x11c0ffc │ │ │ │ b 0x140bf5c │ │ │ │ @ instruction: 0x46323454 │ │ │ │ strbmi lr, [r5], #2628 @ 0xa44 │ │ │ │ strtmi r9, [r3], -r0, lsl #12 │ │ │ │ @ instruction: 0xf1689401 │ │ │ │ @ instruction: 0xf1280800 │ │ │ │ - ldmib sp, {r0, r1, r4, r5, r6, r7, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmib sp, {r0, r1, r4, r5, r6, r8, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ bleq 0x1b7ecb8 │ │ │ │ @ instruction: 0xc012e9dd │ │ │ │ strbmi lr, [r8, #2629] @ 0xa45 │ │ │ │ b 0x1403074 │ │ │ │ submi r3, r9, #88, 16 @ 0x580000 │ │ │ │ andeq lr, r2, #117760 @ 0x1cc00 │ │ │ │ movwcs fp, #7992 @ 0x1f38 │ │ │ │ @@ -43400,40 +43400,40 @@ │ │ │ │ vmlacs.f32 s18, s12, s10 │ │ │ │ cmple r5, r0, lsl fp │ │ │ │ vst2.8 {d24-d25}, [r3 :64], r3 │ │ │ │ @ instruction: 0xf0435300 │ │ │ │ andshi r0, r3, r1, lsl #6 │ │ │ │ suble r2, lr, r0, lsl #16 │ │ │ │ stmdbcs r0, {r0, r4, r6, r8, r9, fp, ip, sp, lr} │ │ │ │ - @ instruction: 0xf64dd18a │ │ │ │ - vsra.s64 d23, d24, #64 │ │ │ │ - @ instruction: 0xf64d012e │ │ │ │ - vshr.s64 , q4, #64 │ │ │ │ + vrhadd.s8 d29, d30, d10 │ │ │ │ + vmla.f d16, d16, d0[2] │ │ │ │ + vrhadd.s8 d16, d14, d30 │ │ │ │ + vmla.i d16, d16, d0[6] │ │ │ │ blmi 0xafa900 │ │ │ │ vqsub.s8 q9, q5, │ │ │ │ - stmdbcs r0, {r0, r1, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdbcs r0, {r0, r1, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ svcge 0x0072f47f │ │ │ │ strmi r4, [fp], -sl, lsl #12 │ │ │ │ rscsvc pc, pc, #208666624 @ 0xc700000 │ │ │ │ strmi r4, [ip], -r8, lsl #12 │ │ │ │ ldrb r4, [lr], sp, lsl #12 │ │ │ │ @ instruction: 0xf47f2900 │ │ │ │ bls 0x1a6608 │ │ │ │ vst2.8 {d24-d25}, [r3 :64], r3 │ │ │ │ andshi r4, r3, r0, lsl #7 │ │ │ │ bllt 0xff438874 │ │ │ │ ldrmi r2, [r3], -r0, lsl #4 │ │ │ │ @ instruction: 0x46144610 │ │ │ │ @ instruction: 0xe6ce4615 │ │ │ │ - @ instruction: 0xf64d2000 │ │ │ │ - vorr.i32 , #12 @ 0x0000000c │ │ │ │ + vhadd.s8 d18, d14, d0 │ │ │ │ + vmla.f d16, d0, d0[7] │ │ │ │ blmi 0x6bad48 │ │ │ │ subsvc pc, lr, #1325400064 @ 0x4f000000 │ │ │ │ vhadd.s16 d9, d3, d0 │ │ │ │ - ldrbtmi pc, [r2], -r5, lsl #17 @ │ │ │ │ + ldrbtmi pc, [r2], -r5, lsl #18 @ │ │ │ │ @ instruction: 0xf6c74674 │ │ │ │ @ instruction: 0x467572ff │ │ │ │ @ instruction: 0x46704673 │ │ │ │ ssat r2, #22, r4, lsl #2 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ blls 0x1a661c │ │ │ │ stmdbcs r0, {r0, r3, r4, r6, r8, r9, fp, ip, sp, lr} │ │ │ │ @@ -43448,16 +43448,16 @@ │ │ │ │ blvc 0xfe7214f0 │ │ │ │ eorsle r2, r6, r0, lsl #22 │ │ │ │ strmi pc, [r0, #37] @ 0x25 │ │ │ │ strpl pc, [r0, #-69] @ 0xffffffbb │ │ │ │ @ instruction: 0x2605e73d │ │ │ │ bllt 0x1f388ec │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq pc, r3, r0, asr ip @ │ │ │ │ - ldrhteq r0, [r4], -r8 │ │ │ │ + eorseq pc, r3, r0, ror #26 │ │ │ │ + eorseq r0, r4, r8, asr #7 │ │ │ │ andeq lr, r3, #80, 20 @ 0x50000 │ │ │ │ bls 0xeeda4 │ │ │ │ andeq lr, fp, #335872 @ 0x52000 │ │ │ │ blx 0xfef2ea94 │ │ │ │ @ instruction: 0xf1bbf28b │ │ │ │ tstle r3, r0, lsl #30 │ │ │ │ blx 0xfece1120 │ │ │ │ @@ -43507,29 +43507,29 @@ │ │ │ │ vpmax.u8 d15, d2, d0 │ │ │ │ bne 0xfef1f5d4 │ │ │ │ ldr r9, [fp, r3, lsl #6]! │ │ │ │ orrsvc pc, r1, #78643200 @ 0x4b00000 │ │ │ │ mvnsvc pc, #217055232 @ 0xcf00000 │ │ │ │ ldrbmi r9, [sp], -r2, lsl #24 │ │ │ │ ldr r9, [r3, r3, lsl #6]! │ │ │ │ - @ instruction: 0xf8f6f27f │ │ │ │ - ldrteq pc, [r0], #-590 @ 0xfffffdb2 @ │ │ │ │ + @ instruction: 0xf976f27f │ │ │ │ + strbne pc, [r0], #-590 @ 0xfffffdb2 @ │ │ │ │ strteq pc, [lr], #-704 @ 0xfffffd40 │ │ │ │ - @ instruction: 0x71b8f64d │ │ │ │ + biceq pc, r8, lr, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ adccs r4, fp, #7168 @ 0x1c00 │ │ │ │ - vshl.s16 d9, d0, d2 │ │ │ │ - ldrdcs pc, [r0], -r3 │ │ │ │ - cmppvc ip, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + vshl.s16 d9, d0, d3 │ │ │ │ + andcs pc, r0, r3, asr r8 @ │ │ │ │ + msreq (UNDEF: 108), lr │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xf44f4b03 │ │ │ │ mulls r0, r7, r2 │ │ │ │ - @ instruction: 0xffc8f212 │ │ │ │ - eorseq pc, r3, r8, lsl #25 │ │ │ │ - ldrsbteq pc, [r3], -r8 @ │ │ │ │ + @ instruction: 0xf848f213 │ │ │ │ + mlaseq r3, r8, sp, pc @ │ │ │ │ + eorseq pc, r3, r8, ror #27 │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ push {r7, sl, fp, ip, lr} │ │ │ │ vstr FPSCR_nzcvqc, [sp, #-448]! @ 0xfffffe40 │ │ │ │ bl 0xfeb9d634 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ adclt r0, pc, r8, lsl pc @ │ │ │ │ teqcs sl, #3358720 @ 0x334000 │ │ │ │ @@ -43573,15 +43573,15 @@ │ │ │ │ b 0x10fcbdc │ │ │ │ movwls r7, #13259 @ 0x33cb │ │ │ │ bicvc lr, sl, #323584 @ 0x4f000 │ │ │ │ beq 0x16f5418 │ │ │ │ bvc 0xff2b5408 │ │ │ │ bleq 0x17353f0 │ │ │ │ ldmdbeq r9, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ - tstpmi r0, #82837504 @ p-variant is OBSOLETE @ 0x4f00000 │ │ │ │ + msrpl CPSR_, #82837504 @ 0x4f00000 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ movteq lr, #11011 @ 0x2b03 │ │ │ │ ldrbmi sl, [r2], -ip, lsl #18 │ │ │ │ strbmi pc, [r0], -pc, asr #32 @ │ │ │ │ blhi 0xfe9b617c │ │ │ │ @ instruction: 0x41bcf8b3 │ │ │ │ strteq r4, [r4], #-1611 @ 0xfffff9b5 │ │ │ │ @@ -43589,45 +43589,45 @@ │ │ │ │ andpl pc, r0, r4, lsr #23 │ │ │ │ submi pc, r0, r0, asr #3 │ │ │ │ streq pc, [r4], #-2976 @ 0xfffff460 │ │ │ │ andls r1, r0, r0, lsl #16 │ │ │ │ andls r4, sl, r4, ror #2 │ │ │ │ ldmdage r6, {r0, sl, ip, pc} │ │ │ │ @ instruction: 0xf128940b │ │ │ │ - ldmib sp, {r0, r1, r2, r3, r7, r8, r9, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmib sp, {r0, r1, r2, r3, sl, fp, ip, sp, lr, pc}^ │ │ │ │ stmdbge r8, {r1, r3, r8, r9, sp} │ │ │ │ stmib sp, {r1, r2, r4, fp, sp, pc}^ │ │ │ │ ldmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf128230c │ │ │ │ - bls 0x279954 │ │ │ │ + bls 0x279b54 │ │ │ │ blls 0x2a4f6c │ │ │ │ subsmi sl, r2, #1441792 @ 0x160000 │ │ │ │ strmi lr, [sl, #-2525] @ 0xfffff623 │ │ │ │ movweq lr, #15206 @ 0x3b66 │ │ │ │ strmi lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ - blx 0x1e76ffa │ │ │ │ + blx 0xffe76ffa │ │ │ │ ldrbmi r9, [r2], -sl, lsl #22 │ │ │ │ ldmne fp, {r2, r3, r8, fp, sp, pc}^ │ │ │ │ movwls r9, #41728 @ 0xa300 │ │ │ │ blls 0x324bc0 │ │ │ │ movwls r4, #4443 @ 0x115b │ │ │ │ strbmi r9, [fp], -fp, lsl #6 │ │ │ │ - blx 0x1af7016 │ │ │ │ + blx 0xffaf7016 │ │ │ │ ldmib sp, {r3, r8, fp, sp, pc}^ │ │ │ │ ldmdage r6, {r1, r3, r8, r9, sp} │ │ │ │ movwcs lr, #2509 @ 0x9cd │ │ │ │ movwcs lr, #51677 @ 0xc9dd │ │ │ │ - blx 0x187702a │ │ │ │ + blx 0xff87702a │ │ │ │ stmdbge lr, {r3, r9, fp, ip, pc} │ │ │ │ ldmdage r0, {r0, r3, r8, r9, fp, ip, pc} │ │ │ │ strmi lr, [sl, #-2525] @ 0xfffff623 │ │ │ │ bl 0x19cb4e0 │ │ │ │ stmib sp, {r0, r1, r8, r9}^ │ │ │ │ @ instruction: 0xf1284500 │ │ │ │ - movwcs pc, #2899 @ 0xb53 @ │ │ │ │ + movwcs pc, #3027 @ 0xbd3 @ │ │ │ │ @ instruction: 0x5710e9dd │ │ │ │ ldmib sp, {r1, r2, r3, r4, r8, fp, sp, pc}^ │ │ │ │ stmdbne sp!, {r1, r2, r3, r9, sl, lr}^ │ │ │ │ bls 0x10b1b0 │ │ │ │ movwcs fp, #7976 @ 0x1f28 │ │ │ │ cmnmi r6, r4, lsr #18 │ │ │ │ @ instruction: 0xf14618e4 │ │ │ │ @@ -43639,27 +43639,27 @@ │ │ │ │ vstr d8, [sp, #96] @ 0x60 │ │ │ │ vstr d8, [sp, #104] @ 0x68 │ │ │ │ vstr d8, [sp, #112] @ 0x70 │ │ │ │ vstr d8, [sp, #120] @ 0x78 │ │ │ │ vstr d8, [sp, #128] @ 0x80 │ │ │ │ vstr d8, [sp, #136] @ 0x88 │ │ │ │ @ instruction: 0xf1288b24 │ │ │ │ - ldrbmi pc, [r2], -fp, lsr #22 @ │ │ │ │ + ldrbmi pc, [r2], -fp, lsr #23 @ │ │ │ │ stmib sp, {r0, r1, r3, r6, r9, sl, lr}^ │ │ │ │ stmdbge r2!, {r8, r9, sl, ip, lr} │ │ │ │ @ instruction: 0xf128a824 │ │ │ │ - ldrbmi pc, [fp], -r3, lsr #22 @ │ │ │ │ + ldrbmi pc, [fp], -r3, lsr #23 @ │ │ │ │ strpl lr, [r0, -sp, asr #19] │ │ │ │ bls 0x12507c │ │ │ │ @ instruction: 0xf128a816 │ │ │ │ - @ instruction: 0x4652fb1b │ │ │ │ + @ instruction: 0x4652fb9b │ │ │ │ stmib sp, {r0, r1, r3, r6, r9, sl, lr}^ │ │ │ │ ldmdbge r8, {r9, sl, lr} │ │ │ │ @ instruction: 0xf128a81a │ │ │ │ - stmdals r4!, {r0, r1, r4, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdals r4!, {r0, r1, r4, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ tstcs r0, r0, lsr #22 │ │ │ │ @ instruction: 0x471ee9dd │ │ │ │ ldmib sp, {r0, r1, r3, r4, fp, ip}^ │ │ │ │ @ instruction: 0xf04f6222 │ │ │ │ vstmdbls r5!, {s0-s-1} │ │ │ │ ldmib sp, {r0, r5, fp, ip, pc}^ │ │ │ │ cmnmi r8, r8, lsl lr │ │ │ │ @@ -43697,28 +43697,28 @@ │ │ │ │ blhi 0x6762f4 │ │ │ │ blhi 0x6f62f8 │ │ │ │ blhi 0x7762fc │ │ │ │ blhi 0x7f6300 │ │ │ │ blhi 0x876304 │ │ │ │ blhi 0x8f6308 │ │ │ │ blhi 0x97630c │ │ │ │ - blx 0xfedf717c │ │ │ │ + blx 0xdf717e │ │ │ │ @ instruction: 0x9010f8dd │ │ │ │ stmib sp, {r0, r1, r3, r4, r5, r9, sl, lr}^ │ │ │ │ stmdbge r2!, {r8, sl, lr} │ │ │ │ stmdage r4!, {r1, r3, r6, r9, sl, lr} │ │ │ │ - blx 0xfeb77190 │ │ │ │ + blx 0xb77192 │ │ │ │ stmib sp, {r1, r4, r5, r9, sl, lr}^ │ │ │ │ ldmdbge ip, {r8, sl, lr} │ │ │ │ ldmdage r6, {r0, r2, r8, r9, fp, ip, pc} │ │ │ │ - blx 0xfe9771a0 │ │ │ │ + blx 0x9771a2 │ │ │ │ ldrtmi r4, [fp], -sl, asr #12 │ │ │ │ blge 0x7543c │ │ │ │ ldmdage sl, {r3, r4, r8, fp, sp, pc} │ │ │ │ - blx 0xfe7771b0 │ │ │ │ + blx 0x7771b2 │ │ │ │ stcls 8, cr10, [r4], #-120 @ 0xffffff88 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ eor lr, r2, #3620864 @ 0x374000 │ │ │ │ beq 0x76e5c │ │ │ │ stc 8, cr12, [sp, #44] @ 0x2c │ │ │ │ vstr d8, [sp, #136] @ 0x88 │ │ │ │ ldmdbne fp, {r1, r2, r3, r4, r8, r9, fp, pc} │ │ │ │ @@ -43774,28 +43774,28 @@ │ │ │ │ stceq 1, cr15, [r0], {108} @ 0x6c │ │ │ │ bl 0xfec4c768 │ │ │ │ strtmi r0, [r2], -r2, lsl #20 │ │ │ │ @ instruction: 0xf16ca820 │ │ │ │ @ instruction: 0xed8d0900 │ │ │ │ vstr d8, [sp, #104] @ 0x68 │ │ │ │ @ instruction: 0xf1288b1c │ │ │ │ - vstrls s30, [r5, #-108] @ 0xffffff94 │ │ │ │ + vstrls s30, [r5, #-620] @ 0xfffffd94 │ │ │ │ @ instruction: 0x464b4652 │ │ │ │ stmdage r4!, {r1, r5, r8, fp, sp, pc} │ │ │ │ strls r9, [r1, #-1536] @ 0xfffffa00 │ │ │ │ - blx 0x4f72c4 │ │ │ │ + blx 0xfe4f72c4 │ │ │ │ ldrbmi r4, [fp], -r2, lsr #12 │ │ │ │ strvs lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ ldmdage r6, {r2, r3, r4, r8, fp, sp, pc} │ │ │ │ - blx 0x2f72d4 │ │ │ │ + blx 0xfe2f72d4 │ │ │ │ ldrbmi r9, [r2], -r4, lsl #22 │ │ │ │ strcc lr, [r0, -sp, asr #19] │ │ │ │ @ instruction: 0x464ba918 │ │ │ │ @ instruction: 0xf128a81a │ │ │ │ - vmulls.f32 s30, s8, s2 │ │ │ │ + vmulls.f32 s30, s9, s2 │ │ │ │ tstcs r0, r0, lsr #20 │ │ │ │ @ instruction: 0x5722e9dd │ │ │ │ ldmib sp, {r1, r4, r7, r8, fp, ip}^ │ │ │ │ @ instruction: 0xf04f431e │ │ │ │ cdpls 12, 2, cr0, cr5, cr0, {0} │ │ │ │ stmdals r1!, {r0, r5, r6, r7, r9, sl, lr} │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @@ -43833,15 +43833,15 @@ │ │ │ │ b 0x11c1a98 │ │ │ │ b 0x140c9f8 │ │ │ │ @ instruction: 0x46323454 │ │ │ │ strbmi lr, [r5], #2628 @ 0xa44 │ │ │ │ strtmi r9, [r3], -r0, lsl #12 │ │ │ │ @ instruction: 0xf1679401 │ │ │ │ @ instruction: 0xf1280700 │ │ │ │ - ldmib sp, {r0, r2, r5, r7, r8, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmib sp, {r0, r2, r5, r9, fp, ip, sp, lr, pc}^ │ │ │ │ bleq 0x1b7f754 │ │ │ │ strbmi lr, [r7, #2629] @ 0xa45 │ │ │ │ ldmib sp, {r0, r1, r2, r3, r4, r5, r6, r8, r9, fp}^ │ │ │ │ submi lr, r9, #18 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andeq lr, r2, #117760 @ 0x1cc00 │ │ │ │ movwcs fp, #7992 @ 0x1f38 │ │ │ │ @@ -43956,23 +43956,23 @@ │ │ │ │ blx 0xfec79060 │ │ │ │ @ instruction: 0xf89de7ae │ │ │ │ blcs 0x4733c │ │ │ │ @ instruction: 0xf8b8d1e8 │ │ │ │ vst4.8 {d19-d22}, [r3], r0 │ │ │ │ @ instruction: 0xf8a84380 │ │ │ │ ldrb r3, [lr], #0 │ │ │ │ - @ instruction: 0xf64d2000 │ │ │ │ - vorr.i32 , #12 @ 0x0000000c │ │ │ │ + vhadd.s8 d18, d14, d0 │ │ │ │ + vmla.f d16, d0, d0[7] │ │ │ │ blmi 0x17b5ac │ │ │ │ subsvc pc, lr, #1325400064 @ 0x4f000000 │ │ │ │ vhadd.s16 d9, d2, d0 │ │ │ │ - vfms.f16 , q7, │ │ │ │ - svclt 0x0000fd67 │ │ │ │ + vfms.f16 , q15, │ │ │ │ + svclt 0x0000fde7 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - ldrhteq r0, [r4], -r8 │ │ │ │ + eorseq r0, r4, r8, asr #7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb92314 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r6, r0, ror #31 │ │ │ │ bmi 0x843d20 │ │ │ │ movwls r4, #1548 @ 0x60c │ │ │ │ @ instruction: 0xf88d9303 │ │ │ │ @@ -44001,17 +44001,17 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 56) │ │ │ │ tstcs r0, r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmls.f16 d27, d14, d0 │ │ │ │ - svclt 0x0000fd19 │ │ │ │ + svclt 0x0000fd99 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - ldrshteq r0, [r4], -r0 │ │ │ │ + eorseq r0, r4, r0, lsl #4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb923b0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r6, r0, ror #31 │ │ │ │ @ instruction: 0xc098f8df │ │ │ │ @ instruction: 0x460b4614 │ │ │ │ strtmi r4, [r1], -r3, lsr #20 │ │ │ │ @@ -44045,16 +44045,16 @@ │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r6, r7, lsl #2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmls.f16 d27, d14, d0 │ │ │ │ - svclt 0x0000fcc1 │ │ │ │ - eorseq r0, r4, r8, lsl r1 │ │ │ │ + svclt 0x0000fd41 │ │ │ │ + eorseq r0, r4, r8, lsr #4 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb92460 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blvc 0x10ff248 │ │ │ │ ldmibeq sl, {r0, r1, r3, r4, r7, r8, ip, sp, pc}^ │ │ │ │ vmin.u8 d16, d3, d8 │ │ │ │ @@ -44062,44 +44062,44 @@ │ │ │ │ @ instruction: 0xf02340fe │ │ │ │ bicseq r4, r2, #-67108863 @ 0xfc000001 │ │ │ │ vst4.8 {d4[0],d5[0],d6[0],d7[0]}, [r2 :32], r8 │ │ │ │ b 0x10cbe64 │ │ │ │ qaddcs r5, r0, r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - @ instruction: 0xf64dbd08 │ │ │ │ - vsra.s64 d23, d24, #64 │ │ │ │ - @ instruction: 0xf64d012e │ │ │ │ - vshr.s64 , q4, #64 │ │ │ │ + vadd.f32 d27, d14, d8 │ │ │ │ + vmla.f d16, d16, d0[2] │ │ │ │ + vrhadd.s8 d16, d14, d30 │ │ │ │ + vmla.i d16, d16, d0[6] │ │ │ │ blmi 0xbb35c │ │ │ │ vqsub.s8 q9, , │ │ │ │ - svclt 0x0000fcd5 │ │ │ │ - eorseq pc, r3, r0, asr ip @ │ │ │ │ + svclt 0x0000fd55 │ │ │ │ + eorseq pc, r3, r0, ror #26 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb924b8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blvc 0x10ff2a0 │ │ │ │ ldmibeq sl, {r0, r1, r3, r4, r7, r8, ip, sp, pc}^ │ │ │ │ vmin.u8 d16, d3, d8 │ │ │ │ @ instruction: 0xf0000300 │ │ │ │ @ instruction: 0xf02340fe │ │ │ │ @ instruction: 0x07d2437f │ │ │ │ @ instruction: 0xf0824318 │ │ │ │ b 0x10cbed8 │ │ │ │ tstcs r0, r0, lsl r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - @ instruction: 0xf64dbd08 │ │ │ │ - vsra.s64 d23, d24, #64 │ │ │ │ - @ instruction: 0xf64d012e │ │ │ │ - vshr.s64 , q4, #64 │ │ │ │ + vadd.f32 d27, d14, d8 │ │ │ │ + vmla.f d16, d16, d0[2] │ │ │ │ + vrhadd.s8 d16, d14, d30 │ │ │ │ + vmla.i d16, d16, d0[6] │ │ │ │ blmi 0xbb3b4 │ │ │ │ vqsub.s8 q9, , │ │ │ │ - svclt 0x0000fca9 │ │ │ │ - eorseq pc, r3, r0, asr ip @ │ │ │ │ + svclt 0x0000fd29 │ │ │ │ + eorseq pc, r3, r0, ror #26 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb92510 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blvc 0x10ff2f8 │ │ │ │ ldmibeq sl, {r0, r1, r3, r6, r7, r8, ip, sp, pc}^ │ │ │ │ vmin.u8 d16, d3, d9 │ │ │ │ @ instruction: 0xf0010000 │ │ │ │ @@ -44109,22 +44109,22 @@ │ │ │ │ @ instruction: 0xf0824301 │ │ │ │ vst3.8 @ instruction: 0xf48242ff │ │ │ │ beq 0xff6fbebc │ │ │ │ subpl lr, r0, r3, asr #20 │ │ │ │ bicscs lr, r1, r2, asr #20 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - @ instruction: 0xf64dbd08 │ │ │ │ - vsra.s64 d23, d24, #64 │ │ │ │ - @ instruction: 0xf64d012e │ │ │ │ - vshr.s64 , q4, #64 │ │ │ │ + vadd.f32 d27, d14, d8 │ │ │ │ + vmla.f d16, d16, d0[2] │ │ │ │ + vrhadd.s8 d16, d14, d30 │ │ │ │ + vmla.i d16, d16, d0[6] │ │ │ │ blmi 0xbb418 │ │ │ │ vqsub.s8 q9, , │ │ │ │ - svclt 0x0000fc77 │ │ │ │ - eorseq pc, r3, r0, asr ip @ │ │ │ │ + svclt 0x0000fcf7 │ │ │ │ + eorseq pc, r3, r0, ror #26 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb92574 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blvc 0x12ff35c │ │ │ │ ldmibeq sl, {r0, r1, r4, r8, r9, ip, sp, pc}^ │ │ │ │ tstpeq r0, r3, asr #6 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0x6c03ea4f │ │ │ │ @@ -44139,39 +44139,39 @@ │ │ │ │ b 0x14133b4 │ │ │ │ bleq 0xff287f74 │ │ │ │ cmpmi r4, r1, asr #20 │ │ │ │ smlabtcs r1, r0, r9, lr │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0x71b8f64d │ │ │ │ + biceq pc, r8, lr, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - sbcsvc pc, r8, sp, asr #12 │ │ │ │ + rsceq pc, r8, lr, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ rsbscs r4, pc, #1024 @ 0x400 │ │ │ │ - ldc2 2, cr15, [ip], #-292 @ 0xfffffedc │ │ │ │ - eorseq pc, r3, r0, asr ip @ │ │ │ │ + ldc2 2, cr15, [ip], #292 @ 0x124 │ │ │ │ + eorseq pc, r3, r0, ror #26 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb925e8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blvc 0x103f3d0 │ │ │ │ stmibeq r3, {r5, r6, r8, ip, sp, pc}^ │ │ │ │ rsbseq pc, pc, r0 │ │ │ │ vst4.8 {d0[6],d1[6],d2[6],d3[6]}, [r3 :32], fp │ │ │ │ tstmi r8, #-67108861 @ 0xfc000003 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r8, #-0] │ │ │ │ - @ instruction: 0x71b8f64d │ │ │ │ + biceq pc, r8, lr, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - sbcsvc pc, r8, sp, asr #12 │ │ │ │ + rsceq pc, r8, lr, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ rsbscs r4, pc, #1024 @ 0x400 │ │ │ │ ldc2 2, cr15, [r8], {73} @ 0x49 │ │ │ │ - eorseq pc, r3, r0, asr ip @ │ │ │ │ + eorseq pc, r3, r0, ror #26 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb92630 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blvc 0xff2ff418 │ │ │ │ blvc 0xfe2e9c08 │ │ │ │ movweq pc, #37824 @ 0x93c0 @ │ │ │ │ ldmdblt sl, {r0, r1, r3, r4, r6, r8, sl}^ │ │ │ │ @@ -44402,15 +44402,15 @@ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x46224770 │ │ │ │ stmdage r2, {r3, r8, fp, sp, pc} │ │ │ │ @ instruction: 0xff8af7e3 │ │ │ │ strmi r4, [r1], -r2, lsr #12 │ │ │ │ @ instruction: 0xf7e54628 │ │ │ │ strb pc, [r2, pc, lsr #29]! @ │ │ │ │ - @ instruction: 0xf9f6f27e │ │ │ │ + blx 0x1df81dc │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ ldrmi fp, [r4], -fp, lsl #1 │ │ │ │ strmi r4, [r4], sp, lsl #12 │ │ │ │ @@ -44816,26 +44816,26 @@ │ │ │ │ @ instruction: 0xf04f462b │ │ │ │ @ instruction: 0xf06f37ff │ │ │ │ ldrb r4, [r2], r0 │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ mvnsvc pc, #74448896 @ 0x4700000 │ │ │ │ ldrb r4, [r7], -r8, lsl #12 │ │ │ │ vhadd.s8 d18, d14, d0 │ │ │ │ - vmla.f d16, d0, d0[3] │ │ │ │ + vorr.i32 , #12 @ 0x0000000c │ │ │ │ blmi 0x27c318 │ │ │ │ vhadd.s8 d25, d1, d0 │ │ │ │ vqsub.s16 , , q1 │ │ │ │ - stmdaeq pc, {r0, r2, r3, r4, r7, r8, sl, fp, ip, sp, lr, pc}^ @ │ │ │ │ + stmdaeq pc, {r0, r2, r3, r4, r9, sl, fp, ip, sp, lr, pc}^ @ │ │ │ │ tsteq r6, r3, asr sl │ │ │ │ strbvc lr, [r0, r7, asr #20] │ │ │ │ subseq lr, r0, pc, asr #20 │ │ │ │ svcge 0x0014f47f │ │ │ │ @ instruction: 0xf7d4e6b6 │ │ │ │ svclt 0x0000fe49 │ │ │ │ - eorseq r0, r4, r8, asr #5 │ │ │ │ + ldrsbteq r0, [r4], -r8 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ stclmi 0, cr11, [r0, #-556] @ 0xfffffdd4 │ │ │ │ stmdavs sp!, {r0, r1, r3, r7, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9509 │ │ │ │ @@ -44896,15 +44896,15 @@ │ │ │ │ svchi 0x00f0e8bd │ │ │ │ stc2 10, cr15, [r4], {180} @ 0xb4 @ │ │ │ │ stceq 1, cr15, [r0], #-48 @ 0xffffffd0 │ │ │ │ ldrmi lr, [ip], -r7, lsr #15 │ │ │ │ ldrmi r4, [sl], r6, lsl #13 │ │ │ │ @ instruction: 0xf04f4601 │ │ │ │ ldrb r0, [r2, r0, asr #24] │ │ │ │ - mrc2 2, 0, pc, cr10, cr13, {3} │ │ │ │ + mrc2 2, 4, pc, cr10, cr13, {3} │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0088f8cc │ │ │ │ movwcs fp, #149 @ 0x95 │ │ │ │ bmi 0x1d26fd0 │ │ │ │ @@ -45009,29 +45009,29 @@ │ │ │ │ b 0xfe10c26c │ │ │ │ strb r0, [r4, r2] │ │ │ │ svceq 0x0000f1b9 │ │ │ │ ldrtmi fp, [r0], -ip, lsl #30 │ │ │ │ ldr r2, [lr, r0]! │ │ │ │ rsbspl pc, lr, pc, asr #32 │ │ │ │ @ instruction: 0x2000e7bb │ │ │ │ - cmppeq ip, lr, asr #4 @ p-variant is OBSOLETE │ │ │ │ + cmppne ip, lr, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ andls r4, r0, fp, lsl #22 │ │ │ │ sbcmi pc, sp, #268435460 @ 0x10000004 │ │ │ │ ldc2 2, cr15, [sl], {17} │ │ │ │ - stc2 2, cr15, [lr, #-500]! @ 0xfffffe0c │ │ │ │ + stc2 2, cr15, [lr, #500]! @ 0x1f4 │ │ │ │ bicle r7, pc, r0, lsl #16 │ │ │ │ ldrshlt r1, [r2, #-119]! @ 0xffffff89 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andhi r0, r0, r0 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ + eorseq r0, r4, r0, lsl #4 │ │ │ │ + ldrshteq r0, [r4], -r8 │ │ │ │ + eorseq r0, r4, r8, lsr #4 │ │ │ │ ldrshteq r0, [r4], -r0 │ │ │ │ - eorseq r0, r4, r8, ror #5 │ │ │ │ - eorseq r0, r4, r8, lsl r1 │ │ │ │ - eorseq r0, r4, r0, ror #5 │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ ldrlt r5, [r0, #-3200] @ 0xfffff380 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ strmi fp, [r4], -ip, lsl #1 │ │ │ │ stmib sp, {r2, fp, sp, pc}^ │ │ │ │ movwcs r2, #782 @ 0x30e │ │ │ │ @@ -45056,144 +45056,144 @@ │ │ │ │ pop {r2, r3, ip, sp, pc} │ │ │ │ andlt r4, r2, r0, lsl r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ @ instruction: 0xf7e74620 │ │ │ │ @ instruction: 0xe7e9fa37 │ │ │ │ - ldc2l 2, cr15, [sl], {125} @ 0x7d │ │ │ │ + ldc2l 2, cr15, [sl, #-500] @ 0xfffffe0c │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb93428 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ movtcs r4, #9740 @ 0x260c │ │ │ │ - msrcc (UNDEF: 104), r0 │ │ │ │ + cmnpmi r8, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ teqpeq r4, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ - andvs pc, r8, #-805306364 @ 0xd0000004 │ │ │ │ + andsvc pc, r8, #-805306364 @ 0xd0000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ @ instruction: 0xf6419100 │ │ │ │ - vmla.f d17, d0, d0[2] │ │ │ │ + vorr.i32 q9, #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf108012f │ │ │ │ - @ instruction: 0xf8c0f84b │ │ │ │ + @ instruction: 0xf8c0f8cb │ │ │ │ strmi r4, [r1], -r0, lsr #1 │ │ │ │ tstlt r3, r3, lsr #22 │ │ │ │ ldrmi r9, [r8, r3] │ │ │ │ @ instruction: 0xf8d19903 │ │ │ │ @ instruction: 0xb12330ac │ │ │ │ andlt r4, r4, r0, lsr #12 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ andlt r4, r4, r8, lsl r7 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ tstcs r1, r1, lsl #16 │ │ │ │ - ldclt 1, cr15, [r6, #28]! │ │ │ │ - eorseq r0, r4, r4, ror r3 │ │ │ │ + cdplt 1, 3, cr15, cr6, cr7, {0} │ │ │ │ + eorseq r0, r4, r4, lsl #9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb9349c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ vmax.s8 d20, d14, d1 │ │ │ │ - vmla.i d17, d0, d0[0] │ │ │ │ + vmov.i32 q9, #0 @ 0x00000000 │ │ │ │ vhadd.s8 d0, d10, d30 │ │ │ │ - @ instruction: 0x4605f99f │ │ │ │ - @ instruction: 0xf918f108 │ │ │ │ + @ instruction: 0x4605fa1f │ │ │ │ + @ instruction: 0xf998f108 │ │ │ │ tstcs r6, #53248 @ 0xd000 │ │ │ │ vhsub.s8 d25, d1, d0 │ │ │ │ - vorr.i32 , #4 @ 0x00000004 │ │ │ │ + vmla.f d18, d0, d0[5] │ │ │ │ vrhadd.s8 d16, d14, d31 │ │ │ │ - vmlal.s , d0, d0[3] │ │ │ │ + vmov.i32 q9, #3072 @ 0x00000c00 │ │ │ │ @ instruction: 0xf108022e │ │ │ │ - strmi pc, [r4], -fp, lsl #16 │ │ │ │ + strmi pc, [r4], -fp, lsl #17 │ │ │ │ vmax.s8 d4, d3, d24 │ │ │ │ - strtmi pc, [r0], -fp, asr #18 │ │ │ │ + strtmi pc, [r0], -fp, asr #19 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - eorseq r0, r4, r8, lsr #7 │ │ │ │ + ldrhteq r0, [r4], -r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeb934fc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ @ instruction: 0xf832f031 │ │ │ │ - @ instruction: 0xf88ef108 │ │ │ │ + @ instruction: 0xf90ef108 │ │ │ │ andls r4, r0, #45056 @ 0xb000 │ │ │ │ vcge.s8 d18, d14, d14 │ │ │ │ - vmlal.s , d0, d0[3] │ │ │ │ + vmov.i32 q9, #3072 @ 0x00000c00 │ │ │ │ vhsub.s8 d16, d1, d30 │ │ │ │ - vorr.i32 , #4 @ 0x00000004 │ │ │ │ - @ instruction: 0xf107012f │ │ │ │ - blvs 0x7c2ac │ │ │ │ + vmla.f d18, d0, d0[5] │ │ │ │ + @ instruction: 0xf108012f │ │ │ │ + blvs 0x7a4ac │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd00 │ │ │ │ - ldrhteq r0, [r4], -r4 │ │ │ │ + eorseq r0, r4, r4, asr #9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb93548 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r5, r0, ror #31 │ │ │ │ @ instruction: 0xf0314605 │ │ │ │ pld [r7, r9, lsl #16] │ │ │ │ strmi pc, [r4], -r3, ror #21 │ │ │ │ @ instruction: 0xf1084628 │ │ │ │ - msrlt CPSR_f, #7012352 @ 0x6b0000 │ │ │ │ + msrlt CPSR_f, #15400960 @ 0xeb0000 │ │ │ │ strtmi r4, [r2], -r1, lsl #12 │ │ │ │ - rsbsne pc, r4, lr, asr #4 │ │ │ │ + addcs pc, r4, lr, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - @ instruction: 0xf93ef20a │ │ │ │ + @ instruction: 0xf9bef20a │ │ │ │ @ instruction: 0xf1084605 │ │ │ │ - andls pc, r3, r3, ror #16 │ │ │ │ + andls pc, r3, r3, ror #17 │ │ │ │ vmax.s8 d4, d3, d24 │ │ │ │ - blls 0x13a760 │ │ │ │ + blls 0x13a960 │ │ │ │ andcs fp, r0, #-1073741804 @ 0xc0000014 │ │ │ │ vmax.s8 d20, d12, d17 │ │ │ │ vmov.i32 d18, #13 @ 0x0000000d │ │ │ │ andlt r0, r5, r3 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ - stmdblt sl, {r3, r8, ip, sp, lr, pc}^ │ │ │ │ + stmiblt sl, {r3, r8, ip, sp, lr, pc}^ │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - strbtne pc, [r4], #-590 @ 0xfffffdb2 @ │ │ │ │ + ldrbtcs pc, [r4], #-590 @ 0xfffffdb2 @ │ │ │ │ strteq pc, [lr], #-704 @ 0xfffffd40 │ │ │ │ - cmppne ip, lr, asr #4 @ p-variant is OBSOLETE │ │ │ │ + cmppcs ip, lr, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ subcs r4, r4, #2048 @ 0x800 │ │ │ │ vshl.s16 d9, d0, d1 │ │ │ │ - svclt 0x0000faed │ │ │ │ - eorseq r0, r4, r8, asr #7 │ │ │ │ + svclt 0x0000fb6d │ │ │ │ + ldrsbteq r0, [r4], -r8 │ │ │ │ @ instruction: 0xf8d36e03 │ │ │ │ tstlt r3, r0, lsr #1 │ │ │ │ tstlt r3, fp, asr fp │ │ │ │ andcs r4, r0, r8, lsl r7 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb935f0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r5, r0, ror #31 │ │ │ │ strmi r4, [r4], -sp, lsl #12 │ │ │ │ @ instruction: 0xffb6f030 │ │ │ │ - @ instruction: 0xf812f108 │ │ │ │ + @ instruction: 0xf892f108 │ │ │ │ cmncs r0, #86016 @ 0x15000 │ │ │ │ vhsub.s8 d25, d1, d0 │ │ │ │ - vorr.i32 , #4 @ 0x00000004 │ │ │ │ + vmla.f d18, d0, d0[5] │ │ │ │ vrhadd.s8 d16, d14, d31 │ │ │ │ - vmlal.s , d0, d0[3] │ │ │ │ + vmov.i32 q9, #3072 @ 0x00000c00 │ │ │ │ @ instruction: 0xf107022e │ │ │ │ - cdpvs 15, 2, cr15, cr3, cr5, {3} │ │ │ │ + cdpvs 15, 2, cr15, cr3, cr5, {7} │ │ │ │ @ instruction: 0xf8d34602 │ │ │ │ teqlt fp, r0, lsr #1 │ │ │ │ @ instruction: 0xb12b6b9b │ │ │ │ strtmi r9, [r9], -r3 │ │ │ │ ldrmi r4, [r8, r0, lsr #12] │ │ │ │ cmplt r0, r3, lsl #20 │ │ │ │ ldrdcs r6, [r1], -r3 │ │ │ │ @@ -45201,61 +45201,61 @@ │ │ │ │ andlt r4, r5, r0, lsr #12 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ andlt r4, r5, r8, lsl r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - eorseq r0, r4, r4, ror #7 │ │ │ │ + ldrshteq r0, [r4], -r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb93668 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ @ instruction: 0xf0304604 │ │ │ │ - @ instruction: 0xf107ff7b │ │ │ │ - bmi 0x43c3d8 │ │ │ │ + @ instruction: 0xf108ff7b │ │ │ │ + bmi 0x43a5d8 │ │ │ │ andls r2, r0, #116, 6 @ 0xd0000001 │ │ │ │ - cmppne r4, r1, asr #4 @ p-variant is OBSOLETE │ │ │ │ + msrcs (UNDEF: 100), r1 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - subne pc, ip, #-536870908 @ 0xe0000004 │ │ │ │ + subscs pc, ip, #-536870908 @ 0xe0000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - @ instruction: 0xff2af107 │ │ │ │ + @ instruction: 0xffaaf107 │ │ │ │ @ instruction: 0xb1236c03 │ │ │ │ andlt r4, r2, r0, lsr #12 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ andlt r4, r2, r8, lsl r7 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ - eorseq r0, r4, r0, lsl #8 │ │ │ │ + eorseq r0, r4, r0, lsl r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb936c4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ @ instruction: 0xff4ef030 │ │ │ │ - @ instruction: 0xf1074604 │ │ │ │ - bmi 0x43c37c │ │ │ │ + @ instruction: 0xf1084604 │ │ │ │ + bmi 0x43a57c │ │ │ │ andls r2, r0, #-67108863 @ 0xfc000001 │ │ │ │ - cmppne r4, r1, asr #4 @ p-variant is OBSOLETE │ │ │ │ + msrcs (UNDEF: 100), r1 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - subne pc, ip, #-536870908 @ 0xe0000004 │ │ │ │ + subscs pc, ip, #-536870908 @ 0xe0000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - cdp2 1, 15, cr15, cr12, cr7, {0} │ │ │ │ + @ instruction: 0xff7cf107 │ │ │ │ @ instruction: 0xb1236d43 │ │ │ │ andlt r4, r2, r0, lsr #12 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ @ instruction: 0x46184718 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ - eorseq r0, r4, ip, lsl r4 │ │ │ │ + eorseq r0, r4, ip, lsr #10 │ │ │ │ strlt fp, [r0, #-642] @ 0xfffffd7e │ │ │ │ addslt r1, fp, #5439488 @ 0x530000 │ │ │ │ @ instruction: 0x0c03ea82 │ │ │ │ svcmi 0x0000f41c │ │ │ │ b 0xfe0f0558 │ │ │ │ @ instruction: 0xf41c0c01 │ │ │ │ svclt 0x00014f00 │ │ │ │ @@ -45931,44 +45931,44 @@ │ │ │ │ bl 0xfeb941ac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ bicmi r4, r0, #14336 @ 0x3800 │ │ │ │ strbtmi r9, [r9], -r0, lsl #2 │ │ │ │ movwls r6, #6171 @ 0x181b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - @ instruction: 0xf91cf1ed │ │ │ │ + @ instruction: 0xf99cf1ed │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r1, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ bicmi sp, r0, #1073741826 @ 0x40000002 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vsub.f16 d27, d12, d0 │ │ │ │ - svclt 0x0000fdf1 │ │ │ │ + svclt 0x0000fe71 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeb941fc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ tstls r0, sp, lsl #22 │ │ │ │ ldmdavs fp, {r0, r3, r5, r6, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9301 │ │ │ │ @ instruction: 0xf12b0300 │ │ │ │ - blmi 0x2bcdcc │ │ │ │ + blmi 0x2bcfcc │ │ │ │ blls 0x97084 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 57) │ │ │ │ andlt r4, r3, r0, asr #7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r0, #-0] │ │ │ │ - stc2l 2, cr15, [sl, #496] @ 0x1f0 │ │ │ │ + mcr2 2, 2, pc, cr10, cr12, {3} @ │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ andeq r0, r0, r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb9424c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ sbclt r0, sl, #248, 30 @ 0x3e0 │ │ │ │ smlabtcs r1, r1, r3, pc @ │ │ │ │ @@ -45981,26 +45981,26 @@ │ │ │ │ stmdble sp, {r4, r8, r9, fp, sp} │ │ │ │ b 0x1407cd8 │ │ │ │ @ instruction: 0xf1a202c2 │ │ │ │ @ instruction: 0xf04f0208 │ │ │ │ ldmfd sp!, {r8} │ │ │ │ svclt 0x00984008 │ │ │ │ andscc r2, r0, r8, lsl #4 │ │ │ │ - blt 0x7f9b50 │ │ │ │ + blt 0xfe7f9b50 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ vadd.f32 d27, d0, d8 │ │ │ │ - vqdmlal.s q10, d0, d0[0] │ │ │ │ + vorr.i32 , #0 @ 0x00000000 │ │ │ │ vcge.s8 d16, d14, d20 │ │ │ │ - vbic.i32 , #12 @ 0x0000000c │ │ │ │ + vaddw.s8 q9, q8, d12 │ │ │ │ vrhadd.s8 d16, d14, d30 │ │ │ │ - vshr.s64 d17, d12, #64 │ │ │ │ + vaddl.s8 q9, d16, d28 │ │ │ │ eorcs r0, lr, #46 @ 0x2e │ │ │ │ - stc2l 2, cr15, [ip, #284] @ 0x11c │ │ │ │ + cdp2 2, 4, cr15, cr12, cr7, {2} │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ strcs pc, [r1, #-963] @ 0xfffffc3d │ │ │ │ @ instruction: 0xf883fa5f │ │ │ │ @ instruction: 0xf1082d02 │ │ │ │ @@ -46026,15 +46026,15 @@ │ │ │ │ ldrd pc, [r8], -r3 │ │ │ │ ldrdeq pc, [ip], -ip │ │ │ │ ldrsbmi r6, [r8], #-139 @ 0xffffff75 │ │ │ │ movweq lr, #60033 @ 0xea81 │ │ │ │ strbtmi r9, [r9], -r3 │ │ │ │ andeq lr, r4, sl, lsl #22 │ │ │ │ movwls r3, #9232 @ 0x2410 │ │ │ │ - stc2l 1, cr15, [r6, #208]! @ 0xd0 │ │ │ │ + mcr2 1, 3, pc, cr6, cr4, {1} @ │ │ │ │ blle 0xff74e678 │ │ │ │ stmdble r8, {r3, r5, r7, r8, sl, lr} │ │ │ │ andcs r4, r0, r5, asr r4 │ │ │ │ stmia r5!, {r8, sp}^ │ │ │ │ bl 0xfe97d560 │ │ │ │ ldrmi r0, [r8, #778] @ 0x30a │ │ │ │ blmi 0x2b3544 │ │ │ │ @@ -46042,17 +46042,17 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 56) │ │ │ │ andcs fp, r0, r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ vaba.s q12, q14, q8 │ │ │ │ - svclt 0x0000fd27 │ │ │ │ + svclt 0x0000fda7 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r0, r4, r0, asr r4 │ │ │ │ + eorseq r0, r4, r0, ror #10 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ strcs pc, [r1, #-963] @ 0xfffffc3d │ │ │ │ @ instruction: 0xf883fa5f │ │ │ │ @ instruction: 0xf1082d02 │ │ │ │ @@ -46078,15 +46078,15 @@ │ │ │ │ ldrd pc, [r8], -r3 │ │ │ │ ldrdeq pc, [ip], -ip │ │ │ │ ldrsbmi r6, [r8], #-139 @ 0xffffff75 │ │ │ │ movweq lr, #60033 @ 0xea81 │ │ │ │ strbtmi r9, [r9], -r3 │ │ │ │ andeq lr, r4, sl, lsl #22 │ │ │ │ movwls r3, #9232 @ 0x2410 │ │ │ │ - @ instruction: 0xf91af135 │ │ │ │ + @ instruction: 0xf99af135 │ │ │ │ blle 0xff74e748 │ │ │ │ stmdble r8, {r3, r5, r7, r8, sl, lr} │ │ │ │ andcs r4, r0, r5, asr r4 │ │ │ │ stmia r5!, {r8, sp}^ │ │ │ │ bl 0xfe97d630 │ │ │ │ ldrmi r0, [r8, #778] @ 0x30a │ │ │ │ blmi 0x2b3614 │ │ │ │ @@ -46094,17 +46094,17 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 56) │ │ │ │ andcs fp, r0, r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ vaba.s q12, q14, q8 │ │ │ │ - svclt 0x0000fcbf │ │ │ │ + svclt 0x0000fd3f │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r0, r4, r0, asr r4 │ │ │ │ + eorseq r0, r4, r0, ror #10 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ vrshr.u64 , , #62 │ │ │ │ bcs 0xc5a78 │ │ │ │ streq pc, [r1, -r7, lsl #2] │ │ │ │ @@ -46112,15 +46112,15 @@ │ │ │ │ b 0x140ea98 │ │ │ │ strmi r0, [r8], r7, asr #15 │ │ │ │ sbcseq fp, r5, r5, lsl pc │ │ │ │ @ instruction: 0x46a946b9 │ │ │ │ strcs r4, [r0], #-1597 @ 0xfffff9c3 │ │ │ │ tsteq r4, r8, lsl #22 │ │ │ │ ldrcc r1, [r0], #-2352 @ 0xfffff6d0 │ │ │ │ - stc2l 1, cr15, [r2], #-208 @ 0xffffff30 │ │ │ │ + stc2l 1, cr15, [r2], #208 @ 0xd0 │ │ │ │ blle 0xffe0e7d0 │ │ │ │ stmdble r7, {r0, r1, r2, r3, r5, r7, r9, lr} │ │ │ │ andcs r1, r0, r3, ror r9 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ blne 0xfe6bd6b8 │ │ │ │ ldmle sl!, {r0, r1, r2, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ @@ -46139,15 +46139,15 @@ │ │ │ │ b 0x140eb04 │ │ │ │ strmi r0, [r8], r7, asr #15 │ │ │ │ sbcseq fp, r5, r5, lsl pc │ │ │ │ @ instruction: 0x46a946b9 │ │ │ │ strcs r4, [r0], #-1597 @ 0xfffff9c3 │ │ │ │ tsteq r4, r8, lsl #22 │ │ │ │ ldrcc r1, [r0], #-2352 @ 0xfffff6d0 │ │ │ │ - @ instruction: 0xff88f134 │ │ │ │ + @ instruction: 0xf808f135 │ │ │ │ blle 0xffe0e83c │ │ │ │ stmdble r7, {r0, r1, r2, r3, r5, r7, r9, lr} │ │ │ │ andcs r1, r0, r3, ror r9 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ blne 0xfe6bd724 │ │ │ │ ldmle sl!, {r0, r1, r2, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ @@ -46210,15 +46210,15 @@ │ │ │ │ ldmdavs sl, {r0, r1, r2, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r9, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ strbmi sp, [r9], -r5, lsl #2 │ │ │ │ andlt r4, fp, r8, lsr #12 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ vmin.s d30, d12, d2 │ │ │ │ - svclt 0x0000fbd7 │ │ │ │ + svclt 0x0000fc57 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ strmi fp, [r5], -fp, lsl #1 │ │ │ │ blmi 0x8ceea4 │ │ │ │ @@ -46251,15 +46251,15 @@ │ │ │ │ ldmdavs sl, {r0, r1, r2, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r9, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ strbmi sp, [r9], -r5, lsl #2 │ │ │ │ andlt r4, fp, r8, lsr #12 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ vrshl.s64 q15, q0, q14 │ │ │ │ - svclt 0x0000fb85 │ │ │ │ + svclt 0x0000fc05 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ strmi fp, [r5], -fp, lsl #1 │ │ │ │ blmi 0x94ef48 │ │ │ │ @@ -46294,15 +46294,15 @@ │ │ │ │ ldmdavs sl, {r0, r1, r2, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r9, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ strbmi sp, [r9], -r5, lsl #2 │ │ │ │ andlt r4, fp, r8, lsr #12 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ vrshl.s64 q15, q13, q6 │ │ │ │ - svclt 0x0000fb2f │ │ │ │ + svclt 0x0000fbaf │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeb94780 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r7, r0, ror #31 │ │ │ │ movwls r2, #4864 @ 0x1300 │ │ │ │ ldmdavs fp, {r0, r4, r8, r9, fp, lr} │ │ │ │ @@ -46316,15 +46316,15 @@ │ │ │ │ blvc 0xf8bb0 │ │ │ │ blls 0x197618 │ │ │ │ @ instruction: 0xf04f4059 │ │ │ │ mrsle r0, LR_abt │ │ │ │ andlt r4, r7, r1, lsl r6 │ │ │ │ bl 0x17b738 │ │ │ │ vqrshl.s64 d30, d30, d12 │ │ │ │ - svclt 0x0000fb03 │ │ │ │ + svclt 0x0000fb83 │ │ │ │ ... │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb947e0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 0x701568 │ │ │ │ stmdavs r4, {r1, r2, r7, ip, sp, pc} │ │ │ │ @@ -46349,15 +46349,15 @@ │ │ │ │ blvc 0x78c38 │ │ │ │ blls 0x1976a0 │ │ │ │ @ instruction: 0xf04f4059 │ │ │ │ mrsle r0, LR_abt │ │ │ │ andlt r4, r6, r1, lsl r6 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ vqshl.s64 q15, q13, q14 │ │ │ │ - svclt 0x0000fabf │ │ │ │ + svclt 0x0000fb3f │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ strmi fp, [r0], sp, lsl #1 │ │ │ │ stcge 8, cr4, [r6, #-204] @ 0xffffff34 │ │ │ │ @@ -46407,15 +46407,15 @@ │ │ │ │ bmi 0x1fdb20 │ │ │ │ bls 0x317768 │ │ │ │ @ instruction: 0xf04f4051 │ │ │ │ mrsle r0, SP_usr │ │ │ │ @ instruction: 0x46404619 │ │ │ │ pop {r0, r2, r3, ip, sp, pc} │ │ │ │ str r4, [r5], #4080 @ 0xff0 │ │ │ │ - blx 0x12fa12c │ │ │ │ + blx 0xff2fa12c │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ ldrmi fp, [r9], pc, lsl #1 │ │ │ │ strmi r4, [r5], -r8, lsr #22 │ │ │ │ @@ -46454,15 +46454,15 @@ │ │ │ │ ldmdavs sl, {r0, r1, r2, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, sp, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ strbmi sp, [r9], -r5, lsl #2 │ │ │ │ andlt r4, pc, r8, lsr #12 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ vshl.s64 d30, d24, d12 │ │ │ │ - svclt 0x0000f9ed │ │ │ │ + svclt 0x0000fa6d │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb94a04 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdavs ip, {r5, r6, r7, r8, r9, sl, fp} │ │ │ │ blmi 0x869a28 │ │ │ │ ldrd lr, [r1, -r0] │ │ │ │ @@ -46492,15 +46492,15 @@ │ │ │ │ blvc 0x78e74 │ │ │ │ blls 0x1978dc │ │ │ │ @ instruction: 0xf04f4059 │ │ │ │ mrsle r0, SP_abt │ │ │ │ andlt r4, r6, r1, lsl r6 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ bllt 0xff77b888 │ │ │ │ - @ instruction: 0xf9a0f27c │ │ │ │ + blx 0x87a280 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb94a9c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [r6], #-864 @ 0xfffffca0 │ │ │ │ ldmib r2, {r1, r2, r7, ip, sp, pc}^ │ │ │ │ stmdavs r4!, {r1, r8, sl, sp, lr} │ │ │ │ @@ -46535,15 +46535,15 @@ │ │ │ │ bmi 0x20ed20 │ │ │ │ bls 0x197968 │ │ │ │ @ instruction: 0xf04f4051 │ │ │ │ mrsle r0, SP_usr │ │ │ │ andlt r4, r6, r9, lsl r6 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ bllt 0xfe1fb934 │ │ │ │ - @ instruction: 0xf94af27c │ │ │ │ + @ instruction: 0xf9caf27c │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ @ instruction: 0x460a4617 │ │ │ │ ldmib r7, {r0, r3, r4, r9, sl, lr}^ │ │ │ │ ldmib r2, {r1, r8, r9, lr, pc}^ │ │ │ │ ldmdavs r6, {r0, r9, fp, ip, lr} │ │ │ │ ldrcc lr, [ip], #2639 @ 0xa4f │ │ │ │ @@ -46784,15 +46784,15 @@ │ │ │ │ ldmdavs r1, {r8, r9, fp, ip, sp, lr} │ │ │ │ subsmi r9, r1, r5, lsl #20 │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ ldrmi sp, [r9], -r5, lsl #2 │ │ │ │ pop {r0, r1, r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf7ff4030 │ │ │ │ vmul.i d27, d27, d5 │ │ │ │ - svclt 0x0000ff59 │ │ │ │ + svclt 0x0000ffd9 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb94f2c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [pc], {216} @ 0xd8 │ │ │ │ ldmdavs r5, {r0, r1, r2, r7, ip, sp, pc} │ │ │ │ strls r6, [r5], #-2084 @ 0xfffff7dc │ │ │ │ @@ -46820,15 +46820,15 @@ │ │ │ │ ldmdavs r1, {r1, r8, r9, fp, ip, sp, lr} │ │ │ │ subsmi r9, r1, r5, lsl #20 │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ ldrmi sp, [r9], -r5, lsl #2 │ │ │ │ pop {r0, r1, r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf7ff4030 │ │ │ │ vmla.i , , │ │ │ │ - svclt 0x0000ff11 │ │ │ │ + svclt 0x0000ff91 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb94fbc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, fp, r0, asr #31 │ │ │ │ blvc 0xf9410 │ │ │ │ blmi 0x98f63c │ │ │ │ @@ -46857,24 +46857,24 @@ │ │ │ │ blmi 0x3c6a28 │ │ │ │ blls 0x297e94 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SP_abt │ │ │ │ andlt r4, fp, r1, lsr #12 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ stmdblt r2, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - mcr2 2, 6, pc, cr6, cr11, {3} @ │ │ │ │ - cmnpne ip, lr, asr #4 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0xff46f27b │ │ │ │ + orrcs pc, ip, lr, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - adcne pc, ip, lr, asr #4 │ │ │ │ + adcscs pc, ip, lr, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ vqdmulh.s d20, d0, d3 │ │ │ │ vhsub.s8 d18, d6, d27 │ │ │ │ - svclt 0x0000fefb │ │ │ │ + svclt 0x0000ff7b │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r0, r4, r0, ror #8 │ │ │ │ + eorseq r0, r4, r0, ror r5 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb95070 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, fp, r0, asr #31 │ │ │ │ blvc 0xf94c4 │ │ │ │ blmi 0xa0f6f4 │ │ │ │ ldrd pc, [ip], -r1 │ │ │ │ @@ -46905,23 +46905,23 @@ │ │ │ │ ldmdavs sl, {r0, r2, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r9, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ strtmi sp, [r9], -r5, lsl #2 │ │ │ │ pop {r0, r1, r3, ip, sp, pc} │ │ │ │ @ instruction: 0xf7ff40f0 │ │ │ │ vadd.i64 d27, d27, d19 │ │ │ │ - vceq.f32 , q7, │ │ │ │ - vbic.i32 , #12 @ 0x0000000c │ │ │ │ + vceq.f32 , q15, │ │ │ │ + vaddw.s8 q9, q8, d12 │ │ │ │ vrhadd.s8 d16, d14, d30 │ │ │ │ - vaddl.s8 , d16, d28 │ │ │ │ + vshr.s64 d18, d28, #64 │ │ │ │ blmi 0xfdfcc │ │ │ │ eorcs pc, fp, #64, 4 │ │ │ │ - cdp2 2, 9, cr15, cr12, cr6, {2} │ │ │ │ + @ instruction: 0xff1cf246 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r0, r4, r0, ror #8 │ │ │ │ + eorseq r0, r4, r0, ror r5 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb9512c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r7], -r0, asr #31 │ │ │ │ bmi 0xa6a164 │ │ │ │ svcpl 0x0080f5b3 │ │ │ │ ldc 8, cr6, [r7, #824] @ 0x338 │ │ │ │ @@ -46951,24 +46951,24 @@ │ │ │ │ bmi 0x3cf3a0 │ │ │ │ bls 0x297fe8 │ │ │ │ @ instruction: 0xf04f4051 │ │ │ │ mrsle r0, SP_usr │ │ │ │ andlt r4, fp, r9, lsl r6 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ stmdalt r6, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - mcr2 2, 0, pc, cr10, cr11, {3} @ │ │ │ │ - cmnpne ip, lr, asr #4 @ p-variant is OBSOLETE │ │ │ │ + mcr2 2, 4, pc, cr10, cr11, {3} @ │ │ │ │ + orrcs pc, ip, lr, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - adcne pc, ip, lr, asr #4 │ │ │ │ + adcscs pc, ip, lr, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ vqdmulh.s d20, d0, d3 │ │ │ │ vhsub.s8 d18, d6, d27 │ │ │ │ - svclt 0x0000fe3f │ │ │ │ + svclt 0x0000febf │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r0, r4, r0, ror #8 │ │ │ │ + eorseq r0, r4, r0, ror r5 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb951e8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, fp, r0, asr #31 │ │ │ │ blvc 0xf963c │ │ │ │ @ instruction: 0xf5b34c28 │ │ │ │ stmiavs pc, {r7, r8, r9, sl, fp, ip, lr}^ @ │ │ │ │ @@ -46999,24 +46999,24 @@ │ │ │ │ bmi 0x3cf460 │ │ │ │ bls 0x2980a8 │ │ │ │ @ instruction: 0xf04f4051 │ │ │ │ mrsle r0, SP_usr │ │ │ │ andlt r4, fp, r9, lsl r6 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ svclt 0x00e6f7fe │ │ │ │ - stc2 2, cr15, [sl, #492]! @ 0x1ec │ │ │ │ - cmnpne ip, lr, asr #4 @ p-variant is OBSOLETE │ │ │ │ + mcr2 2, 1, pc, cr10, cr11, {3} @ │ │ │ │ + orrcs pc, ip, lr, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - adcne pc, ip, lr, asr #4 │ │ │ │ + adcscs pc, ip, lr, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ vqdmulh.s d20, d0, d3 │ │ │ │ vhsub.s8 d18, d6, d27 │ │ │ │ - svclt 0x0000fddf │ │ │ │ + svclt 0x0000fe5f │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r0, r4, r0, ror #8 │ │ │ │ + eorseq r0, r4, r0, ror r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ strcs pc, [r1, #-963] @ 0xfffffc3d │ │ │ │ stccs 12, cr4, [r2, #-356] @ 0xfffffe9c │ │ │ │ @ instruction: 0xf103b2db │ │ │ │ @@ -47024,15 +47024,15 @@ │ │ │ │ strcc fp, [r1, #-3864] @ 0xfffff0e8 │ │ │ │ strls r6, [sp], #-2084 @ 0xfffff7dc │ │ │ │ streq pc, [r0], #-79 @ 0xffffffb1 │ │ │ │ ldmvc r8!, {r0, r1, r2, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldmvc pc!, {r0, r1, r2, r3, r6, r7, r9, sl, ip, sp, lr, pc}^ @ │ │ │ │ b 0x140f8e8 │ │ │ │ @ instruction: 0xf64e0ac3 │ │ │ │ - vmov.i64 d21, #0x00000000ffff0000 │ │ │ │ + vqrdmlah.s d22, d0, d0[3] │ │ │ │ svclt 0x00180e35 │ │ │ │ strmi r0, [r8], -fp, ror #1 │ │ │ │ stmdaeq r4, {r3, r5, r7, r8, r9, fp, sp, lr, pc} │ │ │ │ streq pc, [r8, -r1, lsl #2] │ │ │ │ streq pc, [r8], -r2, lsl #2 │ │ │ │ streq pc, [r8, #-260] @ 0xfffffefc │ │ │ │ svclt 0x001246a3 │ │ │ │ @@ -47103,15 +47103,15 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 56) │ │ │ │ andcs fp, r0, pc │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ vrsqrts.f16 q12, , q8 │ │ │ │ - svclt 0x0000fcdb │ │ │ │ + svclt 0x0000fd5b │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ vmov.i32 q10, #47359 @ 0x0000b8ff │ │ │ │ addlt r2, pc, r1, lsl #10 │ │ │ │ @@ -47119,15 +47119,15 @@ │ │ │ │ @ instruction: 0xf04f940d │ │ │ │ strmi r0, [r4], -r0, lsl #8 │ │ │ │ svclt 0x0018b2d8 │ │ │ │ @ instruction: 0xf1003501 │ │ │ │ @ instruction: 0xf64f0001 │ │ │ │ @ instruction: 0xf6cf78f8 │ │ │ │ @ instruction: 0xf64e78ff │ │ │ │ - vmov.i64 d21, #0x00000000ffff0000 │ │ │ │ + vqrdmlah.s d22, d0, d0[3] │ │ │ │ b 0x1401b34 │ │ │ │ strmi r0, [fp], -r0, asr #21 │ │ │ │ rsceq fp, r8, r8, lsl pc │ │ │ │ stmdaeq r4, {r3, r5, r7, r8, r9, fp, sp, lr, pc} │ │ │ │ streq pc, [r8, -r1, lsl #2] │ │ │ │ streq pc, [r8], -r2, lsl #2 │ │ │ │ streq pc, [r8, #-260] @ 0xfffffefc │ │ │ │ @@ -47197,15 +47197,15 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 56) │ │ │ │ andcs fp, r0, pc │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ vrsqrts.f16 q12, , q8 │ │ │ │ - svclt 0x0000fc1f │ │ │ │ + svclt 0x0000fc9f │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ cdpcs 3, 0, cr15, cr1, cr3, {6} │ │ │ │ svceq 0x0002f1be │ │ │ │ svclt 0x0018b2de │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ @@ -47237,20 +47237,20 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfeb95628 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff0 │ │ │ │ - blx 0xfe87adfe │ │ │ │ + stc2 2, cr15, [r0], #-456 @ 0xfffffe38 │ │ │ │ rsbsmi pc, r8, #212, 16 @ 0xd40000 │ │ │ │ strmi fp, [r5], -r4, asr #2 │ │ │ │ @ instruction: 0xf8d4e002 │ │ │ │ tstlt ip, r8, ror r2 │ │ │ │ - blx 0xfe5fae12 │ │ │ │ + ldc2 2, cr15, [r6], {114} @ 0x72 │ │ │ │ mvnsle r4, r5, lsl #5 │ │ │ │ movwcs r4, #1568 @ 0x620 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd38 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfeb95664 │ │ │ │ @@ -47260,25 +47260,25 @@ │ │ │ │ @ instruction: 0xb1bb6873 │ │ │ │ and r2, r3, r0, lsl #8 │ │ │ │ strcc r6, [r1], #-2163 @ 0xfffff78d │ │ │ │ ldmdble r1, {r0, r1, r5, r7, r9, lr} │ │ │ │ andcs r6, r0, #3342336 @ 0x330000 │ │ │ │ @ instruction: 0xf8534638 │ │ │ │ strtmi r5, [r9], -r4, lsr #32 │ │ │ │ - blx 0x2fac4a │ │ │ │ + blx 0xfe2fac4a │ │ │ │ mvnsle r2, r0, lsl #16 │ │ │ │ ldrtmi r4, [r8], -r9, lsr #12 │ │ │ │ - @ instruction: 0xf8cef1ee │ │ │ │ + @ instruction: 0xf94ef1ee │ │ │ │ strcc r6, [r1], #-2163 @ 0xfffff78d │ │ │ │ stmiale sp!, {r0, r1, r5, r7, r9, lr}^ │ │ │ │ tstcs r0, r8, lsr r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf1edbdf8 │ │ │ │ - strmi pc, [r7], -r3, asr #24 │ │ │ │ + strmi pc, [r7], -r3, asr #25 │ │ │ │ svclt 0x0000e7da │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb956c4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r6], r8 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x460c461e │ │ │ │ @@ -47288,15 +47288,15 @@ │ │ │ │ @ instruction: 0xf8dc7803 │ │ │ │ @ instruction: 0xf8cdc000 │ │ │ │ @ instruction: 0xf04fc014 │ │ │ │ blcs 0x1c414f0 │ │ │ │ stmdbge r1, {r3, r4, r8, r9, sl, fp, ip, sp, pc} │ │ │ │ blge 0x172574 │ │ │ │ @ instruction: 0xf1202210 │ │ │ │ - bllt 0x87e1ec │ │ │ │ + bllt 0x87e3ec │ │ │ │ eorvs r9, r3, r1, lsl #22 │ │ │ │ mrrcne 11, 0, r9, sl, cr3 │ │ │ │ bls 0x1725a8 │ │ │ │ mrrcne 0, 2, r6, r3, cr11 │ │ │ │ eorsvs fp, r2, r8, lsl pc │ │ │ │ blmi 0x532594 │ │ │ │ blls 0x198584 │ │ │ │ @@ -47306,22 +47306,22 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ stmdbge r1, {r4, r5, r6, r8, sl, fp, ip, sp, pc} │ │ │ │ blge 0x10a540 │ │ │ │ tstls r0, r0, lsl r2 │ │ │ │ @ instruction: 0xf1209001 │ │ │ │ - stmdbls r0, {r0, r1, r2, r4, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbls r0, {r0, r1, r2, r4, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ andcs fp, r3, r8, lsl #2 │ │ │ │ stmdals r1, {r0, r1, r5, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ andls r3, r1, r1 │ │ │ │ andcs lr, r1, pc, asr #15 │ │ │ │ ldrdcs lr, [r2], -sp │ │ │ │ vaba.s q15, , │ │ │ │ - svclt 0x0000fb37 │ │ │ │ + svclt 0x0000fbb7 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeb95770 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r5, r8, ror #31 │ │ │ │ movwcs r4, #2590 @ 0xa1e │ │ │ │ ldmdavs r2, {r0, r1, r2, r3, r4, r5, r8, fp, sp} │ │ │ │ @@ -47330,42 +47330,42 @@ │ │ │ │ strmi r3, [r3], -r8 │ │ │ │ ldmdbcs r0!, {r0, r1, r2, r3, r4, ip, lr, pc} │ │ │ │ stmdbcs lr!, {r0, r1, r2, r5, ip, lr, pc} │ │ │ │ bge 0xf2618 │ │ │ │ andne pc, r8, sp, lsl #17 │ │ │ │ @ instruction: 0x46184611 │ │ │ │ vcgt.s32 d25, d10, d1 │ │ │ │ - blls 0xbd75c │ │ │ │ + blls 0xbd95c │ │ │ │ ldmdane r8, {r1, r9, sl, lr} │ │ │ │ @ instruction: 0xb1035c9b │ │ │ │ blmi 0x44a5b8 │ │ │ │ blls 0x118620 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle r6, r0, lsl #6 │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ vadd.f32 d27, d0, d0 │ │ │ │ - vmvn.i32 q10, #0 @ 0x00000000 │ │ │ │ + vsubl.s8 , d16, d0 │ │ │ │ @ instruction: 0xe7e10234 │ │ │ │ andcc r7, r1, r2, lsl #16 │ │ │ │ sbcsle r2, sl, r0, lsl #20 │ │ │ │ andls lr, r1, r7, ror #15 │ │ │ │ - stc2 2, cr15, [lr, #424] @ 0x1a8 │ │ │ │ + cdp2 2, 0, cr15, cr14, cr10, {3} │ │ │ │ ldrmi r9, [r8], #-2817 @ 0xfffff4ff │ │ │ │ vabd.s q15, , │ │ │ │ - svclt 0x0000faef │ │ │ │ + svclt 0x0000fb6f │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb95800 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdavs r3, {r3, r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ stmdavs r3, {r0, r1, r3, r8, ip, sp, pc} │ │ │ │ @ instruction: 0x4618681b │ │ │ │ - @ instruction: 0xf816f0d8 │ │ │ │ + @ instruction: 0xf896f0d8 │ │ │ │ mcrrne 11, 0, r4, r2, cr4 │ │ │ │ andcs fp, r0, r8, lsl #30 │ │ │ │ pop {r3, r4, r6, r9, sp, lr} │ │ │ │ @ instruction: 0xf0044008 │ │ │ │ svclt 0x0000b8f9 │ │ │ │ addseq r6, r6, r0, lsr #21 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ @@ -47373,23 +47373,23 @@ │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdavs r3, {r3, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ stmdblt fp!, {r0, r2, r7, ip, sp, pc}^ │ │ │ │ movcs pc, #72351744 @ 0x4500000 │ │ │ │ orrseq pc, r6, #192, 4 │ │ │ │ ldmdavs r8, {r1, r2, r3, r9, fp, lr}^ │ │ │ │ @ instruction: 0xf0d86bd1 │ │ │ │ - andlt pc, r5, pc, lsl #20 │ │ │ │ + andlt pc, r5, pc, lsl #21 │ │ │ │ bl 0x17c7cc │ │ │ │ ldmlt lr, {r2, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf6456802 │ │ │ │ vsubw.s8 q9, q8, d16 │ │ │ │ movwls r0, #13206 @ 0x3396 │ │ │ │ ldmdavs r8, {r0, r4, fp, sp, lr}^ │ │ │ │ smlabteq r1, sp, r9, lr │ │ │ │ - @ instruction: 0xf9f2f136 │ │ │ │ + blx 0x1cfab4c │ │ │ │ stmdbls r2, {r0, fp, ip, pc} │ │ │ │ svcvs 0x00926e02 │ │ │ │ blls 0x1104c0 │ │ │ │ svclt 0x0000e7e2 │ │ │ │ addseq r6, r6, r0, lsr #21 │ │ │ │ stmdblt r3!, {r0, r1, r6, fp, sp, lr} │ │ │ │ andcs r4, r0, #18432 @ 0x4800 │ │ │ │ @@ -47399,30 +47399,30 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00f0f8cc │ │ │ │ movcs pc, #72351744 @ 0x4500000 │ │ │ │ orrseq pc, r6, #192, 4 │ │ │ │ addlt r6, r3, r2, lsl #16 │ │ │ │ ldmdavs r1, {r3, r4, r6, fp, sp, lr} │ │ │ │ smlabteq r0, sp, r9, lr │ │ │ │ - @ instruction: 0xf9cef136 │ │ │ │ + blx 0x13fab94 │ │ │ │ stmdbls r1, {fp, ip, pc} │ │ │ │ svcvs 0x009b6e03 │ │ │ │ blmi 0x150528 │ │ │ │ subsvs r2, sl, #0, 4 │ │ │ │ @ instruction: 0xf85db003 │ │ │ │ @ instruction: 0xf004eb04 │ │ │ │ svclt 0x0000b8a1 │ │ │ │ addseq r6, r6, r0, lsr #21 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb958e4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00ff0 │ │ │ │ bicslt r5, r5, r8, ror r2 │ │ │ │ vfms.f16 d20, d2, d3 │ │ │ │ - mvnlt pc, pc, lsr sl @ │ │ │ │ + strhlt pc, [r8, #175]! @ 0xaf @ │ │ │ │ blcs 0x59388 │ │ │ │ bvs 0xff8b5b70 │ │ │ │ mcrreq 11, 0, lr, r3, cr3 │ │ │ │ strmi r2, [sl], -r0, lsl #6 │ │ │ │ movwcc lr, #12291 @ 0x3003 │ │ │ │ strbmi r3, [r3, #-524]! @ 0xfffffdf4 │ │ │ │ @ instruction: 0xf851d012 │ │ │ │ @@ -47444,32 +47444,32 @@ │ │ │ │ svceq 0x00b8f8cc │ │ │ │ addlt r4, ip, sp, ror #22 │ │ │ │ strmi r4, [ip], -r5, lsl #12 │ │ │ │ tstcs r1, r6, lsl r6 │ │ │ │ andcs r2, r0, r0, lsl r2 │ │ │ │ movwls r6, #47131 @ 0xb81b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - cdp2 1, 8, cr15, cr4, cr12, {7} │ │ │ │ + @ instruction: 0xff04f1ec │ │ │ │ stccs 6, cr4, [r0], {7} │ │ │ │ tstcs r4, #102 @ 0x66 │ │ │ │ stmdami r6, {r0, r1, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ blcs 0x5880c │ │ │ │ adchi pc, r4, r0 │ │ │ │ cdpcs 8, 0, cr6, cr0, cr6, {3} │ │ │ │ adchi pc, r0, r0 │ │ │ │ blcs 0x5d01c │ │ │ │ @ instruction: 0x4630d07a │ │ │ │ - ldc2 2, cr15, [r6], #424 @ 0x1a8 │ │ │ │ + ldc2 2, cr15, [r6, #-424]! @ 0xfffffe58 │ │ │ │ @ instruction: 0x46024631 │ │ │ │ vmax.s32 d20, d10, d24 │ │ │ │ - stmdacs r0, {r0, r1, r2, r3, r4, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r2, r3, r4, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ stmiavs r2!, {r1, r2, r4, r5, r6, r8, ip, lr, pc}^ │ │ │ │ eorsle r2, ip, r0, lsl #20 │ │ │ │ andls r4, r3, #48, 12 @ 0x3000000 │ │ │ │ - stc2 2, cr15, [r8], #424 @ 0x1a8 │ │ │ │ + stc2 2, cr15, [r8, #-424]! @ 0xfffffe58 │ │ │ │ @ instruction: 0xf04f687e │ │ │ │ @ instruction: 0xf8cd0c00 │ │ │ │ mcrcs 0, 0, ip, cr0, cr4, {0} │ │ │ │ addshi pc, r5, r0, asr #32 │ │ │ │ strtmi r9, [r8], #-2563 @ 0xfffff5fd │ │ │ │ ldrmi r9, [r5], -r5 │ │ │ │ cmplt r3, #1245184 @ 0x130000 │ │ │ │ @@ -47488,15 +47488,15 @@ │ │ │ │ bge 0x229424 │ │ │ │ mrc2 7, 2, pc, cr10, cr15, {7} │ │ │ │ stmdals r5, {r1, r2, ip, pc} │ │ │ │ @ instruction: 0xf7ff7869 │ │ │ │ stmdbge r6, {r0, r1, r3, r5, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ andcs r9, r1, #5 │ │ │ │ @ instruction: 0xf1ec4638 │ │ │ │ - @ instruction: 0xf815ff57 │ │ │ │ + @ instruction: 0xf815ffd7 │ │ │ │ blcs 0x4e42c │ │ │ │ stclvc 1, cr13, [r1], #-848 @ 0xfffffcb0 │ │ │ │ @ instruction: 0xf645b121 │ │ │ │ vsubw.s8 q9, q8, d16 │ │ │ │ ldmvs r9, {r1, r2, r4, r7, r8, r9} │ │ │ │ @ instruction: 0x46384b36 │ │ │ │ @ instruction: 0xf8837c22 │ │ │ │ @@ -47511,90 +47511,90 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ blcs 0x101f02c │ │ │ │ blcs 0x1372918 │ │ │ │ blge 0x1f2c88 │ │ │ │ stmdbge r5, {r4, r9, sp} │ │ │ │ - cdp2 1, 3, cr15, cr14, cr0, {1} │ │ │ │ + cdp2 1, 11, cr15, cr14, cr0, {1} │ │ │ │ strcs fp, [r0], #-504 @ 0xfffffe08 │ │ │ │ @ instruction: 0xf1ec4638 │ │ │ │ - @ instruction: 0xe7defeb7 │ │ │ │ + @ instruction: 0xe7deff37 │ │ │ │ ldrtmi r4, [r0], -r9, lsr #12 │ │ │ │ - @ instruction: 0xf872f26a │ │ │ │ + @ instruction: 0xf8f2f26a │ │ │ │ addle r2, r8, r0, lsl #16 │ │ │ │ strbmi r3, [r4, #-1044] @ 0xfffffbec │ │ │ │ svcge 0x0070f47f │ │ │ │ svccs 0x00002400 │ │ │ │ ubfx sp, r1, #1, #14 │ │ │ │ ldr r9, [r2, r6]! │ │ │ │ @ instruction: 0xf88d7803 │ │ │ │ @ instruction: 0xe7ae3018 │ │ │ │ andscs sl, r0, #6144 @ 0x1800 │ │ │ │ @ instruction: 0xf120a905 │ │ │ │ - stmdacs r0, {r0, r2, r3, r4, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r2, r3, r4, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ stmdavc r9!, {r0, r1, r2, r3, r4, r6, r7, r8, ip, lr, pc}^ │ │ │ │ str r9, [r4, r5, lsl #16]! │ │ │ │ mrc2 7, 2, pc, cr0, cr15, {7} │ │ │ │ str r9, [r8, r5]! │ │ │ │ - strbne pc, [ip], #590 @ 0x24e @ │ │ │ │ + ldrbcs pc, [ip], #590 @ 0x24e @ │ │ │ │ strteq pc, [lr], #-704 @ 0xfffffd40 │ │ │ │ - @ instruction: 0x11b8f24e │ │ │ │ + biccs pc, r8, lr, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xf44f4b0d │ │ │ │ andcs r7, r0, r2, ror r2 │ │ │ │ vshl.s8 d9, d0, d15 │ │ │ │ - vtst. , , │ │ │ │ - vmul.i8 , q7, │ │ │ │ - vmls.i d17, d16, d0[6] │ │ │ │ + vtst. , , │ │ │ │ + vmul.i8 , q15, │ │ │ │ + @ instruction: 0xf2c024f8 │ │ │ │ vshl.s8 d16, d30, d14 │ │ │ │ - vsra.s64 d17, d24, #64 │ │ │ │ + vmla.f d18, d16, d0[2] │ │ │ │ blmi 0x1bedb8 │ │ │ │ rsbvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ strls r4, [r0], #-1632 @ 0xfffff9a0 │ │ │ │ - @ instruction: 0xf84cf20f │ │ │ │ + @ instruction: 0xf8ccf20f │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ addseq r6, r6, r0, lsr #21 │ │ │ │ - eorseq r0, r4, r8, ror r4 │ │ │ │ - eorseq r0, r4, ip, lsl #9 │ │ │ │ + eorseq r0, r4, r8, lsl #11 │ │ │ │ + mlaseq r4, ip, r5, r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb95b24 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6450fe8 │ │ │ │ vaddhn.i16 d18, q8, q8 │ │ │ │ umulllt r0, r4, r6, r4 │ │ │ │ bllt 0xe9c9bc │ │ │ │ subeq pc, r8, #268435460 @ 0x10000004 │ │ │ │ tstls r3, r0, lsr #12 │ │ │ │ - svc 0x0010f269 │ │ │ │ + svc 0x0090f269 │ │ │ │ eorvc r2, r3, r1, lsl #6 │ │ │ │ strpl pc, [r0], #1284 @ 0x504 │ │ │ │ vadd.i8 d9, d10, d3 │ │ │ │ - msrvs SPSR_, #6356992 @ 0x610000 │ │ │ │ + msrvs SPSR_, #14745600 @ 0xe10000 │ │ │ │ addpl pc, r0, pc, asr #8 │ │ │ │ - @ instruction: 0xf8f4f1ee │ │ │ │ + @ instruction: 0xf974f1ee │ │ │ │ vcgt.s8 d22, d17, d16 │ │ │ │ @ instruction: 0xf1ee0004 │ │ │ │ - eorvs pc, r0, #15663104 @ 0xef0000 │ │ │ │ + eorvs pc, r0, #1818624 @ 0x1bc000 │ │ │ │ stc2 7, cr15, [r8, #1012]! @ 0x3f4 │ │ │ │ movweq pc, #28672 @ 0x7000 @ │ │ │ │ andcc lr, pc, r4, asr #19 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - ldrbtne pc, [ip], #590 @ 0x24e @ │ │ │ │ + strcc pc, [ip], #-590 @ 0xfffffdb2 │ │ │ │ strteq pc, [lr], #-704 @ 0xfffffd40 │ │ │ │ - @ instruction: 0x11b8f24e │ │ │ │ + biccs pc, r8, lr, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ eorscs r4, pc, #2048 @ 0x800 │ │ │ │ strls r2, [r0], #-0 │ │ │ │ - @ instruction: 0xf800f20f │ │ │ │ - eorseq r0, r4, r0, lsr #9 │ │ │ │ + @ instruction: 0xf880f20f │ │ │ │ + ldrhteq r0, [r4], -r0 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ strmi r2, [r4], -r0, lsl #20 │ │ │ │ @ instruction: 0xf101bfc2 │ │ │ │ @ instruction: 0x260037ff │ │ │ │ @@ -47618,47 +47618,47 @@ │ │ │ │ eorscc fp, r0, #148, 30 @ 0x250 │ │ │ │ sbcslt r3, r2, #1879048197 @ 0x70000005 │ │ │ │ ldmib r4, {r2, r3, r4, r5, r6, r8, r9, ip, sp, pc}^ │ │ │ │ mrrcne 1, 0, r3, r8, cr1 │ │ │ │ bicsle r4, r6, #136, 4 @ 0x80000008 │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ vmax.s8 d4, d10, d16 │ │ │ │ - @ instruction: 0xf1b8f8a7 │ │ │ │ + @ instruction: 0xf1b8f927 │ │ │ │ ldmible r7, {r0, r3, r8, r9, sl, fp}^ │ │ │ │ ldrdcc lr, [r1], -r4 │ │ │ │ subseq pc, r7, #8, 2 │ │ │ │ addmi r1, r1, #22784 @ 0x5900 │ │ │ │ @ instruction: 0xf04fd3d7 │ │ │ │ @ instruction: 0x462031ff │ │ │ │ - @ instruction: 0xf898f20a │ │ │ │ + @ instruction: 0xf918f20a │ │ │ │ ldrhle r4, [r8, #45] @ 0x2d │ │ │ │ ldmib r4, {r2, r3, r5, r8, r9, ip, sp, pc}^ │ │ │ │ mrrcne 1, 0, r3, sl, cr1 │ │ │ │ eorle r4, r0, #-1610612728 @ 0xa0000008 │ │ │ │ rsbvs r6, r2, r1, lsr #16 │ │ │ │ strbpl r2, [sl], #512 @ 0x200 │ │ │ │ movwne lr, #2516 @ 0x9d4 │ │ │ │ andcs r5, r0, sl, asr #9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0xf04f81f0 │ │ │ │ @ instruction: 0x462031ff │ │ │ │ - @ instruction: 0xf87cf20a │ │ │ │ + @ instruction: 0xf8fcf20a │ │ │ │ svceq 0x0009f1b8 │ │ │ │ @ instruction: 0xf108bf94 │ │ │ │ @ instruction: 0xf1080230 │ │ │ │ @ instruction: 0xf04f0257 │ │ │ │ @ instruction: 0x462031ff │ │ │ │ - @ instruction: 0xf870f20a │ │ │ │ + @ instruction: 0xf8f0f20a │ │ │ │ @ instruction: 0x4620e7d6 │ │ │ │ pop {r9, sp} │ │ │ │ @ instruction: 0xf04f41f0 │ │ │ │ vand , q13, │ │ │ │ - svclt 0x0000b867 │ │ │ │ + svclt 0x0000b8e7 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb95cb0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 0xb82a58 │ │ │ │ bcs 0x6acc4 │ │ │ │ movwls r6, #6171 @ 0x181b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @@ -47681,15 +47681,15 @@ │ │ │ │ tstmi r9, #397312 @ 0x61000 │ │ │ │ bcs 0x1ab430 │ │ │ │ @ instruction: 0x460bbf98 │ │ │ │ @ instruction: 0xf10d2201 │ │ │ │ strtmi r0, [r8], -r3, lsl #2 │ │ │ │ @ instruction: 0xf88d3602 │ │ │ │ @ instruction: 0xf1ee3003 │ │ │ │ - adcsmi pc, r4, #4259840 @ 0x410000 │ │ │ │ + adcsmi pc, r4, #12648448 @ 0xc10000 │ │ │ │ @ instruction: 0xf816d010 │ │ │ │ @ instruction: 0xf1a22c02 │ │ │ │ blcs 0x27f7f0 │ │ │ │ @ instruction: 0x011bbf9c │ │ │ │ ldmible r4, {r0, r1, r3, r4, r6, r9, ip, sp, pc}^ │ │ │ │ movteq pc, #4514 @ 0x11a2 @ │ │ │ │ stmiale r8, {r0, r2, r8, r9, fp, sp}^ │ │ │ │ @@ -47699,15 +47699,15 @@ │ │ │ │ subsmi r9, sl, r1, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r2, r7, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ vmls.f16 , , q8 │ │ │ │ - svclt 0x0000f833 │ │ │ │ + svclt 0x0000f8b3 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0090f8cc │ │ │ │ strcs fp, [r0], #-148 @ 0xffffff6c │ │ │ │ @ instruction: 0x46064b73 │ │ │ │ @@ -47717,24 +47717,24 @@ │ │ │ │ @ instruction: 0xf04f9313 │ │ │ │ teqlt r2, r0, lsl #6 │ │ │ │ strvc pc, [r8, -pc, asr #12]! │ │ │ │ ldrcs pc, [r6, r0, asr #5] │ │ │ │ blcs 0x58c94 │ │ │ │ @ instruction: 0xf105d15b │ │ │ │ stclmi 8, cr3, [sl], #-1020 @ 0xfffffc04 │ │ │ │ - ldrcs pc, [r8, -lr, asr #4]! │ │ │ │ + strbcc pc, [r8, -lr, asr #4] @ │ │ │ │ streq pc, [lr, -r0, asr #5]! │ │ │ │ @ instruction: 0x210044b0 │ │ │ │ @ instruction: 0xf1ee6a20 │ │ │ │ - andcs pc, r1, #589824 @ 0x90000 │ │ │ │ + andcs pc, r1, #8978432 @ 0x890000 │ │ │ │ bvs 0x8504ac │ │ │ │ - @ instruction: 0xffecf1ed │ │ │ │ + @ instruction: 0xf86cf1ee │ │ │ │ strtmi r6, [sl], -r0, lsr #20 │ │ │ │ - @ instruction: 0xf1ed4631 │ │ │ │ - stccs 15, cr15, [r0, #-924] @ 0xfffffc64 │ │ │ │ + @ instruction: 0xf1ee4631 │ │ │ │ + stccs 8, cr15, [r0, #-412] @ 0xfffffe64 │ │ │ │ mrcne 13, 3, sp, cr3, cr11, {1} │ │ │ │ @ instruction: 0xf8132200 │ │ │ │ strmi r1, [sl], #-3841 @ 0xfffff0ff │ │ │ │ mvnsle r4, r3, asr #10 │ │ │ │ movwne pc, #13250 @ 0x33c2 @ │ │ │ │ andeq pc, pc, #2 │ │ │ │ @ instruction: 0xf04f2b09 │ │ │ │ @@ -47743,15 +47743,15 @@ │ │ │ │ @ instruction: 0xf88d2a09 │ │ │ │ @ instruction: 0xf88d3001 │ │ │ │ svclt 0x00c81000 │ │ │ │ cmppeq r7, #-2147483648 @ p-variant is OBSOLETE @ 0x80000000 │ │ │ │ andcs sp, r3, #2432 @ 0x980 │ │ │ │ bvs 0x8505b8 │ │ │ │ andcc pc, r2, sp, lsl #17 │ │ │ │ - @ instruction: 0xffc4f1ed │ │ │ │ + @ instruction: 0xf844f1ee │ │ │ │ ldmib r3, {r0, r1, r5, r9, fp, sp, lr}^ │ │ │ │ @ instruction: 0xf0020100 │ │ │ │ @ instruction: 0xf002ff53 │ │ │ │ stmdacs r0, {r0, r1, r3, r4, r5, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ blmi 0x12b2f44 │ │ │ │ blls 0x518c9c │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @@ -47768,15 +47768,15 @@ │ │ │ │ @ instruction: 0xf64fe7d5 │ │ │ │ vrsra.s64 d18, d10, #64 │ │ │ │ @ instruction: 0x469a2396 │ │ │ │ blcs 0x60cdc │ │ │ │ subcs sp, r5, #155 @ 0x9b │ │ │ │ stmdage r1, {r0, r5, r9, sl, lr} │ │ │ │ stmdaeq pc, {r2, ip, sp, lr, pc} @ │ │ │ │ - ldcl 2, cr15, [r2, #-420]! @ 0xfffffe5c │ │ │ │ + ldcl 2, cr15, [r2, #420]! @ 0x1a4 │ │ │ │ movwle r4, #41644 @ 0xa2ac │ │ │ │ svceq 0x0000f1b8 │ │ │ │ @ instruction: 0xf1b8d08f │ │ │ │ eorle r0, lr, pc, lsl #30 │ │ │ │ @ instruction: 0xf0043401 │ │ │ │ adcmi r0, ip, #983040 @ 0xf0000 │ │ │ │ @ instruction: 0xf1b8d2f4 │ │ │ │ @@ -47805,111 +47805,111 @@ │ │ │ │ @ instruction: 0x3000f8ba │ │ │ │ sbcle r2, r9, r0, lsl #22 │ │ │ │ @ instruction: 0x63a8f64f │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ ldreq r6, [fp], #-2075 @ 0xfffff7e5 │ │ │ │ bge 0xb4414 │ │ │ │ tstpeq pc, r4, lsr #32 @ p-variant is OBSOLETE │ │ │ │ - andscs pc, r4, lr, asr #4 │ │ │ │ + eorcc pc, r4, lr, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - @ instruction: 0xf910f12b │ │ │ │ + @ instruction: 0xf990f12b │ │ │ │ vaba.s d30, d26, d24 │ │ │ │ - @ instruction: 0xf002ff57 │ │ │ │ + @ instruction: 0xf002ffd7 │ │ │ │ @ instruction: 0xf100030f │ │ │ │ blcs 0x281288 │ │ │ │ eoreq pc, lr, #79 @ 0x4f │ │ │ │ teqcc r0, #148, 30 @ 0x250 │ │ │ │ @ instruction: 0xe7d03357 │ │ │ │ subcs r2, r4, #32, 2 │ │ │ │ vadd.i32 d26, d9, d1 │ │ │ │ - @ instruction: 0x4641ed12 │ │ │ │ + @ instruction: 0x4641ed92 │ │ │ │ cdpeq 0, 0, cr15, cr1, cr15, {2} │ │ │ │ ldceq 0, cr15, [r4], #-316 @ 0xfffffec4 │ │ │ │ subhi pc, r8, sp, lsl #17 │ │ │ │ svclt 0x0000e7af │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ addseq r6, r6, r0, lsr #21 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb95f64 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf64f0ff8 │ │ │ │ vsubw.s8 , q0, d24 │ │ │ │ @ instruction: 0x46042396 │ │ │ │ stmdblt fp, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ vmax.s32 d20, d10, d16 │ │ │ │ - andcs pc, r0, #3194880 @ 0x30c000 │ │ │ │ + andcs pc, r0, #274432 @ 0x43000 │ │ │ │ strtmi r4, [r0], -r1, lsl #12 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ mrclt 7, 7, APSR_nzcv, cr2, cr15, {7} │ │ │ │ orrscs pc, ip, #82837504 @ 0x4f00000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ blcs 0x60e04 │ │ │ │ @ instruction: 0xf64fd0ee │ │ │ │ vsubw.s8 q11, q8, d24 │ │ │ │ ldmdavs fp, {r1, r2, r4, r7, r8, r9, sp} │ │ │ │ strble r0, [r7, #1051]! @ 0x41b │ │ │ │ vmax.s8 d20, d14, d17 │ │ │ │ - vmvn.i32 d18, #12 @ 0x0000000c │ │ │ │ + vmla.i d19, d0, d0[3] │ │ │ │ @ instruction: 0xf12b002e │ │ │ │ - ldrb pc, [pc, r3, asr #17] @ │ │ │ │ + ldrb pc, [pc, r3, asr #18] @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb95fc0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, q15, q12 │ │ │ │ - vmov.i32 q9, #8 @ 0x00000008 │ │ │ │ + vmla.i d19, d0, d0[6] │ │ │ │ @ instruction: 0xf7ff002e │ │ │ │ vmax.f32 , q15, │ │ │ │ - vmov.i32 q9, #12 @ 0x0000000c │ │ │ │ + vmla.i d19, d0, d0[7] │ │ │ │ @ instruction: 0xf126002e │ │ │ │ - andcs pc, r0, r5, asr #25 │ │ │ │ + andcs pc, r0, r5, asr #26 │ │ │ │ cdp2 0, 10, cr15, cr4, cr2, {0} │ │ │ │ ldmfd sp!, {sp} │ │ │ │ @ instruction: 0xf0024008 │ │ │ │ svclt 0x0000bf0d │ │ │ │ - rsbscs pc, ip, lr, asr #4 │ │ │ │ + addcc pc, ip, lr, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ svclt 0x00b0f7ff │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb96004 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff8 │ │ │ │ stc2 0, cr15, [r2, #12]! │ │ │ │ stmdavs r3!, {r3, r4, r5, r7, r8, ip, sp, pc}^ │ │ │ │ tstle ip, r1, lsl #22 │ │ │ │ ldmdavc fp, {r0, r1, r5, fp, sp, lr} │ │ │ │ andsle r2, r7, r3, ror #22 │ │ │ │ tstle r6, r3, ror fp │ │ │ │ - mcr2 1, 2, pc, cr10, cr5, {1} @ │ │ │ │ + mcr2 1, 6, pc, cr10, cr5, {1} @ │ │ │ │ pop {r4, r5, r7, r8, ip, sp, pc} │ │ │ │ @ instruction: 0xf0034010 │ │ │ │ vfma.f32 , , │ │ │ │ - vaddl.s8 q8, d16, d8 │ │ │ │ + vshr.s64 d17, d8, #64 │ │ │ │ pop {r4, r5} │ │ │ │ @ instruction: 0xf7ff4010 │ │ │ │ vmax.f32 d27, d30, d13 │ │ │ │ - vaddl.s8 q9, d16, d12 │ │ │ │ + vshr.s64 d19, d12, #64 │ │ │ │ @ instruction: 0xf7ff002e │ │ │ │ strb pc, [r0, r7, lsl #31]! @ │ │ │ │ - mrc2 1, 1, pc, cr6, cr5, {1} │ │ │ │ + mrc2 1, 5, pc, cr6, cr5, {1} │ │ │ │ mvnle r2, r0, lsl #16 │ │ │ │ - addscs pc, r0, lr, asr #4 │ │ │ │ + adccc pc, r0, lr, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ svclt 0x007af7ff │ │ │ │ blcs 0x118f78 │ │ │ │ ldrlt sp, [r0, #-323]! @ 0xfffffebd │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ addlt r6, r7, r3, lsl #16 │ │ │ │ bvs 0x690694 │ │ │ │ @ instruction: 0x4608691a │ │ │ │ andls r6, r4, #1523712 @ 0x174000 │ │ │ │ vrhadd.s32 d25, d10, d5 │ │ │ │ - bls 0x17d378 │ │ │ │ + bls 0x17d578 │ │ │ │ andcs r0, r0, r3, asr #16 │ │ │ │ @ instruction: 0x41a84293 │ │ │ │ @ instruction: 0xf645d322 │ │ │ │ vsubw.s8 q9, q8, d16 │ │ │ │ @ instruction: 0xf5030396 │ │ │ │ stmdbls r5, {r7, r8, sl, ip, lr} │ │ │ │ blvs 0xfea63ac0 │ │ │ │ @@ -47918,27 +47918,27 @@ │ │ │ │ blvs 0xfea87ec0 │ │ │ │ ldmib r2, {r3, r4, r7, fp, sp, lr}^ │ │ │ │ strls r2, [r2], #-768 @ 0xfffffd00 │ │ │ │ strls r6, [r1], #-2124 @ 0xfffff7b4 │ │ │ │ tstls r0, r9, lsl #16 │ │ │ │ ldc2 0, cr15, [r6, #-12] │ │ │ │ vmul.i8 d27, d30, d24 │ │ │ │ - vmov.i32 q9, #8 @ 0x00000008 │ │ │ │ + vmla.i d19, d0, d0[6] │ │ │ │ andlt r0, r7, lr, lsr #32 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ svclt 0x003cf7ff │ │ │ │ - addcs pc, ip, lr, asr #4 │ │ │ │ + addscc pc, ip, lr, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ pop {r0, r1, r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf7ff4030 │ │ │ │ vrecps.f32 d27, d14, d19 │ │ │ │ - vaddl.s8 q9, d16, d12 │ │ │ │ + vshr.s64 d19, d12, #64 │ │ │ │ @ instruction: 0xf7ff002e │ │ │ │ vmax.f32 d27, d14, d29 │ │ │ │ - vshr.s64 d18, d0, #64 │ │ │ │ + vaddl.s8 , d16, d16 │ │ │ │ andlt r0, r7, lr, lsr #32 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ svclt 0x0024f7ff │ │ │ │ blcs 0xd9024 │ │ │ │ stmdavs r3, {r1, r3, r4, r5, r8, ip, lr, pc} │ │ │ │ andeq pc, r1, #64, 12 @ 0x4000000 │ │ │ │ movwne lr, #18899 @ 0x49d3 │ │ │ │ @@ -47949,15 +47949,15 @@ │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6450fd8 │ │ │ │ vsubl.s8 q9, d16, d16 │ │ │ │ umulllt r0, r7, r6, r2 │ │ │ │ strpl pc, [r0], #1282 @ 0x502 │ │ │ │ blvs 0xfe862f60 │ │ │ │ @ instruction: 0xf1ed9204 │ │ │ │ - blls 0x1be858 │ │ │ │ + blls 0x1bea58 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ blvs 0xfe8a576c │ │ │ │ ldmvs r0, {r0, r1, r3, r4, fp, sp, lr} │ │ │ │ movwcs lr, #2515 @ 0x9d3 │ │ │ │ andgt pc, r8, sp, asr #17 │ │ │ │ strls r6, [r1, #-2125] @ 0xfffff7b3 │ │ │ │ tstls r0, r9, lsl #16 │ │ │ │ @@ -47965,57 +47965,57 @@ │ │ │ │ ldmib r4, {r4, r7, r8, fp, ip, sp, pc}^ │ │ │ │ ldmib r3, {r0, r2, r3, r8, r9}^ │ │ │ │ @ instruction: 0xf7ff1200 │ │ │ │ blvs 0x193e3d0 │ │ │ │ andlt r6, r7, r8, lsl r8 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ mcrlt 7, 7, pc, cr6, cr15, {7} @ │ │ │ │ - addcs pc, ip, lr, asr #4 │ │ │ │ + addscc pc, ip, lr, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ mcrlt 7, 7, pc, cr0, cr15, {7} @ │ │ │ │ - addscs pc, r0, lr, asr #4 │ │ │ │ + adccc pc, r0, lr, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ pop {r0, r1, r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf7ff4030 │ │ │ │ svclt 0x0000bed7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb961b8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [r7], {248} @ 0xf8 │ │ │ │ - orrscs pc, r4, lr, asr #4 │ │ │ │ + @ instruction: 0x31a4f24e │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ vqdmulh.s q3, q5, q8 │ │ │ │ - blvs 0x193e1f4 │ │ │ │ + blvs 0x193e3f4 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ @ instruction: 0xf7ff6818 │ │ │ │ svclt 0x0000bec1 │ │ │ │ addseq r6, r6, r0, lsr #21 │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ @ instruction: 0x46064fb2 │ │ │ │ addpl pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ - @ instruction: 0x21a4f24e │ │ │ │ + @ instruction: 0x31b4f24e │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ vpadd.i8 q3, q5, q12 │ │ │ │ - sha1c.32 , q0, │ │ │ │ + sha1c.32 , q8, │ │ │ │ vsubw.s8 q8, q0, d8 │ │ │ │ ldmdavs r8, {r1, r4, r7, r8, r9} │ │ │ │ @ instruction: 0xf8d26e02 │ │ │ │ blcs 0x4b268 │ │ │ │ @ instruction: 0x81acf000 │ │ │ │ cmplt r0, #152, 14 @ 0x2600000 │ │ │ │ vstrcs d6, [r0, #-500] @ 0xfffffe0c │ │ │ │ andhi pc, r4, #0 │ │ │ │ ldrd pc, [r4], -r5 │ │ │ │ @ instruction: 0xf10e68ab │ │ │ │ addsmi r0, sl, #1342177281 @ 0x50000001 │ │ │ │ cmnphi ip, r0, lsl #1 @ p-variant is OBSOLETE │ │ │ │ - ldrtcs pc, [r4], #590 @ 0x24e @ │ │ │ │ + strbcc pc, [r4], #590 @ 0x24e @ │ │ │ │ strteq pc, [lr], #-704 @ 0xfffffd40 │ │ │ │ ldrdhi pc, [r0], -r5 │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ bl 0x272088 │ │ │ │ @ instruction: 0xf8480c0e │ │ │ │ @ instruction: 0xf8cc000e │ │ │ │ @ instruction: 0xf8cc300c │ │ │ │ @@ -48030,15 +48030,15 @@ │ │ │ │ cmnplt r0, #27904 @ p-variant is OBSOLETE @ 0x6d00 │ │ │ │ vstrcs d6, [r0, #-500] @ 0xfffffe0c │ │ │ │ mvnhi pc, r0 │ │ │ │ ldrd pc, [r4], -r5 │ │ │ │ @ instruction: 0xf10e68ab │ │ │ │ addsmi r0, sl, #-536870911 @ 0xe0000001 │ │ │ │ orrshi pc, pc, r0, lsl #1 │ │ │ │ - strbcs pc, [ip], #590 @ 0x24e @ │ │ │ │ + ldrbcc pc, [ip], #590 @ 0x24e @ │ │ │ │ strteq pc, [lr], #-704 @ 0xfffffd40 │ │ │ │ ldrdhi pc, [r0], -r5 │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ bl 0x2720e4 │ │ │ │ @ instruction: 0xf8480c0e │ │ │ │ @ instruction: 0xf8cc000e │ │ │ │ @ instruction: 0xf8cc1004 │ │ │ │ @@ -48058,15 +48058,15 @@ │ │ │ │ blvs 0x1f6bdd8 │ │ │ │ @ instruction: 0xf0002c00 │ │ │ │ @ instruction: 0xf8d481a8 │ │ │ │ stmiavs r3!, {r2, sp, lr, pc} │ │ │ │ andseq pc, r1, #-2147483645 @ 0x80000003 │ │ │ │ @ instruction: 0xf080429a │ │ │ │ vrhadd.s8 d24, d14, d18 │ │ │ │ - vmls.f d18, d16, d0[7] │ │ │ │ + vshl.s64 , q14, #0 │ │ │ │ @ instruction: 0xf8d4052e │ │ │ │ @ instruction: 0xf04f8000 │ │ │ │ @ instruction: 0xcd0f0900 │ │ │ │ @ instruction: 0x0c0eeb08 │ │ │ │ andeq pc, lr, r8, asr #16 │ │ │ │ andcc pc, ip, ip, asr #17 │ │ │ │ andne pc, r4, ip, asr #17 │ │ │ │ @@ -48079,15 +48079,15 @@ │ │ │ │ @ instruction: 0xf0002c00 │ │ │ │ @ instruction: 0xf8d4816e │ │ │ │ stmiavs r3!, {r2, lr, pc} │ │ │ │ andseq pc, r0, #12, 2 │ │ │ │ @ instruction: 0xf080429a │ │ │ │ @ instruction: 0xf8d48135 │ │ │ │ vhadd.s8 d24, d14, d0 │ │ │ │ - vabal.s8 , d0, d0 │ │ │ │ + vorr.i32 d20, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf04f052e │ │ │ │ bl 0x241564 │ │ │ │ stcgt 14, cr0, [pc, #-48] @ 0x3f138 │ │ │ │ andeq pc, ip, r8, asr #16 │ │ │ │ andne pc, r4, lr, asr #17 │ │ │ │ andcs pc, r8, lr, asr #17 │ │ │ │ andcc pc, ip, lr, asr #17 │ │ │ │ @@ -48096,15 +48096,15 @@ │ │ │ │ andls pc, r3, r2, lsl #16 │ │ │ │ @ instruction: 0x2c006b7c │ │ │ │ mrshi pc, (UNDEF: 64) @ │ │ │ │ ldrd pc, [r4], -r4 │ │ │ │ @ instruction: 0xf10e68a3 │ │ │ │ addsmi r0, sl, #20, 4 @ 0x40000001 │ │ │ │ rscshi pc, sl, r0, lsl #1 │ │ │ │ - ldrcc pc, [r4, #-590] @ 0xfffffdb2 │ │ │ │ + strmi pc, [r4, #-590]! @ 0xfffffdb2 │ │ │ │ streq pc, [lr, #-704]! @ 0xfffffd40 │ │ │ │ ldrdhi pc, [r0], -r4 │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ bl 0x2725ec │ │ │ │ @ instruction: 0xf8480c0e │ │ │ │ @ instruction: 0xf8cc000e │ │ │ │ @ instruction: 0xf8cc1004 │ │ │ │ @@ -48116,15 +48116,15 @@ │ │ │ │ andls pc, r3, r2, lsl #16 │ │ │ │ vstrcs d6, [r0, #-500] @ 0xfffffe0c │ │ │ │ mrshi pc, (UNDEF: 6) @ │ │ │ │ ldrd pc, [r4], -r5 │ │ │ │ @ instruction: 0xf10e68ab │ │ │ │ addsmi r0, sl, #1610612737 @ 0x60000001 │ │ │ │ sbcshi pc, sp, r0, lsl #1 │ │ │ │ - strtcc pc, [ip], #-590 @ 0xfffffdb2 │ │ │ │ + ldrtmi pc, [ip], #-590 @ 0xfffffdb2 @ │ │ │ │ strteq pc, [lr], #-704 @ 0xfffffd40 │ │ │ │ ldrdhi pc, [r0], -r5 │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ bl 0x27223c │ │ │ │ @ instruction: 0xf8480c0e │ │ │ │ @ instruction: 0xf8cc000e │ │ │ │ @ instruction: 0xf8cc300c │ │ │ │ @@ -48133,28 +48133,28 @@ │ │ │ │ @ instruction: 0xf8cc2008 │ │ │ │ @ instruction: 0xf8ac0010 │ │ │ │ stmdavs fp!, {r2, r4, ip, sp}^ │ │ │ │ tstcc r6, #2752512 @ 0x2a0000 │ │ │ │ @ instruction: 0xf802606b │ │ │ │ ldmdavs r3!, {r0, r1, ip, pc}^ │ │ │ │ ldmdavs r3!, {r0, r1, r3, r4, r5, r6, r8, ip, sp, pc} │ │ │ │ - cmppcc r4, lr, asr #4 @ p-variant is OBSOLETE │ │ │ │ + cmppmi r4, lr, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0x4620681c │ │ │ │ - blx 0xff0fbbea │ │ │ │ + mcrr2 2, 6, pc, r2, cr10 @ │ │ │ │ movwcs fp, #4368 @ 0x1110 │ │ │ │ eorcc pc, r8, r7, lsl #17 │ │ │ │ @ instruction: 0xf0034620 │ │ │ │ blvs 0x1fbda8c │ │ │ │ @ instruction: 0xf0002d00 │ │ │ │ ldmib r5, {r1, r4, r6, r7, pc}^ │ │ │ │ @ instruction: 0xf10cc301 │ │ │ │ addsmi r0, sl, #-536870911 @ 0xe0000001 │ │ │ │ addhi pc, fp, r0, lsl #1 │ │ │ │ - ldrbcc pc, [r4], #-590 @ 0xfffffdb2 @ │ │ │ │ + strbtmi pc, [r4], #-590 @ 0xfffffdb2 @ │ │ │ │ strteq pc, [lr], #-704 @ 0xfffffd40 │ │ │ │ ldrd pc, [r0], -r5 │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ bl 0x3f22b4 │ │ │ │ @ instruction: 0xf84e060c │ │ │ │ rsbsvs r0, r1, ip │ │ │ │ stcgt 0, cr6, [r7], {178} @ 0xb2 │ │ │ │ @@ -48164,15 +48164,15 @@ │ │ │ │ movwcs lr, #2517 @ 0x9d5 │ │ │ │ rsbvs r3, fp, lr, lsl r3 │ │ │ │ andhi pc, r3, r2, lsl #16 │ │ │ │ ldmcs r4, {r0, r2, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ ldmeq r6, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ ldrdeq pc, [r0], -r8 │ │ │ │ eorsle r2, fp, r0, lsl #16 │ │ │ │ - ldc2 2, cr15, [lr], #32 │ │ │ │ + ldc2 2, cr15, [lr, #-32]! @ 0xffffffe0 │ │ │ │ stmdbeq r0, {r4, r5, r7, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x2600dd36 │ │ │ │ @ instruction: 0xe01746b2 │ │ │ │ addseq r6, r6, r0, lsr #21 │ │ │ │ bl 0x319344 │ │ │ │ ldrmi r0, [r0], #-773 @ 0xfffffcfb │ │ │ │ andle r4, r2, #152, 4 @ 0x80000009 │ │ │ │ @@ -48185,155 +48185,155 @@ │ │ │ │ strcc sl, [r1], -r5 │ │ │ │ @ instruction: 0xd01b45b1 │ │ │ │ @ instruction: 0xf8d86b7c │ │ │ │ @ instruction: 0xf8533000 │ │ │ │ orrlt fp, ip, #38 @ 0x26 │ │ │ │ svceq 0x0000f1bb │ │ │ │ ldrbmi sp, [r8], -lr, lsr #32 │ │ │ │ - @ instruction: 0xff00f269 │ │ │ │ + @ instruction: 0xff80f269 │ │ │ │ ldmib r4, {r0, r2, r9, sl, lr}^ │ │ │ │ stmne r1, {r0, r8, r9, sp} │ │ │ │ bicsle r4, r7, #-1879048183 @ 0x90000009 │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ @ instruction: 0x4620465a │ │ │ │ @ instruction: 0x36014619 │ │ │ │ - blx 0x4fbb44 │ │ │ │ + blx 0xfe4fbb44 │ │ │ │ strhle r4, [r3, #81]! @ 0x51 │ │ │ │ ldmdavs r8, {r0, r1, r3, r4, r5, r6, r8, r9, fp, sp, lr} │ │ │ │ svcmi 0x00f8e8bd │ │ │ │ ldclt 7, cr15, [r6, #-1020] @ 0xfffffc04 │ │ │ │ @ instruction: 0x46282315 │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ - adcscs pc, r4, #-536870908 @ 0xe0000004 │ │ │ │ + sbccc pc, r4, #-536870908 @ 0xe0000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - blx 0x7bb68 │ │ │ │ + blx 0xfe07bb68 │ │ │ │ tstcs r1, #158334976 @ 0x9700000 │ │ │ │ @ instruction: 0xf04f4620 │ │ │ │ vand , q15, │ │ │ │ - vmlal.s q9, d16, d0[7] │ │ │ │ + vrshr.s64 , q14, #64 │ │ │ │ vhsub.s8 d0, d9, d30 │ │ │ │ - @ instruction: 0xe6eef9f5 │ │ │ │ + @ instruction: 0xe6eefa75 │ │ │ │ @ instruction: 0x46204659 │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ - blx 0x147bb8e │ │ │ │ + blx 0xff47bb8e │ │ │ │ @ instruction: 0x4659e7bd │ │ │ │ vmax.s32 d20, d9, d26 │ │ │ │ - ldr lr, [r2, sl, ror #16]! │ │ │ │ + ldr lr, [r2, sl, ror #17]! │ │ │ │ ldrdeq pc, [ip], r2 │ │ │ │ tstcs lr, #84934656 @ 0x5100000 │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ vmax.s8 d20, d14, d24 │ │ │ │ - vmov.i32 , #1024 @ 0x00000400 │ │ │ │ + vmlal.s q10, d0, d0[5] │ │ │ │ vhsub.s8 d0, d9, d30 │ │ │ │ - @ instruction: 0xe785f9db │ │ │ │ + @ instruction: 0xe785fa5b │ │ │ │ @ instruction: 0x46202314 │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ - andscc pc, r4, #-536870908 @ 0xe0000004 │ │ │ │ + eormi pc, r4, #-536870908 @ 0xe0000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - @ instruction: 0xf9d0f209 │ │ │ │ + blx 0x147bbc8 │ │ │ │ tstcs r6, #5767168 @ 0x580000 │ │ │ │ @ instruction: 0xf04f4628 │ │ │ │ vand , q15, │ │ │ │ - vsubl.s8 , d0, d28 │ │ │ │ + vmvn.i32 d20, #3072 @ 0x00000c00 │ │ │ │ vhsub.s8 d0, d9, d30 │ │ │ │ - ldr pc, [r6, -r5, asr #19]! │ │ │ │ + ldr pc, [r6, -r5, asr #20]! │ │ │ │ @ instruction: 0x46202310 │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ - andcc pc, r0, #-536870908 @ 0xe0000004 │ │ │ │ + andsmi pc, r0, #-536870908 @ 0xe0000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - @ instruction: 0xf9baf209 │ │ │ │ + blx 0xefbbf4 │ │ │ │ tstcs lr, #216, 12 @ 0xd800000 │ │ │ │ @ instruction: 0xf04f4628 │ │ │ │ vand , q15, │ │ │ │ - vmlal.s q9, d16, d0[3] │ │ │ │ + vrshr.s64 , q6, #64 │ │ │ │ vhsub.s8 d0, d9, d30 │ │ │ │ - ldrbt pc, [r8], -pc, lsr #19 @ │ │ │ │ + ldrbt pc, [r8], -pc, lsr #20 @ │ │ │ │ @ instruction: 0x46282216 │ │ │ │ - msrcc R12_fiq, lr │ │ │ │ + teqpmi ip, lr, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - blx 0x27bc1e │ │ │ │ + blx 0xfe27bc1e │ │ │ │ andscs lr, lr, #6029312 @ 0x5c0000 │ │ │ │ vmax.s8 d20, d14, d24 │ │ │ │ - vorr.i32 , #4 @ 0x00000004 │ │ │ │ + vmla.f d20, d0, d0[5] │ │ │ │ vrhadd.s8 d0, d9, d30 │ │ │ │ - @ instruction: 0xe747faff │ │ │ │ + smlsldx pc, r7, pc, fp @ │ │ │ │ @ instruction: 0x46202214 │ │ │ │ - tstpcc r4, lr, asr #4 @ p-variant is OBSOLETE │ │ │ │ + msrmi R12_usr, lr │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - blx 0xffdfbc40 │ │ │ │ + blx 0x1dfbc42 │ │ │ │ andscs lr, r0, #228589568 @ 0xda00000 │ │ │ │ vmax.s8 d20, d14, d16 │ │ │ │ - vaddw.s8 , q0, d0 │ │ │ │ + vorr.i32 d20, #0 @ 0x00000000 │ │ │ │ vrhadd.s8 d0, d9, d30 │ │ │ │ - strt pc, [r9], sp, ror #21 │ │ │ │ + strt pc, [r9], sp, ror #22 │ │ │ │ @ instruction: 0x46282215 │ │ │ │ - @ instruction: 0x21b4f24e │ │ │ │ + biccc pc, r4, lr, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - blx 0xff97bc64 │ │ │ │ + blx 0x197bc66 │ │ │ │ andscs lr, r1, #26214400 @ 0x1900000 │ │ │ │ vmax.s8 d20, d14, d16 │ │ │ │ - vmla.f d18, d16, d0[7] │ │ │ │ + vsra.s64 , q14, #64 │ │ │ │ vrhadd.s8 d0, d9, d30 │ │ │ │ - @ instruction: 0xe672fadb │ │ │ │ + @ instruction: 0xe672fb5b │ │ │ │ @ instruction: 0x4628221e │ │ │ │ - biccs pc, ip, lr, asr #4 │ │ │ │ + bicscc pc, ip, lr, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - blx 0xff4fbc88 │ │ │ │ + blx 0x14fbc8a │ │ │ │ svclt 0x0000e639 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfeb96670 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [fp], {240} @ 0xf0 │ │ │ │ @ instruction: 0xf7d46b65 │ │ │ │ vpmax.s8 d31, d14, d11 │ │ │ │ - vbic.i32 , #1024 @ 0x00000400 │ │ │ │ + vsubw.s8 q10, q8, d4 │ │ │ │ strmi r0, [r2], -lr, lsr #6 │ │ │ │ - cmnpcc ip, lr, asr #4 @ p-variant is OBSOLETE │ │ │ │ + orrmi pc, ip, lr, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ vmax.s8 d4, d10, d24 │ │ │ │ - blvs 0x193dd2c │ │ │ │ + blvs 0x193df2c │ │ │ │ pop {r3, r4, fp, sp, lr} │ │ │ │ @ instruction: 0xf7ff4038 │ │ │ │ svclt 0x0000bc5d │ │ │ │ addseq r6, r6, r0, lsr #21 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb966b0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [r7], {248} @ 0xf8 │ │ │ │ - cmpppl r8, lr, asr #12 @ p-variant is OBSOLETE │ │ │ │ + cmppvs r8, lr, asr #12 @ p-variant is OBSOLETE │ │ │ │ teqpeq r0, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ blvs 0xff8da244 │ │ │ │ - blx 0x37bcf0 │ │ │ │ + blx 0xfe37bcf0 │ │ │ │ pop {r0, r1, r5, r6, r8, r9, fp, sp, lr} │ │ │ │ ldmdavs r8, {r4, lr} │ │ │ │ mcrrlt 7, 15, pc, r4, cr15 @ │ │ │ │ addseq r6, r6, r0, lsr #21 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb966e0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r6], {248} @ 0xf8 │ │ │ │ vhsub.s8 d18, d14, d1 │ │ │ │ - vsra.s64 d19, d8, #64 │ │ │ │ + vaddw.s8 q10, q8, d24 │ │ │ │ blvs 0x183f9ac │ │ │ │ - @ instruction: 0xf9f4f20a │ │ │ │ + blx 0x1d7bd20 │ │ │ │ ldreq r6, [sl, r3, lsr #24] │ │ │ │ ldrbeq sp, [fp, -r7, lsl #8] │ │ │ │ blvs 0x1934544 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ @ instruction: 0xf7ff6818 │ │ │ │ blvs 0x186e5ac │ │ │ │ vhsub.s8 d18, d14, d2 │ │ │ │ - vaddw.s8 , q8, d20 │ │ │ │ + vsra.s64 d20, d20, #64 │ │ │ │ vrhadd.s8 d0, d10, d30 │ │ │ │ - @ instruction: 0x6c23fa15 │ │ │ │ + @ instruction: 0x6c23fa95 │ │ │ │ strble r0, [lr, #1883]! @ 0x75b │ │ │ │ andcs r6, r4, #96, 22 @ 0x18000 │ │ │ │ - asrscc pc, lr, #4 @ │ │ │ │ + bicmi pc, r0, lr, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - blx 0x2fbd5c │ │ │ │ + blx 0xfe2fbd5c │ │ │ │ pop {r0, r1, r5, r6, r8, r9, fp, sp, lr} │ │ │ │ ldmdavs r8, {r4, lr} │ │ │ │ stclt 7, cr15, [lr], {255} @ 0xff │ │ │ │ addseq r6, r6, r0, lsr #21 │ │ │ │ ldmdblt r3!, {r0, r1, r6, fp, sp, lr} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @@ -48362,20 +48362,20 @@ │ │ │ │ @ instruction: 0xf7ff3401 │ │ │ │ stmdacs r0, {r0, r1, r3, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ strdcs sp, [r0], -r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq pc, r8, pc, asr #4 │ │ │ │ + addsne pc, r8, pc, asr #4 │ │ │ │ eorseq pc, r0, r0, asr #5 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ bllt 0xff17d5d0 │ │ │ │ - ldrhteq r0, [r4], -ip │ │ │ │ - ldrshteq r0, [r4], -r8 │ │ │ │ + eorseq r0, r4, ip, asr #11 │ │ │ │ + eorseq r0, r4, r8, lsl #12 │ │ │ │ ldmdblt r3!, {r0, r1, r6, fp, sp, lr} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrblt r4, [r0, #-1904]! @ 0xfffff890 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -48400,42 +48400,42 @@ │ │ │ │ @ instruction: 0xf7ff3401 │ │ │ │ stmdacs r0, {r0, r1, r2, r3, r4, r5, r6, fp, ip, sp, lr, pc} │ │ │ │ strdcs sp, [r0], -r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq pc, r8, pc, asr #4 │ │ │ │ + addsne pc, r8, pc, asr #4 │ │ │ │ eorseq pc, r0, r0, asr #5 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ bllt 0x1e7d668 │ │ │ │ - ldrhteq r0, [r4], -ip │ │ │ │ - eorseq r0, r4, r0, lsr #10 │ │ │ │ + eorseq r0, r4, ip, asr #11 │ │ │ │ + eorseq r0, r4, r0, lsr r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb9687c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdavs r3, {r3, r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ tstle lr, r3, lsl #22 │ │ │ │ @ instruction: 0xf6456801 │ │ │ │ vaddl.s8 q9, d16, d16 │ │ │ │ bvs 0x2ff8ec │ │ │ │ stmdavs r0, {r1, r3, r8, fp, sp, lr}^ │ │ │ │ @ instruction: 0xf0036809 │ │ │ │ stmdacs r0, {r0, r1, r4, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ eorcc sp, r6, r9, lsl #20 │ │ │ │ vhadd.s8 d29, d14, d15 │ │ │ │ - vaddl.s8 q9, d16, d12 │ │ │ │ + vshr.s64 d19, d12, #64 │ │ │ │ pop {r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf7ff4008 │ │ │ │ vpadd.i8 , q7, │ │ │ │ - vmov.i32 q9, #8 @ 0x00000008 │ │ │ │ + vmla.i d19, d0, d0[6] │ │ │ │ pop {r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf7ff4008 │ │ │ │ vqdmulh.s , , │ │ │ │ - vaddl.s8 q8, d16, d8 │ │ │ │ + vshr.s64 d17, d8, #64 │ │ │ │ pop {r4, r5} │ │ │ │ @ instruction: 0xf7ff4008 │ │ │ │ svclt 0x0000bb43 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb968e0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdavs r3, {r3, r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ @@ -48444,35 +48444,35 @@ │ │ │ │ vaddl.s8 q9, d16, d16 │ │ │ │ bvs 0x2ff950 │ │ │ │ stmdavs r0, {r1, r3, r8, fp, sp, lr}^ │ │ │ │ @ instruction: 0xf0036809 │ │ │ │ stmdacs r0, {r0, r2, r3, r5, r8, fp, ip, sp, lr, pc} │ │ │ │ eorcc sp, r6, r9, lsl #20 │ │ │ │ vhadd.s8 d29, d14, d15 │ │ │ │ - vaddl.s8 q9, d16, d12 │ │ │ │ + vshr.s64 d19, d12, #64 │ │ │ │ pop {r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf7ff4008 │ │ │ │ vqdmulh.s d27, d14, d17 │ │ │ │ - vmov.i32 q9, #8 @ 0x00000008 │ │ │ │ + vmla.i d19, d0, d0[6] │ │ │ │ pop {r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf7ff4008 │ │ │ │ vpadd.i8 d27, d15, d9 │ │ │ │ - vaddl.s8 q8, d16, d8 │ │ │ │ + vshr.s64 d17, d8, #64 │ │ │ │ pop {r4, r5} │ │ │ │ @ instruction: 0xf7ff4008 │ │ │ │ svclt 0x0000bb11 │ │ │ │ orrslt r6, fp, r3, asr #16 │ │ │ │ stmdavs r3, {r0, r2, r3, r9, fp, lr} │ │ │ │ ldcvs 8, cr6, [r3], {25} │ │ │ │ movweq lr, #14897 @ 0x3a31 │ │ │ │ vrhadd.s8 d29, d14, d6 │ │ │ │ - vmov.i32 q9, #8 @ 0x00000008 │ │ │ │ + vmla.i d19, d0, d0[6] │ │ │ │ bicsvs r0, r1, #46 @ 0x2e │ │ │ │ bllt 0x7d758 │ │ │ │ - addcs pc, ip, lr, asr #4 │ │ │ │ + addscc pc, ip, lr, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ blt 0xffefd764 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ addseq r6, r6, r0, lsr #21 │ │ │ │ @@ -48484,19 +48484,19 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r8, #-0] │ │ │ │ andcs r6, r8, #196608 @ 0x30000 │ │ │ │ ldmdavs r8, {r1, r2, r8, fp, lr} │ │ │ │ @ instruction: 0xffcef7fe │ │ │ │ mvnsle r2, r0, lsl #16 │ │ │ │ - addeq pc, r8, pc, asr #4 │ │ │ │ + addsne pc, r8, pc, asr #4 │ │ │ │ eorseq pc, r0, r0, asr #5 │ │ │ │ @ instruction: 0x4008e8bd │ │ │ │ blt 0xff47d7b8 │ │ │ │ - eorseq r0, r4, ip, asr #12 │ │ │ │ + eorseq r0, r4, ip, asr r7 │ │ │ │ blvs 0x17123cc │ │ │ │ @ instruction: 0xf7ff6818 │ │ │ │ svclt 0x0000bac9 │ │ │ │ addseq r6, r6, r0, lsr #21 │ │ │ │ rsble r2, sl, r0, lsl #20 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -48536,37 +48536,37 @@ │ │ │ │ addmi r1, sl, #23040 @ 0x5a00 │ │ │ │ rsbvs sp, r2, r3, lsl r2 │ │ │ │ ldrbpl r6, [r5], #2082 @ 0x822 │ │ │ │ movwcs lr, #2516 @ 0x9d4 │ │ │ │ andls pc, r3, r2, lsl #16 │ │ │ │ @ instruction: 0xf04fe7d4 │ │ │ │ @ instruction: 0x462031ff │ │ │ │ - @ instruction: 0xf97af209 │ │ │ │ + @ instruction: 0xf9faf209 │ │ │ │ rsbscs lr, sp, #54001664 @ 0x3380000 │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ vmax.s8 d4, d9, d16 │ │ │ │ - @ instruction: 0x462af973 │ │ │ │ + @ instruction: 0x462af9f3 │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ vmax.s8 d4, d9, d16 │ │ │ │ - strb pc, [r1, sp, ror #18] @ │ │ │ │ + strb pc, [r1, sp, ror #19] @ │ │ │ │ @ instruction: 0xf04f227d │ │ │ │ @ instruction: 0x462031ff │ │ │ │ - @ instruction: 0xf966f209 │ │ │ │ + @ instruction: 0xf9e6f209 │ │ │ │ ldrdcs lr, [r0], -r8 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ blcs 0xd99d8 │ │ │ │ addshi pc, r1, r0, asr #4 │ │ │ │ svcmi 0x00934606 │ │ │ │ - @ instruction: 0xf94ef271 │ │ │ │ + @ instruction: 0xf9cef271 │ │ │ │ blvs 0xf6bf5c │ │ │ │ @ instruction: 0xf3402c00 │ │ │ │ bvs 0xfff9fb5c │ │ │ │ strbeq lr, [r4], #-2820 @ 0xfffff4fc │ │ │ │ strtmi r2, [sl], -r0, lsl #6 │ │ │ │ andcc lr, ip, #3 │ │ │ │ @ instruction: 0xf000429c │ │ │ │ @@ -48584,132 +48584,132 @@ │ │ │ │ vtst.8 d22, d0, d18 │ │ │ │ vsubw.s8 q8, q0, d8 │ │ │ │ @ instruction: 0xf8d20392 │ │ │ │ ldmdavs ip, {pc} │ │ │ │ rsbs fp, r2, r4, lsr #18 │ │ │ │ rsbsmi pc, r8, #212, 16 @ 0xd40000 │ │ │ │ rsble r2, lr, r0, lsl #24 │ │ │ │ - @ instruction: 0xf91af271 │ │ │ │ + @ instruction: 0xf99af271 │ │ │ │ addsmi r6, r8, #2818048 @ 0x2b0000 │ │ │ │ teqcs sl, r6 @ │ │ │ │ - vmax.s32 q10, q4, q0 │ │ │ │ - bl 0xfe87f75c │ │ │ │ + vmax.s32 q10, , q0 │ │ │ │ + bl 0xfe87d95c │ │ │ │ vmla.i8 d16, d14, d8 │ │ │ │ - vsra.s64 d19, d28, #64 │ │ │ │ + vmla.f d20, d16, d0[3] │ │ │ │ strbmi r0, [r0], -lr, lsr #2 │ │ │ │ vmax.s32 q10, , q5 │ │ │ │ - stmdacs r0, {r0, r1, r2, r3, r4, r5, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r2, r3, r4, r5, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf8d4d069 │ │ │ │ @ instruction: 0xf8d3326c │ │ │ │ @ instruction: 0xf1bbb004 │ │ │ │ @ instruction: 0xf0000f00 │ │ │ │ ldmdavs sp, {r2, r3, r6, r7, pc} │ │ │ │ and r2, r3, r0, lsl #8 │ │ │ │ ldrbmi r3, [ip, #-1296] @ 0xfffffaf0 │ │ │ │ sbchi pc, r5, r0 │ │ │ │ ldrdge pc, [ip], -r5 │ │ │ │ strbmi r4, [r0], -sl, asr #12 │ │ │ │ @ instruction: 0xf8da3401 │ │ │ │ vhadd.s32 d17, d9, d0 │ │ │ │ - stmdacs r0, {r0, r2, r5, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r2, r5, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf8dad1f0 │ │ │ │ @ instruction: 0xf1b88004 │ │ │ │ @ instruction: 0xf0000f00 │ │ │ │ ldmdavs r4!, {r2, r4, r5, r7, pc} │ │ │ │ vmax.s32 q10, , q0 │ │ │ │ - stmdbvs r5!, {r0, r1, r3, r5, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdbvs r5!, {r0, r1, r3, r5, sl, fp, ip, sp, lr, pc} │ │ │ │ vhsub.s8 d4, d16, d5 │ │ │ │ bvs 0x91fc68 │ │ │ │ blne 0x1150c5c │ │ │ │ ldrbvc pc, [sp, #576]! @ 0x240 @ │ │ │ │ blvs 0x1e50438 │ │ │ │ ldrmi fp, [sp], -r8, lsr #30 │ │ │ │ stmdble sl!, {r2, r3, r5, r7, r9, lr} │ │ │ │ - @ instruction: 0x01bcf64f │ │ │ │ + bicne pc, ip, pc, asr #12 │ │ │ │ teqpeq r0, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ - @ instruction: 0xff9af208 │ │ │ │ + @ instruction: 0xf81af209 │ │ │ │ @ instruction: 0x462a6b78 │ │ │ │ @ instruction: 0xf7ff4641 │ │ │ │ blvs 0x1f3f5c0 │ │ │ │ ldmib r3, {r0, r9, sp}^ │ │ │ │ ldmfd sp!, {r8} │ │ │ │ @ instruction: 0xf7ff4ff8 │ │ │ │ vtst.8 d27, d30, d31 │ │ │ │ - vaddl.s8 q9, d16, d12 │ │ │ │ + vshr.s64 d19, d12, #64 │ │ │ │ pop {r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf7ff4ff8 │ │ │ │ @ instruction: 0xf8d2b9ad │ │ │ │ stmdacs r0, {r2, r3, r7} │ │ │ │ vrhadd.s8 d29, d31, d10 │ │ │ │ - vaddl.s8 q8, d16, d8 │ │ │ │ + vshr.s64 d17, d8, #64 │ │ │ │ pop {r4, r5} │ │ │ │ @ instruction: 0xf7ff4ff8 │ │ │ │ strcs fp, [r0], #-2465 @ 0xfffff65f │ │ │ │ strcs lr, [r0, #-1939] @ 0xfffff86d │ │ │ │ @ instruction: 0xf64be771 │ │ │ │ - vaddw.s8 , q0, d4 │ │ │ │ + vorr.i32 d18, #4 @ 0x00000004 │ │ │ │ vand d0, d8, d19 │ │ │ │ - blvs 0x1e7f7ec │ │ │ │ + blvs 0x1e7f9ec │ │ │ │ strbmi r4, [r1], -r2, lsr #12 │ │ │ │ mcr2 7, 6, pc, cr12, cr15, {7} @ │ │ │ │ @ instruction: 0xf8d5e7d3 │ │ │ │ @ instruction: 0xf1b88008 │ │ │ │ lslsle r0, r0, #30 │ │ │ │ - rsbpl pc, sp, pc, asr #4 │ │ │ │ + rsbvs pc, sp, pc, asr #4 │ │ │ │ eoreq pc, r3, r0, asr #5 │ │ │ │ - blx 0xdfc202 │ │ │ │ + blx 0xfedfc202 │ │ │ │ subcs r4, r7, r1, lsl #13 │ │ │ │ - stc2 1, cr15, [r4, #-1020]! @ 0xfffffc04 │ │ │ │ + stc2 1, cr15, [r4, #1020]! @ 0x3fc │ │ │ │ vhsub.s8 q9, q7, │ │ │ │ - vmla.f d19, d16, d0[2] │ │ │ │ + vsra.s64 q10, q4, #64 │ │ │ │ @ instruction: 0xf7d0012e │ │ │ │ strmi lr, [r1], -ip, lsl #23 │ │ │ │ @ instruction: 0xf1ec4648 │ │ │ │ - cdpvs 13, 2, cr15, cr3, cr5, {7} │ │ │ │ + cdpvs 14, 2, cr15, cr3, cr5, {3} │ │ │ │ @ instruction: 0x3090f8d3 │ │ │ │ strtmi fp, [r0], -r3, ror #2 │ │ │ │ @ instruction: 0x46014798 │ │ │ │ - andsmi pc, r0, lr, asr #4 │ │ │ │ + eorpl pc, r0, lr, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0xffcfc284 │ │ │ │ + blx 0x1cfc286 │ │ │ │ strbmi r4, [r8], -r1, lsl #12 │ │ │ │ - ldc2l 1, cr15, [r4, #944] @ 0x3b0 │ │ │ │ + cdp2 1, 5, cr15, cr4, cr12, {7} │ │ │ │ rsbcc pc, ip, #212, 16 @ 0xd40000 │ │ │ │ - bmi 0xf7c3d0 │ │ │ │ + bpl 0x137c3d0 │ │ │ │ beq 0xbfc59c │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ orrslt r6, r2, sl, asr r8 │ │ │ │ @ instruction: 0x4650681b │ │ │ │ movwne lr, #35587 @ 0x8b03 │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ ldmdavs r9, {r0, r1, r3, r4, r6, r7, fp, sp, lr} │ │ │ │ - blx 0xff6fc2b4 │ │ │ │ + blx 0x16fc2b6 │ │ │ │ strbmi r4, [r8], -r1, lsl #12 │ │ │ │ - ldc2 1, cr15, [ip, #944]! @ 0x3b0 │ │ │ │ + cdp2 1, 3, cr15, cr12, cr12, {7} │ │ │ │ rsbcc pc, ip, #212, 16 @ 0xd40000 │ │ │ │ ldrmi r6, [r0, #2138] @ 0x85a │ │ │ │ andcs sp, sl, ip, ror #7 │ │ │ │ - stc2l 1, cr15, [r8], #1020 @ 0x3fc │ │ │ │ - teqpmi r0, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ + stc2l 1, cr15, [r8, #-1020]! @ 0xfffffc04 │ │ │ │ + movtpl pc, #590 @ 0x24e @ │ │ │ │ msreq CPSR_fsx, #192, 4 │ │ │ │ blgt 0x1112e4 │ │ │ │ subsvs r6, r1, r0, lsl r0 │ │ │ │ ldrmi r4, [r1], -r8, asr #12 │ │ │ │ tsthi r3, fp, lsl r8 │ │ │ │ - stc2 1, cr15, [r6, #944]! @ 0x3b0 │ │ │ │ + cdp2 1, 2, cr15, cr6, cr12, {7} │ │ │ │ strbmi r2, [r8], -r0, lsl #2 │ │ │ │ - stc2 1, cr15, [r2, #944]! @ 0x3b0 │ │ │ │ + cdp2 1, 2, cr15, cr2, cr12, {7} │ │ │ │ ldrdne pc, [r0], -r9 │ │ │ │ vhadd.s8 d2, d7, d0 │ │ │ │ - strmi pc, [r3], -r5, lsr #28 │ │ │ │ + strmi pc, [r3], -r5, lsr #29 │ │ │ │ adcvs r4, fp, r8, asr #12 │ │ │ │ - blx 0xfe17c2ba │ │ │ │ + stc2 1, cr15, [r4], {236} @ 0xec │ │ │ │ ldrdhi pc, [r8], -r5 │ │ │ │ vabd.s8 q15, q7, │ │ │ │ - vmov.i32 q10, #4 @ 0x00000004 │ │ │ │ + vmla.i d21, d0, d0[5] │ │ │ │ pop {r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf7ff4ff8 │ │ │ │ svclt 0x0000b91f │ │ │ │ addseq r6, r6, r0, lsr #21 │ │ │ │ bmi 0x66c268 │ │ │ │ blcs 0x5a778 │ │ │ │ strlt sp, [r0, #-3365] @ 0xfffff2db │ │ │ │ @@ -48741,27 +48741,27 @@ │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, q8, q8 │ │ │ │ vsubw.s8 q8, q0, d8 │ │ │ │ ldmdavs ip, {r1, r4, r7, r8, r9} │ │ │ │ strmi fp, [r5], -ip, asr #2 │ │ │ │ @ instruction: 0xf8d4e002 │ │ │ │ @ instruction: 0xb1244278 │ │ │ │ - @ instruction: 0xffe0f270 │ │ │ │ + @ instruction: 0xf860f271 │ │ │ │ addmi r6, r3, #2818048 @ 0x2b0000 │ │ │ │ @ instruction: 0x4620d1f7 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfeb96dcc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, q8, q8 │ │ │ │ vsubw.s8 q8, q0, d8 │ │ │ │ ldmdavs fp, {r1, r4, r7, r8, r9} │ │ │ │ - vmin.s d20, d0, d13 │ │ │ │ - mvnlt pc, r9, asr #31 │ │ │ │ + vmin.s d20, d1, d13 │ │ │ │ + mvnlt pc, r9, asr #16 │ │ │ │ blvs 0x512438 │ │ │ │ vstmdble r2!, {d2-d1} │ │ │ │ bl 0x11a734 │ │ │ │ movwcs r0, #3139 @ 0xc43 │ │ │ │ and r4, r3, sl, lsl #12 │ │ │ │ andcc r3, ip, #201326592 @ 0xc000000 │ │ │ │ andsle r4, r8, r3, ror #10 │ │ │ │ @@ -48799,32 +48799,32 @@ │ │ │ │ eorcs pc, r3, r0, asr r8 @ │ │ │ │ addsmi r3, r6, #201326592 @ 0xc000000 │ │ │ │ strdlt sp, [r5, r7] │ │ │ │ cmnlt r3, fp, lsr #18 │ │ │ │ movweq pc, #33344 @ 0x8240 @ │ │ │ │ orrseq pc, r2, #192, 4 │ │ │ │ cmplt r4, ip, lsl r8 │ │ │ │ - @ instruction: 0xff6cf270 │ │ │ │ + @ instruction: 0xffecf270 │ │ │ │ addsmi r6, r8, #2818048 @ 0x2b0000 │ │ │ │ @ instruction: 0xf8d4d004 │ │ │ │ stccs 2, cr4, [r0], {120} @ 0x78 │ │ │ │ strcs sp, [r0], #-502 @ 0xfffffe0a │ │ │ │ tstcs r0, r0, lsr #12 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ vmla.f32 , q0, q8 │ │ │ │ vsubw.s8 q8, q0, d8 │ │ │ │ ldmdavs ip, {r1, r4, r7, r8, r9} │ │ │ │ ldrb fp, [r0, r4, lsr #18]! │ │ │ │ rsbsmi pc, r8, #212, 16 @ 0xd40000 │ │ │ │ rscle r2, ip, r0, lsl #24 │ │ │ │ @ instruction: 0xf0d64620 │ │ │ │ - addmi pc, r5, #55552 @ 0xd900 │ │ │ │ + addmi pc, r5, #5696 @ 0x1640 │ │ │ │ vorn , q8, q11 │ │ │ │ - movtlt pc, #3915 @ 0xf4b @ │ │ │ │ + movtlt pc, #4043 @ 0xfcb @ │ │ │ │ blvs 0x79293c │ │ │ │ stcle 13, cr2, [r0, #-0] │ │ │ │ ldrdgt pc, [ip], -r3 @ │ │ │ │ strbeq lr, [r5, #-2821] @ 0xfffff4fb │ │ │ │ strbtmi r2, [r2], -r0, lsl #6 │ │ │ │ andcc lr, ip, #2 │ │ │ │ andsle r4, r6, fp, lsr #5 │ │ │ │ @@ -48859,137 +48859,137 @@ │ │ │ │ ldc2l 0, cr15, [r8], {2} │ │ │ │ andlt fp, r2, r8, ror r1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmla.f32 d27, d14, d0 │ │ │ │ - vmov.i32 q9, #8 @ 0x00000008 │ │ │ │ + vmla.i d19, d0, d0[6] │ │ │ │ @ instruction: 0xf7fe002e │ │ │ │ ldmib sp, {r0, r2, r5, r6, r7, r8, r9, sl, fp, ip, sp, pc}^ │ │ │ │ @ instruction: 0xf7ff0100 │ │ │ │ @ instruction: 0x4603ff51 │ │ │ │ stmdavs r2!, {r3, r4, r7, r8, ip, sp, pc} │ │ │ │ bcs 0x191ddec │ │ │ │ bcs 0x1a33e20 │ │ │ │ @ instruction: 0xf645d10d │ │ │ │ vsubl.s8 q9, d16, d16 │ │ │ │ vqsub.s8 d16, d30, d6 │ │ │ │ - vmov.i32 q9, #8 @ 0x00000008 │ │ │ │ + vmla.i d19, d0, d0[6] │ │ │ │ addsvs r0, r3, lr, lsr #32 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fe4010 │ │ │ │ vmax.f32 , q15, │ │ │ │ - vaddl.s8 q9, d16, d12 │ │ │ │ + vshr.s64 d19, d12, #64 │ │ │ │ andlt r0, r2, lr, lsr #32 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ svclt 0x00c2f7fe │ │ │ │ - addcs pc, ip, lr, asr #4 │ │ │ │ + addscc pc, ip, lr, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ svclt 0x00bcf7fe │ │ │ │ adccs pc, r0, #72351744 @ 0x4500000 │ │ │ │ addseq pc, r6, #192, 4 │ │ │ │ - subscs pc, r8, lr, asr #4 │ │ │ │ + rsbcc pc, r8, lr, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ubfx r6, r3, #0, #2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb97000 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdavs r3, {r3, r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ stmdavs r3, {r0, r1, r7, r8, ip, sp, pc} │ │ │ │ bcs 0x119e78 │ │ │ │ ldmib r3, {r2, r3, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf7ff0101 │ │ │ │ teqplt r8, r1, lsl pc @ p-variant is OBSOLETE │ │ │ │ - subscs pc, r8, lr, asr #4 │ │ │ │ + rsbcc pc, r8, lr, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0x4008e8bd │ │ │ │ svclt 0x0098f7fe │ │ │ │ - addcs pc, ip, lr, asr #4 │ │ │ │ + addscc pc, ip, lr, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0x4008e8bd │ │ │ │ svclt 0x0090f7fe │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb97044 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [r5], -r0, ror #31 │ │ │ │ andcs fp, r0, r5, lsl #1 │ │ │ │ - stc2l 2, cr15, [r0, #32]! │ │ │ │ + cdp2 2, 6, cr15, cr0, cr8, {0} │ │ │ │ stmdavs fp!, {r2, r9, sl, lr}^ │ │ │ │ suble r2, r0, r0, lsl #22 │ │ │ │ ldmdavs sl, {r0, r1, r3, r5, fp, sp, lr} │ │ │ │ eorsle r2, ip, r3, lsl #20 │ │ │ │ ldrdeq lr, [r1, -r3] │ │ │ │ mcr2 7, 7, pc, cr8, cr15, {7} @ │ │ │ │ stmdacs r0, {r0, r2, r9, sl, lr} │ │ │ │ @ instruction: 0xf134d03b │ │ │ │ - bmi 0x107f63c │ │ │ │ + bmi 0x107f83c │ │ │ │ mlacc r8, r2, r8, pc @ │ │ │ │ cmple r0, r0, lsl #22 │ │ │ │ sbceq pc, ip, #13959168 @ 0xd50000 │ │ │ │ - msrmi (UNDEF: 96), lr │ │ │ │ + cmnppl r0, lr, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - cmppmi r8, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ + msrpl SPSR_f, #-536870908 @ 0xe0000004 │ │ │ │ msreq CPSR_fsx, #192, 4 │ │ │ │ sbccs pc, r0, #13959168 @ 0xd50000 │ │ │ │ svclt 0x00082800 │ │ │ │ vmax.s8 d20, d14, d11 │ │ │ │ - vbic.i32 q10, #4 @ 0x00000004 │ │ │ │ + vaddw.s8 , q8, d4 │ │ │ │ strtmi r0, [r0], -lr, lsr #2 │ │ │ │ - ldc2 2, cr15, [sl, #-36] @ 0xffffffdc │ │ │ │ + ldc2 2, cr15, [sl, #36] @ 0x24 │ │ │ │ msrvc CPSR_f, #82837504 @ 0x4f00000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ ldmdavs fp, {r0, r5, fp, sp, lr} │ │ │ │ cmple r6, r0, lsl #22 │ │ │ │ stmdavs r2!, {r1, r2, r3, r5, r8, r9, fp, lr}^ │ │ │ │ blvs 0x1651738 │ │ │ │ ldc2l 7, cr15, [r0, #-1016]! @ 0xfffffc08 │ │ │ │ ldmdavs r8, {r0, r1, r3, r5, r6, r8, r9, fp, sp, lr} │ │ │ │ @ instruction: 0xff46f7fe │ │ │ │ strtmi r2, [r0], -r1, lsl #2 │ │ │ │ pop {r0, r2, ip, sp, pc} │ │ │ │ vqadd.s8 d4, d8, d16 │ │ │ │ - vpadd.i8 , q7, │ │ │ │ - vaddl.s8 q9, d16, d12 │ │ │ │ + vpadd.i8 , q15, │ │ │ │ + vshr.s64 d19, d12, #64 │ │ │ │ @ instruction: 0xf7fe002e │ │ │ │ stccs 15, cr15, [r0], {57} @ 0x39 │ │ │ │ strdlt sp, [r5], -r0 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ blvs 0x52f3c4 │ │ │ │ @ instruction: 0xddbb2b01 │ │ │ │ @ instruction: 0xf1044628 │ │ │ │ - @ instruction: 0xf104fa8d │ │ │ │ - mulls r3, r3, sl │ │ │ │ + @ instruction: 0xf104fb0d │ │ │ │ + andls pc, r3, r3, lsl fp @ │ │ │ │ @ instruction: 0xf1064628 │ │ │ │ - @ instruction: 0xf8d5fbfb │ │ │ │ + @ instruction: 0xf8d5fc7b │ │ │ │ strmi r5, [r3], -ip, asr #5 │ │ │ │ - msrmi (UNDEF: 96), lr │ │ │ │ + cmnppl r0, lr, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - subsmi pc, r8, lr, asr #4 │ │ │ │ + rsbpl pc, r8, lr, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ vstrcs s18, [r0, #-12] │ │ │ │ @ instruction: 0x4601bf18 │ │ │ │ tstls r0, r0, lsr #12 │ │ │ │ - msrmi (UNDEF: 104), lr │ │ │ │ + cmnppl r8, lr, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - stc2l 2, cr15, [ip], {9} │ │ │ │ + stc2l 2, cr15, [ip, #-36] @ 0xffffffdc │ │ │ │ @ instruction: 0xf64fe7b0 │ │ │ │ vsubw.s8 q9, q8, d28 │ │ │ │ ldmdahi fp, {r1, r2, r4, r7, r8, r9, sp} │ │ │ │ adcsle r2, r1, r0, lsl #22 │ │ │ │ @ instruction: 0x63a8f64f │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ ldreq r6, [fp], #-2075 @ 0xfffff7e5 │ │ │ │ vrshl.s8 d29, d26, d30 │ │ │ │ - vaddl.s8 q10, d16, d0 │ │ │ │ - @ instruction: 0xf129002e │ │ │ │ - stmdavs r1!, {r0, r2, r5, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + vshr.s64 d21, d0, #64 │ │ │ │ + @ instruction: 0xf12a002e │ │ │ │ + stmdavs r1!, {r0, r2, r5, r6, fp, ip, sp, lr, pc} │ │ │ │ svclt 0x0000e7a2 │ │ │ │ addseq r6, r6, r0, lsr #21 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ umulllt r4, r9, r7, fp │ │ │ │ @@ -49007,15 +49007,15 @@ │ │ │ │ stmdavs r2, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ vcgt.s8 d19, d0, d5 │ │ │ │ vqdmlal.s q8, d0, d8 │ │ │ │ ldmdavs r2, {r1, r4, r7, r8, fp} │ │ │ │ movwcs lr, #14797 @ 0x39cd │ │ │ │ stc2 0, cr15, [r8], #8 │ │ │ │ - blx 0xfe0fc7d8 │ │ │ │ + blx 0xfc7da │ │ │ │ @ instruction: 0xf8d94604 │ │ │ │ mrscs r3, (UNDEF: 1) │ │ │ │ @ instruction: 0xf8d3b133 │ │ │ │ strtpl r2, [r1], #704 @ 0x2c0 │ │ │ │ rsbscc pc, r8, #13828096 @ 0xd30000 │ │ │ │ mvnsle r2, r0, lsl #22 │ │ │ │ ldmdavc pc, {r0, r1, r8, r9, fp, ip, pc} @ │ │ │ │ @@ -49060,33 +49060,33 @@ │ │ │ │ movcs pc, #72351744 @ 0x4500000 │ │ │ │ orrseq pc, r6, #192, 4 │ │ │ │ andhi pc, r4, r3, asr #17 │ │ │ │ @ instruction: 0x46204b54 │ │ │ │ subsvs r9, sl, #4096 @ 0x1000 │ │ │ │ blx 0xff87c0b2 │ │ │ │ @ instruction: 0xf1ff4620 │ │ │ │ - ldrb pc, [r5, -r1, ror #20]! @ │ │ │ │ + ldrb pc, [r5, -r1, ror #21]! @ │ │ │ │ stc2 7, cr15, [r8, #1020] @ 0x3fc │ │ │ │ rscle r2, r5, r0, lsl #16 │ │ │ │ sbccc pc, r0, #208, 16 @ 0xd00000 │ │ │ │ bcs 0x97448 │ │ │ │ strbtpl fp, [r5], #3842 @ 0xf02 │ │ │ │ strmi r3, [r0], r1, lsl #12 │ │ │ │ blx 0x27e0c6 │ │ │ │ mvnsle r2, r0, lsl #16 │ │ │ │ vaba.s8 q15, q10, q4 │ │ │ │ - strmi pc, [r3], -fp, ror #27 │ │ │ │ + strmi pc, [r3], -fp, ror #28 │ │ │ │ @ instruction: 0x46582210 │ │ │ │ ldmdavs fp, {r0, r1, r8, fp, sp, pc} │ │ │ │ eorpl pc, r5, r3, asr r8 @ │ │ │ │ @ instruction: 0xf11fab04 │ │ │ │ - strmi pc, [r3], -r5, asr #18 │ │ │ │ + strmi pc, [r3], -r5, asr #19 │ │ │ │ cmnle sl, r0, lsl #16 │ │ │ │ rsclt r9, sp, #4, 16 @ 0x40000 │ │ │ │ - blx 0xfe97c450 │ │ │ │ + blx 0x97c452 │ │ │ │ ldrdlt pc, [ip], -sp │ │ │ │ ldr r9, [r3, r1] │ │ │ │ @ instruction: 0xc014f8dd │ │ │ │ @ instruction: 0xf1bc4b3a │ │ │ │ suble r0, r8, r0, lsl #30 │ │ │ │ stmdacs r0, {r3, r4, r8, r9, fp, sp, lr} │ │ │ │ bvs 0xff6b76b8 │ │ │ │ @@ -49100,50 +49100,50 @@ │ │ │ │ mulcc r4, fp, r8 │ │ │ │ @ instruction: 0xf8d9b1fb │ │ │ │ blcs 0x4c13c │ │ │ │ ldrmi sp, [sl], r2, lsr #1 │ │ │ │ @ instruction: 0xf8dae004 │ │ │ │ @ instruction: 0xf1baa278 │ │ │ │ addsle r0, fp, r0, lsl #30 │ │ │ │ - ldc2 2, cr15, [r2, #-448] @ 0xfffffe40 │ │ │ │ + ldc2 2, cr15, [r2, #448] @ 0x1c0 │ │ │ │ ldrdcc pc, [r0], -fp │ │ │ │ @ instruction: 0xd1f44298 │ │ │ │ sbccc pc, r0, #14286848 @ 0xda0000 │ │ │ │ stclpl 6, cr4, [r2], #320 @ 0x140 │ │ │ │ svclt 0x00022a01 │ │ │ │ ldrbmi r5, [r0], r5, ror #9 │ │ │ │ @ instruction: 0xf7fe3601 │ │ │ │ pkhtbmi pc, r2, r9, asr #18 @ │ │ │ │ mvnsle r2, r0, lsl #16 │ │ │ │ strtmi lr, [r0], -r6, lsl #15 │ │ │ │ - @ instruction: 0xf9faf1ff │ │ │ │ + blx 0x1efc978 │ │ │ │ ldmdavs sl, {r0, r1, r3, r4, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r7, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ vmax.f32 d27, d14, d4 │ │ │ │ - vaddl.s8 q9, d16, d12 │ │ │ │ + vshr.s64 d19, d12, #64 │ │ │ │ tstle r6, lr, lsr #32 │ │ │ │ pop {r0, r3, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fe4ff0 │ │ │ │ @ instruction: 0xf8d3bddf │ │ │ │ strb fp, [r5, ip, lsr #32] │ │ │ │ @ instruction: 0xf1ff4620 │ │ │ │ - blmi 0x47e938 │ │ │ │ + blmi 0x47eb38 │ │ │ │ blls 0x21a218 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ svclt 0x00040300 │ │ │ │ - addeq pc, r8, pc, asr #4 │ │ │ │ + addsne pc, r8, pc, asr #4 │ │ │ │ eorseq pc, r0, r0, asr #5 │ │ │ │ vhadd.s , , q12 │ │ │ │ - @ instruction: 0xf113fd05 │ │ │ │ + @ instruction: 0xf113fd85 │ │ │ │ svclt 0x00180f16 │ │ │ │ svceq 0x0022f113 │ │ │ │ svclt 0x000c4620 │ │ │ │ strcs r2, [r0], #-1025 @ 0xfffffbff │ │ │ │ - @ instruction: 0xf9caf1ff │ │ │ │ + blx 0x12fc9d8 │ │ │ │ rscle r2, r4, r0, lsl #24 │ │ │ │ strls lr, [r1, -ip, asr #15] │ │ │ │ movwcs lr, #1882 @ 0x75a │ │ │ │ @ instruction: 0xdeff791b │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ addseq r6, r6, r0, lsr #21 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -49160,30 +49160,30 @@ │ │ │ │ teqle pc, r0, lsl #26 │ │ │ │ vpmax.s8 q11, q8, q11 │ │ │ │ vsubw.s8 q8, q0, d8 │ │ │ │ ldmdavs ip, {r1, r4, r7, r8, r9} │ │ │ │ ands fp, r0, ip, lsl r9 │ │ │ │ rsbsmi pc, r8, #212, 16 @ 0xd40000 │ │ │ │ vrhadd.s , q0, q14 │ │ │ │ - ldmdavs r3!, {r0, r1, r3, r4, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ + ldmdavs r3!, {r0, r1, r3, r4, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xd1f74298 │ │ │ │ @ instruction: 0xf0024620 │ │ │ │ strtmi pc, [r0], -pc, ror #23 │ │ │ │ @ instruction: 0xf8e8f7fe │ │ │ │ stmdacs r0, {r2, r9, sl, lr} │ │ │ │ movwcs sp, #502 @ 0x1f6 │ │ │ │ vorn d23, d0, d19 │ │ │ │ - adcmi pc, r8, #35584 @ 0x8b00 │ │ │ │ + adcmi pc, r8, #704 @ 0x2c0 │ │ │ │ @ instruction: 0xf645d041 │ │ │ │ vaddhn.i16 d18, q8, q8 │ │ │ │ vqshl.s64 d16, d6, d16 │ │ │ │ - adcmi pc, r8, #33536 @ 0x8300 │ │ │ │ + adcmi pc, r8, #3, 26 @ 0xc0 │ │ │ │ stmdavs r3!, {r0, r2, r4, r5, ip, lr, pc}^ │ │ │ │ eorsle r2, lr, r0, lsl #22 │ │ │ │ - subscs pc, r8, lr, asr #4 │ │ │ │ + rsbcc pc, r8, lr, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ stcllt 7, cr15, [sl, #-1016]! @ 0xfffffc08 │ │ │ │ strcs r2, [r1, #-1] │ │ │ │ blx 0x1f7c298 │ │ │ │ andcs fp, r0, r0, asr #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @@ -49197,15 +49197,15 @@ │ │ │ │ andcc lr, ip, #2 │ │ │ │ mulle r6, r8, r2 │ │ │ │ eorne pc, r3, r4, asr r8 @ │ │ │ │ addmi r3, sp, #201326592 @ 0xc000000 │ │ │ │ @ instruction: 0x4616d1f7 │ │ │ │ strcs lr, [r0], -sp, lsr #15 │ │ │ │ vabd.s8 d30, d30, d27 │ │ │ │ - vaddl.s8 q9, d16, d12 │ │ │ │ + vshr.s64 d19, d12, #64 │ │ │ │ pop {r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf7fe4070 │ │ │ │ @ instruction: 0xf7ffbd3f │ │ │ │ adcvs pc, r0, r1, ror ip @ │ │ │ │ @ instruction: 0xf645e7c5 │ │ │ │ vaddhn.i16 d18, q8, q8 │ │ │ │ @ instruction: 0xf7ff0496 │ │ │ │ @@ -49215,24 +49215,24 @@ │ │ │ │ ldr pc, [fp, sp, lsl #21]! │ │ │ │ addseq r6, r6, r0, lsr #21 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb9750c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r5, r0, ror #31 │ │ │ │ strmi r4, [sp], -r4, lsl #12 │ │ │ │ - adcsmi pc, r0, lr, asr #4 │ │ │ │ + sbcpl pc, r0, lr, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ movwls r4, #13841 @ 0x3611 │ │ │ │ @ instruction: 0xf1fe9202 │ │ │ │ - eorvs pc, r5, r1, lsr #29 │ │ │ │ + eorvs pc, r5, r1, lsr #30 │ │ │ │ @ instruction: 0xf1eb9001 │ │ │ │ - stmdbls r1, {r0, r2, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbls r1, {r0, r2, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf1ec6060 │ │ │ │ - @ instruction: 0xf1ebf97f │ │ │ │ - blls 0x27f73c │ │ │ │ + @ instruction: 0xf1ebf9ff │ │ │ │ + blls 0x27f93c │ │ │ │ movweq lr, #10692 @ 0x29c4 │ │ │ │ blls 0x126b50 │ │ │ │ adcvs r6, sl, fp, lsr #32 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @@ -49245,15 +49245,15 @@ │ │ │ │ stmdavs r4, {r0, r2, r8, fp, sp, pc}^ │ │ │ │ movwls r6, #6171 @ 0x181b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ blcc 0x17e4c8 │ │ │ │ ldrmi r9, [r8], -r0, lsl #2 │ │ │ │ stc2 1, cr15, [ip], {254} @ 0xfe │ │ │ │ strtmi r4, [r0], -r1, lsl #12 │ │ │ │ - @ instruction: 0xf952f1ec │ │ │ │ + @ instruction: 0xf9d2f1ec │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r1, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r3, sl, lsl #2 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @@ -49272,100 +49272,100 @@ │ │ │ │ stmdavs r1, {r0, r2, r3, r4, r8, fp, ip, lr, pc} │ │ │ │ eorpl pc, r3, r1, asr #16 │ │ │ │ bl 0x11a770 │ │ │ │ mvnslt r0, r1, lsl #24 │ │ │ │ ldrtmi r9, [fp], -r2, lsl #4 │ │ │ │ strtmi r4, [r0], -sl, lsr #12 │ │ │ │ vmax.s8 d25, d14, d1 │ │ │ │ - vaddw.s8 , q0, d4 │ │ │ │ + vorr.i32 d22, #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf8cd012e │ │ │ │ @ instruction: 0xf7ffc000 │ │ │ │ andlt pc, r7, fp, lsr #31 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ mrrcne 13, 15, fp, r9, cr0 │ │ │ │ movwls r9, #16901 @ 0x4205 │ │ │ │ - @ instruction: 0xf80af1ec │ │ │ │ + @ instruction: 0xf88af1ec │ │ │ │ ldmib sp, {r5, r7, fp, sp, lr}^ │ │ │ │ ldrb r3, [r8, r4, lsl #4] │ │ │ │ @ instruction: 0x462a463b │ │ │ │ strls r4, [sp], -r0, lsr #12 │ │ │ │ - cmpppl r4, lr, asr #4 @ p-variant is OBSOLETE │ │ │ │ + cmppvs r4, lr, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ eorsgt pc, r0, sp, asr #17 │ │ │ │ pop {r0, r1, r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf7ff40f0 │ │ │ │ svclt 0x0000bf89 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfeb97658 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46050ff0 │ │ │ │ - cmnppl r8, lr, asr #4 @ p-variant is OBSOLETE │ │ │ │ + orrvs pc, r8, lr, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xf1ec6840 │ │ │ │ - smlattcs r0, r5, r8, pc @ │ │ │ │ + tstpcs r0, r5, ror #18 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf1ec6868 │ │ │ │ - stmdavs fp!, {r0, r5, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ + stmdavs fp!, {r0, r5, r6, r8, fp, ip, sp, lr, pc}^ │ │ │ │ andcs r6, r0, ip, lsr #16 │ │ │ │ vtst.8 d6, d7, d9 │ │ │ │ - rsbvs pc, r0, r3, ror #18 │ │ │ │ + rsbvs pc, r0, r3, ror #19 │ │ │ │ stmdavs r3, {r3, r5, r6, fp, sp, lr}^ │ │ │ │ andle r2, fp, r2, lsl #22 │ │ │ │ stmdavs r3, {sl, sp} │ │ │ │ eoreq pc, r4, r3, asr r8 @ │ │ │ │ @ instruction: 0xf1ff3401 │ │ │ │ - stmdavs r8!, {r0, r1, r3, r5, r6, fp, ip, sp, lr, pc}^ │ │ │ │ + stmdavs r8!, {r0, r1, r3, r5, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ blcc 0xda5ac │ │ │ │ ldmle r4!, {r0, r1, r5, r7, r9, lr}^ │ │ │ │ @ instruction: 0xf1eb2101 │ │ │ │ - stmiavs sl!, {r0, r1, r2, r4, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmiavs sl!, {r0, r1, r2, r4, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ tstcs r0, fp, lsr #16 │ │ │ │ tstvs sl, r2, asr r8 │ │ │ │ stmiavs r8!, {r2, r3, r5, fp, sp, lr} │ │ │ │ - cdp2 1, 12, cr15, cr14, cr11, {7} │ │ │ │ + @ instruction: 0xff4ef1eb │ │ │ │ andcs r6, r0, r0, ror #1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb976d8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6470fe8 │ │ │ │ - vmvn.i32 q8, #0 @ 0x00000000 │ │ │ │ + vaddhn.i16 d17, q8, q0 │ │ │ │ @ instruction: 0x46050435 │ │ │ │ stmdavs r0!, {r0, r1, r7, ip, sp, pc} │ │ │ │ ands fp, r1, r8, lsl r9 │ │ │ │ svceq 0x0014f854 │ │ │ │ @ instruction: 0x4629b170 │ │ │ │ - blx 0xf7ce9c │ │ │ │ + blx 0xfef7ce9c │ │ │ │ mvnsle r2, r0, lsl #16 │ │ │ │ andlt r4, r3, r0, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0x11b8f24e │ │ │ │ + biccs pc, r8, lr, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ vqdmulh.s d20, d0, d2 │ │ │ │ andls r1, r0, sp, ror #5 │ │ │ │ - blx 0xffcd5c │ │ │ │ - eorseq r0, r4, ip, ror #13 │ │ │ │ + blx 0xfeffcd5c │ │ │ │ + ldrshteq r0, [r4], -ip │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ blmi 0x911f40 │ │ │ │ addlt r2, r4, r1, lsl #2 │ │ │ │ strmi r2, [r8], -ip, lsl #4 │ │ │ │ movwls r6, #14363 @ 0x381b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - @ instruction: 0xff92f1ea │ │ │ │ + @ instruction: 0xf812f1eb │ │ │ │ rsbcs pc, ip, #216, 16 @ 0xd80000 │ │ │ │ @ instruction: 0xb3224606 │ │ │ │ tstlt r3, #5439488 @ 0x530000 │ │ │ │ ldmdavs r5, {r8, r9, sl, sp} │ │ │ │ strne lr, [r7, #-2821] @ 0xfffff4fb │ │ │ │ ldmdbvs r9, {r0, r1, r3, r5, r6, r7, fp, sp, lr} │ │ │ │ @ instruction: 0xdd162900 │ │ │ │ @@ -49373,29 +49373,29 @@ │ │ │ │ andcs ip, r1, #2, 28 │ │ │ │ strbtmi r6, [r9], -fp, lsr #16 │ │ │ │ @ instruction: 0xf85e4630 │ │ │ │ strtmi lr, [r3], #-36 @ 0xffffffdc │ │ │ │ andgt pc, r8, sp, asr #17 │ │ │ │ stmib sp, {r0, sl, ip, sp}^ │ │ │ │ @ instruction: 0xf1eb3e00 │ │ │ │ - stmiavs fp!, {r0, r2, r3, r4, r7, fp, ip, sp, lr, pc}^ │ │ │ │ + stmiavs fp!, {r0, r2, r3, r4, r8, fp, ip, sp, lr, pc}^ │ │ │ │ adcmi r6, r2, #425984 @ 0x68000 │ │ │ │ @ instruction: 0xf8d8dceb │ │ │ │ ldmdavs r3, {r2, r3, r5, r6, r9, sp}^ │ │ │ │ adcsmi r3, fp, #262144 @ 0x40000 │ │ │ │ blmi 0x2b691c │ │ │ │ blls 0x11a614 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 56) │ │ │ │ andlt r4, r4, r0, lsr r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ vorn q12, , q8 │ │ │ │ - svclt 0x0000fb03 │ │ │ │ + svclt 0x0000fb83 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ mcrvs 5, 0, fp, cr3, cr0, {7} │ │ │ │ ldrsbtvs pc, [r4], r3 @ │ │ │ │ ldcle 2, cr4, [lr], {150} @ 0x96 │ │ │ │ rsbcc pc, ip, #208, 16 @ 0xd00000 │ │ │ │ ldmdavs r8, {r0, r2, r9, sl, lr}^ │ │ │ │ ldmdavs fp, {r4, r7, r8, ip, sp, pc} │ │ │ │ @@ -49422,17 +49422,17 @@ │ │ │ │ bl 0xfeb9783c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6450fe0 │ │ │ │ vabdl.s8 q9, d16, d16 │ │ │ │ @ instruction: 0xf5070796 │ │ │ │ addlt r5, r3, r0, lsl #13 │ │ │ │ @ instruction: 0xf13468b8 │ │ │ │ - tstpcs r0, r1, lsl #20 @ p-variant is OBSOLETE │ │ │ │ + smlabbcs r0, r1, sl, pc @ │ │ │ │ @ instruction: 0xf1ec6bb0 │ │ │ │ - ldmvs r8!, {r0, r1, r3, r4, r5, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ + ldmvs r8!, {r0, r1, r3, r4, r5, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf8d06bb1 │ │ │ │ blcs 0x4d038 │ │ │ │ strcs sp, [r0, #-3355] @ 0xfffff2e5 │ │ │ │ strtmi r4, [r2], -ip, lsr #12 │ │ │ │ @ instruction: 0xffaef7ff │ │ │ │ strmi r6, [r5], #-2993 @ 0xfffff44f │ │ │ │ adcmi r6, fp, #4915200 @ 0x4b0000 │ │ │ │ @@ -49443,49 +49443,49 @@ │ │ │ │ stmdavs r9, {r4, r5, r6, r8, r9, fp, sp, lr} │ │ │ │ @ instruction: 0xf98af7fe │ │ │ │ ldmdavs r8, {r0, r1, r4, r5, r6, r8, r9, fp, sp, lr} │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fe40f0 │ │ │ │ andcs fp, r0, #95232 @ 0x17400 │ │ │ │ vaba.s8 q15, q15, q9 │ │ │ │ - vsubl.s8 , d16, d4 │ │ │ │ + vrshr.s64 d22, d4, #64 │ │ │ │ vhsub.s8 d16, d14, d30 │ │ │ │ - vsra.s64 d17, d24, #64 │ │ │ │ + vmla.f d18, d16, d0[2] │ │ │ │ andls r0, r0, #-2147483637 @ 0x8000000b │ │ │ │ blmi 0xc86bc │ │ │ │ subpl pc, r3, #64, 4 │ │ │ │ - @ instruction: 0xf970f20d │ │ │ │ - eorseq r0, r4, r4, lsl #14 │ │ │ │ + @ instruction: 0xf9f0f20d │ │ │ │ + eorseq r0, r4, r4, lsl r8 │ │ │ │ orrlt r6, r3, #4390912 @ 0x430000 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb978d4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6450ff0 │ │ │ │ vsubw.s8 q9, q8, d16 │ │ │ │ stmdavs r2, {r1, r2, r4, r7, r8, r9} │ │ │ │ strpl pc, [r0], #1283 @ 0x503 │ │ │ │ ldmvs r8, {r1, r7, ip, sp, pc} │ │ │ │ blvs 0xfe89a738 │ │ │ │ @ instruction: 0xff6ef7ff │ │ │ │ orrlt r4, r8, r2, lsl #12 │ │ │ │ blvs 0xfe851f40 │ │ │ │ @ instruction: 0xf1ec9201 │ │ │ │ - ldmib r4, {r0, r3, r5, r6, r9, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmib r4, {r0, r3, r5, r6, r7, r9, fp, ip, sp, lr, pc}^ │ │ │ │ bls 0x8133c │ │ │ │ @ instruction: 0xf7fe6819 │ │ │ │ blvs 0x193ec44 │ │ │ │ andlt r6, r2, r8, lsl r8 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ bllt 0x87e714 │ │ │ │ - addscs pc, r0, lr, asr #4 │ │ │ │ + adccc pc, r0, lr, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fe4010 │ │ │ │ vpadd.i8 d27, d14, d7 │ │ │ │ - vshr.s64 d18, d0, #64 │ │ │ │ + vaddl.s8 , d16, d16 │ │ │ │ @ instruction: 0xf7fe002e │ │ │ │ svclt 0x0000bb11 │ │ │ │ mcrvs 5, 0, fp, cr3, cr0, {7} │ │ │ │ ldrsbtvs pc, [r4], r3 @ │ │ │ │ ldcle 2, cr4, [lr], {150} @ 0x96 │ │ │ │ rsbcc pc, ip, #208, 16 @ 0xd00000 │ │ │ │ ldmdavs r8, {r0, r2, r9, sl, lr}^ │ │ │ │ @@ -49517,18 +49517,18 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r8] │ │ │ │ strcs pc, [r0, r5, asr #12]! │ │ │ │ ldreq pc, [r6, r0, asr #5] │ │ │ │ @ instruction: 0xf5074604 │ │ │ │ ldmvs r8!, {r7, r9, sl, ip, lr} │ │ │ │ - @ instruction: 0xf942f134 │ │ │ │ + @ instruction: 0xf9c2f134 │ │ │ │ ldmdavs ip, {r0, r1, r5, fp, sp, lr} │ │ │ │ vmax.s32 d20, d8, d16 │ │ │ │ - stmdaeq r5, {r0, r1, r4, r7, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + stmdaeq r5, {r0, r1, r4, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ blvs 0xfec52068 │ │ │ │ @ instruction: 0xf7fe462a │ │ │ │ ldmvs r8!, {r0, r1, r2, r3, r4, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ rsbscc pc, r4, #208, 16 @ 0xd00000 │ │ │ │ svclt 0x00182d00 │ │ │ │ vldrle d2, [r7, #-0] │ │ │ │ strcs r6, [r0], #-2995 @ 0xfffff44d │ │ │ │ @@ -49539,41 +49539,41 @@ │ │ │ │ streq pc, [r1], #-260 @ 0xfffffefc │ │ │ │ movwcs fp, #7956 @ 0x1f14 │ │ │ │ @ instruction: 0xf8d02300 │ │ │ │ addsmi r2, r4, #116, 4 @ 0x40000007 │ │ │ │ movwcs fp, #4012 @ 0xfac │ │ │ │ movweq pc, #4099 @ 0x1003 @ │ │ │ │ mvnle r2, r0, lsl #22 │ │ │ │ - subscs pc, r8, lr, asr #4 │ │ │ │ + rsbcc pc, r8, lr, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ blt 0xfe4fe830 │ │ │ │ blcs 0xda948 │ │ │ │ vhadd.s8 d29, d14, d5 │ │ │ │ - vaddl.s8 q9, d16, d12 │ │ │ │ + vshr.s64 d19, d12, #64 │ │ │ │ @ instruction: 0xf7fe002e │ │ │ │ ldrlt fp, [r0, #-2697]! @ 0xfffff577 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ addlt r6, r3, r2, lsl #16 │ │ │ │ strtcs pc, [r0], #1605 @ 0x645 │ │ │ │ ldreq pc, [r6], #704 @ 0x2c0 │ │ │ │ strpl pc, [r0, #1284] @ 0x504 │ │ │ │ andls r6, r1, r1, lsl r9 │ │ │ │ tstls r0, r8, lsl #12 │ │ │ │ - mcrr2 2, 6, pc, r8, cr8 @ │ │ │ │ + stc2l 2, cr15, [r8], {104} @ 0x68 │ │ │ │ stmdaeq r2, {r8, fp, ip, pc}^ │ │ │ │ @ instruction: 0xf7fe6ba8 │ │ │ │ blls 0xbecd4 │ │ │ │ ldmdavs sl, {r5, r7, fp, sp, lr} │ │ │ │ ldmdavs r2, {r0, r1, r3, r5, r7, r8, r9, fp, sp, lr} │ │ │ │ @ instruction: 0xf7ff6819 │ │ │ │ vrecps.f32 , q7, │ │ │ │ - vmov.i32 q9, #8 @ 0x00000008 │ │ │ │ + vmla.i d19, d0, d0[6] │ │ │ │ andlt r0, r3, lr, lsr #32 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ blt 0x17fe898 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ @@ -49582,53 +49582,53 @@ │ │ │ │ movwls r6, #30747 @ 0x781b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0x3094f8d7 │ │ │ │ suble r2, r0, r0, lsl #22 │ │ │ │ @ instruction: 0x46054798 │ │ │ │ andscs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf1ea4608 │ │ │ │ - pkhtbmi pc, r0, r1, asr #27 @ │ │ │ │ + pkhtbmi pc, r0, r1, asr #28 @ │ │ │ │ rsbeq pc, ip, #12976128 @ 0xc60000 │ │ │ │ @ instruction: 0xf647b1f5 │ │ │ │ - vmvn.i32 q8, #0 @ 0x00000000 │ │ │ │ + vaddhn.i16 d17, q8, q0 │ │ │ │ stmdavs r0!, {r0, r2, r4, r5, sl} │ │ │ │ eors fp, r1, r8, lsl r9 │ │ │ │ svceq 0x0014f854 │ │ │ │ @ instruction: 0x4629b370 │ │ │ │ - @ instruction: 0xf83ef268 │ │ │ │ + @ instruction: 0xf8bef268 │ │ │ │ mvnsle r2, r0, lsl #16 │ │ │ │ ldrdcc pc, [r0], r7 │ │ │ │ andls r2, r3, r1, lsl #4 │ │ │ │ movwls sl, #18691 @ 0x4903 │ │ │ │ @ instruction: 0xf8d74640 │ │ │ │ movwls r3, #20612 @ 0x5084 │ │ │ │ @ instruction: 0xf1ea9406 │ │ │ │ - stmdbvs r3!, {r0, r1, r3, r4, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbvs r3!, {r0, r1, r3, r4, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ orrscc lr, ip, #3244032 @ 0x318000 │ │ │ │ ldrsbtcc pc, [r4], r7 @ │ │ │ │ stmib r6, {r0, r1, r3, r8, ip, sp, pc}^ │ │ │ │ blmi 0x44d798 │ │ │ │ blls 0x21a994 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle r7, r0, lsl #6 │ │ │ │ andcs fp, r0, r8 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf8d781f0 │ │ │ │ ldr r5, [sp, ip, lsl #1]! │ │ │ │ - @ instruction: 0x11b8f24e │ │ │ │ + biccs pc, r8, lr, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ vqdmulh.s d20, d0, d4 │ │ │ │ andls r1, r0, sp, ror #5 │ │ │ │ - @ instruction: 0xf820f20d │ │ │ │ - @ instruction: 0xf934f279 │ │ │ │ + @ instruction: 0xf8a0f20d │ │ │ │ + @ instruction: 0xf9b4f279 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r0, r4, ip, ror #13 │ │ │ │ + ldrshteq r0, [r4], -ip │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb97b78 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r7], -r8, asr #31 │ │ │ │ addlt r4, r9, ip, lsr #20 │ │ │ │ ldmdavs r2, {r2, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9207 │ │ │ │ @@ -49651,41 +49651,41 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0] │ │ │ │ rsbspl pc, r0, #212, 16 @ 0xd40000 │ │ │ │ tstls r3, r0, lsl r6 │ │ │ │ stmdbge r2, {r0, r9, sp} │ │ │ │ movwls r9, #4869 @ 0x1305 │ │ │ │ strls r9, [r2, #-1796] @ 0xfffff8fc │ │ │ │ - cdp2 1, 7, cr15, cr0, cr10, {7} │ │ │ │ + cdp2 1, 15, cr15, cr0, cr10, {7} │ │ │ │ @ instruction: 0xf8d49b01 │ │ │ │ ldmdbvs r9, {r4, r5, r6, r9, sp} │ │ │ │ @ instruction: 0xf8c4440a │ │ │ │ mcrcs 2, 0, r2, cr0, cr0, {3} │ │ │ │ adcsmi sp, r5, #219 @ 0xdb │ │ │ │ @ instruction: 0xf8c4bf08 │ │ │ │ sbcsle r2, r6, r4, ror r2 │ │ │ │ ldmdavs r1, {r1, r3, r9, fp, lr} │ │ │ │ subsmi r9, r1, r7, lsl #20 │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ ldmdavs r9, {r0, r1, r3, r8, ip, lr, pc}^ │ │ │ │ @ instruction: 0x462b4632 │ │ │ │ - adcpl pc, r8, lr, asr #4 │ │ │ │ + adcsvs pc, r8, lr, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ pop {r0, r3, ip, sp, pc} │ │ │ │ @ instruction: 0xf12440f0 │ │ │ │ - @ instruction: 0xf279be9d │ │ │ │ - svclt 0x0000f8cf │ │ │ │ + vrsqrts.f16 d27, d9, d13 │ │ │ │ + svclt 0x0000f94f │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb97c40 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff8 │ │ │ │ @ instruction: 0xf8d02101 │ │ │ │ @ instruction: 0xf1ea026c │ │ │ │ - tstpcs r0, r1, lsl lr @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0x2100fe91 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ rsbne pc, ip, #196, 16 @ 0xc40000 │ │ │ │ orrscs lr, ip, #196, 18 @ 0x310000 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @@ -49693,54 +49693,54 @@ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb97c7c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 0x504a24 │ │ │ │ strmi fp, [ip], -r3, lsl #1 │ │ │ │ mlacc r8, r3, r8, pc @ │ │ │ │ mulls r1, r3, r1 │ │ │ │ - @ instruction: 0xf870f270 │ │ │ │ + @ instruction: 0xf8f0f270 │ │ │ │ stmdals r1, {r0, r2, r9, sl, lr} │ │ │ │ - ldc2l 0, cr15, [r6, #852]! @ 0x354 │ │ │ │ + mrc2 0, 3, pc, cr6, cr5, {6} │ │ │ │ strmi r4, [r3], -sl, lsr #12 │ │ │ │ - mvnpl pc, lr, asr #4 │ │ │ │ + mvnsvs pc, lr, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ andlt r4, r3, r0, lsr #12 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ - svclt 0x004af208 │ │ │ │ - stc2l 0, cr15, [r8, #852]! @ 0x354 │ │ │ │ - cmppne r8, r8, asr #4 @ p-variant is OBSOLETE │ │ │ │ + svclt 0x00caf208 │ │ │ │ + mcr2 0, 3, pc, cr8, cr5, {6} @ │ │ │ │ + cmppcs r8, r8, asr #4 @ p-variant is OBSOLETE │ │ │ │ teqpeq r2, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ strtmi r4, [r0], -r2, lsl #12 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ vqadd.s8 d4, d8, d16 │ │ │ │ - svclt 0x0000bf3d │ │ │ │ + svclt 0x0000bfbd │ │ │ │ addseq r6, r6, r0, lsr #21 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfeb97cdc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6450ff0 │ │ │ │ vaddhn.i16 d18, q8, q8 │ │ │ │ @ instruction: 0xf5040496 │ │ │ │ @ instruction: 0xf8955580 │ │ │ │ stmdblt r3!, {r2, r6, ip, sp} │ │ │ │ pop {r5, r6, fp, sp, lr} │ │ │ │ @ instruction: 0xf0014038 │ │ │ │ blvs 0x1a70954 │ │ │ │ vhsub.s8 d18, d14, d5 │ │ │ │ - vsra.s64 , q10, #64 │ │ │ │ + vaddw.s8 , q0, d4 │ │ │ │ vrhadd.s8 d0, d8, d30 │ │ │ │ - stmdavs r0!, {r0, r3, r5, r6, r7, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + stmdavs r0!, {r0, r3, r5, r6, r8, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf7ff6b69 │ │ │ │ blvs 0x1a809d4 │ │ │ │ stmdavs r3, {r5, r8, ip, sp, pc}^ │ │ │ │ mrrcne 8, 8, r6, sl, cr1 │ │ │ │ tstle r0, #-1610612728 @ 0xa0000008 │ │ │ │ @ instruction: 0xf04f223b │ │ │ │ vand , q12, │ │ │ │ - blvs 0x1b3ebbc │ │ │ │ + blvs 0x1b3edbc │ │ │ │ @ instruction: 0xf7fe6818 │ │ │ │ movwcs pc, #2323 @ 0x913 @ │ │ │ │ subcc pc, r4, r5, lsl #17 │ │ │ │ pop {r5, r6, fp, sp, lr} │ │ │ │ @ instruction: 0xf0014038 │ │ │ │ subvs fp, r2, r1, ror pc │ │ │ │ stmdavs r2, {r0, r1, r3, r4, r5, r8, sp} │ │ │ │ @@ -49748,17 +49748,17 @@ │ │ │ │ movwcs lr, #2512 @ 0x9d0 │ │ │ │ ubfx r5, r1, #9, #11 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb97d60 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ mrcmi 15, 1, r0, cr9, cr0, {7} │ │ │ │ vmax.s8 d20, d14, d4 │ │ │ │ - vaddw.s8 q9, q8, d12 │ │ │ │ + vsra.s64 d19, d12, #64 │ │ │ │ blvs 0x1c4102c │ │ │ │ - cdp2 2, 12, cr15, cr10, cr7, {0} │ │ │ │ + @ instruction: 0xff4af207 │ │ │ │ blcs 0x5ad08 │ │ │ │ stmdavs r3!, {r3, r4, r6, ip, lr, pc} │ │ │ │ stccs 8, cr6, [r0], {28} │ │ │ │ blvs 0xc74cf0 │ │ │ │ ldclle 8, cr2, [r1, #-0] │ │ │ │ bl 0x5b764 │ │ │ │ movwcs r0, #64 @ 0x40 │ │ │ │ @@ -49769,31 +49769,31 @@ │ │ │ │ mvnsle r4, ip, lsl #5 │ │ │ │ stccs 6, cr4, [r0, #-84] @ 0xffffffac │ │ │ │ vhadd.s8 , q0, q0 │ │ │ │ vsubw.s8 q8, q0, d8 │ │ │ │ ldmdavs ip, {r1, r4, r7, r8, r9} │ │ │ │ eors fp, r9, ip, lsl r9 │ │ │ │ rsbsmi pc, r8, #212, 16 @ 0xd40000 │ │ │ │ - vcge.s32 d27, d31, d20 │ │ │ │ - stmdavs fp!, {r0, r1, r2, r4, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + vcge.s d27, d16, d20 │ │ │ │ + stmdavs fp!, {r0, r1, r2, r4, r6, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xd1f74298 │ │ │ │ @ instruction: 0x712b2301 │ │ │ │ movcs pc, #72351744 @ 0x4500000 │ │ │ │ orrseq pc, r6, #192, 4 │ │ │ │ umaalcs pc, r4, r6, r8 @ │ │ │ │ strmi lr, [r1], #-2499 @ 0xfffff63d │ │ │ │ andcs fp, r0, r2, asr #18 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ andcs r6, r5, #112, 22 @ 0x1c000 │ │ │ │ - mvnspl pc, lr, asr #4 │ │ │ │ + tstpvc r4, lr, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - cdp2 2, 6, cr15, cr14, cr8, {0} │ │ │ │ + cdp2 2, 14, cr15, cr14, cr8, {0} │ │ │ │ blvs 0x1c92488 │ │ │ │ @ instruction: 0xff34f7ff │ │ │ │ @ instruction: 0xb1b86b70 │ │ │ │ ldrdcc lr, [r1, -r0] │ │ │ │ addmi r1, sl, #23040 @ 0x5a00 │ │ │ │ stmdavs r1, {r1, r4, r9, ip, lr, pc} │ │ │ │ eorscs r6, fp, #66 @ 0x42 │ │ │ │ @@ -49802,39 +49802,39 @@ │ │ │ │ movwcs r5, #1233 @ 0x4d1 │ │ │ │ subcc pc, r4, r6, lsl #17 │ │ │ │ pop {r0, r1, r4, r5, r6, r8, r9, fp, sp, lr} │ │ │ │ ldmdavs r8, {r4, r5, r6, lr} │ │ │ │ ldmlt r0, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xe7b46af5 │ │ │ │ @ instruction: 0xf04f223b │ │ │ │ - vand , , │ │ │ │ - @ instruction: 0xe7eeff95 │ │ │ │ + vand , q12, │ │ │ │ + @ instruction: 0xe7eef815 │ │ │ │ addseq r6, r6, r0, lsr #21 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfeb97e58 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6450ff0 │ │ │ │ vaddhn.i16 d18, q8, q8 │ │ │ │ stmiavs r3!, {r1, r2, r4, r7, sl}^ │ │ │ │ @ instruction: 0xf504b1e3 │ │ │ │ @ instruction: 0xf64f5580 │ │ │ │ - vsra.s64 d16, d28, #64 │ │ │ │ + vmla.f d17, d16, d0[3] │ │ │ │ blvs 0x1a41138 │ │ │ │ - cdp2 2, 4, cr15, cr8, cr7, {0} │ │ │ │ + cdp2 2, 12, cr15, cr8, cr7, {0} │ │ │ │ stmiavs r0!, {r0, r3, r5, r6, r8, r9, fp, sp, lr}^ │ │ │ │ mrc2 7, 7, pc, cr8, cr15, {7} │ │ │ │ ldmdavs r8, {r0, r1, r3, r5, r6, r8, r9, fp, sp, lr} │ │ │ │ @ instruction: 0xf868f7fe │ │ │ │ @ instruction: 0xf7fd68e0 │ │ │ │ rscvs pc, r0, r5, lsr #26 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r8, #-0] │ │ │ │ - andne pc, r4, fp, asr #12 │ │ │ │ + andscs pc, r4, fp, asr #12 │ │ │ │ eorseq pc, r3, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ ldmdalt r4, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb97ebc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ @@ -49846,15 +49846,15 @@ │ │ │ │ andlt r4, r2, r0, lsr #12 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ svclt 0x0000e7b6 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb97eec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrsqrts.f32 q8, , q8 │ │ │ │ - mrcmi 15, 0, APSR_nzcv, cr12, cr15, {1} │ │ │ │ + mrcmi 15, 0, APSR_nzcv, cr12, cr15, {5} │ │ │ │ blvs 0xd6db1c │ │ │ │ ldcle 12, cr2, [r0, #-0] │ │ │ │ bl 0x15b8d8 │ │ │ │ movwcs r0, #1092 @ 0x444 │ │ │ │ and r4, r2, sl, lsr #12 │ │ │ │ adcmi r3, r3, #12, 4 @ 0xc0000000 │ │ │ │ @ instruction: 0xf855d027 │ │ │ │ @@ -49862,20 +49862,20 @@ │ │ │ │ mvnsle r4, r8, lsl #5 │ │ │ │ vmin.s8 d20, d0, d5 │ │ │ │ vsubw.s8 q8, q0, d8 │ │ │ │ ldmdavs ip, {r1, r4, r7, r8, r9} │ │ │ │ and fp, r7, ip, lsl r9 │ │ │ │ rsbsmi pc, r8, #212, 16 @ 0xd40000 │ │ │ │ vrhadd.s32 d27, d15, d20 │ │ │ │ - stmdavs fp!, {r0, r1, r2, r3, r4, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs fp!, {r0, r1, r2, r3, r4, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xd1f74298 │ │ │ │ vpadd.i8 q11, q7, q8 │ │ │ │ - vaddw.s8 q11, q0, d4 │ │ │ │ + vorr.i32 d23, #4 @ 0x00000004 │ │ │ │ vrhadd.s8 d0, d7, d30 │ │ │ │ - strtmi pc, [r0], -r1, ror #27 │ │ │ │ + strtmi pc, [r0], -r1, ror #28 │ │ │ │ @ instruction: 0xf7ff6b71 │ │ │ │ blvs 0x1d40798 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ @ instruction: 0xf7fd6818 │ │ │ │ bvs 0xffdb0d5c │ │ │ │ strcs lr, [r0, #-2013] @ 0xfffff823 │ │ │ │ svclt 0x0000e7db │ │ │ │ @@ -49884,39 +49884,39 @@ │ │ │ │ bl 0xfeb97f74 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6450fe8 │ │ │ │ @ instruction: 0xf2c02494 │ │ │ │ @ instruction: 0x46060496 │ │ │ │ stmdavs r0!, {r1, r7, ip, sp, pc} │ │ │ │ ldrtmi fp, [r1], -r8, asr #6 │ │ │ │ - @ instruction: 0xf8d2f207 │ │ │ │ + @ instruction: 0xf952f207 │ │ │ │ andlt fp, r2, r8, asr #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ stmdavs r0!, {r4, r5, r6, r8, sl, fp, ip, sp, pc} │ │ │ │ - @ instruction: 0xff40f206 │ │ │ │ + @ instruction: 0xffc0f206 │ │ │ │ stcne 2, cr2, [r1], {4} │ │ │ │ stmdavs r0!, {r0, r2, r9, sl, lr} │ │ │ │ - mcrr2 1, 15, pc, lr, cr14 @ │ │ │ │ + stc2l 1, cr15, [lr], {254} @ 0xfe │ │ │ │ ldrtmi r4, [r0], -r3, lsl #12 │ │ │ │ movwls r6, #4131 @ 0x1023 │ │ │ │ - blx 0xffd5da │ │ │ │ + blx 0xfeffd5da │ │ │ │ @ instruction: 0xf8439b01 │ │ │ │ andlt r0, r2, r5, lsr #32 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ andcs fp, r8, r0, ror sp │ │ │ │ - blx 0x1ffd5de │ │ │ │ + blx 0xffffd5de │ │ │ │ ldrtmi r4, [r0], -r3, lsl #12 │ │ │ │ movwls r6, #4131 @ 0x1023 │ │ │ │ - blx 0xa7d606 │ │ │ │ + blx 0xfea7d606 │ │ │ │ andsvs r9, r8, r1, lsl #22 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ @@ -49943,15 +49943,15 @@ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfeb98070 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff0 │ │ │ │ - cdp2 2, 7, cr15, cr12, cr15, {3} │ │ │ │ + cdp2 2, 15, cr15, cr12, cr15, {3} │ │ │ │ bmi 0x5edac0 │ │ │ │ blcs 0x5bad0 │ │ │ │ bvs 0xff4b8318 │ │ │ │ mcrreq 11, 0, lr, r3, cr3 │ │ │ │ strmi r2, [sl], -r0, lsl #6 │ │ │ │ movwcc lr, #12291 @ 0x3003 │ │ │ │ strbmi r3, [r3, #-524]! @ 0xfffffdf4 │ │ │ │ @@ -49986,15 +49986,15 @@ │ │ │ │ @ instruction: 0xf04f9003 │ │ │ │ @ instruction: 0xf8840000 │ │ │ │ bcs 0x185024 │ │ │ │ rsbshi pc, r0, #0, 4 │ │ │ │ @ instruction: 0xf002e8df │ │ │ │ @ instruction: 0x97755e3c │ │ │ │ movwls r0, #965 @ 0x3c5 │ │ │ │ - cdp2 2, 10, cr15, cr14, cr3, {2} │ │ │ │ + @ instruction: 0xff2ef243 │ │ │ │ blls 0x5af34 │ │ │ │ andscs pc, r5, r2, lsr r8 @ │ │ │ │ svcpl 0x0080f412 │ │ │ │ rscshi pc, r7, r0 │ │ │ │ eorseq pc, r0, #1073741865 @ 0x40000029 │ │ │ │ stmdble sp, {r0, r3, r9, fp, sp} │ │ │ │ subeq pc, r1, #1073741865 @ 0x40000029 │ │ │ │ @@ -50028,17 +50028,17 @@ │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ blcs 0x63024 │ │ │ │ @ instruction: 0xf64fd037 │ │ │ │ vsubw.s8 q11, q8, d24 │ │ │ │ ldmdavs fp, {r1, r2, r4, r7, r8, r9, sp} │ │ │ │ ldrle r0, [r0, #-1048]! @ 0xfffffbe8 │ │ │ │ vmax.s8 d20, d14, d25 │ │ │ │ - vaddl.s8 q11, d0, d8 │ │ │ │ - @ instruction: 0xf128002e │ │ │ │ - strht pc, [r8], -r3 @ │ │ │ │ + vmov.i32 d23, #8 @ 0x00000008 │ │ │ │ + @ instruction: 0xf129002e │ │ │ │ + eor pc, r8, r3, lsr r8 @ │ │ │ │ @ instruction: 0xf0002d7d │ │ │ │ stccs 0, cr8, [sl, #-780]! @ 0xfffffcf4 │ │ │ │ cmnphi fp, r0 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf0002d23 │ │ │ │ stmdbvs r2!, {r0, r2, r7, pc}^ │ │ │ │ mvnsvc pc, r0, asr #12 │ │ │ │ vhsub.s8 d4, d16, d10 │ │ │ │ @@ -50076,22 +50076,22 @@ │ │ │ │ @ instruction: 0x0c02eb00 │ │ │ │ stmdale r0, {r2, r3, r7, r8, sl, lr}^ │ │ │ │ vsub.i8 d18, d0, d0 │ │ │ │ ldmdane r9, {r2, r4, r5, r8, pc} │ │ │ │ ldrdgt pc, [r4, -pc] │ │ │ │ strbtmi r9, [r0], #-769 @ 0xfffffcff │ │ │ │ stclvc 2, cr9, [r9], {0} │ │ │ │ - bl 0x1afda2c │ │ │ │ + bl 0xffafda2c │ │ │ │ bls 0x5b618 │ │ │ │ ldrmi r9, [r1], #-2817 @ 0xfffff4ff │ │ │ │ cmnvs r1, r2, lsr #19 │ │ │ │ strtmi r2, [sl], #-258 @ 0xfffffefe │ │ │ │ @ instruction: 0x61a26119 │ │ │ │ movwls lr, #1985 @ 0x7c1 │ │ │ │ - stc2l 2, cr15, [ip, #268]! @ 0x10c │ │ │ │ + cdp2 2, 6, cr15, cr12, cr3, {2} │ │ │ │ blls 0x5b0b8 │ │ │ │ andscs pc, r5, r2, lsr r8 @ │ │ │ │ svcpl 0x0080f412 │ │ │ │ stmdbvs r1!, {r0, r2, r4, r5, ip, lr, pc}^ │ │ │ │ ldrmi r2, [r9], #-512 @ 0xfffffe00 │ │ │ │ @ instruction: 0xf1a5750a │ │ │ │ stmdbcs r9, {r4, r5, r8} │ │ │ │ @@ -50125,18 +50125,18 @@ │ │ │ │ addcs pc, r8, #82837504 @ 0x4f00000 │ │ │ │ addscs pc, r6, #192, 4 │ │ │ │ bcs 0x63188 │ │ │ │ @ instruction: 0xf64fd0ee │ │ │ │ vsubl.s8 q11, d16, d24 │ │ │ │ ldmdavs r2, {r1, r2, r4, r7, r9, sp} │ │ │ │ strble r0, [r7, #1044]! @ 0x414 │ │ │ │ - vmax.s8 d20, d14, d25 │ │ │ │ - vshr.s64 q11, q12, #64 │ │ │ │ + @ instruction: 0xf64e4629 │ │ │ │ + vaddl.s8 q8, d0, d8 │ │ │ │ movwls r0, #46 @ 0x2e │ │ │ │ - cdp2 1, 14, cr15, cr14, cr8, {1} │ │ │ │ + @ instruction: 0xff6ef128 │ │ │ │ ldrb r9, [sp, r0, lsl #22] │ │ │ │ smlatbcs r3, r2, r9, r6 │ │ │ │ rsbscc r6, sp, #1073741830 @ 0x40000006 │ │ │ │ ldrb r6, [ip, -r2, lsr #3] │ │ │ │ tstcs r0, r4, lsl #20 │ │ │ │ tstvs r8, r2 │ │ │ │ smlabtne r1, r2, r9, lr │ │ │ │ @@ -50175,40 +50175,40 @@ │ │ │ │ stclcs 14, cr6, [ip, #-180]! @ 0xffffff4c │ │ │ │ stclcs 13, cr2, [sl, #-180]! @ 0xffffff4c │ │ │ │ ldclcs 13, cr2, [fp, #-180] @ 0xffffff4c │ │ │ │ @ instruction: 0x572d2d59 │ │ │ │ ldclcs 13, cr2, [r3, #-340] @ 0xfffffeac │ │ │ │ stccs 1, cr5, [sp, #-180]! @ 0xffffff4c │ │ │ │ vmax.s8 d19, d15, d29 │ │ │ │ - vaddl.s8 q8, d16, d8 │ │ │ │ + vshr.s64 d17, d8, #64 │ │ │ │ movwls r0, #48 @ 0x30 │ │ │ │ ldc2 7, cr15, [ip, #1012] @ 0x3f4 │ │ │ │ ldrb r9, [r0, -r0, lsl #22]! │ │ │ │ tstcs r0, r4, ror sp │ │ │ │ movwls r6, #2912 @ 0xb60 │ │ │ │ - blx 0x13fda50 │ │ │ │ + blx 0xff3fda50 │ │ │ │ blvs 0xfe849638 │ │ │ │ - stc2l 1, cr15, [ip], {235} @ 0xeb │ │ │ │ + stc2l 1, cr15, [ip, #-940] @ 0xfffffc54 │ │ │ │ andcs r4, r1, #112, 16 @ 0x700000 │ │ │ │ @ instruction: 0xf7fd4629 │ │ │ │ blls 0x7fc44 │ │ │ │ @ instruction: 0xf47f2800 │ │ │ │ vrecps.f32 q13, , q7 │ │ │ │ - vaddl.s8 q8, d16, d8 │ │ │ │ + vshr.s64 d17, d8, #64 │ │ │ │ @ instruction: 0xf7fd0030 │ │ │ │ blls 0x80860 │ │ │ │ stclmi 7, cr14, [r9, #-340]! @ 0xfffffeac │ │ │ │ stclmi 7, cr14, [r9, #-908]! @ 0xfffffc74 │ │ │ │ stclmi 7, cr14, [r9, #-900]! @ 0xfffffc7c │ │ │ │ stclmi 7, cr14, [r9, #-892]! @ 0xfffffc84 │ │ │ │ stclmi 7, cr14, [r9, #-884]! @ 0xfffffc8c │ │ │ │ vaba.s8 q15, q15, │ │ │ │ - vmov.i32 q9, #12 @ 0x0000000c │ │ │ │ + vmla.i d19, d0, d0[7] │ │ │ │ movwls r0, #46 @ 0x2e │ │ │ │ - blx 0x1d7d710 │ │ │ │ + blx 0xffd7d710 │ │ │ │ @ instruction: 0xf0002000 │ │ │ │ andcs pc, r0, r3, asr ip @ │ │ │ │ ldc2 0, cr15, [lr] │ │ │ │ ldr r9, [ip, -r0, lsl #22]! │ │ │ │ strb r4, [sl, r1, ror #26] │ │ │ │ strb r4, [r8, r1, ror #26] │ │ │ │ strb r4, [r6, r1, ror #26] │ │ │ │ @@ -50217,15 +50217,15 @@ │ │ │ │ strb r4, [r0, r1, ror #26] │ │ │ │ ldr r4, [lr, r1, ror #26]! │ │ │ │ ldr r4, [ip, r1, ror #26]! │ │ │ │ ldr r4, [sl, r1, ror #26]! │ │ │ │ ldr r4, [r8, r1, ror #26]! │ │ │ │ ldr r4, [r6, r1, ror #26]! │ │ │ │ ldr r4, [r4, r1, ror #26]! │ │ │ │ - subscs pc, r8, lr, asr #4 │ │ │ │ + rsbcc pc, r8, lr, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf7fd9300 │ │ │ │ blls 0x807ec │ │ │ │ ldclmi 7, cr14, [sp, #-108] @ 0xffffff94 │ │ │ │ ldclmi 7, cr14, [sp, #-676] @ 0xfffffd5c │ │ │ │ stmibvs r2!, {r0, r1, r2, r5, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ tstvs r9, r4, lsl #2 │ │ │ │ @@ -50239,121 +50239,121 @@ │ │ │ │ ldmdahi r2, {r1, r2, r4, r7, r9, sp} │ │ │ │ @ instruction: 0xf43f2a00 │ │ │ │ @ instruction: 0xf64faf0d │ │ │ │ vsubl.s8 q11, d16, d24 │ │ │ │ ldmdavs r2, {r1, r2, r4, r7, r9, sp} │ │ │ │ @ instruction: 0xf57f0415 │ │ │ │ vmax.f32 d26, d14, d5 │ │ │ │ - vmla.i d22, d16, d0[1] │ │ │ │ + vshr.s64 , q2, #64 │ │ │ │ movwls r0, #46 @ 0x2e │ │ │ │ - cdp2 1, 0, cr15, cr12, cr8, {1} │ │ │ │ + cdp2 1, 8, cr15, cr12, cr8, {1} │ │ │ │ ldrbt r9, [fp], r0, lsl #22 │ │ │ │ addcs pc, ip, #82837504 @ 0x4f00000 │ │ │ │ addscs pc, r6, #192, 4 │ │ │ │ bcs 0x6337c │ │ │ │ mrcge 4, 7, APSR_nzcv, cr4, cr15, {1} │ │ │ │ adcvs pc, r8, #82837504 @ 0x4f00000 │ │ │ │ addscs pc, r6, #192, 4 │ │ │ │ ldreq r6, [r2], #-2066 @ 0xfffff7ee │ │ │ │ mcrge 5, 7, pc, cr12, cr15, {3} @ │ │ │ │ vmax.s8 d20, d14, d25 │ │ │ │ - vaddl.s8 q11, d16, d8 │ │ │ │ + vshr.s64 d23, d8, #64 │ │ │ │ movwls r0, #46 @ 0x2e │ │ │ │ - ldc2l 1, cr15, [r2, #160]! @ 0xa0 │ │ │ │ + cdp2 1, 7, cr15, cr2, cr8, {1} │ │ │ │ strbt r9, [r1], r0, lsl #22 │ │ │ │ addcs pc, r6, pc, asr #12 │ │ │ │ addscs pc, r6, r0, asr #5 │ │ │ │ stmdacs r0, {fp, pc} │ │ │ │ mcrge 4, 0, pc, cr7, cr15, {1} @ │ │ │ │ adcvs pc, r8, pc, asr #12 │ │ │ │ addscs pc, r6, r0, asr #5 │ │ │ │ streq r6, [r0], #-2048 @ 0xfffff800 │ │ │ │ ldclge 5, cr15, [pc, #508]! @ 0x41578 │ │ │ │ - vqsub.s8 , q15, q1 │ │ │ │ - vmla.i d23, d0, d0[1] │ │ │ │ + @ instruction: 0xf64eb2d2 │ │ │ │ + vmov.i32 q8, #4 @ 0x00000004 │ │ │ │ movwls r0, #46 @ 0x2e │ │ │ │ - ldc2l 1, cr15, [r8, #160] @ 0xa0 │ │ │ │ + cdp2 1, 5, cr15, cr8, cr8, {1} │ │ │ │ ldrb r9, [r4, #2816]! @ 0xb00 │ │ │ │ addcs pc, lr, #82837504 @ 0x4f00000 │ │ │ │ addscs pc, r6, #192, 4 │ │ │ │ bcs 0x633e4 │ │ │ │ mrcge 4, 5, APSR_nzcv, cr5, cr15, {1} │ │ │ │ adcvs pc, r8, #82837504 @ 0x4f00000 │ │ │ │ addscs pc, r6, #192, 4 │ │ │ │ ldreq r6, [r1], #-2066 @ 0xfffff7ee │ │ │ │ mcrge 5, 5, pc, cr13, cr15, {3} @ │ │ │ │ - subvs pc, r8, lr, asr #4 │ │ │ │ + subsvc pc, r8, lr, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf1289300 │ │ │ │ - blls 0x80abc │ │ │ │ + blls 0x80cbc │ │ │ │ @ instruction: 0xf64fe6a3 │ │ │ │ vrshr.s64 d18, d8, #64 │ │ │ │ ldmdahi r2, {r1, r2, r4, r7, r9, sp} │ │ │ │ @ instruction: 0xf43f2a00 │ │ │ │ @ instruction: 0xf64faeef │ │ │ │ vsubl.s8 q11, d16, d24 │ │ │ │ ldmdavs r2, {r1, r2, r4, r7, r9, sp} │ │ │ │ @ instruction: 0xf57f0412 │ │ │ │ stmdbmi r7, {r0, r1, r2, r5, r6, r7, r9, sl, fp, sp, pc} │ │ │ │ - adcsvc pc, r4, lr, asr #4 │ │ │ │ + sbceq pc, r4, lr, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - stc2 1, cr15, [r6, #160]! @ 0xa0 │ │ │ │ + cdp2 1, 2, cr15, cr6, cr8, {1} │ │ │ │ ldrb r9, [sp], r0, lsl #22 │ │ │ │ - blx 0xffb7ddda │ │ │ │ + stc2l 2, cr15, [ip], #-480 @ 0xfffffe20 │ │ │ │ blx 0xfe37f33a │ │ │ │ - eorseq r0, r4, r0, lsl #15 │ │ │ │ + mlaseq r4, r0, r8, r0 │ │ │ │ @ instruction: 0x00965ab4 │ │ │ │ - eorseq r0, r4, r0, ror r8 │ │ │ │ - eorseq r0, r4, r8, asr #16 │ │ │ │ - eorseq r0, r4, r4, asr #14 │ │ │ │ - ldrhteq r0, [r4], -ip │ │ │ │ - eorseq r0, r4, r4, ror #15 │ │ │ │ - eorseq r0, r4, ip, lsl #16 │ │ │ │ - mlaseq r4, r8, r8, r0 │ │ │ │ - eorseq r0, r4, r4, lsr r8 │ │ │ │ - mlaseq r4, r4, r7, r0 │ │ │ │ - eorseq r0, r4, r8, asr r7 │ │ │ │ - eorseq r0, r4, r8, lsr #15 │ │ │ │ - ldrsbteq r0, [r4], -r0 │ │ │ │ - eorseq r0, r4, ip, ror #14 │ │ │ │ - ldrshteq r0, [r4], -r8 │ │ │ │ - eorseq r0, r4, r0, lsr #16 │ │ │ │ - eorseq r0, r4, ip, asr r8 │ │ │ │ - eorseq r0, r4, r4, lsl #17 │ │ │ │ - eorseq r0, r4, r0, lsr r7 │ │ │ │ - eorseq r0, r4, ip, lsl r7 │ │ │ │ + eorseq r0, r4, r0, lsl #19 │ │ │ │ + eorseq r0, r4, r8, asr r9 │ │ │ │ + eorseq r0, r4, r4, asr r8 │ │ │ │ + eorseq r0, r4, ip, asr #17 │ │ │ │ + ldrshteq r0, [r4], -r4 │ │ │ │ + eorseq r0, r4, ip, lsl r9 │ │ │ │ + eorseq r0, r4, r8, lsr #19 │ │ │ │ + eorseq r0, r4, r4, asr #18 │ │ │ │ + eorseq r0, r4, r4, lsr #17 │ │ │ │ + eorseq r0, r4, r8, ror #16 │ │ │ │ + ldrhteq r0, [r4], -r8 │ │ │ │ + eorseq r0, r4, r0, ror #17 │ │ │ │ + eorseq r0, r4, ip, ror r8 │ │ │ │ + eorseq r0, r4, r8, lsl #18 │ │ │ │ + eorseq r0, r4, r0, lsr r9 │ │ │ │ + eorseq r0, r4, ip, ror #18 │ │ │ │ + mlaseq r4, r4, r9, r0 │ │ │ │ + eorseq r0, r4, r0, asr #16 │ │ │ │ + eorseq r0, r4, ip, lsr #16 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb98658 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 0x605420 │ │ │ │ ldmiblt r5!, {r0, r2, r3, r4, r8, r9, fp, sp, lr}^ │ │ │ │ strpl pc, [r0], #1280 @ 0x500 │ │ │ │ - blx 0xfe17de2a │ │ │ │ + stc2 2, cr15, [r4], {111} @ 0x6f │ │ │ │ strmi r2, [r6], -ip, lsl #4 │ │ │ │ bvs 0xff85c0f8 │ │ │ │ @ instruction: 0x63213101 │ │ │ │ - @ instruction: 0xf8ecf1fe │ │ │ │ + @ instruction: 0xf96cf1fe │ │ │ │ andcs r6, ip, #35840 @ 0x8c00 │ │ │ │ blcc 0x9a004 │ │ │ │ vqrdmulh.s d15, d3, d2 │ │ │ │ sbcpl r1, r6, r2, asr #17 │ │ │ │ addsvs r7, r5, r5, lsl r1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmla.f32 , q7, q8 │ │ │ │ - vsra.s64 d17, d24, #64 │ │ │ │ - vrhadd.s8 d16, d14, d30 │ │ │ │ - vshr.s64 , q4, #64 │ │ │ │ + vmla.f d18, d16, d0[2] │ │ │ │ + @ instruction: 0xf64e012e │ │ │ │ + vmla.i d16, d16, d0[6] │ │ │ │ blmi 0x10156c │ │ │ │ sbcne pc, r4, #64, 12 @ 0x4000000 │ │ │ │ - blx 0xff37ddca │ │ │ │ + mcrr2 2, 4, pc, ip, cr3 @ │ │ │ │ addseq r6, r6, r0, lsr #21 │ │ │ │ - eorseq r0, r4, ip, lsr #17 │ │ │ │ + ldrhteq r0, [r4], -ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb986cc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf0010ff8 │ │ │ │ stmdacs r1, {r0, r1, r2, r3, r4, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ andcs fp, r0, r8, lsl #30 │ │ │ │ stmdacs r2, {r2, r4, ip, lr, pc} │ │ │ │ @@ -50432,17 +50432,17 @@ │ │ │ │ mvnsle r2, r5, lsr #22 │ │ │ │ stcne 8, cr7, [r6], #396 @ 0x18c │ │ │ │ subsle r2, ip, r3, ror fp │ │ │ │ suble r2, r5, r8, ror fp │ │ │ │ eorle r2, r3, ip, ror #22 │ │ │ │ ldrtmi r1, [r4], -r3, ror #24 │ │ │ │ @ instruction: 0x4631461e │ │ │ │ - rscne pc, r0, lr, asr #12 │ │ │ │ + rscscs pc, r0, lr, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - @ instruction: 0xf8a0f124 │ │ │ │ + @ instruction: 0xf920f124 │ │ │ │ blcs 0x5f6b8 │ │ │ │ movwcs sp, #488 @ 0x1e8 │ │ │ │ eorvc r4, fp, r7, lsr r8 │ │ │ │ @ instruction: 0xf9fcf001 │ │ │ │ ldmdavs sl, {r2, r4, r5, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r7, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @@ -50459,47 +50459,47 @@ │ │ │ │ movwcc r3, #29699 @ 0x7403 │ │ │ │ movweq pc, #28707 @ 0x7023 @ │ │ │ │ @ instruction: 0xf1031b49 │ │ │ │ andls r0, r6, #8, 4 @ 0x80000000 │ │ │ │ movwcs lr, #2515 @ 0x9d3 │ │ │ │ movwcs lr, #10701 @ 0x29cd │ │ │ │ @ instruction: 0xf64e2201 │ │ │ │ - vsubw.s8 q9, q8, d16 │ │ │ │ + vrsra.s64 d19, d16, #64 │ │ │ │ movwls r0, #816 @ 0x330 │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ - blx 0xcfe078 │ │ │ │ + blx 0xfecfe078 │ │ │ │ str r4, [pc, r5, lsl #8]! │ │ │ │ strtmi r9, [r8], -r6, lsl #22 │ │ │ │ @ instruction: 0x4634491c │ │ │ │ andls r1, r6, #1664 @ 0x680 │ │ │ │ blne 0x129b718 │ │ │ │ andcs r9, r1, #67108864 @ 0x4000000 │ │ │ │ - bicvs pc, r8, #805306372 @ 0x30000004 │ │ │ │ + bicsvc pc, r8, #805306372 @ 0x30000004 │ │ │ │ teqpeq r1, #192, 4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf04f9300 │ │ │ │ vcge.s , q12, │ │ │ │ - strmi pc, [r5], #-2589 @ 0xfffff5e3 │ │ │ │ + strmi pc, [r5], #-2717 @ 0xfffff563 │ │ │ │ stcls 7, cr14, [r6], {154} @ 0x9a │ │ │ │ ldmdbmi r2, {r3, r5, r9, sl, lr} │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ andcs r3, r1, #117440512 @ 0x7000000 │ │ │ │ streq pc, [r7], #-36 @ 0xffffffdc │ │ │ │ strtmi r1, [r7], -r9, asr #22 │ │ │ │ - ldclne 6, cr15, [r4], {78} @ 0x4e │ │ │ │ + stclcs 6, cr15, [r4], #312 @ 0x138 │ │ │ │ stceq 2, cr15, [lr], #-768 @ 0xfffffd00 │ │ │ │ @ instruction: 0xf854340c │ │ │ │ ldc 12, cr14, [r7, #16] │ │ │ │ @ instruction: 0xf8cd7b00 │ │ │ │ @ instruction: 0xf8cde010 │ │ │ │ stc 0, cr12, [sp] │ │ │ │ strls r7, [r6], #-2818 @ 0xfffff4fe │ │ │ │ - @ instruction: 0xf9fef278 │ │ │ │ + blx 0x1ffe0e0 │ │ │ │ strmi r4, [r5], #-1588 @ 0xfffff9cc │ │ │ │ vaba.s q15, q4, q13 │ │ │ │ - svclt 0x0000fa63 │ │ │ │ + svclt 0x0000fae3 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ addseq r6, r6, ip, ror #21 │ │ │ │ addseq r6, r6, ip, ror #23 │ │ │ │ blcs 0x5b828 │ │ │ │ push {r0, r1, r5, r6, ip, lr, pc} │ │ │ │ vst2.8 {d20-d21}, [pc :256], r0 │ │ │ │ bl 0xfeb98928 │ │ │ │ @@ -50548,36 +50548,36 @@ │ │ │ │ stmdavs fp!, {r2, r8, fp, ip, lr, pc} │ │ │ │ mlacc r0, r3, r8, pc @ │ │ │ │ andle r2, r6, r3, asr #22 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf0014830 │ │ │ │ @ instruction: 0xf001b819 │ │ │ │ @ instruction: 0xf64eb817 │ │ │ │ - vaddl.s8 q9, d0, d8 │ │ │ │ + vmov.i32 d19, #8 @ 0x00000008 │ │ │ │ andlt r0, r2, lr, lsr #32 │ │ │ │ ldmdami r0!, {r0, r2, r3, r4, r5, r7, fp, sp, lr, pc} │ │ │ │ blt 0xfec7f7f0 │ │ │ │ bfi r2, r6, #6, #20 │ │ │ │ ldrb r2, [r7, r4, lsr #6] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfeb98a0c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6460ff0 │ │ │ │ @ instruction: 0xf2c034f0 │ │ │ │ @ instruction: 0x46050496 │ │ │ │ - vadd.i64 d22, d0, d16 │ │ │ │ - @ instruction: 0xf04fffa5 │ │ │ │ + vadd.i64 d22, d1, d16 │ │ │ │ + @ instruction: 0xf04ff825 │ │ │ │ vqsub.s8 , q8, │ │ │ │ vsubw.s8 q8, q0, d8 │ │ │ │ mlavs r2, r2, r3, r0 │ │ │ │ cmplt ip, ip, lsl r8 │ │ │ │ tstcs r0, r0, lsr #12 │ │ │ │ @ instruction: 0xffccf7d1 │ │ │ │ strtmi r2, [r0], -r0, lsl #2 │ │ │ │ - @ instruction: 0xf916f0d5 │ │ │ │ + @ instruction: 0xf996f0d5 │ │ │ │ rsbsmi pc, r8, #212, 16 @ 0xd40000 │ │ │ │ mvnsle r2, r0, lsl #24 │ │ │ │ pop {r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf0324038 │ │ │ │ svclt 0x0000bcaf │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb98a60 │ │ │ │ @@ -50588,19 +50588,19 @@ │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ stclle 3, cr0, [ip, #-0] │ │ │ │ movwcs r2, #1552 @ 0x610 │ │ │ │ movwcc lr, #6605 @ 0x19cd │ │ │ │ movwcc lr, #14797 @ 0x39cd │ │ │ │ stmdbge r1, {r1, r3, r5, r6, r9, sl, lr} │ │ │ │ strls r4, [r0], -r8, lsr #12 │ │ │ │ - @ instruction: 0xf8b6f277 │ │ │ │ + @ instruction: 0xf936f277 │ │ │ │ blle 0xbc90a4 │ │ │ │ - @ instruction: 0xf96af11f │ │ │ │ + @ instruction: 0xf9eaf11f │ │ │ │ @ instruction: 0xf11c4620 │ │ │ │ - stmdacs r0, {r0, r3, r4, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r3, r4, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf645d16c │ │ │ │ vabal.s8 q9, d16, d16 │ │ │ │ @ instruction: 0xf7fd0596 │ │ │ │ @ instruction: 0x4628f837 │ │ │ │ stc2l 7, cr15, [lr, #1020] @ 0x3fc │ │ │ │ orrpl pc, r0, #20971520 @ 0x1400000 │ │ │ │ bvs 0xff70a0c0 │ │ │ │ @@ -50614,120 +50614,120 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 123) │ │ │ │ tstcs r0, r7 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmls.f16 , q13, q8 │ │ │ │ - stmdavs r3, {r0, r1, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r3, {r0, r1, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ sbcle r2, r3, r4, lsl #22 │ │ │ │ - sbcscc pc, ip, lr, asr #12 │ │ │ │ + rscmi pc, ip, lr, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf982f7cf │ │ │ │ vmax.s d20, d0, d24 │ │ │ │ - andcs pc, r0, pc, lsr #30 │ │ │ │ + andcs pc, r0, pc, lsr #31 │ │ │ │ @ instruction: 0x4617e7df │ │ │ │ strtmi r2, [r8], -r0, lsl #4 │ │ │ │ vmin.s d20, d7, d1 │ │ │ │ - cdpne 8, 0, cr15, cr4, cr15, {3} │ │ │ │ + cdpne 8, 0, cr15, cr4, cr15, {7} │ │ │ │ @ instruction: 0xf645db1e │ │ │ │ vabal.s8 q9, d16, d16 │ │ │ │ @ instruction: 0xf11f0596 │ │ │ │ - @ instruction: 0xf646f91f │ │ │ │ + @ instruction: 0xf646f99f │ │ │ │ @ instruction: 0xf2c036f0 │ │ │ │ @ instruction: 0xf7fc0696 │ │ │ │ qsub8mi pc, r8, r1 @ │ │ │ │ stc2 7, cr15, [r8, #1020] @ 0x3fc │ │ │ │ orrpl pc, r0, #20971520 @ 0x1400000 │ │ │ │ bvs 0xff70a14c │ │ │ │ @ instruction: 0xf7fe711a │ │ │ │ @ instruction: 0x4603f93b │ │ │ │ stmib r5, {r3, r4, r5, r9, sl, lr}^ │ │ │ │ eorsvs r3, r4, r1, lsl #6 │ │ │ │ - ldc2l 2, cr15, [r2, #-16]! │ │ │ │ + ldc2l 2, cr15, [r2, #16]! │ │ │ │ @ instruction: 0xe7b76070 │ │ │ │ - stc2 2, cr15, [ip, #232] @ 0xe8 │ │ │ │ + mcr2 2, 0, pc, cr12, cr10, {1} @ │ │ │ │ blcs 0x15b974 │ │ │ │ @ instruction: 0xf64ed0d4 │ │ │ │ - vmov.i32 d18, #8 @ 0x00000008 │ │ │ │ + vaddl.s8 , d0, d24 │ │ │ │ @ instruction: 0xf7cf002e │ │ │ │ strb pc, [r7, fp, asr #18] @ │ │ │ │ - @ instruction: 0xf92af278 │ │ │ │ - andcs pc, ip, lr, asr #12 │ │ │ │ + @ instruction: 0xf9aaf278 │ │ │ │ + andscc pc, ip, lr, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf942f7cf │ │ │ │ vmax.s d20, d0, d16 │ │ │ │ - ldr pc, [fp, pc, ror #29]! │ │ │ │ + ldr pc, [fp, pc, ror #30]! │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb98b9c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6460ff0 │ │ │ │ @ instruction: 0xf2c034f0 │ │ │ │ umulllt r0, r2, r6, r4 │ │ │ │ subne lr, ip, #212, 18 @ 0x350000 │ │ │ │ ldrdeq pc, [ip, -r4]! │ │ │ │ @ instruction: 0xff50f7ff │ │ │ │ @ instruction: 0xf8d4b978 │ │ │ │ @ instruction: 0xf1fd0134 │ │ │ │ - ldrdcs pc, [r0], -r7 │ │ │ │ + andcs pc, r0, r7, asr lr @ │ │ │ │ teqpeq r4, r4, asr #17 @ p-variant is OBSOLETE │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmla.f32 d27, d0, d0 │ │ │ │ vsubw.s8 q8, q0, d8 │ │ │ │ ldmdavs r8, {r1, r4, r7, r8, r9} │ │ │ │ @ instruction: 0xf6412200 │ │ │ │ vorr.i32 d22, #13 @ 0x0000000d │ │ │ │ andls r0, r1, r4, lsl #2 │ │ │ │ stc2l 7, cr15, [ip, #-836] @ 0xfffffcbc │ │ │ │ @ instruction: 0xf0d49801 │ │ │ │ - @ instruction: 0xf64ffe47 │ │ │ │ + @ instruction: 0xf64ffec7 │ │ │ │ vrsra.s64 q8, q6, #64 │ │ │ │ ldmdavs r9, {r1, r2, r4, r7, r8, r9, sp} │ │ │ │ - mcr2 1, 5, pc, cr14, cr14, {0} @ │ │ │ │ + @ instruction: 0xff2ef11e │ │ │ │ svclt 0x0000e7d7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb98c14 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ @ instruction: 0xf6462300 │ │ │ │ @ instruction: 0xf2c034f0 │ │ │ │ @ instruction: 0xf04f0496 │ │ │ │ @ instruction: 0xf88d35ff │ │ │ │ blmi 0x70da3c │ │ │ │ movwls r6, #6171 @ 0x181b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ vhadd.s d14, d10, d8 │ │ │ │ - stmdavs r3, {r0, r1, r2, r3, r4, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r3, {r0, r1, r2, r3, r4, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ svclt 0x00042b68 │ │ │ │ stmdavs r3, {r0, r2, r5, sp, lr} │ │ │ │ @ instruction: 0xd1222b04 │ │ │ │ movwcs r6, #2080 @ 0x820 │ │ │ │ @ instruction: 0xf10d2201 │ │ │ │ vrhadd.s d16, d7, d3 │ │ │ │ - stmdacs r0, {r0, r3, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r3, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ svclt 0x0018dbed │ │ │ │ muleq r3, sp, r8 │ │ │ │ blmi 0x3b5aa4 │ │ │ │ blls 0x9bad4 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle r1, r0, lsl #6 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ stmdavs r0!, {r4, r5, r8, sl, fp, ip, sp, pc} │ │ │ │ - mrc2 2, 3, pc, cr0, cr0, {3} │ │ │ │ + mrc2 2, 7, pc, cr0, cr0, {3} │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ @ instruction: 0xf04f6023 │ │ │ │ @ instruction: 0xe7e630ff │ │ │ │ - @ instruction: 0xf89af278 │ │ │ │ + @ instruction: 0xf91af278 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb98ca8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf7ff0ff8 │ │ │ │ @ instruction: 0xf1b0ffad │ │ │ │ svclt 0x00183fff │ │ │ │ @@ -50741,23 +50741,23 @@ │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ mcrne 15, 0, r0, cr12, cr0, {7} │ │ │ │ @ instruction: 0xf646dd10 │ │ │ │ @ instruction: 0xf2c036f0 │ │ │ │ @ instruction: 0x46050696 │ │ │ │ movwcs r6, #2096 @ 0x830 │ │ │ │ strtmi r4, [r9], -r2, lsr #12 │ │ │ │ - @ instruction: 0xf8c0f277 │ │ │ │ + @ instruction: 0xf940f277 │ │ │ │ blle 0x2cbaf8 │ │ │ │ strmi r1, [r5], #-2596 @ 0xfffff5dc │ │ │ │ ldclle 12, cr2, [r3] │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ vmls.f16 , q5, q8 │ │ │ │ - stmdavs r3, {r0, r2, r4, r5, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r3, {r0, r2, r4, r5, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ rscle r2, r7, r4, lsl #22 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ @@ -50771,15 +50771,15 @@ │ │ │ │ andls r6, r5, #1179648 @ 0x120000 │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ @ instruction: 0xf646b1bb │ │ │ │ vrsra.s64 , q8, #64 │ │ │ │ @ instruction: 0x46040396 │ │ │ │ tstlt r8, r8, asr r8 │ │ │ │ vcgt.s d25, d2, d3 │ │ │ │ - blls 0x1416d8 │ │ │ │ + blls 0x1418d8 │ │ │ │ blcs 0x5bbdc │ │ │ │ @ instruction: 0xf64fdb09 │ │ │ │ vsubw.s8 , q0, d24 │ │ │ │ ldmdavs fp, {r1, r2, r4, r7, r8, r9, sp} │ │ │ │ blmi 0x8b086c │ │ │ │ umaalcc pc, r4, r3, r8 @ │ │ │ │ blmi 0x7f0154 │ │ │ │ @@ -50789,87 +50789,87 @@ │ │ │ │ andcs fp, r0, r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ andcs r2, r1, #4, 6 @ 0x10000000 │ │ │ │ stmdage r4, {r0, r5, r6, r7, r9, ip, sp, pc} │ │ │ │ @ instruction: 0xf64e9101 │ │ │ │ - vorr.i32 q9, #12 @ 0x0000000c │ │ │ │ + vmla.f d19, d0, d0[7] │ │ │ │ tstls r0, lr, lsr #2 │ │ │ │ - vmin.s d20, d7, d9 │ │ │ │ - stmdage r4, {r0, r1, r2, r3, r4, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + vmin.s d20, d8, d9 │ │ │ │ + stmdage r4, {r0, r1, r2, r3, r4, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf8ccf7fd │ │ │ │ movwcs r4, #2575 @ 0xa0f │ │ │ │ subcc pc, r4, r2, lsl #17 │ │ │ │ @ instruction: 0xf64fe7db │ │ │ │ vrsra.s64 d18, d20, #64 │ │ │ │ ldmdahi fp, {r1, r2, r4, r7, r8, r9, sp} │ │ │ │ sbcsle r2, r0, r0, lsl #22 │ │ │ │ @ instruction: 0x63a8f64f │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ ldreq r6, [fp], #-2075 @ 0xfffff7e5 │ │ │ │ rsclt sp, r1, #843055104 @ 0x32400000 │ │ │ │ - eorcs pc, r8, lr, asr #12 │ │ │ │ + eorscc pc, r8, lr, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - @ instruction: 0xf9a2f128 │ │ │ │ - vabd.s q15, , │ │ │ │ - svclt 0x0000ffe9 │ │ │ │ + blx 0x8fe098 │ │ │ │ + vabd.s q15, q12, │ │ │ │ + svclt 0x0000f869 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ addseq r6, r6, r0, lsr #21 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb98e10 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, , q12 │ │ │ │ - svclt 0x0000fc6f │ │ │ │ + svclt 0x0000fcef │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 13, cr15, cr0, cr12, {6} │ │ │ │ strtcs pc, [r0], #1605 @ 0x645 │ │ │ │ ldreq pc, [r6], #704 @ 0x2c0 │ │ │ │ ldrmi fp, [r9], r4, asr #1 │ │ │ │ blmi 0x1e2d448 │ │ │ │ strmi r4, [sp], -r0, lsl #13 │ │ │ │ @ instruction: 0x21004692 │ │ │ │ addvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ ldmdavs fp, {r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9343 │ │ │ │ vcgt.s32 d16, d6, d0 │ │ │ │ - stmdavc r3!, {r3, r7, r8, sl, fp, sp, lr, pc} │ │ │ │ + stmdavc r3!, {r3, r9, sl, fp, sp, lr, pc} │ │ │ │ suble r2, r2, r0, lsl #22 │ │ │ │ ldrbcc pc, [r0, r6, asr #12]! @ │ │ │ │ ldreq pc, [r6, r0, asr #5] │ │ │ │ blcs 0x5bd54 │ │ │ │ @ instruction: 0xf1b9db3b │ │ │ │ andle r0, r9, r0, lsl #30 │ │ │ │ bls 0x134aa84 │ │ │ │ @ instruction: 0xf1074649 │ │ │ │ vhadd.s d16, d23, d24 │ │ │ │ - blls 0x1381524 │ │ │ │ + blls 0x1381724 │ │ │ │ smlawtcc r8, r7, r8, pc @ │ │ │ │ tstcs r0, r0, asr #12 │ │ │ │ - mrc2 0, 7, pc, cr2, cr4, {6} │ │ │ │ + @ instruction: 0xff72f0d4 │ │ │ │ @ instruction: 0xf0324640 │ │ │ │ vstrcs s30, [r0, #-580] @ 0xfffffdbc │ │ │ │ ldmdavs r8!, {r0, r2, r3, r4, r5, r8, ip, lr, pc} │ │ │ │ blle 0x8cbc9c │ │ │ │ addvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ movwcs r4, #5681 @ 0x1631 │ │ │ │ movwcs r6, #291 @ 0x123 │ │ │ │ vqadd.s64 d22, d18, d27 │ │ │ │ - stmdacs r0, {r0, r4, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r4, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x4634dd11 │ │ │ │ @ instruction: 0xf8141835 │ │ │ │ @ instruction: 0xf7ff0b01 │ │ │ │ adcmi pc, ip, #245760 @ 0x3c000 │ │ │ │ ldmvs fp!, {r0, r3, r4, r5, r6, r7, r8, ip, lr, pc} │ │ │ │ ldmdavs r8!, {r0, r1, r8, r9, fp, ip, sp, pc} │ │ │ │ addvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ vmin.s d20, d2, d17 │ │ │ │ - stmdacs r0, {r0, r1, r2, r3, r4, r5, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r2, r3, r4, r5, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ rsbsle sp, fp, sp, ror #25 │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ eorsvs r2, fp, r0 │ │ │ │ strtmi lr, [r8], -r0 │ │ │ │ ldmdavs sl, {r2, r3, r6, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r3, asr #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @@ -50884,19 +50884,19 @@ │ │ │ │ strbmi lr, [r0], -r8, ror #15 │ │ │ │ @ instruction: 0xf8a8f7ff │ │ │ │ @ instruction: 0xf8934b40 │ │ │ │ blcs 0x4de30 │ │ │ │ blmi 0xff6008 │ │ │ │ blvs 0x16d35c8 │ │ │ │ @ instruction: 0xf0d49200 │ │ │ │ - vfma.f32 d31, d30, d5 │ │ │ │ - vsra.s64 , q10, #64 │ │ │ │ + vmla.f32 d31, d14, d5 │ │ │ │ + vaddw.s8 , q0, d4 │ │ │ │ strmi r0, [r2], -lr, lsr #2 │ │ │ │ vadd.i8 d9, d7, d0 │ │ │ │ - blmi 0xe41484 │ │ │ │ + blmi 0xe41684 │ │ │ │ blvs 0x1693644 │ │ │ │ mrc2 7, 4, pc, cr6, cr14, {7} │ │ │ │ blvs 0x1654a1c │ │ │ │ suble r2, r3, r0, lsl #16 │ │ │ │ ldrdcc lr, [r1, -r0] │ │ │ │ addmi r1, sl, #23040 @ 0x5a00 │ │ │ │ subvs sp, r2, lr, lsr r2 │ │ │ │ @@ -50904,15 +50904,15 @@ │ │ │ │ ldrdcs r5, [r0, -r1] │ │ │ │ movwcs lr, #2512 @ 0x9d0 │ │ │ │ @ instruction: 0xf1ba54d1 │ │ │ │ eorle r0, r8, r0, lsl #30 │ │ │ │ blvs 0x1714a1c │ │ │ │ suble r2, r6, r0, lsl #22 │ │ │ │ movwls r4, #1616 @ 0x650 │ │ │ │ - @ instruction: 0xf9c2f267 │ │ │ │ + blx 0x10fe71c │ │ │ │ strmi r9, [r2], -r0, lsl #22 │ │ │ │ ldrdne lr, [r1], -r3 │ │ │ │ @ instruction: 0x0c01eb02 │ │ │ │ eorle r4, r9, #132, 10 @ 0x21000000 │ │ │ │ bl 0x5bdf4 │ │ │ │ bl 0x2c4d9c │ │ │ │ strmi r0, [ip, #258] @ 0x102 │ │ │ │ @@ -50926,53 +50926,53 @@ │ │ │ │ subsvs r4, sl, sl, lsl #8 │ │ │ │ tstcs r0, fp, lsl r8 │ │ │ │ @ instruction: 0xf7fd5499 │ │ │ │ bmi 0x5c11bc │ │ │ │ @ instruction: 0xf8822300 │ │ │ │ strb r3, [r2, -r4, asr #32]! │ │ │ │ vtst. d22, d0, d24 │ │ │ │ - ldrb pc, [pc, -fp, asr #25]! @ │ │ │ │ + ldrb pc, [pc, -fp, asr #26]! @ │ │ │ │ @ instruction: 0xf04f223b │ │ │ │ vand , q11, │ │ │ │ - strb pc, [r2, r9, asr #29] @ │ │ │ │ + strb pc, [r2, r9, asr #30] @ │ │ │ │ @ instruction: 0xf04f4618 │ │ │ │ @ instruction: 0x465233ff │ │ │ │ vmin.s8 d4, d6, d9 │ │ │ │ - strb pc, [r6, r9, lsr #25]! @ │ │ │ │ + strb pc, [r6, r9, lsr #26]! @ │ │ │ │ @ instruction: 0x46604651 │ │ │ │ andls r9, r0, #67108864 @ 0x4000000 │ │ │ │ - bl 0x8fe798 │ │ │ │ + bl 0xfe8fe798 │ │ │ │ movwcs lr, #2525 @ 0x9dd │ │ │ │ @ instruction: 0x4651e7d7 │ │ │ │ @ instruction: 0xf04f4618 │ │ │ │ vqsub.s8 , q11, │ │ │ │ - @ instruction: 0xe7d6fdfb │ │ │ │ - mrc2 2, 6, pc, cr12, cr7, {3} │ │ │ │ + @ instruction: 0xe7d6fe7b │ │ │ │ + @ instruction: 0xff5cf277 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ addseq r6, r6, r0, lsr #21 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb99028 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ ldrmi r2, [sl], -r0, lsl #6 │ │ │ │ @ instruction: 0x46044619 │ │ │ │ @ instruction: 0xf7ff9300 │ │ │ │ @ instruction: 0xf0ddfeef │ │ │ │ - mcrne 12, 2, pc, cr3, cr5, {4} @ │ │ │ │ + mcrne 13, 2, pc, cr3, cr5, {0} @ │ │ │ │ stmdble r9, {r0, r1, r2, r3, r4, r5, r8, r9, fp, sp} │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ strtmi r9, [r0], -r3 │ │ │ │ ldc2 0, cr15, [r2], {212} @ 0xd4 │ │ │ │ andlt r9, r4, r3, lsl #18 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ - ldcllt 1, cr15, [sl], #-120 @ 0xffffff88 │ │ │ │ + ldcllt 1, cr15, [sl], #120 @ 0x78 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb99078 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6450fe0 │ │ │ │ vsubw.s8 q9, q8, d16 │ │ │ │ umulllt r0, r5, r6, r3 │ │ │ │ strcs r4, [r0], #-2076 @ 0xfffff7e4 │ │ │ │ @@ -50982,315 +50982,315 @@ │ │ │ │ @ instruction: 0xf646b1fa │ │ │ │ vrshr.s64 , q8, #64 │ │ │ │ ldmdavs r2, {r1, r2, r4, r7, r9} │ │ │ │ blle 0x652930 │ │ │ │ strpl pc, [r0, #1283] @ 0x503 │ │ │ │ umaalcc pc, r4, r5, r8 @ │ │ │ │ @ instruction: 0x4608b19b │ │ │ │ - blx 0xff47e20a │ │ │ │ + mrrc2 0, 13, pc, r0, cr4 @ │ │ │ │ ldrmi r2, [r9], -r4, lsl #6 │ │ │ │ @ instruction: 0xf64e9001 │ │ │ │ - vmlal.s q9, d0, d0[5] │ │ │ │ + vmvn.i32 , #1024 @ 0x00000400 │ │ │ │ stmdage r2, {r1, r2, r3, r5, r9} │ │ │ │ andcs r9, r1, #0, 4 │ │ │ │ - mrc2 2, 0, pc, cr6, cr7, {3} │ │ │ │ + mrc2 2, 4, pc, cr6, cr7, {3} │ │ │ │ @ instruction: 0xf7fca802 │ │ │ │ @ instruction: 0xf885ff43 │ │ │ │ blmi 0x251fec │ │ │ │ blls 0x11bf48 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SP_und │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - mcr2 2, 3, pc, cr10, cr7, {3} @ │ │ │ │ + mcr2 2, 7, pc, cr10, cr7, {3} @ │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ ldrdlt r4, [ip], r4 @ │ │ │ │ andcs r4, r0, #143654912 @ 0x8900000 │ │ │ │ - @ instruction: 0x61a8f24c │ │ │ │ + @ instruction: 0x71b8f24c │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ movwls r6, #47131 @ 0xb81b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - blx 0xfe0fe740 │ │ │ │ + blx 0xfe742 │ │ │ │ movwcs r6, #6148 @ 0x1804 │ │ │ │ @ instruction: 0xf88d4682 │ │ │ │ stccs 0, cr3, [r0], {23} │ │ │ │ mrshi pc, (UNDEF: 76) @ │ │ │ │ - ldrbcs pc, [r0, r1, asr #4] @ │ │ │ │ + strbcc pc, [r0, r1, asr #4]! @ │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ - strbcs pc, [r8], lr, asr #12 @ │ │ │ │ + ldrbcc pc, [r8], lr, asr #12 @ │ │ │ │ strteq pc, [lr], -r0, asr #5 │ │ │ │ @ instruction: 0xf04f4605 │ │ │ │ ands r0, r0, r0, lsl #16 │ │ │ │ stmdbcs r0, {r0, r5, r6, fp, sp, lr} │ │ │ │ stmdavs r0!, {r1, r4, r5, r6, ip, lr, pc} │ │ │ │ @ instruction: 0xf10d464b │ │ │ │ @ instruction: 0xf1140217 │ │ │ │ - stmdacs r0, {r0, r2, r3, r4, r6, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r2, r3, r4, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x4620d07c │ │ │ │ - blx 0xfe97e786 │ │ │ │ + stc2 2, cr15, [r4], #-20 @ 0xffffffec │ │ │ │ svcmi 0x0004f855 │ │ │ │ ldrtmi fp, [r9], -r4, asr #3 │ │ │ │ andcs r4, r2, #32, 12 @ 0x2000000 │ │ │ │ - blx 0x167e794 │ │ │ │ + blx 0xff67e794 │ │ │ │ @ instruction: 0x46044631 │ │ │ │ vadd.i8 d6, d8, d0 │ │ │ │ - stmdacs r0, {r0, r1, r2, r3, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r2, r3, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ stmdavs fp!, {r1, r5, r6, r7, ip, lr, pc} │ │ │ │ svceq 0x0000f1b8 │ │ │ │ rschi pc, lr, r0, asr #32 │ │ │ │ ldrmi r4, [r8], r0, lsr #12 │ │ │ │ - blx 0xfe37e7b6 │ │ │ │ + stc2 2, cr15, [ip], {5} │ │ │ │ svcmi 0x0004f855 │ │ │ │ mvnle r2, r0, lsl #24 │ │ │ │ svceq 0x0000f1b8 │ │ │ │ tstphi r2, r0 @ p-variant is OBSOLETE │ │ │ │ strtmi r2, [r1], -sl, lsl #4 │ │ │ │ vmax.s8 q2, q2, q0 │ │ │ │ - cdpne 12, 0, cr15, cr6, cr3, {5} │ │ │ │ + cdpne 13, 0, cr15, cr6, cr3, {1} │ │ │ │ strtmi sp, [r2], -ip, ror #26 │ │ │ │ andcs r2, r2, r1, lsl #2 │ │ │ │ strmi lr, [r7], #-2509 @ 0xfffff633 │ │ │ │ strmi lr, [r9], #-2509 @ 0xfffff633 │ │ │ │ - @ instruction: 0xff0af276 │ │ │ │ + @ instruction: 0xff8af276 │ │ │ │ vmull.p8 , d0, d5 │ │ │ │ @ instruction: 0xf11e8177 │ │ │ │ - strtmi pc, [r8], -r9, asr #27 │ │ │ │ - stc2 1, cr15, [r8, #120] @ 0x78 │ │ │ │ + strtmi pc, [r8], -r9, asr #28 │ │ │ │ + mcr2 1, 0, pc, cr8, cr14, {0} @ │ │ │ │ andscs sl, r0, #114688 @ 0x1c000 │ │ │ │ movwcs r4, #9768 @ 0x2628 │ │ │ │ @ instruction: 0xf8ad9408 │ │ │ │ blt 0x1d0e060 │ │ │ │ andscc pc, lr, sp, lsr #17 │ │ │ │ - ldc2 2, cr15, [lr, #-472] @ 0xfffffe28 │ │ │ │ + ldc2 2, cr15, [lr, #472] @ 0x1d8 │ │ │ │ vmlal.s8 q9, d0, d0 │ │ │ │ tstcs r1, fp, asr #2 │ │ │ │ vmax.s d20, d6, d24 │ │ │ │ - stmdacs r0, {r0, r1, r2, r5, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r2, r5, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ cmnphi r0, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ mulsvc r7, sp, r8 │ │ │ │ @ instruction: 0xf0002f00 │ │ │ │ strbmi r8, [r2], -r3, asr #1 │ │ │ │ ldrtmi r4, [r0], -r9, lsr #12 │ │ │ │ ldc2 7, cr15, [ip], {255} @ 0xff │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ vhadd.s8 q12, q8, q13 │ │ │ │ vsubw.s8 q8, q0, d8 │ │ │ │ ldmdavs r8, {r1, r4, r7, r8, r9} │ │ │ │ movwls r2, #768 @ 0x300 │ │ │ │ @ instruction: 0x4619461a │ │ │ │ ldc2l 7, cr15, [r0, #1020]! @ 0x3fc │ │ │ │ ands r2, r5, r1, lsl #8 │ │ │ │ - sbcscs pc, r0, #81788928 @ 0x4e00000 │ │ │ │ + rsccc pc, r0, #81788928 @ 0x4e00000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - biceq pc, r8, #64, 12 @ 0x4000000 │ │ │ │ + bicsne pc, r8, #64, 12 @ 0x4000000 │ │ │ │ teqpeq r4, #192, 4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf64e9200 │ │ │ │ - vmla.f d18, d0, d0[7] │ │ │ │ + vbic.i32 , #12 @ 0x0000000c │ │ │ │ strbmi r0, [r8], -lr, lsr #2 │ │ │ │ rscvc pc, r8, #1325400064 @ 0x4f000000 │ │ │ │ - @ instruction: 0xffb2f122 │ │ │ │ + @ instruction: 0xf832f123 │ │ │ │ vmax.s8 d4, d5, d16 │ │ │ │ - strcs pc, [r0], #-2855 @ 0xfffff4d9 │ │ │ │ + strcs pc, [r0], #-2983 @ 0xfffff459 │ │ │ │ vmin.s8 q2, , q0 │ │ │ │ - blmi 0x1f80d00 │ │ │ │ + blmi 0x1f80f00 │ │ │ │ blls 0x31c0e0 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xf0400300 │ │ │ │ strtmi r8, [r0], -r4, asr #2 │ │ │ │ tstcs r0, ip │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ - addeq pc, r8, pc, asr #4 │ │ │ │ + addsne pc, r8, pc, asr #4 │ │ │ │ eorseq pc, r0, r0, asr #5 │ │ │ │ - ldc2 2, cr15, [r8], #24 │ │ │ │ - msrvc (UNDEF: 96), sl │ │ │ │ + ldc2 2, cr15, [r8, #-24]! @ 0xffffffe8 │ │ │ │ + cmnpeq r0, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ teqpeq r0, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ strbmi r4, [r0], -r4, lsl #12 │ │ │ │ - stc2 2, cr15, [r8], {103} @ 0x67 │ │ │ │ + stc2 2, cr15, [r8, #-412] @ 0xfffffe64 │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ bl 0xfe862388 │ │ │ │ stcne 3, cr0, [r5], {8} │ │ │ │ @ instruction: 0xf0002c00 │ │ │ │ blcs 0x6240c │ │ │ │ ldrmi fp, [pc], -r8, lsr #31 │ │ │ │ strbmi sp, [r0], -r5, lsl #20 │ │ │ │ vcgt.s32 d25, d7, d3 │ │ │ │ - blls 0x140134 │ │ │ │ + blls 0x140334 │ │ │ │ ldmib r4, {r0, r1, r2, r9, sl, lr}^ │ │ │ │ ldmibne r0, {r0, r8, sp}^ │ │ │ │ @ instruction: 0xf0804288 │ │ │ │ stmdavs r0!, {r0, r2, r3, r5, r7, pc} │ │ │ │ movweq lr, #31496 @ 0x7b08 │ │ │ │ addsmi r4, r8, #16, 8 @ 0x10000000 │ │ │ │ stmibne r3, {r0, r1, r9, ip, lr, pc}^ │ │ │ │ vqrshl.s8 d20, d8, d16 │ │ │ │ ldrtmi r8, [sl], -sl, lsr #1 │ │ │ │ @ instruction: 0xf7ce4641 │ │ │ │ stmdavs r3!, {r1, r2, r3, r4, r5, fp, sp, lr, pc}^ │ │ │ │ ldrmi r2, [pc], #-512 @ 0x42108 │ │ │ │ rsbvs r6, r7, r3, lsr #16 │ │ │ │ @ instruction: 0xf11e55da │ │ │ │ - vqdmulh.s d31, d10, d21 │ │ │ │ - vmla.f d23, d0, d0[4] │ │ │ │ + @ instruction: 0xf64afba5 │ │ │ │ + vbic.i32 q8, #0 @ 0x00000000 │ │ │ │ @ instruction: 0x46020130 │ │ │ │ vmax.s8 d4, d7, d16 │ │ │ │ - @ instruction: 0x4628fc13 │ │ │ │ - @ instruction: 0xffeef266 │ │ │ │ + @ instruction: 0x4628fc93 │ │ │ │ + @ instruction: 0xf86ef267 │ │ │ │ ldmib r4, {r0, r1, r2, r9, sl, lr}^ │ │ │ │ stmiane r1, {r0, r9, ip, sp}^ │ │ │ │ rsbsle r4, sp, #268435465 @ 0x10000009 │ │ │ │ ldrmi r6, [r8], #-2080 @ 0xfffff7e0 │ │ │ │ addsmi r1, r8, #3850240 @ 0x3ac000 │ │ │ │ stmibne r3, {r0, r1, r9, ip, lr, pc}^ │ │ │ │ vqsub.s8 d20, d16, d13 │ │ │ │ strtmi r8, [r9], -r9, lsl #1 │ │ │ │ @ instruction: 0xf7ce463a │ │ │ │ stmdavs r3!, {r3, r4, fp, sp, lr, pc}^ │ │ │ │ ldrmi r2, [pc], #-512 @ 0x42154 │ │ │ │ rsbvs r6, r7, r3, lsr #16 │ │ │ │ stmdavs r0!, {r1, r3, r4, r6, r7, r8, sl, ip, lr} │ │ │ │ @ instruction: 0xf12e4649 │ │ │ │ - @ instruction: 0x4605fc95 │ │ │ │ + @ instruction: 0x4605fd15 │ │ │ │ tstcs r1, r0, lsr #12 │ │ │ │ - blx 0x67e984 │ │ │ │ + blx 0xfe67e984 │ │ │ │ @ instruction: 0xf6ff2d00 │ │ │ │ smlsldx sl, fp, ip, pc @ │ │ │ │ @ instruction: 0xf64e4648 │ │ │ │ - vsubl.s8 , d0, d16 │ │ │ │ + vmvn.i32 d20, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf64e022e │ │ │ │ - vmla.f d18, d0, d0[7] │ │ │ │ + vbic.i32 , #12 @ 0x0000000c │ │ │ │ stmib sp, {r1, r2, r3, r5, r8}^ │ │ │ │ @ instruction: 0xf6402300 │ │ │ │ - vqdmlal.s q8, d16, d0[2] │ │ │ │ + vrsra.s64 , q4, #64 │ │ │ │ vcge.s8 d16, d0, d20 │ │ │ │ @ instruction: 0xf12212d9 │ │ │ │ - @ instruction: 0xe763ff17 │ │ │ │ + @ instruction: 0xe763ff97 │ │ │ │ ldrbtcc pc, [r0], #1606 @ 0x646 @ │ │ │ │ ldreq pc, [r6], #704 @ 0x2c0 │ │ │ │ strls r4, [r6, -r0, asr #12] │ │ │ │ strbvs lr, [fp, #-2500] @ 0xfffff63c │ │ │ │ - @ instruction: 0xf948f204 │ │ │ │ + @ instruction: 0xf9c8f204 │ │ │ │ strmi r2, [r2], -r1, lsl #6 │ │ │ │ stmdage r6, {r8, r9, ip, pc} │ │ │ │ teqpcs r4, r4, asr #17 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf641463b │ │ │ │ vrshr.s64 d17, d1, #64 │ │ │ │ @ instruction: 0xf64e0204 │ │ │ │ - vsra.s64 , q4, #64 │ │ │ │ + vmla.f d20, d16, d0[6] │ │ │ │ @ instruction: 0xf120012e │ │ │ │ - ldr pc, [r3, -r7, asr #17]! │ │ │ │ + ldr pc, [r3, -r7, asr #18]! │ │ │ │ rscsvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf64e4648 │ │ │ │ - vbic.i32 q9, #12 @ 0x0000000c │ │ │ │ + vaddw.s8 , q8, d12 │ │ │ │ @ instruction: 0xf640012e │ │ │ │ - vqdmlal.s q8, d16, d0[2] │ │ │ │ + vrsra.s64 , q4, #64 │ │ │ │ tstls r0, r4, lsr r3 │ │ │ │ - msrcs (UNDEF: 108), lr │ │ │ │ + cmnpcc ip, lr, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - cdp2 1, 14, cr15, cr8, cr2, {1} │ │ │ │ + @ instruction: 0xff68f122 │ │ │ │ @ instruction: 0x4648e737 │ │ │ │ - adcscc pc, r0, #81788928 @ 0x4e00000 │ │ │ │ + sbcmi pc, r0, #81788928 @ 0x4e00000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - biceq pc, r8, #64, 12 @ 0x4000000 │ │ │ │ + bicsne pc, r8, #64, 12 @ 0x4000000 │ │ │ │ teqpeq r4, #192, 4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf64e9200 │ │ │ │ - vmla.f d18, d0, d0[7] │ │ │ │ + vbic.i32 , #12 @ 0x0000000c │ │ │ │ vrhadd.s8 d16, d0, d30 │ │ │ │ @ instruction: 0xf12212f3 │ │ │ │ - @ instruction: 0xe724fed5 │ │ │ │ + @ instruction: 0xe724ff55 │ │ │ │ strbmi r4, [r0], -r9, asr #12 │ │ │ │ - ldc2 1, cr15, [r2], #-184 @ 0xffffff48 │ │ │ │ + ldc2 1, cr15, [r2], #184 @ 0xb8 │ │ │ │ stccs 6, cr4, [r0], {5} │ │ │ │ @ instruction: 0xe799d09e │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ ldrmi r4, [r9], -sl, lsr #12 │ │ │ │ vmax.s8 d4, d6, d16 │ │ │ │ - str pc, [ip, r3, lsl #21] │ │ │ │ + str pc, [ip, r3, lsl #22] │ │ │ │ @ instruction: 0xf04f4642 │ │ │ │ @ instruction: 0x462031ff │ │ │ │ - blx 0x1f7ea64 │ │ │ │ + blx 0xfff7ea64 │ │ │ │ @ instruction: 0x463ae75f │ │ │ │ vmax.s32 q10, q3, │ │ │ │ - smmlsr r4, r8, r8, lr │ │ │ │ + @ instruction: 0xe754e978 │ │ │ │ ldrtmi r4, [sl], -r9, lsr #12 │ │ │ │ - ldm r2!, {r1, r2, r5, r6, r9, ip, sp, lr, pc}^ │ │ │ │ + ldmdb r2!, {r1, r2, r5, r6, r9, ip, sp, lr, pc}^ │ │ │ │ svclt 0x0000e775 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ @ instruction: 0x4641461a │ │ │ │ vmax.s8 d4, d6, d16 │ │ │ │ - @ instruction: 0xf11efbcb │ │ │ │ - vpmin.s8 , q5, │ │ │ │ - vmla.f d23, d0, d0[4] │ │ │ │ + @ instruction: 0xf11efc4b │ │ │ │ + @ instruction: 0xf64afaf3 │ │ │ │ + vbic.i32 q8, #0 @ 0x00000000 │ │ │ │ @ instruction: 0x46020130 │ │ │ │ vmax.s8 d4, d7, d16 │ │ │ │ - strtmi pc, [r9], -r1, ror #22 │ │ │ │ + strtmi pc, [r9], -r1, ror #23 │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ vmax.s8 d4, d6, d16 │ │ │ │ - @ instruction: 0xe762fbbb │ │ │ │ - @ instruction: 0xf8f2f23a │ │ │ │ + @ instruction: 0xe762fc3b │ │ │ │ + @ instruction: 0xf972f23a │ │ │ │ @ instruction: 0xf64e4602 │ │ │ │ - vbic.i32 , #3072 @ 0x00000c00 │ │ │ │ + vsubw.s8 q10, q8, d12 │ │ │ │ movwls r0, #4910 @ 0x132e │ │ │ │ blmi 0x6d3bc8 │ │ │ │ andls r6, r0, #1179648 @ 0x120000 │ │ │ │ rsbsne pc, pc, #64, 4 │ │ │ │ - msrcs (UNDEF: 108), lr │ │ │ │ + cmnpcc ip, lr, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - cdp2 1, 11, cr15, cr10, cr2, {1} │ │ │ │ + @ instruction: 0xff3af122 │ │ │ │ vmax.s d20, d0, d24 │ │ │ │ - @ instruction: 0xe6d2fa55 │ │ │ │ - @ instruction: 0xf8daf23a │ │ │ │ - msrcc SPSR_s, #81788928 @ 0x4e00000 │ │ │ │ + @ instruction: 0xe6d2fad5 │ │ │ │ + @ instruction: 0xf95af23a │ │ │ │ + cmnpmi r4, #81788928 @ p-variant is OBSOLETE @ 0x4e00000 │ │ │ │ msreq CPSR_fsx, #192, 4 │ │ │ │ @ instruction: 0xf64e9301 │ │ │ │ - vmla.f d18, d0, d0[7] │ │ │ │ + vbic.i32 , #12 @ 0x0000000c │ │ │ │ stmdavs r2, {r1, r2, r3, r5, r8} │ │ │ │ andls r4, r0, #72, 12 @ 0x4800000 │ │ │ │ rsbsne pc, r3, #64, 4 │ │ │ │ @ instruction: 0xf1224b0a │ │ │ │ - ldrt pc, [lr], r3, lsr #29 @ │ │ │ │ - @ instruction: 0xf8c6f23a │ │ │ │ + ldrt pc, [lr], r3, lsr #30 @ │ │ │ │ + @ instruction: 0xf946f23a │ │ │ │ @ instruction: 0xf64e4602 │ │ │ │ - vrsra.s64 d19, d4, #64 │ │ │ │ + vsubw.s8 q10, q8, d20 │ │ │ │ movwls r0, #4910 @ 0x132e │ │ │ │ blmi 0x153c20 │ │ │ │ andls r6, r0, #1179648 @ 0x120000 │ │ │ │ addne pc, r5, #64, 4 │ │ │ │ vaba.s q15, , q1 │ │ │ │ - svclt 0x0000fc61 │ │ │ │ - ldrsbteq r0, [r4], -r8 │ │ │ │ + svclt 0x0000fce1 │ │ │ │ + eorseq r0, r4, r8, ror #19 │ │ │ │ movcs pc, #72351744 @ 0x4500000 │ │ │ │ orrseq pc, r6, #192, 4 │ │ │ │ @ instruction: 0xb3ab781b │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb99528 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6460ff8 │ │ │ │ @ instruction: 0xf2c034f0 │ │ │ │ stmdavs r3!, {r1, r2, r4, r7, sl} │ │ │ │ blle 0x5ccf3c │ │ │ │ umullscc pc, r0, r4, r8 @ │ │ │ │ ldrdcs fp, [r1, -r3] │ │ │ │ orrseq pc, r8, #4, 2 │ │ │ │ strmi r2, [r8], -r0, lsl #4 │ │ │ │ - mcrr2 1, 1, pc, r8, cr14 @ │ │ │ │ + stc2l 1, cr15, [r8], {30} │ │ │ │ blle 0x48c354 │ │ │ │ @ instruction: 0xf8c42303 │ │ │ │ vqadd.s32 d19, d30, d4 │ │ │ │ - @ instruction: 0xf8c4fc0b │ │ │ │ + @ instruction: 0xf8c4fc8b │ │ │ │ @ instruction: 0xf11e00a0 │ │ │ │ - @ instruction: 0xf8c4f9fb │ │ │ │ + @ instruction: 0xf8c4fa7b │ │ │ │ andcs r0, r0, r4, lsr #1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ @ instruction: 0xf8c42306 │ │ │ │ mulcs r0, r4, r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @@ -51318,61 +51318,61 @@ │ │ │ │ @ instruction: 0xf8d4db2e │ │ │ │ @ instruction: 0x460e3094 │ │ │ │ @ instruction: 0xf0001c4a │ │ │ │ pkhtbmi r8, r1, r7, asr #1 │ │ │ │ @ instruction: 0xf0002b06 │ │ │ │ bllt 0xfe8a2780 │ │ │ │ @ instruction: 0x0098f8d4 │ │ │ │ - @ instruction: 0xf9baf270 │ │ │ │ + blx 0xefedb8 │ │ │ │ addpl pc, r0, #20971520 @ 0x1400000 │ │ │ │ blvs 0x513e4c │ │ │ │ @ instruction: 0xf0402b01 │ │ │ │ bvs 0xff5227ac │ │ │ │ ldrdcs pc, [r0], r4 @ │ │ │ │ addsmi r6, r1, #1638400 @ 0x190000 │ │ │ │ tstphi lr, r0, asr #32 @ p-variant is OBSOLETE │ │ │ │ stmdacs r0, {r3, r4, r8, fp, ip, sp, lr} │ │ │ │ rscshi pc, ip, r0 │ │ │ │ @ instruction: 0xa09cf8d4 │ │ │ │ - blx 0xfea7edde │ │ │ │ + stc2 2, cr15, [r8], #-440 @ 0xfffffe48 │ │ │ │ ldrdcc pc, [ip], -fp @ │ │ │ │ sub r6, r2, r8, lsl r0 │ │ │ │ vmin.s q10, q0, q0 │ │ │ │ - @ instruction: 0x4648f99d │ │ │ │ + @ instruction: 0x4648fa1d │ │ │ │ @ instruction: 0xf9e6f7ff │ │ │ │ ldmdavs sl, {r1, r3, r7, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r7, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ adcshi pc, fp, r0, asr #32 │ │ │ │ andcs fp, r0, r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0xf8d48ff0 │ │ │ │ vqadd.s64 d16, d16, d12 │ │ │ │ - @ instruction: 0xf505f985 │ │ │ │ + @ instruction: 0xf505fa05 │ │ │ │ movwcs r5, #4736 @ 0x1280 │ │ │ │ addscc pc, r4, r4, asr #17 │ │ │ │ @ instruction: 0xa098f8d4 │ │ │ │ @ instruction: 0xf8924693 │ │ │ │ stmib r4, {r2, r6, ip, sp}^ │ │ │ │ blcs 0x5bd1c │ │ │ │ addhi pc, r6, r0 │ │ │ │ @ instruction: 0xf0d46b57 │ │ │ │ - @ instruction: 0xf0d4faf3 │ │ │ │ - andls pc, r5, r7, ror #17 │ │ │ │ - blx 0x1cfee4a │ │ │ │ + @ instruction: 0xf0d4fb73 │ │ │ │ + andls pc, r5, r7, ror #18 │ │ │ │ + blx 0xffcfee4a │ │ │ │ @ instruction: 0xf11e4680 │ │ │ │ - bls 0x1c0a24 │ │ │ │ + bls 0x1c0c24 │ │ │ │ stmib sp, {r0, r1, r4, r5, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf64e8001 │ │ │ │ - vsra.s64 d20, d16, #64 │ │ │ │ + vmla.f d21, d16, d0[0] │ │ │ │ ldrtmi r0, [r8], -lr, lsr #2 │ │ │ │ vmax.s8 d9, d7, d0 │ │ │ │ - @ instruction: 0xf7fdfa19 │ │ │ │ + @ instruction: 0xf7fdfa99 │ │ │ │ movwcs pc, #2439 @ 0x987 @ │ │ │ │ subcc pc, r4, fp, lsl #17 │ │ │ │ movwcs r6, #4259 @ 0x10a3 │ │ │ │ @ instruction: 0xf8d4612b │ │ │ │ blcs 0x1ce714 │ │ │ │ sbchi pc, r3, r0, lsl #4 │ │ │ │ @ instruction: 0xf852a201 │ │ │ │ @@ -51384,124 +51384,124 @@ │ │ │ │ andeq r2, r4, r7, lsr #10 │ │ │ │ andeq r2, r4, r9, lsl #10 │ │ │ │ andeq r2, r4, r9, lsr #8 │ │ │ │ blcs 0x5c77c │ │ │ │ stmdavs r0!, {r2, r3, r6, r8, ip, lr, pc} │ │ │ │ @ instruction: 0xf10d2201 │ │ │ │ vorn d16, d2, d11 │ │ │ │ - stmdacs r1, {r0, r3, r5, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r1, {r0, r3, r5, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf89dd156 │ │ │ │ @ instruction: 0xf7fe001b │ │ │ │ ldrb pc, [r8, r9, ror #25] @ │ │ │ │ @ instruction: 0xf10d2201 │ │ │ │ @ instruction: 0x4650011b │ │ │ │ @ instruction: 0xf88d2365 │ │ │ │ vqadd.s64 d19, d2, d11 │ │ │ │ - stmdacs r1, {r0, r3, r4, r5, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r1, {r0, r3, r4, r5, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ movwcs sp, #24902 @ 0x6146 │ │ │ │ addscc pc, r4, r4, asr #17 │ │ │ │ andcs lr, r1, #52690944 @ 0x3240000 │ │ │ │ tstpeq fp, sp, lsl #2 @ p-variant is OBSOLETE │ │ │ │ cmncs r4, #80, 12 @ 0x5000000 │ │ │ │ andscc pc, fp, sp, lsl #17 │ │ │ │ - blx 0xafef06 │ │ │ │ + blx 0xfeafef06 │ │ │ │ teqle r7, r1, lsl #16 │ │ │ │ @ instruction: 0xf8c42300 │ │ │ │ @ instruction: 0xe7ba3094 │ │ │ │ @ instruction: 0xf10d2201 │ │ │ │ @ instruction: 0x4650011b │ │ │ │ - @ instruction: 0xf8fef272 │ │ │ │ + @ instruction: 0xf97ef272 │ │ │ │ @ instruction: 0xd12b2801 │ │ │ │ mulscc fp, sp, r8 │ │ │ │ rscle r2, r0, r4, ror #22 │ │ │ │ rscle r2, sp, r5, ror #22 │ │ │ │ @ instruction: 0xd12c2b61 │ │ │ │ addseq pc, r4, r4, asr #17 │ │ │ │ andcs lr, r1, #43778048 @ 0x29c0000 │ │ │ │ tstpeq fp, sp, lsl #2 @ p-variant is OBSOLETE │ │ │ │ cmncs r1, #80, 12 @ 0x5000000 │ │ │ │ andscc pc, fp, sp, lsl #17 │ │ │ │ - blx 0x27ef4a │ │ │ │ + blx 0xfe27ef4a │ │ │ │ tstle r5, r1, lsl #16 │ │ │ │ @ instruction: 0xf8c42303 │ │ │ │ @ instruction: 0xe7983094 │ │ │ │ vmin.s q10, q0, q0 │ │ │ │ - ldrb pc, [r1, -sp, ror #17] @ │ │ │ │ + ldrb pc, [r1, -sp, ror #18] @ │ │ │ │ @ instruction: 0xf43f2b06 │ │ │ │ blcs 0x12e2d8 │ │ │ │ @ instruction: 0xf8d4d12b │ │ │ │ vqadd.s64 d16, d16, d8 │ │ │ │ - @ instruction: 0xf8d4f8e3 │ │ │ │ + @ instruction: 0xf8d4f963 │ │ │ │ vqadd.s64 d16, d16, d12 │ │ │ │ - @ instruction: 0xe743f8df │ │ │ │ + smlsld pc, r3, pc, r9 @ │ │ │ │ vmin.s q10, q0, q0 │ │ │ │ - mcrcs 8, 0, pc, cr0, cr11, {6} @ │ │ │ │ + @ instruction: 0x2e00f95b │ │ │ │ svcge 0x003ef47f │ │ │ │ vaba.s d30, d7, d25 │ │ │ │ - andcs pc, r0, r7, lsl #22 │ │ │ │ - msrcs (UNDEF: 108), lr │ │ │ │ + andcs pc, r0, r7, lsl #23 │ │ │ │ + cmnpcc ip, lr, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ andls r4, r0, r6, lsr #22 │ │ │ │ rsbscs pc, sl, #64, 4 │ │ │ │ - @ instruction: 0xf9e6f20b │ │ │ │ - andsmi pc, ip, #81788928 @ 0x4e00000 │ │ │ │ + blx 0x19fee04 │ │ │ │ + eorpl pc, ip, #81788928 @ 0x4e00000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - msrcs (UNDEF: 108), lr │ │ │ │ + cmnpcc ip, lr, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ ldrtmi r9, [r0], -r0, lsl #4 │ │ │ │ vpadd.i8 d20, d0, d14 │ │ │ │ vqsub.s8 d2, d11, d29 │ │ │ │ - @ instruction: 0xf64ef9d7 │ │ │ │ - vmls.i d19, d16, d0[5] │ │ │ │ + @ instruction: 0xf64efa57 │ │ │ │ + @ instruction: 0xf2c044f4 │ │ │ │ @ instruction: 0xf64e042e │ │ │ │ - vmla.f d18, d0, d0[7] │ │ │ │ + vbic.i32 , #12 @ 0x0000000c │ │ │ │ blmi 0x642ac0 │ │ │ │ andvc pc, fp, #1325400064 @ 0x4f000000 │ │ │ │ strls r4, [r0], #-1632 @ 0xfffff9a0 │ │ │ │ - @ instruction: 0xf9c8f20b │ │ │ │ - strmi pc, [r8], #1614 @ 0x64e │ │ │ │ + blx 0x127ee40 │ │ │ │ + ldrpl pc, [r8], #1614 @ 0x64e │ │ │ │ strteq pc, [lr], #-704 @ 0xfffffd40 │ │ │ │ - msrcs (UNDEF: 108), lr │ │ │ │ + cmnpcc ip, lr, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xf44f4b10 │ │ │ │ strls r7, [r0], #-528 @ 0xfffffdf0 │ │ │ │ - @ instruction: 0xf9baf20b │ │ │ │ - submi pc, r0, #81788928 @ 0x4e00000 │ │ │ │ + blx 0xefee5c │ │ │ │ + subspl pc, r0, #81788928 @ 0x4e00000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - msrcs (UNDEF: 108), lr │ │ │ │ + cmnpcc ip, lr, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ ldrtmi r9, [r0], -r0, lsl #4 │ │ │ │ vqdmulh.s d20, d0, d8 │ │ │ │ vqsub.s8 d2, d11, d30 │ │ │ │ - andcs pc, r0, fp, lsr #19 │ │ │ │ - msrcs (UNDEF: 108), lr │ │ │ │ + andcs pc, r0, fp, lsr #20 │ │ │ │ + cmnpcc ip, lr, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xf44f4b03 │ │ │ │ andls r7, r0, r4, lsr #4 │ │ │ │ - @ instruction: 0xf9a0f20b │ │ │ │ + blx 0x87ee90 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r0, r4, ip, ror #17 │ │ │ │ + ldrshteq r0, [r4], -ip │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb99874 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf64e0ff0 │ │ │ │ - vsra.s64 q10, q4, #64 │ │ │ │ + vmla.f d21, d16, d0[6] │ │ │ │ vrhadd.s32 d16, d7, d30 │ │ │ │ - teqplt r0, pc @ @ p-variant is OBSOLETE │ │ │ │ + teqplt r0, pc, lsl sl @ p-variant is OBSOLETE │ │ │ │ mvnscc pc, #73400320 @ 0x4600000 │ │ │ │ orrseq pc, r6, #192, 4 │ │ │ │ @ instruction: 0xf8832201 │ │ │ │ blmi 0x88a8d8 │ │ │ │ ldrsbtgt pc, [r4], -r3 @ │ │ │ │ svceq 0x0000f1bc │ │ │ │ ldmib ip, {r0, r4, r5, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf10ee301 │ │ │ │ addsmi r0, sl, #-805306368 @ 0xd0000000 │ │ │ │ @ instruction: 0xf64ed21f │ │ │ │ - vqdmlal.s q10, d16, d0[6] │ │ │ │ + vrsra.s64 , q12, #64 │ │ │ │ @ instruction: 0xf8dc032e │ │ │ │ @ instruction: 0xf8dc2000 │ │ │ │ bl 0xd66c0 │ │ │ │ blgt 0x2036fc │ │ │ │ andeq pc, lr, r5, asr #16 │ │ │ │ @ instruction: 0xf04f6061 │ │ │ │ adcvs r0, r2, r0, lsl #2 │ │ │ │ @@ -51509,25 +51509,25 @@ │ │ │ │ movwcs lr, #2524 @ 0x9dc │ │ │ │ @ instruction: 0xf8cc330d │ │ │ │ ldrbpl r3, [r1], #4 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf64ebd70 │ │ │ │ - vmlal.s q10, d16, d0[6] │ │ │ │ + vrshr.s64 , q12, #64 │ │ │ │ pop {r1, r2, r3, r5, r9} │ │ │ │ movwcs r4, #53360 @ 0xd070 │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ vmax.s8 q2, q3, q8 │ │ │ │ - @ instruction: 0xf64eb81f │ │ │ │ - vmla.f d20, d16, d0[6] │ │ │ │ + @ instruction: 0xf64eb89f │ │ │ │ + vsra.s64 , q12, #64 │ │ │ │ pop {r1, r2, r3, r5, r8} │ │ │ │ andcs r4, sp, #112 @ 0x70 │ │ │ │ vmax.s8 q2, q3, q8 │ │ │ │ - svclt 0x0000b977 │ │ │ │ + svclt 0x0000b9f7 │ │ │ │ addseq r6, r6, r0, lsr #21 │ │ │ │ mvnscc pc, #73400320 @ 0x4600000 │ │ │ │ orrseq pc, r6, #192, 4 │ │ │ │ @ instruction: 0x2094f8d3 │ │ │ │ andle r2, r6, r1, lsl #20 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @@ -51541,15 +51541,15 @@ │ │ │ │ andcs sp, r0, r7 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8d3bd10 │ │ │ │ addmi r0, r8, #164 @ 0xa4 │ │ │ │ vand , q15, │ │ │ │ - vmov.i32 q9, #8 @ 0x00000008 │ │ │ │ + vmla.i d19, d0, d0[6] │ │ │ │ tstcs r2, lr, lsr #32 │ │ │ │ @ instruction: 0xf8c39201 │ │ │ │ @ instruction: 0xf7fc1094 │ │ │ │ stmdals r1, {r0, r2, r3, r5, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ svclt 0x0000e7e8 │ │ │ │ mvnscc pc, #73400320 @ 0x4600000 │ │ │ │ orrseq pc, r6, #192, 4 │ │ │ │ @@ -51562,33 +51562,33 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00f0f8cc │ │ │ │ ldrdne pc, [r0], r3 @ │ │ │ │ addmi fp, r1, #131 @ 0x83 │ │ │ │ stmib sp, {r0, r1, r4, ip, lr, pc}^ │ │ │ │ vhadd.s32 d19, d14, d0 │ │ │ │ - bls 0xc0f24 │ │ │ │ + bls 0xc1124 │ │ │ │ addmi r9, r2, #0, 22 │ │ │ │ andcs fp, r5, #8, 30 │ │ │ │ andcs sp, r0, sl │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ andcs fp, r4, #0, 26 │ │ │ │ - subscs pc, r8, lr, asr #4 │ │ │ │ + rsbcc pc, r8, lr, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ addscs pc, r4, r3, asr #17 │ │ │ │ blx 0xfed007e8 │ │ │ │ andlt r2, r3, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r0, #-0] │ │ │ │ - sbcmi pc, r8, r6, asr #4 │ │ │ │ + sbcspl pc, r8, r6, asr #4 │ │ │ │ eorseq pc, r1, r0, asr #5 │ │ │ │ blt 0xfe900808 │ │ │ │ eorvc pc, r8, #82837504 @ 0x4f00000 │ │ │ │ addscs pc, r6, #192, 4 │ │ │ │ mvnscc pc, #73400320 @ 0x4600000 │ │ │ │ orrseq pc, r6, #192, 4 │ │ │ │ ldmdavs r2, {r0, r8, sp} │ │ │ │ @@ -51600,17 +51600,17 @@ │ │ │ │ vrsra.s64 d18, d18, #64 │ │ │ │ ldmdahi fp, {r1, r2, r4, r7, r8, r9, sp} │ │ │ │ rscsle r2, r1, r0, lsl #22 │ │ │ │ @ instruction: 0x63a8f64f │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ ldreq r6, [fp], #-2075 @ 0xfffff7e5 │ │ │ │ @ instruction: 0xf64ed5ea │ │ │ │ - vshr.s64 q10, q12, #64 │ │ │ │ + vaddl.s8 q11, d0, d8 │ │ │ │ @ instruction: 0xf127002e │ │ │ │ - svclt 0x0000bb6b │ │ │ │ + svclt 0x0000bbeb │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfeb99a70 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vmax.f32 q8, q8, q12 │ │ │ │ vsubw.s8 q8, q0, d8 │ │ │ │ ldmdavs ip, {r1, r4, r7, r8, r9} │ │ │ │ @ instruction: 0xf64fb1c4 │ │ │ │ @@ -51619,15 +51619,15 @@ │ │ │ │ and r4, r2, r5, lsl #12 │ │ │ │ rsbsmi pc, r8, #212, 16 @ 0xd40000 │ │ │ │ @ instruction: 0xf8d4b174 │ │ │ │ stclpl 2, cr1, [fp], #-768 @ 0xfffffd00 │ │ │ │ mvnsle r2, r3, ror fp │ │ │ │ stmiblt r3!, {r0, r1, r4, r5, fp, sp, lr} │ │ │ │ @ instruction: 0x46206bf9 │ │ │ │ - @ instruction: 0xf8e2f0d4 │ │ │ │ + @ instruction: 0xf962f0d4 │ │ │ │ rsbsmi pc, r8, #212, 16 @ 0xd40000 │ │ │ │ mvnsle r2, r0, lsl #24 │ │ │ │ mvnscc pc, #73400320 @ 0x4600000 │ │ │ │ orrseq pc, r6, #192, 4 │ │ │ │ strtmi r2, [r0], -r1, lsl #4 │ │ │ │ swpcs r6, sl, [r0] │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @@ -51636,17 +51636,17 @@ │ │ │ │ vsubw.s8 q9, q8, d30 │ │ │ │ @ instruction: 0xf64f2396 │ │ │ │ vsubl.s8 q11, d16, d24 │ │ │ │ ldmdahi fp, {r1, r2, r4, r7, r9, sp} │ │ │ │ sbcsle r2, pc, r0, lsl #22 │ │ │ │ ldreq r6, [fp], #-2067 @ 0xfffff7ed │ │ │ │ @ instruction: 0xf64ed5dc │ │ │ │ - vaddl.s8 , d0, d20 │ │ │ │ + vmvn.i32 d22, #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf127002e │ │ │ │ - ldrb pc, [r5, r3, lsr #22] @ │ │ │ │ + ldrb pc, [r5, r3, lsr #23] @ │ │ │ │ addseq r6, r6, r0, lsr #21 │ │ │ │ @ instruction: 0x4611b510 │ │ │ │ vmlavs.f64 d9, d2, d3 │ │ │ │ mulsgt r0, sp, r8 │ │ │ │ ldrd pc, [r8], #-130 @ 0xffffff7e @ │ │ │ │ @ instruction: 0xf8cd9a02 │ │ │ │ @ instruction: 0xf1bec008 │ │ │ │ @@ -51747,25 +51747,25 @@ │ │ │ │ ldmdbvs fp, {r2, r3, r7, r8, r9} │ │ │ │ @ instruction: 0x07db40d3 │ │ │ │ ldrlt sp, [r0, #-1310]! @ 0xfffffae2 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ strmi fp, [r5], -r3, lsl #1 │ │ │ │ - subpl pc, ip, lr, asr #12 │ │ │ │ + subsvs pc, ip, lr, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - ldc2 2, cr15, [lr, #12] │ │ │ │ - @ instruction: 0xf0d34604 │ │ │ │ - movwcs pc, #4057 @ 0xfd9 @ │ │ │ │ + cdp2 2, 1, cr15, cr14, cr3, {0} │ │ │ │ + @ instruction: 0xf0d44604 │ │ │ │ + movwcs pc, #2137 @ 0x859 @ │ │ │ │ strtmi r4, [r2], -r1, lsl #12 │ │ │ │ movwls r4, #1576 @ 0x628 │ │ │ │ @ instruction: 0xf8aaf7ff │ │ │ │ andlt r4, r3, r0, lsr #12 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ - stcllt 1, cr15, [lr, #-1008] @ 0xfffffc10 │ │ │ │ + stcllt 1, cr15, [lr, #1008] @ 0x3f0 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ mvnscc pc, #73400320 @ 0x4600000 │ │ │ │ orrseq pc, r6, #192, 4 │ │ │ │ stmdblt r2!, {r1, r3, r4, r8, r9, fp, ip, sp, lr}^ │ │ │ │ @@ -51776,25 +51776,25 @@ │ │ │ │ ldmdbvs fp, {r2, r3, r7, r8, r9} │ │ │ │ @ instruction: 0x07db40d3 │ │ │ │ ldrlt sp, [r0, #-1310]! @ 0xfffffae2 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ strmi fp, [r5], -r3, lsl #1 │ │ │ │ - rsbpl pc, r0, lr, asr #12 │ │ │ │ + rsbsvs pc, r0, lr, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - stc2l 2, cr15, [r4, #-12]! │ │ │ │ - @ instruction: 0xf0d34604 │ │ │ │ - movwcs pc, #3999 @ 0xf9f @ │ │ │ │ + stc2l 2, cr15, [r4, #12]! │ │ │ │ + @ instruction: 0xf0d44604 │ │ │ │ + movwcs pc, #2079 @ 0x81f @ │ │ │ │ strtmi r4, [r2], -r1, lsl #12 │ │ │ │ movwls r4, #1576 @ 0x628 │ │ │ │ @ instruction: 0xf870f7ff │ │ │ │ andlt r4, r3, r0, lsr #12 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ - ldclt 1, cr15, [r4, #-1008] @ 0xfffffc10 │ │ │ │ + ldclt 1, cr15, [r4, #1008] @ 0x3f0 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb99d60 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @@ -51807,50 +51807,50 @@ │ │ │ │ bcs 0xc60be8 │ │ │ │ ldmdavc r9, {r0, r8, ip, lr, pc}^ │ │ │ │ bcs 0xcaf94c │ │ │ │ ldmdavc sl, {r2, r3, r4, ip, lr, pc} │ │ │ │ tstle r2, r1, lsr sl │ │ │ │ bcs 0xf20cfc │ │ │ │ vqadd.s8 d29, d14, d23 │ │ │ │ - vmov.i32 q10, #4 @ 0x00000004 │ │ │ │ + vmla.i d21, d0, d0[5] │ │ │ │ @ instruction: 0xf7fc002e │ │ │ │ blmi 0xf00f18 │ │ │ │ blls 0x99cc10 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ cmnle fp, r0, lsl #6 │ │ │ │ andcs fp, r0, r6, lsr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ bcs 0x60d30 │ │ │ │ @ instruction: 0xf646d1df │ │ │ │ vrsra.s64 , q8, #64 │ │ │ │ vcge.s8 d16, d30, d6 │ │ │ │ - vmov.i32 q9, #8 @ 0x00000008 │ │ │ │ + vmla.i d19, d0, d0[6] │ │ │ │ andcs r0, r1, #46 @ 0x2e │ │ │ │ @ instruction: 0xf7fc731a │ │ │ │ @ instruction: 0xe7def8bd │ │ │ │ mvnscc pc, #73400320 @ 0x4600000 │ │ │ │ orrseq pc, r6, #192, 4 │ │ │ │ @ instruction: 0xf1032280 │ │ │ │ tstvc r9, #16 │ │ │ │ - ldc 2, cr15, [r6, #404]! @ 0x194 │ │ │ │ - subscs pc, r8, lr, asr #4 │ │ │ │ + cdp 2, 3, cr15, cr6, cr5, {3} │ │ │ │ + rsbcc pc, r8, lr, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf8acf7fc │ │ │ │ addcs lr, r0, #53739520 @ 0x3340000 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ vcgt.s32 d25, d5, d1 │ │ │ │ - blls 0xbe2bc │ │ │ │ + blls 0xbe4bc │ │ │ │ ldcne 4, cr2, [r8], {0} │ │ │ │ blge 0x10b45c │ │ │ │ tsteq r2, sp, lsl #22 │ │ │ │ @ instruction: 0xf11c9004 │ │ │ │ - stmdacs r0, {r0, r2, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r2, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ stmdals r4, {r0, r2, r4, r5, r7, r8, ip, lr, pc} │ │ │ │ bcs 0x60c38 │ │ │ │ bcs 0xf32894 │ │ │ │ blls 0x1372f4 │ │ │ │ svcvs 0x0080f5b3 │ │ │ │ strcs fp, [r1], #-3880 @ 0xfffff0d8 │ │ │ │ b 0x1437478 │ │ │ │ @@ -51864,116 +51864,116 @@ │ │ │ │ ldrb r3, [r9, r1] │ │ │ │ rscscc pc, r0, r6, asr #12 │ │ │ │ addseq pc, r6, r0, asr #5 │ │ │ │ stmdblt r4!, {r2, r8, r9, ip, sp, lr} │ │ │ │ stmdbge r5, {r7, r9, sp} │ │ │ │ @ instruction: 0xf7cd3010 │ │ │ │ vpmax.s8 d30, d30, d2 │ │ │ │ - vmov.i32 q9, #8 @ 0x00000008 │ │ │ │ + vmla.i d19, d0, d0[6] │ │ │ │ @ instruction: 0xf7fc002e │ │ │ │ str pc, [ip, fp, ror #16] │ │ │ │ - @ instruction: 0xffa2f276 │ │ │ │ + @ instruction: 0xf822f277 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb99e98 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdavs r2, {r3, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ mvnscc pc, #73400320 @ 0x4600000 │ │ │ │ orrseq pc, r6, #192, 4 │ │ │ │ ldmdavs r4, {r0, r1, r7, ip, sp, pc} │ │ │ │ @ instruction: 0xf8d36912 │ │ │ │ stmiane r0!, {r3, r5, r8, ip} │ │ │ │ ldmdale sl, {r3, r7, r9, lr} │ │ │ │ @ instruction: 0xf64b4d11 │ │ │ │ - vaddw.s8 , q0, d4 │ │ │ │ + vorr.i32 d18, #4 @ 0x00000004 │ │ │ │ stmib sp, {r0, r1, r4, r5, r8}^ │ │ │ │ blvs 0x1a4b8c8 │ │ │ │ - cdp2 2, 2, cr15, cr0, cr5, {0} │ │ │ │ + cdp2 2, 10, cr15, cr0, cr5, {0} │ │ │ │ blvs 0x1a698d4 │ │ │ │ @ instruction: 0x01a8f103 │ │ │ │ strtmi r9, [r1], #-2560 @ 0xfffff600 │ │ │ │ ldc2l 7, cr15, [sl, #-1008]! @ 0xfffffc10 │ │ │ │ andcs r6, r1, #109568 @ 0x1ac00 │ │ │ │ ldrdeq lr, [r0, -r3] │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fb4030 │ │ │ │ @ instruction: 0xf64ebf41 │ │ │ │ - vmvn.i32 , #4 @ 0x00000004 │ │ │ │ + vaddl.s8 q11, d16, d4 │ │ │ │ andlt r0, r3, lr, lsr #32 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ stmdalt lr!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ addseq r6, r6, r0, lsr #21 │ │ │ │ - tstpne r0, r0, asr #12 @ p-variant is OBSOLETE │ │ │ │ + tstpcs r0, r0, asr #12 @ p-variant is OBSOLETE │ │ │ │ teqpeq r4, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf0fc2201 │ │ │ │ - svclt 0x0000be47 │ │ │ │ + svclt 0x0000bec7 │ │ │ │ svclt 0x00004770 │ │ │ │ svclt 0x00004770 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb99f24 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ movtcs r4, #56348 @ 0xdc1c │ │ │ │ - eorvs pc, r0, #-805306364 @ 0xd0000004 │ │ │ │ + eorsvc pc, r0, #-805306364 @ 0xd0000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - msreq R12_fiq, ip │ │ │ │ + teqpne ip, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ teqpeq r3, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ strmi r9, [r5], -r0, lsl #8 │ │ │ │ - blx 0x107f14c │ │ │ │ - blx 0xffb7f140 │ │ │ │ + blx 0xff07f14c │ │ │ │ + blx 0x1b7f142 │ │ │ │ movtcs fp, #53632 @ 0xd180 │ │ │ │ strls r4, [r0], #-1576 @ 0xfffff9d8 │ │ │ │ - eorvs pc, r0, #-805306364 @ 0xd0000004 │ │ │ │ + eorsvc pc, r0, #-805306364 @ 0xd0000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - msreq R12_fiq, ip │ │ │ │ + teqpne ip, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ teqpeq r3, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ - blx 0xc7f16c │ │ │ │ - blx 0xff77f160 │ │ │ │ + blx 0xfec7f16c │ │ │ │ + blx 0x177f162 │ │ │ │ cmplt fp, r3, lsl #18 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - cmnppl r8, lr, asr #12 @ p-variant is OBSOLETE │ │ │ │ + orrvs pc, r8, lr, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - addpl pc, ip, lr, asr #12 │ │ │ │ + addsvs pc, ip, lr, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ movweq pc, #33028 @ 0x8104 @ │ │ │ │ vhsub.s8 d18, d1, d26 │ │ │ │ - svclt 0x0000ff5b │ │ │ │ - eorseq r0, r4, r0, lsr r9 │ │ │ │ + svclt 0x0000ffdb │ │ │ │ + eorseq r0, r4, r0, asr #20 │ │ │ │ svclt 0x00004770 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb99fb0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf1030ff8 │ │ │ │ - @ instruction: 0xf64dfa07 │ │ │ │ - vsra.s64 d19, d4, #64 │ │ │ │ + @ instruction: 0xf64dfa87 │ │ │ │ + vaddw.s8 q10, q8, d20 │ │ │ │ @ instruction: 0xf0ff012e │ │ │ │ - @ instruction: 0xf64eff33 │ │ │ │ - vsra.s64 , q10, #64 │ │ │ │ + @ instruction: 0xf64effb3 │ │ │ │ + vaddw.s8 , q0, d4 │ │ │ │ pop {r1, r2, r3, r5, r8} │ │ │ │ @ instruction: 0xf0ff4008 │ │ │ │ - svclt 0x0000bf2b │ │ │ │ + svclt 0x0000bfab │ │ │ │ andcs fp, r1, r0, lsr r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb99ff0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6400ff8 │ │ │ │ - vorr.i32 , #0 @ 0x00000000 │ │ │ │ + vqdmlal.s q9, d0, d0[4] │ │ │ │ @ instruction: 0xf64e0334 │ │ │ │ - vaddw.s8 q11, q0, d0 │ │ │ │ + vorr.i32 d23, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf64e012e │ │ │ │ - vmov.i32 d22, #4 @ 0x00000004 │ │ │ │ + vaddl.s8 , d0, d20 │ │ │ │ andcs r0, lr, #46 @ 0x2e │ │ │ │ - @ instruction: 0xff20f241 │ │ │ │ + @ instruction: 0xffa0f241 │ │ │ │ ldrbmi r2, [r0, -r0]! │ │ │ │ andeq r0, r0, r0 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ strmi r6, [r2], r9, lsl #16 │ │ │ │ ldrd pc, [r0], -r2 │ │ │ │ @ instruction: 0xf8de6a0e │ │ │ │ @@ -52012,20 +52012,20 @@ │ │ │ │ strmi fp, [r8], r5, lsl #1 │ │ │ │ @ instruction: 0x46054617 │ │ │ │ ldrbne r2, [r3, r0, lsl #12] │ │ │ │ stmdbls r3, {r0, r1, r8, r9, ip, pc} │ │ │ │ b 0x14147cc │ │ │ │ @ instruction: 0xf10573e8 │ │ │ │ strls r0, [r0, -r8, asr #32] │ │ │ │ - @ instruction: 0xf12b9101 │ │ │ │ - strmi pc, [r3], sp, ror #31 │ │ │ │ + @ instruction: 0xf12c9101 │ │ │ │ + strmi pc, [r3], sp, ror #16 │ │ │ │ bvs 0xff12fb98 │ │ │ │ cmppeq r8, r5, lsl #2 @ p-variant is OBSOLETE │ │ │ │ ldrdls pc, [r0], -r3 @ │ │ │ │ - stc2l 1, cr15, [ip, #172]! @ 0xac │ │ │ │ + cdp2 1, 6, cr15, cr12, cr11, {1} │ │ │ │ ldrdcc pc, [r8], -r9 │ │ │ │ mulsle r0, fp, r5 │ │ │ │ bvs 0xfe714754 │ │ │ │ @ instruction: 0xd1fb459b │ │ │ │ ldrdcc pc, [r8], -fp @ │ │ │ │ cmnlt fp, fp, lsl #5 │ │ │ │ eorvs pc, r8, fp, asr #17 │ │ │ │ @@ -52086,15 +52086,15 @@ │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ ldrdeq lr, [r2, -r2] │ │ │ │ smlabteq r4, r3, r9, lr │ │ │ │ ldmib r2, {r0, r8, r9, ip, pc}^ │ │ │ │ stmib r3, {r1, r8}^ │ │ │ │ ldmib r2, {r1, r2, r8}^ │ │ │ │ vrhadd.s d0, d7, d2 │ │ │ │ - @ instruction: 0xf04fff5b │ │ │ │ + @ instruction: 0xf04fffdb │ │ │ │ @ instruction: 0xf1b04200 │ │ │ │ blls 0x84080 │ │ │ │ smlawteq r0, r0, r1, pc @ │ │ │ │ blx 0x10f2d68 │ │ │ │ blx 0x10001c │ │ │ │ svclt 0x0058f101 │ │ │ │ tstmi r2, r1, lsr #6 │ │ │ │ @@ -52170,21 +52170,21 @@ │ │ │ │ andsmi r4, r9, r0, lsl r0 │ │ │ │ svclt 0x00144308 │ │ │ │ andcs r2, r0, r1 │ │ │ │ addmi lr, r2, #47710208 @ 0x2d80000 │ │ │ │ svclt 0x0034418b │ │ │ │ andcs r2, r0, r1 │ │ │ │ @ instruction: 0x2000e7b0 │ │ │ │ - msrne SPSR_f, #64, 12 @ 0x4000000 │ │ │ │ + cmnpcs r8, #64, 12 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ teqpeq r4, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - tstpvs ip, lr, asr #12 @ p-variant is OBSOLETE │ │ │ │ + msrvc R12_fiq, lr │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ vqsub.s8 d2, d26, d10 │ │ │ │ - svclt 0x0000fc23 │ │ │ │ + svclt 0x0000fca3 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb9a368 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vldr , [pc, #288] @ 0x43290 │ │ │ │ addlt r7, r9, fp, lsr #23 │ │ │ │ blmi 0xfeb149ec │ │ │ │ stceq 1, cr15, [r7], {160} @ 0xa0 │ │ │ │ @@ -52246,19 +52246,19 @@ │ │ │ │ rsbeq r0, r8, r8, rrx │ │ │ │ adceq r0, pc, r8, rrx │ │ │ │ addeq r0, r3, sp, lsl #1 │ │ │ │ addeq r0, r8, sl, lsr #1 │ │ │ │ umullseq r0, r5, ip, r0 │ │ │ │ addseq r0, r2, r3, lsr #1 │ │ │ │ @ instruction: 0xf64e2000 │ │ │ │ - vorr.i32 d22, #12 @ 0x0000000c │ │ │ │ + vaddw.s8 , q0, d28 │ │ │ │ blmi 0x1b03734 │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ vhsub.s8 q1, q5, │ │ │ │ - ldrmi pc, [r0], -pc, lsl #23 │ │ │ │ + ldrmi pc, [r0], -pc, lsl #24 │ │ │ │ blmi 0x19cb68c │ │ │ │ blls 0x21d2f8 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xf0400300 │ │ │ │ ldrdlt r8, [r9], -r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -52285,15 +52285,15 @@ │ │ │ │ andeq lr, lr, r2, lsr #20 │ │ │ │ tsteq r7, r5, lsr #20 │ │ │ │ b 0xfd214 │ │ │ │ b 0x18333c │ │ │ │ strb r0, [r0, r7, lsl #2] │ │ │ │ stmdbcs r0, {r4, r9, sl, lr} │ │ │ │ cmpphi r5, r0, asr #32 @ p-variant is OBSOLETE │ │ │ │ - ldc2 2, cr15, [r4, #220] @ 0xdc │ │ │ │ + mrc2 2, 0, pc, cr4, cr7, {1} │ │ │ │ ldr r1, [r8, r1, asr #15]! │ │ │ │ @ instruction: 0xf0002900 │ │ │ │ b 0x14e37f8 │ │ │ │ @ instruction: 0xf0000305 │ │ │ │ blx 0xfeda3804 │ │ │ │ stccs 0, cr15, [r0, #-532] @ 0xfffffdec │ │ │ │ blx 0xfecf79e0 │ │ │ │ @@ -52305,15 +52305,15 @@ │ │ │ │ stmdbcs r0, {r0, r5, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ msrhi SPSR_sx, r0 │ │ │ │ tsteq r7, lr, asr sl │ │ │ │ @ instruction: 0x463b4672 │ │ │ │ andcs fp, r1, #4, 30 │ │ │ │ strtmi r2, [r0], -r0, lsl #6 │ │ │ │ vmax.s d4, d7, d25 │ │ │ │ - ldr pc, [r2, r5, asr #26] │ │ │ │ + ldr pc, [r2, r5, asr #27] │ │ │ │ vqrdmulh.s d15, d7, d2 │ │ │ │ smlatbeq lr, r2, fp, pc @ │ │ │ │ movwcc pc, #23310 @ 0x5b0e @ │ │ │ │ usada8 sl, r9, r4, r4 │ │ │ │ @ instruction: 0xf00eba10 │ │ │ │ stmdbcs r0, {r2, r8} │ │ │ │ strb sp, [r9, r5, lsl #1] │ │ │ │ @@ -52354,15 +52354,15 @@ │ │ │ │ blx 0x11b317c │ │ │ │ tstpmi r0, #536870912 @ p-variant is OBSOLETE @ 0x20000000 │ │ │ │ @ instruction: 0xf101fa45 │ │ │ │ svclt 0x0000e739 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r0, r4, r4, lsl #19 │ │ │ │ + mlaseq r4, r4, sl, r0 │ │ │ │ andseq pc, pc, lr │ │ │ │ @ instruction: 0xf000fa62 │ │ │ │ @ instruction: 0xf43f2900 │ │ │ │ @ instruction: 0xf00eaf28 │ │ │ │ @ instruction: 0xf1ce0e3f │ │ │ │ @ instruction: 0xf1ae0120 │ │ │ │ @ instruction: 0xf1ce0220 │ │ │ │ @@ -52385,15 +52385,15 @@ │ │ │ │ bl 0x19834c4 │ │ │ │ ldrbt r0, [ip], r7, lsl #2 │ │ │ │ @ instruction: 0xf0002900 │ │ │ │ @ instruction: 0x467280b6 │ │ │ │ b 0x17d4d88 │ │ │ │ andle r0, r3, r7, lsl #2 │ │ │ │ strtmi r4, [r9], -r0, lsr #12 │ │ │ │ - mrrc2 2, 3, pc, r2, cr7 @ │ │ │ │ + ldc2l 2, cr15, [r2], {55} @ 0x37 │ │ │ │ @ instruction: 0x46194610 │ │ │ │ stmdbcs r0, {r0, r2, r3, r5, r6, r7, r9, sl, sp, lr, pc} │ │ │ │ adchi pc, r0, r0 │ │ │ │ cdpeq 0, 3, cr15, cr15, cr14, {0} │ │ │ │ eoreq pc, r0, lr, lsr #3 │ │ │ │ eoreq pc, r0, #-2147483597 @ 0x80000033 │ │ │ │ smlabteq r0, lr, r1, pc @ │ │ │ │ @@ -52414,15 +52414,15 @@ │ │ │ │ strb r0, [r4], r0 │ │ │ │ rsble r2, sp, r0, lsl #18 │ │ │ │ tsteq r7, lr, asr sl │ │ │ │ @ instruction: 0x463b4672 │ │ │ │ andcs fp, r1, #4, 30 │ │ │ │ strtmi r2, [r0], -r0, lsl #6 │ │ │ │ vmax.s d4, d7, d25 │ │ │ │ - strb pc, [r5, r9, ror #24] @ │ │ │ │ + strb pc, [r5, r9, ror #25] @ │ │ │ │ tstcs r0, r8, lsr #12 │ │ │ │ subsmi lr, r0, #187695104 @ 0xb300000 │ │ │ │ cmpeq r5, r5, ror #22 │ │ │ │ stmdbcs r0, {r0, r1, r2, r3, r5, r7, r9, sl, sp, lr, pc} │ │ │ │ blx 0xfe977a46 │ │ │ │ strt r4, [sl], lr │ │ │ │ teqle r6, r0, lsl #18 │ │ │ │ @@ -52431,15 +52431,15 @@ │ │ │ │ suble r2, r4, r0, lsl #18 │ │ │ │ movweq lr, #31326 @ 0x7a5e │ │ │ │ ldrmi fp, [r0], -r4, lsl #30 │ │ │ │ @ instruction: 0xf43f4629 │ │ │ │ @ instruction: 0x4672ae9c │ │ │ │ @ instruction: 0x4620463b │ │ │ │ vmax.s d4, d7, d25 │ │ │ │ - @ instruction: 0xe694fbf7 │ │ │ │ + @ instruction: 0xe694fc77 │ │ │ │ @ instruction: 0xf00eba50 │ │ │ │ stmiblt r1!, {r2, r8}^ │ │ │ │ str fp, [lr], r0, lsl #5 │ │ │ │ bfine r4, r0, #12, #6 │ │ │ │ stmdbcs r0, {r0, r1, r3, r7, r9, sl, sp, lr, pc} │ │ │ │ b 0x14f76dc │ │ │ │ andle r0, fp, r5, lsl #6 │ │ │ │ @@ -52447,57 +52447,57 @@ │ │ │ │ @ instruction: 0xf0a2fa92 │ │ │ │ @ instruction: 0xf080fab0 │ │ │ │ blx 0xfecfcf84 │ │ │ │ bcs 0x7f798 │ │ │ │ mrcge 4, 3, APSR_nzcv, cr11, cr15, {3} │ │ │ │ @ instruction: 0x46394670 │ │ │ │ @ instruction: 0x4629e677 │ │ │ │ - stc2l 2, cr15, [r2], #-220 @ 0xffffff24 │ │ │ │ + stc2l 2, cr15, [r2], #220 @ 0xdc │ │ │ │ andlt lr, r0, #184, 12 @ 0xb800000 │ │ │ │ stmdbge r4, {r1, r2, r4, r5, r7, r9, sl, sp, lr, pc} │ │ │ │ strtmi sl, [fp], -r2, lsl #16 │ │ │ │ str lr, [r0, -sp, asr #19] │ │ │ │ - mrc2 1, 3, pc, cr10, cr15, {0} │ │ │ │ + mrc2 1, 7, pc, cr10, cr15, {0} │ │ │ │ ldrdeq lr, [r4, -sp] │ │ │ │ stmdbge r4, {r0, r1, r2, r5, r6, r9, sl, sp, lr, pc} │ │ │ │ strtmi sl, [fp], -r2, lsl #16 │ │ │ │ str lr, [r0, -sp, asr #19] │ │ │ │ - mcr2 1, 2, pc, cr0, cr15, {0} @ │ │ │ │ + mcr2 1, 6, pc, cr0, cr15, {0} @ │ │ │ │ ldrdeq lr, [r4, -sp] │ │ │ │ @ instruction: 0x4610e65d │ │ │ │ svceq 0x0000f1be │ │ │ │ mrcge 4, 4, APSR_nzcv, cr14, cr15, {1} │ │ │ │ - vmin.s q2, q3, │ │ │ │ - @ instruction: 0xe699ff97 │ │ │ │ + vmin.s q2, , │ │ │ │ + @ instruction: 0xe699f817 │ │ │ │ @ instruction: 0x46104671 │ │ │ │ svclt 0x00382901 │ │ │ │ - vrhadd.s d2, d6, d1 │ │ │ │ - strmi pc, [r8], -r1, lsl #31 │ │ │ │ + vrhadd.s d2, d7, d1 │ │ │ │ + strmi pc, [r8], -r1, lsl #16 │ │ │ │ @ instruction: 0xe64a4631 │ │ │ │ andseq pc, pc, lr │ │ │ │ eoreq pc, r0, r0, asr #3 │ │ │ │ @ instruction: 0xf000fa62 │ │ │ │ ldrbtmi lr, [r0], -r3, asr #12 │ │ │ │ @ instruction: 0xf1be4671 │ │ │ │ @ instruction: 0xf43f0f00 │ │ │ │ @ instruction: 0x4610ae3e │ │ │ │ - @ instruction: 0xf8c6f237 │ │ │ │ + @ instruction: 0xf946f237 │ │ │ │ ldrbt r4, [sp], -r8, lsl #12 │ │ │ │ @ instruction: 0x46104671 │ │ │ │ svclt 0x00382901 │ │ │ │ vrhadd.s d2, d6, d1 │ │ │ │ - @ instruction: 0x4631fe37 │ │ │ │ + @ instruction: 0x4631feb7 │ │ │ │ bcs 0x7cee8 │ │ │ │ blx 0xfe4f78f8 │ │ │ │ blx 0xfec7f8bc │ │ │ │ strt pc, [r8], -r0, lsl #1 │ │ │ │ @ instruction: 0xf0a5fa95 │ │ │ │ @ instruction: 0xf080fab0 │ │ │ │ strt r3, [r1], -r0, lsr #32 │ │ │ │ - blx 0xff180020 │ │ │ │ + blx 0x1180022 │ │ │ │ stmdale r3!, {r0, r1, r2, r3, fp, sp} │ │ │ │ vhsub.s8 d18, d4, d1 │ │ │ │ blx 0xdbb64 │ │ │ │ andmi pc, fp, #0, 6 │ │ │ │ @ instruction: 0xf648d115 │ │ │ │ andmi r1, fp, #136, 2 @ 0x22 │ │ │ │ @ instruction: 0xf413d10a │ │ │ │ @@ -52514,31 +52514,31 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeb9a89c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ @ instruction: 0xf64e2000 │ │ │ │ - vorr.i32 d22, #12 @ 0x0000000c │ │ │ │ + vaddw.s8 , q0, d28 │ │ │ │ blmi 0x103b68 │ │ │ │ adcscs pc, r3, #64, 4 │ │ │ │ vhadd.s8 d9, d10, d0 │ │ │ │ - svclt 0x0000f975 │ │ │ │ - mlaseq r4, ip, r9, r0 │ │ │ │ + svclt 0x0000f9f5 │ │ │ │ + eorseq r0, r4, ip, lsr #21 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeb9a8c8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ @ instruction: 0xf64e2000 │ │ │ │ - vorr.i32 d22, #12 @ 0x0000000c │ │ │ │ + vaddw.s8 , q0, d28 │ │ │ │ blmi 0x103b94 │ │ │ │ addmi pc, r9, #64, 4 │ │ │ │ vhadd.s8 d9, d10, d0 │ │ │ │ - svclt 0x0000f95f │ │ │ │ - ldrhteq r0, [r4], -r8 │ │ │ │ + svclt 0x0000f9df │ │ │ │ + eorseq r0, r4, r8, asr #21 │ │ │ │ vnmls.f64 d4, d13, d27 │ │ │ │ @ instruction: 0xf646cf70 │ │ │ │ vsubl.s8 q11, d0, d20 │ │ │ │ ldrbtmi r2, [fp], #-662 @ 0xfffffd6a │ │ │ │ ldmdavs r2, {r0, r1, r3, r4, fp, sp, lr} │ │ │ │ andcc pc, r3, ip, asr r8 @ │ │ │ │ stmibvs sl, {r0, r1, r4, sl, lr}^ │ │ │ │ @@ -52569,22 +52569,22 @@ │ │ │ │ mcrrne 11, 9, fp, sl, cr11 │ │ │ │ bllt 0xfe68176c │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeb9a978 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ @ instruction: 0xf64e2000 │ │ │ │ - vorr.i32 d22, #12 @ 0x0000000c │ │ │ │ + vaddw.s8 , q0, d28 │ │ │ │ blmi 0x183c44 │ │ │ │ sbcscc pc, ip, #64, 12 @ 0x4000000 │ │ │ │ vhadd.s8 d9, d10, d0 │ │ │ │ - strmi pc, [sl], -r7, lsl #18 │ │ │ │ + strmi pc, [sl], -r7, lsl #19 │ │ │ │ svclt 0x0000e7e2 │ │ │ │ addeq ip, sp, sl, ror r4 │ │ │ │ - eorseq r0, r4, r8, ror #19 │ │ │ │ + ldrshteq r0, [r4], -r8 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfeb9a9ac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bvs 0x347754 │ │ │ │ @ instruction: 0x3c00e9d4 │ │ │ │ ldrdpl pc, [r0], -ip @ │ │ │ │ eorvs r6, fp, sl, lsl sl │ │ │ │ @@ -52624,15 +52624,15 @@ │ │ │ │ andcs r6, r0, sl, asr #1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r8] │ │ │ │ @ instruction: 0xf1004607 │ │ │ │ strtmi r0, [r8], -r8, asr #12 │ │ │ │ @ instruction: 0xf12b4631 │ │ │ │ - bvs 0xfebc1d18 │ │ │ │ + bvs 0xfebc1f18 │ │ │ │ mvnsle r2, r0, lsl #26 │ │ │ │ blcs 0x5daf8 │ │ │ │ ldclvs 0, cr13, [sl, #-940]! @ 0xfffffc54 │ │ │ │ @ instruction: 0x46236013 │ │ │ │ ldrbvs r6, [sl, #-2274]! @ 0xfffff71e │ │ │ │ svcpl 0x0008f843 │ │ │ │ andcs r6, r0, r3, ror #1 │ │ │ │ @@ -52648,23 +52648,23 @@ │ │ │ │ ldrmi r4, [r4], -pc, lsl #12 │ │ │ │ suble r2, fp, r0, lsl #26 │ │ │ │ strvs r6, [r2, #-2730] @ 0xfffff556 │ │ │ │ suble r2, r3, r0, lsl #20 │ │ │ │ adcvs r2, sl, #0, 4 │ │ │ │ tstcs r0, r8, lsr r2 │ │ │ │ movwls r4, #5672 @ 0x1628 │ │ │ │ - svc 0x0050f264 │ │ │ │ + svc 0x00d0f264 │ │ │ │ @ instruction: 0x612b9b01 │ │ │ │ bls 0x25516c │ │ │ │ cmppeq r8, r6, lsl #2 @ p-variant is OBSOLETE │ │ │ │ ldrdvs r1, [fp, #-123]! @ 0xffffff85 │ │ │ │ @ instruction: 0x61aa9b08 │ │ │ │ ldrbne r6, [fp, pc, lsr #6] │ │ │ │ - @ instruction: 0xf12a61eb │ │ │ │ - stmdbvc r2!, {r0, r1, r2, r3, r5, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf12b61eb │ │ │ │ + stmdbvc r2!, {r0, r1, r2, r3, r5, r6, fp, ip, sp, lr, pc} │ │ │ │ andeq pc, r7, #2 │ │ │ │ svclt 0x00882a02 │ │ │ │ ldmdale r2, {r5, r9, sl, lr} │ │ │ │ strtmi r6, [r0], -r3, lsr #20 │ │ │ │ addsmi r6, ip, #5963776 @ 0x5b0000 │ │ │ │ and sp, ip, r3, lsl #2 │ │ │ │ @ instruction: 0xf0027902 │ │ │ │ @@ -52701,24 +52701,24 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrbne fp, [r4, r2, lsl #1] │ │ │ │ strtmi r3, [r3], -r8, asr #32 │ │ │ │ ldrmi r4, [r5], -r8, lsl #13 │ │ │ │ strls r9, [r1], #-512 @ 0xfffffe00 │ │ │ │ - blx 0xfe2ffe44 │ │ │ │ + blx 0x2ffe46 │ │ │ │ orrslt r4, r0, r1, lsl #12 │ │ │ │ @ instruction: 0x7604e9d1 │ │ │ │ strtmi r4, [r3], -sl, lsr #12 │ │ │ │ adcmi r4, r6, #8, 12 @ 0x800000 │ │ │ │ adcmi fp, pc, #8, 30 │ │ │ │ blvs 0x3f7db8 │ │ │ │ andsle r4, r1, r6, asr #10 │ │ │ │ strpl lr, [r0], #-2509 @ 0xfffff633 │ │ │ │ - blx 0xfe5ffe68 │ │ │ │ + blx 0x5ffe6a │ │ │ │ stmdacs r0, {r0, r9, sl, lr} │ │ │ │ andcs sp, r0, ip, ror #3 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ @@ -52748,15 +52748,15 @@ │ │ │ │ ldmib r3, {r0, r1, r3, r4, r9, fp, sp, lr}^ │ │ │ │ ldmib r3, {r2, r9, lr}^ │ │ │ │ addsmi r5, sl, #402653184 @ 0x18000000 │ │ │ │ adcmi fp, ip, #8, 30 │ │ │ │ @ instruction: 0xf04fd01f │ │ │ │ strbvs r3, [r3, #1023] @ 0x3ff │ │ │ │ vshl.s8 d18, d12, d2 │ │ │ │ - vsubw.s8 q10, q8, d8 │ │ │ │ + vrsra.s64 d21, d8, #64 │ │ │ │ stmdavc sl, {r2, r4, r5, r8, r9} │ │ │ │ movwcc pc, #11012 @ 0x2b04 @ │ │ │ │ cmplt pc, pc, lsl r9 @ │ │ │ │ @ instruction: 0xf1014606 │ │ │ │ strcs r0, [r0], #-1300 @ 0xfffffaec │ │ │ │ svcne 0x0004f855 │ │ │ │ strcc r4, [r1], #-1584 @ 0xfffff9d0 │ │ │ │ @@ -52791,15 +52791,15 @@ │ │ │ │ adcsmi r4, r1, #4, 4 @ 0x40000000 │ │ │ │ strbmi fp, [r3, #-3848]! @ 0xfffff0f8 │ │ │ │ ldmdbne fp, {r2, r5, ip, lr, pc} │ │ │ │ andeq pc, r0, pc, asr #32 │ │ │ │ svclt 0x0028414a │ │ │ │ submi r2, r0, #1 │ │ │ │ strdcs r6, [ip, -r8] │ │ │ │ - orrmi pc, r8, #536870916 @ 0x20000004 │ │ │ │ + orrspl pc, r8, #536870916 @ 0x20000004 │ │ │ │ teqpeq r4, #192, 4 @ p-variant is OBSOLETE │ │ │ │ blx 0xa1bb2 │ │ │ │ ldmdbvc lr, {r1, r8, r9, ip, sp} │ │ │ │ ldrcc fp, [r4, #-334] @ 0xfffffeb2 │ │ │ │ @ instruction: 0xf8552400 │ │ │ │ ldrtmi r1, [r8], -r4, lsl #30 │ │ │ │ @ instruction: 0xf7ff3401 │ │ │ │ @@ -52899,20 +52899,20 @@ │ │ │ │ movwcs lr, #35264 @ 0x89c0 │ │ │ │ andcs fp, r0, r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0] │ │ │ │ @ instruction: 0xf00d6800 │ │ │ │ andcs fp, r0, pc, ror #26 │ │ │ │ - tstpvs ip, lr, asr #12 @ p-variant is OBSOLETE │ │ │ │ + msrvc R12_fiq, lr │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xf44f4b02 │ │ │ │ andls r7, r0, r1, asr #5 │ │ │ │ - cdp2 2, 7, cr15, cr2, cr9, {0} │ │ │ │ - ldrshteq r0, [r4], -r4 │ │ │ │ + cdp2 2, 15, cr15, cr2, cr9, {0} │ │ │ │ + eorseq r0, r4, r4, lsl #22 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb9aecc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmibvs fp, {r3, r4, r6, r7, r8, r9, sl, fp}^ │ │ │ │ bvs 0x72feec │ │ │ │ @ instruction: 0x2c04e9d3 │ │ │ │ movw lr, #27091 @ 0x69d3 │ │ │ │ @@ -53031,23 +53031,23 @@ │ │ │ │ ldr r2, [r5, r1] │ │ │ │ svclt 0x00b442a8 │ │ │ │ andcs r2, r1, r0 │ │ │ │ adcmi lr, r8, #144, 14 @ 0x2400000 │ │ │ │ andcs fp, r0, ip, lsr #31 │ │ │ │ str r2, [fp, r1] │ │ │ │ @ instruction: 0xf64e2000 │ │ │ │ - vorr.i32 d22, #12 @ 0x0000000c │ │ │ │ + vaddw.s8 , q0, d28 │ │ │ │ blmi 0x1c4380 │ │ │ │ andsvc pc, lr, #1325400064 @ 0x4f000000 │ │ │ │ vhadd.s8 d9, d9, d0 │ │ │ │ - @ instruction: 0xf1b3fd69 │ │ │ │ + @ instruction: 0xf1b3fde9 │ │ │ │ svclt 0x0018000d │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ svclt 0x0000e77a │ │ │ │ - eorseq r0, r4, r4, lsl #20 │ │ │ │ + eorseq r0, r4, r4, lsl fp │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ stcvs 6, cr4, [r0, #28] │ │ │ │ strmi fp, [r8], r2, lsl #1 │ │ │ │ ldmib sp, {r2, r3, r4, r9, sl, lr}^ │ │ │ │ @@ -53303,20 +53303,20 @@ │ │ │ │ and r2, r0, ip, asr r1 │ │ │ │ bvs 0x8cc788 │ │ │ │ eorvc r4, r1, r8, lsr #12 │ │ │ │ mvnvs r4, r1, lsr #12 │ │ │ │ @ instruction: 0xf7ff9303 │ │ │ │ blls 0x144124 │ │ │ │ ldrdcs lr, [r0], -r8 │ │ │ │ - tstpvs ip, lr, asr #12 @ p-variant is OBSOLETE │ │ │ │ + msrvc R12_fiq, lr │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ andls r4, r0, r2, lsl #22 │ │ │ │ sbcscs pc, fp, #64, 12 @ 0x4000000 │ │ │ │ - blx 0x1200b3e │ │ │ │ - eorseq r0, r4, r0, lsr #20 │ │ │ │ + blx 0xff200b3e │ │ │ │ + eorseq r0, r4, r0, lsr fp │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb9b524 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmibvs fp, {r4, r6, r7, r8, r9, sl, fp}^ │ │ │ │ @ instruction: 0xf8d3b087 │ │ │ │ ldmib ip, {r5, lr, pc}^ │ │ │ │ ldmib ip, {r2, r8, r9, sp}^ │ │ │ │ @@ -53488,15 +53488,15 @@ │ │ │ │ addsmi fp, r0, #8, 30 │ │ │ │ strcs fp, [r1, #-3852] @ 0xfffff0f4 │ │ │ │ movwmi r2, #42240 @ 0xa500 │ │ │ │ streq pc, [r1, #-5] │ │ │ │ strcs fp, [r0, #-3864] @ 0xfffff0e8 │ │ │ │ stmdavc r2!, {r0, r2, r3, r5, r6, r7, r8, fp, ip, sp, pc} │ │ │ │ vrhadd.s8 d18, d2, d12 │ │ │ │ - vsubw.s8 q10, q8, d8 │ │ │ │ + vrsra.s64 d21, d8, #64 │ │ │ │ blx 0x852c6 │ │ │ │ ldmdbvc pc, {r1, r8, r9, ip, sp} @ │ │ │ │ sbcsle r2, r8, r0, lsl #30 │ │ │ │ @ instruction: 0xf8543414 │ │ │ │ ldrtmi r1, [r0], -r4, lsl #30 │ │ │ │ @ instruction: 0xf7ff3501 │ │ │ │ adcmi pc, pc, #13434880 @ 0xcd0000 │ │ │ │ @@ -53762,23 +53762,23 @@ │ │ │ │ @ instruction: 0x3018f8de │ │ │ │ @ instruction: 0xf8de9308 │ │ │ │ @ instruction: 0xf8de301c │ │ │ │ movwls r0, #36884 @ 0x9014 │ │ │ │ bvs 0xb3e8e4 │ │ │ │ ldrb r2, [ip, r9, lsr #4] │ │ │ │ @ instruction: 0xf64e2000 │ │ │ │ - vorr.i32 d22, #12 @ 0x0000000c │ │ │ │ + vaddw.s8 , q0, d28 │ │ │ │ blmi 0x1c4ef4 │ │ │ │ @ instruction: 0xf6409000 │ │ │ │ - vhsub.s8 d1, d8, d25 │ │ │ │ - @ instruction: 0xf7feffaf │ │ │ │ + vhsub.s8 d1, d9, d25 │ │ │ │ + @ instruction: 0xf7fef82f │ │ │ │ svclt 0x0000fe3b │ │ │ │ @ instruction: 0xffffffff │ │ │ │ @ instruction: 0xffffffff │ │ │ │ - eorseq r0, r4, r0, lsr sl │ │ │ │ + eorseq r0, r4, r0, asr #22 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ addlt r4, r8, ip, lsl #12 │ │ │ │ @ instruction: 0xf1014680 │ │ │ │ tstcc ip, r0, lsr #4 │ │ │ │ @@ -53949,24 +53949,24 @@ │ │ │ │ @ instruction: 0xf8da301c │ │ │ │ ldmib r4, {r2, r4}^ │ │ │ │ movwls r9, #35846 @ 0x8c06 │ │ │ │ @ instruction: 0x8e04e9d4 │ │ │ │ bvs 0xb3ebe0 │ │ │ │ ldrb r2, [lr, r9, lsr #4] │ │ │ │ @ instruction: 0xf64e2000 │ │ │ │ - vorr.i32 d22, #12 @ 0x0000000c │ │ │ │ + vaddw.s8 , q0, d28 │ │ │ │ blmi 0x2051e0 │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ vhsub.s8 , q12, │ │ │ │ - @ instruction: 0xf7fefe39 │ │ │ │ + @ instruction: 0xf7fefeb9 │ │ │ │ svclt 0x0000fcc5 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ @ instruction: 0xffffffff │ │ │ │ - eorseq r0, r4, ip, lsr sl │ │ │ │ + eorseq r0, r4, ip, asr #22 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb9bf50 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs fp, {r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ ldmdavs fp, {r2, r7, ip, sp, pc}^ │ │ │ │ stmdavc r3!, {r2, r3, r4, fp, sp, lr} │ │ │ │ andsle r2, r4, ip, lsr fp │ │ │ │ @@ -54012,20 +54012,20 @@ │ │ │ │ @ instruction: 0xf7fe4628 │ │ │ │ blls 0x143084 │ │ │ │ strtmi r4, [r8], -r1, lsr #12 │ │ │ │ andlt r6, r4, r3, lsr #4 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ bllt 0xfee02e14 │ │ │ │ @ instruction: 0xf64e2000 │ │ │ │ - vorr.i32 d22, #12 @ 0x0000000c │ │ │ │ + vaddw.s8 , q0, d28 │ │ │ │ blmi 0x1052dc │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ vqsub.s8 d5, d8, d1 │ │ │ │ - svclt 0x0000fdbb │ │ │ │ - eorseq r0, r4, r8, asr #20 │ │ │ │ + svclt 0x0000fe3b │ │ │ │ + eorseq r0, r4, r8, asr fp │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ strmi fp, [r7], -fp, lsl #1 │ │ │ │ @ instruction: 0xf7ff460c │ │ │ │ cmpplt r0, pc, asr #22 @ p-variant is OBSOLETE │ │ │ │ @@ -54061,15 +54061,15 @@ │ │ │ │ strbmi r6, [r0, #-2573]! @ 0xfffff5f3 │ │ │ │ ldrbmi fp, [sl, #3848] @ 0xf08 │ │ │ │ tstls r8, r9, asr #20 │ │ │ │ stmdavc r1!, {r0, r1, r2, r8, sl, ip, pc} │ │ │ │ ldmdbcs r0!, {r1, r2, r3, r6, ip, lr, pc} │ │ │ │ ldmdbcs r4!, {r0, r3, r4, r5, ip, lr, pc} │ │ │ │ andcs sp, ip, #44 @ 0x2c │ │ │ │ - orrmi pc, r8, #536870916 @ 0x20000004 │ │ │ │ + orrspl pc, r8, #536870916 @ 0x20000004 │ │ │ │ teqpeq r4, #192, 4 @ p-variant is OBSOLETE │ │ │ │ movwcc pc, #6914 @ 0x1b02 @ │ │ │ │ bcs 0x63358 │ │ │ │ @ instruction: 0xf104d0ae │ │ │ │ @ instruction: 0x46150314 │ │ │ │ @ instruction: 0xf8532400 │ │ │ │ ldrtmi r1, [r8], -r4, lsl #30 │ │ │ │ @@ -54181,15 +54181,15 @@ │ │ │ │ @ instruction: 0xd1b62800 │ │ │ │ bvs 0x71f938 │ │ │ │ ldrdcs lr, [r4, -r3] │ │ │ │ movweq lr, #27091 @ 0x69d3 │ │ │ │ svclt 0x00084299 │ │ │ │ andsle r4, ip, r2, lsl #5 │ │ │ │ tstcs ip, r2, lsr #16 │ │ │ │ - orrmi pc, r8, #536870916 @ 0x20000004 │ │ │ │ + orrspl pc, r8, #536870916 @ 0x20000004 │ │ │ │ teqpeq r4, #192, 4 @ p-variant is OBSOLETE │ │ │ │ movwcc pc, #11009 @ 0x2b01 @ │ │ │ │ @ instruction: 0x461d791b │ │ │ │ adcle r2, r0, r0, lsl #22 │ │ │ │ movwcs r3, #1044 @ 0x414 │ │ │ │ svcne 0x0004f854 │ │ │ │ movwls r4, #5680 @ 0x1630 │ │ │ │ @@ -54259,20 +54259,20 @@ │ │ │ │ strtmi r9, [r8], -r3 │ │ │ │ mrc2 7, 5, pc, cr0, cr13, {7} │ │ │ │ strtmi r9, [r1], -r3, lsl #22 │ │ │ │ eorvs r4, r3, #40, 12 @ 0x2800000 │ │ │ │ pop {r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf7ff4070 │ │ │ │ andcs fp, r0, r7, asr #19 │ │ │ │ - tstpvs ip, lr, asr #12 @ p-variant is OBSOLETE │ │ │ │ + msrvc R12_fiq, lr │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ andls r4, r0, r2, lsl #22 │ │ │ │ eorcc pc, r1, #64, 12 @ 0x4000000 │ │ │ │ - blx 0xff381a2e │ │ │ │ - eorseq r0, r4, r0, ror #20 │ │ │ │ + mcrr2 2, 0, pc, ip, cr8 @ │ │ │ │ + eorseq r0, r4, r0, ror fp │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ addlt r6, r5, ip, asr #20 │ │ │ │ movweq pc, #4164 @ 0x1044 @ │ │ │ │ tstle r3, sp, lsl #22 │ │ │ │ @@ -54658,16 +54658,16 @@ │ │ │ │ andlt r4, r3, r1, lsr #12 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ svclt 0x00b2f00b │ │ │ │ tstcs r0, r2, ror #20 │ │ │ │ movwcs r6, #12706 @ 0x31a2 │ │ │ │ eorvc r2, r3, r0, asr #4 │ │ │ │ andeq pc, r8, r5, lsl #2 │ │ │ │ - vhadd.s32 q11, q1, │ │ │ │ - @ instruction: 0xf04fef96 │ │ │ │ + vhadd.s32 q11, , │ │ │ │ + @ instruction: 0xf04fe816 │ │ │ │ strdcs r3, [r0, -pc] │ │ │ │ andlt r4, r3, r8, lsr #12 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ bllt 0xb03840 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb9ca54 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @@ -54715,29 +54715,29 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0028f8cc │ │ │ │ adclt r4, sp, r4, lsl #12 │ │ │ │ subscs r4, ip, #144384 @ 0x23400 │ │ │ │ ldmdage r4, {r8, sp} │ │ │ │ @ instruction: 0x932b681b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - svc 0x0024f262 │ │ │ │ + svc 0x00a4f262 │ │ │ │ blge 0xa200a8 │ │ │ │ bcs 0x6a970 │ │ │ │ stcle 3, cr9, [r9, #-160] @ 0xffffff60 │ │ │ │ strtmi r2, [r3], -r8, lsr #32 │ │ │ │ blx 0x4dd32 │ │ │ │ @ instruction: 0xf8c34202 │ │ │ │ @ instruction: 0x33281238 │ │ │ │ @ instruction: 0xd1fa4293 │ │ │ │ strtmi pc, [r0], #1284 @ 0x504 │ │ │ │ andshi pc, r8, #212, 16 @ 0xd40000 │ │ │ │ svceq 0x0000f1b8 │ │ │ │ cmpphi r2, r0 @ p-variant is OBSOLETE │ │ │ │ vmax.s8 q10, q1, │ │ │ │ - vsubw.s8 q10, q8, d8 │ │ │ │ + vrsra.s64 d21, d8, #64 │ │ │ │ movwls r0, #29492 @ 0x7334 │ │ │ │ stmiavs sp!, {r2, r3, r5, r9, sl, lr} │ │ │ │ mulls r0, r4, r8 │ │ │ │ svceq 0x0002f1b9 │ │ │ │ sbchi pc, r5, r0 │ │ │ │ andcs r9, ip, #7168 @ 0x1c00 │ │ │ │ andcc pc, r9, #2048 @ 0x800 │ │ │ │ @@ -54924,15 +54924,15 @@ │ │ │ │ ldrmi pc, [r0, #3505]! @ 0xdb1 │ │ │ │ stccs 1, cr13, [r0, #-988] @ 0xfffffc24 │ │ │ │ mcrge 4, 4, pc, cr6, cr15, {3} @ │ │ │ │ stmdavc r2!, {r4, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ sbcslt r3, r2, #24, 20 @ 0x18000 │ │ │ │ vpmax.s8 d2, d2, d5 │ │ │ │ @ instruction: 0xf640811f │ │ │ │ - vqdmlal.s , d0, d0[6] │ │ │ │ + vbic.i32 q9, #2048 @ 0x00000800 │ │ │ │ bl 0x106934 │ │ │ │ @ instruction: 0xf04f03c2 │ │ │ │ @ instruction: 0xf04f38ff │ │ │ │ stmib sp, {r0, r1, r2, r3, r4, r5, r6, r7, r8, fp, ip, sp}^ │ │ │ │ @ instruction: 0xf04f8904 │ │ │ │ @ instruction: 0xf04f0800 │ │ │ │ stmib sp, {r8, fp}^ │ │ │ │ @@ -54942,15 +54942,15 @@ │ │ │ │ stmib sp, {r3, r4, r6, r8, r9, sp}^ │ │ │ │ @ instruction: 0xf7fe8902 │ │ │ │ @ instruction: 0x2d00f929 │ │ │ │ mcrge 4, 3, pc, cr0, cr15, {3} @ │ │ │ │ strcs lr, [r0], #-1962 @ 0xfffff856 │ │ │ │ strtmi r2, [r1], -r0, asr #4 │ │ │ │ ldrls sl, [r4], #-2069 @ 0xfffff7eb │ │ │ │ - ldcl 2, cr15, [lr, #-392] @ 0xfffffe78 │ │ │ │ + ldcl 2, cr15, [lr, #392] @ 0x188 │ │ │ │ ldmdage r3, {r0, r5, r9, sl, lr} │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ @ instruction: 0xf8f6f7fd │ │ │ │ @ instruction: 0xf47f2d00 │ │ │ │ ldr sl, [r9, pc, asr #28] │ │ │ │ ldmdage r3, {r0, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf8b8f7ff │ │ │ │ @@ -56218,15 +56218,15 @@ │ │ │ │ stmdacs r0, {r2, r3, r4, r5, r6, r8, r9, fp, ip, sp, pc} │ │ │ │ movwhi pc, #40960 @ 0xa000 @ │ │ │ │ movwcs r2, #13824 @ 0x3600 │ │ │ │ ldrtmi r2, [r1], -r0, asr #4 │ │ │ │ ldmdage r5, {r0, r1, r5, ip, sp, lr} │ │ │ │ andsge pc, r8, r4, asr #17 │ │ │ │ vmin.s32 d25, d1, d4 │ │ │ │ - ldrtmi lr, [r1], -r8, ror #22 │ │ │ │ + ldrtmi lr, [r1], -r8, ror #23 │ │ │ │ @ instruction: 0xf04f4648 │ │ │ │ @ instruction: 0xf7fb32ff │ │ │ │ stccs 14, cr15, [r0, #-1020] @ 0xfffffc04 │ │ │ │ mrrcge 4, 7, pc, r8, cr14 @ │ │ │ │ stclt 7, cr15, [r2, #1016]! @ 0x3f8 │ │ │ │ bcc 0x431ec │ │ │ │ ldrbne lr, [r3, pc, ror #11] │ │ │ │ @@ -56986,51 +56986,51 @@ │ │ │ │ tstmi r9, #0, 4 │ │ │ │ andeq pc, r1, #2 │ │ │ │ andcs fp, r0, #8, 30 │ │ │ │ @ instruction: 0xf43f2a00 │ │ │ │ cdpne 13, 5, cr10, cr10, cr11, {1} │ │ │ │ ldrdcs r1, [r0], -r3 │ │ │ │ andcs lr, r0, sl, ror r5 │ │ │ │ - tstpvs ip, lr, asr #12 @ p-variant is OBSOLETE │ │ │ │ + msrvc R12_fiq, lr │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ ldrdls r4, [r0], -r7 │ │ │ │ sbcvs pc, sl, #64, 4 │ │ │ │ - cdp2 2, 7, cr15, cr14, cr5, {0} │ │ │ │ + cdp2 2, 15, cr15, cr14, cr5, {0} │ │ │ │ @ instruction: 0x1c00e9cd │ │ │ │ stmdbge lr, {r4, fp, sp, pc} │ │ │ │ - blx 0xff304120 │ │ │ │ + blx 0x1304122 │ │ │ │ blls 0xaa2350 │ │ │ │ andcs lr, r0, r2, lsl r4 │ │ │ │ - tstpvs ip, lr, asr #12 @ p-variant is OBSOLETE │ │ │ │ + msrvc R12_fiq, lr │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ andls r4, r0, lr, asr #23 │ │ │ │ adceq pc, r8, #64, 12 @ 0x4000000 │ │ │ │ - cdp2 2, 6, cr15, cr10, cr5, {0} │ │ │ │ + cdp2 2, 14, cr15, cr10, cr5, {0} │ │ │ │ ldmiblt r8, {r0, r3, r5, fp, ip, pc} │ │ │ │ andne pc, r1, #133120 @ 0x20800 │ │ │ │ tstls r0, pc │ │ │ │ strbne r9, [r9, lr, lsl #4] │ │ │ │ @ instruction: 0xf7ff9111 │ │ │ │ strdcs fp, [r0], -ip │ │ │ │ - tstpvs ip, lr, asr #12 @ p-variant is OBSOLETE │ │ │ │ + msrvc R12_fiq, lr │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ andls r4, r0, r4, asr #23 │ │ │ │ eorvc pc, fp, #64, 4 │ │ │ │ - cdp2 2, 5, cr15, cr4, cr5, {0} │ │ │ │ + cdp2 2, 13, cr15, cr4, cr5, {0} │ │ │ │ @ instruction: 0x1c00e9cd │ │ │ │ stmdbge lr, {r4, fp, sp, pc} │ │ │ │ - blx 0xff484174 │ │ │ │ + blx 0x1484176 │ │ │ │ blls 0xaa23a4 │ │ │ │ bllt 0xffa85d0c │ │ │ │ @ instruction: 0xf64e2000 │ │ │ │ - vorr.i32 d22, #12 @ 0x0000000c │ │ │ │ + vaddw.s8 , q0, d28 │ │ │ │ blmi 0xfef081d4 │ │ │ │ @ instruction: 0xf6409000 │ │ │ │ vqsub.s8 d0, d5, d14 │ │ │ │ - @ instruction: 0xf8d4fe3f │ │ │ │ + @ instruction: 0xf8d4febf │ │ │ │ blcs 0x67d8c │ │ │ │ stmdacs r0, {r3, r5, r7, r8, r9, sl, fp, ip, sp, pc} │ │ │ │ orrhi pc, r4, r0, asr #6 │ │ │ │ smlalbteq pc, r0, r3, r1 @ │ │ │ │ vhsub.u8 d4, d16, d8 │ │ │ │ @ instruction: 0xf04f817f │ │ │ │ @ instruction: 0xf1c031ff │ │ │ │ @@ -57070,19 +57070,19 @@ │ │ │ │ @ instruction: 0xf8bcf7fb │ │ │ │ @ instruction: 0x46424633 │ │ │ │ ldmdage r3, {r0, r5, r9, sl, lr} │ │ │ │ mcr2 7, 6, pc, cr2, cr11, {7} @ │ │ │ │ @ instruction: 0xf47d2d00 │ │ │ │ @ instruction: 0xf7fdadbd │ │ │ │ @ instruction: 0xf64ebf07 │ │ │ │ - vorr.i32 d22, #12 @ 0x0000000c │ │ │ │ + vaddw.s8 , q0, d28 │ │ │ │ blmi 0xfe2482a4 │ │ │ │ adcsvc pc, r1, #64, 4 │ │ │ │ vhadd.s8 d9, d5, d0 │ │ │ │ - mrcne 13, 2, APSR_nzcv, cr10, cr7, {6} │ │ │ │ + mrcne 14, 2, APSR_nzcv, cr10, cr7, {2} │ │ │ │ mvnscc pc, #1073741840 @ 0x40000010 │ │ │ │ b 0x1601110 │ │ │ │ cpsid a, #0 │ │ │ │ svclt 0x000c31ff │ │ │ │ stmdaeq r1, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ tsteq ip, r1, asr sl │ │ │ │ @@ -57116,20 +57116,20 @@ │ │ │ │ @ instruction: 0xf1bba991 │ │ │ │ @ instruction: 0xf43f0f00 │ │ │ │ @ instruction: 0xf081a98d │ │ │ │ rsbvs r0, r1, #1073741824 @ 0x40000000 │ │ │ │ eorvc r2, r1, r7, lsr #2 │ │ │ │ stmiblt r6, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf64e2000 │ │ │ │ - vorr.i32 d22, #12 @ 0x0000000c │ │ │ │ + vaddw.s8 , q0, d28 │ │ │ │ blmi 0x170835c │ │ │ │ @ instruction: 0xf6409000 │ │ │ │ vhsub.s8 d3, d21, d23 │ │ │ │ - vmls.f16 , , │ │ │ │ - ldmib r4, {r0, r1, r2, r3, r7, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + vmls.f16 , , │ │ │ │ + ldmib r4, {r0, r1, r2, r3, r8, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ strbmi r2, [r8], -r6, lsl #6 │ │ │ │ @ instruction: 0xf7fb4621 │ │ │ │ stccs 14, cr15, [r0, #-316] @ 0xfffffec4 │ │ │ │ stclge 4, cr15, [sl, #-500] @ 0xfffffe0c │ │ │ │ mrclt 7, 4, APSR_nzcv, cr4, cr13, {7} │ │ │ │ cdpne 8, 5, cr9, cr10, cr9, {1} │ │ │ │ mvnscc pc, #1073741840 @ 0x40000010 │ │ │ │ @@ -57153,26 +57153,26 @@ │ │ │ │ @ instruction: 0xf7fdad21 │ │ │ │ ldmib r4, {r0, r1, r3, r5, r6, r9, sl, fp, ip, sp, pc}^ │ │ │ │ strbmi r2, [r8], -r6, lsl #6 │ │ │ │ @ instruction: 0xf7fb4621 │ │ │ │ stccs 14, cr15, [r0, #-108] @ 0xffffff94 │ │ │ │ ldcge 4, cr15, [r6, #-500] @ 0xfffffe0c │ │ │ │ mcrlt 7, 3, pc, cr0, cr13, {7} @ │ │ │ │ - tstpvs ip, lr, asr #12 @ p-variant is OBSOLETE │ │ │ │ + msrvc R12_fiq, lr │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xf6404b36 │ │ │ │ andls r0, r0, r1, lsl #4 │ │ │ │ - ldc2 2, cr15, [r0, #-20]! @ 0xffffffec │ │ │ │ + ldc2 2, cr15, [r0, #20]! │ │ │ │ @ instruction: 0xf7ff2600 │ │ │ │ @ instruction: 0xf64eba41 │ │ │ │ - vorr.i32 d22, #12 @ 0x0000000c │ │ │ │ + vaddw.s8 , q0, d28 │ │ │ │ blmi 0xc8840c │ │ │ │ subvc pc, r4, #64, 4 │ │ │ │ vhadd.s8 d9, d5, d0 │ │ │ │ - strcs pc, [r0], -r3, lsr #26 │ │ │ │ + strcs pc, [r0], -r3, lsr #27 │ │ │ │ svclt 0x0006f7fd │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @ instruction: 0x8018f8d4 │ │ │ │ @ instruction: 0xf0089829 │ │ │ │ strmi pc, [r1], -sp, lsr #22 │ │ │ │ strbmi r4, [r8], -r6, lsl #12 │ │ │ │ @ instruction: 0xffe4f7fa │ │ │ │ @@ -57204,22 +57204,22 @@ │ │ │ │ @ instruction: 0x46424633 │ │ │ │ strbmi r4, [r8], -r1, lsr #12 │ │ │ │ ldc2 7, cr15, [r8, #1004]! @ 0x3ec │ │ │ │ @ instruction: 0xf47d2d00 │ │ │ │ @ instruction: 0xf7fdacb3 │ │ │ │ bvs 0xfe8f77ec │ │ │ │ blt 0xff3c5ff8 │ │ │ │ - eorseq r0, r4, r8, ror sl │ │ │ │ - eorseq r0, r4, r4, lsr fp │ │ │ │ - eorseq r0, r4, r4, lsl #21 │ │ │ │ - ldrhteq r0, [r4], -ip │ │ │ │ - eorseq r0, r4, r4, lsr #21 │ │ │ │ - eorseq r0, r4, r8, lsr #22 │ │ │ │ - ldrhteq r0, [r4], -r0 │ │ │ │ - mlaseq r4, r8, sl, r0 │ │ │ │ + eorseq r0, r4, r8, lsl #23 │ │ │ │ + eorseq r0, r4, r4, asr #24 │ │ │ │ + mlaseq r4, r4, fp, r0 │ │ │ │ + eorseq r0, r4, ip, asr #23 │ │ │ │ + ldrhteq r0, [r4], -r4 │ │ │ │ + eorseq r0, r4, r8, lsr ip │ │ │ │ + eorseq r0, r4, r0, asr #23 │ │ │ │ + eorseq r0, r4, r8, lsr #23 │ │ │ │ strtmi r2, [r1], -r6, ror #6 │ │ │ │ eorvc sl, r3, r3, lsl r8 │ │ │ │ ldc2 7, cr15, [r8, #-1008] @ 0xfffffc10 │ │ │ │ @ instruction: 0xf47d2d00 │ │ │ │ @ instruction: 0xf7fdac95 │ │ │ │ movwcc fp, #7647 @ 0x1ddf │ │ │ │ bfine r4, sl, #12, #16 │ │ │ │ @@ -57251,15 +57251,15 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ bvs 0x16f74a8 │ │ │ │ bcc 0xa2c10 │ │ │ │ @ instruction: 0xf001fb02 │ │ │ │ mvnle r4, #96, 10 @ 0x18000000 │ │ │ │ movwls r4, #5728 @ 0x1660 │ │ │ │ - @ instruction: 0xf8ecf232 │ │ │ │ + @ instruction: 0xf96cf232 │ │ │ │ strmi r9, [r2], -r1, lsl #22 │ │ │ │ svclt 0x0000e7e6 │ │ │ │ andeq lr, r0, #208, 18 @ 0x340000 │ │ │ │ movwgt lr, #2513 @ 0x9d1 │ │ │ │ movtlt fp, #12762 @ 0x31da │ │ │ │ stmdale r9, {r5, r6, r8, sl, lr} │ │ │ │ addsmi sp, sl, #1006632960 @ 0x3c000000 │ │ │ │ @@ -57289,33 +57289,33 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ strlt r4, [r0, #-1904] @ 0xfffff890 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00f0f8cc │ │ │ │ @ instruction: 0xf64eb083 │ │ │ │ - vmull.s8 q11, d16, d8 │ │ │ │ + @ instruction: 0xf2c07c98 │ │ │ │ @ instruction: 0xf6400c2e │ │ │ │ - vqdmlal.s , d0, d0[1] │ │ │ │ + vorr.i32 q10, #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf64e0334 │ │ │ │ - vbic.i32 q11, #8 @ 0x00000008 │ │ │ │ + vaddw.s8 , q8, d8 │ │ │ │ adccs r0, r0, #-2147483637 @ 0x8000000b │ │ │ │ @ instruction: 0xf8cd2000 │ │ │ │ vhadd.s8 d12, d5, d0 │ │ │ │ - svclt 0x0000fc19 │ │ │ │ + svclt 0x0000fc99 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfeb9f37c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6460fe8 │ │ │ │ vbic.i32 d21, #0 @ 0x00000000 │ │ │ │ bvs 0x1b097e4 │ │ │ │ @ instruction: 0xf643b1ab │ │ │ │ vorr.i32 , #201326592 @ 0x0c000000 │ │ │ │ @ instruction: 0xf64e0796 │ │ │ │ - vmvn.i32 q11, #134217728 @ 0x08000000 │ │ │ │ + vsubhn.i16 d23, q8, q4 │ │ │ │ strcs r0, [r0], #-1582 @ 0xfffff9d2 │ │ │ │ movweq lr, #63957 @ 0xf9d5 │ │ │ │ andeq pc, r4, r3, lsl #22 │ │ │ │ vtst.8 d22, d0, d27 │ │ │ │ ldrtmi r1, [r1], -pc, lsl #4 │ │ │ │ bvs 0x1b1a014 │ │ │ │ adcmi r3, r3, #16777216 @ 0x1000000 │ │ │ │ @@ -57346,23 +57346,23 @@ │ │ │ │ addvs pc, r0, #679477248 @ 0x28800000 │ │ │ │ subseq pc, r4, ip, asr #17 │ │ │ │ rsbcs pc, r0, ip, asr #17 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - ldcvs 6, cr15, [ip], {78} @ 0x4e │ │ │ │ + stcvc 6, cr15, [ip], #312 @ 0x138 │ │ │ │ stceq 2, cr15, [lr], #-768 @ 0xfffffd00 │ │ │ │ - cmnpvs r8, lr, asr #12 @ p-variant is OBSOLETE │ │ │ │ + orrvc pc, r8, lr, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xf44f4b03 │ │ │ │ andcs r7, r0, r6, asr #5 │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ - blx 0xfea84a6a │ │ │ │ - eorseq r0, r4, r0, asr fp │ │ │ │ + stc2 2, cr15, [r8], #-20 @ 0xffffffec │ │ │ │ + eorseq r0, r4, r0, ror #24 │ │ │ │ teqppl r0, #73400320 @ p-variant is OBSOLETE @ 0x4600000 │ │ │ │ orrseq pc, r6, #192, 4 │ │ │ │ blvs 0x7229cc │ │ │ │ addsmi r1, r8, #128, 20 @ 0x80000 │ │ │ │ andcs fp, r0, ip, lsl #31 │ │ │ │ andcs r2, r0, #1 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ @@ -57372,61 +57372,61 @@ │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ stmibvs r0, {r0, r2, r9, sl, lr}^ │ │ │ │ mrc2 7, 6, pc, cr14, cr15, {7} │ │ │ │ strmi fp, [r4], -r0, ror #3 │ │ │ │ cmppcc ip, #70254592 @ p-variant is OBSOLETE @ 0x4300000 │ │ │ │ orrseq pc, r6, #192, 4 │ │ │ │ rsccs r6, r4, #1769472 @ 0x1b0000 │ │ │ │ - cmnpvs r8, lr, asr #12 @ p-variant is OBSOLETE │ │ │ │ + orrvc pc, r8, lr, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ stmibvs r0!, {r3, r4, r7, r8, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf105462a │ │ │ │ vand d0, d12, d12 │ │ │ │ - rsccs pc, r6, #3392 @ 0xd40 │ │ │ │ + rsccs pc, r6, #11584 @ 0x2d40 │ │ │ │ @ instruction: 0xf64e4620 │ │ │ │ - vbic.i32 q11, #8 @ 0x00000008 │ │ │ │ + vaddw.s8 , q8, d8 │ │ │ │ andlt r0, r3, lr, lsr #2 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ - ldclt 1, cr15, [ip], #-100 @ 0xffffff9c │ │ │ │ - strtvs pc, [r4], #1614 @ 0x64e │ │ │ │ + ldclt 1, cr15, [ip], #100 @ 0x64 │ │ │ │ + ldrtvc pc, [r4], #1614 @ 0x64e @ │ │ │ │ strteq pc, [lr], #-704 @ 0xfffffd40 │ │ │ │ - cmnpvs r8, lr, asr #12 @ p-variant is OBSOLETE │ │ │ │ + orrvc pc, r8, lr, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ rsccs r4, r3, #2048 @ 0x800 │ │ │ │ vshl.s8 d9, d0, d5 │ │ │ │ - svclt 0x0000fb61 │ │ │ │ - eorseq r0, r4, r4, ror fp │ │ │ │ + svclt 0x0000fbe1 │ │ │ │ + eorseq r0, r4, r4, lsl #25 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb9f4f0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ stmibvs r0, {r0, r2, r9, sl, lr}^ │ │ │ │ mcr2 7, 5, pc, cr4, cr15, {7} @ │ │ │ │ @ instruction: 0x4604b1d8 │ │ │ │ cmppcc ip, #70254592 @ p-variant is OBSOLETE @ 0x4300000 │ │ │ │ orrseq pc, r6, #192, 4 │ │ │ │ rsccs r6, lr, #1769472 @ 0x1b0000 │ │ │ │ - cmnpvs r8, lr, asr #12 @ p-variant is OBSOLETE │ │ │ │ + orrvc pc, r8, lr, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xf1054798 │ │ │ │ stmibvs r0!, {r2, r3, r4, r8}^ │ │ │ │ - ldc2l 2, cr15, [lr, #-48] @ 0xffffffd0 │ │ │ │ + ldc2l 2, cr15, [lr, #48] @ 0x30 │ │ │ │ @ instruction: 0x462022f0 │ │ │ │ - cmnpvs r8, lr, asr #12 @ p-variant is OBSOLETE │ │ │ │ + orrvc pc, r8, lr, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf1194030 │ │ │ │ - @ instruction: 0xf64ebc03 │ │ │ │ - vaddhn.i16 d22, q8, q10 │ │ │ │ + @ instruction: 0xf64ebc83 │ │ │ │ + @ instruction: 0xf2c074b4 │ │ │ │ @ instruction: 0xf64e042e │ │ │ │ - vbic.i32 q11, #8 @ 0x00000008 │ │ │ │ + vaddw.s8 , q8, d8 │ │ │ │ blmi 0xc8804 │ │ │ │ strls r2, [r0], #-749 @ 0xfffffd13 │ │ │ │ - blx 0xa84b6a │ │ │ │ - eorseq r0, r4, r4, lsl #23 │ │ │ │ + blx 0xfea84b6a │ │ │ │ + mlaseq r4, r4, ip, r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb9f560 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r8 │ │ │ │ @ instruction: 0x46044b1d │ │ │ │ movwls r6, #22555 @ 0x581b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @@ -57434,58 +57434,58 @@ │ │ │ │ strmi r2, [r3], -r0, lsl #4 │ │ │ │ andmi lr, r3, #3358720 @ 0x334000 │ │ │ │ @ instruction: 0xf643b1d8 │ │ │ │ vmov.i32 , #3072 @ 0x00000c00 │ │ │ │ ldmdavs r5, {r1, r2, r4, r7, r9} │ │ │ │ vst1.8 {d20-d22}, [pc], r4 │ │ │ │ @ instruction: 0xf64e7281 │ │ │ │ - vbic.i32 q11, #8 @ 0x00000008 │ │ │ │ + vaddw.s8 , q8, d8 │ │ │ │ strmi r0, [r8, lr, lsr #2]! │ │ │ │ stmibvs r0!, {r0, r1, r8, fp, sp, pc}^ │ │ │ │ - ldc2 2, cr15, [r4, #48]! @ 0x30 │ │ │ │ + cdp2 2, 3, cr15, cr4, cr12, {0} │ │ │ │ addvc pc, r2, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf64e9001 │ │ │ │ - vbic.i32 q11, #8 @ 0x00000008 │ │ │ │ + vaddw.s8 , q8, d8 │ │ │ │ strtmi r0, [r0], -lr, lsr #2 │ │ │ │ - blx 0xff18481e │ │ │ │ + mcrr2 1, 1, pc, r4, cr9 @ │ │ │ │ bmi 0x2aefc0 │ │ │ │ bls 0x1a2404 │ │ │ │ @ instruction: 0xf04f4051 │ │ │ │ mrsle r0, R9_fiq │ │ │ │ andlt r4, r7, r8, lsl r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - blx 0xffe84da6 │ │ │ │ + ldc2l 2, cr15, [r8], #-452 @ 0xfffffe3c │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfeb9f5ec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6460fe8 │ │ │ │ vmvn.i32 d21, #0 @ 0x00000000 │ │ │ │ @ instruction: 0x46060496 │ │ │ │ @ instruction: 0xf7ff460f │ │ │ │ bvs 0x1947ee8 │ │ │ │ strcs fp, [r0, #-771] @ 0xfffffcfd │ │ │ │ ldrdcc lr, [pc], -r4 │ │ │ │ @ instruction: 0x4631463a │ │ │ │ movwcc pc, #23296 @ 0x5b00 @ │ │ │ │ ldmibvs r8, {r0, r8, sl, ip, sp}^ │ │ │ │ - stc2 2, cr15, [ip, #48]! @ 0x30 │ │ │ │ + cdp2 2, 2, cr15, cr12, cr12, {0} │ │ │ │ adcmi r6, fp, #405504 @ 0x63000 │ │ │ │ strdlt sp, [fp, r2] │ │ │ │ - ldrbtvs pc, [r8], -lr, asr #12 @ │ │ │ │ + strvc pc, [r8], lr, asr #12 │ │ │ │ strteq pc, [lr], -r0, asr #5 │ │ │ │ ldmib r4, {r8, sl, sp}^ │ │ │ │ vst4.8 {d19-d22}, [pc] │ │ │ │ ldrtmi r7, [r1], -sp, lsl #5 │ │ │ │ andcc pc, r5, r0, lsl #22 │ │ │ │ @ instruction: 0xf1193501 │ │ │ │ - bvs 0x1947240 │ │ │ │ + bvs 0x1947440 │ │ │ │ mvnsle r4, #-805306359 @ 0xd0000009 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bdf8 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ @@ -57496,25 +57496,25 @@ │ │ │ │ @ instruction: 0xf7ff0496 │ │ │ │ bvs 0x1a07e74 │ │ │ │ strcs fp, [r0, #-774] @ 0xfffffcfa │ │ │ │ ldmib r4, {r1, r2, r3, r5, r9, sl, lr}^ │ │ │ │ blx 0xd4cc2 │ │ │ │ strcc r3, [r1, #-773] @ 0xfffffcfb │ │ │ │ vmul.i8 q3, q14, q4 │ │ │ │ - bvs 0x1947fc4 │ │ │ │ + bvs 0x19481c4 │ │ │ │ adcmi r4, fp, #100663296 @ 0x6000000 │ │ │ │ strdlt sp, [fp, r3] │ │ │ │ - ldrbvs pc, [r8, -lr, asr #12]! @ │ │ │ │ + strvc pc, [r8, lr, asr #12] │ │ │ │ streq pc, [lr, -r0, asr #5]! │ │ │ │ ldmib r4, {r8, sl, sp}^ │ │ │ │ vst4.8 {d19-d22}, [pc] │ │ │ │ ldrtmi r7, [r9], -sp, lsl #5 │ │ │ │ andcc pc, r5, r0, lsl #22 │ │ │ │ @ instruction: 0xf1193501 │ │ │ │ - bvs 0x19471cc │ │ │ │ + bvs 0x19473cc │ │ │ │ mvnsle r4, #-805306359 @ 0xd0000009 │ │ │ │ tstcs r0, r0, lsr r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bdf8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -57524,15 +57524,15 @@ │ │ │ │ strmi fp, [r4], -r3, lsl #1 │ │ │ │ cmppcc ip, #70254592 @ p-variant is OBSOLETE @ 0x4300000 │ │ │ │ orrseq pc, r6, #192, 4 │ │ │ │ ldmdavs fp, {r0, r2, r4, r9, sl, lr} │ │ │ │ adcsvc pc, lr, #1325400064 @ 0x4f000000 │ │ │ │ eorspl pc, r0, r6, asr #12 │ │ │ │ addseq pc, r6, r0, asr #5 │ │ │ │ - cmnpvs r8, lr, asr #12 @ p-variant is OBSOLETE │ │ │ │ + orrvc pc, r8, lr, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ ldrmi r9, [r8, r1] │ │ │ │ blvs 0x10ee510 │ │ │ │ addmi r6, sl, #266240 @ 0x41000 │ │ │ │ strcs fp, [r1], #-3848 @ 0xfffff0f8 │ │ │ │ @ instruction: 0xf8d0d020 │ │ │ │ bvs 0xff14058c │ │ │ │ @@ -57548,19 +57548,19 @@ │ │ │ │ andeq lr, ip, #166912 @ 0x28c00 │ │ │ │ blvs 0xfe0e1ad0 │ │ │ │ orrvs pc, r0, #683671552 @ 0x28c00000 │ │ │ │ strcs r6, [r0], #-1571 @ 0xfffff9dd │ │ │ │ addvs pc, r0, #679477248 @ 0x28800000 │ │ │ │ orrvs r4, r2, #704643072 @ 0x2a000000 │ │ │ │ addne pc, r1, #64, 4 │ │ │ │ - cmnpvs r8, lr, asr #12 @ p-variant is OBSOLETE │ │ │ │ + orrvc pc, r8, lr, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ eorspl pc, r0, r6, asr #12 │ │ │ │ addseq pc, r6, r0, asr #5 │ │ │ │ - blx 0xffa849d4 │ │ │ │ + blx 0x1a849d6 │ │ │ │ andlt r4, r3, r0, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ ldrdgt pc, [r0], -r0 @ │ │ │ │ svclt 0x0000e7cc │ │ │ │ @@ -57568,230 +57568,230 @@ │ │ │ │ bl 0xfeb9f794 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6430fe8 │ │ │ │ vorr.i32 , #3072 @ 0x00000c00 │ │ │ │ umulllt r0, r3, r6, r3 │ │ │ │ ldmdavs fp, {r0, r2, r9, sl, lr} │ │ │ │ addsne pc, r1, #64, 4 │ │ │ │ - cmnpvs r8, lr, asr #12 @ p-variant is OBSOLETE │ │ │ │ + orrvc pc, r8, lr, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ eorspl pc, r0, r6, asr #12 │ │ │ │ addseq pc, r6, r0, asr #5 │ │ │ │ ldrmi r9, [r8, r1, lsl #2] │ │ │ │ @ instruction: 0xf7ff4628 │ │ │ │ stmdbls r1, {r0, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ addsne pc, r3, #64, 4 │ │ │ │ eorspl pc, r0, r6, asr #12 │ │ │ │ addseq pc, r6, r0, asr #5 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf1194030 │ │ │ │ - svclt 0x0000bab1 │ │ │ │ + svclt 0x0000bb31 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfeb9f7e8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6460fe8 │ │ │ │ vorr.i32 d22, #3072 @ 0x00000c00 │ │ │ │ ldmdavs pc, {r1, r2, r4, r7, r8, r9, sp} @ │ │ │ │ cmppcc ip, #70254592 @ p-variant is OBSOLETE @ 0x4300000 │ │ │ │ orrseq pc, r6, #192, 4 │ │ │ │ @ instruction: 0xf646681b │ │ │ │ vmvn.i32 d21, #0 @ 0x00000000 │ │ │ │ vst3.32 {d16-d18}, [pc :64], r6 │ │ │ │ strtmi r7, [r0], -lr, asr #5 │ │ │ │ - cmnpvs r8, lr, asr #12 @ p-variant is OBSOLETE │ │ │ │ + orrvc pc, r8, lr, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xf6462500 │ │ │ │ vmov.i32 d22, #134217728 @ 0x08000000 │ │ │ │ @ instruction: 0x47982696 │ │ │ │ strpl lr, [sp, #-2500] @ 0xfffff63c │ │ │ │ ldmdavs r3!, {r0, r1, r2, r3, r4, r5, r8, ip, sp, pc} │ │ │ │ eoreq pc, r5, r3, asr r8 @ │ │ │ │ @ instruction: 0xf7ff3501 │ │ │ │ adcmi pc, pc, #12864 @ 0x3240 │ │ │ │ vst4. {d29,d31,d33,d35}, [pc :256], r7 │ │ │ │ @ instruction: 0xf64e72d2 │ │ │ │ - vbic.i32 q11, #8 @ 0x00000008 │ │ │ │ + vaddw.s8 , q8, d8 │ │ │ │ @ instruction: 0xf646012e │ │ │ │ vmvn.i32 d21, #0 @ 0x00000000 │ │ │ │ @ instruction: 0x26000096 │ │ │ │ - blx 0x1e04ab8 │ │ │ │ + blx 0xffe04ab8 │ │ │ │ stc2 7, cr15, [lr, #1020] @ 0x3fc │ │ │ │ movwlt r6, #14947 @ 0x3a63 │ │ │ │ movwpl lr, #63956 @ 0xf9d4 │ │ │ │ strpl pc, [r6, #-2819] @ 0xfffff4fd │ │ │ │ stmibvs r8!, {r0, r9, sl, ip, sp}^ │ │ │ │ - blx 0xfef84e9c │ │ │ │ + blx 0xf84e9e │ │ │ │ vmla.i8 q3, q14, q12 │ │ │ │ - bvs 0x19472c0 │ │ │ │ + bvs 0x19474c0 │ │ │ │ mvnsle r4, #-536870903 @ 0xe0000009 │ │ │ │ @ instruction: 0xf64eb18b │ │ │ │ - vmvn.i32 q11, #134217728 @ 0x08000000 │ │ │ │ + vsubhn.i16 d23, q8, q4 │ │ │ │ strcs r0, [r0, #-1582] @ 0xfffff9d2 │ │ │ │ ldrdcc lr, [pc], -r4 │ │ │ │ addvc pc, sp, #1325400064 @ 0x4f000000 │ │ │ │ blx 0x59f56 │ │ │ │ strcc r3, [r1, #-5] │ │ │ │ - blx 0x1584afc │ │ │ │ + blx 0xff584afc │ │ │ │ addsmi r6, sp, #405504 @ 0x63000 │ │ │ │ strdcs sp, [r0], -r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r8] │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [ip], -r3, lsl #1 │ │ │ │ vmax.s32 d20, d13, d5 │ │ │ │ - strmi pc, [r7], -fp, lsl #21 │ │ │ │ + strmi pc, [r7], -fp, lsl #22 │ │ │ │ @ instruction: 0xf0002d00 │ │ │ │ @ instruction: 0xf5b580c7 │ │ │ │ svclt 0x00381f80 │ │ │ │ strne pc, [r0, #1103] @ 0x44f │ │ │ │ @ instruction: 0xf3002c00 │ │ │ │ cdpmi 0, 8, cr8, cr5, cr12, {7} │ │ │ │ ldrtmi r4, [lr], #-1593 @ 0xfffff9c7 │ │ │ │ vmin.s d4, d1, d16 │ │ │ │ - stmmi r3, {r0, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmmi r3, {r0, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x46391a76 │ │ │ │ - stc2l 2, cr15, [lr, #196] @ 0xc4 │ │ │ │ + mcr2 2, 2, pc, cr14, cr1, {1} @ │ │ │ │ @ instruction: 0xf100fb07 │ │ │ │ addmi r1, sp, #140288 @ 0x22400 │ │ │ │ adchi pc, r8, r0, asr #1 │ │ │ │ ldrtpl pc, [r0], #-1606 @ 0xfffff9ba @ │ │ │ │ ldreq pc, [r6], #704 @ 0x2c0 │ │ │ │ andcs r4, lr, #48, 12 @ 0x3000000 │ │ │ │ @ instruction: 0xf64661e6 │ │ │ │ vsubhn.i16 d21, q8, q8 │ │ │ │ @ instruction: 0x63212696 │ │ │ │ - @ instruction: 0xf802f116 │ │ │ │ + @ instruction: 0xf882f116 │ │ │ │ blcs 0x627f0 │ │ │ │ adchi pc, r2, r0, asr #32 │ │ │ │ strtmi r2, [r8], -r1, lsl #6 │ │ │ │ rsbvs r4, r3, #59768832 @ 0x3900000 │ │ │ │ - mrc2 2, 6, pc, cr14, cr1, {1} │ │ │ │ + @ instruction: 0xff5ef231 │ │ │ │ bl 0xfed8f0ec │ │ │ │ @ instruction: 0xf0c00f47 │ │ │ │ blne 0xffb289fc │ │ │ │ strcc lr, [sl, #-2500] @ 0xfffff63c │ │ │ │ @ instruction: 0xf6466b23 │ │ │ │ vmvn.i32 d21, #0 @ 0x00000000 │ │ │ │ stmibvs r2!, {r1, r2, r4, r7}^ │ │ │ │ eorvs r1, r2, #224256 @ 0x36c00 │ │ │ │ @ instruction: 0xf1196323 │ │ │ │ - ldmdavs r3!, {r0, r1, r3, r8, fp, ip, sp, lr, pc} │ │ │ │ + ldmdavs r3!, {r0, r1, r3, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ ldrdhi pc, [r4], -r4 @ │ │ │ │ svclt 0x000c2b00 │ │ │ │ stmdbeq r7, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ stmdbeq r3, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ svceq 0x0000f1b8 │ │ │ │ stmibvs r2!, {r0, r3, r4, r5, ip, lr, pc}^ │ │ │ │ bvs 0xfe89a084 │ │ │ │ bvs 0x851b7c │ │ │ │ and r4, sp, r6, lsl r6 │ │ │ │ @ instruction: 0x46304639 │ │ │ │ - @ instruction: 0xf1153501 │ │ │ │ - bvs 0x1948738 │ │ │ │ + @ instruction: 0xf1163501 │ │ │ │ + bvs 0x1946938 │ │ │ │ eorle r4, fp, r8, lsr #11 │ │ │ │ ldmib r4, {r1, r5, r6, r7, r8, fp, sp, lr}^ │ │ │ │ blx 0x4c7c2 │ │ │ │ strmi r2, [r6], -r5 │ │ │ │ adcmi r3, fp, #1024 @ 0x400 │ │ │ │ ldmdane r6!, {r1, r4, r8, r9, sl, fp, ip, sp, pc}^ │ │ │ │ ldmne r6!, {r1, r2, r5, r8, r9, fp, sp, lr} │ │ │ │ svceq 0x0003f1b9 │ │ │ │ bne 0xcbcb50 │ │ │ │ - @ instruction: 0xffd4f115 │ │ │ │ + @ instruction: 0xf854f116 │ │ │ │ rscle r2, r3, r0, lsl #16 │ │ │ │ - mcr2 2, 3, pc, cr0, cr3, {1} @ │ │ │ │ - mvnsvs pc, #81788928 @ 0x4e00000 │ │ │ │ + mcr2 2, 7, pc, cr0, cr3, {1} @ │ │ │ │ + movweq pc, #49743 @ 0xc24f @ │ │ │ │ msreq CPSR_fsx, #192, 4 │ │ │ │ vst2.8 {d25-d28}, [pc], r1 │ │ │ │ @ instruction: 0xf64e7252 │ │ │ │ - vbic.i32 q11, #8 @ 0x00000008 │ │ │ │ + vaddw.s8 , q8, d8 │ │ │ │ stmdavs r3, {r1, r2, r3, r5, r8} │ │ │ │ @ instruction: 0xf64f9300 │ │ │ │ vaddl.s8 , d0, d12 │ │ │ │ blmi 0x1250a38 │ │ │ │ - stc2 1, cr15, [r6], #-112 @ 0xffffff90 │ │ │ │ + stc2 1, cr15, [r6], #112 @ 0x70 │ │ │ │ strbmi lr, [r3], -ip, asr #15 │ │ │ │ andpl pc, r0, #82837504 @ 0x4f00000 │ │ │ │ addscs pc, r6, #192, 4 │ │ │ │ @ instruction: 0xf1006810 │ │ │ │ submi r0, r2, #-1073741817 @ 0xc0000007 │ │ │ │ strtvs r4, [r1], #-17 @ 0xffffffef │ │ │ │ @ instruction: 0xf101fb03 │ │ │ │ - @ instruction: 0xff78f125 │ │ │ │ + @ instruction: 0xfff8f125 │ │ │ │ strmi r6, [r5], -r3, ror #20 │ │ │ │ bicslt r6, fp, r0, ror #7 │ │ │ │ stmdaeq r1, {r3, r6, r9, ip, sp, lr, pc}^ │ │ │ │ stmdaeq r4, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ strbeq pc, [r1, r8, asr #4] @ │ │ │ │ streq pc, [r4, -r0, asr #5] │ │ │ │ and r2, r0, r0, lsl #12 │ │ │ │ @ instruction: 0x6c236be5 │ │ │ │ strpl pc, [r6, #-2819] @ 0xfffff4fd │ │ │ │ strtmi r3, [r8], -r1, lsl #12 │ │ │ │ - @ instruction: 0xf8a0f119 │ │ │ │ + @ instruction: 0xf920f119 │ │ │ │ strbmi r2, [r3], -r0, lsl #4 │ │ │ │ @ instruction: 0x46114638 │ │ │ │ - @ instruction: 0xff02f20b │ │ │ │ + @ instruction: 0xff82f20b │ │ │ │ bvs 0x1920fe0 │ │ │ │ mvnle r4, #-536870903 @ 0xe0000009 │ │ │ │ subne pc, r8, r8, asr #12 │ │ │ │ addscs pc, r6, r0, asr #5 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ ldrt r4, [r9], #1008 @ 0x3f0 │ │ │ │ @ instruction: 0x46284639 │ │ │ │ - mcr2 2, 2, pc, cr10, cr1, {1} @ │ │ │ │ + mcr2 2, 6, pc, cr10, cr1, {1} @ │ │ │ │ ldrb r1, [r1, -r9, ror #20] │ │ │ │ - mcr2 1, 1, pc, cr8, cr8, {0} @ │ │ │ │ + mcr2 1, 5, pc, cr8, cr8, {0} @ │ │ │ │ @ instruction: 0xf04fb948 │ │ │ │ ldr r7, [r7, -r0, lsl #10]! │ │ │ │ andcs r6, lr, #224, 18 @ 0x380000 │ │ │ │ ldrmi r6, [r8], #-2849 @ 0xfffff4df │ │ │ │ - @ instruction: 0xff56f115 │ │ │ │ + @ instruction: 0xffd6f115 │ │ │ │ stmiaeq r6, {r1, r2, r4, r6, r8, r9, sl, sp, lr, pc}^ │ │ │ │ @ instruction: 0x46304639 │ │ │ │ - mrc2 2, 1, pc, cr6, cr1, {1} │ │ │ │ + mrc2 2, 5, pc, cr6, cr1, {1} │ │ │ │ vsubw.s8 q9, q0, d1 │ │ │ │ bne 0x1c9148c │ │ │ │ @ instruction: 0xf1754299 │ │ │ │ svclt 0x00a80500 │ │ │ │ tstpvc r0, pc, asr #32 @ p-variant is OBSOLETE │ │ │ │ ldr r4, [sl, -sp, lsl #12] │ │ │ │ - ldrbvs pc, [ip], #1614 @ 0x64e @ │ │ │ │ + strbtvc pc, [ip], #1614 @ 0x64e @ │ │ │ │ strteq pc, [lr], #-704 @ 0xfffffd40 │ │ │ │ - cmnpvs r8, lr, asr #12 @ p-variant is OBSOLETE │ │ │ │ + orrvc pc, r8, lr, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xf44f4b14 │ │ │ │ andcs r7, r0, r6, asr #4 │ │ │ │ vshl.s8 d9, d0, d5 │ │ │ │ - blmi 0x506a90 │ │ │ │ + blmi 0x506c90 │ │ │ │ rscsne pc, sp, #64, 4 │ │ │ │ - asrsvs pc, lr, #12 @ │ │ │ │ + bicvc pc, r0, lr, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ andpl pc, ip, pc, asr #12 │ │ │ │ addscs pc, r6, r0, asr #5 │ │ │ │ @ instruction: 0xf64e9100 │ │ │ │ - vbic.i32 q11, #8 @ 0x00000008 │ │ │ │ + vaddw.s8 , q8, d8 │ │ │ │ @ instruction: 0xf11c012e │ │ │ │ - @ instruction: 0xf64efb75 │ │ │ │ - vbic.i32 q11, #8 @ 0x00000008 │ │ │ │ + @ instruction: 0xf64efbf5 │ │ │ │ + vaddw.s8 , q8, d8 │ │ │ │ @ instruction: 0xf64e012e │ │ │ │ - vmla.i d22, d16, d0[3] │ │ │ │ + vshr.s64 , q6, #64 │ │ │ │ blmi 0x1c89a8 │ │ │ │ andcc pc, r5, #64, 4 │ │ │ │ - @ instruction: 0xf9aef23c │ │ │ │ + blx 0xc051e8 │ │ │ │ addseq r6, r6, pc, ror sp │ │ │ │ addseq r6, r6, #128, 26 @ 0x2000 │ │ │ │ + eorseq r0, r4, ip, asr #25 │ │ │ │ + eorseq r0, r4, r4, lsr #25 │ │ │ │ ldrhteq r0, [r4], -ip │ │ │ │ - mlaseq r4, r4, fp, r0 │ │ │ │ - eorseq r0, r4, ip, lsr #23 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb9fb14 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6460ff0 │ │ │ │ vmvn.i32 d21, #255 @ 0x000000ff │ │ │ │ stcvs 12, cr0, [r2, #-600] @ 0xfffffda8 │ │ │ │ @ instruction: 0xf8dcb082 │ │ │ │ @@ -57810,68 +57810,68 @@ │ │ │ │ ldrmi r6, [r0], -r3, lsl #12 │ │ │ │ @ instruction: 0xf646b12a │ │ │ │ vsubw.s8 , q8, d16 │ │ │ │ ldmdavs r8, {r1, r2, r4, r7, r8, r9, sp} │ │ │ │ bne 0xfe2999ac │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf00b4010 │ │ │ │ - @ instruction: 0xf64ebe79 │ │ │ │ - vmov.i32 d23, #1024 @ 0x00000400 │ │ │ │ + @ instruction: 0xf24fbe79 │ │ │ │ + vsubl.s8 q8, d0, d20 │ │ │ │ @ instruction: 0xf64e022e │ │ │ │ - vbic.i32 q11, #8 @ 0x00000008 │ │ │ │ + vaddw.s8 , q8, d8 │ │ │ │ andls r0, r0, #-2147483637 @ 0x8000000b │ │ │ │ blmi 0xd098c │ │ │ │ subscc pc, pc, #64, 4 │ │ │ │ - @ instruction: 0xf808f205 │ │ │ │ - eorseq r0, r4, ip, asr #23 │ │ │ │ + @ instruction: 0xf888f205 │ │ │ │ + ldrsbteq r0, [r4], -ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb9fba0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6460fe8 │ │ │ │ vorr.i32 d22, #3072 @ 0x00000c00 │ │ │ │ umulllt r2, r3, r6, r3 │ │ │ │ @ instruction: 0xf643681d │ │ │ │ vorr.i32 , #3072 @ 0x00000c00 │ │ │ │ ldmdavs fp, {r1, r2, r4, r7, r8, r9} │ │ │ │ ldrtpl pc, [r0], #-1606 @ 0xfffff9ba @ │ │ │ │ ldreq pc, [r6], #704 @ 0x2c0 │ │ │ │ subsvc pc, lr, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf64e4620 │ │ │ │ - vbic.i32 q11, #8 @ 0x00000008 │ │ │ │ + vaddw.s8 , q8, d8 │ │ │ │ ldrmi r0, [r8, lr, lsr #2] │ │ │ │ orrslt r6, r5, r4, lsr #23 │ │ │ │ ldcvs 6, cr15, [r8], {70} @ 0x46 │ │ │ │ ldccs 2, cr15, [r6], {192} @ 0xc0 │ │ │ │ @ instruction: 0xf8dc2200 │ │ │ │ @ instruction: 0xf8533000 │ │ │ │ stcvs 0, cr1, [fp, #136] @ 0x88 │ │ │ │ @ instruction: 0x0114e9d1 │ │ │ │ addsmi r1, r9, #110592 @ 0x1b000 │ │ │ │ andcc sp, r1, #1677721600 @ 0x64000000 │ │ │ │ addsmi r4, r5, #28, 8 @ 0x1c000000 │ │ │ │ vand , q8, │ │ │ │ @ instruction: 0xf64e3282 │ │ │ │ - vbic.i32 q11, #8 @ 0x00000008 │ │ │ │ + vaddw.s8 , q8, d8 │ │ │ │ @ instruction: 0xf646012e │ │ │ │ vmvn.i32 d21, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf1190096 │ │ │ │ - @ instruction: 0x4620f895 │ │ │ │ + @ instruction: 0x4620f915 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ - @ instruction: 0xf64ebd30 │ │ │ │ - vmlal.s , d0, d0[0] │ │ │ │ + vmla.f32 d27, d15, d16 │ │ │ │ + vmov.i32 q8, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf64e022e │ │ │ │ - vbic.i32 q11, #8 @ 0x00000008 │ │ │ │ + vaddw.s8 , q8, d8 │ │ │ │ andls r0, r0, #-2147483637 @ 0x8000000b │ │ │ │ blmi 0xd0a40 │ │ │ │ rsbscc pc, pc, #64, 4 │ │ │ │ - @ instruction: 0xffaef204 │ │ │ │ - eorseq r0, r4, r4, ror #23 │ │ │ │ + @ instruction: 0xf82ef205 │ │ │ │ + ldrshteq r0, [r4], -r4 │ │ │ │ teqppl r0, #73400320 @ p-variant is OBSOLETE @ 0x4600000 │ │ │ │ orrseq pc, r6, #192, 4 │ │ │ │ ldrdne lr, [fp], -r3 │ │ │ │ bvs 0xfe7233c4 │ │ │ │ addcs lr, r2, r0, lsr #23 │ │ │ │ bcc 0x8f590 │ │ │ │ andseq pc, r3, r2, lsl #22 │ │ │ │ @@ -58261,15 +58261,15 @@ │ │ │ │ @ instruction: 0xf8c22000 │ │ │ │ eorcc r0, r8, #56, 4 @ 0x80000003 │ │ │ │ mvnsle r4, sl, lsl #5 │ │ │ │ adcmi pc, r0, #4, 10 @ 0x1000000 │ │ │ │ ands pc, r8, #13762560 @ 0xd20000 │ │ │ │ svceq 0x0000f1be │ │ │ │ vqadd.s8 d29, d2, d22 │ │ │ │ - vabdl.s8 q10, d16, d8 │ │ │ │ + vqshl.s64 d21, d8, #0 │ │ │ │ @ instruction: 0x46700734 │ │ │ │ ldrbtcc pc, [pc], pc, asr #32 @ │ │ │ │ stmdaeq ip, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ blcs 0xa70a0 │ │ │ │ strmi fp, [r6], r8, lsl #30 │ │ │ │ blcs 0xfd124 │ │ │ │ mvnslt sp, r5, asr #32 │ │ │ │ @@ -58341,20 +58341,20 @@ │ │ │ │ @ instruction: 0xf8cc0208 │ │ │ │ strb r2, [r1, ip]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeba03b4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ @ instruction: 0xf6402000 │ │ │ │ - vrsra.s64 , q12, #64 │ │ │ │ - @ instruction: 0xf64e0334 │ │ │ │ - vmla.f d23, d0, d0[4] │ │ │ │ + vsubw.s8 , q0, d8 │ │ │ │ + vcge.s8 d16, d15, d20 │ │ │ │ + vbic.i32 q8, #0 @ 0x00000000 │ │ │ │ andls r0, r0, lr, lsr #2 │ │ │ │ sbcspl pc, pc, #64, 12 @ 0x4000000 │ │ │ │ - blx 0xffa059ea │ │ │ │ + stc2l 2, cr15, [r6], #-16 │ │ │ │ b 0x143661c │ │ │ │ stcls 14, cr3, [r2], {65} @ 0x41 │ │ │ │ mulgt ip, sp, r8 │ │ │ │ blx 0x80a50c │ │ │ │ @ instruction: 0xf401fe8e │ │ │ │ b 0x10897f0 │ │ │ │ @ instruction: 0xf00c010e │ │ │ │ @@ -58452,19 +58452,19 @@ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeba0570 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdavc r2, {r3, r4, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ vrhadd.s8 d18, d2, d12 │ │ │ │ - vsubw.s8 q10, q8, d8 │ │ │ │ + vrsra.s64 d21, d8, #64 │ │ │ │ blx 0x8a056 │ │ │ │ ldmdbhi fp, {r1, r8, r9, ip, sp} │ │ │ │ ldrle r0, [sp], #-1689 @ 0xfffff967 │ │ │ │ - mvnscc pc, #64, 12 @ 0x4000000 │ │ │ │ + movwpl pc, #34368 @ 0x8640 @ │ │ │ │ teqpeq r4, #192, 4 @ p-variant is OBSOLETE │ │ │ │ orreq lr, r2, r3, lsl #22 │ │ │ │ ldrsbne pc, [r4], #129 @ 0x81 @ │ │ │ │ stmdavs sl, {r0, r3, r4, r6, r7, r8, ip, sp, pc} │ │ │ │ @ instruction: 0xd1041c93 │ │ │ │ stmiavc r1, {r0, r1, r3, r6, fp, sp, lr}^ │ │ │ │ ldrmi r7, [r8, r0, lsl #17] │ │ │ │ @@ -58480,15 +58480,15 @@ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrmi fp, [r3], #-3336 @ 0xfffff2f8 │ │ │ │ @ instruction: 0xf99321c0 │ │ │ │ @ instruction: 0xf646228c │ │ │ │ vqdmlal.s q11, d0, d0[2] │ │ │ │ blx 0x92242 │ │ │ │ strb r3, [r7, r2]! │ │ │ │ - eorseq r0, r4, ip, lsl #24 │ │ │ │ + eorseq r0, r4, ip, lsl sp │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeba05f8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmvc fp, {r3, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ strmi fp, [sl], -r2, lsl #1 │ │ │ │ blcs 0xdac18 │ │ │ │ blcc 0xff914 │ │ │ │ @@ -58502,15 +58502,15 @@ │ │ │ │ ldmvc r5, {r0, r4, r6, r7, fp, ip, sp, lr} │ │ │ │ eorsle r4, ip, sp, lsl #5 │ │ │ │ @ instruction: 0xf04f2902 │ │ │ │ svclt 0x00880504 │ │ │ │ stmib sp, {r1, r8, fp, ip, sp}^ │ │ │ │ addmi r3, sp, r0, lsl #4 │ │ │ │ vmax.s d4, d1, d25 │ │ │ │ - biclt pc, r8, r3, ror #16 │ │ │ │ + biclt pc, r8, r3, ror #17 │ │ │ │ andne lr, r0, #3620864 @ 0x374000 │ │ │ │ stceq 0, cr15, [r8], #-316 @ 0xfffffec4 │ │ │ │ @ instruction: 0xf0037953 │ │ │ │ bne 0xff04a064 │ │ │ │ tstpcs r3, #12, 22 @ p-variant is OBSOLETE @ 0x3000 │ │ │ │ andcs pc, r0, ip, lsl #22 │ │ │ │ @ instruction: 0x33286159 │ │ │ │ @@ -58538,15 +58538,15 @@ │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ adcmi pc, sp, r4, lsl #10 │ │ │ │ tstpeq r1, pc, rrx @ p-variant is OBSOLETE │ │ │ │ vqadd.s64 d19, d0, d24 │ │ │ │ - svclt 0x0000f9e7 │ │ │ │ + svclt 0x0000fa67 │ │ │ │ tsteq r4, #16, 10 @ 0x4000000 │ │ │ │ @ instruction: 0xf8d09902 │ │ │ │ @ instruction: 0x4323e04c │ │ │ │ svceq 0x0004f011 │ │ │ │ stceq 1, cr15, [r4], {14} │ │ │ │ @ instruction: 0xf8c0d124 │ │ │ │ @ instruction: 0xf001c04c │ │ │ │ @@ -58598,29 +58598,29 @@ │ │ │ │ @ instruction: 0xf0021792 │ │ │ │ ldrb r0, [lr, r2, lsl #4] │ │ │ │ ldrb r2, [ip, r3, lsl #4] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeba07bc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ - @ instruction: 0xf64e2000 │ │ │ │ - vmla.f d23, d0, d0[4] │ │ │ │ + vhadd.s8 d18, d15, d0 │ │ │ │ + vbic.i32 q8, #0 @ 0x00000000 │ │ │ │ blmi 0x109a88 │ │ │ │ subcs pc, fp, #268435460 @ 0x10000004 │ │ │ │ vhadd.s8 d9, d4, d0 │ │ │ │ - svclt 0x0000f9e5 │ │ │ │ - eorseq r0, r4, r8, lsl #30 │ │ │ │ + svclt 0x0000fa65 │ │ │ │ + eorseq r1, r4, r8, lsl r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeba07e8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ movwcs r0, #53232 @ 0xcff0 │ │ │ │ blx 0x1357fe │ │ │ │ tstls r1, r1, lsl #8 │ │ │ │ vadd.i64 d6, d17, d16 │ │ │ │ - stmdacs r1, {r0, r1, r2, r3, r4, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r1, {r0, r1, r2, r3, r4, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ stmiavc r3!, {r0, r2, r5, ip, lr, pc}^ │ │ │ │ strtle r0, [r2], #-1626 @ 0xfffff9a6 │ │ │ │ andne pc, r1, #201326595 @ 0xc000003 │ │ │ │ andsle r2, r0, r2, lsl #20 │ │ │ │ @ instruction: 0xf0129901 │ │ │ │ @ instruction: 0xd1250f01 │ │ │ │ svclt 0x00c82801 │ │ │ │ @@ -58644,22 +58644,22 @@ │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ andlt r3, r9, #1073741824 @ 0x40000000 │ │ │ │ andlt r0, r2, r8, asr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - msrvc (UNDEF: 96), lr │ │ │ │ + cmnpeq r0, pc, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - rsbvc pc, ip, lr, asr #12 │ │ │ │ + rsbseq pc, ip, pc, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf6404b02 │ │ │ │ vqsub.s64 q2, , │ │ │ │ - svclt 0x0000fadf │ │ │ │ - eorseq r0, r4, ip, lsl pc │ │ │ │ + svclt 0x0000fb5f │ │ │ │ + eorseq r1, r4, ip, lsr #32 │ │ │ │ rsble r2, r0, r0, lsl #20 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ addlt r2, r5, ip, lsl #14 │ │ │ │ @ instruction: 0xf0012300 │ │ │ │ @@ -58750,74 +58750,74 @@ │ │ │ │ blx 0x10db7a │ │ │ │ ldmdbvc r3, {r0, r8, ip, sp, lr, pc} │ │ │ │ movweq pc, #28675 @ 0x7003 @ │ │ │ │ ldmdale r3, {r2, r8, r9, fp, sp} │ │ │ │ @ instruction: 0xf003e8df │ │ │ │ bne 0x6ca4c4 │ │ │ │ stmibvs r0, {r0, r1, r2, r3, r5} │ │ │ │ - rsbsvc pc, r4, #81788928 @ 0x4e00000 │ │ │ │ + addeq pc, r4, #-268435452 @ 0xf0000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ andls r1, r0, #8, 20 @ 0x8000 │ │ │ │ @ instruction: 0xf04f9001 │ │ │ │ andcs r3, r1, #-67108861 @ 0xfc000003 │ │ │ │ strtmi r2, [r0], -r0, lsl #3 │ │ │ │ - @ instruction: 0xf95ef270 │ │ │ │ + @ instruction: 0xf9def270 │ │ │ │ andlt r4, r4, r0, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ ldmibvs r2, {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf1152180 │ │ │ │ - @ instruction: 0x4620fb13 │ │ │ │ + @ instruction: 0x4620fb93 │ │ │ │ tstcs r0, r4 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ - @ instruction: 0xf64ebd10 │ │ │ │ - vmvn.i32 , #3072 @ 0x00000c00 │ │ │ │ + vmla.f32 d27, d15, d0 │ │ │ │ + vsubl.s8 q8, d16, d12 │ │ │ │ stmibvs r0, {r1, r2, r3, r5, r9} │ │ │ │ ldmvc r3, {r3, r4, r6, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ blcc 0x135f6c │ │ │ │ stmdbcs r2, {r0, r3, r4, r6, r7, r9, ip, sp, pc} │ │ │ │ ldc 8, cr13, [r2, #136] @ 0x88 │ │ │ │ subcs r7, r0, r2, lsl #22 │ │ │ │ - @ instruction: 0xf64e2201 │ │ │ │ - vaddw.s8 , q8, d12 │ │ │ │ + vhsub.s8 d18, d15, d1 │ │ │ │ + vsra.s64 d16, d12, #64 │ │ │ │ addsmi r0, r8, lr, lsr #2 │ │ │ │ blvc 0x104ed0 │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ andne lr, r0, sp, asr #19 │ │ │ │ strtmi r2, [r0], -r0, lsl #3 │ │ │ │ - @ instruction: 0xf928f270 │ │ │ │ + @ instruction: 0xf9a8f270 │ │ │ │ ldmvs r0, {r3, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ - @ instruction: 0xf64e2201 │ │ │ │ - vaddw.s8 , q8, d4 │ │ │ │ + vhsub.s8 d18, d15, d1 │ │ │ │ + vsra.s64 d16, d4, #64 │ │ │ │ stmib sp, {r1, r2, r3, r5, r8}^ │ │ │ │ orrcs r1, r0, r0 │ │ │ │ vmax.s d20, d0, d16 │ │ │ │ - @ instruction: 0xe7b9f919 │ │ │ │ - @ instruction: 0xf64e2000 │ │ │ │ - vmla.f d23, d0, d0[4] │ │ │ │ + @ instruction: 0xe7b9f999 │ │ │ │ + vhadd.s8 d18, d15, d0 │ │ │ │ + vbic.i32 q8, #0 @ 0x00000000 │ │ │ │ blmi 0x109d90 │ │ │ │ @ instruction: 0xf6409000 │ │ │ │ vhsub.s8 d3, d4, d14 │ │ │ │ - svclt 0x0000f861 │ │ │ │ - eorseq r0, r4, r4, lsr pc │ │ │ │ + svclt 0x0000f8e1 │ │ │ │ + eorseq r1, r4, r4, asr #32 │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strmi r6, [r9], r4, lsl #30 │ │ │ │ ldrbteq pc, [r0], -r0, lsl #2 @ │ │ │ │ stmdbvs sp, {r2, r4, r7, r8, ip, sp, pc} │ │ │ │ ldreq pc, [r4, -r1, lsl #2] │ │ │ │ movwle lr, #12295 @ 0x3007 │ │ │ │ - @ instruction: 0xf9e8f25e │ │ │ │ + blx 0x1a8628c │ │ │ │ ble 0x293918 │ │ │ │ stmdavs r4!, {r1, r2, r5, r9, sl, lr} │ │ │ │ stmdbvs r3!, {r2, r4, r5, r8, ip, sp, pc} │ │ │ │ @ instruction: 0xf10400aa │ │ │ │ @ instruction: 0x46380114 │ │ │ │ ldmible r0!, {r0, r2, r3, r4, r7, r9, lr}^ │ │ │ │ andmi pc, r0, r9, asr #17 │ │ │ │ @@ -58840,20 +58840,20 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ strlt r4, [r0, #-1904] @ 0xfffff890 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00f0f8cc │ │ │ │ andcs fp, r0, r3, lsl #1 │ │ │ │ - msrvc (UNDEF: 96), lr │ │ │ │ + cmnpeq r0, pc, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ vqdmulh.s d20, d1, d2 │ │ │ │ andls r3, r0, pc, ror #4 │ │ │ │ - @ instruction: 0xf802f204 │ │ │ │ - eorseq r0, r4, r8, asr #30 │ │ │ │ + @ instruction: 0xf882f204 │ │ │ │ + eorseq r1, r4, r8, asr r0 │ │ │ │ ldrdgt pc, [ip], #-128 @ 0xffffff80 │ │ │ │ vaddw.s8 q9, q7, d0 │ │ │ │ ldrlt r3, [r0, #-336] @ 0xfffffeb0 │ │ │ │ tstmi r3, r1, asr #20 │ │ │ │ streq pc, [r4], #-268 @ 0xfffffef4 │ │ │ │ @ instruction: 0xf8cc64c4 │ │ │ │ b 0x140d9c0 │ │ │ │ @@ -58948,40 +58948,40 @@ │ │ │ │ @ instruction: 0xf04fe787 │ │ │ │ stmiaeq r0, {sl, fp}^ │ │ │ │ andsgt pc, r2, r7, lsl #17 │ │ │ │ movwcs sp, #389 @ 0x185 │ │ │ │ @ instruction: 0xe7a9747b │ │ │ │ andcs r2, r4, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0xe77a469c │ │ │ │ - @ instruction: 0xf64e2000 │ │ │ │ - vmla.f d23, d0, d0[4] │ │ │ │ + vhadd.s8 d18, d15, d0 │ │ │ │ + vbic.i32 q8, #0 @ 0x00000000 │ │ │ │ blmi 0x58a000 │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ vhsub.s8 d6, d19, d7 │ │ │ │ - andcs pc, r0, r9, lsr #30 │ │ │ │ - msrvc (UNDEF: 96), lr │ │ │ │ + andcs pc, r0, r9, lsr #31 │ │ │ │ + cmnpeq r0, pc, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ andls r4, r0, pc, lsl #22 │ │ │ │ adcvs pc, r2, #64, 4 │ │ │ │ - @ instruction: 0xff1ef203 │ │ │ │ - msrvc (UNDEF: 96), lr │ │ │ │ + @ instruction: 0xff9ef203 │ │ │ │ + cmnpeq r0, pc, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - addsvc pc, r8, lr, asr #12 │ │ │ │ + adceq pc, r8, pc, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ vqdmulh.s d20, d0, d9 │ │ │ │ vqsub.s64 q3, , │ │ │ │ - @ instruction: 0xf64ef869 │ │ │ │ - vmla.f d23, d0, d0[4] │ │ │ │ - @ instruction: 0xf64e012e │ │ │ │ - vmla.i d23, d16, d0[0] │ │ │ │ + vadd.i8 , , │ │ │ │ + vbic.i32 q8, #0 @ 0x00000000 │ │ │ │ + vrhadd.s8 d16, d15, d30 │ │ │ │ + vshr.s64 q8, q0, #64 │ │ │ │ blmi 0x109c4c │ │ │ │ rscvs pc, r1, #64, 4 │ │ │ │ - @ instruction: 0xf85cf23b │ │ │ │ - eorseq r0, r4, r0, ror #30 │ │ │ │ - eorseq r0, r4, r4, ror pc │ │ │ │ + @ instruction: 0xf8dcf23b │ │ │ │ + eorseq r1, r4, r0, ror r0 │ │ │ │ + eorseq r1, r4, r4, lsl #1 │ │ │ │ @ instruction: 0xf64cb510 │ │ │ │ vsra.s8 d23, d16, #2 │ │ │ │ stclvs 1, cr6, [r4], {255} @ 0xff │ │ │ │ @ instruction: 0xf8dd4319 │ │ │ │ stcne 0, cr14, [r3, #-32]! @ 0xffffffe0 │ │ │ │ eorvs r6, r1, r3, asr #9 │ │ │ │ stclvs 5, cr4, [r3], {114} @ 0x72 │ │ │ │ @@ -59442,19 +59442,19 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ b 0x14306fc │ │ │ │ stmdbls r7, {r0, sl, fp, ip, sp, lr} │ │ │ │ eorle r4, sl, sl, lsl #5 │ │ │ │ tsteq r5, #150994944 @ 0x9000000 │ │ │ │ mulcs r0, r6, r7 │ │ │ │ - mvnsvc pc, lr, asr #12 │ │ │ │ + tstpne r0, pc, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ andls r4, r0, lr, asr #22 │ │ │ │ eorsvs pc, r2, #64, 4 │ │ │ │ - blx 0x1406b16 │ │ │ │ + blx 0xff406b16 │ │ │ │ tsteq r5, #1536 @ 0x600 │ │ │ │ streq r6, [r6, -r1, asr #25]! │ │ │ │ @ instruction: 0xf1019c08 │ │ │ │ stccs 12, cr0, [r0], {4} │ │ │ │ @ instruction: 0x9c08db6e │ │ │ │ streq pc, [r1], #-36 @ 0xffffffdc │ │ │ │ rsbsle r4, r5, r2, lsr #5 │ │ │ │ @@ -59523,15 +59523,15 @@ │ │ │ │ @ instruction: 0xf8c09a08 │ │ │ │ b 0x11ba554 │ │ │ │ bls 0x21b030 │ │ │ │ @ instruction: 0xf0434333 │ │ │ │ @ instruction: 0xf04373c0 │ │ │ │ tstmi r3, #208, 6 @ 0x40000003 │ │ │ │ str r6, [r1], fp │ │ │ │ - eorseq r0, r4, r8, lsl #31 │ │ │ │ + mlaseq r4, r8, r0, r1 │ │ │ │ @ instruction: 0xf8ddb510 │ │ │ │ @ instruction: 0xf1bcc008 │ │ │ │ svclt 0x00980fff │ │ │ │ asreq pc, pc, #8 @ │ │ │ │ blx 0xfe78092c │ │ │ │ blx 0xfecc6b04 │ │ │ │ @ instruction: 0xf021f181 │ │ │ │ @@ -60006,20 +60006,20 @@ │ │ │ │ b 0x108f22c │ │ │ │ tstmi r9, #-2147483648 @ 0x80000000 │ │ │ │ andne pc, r0, ip, asr #17 │ │ │ │ tstcs r0, r1 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ andcs r4, r0, r0, ror r7 │ │ │ │ - mvnsvc pc, lr, asr #12 │ │ │ │ + tstpne r0, pc, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ andls r4, r0, r2, lsl #22 │ │ │ │ andcc pc, pc, #64, 12 @ 0x4000000 │ │ │ │ - cdp2 2, 14, cr15, cr6, cr2, {0} │ │ │ │ - eorseq r0, r4, r0, lsr #31 │ │ │ │ + @ instruction: 0xff66f202 │ │ │ │ + ldrhteq r1, [r4], -r0 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeba1de4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r8], r0 @ │ │ │ │ pkhbtmi r4, ip, r5, lsl #12 │ │ │ │ ldrmi r4, [ip], -r2, lsl #12 │ │ │ │ stmdbls ip, {r0, r1, r8, sl, fp, sp} │ │ │ │ @@ -60219,21 +60219,21 @@ │ │ │ │ ldcvs 0, cr15, [r0], #304 @ 0x130 │ │ │ │ andeq lr, ip, #270336 @ 0x42000 │ │ │ │ b 0x1122fb0 │ │ │ │ stclvs 3, cr0, [r2], {12} │ │ │ │ movweq pc, #16451 @ 0x4043 @ │ │ │ │ strbvs r1, [r1], #3345 @ 0xd11 │ │ │ │ usada8 r0, r3, r0, r6 │ │ │ │ - @ instruction: 0xf64e2000 │ │ │ │ - vsra.s64 , q8, #64 │ │ │ │ + vhadd.s8 d18, d15, d0 │ │ │ │ + vaddw.s8 , q0, d0 │ │ │ │ blmi 0x10b3dc │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ vhsub.s8 d6, d18, d31 │ │ │ │ - svclt 0x0000fd3b │ │ │ │ - eorseq r0, r4, ip, lsr #31 │ │ │ │ + svclt 0x0000fdbb │ │ │ │ + ldrhteq r1, [r4], -ip │ │ │ │ stmdbcs fp, {r0, r8, fp, ip, sp} │ │ │ │ addshi pc, r8, r0, lsl #4 │ │ │ │ @ instruction: 0xf001e8df │ │ │ │ ldrpl r9, [r6, #1654] @ 0x676 │ │ │ │ @ instruction: 0x96969696 │ │ │ │ @ instruction: 0x06209696 │ │ │ │ @ instruction: 0xf646b130 │ │ │ │ @@ -60308,24 +60308,24 @@ │ │ │ │ movweq pc, #1027 @ 0x403 @ │ │ │ │ vqadd.u32 q10, , │ │ │ │ ldr r0, [r5, r7, lsl #6]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeba2274 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ - @ instruction: 0xf64e2000 │ │ │ │ - vsra.s64 , q8, #64 │ │ │ │ + vhadd.s8 d18, d15, d0 │ │ │ │ + vaddw.s8 , q0, d0 │ │ │ │ blmi 0x1cb540 │ │ │ │ subsne pc, fp, #64, 4 │ │ │ │ vhadd.s8 d9, d2, d0 │ │ │ │ - @ instruction: 0xf44ffc89 │ │ │ │ + @ instruction: 0xf44ffd09 │ │ │ │ ldr r7, [fp, r0, lsl #5] │ │ │ │ andvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ svclt 0x0000e798 │ │ │ │ - eorseq r0, r4, r4, asr #31 │ │ │ │ + ldrsbteq r1, [r4], -r4 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ svccs 0x00006f07 │ │ │ │ ldmdbvs fp!, {r0, r1, r2, r4, r6, ip, lr, pc} │ │ │ │ addseq r6, fp, r2, asr #25 │ │ │ │ @@ -60364,15 +60364,15 @@ │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0x463287f0 │ │ │ │ tstpeq r4, r4, lsl #2 @ p-variant is OBSOLETE │ │ │ │ vmax.s16 q10, q6, q4 │ │ │ │ - stmdacs r0, {r0, r1, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x4627d0d6 │ │ │ │ @ instruction: 0xf8c8e7e8 │ │ │ │ andcs r5, r0, ip, asr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0xf06f87f0 │ │ │ │ @@ -60660,15 +60660,15 @@ │ │ │ │ @ instruction: 0xf0434361 │ │ │ │ vst2.16 {d20-d23}, [r3 :128], r1 │ │ │ │ vst2.32 {d17-d20}, [r3], r0 │ │ │ │ stcne 3, cr0, [ip, #-640] @ 0xfffffd80 │ │ │ │ movweq lr, #59971 @ 0xea43 │ │ │ │ @ instruction: 0xf08c64c4 │ │ │ │ andvs r0, fp, r1, lsl #28 │ │ │ │ - mvnscc pc, #64, 12 @ 0x4000000 │ │ │ │ + movwpl pc, #34368 @ 0x8640 @ │ │ │ │ teqpeq r4, #192, 4 @ p-variant is OBSOLETE │ │ │ │ stclvs 4, cr4, [r5], {158} @ 0x9e │ │ │ │ tsteq ip, r3, lsl #22 │ │ │ │ @ instruction: 0x3c02ea4f │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ bicsmi pc, r8, #10354688 @ 0x9e0000 │ │ │ │ bicsne pc, r8, #9502720 @ 0x910000 │ │ │ │ @@ -61008,15 +61008,15 @@ │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ orrvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ vst1.64 {d30}, [pc :128], sl │ │ │ │ strb r7, [r7, r0, lsl #6]! │ │ │ │ movtvc pc, #1103 @ 0x44f @ │ │ │ │ svclt 0x0000e7e4 │ │ │ │ stmdale fp, {r0, r1, r8, fp, sp} │ │ │ │ - mvnscc pc, #64, 12 @ 0x4000000 │ │ │ │ + movwpl pc, #34368 @ 0x8640 @ │ │ │ │ teqpeq r4, #192, 4 @ p-variant is OBSOLETE │ │ │ │ fstmiaxeq r1, {d14} @ Deprecated │ │ │ │ tstcs lr, r3, lsl r6 │ │ │ │ mvncs pc, #220, 16 @ 0xdc0000 │ │ │ │ bllt 0x209b80 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeba2d8c │ │ │ │ @@ -61076,15 +61076,15 @@ │ │ │ │ @ instruction: 0xf0434361 │ │ │ │ vst2.16 {d20-d23}, [r3 :128], r1 │ │ │ │ vst2.32 {d17-d20}, [r3], r0 │ │ │ │ stcne 3, cr0, [ip, #-640] @ 0xfffffd80 │ │ │ │ movweq lr, #59971 @ 0xea43 │ │ │ │ @ instruction: 0xf08c64c4 │ │ │ │ andvs r0, fp, r1, lsl #28 │ │ │ │ - mvnscc pc, #64, 12 @ 0x4000000 │ │ │ │ + movwpl pc, #34368 @ 0x8640 @ │ │ │ │ teqpeq r4, #192, 4 @ p-variant is OBSOLETE │ │ │ │ stclvs 4, cr4, [r5], {158} @ 0x9e │ │ │ │ tsteq ip, r3, lsl #22 │ │ │ │ @ instruction: 0x3c02ea4f │ │ │ │ @ instruction: 0xf89e2301 │ │ │ │ @ instruction: 0xf89143d8 │ │ │ │ b 0x1350bfc │ │ │ │ @@ -61192,15 +61192,15 @@ │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeba3038 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, sp, r0 │ │ │ │ ldmib sp, {r0, r4, r9, sl, lr}^ │ │ │ │ strmi r2, [r4], -r4, lsl #6 │ │ │ │ @ instruction: 0xff34f7ff │ │ │ │ - mvnscc pc, #64, 12 @ 0x4000000 │ │ │ │ + movwpl pc, #34368 @ 0x8640 @ │ │ │ │ teqpeq r4, #192, 4 @ p-variant is OBSOLETE │ │ │ │ andeq pc, r1, #128 @ 0x80 │ │ │ │ ldrmi r4, [r8], #-1050 @ 0xfffffbe6 │ │ │ │ ldrdgt pc, [ip], #-132 @ 0xffffff7c │ │ │ │ @ instruction: 0xf8922301 │ │ │ │ @ instruction: 0xf89023d8 │ │ │ │ @ instruction: 0x032813d8 │ │ │ │ @@ -61215,15 +61215,15 @@ │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeba3094 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, sp, r0 │ │ │ │ ldmib sp, {r0, r4, r9, sl, lr}^ │ │ │ │ strmi r2, [r4], -r4, lsl #6 │ │ │ │ @ instruction: 0xff06f7ff │ │ │ │ - mvnscc pc, #64, 12 @ 0x4000000 │ │ │ │ + movwpl pc, #34368 @ 0x8640 @ │ │ │ │ teqpeq r4, #192, 4 @ p-variant is OBSOLETE │ │ │ │ andeq pc, r1, #128 @ 0x80 │ │ │ │ ldrmi r4, [r8], #-1050 @ 0xfffffbe6 │ │ │ │ ldrdgt pc, [ip], #-132 @ 0xffffff7c │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ bicscs pc, r8, #9568256 @ 0x920000 │ │ │ │ bicsne pc, r8, #144, 16 @ 0x900000 │ │ │ │ @@ -61242,15 +61242,15 @@ │ │ │ │ @ instruction: 0x4604c018 │ │ │ │ mlapl r0, sp, r8, pc @ │ │ │ │ @ instruction: 0x461e4611 │ │ │ │ svceq 0x0000f1bc │ │ │ │ ldmib sp, {r1, r2, r3, r4, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf7ff2304 │ │ │ │ @ instruction: 0xf640fed1 │ │ │ │ - vrsra.s64 , q12, #64 │ │ │ │ + vsubw.s8 , q0, d8 │ │ │ │ @ instruction: 0x46010334 │ │ │ │ @ instruction: 0xf893440b │ │ │ │ bllt 0xfe390e84 │ │ │ │ teqeq r3, #57856 @ 0xe200 │ │ │ │ movwvc lr, #6723 @ 0x1a43 │ │ │ │ @ instruction: 0xf0439907 │ │ │ │ movwmi r7, #46032 @ 0xb3d0 │ │ │ │ @@ -61267,15 +61267,15 @@ │ │ │ │ stceq 1, cr15, [r4], {-0} │ │ │ │ msrmi SPSR_c, #67 @ 0x43 │ │ │ │ subgt pc, ip, r4, asr #17 │ │ │ │ @ instruction: 0xf443bf0c │ │ │ │ vst2.32 {d17-d20}, [r3], r0 │ │ │ │ tstmi r3, #160, 6 @ 0x80000002 │ │ │ │ @ instruction: 0xf6406003 │ │ │ │ - vrsra.s64 , q12, #64 │ │ │ │ + vsubw.s8 , q0, d8 │ │ │ │ strmi r0, [fp], #-820 @ 0xfffffccc │ │ │ │ bicsne pc, r8, #9633792 @ 0x930000 │ │ │ │ sbcle r2, sp, r0, lsl #26 │ │ │ │ blcs 0x32ba8 │ │ │ │ sadd8mi fp, sl, ip │ │ │ │ bicsvc pc, r0, #79 @ 0x4f │ │ │ │ blls 0x24247c │ │ │ │ @@ -61467,20 +61467,20 @@ │ │ │ │ rsbmi pc, r5, #66 @ 0x42 │ │ │ │ strbvs r1, [r1], #3353 @ 0xd19 │ │ │ │ andlt r6, r4, sl, lsl r0 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ andcs fp, r0, r0, ror sp │ │ │ │ - mvnsvc pc, lr, asr #12 │ │ │ │ + tstpne r0, pc, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ andls r4, r0, r2, lsl #22 │ │ │ │ rscscs pc, r1, #64, 12 @ 0x4000000 │ │ │ │ - blx 0x1f88ab2 │ │ │ │ - ldrshteq r0, [r4], -r0 │ │ │ │ + blx 0xfff88ab2 │ │ │ │ + eorseq r1, r4, r0, lsl #2 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeba34b8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r0, ror #31 │ │ │ │ @ instruction: 0x4694469e │ │ │ │ blls 0x2566d4 │ │ │ │ stmdbcs r4, {r3, r4, r5, ip, lr, pc} │ │ │ │ @@ -61530,21 +61530,21 @@ │ │ │ │ orrne pc, r0, #1124073472 @ 0x43000000 │ │ │ │ strbvs r1, [r1], #3345 @ 0xd11 │ │ │ │ andlt r6, r4, r3, lsl r0 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ andcs fp, r0, r0, ror sp │ │ │ │ - mvnsvc pc, lr, asr #12 │ │ │ │ + tstpne r0, pc, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ andls r4, r0, r3, lsl #22 │ │ │ │ sbcscs pc, sp, #64, 12 @ 0x4000000 │ │ │ │ - blx 0x8bac │ │ │ │ + blx 0x2008bae │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ - ldrshteq r0, [r4], -ip │ │ │ │ + eorseq r1, r4, ip, lsl #2 │ │ │ │ vld1.64 {d0-d1}, [r0 :64], r0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ vld1.64 {d0}, [r0 :64], r0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeba35c8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @@ -61647,59 +61647,59 @@ │ │ │ │ subgt pc, ip, r0, asr #17 │ │ │ │ andlt r6, r2, fp │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ blls 0x17b9a4 │ │ │ │ svceq 0x0000f1bc │ │ │ │ - @ instruction: 0xf64ed118 │ │ │ │ - vsra.s64 , q8, #64 │ │ │ │ + vand d29, d15, d8 │ │ │ │ + vaddw.s8 , q0, d0 │ │ │ │ blcs 0xcca2c │ │ │ │ blmi 0x94060c │ │ │ │ @ instruction: 0xf8cd4660 │ │ │ │ vhadd.s8 d28, d0, d0 │ │ │ │ vhsub.s8 , , │ │ │ │ - andcs pc, r0, pc, lsl #20 │ │ │ │ - msrvc (UNDEF: 96), lr │ │ │ │ + andcs pc, r0, pc, lsl #21 │ │ │ │ + cmnpeq r0, pc, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ andls r4, r0, sp, lsl fp │ │ │ │ andcs pc, r2, #64, 4 │ │ │ │ - blx 0x188da0 │ │ │ │ - mvnsvc pc, lr, asr #12 │ │ │ │ + blx 0xfe188da0 │ │ │ │ + tstpne r0, pc, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ blcs 0xd45a8 │ │ │ │ blmi 0x6805c0 │ │ │ │ adcscc pc, r7, #64, 4 │ │ │ │ vhadd.s8 d9, d1, d0 │ │ │ │ - blmi 0x60ad94 │ │ │ │ + blmi 0x60af94 │ │ │ │ rsbvc pc, pc, #1325400064 @ 0x4f000000 │ │ │ │ vhadd.s8 d9, d1, d0 │ │ │ │ - blmi 0x58ad88 │ │ │ │ + blmi 0x58af88 │ │ │ │ @ instruction: 0xf8cd4660 │ │ │ │ vhadd.s8 d28, d0, d0 │ │ │ │ vhsub.s8 , , q3 │ │ │ │ - @ instruction: 0x6cc1f9e9 │ │ │ │ + vstmiavs r1, {s31-s135} │ │ │ │ stcls 6, cr4, [r5], {99} @ 0x63 │ │ │ │ movne pc, #-536870900 @ 0xe000000c │ │ │ │ movwcc lr, #10819 @ 0x2a43 │ │ │ │ @ instruction: 0x43231d0a │ │ │ │ andvs r6, fp, r2, asr #9 │ │ │ │ - @ instruction: 0xf64ee760 │ │ │ │ - vsra.s64 , q8, #64 │ │ │ │ + vabd.s8 q15, , q8 │ │ │ │ + vaddw.s8 , q0, d0 │ │ │ │ blmi 0x28caac │ │ │ │ @ instruction: 0xf8cd4670 │ │ │ │ vhadd.s8 d30, d0, d0 │ │ │ │ vhsub.s8 , , │ │ │ │ - svclt 0x0000f9d1 │ │ │ │ - eorseq r1, r4, r0, lsr #32 │ │ │ │ - eorseq r1, r4, r0, ror r0 │ │ │ │ - eorseq r1, r4, r0, asr r0 │ │ │ │ - eorseq r1, r4, r0, rrx │ │ │ │ - eorseq r1, r4, r8, lsr r0 │ │ │ │ - eorseq r1, r4, r8 │ │ │ │ + svclt 0x0000fa51 │ │ │ │ + eorseq r1, r4, r0, lsr r1 │ │ │ │ + eorseq r1, r4, r0, lsl #3 │ │ │ │ + eorseq r1, r4, r0, ror #2 │ │ │ │ + eorseq r1, r4, r0, ror r1 │ │ │ │ + eorseq r1, r4, r8, asr #2 │ │ │ │ + eorseq r1, r4, r8, lsl r1 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrdhi pc, [r4], -r2 │ │ │ │ ldmib r1, {r0, r2, r4, r9, sl, lr}^ │ │ │ │ addlt r2, r2, r0, lsl #12 │ │ │ │ @@ -61794,20 +61794,20 @@ │ │ │ │ lslsle r4, r3, #5 │ │ │ │ ldrd pc, [r0], -r6 │ │ │ │ subsle r4, r0, r3, ror r5 │ │ │ │ tstle r6, r1, ror r5 │ │ │ │ svclt 0x00084283 │ │ │ │ tstle r1, r1, ror #10 │ │ │ │ adcsle r4, r3, r2, ror r5 │ │ │ │ - @ instruction: 0xf64e2000 │ │ │ │ - vmla.f d23, d0, d0[4] │ │ │ │ + vhadd.s8 d18, d15, d0 │ │ │ │ + vbic.i32 q8, #0 @ 0x00000000 │ │ │ │ blmi 0x90cc78 │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ vhsub.s8 d2, d17, d2 │ │ │ │ - @ instruction: 0xf8d6f8ed │ │ │ │ + @ instruction: 0xf8d6f96d │ │ │ │ ldrbmi lr, [r3, #-0]! │ │ │ │ ldrbmi sp, [r2, #-238]! @ 0xffffff12 │ │ │ │ @ instruction: 0xf8cdd0a2 │ │ │ │ ldrbtmi ip, [r2], -r4 │ │ │ │ ldmdbvs r3!, {r3, r4, r5, r9, sl, lr} │ │ │ │ ldmib r6, {r8, r9, ip, pc}^ │ │ │ │ @ instruction: 0xf7ff1302 │ │ │ │ @@ -61832,15 +61832,15 @@ │ │ │ │ @ instruction: 0xf7ff68b1 │ │ │ │ stmdavs fp!, {r0, r1, r2, r4, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ stmdbvs fp!, {r0, r8, r9, ip, pc} │ │ │ │ stmiavs fp!, {r8, r9, ip, pc}^ │ │ │ │ stmiavs r9!, {r1, r3, r5, fp, sp, lr} │ │ │ │ ldrmi lr, [ip, #1920] @ 0x780 │ │ │ │ strb sp, [r5, lr, lsr #3]! │ │ │ │ - eorseq r1, r4, r0, lsl #1 │ │ │ │ + mlaseq r4, r0, r1, r1 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ addlt r2, r3, r4, lsl r4 │ │ │ │ @ instruction: 0x460e4690 │ │ │ │ @ instruction: 0xf04f4607 │ │ │ │ @@ -61871,15 +61871,15 @@ │ │ │ │ bicsle r3, r0, r1, lsl #28 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf6408ff0 │ │ │ │ - vsra.s64 , q12, #64 │ │ │ │ + vaddw.s8 , q0, d8 │ │ │ │ bl 0x1ccdc0 │ │ │ │ movwcs r0, #134 @ 0x86 │ │ │ │ eorcs pc, r3, r8, asr r8 @ │ │ │ │ addeq lr, r2, #1024 @ 0x400 │ │ │ │ mvncs pc, #13762560 @ 0xd20000 │ │ │ │ eorcs pc, r3, r8, asr #16 │ │ │ │ addsmi r3, r8, #335544320 @ 0x14000000 │ │ │ │ @@ -61945,23 +61945,23 @@ │ │ │ │ subsmi r9, sl, r9, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, fp, r4, lsl r1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ - @ instruction: 0xf64ebdf0 │ │ │ │ - vmla.f d23, d0, d0[4] │ │ │ │ + vmla.f32 , , q8 │ │ │ │ + vbic.i32 q8, #0 @ 0x00000000 │ │ │ │ blmi 0x18ced4 │ │ │ │ strls r4, [r0, #-1576] @ 0xfffff9d8 │ │ │ │ subsne pc, r3, #68157440 @ 0x4100000 │ │ │ │ - @ instruction: 0xffbef200 │ │ │ │ - @ instruction: 0xf8d2f26d │ │ │ │ + @ instruction: 0xf83ef201 │ │ │ │ + @ instruction: 0xf952f26d │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - mlaseq r4, r0, r0, r1 │ │ │ │ + eorseq r1, r4, r0, lsr #3 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeba3c3c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ mcrne 6, 4, r4, cr11, cr12, {4} │ │ │ │ @ instruction: 0xe018f8dd │ │ │ │ mulspl ip, sp, r8 │ │ │ │ @@ -62228,19 +62228,19 @@ │ │ │ │ @ instruction: 0xf44f6cc2 │ │ │ │ vqdmlal.s q10, d14, d0[0] │ │ │ │ stcls 3, cr0, [r8], {240} @ 0xf0 │ │ │ │ movwmi lr, #51779 @ 0xca43 │ │ │ │ ldcne 3, cr4, [r4, #-140] @ 0xffffff74 │ │ │ │ andsvs r6, r3, r4, asr #9 │ │ │ │ andcs lr, r0, r6, asr #13 │ │ │ │ - mvnsvc pc, lr, asr #12 │ │ │ │ + tstpne r0, pc, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ andls r4, r0, sl, lsl fp │ │ │ │ rscmi pc, r4, #64, 4 │ │ │ │ - stc2 2, cr15, [sl] │ │ │ │ + cdp2 2, 0, cr15, cr10, cr0, {0} │ │ │ │ movwvc pc, #1103 @ 0x44f @ │ │ │ │ vst1.16 {d30}, [pc :256], r6 │ │ │ │ strb r7, [r3, -r0, lsl #6] │ │ │ │ strvc pc, [r0, #-1103] @ 0xfffffbb1 │ │ │ │ vst1.16 {d30-d32}, [pc :256], r5 │ │ │ │ str r7, [ip, -r0, lsl #4] │ │ │ │ strvc pc, [r0, #-1103] @ 0xfffffbb1 │ │ │ │ @@ -62257,28 +62257,28 @@ │ │ │ │ strt r7, [r5], -r0, lsl #7 │ │ │ │ strvc pc, [r0, #1103] @ 0x44f │ │ │ │ vst1.16 {d30-d32}, [pc :64], r7 │ │ │ │ strbt r7, [lr], r0, lsl #5 │ │ │ │ orrvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ vst1.16 {d30}, [pc], ip │ │ │ │ ldr r7, [r9, -r0, lsl #7] │ │ │ │ - ldrhteq r1, [r4], -r0 │ │ │ │ + eorseq r1, r4, r0, asr #3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeba40fc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r5, r0, ror #31 │ │ │ │ @ instruction: 0x461a4615 │ │ │ │ blls 0x29e71c │ │ │ │ @ instruction: 0xf89d9300 │ │ │ │ movwls r3, #4136 @ 0x1028 │ │ │ │ movwls r9, #11019 @ 0x2b0b │ │ │ │ mlascc r0, sp, r8, pc @ │ │ │ │ blls 0x271b2c │ │ │ │ stc2 7, cr15, [r8, #1020] @ 0x3fc │ │ │ │ - mvnscc pc, #64, 12 @ 0x4000000 │ │ │ │ + movwpl pc, #34368 @ 0x8640 @ │ │ │ │ teqpeq r4, #192, 4 @ p-variant is OBSOLETE │ │ │ │ andeq pc, r1, #128 @ 0x80 │ │ │ │ ldrmi r4, [r8], #-1050 @ 0xfffffbe6 │ │ │ │ ldrdgt pc, [ip], #-132 @ 0xffffff7c │ │ │ │ @ instruction: 0xf8922301 │ │ │ │ @ instruction: 0xf89023d8 │ │ │ │ @ instruction: 0x032813d8 │ │ │ │ @@ -62326,20 +62326,20 @@ │ │ │ │ eoreq r0, lr, lr, lsr #32 │ │ │ │ eoreq r0, lr, lr, lsr #32 │ │ │ │ eoreq r0, lr, lr, lsr #32 │ │ │ │ addseq r0, r2, lr, lsr #32 │ │ │ │ eoreq r0, lr, r6, ror r0 │ │ │ │ rsbeq r0, r5, lr, lsr #32 │ │ │ │ eorseq r0, r9, r7, asr r0 │ │ │ │ - @ instruction: 0xf64e2000 │ │ │ │ - vsra.s64 , q8, #64 │ │ │ │ + vhadd.s8 d18, d15, d0 │ │ │ │ + vaddw.s8 , q0, d0 │ │ │ │ blmi 0xfe64d4c8 │ │ │ │ @ instruction: 0xf6409000 │ │ │ │ vhsub.s8 d4, d16, d26 │ │ │ │ - strbmi pc, [r0], -r5, asr #25 @ │ │ │ │ + strbmi pc, [r0], -r5, asr #26 @ │ │ │ │ addvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ stmib sp, {r2, r9, sl, ip, pc}^ │ │ │ │ vabdl.s8 , d15, d2 │ │ │ │ movwcs r3, #512 @ 0x200 │ │ │ │ stmdbmi r0, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf902f7fc │ │ │ │ ldmdavs sl, {r0, r2, r3, r7, r8, r9, fp, lr} │ │ │ │ @@ -62481,15 +62481,15 @@ │ │ │ │ vmov.i32 d0, #128 @ 0x00000080 │ │ │ │ andeq r0, r0, r0 │ │ │ │ vorr.i32 d0, #0 @ 0x00000000 │ │ │ │ andeq r0, r0, r0 │ │ │ │ vorr d0, d0, d0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r0, asr #3 │ │ │ │ + ldrsbteq r1, [r4], -r0 │ │ │ │ strbmi r2, [r0], -r0, lsl #2 │ │ │ │ addvc pc, r8, #1325400064 @ 0x4f000000 │ │ │ │ andcc pc, r0, #-268435444 @ 0xf000000c │ │ │ │ strls r2, [r4, -r0, lsl #6] │ │ │ │ strpl lr, [r2], -sp, asr #19 │ │ │ │ smlabtmi r0, sp, r9, lr │ │ │ │ @ instruction: 0xffd4f7fb │ │ │ │ @@ -62695,26 +62695,26 @@ │ │ │ │ strbteq r0, [r8], #116 @ 0x74 │ │ │ │ @ instruction: 0xf004b292 │ │ │ │ vst3.8 {d0-d2}, [r0], lr │ │ │ │ adcseq r0, r1, r0, lsl #1 │ │ │ │ movwmi r4, #8994 @ 0x2322 │ │ │ │ msreq CPSR_, r1 │ │ │ │ ldrt r4, [r9], sl, lsl #6 │ │ │ │ - blx 0x109f7e │ │ │ │ + blx 0xfe109f7e │ │ │ │ vbif d0, d0, d0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ vbic d0, d0, d0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ vorn d0, d0, d0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ vbit d0, d0, d0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r8, asr #1 │ │ │ │ - eorseq r1, r4, r8, asr #2 │ │ │ │ + ldrsbteq r1, [r4], -r8 │ │ │ │ + eorseq r1, r4, r8, asr r2 │ │ │ │ ldrbmi r2, [r0, -r0]! │ │ │ │ addeq lr, r1, r0, lsl #22 │ │ │ │ ldrmi fp, [r4], r0, lsl #10 │ │ │ │ @ instruction: 0xf06f4619 │ │ │ │ stclvs 2, cr0, [r3, #28] │ │ │ │ andeq lr, ip, #165888 @ 0x28800 │ │ │ │ orrseq r4, r3, sl, lsl r4 │ │ │ │ @@ -62725,15 +62725,15 @@ │ │ │ │ rsbsmi pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ addseq pc, r7, #134217731 @ 0x8000003 │ │ │ │ eorcc pc, r0, #-536870900 @ 0xe000000c │ │ │ │ rsbmi pc, sl, #130 @ 0x82 │ │ │ │ @ instruction: 0xf85d600a │ │ │ │ andcs lr, r4, #4, 22 @ 0x1000 │ │ │ │ @ instruction: 0xf1174660 │ │ │ │ - svclt 0x0000ba35 │ │ │ │ + svclt 0x0000bab5 │ │ │ │ ldmdale r9!, {r0, r2, r3, r4, r5, r6, fp, sp} │ │ │ │ ldmdble pc, {r0, r5, r6, fp, sp} @ │ │ │ │ msreq SPSR_x, #160, 2 @ 0x28 │ │ │ │ vhadd.s8 d18, d15, d1 │ │ │ │ @ instruction: 0xf6c011f0 │ │ │ │ blx 0x4da5c │ │ │ │ andsmi pc, r9, r3, lsl #6 │ │ │ │ @@ -62785,26 +62785,26 @@ │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ stmvs r3, {r8, sl, fp, ip, sp, pc} │ │ │ │ mvnle r2, r0, lsl #22 │ │ │ │ andeq pc, r8, r8, asr #4 │ │ │ │ smlabtcs r0, sp, r9, lr │ │ │ │ - mrc2 1, 5, pc, cr6, cr1, {7} │ │ │ │ + @ instruction: 0xff36f1f1 │ │ │ │ strmi r9, [r3], -r0, lsl #20 │ │ │ │ tstpmi r0, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf8d22000 │ │ │ │ stmib r3, {r2, r3, lr, pc}^ │ │ │ │ stmdbls r1, {r8} │ │ │ │ svceq 0x0000f1bc │ │ │ │ @ instruction: 0xf8ccd01a │ │ │ │ ldrb r3, [r7, r0] │ │ │ │ @ instruction: 0xf1019001 │ │ │ │ tstls r0, r8 │ │ │ │ - mcr2 1, 5, pc, cr0, cr1, {7} @ │ │ │ │ + @ instruction: 0xff20f1f1 │ │ │ │ strmi r9, [r3], -r1, lsl #20 │ │ │ │ ldmdbvs r1, {r3, ip, sp} │ │ │ │ stcne 8, cr15, [r8], {64} @ 0x40 │ │ │ │ tstvs r3, r0, lsl #18 │ │ │ │ andlt r6, r3, r9, asr r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @@ -62906,15 +62906,15 @@ │ │ │ │ svceq 0x0050f8cc │ │ │ │ adclt r6, r2, r4, lsl #29 │ │ │ │ ldmdavs fp, {r6, r7, r8, r9, fp, lr} │ │ │ │ @ instruction: 0xf04f9321 │ │ │ │ stccs 3, cr0, [r0], {-0} │ │ │ │ mrshi pc, (UNDEF: 7) @ │ │ │ │ @ instruction: 0xf6406cc3 │ │ │ │ - @ instruction: 0xf2c036f8 │ │ │ │ + vsubhn.i16 d21, q0, q4 │ │ │ │ @ instruction: 0xf6460634 │ │ │ │ vabdl.s8 , d16, d0 │ │ │ │ @ instruction: 0x46052796 │ │ │ │ blhi 0xfecc8fa4 │ │ │ │ stmdavs r2!, {r5, fp, ip, sp, lr}^ │ │ │ │ b 0x14280b4 │ │ │ │ tstlt r8, #1179648 @ 0x120000 │ │ │ │ @@ -62944,15 +62944,15 @@ │ │ │ │ addsne r3, sl, r8, lsl #22 │ │ │ │ orrseq pc, r7, #201326593 @ 0xc000001 │ │ │ │ @ instruction: 0xd1db429a │ │ │ │ stmdage ip, {r0, r1, r3, fp, sp, lr} │ │ │ │ tstpeq r7, #-2013265919 @ p-variant is OBSOLETE @ 0x88000001 │ │ │ │ andvs r2, fp, r0, asr r2 │ │ │ │ vrhadd.s16 d18, d10, d0 │ │ │ │ - stmdavs r3!, {r2, r3, r4, r6, r7, r9, sl, fp, sp, lr, pc}^ │ │ │ │ + stmdavs r3!, {r2, r3, r4, r6, r8, r9, sl, fp, sp, lr, pc}^ │ │ │ │ movwne pc, #9155 @ 0x23c3 @ │ │ │ │ vqdmulh.s d2, d0, d4 │ │ │ │ addseq r8, fp, r7, ror r1 │ │ │ │ @ instruction: 0xf8d218f2 │ │ │ │ @ instruction: 0xf8999674 │ │ │ │ bcs 0x115a28 │ │ │ │ bcs 0x1819e0 │ │ │ │ @@ -62973,15 +62973,15 @@ │ │ │ │ @ instruction: 0xf0402a00 │ │ │ │ sbc r8, r1, r4, asr #1 │ │ │ │ andeq pc, r1, #111 @ 0x6f │ │ │ │ stmdage r2, {r0, r1, r3, fp, sp, lr} │ │ │ │ tstpeq r7, #-2013265919 @ p-variant is OBSOLETE @ 0x88000001 │ │ │ │ andvs r2, fp, r8, lsr #4 │ │ │ │ vrhadd.s16 d18, d10, d0 │ │ │ │ - stmdavs r3!, {r1, r5, r7, r9, sl, fp, sp, lr, pc}^ │ │ │ │ + stmdavs r3!, {r1, r5, r8, r9, sl, fp, sp, lr, pc}^ │ │ │ │ movwne pc, #9155 @ 0x23c3 @ │ │ │ │ vqdmulh.s d2, d0, d4 │ │ │ │ bvs 0xfeaedf58 │ │ │ │ orreq lr, r3, #6144 @ 0x1800 │ │ │ │ ldrbls pc, [r8, #2259] @ 0x8d3 @ │ │ │ │ bcs 0x67dc8 │ │ │ │ @ instruction: 0xf899d171 │ │ │ │ @@ -63011,15 +63011,15 @@ │ │ │ │ strtmi r0, [r8], -r8, lsl #17 │ │ │ │ @ instruction: 0xff6ef7fe │ │ │ │ @ instruction: 0xf8d84628 │ │ │ │ @ instruction: 0xf7fd161c │ │ │ │ eorcs pc, r8, #668 @ 0x29c │ │ │ │ stmdage ip, {r8, sp} │ │ │ │ ldrdhi pc, [r4], -r4 │ │ │ │ - mrc 2, 2, APSR_nzcv, cr4, cr10, {2} │ │ │ │ + mrc 2, 6, APSR_nzcv, cr4, cr10, {2} │ │ │ │ blcs 0x67d4c │ │ │ │ adchi pc, r4, r0 │ │ │ │ @ instruction: 0xf0402b01 │ │ │ │ tstls r2, #-2147483644 @ 0x80000004 │ │ │ │ stmdbvs r3!, {r2, r3, r8, fp, sp, pc} │ │ │ │ movwls sl, #51729 @ 0xca11 │ │ │ │ stmdbvs r3!, {r3, r5, r9, sl, lr}^ │ │ │ │ @@ -63054,19 +63054,19 @@ │ │ │ │ tstls r6, r7, lsl #6 │ │ │ │ blvc 0x309184 │ │ │ │ mrc2 7, 3, pc, cr14, cr14, {7} │ │ │ │ mulscc r3, r9, r8 │ │ │ │ addsle r2, r3, r1, lsl #22 │ │ │ │ svceq 0x00fdf013 │ │ │ │ mulcs r0, r6, r0 │ │ │ │ - msrvc (UNDEF: 96), lr │ │ │ │ + cmnpeq r0, pc, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ andls r4, r0, r6, lsr #22 │ │ │ │ rscsne pc, r3, #68157440 @ 0x4100000 │ │ │ │ - @ instruction: 0xff16f1ff │ │ │ │ + @ instruction: 0xff96f1ff │ │ │ │ stmdbcs r1, {r0, r3, r4, r6, r7, r9, sl, fp, ip} │ │ │ │ adchi pc, ip, r0, lsl #4 │ │ │ │ bcs 0x68008 │ │ │ │ blcs 0x1420ec │ │ │ │ svclt 0x001868a2 │ │ │ │ tstle r0, sl, lsl #6 │ │ │ │ tstls r2, r2, lsl #6 │ │ │ │ @@ -63093,15 +63093,15 @@ │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ svclt 0x0000e6b6 │ │ │ │ ... │ │ │ │ @ instruction: 0xffffffff │ │ │ │ ... │ │ │ │ andeq r0, r0, r2 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r4, ror #3 │ │ │ │ + ldrshteq r1, [r4], -r4 │ │ │ │ tstne r8, #323584 @ 0x4f000 │ │ │ │ svceq 0x0080f018 │ │ │ │ svclt 0x00146922 │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ movwls r2, #770 @ 0x302 │ │ │ │ strtmi r2, [r8], -r0, lsl #6 │ │ │ │ movwls r4, #5657 @ 0x1619 │ │ │ │ @@ -63128,54 +63128,54 @@ │ │ │ │ teqlt r9, r4, ror #12 │ │ │ │ addpl pc, r0, #73400320 @ 0x4600000 │ │ │ │ addscs pc, r6, #192, 4 │ │ │ │ pkhbt r6, r1, r2, lsl #20 │ │ │ │ strbt r2, [r3], sl, lsl #4 │ │ │ │ andeq pc, r1, #111 @ 0x6f │ │ │ │ andcs lr, r0, r4, lsl #13 │ │ │ │ - msrvc (UNDEF: 96), lr │ │ │ │ + cmnpeq r0, pc, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ andls r4, r0, r0, lsr #22 │ │ │ │ addne pc, r6, #68157440 @ 0x4100000 │ │ │ │ - mrc2 1, 3, pc, cr14, cr15, {7} │ │ │ │ - @ instruction: 0xf64e2000 │ │ │ │ - vmla.f d23, d0, d0[4] │ │ │ │ + mrc2 1, 7, pc, cr14, cr15, {7} │ │ │ │ + vhadd.s8 d18, d15, d0 │ │ │ │ + vbic.i32 q8, #0 @ 0x00000000 │ │ │ │ blmi 0x74e16c │ │ │ │ @ instruction: 0xf6419000 │ │ │ │ @ instruction: 0xf1ff2269 │ │ │ │ - @ instruction: 0xf26bfe73 │ │ │ │ - andcs pc, r0, r7, lsl #31 │ │ │ │ - msrvc (UNDEF: 96), lr │ │ │ │ + @ instruction: 0xf26cfef3 │ │ │ │ + andcs pc, r0, r7, lsl #16 │ │ │ │ + cmnpeq r0, pc, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ andls r4, r0, r6, lsl fp │ │ │ │ adcsne pc, lr, #68157440 @ 0x4100000 │ │ │ │ - mcr2 1, 3, pc, cr6, cr15, {7} @ │ │ │ │ - @ instruction: 0xf64e2000 │ │ │ │ - vmla.f d23, d0, d0[4] │ │ │ │ + mcr2 1, 7, pc, cr6, cr15, {7} @ │ │ │ │ + vhadd.s8 d18, d15, d0 │ │ │ │ + vbic.i32 q8, #0 @ 0x00000000 │ │ │ │ blmi 0x44e19c │ │ │ │ @ instruction: 0xf6419000 │ │ │ │ @ instruction: 0xf1ff22ae │ │ │ │ - andcs pc, r0, fp, asr lr @ │ │ │ │ - msrvc (UNDEF: 96), lr │ │ │ │ + ldrdcs pc, [r0], -fp │ │ │ │ + cmnpeq r0, pc, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ andls r4, r0, ip, lsl #22 │ │ │ │ eorscs pc, fp, #68157440 @ 0x4100000 │ │ │ │ - mrc2 1, 2, pc, cr0, cr15, {7} │ │ │ │ - msrvc (UNDEF: 96), lr │ │ │ │ + mrc2 1, 6, pc, cr0, cr15, {7} │ │ │ │ + cmnpeq r0, pc, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - andeq pc, ip, pc, asr #4 │ │ │ │ + andsne pc, ip, pc, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf6414b06 │ │ │ │ - vqsub.s64 d1, d22, d2 │ │ │ │ - svclt 0x0000ff9b │ │ │ │ - ldrshteq r1, [r4], -ip │ │ │ │ - eorseq r1, r4, r0, lsl #5 │ │ │ │ - eorseq r1, r4, r4, ror #3 │ │ │ │ - eorseq r1, r4, r4, asr r2 │ │ │ │ - eorseq r1, r4, ip, lsr #5 │ │ │ │ + vqsub.s64 d1, d23, d2 │ │ │ │ + svclt 0x0000f81b │ │ │ │ + eorseq r1, r4, ip, lsl #6 │ │ │ │ + mlaseq r4, r0, r3, r1 │ │ │ │ + ldrshteq r1, [r4], -r4 │ │ │ │ + eorseq r1, r4, r4, ror #6 │ │ │ │ + ldrhteq r1, [r4], -ip │ │ │ │ tstlt fp, r3, asr r8 │ │ │ │ strb r6, [fp, #-2130]! @ 0xfffff7ae │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeba4f44 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [pc], -r0, ror #31 │ │ │ │ @ instruction: 0xee1d4918 │ │ │ │ @@ -63212,29 +63212,29 @@ │ │ │ │ mlagt r4, sp, r8, pc @ │ │ │ │ @ instruction: 0xf8cd9400 │ │ │ │ stcls 0, cr12, [sl], {4} │ │ │ │ mlagt ip, sp, r8, pc @ │ │ │ │ @ instruction: 0xf8cd9402 │ │ │ │ stcls 0, cr12, [ip], {12} │ │ │ │ mcr2 7, 1, pc, cr8, cr14, {7} @ │ │ │ │ - mvnscc pc, #64, 12 @ 0x4000000 │ │ │ │ + movwpl pc, #34368 @ 0x8640 @ │ │ │ │ teqpeq r4, #192, 4 @ p-variant is OBSOLETE │ │ │ │ strtmi r4, [r2], -r3, lsl #8 │ │ │ │ @ instruction: 0xf8934628 │ │ │ │ ldrdlt r1, [r5], -r8 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ svclt 0x0000e79a │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfeba5008 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r1, r0 │ │ │ │ ldmib sp, {r1, r3, r4, r9, sl, lr}^ │ │ │ │ strmi r3, [r5], -r4, lsl #8 │ │ │ │ @ instruction: 0xff4cf7fd │ │ │ │ - mvnscc pc, #64, 12 @ 0x4000000 │ │ │ │ + movwpl pc, #34368 @ 0x8640 @ │ │ │ │ teqpeq r4, #192, 4 @ p-variant is OBSOLETE │ │ │ │ strmi r4, [r3], #-1570 @ 0xfffff9de │ │ │ │ @ instruction: 0xf8934628 │ │ │ │ pop {r3, r4, r6, r7, r8, r9, ip} │ │ │ │ @ instruction: 0xe77f4038 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeba503c │ │ │ │ @@ -63250,15 +63250,15 @@ │ │ │ │ vst2.16 {d20-d23}, [r3 :128], r1 │ │ │ │ vst2.32 {d17-d20}, [r3], r0 │ │ │ │ b 0x108ecec │ │ │ │ cps #3 │ │ │ │ strbvs r0, [r5], #1284 @ 0x504 │ │ │ │ bcc 0x17da98 │ │ │ │ andne pc, r0, ip, asr #17 │ │ │ │ - mvnscc pc, #64, 12 @ 0x4000000 │ │ │ │ + movwpl pc, #34368 @ 0x8640 @ │ │ │ │ teqpeq r4, #192, 4 @ p-variant is OBSOLETE │ │ │ │ ldrmi r7, [r3], #-2145 @ 0xfffff79f │ │ │ │ bicspl pc, r8, #9633792 @ 0x930000 │ │ │ │ stmdavs r2!, {r0, r3, r5, r8, ip, sp, pc}^ │ │ │ │ andlt r4, r3, r9, lsr #12 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ ldmdbmi r8, {r2, r3, r4, r5, r7, sl, sp, lr, pc} │ │ │ │ @@ -63378,15 +63378,15 @@ │ │ │ │ andmi lr, r0, #208, 18 @ 0x340000 │ │ │ │ msreq CPSR_f, r4, lsl #2 │ │ │ │ svclt 0x00984291 │ │ │ │ vhadd.s8 d6, d0, d1 │ │ │ │ eorcs r8, r8, #-2147483636 @ 0x8000000c │ │ │ │ strtmi r2, [r0], -r0, lsl #2 │ │ │ │ vcgt.s16 d25, d10, d3 │ │ │ │ - @ instruction: 0x6ee9eb74 │ │ │ │ + @ instruction: 0x6ee9ebf4 │ │ │ │ andeq pc, r0, #-1073741774 @ 0xc0000032 │ │ │ │ addcs pc, r0, r5, asr #12 │ │ │ │ addseq pc, r6, r0, asr #5 │ │ │ │ andvs r9, ip, r3, lsl #22 │ │ │ │ msreq CPSR_s, r4, lsl #2 │ │ │ │ tsteq r1, r9, ror #13 │ │ │ │ andhi pc, r4, r4, asr #17 │ │ │ │ @@ -63464,15 +63464,15 @@ │ │ │ │ movwmi lr, #2512 @ 0x9d0 │ │ │ │ eoreq pc, r8, #4, 2 │ │ │ │ svclt 0x0098429a │ │ │ │ vhadd.s8 d6, d0, d2 │ │ │ │ eorcs r8, r8, #141 @ 0x8d │ │ │ │ strtmi r2, [r0], -r0, lsl #2 │ │ │ │ strmi lr, [r6, -r7, asr #20] │ │ │ │ - b 0xff20ab40 │ │ │ │ + bl 0x120ab40 │ │ │ │ @ instruction: 0xf0476eeb │ │ │ │ vst1.16 {d20}, [r7 :128], r3 │ │ │ │ andsvs r1, ip, r0, lsl #15 │ │ │ │ msreq CPSR_s, #4, 2 │ │ │ │ @ instruction: 0xf88466eb │ │ │ │ @ instruction: 0xf8c49000 │ │ │ │ rscvs r8, r6, r4 │ │ │ │ @@ -63483,20 +63483,20 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0xf5b28ff0 │ │ │ │ andsle r6, r3, r0, lsl #31 │ │ │ │ svcvs 0x00a0f5b2 │ │ │ │ andcs fp, r0, #8, 30 │ │ │ │ svcge 0x0009f43f │ │ │ │ - @ instruction: 0xf64e2000 │ │ │ │ - vmla.f d23, d0, d0[4] │ │ │ │ + vhadd.s8 d18, d15, d0 │ │ │ │ + vbic.i32 q8, #0 @ 0x00000000 │ │ │ │ blmi 0xcce6e4 │ │ │ │ @ instruction: 0xf6419000 │ │ │ │ @ instruction: 0xf1ff02aa │ │ │ │ - stmdacs r4, {r0, r1, r2, r4, r5, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r4, {r0, r1, r2, r4, r5, sl, fp, ip, sp, lr, pc} │ │ │ │ mrcge 4, 7, APSR_nzcv, cr10, cr15, {1} │ │ │ │ strmi r4, [r2], -r3, lsl #5 │ │ │ │ @ instruction: 0x4603bf38 │ │ │ │ b 0x1247e1c │ │ │ │ strbtvs r4, [r8], #1542 @ 0x606 │ │ │ │ strbtmi pc, [r3], -r6, asr #32 @ │ │ │ │ strne pc, [r0], r6, asr #8 │ │ │ │ @@ -63536,15 +63536,15 @@ │ │ │ │ @ instruction: 0xf7ff9303 │ │ │ │ blls 0x14caec │ │ │ │ strb r4, [r6], r4, lsl #12 │ │ │ │ @ instruction: 0xf7ff2128 │ │ │ │ @ instruction: 0x4604f9fd │ │ │ │ svclt 0x0000e76d │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ - eorseq r1, r4, r4, ror #5 │ │ │ │ + ldrshteq r1, [r4], -r4 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ ldrmi fp, [r8], pc, lsl #1 │ │ │ │ strcs r4, [r0], #-2862 @ 0xfffff4d2 │ │ │ │ ldrmi r4, [r7], -r9, lsl #13 │ │ │ │ @@ -63646,15 +63646,15 @@ │ │ │ │ stcls 6, cr4, [r7], {50} @ 0x32 │ │ │ │ stmib sp, {r3, r5, r9, sl, lr}^ │ │ │ │ ldrtmi lr, [fp], -r1, lsl #6 │ │ │ │ @ instruction: 0xf8cd9905 │ │ │ │ strls ip, [r0], #-12 │ │ │ │ mrc2 7, 0, pc, cr6, cr11, {7} │ │ │ │ vaba.s32 q15, , │ │ │ │ - svclt 0x0000fb91 │ │ │ │ + svclt 0x0000fc11 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ ldrmi fp, [r7], -lr, lsl #1 │ │ │ │ blmi 0xc1fd34 │ │ │ │ @@ -63700,15 +63700,15 @@ │ │ │ │ andls r4, r3, sl, lsr r6 │ │ │ │ stmib sp, {r4, r5, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf04f3c00 │ │ │ │ stmdbls r5, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, ip, sp} │ │ │ │ and pc, r8, sp, asr #17 │ │ │ │ blx 0xfee0c572 │ │ │ │ vaba.s32 q15, , │ │ │ │ - svclt 0x0000fb25 │ │ │ │ + svclt 0x0000fba5 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ @ instruction: 0x4616b091 │ │ │ │ blmi 0xddfe0c │ │ │ │ @@ -63761,15 +63761,15 @@ │ │ │ │ strtmi r9, [r8], -r7, lsl #24 │ │ │ │ @ instruction: 0xf04f9302 │ │ │ │ stmdbls r5, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, ip, sp} │ │ │ │ and pc, ip, sp, asr #17 │ │ │ │ andls pc, r4, sp, asr #17 │ │ │ │ @ instruction: 0xf7fb9400 │ │ │ │ ldrb pc, [sp, pc, lsr #26] @ │ │ │ │ - blx 0xfeb0b028 │ │ │ │ + blx 0xb0b02a │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ ldrmi fp, [r9], r7, lsl #1 │ │ │ │ @ instruction: 0xf1a14bad │ │ │ │ @@ -64005,15 +64005,15 @@ │ │ │ │ @ instruction: 0x4652b23b │ │ │ │ streq pc, [r1, -r7, asr #32] │ │ │ │ addseq r4, fp, r9, asr #12 │ │ │ │ @ instruction: 0x97104658 │ │ │ │ movwcs r4, #220 @ 0xdc │ │ │ │ ldrls fp, [r1], #-740 @ 0xfffffd1c │ │ │ │ vmax.s32 q15, , q13 │ │ │ │ - @ instruction: 0xf89df8c3 │ │ │ │ + @ instruction: 0xf89df943 │ │ │ │ @ instruction: 0x46523010 │ │ │ │ strbmi r9, [r9], -r1, lsl #6 │ │ │ │ ldrbmi r9, [r8], -r3, lsl #22 │ │ │ │ movwcs r9, #4864 @ 0x1300 │ │ │ │ blx 0xfef8ca4a │ │ │ │ ldmdavs sl, {r0, r1, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ @@ -64112,21 +64112,21 @@ │ │ │ │ @ instruction: 0xe7e15099 │ │ │ │ tstcs lr, sl, lsr #12 │ │ │ │ @ instruction: 0xf7fc4630 │ │ │ │ sbfx pc, r5, #21, #28 │ │ │ │ @ instruction: 0xf7fa9303 │ │ │ │ stmdbvc r5!, {r0, sl, fp, ip, sp, lr, pc} │ │ │ │ ldr r9, [sl, r3, lsl #22]! │ │ │ │ - @ instruction: 0xf64e2000 │ │ │ │ - vmla.f d23, d0, d0[4] │ │ │ │ + vhadd.s8 d18, d15, d0 │ │ │ │ + vbic.i32 q8, #0 @ 0x00000000 │ │ │ │ blmi 0x10f0b8 │ │ │ │ vhadd.s8 d25, d1, d0 │ │ │ │ @ instruction: 0xf1fe3230 │ │ │ │ - svclt 0x0000fecd │ │ │ │ - ldrshteq r1, [r4], -ip │ │ │ │ + svclt 0x0000ff4d │ │ │ │ + eorseq r1, r4, ip, lsl #8 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeba5e18 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ stmdbvc fp, {r0, r1, r2, r3, r4, r9, sl, lr} │ │ │ │ strmi r4, [ip], -r6, lsl #12 │ │ │ │ stceq 0, cr15, [r7], {3} │ │ │ │ @@ -64161,20 +64161,20 @@ │ │ │ │ orrscs pc, r6, r0, asr #5 │ │ │ │ bl 0xa04f0 │ │ │ │ ldrtmi r0, [r0], -r0, lsl #3 │ │ │ │ strls r6, [r0, -r9, lsl #17] │ │ │ │ strtmi r4, [r1], -sl, lsl #12 │ │ │ │ mrc2 7, 7, pc, cr0, cr15, {7} │ │ │ │ ldrdcs lr, [r0], -r3 │ │ │ │ - msrvc (UNDEF: 96), lr │ │ │ │ + cmnpeq r0, pc, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ andls r4, r0, r2, lsl #22 │ │ │ │ rsbscs pc, r9, #268435460 @ 0x10000004 │ │ │ │ - mcr2 1, 3, pc, cr12, cr14, {7} @ │ │ │ │ - eorseq r1, r4, r8, lsl #6 │ │ │ │ + mcr2 1, 7, pc, cr12, cr14, {7} @ │ │ │ │ + eorseq r1, r4, r8, lsl r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeba5ed8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ mulgt r1, r1, r8 │ │ │ │ svceq 0x0001f1bc │ │ │ │ @ instruction: 0xe018f8dd │ │ │ │ @@ -64214,21 +64214,21 @@ │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ subvc r2, fp, r3, lsl #6 │ │ │ │ movwcs lr, #2036 @ 0x7f4 │ │ │ │ ldrb r7, [r1, fp, asr #32]! │ │ │ │ - @ instruction: 0xf64e2000 │ │ │ │ - vmla.f d23, d0, d0[4] │ │ │ │ + vhadd.s8 d18, d15, d0 │ │ │ │ + vbic.i32 q8, #0 @ 0x00000000 │ │ │ │ blmi 0x10f250 │ │ │ │ vhadd.s8 d25, d1, d0 │ │ │ │ @ instruction: 0xf1fe224b │ │ │ │ - svclt 0x0000fe01 │ │ │ │ - eorseq r0, r4, r8, lsl #30 │ │ │ │ + svclt 0x0000fe81 │ │ │ │ + eorseq r1, r4, r8, lsl r0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ ldrmi fp, [r7], -r9, lsl #1 │ │ │ │ @ instruction: 0x46844a3e │ │ │ │ @ instruction: 0xf04f483e │ │ │ │ @@ -64262,19 +64262,19 @@ │ │ │ │ ldrmi sp, [lr, #2582] @ 0xa16 │ │ │ │ @ instruction: 0xf10ad1e9 │ │ │ │ @ instruction: 0xf04f0301 │ │ │ │ blcs 0xd1644 │ │ │ │ stmdbls r3, {r0, r1, r2, r3, r4, r6, r7, r8, ip, lr, pc} │ │ │ │ stmdaeq r1, {r3, r4, r5, r7, r8, ip, sp, lr, pc} │ │ │ │ ldrdcs sp, [r0], -r9 │ │ │ │ - msrvc (UNDEF: 96), lr │ │ │ │ + cmnpeq r0, pc, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ andls r4, r0, fp, lsl fp │ │ │ │ rscscs pc, lr, #268435460 @ 0x10000004 │ │ │ │ - stc2 1, cr15, [r2, #1016]! @ 0x3f8 │ │ │ │ + mcr2 1, 1, pc, cr2, cr14, {7} @ │ │ │ │ ldrtmi r4, [r0], -r2, lsl #12 │ │ │ │ cmplt r2, r6, ror #12 │ │ │ │ @ instruction: 0xf04f4611 │ │ │ │ @ instruction: 0x466033ff │ │ │ │ ldrtmi r9, [sl], -r0, lsl #6 │ │ │ │ @ instruction: 0xf7ff2300 │ │ │ │ @ instruction: 0xf8d5fecb │ │ │ │ @@ -64288,19 +64288,19 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 56) │ │ │ │ andlt r4, r9, r0, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ vrsqrts.f32 q12, q13, q8 │ │ │ │ - svclt 0x0000fe8d │ │ │ │ + svclt 0x0000ff0d │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r4, lsl r3 │ │ │ │ + eorseq r1, r4, r4, lsr #8 │ │ │ │ addseq r6, r6, #168, 26 @ 0x2a00 │ │ │ │ - eorseq r1, r4, r0, lsl #7 │ │ │ │ + mlaseq r4, r0, r4, r1 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ b 0x8bb0f8 │ │ │ │ eorsmi r0, r3, r2, lsl #12 │ │ │ │ addsmi r4, lr, #24117248 @ 0x1700000 │ │ │ │ @@ -64361,41 +64361,41 @@ │ │ │ │ @ instruction: 0xf04fd0d4 │ │ │ │ @ instruction: 0x463a33ff │ │ │ │ movwcs r9, #768 @ 0x300 │ │ │ │ mcr2 7, 1, pc, cr2, cr15, {7} @ │ │ │ │ ldclne 7, cr14, [r3], #-816 @ 0xfffffcd0 │ │ │ │ blcs 0xd87d8 │ │ │ │ @ instruction: 0x4610d1da │ │ │ │ - msrvc (UNDEF: 96), lr │ │ │ │ + cmnpeq r0, pc, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ blmi 0x4737e4 │ │ │ │ sbcscs pc, r0, #268435460 @ 0x10000004 │ │ │ │ - ldc2l 1, cr15, [ip], {254} @ 0xfe │ │ │ │ + ldc2l 1, cr15, [ip, #-1016] @ 0xfffffc08 │ │ │ │ vld3.32 @ instruction: 0xf4a5fa95 │ │ │ │ vst3.32 @ instruction: 0xf484fab4 │ │ │ │ adcpl pc, r4, #4, 10 @ 0x1000000 │ │ │ │ bl 0x5b82c │ │ │ │ ldmdavs r1, {r1, r7, r9}^ │ │ │ │ adcsle r2, r1, r0, lsl #18 │ │ │ │ ldrbcc pc, [pc, #79]! @ 0x4f057 @ │ │ │ │ strls r4, [r0, #-1594] @ 0xfffff9c6 │ │ │ │ mcr2 7, 0, pc, cr0, cr15, {7} @ │ │ │ │ vabd.s32 d30, d26, d26 │ │ │ │ - svclt 0x0000fddd │ │ │ │ - eorseq r1, r4, r4, lsl r3 │ │ │ │ + svclt 0x0000fe5d │ │ │ │ + eorseq r1, r4, r4, lsr #8 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ addseq r6, r6, #168, 26 @ 0x2a00 │ │ │ │ - mlaseq r4, r4, r3, r1 │ │ │ │ + eorseq r1, r4, r4, lsr #9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfeba6230 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdbvs r4, {r4, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ @ instruction: 0xb12c4605 │ │ │ │ stmdavs r4!, {r5, r9, sl, lr} │ │ │ │ - blx 0xfe60b804 │ │ │ │ + blx 0x60b806 │ │ │ │ mvnsle r2, r0, lsl #24 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ stmib r5, {r2, r3, r5, r6, r7, sp, lr}^ │ │ │ │ @ instruction: 0x612c0100 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r8, #-0] │ │ │ │ @@ -64405,27 +64405,27 @@ │ │ │ │ svceq 0x00a0f8cc │ │ │ │ strmi fp, [r3], pc, lsl #1 │ │ │ │ ldrmi r4, [r4], -r8, lsl #13 │ │ │ │ @ instruction: 0xf6452100 │ │ │ │ @ instruction: 0xf6480240 │ │ │ │ vmla.i d17, d0, d0[2] │ │ │ │ vqadd.s16 d18, d25, d6 │ │ │ │ - vqdmulh.s q15, q0, q15 │ │ │ │ + vqdmulh.s q15, q8, q15 │ │ │ │ vmov.i32 d16, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf7fa0092 │ │ │ │ stmiami r5, {r0, r2, r4, r5, r7, sl, fp, ip, sp, lr, pc}^ │ │ │ │ ldc2 7, cr15, [r2], #1000 @ 0x3e8 │ │ │ │ @ instruction: 0xf7fa48c4 │ │ │ │ stmiami r4, {r0, r1, r2, r3, r5, r7, sl, fp, ip, sp, lr, pc}^ │ │ │ │ stc2 7, cr15, [ip], #1000 @ 0x3e8 │ │ │ │ @ instruction: 0xf7fa48c3 │ │ │ │ stmiami r3, {r0, r3, r5, r7, sl, fp, ip, sp, lr, pc}^ │ │ │ │ stc2 7, cr15, [r6], #1000 @ 0x3e8 │ │ │ │ @ instruction: 0xf1192010 │ │ │ │ - @ instruction: 0xf646ff5f │ │ │ │ + @ instruction: 0xf646ffdf │ │ │ │ vsubl.s8 , d16, d0 │ │ │ │ vrshr.u64 d18, d6, #64 │ │ │ │ @ instruction: 0xf64f4340 │ │ │ │ andls r7, r9, #65280 @ 0xff00 │ │ │ │ vmov.i32 d23, #131 @ 0x00000083 │ │ │ │ @ instruction: 0xf8823300 │ │ │ │ vqadd.s8 d19, d21, d4 │ │ │ │ @@ -64590,38 +64590,38 @@ │ │ │ │ blx 0xd7756 │ │ │ │ movwcc r6, #4099 @ 0x1003 │ │ │ │ ldmibvs r3!, {r0, r1, r4, r5, r6, r7, r8, sp, lr} │ │ │ │ andvc pc, r6, r0, lsl #10 │ │ │ │ @ instruction: 0x61b33301 │ │ │ │ stmib r7, {r0, r8, r9, sp}^ │ │ │ │ vcgt.s16 d19, d9, d23 │ │ │ │ - @ instruction: 0x4603e9fc │ │ │ │ + @ instruction: 0x4603ea7c │ │ │ │ strbmi r4, [r1], -r2, lsr #12 │ │ │ │ ldmdavs ip, {r3, r4, r6, r9, sl, lr} │ │ │ │ ldrbtmi pc, [pc], #-1028 @ 0x4f37c @ │ │ │ │ streq pc, [r6], #-68 @ 0xffffffbc │ │ │ │ ldmdbvc ip, {r2, r3, r4, sp, lr} │ │ │ │ streq pc, [r2], #-869 @ 0xfffffc9b │ │ │ │ @ instruction: 0xf643711c │ │ │ │ - @ instruction: 0xf2c064d8 │ │ │ │ + vmls.i d23, d16, d0[6] │ │ │ │ orrsvs r0, ip, r2, lsr r4 │ │ │ │ @ instruction: 0xf8c71b9b │ │ │ │ blvs 0xd1b62c │ │ │ │ movteq pc, #67 @ 0x43 @ │ │ │ │ andlt r6, pc, r3, lsr r3 @ │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ stmiblt r2, {r0, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ umullseq r0, r2, r4, r0 │ │ │ │ addseq r0, r2, r8, lsl r1 │ │ │ │ umullseq r0, r2, ip, r1 │ │ │ │ addseq r0, r2, r0, lsr #4 │ │ │ │ addseq r0, r2, r4, lsr #5 │ │ │ │ - eorseq r1, r4, r4, lsr #7 │ │ │ │ - eorseq r1, r4, r4, lsr sp │ │ │ │ - eorseq r1, r4, r4, lsl r3 │ │ │ │ + ldrhteq r1, [r4], -r4 │ │ │ │ + eorseq r1, r4, r4, asr #28 │ │ │ │ + eorseq r1, r4, r4, lsr #8 │ │ │ │ addseq r6, r6, #168, 26 @ 0x2a00 │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ @ instruction: 0xf0067927 │ │ │ │ stmiavs r2!, {r0, r1, r2, r3, r8} │ │ │ │ andeq pc, r0, pc, asr #32 │ │ │ │ tstpeq r0, r1, asr #32 @ p-variant is OBSOLETE │ │ │ │ andeq pc, r0, r7, ror #6 │ │ │ │ @@ -64689,20 +64689,20 @@ │ │ │ │ addvs pc, r0, #1107296256 @ 0x42000000 │ │ │ │ bfi r8, sl, #0, #14 │ │ │ │ vst2.8 {d24-d25}, [r2 :64], sl │ │ │ │ andshi r7, sl, r0, lsl #4 │ │ │ │ ldmdahi sl, {r3, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ addvc pc, r0, #1107296256 @ 0x42000000 │ │ │ │ bfi r8, sl, #0, #4 │ │ │ │ - @ instruction: 0xf64e2000 │ │ │ │ - vmla.f d23, d0, d0[4] │ │ │ │ + vhadd.s8 d18, d15, d0 │ │ │ │ + vbic.i32 q8, #0 @ 0x00000000 │ │ │ │ blmi 0xa8f9bc │ │ │ │ @ instruction: 0xf6409000 │ │ │ │ @ instruction: 0xf1fe525f │ │ │ │ - ldrmi pc, [ip], -fp, asr #20 │ │ │ │ + ldrmi pc, [ip], -fp, asr #21 │ │ │ │ str r4, [r1, r3, lsr #12] │ │ │ │ @ instruction: 0xf004789c │ │ │ │ blx 0x5055a │ │ │ │ stmiavc r4!, {r2, sl, sp, pc}^ │ │ │ │ streq pc, [pc], #-4 @ 0x4f524 │ │ │ │ strge pc, [r4], #-2816 @ 0xfffff500 │ │ │ │ strbteq r7, [pc], -r5, ror #17 │ │ │ │ @@ -64728,20 +64728,20 @@ │ │ │ │ ldrbtcc pc, [pc], pc, asr #32 @ │ │ │ │ strls r4, [r3, #-1571] @ 0xfffff9dd │ │ │ │ @ instruction: 0xf04fe74a │ │ │ │ strcs r3, [r0, #-1791] @ 0xfffff901 │ │ │ │ bl 0x260ed8 │ │ │ │ strls r0, [r3, #-2310] @ 0xfffff6fa │ │ │ │ andcs lr, r0, r3, lsr r6 │ │ │ │ - msrvc (UNDEF: 96), lr │ │ │ │ + cmnpeq r0, pc, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ andls r4, r0, r2, lsl #22 │ │ │ │ adcpl pc, sl, #64, 12 @ 0x4000000 │ │ │ │ - @ instruction: 0xf9fef1fe │ │ │ │ - eorseq r1, r4, r4, lsr sp │ │ │ │ + blx 0x200bda0 │ │ │ │ + eorseq r1, r4, r4, asr #28 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeba67b4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf64f0fe8 │ │ │ │ vrsra.s64 q10, q12, #64 │ │ │ │ umulllt r2, r2, r6, r3 @ │ │ │ │ ldmdavs r9, {r1, r9, sl, lr} │ │ │ │ @@ -64787,17 +64787,17 @@ │ │ │ │ stmib r4, {r5, r8, r9, ip, sp, lr}^ │ │ │ │ ldmib r4, {r1, r2, r3, r8, r9, sp}^ │ │ │ │ eorcs r3, r8, #6 │ │ │ │ @ instruction: 0x61a33301 │ │ │ │ blx 0xd6786 │ │ │ │ mvnvs r4, r0 │ │ │ │ andvc pc, r6, r0, lsl #10 │ │ │ │ - ldmda r0!, {r0, r3, r4, r6, r9, ip, sp, lr, pc}^ │ │ │ │ + ldm r0!, {r0, r3, r4, r6, r9, ip, sp, lr, pc}^ │ │ │ │ tstcs r3, r3, lsl #16 │ │ │ │ - eoreq pc, r8, #-268435452 @ 0xf0000004 │ │ │ │ + eorsne pc, r8, #-268435452 @ 0xf0000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ cmnpmi pc, #50331648 @ p-variant is OBSOLETE @ 0x3000000 │ │ │ │ movweq pc, #53315 @ 0xd043 @ │ │ │ │ stmdbvc r3, {r0, r1, sp, lr} │ │ │ │ vrhadd.u32 d22, d17, d2 │ │ │ │ tstvc r3, r2, lsl #6 │ │ │ │ mlane r4, r5, r8, pc @ │ │ │ │ @@ -64834,46 +64834,46 @@ │ │ │ │ stcvs 12, cr15, [r0, #772]! @ 0x304 │ │ │ │ @ instruction: 0x3612e9d4 │ │ │ │ @ instruction: 0x46311af6 │ │ │ │ blx 0x158b7a6 │ │ │ │ strmi r6, [r8], -r1, lsr #25 │ │ │ │ bvs 0xa7bb5c │ │ │ │ ldrtmi r4, [r2], -r8, lsl #8 │ │ │ │ - @ instruction: 0xf9b6f115 │ │ │ │ + blx 0xe0bb94 │ │ │ │ @ instruction: 0x63a8f64f │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ bfieq r6, fp, #16, #12 │ │ │ │ strtmi sp, [r0], -r5, lsl #8 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f943f0 │ │ │ │ @ instruction: 0xf11ab8d9 │ │ │ │ - strmi pc, [r5], -pc, lsr #23 │ │ │ │ + strmi pc, [r5], -pc, lsr #24 │ │ │ │ stmdacs r0, {r0, r1, r2, r9, sl, lr} │ │ │ │ strdcs sp, [r1, -r3] │ │ │ │ vmin.s8 d20, d15, d19 │ │ │ │ - vmvn.i32 d16, #0 @ 0x00000000 │ │ │ │ + vmlal.s , d0, d0[0] │ │ │ │ vhsub.s32 d16, d10, d30 │ │ │ │ - ldmib r4, {r0, r1, r2, r5, r6, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmib r4, {r0, r1, r2, r5, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ bcs 0x53fd4 │ │ │ │ bne 0x1503874 │ │ │ │ bne 0xfede1024 │ │ │ │ @ instruction: 0xf7c446b0 │ │ │ │ orrlt pc, r6, r5, ror #25 │ │ │ │ - stmdbeq r8, {r0, r1, r2, r3, r6, r9, ip, sp, lr, pc}^ │ │ │ │ + ldmdbne r8, {r0, r1, r2, r3, r6, r9, ip, sp, lr, pc}^ │ │ │ │ stmdbeq lr!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ stclvs 5, cr2, [r6] │ │ │ │ tstcs r1, sl, asr #12 │ │ │ │ ldmdbne r3!, {r3, r4, r5, r9, sl, lr}^ │ │ │ │ strcc r5, [r4, #-2422] @ 0xfffff68a │ │ │ │ vmax.s32 d25, d10, d0 │ │ │ │ - strmi pc, [r8, #2125]! @ 0x84d │ │ │ │ + strmi pc, [r8, #2253]! @ 0x8cd │ │ │ │ @ instruction: 0x4639d8f3 │ │ │ │ vhadd.s8 d18, d9, d10 │ │ │ │ - @ instruction: 0x4638fa9b │ │ │ │ - blx 0xfe10bc26 │ │ │ │ + @ instruction: 0x4638fb1b │ │ │ │ + stc2 1, cr15, [r2], {26} │ │ │ │ andlt r4, r3, r0, lsr #12 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ stmialt r2!, {r0, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ tstcs lr, fp, lsl #4 │ │ │ │ @ instruction: 0xf7fb4620 │ │ │ │ blvs 0x94eb50 │ │ │ │ movwvs pc, #1091 @ 0x443 @ │ │ │ │ @@ -64891,28 +64891,28 @@ │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeba6a10 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdbvs r4, {r4, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ @ instruction: 0xb12c4605 │ │ │ │ stmdavs r4!, {r5, r9, sl, lr} │ │ │ │ - cdp2 1, 10, cr15, cr6, cr15, {7} │ │ │ │ + @ instruction: 0xff26f1ef │ │ │ │ mvnsle r2, r0, lsl #24 │ │ │ │ blvc 0x80aea8 │ │ │ │ rscvs r4, ip, r1, lsr #12 │ │ │ │ ldreq pc, [r0], r5, lsl #2 │ │ │ │ @ instruction: 0xf105612c │ │ │ │ stmibvs fp!, {r3, r4, r5, r6, sl} │ │ │ │ sbcvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ addseq pc, r4, r5, lsl #2 │ │ │ │ stc 1, cr6, [r5, #940] @ 0x3ac │ │ │ │ - vqdmulh.s16 d23, d8, d0 │ │ │ │ - @ instruction: 0xf854ef8c │ │ │ │ + vqdmulh.s16 d23, d9, d0 │ │ │ │ + @ instruction: 0xf854e80c │ │ │ │ tstlt r8, r4, lsl #30 │ │ │ │ - cdp2 1, 4, cr15, cr4, cr5, {7} │ │ │ │ + cdp2 1, 12, cr15, cr4, cr5, {7} │ │ │ │ mvnsle r4, r6, lsr #5 │ │ │ │ movmi pc, #20971520 @ 0x1400000 │ │ │ │ @ instruction: 0xf5056baa │ │ │ │ @ instruction: 0xf50541a4 │ │ │ │ cmnvs sl, #164 @ 0xa4 │ │ │ │ andcs r3, r0, #24 │ │ │ │ cmnvs sl, sl, ror #4 │ │ │ │ @@ -64937,20 +64937,20 @@ │ │ │ │ tstcs r0, sp, lsl #12 │ │ │ │ movwcs lr, #59844 @ 0xe9c4 │ │ │ │ stmibvs r3!, {r3, r5, r9, sp} │ │ │ │ @ instruction: 0x61a33301 │ │ │ │ blx 0xd69e2 │ │ │ │ mvnvs r4, r0 │ │ │ │ andvc pc, r6, r0, lsl #10 │ │ │ │ - svc 0x0042f258 │ │ │ │ + svc 0x00c2f258 │ │ │ │ subhi r2, r2, r0, lsl #4 │ │ │ │ stmdbvc r2, {r0, r1, r8, r9, sp} │ │ │ │ vhadd.u32 d23, d3, d5 │ │ │ │ vhsub.s8 d16, d15, d2 │ │ │ │ - vsubw.s8 q8, q0, d24 │ │ │ │ + vbic.i32 d17, #2048 @ 0x00000800 │ │ │ │ tstvc r2, lr, lsr #6 │ │ │ │ andcs r6, r1, #-1073741792 @ 0xc0000020 │ │ │ │ blvs 0x928980 │ │ │ │ tstmi r3, #170 @ 0xaa │ │ │ │ andcs r6, r0, r3, lsr #6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @@ -64966,15 +64966,15 @@ │ │ │ │ smlabbcs r0, r8, r6, r4 │ │ │ │ stmdane r7!, {r2, r4, r5, r6, r8, fp, ip, lr} │ │ │ │ blx 0xea0ce │ │ │ │ movwcc r4, #4099 @ 0x1003 │ │ │ │ stmibvs r3!, {r0, r1, r5, r6, r7, r8, sp, lr} │ │ │ │ andvc pc, r6, r0, lsl #10 │ │ │ │ @ instruction: 0x61a33301 │ │ │ │ - svc 0x0008f258 │ │ │ │ + svc 0x0088f258 │ │ │ │ tstcs r2, r2, lsl #18 │ │ │ │ vmax.u32 d20, d1, d3 │ │ │ │ tstvc r2, r2, lsl #4 │ │ │ │ @ instruction: 0xf002793a │ │ │ │ stmdbcs r2, {r0, r1, r2, r8} │ │ │ │ stmdbcs r3, {r0, r2, r3, r4, ip, lr, pc} │ │ │ │ andcs fp, r0, #8, 30 │ │ │ │ @@ -64992,21 +64992,21 @@ │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf04283f0 │ │ │ │ teqvc sl, r0, lsl r2 │ │ │ │ bvs 0x8981b4 │ │ │ │ eorvs r4, r1, #285212672 @ 0x11000000 │ │ │ │ ldrdcs lr, [r0], -sp │ │ │ │ - msrvc (UNDEF: 96), lr │ │ │ │ + cmnpeq r0, pc, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ andls r4, r0, r3, lsl #22 │ │ │ │ andseq pc, r1, #64, 12 @ 0x4000000 │ │ │ │ - @ instruction: 0xffecf1fd │ │ │ │ + @ instruction: 0xf86cf1fe │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ - eorseq r1, r4, ip, asr #26 │ │ │ │ + eorseq r1, r4, ip, asr lr │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0088f8cc │ │ │ │ ldrsbls pc, [ip, #-143] @ 0xffffff71 @ │ │ │ │ svchi 0x0070ee1d │ │ │ │ addslt r4, r5, r3, asr fp │ │ │ │ @@ -65017,65 +65017,65 @@ │ │ │ │ tstcs r0, r8 │ │ │ │ stmibvs r3!, {r1, r2, r5, fp, ip}^ │ │ │ │ andmi pc, r3, r2, lsl #22 │ │ │ │ mvnvs r3, r1, lsl #6 │ │ │ │ @ instruction: 0xf50069a3 │ │ │ │ movwcc r7, #4102 @ 0x1006 │ │ │ │ vrhadd.s16 d22, d24, d19 │ │ │ │ - stmdbvc r3, {r2, r5, r7, r9, sl, fp, sp, lr, pc} │ │ │ │ + stmdbvc r3, {r2, r5, r8, r9, sl, fp, sp, lr, pc} │ │ │ │ strmi r2, [r5], -r2, lsl #4 │ │ │ │ movweq pc, #9058 @ 0x2362 @ │ │ │ │ ldmdbvc r3!, {r0, r1, r8, ip, sp, lr} │ │ │ │ andeq pc, r7, #3 │ │ │ │ rsble r2, sp, r2, lsl #20 │ │ │ │ svclt 0x00082a03 │ │ │ │ bleq 0x8bb78 │ │ │ │ ldmib r4, {r0, r4, r5, r6, r8, ip, lr, pc}^ │ │ │ │ tstcs r0, r6, lsl #6 │ │ │ │ @ instruction: 0x61a23201 │ │ │ │ blx 0xd82ee │ │ │ │ movwcc r4, #4099 @ 0x1003 │ │ │ │ @ instruction: 0xf50061e3 │ │ │ │ vhadd.s16 d23, d8, d6 │ │ │ │ - strmi lr, [r4], -r6, lsl #29 │ │ │ │ + strmi lr, [r4], -r6, lsl #30 │ │ │ │ subcs r2, r0, #2 │ │ │ │ stmdbvc r3!, {r8, sp} │ │ │ │ movweq pc, #9056 @ 0x2360 @ │ │ │ │ @ instruction: 0x7123a803 │ │ │ │ - mrc 2, 3, APSR_nzcv, cr10, cr8, {2} │ │ │ │ + mrc 2, 7, APSR_nzcv, cr10, cr8, {2} │ │ │ │ ldrbmi r7, [r2], -fp, lsr #18 │ │ │ │ stmdage r3, {r6, r8, sp} │ │ │ │ strvs lr, [r4, -r5, asr #19] │ │ │ │ biceq pc, r3, #-1409286143 @ 0xac000001 │ │ │ │ bleq 0xff34a3c0 │ │ │ │ movteq pc, #67 @ 0x43 @ │ │ │ │ movwcs r7, #4395 @ 0x112b │ │ │ │ @ instruction: 0xf10f806b │ │ │ │ - strdcs pc, [r0, #-151] @ 0xffffff69 │ │ │ │ + hvccs 4007 @ 0xfa7 │ │ │ │ vadd.i8 d26, d15, d3 │ │ │ │ - vmlal.s q8, d0, d0[4] │ │ │ │ + vmvn.i32 , #0 @ 0x00000000 │ │ │ │ vst1.8 {d16-d19}, [fp :128], lr │ │ │ │ @ instruction: 0xf10f7ba0 │ │ │ │ - stmdage r3, {r0, r1, r9, fp, ip, sp, lr, pc} │ │ │ │ - blx 0x168c410 │ │ │ │ + stmdage r3, {r0, r1, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ + blx 0xff68c410 │ │ │ │ movwcs r6, #4520 @ 0x11a8 │ │ │ │ stmiahi r3!, {r0, r1, r5, r6, pc} │ │ │ │ cmpcs r0, r2, asr r6 │ │ │ │ vld2.8 {d10-d11}, [r3], r3 │ │ │ │ smlsdcc r4, r2, r3, r7 │ │ │ │ bleq 0x14a3f0 │ │ │ │ cmnvs r7, r6, lsr #2 │ │ │ │ andlt pc, r4, r4, lsr #17 │ │ │ │ - @ instruction: 0xf9d8f10f │ │ │ │ + blx 0x168bf0c │ │ │ │ stmdage r3, {r6, r8, sp} │ │ │ │ - subcc pc, r0, #78643200 @ 0x4b00000 │ │ │ │ + subsmi pc, r0, #78643200 @ 0x4b00000 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ - @ instruction: 0xf9e6f10f │ │ │ │ + blx 0x1a0bf1c │ │ │ │ vadd.i16 d26, d9, d3 │ │ │ │ - @ instruction: 0xf859fa3b │ │ │ │ + @ instruction: 0xf859fabb │ │ │ │ movvs r3, r8 │ │ │ │ blmi 0x516690 │ │ │ │ blls 0x529b5c │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle sp, r0, lsl #6 │ │ │ │ tstcs r0, r5, lsl r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @@ -65083,22 +65083,22 @@ │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ tstpeq r0, #67 @ p-variant is OBSOLETE @ 0x43 │ │ │ │ @ instruction: 0xf04f7133 │ │ │ │ bvs 0x912720 │ │ │ │ eorvs r3, r3, #134217728 @ 0x8000000 │ │ │ │ andcs lr, r0, sp, lsl #15 │ │ │ │ - msrvc (UNDEF: 96), lr │ │ │ │ + cmnpeq r0, pc, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ andls r4, r0, r4, lsl #22 │ │ │ │ andseq pc, r1, #64, 12 @ 0x4000000 │ │ │ │ - @ instruction: 0xff36f1fd │ │ │ │ - @ instruction: 0xf84af26a │ │ │ │ + @ instruction: 0xffb6f1fd │ │ │ │ + @ instruction: 0xf8caf26a │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, ip, asr #26 │ │ │ │ + eorseq r1, r4, ip, asr lr │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ cdp 14, 1, cr4, cr13, cr8, {1} │ │ │ │ @ instruction: 0x46915f70 │ │ │ │ @@ -65106,15 +65106,15 @@ │ │ │ │ smlabbcs r0, r8, r6, r4 │ │ │ │ stmdane r7!, {r2, r4, r5, r6, r8, fp, ip, lr} │ │ │ │ blx 0xea2fe │ │ │ │ movwcc r4, #4099 @ 0x1003 │ │ │ │ stmibvs r3!, {r0, r1, r5, r6, r7, r8, sp, lr} │ │ │ │ andvc pc, r6, r0, lsl #10 │ │ │ │ @ instruction: 0x61a33301 │ │ │ │ - ldcl 2, cr15, [r0, #352]! @ 0x160 │ │ │ │ + mrc 2, 3, APSR_nzcv, cr0, cr8, {2} │ │ │ │ tstcs r2, r2, lsl #18 │ │ │ │ vmax.u32 d20, d1, d3 │ │ │ │ tstvc r2, r2, lsl #4 │ │ │ │ @ instruction: 0xf002793a │ │ │ │ stmdbcs r2, {r0, r1, r2, r8} │ │ │ │ stmdbcs r3, {r0, r2, r3, r4, ip, lr, pc} │ │ │ │ andcs fp, r0, #8, 30 │ │ │ │ @@ -65132,21 +65132,21 @@ │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf04283f0 │ │ │ │ teqvc sl, r0, lsl r2 │ │ │ │ bvs 0x8983e4 │ │ │ │ eorvs r4, r1, #285212672 @ 0x11000000 │ │ │ │ ldrdcs lr, [r0], -sp │ │ │ │ - msrvc (UNDEF: 96), lr │ │ │ │ + cmnpeq r0, pc, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ andls r4, r0, r3, lsl #22 │ │ │ │ andseq pc, r1, #64, 12 @ 0x4000000 │ │ │ │ - mrc2 1, 6, pc, cr4, cr13, {7} │ │ │ │ + @ instruction: 0xff54f1fd │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ - eorseq r1, r4, ip, asr #26 │ │ │ │ + eorseq r1, r4, ip, asr lr │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ @ instruction: 0xee1d4a5d │ │ │ │ addlt r3, r3, r0, ror pc │ │ │ │ stmdblt r9!, {r0, r2, r4, r6, r7, fp, ip, lr}^ │ │ │ │ @@ -65156,25 +65156,25 @@ │ │ │ │ svccs 0x0004f854 │ │ │ │ cmnle r2, r0, lsl #20 │ │ │ │ @ instruction: 0xf5b33320 │ │ │ │ mvnsle r7, r0, lsl #30 │ │ │ │ strmi r4, [r6], -r8, lsl #13 │ │ │ │ vadd.i8 d2, d0, d5 │ │ │ │ @ instruction: 0xf6418097 │ │ │ │ - vrsra.s64 q10, q8, #64 │ │ │ │ + vsubw.s8 q11, q0, d0 │ │ │ │ bl 0x110920 │ │ │ │ stmibvs r8!, {r7, r8, r9}^ │ │ │ │ svcvc 0x0000f5b0 │ │ │ │ @ instruction: 0xf1006f9f │ │ │ │ mvnvs r0, r1, lsl #6 │ │ │ │ addhi pc, r1, r0, lsl #5 │ │ │ │ tstcs r0, r8, lsr #4 │ │ │ │ andpl pc, r0, r2, lsl #22 │ │ │ │ andvc pc, r6, r0, lsl #10 │ │ │ │ - ldcl 2, cr15, [r8, #-352]! @ 0xfffffea0 │ │ │ │ + ldcl 2, cr15, [r8, #352]! @ 0x160 │ │ │ │ strmi r7, [r4], -r3, lsl #18 │ │ │ │ @ instruction: 0xf0632f01 │ │ │ │ addvc r0, r6, pc, ror r3 │ │ │ │ movweq pc, #9064 @ 0x2368 @ │ │ │ │ eorsle r7, ip, r3, lsl #2 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ stcle 0, cr7, [sp, #-780]! @ 0xfffffcf4 │ │ │ │ @@ -65183,15 +65183,15 @@ │ │ │ │ stmdaeq r1, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ mcrrne 9, 14, r6, r3, cr8 @ │ │ │ │ svcvc 0x0000f5b0 │ │ │ │ ble 0x17e8454 │ │ │ │ tstcs r0, r8, lsr #4 │ │ │ │ andpl pc, r0, r2, lsl #22 │ │ │ │ andvc pc, r6, r0, lsl #10 │ │ │ │ - ldcl 2, cr15, [r6, #-352] @ 0xfffffea0 │ │ │ │ + ldcl 2, cr15, [r6, #352] @ 0x160 │ │ │ │ movweq pc, #12296 @ 0x3008 @ │ │ │ │ @ instruction: 0xf1088882 │ │ │ │ b 0x1291cc8 │ │ │ │ strbmi r2, [r7, #-771] @ 0xfffffcfd │ │ │ │ cmnpeq r8, #35 @ p-variant is OBSOLETE @ 0x23 │ │ │ │ rsbvc pc, r1, #570425344 @ 0x22000000 │ │ │ │ andeq pc, r3, #34 @ 0x22 │ │ │ │ @@ -65230,23 +65230,23 @@ │ │ │ │ andlt r3, r3, ip, lsl r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0xf50583f0 │ │ │ │ @ instruction: 0xf06f40ad │ │ │ │ eorscc r0, r8, r1, lsl #2 │ │ │ │ - ldc2 2, cr15, [r8, #420] @ 0x1a4 │ │ │ │ - @ instruction: 0xf64e2000 │ │ │ │ - vmla.f d23, d0, d0[4] │ │ │ │ + cdp2 2, 1, cr15, cr8, cr9, {3} │ │ │ │ + vhadd.s8 d18, d15, d0 │ │ │ │ + vbic.i32 q8, #0 @ 0x00000000 │ │ │ │ blmi 0x150238 │ │ │ │ andvs pc, r7, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf1fd9000 │ │ │ │ - svclt 0x0000fe0d │ │ │ │ + svclt 0x0000fe8d │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ - eorseq r1, r4, r0, lsl #27 │ │ │ │ + mlaseq r4, r0, lr, r1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeba6f9c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdcs r0, [r1, -r8] │ │ │ │ @ instruction: 0xf7ff2000 │ │ │ │ bmi 0x20fa60 │ │ │ │ svccc 0x0070ee1d │ │ │ │ @@ -65402,21 +65402,21 @@ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ andcs fp, r0, r0, lsl #26 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - @ instruction: 0xf64e2000 │ │ │ │ - vmla.f d23, d0, d0[4] │ │ │ │ + vhadd.s8 d18, d15, d0 │ │ │ │ + vbic.i32 q8, #0 @ 0x00000000 │ │ │ │ blmi 0x1104e4 │ │ │ │ @ instruction: 0xf6409000 │ │ │ │ @ instruction: 0xf1fd02e6 │ │ │ │ - svclt 0x0000fcb7 │ │ │ │ - mlaseq r4, r8, sp, r1 │ │ │ │ + svclt 0x0000fd37 │ │ │ │ + eorseq r1, r4, r8, lsr #29 │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ strcs fp, [r0, #-143] @ 0xffffff71 │ │ │ │ ldrmi r4, [r4], -r9, lsl #13 │ │ │ │ @@ -65491,15 +65491,15 @@ │ │ │ │ stmdbcs r1, {r0, r2, r8, fp, ip, sp} │ │ │ │ ldrtmi sp, [r9], -r9, lsl #16 │ │ │ │ @ instruction: 0xe7e06035 │ │ │ │ orrvs r2, r4, r1, lsl #2 │ │ │ │ smlatbcs r0, r4, r7, lr │ │ │ │ stmdbcs r0, {r1, r5, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ strdcs sp, [r0], -r5 │ │ │ │ - msrvc (UNDEF: 96), lr │ │ │ │ + cmnpeq r0, pc, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ andls r4, r0, r1, asr #22 │ │ │ │ addcs pc, r4, #64, 12 @ 0x4000000 │ │ │ │ stc2 1, cr15, [r6], {253} @ 0xfd │ │ │ │ stc2 0, cr15, [ip], {12} │ │ │ │ @ instruction: 0xf8dde7bf │ │ │ │ @ instruction: 0x46d98014 │ │ │ │ @@ -65534,40 +65534,40 @@ │ │ │ │ andlt sp, pc, r7, lsr r1 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ andeq pc, r8, r1, lsl #2 │ │ │ │ - ldc2l 1, cr15, [ip, #1020]! @ 0x3fc │ │ │ │ + mrc2 1, 3, pc, cr12, cr15, {7} │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ strbmi sl, [r8], -r5, lsr #30 │ │ │ │ blx 0xff88e226 │ │ │ │ andeq pc, r8, r9, lsl #2 │ │ │ │ @ instruction: 0xf1ff2101 │ │ │ │ - ldr pc, [fp, -r9, ror #29] │ │ │ │ + ldr pc, [fp, -r9, ror #30] │ │ │ │ andne pc, r8, r8, asr #17 │ │ │ │ andscc pc, ip, #13828096 @ 0xd30000 │ │ │ │ andcc pc, ip, r8, asr #17 │ │ │ │ andhi pc, r0, r3, asr #17 │ │ │ │ movweq pc, #33032 @ 0x8108 @ │ │ │ │ @ instruction: 0xf50158b1 │ │ │ │ @ instruction: 0xf8c141a0 │ │ │ │ @ instruction: 0xe7bd321c │ │ │ │ ldr r4, [r9, r2, ror #13] │ │ │ │ - @ instruction: 0xf64e2000 │ │ │ │ - vmla.f d23, d0, d0[4] │ │ │ │ + vhadd.s8 d18, d15, d0 │ │ │ │ + vbic.i32 q8, #0 @ 0x00000000 │ │ │ │ blmi 0x1d0734 │ │ │ │ @ instruction: 0xf6409000 │ │ │ │ @ instruction: 0xf1fd2264 │ │ │ │ - vqdmulh.s32 d31, d25, d15 │ │ │ │ - svclt 0x0000fca3 │ │ │ │ + @ instruction: 0xf269fc0f │ │ │ │ + svclt 0x0000fd23 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ - ldrhteq r1, [r4], -r0 │ │ │ │ + eorseq r1, r4, r0, asr #29 │ │ │ │ vnmls.f32 s8, s26, s13 │ │ │ │ ldmpl r1, {r4, r5, r6, r8, r9, sl, fp, ip, sp}^ │ │ │ │ @ instruction: 0x0c00eb01 │ │ │ │ mulcc r4, ip, r8 │ │ │ │ andeq pc, r7, #3 │ │ │ │ eorle r2, r7, r1, lsl #20 │ │ │ │ eorle r2, r5, r4, lsl #20 │ │ │ │ @@ -65594,21 +65594,21 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ strlt r4, [r0, #-1904] @ 0xfffff890 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00f0f8cc │ │ │ │ andcs fp, r0, r3, lsl #1 │ │ │ │ - msrvc (UNDEF: 96), lr │ │ │ │ + cmnpeq r0, pc, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xf6404b03 │ │ │ │ andls r0, r0, r6, ror #5 │ │ │ │ - blx 0xe8cb2a │ │ │ │ + blx 0xfee8cb2a │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ - mlaseq r4, r8, sp, r1 │ │ │ │ + eorseq r1, r4, r8, lsr #29 │ │ │ │ vnmls.f32 s8, s26, s13 │ │ │ │ ldmpl r1, {r4, r5, r6, r8, r9, sl, fp, ip, sp}^ │ │ │ │ @ instruction: 0x0c00eb01 │ │ │ │ mulcc r4, ip, r8 │ │ │ │ andeq pc, r7, #3 │ │ │ │ eorle r2, r7, r1, lsl #20 │ │ │ │ eorle r2, r5, r4, lsl #20 │ │ │ │ @@ -65635,21 +65635,21 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ strlt r4, [r0, #-1904] @ 0xfffff890 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00f0f8cc │ │ │ │ andcs fp, r0, r3, lsl #1 │ │ │ │ - msrvc (UNDEF: 96), lr │ │ │ │ + cmnpeq r0, pc, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xf6404b03 │ │ │ │ andls r0, r0, r6, ror #5 │ │ │ │ - blx 0xffa0cbcc │ │ │ │ + blx 0x1a0cbce │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ - mlaseq r4, r8, sp, r1 │ │ │ │ + eorseq r1, r4, r8, lsr #29 │ │ │ │ vnmls.f32 s8, s26, s13 │ │ │ │ ldmpl r1, {r4, r5, r6, r8, r9, sl, fp, ip, sp}^ │ │ │ │ @ instruction: 0x0c00eb01 │ │ │ │ mulcc r4, ip, r8 │ │ │ │ andeq pc, r7, #3 │ │ │ │ eorle r2, r7, r1, lsl #20 │ │ │ │ eorle r2, r5, r4, lsl #20 │ │ │ │ @@ -65676,21 +65676,21 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ strlt r4, [r0, #-1904] @ 0xfffff890 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00f0f8cc │ │ │ │ andcs fp, r0, r3, lsl #1 │ │ │ │ - msrvc (UNDEF: 96), lr │ │ │ │ + cmnpeq r0, pc, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xf6404b03 │ │ │ │ andls r0, r0, r6, ror #5 │ │ │ │ - blx 0xfe58cc70 │ │ │ │ + blx 0x58cc72 │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ - mlaseq r4, r8, sp, r1 │ │ │ │ + eorseq r1, r4, r8, lsr #29 │ │ │ │ vnmls.f32 s8, s26, s13 │ │ │ │ ldmpl r1, {r4, r5, r6, r8, r9, sl, fp, ip, sp}^ │ │ │ │ @ instruction: 0x0c00eb01 │ │ │ │ mulcc r4, ip, r8 │ │ │ │ andeq pc, r7, #3 │ │ │ │ eorle r2, r7, r1, lsl #20 │ │ │ │ eorle r2, r5, r4, lsl #20 │ │ │ │ @@ -65717,21 +65717,21 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ strlt r4, [r0, #-1904] @ 0xfffff890 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00f0f8cc │ │ │ │ andcs fp, r0, r3, lsl #1 │ │ │ │ - msrvc (UNDEF: 96), lr │ │ │ │ + cmnpeq r0, pc, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xf6404b03 │ │ │ │ andls r0, r0, r6, ror #5 │ │ │ │ - blx 0x110cd14 │ │ │ │ + blx 0xff10cd14 │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ - mlaseq r4, r8, sp, r1 │ │ │ │ + eorseq r1, r4, r8, lsr #29 │ │ │ │ vnmls.f32 s8, s26, s13 │ │ │ │ ldmpl r1, {r4, r5, r6, r8, r9, sl, fp, ip, sp}^ │ │ │ │ @ instruction: 0x0c00eb01 │ │ │ │ mulcc r4, ip, r8 │ │ │ │ andeq pc, r7, #3 │ │ │ │ eorle r2, r7, r1, lsl #20 │ │ │ │ eorle r2, r5, r4, lsl #20 │ │ │ │ @@ -65758,83 +65758,83 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ strlt r4, [r0, #-1904] @ 0xfffff890 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00f0f8cc │ │ │ │ andcs fp, r0, r3, lsl #1 │ │ │ │ - msrvc (UNDEF: 96), lr │ │ │ │ + cmnpeq r0, pc, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xf6404b03 │ │ │ │ andls r0, r0, r6, ror #5 │ │ │ │ - @ instruction: 0xf9f0f1fd │ │ │ │ + blx 0x1c8cdb8 │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ - mlaseq r4, r8, sp, r1 │ │ │ │ + eorseq r1, r4, r8, lsr #29 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeba77d4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ mcrrmi 15, 14, r0, fp, cr0 │ │ │ │ svcne 0x0070ee1d │ │ │ │ strmi fp, [r5], -r4, lsl #1 │ │ │ │ stmib sp, {r2, r5, r6, fp, ip, lr}^ │ │ │ │ bl 0x1591f4 │ │ │ │ svcvs 0x00de0380 │ │ │ │ stmdbge r2, {r1, r2, r3, r4, r5, r6, r8, ip, sp, pc} │ │ │ │ @ instruction: 0xf1e44630 │ │ │ │ - strmi pc, [r3], -pc, ror #21 │ │ │ │ + strmi pc, [r3], -pc, ror #22 │ │ │ │ @ instruction: 0x4618b1f0 │ │ │ │ tstcs r0, r4 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf645bd70 │ │ │ │ - vmla.f d20, d0, d1[2] │ │ │ │ + vmla.f d21, d0, d1[2] │ │ │ │ @ instruction: 0xf6450123 │ │ │ │ - vmla.i d20, d0, d1[5] │ │ │ │ + vmla.i d21, d0, d1[5] │ │ │ │ movwls r0, #4131 @ 0x1023 │ │ │ │ - @ instruction: 0xf932f1e4 │ │ │ │ + @ instruction: 0xf9b2f1e4 │ │ │ │ strmi r9, [r6], -r1, lsl #22 │ │ │ │ ldrbvs sl, [r8, r2, lsl #18] │ │ │ │ @ instruction: 0xf1e44630 │ │ │ │ - @ instruction: 0x4603fad1 │ │ │ │ + @ instruction: 0x4603fb51 │ │ │ │ mvnle r2, r0, lsl #16 │ │ │ │ mcrrne 9, 14, r6, r2, cr0 @ │ │ │ │ svcvc 0x0000f5b0 │ │ │ │ ble 0x1668dd0 │ │ │ │ ldrmi r2, [r9], -r8, lsr #4 │ │ │ │ andmi pc, r0, r2, lsl #22 │ │ │ │ andvc pc, r6, r0, lsl #10 │ │ │ │ - stm r6, {r3, r4, r6, r9, ip, sp, lr, pc} │ │ │ │ + stmdb r6, {r3, r4, r6, r9, ip, sp, lr, pc} │ │ │ │ strmi r2, [r3], -r1, lsl #26 │ │ │ │ eoreq pc, r8, #79 @ 0x4f │ │ │ │ stmdbvc r1, {r1, r5, ip, lr, pc} │ │ │ │ @ instruction: 0xf04fb2ea │ │ │ │ vhadd.u32 d16, d2, d0 │ │ │ │ @ instruction: 0xf0010007 │ │ │ │ @ instruction: 0xf0610178 │ │ │ │ tstvc r9, fp, ror r1 │ │ │ │ vmin.u32 d20, d2, d9 │ │ │ │ subshi r2, r8, pc │ │ │ │ strmi lr, [r2, #-2525] @ 0xfffff623 │ │ │ │ strmi lr, [r2, #-2529] @ 0xfffff61f │ │ │ │ @ instruction: 0x4630461a │ │ │ │ @ instruction: 0xf1e49301 │ │ │ │ - blls 0xcf510 │ │ │ │ + blls 0xcf710 │ │ │ │ andlt r4, r4, r8, lsl r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ mcrrne 9, 14, r6, r8, cr1 @ │ │ │ │ svcvc 0x0000f5b1 │ │ │ │ ble 0x8e8e34 │ │ │ │ strmi pc, [r1], #-2818 @ 0xfffff4fe │ │ │ │ movwls r2, #4352 @ 0x1100 │ │ │ │ andvc pc, r6, r4, lsl #10 │ │ │ │ - ldmda r0, {r3, r4, r6, r9, ip, sp, lr, pc}^ │ │ │ │ + ldm r0, {r3, r4, r6, r9, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf1039b01 │ │ │ │ ldmdbvc sl, {r3, r8} │ │ │ │ @ instruction: 0xf002805d │ │ │ │ @ instruction: 0xf0620278 │ │ │ │ tstvc sl, fp, ror r2 │ │ │ │ stmhi r2, {r0, r2, r6, pc} │ │ │ │ rsbvc pc, r1, #570425344 @ 0x22000000 │ │ │ │ @@ -65843,15 +65843,15 @@ │ │ │ │ ldmib sp, {r1, r7, pc}^ │ │ │ │ stmib r3, {r1, r9}^ │ │ │ │ tstvs sl, #536870912 @ 0x20000000 │ │ │ │ cmpvs sl, #55050240 @ 0x3480000 │ │ │ │ @ instruction: 0xf504e7c6 │ │ │ │ @ instruction: 0xf06f40ad │ │ │ │ eorscc r0, r8, r1, lsl #2 │ │ │ │ - @ instruction: 0xf8cef269 │ │ │ │ + @ instruction: 0xf94ef269 │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeba7914 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46020ff8 │ │ │ │ ldrbne r2, [r3, r0] │ │ │ │ @ instruction: 0xff54f7ff │ │ │ │ @@ -66060,23 +66060,23 @@ │ │ │ │ andge pc, r8, sp, asr #17 │ │ │ │ smlsdls r1, r8, r4, r4 │ │ │ │ addcs r9, r0, r0 │ │ │ │ ldc2l 0, cr15, [r0, #-104] @ 0xffffff98 │ │ │ │ ldrbmi r5, [r8], #-2344 @ 0xfffff6d8 │ │ │ │ blx 0xfe80ea60 │ │ │ │ andcs lr, r0, r3, lsr r7 │ │ │ │ - mvnsvc pc, lr, asr #12 │ │ │ │ + tstpne r0, pc, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ andls r4, r0, r5, lsl #22 │ │ │ │ eorpl pc, r8, #64, 12 @ 0x4000000 │ │ │ │ - @ instruction: 0xff94f1fc │ │ │ │ - @ instruction: 0xf8a8f269 │ │ │ │ + @ instruction: 0xf814f1fd │ │ │ │ + @ instruction: 0xf928f269 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ - eorseq r1, r4, r0, asr #27 │ │ │ │ + ldrsbteq r1, [r4], -r0 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeba7c94 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [sp, #-960] @ 0xfffffc40 │ │ │ │ svcmi 0x0070ee1d │ │ │ │ strmi r4, [r8], -r4, lsl #13 │ │ │ │ strbtmi r5, [r1], #-2345 @ 0xfffff6d7 │ │ │ │ @@ -66109,15 +66109,15 @@ │ │ │ │ @ instruction: 0xf646003a │ │ │ │ vaddw.s8 , q8, d0 │ │ │ │ stmdacs ip, {r1, r2, r4, r7, r8, sp}^ │ │ │ │ umullsne pc, r4, r1, r8 @ │ │ │ │ ldmdacs r0, {r0, r1, r3, r5, r6, r7, r8, fp, ip, lr, pc}^ │ │ │ │ sbchi pc, r3, r0, lsl #4 │ │ │ │ @ instruction: 0xf640b169 │ │ │ │ - vsra.s64 , q12, #64 │ │ │ │ + vaddw.s8 , q0, d8 │ │ │ │ bl 0x91004 │ │ │ │ @ instruction: 0xf8d10180 │ │ │ │ stmdavs r8, {r2, r4, r6, r7, ip} │ │ │ │ @ instruction: 0xf0001c84 │ │ │ │ stmdacs r0, {r1, r2, r5, r6, r7, pc} │ │ │ │ tstcs r0, fp, lsl sl │ │ │ │ andlt r4, r2, r8, lsl #12 │ │ │ │ @@ -66200,20 +66200,20 @@ │ │ │ │ movweq pc, #37568 @ 0x92c0 @ │ │ │ │ andsmi r4, r3, r2, lsl #1 │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ cmncs r8, #376 @ 0x178 │ │ │ │ movweq pc, #25280 @ 0x62c0 @ │ │ │ │ blcs 0x60ce0 │ │ │ │ svcge 0x0073f47f │ │ │ │ - @ instruction: 0xf64e2000 │ │ │ │ - vmla.f d23, d0, d0[4] │ │ │ │ + vhadd.s8 d18, d15, d0 │ │ │ │ + vbic.i32 q8, #0 @ 0x00000000 │ │ │ │ blmi 0x89115c │ │ │ │ @ instruction: 0xf6409000 │ │ │ │ @ instruction: 0xf1fc2226 │ │ │ │ - stmdacs sl!, {r0, r1, r3, r4, r5, r6, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + stmdacs sl!, {r0, r1, r3, r4, r5, r6, r7, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ stmdacc fp!, {r0, r1, r4, r5, r8, fp, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf63f2814 │ │ │ │ andcs sl, r1, #392 @ 0x188 │ │ │ │ orrvc pc, r7, #82837504 @ 0x4f00000 │ │ │ │ movweq pc, #37568 @ 0x92c0 @ │ │ │ │ andsmi r4, r3, r2, lsl #1 │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ @@ -66236,15 +66236,15 @@ │ │ │ │ stmdavs r9, {r0, r1, r3, r4, r8, r9, sl, sp, lr, pc}^ │ │ │ │ @ instruction: 0x460c4618 │ │ │ │ @ instruction: 0x47a04611 │ │ │ │ ldmdacs r2, {r0, r1, r4, r8, r9, sl, sp, lr, pc}^ │ │ │ │ svcge 0x0030f63f │ │ │ │ @ instruction: 0xf47f2900 │ │ │ │ str sl, [lr, -r2, lsl #30] │ │ │ │ - ldrsbteq r1, [r4], -r4 │ │ │ │ + eorseq r1, r4, r4, ror #29 │ │ │ │ ldrbmi r2, [r0, -r1]! │ │ │ │ @ instruction: 0xf7ff2300 │ │ │ │ svclt 0x0000b985 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeba7f40 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ @@ -66271,15 +66271,15 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r4, r9, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmls.f32 d27, d8, d0 │ │ │ │ - svclt 0x0000ff0d │ │ │ │ + svclt 0x0000ff8d │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeba7fc4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ ldrdgt pc, [r4], #-143 @ 0xffffff71 │ │ │ │ stcls 3, cr9, [r7], {-0} │ │ │ │ @@ -66294,15 +66294,15 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r4, r9, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmls.f32 d27, d8, d0 │ │ │ │ - svclt 0x0000fedf │ │ │ │ + svclt 0x0000ff5f │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeba8020 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r6, r0, ror #31 │ │ │ │ ldrdgt pc, [r8], #-143 @ 0xffffff71 │ │ │ │ blls 0x275a30 │ │ │ │ @@ -66318,15 +66318,15 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r6, r9, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmls.f32 d27, d8, d0 │ │ │ │ - svclt 0x0000feaf │ │ │ │ + svclt 0x0000ff2f │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeba8080 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r6, r0, ror #31 │ │ │ │ ldrdgt pc, [ip], #-143 @ 0xffffff71 │ │ │ │ blls 0x275a90 │ │ │ │ @@ -66343,15 +66343,15 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r6, r9, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmls.f32 d27, d8, d0 │ │ │ │ - svclt 0x0000fe7d │ │ │ │ + svclt 0x0000fefd │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeba80e4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r8], r8 │ │ │ │ ldrsbgt pc, [r0], #-143 @ 0xffffff71 @ │ │ │ │ blls 0x2f5af4 │ │ │ │ @@ -66369,15 +66369,15 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r8, r9, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmls.f32 d27, d8, d0 │ │ │ │ - svclt 0x0000fe49 │ │ │ │ + svclt 0x0000fec9 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeba814c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r8], r8 │ │ │ │ ldrsbgt pc, [r4], #-143 @ 0xffffff71 @ │ │ │ │ blls 0x2f5b5c │ │ │ │ @@ -66396,100 +66396,100 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r8, r9, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmls.f32 d27, d8, d0 │ │ │ │ - svclt 0x0000fe13 │ │ │ │ + svclt 0x0000fe93 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0020f8cc │ │ │ │ blmi 0xfef7d280 │ │ │ │ strmi r4, [lr], -r4, lsl #12 │ │ │ │ tstcs r0, sp, lsl #16 │ │ │ │ addcs r9, r0, #-1610612736 @ 0xa0000000 │ │ │ │ @ instruction: 0x932d681b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - bl 0xff18d938 │ │ │ │ + mcrr 2, 5, pc, r4, cr7 @ │ │ │ │ movmi pc, #4, 10 @ 0x1000000 │ │ │ │ andscc pc, r8, #13828096 @ 0xd30000 │ │ │ │ blcs 0x75bf8 │ │ │ │ rscshi pc, r7, r0 │ │ │ │ - bvs 0xfea8d920 │ │ │ │ + bvc 0xfee8d920 │ │ │ │ beq 0xc4daf4 │ │ │ │ vmax.s8 d20, d18, d16 │ │ │ │ - vmull.p8 q10, d16, d8 │ │ │ │ + @ instruction: 0xf2c05e98 │ │ │ │ @ instruction: 0xf8cd0e34 │ │ │ │ blls 0x189094 │ │ │ │ mullt r0, r3, r8 │ │ │ │ svceq 0x0049f1bb │ │ │ │ addshi pc, lr, #0 │ │ │ │ svceq 0x0002f1bb │ │ │ │ adcshi pc, lr, #0 │ │ │ │ stmdbls r9, {r2, r3, r8, r9, sp} │ │ │ │ vqrdmulh.s d15, d11, d3 │ │ │ │ stmiapl fp, {r1, r3, r6, r7, fp, ip}^ │ │ │ │ @ instruction: 0x06d08912 │ │ │ │ rschi pc, sl, r0, asr #2 │ │ │ │ andcs r9, r4, r4, lsl #20 │ │ │ │ ldmvc r4, {r0, r8, sp} │ │ │ │ - adceq pc, r8, #-268435452 @ 0xf0000004 │ │ │ │ + adcsne pc, r8, #-268435452 @ 0xf0000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ svclt 0x00882c02 │ │ │ │ adcmi r3, r0, r2, lsl #24 │ │ │ │ sbceq fp, r0, r0, lsl #4 │ │ │ │ ldrtmi r9, [r0], -r0 │ │ │ │ - blx 0xfff0d9f2 │ │ │ │ + ldc2l 2, cr15, [sl], #-416 @ 0xfffffe60 │ │ │ │ strbvc lr, [r0, #2592]! @ 0xa20 │ │ │ │ movwcs r9, #51721 @ 0xca09 │ │ │ │ movwcs pc, #47875 @ 0xbb03 @ │ │ │ │ ldmdbvc sl, {r0, r3, r4, r8, fp, ip, sp, lr}^ │ │ │ │ @ instruction: 0x9105799b │ │ │ │ stmdbcs r0, {r3, r8, r9, ip, pc} │ │ │ │ rsbhi pc, lr, #0 │ │ │ │ vqdmulh.s d25, d14, d4 │ │ │ │ - vmul.f d17, d0, d0[0] │ │ │ │ + vorr.i16 q9, #0 @ 0x0000 │ │ │ │ stmib sp, {r0, r1, r4, r5, r8, fp}^ │ │ │ │ @ instruction: 0xf103b206 │ │ │ │ vaba.s8 d16, d15, d4 │ │ │ │ - vqdmlsl.s q8, d16, d8 │ │ │ │ + @ instruction: 0xf2c01b98 │ │ │ │ strcs r0, [r0], #-2864 @ 0xfffff4d0 │ │ │ │ svccs 0x0004f857 │ │ │ │ strbmi sl, [r0], -sp, lsl #18 │ │ │ │ @ instruction: 0xf7f83401 │ │ │ │ ldrbmi pc, [fp], -r3, lsr #23 @ │ │ │ │ strbmi r9, [sl], -r0 │ │ │ │ ldrtmi r2, [r0], -r1, lsl #2 │ │ │ │ - blx 0xff48da46 │ │ │ │ + mrrc2 2, 6, pc, r0, cr8 @ │ │ │ │ stmdacs r0, {r0, r2, r8, r9, fp, ip, pc} │ │ │ │ stmdane sp!, {r3, r5, r7, r8, r9, sl, fp, ip, sp, pc} │ │ │ │ adcmi r4, r3, #221249536 @ 0xd300000 │ │ │ │ ldmib sp, {r1, r3, r5, r6, r7, r8, ip, lr, pc}^ │ │ │ │ cmplt sl, #1610612736 @ 0x60000000 │ │ │ │ movwls r1, #26899 @ 0x6913 │ │ │ │ vqdmulh.s d25, d15, d4 │ │ │ │ - vqdmlal.s q8, d16, d8 │ │ │ │ + @ instruction: 0xf2c01998 │ │ │ │ @ instruction: 0xf8cd0930 │ │ │ │ @ instruction: 0xf103b02c │ │ │ │ vaba.s8 d16, d14, d4 │ │ │ │ - vqdmlal.s , d0, d0[0] │ │ │ │ + vorr.i32 q9, #0 @ 0x00000000 │ │ │ │ bl 0x211da4 │ │ │ │ movwls r0, #30596 @ 0x7784 │ │ │ │ svclt 0x000c2c00 │ │ │ │ ldrbmi r4, [r3], fp, asr #13 │ │ │ │ svccs 0x0004f857 │ │ │ │ strbmi sl, [r0], -sp, lsl #18 │ │ │ │ blx 0x1e0f0d2 │ │ │ │ andls r4, r0, fp, asr r6 │ │ │ │ bls 0x2194fc │ │ │ │ vmin.s32 d20, d8, d16 │ │ │ │ - blls 0x20ff8c │ │ │ │ + blls 0x21018c │ │ │ │ stmdacs r0, {r0, sl, ip, sp} │ │ │ │ stmdane sp!, {r3, r5, r7, r8, r9, sl, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xd1e7429c │ │ │ │ ldrdlt pc, [ip], -sp @ │ │ │ │ svceq 0x0031f1bb │ │ │ │ addshi pc, r1, r0, lsl #4 │ │ │ │ svceq 0x001ef1bb │ │ │ │ @@ -66502,46 +66502,46 @@ │ │ │ │ @ instruction: 0xf8533406 │ │ │ │ blcs 0x19d1cc │ │ │ │ mvnhi pc, r0, lsl #4 │ │ │ │ tstcs r6, sp, asr sl │ │ │ │ strcs r4, [r1], #-1584 @ 0xfffff9d0 │ │ │ │ blx 0xa29ea │ │ │ │ tstcs r1, r3, lsl #6 │ │ │ │ - adceq pc, r4, #-268435452 @ 0xf0000004 │ │ │ │ + adcsne pc, r4, #-268435452 @ 0xf0000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - blx 0x1d8dafe │ │ │ │ + blx 0xffd8dafe │ │ │ │ svclt 0x00a82800 │ │ │ │ blls 0x257218 │ │ │ │ ble 0x9e1be4 │ │ │ │ vqdmulh.s d25, d15, d4 │ │ │ │ - @ instruction: 0xf2c00bf0 │ │ │ │ + vqdmlsl.s q9, d0, d0 │ │ │ │ @ instruction: 0xf8cd0b2e │ │ │ │ @ instruction: 0xf1038018 │ │ │ │ blls 0x2535cc │ │ │ │ stmibeq r4, {r0, r3, r8, r9, fp, sp, lr, pc} │ │ │ │ blne 0xff722210 │ │ │ │ - streq pc, [r8, pc, asr #4] │ │ │ │ + ldrne pc, [r8, pc, asr #4] │ │ │ │ ldreq pc, [r0, -r0, asr #5]! │ │ │ │ @ instruction: 0xf8594698 │ │ │ │ ldrbmi r3, [sl], -r4, lsl #30 │ │ │ │ mrscs r9, SP_irq │ │ │ │ svclt 0x000c2c00 │ │ │ │ @ instruction: 0x4653463b │ │ │ │ strcc r4, [r1], #-1584 @ 0xfffff9d0 │ │ │ │ - blx 0x140db4a │ │ │ │ + blx 0xff40db4a │ │ │ │ svclt 0x00a82800 │ │ │ │ strmi r1, [r0, #2093]! @ 0x82d │ │ │ │ @ instruction: 0xf8ddd1ed │ │ │ │ blls 0x2f1218 │ │ │ │ cmnle pc, r0, lsl #22 │ │ │ │ ldmdavs ip, {r2, r8, r9, fp, ip, pc}^ │ │ │ │ @ instruction: 0xf0402c00 │ │ │ │ @ instruction: 0x4631813c │ │ │ │ vhadd.s8 d18, d7, d10 │ │ │ │ - blls 0x190cd4 │ │ │ │ + blls 0x190ed4 │ │ │ │ movwls r6, #18587 @ 0x489b │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ blmi 0xdfce2c │ │ │ │ blls 0xbab248 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xf0400300 │ │ │ │ eorlt r8, pc, fp, asr #5 │ │ │ │ @@ -66554,27 +66554,27 @@ │ │ │ │ bls 0x171b98 │ │ │ │ stmdbls r4, {r2, sl, sp} │ │ │ │ stmiavc r8, {r1, r4, r7, fp, ip, sp, lr}^ │ │ │ │ bcs 0xd9634 │ │ │ │ bcc 0x101038 │ │ │ │ ldrtmi r4, [r0], -r1, lsl #1 │ │ │ │ swpls r4, r4, [r1] │ │ │ │ - adcseq pc, r4, #-268435452 @ 0xf0000004 │ │ │ │ + sbcne pc, r4, #-268435452 @ 0xf0000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ tstcs r1, r4, lsr #4 │ │ │ │ strls r0, [r0], #-228 @ 0xffffff1c │ │ │ │ - blx 0x28dbd6 │ │ │ │ + blx 0xfe28dbd6 │ │ │ │ strbvc lr, [r0, #2592]! @ 0xa20 │ │ │ │ @ instruction: 0xf1bbe70c │ │ │ │ vrecps.f32 q0, q0, q1 │ │ │ │ @ instruction: 0xf1bb817c │ │ │ │ vmax.f32 q8, q0, q7 │ │ │ │ stcne 0, cr8, [r3, #712]! @ 0x2c8 │ │ │ │ @ instruction: 0xf6419a04 │ │ │ │ - vsra.s64 q10, q8, #64 │ │ │ │ + vaddw.s8 q11, q0, d0 │ │ │ │ strcc r0, [r1], #-308 @ 0xfffffecc │ │ │ │ eorcs pc, r3, r2, asr r8 @ │ │ │ │ streq pc, [pc, -r2] │ │ │ │ movtcs pc, #9154 @ 0x23c2 @ │ │ │ │ orreq lr, r3, #1024 @ 0x400 │ │ │ │ teqpeq r8, r3 @ @ p-variant is OBSOLETE │ │ │ │ stmdacs r0, {r0, r1, r4, r8, fp} │ │ │ │ @@ -66586,328 +66586,328 @@ │ │ │ │ @ instruction: 0xf8d2018c │ │ │ │ @ instruction: 0xf8d121d8 │ │ │ │ stmdbcs r0, {r3, r4, r6, r8, ip} │ │ │ │ bcs 0x80ef4 │ │ │ │ eorhi pc, r6, #64 @ 0x40 │ │ │ │ tstcs r1, r0, lsl #14 │ │ │ │ vmin.s8 d20, d15, d16 │ │ │ │ - vrshr.s64 q8, q2, #64 │ │ │ │ + vmlal.s , d16, d0[5] │ │ │ │ strcs r0, [r1, -lr, lsr #4] │ │ │ │ - blx 0xff38dc4c │ │ │ │ + blx 0x138dc4e │ │ │ │ svclt 0x00a82800 │ │ │ │ ldrb r1, [r6, -sp, lsr #16] │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r1, r4, r8, ror #29 │ │ │ │ + ldrshteq r1, [r4], -r8 │ │ │ │ vpadd.f32 d2, d0, d23 │ │ │ │ ldrtmi r8, [r1], -r2, lsr #4 │ │ │ │ strcc r2, [r1, #-32] @ 0xffffffe0 │ │ │ │ - cdp2 2, 4, cr15, cr2, cr7, {2} │ │ │ │ + cdp2 2, 12, cr15, cr2, cr7, {2} │ │ │ │ mvnsle r2, r8, lsr #26 │ │ │ │ ldmdavs ip, {r2, r8, r9, fp, ip, pc}^ │ │ │ │ cmple r3, r0, lsl #24 │ │ │ │ blcs 0x77f04 │ │ │ │ svcge 0x0073f43f │ │ │ │ blcs 0x77ef8 │ │ │ │ svcge 0x006ff43f │ │ │ │ ldrtmi r9, [r3], -r4, lsl #16 │ │ │ │ tstcs r1, r7, lsl #4 │ │ │ │ ldreq pc, [r0, -r0, lsl #2] │ │ │ │ stmdbvs r5, {sl, sp} │ │ │ │ - andne pc, r8, pc, asr #4 │ │ │ │ + andscs pc, r8, pc, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - cdp2 2, 9, cr15, cr4, cr6, {2} │ │ │ │ + @ instruction: 0xff14f246 │ │ │ │ @ instruction: 0xb014f8dd │ │ │ │ stclne 1, cr11, [fp], #-692 @ 0xfffffd4c │ │ │ │ rscshi pc, r0, r0 │ │ │ │ - subpl pc, r8, #81788928 @ 0x4e00000 │ │ │ │ + subsvs pc, r8, #81788928 @ 0x4e00000 │ │ │ │ eorseq pc, r0, #192, 4 │ │ │ │ tstcs r1, fp, lsr #12 │ │ │ │ vmin.s32 d20, d8, d16 │ │ │ │ - strcc pc, [r1], #-2705 @ 0xfffff56f │ │ │ │ + strcc pc, [r1], #-2833 @ 0xfffff4ef │ │ │ │ @ instruction: 0xf43f45a3 │ │ │ │ ldrtmi sl, [r1], -lr, asr #30 │ │ │ │ stccs 0, cr2, [r1], {44} @ 0x2c │ │ │ │ vqadd.s8 d29, d7, d2 │ │ │ │ - @ instruction: 0x4633fcdb │ │ │ │ + @ instruction: 0x4633fd5b │ │ │ │ tstcs r1, r4, lsl #4 │ │ │ │ vshl.s8 d19, d1, d14 │ │ │ │ - vaddl.s8 , d0, d0 │ │ │ │ + vmov.i32 d18, #0 @ 0x00000000 │ │ │ │ vhadd.s8 d16, d6, d30 │ │ │ │ - strmi pc, [r3, #3697]! @ 0xe71 │ │ │ │ + strmi pc, [r3, #3825]! @ 0xef1 │ │ │ │ svcge 0x003bf43f │ │ │ │ eorcs r4, ip, r1, lsr r6 │ │ │ │ mvnle r2, r1, lsl #24 │ │ │ │ vtst.8 q11, , │ │ │ │ - ldrb pc, [r3, r7, asr #25] @ │ │ │ │ + ldrb pc, [r3, r7, asr #26] @ │ │ │ │ @ instruction: 0xf04007a7 │ │ │ │ stmdbeq r4!, {r4, r7, r8, pc} │ │ │ │ @ instruction: 0x4633d0b6 │ │ │ │ tstcs r1, r7, lsl #4 │ │ │ │ - andne pc, r0, pc, asr #4 │ │ │ │ + andscs pc, r0, pc, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - ldrpl pc, [r8, sl, asr #4]! │ │ │ │ + strbvs pc, [r8, sl, asr #4] @ │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ vrshl.s8 d18, d0, d6 │ │ │ │ - and pc, r1, r3, asr lr @ │ │ │ │ + ldrd pc, [r1], -r3 │ │ │ │ stmdaeq r4!, {r0, r8, sl, ip, sp}^ │ │ │ │ svclt 0x005c07e1 │ │ │ │ stmdaeq r4!, {r0, r8, sl, ip, sp}^ │ │ │ │ strbeq sp, [r2, r1, lsl #8]! │ │ │ │ @ instruction: 0x462bd5f6 │ │ │ │ tstcs r1, sl, lsr r6 │ │ │ │ vmin.s32 d20, d8, d16 │ │ │ │ - stmdaeq r4!, {r0, r1, r2, r3, r6, r9, fp, ip, sp, lr, pc}^ │ │ │ │ + stmdaeq r4!, {r0, r1, r2, r3, r6, r7, r9, fp, ip, sp, lr, pc}^ │ │ │ │ strcc sp, [r1, #-150] @ 0xffffff6a │ │ │ │ @ instruction: 0xf1abe7f3 │ │ │ │ blcs 0x920c0 │ │ │ │ sbchi pc, r6, r0, lsl #4 │ │ │ │ bls 0x158a48 │ │ │ │ @ instruction: 0xf8523401 │ │ │ │ blcs 0x41d450 │ │ │ │ addhi pc, r8, r0, lsl #4 │ │ │ │ - rscsmi pc, r0, #68157440 @ 0x4100000 │ │ │ │ + andvs pc, r0, #68157440 @ 0x4100000 │ │ │ │ eorseq pc, r4, #192, 4 │ │ │ │ addeq lr, r3, #2048 @ 0x800 │ │ │ │ ldrsbtcs pc, [r8], #130 @ 0x82 @ │ │ │ │ rsbsle r2, sp, r0, lsl #20 │ │ │ │ tstcs r1, r3, lsl r6 │ │ │ │ vmin.s8 d20, d15, d16 │ │ │ │ - vsubl.s8 q8, d16, d20 │ │ │ │ + vrshr.s64 d17, d20, #64 │ │ │ │ vhsub.s32 d16, d8, d30 │ │ │ │ - stmdacs r0, {r0, r1, r3, r5, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r3, r5, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ stmdane sp!, {r3, r5, r7, r8, r9, sl, fp, ip, sp, pc} │ │ │ │ svceq 0x0005f1bb │ │ │ │ @ instruction: 0x81baf200 │ │ │ │ @ instruction: 0xf1ab2701 │ │ │ │ @ instruction: 0xf1bb0b03 │ │ │ │ @ instruction: 0xf63f0f01 │ │ │ │ vceq.f32 d26, d31, d28 │ │ │ │ - vsubw.s8 q8, q8, d8 │ │ │ │ + vrsra.s64 d17, d8, #64 │ │ │ │ tstlt r4, r0, lsr r3 │ │ │ │ stmdbls r4, {r0, r1, r4, r6, r9, sl, lr} │ │ │ │ ldrtmi r1, [r0], -r2, lsr #27 │ │ │ │ strcc r3, [r1], #-1793 @ 0xfffff8ff │ │ │ │ eorcs pc, r2, r1, asr r8 @ │ │ │ │ ldmdahi r2, {r0, r8, sp}^ │ │ │ │ vhsub.s8 d25, d15, d0 │ │ │ │ - vmlal.s q8, d16, d0[4] │ │ │ │ + vrshr.s64 , q8, #64 │ │ │ │ vhsub.s32 d16, d8, d30 │ │ │ │ - stmdacs r0, {r0, r1, r2, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r2, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ stmdane sp!, {r3, r5, r7, r8, r9, sl, fp, ip, sp, pc} │ │ │ │ stccs 6, cr14, [r7, #-580]! @ 0xfffffdbc │ │ │ │ svcge 0x003ff77f │ │ │ │ @ instruction: 0xf04007a3 │ │ │ │ stmdbeq r4!, {r1, r2, r3, r4, r8, pc} │ │ │ │ mrcge 4, 5, APSR_nzcv, cr11, cr15, {1} │ │ │ │ @ instruction: 0xf1bbe78b │ │ │ │ @ instruction: 0xf0400f05 │ │ │ │ bls 0x171a3c │ │ │ │ @ instruction: 0xf8521da3 │ │ │ │ @ instruction: 0xf0033023 │ │ │ │ stmdbcs r0!, {r4, r5, r8} │ │ │ │ msrhi CPSR_fs, r0 │ │ │ │ msrhi R11_usr, r0 │ │ │ │ - andne pc, r0, #-536870908 @ 0xe0000004 │ │ │ │ + andscs pc, r0, #-536870908 @ 0xe0000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - rsbeq pc, r4, pc, asr #4 │ │ │ │ + rsbsne pc, r4, pc, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ svclt 0x00182900 │ │ │ │ @ instruction: 0xf0034602 │ │ │ │ ldrtmi r0, [r0], -pc, lsl #6 │ │ │ │ blcs 0x3e0094 │ │ │ │ @ instruction: 0xf641bf9d │ │ │ │ - vsra.s64 q10, q8, #64 │ │ │ │ + vaddw.s8 q11, q0, d0 │ │ │ │ bl 0x9196c │ │ │ │ vrhadd.s8 d16, d30, d3 │ │ │ │ - svclt 0x008c1300 │ │ │ │ + svclt 0x008c2310 │ │ │ │ msreq CPSR_fsx, #192, 4 │ │ │ │ eorcc pc, ip, #13697024 @ 0xd10000 │ │ │ │ stmib sp, {r0, r8, sp}^ │ │ │ │ vcgt.s8 d18, d15, d0 │ │ │ │ - vsubw.s8 q8, q8, d8 │ │ │ │ + vrsra.s64 d17, d8, #64 │ │ │ │ vcge.s8 d16, d15, d16 │ │ │ │ - vmlal.s q8, d16, d0[6] │ │ │ │ + vrshr.s64 , q12, #64 │ │ │ │ stccs 2, cr0, [r0], {46} @ 0x2e │ │ │ │ uadd16mi fp, r3, r8 │ │ │ │ - @ instruction: 0xf9bcf268 │ │ │ │ + blx 0xf8de6c │ │ │ │ stmdacs r0, {r0, sl, ip, sp} │ │ │ │ stmdane sp!, {r3, r5, r7, r8, r9, sl, fp, ip, sp, pc} │ │ │ │ strb r2, [r4], -r1, lsl #14 │ │ │ │ ldrtmi r2, [r0], -r1, lsl #2 │ │ │ │ - sbceq pc, r0, #-268435452 @ 0xf0000004 │ │ │ │ + sbcsne pc, r0, #-268435452 @ 0xf0000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - @ instruction: 0xf9aef268 │ │ │ │ + blx 0xc0de88 │ │ │ │ svclt 0x00a82800 │ │ │ │ str r1, [r1, sp, lsr #16] │ │ │ │ andcs r4, r3, #53477376 @ 0x3300000 │ │ │ │ vrhadd.s8 d18, d15, d1 │ │ │ │ - vaddl.s8 q9, d0, d20 │ │ │ │ + vmvn.i32 d19, #4 @ 0x00000004 │ │ │ │ vqadd.s8 d16, d6, d19 │ │ │ │ - @ instruction: 0xe70efd95 │ │ │ │ + smuad lr, r5, lr │ │ │ │ ldrtmi r2, [r0], -r1, lsl #2 │ │ │ │ vshl.s8 d18, d1, d15 │ │ │ │ - vmlal.s q8, d16, d0[0] │ │ │ │ + vrshr.s64 , q0, #64 │ │ │ │ strtmi r0, [r7], -lr, lsr #4 │ │ │ │ - @ instruction: 0xf996f268 │ │ │ │ + blx 0x60deb8 │ │ │ │ svclt 0x00a82800 │ │ │ │ strt r1, [r0], -sp, lsr #16 │ │ │ │ andseq pc, pc, #-1073741782 @ 0xc000002a │ │ │ │ movwne pc, #4672 @ 0x1240 @ │ │ │ │ movweq pc, #17088 @ 0x42c0 @ │ │ │ │ ldrsbmi fp, [r3], #34 @ 0x22 │ │ │ │ smuadeq r1, r3, r0 │ │ │ │ mrcge 4, 0, APSR_nzcv, cr5, cr15, {1} │ │ │ │ @ instruction: 0xf00be73e │ │ │ │ blcs 0x1f52534 │ │ │ │ svcge 0x003af43f │ │ │ │ str r2, [ip], -r0, lsl #14 │ │ │ │ ldr r9, [r4, #3077]! @ 0xc05 │ │ │ │ ldrtmi r2, [r0], -r1, lsl #2 │ │ │ │ - rsbseq pc, r0, #-268435452 @ 0xf0000004 │ │ │ │ + addne pc, r0, #-268435452 @ 0xf0000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - @ instruction: 0xf974f268 │ │ │ │ + @ instruction: 0xf9f4f268 │ │ │ │ vqdmulh.s d25, d15, d4 │ │ │ │ - vbic.i16 q8, #8 @ 0x0008 │ │ │ │ + vqdmlal.s , d16, d8 │ │ │ │ b 0x853a20 │ │ │ │ ldrmi r7, [pc], -r0, ror #11 │ │ │ │ ldreq pc, [r8], #-259 @ 0xfffffefd │ │ │ │ andcc lr, r6, #3522560 @ 0x35c000 │ │ │ │ andcc lr, r0, #3358720 @ 0x334000 │ │ │ │ strbmi r2, [sl], -r1, lsl #2 │ │ │ │ smladxcc r8, r0, r6, r4 │ │ │ │ - @ instruction: 0xf960f268 │ │ │ │ + @ instruction: 0xf9e0f268 │ │ │ │ svclt 0x00a82800 │ │ │ │ adcsmi r1, ip, #2949120 @ 0x2d0000 │ │ │ │ movwcs sp, #496 @ 0x1f0 │ │ │ │ ldr r9, [r0], -r5, lsl #6 │ │ │ │ tstcs r1, r4, lsl #20 │ │ │ │ ldrtmi r9, [r0], -r9, lsl #22 │ │ │ │ mulls r3, r2, r8 │ │ │ │ mullt r2, r2, r8 │ │ │ │ bl 0x2abc14 │ │ │ │ @ instruction: 0xf8cd040b │ │ │ │ bl 0xf5600 │ │ │ │ vshl.s8 d16, d4, d31 │ │ │ │ - vsubl.s8 q8, d16, d4 │ │ │ │ + vrshr.s64 d17, d4, #64 │ │ │ │ ldmib r4, {r1, r2, r3, r5, r9}^ │ │ │ │ vabd.s32 d20, d8, d6 │ │ │ │ - b 0x88fac8 │ │ │ │ + b 0x88fcc8 │ │ │ │ ldmdavs fp!, {r5, r6, r7, r8, sl, ip, sp, lr} │ │ │ │ @ instruction: 0xf00042a3 │ │ │ │ @ instruction: 0x462380b1 │ │ │ │ ldrtmi r2, [r0], -r1, lsl #2 │ │ │ │ - addeq pc, ip, #-268435452 @ 0xf0000004 │ │ │ │ + addsne pc, ip, #-268435452 @ 0xf0000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - @ instruction: 0xf932f268 │ │ │ │ + @ instruction: 0xf9b2f268 │ │ │ │ svclt 0x00a82800 │ │ │ │ ldcvc 8, cr1, [fp], #-180 @ 0xffffff4c │ │ │ │ ldrtmi r2, [r0], -r1, lsl #2 │ │ │ │ andls pc, r0, sp, asr #17 │ │ │ │ - addseq pc, r8, #-268435452 @ 0xf0000004 │ │ │ │ + adcne pc, r8, #-268435452 @ 0xf0000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - @ instruction: 0xf924f268 │ │ │ │ + @ instruction: 0xf9a4f268 │ │ │ │ svclt 0x00a82800 │ │ │ │ @ instruction: 0xf1b9182d │ │ │ │ andsle r0, sp, r0, lsl #30 │ │ │ │ strcs r9, [r0], #-2820 @ 0xfffff4fc │ │ │ │ andslt pc, r8, sp, asr #17 │ │ │ │ - bleq 0xfe98df50 │ │ │ │ + blne 0xfed8df50 │ │ │ │ bleq 0xc0e118 │ │ │ │ ldreq pc, [r4, -r3, lsl #2] │ │ │ │ svccs 0x0004f857 │ │ │ │ strbmi sl, [r0], -sp, lsl #18 │ │ │ │ @ instruction: 0xf7f83401 │ │ │ │ @ instruction: 0x465af8d9 │ │ │ │ tstcs r1, r3, lsl #12 │ │ │ │ vmin.s32 d20, d8, d16 │ │ │ │ - stmdacs r0, {r0, r1, r2, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r2, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ stmdane sp!, {r3, r5, r7, r8, r9, sl, fp, ip, sp, pc} │ │ │ │ mvnle r4, ip, asr #10 │ │ │ │ @ instruction: 0xb018f8dd │ │ │ │ svceq 0x0000f1bb │ │ │ │ ldcge 4, cr15, [r5, #252]! @ 0xfc │ │ │ │ strcs r9, [r0], #-2820 @ 0xfffff4fc │ │ │ │ ldreq pc, [r4, -r3, lsl #2] │ │ │ │ streq lr, [r9, r7, lsl #22] │ │ │ │ - stmibeq r4!, {r0, r1, r2, r3, r6, r9, ip, sp, lr, pc} │ │ │ │ + ldmibne r4!, {r0, r1, r2, r3, r6, r9, ip, sp, lr, pc} │ │ │ │ stmdbeq lr!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ svccs 0x0004f857 │ │ │ │ strbmi sl, [r0], -sp, lsl #18 │ │ │ │ @ instruction: 0xf7f83401 │ │ │ │ @ instruction: 0x464af8b7 │ │ │ │ tstcs r1, r3, lsl #12 │ │ │ │ vmin.s32 d20, d8, d16 │ │ │ │ - stmdacs r0, {r0, r2, r5, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r2, r5, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ stmdane sp!, {r3, r5, r7, r8, r9, sl, fp, ip, sp, pc} │ │ │ │ mvnle r4, ip, asr r5 │ │ │ │ @ instruction: 0x4633e597 │ │ │ │ tstcs r1, r7, lsl #4 │ │ │ │ - rscseq pc, r8, pc, asr #4 │ │ │ │ + andcs pc, r8, pc, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - stc2l 2, cr15, [sl], {70} @ 0x46 │ │ │ │ + stc2l 2, cr15, [sl, #-280] @ 0xfffffee8 │ │ │ │ ldrtle r0, [pc], #-2021 @ 0x5169c │ │ │ │ @ instruction: 0xf57f07a0 │ │ │ │ movwcs sl, #7778 @ 0x1e62 │ │ │ │ @ instruction: 0x46194630 │ │ │ │ - adcspl pc, r8, #-1610612732 @ 0xa0000004 │ │ │ │ + sbcvs pc, r8, #-1610612732 @ 0xa0000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ - @ instruction: 0xf8c8f268 │ │ │ │ + @ instruction: 0xf948f268 │ │ │ │ ldmdbcs r0!, {r0, r1, r2, r4, r6, r9, sl, sp, lr, pc} │ │ │ │ vrhadd.s8 , , │ │ │ │ - vmlal.s q8, d0, d0[7] │ │ │ │ + vmvn.i32 , #3072 @ 0x00000c00 │ │ │ │ strbt r0, [r0], lr, lsr #4 │ │ │ │ - rsbeq pc, r8, #-268435452 @ 0xf0000004 │ │ │ │ + rsbsne pc, r8, #-268435452 @ 0xf0000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ ldrdcs lr, [r1, -fp] │ │ │ │ vmin.s8 d20, d15, d16 │ │ │ │ - vsubl.s8 q8, d16, d4 │ │ │ │ + vrshr.s64 d17, d4, #64 │ │ │ │ vhsub.s32 d16, d8, d30 │ │ │ │ - b 0x88f9ac │ │ │ │ + b 0x88fbac │ │ │ │ ldrt r7, [r7], #1504 @ 0x5e0 │ │ │ │ strne lr, [r1, -sp, asr #19] │ │ │ │ andls r4, r0, r3, lsl r6 │ │ │ │ ldrtmi r2, [r0], -r1, lsl #2 │ │ │ │ - sbceq pc, r8, #-268435452 @ 0xf0000004 │ │ │ │ + sbcsne pc, r8, #-268435452 @ 0xf0000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ vabd.s32 d18, d8, d1 │ │ │ │ - stmdacs r0, {r0, r1, r5, r7, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r5, r8, fp, ip, sp, lr, pc} │ │ │ │ stmdane sp!, {r3, r5, r7, r8, r9, sl, fp, ip, sp, pc} │ │ │ │ blls 0x18abbc │ │ │ │ stccs 8, cr6, [r0], {92} @ 0x5c │ │ │ │ stclge 4, cr15, [r8, #252]! @ 0xfc │ │ │ │ @ instruction: 0xd1b807a2 │ │ │ │ @ instruction: 0xf43f0924 │ │ │ │ strt sl, [r6], -r3, ror #27 │ │ │ │ mrscs r2, SP_irq │ │ │ │ vmin.s8 d20, d10, d16 │ │ │ │ - vrshr.s64 d21, d24, #64 │ │ │ │ + vmlal.s q11, d16, d0[2] │ │ │ │ vqsub.s32 d16, d8, d19 │ │ │ │ - ldr pc, [r5, fp, lsl #17]! │ │ │ │ + ldr pc, [r5, fp, lsl #18]! │ │ │ │ tstcs r1, fp, ror r8 │ │ │ │ vmin.s8 d20, d2, d16 │ │ │ │ - vmlal.s , d0, d0[1] │ │ │ │ + vmov.i32 q10, #1024 @ 0x00000400 │ │ │ │ vqsub.s32 d16, d8, d19 │ │ │ │ - stmdacs r0, {r0, r7, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r8, fp, ip, sp, lr, pc} │ │ │ │ stmdane sp!, {r3, r5, r7, r8, r9, sl, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf63fe74d │ │ │ │ @ instruction: 0x2700aefb │ │ │ │ svceq 0x0001f1bb │ │ │ │ mrcge 4, 2, APSR_nzcv, cr9, cr15, {1} │ │ │ │ andcs lr, r0, r1, asr r6 │ │ │ │ - msrvc (UNDEF: 96), lr │ │ │ │ + cmnpeq r0, pc, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ andls r4, r0, r7, lsl #22 │ │ │ │ eorsmi pc, sl, #64, 12 @ 0x4000000 │ │ │ │ - @ instruction: 0xf91af1fc │ │ │ │ + @ instruction: 0xf99af1fc │ │ │ │ svceq 0x0043f1bb │ │ │ │ strcs fp, [r1, -r8, lsl #30] │ │ │ │ mcrge 4, 5, pc, cr12, cr15, {3} @ │ │ │ │ @ instruction: 0xe64a4653 │ │ │ │ - blx 0xa0e124 │ │ │ │ - eorseq r1, r4, ip, lsl #30 │ │ │ │ + blx 0xfea0e124 │ │ │ │ + eorseq r2, r4, ip, lsl r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeba8990 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460b0ff0 │ │ │ │ addlt r7, r2, r9, lsl #16 │ │ │ │ stmdbcs r4, {r1, r9, sl, lr} │ │ │ │ stmdbcs r3, {r0, r2, r3, r4, r5, ip, lr, pc}^ │ │ │ │ @@ -67034,20 +67034,20 @@ │ │ │ │ stmdavc fp, {r0, r3, r4, fp, sp, lr} │ │ │ │ @ instruction: 0xf8c5e7a2 │ │ │ │ ldrb r8, [r6, r4, lsr #32] │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ andcs r4, r0, r0, ror r7 │ │ │ │ - msrvc (UNDEF: 96), lr │ │ │ │ + cmnpeq r0, pc, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ andls r4, r0, r2, lsl #22 │ │ │ │ subsvs pc, r4, #64, 12 @ 0x4000000 │ │ │ │ - @ instruction: 0xfff8f1fb │ │ │ │ - eorseq r1, r4, r8, asr pc │ │ │ │ + @ instruction: 0xf878f1fc │ │ │ │ + eorseq r2, r4, r8, rrx │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ vnmls.f32 s8, s27, s15 │ │ │ │ stmibvs r1, {r4, r5, r6, r8, r9, sl, fp, ip, sp}^ │ │ │ │ @ instruction: 0xf8d0b08d │ │ │ │ @@ -67098,15 +67098,15 @@ │ │ │ │ stccs 8, cr6, [r0, #-116] @ 0xffffff8c │ │ │ │ addhi pc, pc, r0 │ │ │ │ blx 0x11a732 │ │ │ │ movwls fp, #33546 @ 0x830a │ │ │ │ orrpl pc, r0, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ vcgt.s8 d25, d2, d6 │ │ │ │ - vsubw.s8 q10, q8, d8 │ │ │ │ + vrsra.s64 d21, d8, #64 │ │ │ │ movwls r0, #29492 @ 0x7334 │ │ │ │ stmdavc pc!, {r0, r1, r3, r5, r6, r7, fp, sp, lr} @ │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r6, fp, sp, lr} │ │ │ │ svccs 0x00499303 │ │ │ │ ldm pc, {r1, r4, r6, fp, ip, lr, pc}^ @ │ │ │ │ tstpeq pc, r7, lsl r0 @ p-variant is OBSOLETE @ │ │ │ │ rscseq r0, lr, r1, asr r0 │ │ │ │ @@ -67254,15 +67254,15 @@ │ │ │ │ ldrsh sp, [r5, #6] │ │ │ │ andcs r6, r1, #2801664 @ 0x2ac000 │ │ │ │ andcs r6, r0, #-2147483594 @ 0x80000036 │ │ │ │ andsvs r6, sl, fp, lsl sl │ │ │ │ bcs 0xcba2c │ │ │ │ adcshi pc, r9, #0 │ │ │ │ vcgt.s8 d18, d2, d12 │ │ │ │ - vaddw.s8 q10, q8, d8 │ │ │ │ + vsra.s64 d21, d8, #64 │ │ │ │ blx 0x1121ea │ │ │ │ ldmdbvc lr, {r0, r1, r2, r8, r9, ip} │ │ │ │ blx 0x11a952 │ │ │ │ @ instruction: 0xf8931307 │ │ │ │ cdpcs 0, 0, cr9, cr0, cr5, {0} │ │ │ │ @ instruction: 0x81b3f000 │ │ │ │ @ instruction: 0xf1052300 │ │ │ │ @@ -67436,19 +67436,19 @@ │ │ │ │ stceq 0, cr15, [r8], #-316 @ 0xfffffec4 │ │ │ │ blx 0x377bea │ │ │ │ @ instruction: 0xf892b203 │ │ │ │ @ instruction: 0xf000021c │ │ │ │ stmdacs r1, {r0, r1, r2} │ │ │ │ usada8eq r0, r3, r0, sp │ │ │ │ andcs sp, r0, r1, lsr #32 │ │ │ │ - msrvc (UNDEF: 96), lr │ │ │ │ + cmnpeq r0, pc, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xf44f4bbe │ │ │ │ andls r6, r0, r2, ror r2 │ │ │ │ - ldc2l 1, cr15, [r4], {251} @ 0xfb │ │ │ │ + ldc2l 1, cr15, [r4, #-1004] @ 0xfffffc14 │ │ │ │ movwcs r9, #51719 @ 0xca07 │ │ │ │ movwcs pc, #31491 @ 0x7b03 @ │ │ │ │ mulls r5, r3, r8 │ │ │ │ @ instruction: 0xf8d1e690 │ │ │ │ @ instruction: 0xf0400234 │ │ │ │ stmdacs r1, {r1, r8, r9, sl} │ │ │ │ eorsvc pc, r4, #12648448 @ 0xc10000 │ │ │ │ @@ -67549,15 +67549,15 @@ │ │ │ │ bl 0x1f04fc │ │ │ │ ldmvs r2, {r1, r7, r9} │ │ │ │ ldmibvs sl, {r1, r5, sp, lr}^ │ │ │ │ andeq pc, r1, #34 @ 0x22 │ │ │ │ stmdbcc r1, {r1, r3, r4, r6, r7, r8, sp, lr} │ │ │ │ @ instruction: 0xf105d2e0 │ │ │ │ @ instruction: 0xf6400214 │ │ │ │ - @ instruction: 0xf2c036f8 │ │ │ │ + vsubhn.i16 d21, q0, q4 │ │ │ │ bl 0xd3a84 │ │ │ │ movwcs r0, #648 @ 0x288 │ │ │ │ stceq 0, cr15, [r1], {79} @ 0x4f │ │ │ │ addeq lr, r3, r9, lsl #22 │ │ │ │ stcvc 2, cr3, [r1, #-16] │ │ │ │ stmdbcc r3, {r0, r4, r8, ip, sp, pc} │ │ │ │ stmdale sp, {r0, r8, fp, sp} │ │ │ │ @@ -67566,55 +67566,55 @@ │ │ │ │ @ instruction: 0xf8d10181 │ │ │ │ ldmdavs r1, {r3, r5, r6, r7, r8, r9} │ │ │ │ @ instruction: 0xf000fa0c │ │ │ │ stmdavs r1!, {r2, r3, r9, fp, sp, lr} │ │ │ │ eorvs r4, r1, r1, lsl #6 │ │ │ │ adcsmi r3, fp, #67108864 @ 0x4000000 │ │ │ │ ldrb sp, [r6], #486 @ 0x1e6 │ │ │ │ - orrmi pc, r8, r2, asr #4 │ │ │ │ + orrspl pc, r8, r2, asr #4 │ │ │ │ teqpeq r4, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf8912740 │ │ │ │ str r6, [sp, #772] @ 0x304 │ │ │ │ - orrmi pc, r8, r2, asr #4 │ │ │ │ + orrspl pc, r8, r2, asr #4 │ │ │ │ teqpeq r4, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf891273c │ │ │ │ str r6, [r5, #724] @ 0x2d4 │ │ │ │ ldrbmi r9, [r8], -r4, lsl #18 │ │ │ │ mcr2 7, 7, pc, cr6, cr6, {7} @ │ │ │ │ strtcs lr, [r2], #-1518 @ 0xfffffa12 │ │ │ │ stmibvs sl!, {r0, r1, r3, r5, r6, r7, r8, fp, sp, lr} │ │ │ │ ldmibvs r2, {r0, r1, r3, r4, r6, r7, r8, fp, sp, lr}^ │ │ │ │ @ instruction: 0xf47f2b01 │ │ │ │ bcs 0xbd7e4 │ │ │ │ ldcge 4, cr15, [r1], #252 @ 0xfc │ │ │ │ - orrmi pc, r8, r2, asr #4 │ │ │ │ + orrspl pc, r8, r2, asr #4 │ │ │ │ teqpeq r4, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ strcs r6, [r0, -fp, lsr #20]! │ │ │ │ bvs 0x1b2a9ec │ │ │ │ @ instruction: 0x6184f891 │ │ │ │ eorvs r7, fp, #47 @ 0x2f │ │ │ │ strtcs lr, [r4], #-1384 @ 0xfffffa98 │ │ │ │ vabd.s8 q15, q9, q11 │ │ │ │ - vaddw.s8 q10, q8, d8 │ │ │ │ + vsra.s64 d21, d8, #64 │ │ │ │ @ instruction: 0x273b0134 │ │ │ │ sbcvs pc, r8, #9502720 @ 0x910000 │ │ │ │ vqrshl.s8 q15, q7, q1 │ │ │ │ - vaddw.s8 q10, q8, d8 │ │ │ │ + vsra.s64 d21, d8, #64 │ │ │ │ @ instruction: 0x273e0134 │ │ │ │ rscvs pc, ip, #9502720 @ 0x910000 │ │ │ │ vqrshl.s8 q15, q3, q1 │ │ │ │ - vaddw.s8 q10, q8, d8 │ │ │ │ + vsra.s64 d21, d8, #64 │ │ │ │ smlaldxcs r0, r2, r4, r1 │ │ │ │ tstpvs ip, #9502720 @ p-variant is OBSOLETE @ 0x910000 │ │ │ │ stmiavc r9!, {r1, r2, r3, r6, r8, sl, sp, lr, pc} │ │ │ │ strtmi r2, [r0], -r0, lsl #4 │ │ │ │ stc2 7, cr15, [r6], #-1016 @ 0xfffffc08 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ movwcs sl, #52543 @ 0xcd3f │ │ │ │ - orrmi pc, r8, r2, asr #4 │ │ │ │ + orrspl pc, r8, r2, asr #4 │ │ │ │ teqpeq r4, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ eorvc r4, ip, r7, lsr #12 │ │ │ │ movwne pc, #19203 @ 0x4b03 @ │ │ │ │ ldmib r5, {r1, r2, r3, r4, r8, fp, ip, sp, lr}^ │ │ │ │ stmib r5, {r0, r1, r2, r8, r9, sp}^ │ │ │ │ bvs 0x1b1aec4 │ │ │ │ ldr r6, [r5, #-555]! @ 0xfffffdd5 │ │ │ │ @@ -67629,15 +67629,15 @@ │ │ │ │ eorspl pc, r8, #208, 16 @ 0xd00000 │ │ │ │ eorcc r3, r8, r1, lsl #2 │ │ │ │ @ instruction: 0xf893458a │ │ │ │ bl 0x15eb4c │ │ │ │ ldmvs fp, {r0, r1, r7, r8, r9} │ │ │ │ mvnle r6, fp, lsr #32 │ │ │ │ @ instruction: 0xe7144675 │ │ │ │ - eorseq r1, r4, r8, ror #30 │ │ │ │ + eorseq r2, r4, r8, ror r0 │ │ │ │ svceq 0x0000f1ba │ │ │ │ svcge 0x000ff77f │ │ │ │ stcpl 6, cr15, [r0], {70} @ 0x46 │ │ │ │ ldccs 2, cr15, [r6], {192} @ 0xc0 │ │ │ │ @ instruction: 0xf04f4658 │ │ │ │ @ instruction: 0xf8d00e28 │ │ │ │ @ instruction: 0xf0433234 │ │ │ │ @@ -67647,15 +67647,15 @@ │ │ │ │ @ instruction: 0xf893b301 │ │ │ │ bl 0x35eb8c │ │ │ │ ldmvs sl, {r0, r1, r7, r8, r9} │ │ │ │ eorscc pc, r8, #208, 16 @ 0xd00000 │ │ │ │ tstcc r1, sl, lsl r0 │ │ │ │ strmi r3, [sl, #40] @ 0x28 │ │ │ │ ldrbt sp, [r0], r9, ror #3 │ │ │ │ - orrmi pc, r8, r2, asr #4 │ │ │ │ + orrspl pc, r8, r2, asr #4 │ │ │ │ teqpeq r4, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf891273f │ │ │ │ strbt r6, [fp], #760 @ 0x2f8 │ │ │ │ svceq 0x0000f1ba │ │ │ │ blge 0x1ad0048 │ │ │ │ bllt 0x205034c │ │ │ │ @ instruction: 0xf7fb4610 │ │ │ │ @@ -67671,21 +67671,21 @@ │ │ │ │ mvnvs r6, r3, lsr #4 │ │ │ │ andsvs r2, sl, r0, lsl #4 │ │ │ │ @ instruction: 0xf8cde465 │ │ │ │ ldrt r8, [fp], r8 │ │ │ │ @ instruction: 0xf7fb2108 │ │ │ │ strmi pc, [r3], -fp, lsr #19 │ │ │ │ strdcs lr, [r0], -r1 │ │ │ │ - msrvc (UNDEF: 96), lr │ │ │ │ + cmnpeq r0, pc, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ andls r4, r0, r3, lsl #22 │ │ │ │ rscsvs pc, r1, #64, 12 @ 0x4000000 │ │ │ │ - blx 0xeb94 │ │ │ │ + blx 0x200eb96 │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ - eorseq r1, r4, r4, ror pc │ │ │ │ + eorseq r2, r4, r4, lsl #1 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ stmibvs r3, {r0, r2, r3, r7, ip, sp, pc} │ │ │ │ andls r2, r9, r0, lsl #22 │ │ │ │ vcgt.u8 d25, d0, d11 │ │ │ │ @@ -67708,15 +67708,15 @@ │ │ │ │ @ instruction: 0xf5b01c43 │ │ │ │ @ instruction: 0xf8ca7f00 │ │ │ │ vmov.i32 d3, #12 @ 0x0000000c │ │ │ │ blx 0x2729f6 │ │ │ │ eorcs sl, r8, #0 │ │ │ │ @ instruction: 0xf5002100 │ │ │ │ vhadd.s16 d23, d6, d6 │ │ │ │ - @ instruction: 0xf896e99e │ │ │ │ + @ instruction: 0xf896ea1e │ │ │ │ sbcvc r3, r3, fp, lsl r2 │ │ │ │ @ instruction: 0xf8968882 │ │ │ │ addvc r3, r3, sl, lsl r2 │ │ │ │ andeq lr, r9, #8192 @ 0x2000 │ │ │ │ andscc pc, sp, #9830400 @ 0x960000 │ │ │ │ movwcs lr, #14855 @ 0x3a07 │ │ │ │ addhi r4, r3, r3, lsl r3 │ │ │ │ @@ -67731,15 +67731,15 @@ │ │ │ │ addsmi r3, r3, #40, 6 @ 0xa0000000 │ │ │ │ blls 0x2c6c58 │ │ │ │ movmi pc, #12582912 @ 0xc00000 │ │ │ │ @ instruction: 0xf8d3930a │ │ │ │ @ instruction: 0x46102218 │ │ │ │ @ instruction: 0xf0002a00 │ │ │ │ vhadd.s8 d24, d18, d7 │ │ │ │ - vsubw.s8 q10, q8, d8 │ │ │ │ + vrsra.s64 d21, d8, #64 │ │ │ │ movwls r0, #33588 @ 0x8334 │ │ │ │ andls r2, r1, #0, 6 │ │ │ │ ldrmi r9, [r2], r1, lsl #20 │ │ │ │ andls r6, r1, #9568256 @ 0x920000 │ │ │ │ mulcs r0, sl, r8 │ │ │ │ ldrdls pc, [r4], -sl │ │ │ │ rsbsle r2, sp, r2, lsl #20 │ │ │ │ @@ -67895,15 +67895,15 @@ │ │ │ │ movwcs lr, #1893 @ 0x765 │ │ │ │ stmdbcs r0, {r1, r2, r5, r7, r9, sl, sp, lr, pc} │ │ │ │ svcge 0x0034f73f │ │ │ │ blls 0x2cc484 │ │ │ │ tstpeq r1, pc, rrx @ p-variant is OBSOLETE │ │ │ │ adcmi pc, sp, r3, lsl #10 │ │ │ │ vqadd.s32 d19, d7, d24 │ │ │ │ - svclt 0x0000f8c7 │ │ │ │ + svclt 0x0000f947 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0xa098f8df │ │ │ │ svcls 0x0070ee1d │ │ │ │ andvs pc, r9, sl, asr r8 @ │ │ │ │ @@ -68034,15 +68034,15 @@ │ │ │ │ @ instruction: 0xf04f943d │ │ │ │ ldrmi r0, [r6], -r0, lsl #8 │ │ │ │ ldrbeq r4, [fp, -ip, lsl #12] │ │ │ │ msrhi CPSR_, #1073741824 @ 0x40000000 │ │ │ │ sbcvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf10b2100 │ │ │ │ vqadd.s16 d16, d21, d4 │ │ │ │ - uadd16mi lr, r8, r2 │ │ │ │ + uadd8mi lr, r8, r2 │ │ │ │ @ instruction: 0xffd6f7f2 │ │ │ │ @ instruction: 0xf7fe4658 │ │ │ │ ldrbmi pc, [r8], -fp, ror #30 @ │ │ │ │ blx 0x1f9092e │ │ │ │ @ instruction: 0xf7ff4658 │ │ │ │ @ instruction: 0xf8dbf82f │ │ │ │ blcs 0x5e9e0 │ │ │ │ @@ -68070,15 +68070,15 @@ │ │ │ │ movwcc fp, #4611 @ 0x1203 │ │ │ │ @ instruction: 0xf882429e │ │ │ │ mvnle r0, r9, lsl r2 │ │ │ │ @ instruction: 0x43a4f50b │ │ │ │ teqcc r4, #128, 4 │ │ │ │ ldrmi r2, [r8], -r0, lsl #2 │ │ │ │ vcge.s16 d25, d5, d6 │ │ │ │ - stmibvs r3!, {r1, r3, r6, r7, r9, sl, fp, sp, lr, pc}^ │ │ │ │ + stmibvs r3!, {r1, r3, r6, r8, r9, sl, fp, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf646b12b │ │ │ │ vsubl.s8 , d16, d0 │ │ │ │ bvs 0x4db438 │ │ │ │ @ instruction: 0x465a1a9b │ │ │ │ tstcc r2, #3325952 @ 0x32c000 │ │ │ │ @ instruction: 0xf8cb2100 │ │ │ │ mrc 0, 0, r1, cr13, cr12, {2} │ │ │ │ @@ -68173,30 +68173,30 @@ │ │ │ │ ldrtmi r0, [lr], -ip, lsl #20 │ │ │ │ ldmvc r9!, {r1, r3, r4, r5, r6, r7, fp, ip, sp, lr} │ │ │ │ @ instruction: 0xffbcf7fd │ │ │ │ subcs r6, r0, #8060928 @ 0x7b0000 │ │ │ │ ldmdage sp, {r8, sp} │ │ │ │ blmi 0x690bc0 │ │ │ │ vcgt.s16 d25, d5, d14 │ │ │ │ - subcs lr, r0, #252, 26 @ 0x3f00 │ │ │ │ + subcs lr, r0, #124, 28 @ 0x7c0 │ │ │ │ stmdage sp!, {r8, sp} │ │ │ │ - ldcl 2, cr15, [r6, #340]! @ 0x154 │ │ │ │ - orrmi pc, r8, r2, asr #4 │ │ │ │ + mrc 2, 3, APSR_nzcv, cr6, cr5, {2} │ │ │ │ + orrspl pc, r8, r2, asr #4 │ │ │ │ teqpeq r4, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ ldcleq 1, cr15, [r4], #-52 @ 0xffffffcc │ │ │ │ blx 0x2db88a │ │ │ │ stmdbvc ip, {r2, r8, ip} │ │ │ │ stmibvc sl, {r0, r2, r3, r6, r8, fp, ip, sp, lr} │ │ │ │ stmdbeq r4, {r0, r2, r8, r9, fp, sp, lr, pc} │ │ │ │ tstls r3, r9, lsl #18 │ │ │ │ addeq lr, r9, pc, asr #20 │ │ │ │ ldmdane r1!, {r1, r4, r7} │ │ │ │ strls r4, [pc], #-1120 @ 0x52ba4 │ │ │ │ vrshl.s32 d25, d13, d6 │ │ │ │ - @ instruction: 0xf8dbfe93 │ │ │ │ + @ instruction: 0xf8dbff13 │ │ │ │ @ instruction: 0x46383030 │ │ │ │ @ instruction: 0xf7f69315 │ │ │ │ ldrdls pc, [fp], -r9 │ │ │ │ @ instruction: 0xf0012d00 │ │ │ │ blx 0x2f30c6 │ │ │ │ @ instruction: 0xf8dd0104 │ │ │ │ @ instruction: 0x46da8054 │ │ │ │ @@ -68450,20 +68450,20 @@ │ │ │ │ vst4.8 {d13,d15,d17,d19}, [r2 :128], r6 │ │ │ │ @ instruction: 0xf5b25240 │ │ │ │ @ instruction: 0xf0005f80 │ │ │ │ @ instruction: 0xf5b286a2 │ │ │ │ @ instruction: 0xf0005f00 │ │ │ │ bcs 0x74a3c │ │ │ │ mrcge 4, 0, APSR_nzcv, cr14, cr15, {1} │ │ │ │ - @ instruction: 0xf64e2000 │ │ │ │ - vsra.s64 , q8, #64 │ │ │ │ + vhadd.s8 d18, d15, d0 │ │ │ │ + vaddw.s8 , q0, d0 │ │ │ │ blmi 0xfee13484 │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ @ instruction: 0xf1fa221d │ │ │ │ - rsbsmi pc, r0, #59136 @ 0xe700 │ │ │ │ + rsbsmi pc, r0, #6592 @ 0x19c0 │ │ │ │ stmdble fp, {r0, r1, r2, r3, r4, r5, r6, r7, fp, sp} │ │ │ │ stc2 10, cr15, [r6], #600 @ 0x258 @ │ │ │ │ stc2 10, cr15, [ip], {188} @ 0xbc @ │ │ │ │ stceq 0, cr15, [r1], {44} @ 0x2c │ │ │ │ stc2 10, cr15, [ip], {32} @ │ │ │ │ svceq 0x00fff1bc │ │ │ │ strbthi pc, [sl], -r0, lsl #4 @ │ │ │ │ @@ -68636,15 +68636,15 @@ │ │ │ │ @ instruction: 0xf0012c00 │ │ │ │ ldmib r4, {r1, r2, r3, r4, r7, pc}^ │ │ │ │ strtmi r3, [sl], -r2, lsl #2 │ │ │ │ @ instruction: 0xf7f76860 │ │ │ │ stmdacs r0, {r0, r1, r3, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf06fd1f3 │ │ │ │ eors r0, r0, r1 │ │ │ │ - eorseq r1, r4, r0, ror #31 │ │ │ │ + ldrshteq r2, [r4], -r0 │ │ │ │ blcs 0x79f00 │ │ │ │ @ instruction: 0xf503db0c │ │ │ │ tstcc r8, #-1811939328 @ 0x94000000 │ │ │ │ andsne lr, r2, #3588096 @ 0x36c000 │ │ │ │ movteq lr, #15115 @ 0x3b0b │ │ │ │ @ instruction: 0xf5b21a52 │ │ │ │ addshi r3, sl, r0, lsl #31 │ │ │ │ @@ -68766,15 +68766,15 @@ │ │ │ │ movweq lr, #7082 @ 0x1baa │ │ │ │ streq lr, [r4, r2, lsl #22] │ │ │ │ orreq lr, r6, #166912 @ 0x28c00 │ │ │ │ vaddl.s8 q9, d14, d0 │ │ │ │ @ instruction: 0xf646508d │ │ │ │ vmull.s8 , d16, d0 │ │ │ │ @ instruction: 0xf6402c96 │ │ │ │ - @ instruction: 0xf2c03ef8 │ │ │ │ + vmull.p8 , d0, d8 │ │ │ │ andls r0, lr, #52, 28 @ 0x340 │ │ │ │ stmib sp, {r0, r1, r3, r8, r9, ip, pc}^ │ │ │ │ ldrls r6, [r1], #-2319 @ 0xfffff6f1 │ │ │ │ eorgt pc, r8, sp, asr #17 │ │ │ │ and lr, ip, sp, asr #19 │ │ │ │ streq lr, [r5], sl, lsl #22 │ │ │ │ @ instruction: 0xf857463a │ │ │ │ @@ -69117,30 +69117,30 @@ │ │ │ │ strbmi r9, [r2], -r0, lsl #4 │ │ │ │ @ instruction: 0xf9c8f7fb │ │ │ │ ldrbmi lr, [r8], -r3, lsl #14 │ │ │ │ @ instruction: 0xffccf7fd │ │ │ │ ldreq r6, [r9, -fp, lsr #16] │ │ │ │ svcge 0x00abf57e │ │ │ │ @ instruction: 0x46394630 │ │ │ │ - blx 0x78fe8a │ │ │ │ + blx 0xfe78fe8a │ │ │ │ @ instruction: 0xf43e2800 │ │ │ │ @ instruction: 0xf116afa4 │ │ │ │ - strmi pc, [r5], -r1, asr #20 │ │ │ │ + strmi pc, [r5], -r1, asr #21 │ │ │ │ @ instruction: 0xf43e2800 │ │ │ │ @ instruction: 0x4603af9e │ │ │ │ tstcs r1, sp, lsr #4 │ │ │ │ - eorsne pc, r8, pc, asr #4 │ │ │ │ + subcs pc, r8, pc, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0xffb90364 │ │ │ │ + blx 0x1b90366 │ │ │ │ strtmi r2, [r9], -r1, lsl #4 │ │ │ │ @ instruction: 0xf7fd4658 │ │ │ │ strtmi pc, [r9], -r9, lsr #21 │ │ │ │ vhadd.s8 d18, d5, d10 │ │ │ │ - strtmi pc, [r8], -r3, asr #18 │ │ │ │ - blx 0xb0fec4 │ │ │ │ + strtmi pc, [r8], -r3, asr #19 │ │ │ │ + blx 0xfeb0fec4 │ │ │ │ svclt 0x0087f7fe │ │ │ │ @ instruction: 0xf43f2e00 │ │ │ │ blls 0x2be9e0 │ │ │ │ @ instruction: 0xf1032002 │ │ │ │ movwcs r0, #1300 @ 0x514 │ │ │ │ @ instruction: 0xf852462a │ │ │ │ movwcc r1, #7940 @ 0x1f04 │ │ │ │ @@ -69325,15 +69325,15 @@ │ │ │ │ @ instruction: 0xf7fa4658 │ │ │ │ stmdbvs r3!, {r0, r2, r3, r4, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrtmi r6, [r2], -r0, ror #18 │ │ │ │ ldmdavc fp, {r0, r5, r6, r7, fp, ip, sp, lr} │ │ │ │ ldrbmi r9, [r8], -r0 │ │ │ │ blx 0xfe991d48 │ │ │ │ bllt 0xffc11d68 │ │ │ │ - rscscc pc, r8, #64, 12 @ 0x4000000 │ │ │ │ + andpl pc, r8, #64, 12 @ 0x4000000 │ │ │ │ eorseq pc, r4, #192, 4 │ │ │ │ addeq lr, r3, #2048 @ 0x800 │ │ │ │ ldrsbcc pc, [r4], #130 @ 0x82 @ │ │ │ │ andls r9, r0, #126976 @ 0x1f000 │ │ │ │ ldmvs ip, {r3, r4, r6, r9, sl, lr} │ │ │ │ tstcs sp, #3620864 @ 0x374000 │ │ │ │ blls 0x525c0c │ │ │ │ @@ -69359,15 +69359,15 @@ │ │ │ │ vpmax.s8 d15, d4, d7 │ │ │ │ svceq 0x0008ea13 │ │ │ │ b 0x2881a0 │ │ │ │ movwcs r0, #514 @ 0x202 │ │ │ │ ldrbmi r9, [r8], -r0, lsl #4 │ │ │ │ @ instruction: 0xf7fa4652 │ │ │ │ strb pc, [r9, pc, lsl #30]! @ │ │ │ │ - rscscc pc, r8, #64, 12 @ 0x4000000 │ │ │ │ + andpl pc, r8, #64, 12 @ 0x4000000 │ │ │ │ eorseq pc, r4, #192, 4 │ │ │ │ addeq lr, r3, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf8d24658 │ │ │ │ bls 0x860158 │ │ │ │ bls 0x838610 │ │ │ │ ldmvs ip, {r9, ip, pc} │ │ │ │ tstcs sp, #3620864 @ 0x374000 │ │ │ │ @@ -69388,20 +69388,20 @@ │ │ │ │ @ instruction: 0xf77f4291 │ │ │ │ eorcs sl, r8, r8, lsl #26 │ │ │ │ movwlt pc, #11008 @ 0x2b00 @ │ │ │ │ andscc pc, ip, #9633792 @ 0x930000 │ │ │ │ movweq pc, #28675 @ 0x7003 @ │ │ │ │ andle r2, ip, r1, lsl #22 │ │ │ │ mulle sl, ip, r7 │ │ │ │ - @ instruction: 0xf64e2000 │ │ │ │ - vmla.f d23, d0, d0[4] │ │ │ │ + vhadd.s8 d18, d15, d0 │ │ │ │ + vbic.i32 q8, #0 @ 0x00000000 │ │ │ │ blmi 0xff0d432c │ │ │ │ vhadd.s8 d25, d1, d0 │ │ │ │ @ instruction: 0xf1f9328e │ │ │ │ - andcc pc, r1, #9408 @ 0x24c0 │ │ │ │ + andcc pc, r1, #304 @ 0x130 │ │ │ │ @ instruction: 0xd1e74291 │ │ │ │ stmdavc fp!, {r0, r2, r3, r5, r6, r7, sl, sp, lr, pc} │ │ │ │ @ instruction: 0xf43e4598 │ │ │ │ bl 0x2ffb50 │ │ │ │ vcgt.s8 d16, d21, d3 │ │ │ │ tstcs r0, r4, lsr r2 │ │ │ │ ldrt r5, [r1], #153 @ 0x99 │ │ │ │ @@ -69456,30 +69456,30 @@ │ │ │ │ @ instruction: 0xf57f712b │ │ │ │ movwcs sl, #2404 @ 0x964 │ │ │ │ strtmi r9, [r9], -sl, lsl #20 │ │ │ │ movwls r4, #1624 @ 0x658 │ │ │ │ mrc2 7, 2, pc, cr0, cr10, {7} │ │ │ │ ldmdblt fp, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0x46394610 │ │ │ │ - @ instruction: 0xf876f116 │ │ │ │ + @ instruction: 0xf8f6f116 │ │ │ │ @ instruction: 0xf43e2800 │ │ │ │ - @ instruction: 0xf115acd9 │ │ │ │ - pkhbtmi pc, r0, fp, lsl #31 @ │ │ │ │ + @ instruction: 0xf116acd9 │ │ │ │ + pkhbtmi pc, r0, fp, lsl #16 @ │ │ │ │ @ instruction: 0xf43e2800 │ │ │ │ @ instruction: 0x4603acd3 │ │ │ │ tstcs r1, r4, lsl #4 │ │ │ │ - andsne pc, r0, pc, asr #4 │ │ │ │ + eorcs pc, r0, pc, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - @ instruction: 0xf846f244 │ │ │ │ + @ instruction: 0xf8c6f244 │ │ │ │ strbmi r2, [r1], -r0, lsl #4 │ │ │ │ @ instruction: 0xf7fd4658 │ │ │ │ strbmi pc, [r1], -r3, lsl #16 @ │ │ │ │ vhadd.s8 d18, d4, d10 │ │ │ │ - @ instruction: 0x4640fe9d │ │ │ │ - @ instruction: 0xff84f115 │ │ │ │ + @ instruction: 0x4640ff1d │ │ │ │ + @ instruction: 0xf804f116 │ │ │ │ ldclt 7, cr15, [ip], #1016 @ 0x3f8 │ │ │ │ blx 0xfe511fa6 │ │ │ │ @ instruction: 0xf7fe4603 │ │ │ │ ldmdavc r3!, {r1, r3, r5, r8, sl, fp, ip, sp, pc} │ │ │ │ blx 0xa72054 │ │ │ │ @ instruction: 0xf018f803 │ │ │ │ @ instruction: 0xf0400f01 │ │ │ │ @@ -69522,30 +69522,30 @@ │ │ │ │ andeq r4, r5, r3, asr #2 │ │ │ │ andeq r3, r5, r9, ror #26 │ │ │ │ andeq r3, r5, r9, ror #26 │ │ │ │ andeq r4, r5, r9, ror #11 │ │ │ │ andeq r4, r5, r3, asr #2 │ │ │ │ andeq r4, r5, r7, asr r2 │ │ │ │ @ instruction: 0x46394630 │ │ │ │ - @ instruction: 0xfff2f115 │ │ │ │ + @ instruction: 0xf872f116 │ │ │ │ @ instruction: 0xf43e2800 │ │ │ │ @ instruction: 0xf115ac70 │ │ │ │ - pkhbtmi pc, r0, r7, lsl #30 @ │ │ │ │ + pkhbtmi pc, r0, r7, lsl #31 @ │ │ │ │ @ instruction: 0xf43e2800 │ │ │ │ strmi sl, [r3], -sl, ror #24 │ │ │ │ tstcs r1, sp, lsl r2 │ │ │ │ - andsne pc, r8, pc, asr #4 │ │ │ │ + eorcs pc, r8, pc, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - @ instruction: 0xffc2f243 │ │ │ │ + @ instruction: 0xf842f244 │ │ │ │ strbmi r2, [r1], -r0, lsl #4 │ │ │ │ @ instruction: 0xf7fc4658 │ │ │ │ @ instruction: 0x4641ff7f │ │ │ │ vhadd.s8 d18, d4, d10 │ │ │ │ - @ instruction: 0x4640fe19 │ │ │ │ - @ instruction: 0xff00f115 │ │ │ │ + @ instruction: 0x4640fe99 │ │ │ │ + @ instruction: 0xff80f115 │ │ │ │ mrrclt 7, 15, pc, r3, cr14 @ │ │ │ │ movwls r2, #768 @ 0x300 │ │ │ │ ldrbmi r4, [r8], -r1, lsr #12 │ │ │ │ ldrsbtcs pc, [r0], -fp @ │ │ │ │ ldc2 7, cr15, [lr, #1000] @ 0x3e8 │ │ │ │ ldrtmi lr, [r1], -sp, lsr #11 │ │ │ │ ldrbmi r2, [r8], -r1, lsl #4 │ │ │ │ @@ -69560,50 +69560,50 @@ │ │ │ │ stc2l 7, cr15, [sl], {250} @ 0xfa │ │ │ │ stmdalt r9!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf0002a00 │ │ │ │ @ instruction: 0xf646826c │ │ │ │ vaddhn.i16 d21, q8, q0 │ │ │ │ bvs 0x89d36c │ │ │ │ stmdblt sp, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - @ instruction: 0xf64e2000 │ │ │ │ - vmla.f d23, d0, d0[4] │ │ │ │ + vhadd.s8 d18, d15, d0 │ │ │ │ + vbic.i32 q8, #0 @ 0x00000000 │ │ │ │ blmi 0x6145dc │ │ │ │ vhadd.s8 d25, d1, d0 │ │ │ │ @ instruction: 0xf1f972ff │ │ │ │ - @ instruction: 0xf8dbfc3b │ │ │ │ + @ instruction: 0xf8dbfcbb │ │ │ │ vhadd.s8 , , q6 │ │ │ │ vsubl.s8 q9, d14, d2 │ │ │ │ ldcne 2, cr3, [r8, #-416] @ 0xfffffe60 │ │ │ │ subeq pc, ip, fp, asr #17 │ │ │ │ blls 0x2ac1ac │ │ │ │ @ instruction: 0xf640781b │ │ │ │ - vrshr.s64 , q12, #64 │ │ │ │ + vsubl.s8 , d0, d8 │ │ │ │ stcls 2, cr0, [pc], #-208 @ 0x54080 │ │ │ │ addeq lr, r3, #2048 @ 0x800 │ │ │ │ strls r9, [r0, #-3359] @ 0xfffff2e1 │ │ │ │ ldrsbeq pc, [r4], #130 @ 0x82 @ │ │ │ │ tstcs sp, #3620864 @ 0x374000 │ │ │ │ subsle r2, r4, r0, lsl #24 │ │ │ │ ldrbmi r6, [r8], -r4, asr #17 │ │ │ │ str r4, [lr], -r0, lsr #15 │ │ │ │ @ instruction: 0xf7ff4611 │ │ │ │ @ instruction: 0xf8ddb921 │ │ │ │ @ instruction: 0xf7fe8054 │ │ │ │ svclt 0x0000bde3 │ │ │ │ - eorseq r2, r4, ip │ │ │ │ - eorseq r1, r4, ip, asr #31 │ │ │ │ + eorseq r2, r4, ip, lsl r1 │ │ │ │ + ldrsbteq r2, [r4], -ip │ │ │ │ vld1.64 {d0}, [r0 :64], r0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ ldrdcc pc, [ip], #-139 @ 0xffffff75 │ │ │ │ rsbsmi pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ rsbcc pc, r8, #-536870900 @ 0xe000000c │ │ │ │ @ instruction: 0xf8cb1d18 │ │ │ │ andsvs r0, sl, ip, asr #32 │ │ │ │ ldmdavc fp, {r0, r3, r8, r9, fp, ip, pc} │ │ │ │ - rscscc pc, r8, #64, 12 @ 0x4000000 │ │ │ │ + andpl pc, r8, #64, 12 @ 0x4000000 │ │ │ │ eorseq pc, r4, #192, 4 │ │ │ │ strtvs lr, [lr], #-2525 @ 0xfffff623 │ │ │ │ addeq lr, r3, #2048 @ 0x800 │ │ │ │ strls r9, [r0, #-3359] @ 0xfffff2e1 │ │ │ │ ldrsbeq pc, [r4], #130 @ 0x82 @ │ │ │ │ tstcs sp, #3620864 @ 0x374000 │ │ │ │ @ instruction: 0xf0002c00 │ │ │ │ @@ -69615,41 +69615,41 @@ │ │ │ │ bl 0x31c5dc │ │ │ │ addspl r0, r9, r3, lsl #7 │ │ │ │ stmdalt r1, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ ldrbmi r4, [r8], -r9, lsr #12 │ │ │ │ @ instruction: 0xf902f7f5 │ │ │ │ svclt 0x00eef7fe │ │ │ │ @ instruction: 0xf6402100 │ │ │ │ - vrshr.s64 , q12, #64 │ │ │ │ + vsubl.s8 , d0, d8 │ │ │ │ bl 0xd4acc │ │ │ │ stcls 2, cr0, [sp], #-524 @ 0xfffffdf4 │ │ │ │ ldrsbeq pc, [r4], #130 @ 0x82 @ │ │ │ │ bgt 0xb7ea7c │ │ │ │ stccs 5, cr9, [r0], {-0} │ │ │ │ stmvs r4, {r1, r3, r5, r7, r8, ip, lr, pc} │ │ │ │ sbfxmi r4, r8, #12, #1 │ │ │ │ mcrne 5, 6, lr, cr10, cr9, {5} │ │ │ │ blls 0x2a5a80 │ │ │ │ ldmvc fp, {r0, r2, r3, r5, fp, sp, pc}^ │ │ │ │ ldmdage sp, {r0, ip, pc} │ │ │ │ ldrbmi r9, [r8], -r0 │ │ │ │ mrc2 7, 4, pc, cr12, cr8, {7} │ │ │ │ @ instruction: 0xf640e5ad │ │ │ │ - vrshr.s64 , q12, #64 │ │ │ │ + vsubl.s8 , d0, d8 │ │ │ │ stcls 2, cr0, [pc], #-208 @ 0x54168 │ │ │ │ addeq lr, r3, #2048 @ 0x800 │ │ │ │ ldmib sp, {r0, r1, r2, r3, r4, r9, sl, fp, ip, pc}^ │ │ │ │ stmib sp, {r0, r2, r3, r4, r8, sl, ip, sp}^ │ │ │ │ @ instruction: 0xf8d25600 │ │ │ │ bls 0x85459c │ │ │ │ @ instruction: 0xf0002c00 │ │ │ │ stmiavs r4, {r1, r5, r8, pc}^ │ │ │ │ sbfxmi r4, r8, #12, #1 │ │ │ │ @ instruction: 0xf640e597 │ │ │ │ - vrshr.s64 , q12, #64 │ │ │ │ + vsubl.s8 , d0, d8 │ │ │ │ bl 0xd4b34 │ │ │ │ ldrbmi r0, [r8], -r3, lsl #5 │ │ │ │ ldrsbcc pc, [r4], #130 @ 0x82 @ │ │ │ │ ldmib sp, {r2, r3, r4, r7, fp, sp, lr}^ │ │ │ │ @ instruction: 0x47a0231d │ │ │ │ blls 0xccd89c │ │ │ │ bls 0x8e5bdc │ │ │ │ @@ -69698,15 +69698,15 @@ │ │ │ │ blls 0xc38f34 │ │ │ │ svclt 0x00183b00 │ │ │ │ movwls r2, #4865 @ 0x1301 │ │ │ │ movwls r9, #11040 @ 0x2b20 │ │ │ │ movwls r9, #2847 @ 0xb1f │ │ │ │ tstcs sp, #3620864 @ 0x374000 │ │ │ │ blx 0x1f12322 │ │ │ │ - mvnscc pc, #64, 12 @ 0x4000000 │ │ │ │ + movwpl pc, #34368 @ 0x8640 @ │ │ │ │ teqpeq r4, #192, 4 @ p-variant is OBSOLETE │ │ │ │ strtmi r4, [r2], -r3, lsl #8 │ │ │ │ @ instruction: 0xf8934658 │ │ │ │ @ instruction: 0xf7f913d8 │ │ │ │ ldr pc, [r8, #-3311] @ 0xfffff311 │ │ │ │ @ instruction: 0x46589b31 │ │ │ │ blcc 0x7a7e8 │ │ │ │ @@ -69742,15 +69742,15 @@ │ │ │ │ @ instruction: 0xf8dbaf54 │ │ │ │ strmi r1, [r8], -r8, asr #32 │ │ │ │ @ instruction: 0xf646b129 │ │ │ │ vsubw.s8 , q8, d0 │ │ │ │ bvs 0x65d240 │ │ │ │ @ instruction: 0xf8db4408 │ │ │ │ bne 0x14dc520 │ │ │ │ - blx 0x1790836 │ │ │ │ + blx 0xff790836 │ │ │ │ @ instruction: 0x3012e9db │ │ │ │ @ instruction: 0xf7fe1ac0 │ │ │ │ strtmi fp, [r1], -r6, lsl #31 │ │ │ │ @ instruction: 0xf7f44658 │ │ │ │ strb pc, [pc, #-4085] @ 0x53413 @ │ │ │ │ adcmi r7, r3, #2818048 @ 0x2b0000 │ │ │ │ stcge 4, cr15, [r2, #252]! @ 0xfc │ │ │ │ @@ -69769,15 +69769,15 @@ │ │ │ │ ldrtmi lr, [r1], -pc, ror #8 │ │ │ │ ldrbmi r2, [r8], -r1, lsl #4 │ │ │ │ @ instruction: 0xf886f7f5 │ │ │ │ mcrcs 5, 0, lr, cr0, cr10, {6} │ │ │ │ mrcge 4, 6, APSR_nzcv, cr13, cr15, {1} │ │ │ │ ldrbmi r6, [r8], -r4, lsl #18 │ │ │ │ ldr r4, [r6], #1952 @ 0x7a0 │ │ │ │ - rscscc pc, r8, #64, 12 @ 0x4000000 │ │ │ │ + andpl pc, r8, #64, 12 @ 0x4000000 │ │ │ │ eorseq pc, r4, #192, 4 │ │ │ │ addeq lr, r3, #2048 @ 0x800 │ │ │ │ ldrsbcc pc, [r4], #130 @ 0x82 @ │ │ │ │ str r9, [r6], #2593 @ 0xa21 │ │ │ │ ldrbmi r9, [r1], -r0, lsl #6 │ │ │ │ @ instruction: 0x46584613 │ │ │ │ @ instruction: 0xf7f6462a │ │ │ │ @@ -69833,96 +69833,96 @@ │ │ │ │ stmdbne r1, {r0, r1, r2, r4, r6, r7, r8, r9, fp, ip, sp, pc}^ │ │ │ │ b 0x112294c │ │ │ │ @ instruction: 0xf8db4301 │ │ │ │ b 0x1118680 │ │ │ │ andscs r3, r0, #134217728 @ 0x8000000 │ │ │ │ bicne lr, r0, #274432 @ 0x43000 │ │ │ │ andcs lr, r0, r2, ror #9 │ │ │ │ - msrvc (UNDEF: 96), lr │ │ │ │ + cmnpeq r0, pc, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ andls r4, r0, r8, lsr fp │ │ │ │ rsbmi pc, r9, #268435460 @ 0x10000004 │ │ │ │ - blx 0x710d54 │ │ │ │ - @ instruction: 0xf64e2000 │ │ │ │ - vmla.f d23, d0, d0[4] │ │ │ │ + blx 0xfe710d54 │ │ │ │ + vhadd.s8 d18, d15, d0 │ │ │ │ + vbic.i32 q8, #0 @ 0x00000000 │ │ │ │ blmi 0xd54a34 │ │ │ │ @ instruction: 0xf6419000 │ │ │ │ @ instruction: 0xf1f90253 │ │ │ │ - vpmax.s32 d31, d5, d15 │ │ │ │ - @ instruction: 0xf64efb23 │ │ │ │ - vmla.f d23, d0, d0[4] │ │ │ │ + vpmax.s32 d31, d21, d15 │ │ │ │ + vqdmulh.s d31, d31, d19 │ │ │ │ + vbic.i32 q8, #0 @ 0x00000000 │ │ │ │ vrhadd.s8 d16, d15, d30 │ │ │ │ - vmla.i d17, d0, d0[6] │ │ │ │ + vmvn.i32 q9, #8 @ 0x00000008 │ │ │ │ blmi 0xb94654 │ │ │ │ eorcc pc, r2, #68157440 @ 0x4100000 │ │ │ │ - blx 0x1690e66 │ │ │ │ + blx 0xff690e66 │ │ │ │ ldrbmi r9, [r8], -r9, lsl #22 │ │ │ │ @ instruction: 0xf7f46999 │ │ │ │ - @ instruction: 0xf64eff21 │ │ │ │ - vmla.f d23, d0, d0[4] │ │ │ │ + vmax.f32 d31, d15, d17 │ │ │ │ + vbic.i32 q8, #0 @ 0x00000000 │ │ │ │ vrhadd.s8 d16, d15, d30 │ │ │ │ - vaddl.s8 , d16, d4 │ │ │ │ + vshr.s64 d18, d4, #64 │ │ │ │ blmi 0x994678 │ │ │ │ rscscc pc, sl, #268435460 @ 0x10000004 │ │ │ │ - blx 0x1210e8a │ │ │ │ - msrvc (UNDEF: 96), lr │ │ │ │ + blx 0xff210e8a │ │ │ │ + cmnpeq r0, pc, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - addsne pc, r8, pc, asr #4 │ │ │ │ + adccs pc, r8, pc, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf6414b1d │ │ │ │ vqsub.s64 d3, d0, d30 │ │ │ │ - movwcs pc, #19257 @ 0x4b39 @ │ │ │ │ + movwcs pc, #19385 @ 0x4bb9 @ │ │ │ │ subcc pc, ip, fp, asr #17 │ │ │ │ mrcle 0, 7, r6, cr15, cr2, {0} │ │ │ │ - msrvc (UNDEF: 96), lr │ │ │ │ + cmnpeq r0, pc, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - rsbne pc, r8, pc, asr #4 │ │ │ │ + rsbscs pc, r8, pc, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ vpadd.i8 d20, d1, d6 │ │ │ │ vqsub.s64 d6, d0, d27 │ │ │ │ - andcs pc, r0, r7, lsr #22 │ │ │ │ - msrvc (UNDEF: 96), lr │ │ │ │ + andcs pc, r0, r7, lsr #23 │ │ │ │ + cmnpeq r0, pc, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ andls r4, r0, r2, lsl fp │ │ │ │ sbcspl pc, r4, #268435460 @ 0x10000004 │ │ │ │ - @ instruction: 0xf9c4f1f9 │ │ │ │ - @ instruction: 0xf64e2000 │ │ │ │ - vmla.f d23, d0, d0[4] │ │ │ │ + blx 0x1190e00 │ │ │ │ + vhadd.s8 d18, d15, d0 │ │ │ │ + vbic.i32 q8, #0 @ 0x00000000 │ │ │ │ blmi 0x394ae0 │ │ │ │ vhadd.s8 d25, d1, d0 │ │ │ │ @ instruction: 0xf1f95271 │ │ │ │ - @ instruction: 0x2000f9b9 │ │ │ │ - msrvc (UNDEF: 96), lr │ │ │ │ + andcs pc, r0, r9, lsr sl @ │ │ │ │ + cmnpeq r0, pc, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ andls r4, r0, r8, lsl #22 │ │ │ │ rsccs pc, r5, #64, 12 @ 0x4000000 │ │ │ │ - @ instruction: 0xf9aef1f9 │ │ │ │ - ldrhteq r1, [r4], -r8 │ │ │ │ - eorseq r1, r4, ip, asr #31 │ │ │ │ - mlaseq r4, r4, pc, r1 @ │ │ │ │ - eorseq r1, r4, r4, lsr #31 │ │ │ │ - eorseq r2, r4, r4, lsr #32 │ │ │ │ - ldrshteq r1, [r4], -r8 │ │ │ │ - eorseq r1, r4, r0, lsl #31 │ │ │ │ + blx 0xc10e2c │ │ │ │ + eorseq r2, r4, r8, asr #1 │ │ │ │ + ldrsbteq r2, [r4], -ip │ │ │ │ + eorseq r2, r4, r4, lsr #1 │ │ │ │ + ldrhteq r2, [r4], -r4 │ │ │ │ + eorseq r2, r4, r4, lsr r1 │ │ │ │ + eorseq r2, r4, r8, lsl #2 │ │ │ │ + mlaseq r4, r0, r0, r2 │ │ │ │ svclt 0x00004770 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strvc pc, [r9, #-1103] @ 0xfffffbb1 │ │ │ │ vmax.s8 d20, d0, d7 │ │ │ │ pkhtbmi r2, r8, sl, asr #32 │ │ │ │ - @ instruction: 0xff0cf1ea │ │ │ │ + @ instruction: 0xff8cf1ea │ │ │ │ tstcs r0, sl, lsr #12 │ │ │ │ vmax.s16 d20, d4, d4 │ │ │ │ - @ instruction: 0xf8dfe86a │ │ │ │ + @ instruction: 0xf8dfe8ea │ │ │ │ andcs lr, r6, #224, 4 │ │ │ │ @ instruction: 0xf8c42301 │ │ │ │ vrhadd.s8 d21, d15, d4 │ │ │ │ - vorr.i32 d18, #262144 @ 0x00040000 │ │ │ │ + vabal.s8 , d0, d20 │ │ │ │ @ instruction: 0xf8c4052e │ │ │ │ ldm lr, {r2, r7, sp} │ │ │ │ @ instruction: 0xf8c40003 │ │ │ │ andcs r2, r2, #52, 2 │ │ │ │ andeq lr, r3, r4, lsl #17 │ │ │ │ stmibvc r6, {r0, r1, r2, r3, r6, sl, ip, sp, lr, pc}^ │ │ │ │ cmpcs r4, r4, lsr r0 │ │ │ │ @@ -69979,91 +69979,91 @@ │ │ │ │ subcs ip, lr, #15728640 @ 0xf00000 │ │ │ │ muleq r3, ip, r8 │ │ │ │ andeq lr, r3, r6, lsl #17 │ │ │ │ msreq CPSR_f, lr, lsl #2 │ │ │ │ @ instruction: 0xf7bb4648 │ │ │ │ @ instruction: 0x462eecf0 │ │ │ │ eorge pc, r2, #164, 16 @ 0xa40000 │ │ │ │ - bne 0xff0910e4 │ │ │ │ + bcs 0xff4910e4 │ │ │ │ beq 0xc112ac │ │ │ │ strvc lr, [pc, -r4, asr #19] │ │ │ │ subhi pc, r8, r4, asr #17 │ │ │ │ vhadd.s16 d30, d4, d3 │ │ │ │ - andcc pc, r1, r5, lsr #25 │ │ │ │ + andcc pc, r1, r5, lsr #26 │ │ │ │ ldrbmi r4, [r1], -r6, lsl #8 │ │ │ │ vmin.s16 d20, d4, d16 │ │ │ │ - @ instruction: 0x4603f8d7 │ │ │ │ + @ instruction: 0x4603f957 │ │ │ │ blcs 0x6608c │ │ │ │ bl 0xfea08f9c │ │ │ │ vmax.s8 d16, d15, d9 │ │ │ │ - vmull.s , d16, d0[2] │ │ │ │ + @ instruction: 0xf2c02ad8 │ │ │ │ strbvs r0, [r6, lr, lsr #20]! │ │ │ │ addvc pc, r8, r4, asr #17 │ │ │ │ @ instruction: 0xf8c4462e │ │ │ │ mul r3, r0, r0 │ │ │ │ - stc2 2, cr15, [ip], {84} @ 0x54 │ │ │ │ + stc2 2, cr15, [ip, #-336] @ 0xfffffeb0 │ │ │ │ strmi r3, [r6], #-1 │ │ │ │ @ instruction: 0x46304651 │ │ │ │ - @ instruction: 0xf8bef254 │ │ │ │ + @ instruction: 0xf93ef254 │ │ │ │ ldrtmi r4, [r0], -r3, lsl #12 │ │ │ │ mvnsle r2, r0, lsl #22 │ │ │ │ streq lr, [r9], -r6, lsr #23 │ │ │ │ - bne 0xff591144 │ │ │ │ + bcs 0xff991144 │ │ │ │ beq 0xc1130c │ │ │ │ adcvs pc, r4, r4, asr #17 │ │ │ │ and r4, r3, lr, lsr #12 │ │ │ │ - ldc2l 2, cr15, [r6], #-336 @ 0xfffffeb0 │ │ │ │ + ldc2l 2, cr15, [r6], #336 @ 0x150 │ │ │ │ strmi r3, [r6], #-1 │ │ │ │ @ instruction: 0x46304651 │ │ │ │ - @ instruction: 0xf8a8f254 │ │ │ │ + @ instruction: 0xf928f254 │ │ │ │ ldrtmi r4, [r0], -r3, lsl #12 │ │ │ │ mvnsle r2, r0, lsl #22 │ │ │ │ streq lr, [r9], -r6, lsr #23 │ │ │ │ - bne 0xff991170 │ │ │ │ + bcs 0xffd91170 │ │ │ │ beq 0xc11338 │ │ │ │ sbcvs pc, ip, r4, asr #17 │ │ │ │ and r4, r3, lr, lsr #12 │ │ │ │ - stc2l 2, cr15, [r0], #-336 @ 0xfffffeb0 │ │ │ │ + stc2l 2, cr15, [r0], #336 @ 0x150 │ │ │ │ strmi r3, [r6], #-1 │ │ │ │ @ instruction: 0x46304651 │ │ │ │ - @ instruction: 0xf892f254 │ │ │ │ + @ instruction: 0xf912f254 │ │ │ │ ldrtmi r4, [r0], -r3, lsl #12 │ │ │ │ mvnsle r2, r0, lsl #22 │ │ │ │ streq lr, [r9], -r6, lsr #23 │ │ │ │ @ instruction: 0xf8c42336 │ │ │ │ vqadd.s8 q11, , q10 │ │ │ │ - @ instruction: 0xf2c01af4 │ │ │ │ + vmlsl.s8 , d0, d4 │ │ │ │ strtmi r0, [lr], -lr, lsr #20 │ │ │ │ smlabtcc r8, r4, r8, pc @ │ │ │ │ vhadd.s16 d30, d4, d3 │ │ │ │ - andcc pc, r1, r7, asr #24 │ │ │ │ + andcc pc, r1, r7, asr #25 │ │ │ │ ldrbmi r4, [r1], -r6, lsl #8 │ │ │ │ vmin.s16 d20, d4, d16 │ │ │ │ - @ instruction: 0x4603f879 │ │ │ │ + @ instruction: 0x4603f8f9 │ │ │ │ blcs 0x66148 │ │ │ │ bl 0xfea09058 │ │ │ │ vmax.s8 d16, d15, d9 │ │ │ │ - @ instruction: 0xf2c01afc │ │ │ │ + vmlsl.s8 , d0, d12 │ │ │ │ @ instruction: 0xf8c40a2e │ │ │ │ @ instruction: 0x462e611c │ │ │ │ vhadd.s16 d30, d4, d3 │ │ │ │ - andcc pc, r1, r1, lsr ip @ │ │ │ │ + @ instruction: 0x3001fcb1 │ │ │ │ ldrbmi r4, [r1], -r6, lsl #8 │ │ │ │ vmin.s16 d20, d4, d16 │ │ │ │ - strmi pc, [r3], -r3, ror #16 │ │ │ │ + strmi pc, [r3], -r3, ror #17 │ │ │ │ blcs 0x66174 │ │ │ │ bl 0xfea09084 │ │ │ │ @ instruction: 0xf8c40609 │ │ │ │ vrhadd.s8 q11, , q2 │ │ │ │ - vsubhn.i16 d18, q0, q2 │ │ │ │ + vmov.i32 d19, #67108864 @ 0x04000000 │ │ │ │ and r0, r3, lr, lsr #12 │ │ │ │ ldc2 2, cr15, [ip], {84} @ 0x54 │ │ │ │ strmi r3, [r5], #-1 │ │ │ │ @ instruction: 0x46284631 │ │ │ │ - @ instruction: 0xf84ef254 │ │ │ │ + @ instruction: 0xf8cef254 │ │ │ │ strtmi r4, [r8], -r3, lsl #12 │ │ │ │ mvnsle r2, r0, lsl #22 │ │ │ │ @ instruction: 0xc094f8df │ │ │ │ strvc pc, [r9], -r4, lsl #10 │ │ │ │ movweq lr, #35591 @ 0x8b07 │ │ │ │ streq lr, [r9, #-2981] @ 0xfffff45b │ │ │ │ cdpeq 1, 3, cr15, cr0, cr12, {0} │ │ │ │ @@ -70095,16 +70095,16 @@ │ │ │ │ @ instruction: 0xf8c28240 │ │ │ │ @ instruction: 0xf8c340b8 │ │ │ │ stmib r2, {r2, r3, r4, r8, r9}^ │ │ │ │ stmib r3, {r4, r5, r8, r9, sl, sp, lr}^ │ │ │ │ pop {r3, r6, r7, r8, ip} │ │ │ │ @ instruction: 0xf7ff47f0 │ │ │ │ svclt 0x0000be79 │ │ │ │ - eorseq r2, r4, r8, lsr r0 │ │ │ │ - ldrhteq r2, [r4], -r0 │ │ │ │ + eorseq r2, r4, r8, asr #2 │ │ │ │ + eorseq r2, r4, r0, asr #3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebabb84 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ tstcs r1, ip, lsl #12 │ │ │ │ @ instruction: 0xf7fd9201 │ │ │ │ bls 0xd45fc │ │ │ │ @@ -72718,21 +72718,21 @@ │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ bl 0xed5a4 │ │ │ │ ldrtmi r0, [sl], #-776 @ 0xfffffcf8 │ │ │ │ blx 0xfea1525a │ │ │ │ andlt r4, r5, r0, asr #12 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ ldmdalt r4, {r0, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0x23acf642 │ │ │ │ + @ instruction: 0x33bcf642 │ │ │ │ teqpeq r4, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - @ instruction: 0x71bcf24f │ │ │ │ + biceq pc, ip, pc, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ @ instruction: 0xf1f64297 │ │ │ │ - svclt 0x0000fb8d │ │ │ │ + svclt 0x0000fc0d │ │ │ │ addeq r8, ip, r6, lsr #19 │ │ │ │ addeq r8, ip, lr, asr r9 │ │ │ │ addeq r8, ip, r0, asr #18 │ │ │ │ addeq r8, ip, r0, lsr #18 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -78644,20 +78644,20 @@ │ │ │ │ rsceq pc, r0, r0, asr #32 │ │ │ │ stmdbcs r0, {r0, r1, r2, r3, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ bcs 0x91248 │ │ │ │ @ instruction: 0xe7d4d0d7 │ │ │ │ andseq pc, r0, r0, lsr #32 │ │ │ │ sbcsle r2, r2, r0, lsl #20 │ │ │ │ andcs lr, r0, pc, asr #15 │ │ │ │ - biccs pc, r0, #69206016 @ 0x4200000 │ │ │ │ + bicscc pc, r0, #69206016 @ 0x4200000 │ │ │ │ teqpeq r4, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - bicvc pc, ip, pc, asr #4 │ │ │ │ + bicseq pc, ip, pc, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ andls r2, r0, sp, asr #4 │ │ │ │ - stc2l 1, cr15, [r2, #-960] @ 0xfffffc40 │ │ │ │ + stc2l 1, cr15, [r2, #960] @ 0x3c0 │ │ │ │ addeq r2, ip, r0, asr #25 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebb412c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [r4], -r8, ror #31 │ │ │ │ movweq pc, #28705 @ 0x7021 @ │ │ │ │ rsceq pc, r0, r1 │ │ │ │ @@ -78692,20 +78692,20 @@ │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ mvneq pc, #67 @ 0x43 │ │ │ │ @ instruction: 0xf043e7f0 │ │ │ │ ldrmi r0, [r3], -r3, ror #5 │ │ │ │ stmiacc r0!, {r3, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ eorseq pc, pc, r0, lsr r0 @ │ │ │ │ strdcs sp, [r0], -r4 │ │ │ │ - bicvc pc, ip, pc, asr #4 │ │ │ │ + bicseq pc, ip, pc, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xf44f4b02 │ │ │ │ strdls r7, [r0], -r9 │ │ │ │ - stc2l 1, cr15, [r4], #960 @ 0x3c0 │ │ │ │ - ldrsbteq r2, [r4], -r8 │ │ │ │ + stc2l 1, cr15, [r4, #-960]! @ 0xfffffc40 │ │ │ │ + eorseq r2, r4, r8, ror #23 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebb41e8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ addlt ip, r4, ip, asr #32 │ │ │ │ cdp 6, 1, cr4, cr13, cr12, {0} │ │ │ │ ldrbtmi r1, [ip], #3952 @ 0xf70 │ │ │ │ @@ -81749,32 +81749,32 @@ │ │ │ │ svcvc 0x0080f5b2 │ │ │ │ @ instruction: 0xf410d023 │ │ │ │ andsle r6, r3, r0, lsr #31 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebb7184 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ - vhadd.s8 d18, d15, d0 │ │ │ │ - vmla.f d23, d16, d0[3] │ │ │ │ + @ instruction: 0xf64f2000 │ │ │ │ + vsra.s64 q8, q6, #64 │ │ │ │ blmi 0x3e0450 │ │ │ │ sbcne pc, pc, #64, 4 │ │ │ │ @ instruction: 0xf1ed9000 │ │ │ │ - movwcs pc, #3329 @ 0xd01 @ │ │ │ │ + movwcs pc, #3457 @ 0xd81 @ │ │ │ │ tstcs r0, r8, lsl r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf5b24770 │ │ │ │ rscsle r6, r5, r0, lsl #31 │ │ │ │ svcvs 0x00a0f5b2 │ │ │ │ movwcs sp, #4574 @ 0x11de │ │ │ │ tstcs r0, r8, lsl r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ - ldrshteq r2, [r4], -r8 │ │ │ │ + eorseq r2, r4, r8, lsl #24 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ blmi 0xaf1a4c │ │ │ │ cdp 0, 1, cr11, cr13, cr7, {4} │ │ │ │ ldrbtmi r5, [fp], #-3952 @ 0xfffff090 │ │ │ │ @@ -81879,23 +81879,23 @@ │ │ │ │ sbcle r0, r1, r0, lsl #30 │ │ │ │ andlt r4, r5, r0, asr #12 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ stmlt r8, {r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ ldrtmi r4, [r9], -sl, asr #12 │ │ │ │ blx 0xfe29e16c │ │ │ │ ldrb r9, [sp, r2, lsl #22] │ │ │ │ - bicvc pc, ip, pc, asr #4 │ │ │ │ + bicseq pc, ip, pc, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xf44f4b05 │ │ │ │ @ instruction: 0x46487296 │ │ │ │ andls pc, r0, sp, asr #17 │ │ │ │ - blx 0xfff9c962 │ │ │ │ + ldc2l 1, cr15, [ip], #-948 @ 0xfffffc4c │ │ │ │ addeq pc, fp, sl, lsl #21 │ │ │ │ addeq pc, fp, r8, lsl sl @ │ │ │ │ - eorseq r2, r4, r0, lsl fp │ │ │ │ + eorseq r2, r4, r0, lsr #24 │ │ │ │ @ instruction: 0x008bfab8 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrdgt pc, [r0, -pc] │ │ │ │ svcpl 0x0070ee1d │ │ │ │ @@ -81949,23 +81949,23 @@ │ │ │ │ blt 0xff61e270 │ │ │ │ svceq 0x0008f017 │ │ │ │ svclt 0x000c4631 │ │ │ │ andcs r2, r5, #805306368 @ 0x30000000 │ │ │ │ andlt r4, r2, r0, lsr r6 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ ldmiblt sl!, {r0, r1, r2, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - vhadd.s8 d18, d15, d0 │ │ │ │ - vmla.f d23, d16, d0[3] │ │ │ │ + @ instruction: 0xf64f2000 │ │ │ │ + vsra.s64 q8, q6, #64 │ │ │ │ blmi 0x1a0770 │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ @ instruction: 0xf1ed120b │ │ │ │ - svclt 0x0000fb71 │ │ │ │ + svclt 0x0000fbf1 │ │ │ │ addeq pc, fp, sl, ror #18 │ │ │ │ addeq pc, fp, r0, lsr #18 │ │ │ │ - eorseq r2, r4, r8, lsr #22 │ │ │ │ + eorseq r2, r4, r8, lsr ip │ │ │ │ umulleq pc, fp, ip, r9 @ │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ streq pc, [r7, -r3] │ │ │ │ strmi fp, [r5], -r5, lsl #1 │ │ │ │ @@ -82046,25 +82046,25 @@ │ │ │ │ tstls r1, pc, lsl #12 │ │ │ │ ldmibne r3, {r0, r8, sp} │ │ │ │ andhi pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xf7f4442a │ │ │ │ @ instruction: 0xf3c7fb43 │ │ │ │ andcs r1, r3, #134217728 @ 0x8000000 │ │ │ │ ldr r7, [r7, r3, asr #1]! │ │ │ │ - vhadd.s8 d18, d15, d0 │ │ │ │ - vmla.f d23, d16, d0[3] │ │ │ │ + @ instruction: 0xf64f2000 │ │ │ │ + vsra.s64 q8, q6, #64 │ │ │ │ blmi 0x2208f4 │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ @ instruction: 0xf1ed1275 │ │ │ │ - svclt 0x0000faaf │ │ │ │ + svclt 0x0000fb2f │ │ │ │ addeq pc, fp, r4, ror r8 @ │ │ │ │ addeq pc, fp, ip, asr #16 │ │ │ │ strdeq pc, [fp], r8 │ │ │ │ addeq pc, fp, r6, ror #14 │ │ │ │ - eorseq r2, r4, r0, asr #22 │ │ │ │ + eorseq r2, r4, r0, asr ip │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ streq pc, [r7], #-3 │ │ │ │ stccs 0, cr11, [r2], {133} @ 0x85 │ │ │ │ @ instruction: 0x4615d974 │ │ │ │ @@ -82130,25 +82130,25 @@ │ │ │ │ ldr r4, [fp, #1008] @ 0x3f0 │ │ │ │ ldrtmi r4, [r9], -sl, asr #12 │ │ │ │ @ instruction: 0xf7f99302 │ │ │ │ blls 0x11efd8 │ │ │ │ ldrtmi lr, [r9], -lr, asr #15 │ │ │ │ @ instruction: 0xf7f99302 │ │ │ │ blls 0x11f0f4 │ │ │ │ - vabd.s8 q15, , q4 │ │ │ │ - vmla.f d23, d16, d0[3] │ │ │ │ + @ instruction: 0xf64fe7c8 │ │ │ │ + vsra.s64 q8, q6, #64 │ │ │ │ blmi 0x220a44 │ │ │ │ sbcvc pc, pc, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf8cd4648 │ │ │ │ @ instruction: 0xf1ed9000 │ │ │ │ - svclt 0x0000fa05 │ │ │ │ + svclt 0x0000fa85 │ │ │ │ strdeq pc, [fp], r4 │ │ │ │ addeq pc, fp, ip, asr #13 │ │ │ │ addeq pc, fp, r0, asr r6 @ │ │ │ │ - eorseq r2, r4, r8, asr fp │ │ │ │ + eorseq r2, r4, r8, ror #24 │ │ │ │ svclt 0x0000e606 │ │ │ │ svclt 0x0000e576 │ │ │ │ svclt 0x0000e68e │ │ │ │ svclt 0x0000e750 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -82276,15 +82276,15 @@ │ │ │ │ @ instruction: 0xf7f41a69 │ │ │ │ blmi 0x49f568 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldrmi r5, [lr], #-2299 @ 0xfffff705 │ │ │ │ @ instruction: 0x4631e7bb │ │ │ │ @ instruction: 0xf7f94630 │ │ │ │ @ instruction: 0xe79ef9b9 │ │ │ │ - blx 0x11d130 │ │ │ │ + blx 0xfe11d130 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ addeq pc, fp, r0, lsr r5 @ │ │ │ │ addeq pc, fp, sl, ror #9 │ │ │ │ ldrdeq pc, [fp], ip │ │ │ │ @ instruction: 0x008bf4be │ │ │ │ addeq pc, fp, ip, ror #8 │ │ │ │ addeq pc, fp, r6, asr r4 @ │ │ │ │ @@ -82428,15 +82428,15 @@ │ │ │ │ ldmpl sl!, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ msreq CPSR_f, #1073741826 @ 0x40000002 │ │ │ │ strvs lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ strbmi r4, [sl], #-1043 @ 0xfffffbed │ │ │ │ @ instruction: 0xf846f7f4 │ │ │ │ andhi pc, r3, r0, lsl #17 │ │ │ │ vaba.s16 d30, d25, d27 │ │ │ │ - svclt 0x0000f8d3 │ │ │ │ + svclt 0x0000f953 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ addeq pc, fp, r4, asr r3 @ │ │ │ │ strdeq pc, [fp], sl │ │ │ │ @ instruction: 0x008bf2b0 │ │ │ │ addeq pc, fp, r2, lsr #5 │ │ │ │ addeq pc, fp, r4, ror #4 │ │ │ │ addeq pc, fp, r0, asr #4 │ │ │ │ @@ -82458,21 +82458,21 @@ │ │ │ │ stclt 7, cr15, [r0, #984]! @ 0x3d8 │ │ │ │ stcllt 7, cr15, [r6, #984]! @ 0x3d8 │ │ │ │ ldcllt 7, cr15, [r8, #-984]! @ 0xfffffc28 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebb7c98 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ - vhadd.s8 d18, d15, d0 │ │ │ │ - vmla.f d23, d16, d0[3] │ │ │ │ + @ instruction: 0xf64f2000 │ │ │ │ + vsra.s64 q8, q6, #64 │ │ │ │ blmi 0x120f64 │ │ │ │ eorsvc pc, lr, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf1ec9000 │ │ │ │ - svclt 0x0000ff77 │ │ │ │ - eorseq r2, r4, r0, ror fp │ │ │ │ + svclt 0x0000fff7 │ │ │ │ + eorseq r2, r4, r0, lsl #25 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [pc], -r4, lsl #1 │ │ │ │ pkhbtmi r4, r1, sl, lsl #13 │ │ │ │ @ instruction: 0xf8dd9d0d │ │ │ │ @@ -82518,15 +82518,15 @@ │ │ │ │ strteq r6, [sp], #-2413 @ 0xfffff693 │ │ │ │ ldrmi sp, [r2], lr, asr #10 │ │ │ │ mrsls r2, R10_usr │ │ │ │ ldrmi r4, [r1], -r0, lsl #13 │ │ │ │ ldrmi r4, [fp], r0, ror #12 │ │ │ │ @ instruction: 0xf972f7fc │ │ │ │ andseq pc, r7, #0 │ │ │ │ - biccs pc, r0, #69206016 @ 0x4200000 │ │ │ │ + bicscc pc, r0, #69206016 @ 0x4200000 │ │ │ │ teqpeq r4, #192, 4 @ p-variant is OBSOLETE │ │ │ │ bl 0x1323b0 │ │ │ │ bvs 0xfe8e19a8 │ │ │ │ ldrdcc pc, [r0], #131 @ 0x83 │ │ │ │ @ instruction: 0x01034699 │ │ │ │ orreq pc, pc, #35 @ 0x23 │ │ │ │ bcs 0x7189c │ │ │ │ @@ -82669,21 +82669,21 @@ │ │ │ │ blt 0x1a1edbc │ │ │ │ blt 0x1a9edc0 │ │ │ │ blt 0x181edc4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebb7fe4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ - vhadd.s8 d18, d15, d0 │ │ │ │ - vmla.f d23, d16, d0[3] │ │ │ │ + @ instruction: 0xf64f2000 │ │ │ │ + vsra.s64 q8, q6, #64 │ │ │ │ blmi 0x1212b0 │ │ │ │ andscc pc, r6, #64, 4 │ │ │ │ @ instruction: 0xf1ec9000 │ │ │ │ - svclt 0x0000fdd1 │ │ │ │ - eorseq r2, r4, r0, ror #23 │ │ │ │ + svclt 0x0000fe51 │ │ │ │ + ldrshteq r2, [r4], -r0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ strmi fp, [r2], r5, lsl #1 │ │ │ │ strvc lr, [lr], #-2525 @ 0xfffff623 │ │ │ │ movwcs lr, #10701 @ 0x29cd │ │ │ │ @@ -82880,15 +82880,15 @@ │ │ │ │ ldclt 7, cr15, [r6], {244} @ 0xf4 │ │ │ │ pop {r0, r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f34ff0 │ │ │ │ strtmi fp, [r0], -r5, ror #28 │ │ │ │ mrscs r2, R9_usr │ │ │ │ mrc2 7, 4, pc, cr14, cr11, {7} │ │ │ │ andseq pc, r7, #0 │ │ │ │ - biccs pc, r0, #69206016 @ 0x4200000 │ │ │ │ + bicscc pc, r0, #69206016 @ 0x4200000 │ │ │ │ teqpeq r4, #192, 4 @ p-variant is OBSOLETE │ │ │ │ orreq lr, r2, #3072 @ 0xc00 │ │ │ │ ldrdmi pc, [r0], #131 @ 0x83 │ │ │ │ bvs 0xfeb0debc │ │ │ │ movwne lr, #2635 @ 0xa4b │ │ │ │ streq lr, [r5, #-2984] @ 0xfffff458 │ │ │ │ suble r2, r0, r0, lsl #20 │ │ │ │ @@ -82945,15 +82945,15 @@ │ │ │ │ stmdavs sp!, {r0, r2, r3, r4, r5, r6, sl, lr} │ │ │ │ and pc, r5, r4, asr r8 @ │ │ │ │ @ instruction: 0xf8de9d0f │ │ │ │ ldmdbvs r6!, {r2, r6, sp, lr}^ │ │ │ │ ldrble r0, [r4, #-1078] @ 0xfffffbca │ │ │ │ @ instruction: 0xf0054691 │ │ │ │ @ instruction: 0xf6420217 │ │ │ │ - vqdmulh.s d18, d16, d0[0] │ │ │ │ + @ instruction: 0xf2c03cd0 │ │ │ │ bl 0x364314 │ │ │ │ strmi r0, [r7], -r2, lsl #25 │ │ │ │ ldrdvs pc, [r0], #140 @ 0x8c │ │ │ │ @ instruction: 0xf8deb35e │ │ │ │ bls 0x3e12f4 │ │ │ │ andne lr, r5, #270336 @ 0x42000 │ │ │ │ streq lr, [lr, #-2977] @ 0xfffff45f │ │ │ │ @@ -83033,15 +83033,15 @@ │ │ │ │ andlt pc, r4, sp, asr #25 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ addeq lr, fp, r0, lsr r8 │ │ │ │ - ldrshteq r2, [r4], -r0 │ │ │ │ + eorseq r2, r4, r0, lsl #26 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebb85a8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ mrc 0, 0, ip, cr13, cr12, {2} │ │ │ │ addlt lr, r4, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @@ -83062,15 +83062,15 @@ │ │ │ │ andlt pc, r4, r9, lsl lr @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ @ instruction: 0x008be7bc │ │ │ │ - ldrshteq r2, [r4], -r0 │ │ │ │ + eorseq r2, r4, r0, lsl #26 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebb861c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ mrc 0, 0, ip, cr13, cr12, {2} │ │ │ │ addlt lr, r4, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @@ -83091,15 +83091,15 @@ │ │ │ │ mrrc2 7, 15, pc, r8, cr15 @ │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq lr, fp, r8, asr #14 │ │ │ │ - eorseq r2, r4, r0, asr ip │ │ │ │ + eorseq r2, r4, r0, ror #26 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebb8690 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ mrc 0, 0, ip, cr13, cr12, {2} │ │ │ │ addlt lr, r4, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @@ -83120,15 +83120,15 @@ │ │ │ │ andlt pc, r4, r5, lsr #27 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ ldrdeq lr, [fp], r4 │ │ │ │ - eorseq r2, r4, r0, asr ip │ │ │ │ + eorseq r2, r4, r0, ror #26 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebb8704 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ mrc 0, 0, ip, cr13, cr12, {2} │ │ │ │ addlt lr, r4, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @@ -83149,15 +83149,15 @@ │ │ │ │ blx 0xff99f552 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq lr, fp, r0, ror #12 │ │ │ │ - ldrhteq r2, [r4], -r0 │ │ │ │ + eorseq r2, r4, r0, asr #27 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebb8778 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ mrc 0, 0, ip, cr13, cr12, {2} │ │ │ │ addlt lr, r4, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @@ -83178,15 +83178,15 @@ │ │ │ │ andlt pc, r4, r1, lsr sp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ addeq lr, fp, ip, ror #11 │ │ │ │ - ldrhteq r2, [r4], -r0 │ │ │ │ + eorseq r2, r4, r0, asr #27 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebb87ec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ mrc 0, 0, ip, cr13, cr12, {2} │ │ │ │ addlt lr, r4, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @@ -83207,15 +83207,15 @@ │ │ │ │ blx 0x1c9f63a │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq lr, fp, r8, ror r5 │ │ │ │ - eorseq r2, r4, r0, lsl sp │ │ │ │ + eorseq r2, r4, r0, lsr #28 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebb8860 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ mrc 0, 0, ip, cr13, cr12, {2} │ │ │ │ addlt lr, r4, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @@ -83236,15 +83236,15 @@ │ │ │ │ @ instruction: 0xb004fcbd │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ addeq lr, fp, r4, lsl #10 │ │ │ │ - eorseq r2, r4, r0, lsl sp │ │ │ │ + eorseq r2, r4, r0, lsr #28 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebb88d4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ mrc 0, 0, ip, cr13, cr12, {2} │ │ │ │ addlt lr, r4, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @@ -83265,15 +83265,15 @@ │ │ │ │ blx 0xfff9f720 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ umulleq lr, fp, r0, r4 │ │ │ │ - eorseq r2, r4, r0, ror sp │ │ │ │ + eorseq r2, r4, r0, lsl #29 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebb8948 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ mrc 0, 0, ip, cr13, cr12, {2} │ │ │ │ addlt lr, r4, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @@ -83294,15 +83294,15 @@ │ │ │ │ mcrr2 7, 15, pc, r8, cr15 @ │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq lr, fp, ip, lsl r4 │ │ │ │ - eorseq r2, r4, r0, ror sp │ │ │ │ + eorseq r2, r4, r0, lsl #29 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebb89bc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ mrc 0, 0, ip, cr13, cr12, {2} │ │ │ │ addlt lr, r4, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @@ -83323,15 +83323,15 @@ │ │ │ │ blx 0xfe29f808 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq lr, fp, r8, lsr #7 │ │ │ │ - ldrsbteq r2, [r4], -r0 │ │ │ │ + eorseq r2, r4, r0, ror #29 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebb8a30 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ mrc 0, 0, ip, cr13, cr12, {2} │ │ │ │ addlt lr, r4, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @@ -83352,15 +83352,15 @@ │ │ │ │ blx 0xff59f87e │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq lr, fp, r4, lsr r3 │ │ │ │ - ldrsbteq r2, [r4], -r0 │ │ │ │ + eorseq r2, r4, r0, ror #29 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebb8aa4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ mrc 0, 0, ip, cr13, cr12, {2} │ │ │ │ addlt lr, r4, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @@ -83381,15 +83381,15 @@ │ │ │ │ blx 0x59f8f0 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq lr, fp, r0, asr #5 │ │ │ │ - eorseq r2, r4, r0, lsr lr │ │ │ │ + eorseq r2, r4, r0, asr #30 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebb8b18 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ mrc 0, 0, ip, cr13, cr12, {2} │ │ │ │ addlt lr, r4, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @@ -83410,15 +83410,15 @@ │ │ │ │ blx 0x189f966 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq lr, fp, ip, asr #4 │ │ │ │ - eorseq r2, r4, r0, lsr lr │ │ │ │ + eorseq r2, r4, r0, asr #30 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebb8b8c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ mrc 0, 0, ip, cr13, cr12, {2} │ │ │ │ addlt lr, r4, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @@ -83439,15 +83439,15 @@ │ │ │ │ @ instruction: 0xf9a0f7ff │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ ldrdeq lr, [fp], r8 │ │ │ │ - mlaseq r4, r0, lr, r2 │ │ │ │ + eorseq r2, r4, r0, lsr #31 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebb8c00 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ mrc 0, 0, ip, cr13, cr12, {2} │ │ │ │ addlt lr, r4, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @@ -83468,15 +83468,15 @@ │ │ │ │ blx 0xffb9fa4c │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq lr, fp, r4, ror #2 │ │ │ │ - mlaseq r4, r0, lr, r2 │ │ │ │ + eorseq r2, r4, r0, lsr #31 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebb8c74 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {3} │ │ │ │ addlt lr, r4, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @@ -83499,15 +83499,15 @@ │ │ │ │ andlt pc, r4, r9, lsr #18 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ strdeq lr, [fp], r0 │ │ │ │ - ldrshteq r2, [r4], -r0 │ │ │ │ + eorseq r3, r4, r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebb8cf0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {3} │ │ │ │ addlt lr, r4, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @@ -83530,15 +83530,15 @@ │ │ │ │ andlt pc, r4, r1, ror sl @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ addeq lr, fp, r4, ror r0 │ │ │ │ - ldrshteq r2, [r4], -r0 │ │ │ │ + eorseq r3, r4, r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebb8d6c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {3} │ │ │ │ addlt lr, r4, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @@ -83561,15 +83561,15 @@ │ │ │ │ andlt pc, r4, sp, lsr #17 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ strdeq sp, [fp], r8 │ │ │ │ - eorseq r2, r4, r0, asr pc │ │ │ │ + eorseq r3, r4, r0, rrx │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebb8de8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {3} │ │ │ │ addlt lr, r4, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @@ -83592,15 +83592,15 @@ │ │ │ │ strdlt pc, [r4], -r5 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ addeq sp, fp, ip, ror pc │ │ │ │ - eorseq r2, r4, r0, asr pc │ │ │ │ + eorseq r3, r4, r0, rrx │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebb8e64 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {3} │ │ │ │ addlt lr, r4, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @@ -83623,15 +83623,15 @@ │ │ │ │ andlt pc, r4, r1, lsr r8 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ addeq sp, fp, r0, lsl #30 │ │ │ │ - ldrhteq r2, [r4], -r0 │ │ │ │ + eorseq r3, r4, r0, asr #1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebb8ee0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {3} │ │ │ │ addlt lr, r4, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @@ -83654,15 +83654,15 @@ │ │ │ │ andlt pc, r4, r9, ror r9 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ addeq sp, fp, r4, lsl #29 │ │ │ │ - ldrhteq r2, [r4], -r0 │ │ │ │ + eorseq r3, r4, r0, asr #1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebb8f5c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {3} │ │ │ │ addlt lr, r4, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @@ -83685,15 +83685,15 @@ │ │ │ │ @ instruction: 0xb004ffb5 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ addeq sp, fp, r8, lsl #28 │ │ │ │ - eorseq r3, r4, r0, lsl r0 │ │ │ │ + eorseq r3, r4, r0, lsr #2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebb8fd8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {3} │ │ │ │ addlt lr, r4, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @@ -83716,15 +83716,15 @@ │ │ │ │ strdlt pc, [r4], -sp │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ addeq sp, fp, ip, lsl #27 │ │ │ │ - eorseq r3, r4, r0, lsl r0 │ │ │ │ + eorseq r3, r4, r0, lsr #2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebb9054 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {3} │ │ │ │ addlt lr, r4, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @@ -83747,15 +83747,15 @@ │ │ │ │ andlt pc, r4, r9, lsr pc @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ addeq sp, fp, r0, lsl sp │ │ │ │ - eorseq r3, r4, r0, ror r0 │ │ │ │ + eorseq r3, r4, r0, lsl #3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebb90d0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {3} │ │ │ │ addlt lr, r4, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @@ -83778,15 +83778,15 @@ │ │ │ │ andlt pc, r4, r1, lsl #17 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ umulleq sp, fp, r4, ip │ │ │ │ - eorseq r3, r4, r0, ror r0 │ │ │ │ + eorseq r3, r4, r0, lsl #3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebb914c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {3} │ │ │ │ addlt lr, r4, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @@ -83809,15 +83809,15 @@ │ │ │ │ @ instruction: 0xb004febd │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ addeq sp, fp, r8, lsl ip │ │ │ │ - ldrsbteq r3, [r4], -r0 │ │ │ │ + eorseq r3, r4, r0, ror #3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebb91c8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {3} │ │ │ │ addlt lr, r4, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @@ -83840,15 +83840,15 @@ │ │ │ │ andlt pc, r4, r5, lsl #16 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ umulleq sp, fp, ip, fp │ │ │ │ - ldrsbteq r3, [r4], -r0 │ │ │ │ + eorseq r3, r4, r0, ror #3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebb9244 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {3} │ │ │ │ addlt lr, r4, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @@ -83871,15 +83871,15 @@ │ │ │ │ andlt pc, r4, r1, asr #28 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ addeq sp, fp, r0, lsr #22 │ │ │ │ - eorseq r3, r4, r0, lsr r1 │ │ │ │ + eorseq r3, r4, r0, asr #4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebb92c0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {3} │ │ │ │ addlt lr, r4, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @@ -83902,15 +83902,15 @@ │ │ │ │ andlt pc, r4, r9, lsl #31 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ addeq sp, fp, r4, lsr #21 │ │ │ │ - eorseq r3, r4, r0, lsr r1 │ │ │ │ + eorseq r3, r4, r0, asr #4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebb933c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {3} │ │ │ │ addlt lr, r4, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @@ -83933,15 +83933,15 @@ │ │ │ │ andlt pc, r4, r5, asr #27 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ addeq sp, fp, r8, lsr #20 │ │ │ │ - mlaseq r4, r0, r1, r3 │ │ │ │ + eorseq r3, r4, r0, lsr #5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebb93b8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {3} │ │ │ │ addlt lr, r4, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @@ -83964,15 +83964,15 @@ │ │ │ │ andlt pc, r4, sp, lsl #30 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ addeq sp, fp, ip, lsr #19 │ │ │ │ - mlaseq r4, r0, r1, r3 │ │ │ │ + eorseq r3, r4, r0, lsr #5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ cdp 13, 1, cr4, cr13, cr3, {1} │ │ │ │ addlt r4, r1, r0, ror pc │ │ │ │ stmdavs sp!, {r0, r2, r3, r4, r5, r6, sl, lr} │ │ │ │ @@ -84006,15 +84006,15 @@ │ │ │ │ blx 0xff6202b2 │ │ │ │ @ instruction: 0xf7ed4630 │ │ │ │ strtmi pc, [r0], -sp, ror #31 │ │ │ │ pop {r0, ip, sp, pc} │ │ │ │ @ instruction: 0xf7ed4ff0 │ │ │ │ svclt 0x0000bfe7 │ │ │ │ addeq sp, fp, r0, lsr r9 │ │ │ │ - ldrshteq r3, [r4], -r0 │ │ │ │ + eorseq r3, r4, r0, lsl #6 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ cdp 13, 1, cr4, cr13, cr3, {1} │ │ │ │ addlt r4, r1, r0, ror pc │ │ │ │ stmdavs sp!, {r0, r2, r3, r4, r5, r6, sl, lr} │ │ │ │ @@ -84048,15 +84048,15 @@ │ │ │ │ stc2 7, cr15, [r4, #-1016]! @ 0xfffffc08 │ │ │ │ @ instruction: 0xf7ed4630 │ │ │ │ strtmi pc, [r0], -fp, ror #31 │ │ │ │ pop {r0, ip, sp, pc} │ │ │ │ @ instruction: 0xf7ed4ff0 │ │ │ │ svclt 0x0000bfe5 │ │ │ │ addeq sp, fp, r8, lsl #17 │ │ │ │ - ldrshteq r3, [r4], -r0 │ │ │ │ + eorseq r3, r4, r0, lsl #6 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 0x11d83c │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ ldcls 0, cr11, [r4], {137} @ 0x89 │ │ │ │ mlsgt r8, sp, r8, pc @ │ │ │ │ @@ -88591,15 +88591,15 @@ │ │ │ │ @ instruction: 0xb1a90101 │ │ │ │ andlt r2, r2, r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ andeq pc, pc, r5 │ │ │ │ movwcs lr, #2509 @ 0x9cd │ │ │ │ - @ instruction: 0xf9e2f214 │ │ │ │ + blx 0x19232c8 │ │ │ │ andsne lr, r5, r0, lsl #22 │ │ │ │ movwcs lr, #2525 @ 0x9dd │ │ │ │ stmdble fp, {r2, fp, sp} │ │ │ │ mvnle r2, r0, lsl #22 │ │ │ │ stmiale r7!, {r0, r1, r2, r5, r8, sl, fp, sp}^ │ │ │ │ ldrtmi r2, [r0], -r3, lsl #2 │ │ │ │ ldc2l 0, cr15, [r4], #-16 │ │ │ │ @@ -89079,20 +89079,20 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebbe408 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ vhadd.s8 d18, d3, d0 │ │ │ │ - vorr.i32 q9, #0 @ 0x00000000 │ │ │ │ - vcge.s8 d16, d15, d20 │ │ │ │ - vmla.f d23, d16, d0[4] │ │ │ │ + vqdmlal.s , d0, d0[4] │ │ │ │ + @ instruction: 0xf64f0334 │ │ │ │ + vsra.s64 q8, q8, #64 │ │ │ │ andls r0, r0, lr, lsr #2 │ │ │ │ adcne pc, r9, #64, 4 │ │ │ │ - blx 0xfefa39c6 │ │ │ │ + ldc2 1, cr15, [ip], #-920 @ 0xfffffc68 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebbe434 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460c0ff0 │ │ │ │ ldrmi fp, [r1], -r2, lsl #1 │ │ │ │ andsle r2, r4, r1, lsl #16 │ │ │ │ andle r2, ip, r2, lsl #16 │ │ │ │ @@ -89109,21 +89109,21 @@ │ │ │ │ movwls r4, #1568 @ 0x620 │ │ │ │ blx 0xffba5236 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - vhadd.s8 d18, d15, d0 │ │ │ │ - vmla.f d23, d16, d0[4] │ │ │ │ + @ instruction: 0xf64f2000 │ │ │ │ + vsra.s64 q8, q8, #64 │ │ │ │ blmi 0x127750 │ │ │ │ sbcsvc pc, lr, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf1e69000 │ │ │ │ - svclt 0x0000fb81 │ │ │ │ - eorseq r3, r4, ip, asr r2 │ │ │ │ + svclt 0x0000fc01 │ │ │ │ + eorseq r3, r4, ip, ror #6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebbe4b0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ stmdacs r3, {r2, r3, r9, sl, lr} │ │ │ │ ldm pc, {r3, r4, r5, fp, ip, lr, pc}^ @ │ │ │ │ stmdbne r8!, {ip, sp, lr, pc} │ │ │ │ @@ -89150,21 +89150,21 @@ │ │ │ │ @ instruction: 0xf7f34620 │ │ │ │ @ instruction: 0xf04fffbf │ │ │ │ @ instruction: 0xf04f3201 │ │ │ │ strtmi r3, [r1], -r1, lsl #6 │ │ │ │ andlt r4, r2, r0, lsr #12 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ svclt 0x008af7f1 │ │ │ │ - vhadd.s8 d18, d15, d0 │ │ │ │ - vmla.f d23, d16, d0[4] │ │ │ │ + @ instruction: 0xf64f2000 │ │ │ │ + vsra.s64 q8, q8, #64 │ │ │ │ blmi 0x1277f4 │ │ │ │ rscvc pc, r9, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf1e69000 │ │ │ │ - svclt 0x0000fb2f │ │ │ │ - eorseq r3, r4, ip, ror #4 │ │ │ │ + svclt 0x0000fbaf │ │ │ │ + eorseq r3, r4, ip, ror r3 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ ldrmi fp, [ip], -r5, lsl #1 │ │ │ │ strmi r4, [sl], r6, lsl #12 │ │ │ │ ldmib sp, {r4, r7, r9, sl, lr}^ │ │ │ │ @@ -89243,15 +89243,15 @@ │ │ │ │ ldrmi r4, [sl], -r0, lsr #12 │ │ │ │ blx 0xfe72548e │ │ │ │ @ instruction: 0xf93cf7e9 │ │ │ │ strmi r2, [r4], -r3, lsl #28 │ │ │ │ adcshi pc, lr, r0 │ │ │ │ svceq 0x0000f1b9 │ │ │ │ vhadd.s8 , , q11 │ │ │ │ - vorr.i32 q9, #0 @ 0x00000000 │ │ │ │ + vqdmlal.s , d0, d0[4] │ │ │ │ bl 0x12817c │ │ │ │ strmi r0, [r1], -r6, lsl #7 │ │ │ │ strtmi r4, [r8], -sl, asr #12 │ │ │ │ @ instruction: 0x47986b5b │ │ │ │ andlt r4, r5, r8, lsr #12 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ svclt 0x00e0f7e8 │ │ │ │ @@ -89299,15 +89299,15 @@ │ │ │ │ ldr pc, [r3, -r9, ror #29]! │ │ │ │ strb r2, [ip, -r0, lsl #12]! │ │ │ │ @ instruction: 0xf0002f00 │ │ │ │ @ instruction: 0xf7e88098 │ │ │ │ ldrtmi pc, [r9], -r7, lsr #24 @ │ │ │ │ @ instruction: 0xf7f54680 │ │ │ │ vmla.i8 d31, d19, d29 │ │ │ │ - vorr.i32 q9, #0 @ 0x00000000 │ │ │ │ + vqdmlal.s , d0, d0[4] │ │ │ │ bl 0x12825c │ │ │ │ strtmi r0, [r8], -r6, lsl #7 │ │ │ │ strbmi r4, [r2], -r1, lsr #12 │ │ │ │ @ instruction: 0x47986b5b │ │ │ │ @ instruction: 0xf7e84640 │ │ │ │ @ instruction: 0xe78bfe7d │ │ │ │ ldc2l 7, cr15, [sl], #-928 @ 0xfffffc60 │ │ │ │ @@ -89377,15 +89377,15 @@ │ │ │ │ movwls r9, #15106 @ 0x3b02 │ │ │ │ @ instruction: 0xf1b8e6bb │ │ │ │ suble r0, lr, r0, lsl #30 │ │ │ │ @ instruction: 0xf0039b02 │ │ │ │ movwls r0, #9215 @ 0x23ff │ │ │ │ @ instruction: 0xf7e99802 │ │ │ │ vadd.i8 d31, d3, d25 │ │ │ │ - vorr.i32 q9, #0 @ 0x00000000 │ │ │ │ + vqdmlal.s , d0, d0[4] │ │ │ │ @ instruction: 0x46020334 │ │ │ │ orreq lr, r6, #3072 @ 0xc00 │ │ │ │ strtmi r4, [r8], -r1, lsr #12 │ │ │ │ @ instruction: 0x47986b5b │ │ │ │ stmdbls r3, {r1, r4, r5, r6, r7, r9, sl, sp, lr, pc} │ │ │ │ @ instruction: 0xf834f7e9 │ │ │ │ ldr r4, [r7, -r1, lsl #13]! │ │ │ │ @@ -89415,40 +89415,40 @@ │ │ │ │ ldmib sp, {r1, r2, r3, r4, r5, r7, r9, sl, sp, lr, pc}^ │ │ │ │ ldrtmi r2, [r0], -r2, lsl #6 │ │ │ │ @ instruction: 0xf0039102 │ │ │ │ stmdbls r2, {r0, r1, r3, r4, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ cdpcs 7, 0, cr14, cr1, cr10, {4} │ │ │ │ @ instruction: 0xf8bdbf04 │ │ │ │ movwls r3, #8200 @ 0x2008 │ │ │ │ - vabd.s8 d30, d31, d30 │ │ │ │ - vmla.f d23, d16, d0[4] │ │ │ │ - vrhadd.s8 d16, d15, d30 │ │ │ │ - vshr.s64 , q10, #64 │ │ │ │ + @ instruction: 0xf64fe7ae │ │ │ │ + vsra.s64 q8, q8, #64 │ │ │ │ + @ instruction: 0xf64f012e │ │ │ │ + vaddl.s8 , d0, d4 │ │ │ │ blmi 0x567820 │ │ │ │ eorscs pc, pc, #64, 4 │ │ │ │ - blx 0x1d23fe4 │ │ │ │ - mvnvc pc, pc, asr #4 │ │ │ │ + blx 0xffd23fe4 │ │ │ │ + mvnseq pc, pc, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - andseq pc, r4, pc, asr #12 │ │ │ │ + eorne pc, r4, pc, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf44f4b0d │ │ │ │ vqsub.s16 d7, d13, d0 │ │ │ │ - blls 0x126120 │ │ │ │ + blls 0x126320 │ │ │ │ @ instruction: 0xf0032600 │ │ │ │ @ instruction: 0xf04f02ff │ │ │ │ blx 0xfe8f439e │ │ │ │ movwls r3, #8707 @ 0x2203 │ │ │ │ movwls r4, #13331 @ 0x3413 │ │ │ │ svclt 0x0000e63d │ │ │ │ umulleq r8, fp, r4, r6 │ │ │ │ addeq r8, fp, lr, lsl #11 │ │ │ │ addeq r8, fp, sl, asr #10 │ │ │ │ addeq r8, fp, r4, lsl #9 │ │ │ │ addeq r8, fp, sl, asr r4 │ │ │ │ - eorseq r3, r4, ip, ror r2 │ │ │ │ + eorseq r3, r4, ip, lsl #7 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ strmi fp, [r4], -r7, lsl #1 │ │ │ │ ldrmi r4, [pc], -r8, lsl #13 │ │ │ │ @ instruction: 0xf0124616 │ │ │ │ @@ -89851,22 +89851,22 @@ │ │ │ │ @ instruction: 0x4630fa99 │ │ │ │ @ instruction: 0xf7e8464d │ │ │ │ @ instruction: 0xe7acfa95 │ │ │ │ @ instruction: 0x46444650 │ │ │ │ blx 0x1025dbc │ │ │ │ @ instruction: 0x464d4630 │ │ │ │ blx 0xf25dc4 │ │ │ │ - vabd.s8 d30, d31, d19 │ │ │ │ - vmla.f d23, d16, d0[4] │ │ │ │ + @ instruction: 0xf64fe7a3 │ │ │ │ + vsra.s64 q8, q8, #64 │ │ │ │ @ instruction: 0xf64f012e │ │ │ │ - vmvn.i32 d16, #4 @ 0x00000004 │ │ │ │ + vmla.i d17, d0, d0[1] │ │ │ │ blmi 0xe7ef0 │ │ │ │ andpl pc, r5, #64, 4 │ │ │ │ - @ instruction: 0xff0af21c │ │ │ │ - mlaseq r4, r0, r2, r3 │ │ │ │ + @ instruction: 0xff8af21c │ │ │ │ + eorseq r3, r4, r0, lsr #7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebbf04c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r5, r8, ror #31 │ │ │ │ andls r4, r0, #148897792 @ 0x8e00000 │ │ │ │ eorvs pc, r4, #73400320 @ 0x4600000 │ │ │ │ addscs pc, r6, #192, 4 │ │ │ │ @@ -90384,22 +90384,22 @@ │ │ │ │ cdp2 7, 6, cr15, cr14, cr7, {7} │ │ │ │ @ instruction: 0x4640e79f │ │ │ │ @ instruction: 0xf7e74635 │ │ │ │ @ instruction: 0x4658fe17 │ │ │ │ cdp2 7, 1, cr15, cr4, cr7, {7} │ │ │ │ ldrbmi r4, [r6], -r8, asr #12 │ │ │ │ cdp2 7, 1, cr15, cr0, cr7, {7} │ │ │ │ - vaba.s8 d30, d31, d3 │ │ │ │ - vmla.f d23, d16, d0[4] │ │ │ │ + @ instruction: 0xf64fe793 │ │ │ │ + vsra.s64 q8, q8, #64 │ │ │ │ @ instruction: 0xf64f012e │ │ │ │ - vmvn.i32 d16, #4 @ 0x00000004 │ │ │ │ + vmla.i d17, d0, d0[1] │ │ │ │ blmi 0xe8744 │ │ │ │ rscpl pc, r3, #64, 4 │ │ │ │ - blx 0xff8a4f04 │ │ │ │ - eorseq r3, r4, r4, lsr #5 │ │ │ │ + blx 0x18a4f06 │ │ │ │ + ldrhteq r3, [r4], -r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebbf8a0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r6, r0, ror #31 │ │ │ │ andls r4, r1, #148897792 @ 0x8e00000 │ │ │ │ eorvs pc, r4, #73400320 @ 0x4600000 │ │ │ │ addscs pc, r6, #192, 4 │ │ │ │ @@ -90585,22 +90585,22 @@ │ │ │ │ ldc2l 7, cr15, [ip], {231} @ 0xe7 │ │ │ │ ldmdals r4, {r2, r5, r6, r8, r9, sl, sp, lr, pc} │ │ │ │ mcrls 6, 0, r4, cr11, cr12, {0} │ │ │ │ stc2 7, cr15, [r4], {231} @ 0xe7 │ │ │ │ @ instruction: 0xf7e79813 │ │ │ │ ldmdals r5, {r0, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ ldc2l 7, cr15, [lr], #-924 @ 0xfffffc64 │ │ │ │ - vaba.s8 q15, , q4 │ │ │ │ - vmla.f d23, d16, d0[4] │ │ │ │ + @ instruction: 0xf64fe758 │ │ │ │ + vsra.s64 q8, q8, #64 │ │ │ │ @ instruction: 0xf64f012e │ │ │ │ - vmvn.i32 d16, #4 @ 0x00000004 │ │ │ │ + vmla.i d17, d0, d0[1] │ │ │ │ blmi 0xe8a68 │ │ │ │ sbcvs pc, r6, #1325400064 @ 0x4f000000 │ │ │ │ - @ instruction: 0xf94ef21c │ │ │ │ - ldrhteq r3, [r4], -r8 │ │ │ │ + @ instruction: 0xf9cef21c │ │ │ │ + eorseq r3, r4, r8, asr #7 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0098f8cc │ │ │ │ @ instruction: 0x4698b091 │ │ │ │ strmi r4, [r9], r6, lsl #12 │ │ │ │ ldcls 6, cr4, [ip, #-92] @ 0xffffffa4 │ │ │ │ @@ -90762,22 +90762,22 @@ │ │ │ │ @ instruction: 0x461c4630 │ │ │ │ @ instruction: 0xf7e79e07 │ │ │ │ stmdals pc, {r0, r2, r5, r8, r9, fp, ip, sp, lr, pc} @ │ │ │ │ blx 0x926bf2 │ │ │ │ @ instruction: 0xf7e7980e │ │ │ │ stmdals sp, {r0, r1, r2, r3, r4, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ blx 0x7a6bfe │ │ │ │ - vaba.s8 q15, , │ │ │ │ - vmla.f d23, d16, d0[4] │ │ │ │ + @ instruction: 0xf64fe75d │ │ │ │ + vsra.s64 q8, q8, #64 │ │ │ │ @ instruction: 0xf64f012e │ │ │ │ - vmvn.i32 d16, #4 @ 0x00000004 │ │ │ │ + vmla.i d17, d0, d0[1] │ │ │ │ blmi 0xe8d2c │ │ │ │ rsbsvs pc, r5, #64, 4 │ │ │ │ - @ instruction: 0xffecf21b │ │ │ │ - eorseq r3, r4, r8, asr #5 │ │ │ │ + @ instruction: 0xf86cf21c │ │ │ │ + ldrsbteq r3, [r4], -r8 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0088f8cc │ │ │ │ @ instruction: 0x4698b095 │ │ │ │ strmi r4, [r9], r6, lsl #12 │ │ │ │ stcls 6, cr4, [r2, #-92]! @ 0xffffffa4 │ │ │ │ @@ -90925,22 +90925,22 @@ │ │ │ │ @ instruction: 0x4650d8d8 │ │ │ │ @ instruction: 0xf7e7461c │ │ │ │ ldmdals r2, {r0, r1, r2, r3, r4, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf9dcf7e7 │ │ │ │ @ instruction: 0xf7e79811 │ │ │ │ ldmdals r0, {r0, r3, r4, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf9d6f7e7 │ │ │ │ - vaba.s8 q15, , q12 │ │ │ │ - vmla.f d23, d16, d0[4] │ │ │ │ + @ instruction: 0xf64fe778 │ │ │ │ + vsra.s64 q8, q8, #64 │ │ │ │ @ instruction: 0xf64f012e │ │ │ │ - vmvn.i32 d16, #4 @ 0x00000004 │ │ │ │ + vmla.i d17, d0, d0[1] │ │ │ │ blmi 0xe8fb8 │ │ │ │ adcsvs pc, fp, #64, 4 │ │ │ │ - mcr2 2, 5, pc, cr6, cr11, {0} @ │ │ │ │ - ldrsbteq r3, [r4], -r8 │ │ │ │ + @ instruction: 0xff26f21b │ │ │ │ + eorseq r3, r4, r8, ror #7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebc0114 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r6, r0, ror #31 │ │ │ │ @ instruction: 0x461a4694 │ │ │ │ ldmib sp, {r3, sl, fp, ip, pc}^ │ │ │ │ strmi lr, [r4, #777]! @ 0x309 │ │ │ │ @@ -90968,15 +90968,15 @@ │ │ │ │ eor pc, r0, sp, asr #17 │ │ │ │ strls r4, [sl], #-1633 @ 0xfffff99f │ │ │ │ pop {r1, r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fe4010 │ │ │ │ svclt 0x0000be11 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ - eorseq r3, r4, r8, ror #5 │ │ │ │ + ldrshteq r3, [r4], -r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebc01a8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6460fe0 │ │ │ │ vaddl.s8 q11, d0, d20 │ │ │ │ umulllt r2, r6, r6, r0 │ │ │ │ addsmi r4, r1, #156, 12 @ 0x9c00000 │ │ │ │ @@ -91007,15 +91007,15 @@ │ │ │ │ stc2l 7, cr15, [r8, #1016] @ 0x3f8 │ │ │ │ andcs fp, r0, r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ - eorseq r3, r4, r8, ror #5 │ │ │ │ + ldrshteq r3, [r4], -r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebc0248 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r7, r0, ror #31 │ │ │ │ ldc 6, cr4, [pc, #600] @ 0x692ac │ │ │ │ @ instruction: 0xf04f7b0e │ │ │ │ bls 0x26c05c │ │ │ │ @@ -91260,22 +91260,22 @@ │ │ │ │ @ instruction: 0xf9cef7fe │ │ │ │ @ instruction: 0x462ae6d1 │ │ │ │ mrrc2 7, 14, pc, r2, cr14 @ │ │ │ │ @ instruction: 0x462ae752 │ │ │ │ blx 0xff0273ea │ │ │ │ svclt 0x0000e74e │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - vhadd.s8 d18, d15, d0 │ │ │ │ - vmla.f d23, d16, d0[4] │ │ │ │ + @ instruction: 0xf64f2000 │ │ │ │ + vsra.s64 q8, q8, #64 │ │ │ │ blmi 0x1698fc │ │ │ │ rscvs pc, sp, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf1e49000 │ │ │ │ - vpmax.s16 d31, d16, d27 │ │ │ │ - svclt 0x0000fbbf │ │ │ │ - eorseq r3, r4, r4, lsl #6 │ │ │ │ + vqdmulh.s16 d31, d0, d27 │ │ │ │ + svclt 0x0000fc3f │ │ │ │ + eorseq r3, r4, r4, lsl r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebc0660 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r6, r0, ror #31 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ blvc 0x324ae4 │ │ │ │ strls r9, [r0], #-3080 @ 0xfffff3f8 │ │ │ │ @@ -91329,15 +91329,15 @@ │ │ │ │ @ instruction: 0xf8cd4610 │ │ │ │ @ instruction: 0xf7fec008 │ │ │ │ andlt pc, r5, fp, lsr fp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - eorseq r3, r4, ip, lsl r3 │ │ │ │ + eorseq r3, r4, ip, lsr #8 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0xf04f4680 │ │ │ │ ldrmi r3, [r2], r0, lsl #1 │ │ │ │ @ instruction: 0xf7e74689 │ │ │ │ @@ -91427,15 +91427,15 @@ │ │ │ │ blx 0x18eaca │ │ │ │ stcls 4, cr12, [r5, #-56] @ 0xffffffc8 │ │ │ │ stcls 5, cr9, [r6, #-16] │ │ │ │ stcls 5, cr9, [r7, #-20] @ 0xffffffec │ │ │ │ strpl lr, [r6], #-2509 @ 0xfffff633 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ mrclt 7, 2, APSR_nzcv, cr14, cr14, {7} │ │ │ │ - eorseq r3, r4, r8, lsr r3 │ │ │ │ + eorseq r3, r4, r8, asr #8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebc08e0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r6, r0, ror #31 │ │ │ │ ldceq 0, cr15, [ip], {79} @ 0x4f │ │ │ │ stmib sp, {r3, sl, fp, ip, pc}^ │ │ │ │ ldrmi r3, [r3], -r1, lsl #8 │ │ │ │ @@ -91448,25 +91448,25 @@ │ │ │ │ @ instruction: 0xf7fe9403 │ │ │ │ andlt pc, r6, pc, lsr lr @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ - eorseq r3, r4, r8, lsr r3 │ │ │ │ + eorseq r3, r4, r8, asr #8 │ │ │ │ strmi fp, [r4], r0, lsl #10 │ │ │ │ ldrmi r4, [r1], -r8, lsl #12 │ │ │ │ movwls r9, #6657 @ 0x1a01 │ │ │ │ cdpeq 0, 1, cr15, cr12, cr15, {2} │ │ │ │ blx 0x3fc352 │ │ │ │ blls 0xf8774 │ │ │ │ andgt pc, r8, sp, asr #17 │ │ │ │ bl 0x1a78c0 │ │ │ │ ldclt 7, cr15, [r2, #-1016] @ 0xfffffc08 │ │ │ │ - eorseq r3, r4, r8, lsr #7 │ │ │ │ + ldrhteq r3, [r4], -r8 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebc095c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ strmi r4, [lr], -r7, lsl #12 │ │ │ │ ldmib sp, {r0, r2, r4, r9, sl, lr}^ │ │ │ │ movwls r4, #4874 @ 0x130a │ │ │ │ @@ -91477,25 +91477,25 @@ │ │ │ │ strtmi r9, [r2], -r8 │ │ │ │ strtmi r9, [r9], -r1, lsl #22 │ │ │ │ blx 0x3fb04e │ │ │ │ @ instruction: 0xf8cdcc07 │ │ │ │ andlt ip, r3, r4, lsr #32 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ stcllt 7, cr15, [ip], #1016 @ 0x3f8 │ │ │ │ - eorseq r3, r4, r8, lsr #7 │ │ │ │ + ldrhteq r3, [r4], -r8 │ │ │ │ strmi fp, [r4], r0, lsl #10 │ │ │ │ ldrmi r4, [r1], -r8, lsl #12 │ │ │ │ movwls r9, #6657 @ 0x1a01 │ │ │ │ cdpeq 0, 1, cr15, cr12, cr15, {2} │ │ │ │ blx 0x3fc3c6 │ │ │ │ blls 0xf87e8 │ │ │ │ andgt pc, r8, sp, asr #17 │ │ │ │ bl 0x1a7934 │ │ │ │ ldcllt 7, cr15, [r8], {254} @ 0xfe │ │ │ │ - eorseq r3, r4, r8, lsl r4 │ │ │ │ + eorseq r3, r4, r8, lsr #10 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0xf04f4680 │ │ │ │ ldrmi r3, [r2], r0, lsl #1 │ │ │ │ @ instruction: 0xf7e64689 │ │ │ │ @@ -91585,15 +91585,15 @@ │ │ │ │ blx 0x18ed42 │ │ │ │ stcls 4, cr12, [r5, #-56] @ 0xffffffc8 │ │ │ │ stcls 5, cr9, [r6, #-16] │ │ │ │ stcls 5, cr9, [r7, #-20] @ 0xffffffec │ │ │ │ strpl lr, [r6], #-2509 @ 0xfffff633 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ stclt 7, cr15, [r2, #-1016]! @ 0xfffffc08 │ │ │ │ - eorseq r3, r4, r8, lsl #9 │ │ │ │ + mlaseq r4, r8, r5, r3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebc0b58 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r6, r0, ror #31 │ │ │ │ ldceq 0, cr15, [ip], {79} @ 0x4f │ │ │ │ stmib sp, {r3, sl, fp, ip, pc}^ │ │ │ │ ldrmi r3, [r3], -r1, lsl #8 │ │ │ │ @@ -91606,15 +91606,15 @@ │ │ │ │ @ instruction: 0xf7fe9403 │ │ │ │ andlt pc, r6, r3, lsl #26 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ - eorseq r3, r4, r8, lsl #9 │ │ │ │ + mlaseq r4, r8, r5, r3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebc0bac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r6, r0, ror #31 │ │ │ │ ldceq 0, cr15, [ip], {79} @ 0x4f │ │ │ │ stmib sp, {r3, sl, fp, ip, pc}^ │ │ │ │ ldrmi r3, [r3], -r1, lsl #8 │ │ │ │ @@ -91627,25 +91627,25 @@ │ │ │ │ @ instruction: 0xf7fe9403 │ │ │ │ ldrdlt pc, [r6], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ - ldrshteq r3, [r4], -r8 │ │ │ │ + eorseq r3, r4, r8, lsl #12 │ │ │ │ strmi fp, [r4], r0, lsl #10 │ │ │ │ ldrmi r4, [r1], -r8, lsl #12 │ │ │ │ movwls r9, #6657 @ 0x1a01 │ │ │ │ cdpeq 0, 1, cr15, cr12, cr15, {2} │ │ │ │ blx 0x3fc61e │ │ │ │ blls 0xf8a40 │ │ │ │ andgt pc, r8, sp, asr #17 │ │ │ │ bl 0x1a7b8c │ │ │ │ bllt 0xfeba7a14 │ │ │ │ - eorseq r3, r4, r8, ror #10 │ │ │ │ + eorseq r3, r4, r8, ror r6 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebc0c28 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ strmi r4, [lr], -r7, lsl #12 │ │ │ │ ldmib sp, {r0, r2, r4, r9, sl, lr}^ │ │ │ │ movwls r4, #4874 @ 0x130a │ │ │ │ @@ -91656,15 +91656,15 @@ │ │ │ │ strtmi r9, [r2], -r8 │ │ │ │ strtmi r9, [r9], -r1, lsl #22 │ │ │ │ blx 0x3fb31a │ │ │ │ @ instruction: 0xf8cdcc07 │ │ │ │ andlt ip, r3, r4, lsr #32 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ bllt 0xfe227a60 │ │ │ │ - eorseq r3, r4, r8, ror #10 │ │ │ │ + eorseq r3, r4, r8, ror r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebc0c74 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r6, r0, ror #31 │ │ │ │ ldceq 0, cr15, [ip], {79} @ 0x4f │ │ │ │ stmib sp, {r3, sl, fp, ip, pc}^ │ │ │ │ ldrmi r3, [r3], -r1, lsl #8 │ │ │ │ @@ -91677,15 +91677,15 @@ │ │ │ │ @ instruction: 0xf7fe9403 │ │ │ │ andlt pc, r6, r5, ror ip @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ - ldrsbteq r3, [r4], -r8 │ │ │ │ + eorseq r3, r4, r8, ror #13 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebc0cc8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r6, r0, ror #31 │ │ │ │ ldceq 0, cr15, [ip], {79} @ 0x4f │ │ │ │ stmib sp, {r3, sl, fp, ip, pc}^ │ │ │ │ ldrmi r3, [r3], -r1, lsl #8 │ │ │ │ @@ -91698,15 +91698,15 @@ │ │ │ │ @ instruction: 0xf7fe9403 │ │ │ │ andlt pc, r6, fp, asr #24 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ - eorseq r3, r4, r8, asr #12 │ │ │ │ + eorseq r3, r4, r8, asr r7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebc0d1c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r6, r0, ror #31 │ │ │ │ ldceq 0, cr15, [ip], {79} @ 0x4f │ │ │ │ stmib sp, {r3, sl, fp, ip, pc}^ │ │ │ │ ldrmi r3, [r3], -r1, lsl #8 │ │ │ │ @@ -91719,15 +91719,15 @@ │ │ │ │ @ instruction: 0xf7fe9403 │ │ │ │ andlt pc, r6, r1, lsr #24 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ - ldrhteq r3, [r4], -r8 │ │ │ │ + eorseq r3, r4, r8, asr #15 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebc0d70 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r6, r0, ror #31 │ │ │ │ ldceq 0, cr15, [ip], {79} @ 0x4f │ │ │ │ stmib sp, {r3, sl, fp, ip, pc}^ │ │ │ │ ldrmi r3, [r3], -r1, lsl #8 │ │ │ │ @@ -91740,15 +91740,15 @@ │ │ │ │ @ instruction: 0xf7fe9403 │ │ │ │ strdlt pc, [r6], -r7 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ - eorseq r3, r4, r8, lsr #14 │ │ │ │ + eorseq r3, r4, r8, lsr r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebc0dc4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r6, r0, ror #31 │ │ │ │ ldceq 0, cr15, [ip], {79} @ 0x4f │ │ │ │ stmib sp, {r3, sl, fp, ip, pc}^ │ │ │ │ ldrmi r3, [r3], -r1, lsl #8 │ │ │ │ @@ -91761,15 +91761,15 @@ │ │ │ │ @ instruction: 0xf7fe9403 │ │ │ │ andlt pc, r6, sp, asr #23 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ - mlaseq r4, r8, r7, r3 │ │ │ │ + eorseq r3, r4, r8, lsr #17 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebc0e18 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r6, r0, ror #31 │ │ │ │ ldceq 0, cr15, [ip], {79} @ 0x4f │ │ │ │ stmib sp, {r3, sl, fp, ip, pc}^ │ │ │ │ ldrmi r3, [r3], -r1, lsl #8 │ │ │ │ @@ -91782,15 +91782,15 @@ │ │ │ │ @ instruction: 0xf7fe9403 │ │ │ │ andlt pc, r6, r3, lsr #23 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ - eorseq r3, r4, r8, lsl #16 │ │ │ │ + eorseq r3, r4, r8, lsl r9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebc0e6c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r6, r0, ror #31 │ │ │ │ ldceq 0, cr15, [ip], {79} @ 0x4f │ │ │ │ stmib sp, {r3, sl, fp, ip, pc}^ │ │ │ │ ldrmi r3, [r3], -r1, lsl #8 │ │ │ │ @@ -91803,15 +91803,15 @@ │ │ │ │ @ instruction: 0xf7fe9403 │ │ │ │ andlt pc, r6, r9, ror fp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ - eorseq r3, r4, r8, ror r8 │ │ │ │ + eorseq r3, r4, r8, lsl #19 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebc0ec0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r6, r0, ror #31 │ │ │ │ ldceq 0, cr15, [ip], {79} @ 0x4f │ │ │ │ stmib sp, {r3, sl, fp, ip, pc}^ │ │ │ │ ldrmi r3, [r3], -r1, lsl #8 │ │ │ │ @@ -91824,15 +91824,15 @@ │ │ │ │ @ instruction: 0xf7fe9403 │ │ │ │ andlt pc, r6, pc, asr #22 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ - eorseq r3, r4, r8, ror #17 │ │ │ │ + ldrshteq r3, [r4], -r8 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebc0f14 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ strmi r4, [r7], -lr, lsl #12 │ │ │ │ @ instruction: 0xf886f7e6 │ │ │ │ @ instruction: 0xf7e64604 │ │ │ │ @@ -91867,15 +91867,15 @@ │ │ │ │ @ instruction: 0x46106812 │ │ │ │ @ instruction: 0xff08f7fd │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - eorseq r3, r4, r8, asr r9 │ │ │ │ + eorseq r3, r4, r8, ror #20 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebc0fc0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ ldceq 0, cr15, [ip], {79} @ 0x4f │ │ │ │ stmib sp, {r1, r2, sl, fp, ip, pc}^ │ │ │ │ ldrmi r3, [r3], -r0, lsl #8 │ │ │ │ @@ -91886,15 +91886,15 @@ │ │ │ │ @ instruction: 0x46106812 │ │ │ │ mcr2 7, 7, pc, cr2, cr13, {7} @ │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - eorseq r3, r4, r8, asr #19 │ │ │ │ + ldrsbteq r3, [r4], -r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebc100c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [lr], r0, ror #31 │ │ │ │ @ instruction: 0xf646b086 │ │ │ │ vsubw.s8 q11, q0, d20 │ │ │ │ @ instruction: 0x46942396 │ │ │ │ @@ -91918,15 +91918,15 @@ │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xf850f7ff │ │ │ │ andcs fp, r0, r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - eorseq r3, r4, r8, lsr sl │ │ │ │ + eorseq r3, r4, r8, asr #22 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebc108c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [lr], r0, ror #31 │ │ │ │ @ instruction: 0xf646b086 │ │ │ │ vsubw.s8 q11, q0, d20 │ │ │ │ @ instruction: 0x46942396 │ │ │ │ @@ -91950,15 +91950,15 @@ │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xf810f7ff │ │ │ │ andcs fp, r0, r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - eorseq r3, r4, r4, asr sl │ │ │ │ + eorseq r3, r4, r4, ror #22 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebc110c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r8], -r0, ror #31 │ │ │ │ msrvs CPSR_s, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ addmi fp, r2, #134 @ 0x86 │ │ │ │ @@ -91986,15 +91986,15 @@ │ │ │ │ @ instruction: 0xf9eaf7fd │ │ │ │ andcs fp, r0, r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ ... │ │ │ │ - eorseq r3, r4, r0, ror sl │ │ │ │ + eorseq r3, r4, r0, lsl #23 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebc11a0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r8], -r0, ror #31 │ │ │ │ msrvs CPSR_s, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ addmi fp, r2, #134 @ 0x86 │ │ │ │ @@ -92023,15 +92023,15 @@ │ │ │ │ andcs fp, r0, r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ - eorseq r3, r4, ip, lsl #21 │ │ │ │ + mlaseq r4, ip, fp, r3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebc1238 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r8], -r0, ror #31 │ │ │ │ msrvs CPSR_s, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ addmi fp, r2, #134 @ 0x86 │ │ │ │ @@ -92061,15 +92061,15 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ @ instruction: 0xffffffff │ │ │ │ - eorseq r3, r4, r8, lsr #21 │ │ │ │ + ldrhteq r3, [r4], -r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebc12d0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6460fe0 │ │ │ │ vaddl.s8 q11, d0, d20 │ │ │ │ umulllt r2, r6, r6, r0 │ │ │ │ stmdavs r0, {r1, r3, r4, r7, r9, lr} │ │ │ │ @@ -92093,16 +92093,16 @@ │ │ │ │ @ instruction: 0xf7fdc008 │ │ │ │ andlt pc, r6, r1, asr #26 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ - eorseq r3, r4, r4, asr #21 │ │ │ │ - eorseq r3, r4, ip, lsl r3 │ │ │ │ + ldrsbteq r3, [r4], -r4 │ │ │ │ + eorseq r3, r4, ip, lsr #8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebc1354 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6460fe0 │ │ │ │ vaddl.s8 q11, d0, d20 │ │ │ │ umulllt r2, r6, r6, r0 │ │ │ │ stmdavs r0, {r1, r3, r4, r7, r9, lr} │ │ │ │ @@ -92126,16 +92126,16 @@ │ │ │ │ @ instruction: 0xf7fdc008 │ │ │ │ strdlt pc, [r6], -pc @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ - eorseq r3, r4, r0, ror #21 │ │ │ │ - eorseq r3, r4, ip, lsl r3 │ │ │ │ + ldrshteq r3, [r4], -r0 │ │ │ │ + eorseq r3, r4, ip, lsr #8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebc13d8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r8], -r0, ror #31 │ │ │ │ msrvs CPSR_s, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ addmi fp, r2, #134 @ 0x86 │ │ │ │ @@ -92165,15 +92165,15 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ @ instruction: 0xffffffff │ │ │ │ - ldrshteq r3, [r4], -ip │ │ │ │ + eorseq r3, r4, ip, lsl #24 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [r0], r4, lsl #1 │ │ │ │ ldrmi r4, [r6], -pc, lsl #12 │ │ │ │ blls 0x34ee90 │ │ │ │ @@ -92187,15 +92187,15 @@ │ │ │ │ ldrtmi r4, [r1], -sl, lsr #12 │ │ │ │ @ instruction: 0xf8cd9400 │ │ │ │ @ instruction: 0xf7fdc004 │ │ │ │ strtmi pc, [r0], -r3, ror #30 │ │ │ │ pop {r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf7e641f0 │ │ │ │ svclt 0x0000b841 │ │ │ │ - eorseq r3, r4, r8, lsl fp │ │ │ │ + eorseq r3, r4, r8, lsr #24 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ strmi lr, [r8, #-2525] @ 0xfffff623 │ │ │ │ ldmib sp, {r0, r1, r2, r4, r9, sl, lr}^ │ │ │ │ strmi r2, [lr], -r6, lsl #6 │ │ │ │ @@ -92204,15 +92204,15 @@ │ │ │ │ @ instruction: 0xc018f8df │ │ │ │ strtmi r9, [fp], -r6 │ │ │ │ ldrtmi r4, [r9], -r2, lsr #12 │ │ │ │ @ instruction: 0xf8cd4630 │ │ │ │ pop {r2, r3, r4, lr, pc} │ │ │ │ @ instruction: 0xf7fd41f0 │ │ │ │ svclt 0x0000bf3b │ │ │ │ - eorseq r3, r4, r8, lsl fp │ │ │ │ + eorseq r3, r4, r8, lsr #24 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [r0], r4, lsl #1 │ │ │ │ ldrmi r4, [r6], -pc, lsl #12 │ │ │ │ movwls r9, #15626 @ 0x3d0a │ │ │ │ @@ -92248,15 +92248,15 @@ │ │ │ │ ldrtmi r4, [r1], -sl, lsr #12 │ │ │ │ @ instruction: 0xf8cd9400 │ │ │ │ @ instruction: 0xf7fdc004 │ │ │ │ strtmi pc, [r0], -r9, ror #29 │ │ │ │ pop {r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf7e541f0 │ │ │ │ svclt 0x0000bfc7 │ │ │ │ - eorseq r3, r4, r4, lsr fp │ │ │ │ + eorseq r3, r4, r4, asr #24 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ strmi lr, [r8, #-2525] @ 0xfffff623 │ │ │ │ ldmib sp, {r0, r1, r2, r4, r9, sl, lr}^ │ │ │ │ strmi r2, [lr], -r6, lsl #6 │ │ │ │ @@ -92265,15 +92265,15 @@ │ │ │ │ @ instruction: 0xc018f8df │ │ │ │ strtmi r9, [fp], -r6 │ │ │ │ ldrtmi r4, [r9], -r2, lsr #12 │ │ │ │ @ instruction: 0xf8cd4630 │ │ │ │ pop {r2, r3, r4, lr, pc} │ │ │ │ @ instruction: 0xf7fd41f0 │ │ │ │ svclt 0x0000bec1 │ │ │ │ - eorseq r3, r4, r4, lsr fp │ │ │ │ + eorseq r3, r4, r4, asr #24 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [r0], r4, lsl #1 │ │ │ │ ldrmi r4, [r6], -pc, lsl #12 │ │ │ │ blls 0x34f020 │ │ │ │ @@ -92287,15 +92287,15 @@ │ │ │ │ ldrtmi r4, [r1], -sl, lsr #12 │ │ │ │ @ instruction: 0xf8cd9400 │ │ │ │ @ instruction: 0xf7fdc004 │ │ │ │ @ instruction: 0x4620fe9b │ │ │ │ pop {r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf7e541f0 │ │ │ │ svclt 0x0000bf79 │ │ │ │ - eorseq r3, r4, r0, asr fp │ │ │ │ + eorseq r3, r4, r0, ror #24 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ strmi lr, [r8, #-2525] @ 0xfffff623 │ │ │ │ ldmib sp, {r0, r1, r2, r4, r9, sl, lr}^ │ │ │ │ strmi r2, [lr], -r6, lsl #6 │ │ │ │ @@ -92304,15 +92304,15 @@ │ │ │ │ @ instruction: 0xc018f8df │ │ │ │ strtmi r9, [fp], -r6 │ │ │ │ ldrtmi r4, [r9], -r2, lsr #12 │ │ │ │ @ instruction: 0xf8cd4630 │ │ │ │ pop {r2, r3, r4, lr, pc} │ │ │ │ @ instruction: 0xf7fd41f0 │ │ │ │ svclt 0x0000be73 │ │ │ │ - eorseq r3, r4, r0, asr fp │ │ │ │ + eorseq r3, r4, r0, ror #24 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfebc169c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46050ff0 │ │ │ │ @ instruction: 0xf7ea4614 │ │ │ │ mvnscs pc, #27, 30 @ 0x6c │ │ │ │ andcc pc, r1, #79 @ 0x4f │ │ │ │ @@ -92350,15 +92350,15 @@ │ │ │ │ @ instruction: 0xf8df4660 │ │ │ │ @ instruction: 0x4672c018 │ │ │ │ cdpeq 0, 1, cr15, cr12, cr15, {2} │ │ │ │ @ instruction: 0xcc04fb0e │ │ │ │ andsgt pc, r4, sp, asr #17 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ ldclt 7, cr15, [lr], {253} @ 0xfd │ │ │ │ - eorseq r3, r4, ip, ror #22 │ │ │ │ + eorseq r3, r4, ip, ror ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebc1754 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andls r4, r1, #4, 12 @ 0x400000 │ │ │ │ @ instruction: 0xf81cf7eb │ │ │ │ mvnscs r9, #4096 @ 0x1000 │ │ │ │ @@ -92397,15 +92397,15 @@ │ │ │ │ @ instruction: 0xf8df4660 │ │ │ │ @ instruction: 0x4672c018 │ │ │ │ cdpeq 0, 1, cr15, cr12, cr15, {2} │ │ │ │ @ instruction: 0xcc04fb0e │ │ │ │ andsgt pc, r4, sp, asr #17 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ mcrrlt 7, 15, pc, r0, cr13 @ │ │ │ │ - ldrsbteq r3, [r4], -ip │ │ │ │ + eorseq r3, r4, ip, ror #25 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfebc1810 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [r5], -r8, ror #31 │ │ │ │ @ instruction: 0x460f4616 │ │ │ │ blx 0xff5a85b6 │ │ │ │ @ instruction: 0x46044632 │ │ │ │ @@ -92472,15 +92472,15 @@ │ │ │ │ @ instruction: 0xf8df4660 │ │ │ │ @ instruction: 0x4672c018 │ │ │ │ cdpeq 0, 1, cr15, cr12, cr15, {2} │ │ │ │ @ instruction: 0xcc04fb0e │ │ │ │ andsgt pc, r4, sp, asr #17 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ bllt 0xfeb28724 │ │ │ │ - eorseq r3, r4, ip, asr #24 │ │ │ │ + eorseq r3, r4, ip, asr sp │ │ │ │ @ instruction: 0x468cb530 │ │ │ │ ldmib sp, {r0, r4, r9, sl, lr}^ │ │ │ │ ldmib sp, {r0, r1, sl, sp}^ │ │ │ │ @ instruction: 0x4322e305 │ │ │ │ movwls sp, #20749 @ 0x510d │ │ │ │ msrvs CPSR_s, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ @@ -92492,15 +92492,15 @@ │ │ │ │ @ instruction: 0xf8df4660 │ │ │ │ @ instruction: 0x4672c018 │ │ │ │ cdpeq 0, 1, cr15, cr12, cr15, {2} │ │ │ │ @ instruction: 0xcc04fb0e │ │ │ │ andsgt pc, r4, sp, asr #17 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ bllt 0xfe128774 │ │ │ │ - ldrhteq r3, [r4], -ip │ │ │ │ + eorseq r3, r4, ip, asr #27 │ │ │ │ @ instruction: 0xf04fb570 │ │ │ │ blls 0x16d7ac │ │ │ │ stc2 10, cr15, [r0], {12} @ │ │ │ │ subsmi r4, fp, #13631488 @ 0xd00000 │ │ │ │ ldclcc 1, cr15, [pc], #48 @ 0x6a7c8 │ │ │ │ b 0x37bfe0 │ │ │ │ blls 0x1aafac │ │ │ │ @@ -92519,75 +92519,75 @@ │ │ │ │ strmi r2, [r6], r4, lsl #24 │ │ │ │ @ instruction: 0xc014f8df │ │ │ │ ldrcs r4, [ip], #-1570 @ 0xfffff9de │ │ │ │ blx 0x17c082 │ │ │ │ strls ip, [r6], #-1038 @ 0xfffffbf2 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ bllt 0x13a87e0 │ │ │ │ - ldrhteq r3, [r4], -ip │ │ │ │ + eorseq r3, r4, ip, asr #27 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebc19f8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ ldrdgt pc, [r4], -pc @ │ │ │ │ strls r9, [r0], #-3078 @ 0xfffff3fa │ │ │ │ strls r9, [r1], #-3079 @ 0xfffff3f9 │ │ │ │ andgt pc, r8, sp, asr #17 │ │ │ │ @ instruction: 0xf832f7fd │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - eorseq r3, r4, ip, lsr #26 │ │ │ │ + eorseq r3, r4, ip, lsr lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebc1a34 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ ldrdgt pc, [r4], -pc @ │ │ │ │ strls r9, [r0], #-3078 @ 0xfffff3fa │ │ │ │ strls r9, [r1], #-3079 @ 0xfffff3f9 │ │ │ │ andgt pc, r8, sp, asr #17 │ │ │ │ @ instruction: 0xf814f7fd │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - eorseq r3, r4, ip, asr sp │ │ │ │ + eorseq r3, r4, ip, ror #28 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebc1a70 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ ldrdgt pc, [r4], -pc @ │ │ │ │ strls r9, [r0], #-3078 @ 0xfffff3fa │ │ │ │ strls r9, [r1], #-3079 @ 0xfffff3f9 │ │ │ │ andgt pc, r8, sp, asr #17 │ │ │ │ @ instruction: 0xfff6f7fc │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - eorseq r3, r4, ip, lsl #27 │ │ │ │ + mlaseq r4, ip, lr, r3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebc1aac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ ldrdgt pc, [r4], -pc @ │ │ │ │ strls r9, [r0], #-3078 @ 0xfffff3fa │ │ │ │ strls r9, [r1], #-3079 @ 0xfffff3f9 │ │ │ │ andgt pc, r8, sp, asr #17 │ │ │ │ @ instruction: 0xffd8f7fc │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - ldrhteq r3, [r4], -ip │ │ │ │ + eorseq r3, r4, ip, asr #29 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ ldrmi fp, [r0], r7, lsl #1 │ │ │ │ strmi r4, [r9], r5, lsl #12 │ │ │ │ cdpls 3, 0, cr9, cr14, cr5, {0} │ │ │ │ @@ -92602,15 +92602,15 @@ │ │ │ │ strbmi r4, [r9], -r2, asr #12 │ │ │ │ strls r4, [r1, -r3, lsr #12] │ │ │ │ strls r9, [r2, #-1536] @ 0xfffffa00 │ │ │ │ @ instruction: 0xffa6f7fc │ │ │ │ andlt r4, r7, r0, lsr #12 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ ldclt 7, cr15, [r0], #916 @ 0x394 │ │ │ │ - ldrhteq r3, [r4], -ip │ │ │ │ + eorseq r3, r4, ip, asr #29 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebc1b44 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r6, r0, ror #31 │ │ │ │ ldceq 0, cr15, [ip], {79} @ 0x4f │ │ │ │ stmib sp, {r3, sl, fp, ip, pc}^ │ │ │ │ ldrmi r3, [r3], -r1, lsl #8 │ │ │ │ @@ -92623,15 +92623,15 @@ │ │ │ │ @ instruction: 0xf7fd9403 │ │ │ │ andlt pc, r6, sp, lsl #26 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ - eorseq r3, r4, ip, ror #27 │ │ │ │ + ldrshteq r3, [r4], -ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebc1b98 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r6, r0, ror #31 │ │ │ │ ldceq 0, cr15, [ip], {79} @ 0x4f │ │ │ │ stmib sp, {r3, sl, fp, ip, pc}^ │ │ │ │ ldrmi r3, [r3], -r1, lsl #8 │ │ │ │ @@ -92644,15 +92644,15 @@ │ │ │ │ @ instruction: 0xf7fd9403 │ │ │ │ andlt pc, r6, r3, ror #25 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ - eorseq r3, r4, ip, asr lr │ │ │ │ + eorseq r3, r4, ip, ror #30 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebc1bec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r6, r0, ror #31 │ │ │ │ ldceq 0, cr15, [ip], {79} @ 0x4f │ │ │ │ stmib sp, {r3, sl, fp, ip, pc}^ │ │ │ │ ldrmi r3, [r3], -r1, lsl #8 │ │ │ │ @@ -92665,15 +92665,15 @@ │ │ │ │ @ instruction: 0xf7fd9403 │ │ │ │ @ instruction: 0xb006fcb9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ - eorseq r3, r4, ip, asr #29 │ │ │ │ + ldrsbteq r3, [r4], -ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebc1c40 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r6, r0, ror #31 │ │ │ │ ldceq 0, cr15, [ip], {79} @ 0x4f │ │ │ │ stmib sp, {r3, sl, fp, ip, pc}^ │ │ │ │ ldrmi r3, [r3], -r1, lsl #8 │ │ │ │ @@ -92686,15 +92686,15 @@ │ │ │ │ @ instruction: 0xf7fd9403 │ │ │ │ andlt pc, r6, pc, lsl #25 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ - eorseq r3, r4, ip, lsr pc │ │ │ │ + eorseq r4, r4, ip, asr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebc1c94 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r6, r0, ror #31 │ │ │ │ ldceq 0, cr15, [ip], {79} @ 0x4f │ │ │ │ stmib sp, {r3, sl, fp, ip, pc}^ │ │ │ │ ldrmi r3, [r3], -r1, lsl #8 │ │ │ │ @@ -92707,15 +92707,15 @@ │ │ │ │ @ instruction: 0xf7fd9403 │ │ │ │ andlt pc, r6, r5, ror #24 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ - eorseq r3, r4, ip, lsr #31 │ │ │ │ + ldrhteq r4, [r4], -ip │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ strmi fp, [r6], -r9, lsl #1 │ │ │ │ ldcls 8, cr2, [r3, #-4] │ │ │ │ andls r9, r6, #-1073741823 @ 0xc0000001 │ │ │ │ @@ -92810,15 +92810,15 @@ │ │ │ │ blls 0x24ec20 │ │ │ │ eorsle r2, r4, r3, lsl #22 │ │ │ │ vfnmsne.f64 d9, d12, d7 │ │ │ │ strcs fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ svclt 0x00982d03 │ │ │ │ streq pc, [r1], #-68 @ 0xffffffbc │ │ │ │ rsble r2, fp, r0, lsl #24 │ │ │ │ - cmppcs r0, #805306372 @ p-variant is OBSOLETE @ 0x30000004 │ │ │ │ + msrcc SPSR_, #805306372 @ 0x30000004 │ │ │ │ teqpeq r4, #192, 4 @ p-variant is OBSOLETE │ │ │ │ addeq lr, r6, #3072 @ 0xc00 │ │ │ │ ldclcs 8, cr15, [r4, #840] @ 0x348 │ │ │ │ subsle r2, r4, r0, lsl #20 │ │ │ │ stmdbls r6, {r0, r1, r2, r8, r9, fp, ip, pc} │ │ │ │ eorcc pc, r3, r2, asr r8 @ │ │ │ │ andls r9, r3, #20, 20 @ 0x14000 │ │ │ │ @@ -92888,23 +92888,23 @@ │ │ │ │ strbmi r1, [r0], -r0 │ │ │ │ strcc r1, [r4], #-2274 @ 0xfffff71e │ │ │ │ @ instruction: 0xf802f7ed │ │ │ │ stmiale r3!, {r0, r2, r5, r7, r9, lr}^ │ │ │ │ @ instruction: 0xf7e54648 │ │ │ │ @ instruction: 0x4640fa77 │ │ │ │ blx 0x1da8d44 │ │ │ │ - vmax.s8 q15, , q10 │ │ │ │ - vmla.f d23, d16, d0[4] │ │ │ │ + @ instruction: 0xf64fe6e4 │ │ │ │ + vsra.s64 q8, q8, #64 │ │ │ │ @ instruction: 0xf64f012e │ │ │ │ - vmla.i d16, d0, d0[1] │ │ │ │ + vmov.i32 , #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf603002e │ │ │ │ @ instruction: 0xf6406314 │ │ │ │ vhsub.s16 , , q7 │ │ │ │ - svclt 0x0000ff43 │ │ │ │ - eorseq r4, r4, ip, lsl r0 │ │ │ │ + svclt 0x0000ffc3 │ │ │ │ + eorseq r4, r4, ip, lsr #2 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ ldrmi fp, [r9], fp, lsl #1 │ │ │ │ stmdacs r1, {r2, r9, sl, lr} │ │ │ │ ldmib sp, {r1, r2, r4, r8, r9, fp, ip, pc}^ │ │ │ │ @@ -92918,15 +92918,15 @@ │ │ │ │ rschi pc, r5, r0 │ │ │ │ svclt 0x008c2e03 │ │ │ │ movwcs r2, #4864 @ 0x1300 │ │ │ │ svclt 0x00182f02 │ │ │ │ movweq pc, #4163 @ 0x1043 @ │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ vrhadd.s8 d24, d3, d2 │ │ │ │ - vorr.i32 q9, #0 @ 0x00000000 │ │ │ │ + vqdmlal.s , d0, d0[4] │ │ │ │ bl 0x12bb00 │ │ │ │ smlabbcs r0, r4, r2, r0 │ │ │ │ mrccs 8, 1, APSR_nzcv, cr0, cr2, {6} │ │ │ │ @ instruction: 0xf0002a00 │ │ │ │ @ instruction: 0xf85280b6 │ │ │ │ strbmi r3, [r0], -r7, lsr #32 │ │ │ │ ldrbmi r9, [r2], -r7, lsl #24 │ │ │ │ @@ -93019,22 +93019,22 @@ │ │ │ │ ldrcc r9, [r0, #-2824] @ 0xfffff4f8 │ │ │ │ stmiale r5!, {r0, r1, r3, r5, r7, r9, lr}^ │ │ │ │ @ instruction: 0xf084e78f │ │ │ │ tstcs r1, r1, lsl #8 │ │ │ │ streq lr, [r4], #2819 @ 0xb03 │ │ │ │ mrccs 8, 1, APSR_nzcv, cr0, cr4, {6} │ │ │ │ @ instruction: 0xf47f2a00 │ │ │ │ - vmax.f32 q13, , q0 │ │ │ │ - vmla.f d23, d16, d0[4] │ │ │ │ + @ instruction: 0xf64faf40 │ │ │ │ + vsra.s64 q8, q8, #64 │ │ │ │ @ instruction: 0xf64f012e │ │ │ │ - vmla.i d16, d0, d0[1] │ │ │ │ + vmov.i32 , #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf503002e │ │ │ │ vst2.16 {d22-d25}, [pc :128], r7 │ │ │ │ vqsub.s16 q3, , q15 │ │ │ │ - mcrcs 14, 0, pc, cr7, cr13, {1} @ │ │ │ │ + mcrcs 14, 0, pc, cr7, cr13, {5} @ │ │ │ │ svcge 0x0023f67f │ │ │ │ @ instruction: 0xf63f2e27 │ │ │ │ @ instruction: 0xf646af20 │ │ │ │ vqdmlsl.s q11, d0, d20 │ │ │ │ @ instruction: 0xf7e42b96 │ │ │ │ @ instruction: 0x4607ff1f │ │ │ │ andeq lr, r5, #9216 @ 0x2400 │ │ │ │ @@ -93071,15 +93071,15 @@ │ │ │ │ strcc r4, [r4, #-1592] @ 0xfffff9c8 │ │ │ │ cdp2 7, 9, cr15, cr6, cr12, {7} │ │ │ │ stmiale r8!, {r1, r2, r3, r5, r7, r9, lr}^ │ │ │ │ @ instruction: 0xf7e54638 │ │ │ │ stmdals r6, {r0, r1, r3, r8, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf908f7e5 │ │ │ │ svclt 0x0000e723 │ │ │ │ - eorseq r4, r4, r8, ror r0 │ │ │ │ + eorseq r4, r4, r8, lsl #3 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebc2298 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ strmi r4, [lr], -r7, lsl #12 │ │ │ │ stcls 12, cr9, [fp, #-40] @ 0xffffffd8 │ │ │ │ ldrdeq lr, [r8, -sp] │ │ │ │ @@ -93097,15 +93097,15 @@ │ │ │ │ strmi r9, [r8], -r1 │ │ │ │ @ instruction: 0x461a4611 │ │ │ │ @ instruction: 0xf8df4663 │ │ │ │ strls ip, [r2], #-16 │ │ │ │ andgt pc, ip, sp, asr #17 │ │ │ │ @ instruction: 0xf7fdbc10 │ │ │ │ svclt 0x0000bc65 │ │ │ │ - ldrsbteq r4, [r4], -r4 │ │ │ │ + eorseq r4, r4, r4, ror #3 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebc2300 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [sp], {216} @ 0xd8 │ │ │ │ mrc 6, 0, r4, cr13, cr13, {0} │ │ │ │ @ instruction: 0x46063f70 │ │ │ │ stmdavs r4!, {r2, r3, r4, r5, r6, sl, lr} │ │ │ │ @@ -93202,20 +93202,20 @@ │ │ │ │ andvs r5, r4, #1572864 @ 0x180000 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ vand q12, q10, q8 │ │ │ │ - vorr.i32 q9, #0 @ 0x00000000 │ │ │ │ + vqdmlal.s , d0, d0[4] │ │ │ │ @ instruction: 0xf64f0334 │ │ │ │ - vorr.i32 q8, #0 @ 0x00000000 │ │ │ │ + vmla.f d17, d0, d0[4] │ │ │ │ andls r0, r0, #-2147483637 @ 0x8000000b │ │ │ │ sbccs pc, lr, #64, 4 │ │ │ │ - blx 0x1f27a3a │ │ │ │ + blx 0xfff27a3a │ │ │ │ addeq r4, fp, lr, asr #18 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ @ instruction: 0x460a4694 │ │ │ │ @ instruction: 0xee1d492b │ │ │ │ @@ -94697,222 +94697,222 @@ │ │ │ │ @ instruction: 0xf7ff9000 │ │ │ │ @ instruction: 0xe7e6fd71 │ │ │ │ strdeq r3, [fp], ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebc3bec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ - vmax.s8 d20, d7, d4 │ │ │ │ - @ instruction: 0xf44fff93 │ │ │ │ + vmax.s8 d20, d8, d4 │ │ │ │ + vst2.8 {d31-d32}, [pc :64], r3 │ │ │ │ biccs r7, r2, r0, asr #5 │ │ │ │ vmax.s8 d20, d7, d16 │ │ │ │ - mcrrne 13, 6, pc, r3, cr1 @ │ │ │ │ + mcrrne 13, 14, pc, r3, cr1 @ │ │ │ │ movwcs fp, #3848 @ 0xf08 │ │ │ │ vhadd.s8 d29, d15, d8 │ │ │ │ - vaddw.s8 q8, q8, d16 │ │ │ │ + vsra.s64 d17, d16, #64 │ │ │ │ andls r0, r1, r0, lsr r1 │ │ │ │ - @ instruction: 0xff36f22a │ │ │ │ + @ instruction: 0xffb6f22a │ │ │ │ cmplt r8, r3, lsl #12 │ │ │ │ andlt r4, r4, r8, lsl r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vhadd.s8 d9, d15, d3 │ │ │ │ - strmi pc, [r1], -r1, lsr #26 │ │ │ │ + strmi pc, [r1], -r1, lsr #27 │ │ │ │ stmdavs sl, {r0, fp, ip, pc} │ │ │ │ smlabtcs r1, sp, r9, lr │ │ │ │ - cdp2 2, 9, cr15, cr2, cr5, {2} │ │ │ │ + @ instruction: 0xff12f245 │ │ │ │ ldrdcs lr, [r1, -sp] │ │ │ │ andvs r9, sl, r3, lsl #22 │ │ │ │ svclt 0x0000e7e6 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebc3c5c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46030fd8 │ │ │ │ addlt r6, r6, r0, asr #17 │ │ │ │ stmdacs r0, {r2, r3, r9, sl, lr} │ │ │ │ ldmib r3, {r2, r4, r5, ip, lr, pc}^ │ │ │ │ b 0x14b1284 │ │ │ │ tstle lr, r2, lsl #24 │ │ │ │ movwls fp, #20788 @ 0x5134 │ │ │ │ - blx 0x1129372 │ │ │ │ + blx 0xff129372 │ │ │ │ andcc r9, r1, r5, lsl #22 │ │ │ │ ldmvs r8, {r5, sp, lr}^ │ │ │ │ tstcs r0, r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ mrcmi 13, 0, fp, cr12, cr0, {3} │ │ │ │ svcpl 0x0070ee1d │ │ │ │ tstls r2, r0, asr #6 │ │ │ │ ldrmi r9, [r9], -r3, lsl #4 │ │ │ │ @ instruction: 0xf64f9001 │ │ │ │ - vmvn.i32 q8, #1024 @ 0x00000400 │ │ │ │ + vsubl.s8 , d16, d4 │ │ │ │ ldmdbne r0!, {r1, r2, r3, r5, r9}^ │ │ │ │ andcs r9, r1, #0, 4 │ │ │ │ - @ instruction: 0xf822f24d │ │ │ │ + @ instruction: 0xf8a2f24d │ │ │ │ andcc fp, r1, r4, lsr #2 │ │ │ │ svclt 0x00282840 │ │ │ │ eorvs r2, r0, r0, asr #32 │ │ │ │ andlt r1, r6, r0, ror r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ movwcs lr, #2515 @ 0x9d3 │ │ │ │ movwcs lr, #10701 @ 0x29cd │ │ │ │ cdp 8, 1, cr4, cr13, cr9, {0} │ │ │ │ movtcs r5, #3952 @ 0xf70 │ │ │ │ - msreq (UNDEF: 100), pc │ │ │ │ + cmnpne r4, pc, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ tstls r0, r6, lsl #12 │ │ │ │ ldrmi r2, [r9], -r1, lsl #4 │ │ │ │ - vshl.s8 d20, d24, d12 │ │ │ │ - stccs 15, cr15, [r0], {255} @ 0xff │ │ │ │ + vshl.s8 d20, d24, d13 │ │ │ │ + stccs 8, cr15, [r0], {127} @ 0x7f │ │ │ │ andcc sp, r1, r0, ror #1 │ │ │ │ ldrb r6, [sp, r0, lsr #32] │ │ │ │ andeq r0, r0, ip, asr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebc3d14 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 0x8b0a3c │ │ │ │ eorcs fp, r0, #141 @ 0x8d │ │ │ │ stmdage r3, {r8, sp} │ │ │ │ movwls r6, #47131 @ 0xb81b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - mrc 2, 0, APSR_nzcv, cr10, cr11, {1} │ │ │ │ - @ instruction: 0xf820f244 │ │ │ │ + mrc 2, 4, APSR_nzcv, cr10, cr11, {1} │ │ │ │ + @ instruction: 0xf8a0f244 │ │ │ │ ldrmi r2, [r9], -r0, lsr #6 │ │ │ │ andls r2, r1, r1, lsl #4 │ │ │ │ - addeq pc, r0, pc, asr #12 │ │ │ │ + addsne pc, r0, pc, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stmdage r3, {ip, pc} │ │ │ │ - @ instruction: 0xffd8f24c │ │ │ │ + @ instruction: 0xf858f24d │ │ │ │ @ instruction: 0xf7ffa803 │ │ │ │ vmax.f32 , q7, │ │ │ │ vsubw.s8 , q8, d8 │ │ │ │ mulsvs r8, r6, r3 │ │ │ │ blmi 0x499160 │ │ │ │ blls 0x346bcc │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle r7, r0, lsl #6 │ │ │ │ andcs fp, r0, sp │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r0, #-0] │ │ │ │ - ldc2l 2, cr15, [ip], #-60 @ 0xffffffc4 │ │ │ │ + ldc2l 2, cr15, [ip], #60 @ 0x3c │ │ │ │ vadd.i64 d6, d12, d0 │ │ │ │ - stmdbge r3, {r0, r1, r3, r4, r5, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r3, {r0, r1, r3, r4, r5, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf64f4602 │ │ │ │ - vshr.s64 d16, d4, #64 │ │ │ │ + vaddl.s8 , d16, d20 │ │ │ │ @ instruction: 0xf0f8002e │ │ │ │ - @ instruction: 0xe7e0fe13 │ │ │ │ - @ instruction: 0xf818f24d │ │ │ │ + @ instruction: 0xe7e0fe93 │ │ │ │ + @ instruction: 0xf898f24d │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebc3dac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 0xfe270894 │ │ │ │ eorcs fp, r8, #174 @ 0xae │ │ │ │ ldrbcc pc, [r0, #-1615] @ 0xfffff9b1 @ │ │ │ │ ldrcs pc, [r6, #704] @ 0x2c0 │ │ │ │ bl 0x3b4fc4 │ │ │ │ ldmdavs fp, {r1} │ │ │ │ @ instruction: 0xf04f932d │ │ │ │ vcgt.s d0, d11, d0 │ │ │ │ - eorcs lr, r0, #12928 @ 0x3280 │ │ │ │ + eorcs lr, r0, #1184 @ 0x4a0 │ │ │ │ stmdage r5!, {r8, sp} │ │ │ │ - stcl 2, cr15, [r4, #236] @ 0xec │ │ │ │ + mcr 2, 2, pc, cr4, cr11, {1} @ │ │ │ │ blcs 0x86c8c │ │ │ │ addshi pc, sl, r0 │ │ │ │ - @ instruction: 0xffc6f243 │ │ │ │ + @ instruction: 0xf846f244 │ │ │ │ strne pc, [r8], #590 @ 0x24e │ │ │ │ ldrcs pc, [r6], #704 @ 0x2c0 │ │ │ │ - movwne pc, #34383 @ 0x864f @ │ │ │ │ + tstpcs r8, #82837504 @ p-variant is OBSOLETE @ 0x4f00000 │ │ │ │ msreq CPSR_fsx, #192, 4 │ │ │ │ nopcs {0} @ │ │ │ │ ldrmi r2, [r9], -r1, lsl #4 │ │ │ │ stmdage r5!, {r0, ip, pc} │ │ │ │ - @ instruction: 0xff7af24c │ │ │ │ + @ instruction: 0xfffaf24c │ │ │ │ @ instruction: 0xf7ffa825 │ │ │ │ rsbvs pc, r0, fp, ror #29 │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ andls r8, r5, r6, asr #1 │ │ │ │ - @ instruction: 0xffe2f248 │ │ │ │ + @ instruction: 0xf862f249 │ │ │ │ stmdals r5, {r0, r9, sl, lr} │ │ │ │ smlatbls r5, r1, r0, r6 │ │ │ │ - @ instruction: 0xf84ef22c │ │ │ │ + @ instruction: 0xf8cef22c │ │ │ │ blvc 0x1a282a8 │ │ │ │ andls r2, r0, r2, lsl #6 │ │ │ │ stmdbls r5, {r0, r2, r9, sp} │ │ │ │ stc 0, cr2, [sp] │ │ │ │ vqdmulh.s d23, d9, d2 │ │ │ │ - vpadd.i8 d31, d0, d7 │ │ │ │ + vpadd.i8 d31, d16, d7 │ │ │ │ vorr.i32 , #2048 @ 0x00000800 │ │ │ │ mulsvs r8, r2, r3 │ │ │ │ @ instruction: 0xf0003001 │ │ │ │ @ instruction: 0xa15f8095 │ │ │ │ ldrdeq lr, [r0, -r1] │ │ │ │ smlabteq sl, sp, r9, lr │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0x2328a814 │ │ │ │ vcgt.s d9, d11, d12 │ │ │ │ - @ instruction: 0xf640ed80 │ │ │ │ - vmla.f d19, d0, d0[0] │ │ │ │ + @ instruction: 0xf640ee00 │ │ │ │ + vorr.i32 q10, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf64f0131 │ │ │ │ - vmvn.i32 , #12 @ 0x0000000c │ │ │ │ + vaddl.s8 q9, d16, d12 │ │ │ │ vhadd.s32 d0, d11, d30 │ │ │ │ - strmi pc, [r3], -sp, asr #30 │ │ │ │ + strmi pc, [r3], -sp, asr #31 │ │ │ │ andcs fp, r1, #88, 2 │ │ │ │ ldmdage r4, {r6, r8, sp} │ │ │ │ vcgt.s32 d9, d11, d5 │ │ │ │ - @ instruction: 0x4606f937 │ │ │ │ + @ instruction: 0x4606f9b7 │ │ │ │ vadd.i32 d9, d10, d5 │ │ │ │ - cdpcs 13, 0, cr15, cr1, cr7, {0} │ │ │ │ + cdpcs 13, 0, cr15, cr1, cr7, {4} │ │ │ │ andcs sp, r0, #61 @ 0x3d │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ vcgt.s8 d18, d3, d13 │ │ │ │ - stmdavs r9!, {r0, r3, r5, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r9!, {r0, r3, r5, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ stmdbcs r0, {r0, r1, r2, r3, ip, pc} │ │ │ │ stmdbge r6, {r0, r2, r3, r4, r5, ip, lr, pc} │ │ │ │ movwcs r2, #1 │ │ │ │ stmib sp, {r1, r2, r8, r9, ip, pc}^ │ │ │ │ movwls r3, #37639 @ 0x9307 │ │ │ │ - @ instruction: 0xff82f242 │ │ │ │ + @ instruction: 0xf802f243 │ │ │ │ vst2.8 {d25,d27}, [pc], r6 │ │ │ │ @ instruction: 0xf6c3434a │ │ │ │ ldmib sp, {r1, r3, r4, r7, r8, r9, ip, sp}^ │ │ │ │ blx 0xfe8ad4ea │ │ │ │ stmne r9, {r0, r1, r8, sl, ip} │ │ │ │ strpl pc, [r0, #-2819] @ 0xfffff4fd │ │ │ │ strbvc lr, [r2, #2885]! @ 0xb45 │ │ │ │ ldrne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ stmdavs r3!, {r0, r9, sp}^ │ │ │ │ @ instruction: 0x2128a80a │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ ldrmi lr, [r2, #-2509] @ 0xfffff633 │ │ │ │ - @ instruction: 0xf99ef22b │ │ │ │ + blx 0x82959c │ │ │ │ ldmdavs sl, {r3, r4, r5, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, sp, lsr #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ eorlt sp, lr, pc, asr #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf8bdbd70 │ │ │ │ ldr r2, [pc, r2, rrx]! │ │ │ │ - sbceq pc, r8, pc, asr #12 │ │ │ │ + sbcsne pc, r8, pc, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - stc2l 0, cr15, [lr, #-992] @ 0xfffffc20 │ │ │ │ + stc2l 0, cr15, [lr, #992] @ 0x3e0 │ │ │ │ stmdage r6, {r2, r5, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ smlabtne r6, sp, r9, lr │ │ │ │ smlabtne r8, sp, r9, lr │ │ │ │ - @ instruction: 0xf8dcf23f │ │ │ │ + @ instruction: 0xf95cf23f │ │ │ │ strne lr, [r8, #-2525] @ 0xfffff623 │ │ │ │ mcrrmi 4, 4, pc, sl, cr15 @ │ │ │ │ ldccc 6, cr15, [sl], {195} @ 0xc3 │ │ │ │ cmneq r8, r6, lsl #20 │ │ │ │ bne 0x172d274 │ │ │ │ sbcsvs lr, r1, r0, asr #20 │ │ │ │ andeq lr, r5, r0, ror #22 │ │ │ │ @@ -94922,31 +94922,31 @@ │ │ │ │ stmdbls r7, {} @ │ │ │ │ strcs pc, [ip, #-2978] @ 0xfffff45e │ │ │ │ b 0x106d068 │ │ │ │ sbcseq r7, fp, r3, asr r0 │ │ │ │ strpl pc, [r1, #-2828] @ 0xfffff4f4 │ │ │ │ bl 0x11b30b8 │ │ │ │ str r0, [pc, r0, lsl #10]! │ │ │ │ - blx 0xfe0a95ba │ │ │ │ + stc2 2, cr15, [r0], {15} │ │ │ │ vadd.i64 d6, d12, d0 │ │ │ │ - stmdbge r5!, {r0, r1, r2, r3, r4, r5, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r5!, {r0, r1, r2, r3, r4, r5, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf64f4602 │ │ │ │ - vmla.i d17, d0, d0[2] │ │ │ │ + vmov.i32 q9, #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf0f8002e │ │ │ │ - stmdavs r0!, {r0, r1, r2, r4, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ - stc2 2, cr15, [r4], {42} @ 0x2a │ │ │ │ + stmdavs r0!, {r0, r1, r2, r4, r7, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + stc2 2, cr15, [r4, #-168] @ 0xffffff58 │ │ │ │ rsbvs r2, r3, r0, lsl #6 │ │ │ │ vabd.s8 d30, d28, d24 │ │ │ │ - vrecps.f32 d15, d15, d7 │ │ │ │ - stmdavs r0, {r0, r1, r3, r5, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0xf8eaf23c │ │ │ │ + vrecps.f32 d15, d31, d7 │ │ │ │ + stmdavs r0, {r0, r1, r3, r5, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf96af23c │ │ │ │ strmi sl, [r2], -r5, lsr #18 │ │ │ │ - andsne pc, r4, pc, asr #12 │ │ │ │ + eorcs pc, r4, pc, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - stc2 0, cr15, [r2, #-992] @ 0xfffffc20 │ │ │ │ + stc2 0, cr15, [r2, #992] @ 0x3e0 │ │ │ │ svclt 0x0000e798 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ bmi 0x1ac1ee0 │ │ │ │ andeq r0, r0, r1 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ @@ -94954,19 +94954,19 @@ │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, q15, q8 │ │ │ │ vsubl.s8 , d16, d8 │ │ │ │ umulllt r2, r3, r6, r2 │ │ │ │ ldrd pc, [r0], -r2 │ │ │ │ svceq 0x0000f1be │ │ │ │ strmi sp, [r3], -r9 │ │ │ │ - addne pc, ip, #82837504 @ 0x4f00000 │ │ │ │ + addscs pc, ip, #82837504 @ 0x4f00000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ ldrbtmi r9, [r0], -r0, lsl #2 │ │ │ │ vrhadd.s8 d18, d12, d1 │ │ │ │ - andlt pc, r3, fp, lsl sp @ │ │ │ │ + mullt r3, fp, sp │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -94978,15 +94978,15 @@ │ │ │ │ @ instruction: 0x9327681b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ strmi r6, [lr], -r3, lsr #16 │ │ │ │ blcs 0x7e894 │ │ │ │ mvnhi pc, r0 │ │ │ │ @ instruction: 0x001af8b9 │ │ │ │ @ instruction: 0xf1d22120 │ │ │ │ - andls pc, r3, sp, lsr #24 │ │ │ │ + andls pc, r3, sp, lsr #25 │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ @ instruction: 0xf8b981e1 │ │ │ │ @ instruction: 0xf1bee01a │ │ │ │ eorsle r0, r7, r0, lsl #30 │ │ │ │ vmov.32 r4, d29[0] │ │ │ │ andcs sl, r0, #112, 30 @ 0x1c0 │ │ │ │ ldmdaeq r4, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ @@ -95013,23 +95013,23 @@ │ │ │ │ ldrcc r3, [r8, -r1, lsl #4] │ │ │ │ svclt 0x000c2900 │ │ │ │ tstcs r6, r2, lsl #2 │ │ │ │ @ instruction: 0xf8434596 │ │ │ │ ldmle fp, {r5, r8, r9, fp, ip}^ │ │ │ │ bcs 0x86f6c │ │ │ │ ldrmi sp, [r0], -sp, asr #32 │ │ │ │ - vhsub.s32 d9, d1, d2 │ │ │ │ - @ instruction: 0xf8b9fff9 │ │ │ │ + vhsub.s32 d9, d2, d2 │ │ │ │ + @ instruction: 0xf8b9f879 │ │ │ │ bls 0xf8f5c │ │ │ │ suble r2, r1, r0, lsl #22 │ │ │ │ vmov.s16 r4, d13[1] │ │ │ │ stmdals r3, {r4, r5, r6, r8, r9, sl, fp, sp, pc} │ │ │ │ ldrbtmi r2, [fp], #-1536 @ 0xfffffa00 │ │ │ │ @ instruction: 0xf64f681b │ │ │ │ - vmull.s8 , d16, d24 │ │ │ │ + @ instruction: 0xf2c02cb8 │ │ │ │ @ instruction: 0xf8cd0c2e │ │ │ │ @ instruction: 0xf8cda014 │ │ │ │ pkhbtmi ip, r0, r0 │ │ │ │ andne pc, r3, sl, asr r8 @ │ │ │ │ @ instruction: 0x46924637 │ │ │ │ strls r4, [r2], #-1716 @ 0xfffff94c │ │ │ │ blmi 0x1ba4f54 │ │ │ │ @@ -95045,42 +95045,42 @@ │ │ │ │ smlabbcs r0, fp, r8, r8 │ │ │ │ movweq lr, #52131 @ 0xcba3 │ │ │ │ @ instruction: 0xf7ffb29c │ │ │ │ @ instruction: 0x463bfd7d │ │ │ │ andmi lr, r0, sp, asr #19 │ │ │ │ ldrbmi r9, [r0], -r4, lsl #20 │ │ │ │ vrhadd.s8 d18, d12, d1 │ │ │ │ - blls 0x12c120 │ │ │ │ + blls 0x12c320 │ │ │ │ ldrdge pc, [r0], -r3 │ │ │ │ @ instruction: 0x301af8b9 │ │ │ │ ldmle r6, {r0, r1, r4, r5, r7, r9, lr}^ │ │ │ │ ldrbmi r9, [r2], -r2, lsl #24 │ │ │ │ vmin.s32 d4, d2, d0 │ │ │ │ - stmdavs r7!, {r0, r2, r3, fp, ip, sp, lr, pc}^ │ │ │ │ + stmdavs r7!, {r0, r2, r3, r7, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf0002f00 │ │ │ │ @ instruction: 0x4638813c │ │ │ │ - @ instruction: 0xffa8f221 │ │ │ │ + @ instruction: 0xf828f222 │ │ │ │ tstcs r0, r0, lsr #4 │ │ │ │ @ instruction: 0xf8b9a81e │ │ │ │ vqadd.s64 d8, d11, d10 │ │ │ │ - @ instruction: 0xf64febe4 │ │ │ │ + @ instruction: 0xf64fec64 │ │ │ │ vmov.i32 , #0 @ 0x00000000 │ │ │ │ ldc 2, cr2, [pc, #600] @ 0x6d200 │ │ │ │ movwcs r7, #2887 @ 0xb47 │ │ │ │ ldmdavs r1, {r2, r9, ip, pc} │ │ │ │ tstcc sl, #3358720 @ 0x334000 │ │ │ │ tstcc ip, #3358720 @ 0x334000 │ │ │ │ blvc 0x8285f0 │ │ │ │ @ instruction: 0xf0002900 │ │ │ │ stmib sp, {r0, r1, r6, r8, pc}^ │ │ │ │ andcs r3, r1, ip, lsl #6 │ │ │ │ movwcc lr, #59853 @ 0xe9cd │ │ │ │ ldrmi sl, [r9], -ip, lsl #22 │ │ │ │ vcgt.s8 d25, d2, d2 │ │ │ │ - blls 0x3ac7ac │ │ │ │ + blls 0x3ac9ac │ │ │ │ strbmi pc, [sl, #-1103] @ 0xfffffbb1 @ │ │ │ │ ldrcc pc, [sl, #1731] @ 0x6c3 │ │ │ │ ldrdne lr, [sp], -sp │ │ │ │ andcc pc, r5, #166912 @ 0x28c00 │ │ │ │ blx 0x1b305a │ │ │ │ bl 0x10f57f4 │ │ │ │ stmib sp, {r5, r6, r7, r9, ip, sp, lr}^ │ │ │ │ @@ -95090,43 +95090,43 @@ │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf1b82324 │ │ │ │ rsble r0, r9, r0, lsl #30 │ │ │ │ ldrmi r9, [sp], -r3, lsl #22 │ │ │ │ bl 0x13ea7c │ │ │ │ @ instruction: 0xf8da1648 │ │ │ │ cmnlt r0, r8, lsl r0 │ │ │ │ - @ instruction: 0xf872f23c │ │ │ │ + @ instruction: 0xf8f2f23c │ │ │ │ tstcc r1, #31744 @ 0x7c00 │ │ │ │ tstls pc, #50331648 @ 0x3000000 │ │ │ │ movwcc r9, #6948 @ 0x1b24 │ │ │ │ blls 0x9d1cc0 │ │ │ │ movweq pc, #323 @ 0x143 @ │ │ │ │ @ instruction: 0xf10a9325 │ │ │ │ ldrbmi r0, [r6, #-2592] @ 0xfffff5e0 │ │ │ │ ldrtmi sp, [fp], -fp, ror #3 │ │ │ │ andcs sl, r1, #1966080 @ 0x1e0000 │ │ │ │ - vrhadd.s32 d2, d10, d16 │ │ │ │ - blls 0x16d010 │ │ │ │ + vrhadd.s32 d2, d11, d16 │ │ │ │ + blls 0x16b210 │ │ │ │ svcge 0x0070ee1d │ │ │ │ @ instruction: 0xb1ef699f │ │ │ │ cdpls 2, 0, cr2, cr3, cr0, {0} │ │ │ │ @ instruction: 0x4617465b │ │ │ │ svcge 0x0070ee1d │ │ │ │ andscc lr, sl, #3358720 @ 0x334000 │ │ │ │ ldmibvs r3!, {r4, r8, sp}^ │ │ │ │ tstls ip, #268435456 @ 0x10000000 │ │ │ │ stmdavs r3!, {r1, r3, r4, fp, sp, pc}^ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ rsbsgt pc, r4, sp, asr #17 │ │ │ │ - @ instruction: 0xffd8f22a │ │ │ │ + @ instruction: 0xf858f22b │ │ │ │ @ instruction: 0x463069b6 │ │ │ │ - @ instruction: 0xf840f23c │ │ │ │ + @ instruction: 0xf8c0f23c │ │ │ │ mcrrne 8, 6, r6, r1, cr3 │ │ │ │ ldrtmi r2, [r0], -r1, lsl #4 │ │ │ │ - @ instruction: 0xffcef22a │ │ │ │ + @ instruction: 0xf84ef22b │ │ │ │ strbmi r1, [r3, #-3195] @ 0xfffff385 │ │ │ │ blvs 0xfeb21148 │ │ │ │ strtmi r3, [lr], -r0, lsr #10 │ │ │ │ @ instruction: 0xf0002a00 │ │ │ │ @ instruction: 0xf50780bd │ │ │ │ ldrmi r5, [pc], -r5, lsr #4 │ │ │ │ andscc r4, r8, #12, 22 @ 0x3000 │ │ │ │ @@ -95142,90 +95142,90 @@ │ │ │ │ strdeq r2, [fp], r8 │ │ │ │ addeq r2, fp, r2, ror ip │ │ │ │ addeq r2, fp, r4, asr #24 │ │ │ │ addeq r2, fp, r8, asr #21 │ │ │ │ svcge 0x0070ee1d │ │ │ │ ldmdage lr, {r0, r1, r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0x21202201 │ │ │ │ - @ instruction: 0xff9ef22a │ │ │ │ + @ instruction: 0xf81ef22b │ │ │ │ @ instruction: 0xf6424b82 │ │ │ │ strtmi r1, [r8], #1367 @ 0x557 │ │ │ │ blvc 0x2028778 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ tstcs r0, r1, lsl #4 │ │ │ │ @ instruction: 0x2600a81a │ │ │ │ blvc 0x7a8740 │ │ │ │ andcc pc, r3, sl, asr r8 @ │ │ │ │ bl 0x152980 │ │ │ │ ldmhi fp, {r3, r6, r8, r9} │ │ │ │ tstls sl, #1526726656 @ 0x5b000000 │ │ │ │ - vadd.i32 q3, q5, │ │ │ │ - andcs pc, r1, #532 @ 0x214 │ │ │ │ + vadd.i32 q3, , │ │ │ │ + andcs pc, r1, #327680 @ 0x50000 │ │ │ │ stmdavs r3!, {r0, r4, r9, sl, lr}^ │ │ │ │ - addeq pc, r8, pc, asr #4 │ │ │ │ + addsne pc, r8, pc, asr #4 │ │ │ │ eorseq pc, r0, r0, asr #5 │ │ │ │ - @ instruction: 0xff7cf22a │ │ │ │ + @ instruction: 0xfffcf22a │ │ │ │ @ instruction: 0xf8b94b72 │ │ │ │ @ instruction: 0x4631201a │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ strtmi r9, [sl], #-2050 @ 0xfffff7fe │ │ │ │ andcc pc, r3, sl, asr r8 @ │ │ │ │ movteq lr, #11011 @ 0x2b03 │ │ │ │ ldmhi sp, {r3, r4, r5, r9, sp} │ │ │ │ - bl 0x2a9a40 │ │ │ │ + bl 0xfe2a9a40 │ │ │ │ stmdals r3, {r0, r1, r2, r8, fp, sp, pc} │ │ │ │ @ instruction: 0xf7ff9607 │ │ │ │ blls 0x1ac34c │ │ │ │ @ instruction: 0xf8dd4607 │ │ │ │ @ instruction: 0x960c801c │ │ │ │ @ instruction: 0xf1086819 │ │ │ │ strtmi r0, [fp], #-824 @ 0xfffffcc8 │ │ │ │ stmdbcs r0, {r0, r2, r3, r8, r9, ip, pc} │ │ │ │ addshi pc, r3, r0 │ │ │ │ andcs sl, r1, r8, lsl #18 │ │ │ │ strvs lr, [r8], -sp, asr #19 │ │ │ │ strvs lr, [sl], -sp, asr #19 │ │ │ │ - ldc2 2, cr15, [ip, #-264] @ 0xfffffef8 │ │ │ │ + ldc2 2, cr15, [ip, #264] @ 0x108 │ │ │ │ @ instruction: 0xf44f9b08 │ │ │ │ @ instruction: 0xf6c3464a │ │ │ │ ldmib sp, {r1, r3, r4, r7, r9, sl, ip, sp}^ │ │ │ │ blx 0xfe92d5be │ │ │ │ ldmdane fp, {r1, r2, r9, ip, sp}^ │ │ │ │ andcs pc, r0, #6144 @ 0x1800 │ │ │ │ rscvc lr, r1, #67584 @ 0x10800 │ │ │ │ andcc lr, lr, #3358720 @ 0x334000 │ │ │ │ - stc2l 2, cr15, [r4], #268 @ 0x10c │ │ │ │ + stc2l 2, cr15, [r4, #-268]! @ 0xfffffef4 │ │ │ │ @ instruction: 0xf0f39010 │ │ │ │ - movwcs pc, #2773 @ 0xad5 @ │ │ │ │ + movwcs pc, #2901 @ 0xb55 @ │ │ │ │ stmib sp, {r0, r1, r4, r8, r9, ip, pc}^ │ │ │ │ andcs fp, r1, #20, 6 @ 0x50000000 │ │ │ │ teqcs r8, r3, lsr #18 │ │ │ │ @ instruction: 0x26009318 │ │ │ │ @ instruction: 0x61233301 │ │ │ │ andsls r6, r1, r3, ror #18 │ │ │ │ @ instruction: 0xf1439319 │ │ │ │ stmdals r2, {r8, r9} │ │ │ │ stmdavs r3!, {r0, r1, r5, r6, r8, sp, lr}^ │ │ │ │ sublt pc, r8, sp, asr #17 │ │ │ │ @ instruction: 0x96179516 │ │ │ │ - @ instruction: 0xff24f22a │ │ │ │ + @ instruction: 0xffa4f22a │ │ │ │ strbmi r6, [r1], -r3, ror #16 │ │ │ │ ldrtmi r2, [r8], -r1, lsl #4 │ │ │ │ - @ instruction: 0xff1ef22a │ │ │ │ + @ instruction: 0xff9ef22a │ │ │ │ strtmi r6, [r9], -r3, ror #16 │ │ │ │ andcs r4, r1, #88, 12 @ 0x5800000 │ │ │ │ - @ instruction: 0xff18f22a │ │ │ │ + @ instruction: 0xff98f22a │ │ │ │ vadd.i32 q3, , q8 │ │ │ │ - blmi 0x10acd38 │ │ │ │ + blmi 0x10acf38 │ │ │ │ blls 0xa47270 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ cmnle pc, r0, lsl #6 │ │ │ │ eorlt r9, r9, r3, lsl #16 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ - stmiblt sl!, {r1, r4, r6, r7, r8, ip, sp, lr, pc} │ │ │ │ + blt 0xb29964 │ │ │ │ @ instruction: 0xe737461f │ │ │ │ blcs 0x873b0 │ │ │ │ mrcge 4, 0, APSR_nzcv, cr6, cr15, {3} │ │ │ │ ldmdavs sl, {r1, r2, r4, r5, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r7, lsr #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ eorlt sp, r9, ip, asr r1 │ │ │ │ @@ -95233,15 +95233,15 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ stmib sp, {r2, r3, r8, r9, fp, sp, pc}^ │ │ │ │ ldrmi r1, [r8], -ip, lsl #2 │ │ │ │ smlabtne lr, sp, r9, lr │ │ │ │ vcgt.s d9, d14, d2 │ │ │ │ - ldmib sp, {r0, r3, r6, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmib sp, {r0, r3, r6, r7, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ vst4.8 {d22,d24,d26,d28}, [pc], lr │ │ │ │ @ instruction: 0xf6c3454a │ │ │ │ bls 0x37a8d0 │ │ │ │ cmneq r3, r8, asr #2 │ │ │ │ b 0x10740dc │ │ │ │ bl 0x18855cc │ │ │ │ ldmne fp, {r0}^ │ │ │ │ @@ -95253,15 +95253,15 @@ │ │ │ │ andcc pc, r5, #165888 @ 0x28800 │ │ │ │ stmdals sp, {r0, r1, r3, r4, fp, ip} │ │ │ │ andcs pc, r0, #5120 @ 0x1400 │ │ │ │ andeq lr, r1, #67584 @ 0x10800 │ │ │ │ stmdage r8, {r0, r3, r5, r7, r9, sl, sp, lr, pc} │ │ │ │ smlabtne r8, sp, r9, lr │ │ │ │ smlabtne sl, sp, r9, lr │ │ │ │ - mcr2 2, 1, pc, cr0, cr14, {1} @ │ │ │ │ + mcr2 2, 5, pc, cr0, cr14, {1} @ │ │ │ │ andne lr, sl, #3620864 @ 0x374000 │ │ │ │ strbmi pc, [sl], -pc, asr #8 @ │ │ │ │ ldrcc pc, [sl], r3, asr #13 │ │ │ │ cmpeq r0, fp, asr #2 │ │ │ │ b 0x1073c2c │ │ │ │ bl 0x1885608 │ │ │ │ ldmne fp, {r1}^ │ │ │ │ @@ -95271,38 +95271,38 @@ │ │ │ │ ldrdeq r0, [r9], #8 │ │ │ │ cmpvc r3, r1, asr #20 │ │ │ │ blx 0xfe953f02 │ │ │ │ ldmdane fp, {r1, r2, r9, ip, sp} │ │ │ │ blx 0x21330e │ │ │ │ bl 0x10f5aec │ │ │ │ ldrb r0, [r9, -r1, lsl #4] │ │ │ │ - stc2l 2, cr15, [lr], #-304 @ 0xfffffed0 │ │ │ │ + stc2l 2, cr15, [lr], #304 @ 0x130 │ │ │ │ ... │ │ │ │ addeq r2, fp, r8, ror sl │ │ │ │ addeq r2, fp, r8, lsr sl │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebc4510 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, q15, q8 │ │ │ │ vaddhn.i16 d17, q8, q4 │ │ │ │ umulllt r2, r2, r6, r4 @ │ │ │ │ tstlt r8, r0, lsr #16 │ │ │ │ - @ instruction: 0xf9bcf22a │ │ │ │ + blx 0xfa9bd0 │ │ │ │ eorvs r2, r3, r0, lsl #6 │ │ │ │ cmppcc r8, #64, 4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, #192, 4 │ │ │ │ mcrrne 8, 1, r6, r2, cr8 │ │ │ │ stmiavs r1!, {r0, r1, r2, ip, lr, pc} │ │ │ │ vcgt.s8 d25, d9, d1 │ │ │ │ - blls 0xeb348 │ │ │ │ + blls 0xeb548 │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ stmdavs r0!, {r1, r3, r4, sp, lr}^ │ │ │ │ vorr d11, d10, d8 │ │ │ │ - movwcs pc, #2471 @ 0x9a7 @ │ │ │ │ + movwcs pc, #2599 @ 0xa27 @ │ │ │ │ andlt r6, r2, r3, rrx │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ svclt 0x00004770 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ @@ -95312,39 +95312,39 @@ │ │ │ │ vaddhn.i16 d17, q8, q8 │ │ │ │ umulllt r2, r2, r6, r4 @ │ │ │ │ teqlt r0, r0, lsr #16 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf64fbd10 │ │ │ │ - vshr.s64 d17, d20, #64 │ │ │ │ + vmla.i d18, d16, d0[1] │ │ │ │ @ instruction: 0xf7ce002e │ │ │ │ bicslt pc, r8, r9, ror pc @ │ │ │ │ - stc2l 0, cr15, [lr, #-860] @ 0xfffffca4 │ │ │ │ + stc2l 0, cr15, [lr, #860] @ 0x35c │ │ │ │ vcge.s8 d18, d4, d11 │ │ │ │ - vorr.i32 q9, #12 @ 0x0000000c │ │ │ │ + vmla.f d19, d0, d0[7] │ │ │ │ @ instruction: 0xf64f0134 │ │ │ │ - vrshr.s64 d17, d24, #64 │ │ │ │ + vmlal.s q9, d16, d0[2] │ │ │ │ tstls r0, lr, lsr #4 │ │ │ │ - cmppne r4, r1, asr #4 @ p-variant is OBSOLETE │ │ │ │ + msrcs (UNDEF: 100), r1 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - @ instruction: 0xff00f0d6 │ │ │ │ + @ instruction: 0xff80f0d6 │ │ │ │ andlt r6, r2, r0, lsr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - strbne pc, [ip], #1615 @ 0x64f @ │ │ │ │ + ldrbcs pc, [ip], #1615 @ 0x64f @ │ │ │ │ strteq pc, [lr], #-704 @ 0xfffffd40 │ │ │ │ - cmppcs ip, #68, 4 @ p-variant is OBSOLETE @ 0x40000004 │ │ │ │ + msrcc SPSR_fs, #68, 4 @ 0x40000004 │ │ │ │ teqpeq r4, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - @ instruction: 0x11b8f64f │ │ │ │ + biccs pc, r8, pc, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ strls r2, [r0], #-538 @ 0xfffffde6 │ │ │ │ - blx 0xff5a9b7c │ │ │ │ + blx 0x15a9b7e │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebc4604 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r5], -r8, ror #31 │ │ │ │ ldrdcs pc, [ip], r0 │ │ │ │ bcs 0x99620 │ │ │ │ @ instruction: 0xf8d0d13a │ │ │ │ @@ -95358,22 +95358,22 @@ │ │ │ │ @ instruction: 0xf04ebf08 │ │ │ │ ldmvs fp, {r0, r9, sl, fp} │ │ │ │ ldmdavs sl, {r0, r1, r3, r4, r5, r7, r8, ip, sp, pc} │ │ │ │ mvnsle r4, sl, lsl #5 │ │ │ │ @ instruction: 0xf012685a │ │ │ │ @ instruction: 0xd1270c10 │ │ │ │ ldrble r0, [r4, #1682]! @ 0x692 │ │ │ │ - msrcs SPSR_fs, #68, 4 @ 0x40000004 │ │ │ │ + cmnpcc ip, #68, 4 @ p-variant is OBSOLETE @ 0x40000004 │ │ │ │ teqpeq r4, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - bicsne pc, r8, pc, asr #12 │ │ │ │ + mvncs pc, pc, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xf8cd4660 │ │ │ │ vhadd.s8 d28, d0, d0 │ │ │ │ @ instruction: 0xf1e01243 │ │ │ │ - @ instruction: 0xf1befa9b │ │ │ │ + @ instruction: 0xf1befb1b │ │ │ │ andle r0, fp, r0, lsl #30 │ │ │ │ vst2.8 {d22-d23}, [pc :128], r9 │ │ │ │ @ instruction: 0xf6cf427c │ │ │ │ vqsub.s8 , q8, │ │ │ │ vsubw.s8 q9, q0, d1 │ │ │ │ andmi r0, sl, r4, lsl #6 │ │ │ │ eorvs r4, fp, r3, lsl r3 │ │ │ │ @@ -95396,15 +95396,15 @@ │ │ │ │ @ instruction: 0xf5002100 │ │ │ │ strbtmi r5, [r8], -r8, lsl #10 │ │ │ │ stmib sp, {r4, r8, sl, ip, sp}^ │ │ │ │ eorcs r2, r0, #939524096 @ 0x38000000 │ │ │ │ @ instruction: 0x9c104b4d │ │ │ │ movwls r6, #38939 @ 0x981b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - ldmdb ip!, {r0, r1, r3, r4, r5, r9, ip, sp, lr, pc} │ │ │ │ + ldmib ip!, {r0, r1, r3, r4, r5, r9, ip, sp, lr, pc} │ │ │ │ cdpeq 1, 3, cr15, cr8, cr13, {0} │ │ │ │ strls r4, [r6, #-1772] @ 0xfffff914 │ │ │ │ @ instruction: 0x000fe8be │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ ldm lr, {r9, sp} │ │ │ │ stm ip, {r0, r1} │ │ │ │ strtmi r0, [r8], -r3 │ │ │ │ @@ -95450,15 +95450,15 @@ │ │ │ │ rscscc lr, r2, #323584 @ 0x4f000 │ │ │ │ vqdmulh.s d15, d2, d4 │ │ │ │ sbcscc lr, r2, #532480 @ 0x82000 │ │ │ │ vqdmulh.s d15, d2, d14 │ │ │ │ subscc lr, r2, #532480 @ 0x82000 │ │ │ │ vqdmulh.s d15, d2, d12 │ │ │ │ andsmi lr, r2, #532480 @ 0x82000 │ │ │ │ - @ instruction: 0xff0cf0fd │ │ │ │ + @ instruction: 0xff8cf0fd │ │ │ │ ldmdavs sl, {r0, r1, r4, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r9, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, sl, sp, lsl r1 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @@ -95470,15 +95470,15 @@ │ │ │ │ @ instruction: 0xf6c913b1 │ │ │ │ strcc r6, [r1, #-823] @ 0xfffffcc9 │ │ │ │ ldrbmi lr, [r5, #2639]! @ 0xa4f │ │ │ │ @ instruction: 0xf505fb03 │ │ │ │ ldrpl lr, [r5, #-2639]! @ 0xfffff5b1 │ │ │ │ andcs lr, r0, fp, lsl #15 │ │ │ │ vaba.s8 q15, q14, q5 │ │ │ │ - svclt 0x0000fadf │ │ │ │ + svclt 0x0000fb5f │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ orrseq r6, r3, #1081344 @ 0x108000 │ │ │ │ stmdavs r2, {r0, r1, r3, sl, ip, lr, pc} │ │ │ │ addsmi r6, sl, #720896 @ 0xb0000 │ │ │ │ andcs sp, r0, #7 │ │ │ │ tstcs r0, r0, lsl r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @@ -95525,93 +95525,93 @@ │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ strmi fp, [r8], sl, lsl #1 │ │ │ │ strmi r2, [r5], -r0, lsl #2 │ │ │ │ @ instruction: 0xf0fc4616 │ │ │ │ - strhlt pc, [r0, #-205] @ 0xffffff33 @ │ │ │ │ + cmpplt r0, sp, lsr sp @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0x63a8f64f │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ @ instruction: 0x0691681a │ │ │ │ ldrbeq sp, [r2, #1065] @ 0x429 │ │ │ │ andlt sp, sl, sl, lsl #8 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ @ instruction: 0xf0fc9306 │ │ │ │ - strmi pc, [r1], -pc, asr #23 │ │ │ │ + strmi pc, [r1], -pc, asr #24 │ │ │ │ rscle r2, lr, r0, lsl #16 │ │ │ │ andls r9, r6, r6, lsl #22 │ │ │ │ ldmdavs fp, {r6, r9, sl, lr} │ │ │ │ svccc 0x0000f413 │ │ │ │ @ instruction: 0xf44fbf14 │ │ │ │ vst1.64 {d18-d21}, [pc], r0 │ │ │ │ addseq r2, fp, #128, 4 │ │ │ │ @ instruction: 0xf442bf48 │ │ │ │ @ instruction: 0xf7a42200 │ │ │ │ stmdals r6, {r0, r5, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ pop {r1, r3, ip, sp, pc} │ │ │ │ @ instruction: 0xf0fc41f0 │ │ │ │ - movwls fp, #39863 @ 0x9bb7 │ │ │ │ + movwls fp, #39991 @ 0x9c37 │ │ │ │ ldmibvs r2!, {r0, r1, r4, r5, r9, sl, lr}^ │ │ │ │ tstcs r0, r8, lsr #12 │ │ │ │ sbcmi pc, r0, #216, 16 @ 0xd80000 │ │ │ │ blvc 0x128db0 │ │ │ │ andls r4, r8, #49283072 @ 0x2f00000 │ │ │ │ @ instruction: 0x5604e9d6 │ │ │ │ blvc 0x228da4 │ │ │ │ @ instruction: 0xff3ef7a6 │ │ │ │ blvc 0x228dec │ │ │ │ strtmi r9, [r1], -r8, lsl #20 │ │ │ │ andvs lr, r4, sp, asr #19 │ │ │ │ - rscsne pc, r0, pc, asr #12 │ │ │ │ + andcc pc, r0, pc, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ strls r9, [r2, -r3, lsl #10] │ │ │ │ blvc 0xa8dc4 │ │ │ │ - blx 0xff5a9b86 │ │ │ │ + mrrc2 0, 15, pc, r4, cr12 @ │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, ip, pc} │ │ │ │ svclt 0x0000e7b1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebc49a4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 0x77176c │ │ │ │ svccs 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ tstle pc, r3, lsl #5 │ │ │ │ tstcs r0, r8, lsl fp │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf0b050d1 │ │ │ │ - stmdblt r0!, {r0, r1, r2, r4, r8, fp, ip, sp, lr, pc}^ │ │ │ │ - @ instruction: 0xf82cf107 │ │ │ │ + stmdblt r0!, {r0, r1, r2, r4, r7, r8, fp, ip, sp, lr, pc}^ │ │ │ │ + @ instruction: 0xf8acf107 │ │ │ │ andlt fp, r3, r8, ror r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf0b0bd00 │ │ │ │ - @ instruction: 0xf107f8e5 │ │ │ │ - stmdacs r0, {r0, r2, r3, r4, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf107f965 │ │ │ │ + stmdacs r0, {r0, r2, r3, r4, r7, fp, ip, sp, lr, pc} │ │ │ │ andlt sp, r3, pc, ror #1 │ │ │ │ bl 0x1ab96c │ │ │ │ - stmdalt sl!, {r0, r1, r2, r8, ip, sp, lr, pc} │ │ │ │ - subcs pc, ip, #82837504 @ 0x4f00000 │ │ │ │ + stmialt sl!, {r0, r1, r2, r8, ip, sp, lr, pc} │ │ │ │ + subscc pc, ip, #82837504 @ 0x4f00000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - bicsne pc, r8, pc, asr #12 │ │ │ │ + mvncs pc, pc, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ andcs r9, r0, r0, lsl #4 │ │ │ │ vqdmulh.s d20, d0, d4 │ │ │ │ @ instruction: 0xf1e02202 │ │ │ │ - svclt 0x0000f8c5 │ │ │ │ + svclt 0x0000f945 │ │ │ │ addeq r2, fp, lr, ror r5 │ │ │ │ addeq r2, fp, r8, asr #6 │ │ │ │ - mlaseq r4, r4, r2, r4 │ │ │ │ + eorseq r4, r4, r4, lsr #7 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ strtvs pc, [r8], pc, asr #12 │ │ │ │ ldrcs pc, [r6], r0, asr #5 │ │ │ │ strmi r6, [r5], -fp, asr #19 │ │ │ │ @@ -95661,51 +95661,51 @@ │ │ │ │ stmdbvs r3!, {r1, r2, r3, r5, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ svclt 0x0058039b │ │ │ │ strle r6, [r4, #-2086] @ 0xfffff7da │ │ │ │ strtmi r6, [r8], -fp, lsr #28 │ │ │ │ @ instruction: 0x47986fdb │ │ │ │ ldrtmi r4, [r0], -r6, lsl #12 │ │ │ │ @ instruction: 0xf0fc2100 │ │ │ │ - stmdacs r0, {r0, r2, r3, r5, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r2, r3, r5, sl, fp, ip, sp, lr, pc} │ │ │ │ stmibvs r3!, {r0, r1, r4, r6, r7, ip, lr, pc}^ │ │ │ │ tstcs r0, r0, lsr r6 │ │ │ │ @ instruction: 0xf7a6461f │ │ │ │ ldrtmi pc, [r2], -r9, ror #28 @ │ │ │ │ ldrtmi r4, [r9], -r3, lsl #12 │ │ │ │ - addcs pc, ip, pc, asr #12 │ │ │ │ + addscc pc, ip, pc, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0x229d22 │ │ │ │ + blx 0xfe229d22 │ │ │ │ stmdbvs r3!, {r0, r1, r6, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ tstlt fp, #588 @ 0x24c │ │ │ │ strtmi r6, [r8], -r1, lsr #16 │ │ │ │ @ instruction: 0xe7b94798 │ │ │ │ mvnscs pc, #82837504 @ 0x4f00000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ blcs 0x8f9b8 │ │ │ │ ldmdavs r3!, {r0, r1, r2, r5, r7, ip, lr, pc} │ │ │ │ strle r0, [r4, #1049]! @ 0x419 │ │ │ │ strtmi r4, [r1], -r2, lsl #12 │ │ │ │ - rsbcs pc, r0, pc, asr #12 │ │ │ │ + rsbscc pc, r0, pc, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0xffba9d54 │ │ │ │ + blx 0x1ba9d56 │ │ │ │ @ instruction: 0xe79a6838 │ │ │ │ sbcscc pc, r0, #13959168 @ 0xd50000 │ │ │ │ @ instruction: 0xd1a83301 │ │ │ │ vsubw.s8 q9, q0, d2 │ │ │ │ strtmi r0, [r8], -r1, lsl #6 │ │ │ │ sbcscc pc, r0, #12910592 @ 0xc50000 │ │ │ │ ldc2 0, cr15, [r4, #-0] │ │ │ │ - bicsne pc, r8, pc, asr #12 │ │ │ │ + mvncs pc, pc, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - addcs pc, r0, pc, asr #12 │ │ │ │ + addscc pc, r0, pc, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf44f4b02 │ │ │ │ vhsub.s16 , , │ │ │ │ - svclt 0x0000f95d │ │ │ │ - ldrhteq r4, [r4], -r0 │ │ │ │ + svclt 0x0000f9dd │ │ │ │ + eorseq r4, r4, r0, asr #7 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0078f8cc │ │ │ │ @ instruction: 0xb0994bb8 │ │ │ │ ldmdavs fp, {r0, r1, r7, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9317 │ │ │ │ @@ -95873,111 +95873,111 @@ │ │ │ │ mvnscs pc, #82837504 @ 0x4f00000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ blcs 0x8fcb8 │ │ │ │ blls 0x221f5c │ │ │ │ ldreq r6, [fp], #-2075 @ 0xfffff7e5 │ │ │ │ @ instruction: 0x463ad5bf │ │ │ │ @ instruction: 0xf64f4621 │ │ │ │ - vaddl.s8 , d0, d4 │ │ │ │ + vmov.i32 d20, #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf0fc002e │ │ │ │ - ldr pc, [r6, fp, ror #18]! │ │ │ │ + ldr pc, [r6, fp, ror #19]! │ │ │ │ @ instruction: 0xf0004650 │ │ │ │ @ instruction: 0xf8dafb99 │ │ │ │ strmi r3, [r0], r0, lsl #5 │ │ │ │ @ instruction: 0xf43f2b00 │ │ │ │ bge 0x3998fc │ │ │ │ @ instruction: 0x46504639 │ │ │ │ eorshi pc, r0, sp, asr #17 │ │ │ │ blx 0xfef2bc86 │ │ │ │ cmple r9, r0, lsl #16 │ │ │ │ ldrsbthi pc, [r0], -sp @ │ │ │ │ svclt 0x0000e713 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - cdp2 0, 7, cr15, cr6, cr15, {5} │ │ │ │ + cdp2 0, 15, cr15, cr6, cr15, {5} │ │ │ │ @ instruction: 0xf8cdab0c │ │ │ │ smladxls sl, r0, r0, r8 │ │ │ │ stm sp, {r0, r1, r2, r3, r8, r9, fp, lr, pc} │ │ │ │ ldrbmi r0, [r0], -pc │ │ │ │ movwcs lr, #43485 @ 0xa9dd │ │ │ │ blx 0x2029cd2 │ │ │ │ @ instruction: 0xf0af4604 │ │ │ │ - @ instruction: 0xf8dafe7d │ │ │ │ + @ instruction: 0xf8dafefd │ │ │ │ bl 0x13a660 │ │ │ │ subsvs r0, r7, r6, asr #5 │ │ │ │ eorsmi pc, r6, r3, asr #16 │ │ │ │ vabd.s8 d30, d0, d31 │ │ │ │ @ instruction: 0xf64f310f │ │ │ │ - vshr.s64 , q4, #64 │ │ │ │ + vmla.i d18, d16, d0[6] │ │ │ │ @ instruction: 0xf106002e │ │ │ │ - ldmib sl, {r0, r3, r4, r5, r7, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmib sl, {r0, r3, r4, r5, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ ldreq r2, [ip, r2, lsr #6] │ │ │ │ @ instruction: 0xf422bf46 │ │ │ │ @ instruction: 0xf0235392 │ │ │ │ @ instruction: 0x4613031a │ │ │ │ orreq pc, r0, r3, lsl r0 @ │ │ │ │ smmlaeq r8, fp, r1, sp │ │ │ │ @ instruction: 0xf022bf42 │ │ │ │ @ instruction: 0xf8ca0204 │ │ │ │ strmi r2, [fp], r8, lsl #1 │ │ │ │ - stc2 1, cr15, [r6, #24]! │ │ │ │ + cdp2 1, 2, cr15, cr6, cr6, {0} │ │ │ │ @ instruction: 0x307ff89a │ │ │ │ blcs 0x9a878 │ │ │ │ mrcge 4, 5, APSR_nzcv, cr12, cr15, {1} │ │ │ │ @ instruction: 0xf88a2300 │ │ │ │ @ instruction: 0xf8da307f │ │ │ │ @ instruction: 0x462342d0 │ │ │ │ andsle r1, r3, r2, ror #24 │ │ │ │ @ instruction: 0xf6ff2b00 │ │ │ │ @ instruction: 0x46d3ae94 │ │ │ │ @ instruction: 0xf022e64f │ │ │ │ movwcs r0, #8832 @ 0x2280 │ │ │ │ movweq pc, #4800 @ 0x12c0 @ │ │ │ │ addcs pc, r8, sl, asr #17 │ │ │ │ sbcscc pc, r0, #13238272 @ 0xca0000 │ │ │ │ - stc2 1, cr15, [r8, #24] │ │ │ │ + cdp2 1, 0, cr15, cr8, cr6, {0} │ │ │ │ sbcscc pc, r0, #14286848 @ 0xda0000 │ │ │ │ @ instruction: 0xe7eb461c │ │ │ │ vst1.64 {d20-d22}, [pc :64], r3 │ │ │ │ strb r3, [sl], -r0, lsl #9 │ │ │ │ @ instruction: 0x101cf8db │ │ │ │ stmibvs r3!, {r1, r4, r5, r9, sl, lr}^ │ │ │ │ - rsccs pc, r4, pc, asr #12 │ │ │ │ + rscscc pc, r4, pc, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - @ instruction: 0xf8ecf0fc │ │ │ │ + @ instruction: 0xf96cf0fc │ │ │ │ @ instruction: 0xf8dbe730 │ │ │ │ blcs 0x7a78c │ │ │ │ mrcge 4, 2, APSR_nzcv, cr14, cr15, {1} │ │ │ │ @ instruction: 0xf022695a │ │ │ │ cmpvs sl, r0, asr #5 │ │ │ │ blcs 0x883e8 │ │ │ │ @ instruction: 0xe655d1f8 │ │ │ │ - @ instruction: 0xff26f24b │ │ │ │ + @ instruction: 0xffa6f24b │ │ │ │ blx 0x1eabc10 │ │ │ │ - bicsne pc, r8, pc, asr #12 │ │ │ │ + mvncs pc, pc, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - sbccs pc, r0, pc, asr #12 │ │ │ │ + sbcscc pc, r0, pc, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ vqdmulh.s d20, d0, d8 │ │ │ │ vhsub.s16 q1, q3, │ │ │ │ - @ instruction: 0xf64fff59 │ │ │ │ - vsra.s64 , q4, #64 │ │ │ │ + @ instruction: 0xf64fffd9 │ │ │ │ + vmla.f d18, d16, d0[6] │ │ │ │ @ instruction: 0xf64f012e │ │ │ │ - vmov.i32 d19, #12 @ 0x0000000c │ │ │ │ + vaddl.s8 q10, d0, d28 │ │ │ │ blmi 0x12de6c │ │ │ │ rsbscc pc, fp, #64, 4 │ │ │ │ - @ instruction: 0xff4cf216 │ │ │ │ - ldrhteq r4, [r4], -ip │ │ │ │ - eorseq r4, r4, r8, asr #5 │ │ │ │ + @ instruction: 0xffccf216 │ │ │ │ + eorseq r4, r4, ip, asr #7 │ │ │ │ + ldrsbteq r4, [r4], -r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebc4fcc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ andls r2, r1, r0, lsl #2 │ │ │ │ vhadd.s16 d3, d26, d24 │ │ │ │ - ldmdblt r0, {r0, r1, r5, r7, r8, r9, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmdblt r0, {r0, r1, r5, sl, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf7ff9801 │ │ │ │ ldrdlt pc, [r3], -sp │ │ │ │ movwcs r2, #256 @ 0x100 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ stmdals r1, {r8, sl, fp, ip, sp, pc} │ │ │ │ ldc2l 7, cr15, [r0], {255} @ 0xff │ │ │ │ @@ -96060,26 +96060,26 @@ │ │ │ │ andls lr, r8, sp, asr #15 │ │ │ │ ldrtmi sl, [r1], -r8, lsl #20 │ │ │ │ @ instruction: 0xf7ff4620 │ │ │ │ @ instruction: 0xf8ddfa61 │ │ │ │ stmdacs r0, {r5, ip, pc} │ │ │ │ strtmi sp, [r0], -r8, lsl #1 │ │ │ │ blx 0x14a9f48 │ │ │ │ - cdp2 2, 4, cr15, cr2, cr11, {2} │ │ │ │ + cdp2 2, 12, cr15, cr2, cr11, {2} │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0070f8cc │ │ │ │ blmi 0xfe31a1d0 │ │ │ │ andls r2, r4, r0, lsl #2 │ │ │ │ smlatbls fp, r8, r0, r3 │ │ │ │ tstls r9, #1769472 @ 0x1b0000 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - blx 0xff62a7e0 │ │ │ │ + blx 0x162a7e2 │ │ │ │ @ instruction: 0xf0402800 │ │ │ │ @ instruction: 0x46048097 │ │ │ │ @ instruction: 0xf906f7a5 │ │ │ │ vnmls.f64 d4, d29, d2 │ │ │ │ ldrbtmi r2, [fp], #-3952 @ 0xfffff090 │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ addsmi r9, r3, #4, 20 @ 0x4000 │ │ │ │ @@ -96161,61 +96161,61 @@ │ │ │ │ @ instruction: 0xf7ff2312 │ │ │ │ @ instruction: 0x4601f9f9 │ │ │ │ ldmib sp, {r3, r4, r5, r8, ip, sp, pc}^ │ │ │ │ bl 0xfa8e8 │ │ │ │ sbcsvs r0, sp, r3, asr #7 │ │ │ │ eorseq pc, r7, r2, asr #16 │ │ │ │ @ instruction: 0xf0afe7a8 │ │ │ │ - blge 0x42d234 │ │ │ │ + blge 0x42d434 │ │ │ │ stm sp, {r0, r1, r2, r3, r8, r9, fp, lr, pc} │ │ │ │ stmdals r4, {r0, r1, r2, r3} │ │ │ │ movwcs lr, #51677 @ 0xc9dd │ │ │ │ @ instruction: 0xf960f007 │ │ │ │ @ instruction: 0xf0af9008 │ │ │ │ - stmdbls r8, {r0, r1, r2, r3, r4, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbls r8, {r0, r1, r2, r3, r4, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf64fe79f │ │ │ │ - vmlal.s q9, d0, d0[3] │ │ │ │ + vmov.i32 , #3072 @ 0x00000c00 │ │ │ │ @ instruction: 0xf64f022e │ │ │ │ - vsra.s64 , q4, #64 │ │ │ │ + vmla.f d18, d16, d0[6] │ │ │ │ andls r0, r0, #-2147483637 @ 0x8000000b │ │ │ │ blmi 0x8bf990 │ │ │ │ eorcs pc, fp, #64, 4 │ │ │ │ - mcrr2 1, 13, pc, r6, cr15 @ │ │ │ │ + stc2l 1, cr15, [r6], {223} @ 0xdf │ │ │ │ mvnscs pc, #82837504 @ 0x4f00000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ blcs 0x90190 │ │ │ │ @ instruction: 0xf64fd09a │ │ │ │ vsubw.s8 q11, q8, d24 │ │ │ │ ldmdavs fp, {r1, r2, r4, r7, r8, r9, sp} │ │ │ │ ldrle r0, [r3, #1051] @ 0x41b │ │ │ │ @ instruction: 0xf64f462a │ │ │ │ - vaddl.s8 , d0, d4 │ │ │ │ + vmov.i32 d20, #4 @ 0x00000004 │ │ │ │ tstls r9, lr, lsr #32 │ │ │ │ - mrc2 0, 7, pc, cr12, cr11, {7} │ │ │ │ + @ instruction: 0xff7cf0fb │ │ │ │ str r9, [r9, r9, lsl #18] │ │ │ │ - stc2l 2, cr15, [r2, #-300] @ 0xfffffed4 │ │ │ │ - subcc pc, r0, #82837504 @ 0x4f00000 │ │ │ │ + stc2l 2, cr15, [r2, #300] @ 0x12c │ │ │ │ + subsmi pc, r0, #82837504 @ 0x4f00000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - bicsne pc, r8, pc, asr #12 │ │ │ │ + mvncs pc, pc, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ vhsub.s8 d25, d0, d0 │ │ │ │ blmi 0x376aac │ │ │ │ ldc2 1, cr15, [lr], {223} @ 0xdf │ │ │ │ - ldrcc pc, [r0, #-1615]! @ 0xfffff9b1 │ │ │ │ + strbmi pc, [r0, #-1615] @ 0xfffff9b1 @ │ │ │ │ streq pc, [lr, #-704]! @ 0xfffffd40 │ │ │ │ - bicsne pc, r8, pc, asr #12 │ │ │ │ + mvncs pc, pc, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xf44f4b06 │ │ │ │ strtmi r7, [r0], -fp, lsl #4 │ │ │ │ @ instruction: 0xf1df9500 │ │ │ │ - @ instruction: 0xf7a2fc0f │ │ │ │ + @ instruction: 0xf7a2fc8f │ │ │ │ svclt 0x0000f877 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ addeq r1, fp, r6, lsr #27 │ │ │ │ - ldrsbteq r4, [r4], -ip │ │ │ │ + eorseq r4, r4, ip, ror #7 │ │ │ │ stcpl 6, cr15, [r0], #280 @ 0x118 │ │ │ │ ldccs 2, cr15, [r6], {192} @ 0xc0 │ │ │ │ @ instruction: 0x4603b510 │ │ │ │ @ instruction: 0xf8dc4696 │ │ │ │ mrslt ip, (UNDEF: 0) │ │ │ │ @ instruction: 0xf1014460 │ │ │ │ ldmibvs ip, {r2, r3, r5, r9}^ │ │ │ │ @@ -96229,15 +96229,15 @@ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfebc53d8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 0xaf21a0 │ │ │ │ svccs 0x0070ee1d │ │ │ │ ldrbtmi r4, [fp], #-1540 @ 0xfffff9fc │ │ │ │ sbcspl r6, r0, fp, lsl r8 │ │ │ │ - @ instruction: 0xf846f0fb │ │ │ │ + @ instruction: 0xf8c6f0fb │ │ │ │ mrrcne 8, 8, r6, sl, cr3 │ │ │ │ ldmdblt fp!, {r1, r7, sp, lr} │ │ │ │ movtcc pc, #50755 @ 0xc643 @ │ │ │ │ orrseq pc, r6, #192, 4 │ │ │ │ andvs r6, r3, fp, lsl r8 │ │ │ │ svchi 0x005bf3bf │ │ │ │ @ instruction: 0xf8d36e23 │ │ │ │ @@ -96245,39 +96245,39 @@ │ │ │ │ strtmi fp, [r0], -fp, lsl #2 │ │ │ │ @ instruction: 0x46204798 │ │ │ │ ldc2l 7, cr15, [r4, #1020] @ 0x3fc │ │ │ │ strmi r6, [r5], -r3, lsr #28 │ │ │ │ ldrdcc pc, [r8], r3 @ │ │ │ │ tstlt fp, fp, lsl sl │ │ │ │ ldrmi r4, [r8, r0, lsr #12] │ │ │ │ - @ instruction: 0xf826f0fb │ │ │ │ + @ instruction: 0xf8a6f0fb │ │ │ │ mvnlt r6, r3, lsl #17 │ │ │ │ addvs r3, r3, r1, lsl #22 │ │ │ │ strtmi fp, [r8], -r3, asr #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r8, #-0] │ │ │ │ svchi 0x005bf3bf │ │ │ │ vaddl.u q3, d15, d3 │ │ │ │ stmdbvc r2, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc} │ │ │ │ bcs 0x9ada4 │ │ │ │ smlattvc r3, sp, r0, sp │ │ │ │ eorvs pc, r4, pc, asr #12 │ │ │ │ addscs pc, r6, r0, asr #5 │ │ │ │ - stc2l 0, cr15, [r2], #976 @ 0x3d0 │ │ │ │ + stc2l 0, cr15, [r2, #-976]! @ 0xfffffc30 │ │ │ │ @ instruction: 0xf64fe7e5 │ │ │ │ - vmla.f d19, d0, d0[4] │ │ │ │ + vbic.i32 q10, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf64f012e │ │ │ │ - vmvn.i32 , #8 @ 0x00000008 │ │ │ │ + vaddl.s8 q10, d16, d8 │ │ │ │ blmi 0x12e338 │ │ │ │ vhsub.s16 q1, q3, │ │ │ │ - svclt 0x0000fce7 │ │ │ │ + svclt 0x0000fd67 │ │ │ │ addeq r1, fp, sl, asr #22 │ │ │ │ - ldrshteq r4, [r4], -r4 │ │ │ │ + eorseq r4, r4, r4, lsl #8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebc5498 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, q15, q8 │ │ │ │ vsubw.s8 , q8, d20 │ │ │ │ umulllt r2, r2, r6, r3 @ │ │ │ │ ldmdavc sl, {r2, r9, sl, lr} │ │ │ │ @@ -96286,56 +96286,56 @@ │ │ │ │ ldrdlt r6, [r9, #129]! @ 0x81 │ │ │ │ @ instruction: 0xb3a96911 │ │ │ │ teqlt r1, #593920 @ 0x91000 │ │ │ │ movwls r6, #6290 @ 0x1892 │ │ │ │ blls 0xc0108 │ │ │ │ andsvc r2, sl, r1, lsl #4 │ │ │ │ andeq pc, r8, r8, asr #4 │ │ │ │ - @ instruction: 0xf906f1d1 │ │ │ │ + @ instruction: 0xf986f1d1 │ │ │ │ strtmi r4, [r0], -r3, lsl #12 │ │ │ │ rsbcc pc, r8, #196, 16 @ 0xc40000 │ │ │ │ @ instruction: 0xff80f010 │ │ │ │ andlt r2, r2, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - bicsne pc, r8, pc, asr #12 │ │ │ │ + mvncs pc, pc, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - addscc pc, r4, pc, asr #12 │ │ │ │ + adcmi pc, r4, pc, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ vqdmulh.s d20, d0, d15 │ │ │ │ vqsub.s16 d4, d6, d4 │ │ │ │ - @ instruction: 0xf64ffca3 │ │ │ │ - vsra.s64 , q4, #64 │ │ │ │ + @ instruction: 0xf64ffd23 │ │ │ │ + vmla.f d18, d16, d0[6] │ │ │ │ @ instruction: 0xf64f012e │ │ │ │ - vmla.i d19, d16, d0[2] │ │ │ │ + vshr.s64 q10, q4, #64 │ │ │ │ blmi 0x2ae3d8 │ │ │ │ andsmi pc, r6, #64, 4 │ │ │ │ - ldc2 2, cr15, [r6], {22} │ │ │ │ - bicsne pc, r8, pc, asr #12 │ │ │ │ + ldc2 2, cr15, [r6, #-88] @ 0xffffffa8 │ │ │ │ + mvncs pc, pc, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - adccc pc, ip, pc, asr #12 │ │ │ │ + adcsmi pc, ip, pc, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ vqdmulh.s d20, d0, d2 │ │ │ │ vqsub.s16 d4, d6, d5 │ │ │ │ - svclt 0x0000fc89 │ │ │ │ - eorseq r4, r4, r4, lsl #6 │ │ │ │ + svclt 0x0000fd09 │ │ │ │ + eorseq r4, r4, r4, lsl r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebc5550 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ @ instruction: 0xf0109001 │ │ │ │ stmdals r1, {r0, r1, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - msrpl (UNDEF: 109), pc │ │ │ │ + msrvs (UNDEF: 109), pc │ │ │ │ smlawteq r3, r0, r2, pc @ │ │ │ │ rsbeq pc, r8, #208, 16 @ 0xd00000 │ │ │ │ @ instruction: 0xf85db003 │ │ │ │ - @ instruction: 0xf0faeb04 │ │ │ │ - svclt 0x0000bfcb │ │ │ │ + @ instruction: 0xf0fbeb04 │ │ │ │ + svclt 0x0000b84b │ │ │ │ sbccc pc, r8, #208, 16 @ 0xd00000 │ │ │ │ svclt 0x00144219 │ │ │ │ andcs r2, r0, r1 │ │ │ │ movwcs r2, #256 @ 0x100 │ │ │ │ svclt 0x00004770 │ │ │ │ sbccc pc, r8, #208, 16 @ 0xd00000 │ │ │ │ @ instruction: 0xf8c0430b │ │ │ │ @@ -96363,15 +96363,15 @@ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfebc55f0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5000ff8 │ │ │ │ mrscs r5, SP_irq │ │ │ │ @ instruction: 0xf88330a8 │ │ │ │ vhsub.s8 d17, d11, d12 │ │ │ │ - svclt 0x0000fa4f │ │ │ │ + svclt 0x0000facf │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfebc5610 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf04f0ff8 │ │ │ │ @ instruction: 0xf8c033ff │ │ │ │ @ instruction: 0xf7ff32d0 │ │ │ │ svclt 0x0000ffe3 │ │ │ │ @@ -96388,57 +96388,57 @@ │ │ │ │ bl 0xfebc5650 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00ff0 │ │ │ │ addlt r2, r3, r8, asr #5 │ │ │ │ strle r0, [r2, #-1043] @ 0xfffffbed │ │ │ │ ldrdcs pc, [r0], r0 │ │ │ │ @ instruction: 0xf64fb18a │ │ │ │ - @ instruction: 0xf2c03cf8 │ │ │ │ + vmull.s8 , d0, d8 │ │ │ │ @ instruction: 0xf2440c2e │ │ │ │ - vorr.i32 d19, #2048 @ 0x00000800 │ │ │ │ + vsubw.s8 q10, q0, d24 │ │ │ │ @ instruction: 0xf64f0334 │ │ │ │ - vsra.s64 , q6, #64 │ │ │ │ + vmla.f d20, d16, d0[7] │ │ │ │ subscs r0, r7, #-2147483637 @ 0x8000000b │ │ │ │ @ instruction: 0xf8cd2000 │ │ │ │ @ instruction: 0xf1dfc000 │ │ │ │ - andcs pc, r5, #577536 @ 0x8d000 │ │ │ │ + andcs pc, r5, #13312 @ 0x3400 │ │ │ │ andeq pc, r1, #192, 4 │ │ │ │ sbcscs pc, r0, #192, 16 @ 0xc00000 │ │ │ │ @ instruction: 0xffc6f7ff │ │ │ │ andeq r0, r0, r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfebc56a4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q0, q14, q12 │ │ │ │ - tstpcs r0, pc, lsr #16 @ p-variant is OBSOLETE │ │ │ │ + smlatbcs r0, pc, r8, pc @ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfebc56c4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q0, q14, q12 │ │ │ │ - strmi pc, [r8], -r9, ror #18 │ │ │ │ + strmi pc, [r8], -r9, ror #19 │ │ │ │ movwcs r2, #256 @ 0x100 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd08 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfebc56e8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q0, , q12 │ │ │ │ - ldrdcs pc, [r0, -r1] │ │ │ │ + tstpcs r0, r1, asr pc @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfebc5708 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - vrecps.f32 q0, , q12 │ │ │ │ - strmi pc, [r8], -pc, ror #31 │ │ │ │ + vrecps.f32 q0, q14, q12 │ │ │ │ + strmi pc, [r8], -pc, ror #16 │ │ │ │ movwcs r2, #256 @ 0x100 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd08 │ │ │ │ stceq 1, cr15, [r0], #-648 @ 0xfffffd78 │ │ │ │ msreq CPSR_, #-2147483600 @ 0x80000030 │ │ │ │ blx 0x7e774 │ │ │ │ @@ -96468,40 +96468,40 @@ │ │ │ │ andcs r4, r0, #1073741828 @ 0x40000004 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfebc57a0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q0, q14, q12 │ │ │ │ - andcs pc, r0, #214016 @ 0x34400 │ │ │ │ + andcs pc, r0, #20736 @ 0x5100 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfebc57c0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q0, q14, q12 │ │ │ │ - ldrmi pc, [r0], -r1, asr #23 │ │ │ │ + ldrmi pc, [r0], -r1, asr #24 │ │ │ │ andcs r4, r0, #26214400 @ 0x1900000 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfebc57e4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q0, q14, q12 │ │ │ │ - andcs pc, r0, #261120 @ 0x3fc00 │ │ │ │ + andcs pc, r0, #32512 @ 0x7f00 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfebc5804 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q0, q14, q12 │ │ │ │ - ldrmi pc, [r0], -pc, ror #23 │ │ │ │ + ldrmi pc, [r0], -pc, ror #24 │ │ │ │ andcs r4, r0, #26214400 @ 0x1900000 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebc5828 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @@ -96512,25 +96512,25 @@ │ │ │ │ strmi r4, [fp], -r2, lsl #12 │ │ │ │ stmdbge r4, {r1, fp, sp, pc} │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andsgt pc, ip, sp, asr #17 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ blvc 0x129c88 │ │ │ │ blvc 0x1a9c8c │ │ │ │ - ldc2l 0, cr15, [r6, #976]! @ 0x3d0 │ │ │ │ + mrc2 0, 3, pc, cr6, cr4, {7} │ │ │ │ ldmib sp, {r0, r1, r3, r8, r9, fp, lr}^ │ │ │ │ ldmdavs sl, {r2, r8} │ │ │ │ subsmi r9, sl, r7, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r9, r7, lsl #2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vadd.f32 d27, d11, d0 │ │ │ │ - svclt 0x0000faa7 │ │ │ │ + svclt 0x0000fb27 │ │ │ │ ... │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebc5898 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r9], r8 │ │ │ │ blvc 0x5a9d20 │ │ │ │ @@ -96539,25 +96539,25 @@ │ │ │ │ strmi r4, [fp], -r2, lsl #12 │ │ │ │ stmdbge r4, {r1, fp, sp, pc} │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andsgt pc, ip, sp, asr #17 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ blvc 0x129cf8 │ │ │ │ blvc 0x1a9cfc │ │ │ │ - stc2l 0, cr15, [lr, #976]! @ 0x3d0 │ │ │ │ + mcr2 0, 3, pc, cr14, cr4, {7} @ │ │ │ │ ldmib sp, {r0, r1, r3, r8, r9, fp, lr}^ │ │ │ │ ldmdavs sl, {r2, r8} │ │ │ │ subsmi r9, sl, r7, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r9, r7, lsl #2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vadd.f32 d27, d11, d0 │ │ │ │ - svclt 0x0000fa6f │ │ │ │ + svclt 0x0000faef │ │ │ │ ... │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ blx 0xfec9ab24 │ │ │ │ strmi pc, [r8], -r0, lsl #3 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #2]! │ │ │ │ blx 0xfe49ab70 │ │ │ │ blx 0xfecead94 │ │ │ │ @@ -96588,31 +96588,31 @@ │ │ │ │ rscvc lr, r0, r0, lsl #21 │ │ │ │ @ instruction: 0xf080fab0 │ │ │ │ ldrbmi r3, [r0, -r1, lsl #16]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfebc5988 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q0, q14, q12 │ │ │ │ - strbne pc, [r1, sp, lsl #23] @ │ │ │ │ + strbne pc, [r1, sp, lsl #24] @ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfebc59a8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q0, q14, q12 │ │ │ │ - movwcs pc, #2885 @ 0xb45 @ │ │ │ │ + movwcs pc, #3013 @ 0xbc5 @ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd08 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfebc59c8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q0, q14, q12 │ │ │ │ - strbne pc, [r1, r9, asr #22] @ │ │ │ │ + strbne pc, [r1, r9, asr #23] @ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfebc59e8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5a00ff8 │ │ │ │ @@ -97648,15 +97648,15 @@ │ │ │ │ stceq 1, cr15, [r8], {2} │ │ │ │ ldmne r0!, {r0, r1, r3, r4, r6, r8, r9, fp, ip} │ │ │ │ sbcseq r2, fp, r0, lsl #2 │ │ │ │ andeq pc, r8, #-1073741824 @ 0xc0000000 │ │ │ │ svclt 0x00d84564 │ │ │ │ andlt r2, r2, r8, lsl #4 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ - mrclt 2, 1, APSR_nzcv, cr12, cr13, {3} │ │ │ │ + mrclt 2, 5, APSR_nzcv, cr12, cr13, {3} │ │ │ │ vbic.i32 d27, #9437184 @ 0x00900000 │ │ │ │ sbclt r2, r9, #1, 28 │ │ │ │ svceq 0x0002f1be │ │ │ │ tstpeq r1, r1, lsl #2 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf10ebf18 │ │ │ │ ldrmi r0, [ip], -r1, lsl #28 │ │ │ │ biceq lr, r1, #323584 @ 0x4f000 │ │ │ │ @@ -102034,66 +102034,66 @@ │ │ │ │ ldrbtcc pc, [pc], #79 @ 0x73cf0 @ │ │ │ │ @ instruction: 0xf04fe7ec │ │ │ │ @ instruction: 0xe7e930ff │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebcaf00 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460c0ff8 │ │ │ │ - cdp2 0, 3, cr15, cr14, cr9, {5} │ │ │ │ + cdp2 0, 11, cr15, cr14, cr9, {5} │ │ │ │ @ instruction: 0x13b4f24e │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ adcmi r6, r3, #634880 @ 0x9b000 │ │ │ │ pop {r0, r1, ip, lr, pc} │ │ │ │ @ instruction: 0xf0a94010 │ │ │ │ - vceq.f32 , q0, │ │ │ │ + vceq.f32 , q8, │ │ │ │ vsubw.s8 q8, q0, d8 │ │ │ │ ldmdavs ip, {r1, r4, r7, r8, r9} │ │ │ │ @ instruction: 0x4620b134 │ │ │ │ @ instruction: 0xff14f001 │ │ │ │ rsbsmi pc, r8, #212, 16 @ 0xd40000 │ │ │ │ mvnsle r2, r0, lsl #24 │ │ │ │ tstpmi r0, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ adcsne pc, r4, lr, asr #4 │ │ │ │ addscs pc, r6, r0, asr #5 │ │ │ │ - blx 0xff730128 │ │ │ │ - cdp2 0, 5, cr15, cr4, cr9, {5} │ │ │ │ + blx 0x173012a │ │ │ │ + cdp2 0, 13, cr15, cr4, cr9, {5} │ │ │ │ @ instruction: 0x13a8f24e │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ strmi lr, [r0], #-2499 @ 0xfffff63d │ │ │ │ mcrr2 7, 13, pc, r0, cr4 @ │ │ │ │ vtbl.8 d4, {d15-d18}, d7 │ │ │ │ ldmda r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ tstcc r1, r0, lsl #30 │ │ │ │ andne lr, r0, #4390912 @ 0x430000 │ │ │ │ mvnsle r2, r0, lsl #20 │ │ │ │ svchi 0x005bf3bf │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ - cdplt 0, 1, cr15, cr10, cr9, {5} │ │ │ │ + cdplt 0, 9, cr15, cr10, cr9, {5} │ │ │ │ addseq lr, r6, #220, 2 @ 0x37 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebcaf8c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ - mcrreq 2, 4, pc, r0, cr1 @ │ │ │ │ + mrrcne 2, 4, pc, r0, cr1 @ │ │ │ │ stceq 2, cr15, [pc], #-768 @ 0x73a9c │ │ │ │ - teqpcc r0, #68, 4 @ p-variant is OBSOLETE @ 0x40000004 │ │ │ │ + movtmi pc, #580 @ 0x244 @ │ │ │ │ teqpeq r4, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - msreq R8_fiq, r1 │ │ │ │ + teqpne r8, r1, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ subsvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf8cd2000 │ │ │ │ @ instruction: 0xf1d9c000 │ │ │ │ - svclt 0x0000fdf5 │ │ │ │ + svclt 0x0000fe75 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebcafc4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ strmi r4, [r5], -pc, lsl #12 │ │ │ │ @ instruction: 0xf0a96946 │ │ │ │ - @ instruction: 0xf105fe11 │ │ │ │ + @ instruction: 0xf105fe91 │ │ │ │ movwcs r0, #5200 @ 0x1450 │ │ │ │ svchi 0x005bf3bf │ │ │ │ svccs 0x0000e854 │ │ │ │ tstcc r0, r4, asr #16 │ │ │ │ mvnsle r2, r0, lsl #18 │ │ │ │ svchi 0x005bf3bf │ │ │ │ @ instruction: 0xf0402a00 │ │ │ │ @@ -102148,15 +102148,15 @@ │ │ │ │ blx 0x80a02 │ │ │ │ vhsub.s8 d31, d14, d2 │ │ │ │ vshr.s64 d17, d20, #64 │ │ │ │ b 0xfe0fc11c │ │ │ │ blx 0xc0812 │ │ │ │ strtmi pc, [r9], -r2, lsl #4 │ │ │ │ andsmi lr, r2, #532480 @ 0x82000 │ │ │ │ - blx 0x1fb02b2 │ │ │ │ + blx 0xfffb02b2 │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ svccs 0x000080fd │ │ │ │ tstphi ip, r0, asr #32 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf413696b │ │ │ │ @ instruction: 0xf0403600 │ │ │ │ stmdavs sl!, {r0, r1, r8, pc} │ │ │ │ movweq pc, #33344 @ 0x8240 @ │ │ │ │ @@ -102294,19 +102294,19 @@ │ │ │ │ svcge 0x0010f43f │ │ │ │ @ instruction: 0xf0014630 │ │ │ │ @ instruction: 0xf8d6fd2b │ │ │ │ mcrcs 2, 0, r6, cr0, cr8, {3} │ │ │ │ @ instruction: 0xe707d1f8 │ │ │ │ stmdbcs r0, {r0, r3, r4, fp, sp, lr} │ │ │ │ @ instruction: 0xe718d1fc │ │ │ │ - stc2l 0, cr15, [lr], #-676 @ 0xfffffd5c │ │ │ │ + stc2l 0, cr15, [lr], #676 @ 0x2a4 │ │ │ │ eoreq pc, r8, r5, lsl #2 │ │ │ │ @ instruction: 0x11a8f24e │ │ │ │ orrscs pc, r6, r0, asr #5 │ │ │ │ - stc2l 0, cr15, [r8], {250} @ 0xfa │ │ │ │ + stc2l 0, cr15, [r8, #-1000] @ 0xfffffc18 │ │ │ │ @ instruction: 0xf413696b │ │ │ │ @ instruction: 0xf43f3600 │ │ │ │ @ instruction: 0xe7dbaeda │ │ │ │ stmdbcs r0, {r0, r3, r4, fp, sp, lr} │ │ │ │ smmlsr r2, ip, r1, sp │ │ │ │ blcs 0x8e1d0 │ │ │ │ @ instruction: 0xe785d1fc │ │ │ │ @@ -102318,29 +102318,29 @@ │ │ │ │ vcvt.f32.u32 d15, d3, #1 │ │ │ │ @ instruction: 0xf8cc8f5b │ │ │ │ blcs 0xb82a8 │ │ │ │ @ instruction: 0xf8dcd1f7 │ │ │ │ ldrbeq r3, [sl], #-20 @ 0xffffffec │ │ │ │ svcge 0x0024f53f │ │ │ │ strdcs lr, [r0], -r1 │ │ │ │ - teqpcc r0, #68, 4 @ p-variant is OBSOLETE @ 0x40000004 │ │ │ │ + movtmi pc, #580 @ 0x244 @ │ │ │ │ teqpeq r4, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - msreq R8_fiq, r1 │ │ │ │ + teqpne r8, r1, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ @ instruction: 0xf1d93251 │ │ │ │ - svclt 0x0000fc09 │ │ │ │ + svclt 0x0000fc89 │ │ │ │ addseq lr, r6, #224, 2 @ 0x38 │ │ │ │ teqpmi sp, r3, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlabteq r7, r0, r2, pc @ │ │ │ │ adcsne pc, r4, lr, asr #4 │ │ │ │ addscs pc, r6, r0, asr #5 │ │ │ │ vst2.8 {d18-d21}, [pc], r1 │ │ │ │ - @ instruction: 0xf0f64200 │ │ │ │ - svclt 0x0000bfd5 │ │ │ │ + @ instruction: 0xf0f74200 │ │ │ │ + svclt 0x0000b855 │ │ │ │ @ instruction: 0x13a5f24e │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ ldmdblt r3!, {r0, r1, r3, r4, fp, ip, sp, lr} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ strlt r4, [r0, #-1904] @ 0xfffff890 │ │ │ │ @@ -102378,16 +102378,16 @@ │ │ │ │ bl 0xfebcb450 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ movwcs r4, #1540 @ 0x604 │ │ │ │ blmi 0x1d18e60 │ │ │ │ movwls r6, #6171 @ 0x181b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - blx 0xff230512 │ │ │ │ - blx 0xff1b0516 │ │ │ │ + mcrr2 0, 10, pc, r6, cr9 @ │ │ │ │ + mcrr2 0, 10, pc, r4, cr9 @ │ │ │ │ ldmib r4, {r0, r5, r8, r9, fp, pc}^ │ │ │ │ cdpne 3, 4, cr0, cr2, cr14, {0} │ │ │ │ mvnscc pc, #-1073741808 @ 0xc0000010 │ │ │ │ @ instruction: 0xf1431852 │ │ │ │ stmib r4, {r8, r9}^ │ │ │ │ @ instruction: 0xf0032310 │ │ │ │ @ instruction: 0xf010f9a9 │ │ │ │ @@ -102406,15 +102406,15 @@ │ │ │ │ @ instruction: 0xf0032300 │ │ │ │ blcs 0x74ec8 │ │ │ │ addhi pc, r5, r0, asr #32 │ │ │ │ eoreq pc, r8, r4, lsl #2 │ │ │ │ @ instruction: 0x11a8f24e │ │ │ │ orrscs pc, r6, r0, asr #5 │ │ │ │ strteq pc, [r8], -r4, lsl #2 │ │ │ │ - blx 0xffd306c4 │ │ │ │ + blx 0x1d306c6 │ │ │ │ blvs 0xfe8ce868 │ │ │ │ svclt 0x00440393 │ │ │ │ cdpvs 6, 15, cr15, cr3, cr0, {2} │ │ │ │ cdpcs 2, 0, cr15, cr0, cr6, {6} │ │ │ │ stmdavs r3!, {r1, r4, sl, ip, lr, pc} │ │ │ │ rsbscs pc, r7, ip, asr #12 │ │ │ │ rscpl pc, fp, r8, asr #5 │ │ │ │ @@ -102459,74 +102459,74 @@ │ │ │ │ blx 0x80ede │ │ │ │ vhsub.s8 d31, d14, d2 │ │ │ │ vshr.s64 d17, d20, #64 │ │ │ │ b 0xfe0fc5f8 │ │ │ │ blx 0xc0cee │ │ │ │ strtmi pc, [r1], -r2, lsl #4 │ │ │ │ andsmi lr, r2, #532480 @ 0x82000 │ │ │ │ - @ instruction: 0xf862f0f7 │ │ │ │ + @ instruction: 0xf8e2f0f7 │ │ │ │ ldmiblt fp!, {r8, r9, fp, ip, pc}^ │ │ │ │ ldmdavs sl, {r2, r3, r4, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r1, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ strtmi sp, [r0], -r3, lsr #2 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf003bd70 │ │ │ │ streq pc, [r2, r3, lsl #18] │ │ │ │ svcge 0x0076f57f │ │ │ │ - msreq R8_fiq, r1 │ │ │ │ + teqpne r8, r1, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - rsbseq pc, r0, r1, asr #4 │ │ │ │ + addne pc, r0, r1, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ rsbscs r4, r0, #15360 @ 0x3c00 │ │ │ │ - ldc2 2, cr15, [r0], #-64 @ 0xffffffc0 │ │ │ │ - blx 0xb069e │ │ │ │ + ldc2 2, cr15, [r0], #64 @ 0x40 │ │ │ │ + blx 0xfe0b069e │ │ │ │ vmin.s8 d20, d14, d16 │ │ │ │ vaddw.s8 , q8, d24 │ │ │ │ @ instruction: 0xf0fa2196 │ │ │ │ - @ instruction: 0x9c00fb5b │ │ │ │ + @ instruction: 0x9c00fbdb │ │ │ │ vaba.s8 q15, , q2 │ │ │ │ - vqdmulh.s , , │ │ │ │ - vaddw.s8 q8, q0, d24 │ │ │ │ + sha1c.32 , , │ │ │ │ + vbic.i32 d17, #8 @ 0x00000008 │ │ │ │ vrhadd.s8 d16, d1, d31 │ │ │ │ - vmvn.i32 q8, #0 @ 0x00000000 │ │ │ │ + vaddl.s8 , d16, d0 │ │ │ │ blmi 0x1344dc │ │ │ │ vhsub.s16 q1, q0, │ │ │ │ - svclt 0x0000fc17 │ │ │ │ + svclt 0x0000fc97 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r4, r4, r8, asr #6 │ │ │ │ + eorseq r4, r4, r8, asr r4 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strmi fp, [r8], r2, lsl #1 │ │ │ │ ldrmi r2, [r7], -r0, lsl #12 │ │ │ │ - blx 0xff6306f0 │ │ │ │ + blx 0x16306f2 │ │ │ │ adcne pc, r8, lr, asr #4 │ │ │ │ addscs pc, r6, r0, asr #5 │ │ │ │ ldrtmi r4, [r3], -r2, asr #12 │ │ │ │ strvc lr, [r0], -sp, asr #19 │ │ │ │ - stc2 0, cr15, [r6, #-1000]! @ 0xfffffc18 │ │ │ │ + stc2 0, cr15, [r6, #1000]! @ 0x3e8 │ │ │ │ strbmi fp, [r2], -r0, lsr #6 │ │ │ │ stmib sp, {r0, r1, r4, r5, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf1a07600 │ │ │ │ @ instruction: 0xf0fa0528 │ │ │ │ - @ instruction: 0x4604fd3b │ │ │ │ + @ instruction: 0x4604fdbb │ │ │ │ @ instruction: 0xf1a0b128 │ │ │ │ and r0, r2, r8, lsr #8 │ │ │ │ @ instruction: 0xf1a04625 │ │ │ │ strtmi r0, [r8], -r8, lsr #8 │ │ │ │ @ instruction: 0xf7ff2101 │ │ │ │ movwcs pc, #3225 @ 0xc99 @ │ │ │ │ @ instruction: 0xf1044642 │ │ │ │ cmplt ip, r8, lsr #32 │ │ │ │ strvc lr, [r0], -sp, asr #19 │ │ │ │ - stc2 0, cr15, [r6, #-1000]! @ 0xfffffc18 │ │ │ │ + stc2 0, cr15, [r6, #1000]! @ 0x3e8 │ │ │ │ mvnle r2, r0, lsl #16 │ │ │ │ strtmi r2, [r0], -r1, lsl #2 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ str r4, [r7], #496 @ 0x1f0 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @@ -102557,36 +102557,36 @@ │ │ │ │ beq 0xb0658 │ │ │ │ andlt r4, r5, r0, asr r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf0a98ff0 │ │ │ │ - stmdals r3, {r0, r5, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdals r3, {r0, r5, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xff0ef7d3 │ │ │ │ strmi r4, [r3], sl, lsr #12 │ │ │ │ vmax.s8 q10, q7, │ │ │ │ vaddl.s8 , d16, d24 │ │ │ │ stmib sp, {r1, r2, r4, r7, sp}^ │ │ │ │ @ instruction: 0xf0fa6900 │ │ │ │ - stmdacs r0, {r0, r2, r3, r5, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r2, r3, r5, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ strtmi sp, [sl], -r0, ror #1 │ │ │ │ stmib sp, {r0, r1, r3, r6, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf1a06900 │ │ │ │ @ instruction: 0xf0fa0828 │ │ │ │ - strmi pc, [r4], -r1, asr #25 │ │ │ │ + strmi pc, [r4], -r1, asr #26 │ │ │ │ subsle r2, r1, r0, lsl #16 │ │ │ │ strteq pc, [r8], #-416 @ 0xfffffe60 │ │ │ │ andsle r4, fp, r3, asr #11 │ │ │ │ tstcs r1, r0, asr #12 │ │ │ │ stc2 7, cr15, [r0], #-1020 @ 0xfffffc04 │ │ │ │ strtmi r2, [sl], -r0, lsl #6 │ │ │ │ movwvs lr, #2509 @ 0x9cd │ │ │ │ eoreq pc, r8, r4, lsl #2 │ │ │ │ - stc2 0, cr15, [lr], #1000 @ 0x3e8 │ │ │ │ + stc2 0, cr15, [lr, #-1000]! @ 0xfffffc18 │ │ │ │ strmi r2, [r3], -r1, lsl #2 │ │ │ │ @ instruction: 0xb3ab4620 │ │ │ │ andle r4, r6, ip, asr r5 │ │ │ │ @ instruction: 0xf7ff9302 │ │ │ │ blls 0x1335dc │ │ │ │ strteq pc, [r8], #-419 @ 0xfffffe5d │ │ │ │ strtmi lr, [r0], sl, ror #15 │ │ │ │ @@ -102623,309 +102623,309 @@ │ │ │ │ bfi r4, ip, (invalid: 12:3) │ │ │ │ teqpvc r4, #82837504 @ p-variant is OBSOLETE @ 0x4f00000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ blcs 0x8e69c │ │ │ │ andcs fp, r7, ip, lsl #30 │ │ │ │ movwcs r2, #1 │ │ │ │ svclt 0x00004770 │ │ │ │ - subscc pc, r4, r4, asr #4 │ │ │ │ + rsbmi pc, r4, r4, asr #4 │ │ │ │ eorseq pc, r4, r0, asr #5 │ │ │ │ - bllt 0xff3b0984 │ │ │ │ + mcrrlt 0, 12, pc, ip, cr15 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebcb850 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r6, r0, ror #31 │ │ │ │ strmi r4, [r4], -r9, asr #20 │ │ │ │ vcge.s8 q9, , │ │ │ │ - vorr.i32 , #4 @ 0x00000004 │ │ │ │ + vmla.f d18, d0, d0[5] │ │ │ │ andls r0, r0, #-1073741813 @ 0xc000000b │ │ │ │ - addeq pc, r8, #268435460 @ 0x10000004 │ │ │ │ + addsne pc, r8, #268435460 @ 0x10000004 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - cdp2 0, 3, cr15, cr10, cr15, {6} │ │ │ │ - adcsne pc, r4, #82837504 @ 0x4f00000 │ │ │ │ + cdp2 0, 11, cr15, cr10, cr15, {6} │ │ │ │ + sbccs pc, r4, #82837504 @ 0x4f00000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ @ instruction: 0x23a9f644 │ │ │ │ movweq pc, #29376 @ 0x72c0 @ │ │ │ │ orrvs r6, r3, #134217728 @ 0x8000000 │ │ │ │ addcs pc, sp, #-536870908 @ 0xe0000004 │ │ │ │ andeq pc, r6, #192, 4 │ │ │ │ movtcc pc, #21070 @ 0x524e @ │ │ │ │ movweq pc, #25280 @ 0x62c0 @ │ │ │ │ - orrseq pc, ip, r1, asr #4 │ │ │ │ + @ instruction: 0x11acf241 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ movwcs lr, #63936 @ 0xf9c0 │ │ │ │ rsbvc pc, sp, #68, 12 @ 0x4400000 │ │ │ │ andeq pc, r7, #192, 4 │ │ │ │ @ instruction: 0x13a5f24e │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ vshl.s8 q11, q1, q2 │ │ │ │ vsubl.s8 q11, d0, d17 │ │ │ │ strvs r0, [r3, #519] @ 0x207 │ │ │ │ vrshl.s8 q11, q1, q2 │ │ │ │ vsubw.s8 , q8, d1 │ │ │ │ strtmi r0, [r0], -r7, lsl #6 │ │ │ │ andscc pc, r5, #68, 12 @ 0x4400000 │ │ │ │ andeq pc, r7, #192, 4 │ │ │ │ - ldc2l 0, cr15, [lr, #840] @ 0x348 │ │ │ │ + mrc2 0, 2, pc, cr14, cr2, {6} │ │ │ │ strtmi r2, [r0], -r0, lsl #4 │ │ │ │ andcs lr, r1, #3358720 @ 0x334000 │ │ │ │ - @ instruction: 0x01a4f241 │ │ │ │ + @ instruction: 0x11b4f241 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ msrcs CPSR_sc, #68, 12 @ 0x4400000 │ │ │ │ movweq pc, #29376 @ 0x72c0 @ │ │ │ │ - adcsvs pc, r8, #70254592 @ 0x4300000 │ │ │ │ + sbcvc pc, r8, #70254592 @ 0x4300000 │ │ │ │ eorseq pc, r2, #192, 4 │ │ │ │ @ instruction: 0xf6449300 │ │ │ │ vsubw.s8 , q8, d21 │ │ │ │ tstls r5, r7, lsl #6 │ │ │ │ - mrrc2 0, 13, pc, lr, cr0 @ │ │ │ │ + ldc2l 0, cr15, [lr], {208} @ 0xd0 │ │ │ │ strtmi r9, [r0], -r5, lsl #18 │ │ │ │ - adceq pc, ip, #268435460 @ 0x10000004 │ │ │ │ + adcsne pc, ip, #268435460 @ 0x10000004 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - @ instruction: 0xf96af0d3 │ │ │ │ + @ instruction: 0xf9eaf0d3 │ │ │ │ vmax.s8 d20, d1, d16 │ │ │ │ - vsra.s64 q8, q0, #64 │ │ │ │ + vmla.f d17, d16, d0[4] │ │ │ │ @ instruction: 0xf644012f │ │ │ │ vbic.i32 q8, #3328 @ 0x00000d00 │ │ │ │ @ instruction: 0xf6440307 │ │ │ │ vsubl.s8 , d0, d13 │ │ │ │ tstls r5, r7, lsl #4 │ │ │ │ - mcr2 0, 1, pc, cr2, cr2, {6} @ │ │ │ │ + mcr2 0, 5, pc, cr2, cr2, {6} @ │ │ │ │ strtmi r9, [r0], -r5, lsl #18 │ │ │ │ - sbcseq pc, ip, #268435460 @ 0x10000004 │ │ │ │ + rscne pc, ip, #268435460 @ 0x10000004 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - @ instruction: 0xf952f0d3 │ │ │ │ + @ instruction: 0xf9d2f0d3 │ │ │ │ vmax.s8 d20, d1, d16 │ │ │ │ - vaddw.s8 , q0, d12 │ │ │ │ + vorr.i32 d18, #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf644012f │ │ │ │ vorr.i32 , #1280 @ 0x00000500 │ │ │ │ @ instruction: 0xf6440307 │ │ │ │ vmvn.i32 d16, #2304 @ 0x00000900 │ │ │ │ tstls r5, r7, lsl #4 │ │ │ │ - mcr2 0, 0, pc, cr10, cr2, {6} @ │ │ │ │ + mcr2 0, 4, pc, cr10, cr2, {6} @ │ │ │ │ strtmi r9, [r0], -r5, lsl #18 │ │ │ │ - andsne pc, ip, #268435460 @ 0x10000004 │ │ │ │ + eorcs pc, ip, #268435460 @ 0x10000004 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ pop {r1, r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf0d34010 │ │ │ │ - svclt 0x0000b937 │ │ │ │ - eorseq r4, r4, r8, lsl #7 │ │ │ │ + svclt 0x0000b9b7 │ │ │ │ + mlaseq r4, r8, r4, r4 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebcb98c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ strmi r4, [ip], -r8, lsr #26 │ │ │ │ teqcs ip, #24117248 @ 0x1700000 │ │ │ │ - addeq pc, r8, #268435460 @ 0x10000004 │ │ │ │ + addsne pc, r8, #268435460 @ 0x10000004 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ vrshl.s8 d25, d0, d1 │ │ │ │ - vorr.i32 , #0 @ 0x00000000 │ │ │ │ + vmla.f d18, d0, d0[4] │ │ │ │ @ instruction: 0xf0cf012f │ │ │ │ - vadd.f32 d31, d1, d11 │ │ │ │ - vorr.i32 , #12 @ 0x0000000c │ │ │ │ + vadd.f32 d31, d17, d11 │ │ │ │ + vmla.f d18, d0, d0[7] │ │ │ │ strmi r0, [r6], -pc, lsr #2 │ │ │ │ vmax.s d4, d4, d16 │ │ │ │ - ldmdblt r8, {r0, r3, r4, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmdblt r8, {r0, r3, r4, r6, r8, fp, ip, sp, lr, pc}^ │ │ │ │ cmnvs r3, r1, lsl #6 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ - msrmi R8_usr, r8 │ │ │ │ + teqppl r0, r8, asr #4 @ p-variant is OBSOLETE │ │ │ │ teqpeq r3, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ vmax.s d4, d4, d16 │ │ │ │ - ldmdblt r8, {r0, r2, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmdblt r8, {r0, r2, r6, r8, fp, ip, sp, lr, pc}^ │ │ │ │ cmnvs r3, r2, lsl #6 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ movweq pc, #49413 @ 0xc105 @ │ │ │ │ ldrtmi r2, [r8], -sl, lsr #5 │ │ │ │ - stclne 2, cr15, [r4], #-260 @ 0xfffffefc │ │ │ │ + ldclcs 2, cr15, [r4], #-260 @ 0xfffffefc │ │ │ │ stceq 2, cr15, [pc], #-768 @ 0x74514 │ │ │ │ - orreq pc, r8, r1, asr #4 │ │ │ │ + orrsne pc, r8, r1, asr #4 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ strgt lr, [r0], #-2509 @ 0xfffff633 │ │ │ │ - blx 0xff530be6 │ │ │ │ + mrrc2 0, 15, pc, r2, cr0 @ │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ - eorseq r4, r4, r0, lsr #7 │ │ │ │ + ldrhteq r4, [r4], -r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebcba44 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ teqcs ip, #45056 @ 0xb000 │ │ │ │ - cmppne r0, r1, asr #4 @ p-variant is OBSOLETE │ │ │ │ + msrcs (UNDEF: 96), r1 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ vhsub.s8 d25, d1, d0 │ │ │ │ - vsubl.s8 q8, d16, d8 │ │ │ │ + vrshr.s64 d17, d8, #64 │ │ │ │ @ instruction: 0xf0cf022f │ │ │ │ - mcrvc 12, 0, pc, cr0, cr1, {5} @ │ │ │ │ + mcrvc 13, 0, pc, cr0, cr1, {1} @ │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd00 │ │ │ │ - eorseq r4, r4, r0, lsr #7 │ │ │ │ + ldrhteq r4, [r4], -r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebcba88 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ strmi r4, [ip], -ip, lsl #20 │ │ │ │ vcge.s8 d18, d1, d28 │ │ │ │ - vorr.i32 , #0 @ 0x00000000 │ │ │ │ + vmla.f d18, d0, d0[4] │ │ │ │ andls r0, r0, #-1073741813 @ 0xc000000b │ │ │ │ - addeq pc, r8, #268435460 @ 0x10000004 │ │ │ │ + addsne pc, r8, #268435460 @ 0x10000004 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - stc2 0, cr15, [lr], {207} @ 0xcf │ │ │ │ + stc2 0, cr15, [lr, #-828] @ 0xfffffcc4 │ │ │ │ andlt r6, r2, r4, asr #3 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ - eorseq r4, r4, r0, lsr #7 │ │ │ │ + ldrhteq r4, [r4], -r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebcbad0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ teqcs ip, #12, 20 @ 0xc000 │ │ │ │ - cmppne r0, r1, asr #4 @ p-variant is OBSOLETE │ │ │ │ + msrcs (UNDEF: 96), r1 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ vhsub.s8 d25, d1, d0 │ │ │ │ - vsubl.s8 q8, d16, d8 │ │ │ │ + vrshr.s64 d17, d8, #64 │ │ │ │ @ instruction: 0xf0cf022f │ │ │ │ - movwcs pc, #3179 @ 0xc6b @ │ │ │ │ + movwcs pc, #3307 @ 0xceb @ │ │ │ │ andlt r6, r3, r3, asr #3 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd00 │ │ │ │ - eorseq r4, r4, r0, lsr #7 │ │ │ │ + ldrhteq r4, [r4], -r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebcbb18 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ teqcs ip, #12, 20 @ 0xc000 │ │ │ │ - cmppne r0, r1, asr #4 @ p-variant is OBSOLETE │ │ │ │ + msrcs (UNDEF: 96), r1 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ vhsub.s8 d25, d1, d0 │ │ │ │ - vsubl.s8 q8, d16, d8 │ │ │ │ + vrshr.s64 d17, d8, #64 │ │ │ │ @ instruction: 0xf0cf022f │ │ │ │ - stmibvs r0, {r0, r1, r2, r6, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + stmibvs r0, {r0, r1, r2, r6, r7, sl, fp, ip, sp, lr, pc}^ │ │ │ │ svclt 0x00183800 │ │ │ │ andlt r2, r3, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r0, #-0] │ │ │ │ - eorseq r4, r4, r0, lsr #7 │ │ │ │ + ldrhteq r4, [r4], -r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebcbb60 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ strmi r4, [ip], -lr, lsl #20 │ │ │ │ vcge.s8 d18, d1, d28 │ │ │ │ - vorr.i32 , #0 @ 0x00000000 │ │ │ │ + vmla.f d18, d0, d0[4] │ │ │ │ andls r0, r0, #-1073741813 @ 0xc000000b │ │ │ │ - addeq pc, r8, #268435460 @ 0x10000004 │ │ │ │ + addsne pc, r8, #268435460 @ 0x10000004 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - stc2 0, cr15, [r2], #-828 @ 0xfffffcc4 │ │ │ │ + stc2 0, cr15, [r2], #828 @ 0x33c │ │ │ │ movsne pc, #-536870908 @ 0xe0000004 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ andsvc r7, ip, r4, lsl #12 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - eorseq r4, r4, r0, lsr #7 │ │ │ │ + ldrhteq r4, [r4], -r0 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebcbbb0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r0, ror #31 │ │ │ │ ldrdgt pc, [r8], #-143 @ 0xffffff71 @ │ │ │ │ bmi 0x686214 │ │ │ │ teqcs ip, #14680064 @ 0xe00000 │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ - cmppne r0, r1, asr #4 @ p-variant is OBSOLETE │ │ │ │ + msrcs (UNDEF: 96), r1 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ ldmdavs r2, {r3, sl, fp, ip, pc} │ │ │ │ @ instruction: 0xf04f9203 │ │ │ │ vhsub.s8 d16, d1, d0 │ │ │ │ - vsubl.s8 q8, d16, d8 │ │ │ │ + vrshr.s64 d17, d8, #64 │ │ │ │ @ instruction: 0xf0cf022f │ │ │ │ - @ instruction: 0x4684fbf1 │ │ │ │ + sxtab16mi pc, r4, r1, ror #24 @ │ │ │ │ bge 0x106278 │ │ │ │ ldrtmi r4, [r0], -r9, lsr #12 │ │ │ │ ldrdmi pc, [r0], -ip @ │ │ │ │ @ instruction: 0xf0e29402 │ │ │ │ - blmi 0x2f3358 │ │ │ │ + blmi 0x2f3558 │ │ │ │ blls 0x14ea68 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 57) │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0xf8d8f245 │ │ │ │ + @ instruction: 0xf958f245 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r4, r4, r0, lsr #7 │ │ │ │ + ldrhteq r4, [r4], -r0 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebcbc30 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ ldrdgt pc, [ip], #-143 @ 0xffffff71 @ │ │ │ │ bmi 0x6c6294 │ │ │ │ teqcs ip, #14680064 @ 0xe00000 │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ - cmppne r0, r1, asr #4 @ p-variant is OBSOLETE │ │ │ │ + msrcs (UNDEF: 96), r1 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ ldmdavs r2, {r1, r3, sl, fp, ip, pc} │ │ │ │ @ instruction: 0xf04f9203 │ │ │ │ vhsub.s8 d16, d1, d0 │ │ │ │ - vsubl.s8 q8, d16, d8 │ │ │ │ + vrshr.s64 d17, d8, #64 │ │ │ │ @ instruction: 0xf0cf022f │ │ │ │ - andcs pc, r0, #181248 @ 0x2c400 │ │ │ │ + andcs pc, r0, #12544 @ 0x3100 │ │ │ │ andls r4, r2, #7340032 @ 0x700000 │ │ │ │ strtmi r4, [r9], -r3, lsr #12 │ │ │ │ bge 0x106334 │ │ │ │ - blx 0x6b0e00 │ │ │ │ + blx 0xfe6b0e00 │ │ │ │ blls 0x120e9c │ │ │ │ blmi 0x2cd36c │ │ │ │ blls 0x14eaec │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 57) │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ - @ instruction: 0xf896f245 │ │ │ │ + @ instruction: 0xf916f245 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r4, r4, r0, lsr #7 │ │ │ │ + ldrhteq r4, [r4], -r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebcbcb4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r5, r8, ror #31 │ │ │ │ teqcs ip, #86016 @ 0x15000 │ │ │ │ - cmppne r0, r1, asr #4 @ p-variant is OBSOLETE │ │ │ │ + msrcs (UNDEF: 96), r1 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ vhsub.s8 d25, d1, d0 │ │ │ │ - vsubl.s8 q8, d16, d8 │ │ │ │ + vrshr.s64 d17, d8, #64 │ │ │ │ @ instruction: 0xf0cf022f │ │ │ │ - vpadd.i8 , q7, │ │ │ │ + vpadd.i8 , q15, │ │ │ │ vsubw.s8 , q8, d21 │ │ │ │ andcs r2, r1, #1476395010 @ 0x58000002 │ │ │ │ andsvc r9, sl, r3 │ │ │ │ stc2l 0, cr15, [r2], #-0 │ │ │ │ blx 0x1632aea │ │ │ │ andcs r9, r1, #196608 @ 0x30000 │ │ │ │ movwne lr, #31184 @ 0x79d0 │ │ │ │ @@ -102933,234 +102933,234 @@ │ │ │ │ @ instruction: 0xf7cefab3 │ │ │ │ andcs pc, r0, r5, asr r9 @ │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd00 │ │ │ │ - eorseq r4, r4, r0, lsr #7 │ │ │ │ + ldrhteq r4, [r4], -r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebcbd20 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ teqcs ip, #61440 @ 0xf000 │ │ │ │ - cmppne r0, r1, asr #4 @ p-variant is OBSOLETE │ │ │ │ + msrcs (UNDEF: 96), r1 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ vhsub.s8 d25, d1, d0 │ │ │ │ - vsubl.s8 q8, d16, d8 │ │ │ │ + vrshr.s64 d17, d8, #64 │ │ │ │ @ instruction: 0xf0cf022f │ │ │ │ - stmdbvs r1, {r0, r1, r6, r8, r9, fp, ip, sp, lr, pc}^ │ │ │ │ - eormi pc, r0, #72, 4 @ 0x80000004 │ │ │ │ + stmdbvs r1, {r0, r1, r6, r7, r8, r9, fp, ip, sp, lr, pc}^ │ │ │ │ + eorspl pc, r0, #72, 4 @ 0x80000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ - cmppne ip, #268435460 @ p-variant is OBSOLETE @ 0x10000004 │ │ │ │ + msrcs SPSR_fs, #268435460 @ 0x10000004 │ │ │ │ msreq CPSR_fsxc, #192, 4 │ │ │ │ svclt 0x00142901 │ │ │ │ @ instruction: 0x46184610 │ │ │ │ @ instruction: 0xf85db003 │ │ │ │ @ instruction: 0xf1d1eb04 │ │ │ │ - svclt 0x0000bc6d │ │ │ │ - eorseq r4, r4, r0, lsr #7 │ │ │ │ + svclt 0x0000bced │ │ │ │ + ldrhteq r4, [r4], -r0 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 0x13002c │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0068f8cc │ │ │ │ blmi 0xff3a0dfc │ │ │ │ eorcs r2, r4, #0, 2 │ │ │ │ stmdage fp, {r1, r2, r9, sl, lr} │ │ │ │ smlabtne r4, sp, r9, lr │ │ │ │ smlabtne r6, sp, r9, lr │ │ │ │ smlabtne r8, sp, r9, lr │ │ │ │ ldmdavs fp, {r1, r3, r8, ip, pc} │ │ │ │ @ instruction: 0xf04f931d │ │ │ │ vcgt.s d0, d3, d0 │ │ │ │ - stmdbge r4, {r5, r6, r7, r8, sl, fp, sp, lr, pc} │ │ │ │ + stmdbge r4, {r5, r6, r9, sl, fp, sp, lr, pc} │ │ │ │ andsvc pc, sp, r4, asr #12 │ │ │ │ andeq pc, r7, r0, asr #5 │ │ │ │ ldc2 7, cr15, [r8], {211} @ 0xd3 │ │ │ │ ldrtmi r9, [r0], -r4, lsl #24 │ │ │ │ - orrne pc, r0, r1, asr #4 │ │ │ │ + orrscs pc, r0, r1, asr #4 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - mcr2 1, 6, pc, cr2, cr4, {6} @ │ │ │ │ + @ instruction: 0xff42f1d4 │ │ │ │ mcr2 7, 7, pc, cr8, cr3, {6} @ │ │ │ │ @ instruction: 0xf7d34605 │ │ │ │ qasxmi pc, sl, pc @ │ │ │ │ vmax.s8 d20, d1, d3 │ │ │ │ - vsra.s64 d17, d12, #64 │ │ │ │ + vaddw.s8 q9, q8, d28 │ │ │ │ ldrtmi r0, [r0], -pc, lsr #2 │ │ │ │ - mrc2 1, 5, pc, cr4, cr4, {6} │ │ │ │ - @ instruction: 0x11bcf241 │ │ │ │ + @ instruction: 0xff34f1d4 │ │ │ │ + biccs pc, ip, r1, asr #4 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ ldrtmi r4, [r0], -r2, lsr #12 │ │ │ │ - mcr2 1, 5, pc, cr12, cr4, {6} @ │ │ │ │ + @ instruction: 0xff2cf1d4 │ │ │ │ suble r2, r2, r0, lsl #24 │ │ │ │ strtmi r9, [r1], -r6, lsl #16 │ │ │ │ - blx 0x13b1412 │ │ │ │ + blx 0xff3b1412 │ │ │ │ strmi r9, [r2], -r7, lsl #22 │ │ │ │ - bicsne pc, r8, r1, asr #4 │ │ │ │ + mvncs pc, r1, asr #4 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ @ instruction: 0xf1d44630 │ │ │ │ - stmdals r5, {r0, r2, r3, r4, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdals r5, {r0, r2, r3, r4, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ vmax.s8 d4, d5, d17 │ │ │ │ - blls 0x233914 │ │ │ │ + blls 0x233b14 │ │ │ │ @ instruction: 0xf0402b00 │ │ │ │ strmi r8, [r2], -r5, ror #2 │ │ │ │ andcs r2, r0, r0, lsl #2 │ │ │ │ smlabteq r0, sp, r9, lr │ │ │ │ vmin.s8 d20, d1, d16 │ │ │ │ - vaddw.s8 q9, q0, d0 │ │ │ │ + vorr.i32 d19, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf1d4012f │ │ │ │ - stcls 14, cr15, [sl, #-548] @ 0xfffffddc │ │ │ │ + stcls 15, cr15, [sl, #-36] @ 0xffffffdc │ │ │ │ stmdaeq r4!, {r0, r1, r2, r3, r6, ip, sp, lr, pc}^ │ │ │ │ blx 0x2864c6 │ │ │ │ vhadd.s8 d15, d5, d5 │ │ │ │ - strtmi pc, [sl], -r7, lsr #22 │ │ │ │ + strtmi pc, [sl], -r7, lsr #23 │ │ │ │ vmax.s8 d20, d1, d3 │ │ │ │ - vbic.i32 d18, #8 @ 0x00000008 │ │ │ │ + vmla.f d19, d0, d0[2] │ │ │ │ ldrtmi r0, [r0], -pc, lsr #2 │ │ │ │ - mrc2 1, 3, pc, cr8, cr4, {6} │ │ │ │ + mrc2 1, 7, pc, cr8, cr4, {6} │ │ │ │ strtmi r9, [r1], -r8, lsl #20 │ │ │ │ blx 0x29946a │ │ │ │ vhadd.s8 d15, d5, d2 │ │ │ │ - svcls 0x0009fb17 │ │ │ │ + svcls 0x0009fb97 │ │ │ │ strmi r4, [r5], -r1, lsr #12 │ │ │ │ @ instruction: 0xf007fb08 │ │ │ │ - blx 0x4b148a │ │ │ │ + blx 0xfe4b148a │ │ │ │ strmi r9, [r4], -r2, lsl #20 │ │ │ │ blls 0x26cd0c │ │ │ │ ldrtmi r4, [r0], -r2, lsr #12 │ │ │ │ - bicsne pc, r8, r1, asr #4 │ │ │ │ + mvncs pc, r1, asr #4 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - mrc2 1, 2, pc, cr14, cr4, {6} │ │ │ │ + mrc2 1, 6, pc, cr14, cr4, {6} │ │ │ │ blcs 0x9b8a8 │ │ │ │ tstphi r4, r0, asr #32 @ p-variant is OBSOLETE │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stmib sp, {r4, r5, r9, sl, lr}^ │ │ │ │ vcgt.s8 d18, d1, d0 │ │ │ │ - vaddw.s8 q9, q0, d0 │ │ │ │ + vorr.i32 d19, #0 @ 0x00000000 │ │ │ │ strtmi r0, [r2], -pc, lsr #2 │ │ │ │ - mcr2 1, 2, pc, cr14, cr4, {6} @ │ │ │ │ + mcr2 1, 6, pc, cr14, cr4, {6} @ │ │ │ │ movwcs r9, #2570 @ 0xa0a │ │ │ │ vmin.s8 d20, d1, d16 │ │ │ │ - vbic.i32 d18, #8 @ 0x00000008 │ │ │ │ + vmla.f d19, d0, d0[2] │ │ │ │ @ instruction: 0xf1d4012f │ │ │ │ - strcs pc, [r0, #-3653] @ 0xfffff1bb │ │ │ │ + strcs pc, [r0, #-3781] @ 0xfffff13b │ │ │ │ @ instruction: 0x2708e9dd │ │ │ │ stcge 6, cr4, [fp, #-172] @ 0xffffff54 │ │ │ │ strls r4, [r1], #-1584 @ 0xfffff9d0 │ │ │ │ - cmppcs ip, r1, asr #4 @ p-variant is OBSOLETE │ │ │ │ + msrcc (UNDEF: 108), r1 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ @ instruction: 0xf1d49700 │ │ │ │ - stmdbge fp, {r0, r1, r2, r4, r5, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge fp, {r0, r1, r2, r4, r5, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ adcsne pc, r4, lr, asr #4 │ │ │ │ addscs pc, r6, r0, asr #5 │ │ │ │ - mrc2 0, 5, pc, cr14, cr6, {7} │ │ │ │ + @ instruction: 0xff3ef0f6 │ │ │ │ stcgt 12, cr10, [pc, #-80] @ 0x74c9c │ │ │ │ strmi ip, [r7], -pc, lsl #8 │ │ │ │ strgt ip, [pc], #-3343 @ 0x74cf4 │ │ │ │ eorvs r6, r3, fp, lsr #16 │ │ │ │ rsbsle r2, r9, r0, lsl #30 │ │ │ │ bvc 0xfe4b051c │ │ │ │ blvs 0x1b30380 │ │ │ │ @ instruction: 0x4630463b │ │ │ │ blpl 0x1a707ec │ │ │ │ bvc 0x5f0484 │ │ │ │ - orrscs pc, r4, r1, asr #4 │ │ │ │ + @ instruction: 0x31a4f241 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ blvs 0x130350 │ │ │ │ blmi 0x1a70800 │ │ │ │ bcs 0xfe4b0580 │ │ │ │ blvc 0x1f0738 │ │ │ │ blvc 0x2305c8 │ │ │ │ blvc 0xb0364 │ │ │ │ - mcr2 1, 0, pc, cr10, cr4, {6} @ │ │ │ │ + mcr2 1, 4, pc, cr10, cr4, {6} @ │ │ │ │ @ instruction: 0xf0f5a81a │ │ │ │ - mrc 15, 5, APSR_nzcv, cr0, cr5, {1} │ │ │ │ + mrc 15, 5, APSR_nzcv, cr0, cr5, {5} │ │ │ │ ldmdage sl, {r6, r8, r9, fp, pc} │ │ │ │ - @ instruction: 0xff1ef0f5 │ │ │ │ + @ instruction: 0xff9ef0f5 │ │ │ │ blvc 0xb0824 │ │ │ │ ldmdage sl, {r1, r3, r8, sp} │ │ │ │ bleq 0x10b0630 │ │ │ │ bleq 0x1270824 │ │ │ │ blx 0x4b091c │ │ │ │ andscs fp, pc, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf0f5221b │ │ │ │ - strmi pc, [r4], -fp, lsr #29 │ │ │ │ + strmi pc, [r4], -fp, lsr #30 │ │ │ │ @ instruction: 0xf0f5a81a │ │ │ │ - cdp 15, 11, cr15, cr4, cr7, {2} │ │ │ │ + cdp 15, 11, cr15, cr4, cr7, {6} │ │ │ │ vneg.f64 d16, d0 │ │ │ │ @ instruction: 0xd60dfa10 │ │ │ │ blvs 0x1303ec │ │ │ │ - bicscs pc, r0, r1, asr #4 │ │ │ │ + mvncc pc, r1, asr #4 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ strls r4, [r0], #-1584 @ 0xfffff9d0 │ │ │ │ blvc 0x230608 │ │ │ │ blcs 0x66fed8 │ │ │ │ - ldc2l 1, cr15, [ip, #848] @ 0x350 │ │ │ │ + mrc2 1, 2, pc, cr12, cr4, {6} │ │ │ │ @ instruction: 0xf1ca4620 │ │ │ │ - ldmdage r7, {r0, r2, r3, r5, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0xff04f0f5 │ │ │ │ + ldmdage r7, {r0, r2, r3, r5, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xff84f0f5 │ │ │ │ blhi 0x10b0860 │ │ │ │ @ instruction: 0xf0f5a817 │ │ │ │ - ldmdage r7, {r0, r2, r3, r5, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + ldmdage r7, {r0, r2, r3, r5, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ bleq 0x10b068c │ │ │ │ bleq 0xff0b08a0 │ │ │ │ bcc 0x4b05f4 │ │ │ │ svclt 0x00332b0b │ │ │ │ andcs r2, r3, #1879048194 @ 0x70000002 │ │ │ │ tstcs r0, sl, lsl #2 │ │ │ │ - mrc2 0, 3, pc, cr10, cr5, {7} │ │ │ │ + mrc2 0, 7, pc, cr10, cr5, {7} │ │ │ │ ldmdage r7, {r2, r9, sl, lr} │ │ │ │ - @ instruction: 0xff16f0f5 │ │ │ │ + @ instruction: 0xff96f0f5 │ │ │ │ bleq 0x10b08a0 │ │ │ │ blx 0x4b0998 │ │ │ │ vmax.s8 d29, d1, d9 │ │ │ │ - vaddw.s8 , q0, d12 │ │ │ │ + vorr.i32 d20, #12 @ 0x0000000c │ │ │ │ mrrc 1, 2, r0, r3, cr15 │ │ │ │ @ instruction: 0x46302b10 │ │ │ │ @ instruction: 0xf1d49400 │ │ │ │ - strtmi pc, [r0], -pc, lsr #27 │ │ │ │ - blx 0xff0b151a │ │ │ │ + strtmi pc, [r0], -pc, lsr #28 │ │ │ │ + mcrr2 1, 12, pc, r0, cr10 @ │ │ │ │ ldcmi 8, cr10, [r1], #-44 @ 0xffffffd4 │ │ │ │ - mcr2 0, 6, pc, cr6, cr6, {7} @ │ │ │ │ + @ instruction: 0xff46f0f6 │ │ │ │ vmin.s8 d20, d1, d16 │ │ │ │ - vmla.f d19, d0, d0[0] │ │ │ │ + vorr.i32 q10, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf1d4012f │ │ │ │ - stmdavs r2!, {r0, r5, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ - cmppcc r0, r1, asr #4 @ p-variant is OBSOLETE │ │ │ │ + stmdavs r2!, {r0, r5, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + msrmi (UNDEF: 96), r1 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ @ instruction: 0xf1d44630 │ │ │ │ - stmdavs r2!, {r0, r3, r4, r7, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ - msrcc (UNDEF: 104), r1 │ │ │ │ + stmdavs r2!, {r0, r3, r4, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + cmnpmi r8, r1, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ @ instruction: 0xf1d44630 │ │ │ │ - vmla.f32 d31, d16, d1 │ │ │ │ + @ instruction: 0xf240fe11 │ │ │ │ vsubw.s8 q8, q0, d8 │ │ │ │ ldmdavs sl, {r1, r4, r7, r8, r9} │ │ │ │ rsble r2, pc, r0, lsl #20 │ │ │ │ ldrmi r2, [r3], -r0, lsl #8 │ │ │ │ strtmi r4, [r2], -r5, lsr #12 │ │ │ │ rscsne pc, r8, #13828096 @ 0xd30000 │ │ │ │ @ instruction: 0xf8d3440a │ │ │ │ strmi r1, [sp], #-764 @ 0xfffffd04 │ │ │ │ movwne pc, #2259 @ 0x8d3 @ │ │ │ │ @ instruction: 0xf8d3440c │ │ │ │ blcs 0x81834 │ │ │ │ @ instruction: 0x4630d1f2 │ │ │ │ - orrcc pc, r0, r1, asr #4 │ │ │ │ + orrsmi pc, r0, r1, asr #4 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - ldc2l 1, cr15, [r2, #-848]! @ 0xfffffcb0 │ │ │ │ + ldc2l 1, cr15, [r2, #848]! @ 0x350 │ │ │ │ ldrtmi r4, [r0], -sl, lsr #12 │ │ │ │ - orrscc pc, ip, r1, asr #4 │ │ │ │ + @ instruction: 0x41acf241 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - stc2l 1, cr15, [sl, #-848]! @ 0xfffffcb0 │ │ │ │ + stc2l 1, cr15, [sl, #848]! @ 0x350 │ │ │ │ ldrtmi r4, [r0], -r2, lsr #12 │ │ │ │ - @ instruction: 0x31b8f241 │ │ │ │ + bicmi pc, r8, r1, asr #4 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - stc2l 1, cr15, [r2, #-848]! @ 0xfffffcb0 │ │ │ │ + stc2l 1, cr15, [r2, #848]! @ 0x350 │ │ │ │ ldmdavs sl, {r0, r1, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, sp, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andslt sp, lr, r3, asr #2 │ │ │ │ blhi 0x13018c │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @@ -103171,35 +103171,35 @@ │ │ │ │ subsmi r0, r9, r0 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ addseq lr, r6, #220, 2 @ 0x37 │ │ │ │ bvs 0x1f0634 │ │ │ │ bcc 0xfe4b06e0 │ │ │ │ ldrtmi r4, [r0], -r2, lsr #12 │ │ │ │ blvc 0x1a709ac │ │ │ │ - tstpcs r0, r1, asr #4 @ p-variant is OBSOLETE │ │ │ │ + tstpcc r0, r1, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ blvs 0x1a309b8 │ │ │ │ blpl 0x2708f4 │ │ │ │ blpl 0xb0514 │ │ │ │ - ldc2 1, cr15, [r2, #-848]! @ 0xfffffcb0 │ │ │ │ + ldc2 1, cr15, [r2, #848]! @ 0x350 │ │ │ │ strbt r9, [r2], sl, lsl #20 │ │ │ │ bvc 0x1f0660 │ │ │ │ vmax.s8 d20, d1, d2 │ │ │ │ - vaddw.s8 q9, q0, d0 │ │ │ │ + vorr.i32 d19, #0 @ 0x00000000 │ │ │ │ ldrtmi r0, [r0], -pc, lsr #2 │ │ │ │ blvs 0x1a709dc │ │ │ │ bcc 0xfe4b071c │ │ │ │ blvc 0x1a709e4 │ │ │ │ blpl 0x270920 │ │ │ │ blpl 0xb0540 │ │ │ │ - ldc2 1, cr15, [ip, #-848] @ 0xfffffcb0 │ │ │ │ + ldc2 1, cr15, [ip, #848] @ 0x350 │ │ │ │ ldr r9, [r1], sl, lsl #26 │ │ │ │ @ instruction: 0x46154614 │ │ │ │ vaba.s8 d30, d20, d13 │ │ │ │ - svclt 0x0000fe59 │ │ │ │ + svclt 0x0000fed9 │ │ │ │ ldrdcc lr, [r0], -r2 │ │ │ │ movwcc fp, #5136 @ 0x1410 │ │ │ │ ldmvs r3, {r0, r1, r4, sp, lr} │ │ │ │ strtmi r6, [r0], #-2572 @ 0xfffff5f4 │ │ │ │ blhi 0x28d074 │ │ │ │ addsvs r4, r3, r3, lsl #8 │ │ │ │ blhi 0x34f27c │ │ │ │ @@ -103218,69 +103218,69 @@ │ │ │ │ svclt 0x00004770 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfebcc178 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf64f0ff0 │ │ │ │ vsubl.s8 , d0, d12 │ │ │ │ @ instruction: 0x460c2296 │ │ │ │ - tstpne ip, r1, asr #4 @ p-variant is OBSOLETE │ │ │ │ + tstpcs ip, r1, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - stc2l 0, cr15, [r4, #-832] @ 0xfffffcc0 │ │ │ │ - bicscc pc, r4, r1, asr #4 │ │ │ │ + stc2l 0, cr15, [r4, #832] @ 0x340 │ │ │ │ + mvnmi pc, r1, asr #4 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ strtmi r4, [r0], -r5, lsl #12 │ │ │ │ - ldc2l 1, cr15, [r2], {212} @ 0xd4 │ │ │ │ - movwvc pc, #33358 @ 0x824e @ │ │ │ │ + ldc2l 1, cr15, [r2, #-848] @ 0xfffffcb0 │ │ │ │ + tstpeq r8, #81788928 @ p-variant is OBSOLETE @ 0x4e00000 │ │ │ │ msreq CPSR_fsxc, #192, 4 │ │ │ │ - subeq pc, r4, #-536870908 @ 0xe0000004 │ │ │ │ + subsne pc, r4, #-536870908 @ 0xe0000004 │ │ │ │ eorseq pc, r2, #192, 4 │ │ │ │ stccs 6, cr4, [r0, #-128] @ 0xffffff80 │ │ │ │ ldrmi fp, [sl], -r8, lsl #30 │ │ │ │ - mvncc pc, r1, asr #4 │ │ │ │ + mvnsmi pc, r1, asr #4 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - stc2l 1, cr15, [r0], {212} @ 0xd4 │ │ │ │ + stc2l 1, cr15, [r0, #-848] @ 0xfffffcb0 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ strb r4, [sp, #56] @ 0x38 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfebcc1d8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff0 │ │ │ │ @ instruction: 0xf9c4f7f8 │ │ │ │ andpl pc, ip, #82837504 @ 0x4f00000 │ │ │ │ addscs pc, r6, #192, 4 │ │ │ │ - tstpne ip, r1, asr #4 @ p-variant is OBSOLETE │ │ │ │ + tstpcs ip, r1, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - ldc2 0, cr15, [r2, #-832] @ 0xfffffcc0 │ │ │ │ - bicscc pc, r4, r1, asr #4 │ │ │ │ + ldc2 0, cr15, [r2, #832] @ 0x340 │ │ │ │ + mvnmi pc, r1, asr #4 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ strtmi r4, [r0], -r5, lsl #12 │ │ │ │ - stc2 1, cr15, [r0], #848 @ 0x350 │ │ │ │ - movwvc pc, #33358 @ 0x824e @ │ │ │ │ + stc2 1, cr15, [r0, #-848]! @ 0xfffffcb0 │ │ │ │ + tstpeq r8, #81788928 @ p-variant is OBSOLETE @ 0x4e00000 │ │ │ │ msreq CPSR_fsxc, #192, 4 │ │ │ │ - subeq pc, r4, #-536870908 @ 0xe0000004 │ │ │ │ + subsne pc, r4, #-536870908 @ 0xe0000004 │ │ │ │ eorseq pc, r2, #192, 4 │ │ │ │ stccs 6, cr4, [r0, #-128] @ 0xffffff80 │ │ │ │ ldrmi fp, [sl], -r8, lsl #30 │ │ │ │ - mvncc pc, r1, asr #4 │ │ │ │ + mvnsmi pc, r1, asr #4 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - stc2 1, cr15, [lr], {212} @ 0xd4 │ │ │ │ + stc2 1, cr15, [lr, #-848] @ 0xfffffcb0 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ ldr r4, [fp, #56] @ 0x38 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebcc23c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r0 @ │ │ │ │ andne lr, r2, #3358720 @ 0x334000 │ │ │ │ svccs 0x0070ee1d │ │ │ │ tstcs r0, r4 │ │ │ │ blmi 0xb59c68 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf50058d0 │ │ │ │ eorscc r4, r8, sp, lsr #1 │ │ │ │ - blx 0x18b18b0 │ │ │ │ + blx 0xff8b18b0 │ │ │ │ stmdacs r0, {r2, r9, sl, lr} │ │ │ │ blmi 0xa2952c │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf7da58e8 │ │ │ │ blmi 0x973f98 │ │ │ │ ldrbtmi r9, [fp], #-2052 @ 0xfffff7fc │ │ │ │ @@ -103304,22 +103304,22 @@ │ │ │ │ @ instruction: 0xf7dd5828 │ │ │ │ @ instruction: 0x4604fc1b │ │ │ │ andlt r4, r7, r0, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ - @ instruction: 0x33bcf244 │ │ │ │ + bicmi pc, ip, #68, 4 @ 0x40000004 │ │ │ │ teqpeq r4, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - tstpmi r4, r1, asr #4 @ p-variant is OBSOLETE │ │ │ │ + tstppl r4, r1, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - eormi pc, r0, r1, asr #4 │ │ │ │ + eorspl pc, r0, r1, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ vqsub.s8 q1, , │ │ │ │ - svclt 0x0000fdab │ │ │ │ + svclt 0x0000fe2b │ │ │ │ addeq sl, sl, r0, lsr #22 │ │ │ │ addeq sl, sl, r4, lsl #22 │ │ │ │ strdeq sl, [sl], r6 │ │ │ │ addeq sl, sl, r8, asr #21 │ │ │ │ @ instruction: 0x008aaab4 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stmibvs r4, {r1, r8, fp, ip, sp}^ │ │ │ │ @@ -103425,23 +103425,23 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r9, r9, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmla.f32 d27, d4, d16 │ │ │ │ - @ instruction: 0xf241fc85 │ │ │ │ - vaddw.s8 q10, q0, d4 │ │ │ │ + vadd.f32 d31, d1, d5 │ │ │ │ + vorr.i32 d21, #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf64f012f │ │ │ │ - vmov.i32 d19, #12 @ 0x0000000c │ │ │ │ + vaddl.s8 q10, d0, d28 │ │ │ │ blmi 0x135390 │ │ │ │ vqsub.s8 d2, d31, d25 │ │ │ │ - svclt 0x0000fcbb │ │ │ │ + svclt 0x0000fd3b │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r4, r4, ip, asr #7 │ │ │ │ + ldrsbteq r4, [r4], -ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebcc4f0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6460fe8 │ │ │ │ vsubw.s8 , q8, d16 │ │ │ │ @ instruction: 0x46052396 │ │ │ │ strmi fp, [ip], -r3, lsl #1 │ │ │ │ @@ -103500,15 +103500,15 @@ │ │ │ │ movwcs r2, #798 @ 0x31e │ │ │ │ andls r9, r6, #4, 2 │ │ │ │ bmi 0xff0593fc │ │ │ │ ldmdavs r2, {r0, r3, sl, ip, pc} │ │ │ │ @ instruction: 0xf04f9211 │ │ │ │ stmib sp, {r9}^ │ │ │ │ @ instruction: 0xf0a8330f │ │ │ │ - bge 0x4b4000 │ │ │ │ + bge 0x4b4200 │ │ │ │ strtmi r4, [r0], -r9, lsr #12 │ │ │ │ @ instruction: 0xf808f003 │ │ │ │ strmi r9, [r3], -r4, lsl #20 │ │ │ │ @ instruction: 0xf0003001 │ │ │ │ vsra.u64 d24, d15, #62 │ │ │ │ bcs 0x75c2c │ │ │ │ @ instruction: 0xf44fbf08 │ │ │ │ @@ -103718,57 +103718,57 @@ │ │ │ │ addsmi r7, sl, #-67108861 @ 0xfc000003 │ │ │ │ ldrb sp, [r0, r2, lsr #1]! │ │ │ │ andeq pc, r8, #-1140850687 @ 0xbc000001 │ │ │ │ andeq pc, r1, #66 @ 0x42 │ │ │ │ andcs r9, r1, #4, 4 @ 0x40000000 │ │ │ │ ldrb r9, [pc], -pc, lsl #4 │ │ │ │ tstcs r0, r6, lsl #16 │ │ │ │ - stc2 0, cr15, [r6], {244} @ 0xf4 │ │ │ │ + stc2 0, cr15, [r6, #-976] @ 0xfffffc30 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ @ instruction: 0xf0f4af71 │ │ │ │ - strmi pc, [r7], -fp, lsr #23 │ │ │ │ + strmi pc, [r7], -fp, lsr #24 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ blmi 0xfede151c │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ andcc pc, r3, r9, asr r8 @ │ │ │ │ stccs 13, cr6, [r0, #-884] @ 0xfffffc8c │ │ │ │ sbcshi pc, lr, r0 │ │ │ │ movpl pc, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ ldmdavs fp, {r0, r2, r9, fp, ip, pc} │ │ │ │ @ instruction: 0xf8d8441d │ │ │ │ bne 0xffb41804 │ │ │ │ stmib sp, {r1, r4, r6, r7, r9, fp, ip}^ │ │ │ │ blls 0x1be3a4 │ │ │ │ ldrtmi r2, [r8], -r1, lsl #2 │ │ │ │ - eorpl pc, r4, #268435460 @ 0x10000004 │ │ │ │ + eorsvs pc, r4, #268435460 @ 0x10000004 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - @ instruction: 0xf84cf244 │ │ │ │ + @ instruction: 0xf8ccf244 │ │ │ │ smlatbcs r1, r6, fp, r4 │ │ │ │ ldrbtmi r4, [fp], #-1592 @ 0xfffff9c8 │ │ │ │ vtst.8 d22, d1, d11 │ │ │ │ - vmvn.i32 d21, #1024 @ 0x00000400 │ │ │ │ + vmlal.s q11, d0, d0[1] │ │ │ │ @ instruction: 0xf859022f │ │ │ │ @ instruction: 0xf5033003 │ │ │ │ @ instruction: 0xf8d343a0 │ │ │ │ ldc 6, cr3, [r3, #720] @ 0x2d0 │ │ │ │ vstr d7, [sp] │ │ │ │ vqdmulh.s d23, d4, d0 │ │ │ │ - blmi 0xfe7f38b4 │ │ │ │ + blmi 0xfe7f3ab4 │ │ │ │ @ instruction: 0xf8d84638 │ │ │ │ ldrbtmi r1, [fp], #-28 @ 0xffffffe4 │ │ │ │ @ instruction: 0xf859681b │ │ │ │ @ instruction: 0xf5033003 │ │ │ │ @ instruction: 0xf8b343a0 │ │ │ │ @ instruction: 0x4652a2b4 │ │ │ │ ldc2 7, cr15, [r0], #632 @ 0x278 │ │ │ │ @ instruction: 0x001af8b8 │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ vhadd.s8 d24, d17, d20 │ │ │ │ - vmlal.s , d0, d0[4] │ │ │ │ + vmvn.i32 q11, #0 @ 0x00000000 │ │ │ │ blmi 0xfe4f60c4 │ │ │ │ andls r2, r4, #0, 12 │ │ │ │ and r9, r3, r6, lsl #10 │ │ │ │ adcsmi r3, r0, #1048576 @ 0x100000 │ │ │ │ addshi pc, r6, r0, asr #6 │ │ │ │ ldrbtmi r4, [sl], #-1562 @ 0xfffff9e6 │ │ │ │ @ instruction: 0xf8596812 │ │ │ │ @@ -103779,16 +103779,16 @@ │ │ │ │ @ instruction: 0xf501d9ee │ │ │ │ tstcs r8, #160, 2 @ 0x28 │ │ │ │ @ instruction: 0xf8d14638 │ │ │ │ @ instruction: 0x210126b4 │ │ │ │ @ instruction: 0x2c06fb03 │ │ │ │ vldr s18, [ip, #16] │ │ │ │ vstr d7, [sp] │ │ │ │ - vqdmulh.s d23, d3, d0 │ │ │ │ - @ instruction: 0xf8d8fff9 │ │ │ │ + vqdmulh.s d23, d4, d0 │ │ │ │ + @ instruction: 0xf8d8f879 │ │ │ │ bl 0xfe9b98c8 │ │ │ │ ldrtmi r0, [r8], -sl, lsl #4 │ │ │ │ ssatmi r4, #11, r1, asr #8 │ │ │ │ ldc2l 7, cr15, [r8], #-632 @ 0xfffffd88 │ │ │ │ @ instruction: 0x001af8b8 │ │ │ │ @ instruction: 0xe7d14b79 │ │ │ │ @ instruction: 0xf64f4a79 │ │ │ │ @@ -103800,43 +103800,43 @@ │ │ │ │ andsmi r4, r3, fp, asr r2 │ │ │ │ strvs r1, [ip, #2788] @ 0xae4 │ │ │ │ strtmi r4, [r8], r0, asr #12 │ │ │ │ stc2 7, cr15, [sl, #-840]! @ 0xfffffcb8 │ │ │ │ stcls 7, cr14, [r7], {7} │ │ │ │ @ instruction: 0xf7fe4620 │ │ │ │ @ instruction: 0xf0a8fc8b │ │ │ │ - vst2.32 {d31-d32}, [pc], r9 │ │ │ │ + vst2.8 {d31,d33}, [pc], r9 │ │ │ │ strtmi r3, [r0], -r0, lsl #7 │ │ │ │ sbcscc pc, r0, #196, 16 @ 0xc40000 │ │ │ │ ldc2 7, cr15, [ip, #992] @ 0x3e0 │ │ │ │ @ instruction: 0xd0561c91 │ │ │ │ eorsle r1, r0, r3, asr ip │ │ │ │ @ instruction: 0xf0403203 │ │ │ │ @ instruction: 0xf64f80b5 │ │ │ │ vsubw.s8 q11, q8, d24 │ │ │ │ ldmdavs fp, {r1, r2, r4, r7, r8, r9, sp} │ │ │ │ svceq 0x000cf013 │ │ │ │ mcrge 4, 0, pc, cr1, cr15, {1} @ │ │ │ │ - rscsmi pc, r4, r1, asr #4 │ │ │ │ + andvs pc, r4, r1, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - blx 0xcb1cae │ │ │ │ + blx 0xfecb1cae │ │ │ │ @ instruction: 0xf64fe5f9 │ │ │ │ vqdmlal.s q9, d16, d0[7] │ │ │ │ ldmdahi fp, {r1, r2, r4, r7, r8, r9, sp} │ │ │ │ @ instruction: 0xf43f2b00 │ │ │ │ @ instruction: 0xf64fadf7 │ │ │ │ vsubw.s8 q11, q8, d24 │ │ │ │ ldmdavs fp, {r1, r2, r4, r7, r8, r9, sp} │ │ │ │ @ instruction: 0xf57f0418 │ │ │ │ @ instruction: 0xf8d8adef │ │ │ │ @ instruction: 0x4641301c │ │ │ │ vpmax.s8 d25, d1, d6 │ │ │ │ - vmvn.i32 d20, #0 @ 0x00000000 │ │ │ │ + vmla.i d21, d0, d0[0] │ │ │ │ @ instruction: 0xf0f4002f │ │ │ │ - strb pc, [r3, #2837]! @ 0xb15 @ │ │ │ │ + strb pc, [r3, #2965]! @ 0xb95 @ │ │ │ │ @ instruction: 0x4691463c │ │ │ │ @ instruction: 0xf64fe67c │ │ │ │ vsubw.s8 q11, q8, d24 │ │ │ │ ldmdavs fp, {r1, r2, r4, r7, r8, r9, sp} │ │ │ │ svceq 0x000cf013 │ │ │ │ addshi pc, sl, r0, asr #32 │ │ │ │ bls 0x148658 │ │ │ │ @@ -103846,16 +103846,16 @@ │ │ │ │ stmib sp, {r0, r2, r8, r9, fp, ip, pc}^ │ │ │ │ str r5, [sl, -r2, lsl #6]! │ │ │ │ blls 0x15cd60 │ │ │ │ cmple sl, #645922816 @ 0x26800000 │ │ │ │ blcs 0x9c558 │ │ │ │ @ instruction: 0x4639d139 │ │ │ │ vhadd.s32 d2, d3, d10 │ │ │ │ - ldrtmi pc, [r8], -r9, asr #19 @ │ │ │ │ - blx 0xfecb1d30 │ │ │ │ + ldrtmi pc, [r8], -r9, asr #20 @ │ │ │ │ + blx 0xcb1d32 │ │ │ │ stmdbls pc, {r4, r5, r6, r9, sl, sp, lr, pc} @ │ │ │ │ vmls.i8 d18, d0, d1 │ │ │ │ @ instruction: 0xf64f808b │ │ │ │ vsubw.s8 q11, q8, d24 │ │ │ │ umaalne r2, r9, r6, r3 │ │ │ │ ldmdavs fp, {r0, r1, r2, r3, r8, ip, pc} │ │ │ │ svceq 0x000cf013 │ │ │ │ @@ -103875,76 +103875,76 @@ │ │ │ │ movweq pc, #4099 @ 0x1003 @ │ │ │ │ @ instruction: 0xf43f2b00 │ │ │ │ @ instruction: 0xf04fad8c │ │ │ │ movwcs r3, #767 @ 0x2ff │ │ │ │ tstcs r0, #200, 18 @ 0x320000 │ │ │ │ cdpls 5, 0, cr14, cr2, cr5, {4} │ │ │ │ ldrtmi r2, [r8], -r1, lsl #2 │ │ │ │ - addspl pc, ip, #268435460 @ 0x10000004 │ │ │ │ + adcvs pc, ip, #268435460 @ 0x10000004 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ vmin.s8 d20, d3, d19 │ │ │ │ - ldmeq r6!, {r0, r2, r4, r5, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + ldmeq r6!, {r0, r2, r4, r5, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ vqadd.s8 d29, d31, d25 │ │ │ │ - vmull.s q8, d0, d0[2] │ │ │ │ + vmov.i16 , #2048 @ 0x0800 │ │ │ │ bl 0x1b82a0 │ │ │ │ stmdavs fp!, {r1, r2, r7, r9, sl} │ │ │ │ movwls r4, #1618 @ 0x652 │ │ │ │ strtmi r2, [fp], -r1, lsl #2 │ │ │ │ strcc r4, [r4, #-1592] @ 0xfffff9c8 │ │ │ │ - @ instruction: 0xff24f243 │ │ │ │ + @ instruction: 0xffa4f243 │ │ │ │ ldrhle r4, [r4, #37]! @ 0x25 │ │ │ │ ldrtmi lr, [fp], -r7, lsr #15 │ │ │ │ tstcs r1, pc, lsl r2 │ │ │ │ - rsbspl pc, ip, r1, asr #4 │ │ │ │ + addvs pc, ip, r1, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - blx 0x3b229e │ │ │ │ + blx 0xfe3b229e │ │ │ │ @ instruction: 0xf8d89b03 │ │ │ │ @ instruction: 0x4638101c │ │ │ │ andeq lr, sl, #166912 @ 0x28c00 │ │ │ │ @ instruction: 0xf79e4451 │ │ │ │ @ instruction: 0xe791fb97 │ │ │ │ vhadd.s8 d18, d1, d0 │ │ │ │ - vaddw.s8 q10, q0, d4 │ │ │ │ + vorr.i32 d21, #4 @ 0x00000004 │ │ │ │ blmi 0x2f5ef0 │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ - @ instruction: 0xf1d7127d │ │ │ │ - svclt 0x0000ffb3 │ │ │ │ + @ instruction: 0xf1d8127d │ │ │ │ + svclt 0x0000f833 │ │ │ │ addeq sl, sl, r6, asr r4 │ │ │ │ addeq sl, sl, r4, lsl #8 │ │ │ │ addeq sl, sl, r2, asr #7 │ │ │ │ umulleq sl, sl, r6, r3 @ │ │ │ │ addeq sl, sl, sl, asr r3 │ │ │ │ strdeq sl, [sl], lr │ │ │ │ addeq sl, sl, r4, asr #4 │ │ │ │ - ldrshteq r4, [r4], -r4 │ │ │ │ - subsmi pc, ip, r1, asr #4 │ │ │ │ + eorseq r4, r4, r4, lsl #10 │ │ │ │ + rsbpl pc, ip, r1, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - blx 0x1ab1e3c │ │ │ │ + blx 0xffab1e3c │ │ │ │ vaba.s8 q15, q2, q7 │ │ │ │ - vadd.i8 d31, d17, d31 │ │ │ │ - vaddl.s8 q10, d16, d24 │ │ │ │ + vmla.i8 d31, d1, d31 │ │ │ │ + vshr.s64 d21, d24, #64 │ │ │ │ @ instruction: 0xf0f4002f │ │ │ │ - @ instruction: 0xe77efa5f │ │ │ │ - tstpmi r4, r1, asr #4 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0xe77efadf │ │ │ │ + tstppl r4, r1, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - addsmi pc, r8, r1, asr #4 │ │ │ │ + adcpl pc, r8, r1, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf44f4b02 │ │ │ │ vhsub.s8 d7, d31, d31 │ │ │ │ - svclt 0x0000f8dd │ │ │ │ - eorseq r4, r4, r8, ror #7 │ │ │ │ + svclt 0x0000f95d │ │ │ │ + ldrshteq r4, [r4], -r8 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebccca8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 0xaf99f0 │ │ │ │ strmi fp, [lr], -r8, lsl #1 │ │ │ │ ldmdavs fp, {r0, r2, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9307 │ │ │ │ - @ instruction: 0xf0a70300 │ │ │ │ - shadd8mi pc, r0, fp @ │ │ │ │ + @ instruction: 0xf0a80300 │ │ │ │ + @ instruction: 0x4630f81b │ │ │ │ mcrr2 7, 13, pc, r8, cr2 @ │ │ │ │ orrslt r4, r8, r4, lsl #12 │ │ │ │ @ instruction: 0x46014632 │ │ │ │ @ instruction: 0xf7ff4628 │ │ │ │ blmi 0x8b49cc │ │ │ │ blls 0x24fb44 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @@ -103973,15 +103973,15 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r8, r9, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmla.f32 , q2, q8 │ │ │ │ - svclt 0x0000f83d │ │ │ │ + svclt 0x0000f8bd │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ rsbcc pc, r8, #208, 16 @ 0xd00000 │ │ │ │ @ instruction: 0xf503b143 │ │ │ │ mrscs r4, R8_usr │ │ │ │ movwcc r3, #33288 @ 0x8208 │ │ │ │ blne 0x2b3c7c │ │ │ │ @ instruction: 0xd1fb4293 │ │ │ │ @@ -104009,30 +104009,30 @@ │ │ │ │ @ instruction: 0xf79a4010 │ │ │ │ @ instruction: 0xf8c0bad5 │ │ │ │ ldrmi ip, [ip], r8, lsr #32 │ │ │ │ strdcs lr, [r0], -r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - movwmi pc, #580 @ 0x244 @ │ │ │ │ + tstppl r0, #68, 4 @ p-variant is OBSOLETE @ 0x40000004 │ │ │ │ teqpeq r4, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - asrspl pc, r1, #4 @ │ │ │ │ + bicvs pc, r0, r1, asr #4 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - sbcpl pc, r8, r1, asr #4 │ │ │ │ + sbcsvs pc, r8, r1, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ addne pc, fp, #64, 4 │ │ │ │ - @ instruction: 0xf828f20f │ │ │ │ - movwmi pc, #580 @ 0x244 @ │ │ │ │ + @ instruction: 0xf8a8f20f │ │ │ │ + tstppl r0, #68, 4 @ p-variant is OBSOLETE @ 0x40000004 │ │ │ │ teqpeq r4, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - asrspl pc, r1, #4 @ │ │ │ │ + bicvs pc, r0, r1, asr #4 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - rscspl pc, r4, r1, asr #4 │ │ │ │ + andvc pc, r4, r1, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ sbcvc pc, r6, #1325400064 @ 0x4f000000 │ │ │ │ - @ instruction: 0xf818f20f │ │ │ │ + @ instruction: 0xf898f20f │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ ldrdhi pc, [r0], -r1 │ │ │ │ ldrmi fp, [ip], -r5, lsl #1 │ │ │ │ ldrsbtcc pc, [r8], -r8 @ │ │ │ │ @@ -104111,28 +104111,28 @@ │ │ │ │ strbmi r1, [r8], -r1, ror #22 │ │ │ │ subsmi r4, pc, #956301312 @ 0x39000000 │ │ │ │ movwls r4, #9786 @ 0x263a │ │ │ │ b 0x233bd8 │ │ │ │ ldrtmi r9, [r9], #2818 @ 0xb02 │ │ │ │ ldrmi r1, [lr], #-2788 @ 0xfffff51c │ │ │ │ ldr r9, [r2, r3, lsl #22]! │ │ │ │ - asrspl pc, r1, #4 @ │ │ │ │ + bicvs pc, r0, r1, asr #4 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - eorvs pc, r0, r1, asr #4 │ │ │ │ + eorsvc pc, r0, r1, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf44f4b08 │ │ │ │ vqsub.s8 d7, d30, d3 │ │ │ │ - vrecps.f32 , , │ │ │ │ - vsra.s64 d21, d16, #64 │ │ │ │ + vrecps.f32 , , │ │ │ │ + vmla.f d22, d16, d0[0] │ │ │ │ vrhadd.s8 d16, d1, d31 │ │ │ │ - vmla.i d22, d0, d0[2] │ │ │ │ + vmov.i32 , #8 @ 0x00000008 │ │ │ │ blmi 0xf5e64 │ │ │ │ eorne pc, r7, #64, 4 │ │ │ │ - @ instruction: 0xff52f20e │ │ │ │ - eorseq r4, r4, ip, lsl #8 │ │ │ │ + @ instruction: 0xffd2f20e │ │ │ │ + eorseq r4, r4, ip, lsl r5 │ │ │ │ stmdblt fp, {r0, r1, r6, r7, fp, sp, lr} │ │ │ │ sbcvs r2, r3, r1, lsl #6 │ │ │ │ movwcs r2, #1 │ │ │ │ svclt 0x00004770 │ │ │ │ orrcs pc, r0, #72351744 @ 0x4500000 │ │ │ │ orrseq pc, r6, #192, 4 │ │ │ │ ldmvs fp, {r1, r6, fp, sp, lr} │ │ │ │ @@ -104300,41 +104300,41 @@ │ │ │ │ @ instruction: 0xf6466f70 │ │ │ │ vqdmlsl.s q11, d0, d20 │ │ │ │ ldrbtmi r2, [fp], #-2966 @ 0xfffff46a │ │ │ │ ldmpl r3!, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ @ instruction: 0xe72c675a │ │ │ │ rscvs r2, r3, r1, lsl #6 │ │ │ │ stmdavs r0!, {r0, r1, r4, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ - @ instruction: 0xfffaf0f3 │ │ │ │ + @ instruction: 0xf87af0f4 │ │ │ │ rscle r2, r0, r0, lsl #16 │ │ │ │ - @ instruction: 0xff20f0f3 │ │ │ │ + @ instruction: 0xffa0f0f3 │ │ │ │ stmdacs r0, {r0, r2, r9, sl, lr} │ │ │ │ @ instruction: 0x4603d0db │ │ │ │ tstcs r1, r1, lsl r2 │ │ │ │ - rsbsvs pc, r0, r1, asr #4 │ │ │ │ + addvc pc, r0, r1, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - @ instruction: 0xffccf221 │ │ │ │ + @ instruction: 0xf84cf222 │ │ │ │ @ instruction: 0x3014f8d8 │ │ │ │ strtmi fp, [sl], -r3, lsr #2 │ │ │ │ @ instruction: 0x46204639 │ │ │ │ stmiblt r8, {r3, r4, r7, r8, r9, sl, lr} │ │ │ │ stmdavs r0!, {r8, sp}^ │ │ │ │ blx 0xfe933f24 │ │ │ │ strmi r2, [r3], -r1, lsl #2 │ │ │ │ - addvs pc, r4, #268435460 @ 0x10000004 │ │ │ │ + addsvc pc, r4, #268435460 @ 0x10000004 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ vmax.s8 d20, d3, d24 │ │ │ │ - strtmi pc, [r2], -r3, asr #23 │ │ │ │ + strtmi pc, [r2], -r3, asr #24 │ │ │ │ @ instruction: 0x46284639 │ │ │ │ @ instruction: 0xf8d2f79e │ │ │ │ andcs r4, sl, r9, lsr #12 │ │ │ │ - cdp2 2, 0, cr15, cr14, cr2, {1} │ │ │ │ + cdp2 2, 8, cr15, cr14, cr2, {1} │ │ │ │ andlt r4, r7, r8, lsr #12 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ - mrclt 0, 7, APSR_nzcv, cr2, cr3, {7} │ │ │ │ + svclt 0x0072f0f3 │ │ │ │ @ instruction: 0xf7da6920 │ │ │ │ blmi 0x5f4d38 │ │ │ │ ldrbtmi r9, [fp], #-2563 @ 0xfffff5fd │ │ │ │ ldmpl r3!, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ andsvs r4, r0, #24, 8 @ 0x18000000 │ │ │ │ movwls lr, #22366 @ 0x575e │ │ │ │ blx 0x12b4056 │ │ │ │ @@ -104457,15 +104457,15 @@ │ │ │ │ @ instruction: 0xf0024638 │ │ │ │ @ instruction: 0x4633fbb9 │ │ │ │ @ instruction: 0xf10d4604 │ │ │ │ strtmi r0, [r9], -fp, lsl #4 │ │ │ │ @ instruction: 0xf88d4640 │ │ │ │ @ instruction: 0xf7ff400b │ │ │ │ @ instruction: 0xe7dbfc51 │ │ │ │ - ldc2l 2, cr15, [r4], #-268 @ 0xfffffef4 │ │ │ │ + ldc2l 2, cr15, [r4], #268 @ 0x10c │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrmi fp, [pc], -r4, lsl #1 │ │ │ │ ldrmi r4, [r5], -r0, lsr #22 │ │ │ │ @@ -104496,15 +104496,15 @@ │ │ │ │ ldrtmi pc, [r3], -r1, lsr #23 @ │ │ │ │ @ instruction: 0xf10d4684 │ │ │ │ strtmi r0, [r0], -sl, lsl #4 │ │ │ │ strbtmi r4, [r4], -r9, lsr #12 │ │ │ │ andgt pc, sl, sp, lsr #17 │ │ │ │ stc2 7, cr15, [r4], {255} @ 0xff │ │ │ │ vaba.s8 q15, , │ │ │ │ - svclt 0x0000fc27 │ │ │ │ + svclt 0x0000fca7 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrmi fp, [pc], -r4, lsl #1 │ │ │ │ @ instruction: 0x46154b1d │ │ │ │ @@ -104532,15 +104532,15 @@ │ │ │ │ @ instruction: 0xf0020220 │ │ │ │ @ instruction: 0x4633fb75 │ │ │ │ bge 0x107e10 │ │ │ │ strtmi r4, [r9], -r0, lsr #12 │ │ │ │ @ instruction: 0xf8cd4664 │ │ │ │ @ instruction: 0xf7ffc008 │ │ │ │ @ instruction: 0xe7d7fbbb │ │ │ │ - blx 0xff832d22 │ │ │ │ + mrrc2 2, 4, pc, lr, cr3 @ │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ ldrmi fp, [r8], r6, lsl #1 │ │ │ │ blvc 0x971aac │ │ │ │ @@ -104573,15 +104573,15 @@ │ │ │ │ blx 0x11324a6 │ │ │ │ @ instruction: 0x460c4633 │ │ │ │ strtmi sl, [r9], -r2, lsl #20 │ │ │ │ ldrtmi r4, [r8], -r5, lsl #12 │ │ │ │ strpl lr, [r2], #-2509 @ 0xfffff633 │ │ │ │ blx 0x1b344ae │ │ │ │ vaba.s8 q15, , q1 │ │ │ │ - svclt 0x0000fb8d │ │ │ │ + svclt 0x0000fc0d │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfebcd6d0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ movwcs r0, #8184 @ 0x1ff8 │ │ │ │ @@ -104594,30 +104594,30 @@ │ │ │ │ @ instruction: 0xf8d0be43 │ │ │ │ bl 0x56e598 │ │ │ │ tstle r7, lr, lsl #30 │ │ │ │ @ instruction: 0x0c03eb02 │ │ │ │ svceq 0x0020f1bc │ │ │ │ @ instruction: 0xf1cebf98 │ │ │ │ stmible sl!, {r8, r9}^ │ │ │ │ - movwmi pc, #580 @ 0x244 @ │ │ │ │ + tstppl r0, #68, 4 @ p-variant is OBSOLETE @ 0x40000004 │ │ │ │ teqpeq r4, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - asrspl pc, r1, #4 @ │ │ │ │ + bicvs pc, r0, r1, asr #4 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - rscspl pc, r4, r1, asr #4 │ │ │ │ + andvc pc, r4, r1, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ sbcvc pc, r6, #1325400064 @ 0x4f000000 │ │ │ │ - blx 0xfe5b2d66 │ │ │ │ - movwmi pc, #580 @ 0x244 @ │ │ │ │ + ldc2 2, cr15, [r4], {14} │ │ │ │ + tstppl r0, #68, 4 @ p-variant is OBSOLETE @ 0x40000004 │ │ │ │ teqpeq r4, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - asrspl pc, r1, #4 @ │ │ │ │ + bicvs pc, r0, r1, asr #4 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - sbcpl pc, r8, r1, asr #4 │ │ │ │ + sbcsvs pc, r8, r1, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ addne pc, fp, #64, 4 │ │ │ │ - blx 0xfe1b2d86 │ │ │ │ + stc2 2, cr15, [r4], {14} │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebcd754 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [r5], -r8, ror #31 │ │ │ │ andeq pc, r7, r2, lsl r0 @ │ │ │ │ movwcs fp, #7956 @ 0x1f14 │ │ │ │ vst2.8 {d2-d5}, [r2], r0 │ │ │ │ @@ -104672,20 +104672,20 @@ │ │ │ │ @ instruction: 0xf1bc448c │ │ │ │ svclt 0x00980f10 │ │ │ │ stmible r9, {r2, r9, sl, lr}^ │ │ │ │ strmi r4, [sl], #-162 @ 0xffffff5e │ │ │ │ svclt 0x00182a10 │ │ │ │ bfi r1, ip, (invalid: 20:3) │ │ │ │ vhadd.s8 d18, d4, d0 │ │ │ │ - vorr.i32 d20, #3072 @ 0x00000c00 │ │ │ │ + vsubw.s8 , q0, d28 │ │ │ │ vcge.s8 d16, d1, d20 │ │ │ │ - vaddw.s8 q11, q8, d12 │ │ │ │ + vsra.s64 d23, d12, #64 │ │ │ │ subscs r0, r7, #-1073741813 @ 0xc000000b │ │ │ │ @ instruction: 0xf1d79000 │ │ │ │ - svclt 0x0000f9a5 │ │ │ │ + svclt 0x0000fa25 │ │ │ │ movweq pc, #28672 @ 0x7000 @ │ │ │ │ ldmibmi r0!, {r0, r2, r3, r5, r8, fp, sp, lr, pc}^ │ │ │ │ andeq pc, r7, r0, lsr #32 │ │ │ │ ldm r0, {r0, r1, r3, r4, r6, r7}^ │ │ │ │ andcc fp, r8, pc, ror ip │ │ │ │ ldmdavc pc!, {r4, r6, r7, fp, sp, lr, pc}^ @ │ │ │ │ @ instruction: 0xf1c3425a │ │ │ │ @@ -104731,15 +104731,15 @@ │ │ │ │ stmdavs r0, {r4, r5, r6, r8, r9, sl, fp, sp} │ │ │ │ andcc pc, r2, ip, asr #16 │ │ │ │ andlt r4, r3, r8, lsl #8 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ @ instruction: 0xf0aa9a04 │ │ │ │ - svclt 0x0000f889 │ │ │ │ + svclt 0x0000f909 │ │ │ │ andeq r0, r0, ip, lsl #1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebcd940 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r4, r0 │ │ │ │ addlt r6, r2, r2, lsl #28 │ │ │ │ ldrdcs pc, [r8], r2 @ │ │ │ │ @@ -104794,19 +104794,19 @@ │ │ │ │ @ instruction: 0xf001b300 │ │ │ │ blcs 0xb7424 │ │ │ │ @ instruction: 0xf001d01e │ │ │ │ blcs 0x13743c │ │ │ │ @ instruction: 0xf001d02d │ │ │ │ stmdbcs r7, {r0, r1, r2, r3, r8} │ │ │ │ vhadd.s8 d29, d1, d10 │ │ │ │ - vaddw.s8 q11, q8, d12 │ │ │ │ + vsra.s64 d23, d12, #64 │ │ │ │ blmi 0xbf6cf0 │ │ │ │ smladxls r0, r8, r6, r4 │ │ │ │ addcc pc, r6, #64, 4 │ │ │ │ - @ instruction: 0xf8b2f1d7 │ │ │ │ + @ instruction: 0xf932f1d7 │ │ │ │ msrvc CPSR_f, #82837504 @ 0x4f00000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ bllt 0xfeb508b8 │ │ │ │ ldrtmi r9, [r0], -ip, lsl #18 │ │ │ │ ldc2l 7, cr15, [sl, #988]! @ 0x3dc │ │ │ │ strb r8, [r4, ip] │ │ │ │ cdpne 2, 4, cr0, cr8, cr4, {1} │ │ │ │ @@ -104837,20 +104837,20 @@ │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ blcs 0x98930 │ │ │ │ @ instruction: 0xf64fd0c2 │ │ │ │ vsubw.s8 q11, q8, d24 │ │ │ │ ldmdavs fp, {r1, r2, r4, r7, r8, r9, sp} │ │ │ │ ldrle r0, [fp, #1051]! @ 0x41b │ │ │ │ strtmi r9, [r9], -ip, lsl #20 │ │ │ │ - adcvs pc, ip, r1, asr #4 │ │ │ │ + adcsvc pc, ip, r1, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - blx 0xbb2cb2 │ │ │ │ + blx 0xfebb2cb2 │ │ │ │ svclt 0x0000e7b2 │ │ │ │ andeq r0, r0, ip, lsl #1 │ │ │ │ - eorseq r4, r4, r0, lsr r4 │ │ │ │ + eorseq r4, r4, r0, asr #10 │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ push {r7, sl, fp, ip, lr} │ │ │ │ bl 0xfebca8bc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xb08b0fb0 │ │ │ │ stmib sp, {r0, r1, r7, r9, sl, lr}^ │ │ │ │ blmi 0x173f55c │ │ │ │ @@ -104923,35 +104923,35 @@ │ │ │ │ svchi 0x005bf3bf │ │ │ │ @ instruction: 0xf64fe78a │ │ │ │ vsubw.s8 , q0, d24 │ │ │ │ ldmdavs fp, {r1, r2, r4, r7, r8, r9, sp} │ │ │ │ ldmdbls r9, {r0, r1, r7, r8, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f74658 │ │ │ │ andcs pc, r0, sp, lsl #26 │ │ │ │ - orrvs pc, ip, r1, asr #4 │ │ │ │ + orrsvc pc, ip, r1, asr #4 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ andls r4, r0, r1, lsl fp │ │ │ │ subsmi pc, ip, #64, 4 │ │ │ │ - @ instruction: 0xffb0f1d6 │ │ │ │ - @ instruction: 0xf8c4f243 │ │ │ │ + @ instruction: 0xf830f1d7 │ │ │ │ + @ instruction: 0xf944f243 │ │ │ │ bicscs pc, r8, #82837504 @ 0x4f00000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ blcs 0x98ac0 │ │ │ │ @ instruction: 0xf64fd0e7 │ │ │ │ vsubw.s8 q11, q8, d24 │ │ │ │ ldmdavs fp, {r1, r2, r4, r7, r8, r9, sp} │ │ │ │ strble r0, [r0, #1051]! @ 0x41b │ │ │ │ @ instruction: 0x46299a19 │ │ │ │ - sbcsvs pc, r4, r1, asr #4 │ │ │ │ + rscvc pc, r4, r1, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - blx 0x19b2e40 │ │ │ │ + blx 0xff9b2e40 │ │ │ │ svclt 0x0000e7d7 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ andeq r0, r0, ip, lsl #1 │ │ │ │ - eorseq r4, r4, r0, asr #8 │ │ │ │ + eorseq r4, r4, r0, asr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebcdc8c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldmdbeq r2, {r3, r4, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ stcleq 0, cr15, [r0], #72 @ 0x48 │ │ │ │ @ instruction: 0xf1bcd00e │ │ │ │ svclt 0x000c0fe0 │ │ │ │ @@ -104971,15 +104971,15 @@ │ │ │ │ cdp 8, 1, cr4, cr13, cr9, {0} │ │ │ │ stcls 15, cr3, [r2], {112} @ 0x70 │ │ │ │ sbcpl r6, r4, r2, lsl r8 │ │ │ │ smlabbcs r0, r8, r8, r1 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ blls 0x125f30 │ │ │ │ - cdp2 0, 10, cr15, cr8, cr9, {5} │ │ │ │ + @ instruction: 0xff28f0a9 │ │ │ │ @ instruction: 0xf7f79902 │ │ │ │ svclt 0x0000fca7 │ │ │ │ andeq r0, r0, ip, lsl #1 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ @@ -105060,43 +105060,43 @@ │ │ │ │ svcvs 0x0000e850 │ │ │ │ @ instruction: 0xd102429e │ │ │ │ strcs lr, [r0, -r0, asr #16] │ │ │ │ ldrtmi r2, [r3], -r0, lsl #30 │ │ │ │ mcreq 1, 1, sp, cr4, cr4, {7} │ │ │ │ ldrb r7, [r9, -ip, asr #1]! │ │ │ │ vhadd.s8 d18, d1, d0 │ │ │ │ - vaddw.s8 q11, q8, d12 │ │ │ │ + vsra.s64 d23, d12, #64 │ │ │ │ blmi 0x6f7118 │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ @ instruction: 0xf1d632ba │ │ │ │ - @ instruction: 0xf64ffe9f │ │ │ │ + @ instruction: 0xf64fff1f │ │ │ │ vsubw.s8 , q0, d24 │ │ │ │ ldmdavs fp, {r1, r2, r4, r7, r8, r9, sp} │ │ │ │ stmdbls ip, {r0, r1, r3, r4, r8, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f74630 │ │ │ │ @ instruction: 0xf64ffbe7 │ │ │ │ vrsra.s64 q9, q6, #64 │ │ │ │ ldmdahi fp, {r1, r2, r4, r7, r8, r9, sp} │ │ │ │ rscsle r2, r4, r0, lsl #22 │ │ │ │ @ instruction: 0x63a8f64f │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ ldreq r6, [fp], #-2075 @ 0xfffff7e5 │ │ │ │ bls 0x3ac44c │ │ │ │ - vmax.s8 d20, d1, d25 │ │ │ │ - vaddl.s8 , d0, d0 │ │ │ │ + @ instruction: 0xf6414629 │ │ │ │ + vmov.i32 d16, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf0f3002f │ │ │ │ - strb pc, [r4, fp, asr #18]! @ │ │ │ │ + strb pc, [r4, fp, asr #19]! @ │ │ │ │ vhadd.s8 d18, d1, d0 │ │ │ │ - vaddw.s8 q11, q8, d12 │ │ │ │ + vsra.s64 d23, d12, #64 │ │ │ │ blmi 0x177170 │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ @ instruction: 0xf1d632cd │ │ │ │ - svclt 0x0000fe73 │ │ │ │ + svclt 0x0000fef3 │ │ │ │ andeq r0, r0, ip, lsl #1 │ │ │ │ - eorseq r4, r4, r0, asr r4 │ │ │ │ + eorseq r4, r4, r0, ror #10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ mcrvs 6, 0, r4, cr3, cr13, {0} │ │ │ │ strmi fp, [r7], -r9, lsl #1 │ │ │ │ @ instruction: 0xf8d34614 │ │ │ │ @@ -105208,19 +105208,19 @@ │ │ │ │ @ instruction: 0xe74adcf6 │ │ │ │ msrvc CPSR_f, #82837504 @ 0x4f00000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ blcs 0x90f04 │ │ │ │ ldmdbls r3, {r4, r5, r6, r8, ip, lr, pc} │ │ │ │ @ instruction: 0xf7f74638 │ │ │ │ ldrdcs pc, [r0], -r3 │ │ │ │ - orrvs pc, ip, r1, asr #4 │ │ │ │ + orrsvc pc, ip, r1, asr #4 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ andls r4, r0, r5, asr #22 │ │ │ │ andmi pc, sp, #64, 4 │ │ │ │ - ldc2l 1, cr15, [r6, #-856]! @ 0xfffffca8 │ │ │ │ + ldc2l 1, cr15, [r6, #856]! @ 0x358 │ │ │ │ stmdacc r5, {r2, fp, ip, pc} │ │ │ │ svclt 0x00982802 │ │ │ │ ldmdale r2!, {r0, r3, r7, fp, ip}^ │ │ │ │ @ instruction: 0xf8030a22 │ │ │ │ b 0x1109ad0 │ │ │ │ beq 0xa8f6e4 │ │ │ │ @ instruction: 0x46054614 │ │ │ │ @@ -105270,43 +105270,43 @@ │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ blcs 0x98ff4 │ │ │ │ @ instruction: 0xf64fd087 │ │ │ │ vsubw.s8 q11, q8, d24 │ │ │ │ ldmdavs fp, {r1, r2, r4, r7, r8, r9, sp} │ │ │ │ strle r0, [r0, #1051] @ 0x41b │ │ │ │ @ instruction: 0x46319a13 │ │ │ │ - eorvc pc, r8, r1, asr #4 │ │ │ │ + eorseq pc, r8, r1, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - @ instruction: 0xffcaf0f2 │ │ │ │ + @ instruction: 0xf84af0f3 │ │ │ │ andcs lr, r0, r7, ror r7 │ │ │ │ - orrvs pc, ip, r1, asr #4 │ │ │ │ + orrsvc pc, ip, r1, asr #4 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ andls r4, r0, r3, lsl #22 │ │ │ │ andmi pc, r1, #64, 4 │ │ │ │ - ldc2l 1, cr15, [r2], #856 @ 0x358 │ │ │ │ + ldc2l 1, cr15, [r2, #-856]! @ 0xfffffca8 │ │ │ │ andeq r0, r0, ip, lsl #1 │ │ │ │ - eorseq r4, r4, r0, ror #8 │ │ │ │ + eorseq r4, r4, r0, ror r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ vhadd.s8 d27, d30, d11 │ │ │ │ vmull.s , d16, d0[5] │ │ │ │ @ instruction: 0x46912a96 │ │ │ │ strmi r4, [r8], r6, lsl #12 │ │ │ │ cdpne 3, 1, cr9, cr3, cr3, {0} │ │ │ │ movwcs fp, #7960 @ 0x1f18 │ │ │ │ vcgt.s8 d25, d15, d5 │ │ │ │ - vqdmlal.s , d0, d1[7] │ │ │ │ + vqdmlal.s q11, d0, d1[7] │ │ │ │ movwls r0, #33571 @ 0x8323 │ │ │ │ movwls r2, #17152 @ 0x4300 │ │ │ │ ldrtmi r2, [r2], -r0, lsl #6 │ │ │ │ stmib sp, {r4, r6, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf0f78300 │ │ │ │ - strmi pc, [r4], -pc, asr #30 │ │ │ │ + strmi pc, [r4], -pc, asr #31 │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ bvs 0xfe1172a0 │ │ │ │ stmdbvs r3, {r0, r1, r8, fp, ip, pc} │ │ │ │ streq lr, [r1, #-2594] @ 0xfffff5de │ │ │ │ b 0x11d1640 │ │ │ │ ldrbeq r0, [r0, -r9, lsl #10] │ │ │ │ strbeq sp, [r9, -fp, lsl #10]! │ │ │ │ @@ -105325,254 +105325,254 @@ │ │ │ │ bls 0x1ed16c │ │ │ │ andeq pc, r1, #2 │ │ │ │ andcs fp, r0, #40, 30 @ 0xa0 │ │ │ │ ldrmi fp, [r8, #2866]! @ 0xb32 │ │ │ │ sbchi pc, r5, r0, asr #1 │ │ │ │ @ instruction: 0x4651bbbd │ │ │ │ @ instruction: 0xf0f74620 │ │ │ │ - stmdbls r8, {r0, r5, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbls r8, {r0, r5, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ andeq pc, r8, r4, lsr #3 │ │ │ │ - @ instruction: 0xf944f0f2 │ │ │ │ + @ instruction: 0xf9c4f0f2 │ │ │ │ stmdble fp!, {r3, r4, r5, r7, r8, sl, lr}^ │ │ │ │ @ instruction: 0xe7b91c7e │ │ │ │ cmple pc, sl, asr #10 │ │ │ │ rscsle r4, r7, #-536870903 @ 0xe0000009 │ │ │ │ vmax.s8 d20, d14, d16 │ │ │ │ vmla.f d17, d16, d0[5] │ │ │ │ @ instruction: 0xf0f72196 │ │ │ │ - movwcs pc, #3341 @ 0xd0d @ │ │ │ │ + movwcs pc, #3469 @ 0xd8d @ │ │ │ │ @ instruction: 0x61264620 │ │ │ │ vrhadd.s8 q11, q7, │ │ │ │ vmla.f d17, d16, d0[5] │ │ │ │ @ instruction: 0xf0f72196 │ │ │ │ - strb pc, [r5, r5, lsl #24]! @ │ │ │ │ + strb pc, [r5, r5, lsl #25]! @ │ │ │ │ movwls r2, #24632 @ 0x6038 │ │ │ │ - @ instruction: 0xf9f0f1c8 │ │ │ │ + blx 0x1cb37e0 │ │ │ │ @ instruction: 0xf8c09b06 │ │ │ │ ldrbmi fp, [r1], -r4, lsr #32 │ │ │ │ orrvs r3, r6, r1, lsl #22 │ │ │ │ movwcs r6, #515 @ 0x203 │ │ │ │ eorsls pc, r0, r0, asr #17 │ │ │ │ cmpvs r3, r8 │ │ │ │ - blx 0xffd334ba │ │ │ │ + ldc2l 0, cr15, [r2], #-988 @ 0xfffffc24 │ │ │ │ @ instruction: 0xf0c045b8 │ │ │ │ adcvs r8, r5, #140 @ 0x8c │ │ │ │ ldrbmi lr, [r1], -lr, asr #15 │ │ │ │ andls r4, r6, #32, 12 @ 0x2000000 │ │ │ │ - stc2l 0, cr15, [r6], #988 @ 0x3dc │ │ │ │ + stc2l 0, cr15, [r6, #-988]! @ 0xfffffc24 │ │ │ │ @ instruction: 0x46201e73 │ │ │ │ @ instruction: 0xf8c44651 │ │ │ │ @ instruction: 0x61a3b01c │ │ │ │ - blx 0xff8b34de │ │ │ │ + stc2l 0, cr15, [r0], #-988 @ 0xfffffc24 │ │ │ │ ldrmi r9, [r8, #2566]! @ 0xa06 │ │ │ │ adchi pc, r6, r0, asr #1 │ │ │ │ adcsle r2, fp, r0, lsl #26 │ │ │ │ @ instruction: 0xf1c82038 │ │ │ │ - movwcs pc, #2503 @ 0x9c7 @ │ │ │ │ + movwcs pc, #2631 @ 0xa47 @ │ │ │ │ vrhadd.s8 d22, d30, d6 │ │ │ │ vmla.f d17, d16, d0[5] │ │ │ │ @ instruction: 0xf8c02196 │ │ │ │ movwvs fp, #20516 @ 0x5024 │ │ │ │ strcc lr, [r7, -r0, asr #19] │ │ │ │ @ instruction: 0xf0f73008 │ │ │ │ - str pc, [r9, r9, asr #23]! │ │ │ │ + str pc, [r9, r9, asr #24]! │ │ │ │ @ instruction: 0x46204651 │ │ │ │ andcc lr, r6, #3358720 @ 0x334000 │ │ │ │ movweq pc, #33188 @ 0x81a4 @ │ │ │ │ @ instruction: 0xf0f79309 │ │ │ │ - blls 0x236438 │ │ │ │ + blls 0x236638 │ │ │ │ addsmi r9, lr, #28672 @ 0x7000 │ │ │ │ ldrmi sp, [r8, #2069]! @ 0x815 │ │ │ │ tstphi ip, r0, asr #1 @ p-variant is OBSOLETE │ │ │ │ ldrdne lr, [r8], -sp │ │ │ │ - @ instruction: 0xf8daf0f2 │ │ │ │ + @ instruction: 0xf95af0f2 │ │ │ │ @ instruction: 0xf1b9e752 │ │ │ │ cmnle r2, r0, lsl #30 │ │ │ │ andlt r9, fp, r4, lsl #16 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ mrcne 15, 3, r8, cr3, cr0, {7} │ │ │ │ @ instruction: 0xf8c44620 │ │ │ │ vqadd.s8 d27, d14, d12 │ │ │ │ vmla.f d17, d16, d0[5] │ │ │ │ @ instruction: 0x61a32196 │ │ │ │ @ instruction: 0xf0f79206 │ │ │ │ - bls 0x235ff4 │ │ │ │ + bls 0x2361f4 │ │ │ │ @ instruction: 0xf63f45b8 │ │ │ │ @ instruction: 0xf0c0af35 │ │ │ │ stccs 0, cr8, [r0, #-680] @ 0xfffffd58 │ │ │ │ eorscs sp, r8, r0, ror #1 │ │ │ │ - @ instruction: 0xf97ef1c8 │ │ │ │ + @ instruction: 0xf9fef1c8 │ │ │ │ orrvs r2, r6, r0, lsl #6 │ │ │ │ mvnne pc, lr, asr #4 │ │ │ │ orrscs pc, r6, r0, asr #5 │ │ │ │ stmdacc r7, {r6, r7, r8, fp, sp, lr, pc} │ │ │ │ andcc r6, r8, r3, asr #4 │ │ │ │ @ instruction: 0xf0f76285 │ │ │ │ - strb pc, [pc, r1, lsl #23] @ │ │ │ │ + strb pc, [pc, r1, lsl #24] @ │ │ │ │ stmdals r4, {r0, r2, r3, r4, r6, r8, ip, sp, pc} │ │ │ │ andlt r6, fp, r5, lsr #5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ qsub8mi r8, r0, r0 │ │ │ │ mvnne pc, lr, asr #4 │ │ │ │ orrscs pc, r6, r0, asr #5 │ │ │ │ - stc2l 0, cr15, [sl], #-988 @ 0xfffffc24 │ │ │ │ + stc2l 0, cr15, [sl], #988 @ 0x3dc │ │ │ │ andeq pc, r8, r4, lsr #3 │ │ │ │ - msrpl (UNDEF: 109), pc │ │ │ │ + msrvs (UNDEF: 109), pc │ │ │ │ smlawteq r3, r0, r2, pc @ │ │ │ │ - @ instruction: 0xf88af0f2 │ │ │ │ + @ instruction: 0xf90af0f2 │ │ │ │ @ instruction: 0x4620e7b2 │ │ │ │ mvnne pc, lr, asr #4 │ │ │ │ orrscs pc, r6, r0, asr #5 │ │ │ │ - mrrc2 0, 15, pc, sl, cr7 @ │ │ │ │ + ldc2l 0, cr15, [sl], {247} @ 0xf7 │ │ │ │ vcgt.s8 d18, d14, d0 │ │ │ │ vmla.f d17, d16, d0[5] │ │ │ │ @ instruction: 0x61632196 │ │ │ │ @ instruction: 0xf1084620 │ │ │ │ @ instruction: 0x61230301 │ │ │ │ - blx 0x14b35fe │ │ │ │ + blx 0xff4b35fe │ │ │ │ addsle r2, sp, r0, lsl #26 │ │ │ │ mcrcs 7, 0, lr, cr0, cr11, {5} │ │ │ │ @ instruction: 0xf1b8d17a │ │ │ │ strdle r3, [r9, -pc]! │ │ │ │ @ instruction: 0xf1c82038 │ │ │ │ - movwcs pc, #2357 @ 0x935 @ │ │ │ │ + movwcs pc, #2485 @ 0x9b5 @ │ │ │ │ vrhadd.s8 d22, d30, d6 │ │ │ │ vmla.f d17, d16, d0[5] │ │ │ │ stmib r0, {r1, r2, r4, r7, r8, sp}^ │ │ │ │ subvs r3, r3, #458752 @ 0x70000 │ │ │ │ @ instruction: 0xf8c03008 │ │ │ │ @ instruction: 0xf0f79028 │ │ │ │ - @ instruction: 0xe785fb37 │ │ │ │ + @ instruction: 0xe785fbb7 │ │ │ │ teqle r7, r0, lsl #26 │ │ │ │ andls r2, r3, #56 @ 0x38 │ │ │ │ - @ instruction: 0xf920f1c8 │ │ │ │ + @ instruction: 0xf9a0f1c8 │ │ │ │ bls 0x148a70 │ │ │ │ tstpeq r1, r8, lsl #2 @ p-variant is OBSOLETE │ │ │ │ andcc r6, r8, r7, lsl #4 │ │ │ │ vrhadd.s8 d22, d14, d1 │ │ │ │ vmla.f d17, d16, d0[5] │ │ │ │ tstvs sl, #-2147483611 @ 0x80000025 │ │ │ │ bicsvs r2, sl, r0, lsl #4 │ │ │ │ @ instruction: 0xf0f7625a │ │ │ │ - @ instruction: 0xe76dfb1f │ │ │ │ + @ instruction: 0xe76dfb9f │ │ │ │ andeq pc, r1, #8, 2 │ │ │ │ andls r2, r0, #0, 6 │ │ │ │ rscne pc, r4, lr, asr #4 │ │ │ │ addscs pc, r6, r0, asr #5 │ │ │ │ @ instruction: 0xf0f79301 │ │ │ │ - strmi pc, [r4], -r9, lsl #28 │ │ │ │ + strmi pc, [r4], -r9, lsl #29 │ │ │ │ sbcle r2, r7, r0, lsl #16 │ │ │ │ ldrmi r6, [r9, #2723] @ 0xaa3 │ │ │ │ vrhadd.s8 , q15, q2 │ │ │ │ vmla.f d17, d16, d0[5] │ │ │ │ @ instruction: 0xf0f72196 │ │ │ │ - movwcs pc, #3077 @ 0xc05 @ │ │ │ │ + movwcs pc, #3205 @ 0xc85 @ │ │ │ │ vmax.s8 d20, d14, d16 │ │ │ │ vmla.f d17, d16, d0[5] │ │ │ │ @ instruction: 0x61262196 │ │ │ │ @ instruction: 0xf0f76163 │ │ │ │ - @ instruction: 0xe74bfafd │ │ │ │ + smlsldx pc, fp, sp, fp @ │ │ │ │ andls r2, r3, #56 @ 0x38 │ │ │ │ - @ instruction: 0xf8e8f1c8 │ │ │ │ + @ instruction: 0xf968f1c8 │ │ │ │ orrvs r2, r6, r0, lsl #6 │ │ │ │ mvnne pc, lr, asr #4 │ │ │ │ orrscs pc, r6, r0, asr #5 │ │ │ │ bicvs r6, r3, r5, lsl #6 │ │ │ │ movwhi lr, #35264 @ 0x89c0 │ │ │ │ @ instruction: 0xf0f73008 │ │ │ │ - bls 0x175e98 │ │ │ │ + bls 0x176098 │ │ │ │ ldrhtcs lr, [r8], -r4 │ │ │ │ @ instruction: 0xf1c89203 │ │ │ │ - bls 0x17564c │ │ │ │ + bls 0x17584c │ │ │ │ movweq pc, #4360 @ 0x1108 @ │ │ │ │ movwvs r6, #8711 @ 0x2207 │ │ │ │ mvnne pc, lr, asr #4 │ │ │ │ orrscs pc, r6, r0, asr #5 │ │ │ │ andslt pc, ip, r0, asr #17 │ │ │ │ eorlt pc, r4, r0, asr #17 │ │ │ │ tstvs r3, r8 │ │ │ │ - blx 0xff5b36f4 │ │ │ │ + blx 0x15b36f6 │ │ │ │ @ instruction: 0xf43f2d00 │ │ │ │ ldr sl, [lr, -r1, lsr #30]! │ │ │ │ @ instruction: 0x46031e72 │ │ │ │ vhadd.s8 d25, d14, d1 │ │ │ │ vmla.i d17, d16, d0[5] │ │ │ │ andls r2, r0, #150 @ 0x96 │ │ │ │ - ldc2 0, cr15, [ip, #988]! @ 0x3dc │ │ │ │ + mrc2 0, 1, pc, cr12, cr7, {7} │ │ │ │ stmdacs r0, {r0, r2, r9, sl, lr} │ │ │ │ svcge 0x0077f43f │ │ │ │ ldrmi r6, [r9, #2691] @ 0xa83 │ │ │ │ svcge 0x0073f47f │ │ │ │ mvnne pc, lr, asr #4 │ │ │ │ orrscs pc, r6, r0, asr #5 │ │ │ │ - blx 0xfee3372e │ │ │ │ + ldc2 0, cr15, [r6], #-988 @ 0xfffffc24 │ │ │ │ svccc 0x00fff1b8 │ │ │ │ strtmi sp, [r3], -ip │ │ │ │ andeq pc, r1, #8, 2 │ │ │ │ vshl.s8 d25, d1, d14 │ │ │ │ vmla.i d17, d16, d0[5] │ │ │ │ andls r2, r0, #150 @ 0x96 │ │ │ │ - stc2 0, cr15, [r0, #988]! @ 0x3dc │ │ │ │ + mcr2 0, 1, pc, cr0, cr7, {7} @ │ │ │ │ ldmiblt r8, {r2, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf8c52300 │ │ │ │ mvnvs r8, r8, lsl r0 │ │ │ │ vmax.s8 d20, d14, d24 │ │ │ │ vmla.f d17, d16, d0[5] │ │ │ │ @ instruction: 0xf0f72196 │ │ │ │ - usat pc, #11, sp, lsl #21 @ │ │ │ │ + usat pc, #11, sp, lsl #22 @ │ │ │ │ movweq pc, #4360 @ 0x1108 @ │ │ │ │ mvnne pc, lr, asr #4 │ │ │ │ orrscs pc, r6, r0, asr #5 │ │ │ │ @ instruction: 0xf8c44620 │ │ │ │ @ instruction: 0x6123b014 │ │ │ │ - blx 0xfe4b377c │ │ │ │ + blx 0x4b377e │ │ │ │ @ instruction: 0xf43f2d00 │ │ │ │ usat sl, #26, sp, asr #29 │ │ │ │ ldrmi r6, [r9, #2723] @ 0xaa3 │ │ │ │ vrhadd.s8 , q15, q8 │ │ │ │ vmla.f d17, d16, d0[5] │ │ │ │ @ instruction: 0xf0f72196 │ │ │ │ - @ instruction: 0xf1a4fb81 │ │ │ │ + @ instruction: 0xf1a4fc01 │ │ │ │ ldmib r4, {r3}^ │ │ │ │ stmib r5, {r1, r2, r8, r9, sp}^ │ │ │ │ vcgt.s8 d18, d15, d6 │ │ │ │ - vmla.f d21, d0, d1[7] │ │ │ │ - @ instruction: 0xf0f10123 │ │ │ │ - bfi pc, sp, (invalid: 31:17) @ │ │ │ │ + vmla.f d22, d0, d1[7] │ │ │ │ + @ instruction: 0xf0f20123 │ │ │ │ + bfi pc, sp, #16, #2 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebce5dc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ tstls r3, r4, lsl #12 │ │ │ │ - blx 0x8337e0 │ │ │ │ + blx 0xfe8337e0 │ │ │ │ lsllt r9, r3, #18 │ │ │ │ ldrdcc pc, [r8], r4 │ │ │ │ andpl pc, r0, #4, 10 @ 0x1000000 │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ @ instruction: 0xf8c4430b │ │ │ │ @ instruction: 0xf8a23088 │ │ │ │ andlt r0, r4, sl, lsl #4 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ - vmla.f32 d27, d1, d0 │ │ │ │ - vmls.i d23, d0, d0[6] │ │ │ │ - vshl.s8 d16, d31, d1 │ │ │ │ - vorr.i32 , #0 @ 0x00000000 │ │ │ │ + @ instruction: 0xf641bd10 │ │ │ │ + vmvn.i32 q8, #524288 @ 0x00080000 │ │ │ │ + @ instruction: 0xf641042f │ │ │ │ + vmla.f d16, d0, d0[4] │ │ │ │ blmi 0xf78e8 │ │ │ │ strls r2, [r0], #-563 @ 0xfffffdcd │ │ │ │ - blx 0xfeeb3b8c │ │ │ │ - eorseq r4, r4, r0, ror r4 │ │ │ │ + blx 0xeb3b8e │ │ │ │ + eorseq r4, r4, r0, lsl #11 │ │ │ │ vnmls.f32 s8, s26, s22 │ │ │ │ ldmpl r3, {r4, r5, r6, r8, r9, sl, fp, ip, sp}^ │ │ │ │ blcs 0xe3970 │ │ │ │ tstcs r2, r4, lsl #30 │ │ │ │ andvs r2, r3, r0, lsl #6 │ │ │ │ tstcs r0, r8, lsl #12 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @@ -105585,68 +105585,68 @@ │ │ │ │ cmnmi r0, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strmi fp, [r6], -r2, lsl #1 │ │ │ │ @ instruction: 0xf04f460d │ │ │ │ @ instruction: 0xf0a638ff │ │ │ │ - @ instruction: 0xf04ffa7f │ │ │ │ + @ instruction: 0xf04ffaff │ │ │ │ andcs r3, r0, #4177920 @ 0x3fc000 │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ vmla.i8 d24, d14, d0 │ │ │ │ vmla.i d17, d16, d0[5] │ │ │ │ @ instruction: 0xf0f72096 │ │ │ │ - strmi pc, [r4], -r5, lsl #26 │ │ │ │ + strmi pc, [r4], -r5, lsl #27 │ │ │ │ ands fp, r2, r0, lsr r9 │ │ │ │ stmdbhi r0, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ - ldc2 0, cr15, [ip, #-988] @ 0xfffffc24 │ │ │ │ + ldc2 0, cr15, [ip, #988] @ 0x3dc │ │ │ │ cmnlt r0, r4, lsl #12 │ │ │ │ ldrtmi r6, [r0], -r2, lsr #19 │ │ │ │ stmdbvs r1!, {r0, r1, r5, r7, r9, fp, sp, lr} │ │ │ │ strmi r3, [r8, r1, lsl #4]! │ │ │ │ andcs r4, r0, #1048576 @ 0x100000 │ │ │ │ movwcs r4, #1568 @ 0x620 │ │ │ │ stmdbcs r0, {r2, r3, r9, sl, lr} │ │ │ │ @ instruction: 0xf0a6d0ec │ │ │ │ - @ instruction: 0x4620fa71 │ │ │ │ + @ instruction: 0x4620faf1 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ cmnhi r0, #12386304 @ 0xbd0000 │ │ │ │ @ instruction: 0x4df0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ movwcs fp, #32910 @ 0x808e │ │ │ │ - vrhadd.s8 d18, d1, d1 │ │ │ │ - vsubl.s8 , d16, d12 │ │ │ │ + @ instruction: 0xf6412101 │ │ │ │ + vrshr.s64 d16, d12, #64 │ │ │ │ @ instruction: 0xf64b022f │ │ │ │ - vaddhn.i16 d19, q0, q12 │ │ │ │ + vmvn.i32 d20, #524288 @ 0x00080000 │ │ │ │ movwls r0, #13363 @ 0x3433 │ │ │ │ strmi r9, [r0], r1, lsl #6 │ │ │ │ @ instruction: 0xf6499205 │ │ │ │ - vmvn.i32 d20, #3072 @ 0x00000c00 │ │ │ │ + vmlal.s , d0, d0[3] │ │ │ │ strls r0, [r2], #-563 @ 0xfffffdcd │ │ │ │ - vhsub.s8 d25, d1, d4 │ │ │ │ - vrshr.s64 d23, d28, #64 │ │ │ │ + @ instruction: 0xf6419204 │ │ │ │ + vmlal.s q8, d16, d0[3] │ │ │ │ andls r0, r0, #-268435454 @ 0xf0000002 │ │ │ │ - rsbsvc pc, r8, #268435460 @ 0x10000004 │ │ │ │ + addeq pc, r8, #68157440 @ 0x4100000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - @ instruction: 0xf986f242 │ │ │ │ + blx 0x233e40 │ │ │ │ bcc 0x73678 │ │ │ │ - blx 0x9b37d8 │ │ │ │ + blx 0xfe9b37d8 │ │ │ │ blcc 0x73680 │ │ │ │ rscne pc, r4, lr, asr #4 │ │ │ │ addscs pc, r6, r0, asr #5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ blge 0xb1c88 │ │ │ │ - stc2 0, cr15, [sl], #988 @ 0x3dc │ │ │ │ + stc2 0, cr15, [sl, #-988]! @ 0xfffffc24 │ │ │ │ eorsle r2, r9, r0, lsl #16 │ │ │ │ - ldrvc pc, [r4, r1, asr #4] │ │ │ │ + streq pc, [r4, r1, asr #12]! │ │ │ │ streq pc, [pc, -r0, asr #5]! │ │ │ │ strcs r4, [r0, #-1540] @ 0xfffff9fc │ │ │ │ movwcs r6, #35490 @ 0x8aa2 │ │ │ │ @ instruction: 0xf01269a0 │ │ │ │ stmdbvs r6!, {r0, r8, r9, sl, fp} │ │ │ │ @ instruction: 0x212dbf0c │ │ │ │ @ instruction: 0xf0122172 │ │ │ │ @@ -105661,84 +105661,84 @@ │ │ │ │ stmib sp, {r0, r8, sp}^ │ │ │ │ ldrtmi lr, [sl], -fp, lsl #4 │ │ │ │ eorgt pc, r0, sp, asr #17 │ │ │ │ andls r9, r4, r6, lsl #6 │ │ │ │ movwls r4, #9792 @ 0x2640 │ │ │ │ strls r9, [r5, #-1289] @ 0xfffffaf7 │ │ │ │ strvs lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ - @ instruction: 0xf944f242 │ │ │ │ + @ instruction: 0xf9c4f242 │ │ │ │ andcs r4, r0, #32, 12 @ 0x2000000 │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf0f7ab00 │ │ │ │ - strmi pc, [r4], -pc, lsl #25 │ │ │ │ + strmi pc, [r4], -pc, lsl #26 │ │ │ │ bicle r2, fp, r0, lsl #16 │ │ │ │ pop {r1, r2, r3, ip, sp, pc} │ │ │ │ @ instruction: 0xf0a64df0 │ │ │ │ - svclt 0x0000b9ed │ │ │ │ + svclt 0x0000ba6d │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebce7e4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ movwcs r4, #1540 @ 0x604 │ │ │ │ stmib sp, {r1, r9, sl, lr}^ │ │ │ │ vcgt.s8 d16, d14, d0 │ │ │ │ vmla.i d17, d16, d0[5] │ │ │ │ @ instruction: 0xf0f72096 │ │ │ │ - cmpplt r0, r5, asr ip @ p-variant is OBSOLETE │ │ │ │ + ldrdlt pc, [r0, #-197] @ 0xffffff3b │ │ │ │ andlt r6, r4, r0, lsl #21 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf0a6bd10 │ │ │ │ - smlalttlt pc, r0, pc, r9 @ │ │ │ │ + cmpplt r0, pc, ror #20 @ p-variant is OBSOLETE │ │ │ │ andlt r2, r4, r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ andls fp, r3, r0, lsl sp │ │ │ │ - @ instruction: 0xf9aaf0a6 │ │ │ │ + blx 0xb338cc │ │ │ │ strtmi r9, [r2], -r3, lsl #22 │ │ │ │ movwmi lr, #2509 @ 0x9cd │ │ │ │ rscne pc, r4, lr, asr #4 │ │ │ │ addscs pc, r6, r0, asr #5 │ │ │ │ - ldc2 0, cr15, [r2], #-988 @ 0xfffffc24 │ │ │ │ + ldc2 0, cr15, [r2], #988 @ 0x3dc │ │ │ │ cmplt r0, r4, lsl #12 │ │ │ │ - @ instruction: 0xf9b2f0a6 │ │ │ │ + blx 0xd338e8 │ │ │ │ andlt r6, r4, r0, lsr #21 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf0a6bd10 │ │ │ │ - ldrb pc, [r9, r7, lsr #19] @ │ │ │ │ + ldrb pc, [r9, r7, lsr #20] @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebce870 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r5, r8, ror #31 │ │ │ │ tstle sl, #268435464 @ 0x10000008 │ │ │ │ smlabteq r2, sp, r9, lr │ │ │ │ - @ instruction: 0xf9baf0a6 │ │ │ │ + blx 0xf3391c │ │ │ │ ldrdcs lr, [r2, -sp] │ │ │ │ vcgt.s8 d18, d14, d0 │ │ │ │ vmla.i d17, d16, d0[5] │ │ │ │ stmib sp, {r1, r2, r4, r7, sp}^ │ │ │ │ @ instruction: 0xf0f71300 │ │ │ │ - blx 0xfecb66c0 │ │ │ │ + blx 0xfecb68c0 │ │ │ │ stmdbeq r0, {r7, ip, sp, lr, pc}^ │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ - vadd.f32 d27, d1, d0 │ │ │ │ - vorr.i32 , #0 @ 0x00000000 │ │ │ │ - vrhadd.s8 d16, d1, d31 │ │ │ │ - vshr.s64 d23, d20, #64 │ │ │ │ + @ instruction: 0xf641bd00 │ │ │ │ + vmla.f d16, d0, d0[4] │ │ │ │ + @ instruction: 0xf641012f │ │ │ │ + vmla.i d16, d16, d0[1] │ │ │ │ blmi 0xf7780 │ │ │ │ rsbcs pc, pc, #64, 4 │ │ │ │ - blx 0xff1b3f00 │ │ │ │ - eorseq r4, r4, r0, lsl #9 │ │ │ │ + blx 0x11b3f02 │ │ │ │ + mlaseq r4, r0, r5, r4 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ addmi fp, r8, #130 @ 0x82 │ │ │ │ @ instruction: 0x461ed853 │ │ │ │ msrcc SPSR_s, #-536870908 @ 0xe0000004 │ │ │ │ @@ -105748,15 +105748,15 @@ │ │ │ │ bcs 0x89144 │ │ │ │ cdpcs 0, 0, cr13, cr0, cr1, {3} │ │ │ │ mrcne 0, 3, sp, cr4, cr2, {2} │ │ │ │ stmdbeq r6, {r2, r4, r9, fp, sp, lr, pc} │ │ │ │ strmi sp, [r7], -lr, asr #2 │ │ │ │ stmdaeq r0, {r1, r2, r6, r7, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf0a6443c │ │ │ │ - b 0x1b5cdc │ │ │ │ + b 0x1b5edc │ │ │ │ adcmi r0, r5, #8, 8 @ 0x8000000 │ │ │ │ vcgt.s8 d29, d14, d26 │ │ │ │ vqdmlsl.s , d16, d0[5] │ │ │ │ @ instruction: 0xf10a2796 │ │ │ │ strd r3, [sl], -pc @ │ │ │ │ movwmi lr, #27088 @ 0x69d0 │ │ │ │ @ instruction: 0xf17342ac │ │ │ │ @@ -105765,78 +105765,78 @@ │ │ │ │ adcmi r0, r5, #8, 8 @ 0x8000000 │ │ │ │ blne 0xb6c3a4 │ │ │ │ tstle r5, #348127232 @ 0x14c00000 │ │ │ │ tsteq r4, sl, lsl #22 │ │ │ │ movwcs r4, #1570 @ 0x622 │ │ │ │ stmib sp, {r3, r4, r5, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf0f71900 │ │ │ │ - stmdacs r0, {r0, r3, r5, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r3, r5, sl, fp, ip, sp, lr, pc} │ │ │ │ strtmi sp, [r0], -r6, ror #3 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ ldrbtcc pc, [pc], #79 @ 0x77778 @ │ │ │ │ andlt r4, r2, r0, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ - vaba.s8 q12, , q8 │ │ │ │ - vorr.i32 , #0 @ 0x00000000 │ │ │ │ - vrhadd.s8 d16, d1, d31 │ │ │ │ - vmla.i d23, d16, d0[1] │ │ │ │ + @ instruction: 0xf64187f0 │ │ │ │ + vmla.f d16, d0, d0[4] │ │ │ │ + @ instruction: 0xf641012f │ │ │ │ + vshr.s64 q8, q2, #64 │ │ │ │ blmi 0x5f785c │ │ │ │ andsvc pc, lr, #1325400064 @ 0x4f000000 │ │ │ │ - blx 0x1633fdc │ │ │ │ - cmppvc r0, r1, asr #4 @ p-variant is OBSOLETE │ │ │ │ + blx 0xff633fdc │ │ │ │ + msreq (UNDEF: 96), r1 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - rscsvc pc, r4, r1, asr #4 │ │ │ │ + andne pc, r4, r1, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ vqdmulh.s d20, d0, d15 │ │ │ │ vqsub.s8 q1, , │ │ │ │ - vpmax.s8 , , │ │ │ │ - vorr.i32 , #0 @ 0x00000000 │ │ │ │ - vrhadd.s8 d16, d1, d31 │ │ │ │ - vmla.i d23, d16, d0[6] │ │ │ │ + @ instruction: 0xf641fac9 │ │ │ │ + vmla.f d16, d0, d0[4] │ │ │ │ + @ instruction: 0xf641012f │ │ │ │ + vshr.s64 q8, q12, #64 │ │ │ │ blmi 0x2b7890 │ │ │ │ rsbscs pc, sl, #64, 4 │ │ │ │ - blx 0xfb4010 │ │ │ │ - cmppvc r0, r1, asr #4 @ p-variant is OBSOLETE │ │ │ │ + blx 0xfefb4010 │ │ │ │ + msreq (UNDEF: 96), r1 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - sbcsvc pc, r0, r1, asr #4 │ │ │ │ + rsceq pc, r0, r1, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ vqdmulh.s d20, d0, d2 │ │ │ │ vqsub.s8 q1, , │ │ │ │ - svclt 0x0000fa2f │ │ │ │ - mlaseq r4, r8, r4, r4 │ │ │ │ + svclt 0x0000faaf │ │ │ │ + eorseq r4, r4, r8, lsr #11 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [r5], -r3, lsl #1 │ │ │ │ - @ instruction: 0xf9e6f23e │ │ │ │ + blx 0x1a3410c │ │ │ │ @ instruction: 0xf0a64606 │ │ │ │ - @ instruction: 0xf645f8ef │ │ │ │ + @ instruction: 0xf645f96f │ │ │ │ vsubw.s8 q9, q8, d0 │ │ │ │ @ instruction: 0xf04f0396 │ │ │ │ vmla.i8 d16, d14, d0 │ │ │ │ vmla.i d17, d16, d0[5] │ │ │ │ ldmvs ip, {r1, r2, r4, r7, sp} │ │ │ │ stmdaeq r0, {r2, r6, r7, r8, ip, sp, lr, pc} │ │ │ │ svclt 0x00ad45b0 │ │ │ │ rsbsmi r4, r3, #37 @ 0x25 │ │ │ │ blne 0xb878b4 │ │ │ │ @ instruction: 0xf106bfb6 │ │ │ │ @ instruction: 0xf10434ff │ │ │ │ stmdbne r4!, {r0, r1, r2, r3, r4, r5, r6, r7, sl, ip, sp}^ │ │ │ │ strbmi r4, [fp], -sl, lsr #12 │ │ │ │ stmdbmi r0, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ - blx 0xb33c36 │ │ │ │ + blx 0xfeb33c36 │ │ │ │ ldmib r0, {r6, r8, ip, sp, pc}^ │ │ │ │ bvs 0xfe240478 │ │ │ │ @ instruction: 0xf17342a2 │ │ │ │ @ instruction: 0xd3250300 │ │ │ │ strle r0, [sl], #-1979 @ 0xfffff845 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @@ -105851,48 +105851,48 @@ │ │ │ │ @ instruction: 0xf0172396 │ │ │ │ @ instruction: 0xf1040f05 │ │ │ │ svclt 0x00140101 │ │ │ │ andcs r2, r0, #268435456 @ 0x10000000 │ │ │ │ ldmdavs r8, {r0, r3, r6, r8, r9, fp, ip} │ │ │ │ andlt r4, r3, r8, lsr #8 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ - ldclt 2, cr15, [r0, #-248] @ 0xffffff08 │ │ │ │ + ldclt 2, cr15, [r0, #248] @ 0xf8 │ │ │ │ ldrmi r3, [r0, #2056]! @ 0x808 │ │ │ │ and sp, ip, r3, lsl #22 │ │ │ │ stmdacc r8, {r0, r1, r7, r9, fp, sp, lr} │ │ │ │ andcc r4, r8, pc, lsl r3 │ │ │ │ movwcs r4, #1578 @ 0x62a │ │ │ │ stmdbmi r0, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ - blx 0x3b3cae │ │ │ │ + blx 0xfe3b3cae │ │ │ │ mvnsle r2, r0, lsl #16 │ │ │ │ - vabd.s8 q15, , q4 │ │ │ │ - vorr.i32 , #0 @ 0x00000000 │ │ │ │ + @ instruction: 0xf641e7c8 │ │ │ │ + vmla.f d16, d0, d0[4] │ │ │ │ @ instruction: 0xf641012f │ │ │ │ - vaddl.s8 q8, d0, d12 │ │ │ │ + vmov.i32 d17, #12 @ 0x0000000c │ │ │ │ blmi 0xf79a4 │ │ │ │ adcscs pc, r5, #64, 4 │ │ │ │ - @ instruction: 0xf9b2f20d │ │ │ │ - ldrhteq r4, [r4], -r0 │ │ │ │ + blx 0xd34124 │ │ │ │ + eorseq r4, r4, r0, asr #11 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ mcrne 6, 0, r4, cr2, cr0, {4} │ │ │ │ @ instruction: 0xf388fab8 │ │ │ │ andcs fp, r1, #24, 30 @ 0x60 │ │ │ │ ldmdbeq fp, {r0, r3, r7, ip, sp, pc}^ │ │ │ │ @ instruction: 0xf000429a │ │ │ │ strmi r8, [lr], -ip, asr #1 │ │ │ │ strmi r2, [r1], r0, lsl #10 │ │ │ │ - @ instruction: 0xf832f0a6 │ │ │ │ + @ instruction: 0xf8b2f0a6 │ │ │ │ rscne pc, r4, lr, asr #4 │ │ │ │ addscs pc, r6, r0, asr #5 │ │ │ │ @ instruction: 0x462b4632 │ │ │ │ strvs lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ - blx 0xfef33d14 │ │ │ │ + blx 0xf33d16 │ │ │ │ rsbsle r2, pc, r0, lsl #16 │ │ │ │ strbteq r6, [r1], r4, lsl #21 │ │ │ │ @ instruction: 0xf014d57c │ │ │ │ eorle r0, r1, r2, lsl #14 │ │ │ │ svceq 0x0000f1b8 │ │ │ │ @ instruction: 0xf8d9d067 │ │ │ │ @ instruction: 0xf8d33060 │ │ │ │ @@ -105900,21 +105900,21 @@ │ │ │ │ rsble r2, r0, r0, lsl #22 │ │ │ │ @ instruction: 0xf7d04640 │ │ │ │ stmdacs r0, {r0, r1, r3, r4, r5, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf8d0d05b │ │ │ │ vshr.u8 d26, d4, #6 │ │ │ │ @ instruction: 0xf10a3a80 │ │ │ │ @ instruction: 0xf0a60a01 │ │ │ │ - @ instruction: 0x4650f81f │ │ │ │ + @ instruction: 0x4650f89f │ │ │ │ tstcs r0, r9 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - @ instruction: 0xf928f23e │ │ │ │ + @ instruction: 0xf9a8f23e │ │ │ │ orrcs pc, r0, #72351744 @ 0x4500000 │ │ │ │ orrseq pc, r6, #192, 4 │ │ │ │ ldmvs r9, {r1, r9, sl, lr} │ │ │ │ addsmi r4, r0, #72, 4 @ 0x80000004 │ │ │ │ subsmi sp, r3, #372736 @ 0x5b000 │ │ │ │ andsmi r4, lr, r5, lsl r6 │ │ │ │ rsbsle r2, pc, r0, lsl #20 │ │ │ │ @@ -105934,32 +105934,32 @@ │ │ │ │ blx 0xfe0b6360 │ │ │ │ ldmdble pc, {r0, r1, r5, r7, r8, sl, lr}^ @ │ │ │ │ @ instruction: 0xf04f1935 │ │ │ │ stmdals r3, {fp} │ │ │ │ strbmi r4, [r3], -sl, lsr #12 │ │ │ │ @ instruction: 0xf8cd9500 │ │ │ │ @ instruction: 0xf0f78004 │ │ │ │ - stmdacs r0, {r0, r1, r2, r4, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r2, r4, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ bvs 0xfe12bd98 │ │ │ │ @ instruction: 0x06d24317 │ │ │ │ stmdbls r6, {r0, r5, r6, r7, r8, sl, ip, lr, pc} │ │ │ │ andcs r4, r2, #70254592 @ 0x4300000 │ │ │ │ strtmi r4, [r1], #-1576 @ 0xfffff9d8 │ │ │ │ streq pc, [r2, -r7, asr #32] │ │ │ │ blx 0xff635a18 │ │ │ │ @ instruction: 0xf04fe7d7 │ │ │ │ - @ instruction: 0xf0a50a01 │ │ │ │ - ldrbmi pc, [r0], -r7, asr #31 @ │ │ │ │ + @ instruction: 0xf0a60a01 │ │ │ │ + ldrbmi pc, [r0], -r7, asr #16 @ │ │ │ │ tstcs r0, r9 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ beq 0xb3b7c │ │ │ │ - @ instruction: 0xffb8f0a5 │ │ │ │ + @ instruction: 0xf838f0a6 │ │ │ │ andlt r4, r9, r0, asr r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ strdmi r8, [lr], -r0 │ │ │ │ bne 0x1cc930c │ │ │ │ @@ -105976,40 +105976,40 @@ │ │ │ │ @ instruction: 0xf007bf54 │ │ │ │ @ instruction: 0xf0470707 │ │ │ │ vabd.s8 d16, d14, d1 │ │ │ │ vbic.i32 d19, #3072 @ 0x00000c00 │ │ │ │ @ instruction: 0x463a2396 │ │ │ │ ldmdavs r8, {r0, r3, r5, r9, sl, lr} │ │ │ │ vqshl.s64 d4, d16, d14 │ │ │ │ - @ instruction: 0xe764fc17 │ │ │ │ + @ instruction: 0xe764fc97 │ │ │ │ strb r9, [r7, r7, lsl #26]! │ │ │ │ beq 0xf3bec │ │ │ │ - vabd.s8 q15, , │ │ │ │ - vorr.i32 , #0 @ 0x00000000 │ │ │ │ + @ instruction: 0xf641e7ef │ │ │ │ + vmla.f d16, d0, d0[4] │ │ │ │ @ instruction: 0xf641012f │ │ │ │ - vmvn.i32 d16, #0 @ 0x00000000 │ │ │ │ + vmla.i d17, d0, d0[0] │ │ │ │ blmi 0xf7b80 │ │ │ │ sbccs pc, lr, #64, 4 │ │ │ │ - @ instruction: 0xf8c4f20d │ │ │ │ - eorseq r4, r4, r0, asr #9 │ │ │ │ + @ instruction: 0xf944f20d │ │ │ │ + ldrsbteq r4, [r4], -r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfebcecd8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460d0ff0 │ │ │ │ @ instruction: 0x46044619 │ │ │ │ @ instruction: 0xff06f7ff │ │ │ │ andle r2, r3, r1, lsl #16 │ │ │ │ svclt 0x00182802 │ │ │ │ andle r2, r7, r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r8, #-0] │ │ │ │ strtmi r2, [r9], -r0, lsl #4 │ │ │ │ - mcr2 2, 5, pc, cr8, cr0, {0} @ │ │ │ │ + @ instruction: 0xff28f210 │ │ │ │ @ instruction: 0xf7f64620 │ │ │ │ svclt 0x0000fc7b │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ addlt r1, r4, r4, asr #28 │ │ │ │ @@ -106021,19 +106021,19 @@ │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0x468087f0 │ │ │ │ vmin.s8 d20, d30, d2 │ │ │ │ vmlsl.s , d16, d0[5] │ │ │ │ @ instruction: 0xf6452696 │ │ │ │ vabdl.s8 q9, d16, d0 │ │ │ │ @ instruction: 0xf0a50796 │ │ │ │ - strcs pc, [r0, #-3919] @ 0xfffff0b1 │ │ │ │ + strcs pc, [r0, #-4047] @ 0xfffff031 │ │ │ │ strbmi r4, [r2], -r1, lsl #13 │ │ │ │ ldrtmi r2, [r0], -r0, lsl #6 │ │ │ │ strmi lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ - @ instruction: 0xf9a0f0f7 │ │ │ │ + blx 0x8b3f48 │ │ │ │ stceq 1, cr15, [r8], {160} @ 0xa0 │ │ │ │ ldmib ip, {r5, r6, r8, r9, ip, sp, pc}^ │ │ │ │ ldrmi r2, [r0, #774] @ 0x306 │ │ │ │ movweq lr, #15221 @ 0x3b75 │ │ │ │ @ instruction: 0xf8dcd33e │ │ │ │ b 0xafbc44 │ │ │ │ @ instruction: 0xf0330301 │ │ │ │ @@ -106044,28 +106044,28 @@ │ │ │ │ cmnplt r8, #2768 @ p-variant is OBSOLETE @ 0xad0 │ │ │ │ bl 0xfe991e88 │ │ │ │ subsmi r0, r1, #8, 6 @ 0x20000000 │ │ │ │ eorle r4, r6, #-1342177272 @ 0xb0000008 │ │ │ │ @ instruction: 0xf1b92001 │ │ │ │ strdle r3, [r0, #255] @ 0xff │ │ │ │ @ instruction: 0xf0a59003 │ │ │ │ - stmdals r3, {r0, r1, r2, r3, r4, r5, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdals r3, {r0, r1, r2, r3, r4, r5, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldmib ip, {r0, r1, r3, r4, r5, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ adcmi r2, r2, #8, 6 @ 0x20000000 │ │ │ │ movweq pc, #371 @ 0x173 @ │ │ │ │ @ instruction: 0xf102d2f0 │ │ │ │ strb r0, [r8, r1, lsl #16] │ │ │ │ svceq 0x0000f1b9 │ │ │ │ @ instruction: 0xf0a5d1eb │ │ │ │ - @ instruction: 0xf24efed9 │ │ │ │ + vrecps.f32 , q7, │ │ │ │ vmla.i d17, d16, d0[5] │ │ │ │ @ instruction: 0x46422096 │ │ │ │ stmib sp, {r0, r1, r3, r6, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf0f74500 │ │ │ │ - cmpplt r8, r1, ror #18 @ p-variant is OBSOLETE │ │ │ │ + smlalttlt pc, r8, r1, r9 @ │ │ │ │ stceq 1, cr15, [r8], {160} @ 0xa0 │ │ │ │ ldmibcc pc!, {r0, r1, r2, r3, r6, ip, sp, lr, pc}^ @ │ │ │ │ bl 0xfeab1aec │ │ │ │ ldr r0, [r0, r2, lsl #16]! │ │ │ │ ldrb r2, [r4, r0] │ │ │ │ ldrb r4, [r5, r8, asr #12] │ │ │ │ str fp, [r5, r1, lsl #2] │ │ │ │ @@ -106074,55 +106074,55 @@ │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfebcee1c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [ip], -r8, ror #31 │ │ │ │ strmi r4, [pc], -r5, lsl #12 │ │ │ │ @ instruction: 0xf0a54616 │ │ │ │ - vceq.f32 d31, d30, d29 │ │ │ │ + vmax.f32 d31, d14, d29 │ │ │ │ vbic.i32 d19, #3072 @ 0x00000c00 │ │ │ │ ldmdavs r8, {r1, r2, r4, r7, r8, r9, sp} │ │ │ │ msrcc SPSR_s, #-536870908 @ 0xe0000004 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ ldmdavs fp, {r5, r9, fp, ip} │ │ │ │ ldmdale r5!, {r3, r4, r7, r9, lr} │ │ │ │ @ instruction: 0x46112210 │ │ │ │ @ instruction: 0xff62f7ff │ │ │ │ ldm r4, {r4, r5, r6, r8, fp, ip, sp, pc} │ │ │ │ stm r5, {r0, r1, r2, r3} │ │ │ │ @ instruction: 0xf0a5000f │ │ │ │ - strtmi pc, [r8], -fp, lsr #29 │ │ │ │ + strtmi pc, [r8], -fp, lsr #30 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r8] │ │ │ │ - cdp2 0, 10, cr15, cr0, cr5, {5} │ │ │ │ + @ instruction: 0xff20f0a5 │ │ │ │ msrvc CPSR_f, #82837504 @ 0x4f00000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ ldmdblt fp, {r0, r1, r3, r4, fp, sp, lr} │ │ │ │ @ instruction: 0x46384631 │ │ │ │ blx 0xff8b5c62 │ │ │ │ mvncs pc, #82837504 @ 0x4f00000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ blcs 0x99d00 │ │ │ │ @ instruction: 0xf64fd0f4 │ │ │ │ vsubw.s8 q11, q8, d24 │ │ │ │ ldmdavs fp, {r1, r2, r4, r7, r8, r9, sp} │ │ │ │ strble r0, [sp, #1051]! @ 0x41b │ │ │ │ @ instruction: 0xf6414631 │ │ │ │ - vmov.i32 q8, #12 @ 0x0000000c │ │ │ │ + vmla.i d17, d0, d0[7] │ │ │ │ @ instruction: 0xf0f2002f │ │ │ │ - strb pc, [r5, r5, asr #18]! @ │ │ │ │ - orrvs pc, ip, r1, asr #4 │ │ │ │ + strb pc, [r5, r5, asr #19]! @ │ │ │ │ + orrsvc pc, ip, r1, asr #4 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - subeq pc, ip, r1, asr #12 │ │ │ │ + subsne pc, ip, r1, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ sbccs r4, lr, #1024 @ 0x400 │ │ │ │ - @ instruction: 0xffc4f20c │ │ │ │ - ldrsbteq r4, [r4], -r0 │ │ │ │ + @ instruction: 0xf844f20d │ │ │ │ + eorseq r4, r4, r0, ror #11 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ ldmdbmi r5, {r3, r7, r9, sl, lr}^ │ │ │ │ ldmdbeq sp, {r1, r2, r3, r7, ip, sp, pc} │ │ │ │ tstls sp, r9, lsl #16 │ │ │ │ @@ -106199,23 +106199,23 @@ │ │ │ │ strmi r4, [fp], -r2, lsl #12 │ │ │ │ stmiavs r4!, {r1, r2, r5, r7, fp, sp, lr}^ │ │ │ │ @ instruction: 0x46214630 │ │ │ │ ldm r4, {r0, r1, r2, r3, r6, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ strcc r2, [r8], #-895 @ 0xfffffc81 │ │ │ │ ldrsbeq lr, [pc, #-132] @ 0x77d98 │ │ │ │ andcs lr, r0, r9, asr #15 │ │ │ │ - orrvs pc, ip, r1, asr #4 │ │ │ │ + orrsvc pc, ip, r1, asr #4 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ andls r4, r0, r5, lsl #22 │ │ │ │ subcs pc, sl, #64, 4 │ │ │ │ - ldc2 1, cr15, [r8, #852]! @ 0x354 │ │ │ │ - cdp2 2, 12, cr15, cr12, cr1, {2} │ │ │ │ + mrc2 1, 1, pc, cr8, cr5, {6} │ │ │ │ + @ instruction: 0xff4cf241 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ andeq r0, r0, ip, lsl #1 │ │ │ │ - eorseq r4, r4, r8, ror #9 │ │ │ │ + ldrshteq r4, [r4], -r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebcf04c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r6, r0, ror #31 │ │ │ │ streq pc, [r7], #-2 │ │ │ │ movweq pc, #28706 @ 0x7022 @ │ │ │ │ strmi r4, [r1], -sl, lsl #12 │ │ │ │ @@ -106246,15 +106246,15 @@ │ │ │ │ blmi 0x248b04 │ │ │ │ blls 0x1d1f30 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SP_abt │ │ │ │ andcs fp, r0, #6 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - cdp2 2, 7, cr15, cr8, cr1, {2} │ │ │ │ + cdp2 2, 15, cr15, cr8, cr1, {2} │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebcf0ec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [r5], -r0, ror #31 │ │ │ │ addlt r0, r5, r4, lsl r9 │ │ │ │ stmdals r8, {r1, r3, r5, r9, sl, fp, sp, lr} │ │ │ │ @@ -106297,25 +106297,25 @@ │ │ │ │ b 0x10887c0 │ │ │ │ strb r4, [r5, r1, lsl #6] │ │ │ │ stmdavs fp, {r1, r3, fp, sp, lr}^ │ │ │ │ strmi lr, [r8], -r2, asr #15 │ │ │ │ blx 0x1835f9a │ │ │ │ strmi r4, [fp], -r2, lsl #12 │ │ │ │ @ instruction: 0x2000e7bc │ │ │ │ - orrvs pc, ip, r1, asr #4 │ │ │ │ + orrsvc pc, ip, r1, asr #4 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ andls r4, r0, r7, lsl #22 │ │ │ │ andcs pc, pc, #64, 4 │ │ │ │ - ldc2l 1, cr15, [r4], #852 @ 0x354 │ │ │ │ + ldc2l 1, cr15, [r4, #-852]! @ 0xfffffcac │ │ │ │ strtmi r4, [r8], -sl, lsl #12 │ │ │ │ @ instruction: 0xf7ff9903 │ │ │ │ @ instruction: 0x4602ff3f │ │ │ │ str r4, [r9, fp, lsl #12]! │ │ │ │ andeq r0, r0, ip, lsl #1 │ │ │ │ - ldrshteq r4, [r4], -r8 │ │ │ │ + eorseq r4, r4, r8, lsl #12 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebcf1dc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [r5], -r0, ror #31 │ │ │ │ addlt r0, r4, r4, lsl r9 │ │ │ │ mcrvs 6, 1, r4, cr10, cr14, {0} │ │ │ │ @ instruction: 0xf8d29808 │ │ │ │ @@ -106361,21 +106361,21 @@ │ │ │ │ @ instruction: 0xf1a00220 │ │ │ │ blx 0x9b8d14 │ │ │ │ blx 0x234098 │ │ │ │ blx 0xa348a4 │ │ │ │ tstpmi r0, #201326592 @ p-variant is OBSOLETE @ 0xc000000 │ │ │ │ @ instruction: 0xe7b44318 │ │ │ │ vhadd.s8 d18, d1, d0 │ │ │ │ - vaddw.s8 q11, q8, d12 │ │ │ │ + vsra.s64 d23, d12, #64 │ │ │ │ blmi 0x17856c │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ @ instruction: 0xf1d512db │ │ │ │ - svclt 0x0000fc75 │ │ │ │ + svclt 0x0000fcf5 │ │ │ │ andeq r0, r0, ip, lsl #1 │ │ │ │ - eorseq r4, r4, r4, lsl #10 │ │ │ │ + eorseq r4, r4, r4, lsl r6 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebcf2cc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [r5], -r0, ror #31 │ │ │ │ addlt r0, r4, r4, lsl r9 │ │ │ │ stmdals r8, {r1, r3, r5, r9, sl, fp, sp, lr} │ │ │ │ ldrdcs pc, [r8], r2 @ │ │ │ │ @@ -106415,28 +106415,28 @@ │ │ │ │ @ instruction: 0xf1a00220 │ │ │ │ blx 0x9b8dec │ │ │ │ blx 0x234170 │ │ │ │ blx 0xa3497c │ │ │ │ tstpmi r0, #201326592 @ p-variant is OBSOLETE @ 0xc000000 │ │ │ │ addlt r4, r0, #24, 6 @ 0x60000000 │ │ │ │ vabd.s8 q15, , q1 │ │ │ │ - vaddw.s8 q11, q8, d12 │ │ │ │ + vsra.s64 d23, d12, #64 │ │ │ │ blmi 0x338644 │ │ │ │ sbcsvc pc, r7, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0x96004630 │ │ │ │ stc2 1, cr15, [r8], {213} @ 0xd5 │ │ │ │ ldr r8, [r5, r8, lsl #16]! │ │ │ │ strtmi r4, [r8], -sl, lsl #12 │ │ │ │ @ instruction: 0xf7ff4619 │ │ │ │ addlt pc, r0, #1296 @ 0x510 │ │ │ │ @ instruction: 0xf851e7ae │ │ │ │ vmull.u8 q8, d0, d1 │ │ │ │ str r2, [r9, pc]! │ │ │ │ andeq r0, r0, ip, lsl #1 │ │ │ │ - eorseq r4, r4, r0, lsl r5 │ │ │ │ + eorseq r4, r4, r0, lsr #12 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebcf3c0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46940fd8 │ │ │ │ @ instruction: 0xf645461a │ │ │ │ vsubw.s8 q9, q8, d0 │ │ │ │ umulllt r0, r7, r6, r3 │ │ │ │ @@ -106452,15 +106452,15 @@ │ │ │ │ @ instruction: 0x2c00d90c │ │ │ │ blls 0x3ac308 │ │ │ │ tstcs r0, r1 │ │ │ │ andlt r6, r7, r9, lsl r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - tstpmi ip, #68, 4 @ p-variant is OBSOLETE @ 0x40000004 │ │ │ │ + msrpl CPSR_fs, #68, 4 @ 0x40000004 │ │ │ │ teqpeq r4, #192, 4 @ p-variant is OBSOLETE │ │ │ │ orreq lr, r2, #3072 @ 0xc00 │ │ │ │ tstls r3, r8, lsl #12 │ │ │ │ @ instruction: 0xf8d39205 │ │ │ │ movwls r3, #16684 @ 0x412c │ │ │ │ @ instruction: 0xf9d6f7ff │ │ │ │ stmdbls r3, {r2, r8, r9, fp, ip, pc} │ │ │ │ @@ -106483,30 +106483,30 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ @ instruction: 0xf5a59c0d │ │ │ │ ldmdacc r0, {r3, ip, lr} │ │ │ │ @ instruction: 0xf0a89400 │ │ │ │ - @ instruction: 0x2000fab5 │ │ │ │ - cmppvc r0, r1, asr #4 @ p-variant is OBSOLETE │ │ │ │ + andcs pc, r0, r5, lsr fp @ │ │ │ │ + msreq (UNDEF: 96), r1 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ andls r4, r0, sl, lsl #22 │ │ │ │ eorcc pc, lr, #64, 4 │ │ │ │ - blx 0x20349fe │ │ │ │ - stceq 6, cr15, [r4], {65} @ 0x41 │ │ │ │ + blx 0x349fe │ │ │ │ + ldcne 6, cr15, [r4], {65} @ 0x41 │ │ │ │ stceq 2, cr15, [pc], #-768 @ 0x77fb0 │ │ │ │ - cmppvc r0, r1, asr #4 @ p-variant is OBSOLETE │ │ │ │ + msreq (UNDEF: 96), r1 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ @ instruction: 0xf44f4b04 │ │ │ │ andcs r7, r0, r3, asr r2 │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ - blx 0x1c34a1e │ │ │ │ - eorseq r4, r4, r0, lsr r5 │ │ │ │ - eorseq r4, r4, ip, lsl r5 │ │ │ │ + blx 0xffc34a1e │ │ │ │ + eorseq r4, r4, r0, asr #12 │ │ │ │ + eorseq r4, r4, ip, lsr #12 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebcf4d8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6450fd8 │ │ │ │ vmull.s8 q9, d16, d0 │ │ │ │ @ instruction: 0x46150c96 │ │ │ │ addlt r4, r6, sl, lsl r6 │ │ │ │ @@ -106518,16 +106518,16 @@ │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ ldmdavs fp, {r2, r9, sl, lr} │ │ │ │ svclt 0x00884299 │ │ │ │ stmdble r6, {r0, r8, r9, sp} │ │ │ │ andpl pc, r8, r4, lsr #11 │ │ │ │ ldmdacc r0, {r0, r1, r3, sl, fp, ip, pc} │ │ │ │ @ instruction: 0xf0a89400 │ │ │ │ - vpmax.s8 , q2, │ │ │ │ - vorr.i32 d20, #3072 @ 0x00000c00 │ │ │ │ + vpmax.s8 , q10, │ │ │ │ + vsubw.s8 , q0, d28 │ │ │ │ bl 0x138ff8 │ │ │ │ strmi r0, [r8], -r2, lsl #7 │ │ │ │ andls r9, r5, #-1073741824 @ 0xc0000000 │ │ │ │ ldrdcc pc, [ip, -r3]! │ │ │ │ @ instruction: 0xf7ff9304 │ │ │ │ blls 0x1b6880 │ │ │ │ andmi r9, r3, #49152 @ 0xc000 │ │ │ │ @@ -106546,29 +106546,29 @@ │ │ │ │ vbic.i32 d19, #3072 @ 0x00000c00 │ │ │ │ ldmdavs r8, {r1, r2, r4, r7, r8, r9, sp} │ │ │ │ andlt r4, r6, r8, lsl #8 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - vhadd.s8 d18, d1, d0 │ │ │ │ - vorr.i32 , #0 @ 0x00000000 │ │ │ │ + @ instruction: 0xf6412000 │ │ │ │ + vmla.f d16, d0, d0[4] │ │ │ │ blmi 0x2f8854 │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ @ instruction: 0xf1d5322e │ │ │ │ - @ instruction: 0xf641fb01 │ │ │ │ - vsubl.s8 q8, d16, d4 │ │ │ │ - vhsub.s8 d16, d1, d31 │ │ │ │ - vorr.i32 , #0 @ 0x00000000 │ │ │ │ + @ instruction: 0xf641fb81 │ │ │ │ + vrshr.s64 d17, d4, #64 │ │ │ │ + @ instruction: 0xf641022f │ │ │ │ + vmla.f d16, d0, d0[4] │ │ │ │ andls r0, r0, #-1073741813 @ 0xc000000b │ │ │ │ blmi 0x1403b8 │ │ │ │ subscc pc, r7, #64, 4 │ │ │ │ - blx 0xffd34b14 │ │ │ │ - eorseq r4, r4, r0, lsr r5 │ │ │ │ - eorseq r4, r4, r4, asr r5 │ │ │ │ + blx 0x1d34b16 │ │ │ │ + eorseq r4, r4, r0, asr #12 │ │ │ │ + eorseq r4, r4, r4, ror #12 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfebcf5d0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5a00ff8 │ │ │ │ strmi r5, [fp], -r8, lsl #4 │ │ │ │ vmovvs r3, s4 │ │ │ │ ldrdcs pc, [r8], r2 @ │ │ │ │ @@ -106590,15 +106590,15 @@ │ │ │ │ umulllt r2, r4, r6, r3 │ │ │ │ ldmdavs fp, {r2, r9, sl, lr} │ │ │ │ svclt 0x00884299 │ │ │ │ stmdble r7, {r0, r8, r9, sp} │ │ │ │ andpl pc, r8, r4, lsr #11 │ │ │ │ strcs r2, [r0], #-514 @ 0xfffffdfe │ │ │ │ strls r3, [r0], #-2064 @ 0xfffff7f0 │ │ │ │ - @ instruction: 0xf9def0a8 │ │ │ │ + blx 0x18346e0 │ │ │ │ andls r4, r3, #8, 12 @ 0x800000 │ │ │ │ @ instruction: 0xf7ff9102 │ │ │ │ ldmib sp, {r0, r3, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf0101202 │ │ │ │ tstle r5, r4, lsl #30 │ │ │ │ biceq pc, r0, #192, 6 │ │ │ │ movweq pc, #4227 @ 0x1083 @ │ │ │ │ @@ -106625,30 +106625,30 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0xf6458ff0 │ │ │ │ vmlsl.s8 q9, d16, d0 │ │ │ │ @ instruction: 0x460e0a96 │ │ │ │ @ instruction: 0xf0a54605 │ │ │ │ - @ instruction: 0xf04ffa97 │ │ │ │ + @ instruction: 0xf04ffb17 │ │ │ │ @ instruction: 0xf8da0900 │ │ │ │ strbmi r2, [fp], -r8 │ │ │ │ andeq pc, ip, fp, lsl #2 │ │ │ │ andls pc, r4, sp, asr #17 │ │ │ │ b 0x1a08534 │ │ │ │ strtmi r0, [sl], -r2, lsl #12 │ │ │ │ @ instruction: 0xf0f69600 │ │ │ │ - strmi pc, [r4], -r1, ror #25 │ │ │ │ + strmi pc, [r4], -r1, ror #26 │ │ │ │ sbcsle r2, fp, r0, lsl #16 │ │ │ │ strtmi r4, [sl], -fp, asr #12 │ │ │ │ stmdbvs r0, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ - ldc2l 0, cr15, [r6], #984 @ 0x3d8 │ │ │ │ + ldc2l 0, cr15, [r6, #-984]! @ 0xfffffc28 │ │ │ │ @ instruction: 0xf10b4607 │ │ │ │ movwls r0, #8972 @ 0x230c │ │ │ │ - msrpl SPSR_fsc, #-268435452 @ 0xf0000004 │ │ │ │ + msrvs SPSR_fsc, #-268435452 @ 0xf0000004 │ │ │ │ msreq CPSR_xc, #192, 4 │ │ │ │ ldmib r4, {r0, r1, r8, r9, ip, pc}^ │ │ │ │ andcs r3, r0, r4, lsl #4 │ │ │ │ ldrdgt lr, [r6, -r4] │ │ │ │ ldrmi r4, [lr], fp, lsr #5 │ │ │ │ bleq 0xb4ae8 │ │ │ │ strbmi sp, [r6, #-804]! @ 0xfffffcdc │ │ │ │ @@ -106659,52 +106659,52 @@ │ │ │ │ tstpeq r0, r1, ror r1 @ p-variant is OBSOLETE │ │ │ │ strteq pc, [r8], #-260 @ 0xfffffefc │ │ │ │ uqasxmi fp, r2, r8 │ │ │ │ andcc r4, r1, #32, 8 @ 0x20000000 │ │ │ │ bl 0xfe900948 │ │ │ │ sbcsmi r0, sl, lr, lsl #4 │ │ │ │ vqdmulh.s d15, d2, d8 │ │ │ │ - stmdb r8, {r4, r5, r9, ip, sp, lr, pc} │ │ │ │ + stmib r8, {r4, r5, r9, ip, sp, lr, pc} │ │ │ │ movwcs r4, #1578 @ 0x62a │ │ │ │ adcle r2, r5, r0, lsl #30 │ │ │ │ stmib sp, {r3, r4, r5, r9, sl, lr}^ │ │ │ │ ldrtmi r6, [ip], -r0, lsl #18 │ │ │ │ - stc2l 0, cr15, [r0], {246} @ 0xf6 │ │ │ │ + stc2l 0, cr15, [r0, #-984] @ 0xfffffc28 │ │ │ │ ldrb r4, [r0, r7, lsl #12] │ │ │ │ @ instruction: 0xf8da1ae8 │ │ │ │ bl 0x1904584 │ │ │ │ @ instruction: 0xf1c30242 │ │ │ │ sbcsmi r0, r8, r0, lsr #28 │ │ │ │ vseleq.f32 s30, s28, s4 │ │ │ │ andeq lr, lr, r0, asr #20 │ │ │ │ cdpeq 1, 2, cr15, cr0, cr3, {5} │ │ │ │ vseleq.f32 s30, s28, s5 │ │ │ │ andeq lr, lr, r0, asr #20 │ │ │ │ blx 0x8a04e │ │ │ │ strb pc, [fp, r8] @ │ │ │ │ strtmi r9, [r0], -r2, lsl #18 │ │ │ │ - blx 0xfe434978 │ │ │ │ + blx 0x43497a │ │ │ │ @ instruction: 0xf1a49903 │ │ │ │ @ instruction: 0xf0f00008 │ │ │ │ - @ instruction: 0xe7d3feb1 │ │ │ │ + @ instruction: 0xe7d3ff31 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ addmi fp, r8, #135 @ 0x87 │ │ │ │ adcshi pc, sp, r0, lsl #4 │ │ │ │ msrcc SPSR_s, #-536870908 @ 0xe0000004 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ ldmdavs fp, {r0, r2, r3, r9, sl, lr} │ │ │ │ @ instruction: 0xf0c0428b │ │ │ │ @ instruction: 0xf00280ce │ │ │ │ ldrmi r0, [r7], -r0, asr #7 │ │ │ │ @ instruction: 0xf0002b80 │ │ │ │ @ instruction: 0x460480bb │ │ │ │ - blx 0x2b487c │ │ │ │ + blx 0xfe2b487c │ │ │ │ orrcs pc, r0, #72351744 @ 0x4500000 │ │ │ │ orrseq pc, r6, #192, 4 │ │ │ │ bleq 0x2b4650 │ │ │ │ b 0x192864 │ │ │ │ b 0x19b9608 │ │ │ │ andsle r0, pc, r3, lsl #10 │ │ │ │ bleq 0x10b46a0 │ │ │ │ @@ -106726,51 +106726,51 @@ │ │ │ │ andslt pc, r4, sp, asr #17 │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ strtmi r4, [r0], -r9, lsr #12 │ │ │ │ strbne pc, [r4, lr, asr #4]! @ │ │ │ │ ldrcs pc, [r6, r0, asr #5] │ │ │ │ @ instruction: 0xf7ff464e │ │ │ │ vrecps.f32 d31, d15, d5 │ │ │ │ - vqdmlal.s , d0, d1[7] │ │ │ │ + vqdmlal.s q11, d0, d1[7] │ │ │ │ movwls r0, #13091 @ 0x3323 │ │ │ │ movwcs r4, #1570 @ 0x622 │ │ │ │ stmib sp, {r3, r4, r5, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf0f65900 │ │ │ │ - pkhbtmi pc, r2, sp, lsl #24 @ │ │ │ │ + pkhbtmi pc, r2, sp, lsl #25 @ │ │ │ │ eorsle r2, sl, r0, lsl #16 │ │ │ │ mlacs r8, r0, r8, pc @ │ │ │ │ vmvn.i32 d20, #-1459617792 @ 0xa9000000 │ │ │ │ tstmi r6, #128, 4 │ │ │ │ - blx 0x734a60 │ │ │ │ + blx 0xfe734a60 │ │ │ │ ldrdeq lr, [r4, -sl] │ │ │ │ @ instruction: 0x2018f8da │ │ │ │ @ instruction: 0xf17142a0 │ │ │ │ movwle r0, #28928 @ 0x7100 │ │ │ │ teqle lr, #1342177289 @ 0x50000009 │ │ │ │ @ instruction: 0xf1aa9903 │ │ │ │ @ instruction: 0xf0f00008 │ │ │ │ - @ instruction: 0xe7ddfe33 │ │ │ │ + @ instruction: 0xe7ddfeb3 │ │ │ │ ldrbmi r1, [r0], -r1, ror #28 │ │ │ │ andsne pc, r8, sl, asr #17 │ │ │ │ @ instruction: 0xf8ca4639 │ │ │ │ andls r9, r4, #28 │ │ │ │ - @ instruction: 0xf902f0f6 │ │ │ │ + @ instruction: 0xf982f0f6 │ │ │ │ addsmi r9, r5, #4, 20 @ 0x4000 │ │ │ │ ldrsbtcs sp, [r8], -r0 │ │ │ │ ldrdvc pc, [r8], -sl @ │ │ │ │ @ instruction: 0xf1c69203 │ │ │ │ - bls 0x178274 │ │ │ │ + bls 0x178474 │ │ │ │ andvs r1, r2, #27392 @ 0x6b00 │ │ │ │ mvnne pc, lr, asr #4 │ │ │ │ orrscs pc, r6, r0, asr #5 │ │ │ │ @ instruction: 0xf8c06307 │ │ │ │ andcc r9, r8, ip, lsl r0 │ │ │ │ andsls pc, ip, r0, asr #17 │ │ │ │ @ instruction: 0xf0f66103 │ │ │ │ - @ instruction: 0xf1bbf8e9 │ │ │ │ + @ instruction: 0xf1bbf969 │ │ │ │ addsle r0, r8, r0, lsl #30 │ │ │ │ blcs 0x9f30c │ │ │ │ @ instruction: 0xf46fbf0c │ │ │ │ @ instruction: 0xf04f6308 │ │ │ │ @ instruction: 0xe78933ff │ │ │ │ strtmi r4, [r1], -sl, lsr #12 │ │ │ │ andlt r2, r7, r0 │ │ │ │ @@ -106779,38 +106779,38 @@ │ │ │ │ movwls r2, #21249 @ 0x5301 │ │ │ │ stclne 7, cr14, [sl], #-592 @ 0xfffffdb0 │ │ │ │ mvnne pc, lr, asr #4 │ │ │ │ orrscs pc, r6, r0, asr #5 │ │ │ │ andscs pc, r0, sl, asr #17 │ │ │ │ andcs r4, r0, #80, 12 @ 0x5000000 │ │ │ │ andscs pc, r4, sl, asr #17 │ │ │ │ - @ instruction: 0xf8c6f0f6 │ │ │ │ + @ instruction: 0xf946f0f6 │ │ │ │ svceq 0x0000f1bb │ │ │ │ svcge 0x0075f43f │ │ │ │ - vaba.s8 q15, , q5 │ │ │ │ - vorr.i32 , #0 @ 0x00000000 │ │ │ │ + @ instruction: 0xf641e7da │ │ │ │ + vmla.f d16, d0, d0[4] │ │ │ │ @ instruction: 0xf641012f │ │ │ │ - vaddl.s8 q8, d16, d24 │ │ │ │ + vshr.s64 d17, d24, #64 │ │ │ │ blmi 0x43880c │ │ │ │ rscsne pc, pc, #64, 4 │ │ │ │ - blx 0x2034f88 │ │ │ │ - cmppvc r0, r1, asr #4 @ p-variant is OBSOLETE │ │ │ │ + blx 0x34f88 │ │ │ │ + msreq (UNDEF: 96), r1 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - sbcseq pc, r0, r1, asr #12 │ │ │ │ + rscne pc, r0, r1, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ vqdmulh.s d20, d0, d8 │ │ │ │ vhsub.s8 d2, d12, d2 │ │ │ │ - vpmin.s8 , , │ │ │ │ - vorr.i32 , #0 @ 0x00000000 │ │ │ │ + @ instruction: 0xf641faf1 │ │ │ │ + vmla.f d16, d0, d0[4] │ │ │ │ @ instruction: 0xf641012f │ │ │ │ - vshr.s64 d16, d24, #64 │ │ │ │ + vmla.i d17, d16, d0[2] │ │ │ │ blmi 0xf8840 │ │ │ │ andvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ - blx 0x19b4fbc │ │ │ │ - eorseq r4, r4, r4, ror #10 │ │ │ │ + blx 0xff9b4fbc │ │ │ │ + eorseq r4, r4, r4, ror r6 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ mvnne pc, #-536870908 @ 0xe0000004 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ strmi fp, [lr], -r4, lsl #1 │ │ │ │ @@ -106821,69 +106821,69 @@ │ │ │ │ beq 0xb48fc │ │ │ │ ldrbmi r4, [r3], -r9, lsr #16 │ │ │ │ andge pc, r4, sp, asr #17 │ │ │ │ b 0x292ac0 │ │ │ │ strls r0, [r0], #-1029 @ 0xfffffbfb │ │ │ │ strtmi r0, [r2], -sp, lsr #3 │ │ │ │ stmdbeq r8, {r0, r2, r9, fp, sp, lr, pc} │ │ │ │ - blx 0x1ab4bb6 │ │ │ │ + blx 0xffab4bb6 │ │ │ │ ldmdavs fp!, {r7, r8, ip, sp, pc}^ │ │ │ │ streq lr, [r9], #-2980 @ 0xfffff45c │ │ │ │ sbcsmi r3, ip, r8, lsr #32 │ │ │ │ andeq pc, r4, r6, lsl #22 │ │ │ │ tstcs r0, r4 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ @ instruction: 0xf0a59003 │ │ │ │ - stmdals r3, {r0, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ + stmdals r3, {r0, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ andls r4, r1, r2, lsr #12 │ │ │ │ strls r4, [r0], #-1539 @ 0xfffff9fd │ │ │ │ @ instruction: 0xf0f64815 │ │ │ │ - teqplt r8, fp, asr #22 @ p-variant is OBSOLETE │ │ │ │ + teqplt r8, fp, asr #23 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf0a59003 │ │ │ │ - stmdals r3, {r0, r1, r3, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ + stmdals r3, {r0, r1, r3, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ ldmiblt sl, {r0, r2, r3, r4, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ bfi r6, r9, #1, #5 │ │ │ │ b 0x1a78eec │ │ │ │ eorscc r0, r0, r5, lsl #10 │ │ │ │ - cdp2 1, 5, cr15, cr6, cr6, {6} │ │ │ │ + cdp2 1, 13, cr15, cr6, cr6, {6} │ │ │ │ andvs r4, r5, #12, 18 @ 0x30000 │ │ │ │ eorge pc, r4, r0, asr #17 │ │ │ │ bls 0x232f40 │ │ │ │ andls r3, r3, r8 │ │ │ │ - @ instruction: 0xf83cf0f6 │ │ │ │ + @ instruction: 0xf8bcf0f6 │ │ │ │ strb r9, [r5, r3, lsl #16]! │ │ │ │ - cmppvc r0, r1, asr #4 @ p-variant is OBSOLETE │ │ │ │ + msreq (UNDEF: 96), r1 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - andne pc, r0, r1, asr #12 │ │ │ │ + andscs pc, r0, r1, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ vqdmulh.s d20, d0, d3 │ │ │ │ vqsub.s8 d3, d28, d21 │ │ │ │ - svclt 0x0000f9f7 │ │ │ │ + svclt 0x0000fa77 │ │ │ │ addseq lr, r6, #240, 2 @ 0x3c │ │ │ │ - eorseq r4, r4, r4, ror r5 │ │ │ │ + eorseq r4, r4, r4, lsl #13 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ ldrmi fp, [lr], -r7, lsl #1 │ │ │ │ ldrmi r4, [r7], -sp, lsl #12 │ │ │ │ umaalmi pc, r0, sp, r8 @ │ │ │ │ @ instruction: 0xf0a59003 │ │ │ │ - mcrcs 8, 0, pc, cr0, cr11, {3} @ │ │ │ │ + mcrcs 8, 0, pc, cr0, cr11, {7} @ │ │ │ │ @ instruction: 0xf645d063 │ │ │ │ vsubw.s8 q9, q8, d0 │ │ │ │ vcge.s8 d16, d30, d6 │ │ │ │ vmull.s , d16, d0[5] │ │ │ │ vpmin.s8 d18, d30, d6 │ │ │ │ vbic.i16 d19, #3072 @ 0x0c00 │ │ │ │ @ instruction: 0xf6412b96 │ │ │ │ - vmov.i32 d17, #3072 @ 0x00000c00 │ │ │ │ + vsubl.s8 q9, d0, d28 │ │ │ │ @ instruction: 0xf8d3022f │ │ │ │ @ instruction: 0xf04f9008 │ │ │ │ @ instruction: 0xf8cd38ff │ │ │ │ andls sl, r5, #8 │ │ │ │ usada8eq sl, sp, r0, lr │ │ │ │ @ instruction: 0xf1b8d47f │ │ │ │ @ instruction: 0xf0003fff │ │ │ │ @@ -106891,63 +106891,63 @@ │ │ │ │ ldrbmi r4, [r2], #-1577 @ 0xfffff9d7 │ │ │ │ @ instruction: 0xf7fb2000 │ │ │ │ @ instruction: 0xf8dbfda9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ strtmi r4, [sl], #-1600 @ 0xfffff9c0 │ │ │ │ andls r9, r0, #1073741824 @ 0x40000000 │ │ │ │ @ instruction: 0x46524639 │ │ │ │ - @ instruction: 0xf9f0f238 │ │ │ │ + blx 0x1cb51d4 │ │ │ │ @ instruction: 0xd12d4550 │ │ │ │ ldrbmi r4, [r5], #-1111 @ 0xfffffba9 │ │ │ │ @ instruction: 0x060aebb6 │ │ │ │ b 0x2eca50 │ │ │ │ movwcs r0, #2565 @ 0xa05 │ │ │ │ ldrbmi r9, [r2], -r2, lsl #16 │ │ │ │ movwge lr, #2509 @ 0x9cd │ │ │ │ - blx 0xff3b4cec │ │ │ │ + blx 0x13b4cee │ │ │ │ bvs 0xfe0e5718 │ │ │ │ strble r0, [r4, #-1800] @ 0xfffff8f8 │ │ │ │ movweq lr, #23466 @ 0x5baa │ │ │ │ movweq lr, #39843 @ 0x9ba3 │ │ │ │ svclt 0x002842b3 │ │ │ │ @ instruction: 0x469a4633 │ │ │ │ bicle r2, sl, r0, lsl #24 │ │ │ │ ldrble r0, [sl], #-1995 @ 0xfffff835 │ │ │ │ svccc 0x00fff1b8 │ │ │ │ @ instruction: 0xf8dbd077 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ tstls r1, r0, asr #12 │ │ │ │ ldrtmi r4, [r9], -sl, lsr #8 │ │ │ │ ldrbmi r9, [r2], -r0, lsl #4 │ │ │ │ - @ instruction: 0xf9b4f238 │ │ │ │ + blx 0xdb5230 │ │ │ │ sbcsle r4, r1, r0, asr r5 │ │ │ │ ldrbtcc pc, [pc], pc, asr #32 @ │ │ │ │ vmax.s q2, , q0 │ │ │ │ - @ instruction: 0xf0a5ff07 │ │ │ │ - ldrtmi pc, [r0], -r9, lsr #16 @ │ │ │ │ + @ instruction: 0xf0a5ff87 │ │ │ │ + ldrtmi pc, [r0], -r9, lsr #17 @ │ │ │ │ tstcs r0, r7 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - @ instruction: 0xf83ef0a5 │ │ │ │ + @ instruction: 0xf8bef0a5 │ │ │ │ mulls r4, r8, r9 │ │ │ │ - @ instruction: 0xf802f0a5 │ │ │ │ + @ instruction: 0xf882f0a5 │ │ │ │ ldrbmi r9, [r2], -r4, lsl #16 │ │ │ │ strmi r9, [r3], -r1 │ │ │ │ andge pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xf0f69802 │ │ │ │ - smlawblt r0, fp, sl, pc @ │ │ │ │ + msrlt LR_irq, fp │ │ │ │ @ instruction: 0xf0a59004 │ │ │ │ - stmdals r4, {r0, r1, r3, fp, ip, sp, lr, pc} │ │ │ │ + stmdals r4, {r0, r1, r3, r7, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf0a5e7b9 │ │ │ │ - @ instruction: 0xf04ff807 │ │ │ │ + @ instruction: 0xf04ff887 │ │ │ │ @ instruction: 0xf1b836ff │ │ │ │ ldrshle r3, [r3, #255] @ 0xff │ │ │ │ - @ instruction: 0xf800f0a5 │ │ │ │ + @ instruction: 0xf880f0a5 │ │ │ │ andlt r4, r7, r0, lsr r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ stmdals r3, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ @ instruction: 0xf8d26e02 │ │ │ │ @@ -106963,23 +106963,23 @@ │ │ │ │ @ instruction: 0x4629b1ba │ │ │ │ @ instruction: 0xf8db4790 │ │ │ │ ldrbmi r1, [r2], -r0 │ │ │ │ ldrtmi r4, [r8], -r1, lsl #8 │ │ │ │ bl 0xfef36864 │ │ │ │ stmdals r5, {r1, r2, r4, r5, r6, r8, r9, sl, sp, lr, pc} │ │ │ │ vrhadd.s d2, d11, d1 │ │ │ │ - pkhtbmi pc, r0, fp, asr #26 @ │ │ │ │ + pkhtbmi pc, r0, fp, asr #27 @ │ │ │ │ svccc 0x00fff1b0 │ │ │ │ svcge 0x005bf47f │ │ │ │ ldrbtcc pc, [pc], pc, asr #32 @ │ │ │ │ @ instruction: 0x4628e79d │ │ │ │ @ instruction: 0x4628e7d9 │ │ │ │ stmdals r5, {r0, r1, r2, r5, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ vmax.s d4, d11, d17 │ │ │ │ - strmi pc, [r0], fp, asr #26 │ │ │ │ + strmi pc, [r0], fp, asr #27 │ │ │ │ svccc 0x00fff1b0 │ │ │ │ svcge 0x007ff47f │ │ │ │ svclt 0x0000e7ee │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebcfc48 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5a00ff0 │ │ │ │ @@ -107160,15 +107160,15 @@ │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r6, r8, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0xff54f240 │ │ │ │ + @ instruction: 0xffd4f240 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebcff34 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r7, r0, ror #31 │ │ │ │ ldrdgt pc, [r4], #-143 @ 0xffffff71 │ │ │ │ smlatbpl r8, r1, r5, pc @ │ │ │ │ @@ -107183,15 +107183,15 @@ │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r7, r8, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0xff26f240 │ │ │ │ + @ instruction: 0xffa6f240 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ @ instruction: 0xf5a0b410 │ │ │ │ stcls 0, cr5, [r3], {8} │ │ │ │ ldrmi r9, [r1], -r2, lsl #22 │ │ │ │ @ instruction: 0xf89d3810 │ │ │ │ strls r2, [r1], #-4 │ │ │ │ @ instruction: 0xf7fdbc10 │ │ │ │ @@ -107326,15 +107326,15 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 56) │ │ │ │ tstcs r0, r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmla.f32 d27, d0, d0 │ │ │ │ - svclt 0x0000fe09 │ │ │ │ + svclt 0x0000fe89 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ @ instruction: 0xf7fd3810 │ │ │ │ svclt 0x0000bbb5 │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ @ instruction: 0xf7fd3810 │ │ │ │ svclt 0x0000bbdd │ │ │ │ @@ -107601,15 +107601,15 @@ │ │ │ │ ldmib sp, {r0, r1, r2, r3}^ │ │ │ │ stm sp, {r3, r8} │ │ │ │ @ instruction: 0xf5ab0003 │ │ │ │ stmdbls r5, {r3, ip, lr} │ │ │ │ movwcs lr, #2526 @ 0x9de │ │ │ │ @ instruction: 0xf7fd3810 │ │ │ │ @ instruction: 0xe7d4fa75 │ │ │ │ - blx 0xff935d0e │ │ │ │ + stc2l 2, cr15, [r2], #-256 @ 0xffffff00 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebd0618 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #5649 @ 0x1611 │ │ │ │ @@ -113630,20 +113630,20 @@ │ │ │ │ svc 0x00000000 │ │ │ │ cmn r0, #4096 @ 0x1000 │ │ │ │ rsbhi r0, r0, #0 │ │ │ │ bhi 0x7f234 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ mov r0, #512 @ 0x200 │ │ │ │ pop {r4, r5, r6, r7, r8, lr} │ │ │ │ - b 0x2ed4c0 │ │ │ │ + b 0x2ed5c0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebd6448 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff8 │ │ │ │ - @ instruction: 0xf914f1fd │ │ │ │ + @ instruction: 0xf994f1fd │ │ │ │ @ instruction: 0xf04f4603 │ │ │ │ ldrshvs r3, [ip], -pc @ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ andpl pc, r0, r0, lsl #10 │ │ │ │ @@ -113711,68 +113711,68 @@ │ │ │ │ ldrtcc pc, [r8], #-2240 @ 0xfffff740 @ │ │ │ │ cmpeq fp, #311296 @ 0x4c000 │ │ │ │ cdpcc 8, 12, cr15, cr0, cr0, {6} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ - addspl pc, r0, r4, asr #4 │ │ │ │ + adcvs pc, r0, r4, asr #4 │ │ │ │ eorseq pc, r4, r0, asr #5 │ │ │ │ - stclt 0, cr15, [sl, #-784]! @ 0xfffffcf0 │ │ │ │ + stclt 0, cr15, [sl, #784]! @ 0x310 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ vhadd.s8 d27, d20, d2 │ │ │ │ - vshl.s64 d21, d0, #0 │ │ │ │ + vabal.s8 q11, d16, d16 │ │ │ │ tstcs fp, #52, 10 @ 0xd000000 │ │ │ │ eorseq pc, r4, #1073741825 @ 0x40000001 │ │ │ │ - cmppne r4, r1, asr #12 @ p-variant is OBSOLETE │ │ │ │ + cmppcs r4, r1, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ @ instruction: 0xf6419200 │ │ │ │ - vsubl.s8 , d0, d28 │ │ │ │ + vmvn.i32 d18, #3072 @ 0x00000c00 │ │ │ │ strmi r0, [r0], pc, lsr #4 │ │ │ │ - @ instruction: 0xff92f0c4 │ │ │ │ + @ instruction: 0xf812f0c5 │ │ │ │ movteq pc, #16645 @ 0x4105 @ │ │ │ │ - andvs pc, r8, #-805306364 @ 0xd0000004 │ │ │ │ + andsvc pc, r8, #-805306364 @ 0xd0000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ @ instruction: 0xf6419300 │ │ │ │ - vmla.f d17, d0, d0[2] │ │ │ │ + vorr.i32 q9, #8 @ 0x00000008 │ │ │ │ movtcs r0, #8495 @ 0x212f │ │ │ │ - @ instruction: 0xf0c44606 │ │ │ │ - @ instruction: 0xf105ff83 │ │ │ │ + @ instruction: 0xf0c54606 │ │ │ │ + @ instruction: 0xf105f803 │ │ │ │ @ instruction: 0x46040350 │ │ │ │ strbmi r9, [r0], -r0, lsl #6 │ │ │ │ vcgt.s8 q9, , │ │ │ │ - vsubl.s8 q11, d0, d16 │ │ │ │ + vmvn.i32 d23, #0 @ 0x00000000 │ │ │ │ vhsub.s8 d16, d12, d30 │ │ │ │ - vaddw.s8 q8, q0, d28 │ │ │ │ + vbic.i32 d17, #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf0c40133 │ │ │ │ - @ instruction: 0xf105ff73 │ │ │ │ + @ instruction: 0xf105fff3 │ │ │ │ strmi r0, [r7], -r0, ror #6 │ │ │ │ strbmi r9, [r0], -r0, lsl #6 │ │ │ │ vcge.s8 d18, d13, d5 │ │ │ │ - vmvn.i32 d22, #3072 @ 0x00000c00 │ │ │ │ + vmlal.s , d0, d0[3] │ │ │ │ vhsub.s8 d16, d13, d30 │ │ │ │ - vorr.i32 q11, #8 @ 0x00000008 │ │ │ │ + vmla.f d23, d0, d0[6] │ │ │ │ @ instruction: 0xf0c4012e │ │ │ │ - @ instruction: 0xf106ff63 │ │ │ │ + @ instruction: 0xf106ffe3 │ │ │ │ strmi r0, [r0], r0, asr #5 │ │ │ │ mvnspl pc, r1, asr #4 │ │ │ │ smlabteq r8, r0, r2, pc @ │ │ │ │ @ instruction: 0xf0c14638 │ │ │ │ - ldrtmi pc, [r8], -r9, ror #23 @ │ │ │ │ + ldrtmi pc, [r8], -r9, ror #24 @ │ │ │ │ cmnpeq r8, r5, lsl #2 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf0c02206 │ │ │ │ - movwcs pc, #2735 @ 0xaaf @ │ │ │ │ + movwcs pc, #2863 @ 0xb2f @ │ │ │ │ @ instruction: 0x36c44619 │ │ │ │ strls r4, [r0], -r0, asr #12 │ │ │ │ eorseq pc, r9, #64, 4 │ │ │ │ andeq pc, r8, #192, 4 │ │ │ │ - ldc2 0, cr15, [ip], #-776 @ 0xfffffcf8 │ │ │ │ + ldc2 0, cr15, [ip], #776 @ 0x308 │ │ │ │ strbvc pc, [ip, #1285] @ 0x505 @ │ │ │ │ vrhadd.s8 d18, d15, d1 │ │ │ │ vrshr.s64 q10, , #64 │ │ │ │ vhsub.s8 d16, d0, d7 │ │ │ │ vsubw.s8 , q0, d25 │ │ │ │ strbvs r0, [r2, #776]! @ 0x308 │ │ │ │ @ instruction: 0xf64f66e3 │ │ │ │ @@ -113801,33 +113801,33 @@ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebd66e0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ andcs r0, r1, #240, 30 @ 0x3c0 │ │ │ │ - @ instruction: 0x61a8f24c │ │ │ │ + @ instruction: 0x71b8f24c │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - @ instruction: 0xff9ef1c7 │ │ │ │ + @ instruction: 0xf81ef1c8 │ │ │ │ strmi r6, [r4], -r5, lsl #16 │ │ │ │ - cmppne ip, r1, asr #12 @ p-variant is OBSOLETE │ │ │ │ + cmppcs ip, r1, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ vmax.s32 d4, d9, d24 │ │ │ │ - vpmin.s8 d31, d12, d23 │ │ │ │ - vaddw.s8 , q0, d28 │ │ │ │ + @ instruction: 0xf64cfab7 │ │ │ │ + vbic.i32 d16, #12 @ 0x0000000c │ │ │ │ stmdacs r0, {r4, r5, r8} │ │ │ │ qadd16mi fp, r9, r8 │ │ │ │ - subsne pc, r0, r1, asr #12 │ │ │ │ + rsbcs pc, r0, r1, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - @ instruction: 0xf868f1c7 │ │ │ │ - @ instruction: 0xf0c44606 │ │ │ │ - strmi pc, [r5], -sp, lsl #31 │ │ │ │ + @ instruction: 0xf8e8f1c7 │ │ │ │ + @ instruction: 0xf0c54606 │ │ │ │ + strmi pc, [r5], -sp, lsl #16 │ │ │ │ @ instruction: 0xf1c84620 │ │ │ │ - ldrtmi pc, [r0], -r5, asr #17 @ │ │ │ │ - @ instruction: 0xf81ef1c0 │ │ │ │ + ldrtmi pc, [r0], -r5, asr #18 @ │ │ │ │ + @ instruction: 0xf89ef1c0 │ │ │ │ tstcs r0, r8, lsr #12 │ │ │ │ @ instruction: 0xf04f2200 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebd674c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @@ -113848,21 +113848,21 @@ │ │ │ │ ldrtmi r4, [r8], -sp, lsl #12 │ │ │ │ @ instruction: 0xf7ff4621 │ │ │ │ stmdals r0, {r0, r2, r4, r5, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf0084621 │ │ │ │ addmi pc, sp, #2928 @ 0xb70 │ │ │ │ addmi fp, r6, #8, 30 │ │ │ │ @ instruction: 0xf641d0de │ │ │ │ - vorr.i32 , #12 @ 0x0000000c │ │ │ │ + vmla.f d18, d0, d0[7] │ │ │ │ @ instruction: 0xf641012f │ │ │ │ - vmvn.i32 , #0 @ 0x00000000 │ │ │ │ + vaddl.s8 q9, d16, d0 │ │ │ │ blmi 0xff670 │ │ │ │ vhsub.s8 q1, , q8 │ │ │ │ - svclt 0x0000fb4d │ │ │ │ - eorseq r4, r4, r4, ror #14 │ │ │ │ + svclt 0x0000fbcd │ │ │ │ + eorseq r4, r4, r4, ror r8 │ │ │ │ @ instruction: 0xf413694b │ │ │ │ mrsle r3, ELR_hyp │ │ │ │ andpl pc, r0, r0, lsl #10 │ │ │ │ @ instruction: 0xf890680a │ │ │ │ teqlt r1, ip, asr r3 │ │ │ │ bicscs lr, r4, #192, 18 @ 0x300000 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ @@ -113873,173 +113873,173 @@ │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebd67f8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ @ instruction: 0x460d4c15 │ │ │ │ @ instruction: 0xf641231b │ │ │ │ - vsubl.s8 , d0, d28 │ │ │ │ + vmvn.i32 d18, #3072 @ 0x00000c00 │ │ │ │ strls r0, [r0], #-559 @ 0xfffffdd1 │ │ │ │ - cmppne r4, r1, asr #12 @ p-variant is OBSOLETE │ │ │ │ + cmppcs r4, r1, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ @ instruction: 0xf0c43410 │ │ │ │ - strmi pc, [r6], -r5, ror #28 │ │ │ │ + strmi pc, [r6], -r5, ror #29 │ │ │ │ strls r2, [r0], #-834 @ 0xfffffcbe │ │ │ │ - andvs pc, r8, #-805306364 @ 0xd0000004 │ │ │ │ + andsvc pc, r8, #-805306364 @ 0xd0000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - cmppne r8, r1, asr #12 @ p-variant is OBSOLETE │ │ │ │ + cmppcs r8, r1, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - cdp2 0, 5, cr15, cr8, cr4, {6} │ │ │ │ + cdp2 0, 13, cr15, cr8, cr4, {6} │ │ │ │ adcspl pc, ip, r6, asr #17 │ │ │ │ tstlt fp, fp, ror #16 │ │ │ │ addscc pc, ip, r0, asr #17 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - eorseq r4, r4, r4, asr #11 │ │ │ │ + ldrsbteq r4, [r4], -r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebd6864 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ tstcs fp, #12, 20 @ 0xc000 │ │ │ │ - cmppne r4, r1, asr #12 @ p-variant is OBSOLETE │ │ │ │ + cmppcs r4, r1, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ @ instruction: 0xf6419200 │ │ │ │ - vsubl.s8 , d0, d28 │ │ │ │ + vmvn.i32 d18, #3072 @ 0x00000c00 │ │ │ │ @ instruction: 0xf0c4022f │ │ │ │ - @ instruction: 0xf500fda1 │ │ │ │ + @ instruction: 0xf500fe21 │ │ │ │ @ instruction: 0xf89030a8 │ │ │ │ andlt r0, r3, r2, lsl #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r0, #-0] │ │ │ │ - eorseq r4, r4, r8, ror r7 │ │ │ │ + eorseq r4, r4, r8, lsl #17 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebd68ac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ tstcs fp, #57344 @ 0xe000 │ │ │ │ - cmppne r4, r1, asr #12 @ p-variant is OBSOLETE │ │ │ │ + cmppcs r4, r1, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ @ instruction: 0xf6419200 │ │ │ │ - vsubl.s8 , d0, d28 │ │ │ │ + vmvn.i32 d18, #3072 @ 0x00000c00 │ │ │ │ @ instruction: 0xf0c4022f │ │ │ │ - @ instruction: 0xf500fd7d │ │ │ │ + @ instruction: 0xf500fdfd │ │ │ │ sbccc r3, r0, sl, lsr #1 │ │ │ │ stceq 8, cr15, [r8], {80} @ 0x50 │ │ │ │ sbcvs pc, r0, r0, asr #7 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd00 │ │ │ │ - eorseq r4, r4, r8, ror r7 │ │ │ │ + eorseq r4, r4, r8, lsl #17 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebd68fc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ tstcs fp, #77824 @ 0x13000 │ │ │ │ - cmppne r4, r1, asr #12 @ p-variant is OBSOLETE │ │ │ │ + cmppcs r4, r1, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ @ instruction: 0xf6419200 │ │ │ │ - vsubl.s8 , d0, d28 │ │ │ │ + vmvn.i32 d18, #3072 @ 0x00000c00 │ │ │ │ @ instruction: 0xf0c4022f │ │ │ │ - @ instruction: 0xf500fd55 │ │ │ │ + @ instruction: 0xf500fdd5 │ │ │ │ @ instruction: 0xf8905000 │ │ │ │ cmplt r3, ip, asr r3 │ │ │ │ cmppeq r0, #208, 16 @ p-variant is OBSOLETE @ 0xd00000 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf8d0bd00 │ │ │ │ andlt r0, r3, ip, asr #4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r0, #-0] │ │ │ │ - eorseq r4, r4, r8, ror r7 │ │ │ │ + eorseq r4, r4, r8, lsl #17 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebd6960 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ tstcs fp, #106496 @ 0x1a000 │ │ │ │ - cmppne r4, r1, asr #12 @ p-variant is OBSOLETE │ │ │ │ + cmppcs r4, r1, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ @ instruction: 0xf6419200 │ │ │ │ - vsubl.s8 , d0, d28 │ │ │ │ + vmvn.i32 d18, #3072 @ 0x00000c00 │ │ │ │ @ instruction: 0xf0c4022f │ │ │ │ - @ instruction: 0xf500fd23 │ │ │ │ + @ instruction: 0xf500fda3 │ │ │ │ @ instruction: 0xf8d030aa │ │ │ │ ldrheq r3, [sl, -r8] │ │ │ │ @ instruction: 0xf413d414 │ │ │ │ @ instruction: 0xf6417f00 │ │ │ │ - vrsra.s64 d17, d16, #64 │ │ │ │ + vqdmlal.s q9, d16, d0[0] │ │ │ │ @ instruction: 0xf641032f │ │ │ │ - vshr.s64 d17, d12, #64 │ │ │ │ + vaddl.s8 q9, d16, d28 │ │ │ │ svclt 0x0008002f │ │ │ │ andlt r4, r3, r8, lsl r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r0, #-0] │ │ │ │ - addne pc, r8, r1, asr #12 │ │ │ │ + addscs pc, r8, r1, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd00 │ │ │ │ - eorseq r4, r4, r8, ror r7 │ │ │ │ + eorseq r4, r4, r8, lsl #17 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebd69e0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ tstcs fp, #106496 @ 0x1a000 │ │ │ │ - cmppne r4, r1, asr #12 @ p-variant is OBSOLETE │ │ │ │ + cmppcs r4, r1, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ @ instruction: 0xf6419200 │ │ │ │ - vsubl.s8 , d0, d28 │ │ │ │ + vmvn.i32 d18, #3072 @ 0x00000c00 │ │ │ │ @ instruction: 0xf0c4022f │ │ │ │ - @ instruction: 0xf500fce3 │ │ │ │ + @ instruction: 0xf500fd63 │ │ │ │ @ instruction: 0xf8d030aa │ │ │ │ ldrheq r3, [sl, -r8] │ │ │ │ @ instruction: 0xf013d414 │ │ │ │ @ instruction: 0xf6410f04 │ │ │ │ - vrsra.s64 , q0, #64 │ │ │ │ + vqdmlal.s q9, d16, d0[4] │ │ │ │ @ instruction: 0xf641032f │ │ │ │ - vmla.i d17, d16, d0[2] │ │ │ │ + vshr.s64 q9, q4, #64 │ │ │ │ svclt 0x0008002f │ │ │ │ andlt r4, r3, r8, lsl r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r0, #-0] │ │ │ │ - sbcne pc, r0, r1, asr #12 │ │ │ │ + sbcscs pc, r0, r1, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd00 │ │ │ │ - eorseq r4, r4, r8, ror r7 │ │ │ │ + eorseq r4, r4, r8, lsl #17 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebd6a60 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ tstcs fp, #110592 @ 0x1b000 │ │ │ │ @ instruction: 0xf641460c │ │ │ │ - vmla.f d17, d0, d0[1] │ │ │ │ + vorr.i32 q9, #4 @ 0x00000004 │ │ │ │ andls r0, r0, #-1073741813 @ 0xc000000b │ │ │ │ - eorne pc, ip, #68157440 @ 0x4100000 │ │ │ │ + eorscs pc, ip, #68157440 @ 0x4100000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - stc2 0, cr15, [r2], #784 @ 0x310 │ │ │ │ + stc2 0, cr15, [r2, #-784]! @ 0xfffffcf0 │ │ │ │ andpl pc, r0, r0, lsl #10 │ │ │ │ cmppcc ip, #144, 16 @ p-variant is OBSOLETE @ 0x900000 │ │ │ │ andcs fp, r0, #-1073741790 @ 0xc0000022 │ │ │ │ cmppmi r0, #192, 16 @ p-variant is OBSOLETE @ 0xc00000 │ │ │ │ @ instruction: 0xf8c04613 │ │ │ │ @ instruction: 0xf8802354 │ │ │ │ andlt r3, r2, sp, asr r3 │ │ │ │ @@ -114053,97 +114053,97 @@ │ │ │ │ @ instruction: 0xf8c0335d │ │ │ │ andlt r4, r2, ip, asr #4 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ - eorseq r4, r4, r8, ror r7 │ │ │ │ + eorseq r4, r4, r8, lsl #17 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebd6ae4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ tstcs fp, #77824 @ 0x13000 │ │ │ │ @ instruction: 0xf641460c │ │ │ │ - vmla.f d17, d0, d0[1] │ │ │ │ + vorr.i32 q9, #4 @ 0x00000004 │ │ │ │ andls r0, r0, #-1073741813 @ 0xc000000b │ │ │ │ - eorne pc, ip, #68157440 @ 0x4100000 │ │ │ │ + eorscs pc, ip, #68157440 @ 0x4100000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - stc2l 0, cr15, [r0], #-784 @ 0xfffffcf0 │ │ │ │ + stc2l 0, cr15, [r0], #784 @ 0x310 │ │ │ │ @ instruction: 0x33aaf500 │ │ │ │ eorne lr, lr, #3457024 @ 0x34c000 │ │ │ │ @ instruction: 0xf042b18c │ │ │ │ @ instruction: 0xf5000202 │ │ │ │ stmib r3, {r3, r5, r7, ip, sp}^ │ │ │ │ @ instruction: 0xf880122e │ │ │ │ andlt r4, r2, r2, lsl #12 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf022bd10 │ │ │ │ strb r0, [ip, r2, lsl #4]! │ │ │ │ - eorseq r4, r4, r8, ror r7 │ │ │ │ + eorseq r4, r4, r8, lsl #17 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebd6b48 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ @ instruction: 0x460d4c1d │ │ │ │ @ instruction: 0xf6414616 │ │ │ │ - vmla.f d17, d0, d0[1] │ │ │ │ + vorr.i32 q9, #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf641012f │ │ │ │ - vsubl.s8 , d0, d28 │ │ │ │ + vmvn.i32 d18, #3072 @ 0x00000c00 │ │ │ │ tstcs fp, #-268435454 @ 0xf0000002 │ │ │ │ @ instruction: 0xf0c49400 │ │ │ │ - orrlt pc, sp, sp, lsr #24 │ │ │ │ + orrlt pc, sp, sp, lsr #25 │ │ │ │ adccc pc, sl, r0, lsl #10 │ │ │ │ ldrsbtcc pc, [r8], r0 @ │ │ │ │ movwvs pc, #67 @ 0x43 @ │ │ │ │ adcscc pc, r8, r0, asr #17 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ movweq pc, #33028 @ 0x8104 @ │ │ │ │ @ instruction: 0xf6414630 │ │ │ │ - vrshr.s64 , q2, #64 │ │ │ │ + vmlal.s q9, d16, d0[5] │ │ │ │ @ instruction: 0xf641022f │ │ │ │ - vorr.i32 , #12 @ 0x0000000c │ │ │ │ + vmla.f d18, d0, d0[7] │ │ │ │ andls r0, r0, #-1073741813 @ 0xc000000b │ │ │ │ eorsvs pc, sp, #64, 4 │ │ │ │ - blx 0x33bd4a │ │ │ │ + blx 0xfe33bd4a │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - eorseq r4, r4, r8, ror r7 │ │ │ │ + eorseq r4, r4, r8, lsl #17 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebd6bd4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ tstcs fp, #139264 @ 0x22000 │ │ │ │ - cmppne r4, r1, asr #12 @ p-variant is OBSOLETE │ │ │ │ + cmppcs r4, r1, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ @ instruction: 0xf6419200 │ │ │ │ - vsubl.s8 , d0, d28 │ │ │ │ + vmvn.i32 d18, #3072 @ 0x00000c00 │ │ │ │ @ instruction: 0xf0c4022f │ │ │ │ - andcs pc, r0, #238592 @ 0x3a400 │ │ │ │ + andcs pc, r0, #26880 @ 0x6900 │ │ │ │ vmax.s8 d20, d15, d4 │ │ │ │ - vqdmlal.s , d0, d1[7] │ │ │ │ + vqdmlal.s q11, d0, d1[7] │ │ │ │ @ instruction: 0xf6450323 │ │ │ │ - vorr.i32 d20, #5 @ 0x00000005 │ │ │ │ + vorr.i32 d21, #5 @ 0x00000005 │ │ │ │ vrhadd.s8 d16, d4, d19 │ │ │ │ - vmla.i d16, d16, d1[2] │ │ │ │ + vmla.i d17, d16, d1[2] │ │ │ │ @ instruction: 0xf1b40023 │ │ │ │ - @ instruction: 0xf504ff0d │ │ │ │ + @ instruction: 0xf504ff8d │ │ │ │ @ instruction: 0xf50433a8 │ │ │ │ strcs r3, [r0], #-684 @ 0xfffffd54 │ │ │ │ - msrcs R12_fiq, r1 │ │ │ │ + teqpcc ip, r1, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ streq pc, [r0, #-2243]! @ 0xfffff73d │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ strtmi lr, [r9], #-2498 @ 0xfffff63e │ │ │ │ adcne pc, r5, #-536870908 @ 0xe0000004 │ │ │ │ addscs pc, r6, #192, 4 │ │ │ │ ldrbne pc, [r4, #2243]! @ 0x8c3 @ │ │ │ │ @@ -114153,75 +114153,75 @@ │ │ │ │ andne pc, r1, #79 @ 0x4f │ │ │ │ ldrbcs pc, [r8, #2243]! @ 0x8c3 @ │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - eorseq r4, r4, r8, ror r7 │ │ │ │ + eorseq r4, r4, r8, lsl #17 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebd6c74 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ tstcs fp, #176128 @ 0x2b000 │ │ │ │ - cmppne r4, r1, asr #12 @ p-variant is OBSOLETE │ │ │ │ + cmppcs r4, r1, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ @ instruction: 0xf6419200 │ │ │ │ - vsubl.s8 , d0, d28 │ │ │ │ + vmvn.i32 d18, #3072 @ 0x00000c00 │ │ │ │ @ instruction: 0xf0c4022f │ │ │ │ - @ instruction: 0xf500fb99 │ │ │ │ + @ instruction: 0xf500fc19 │ │ │ │ @ instruction: 0xf8d636a8 │ │ │ │ @ instruction: 0xf1b50520 │ │ │ │ - @ instruction: 0xf8d6fd55 │ │ │ │ + @ instruction: 0xf8d6fdd5 │ │ │ │ biclt r0, r0, r4, lsr #17 │ │ │ │ movwmi lr, #10704 @ 0x29d0 │ │ │ │ cmnlt r4, r0, lsl #10 │ │ │ │ stmvs r2, {r0, r1, r5, r6, r7, sp, lr} │ │ │ │ stmib r0, {r1, r3, r4, sp, lr}^ │ │ │ │ @ instruction: 0xf1bf5502 │ │ │ │ - @ instruction: 0x4620fd59 │ │ │ │ + @ instruction: 0x4620fdd9 │ │ │ │ movwcs lr, #10708 @ 0x29d4 │ │ │ │ @ instruction: 0x4614b112 │ │ │ │ @ instruction: 0x4604e7f2 │ │ │ │ strtmi r2, [r0], -r0, lsl #4 │ │ │ │ stmib r4, {r1, r3, r4, sp, lr}^ │ │ │ │ @ instruction: 0xf1bf2202 │ │ │ │ - @ instruction: 0xf8d6fd4b │ │ │ │ + @ instruction: 0xf8d6fdcb │ │ │ │ bicslt r0, r8, r8, lsr #17 │ │ │ │ movwmi lr, #10704 @ 0x29d0 │ │ │ │ cmnlt r4, r0, lsl #10 │ │ │ │ stmvs r2, {r0, r1, r5, r6, r7, sp, lr} │ │ │ │ stmib r0, {r1, r3, r4, sp, lr}^ │ │ │ │ @ instruction: 0xf1bf5502 │ │ │ │ - @ instruction: 0x4620fd3d │ │ │ │ + @ instruction: 0x4620fdbd │ │ │ │ movwcs lr, #10708 @ 0x29d4 │ │ │ │ @ instruction: 0x4614b112 │ │ │ │ @ instruction: 0x4604e7f2 │ │ │ │ strtmi r2, [r0], -r0, lsl #4 │ │ │ │ stmib r4, {r1, r3, r4, sp, lr}^ │ │ │ │ andlt r2, r2, r2, lsl #4 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ - stclt 1, cr15, [ip, #-764]! @ 0xfffffd04 │ │ │ │ + stclt 1, cr15, [ip, #764]! @ 0x2fc │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - eorseq r4, r4, r8, ror r7 │ │ │ │ + eorseq r4, r4, r8, lsl #17 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebd6d38 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ tstcs fp, #44, 20 @ 0x2c000 │ │ │ │ @ instruction: 0xf641460c │ │ │ │ - vmla.f d17, d0, d0[1] │ │ │ │ + vorr.i32 q9, #4 @ 0x00000004 │ │ │ │ andls r0, r0, #-1073741813 @ 0xc000000b │ │ │ │ - eorne pc, ip, #68157440 @ 0x4100000 │ │ │ │ + eorscs pc, ip, #68157440 @ 0x4100000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - blx 0xe3be6e │ │ │ │ + blx 0xfee3be6e │ │ │ │ tstppl r0, r0, lsl #10 @ p-variant is OBSOLETE │ │ │ │ tstppl r3, #0, 10 @ p-variant is OBSOLETE │ │ │ │ cmppcs ip, #9502720 @ p-variant is OBSOLETE @ 0x910000 │ │ │ │ @ instruction: 0xf003681b │ │ │ │ biclt r0, r2, r0, lsl #7 │ │ │ │ tstcs r1, r4, lsl #4 │ │ │ │ addcs pc, ip, r4, asr #17 │ │ │ │ @@ -114252,38 +114252,38 @@ │ │ │ │ tstcs r0, r0, lsl #2 │ │ │ │ @ instruction: 0xf8c4430a │ │ │ │ andcs r2, r1, #136 @ 0x88 │ │ │ │ blcs 0x98270 │ │ │ │ @ instruction: 0xf793d0cd │ │ │ │ asrvs pc, r9, #29 @ │ │ │ │ svclt 0x0000e7c9 │ │ │ │ - eorseq r4, r4, r8, ror r7 │ │ │ │ + eorseq r4, r4, r8, lsl #17 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ stcmi 0, cr11, [r6], #520 @ 0x208 │ │ │ │ @ instruction: 0xf0c44606 │ │ │ │ - tstpcs fp, #2816 @ p-variant is OBSOLETE @ 0xb00 │ │ │ │ - eorne pc, ip, #68157440 @ 0x4100000 │ │ │ │ + tstpcs fp, #35584 @ p-variant is OBSOLETE @ 0x8b00 │ │ │ │ + eorscs pc, ip, #68157440 @ 0x4100000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ @ instruction: 0xf6419400 │ │ │ │ - vmla.f d17, d0, d0[1] │ │ │ │ + vorr.i32 q9, #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf0c4012f │ │ │ │ - @ instruction: 0x4603fb5f │ │ │ │ + @ instruction: 0x4603fbdf │ │ │ │ stccc 6, cr4, [r0], #-192 @ 0xffffff40 │ │ │ │ ldrsbtcc pc, [ip], r3 @ │ │ │ │ @ instruction: 0x4798689b │ │ │ │ strls r2, [r0], #-795 @ 0xfffffce5 │ │ │ │ @ instruction: 0xf6414630 │ │ │ │ - vsubl.s8 , d0, d28 │ │ │ │ + vmvn.i32 d18, #3072 @ 0x00000c00 │ │ │ │ @ instruction: 0xf641022f │ │ │ │ - vmla.f d17, d0, d0[1] │ │ │ │ + vorr.i32 q9, #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf0c4012f │ │ │ │ - @ instruction: 0xf500fabb │ │ │ │ + @ instruction: 0xf500fb3b │ │ │ │ ldmib r4, {r1, r3, r5, r7, sl, ip, sp}^ │ │ │ │ ldreq r3, [pc, #558] @ 0x7fe8a │ │ │ │ addhi pc, lr, r0, asr #2 │ │ │ │ orreq pc, r0, r3, asr #32 │ │ │ │ svclt 0x0055015d │ │ │ │ @ instruction: 0xf043460b │ │ │ │ @ instruction: 0xf8c403a0 │ │ │ │ @@ -114323,41 +114323,41 @@ │ │ │ │ @ instruction: 0x46902296 │ │ │ │ ldmdavc r2, {r0, r1, r3, r5, r6, r8, r9, sl, fp, lr} │ │ │ │ @ instruction: 0xf64fb92a │ │ │ │ vmvn.i32 d23, #2048 @ 0x00000800 │ │ │ │ ldmdavc r2, {r1, r2, r4, r7, r9, sp} │ │ │ │ movtcs fp, #53650 @ 0xd192 │ │ │ │ smladxls r0, r0, r6, r4 │ │ │ │ - eorvs pc, r0, #-805306364 @ 0xd0000004 │ │ │ │ + eorsvc pc, r0, #-805306364 @ 0xd0000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - msreq R12_fiq, ip │ │ │ │ + teqpne ip, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ teqpeq r3, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ - blx 0x153c034 │ │ │ │ + blx 0xff53c034 │ │ │ │ tstpeq ip, r7, lsl #2 @ p-variant is OBSOLETE │ │ │ │ - stc2l 0, cr15, [r4, #764]! @ 0x2fc │ │ │ │ + mcr2 0, 3, pc, cr4, cr15, {5} @ │ │ │ │ @ instruction: 0x3660f8d5 │ │ │ │ svceq 0x000ef013 │ │ │ │ msrhi CPSR_sxc, r0, asr #32 │ │ │ │ eorcc lr, lr, #212, 18 @ 0x350000 │ │ │ │ @ instruction: 0xf10005d9 │ │ │ │ vst4.32 {d8-d11}, [r3 :64], sl │ │ │ │ @ instruction: 0xf0027300 │ │ │ │ bcs 0xc0550 │ │ │ │ @ instruction: 0xf5b3bf08 │ │ │ │ @ instruction: 0xf0007f00 │ │ │ │ movtcs r8, #53592 @ 0xd158 │ │ │ │ smladxls r0, r0, r6, r4 │ │ │ │ - eorvs pc, r0, #-805306364 @ 0xd0000004 │ │ │ │ + eorsvc pc, r0, #-805306364 @ 0xd0000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - msreq R12_fiq, ip │ │ │ │ + teqpne ip, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ teqpeq r3, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ - blx 0xbbc080 │ │ │ │ + blx 0xfebbc080 │ │ │ │ andlt r4, r2, lr, asr #18 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - ldclt 0, cr15, [ip, #764]! @ 0x2fc │ │ │ │ + mrclt 0, 1, APSR_nzcv, cr12, cr15, {5} │ │ │ │ @ instruction: 0xf57f0159 │ │ │ │ @ instruction: 0xf443af7a │ │ │ │ @ instruction: 0xf8c45300 │ │ │ │ ldrheq r3, [pc, -r8] │ │ │ │ @ instruction: 0xf500d556 │ │ │ │ vrshl.s8 d19, d24, d30 │ │ │ │ vaddl.s8 , d16, d21 │ │ │ │ @@ -114406,61 +114406,61 @@ │ │ │ │ orrscs pc, r6, r0, asr #5 │ │ │ │ strcc pc, [r8, #1280]! @ 0x500 │ │ │ │ stmdbcs r0, {r0, r3, fp, ip, sp, lr} │ │ │ │ @ instruction: 0xf8d5d0b0 │ │ │ │ @ instruction: 0xf0111730 │ │ │ │ svclt 0x00186f60 │ │ │ │ @ instruction: 0xd1a92100 │ │ │ │ - cmppne ip, r1, asr #12 @ p-variant is OBSOLETE │ │ │ │ + msrcs (UNDEF: 108), r1 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - eorscs pc, ip, r1, asr #12 │ │ │ │ + subcc pc, ip, r1, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ vpadd.i8 d20, d0, d0 │ │ │ │ vhsub.s8 d6, d20, d12 │ │ │ │ - movwcs pc, #7919 @ 0x1eef @ │ │ │ │ + movwcs pc, #8047 @ 0x1f6f @ │ │ │ │ @ instruction: 0xf8854630 │ │ │ │ vmax.s8 d19, d13, d5 │ │ │ │ - vsubl.s8 q11, d0, d16 │ │ │ │ + vmvn.i32 d23, #0 @ 0x00000000 │ │ │ │ movtcs r0, #53806 @ 0xd22e │ │ │ │ vabd.s8 d25, d12, d0 │ │ │ │ - vaddw.s8 q8, q0, d28 │ │ │ │ + vbic.i32 d17, #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf0c40133 │ │ │ │ - stmdbmi r7, {r0, r3, r4, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ - stc2 0, cr15, [ip, #-764]! @ 0xfffffd04 │ │ │ │ + stmdbmi r7, {r0, r3, r4, r9, fp, ip, sp, lr, pc} │ │ │ │ + stc2 0, cr15, [ip, #764]! @ 0x2fc │ │ │ │ eorcc lr, lr, #212, 18 @ 0x350000 │ │ │ │ svclt 0x0000e74f │ │ │ │ - mlaseq r4, r8, r7, r4 │ │ │ │ - ldrsbteq r4, [r4], -r4 │ │ │ │ - eorseq r4, r4, r0, lsr #17 │ │ │ │ - eorseq r4, r4, ip, lsr #15 │ │ │ │ - eorseq r4, r4, r0, asr #16 │ │ │ │ + eorseq r4, r4, r8, lsr #17 │ │ │ │ + eorseq r4, r4, r4, ror #17 │ │ │ │ + ldrhteq r4, [r4], -r0 │ │ │ │ + ldrhteq r4, [r4], -ip │ │ │ │ + eorseq r4, r4, r0, asr r9 │ │ │ │ @ instruction: 0xf64f4630 │ │ │ │ vbic.i32 d17, #3328 @ 0x00000d00 │ │ │ │ vcgt.s8 d16, d15, d7 │ │ │ │ vsubl.s8 q11, d16, d17 │ │ │ │ @ instruction: 0xf6410207 │ │ │ │ - vmla.f d17, d16, d0[0] │ │ │ │ + vsra.s64 q9, q0, #64 │ │ │ │ @ instruction: 0xf0c7012f │ │ │ │ - @ instruction: 0x4630fa15 │ │ │ │ - sbccs pc, r4, #68157440 @ 0x4100000 │ │ │ │ + @ instruction: 0x4630fa95 │ │ │ │ + sbcscc pc, r4, #68157440 @ 0x4100000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - bicne pc, r0, r1, asr #12 │ │ │ │ + bicscs pc, r0, r1, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - ldc2l 0, cr15, [r0], #796 @ 0x31c │ │ │ │ + ldc2l 0, cr15, [r0, #-796]! @ 0xfffffce4 │ │ │ │ eorcc lr, lr, #212, 18 @ 0x350000 │ │ │ │ ldrle r0, [r3, #-1943] @ 0xfffff869 │ │ │ │ ldrtmi r2, [r0], -r1, lsl #4 │ │ │ │ strcs pc, [r2], -r5, lsl #17 │ │ │ │ bicseq pc, r9, #82837504 @ 0x4f00000 │ │ │ │ movweq pc, #29376 @ 0x72c0 @ │ │ │ │ subsvs pc, r9, #-268435452 @ 0xf0000004 │ │ │ │ andeq pc, r7, #192, 4 │ │ │ │ - mvnscs pc, r1, asr #12 │ │ │ │ + tstpmi ip, r1, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - @ instruction: 0xf9f4f0c7 │ │ │ │ + blx 0x1dbc234 │ │ │ │ eorcc lr, lr, #212, 18 @ 0x350000 │ │ │ │ @ instruction: 0xf57f0118 │ │ │ │ @ instruction: 0xf8d5aedd │ │ │ │ vst1.32 {d1-d3}, [r1], r0 │ │ │ │ @ instruction: 0xf5b12170 │ │ │ │ eorle r2, r8, r0, ror pc │ │ │ │ @ instruction: 0x11a5f24e │ │ │ │ @@ -114470,21 +114470,21 @@ │ │ │ │ stmdavc r9, {r0, r1, r9, sl} │ │ │ │ @ instruction: 0xf64fb939 │ │ │ │ vbic.i32 d23, #8 @ 0x00000008 │ │ │ │ stmdavc r9, {r1, r2, r4, r7, r8, sp} │ │ │ │ @ instruction: 0xf43f2900 │ │ │ │ movtcs sl, #57075 @ 0xdef3 │ │ │ │ smladxls r0, r0, r6, r4 │ │ │ │ - eorvs pc, r0, #-805306364 @ 0xd0000004 │ │ │ │ + eorsvc pc, r0, #-805306364 @ 0xd0000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - msreq R12_fiq, ip │ │ │ │ + teqpne ip, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ teqpeq r3, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ - @ instruction: 0xf92cf0c4 │ │ │ │ + @ instruction: 0xf9acf0c4 │ │ │ │ tstpeq ip, r7, lsl #2 @ p-variant is OBSOLETE │ │ │ │ - ldc2 0, cr15, [lr], #764 @ 0x2fc │ │ │ │ + ldc2 0, cr15, [lr, #-764]! @ 0xfffffd04 │ │ │ │ eorcc lr, lr, #212, 18 @ 0x350000 │ │ │ │ ldmib r4, {r1, r2, r3, r4, r6, r7, r9, sl, sp, lr, pc}^ │ │ │ │ svcmi 0x002a322e │ │ │ │ @ instruction: 0xf898e6da │ │ │ │ andcs r3, r1, #0 │ │ │ │ strcs pc, [r4], -r5, lsl #17 │ │ │ │ @ instruction: 0xf64fb93b │ │ │ │ @@ -114495,86 +114495,86 @@ │ │ │ │ vst3.32 {d18-d20}, [pc :256], r8 │ │ │ │ vsubw.s8 , q0, d0 │ │ │ │ andsmi r4, r3, r0, lsl #6 │ │ │ │ svcvs 0x0080f1b3 │ │ │ │ mcrge 4, 6, pc, cr0, cr15, {1} @ │ │ │ │ ldrtmi r2, [r0], -sp, asr #6 │ │ │ │ vabd.s8 d25, d13, d0 │ │ │ │ - vsubl.s8 q11, d0, d16 │ │ │ │ + vmvn.i32 d23, #0 @ 0x00000000 │ │ │ │ vhsub.s8 d16, d12, d30 │ │ │ │ - vaddw.s8 q8, q0, d28 │ │ │ │ + vbic.i32 d17, #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf0c40133 │ │ │ │ - ldmdbmi r7, {r0, r1, r3, r4, r5, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ - stc2 0, cr15, [lr], {191} @ 0xbf │ │ │ │ + ldmdbmi r7, {r0, r1, r3, r4, r5, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ + stc2 0, cr15, [lr, #-764] @ 0xfffffd04 │ │ │ │ stmdbcs r0, {r1, r2, r3, r5, r7, r9, sl, sp, lr, pc} │ │ │ │ mcrge 4, 7, pc, cr8, cr15, {3} @ │ │ │ │ @ instruction: 0xf8d5e735 │ │ │ │ svceq 0x001b3738 │ │ │ │ svcge 0x000bf47f │ │ │ │ - cmppne ip, r1, asr #12 @ p-variant is OBSOLETE │ │ │ │ + msrcs (UNDEF: 108), r1 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - addcs pc, r0, r1, asr #12 │ │ │ │ + addscc pc, r0, r1, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf44f4b0d │ │ │ │ vqsub.s8 q3, q10, │ │ │ │ - movtcs pc, #56871 @ 0xde27 @ │ │ │ │ + movtcs pc, #56999 @ 0xdea7 @ │ │ │ │ smladxls r0, r0, r6, r4 │ │ │ │ - eorvs pc, r0, #-805306364 @ 0xd0000004 │ │ │ │ + eorsvc pc, r0, #-805306364 @ 0xd0000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - msreq R12_fiq, ip │ │ │ │ + teqpne ip, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ teqpeq r3, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ - @ instruction: 0xf8d4f0c4 │ │ │ │ + @ instruction: 0xf954f0c4 │ │ │ │ @ instruction: 0xf0bf4905 │ │ │ │ - ldr pc, [r6], r7, ror #24 │ │ │ │ + ldr pc, [r6], r7, ror #25 │ │ │ │ @ instruction: 0xe6d84618 │ │ │ │ - ldrsbteq r4, [r4], -r4 │ │ │ │ - eorseq r4, r4, r0, lsl r8 │ │ │ │ - eorseq r4, r4, ip, lsr #15 │ │ │ │ - eorseq r4, r4, r0, ror r8 │ │ │ │ + eorseq r4, r4, r4, ror #17 │ │ │ │ + eorseq r4, r4, r0, lsr #18 │ │ │ │ + ldrhteq r4, [r4], -ip │ │ │ │ + eorseq r4, r4, r0, lsl #19 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ ldcmi 0, cr11, [sp], #540 @ 0x21c │ │ │ │ pkhbtmi r2, r1, fp, lsl #6 │ │ │ │ @ instruction: 0xf641460e │ │ │ │ - vsubl.s8 , d0, d28 │ │ │ │ + vmvn.i32 d18, #3072 @ 0x00000c00 │ │ │ │ strls r0, [r0], #-559 @ 0xfffffdd1 │ │ │ │ - cmppne r4, r1, asr #12 @ p-variant is OBSOLETE │ │ │ │ + cmppcs r4, r1, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - @ instruction: 0xf8aef0c4 │ │ │ │ + @ instruction: 0xf92ef0c4 │ │ │ │ strbmi r4, [r8], -r7, lsl #12 │ │ │ │ @ instruction: 0xf0c43420 │ │ │ │ - tstpcs fp, #3555328 @ p-variant is OBSOLETE @ 0x364000 │ │ │ │ + tstpcs fp, #364544 @ p-variant is OBSOLETE @ 0x59000 │ │ │ │ @ instruction: 0xf6419400 │ │ │ │ - vsubl.s8 , d0, d28 │ │ │ │ + vmvn.i32 d18, #3072 @ 0x00000c00 │ │ │ │ @ instruction: 0xf641022f │ │ │ │ - vmla.f d17, d0, d0[1] │ │ │ │ + vorr.i32 q9, #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf507012f │ │ │ │ @ instruction: 0xf0c45508 │ │ │ │ - @ instruction: 0xf8d0f92b │ │ │ │ + @ instruction: 0xf8d0f9ab │ │ │ │ ldrcc r3, [r0, #-200] @ 0xffffff38 │ │ │ │ @ instruction: 0x4631b113 │ │ │ │ ldrmi r4, [r8, r8, asr #12] │ │ │ │ strtcc pc, [r8], #1287 @ 0x507 │ │ │ │ strtmi r2, [r8], -r0, lsl #2 │ │ │ │ adccs pc, r4, #805306372 @ 0x30000004 │ │ │ │ andeq pc, r1, #192, 4 │ │ │ │ strtmi pc, [r0], r7, lsl #10 │ │ │ │ - bl 0x163c958 │ │ │ │ + bl 0xff63c958 │ │ │ │ streq pc, [r0, #-2260]! @ 0xfffff72c │ │ │ │ vmin.s8 d20, d15, d26 │ │ │ │ vbic.i32 q9, #9 @ 0x00000009 │ │ │ │ @ instruction: 0xf5070107 │ │ │ │ @ instruction: 0xf1b538aa │ │ │ │ - @ instruction: 0xf8d4fb0b │ │ │ │ + @ instruction: 0xf8d4fb8b │ │ │ │ ldrtmi r0, [sl], -r0, lsr #10 │ │ │ │ cmpppl r1, pc, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlabteq r7, r0, r2, pc @ │ │ │ │ - blx 0x13c7b6 │ │ │ │ + blx 0xfe13c7b6 │ │ │ │ @ instruction: 0x37c4f8d4 │ │ │ │ msrcc SPSR_f, r6, asr #17 │ │ │ │ @ instruction: 0x3660f8d4 │ │ │ │ orrcc pc, r4, r6, asr #17 │ │ │ │ @ instruction: 0xf8d49302 │ │ │ │ @ instruction: 0xf8c63664 │ │ │ │ @ instruction: 0xf8d43180 │ │ │ │ @@ -114693,23 +114693,23 @@ │ │ │ │ vmla.f , q8, d2[6] │ │ │ │ @ instruction: 0xf1b96980 │ │ │ │ @ instruction: 0xf0400f00 │ │ │ │ streq r8, [r3], sp, lsl #2 │ │ │ │ addseq sp, r2, r5, lsl r5 │ │ │ │ @ instruction: 0xf8d44649 │ │ │ │ vshl.s32 q0, q0, q12 │ │ │ │ - @ instruction: 0xf8d4ea46 │ │ │ │ + @ instruction: 0xf8d4eac6 │ │ │ │ strbmi r2, [r9], -ip, lsl #12 │ │ │ │ strbeq pc, [r4], #2260 @ 0x8d4 @ │ │ │ │ vqadd.s32 d0, d24, d2 │ │ │ │ - @ instruction: 0xf8d4ea3e │ │ │ │ + @ instruction: 0xf8d4eabe │ │ │ │ @ instruction: 0xf8d4260c │ │ │ │ strbmi r0, [r9], -r8, asr #9 │ │ │ │ vqadd.s32 d0, d24, d2 │ │ │ │ - @ instruction: 0xf8d4ea36 │ │ │ │ + @ instruction: 0xf8d4eab6 │ │ │ │ bcs 0x89b40 │ │ │ │ rschi pc, r1, r0, asr #32 │ │ │ │ @ instruction: 0xf8c42300 │ │ │ │ @ instruction: 0xf8c434cc │ │ │ │ @ instruction: 0xf8c434d0 │ │ │ │ @ instruction: 0xf8c434ec │ │ │ │ @ instruction: 0xf8c434f0 │ │ │ │ @@ -114720,15 +114720,15 @@ │ │ │ │ @ instruction: 0x2614f8d4 │ │ │ │ @ instruction: 0xf0402a00 │ │ │ │ strh r8, [r9], -fp │ │ │ │ andeq r0, r0, r5 │ │ │ │ andeq r0, r0, r0, lsr #32 │ │ │ │ strdeq pc, [r1], -pc @ │ │ │ │ andeq r0, r0, r0 │ │ │ │ - eorseq r4, r4, r8, ror r7 │ │ │ │ + eorseq r4, r4, r8, lsl #17 │ │ │ │ @ instruction: 0xf8c42300 │ │ │ │ @ instruction: 0xf8c43508 │ │ │ │ @ instruction: 0xf505350c │ │ │ │ vqadd.s8 d21, d0, d30 │ │ │ │ strcs r1, [r1], #-769 @ 0xfffffcff │ │ │ │ subcc pc, r3, #10878976 @ 0xa60000 │ │ │ │ @ instruction: 0xf8863018 │ │ │ │ @@ -114811,83 +114811,83 @@ │ │ │ │ @ instruction: 0x4638fe71 │ │ │ │ stc2 0, cr15, [sl, #16]! │ │ │ │ andlt r4, r7, r8, lsr #12 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ bllt 0x43c4dc │ │ │ │ streq pc, [r0, #-2260] @ 0xfffff72c │ │ │ │ swpcs r0, r2, [r0] @ │ │ │ │ - ldmdb r8, {r3, r5, r9, ip, sp, lr, pc}^ │ │ │ │ + ldmib r8, {r3, r5, r9, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0x2614f8d4 │ │ │ │ streq pc, [r4, #-2260] @ 0xfffff72c │ │ │ │ addseq r2, r2, r0, lsl #2 │ │ │ │ - ldmdb r0, {r3, r5, r9, ip, sp, lr, pc}^ │ │ │ │ + ldmib r0, {r3, r5, r9, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf8d4e740 │ │ │ │ addseq r0, r2, r4, ror #9 │ │ │ │ vrhadd.s32 d2, d8, d0 │ │ │ │ - @ instruction: 0xf8d4e94a │ │ │ │ + @ instruction: 0xf8d4e9ca │ │ │ │ @ instruction: 0xf8d42610 │ │ │ │ smlattcs r0, r8, r4, r0 │ │ │ │ vqadd.s32 d0, d24, d2 │ │ │ │ - str lr, [pc, -r2, asr #18] │ │ │ │ + str lr, [pc, -r2, asr #19] │ │ │ │ swpcs r0, r2, [r0] @ │ │ │ │ ldrbeq pc, [r4], #2260 @ 0x8d4 @ │ │ │ │ - ldmdb sl!, {r3, r5, r9, ip, sp, lr, pc} │ │ │ │ + ldmib sl!, {r3, r5, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x260cf8d4 │ │ │ │ ldrbeq pc, [ip], #2260 @ 0x8d4 @ │ │ │ │ addseq r2, r2, r0, lsl #2 │ │ │ │ - ldmdb r2!, {r3, r5, r9, ip, sp, lr, pc} │ │ │ │ + ldmib r2!, {r3, r5, r9, ip, sp, lr, pc} │ │ │ │ ldrsbtcc pc, [ip], r8 @ │ │ │ │ @ instruction: 0xf57f071a │ │ │ │ @ instruction: 0xf8d4aef8 │ │ │ │ tstcs r0, ip, lsl #12 │ │ │ │ ldrbeq pc, [r8], #2260 @ 0x8d4 @ │ │ │ │ vqadd.s32 d0, d24, d2 │ │ │ │ - @ instruction: 0xf8d4e926 │ │ │ │ + @ instruction: 0xf8d4e9a6 │ │ │ │ @ instruction: 0xf8d4260c │ │ │ │ smlattcs r0, r0, r4, r0 │ │ │ │ vqadd.s32 d0, d24, d2 │ │ │ │ - usat lr, #6, lr, lsl #18 │ │ │ │ + usat lr, #6, lr, lsl #19 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0080f8cc │ │ │ │ vqadd.s8 d27, d20, d7 │ │ │ │ - vqshl.s64 d21, d0, #0 │ │ │ │ + vabdl.s8 q11, d16, d16 │ │ │ │ @ instruction: 0x460c0734 │ │ │ │ bvc 0xffdbd968 │ │ │ │ andls r2, r9, #1811939328 @ 0x6c000000 │ │ │ │ - cmppne r4, r1, asr #12 @ p-variant is OBSOLETE │ │ │ │ + cmppcs r4, r1, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ andge pc, r0, sp, asr #17 │ │ │ │ - eorne pc, ip, #68157440 @ 0x4100000 │ │ │ │ + eorscs pc, ip, #68157440 @ 0x4100000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ @ instruction: 0xf0c34683 │ │ │ │ - @ instruction: 0xf500fe2f │ │ │ │ + @ instruction: 0xf500feaf │ │ │ │ @ instruction: 0xf8955500 │ │ │ │ mcrcs 3, 0, r6, cr0, cr12, {2} │ │ │ │ subshi pc, r9, #64 @ 0x40 │ │ │ │ bpl 0x2bd97c │ │ │ │ movwpl pc, #34048 @ 0x8500 @ │ │ │ │ - strbmi pc, [r0, -r1, asr #12]! @ │ │ │ │ + ldrbpl pc, [r0, -r1, asr #12]! @ │ │ │ │ streq pc, [pc, -r0, asr #5]! │ │ │ │ - blvs 0xfe9bdec0 │ │ │ │ + blvc 0xfedbdec0 │ │ │ │ bleq 0xc3d090 │ │ │ │ - ldmdbcs ip, {r1, r2, r3, r6, r9, ip, sp, lr, pc}^ │ │ │ │ + stmdbcc ip!, {r1, r2, r3, r6, r9, ip, sp, lr, pc}^ │ │ │ │ ldmdbeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf10a4680 │ │ │ │ tstcc r0, #12, 20 @ 0xc000 │ │ │ │ ldrtmi r9, [r2], -sl, lsl #6 │ │ │ │ svccc 0x0004f85a │ │ │ │ @ instruction: 0x46204639 │ │ │ │ - blx 0xe3c946 │ │ │ │ + blx 0xfee3c946 │ │ │ │ movweq pc, #12294 @ 0x3006 @ │ │ │ │ ldrbmi r2, [r9], -r3, lsl #22 │ │ │ │ svclt 0x00084620 │ │ │ │ strcc r4, [r1], -r9, asr #12 │ │ │ │ - blx 0xbbc95a │ │ │ │ + blx 0xfebbc95a │ │ │ │ mvnle r2, r0, lsl lr │ │ │ │ bcc 0xfeb3d9ec │ │ │ │ beq 0xff0bc9f8 │ │ │ │ tstcc r2, sl, asr r9 │ │ │ │ @ instruction: 0xf140059a │ │ │ │ @ instruction: 0xf8d5820e │ │ │ │ @ instruction: 0xf8d53428 │ │ │ │ @@ -114910,41 +114910,41 @@ │ │ │ │ andseq r6, fp, #17152 @ 0x4300 │ │ │ │ @ instruction: 0xf080fab0 │ │ │ │ stclvs 0, cr15, [r0], {12} │ │ │ │ cmnpmi ip, #50331648 @ p-variant is OBSOLETE @ 0x3000000 │ │ │ │ andeq lr, ip, #270336 @ 0x42000 │ │ │ │ tstmi sl, #64, 18 @ 0x100000 │ │ │ │ svclt 0x0058070b │ │ │ │ - orreq pc, r8, #-268435452 @ 0xf0000004 │ │ │ │ + orrsne pc, r8, #-268435452 @ 0xf0000004 │ │ │ │ addvc lr, r0, #270336 @ 0x42000 │ │ │ │ vmov.f32 , #3 @ 0x40400000 │ │ │ │ strle r0, [ip, #-816] @ 0xfffffcd0 │ │ │ │ mrceq 8, 3, APSR_nzcv, cr0, cr5, {6} │ │ │ │ - movwcc pc, #17985 @ 0x4641 @ │ │ │ │ + tstpmi r4, #68157440 @ p-variant is OBSOLETE @ 0x4100000 │ │ │ │ msreq CPSR_fsxc, #192, 4 │ │ │ │ - tstpcc r0, r1, asr #12 @ p-variant is OBSOLETE │ │ │ │ + tstpmi r0, r1, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ svclt 0x00182800 │ │ │ │ vrsubhn.i16 d20, q1, │ │ │ │ stmdbcs r0, {r3, r8} │ │ │ │ addhi pc, ip, r0, asr #32 │ │ │ │ mrcne 8, 3, APSR_nzcv, cr0, cr5, {6} │ │ │ │ - andscc pc, ip, r1, asr #12 │ │ │ │ + eormi pc, ip, r1, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ orreq lr, r1, r5, lsl #22 │ │ │ │ mrcne 8, 0, APSR_nzcv, cr12, cr1, {6} │ │ │ │ svceq 0x0001f011 │ │ │ │ - msrcc R12_fiq, r1 │ │ │ │ + teqpmi ip, r1, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ @ instruction: 0x4601bf18 │ │ │ │ stmib sp, {r9, fp, sp}^ │ │ │ │ svclt 0x00ac3104 │ │ │ │ movtcs r2, #58157 @ 0xe32d │ │ │ │ svcmi 0x0080f012 │ │ │ │ - msrmi (UNDEF: 108), r1 │ │ │ │ + cmnppl ip, r1, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ eorcs fp, sp, ip, lsl #30 │ │ │ │ @ instruction: 0xf012205a │ │ │ │ andls r5, r0, r0, lsl #30 │ │ │ │ eorcs fp, sp, ip, lsl #30 │ │ │ │ @ instruction: 0xf0122043 │ │ │ │ svclt 0x000c5f80 │ │ │ │ @@ -114953,98 +114953,98 @@ │ │ │ │ svcvc 0x0080f012 │ │ │ │ andgt pc, r8, sp, asr #17 │ │ │ │ svclt 0x000c9001 │ │ │ │ mcrreq 0, 4, pc, r1, cr15 @ │ │ │ │ mrrceq 0, 4, pc, r4, cr15 @ │ │ │ │ @ instruction: 0xf8cd4620 │ │ │ │ @ instruction: 0xf0e5c00c │ │ │ │ - blls 0x2ff150 │ │ │ │ + blls 0x2ff350 │ │ │ │ @ instruction: 0xf140039a │ │ │ │ @ instruction: 0xf5088177 │ │ │ │ @ instruction: 0xf8d838a8 │ │ │ │ @ instruction: 0xf0133660 │ │ │ │ @ instruction: 0xf0400f0e │ │ │ │ @ instruction: 0x071b81f2 │ │ │ │ @ instruction: 0xf641d01d │ │ │ │ - @ instruction: 0xf2c04ab8 │ │ │ │ + vmull.s , d16, d0[2] │ │ │ │ strcs r0, [r0, -pc, lsr #20] │ │ │ │ @ instruction: 0xf007087b │ │ │ │ rsbseq r0, sl, r1, lsl #2 │ │ │ │ cmpne r3, r1, lsl #22 │ │ │ │ @ instruction: 0xf5011c50 │ │ │ │ bl 0x1dce60 │ │ │ │ ldmib r1, {r0, r6, r7, r8}^ │ │ │ │ stmib sp, {r2, r7, r8, ip, sp}^ │ │ │ │ andls r1, r0, r1, lsl #14 │ │ │ │ stmib sp, {r0, r8, r9, sl, ip, sp}^ │ │ │ │ strtmi r3, [r0], -r4, lsl #2 │ │ │ │ @ instruction: 0xf0e54651 │ │ │ │ - adcsmi pc, r7, #454656 @ 0x6f000 │ │ │ │ + adcsmi pc, r7, #978944 @ 0xef000 │ │ │ │ stmdals sl, {r1, r2, r5, r6, r7, r8, ip, lr, pc} │ │ │ │ @ instruction: 0xf8a0f00c │ │ │ │ - @ instruction: 0x41a8f641 │ │ │ │ + @ instruction: 0x51b8f641 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ strtmi r4, [r0], -r2, lsl #12 │ │ │ │ - blx 0x193caec │ │ │ │ + blx 0xff93caec │ │ │ │ usatcc pc, #24, r8, asr #17 @ │ │ │ │ svcvs 0x0070f413 │ │ │ │ teqphi lr, r0 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0x3664f8d8 │ │ │ │ svcvs 0x0070f413 │ │ │ │ teqphi r8, r0 @ p-variant is OBSOLETE │ │ │ │ mrccs 8, 5, APSR_nzcv, cr12, cr5, {6} │ │ │ │ @ instruction: 0xf6414620 │ │ │ │ - vmla.f d20, d16, d0[4] │ │ │ │ + vsra.s64 , q8, #64 │ │ │ │ andslt r0, r7, pc, lsr #2 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ - blt 0x133cb1c │ │ │ │ - cmppcc ip, r9, asr #12 @ p-variant is OBSOLETE │ │ │ │ + blt 0xff33cb1c │ │ │ │ + msrmi (UNDEF: 108), r9 │ │ │ │ teqpeq r0, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ vabdl.u8 q15, d18, d0 │ │ │ │ movwls r0, #58241 @ 0xe381 │ │ │ │ svclt 0x00181ede │ │ │ │ stmdals pc, {r0, r9, sl, sp} @ │ │ │ │ stmiacs fp!, {r1, r3, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ stmiacs sl!, {r1, r3, r6, r7, r9, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xff84f007 │ │ │ │ bicscs lr, r4, #3489792 @ 0x354000 │ │ │ │ strtmi r9, [r0], -sp, lsl #2 │ │ │ │ - teqpcc r8, r1, asr #12 @ p-variant is OBSOLETE │ │ │ │ + cmppmi r8, r1, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - blcs 0x17bd0f8 │ │ │ │ + blcc 0x1bbd0f8 │ │ │ │ bleq 0xd7d2c4 │ │ │ │ - blx 0xb3cb5c │ │ │ │ + blx 0xfeb3cb5c │ │ │ │ @ instruction: 0xf64d9b0a │ │ │ │ - vqdmlal.s q11, d16, d20 │ │ │ │ + @ instruction: 0xf2c079b4 │ │ │ │ strcs r0, [r0, -lr, lsr #18] │ │ │ │ bpl 0x2fdbe4 │ │ │ │ @ instruction: 0xf10a950c │ │ │ │ vldmiane fp!, {s0-s7} │ │ │ │ blvc 0x13be4c │ │ │ │ @ instruction: 0x4620463a │ │ │ │ @ instruction: 0xf6413701 │ │ │ │ - vorr.i32 , #8 @ 0x00000008 │ │ │ │ + vmla.f d20, d0, d0[6] │ │ │ │ blx 0x280cb2 │ │ │ │ stc 3, cr15, [sp, #12] │ │ │ │ @ instruction: 0xf10a7b00 │ │ │ │ @ instruction: 0xf1b30a08 │ │ │ │ svclt 0x00943f55 │ │ │ │ @ instruction: 0x464d465d │ │ │ │ @ instruction: 0xf0e59502 │ │ │ │ - svccs 0x001ffa07 │ │ │ │ + svccs 0x001ffa87 │ │ │ │ stcls 1, cr13, [ip, #-916] @ 0xfffffc6c │ │ │ │ @ instruction: 0xf6414620 │ │ │ │ - vmla.f d19, d0, d0[2] │ │ │ │ + vorr.i32 q10, #8 @ 0x00000008 │ │ │ │ ldmib r5, {r0, r1, r2, r3, r5, r8}^ │ │ │ │ @ instruction: 0xf0e523d2 │ │ │ │ - blls 0x37f014 │ │ │ │ + blls 0x37f214 │ │ │ │ ldrsbtcc pc, [r8], r3 @ │ │ │ │ bicsvc lr, r3, #90112 @ 0x16000 │ │ │ │ @ instruction: 0x81bdf040 │ │ │ │ - orreq pc, r8, #-268435452 @ 0xf0000004 │ │ │ │ + orrsne pc, r8, #-268435452 @ 0xf0000004 │ │ │ │ teqpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0x46209e11 │ │ │ │ cdpcs 3, 0, cr9, cr0, cr3, {0} │ │ │ │ movwls r9, #19214 @ 0x4b0e │ │ │ │ @ instruction: 0x232dbfac │ │ │ │ @ instruction: 0xf016234e │ │ │ │ svclt 0x000c4f80 │ │ │ │ @@ -115055,97 +115055,97 @@ │ │ │ │ svcpl 0x0080f016 │ │ │ │ svclt 0x000c9101 │ │ │ │ cmpcs r6, sp, lsr #2 │ │ │ │ svceq 0x0001f016 │ │ │ │ tstls r2, r2, lsr r6 │ │ │ │ ldrbtcs fp, [r4], -ip, lsl #30 │ │ │ │ @ instruction: 0xf6412668 │ │ │ │ - vmla.f d19, d0, d0[6] │ │ │ │ + vbic.i32 q10, #8 @ 0x00000008 │ │ │ │ strls r0, [r5], -pc, lsr #2 │ │ │ │ - @ instruction: 0xf9c8f0e5 │ │ │ │ + blx 0x12bcc20 │ │ │ │ @ instruction: 0xf5039b0a │ │ │ │ tstls r0, #168, 6 @ 0xa0000002 │ │ │ │ pkhtbcc pc, r8, r3, asr #17 @ │ │ │ │ svcvs 0x0070f013 │ │ │ │ @ instruction: 0xf8d5d017 │ │ │ │ @ instruction: 0xf8d52448 │ │ │ │ ldreq r3, [r6, ip, asr #8] │ │ │ │ cmpcs sl, ip, asr #30 │ │ │ │ ldrbeq r2, [r0, sp, lsr #2] │ │ │ │ subscs fp, r3, ip, asr #30 │ │ │ │ stmib sp, {r0, r2, r3, r5, sp}^ │ │ │ │ strtmi r1, [r0], -r0 │ │ │ │ - orrcc pc, r8, r1, asr #12 │ │ │ │ + orrsmi pc, r8, r1, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - @ instruction: 0xf9aaf0e5 │ │ │ │ + blx 0xb3cc5c │ │ │ │ @ instruction: 0xf8d39b10 │ │ │ │ ldreq r3, [pc, -r8, lsl #13] │ │ │ │ msrhi SPSR_x, r0, asr #32 │ │ │ │ stmdbls sp, {r0, r2, r3, r8, r9, fp, ip, pc} │ │ │ │ blls 0x3c1e54 │ │ │ │ @ instruction: 0xf641bf4b │ │ │ │ - vhsub.s8 d19, d15, d8 │ │ │ │ - vsubl.s8 q8, d16, d8 │ │ │ │ + vqsub.s8 d20, d15, d8 │ │ │ │ + vrshr.s64 d17, d8, #64 │ │ │ │ vsubl.s8 q8, d0, d31 │ │ │ │ ldreq r0, [r8, #-560] @ 0xfffffdd0 │ │ │ │ svclt 0x004b4620 │ │ │ │ - movwcc pc, #50753 @ 0xc641 @ │ │ │ │ - orreq pc, r8, #-268435452 @ 0xf0000004 │ │ │ │ + tstpmi ip, #68157440 @ p-variant is OBSOLETE @ 0x4100000 │ │ │ │ + orrsne pc, r8, #-268435452 @ 0xf0000004 │ │ │ │ msreq CPSR_fsxc, #192, 4 │ │ │ │ teqpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ svclt 0x004b0489 │ │ │ │ - tstpcc r4, r1, asr #12 @ p-variant is OBSOLETE │ │ │ │ - orreq pc, r8, pc, asr #4 │ │ │ │ + msrmi R12_usr, r1 │ │ │ │ + orrsne pc, r8, pc, asr #4 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ teqpeq r0, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ - vrhadd.s8 d25, d7, d0 │ │ │ │ - vsra.s64 , q0, #64 │ │ │ │ + @ instruction: 0xf6479100 │ │ │ │ + vmla.f d16, d16, d0[4] │ │ │ │ @ instruction: 0xf0e50133 │ │ │ │ - blls 0x2fef14 │ │ │ │ + blls 0x2ff114 │ │ │ │ svclt 0x005c039b │ │ │ │ - cmppcs ip, lr, asr #4 @ p-variant is OBSOLETE │ │ │ │ + msrcc (UNDEF: 108), lr │ │ │ │ teqpeq r3, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ msrhi CPSR_fx, r0, asr #2 │ │ │ │ ldrdne lr, [lr], -sp │ │ │ │ blx 0xfe33c96e │ │ │ │ stmdacs r0, {r1, r2, r9, sl, lr} │ │ │ │ tstphi lr, r0, asr #32 @ p-variant is OBSOLETE │ │ │ │ ldrsbthi pc, [ip], -sp @ │ │ │ │ @ instruction: 0xf00b4640 │ │ │ │ @ instruction: 0x4607ff5b │ │ │ │ @ instruction: 0xf00b4640 │ │ │ │ ldrtmi pc, [sl], -pc, ror #30 @ │ │ │ │ @ instruction: 0xf6414603 │ │ │ │ - vsra.s64 d19, d28, #64 │ │ │ │ + vmla.f d20, d16, d0[3] │ │ │ │ strtmi r0, [r0], -pc, lsr #2 │ │ │ │ - @ instruction: 0xf958f0e5 │ │ │ │ + @ instruction: 0xf9d8f0e5 │ │ │ │ @ instruction: 0xf8d39b10 │ │ │ │ @ instruction: 0xf0133688 │ │ │ │ @ instruction: 0xf0406f70 │ │ │ │ blls 0x4a0f88 │ │ │ │ pkhtbcc pc, r4, r3, asr #17 @ │ │ │ │ @ instruction: 0xf0400718 │ │ │ │ blls 0x32115c │ │ │ │ - ldmdbcs ip, {r1, r2, r3, r6, r9, ip, sp, lr, pc}^ │ │ │ │ + stmdbcc ip!, {r1, r2, r3, r6, r9, ip, sp, lr, pc}^ │ │ │ │ ldmdbeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ - stmiavs r4!, {r0, r2, r3, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ + ldmvc r4!, {r0, r2, r3, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ stmdaeq lr!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ - strmi pc, [r8, -r1, asr #12]! │ │ │ │ + ldrpl pc, [r8, -r1, asr #12]! │ │ │ │ streq pc, [pc, -r0, asr #5]! │ │ │ │ bpl 0xfbddb0 │ │ │ │ blvc 0x13c010 │ │ │ │ ldc 6, cr4, [sl, #200] @ 0xc8 │ │ │ │ ldrtmi r6, [r9], -r0, lsl #22 │ │ │ │ ldrbeq r4, [r3, r0, lsr #12]! │ │ │ │ blvc 0xbbfec │ │ │ │ blvs 0x13bff0 │ │ │ │ sbcshi pc, sl, r0, asr #2 │ │ │ │ @ instruction: 0xf8cd3601 │ │ │ │ @ instruction: 0xf0e59010 │ │ │ │ - @ instruction: 0xf50af929 │ │ │ │ + @ instruction: 0xf50af9a9 │ │ │ │ vmulcs.f32 s14, s1, s0 │ │ │ │ blls 0x4b5174 │ │ │ │ pkhtbcc pc, r8, r3, asr #17 @ │ │ │ │ svcvs 0x0070f013 │ │ │ │ rscshi pc, r4, r0, asr #32 │ │ │ │ andcs fp, r0, r7, lsl r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @@ -115157,26 +115157,26 @@ │ │ │ │ stccc 8, cr15, [r8], {90} @ 0x5a │ │ │ │ blcs 0x9220c │ │ │ │ @ instruction: 0xf000da71 │ │ │ │ blcs 0x601688 │ │ │ │ @ instruction: 0xf8d5d06d │ │ │ │ @ instruction: 0x07df35d0 │ │ │ │ @ instruction: 0xf641bf44 │ │ │ │ - vsubw.s8 , q0, d4 │ │ │ │ + vorr.i32 d20, #1024 @ 0x00000400 │ │ │ │ strbtle r0, [r8], #-815 @ 0xfffffcd1 │ │ │ │ - movwcc pc, #1601 @ 0x641 @ │ │ │ │ + tstpmi r0, #68157440 @ p-variant is OBSOLETE @ 0x4100000 │ │ │ │ msreq CPSR_fsxc, #192, 4 │ │ │ │ tstcs fp, #99 @ 0x63 │ │ │ │ @ instruction: 0xf8cd4658 │ │ │ │ @ instruction: 0xf641a000 │ │ │ │ - vsubl.s8 , d0, d28 │ │ │ │ + vmvn.i32 d18, #3072 @ 0x00000c00 │ │ │ │ @ instruction: 0xf641022f │ │ │ │ - vmla.f d17, d0, d0[1] │ │ │ │ + vorr.i32 q9, #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf0c3012f │ │ │ │ - @ instruction: 0xf500fbc1 │ │ │ │ + @ instruction: 0xf500fc41 │ │ │ │ @ instruction: 0xf5005500 │ │ │ │ andls r5, sl, r1, lsl r3 │ │ │ │ strtcs pc, [r0], #-2261 @ 0xfffff72b │ │ │ │ @ instruction: 0xf8d56819 │ │ │ │ @ instruction: 0xf0033428 │ │ │ │ b 0x1151660 │ │ │ │ @ instruction: 0xf8d57342 │ │ │ │ @@ -115210,15 +115210,15 @@ │ │ │ │ mcrge 6, 3, pc, cr5, cr15, {1} @ │ │ │ │ streq lr, [r3, r7, lsl #22] │ │ │ │ movtcc pc, #2263 @ 0x8d7 @ │ │ │ │ cdpne 3, 13, cr9, cr14, cr14, {0} │ │ │ │ @ instruction: 0x2601bf18 │ │ │ │ @ instruction: 0x2620e65b │ │ │ │ vmax.s8 d30, d15, d13 │ │ │ │ - vsubw.s8 q8, q8, d8 │ │ │ │ + vrsra.s64 d17, d8, #64 │ │ │ │ bcs 0x817b4 │ │ │ │ svclt 0x00ac9304 │ │ │ │ movtcs r2, #58157 @ 0xe32d │ │ │ │ svcmi 0x0080f012 │ │ │ │ @ instruction: 0x212dbf0c │ │ │ │ @ instruction: 0xf012215a │ │ │ │ tstls r0, r0, lsl #30 │ │ │ │ @@ -115233,44 +115233,44 @@ │ │ │ │ smlabbls r5, r0, r1, r0 │ │ │ │ cmpcs r1, ip, lsl #30 │ │ │ │ @ instruction: 0xf0122154 │ │ │ │ tstls r3, r0, lsl pc │ │ │ │ svclt 0x000c4620 │ │ │ │ @ instruction: 0x2120211a │ │ │ │ @ instruction: 0xf6419106 │ │ │ │ - vaddw.s8 q10, q8, d8 │ │ │ │ + vsra.s64 d21, d8, #64 │ │ │ │ @ instruction: 0xf0e5012f │ │ │ │ - strb pc, [sl, #2149] @ 0x865 @ │ │ │ │ + strb pc, [sl, #2277] @ 0x8e5 @ │ │ │ │ mrccc 8, 2, APSR_nzcv, cr8, cr5, {6} │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ @ instruction: 0xf8d5ae20 │ │ │ │ bl 0x1d0524 │ │ │ │ @ instruction: 0xf8d30383 │ │ │ │ bicsmi r3, fp, #28, 28 @ 0x1c0 │ │ │ │ movweq pc, #4099 @ 0x1003 @ │ │ │ │ ldr r9, [r4], -lr, lsl #6 │ │ │ │ andshi pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xf50a3601 │ │ │ │ @ instruction: 0xf0e57a80 │ │ │ │ - str pc, [pc, -sp, asr #16] │ │ │ │ - @ instruction: 0x31a8f641 │ │ │ │ + str pc, [pc, -sp, asr #17] │ │ │ │ + @ instruction: 0x41b8f641 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ andslt r4, r7, r0, lsr #12 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ - stmdalt r2, {r0, r2, r5, r6, r7, ip, sp, lr, pc}^ │ │ │ │ + stmialt r2, {r0, r2, r5, r6, r7, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0x46209b11 │ │ │ │ - orrscc pc, ip, r1, asr #12 │ │ │ │ + @ instruction: 0x41acf641 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ addcs pc, r1, #201326595 @ 0xc000003 │ │ │ │ - @ instruction: 0xf838f0e5 │ │ │ │ + @ instruction: 0xf8b8f0e5 │ │ │ │ @ instruction: 0xf8d5e692 │ │ │ │ @ instruction: 0x07df35d0 │ │ │ │ @ instruction: 0xf641bf4b │ │ │ │ - @ instruction: 0xf6413304 │ │ │ │ - vsubw.s8 , q0, d0 │ │ │ │ + @ instruction: 0xf6414314 │ │ │ │ + vorr.i32 d20, #0 @ 0x00000000 │ │ │ │ vsubw.s8 q8, q0, d31 │ │ │ │ ldrt r0, [r9], -pc, lsr #6 │ │ │ │ strbcc pc, [r8], #-2261 @ 0xfffff72b @ │ │ │ │ @ instruction: 0xf57f0799 │ │ │ │ ldmib sp, {r0, r1, r2, r8, r9, sl, fp, sp, pc}^ │ │ │ │ @ instruction: 0xf007100e │ │ │ │ strmi pc, [r0], r3, lsl #27 │ │ │ │ @@ -115281,40 +115281,40 @@ │ │ │ │ andcc r4, r1, r3, lsl #13 │ │ │ │ stmdacs r3!, {r8}^ │ │ │ │ @ instruction: 0x81b1f300 │ │ │ │ svclt 0x00c84540 │ │ │ │ stceq 0, cr15, [r2], {79} @ 0x4f │ │ │ │ mcrge 7, 7, pc, cr14, cr15, {3} @ │ │ │ │ @ instruction: 0xf6419b0a │ │ │ │ - vqdmlsl.s q10, d0, d0[3] │ │ │ │ + vorr.i32 , #201326592 @ 0x0c000000 │ │ │ │ @ instruction: 0xf04f072f │ │ │ │ @ instruction: 0xf503093a │ │ │ │ @ instruction: 0xf6414aa8 │ │ │ │ - vmla.f d20, d0, d0[0] │ │ │ │ + vorr.i32 , #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf10a012f │ │ │ │ bl 0x3034e4 │ │ │ │ stmib sp, {r0, r1, r3, r9, fp, ip}^ │ │ │ │ tstls fp, r9, lsl #24 │ │ │ │ ldrdcs lr, [sl, -sp] │ │ │ │ strtmi r4, [r0], -r3, asr #12 │ │ │ │ - @ instruction: 0xfff2f0e4 │ │ │ │ + @ instruction: 0xf872f0e5 │ │ │ │ svceq 0x0000f1bb │ │ │ │ @ instruction: 0x4655db18 │ │ │ │ and r4, r7, lr, asr r6 │ │ │ │ ldccc 14, cr3, [r0, #-4] │ │ │ │ @ instruction: 0x46204639 │ │ │ │ andls pc, r8, sp, asr #17 │ │ │ │ - @ instruction: 0xffe4f0e4 │ │ │ │ + @ instruction: 0xf864f0e5 │ │ │ │ ldrdeq lr, [r0, -r5] │ │ │ │ movwcs lr, #10709 @ 0x29d5 │ │ │ │ smlabteq r0, sp, r9, lr │ │ │ │ mvnle r2, r0, lsl #28 │ │ │ │ strtmi r2, [r0], -sl, lsl #2 │ │ │ │ ldrtmi r9, [r9], -r2, lsl #2 │ │ │ │ - @ instruction: 0xffd6f0e4 │ │ │ │ + @ instruction: 0xf856f0e5 │ │ │ │ @ instruction: 0xf1089b09 │ │ │ │ @ instruction: 0xf50a0801 │ │ │ │ strbmi r7, [r3, #-2688] @ 0xfffff580 │ │ │ │ ssat sp, #16, r6, asr #25 │ │ │ │ strbcc pc, [r8], #-2261 @ 0xfffff72b @ │ │ │ │ @ instruction: 0xf57f07df │ │ │ │ ldmib sp, {r3, r4, r5, r6, r9, sl, fp, sp, pc}^ │ │ │ │ @@ -115329,113 +115329,113 @@ │ │ │ │ @ instruction: 0xf0014241 │ │ │ │ @ instruction: 0xf04f0103 │ │ │ │ @ instruction: 0xf5030b00 │ │ │ │ @ instruction: 0xf000429e │ │ │ │ svclt 0x00580303 │ │ │ │ andcc r4, r8, #-1342177276 @ 0xb0000004 │ │ │ │ strmi r3, [r1], r1, lsl #6 │ │ │ │ - stclcc 6, cr15, [r0], #260 @ 0x104 │ │ │ │ + ldclmi 6, cr15, [r0], #260 @ 0x104 │ │ │ │ stceq 2, cr15, [pc], #-768 @ 0x809d0 │ │ │ │ beq 0xfe17b610 │ │ │ │ b 0x547fe4 │ │ │ │ svclt 0x00380320 │ │ │ │ @ instruction: 0xf8cd4603 │ │ │ │ @ instruction: 0xf64f9030 │ │ │ │ - vmla.i d19, d16, d0[4] │ │ │ │ + vshr.s64 q10, q8, #64 │ │ │ │ addsne r0, fp, pc, lsr #32 │ │ │ │ subsls pc, r4, sp, asr #17 │ │ │ │ bl 0x126540 │ │ │ │ movwcc r0, #4803 @ 0x12c3 │ │ │ │ ldrls r4, [r4, #-1680] @ 0xfffff970 │ │ │ │ @ instruction: 0xf8cd009b │ │ │ │ movwls ip, #53316 @ 0xd044 │ │ │ │ @ instruction: 0xf1bb9009 │ │ │ │ @ instruction: 0xf0000f10 │ │ │ │ ldmdbls r1, {r0, r1, r2, r6, r7, pc} │ │ │ │ @ instruction: 0x4620465a │ │ │ │ - @ instruction: 0xff82f0e4 │ │ │ │ + @ instruction: 0xf802f0e5 │ │ │ │ stccs 13, cr9, [r1, #-48] @ 0xffffffd0 │ │ │ │ addshi pc, sl, r0 │ │ │ │ stccs 14, cr1, [r1, #-684] @ 0xfffffd54 │ │ │ │ addhi pc, r1, r0, lsl #4 │ │ │ │ stceq 0, cr15, [r7], {11} │ │ │ │ stceq 1, cr15, [r7], {172} @ 0xac │ │ │ │ stc2 10, cr15, [ip], {188} @ 0xbc @ │ │ │ │ mrrcne 10, 4, lr, ip, cr15 │ │ │ │ @ instruction: 0xf6419b0c │ │ │ │ - vmul.f d19, d16, d0[6] │ │ │ │ + @ instruction: 0xf2c049f8 │ │ │ │ @ instruction: 0x9d0d092f │ │ │ │ @ instruction: 0x46461c5f │ │ │ │ eorgt pc, ip, sp, asr #17 │ │ │ │ svclt 0x00b442af │ │ │ │ andscs r4, r0, #85983232 @ 0x5200000 │ │ │ │ ldmdb r6!, {r2, r8, sl, fp, sp}^ │ │ │ │ andsle r0, r2, r2, lsl #2 │ │ │ │ vstrcc d9, [r4, #-36] @ 0xffffffdc │ │ │ │ smlabteq r0, sp, r9, lr │ │ │ │ strtmi r4, [r0], -r9, asr #12 │ │ │ │ @ instruction: 0xf0e49302 │ │ │ │ - ubfx pc, r7, #30, #14 │ │ │ │ + ubfx pc, r7, #31, #14 │ │ │ │ ldrdne lr, [lr], -sp │ │ │ │ ldc2 0, cr15, [r2], #28 │ │ │ │ @ instruction: 0xf380fab0 │ │ │ │ tstls r2, #1490944 @ 0x16c000 │ │ │ │ @ instruction: 0xf8dde78b │ │ │ │ vhadd.s8 d28, d14, d28 │ │ │ │ - vorr.i32 q9, #201326592 @ 0x0c000000 │ │ │ │ + vqdmlsl.s , d0, d0[7] │ │ │ │ @ instruction: 0xf64d0733 │ │ │ │ - vabal.s8 q11, d16, d20 │ │ │ │ + vshl.s64 d23, d20, #0 │ │ │ │ stmib sp, {r1, r2, r3, r5, r8, sl}^ │ │ │ │ @ instruction: 0xf10b0100 │ │ │ │ @ instruction: 0xf1bc0b01 │ │ │ │ svclt 0x00140f00 │ │ │ │ @ instruction: 0x46294639 │ │ │ │ tstls r2, r0, lsr #12 │ │ │ │ - mvncc pc, r1, asr #12 │ │ │ │ + mvnsmi pc, r1, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - @ instruction: 0xff32f0e4 │ │ │ │ + @ instruction: 0xffb2f0e4 │ │ │ │ stmdaeq r0!, {r3, r8, ip, sp, lr, pc} │ │ │ │ svceq 0x0011f1bb │ │ │ │ @ instruction: 0xf8ddd1a1 │ │ │ │ @ instruction: 0x462b9030 │ │ │ │ ldrsbhi pc, [r4], #-141 @ 0xffffff73 @ │ │ │ │ ldcls 14, cr9, [r4, #-76] @ 0xffffffb4 │ │ │ │ svceq 0x0000f1b9 │ │ │ │ bls 0x335394 │ │ │ │ - ldrbtcc pc, [r4], r1, asr #12 @ │ │ │ │ + strpl pc, [r4], -r1, asr #12 │ │ │ │ strteq pc, [pc], -r0, asr #5 │ │ │ │ @ instruction: 0xf5029509 │ │ │ │ @ instruction: 0x4625593c │ │ │ │ and r4, sl, ip, lsl r6 │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf0e49704 │ │ │ │ - @ instruction: 0xf1b8ff13 │ │ │ │ + @ instruction: 0xf1b8ff93 │ │ │ │ @ instruction: 0xf0000f20 │ │ │ │ @ instruction: 0xf50980ab │ │ │ │ @ instruction: 0xed997980 │ │ │ │ strbmi r7, [r2], -r0, lsl #22 │ │ │ │ blge 0x13b570 │ │ │ │ @ instruction: 0x46284631 │ │ │ │ svceq 0x0001f018 │ │ │ │ blge 0xbb54c │ │ │ │ blvc 0x13c450 │ │ │ │ strls sp, [r4], #-486 @ 0xfffffe1a │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ - cdp2 0, 15, cr15, cr10, cr4, {7} │ │ │ │ + @ instruction: 0xff7af0e4 │ │ │ │ blcs 0xfadd0 │ │ │ │ @ instruction: 0xf64ad824 │ │ │ │ @ instruction: 0xf6ca22ab │ │ │ │ blx 0x1098e2 │ │ │ │ @ instruction: 0xf10cfc0b │ │ │ │ @ instruction: 0xf1bc3caa │ │ │ │ svclt 0x002c3f55 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ stceq 0, cr15, [r1], {79} @ 0x4f │ │ │ │ svclt 0x0000e774 │ │ │ │ - ldrshteq r4, [r4], -ip │ │ │ │ + eorseq r4, r4, ip, lsl #20 │ │ │ │ adccs pc, fp, #77594624 @ 0x4a00000 │ │ │ │ adccs pc, sl, #211812352 @ 0xca00000 │ │ │ │ @ instruction: 0x2c0bfba2 │ │ │ │ b 0x144967c │ │ │ │ blx 0x1040da │ │ │ │ @ instruction: 0xf1acbc1c │ │ │ │ blx 0xfef83e84 │ │ │ │ @@ -115443,73 +115443,73 @@ │ │ │ │ @ instruction: 0xe75f1c5c │ │ │ │ ble 0x388224 │ │ │ │ bleq 0xfd2ac │ │ │ │ stmdaeq r0!, {r3, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf1bb465a │ │ │ │ subsle r0, r8, r0, lsl pc │ │ │ │ @ instruction: 0x46209911 │ │ │ │ - cdp2 0, 12, cr15, cr4, cr4, {7} │ │ │ │ + @ instruction: 0xff44f0e4 │ │ │ │ @ instruction: 0xf8dde744 │ │ │ │ strb ip, [sp, -r8, asr #32] │ │ │ │ @ instruction: 0xf6414620 │ │ │ │ - vsra.s64 , q4, #64 │ │ │ │ + vmla.f d20, d16, d0[6] │ │ │ │ @ instruction: 0xf0e4012f │ │ │ │ - blls 0x3c0990 │ │ │ │ + blls 0x3c0b90 │ │ │ │ ble 0xffd08214 │ │ │ │ ldrvs lr, [r3, #-2525] @ 0xfffff623 │ │ │ │ blls 0x31291c │ │ │ │ @ instruction: 0xf64f46b0 │ │ │ │ - vmlsl.s , d16, d0[4] │ │ │ │ + @ instruction: 0xf2c046f0 │ │ │ │ @ instruction: 0xf503062f │ │ │ │ @ instruction: 0xf641533c │ │ │ │ - vaddl.s8 q10, d0, d12 │ │ │ │ + vmov.i32 d21, #12 @ 0x0000000c │ │ │ │ bl 0x140f8c │ │ │ │ strls r1, [fp, #-2825] @ 0xfffff4f7 │ │ │ │ stmdbls r9, {r0, r3, ip, pc} │ │ │ │ strtmi r4, [r0], -r2, asr #12 │ │ │ │ - cdp2 0, 9, cr15, cr14, cr4, {7} │ │ │ │ + @ instruction: 0xff1ef0e4 │ │ │ │ svceq 0x0000f1b9 │ │ │ │ @ instruction: 0xf641db22 │ │ │ │ - vmov.i16 d20, #1024 @ 0x0400 │ │ │ │ + vmlsl.s8 , d0, d20 │ │ │ │ ldrbmi r0, [sp], -pc, lsr #20 │ │ │ │ and r4, r6, pc, asr #12 │ │ │ │ ldccc 15, cr3, [r0, #-4] │ │ │ │ stc 6, cr9, [sp, #8] │ │ │ │ @ instruction: 0xf0e47b00 │ │ │ │ - ldmib r5, {r0, r2, r3, r7, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmib r5, {r0, r2, r3, r8, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ ldrbmi r2, [r1], -r2, lsl #6 │ │ │ │ ldc 6, cr4, [r5, #128] @ 0x80 │ │ │ │ svccs 0x00007b00 │ │ │ │ vand , q15, q8 │ │ │ │ - vorr.i32 q9, #12 @ 0x0000000c │ │ │ │ + vmla.f d19, d0, d0[7] │ │ │ │ stc 1, cr0, [sp, #204] @ 0xcc │ │ │ │ tstls r2, r0, lsl #22 │ │ │ │ - tstpmi r4, r1, asr #12 @ p-variant is OBSOLETE │ │ │ │ + msrpl R12_usr, r1 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - cdp2 0, 7, cr15, cr8, cr4, {7} │ │ │ │ + cdp2 0, 15, cr15, cr8, cr4, {7} │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ blvc 0xfe0be360 │ │ │ │ svceq 0x0020f1b8 │ │ │ │ stcls 1, cr13, [fp, #-820] @ 0xfffffccc │ │ │ │ strtmi lr, [r0], -r9, asr #10 │ │ │ │ - bicscc pc, r8, r1, asr #12 │ │ │ │ + mvnmi pc, r1, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ ldmib sp, {r0, r3, r5, r7, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf0e46513 │ │ │ │ - ldr pc, [r0, r5, ror #28]! │ │ │ │ + ldr pc, [r0, r5, ror #29]! │ │ │ │ stcls 6, cr4, [r9, #-176] @ 0xffffff50 │ │ │ │ @ instruction: 0xf04fe53b │ │ │ │ ldrb r0, [r1], -r3, lsl #24 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebd8168 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andscs r4, r0, r4, lsl #12 │ │ │ │ smlabtcs r0, sp, r9, lr │ │ │ │ - blx 0xfed3d674 │ │ │ │ + blx 0xd3d676 │ │ │ │ stccc 5, cr15, [r8], #16 │ │ │ │ bls 0xa7388 │ │ │ │ @ instruction: 0xf8dc6001 │ │ │ │ subvs r3, r2, r4, lsr #17 │ │ │ │ tstlt r3, r3, lsl #1 │ │ │ │ andeq pc, r8, #0, 2 │ │ │ │ @ instruction: 0xf50460da │ │ │ │ @@ -115523,15 +115523,15 @@ │ │ │ │ svclt 0x0000bd10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebd81c0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andscs r4, r0, r4, lsl #12 │ │ │ │ smlabtcs r0, sp, r9, lr │ │ │ │ - blx 0xfe23d6cc │ │ │ │ + blx 0x23d6ce │ │ │ │ stccc 5, cr15, [r8], #16 │ │ │ │ bls 0xa73e0 │ │ │ │ @ instruction: 0xf8dc6001 │ │ │ │ subvs r3, r2, r8, lsr #17 │ │ │ │ tstlt r3, r3, lsl #1 │ │ │ │ andeq pc, r8, #0, 2 │ │ │ │ @ instruction: 0xf50460da │ │ │ │ @@ -115544,23 +115544,23 @@ │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ vhadd.s8 d27, d20, d7 │ │ │ │ - vshl.s64 d21, d0, #0 │ │ │ │ + vabal.s8 q11, d16, d16 │ │ │ │ @ instruction: 0x460c0534 │ │ │ │ rscsvc pc, r4, #20971520 @ 0x1400000 │ │ │ │ andls r2, r0, #1811939328 @ 0x6c000000 │ │ │ │ - cmppne r4, r1, asr #12 @ p-variant is OBSOLETE │ │ │ │ + cmppcs r4, r1, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - eorne pc, ip, #68157440 @ 0x4100000 │ │ │ │ + eorscs pc, ip, #68157440 @ 0x4100000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - @ instruction: 0xf8c0f0c3 │ │ │ │ + @ instruction: 0xf940f0c3 │ │ │ │ adccc pc, sl, #0, 10 │ │ │ │ tstppl r0, r0, lsl #10 @ p-variant is OBSOLETE │ │ │ │ ldmib r2, {r1, sl, fp, sp}^ │ │ │ │ b 0x1450110 │ │ │ │ b 0x145dba8 │ │ │ │ b 0x111deac │ │ │ │ b 0x1141994 │ │ │ │ @@ -115680,33 +115680,33 @@ │ │ │ │ pop {r0, r1, r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf00a43f0 │ │ │ │ @ instruction: 0xf8d1b8cd │ │ │ │ @ instruction: 0xf8d125d0 │ │ │ │ vst3. {d28,d30,d32}, [r2 :64], r4 │ │ │ │ ldr r7, [lr, r0, lsl #5]! │ │ │ │ @ instruction: 0xf6412000 │ │ │ │ - vorr.i32 , #12 @ 0x0000000c │ │ │ │ + vmla.f d18, d0, d0[7] │ │ │ │ @ instruction: 0xf505012f │ │ │ │ andls r7, r0, r2, ror r3 │ │ │ │ rsbcs pc, r5, #64, 4 │ │ │ │ - blx 0xfea3d98a │ │ │ │ - cmppne ip, r1, asr #12 @ p-variant is OBSOLETE │ │ │ │ + stc2 1, cr15, [r6], #-816 @ 0xfffffcd0 │ │ │ │ + msrcs (UNDEF: 108), r1 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - rscmi pc, ip, r1, asr #12 │ │ │ │ + rscspl pc, ip, r1, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ msrvc SPSR_fxc, #20971520 @ 0x1400000 │ │ │ │ subscs pc, r7, #64, 4 │ │ │ │ - ldc2l 2, cr15, [r0], #12 │ │ │ │ - cmppne ip, r1, asr #12 @ p-variant is OBSOLETE │ │ │ │ + ldc2l 2, cr15, [r0, #-12]! │ │ │ │ + msrcs (UNDEF: 108), r1 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - rscsmi pc, r8, r1, asr #12 │ │ │ │ + andvs pc, r8, r1, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ msrvc SPSR_fxc, #20971520 @ 0x1400000 │ │ │ │ subscs pc, sl, #64, 4 │ │ │ │ - stc2l 2, cr15, [r2], #12 │ │ │ │ + stc2l 2, cr15, [r2, #-12]! │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ andeq r0, r0, pc │ │ │ │ andeq r0, r0, r0 │ │ │ │ andmi r0, r0, pc │ │ │ │ andeq r0, r0, r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfebd84ac │ │ │ │ @@ -115842,15 +115842,15 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfebd86c4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf1f90ff8 │ │ │ │ - b 0x10ffa74 │ │ │ │ + b 0x10ffc74 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ adccc pc, fp, r0, lsl #10 │ │ │ │ rscsvc pc, r8, r0, lsl #10 │ │ │ │ tsteq r2, r0, asr r9 │ │ │ │ @@ -115863,15 +115863,15 @@ │ │ │ │ @ instruction: 0xf6c31cff │ │ │ │ @ instruction: 0x21003c9a │ │ │ │ teqcs r8, #208, 18 @ 0x340000 │ │ │ │ @ instruction: 0x41994594 │ │ │ │ andcs fp, r1, r8, lsr pc │ │ │ │ tstge r6, r4, lsl #6 │ │ │ │ ldrdeq lr, [r0, -r1] │ │ │ │ - stc2l 1, cr15, [r4], #-996 @ 0xfffffc1c │ │ │ │ + stc2l 1, cr15, [r4], #996 @ 0x3e4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r8, #-0] │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ blcc 0xfe733d38 │ │ │ │ andeq r0, r0, r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -115902,56 +115902,56 @@ │ │ │ │ @ instruction: 0xf8d3d004 │ │ │ │ @ instruction: 0xf0122084 │ │ │ │ andsle r0, r8, pc, lsl #4 │ │ │ │ strtmi r4, [r0], -r9, ror #12 │ │ │ │ stc2 0, cr15, [r2] │ │ │ │ tstlt r9, r0, lsl #18 │ │ │ │ @ instruction: 0xf0e34628 │ │ │ │ - ldrb pc, [r3, pc, lsr #29] @ │ │ │ │ + ldrb pc, [r3, pc, lsr #30] @ │ │ │ │ strtmi r4, [r0], -r9, ror #12 │ │ │ │ stc2l 0, cr15, [r2], {0} │ │ │ │ stmdbcs r0, {r8, fp, ip, pc} │ │ │ │ @ instruction: 0x4669d1f4 │ │ │ │ @ instruction: 0xf0004620 │ │ │ │ stmdbls r0, {r0, r1, r2, r3, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ sbcle r2, r5, r0, lsl #18 │ │ │ │ strtmi lr, [r0], -ip, ror #15 │ │ │ │ movwpl pc, #34383 @ 0x864f @ │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ - tstppl r4, r1, asr #12 @ p-variant is OBSOLETE │ │ │ │ + tstpvs r4, r1, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - @ instruction: 0xf9d6f0c4 │ │ │ │ + blx 0x163d904 │ │ │ │ vaba.s q7, q12, q5 │ │ │ │ - svclt 0x0000faeb │ │ │ │ + svclt 0x0000fb6b │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ svcmi 0x0034b08d │ │ │ │ ldmdbmi r4!, {r3, r7, r9, sl, lr} │ │ │ │ @ instruction: 0xf641231b │ │ │ │ - vsubl.s8 , d0, d28 │ │ │ │ + vmvn.i32 d18, #3072 @ 0x00000c00 │ │ │ │ strls r0, [r0, -pc, lsr #4] │ │ │ │ stmdavs r9, {r1, r2, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f910b │ │ │ │ @ instruction: 0xf6410100 │ │ │ │ - vmla.f d17, d0, d0[1] │ │ │ │ + vorr.i32 q9, #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf0c2012f │ │ │ │ - strmi pc, [r5], -r7, asr #27 │ │ │ │ + strmi pc, [r5], -r7, asr #28 │ │ │ │ strtcc pc, [r8], #1285 @ 0x505 │ │ │ │ @ instruction: 0xf0c24630 │ │ │ │ - tstpcs fp, #3856 @ p-variant is OBSOLETE @ 0xf10 │ │ │ │ + tstpcs fp, #452 @ p-variant is OBSOLETE @ 0x1c4 │ │ │ │ eoreq pc, r0, #-1073741823 @ 0xc0000001 │ │ │ │ - cmppne r4, r1, asr #12 @ p-variant is OBSOLETE │ │ │ │ + cmppcs r4, r1, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ @ instruction: 0xf6419200 │ │ │ │ - vsubl.s8 , d0, d28 │ │ │ │ + vmvn.i32 d18, #3072 @ 0x00000c00 │ │ │ │ @ instruction: 0xf0c2022f │ │ │ │ - movwcs pc, #3651 @ 0xe43 @ │ │ │ │ + movwcs pc, #3779 @ 0xec3 @ │ │ │ │ @ instruction: 0xf894930a │ │ │ │ blcs 0x8efc0 │ │ │ │ rsbhi pc, r7, #64 @ 0x40 │ │ │ │ strcc pc, [ip, r5, lsl #10]! │ │ │ │ ldmib r7, {r0, r7, r9, sl, lr}^ │ │ │ │ tstmi r3, #56, 4 @ 0x80000003 │ │ │ │ @ instruction: 0xf505d111 │ │ │ │ @@ -115963,28 +115963,28 @@ │ │ │ │ subhi pc, r5, #64 @ 0x40 │ │ │ │ ldmib r3, {r4, r8, r9, sp, pc}^ │ │ │ │ stmib r7, {r8, r9, sp}^ │ │ │ │ stmdbge sl, {r3, r4, r5, r8, r9, sp} │ │ │ │ @ instruction: 0xf7904630 │ │ │ │ stmdbls sl, {r0, r3, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x4640b1f1 │ │ │ │ - cdp2 0, 3, cr15, cr4, cr3, {7} │ │ │ │ + cdp2 0, 11, cr15, cr4, cr3, {7} │ │ │ │ ldmdavs sl, {r2, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, fp, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ orrshi pc, r0, #64 @ 0x40 │ │ │ │ andcs fp, r0, sp │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff0 │ │ │ │ blcc 0xfe733ee0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ - eorseq r4, r4, r8, ror r7 │ │ │ │ + eorseq r4, r4, r8, lsl #17 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ strtmi sl, [r8], -sl, lsl #18 │ │ │ │ @ instruction: 0xff24f7ff │ │ │ │ stmdbcs r0, {r1, r3, r8, fp, ip, pc} │ │ │ │ @ instruction: 0xf505d1d9 │ │ │ │ @ instruction: 0xf50532ab │ │ │ │ strmi r3, [sl], sl, lsr #3 │ │ │ │ @@ -116184,48 +116184,48 @@ │ │ │ │ msrhi CPSR_fs, r0 │ │ │ │ teqle r8, r0, lsr #19 │ │ │ │ vpmin.s8 q1, q8, │ │ │ │ ldrmi r8, [r0], -r5, asr #3 │ │ │ │ tstcs r4, r3, lsl #4 │ │ │ │ @ instruction: 0xf140015a │ │ │ │ @ instruction: 0xf1bd81ac │ │ │ │ - strdcs pc, [r4, -r1] │ │ │ │ + tstpcs r4, r1, ror lr @ p-variant is OBSOLETE │ │ │ │ ldrbeq pc, [r4], #2244 @ 0x8c4 @ │ │ │ │ @ instruction: 0xf1bd9803 │ │ │ │ - @ instruction: 0xf8c4fdeb │ │ │ │ + @ instruction: 0xf8c4fe6b │ │ │ │ @ instruction: 0xf8da04dc │ │ │ │ @ instruction: 0x071b30bc │ │ │ │ @ instruction: 0x81adf140 │ │ │ │ stmdals r3, {r2, r8, sp} │ │ │ │ - stc2l 1, cr15, [r0, #756]! @ 0x2f4 │ │ │ │ + mcr2 1, 3, pc, cr0, cr13, {5} @ │ │ │ │ @ instruction: 0xf8c42104 │ │ │ │ stmdals r3, {r3, r4, r6, r7, sl} │ │ │ │ - ldc2l 1, cr15, [sl, #756] @ 0x2f4 │ │ │ │ + mrc2 1, 2, pc, cr10, cr13, {5} │ │ │ │ @ instruction: 0x2610f8d4 │ │ │ │ strbteq pc, [r0], #2244 @ 0x8c4 @ │ │ │ │ vpmin.s8 q1, q8, │ │ │ │ strhlt r8, [r2, #-16]! │ │ │ │ tstcs r4, r0, lsl r6 │ │ │ │ - stc2l 1, cr15, [lr, #756] @ 0x2f4 │ │ │ │ + mcr2 1, 2, pc, cr14, cr13, {5} @ │ │ │ │ @ instruction: 0xf8c42104 │ │ │ │ @ instruction: 0xf8d404e4 │ │ │ │ @ instruction: 0xf1bd0610 │ │ │ │ - @ instruction: 0xf8c4fdc7 │ │ │ │ + @ instruction: 0xf8c4fe47 │ │ │ │ ldmib sl, {r3, r5, r6, r7, sl}^ │ │ │ │ @ instruction: 0xf01c3c2e │ │ │ │ andsle r0, r4, r8, lsl #30 │ │ │ │ @ instruction: 0x2614f8d4 │ │ │ │ vpmin.s8 q1, q8, │ │ │ │ cmnlt r2, r3, ror #2 │ │ │ │ ldrmi r2, [r0], -r4, lsl #2 │ │ │ │ @ instruction: 0xf1bd9203 │ │ │ │ - @ instruction: 0x2104fdb5 │ │ │ │ + tstpcs r4, r5, lsr lr @ p-variant is OBSOLETE │ │ │ │ streq pc, [r0, #-2244] @ 0xfffff73c │ │ │ │ @ instruction: 0xf1bd9803 │ │ │ │ - @ instruction: 0xf8c4fdaf │ │ │ │ + @ instruction: 0xf8c4fe2f │ │ │ │ ldmib sl, {r2, r8, sl}^ │ │ │ │ blcs 0x90b6c │ │ │ │ svclt 0x00be4628 │ │ │ │ adcscc pc, r8, sl, asr #17 │ │ │ │ movweq pc, #16460 @ 0x404c @ │ │ │ │ adcscc pc, ip, sl, asr #17 │ │ │ │ blx 0x53dae4 │ │ │ │ @@ -116256,31 +116256,31 @@ │ │ │ │ ldrtmi sl, [r0], -sl, lsl #18 │ │ │ │ teqcs r8, #3260416 @ 0x31c000 │ │ │ │ blx 0xfe1bf976 │ │ │ │ stmdbcs r0, {r1, r3, r8, fp, ip, pc} │ │ │ │ ldcge 4, cr15, [r9, #508]! @ 0x1fc │ │ │ │ @ instruction: 0xf507e5d6 │ │ │ │ strbmi r7, [r0], -r3, lsl #6 │ │ │ │ - andpl pc, r8, #68157440 @ 0x4100000 │ │ │ │ + andsvs pc, r8, #68157440 @ 0x4100000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - cmppne ip, r1, asr #12 @ p-variant is OBSOLETE │ │ │ │ + msrcs (UNDEF: 108), r1 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ vhsub.s8 d25, d0, d0 │ │ │ │ @ instruction: 0xf0e372c4 │ │ │ │ - str pc, [r9, #2613]! @ 0xa35 │ │ │ │ + str pc, [r9, #2741]! @ 0xab5 │ │ │ │ @ instruction: 0x2603f894 │ │ │ │ @ instruction: 0xf43f428a │ │ │ │ blmi 0xfef2d2dc │ │ │ │ @ instruction: 0xf6414640 │ │ │ │ - vmlal.s , d0, d0[0] │ │ │ │ + vmov.i32 q11, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf641022f │ │ │ │ - vorr.i32 , #12 @ 0x0000000c │ │ │ │ + vmla.f d18, d0, d0[7] │ │ │ │ andls r0, r0, #-1073741813 @ 0xc000000b │ │ │ │ eorseq pc, pc, #64, 12 @ 0x4000000 │ │ │ │ - blx 0x8bdf14 │ │ │ │ + blx 0xfe8bdf14 │ │ │ │ bls 0x1bb1dc │ │ │ │ cmple lr, r0, lsl #20 │ │ │ │ @ instruction: 0x2660f8d4 │ │ │ │ @ instruction: 0xf8d49208 │ │ │ │ @ instruction: 0xf4132768 │ │ │ │ @ instruction: 0xf4227f00 │ │ │ │ @ instruction: 0xf8d40e70 │ │ │ │ @@ -116308,20 +116308,20 @@ │ │ │ │ @ instruction: 0xf8d42664 │ │ │ │ @ instruction: 0xf0222668 │ │ │ │ @ instruction: 0xf8c402f0 │ │ │ │ stmdbcs r0, {r3, r5, r6, r9, sl, sp} │ │ │ │ mrcge 4, 0, APSR_nzcv, cr13, cr15, {3} │ │ │ │ blmi 0xfe4fb2cc │ │ │ │ @ instruction: 0xf6414640 │ │ │ │ - vmvn.i32 , #1024 @ 0x00000400 │ │ │ │ + vsubl.s8 q11, d16, d4 │ │ │ │ @ instruction: 0xf641022f │ │ │ │ - vorr.i32 , #12 @ 0x0000000c │ │ │ │ + vmla.f d18, d0, d0[7] │ │ │ │ andls r0, r0, #-1073741813 @ 0xc000000b │ │ │ │ subeq pc, r5, #64, 12 @ 0x4000000 │ │ │ │ - @ instruction: 0xf9cef0e3 │ │ │ │ + blx 0x143dfb8 │ │ │ │ vmls.f q15, , d2[0] │ │ │ │ ldrb r2, [ip, #3648]! @ 0xe40 │ │ │ │ rsbsvs pc, pc, #34 @ 0x22 │ │ │ │ @ instruction: 0xf0229808 │ │ │ │ @ instruction: 0xf8c402ff │ │ │ │ @ instruction: 0xf8d42664 │ │ │ │ @ instruction: 0xf0222668 │ │ │ │ @@ -116358,26 +116358,26 @@ │ │ │ │ stmdbcs r0, {r0, r6, r7, r8, sl, sp, lr, pc} │ │ │ │ mrcge 4, 4, APSR_nzcv, cr6, cr15, {1} │ │ │ │ @ instruction: 0xf01ce66d │ │ │ │ @ instruction: 0xf43f0f02 │ │ │ │ @ instruction: 0x4628ae31 │ │ │ │ cdp2 0, 0, cr15, cr14, cr1, {0} │ │ │ │ @ instruction: 0xf1bd2010 │ │ │ │ - movwcs pc, #3073 @ 0xc01 @ │ │ │ │ + movwcs pc, #3201 @ 0xc81 @ │ │ │ │ @ instruction: 0xf6436043 │ │ │ │ vbic.i32 q10, #2304 @ 0x00000900 │ │ │ │ andvs r0, r3, r8, lsl #6 │ │ │ │ stmiacc r4!, {r2, r4, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ tstlt r3, r3, lsl #1 │ │ │ │ andeq pc, r8, #0, 2 │ │ │ │ @ instruction: 0xf10760da │ │ │ │ @ instruction: 0xf8c403a4 │ │ │ │ sbcvs r0, r3, r4, lsr #17 │ │ │ │ @ instruction: 0xf1bd2010 │ │ │ │ - movwcs pc, #3051 @ 0xbeb @ │ │ │ │ + movwcs pc, #3179 @ 0xc6b @ │ │ │ │ @ instruction: 0xf6436043 │ │ │ │ vqdmlal.s q10, d16, d1[3] │ │ │ │ andvs r0, r3, r8, lsl #6 │ │ │ │ stmiacc r8!, {r2, r4, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ tstlt r3, r3, lsl #1 │ │ │ │ andeq pc, r8, #0, 2 │ │ │ │ @ instruction: 0xf8c460da │ │ │ │ @@ -116390,158 +116390,158 @@ │ │ │ │ @ instruction: 0xf8d41664 │ │ │ │ @ instruction: 0xf0211668 │ │ │ │ @ instruction: 0xf8c4010f │ │ │ │ stmdbls r4, {r3, r5, r6, r9, sl, ip} │ │ │ │ @ instruction: 0xf43f2900 │ │ │ │ sbfx sl, r0, #26, #19 │ │ │ │ @ instruction: 0x46404b3e │ │ │ │ - ldrvs pc, [r8], #1601 @ 0x641 │ │ │ │ + strtvc pc, [r8], #1601 @ 0x641 │ │ │ │ strteq pc, [pc], #-704 @ 0x81d64 │ │ │ │ - cmppne ip, r1, asr #12 @ p-variant is OBSOLETE │ │ │ │ + msrcs (UNDEF: 108), r1 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ andmi lr, r0, #3358720 @ 0x334000 │ │ │ │ adcsne pc, r4, #64, 12 @ 0x4000000 │ │ │ │ - @ instruction: 0xf928f0e3 │ │ │ │ + @ instruction: 0xf9a8f0e3 │ │ │ │ @ instruction: 0xf1bde49c │ │ │ │ - tstpcs r4, r5, asr #24 @ p-variant is OBSOLETE │ │ │ │ + smlabtcs r4, r5, ip, pc @ │ │ │ │ strbeq pc, [r0], #2244 @ 0x8c4 @ │ │ │ │ @ instruction: 0xf1bd9803 │ │ │ │ - tstpcs r4, pc, lsr ip @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0x2104fcbf │ │ │ │ strbeq pc, [r4], #2244 @ 0x8c4 @ │ │ │ │ @ instruction: 0xf1bd9803 │ │ │ │ - @ instruction: 0xf8c4fc39 │ │ │ │ + @ instruction: 0xf8c4fcb9 │ │ │ │ @ instruction: 0xf8d404c8 │ │ │ │ @ instruction: 0xe65d2610 │ │ │ │ strbmi r4, [r0], -ip, lsr #22 │ │ │ │ - ldrbvs pc, [r4], #-1601 @ 0xfffff9bf @ │ │ │ │ + strbtvc pc, [r4], #-1601 @ 0xfffff9bf @ │ │ │ │ strteq pc, [pc], #-704 @ 0x81dac │ │ │ │ - cmppne ip, r1, asr #12 @ p-variant is OBSOLETE │ │ │ │ + msrcs (UNDEF: 108), r1 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ andmi lr, r0, #3358720 @ 0x334000 │ │ │ │ addne pc, lr, #64, 12 @ 0x4000000 │ │ │ │ - @ instruction: 0xf904f0e3 │ │ │ │ + @ instruction: 0xf984f0e3 │ │ │ │ blmi 0x9bafa4 │ │ │ │ @ instruction: 0xf6414640 │ │ │ │ - vmvn.i32 q11, #262144 @ 0x00040000 │ │ │ │ + vaddhn.i16 d23, q8, q2 │ │ │ │ @ instruction: 0xf641042f │ │ │ │ - vorr.i32 , #12 @ 0x0000000c │ │ │ │ + vmla.f d18, d0, d0[7] │ │ │ │ stmib sp, {r0, r1, r2, r3, r5, r8}^ │ │ │ │ @ instruction: 0xf6404200 │ │ │ │ @ instruction: 0xf0e312a3 │ │ │ │ - strbt pc, [r7], #-2291 @ 0xfffff70d @ │ │ │ │ - mrc2 2, 7, pc, cr4, cr7, {1} │ │ │ │ - cmppne ip, r1, asr #12 @ p-variant is OBSOLETE │ │ │ │ + strbt pc, [r7], #-2419 @ 0xfffff68d @ │ │ │ │ + @ instruction: 0xff74f237 │ │ │ │ + msrcs (UNDEF: 108), r1 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - adcpl pc, r8, r1, asr #12 │ │ │ │ + adcsvs pc, r8, r1, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf6404b17 │ │ │ │ vqsub.s8 q0, q9, q2 │ │ │ │ - @ instruction: 0xf641ff29 │ │ │ │ - vorr.i32 , #12 @ 0x0000000c │ │ │ │ + @ instruction: 0xf641ffa9 │ │ │ │ + vmla.f d18, d0, d0[7] │ │ │ │ @ instruction: 0xf641012f │ │ │ │ - vaddl.s8 q11, d0, d16 │ │ │ │ + vmvn.i32 d23, #0 @ 0x00000000 │ │ │ │ blmi 0x4c1ed0 │ │ │ │ subne pc, r8, #64, 12 @ 0x4000000 │ │ │ │ - @ instruction: 0xff1cf202 │ │ │ │ - cmppne ip, r1, asr #12 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0xff9cf202 │ │ │ │ + msrcs (UNDEF: 108), r1 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - sbcsvs pc, r8, r1, asr #12 │ │ │ │ + rscvc pc, r8, r1, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf6404b0a │ │ │ │ vhsub.s8 d2, d2, d10 │ │ │ │ - @ instruction: 0xf641ff0f │ │ │ │ - vorr.i32 , #12 @ 0x0000000c │ │ │ │ + @ instruction: 0xf641ff8f │ │ │ │ + vmla.f d18, d0, d0[7] │ │ │ │ @ instruction: 0xf641012f │ │ │ │ - vshr.s64 d22, d20, #64 │ │ │ │ + vmla.i d23, d16, d0[1] │ │ │ │ blmi 0x181f04 │ │ │ │ andcs pc, r2, #64, 12 @ 0x4000000 │ │ │ │ - @ instruction: 0xff02f202 │ │ │ │ + @ instruction: 0xff82f202 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ - eorseq r4, r4, r4, lsl #19 │ │ │ │ - mlaseq r4, r8, r9, r4 │ │ │ │ + mlaseq r4, r4, sl, r4 │ │ │ │ + eorseq r4, r4, r8, lsr #21 │ │ │ │ @ instruction: 0x03b9aca0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebd906c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [r4], -r0, asr #31 │ │ │ │ blmi 0x86e0b0 │ │ │ │ tstcs r0, r4, lsr r2 │ │ │ │ ldmdavs fp, {r3, r5, r6, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f930d │ │ │ │ vcgt.s32 d0, d6, d0 │ │ │ │ - stmiavs r3!, {r1, r2, r3, r5, r6, sl, fp, sp, lr, pc}^ │ │ │ │ + stmiavs r3!, {r1, r2, r3, r5, r6, r7, sl, fp, sp, lr, pc}^ │ │ │ │ rscpl pc, sp, pc, asr #4 │ │ │ │ andeq pc, r7, r0, asr #5 │ │ │ │ blcs 0x9bf1c │ │ │ │ strmi fp, [r3], -r8, lsl #30 │ │ │ │ - subsne pc, r0, r1, asr #12 │ │ │ │ + rsbcs pc, r0, r1, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf6419309 │ │ │ │ - vmlal.s , d0, d0[1] │ │ │ │ + vmov.i32 q9, #1024 @ 0x00000400 │ │ │ │ strls r0, [fp], #-559 @ 0xfffffdd1 │ │ │ │ @ instruction: 0xf64f9201 │ │ │ │ vrshr.s64 , , #64 │ │ │ │ andls r0, r4, #1879048192 @ 0x70000000 │ │ │ │ - blx 0xfe6be5d2 │ │ │ │ + ldc2 1, cr15, [r8], {196} @ 0xc4 │ │ │ │ strbtmi r9, [r8], -r0 │ │ │ │ - @ instruction: 0xff8cf0c1 │ │ │ │ + @ instruction: 0xf80cf0c2 │ │ │ │ @ instruction: 0xf1bd9800 │ │ │ │ - blmi 0x300c14 │ │ │ │ + blmi 0x300e14 │ │ │ │ blls 0x3dbf3c │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 57) │ │ │ │ andcs fp, r0, lr │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - mcr2 2, 3, pc, cr14, cr7, {1} @ │ │ │ │ + mcr2 2, 7, pc, cr14, cr7, {1} @ │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebd9100 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ @ instruction: 0xf6442000 │ │ │ │ - vsubw.s8 , q8, d28 │ │ │ │ - @ instruction: 0xf6410334 │ │ │ │ - vbic.i32 , #0 @ 0x00000000 │ │ │ │ + vrsra.s64 d18, d28, #64 │ │ │ │ + vcge.s8 d16, d2, d20 │ │ │ │ + vaddw.s8 q8, q8, d0 │ │ │ │ andcs r0, sl, #-1073741813 @ 0xc000000b │ │ │ │ @ instruction: 0xf1cb9000 │ │ │ │ - svclt 0x0000fd41 │ │ │ │ + svclt 0x0000fdc1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebd912c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ - @ instruction: 0xf6412000 │ │ │ │ - vbic.i32 , #0 @ 0x00000000 │ │ │ │ + vhadd.s8 d18, d2, d0 │ │ │ │ + vaddw.s8 q8, q8, d0 │ │ │ │ blmi 0x1023fc │ │ │ │ andls r2, r0, pc, lsl #4 │ │ │ │ - stc2 1, cr15, [lr, #-812]! @ 0xfffffcd4 │ │ │ │ - eorseq r4, r4, r4, asr #19 │ │ │ │ + stc2 1, cr15, [lr, #812]! @ 0x32c │ │ │ │ + ldrsbteq r4, [r4], -r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebd9154 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ - @ instruction: 0xf6412000 │ │ │ │ - vbic.i32 , #0 @ 0x00000000 │ │ │ │ + vhadd.s8 d18, d2, d0 │ │ │ │ + vaddw.s8 q8, q8, d0 │ │ │ │ blmi 0x102424 │ │ │ │ andls r2, r0, r4, lsl r2 │ │ │ │ - ldc2 1, cr15, [sl, #-812] @ 0xfffffcd4 │ │ │ │ - ldrsbteq r4, [r4], -ip │ │ │ │ + ldc2 1, cr15, [sl, #812] @ 0x32c │ │ │ │ + eorseq r4, r4, ip, ror #21 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebd917c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ - @ instruction: 0xf6412000 │ │ │ │ - vbic.i32 , #0 @ 0x00000000 │ │ │ │ + vhadd.s8 d18, d2, d0 │ │ │ │ + vaddw.s8 q8, q8, d0 │ │ │ │ blmi 0x10244c │ │ │ │ andls r2, r0, r9, lsl r2 │ │ │ │ - stc2 1, cr15, [r6, #-812] @ 0xfffffcd4 │ │ │ │ - ldrshteq r4, [r4], -r4 │ │ │ │ + stc2 1, cr15, [r6, #812] @ 0x32c │ │ │ │ + eorseq r4, r4, r4, lsl #22 │ │ │ │ ldrbmi r2, [r0, -r1]! │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ svclt 0x00004770 │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ svclt 0x00004770 │ │ │ │ addscc pc, r8, r0, lsl #10 │ │ │ │ @@ -116587,15 +116587,15 @@ │ │ │ │ b 0x15c0364 │ │ │ │ vtst.8 d29, d14, d7 │ │ │ │ vrshr.s64 , q12, #64 │ │ │ │ @ instruction: 0xf64f2296 │ │ │ │ @ instruction: 0xf8327cff │ │ │ │ strbmi r1, [r1, #-17]! @ 0xffffffef │ │ │ │ @ instruction: 0xf644d00d │ │ │ │ - vmov.i32 d18, #0 @ 0x00000000 │ │ │ │ + vsubl.s8 , d0, d16 │ │ │ │ bl 0x102948 │ │ │ │ movwls r1, #4609 @ 0x1201 │ │ │ │ @ instruction: 0x47906892 │ │ │ │ @ instruction: 0xf5039b01 │ │ │ │ stmdb r3, {r1, r2, r4, r8, r9, sp, lr}^ │ │ │ │ andlt r0, r3, r2, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ @@ -116666,22 +116666,22 @@ │ │ │ │ sbccs pc, r4, #134217731 @ 0x8000003 │ │ │ │ andle r4, sl, #805306377 @ 0x30000009 │ │ │ │ orrvc pc, r6, #12582912 @ 0xc00000 │ │ │ │ sbceq lr, r3, r0, lsl #22 │ │ │ │ ldrdeq lr, [r0, -r0] │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - @ instruction: 0xf641bd08 │ │ │ │ - vaddw.s8 , q8, d12 │ │ │ │ - @ instruction: 0xf641012f │ │ │ │ - vaddl.s8 , d16, d20 │ │ │ │ + vadd.f32 d27, d2, d8 │ │ │ │ + vsra.s64 d16, d12, #64 │ │ │ │ + vrhadd.s8 d16, d2, d31 │ │ │ │ + vshr.s64 d16, d20, #64 │ │ │ │ blmi 0x10227c │ │ │ │ adcscc pc, r6, #64, 4 │ │ │ │ - stc2l 2, cr15, [r6, #-8] │ │ │ │ - eorseq r4, r4, r0, asr sl │ │ │ │ + stc2l 2, cr15, [r6, #8] │ │ │ │ + eorseq r4, r4, r0, ror #22 │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ svclt 0x00004770 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ svclt 0x00004770 │ │ │ │ addscc pc, sl, r0, lsl #10 │ │ │ │ tstpeq pc, #72, 4 @ p-variant is OBSOLETE @ 0x80000004 │ │ │ │ @@ -116731,15 +116731,15 @@ │ │ │ │ ldreq r3, [fp, #3080] @ 0xc08 │ │ │ │ @ instruction: 0xf890d416 │ │ │ │ stmiblt fp!, {r2, r3, r6, r8, ip, sp}^ │ │ │ │ ldrdcc pc, [r0, #-128]! @ 0xffffff80 │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ blcs 0x310eec │ │ │ │ @ instruction: 0xf644d80c │ │ │ │ - vmov.i32 d18, #0 @ 0x00000000 │ │ │ │ + vsubl.s8 , d0, d16 │ │ │ │ bl 0x102b88 │ │ │ │ ldclvs 2, cr0, [r3, #-524] @ 0xfffffdf4 │ │ │ │ tstle r3, r3, lsl #22 │ │ │ │ andcs r2, r0, #0 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ stmdaeq r8, {r4, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ subeq pc, r0, r0 │ │ │ │ @@ -116754,15 +116754,15 @@ │ │ │ │ ldreq r3, [r9, #3080] @ 0xc08 │ │ │ │ @ instruction: 0xf890d42d │ │ │ │ stmiblt fp!, {r2, r3, r6, r8, ip, sp}^ │ │ │ │ ldrdcc pc, [r0, #-128]! @ 0xffffff80 │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ blcs 0x310f48 │ │ │ │ @ instruction: 0xf644d80b │ │ │ │ - vmov.i32 d18, #0 @ 0x00000000 │ │ │ │ + vsubl.s8 , d0, d16 │ │ │ │ bl 0x102be4 │ │ │ │ ldclvs 2, cr0, [r3, #-524] @ 0xfffffdf4 │ │ │ │ @ instruction: 0xf8d0b9a3 │ │ │ │ ldrbeq r3, [fp, r8, lsl #9] │ │ │ │ @ instruction: 0xf8d0d524 │ │ │ │ @ instruction: 0xf0000848 │ │ │ │ stmdacs r0, {r6} │ │ │ │ @@ -116812,15 +116812,15 @@ │ │ │ │ @ instruction: 0xf8d0d009 │ │ │ │ mulmi sl, r8, r4 │ │ │ │ ldrne pc, [ip], #2256 @ 0x8d0 │ │ │ │ tstmi sl, #11 │ │ │ │ tstcs r1, r4, lsl pc │ │ │ │ strtmi r2, [r0], -r0, lsl #2 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ - ldclt 0, cr15, [ip], {191} @ 0xbf │ │ │ │ + ldclt 0, cr15, [ip, #-764] @ 0xfffffd04 │ │ │ │ orrscc pc, sl, r0, lsl #10 │ │ │ │ cmncc r0, r0, lsl r5 │ │ │ │ @ instruction: 0xf8512401 │ │ │ │ vmull.u8 , d1, d8 │ │ │ │ @ instruction: 0xf1a121c4 │ │ │ │ @ instruction: 0xf1c10c20 │ │ │ │ blx 0x185c94 │ │ │ │ @@ -116844,15 +116844,15 @@ │ │ │ │ @ instruction: 0xf8d0d009 │ │ │ │ andmi r1, sl, r0, lsl #9 │ │ │ │ strne pc, [r4], #2256 @ 0x8d0 │ │ │ │ tstmi sl, #11 │ │ │ │ tstcs r1, r4, lsl pc │ │ │ │ strtmi r2, [r0], -r0, lsl #2 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ - mrrclt 0, 11, pc, ip, cr15 @ │ │ │ │ + ldcllt 0, cr15, [ip], {191} @ 0xbf │ │ │ │ orrscc pc, sl, r0, lsl #10 │ │ │ │ cmncc r0, r0, lsl r5 │ │ │ │ @ instruction: 0xf8512401 │ │ │ │ vmull.u8 , d1, d8 │ │ │ │ @ instruction: 0xf1a121c4 │ │ │ │ @ instruction: 0xf1c10c20 │ │ │ │ blx 0x185d14 │ │ │ │ @@ -116910,27 +116910,27 @@ │ │ │ │ @ instruction: 0xf8d0d009 │ │ │ │ mulmi fp, r8, r4 │ │ │ │ ldrne pc, [ip], #2256 @ 0x8d0 │ │ │ │ tstmi r3, #10 │ │ │ │ tstcs r1, r4, lsl pc │ │ │ │ strtmi r2, [r0], -r0, lsl #2 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ - bllt 0xff6be87c │ │ │ │ + mrrclt 0, 11, pc, r8, cr15 @ │ │ │ │ orrscc pc, r9, #0, 10 │ │ │ │ @ instruction: 0xf85333b0 │ │ │ │ vmull.u8 , d3, d8 │ │ │ │ cmpeq fp, r0, asr #2 │ │ │ │ stmdbcs r0, {r2, r3, r4, r5, r8, sl, ip, lr, pc} │ │ │ │ @ instruction: 0xf890d158 │ │ │ │ blcs 0x8eacc │ │ │ │ @ instruction: 0xf8d0d177 │ │ │ │ @ instruction: 0xf0011160 │ │ │ │ blcc 0x483224 │ │ │ │ stmdale r2!, {r1, r3, r8, r9, fp, sp} │ │ │ │ - ldccs 6, cr15, [r0], {68} @ 0x44 │ │ │ │ + stccc 6, cr15, [r0], #-272 @ 0xfffffef0 │ │ │ │ ldceq 2, cr15, [r4], #-768 @ 0xfffffd00 │ │ │ │ vstmiaeq r3, {d14-d19} │ │ │ │ ldrsbcc pc, [r4], #-140 @ 0xffffff74 @ │ │ │ │ @ instruction: 0xf890bb6b │ │ │ │ vraddhn.i16 d19, , q4 │ │ │ │ @ instruction: 0xf0830340 │ │ │ │ tstmi r3, #67108864 @ 0x4000000 │ │ │ │ @@ -116952,15 +116952,15 @@ │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ mvnle r2, r0, lsl #18 │ │ │ │ @ instruction: 0x314cf890 │ │ │ │ @ instruction: 0xf8d0bbb3 │ │ │ │ @ instruction: 0xf0011160 │ │ │ │ ldmdbcc r0, {r0, r1, r2, r3, r4, r8} │ │ │ │ stmiale r6!, {r1, r3, r8, fp, sp}^ │ │ │ │ - tstpcs r0, #68, 12 @ p-variant is OBSOLETE @ 0x4400000 │ │ │ │ + msrcc CPSR_, #68, 12 @ 0x4400000 │ │ │ │ teqpeq r4, #192, 4 @ p-variant is OBSOLETE │ │ │ │ orreq lr, r1, #3072 @ 0xc00 │ │ │ │ blcs 0x9dba0 │ │ │ │ blcs 0x17699c │ │ │ │ ldrdcs sp, [r0], -fp │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @@ -117001,15 +117001,15 @@ │ │ │ │ cmnle ip, r0, lsl #24 │ │ │ │ ldrdmi pc, [r0, #-128]! @ 0xffffff80 │ │ │ │ ldceq 0, cr15, [pc], {4} │ │ │ │ ldceq 1, cr15, [r0], {172} @ 0xac │ │ │ │ svceq 0x000af1bc │ │ │ │ @ instruction: 0xf04fbf8f │ │ │ │ @ instruction: 0xf6440c01 │ │ │ │ - vmov.i32 d18, #0 @ 0x00000000 │ │ │ │ + vaddhn.i16 d19, q0, q8 │ │ │ │ bl 0x1837c0 │ │ │ │ svclt 0x0098048c │ │ │ │ ldrsbgt pc, [r4], #-132 @ 0xffffff7c @ │ │ │ │ movteq pc, #963 @ 0x3c3 @ │ │ │ │ subsle r2, ip, r0, lsl #22 │ │ │ │ strvc pc, [r0], #962 @ 0x3c2 │ │ │ │ rsble r2, pc, r0, lsl #24 │ │ │ │ @@ -117136,15 +117136,15 @@ │ │ │ │ blcs 0xf9122c │ │ │ │ vtst.8 , q7, │ │ │ │ vrshr.s64 , q12, #64 │ │ │ │ @ instruction: 0xf8322296 │ │ │ │ @ instruction: 0xf64f2013 │ │ │ │ addsmi r7, sl, #-67108861 @ 0xfc000003 │ │ │ │ @ instruction: 0xf644d04f │ │ │ │ - vorr.i32 d18, #0 @ 0x00000000 │ │ │ │ + vsubw.s8 , q0, d16 │ │ │ │ bl 0x1435dc │ │ │ │ ldmvs fp, {r1, r8, r9, ip} │ │ │ │ @ instruction: 0x46054798 │ │ │ │ ldrtmi r4, [r0], -r8, lsl #13 │ │ │ │ @ instruction: 0xf7ff4639 │ │ │ │ @ instruction: 0xf504fec9 │ │ │ │ stmdacs r0, {r1, r2, r4, r8, r9, sp, lr} │ │ │ │ @@ -117204,15 +117204,15 @@ │ │ │ │ andle r0, r9, r1, lsl #2 │ │ │ │ ldrne pc, [r8], #2262 @ 0x8d6 │ │ │ │ @ instruction: 0xf8d6400a │ │ │ │ mulmi pc, ip, r4 @ │ │ │ │ svclt 0x0014433a │ │ │ │ tstcs r0, r1, lsl #2 │ │ │ │ @ instruction: 0xf0bf9303 │ │ │ │ - blls 0x18104c │ │ │ │ + blls 0x18124c │ │ │ │ svclt 0x0000e7b0 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfebd9c24 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf89d0fe8 │ │ │ │ @ instruction: 0x46076018 │ │ │ │ @ instruction: 0x46314615 │ │ │ │ @@ -117223,15 +117223,15 @@ │ │ │ │ blcs 0xfb6aa8 │ │ │ │ vtst.8 d29, d14, d26 │ │ │ │ vrshr.s64 , q12, #64 │ │ │ │ @ instruction: 0xf8322296 │ │ │ │ @ instruction: 0xf64f2013 │ │ │ │ addsmi r7, sl, #-67108861 @ 0xfc000003 │ │ │ │ @ instruction: 0xf644d030 │ │ │ │ - vorr.i32 d18, #0 @ 0x00000000 │ │ │ │ + vsubw.s8 , q0, d16 │ │ │ │ bl 0x143738 │ │ │ │ ldrtmi r1, [r8], -r2, lsl #6 │ │ │ │ @ instruction: 0x4798689b │ │ │ │ ldmdbeq r8, {r2, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ ldmdbne ip, {r2, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ ldrmi pc, [r8, #-879] @ 0xfffffc91 │ │ │ │ ldrtmi r2, [r1], -r0, lsl #6 │ │ │ │ @@ -117294,22 +117294,22 @@ │ │ │ │ bl 0x19110c4 │ │ │ │ @ instruction: 0xf8c60205 │ │ │ │ andlt r2, r3, ip, asr r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ - @ instruction: 0xf641bdf0 │ │ │ │ - vaddw.s8 , q8, d12 │ │ │ │ - @ instruction: 0xf641012f │ │ │ │ - vaddl.s8 , d16, d20 │ │ │ │ + vmla.f32 , q9, q8 │ │ │ │ + vsra.s64 d16, d12, #64 │ │ │ │ + vrhadd.s8 d16, d2, d31 │ │ │ │ + vshr.s64 d16, d20, #64 │ │ │ │ blmi 0x102c4c │ │ │ │ adccc pc, lr, #64, 4 │ │ │ │ - @ instruction: 0xf85ef202 │ │ │ │ - mlaseq r4, r0, sl, r4 │ │ │ │ + @ instruction: 0xf8def202 │ │ │ │ + eorseq r4, r4, r0, lsr #23 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebd9da4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5000fe8 │ │ │ │ @ instruction: 0xf890339a │ │ │ │ cmncc r0, #144, 8 @ 0x90000000 │ │ │ │ @ instruction: 0xf001b083 │ │ │ │ @@ -117507,15 +117507,15 @@ │ │ │ │ bcs 0xb831c │ │ │ │ @ instruction: 0xf890d13d │ │ │ │ blcs 0x8f3f0 │ │ │ │ @ instruction: 0xf8d0d164 │ │ │ │ @ instruction: 0xf0022160 │ │ │ │ blcc 0x483b48 │ │ │ │ ldmdale r8, {r1, r3, r8, r9, fp, sp} │ │ │ │ - tstpcs r0, r4, asr #12 @ p-variant is OBSOLETE │ │ │ │ + msrcc R8_usr, r4 │ │ │ │ teqpeq r4, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ orreq lr, r3, r1, lsl #22 │ │ │ │ ldmdblt fp, {r0, r1, r3, r6, r8, sl, fp, sp, lr}^ │ │ │ │ strne pc, [r8], #2256 @ 0x8d0 │ │ │ │ strle r0, [r7, #-1801] @ 0xfffff8f7 │ │ │ │ bllt 0xfeb3af6c │ │ │ │ @ instruction: 0x314cf890 │ │ │ │ @@ -117525,15 +117525,15 @@ │ │ │ │ bcs 0x311740 │ │ │ │ @ instruction: 0xf8d0d90a │ │ │ │ @ instruction: 0xf0000848 │ │ │ │ stmdacs r0, {r6} │ │ │ │ andcs fp, r7, r8, lsl pc │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ - tstpcs r0, #68, 12 @ p-variant is OBSOLETE @ 0x4400000 │ │ │ │ + msrcc CPSR_, #68, 12 @ 0x4400000 │ │ │ │ teqpeq r4, #192, 4 @ p-variant is OBSOLETE │ │ │ │ orreq lr, r2, #3072 @ 0xc00 │ │ │ │ tstlt sl, #5760 @ 0x1680 │ │ │ │ mvnle r2, r3, lsl #20 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @ instruction: 0xf8d04770 │ │ │ │ @@ -117570,15 +117570,15 @@ │ │ │ │ stmdbcs r0, {r0, r3, r4, r5, r8, sl, ip, lr, pc} │ │ │ │ @ instruction: 0xf890d155 │ │ │ │ blcs 0x8f4ec │ │ │ │ @ instruction: 0xf8d0d172 │ │ │ │ @ instruction: 0xf0011160 │ │ │ │ blcc 0x483c44 │ │ │ │ ldmdale pc, {r1, r3, r8, r9, fp, sp} @ │ │ │ │ - ldccs 6, cr15, [r0], {68} @ 0x44 │ │ │ │ + stccc 6, cr15, [r0], #-272 @ 0xfffffef0 │ │ │ │ ldceq 2, cr15, [r4], #-768 @ 0xfffffd00 │ │ │ │ vstmiaeq r3, {d14-d19} │ │ │ │ ldrsbcc pc, [r4], #-140 @ 0xffffff74 @ │ │ │ │ @ instruction: 0xf890bb53 │ │ │ │ vraddhn.i16 d28, q14, q4 │ │ │ │ b 0x5062e8 │ │ │ │ eorle r0, r3, ip, lsl #30 │ │ │ │ @@ -117599,15 +117599,15 @@ │ │ │ │ stmdbcs r0, {r4, r5, r6, r8, r9, sl, lr} │ │ │ │ @ instruction: 0xf890d1e1 │ │ │ │ bllt 0xfe94f560 │ │ │ │ ldrdne pc, [r0, #-128]! @ 0xffffff80 │ │ │ │ tstpeq pc, r1 @ p-variant is OBSOLETE │ │ │ │ stmdbcs sl, {r4, r8, fp, ip, sp} │ │ │ │ @ instruction: 0xf644d8e6 │ │ │ │ - vorr.i32 d18, #0 @ 0x00000000 │ │ │ │ + vsubw.s8 , q0, d16 │ │ │ │ bl 0x143d18 │ │ │ │ ldclvs 3, cr0, [r9, #-516] @ 0xfffffdfc │ │ │ │ sbcsle r2, r9, r0, lsl #18 │ │ │ │ bicsle r2, fp, r3, lsl #18 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -117642,15 +117642,15 @@ │ │ │ │ stmdbcs r0, {r0, r3, r4, r5, r8, sl, ip, lr, pc} │ │ │ │ @ instruction: 0xf890d155 │ │ │ │ blcs 0x8f60c │ │ │ │ @ instruction: 0xf8d0d172 │ │ │ │ @ instruction: 0xf0011160 │ │ │ │ blcc 0x483d64 │ │ │ │ ldmdale pc, {r1, r3, r8, r9, fp, sp} @ │ │ │ │ - ldccs 6, cr15, [r0], {68} @ 0x44 │ │ │ │ + stccc 6, cr15, [r0], #-272 @ 0xfffffef0 │ │ │ │ ldceq 2, cr15, [r4], #-768 @ 0xfffffd00 │ │ │ │ vstmiaeq r3, {d14-d19} │ │ │ │ ldrsbcc pc, [r4], #-140 @ 0xffffff74 @ │ │ │ │ @ instruction: 0xf890bb53 │ │ │ │ vraddhn.i16 d28, q14, q4 │ │ │ │ b 0x506308 │ │ │ │ eorle r0, r3, ip, lsl #30 │ │ │ │ @@ -117671,15 +117671,15 @@ │ │ │ │ stmdbcs r0, {r4, r5, r6, r8, r9, sl, lr} │ │ │ │ @ instruction: 0xf890d1e1 │ │ │ │ bllt 0xfe94f680 │ │ │ │ ldrdne pc, [r0, #-128]! @ 0xffffff80 │ │ │ │ tstpeq pc, r1 @ p-variant is OBSOLETE │ │ │ │ stmdbcs sl, {r4, r8, fp, ip, sp} │ │ │ │ @ instruction: 0xf644d8e6 │ │ │ │ - vorr.i32 d18, #0 @ 0x00000000 │ │ │ │ + vsubw.s8 , q0, d16 │ │ │ │ bl 0x143e38 │ │ │ │ ldclvs 3, cr0, [r9, #-516] @ 0xfffffdfc │ │ │ │ sbcsle r2, r9, r0, lsl #18 │ │ │ │ bicsle r2, fp, r3, lsl #18 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -117717,15 +117717,15 @@ │ │ │ │ ldmdavs r2, {r0, r3, r4, fp, sp, lr} │ │ │ │ @ instruction: 0xf04f9207 │ │ │ │ stmdbcs r0, {r9} │ │ │ │ andcs sp, r1, r1, rrx │ │ │ │ movwcs sl, #2306 @ 0x902 │ │ │ │ movwcc lr, #10701 @ 0x29cd │ │ │ │ movwcc lr, #18893 @ 0x49cd │ │ │ │ - ldc2l 2, cr15, [r2], {44} @ 0x2c │ │ │ │ + ldc2l 2, cr15, [r2, #-176] @ 0xffffff50 │ │ │ │ @ instruction: 0xf44f9c02 │ │ │ │ @ instruction: 0xf6c3434a │ │ │ │ bls 0x150090 │ │ │ │ strmi pc, [r3], -r4, lsr #23 │ │ │ │ strvs pc, [r2], -r3, lsl #22 │ │ │ │ stmiane r4!, {r2, r8, r9, fp, ip, pc}^ │ │ │ │ strbtvc lr, [r3], r6, asr #22 │ │ │ │ @@ -117765,15 +117765,15 @@ │ │ │ │ andlt sp, r9, r2, asr r1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ stmdage r2, {r4, r5, r6, r7, r8, sl, fp, ip, sp, pc} │ │ │ │ smlabtne r2, sp, r9, lr │ │ │ │ smlabtne r4, sp, r9, lr │ │ │ │ - cdp2 2, 0, cr15, cr8, cr8, {1} │ │ │ │ + cdp2 2, 8, cr15, cr8, cr8, {1} │ │ │ │ @ instruction: 0x2604e9dd │ │ │ │ submi pc, sl, pc, asr #8 │ │ │ │ addscc pc, sl, r3, asr #13 │ │ │ │ svcls 0x00039c02 │ │ │ │ cmpeq r3, r1, ror r1 │ │ │ │ b 0x10c9d60 │ │ │ │ bl 0x18dba40 │ │ │ │ @@ -117798,17 +117798,17 @@ │ │ │ │ @ instruction: 0xf8d5d00b │ │ │ │ mulmi fp, r8, r4 │ │ │ │ ldrne pc, [ip], #2261 @ 0x8d5 │ │ │ │ @ instruction: 0x0c01ea0c │ │ │ │ movweq lr, #51795 @ 0xca53 │ │ │ │ tstcs r1, r4, lsl pc │ │ │ │ andls r2, r1, #0, 2 │ │ │ │ - stc2l 0, cr15, [r8], #760 @ 0x2f8 │ │ │ │ + stc2l 0, cr15, [r8, #-760]! @ 0xfffffd08 │ │ │ │ ldr r9, [lr, r1, lsl #20] │ │ │ │ - ldc2 2, cr15, [r4], #-216 @ 0xffffff28 │ │ │ │ + ldc2 2, cr15, [r4], #216 @ 0xd8 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebda574 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff0 │ │ │ │ @ instruction: 0x461d4616 │ │ │ │ @ instruction: 0xff2ef7ff │ │ │ │ @@ -118154,32 +118154,32 @@ │ │ │ │ svclt 0x00080201 │ │ │ │ andle r4, r9, r1, lsl r6 │ │ │ │ ldrcs pc, [r8], #2259 @ 0x8d3 │ │ │ │ @ instruction: 0xf8d34011 │ │ │ │ mulsmi r5, ip, r4 │ │ │ │ svclt 0x0014430d │ │ │ │ tstcs r0, r1, lsl #2 │ │ │ │ - blx 0x8bfbe8 │ │ │ │ + blx 0xfe8bfbe8 │ │ │ │ svclt 0x0000e7bd │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strcc pc, [fp, r0, lsl #10]! │ │ │ │ stmdapl r8, {r8, sl, ip, sp, lr, pc} │ │ │ │ mvnscs r2, sl, ror r2 │ │ │ │ rscsne pc, r8, lr, asr #4 │ │ │ │ addscs pc, r6, r0, asr #5 │ │ │ │ - ldrcs pc, [r0], #-1604 @ 0xfffff9bc │ │ │ │ + strtcc pc, [r0], #-1604 @ 0xfffff9bc │ │ │ │ ldrteq pc, [r4], #-704 @ 0xfffffd40 @ │ │ │ │ ldmibne r8!, {r1, r2, r3, r6, r9, ip, sp, lr, pc}^ │ │ │ │ ldmibcs r6, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ ldmdaeq r0, {r3, r8, ip, sp, lr, pc} │ │ │ │ vmax.s32 d2, d4, d0 │ │ │ │ - andcs lr, r0, #26, 30 @ 0x68 │ │ │ │ + andcs lr, r0, #616 @ 0x268 │ │ │ │ stmib r7, {r8, r9, sp}^ │ │ │ │ stmib r7, {r1, r2, r4, r5, r6, r8, r9, sp}^ │ │ │ │ stmdahi r5!, {r3, r4, r5, r6, r8, r9, sp} │ │ │ │ ldmdale r8!, {r2, r3, r4, r5, r8, sl, fp, sp} │ │ │ │ strbmi r6, [r0], -r3, ror #16 │ │ │ │ @ instruction: 0xb1d84798 │ │ │ │ andseq pc, pc, #5 │ │ │ │ @@ -118204,22 +118204,22 @@ │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ ldrsbne pc, [r8, #135] @ 0x87 @ │ │ │ │ @ instruction: 0xf8d74311 │ │ │ │ @ instruction: 0xf8c721dc │ │ │ │ tstmi sl, #216, 2 @ 0x36 │ │ │ │ bicscs pc, ip, r7, asr #17 │ │ │ │ - @ instruction: 0xf641e7e6 │ │ │ │ - vaddw.s8 , q8, d12 │ │ │ │ - @ instruction: 0xf641012f │ │ │ │ - vmla.i d23, d16, d0[1] │ │ │ │ + vabd.s8 q15, q9, q11 │ │ │ │ + vsra.s64 d16, d12, #64 │ │ │ │ + vrhadd.s8 d16, d2, d31 │ │ │ │ + vshr.s64 q8, q2, #64 │ │ │ │ blmi 0x103a84 │ │ │ │ vhsub.s8 q1, , q6 │ │ │ │ - svclt 0x0000f943 │ │ │ │ - eorseq r4, r4, r4, lsr #21 │ │ │ │ + svclt 0x0000f9c3 │ │ │ │ + ldrhteq r4, [r4], -r4 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebdabdc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46060ff0 │ │ │ │ blx 0xfffc19e6 │ │ │ │ ldrcc pc, [r9, #1286] @ 0x506 │ │ │ │ ldrbvc pc, [r8, #1285]! @ 0x505 @ │ │ │ │ @@ -118369,15 +118369,15 @@ │ │ │ │ movwvs pc, #21765 @ 0x5505 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlabteq r0, r3, r9, lr │ │ │ │ strle r0, [r6, #-1979] @ 0xfffff845 │ │ │ │ sbcseq fp, r2, sl, lsr #2 │ │ │ │ @ instruction: 0xf5052100 │ │ │ │ vhadd.s32 d6, d4, d6 │ │ │ │ - @ instruction: 0xf8d5ed8e │ │ │ │ + @ instruction: 0xf8d5ee0e │ │ │ │ @ instruction: 0xf0073470 │ │ │ │ @ instruction: 0x462807f9 │ │ │ │ mvnseq pc, #35 @ 0x23 │ │ │ │ @ instruction: 0xf8c5433b │ │ │ │ pop {r4, r5, r6, sl, ip, sp} │ │ │ │ @ instruction: 0xf7ff41f0 │ │ │ │ @ instruction: 0xf1b8bedd │ │ │ │ @@ -118448,20 +118448,20 @@ │ │ │ │ svcvs 0x0040f013 │ │ │ │ @ instruction: 0xf003d043 │ │ │ │ @ instruction: 0xf1b36370 │ │ │ │ eorsle r6, lr, r0, ror pc │ │ │ │ strcc pc, [fp, r9, lsl #10]! │ │ │ │ @ instruction: 0x210022b9 │ │ │ │ andsne pc, r7, sp, lsl #4 │ │ │ │ - stcl 2, cr15, [lr], #144 @ 0x90 │ │ │ │ + stcl 2, cr15, [lr, #-144]! @ 0xffffff70 │ │ │ │ @ instruction: 0x96482610 │ │ │ │ strbtls r2, [r0], -lr, lsl #4 │ │ │ │ tstpne pc, r0, asr #12 @ p-variant is OBSOLETE │ │ │ │ ldrsbvs pc, [ip, #135] @ 0x87 @ │ │ │ │ - cmppeq r4, #536870916 @ p-variant is OBSOLETE @ 0x20000004 │ │ │ │ + msrne SPSR_s, #536870916 @ 0x20000004 │ │ │ │ msreq CPSR_fsxc, #192, 4 │ │ │ │ tstpne r4, sp, lsr #17 @ p-variant is OBSOLETE │ │ │ │ strbmi r9, [r8], -r4, asr #6 │ │ │ │ @ instruction: 0xf8ad2305 │ │ │ │ @ instruction: 0xf88d1174 │ │ │ │ stmdbge r4, {r1, r2, r4, r8, sp}^ │ │ │ │ cmnpcs r6, sp, lsl #17 @ p-variant is OBSOLETE │ │ │ │ @@ -118473,15 +118473,15 @@ │ │ │ │ @ instruction: 0xf6409661 │ │ │ │ @ instruction: 0x964b467a │ │ │ │ strcs r9, [r4], -r3, ror #12 │ │ │ │ tstpvs r9, sp, lsl #17 @ p-variant is OBSOLETE │ │ │ │ strbtcs pc, [r5], r2, asr #4 @ │ │ │ │ streq pc, [r8], -r0, asr #5 │ │ │ │ @ instruction: 0x966b9653 │ │ │ │ - ldrbeq pc, [ip], -r2, asr #4 @ │ │ │ │ + strbtne pc, [ip], -r2, asr #4 @ │ │ │ │ strteq pc, [pc], -r0, asr #5 │ │ │ │ @ instruction: 0xf004965c │ │ │ │ @ instruction: 0xf8d5ffa5 │ │ │ │ vmin.s8 d19, d24, d8 │ │ │ │ vmov.i32 d16, #48896 @ 0x0000bf00 │ │ │ │ blx 0x90ca10 │ │ │ │ ldrbeq pc, [r9, r3, lsl #6] @ │ │ │ │ @@ -118506,30 +118506,30 @@ │ │ │ │ @ instruction: 0xf50d4648 │ │ │ │ pop {r0, r1, r2, r3, r4, r5, r8, sl, fp, ip, sp, lr} │ │ │ │ @ instruction: 0xf0044ff0 │ │ │ │ @ instruction: 0xf509bd27 │ │ │ │ vst1.32 {d19-d21}, [pc :128], fp │ │ │ │ strdcs r7, [r0, -r0] │ │ │ │ vadd.i32 q5, q2, q2 │ │ │ │ - @ instruction: 0x27aaec7c │ │ │ │ + @ instruction: 0x27aaecfc │ │ │ │ ldrsbpl pc, [r8, #134] @ 0x86 @ │ │ │ │ ldceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ tstcs ip, lr, asr #10 │ │ │ │ andcs r9, r6, #427819008 @ 0x19800000 │ │ │ │ ldrdpl pc, [r0, #134]! @ 0x86 │ │ │ │ bleq 0xfffc4 │ │ │ │ @ instruction: 0xf04f9500 │ │ │ │ ldrbls r0, [lr, #-2567]! @ 0xfffff5f9 │ │ │ │ andne pc, pc, r0, asr #12 │ │ │ │ ldrsbpl pc, [ip, #134] @ 0x86 @ │ │ │ │ - msreq CPSR_fs, #536870916 @ 0x20000004 │ │ │ │ + teqpne ip, #536870916 @ p-variant is OBSOLETE @ 0x20000004 │ │ │ │ msreq CPSR_fsxc, #192, 4 │ │ │ │ ldrdvs pc, [r4, #134]! @ 0x86 │ │ │ │ vcgt.s8 , q1, q2 │ │ │ │ - vmov.i64 d16, #0x0000000000ff0000 │ │ │ │ + vqrdmlah.s d17, d0, d0[1] │ │ │ │ @ instruction: 0xf8ad0e2f │ │ │ │ @ instruction: 0xf8ad0114 │ │ │ │ movwcs r0, #20948 @ 0x51d4 │ │ │ │ tstpne r6, sp, lsl #17 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf88d4648 │ │ │ │ stmdbge r4, {r1, r2, r4, r6, r7, r8, ip}^ │ │ │ │ tstpcs r9, sp, lsl #17 @ p-variant is OBSOLETE │ │ │ │ @@ -118537,41 +118537,41 @@ │ │ │ │ cmnpcs r9, sp, lsl #17 @ p-variant is OBSOLETE │ │ │ │ strbls r2, [r7, #-512]! @ 0xfffffe00 │ │ │ │ strbcs pc, [r5, #578]! @ 0x242 @ │ │ │ │ streq pc, [r8, #-704] @ 0xfffffd40 │ │ │ │ ldrbls r9, [r3, #-1687] @ 0xfffff969 │ │ │ │ ldrbtmi pc, [sl], -r0, asr #12 @ │ │ │ │ vrshl.s8 , , q1 │ │ │ │ - vmul.i d16, d0, d0[0] │ │ │ │ + vmov.i16 , #0 @ 0x0000 │ │ │ │ strbls r0, [fp], -pc, lsr #16 │ │ │ │ ldrbtls r9, [fp], -r3, ror #12 │ │ │ │ @ instruction: 0xf8cd9583 │ │ │ │ @ instruction: 0xf640e170 │ │ │ │ vmull.p8 q10, d0, d9 │ │ │ │ stmib sp, {r0, r1, r9, sl, fp, ip, sp}^ │ │ │ │ stmib sp, {r3, r6, r8, r9, sl, lr, pc}^ │ │ │ │ @ instruction: 0x9761bc5f │ │ │ │ ldrbgt lr, [r8, -sp, asr #19]! │ │ │ │ bicsge pc, r9, sp, lsl #17 │ │ │ │ cmnp r5, sp, asr #17 @ p-variant is OBSOLETE │ │ │ │ mcrls 6, 0, r9, cr0, cr3, {4} │ │ │ │ bicshi pc, r0, sp, asr #17 │ │ │ │ - stmdaeq r8, {r1, r6, r9, ip, sp, lr, pc}^ │ │ │ │ + ldmdane r8, {r1, r6, r9, ip, sp, lr, pc}^ │ │ │ │ stmdaeq pc!, {r6, r7, r9, ip, sp, lr, pc} @ │ │ │ │ @ instruction: 0xf8cd959b │ │ │ │ @ instruction: 0xf04f8230 │ │ │ │ srsia sp, #15 │ │ │ │ @ instruction: 0xf88de235 │ │ │ │ @ instruction: 0xf04f5294 │ │ │ │ @ instruction: 0xf88d0509 │ │ │ │ @ instruction: 0xf88da239 │ │ │ │ ldrbcs r5, [pc, #662]! @ 0x841de │ │ │ │ @ instruction: 0xbc8fe9cd │ │ │ │ strmi lr, [r8, #2509]! @ 0x9cd │ │ │ │ - strbvc pc, [ip, #1601]! @ 0x641 @ │ │ │ │ + ldrbeq pc, [ip, #578]! @ 0x242 @ │ │ │ │ streq pc, [pc, #-704]! @ 0x83c98 │ │ │ │ strls r9, [r4, #1937]! @ 0x791 │ │ │ │ strbmi pc, [pc, #-1600] @ 0x83920 @ │ │ │ │ strls r9, [fp, #1686]! @ 0x696 │ │ │ │ ldreq pc, [sp, #579]! @ 0x243 │ │ │ │ streq pc, [r8, #-704] @ 0xfffffd40 │ │ │ │ vqrshl.s8 d25, d19, d19 │ │ │ │ @@ -118583,26 +118583,26 @@ │ │ │ │ usat pc, #11, sp, asr #29 @ │ │ │ │ stmdbmi r6, {r1, r8, r9, sp} │ │ │ │ strbmi r2, [r8], -r0, lsl #4 │ │ │ │ cdp2 0, 13, cr15, cr6, cr4, {0} │ │ │ │ ldrsbtcc pc, [r8], r4 @ │ │ │ │ svclt 0x0000e6e0 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r5, r4, r0, ror r4 │ │ │ │ - ldrhteq r5, [r4], -r0 │ │ │ │ + eorseq r5, r4, r0, lsl #11 │ │ │ │ + eorseq r5, r4, r0, asr #9 │ │ │ │ strtcc pc, [fp], r9, lsl #10 │ │ │ │ tstcs r0, ip, asr r2 │ │ │ │ vtst.32 d10, d4, d5 │ │ │ │ - ldrdcs lr, [r1, -r8] │ │ │ │ + tstcs r1, r8, asr ip │ │ │ │ blge 0x83e714 │ │ │ │ andvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ tstls r7, r8, asr #12 │ │ │ │ andcs r9, r0, #24, 4 @ 0x80000001 │ │ │ │ @ instruction: 0x27ff49b0 │ │ │ │ - mvnvc pc, #68157440 @ 0x4100000 │ │ │ │ + mvnseq pc, #536870916 @ 0x20000004 │ │ │ │ msreq CPSR_fsxc, #192, 4 │ │ │ │ tstls r4, #6553600 @ 0x640000 │ │ │ │ movwmi pc, #38464 @ 0x9640 @ │ │ │ │ movwcc pc, #12992 @ 0x32c0 @ │ │ │ │ blge 0x83e718 │ │ │ │ subscc pc, r5, sp, asr #17 │ │ │ │ orrvs pc, lr, #1325400064 @ 0x4f000000 │ │ │ │ @@ -118626,28 +118626,28 @@ │ │ │ │ @ instruction: 0xf0044648 │ │ │ │ tstpcs r7, #15104 @ p-variant is OBSOLETE @ 0x3b00 │ │ │ │ andcs r4, r0, #2441216 @ 0x254000 │ │ │ │ @ instruction: 0xf0044648 │ │ │ │ subscs pc, r9, #2032 @ 0x7f0 │ │ │ │ @ instruction: 0xf10d2100 │ │ │ │ vqadd.s32 d0, d20, d23 │ │ │ │ - @ instruction: 0xf8d4eb8c │ │ │ │ + @ instruction: 0xf8d4ec0c │ │ │ │ andcs r3, r0, #184 @ 0xb8 │ │ │ │ @ instruction: 0xf013a92c │ │ │ │ strbmi r6, [r8], -r0, lsl #31 │ │ │ │ movweq pc, #53327 @ 0xd04f @ │ │ │ │ @ instruction: 0xf88d9731 │ │ │ │ svclt 0x000c30b6 │ │ │ │ movtvc pc, #1103 @ 0x44f @ │ │ │ │ movwmi pc, #13391 @ 0x344f @ │ │ │ │ @ instruction: 0xf6409330 │ │ │ │ @ instruction: 0xf8ad130f │ │ │ │ @ instruction: 0xf64030b4 │ │ │ │ teqls r3, #1006632961 @ 0x3c000001 │ │ │ │ - mvnvc pc, #68157440 @ 0x4100000 │ │ │ │ + mvnseq pc, #536870916 @ 0x20000004 │ │ │ │ msreq CPSR_fsxc, #192, 4 │ │ │ │ vcgt.s8 d25, d3, d28 │ │ │ │ vrsra.s64 d16, d29, #64 │ │ │ │ teqls fp, #8, 6 @ 0x20000000 │ │ │ │ cmppmi r5, #805306372 @ p-variant is OBSOLETE @ 0x30000004 │ │ │ │ movweq pc, #33472 @ 0x82c0 @ │ │ │ │ vcge.s8 d25, d3, d28 │ │ │ │ @@ -118672,42 +118672,42 @@ │ │ │ │ biccs pc, r5, #69206016 @ 0x4200000 │ │ │ │ movweq pc, #33472 @ 0x82c0 @ │ │ │ │ ldreq pc, [sp, #-578] @ 0xfffffdbe │ │ │ │ streq pc, [r8, #-704] @ 0xfffffd40 │ │ │ │ strls r9, [fp, #-777] @ 0xfffffcf7 │ │ │ │ orrseq pc, r9, #536870916 @ 0x20000004 │ │ │ │ movweq pc, #33472 @ 0x82c0 @ │ │ │ │ - ldrbvc pc, [r4, #1601]! @ 0x641 @ │ │ │ │ + strne pc, [r4, #-578] @ 0xfffffdbe │ │ │ │ streq pc, [pc, #-704]! @ 0x83e4c │ │ │ │ tstcs r0, sp, asr #19 │ │ │ │ vrshl.s8 d25, d12, d2 │ │ │ │ - vabal.s8 q8, d0, d0 │ │ │ │ + vorr.i32 d17, #0 @ 0x00000000 │ │ │ │ stmib sp, {r0, r1, r2, r3, r5, r8, sl}^ │ │ │ │ strls r0, [sp, #-1042] @ 0xfffffbee │ │ │ │ - ldreq pc, [r0, #-578] @ 0xfffffdbe │ │ │ │ + strne pc, [r0, #-578]! @ 0xfffffdbe │ │ │ │ streq pc, [pc, #-704]! @ 0x83e68 │ │ │ │ andsls pc, ip, sp, asr #17 │ │ │ │ movwpl lr, #59853 @ 0xe9cd │ │ │ │ stmdals ip, {r0, r4, r5, r9, sl, lr} │ │ │ │ - blx 0x17c0840 │ │ │ │ + blx 0xff7c0840 │ │ │ │ @ instruction: 0x46814631 │ │ │ │ @ instruction: 0xf1c2980d │ │ │ │ - @ instruction: 0x4631fa57 │ │ │ │ + @ instruction: 0x4631fad7 │ │ │ │ stmdals lr, {r0, r2, r9, sl, lr} │ │ │ │ - blx 0x1540854 │ │ │ │ + blx 0xff540854 │ │ │ │ @ instruction: 0x46074631 │ │ │ │ - andseq pc, ip, r2, asr #4 │ │ │ │ + eorne pc, ip, r2, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ beq 0x100298 │ │ │ │ - blx 0x12c0868 │ │ │ │ + blx 0xff2c0868 │ │ │ │ sbcvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andls r2, r4, r0, lsl #2 │ │ │ │ @ instruction: 0xf04fa844 │ │ │ │ vqdmulh.s32 d0, d4, d14 │ │ │ │ - bls 0x53ed5c │ │ │ │ + bls 0x53ef5c │ │ │ │ @ instruction: 0xf0069911 │ │ │ │ ldcls 12, cr0, [r0], {7} │ │ │ │ stmib sp, {r2, r8, r9, sp}^ │ │ │ │ cmpls r4, fp, ror #2 │ │ │ │ ldrbls r9, [r5], #-2314 @ 0xfffff6f6 │ │ │ │ ldmeq r4!, {r0, r2, r3, r5, r6, sl, ip, pc}^ │ │ │ │ @ instruction: 0xf044916e │ │ │ │ @@ -118758,28 +118758,28 @@ │ │ │ │ stmib sp, {r2, r3, r6, r9, sp, lr, pc}^ │ │ │ │ strls sl, [r4, pc, lsl #19] │ │ │ │ eorspl pc, r7, #9240576 @ 0x8d0000 │ │ │ │ eorspl pc, r8, #9240576 @ 0x8d0000 │ │ │ │ svcls 0x000b949d │ │ │ │ @ instruction: 0xf004979f │ │ │ │ stmdals r4, {r0, r1, r4, r5, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0xf988f1bb │ │ │ │ + blx 0x2c094c │ │ │ │ @ instruction: 0xf1bb9803 │ │ │ │ - stmdals r2, {r0, r2, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0xf982f1bb │ │ │ │ + stmdals r2, {r0, r2, r9, fp, ip, sp, lr, pc} │ │ │ │ + blx 0x140958 │ │ │ │ @ instruction: 0xf1bb9801 │ │ │ │ - blls 0x2c2870 │ │ │ │ + blls 0x2c2a70 │ │ │ │ @ instruction: 0xf47f429e │ │ │ │ ldcls 15, cr10, [r3], {91} @ 0x5b │ │ │ │ @ instruction: 0x901cf8dd │ │ │ │ ldrsbtcc pc, [r8], r4 @ │ │ │ │ vrshl.s64 q7, , │ │ │ │ - svclt 0x0000fca3 │ │ │ │ - ldrhteq r4, [r4], -r0 │ │ │ │ - eorseq r4, r4, r0, lsl fp │ │ │ │ + svclt 0x0000fd23 │ │ │ │ + eorseq r4, r4, r0, asr #23 │ │ │ │ + eorseq r4, r4, r0, lsr #24 │ │ │ │ stmiblt r9, {r0, r3, r6, r7, fp, sp, lr}^ │ │ │ │ @ instruction: 0x11abf243 │ │ │ │ cmppcs r3, r3, asr #13 @ p-variant is OBSOLETE │ │ │ │ tstmi r9, #285212672 @ 0x11000000 │ │ │ │ andcs fp, r1, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf8d02200 │ │ │ │ tstcs r0, r0, lsr r8 │ │ │ │ @@ -118868,15 +118868,15 @@ │ │ │ │ stmiblt r3!, {r6, r8, r9, sp}^ │ │ │ │ @ instruction: 0x314cf890 │ │ │ │ @ instruction: 0xf8d0b98b │ │ │ │ @ instruction: 0xf0033160 │ │ │ │ blcc 0x485088 │ │ │ │ svclt 0x008f2b0a │ │ │ │ vcgt.s8 d18, d5, d1 │ │ │ │ - vrshr.s64 q10, q0, #64 │ │ │ │ + vmlal.s , d16, d0[4] │ │ │ │ @ instruction: 0xf8520234 │ │ │ │ ldrmi r3, [r8], -r3, lsr #32 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @ instruction: 0xf8d04770 │ │ │ │ vmla.f , , d0[2] │ │ │ │ ldrmi r0, [r8], -r1, lsl #7 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @@ -118895,22 +118895,22 @@ │ │ │ │ @ instruction: 0x46040ff8 │ │ │ │ @ instruction: 0xf7ff4615 │ │ │ │ stmdacs r1, {r0, r1, r2, r3, r4, r5, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ svclt 0x000cdc08 │ │ │ │ addvs pc, r0, #79 @ 0x4f │ │ │ │ movwcs r2, #4608 @ 0x1200 │ │ │ │ strtmi r4, [r0], -sl, lsr #6 │ │ │ │ - @ instruction: 0xff9cf07f │ │ │ │ - bicne pc, r0, r2, asr #4 │ │ │ │ + @ instruction: 0xf81cf080 │ │ │ │ + bicscs pc, r0, r2, asr #4 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - sbcsne pc, ip, r2, asr #4 │ │ │ │ + rsccs pc, ip, r2, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ eorscs r4, sp, #1024 @ 0x400 │ │ │ │ - blx 0xff7c0c9e │ │ │ │ - ldrshteq r5, [r4], -ip │ │ │ │ + mrrc2 2, 0, pc, ip, cr0 @ │ │ │ │ + eorseq r5, r4, ip, lsl #12 │ │ │ │ orrscc pc, r9, #0, 10 │ │ │ │ ldrdcs lr, [sl, -r3]! │ │ │ │ ldrtle r0, [fp], #-1427 @ 0xfffffa6d │ │ │ │ bcs 0x87ffc │ │ │ │ movtne lr, #6723 @ 0x1a43 │ │ │ │ blle 0x6718b8 │ │ │ │ strtle r0, [fp], #-2009 @ 0xfffff827 │ │ │ │ @@ -118952,15 +118952,15 @@ │ │ │ │ ldreq r3, [fp, #3080] @ 0xc08 │ │ │ │ @ instruction: 0xf890d41b │ │ │ │ stmiblt r3!, {r2, r3, r6, r8, ip, sp}^ │ │ │ │ ldrdcs pc, [r0, #-128]! @ 0xffffff80 │ │ │ │ andseq pc, pc, #2 │ │ │ │ bcs 0x312da0 │ │ │ │ vtst.8 d29, d5, d1 │ │ │ │ - vrsra.s64 q10, q0, #64 │ │ │ │ + vqdmlal.s , d16, d0[4] │ │ │ │ @ instruction: 0xf8530334 │ │ │ │ blcs 0x1105f8 │ │ │ │ @ instruction: 0xf8d0d109 │ │ │ │ vst2.16 {d0-d1}, [r0], r8 │ │ │ │ stmdacs r0, {ip, sp, lr} │ │ │ │ andcs fp, r7, r8, lsl pc │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @@ -118979,15 +118979,15 @@ │ │ │ │ strtle r0, [r6], #-1433 @ 0xfffffa67 │ │ │ │ @ instruction: 0x314cf890 │ │ │ │ teqle pc, r0, lsl #22 │ │ │ │ ldrdcc pc, [r0, #-128]! @ 0xffffff80 │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ blcs 0x31320c │ │ │ │ vtst.8 d29, d5, d11 │ │ │ │ - vrshr.s64 q10, q0, #64 │ │ │ │ + vmlal.s , d16, d0[4] │ │ │ │ @ instruction: 0xf8520234 │ │ │ │ strtmi r3, [r0], -r3, lsr #32 │ │ │ │ @ instruction: 0xf0049301 │ │ │ │ blls 0x102788 │ │ │ │ svcvs 0x0000f010 │ │ │ │ blcs 0xf85f0 │ │ │ │ blcs 0x17ba30 │ │ │ │ @@ -119024,15 +119024,15 @@ │ │ │ │ strtle r0, [r6], #-1433 @ 0xfffffa67 │ │ │ │ @ instruction: 0x314cf890 │ │ │ │ teqle pc, r0, lsl #22 │ │ │ │ ldrdcc pc, [r0, #-128]! @ 0xffffff80 │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ blcs 0x3132c0 │ │ │ │ vtst.8 d29, d5, d11 │ │ │ │ - vrshr.s64 q10, q0, #64 │ │ │ │ + vmlal.s , d16, d0[4] │ │ │ │ @ instruction: 0xf8520234 │ │ │ │ strtmi r3, [r0], -r3, lsr #32 │ │ │ │ @ instruction: 0xf0049301 │ │ │ │ blls 0x1026d4 │ │ │ │ svcvs 0x0000f010 │ │ │ │ blcs 0xf86a4 │ │ │ │ blcs 0x17bae4 │ │ │ │ @@ -119070,15 +119070,15 @@ │ │ │ │ strble r0, [r9], #-1435 @ 0xfffffa65 │ │ │ │ @ instruction: 0x314cf890 │ │ │ │ teqle sp, r0, lsl #22 │ │ │ │ ldrdcc pc, [r0, #-128]! @ 0xffffff80 │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ blcs 0x313378 │ │ │ │ vadd.i8 , , │ │ │ │ - vrshr.s64 q10, q0, #64 │ │ │ │ + vmlal.s , d16, d0[4] │ │ │ │ @ instruction: 0xf8520234 │ │ │ │ blx 0xfed0c7d4 │ │ │ │ stmdbeq sp!, {r1, r7, r8, sl, ip, sp, lr, pc}^ │ │ │ │ stmdacc r8!, {r2, r4, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ andls r4, r1, #32, 12 @ 0x2000000 │ │ │ │ strcc pc, [r0], -r3, asr #7 │ │ │ │ @ instruction: 0xffacf003 │ │ │ │ @@ -119141,15 +119141,15 @@ │ │ │ │ adchi pc, sp, r0, asr #32 │ │ │ │ cmnppl r0, #13828096 @ p-variant is OBSOLETE @ 0xd30000 │ │ │ │ ldceq 0, cr15, [pc], {5} │ │ │ │ ldceq 1, cr15, [r0], {172} @ 0xac │ │ │ │ svceq 0x000af1bc │ │ │ │ @ instruction: 0xf04fbf88 │ │ │ │ stmdale r5, {r0, sl, fp} │ │ │ │ - ldrbmi pc, [r0, #581] @ 0x245 @ │ │ │ │ + strbpl pc, [r0, #581]! @ 0x245 @ │ │ │ │ ldreq pc, [r4, #-704]! @ 0xfffffd40 │ │ │ │ eorgt pc, ip, r5, asr r8 @ │ │ │ │ @ instruction: 0xf0402a00 │ │ │ │ @ instruction: 0xf8d380b4 │ │ │ │ strcs r2, [r0], -ip, asr #4 │ │ │ │ @ instruction: 0xf5014615 │ │ │ │ andcc r4, r8, #-1879048183 @ 0x90000009 │ │ │ │ @@ -119207,15 +119207,15 @@ │ │ │ │ @ instruction: 0xf893808d │ │ │ │ bcs 0x8d6bc │ │ │ │ addshi pc, r5, r0, asr #32 │ │ │ │ cmnpcs r0, #13828096 @ p-variant is OBSOLETE @ 0xd30000 │ │ │ │ andseq pc, pc, #2 │ │ │ │ bcs 0x31319c │ │ │ │ vtst.8 d29, d5, d3 │ │ │ │ - @ instruction: 0xf2c044d0 │ │ │ │ + vmls.i d21, d16, d0[4] │ │ │ │ @ instruction: 0xf8540434 │ │ │ │ bcs 0x10c9f4 │ │ │ │ mcrrle 0, 7, sp, pc, cr3 │ │ │ │ @ instruction: 0xf0402a00 │ │ │ │ @ instruction: 0xf000808e │ │ │ │ @ instruction: 0xf0016000 │ │ │ │ stmdbcs r0, {r2, r8} │ │ │ │ @@ -119330,15 +119330,15 @@ │ │ │ │ cdpeq 0, 1, cr15, cr15, cr4, {0} │ │ │ │ @ instruction: 0xf1ae4625 │ │ │ │ stccs 4, cr0, [sl], {16} │ │ │ │ andcs sp, r1, r6, lsl #18 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - cdpmi 2, 13, cr15, cr0, cr5, {2} │ │ │ │ + cdppl 2, 14, cr15, cr0, cr5, {2} │ │ │ │ cdpeq 2, 3, cr15, cr4, cr0, {6} │ │ │ │ eor pc, r4, lr, asr r8 @ │ │ │ │ svceq 0x0000f1be │ │ │ │ b 0x1479010 │ │ │ │ bcs 0xa06ac │ │ │ │ vmlsne.f32 s29, s6, s28 │ │ │ │ @ instruction: 0xf01edb61 │ │ │ │ @@ -119405,15 +119405,15 @@ │ │ │ │ msrvs SPSR_, #50331648 @ 0x3000000 │ │ │ │ movweq lr, #59987 @ 0xea53 │ │ │ │ svcge 0x006bf47f │ │ │ │ svceq 0x0000f1bc │ │ │ │ @ instruction: 0xf8d1d115 │ │ │ │ ldrmi r3, [sp], -r0, ror #2 │ │ │ │ vaba.s8 q15, , q14 │ │ │ │ - vrshr.s64 q10, q0, #64 │ │ │ │ + vmlal.s , d16, d0[4] │ │ │ │ @ instruction: 0xf8520234 │ │ │ │ blcs 0x150d10 │ │ │ │ svcge 0x005cf43f │ │ │ │ bicle r2, r7, r1, lsl #22 │ │ │ │ vst1.16 {d14}, [r3 :256], r5 │ │ │ │ @ instruction: 0x432b2380 │ │ │ │ svcge 0x0053f43f │ │ │ │ @@ -119457,20 +119457,20 @@ │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebdbf3c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r5, r0, ror #31 │ │ │ │ tstcs fp, #155648 @ 0x26000 │ │ │ │ - cmppne r4, r1, asr #12 @ p-variant is OBSOLETE │ │ │ │ + cmppcs r4, r1, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ @ instruction: 0xf6419200 │ │ │ │ - vsubl.s8 , d0, d28 │ │ │ │ + vmvn.i32 d18, #3072 @ 0x00000c00 │ │ │ │ @ instruction: 0xf0bf022f │ │ │ │ - @ instruction: 0xf500fa35 │ │ │ │ + @ instruction: 0xf500fab5 │ │ │ │ @ instruction: 0xf8535329 │ │ │ │ ldreq r3, [sl], #-3080 @ 0xfffff3f8 │ │ │ │ andcs sp, r0, r9, lsl #8 │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @@ -119495,26 +119495,26 @@ │ │ │ │ @ instruction: 0xe7d0d1f5 │ │ │ │ cmppcc r8, #13762560 @ p-variant is OBSOLETE @ 0xd20000 │ │ │ │ strble r0, [ip, #667] @ 0x29b │ │ │ │ @ instruction: 0xf892e7e7 │ │ │ │ blcs 0x91b4c │ │ │ │ @ instruction: 0xf8d2d1eb │ │ │ │ strb r4, [r5, ip, asr #4]! │ │ │ │ - eorseq r5, r4, r4, lsl r5 │ │ │ │ + eorseq r5, r4, r4, lsr #12 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebdbfec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ tstcs fp, #24, 20 @ 0x18000 │ │ │ │ - cmppne r4, r1, asr #12 @ p-variant is OBSOLETE │ │ │ │ + cmppcs r4, r1, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ @ instruction: 0xf6419200 │ │ │ │ - vsubl.s8 , d0, d28 │ │ │ │ + vmvn.i32 d18, #3072 @ 0x00000c00 │ │ │ │ @ instruction: 0xf0bf022f │ │ │ │ - @ instruction: 0xf500f9dd │ │ │ │ + @ instruction: 0xf500fa5d │ │ │ │ @ instruction: 0xf8535329 │ │ │ │ ldreq r3, [fp], #-3080 @ 0xfffff3f8 │ │ │ │ andcs sp, r0, r9, lsl #8 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @@ -119525,26 +119525,26 @@ │ │ │ │ strcs sp, [r0], #-237 @ 0xffffff13 │ │ │ │ andcs r4, r1, #34603008 @ 0x2100000 │ │ │ │ strcc r4, [r1], #-1576 @ 0xfffff9d8 │ │ │ │ stc2l 7, cr15, [r2], #1020 @ 0x3fc │ │ │ │ mvnle r2, r0, lsl #16 │ │ │ │ mvnsle r2, r0, lsl ip │ │ │ │ svclt 0x0000e7e1 │ │ │ │ - eorseq r5, r4, r4, lsl r5 │ │ │ │ + eorseq r5, r4, r4, lsr #12 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebdc064 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r6], r8 │ │ │ │ bmi 0x1056680 │ │ │ │ @ instruction: 0xf641231b │ │ │ │ - vmla.f d17, d0, d0[1] │ │ │ │ + vorr.i32 q9, #4 @ 0x00000004 │ │ │ │ andls r0, r0, #-1073741813 @ 0xc000000b │ │ │ │ - eorne pc, ip, #68157440 @ 0x4100000 │ │ │ │ + eorscs pc, ip, #68157440 @ 0x4100000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - @ instruction: 0xf9a0f0bf │ │ │ │ + blx 0x8c1184 │ │ │ │ addscc pc, r0, #212, 16 @ 0xd40000 │ │ │ │ tstppl r8, r0, lsl #10 @ p-variant is OBSOLETE │ │ │ │ tstcc r0, r2, lsl #12 │ │ │ │ ldmdbvs r8, {r0, r1, r3, r5, r6, r8, ip, sp, pc}^ │ │ │ │ streq r4, [r5], r6, lsl #12 │ │ │ │ andlt sp, r6, r0, asr #8 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ @@ -119593,15 +119593,15 @@ │ │ │ │ @ instruction: 0xf8cc2300 │ │ │ │ b 0x115ca84 │ │ │ │ @ instruction: 0xf8cc1282 │ │ │ │ @ instruction: 0xf7ff4ec8 │ │ │ │ svclt 0x0000fa7d │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ - eorseq r5, r4, r4, lsl r5 │ │ │ │ + eorseq r5, r4, r4, lsr #12 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfebdc178 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff8 │ │ │ │ blx 0xdc2f80 │ │ │ │ strtmi r4, [r0], -r6, lsl #12 │ │ │ │ ldc 6, cr4, [pc, #52] @ 0x84fc0 │ │ │ │ @@ -119609,15 +119609,15 @@ │ │ │ │ @ instruction: 0xf504fa87 │ │ │ │ cdpcs 12, 0, cr6, cr1, cr12, {2} │ │ │ │ ldceq 8, cr15, [r4], #784 @ 0x310 │ │ │ │ @ instruction: 0x462a4633 │ │ │ │ movwcs fp, #8120 @ 0x1fb8 │ │ │ │ tstcs r7, r0, lsr #12 │ │ │ │ blvc 0x1403dc │ │ │ │ - blx 0x2411ac │ │ │ │ + blx 0xfe2411ac │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfebdc1c4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460a0ff8 │ │ │ │ @ instruction: 0xf7ff2101 │ │ │ │ @@ -119628,15 +119628,15 @@ │ │ │ │ movwcs fp, #275 @ 0x113 │ │ │ │ ldrbtcc pc, [r0], #-2240 @ 0xfffff740 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ adccc pc, sl, r0, lsl #10 │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ vqadd.s32 , q4, q8 │ │ │ │ - svclt 0x0000ba67 │ │ │ │ + svclt 0x0000bae7 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebdc208 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bl 0x88fb0 │ │ │ │ @ instruction: 0xf64202c1 │ │ │ │ @ instruction: 0xf6420c30 │ │ │ │ @ instruction: 0x008c03b0 │ │ │ │ @@ -119665,30 +119665,30 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ @ instruction: 0x63a8f64f │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ ldrbeq r6, [sl, #-2075] @ 0xfffff7e5 │ │ │ │ vmax.f32 , q1, q2 │ │ │ │ - vshr.s64 , q8, #64 │ │ │ │ + vaddl.s8 , d0, d0 │ │ │ │ strble r0, [fp, #47]! @ 0x2f │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf0e44070 │ │ │ │ - vqrdmlsh.s , , d1[3] │ │ │ │ + vqrdmlsh.s , , d1[3] │ │ │ │ blcs 0x89db4 │ │ │ │ blcs 0x3b9434 │ │ │ │ @ instruction: 0x33aaf504 │ │ │ │ tstpeq r3, r6, lsr #32 @ p-variant is OBSOLETE │ │ │ │ teqpeq r0, #-1073741824 @ p-variant is OBSOLETE @ 0xc0000000 │ │ │ │ tstcc r2, r8, lsl #30 │ │ │ │ strtmi r2, [fp], #-544 @ 0xfffffde0 │ │ │ │ andlt r4, r2, r8, lsr #12 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ blt 0xfecc2f04 │ │ │ │ - eorcs pc, r8, r2, asr #4 │ │ │ │ + eorscc pc, r8, r2, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ svclt 0x0000e7e0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfebdc2e0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ b 0xfe1090a8 │ │ │ │ stmibvc ip, {r1, r6, sl, fp} │ │ │ │ @@ -119732,15 +119732,15 @@ │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdcs r0, [r0, -r0]! @ │ │ │ │ strcs r4, [r0], #-1541 @ 0xfffff9fb │ │ │ │ blx 0x942fca │ │ │ │ adccc pc, sl, r5, lsl #10 │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ vqadd.s32 d3, d3, d16 │ │ │ │ - strtmi lr, [r1], -r4, ror #21 │ │ │ │ + strtmi lr, [r1], -r4, ror #22 │ │ │ │ strcc r4, [r1], #-1576 @ 0xfffff9d8 │ │ │ │ @ instruction: 0xff2cf7ff │ │ │ │ mvnsle r2, r0, lsl ip │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @@ -119786,28 +119786,28 @@ │ │ │ │ vst2.8 {d16,d18}, [pc], r8 │ │ │ │ strcs r6, [r0], #-1988 @ 0xfffff83c │ │ │ │ bleq 0x6c1698 │ │ │ │ cdpne 2, 3, cr15, cr1, cr5, {2} │ │ │ │ cdpeq 2, 0, cr15, cr8, cr0, {6} │ │ │ │ sbcseq pc, r5, r5, asr #4 │ │ │ │ andeq pc, r8, r0, asr #5 │ │ │ │ - asrcs pc, r2, #4 @ │ │ │ │ + asrscc pc, r2, #4 @ │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - adcscs pc, r0, #536870916 @ 0x20000004 │ │ │ │ + sbccc pc, r0, #536870916 @ 0x20000004 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ and lr, r2, sp, asr #19 │ │ │ │ andne lr, r4, #3358720 @ 0x334000 │ │ │ │ stmdals r4, {r0, r5, r9, sl, lr} │ │ │ │ - @ instruction: 0xf9aef1c1 │ │ │ │ + blx 0xc41998 │ │ │ │ strmi r4, [r6], -r1, lsr #12 │ │ │ │ @ instruction: 0xf1c19805 │ │ │ │ - adcscs pc, fp, #2768896 @ 0x2a4000 │ │ │ │ + adcscs pc, fp, #167936 @ 0x29000 │ │ │ │ tstcs r0, r5, lsl #12 │ │ │ │ andseq pc, sp, sp, lsl #2 │ │ │ │ - b 0x17c1b38 │ │ │ │ + b 0xff7c1b38 │ │ │ │ tstls r7, #2048 @ 0x800 │ │ │ │ blls 0x14dab4 │ │ │ │ @ instruction: 0x46504659 │ │ │ │ movwcs r9, #9007 @ 0x232f │ │ │ │ stceq 0, cr15, [lr], {79} @ 0x4f │ │ │ │ andscc pc, pc, sp, lsl #17 │ │ │ │ @ instruction: 0xf88d9309 │ │ │ │ @@ -119833,39 +119833,39 @@ │ │ │ │ adcshi pc, r4, sp, asr #17 │ │ │ │ @ instruction: 0xf8cd3708 │ │ │ │ @ instruction: 0xf640c0a8 │ │ │ │ @ instruction: 0xf8cd4c41 │ │ │ │ @ instruction: 0xf8cd90c4 │ │ │ │ @ instruction: 0xf003c034 │ │ │ │ ldrtmi pc, [r0], -r9, lsl #26 @ │ │ │ │ - @ instruction: 0xf91ef1ba │ │ │ │ + @ instruction: 0xf99ef1ba │ │ │ │ @ instruction: 0xf1ba4628 │ │ │ │ - blls 0xc37a8 │ │ │ │ + blls 0xc39a8 │ │ │ │ @ instruction: 0xd1a5429c │ │ │ │ andlt pc, r0, sp, asr #17 │ │ │ │ strbvs pc, [r4, pc, asr #8]! @ │ │ │ │ blcc 0x1601c5c │ │ │ │ bleq 0x2c1e50 │ │ │ │ andsge pc, r0, sp, asr #17 │ │ │ │ vshl.s8 d18, d0, d4 │ │ │ │ @ instruction: 0xf2c03a9d │ │ │ │ vpmax.s8 d16, d2, d8 │ │ │ │ - vmla.f d18, d16, d0[0] │ │ │ │ + vsra.s64 , q0, #64 │ │ │ │ vrhadd.s8 d16, d2, d31 │ │ │ │ - vrshr.s64 q9, q0, #64 │ │ │ │ + vmlal.s , d16, d0[4] │ │ │ │ stmib sp, {r0, r1, r2, r3, r5, r9}^ │ │ │ │ strtmi r1, [r1], -r2, lsl #4 │ │ │ │ @ instruction: 0xf1c19802 │ │ │ │ - @ instruction: 0x4621f93b │ │ │ │ + @ instruction: 0x4621f9bb │ │ │ │ stmdals r3, {r1, r2, r9, sl, lr} │ │ │ │ - @ instruction: 0xf936f1c1 │ │ │ │ + @ instruction: 0xf9b6f1c1 │ │ │ │ @ instruction: 0x460522bb │ │ │ │ @ instruction: 0xf10d2100 │ │ │ │ vqadd.s32 d0, d3, d13 │ │ │ │ - movwcs lr, #10730 @ 0x29ea │ │ │ │ + movwcs lr, #10858 @ 0x2a6a │ │ │ │ andcs r9, r0, #0, 18 │ │ │ │ @ instruction: 0xf04f9804 │ │ │ │ @ instruction: 0xf88d0c0e │ │ │ │ movwls r3, #36895 @ 0x901f │ │ │ │ rsbscc pc, pc, sp, lsl #17 │ │ │ │ @ instruction: 0xf88d9321 │ │ │ │ @ instruction: 0x9712401e │ │ │ │ @@ -119891,16 +119891,16 @@ │ │ │ │ mcrrmi 6, 4, pc, r2, cr0 @ │ │ │ │ adcshi pc, r4, sp, asr #17 │ │ │ │ addsgt pc, r4, sp, asr #17 │ │ │ │ adcslt pc, ip, sp, asr #17 │ │ │ │ sbcls pc, r4, sp, asr #17 │ │ │ │ ldc2 0, cr15, [r6], {3} │ │ │ │ @ instruction: 0xf1ba4630 │ │ │ │ - strtmi pc, [r8], -fp, lsr #17 │ │ │ │ - @ instruction: 0xf8a8f1ba │ │ │ │ + strtmi pc, [r8], -fp, lsr #18 │ │ │ │ + @ instruction: 0xf928f1ba │ │ │ │ addsmi r9, ip, #1024 @ 0x400 │ │ │ │ blmi 0x4bc2bc │ │ │ │ blls 0xe5f494 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xf0400300 │ │ │ │ eorslt r8, r9, r3, lsr #1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ @@ -119912,93 +119912,93 @@ │ │ │ │ andvs pc, r3, #201326595 @ 0xc000003 │ │ │ │ andls r3, r0, #268435456 @ 0x10000000 │ │ │ │ vmov.f32 d16, #-26 @ 0xc1d00000 │ │ │ │ andcc r5, r1, #201326592 @ 0xc000000 │ │ │ │ andls r3, r1, #67108864 @ 0x4000000 │ │ │ │ svclt 0x0000e6dc │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r5, r4, r0, lsr r5 │ │ │ │ + eorseq r5, r4, r0, asr #12 │ │ │ │ tstcs r0, fp, asr r2 │ │ │ │ andseq pc, sp, sp, lsl #2 │ │ │ │ vmax.s32 d2, d3, d0 │ │ │ │ - @ instruction: 0x2710e974 │ │ │ │ + @ instruction: 0x2710e9f4 │ │ │ │ stmdbge r6, {r1, r2, r3, r9, sp} │ │ │ │ andscs pc, ip, sp, lsl #17 │ │ │ │ adccs r4, sl, #80, 12 @ 0x5000000 │ │ │ │ andvc lr, sl, #3358720 @ 0x334000 │ │ │ │ ldrls r4, [r0, #-1586] @ 0xfffff9ce │ │ │ │ - msrcs SPSR_, #536870916 @ 0x20000004 │ │ │ │ + cmnpcc r0, #536870916 @ p-variant is OBSOLETE @ 0x20000004 │ │ │ │ msreq CPSR_fsxc, #192, 4 │ │ │ │ ldrbvs pc, [sp, #580]! @ 0x244 @ │ │ │ │ streq pc, [r8, #-704] @ 0xfffffd40 │ │ │ │ ldrls r9, [r5, #-774] @ 0xfffffcfa │ │ │ │ blx 0xc14b8 │ │ │ │ @ instruction: 0x366cf8d4 │ │ │ │ @ instruction: 0xf57f0419 │ │ │ │ subscs sl, sl, #2480 @ 0x9b0 │ │ │ │ @ instruction: 0xf10d4631 │ │ │ │ vqadd.s32 d0, d3, d14 │ │ │ │ - @ instruction: 0xf8d4e952 │ │ │ │ + @ instruction: 0xf8d4e9d2 │ │ │ │ @ instruction: 0x46323670 │ │ │ │ ldrbmi sl, [r0], -r6, lsl #18 │ │ │ │ smladls sl, r0, r3, r9 │ │ │ │ ldrls r2, [r5, #-770] @ 0xfffffcfe │ │ │ │ eorcc pc, r1, sp, lsl #17 │ │ │ │ ldrls r2, [r1], -r8, lsr #7 │ │ │ │ vcgt.s8 d25, d2, d11 │ │ │ │ - vqdmlal.s q9, d0, d0[6] │ │ │ │ + vbic.i32 , #2048 @ 0x00000800 │ │ │ │ movwls r0, #25391 @ 0x632f │ │ │ │ movwvc pc, #57920 @ 0xe240 @ │ │ │ │ andscc pc, ip, sp, lsr #17 │ │ │ │ @ instruction: 0xf9dcf003 │ │ │ │ @ instruction: 0x3700f8d4 │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ @ instruction: 0xf67f2b04 │ │ │ │ adcscs sl, sl, #124, 28 @ 0x7c0 │ │ │ │ @ instruction: 0xf10d2100 │ │ │ │ strcs r0, [r1, #-30] @ 0xffffffe2 │ │ │ │ - stmdb sl!, {r0, r1, r5, r9, ip, sp, lr, pc} │ │ │ │ + stmib sl!, {r0, r1, r5, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x3674f8d4 │ │ │ │ adccs r2, r8, #16, 2 │ │ │ │ andvc pc, lr, r0, asr #4 │ │ │ │ andne lr, sl, #3358720 @ 0x334000 │ │ │ │ eorne lr, r2, #3358720 @ 0x334000 │ │ │ │ tstls r0, #0, 4 │ │ │ │ @ instruction: 0xf8ada906 │ │ │ │ vqadd.s8 d16, d2, d12 │ │ │ │ - vbic.i32 q9, #1024 @ 0x00000400 │ │ │ │ + vsubw.s8 , q8, d4 │ │ │ │ @ instruction: 0xf8ad032f │ │ │ │ movwls r0, #24700 @ 0x607c │ │ │ │ movwcs r4, #9808 @ 0x2650 │ │ │ │ eorpl pc, r1, sp, lsl #17 │ │ │ │ ldrbvs pc, [sp, #580]! @ 0x244 @ │ │ │ │ streq pc, [r8, #-704] @ 0xfffffd40 │ │ │ │ strls r9, [sp, #-1301]! @ 0xfffffaeb │ │ │ │ - strcs pc, [r0, #578] @ 0x242 │ │ │ │ + ldrcc pc, [r0, #578] @ 0x242 │ │ │ │ streq pc, [pc, #-704]! @ 0x85298 │ │ │ │ @ instruction: 0xf003951e │ │ │ │ @ instruction: 0xe64cfbf1 │ │ │ │ movwcs r4, #10510 @ 0x290e │ │ │ │ ldrbmi r2, [r0], -r0, lsl #4 │ │ │ │ blx 0xffb4157a │ │ │ │ stmdbmi ip, {r0, r2, r3, r5, r6, r9, sl, sp, lr, pc} │ │ │ │ andcs r2, r0, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0xf0034650 │ │ │ │ strbt pc, [r1], -r3, ror #23 @ │ │ │ │ - blx 0xac1e52 │ │ │ │ - bicne pc, r0, r2, asr #4 │ │ │ │ + blx 0xfeac1e52 │ │ │ │ + bicscs pc, r0, r2, asr #4 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - addcs pc, ip, r2, asr #4 │ │ │ │ + addscc pc, ip, r2, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf44f4b04 │ │ │ │ @ instruction: 0xf1ff629e │ │ │ │ - svclt 0x0000fb5d │ │ │ │ - eorseq r5, r4, r0, lsl sp │ │ │ │ - ldrhteq r5, [r4], -r0 │ │ │ │ - eorseq r5, r4, ip, lsl r5 │ │ │ │ + svclt 0x0000fbdd │ │ │ │ + eorseq r5, r4, r0, lsr #28 │ │ │ │ + eorseq r5, r4, r0, asr #27 │ │ │ │ + eorseq r5, r4, ip, lsr #12 │ │ │ │ andeq r0, r0, r0 │ │ │ │ ldrbmi r2, [r0, -r0]! │ │ │ │ orrscc pc, r9, r0, lsl #10 │ │ │ │ @ instruction: 0xf85131b0 │ │ │ │ @ instruction: 0xf0111c08 │ │ │ │ smlabble r9, r0, pc, r6 @ │ │ │ │ orrscc pc, r8, #0, 10 │ │ │ │ @@ -120501,41 +120501,41 @@ │ │ │ │ movwls r2, #12288 @ 0x3000 │ │ │ │ stmib r4, {r0, r1, r9, fp, sp, pc}^ │ │ │ │ smlabbcs r8, r6, r1, r0 │ │ │ │ stmdage r4, {r5, r8, r9, fp, lr} │ │ │ │ blvc 0x1c13cc │ │ │ │ movwls r6, #30747 @ 0x781b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - @ instruction: 0xffdef0e7 │ │ │ │ + @ instruction: 0xf85ef0e8 │ │ │ │ svclt 0x00a82800 │ │ │ │ ldrdeq lr, [r4, -sp] │ │ │ │ blmi 0x6fc9e8 │ │ │ │ blls 0x25fe1c │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xd1250300 │ │ │ │ andcs fp, r0, #9 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ @ instruction: 0x63a8f64f │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ ldrbeq r6, [fp, #-2075] @ 0xfffff7e5 │ │ │ │ stmdals r3, {r3, sl, ip, lr, pc} │ │ │ │ - blx 0x13c215c │ │ │ │ + blx 0xff3c215c │ │ │ │ andcs r2, r0, r0, lsl #6 │ │ │ │ @ instruction: 0xf8c42100 │ │ │ │ @ instruction: 0xe7e0321c │ │ │ │ stmdals r3, {r0, r3, r5, fp, sp, lr} │ │ │ │ - @ instruction: 0xf0de9101 │ │ │ │ - stmdbls r1, {r0, r3, r4, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf0df9101 │ │ │ │ + stmdbls r1, {r0, r3, r4, fp, ip, sp, lr, pc} │ │ │ │ vmax.s8 d20, d2, d2 │ │ │ │ - vmla.i d19, d16, d0[6] │ │ │ │ + vshr.s64 q10, q12, #64 │ │ │ │ @ instruction: 0xf0e4002f │ │ │ │ - @ instruction: 0xe7e8f89b │ │ │ │ - mcr2 2, 7, pc, cr2, cr3, {1} @ │ │ │ │ + @ instruction: 0xe7e8f91b │ │ │ │ + @ instruction: 0xff62f233 │ │ │ │ ... │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebdd020 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5000fe8 │ │ │ │ umulllt r3, r4, r8, ip │ │ │ │ @@ -120556,45 +120556,45 @@ │ │ │ │ andcs r4, r0, #19 │ │ │ │ rsccc lr, lr, #192, 18 @ 0x300000 │ │ │ │ andlt fp, r4, r9, lsr r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x4604bd10 │ │ │ │ - ldc2l 0, cr15, [r2], {238} @ 0xee │ │ │ │ + ldc2l 0, cr15, [r2, #-952] @ 0xfffffc48 │ │ │ │ @ instruction: 0xf5a4b158 │ │ │ │ ldmdacc r0, {r3, ip, lr} │ │ │ │ @ instruction: 0xf7fb9003 │ │ │ │ stmdals r3, {r0, r1, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ pop {r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fb4010 │ │ │ │ - vpmin.s8 d27, d17, d25 │ │ │ │ - vmlal.s , d0, d0[6] │ │ │ │ + @ instruction: 0xf641bab9 │ │ │ │ + vmvn.i32 q8, #2048 @ 0x00000800 │ │ │ │ @ instruction: 0xf645022f │ │ │ │ - vrsra.s64 , q0, #64 │ │ │ │ + vqdmlal.s q11, d16, d0[4] │ │ │ │ vcge.s8 d16, d2, d20 │ │ │ │ - vaddw.s8 q10, q0, d0 │ │ │ │ + vorr.i32 d21, #0 @ 0x00000000 │ │ │ │ andls r0, r0, #-1073741813 @ 0xc000000b │ │ │ │ rsbvc pc, r7, #64, 12 @ 0x4000000 │ │ │ │ - ldc2l 1, cr15, [r2, #-796]! @ 0xfffffce4 │ │ │ │ + ldc2l 1, cr15, [r2, #796]! @ 0x31c │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ ldmdacc r0, {r5, r8, sp} │ │ │ │ blt 0xfe1c3e90 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebdd0d4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46060ff0 │ │ │ │ - blx 0xffd4229a │ │ │ │ + ldc2l 0, cr15, [r2], #-952 @ 0xfffffc48 │ │ │ │ @ instruction: 0xf5a64604 │ │ │ │ strmi r5, [sp], -r8 │ │ │ │ @ instruction: 0xf7fb3810 │ │ │ │ movwcs pc, #2817 @ 0xb01 @ │ │ │ │ strtmi r4, [r9], -r2, lsl #12 │ │ │ │ @ instruction: 0xf1f44620 │ │ │ │ - andcs pc, r0, #41, 30 @ 0xa4 │ │ │ │ + andcs pc, r0, #676 @ 0x2a4 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebdd110 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00fe8 │ │ │ │ @@ -120650,21 +120650,21 @@ │ │ │ │ @ instruction: 0xf851b085 │ │ │ │ andls r1, r3, r8, lsl #24 │ │ │ │ tstpeq pc, r1 @ p-variant is OBSOLETE │ │ │ │ subsmi r4, r9, #139 @ 0x8b │ │ │ │ andsmi r3, r1, r1, lsl #22 │ │ │ │ tstls r2, sl, lsl r3 │ │ │ │ @ instruction: 0xf0979201 │ │ │ │ - stmdals r3, {r0, r1, r2, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdals r3, {r0, r1, r2, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrdcs lr, [r1, -sp] │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ @ instruction: 0xf7ee3810 │ │ │ │ andlt pc, r5, r3, lsl sl @ │ │ │ │ bl 0x1c4184 │ │ │ │ - ldcllt 0, cr15, [r0], {151} @ 0x97 │ │ │ │ + ldcllt 0, cr15, [r0, #-604] @ 0xfffffda4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfebdd21c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf0060ff8 │ │ │ │ tstpcs r0, r9, lsl #24 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @@ -120714,17 +120714,17 @@ │ │ │ │ strhlt r8, [r3, #-15] │ │ │ │ @ instruction: 0xf3a3fa93 │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ blcs 0x10a258 │ │ │ │ msrhi CPSR_fxc, r0 │ │ │ │ movwls r2, #25344 @ 0x6300 │ │ │ │ vadd.i32 d9, d3, d1 │ │ │ │ - strmi pc, [r3], -r5, lsl #16 │ │ │ │ + strmi pc, [r3], -r5, lsl #17 │ │ │ │ movwls r3, #20577 @ 0x5061 │ │ │ │ - @ instruction: 0xf9cef1b9 │ │ │ │ + blx 0x14427e8 │ │ │ │ strtmi r2, [r9], -r0, ror #4 │ │ │ │ @ instruction: 0xf78a4604 │ │ │ │ blls 0x2001f0 │ │ │ │ @ instruction: 0xf1049901 │ │ │ │ mrrcne 0, 6, r0, sl, cr0 │ │ │ │ ldmda r0!, {r1, r3, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ rscvs r9, r3, r2, lsl #22 │ │ │ │ @@ -120775,40 +120775,40 @@ │ │ │ │ svcvs 0x0082f413 │ │ │ │ addhi pc, fp, r0 │ │ │ │ blcc 0xfeac3608 │ │ │ │ strtmi r9, [r2], -r3, lsl #18 │ │ │ │ streq pc, [r0, #-2267]! @ 0xfffff725 │ │ │ │ pop {r0, r1, r3, ip, sp, pc} │ │ │ │ @ instruction: 0xf1ae4ff0 │ │ │ │ - orrlt fp, lr, #15424 @ 0x3c40 │ │ │ │ + orrlt fp, lr, #1808 @ 0x710 │ │ │ │ blcs 0x1205a0 │ │ │ │ ldrteq fp, [r3], #-3864 @ 0xfffff0e8 │ │ │ │ stmibvc r9!, {r2, r3, r5, ip, lr, pc}^ │ │ │ │ movweq lr, #14922 @ 0x3a4a │ │ │ │ biceq lr, r8, #274432 @ 0x43000 │ │ │ │ b 0x1147a50 │ │ │ │ b 0x114f130 │ │ │ │ stmdbvc r9!, {r0, r7, r8, r9, ip, sp}^ │ │ │ │ bicne lr, r1, #274432 @ 0x43000 │ │ │ │ orrpl pc, r0, #67 @ 0x43 │ │ │ │ @ instruction: 0xf53f9303 │ │ │ │ @ instruction: 0xf50baf57 │ │ │ │ stmdbls r3, {r3, r5, r7, r8, r9, ip, sp} │ │ │ │ streq pc, [r0, #-2259]! @ 0xfffff72d │ │ │ │ - ldc2l 1, cr15, [r6], {174} @ 0xae │ │ │ │ + ldc2l 1, cr15, [r6, #-696] @ 0xfffffd48 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ stmdbvs r3, {r0, r2, r3, r6, r8, r9, sl, fp, sp, pc} │ │ │ │ @ instruction: 0xf53f061b │ │ │ │ vmax.f32 q13, q1, │ │ │ │ - vaddw.s8 q10, q0, d0 │ │ │ │ + vorr.i32 d21, #0 @ 0x00000000 │ │ │ │ vrhadd.s8 d16, d2, d31 │ │ │ │ - vmov.i32 d20, #4 @ 0x00000004 │ │ │ │ + vaddl.s8 , d0, d20 │ │ │ │ blmi 0x1446308 │ │ │ │ rsbsmi pc, pc, #68157440 @ 0x4100000 │ │ │ │ - stc2 1, cr15, [r0, #-1016] @ 0xfffffc08 │ │ │ │ + stc2 1, cr15, [r0, #1016] @ 0x3f8 │ │ │ │ orrsne pc, r8, #1325400064 @ 0x4f000000 │ │ │ │ bfi r2, r3, #12, #3 │ │ │ │ svcmi 0x0080f012 │ │ │ │ rscscs fp, ip, #12, 30 @ 0x30 │ │ │ │ andsmi r2, sl, #240, 4 │ │ │ │ tstls r6, r8, lsl pc │ │ │ │ svcge 0x0042f47f │ │ │ │ @@ -120847,20 +120847,20 @@ │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ stclvs 15, cr10, [r3], #452 @ 0x1c4 │ │ │ │ stcvs 3, cr11, [r3], #44 @ 0x2c │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ stcvs 15, cr10, [r3], #-428 @ 0xfffffe54 │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ vmax.f32 q13, q1, │ │ │ │ - vaddw.s8 q10, q0, d0 │ │ │ │ + vorr.i32 d21, #0 @ 0x00000000 │ │ │ │ vrhadd.s8 d16, d2, d31 │ │ │ │ - vmla.i d20, d0, d0[5] │ │ │ │ + vmvn.i32 , #4 @ 0x00000004 │ │ │ │ blmi 0x7463d8 │ │ │ │ andspl pc, r1, #68157440 @ 0x4100000 │ │ │ │ - ldc2 1, cr15, [r8], {254} @ 0xfe │ │ │ │ + ldc2 1, cr15, [r8, #-1016] @ 0xfffffc08 │ │ │ │ movwmi pc, #5187 @ 0x1443 @ │ │ │ │ ldrb r6, [r1, -r3, lsr #2] │ │ │ │ blcs 0x1206dc │ │ │ │ strcs fp, [pc], -r6, lsl #30 │ │ │ │ ldclcs 4, cr15, [r0], #-316 @ 0xfffffec4 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ stclvs 6, cr14, [r3], #-716 @ 0xfffffd34 │ │ │ │ @@ -120872,29 +120872,29 @@ │ │ │ │ vsubw.u8 , , d0 │ │ │ │ movwls r4, #25408 @ 0x6340 │ │ │ │ bcs 0xbfe88 │ │ │ │ bls 0x2faa5c │ │ │ │ ldrsbtcs pc, [r8], r2 @ │ │ │ │ ldrtle r0, [r9], #338 @ 0x152 │ │ │ │ vabd.s8 d30, d18, d17 │ │ │ │ - vaddw.s8 q10, q0, d0 │ │ │ │ + vorr.i32 d21, #0 @ 0x00000000 │ │ │ │ vrhadd.s8 d16, d2, d31 │ │ │ │ - vmvn.i32 d20, #4 @ 0x00000004 │ │ │ │ + vmla.i d21, d0, d0[1] │ │ │ │ blmi 0x10643c │ │ │ │ adcsmi pc, r4, #68157440 @ 0x4100000 │ │ │ │ - stc2l 1, cr15, [r6], #-1016 @ 0xfffffc08 │ │ │ │ - ldrsbteq r5, [r4], -ip │ │ │ │ + stc2l 1, cr15, [r6], #1016 @ 0x3f8 │ │ │ │ + eorseq r5, r4, ip, ror #29 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfebdd594 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5010ff0 │ │ │ │ strmi r3, [r5], -r8, lsr #9 │ │ │ │ @ instruction: 0xf8d44601 │ │ │ │ @ instruction: 0xf1ae0520 │ │ │ │ - stmdbvs r3, {r0, r1, r2, r4, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbvs r3, {r0, r1, r2, r4, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ svcvs 0x00a0f413 │ │ │ │ @ instruction: 0xf8d4d11d │ │ │ │ rsceq r1, fp, ip, lsr #10 │ │ │ │ strcs pc, [r4, #-2260]! @ 0xfffff72c │ │ │ │ sbceq lr, r1, r2, lsl #22 │ │ │ │ @ instruction: 0xf415d41e │ │ │ │ @ instruction: 0xf04f4f00 │ │ │ │ @@ -120930,28 +120930,28 @@ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ sbcpl fp, r2, r0, lsl sp │ │ │ │ and pc, r4, ip, asr #17 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ vmla.f32 d27, d2, d0 │ │ │ │ - vaddw.s8 q10, q0, d0 │ │ │ │ + vorr.i32 d21, #0 @ 0x00000000 │ │ │ │ vrhadd.s8 d16, d2, d31 │ │ │ │ - vaddl.s8 q10, d16, d0 │ │ │ │ + vshr.s64 d21, d0, #64 │ │ │ │ blmi 0x106524 │ │ │ │ @ instruction: 0xf1fe2237 │ │ │ │ - svclt 0x0000fbf3 │ │ │ │ - ldrshteq r5, [r4], -r4 │ │ │ │ + svclt 0x0000fc73 │ │ │ │ + eorseq r5, r4, r4, lsl #30 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebdd67c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5010ff8 │ │ │ │ strmi r3, [r1], -r8, lsr #9 │ │ │ │ streq pc, [r0, #-2260]! @ 0xfffff72c │ │ │ │ - blx 0xfe9c2b4a │ │ │ │ + stc2 1, cr15, [r4], #-696 @ 0xfffffd48 │ │ │ │ @ instruction: 0xf4136903 │ │ │ │ svclt 0x00026fa0 │ │ │ │ strcc pc, [ip, #-2260]! @ 0xfffff72c │ │ │ │ @ instruction: 0xf8c43301 │ │ │ │ andcs r3, r0, ip, lsr #10 │ │ │ │ movwcs r2, #256 @ 0x100 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -121238,15 +121238,15 @@ │ │ │ │ teqle r2, #28, 12 @ 0x1c00000 │ │ │ │ cmppeq r6, r1, asr #8 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf0134010 │ │ │ │ svclt 0x00080fe0 │ │ │ │ andmi pc, r0, r0, asr #32 │ │ │ │ tsteq r8, r1, lsl #20 │ │ │ │ mvneq lr, r4, asr #19 │ │ │ │ - @ instruction: 0xff7ef0ed │ │ │ │ + @ instruction: 0xfffef0ed │ │ │ │ @ instruction: 0xf5a4b3a0 │ │ │ │ ldccc 4, cr5, [r0], {8} │ │ │ │ @ instruction: 0xf7fa4620 │ │ │ │ @ instruction: 0x4620fcb5 │ │ │ │ stc2l 7, cr15, [lr], #1000 @ 0x3e8 │ │ │ │ @ instruction: 0xf7fa4620 │ │ │ │ @ instruction: 0xf8d5fd9d │ │ │ │ @@ -121266,22 +121266,22 @@ │ │ │ │ vst1.8 {d0-d2}, [r6], r0 │ │ │ │ teqmi r1, #176, 12 @ 0xb000000 │ │ │ │ strtmi lr, [r0], -r6, asr #15 │ │ │ │ stc2 7, cr15, [r6, #-1000] @ 0xfffffc18 │ │ │ │ andlt r4, r4, r0, lsr #12 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ ldclt 7, cr15, [ip, #-1000]! @ 0xfffffc18 │ │ │ │ - rsbvc pc, r8, #268435460 @ 0x10000004 │ │ │ │ + rsbseq pc, r8, #68157440 @ 0x4100000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - tstpmi r0, r2, asr #4 @ p-variant is OBSOLETE │ │ │ │ + tstppl r0, r2, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ @ instruction: 0xf6409200 │ │ │ │ blmi 0xdf474 │ │ │ │ - @ instruction: 0xfff8f1c6 │ │ │ │ - eorseq r5, r4, r0, lsl lr │ │ │ │ + @ instruction: 0xf878f1c7 │ │ │ │ + eorseq r5, r4, r0, lsr #30 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebddbc0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vldr , [pc, #448] @ 0x86b88 │ │ │ │ addlt r7, r3, r9, lsl #22 │ │ │ │ @ instruction: 0xf8d04613 │ │ │ │ stc 3, cr2, [sp, #704] @ 0x2c0 │ │ │ │ @@ -121374,31 +121374,31 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ stmiapl r0, {r3, r8, sl, fp, ip, sp, pc}^ │ │ │ │ ldrdne pc, [r4], -ip │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ vadd.f32 d27, d2, d8 │ │ │ │ - vaddw.s8 q10, q0, d0 │ │ │ │ + vorr.i32 d21, #0 @ 0x00000000 │ │ │ │ vrhadd.s8 d16, d2, d31 │ │ │ │ - vaddl.s8 q10, d16, d0 │ │ │ │ + vshr.s64 d21, d0, #64 │ │ │ │ blmi 0x106c18 │ │ │ │ @ instruction: 0xf1fe222d │ │ │ │ - svclt 0x0000f879 │ │ │ │ - eorseq r5, r4, r0, lsr #28 │ │ │ │ + svclt 0x0000f8f9 │ │ │ │ + eorseq r5, r4, r0, lsr pc │ │ │ │ orrscc pc, r9, #0, 10 │ │ │ │ @ instruction: 0xf85333b0 │ │ │ │ ldreq r3, [fp, #3080] @ 0xc08 │ │ │ │ @ instruction: 0xf890d417 │ │ │ │ stmiblt r3, {r2, r3, r6, r8, ip, sp}^ │ │ │ │ ldrdcc pc, [r0, #-128]! @ 0xffffff80 │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ blcs 0x3157c8 │ │ │ │ @ instruction: 0xf645d80d │ │ │ │ - vrshr.s64 , q0, #64 │ │ │ │ + vmlal.s q11, d16, d0[4] │ │ │ │ bl 0x107464 │ │ │ │ ldclvs 2, cr0, [r0, #524] @ 0x20c │ │ │ │ svclt 0x00183803 │ │ │ │ sbceq r2, r0, r1 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ andcs r4, r8, r0, ror r7 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @@ -121410,15 +121410,15 @@ │ │ │ │ ldreq r3, [fp, #3080] @ 0xc08 │ │ │ │ @ instruction: 0xf890d417 │ │ │ │ stmiblt r3, {r2, r3, r6, r8, ip, sp}^ │ │ │ │ ldrdcc pc, [r0, #-128]! @ 0xffffff80 │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ blcs 0x315818 │ │ │ │ @ instruction: 0xf645d80d │ │ │ │ - vrshr.s64 , q0, #64 │ │ │ │ + vmlal.s q11, d16, d0[4] │ │ │ │ bl 0x1074b4 │ │ │ │ ldclvs 2, cr0, [r0, #524] @ 0x20c │ │ │ │ svclt 0x00183803 │ │ │ │ sbceq r2, r0, r1 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ andcs r4, r8, r0, ror r7 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @@ -121430,15 +121430,15 @@ │ │ │ │ ldreq r3, [fp, #3080] @ 0xc08 │ │ │ │ @ instruction: 0xf890d417 │ │ │ │ ldmiblt fp, {r2, r3, r6, r8, ip, sp}^ │ │ │ │ ldrdcc pc, [r0, #-128]! @ 0xffffff80 │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ blcs 0x315868 │ │ │ │ @ instruction: 0xf645d80d │ │ │ │ - vsra.s64 , q0, #64 │ │ │ │ + vmla.f d22, d16, d0[4] │ │ │ │ bl 0xc7104 │ │ │ │ stclvs 1, cr0, [fp, #524] @ 0x20c │ │ │ │ tstle r4, r3, lsl #22 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @ instruction: 0xf0824770 │ │ │ │ sbceq r0, r0, r1 │ │ │ │ @@ -121452,15 +121452,15 @@ │ │ │ │ ldreq r3, [fp, #3080] @ 0xc08 │ │ │ │ @ instruction: 0xf890d41b │ │ │ │ ldmiblt fp, {r2, r3, r6, r8, ip, sp} │ │ │ │ ldrdcc pc, [r0, #-128]! @ 0xffffff80 │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ blcs 0x3158c0 │ │ │ │ @ instruction: 0xf645d811 │ │ │ │ - vrshr.s64 , q0, #64 │ │ │ │ + vmlal.s q11, d16, d0[4] │ │ │ │ bl 0x10755c │ │ │ │ ldclvs 2, cr0, [r3, #524] @ 0x20c │ │ │ │ vstrle d2, [r8, #-4] │ │ │ │ andcs r2, r0, #0 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ ldrdcc pc, [r8, #-128] @ 0xffffff80 │ │ │ │ orreq pc, r1, #201326595 @ 0xc000003 │ │ │ │ @@ -121475,15 +121475,15 @@ │ │ │ │ ldreq r3, [fp, #3080] @ 0xc08 │ │ │ │ @ instruction: 0xf890d416 │ │ │ │ ldmiblt fp!, {r2, r3, r6, r8, ip, sp} │ │ │ │ ldrdcs pc, [r0, #-128]! @ 0xffffff80 │ │ │ │ andseq pc, pc, #2 │ │ │ │ bcs 0x31551c │ │ │ │ @ instruction: 0xf645d80c │ │ │ │ - vrsra.s64 , q0, #64 │ │ │ │ + vqdmlal.s q11, d16, d0[4] │ │ │ │ bl 0x1479b8 │ │ │ │ ldclvs 3, cr0, [fp, #520] @ 0x208 │ │ │ │ tstle r3, r2, lsl #22 │ │ │ │ rscseq pc, r0, #208, 16 @ 0xd00000 │ │ │ │ blle 0x290cf8 │ │ │ │ andcs r2, r0, #0 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ @@ -121497,15 +121497,15 @@ │ │ │ │ ldreq r3, [fp, #3080] @ 0xc08 │ │ │ │ @ instruction: 0xf890d416 │ │ │ │ stmiblt fp!, {r2, r3, r6, r8, ip, sp}^ │ │ │ │ ldrdcc pc, [r0, #-128]! @ 0xffffff80 │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ blcs 0x315974 │ │ │ │ @ instruction: 0xf645d80c │ │ │ │ - vrshr.s64 , q0, #64 │ │ │ │ + vmlal.s q11, d16, d0[4] │ │ │ │ bl 0x107610 │ │ │ │ ldclvs 2, cr0, [r3, #524] @ 0x20c │ │ │ │ tstle r3, r3, lsl #22 │ │ │ │ andcs r2, r0, #0 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ biceq pc, r0, #208, 16 @ 0xd00000 │ │ │ │ addmi pc, r0, r0, lsl #8 │ │ │ │ @@ -121520,15 +121520,15 @@ │ │ │ │ ldreq r3, [fp, #3080] @ 0xc08 │ │ │ │ @ instruction: 0xf890d416 │ │ │ │ stmiblt fp!, {r2, r3, r6, r8, ip, sp}^ │ │ │ │ ldrdcc pc, [r0, #-128]! @ 0xffffff80 │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ blcs 0x3159d0 │ │ │ │ @ instruction: 0xf645d80c │ │ │ │ - vrshr.s64 , q0, #64 │ │ │ │ + vmlal.s q11, d16, d0[4] │ │ │ │ bl 0x10766c │ │ │ │ ldclvs 2, cr0, [r3, #524] @ 0x20c │ │ │ │ tstle r3, r3, lsl #22 │ │ │ │ andcs r2, r0, #0 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ biceq pc, r0, #208, 16 @ 0xd00000 │ │ │ │ addmi pc, r0, r0, lsl #8 │ │ │ │ @@ -121543,15 +121543,15 @@ │ │ │ │ ldreq r3, [sl, #3080] @ 0xc08 │ │ │ │ @ instruction: 0xf890d41a │ │ │ │ ldmiblt r3, {r2, r3, r6, r8, ip, sp} │ │ │ │ ldrdcs pc, [r0, #-128]! @ 0xffffff80 │ │ │ │ andseq pc, pc, #2 │ │ │ │ bcs 0x31562c │ │ │ │ @ instruction: 0xf645d807 │ │ │ │ - vrsra.s64 , q0, #64 │ │ │ │ + vqdmlal.s q11, d16, d0[4] │ │ │ │ bl 0x147ac8 │ │ │ │ ldclvs 3, cr0, [fp, #520] @ 0x208 │ │ │ │ andcs fp, r0, fp, lsr #3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @ instruction: 0xf8d04770 │ │ │ │ vmla.f , , d0[2] │ │ │ │ ldrb r0, [r5, r1, lsl #7]! │ │ │ │ @@ -121572,15 +121572,15 @@ │ │ │ │ ldreq r3, [fp, #3080] @ 0xc08 │ │ │ │ @ instruction: 0xf890d41e │ │ │ │ bllt 0xd53384 │ │ │ │ ldrdcc pc, [r0, #-128]! @ 0xffffff80 │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ blcs 0x315aa0 │ │ │ │ @ instruction: 0xf645d814 │ │ │ │ - @ instruction: 0xf2c05cd0 │ │ │ │ + vqdmulh.s d22, d16, d0[4] │ │ │ │ bl 0x389f3c │ │ │ │ @ instruction: 0xf8dc0c83 │ │ │ │ blcs 0x152fe4 │ │ │ │ @ instruction: 0xf500d10a │ │ │ │ stmib r0, {r0, r3, r4, r5, sp, lr}^ │ │ │ │ andcs r1, r0, r0, lsl #4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @@ -121599,15 +121599,15 @@ │ │ │ │ ldreq r3, [sl, #3080] @ 0xc08 │ │ │ │ @ instruction: 0xf890d419 │ │ │ │ ldmiblt fp!, {r2, r3, r6, r8, ip, sp}^ │ │ │ │ ldrdcc pc, [r0, #-128]! @ 0xffffff80 │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ blcs 0x315b0c │ │ │ │ @ instruction: 0xf645d80f │ │ │ │ - vrshr.s64 , q0, #64 │ │ │ │ + vmlal.s q11, d16, d0[4] │ │ │ │ bl 0x1077a8 │ │ │ │ ldclvs 2, cr0, [r3, #524] @ 0x20c │ │ │ │ tstle r6, r3, lsl #22 │ │ │ │ eorsvs pc, r9, r0, lsl #10 │ │ │ │ ldrdeq lr, [r0, -r0] │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @ instruction: 0xf8d04770 │ │ │ │ @@ -121623,15 +121623,15 @@ │ │ │ │ ldreq r3, [sl, #3080] @ 0xc08 │ │ │ │ @ instruction: 0xf890d417 │ │ │ │ ldmiblt sl!, {r2, r3, r6, r8, sp}^ │ │ │ │ ldrdcs pc, [r0, #-128]! @ 0xffffff80 │ │ │ │ andseq pc, pc, #2 │ │ │ │ bcs 0x31576c │ │ │ │ @ instruction: 0xf645d80d │ │ │ │ - vsra.s64 , q0, #64 │ │ │ │ + vmla.f d22, d16, d0[4] │ │ │ │ bl 0xc7408 │ │ │ │ stclvs 1, cr0, [sl, #520] @ 0x208 │ │ │ │ tstle r4, r3, lsl #20 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ svceq 0x00db4770 │ │ │ │ @ instruction: 0xf8d0d0f8 │ │ │ │ @@ -121647,15 +121647,15 @@ │ │ │ │ ldreq r3, [sl, #3080] @ 0xc08 │ │ │ │ @ instruction: 0xf890d417 │ │ │ │ ldmiblt sl!, {r2, r3, r6, r8, sp}^ │ │ │ │ ldrdcs pc, [r0, #-128]! @ 0xffffff80 │ │ │ │ andseq pc, pc, #2 │ │ │ │ bcs 0x3157cc │ │ │ │ @ instruction: 0xf645d80d │ │ │ │ - vsra.s64 , q0, #64 │ │ │ │ + vmla.f d22, d16, d0[4] │ │ │ │ bl 0xc7468 │ │ │ │ stclvs 1, cr0, [sl, #520] @ 0x208 │ │ │ │ tstle r4, r3, lsl #20 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ svceq 0x00db4770 │ │ │ │ @ instruction: 0xf8d0d0f8 │ │ │ │ @@ -121670,15 +121670,15 @@ │ │ │ │ ldrdne pc, [r8], r3 @ │ │ │ │ ldrle r0, [r8], #-1418 @ 0xfffffa76 │ │ │ │ @ instruction: 0x314cf890 │ │ │ │ @ instruction: 0xf8d0b9d3 │ │ │ │ @ instruction: 0xf0022160 │ │ │ │ bcc 0x487864 │ │ │ │ stmdale lr, {r1, r3, r9, fp, sp} │ │ │ │ - bicspl pc, r0, #72351744 @ 0x4500000 │ │ │ │ + mvnvs pc, #72351744 @ 0x4500000 │ │ │ │ teqpeq r4, #192, 4 @ p-variant is OBSOLETE │ │ │ │ orreq lr, r2, #3072 @ 0xc00 │ │ │ │ blcs 0x122768 │ │ │ │ svceq 0x00cbd105 │ │ │ │ @ instruction: 0xf8d0d003 │ │ │ │ tsteq fp, r0, asr #7 │ │ │ │ andcs sp, r0, r9, lsl #10 │ │ │ │ @@ -121693,15 +121693,15 @@ │ │ │ │ ldrdne pc, [r8], r3 @ │ │ │ │ ldrle r0, [r8], #-1418 @ 0xfffffa76 │ │ │ │ @ instruction: 0x314cf890 │ │ │ │ @ instruction: 0xf8d0b9d3 │ │ │ │ @ instruction: 0xf0022160 │ │ │ │ bcc 0x4878c0 │ │ │ │ stmdale lr, {r1, r3, r9, fp, sp} │ │ │ │ - bicspl pc, r0, #72351744 @ 0x4500000 │ │ │ │ + mvnvs pc, #72351744 @ 0x4500000 │ │ │ │ teqpeq r4, #192, 4 @ p-variant is OBSOLETE │ │ │ │ orreq lr, r2, #3072 @ 0xc00 │ │ │ │ blcs 0x1227c4 │ │ │ │ svceq 0x00cbd105 │ │ │ │ @ instruction: 0xf8d0d003 │ │ │ │ ldrbeq r3, [fp], -r4, asr #7 │ │ │ │ andcs sp, r0, r9, lsl #10 │ │ │ │ @@ -121716,15 +121716,15 @@ │ │ │ │ ldrdne pc, [r8], r3 @ │ │ │ │ ldrle r0, [r8], #-1418 @ 0xfffffa76 │ │ │ │ @ instruction: 0x314cf890 │ │ │ │ @ instruction: 0xf8d0b9d3 │ │ │ │ @ instruction: 0xf0022160 │ │ │ │ bcc 0x48791c │ │ │ │ stmdale lr, {r1, r3, r9, fp, sp} │ │ │ │ - bicspl pc, r0, #72351744 @ 0x4500000 │ │ │ │ + mvnvs pc, #72351744 @ 0x4500000 │ │ │ │ teqpeq r4, #192, 4 @ p-variant is OBSOLETE │ │ │ │ orreq lr, r2, #3072 @ 0xc00 │ │ │ │ blcs 0x122820 │ │ │ │ svceq 0x00cbd105 │ │ │ │ @ instruction: 0xf8d0d003 │ │ │ │ ldrbeq r3, [fp], #752 @ 0x2f0 │ │ │ │ andcs sp, r0, r9, lsl #10 │ │ │ │ @@ -121740,15 +121740,15 @@ │ │ │ │ ldreq r3, [sl, #3080] @ 0xc08 │ │ │ │ @ instruction: 0xf890d417 │ │ │ │ ldmiblt sl!, {r2, r3, r6, r8, sp}^ │ │ │ │ ldrdcs pc, [r0, #-128]! @ 0xffffff80 │ │ │ │ andseq pc, pc, #2 │ │ │ │ bcs 0x315940 │ │ │ │ @ instruction: 0xf645d80d │ │ │ │ - vsra.s64 , q0, #64 │ │ │ │ + vmla.f d22, d16, d0[4] │ │ │ │ bl 0xc75dc │ │ │ │ stclvs 1, cr0, [sl, #520] @ 0x208 │ │ │ │ tstle r4, r3, lsl #20 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ svceq 0x00db4770 │ │ │ │ @ instruction: 0xf8d0d0f8 │ │ │ │ @@ -121764,15 +121764,15 @@ │ │ │ │ ldreq r3, [sl, #3080] @ 0xc08 │ │ │ │ @ instruction: 0xf890d417 │ │ │ │ ldmiblt sl!, {r2, r3, r6, r8, sp}^ │ │ │ │ ldrdcs pc, [r0, #-128]! @ 0xffffff80 │ │ │ │ andseq pc, pc, #2 │ │ │ │ bcs 0x3159a0 │ │ │ │ @ instruction: 0xf645d80d │ │ │ │ - vsra.s64 , q0, #64 │ │ │ │ + vmla.f d22, d16, d0[4] │ │ │ │ bl 0xc763c │ │ │ │ stclvs 1, cr0, [sl, #520] @ 0x208 │ │ │ │ tstle r4, r3, lsl #20 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ svceq 0x00db4770 │ │ │ │ @ instruction: 0xf8d0d0f8 │ │ │ │ @@ -121788,15 +121788,15 @@ │ │ │ │ ldreq r3, [sl, #3080] @ 0xc08 │ │ │ │ @ instruction: 0xf890d417 │ │ │ │ ldmiblt sl!, {r2, r3, r6, r8, sp}^ │ │ │ │ ldrdcs pc, [r0, #-128]! @ 0xffffff80 │ │ │ │ andseq pc, pc, #2 │ │ │ │ bcs 0x315a00 │ │ │ │ @ instruction: 0xf645d80d │ │ │ │ - vsra.s64 , q0, #64 │ │ │ │ + vmla.f d22, d16, d0[4] │ │ │ │ bl 0xc769c │ │ │ │ stclvs 1, cr0, [sl, #520] @ 0x208 │ │ │ │ tstle r4, r3, lsl #20 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ svceq 0x00db4770 │ │ │ │ @ instruction: 0xf8d0d0f8 │ │ │ │ @@ -121812,15 +121812,15 @@ │ │ │ │ vmull.u8 , d3, d8 │ │ │ │ bllt 0x34ff10 │ │ │ │ @ instruction: 0x214cf890 │ │ │ │ @ instruction: 0xf8d0b9ca │ │ │ │ @ instruction: 0xf0022160 │ │ │ │ bcc 0x487a9c │ │ │ │ stmdale r7, {r1, r3, r9, fp, sp} │ │ │ │ - bicspl pc, r0, r5, asr #12 │ │ │ │ + mvnvs pc, r5, asr #12 │ │ │ │ teqpeq r4, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ orreq lr, r2, r1, lsl #22 │ │ │ │ mvnlt r6, sl, asr #27 │ │ │ │ addscc pc, r6, r0, lsl #10 │ │ │ │ rscsvc pc, r8, r0, lsl #10 │ │ │ │ stmeq r3, {r4, r7, fp, ip, sp, lr, pc} │ │ │ │ bfine r4, r8, (invalid: 6:1) │ │ │ │ @@ -121854,21 +121854,21 @@ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ sbcpl fp, r2, r0, lsl sp │ │ │ │ and pc, r4, ip, asr #17 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ vmla.f32 d27, d2, d0 │ │ │ │ - vaddw.s8 q10, q0, d0 │ │ │ │ + vorr.i32 d21, #0 @ 0x00000000 │ │ │ │ vrhadd.s8 d16, d2, d31 │ │ │ │ - vaddl.s8 q10, d16, d0 │ │ │ │ + vshr.s64 d21, d0, #64 │ │ │ │ blmi 0x107398 │ │ │ │ @ instruction: 0xf1fd2237 │ │ │ │ - svclt 0x0000fcb9 │ │ │ │ - ldrshteq r5, [r4], -r4 │ │ │ │ + svclt 0x0000fd39 │ │ │ │ + eorseq r5, r4, r4, lsl #30 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebde4f0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x469e0ff8 │ │ │ │ bicslt r6, r3, fp, lsl #22 │ │ │ │ bl 0xa1630 │ │ │ │ stccs 12, cr0, [r1], {3} │ │ │ │ @@ -121880,21 +121880,21 @@ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ sbcpl fp, r2, r0, lsl sp │ │ │ │ and pc, r4, ip, asr #17 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ vmla.f32 d27, d2, d0 │ │ │ │ - vaddw.s8 q10, q0, d0 │ │ │ │ + vorr.i32 d21, #0 @ 0x00000000 │ │ │ │ vrhadd.s8 d16, d2, d31 │ │ │ │ - vaddl.s8 q10, d16, d0 │ │ │ │ + vshr.s64 d21, d0, #64 │ │ │ │ blmi 0x107400 │ │ │ │ @ instruction: 0xf1fd2237 │ │ │ │ - svclt 0x0000fc85 │ │ │ │ - ldrshteq r5, [r4], -r4 │ │ │ │ + svclt 0x0000fd05 │ │ │ │ + eorseq r5, r4, r4, lsl #30 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebde558 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf0220ff8 │ │ │ │ blvs 0x30a3e0 │ │ │ │ stmiavs ip, {r1, r5, r6, r7, r8, ip, sp, pc}^ │ │ │ │ vmlaeq.f64 d14, d2, d0 │ │ │ │ @@ -121907,21 +121907,21 @@ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf840bd10 │ │ │ │ @ instruction: 0xf8cec002 │ │ │ │ andcs r3, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - tstpmi r0, r2, asr #4 @ p-variant is OBSOLETE │ │ │ │ + tstppl r0, r2, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - addmi pc, r0, r2, asr #4 │ │ │ │ + addspl pc, r0, r2, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ eorscs r4, r7, #1024 @ 0x400 │ │ │ │ - mcrr2 1, 15, pc, lr, cr13 @ │ │ │ │ - ldrshteq r5, [r4], -r4 │ │ │ │ + stc2l 1, cr15, [lr], {253} @ 0xfd │ │ │ │ + eorseq r5, r4, r4, lsl #30 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebde5c4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blvs 0x34b3ac │ │ │ │ stmiavs ip, {r0, r1, r3, r5, r6, r7, r8, ip, sp, pc}^ │ │ │ │ andeq pc, pc, #2 │ │ │ │ @ instruction: 0x0c03eb00 │ │ │ │ @@ -121934,21 +121934,21 @@ │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ movwcs r5, #194 @ 0xc2 │ │ │ │ andcc pc, r4, ip, asr #17 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ vmla.f32 d27, d2, d0 │ │ │ │ - vaddw.s8 q10, q0, d0 │ │ │ │ + vorr.i32 d21, #0 @ 0x00000000 │ │ │ │ vrhadd.s8 d16, d2, d31 │ │ │ │ - vaddl.s8 q10, d16, d0 │ │ │ │ + vshr.s64 d21, d0, #64 │ │ │ │ blmi 0x1074d8 │ │ │ │ @ instruction: 0xf1fd2237 │ │ │ │ - svclt 0x0000fc19 │ │ │ │ - ldrshteq r5, [r4], -r4 │ │ │ │ + svclt 0x0000fc99 │ │ │ │ + eorseq r5, r4, r4, lsl #30 │ │ │ │ orrscc pc, r9, #0, 10 │ │ │ │ @ instruction: 0xf85333b0 │ │ │ │ ldreq r3, [r9, #3080] @ 0xc08 │ │ │ │ @ instruction: 0xf890d426 │ │ │ │ ldmdblt sl!, {r2, r3, r6, r8, sp}^ │ │ │ │ ldrdcs pc, [r0, #-128]! @ 0xffffff80 │ │ │ │ andseq pc, pc, #2 │ │ │ │ @@ -121971,15 +121971,15 @@ │ │ │ │ mcrrcs 8, 13, pc, r8, cr0 @ │ │ │ │ bicsle r2, lr, r0, lsl #20 │ │ │ │ stclcs 8, cr15, [r0], #-832 @ 0xfffffcc0 │ │ │ │ addeq lr, r2, #0, 22 │ │ │ │ stccs 8, cr15, [ip], {210} @ 0xd2 │ │ │ │ ldrble r0, [r6, #2002] @ 0x7d2 │ │ │ │ @ instruction: 0xf645e7e3 │ │ │ │ - vsra.s64 , q0, #64 │ │ │ │ + vmla.f d22, d16, d0[4] │ │ │ │ bl 0xc7978 │ │ │ │ stclvs 1, cr0, [sl, #520] @ 0x208 │ │ │ │ sbcsle r2, sl, r0, lsl #20 │ │ │ │ sbcle r2, sl, r1, lsl #20 │ │ │ │ bicsle r2, sl, r3, lsl #20 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @@ -121994,15 +121994,15 @@ │ │ │ │ stccs 8, cr15, [r8], {82} @ 0x52 │ │ │ │ strtle r0, [sl], #-1425 @ 0xfffffa6f │ │ │ │ @ instruction: 0x214cf890 │ │ │ │ @ instruction: 0xf8d0b9aa │ │ │ │ @ instruction: 0xf0022160 │ │ │ │ bcc 0x487d74 │ │ │ │ stmdale r7, {r1, r3, r9, fp, sp} │ │ │ │ - bicspl pc, r0, r5, asr #12 │ │ │ │ + mvnvs pc, r5, asr #12 │ │ │ │ teqpeq r4, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ orreq lr, r2, r1, lsl #22 │ │ │ │ cmplt sl, sl, asr #27 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8d04770 │ │ │ │ @@ -122023,15 +122023,15 @@ │ │ │ │ strlt sp, [r0, #-1498] @ 0xfffffa26 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00f0f8cc │ │ │ │ stmdbcc r0, {r0, r1, r7, ip, sp, pc} │ │ │ │ tstcs r1, r8, lsl pc │ │ │ │ @ instruction: 0xf0639001 │ │ │ │ - ldmdacs r1, {r0, r1, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + ldmdacs r1, {r0, r1, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ svclt 0x00089b01 │ │ │ │ andle r2, r3, r2, lsl #4 │ │ │ │ svclt 0x00082818 │ │ │ │ tstle pc, r3, lsl #4 │ │ │ │ @ instruction: 0xf8533255 │ │ │ │ ldrbeq r3, [sl, #-50] @ 0xffffffce │ │ │ │ andcs fp, r0, ip, asr #30 │ │ │ │ @@ -122046,15 +122046,15 @@ │ │ │ │ stccs 8, cr15, [r8], {82} @ 0x52 │ │ │ │ strtle r0, [sl], #-1425 @ 0xfffffa6f │ │ │ │ @ instruction: 0x214cf890 │ │ │ │ @ instruction: 0xf8d0b9aa │ │ │ │ @ instruction: 0xf0022160 │ │ │ │ bcc 0x487e44 │ │ │ │ stmdale r7, {r1, r3, r9, fp, sp} │ │ │ │ - bicspl pc, r0, r5, asr #12 │ │ │ │ + mvnvs pc, r5, asr #12 │ │ │ │ teqpeq r4, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ orreq lr, r2, r1, lsl #22 │ │ │ │ cmplt sl, sl, asr #27 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8d04770 │ │ │ │ @@ -122075,15 +122075,15 @@ │ │ │ │ strlt sp, [r0, #-1498] @ 0xfffffa26 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00f0f8cc │ │ │ │ stmdbcc r0, {r0, r1, r7, ip, sp, pc} │ │ │ │ tstcs r1, r8, lsl pc │ │ │ │ @ instruction: 0xf0639001 │ │ │ │ - ldmdacs r1, {r0, r1, r3, r4, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + ldmdacs r1, {r0, r1, r3, r4, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ svclt 0x00089b01 │ │ │ │ andle r2, r3, r2, lsl #4 │ │ │ │ svclt 0x00082818 │ │ │ │ tstle pc, r3, lsl #4 │ │ │ │ @ instruction: 0xf8533255 │ │ │ │ cmpeq sl, r2, lsr r0 │ │ │ │ andcs fp, r0, ip, asr #30 │ │ │ │ @@ -122098,15 +122098,15 @@ │ │ │ │ stccs 8, cr15, [r8], {82} @ 0x52 │ │ │ │ strtle r0, [sl], #-1425 @ 0xfffffa6f │ │ │ │ @ instruction: 0x214cf890 │ │ │ │ @ instruction: 0xf8d0b9aa │ │ │ │ @ instruction: 0xf0022160 │ │ │ │ bcc 0x487f14 │ │ │ │ stmdale r7, {r1, r3, r9, fp, sp} │ │ │ │ - bicspl pc, r0, r5, asr #12 │ │ │ │ + mvnvs pc, r5, asr #12 │ │ │ │ teqpeq r4, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ orreq lr, r2, r1, lsl #22 │ │ │ │ cmplt sl, sl, asr #27 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8d04770 │ │ │ │ @@ -122127,15 +122127,15 @@ │ │ │ │ strlt sp, [r0, #-1498] @ 0xfffffa26 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00f0f8cc │ │ │ │ stmdbcc r0, {r0, r1, r7, ip, sp, pc} │ │ │ │ tstcs r1, r8, lsl pc │ │ │ │ @ instruction: 0xf0639001 │ │ │ │ - ldmdacs r1, {r0, r1, r4, r5, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + ldmdacs r1, {r0, r1, r4, r5, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ svclt 0x00089b01 │ │ │ │ andle r2, r3, r2, lsl #4 │ │ │ │ svclt 0x00082818 │ │ │ │ tstle pc, r3, lsl #4 │ │ │ │ @ instruction: 0xf8533255 │ │ │ │ ldreq r3, [sl, #50] @ 0x32 │ │ │ │ andcs fp, r0, ip, asr #30 │ │ │ │ @@ -122150,15 +122150,15 @@ │ │ │ │ stccs 8, cr15, [r8], {82} @ 0x52 │ │ │ │ strtle r0, [sl], #-1425 @ 0xfffffa6f │ │ │ │ @ instruction: 0x214cf890 │ │ │ │ @ instruction: 0xf8d0b9aa │ │ │ │ @ instruction: 0xf0022160 │ │ │ │ bcc 0x487fe4 │ │ │ │ stmdale r7, {r1, r3, r9, fp, sp} │ │ │ │ - bicspl pc, r0, r5, asr #12 │ │ │ │ + mvnvs pc, r5, asr #12 │ │ │ │ teqpeq r4, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ orreq lr, r2, r1, lsl #22 │ │ │ │ cmplt sl, sl, asr #27 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8d04770 │ │ │ │ @@ -122179,15 +122179,15 @@ │ │ │ │ strlt sp, [r0, #-1498] @ 0xfffffa26 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00f0f8cc │ │ │ │ stmdbcc r0, {r0, r1, r7, ip, sp, pc} │ │ │ │ tstcs r1, r8, lsl pc │ │ │ │ @ instruction: 0xf0639001 │ │ │ │ - ldmdacs r1, {r0, r1, r3, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + ldmdacs r1, {r0, r1, r3, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ svclt 0x00089b01 │ │ │ │ andle r2, r3, r2, lsl #4 │ │ │ │ svclt 0x00082818 │ │ │ │ tstle pc, r3, lsl #4 │ │ │ │ @ instruction: 0xf8533255 │ │ │ │ cmpeq sl, r2, lsr r0 │ │ │ │ andcs fp, r0, ip, asr #30 │ │ │ │ @@ -122202,15 +122202,15 @@ │ │ │ │ stccs 8, cr15, [r8], {82} @ 0x52 │ │ │ │ strtle r0, [sl], #-1425 @ 0xfffffa6f │ │ │ │ @ instruction: 0x214cf890 │ │ │ │ @ instruction: 0xf8d0b9aa │ │ │ │ @ instruction: 0xf0022160 │ │ │ │ bcc 0x4880b4 │ │ │ │ stmdale r7, {r1, r3, r9, fp, sp} │ │ │ │ - bicspl pc, r0, r5, asr #12 │ │ │ │ + mvnvs pc, r5, asr #12 │ │ │ │ teqpeq r4, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ orreq lr, r2, r1, lsl #22 │ │ │ │ cmplt sl, sl, asr #27 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8d04770 │ │ │ │ @@ -122231,15 +122231,15 @@ │ │ │ │ strlt sp, [r0, #-1498] @ 0xfffffa26 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00f0f8cc │ │ │ │ stmdbcc r0, {r0, r1, r7, ip, sp, pc} │ │ │ │ tstcs r1, r8, lsl pc │ │ │ │ @ instruction: 0xf0639001 │ │ │ │ - ldmdacs r1, {r0, r1, r5, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ + ldmdacs r1, {r0, r1, r5, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ svclt 0x00089b01 │ │ │ │ andle r2, r3, r2, lsl #4 │ │ │ │ svclt 0x00082818 │ │ │ │ tstle pc, r3, lsl #4 │ │ │ │ @ instruction: 0xf8533255 │ │ │ │ cmpeq sl, r2, lsr r0 │ │ │ │ andcs fp, r0, ip, asr #30 │ │ │ │ @@ -122275,15 +122275,15 @@ │ │ │ │ mcrrcs 8, 13, pc, r8, cr0 @ │ │ │ │ bicsle r2, lr, r0, lsl #20 │ │ │ │ stclcs 8, cr15, [r0], #-832 @ 0xfffffcc0 │ │ │ │ addeq lr, r2, #0, 22 │ │ │ │ stccs 8, cr15, [ip], {210} @ 0xd2 │ │ │ │ ldrble r0, [r6, #2002] @ 0x7d2 │ │ │ │ @ instruction: 0xf645e7e3 │ │ │ │ - vsra.s64 , q0, #64 │ │ │ │ + vmla.f d22, d16, d0[4] │ │ │ │ bl 0xc7e38 │ │ │ │ stclvs 1, cr0, [sl, #520] @ 0x208 │ │ │ │ sbcsle r2, sl, r0, lsl #20 │ │ │ │ sbcle r2, sl, r1, lsl #20 │ │ │ │ bicsle r2, sl, r3, lsl #20 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @@ -122304,15 +122304,15 @@ │ │ │ │ @ instruction: 0xf890bbbb │ │ │ │ bllt 0xfe153ef0 │ │ │ │ ldrdcc pc, [r0, #-128]! @ 0xffffff80 │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ blcs 0x31660c │ │ │ │ smlabbcs r1, r4, pc, fp @ │ │ │ │ stmdale r7, {r0, r1, r3, r9, sl, lr} │ │ │ │ - bicspl pc, r0, r5, asr #12 │ │ │ │ + mvnvs pc, r5, asr #12 │ │ │ │ teqpeq r4, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ orreq lr, r3, r1, lsl #22 │ │ │ │ ldrmi r6, [r9], -fp, asr #27 │ │ │ │ andeq lr, ip, #532480 @ 0x82000 │ │ │ │ ldrle r0, [r3, #-2002] @ 0xfffff82e │ │ │ │ andeq pc, r1, #140 @ 0x8c │ │ │ │ @ instruction: 0xed903901 │ │ │ │ @@ -122343,33 +122343,33 @@ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8d0bd08 │ │ │ │ bl 0x96be0 │ │ │ │ @ instruction: 0xf8d30383 │ │ │ │ bicmi r1, r9, #12, 24 @ 0xc00 │ │ │ │ tstpeq r1, r1 @ p-variant is OBSOLETE │ │ │ │ ldr r4, [r9, fp, lsl #12]! │ │ │ │ - orrsmi pc, r0, r2, asr #4 │ │ │ │ + asrpl pc, r2, #4 @ │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - adcsmi pc, ip, r2, asr #4 │ │ │ │ + sbcpl pc, ip, r2, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf44f4b02 │ │ │ │ @ instruction: 0xf1fd720e │ │ │ │ - svclt 0x0000f8e5 │ │ │ │ - eorseq r5, r4, r8, asr lr │ │ │ │ + svclt 0x0000f965 │ │ │ │ + eorseq r5, r4, r8, ror #30 │ │ │ │ addscc pc, r9, #0, 10 │ │ │ │ adcscc r4, r0, #3145728 @ 0x300000 │ │ │ │ stcne 8, cr15, [r8], {82} @ 0x52 │ │ │ │ svcvc 0x0000f411 │ │ │ │ @ instruction: 0xf890d137 │ │ │ │ stmiblt r0, {r2, r3, r6, r8}^ │ │ │ │ ldrdeq pc, [r0, #-131]! @ 0xffffff7d │ │ │ │ andseq pc, pc, r0 │ │ │ │ stmdacs sl, {r4, fp, ip, sp} │ │ │ │ @ instruction: 0xf645d820 │ │ │ │ - @ instruction: 0xf2c05cd0 │ │ │ │ + vqdmulh.s d22, d16, d0[4] │ │ │ │ bl 0x38ab90 │ │ │ │ @ instruction: 0xf8dc0c80 │ │ │ │ cmnlt r0, ip, asr r0 │ │ │ │ tstle r5, r3, lsl #16 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -122397,15 +122397,15 @@ │ │ │ │ vdiveq.f64 d14, d12, d0 │ │ │ │ stc 8, cr15, [ip], {222} @ 0xde │ │ │ │ svceq 0x0001f01e │ │ │ │ @ instruction: 0xf1bcd01b │ │ │ │ stmib sp, {r8}^ │ │ │ │ svclt 0x00182000 │ │ │ │ @ instruction: 0xf0632101 │ │ │ │ - ldmdacs r1, {r0, r1, r2, r4, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + ldmdacs r1, {r0, r1, r2, r4, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ movwcs lr, #2525 @ 0x9dd │ │ │ │ tstcs r2, r8, lsl #30 │ │ │ │ ldmdacs r8, {r0, r1, ip, lr, pc} │ │ │ │ tstcs r1, r4, lsl pc │ │ │ │ bl 0x14ff6c │ │ │ │ @ instruction: 0xf8d101c1 │ │ │ │ sbceq r1, ip, ip, lsr #5 │ │ │ │ @@ -122429,15 +122429,15 @@ │ │ │ │ ldreq r3, [r9, #3080] @ 0xc08 │ │ │ │ @ instruction: 0xf890d42e │ │ │ │ stmiblt fp!, {r2, r3, r6, r8, ip, sp}^ │ │ │ │ ldrdcc pc, [r0, #-128]! @ 0xffffff80 │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ blcs 0x316804 │ │ │ │ @ instruction: 0xf645d80b │ │ │ │ - vrshr.s64 , q0, #64 │ │ │ │ + vmlal.s q11, d16, d0[4] │ │ │ │ bl 0x1084a0 │ │ │ │ ldclvs 2, cr0, [r3, #524] @ 0x20c │ │ │ │ @ instruction: 0xf8d0b9ab │ │ │ │ ldrbeq r3, [fp, r0, ror #25] │ │ │ │ @ instruction: 0xf8d0d425 │ │ │ │ vst3.16 {d0-d2}, [r0], r0 │ │ │ │ stmdacs r0, {r7, ip, sp} │ │ │ │ @@ -122471,21 +122471,21 @@ │ │ │ │ svclt 0x00580689 │ │ │ │ strle r5, [r2, #-194] @ 0xffffff3e │ │ │ │ @ instruction: 0xf8cc50c2 │ │ │ │ andcs lr, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - tstpmi r0, r2, asr #4 @ p-variant is OBSOLETE │ │ │ │ + tstppl r0, r2, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - addmi pc, r0, r2, asr #4 │ │ │ │ + addspl pc, r0, r2, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ eorcs r4, sp, #1024 @ 0x400 │ │ │ │ - @ instruction: 0xffe6f1fc │ │ │ │ - eorseq r5, r4, r0, lsr #28 │ │ │ │ + @ instruction: 0xf866f1fd │ │ │ │ + eorseq r5, r4, r0, lsr pc │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebdee94 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x469e0ff8 │ │ │ │ orrslt r6, fp, fp, lsl #22 │ │ │ │ bl 0xa1fd4 │ │ │ │ stccs 12, cr0, [r1], {3} │ │ │ │ @@ -122493,32 +122493,32 @@ │ │ │ │ svclt 0x00580689 │ │ │ │ strle r5, [r2, #-194] @ 0xffffff3e │ │ │ │ @ instruction: 0xf8cc50c2 │ │ │ │ andcs lr, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - tstpmi r0, r2, asr #4 @ p-variant is OBSOLETE │ │ │ │ + tstppl r0, r2, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - addmi pc, r0, r2, asr #4 │ │ │ │ + addspl pc, r0, r2, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ eorcs r4, sp, #1024 @ 0x400 │ │ │ │ - @ instruction: 0xffbaf1fc │ │ │ │ - eorseq r5, r4, r0, lsr #28 │ │ │ │ + @ instruction: 0xf83af1fd │ │ │ │ + eorseq r5, r4, r0, lsr pc │ │ │ │ orrscc pc, r9, #0, 10 │ │ │ │ @ instruction: 0xf85333b0 │ │ │ │ cmpeq sl, r8, lsl #24 │ │ │ │ ldreq sp, [fp, #1044] @ 0x414 │ │ │ │ @ instruction: 0xf890d416 │ │ │ │ stmiblt fp!, {r2, r3, r6, r8, ip, sp}^ │ │ │ │ ldrdcc pc, [r0, #-128]! @ 0xffffff80 │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ blcs 0x316948 │ │ │ │ @ instruction: 0xf645d80c │ │ │ │ - vrshr.s64 , q0, #64 │ │ │ │ + vmlal.s q11, d16, d0[4] │ │ │ │ bl 0x1085e4 │ │ │ │ ldclvs 2, cr0, [r3, #524] @ 0x20c │ │ │ │ vstrle d2, [r3, #-4] │ │ │ │ andcs r2, r0, #0 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ strbeq pc, [r0], #-2256 @ 0xfffff730 @ │ │ │ │ andcc pc, r0, r0, lsl #8 │ │ │ │ @@ -122534,15 +122534,15 @@ │ │ │ │ ldreq fp, [r3, #419] @ 0x1a3 │ │ │ │ @ instruction: 0xf890d416 │ │ │ │ ldmiblt fp, {r2, r3, r6, r8, ip, sp}^ │ │ │ │ ldrdcc pc, [r0, #-128]! @ 0xffffff80 │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ blcs 0x3169a8 │ │ │ │ @ instruction: 0xf645d80c │ │ │ │ - vrshr.s64 , q0, #64 │ │ │ │ + vmlal.s q11, d16, d0[4] │ │ │ │ bl 0x108644 │ │ │ │ ldclvs 2, cr0, [r3, #524] @ 0x20c │ │ │ │ tstle r3, r3, lsl #22 │ │ │ │ andcs r2, r0, #0 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ rscseq pc, r0, #208, 16 @ 0xd00000 │ │ │ │ ble 0xffe51d8c │ │ │ │ @@ -122579,21 +122579,21 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ svclt 0x001a0fcb │ │ │ │ eorseq pc, r7, #2 │ │ │ │ @ instruction: 0xf0022300 │ │ │ │ ldrb r0, [r6, r7, lsl #4] │ │ │ │ - tstpmi r0, r2, asr #4 @ p-variant is OBSOLETE │ │ │ │ + tstppl r0, r2, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - addmi pc, r0, r2, asr #4 │ │ │ │ + addspl pc, r0, r2, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ eorscs r4, r7, #1024 @ 0x400 │ │ │ │ - @ instruction: 0xff0ef1fc │ │ │ │ - ldrshteq r5, [r4], -r4 │ │ │ │ + @ instruction: 0xff8ef1fc │ │ │ │ + eorseq r5, r4, r4, lsl #30 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebdf044 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46940ff8 │ │ │ │ addscc pc, r6, #0, 10 │ │ │ │ rscsvc pc, r8, #8388608 @ 0x800000 │ │ │ │ @ instruction: 0x260cf8d2 │ │ │ │ @@ -122614,26 +122614,26 @@ │ │ │ │ andgt pc, r2, r0, asr #16 │ │ │ │ @ instruction: 0xf840d5eb │ │ │ │ @ instruction: 0xf8cec002 │ │ │ │ andcs r3, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - sbcsmi pc, r8, r2, asr #4 │ │ │ │ + rscpl pc, r8, r2, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ @ instruction: 0xf0e24661 │ │ │ │ - vtst.8 d27, d2, d31 │ │ │ │ - vaddw.s8 q10, q0, d0 │ │ │ │ + vtst.8 d27, d18, d31 │ │ │ │ + vorr.i32 d21, #0 @ 0x00000000 │ │ │ │ vrhadd.s8 d16, d2, d31 │ │ │ │ - vaddl.s8 q10, d16, d0 │ │ │ │ + vshr.s64 d21, d0, #64 │ │ │ │ blmi 0x107f8c │ │ │ │ @ instruction: 0xf1fc2237 │ │ │ │ - svclt 0x0000febf │ │ │ │ - ldrshteq r5, [r4], -r4 │ │ │ │ + svclt 0x0000ff3f │ │ │ │ + eorseq r5, r4, r4, lsl #30 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebdf0e4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x469c0ff8 │ │ │ │ teqlt r3, #11264 @ 0x2c00 │ │ │ │ bl 0xa2224 │ │ │ │ stccs 14, cr0, [r1], {3} │ │ │ │ @@ -122651,21 +122651,21 @@ │ │ │ │ strmi r5, [ip, #2244] @ 0x8c4 │ │ │ │ adcmi fp, r2, #8, 30 │ │ │ │ strdpl sp, [r2], #3 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ vmla.f32 d27, d2, d0 │ │ │ │ - vaddw.s8 q10, q0, d0 │ │ │ │ + vorr.i32 d21, #0 @ 0x00000000 │ │ │ │ vrhadd.s8 d16, d2, d31 │ │ │ │ - vaddl.s8 q10, d16, d0 │ │ │ │ + vshr.s64 d21, d0, #64 │ │ │ │ blmi 0x10800c │ │ │ │ @ instruction: 0xf1fc222d │ │ │ │ - svclt 0x0000fe7f │ │ │ │ - eorseq r5, r4, r0, lsr #28 │ │ │ │ + svclt 0x0000feff │ │ │ │ + eorseq r5, r4, r0, lsr pc │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebdf164 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x469c0ff0 │ │ │ │ blcs 0xa2b9c │ │ │ │ @ instruction: 0xf8d1d03e │ │ │ │ stmiane r4, {r2, r3, sp, lr, pc}^ │ │ │ │ @@ -122695,21 +122695,21 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ ble 0x1933e0 │ │ │ │ strle r0, [r2, #-301] @ 0xfffffed3 │ │ │ │ svceq 0x0001f1be │ │ │ │ pkhtbeq sp, r9, sl, asr #1 │ │ │ │ ubfx sp, r8, #9, #14 │ │ │ │ - tstpmi r0, r2, asr #4 @ p-variant is OBSOLETE │ │ │ │ + tstppl r0, r2, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - addmi pc, r0, r2, asr #4 │ │ │ │ + addspl pc, r0, r2, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ eorcs r4, sp, #1024 @ 0x400 │ │ │ │ - mcr2 1, 1, pc, cr6, cr12, {7} @ │ │ │ │ - eorseq r5, r4, r0, lsr #28 │ │ │ │ + mcr2 1, 5, pc, cr6, cr12, {7} @ │ │ │ │ + eorseq r5, r4, r0, lsr pc │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfebdf214 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5000ff0 │ │ │ │ @ instruction: 0x460c3c99 │ │ │ │ ldrdne pc, [r8], ip @ │ │ │ │ strle r0, [r9, #-1545] @ 0xfffff9f7 │ │ │ │ @@ -122751,26 +122751,26 @@ │ │ │ │ tstle r6, r0, ror #30 │ │ │ │ stmdbcs r6, {r0, r5, r9, fp, ip, sp, lr} │ │ │ │ @ instruction: 0xf423bf18 │ │ │ │ tstle r0, lr, ror r3 │ │ │ │ teqpvs r2, #587202560 @ p-variant is OBSOLETE @ 0x23000000 │ │ │ │ svceq 0x0000f1bc │ │ │ │ vrhadd.s8 d29, d2, d14 │ │ │ │ - vaddw.s8 q10, q0, d0 │ │ │ │ + vorr.i32 d21, #0 @ 0x00000000 │ │ │ │ vrhadd.s8 d16, d2, d31 │ │ │ │ - vaddl.s8 q10, d16, d0 │ │ │ │ + vshr.s64 d21, d0, #64 │ │ │ │ blmi 0x24819c │ │ │ │ @ instruction: 0xf1fc222d │ │ │ │ - @ instruction: 0xf1bcfdb7 │ │ │ │ + @ instruction: 0xf1bcfe37 │ │ │ │ rscsle r0, r0, r0, lsl #30 │ │ │ │ tsteq ip, r0, lsl #22 │ │ │ │ pop {r1, r4, r5, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ @ instruction: 0xf0054038 │ │ │ │ svclt 0x0000bce5 │ │ │ │ - eorseq r5, r4, r0, lsr #28 │ │ │ │ + eorseq r5, r4, r0, lsr pc │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebdf308 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5000ff8 │ │ │ │ pkhbtmi r3, lr, r9, lsl #25 │ │ │ │ ldceq 1, cr15, [r0], #48 @ 0x30 │ │ │ │ @ instruction: 0xf85c6b09 │ │ │ │ @@ -122801,21 +122801,21 @@ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ subpl fp, r2, r0, lsl sp │ │ │ │ andcc pc, r4, ip, asr #17 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ vmla.f32 d27, d2, d0 │ │ │ │ - vaddw.s8 q10, q0, d0 │ │ │ │ + vorr.i32 d21, #0 @ 0x00000000 │ │ │ │ vrhadd.s8 d16, d2, d31 │ │ │ │ - vaddl.s8 q10, d16, d0 │ │ │ │ + vshr.s64 d21, d0, #64 │ │ │ │ blmi 0x108264 │ │ │ │ @ instruction: 0xf1fc2237 │ │ │ │ - svclt 0x0000fd53 │ │ │ │ - ldrshteq r5, [r4], -r4 │ │ │ │ + svclt 0x0000fdd3 │ │ │ │ + eorseq r5, r4, r4, lsl #30 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ @ instruction: 0xe010f8d1 │ │ │ │ svceq 0x0010f01e │ │ │ │ stclvs 1, cr13, [ip], {21} │ │ │ │ @@ -122830,21 +122830,21 @@ │ │ │ │ @ instruction: 0xf01ed002 │ │ │ │ andle r0, r0, r0, lsr #30 │ │ │ │ andcs r6, r0, pc, asr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ vand q12, q9, q8 │ │ │ │ - vaddw.s8 q10, q0, d0 │ │ │ │ + vorr.i32 d21, #0 @ 0x00000000 │ │ │ │ vrhadd.s8 d16, d2, d31 │ │ │ │ - vaddl.s8 q10, d16, d0 │ │ │ │ + vshr.s64 d21, d0, #64 │ │ │ │ blmi 0x1082d8 │ │ │ │ @ instruction: 0xf1fc2237 │ │ │ │ - svclt 0x0000fd19 │ │ │ │ - ldrshteq r5, [r4], -r4 │ │ │ │ + svclt 0x0000fd99 │ │ │ │ + eorseq r5, r4, r4, lsl #30 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfebdf430 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blvs 0x34c218 │ │ │ │ stmiavs sl, {r0, r1, r3, r4, r5, r7, r8, ip, sp, pc}^ │ │ │ │ @ instruction: 0x0c03eb00 │ │ │ │ andle r2, sl, r1, lsl #20 │ │ │ │ @@ -122854,21 +122854,21 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ stmiapl r0, {r3, r8, sl, fp, ip, sp, pc}^ │ │ │ │ ldrdne pc, [r4], -ip │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ vadd.f32 d27, d2, d8 │ │ │ │ - vaddw.s8 q10, q0, d0 │ │ │ │ + vorr.i32 d21, #0 @ 0x00000000 │ │ │ │ vrhadd.s8 d16, d2, d31 │ │ │ │ - vaddl.s8 q10, d16, d0 │ │ │ │ + vshr.s64 d21, d0, #64 │ │ │ │ blmi 0x108338 │ │ │ │ @ instruction: 0xf1fc222d │ │ │ │ - svclt 0x0000fce9 │ │ │ │ - eorseq r5, r4, r0, lsr #28 │ │ │ │ + svclt 0x0000fd69 │ │ │ │ + eorseq r5, r4, r0, lsr pc │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebdf490 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs sp, {r3, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ addlt r4, r2, lr, lsl r6 │ │ │ │ strmi r4, [fp], -r4, lsl #12 │ │ │ │ andle r2, r2, r1, lsl #26 │ │ │ │ @@ -122886,21 +122886,21 @@ │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ cmplt r3, fp, lsl #22 │ │ │ │ andlt r5, r2, r2, asr #1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ vmla.f32 , q1, q8 │ │ │ │ - vaddw.s8 q10, q0, d0 │ │ │ │ + vorr.i32 d21, #0 @ 0x00000000 │ │ │ │ vrhadd.s8 d16, d2, d31 │ │ │ │ - vaddl.s8 q10, d16, d0 │ │ │ │ + vshr.s64 d21, d0, #64 │ │ │ │ blmi 0x1083b8 │ │ │ │ @ instruction: 0xf1fc2237 │ │ │ │ - svclt 0x0000fca9 │ │ │ │ - ldrshteq r5, [r4], -r4 │ │ │ │ + svclt 0x0000fd29 │ │ │ │ + eorseq r5, r4, r4, lsl #30 │ │ │ │ @ instruction: 0xf012690a │ │ │ │ @ instruction: 0xd1280f10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebdf518 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d10ff8 │ │ │ │ @ instruction: 0xf1bee048 │ │ │ │ @@ -122919,21 +122919,21 @@ │ │ │ │ ldrdne pc, [r4], -lr │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldmib r1, {r4, r8, sl, fp, ip, sp, pc}^ │ │ │ │ andcs r0, r0, #-2147483646 @ 0x80000002 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - tstpmi r0, r2, asr #4 @ p-variant is OBSOLETE │ │ │ │ + tstppl r0, r2, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - addmi pc, r0, r2, asr #4 │ │ │ │ + addspl pc, r0, r2, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ eorcs r4, sp, #1024 @ 0x400 │ │ │ │ - stc2l 1, cr15, [r6], #-1008 @ 0xfffffc10 │ │ │ │ - eorseq r5, r4, r0, lsr #28 │ │ │ │ + stc2l 1, cr15, [r6], #1008 @ 0x3f0 │ │ │ │ + eorseq r5, r4, r0, lsr pc │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ strtcc pc, [r8], r0, lsl #10 │ │ │ │ @ instruction: 0xf8d6b085 │ │ │ │ blcs 0x95858 │ │ │ │ @@ -122968,15 +122968,15 @@ │ │ │ │ andle r5, r8, r0, lsl #3 │ │ │ │ cmnpeq r0, #50331648 @ p-variant is OBSOLETE @ 0x3000000 │ │ │ │ svcne 0x0040f5b3 │ │ │ │ @ instruction: 0xf441bf08 │ │ │ │ @ instruction: 0xf0414100 │ │ │ │ @ instruction: 0xf8d65100 │ │ │ │ @ instruction: 0xf1ac0520 │ │ │ │ - @ instruction: 0x4605fbd1 │ │ │ │ + @ instruction: 0x4605fc51 │ │ │ │ stmdbvs r3, {r5, r8, r9, ip, sp, pc} │ │ │ │ ldrble r0, [r8], #1371 @ 0x55b │ │ │ │ ldrbmi r4, [r8], -r1, lsl #12 │ │ │ │ @ instruction: 0xff60f7ff │ │ │ │ strmi r4, [r9], r2, lsl #13 │ │ │ │ svceq 0x0000f1b8 │ │ │ │ @ instruction: 0xf8d6d1b6 │ │ │ │ @@ -123041,15 +123041,15 @@ │ │ │ │ @ instruction: 0xf441bf08 │ │ │ │ @ instruction: 0xf0414100 │ │ │ │ @ instruction: 0xf8d65100 │ │ │ │ @ instruction: 0xf8d63528 │ │ │ │ ldmne sp, {r5, r8, sl} │ │ │ │ andge pc, r2, r3, asr r8 @ │ │ │ │ ldrdls pc, [r4], -r5 │ │ │ │ - blx 0x1044c0e │ │ │ │ + blx 0xff044c0e │ │ │ │ @ instruction: 0x46054652 │ │ │ │ strbmi r4, [fp], -r1, lsl #12 │ │ │ │ stccs 6, cr4, [r0, #-352] @ 0xfffffea0 │ │ │ │ @ instruction: 0xf8d6d1be │ │ │ │ strcc r3, [r1], #-1324 @ 0xfffffad4 │ │ │ │ adcmi r4, r3, #168, 12 @ 0xa800000 │ │ │ │ strbmi sp, [r0], -lr, asr #25 │ │ │ │ @@ -123059,57 +123059,57 @@ │ │ │ │ svclt 0x00008ff8 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfebdf790 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5000fe8 │ │ │ │ strmi r3, [r6], -r8, lsr #9 │ │ │ │ streq pc, [r0, #-2260]! @ 0xfffff72c │ │ │ │ - @ instruction: 0xf982f1ad │ │ │ │ + blx 0x144c58 │ │ │ │ vhsub.s8 d18, d6, d0 │ │ │ │ vsra.s64 d21, d1, #64 │ │ │ │ @ instruction: 0xf1ae0108 │ │ │ │ - movwcs pc, #2355 @ 0x933 @ │ │ │ │ + movwcs pc, #2483 @ 0x9b3 @ │ │ │ │ @ instruction: 0xf8c44632 │ │ │ │ vrshl.s8 d19, d28, d6 │ │ │ │ vbic.i32 q10, #1 @ 0x00000001 │ │ │ │ strmi r0, [r7], -r8, lsl #2 │ │ │ │ - @ instruction: 0xf8fcf1ae │ │ │ │ + @ instruction: 0xf97cf1ae │ │ │ │ strpl pc, [ip, #-2260]! @ 0xfffff72c │ │ │ │ strtmi r2, [r8], -r8, lsl #2 │ │ │ │ - @ instruction: 0xfff4f1b6 │ │ │ │ + @ instruction: 0xf874f1b7 │ │ │ │ @ instruction: 0xf8c42108 │ │ │ │ strtmi r0, [r8], -r4, lsr #10 │ │ │ │ - @ instruction: 0xffeef1b6 │ │ │ │ + @ instruction: 0xf86ef1b7 │ │ │ │ @ instruction: 0xf8c42108 │ │ │ │ strtmi r0, [r8], -r8, lsr #10 │ │ │ │ - @ instruction: 0xffe8f1b6 │ │ │ │ + @ instruction: 0xf868f1b7 │ │ │ │ @ instruction: 0xf8c42108 │ │ │ │ @ instruction: 0x46280530 │ │ │ │ - @ instruction: 0xffe2f1b6 │ │ │ │ + @ instruction: 0xf862f1b7 │ │ │ │ strne pc, [ip, #-2260]! @ 0xfffff72c │ │ │ │ @ instruction: 0xf8c42300 │ │ │ │ @ instruction: 0xf8c40534 │ │ │ │ ldrtmi r3, [r2], -ip, lsr #10 │ │ │ │ ldrne pc, [r8, #-2244]! @ 0xfffff73c │ │ │ │ vmin.s8 d20, d6, d24 │ │ │ │ vaddw.s8 , q8, d9 │ │ │ │ @ instruction: 0xf1ae0108 │ │ │ │ - @ instruction: 0xf8d4f8d3 │ │ │ │ + @ instruction: 0xf8d4f953 │ │ │ │ adcmi r3, fp, #44, 10 @ 0xb000000 │ │ │ │ ldrtmi sp, [r8], -r4, lsl #2 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ - ldclt 1, cr15, [lr, #692]! @ 0x2b4 │ │ │ │ - tstpmi r0, r2, asr #4 @ p-variant is OBSOLETE │ │ │ │ + cdplt 1, 3, cr15, cr14, cr13, {5} │ │ │ │ + tstppl r0, r2, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - andpl pc, ip, r2, asr #4 │ │ │ │ + andsvs pc, ip, r2, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf44f4b02 │ │ │ │ @ instruction: 0xf1fc7285 │ │ │ │ - svclt 0x0000fb07 │ │ │ │ - eorseq r5, r4, r8, ror #28 │ │ │ │ + svclt 0x0000fb87 │ │ │ │ + eorseq r5, r4, r8, ror pc │ │ │ │ @ instruction: 0x314cf890 │ │ │ │ @ instruction: 0xf890b12b │ │ │ │ vmla.f q8, q0, d2[2] │ │ │ │ movwcs r1, #128 @ 0x80 │ │ │ │ @ instruction: 0xf8904770 │ │ │ │ vmla.f q8, q0, d2[4] │ │ │ │ movwcs r1, #128 @ 0x80 │ │ │ │ @@ -123120,22 +123120,22 @@ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ strlt r4, [r8, #-1904] @ 0xfffff890 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00f8f8cc │ │ │ │ - tstpmi r0, r2, asr #4 @ p-variant is OBSOLETE │ │ │ │ + tstppl r0, r2, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - eorspl pc, r0, r2, asr #4 │ │ │ │ + subvs pc, r0, r2, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf6404b02 │ │ │ │ @ instruction: 0xf1fc62df │ │ │ │ - svclt 0x0000fad3 │ │ │ │ - eorseq r5, r4, r8, ror lr │ │ │ │ + svclt 0x0000fb53 │ │ │ │ + eorseq r5, r4, r8, lsl #31 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ svclt 0x00004770 │ │ │ │ ldrbmi r2, [r0, -r0]! │ │ │ │ addscc pc, sl, r0, lsl #10 │ │ │ │ @ instruction: 0xf8d02100 │ │ │ │ @ instruction: 0xf41330b8 │ │ │ │ svclt 0x00142f70 │ │ │ │ @@ -123183,21 +123183,21 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf500bd10 │ │ │ │ @ instruction: 0xf5003396 │ │ │ │ eorscc r5, r0, #268435460 @ 0x10000004 │ │ │ │ bgt 0xff0c6ad8 │ │ │ │ vaba.s8 d30, d18, d29 │ │ │ │ - vaddw.s8 q10, q0, d0 │ │ │ │ + vorr.i32 d21, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf64a012f │ │ │ │ - vaddl.s8 , d0, d4 │ │ │ │ + vmov.i32 d18, #4 @ 0x00000004 │ │ │ │ blmi 0x108860 │ │ │ │ eorscc pc, r0, #268435460 @ 0x10000004 │ │ │ │ - blx 0x1644f98 │ │ │ │ - mlaseq r4, r4, lr, r5 │ │ │ │ + blx 0xff644f98 │ │ │ │ + eorseq r5, r4, r4, lsr #31 │ │ │ │ eorscs pc, r8, #144, 16 @ 0x900000 │ │ │ │ andeq pc, r1, #2 │ │ │ │ svclt 0x0096f7ff │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebdf9c0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldmib r0, {r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ @@ -123222,27 +123222,27 @@ │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ pop {r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf0054070 │ │ │ │ @ instruction: 0xf505b953 │ │ │ │ subcs r5, r0, #71 @ 0x47 │ │ │ │ andeq pc, r1, #192, 4 │ │ │ │ eorcc r2, r0, r0, lsl #2 │ │ │ │ - svc 0x009af21f │ │ │ │ + ldmda sl, {r5, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x13a5f24e │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ blcs 0xa68a8 │ │ │ │ strb sp, [r9, r3, ror #1]! │ │ │ │ andpl pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf5002100 │ │ │ │ - vhadd.s16 q3, , │ │ │ │ - @ instruction: 0xf505ef8c │ │ │ │ + vhadd.s32 q3, q0, │ │ │ │ + @ instruction: 0xf505e80c │ │ │ │ vst4.8 {d21-d24}, [pc :256], r3 │ │ │ │ tstcs r0, r8, lsl #4 │ │ │ │ - vqadd.s16 d3, d15, d16 │ │ │ │ - orrscs lr, pc, r4, lsl #31 │ │ │ │ + vqadd.s32 d3, d0, d16 │ │ │ │ + orrscs lr, pc, r4, lsl #16 │ │ │ │ smlabteq r0, r0, r6, pc @ │ │ │ │ @ instruction: 0xf0044628 │ │ │ │ b 0x2469b0 │ │ │ │ ldreq r0, [r3, r4, lsl #4] │ │ │ │ ldrb sp, [r4, r3, asr #11] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebdfa7c │ │ │ │ @@ -123297,43 +123297,43 @@ │ │ │ │ @ instruction: 0xf1a394b8 │ │ │ │ b 0x2c9d7c │ │ │ │ rsclt r0, sp, #12, 24 @ 0xc00 │ │ │ │ svcvs 0x0080f1bc │ │ │ │ orrshi pc, r4, r0 │ │ │ │ ldmdble lr, {r0, r1, r2, r8, r9, fp, sp} │ │ │ │ ldmdble ip, {r0, r8, sl, fp, sp} │ │ │ │ - tstpmi r0, r2, asr #4 @ p-variant is OBSOLETE │ │ │ │ + tstppl r0, r2, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - andvs pc, r8, r2, asr #4 │ │ │ │ + andsvc pc, r8, r2, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf6414b83 │ │ │ │ @ instruction: 0xf1fc5256 │ │ │ │ - blls 0x3c6f38 │ │ │ │ + blls 0x3c7138 │ │ │ │ cdpeq 0, 0, cr15, cr7, cr15, {2} │ │ │ │ @ instruction: 0xf0402b00 │ │ │ │ stmiavs r5!, {r1, r2, r3, r7, r8, pc}^ │ │ │ │ stccs 3, cr11, [r1, #-180] @ 0xffffff4c │ │ │ │ stmdbvc r5!, {r1, r2, r3, r6, r7, r8, ip, lr, pc} │ │ │ │ svclt 0x00182d13 │ │ │ │ @ instruction: 0xf0402d00 │ │ │ │ stmdacs r7, {r0, r2, r6, r7, r8, pc} │ │ │ │ cmpphi sl, r0, lsl #4 @ p-variant is OBSOLETE │ │ │ │ - bicspl pc, r0, #72351744 @ 0x4500000 │ │ │ │ + mvnvs pc, #72351744 @ 0x4500000 │ │ │ │ teqpeq r4, #192, 4 @ p-variant is OBSOLETE │ │ │ │ addeq lr, r0, r3, lsl #22 │ │ │ │ ldrdgt pc, [r0, -r0]! │ │ │ │ b 0xca2f2c │ │ │ │ eorle r0, r9, ip, lsl #24 │ │ │ │ - tstpmi r0, r2, asr #4 @ p-variant is OBSOLETE │ │ │ │ + tstppl r0, r2, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - rsbvs pc, r4, r2, asr #4 │ │ │ │ + rsbsvc pc, r4, r2, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf64133d8 │ │ │ │ @ instruction: 0xf1fc5287 │ │ │ │ - strtmi pc, [lr], r5, asr #18 │ │ │ │ + strtmi pc, [lr], r5, asr #19 │ │ │ │ stmibvc r0!, {r2, r3, r8, sl, ip, pc}^ │ │ │ │ @ instruction: 0xf0402800 │ │ │ │ @ instruction: 0xf507816f │ │ │ │ @ instruction: 0xf89430a8 │ │ │ │ vst4.8 {d28-d31}, [pc], r4 │ │ │ │ vabal.s8 , d0, d0 │ │ │ │ @ instruction: 0xf8d04500 │ │ │ │ @@ -123347,17 +123347,17 @@ │ │ │ │ smlabtle r7, fp, r6, r0 │ │ │ │ strteq r6, [r8], -r5, ror #18 │ │ │ │ sbcshi pc, pc, r0, asr #2 │ │ │ │ stmdacs r0, {r5, r8, r9, fp, sp, lr} │ │ │ │ mrshi pc, (UNDEF: 8) @ │ │ │ │ vorr.i32 q10, #131072 @ 0x00020000 │ │ │ │ mrrcne 0, 9, r8, r3, cr10 │ │ │ │ - rsbvc pc, r8, r2, asr #4 │ │ │ │ + rsbseq pc, r8, r2, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - teqpvc r0, r2, asr #4 @ p-variant is OBSOLETE │ │ │ │ + cmppeq r0, r2, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ smlabteq sl, sp, r9, lr │ │ │ │ adcsmi r9, r2, #61440 @ 0xf000 │ │ │ │ addhi pc, r6, r0, asr #5 │ │ │ │ andcc r4, r1, #185597952 @ 0xb100000 │ │ │ │ bleq 0x104e7c │ │ │ │ stmib sp, {r1, r2, r3, r9, ip, pc}^ │ │ │ │ @@ -123391,15 +123391,15 @@ │ │ │ │ strcs sp, [r1, #-315] @ 0xfffffec5 │ │ │ │ rsbcs lr, r0, #216, 14 @ 0x3600000 │ │ │ │ ldmdage r2, {r0, r5, r9, sl, lr} │ │ │ │ bl 0x17c68e0 │ │ │ │ stmibvs r2!, {r0, r1, r5, r6, r8, fp, ip, sp, lr}^ │ │ │ │ stmdals fp, {r0, r5, fp, sp, lr} │ │ │ │ andls r9, r8, #603979776 @ 0x24000000 │ │ │ │ - stc2 1, cr15, [lr, #756] @ 0x2f4 │ │ │ │ + mcr2 1, 0, pc, cr14, cr13, {5} @ │ │ │ │ movwcs lr, #35293 @ 0x89dd │ │ │ │ stccs 6, cr4, [r0, #-524] @ 0xfffffdf4 │ │ │ │ rscshi pc, r7, r0 │ │ │ │ vqdmulh.s d2, d0, d14 │ │ │ │ movwcc r8, #4353 @ 0x1101 │ │ │ │ vst4.8 {d27,d29,d31,d33}, [r2], sl │ │ │ │ ldrtmi r5, [r8], -r0, lsl #4 │ │ │ │ @@ -123407,15 +123407,15 @@ │ │ │ │ movwcs r9, #8729 @ 0x2219 │ │ │ │ movwls sl, #2322 @ 0x912 │ │ │ │ movwcs r4, #5698 @ 0x1642 │ │ │ │ blvs 0x183238 │ │ │ │ stmdbge r1, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ blx 0xfeac6b00 │ │ │ │ @ instruction: 0xf1b64658 │ │ │ │ - stmib sp, {r0, r1, r2, r3, r5, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + stmib sp, {r0, r1, r2, r3, r5, r7, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ strbmi r9, [r2], -r2, lsl #12 │ │ │ │ andge pc, r4, sp, asr #17 │ │ │ │ ldrtmi r4, [r8], -r1, lsr #12 │ │ │ │ movwls r6, #18467 @ 0x4823 │ │ │ │ movwls r2, #770 @ 0x302 │ │ │ │ @ instruction: 0xf7fd2301 │ │ │ │ blls 0x28758c │ │ │ │ @@ -123433,128 +123433,128 @@ │ │ │ │ cmnle r3, r0, lsl #6 │ │ │ │ andcs fp, r0, sp, lsr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x00008ff0 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r5, r4, r8, lsr #29 │ │ │ │ + ldrhteq r5, [r4], -r8 │ │ │ │ stmdals sl, {r0, r5, fp, sp, lr} │ │ │ │ - ldc2 1, cr15, [r6, #-756]! @ 0xfffffd0c │ │ │ │ + ldc2 1, cr15, [r6, #756]! @ 0x2f4 │ │ │ │ strmi r4, [r3], r2, asr #12 │ │ │ │ strtmi r2, [r1], -r1, lsl #6 │ │ │ │ andvs lr, r3, sp, asr #19 │ │ │ │ ldrtmi r9, [r8], -r0, lsl #6 │ │ │ │ stmib sp, {r0, r1, r3, r5, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf7fda901 │ │ │ │ @ instruction: 0x4658fa5f │ │ │ │ - stc2l 1, cr15, [r6], #728 @ 0x2d8 │ │ │ │ + stc2l 1, cr15, [r6, #-728]! @ 0xfffffd28 │ │ │ │ strls lr, [r2], -sp, asr #19 │ │ │ │ andge pc, r4, sp, asr #17 │ │ │ │ stmdavs r2!, {r0, r1, r3, r5, r9, sl, lr} │ │ │ │ andcs r9, r2, #4, 4 @ 0x40000000 │ │ │ │ ldrb r9, [r4, -r0, lsl #4]! │ │ │ │ - tstpmi r0, r2, asr #4 @ p-variant is OBSOLETE │ │ │ │ + tstppl r0, r2, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ @ instruction: 0x46284b5d │ │ │ │ @ instruction: 0xf6419500 │ │ │ │ @ instruction: 0xf1c452d5 │ │ │ │ - strbteq pc, [r9], -fp, ror #29 @ │ │ │ │ + strbteq pc, [r9], -fp, ror #30 @ │ │ │ │ svcge 0x0022f57f │ │ │ │ stmdacs r0, {r5, r8, r9, fp, sp, lr} │ │ │ │ svcge 0x001ef47f │ │ │ │ bllt 0x1ea3960 │ │ │ │ stmdacs r0, {r5, r6, sl, fp, sp, lr} │ │ │ │ svcge 0x0018f47f │ │ │ │ - tstpmi r0, r2, asr #4 @ p-variant is OBSOLETE │ │ │ │ + tstppl r0, r2, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - sbcsvs pc, r8, r2, asr #4 │ │ │ │ + rscvc pc, r8, r2, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf6414b50 │ │ │ │ @ instruction: 0xf1fc5295 │ │ │ │ - stmdacs r1, {r0, r3, r5, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r1, {r0, r3, r5, r7, fp, ip, sp, lr, pc} │ │ │ │ mrcge 6, 7, APSR_nzcv, cr14, cr15, {3} │ │ │ │ - tstpmi r0, r2, asr #4 @ p-variant is OBSOLETE │ │ │ │ + tstppl r0, r2, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - rscpl pc, ip, r2, asr #4 │ │ │ │ + rscsvs pc, ip, r2, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf6414b48 │ │ │ │ @ instruction: 0xf1fc5254 │ │ │ │ - ssatmi pc, #15, r9, lsl #16 @ │ │ │ │ + ssatmi pc, #15, r9, lsl #17 @ │ │ │ │ strt r9, [sl], ip, lsl #10 │ │ │ │ tstlt r8, r0, ror #22 │ │ │ │ stmdacs r0, {r5, r7, r8, r9, fp, sp, lr} │ │ │ │ mrcge 4, 7, APSR_nzcv, cr2, cr15, {3} │ │ │ │ stmdacs r0, {r5, sl, fp, sp, lr} │ │ │ │ strbteq sp, [fp], -r3, rrx │ │ │ │ usat sp, #11, r0, asr #9 │ │ │ │ stmdacs r0, {r5, r7, r8, r9, fp, sp, lr} │ │ │ │ strbt sp, [r7], ip, asr #1 │ │ │ │ - @ instruction: 0xffc2f230 │ │ │ │ + @ instruction: 0xf842f231 │ │ │ │ vhadd.s8 d18, d2, d0 │ │ │ │ - vaddw.s8 q10, q0, d0 │ │ │ │ + vorr.i32 d21, #0 @ 0x00000000 │ │ │ │ blmi 0xe89114 │ │ │ │ @ instruction: 0xf6419000 │ │ │ │ @ instruction: 0xf1c45284 │ │ │ │ - andcs pc, r0, r1, lsr #29 │ │ │ │ - tstpmi r0, r2, asr #4 @ p-variant is OBSOLETE │ │ │ │ + andcs pc, r0, r1, lsr #30 │ │ │ │ + tstppl r0, r2, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ andls r4, r0, r2, lsr fp │ │ │ │ subspl pc, sp, #68157440 @ 0x4100000 │ │ │ │ - cdp2 1, 9, cr15, cr6, cr4, {6} │ │ │ │ + @ instruction: 0xff16f1c4 │ │ │ │ @ instruction: 0xf67f2d01 │ │ │ │ strb sl, [r3, sl, lsl #29] │ │ │ │ - tstpmi r0, r2, asr #4 @ p-variant is OBSOLETE │ │ │ │ + tstppl r0, r2, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - adcpl pc, ip, r2, asr #4 │ │ │ │ + adcsvs pc, ip, r2, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf6414b2a │ │ │ │ - @ instruction: 0xf1fb5241 │ │ │ │ - vrecps.f32 , q9, │ │ │ │ - vaddw.s8 q10, q0, d0 │ │ │ │ + @ instruction: 0xf1fc5241 │ │ │ │ + vtst.8 , q1, │ │ │ │ + vorr.i32 d21, #0 @ 0x00000000 │ │ │ │ vrhadd.s8 d16, d2, d31 │ │ │ │ - vmla.i d21, d0, d0[1] │ │ │ │ + vmov.i32 q11, #4 @ 0x00000004 │ │ │ │ blmi 0x988d68 │ │ │ │ eorspl pc, sp, #68157440 @ 0x4100000 │ │ │ │ - @ instruction: 0xffd0f1fb │ │ │ │ - tstpmi r0, r2, asr #4 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0xf850f1fc │ │ │ │ + tstppl r0, r2, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - rsbspl pc, r8, r2, asr #4 │ │ │ │ + addvs pc, r8, r2, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf6414b1d │ │ │ │ - @ instruction: 0xf1fb523f │ │ │ │ - vmax.f32 , q9, │ │ │ │ - vaddw.s8 q10, q0, d0 │ │ │ │ - vrhadd.s8 d16, d2, d31 │ │ │ │ - vmvn.i32 d23, #8 @ 0x00000008 │ │ │ │ + @ instruction: 0xf1fc523f │ │ │ │ + vadd.i8 , q1, │ │ │ │ + vorr.i32 d21, #0 @ 0x00000000 │ │ │ │ + @ instruction: 0xf642012f │ │ │ │ + vmla.i d16, d0, d0[2] │ │ │ │ blmi 0x648d9c │ │ │ │ adcspl pc, r2, #68157440 @ 0x4100000 │ │ │ │ - @ instruction: 0xffb6f1fb │ │ │ │ - tstpmi r0, r2, asr #4 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0xf836f1fc │ │ │ │ + tstppl r0, r2, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - subsvc pc, r4, r2, asr #4 │ │ │ │ + rsbeq pc, r4, r2, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf6414b10 │ │ │ │ - @ instruction: 0xf1fb52b3 │ │ │ │ - vmax.f32 d31, d18, d25 │ │ │ │ - vaddw.s8 q10, q0, d0 │ │ │ │ + @ instruction: 0xf1fc52b3 │ │ │ │ + vadd.i8 d31, d2, d25 │ │ │ │ + vorr.i32 d21, #0 @ 0x00000000 │ │ │ │ vrhadd.s8 d16, d2, d31 │ │ │ │ - vaddl.s8 q11, d16, d0 │ │ │ │ + vshr.s64 d23, d0, #64 │ │ │ │ blmi 0x308dd0 │ │ │ │ addspl pc, r0, #68157440 @ 0x4100000 │ │ │ │ - @ instruction: 0xff9cf1fb │ │ │ │ - tstpmi r0, r2, asr #4 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0xf81cf1fc │ │ │ │ + tstppl r0, r2, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - eorsvs pc, r4, r2, asr #4 │ │ │ │ + subvc pc, r4, r2, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf6414b03 │ │ │ │ - @ instruction: 0xf1fb525a │ │ │ │ - svclt 0x0000ff8f │ │ │ │ - eorseq r5, r4, ip, asr #29 │ │ │ │ - eorseq r5, r4, r8, lsr #29 │ │ │ │ + @ instruction: 0xf1fc525a │ │ │ │ + svclt 0x0000f80f │ │ │ │ + ldrsbteq r5, [r4], -ip │ │ │ │ + ldrhteq r5, [r4], -r8 │ │ │ │ push {r0, r1, r3, r4, r5, r6, r7, r8, ip, sp, pc} │ │ │ │ vst4. {d20,d22,d24,d26}, [pc :256], r0 │ │ │ │ bl 0xfebdff4c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strcs r0, [r0, #-4072] @ 0xfffff018 │ │ │ │ @ instruction: 0x4690461e │ │ │ │ strmi r4, [ip], -r7, lsl #12 │ │ │ │ @@ -123588,44 +123588,44 @@ │ │ │ │ strtmi sp, [fp], -r3, rrx │ │ │ │ strbmi r9, [sp], -r0, lsl #24 │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ bleq 0xfeb44f14 │ │ │ │ bllt 0xbda840 │ │ │ │ ldrdne pc, [r0], -sl │ │ │ │ vadd.i16 d6, d15, d16 │ │ │ │ - stmdacs r0, {r0, r1, r2, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r2, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf108d03a │ │ │ │ strbtcc r0, [r0], #-2049 @ 0xfffff7ff │ │ │ │ ldmle r2!, {r0, r6, r7, r8, sl, lr}^ │ │ │ │ strtmi r4, [r9], fp, asr #12 │ │ │ │ @ instruction: 0xf1b9461d │ │ │ │ andle r0, r2, r0, lsl #30 │ │ │ │ @ instruction: 0xf1ba4648 │ │ │ │ - blls 0x1077f4 │ │ │ │ + blls 0x1079f4 │ │ │ │ @ instruction: 0xf10a3701 │ │ │ │ adcsmi r0, fp, #24, 20 @ 0x18000 │ │ │ │ ldrdlt sp, [r3], -r4 │ │ │ │ blhi 0x14410c │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ strtmi r6, [r8], -r1, lsr #16 │ │ │ │ - blx 0xfff45518 │ │ │ │ + blx 0x1f4551a │ │ │ │ sbcsle r2, r3, r0, lsl #16 │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ blvs 0x1c354c │ │ │ │ stc 5, cr4, [r4, #772] @ 0x304 │ │ │ │ ldmible r7, {r1, r3, r8, r9, fp, pc}^ │ │ │ │ svcne 0x0060f854 │ │ │ │ @ instruction: 0xf1ba4628 │ │ │ │ - stmdacs r0, {r0, r1, r3, r5, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r3, r5, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf8dad1f0 │ │ │ │ stmdavs r0!, {ip} │ │ │ │ - stc2 2, cr15, [ip, #124] @ 0x7c │ │ │ │ + mcr2 2, 0, pc, cr12, cr15, {0} @ │ │ │ │ bicle r2, r4, r0, lsl #16 │ │ │ │ @ instruction: 0x6126464b │ │ │ │ ldrmi r4, [sp], -r9, lsr #13 │ │ │ │ cmnvs r3, sl, lsr #7 │ │ │ │ movwcs lr, #43476 @ 0xa9d4 │ │ │ │ ldrdne pc, [r8], -sl │ │ │ │ @ instruction: 0xf8da400a │ │ │ │ @@ -123641,23 +123641,23 @@ │ │ │ │ mulscc ip, sl, r8 │ │ │ │ @ instruction: 0xf10ab9b3 │ │ │ │ adcsmi r0, sl, #48, 20 @ 0x30000 │ │ │ │ @ instruction: 0xf89ad0b3 │ │ │ │ blcs 0x94ec0 │ │ │ │ @ instruction: 0xf8dad0f0 │ │ │ │ @ instruction: 0xf1ba0000 │ │ │ │ - pkhtbmi pc, r1, pc, asr #17 @ │ │ │ │ + pkhtbmi pc, r1, pc, asr #18 @ │ │ │ │ orrle r2, r4, r0, lsl #26 │ │ │ │ mulcs r0, fp, r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ @ instruction: 0x0018f8da │ │ │ │ @ instruction: 0xf1ba4627 │ │ │ │ - @ instruction: 0xf10af8cf │ │ │ │ + @ instruction: 0xf10af94f │ │ │ │ pkhbtmi r0, r1, r8, lsl #20 │ │ │ │ svclt 0x0000e78b │ │ │ │ ... │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 0x1443ac │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -123703,21 +123703,21 @@ │ │ │ │ ldrsbtcc pc, [r8], r3 @ │ │ │ │ @ instruction: 0xf10106d9 │ │ │ │ ldreq r8, [sl], sl, ror #8 │ │ │ │ ldrbhi pc, [r4], #-320 @ 0xfffffec0 @ │ │ │ │ tstcs r0, ip, asr r2 │ │ │ │ andspl pc, ip, sp, lsl #4 │ │ │ │ vfma.f16 q2, , q9 │ │ │ │ - @ instruction: 0xf50bebd8 │ │ │ │ + @ instruction: 0xf50bec58 │ │ │ │ cmncc r0, #-1409286142 @ 0xac000002 │ │ │ │ strtvs pc, [r8], sp, lsl #10 │ │ │ │ strvs pc, [r4, #1284] @ 0x504 │ │ │ │ andne pc, r3, #64, 4 │ │ │ │ ldrcs pc, [pc, #-2221] @ 0x8871f │ │ │ │ - eoreq pc, r0, #69206016 @ 0x4200000 │ │ │ │ + eorsne pc, r0, #69206016 @ 0x4200000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ ldrcs pc, [r8, #-2253] @ 0xfffff733 │ │ │ │ cmpcs r0, #3457024 @ 0x34c000 │ │ │ │ ldrbmi r2, [r8], -r1, lsl #2 │ │ │ │ strne pc, [r1, #-2189]! @ 0xfffff773 │ │ │ │ movwcs lr, #2502 @ 0x9c6 │ │ │ │ @ instruction: 0x61a3f50d │ │ │ │ @@ -123778,25 +123778,25 @@ │ │ │ │ @ instruction: 0xf50d9b00 │ │ │ │ @ instruction: 0xf8d366a8 │ │ │ │ @ instruction: 0x03a340b8 │ │ │ │ subscs sp, r9, #209715200 @ 0xc800000 │ │ │ │ @ instruction: 0xf1a62100 │ │ │ │ vst4.8 {d16-d19}, [pc :128], r1 │ │ │ │ vrshl.s16 d6, d12, d31 │ │ │ │ - @ instruction: 0x01a7eb42 │ │ │ │ + @ instruction: 0x01a7ebc2 │ │ │ │ movweq pc, #16463 @ 0x404f @ │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ stccc 8, cr15, [r2], #-24 @ 0xffffffe8 │ │ │ │ @ instruction: 0x61a3f50d │ │ │ │ mvnseq pc, #79 @ 0x4f │ │ │ │ @ instruction: 0xf8464658 │ │ │ │ @ instruction: 0xf44f3c14 │ │ │ │ stmib r6, {r1, r3, r7, r8, r9, sp, lr}^ │ │ │ │ @ instruction: 0xf6435303 │ │ │ │ - vqdmlal.s q8, d0, d0[1] │ │ │ │ + vorr.i32 , #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf846032f │ │ │ │ @ instruction: 0xf2403c28 │ │ │ │ @ instruction: 0xf826730f │ │ │ │ @ instruction: 0xf2483c24 │ │ │ │ vrsra.s64 q8, , #64 │ │ │ │ mvnsvs r0, r8, lsl #6 │ │ │ │ @ instruction: 0xf44fbf44 │ │ │ │ @@ -123815,31 +123815,31 @@ │ │ │ │ ldrbhi pc, [ip, #-257]! @ 0xfffffeff @ │ │ │ │ setend be │ │ │ │ @ instruction: 0x01a2856f │ │ │ │ ldrbhi pc, [pc, #-257] @ 0x89067 @ │ │ │ │ @ instruction: 0x3738f8da │ │ │ │ @ instruction: 0xf0410f1b │ │ │ │ and r8, r9, sp, asr #10 │ │ │ │ - eorseq r5, r4, r0, lsl pc │ │ │ │ - ldrsbteq r6, [r4], -r0 │ │ │ │ - eorseq r6, r4, r0, lsl r8 │ │ │ │ - eorseq r8, r4, r0, ror #12 │ │ │ │ - eorseq r8, r4, r0, ror #15 │ │ │ │ + eorseq r6, r4, r0, lsr #32 │ │ │ │ + eorseq r6, r4, r0, ror #7 │ │ │ │ + eorseq r6, r4, r0, lsr #18 │ │ │ │ + eorseq r8, r4, r0, ror r7 │ │ │ │ + ldrshteq r8, [r4], -r0 │ │ │ │ strcc pc, [fp, fp, lsl #10]! │ │ │ │ andsvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf1a62100 │ │ │ │ vhadd.s16 d0, d15, d24 │ │ │ │ - strcs lr, [r8, #2790]! @ 0xae6 │ │ │ │ + strcs lr, [r8, #2918]! @ 0xb66 │ │ │ │ cdpeq 0, 15, cr15, cr15, cr15, {2} │ │ │ │ stceq 0, cr15, [pc], {79} @ 0x4f │ │ │ │ @ instruction: 0xf04f2310 │ │ │ │ strcs r0, [r0], #2054 @ 0x806 │ │ │ │ @ instruction: 0xf8069708 │ │ │ │ @ instruction: 0xf642cc24 │ │ │ │ - vmul.f d20, d0, d0[1] │ │ │ │ + vorr.i16 , #4 @ 0x0004 │ │ │ │ @ instruction: 0xf886092f │ │ │ │ @ instruction: 0xf846c03c │ │ │ │ @ instruction: 0xf44f9c28 │ │ │ │ @ instruction: 0xf8867290 │ │ │ │ swpcs ip, ip, [r0] │ │ │ │ rscsgt pc, ip, r6, lsl #17 │ │ │ │ andsvc pc, sl, r6, lsr #11 │ │ │ │ @@ -123867,15 +123867,15 @@ │ │ │ │ ldclmi 6, cr15, [r9], #276 @ 0x114 │ │ │ │ stceq 2, cr15, [r8], {192} @ 0xc0 │ │ │ │ rscsmi pc, lr, r6, lsl #17 │ │ │ │ andsgt pc, ip, r6, asr #17 │ │ │ │ strcc pc, [r5], #-1606 @ 0xfffff9ba │ │ │ │ streq pc, [r8], #-704 @ 0xfffffd40 │ │ │ │ @ instruction: 0x61b4930a │ │ │ │ - mcrrmi 6, 4, pc, ip, cr2 @ │ │ │ │ + mrrcpl 6, 4, pc, ip, cr2 @ │ │ │ │ stceq 2, cr15, [pc], #-768 @ 0x88f4c │ │ │ │ @ instruction: 0xf8c66273 │ │ │ │ tstcs r0, #56 @ 0x38 │ │ │ │ addsgt pc, r8, r6, asr #17 │ │ │ │ rscsgt pc, r8, r6, asr #17 │ │ │ │ cmppgt r8, r6, asr #17 @ p-variant is OBSOLETE │ │ │ │ blhi 0x1c448c0 │ │ │ │ @@ -123885,68 +123885,68 @@ │ │ │ │ @ instruction: 0xc1b8f8c6 │ │ │ │ stceq 0, cr15, [pc], {79} @ 0x4f │ │ │ │ bic pc, r1, r6, lsl #17 │ │ │ │ cdpeq 0, 0, cr15, cr7, cr15, {2} │ │ │ │ @ instruction: 0xc1bcf886 │ │ │ │ @ instruction: 0xe1bef886 │ │ │ │ blhi 0xc48a4 │ │ │ │ - b 0x1b45b0c │ │ │ │ + b 0xffb45b0c │ │ │ │ @ instruction: 0xf04f4603 │ │ │ │ @ instruction: 0xf880020f │ │ │ │ andscs r2, r0, #100 @ 0x64 │ │ │ │ ldrcs lr, [r4, #-2496]! @ 0xfffff640 │ │ │ │ @ instruction: 0x27c0f8da │ │ │ │ cdpeq 0, 0, cr15, cr7, cr15, {2} │ │ │ │ vst3.8 {d22-d24}, [pc], r4 │ │ │ │ @ instruction: 0xf8807120 │ │ │ │ @ instruction: 0xf04fe069 │ │ │ │ movwvs r0, #5123 @ 0x1403 │ │ │ │ @ instruction: 0xf8802100 │ │ │ │ @ instruction: 0xf64280c9 │ │ │ │ - vmov.i32 q10, #1279 @ 0x000004ff │ │ │ │ + vqdmulh.s d21, d0, d0[5] │ │ │ │ bicvc r0, r4, pc, lsr #24 │ │ │ │ @ instruction: 0xf04f6145 │ │ │ │ @ instruction: 0xf8c00802 │ │ │ │ strbvs r9, [r5, -r0, rrx] │ │ │ │ sbcmi pc, r7, r0, lsl #17 │ │ │ │ strvs pc, [r0], #1103 @ 0x44f │ │ │ │ rsccs pc, r8, r0, asr #17 │ │ │ │ stc 2, cr2, [r0, #364] @ 0x16c │ │ │ │ vstr d8, [r0, #40] @ 0x28 │ │ │ │ vqdmlsl.s32 q4, d6, d18 │ │ │ │ tstvs ip, r3, lsr #1 │ │ │ │ strvc pc, [r8], #1103 @ 0x44f │ │ │ │ andgt pc, r0, r3, asr #17 │ │ │ │ - stclmi 6, cr15, [r0], #-264 @ 0xfffffef8 │ │ │ │ + ldclpl 6, cr15, [r0], #-264 @ 0xfffffef8 │ │ │ │ stceq 2, cr15, [pc], #-768 @ 0x89000 │ │ │ │ @ instruction: 0xf8c3671c │ │ │ │ @ instruction: 0xf640c0c0 │ │ │ │ @ instruction: 0xf8c34419 │ │ │ │ vhadd.s8 d24, d6, d12 │ │ │ │ vmvn.i32 d21, #511 @ 0x000001ff │ │ │ │ bicsvs r0, ip, r8, lsl #24 │ │ │ │ rscsgt pc, ip, r3, asr #17 │ │ │ │ ldrmi pc, [ip], #-1600 @ 0xfffff9c0 │ │ │ │ sbchi pc, ip, r3, asr #17 │ │ │ │ sbcsmi pc, ip, r3, asr #17 │ │ │ │ - b 0x7c5ba8 │ │ │ │ + b 0xfe7c5ba8 │ │ │ │ orrsvs pc, r5, #696254464 @ 0x29800000 │ │ │ │ strtvc pc, [r4], #1446 @ 0x5a6 │ │ │ │ addsvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ strtmi r2, [r0], -r0, lsl #2 │ │ │ │ stceq 0, cr15, [r4], {79} @ 0x4f │ │ │ │ andls pc, r0, r3, asr #17 │ │ │ │ stmdbeq pc, {r0, r1, r2, r3, r6, ip, sp, lr, pc} @ │ │ │ │ andgt pc, r9, r3, lsl #17 │ │ │ │ ldcne 2, cr15, [r0], {72} @ 0x48 │ │ │ │ andls pc, r4, r3, lsl #17 │ │ │ │ andsgt pc, r0, r3, asr #17 │ │ │ │ stc 1, cr6, [r3, #372] @ 0x174 │ │ │ │ vqdmulh.s16 d8, d15, d10 │ │ │ │ - vldr s28, [r7, #8] │ │ │ │ + vldr s28, [r7, #520] @ 0x208 │ │ │ │ @ instruction: 0xf5a67b72 │ │ │ │ andscs r6, r0, #35913728 @ 0x2240000 │ │ │ │ stmib r4, {r0, r8, r9, sp}^ │ │ │ │ tstcs r0, r4, lsl #10 │ │ │ │ blvc 0x344988 │ │ │ │ submi pc, r3, r6, lsr #5 │ │ │ │ blvc 0x944990 │ │ │ │ @@ -123962,64 +123962,64 @@ │ │ │ │ @ instruction: 0x676390fc │ │ │ │ movwcc pc, #12864 @ 0x3240 @ │ │ │ │ sbchi pc, r9, r4, lsl #17 │ │ │ │ rsbcc pc, r7, r4, lsr #17 │ │ │ │ movwmi pc, #58944 @ 0xe640 @ │ │ │ │ @ instruction: 0xf5a667e3 │ │ │ │ movwls r6, #5001 @ 0x1389 │ │ │ │ - msrmi SPSR_fs, #69206016 @ 0x4200000 │ │ │ │ + cmnppl ip, #69206016 @ p-variant is OBSOLETE @ 0x4200000 │ │ │ │ msreq CPSR_fsxc, #192, 4 │ │ │ │ @ instruction: 0xf6466023 │ │ │ │ vqdmlal.s , d16, d1[2] │ │ │ │ mvnvs r0, #8, 6 @ 0x20000000 │ │ │ │ addscc pc, ip, r4, asr #17 │ │ │ │ - cmnpmi r0, #69206016 @ p-variant is OBSOLETE @ 0x4200000 │ │ │ │ + orrpl pc, r0, #69206016 @ 0x4200000 │ │ │ │ msreq CPSR_fsxc, #192, 4 │ │ │ │ @ instruction: 0xf6426623 │ │ │ │ - vbic.i32 q10, #2048 @ 0x00000800 │ │ │ │ + vsubw.s8 , q8, d8 │ │ │ │ @ instruction: 0xf8c4032f │ │ │ │ vhadd.s16 , , q0 │ │ │ │ - @ instruction: 0xf8c7e9ba │ │ │ │ + @ instruction: 0xf8c7ea3a │ │ │ │ @ instruction: 0xf5a6903c │ │ │ │ @ instruction: 0xf04f797a │ │ │ │ @ instruction: 0xf04f020f │ │ │ │ teqvc sl, r3, lsl #2 │ │ │ │ andscs r7, r0, #-1879048185 @ 0x90000007 │ │ │ │ stmib r7, {r8, sp}^ │ │ │ │ vabal.s32 q1, d6, d4 │ │ │ │ subscs r3, fp, #227 @ 0xe3 │ │ │ │ - orrmi pc, r0, #69206016 @ 0x4200000 │ │ │ │ + orrspl pc, r0, #69206016 @ 0x4200000 │ │ │ │ msreq CPSR_fsxc, #192, 4 │ │ │ │ vqadd.s16 d6, d15, d27 │ │ │ │ - @ instruction: 0xf04fe9a2 │ │ │ │ + @ instruction: 0xf04fea22 │ │ │ │ @ instruction: 0xf889030f │ │ │ │ @ instruction: 0xf8da3004 │ │ │ │ andscs r3, r0, #12, 12 @ 0xc00000 │ │ │ │ andspl pc, r4, r9, asr #17 │ │ │ │ strbvc pc, [r2, #-1446]! @ 0xfffffa5a @ │ │ │ │ tstcs r0, r7, lsl r6 │ │ │ │ andscs pc, r0, r9, asr #17 │ │ │ │ addcc pc, r3, r6, lsr #5 │ │ │ │ @ instruction: 0xf04f225b │ │ │ │ andseq r0, fp, #4, 24 @ 0x400 │ │ │ │ andgt pc, r9, r9, lsl #17 │ │ │ │ eorcc pc, r8, r9, asr #17 │ │ │ │ - orrmi pc, r8, #69206016 @ 0x4200000 │ │ │ │ + orrspl pc, r8, #69206016 @ 0x4200000 │ │ │ │ msreq CPSR_fsxc, #192, 4 │ │ │ │ andcc pc, r0, r9, asr #17 │ │ │ │ - stmib r0, {r0, r1, r2, r3, r4, r9, ip, sp, lr, pc} │ │ │ │ + b 0xc5ce0 │ │ │ │ @ instruction: 0x2610f8da │ │ │ │ movweq pc, #61519 @ 0xf04f @ │ │ │ │ @ instruction: 0x712b62aa │ │ │ │ bmi 0xff311880 │ │ │ │ ldmge r6!, {r0, r1, r6, r9, sl, lr} │ │ │ │ strcs r6, [r0, pc, lsr #2]! │ │ │ │ vrhadd.s8 q11, q0, │ │ │ │ @ instruction: 0x812f4704 │ │ │ │ - ldrmi pc, [r0, r2, asr #12] │ │ │ │ + strpl pc, [r0, r2, asr #12]! │ │ │ │ streq pc, [pc, -r0, asr #5]! │ │ │ │ @ instruction: 0xf7ff602f │ │ │ │ blls 0xc8690 │ │ │ │ ldrsbtcs pc, [r8], r3 @ │ │ │ │ b 0x114c4e8 │ │ │ │ bfieq r2, r2, #7, #21 │ │ │ │ ldmibmi pc!, {r2, r3, r4, r8, sl, ip, lr, pc} @ │ │ │ │ @@ -124070,20 +124070,20 @@ │ │ │ │ stmvs r0, {r2, r6, r7, r8, r9, ip, sp, lr, pc} │ │ │ │ strbvc pc, [r0, -r4, asr #7] @ │ │ │ │ ldrmi lr, [ip, #-2515] @ 0xfffff62d │ │ │ │ svceq 0x0000f1b8 │ │ │ │ addhi pc, r0, #65 @ 0x41 │ │ │ │ @ instruction: 0x4641225a │ │ │ │ eoreq pc, r2, r6, lsr #3 │ │ │ │ - ldm r8!, {r0, r1, r2, r3, r4, r9, ip, sp, lr, pc}^ │ │ │ │ + ldmdb r8!, {r0, r1, r2, r3, r4, r9, ip, sp, lr, pc}^ │ │ │ │ stmib r6, {r2, r8, r9, sp}^ │ │ │ │ @ instruction: 0xf8064500 │ │ │ │ mvncs r3, #32, 24 @ 0x2000 │ │ │ │ ldccc 8, cr15, [r4], {70} @ 0x46 │ │ │ │ - mvnsmi pc, #69206016 @ 0x4200000 │ │ │ │ + movwvs pc, #1602 @ 0x642 @ │ │ │ │ msreq CPSR_fsxc, #192, 4 │ │ │ │ stccc 8, cr15, [r8], #-280 @ 0xfffffee8 │ │ │ │ movwvc pc, #63040 @ 0xf640 @ │ │ │ │ stccc 8, cr15, [r4], #-152 @ 0xffffff68 │ │ │ │ movwvs pc, #49728 @ 0xc240 @ │ │ │ │ strhlt r6, [pc, -r3]! │ │ │ │ @ instruction: 0x21a82310 │ │ │ │ @@ -124094,19 +124094,19 @@ │ │ │ │ @ instruction: 0xf97af7ff │ │ │ │ ldmib r3, {r8, r9, fp, ip, pc}^ │ │ │ │ ldrbeq r4, [sl, -lr, lsr #6] │ │ │ │ tstphi sl, #1073741824 @ p-variant is OBSOLETE @ 0x40000000 │ │ │ │ strvc pc, [r4, #1446]! @ 0x5a6 │ │ │ │ tstcs r0, ip, asr r2 │ │ │ │ adcvc pc, r2, r6, lsr #11 │ │ │ │ - msrpl CPSR_fs, #69206016 @ 0x4200000 │ │ │ │ + teqpvs ip, #69206016 @ p-variant is OBSOLETE @ 0x4200000 │ │ │ │ msreq CPSR_fsxc, #192, 4 │ │ │ │ @ instruction: 0xf640602b │ │ │ │ vtst.16 d4, d15, d13 │ │ │ │ - blls 0x3438ec │ │ │ │ + blls 0x343aec │ │ │ │ ldclcc 8, cr15, [ip], #280 @ 0x118 │ │ │ │ cdpvc 4, 3, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x37d0f8da │ │ │ │ adcvs r2, fp, #0, 4 │ │ │ │ stmdbls r7, {r3, r4, r6, r9, sl, lr} │ │ │ │ orrvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ movwcc pc, #704 @ 0x2c0 @ │ │ │ │ @@ -124209,18 +124209,18 @@ │ │ │ │ andsle r2, r3, r0, ror pc │ │ │ │ @ instruction: 0xf5044c08 │ │ │ │ @ instruction: 0x46217510 │ │ │ │ ldrbmi r2, [r8], -r0, lsl #4 │ │ │ │ @ instruction: 0xf7ff3460 │ │ │ │ adcmi pc, ip, #9109504 @ 0x8b0000 │ │ │ │ strd sp, [r7], -r7 │ │ │ │ - eorseq r9, r4, r0, asr #29 │ │ │ │ - eorseq sl, r4, r0, lsl r0 │ │ │ │ - eorseq sl, r4, r8, lsr #15 │ │ │ │ - eorseq ip, r4, r8, ror #6 │ │ │ │ + ldrsbteq r9, [r4], -r0 │ │ │ │ + eorseq sl, r4, r0, lsr #2 │ │ │ │ + ldrhteq sl, [r4], -r8 │ │ │ │ + eorseq ip, r4, r8, ror r4 │ │ │ │ usatcc pc, #0, sl, asr #17 @ │ │ │ │ svceq 0x0070f413 │ │ │ │ @ instruction: 0xf8dad130 │ │ │ │ @ instruction: 0xf0133760 │ │ │ │ @ instruction: 0xd12b6f70 │ │ │ │ @ instruction: 0x51a9f50d │ │ │ │ tstcc ip, lr, lsl fp │ │ │ │ @@ -124251,174 +124251,174 @@ │ │ │ │ strbvs pc, [fp, #1293]! @ 0x50d @ │ │ │ │ andcs r4, r0, #34603008 @ 0x2100000 │ │ │ │ strbtcc r4, [r0], #-1624 @ 0xfffff9a8 │ │ │ │ @ instruction: 0xf83af7ff │ │ │ │ mvnsle r4, r5, lsr #5 │ │ │ │ svclt 0x0000e663 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq sl, r4, r8, lsr #18 │ │ │ │ - eorseq sl, r4, r8, lsl #19 │ │ │ │ - eorseq ip, r4, r8, lsr #11 │ │ │ │ + eorseq sl, r4, r8, lsr sl │ │ │ │ + mlaseq r4, r8, sl, sl │ │ │ │ + ldrhteq ip, [r4], -r8 │ │ │ │ @ instruction: 0xf5044c08 │ │ │ │ strtmi r7, [r1], -r8, lsr #10 │ │ │ │ ldrbmi r2, [r8], -r0, lsl #4 │ │ │ │ @ instruction: 0xf7ff3460 │ │ │ │ adcmi pc, r5, #2424832 @ 0x250000 │ │ │ │ blls 0xbe044 │ │ │ │ ldrsbtcs pc, [r8], r3 @ │ │ │ │ @ instruction: 0xf57f0153 │ │ │ │ and sl, r1, r4, ror #23 │ │ │ │ - eorseq r6, r4, r0, lsr ip │ │ │ │ + eorseq r6, r4, r0, asr #26 │ │ │ │ strtvs pc, [r8], #1293 @ 0x50d │ │ │ │ bcc 0xfeac6cac │ │ │ │ addpl pc, r1, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf1a42100 │ │ │ │ @ instruction: 0xf04f0028 │ │ │ │ vmul.i16 d0, d14, d0 │ │ │ │ - @ instruction: 0xf50aef6a │ │ │ │ + @ instruction: 0xf50aefea │ │ │ │ strtcs r6, [r8], ip, asr #25 │ │ │ │ @ instruction: 0xf04f2301 │ │ │ │ @ instruction: 0xf8440201 │ │ │ │ @ instruction: 0xf8843c1c │ │ │ │ vst4.16 {d18-d21}, [pc], r1 │ │ │ │ andcs r7, r1, #67108865 @ 0x4000001 │ │ │ │ stccc 8, cr15, [r2], #-144 @ 0xffffff70 │ │ │ │ @ instruction: 0xf04f87e3 │ │ │ │ stmib r4, {r0, r1, fp}^ │ │ │ │ vmul.i8 d18, d6, d1 │ │ │ │ vmls.f d21, d0, d1[1] │ │ │ │ @ instruction: 0xf8a40508 │ │ │ │ stmib r4, {r1, r2, r3, r4, r7, ip, sp}^ │ │ │ │ @ instruction: 0xf6422929 │ │ │ │ - vsra.s64 q8, q6, #64 │ │ │ │ + vmla.f d17, d16, d0[7] │ │ │ │ @ instruction: 0xf8a4012f │ │ │ │ stmib r4, {r1, r2, r3, r4, r5, r6, r7, ip, sp}^ │ │ │ │ @ instruction: 0xf6422941 │ │ │ │ - vmla.i d16, d16, d0[7] │ │ │ │ + vshr.s64 , q14, #64 │ │ │ │ @ instruction: 0xf8a4002f │ │ │ │ @ instruction: 0xf844315e │ │ │ │ @ instruction: 0xf04f6c14 │ │ │ │ strbtvs r0, [r6], #514 @ 0x202 │ │ │ │ - msreq CPSR_f, #69206016 @ 0x4200000 │ │ │ │ + teqpne r8, #69206016 @ p-variant is OBSOLETE @ 0x4200000 │ │ │ │ msreq CPSR_fsxc, #192, 4 │ │ │ │ adcvs pc, ip, r4, asr #17 │ │ │ │ stccc 8, cr15, [r8], #-272 @ 0xfffffef0 │ │ │ │ - strcc pc, [ip, -r2, asr #12]! │ │ │ │ + ldrmi pc, [ip, -r2, asr #12]! │ │ │ │ streq pc, [pc, -r0, asr #5]! │ │ │ │ smlabtvs ip, r4, r8, pc @ │ │ │ │ adccs pc, r1, r4, lsl #17 │ │ │ │ - teqpeq r8, #69206016 @ p-variant is OBSOLETE @ 0x4200000 │ │ │ │ + movtne pc, #34370 @ 0x8642 @ │ │ │ │ msreq CPSR_fsxc, #192, 4 │ │ │ │ smlabbhi r1, r4, r8, pc @ │ │ │ │ @ instruction: 0xf64263a3 │ │ │ │ - vmlal.s q8, d16, d0[0] │ │ │ │ + vrshr.s64 , q0, #64 │ │ │ │ tstls r4, pc, lsr #4 │ │ │ │ @ instruction: 0xf6429203 │ │ │ │ - vqdmlal.s q8, d0, d0[2] │ │ │ │ + vorr.i32 , #2048 @ 0x00000800 │ │ │ │ andls r0, r5, pc, lsr #6 │ │ │ │ addscc pc, r8, r4, asr #17 │ │ │ │ - andsne pc, r8, #69206016 @ 0x4200000 │ │ │ │ + eorcs pc, r8, #69206016 @ 0x4200000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ ldcls 8, cr15, [r8], {68} @ 0x44 │ │ │ │ @ instruction: 0xf6426765 │ │ │ │ - vqdmlal.s q8, d0, d0[5] │ │ │ │ + vbic.i32 , #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf8c4032f │ │ │ │ @ instruction: 0xf8c450d4 │ │ │ │ @ instruction: 0xf64230f8 │ │ │ │ - vbic.i32 d17, #4 @ 0x00000004 │ │ │ │ + vmla.f d18, d0, d0[1] │ │ │ │ @ instruction: 0xf8c4012f │ │ │ │ @ instruction: 0xf6425134 │ │ │ │ - vsubw.s8 q8, q8, d0 │ │ │ │ + vrsra.s64 d17, d0, #64 │ │ │ │ @ instruction: 0xf642032f │ │ │ │ - vmla.i d17, d0, d0[1] │ │ │ │ + vmov.i32 q9, #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf8c4002f │ │ │ │ @ instruction: 0xf6423158 │ │ │ │ - vsubw.s8 q8, q8, d20 │ │ │ │ + vrsra.s64 d17, d20, #64 │ │ │ │ movwls r0, #9007 @ 0x232f │ │ │ │ - mvnseq pc, #69206016 @ 0x4200000 │ │ │ │ + movwcs pc, #50754 @ 0xc642 @ │ │ │ │ msreq CPSR_fsxc, #192, 4 │ │ │ │ @ instruction: 0xf6429306 │ │ │ │ - vbic.i32 , #0 @ 0x00000000 │ │ │ │ + vsubw.s8 q9, q8, d0 │ │ │ │ andls r0, r7, #-1140850688 @ 0xbc000000 │ │ │ │ @ instruction: 0xf6429108 │ │ │ │ - vsubl.s8 , d16, d12 │ │ │ │ + vrshr.s64 d18, d12, #64 │ │ │ │ andls r0, r9, pc, lsr #4 │ │ │ │ @ instruction: 0xf642930a │ │ │ │ - vaddw.s8 , q8, d16 │ │ │ │ + vsra.s64 d18, d16, #64 │ │ │ │ andls r0, fp, #-1073741813 @ 0xc000000b │ │ │ │ @ instruction: 0xf642910c │ │ │ │ - vshr.s64 d17, d20, #64 │ │ │ │ + vmla.i d18, d16, d0[1] │ │ │ │ ldrls r0, [sp, -pc, lsr #32] │ │ │ │ @ instruction: 0xf642900d │ │ │ │ - vqdmlal.s , d16, d0[2] │ │ │ │ + vrsra.s64 q9, q4, #64 │ │ │ │ @ instruction: 0xf642032f │ │ │ │ - vmlal.s , d16, d0[5] │ │ │ │ + vrshr.s64 q9, q10, #64 │ │ │ │ movwls r0, #57903 @ 0xe22f │ │ │ │ @ instruction: 0xf642920f │ │ │ │ - vaddw.s8 q9, q0, d0 │ │ │ │ + vorr.i32 d19, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf642012f │ │ │ │ - vmov.i32 d18, #12 @ 0x0000000c │ │ │ │ + vaddl.s8 , d0, d28 │ │ │ │ tstls r0, pc, lsr #32 │ │ │ │ @ instruction: 0xf6429011 │ │ │ │ - vbic.i32 d18, #2048 @ 0x00000800 │ │ │ │ + vqdmlal.s , d0, d0[2] │ │ │ │ @ instruction: 0xf642032f │ │ │ │ - vmov.i32 q9, #1024 @ 0x00000400 │ │ │ │ + vmlal.s , d0, d0[5] │ │ │ │ tstls r2, #-268435454 @ 0xf0000002 │ │ │ │ @ instruction: 0xf6429213 │ │ │ │ - vmla.f d18, d0, d0[6] │ │ │ │ + vbic.i32 , #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf642012f │ │ │ │ - vmvn.i32 q9, #12 @ 0x0000000c │ │ │ │ + vaddl.s8 , d16, d12 │ │ │ │ tstls r4, pc, lsr #32 │ │ │ │ @ instruction: 0xf6429015 │ │ │ │ - vrsra.s64 d18, d0, #64 │ │ │ │ + vsubw.s8 , q8, d16 │ │ │ │ @ instruction: 0xf50d032f │ │ │ │ tstls r6, #163 @ 0xa3 │ │ │ │ - adccs pc, r4, #69206016 @ 0x4200000 │ │ │ │ + adcscc pc, r4, #69206016 @ 0x4200000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ andsls r9, r7, #1 │ │ │ │ - biccs pc, r0, r2, asr #12 │ │ │ │ + bicscc pc, r0, r2, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - bicscs pc, ip, #69206016 @ 0x4200000 │ │ │ │ + mvncc pc, #69206016 @ 0x4200000 │ │ │ │ msreq CPSR_fsxc, #192, 4 │ │ │ │ tstls r9, #24, 2 │ │ │ │ - rscscs pc, r8, #69206016 @ 0x4200000 │ │ │ │ + andmi pc, r8, #69206016 @ 0x4200000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - tstpcc r4, r2, asr #12 @ p-variant is OBSOLETE │ │ │ │ + msrmi R12_usr, r2 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ tstls fp, sl, lsl r2 │ │ │ │ - msrcc CPSR_, #69206016 @ 0x4200000 │ │ │ │ + teqpmi r0, #69206016 @ p-variant is OBSOLETE @ 0x4200000 │ │ │ │ msreq CPSR_fsxc, #192, 4 │ │ │ │ - ldrcc pc, [r8, -r2, asr #12]! │ │ │ │ + strbmi pc, [r8, -r2, asr #12] @ │ │ │ │ streq pc, [pc, -r0, asr #5]! │ │ │ │ @ instruction: 0x971e931c │ │ │ │ - strbcc pc, [r8, -r2, asr #12] @ │ │ │ │ + ldrbmi pc, [r8, -r2, asr #12] @ │ │ │ │ streq pc, [pc, -r0, asr #5]! │ │ │ │ @ instruction: 0xf642971f │ │ │ │ - vorr.i32 , #134217728 @ 0x08000000 │ │ │ │ + vqdmlsl.s q10, d0, d0[6] │ │ │ │ strls r0, [r0, -pc, lsr #14]! │ │ │ │ - strbcc pc, [r8, -r2, asr #12]! @ │ │ │ │ + ldrbmi pc, [r8, -r2, asr #12]! @ │ │ │ │ streq pc, [pc, -r0, asr #5]! │ │ │ │ @ instruction: 0xf6429721 │ │ │ │ - vbic.i32 , #134217728 @ 0x08000000 │ │ │ │ + vabdl.s8 q10, d16, d8 │ │ │ │ strls r0, [r2, -pc, lsr #14]! │ │ │ │ - strcc pc, [r0, r2, asr #12] │ │ │ │ + ldrmi pc, [r0, r2, asr #12] │ │ │ │ streq pc, [pc, -r0, asr #5]! │ │ │ │ @ instruction: 0xf6429723 │ │ │ │ - vabdl.s8 , d16, d8 │ │ │ │ + vqshl.s64 d20, d8, #0 │ │ │ │ strls r0, [r4, -pc, lsr #14]! │ │ │ │ - ldrcc pc, [r4, r2, asr #12] │ │ │ │ + strmi pc, [r4, r2, asr #12]! │ │ │ │ streq pc, [pc, -r0, asr #5]! │ │ │ │ ldc 7, cr9, [ip, #148] @ 0x94 │ │ │ │ @ instruction: 0xf6427b08 │ │ │ │ - @ instruction: 0xf2c00690 │ │ │ │ + vsubhn.i16 d17, q8, q8 │ │ │ │ @ instruction: 0xf8c4062f │ │ │ │ mcrls 1, 0, r6, cr2, cr8, {5} │ │ │ │ streq pc, [r4, -pc, asr #32] │ │ │ │ blvc 0xc50d0 │ │ │ │ - ldmdane r4, {r1, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmdacs r4!, {r1, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ stmdaeq pc!, {r6, r7, r9, ip, sp, lr, pc} @ │ │ │ │ blvc 0x34513c │ │ │ │ andsvs pc, r8, #196, 16 @ 0xc40000 │ │ │ │ cdpcc 2, 0, cr15, cr3, cr0, {2} │ │ │ │ tstcs r2, #3, 28 @ 0x30 │ │ │ │ rsbsvs pc, r8, #196, 16 @ 0xc40000 │ │ │ │ cdpls 1, 0, cr2, cr4, cr11, {1} │ │ │ │ @@ -124776,15 +124776,15 @@ │ │ │ │ @ instruction: 0xf884ee1e │ │ │ │ strcs r6, [r2], -r1, asr #30 │ │ │ │ cdphi 8, 2, cr15, cr1, cr4, {4} │ │ │ │ ldmpl pc, {r0, r2, r3, r8, sl, ip, sp, lr, pc} @ │ │ │ │ cdpvc 8, 2, cr15, cr12, cr4, {6} │ │ │ │ cdp 8, 7, cr15, cr14, cr4, {5} │ │ │ │ svclt 0x0000e002 │ │ │ │ - ldrsbteq r6, [r4], -r0 │ │ │ │ + eorseq r6, r4, r0, ror #31 │ │ │ │ cdpvc 8, 8, cr15, cr12, cr4, {6} │ │ │ │ cdp 8, 13, cr15, cr14, cr4, {5} │ │ │ │ cdpvc 8, 14, cr15, cr12, cr4, {6} │ │ │ │ svc 0x003ef8a4 │ │ │ │ cdpvs 8, 2, cr15, cr4, cr4, {6} │ │ │ │ cdpls 8, 2, cr15, cr8, cr4, {6} │ │ │ │ cdppl 8, 5, cr15, cr4, cr4, {6} │ │ │ │ @@ -124824,47 +124824,47 @@ │ │ │ │ movwls sl, #31742 @ 0x7bfe │ │ │ │ strpl pc, [r9, sp, lsl #10]! │ │ │ │ ldrcc r9, [r8, -r1, lsl #28] │ │ │ │ andcs r4, r0, #51380224 @ 0x3100000 │ │ │ │ @ instruction: 0x36604658 │ │ │ │ blx 0xfefc812e │ │ │ │ ldrhle r4, [r7, #39]! @ 0x27 │ │ │ │ - ldrbtvs pc, [r0], ip, asr #4 @ │ │ │ │ + streq pc, [r0], -ip, asr #12 │ │ │ │ ldrteq pc, [r4], -r0, asr #5 @ │ │ │ │ strpl pc, [r1, r6, lsl #10] │ │ │ │ andcs r4, r0, #51380224 @ 0x3100000 │ │ │ │ @ instruction: 0x36604658 │ │ │ │ blx 0xfec4814a │ │ │ │ ldrhle r4, [r7, #39]! @ 0x27 │ │ │ │ pkhtbcc pc, r0, sl, asr #17 @ │ │ │ │ svceq 0x00e0f013 │ │ │ │ rsbhi pc, sl, r1, asr #32 │ │ │ │ @ instruction: 0xa01cf8dd │ │ │ │ - ldmibcc r8!, {r1, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ + stmibmi r8, {r1, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ stmdbeq pc!, {r6, r7, r9, ip, sp, lr, pc} @ │ │ │ │ @ instruction: 0xf5a42704 │ │ │ │ strtmi r7, [r8], r4, lsr #13 │ │ │ │ @ instruction: 0x46484639 │ │ │ │ - blx 0xf4686c │ │ │ │ + blx 0xfef4686c │ │ │ │ stcvc 4, cr15, [r1], #444 @ 0x1bc │ │ │ │ subscs r4, fp, #5242880 @ 0x500000 │ │ │ │ andeq lr, ip, r4, lsl #22 │ │ │ │ vrhadd.s16 d2, d14, d0 │ │ │ │ - @ instruction: 0xf04feaec │ │ │ │ + @ instruction: 0xf04feb6c │ │ │ │ andcs r0, r0, #16, 28 @ 0x100 │ │ │ │ @ instruction: 0x46584651 │ │ │ │ @ instruction: 0x71b7230f │ │ │ │ teqvc r3, r1, lsl #14 │ │ │ │ ldrshtvs r2, [r5], -pc │ │ │ │ @ instruction: 0x23a87273 │ │ │ │ eorshi pc, ip, r6, asr #17 │ │ │ │ movw lr, #18886 @ 0x49c6 │ │ │ │ blx 0x1fc81ae │ │ │ │ @ instruction: 0xf1b54628 │ │ │ │ - svccs 0x0010f9db │ │ │ │ + svccs 0x0010fa5b │ │ │ │ blls 0xbe928 │ │ │ │ ldrsbtcs pc, [r8], r3 @ │ │ │ │ orrvc pc, r0, #134217731 @ 0x8000003 │ │ │ │ @ instruction: 0xf43e2b00 │ │ │ │ @ instruction: 0xf50baf3b │ │ │ │ @ instruction: 0xf50b33ab │ │ │ │ movwls r3, #35496 @ 0x8aa8 │ │ │ │ @@ -124873,15 +124873,15 @@ │ │ │ │ @ instruction: 0x3654f89a │ │ │ │ @ instruction: 0xf0412b00 │ │ │ │ @ instruction: 0xf0498016 │ │ │ │ @ instruction: 0xf50d4900 │ │ │ │ vst1.32 {d22-d24}, [pc :128], r8 │ │ │ │ smlabtcs r0, r0, r2, r7 │ │ │ │ eoreq pc, r8, r6, lsr #3 │ │ │ │ - b 0xfed46a78 │ │ │ │ + bl 0xd46a78 │ │ │ │ @ instruction: 0xf806230f │ │ │ │ ldrbcs r3, [r0, #3108]! @ 0xc24 │ │ │ │ addscc pc, ip, r6, lsl #17 │ │ │ │ teqpvs r5, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ @ instruction: 0x270160b3 │ │ │ │ vst1.32 {d22-d24}, [pc :256], r3 │ │ │ │ ldrtvs r2, [r3], #896 @ 0x380 │ │ │ │ @@ -124897,28 +124897,28 @@ │ │ │ │ smlabbcc r1, r6, r8, pc @ │ │ │ │ movwpl pc, #16960 @ 0x4240 @ │ │ │ │ adccc pc, r0, r6, lsr #17 │ │ │ │ orrvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ movweq pc, #17088 @ 0x42c0 @ │ │ │ │ ldccc 8, cr15, [r8], {70} @ 0x46 │ │ │ │ adccc pc, r8, r6, asr #17 │ │ │ │ - biccc pc, r8, #69206016 @ 0x4200000 │ │ │ │ + bicsmi pc, r8, #69206016 @ 0x4200000 │ │ │ │ msreq CPSR_fsxc, #192, 4 │ │ │ │ stccc 8, cr15, [r8], #-280 @ 0xfffffee8 │ │ │ │ msrpl CPSR_c, #1610612740 @ 0x60000004 │ │ │ │ movweq pc, #33472 @ 0x82c0 @ │ │ │ │ subscs r6, ip, #-1073741796 @ 0xc000001c │ │ │ │ sbcscc pc, r4, r6, asr #17 │ │ │ │ - bicscc pc, r0, #69206016 @ 0x4200000 │ │ │ │ + mvnmi pc, #69206016 @ 0x4200000 │ │ │ │ msreq CPSR_fsxc, #192, 4 │ │ │ │ @ instruction: 0xf64263b3 │ │ │ │ - vrsra.s64 , q6, #64 │ │ │ │ + vqdmlal.s q10, d16, d0[7] │ │ │ │ @ instruction: 0xf8c6032f │ │ │ │ @ instruction: 0xf6423098 │ │ │ │ - vqdmlal.s , d16, d0[5] │ │ │ │ + vrsra.s64 q10, q10, #64 │ │ │ │ @ instruction: 0xf8c6032f │ │ │ │ blls 0x29667c │ │ │ │ @ instruction: 0xf8c62100 │ │ │ │ @ instruction: 0xf5a6c0c8 │ │ │ │ @ instruction: 0xf84670a2 │ │ │ │ @ instruction: 0xf5a65c14 │ │ │ │ ldrbtvs r7, [r5], #1188 @ 0x4a4 │ │ │ │ @@ -124929,27 +124929,27 @@ │ │ │ │ @ instruction: 0xf8c66477 │ │ │ │ stmib r6, {r2, r8, ip, sp, lr}^ │ │ │ │ stc 8, cr9, [r6, #192] @ 0xc0 │ │ │ │ @ instruction: 0xf8c67b18 │ │ │ │ @ instruction: 0xf8c6e118 │ │ │ │ stmib r6, {r3, r5, r8, lr, pc}^ │ │ │ │ vadd.i16 , q7, q4 │ │ │ │ - blls 0x2c4bf0 │ │ │ │ + blls 0x2c4df0 │ │ │ │ andcs r7, r0, #1879048198 @ 0x70000006 │ │ │ │ strtmi r6, [r1], -r5, ror #2 │ │ │ │ strcs r6, [r2, #-3995] @ 0xfffff065 │ │ │ │ ldrbmi r6, [r8], -r2, ror #5 │ │ │ │ ldrbvs pc, [r3, sp, lsl #10] @ │ │ │ │ biccs pc, r4, #201326595 @ 0xc000003 │ │ │ │ vst1.32 {d22-d25}, [pc :128], r3 │ │ │ │ stmib r4, {r8, r9, ip, sp, lr}^ │ │ │ │ vst2.8 {d21-d24}, [pc], r3 │ │ │ │ @ instruction: 0xf50d6304 │ │ │ │ @ instruction: 0x632365a4 │ │ │ │ - mvnscc pc, #69206016 @ 0x4200000 │ │ │ │ + movwpl pc, #1602 @ 0x642 @ │ │ │ │ msreq CPSR_fsxc, #192, 4 │ │ │ │ vhadd.s8 d22, d0, d19 │ │ │ │ vsubw.s8 , q0, d1 │ │ │ │ @ instruction: 0xf8c44303 │ │ │ │ @ instruction: 0xf6453005 │ │ │ │ vsubw.s8 , q0, d5 │ │ │ │ strbtvs r0, [r3], #-776 @ 0xfffffcf8 │ │ │ │ @@ -124980,15 +124980,15 @@ │ │ │ │ strbtcc r4, [r0], #-1624 @ 0xfffff9a8 │ │ │ │ blx 0xfe3c838c │ │ │ │ mvnsle r4, r7, lsr #5 │ │ │ │ vst4.8 {d18,d20,d22,d24}, [pc], r0 │ │ │ │ @ instruction: 0xf1a672c0 │ │ │ │ @ instruction: 0xf5050028 │ │ │ │ vqrshl.s16 d7, d28, d30 │ │ │ │ - @ instruction: 0xf8dae9de │ │ │ │ + @ instruction: 0xf8daea5e │ │ │ │ @ instruction: 0xf8c637d0 │ │ │ │ andcs r3, r1, r0, lsr #2 │ │ │ │ tstcs r0, r0, lsl #22 │ │ │ │ @ instruction: 0xf8d39c01 │ │ │ │ vshr.u64 d19, d24, #61 │ │ │ │ @ instruction: 0xf8c663c0 │ │ │ │ movwcs r3, #4288 @ 0x10c0 │ │ │ │ @@ -125013,26 +125013,26 @@ │ │ │ │ orrcs r3, r0, #168 @ 0xa8 │ │ │ │ ldccc 8, cr15, [r4], {70} @ 0x46 │ │ │ │ orrsvs pc, sp, #1325400064 @ 0x4f000000 │ │ │ │ movwcs r6, #179 @ 0xb3 │ │ │ │ sbccc pc, r4, r6, asr #17 │ │ │ │ teqpvc r0, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ smlawtcc r8, r6, r8, pc @ │ │ │ │ - mvnscc pc, #69206016 @ 0x4200000 │ │ │ │ + movwpl pc, #50754 @ 0xc642 @ │ │ │ │ msreq CPSR_fsxc, #192, 4 │ │ │ │ stccc 8, cr15, [r8], #-280 @ 0xfffffee8 │ │ │ │ - movwmi pc, #34370 @ 0x8642 @ │ │ │ │ + tstppl r8, #69206016 @ p-variant is OBSOLETE @ 0x4200000 │ │ │ │ msreq CPSR_fsxc, #192, 4 │ │ │ │ @ instruction: 0xf64263b3 │ │ │ │ - vorr.i32 d20, #0 @ 0x00000000 │ │ │ │ + vsubw.s8 , q0, d16 │ │ │ │ @ instruction: 0xf8c6032f │ │ │ │ @ instruction: 0xf6403098 │ │ │ │ @ instruction: 0xf8a6430f │ │ │ │ @ instruction: 0xf642309c │ │ │ │ - vorr.i32 d20, #1024 @ 0x00000400 │ │ │ │ + vsubw.s8 , q0, d20 │ │ │ │ @ instruction: 0xf8c6032f │ │ │ │ vqadd.s8 , q12, q12 │ │ │ │ vsubw.s8 q8, q0, d9 │ │ │ │ @ instruction: 0xf8c60308 │ │ │ │ vand d19, d6, d28 │ │ │ │ vsubw.s8 q10, q0, d9 │ │ │ │ stmib r6, {r3, r8, r9}^ │ │ │ │ @@ -125067,106 +125067,106 @@ │ │ │ │ @ instruction: 0xf8da3aa8 │ │ │ │ @ instruction: 0xf4133760 │ │ │ │ @ instruction: 0xf43e2f70 │ │ │ │ stmdbmi r8, {r0, r3, r4, r6, r7, r8, sl, fp, sp, pc} │ │ │ │ ldrbmi r2, [r8], -r0, lsl #4 │ │ │ │ @ instruction: 0xf9d6f7fe │ │ │ │ ldcllt 7, cr15, [r2, #1016] @ 0x3f8 │ │ │ │ - eorseq r7, r4, r0, lsr #3 │ │ │ │ - eorseq r7, r4, r0, asr #29 │ │ │ │ - eorseq r8, r4, r0, lsr #10 │ │ │ │ - eorseq r8, r4, r0, ror #12 │ │ │ │ - eorseq r8, r4, r0, lsr #29 │ │ │ │ - eorseq r9, r4, r0, lsl #1 │ │ │ │ + ldrhteq r7, [r4], -r0 │ │ │ │ + ldrsbteq r7, [r4], -r0 │ │ │ │ + eorseq r8, r4, r0, lsr r6 │ │ │ │ + eorseq r8, r4, r0, ror r7 │ │ │ │ + ldrhteq r8, [r4], -r0 │ │ │ │ + mlaseq r4, r0, r1, r9 │ │ │ │ strtvs pc, [r8], sp, lsl #10 │ │ │ │ strcc pc, [fp, fp, lsl #10]! │ │ │ │ sbcvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf1a62100 │ │ │ │ @ instruction: 0xf04f0028 │ │ │ │ vmla.i16 d0, d14, d2 │ │ │ │ - vmul.i8 d30, d6, d8 │ │ │ │ + vmul.i8 d30, d22, d8 │ │ │ │ vmull.s , d0, d1[2] │ │ │ │ tstcs r0, r8, lsl #20 │ │ │ │ vhsub.s8 d18, d16, d24 │ │ │ │ stmdb r6, {r0, r9, sl, fp, ip, sp}^ │ │ │ │ @ instruction: 0xf04f9107 │ │ │ │ @ instruction: 0xf8260003 │ │ │ │ - @ instruction: 0xf242ec22 │ │ │ │ - vbic.i32 , #0 @ 0x00000000 │ │ │ │ + @ instruction: 0xf642ec22 │ │ │ │ + vsubw.s8 q8, q8, d0 │ │ │ │ @ instruction: 0xf8a6032f │ │ │ │ @ instruction: 0xf846e03e │ │ │ │ - @ instruction: 0xf2423c28 │ │ │ │ - vaddhn.i16 d23, q8, q12 │ │ │ │ + @ instruction: 0xf6423c28 │ │ │ │ + @ instruction: 0xf2c004b8 │ │ │ │ stmib r6, {r0, r1, r2, r3, r5, sl}^ │ │ │ │ @ instruction: 0xf8a69111 │ │ │ │ @ instruction: 0xf04fe09e │ │ │ │ stmib r6, {r0, r8, r9}^ │ │ │ │ - vrhadd.s8 d25, d2, d25 │ │ │ │ - vshl.s64 d23, d20, #0 │ │ │ │ + @ instruction: 0xf6429129 │ │ │ │ + vmls.f d16, d16, d0[1] │ │ │ │ @ instruction: 0xf8a6052f │ │ │ │ stmib r6, {r1, r2, r3, r4, r5, r6, r7, sp, lr, pc}^ │ │ │ │ vrhadd.s8 , q0, │ │ │ │ @ instruction: 0xf8463c02 │ │ │ │ @ instruction: 0xf6422c14 │ │ │ │ - vmlal.s8 q8, d0, d8 │ │ │ │ + vmov.i16 d17, #8 @ 0x0008 │ │ │ │ ldrbtvs r0, [r2], #2095 @ 0x82f │ │ │ │ adccs pc, ip, r6, asr #17 │ │ │ │ smlabtcs ip, r6, r8, pc @ │ │ │ │ subcc pc, r1, r6, lsl #17 │ │ │ │ - cmnpvc r8, #536870916 @ p-variant is OBSOLETE @ 0x20000004 │ │ │ │ + orreq pc, r8, #69206016 @ 0x4200000 │ │ │ │ msreq CPSR_fsxc, #192, 4 │ │ │ │ smlabbeq r1, r6, r8, pc @ │ │ │ │ - vcge.s8 d22, d18, d19 │ │ │ │ - vshr.s64 d23, d12, #64 │ │ │ │ + @ instruction: 0xf64263b3 │ │ │ │ + vaddl.s8 q8, d16, d28 │ │ │ │ strls r0, [r3], #-47 @ 0xffffffd1 │ │ │ │ - vhadd.s8 d25, d2, d2 │ │ │ │ - vsubw.s8 , q8, d0 │ │ │ │ + @ instruction: 0xf6429002 │ │ │ │ + vrsra.s64 d16, d0, #64 │ │ │ │ strls r0, [r4, #-815] @ 0xfffffcd1 │ │ │ │ addscc pc, r8, r6, asr #17 │ │ │ │ - sbcvc pc, r0, r2, asr #4 │ │ │ │ + sbcseq pc, r0, r2, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ adcls pc, r1, r6, lsl #17 │ │ │ │ - vhadd.s8 d25, d2, d5 │ │ │ │ - vsubw.s8 , q8, d8 │ │ │ │ + @ instruction: 0xf6429005 │ │ │ │ + vrsra.s64 d16, d8, #64 │ │ │ │ @ instruction: 0xf8c6032f │ │ │ │ @ instruction: 0xf8c6a014 │ │ │ │ - vqadd.s8 , q9, q12 │ │ │ │ - vmls.i d23, d16, d0[3] │ │ │ │ + @ instruction: 0xf64230f8 │ │ │ │ + @ instruction: 0xf2c004dc │ │ │ │ @ instruction: 0xf8c6042f │ │ │ │ strls sl, [r6], #-116 @ 0xffffff8c │ │ │ │ - ldrbvc pc, [r8, #578] @ 0x242 @ │ │ │ │ + strbeq pc, [r8, #1602]! @ 0x642 @ │ │ │ │ streq pc, [pc, #-704]! @ 0x8a344 │ │ │ │ sbcsge pc, r4, r6, asr #17 │ │ │ │ - vrshl.s8 d25, d7, d2 │ │ │ │ - vmla.i d23, d16, d0[5] │ │ │ │ + @ instruction: 0xf6429507 │ │ │ │ + vshr.s64 q8, q10, #64 │ │ │ │ andls r0, r8, pc, lsr #32 │ │ │ │ blvc 0xfc5c74 │ │ │ │ - orrsvc pc, r0, #536870916 @ 0x20000004 │ │ │ │ + moveq pc, #69206016 @ 0x4200000 │ │ │ │ msreq CPSR_fsxc, #192, 4 │ │ │ │ cmppcc r8, r6, asr #17 @ p-variant is OBSOLETE │ │ │ │ - vqdmulh.s d25, d2, d2 │ │ │ │ - @ instruction: 0xf2c074fc │ │ │ │ + @ instruction: 0xf6429b02 │ │ │ │ + vaddhn.i16 d17, q0, q6 │ │ │ │ stc 4, cr0, [r6, #188] @ 0xbc │ │ │ │ vldr d7, [r7] │ │ │ │ - vpadd.i8 d23, d2, d30 │ │ │ │ - vshr.s64 , q8, #64 │ │ │ │ + @ instruction: 0xf6427b3e │ │ │ │ + vaddl.s8 , d0, d0 │ │ │ │ @ instruction: 0xf8c6002f │ │ │ │ blls 0x156d24 │ │ │ │ ldrcc pc, [r8, #-1549] @ 0xfffff9f3 │ │ │ │ blvc 0x6c5c64 │ │ │ │ blvc 0x10c5cac │ │ │ │ andscc pc, r8, #12976128 @ 0xc60000 │ │ │ │ vstr d9, [r6, #16] │ │ │ │ vldr d7, [r7, #192] @ 0xc0 │ │ │ │ strls r7, [r9], #-2882 @ 0xfffff4be │ │ │ │ strtvs pc, [r3], #1293 @ 0x50d │ │ │ │ rsbscc pc, r8, #12976128 @ 0xc60000 │ │ │ │ movweq pc, #16463 @ 0x404f @ │ │ │ │ @ instruction: 0xf6429401 │ │ │ │ - vmov.i32 d16, #262144 @ 0x00040000 │ │ │ │ + vaddhn.i16 d17, q0, q10 │ │ │ │ @ instruction: 0xf8a6042f │ │ │ │ strls lr, [sl], #-350 @ 0xfffffea2 │ │ │ │ msrcc SPSR_c, r6, lsl #17 │ │ │ │ movweq pc, #20559 @ 0x504f @ │ │ │ │ cmpls r9, r6, asr #19 │ │ │ │ msrcs SPSR_fs, r6, asr #17 │ │ │ │ @ instruction: 0xe1bef8a6 │ │ │ │ @@ -125336,27 +125336,27 @@ │ │ │ │ @ instruction: 0xf7fd4658 │ │ │ │ blls 0xca838 │ │ │ │ @ instruction: 0x432ee9d3 │ │ │ │ @ instruction: 0xf57e01e2 │ │ │ │ subscs sl, ip, #12, 28 @ 0xc0 │ │ │ │ @ instruction: 0xf1a62100 │ │ │ │ strcs r0, [r3], #-36 @ 0xffffffdc │ │ │ │ - svc 0x0014f21d │ │ │ │ + svc 0x0094f21d │ │ │ │ ldrmi r2, [r9], -r1, lsl #6 │ │ │ │ @ instruction: 0xf50d4aa2 │ │ │ │ @ instruction: 0xf80660a3 │ │ │ │ strcs r4, [r2, #-3105] @ 0xfffff3df │ │ │ │ @ instruction: 0xf8062405 │ │ │ │ @ instruction: 0xf44f4c1f │ │ │ │ stmdb r6, {r7, sl, sp, lr}^ │ │ │ │ strtcs r5, [r8], #1031 @ 0x407 │ │ │ │ ldcmi 8, cr15, [r4], {70} @ 0x46 │ │ │ │ ldrmi pc, [sl], #-1600 @ 0xfffff9c0 │ │ │ │ stcmi 8, cr15, [ip], {70} @ 0x46 │ │ │ │ - strbmi pc, [r0], #1602 @ 0x642 @ │ │ │ │ + ldrbpl pc, [r0], #1602 @ 0x642 @ │ │ │ │ strteq pc, [pc], #-704 @ 0x8a970 │ │ │ │ stcmi 8, cr15, [r8], #-280 @ 0xfffffee8 │ │ │ │ strbpl pc, [sp], #-582 @ 0xfffffdba @ │ │ │ │ streq pc, [r8], #-704 @ 0xfffffd40 │ │ │ │ @ instruction: 0xf7fe61b4 │ │ │ │ andcs pc, r0, #28672 @ 0x7000 │ │ │ │ @ instruction: 0x61a3f50d │ │ │ │ @@ -125364,15 +125364,15 @@ │ │ │ │ blls 0xca7cc │ │ │ │ @ instruction: 0x432ee9d3 │ │ │ │ @ instruction: 0xf57e07e2 │ │ │ │ @ instruction: 0xf44fadd9 │ │ │ │ @ instruction: 0x21007290 │ │ │ │ eoreq pc, r8, r6, lsr #3 │ │ │ │ strvs pc, [r3, #1293]! @ 0x50d │ │ │ │ - mrc 2, 6, APSR_nzcv, cr12, cr13, {0} │ │ │ │ + svc 0x005cf21d │ │ │ │ strbvs pc, [r7], #1293 @ 0x50d @ │ │ │ │ ldmdacc r8!, {r1, r3, r4, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ movwcs r6, #4147 @ 0x1033 │ │ │ │ stccc 8, cr15, [r3], #-24 @ 0xffffffe8 │ │ │ │ ldccc 8, cr15, [pc], {6} │ │ │ │ eorscc pc, sp, r6, lsl #17 │ │ │ │ subcc pc, r1, r6, lsl #17 │ │ │ │ @@ -125388,25 +125388,25 @@ │ │ │ │ mvnscs r3, #8448 @ 0x2100 │ │ │ │ ldccc 8, cr15, [r4], {70} @ 0x46 │ │ │ │ orrvc pc, ip, #1325400064 @ 0x4f000000 │ │ │ │ stccc 8, cr15, [r8], {70} @ 0x46 │ │ │ │ ldrbtvs r2, [r3], #1008 @ 0x3f0 │ │ │ │ @ instruction: 0xf8c623c0 │ │ │ │ @ instruction: 0xf64230ac │ │ │ │ - vqdmlal.s q10, d16, d0[3] │ │ │ │ + vrsra.s64 , q6, #64 │ │ │ │ @ instruction: 0xf846032f │ │ │ │ @ instruction: 0xf2463c28 │ │ │ │ vsubw.s8 , q0, d25 │ │ │ │ cmnvs r3, r8, lsl #6 │ │ │ │ - bicsmi pc, r8, #69206016 @ 0x4200000 │ │ │ │ + mvnpl pc, #69206016 @ 0x4200000 │ │ │ │ msreq CPSR_fsxc, #192, 4 │ │ │ │ vcge.s8 d22, d16, d19 │ │ │ │ @ instruction: 0xf8a64303 │ │ │ │ @ instruction: 0xf642303f │ │ │ │ - vqdmlal.s q10, d16, d0[5] │ │ │ │ + vrsra.s64 , q10, #64 │ │ │ │ @ instruction: 0xf8c6032f │ │ │ │ vqadd.s8 d19, d16, d8 │ │ │ │ @ instruction: 0xf8a66303 │ │ │ │ @ instruction: 0x4629309f │ │ │ │ ldrbmi r2, [r8], -r0, lsl #4 │ │ │ │ @ instruction: 0xf7fd3560 │ │ │ │ adcmi pc, ip, #47, 30 @ 0xbc │ │ │ │ @@ -125414,33 +125414,33 @@ │ │ │ │ @ instruction: 0xf0133760 │ │ │ │ @ instruction: 0xf0400ff0 │ │ │ │ blls 0xab9e0 │ │ │ │ @ instruction: 0x432ee9d3 │ │ │ │ ldcllt 7, cr15, [r2, #-1016]! @ 0xfffffc08 │ │ │ │ @ instruction: 0x210022b9 │ │ │ │ eoreq pc, r1, r6, lsr #3 │ │ │ │ - mrc 2, 3, APSR_nzcv, cr8, cr13, {0} │ │ │ │ + mrc 2, 7, APSR_nzcv, cr8, cr13, {0} │ │ │ │ @ instruction: 0x66756634 │ │ │ │ ldreq pc, [r1], #-879 @ 0xfffffc91 │ │ │ │ streq pc, [fp, #-965] @ 0xfffffc3b │ │ │ │ @ instruction: 0x432c2301 │ │ │ │ stccc 8, cr15, [r0], #-24 @ 0xffffffe8 │ │ │ │ tstcs r0, #1929379840 @ 0x73000000 │ │ │ │ @ instruction: 0xf8466034 │ │ │ │ ldrtvs r3, [r3], #3096 @ 0xc18 │ │ │ │ @ instruction: 0xf84623a8 │ │ │ │ ldrbtvs r3, [r3], #3092 @ 0xc14 │ │ │ │ @ instruction: 0xf8062303 │ │ │ │ @ instruction: 0xf6423c22 │ │ │ │ - vrsra.s64 q10, q8, #64 │ │ │ │ + vsubw.s8 q11, q0, d0 │ │ │ │ @ instruction: 0xf846032f │ │ │ │ @ instruction: 0xf6403c28 │ │ │ │ @ instruction: 0xf826730f │ │ │ │ @ instruction: 0xf6423c24 │ │ │ │ - vrsra.s64 q10, q12, #64 │ │ │ │ + vsubw.s8 q11, q0, d8 │ │ │ │ @ instruction: 0x63b3032f │ │ │ │ movwcc pc, #62016 @ 0xf240 @ │ │ │ │ movwne pc, #12992 @ 0x32c0 @ │ │ │ │ eorscc pc, sp, r6, asr #17 │ │ │ │ @ instruction: 0xf0002f00 │ │ │ │ andcs r8, r0, #570425344 @ 0x22000000 │ │ │ │ @ instruction: 0x61a3f50d │ │ │ │ @@ -125495,31 +125495,31 @@ │ │ │ │ @ instruction: 0x462175f0 │ │ │ │ ldrbmi r2, [r8], -r0, lsl #4 │ │ │ │ @ instruction: 0xf7fd3460 │ │ │ │ adcmi pc, r5, #2096 @ 0x830 │ │ │ │ @ instruction: 0xf8dad1f7 │ │ │ │ @ instruction: 0xf7fe36d8 │ │ │ │ svclt 0x0000bd53 │ │ │ │ - eorseq r6, r4, r0, lsr r3 │ │ │ │ - ldrsbteq r6, [r4], -r0 │ │ │ │ - eorseq fp, r4, r8, ror #26 │ │ │ │ - eorseq fp, r4, r8, ror #29 │ │ │ │ - eorseq ip, r4, r8, asr #1 │ │ │ │ - eorseq ip, r4, r8, asr #4 │ │ │ │ - eorseq sl, r4, r0, lsl r3 │ │ │ │ - eorseq r8, r4, r0, ror #11 │ │ │ │ - eorseq r7, r4, r0, lsr #27 │ │ │ │ - eorseq r7, r4, r0, ror #25 │ │ │ │ - eorseq r7, r4, r0, asr #26 │ │ │ │ - eorseq r7, r4, r0, lsl #25 │ │ │ │ - eorseq sl, r4, r8, lsr #12 │ │ │ │ - eorseq sl, r4, r8, lsl #13 │ │ │ │ - eorseq sl, r4, r8, ror #13 │ │ │ │ - eorseq sl, r4, r8, asr #14 │ │ │ │ - eorseq sl, r4, r8, asr #8 │ │ │ │ + eorseq r6, r4, r0, asr #8 │ │ │ │ + eorseq r6, r4, r0, ror #13 │ │ │ │ + eorseq fp, r4, r8, ror lr │ │ │ │ + ldrshteq fp, [r4], -r8 │ │ │ │ + ldrsbteq ip, [r4], -r8 │ │ │ │ + eorseq ip, r4, r8, asr r3 │ │ │ │ + eorseq sl, r4, r0, lsr #8 │ │ │ │ + ldrshteq r8, [r4], -r0 │ │ │ │ + ldrhteq r7, [r4], -r0 │ │ │ │ + ldrshteq r7, [r4], -r0 │ │ │ │ + eorseq r7, r4, r0, asr lr │ │ │ │ + mlaseq r4, r0, sp, r7 │ │ │ │ + eorseq sl, r4, r8, lsr r7 │ │ │ │ + mlaseq r4, r8, r7, sl │ │ │ │ + ldrshteq sl, [r4], -r8 │ │ │ │ + eorseq sl, r4, r8, asr r8 │ │ │ │ + eorseq sl, r4, r8, asr r5 │ │ │ │ andcs r4, r0, #2785280 @ 0x2a8000 │ │ │ │ @ instruction: 0xf7fd4658 │ │ │ │ blls 0xca558 │ │ │ │ ldrsbtmi pc, [r8], r3 @ │ │ │ │ ldcllt 7, cr15, [ip], {254} @ 0xfe │ │ │ │ @ instruction: 0xf5044ca6 │ │ │ │ @ instruction: 0x46217590 │ │ │ │ @@ -125558,28 +125558,28 @@ │ │ │ │ stmibmi sl, {r0, r2, r3, r5, r6, r8, sl, fp, ip, sp, pc} │ │ │ │ ldrbmi r2, [r8], -r0, lsl #4 │ │ │ │ mcr2 7, 0, pc, cr6, cr13, {7} @ │ │ │ │ stcllt 7, cr15, [r0, #-1016]! @ 0xfffffc08 │ │ │ │ tstcs r0, ip, asr r2 │ │ │ │ eoreq pc, r4, r6, lsr #3 │ │ │ │ vshl.s16 d2, d1, d13 │ │ │ │ - movwcs lr, #3418 @ 0xd5a │ │ │ │ + movwcs lr, #3546 @ 0xdda │ │ │ │ rsbsvs r4, r3, sl, lsl r6 │ │ │ │ stmcc r4, {r1, r3, r4, r7, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x61a3f50d │ │ │ │ movwcs r6, #16435 @ 0x4033 │ │ │ │ ldccc 8, cr15, [pc], {6} │ │ │ │ stmdb r6, {r4, r8, r9, sp}^ │ │ │ │ ldrbmi r4, [r8], -r7, lsl #6 │ │ │ │ @ instruction: 0x23a84c7c │ │ │ │ ldccc 8, cr15, [r4], {70} @ 0x46 │ │ │ │ movwne pc, #12864 @ 0x3240 @ │ │ │ │ ldrvs pc, [r4, #1284]! @ 0x504 │ │ │ │ stccc 8, cr15, [r1], #-152 @ 0xffffff68 │ │ │ │ - teqppl ip, #69206016 @ p-variant is OBSOLETE @ 0x4200000 │ │ │ │ + movtvs pc, #50754 @ 0xc642 @ │ │ │ │ msreq CPSR_fsxc, #192, 4 │ │ │ │ stccc 8, cr15, [r8], #-280 @ 0xfffffee8 │ │ │ │ movtpl pc, #4678 @ 0x1246 @ │ │ │ │ movweq pc, #33472 @ 0x82c0 @ │ │ │ │ @ instruction: 0xf7fd6173 │ │ │ │ @ instruction: 0x4621fdd7 │ │ │ │ ldrbmi r2, [r8], -r0, lsl #4 │ │ │ │ @@ -125683,44 +125683,44 @@ │ │ │ │ mvnsle r4, r5, lsr #5 │ │ │ │ @ instruction: 0xf8d39b00 │ │ │ │ @ instruction: 0xf7fe20b8 │ │ │ │ stmdbmi r0!, {r0, r1, r2, r4, r5, r6, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fd4658 │ │ │ │ @ instruction: 0xf7fefd07 │ │ │ │ svclt 0x0000b8de │ │ │ │ - eorseq sl, r4, r8, ror #7 │ │ │ │ + ldrshteq sl, [r4], -r8 │ │ │ │ + eorseq sl, r4, r0 │ │ │ │ + ldrshteq r9, [r4], -r0 │ │ │ │ + mlaseq r4, r0, sp, r9 │ │ │ │ + eorseq r9, r4, r0, asr fp │ │ │ │ + ldrshteq r9, [r4], -r0 │ │ │ │ + eorseq ip, r4, r8, lsl r4 │ │ │ │ + ldrhteq ip, [r4], -r8 │ │ │ │ + ldrhteq fp, [r4], -r8 │ │ │ │ + eorseq fp, r4, r8, asr sl │ │ │ │ + ldrshteq fp, [r4], -r8 │ │ │ │ + eorseq fp, r4, r8, asr r4 │ │ │ │ + eorseq fp, r4, r8, lsr r3 │ │ │ │ + mlaseq r4, r8, r3, fp │ │ │ │ + eorseq sl, r4, r8, ror pc │ │ │ │ + eorseq sl, r4, r8, ror ip │ │ │ │ + eorseq sl, r4, r8, lsl ip │ │ │ │ + ldrshteq sl, [r4], -r8 │ │ │ │ + mlaseq r4, r0, r7, r9 │ │ │ │ ldrshteq r9, [r4], -r0 │ │ │ │ - eorseq r9, r4, r0, ror #25 │ │ │ │ - eorseq r9, r4, r0, lsl #25 │ │ │ │ - eorseq r9, r4, r0, asr #20 │ │ │ │ - eorseq r9, r4, r0, ror #19 │ │ │ │ - eorseq ip, r4, r8, lsl #6 │ │ │ │ - eorseq ip, r4, r8, lsr #5 │ │ │ │ - eorseq fp, r4, r8, lsr #7 │ │ │ │ - eorseq fp, r4, r8, asr #18 │ │ │ │ - eorseq fp, r4, r8, ror #5 │ │ │ │ - eorseq fp, r4, r8, asr #6 │ │ │ │ - eorseq fp, r4, r8, lsr #4 │ │ │ │ - eorseq fp, r4, r8, lsl #5 │ │ │ │ - eorseq sl, r4, r8, ror #28 │ │ │ │ - eorseq sl, r4, r8, ror #22 │ │ │ │ - eorseq sl, r4, r8, lsl #22 │ │ │ │ - eorseq sl, r4, r8, ror #19 │ │ │ │ - eorseq r9, r4, r0, lsl #13 │ │ │ │ - eorseq r9, r4, r0, ror #7 │ │ │ │ - eorseq r9, r4, r0, lsl #7 │ │ │ │ - eorseq r9, r4, r0, asr #5 │ │ │ │ - eorseq r9, r4, r0, lsr #6 │ │ │ │ - eorseq r9, r4, r0, ror #4 │ │ │ │ - eorseq r9, r4, r0, lsr #3 │ │ │ │ - eorseq r9, r4, r0, lsl #4 │ │ │ │ - eorseq r9, r4, r0, ror #1 │ │ │ │ - eorseq r9, r4, r0, asr #2 │ │ │ │ - mlaseq r4, r0, r0, r6 │ │ │ │ - eorseq r8, r4, r0, lsl #11 │ │ │ │ + mlaseq r4, r0, r4, r9 │ │ │ │ + ldrsbteq r9, [r4], -r0 │ │ │ │ + eorseq r9, r4, r0, lsr r4 │ │ │ │ + eorseq r9, r4, r0, ror r3 │ │ │ │ + ldrhteq r9, [r4], -r0 │ │ │ │ + eorseq r9, r4, r0, lsl r3 │ │ │ │ + ldrshteq r9, [r4], -r0 │ │ │ │ + eorseq r9, r4, r0, asr r2 │ │ │ │ + eorseq r6, r4, r0, lsr #3 │ │ │ │ + mlaseq r4, r0, r6, r8 │ │ │ │ andcs r4, r0, #13376 @ 0x3440 │ │ │ │ @ instruction: 0x4658a956 │ │ │ │ strtvc pc, [r8], #-1285 @ 0xfffffafb │ │ │ │ stc2l 7, cr15, [r0], {253} @ 0xfd │ │ │ │ stmdbge lr!, {r9, sp}^ │ │ │ │ @ instruction: 0xf7fd4658 │ │ │ │ @ instruction: 0x4629fcbb │ │ │ │ @@ -125734,32 +125734,32 @@ │ │ │ │ vqdmulh.s d26, d21, d6 │ │ │ │ vaddl.s8 , d16, d25 │ │ │ │ @ instruction: 0xf6450008 │ │ │ │ vmla.f d17, d16, d1[7] │ │ │ │ @ instruction: 0xf6450108 │ │ │ │ vmov.i32 , #3328 @ 0x00000d00 │ │ │ │ @ instruction: 0xf6420208 │ │ │ │ - @ instruction: 0xf2c04c98 │ │ │ │ + vmull.s8 , d16, d24 │ │ │ │ movwls r0, #7215 @ 0x1c2f │ │ │ │ @ instruction: 0xf8cdab9e │ │ │ │ movwls sl, #8228 @ 0x2024 │ │ │ │ andne lr, r4, #3358720 @ 0x334000 │ │ │ │ @ instruction: 0xf8cd9006 │ │ │ │ @ instruction: 0xf8cdc02c │ │ │ │ @ instruction: 0xf009b00c │ │ │ │ strbmi r0, [r9], -r1, lsl #6 │ │ │ │ strbvc pc, [r8, -pc, ror #8] @ │ │ │ │ b 0x1470fc8 │ │ │ │ @ instruction: 0xf1bb0883 │ │ │ │ - strmi pc, [r4], -r7, lsr #22 │ │ │ │ + strmi pc, [r4], -r7, lsr #23 │ │ │ │ @ instruction: 0xf5a619f0 │ │ │ │ subscs r7, r9, #19398656 @ 0x1280000 │ │ │ │ vaddw.u8 q9, , d0 │ │ │ │ vrshl.s16 q0, q1, │ │ │ │ - blls 0x245f18 │ │ │ │ + blls 0x246118 │ │ │ │ @ instruction: 0xf0459a04 │ │ │ │ stmdbls r5, {r3, r8, sl} │ │ │ │ blne 0x705900 │ │ │ │ vst4.8 {d22-d25}, [pc :256], ip │ │ │ │ @ instruction: 0x71bd6aa0 │ │ │ │ mvnscs r6, #-335544317 @ 0xec000003 │ │ │ │ andcs r6, r0, #973078528 @ 0x3a000000 │ │ │ │ @@ -125767,70 +125767,70 @@ │ │ │ │ vcgt.s8 d26, d0, d4 │ │ │ │ stmdbls r1, {r0, r1, r2, r3, r8, r9, sp, lr} │ │ │ │ stmdals r3, {r0, r1, r3, r4, r5, r7, pc} │ │ │ │ andlt pc, r8, r7, lsl #17 │ │ │ │ andhi pc, r9, r7, lsl #17 │ │ │ │ mrrc2 7, 15, pc, lr, cr13 @ │ │ │ │ @ instruction: 0xf1b44620 │ │ │ │ - @ instruction: 0xf5a6fabd │ │ │ │ + @ instruction: 0xf5a6fb3d │ │ │ │ @ instruction: 0x46497432 │ │ │ │ - adcmi pc, r0, r2, asr #12 │ │ │ │ + adcspl pc, r0, r2, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ stmdbeq r1, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ - blx 0xffd476f8 │ │ │ │ + blx 0x1d476fa │ │ │ │ ldcvc 4, cr15, [r0], #-444 @ 0xfffffe44 │ │ │ │ subscs r4, r9, #7340032 @ 0x700000 │ │ │ │ andeq lr, ip, r6, lsl #22 │ │ │ │ vrhadd.s16 d2, d13, d0 │ │ │ │ - bls 0x1c5eb0 │ │ │ │ + bls 0x1c60b0 │ │ │ │ vmla.i8 d25, d0, d5 │ │ │ │ adchi r6, r3, pc, lsl #6 │ │ │ │ movweq pc, #4168 @ 0x1048 @ │ │ │ │ blls 0x2279bc │ │ │ │ @ instruction: 0x71a563e3 │ │ │ │ strtvs r2, [r2], #-1532 @ 0xfffffa04 │ │ │ │ strbtvs r2, [r1], #-512 @ 0xfffffe00 │ │ │ │ andlt pc, r8, r4, lsl #17 │ │ │ │ ldrdne lr, [r2], -sp │ │ │ │ andsge pc, r0, r4, asr #17 │ │ │ │ eorvs r6, r7, r5, ror #2 │ │ │ │ stc2 7, cr15, [lr], #-1012 @ 0xfffffc0c │ │ │ │ @ instruction: 0xf1b44638 │ │ │ │ - blls 0x309a8c │ │ │ │ + blls 0x309c8c │ │ │ │ @ instruction: 0x360cf8d3 │ │ │ │ svclt 0x00282b20 │ │ │ │ strbmi r2, [fp, #-800] @ 0xfffffce0 │ │ │ │ @ instruction: 0xf8ddd893 │ │ │ │ @ instruction: 0xf8dda024 │ │ │ │ @ instruction: 0xf8dab00c │ │ │ │ blcs 0x988b4 │ │ │ │ mrrcge 4, 3, pc, r5, cr15 @ │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf645ab86 │ │ │ │ vmla.f d17, d16, d1[7] │ │ │ │ @ instruction: 0xf6450108 │ │ │ │ vmov.i32 , #3328 @ 0x00000d00 │ │ │ │ @ instruction: 0xf6420208 │ │ │ │ - vaddl.s8 q10, d16, d24 │ │ │ │ + vshr.s64 d21, d24, #64 │ │ │ │ movwls r0, #4143 @ 0x102f │ │ │ │ @ instruction: 0xf8cdab9e │ │ │ │ movwls sl, #8216 @ 0x2018 │ │ │ │ andne lr, r4, #3358720 @ 0x334000 │ │ │ │ @ instruction: 0xf8cd9009 │ │ │ │ @ instruction: 0xf009b00c │ │ │ │ strbmi r0, [r9], -r1, lsl #6 │ │ │ │ @ instruction: 0xf5a69809 │ │ │ │ b 0x14691e0 │ │ │ │ @ instruction: 0xf1bb0a83 │ │ │ │ - @ instruction: 0x4604fa99 │ │ │ │ + @ instruction: 0x4604fb19 │ │ │ │ subvc pc, r8, pc, ror #8 │ │ │ │ tstcs r0, r9, asr r2 │ │ │ │ vqshrun.s16 d17, q8, #7 │ │ │ │ vabd.s16 q0, , q1 │ │ │ │ - b 0x1485dfc │ │ │ │ + b 0x1485ffc │ │ │ │ blls 0x19053c │ │ │ │ streq pc, [r8, -r7, asr #32] │ │ │ │ @ instruction: 0xf0459a05 │ │ │ │ stmdbls r1, {r2, r8, sl} │ │ │ │ blvs 0xfe0c8224 │ │ │ │ andmi pc, r0, r8, asr #17 │ │ │ │ subcc pc, r0, r8, asr #17 │ │ │ │ @@ -125840,38 +125840,38 @@ │ │ │ │ movwvs pc, #62016 @ 0xf240 @ │ │ │ │ @ instruction: 0xf8a89803 │ │ │ │ @ instruction: 0xf8883004 │ │ │ │ @ instruction: 0xf8887006 │ │ │ │ @ instruction: 0xf8885008 │ │ │ │ @ instruction: 0xf7fda009 │ │ │ │ strtmi pc, [r0], -fp, asr #23 │ │ │ │ - blx 0xb477ec │ │ │ │ + blx 0xfeb477ec │ │ │ │ ldrtvc pc, [r0], #-1135 @ 0xfffffb91 @ │ │ │ │ @ instruction: 0xf6424649 │ │ │ │ - vshr.s64 d20, d20, #64 │ │ │ │ + vmla.i d21, d16, d0[1] │ │ │ │ @ instruction: 0xf109002f │ │ │ │ @ instruction: 0xf1bb0901 │ │ │ │ - pkhtbmi pc, r0, pc, asr #20 @ │ │ │ │ + pkhtbmi pc, r0, pc, asr #21 @ │ │ │ │ @ instruction: 0xf5a61930 │ │ │ │ subscs r7, r9, #838860800 @ 0x32000000 │ │ │ │ vrhadd.s16 d2, d13, d0 │ │ │ │ - bls 0x205d8c │ │ │ │ + bls 0x205f8c │ │ │ │ movwvs pc, #62016 @ 0xf240 @ │ │ │ │ @ instruction: 0xf04a80a3 │ │ │ │ rsbvc r0, r3, #67108864 @ 0x4000000 │ │ │ │ mvnscs r9, r4, lsl #22 │ │ │ │ cmnvs r1, r3, lsr #8 │ │ │ │ andcs r6, r0, #1644167168 @ 0x62000000 │ │ │ │ ldrdne lr, [r2], -sp │ │ │ │ eorvc r7, r5, #-1073741783 @ 0xc0000029 │ │ │ │ andslt pc, r0, r4, asr #17 │ │ │ │ andhi pc, r0, r4, asr #17 │ │ │ │ blx 0xfe849166 │ │ │ │ @ instruction: 0xf1b44640 │ │ │ │ - blls 0x24996c │ │ │ │ + blls 0x249b6c │ │ │ │ @ instruction: 0x3610f8d3 │ │ │ │ svclt 0x00282b20 │ │ │ │ strbmi r2, [fp, #-800] @ 0xfffffce0 │ │ │ │ blls 0xc13cc │ │ │ │ @ instruction: 0xa018f8dd │ │ │ │ ldrdlt pc, [ip], -sp │ │ │ │ @ instruction: 0x432ee9d3 │ │ │ │ @@ -125889,23 +125889,23 @@ │ │ │ │ andcs r4, r0, #34603008 @ 0x2100000 │ │ │ │ strbtcc r4, [r0], #-1624 @ 0xfffff9a8 │ │ │ │ blx 0x1cc91c2 │ │ │ │ mvnsle r4, r5, lsr #5 │ │ │ │ blt 0xfec091cc │ │ │ │ tstcs r0, sl, asr r2 │ │ │ │ eoreq pc, r2, r6, lsr #3 │ │ │ │ - b 0xff147a54 │ │ │ │ + bl 0x1147a54 │ │ │ │ andcs r2, r0, #4, 6 @ 0x10000000 │ │ │ │ stccc 8, cr15, [r0], #-24 @ 0xffffffe8 │ │ │ │ @ instruction: 0x61a3f50d │ │ │ │ @ instruction: 0x465823f0 │ │ │ │ ldccc 8, cr15, [r4], {70} @ 0x46 │ │ │ │ teqpvc r2, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ @ instruction: 0xf64260b3 │ │ │ │ - vbic.i32 d21, #1024 @ 0x00000400 │ │ │ │ + vqdmlal.s q11, d0, d0[1] │ │ │ │ @ instruction: 0xf846032f │ │ │ │ @ instruction: 0xf2403c28 │ │ │ │ @ instruction: 0xf826230f │ │ │ │ @ instruction: 0xf7fd3c24 │ │ │ │ @ instruction: 0xf7fefb4d │ │ │ │ @ instruction: 0xf049ba1b │ │ │ │ @ instruction: 0xf7fe4940 │ │ │ │ @@ -125923,28 +125923,28 @@ │ │ │ │ @ instruction: 0xf7fed1f7 │ │ │ │ @ instruction: 0xf50dbf89 │ │ │ │ @ instruction: 0xf50d63a3 │ │ │ │ @ instruction: 0xf50b66a8 │ │ │ │ @ instruction: 0xf50d3aa8 │ │ │ │ movwls r6, #5540 @ 0x15a4 │ │ │ │ stmlt pc, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} @ │ │ │ │ - eorseq sl, r4, r0, ror r0 │ │ │ │ - eorseq r8, r4, r0, ror #18 │ │ │ │ - eorseq fp, r4, r8, asr #18 │ │ │ │ - eorseq fp, r4, r8, lsl #26 │ │ │ │ - eorseq sl, r4, r8, lsr #6 │ │ │ │ - eorseq sl, r4, r8, lsl #7 │ │ │ │ - eorseq r7, r4, r0, lsl #1 │ │ │ │ + eorseq sl, r4, r0, lsl #3 │ │ │ │ + eorseq r8, r4, r0, ror sl │ │ │ │ + eorseq fp, r4, r8, asr sl │ │ │ │ + eorseq fp, r4, r8, lsl lr │ │ │ │ + eorseq sl, r4, r8, lsr r4 │ │ │ │ + mlaseq r4, r8, r4, sl │ │ │ │ + mlaseq r4, r0, r1, r7 │ │ │ │ strtvc pc, [r4], r4, lsr #11 │ │ │ │ adcscs r4, ip, #68157440 @ 0x4100000 │ │ │ │ adcvc pc, r2, r4, lsr #11 │ │ │ │ - @ instruction: 0x33a4f642 │ │ │ │ + @ instruction: 0x43b4f642 │ │ │ │ msreq CPSR_fsxc, #192, 4 │ │ │ │ vqadd.s16 d6, d13, d19 │ │ │ │ - @ instruction: 0xf04fea66 │ │ │ │ + @ instruction: 0xf04feae6 │ │ │ │ rsbsvc r0, r3, #67108864 @ 0x4000000 │ │ │ │ cmnvs r3, r8, lsr #7 │ │ │ │ movweq pc, #12367 @ 0x304f @ │ │ │ │ ldclls 8, cr15, [r8], {68} @ 0x44 │ │ │ │ @ instruction: 0xf8044642 │ │ │ │ vqdmulh.s , , d1[4] │ │ │ │ @ instruction: 0xf84463c0 │ │ │ │ @@ -125959,38 +125959,38 @@ │ │ │ │ stclcc 8, cr15, [r3], #16 │ │ │ │ @ instruction: 0xf84423fc │ │ │ │ movwcs r3, #3284 @ 0xcd4 │ │ │ │ ldccc 8, cr15, [ip], #272 @ 0x110 │ │ │ │ movtvs pc, #1103 @ 0x44f @ │ │ │ │ movwcc pc, #704 @ 0x2c0 @ │ │ │ │ @ instruction: 0xf6426073 │ │ │ │ - vrsra.s64 d19, d16, #64 │ │ │ │ + vqdmlal.s q10, d16, d0[0] │ │ │ │ @ instruction: 0xf844032f │ │ │ │ @ instruction: 0xf7fd3ce8 │ │ │ │ @ instruction: 0x4642fad5 │ │ │ │ orrvs pc, fp, sp, lsl #10 │ │ │ │ @ instruction: 0xf7fd4658 │ │ │ │ @ instruction: 0xf7fefacf │ │ │ │ vmin.f32 d11, d14, d7 │ │ │ │ - vfma.f32 , q1, │ │ │ │ - vaddw.s8 q10, q0, d0 │ │ │ │ + vfma.f32 , q9, │ │ │ │ + vorr.i32 d21, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf642012f │ │ │ │ - vaddl.s8 , d0, d4 │ │ │ │ + vmov.i32 d22, #4 @ 0x00000004 │ │ │ │ blmi 0x2cb3e4 │ │ │ │ addscc pc, r4, #68157440 @ 0x4100000 │ │ │ │ - ldc2 1, cr15, [r2], {249} @ 0xf9 │ │ │ │ - tstpmi r0, r2, asr #4 @ p-variant is OBSOLETE │ │ │ │ + ldc2 1, cr15, [r2, #-996] @ 0xfffffc1c │ │ │ │ + tstppl r0, r2, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - eormi pc, r0, r2, asr #12 │ │ │ │ + eorspl pc, r0, r2, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf6414b02 │ │ │ │ @ instruction: 0xf1f92227 │ │ │ │ - svclt 0x0000fc85 │ │ │ │ - eorseq r8, r4, r0, asr #12 │ │ │ │ - mcrrlt 1, 10, pc, r2, cr9 @ │ │ │ │ + svclt 0x0000fd05 │ │ │ │ + eorseq r8, r4, r0, asr r7 │ │ │ │ + stcllt 1, cr15, [r2], {169} @ 0xa9 │ │ │ │ @ instruction: 0xf8d0b530 │ │ │ │ @ instruction: 0xf8d03218 │ │ │ │ @ instruction: 0xf8d05210 │ │ │ │ @ instruction: 0xf0031160 │ │ │ │ @ instruction: 0xf8d04300 │ │ │ │ b 0x115bbec │ │ │ │ @ instruction: 0xf8d07345 │ │ │ │ @@ -126136,28 +126136,28 @@ │ │ │ │ ldreq r2, [r2, #168] @ 0xa8 │ │ │ │ addhi pc, pc, r0, lsl #2 │ │ │ │ @ instruction: 0x214cf895 │ │ │ │ @ instruction: 0xf0402a00 │ │ │ │ @ instruction: 0xf1ae80c9 │ │ │ │ stmdbcs sl, {r4, r8} │ │ │ │ addhi pc, r5, r0, lsl #4 │ │ │ │ - sbcspl pc, r0, #72351744 @ 0x4500000 │ │ │ │ + rscvs pc, r0, #72351744 @ 0x4500000 │ │ │ │ eorseq pc, r4, #192, 4 │ │ │ │ addeq lr, r1, #2048 @ 0x800 │ │ │ │ bcs 0x166d10 │ │ │ │ @ instruction: 0xf64fd17b │ │ │ │ vsubl.s8 q11, d16, d24 │ │ │ │ ldmdavs r2, {r1, r2, r4, r7, r9, sp} │ │ │ │ @ instruction: 0xf10006d1 │ │ │ │ @ instruction: 0xf5a58096 │ │ │ │ @ instruction: 0xf6425508 │ │ │ │ - vmla.f d22, d16, d0[3] │ │ │ │ + vsra.s64 , q6, #64 │ │ │ │ ldccc 1, cr0, [r0, #-188] @ 0xffffff44 │ │ │ │ @ instruction: 0xf08b4628 │ │ │ │ - strtmi pc, [r8], -sp, ror #20 │ │ │ │ + strtmi pc, [r8], -sp, ror #21 │ │ │ │ pop {r0, r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf00240f0 │ │ │ │ rsbsmi fp, r2, r5, ror #20 │ │ │ │ ldrbeq r4, [r1, #34] @ 0x22 │ │ │ │ @ instruction: 0xf8d5d50d │ │ │ │ streq r1, [r8], r0, asr #7 │ │ │ │ @ instruction: 0xf64fd409 │ │ │ │ @@ -126195,19 +126195,19 @@ │ │ │ │ ldreq r6, [fp, #-2075] @ 0xfffff7e5 │ │ │ │ b 0xfe0bb400 │ │ │ │ eormi r0, r2, r6, lsl #4 │ │ │ │ svcge 0x005af57f │ │ │ │ @ instruction: 0xf0004b3d │ │ │ │ @ instruction: 0xf006010f │ │ │ │ @ instruction: 0xf642020f │ │ │ │ - vaddl.s8 q11, d16, d0 │ │ │ │ + vshr.s64 d23, d0, #64 │ │ │ │ bl 0x14b768 │ │ │ │ bl 0x14c0b8 │ │ │ │ @ instruction: 0xf0de0181 │ │ │ │ - @ instruction: 0xf8d5fc43 │ │ │ │ + @ instruction: 0xf8d5fcc3 │ │ │ │ b 0xfe20bc3c │ │ │ │ eormi r0, r2, r0, lsl #4 │ │ │ │ @ instruction: 0xf024e744 │ │ │ │ blcs 0x14c744 │ │ │ │ @ instruction: 0xf505d0da │ │ │ │ @ instruction: 0xf10c3c99 │ │ │ │ @ instruction: 0xe7cd0cb0 │ │ │ │ @@ -126220,61 +126220,61 @@ │ │ │ │ andeq lr, r0, #548864 @ 0x86000 │ │ │ │ @ instruction: 0xf43f4022 │ │ │ │ ldrb sl, [r0, -fp, lsr #30]! │ │ │ │ adcvs pc, r8, #82837504 @ 0x4f00000 │ │ │ │ addscs pc, r6, #192, 4 │ │ │ │ @ instruction: 0x06d26812 │ │ │ │ @ instruction: 0xf642d5ed │ │ │ │ - vmla.f d21, d0, d0[2] │ │ │ │ + vorr.i32 q11, #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf642012f │ │ │ │ - vmlal.s , d0, d0[6] │ │ │ │ + vmvn.i32 q11, #2048 @ 0x00000800 │ │ │ │ blcs 0xcbfd4 │ │ │ │ sadd16mi fp, r1, r8 │ │ │ │ @ instruction: 0xf0004b1c │ │ │ │ @ instruction: 0xf006020f │ │ │ │ bl 0x14b764 │ │ │ │ bl 0x14c134 │ │ │ │ blvs 0xffa8c530 │ │ │ │ @ instruction: 0xf6429000 │ │ │ │ - vshr.s64 d22, d20, #64 │ │ │ │ + vmla.i d23, d16, d0[1] │ │ │ │ @ instruction: 0xf0de002f │ │ │ │ - @ instruction: 0xe7d0fbff │ │ │ │ + @ instruction: 0xe7d0fc7f │ │ │ │ ldrdcs pc, [r8, #-133] @ 0xffffff7b │ │ │ │ addeq pc, r1, #134217731 @ 0x8000003 │ │ │ │ @ instruction: 0xf642e73d │ │ │ │ - vmla.f d21, d0, d0[6] │ │ │ │ + vbic.i32 q11, #8 @ 0x00000008 │ │ │ │ strb r0, [r3, pc, lsr #2]! │ │ │ │ - addpl pc, r4, r2, asr #12 │ │ │ │ + addsvs pc, r4, r2, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ movwcs lr, #10701 @ 0x29cd │ │ │ │ - blx 0xffbc7ade │ │ │ │ + stc2l 0, cr15, [ip], #-888 @ 0xfffffc88 │ │ │ │ movwcs lr, #10717 @ 0x29dd │ │ │ │ @ instruction: 0xf642e757 │ │ │ │ - vshr.s64 , q4, #64 │ │ │ │ + vmla.i d22, d16, d0[6] │ │ │ │ movwls r0, #8239 @ 0x202f │ │ │ │ - blx 0xff947af2 │ │ │ │ + stc2l 0, cr15, [r2], #-888 @ 0xfffffc88 │ │ │ │ ldrb r9, [lr, -r2, lsl #22] │ │ │ │ - eorvs pc, ip, r2, asr #12 │ │ │ │ + eorsvc pc, ip, r2, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf0de9302 │ │ │ │ - blls 0x14a6f0 │ │ │ │ + blls 0x14a8f0 │ │ │ │ svclt 0x0000e765 │ │ │ │ - eorseq ip, r4, r8, lsl #12 │ │ │ │ + eorseq ip, r4, r8, lsl r7 │ │ │ │ ldrbmi r2, [r0, -r1]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebe29a0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ vhadd.s8 d18, d2, d0 │ │ │ │ - vaddw.s8 q10, q0, d0 │ │ │ │ + vorr.i32 d21, #0 @ 0x00000000 │ │ │ │ blmi 0x14bc70 │ │ │ │ andvc pc, r6, #68157440 @ 0x4100000 │ │ │ │ @ instruction: 0xf1c29000 │ │ │ │ - svclt 0x0000f8f3 │ │ │ │ - eorseq ip, r4, r8, asr #12 │ │ │ │ + svclt 0x0000f973 │ │ │ │ + eorseq ip, r4, r8, asr r7 │ │ │ │ cmplt r1, r3, lsl #12 │ │ │ │ biceq lr, r1, #3072 @ 0xc00 │ │ │ │ ldrdeq lr, [sl, r3]! │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf5004770 │ │ │ │ adcscc r3, r0, #-1879048183 @ 0x90000009 │ │ │ │ @@ -126284,15 +126284,15 @@ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebe29f4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00ff0 │ │ │ │ addlt r1, r3, r0, ror #24 │ │ │ │ svclt 0x00183900 │ │ │ │ andls r2, r1, r1, lsl #2 │ │ │ │ - ldc2l 0, cr15, [r6], #380 @ 0x17c │ │ │ │ + ldc2l 0, cr15, [r6, #-380]! @ 0xfffffe84 │ │ │ │ blls 0xd5854 │ │ │ │ tstcs r2, r8, lsl #30 │ │ │ │ ldmdacs r8, {r2, ip, lr, pc} │ │ │ │ tstcs r3, r8, lsl #30 │ │ │ │ mrscs sp, (UNDEF: 1) │ │ │ │ biceq lr, r1, #3072 @ 0xc00 │ │ │ │ ldrdeq lr, [sl, r3]! │ │ │ │ @@ -126533,15 +126533,15 @@ │ │ │ │ usat r3, #10, r8, lsl #1 │ │ │ │ @ instruction: 0xf3c20f90 │ │ │ │ stmdacc r1, {r0, r2, r8, sl, lr} │ │ │ │ stmdacs r2, {r1, r8, sl, ip, pc} │ │ │ │ stmcs r0, {r1, r2, r3, r6, r7, r8, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf04fbf8f │ │ │ │ vpmax.s8 d16, d12, d3 │ │ │ │ - vabal.s8 , d16, d16 │ │ │ │ + vshl.s64 d20, d16, #0 │ │ │ │ bl 0x1cd0c4 │ │ │ │ vabal.u8 q8, d18, d0 │ │ │ │ andls r5, r3, r0, asr #1 │ │ │ │ andvc pc, r1, r2, asr #7 │ │ │ │ svclt 0x00989005 │ │ │ │ sbcge pc, ip, #13959168 @ 0xd50000 │ │ │ │ strvs pc, [r0, #-974] @ 0xfffffc32 │ │ │ │ @@ -126792,42 +126792,42 @@ │ │ │ │ andcs lr, r2, sl, ror #14 │ │ │ │ strcs r2, [r1, -ip, lsl #12] │ │ │ │ @ instruction: 0xf00ee5ee │ │ │ │ andls r0, r3, r1, lsl #6 │ │ │ │ strmi r9, [r3], -r6, lsl #6 │ │ │ │ addscc pc, r8, r6, lsl #10 │ │ │ │ strdcs lr, [r0], -sp │ │ │ │ - orrsmi pc, r0, r2, asr #4 │ │ │ │ + asrpl pc, r2, #4 @ │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ andls r4, r0, r2, lsl fp │ │ │ │ submi pc, r1, #64, 4 │ │ │ │ - stc2l 1, cr15, [ip], {193} @ 0xc1 │ │ │ │ + stc2l 1, cr15, [ip, #-772] @ 0xfffffcfc │ │ │ │ @ instruction: 0xf43f2b00 │ │ │ │ shsaxmi sl, r3, r1 │ │ │ │ stcls 6, cr14, [r6, #-528] @ 0xfffffdf0 │ │ │ │ sbcsle r2, lr, r0, lsl #26 │ │ │ │ svceq 0x0001f1b9 │ │ │ │ @ instruction: 0xf506d8c6 │ │ │ │ @ instruction: 0x26273a9a │ │ │ │ @ instruction: 0xf506e6d5 │ │ │ │ @ instruction: 0x26303a9a │ │ │ │ vmin.s8 q15, q9, │ │ │ │ - vaddw.s8 q10, q0, d0 │ │ │ │ - @ instruction: 0xf642012f │ │ │ │ - vshr.s64 q11, q8, #64 │ │ │ │ + vorr.i32 d21, #0 @ 0x00000000 │ │ │ │ + vrhadd.s8 d16, d3, d31 │ │ │ │ + vaddl.s8 q8, d0, d0 │ │ │ │ blmi 0x14c100 │ │ │ │ submi pc, r9, #536870916 @ 0x20000004 │ │ │ │ - mcr2 1, 0, pc, cr4, cr8, {7} @ │ │ │ │ - eorseq ip, r4, r0, ror #12 │ │ │ │ - eorseq ip, r4, r8, ror r6 │ │ │ │ + mcr2 1, 4, pc, cr4, cr8, {7} @ │ │ │ │ + eorseq ip, r4, r0, ror r7 │ │ │ │ + eorseq ip, r4, r8, lsl #15 │ │ │ │ ldrbmi r2, [r0, -r0]! │ │ │ │ subeq pc, r0, #16 │ │ │ │ ldmdacc r0, {r4, r8, ip, lr, pc} │ │ │ │ ldmdale r5, {r0, r3, fp, sp} │ │ │ │ - movcc pc, #76, 4 @ 0xc0000004 │ │ │ │ + movsmi pc, #76, 4 @ 0xc0000004 │ │ │ │ teqpeq r4, #192, 4 @ p-variant is OBSOLETE │ │ │ │ orreq lr, r0, #3072 @ 0xc00 │ │ │ │ rsceq pc, ip, #13828096 @ 0xd30000 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ andeq pc, r1, r0 │ │ │ │ @@ -126835,31 +126835,31 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebe3298 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ vmin.s8 d20, d2, d0 │ │ │ │ - vaddw.s8 q10, q0, d0 │ │ │ │ + vorr.i32 d21, #0 @ 0x00000000 │ │ │ │ blmi 0x14c568 │ │ │ │ vhsub.s8 d25, d2, d0 │ │ │ │ @ instruction: 0xf1c15260 │ │ │ │ - svclt 0x0000fc77 │ │ │ │ - ldrhteq ip, [r4], -r4 │ │ │ │ + svclt 0x0000fcf7 │ │ │ │ + eorseq ip, r4, r4, asr #15 │ │ │ │ orrscc pc, r9, #0, 10 │ │ │ │ movscc r4, #2097152 @ 0x200000 │ │ │ │ stccc 8, cr15, [r8], {83} @ 0x53 │ │ │ │ svcvc 0x0000f413 │ │ │ │ stmdbcs r3, {r0, r2, r8, ip, lr, pc} │ │ │ │ ldm pc, {r0, r2, r3, r6, fp, ip, lr, pc}^ @ │ │ │ │ ldrne pc, [r0, -r1] │ │ │ │ @ instruction: 0xf8d02809 │ │ │ │ stmdbcc r0, {r5, r6, sl, fp, ip} │ │ │ │ tstcs r1, r8, lsl pc │ │ │ │ - stmlt r8, {r0, r1, r2, r3, r4, r6, ip, sp, lr, pc} │ │ │ │ + stmdblt r8, {r0, r1, r2, r3, r4, r6, ip, sp, lr, pc} │ │ │ │ tstcs r0, r6, lsl r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ andscs r4, r0, r0, ror r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ @@ -126890,30 +126890,30 @@ │ │ │ │ msrcc SPSR_x, r2 @ │ │ │ │ orrne pc, r0, #201326595 @ 0xc000003 │ │ │ │ strlt lr, [r0, #-2020] @ 0xfffff81c │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00f0f8cc │ │ │ │ andcs fp, r0, r3, lsl #1 │ │ │ │ - tstpmi r0, r2, asr #4 @ p-variant is OBSOLETE │ │ │ │ + tstppl r0, r2, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ vqdmulh.s d20, d2, d2 │ │ │ │ mulls r0, sl, r2 │ │ │ │ stc2 1, cr15, [r8], {193} @ 0xc1 │ │ │ │ - eorseq ip, r4, r8, asr #13 │ │ │ │ + ldrsbteq ip, [r4], -r8 │ │ │ │ orrscc pc, r9, #0, 10 │ │ │ │ ldrdne pc, [r8], r3 @ │ │ │ │ smlalbtcs pc, r0, r1, r3 @ │ │ │ │ @ instruction: 0xf890b9d1 │ │ │ │ stmiblt fp, {r2, r3, r6, r8, ip, sp} │ │ │ │ ldrdcc pc, [r0, #-128]! @ 0xffffff80 │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ blcs 0x31adf8 │ │ │ │ smlabbcs r1, pc, pc, fp @ │ │ │ │ - sbcspl pc, r0, #72351744 @ 0x4500000 │ │ │ │ + rscvs pc, r0, #72351744 @ 0x4500000 │ │ │ │ eorseq pc, r4, #192, 4 │ │ │ │ addeq lr, r3, #2048 @ 0x800 │ │ │ │ ldclvs 15, cr11, [r1, #608] @ 0x260 │ │ │ │ svclt 0x0076f7ff │ │ │ │ ldrdne pc, [r8, #-128] @ 0xffffff80 │ │ │ │ orreq pc, r1, r1, asr #7 │ │ │ │ svclt 0x0070f7ff │ │ │ │ @@ -126938,15 +126938,15 @@ │ │ │ │ ldreq pc, [r0, -r1, asr #3] │ │ │ │ ldrtpl pc, [r3], -r0, lsl #10 @ │ │ │ │ @ instruction: 0xf500010a │ │ │ │ ldrtcc r6, [r0], -pc, asr #6 │ │ │ │ ldrmi r0, [r3], #-319 @ 0xfffffec1 │ │ │ │ @ instruction: 0x46184416 │ │ │ │ tstcs r0, sl, lsr r6 │ │ │ │ - b 0xfe4c8ab4 │ │ │ │ + bl 0x4c8ab4 │ │ │ │ orrvc pc, r0, #0, 10 │ │ │ │ ldrhle r4, [r6, #35]! @ 0x23 │ │ │ │ stceq 0, cr15, [r3], {21} │ │ │ │ strbtmi fp, [r6], r8, lsl #30 │ │ │ │ b 0x14802b0 │ │ │ │ @ instruction: 0xf04f130c │ │ │ │ @ instruction: 0xf1a332ff │ │ │ │ @@ -126973,28 +126973,28 @@ │ │ │ │ @ instruction: 0xf04fd1f4 │ │ │ │ andcc r0, r8, r0, lsl #24 │ │ │ │ adcmi r4, r0, #241172480 @ 0xe600000 │ │ │ │ andcs sp, r0, ip, ror #3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r8] │ │ │ │ - tstpmi r0, r2, asr #4 @ p-variant is OBSOLETE │ │ │ │ + tstppl r0, r2, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - andvc pc, r8, r2, asr #12 │ │ │ │ + andseq pc, r8, r3, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ vqdmulh.s d20, d2, d8 │ │ │ │ @ instruction: 0xf1f852b8 │ │ │ │ - vfma.f32 d31, d18, d23 │ │ │ │ - vaddw.s8 q10, q0, d0 │ │ │ │ - @ instruction: 0xf642012f │ │ │ │ - vaddl.s8 , d0, d20 │ │ │ │ + vmla.f32 d31, d2, d23 │ │ │ │ + vorr.i32 d21, #0 @ 0x00000000 │ │ │ │ + vrhadd.s8 d16, d3, d31 │ │ │ │ + vmvn.i32 d16, #4 @ 0x00000004 │ │ │ │ blmi 0x10c3b4 │ │ │ │ adcspl pc, r9, #536870916 @ 0x20000004 │ │ │ │ - stc2 1, cr15, [sl], #992 @ 0x3e0 │ │ │ │ - ldrsbteq ip, [r4], -r8 │ │ │ │ + stc2 1, cr15, [sl, #-992]! @ 0xfffffc20 │ │ │ │ + eorseq ip, r4, r8, ror #15 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebe350c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [sp], -r0, ror #31 │ │ │ │ orrscc pc, r9, r0, lsl #10 │ │ │ │ @ instruction: 0xb08331b0 │ │ │ │ ldrmi r4, [r6], -r4, lsl #12 │ │ │ │ @@ -127003,15 +127003,15 @@ │ │ │ │ cmple r8, r0, lsl #18 │ │ │ │ @ instruction: 0x214cf890 │ │ │ │ cmple pc, r0, lsl #20 │ │ │ │ ldrdcs pc, [r0, #-128]! @ 0xffffff80 │ │ │ │ andseq pc, pc, #2 │ │ │ │ bcs 0x31ab80 │ │ │ │ smlabbcs r1, pc, pc, fp @ │ │ │ │ - bicspl pc, r0, r5, asr #12 │ │ │ │ + mvnvs pc, r5, asr #12 │ │ │ │ teqpeq r4, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ orreq lr, r2, r1, lsl #22 │ │ │ │ stclvs 15, cr11, [r9, #608] @ 0x260 │ │ │ │ eorscs pc, r8, #148, 16 @ 0x940000 │ │ │ │ movwls r4, #5664 @ 0x1620 │ │ │ │ andeq pc, r1, #2 │ │ │ │ @ instruction: 0xf7fc9100 │ │ │ │ @@ -127052,21 +127052,21 @@ │ │ │ │ @ instruction: 0xf8d20282 │ │ │ │ bicmi r1, r9, #12, 24 @ 0xc00 │ │ │ │ tstpeq r1, r1 @ p-variant is OBSOLETE │ │ │ │ mcrrne 7, 10, lr, r1, cr12 │ │ │ │ andlt r4, r3, r0, lsr #12 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ mrclt 7, 7, APSR_nzcv, cr10, cr15, {7} │ │ │ │ - tstpmi r0, r2, asr #4 @ p-variant is OBSOLETE │ │ │ │ + tstppl r0, r2, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - addmi pc, r0, r2, asr #4 │ │ │ │ + addspl pc, r0, r2, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ eorscs r4, r7, #1024 @ 0x400 │ │ │ │ ldc2 1, cr15, [sl], {248} @ 0xf8 │ │ │ │ - ldrshteq r5, [r4], -r4 │ │ │ │ + eorseq r5, r4, r4, lsl #30 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebe362c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5000fe0 │ │ │ │ @ instruction: 0x460d3399 │ │ │ │ strmi fp, [r4], -r3, lsl #1 │ │ │ │ @ instruction: 0xf8d34616 │ │ │ │ @@ -127075,15 +127075,15 @@ │ │ │ │ @ instruction: 0xf890d148 │ │ │ │ blcs 0x98980 │ │ │ │ @ instruction: 0xf8d0d13f │ │ │ │ @ instruction: 0xf0033160 │ │ │ │ blcc 0x48d0d8 │ │ │ │ svclt 0x008f2b0a │ │ │ │ @ instruction: 0xf6452101 │ │ │ │ - vrshr.s64 , q0, #64 │ │ │ │ + vmlal.s q11, d16, d0[4] │ │ │ │ bl 0x10cd3c │ │ │ │ svclt 0x00980283 │ │ │ │ @ instruction: 0xf8946dd1 │ │ │ │ @ instruction: 0x46202238 │ │ │ │ @ instruction: 0xf0029101 │ │ │ │ @ instruction: 0xf7fc0201 │ │ │ │ blvs 0xb8a948 │ │ │ │ @@ -127116,21 +127116,21 @@ │ │ │ │ stcne 8, cr15, [ip], {211} @ 0xd3 │ │ │ │ @ instruction: 0xf00143c9 │ │ │ │ ldr r0, [ip, r1, lsl #2]! │ │ │ │ strtmi r1, [r0], -r1, asr #24 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7ff40f0 │ │ │ │ @ instruction: 0xf242be7b │ │ │ │ - vaddw.s8 q10, q0, d0 │ │ │ │ + vorr.i32 d21, #0 @ 0x00000000 │ │ │ │ vrhadd.s8 d16, d2, d31 │ │ │ │ - vaddl.s8 q10, d16, d0 │ │ │ │ + vshr.s64 d21, d0, #64 │ │ │ │ blmi 0x10c5d4 │ │ │ │ @ instruction: 0xf1f82237 │ │ │ │ - svclt 0x0000fb9b │ │ │ │ - ldrshteq r5, [r4], -r4 │ │ │ │ + svclt 0x0000fc1b │ │ │ │ + eorseq r5, r4, r4, lsl #30 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebe372c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5000fe0 │ │ │ │ @ instruction: 0x469e3c9a │ │ │ │ ldmib ip, {r0, r1, r7, ip, sp, pc}^ │ │ │ │ @ instruction: 0x071cc31c │ │ │ │ @@ -127172,19 +127172,19 @@ │ │ │ │ @ instruction: 0xf8934696 │ │ │ │ @ instruction: 0xf0022238 │ │ │ │ andmi r0, r2, #268435456 @ 0x10000000 │ │ │ │ vst4.32 {d29-d32}, [pc :256]! │ │ │ │ mrscs r5, R8_usr │ │ │ │ subvs pc, pc, r3, lsl #10 │ │ │ │ vcgt.s16 d9, d12, d0 │ │ │ │ - blls 0xc68e4 │ │ │ │ + blls 0xc6ae4 │ │ │ │ andvc pc, r8, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf5032100 │ │ │ │ eorscc r5, r0, r3, lsr r0 │ │ │ │ - ldm r4!, {r2, r3, r4, r9, ip, sp, lr, pc} │ │ │ │ + ldmdb r4!, {r2, r3, r4, r9, ip, sp, lr, pc} │ │ │ │ orrscs r9, pc, r0, lsl #16 │ │ │ │ smlabteq r0, r0, r6, pc @ │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf00040f0 │ │ │ │ @ instruction: 0x4696b97f │ │ │ │ bcs 0x113fdc │ │ │ │ addhi pc, r1, r0, lsl #4 │ │ │ │ @@ -127434,35 +127434,35 @@ │ │ │ │ @ instruction: 0xf85db003 │ │ │ │ @ instruction: 0xf00beb04 │ │ │ │ svclt 0x0000b863 │ │ │ │ andeq r0, r0, r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfebe3bfc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - vrecps.f32 q8, , q8 │ │ │ │ - vmov.i32 d23, #0 @ 0x00000000 │ │ │ │ + @ instruction: 0xf64d0ff0 │ │ │ │ + vaddhn.i16 d16, q0, q8 │ │ │ │ @ instruction: 0xf1040434 │ │ │ │ strtmi r0, [r0], -r0, ror #10 │ │ │ │ @ instruction: 0xf7f53410 │ │ │ │ adcmi pc, ip, #159744 @ 0x27000 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebe3c30 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ tstcs fp, #352256 @ 0x56000 │ │ │ │ - cmppne r4, r1, asr #12 @ p-variant is OBSOLETE │ │ │ │ + cmppcs r4, r1, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ @ instruction: 0xf6419200 │ │ │ │ - vsubl.s8 , d0, d28 │ │ │ │ + vmvn.i32 d18, #3072 @ 0x00000c00 │ │ │ │ @ instruction: 0xf0b7022f │ │ │ │ - @ instruction: 0xf500fbbb │ │ │ │ + @ instruction: 0xf500fc3b │ │ │ │ @ instruction: 0xf50032aa │ │ │ │ ldc 12, cr3, [pc, #684] @ 0x8cd08 │ │ │ │ @ instruction: 0xf5007b38 │ │ │ │ @ instruction: 0xf8d230a8 │ │ │ │ @ instruction: 0xf8d230b8 │ │ │ │ @ instruction: 0xf04310bc │ │ │ │ vst2.32 {d22-d25}, [r3], r0 │ │ │ │ @@ -127535,56 +127535,56 @@ │ │ │ │ andeq r0, r0, r0 │ │ │ │ eorcs r2, r3, r2, lsr r2 │ │ │ │ andeq r0, r0, r0 │ │ │ │ tsteq r1, r1, lsr r1 │ │ │ │ andeq r0, r0, r0 │ │ │ │ teqeq r1, r2, lsr r1 │ │ │ │ andeq r0, r0, r0 │ │ │ │ - eorseq sp, r4, r0, ror r7 │ │ │ │ + eorseq sp, r4, r0, lsl #17 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebe3da0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ - ldrvc pc, [r0], #-589 @ 0xfffffdb3 │ │ │ │ + strteq pc, [r0], #-1613 @ 0xfffff9b3 │ │ │ │ ldrteq pc, [r4], #-704 @ 0xfffffd40 @ │ │ │ │ @ instruction: 0xf104460f │ │ │ │ tstcs fp, #104, 4 @ 0x80000006 │ │ │ │ @ instruction: 0xf6419200 │ │ │ │ - vmla.f d17, d0, d0[1] │ │ │ │ + vorr.i32 q9, #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf641012f │ │ │ │ - vsubl.s8 , d0, d28 │ │ │ │ + vmvn.i32 d18, #3072 @ 0x00000c00 │ │ │ │ strmi r0, [r6], -pc, lsr #4 │ │ │ │ - blx 0xfe3c8eae │ │ │ │ + stc2 0, cr15, [ip], {183} @ 0xb7 │ │ │ │ @ instruction: 0xf1044605 │ │ │ │ @ instruction: 0x46300378 │ │ │ │ vcgt.s8 d25, d13, d0 │ │ │ │ - vsubl.s8 q11, d0, d8 │ │ │ │ + vmov.i32 d23, #2048 @ 0x00000800 │ │ │ │ movtcs r0, #8750 @ 0x222e │ │ │ │ - cmppne r8, r1, asr #12 @ p-variant is OBSOLETE │ │ │ │ + cmppcs r8, r1, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - blx 0x1fc8ece │ │ │ │ + blx 0xfffc8ece │ │ │ │ @ instruction: 0xf8c53484 │ │ │ │ @ instruction: 0xf8c070bc │ │ │ │ andlt r4, r3, r8, lsr #1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bdf0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebe3e18 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ tstcs fp, #237568 @ 0x3a000 │ │ │ │ - cmppne r4, r1, asr #12 @ p-variant is OBSOLETE │ │ │ │ + cmppcs r4, r1, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ @ instruction: 0xf6419200 │ │ │ │ - vsubl.s8 , d0, d28 │ │ │ │ + vmvn.i32 d18, #3072 @ 0x00000c00 │ │ │ │ @ instruction: 0xf0b7022f │ │ │ │ - @ instruction: 0xf500fac7 │ │ │ │ + @ instruction: 0xf500fb47 │ │ │ │ @ instruction: 0xf50033aa │ │ │ │ ldc 2, cr3, [pc, #684] @ 0x8cef0 │ │ │ │ ldrmi r7, [r0], -r2, lsr #22 │ │ │ │ blvs 0x9482c8 │ │ │ │ ldrsbtne pc, [r8], r3 @ │ │ │ │ tstpvc r2, r1, asr #8 @ p-variant is OBSOLETE │ │ │ │ adcsne pc, r8, r3, asr #17 │ │ │ │ @@ -127629,26 +127629,26 @@ │ │ │ │ andeq r0, r0, r0 │ │ │ │ tstcs r1, r1, lsr r2 │ │ │ │ andeq r0, r0, r0 │ │ │ │ tsteq r1, r0, lsl r1 │ │ │ │ andeq r0, r0, r0 │ │ │ │ teqeq r1, r2, lsl #2 │ │ │ │ andeq r0, r0, r0 │ │ │ │ - eorseq sp, r4, r0, ror r7 │ │ │ │ + eorseq sp, r4, r0, lsl #17 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebe3f18 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ tstcs fp, #64, 20 @ 0x40000 │ │ │ │ - cmppne r4, r1, asr #12 @ p-variant is OBSOLETE │ │ │ │ + cmppcs r4, r1, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ @ instruction: 0xf6419200 │ │ │ │ - vsubl.s8 , d0, d28 │ │ │ │ + vmvn.i32 d18, #3072 @ 0x00000c00 │ │ │ │ @ instruction: 0xf0b7022f │ │ │ │ - @ instruction: 0xf500fa47 │ │ │ │ + @ instruction: 0xf500fac7 │ │ │ │ @ instruction: 0xf50032aa │ │ │ │ ldc 1, cr3, [pc, #684] @ 0x8cff0 │ │ │ │ @ instruction: 0xf5007b2a │ │ │ │ @ instruction: 0xf8d230a8 │ │ │ │ @ instruction: 0xf8d230b8 │ │ │ │ vst4.32 {d20-d23}, [r3 :256], ip │ │ │ │ @ instruction: 0xf8c27308 │ │ │ │ @@ -127699,26 +127699,26 @@ │ │ │ │ andeq r0, r0, r0 │ │ │ │ tstcs r1, r1, lsr r2 │ │ │ │ andeq r0, r0, r0 │ │ │ │ tsteq r1, r0, lsl r1 │ │ │ │ andeq r0, r0, r0 │ │ │ │ teqeq r1, r2, lsl #2 │ │ │ │ andeq r0, r0, r0 │ │ │ │ - eorseq sp, r4, r0, ror r7 │ │ │ │ + eorseq sp, r4, r0, lsl #17 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebe4030 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ tstcs fp, #303104 @ 0x4a000 │ │ │ │ - cmppne r4, r1, asr #12 @ p-variant is OBSOLETE │ │ │ │ + cmppcs r4, r1, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ @ instruction: 0xf6419200 │ │ │ │ - vsubl.s8 , d0, d28 │ │ │ │ + vmvn.i32 d18, #3072 @ 0x00000c00 │ │ │ │ @ instruction: 0xf0b7022f │ │ │ │ - @ instruction: 0xf500f9bb │ │ │ │ + @ instruction: 0xf500fa3b │ │ │ │ @ instruction: 0xf50032aa │ │ │ │ ldc 12, cr3, [pc, #684] @ 0x8d108 │ │ │ │ @ instruction: 0xf5007b32 │ │ │ │ ldc 0, cr3, [pc, #672] @ 0x8d104 │ │ │ │ @ instruction: 0xf8d26b32 │ │ │ │ @ instruction: 0xf8d230b8 │ │ │ │ vst4.32 {d17-d20}, [r3 :256], ip │ │ │ │ @@ -127778,26 +127778,26 @@ │ │ │ │ andeq r0, r0, r0 │ │ │ │ tsteq r1, r1, lsr r1 │ │ │ │ andeq r0, r0, r0 │ │ │ │ tsteq r0, r0, lsl r1 │ │ │ │ andeq r0, r0, r0 │ │ │ │ teqeq r1, r2, lsr r1 │ │ │ │ andeq r0, r0, r0 │ │ │ │ - eorseq sp, r4, r0, ror r7 │ │ │ │ + eorseq sp, r4, r0, lsl #17 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebe4170 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ tstcs fp, #286720 @ 0x46000 │ │ │ │ - cmppne r4, r1, asr #12 @ p-variant is OBSOLETE │ │ │ │ + cmppcs r4, r1, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ @ instruction: 0xf6419200 │ │ │ │ - vsubl.s8 , d0, d28 │ │ │ │ + vmvn.i32 d18, #3072 @ 0x00000c00 │ │ │ │ @ instruction: 0xf0b7022f │ │ │ │ - @ instruction: 0xf500f91b │ │ │ │ + @ instruction: 0xf500f99b │ │ │ │ @ instruction: 0xf50032aa │ │ │ │ ldc 12, cr3, [pc, #684] @ 0x8d248 │ │ │ │ @ instruction: 0xf5007b2e │ │ │ │ @ instruction: 0xf8d230a8 │ │ │ │ @ instruction: 0xf8d230b8 │ │ │ │ vst4.32 {d17-d20}, [r3 :256], ip │ │ │ │ @ instruction: 0xf8c27308 │ │ │ │ @@ -127854,26 +127854,26 @@ │ │ │ │ andeq r0, r0, r0 │ │ │ │ tstcs r1, r1, lsr r2 │ │ │ │ andeq r0, r0, r0 │ │ │ │ tsteq r1, r0, lsl r1 │ │ │ │ andeq r0, r0, r0 │ │ │ │ teqeq r1, r2, lsl #2 │ │ │ │ andeq r0, r0, r0 │ │ │ │ - eorseq sp, r4, r0, ror r7 │ │ │ │ + eorseq sp, r4, r0, lsl #17 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebe42a0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ tstcs fp, #80, 20 @ 0x50000 │ │ │ │ - cmppne r4, r1, asr #12 @ p-variant is OBSOLETE │ │ │ │ + cmppcs r4, r1, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ @ instruction: 0xf6419200 │ │ │ │ - vsubl.s8 , d0, d28 │ │ │ │ + vmvn.i32 d18, #3072 @ 0x00000c00 │ │ │ │ @ instruction: 0xf0b7022f │ │ │ │ - @ instruction: 0xf500f883 │ │ │ │ + @ instruction: 0xf500f903 │ │ │ │ @ instruction: 0xf50032aa │ │ │ │ ldc 12, cr3, [pc, #684] @ 0x8d378 │ │ │ │ @ instruction: 0xf5007b36 │ │ │ │ @ instruction: 0xf8d230a8 │ │ │ │ @ instruction: 0xf8d230b8 │ │ │ │ @ instruction: 0xf04310bc │ │ │ │ vst2.32 {d22-d25}, [r3], r0 │ │ │ │ @@ -127940,15 +127940,15 @@ │ │ │ │ andeq r0, r0, r0 │ │ │ │ eorcs r2, r3, r2, lsr r2 │ │ │ │ andeq r0, r0, r0 │ │ │ │ tsteq r1, r1, lsr r1 │ │ │ │ andeq r0, r0, r0 │ │ │ │ teqeq r1, r2, lsr r1 │ │ │ │ andeq r0, r0, r0 │ │ │ │ - eorseq sp, r4, r0, ror r7 │ │ │ │ + eorseq sp, r4, r0, lsl #17 │ │ │ │ orrscc pc, sl, #0, 10 │ │ │ │ blvs 0x1759f38 │ │ │ │ @ instruction: 0xd0140fdb │ │ │ │ stmdbcs r1, {r1, r9, sl, lr} │ │ │ │ @ instruction: 0xf500dd19 │ │ │ │ lslscc r3, r9 @ │ │ │ │ stcne 8, cr15, [r8], {81} @ 0x51 │ │ │ │ @@ -127985,21 +127985,21 @@ │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ movwcs fp, #3328 @ 0xd00 │ │ │ │ svclt 0x0000e7f3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebe4498 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ - vhadd.s8 d18, d13, d0 │ │ │ │ - vrsra.s64 , q0, #64 │ │ │ │ + @ instruction: 0xf64d2000 │ │ │ │ + vqdmlal.s q8, d16, d0[4] │ │ │ │ vcge.s8 d16, d2, d20 │ │ │ │ - vsra.s64 d20, d0, #64 │ │ │ │ + vaddw.s8 , q8, d16 │ │ │ │ andls r0, r0, pc, lsr #2 │ │ │ │ submi pc, r1, #64, 4 │ │ │ │ - blx 0x1dc99be │ │ │ │ + blx 0xffdc99be │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0098f8cc │ │ │ │ @ instruction: 0x460db091 │ │ │ │ ldrmi sl, [r1], r8, lsl #30 │ │ │ │ movwls r9, #24090 @ 0x5e1a │ │ │ │ @@ -128390,15 +128390,15 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ ldrble r0, [r2], #1353 @ 0x549 │ │ │ │ movweq pc, #8323 @ 0x2083 @ │ │ │ │ vabd.s32 q7, q14, │ │ │ │ - svclt 0x0000f96d │ │ │ │ + svclt 0x0000f9ed │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ ldrcc pc, [r9, r1, lsl #10] │ │ │ │ stcge 0, cr11, [r6], {141} @ 0x8d │ │ │ │ @@ -128414,16 +128414,16 @@ │ │ │ │ stccs 0, cr6, [r0, #-908] @ 0xfffffc74 │ │ │ │ @ instruction: 0xf891d161 │ │ │ │ blcs 0x99e74 │ │ │ │ @ instruction: 0xf8d1d158 │ │ │ │ @ instruction: 0xf0033160 │ │ │ │ blcc 0x48e5cc │ │ │ │ svclt 0x008f2b0a │ │ │ │ - vrshl.s8 d18, d1, d13 │ │ │ │ - vrshr.s64 , q0, #64 │ │ │ │ + @ instruction: 0xf64d2501 │ │ │ │ + vmlal.s q8, d16, d0[4] │ │ │ │ bl 0x10e230 │ │ │ │ svclt 0x00980283 │ │ │ │ @ instruction: 0x462968d5 │ │ │ │ @ instruction: 0xf7fd4630 │ │ │ │ @ instruction: 0xf857ff2b │ │ │ │ vmull.u8 q9, d2, d8 │ │ │ │ b 0x1865c78 │ │ │ │ @@ -128494,15 +128494,15 @@ │ │ │ │ orrscc pc, sl, #25165824 @ 0x1800000 │ │ │ │ bvs 0x75a7c0 │ │ │ │ msrvs SPSR_, #50331648 @ 0x3000000 │ │ │ │ svclt 0x0008433b │ │ │ │ mvnseq r2, r1, lsl #14 │ │ │ │ movteq lr, #42891 @ 0xa78b │ │ │ │ bfi sp, r3, #11, #16 │ │ │ │ - @ instruction: 0xf89cf22c │ │ │ │ + @ instruction: 0xf91cf22c │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ orrscc pc, r9, #0, 10 │ │ │ │ ldrdcs pc, [r8], r3 @ │ │ │ │ ldrdle r0, [r9], -r3 │ │ │ │ strle r0, [r7], #-275 @ 0xfffffeed │ │ │ │ biceq pc, r0, #208, 16 @ 0xd00000 │ │ │ │ @ instruction: 0xf00043c0 │ │ │ │ @@ -128523,16 +128523,16 @@ │ │ │ │ stccs 5, cr2, [r0, #-256] @ 0xffffff00 │ │ │ │ @ instruction: 0xf890d14a │ │ │ │ blcs 0x9a028 │ │ │ │ @ instruction: 0xf8d0d13e │ │ │ │ @ instruction: 0xf0033160 │ │ │ │ blcc 0x48e780 │ │ │ │ svclt 0x008f2b0a │ │ │ │ - vrshl.s8 d18, d1, d13 │ │ │ │ - vrshr.s64 , q0, #64 │ │ │ │ + @ instruction: 0xf64d2501 │ │ │ │ + vmlal.s q8, d16, d0[4] │ │ │ │ bl 0x10e3e4 │ │ │ │ svclt 0x00980283 │ │ │ │ @ instruction: 0x462968d5 │ │ │ │ @ instruction: 0xf7fe4620 │ │ │ │ @ instruction: 0x4629fa99 │ │ │ │ strtmi r4, [r0], -r7, lsl #12 │ │ │ │ blx 0xff2cbb24 │ │ │ │ @@ -128567,15 +128567,15 @@ │ │ │ │ @ instruction: 0xf00543ed │ │ │ │ ldr r0, [sl, r1, lsl #10]! │ │ │ │ andls sl, r0, r2, lsl #28 │ │ │ │ @ instruction: 0x462a463b │ │ │ │ ldrtmi r4, [r0], -r1, lsr #12 │ │ │ │ blx 0xfe1cbbb2 │ │ │ │ vabd.s32 q7, q14, │ │ │ │ - svclt 0x0000f80b │ │ │ │ + svclt 0x0000f88b │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebe4dc8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 0xc51b10 │ │ │ │ strmi fp, [r4], -r9, lsl #1 │ │ │ │ movwls r6, #30747 @ 0x781b │ │ │ │ @@ -128586,15 +128586,15 @@ │ │ │ │ teqle pc, r0, lsl #26 │ │ │ │ @ instruction: 0x314cf890 │ │ │ │ teqle r6, r0, lsl #22 │ │ │ │ ldrdcc pc, [r0, #-128]! @ 0xffffff80 │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ blcs 0x31c840 │ │ │ │ strcs fp, [r1, #-3983] @ 0xfffff071 │ │ │ │ - sbcsvc pc, r0, #-805306364 @ 0xd0000004 │ │ │ │ + rsceq pc, r0, #80740352 @ 0x4d00000 │ │ │ │ eorseq pc, r4, #192, 4 │ │ │ │ addeq lr, r3, #2048 @ 0x800 │ │ │ │ ldmvs r5, {r3, r4, r7, r8, r9, sl, fp, ip, sp, pc}^ │ │ │ │ strtmi r4, [r0], -r9, lsr #12 │ │ │ │ blx 0x7cbc14 │ │ │ │ andls r4, r1, r9, lsr #12 │ │ │ │ strtmi sl, [r0], -r2, lsl #26 │ │ │ │ @@ -128619,15 +128619,15 @@ │ │ │ │ mcrrcc 8, 13, pc, r8, cr0 @ │ │ │ │ bicle r2, pc, r0, lsl #22 │ │ │ │ stclcc 8, cr15, [r0], #-832 @ 0xfffffcc0 │ │ │ │ orreq lr, r3, #0, 22 │ │ │ │ stcne 8, cr15, [ip], {211} @ 0xd3 │ │ │ │ @ instruction: 0xf00143c9 │ │ │ │ strb r0, [r5, r1, lsl #10] │ │ │ │ - @ instruction: 0xffa2f22b │ │ │ │ + @ instruction: 0xf822f22c │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebe4e98 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r9], r0 @ │ │ │ │ @ instruction: 0x46044b16 │ │ │ │ ldmdavs fp, {r0, r2, r3, r9, sl, lr} │ │ │ │ @@ -128647,15 +128647,15 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 57) │ │ │ │ andcs fp, r0, r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0xff6af22b │ │ │ │ + @ instruction: 0xffeaf22b │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebe4f08 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 0xc51c50 │ │ │ │ strmi fp, [r4], -r9, lsl #1 │ │ │ │ movwls r6, #30747 @ 0x781b │ │ │ │ @@ -128666,15 +128666,15 @@ │ │ │ │ teqle pc, r0, lsl #26 │ │ │ │ @ instruction: 0x314cf890 │ │ │ │ teqle r6, r0, lsl #22 │ │ │ │ ldrdcc pc, [r0, #-128]! @ 0xffffff80 │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ blcs 0x31c980 │ │ │ │ strcs fp, [r1, #-3983] @ 0xfffff071 │ │ │ │ - sbcsvc pc, r0, #-805306364 @ 0xd0000004 │ │ │ │ + rsceq pc, r0, #80740352 @ 0x4d00000 │ │ │ │ eorseq pc, r4, #192, 4 │ │ │ │ addeq lr, r3, #2048 @ 0x800 │ │ │ │ ldmvs r5, {r3, r4, r7, r8, r9, sl, fp, ip, sp, pc}^ │ │ │ │ strtmi r4, [r0], -r9, lsr #12 │ │ │ │ @ instruction: 0xf97cf7fe │ │ │ │ andls r4, r1, r9, lsr #12 │ │ │ │ strtmi sl, [r0], -r2, lsl #26 │ │ │ │ @@ -128699,15 +128699,15 @@ │ │ │ │ mcrrcc 8, 13, pc, r8, cr0 @ │ │ │ │ bicle r2, pc, r0, lsl #22 │ │ │ │ stclcc 8, cr15, [r0], #-832 @ 0xfffffcc0 │ │ │ │ orreq lr, r3, #0, 22 │ │ │ │ stcne 8, cr15, [ip], {211} @ 0xd3 │ │ │ │ @ instruction: 0xf00143c9 │ │ │ │ strb r0, [r5, r1, lsl #10] │ │ │ │ - @ instruction: 0xff02f22b │ │ │ │ + @ instruction: 0xff82f22b │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebe4fd8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r9], r0 @ │ │ │ │ @ instruction: 0x46044b16 │ │ │ │ ldmdavs fp, {r0, r2, r3, r9, sl, lr} │ │ │ │ @@ -128727,15 +128727,15 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 57) │ │ │ │ andcs fp, r0, r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - cdp2 2, 12, cr15, cr10, cr11, {1} │ │ │ │ + @ instruction: 0xff4af22b │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebe5048 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, sl, r8, asr #31 │ │ │ │ @ instruction: 0x46044b17 │ │ │ │ ldmdavs fp, {r1, r2, r3, r9, sl, lr} │ │ │ │ @@ -128756,15 +128756,15 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, sl, r9, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmls.f32 , , q8 │ │ │ │ - svclt 0x0000fe91 │ │ │ │ + svclt 0x0000ff11 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ movwpl pc, #1281 @ 0x501 @ │ │ │ │ @ instruction: 0xf8d3b570 │ │ │ │ ldmib r3, {r5, r6, r8, r9, lr}^ │ │ │ │ ubfxeq lr, sl, #5, #6 │ │ │ │ @ instruction: 0xf501d51c │ │ │ │ @ instruction: 0xf8d33cab │ │ │ │ @@ -137695,20 +137695,20 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebedc68 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ @ instruction: 0xf64d2000 │ │ │ │ - vsubw.s8 q8, q0, d8 │ │ │ │ + vorr.i32 d17, #2048 @ 0x00000800 │ │ │ │ vcge.s8 d16, d2, d20 │ │ │ │ - vsra.s64 d20, d0, #64 │ │ │ │ + vaddw.s8 , q8, d16 │ │ │ │ andls r0, r0, pc, lsr #2 │ │ │ │ submi pc, r1, #64, 4 │ │ │ │ - @ instruction: 0xff8cf1b6 │ │ │ │ + @ instruction: 0xf80cf1b7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebedc94 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5000fe8 │ │ │ │ umulllt r3, r3, r9, ip @ │ │ │ │ ldceq 1, cr15, [r0], #48 @ 0x30 │ │ │ │ stcgt 8, cr15, [r8], {92} @ 0x5c │ │ │ │ @@ -137777,19 +137777,19 @@ │ │ │ │ bicsle r0, lr, r0, lsl #30 │ │ │ │ svceq 0x0000f1bc │ │ │ │ @ instruction: 0xf1bedab2 │ │ │ │ adcle r0, pc, r0, lsl #30 │ │ │ │ biccs pc, r0, #208, 16 @ 0xd00000 │ │ │ │ ldrble r0, [r4], #1364 @ 0x554 │ │ │ │ mulcs r0, ip, r7 │ │ │ │ - orrsmi pc, r0, r2, asr #4 │ │ │ │ + asrpl pc, r2, #4 @ │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ andls r4, r0, r9, lsr #23 │ │ │ │ addscc pc, r7, #64, 4 │ │ │ │ - mcr2 1, 7, pc, cr10, cr6, {5} @ │ │ │ │ + @ instruction: 0xff6af1b6 │ │ │ │ svcmi 0x0080f01c │ │ │ │ @ instruction: 0xf500d08e │ │ │ │ ldrbcc r3, [r0], #-1178 @ 0xfffffb66 │ │ │ │ vst1.8 {d6-d7}, [r4 :128], r4 │ │ │ │ b 0x15afd64 │ │ │ │ adcsle r0, ip, lr, lsl #28 │ │ │ │ stmibvs r8, {r2, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ @@ -137818,20 +137818,20 @@ │ │ │ │ @ instruction: 0xf891e79f │ │ │ │ movweq r0, #39 @ 0x27 │ │ │ │ andseq pc, r0, r0, asr #32 │ │ │ │ stmibvs r8, {r0, r3, r4, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ svclt 0x00982803 │ │ │ │ andeq pc, ip, r0, asr #32 │ │ │ │ vmul.i8 d29, d18, d3 │ │ │ │ - vsra.s64 d20, d0, #64 │ │ │ │ + vaddw.s8 , q8, d16 │ │ │ │ @ instruction: 0xf643012f │ │ │ │ - vmov.i32 q10, #12 @ 0x0000000c │ │ │ │ + vmla.i d21, d0, d0[7] │ │ │ │ blmi 0xfe096d2c │ │ │ │ subcc pc, lr, #64, 4 │ │ │ │ - @ instruction: 0xffeef1ed │ │ │ │ + @ instruction: 0xf86ef1ee │ │ │ │ str r2, [r4, r8, lsr #32] │ │ │ │ @ instruction: 0xe7822034 │ │ │ │ str r2, [r0, r2, lsr #32] │ │ │ │ mlaeq r7, r1, r8, pc @ │ │ │ │ @ instruction: 0xf0400300 │ │ │ │ @ instruction: 0xe77a0011 │ │ │ │ @ instruction: 0xe7782035 │ │ │ │ @@ -137842,21 +137842,21 @@ │ │ │ │ @ instruction: 0xf040bf14 │ │ │ │ andscs r0, r3, r4, lsl r0 │ │ │ │ andcc lr, r2, r0, asr #20 │ │ │ │ stmibvs r8, {r0, r3, r5, r6, r8, r9, sl, sp, lr, pc}^ │ │ │ │ svclt 0x00982803 │ │ │ │ andeq pc, r8, r0, asr #32 │ │ │ │ svcge 0x0063f67f │ │ │ │ - orrsmi pc, r0, r2, asr #4 │ │ │ │ + asrpl pc, r2, #4 @ │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - subsmi pc, ip, r3, asr #12 │ │ │ │ + rsbpl pc, ip, r3, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ vqdmulh.s q10, q0, │ │ │ │ - @ instruction: 0xf1ed324a │ │ │ │ - @ instruction: 0x2019ffbd │ │ │ │ + @ instruction: 0xf1ee324a │ │ │ │ + andscs pc, r9, sp, lsr r8 @ │ │ │ │ eorcs lr, r1, r3, asr r7 │ │ │ │ @ instruction: 0xf8d0e751 │ │ │ │ bcs 0x9fa88 │ │ │ │ svcge 0x001cf6bf │ │ │ │ andcs lr, r4, r9, lsr r7 │ │ │ │ eorscs r6, pc, #36864 @ 0x9000 │ │ │ │ andne lr, r1, r0, asr #20 │ │ │ │ @@ -137899,94 +137899,94 @@ │ │ │ │ andcc lr, r2, r0, asr #20 │ │ │ │ vaba.s8 d30, d16, d16 │ │ │ │ str r4, [sp, r9]! │ │ │ │ @ instruction: 0xe6fa223f │ │ │ │ str r2, [r9, r1]! │ │ │ │ str r2, [r7, pc]! │ │ │ │ vhadd.s8 d18, d2, d0 │ │ │ │ - vsra.s64 d20, d0, #64 │ │ │ │ + vaddw.s8 , q8, d16 │ │ │ │ blmi 0xd17268 │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ @ instruction: 0xf1b6322e │ │ │ │ - @ instruction: 0xf402fdf7 │ │ │ │ + @ instruction: 0xf402fe77 │ │ │ │ b 0x151f7bc │ │ │ │ @ instruction: 0xf43f020e │ │ │ │ strb sl, [lr], r7, lsr #29 │ │ │ │ ldrb r2, [lr], r3, lsr #32 │ │ │ │ ldrb r2, [ip], fp, lsr #32 │ │ │ │ @ instruction: 0xe6da201b │ │ │ │ - orrsmi pc, r0, r2, asr #4 │ │ │ │ + asrpl pc, r2, #4 @ │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - eorsmi pc, r8, r3, asr #12 │ │ │ │ + subpl pc, r8, r3, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ vqdmulh.s d20, d0, d19 │ │ │ │ @ instruction: 0xf1ed3269 │ │ │ │ - vrecps.f32 d31, d2, d21 │ │ │ │ - vsra.s64 d20, d0, #64 │ │ │ │ + vrecps.f32 d31, d18, d21 │ │ │ │ + vaddw.s8 , q8, d16 │ │ │ │ @ instruction: 0xf643012f │ │ │ │ - vmvn.i32 d20, #8 @ 0x00000008 │ │ │ │ + vmla.i d21, d0, d0[2] │ │ │ │ blmi 0x7d6eb8 │ │ │ │ subcc pc, r2, #64, 4 │ │ │ │ - @ instruction: 0xff28f1ed │ │ │ │ - orrsmi pc, r0, r2, asr #4 │ │ │ │ + @ instruction: 0xffa8f1ed │ │ │ │ + asrpl pc, r2, #4 @ │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - adcmi pc, r8, r2, asr #4 │ │ │ │ + adcspl pc, r8, r2, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf44f4b18 │ │ │ │ @ instruction: 0xf1ed72d6 │ │ │ │ - vrecps.f32 d31, d2, d11 │ │ │ │ - vsra.s64 d20, d0, #64 │ │ │ │ + vrecps.f32 d31, d18, d11 │ │ │ │ + vaddw.s8 , q8, d16 │ │ │ │ @ instruction: 0xf643012f │ │ │ │ - vmvn.i32 d20, #8 @ 0x00000008 │ │ │ │ + vmla.i d21, d0, d0[2] │ │ │ │ blmi 0x496eec │ │ │ │ addcc pc, r9, #64, 4 │ │ │ │ - @ instruction: 0xff0ef1ed │ │ │ │ - orrsmi pc, r0, r2, asr #4 │ │ │ │ + @ instruction: 0xff8ef1ed │ │ │ │ + asrpl pc, r2, #4 @ │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - eorsmi pc, r8, r3, asr #12 │ │ │ │ + subpl pc, r8, r3, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ vqdmulh.s d20, d0, d9 │ │ │ │ @ instruction: 0xf1ed3252 │ │ │ │ - vmax.f32 d31, d2, d1 │ │ │ │ - vsra.s64 d20, d0, #64 │ │ │ │ + vmax.f32 d31, d18, d1 │ │ │ │ + vaddw.s8 , q8, d16 │ │ │ │ @ instruction: 0xf643012f │ │ │ │ - vmvn.i32 d20, #8 @ 0x00000008 │ │ │ │ + vmla.i d21, d0, d0[2] │ │ │ │ blmi 0x156f20 │ │ │ │ subscc pc, sp, #64, 4 │ │ │ │ - cdp2 1, 15, cr15, cr4, cr13, {7} │ │ │ │ - eorseq sp, r4, r4, lsr r8 │ │ │ │ - eorseq sp, r4, r4, lsr #16 │ │ │ │ - eorseq sp, r4, r4, asr #16 │ │ │ │ - eorseq sp, r4, r4, lsl r8 │ │ │ │ + @ instruction: 0xff74f1ed │ │ │ │ + eorseq sp, r4, r4, asr #18 │ │ │ │ + eorseq sp, r4, r4, lsr r9 │ │ │ │ + eorseq sp, r4, r4, asr r9 │ │ │ │ + eorseq sp, r4, r4, lsr #18 │ │ │ │ stmmi r0, {r0, r2, r3, r5, r8, fp, sp, lr, pc} │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ @ instruction: 0xf5004683 │ │ │ │ @ instruction: 0xf50b5608 │ │ │ │ ldrcc r3, [r0], -sl, lsr #19 │ │ │ │ blmi 0xff3a870c │ │ │ │ ldrtmi fp, [r0], -r7, lsl #1 │ │ │ │ ldmdavs fp, {r0, r1, r2, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ strmi r0, [sl], r0, lsl #6 │ │ │ │ - blx 0x1753064 │ │ │ │ + blx 0xff753064 │ │ │ │ ldrsbtcc pc, [r8], r9 @ │ │ │ │ @ instruction: 0xf50b4602 │ │ │ │ vabal.u8 , d3, d0 │ │ │ │ blcs 0x9fbc0 │ │ │ │ adchi pc, ip, r0, asr #32 │ │ │ │ cmppcc ip, #9764864 @ p-variant is OBSOLETE @ 0x950000 │ │ │ │ @ instruction: 0xf0402b00 │ │ │ │ @ instruction: 0xf8d5808d │ │ │ │ @ instruction: 0xf0033370 │ │ │ │ blcc 0x497b54 │ │ │ │ svclt 0x008f2b0a │ │ │ │ @ instruction: 0xf64d2301 │ │ │ │ - vaddw.s8 q8, q0, d8 │ │ │ │ + vorr.i32 d17, #8 @ 0x00000008 │ │ │ │ bl 0xd73b8 │ │ │ │ svclt 0x00980183 │ │ │ │ svccs 0x00026ccb │ │ │ │ @ instruction: 0xf8d5d07f │ │ │ │ @ instruction: 0xf4111ec0 │ │ │ │ rsbsle r5, fp, r0, lsl #2 │ │ │ │ ldrdhi pc, [r4], -r4 │ │ │ │ @@ -138043,15 +138043,15 @@ │ │ │ │ vstmiane r3, {s29-s104} │ │ │ │ stcmi 0, cr15, [r2], {76} @ 0x4c │ │ │ │ strcs r4, [r0], #-1555 @ 0xfffff9ed │ │ │ │ cdpeq 8, 12, cr15, cr4, cr5, {6} │ │ │ │ ldrtmi r4, [r0], -r2, ror #12 │ │ │ │ cdpge 8, 12, cr15, cr8, cr5, {6} │ │ │ │ cdpmi 8, 12, cr15, cr12, cr5, {6} │ │ │ │ - @ instruction: 0xf9eaf06d │ │ │ │ + blx 0x1b5319c │ │ │ │ cmppcc r8, #13959168 @ p-variant is OBSOLETE @ 0xd50000 │ │ │ │ orreq pc, r1, #201326595 @ 0xc000003 │ │ │ │ tstcs r0, sp, ror r7 │ │ │ │ ldrdhi pc, [r4], -r4 │ │ │ │ @ instruction: 0xf1b89103 │ │ │ │ stmible r5, {r0, r1, r8, r9, sl, fp} │ │ │ │ svceq 0x0004f1b8 │ │ │ │ @@ -138074,15 +138074,15 @@ │ │ │ │ blge 0x1cb290 │ │ │ │ strtmi r2, [r1], -r3, lsl #4 │ │ │ │ @ instruction: 0xf7ff4630 │ │ │ │ @ instruction: 0xf1a7fd1d │ │ │ │ ldmib sp, {r1, r9, sl, fp}^ │ │ │ │ b 0x115fc68 │ │ │ │ @ instruction: 0xf64d3c42 │ │ │ │ - vsubw.s8 q8, q0, d8 │ │ │ │ + vorr.i32 d17, #2048 @ 0x00000800 │ │ │ │ bls 0x117d38 │ │ │ │ @ instruction: 0xf1074443 │ │ │ │ @ instruction: 0xf89338ff │ │ │ │ tstmi r3, #168 @ 0xa8 │ │ │ │ mlacs r5, r4, r8, pc @ │ │ │ │ vstmiane r2, {s29-s104} │ │ │ │ mlacs r4, r4, r8, pc @ │ │ │ │ @@ -138149,59 +138149,59 @@ │ │ │ │ vst3. {d29,d31,d33}, [r0 :128], r1 │ │ │ │ mrscs r6, (UNDEF: 4) │ │ │ │ b 0x1190e24 │ │ │ │ @ instruction: 0xf04c1c8b │ │ │ │ b 0x13aa1c8 │ │ │ │ ldrb r0, [r4, lr, lsl #24] │ │ │ │ @ instruction: 0xf6432000 │ │ │ │ - vaddw.s8 q10, q8, d0 │ │ │ │ + vsra.s64 d21, d0, #64 │ │ │ │ blmi 0x457650 │ │ │ │ andls r2, r0, lr, lsl #5 │ │ │ │ stc2 1, cr15, [r4], {182} @ 0xb6 │ │ │ │ - orrmi pc, r0, r3, asr #12 │ │ │ │ + orrspl pc, r0, r3, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - adcsmi pc, ip, r3, asr #12 │ │ │ │ + sbcpl pc, ip, r3, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ addscs r4, r2, #9216 @ 0x2400 │ │ │ │ - ldc2l 1, cr15, [r0, #-948] @ 0xfffffc4c │ │ │ │ - orrmi pc, r0, r3, asr #12 │ │ │ │ + ldc2l 1, cr15, [r0, #948] @ 0x3b4 │ │ │ │ + orrspl pc, r0, r3, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - andspl pc, r4, r3, asr #12 │ │ │ │ + eorvs pc, r4, r3, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ addscs r4, r7, #3072 @ 0xc00 │ │ │ │ - stc2l 1, cr15, [r4, #-948] @ 0xfffffc4c │ │ │ │ + stc2l 1, cr15, [r4, #948] @ 0x3b4 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq sp, r4, r0, lsl #17 │ │ │ │ - mlaseq r4, r8, r8, sp │ │ │ │ - orrmi pc, r0, r3, asr #12 │ │ │ │ + mlaseq r4, r0, r9, sp │ │ │ │ + eorseq sp, r4, r8, lsr #19 │ │ │ │ + orrspl pc, r0, r3, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - addsmi pc, ip, r3, asr #12 │ │ │ │ + adcpl pc, ip, r3, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ addscs r4, r1, #18432 @ 0x4800 │ │ │ │ - ldc2 1, cr15, [r2, #-948]! @ 0xfffffc4c │ │ │ │ - orrmi pc, r0, r3, asr #12 │ │ │ │ + ldc2 1, cr15, [r2, #948]! @ 0x3b4 │ │ │ │ + orrspl pc, r0, r3, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - eorspl pc, r8, r3, asr #12 │ │ │ │ + subvs pc, r8, r3, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ eorscs r4, fp, #13312 @ 0x3400 │ │ │ │ - stc2 1, cr15, [r6, #-948]! @ 0xfffffc4c │ │ │ │ - orrmi pc, r0, r3, asr #12 │ │ │ │ + stc2 1, cr15, [r6, #948]! @ 0x3b4 │ │ │ │ + orrspl pc, r0, r3, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - andpl pc, r4, r3, asr #12 │ │ │ │ + andsvs pc, r4, r3, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ addscs r4, r5, #6144 @ 0x1800 │ │ │ │ - ldc2 1, cr15, [sl, #-948] @ 0xfffffc4c │ │ │ │ + ldc2 1, cr15, [sl, #948] @ 0x3b4 │ │ │ │ @ instruction: 0xf6432000 │ │ │ │ - vaddw.s8 q10, q8, d0 │ │ │ │ + vsra.s64 d21, d0, #64 │ │ │ │ blmi 0x1976e8 │ │ │ │ ldrdls r2, [r0], -ip │ │ │ │ - blx 0xfeed390e │ │ │ │ - mlaseq r4, r8, r8, sp │ │ │ │ - eorseq sp, r4, ip, asr #17 │ │ │ │ - ldrhteq sp, [r4], -r8 │ │ │ │ + ldc2 1, cr15, [r8], #-728 @ 0xfffffd28 │ │ │ │ + eorseq sp, r4, r8, lsr #19 │ │ │ │ + ldrsbteq sp, [r4], -ip │ │ │ │ + eorseq sp, r4, r8, asr #19 │ │ │ │ orrscc pc, r9, #0, 10 │ │ │ │ ldrdcs lr, [sl, -r3]! │ │ │ │ b 0x1461a4c │ │ │ │ b 0x1170198 │ │ │ │ ble 0x85bf58 │ │ │ │ strle r0, [r0, #-2009]! @ 0xfffff827 │ │ │ │ biccc pc, r0, #208, 16 @ 0xd00000 │ │ │ │ @@ -138255,86 +138255,86 @@ │ │ │ │ vst3.32 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebee520 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, lr, r0, asr #31 │ │ │ │ @ instruction: 0x46164c13 │ │ │ │ tstcs fp, #77824 @ 0x13000 │ │ │ │ strls r4, [r0], #-1549 @ 0xfffff9f3 │ │ │ │ - cmppne r4, r1, asr #12 @ p-variant is OBSOLETE │ │ │ │ + cmppcs r4, r1, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ ldmdavs r2, {r0, r1, r2, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f920d │ │ │ │ @ instruction: 0xf6410200 │ │ │ │ - vsubl.s8 , d0, d28 │ │ │ │ + vmvn.i32 d18, #3072 @ 0x00000c00 │ │ │ │ @ instruction: 0xf0ac022f │ │ │ │ - eorcs pc, r4, #59, 30 @ 0xec │ │ │ │ + eorcs pc, r4, #748 @ 0x2ec │ │ │ │ tstcs r0, r4, lsl #12 │ │ │ │ vadd.i16 d10, d1, d3 │ │ │ │ - ldmdbls r0, {r2, r9, fp, sp, lr, pc} │ │ │ │ + ldmdbls r0, {r2, r7, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf7dd4638 │ │ │ │ strtmi pc, [r0], -r1, asr #31 │ │ │ │ ldrtmi sl, [r2], -r2, lsl #22 │ │ │ │ strcs r4, [r2], #-1577 @ 0xfffff9d7 │ │ │ │ @ instruction: 0xf7ff9402 │ │ │ │ svclt 0x0000fd83 │ │ │ │ - eorseq sp, r4, r4, ror #17 │ │ │ │ + ldrshteq sp, [r4], -r4 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebee588 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 0x55b290 │ │ │ │ strmi fp, [r4], -pc, lsl #1 │ │ │ │ strmi r2, [lr], -r4, lsr #4 │ │ │ │ tstcs r0, r3, lsl #16 │ │ │ │ movwls r6, #55323 @ 0xd81b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - ldmib lr, {r0, r4, r9, ip, sp, lr, pc}^ │ │ │ │ + b 0x1853bec │ │ │ │ movwcs r4, #9760 @ 0x2620 │ │ │ │ - @ instruction: 0xf06c9302 │ │ │ │ - andcs pc, r0, #868 @ 0x364 │ │ │ │ + @ instruction: 0xf06d9302 │ │ │ │ + andcs pc, r0, #5832704 @ 0x590000 │ │ │ │ blge 0xe8bcc │ │ │ │ @ instruction: 0xf8c4a902 │ │ │ │ @ instruction: 0xf8c42cbc │ │ │ │ @ instruction: 0x46026cb8 │ │ │ │ @ instruction: 0xf7ff4620 │ │ │ │ strtmi pc, [fp], -r1, ror #22 │ │ │ │ ldceq 8, cr15, [r4], #784 @ 0x310 │ │ │ │ andmi pc, sl, #79 @ 0x4f │ │ │ │ strtmi r2, [r0], -r3, lsl #2 │ │ │ │ - @ instruction: 0xfff0f06c │ │ │ │ + @ instruction: 0xf870f06d │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebee5e8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xb08f0fb0 │ │ │ │ blmi 0x628c68 │ │ │ │ strmi r4, [lr], -r4, lsl #12 │ │ │ │ tstcs r0, r7, lsl r6 │ │ │ │ stmdage r3, {r2, r5, r9, sp} │ │ │ │ movwls r6, #55323 @ 0xd81b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - stmib ip!, {r0, r4, r9, ip, sp, lr, pc} │ │ │ │ + b 0xbd3c50 │ │ │ │ bmi 0x4a2810 │ │ │ │ tstcs r5, ip, lsl #30 │ │ │ │ tstcs fp, #-2147483647 @ 0x80000001 │ │ │ │ strtmi r9, [r0], -r0, lsl #4 │ │ │ │ @ instruction: 0xf6419102 │ │ │ │ - vsubl.s8 , d0, d28 │ │ │ │ + vmvn.i32 d18, #3072 @ 0x00000c00 │ │ │ │ @ instruction: 0xf641022f │ │ │ │ - vmla.f d17, d0, d0[1] │ │ │ │ + vorr.i32 q9, #4 @ 0x00000004 │ │ │ │ strcs r0, [r3, #-303] @ 0xfffffed1 │ │ │ │ @ instruction: 0xf0ac9509 │ │ │ │ - ldmdbls r4, {r0, r3, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + ldmdbls r4, {r0, r3, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ strtmi r4, [r0], -r5, lsl #12 │ │ │ │ @ instruction: 0xff54f7dd │ │ │ │ ldrtmi sl, [sl], -r2, lsl #22 │ │ │ │ @ instruction: 0x46284631 │ │ │ │ ldc2 7, cr15, [r8, #-1020] @ 0xfffffc04 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq sp, r4, r4, ror #17 │ │ │ │ + ldrshteq sp, [r4], -r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebee65c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ movwcs r9, #768 @ 0x300 │ │ │ │ @ instruction: 0xff56f7ff │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ @@ -138356,30 +138356,30 @@ │ │ │ │ bl 0xce48c │ │ │ │ ldrdne r7, [r0], #-0 │ │ │ │ orrvc pc, r0, #160, 10 @ 0x28000000 │ │ │ │ ldmdale r5, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, fp, sp} │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r8, #-0] │ │ │ │ - mvneq pc, #80740352 @ 0x4d00000 │ │ │ │ + mvnsne pc, #80740352 @ 0x4d00000 │ │ │ │ teqpeq r4, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - cmpppl r4, r3, asr #12 @ p-variant is OBSOLETE │ │ │ │ + cmppvs r4, r3, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - rsbpl pc, r0, r3, asr #12 │ │ │ │ + rsbsvs pc, r0, r3, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ subscc pc, r2, #64, 4 │ │ │ │ - blx 0xfee53c9e │ │ │ │ - mvneq pc, #80740352 @ 0x4d00000 │ │ │ │ + ldc2 1, cr15, [r6], #-948 @ 0xfffffc4c │ │ │ │ + mvnsne pc, #80740352 @ 0x4d00000 │ │ │ │ teqpeq r4, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - cmpppl r4, r3, asr #12 @ p-variant is OBSOLETE │ │ │ │ + cmppvs r4, r3, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - rsbspl pc, r4, r3, asr #12 │ │ │ │ + addvs pc, r4, r3, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ subscc pc, lr, #64, 4 │ │ │ │ - blx 0xfea53cbe │ │ │ │ + stc2 1, cr15, [r6], #-948 @ 0xfffffc4c │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebee710 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [r4], -r8, ror #31 │ │ │ │ ldrmi fp, [r0], -r3, lsl #1 │ │ │ │ @ instruction: 0xf89d6825 │ │ │ │ stmdblt r5, {r3, r4, sp}^ │ │ │ │ @@ -138389,15 +138389,15 @@ │ │ │ │ stmdane r0, {r0, r1, r3, r4, r6, r8, lr} │ │ │ │ blne 0x13e7aa4 │ │ │ │ vsubw.u8 , , d2 │ │ │ │ @ instruction: 0xf04f234a │ │ │ │ subseq r6, r9, r0, lsl #1 │ │ │ │ orrpl pc, r0, r1, asr #8 │ │ │ │ tstpeq r1, r1, asr #32 @ p-variant is OBSOLETE │ │ │ │ - @ instruction: 0xffdef1e2 │ │ │ │ + @ instruction: 0xf85ef1e3 │ │ │ │ @ instruction: 0xf44f1c43 │ │ │ │ vbic.i32 q10, #15 @ 0x0000000f │ │ │ │ andcs r0, r0, pc, lsl #2 │ │ │ │ bicne lr, r3, r1, lsl #20 │ │ │ │ stmdaeq fp, {r0, r2, r3, r4, r5, r6, r7, r8, fp, ip, sp, pc}^ │ │ │ │ eorvs r0, r5, r8, asr #15 │ │ │ │ smlabbcs r0, r3, r4, pc @ │ │ │ │ @@ -138406,15 +138406,15 @@ │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ movwcc pc, #29635 @ 0x73c3 @ │ │ │ │ andcs pc, r0, pc, asr #8 │ │ │ │ subseq r9, r9, r1, lsl #4 │ │ │ │ tstpvc r0, r1, asr #8 @ p-variant is OBSOLETE │ │ │ │ tstpeq r1, r1, asr #32 @ p-variant is OBSOLETE │ │ │ │ - @ instruction: 0xffbcf1e2 │ │ │ │ + @ instruction: 0xf83cf1e3 │ │ │ │ andcs r1, r0, r1, asr #24 │ │ │ │ vst1.64 {d0-d3}, [r1], r9 │ │ │ │ stccs 1, cr2, [r0, #-508] @ 0xfffffe04 │ │ │ │ stclne 0, cr13, [fp], #-892 @ 0xfffffc84 │ │ │ │ orrvc lr, r1, #323584 @ 0x4f000 │ │ │ │ ldrmi fp, [r8], -r8, lsl #30 │ │ │ │ orrseq lr, r1, #323584 @ 0x4f000 │ │ │ │ @@ -138503,22 +138503,22 @@ │ │ │ │ subcs pc, sl, r3, asr #7 │ │ │ │ andvs pc, r0, r0, lsl #9 │ │ │ │ andeq pc, r1, r0, lsr #32 │ │ │ │ subeq r3, r0, r1 │ │ │ │ vqshl.u64 d30, d7, #3 │ │ │ │ vst4.8 {d3[0],d4[0],d5[0],d6[0]}, [r3], r7 │ │ │ │ ldrb r7, [r7, r0, lsl #1] │ │ │ │ - cmpppl r4, r3, asr #12 @ p-variant is OBSOLETE │ │ │ │ + cmppvs r4, r3, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - addspl pc, r8, r3, asr #12 │ │ │ │ + adcvs pc, r8, r3, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ vqdmulh.s d20, d0, d2 │ │ │ │ @ instruction: 0xf1ed327a │ │ │ │ - svclt 0x0000fa93 │ │ │ │ - eorseq sp, r4, r4, lsl #18 │ │ │ │ + svclt 0x0000fb13 │ │ │ │ + eorseq sp, r4, r4, lsl sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebee93c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r8 │ │ │ │ @ instruction: 0x46154b37 │ │ │ │ ldmdavs fp, {r2, r3, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ @@ -138570,15 +138570,15 @@ │ │ │ │ ldcllt 7, cr15, [r4, #-652] @ 0xfffffd74 │ │ │ │ stmdahi r2!, {r0, r5, r8, r9, fp, ip, sp, lr} │ │ │ │ andeq pc, r1, #66 @ 0x42 │ │ │ │ stmdbcs r0, {r1, r5, pc} │ │ │ │ strtmi sp, [r1], -fp, ror #3 │ │ │ │ @ instruction: 0xf7a34618 │ │ │ │ ldrb pc, [sl, pc, lsr #28] @ │ │ │ │ - @ instruction: 0xf9d6f222 │ │ │ │ + blx 0x16540ac │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebeea30 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 0x14db798 │ │ │ │ strmi fp, [ip], -r6, lsl #1 │ │ │ │ ldmdavs fp, {r0, r2, r4, r9, sl, lr} │ │ │ │ @@ -138650,23 +138650,23 @@ │ │ │ │ @ instruction: 0xb1200001 │ │ │ │ movwmi pc, #3 @ │ │ │ │ mvnsmi pc, #67 @ 0x43 │ │ │ │ @ instruction: 0xf64fe79a │ │ │ │ @ instruction: 0xf6c772ff │ │ │ │ vqsub.u32 , q1, │ │ │ │ @ instruction: 0xe793031e │ │ │ │ - @ instruction: 0xf936f222 │ │ │ │ + @ instruction: 0xf9b6f222 │ │ │ │ @ instruction: 0xf6432000 │ │ │ │ - vmla.f d21, d0, d0[1] │ │ │ │ + vorr.i32 q11, #4 @ 0x00000004 │ │ │ │ blmi 0x197e2c │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ @ instruction: 0xf1b622a6 │ │ │ │ - svclt 0x0000f815 │ │ │ │ + svclt 0x0000f895 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq sp, r4, r4, lsr #18 │ │ │ │ + eorseq sp, r4, r4, lsr sl │ │ │ │ tstcs r3, r1, lsl #6 │ │ │ │ vhsub.s8 q9, , q0 │ │ │ │ andvc r2, r3, #256 @ 0x100 │ │ │ │ @ instruction: 0xf8a07283 │ │ │ │ bicvc ip, r1, r5 │ │ │ │ andcs r7, r0, r2, asr #6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @@ -138759,15 +138759,15 @@ │ │ │ │ submi r5, fp, r3, asr #17 │ │ │ │ @ instruction: 0x0c03ea02 │ │ │ │ svceq 0x0040f41c │ │ │ │ vmov.i32 d29, #155 @ 0x0000009b │ │ │ │ blcc 0xec910 │ │ │ │ svclt 0x008f2b02 │ │ │ │ @ instruction: 0xf64d2400 │ │ │ │ - vmlal.s q8, d16, d0[7] │ │ │ │ + vrshr.s64 , q14, #64 │ │ │ │ bl 0x1183ec │ │ │ │ @ instruction: 0xf5000283 │ │ │ │ svclt 0x00985300 │ │ │ │ @ instruction: 0xf5006c94 │ │ │ │ @ instruction: 0xf8835240 │ │ │ │ @ instruction: 0xf8834f9a │ │ │ │ @ instruction: 0xf8834fac │ │ │ │ @@ -139003,178 +139003,178 @@ │ │ │ │ ssub8mi r0, r4, r0 │ │ │ │ eorspl pc, lr, #8388608 @ 0x800000 │ │ │ │ addlt fp, r9, #130 @ 0x82 │ │ │ │ addlt r3, r0, #60, 4 @ 0xc0000003 │ │ │ │ @ instruction: 0xff40f7a0 │ │ │ │ stmdacs r3, {r0, ip, sp} │ │ │ │ @ instruction: 0xf64dd819 │ │ │ │ - vqdmlal.s q8, d16, d0[7] │ │ │ │ + vrsra.s64 , q14, #64 │ │ │ │ @ instruction: 0xf5040334 │ │ │ │ bl 0x16c7e4 │ │ │ │ ldmvs r1, {r7, r8, r9} │ │ │ │ b 0xfe0f3464 │ │ │ │ @ instruction: 0xf0037303 │ │ │ │ submi r4, fp, r0, ror r3 │ │ │ │ mullt r2, r3, r0 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ andcs fp, r0, r0, lsl sp │ │ │ │ - cmpppl r4, r3, asr #12 @ p-variant is OBSOLETE │ │ │ │ + cmppvs r4, r3, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ andls r4, r0, r2, lsl #22 │ │ │ │ subne pc, fp, #64, 4 │ │ │ │ - ldc2 1, cr15, [ip, #-724]! @ 0xfffffd2c │ │ │ │ - eorseq sp, r4, r0, asr r9 │ │ │ │ + ldc2 1, cr15, [ip, #724]! @ 0x2d4 │ │ │ │ + eorseq sp, r4, r0, ror #20 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebef138 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r4, r0 │ │ │ │ eorspl pc, lr, #8388608 @ 0x800000 │ │ │ │ addlt fp, r9, #130 @ 0x82 │ │ │ │ addlt r3, r0, #60, 4 @ 0xc0000003 │ │ │ │ @ instruction: 0xff02f7a0 │ │ │ │ stmdacs r3, {r0, ip, sp} │ │ │ │ @ instruction: 0xf64dd819 │ │ │ │ - vqdmlal.s q8, d16, d0[7] │ │ │ │ + vrsra.s64 , q14, #64 │ │ │ │ @ instruction: 0xf5040334 │ │ │ │ bl 0x16c858 │ │ │ │ ldmvs r1, {r7, r8, r9} │ │ │ │ b 0xfe0f34d8 │ │ │ │ @ instruction: 0xf0037303 │ │ │ │ submi r4, fp, r0, ror r3 │ │ │ │ mullt r2, r3, r0 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ andcs fp, r0, r0, lsl sp │ │ │ │ - cmpppl r4, r3, asr #12 @ p-variant is OBSOLETE │ │ │ │ + cmppvs r4, r3, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ andls r4, r0, r2, lsl #22 │ │ │ │ subne pc, fp, #64, 4 │ │ │ │ - stc2 1, cr15, [r2, #-724] @ 0xfffffd2c │ │ │ │ - eorseq sp, r4, r0, asr r9 │ │ │ │ + stc2 1, cr15, [r2, #724] @ 0x2d4 │ │ │ │ + eorseq sp, r4, r0, ror #20 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebef1ac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r4, r0 │ │ │ │ eorspl pc, lr, #8388608 @ 0x800000 │ │ │ │ andscc fp, r8, #130 @ 0x82 │ │ │ │ cdp2 7, 15, cr15, cr12, cr0, {5} │ │ │ │ stmdacs r3, {r0, ip, sp} │ │ │ │ @ instruction: 0xf64dd819 │ │ │ │ - vqdmlal.s q8, d16, d0[7] │ │ │ │ + vrsra.s64 , q14, #64 │ │ │ │ @ instruction: 0xf5040334 │ │ │ │ bl 0x16c8c8 │ │ │ │ ldmvs r1, {r7, r8, r9} │ │ │ │ b 0xfe0f3548 │ │ │ │ @ instruction: 0xf0037303 │ │ │ │ submi r4, fp, r0, ror r3 │ │ │ │ mullt r2, r3, r0 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ andcs fp, r0, r0, lsl sp │ │ │ │ - cmpppl r4, r3, asr #12 @ p-variant is OBSOLETE │ │ │ │ + cmppvs r4, r3, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ andls r4, r0, r2, lsl #22 │ │ │ │ subne pc, fp, #64, 4 │ │ │ │ - stc2l 1, cr15, [sl], {181} @ 0xb5 │ │ │ │ - eorseq sp, r4, r0, asr r9 │ │ │ │ + stc2l 1, cr15, [sl, #-724] @ 0xfffffd2c │ │ │ │ + eorseq sp, r4, r0, ror #20 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebef21c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r4, r0 │ │ │ │ eorspl pc, lr, #8388608 @ 0x800000 │ │ │ │ andscc fp, r8, #130 @ 0x82 │ │ │ │ cdp2 7, 9, cr15, cr10, cr0, {5} │ │ │ │ stmdacs r3, {r0, ip, sp} │ │ │ │ @ instruction: 0xf64dd819 │ │ │ │ - vqdmlal.s q8, d16, d0[7] │ │ │ │ + vrsra.s64 , q14, #64 │ │ │ │ @ instruction: 0xf5040334 │ │ │ │ bl 0x16c938 │ │ │ │ ldmvs r1, {r7, r8, r9} │ │ │ │ b 0xfe0f35b8 │ │ │ │ @ instruction: 0xf0037303 │ │ │ │ submi r4, fp, r0, ror r3 │ │ │ │ mullt r2, r3, r0 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ andcs fp, r0, r0, lsl sp │ │ │ │ - cmpppl r4, r3, asr #12 @ p-variant is OBSOLETE │ │ │ │ + cmppvs r4, r3, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ andls r4, r0, r2, lsl #22 │ │ │ │ subne pc, fp, #64, 4 │ │ │ │ - ldc2 1, cr15, [r2], {181} @ 0xb5 │ │ │ │ - eorseq sp, r4, r0, asr r9 │ │ │ │ + ldc2 1, cr15, [r2, #-724] @ 0xfffffd2c │ │ │ │ + eorseq sp, r4, r0, ror #20 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebef28c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ @ instruction: 0xf5049c04 │ │ │ │ @ instruction: 0xf10c5c3e │ │ │ │ @ instruction: 0xf8cd0c18 │ │ │ │ @ instruction: 0xf7a0c000 │ │ │ │ andcc pc, r1, r7, lsl #30 │ │ │ │ ldmdale sl, {r0, r1, fp, sp} │ │ │ │ @ instruction: 0xf64d9b04 │ │ │ │ - vmlal.s q8, d16, d0[7] │ │ │ │ + vrshr.s64 , q14, #64 │ │ │ │ @ instruction: 0xf5030234 │ │ │ │ bl 0x12cdb0 │ │ │ │ ldmvs r9, {r7, r9} │ │ │ │ b 0xfe0f360c │ │ │ │ @ instruction: 0xf0027202 │ │ │ │ submi r4, sl, r0, ror r2 │ │ │ │ mullt r2, sl, r0 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ andcs fp, r0, r0, lsl sp │ │ │ │ - cmpppl r4, r3, asr #12 @ p-variant is OBSOLETE │ │ │ │ + cmppvs r4, r3, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ andls r4, r0, r2, lsl #22 │ │ │ │ subne pc, fp, #64, 4 │ │ │ │ - mrrc2 1, 11, pc, r6, cr5 @ │ │ │ │ - eorseq sp, r4, r0, asr r9 │ │ │ │ + ldc2l 1, cr15, [r6], {181} @ 0xb5 │ │ │ │ + eorseq sp, r4, r0, ror #20 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebef304 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ @ instruction: 0xf5049c04 │ │ │ │ @ instruction: 0xf10c5c3e │ │ │ │ @ instruction: 0xf8cd0c18 │ │ │ │ @ instruction: 0xf7a0c000 │ │ │ │ andcc pc, r1, r7, ror lr @ │ │ │ │ ldmdale sl, {r0, r1, fp, sp} │ │ │ │ @ instruction: 0xf64d9b04 │ │ │ │ - vmlal.s q8, d16, d0[7] │ │ │ │ + vrshr.s64 , q14, #64 │ │ │ │ @ instruction: 0xf5030234 │ │ │ │ bl 0x12ce28 │ │ │ │ ldmvs r9, {r7, r9} │ │ │ │ b 0xfe0f3684 │ │ │ │ @ instruction: 0xf0027202 │ │ │ │ submi r4, sl, r0, ror r2 │ │ │ │ mullt r2, sl, r0 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ andcs fp, r0, r0, lsl sp │ │ │ │ - cmpppl r4, r3, asr #12 @ p-variant is OBSOLETE │ │ │ │ + cmppvs r4, r3, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ andls r4, r0, r2, lsl #22 │ │ │ │ subne pc, fp, #64, 4 │ │ │ │ ldc2 1, cr15, [sl], {181} @ 0xb5 │ │ │ │ - eorseq sp, r4, r0, asr r9 │ │ │ │ + eorseq sp, r4, r0, ror #20 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfebef37c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf79d0ff8 │ │ │ │ @ instruction: 0x2100fd93 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @@ -140284,23 +140284,23 @@ │ │ │ │ @ instruction: 0xb1200001 │ │ │ │ movwmi pc, #1027 @ 0x403 @ │ │ │ │ rscsmi pc, r8, r3, asr #8 │ │ │ │ vst1.32 {d14}, [r3 :128], r0 │ │ │ │ vst2.8 {d20-d23}, [r3], r0 │ │ │ │ @ instruction: 0xf04040f7 │ │ │ │ @ instruction: 0xe799007f │ │ │ │ - ldc2l 2, cr15, [r2], #-128 @ 0xffffff80 │ │ │ │ + ldc2l 2, cr15, [r2], #128 @ 0x80 │ │ │ │ @ instruction: 0xf6432000 │ │ │ │ - vmla.f d21, d0, d0[1] │ │ │ │ + vorr.i32 q11, #4 @ 0x00000004 │ │ │ │ blmi 0x1997b4 │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ @ instruction: 0xf1b422a6 │ │ │ │ - svclt 0x0000fb51 │ │ │ │ + svclt 0x0000fbd1 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq sp, r4, r4, lsr #18 │ │ │ │ + eorseq sp, r4, r4, lsr sl │ │ │ │ @ instruction: 0xf7fe2200 │ │ │ │ svclt 0x0000ba8b │ │ │ │ @ instruction: 0xf7fe2201 │ │ │ │ svclt 0x0000ba87 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebf0524 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @@ -140387,22 +140387,22 @@ │ │ │ │ vst2. {d20-d23}, [r3 :256] │ │ │ │ ldr r0, [r3, r0, ror #7] │ │ │ │ rscsvc pc, pc, #82837504 @ 0x4f00000 │ │ │ │ rscvc pc, pc, #208666624 @ 0xc700000 │ │ │ │ ldrbcc pc, [pc, #79]! @ 0x994cb @ │ │ │ │ tstpeq lr, #-2013265919 @ p-variant is OBSOLETE @ 0x88000001 │ │ │ │ vabd.s32 d14, d16, d10 │ │ │ │ - andcs pc, r0, r5, lsr #23 │ │ │ │ - cmpppl r4, r3, asr #12 @ p-variant is OBSOLETE │ │ │ │ + andcs pc, r0, r5, lsr #24 │ │ │ │ + cmppvs r4, r3, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ andls r4, r0, r3, lsl #22 │ │ │ │ adccs pc, r6, #64, 4 │ │ │ │ - blx 0xfe1d5b6c │ │ │ │ + blx 0x1d5b6e │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq sp, r4, r4, lsr #18 │ │ │ │ + eorseq sp, r4, r4, lsr sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebf06ac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 0xe1d434 │ │ │ │ addlt fp, r0, #134 @ 0x86 │ │ │ │ ldmdavs fp, {r2, r3, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ @@ -140452,15 +140452,15 @@ │ │ │ │ @ instruction: 0xf7a18023 │ │ │ │ @ instruction: 0xe7ccfe73 │ │ │ │ @ instruction: 0x46214618 │ │ │ │ @ instruction: 0xff56f7a1 │ │ │ │ blvc 0x92ad8c │ │ │ │ mvnle r2, r0, lsl #20 │ │ │ │ bfi r4, r8, (invalid: 12:2) │ │ │ │ - blx 0x955e0e │ │ │ │ + blx 0xfe955e0e │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ @ instruction: 0xf7fe2200 │ │ │ │ svclt 0x0000b8cf │ │ │ │ @ instruction: 0xf7fe2201 │ │ │ │ svclt 0x0000b8cb │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebf07a8 │ │ │ │ @@ -140523,25 +140523,25 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 56) │ │ │ │ andlt r4, r6, r0, lsr r6 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ cdplt 7, 3, cr15, cr6, cr1, {5} │ │ │ │ @ instruction: 0x46134614 │ │ │ │ vaba.s32 d14, d16, d25 │ │ │ │ - svclt 0x0000fa95 │ │ │ │ + svclt 0x0000fb15 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ ble 0x6a36b0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfebf08b8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcleq 15, cr0, [r1, #992] @ 0x3e0 │ │ │ │ vst2.8 {d18-d21}, [pc], r1 │ │ │ │ bl 0x1616c8 │ │ │ │ @ instruction: 0xf1e00141 │ │ │ │ - andcc pc, r1, pc, lsl pc @ │ │ │ │ + mulcc r1, pc, pc @ │ │ │ │ strbeq r1, [r0, #64] @ 0x40 │ │ │ │ movwcs r2, #256 @ 0x100 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf04fbd08 │ │ │ │ strdcs r3, [r0, -pc] │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @@ -140807,37 +140807,37 @@ │ │ │ │ streq pc, [r3], #-3549 @ 0xfffff223 │ │ │ │ ldrsheq sp, [r1, #-81]! @ 0xffffffaf │ │ │ │ andeq pc, r1, #76, 4 @ 0xc0000004 │ │ │ │ rsccc pc, r1, #536870924 @ 0x2000000c │ │ │ │ orrcs lr, r4, r1, asr #20 │ │ │ │ movwcs r4, #8970 @ 0x230a │ │ │ │ strtmi r2, [r8], -ip, lsl #2 │ │ │ │ - mrrc2 0, 6, pc, r2, cr10 @ │ │ │ │ + ldc2l 0, cr15, [r2], {106} @ 0x6a │ │ │ │ @ instruction: 0xf6432000 │ │ │ │ - vmla.f d21, d0, d0[1] │ │ │ │ + vorr.i32 q11, #4 @ 0x00000004 │ │ │ │ blmi 0x159fe0 │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ @ instruction: 0xf1b35251 │ │ │ │ - svclt 0x0000ff3b │ │ │ │ - eorseq sp, r4, ip, ror #18 │ │ │ │ + svclt 0x0000ffbb │ │ │ │ + eorseq sp, r4, ip, ror sl │ │ │ │ mcrlt 7, 5, pc, cr8, cr2, {7} @ │ │ │ │ svclt 0x0018f7f2 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ ldrmi r4, [r9], r4, ror #26 │ │ │ │ svccc 0x0070ee1d │ │ │ │ ldrbtmi r4, [sp], #-1672 @ 0xfffff978 │ │ │ │ addlt r6, r5, sp, lsr #16 │ │ │ │ ldrmi r4, [r2], r4, lsl #12 │ │ │ │ @ instruction: 0xf8d3595b │ │ │ │ @ instruction: 0xf8d33294 │ │ │ │ @ instruction: 0xf08000c8 │ │ │ │ - @ instruction: 0x4607f8d7 │ │ │ │ + @ instruction: 0x4607f957 │ │ │ │ strvs lr, [r0, #-2520] @ 0xfffff628 │ │ │ │ stmdacs r0, {r0, r1, r7, r9, sl, lr} │ │ │ │ addhi pc, sp, r0, asr #32 │ │ │ │ @ instruction: 0x46201e3a │ │ │ │ movweq pc, #16389 @ 0x4005 @ │ │ │ │ andcs fp, r1, #24, 30 @ 0x60 │ │ │ │ tstpeq r1, r6 @ p-variant is OBSOLETE │ │ │ │ @@ -140906,19 +140906,19 @@ │ │ │ │ ldrdcc pc, [r4], -r8 │ │ │ │ svclt 0x0048015a │ │ │ │ ldrdpl pc, [r8], -r8 │ │ │ │ andge pc, r0, r4, asr #17 │ │ │ │ movwcs lr, #6084 @ 0x17c4 │ │ │ │ ldrtmi r2, [r1], -r4, lsl #4 │ │ │ │ @ instruction: 0xf0a14618 │ │ │ │ - orrslt pc, r0, r1, lsr #28 │ │ │ │ + orrslt pc, r0, r1, lsr #29 │ │ │ │ ldcne 3, cr2, [r1, #-4]! │ │ │ │ stmdavs r6, {r2, r9, sp} │ │ │ │ @ instruction: 0xf0a14618 │ │ │ │ - cmpplt r0, r9, lsl lr @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0xb150fe99 │ │ │ │ ldrmi r6, [fp], r3, lsl #16 │ │ │ │ cmncs r7, #96, 14 @ 0x1800000 │ │ │ │ orrsvc pc, r0, #216006656 @ 0xce00000 │ │ │ │ rsbseq pc, r7, #1879048196 @ 0x70000004 │ │ │ │ adccc pc, r0, #-536870900 @ 0xe000000c │ │ │ │ ldrdcs lr, [r1], -r8 │ │ │ │ tstcs r0, r5 │ │ │ │ @@ -140937,15 +140937,15 @@ │ │ │ │ strmi r0, [pc], -r0, lsl #6 │ │ │ │ ldrmi r6, [r1], -r4, asr #32 │ │ │ │ ldrmi r6, [r5], -r4 │ │ │ │ sbcvs r6, r4, r4, lsl #1 │ │ │ │ stmdage r2, {r2, r8, sp, lr} │ │ │ │ strmi lr, [r2], #-2509 @ 0xfffff633 │ │ │ │ @ instruction: 0xf0869404 │ │ │ │ - blge 0x158064 │ │ │ │ + blge 0x158264 │ │ │ │ adcsvs ip, r0, r7, lsl #22 │ │ │ │ @ instruction: 0x462860f1 │ │ │ │ ldmdavs fp!, {r1, r4, r5, r8, sp, lr} │ │ │ │ eorsvs r6, r2, #2752512 @ 0x2a0000 │ │ │ │ stmdavs sl!, {r0, r8, r9, ip, pc}^ │ │ │ │ stmiavs sl!, {r1, r4, r5, r6, r9, sp, lr} │ │ │ │ stmiavs sl!, {r1, r4, r5, r7, r9, sp, lr}^ │ │ │ │ @@ -141033,30 +141033,30 @@ │ │ │ │ @ instruction: 0xf8d53c10 │ │ │ │ @ instruction: 0xf84c3f7c │ │ │ │ @ instruction: 0xf8d53c0c │ │ │ │ @ instruction: 0xf84c3f80 │ │ │ │ @ instruction: 0xf8d53c08 │ │ │ │ @ instruction: 0xf84c3f84 │ │ │ │ str r3, [r0, r4, lsl #24] │ │ │ │ - mrc2 2, 4, pc, cr8, cr15, {0} │ │ │ │ + @ instruction: 0xff18f21f │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebf10ac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 0x1b1dc54 │ │ │ │ strmi fp, [sp], -r3, lsr #1 │ │ │ │ addcs r4, r0, #4, 12 @ 0x400000 │ │ │ │ stmdage r1, {r8, sp} │ │ │ │ @ instruction: 0x9321681b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - mcrr 2, 0, pc, ip, cr14 @ │ │ │ │ + stcl 2, cr15, [ip], {14} │ │ │ │ msreq SPSR_f, r5, lsl #2 │ │ │ │ @ instruction: 0xf085a801 │ │ │ │ - stmdage r1, {r0, r1, r3, r4, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0xff7ef085 │ │ │ │ + stmdage r1, {r0, r1, r3, r4, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xfffef085 │ │ │ │ eorvs r6, r3, fp, lsr #20 │ │ │ │ movwcs r4, #1568 @ 0x620 │ │ │ │ eorvs pc, r0, #82837504 @ 0x4f00000 │ │ │ │ andsvc pc, pc, #217055232 @ 0xcf00000 │ │ │ │ rsbvs r6, r1, r9, ror #20 │ │ │ │ adcvs r6, r1, r9, lsr #21 │ │ │ │ rscvs r6, r1, r9, ror #21 │ │ │ │ @@ -141104,15 +141104,15 @@ │ │ │ │ @ instruction: 0xf8c32094 │ │ │ │ @ instruction: 0xf8de2f7c │ │ │ │ @ instruction: 0xf8c32098 │ │ │ │ @ instruction: 0xf8de2f80 │ │ │ │ @ instruction: 0xf8c3209c │ │ │ │ strtmi r2, [r1], -r4, lsl #31 │ │ │ │ andeq pc, r8, r5, lsl #2 │ │ │ │ - @ instruction: 0xffc4f085 │ │ │ │ + @ instruction: 0xf844f086 │ │ │ │ blmi 0xa61fc0 │ │ │ │ blls 0x8f402c │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 117) │ │ │ │ tstcs r0, r3, lsr #32 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -141144,77 +141144,77 @@ │ │ │ │ @ instruction: 0xf8c24380 │ │ │ │ @ instruction: 0xf8d53f78 │ │ │ │ @ instruction: 0xf8c231fc │ │ │ │ @ instruction: 0xf8d53f7c │ │ │ │ @ instruction: 0xf8c23200 │ │ │ │ ldrb r3, [r5, -r0, lsl #31]! │ │ │ │ ldr r2, [r2, r1]! │ │ │ │ - ldc2 2, cr15, [sl, #124]! @ 0x7c │ │ │ │ + mrc2 2, 1, pc, cr10, cr15, {0} │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [r6], -r4, lsl #1 │ │ │ │ @ instruction: 0x461d6b58 │ │ │ │ ldrmi r4, [r0], pc, lsl #12 │ │ │ │ - @ instruction: 0xff04f085 │ │ │ │ + @ instruction: 0xff84f085 │ │ │ │ msrvc CPSR_f, #82837504 @ 0x4f00000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ ldrtvc pc, [lr], #-1440 @ 0xfffffa60 @ │ │ │ │ streq pc, [r7], #-36 @ 0xffffffdc │ │ │ │ bllt 0xb74100 │ │ │ │ vst2.8 {d18-d21}, [pc], r0 │ │ │ │ @ instruction: 0x4621723e │ │ │ │ @ instruction: 0xf0a12003 │ │ │ │ - @ instruction: 0xb1b8fc21 │ │ │ │ + @ instruction: 0xb1b8fca1 │ │ │ │ strtmi r4, [sl], -r1, asr #12 │ │ │ │ @ instruction: 0xf7ff9003 │ │ │ │ blls 0x19991c │ │ │ │ @ instruction: 0x46284639 │ │ │ │ strls r4, [r0], #-1586 @ 0xfffff9ce │ │ │ │ stc2l 7, cr15, [r0, #-1020] @ 0xfffffc04 │ │ │ │ andlt fp, r4, r0, asr r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ andlt r4, r4, r0, lsr r6 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - bllt 0x9562f8 │ │ │ │ + bllt 0xfe9562f8 │ │ │ │ bicscs pc, r0, #82837504 @ 0x4f00000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ blcs 0xbc158 │ │ │ │ @ instruction: 0xf64fd0d2 │ │ │ │ vsubw.s8 q11, q8, d24 │ │ │ │ ldmdavs fp, {r1, r2, r4, r7, r8, r9, sp} │ │ │ │ strble r0, [fp, #1051] @ 0x41b │ │ │ │ movwcs r4, #1570 @ 0x622 │ │ │ │ @ instruction: 0xf6434629 │ │ │ │ - vshr.s64 d21, d28, #64 │ │ │ │ + vmla.i d22, d16, d0[3] │ │ │ │ @ instruction: 0xf0cf002f │ │ │ │ - bfi pc, r7, (invalid: 30:1) @ │ │ │ │ + bfi pc, r7, (invalid: 31:1) @ │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r6], -r5, lsl #1 │ │ │ │ @ instruction: 0x460f4699 │ │ │ │ stcls 6, cr4, [ip, #-576] @ 0xfffffdc0 │ │ │ │ @ instruction: 0xf0856b68 │ │ │ │ - @ instruction: 0xf64ffeab │ │ │ │ + @ instruction: 0xf64fff2b │ │ │ │ vsubw.s8 , q0, d24 │ │ │ │ @ instruction: 0xf5a02396 │ │ │ │ @ instruction: 0xf024745e │ │ │ │ ldmdavs fp, {r0, r1, r2, sl} │ │ │ │ movwcs fp, #2955 @ 0xb8b │ │ │ │ subsvc pc, lr, #1325400064 @ 0x4f000000 │ │ │ │ andcs r4, r3, r1, lsr #12 │ │ │ │ - blx 0xff2d63da │ │ │ │ + mcrr2 0, 10, pc, r8, cr1 @ │ │ │ │ @ instruction: 0x4641b318 │ │ │ │ andls r2, r3, r0, lsl #5 │ │ │ │ stmda lr, {r1, r2, r4, r5, r6, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ strbmi r9, [r9], -r3, lsl #22 │ │ │ │ orrcc r4, r0, #44040192 @ 0x2a00000 │ │ │ │ ldrmi r9, [r8], -r3, lsl #6 │ │ │ │ ldc2 7, cr15, [sl, #1020]! @ 0x3fc │ │ │ │ @@ -141228,46 +141228,46 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0x463083f0 │ │ │ │ pop {r0, r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf08643f0 │ │ │ │ - @ instruction: 0xf64fbabd │ │ │ │ + @ instruction: 0xf64fbb3d │ │ │ │ vqdmlal.s q9, d16, d2[3] │ │ │ │ ldmdahi fp, {r1, r2, r4, r7, r8, r9, sp} │ │ │ │ sbcle r2, r6, r0, lsl #22 │ │ │ │ @ instruction: 0x63a8f64f │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ ldreq r6, [fp], #-2075 @ 0xfffff7e5 │ │ │ │ @ instruction: 0x4622d5bf │ │ │ │ strtmi r2, [r9], -r0, lsl #6 │ │ │ │ - rscpl pc, r8, r3, asr #12 │ │ │ │ + rscsvs pc, r8, r3, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - cdp2 0, 11, cr15, cr2, cr15, {6} │ │ │ │ + @ instruction: 0xff32f0cf │ │ │ │ svclt 0x0000e7b5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfebf13e4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf64f0ff0 │ │ │ │ vsubw.s8 , q0, d24 │ │ │ │ blvs 0x11a304c │ │ │ │ ldmdavs fp, {r0, r2, r9, sl, lr} │ │ │ │ @ instruction: 0x0763bb3b │ │ │ │ andcs sp, fp, ip │ │ │ │ - @ instruction: 0xf9c8f086 │ │ │ │ + blx 0x12d641c │ │ │ │ andvc pc, r0, pc, ror #8 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r8, #-0] │ │ │ │ vst2.8 {d18-d21}, [pc], r1 │ │ │ │ @ instruction: 0x4621723e │ │ │ │ @ instruction: 0xf0a14618 │ │ │ │ - stmdacs r0, {r0, r1, r2, r3, r4, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r2, r3, r4, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ strmi sp, [r1], -r9, ror #1 │ │ │ │ @ instruction: 0xf7ff4628 │ │ │ │ stmdacs r0, {r0, r3, r4, r5, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ vld4. {d29,d31,d33,d35}, [pc :128], r3 │ │ │ │ mrscs r7, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -141277,37 +141277,37 @@ │ │ │ │ ldmdahi fp, {r1, r2, r4, r7, r8, r9, sp} │ │ │ │ sbcsle r2, r0, r0, lsl #22 │ │ │ │ @ instruction: 0x63a8f64f │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ ldreq r6, [sl], #-2075 @ 0xfffff7e5 │ │ │ │ strmi sp, [r1], -r9, asr #11 │ │ │ │ movwcs r4, #1570 @ 0x622 │ │ │ │ - andsvs pc, r8, r3, asr #12 │ │ │ │ + eorvc pc, r8, r3, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - cdp2 0, 6, cr15, cr2, cr15, {6} │ │ │ │ + cdp2 0, 14, cr15, cr2, cr15, {6} │ │ │ │ svclt 0x0000e7bf │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfebf1484 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf64f0ff0 │ │ │ │ vsubw.s8 , q0, d24 │ │ │ │ blvs 0x11a30ec │ │ │ │ ldmdavs fp, {r0, r2, r9, sl, lr} │ │ │ │ strbeq fp, [r3, -r3, asr #22]! │ │ │ │ andcs sp, fp, ip │ │ │ │ - @ instruction: 0xf978f086 │ │ │ │ + @ instruction: 0xf9f8f086 │ │ │ │ andvc pc, r0, pc, ror #8 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r8, #-0] │ │ │ │ vst2.8 {d18-d21}, [pc], r1 │ │ │ │ @ instruction: 0x4621725e │ │ │ │ @ instruction: 0xf0a14618 │ │ │ │ - stmdacs r0, {r0, r1, r2, r3, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r2, r3, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf100d0e9 │ │ │ │ strtmi r0, [r8], -r0, lsl #3 │ │ │ │ stc2l 7, cr15, [r8, #1020]! @ 0x3fc │ │ │ │ mvnle r2, r0, lsl #16 │ │ │ │ andvc pc, r0, pc, ror #8 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @@ -141318,25 +141318,25 @@ │ │ │ │ blcs 0xbc364 │ │ │ │ @ instruction: 0xf64fd0cf │ │ │ │ vsubw.s8 q11, q8, d24 │ │ │ │ ldmdavs fp, {r1, r2, r4, r7, r8, r9, sp} │ │ │ │ strble r0, [r8, #1050] @ 0x41a │ │ │ │ strtmi r4, [r2], -r1, lsl #12 │ │ │ │ @ instruction: 0xf6432300 │ │ │ │ - vmla.i d22, d0, d0[1] │ │ │ │ + vmov.i32 , #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf0cf002f │ │ │ │ - @ instruction: 0xe7befe11 │ │ │ │ + @ instruction: 0xe7befe91 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebf1524 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ movwcs r4, #1537 @ 0x601 │ │ │ │ andls r2, r1, r0, ror #4 │ │ │ │ @ instruction: 0xf0a12003 │ │ │ │ - stmdbls r1, {r0, r2, r4, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdbls r1, {r0, r2, r4, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ subsle r2, r4, r0, lsl #16 │ │ │ │ mvneq pc, #82837504 @ 0x4f00000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ @ instruction: 0xf6ce2277 │ │ │ │ @ instruction: 0xf04f7290 │ │ │ │ @ instruction: 0xf6ce0cad │ │ │ │ mulsvs r9, r0, ip │ │ │ │ @@ -141373,22 +141373,22 @@ │ │ │ │ strbvs r6, [r1, #-1282] @ 0xfffffafe │ │ │ │ andlt r6, r3, r3, lsl #11 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf64dbd00 │ │ │ │ - vrsra.s64 d17, d0, #64 │ │ │ │ + vsubw.s8 q9, q8, d16 │ │ │ │ @ instruction: 0xf6430334 │ │ │ │ - vbic.i32 q11, #4 @ 0x00000004 │ │ │ │ + vaddw.s8 , q8, d4 │ │ │ │ @ instruction: 0xf643012f │ │ │ │ - vaddl.s8 q11, d16, d12 │ │ │ │ + vshr.s64 d23, d12, #64 │ │ │ │ vhadd.s8 d16, d0, d31 │ │ │ │ @ instruction: 0xf1ea2273 │ │ │ │ - svclt 0x0000fc25 │ │ │ │ + svclt 0x0000fca5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebf1614 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bcc 0xde3dc │ │ │ │ andmi fp, sl, #130 @ 0x82 │ │ │ │ strmi sp, [r4], -r5, lsr #2 │ │ │ │ tstls r1, r8, lsl #12 │ │ │ │ @@ -141407,25 +141407,25 @@ │ │ │ │ strmi r6, [r8], #-2072 @ 0xfffff7e8 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x460abd10 │ │ │ │ tstcs r1, r7 │ │ │ │ - @ instruction: 0xf8eef086 │ │ │ │ + @ instruction: 0xf96ef086 │ │ │ │ andlt r2, r2, r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ svceq 0x0008f010 │ │ │ │ @ instruction: 0xf04f460a │ │ │ │ svclt 0x000c000b │ │ │ │ tstcs r2, r1, lsl #2 │ │ │ │ - @ instruction: 0xf8daf086 │ │ │ │ + @ instruction: 0xf95af086 │ │ │ │ svclt 0x0000e7ea │ │ │ │ stmmi r0, {r0, r2, r3, r5, r8, fp, sp, lr, pc} │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ bpl 0x2d7b38 │ │ │ │ ldrbvs pc, [ip, -pc, asr #8]! @ │ │ │ │ @@ -141456,30 +141456,30 @@ │ │ │ │ subeq r0, sp, #-805306364 @ 0xd0000004 │ │ │ │ subeq r0, sp, #-805306364 @ 0xd0000004 │ │ │ │ subeq r0, sp, #-805306364 @ 0xd0000004 │ │ │ │ andseq r0, r2, ip, lsr #1 │ │ │ │ movwcs r0, #4114 @ 0x1012 │ │ │ │ ldrsbtne pc, [ip], -fp @ │ │ │ │ andcs r4, r4, #24, 12 @ 0x1800000 │ │ │ │ - @ instruction: 0xf9d4f0a1 │ │ │ │ + blx 0x15d67c0 │ │ │ │ @ instruction: 0x314df89b │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ @ instruction: 0xf8db8117 │ │ │ │ stmdavs r0, {r4, r5, r7, r9, sp} │ │ │ │ svclt 0x00480616 │ │ │ │ blcs 0xc8d54 │ │ │ │ vst4.16 {d29,d31,d33,d35}, [pc :64], r9 │ │ │ │ vrsra.s64 , q12, #64 │ │ │ │ @ instruction: 0xf02073f0 │ │ │ │ addsmi r4, sl, #112, 4 │ │ │ │ @ instruction: 0xf5abd059 │ │ │ │ ldrbmi r5, [sl], -r8, lsl #6 │ │ │ │ addmi pc, r4, #13828096 @ 0xd30000 │ │ │ │ tstpeq r8, r4, lsl #2 @ p-variant is OBSOLETE │ │ │ │ - blx 0xfe856802 │ │ │ │ + ldc2 0, cr15, [lr], {162} @ 0xa2 │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ ldcle 0, cr8, [lr], {254} @ 0xfe │ │ │ │ @ instruction: 0xf0004242 │ │ │ │ ldreq r0, [r5, r1, lsl #6] │ │ │ │ @ instruction: 0xf043bf48 │ │ │ │ ldrbeq r0, [r0, -r2, lsl #6] │ │ │ │ @ instruction: 0xf043bf48 │ │ │ │ @@ -141502,44 +141502,44 @@ │ │ │ │ tstpeq pc, r1 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf001fa03 │ │ │ │ @ instruction: 0xf0404210 │ │ │ │ @ instruction: 0xf0108122 │ │ │ │ @ instruction: 0xf04000a0 │ │ │ │ addsmi r8, r9, #-1073741819 @ 0xc0000005 │ │ │ │ tstphi lr, r0 @ p-variant is OBSOLETE │ │ │ │ - movne pc, #80740352 @ 0x4d00000 │ │ │ │ + movscs pc, #80740352 @ 0x4d00000 │ │ │ │ teqpeq r4, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - bicvs pc, r4, r3, asr #12 │ │ │ │ + bicsvc pc, r4, r3, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ @ instruction: 0xf1b312c7 │ │ │ │ - addlt pc, r2, #3358720 @ 0x334000 │ │ │ │ + addlt pc, r2, #315392 @ 0x4d000 │ │ │ │ movwvs pc, #5709 @ 0x164d @ │ │ │ │ svclt 0x00184540 │ │ │ │ @ instruction: 0xf040429a │ │ │ │ @ instruction: 0xf8db80b0 │ │ │ │ tstcs r1, ip, lsr r0 │ │ │ │ @ instruction: 0xf0862005 │ │ │ │ - @ instruction: 0x4658f817 │ │ │ │ - ldc2l 0, cr15, [ip], {134} @ 0x86 │ │ │ │ + @ instruction: 0x4658f897 │ │ │ │ + ldc2l 0, cr15, [ip, #-536] @ 0xfffffde8 │ │ │ │ @ instruction: 0xf50be754 │ │ │ │ movwcs r3, #5272 @ 0x1498 │ │ │ │ movwcc pc, #2180 @ 0x884 @ │ │ │ │ @ instruction: 0x214df89b │ │ │ │ @ instruction: 0xf0002a00 │ │ │ │ @ instruction: 0xf8db80c2 │ │ │ │ @ instruction: 0xf5b1101c │ │ │ │ vrecps.f32 q9, q0, q8 │ │ │ │ @ instruction: 0xf5a1809d │ │ │ │ blcc 0xe3414 │ │ │ │ ldmdale pc, {r0, r2, r8, r9, fp, sp}^ @ │ │ │ │ @ instruction: 0xf003e8df │ │ │ │ mrcpl 3, 2, r4, cr14, cr2, {2} │ │ │ │ @ instruction: 0x46504736 │ │ │ │ - ldc2 0, cr15, [lr, #500] @ 0x1f4 │ │ │ │ + mrc2 0, 0, pc, cr14, cr13, {3} │ │ │ │ @ instruction: 0x214df89b │ │ │ │ ldrsbtcc pc, [ip], -fp @ │ │ │ │ svclt 0x000c2a00 │ │ │ │ andcs r2, r2, #4, 4 @ 0x40000000 │ │ │ │ @ instruction: 0xf8cb4413 │ │ │ │ @ instruction: 0xe7d2303c │ │ │ │ ldrsbtcc pc, [ip], -fp @ │ │ │ │ @@ -141603,34 +141603,34 @@ │ │ │ │ andeq sl, r9, r9, ror #14 │ │ │ │ @ instruction: 0xf7d34650 │ │ │ │ ldrb pc, [r8, -pc, ror #23] @ │ │ │ │ @ instruction: 0xf43f2b00 │ │ │ │ @ instruction: 0xf8dbaef6 │ │ │ │ tstcs r2, ip, lsr r0 │ │ │ │ @ instruction: 0xf0852004 │ │ │ │ - strb pc, [lr, -r7, ror #30] @ │ │ │ │ + strb pc, [lr, -r7, ror #31] @ │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ ldrbmi r3, [r8], -r4, lsl #6 │ │ │ │ @ instruction: 0x3014f8db │ │ │ │ @ instruction: 0xf8db9303 │ │ │ │ movwls r3, #8208 @ 0x2010 │ │ │ │ ldrdcc pc, [ip], -fp │ │ │ │ @ instruction: 0xf8db9301 │ │ │ │ movwls r3, #8 │ │ │ │ movwcs lr, #2523 @ 0x9db │ │ │ │ - mcr2 0, 4, pc, cr10, cr8, {4} @ │ │ │ │ + @ instruction: 0xff0af098 │ │ │ │ svcvc 0x0000f510 │ │ │ │ rschi pc, r3, r0 │ │ │ │ movwvc pc, #1135 @ 0x46f @ │ │ │ │ svclt 0x00184298 │ │ │ │ andeq pc, r0, fp, asr #17 │ │ │ │ @ instruction: 0xf8dbe72f │ │ │ │ @ instruction: 0x4618103c │ │ │ │ stmdbcc r4, {r2, r9, sp} │ │ │ │ - @ instruction: 0xf888f0a1 │ │ │ │ + @ instruction: 0xf908f0a1 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ @ instruction: 0xf8dbaf34 │ │ │ │ stmdavs r1, {r4, r5, r7, r9, ip, sp} │ │ │ │ svclt 0x0048061d │ │ │ │ @ instruction: 0xf031ba09 │ │ │ │ svclt 0x001e417f │ │ │ │ vst4.8 {d2[0],d3[0],d4[0],d5[0]}, [r1], r0 │ │ │ │ @@ -141642,70 +141642,70 @@ │ │ │ │ @ instruction: 0xf94af7f3 │ │ │ │ @ instruction: 0xf0402800 │ │ │ │ @ instruction: 0xf8db8092 │ │ │ │ @ instruction: 0xf8cb3558 │ │ │ │ strb r3, [sl, -r0] │ │ │ │ andcs r4, fp, r9, lsl r6 │ │ │ │ ldccs 8, cr15, [r8], #876 @ 0x36c │ │ │ │ - @ instruction: 0xff18f085 │ │ │ │ + @ instruction: 0xff98f085 │ │ │ │ strdcs lr, [r2, -pc] │ │ │ │ ldrb r2, [r7, fp]! │ │ │ │ ldrb r2, [r5, r7]! │ │ │ │ ldrdpl pc, [r8], -fp │ │ │ │ @ instruction: 0x4600e9db │ │ │ │ - @ instruction: 0xf8a6f083 │ │ │ │ + @ instruction: 0xf926f083 │ │ │ │ andcs r4, r4, #42991616 @ 0x2900000 │ │ │ │ @ instruction: 0xf7ff4658 │ │ │ │ stmdacs r0, {r0, r1, r5, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ adchi pc, r9, r0 │ │ │ │ svchi 0x005bf3bf │ │ │ │ svcpl 0x0000e850 │ │ │ │ smlatble r3, r5, r2, r4 │ │ │ │ movwvs lr, #2112 @ 0x840 │ │ │ │ mvnsle r2, r0, lsl #22 │ │ │ │ svchi 0x005bf3bf │ │ │ │ - @ instruction: 0xf8a6f083 │ │ │ │ + @ instruction: 0xf926f083 │ │ │ │ submi r1, r1, #96, 22 @ 0x18000 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xf04f4141 │ │ │ │ ldrbmi r5, [r8], -r0, lsl #4 │ │ │ │ @ instruction: 0xf7f00749 │ │ │ │ blne 0x19d9f1c │ │ │ │ @ instruction: 0xf04fbf18 │ │ │ │ @ instruction: 0xf8cb34ff │ │ │ │ ldr r4, [r0, -r0] │ │ │ │ ldrdmi pc, [r0], -fp │ │ │ │ andcs r2, r8, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0x46214618 │ │ │ │ - @ instruction: 0xf824f0a1 │ │ │ │ + @ instruction: 0xf8a4f0a1 │ │ │ │ rsble r2, r1, r0, lsl #16 │ │ │ │ ldrdmi pc, [r4], -fp │ │ │ │ stmdavs r5, {r0, r8, r9, sp} │ │ │ │ stmdavs r6, {r3, r9, sp}^ │ │ │ │ ldrmi r4, [r8], -r1, lsr #12 │ │ │ │ - @ instruction: 0xf818f0a1 │ │ │ │ + @ instruction: 0xf898f0a1 │ │ │ │ subsle r2, r5, r0, lsl #16 │ │ │ │ stmdavs r4, {r0, r1, fp, sp, lr}^ │ │ │ │ strcc lr, [r6], #-2509 @ 0xfffff633 │ │ │ │ - @ instruction: 0xf862f083 │ │ │ │ + @ instruction: 0xf8e2f083 │ │ │ │ ldrdne pc, [r8], -fp │ │ │ │ ldrbmi r2, [r8], -r8, lsl #4 │ │ │ │ ldc2 7, cr15, [lr, #1020] @ 0x3fc │ │ │ │ rsble r2, r4, r0, lsl #16 │ │ │ │ strcc lr, [r6], #-2525 @ 0xfffff623 │ │ │ │ svchi 0x005bf3bf │ │ │ │ rsbsne lr, pc, #208, 16 @ 0xd00000 │ │ │ │ svclt 0x000842b2 │ │ │ │ smlatble r4, r9, r2, r4 │ │ │ │ ldrbtcc lr, [ip], #-2240 @ 0xfffff740 │ │ │ │ svceq 0x0000f1bc │ │ │ │ vsra.u64 , q10, #1 │ │ │ │ stmib sp, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ @ instruction: 0xf0831206 │ │ │ │ - movwcs pc, #2139 @ 0x85b @ │ │ │ │ + movwcs pc, #2267 @ 0x8db @ │ │ │ │ andne lr, r6, #3620864 @ 0x374000 │ │ │ │ bls 0x26c268 │ │ │ │ svclt 0x00084296 │ │ │ │ @ instruction: 0xf04f428d │ │ │ │ svclt 0x00145200 │ │ │ │ tstcs r1, r9, lsl r6 │ │ │ │ @ instruction: 0xf7f00749 │ │ │ │ @@ -141722,39 +141722,39 @@ │ │ │ │ @ instruction: 0xe6cc3554 │ │ │ │ @ instruction: 0x314df89b │ │ │ │ @ instruction: 0xf8db2104 │ │ │ │ @ instruction: 0x4608203c │ │ │ │ svclt 0x000c2b00 │ │ │ │ movwcs r2, #8964 @ 0x2304 │ │ │ │ @ instruction: 0xf0851ad2 │ │ │ │ - @ instruction: 0xe660fe79 │ │ │ │ + @ instruction: 0xe660fef9 │ │ │ │ @ instruction: 0xf7dc4620 │ │ │ │ @ instruction: 0xf010fe39 │ │ │ │ strtmi r0, [r2], -r8, lsl #30 │ │ │ │ tstcs r1, ip, lsl #30 │ │ │ │ andcs r2, fp, r2, lsl #2 │ │ │ │ - cdp2 0, 6, cr15, cr12, cr5, {4} │ │ │ │ + cdp2 0, 14, cr15, cr12, cr5, {4} │ │ │ │ @ instruction: 0xf89be697 │ │ │ │ blcs 0xa6eb8 │ │ │ │ ldrsbtcc pc, [ip], -fp @ │ │ │ │ andcs fp, r4, #12, 30 @ 0x30 │ │ │ │ bne 0xfe763198 │ │ │ │ eorscc pc, ip, fp, asr #17 │ │ │ │ andcs lr, r8, r7, asr #12 │ │ │ │ - ldc2l 0, cr15, [ip, #532]! @ 0x214 │ │ │ │ + cdp2 0, 7, cr15, cr12, cr5, {4} │ │ │ │ @ instruction: 0xf083e643 │ │ │ │ - str pc, [r4], r9, lsl #16 │ │ │ │ + str pc, [r4], r9, lsl #17 │ │ │ │ ldrbmi r4, [r8], -r2, lsr #12 │ │ │ │ - mvnvs pc, r3, asr #12 │ │ │ │ + mvnsvc pc, r3, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - stc2l 0, cr15, [sl], {152} @ 0x98 │ │ │ │ + stc2l 0, cr15, [sl, #-608] @ 0xfffffda0 │ │ │ │ @ instruction: 0xf8aef776 │ │ │ │ - addsvs pc, ip, r3, asr #12 │ │ │ │ + adcvc pc, ip, r3, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - blx 0xfefd6d00 │ │ │ │ + blx 0xfd6d02 │ │ │ │ svclt 0x0000e6b7 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebf1bd0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5a00fe8 │ │ │ │ addlt r5, r2, r8, lsl #6 │ │ │ │ @ instruction: 0xf64f460c │ │ │ │ @@ -141781,22 +141781,22 @@ │ │ │ │ ldrbmi r2, [r0, -r0]! │ │ │ │ ldrbmi r2, [r0, -r0]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebf1c40 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r5, r0, ror #31 │ │ │ │ @ instruction: 0x460d4614 │ │ │ │ - adcne pc, ip, #80740352 @ 0x4d00000 │ │ │ │ + adcscs pc, ip, #80740352 @ 0x4d00000 │ │ │ │ eorseq pc, r4, #192, 4 │ │ │ │ - cmppne r4, r1, asr #12 @ p-variant is OBSOLETE │ │ │ │ + cmppcs r4, r1, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ tstcs fp, #0, 4 │ │ │ │ - eorne pc, ip, #68157440 @ 0x4100000 │ │ │ │ + eorscs pc, ip, #68157440 @ 0x4100000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - blx 0xfec56d12 │ │ │ │ + stc2 0, cr15, [lr], #-676 @ 0xfffffd5c │ │ │ │ andcs fp, r0, ip, asr #2 │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ andls fp, r3, r0, lsr sp │ │ │ │ @ instruction: 0xff7cf778 │ │ │ │ @@ -141811,21 +141811,21 @@ │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebf1cb4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r5, r0, ror #31 │ │ │ │ @ instruction: 0x460d231b │ │ │ │ @ instruction: 0xf6414614 │ │ │ │ - vmla.f d17, d0, d0[1] │ │ │ │ + vorr.i32 q9, #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf64d012f │ │ │ │ - vsubl.s8 , d16, d28 │ │ │ │ + vrshr.s64 d18, d28, #64 │ │ │ │ andls r0, r0, #52, 4 @ 0x40000003 │ │ │ │ - eorne pc, ip, #68157440 @ 0x4100000 │ │ │ │ + eorscs pc, ip, #68157440 @ 0x4100000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - blx 0x1dd6d86 │ │ │ │ + blx 0xffdd6d86 │ │ │ │ biclt r4, ip, r3, lsl #12 │ │ │ │ svclt 0x00182c01 │ │ │ │ mrsle r2, (UNDEF: 12) │ │ │ │ @ instruction: 0xf7789303 │ │ │ │ stmdavs sl!, {r0, r1, r2, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldmiblt r8, {r0, r1, r8, r9, fp, ip, pc}^ │ │ │ │ movmi pc, #12582912 @ 0xc00000 │ │ │ │ @@ -141845,21 +141845,21 @@ │ │ │ │ @ instruction: 0xe7e1ba12 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebf1d3c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ tstcs fp, #20, 12 @ 0x1400000 │ │ │ │ @ instruction: 0xf64d460e │ │ │ │ - vsubl.s8 , d16, d28 │ │ │ │ + vrshr.s64 d18, d28, #64 │ │ │ │ @ instruction: 0xf6410234 │ │ │ │ - vmla.f d17, d0, d0[1] │ │ │ │ + vorr.i32 q9, #4 @ 0x00000004 │ │ │ │ andls r0, r0, #-1073741813 @ 0xc000000b │ │ │ │ - eorne pc, ip, #68157440 @ 0x4100000 │ │ │ │ + eorscs pc, ip, #68157440 @ 0x4100000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - blx 0xcd6e0e │ │ │ │ + blx 0xfecd6e0e │ │ │ │ @ instruction: 0x33a8f500 │ │ │ │ @ instruction: 0x3660f8d3 │ │ │ │ svceq 0x000ef013 │ │ │ │ tstcs r0, #12, 30 @ 0x30 │ │ │ │ adcmi r2, r3, #32, 6 @ 0x80000000 │ │ │ │ @ instruction: 0xf500dc2d │ │ │ │ @ instruction: 0xf50032aa │ │ │ │ @@ -141904,23 +141904,23 @@ │ │ │ │ andcs pc, r4, r7, lsr #29 │ │ │ │ svclt 0x0000e7bd │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebf1e2c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ @ instruction: 0x460c4615 │ │ │ │ - adcne pc, ip, #80740352 @ 0x4d00000 │ │ │ │ + adcscs pc, ip, #80740352 @ 0x4d00000 │ │ │ │ eorseq pc, r4, #192, 4 │ │ │ │ andls r4, r0, #6291456 @ 0x600000 │ │ │ │ @ instruction: 0xf641231b │ │ │ │ - vsubl.s8 , d0, d28 │ │ │ │ + vmvn.i32 d18, #3072 @ 0x00000c00 │ │ │ │ stmdavs r8!, {r0, r1, r2, r3, r5, r9} │ │ │ │ - cmppne r4, r1, asr #12 @ p-variant is OBSOLETE │ │ │ │ + cmppcs r4, r1, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - blx 0xfee56f00 │ │ │ │ + blx 0xe56f02 │ │ │ │ @ instruction: 0xf4126922 │ │ │ │ tstle sl, r4, lsl #30 │ │ │ │ @ instruction: 0x33aaf500 │ │ │ │ biccc r4, r0, #7340032 @ 0x700000 │ │ │ │ @ instruction: 0xf85368e1 │ │ │ │ tsteq r8, r8, lsl #24 │ │ │ │ stmdbcs r1, {r0, r1, r3, r8, sl, ip, lr, pc} │ │ │ │ @@ -141935,25 +141935,25 @@ │ │ │ │ strbtle r0, [lr], #2009 @ 0x7d9 │ │ │ │ ldreq r6, [r2], fp, ror #18 │ │ │ │ andeq pc, r4, r5, lsl #2 │ │ │ │ subcs fp, r0, #72, 30 @ 0x120 │ │ │ │ tstpeq r1, r3, lsl #2 @ p-variant is OBSOLETE │ │ │ │ svclt 0x00586169 │ │ │ │ movwls r2, #12832 @ 0x3220 │ │ │ │ - @ instruction: 0xf6436821 │ │ │ │ - vmov.i32 d23, #0 @ 0x00000000 │ │ │ │ + vadd.i8 d22, d4, d17 │ │ │ │ + vaddhn.i16 d16, q0, q8 │ │ │ │ strls r0, [r1], #-1071 @ 0xfffffbd1 │ │ │ │ stmdbvs fp!, {r0, r1, r3, sp, lr, pc}^ │ │ │ │ - tstpvc r0, r3, asr #12 @ p-variant is OBSOLETE │ │ │ │ + msreq R8_usr, r4 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ mrrcne 1, 0, r9, r9, cr1 @ │ │ │ │ subcs r6, r0, #1073741850 @ 0x4000001a │ │ │ │ stmdavs r1!, {r3, r5, r8, sl, fp, ip} │ │ │ │ @ instruction: 0xf6439303 │ │ │ │ - @ instruction: 0xf2c064b8 │ │ │ │ + vmls.i d23, d16, d0[2] │ │ │ │ strls r0, [r0], #-1074 @ 0xfffffbce │ │ │ │ blx 0x1bd8b7e │ │ │ │ adccc pc, r8, #29360128 @ 0x1c00000 │ │ │ │ @ instruction: 0xf8d29b03 │ │ │ │ @ instruction: 0xf8422550 │ │ │ │ andlt r6, r5, r3, lsr #32 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ @@ -141962,25 +141962,25 @@ │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bdf0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebf1f14 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r5, r0, ror #31 │ │ │ │ @ instruction: 0x460d4614 │ │ │ │ - adcne pc, ip, #80740352 @ 0x4d00000 │ │ │ │ + adcscs pc, ip, #80740352 @ 0x4d00000 │ │ │ │ eorseq pc, r4, #192, 4 │ │ │ │ andls r4, r0, #442368 @ 0x6c000 │ │ │ │ @ instruction: 0xf641231b │ │ │ │ - vsubl.s8 , d0, d28 │ │ │ │ + vmvn.i32 d18, #3072 @ 0x00000c00 │ │ │ │ stmdavs r9, {r0, r1, r2, r3, r5, r9} │ │ │ │ @ instruction: 0xf04f9103 │ │ │ │ @ instruction: 0xf6410100 │ │ │ │ - vmla.f d17, d0, d0[1] │ │ │ │ + vorr.i32 q9, #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf0a9012f │ │ │ │ - orrlt pc, r4, pc, lsr sl @ │ │ │ │ + @ instruction: 0xb184fabf │ │ │ │ blmi 0x522d50 │ │ │ │ blls 0x174dbc │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle sl, r0, lsl #6 │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -141989,34 +141989,34 @@ │ │ │ │ @ instruction: 0xf8d05000 │ │ │ │ movwls r3, #11964 @ 0x2ebc │ │ │ │ mcr2 7, 0, pc, cr2, cr8, {3} @ │ │ │ │ blls 0x1471c0 │ │ │ │ movwls fp, #10779 @ 0x2a1b │ │ │ │ stmdbge r2, {r2, r9, sp} │ │ │ │ @ instruction: 0xf1914628 │ │ │ │ - andcs pc, r4, fp, lsl #30 │ │ │ │ + andcs pc, r4, fp, lsl #31 │ │ │ │ vaba.s16 q7, q15, │ │ │ │ - svclt 0x0000ff1d │ │ │ │ + svclt 0x0000ff9d │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebf1fa4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r5, r0, ror #31 │ │ │ │ @ instruction: 0x460d4614 │ │ │ │ - adcne pc, ip, #80740352 @ 0x4d00000 │ │ │ │ + adcscs pc, ip, #80740352 @ 0x4d00000 │ │ │ │ eorseq pc, r4, #192, 4 │ │ │ │ andls r4, r0, #573440 @ 0x8c000 │ │ │ │ @ instruction: 0xf641231b │ │ │ │ - vsubl.s8 , d0, d28 │ │ │ │ + vmvn.i32 d18, #3072 @ 0x00000c00 │ │ │ │ stmdavs r9, {r0, r1, r2, r3, r5, r9} │ │ │ │ @ instruction: 0xf04f9103 │ │ │ │ @ instruction: 0xf6410100 │ │ │ │ - vmla.f d17, d0, d0[1] │ │ │ │ + vorr.i32 q9, #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf0a9012f │ │ │ │ - msrlt CPSR_fs, #4046848 @ 0x3dc000 │ │ │ │ + msrlt CPSR_fs, #487424 @ 0x77000 │ │ │ │ svclt 0x00182c01 │ │ │ │ andle r2, pc, r0 │ │ │ │ ldmdavs sl, {r3, r4, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r3, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r5, r7, lsr #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @@ -142026,41 +142026,41 @@ │ │ │ │ adcmi pc, r0, r0, lsl #10 │ │ │ │ ldrdcc pc, [r8, r0] │ │ │ │ @ instruction: 0xf7789302 │ │ │ │ @ instruction: 0xb110fdb7 │ │ │ │ blt 0x781a20 │ │ │ │ andcs r9, r4, #134217728 @ 0x8000000 │ │ │ │ strtmi sl, [r8], -r2, lsl #18 │ │ │ │ - mcr2 1, 6, pc, cr0, cr1, {4} @ │ │ │ │ + @ instruction: 0xff40f191 │ │ │ │ ldrb r2, [sp, r4] │ │ │ │ adcmi pc, r0, r0, lsl #10 │ │ │ │ ldrdcc pc, [r8, #-128]! @ 0xffffff80 │ │ │ │ @ instruction: 0xf7789302 │ │ │ │ stmdacs r0, {r0, r2, r5, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ blls 0x14f1f8 │ │ │ │ movwls fp, #10779 @ 0x2a1b │ │ │ │ vabd.s16 q7, q15, │ │ │ │ - svclt 0x0000fec5 │ │ │ │ + svclt 0x0000ff45 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebf2054 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r6], r8 │ │ │ │ @ instruction: 0x460e4615 │ │ │ │ - adcne pc, ip, #80740352 @ 0x4d00000 │ │ │ │ + adcscs pc, ip, #80740352 @ 0x4d00000 │ │ │ │ eorseq pc, r4, #192, 4 │ │ │ │ andls r4, r0, #753664 @ 0xb8000 │ │ │ │ @ instruction: 0xf641231b │ │ │ │ - vsubl.s8 , d0, d28 │ │ │ │ + vmvn.i32 d18, #3072 @ 0x00000c00 │ │ │ │ stmdavs r9, {r0, r1, r2, r3, r5, r9} │ │ │ │ @ instruction: 0xf04f9105 │ │ │ │ @ instruction: 0xf6410100 │ │ │ │ - vmla.f d17, d0, d0[1] │ │ │ │ + vorr.i32 q9, #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf0a9012f │ │ │ │ - @ instruction: 0xf500f99f │ │ │ │ + @ instruction: 0xf500fa1f │ │ │ │ strmi r3, [r4], -r8, lsr #7 │ │ │ │ ldrbcs pc, [r0, #-2259] @ 0xfffff72d @ │ │ │ │ streq pc, [r0, #-2259]! @ 0xfffff72d │ │ │ │ eorne pc, r5, r2, asr r8 @ │ │ │ │ blx 0x16d8e60 │ │ │ │ @ instruction: 0xb1b84601 │ │ │ │ @ instruction: 0xf50468c3 │ │ │ │ @@ -142070,15 +142070,15 @@ │ │ │ │ @ instruction: 0xf7edd41e │ │ │ │ andls pc, r2, r7, lsr #20 │ │ │ │ stc2l 7, cr15, [r0, #-480]! @ 0xfffffe20 │ │ │ │ blls 0x147304 │ │ │ │ movwls fp, #10779 @ 0x2a1b │ │ │ │ stmdbge r2, {r2, r9, sp} │ │ │ │ @ instruction: 0xf1914630 │ │ │ │ - andcs pc, r4, r9, ror #28 │ │ │ │ + andcs pc, r4, r9, ror #29 │ │ │ │ ldmdavs sl, {r0, r1, r4, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r6, sp, lsl r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @@ -142088,46 +142088,46 @@ │ │ │ │ stc2l 7, cr15, [r0, #-480] @ 0xfffffe20 │ │ │ │ ldmib sp, {r3, r5, r8, ip, sp, pc}^ │ │ │ │ blt 0x523b10 │ │ │ │ stmib sp, {r0, r1, r3, r4, r9, fp, ip, sp, pc}^ │ │ │ │ andcs r3, r8, #536870912 @ 0x20000000 │ │ │ │ bl 0x3ec7d4 │ │ │ │ @ instruction: 0xf1910102 │ │ │ │ - andcs pc, r8, r5, asr #28 │ │ │ │ + andcs pc, r8, r5, asr #29 │ │ │ │ vaba.s16 q7, q15, q5 │ │ │ │ - svclt 0x0000fe57 │ │ │ │ + svclt 0x0000fed7 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebf2130 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ @ instruction: 0xf64d4616 │ │ │ │ - vabal.s8 , d16, d28 │ │ │ │ + vshl.s64 d18, d28, #0 │ │ │ │ bmi 0x151c414 │ │ │ │ strls r2, [r0, #-795] @ 0xfffffce5 │ │ │ │ @ instruction: 0xf641460f │ │ │ │ - vmla.f d17, d0, d0[1] │ │ │ │ + vorr.i32 q9, #4 @ 0x00000004 │ │ │ │ ldmdavs r2, {r0, r1, r2, r3, r5, r8} │ │ │ │ @ instruction: 0xf04f9203 │ │ │ │ @ instruction: 0xf6410200 │ │ │ │ - vsubl.s8 , d0, d28 │ │ │ │ + vmvn.i32 d18, #3072 @ 0x00000c00 │ │ │ │ @ instruction: 0xf0a9022f │ │ │ │ - @ instruction: 0x4604f931 │ │ │ │ + @ instruction: 0x4604f9b1 │ │ │ │ movwpl pc, #1284 @ 0x504 @ │ │ │ │ andpl pc, r8, r0, lsl #10 │ │ │ │ mcrcs 0, 0, r3, cr3, cr0, {0} │ │ │ │ mrcne 8, 3, APSR_nzcv, cr0, cr3, {6} │ │ │ │ stmdbcc r0, {r0, r2, r3, r4, r5, r6, ip, lr, pc} │ │ │ │ tstcs r1, r8, lsl pc │ │ │ │ ldmdale sp, {r0, r1, r2, r9, sl, fp, sp} │ │ │ │ @ instruction: 0xf006e8df │ │ │ │ mcrrne 6, 0, r4, fp, cr4 │ │ │ │ stclcs 1, cr6, [ip, #-344]! @ 0xfffffea8 │ │ │ │ andcs r2, r0, #67108864 @ 0x4000000 │ │ │ │ - @ instruction: 0xf932f050 │ │ │ │ + @ instruction: 0xf9b2f050 │ │ │ │ strtcc pc, [sl], #1284 @ 0x504 │ │ │ │ strbeq lr, [r6, #2821] @ 0xb05 │ │ │ │ strtcc lr, [lr], #-2516 @ 0xfffff62c │ │ │ │ @ instruction: 0xf1c268ea │ │ │ │ sbcsmi r0, r3, r0, lsr #2 │ │ │ │ blx 0x1a9830 │ │ │ │ movwmi pc, #45313 @ 0xb101 @ │ │ │ │ @@ -142149,18 +142149,18 @@ │ │ │ │ bl 0xa7470 │ │ │ │ stmdavs r3, {r0, r7} │ │ │ │ @ instruction: 0xf7789302 │ │ │ │ tstplt r0, r1, asr #25 @ p-variant is OBSOLETE │ │ │ │ blt 0x781c0c │ │ │ │ andcs r9, r4, #134217728 @ 0x8000000 │ │ │ │ ldrtmi sl, [r8], -r2, lsl #18 │ │ │ │ - stc2l 1, cr15, [sl, #580] @ 0x244 │ │ │ │ + mcr2 1, 2, pc, cr10, cr1, {4} @ │ │ │ │ ldrb r2, [r6, r4] │ │ │ │ ldrmi r2, [sl], -r1, lsl #6 │ │ │ │ - @ instruction: 0xf8f0f050 │ │ │ │ + @ instruction: 0xf970f050 │ │ │ │ @ instruction: 0xf504e7bc │ │ │ │ @ instruction: 0xf8d434aa │ │ │ │ ldreq r3, [sp, #184] @ 0xb8 │ │ │ │ vrshl.s8 , q5, │ │ │ │ bl 0xa747c │ │ │ │ strb r0, [r0, r1, lsl #1]! │ │ │ │ strtcc pc, [sl], #1284 @ 0x504 │ │ │ │ @@ -142175,37 +142175,37 @@ │ │ │ │ bl 0xa74b0 │ │ │ │ strb r0, [sl, r1, lsl #1] │ │ │ │ strtcc pc, [sl], #1284 @ 0x504 │ │ │ │ ldrsbtcc pc, [r8], r4 @ │ │ │ │ strle r0, [r9, #347]! @ 0x15b │ │ │ │ tstpcc sp, r1, lsl #4 @ p-variant is OBSOLETE │ │ │ │ addeq lr, r1, r0, lsl #22 │ │ │ │ - @ instruction: 0xf04fe7bf │ │ │ │ - andls pc, r2, r5, lsl #31 │ │ │ │ + @ instruction: 0xf050e7bf │ │ │ │ + andls pc, r2, r5, lsl #16 │ │ │ │ stc2 7, cr15, [r0], {120} @ 0x78 │ │ │ │ sbcle r2, r0, r0, lsl #16 │ │ │ │ vaba.s16 d14, d30, d28 │ │ │ │ - svclt 0x0000fda3 │ │ │ │ + svclt 0x0000fe23 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebf2298 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, ip, r0, asr #31 │ │ │ │ @ instruction: 0x460e4614 │ │ │ │ - adcne pc, ip, #80740352 @ 0x4d00000 │ │ │ │ + adcscs pc, ip, #80740352 @ 0x4d00000 │ │ │ │ eorseq pc, r4, #192, 4 │ │ │ │ andls r4, r0, #1277952 @ 0x138000 │ │ │ │ @ instruction: 0xf641231b │ │ │ │ - vsubl.s8 , d0, d28 │ │ │ │ + vmvn.i32 d18, #3072 @ 0x00000c00 │ │ │ │ stmdavs r9, {r0, r1, r2, r3, r5, r9} │ │ │ │ @ instruction: 0xf04f910b │ │ │ │ @ instruction: 0xf6410100 │ │ │ │ - vmla.f d17, d0, d0[1] │ │ │ │ + vorr.i32 q9, #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf0a9012f │ │ │ │ - @ instruction: 0xf500f87d │ │ │ │ + @ instruction: 0xf500f8fd │ │ │ │ @ instruction: 0xf8d333a8 │ │ │ │ @ instruction: 0xf0133660 │ │ │ │ svclt 0x000c0f0e │ │ │ │ eorcs r2, r0, #16, 4 │ │ │ │ mrrcle 2, 10, r4, r1, cr2 │ │ │ │ @ instruction: 0x31aaf500 │ │ │ │ stcpl 5, cr15, [r8], {-0} │ │ │ │ @@ -142242,57 +142242,57 @@ │ │ │ │ svclt 0x00189309 │ │ │ │ blls 0x12cb34 │ │ │ │ andls sl, r6, #98304 @ 0x18000 │ │ │ │ blt 0x72ca34 │ │ │ │ uqadd16mi fp, r3, ip │ │ │ │ andscs r4, r0, #20, 12 @ 0x1400000 │ │ │ │ strcc lr, [r7], #-2509 @ 0xfffff633 │ │ │ │ - ldc2 1, cr15, [r0, #-580] @ 0xfffffdbc │ │ │ │ + ldc2 1, cr15, [r0, #580] @ 0x244 │ │ │ │ @ instruction: 0xe7be2010 │ │ │ │ @ instruction: 0xf0040863 │ │ │ │ bl 0x19c194 │ │ │ │ bl 0xa02a0 │ │ │ │ @ instruction: 0xf50000c4 │ │ │ │ ldmib r0, {r0, r1, r4, r5, ip, lr}^ │ │ │ │ stmib sp, {r4, r7, r8, r9, sp}^ │ │ │ │ @ instruction: 0xf7782304 │ │ │ │ msrlt (UNDEF: 56), sp │ │ │ │ movwcs lr, #18909 @ 0x49dd │ │ │ │ blt 0x7899f8 │ │ │ │ andcc lr, r4, #3358720 @ 0x334000 │ │ │ │ stmdbge r4, {r3, r9, sp} │ │ │ │ @ instruction: 0xf1914630 │ │ │ │ - strdcs pc, [r8], -r3 │ │ │ │ + andcs pc, r8, r3, ror sp @ │ │ │ │ strbtmi lr, [r0], -r1, lsr #15 │ │ │ │ blx 0x18d918e │ │ │ │ @ instruction: 0xf7789004 │ │ │ │ @ instruction: 0xb110fbd9 │ │ │ │ blt 0x781de4 │ │ │ │ andcs r9, r4, #4, 6 @ 0x10000000 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ - stc2l 1, cr15, [r2], #580 @ 0x244 │ │ │ │ + stc2l 1, cr15, [r2, #-580]! @ 0xfffffdbc │ │ │ │ ldr r2, [r0, r4] │ │ │ │ - ldc2l 2, cr15, [r4], #120 @ 0x78 │ │ │ │ + ldc2l 2, cr15, [r4, #-120]! @ 0xffffff88 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebf23f4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r5, r0, ror #31 │ │ │ │ @ instruction: 0x460d4614 │ │ │ │ - adcne pc, ip, #80740352 @ 0x4d00000 │ │ │ │ + adcscs pc, ip, #80740352 @ 0x4d00000 │ │ │ │ eorseq pc, r4, #192, 4 │ │ │ │ andls r4, r0, #1081344 @ 0x108000 │ │ │ │ @ instruction: 0xf641231b │ │ │ │ - vsubl.s8 , d0, d28 │ │ │ │ + vmvn.i32 d18, #3072 @ 0x00000c00 │ │ │ │ stmdavs r9, {r0, r1, r2, r3, r5, r9} │ │ │ │ @ instruction: 0xf04f9103 │ │ │ │ @ instruction: 0xf6410100 │ │ │ │ - vmla.f d17, d0, d0[1] │ │ │ │ - @ instruction: 0xf0a8012f │ │ │ │ - stccs 15, cr15, [pc], {207} @ 0xcf │ │ │ │ + vorr.i32 q9, #4 @ 0x00000004 │ │ │ │ + @ instruction: 0xf0a9012f │ │ │ │ + stccs 8, cr15, [pc], {79} @ 0x4f │ │ │ │ ldccs 13, cr13, [r9], {88} @ 0x58 │ │ │ │ andcs fp, r0, r8, lsl pc │ │ │ │ blmi 0xe8f274 │ │ │ │ blls 0x1752a4 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ cmnle r4, r0, lsl #6 │ │ │ │ tstcs r0, r5 │ │ │ │ @@ -142328,43 +142328,43 @@ │ │ │ │ movwmi r0, #47442 @ 0xb952 │ │ │ │ orrvc lr, r2, #274432 @ 0x43000 │ │ │ │ @ instruction: 0xf7789302 │ │ │ │ tstplt r0, fp, asr fp @ p-variant is OBSOLETE │ │ │ │ blt 0x781ed8 │ │ │ │ andcs r9, r4, #134217728 @ 0x8000000 │ │ │ │ strtmi sl, [r8], -r2, lsl #18 │ │ │ │ - stc2l 1, cr15, [r4], #-580 @ 0xfffffdbc │ │ │ │ + stc2l 1, cr15, [r4], #580 @ 0x244 │ │ │ │ str r2, [sl, r4]! │ │ │ │ andpl pc, r0, r0, lsl #10 │ │ │ │ addeq lr, r4, r0, lsl #22 │ │ │ │ andscc pc, r0, #208, 16 @ 0xd00000 │ │ │ │ @ instruction: 0xf7789302 │ │ │ │ stmdacs r0, {r0, r1, r2, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ strb sp, [r9, sp, ror #1]! │ │ │ │ andpl pc, r8, r0, lsl #10 │ │ │ │ @ instruction: 0xf7f03010 │ │ │ │ andls pc, r2, r9, lsr #16 │ │ │ │ blx 0xfd90ea │ │ │ │ rscle r2, r2, r0, lsl #16 │ │ │ │ vaba.s16 q7, q15, q7 │ │ │ │ - svclt 0x0000fc5f │ │ │ │ + svclt 0x0000fcdf │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebf2520 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ tstcs fp, #13631488 @ 0xd00000 │ │ │ │ @ instruction: 0xf64d4614 │ │ │ │ - vaddw.s8 , q8, d28 │ │ │ │ + vsra.s64 d18, d28, #64 │ │ │ │ @ instruction: 0xf6410134 │ │ │ │ - vsubl.s8 , d0, d28 │ │ │ │ + vmvn.i32 d18, #3072 @ 0x00000c00 │ │ │ │ tstls r0, pc, lsr #4 │ │ │ │ - cmppne r4, r1, asr #12 @ p-variant is OBSOLETE │ │ │ │ + cmppcs r4, r1, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - @ instruction: 0xff3ef0a8 │ │ │ │ + @ instruction: 0xffbef0a8 │ │ │ │ @ instruction: 0xf7784606 │ │ │ │ stmdavs r9!, {r0, r1, r2, r4, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ blt 0x307758 │ │ │ │ svclt 0x00082c0f │ │ │ │ tstpeq r1, r1, lsr #32 @ p-variant is OBSOLETE │ │ │ │ stcle 0, cr13, [ip, #-96] @ 0xffffffa0 │ │ │ │ svclt 0x00182c19 │ │ │ │ @@ -142409,28 +142409,28 @@ │ │ │ │ @ instruction: 0x301032ff │ │ │ │ @ instruction: 0xffe2f7ef │ │ │ │ svclt 0x0000e7ca │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebf2614 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf1900ff0 │ │ │ │ - strmi pc, [r4], -pc, lsl #25 │ │ │ │ - stc2 1, cr15, [ip], {144} @ 0x90 │ │ │ │ + strmi pc, [r4], -pc, lsl #26 │ │ │ │ + stc2 1, cr15, [ip, #-576] @ 0xfffffdc0 │ │ │ │ andcs r4, r0, r5, lsl #12 │ │ │ │ - blx 0xffdd7ae0 │ │ │ │ + blx 0x1dd7ae2 │ │ │ │ strmi r6, [r6], -r3, ror #16 │ │ │ │ stmdavs fp!, {r0, r1, r3, r4, r5, r6, r8, fp, ip, sp, pc}^ │ │ │ │ ldmdavs r3!, {r0, r1, r3, r4, r7, r8, fp, ip, sp, pc}^ │ │ │ │ @ instruction: 0x2101b9bb │ │ │ │ @ instruction: 0xf1ad4630 │ │ │ │ - strtmi pc, [r8], -sp, lsr #17 │ │ │ │ - mcr2 1, 7, pc, cr4, cr0, {4} @ │ │ │ │ + strtmi pc, [r8], -sp, lsr #18 │ │ │ │ + @ instruction: 0xff64f190 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf1904070 │ │ │ │ - @ instruction: 0x4620bedf │ │ │ │ + qsaxmi fp, r0, pc @ │ │ │ │ ldc2l 7, cr15, [r8], {165} @ 0xa5 │ │ │ │ blcs 0xb5608 │ │ │ │ strtmi sp, [r8], -fp, ror #1 │ │ │ │ stc2l 7, cr15, [sl], #660 @ 0x294 │ │ │ │ blcs 0xb5634 │ │ │ │ ldmdavs r0!, {r0, r1, r2, r5, r6, r7, ip, lr, pc} │ │ │ │ ldc2l 7, cr15, [lr], #-660 @ 0xfffffd6c │ │ │ │ @@ -142459,49 +142459,49 @@ │ │ │ │ stccs 5, cr2, [r0, #-256] @ 0xffffff00 │ │ │ │ addshi pc, sl, r0 │ │ │ │ usatcc pc, #24, r7, asr #17 @ │ │ │ │ svcvs 0x0070f413 │ │ │ │ @ instruction: 0xf8d7d004 │ │ │ │ @ instruction: 0xf4133664 │ │ │ │ cmnle r3, r0, ror pc │ │ │ │ - strne pc, [ip, sp, asr #12]! │ │ │ │ + ldrcs pc, [ip, sp, asr #12]! │ │ │ │ ldreq pc, [r4, -r0, asr #5]! │ │ │ │ tstcs fp, #0, 14 │ │ │ │ @ instruction: 0xf6414620 │ │ │ │ - vsubl.s8 , d0, d28 │ │ │ │ + vmvn.i32 d18, #3072 @ 0x00000c00 │ │ │ │ @ instruction: 0xf8d4022f │ │ │ │ tstls r3, r0, ror r2 │ │ │ │ - cmppne r4, r1, asr #12 @ p-variant is OBSOLETE │ │ │ │ + cmppcs r4, r1, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ - cdp2 0, 5, cr15, cr12, cr8, {5} │ │ │ │ + cdp2 0, 13, cr15, cr12, cr8, {5} │ │ │ │ stmibcc r8!, {r8, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf5009405 │ │ │ │ stmib sp, {r1, r3, r5, r7, r8, sl, ip, sp}^ │ │ │ │ @ instruction: 0xf5058806 │ │ │ │ stmib sp, {r1, r2, r3, r4, r7, r8, sl, ip, sp, lr}^ │ │ │ │ @ instruction: 0xf8cd8808 │ │ │ │ @ instruction: 0xf8d98028 │ │ │ │ @ instruction: 0xf19a0520 │ │ │ │ - stmdbls r3, {r0, r2, r3, r4, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdbls r3, {r0, r2, r3, r4, r9, fp, ip, sp, lr, pc} │ │ │ │ smlabbls r0, r2, r6, r4 │ │ │ │ strtmi sl, [r9], -r6, lsl #16 │ │ │ │ - cmnpvc r0, #70254592 @ p-variant is OBSOLETE @ 0x4300000 │ │ │ │ + orreq pc, r0, #68, 4 @ 0x40000004 │ │ │ │ msreq CPSR_fsxc, #192, 4 │ │ │ │ - addvc pc, r8, #70254592 @ 0x4300000 │ │ │ │ + addseq pc, r8, #68, 4 @ 0x40000004 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ cdp2 7, 13, cr15, cr10, cr4, {5} │ │ │ │ ldrbmi r2, [r0], -r4, lsl #2 │ │ │ │ - @ instruction: 0xf832f1a4 │ │ │ │ + @ instruction: 0xf8b2f1a4 │ │ │ │ @ instruction: 0xf8c9aa05 │ │ │ │ @ instruction: 0xf64a0550 │ │ │ │ vaddw.s8 q10, q0, d17 │ │ │ │ @ instruction: 0xf8d90109 │ │ │ │ @ instruction: 0xf19a0520 │ │ │ │ - stmdage r6, {r0, r1, r3, r4, r5, r7, fp, ip, sp, lr, pc} │ │ │ │ + stmdage r6, {r0, r1, r3, r4, r5, r8, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xff6ef7a4 │ │ │ │ strtmi r4, [r0], -fp, lsr #12 │ │ │ │ andhi pc, r0, sp, asr #17 │ │ │ │ eorcs pc, sp, #77594624 @ 0x4a00000 │ │ │ │ andeq pc, r9, #192, 4 │ │ │ │ cmppvs r9, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlabteq r9, r0, r2, pc @ │ │ │ │ @@ -142520,53 +142520,53 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ @ instruction: 0x13a5f24e │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ blcs 0xb9644 │ │ │ │ - @ instruction: 0xf643d084 │ │ │ │ - vmov.i32 , #8 @ 0x00000008 │ │ │ │ + vhadd.s8 d29, d20, d4 │ │ │ │ + vmla.i d16, d0, d0[6] │ │ │ │ @ instruction: 0xf7a4002f │ │ │ │ tstpcs r0, r5, ror pc @ p-variant is OBSOLETE │ │ │ │ tstls r0, r3, lsl #12 │ │ │ │ @ instruction: 0xf64a4620 │ │ │ │ vmvn.i32 d18, #1280 @ 0x00000500 │ │ │ │ @ instruction: 0xf64a0209 │ │ │ │ vaddw.s8 , q0, d9 │ │ │ │ @ instruction: 0xf7a50109 │ │ │ │ @ instruction: 0xe76ff9b7 │ │ │ │ - subvc pc, r4, r3, asr #12 │ │ │ │ + subseq pc, r4, r4, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xff60f7a4 │ │ │ │ strmi r9, [r3], -r0, lsl #10 │ │ │ │ adccs pc, r9, #77594624 @ 0x4a00000 │ │ │ │ andeq pc, r9, #192, 4 │ │ │ │ @ instruction: 0xf64a4620 │ │ │ │ vsra.s64 d21, d9, #64 │ │ │ │ @ instruction: 0xf7a50109 │ │ │ │ ldrb pc, [r1, -r3, lsr #19] @ │ │ │ │ tstcs fp, #0, 14 │ │ │ │ @ instruction: 0xf6414620 │ │ │ │ - vsubl.s8 , d0, d28 │ │ │ │ + vmvn.i32 d18, #3072 @ 0x00000c00 │ │ │ │ @ instruction: 0xf641022f │ │ │ │ - vmla.f d17, d0, d0[1] │ │ │ │ + vorr.i32 q9, #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf8d4012f │ │ │ │ @ instruction: 0xf0a85270 │ │ │ │ - @ instruction: 0xf500fdbf │ │ │ │ + @ instruction: 0xf500fe3f │ │ │ │ strls r3, [r0, #-1706] @ 0xfffff956 │ │ │ │ @ instruction: 0xf506a805 │ │ │ │ - @ instruction: 0xf64371b6 │ │ │ │ - vsubw.s8 , q8, d20 │ │ │ │ - @ instruction: 0xf643032f │ │ │ │ - vrshr.s64 d23, d24, #64 │ │ │ │ + vand d23, d20, d22 │ │ │ │ + vrsra.s64 d16, d20, #64 │ │ │ │ + vcgt.s8 d16, d4, d31 │ │ │ │ + vmlal.s q8, d16, d0[2] │ │ │ │ stmib sp, {r0, r1, r2, r3, r5, r9}^ │ │ │ │ stmib sp, {r0, r2, fp, pc}^ │ │ │ │ strbmi r8, [r1], r7, lsl #16 │ │ │ │ - bvs 0xfeed8f80 │ │ │ │ + bvc 0xff2d8f80 │ │ │ │ beq 0xd58178 │ │ │ │ blvc 0xfee58a94 │ │ │ │ streq pc, [r8, #-263] @ 0xfffffef9 │ │ │ │ stmdaeq r8, {r0, r1, r2, r8, ip, sp, lr, pc}^ │ │ │ │ cdp2 7, 3, cr15, cr14, cr4, {5} │ │ │ │ strcc lr, [r8, #-2] │ │ │ │ andsle r4, ip, r8, lsr #11 │ │ │ │ @@ -142589,81 +142589,81 @@ │ │ │ │ @ instruction: 0x465bfebf │ │ │ │ @ instruction: 0xf64a4620 │ │ │ │ vmvn.i32 d18, #256 @ 0x00000100 │ │ │ │ @ instruction: 0xf64a0209 │ │ │ │ vaddw.s8 , q0, d21 │ │ │ │ strls r0, [r0, #-265] @ 0xfffffef7 │ │ │ │ @ instruction: 0xf942f7a5 │ │ │ │ - @ instruction: 0xf643e75b │ │ │ │ - vmov.i32 d23, #8 @ 0x00000008 │ │ │ │ + vaba.s8 q15, q2, │ │ │ │ + vaddl.s8 q8, d0, d24 │ │ │ │ @ instruction: 0xf7a4002f │ │ │ │ strls pc, [r0, #-3819] @ 0xfffff115 │ │ │ │ @ instruction: 0xf64a4603 │ │ │ │ vmvn.i32 d19, #256 @ 0x00000100 │ │ │ │ strtmi r0, [r0], -r9, lsl #4 │ │ │ │ orreq pc, sp, fp, asr #4 │ │ │ │ smlabteq r9, r0, r2, pc @ │ │ │ │ @ instruction: 0xf92ef7a5 │ │ │ │ ldrsbtcc pc, [r8], r6 @ │ │ │ │ strcc pc, [r8, r4, lsl #10]! │ │ │ │ strbcs pc, [r0, #-963] @ 0xfffffc3d @ │ │ │ │ @ instruction: 0xf47f2d00 │ │ │ │ @ instruction: 0xe76daed5 │ │ │ │ - eorsvc pc, r8, r3, asr #12 │ │ │ │ + subeq pc, r8, r4, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ cdp2 7, 12, cr15, cr14, cr4, {5} │ │ │ │ strls r4, [r0, #-1539] @ 0xfffff9fd │ │ │ │ @ instruction: 0xf64a4620 │ │ │ │ vmvn.i32 d19, #256 @ 0x00000100 │ │ │ │ vhsub.s8 d16, d11, d9 │ │ │ │ vaddw.s8 q8, q8, d13 │ │ │ │ @ instruction: 0xf7a50109 │ │ │ │ @ instruction: 0xf8d6f911 │ │ │ │ vshr.u64 d19, d24, #61 │ │ │ │ stccs 5, cr2, [r0, #-256] @ 0xffffff00 │ │ │ │ mrcge 4, 5, APSR_nzcv, cr10, cr15, {3} │ │ │ │ - @ instruction: 0xf643e752 │ │ │ │ - vaddl.s8 , d0, d24 │ │ │ │ + vaba.s8 q15, q2, q1 │ │ │ │ + vmvn.i32 d16, #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf7a4002f │ │ │ │ @ instruction: 0xf8cdfeb3 │ │ │ │ strmi r8, [r3], -r0 │ │ │ │ vabd.s16 q7, q15, q9 │ │ │ │ - svclt 0x0000fa2d │ │ │ │ + svclt 0x0000faad │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfebf2984 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [fp], {240} @ 0xf0 │ │ │ │ - rscsne pc, r8, sp, asr #12 │ │ │ │ + andcc pc, r8, sp, asr #12 │ │ │ │ eorseq pc, r4, r0, asr #5 │ │ │ │ ldrbvc pc, [r8, #1284]! @ 0x504 @ │ │ │ │ - blx 0x957a3e │ │ │ │ + blx 0xfe957a3e │ │ │ │ ldrcc r4, [r0], #-1568 @ 0xfffff9e0 │ │ │ │ blx 0x18d973e │ │ │ │ mvnsle r4, ip, lsr #5 │ │ │ │ movwcs r2, #0 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd38 │ │ │ │ - eorseq sp, r4, ip, lsr #20 │ │ │ │ + eorseq sp, r4, ip, lsr fp │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ bmi 0x1f879dc │ │ │ │ @ instruction: 0xf641231b │ │ │ │ - vmla.f d17, d0, d0[1] │ │ │ │ + vorr.i32 q9, #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf04f012f │ │ │ │ vbic.i16 q8, #8 @ 0x0008 │ │ │ │ andls r0, r0, #3227648 @ 0x314000 │ │ │ │ - eorne pc, ip, #68157440 @ 0x4100000 │ │ │ │ + eorscs pc, ip, #68157440 @ 0x4100000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - stc2l 0, cr15, [ip], #672 @ 0x2a0 │ │ │ │ + stc2l 0, cr15, [ip, #-672]! @ 0xfffffd60 │ │ │ │ strcc pc, [r8, #1280]! @ 0x500 │ │ │ │ - tstpeq r0, #68, 4 @ p-variant is OBSOLETE @ 0x40000004 │ │ │ │ + msrne CPSR_, #68, 4 @ 0x40000004 │ │ │ │ msreq CPSR_fsxc, #192, 4 │ │ │ │ cdpcc 5, 10, cr15, cr11, cr0, {0} │ │ │ │ blvc 0x1256e80 │ │ │ │ ldrbcc pc, [r4, #2245]! @ 0x8c5 @ │ │ │ │ @ instruction: 0x33aaf500 │ │ │ │ stclvs 5, cr15, [ip], {5} │ │ │ │ blmi 0x11d6e90 │ │ │ │ @@ -142766,27 +142766,27 @@ │ │ │ │ andeq r0, r0, r0 │ │ │ │ tstne r1, r1, lsr r1 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andne r1, r1, r2, asr #2 │ │ │ │ andeq r0, r0, r0 │ │ │ │ tstvc pc, sl, ror r0 @ │ │ │ │ andeq r0, r0, r0 │ │ │ │ - eorseq sp, r4, ip, lsl ip │ │ │ │ - eorseq sp, r4, r8, lsr #24 │ │ │ │ + eorseq sp, r4, ip, lsr #26 │ │ │ │ + eorseq sp, r4, r8, lsr sp │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebf2bcc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ tstcs fp, #94208 @ 0x17000 │ │ │ │ - cmppne r4, r1, asr #12 @ p-variant is OBSOLETE │ │ │ │ + cmppcs r4, r1, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ @ instruction: 0xf6419200 │ │ │ │ - vsubl.s8 , d0, d28 │ │ │ │ + vmvn.i32 d18, #3072 @ 0x00000c00 │ │ │ │ @ instruction: 0xf0a8022f │ │ │ │ - @ instruction: 0xf500fbed │ │ │ │ + @ instruction: 0xf500fc6d │ │ │ │ @ instruction: 0xf50033aa │ │ │ │ ldc 2, cr3, [pc, #684] @ 0x9bca4 │ │ │ │ @ instruction: 0xf5007b0d │ │ │ │ @ instruction: 0xf8d330a8 │ │ │ │ vst4.32 {d17-d20}, [r1 :256], r8 │ │ │ │ @ instruction: 0xf8c31188 │ │ │ │ cmncs r0, #184 @ 0xb8 │ │ │ │ @@ -142796,29 +142796,29 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r0, #-0] │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ stmdbvs r1, {r0, r3, r4, r8, ip, sp, pc} │ │ │ │ andeq r0, r0, r0 │ │ │ │ - eorseq sp, r4, ip, lsl ip │ │ │ │ + eorseq sp, r4, ip, lsr #26 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebf2c40 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ tstcs fp, #106496 @ 0x1a000 │ │ │ │ - cmppne r4, r1, asr #12 @ p-variant is OBSOLETE │ │ │ │ + cmppcs r4, r1, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ @ instruction: 0xf6419200 │ │ │ │ - vsubl.s8 , d0, d28 │ │ │ │ + vmvn.i32 d18, #3072 @ 0x00000c00 │ │ │ │ @ instruction: 0xf0a8022f │ │ │ │ - @ instruction: 0xf500fbb3 │ │ │ │ + @ instruction: 0xf500fc33 │ │ │ │ @ instruction: 0xf50031a8 │ │ │ │ vcgt.s8 d19, d20, d26 │ │ │ │ - vsubl.s8 q8, d0, d16 │ │ │ │ + vmvn.i32 d17, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf500022f │ │ │ │ @ instruction: 0xf8c130ab │ │ │ │ ldc 5, cr2, [pc, #976] @ 0x9be4c │ │ │ │ @ instruction: 0xf8d37b0c │ │ │ │ vst4.32 {d18-d21}, [r2 :256], r8 │ │ │ │ @ instruction: 0xf8c31288 │ │ │ │ cmncs r0, #184 @ 0xb8 │ │ │ │ @@ -142828,26 +142828,26 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r0, #-0] │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ strmi sl, [r1], #-283 @ 0xfffffee5 │ │ │ │ andeq r0, r0, r0 │ │ │ │ - eorseq sp, r4, ip, lsl ip │ │ │ │ + eorseq sp, r4, ip, lsr #26 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebf2cc0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ tstcs fp, #106496 @ 0x1a000 │ │ │ │ - cmppne r4, r1, asr #12 @ p-variant is OBSOLETE │ │ │ │ + cmppcs r4, r1, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ @ instruction: 0xf6419200 │ │ │ │ - vsubl.s8 , d0, d28 │ │ │ │ + vmvn.i32 d18, #3072 @ 0x00000c00 │ │ │ │ @ instruction: 0xf0a8022f │ │ │ │ - @ instruction: 0xf500fb73 │ │ │ │ + @ instruction: 0xf500fbf3 │ │ │ │ @ instruction: 0xf50033aa │ │ │ │ ldc 1, cr3, [pc, #684] @ 0x9bd98 │ │ │ │ @ instruction: 0xf5007b0e │ │ │ │ @ instruction: 0xf8d330a8 │ │ │ │ vst4.32 {d18-d21}, [r2 :256], r8 │ │ │ │ @ instruction: 0xf8c34288 │ │ │ │ stc 0, cr2, [r1, #736] @ 0x2e0 │ │ │ │ @@ -142860,29 +142860,29 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r0, #-0] │ │ │ │ strpl r9, [r2], #-594 @ 0xfffffdae │ │ │ │ andeq r0, r0, r0 │ │ │ │ ldreq r9, [r0, #-329] @ 0xfffffeb7 │ │ │ │ andeq r0, r0, r0 │ │ │ │ - eorseq sp, r4, ip, lsl ip │ │ │ │ + eorseq sp, r4, ip, lsr #26 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebf2d40 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ tstcs fp, #122880 @ 0x1e000 │ │ │ │ - cmppne r4, r1, asr #12 @ p-variant is OBSOLETE │ │ │ │ + cmppcs r4, r1, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ @ instruction: 0xf6419200 │ │ │ │ - vsubl.s8 , d0, d28 │ │ │ │ + vmvn.i32 d18, #3072 @ 0x00000c00 │ │ │ │ @ instruction: 0xf0a8022f │ │ │ │ - @ instruction: 0xf500fb33 │ │ │ │ + @ instruction: 0xf500fbb3 │ │ │ │ @ instruction: 0xf50031a8 │ │ │ │ vhsub.s8 d19, d20, d26 │ │ │ │ - vbic.i32 d16, #0 @ 0x00000000 │ │ │ │ + vqdmlal.s , d0, d0[0] │ │ │ │ @ instruction: 0xf500032f │ │ │ │ @ instruction: 0xf8c130ab │ │ │ │ ldc 5, cr3, [pc, #976] @ 0x9bf4c │ │ │ │ @ instruction: 0xf8d27b0e │ │ │ │ vst4.32 {d19-d22}, [r3 :256], r8 │ │ │ │ @ instruction: 0xf0434300 │ │ │ │ @ instruction: 0xf8c20306 │ │ │ │ @@ -142896,29 +142896,29 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r0, #-0] │ │ │ │ stmdbvs r5, {r0, r1, r2, r4, r8, lr} │ │ │ │ andeq r0, r0, r0 │ │ │ │ ldceq 1, cr2, [r7, #-456] @ 0xfffffe38 │ │ │ │ andeq r0, r0, r0 │ │ │ │ - eorseq sp, r4, ip, lsl ip │ │ │ │ + eorseq sp, r4, ip, lsr #26 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebf2dd0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ tstcs fp, #122880 @ 0x1e000 │ │ │ │ - cmppne r4, r1, asr #12 @ p-variant is OBSOLETE │ │ │ │ + cmppcs r4, r1, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ @ instruction: 0xf6419200 │ │ │ │ - vsubl.s8 , d0, d28 │ │ │ │ + vmvn.i32 d18, #3072 @ 0x00000c00 │ │ │ │ @ instruction: 0xf0a8022f │ │ │ │ - @ instruction: 0xf500faeb │ │ │ │ + @ instruction: 0xf500fb6b │ │ │ │ @ instruction: 0xf50031a8 │ │ │ │ vhsub.s8 d19, d20, d26 │ │ │ │ - vbic.i32 d16, #0 @ 0x00000000 │ │ │ │ + vqdmlal.s , d0, d0[0] │ │ │ │ @ instruction: 0xf500032f │ │ │ │ @ instruction: 0xf8c130ab │ │ │ │ ldc 5, cr3, [pc, #976] @ 0x9bfdc │ │ │ │ @ instruction: 0xf8d27b0e │ │ │ │ vst4.32 {d19-d22}, [r3 :256], r8 │ │ │ │ @ instruction: 0xf0434300 │ │ │ │ @ instruction: 0xf8c20306 │ │ │ │ @@ -142932,29 +142932,29 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r0, #-0] │ │ │ │ stmdbvs r5, {r2, r4, r8, lr} │ │ │ │ andeq r0, r0, r0 │ │ │ │ ldceq 1, cr2, [r7, #-456] @ 0xfffffe38 │ │ │ │ andeq r0, r0, r0 │ │ │ │ - eorseq sp, r4, ip, lsl ip │ │ │ │ + eorseq sp, r4, ip, lsr #26 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebf2e60 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ tstcs fp, #122880 @ 0x1e000 │ │ │ │ - cmppne r4, r1, asr #12 @ p-variant is OBSOLETE │ │ │ │ + cmppcs r4, r1, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ @ instruction: 0xf6419200 │ │ │ │ - vsubl.s8 , d0, d28 │ │ │ │ + vmvn.i32 d18, #3072 @ 0x00000c00 │ │ │ │ @ instruction: 0xf0a8022f │ │ │ │ - @ instruction: 0xf500faa3 │ │ │ │ + @ instruction: 0xf500fb23 │ │ │ │ @ instruction: 0xf50031a8 │ │ │ │ vhsub.s8 d19, d20, d26 │ │ │ │ - vbic.i32 d16, #0 @ 0x00000000 │ │ │ │ + vqdmlal.s , d0, d0[0] │ │ │ │ @ instruction: 0xf500032f │ │ │ │ @ instruction: 0xf8c130ab │ │ │ │ ldc 5, cr3, [pc, #976] @ 0x9c06c │ │ │ │ @ instruction: 0xf8d27b0e │ │ │ │ vst4.32 {d19-d22}, [r3 :256], r8 │ │ │ │ @ instruction: 0xf0434300 │ │ │ │ @ instruction: 0xf8c20306 │ │ │ │ @@ -142968,29 +142968,29 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r0, #-0] │ │ │ │ stmdbvs r5, {r0, r1, r4, r8, lr} │ │ │ │ andeq r0, r0, r0 │ │ │ │ ldceq 1, cr2, [r7, #-456] @ 0xfffffe38 │ │ │ │ andeq r0, r0, r0 │ │ │ │ - eorseq sp, r4, ip, lsl ip │ │ │ │ + eorseq sp, r4, ip, lsr #26 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebf2ef0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ tstcs fp, #122880 @ 0x1e000 │ │ │ │ - cmppne r4, r1, asr #12 @ p-variant is OBSOLETE │ │ │ │ + cmppcs r4, r1, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ @ instruction: 0xf6419200 │ │ │ │ - vsubl.s8 , d0, d28 │ │ │ │ + vmvn.i32 d18, #3072 @ 0x00000c00 │ │ │ │ @ instruction: 0xf0a8022f │ │ │ │ - @ instruction: 0xf500fa5b │ │ │ │ + @ instruction: 0xf500fadb │ │ │ │ @ instruction: 0xf50031a8 │ │ │ │ vhsub.s8 d19, d20, d26 │ │ │ │ - vbic.i32 d16, #0 @ 0x00000000 │ │ │ │ + vqdmlal.s , d0, d0[0] │ │ │ │ @ instruction: 0xf500032f │ │ │ │ @ instruction: 0xf8c130ab │ │ │ │ ldc 5, cr3, [pc, #976] @ 0x9c0fc │ │ │ │ @ instruction: 0xf8d27b0e │ │ │ │ vst4.32 {d19-d22}, [r3 :256], r8 │ │ │ │ @ instruction: 0xf0434300 │ │ │ │ @ instruction: 0xf8c20306 │ │ │ │ @@ -143004,29 +143004,29 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r0, #-0] │ │ │ │ stmdbvs r5, {r1, r4, r8, lr} │ │ │ │ andeq r0, r0, r0 │ │ │ │ ldceq 1, cr2, [r7, #-456] @ 0xfffffe38 │ │ │ │ andeq r0, r0, r0 │ │ │ │ - eorseq sp, r4, ip, lsl ip │ │ │ │ + eorseq sp, r4, ip, lsr #26 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebf2f80 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ tstcs fp, #122880 @ 0x1e000 │ │ │ │ - cmppne r4, r1, asr #12 @ p-variant is OBSOLETE │ │ │ │ + cmppcs r4, r1, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ @ instruction: 0xf6419200 │ │ │ │ - vsubl.s8 , d0, d28 │ │ │ │ + vmvn.i32 d18, #3072 @ 0x00000c00 │ │ │ │ @ instruction: 0xf0a8022f │ │ │ │ - @ instruction: 0xf500fa13 │ │ │ │ + @ instruction: 0xf500fa93 │ │ │ │ @ instruction: 0xf50031a8 │ │ │ │ vhsub.s8 d19, d20, d26 │ │ │ │ - vbic.i32 d16, #0 @ 0x00000000 │ │ │ │ + vqdmlal.s , d0, d0[0] │ │ │ │ @ instruction: 0xf500032f │ │ │ │ @ instruction: 0xf8c130ab │ │ │ │ ldc 5, cr3, [pc, #976] @ 0x9c18c │ │ │ │ @ instruction: 0xf8d27b0e │ │ │ │ vst4.32 {d19-d22}, [r3 :256], r8 │ │ │ │ @ instruction: 0xf0434300 │ │ │ │ @ instruction: 0xf8c20306 │ │ │ │ @@ -143040,29 +143040,29 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r0, #-0] │ │ │ │ stmdbvs r5, {r0, r4, r8, lr} │ │ │ │ andeq r0, r0, r0 │ │ │ │ ldceq 1, cr2, [r7, #-456] @ 0xfffffe38 │ │ │ │ andeq r0, r0, r0 │ │ │ │ - eorseq sp, r4, ip, lsl ip │ │ │ │ + eorseq sp, r4, ip, lsr #26 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebf3010 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ tstcs fp, #122880 @ 0x1e000 │ │ │ │ - cmppne r4, r1, asr #12 @ p-variant is OBSOLETE │ │ │ │ + cmppcs r4, r1, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ @ instruction: 0xf6419200 │ │ │ │ - vsubl.s8 , d0, d28 │ │ │ │ + vmvn.i32 d18, #3072 @ 0x00000c00 │ │ │ │ @ instruction: 0xf0a8022f │ │ │ │ - @ instruction: 0xf500f9cb │ │ │ │ + @ instruction: 0xf500fa4b │ │ │ │ @ instruction: 0xf50031a8 │ │ │ │ vhsub.s8 d19, d20, d26 │ │ │ │ - vbic.i32 d16, #0 @ 0x00000000 │ │ │ │ + vqdmlal.s , d0, d0[0] │ │ │ │ @ instruction: 0xf500032f │ │ │ │ @ instruction: 0xf8c130ab │ │ │ │ ldc 5, cr3, [pc, #976] @ 0x9c21c │ │ │ │ @ instruction: 0xf8d27b0e │ │ │ │ vst4.32 {d19-d22}, [r3 :256], r8 │ │ │ │ @ instruction: 0xf0434300 │ │ │ │ @ instruction: 0xf8c20306 │ │ │ │ @@ -143076,29 +143076,29 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r0, #-0] │ │ │ │ stmdbvs r5, {r4, r8, lr} │ │ │ │ andeq r0, r0, r0 │ │ │ │ ldceq 1, cr2, [r7, #-456] @ 0xfffffe38 │ │ │ │ andeq r0, r0, r0 │ │ │ │ - eorseq sp, r4, ip, lsl ip │ │ │ │ + eorseq sp, r4, ip, lsr #26 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebf30a0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ tstcs fp, #122880 @ 0x1e000 │ │ │ │ - cmppne r4, r1, asr #12 @ p-variant is OBSOLETE │ │ │ │ + cmppcs r4, r1, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ @ instruction: 0xf6419200 │ │ │ │ - vsubl.s8 , d0, d28 │ │ │ │ + vmvn.i32 d18, #3072 @ 0x00000c00 │ │ │ │ @ instruction: 0xf0a8022f │ │ │ │ - @ instruction: 0xf500f983 │ │ │ │ + @ instruction: 0xf500fa03 │ │ │ │ @ instruction: 0xf50031a8 │ │ │ │ vhsub.s8 d19, d20, d26 │ │ │ │ - vbic.i32 d16, #0 @ 0x00000000 │ │ │ │ + vqdmlal.s , d0, d0[0] │ │ │ │ @ instruction: 0xf500032f │ │ │ │ @ instruction: 0xf8c130ab │ │ │ │ ldc 5, cr3, [pc, #976] @ 0x9c2ac │ │ │ │ @ instruction: 0xf8d27b0e │ │ │ │ vst4.32 {d19-d22}, [r3 :256], r8 │ │ │ │ @ instruction: 0xf0434300 │ │ │ │ @ instruction: 0xf8c20302 │ │ │ │ @@ -143112,29 +143112,29 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r0, #-0] │ │ │ │ stmdbvs r5, {r1, r2, r8, sl, fp, sp} │ │ │ │ andeq r0, r0, r0 │ │ │ │ ldceq 1, cr2, [r7, #-456] @ 0xfffffe38 │ │ │ │ andeq r0, r0, r0 │ │ │ │ - eorseq sp, r4, ip, lsl ip │ │ │ │ + eorseq sp, r4, ip, lsr #26 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebf3130 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ tstcs fp, #122880 @ 0x1e000 │ │ │ │ - cmppne r4, r1, asr #12 @ p-variant is OBSOLETE │ │ │ │ + cmppcs r4, r1, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ @ instruction: 0xf6419200 │ │ │ │ - vsubl.s8 , d0, d28 │ │ │ │ + vmvn.i32 d18, #3072 @ 0x00000c00 │ │ │ │ @ instruction: 0xf0a8022f │ │ │ │ - @ instruction: 0xf500f93b │ │ │ │ + @ instruction: 0xf500f9bb │ │ │ │ @ instruction: 0xf50031a8 │ │ │ │ vhsub.s8 d19, d20, d26 │ │ │ │ - vbic.i32 d16, #0 @ 0x00000000 │ │ │ │ + vqdmlal.s , d0, d0[0] │ │ │ │ @ instruction: 0xf500032f │ │ │ │ @ instruction: 0xf8c130ab │ │ │ │ ldc 5, cr3, [pc, #976] @ 0x9c33c │ │ │ │ @ instruction: 0xf8d27b0e │ │ │ │ vst4.32 {d19-d22}, [r3 :256], r8 │ │ │ │ @ instruction: 0xf0434300 │ │ │ │ @ instruction: 0xf8c20302 │ │ │ │ @@ -143148,29 +143148,29 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r0, #-0] │ │ │ │ stmdbvs r5, {r0, r2, r8, sl, fp, sp} │ │ │ │ andeq r0, r0, r0 │ │ │ │ ldceq 1, cr2, [r7, #-456] @ 0xfffffe38 │ │ │ │ andeq r0, r0, r0 │ │ │ │ - eorseq sp, r4, ip, lsl ip │ │ │ │ + eorseq sp, r4, ip, lsr #26 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebf31c0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ tstcs fp, #122880 @ 0x1e000 │ │ │ │ - cmppne r4, r1, asr #12 @ p-variant is OBSOLETE │ │ │ │ + cmppcs r4, r1, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ @ instruction: 0xf6419200 │ │ │ │ - vsubl.s8 , d0, d28 │ │ │ │ + vmvn.i32 d18, #3072 @ 0x00000c00 │ │ │ │ @ instruction: 0xf0a8022f │ │ │ │ - @ instruction: 0xf500f8f3 │ │ │ │ + @ instruction: 0xf500f973 │ │ │ │ @ instruction: 0xf50031a8 │ │ │ │ vhsub.s8 d19, d20, d26 │ │ │ │ - vbic.i32 d16, #0 @ 0x00000000 │ │ │ │ + vqdmlal.s , d0, d0[0] │ │ │ │ @ instruction: 0xf500032f │ │ │ │ @ instruction: 0xf8c130ab │ │ │ │ ldc 5, cr3, [pc, #976] @ 0x9c3cc │ │ │ │ @ instruction: 0xf8d27b0e │ │ │ │ vst4.32 {d19-d22}, [r3 :256], r8 │ │ │ │ @ instruction: 0xf0434300 │ │ │ │ @ instruction: 0xf8c20302 │ │ │ │ @@ -143184,29 +143184,29 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r0, #-0] │ │ │ │ stmdbvs r5, {r0, r1, r8, fp, sp} │ │ │ │ andeq r0, r0, r0 │ │ │ │ ldceq 1, cr2, [r7, #-456] @ 0xfffffe38 │ │ │ │ andeq r0, r0, r0 │ │ │ │ - eorseq sp, r4, ip, lsl ip │ │ │ │ + eorseq sp, r4, ip, lsr #26 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebf3250 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ tstcs fp, #122880 @ 0x1e000 │ │ │ │ - cmppne r4, r1, asr #12 @ p-variant is OBSOLETE │ │ │ │ + cmppcs r4, r1, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ @ instruction: 0xf6419200 │ │ │ │ - vsubl.s8 , d0, d28 │ │ │ │ + vmvn.i32 d18, #3072 @ 0x00000c00 │ │ │ │ @ instruction: 0xf0a8022f │ │ │ │ - @ instruction: 0xf500f8ab │ │ │ │ + @ instruction: 0xf500f92b │ │ │ │ @ instruction: 0xf50031a8 │ │ │ │ vhsub.s8 d19, d20, d26 │ │ │ │ - vbic.i32 d16, #0 @ 0x00000000 │ │ │ │ + vqdmlal.s , d0, d0[0] │ │ │ │ @ instruction: 0xf500032f │ │ │ │ @ instruction: 0xf8c130ab │ │ │ │ ldc 5, cr3, [pc, #976] @ 0x9c45c │ │ │ │ @ instruction: 0xf8d27b0e │ │ │ │ vst4.32 {d19-d22}, [r3 :256], r8 │ │ │ │ @ instruction: 0xf0434300 │ │ │ │ @ instruction: 0xf8c20302 │ │ │ │ @@ -143220,29 +143220,29 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r0, #-0] │ │ │ │ stmdbvs r5, {r8, sl, fp, sp} │ │ │ │ andeq r0, r0, r0 │ │ │ │ ldceq 1, cr2, [r7, #-456] @ 0xfffffe38 │ │ │ │ andeq r0, r0, r0 │ │ │ │ - eorseq sp, r4, ip, lsl ip │ │ │ │ + eorseq sp, r4, ip, lsr #26 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebf32e0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ tstcs fp, #122880 @ 0x1e000 │ │ │ │ - cmppne r4, r1, asr #12 @ p-variant is OBSOLETE │ │ │ │ + cmppcs r4, r1, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ @ instruction: 0xf6419200 │ │ │ │ - vsubl.s8 , d0, d28 │ │ │ │ + vmvn.i32 d18, #3072 @ 0x00000c00 │ │ │ │ @ instruction: 0xf0a8022f │ │ │ │ - @ instruction: 0xf500f863 │ │ │ │ + @ instruction: 0xf500f8e3 │ │ │ │ @ instruction: 0xf50031a8 │ │ │ │ vhsub.s8 d19, d20, d26 │ │ │ │ - vbic.i32 d16, #0 @ 0x00000000 │ │ │ │ + vqdmlal.s , d0, d0[0] │ │ │ │ @ instruction: 0xf500032f │ │ │ │ @ instruction: 0xf8c130ab │ │ │ │ ldc 5, cr3, [pc, #976] @ 0x9c4ec │ │ │ │ @ instruction: 0xf8d27b0e │ │ │ │ vst4.32 {d19-d22}, [r3 :256], r8 │ │ │ │ @ instruction: 0xf0434300 │ │ │ │ @ instruction: 0xf8c20302 │ │ │ │ @@ -143256,29 +143256,29 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r0, #-0] │ │ │ │ stmdbvs r5, {r8, sp} │ │ │ │ andeq r0, r0, r0 │ │ │ │ ldceq 1, cr2, [r7, #-456] @ 0xfffffe38 │ │ │ │ andeq r0, r0, r0 │ │ │ │ - eorseq sp, r4, ip, lsl ip │ │ │ │ + eorseq sp, r4, ip, lsr #26 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebf3370 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ tstcs fp, #122880 @ 0x1e000 │ │ │ │ - cmppne r4, r1, asr #12 @ p-variant is OBSOLETE │ │ │ │ + cmppcs r4, r1, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ @ instruction: 0xf6419200 │ │ │ │ - vsubl.s8 , d0, d28 │ │ │ │ + vmvn.i32 d18, #3072 @ 0x00000c00 │ │ │ │ @ instruction: 0xf0a8022f │ │ │ │ - @ instruction: 0xf500f81b │ │ │ │ + @ instruction: 0xf500f89b │ │ │ │ @ instruction: 0xf50031a8 │ │ │ │ vhsub.s8 d19, d20, d26 │ │ │ │ - vqdmlal.s q8, d0, d0[0] │ │ │ │ + vorr.i32 , #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf500032f │ │ │ │ @ instruction: 0xf8c130ab │ │ │ │ ldc 5, cr3, [pc, #976] @ 0x9c57c │ │ │ │ @ instruction: 0xf8d27b0e │ │ │ │ vst4.32 {d19-d22}, [r3 :256], r8 │ │ │ │ @ instruction: 0xf0431384 │ │ │ │ @ instruction: 0xf8c20380 │ │ │ │ @@ -143292,29 +143292,29 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r0, #-0] │ │ │ │ tstmi r5, r1, ror #8 │ │ │ │ andeq r0, r0, r0 │ │ │ │ svceq 0x00004006 │ │ │ │ andeq r0, r0, r0 │ │ │ │ - eorseq sp, r4, ip, lsl ip │ │ │ │ + eorseq sp, r4, ip, lsr #26 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebf3400 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ tstcs fp, #188416 @ 0x2e000 │ │ │ │ - cmppne r4, r1, asr #12 @ p-variant is OBSOLETE │ │ │ │ + cmppcs r4, r1, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ @ instruction: 0xf6419200 │ │ │ │ - vsubl.s8 , d0, d28 │ │ │ │ - @ instruction: 0xf0a7022f │ │ │ │ - @ instruction: 0xf500ffd3 │ │ │ │ + vmvn.i32 d18, #3072 @ 0x00000c00 │ │ │ │ + @ instruction: 0xf0a8022f │ │ │ │ + @ instruction: 0xf500f853 │ │ │ │ @ instruction: 0xf50032a8 │ │ │ │ vcgt.s8 d19, d20, d26 │ │ │ │ - vmla.f d16, d0, d0[3] │ │ │ │ + vorr.i32 , #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf500012f │ │ │ │ @ instruction: 0xf8c230ab │ │ │ │ ldc 5, cr1, [pc, #976] @ 0x9c60c │ │ │ │ @ instruction: 0xf8d37b1e │ │ │ │ vst4.32 {d17-d20}, [r1 :256], r8 │ │ │ │ @ instruction: 0xf8c31142 │ │ │ │ stc 0, cr1, [r0, #736] @ 0x2e0 │ │ │ │ @@ -143344,29 +143344,29 @@ │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd00 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ tstmi r6, r5, ror #4 │ │ │ │ andeq r0, r0, r0 │ │ │ │ ldrsbeq r2, [sp, #2] │ │ │ │ andeq r0, r0, r0 │ │ │ │ - eorseq sp, r4, ip, lsl ip │ │ │ │ + eorseq sp, r4, ip, lsr #26 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebf34d0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ tstcs fp, #352256 @ 0x56000 │ │ │ │ - cmppne r4, r1, asr #12 @ p-variant is OBSOLETE │ │ │ │ + cmppcs r4, r1, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ @ instruction: 0xf6419200 │ │ │ │ - vsubl.s8 , d0, d28 │ │ │ │ + vmvn.i32 d18, #3072 @ 0x00000c00 │ │ │ │ @ instruction: 0xf0a7022f │ │ │ │ - @ instruction: 0xf500ff6b │ │ │ │ + @ instruction: 0xf500ffeb │ │ │ │ @ instruction: 0xf50032a8 │ │ │ │ vrhadd.s8 d19, d20, d26 │ │ │ │ - vorr.i32 q8, #2048 @ 0x00000800 │ │ │ │ + vqdmlal.s , d0, d0[6] │ │ │ │ @ instruction: 0xf500032f │ │ │ │ @ instruction: 0xf8c230ab │ │ │ │ ldc 5, cr3, [pc, #976] @ 0x9c6dc │ │ │ │ @ instruction: 0xf8d17b2c │ │ │ │ @ instruction: 0xf04330b8 │ │ │ │ @ instruction: 0xf0437389 │ │ │ │ @ instruction: 0xf8c10310 │ │ │ │ @@ -143434,29 +143434,29 @@ │ │ │ │ andeq r0, r0, r0 │ │ │ │ @ instruction: 0x11221011 │ │ │ │ andeq r0, r0, r0 │ │ │ │ tsteq r0, r1, lsr r1 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, r1, asr #2 │ │ │ │ andeq r0, r0, r0 │ │ │ │ - eorseq sp, r4, ip, lsl ip │ │ │ │ + eorseq sp, r4, ip, lsr #26 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebf3640 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ tstcs fp, #368640 @ 0x5a000 │ │ │ │ - cmppne r4, r1, asr #12 @ p-variant is OBSOLETE │ │ │ │ + cmppcs r4, r1, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ @ instruction: 0xf6419200 │ │ │ │ - vsubl.s8 , d0, d28 │ │ │ │ + vmvn.i32 d18, #3072 @ 0x00000c00 │ │ │ │ @ instruction: 0xf0a7022f │ │ │ │ - @ instruction: 0xf500feb3 │ │ │ │ + @ instruction: 0xf500ff33 │ │ │ │ @ instruction: 0xf50032a8 │ │ │ │ vrhadd.s8 d19, d20, d26 │ │ │ │ - vqdmlal.s q8, d0, d0[6] │ │ │ │ + vbic.i32 , #2048 @ 0x00000800 │ │ │ │ @ instruction: 0xf500032f │ │ │ │ @ instruction: 0xf8c230ab │ │ │ │ @ instruction: 0xf04f35f4 │ │ │ │ @ instruction: 0xf2c80c10 │ │ │ │ ldc 12, cr0, [pc, #840] @ 0x9c7cc │ │ │ │ @ instruction: 0xf8d17b2e │ │ │ │ b 0x116876c │ │ │ │ @@ -143528,29 +143528,29 @@ │ │ │ │ andeq r0, r0, r0 │ │ │ │ @ instruction: 0x11231121 │ │ │ │ andeq r0, r0, r0 │ │ │ │ tsteq r0, r1, lsr r1 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r1, r0, r1, asr #2 │ │ │ │ andeq r0, r0, r0 │ │ │ │ - eorseq sp, r4, ip, lsl ip │ │ │ │ + eorseq sp, r4, ip, lsr #26 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebf37c0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ tstcs fp, #368640 @ 0x5a000 │ │ │ │ - cmppne r4, r1, asr #12 @ p-variant is OBSOLETE │ │ │ │ + cmppcs r4, r1, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ @ instruction: 0xf6419200 │ │ │ │ - vsubl.s8 , d0, d28 │ │ │ │ + vmvn.i32 d18, #3072 @ 0x00000c00 │ │ │ │ @ instruction: 0xf0a7022f │ │ │ │ - @ instruction: 0xf500fdf3 │ │ │ │ + @ instruction: 0xf500fe73 │ │ │ │ @ instruction: 0xf50032a8 │ │ │ │ vrhadd.s8 d19, d20, d26 │ │ │ │ - vbic.i32 q8, #1024 @ 0x00000400 │ │ │ │ + vsubw.s8 , q8, d4 │ │ │ │ @ instruction: 0xf500032f │ │ │ │ @ instruction: 0xf8c230ab │ │ │ │ ldc 5, cr3, [pc, #976] @ 0x9c9cc │ │ │ │ @ instruction: 0xf8d17b30 │ │ │ │ vst4.32 {d19-d22}, [r3 :256], r8 │ │ │ │ @ instruction: 0xf0430350 │ │ │ │ @ instruction: 0xf8c10318 │ │ │ │ @@ -143624,29 +143624,29 @@ │ │ │ │ andeq r0, r0, r0 │ │ │ │ @ instruction: 0x11231111 │ │ │ │ andeq r0, r0, r0 │ │ │ │ tsteq r0, r1, lsr r1 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, r1, asr #2 │ │ │ │ andeq r0, r0, r0 │ │ │ │ - eorseq sp, r4, ip, lsl ip │ │ │ │ + eorseq sp, r4, ip, lsr #26 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebf3940 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ tstcs fp, #368640 @ 0x5a000 │ │ │ │ - cmppne r4, r1, asr #12 @ p-variant is OBSOLETE │ │ │ │ + cmppcs r4, r1, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ @ instruction: 0xf6419200 │ │ │ │ - vsubl.s8 , d0, d28 │ │ │ │ + vmvn.i32 d18, #3072 @ 0x00000c00 │ │ │ │ @ instruction: 0xf0a7022f │ │ │ │ - @ instruction: 0xf500fd33 │ │ │ │ + @ instruction: 0xf500fdb3 │ │ │ │ @ instruction: 0xf50032a8 │ │ │ │ vrhadd.s8 d19, d20, d26 │ │ │ │ - vbic.i32 q8, #1024 @ 0x00000400 │ │ │ │ + vsubw.s8 , q8, d4 │ │ │ │ @ instruction: 0xf500032f │ │ │ │ @ instruction: 0xf8c230ab │ │ │ │ ldc 5, cr3, [pc, #976] @ 0x9cb4c │ │ │ │ @ instruction: 0xf8d17b30 │ │ │ │ vst4.32 {d19-d22}, [r3 :256], r8 │ │ │ │ @ instruction: 0xf0430350 │ │ │ │ @ instruction: 0xf8c10308 │ │ │ │ @@ -143720,32 +143720,32 @@ │ │ │ │ andeq r0, r0, r0 │ │ │ │ @ instruction: 0x11231111 │ │ │ │ andeq r0, r0, r0 │ │ │ │ tsteq r0, r1, lsr r1 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, r1, asr #2 │ │ │ │ andeq r0, r0, r0 │ │ │ │ - eorseq sp, r4, ip, lsl ip │ │ │ │ + eorseq sp, r4, ip, lsr #26 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebf3ac0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addslt r0, sp, r0, lsl #31 │ │ │ │ mcrrmi 10, 4, r4, r7, cr6 │ │ │ │ @ instruction: 0xf641231b │ │ │ │ - vmla.f d17, d0, d0[1] │ │ │ │ + vorr.i32 q9, #4 @ 0x00000004 │ │ │ │ andls r0, r0, #-1073741813 @ 0xc000000b │ │ │ │ - eorne pc, ip, #68157440 @ 0x4100000 │ │ │ │ + eorscs pc, ip, #68157440 @ 0x4100000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ stmdavs r4!, {r0, r8, sl, sp} │ │ │ │ @ instruction: 0xf04f941b │ │ │ │ @ instruction: 0xf0a70400 │ │ │ │ - @ instruction: 0xf500fc6d │ │ │ │ + @ instruction: 0xf500fced │ │ │ │ @ instruction: 0xf50033a8 │ │ │ │ vrhadd.s8 d19, d20, d26 │ │ │ │ - vsubl.s8 q8, d16, d0 │ │ │ │ + vrshr.s64 d17, d0, #64 │ │ │ │ strmi r0, [r4], -pc, lsr #4 │ │ │ │ blvc 0xdd7f80 │ │ │ │ ldrbcs pc, [r4, #2243]! @ 0x8c3 @ │ │ │ │ adccc pc, fp, r0, lsl #10 │ │ │ │ ldrsbtcs pc, [r8], r1 @ │ │ │ │ subne pc, r2, #1107296256 @ 0x42000000 │ │ │ │ andeq pc, r1, #66 @ 0x42 │ │ │ │ @@ -143769,18 +143769,18 @@ │ │ │ │ @ instruction: 0x2660f8d3 │ │ │ │ andcs pc, pc, #34 @ 0x22 │ │ │ │ rscseq pc, r0, #34 @ 0x22 │ │ │ │ andcs pc, r1, #66 @ 0x42 │ │ │ │ andseq pc, r0, #66 @ 0x42 │ │ │ │ strbtcs pc, [r0], -r3, asr #17 @ │ │ │ │ vqsub.s8 q1, , q5 │ │ │ │ - andcs lr, r0, #3936 @ 0xf60 │ │ │ │ + andcs lr, r0, #472 @ 0x1d8 │ │ │ │ stmdbge r2, {r5, r9, sl, lr} │ │ │ │ ldcleq 0, cr15, [ip], #316 @ 0x13c │ │ │ │ - cmppcc r0, #70254592 @ p-variant is OBSOLETE @ 0x4300000 │ │ │ │ + msrmi SPSR_, #70254592 @ 0x4300000 │ │ │ │ msreq CPSR_fsxc, #192, 4 │ │ │ │ andspl pc, r1, sp, lsl #17 │ │ │ │ vcgt.s8 d25, d0, d2 │ │ │ │ vshl.s8 d22, d15, d0 │ │ │ │ @ instruction: 0xf8cd4324 │ │ │ │ movwls ip, #57372 @ 0xe01c │ │ │ │ andmi pc, ip, sp, lsr #17 │ │ │ │ @@ -143790,34 +143790,34 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andslt sp, sp, r9, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmla.f16 d11, d13, d16 │ │ │ │ - svclt 0x0000f901 │ │ │ │ + svclt 0x0000f981 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ tstmi r6, r2, ror #4 │ │ │ │ andeq r0, r0, r0 │ │ │ │ ldrsbeq r2, [sp, #2] │ │ │ │ andeq r0, r0, r0 │ │ │ │ - eorseq sp, r4, ip, lsl ip │ │ │ │ + eorseq sp, r4, ip, lsr #26 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebf3bf4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ tstcs fp, #339968 @ 0x53000 │ │ │ │ - cmppne r4, r1, asr #12 @ p-variant is OBSOLETE │ │ │ │ + cmppcs r4, r1, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ andls r2, r0, #1048576 @ 0x100000 │ │ │ │ - eorne pc, ip, #68157440 @ 0x4100000 │ │ │ │ + eorscs pc, ip, #68157440 @ 0x4100000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ @ instruction: 0xf0a72510 │ │ │ │ - @ instruction: 0xf500fbd7 │ │ │ │ + @ instruction: 0xf500fc57 │ │ │ │ @ instruction: 0xf50033aa │ │ │ │ ldc 4, cr3, [pc, #684] @ 0x9ccd0 │ │ │ │ @ instruction: 0xf5007b2e │ │ │ │ ldc 14, cr3, [pc, #672] @ 0x9cccc │ │ │ │ @ instruction: 0xf8d36b2e │ │ │ │ @ instruction: 0xf50e20b8 │ │ │ │ stmdbmi r6, {r2, r3, r6, r7, sl, fp, sp, lr}^ │ │ │ │ @@ -143884,56 +143884,56 @@ │ │ │ │ andeq r0, r0, r0 │ │ │ │ @ instruction: 0x01200000 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, r1, lsl r2 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, r2, asr #2 │ │ │ │ andeq r0, r0, r0 │ │ │ │ - eorseq sp, r4, ip, lsl ip │ │ │ │ - eorseq sp, r4, r8, lsl #25 │ │ │ │ + eorseq sp, r4, ip, lsr #26 │ │ │ │ + mlaseq r4, r8, sp, sp │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebf3d5c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ tstcs fp, #77824 @ 0x13000 │ │ │ │ @ instruction: 0xf6414605 │ │ │ │ - vmla.f d17, d0, d0[1] │ │ │ │ + vorr.i32 q9, #4 @ 0x00000004 │ │ │ │ andls r0, r0, #-1073741813 @ 0xc000000b │ │ │ │ - eorne pc, ip, #68157440 @ 0x4100000 │ │ │ │ + eorscs pc, ip, #68157440 @ 0x4100000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - blx 0x9d8e1e │ │ │ │ + blx 0xfe9d8e1e │ │ │ │ strtmi r4, [r8], -r4, lsl #12 │ │ │ │ @ instruction: 0xff32f7ff │ │ │ │ @ instruction: 0x33abf504 │ │ │ │ ldmib r1, {r0, r1, r2, r8, sp, pc}^ │ │ │ │ stmib r3, {r8}^ │ │ │ │ andlt r0, r3, r8, lsl r1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ andsne r0, r1, r1, lsr #4 │ │ │ │ andeq r0, r0, r1, lsl r0 │ │ │ │ - eorseq sp, r4, ip, lsl ip │ │ │ │ + eorseq sp, r4, ip, lsr #26 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ bmi 0x1c48dd8 │ │ │ │ @ instruction: 0xf641231b │ │ │ │ - vmla.f d17, d0, d0[1] │ │ │ │ + vorr.i32 q9, #4 @ 0x00000004 │ │ │ │ vrhadd.s8 d16, d3, d31 │ │ │ │ @ instruction: 0xf2c40890 │ │ │ │ andls r1, r0, #196608 @ 0x30000 │ │ │ │ - eorne pc, ip, #68157440 @ 0x4100000 │ │ │ │ + eorscs pc, ip, #68157440 @ 0x4100000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - blx 0xffc58e88 │ │ │ │ + blx 0x1c58e8a │ │ │ │ strcc pc, [r8, #1280]! @ 0x500 │ │ │ │ - orreq pc, ip, #68, 4 @ 0x40000004 │ │ │ │ + orrsne pc, ip, #68, 4 @ 0x40000004 │ │ │ │ msreq CPSR_fsxc, #192, 4 │ │ │ │ strtcc pc, [fp], #1280 @ 0x500 │ │ │ │ blvc 0x111827c │ │ │ │ ldrbcc pc, [r4, #2245]! @ 0x8c5 @ │ │ │ │ @ instruction: 0x33aaf500 │ │ │ │ stclvs 5, cr15, [ip], {5} │ │ │ │ vbic.i32 q9, #134217728 @ 0x08000000 │ │ │ │ @@ -144024,32 +144024,32 @@ │ │ │ │ andeq r0, r0, r0 │ │ │ │ andcs r0, r0, r0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ @ instruction: 0x01230000 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r2, r0, r1, lsl r1 │ │ │ │ andeq r0, r0, r0 │ │ │ │ - eorseq sp, r4, ip, lsl ip │ │ │ │ - eorseq sp, r4, r8, lsr #27 │ │ │ │ + eorseq sp, r4, ip, lsr #26 │ │ │ │ + ldrhteq sp, [r4], -r8 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ bmi 0x1f88fac │ │ │ │ @ instruction: 0xf641231b │ │ │ │ - vmla.f d17, d0, d0[1] │ │ │ │ + vorr.i32 q9, #4 @ 0x00000004 │ │ │ │ vst4.8 {d16,d18,d20,d22}, [pc :128] │ │ │ │ vmul.f d21, d4, d3[0] │ │ │ │ andls r1, r0, #49152 @ 0xc000 │ │ │ │ - eorne pc, ip, #68157440 @ 0x4100000 │ │ │ │ + eorscs pc, ip, #68157440 @ 0x4100000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - blx 0x1d905c │ │ │ │ + blx 0xfe1d905c │ │ │ │ strtcc pc, [r8], #1280 @ 0x500 │ │ │ │ adccc pc, sl, #0, 10 │ │ │ │ - orrseq pc, ip, #68, 4 @ 0x40000004 │ │ │ │ + @ instruction: 0x13acf244 │ │ │ │ msreq CPSR_fsxc, #192, 4 │ │ │ │ strcc pc, [fp, #1280]! @ 0x500 │ │ │ │ ldrbcc pc, [r4, #2244]! @ 0x8c4 @ │ │ │ │ stclvs 5, cr15, [ip], {4} │ │ │ │ blvc 0x129845c │ │ │ │ ldmdaeq r8!, {r0, r1, r2, r3, r6, ip, sp, lr, pc}^ │ │ │ │ stmiaeq r5, {r6, r7, r9, ip, sp, lr, pc}^ │ │ │ │ @@ -144152,32 +144152,32 @@ │ │ │ │ andeq r0, r0, r0 │ │ │ │ andseq r1, r1, r2, asr #2 │ │ │ │ andeq r0, r0, r0 │ │ │ │ beq 0x9cf8c │ │ │ │ andeq r0, r0, r0 │ │ │ │ andcs lr, r7, sl, lsl r0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ - eorseq sp, r4, ip, lsl ip │ │ │ │ - eorseq lr, r4, r8, lsl #2 │ │ │ │ + eorseq sp, r4, ip, lsr #26 │ │ │ │ + eorseq lr, r4, r8, lsl r2 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ bmi 0x1f091b0 │ │ │ │ @ instruction: 0xf641231b │ │ │ │ - vmla.f d17, d0, d0[1] │ │ │ │ + vorr.i32 q9, #4 @ 0x00000004 │ │ │ │ vrhadd.s8 d16, d3, d31 │ │ │ │ vmvn.i16 q8, #17664 @ 0x4500 │ │ │ │ andls r1, r0, #8192 @ 0x2000 │ │ │ │ - eorne pc, ip, #68157440 @ 0x4100000 │ │ │ │ + eorscs pc, ip, #68157440 @ 0x4100000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - @ instruction: 0xf900f0a7 │ │ │ │ + @ instruction: 0xf980f0a7 │ │ │ │ strcc pc, [r8, #1280]! @ 0x500 │ │ │ │ adccc pc, sl, #0, 10 │ │ │ │ - @ instruction: 0x03acf244 │ │ │ │ + @ instruction: 0x13bcf244 │ │ │ │ msreq CPSR_fsxc, #192, 4 │ │ │ │ cdpcc 5, 10, cr15, cr11, cr0, {0} │ │ │ │ ldrbcc pc, [r4, #2245]! @ 0x8c5 @ │ │ │ │ stclvs 5, cr15, [ip], {5} │ │ │ │ blvc 0x1198664 │ │ │ │ ldmdbeq r8!, {r0, r1, r2, r3, r6, ip, sp, lr, pc}^ │ │ │ │ stmibeq r5, {r6, r7, r9, ip, sp, lr, pc}^ │ │ │ │ @@ -144278,30 +144278,30 @@ │ │ │ │ andeq r0, r0, r0 │ │ │ │ tstne r1, r1, lsr r1 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andne r1, r1, r2, asr #2 │ │ │ │ andeq r0, r0, r0 │ │ │ │ tstvc pc, sl, ror r0 @ │ │ │ │ andeq r0, r0, r0 │ │ │ │ - eorseq sp, r4, ip, lsl ip │ │ │ │ - eorseq sp, r4, r8, lsr #24 │ │ │ │ + eorseq sp, r4, ip, lsr #26 │ │ │ │ + eorseq sp, r4, r8, lsr sp │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ bmi 0xfe1893b4 │ │ │ │ @ instruction: 0xf641231b │ │ │ │ - vmla.f d17, d0, d0[1] │ │ │ │ + vorr.i32 q9, #4 @ 0x00000004 │ │ │ │ strbcs r0, [r3], #-303 @ 0xfffffed1 │ │ │ │ @ instruction: 0xf6419200 │ │ │ │ - vsubl.s8 , d0, d28 │ │ │ │ + vmvn.i32 d18, #3072 @ 0x00000c00 │ │ │ │ vhsub.s8 d16, d0, d31 │ │ │ │ vmlsl.s8 q9, d1, d18 │ │ │ │ - @ instruction: 0xf0a60a11 │ │ │ │ - @ instruction: 0xf500ffff │ │ │ │ + @ instruction: 0xf0a70a11 │ │ │ │ + @ instruction: 0xf500f87f │ │ │ │ @ instruction: 0xf50033aa │ │ │ │ ldc 14, cr3, [pc, #684] @ 0x9d480 │ │ │ │ @ instruction: 0xf5007b4e │ │ │ │ @ instruction: 0xf50535a8 │ │ │ │ ldc 12, cr6, [pc, #816] @ 0x9d510 │ │ │ │ @ instruction: 0xf8d36b4d │ │ │ │ vqadd.s8 d18, d17, d28 │ │ │ │ @@ -144413,16 +144413,16 @@ │ │ │ │ andeq r0, r0, r0 │ │ │ │ tsteq r1, r1, lsr r1 │ │ │ │ andeq r0, r0, r0 │ │ │ │ stmdbeq r0, {r0, r1} │ │ │ │ andeq r0, r0, r0 │ │ │ │ andscs lr, pc, sl │ │ │ │ andeq r0, r0, r0 │ │ │ │ - eorseq sp, r4, ip, lsl ip │ │ │ │ - eorseq lr, r4, r8, asr #3 │ │ │ │ + eorseq sp, r4, ip, lsr #26 │ │ │ │ + ldrsbteq lr, [r4], -r8 │ │ │ │ @ instruction: 0x33a8f500 │ │ │ │ tstcs pc, r0, lsl r5 @ │ │ │ │ mvnseq pc, r0, asr #5 │ │ │ │ stcpl 4, cr15, [r9], {79} @ 0x4f │ │ │ │ stcne 2, cr15, [r1], {193} @ 0xc1 │ │ │ │ smmlsmi r8, r3, r8, pc @ │ │ │ │ adccc pc, fp, r0, lsl #10 │ │ │ │ @@ -144497,23 +144497,23 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebf46f8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ tstcs fp, #516096 @ 0x7e000 │ │ │ │ - cmppne r4, r1, asr #12 @ p-variant is OBSOLETE │ │ │ │ + cmppcs r4, r1, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ @ instruction: 0xf6419200 │ │ │ │ - vsubl.s8 , d0, d28 │ │ │ │ + vmvn.i32 d18, #3072 @ 0x00000c00 │ │ │ │ @ instruction: 0xf0a6022f │ │ │ │ - @ instruction: 0xf500fe57 │ │ │ │ + @ instruction: 0xf500fed7 │ │ │ │ @ instruction: 0xf50034a8 │ │ │ │ vhsub.s8 d19, d20, d26 │ │ │ │ - vrsra.s64 d16, d28, #64 │ │ │ │ + vqdmlal.s , d16, d0[3] │ │ │ │ @ instruction: 0xf500032f │ │ │ │ @ instruction: 0xf8c43eab │ │ │ │ @ instruction: 0xf50435f4 │ │ │ │ ldc 3, cr6, [pc, #816] @ 0x9d868 │ │ │ │ @ instruction: 0xf5007b45 │ │ │ │ @ instruction: 0xf8d23cac │ │ │ │ @ instruction: 0xf8d210bc │ │ │ │ @@ -144620,15 +144620,15 @@ │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r1, r1, r1, lsr #2 │ │ │ │ andeq r0, r0, r0 │ │ │ │ mrsmi r3, (UNDEF: 1) │ │ │ │ andeq r0, r0, r0 │ │ │ │ beq 0x89d784 │ │ │ │ andeq r0, r0, r0 │ │ │ │ - eorseq sp, r4, ip, lsl ip │ │ │ │ + eorseq sp, r4, ip, lsr #26 │ │ │ │ andeq r0, r0, r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebf490c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ @@ -150421,15 +150421,15 @@ │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ mrclt 7, 2, APSR_nzcv, cr10, cr1, {5} │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebfa394 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x461d0fd0 │ │ │ │ @ instruction: 0xf64e3801 │ │ │ │ - vsubw.s8 q11, q8, d8 │ │ │ │ + vrsra.s64 d23, d8, #64 │ │ │ │ addlt r0, r7, r4, lsr r3 │ │ │ │ ldrmi r4, [r6], -pc, lsl #12 │ │ │ │ eormi pc, r0, r3, asr r8 @ │ │ │ │ cdp2 7, 5, cr15, cr8, cr12, {5} │ │ │ │ eorvs pc, r4, #73400320 @ 0x4600000 │ │ │ │ addscs pc, r6, #192, 4 │ │ │ │ ldmdavs r1, {r0, r2, ip, pc} │ │ │ │ @@ -150447,15 +150447,15 @@ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bdf0 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebfa400 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x461d0fd0 │ │ │ │ - orrvs pc, r8, #81788928 @ 0x4e00000 │ │ │ │ + orrsvc pc, r8, #81788928 @ 0x4e00000 │ │ │ │ teqpeq r4, #192, 4 @ p-variant is OBSOLETE │ │ │ │ bl 0x18f430 │ │ │ │ strmi r0, [pc], -r0, lsl #7 │ │ │ │ ldmdavs ip, {r1, r2, r4, r9, sl, lr}^ │ │ │ │ cdp2 7, 2, cr15, cr2, cr12, {5} │ │ │ │ eorvs pc, r4, #73400320 @ 0x4600000 │ │ │ │ addscs pc, r6, #192, 4 │ │ │ │ @@ -150474,15 +150474,15 @@ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bdf0 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebfa46c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x461d0fd0 │ │ │ │ - orrvs pc, r8, #81788928 @ 0x4e00000 │ │ │ │ + orrsvc pc, r8, #81788928 @ 0x4e00000 │ │ │ │ teqpeq r4, #192, 4 @ p-variant is OBSOLETE │ │ │ │ bl 0x18f49c │ │ │ │ strmi r0, [pc], -r0, lsl #7 │ │ │ │ ldmvs ip, {r1, r2, r4, r9, sl, lr}^ │ │ │ │ stc2l 7, cr15, [ip, #688]! @ 0x2b0 │ │ │ │ eorvs pc, r4, #73400320 @ 0x4600000 │ │ │ │ addscs pc, r6, #192, 4 │ │ │ │ @@ -150501,15 +150501,15 @@ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bdf0 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebfa4d8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x461d0fd0 │ │ │ │ - orrvs pc, r8, #81788928 @ 0x4e00000 │ │ │ │ + orrsvc pc, r8, #81788928 @ 0x4e00000 │ │ │ │ teqpeq r4, #192, 4 @ p-variant is OBSOLETE │ │ │ │ bl 0x18f508 │ │ │ │ strmi r0, [pc], -r0, lsl #7 │ │ │ │ ldmdbvs ip, {r1, r2, r4, r9, sl, lr}^ │ │ │ │ ldc2 7, cr15, [r6, #688]! @ 0x2b0 │ │ │ │ eorvs pc, r4, #73400320 @ 0x4600000 │ │ │ │ addscs pc, r6, #192, 4 │ │ │ │ @@ -150652,15 +150652,15 @@ │ │ │ │ strtmi r4, [r6], ip, lsr #13 │ │ │ │ ldrtmi r9, [r0], -r6, lsl #6 │ │ │ │ @ instruction: 0xf8cd9b07 │ │ │ │ @ instruction: 0xf8cdc010 │ │ │ │ pop {r2, r4, sp, lr, pc} │ │ │ │ @ instruction: 0xf7c44070 │ │ │ │ svclt 0x0000bc99 │ │ │ │ - eorseq lr, r4, r8, lsr #29 │ │ │ │ + ldrhteq lr, [r4], -r8 │ │ │ │ ldrblt r2, [r0, #776]! @ 0x308 │ │ │ │ addmi r9, r3, r5, lsl #26 │ │ │ │ addsmi r4, sp, #24117248 @ 0x1700000 │ │ │ │ b 0x1489d84 │ │ │ │ blls 0x2428f8 │ │ │ │ bl 0x1d8a590 │ │ │ │ ble 0x3e65a4 │ │ │ │ @@ -150671,15 +150671,15 @@ │ │ │ │ strls r4, [r7], #-1038 @ 0xfffffbf2 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ ldcllt 7, cr15, [sl], #-784 @ 0xfffffcf0 │ │ │ │ strls r4, [r5], #-1555 @ 0xfffff9ed │ │ │ │ pop {r1, r3, r9, sl, lr} │ │ │ │ @ instruction: 0xf7c540f0 │ │ │ │ svclt 0x0000bd01 │ │ │ │ - eorseq lr, r4, r8, lsl pc │ │ │ │ + eorseq pc, r4, r8, lsr #32 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stceq 0, cr15, [r8], {79} @ 0x4f │ │ │ │ blx 0x3b4ff0 │ │ │ │ bls 0x2e25b4 │ │ │ │ @ instruction: 0x5606e9dd │ │ │ │ strbtvc lr, [ip], #2639 @ 0xa4f │ │ │ │ adcsmi r9, r4, #9216 @ 0x2400 │ │ │ │ @@ -150693,15 +150693,15 @@ │ │ │ │ @ instruction: 0xf7c441f0 │ │ │ │ ldc 12, cr11, [pc, #324] @ 0xa3728 │ │ │ │ vstr d7, [sp, #16] │ │ │ │ pop {r1, r2, r8, r9, fp, ip, sp, lr} │ │ │ │ @ instruction: 0xf7c541f0 │ │ │ │ svclt 0x0000bf51 │ │ │ │ ... │ │ │ │ - eorseq lr, r4, r8, lsl #31 │ │ │ │ + mlaseq r4, r8, r0, pc @ │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ ldrmi r2, [r0], r8, lsl #6 │ │ │ │ bls 0x2b3818 │ │ │ │ @ instruction: 0x5606e9dd │ │ │ │ svcls 0x000917dc │ │ │ │ svclt 0x000842b4 │ │ │ │ andle r4, sp, fp, lsr #5 │ │ │ │ @@ -150712,15 +150712,15 @@ │ │ │ │ strls lr, [r8], #-1036 @ 0xfffffbf4 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ stclt 7, cr15, [r6], #-784 @ 0xfffffcf0 │ │ │ │ smladls r6, r3, r6, r4 │ │ │ │ pop {r1, r3, r9, sl, lr} │ │ │ │ @ instruction: 0xf7c541f0 │ │ │ │ svclt 0x0000bcad │ │ │ │ - ldrshteq lr, [r4], -r8 │ │ │ │ + eorseq pc, r4, r8, lsl #2 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stceq 0, cr15, [r8], {79} @ 0x4f │ │ │ │ blx 0x3cb27c │ │ │ │ ldmib sp, {sl, fp, ip, sp, lr, pc}^ │ │ │ │ b 0x149c67c │ │ │ │ adcmi r7, r3, #236, 6 @ 0xb0000003 │ │ │ │ ldrbmi fp, [r4, #3848]! @ 0xf08 │ │ │ │ @@ -150734,35 +150734,35 @@ │ │ │ │ @ instruction: 0xf7c443f0 │ │ │ │ @ instruction: 0xf11ebbfd │ │ │ │ movwls r3, #29695 @ 0x73ff │ │ │ │ ldrbtcc pc, [pc], #324 @ 0xa3694 @ │ │ │ │ pop {r3, sl, ip, pc} │ │ │ │ @ instruction: 0xf7c643f0 │ │ │ │ svclt 0x0000bf8d │ │ │ │ - eorseq pc, r4, r8, rrx │ │ │ │ + eorseq pc, r4, r8, ror r1 @ │ │ │ │ @ instruction: 0xf04f4b06 │ │ │ │ blx 0x3a671e │ │ │ │ strmi r3, [r8], -r0, lsl #24 │ │ │ │ ldmib sp, {r0, r4, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf8cd2302 │ │ │ │ @ instruction: 0xf7c4c008 │ │ │ │ svclt 0x0000bbe3 │ │ │ │ - ldrsbteq pc, [r4], -r8 @ │ │ │ │ + eorseq pc, r4, r8, ror #3 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0060f8cc │ │ │ │ blmi 0x120f960 │ │ │ │ strmi r4, [pc], -r4, lsl #12 │ │ │ │ @ instruction: 0x21004690 │ │ │ │ stmdage r5, {r2, r3, r5, r6, r9, sp} │ │ │ │ strvs lr, [r8, #-2525]! @ 0xfffff623 │ │ │ │ @ instruction: 0x9321681b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - ldmda r8!, {r0, r2, r9, ip, sp, lr, pc} │ │ │ │ + ldm r8!, {r0, r2, r9, ip, sp, lr, pc} │ │ │ │ blmi 0x102bf18 │ │ │ │ movwls r4, #37026 @ 0x90a2 │ │ │ │ tstls r0, #1610612745 @ 0x60000009 │ │ │ │ mvnvc lr, pc, asr #20 │ │ │ │ tstls lr, #1543503872 @ 0x5c000000 │ │ │ │ tsteq r1, r5, ror fp │ │ │ │ movweq pc, #4175 @ 0x104f @ │ │ │ │ @@ -150816,29 +150816,29 @@ │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ stcls 6, cr4, [fp], #-128 @ 0xffffff80 │ │ │ │ ldrtmi r9, [sl], -sl, lsr #22 │ │ │ │ strls r4, [r0], #-1593 @ 0xfffff9c7 │ │ │ │ blx 0xff8616fa │ │ │ │ vabd.s16 q7, q11, q10 │ │ │ │ - svclt 0x0000f9f3 │ │ │ │ + svclt 0x0000fa73 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq pc, r4, r8, asr #2 │ │ │ │ + eorseq pc, r4, r8, asr r2 @ │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0060f8cc │ │ │ │ blmi 0x110fa90 │ │ │ │ strmi r4, [pc], -r0, lsl #13 │ │ │ │ tstcs r0, r6, lsl r6 │ │ │ │ strtpl lr, [r8], #-2525 @ 0xfffff623 │ │ │ │ stmdage r5, {r2, r3, r5, r6, r9, sp} │ │ │ │ @ instruction: 0x9321681b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - svc 0x00a0f204 │ │ │ │ + stmda r0!, {r0, r2, r9, ip, sp, lr, pc} │ │ │ │ movwls r4, #39738 @ 0x9b3a │ │ │ │ tstls r7, #16, 6 @ 0x40000000 │ │ │ │ movwcs r9, #4894 @ 0x131e │ │ │ │ eorcc pc, sl, sp, lsl #17 │ │ │ │ subcc pc, r4, sp, lsl #17 │ │ │ │ subcc pc, r6, sp, lsl #17 │ │ │ │ rsbcc pc, r2, sp, lsl #17 │ │ │ │ @@ -150888,72 +150888,72 @@ │ │ │ │ stcge 4, cr9, [r4], {1} │ │ │ │ ldrtmi r9, [r1], -fp, lsr #22 │ │ │ │ strls r4, [r0, #-1592] @ 0xfffff9c8 │ │ │ │ strmi pc, [r8], #-2818 @ 0xfffff4fe │ │ │ │ strls r9, [r2], #-2602 @ 0xfffff5d6 │ │ │ │ blx 0xff0e1814 │ │ │ │ vaba.s16 q7, q11, │ │ │ │ - svclt 0x0000f963 │ │ │ │ + svclt 0x0000f9e3 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq pc, r4, r0, asr r1 @ │ │ │ │ + eorseq pc, r4, r0, ror #4 │ │ │ │ ldrdgt pc, [r0], -pc @ │ │ │ │ @ instruction: 0x4686b530 │ │ │ │ stcls 4, cr2, [r4, #-112] @ 0xffffff90 │ │ │ │ ldrmi r4, [r1], -r8, lsl #12 │ │ │ │ blx 0x1b5192 │ │ │ │ blls 0x194964 │ │ │ │ strpl lr, [r3], #-2509 @ 0xfffff633 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ cdplt 7, 11, cr15, cr0, cr4, {6} │ │ │ │ - eorseq pc, r4, r8, asr r1 @ │ │ │ │ + eorseq pc, r4, r8, ror #4 │ │ │ │ ldrdgt pc, [r0], -pc @ │ │ │ │ @ instruction: 0x4686b530 │ │ │ │ stcls 4, cr2, [r4, #-112] @ 0xffffff90 │ │ │ │ ldrmi r4, [r1], -r8, lsl #12 │ │ │ │ blx 0x1b51ba │ │ │ │ blls 0x19498c │ │ │ │ strpl lr, [r3], #-2509 @ 0xfffff633 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ cdplt 7, 9, cr15, cr12, cr4, {6} │ │ │ │ - eorseq pc, r4, r8, asr #3 │ │ │ │ + ldrsbteq pc, [r4], -r8 @ │ │ │ │ ldrdgt pc, [r0], -pc @ │ │ │ │ @ instruction: 0x4686b530 │ │ │ │ stcls 4, cr2, [r4, #-112] @ 0xffffff90 │ │ │ │ ldrmi r4, [r1], -r8, lsl #12 │ │ │ │ blx 0x1b51e2 │ │ │ │ blls 0x1949b4 │ │ │ │ strpl lr, [r3], #-2509 @ 0xfffff633 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ cdplt 7, 8, cr15, cr8, cr4, {6} │ │ │ │ - eorseq pc, r4, r8, lsr r2 @ │ │ │ │ + eorseq pc, r4, r8, asr #6 │ │ │ │ ldrdgt pc, [r0], -pc @ │ │ │ │ @ instruction: 0x4686b530 │ │ │ │ stcls 4, cr2, [r4, #-112] @ 0xffffff90 │ │ │ │ ldrmi r4, [r1], -r8, lsl #12 │ │ │ │ blx 0x1b520a │ │ │ │ blls 0x1949dc │ │ │ │ strpl lr, [r3], #-2509 @ 0xfffff633 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ cdplt 7, 7, cr15, cr4, cr4, {6} │ │ │ │ - eorseq pc, r4, r8, lsr #5 │ │ │ │ + ldrhteq pc, [r4], -r8 @ │ │ │ │ ldrdgt pc, [r0], -pc @ │ │ │ │ @ instruction: 0x4686b530 │ │ │ │ stcls 4, cr2, [r4, #-112] @ 0xffffff90 │ │ │ │ ldrmi r4, [r1], -r8, lsl #12 │ │ │ │ blx 0x1b5232 │ │ │ │ blls 0x194a04 │ │ │ │ strpl lr, [r3], #-2509 @ 0xfffff633 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ cdplt 7, 6, cr15, cr0, cr4, {6} │ │ │ │ - eorseq pc, r4, r8, lsl r3 @ │ │ │ │ + eorseq pc, r4, r8, lsr #8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebfabe4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [r6], r8, ror #31 │ │ │ │ - stcvs 6, cr15, [r8], {78} @ 0x4e │ │ │ │ + ldcvc 6, cr15, [r8], {78} @ 0x4e │ │ │ │ ldceq 2, cr15, [r4], #-768 @ 0xfffffd00 │ │ │ │ bl 0x3cfc08 │ │ │ │ strmi r0, [r8], -lr, lsl #25 │ │ │ │ @ instruction: 0x461a4611 │ │ │ │ @ instruction: 0xf8dc9b07 │ │ │ │ @ instruction: 0xf04f4500 │ │ │ │ movwls r0, #3072 @ 0xc00 │ │ │ │ @@ -150964,15 +150964,15 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebfac30 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [r6], r8, ror #31 │ │ │ │ - stcvs 6, cr15, [r8], {78} @ 0x4e │ │ │ │ + ldcvc 6, cr15, [r8], {78} @ 0x4e │ │ │ │ ldceq 2, cr15, [r4], #-768 @ 0xfffffd00 │ │ │ │ bl 0x3cfc54 │ │ │ │ strmi r0, [r8], -lr, lsl #25 │ │ │ │ @ instruction: 0x461a4611 │ │ │ │ @ instruction: 0xf8dc9b07 │ │ │ │ @ instruction: 0xf04f4510 │ │ │ │ movwls r0, #3072 @ 0xc00 │ │ │ │ @@ -150986,15 +150986,15 @@ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebfac7c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ strmi r4, [r8], -r4, lsl #13 │ │ │ │ bls 0x2352d0 │ │ │ │ ldrmi r9, [sl], -r0, lsl #4 │ │ │ │ - orrvs pc, r8, #81788928 @ 0x4e00000 │ │ │ │ + orrsvc pc, r8, #81788928 @ 0x4e00000 │ │ │ │ teqpeq r4, #192, 4 @ p-variant is OBSOLETE │ │ │ │ orreq lr, ip, #3072 @ 0xc00 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ andgt pc, r8, sp, asr #17 │ │ │ │ @ instruction: 0xf8d39c07 │ │ │ │ movwls r3, #13600 @ 0x3520 │ │ │ │ msrvs CPSR_s, #73400320 @ 0x4600000 │ │ │ │ @@ -151009,15 +151009,15 @@ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebfacd8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ strmi r4, [r8], -r4, lsl #13 │ │ │ │ bls 0x23532c │ │ │ │ ldrmi r9, [sl], -r0, lsl #4 │ │ │ │ - orrvs pc, r8, #81788928 @ 0x4e00000 │ │ │ │ + orrsvc pc, r8, #81788928 @ 0x4e00000 │ │ │ │ teqpeq r4, #192, 4 @ p-variant is OBSOLETE │ │ │ │ orreq lr, ip, #3072 @ 0xc00 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ andgt pc, r8, sp, asr #17 │ │ │ │ @ instruction: 0xf8d39c07 │ │ │ │ movwls r3, #13616 @ 0x3530 │ │ │ │ msrvs CPSR_s, #73400320 @ 0x4600000 │ │ │ │ @@ -151032,15 +151032,15 @@ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebfad34 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ strmi r4, [r8], -r4, lsl #13 │ │ │ │ bls 0x235388 │ │ │ │ ldrmi r9, [sl], -r0, lsl #4 │ │ │ │ - orrvs pc, r8, #81788928 @ 0x4e00000 │ │ │ │ + orrsvc pc, r8, #81788928 @ 0x4e00000 │ │ │ │ teqpeq r4, #192, 4 @ p-variant is OBSOLETE │ │ │ │ orreq lr, ip, #3072 @ 0xc00 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ andgt pc, r8, sp, asr #17 │ │ │ │ @ instruction: 0xf8d39c07 │ │ │ │ movwls r3, #13632 @ 0x3540 │ │ │ │ msrvs CPSR_s, #73400320 @ 0x4600000 │ │ │ │ @@ -151055,15 +151055,15 @@ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebfad90 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ strmi r4, [r8], -r4, lsl #13 │ │ │ │ bls 0x2353e4 │ │ │ │ ldrmi r9, [sl], -r0, lsl #4 │ │ │ │ - orrvs pc, r8, #81788928 @ 0x4e00000 │ │ │ │ + orrsvc pc, r8, #81788928 @ 0x4e00000 │ │ │ │ teqpeq r4, #192, 4 @ p-variant is OBSOLETE │ │ │ │ orreq lr, ip, #3072 @ 0xc00 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ andgt pc, r8, sp, asr #17 │ │ │ │ @ instruction: 0xf8d39c07 │ │ │ │ movwls r3, #13648 @ 0x3550 │ │ │ │ msrvs CPSR_s, #73400320 @ 0x4600000 │ │ │ │ @@ -151073,41 +151073,41 @@ │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ strmi r4, [r8], -r4, lsl #13 │ │ │ │ @ instruction: 0xf64e4611 │ │ │ │ - vsubl.s8 q11, d16, d8 │ │ │ │ + vrshr.s64 d23, d8, #64 │ │ │ │ ldrlt r0, [r0], #-564 @ 0xfffffdcc │ │ │ │ addeq lr, ip, #2048 @ 0x800 │ │ │ │ movwls r9, #11009 @ 0x2b01 │ │ │ │ strbcs pc, [r0, #-2258]! @ 0xfffff72e @ │ │ │ │ andls r9, r3, #3072 @ 0xc00 │ │ │ │ eorvs pc, r4, #73400320 @ 0x4600000 │ │ │ │ addscs pc, r6, #192, 4 │ │ │ │ ldmdavs r2, {r2, sl, fp, ip, pc} │ │ │ │ ldclt 4, cr9, [r0], {1} │ │ │ │ stmiblt r4!, {r0, r1, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ strmi r4, [r8], -r4, lsl #13 │ │ │ │ @ instruction: 0xf64e4611 │ │ │ │ - vsubl.s8 q11, d16, d8 │ │ │ │ + vrshr.s64 d23, d8, #64 │ │ │ │ ldrlt r0, [r0], #-564 @ 0xfffffdcc │ │ │ │ addeq lr, ip, #2048 @ 0x800 │ │ │ │ movwls r9, #11009 @ 0x2b01 │ │ │ │ ldrbcs pc, [r0, #-2258]! @ 0xfffff72e @ │ │ │ │ andls r9, r3, #3072 @ 0xc00 │ │ │ │ eorvs pc, r4, #73400320 @ 0x4600000 │ │ │ │ addscs pc, r6, #192, 4 │ │ │ │ ldmdavs r2, {r2, sl, fp, ip, pc} │ │ │ │ ldclt 4, cr9, [r0], {1} │ │ │ │ stmiblt sl, {r0, r1, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ strmi r4, [r8], -r4, lsl #13 │ │ │ │ @ instruction: 0xf64e4611 │ │ │ │ - vsubl.s8 q11, d16, d8 │ │ │ │ + vrshr.s64 d23, d8, #64 │ │ │ │ ldrlt r0, [r0], #-564 @ 0xfffffdcc │ │ │ │ addeq lr, ip, #2048 @ 0x800 │ │ │ │ movwls r9, #11009 @ 0x2b01 │ │ │ │ strcs pc, [r0, #2258] @ 0x8d2 │ │ │ │ andls r9, r3, #3072 @ 0xc00 │ │ │ │ eorvs pc, r4, #73400320 @ 0x4600000 │ │ │ │ addscs pc, r6, #192, 4 │ │ │ │ @@ -151156,15 +151156,15 @@ │ │ │ │ strls r4, [r1], #-1544 @ 0xfffff9f8 │ │ │ │ teqpvc r0, r2, asr #12 @ p-variant is OBSOLETE │ │ │ │ cdp2 7, 4, cr15, cr10, cr4, {6} │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - eorseq pc, r4, r8, lsl r4 @ │ │ │ │ + eorseq pc, r4, r8, lsr #10 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [r5], -r3, lsl #1 │ │ │ │ strmi r2, [r9], r8 │ │ │ │ stcls 6, cr4, [sl], {144} @ 0x90 │ │ │ │ @@ -151209,15 +151209,15 @@ │ │ │ │ strls r4, [r1], #-1544 @ 0xfffff9f8 │ │ │ │ teqpvc r0, r2, asr #12 @ p-variant is OBSOLETE │ │ │ │ stc2l 7, cr15, [r0, #784]! @ 0x310 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - eorseq pc, r4, r8, lsl #9 │ │ │ │ + mlaseq r4, r8, r5, pc @ │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebfb018 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ strmi r4, [r5], -lr, lsl #12 │ │ │ │ andcc lr, r0, #3358720 @ 0x334000 │ │ │ │ @ instruction: 0xffe8f7ab │ │ │ │ @@ -151247,15 +151247,15 @@ │ │ │ │ strls r4, [r1], #-1544 @ 0xfffff9f8 │ │ │ │ teqpvc r0, r2, asr #12 @ p-variant is OBSOLETE │ │ │ │ ldc2 7, cr15, [r4, #784] @ 0x310 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - ldrshteq pc, [r4], -r8 @ │ │ │ │ + eorseq pc, r4, r8, lsl #12 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [r5], -r3, lsl #1 │ │ │ │ strmi r2, [r9], r8 │ │ │ │ stcls 6, cr4, [sl], {144} @ 0x90 │ │ │ │ @@ -151300,60 +151300,60 @@ │ │ │ │ strls r4, [r1], #-1544 @ 0xfffff9f8 │ │ │ │ teqpvc r0, r2, asr #12 @ p-variant is OBSOLETE │ │ │ │ stc2 7, cr15, [sl, #-784]! @ 0xfffffcf0 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - eorseq pc, r4, r8, ror #10 │ │ │ │ + eorseq pc, r4, r8, ror r6 @ │ │ │ │ ldrdgt pc, [r0], -pc @ │ │ │ │ @ instruction: 0x4686b530 │ │ │ │ stcls 4, cr2, [r4, #-112] @ 0xffffff90 │ │ │ │ ldrmi r4, [r1], -r8, lsl #12 │ │ │ │ blx 0x1b57fa │ │ │ │ blls 0x194fcc │ │ │ │ strpl lr, [r3], #-2509 @ 0xfffff633 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ bllt 0x1fe1eb0 │ │ │ │ - ldrsbteq pc, [r4], -r8 @ │ │ │ │ + eorseq pc, r4, r8, ror #13 │ │ │ │ ldrdgt pc, [r0], -pc @ │ │ │ │ @ instruction: 0x4686b530 │ │ │ │ stcls 4, cr2, [r4, #-112] @ 0xffffff90 │ │ │ │ ldrmi r4, [r1], -r8, lsl #12 │ │ │ │ blx 0x1b5822 │ │ │ │ blls 0x194ff4 │ │ │ │ strpl lr, [r3], #-2509 @ 0xfffff633 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ bllt 0x1ae1ed8 │ │ │ │ - eorseq pc, r4, r8, asr #12 │ │ │ │ + eorseq pc, r4, r8, asr r7 @ │ │ │ │ ldrdgt pc, [r0], -pc @ │ │ │ │ @ instruction: 0x4686b530 │ │ │ │ stcls 4, cr2, [r4, #-112] @ 0xffffff90 │ │ │ │ ldrmi r4, [r1], -r8, lsl #12 │ │ │ │ blx 0x1b584a │ │ │ │ blls 0x19501c │ │ │ │ strpl lr, [r3], #-2509 @ 0xfffff633 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ bllt 0x15e1f00 │ │ │ │ - ldrhteq pc, [r4], -r8 @ │ │ │ │ + eorseq pc, r4, r8, asr #15 │ │ │ │ ldrdgt pc, [r0], -pc @ │ │ │ │ @ instruction: 0x4686b530 │ │ │ │ stcls 4, cr2, [r4, #-112] @ 0xffffff90 │ │ │ │ ldrmi r4, [r1], -r8, lsl #12 │ │ │ │ blx 0x1b5872 │ │ │ │ blls 0x195044 │ │ │ │ strpl lr, [r3], #-2509 @ 0xfffff633 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ bllt 0x10e1f28 │ │ │ │ - eorseq pc, r4, r8, lsr #14 │ │ │ │ + eorseq pc, r4, r8, lsr r8 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebfb224 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [r6], r8, ror #31 │ │ │ │ - stcvs 6, cr15, [r8], {78} @ 0x4e │ │ │ │ + ldcvc 6, cr15, [r8], {78} @ 0x4e │ │ │ │ ldceq 2, cr15, [r4], #-768 @ 0xfffffd00 │ │ │ │ bl 0x3d0248 │ │ │ │ strmi r0, [r8], -lr, lsl #25 │ │ │ │ @ instruction: 0x461a4611 │ │ │ │ @ instruction: 0xf8dc9b07 │ │ │ │ @ instruction: 0xf04f4910 │ │ │ │ movwls r0, #3072 @ 0xc00 │ │ │ │ @@ -151364,15 +151364,15 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebfb270 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [r6], r8, ror #31 │ │ │ │ - stcvs 6, cr15, [r8], {78} @ 0x4e │ │ │ │ + ldcvc 6, cr15, [r8], {78} @ 0x4e │ │ │ │ ldceq 2, cr15, [r4], #-768 @ 0xfffffd00 │ │ │ │ bl 0x3d0294 │ │ │ │ strmi r0, [r8], -lr, lsl #25 │ │ │ │ @ instruction: 0x461a4611 │ │ │ │ @ instruction: 0xf8dc9b07 │ │ │ │ @ instruction: 0xf04f4920 │ │ │ │ movwls r0, #3072 @ 0xc00 │ │ │ │ @@ -151383,15 +151383,15 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebfb2bc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [r6], r8, ror #31 │ │ │ │ - stcvs 6, cr15, [r8], {78} @ 0x4e │ │ │ │ + ldcvc 6, cr15, [r8], {78} @ 0x4e │ │ │ │ ldceq 2, cr15, [r4], #-768 @ 0xfffffd00 │ │ │ │ bl 0x3d02e0 │ │ │ │ strmi r0, [r8], -lr, lsl #25 │ │ │ │ @ instruction: 0x461a4611 │ │ │ │ @ instruction: 0xf8dc9b07 │ │ │ │ @ instruction: 0xf04f4930 │ │ │ │ movwls r0, #3072 @ 0xc00 │ │ │ │ @@ -151402,15 +151402,15 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebfb308 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [r6], r8, ror #31 │ │ │ │ - stcvs 6, cr15, [r8], {78} @ 0x4e │ │ │ │ + ldcvc 6, cr15, [r8], {78} @ 0x4e │ │ │ │ ldceq 2, cr15, [r4], #-768 @ 0xfffffd00 │ │ │ │ bl 0x3d032c │ │ │ │ strmi r0, [r8], -lr, lsl #25 │ │ │ │ @ instruction: 0x461a4611 │ │ │ │ @ instruction: 0xf8dc9b07 │ │ │ │ @ instruction: 0xf04f4940 │ │ │ │ movwls r0, #3072 @ 0xc00 │ │ │ │ @@ -151421,15 +151421,15 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebfb354 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [r6], r8, ror #31 │ │ │ │ - stcvs 6, cr15, [r8], {78} @ 0x4e │ │ │ │ + ldcvc 6, cr15, [r8], {78} @ 0x4e │ │ │ │ ldceq 2, cr15, [r4], #-768 @ 0xfffffd00 │ │ │ │ bl 0x3d0378 │ │ │ │ strmi r0, [r8], -lr, lsl #25 │ │ │ │ @ instruction: 0x461a4611 │ │ │ │ @ instruction: 0xf8dc9b07 │ │ │ │ @ instruction: 0xf04f4950 │ │ │ │ movwls r0, #3072 @ 0xc00 │ │ │ │ @@ -151445,159 +151445,159 @@ │ │ │ │ stcls 4, cr2, [r4, #-112] @ 0xffffff90 │ │ │ │ ldrmi r4, [r1], -r8, lsl #12 │ │ │ │ blx 0x1b5a16 │ │ │ │ blls 0x1951e8 │ │ │ │ strpl lr, [r3], #-2509 @ 0xfffff633 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ blt 0x1c620cc │ │ │ │ - eorseq pc, r4, r8, ror #15 │ │ │ │ + ldrshteq pc, [r4], -r8 @ │ │ │ │ ldrdgt pc, [r0], -pc @ │ │ │ │ @ instruction: 0x4686b530 │ │ │ │ stcls 4, cr2, [r4, #-112] @ 0xffffff90 │ │ │ │ ldrmi r4, [r1], -r8, lsl #12 │ │ │ │ blx 0x1b5a3e │ │ │ │ blls 0x195210 │ │ │ │ strpl lr, [r3], #-2509 @ 0xfffff633 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ blt 0x17620f4 │ │ │ │ - eorseq pc, r4, ip, lsr r8 @ │ │ │ │ + eorseq pc, r4, ip, asr #18 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebfb3f0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46860ff8 │ │ │ │ strmi r9, [r8], -r2, lsl #24 │ │ │ │ svceq 0x0002f1be │ │ │ │ @ instruction: 0x461a4611 │ │ │ │ stmdale fp, {r0, r1, r8, r9, fp, ip, pc} │ │ │ │ ldrsbtgt pc, [r4], -pc @ │ │ │ │ strtmi r9, [r3], -r2, lsl #6 │ │ │ │ blx 0x1ad286 │ │ │ │ strls ip, [r3], #-1038 @ 0xfffffbf2 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ blt 0xfe2130 │ │ │ │ - teqpmi r0, r4, asr #4 @ p-variant is OBSOLETE │ │ │ │ + cmpppl r0, r4, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - submi pc, ip, r4, asr #4 │ │ │ │ + subspl pc, ip, r4, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf6404b02 │ │ │ │ @ instruction: 0xf1e0025e │ │ │ │ - svclt 0x0000fd0d │ │ │ │ - mlaseq r4, r0, r8, pc @ │ │ │ │ - eorseq pc, r4, r0, lsr #17 │ │ │ │ + svclt 0x0000fd8d │ │ │ │ + eorseq pc, r4, r0, lsr #19 │ │ │ │ + ldrhteq pc, [r4], -r0 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebfb44c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46860ff8 │ │ │ │ strmi r9, [r8], -r2, lsl #24 │ │ │ │ svceq 0x0002f1be │ │ │ │ @ instruction: 0x461a4611 │ │ │ │ stmdale fp, {r0, r1, r8, r9, fp, ip, pc} │ │ │ │ ldrsbtgt pc, [r4], -pc @ │ │ │ │ strtmi r9, [r3], -r2, lsl #6 │ │ │ │ blx 0x1ad2e2 │ │ │ │ strls ip, [r3], #-1038 @ 0xfffffbf2 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ blt 0x46218c │ │ │ │ - teqpmi r0, r4, asr #4 @ p-variant is OBSOLETE │ │ │ │ + cmpppl r0, r4, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - submi pc, ip, r4, asr #4 │ │ │ │ + subspl pc, ip, r4, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf6404b02 │ │ │ │ @ instruction: 0xf1e002a6 │ │ │ │ - svclt 0x0000fcdf │ │ │ │ - eorseq pc, r4, r0, lsl r9 @ │ │ │ │ - eorseq pc, r4, r0, lsr #18 │ │ │ │ + svclt 0x0000fd5f │ │ │ │ + eorseq pc, r4, r0, lsr #20 │ │ │ │ + eorseq pc, r4, r0, lsr sl @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebfb4a8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46860ff8 │ │ │ │ strmi r9, [r8], -r2, lsl #24 │ │ │ │ svceq 0x0002f1be │ │ │ │ @ instruction: 0x461a4611 │ │ │ │ stmdale fp, {r0, r1, r8, r9, fp, ip, pc} │ │ │ │ ldrsbtgt pc, [r4], -pc @ │ │ │ │ strtmi r9, [r3], -r2, lsl #6 │ │ │ │ blx 0x1ad33e │ │ │ │ strls ip, [r3], #-1038 @ 0xfffffbf2 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ stmiblt r0!, {r2, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - teqpmi r0, r4, asr #4 @ p-variant is OBSOLETE │ │ │ │ + cmpppl r0, r4, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - submi pc, ip, r4, asr #4 │ │ │ │ + subspl pc, ip, r4, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf6404b02 │ │ │ │ @ instruction: 0xf1e002ee │ │ │ │ - svclt 0x0000fcb1 │ │ │ │ - mlaseq r4, r0, r9, pc @ │ │ │ │ - eorseq pc, r4, r0, lsr #19 │ │ │ │ + svclt 0x0000fd31 │ │ │ │ + eorseq pc, r4, r0, lsr #21 │ │ │ │ + ldrhteq pc, [r4], -r0 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebfb504 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46860ff8 │ │ │ │ strmi r9, [r8], -r2, lsl #24 │ │ │ │ svceq 0x0002f1be │ │ │ │ @ instruction: 0x461a4611 │ │ │ │ stmdale fp, {r0, r1, r8, r9, fp, ip, pc} │ │ │ │ ldrsbtgt pc, [r4], -pc @ │ │ │ │ strtmi r9, [r3], -r2, lsl #6 │ │ │ │ blx 0x1ad39a │ │ │ │ strls ip, [r3], #-1038 @ 0xfffffbf2 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ ldmiblt r2!, {r2, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - teqpmi r0, r4, asr #4 @ p-variant is OBSOLETE │ │ │ │ + cmpppl r0, r4, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - submi pc, ip, r4, asr #4 │ │ │ │ + subspl pc, ip, r4, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf6404b02 │ │ │ │ @ instruction: 0xf1e01236 │ │ │ │ - svclt 0x0000fc83 │ │ │ │ - ldrshteq pc, [r4], -r4 @ │ │ │ │ - eorseq pc, r4, r4, lsl #20 │ │ │ │ + svclt 0x0000fd03 │ │ │ │ + eorseq pc, r4, r4, lsl #22 │ │ │ │ + eorseq pc, r4, r4, lsl fp @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebfb560 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46860ff8 │ │ │ │ stmdale sp, {r1, fp, sp} │ │ │ │ ldrsbtgt pc, [r8], -pc @ │ │ │ │ @ instruction: 0x4608241c │ │ │ │ @ instruction: 0x461a4611 │ │ │ │ blx 0x1caf86 │ │ │ │ strls ip, [r2], #-1038 @ 0xfffffbf2 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ ldcllt 7, cr15, [lr, #-780] @ 0xfffffcf4 │ │ │ │ - teqpmi r0, r4, asr #4 @ p-variant is OBSOLETE │ │ │ │ + cmpppl r0, r4, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - submi pc, ip, r4, asr #4 │ │ │ │ + subspl pc, ip, r4, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf6404b02 │ │ │ │ @ instruction: 0xf1e01245 │ │ │ │ - svclt 0x0000fc59 │ │ │ │ - eorseq pc, r4, r8, asr sl @ │ │ │ │ - eorseq pc, r4, r8, ror #20 │ │ │ │ + svclt 0x0000fcd9 │ │ │ │ + eorseq pc, r4, r8, ror #22 │ │ │ │ + eorseq pc, r4, r8, ror fp @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebfb5b4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46860ff8 │ │ │ │ stmdale sp, {r1, fp, sp} │ │ │ │ ldrsbtgt pc, [r8], -pc @ │ │ │ │ @ instruction: 0x4608241c │ │ │ │ @ instruction: 0x461a4611 │ │ │ │ blx 0x1cafda │ │ │ │ strls ip, [r2], #-1038 @ 0xfffffbf2 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ ldclt 7, cr15, [r4, #-780]! @ 0xfffffcf4 │ │ │ │ - teqpmi r0, r4, asr #4 @ p-variant is OBSOLETE │ │ │ │ + cmpppl r0, r4, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - submi pc, ip, r4, asr #4 │ │ │ │ + subspl pc, ip, r4, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf6404b02 │ │ │ │ @ instruction: 0xf1e01259 │ │ │ │ - svclt 0x0000fc2f │ │ │ │ - ldrhteq pc, [r4], -ip @ │ │ │ │ - eorseq pc, r4, ip, asr #21 │ │ │ │ + svclt 0x0000fcaf │ │ │ │ + eorseq pc, r4, ip, asr #23 │ │ │ │ + ldrsbteq pc, [r4], -ip @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebfb608 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ ldmiblt r8!, {r1, r2, r7, r9, sl, lr} │ │ │ │ @ instruction: 0xf8cd4608 │ │ │ │ ldrmi lr, [r1], -r0 │ │ │ │ @@ -151607,22 +151607,22 @@ │ │ │ │ blls 0x1d443c │ │ │ │ mrrc2 7, 12, pc, ip, cr2 @ │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r0, #-0] │ │ │ │ - teqpmi r0, r4, asr #4 @ p-variant is OBSOLETE │ │ │ │ + cmpppl r0, r4, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - subsmi pc, ip, r4, asr #4 │ │ │ │ + rsbpl pc, ip, r4, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf44f4b02 │ │ │ │ @ instruction: 0xf1e06216 │ │ │ │ - svclt 0x0000fbfb │ │ │ │ - eorseq pc, r4, r0, lsr #22 │ │ │ │ + svclt 0x0000fc7b │ │ │ │ + eorseq pc, r4, r0, lsr ip @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebfb66c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ ldmiblt r8!, {r1, r2, r7, r9, sl, lr} │ │ │ │ @ instruction: 0xf8cd4608 │ │ │ │ ldrmi lr, [r1], -r0 │ │ │ │ @@ -151632,22 +151632,22 @@ │ │ │ │ blls 0x1d44a0 │ │ │ │ stc2 7, cr15, [sl], #-776 @ 0xfffffcf8 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r0, #-0] │ │ │ │ - teqpmi r0, r4, asr #4 @ p-variant is OBSOLETE │ │ │ │ + cmpppl r0, r4, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - subsmi pc, ip, r4, asr #4 │ │ │ │ + rsbpl pc, ip, r4, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf6404b02 │ │ │ │ @ instruction: 0xf1e01268 │ │ │ │ - svclt 0x0000fbc9 │ │ │ │ - eorseq pc, r4, r0, lsr fp @ │ │ │ │ + svclt 0x0000fc49 │ │ │ │ + eorseq pc, r4, r0, asr #24 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebfb6d0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ @ instruction: 0xed9fb998 │ │ │ │ andcs r7, r1, r0, lsl fp │ │ │ │ stmib sp, {r1, r2, sl, fp, ip, pc}^ │ │ │ │ @@ -151655,23 +151655,23 @@ │ │ │ │ @ instruction: 0xf7c67b00 │ │ │ │ andlt pc, r4, r3, lsr #18 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmla.f32 d27, d4, d0 │ │ │ │ - vbic.i32 d20, #0 @ 0x00000000 │ │ │ │ + vmla.f d21, d0, d0[0] │ │ │ │ vrhadd.s8 d16, d4, d31 │ │ │ │ - vmov.i32 q10, #12 @ 0x0000000c │ │ │ │ + vmla.i d21, d0, d0[7] │ │ │ │ blmi 0x1a45d0 │ │ │ │ andsvs pc, r7, #1325400064 @ 0x4f000000 │ │ │ │ - blx 0xfe7e0c9e │ │ │ │ + ldc2 1, cr15, [ip], {224} @ 0xe0 │ │ │ │ andeq r0, r0, r8 │ │ │ │ andeq r0, r0, r0 │ │ │ │ - eorseq pc, r4, r0, asr #22 │ │ │ │ + eorseq pc, r4, r0, asr ip @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebfb730 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ blls 0x235fac │ │ │ │ stmdacs r1, {r5, r7, r8, ip, sp, pc} │ │ │ │ ldc 1, cr13, [pc, #116] @ 0xa45b8 │ │ │ │ @@ -151686,23 +151686,23 @@ │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ @ instruction: 0x46084614 │ │ │ │ stcmi 6, cr4, [fp], {33} @ 0x21 │ │ │ │ strls r4, [r6], #-1634 @ 0xfffff99e │ │ │ │ pop {r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf7c34010 │ │ │ │ andcs fp, r0, r3, ror #24 │ │ │ │ - teqpmi r0, r4, asr #4 @ p-variant is OBSOLETE │ │ │ │ + cmpppl r0, r4, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ andls r4, r0, r5, lsl #22 │ │ │ │ addne pc, ip, #64, 12 @ 0x4000000 │ │ │ │ - blx 0x2e0c38 │ │ │ │ + blx 0xfe2e0c38 │ │ │ │ andeq r0, r0, r0, lsl r0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ - eorseq pc, r4, r0, asr fp @ │ │ │ │ - eorseq pc, r4, ip, ror #22 │ │ │ │ + eorseq pc, r4, r0, ror #24 │ │ │ │ + eorseq pc, r4, ip, ror ip @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebfb7ac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ pkhbtmi r4, r4, lr, lsl #13 │ │ │ │ blls 0x22e5c0 │ │ │ │ stmdacs r2, {r2, r4, r8, fp, ip, lr, pc} │ │ │ │ @@ -151720,107 +151720,107 @@ │ │ │ │ @ instruction: 0x46724611 │ │ │ │ cdpeq 0, 1, cr15, cr12, cr15, {2} │ │ │ │ @ instruction: 0x4c0cfb0e │ │ │ │ andsgt pc, r8, sp, asr #17 │ │ │ │ pop {r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf7c34010 │ │ │ │ andcs fp, r0, pc, lsl ip │ │ │ │ - teqpmi r0, r4, asr #4 @ p-variant is OBSOLETE │ │ │ │ + cmpppl r0, r4, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ andls r4, r0, r5, lsl #22 │ │ │ │ adcne pc, r3, #64, 12 @ 0x4000000 │ │ │ │ - @ instruction: 0xf9c4f1a9 │ │ │ │ + blx 0x11e0cc0 │ │ │ │ andeq r0, r0, r0, lsr #32 │ │ │ │ andeq r0, r0, r0 │ │ │ │ - eorseq pc, r4, ip, ror fp @ │ │ │ │ - ldrhteq pc, [r4], -r4 @ │ │ │ │ + eorseq pc, r4, ip, lsl #25 │ │ │ │ + eorseq pc, r4, r4, asr #25 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebfb834 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46860ff8 │ │ │ │ stmdale sp, {r1, fp, sp} │ │ │ │ ldrsbtgt pc, [r8], -pc @ │ │ │ │ @ instruction: 0x4608241c │ │ │ │ @ instruction: 0x461a4611 │ │ │ │ blx 0x1cb25a │ │ │ │ strls ip, [r2], #-1038 @ 0xfffffbf2 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ bllt 0xffde2568 │ │ │ │ - teqpmi r0, r4, asr #4 @ p-variant is OBSOLETE │ │ │ │ + cmpppl r0, r4, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - submi pc, ip, r4, asr #4 │ │ │ │ + subspl pc, ip, r4, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf6404b02 │ │ │ │ @ instruction: 0xf1e012cf │ │ │ │ - svclt 0x0000faef │ │ │ │ - eorseq pc, r4, r4, asr #23 │ │ │ │ + svclt 0x0000fb6f │ │ │ │ ldrsbteq pc, [r4], -r4 @ │ │ │ │ + eorseq pc, r4, r4, ror #25 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebfb888 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46860ff8 │ │ │ │ stmdale sp, {r1, fp, sp} │ │ │ │ ldrsbtgt pc, [r8], -pc @ │ │ │ │ @ instruction: 0x4608241c │ │ │ │ @ instruction: 0x461a4611 │ │ │ │ blx 0x1cb2ae │ │ │ │ strls ip, [r2], #-1038 @ 0xfffffbf2 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ bllt 0xff3625bc │ │ │ │ - teqpmi r0, r4, asr #4 @ p-variant is OBSOLETE │ │ │ │ + cmpppl r0, r4, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - submi pc, ip, r4, asr #4 │ │ │ │ + subspl pc, ip, r4, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf6404b02 │ │ │ │ @ instruction: 0xf1e0220a │ │ │ │ - svclt 0x0000fac5 │ │ │ │ - eorseq pc, r4, r8, lsr #24 │ │ │ │ - eorseq pc, r4, r8, lsr ip @ │ │ │ │ + svclt 0x0000fb45 │ │ │ │ + eorseq pc, r4, r8, lsr sp @ │ │ │ │ + eorseq pc, r4, r8, asr #26 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebfb8dc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46860ff8 │ │ │ │ stmdale sp, {r1, fp, sp} │ │ │ │ ldrsbtgt pc, [r8], -pc @ │ │ │ │ @ instruction: 0x4608241c │ │ │ │ @ instruction: 0x461a4611 │ │ │ │ blx 0x1cb302 │ │ │ │ strls ip, [r2], #-1038 @ 0xfffffbf2 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ bllt 0xfe8e2610 │ │ │ │ - teqpmi r0, r4, asr #4 @ p-variant is OBSOLETE │ │ │ │ + cmpppl r0, r4, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - submi pc, ip, r4, asr #4 │ │ │ │ + subspl pc, ip, r4, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf6404b02 │ │ │ │ @ instruction: 0xf1e0224e │ │ │ │ - svclt 0x0000fa9b │ │ │ │ - eorseq pc, r4, ip, lsl #25 │ │ │ │ - mlaseq r4, ip, ip, pc @ │ │ │ │ + svclt 0x0000fb1b │ │ │ │ + mlaseq r4, ip, sp, pc @ │ │ │ │ + eorseq pc, r4, ip, lsr #27 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebfb930 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46860ff8 │ │ │ │ stmdale sp, {r1, fp, sp} │ │ │ │ ldrsbtgt pc, [r8], -pc @ │ │ │ │ @ instruction: 0x4608241c │ │ │ │ @ instruction: 0x461a4611 │ │ │ │ blx 0x1cb356 │ │ │ │ strls ip, [r2], #-1038 @ 0xfffffbf2 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ bllt 0x1e62664 │ │ │ │ - teqpmi r0, r4, asr #4 @ p-variant is OBSOLETE │ │ │ │ + cmpppl r0, r4, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - submi pc, ip, r4, asr #4 │ │ │ │ + subspl pc, ip, r4, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf6404b02 │ │ │ │ @ instruction: 0xf1e02289 │ │ │ │ - svclt 0x0000fa71 │ │ │ │ - ldrshteq pc, [r4], -r0 @ │ │ │ │ - eorseq pc, r4, r0, lsl #26 │ │ │ │ + svclt 0x0000faf1 │ │ │ │ + eorseq pc, r4, r0, lsl #28 │ │ │ │ + eorseq pc, r4, r0, lsl lr @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebfb984 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r5, r8, ror #31 │ │ │ │ cdpeq 0, 0, cr15, cr1, cr15, {2} │ │ │ │ movwcs r9, #33538 @ 0x8302 │ │ │ │ @ instruction: 0xf1034083 │ │ │ │ @@ -151874,22 +151874,22 @@ │ │ │ │ blls 0x1a787c │ │ │ │ andgt pc, r4, sp, asr #17 │ │ │ │ blx 0x11e2768 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - teqpmi r0, r4, asr #4 @ p-variant is OBSOLETE │ │ │ │ + cmpppl r0, r4, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - rsbmi pc, ip, r4, asr #4 │ │ │ │ + rsbspl pc, ip, r4, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf6404b02 │ │ │ │ @ instruction: 0xf1e0229e │ │ │ │ - svclt 0x0000f9e5 │ │ │ │ - eorseq pc, r4, r4, asr sp @ │ │ │ │ + svclt 0x0000fa65 │ │ │ │ + eorseq pc, r4, r4, ror #28 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebfba98 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ tstle r7, r2, lsl #16 │ │ │ │ @ instruction: 0xf04f4608 │ │ │ │ ldrmi r0, [r1], -r0, lsl #28 │ │ │ │ @@ -151899,22 +151899,22 @@ │ │ │ │ blls 0x1a78e0 │ │ │ │ andgt pc, r4, sp, asr #17 │ │ │ │ blx 0x5627cc │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - teqpmi r0, r4, asr #4 @ p-variant is OBSOLETE │ │ │ │ + cmpppl r0, r4, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - rsbmi pc, ip, r4, asr #4 │ │ │ │ + rsbspl pc, ip, r4, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf6404b02 │ │ │ │ @ instruction: 0xf1e022a6 │ │ │ │ - svclt 0x0000f9b3 │ │ │ │ - eorseq pc, r4, r4, ror #26 │ │ │ │ + svclt 0x0000fa33 │ │ │ │ + eorseq pc, r4, r4, ror lr @ │ │ │ │ svceq 0x0001f011 │ │ │ │ ldrsbgt pc, [r0], #128 @ 0x80 @ │ │ │ │ rscscs fp, pc, #20, 30 @ 0x50 │ │ │ │ streq r2, [fp, r0, lsl #4] │ │ │ │ @ instruction: 0xf442bf48 │ │ │ │ smlsldxeq r4, fp, pc, r2 @ │ │ │ │ @ instruction: 0xf442bf48 │ │ │ │ @@ -151982,22 +151982,22 @@ │ │ │ │ stmibvs r2, {r2, r3, r8, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf8802101 │ │ │ │ stmib r2, {r0, r2, r3, r4, r5, r6, r7, ip}^ │ │ │ │ andcs r3, r0, sl, lsl #24 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r8, #-0] │ │ │ │ - tstpvc r0, #82837504 @ p-variant is OBSOLETE @ 0x4f00000 │ │ │ │ - teqpeq r4, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - cmnpmi ip, r4, asr #4 @ p-variant is OBSOLETE │ │ │ │ + msreq CPSR_, #64, 4 │ │ │ │ + teqpeq r5, #192, 4 @ p-variant is OBSOLETE │ │ │ │ + orrpl pc, ip, r4, asr #4 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - addsmi pc, r8, r4, asr #4 │ │ │ │ + adcpl pc, r8, r4, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ addsvc pc, r5, #1325400064 @ 0x4f000000 │ │ │ │ - @ instruction: 0xf90af1e0 │ │ │ │ + @ instruction: 0xf98af1e0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfebfbc48 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00ff8 │ │ │ │ @ instruction: 0x4603c058 │ │ │ │ svccc 0x00fff1bc │ │ │ │ @ instruction: 0x4608d017 │ │ │ │ @@ -152009,21 +152009,21 @@ │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ andeq lr, ip, #164864 @ 0x28400 │ │ │ │ pop {r0, r3, r4, r6, r7, r8, r9, fp, sp, lr} │ │ │ │ @ instruction: 0xf7b04008 │ │ │ │ pop {r0, r2, r9, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf7b04008 │ │ │ │ vmul.i8 d27, d20, d21 │ │ │ │ - vsra.s64 d20, d16, #64 │ │ │ │ + vmla.f d21, d16, d0[0] │ │ │ │ vrhadd.s8 d16, d4, d31 │ │ │ │ - vmla.i d20, d16, d0[3] │ │ │ │ + vshr.s64 , q6, #64 │ │ │ │ blmi 0x124b58 │ │ │ │ andne pc, r9, #64, 4 │ │ │ │ - @ instruction: 0xf8d8f1e0 │ │ │ │ - eorseq pc, r4, r8, lsr #30 │ │ │ │ + @ instruction: 0xf958f1e0 │ │ │ │ + eorseq r0, r5, r8, lsr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebfbcb0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6460fe0 │ │ │ │ vsubw.s8 q11, q0, d20 │ │ │ │ umulllt r2, r5, r6, r3 │ │ │ │ tstls r3, ip, lsl r8 │ │ │ │ @@ -153666,19 +153666,19 @@ │ │ │ │ svceq 0x002be789 │ │ │ │ ldr r6, [r9, -r3, lsr #15]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebfd664 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ vhadd.s8 d18, d4, d0 │ │ │ │ - vsra.s64 d20, d16, #64 │ │ │ │ + vmla.f d21, d16, d0[0] │ │ │ │ blmi 0x126934 │ │ │ │ strdls r2, [r0], -sp │ │ │ │ - blx 0xfe562b1c │ │ │ │ - eorseq pc, r4, ip, lsr pc @ │ │ │ │ + blx 0x562b1e │ │ │ │ + eorseq r0, r5, ip, asr #32 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebfd68c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ ldrmi r4, [r4], -r5, lsl #12 │ │ │ │ ldmdale r1!, {r0, r1, r8, fp, sp} │ │ │ │ @ instruction: 0xf001e8df │ │ │ │ @@ -154000,455 +154000,503 @@ │ │ │ │ strmi r0, [r3], #-0 │ │ │ │ stcleq 8, cr15, [ip, #-324]! @ 0xfffffebc │ │ │ │ ldmiblt r0, {r1, r3, r5, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ strdeq r9, [r7], r8 │ │ │ │ beq 0xfe393da0 │ │ │ │ cdpne 3, 8, cr15, cr1, cr1, {6} │ │ │ │ tstpeq ip, #3 @ p-variant is OBSOLETE │ │ │ │ - andne pc, r1, #67108867 @ 0x4000003 │ │ │ │ + andcs pc, r3, #67108867 @ 0x4000003 │ │ │ │ stceq 0, cr15, [pc], {1} │ │ │ │ movweq lr, #59971 @ 0xea43 │ │ │ │ - vmla.f q11, , d2[0] │ │ │ │ - tstvs r3, r3, lsl #4 │ │ │ │ + vmla.i q11, , d2[0] │ │ │ │ + mrsvs r5, R11_usr │ │ │ │ movwmi pc, #13249 @ 0x33c1 @ │ │ │ │ - smlabtpl r0, r1, r3, pc @ │ │ │ │ - andne lr, lr, r0, lsl #17 │ │ │ │ - mrscs r2, (UNDEF: 0) │ │ │ │ - movwcs r2, #512 @ 0x200 │ │ │ │ - stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - svclt 0x0000bd00 │ │ │ │ - vsubw.u8 q9, , d1 │ │ │ │ - vmlal.u q10, d1, d2[0] │ │ │ │ - vqdmulh.s q9, , d2[0] │ │ │ │ - addsmi r3, sl, r3, lsl #2 │ │ │ │ - bl 0x17ebf0 │ │ │ │ - stmib r0, {r2, r3, r6, r8, r9}^ │ │ │ │ - andcs r2, r0, r0, lsl #6 │ │ │ │ + andgt pc, ip, r0, asr #17 │ │ │ │ + smlabtne r1, r1, r3, pc @ │ │ │ │ + addvs r6, r3, r2 │ │ │ │ + andcs r6, r0, r1, asr #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ - ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - vsubl.u8 q9, d1, d1 │ │ │ │ - beq 0xfe379b10 │ │ │ │ - stc2 10, cr15, [r2], {12} @ │ │ │ │ - andgt pc, r0, r0, asr #17 │ │ │ │ + stclt 12, cr0, [r0, #-0] │ │ │ │ mcrrcs 3, 12, pc, r2, cr1 @ │ │ │ │ - tstpeq ip, #3 @ p-variant is OBSOLETE │ │ │ │ - orrne pc, r1, r1, asr #7 │ │ │ │ - bl 0x13764c │ │ │ │ - addvs r0, r3, ip, asr #4 │ │ │ │ - andcs r6, r0, r2, asr #32 │ │ │ │ + movtmi pc, #9153 @ 0x23c1 @ │ │ │ │ + vsubl.u8 q9, d1, d1 │ │ │ │ + bl 0x132df8 │ │ │ │ + subseq r0, fp, ip, asr #4 │ │ │ │ + stmib r0, {r0, r7, sp, lr}^ │ │ │ │ + andcs r3, r0, r0, lsl #4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - blx 0x1868e64 │ │ │ │ - bleq 0xff365c40 │ │ │ │ + vmlsl.u8 q8, d17, d11 │ │ │ │ + @ instruction: 0xf0031c81 │ │ │ │ + andcs r0, r1, #28, 6 @ 0x70000000 │ │ │ │ + movweq lr, #51779 @ 0xca43 │ │ │ │ + mcrrcs 3, 12, pc, r2, cr1 @ │ │ │ │ + smlalbtmi pc, r2, r1, r3 @ │ │ │ │ + bl 0x13ec2c │ │ │ │ + subvs r0, r2, ip, asr #4 │ │ │ │ + andvs r0, r1, r9, asr #32 │ │ │ │ + mrscs r2, (UNDEF: 0) │ │ │ │ + movwcs r2, #512 @ 0x200 │ │ │ │ + stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ + svclt 0x00004770 │ │ │ │ + blx 0x1868e68 │ │ │ │ + bleq 0xff365c44 │ │ │ │ mvnvs pc, #50331648 @ 0x3000000 │ │ │ │ movweq lr, #51779 @ 0xca43 │ │ │ │ andvs pc, r0, #33554432 @ 0x2000000 │ │ │ │ stmdbeq fp, {r1, r3, r4, r6, lr} │ │ │ │ cmnpmi r0, #50331648 @ p-variant is OBSOLETE @ 0x3000000 │ │ │ │ smlabtcs r3, r1, r3, pc @ │ │ │ │ stmib r0, {r0, r1, r4, r6, lr}^ │ │ │ │ andcs r1, r0, r0, lsl #6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ vmlal.u , d17, d3[2] │ │ │ │ - vmlal.u , d17, d0[0] │ │ │ │ - addvs r3, r2, r3, lsl #24 │ │ │ │ + vsubl.u8 q9, d1, d3 │ │ │ │ + smlalbtvs r5, r2, r0, ip │ │ │ │ vshr.u64 d16, d11, #63 │ │ │ │ - @ instruction: 0xf8c02203 │ │ │ │ - vmov.i32 d28, #144 @ 0x00000090 │ │ │ │ - stmib r0, {r0, r1, r8, lr}^ │ │ │ │ - sbcvs r2, r1, r5, lsl #6 │ │ │ │ + @ instruction: 0xf8c03203 │ │ │ │ + vaddl.u8 q14, d1, d8 │ │ │ │ + orrvs r4, r3, r3, lsl #2 │ │ │ │ + andne lr, r3, #192, 18 @ 0x300000 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ - vsubl.u8 q9, d1, d1 │ │ │ │ - movwcs r3, #3075 @ 0xc03 │ │ │ │ - @ instruction: 0xf8c06002 │ │ │ │ - @ instruction: 0xf001c010 │ │ │ │ - stmib r0, {r0, r1, r2, r3, sl, fp}^ │ │ │ │ - vsubl.u8 , d1, d1 │ │ │ │ - @ instruction: 0xf8c01201 │ │ │ │ - vmov.i32 d28, #148 @ 0x00000094 │ │ │ │ - stmib r0, {r0, r1, r8, lr}^ │ │ │ │ - sbcvs r2, r1, r6, lsl #6 │ │ │ │ + stcne 3, cr15, [r1], {193} @ 0xc1 │ │ │ │ + movwcs r2, #513 @ 0x201 │ │ │ │ + andsgt pc, r8, r0, asr #17 │ │ │ │ + @ instruction: 0xf0016002 │ │ │ │ + subvs r0, r3, pc, lsl #24 │ │ │ │ + andsgt pc, r4, r0, asr #17 │ │ │ │ + stccc 3, cr15, [r3], {193} @ 0xc1 │ │ │ │ + vaddl.u8 q11, d17, d2 │ │ │ │ + bicvs r4, r3, r3, lsl #2 │ │ │ │ + @ instruction: 0x1c03e9c0 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ - movwcc pc, #13249 @ 0x33c1 @ │ │ │ │ - blx 0x186f2dc │ │ │ │ - subvs pc, r2, r1, lsl #25 │ │ │ │ - vaddw.u8 q11, , d3 │ │ │ │ - vsubl.u8 q9, d17, d0 │ │ │ │ - @ instruction: 0xf8c02340 │ │ │ │ - vmov.i32 d28, #148 @ 0x00000094 │ │ │ │ - andvs r4, r2, r3, lsl #2 │ │ │ │ - smlabtcc r2, r0, r9, lr │ │ │ │ + addcs pc, r0, #67108867 @ 0x4000003 │ │ │ │ + movtcs pc, #961 @ 0x3c1 @ │ │ │ │ + stceq 0, cr15, [r1], {79} @ 0x4f │ │ │ │ + addvs r6, r3, r2 │ │ │ │ + andcc pc, r3, #67108867 @ 0x4000003 │ │ │ │ + movwmi pc, #13249 @ 0x33c1 @ │ │ │ │ + andgt pc, r4, r0, asr #17 │ │ │ │ + stmib r0, {r0, r3, r6, r7, r9, ip, sp, pc}^ │ │ │ │ + cmpvs r1, r3, lsl #4 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ cmnpmi r8, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ tstpeq pc, #192, 4 @ p-variant is OBSOLETE │ │ │ │ cmpne r1, #12288 @ 0x3000 │ │ │ │ stceq 3, cr15, [sl], {193} @ 0xc1 │ │ │ │ - b 0x1167540 │ │ │ │ + b 0x1167544 │ │ │ │ vst2.8 {d0-d3}, [r2], ip │ │ │ │ subsmi r1, sl, r0, lsl #4 │ │ │ │ vst1.16 {d0-d3}, [r3], fp │ │ │ │ vcgt.u8 d16, d17, d0 │ │ │ │ subsmi r6, r3, r0, lsl #3 │ │ │ │ bicpl lr, r1, #339968 @ 0x53000 │ │ │ │ vst4. {d11[0],d12[0],d13[0],d14[0]}, [r3 :256], r8 │ │ │ │ subseq r0, fp, r0, asr #7 │ │ │ │ andcs r6, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - beq 0xfe393f4c │ │ │ │ - stcne 3, cr15, [r1], {193} @ 0xc1 │ │ │ │ + beq 0xfe393f50 │ │ │ │ + stceq 0, cr15, [pc], {1} │ │ │ │ tstpeq ip, #3 @ p-variant is OBSOLETE │ │ │ │ - andsgt pc, r4, r0, asr #17 │ │ │ │ + andgt pc, ip, r0, asr #17 │ │ │ │ stcne 3, cr15, [r1], {193} @ 0xc1 │ │ │ │ - cdpeq 0, 0, cr15, cr15, cr1, {0} │ │ │ │ - b 0x116f368 │ │ │ │ - vsubw.u8 q8, , d12 │ │ │ │ - andvs r4, r2, r3, lsl #2 │ │ │ │ - and pc, ip, r0, asr #17 │ │ │ │ - mrsvs r2, R11_usr │ │ │ │ - addvs r6, r1, r2, asr #32 │ │ │ │ - mrscs r2, (UNDEF: 0) │ │ │ │ - movwcs r2, #512 @ 0x200 │ │ │ │ - stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - svclt 0x0000bd00 │ │ │ │ - andcc pc, r3, #67108867 @ 0x4000003 │ │ │ │ + @ instruction: 0xf04f2201 │ │ │ │ + b 0x116a368 │ │ │ │ + andvs r0, r2, ip, lsl #6 │ │ │ │ + andmi pc, r3, #67108867 @ 0x4000003 │ │ │ │ + and pc, r4, r0, asr #17 │ │ │ │ + smlabtne r1, r1, r3, pc @ │ │ │ │ + addvs r6, r2, r3, lsl #2 │ │ │ │ + andcs r6, r0, r1, asr #2 │ │ │ │ + andcs r2, r0, #0, 2 │ │ │ │ + @ instruction: 0xf04f2300 │ │ │ │ + stclt 12, cr0, [r0, #-0] │ │ │ │ + andcs pc, r3, #67108867 @ 0x4000003 │ │ │ │ movweq pc, #61441 @ 0xf001 @ │ │ │ │ - stcmi 3, cr15, [r3], {193} @ 0xc1 │ │ │ │ - @ instruction: 0xf8c06102 │ │ │ │ - vaddl.u8 q14, d1, d4 │ │ │ │ - vsubl.u8 q9, d1, d3 │ │ │ │ - stmib r0, {r8, ip, lr}^ │ │ │ │ - andvs r3, r1, r2, lsl #4 │ │ │ │ + stcpl 3, cr15, [r0], {193} @ 0xc1 │ │ │ │ + @ instruction: 0xf8c060c2 │ │ │ │ + vaddl.u8 q14, d1, d0 │ │ │ │ + vsubl.u8 q10, d1, d3 │ │ │ │ + stmib r0, {r0, r1, r8, ip, sp}^ │ │ │ │ + tstvs r1, r1, lsl #6 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ - mcrrpl 3, 12, pc, r0, cr1 @ │ │ │ │ + stccc 3, cr15, [r3], {193} @ 0xc1 │ │ │ │ andcs r2, r1, #0, 6 │ │ │ │ - andgt pc, r4, r0, asr #17 │ │ │ │ - @ instruction: 0xf0016002 │ │ │ │ - vmull.u8 q8, d1, d15 │ │ │ │ - orrvs r5, r3, r0, asr #5 │ │ │ │ - vaddl.u8 q11, d17, d2 │ │ │ │ + andsgt pc, r0, r0, asr #17 │ │ │ │ + vaddl.u8 q11, d1, d2 │ │ │ │ + @ instruction: 0xf0015cc0 │ │ │ │ + orrvs r0, r3, pc, lsl #4 │ │ │ │ + vmla.f q11, , d2[0] │ │ │ │ @ instruction: 0xf8c04203 │ │ │ │ - vmov.i32 d28, #148 @ 0x00000094 │ │ │ │ - bicvs r3, r3, r3, lsl #2 │ │ │ │ - smlabtcs r3, r0, r9, lr │ │ │ │ + vaddl.u8 q14, d1, d8 │ │ │ │ + sbcvs r5, r2, r0, asr #2 │ │ │ │ + subvs r6, r1, r3, asr #3 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ - sbcpl pc, r0, #67108867 @ 0x4000003 │ │ │ │ - @ instruction: 0xf0012300 │ │ │ │ - addvs r0, r2, pc, lsl #24 │ │ │ │ - movwcc lr, #2496 @ 0x9c0 │ │ │ │ + andeq pc, pc, #1 │ │ │ │ + vsubw.u8 q9, , d0 │ │ │ │ + cmpvs r2, r3, lsl #24 │ │ │ │ + andsgt pc, r0, r0, asr #17 │ │ │ │ andmi pc, r3, #67108867 @ 0x4000003 │ │ │ │ - andsgt pc, r4, r0, asr #17 │ │ │ │ - smlabtcc r3, r1, r3, pc @ │ │ │ │ movwcc lr, #27072 @ 0x69c0 │ │ │ │ - smlabtcs r3, r0, r9, lr │ │ │ │ + bicpl pc, r0, r1, asr #7 │ │ │ │ + movwcc lr, #2496 @ 0x9c0 │ │ │ │ + andne lr, r2, #192, 18 @ 0x300000 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ stmdbeq fp, {r8, sl, ip, sp, pc} │ │ │ │ andeq pc, pc, #1 │ │ │ │ mvnseq pc, #3 │ │ │ │ - mcrrpl 3, 12, pc, r0, cr1 @ │ │ │ │ + stccc 3, cr15, [r3], {193} @ 0xc1 │ │ │ │ @ instruction: 0xf04f4313 │ │ │ │ vmull.p8 q8, d1, d1 │ │ │ │ - smlalbtvs r5, r3, r0, r2 │ │ │ │ - @ instruction: 0xec00e9c0 │ │ │ │ - movwmi pc, #13249 @ 0x33c1 @ │ │ │ │ - smlabtcc r3, r1, r3, pc @ │ │ │ │ - movwcs lr, #10688 @ 0x29c0 │ │ │ │ - andcs r6, r0, r1, lsl #2 │ │ │ │ - andcs r2, r0, #0, 2 │ │ │ │ - @ instruction: 0xf04f2300 │ │ │ │ - stclt 12, cr0, [r0, #-0] │ │ │ │ - stmib r0, {r8, r9, sp}^ │ │ │ │ - stmdbeq fp, {r8, r9, ip, sp} │ │ │ │ - stceq 0, cr15, [pc], {1} │ │ │ │ - mvnseq pc, #3 │ │ │ │ - sbcpl pc, r0, #67108867 @ 0x4000003 │ │ │ │ - movweq lr, #51779 @ 0xca43 │ │ │ │ - smlalbbvs r6, r3, r2, r0 │ │ │ │ - andmi pc, r3, #67108867 @ 0x4000003 │ │ │ │ - smlabtcc r3, r1, r3, pc @ │ │ │ │ - smlabtcs r3, r0, r9, lr │ │ │ │ + @ instruction: 0xf8c04203 │ │ │ │ + @ instruction: 0xf8c0c010 │ │ │ │ + vaddl.u8 q15, d1, d0 │ │ │ │ + smlalbtvs r5, r3, r0, ip │ │ │ │ + smlalbtpl pc, r0, r1, r3 @ │ │ │ │ + andgt pc, r8, r0, asr #17 │ │ │ │ + subvs r6, r1, r2, asr #1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - svclt 0x00004770 │ │ │ │ - ldrlt r0, [r0, #-2315]! @ 0xfffff6f5 │ │ │ │ + svclt 0x0000bd00 │ │ │ │ + vsubw.u8 q9, , d0 │ │ │ │ + @ instruction: 0xf0013c03 │ │ │ │ + andvs r0, r3, pc, lsl #4 │ │ │ │ + andsgt pc, r0, r0, asr #17 │ │ │ │ + stclpl 3, cr15, [r0], {193} @ 0xc1 │ │ │ │ + vmla.i q11, , d3[0] │ │ │ │ + stmdbeq r9, {r0, r1, r8, r9, lr} │ │ │ │ + andgt pc, r8, r0, asr #17 │ │ │ │ + mvnseq pc, r1 │ │ │ │ + tstmi r1, #195 @ 0xc3 │ │ │ │ + andcs r6, r0, r1, asr #2 │ │ │ │ + andcs r2, r0, #0, 2 │ │ │ │ + @ instruction: 0xf04f2300 │ │ │ │ + ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ + blx 0x18690d8 │ │ │ │ + bleq 0xff365eb4 │ │ │ │ mvnvs pc, #50331648 @ 0x3000000 │ │ │ │ - bleq 0xff3537d8 │ │ │ │ - vst2.8 {d4-d7}, [r2 :128], r3 │ │ │ │ - subsmi r6, sl, r0, lsl #4 │ │ │ │ - cdpcs 3, 0, cr15, cr3, cr1, {6} │ │ │ │ - vrshr.u64 , , #63 │ │ │ │ - b 0x147bcbc │ │ │ │ - @ instruction: 0xf1bc2c12 │ │ │ │ - ldmdale pc, {r0, r1, r8, r9, sl, fp} @ │ │ │ │ - @ instruction: 0xf00ce8df │ │ │ │ - andseq r1, r6, #6144 @ 0x1800 │ │ │ │ + movweq lr, #51779 @ 0xca43 │ │ │ │ + andvs pc, r0, #33554432 @ 0x2000000 │ │ │ │ + vmov.i32 q10, #154 @ 0x0000009a │ │ │ │ + sbcslt r2, fp, #768 @ 0x300 │ │ │ │ + andgt pc, r8, r0, asr #17 │ │ │ │ + stcpl 3, cr15, [r0], {193} @ 0xc1 │ │ │ │ + smlabtmi r3, r1, r3, pc @ │ │ │ │ + andgt pc, r0, r0, asr #17 │ │ │ │ + mcrrvs 4, 1, pc, r0, cr2 @ │ │ │ │ + ldmibeq r2, {r2, r3, ip, lr, pc}^ │ │ │ │ + tstvs r2, r1, asr #32 │ │ │ │ + orreq pc, r0, #67 @ 0x43 │ │ │ │ + andcs r6, r0, r3, asr #1 │ │ │ │ + andcs r2, r0, #0, 2 │ │ │ │ + @ instruction: 0xf04f2300 │ │ │ │ + ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ + @ instruction: 0xf8c00a12 │ │ │ │ + subvs ip, r1, r0, lsl r0 │ │ │ │ + stmiale pc!, {r0, r1, r9, fp, sp}^ @ │ │ │ │ + @ instruction: 0xf851a101 │ │ │ │ + svclt 0x0000f022 │ │ │ │ + andeq r6, sl, r1, ror #25 │ │ │ │ + andeq r6, sl, r5, asr #26 │ │ │ │ + andeq r6, sl, sp, lsr #26 │ │ │ │ + andeq r6, sl, r5, lsl sp │ │ │ │ andcc pc, r1, #79 @ 0x4f │ │ │ │ vqrdmulh.s d15, d3, d2 │ │ │ │ - vsubl.u8 q9, d1, d0 │ │ │ │ - sbcvs r4, r3, r3, lsl #2 │ │ │ │ - and pc, r8, r0, asr #17 │ │ │ │ - tstvs r2, r4 │ │ │ │ - andcs r6, r0, r1, asr #32 │ │ │ │ + andcs r6, r0, r3, asr #1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ - ldclt 12, cr0, [r0, #-0] │ │ │ │ + ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ andcs pc, r1, #79 @ 0x4f │ │ │ │ vqrdmulh.s d15, d3, d2 │ │ │ │ - bl 0x1a0ca8 │ │ │ │ - strb r4, [r7, r3, lsl #6]! │ │ │ │ - orreq pc, r0, #67 @ 0x43 │ │ │ │ - ubfx r0, r2, #19, #5 │ │ │ │ + andcs r6, r0, r3, asr #1 │ │ │ │ + andcs r2, r0, #0, 2 │ │ │ │ + @ instruction: 0xf04f2300 │ │ │ │ + ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ + movwmi lr, #15107 @ 0x3b03 │ │ │ │ + andcs r6, r0, r3, asr #1 │ │ │ │ + andcs r2, r0, #0, 2 │ │ │ │ + @ instruction: 0xf04f2300 │ │ │ │ + ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebfdf14 │ │ │ │ + bl 0xfebfdf64 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8900fe0 │ │ │ │ ldrdlt r4, [r4], sp │ │ │ │ @ instruction: 0xf890b11c │ │ │ │ ldrdlt r2, [r2, #-14] │ │ │ │ strtmi r2, [r0], -r0, lsl #8 │ │ │ │ tstcs r0, r4 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ stmdbvs r3, {r4, r5, r6, r8, sl, fp, ip, sp, pc} │ │ │ │ - blcs 0xf8558 │ │ │ │ + blcs 0xf85a8 │ │ │ │ @ instruction: 0xf646d12a │ │ │ │ vsubw.s8 q11, q0, d20 │ │ │ │ mlacs r2, r6, r3, r2 │ │ │ │ andcs pc, r0, ip, asr #13 │ │ │ │ ldmdavs sp, {r0, r1, r9, ip, pc} │ │ │ │ - ldc2l 7, cr15, [sl], {169} @ 0xa9 │ │ │ │ + ldc2 7, cr15, [r2], #676 @ 0x2a4 │ │ │ │ @ instruction: 0xee1d4916 │ │ │ │ - bls 0x176b20 │ │ │ │ + bls 0x176b70 │ │ │ │ stmdavs r9, {r0, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf64c585b │ │ │ │ vbic.i32 d16, #12 @ 0x0000000c │ │ │ │ - bl 0x1673b8 │ │ │ │ + bl 0x167408 │ │ │ │ strtmi r0, [fp], #-3072 @ 0xfffff400 │ │ │ │ svceq 0x0018f851 │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xfff2f7a9 │ │ │ │ + @ instruction: 0xffcaf7a9 │ │ │ │ strtmi r2, [r0], -r2, lsl #6 │ │ │ │ strdlt r6, [r4], -r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - asrsmi pc, r4, #4 @ │ │ │ │ + bicpl pc, r0, r4, asr #4 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - andspl pc, r4, r4, asr #4 │ │ │ │ + eorvs pc, r4, r4, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf6414b03 │ │ │ │ @ instruction: 0xf1dd6248 │ │ │ │ - svclt 0x0000ff51 │ │ │ │ - addeq r8, r7, r4, lsl lr │ │ │ │ - eorseq pc, r4, r0, ror #30 │ │ │ │ + svclt 0x0000ffa9 │ │ │ │ + addeq r8, r7, r4, asr #27 │ │ │ │ + eorseq r0, r5, r0, ror r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebfdfc4 │ │ │ │ + bl 0xfebfe014 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8900fe0 │ │ │ │ ldrdlt r3, [r5], sp │ │ │ │ - bllt 0x1b785e4 │ │ │ │ + bllt 0x1b78634 │ │ │ │ strvs pc, [r4, #-1606]! @ 0xfffff9ba │ │ │ │ ldrcs pc, [r6, #704] @ 0x2c0 │ │ │ │ smullseq pc, pc, r4, r8 @ │ │ │ │ @ instruction: 0xf6cc2222 │ │ │ │ stmdavs sp!, {r9, ip, sp} │ │ │ │ addne lr, r0, r2, asr #20 │ │ │ │ - stc2 7, cr15, [lr], {169} @ 0xa9 │ │ │ │ + stc2l 7, cr15, [r6], #-676 @ 0xfffffd5c │ │ │ │ @ instruction: 0xee1d4a1d │ │ │ │ ldrbtmi r1, [sl], #-3952 @ 0xfffff090 │ │ │ │ stmpl fp, {r1, r4, fp, sp, lr} │ │ │ │ teqpeq ip, ip, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ - bl 0x16f608 │ │ │ │ + bl 0x16f658 │ │ │ │ strtmi r0, [fp], #-3072 @ 0xfffff400 │ │ │ │ svceq 0x0018f851 │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xffa6f7a9 │ │ │ │ + @ instruction: 0xff7ef7a9 │ │ │ │ rscvs r2, r3, r2, lsl #6 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ strvs pc, [r4, #-1606]! @ 0xfffff9ba │ │ │ │ ldrcs pc, [r6, #704] @ 0x2c0 │ │ │ │ @ instruction: 0xf8802300 │ │ │ │ @ instruction: 0xf7a830de │ │ │ │ - @ instruction: 0xf44fffa9 │ │ │ │ + @ instruction: 0xf44fff81 │ │ │ │ stmdavs r9!, {r2, r5, r7, r9, ip, sp, lr} │ │ │ │ @ instruction: 0xf7b09003 │ │ │ │ - stmdals r3, {r0, r1, r2, r3, r4, r5, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdals r3, {r0, r1, r2, r4, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ andne pc, r0, #1862270976 @ 0x6f000000 │ │ │ │ @ instruction: 0xf7ae4601 │ │ │ │ - stmdavs r9!, {r0, r1, r2, r3, r4, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r9!, {r0, r1, r2, r4, r5, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ vst2.8 {d25-d26}, [pc], r3 │ │ │ │ @ instruction: 0xf7b072a4 │ │ │ │ - @ instruction: 0xe7b9ff9f │ │ │ │ - addeq r8, r7, lr, ror sp │ │ │ │ + @ instruction: 0xe7b9ff77 │ │ │ │ + addeq r8, r7, lr, lsr #26 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebfe074 │ │ │ │ + bl 0xfebfe0c4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ @ instruction: 0x46054614 │ │ │ │ @ instruction: 0xf7a89101 │ │ │ │ - stmdbls r1, {r0, r1, r2, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbls r1, {r0, r1, r2, r3, r4, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7ae9000 │ │ │ │ - bls 0xe55fc │ │ │ │ + bls 0xe55ac │ │ │ │ strtmi r4, [r8], -r1, lsr #12 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7ff4030 │ │ │ │ - svclt 0x0000b913 │ │ │ │ + svclt 0x0000b8eb │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebfe0a8 │ │ │ │ + bl 0xfebfe0f8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6460ff0 │ │ │ │ vaddhn.i16 d22, q0, q10 │ │ │ │ @ instruction: 0xf7a82496 │ │ │ │ - vmax.f32 , , │ │ │ │ + vmax.f32 , , │ │ │ │ @ instruction: 0x46051234 │ │ │ │ @ instruction: 0xf7b06821 │ │ │ │ - strtmi pc, [r9], -r3, lsl #30 │ │ │ │ + @ instruction: 0x4629fedb │ │ │ │ andcs r4, r1, #40, 12 @ 0x2800000 │ │ │ │ - @ instruction: 0xf920f7ae │ │ │ │ + @ instruction: 0xf8f8f7ae │ │ │ │ strtmi r6, [r8], -r1, lsr #16 │ │ │ │ eorsne pc, r4, #805306372 @ 0x30000004 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ - svclt 0x0062f7b0 │ │ │ │ + svclt 0x003af7b0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebfe0e8 │ │ │ │ + bl 0xfebfe138 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6460ff0 │ │ │ │ vaddhn.i16 d22, q0, q10 │ │ │ │ @ instruction: 0xf7a82496 │ │ │ │ - vmax.f32 , , │ │ │ │ + vmax.f32 d31, d3, d21 │ │ │ │ @ instruction: 0x46051234 │ │ │ │ @ instruction: 0xf7b06821 │ │ │ │ - strtmi pc, [r9], -r3, ror #29 │ │ │ │ + @ instruction: 0x4629febb │ │ │ │ andcs r4, r2, #40, 12 @ 0x2800000 │ │ │ │ - @ instruction: 0xf900f7ae │ │ │ │ + @ instruction: 0xf8d8f7ae │ │ │ │ strtmi r6, [r8], -r1, lsr #16 │ │ │ │ eorsne pc, r4, #805306372 @ 0x30000004 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ - svclt 0x0042f7b0 │ │ │ │ + svclt 0x001af7b0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebfe128 │ │ │ │ + bl 0xfebfe178 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460b0ff8 │ │ │ │ @ instruction: 0x461a4611 │ │ │ │ @ instruction: 0xf7ad4604 │ │ │ │ - vmax.f32 , q15, │ │ │ │ + vrecps.f32 d31, d30, d31 │ │ │ │ vbic.i32 q9, #1024 @ 0x00000400 │ │ │ │ @ instruction: 0x46212396 │ │ │ │ ldclvs 6, cr4, [sl], {32} │ │ │ │ - @ instruction: 0xff7af7ad │ │ │ │ + @ instruction: 0xff52f7ad │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ pop {r0, r9, sp} │ │ │ │ @ instruction: 0xf7ae4010 │ │ │ │ - svclt 0x0000b83d │ │ │ │ - blx 0x186938c │ │ │ │ - @ instruction: 0xf403fc81 │ │ │ │ - bleq 0xff33fee8 │ │ │ │ - movweq lr, #51779 @ 0xca43 │ │ │ │ - andvs pc, r0, #33554432 @ 0x2000000 │ │ │ │ - strlt r4, [r0, #-90] @ 0xffffffa6 │ │ │ │ - b 0x1493ae4 │ │ │ │ - @ instruction: 0xf1bc2c12 │ │ │ │ - stmdale r5!, {r0, r1, r8, r9, sl, fp} │ │ │ │ - @ instruction: 0xf00ce8df │ │ │ │ - ldmdane lr, {r2, r9} │ │ │ │ + svclt 0x0000b815 │ │ │ │ + strlt r0, [r0, #-2315] @ 0xfffff6f5 │ │ │ │ + vsubl.u8 q9, d1, d1 │ │ │ │ + @ instruction: 0xf4034e03 │ │ │ │ + andvs r6, r2, r0, ror #7 │ │ │ │ + bleq 0xff313ae8 │ │ │ │ + vst2.8 {d4-d7}, [r1 :64], r3 │ │ │ │ + @ instruction: 0xf04f6100 │ │ │ │ + subsmi r0, r9, r0, lsl #24 │ │ │ │ + and pc, r4, r0, asr #17 │ │ │ │ + subvs pc, r0, #285212672 @ 0x11000000 │ │ │ │ + svclt 0x0018b2db │ │ │ │ + @ instruction: 0xf8c009c9 │ │ │ │ + svclt 0x0018c008 │ │ │ │ + andle r6, r9, r1, lsl #2 │ │ │ │ + orreq pc, r0, #67 @ 0x43 │ │ │ │ + andcs r6, r0, r3, asr #1 │ │ │ │ + andcs r2, r0, #0, 2 │ │ │ │ + @ instruction: 0xf04f2300 │ │ │ │ + stclt 12, cr0, [r0, #-0] │ │ │ │ + tstvs r2, r9, lsl #20 │ │ │ │ + ldmle r1!, {r0, r1, r8, fp, sp}^ │ │ │ │ + @ instruction: 0xf852a201 │ │ │ │ + svclt 0x0000f021 │ │ │ │ + andeq r6, sl, r5, ror #31 │ │ │ │ + andeq r7, sl, r5, asr #32 │ │ │ │ + andeq r7, sl, sp, lsr #32 │ │ │ │ + andeq r7, sl, r5, lsl r0 │ │ │ │ + andcc pc, r1, #79 @ 0x4f │ │ │ │ + vqrdmulh.s d15, d3, d2 │ │ │ │ + andcs r6, r0, r3, asr #1 │ │ │ │ + andcs r2, r0, #0, 2 │ │ │ │ + @ instruction: 0xf04f2300 │ │ │ │ + stclt 12, cr0, [r0, #-0] │ │ │ │ + andcs pc, r1, #79 @ 0x4f │ │ │ │ + vqrdmulh.s d15, d3, d2 │ │ │ │ + andcs r6, r0, r3, asr #1 │ │ │ │ + andcs r2, r0, #0, 2 │ │ │ │ + @ instruction: 0xf04f2300 │ │ │ │ + stclt 12, cr0, [r0, #-0] │ │ │ │ movwmi lr, #15107 @ 0x3b03 │ │ │ │ - @ instruction: 0xf04f2200 │ │ │ │ - vmull.u8 q8, d1, d0 │ │ │ │ - stmib r0, {r0, r1, r8, lr}^ │ │ │ │ - movwcs ip, #4866 @ 0x1302 │ │ │ │ - stmib r0, {r1, r8, sp, lr}^ │ │ │ │ - andcs r3, r0, r0, lsl #2 │ │ │ │ + andcs r6, r0, r3, asr #1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ - @ instruction: 0xf04f0c00 │ │ │ │ - stclt 14, cr0, [r0, #-0] │ │ │ │ - stccc 0, cr15, [r1], {79} @ 0x4f │ │ │ │ - blx 0x3af7be │ │ │ │ - strb pc, [r6, r3, lsl #6]! @ │ │ │ │ - stccs 0, cr15, [r1], {79} @ 0x4f │ │ │ │ - blx 0x3af7ca │ │ │ │ - strb pc, [r0, r3, lsl #6]! @ │ │ │ │ - orreq pc, r0, #67 @ 0x43 │ │ │ │ - @ instruction: 0xe7dc09d2 │ │ │ │ - blx 0x1869404 │ │ │ │ - bleq 0xff3661e0 │ │ │ │ + stclt 12, cr0, [r0, #-0] │ │ │ │ + blx 0x186948c │ │ │ │ + bleq 0xff366268 │ │ │ │ mvnvs pc, #50331648 @ 0x3000000 │ │ │ │ movweq lr, #51779 @ 0xca43 │ │ │ │ andvs pc, r0, #33554432 @ 0x2000000 │ │ │ │ - ldrlt r4, [r0, #-90] @ 0xffffffa6 │ │ │ │ - b 0x1493b5c │ │ │ │ - vmov.i32 d18, #37631 @ 0x000092ff │ │ │ │ - vmull.p8 q9, d1, d3 │ │ │ │ - @ instruction: 0xf1bc5100 │ │ │ │ - ldmdale lr, {r0, r1, r8, r9, sl, fp} │ │ │ │ - @ instruction: 0xf00ce8df │ │ │ │ - andseq r1, r5, #24576 @ 0x6000 │ │ │ │ + vmov.i32 q10, #154 @ 0x0000009a │ │ │ │ + sbcslt r2, fp, #768 @ 0x300 │ │ │ │ + smlabtpl r0, r1, r3, pc @ │ │ │ │ + andgt pc, r8, r0, asr #17 │ │ │ │ + @ instruction: 0xf4126001 │ │ │ │ + andle r6, sp, r0, asr #2 │ │ │ │ + ldrdcs r0, [r0, -r2] │ │ │ │ + subvs r6, r1, r2, lsl #2 │ │ │ │ + orreq pc, r0, #67 @ 0x43 │ │ │ │ + andcs r6, r0, r3, asr #1 │ │ │ │ + andcs r2, r0, #0, 2 │ │ │ │ + @ instruction: 0xf04f2300 │ │ │ │ + ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ + tstvs r1, r2, lsl sl │ │ │ │ + bcs 0x17f1b0 │ │ │ │ + strdge sp, [r1, -r0] │ │ │ │ + @ instruction: 0xf022f851 │ │ │ │ + muleq sl, r1, r0 │ │ │ │ + strdeq r7, [sl], -r1 │ │ │ │ + ldrdeq r7, [sl], -r9 │ │ │ │ + andeq r7, sl, r1, asr #1 │ │ │ │ andcc pc, r1, #79 @ 0x4f │ │ │ │ vqrdmulh.s d15, d3, d2 │ │ │ │ - sbcvs r2, r3, r0, lsl #4 │ │ │ │ - @ instruction: 0xf8c02300 │ │ │ │ - andvs lr, r1, r8 │ │ │ │ - subvs r6, r3, r2, lsl #2 │ │ │ │ - mrscs r2, (UNDEF: 0) │ │ │ │ - movwcs r2, #512 @ 0x200 │ │ │ │ - stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - @ instruction: 0xf04fbd10 │ │ │ │ - blx 0x12f83a │ │ │ │ - strb pc, [fp, r3, lsl #6]! @ │ │ │ │ + andcs r6, r0, r3, asr #1 │ │ │ │ + andcs r2, r0, #0, 2 │ │ │ │ + @ instruction: 0xf04f2300 │ │ │ │ + ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ + andcs pc, r1, #79 @ 0x4f │ │ │ │ + vqrdmulh.s d15, d3, d2 │ │ │ │ + andcs r6, r0, r3, asr #1 │ │ │ │ + andcs r2, r0, #0, 2 │ │ │ │ + @ instruction: 0xf04f2300 │ │ │ │ + ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ movwmi lr, #15107 @ 0x3b03 │ │ │ │ - @ instruction: 0xf043e7e8 │ │ │ │ - ldmibeq r2, {r7, r8, r9}^ │ │ │ │ - svclt 0x0000e7e5 │ │ │ │ + andcs r6, r0, r3, asr #1 │ │ │ │ + andcs r2, r0, #0, 2 │ │ │ │ + @ instruction: 0xf04f2300 │ │ │ │ + ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ ldmdbvs r2, {r1, fp, sp, lr}^ │ │ │ │ strle r0, [r6, #-1043] @ 0xfffffbed │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrlt r4, [r0, #-1904] @ 0xfffff890 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00f0f8cc │ │ │ │ cmnpcs r4, lr, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrscs pc, r6, r0, asr #5 │ │ │ │ stclvs 0, cr11, [r4, #-520] @ 0xfffffdf8 │ │ │ │ - blvs 0xff301284 │ │ │ │ + blvs 0xff301344 │ │ │ │ andls r1, r1, r2, lsl fp │ │ │ │ @ instruction: 0xf7fd9200 │ │ │ │ - blls 0x1263fc │ │ │ │ - bls 0xaf0b4 │ │ │ │ + blls 0x12633c │ │ │ │ + bls 0xaf174 │ │ │ │ sbcsvs r6, r8, r9, asr sp │ │ │ │ ldrvs r4, [r9, #1041] @ 0x411 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ @@ -154460,190 +154508,190 @@ │ │ │ │ ldrlt r4, [r0, #-1904] @ 0xfffff890 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00f0f8cc │ │ │ │ cmnpcs r4, lr, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrscs pc, r6, r0, asr #5 │ │ │ │ stclvs 0, cr11, [r4, #-520] @ 0xfffffdf8 │ │ │ │ - blvs 0xff3012e4 │ │ │ │ + blvs 0xff3013a4 │ │ │ │ andls r1, r1, r2, lsl fp │ │ │ │ @ instruction: 0xf7fd9200 │ │ │ │ - blls 0x12639c │ │ │ │ - bls 0xaf108 │ │ │ │ + blls 0x1262dc │ │ │ │ + bls 0xaf1c8 │ │ │ │ sbcsvs r6, r8, r9, asr sp │ │ │ │ ldrvs r4, [r9, #1041] @ 0x411 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebfe310 │ │ │ │ + bl 0xfebfe3d0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ ldrmi r4, [r6], -sp, lsl #12 │ │ │ │ - streq pc, [pc], #-0 @ 0xa7120 │ │ │ │ + streq pc, [pc], #-0 @ 0xa71e0 │ │ │ │ strle r0, [ip, #-1475]! @ 0xfffffa3d │ │ │ │ andeq pc, r8, #164, 2 @ 0x29 │ │ │ │ svclt 0x00882a03 │ │ │ │ stmdble r6, {r0, sp} │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf7a8bd70 │ │ │ │ - @ instruction: 0xf646fe29 │ │ │ │ + @ instruction: 0xf646fdc9 │ │ │ │ vaddw.s8 q11, q0, d20 │ │ │ │ @ instruction: 0xf6042196 │ │ │ │ strmi r4, [r4], -ip, asr #4 │ │ │ │ stmdavs r9, {r1, r4, r7} │ │ │ │ - ldc2 7, cr15, [sl, #704]! @ 0x2c0 │ │ │ │ + ldc2l 7, cr15, [sl, #-704] @ 0xfffffd40 │ │ │ │ strtmi r4, [r1], -sl, lsr #12 │ │ │ │ @ instruction: 0xf7ae4620 │ │ │ │ - @ instruction: 0x4630fa5b │ │ │ │ + @ instruction: 0x4630f9fb │ │ │ │ @ instruction: 0xf7ad4621 │ │ │ │ - andcs pc, r0, fp, lsr #28 │ │ │ │ + andcs pc, r0, fp, asr #27 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf7a8bd70 │ │ │ │ - @ instruction: 0xf646fe09 │ │ │ │ + @ instruction: 0xf646fda9 │ │ │ │ vaddw.s8 q11, q0, d20 │ │ │ │ vand d18, d30, d6 │ │ │ │ vbic.i32 q9, #1024 @ 0x00000400 │ │ │ │ vcge.s8 d2, d20, d6 │ │ │ │ @ instruction: 0x46046215 │ │ │ │ stmdavs r9, {r0, r8, r9, ip, pc} │ │ │ │ ldclvs 0, cr0, [r8, #-840] @ 0xfffffcb8 │ │ │ │ - @ instruction: 0xf836f7b1 │ │ │ │ + @ instruction: 0xffd6f7b0 │ │ │ │ strtmi r9, [r0], -r1, lsl #22 │ │ │ │ @ instruction: 0xf7b56d59 │ │ │ │ - bfi pc, r7, (invalid: 23:19) @ │ │ │ │ + @ instruction: 0xe7d3fb37 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebfe3b8 │ │ │ │ + bl 0xfebfe478 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460e0ff0 │ │ │ │ strmi r6, [r4], -r1, asr #26 │ │ │ │ ldrmi r4, [r1], #-1557 @ 0xfffff9eb │ │ │ │ - cdp2 7, 0, cr15, cr12, cr14, {6} │ │ │ │ + stc2 7, cr15, [ip, #824]! @ 0x338 │ │ │ │ stmdavs r3!, {r3, r8, r9, ip, sp, pc} │ │ │ │ orrseq r6, fp, #1490944 @ 0x16c000 │ │ │ │ @ instruction: 0x4630d436 │ │ │ │ - mcr2 7, 0, pc, cr0, cr5, {5} @ │ │ │ │ + stc2 7, cr15, [r0, #724]! @ 0x2d4 │ │ │ │ cmnpcs r4, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ strtmi r4, [r0], -sl, lsr #12 │ │ │ │ @ instruction: 0xf7fd6bd9 │ │ │ │ - stclvs 12, cr15, [r3, #-164]! @ 0xffffff5c │ │ │ │ + fstmdbxvs r3!, {d31-d130} @ Deprecated │ │ │ │ strvs r4, [r3, #1067]! @ 0x42b │ │ │ │ ldrtmi r6, [r1], -r0, lsr #16 │ │ │ │ - stc2l 7, cr15, [r2, #724]! @ 0x2d4 │ │ │ │ + stc2 7, cr15, [r2, #724] @ 0x2d4 │ │ │ │ rscvs r2, r3, r2, lsl #6 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmla.f32 , q7, q8 │ │ │ │ vbic.i32 q9, #1024 @ 0x00000400 │ │ │ │ @ instruction: 0x462a2396 │ │ │ │ - blvs 0xff6f8aa0 │ │ │ │ - stc2 7, cr15, [lr], {253} @ 0xfd │ │ │ │ + blvs 0xff6f8b60 │ │ │ │ + blx 0xfec652da │ │ │ │ strtmi r6, [fp], #-3427 @ 0xfffff29d │ │ │ │ @ instruction: 0xf7b565a3 │ │ │ │ - movwcs pc, #11741 @ 0x2ddd @ │ │ │ │ + movwcs pc, #11645 @ 0x2d7d @ │ │ │ │ andcs r6, r0, r3, ror #1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ cmnpcs r4, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ strtmi r4, [sl], -r0, lsr #12 │ │ │ │ @ instruction: 0xf7fd6bd9 │ │ │ │ - fstmdbxvs r3!, {d31-d152} @ Deprecated │ │ │ │ + fstmdbxvs r3!, {d31-d104} @ Deprecated │ │ │ │ strtmi r4, [fp], #-1584 @ 0xfffff9d0 │ │ │ │ @ instruction: 0xf7b565a3 │ │ │ │ - @ instruction: 0xe7c7fdbd │ │ │ │ + @ instruction: 0xe7c7fd5d │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebfe46c │ │ │ │ + bl 0xfebfe52c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [fp], -r8, ror #31 │ │ │ │ @ instruction: 0xf8904611 │ │ │ │ ldrdlt r2, [r4], sp │ │ │ │ - bllt 0x1138a90 │ │ │ │ - bcs 0x1c158c │ │ │ │ + bllt 0x1138b50 │ │ │ │ + bcs 0x1c164c │ │ │ │ stmdale r6, {r0, r3, ip, lr, pc} │ │ │ │ eorsle r2, fp, r3, lsl #20 │ │ │ │ andlt r4, r4, sl, lsl r6 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ - bcs 0x4210c8 │ │ │ │ + bcs 0x421188 │ │ │ │ vand d29, d14, d20 │ │ │ │ vbic.i32 q9, #4 @ 0x00000004 │ │ │ │ @ instruction: 0x461a2196 │ │ │ │ movwls r4, #13856 @ 0x3620 │ │ │ │ @ instruction: 0xf7fd6bc9 │ │ │ │ - blls 0x1a61d4 │ │ │ │ + blls 0x1a6114 │ │ │ │ ldrmi r6, [sl], #-3426 @ 0xfffff29e │ │ │ │ @ instruction: 0xf7b565a2 │ │ │ │ - movwcs pc, #11671 @ 0x2d97 @ │ │ │ │ + movwcs pc, #11575 @ 0x2d37 @ │ │ │ │ andlt r6, r4, r3, ror #1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmla.f32 d27, d14, d0 │ │ │ │ vbic.i32 q9, #4 @ 0x00000004 │ │ │ │ @ instruction: 0x461a2196 │ │ │ │ - blvs 0xff30beec │ │ │ │ - blx 0xfec652da │ │ │ │ - blls 0x182870 │ │ │ │ + blvs 0xff30bfac │ │ │ │ + blx 0x146539a │ │ │ │ + blls 0x182930 │ │ │ │ rscvs r2, r1, r3, lsl #2 │ │ │ │ strvs r4, [r2, #1050]! @ 0x41a │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vhadd.s8 d18, d4, d0 │ │ │ │ - vsra.s64 d20, d16, #64 │ │ │ │ - blmi 0x1677cc │ │ │ │ + vmla.f d21, d16, d0[0] │ │ │ │ + blmi 0x16788c │ │ │ │ @ instruction: 0xf6409000 │ │ │ │ @ instruction: 0xf1a6221b │ │ │ │ - svclt 0x0000fb45 │ │ │ │ - eorseq pc, r4, r4, ror pc @ │ │ │ │ + svclt 0x0000fb65 │ │ │ │ + eorseq r0, r5, r4, lsl #1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebfe528 │ │ │ │ + bl 0xfebfe5e8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00ff0 │ │ │ │ vshr.u64 , q0, #61 │ │ │ │ - blcs 0xb0038 │ │ │ │ + blcs 0xb00f8 │ │ │ │ @ instruction: 0xf890d13d │ │ │ │ @ instruction: 0xf1bcc0d9 │ │ │ │ andle r0, r4, r0, lsl #30 │ │ │ │ ldreq r6, [r2, sl, lsl #16] │ │ │ │ ldrmi fp, [r8], -r8, asr #30 │ │ │ │ stmvs r3, {r0, r2, r3, r5, sl, ip, lr, pc} │ │ │ │ stclvs 6, cr4, [r2, #-16] │ │ │ │ - bne 0xfe738b8c │ │ │ │ + bne 0xfe738c4c │ │ │ │ cmnpcs r4, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ andeq lr, ip, #270336 @ 0x42000 │ │ │ │ @ instruction: 0xf7fd6b99 │ │ │ │ - @ instruction: 0xf894fb6b │ │ │ │ + @ instruction: 0xf894fb0b │ │ │ │ @ instruction: 0xf08000d9 │ │ │ │ @ instruction: 0xf7a90001 │ │ │ │ - @ instruction: 0xf646f9cb │ │ │ │ + @ instruction: 0xf646f96b │ │ │ │ vsubw.s8 q11, q0, d20 │ │ │ │ vcge.s8 d18, d16, d6 │ │ │ │ ldmdavs r9, {r0, r2, r3, r6, r9, ip} │ │ │ │ - stc2l 7, cr15, [r6], {176} @ 0xb0 │ │ │ │ + stc2l 7, cr15, [r6], #-704 @ 0xfffffd40 │ │ │ │ @ instruction: 0xf8946d62 │ │ │ │ stmdavs fp!, {r0, r3, r4, r6, r7} │ │ │ │ tstpeq r3, r2 @ p-variant is OBSOLETE │ │ │ │ - bne 0x176fb98 │ │ │ │ + bne 0x176fc58 │ │ │ │ svclt 0x000c4290 │ │ │ │ tstcs r4, r8, lsl #2 │ │ │ │ @ instruction: 0x46204419 │ │ │ │ @ instruction: 0xff5ef7ff │ │ │ │ tstcs r0, r1 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -154658,330 +154706,330 @@ │ │ │ │ ldrdpl pc, [r4], r0 │ │ │ │ @ instruction: 0xf8d04698 │ │ │ │ addlt r3, r2, r8, lsl #1 │ │ │ │ ldrmi r4, [r7], -lr, lsl #12 │ │ │ │ stmdbeq pc, {r0, r1, ip, sp, lr, pc} @ │ │ │ │ vst1.8 {d20-d22}, [r5], r4 │ │ │ │ @ instruction: 0xf7a86588 │ │ │ │ - @ instruction: 0x4631fcd1 │ │ │ │ + @ instruction: 0x4631fc71 │ │ │ │ @ instruction: 0xf0454682 │ │ │ │ @ instruction: 0xf7ad0503 │ │ │ │ - @ instruction: 0xf7a8fce1 │ │ │ │ - svccs 0x000ffcc9 │ │ │ │ + @ instruction: 0xf7a8fc81 │ │ │ │ + svccs 0x000ffc69 │ │ │ │ teqle pc, r6, lsl #12 │ │ │ │ smullscc pc, r9, r4, r8 @ │ │ │ │ strtmi r4, [r0], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - blx 0x565412 │ │ │ │ - ldc2 7, cr15, [sl], #672 @ 0x2a0 │ │ │ │ + blx 0xfed654d0 │ │ │ │ + mrrc2 7, 10, pc, sl, cr8 @ │ │ │ │ svceq 0x000ff1b8 │ │ │ │ teqle sp, r7, lsl #12 │ │ │ │ smullscc pc, r9, r4, r8 @ │ │ │ │ strtmi r4, [r0], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - blx 0x165432 │ │ │ │ - ldc2l 7, cr15, [lr], {168} @ 0xa8 │ │ │ │ + blx 0xfe9654f0 │ │ │ │ + ldc2l 7, cr15, [lr], #-672 @ 0xfffffd60 │ │ │ │ ldrdcc pc, [r4], r4 │ │ │ │ cdp 6, 1, cr4, cr13, cr0, {4} │ │ │ │ - blcs 0x4bb20c │ │ │ │ + blcs 0x4bb2cc │ │ │ │ ldrtmi fp, [r2], -r7, lsl #30 │ │ │ │ @ instruction: 0x463a4639 │ │ │ │ @ instruction: 0xf7b54631 │ │ │ │ - ldmdbmi r7, {r0, r1, r2, r5, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ + ldmdbmi r7, {r0, r1, r2, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ strbmi r4, [sl], -fp, lsr #12 │ │ │ │ stmdavs r9, {r0, r3, r4, r5, r6, sl, lr} │ │ │ │ stmdapl r1!, {r6, r9, sl, lr}^ │ │ │ │ strls r2, [r0], #-1024 @ 0xfffffc00 │ │ │ │ @ instruction: 0xf7b94451 │ │ │ │ - andlt pc, r2, r3, lsr #17 │ │ │ │ + andlt pc, r2, r3, asr #16 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ cmnpcs r4, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ eorne pc, r7, r3, asr r8 @ │ │ │ │ - ldc2 7, cr15, [r4], {173} @ 0xad │ │ │ │ - ldc2l 7, cr15, [ip], #-672 @ 0xfffffd60 │ │ │ │ + ldc2 7, cr15, [r4], #-692 @ 0xfffffd4c │ │ │ │ + ldc2 7, cr15, [ip], {168} @ 0xa8 │ │ │ │ svceq 0x000ff1b8 │ │ │ │ sbcle r4, r1, r7, lsl #12 │ │ │ │ cmnpcs r4, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ eorne pc, r8, r3, asr r8 @ │ │ │ │ - stc2 7, cr15, [r6], {173} @ 0xad │ │ │ │ + stc2 7, cr15, [r6], #-692 @ 0xfffffd4c │ │ │ │ svclt 0x0000e7c2 │ │ │ │ - addeq r8, r7, r4, lsl r7 │ │ │ │ + addeq r8, r7, r4, asr r6 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ addlt r6, r2, lr, lsl #16 │ │ │ │ strmi r4, [r7], -ip, lsl #12 │ │ │ │ @ instruction: 0xf7a84690 │ │ │ │ - mcrcs 12, 0, pc, cr15, cr13, {2} @ │ │ │ │ + vmovcs.16 d31[1], pc │ │ │ │ teqle lr, r5, lsl #12 │ │ │ │ smullscc pc, r9, r7, r8 @ │ │ │ │ ldrtmi r4, [r8], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - blx 0xfea654e8 │ │ │ │ + blx 0x12655a8 │ │ │ │ andcc lr, r1, #212, 18 @ 0x350000 │ │ │ │ teqlt fp, #-2147483604 @ 0x8000002c │ │ │ │ strtmi r2, [r9], -r4, lsl #4 │ │ │ │ @ instruction: 0xf7ad4628 │ │ │ │ - @ instruction: 0xf897fcc3 │ │ │ │ + @ instruction: 0xf897fc63 │ │ │ │ ldrhlt r3, [r3, -sl] │ │ │ │ - blcs 0x40159c │ │ │ │ + blcs 0x40165c │ │ │ │ strtmi sp, [r8], -lr, lsr #32 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ svceq 0x0001f1b8 │ │ │ │ cmpne r3, #323584 @ 0x4f000 │ │ │ │ movwcs fp, #3848 @ 0xf08 │ │ │ │ rscle r2, r4, r0, lsl #22 │ │ │ │ andeq pc, r1, #200, 2 @ 0x32 │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ @ instruction: 0xf7ad0092 │ │ │ │ - ldrb pc, [ip, r1, lsr #25] @ │ │ │ │ + ldrb pc, [ip, r1, asr #24] @ │ │ │ │ vmlsl.s8 , d8, d15 │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ subsmi r0, r2, #146 @ 0x92 │ │ │ │ - ldc2 7, cr15, [r8], {173} @ 0xad │ │ │ │ + ldc2 7, cr15, [r8], #-692 @ 0xfffffd4c │ │ │ │ vaba.s8 q15, q15, │ │ │ │ vbic.i32 q9, #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf8532396 │ │ │ │ @ instruction: 0xf7ad1026 │ │ │ │ - strb pc, [r1, r9, lsr #24] @ │ │ │ │ - blcs 0xc1a00 │ │ │ │ - bmi 0x3db8ac │ │ │ │ + strb pc, [r1, r9, asr #23] @ │ │ │ │ + blcs 0xc1ac0 │ │ │ │ + bmi 0x3db96c │ │ │ │ svceq 0x0070ee1d │ │ │ │ msrvs CPSR_s, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ ldmdavs r2, {r1, r3, r4, r5, r6, sl, lr} │ │ │ │ teqpeq ip, ip, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ stmpl r2, {r0, r1, r3, r4, fp, sp, lr} │ │ │ │ svceq 0x009cf851 │ │ │ │ strtmi r4, [sl], #-1043 @ 0xfffffbed │ │ │ │ andcs r9, r0, #0, 4 │ │ │ │ - blx 0xff8e544a │ │ │ │ + blx 0xfe0e550a │ │ │ │ svclt 0x0000e7b5 │ │ │ │ - strdeq r8, [r7], r0 │ │ │ │ + addeq r8, r7, r0, lsr r5 │ │ │ │ ldrsbcc pc, [r0], #128 @ 0x80 @ │ │ │ │ orrcc pc, r0, #201326595 @ 0xc000003 │ │ │ │ @ instruction: 0x4618b933 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebfe7cc │ │ │ │ + bl 0xfebfe88c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ strmi r6, [r5], -sl, lsl #16 │ │ │ │ @ instruction: 0xf7a89201 │ │ │ │ - bls 0x12654c │ │ │ │ - bcs 0x478df4 │ │ │ │ + bls 0x12648c │ │ │ │ + bcs 0x478eb4 │ │ │ │ @ instruction: 0xf895d131 │ │ │ │ @ instruction: 0x460130d9 │ │ │ │ - blcs 0xb8e90 │ │ │ │ + blcs 0xb8f50 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fd2204 │ │ │ │ - vpmax.s8 d31, d14, d19 │ │ │ │ + vmla.i8 , q15, │ │ │ │ vbic.i32 q9, #1024 @ 0x00000400 │ │ │ │ - blvs 0xff6b045c │ │ │ │ + blvs 0xff6b051c │ │ │ │ @ instruction: 0xf06f2103 │ │ │ │ rscvs r0, r9, r1, lsl #4 │ │ │ │ - @ instruction: 0xf7ae4621 │ │ │ │ - strtmi pc, [r1], -r3, lsl #16 │ │ │ │ + @ instruction: 0xf7ad4621 │ │ │ │ + strtmi pc, [r1], -r3, lsr #31 │ │ │ │ andcs r4, r1, #32, 12 @ 0x2000000 │ │ │ │ - @ instruction: 0xfffef7ad │ │ │ │ + @ instruction: 0xff9ef7ad │ │ │ │ msrvs CPSR_s, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ vmax.s8 d20, d0, d16 │ │ │ │ ldmdavs r9, {r0, r2, r3, r6, r9, ip} │ │ │ │ - blx 0x1d654f2 │ │ │ │ + blx 0x5655b2 │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ strvs r2, [fp, #1]! │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmla.f32 d27, d14, d16 │ │ │ │ vbic.i32 q9, #1024 @ 0x00000400 │ │ │ │ movwls r2, #5014 @ 0x1396 │ │ │ │ eorne pc, r2, r3, asr r8 @ │ │ │ │ - blx 0xfed65512 │ │ │ │ + blx 0x15655d2 │ │ │ │ ldrb r9, [r0, r1, lsl #22] │ │ │ │ ldrsbcc pc, [r0], #128 @ 0x80 @ │ │ │ │ biccc pc, r0, #201326595 @ 0xc000003 │ │ │ │ @ instruction: 0x4618b933 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebfe880 │ │ │ │ + bl 0xfebfe940 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ strmi r6, [r4], -sl, lsl #16 │ │ │ │ @ instruction: 0xf7a89201 │ │ │ │ - bls 0x126498 │ │ │ │ - bcs 0x478eac │ │ │ │ + bls 0x1263d8 │ │ │ │ + bcs 0x478f6c │ │ │ │ @ instruction: 0xf894d13d │ │ │ │ @ instruction: 0x460130d9 │ │ │ │ - blcs 0xb8f24 │ │ │ │ + blcs 0xb8fe4 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fd2204 │ │ │ │ - vmla.i8 , q15, │ │ │ │ + vmla.i8 , q7, │ │ │ │ vbic.i32 q9, #1024 @ 0x00000400 │ │ │ │ stclvs 3, cr2, [r1, #-600]! @ 0xfffffda8 │ │ │ │ stmiavs r2!, {r5, r9, sl, lr} │ │ │ │ - bne 0x154c2c4 │ │ │ │ + bne 0x154c384 │ │ │ │ smullsne pc, r9, r4, r8 @ │ │ │ │ - blvs 0xfe6f82f0 │ │ │ │ - @ instruction: 0xf9baf7fd │ │ │ │ + blvs 0xfe6f83b0 │ │ │ │ + @ instruction: 0xf95af7fd │ │ │ │ tstcs r3, r1, lsl #22 │ │ │ │ andeq pc, r1, #111 @ 0x6f │ │ │ │ strtmi r6, [r9], -r1, ror #1 │ │ │ │ @ instruction: 0xf7ad6bd8 │ │ │ │ - qadd8mi pc, r9, sp @ │ │ │ │ + qasxmi pc, r9, sp @ │ │ │ │ andcs r4, r1, #40, 12 @ 0x2800000 │ │ │ │ - @ instruction: 0xff98f7ad │ │ │ │ + @ instruction: 0xff38f7ad │ │ │ │ msrvs CPSR_s, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ vmax.s8 d20, d0, d24 │ │ │ │ ldmdavs r9, {r0, r2, r3, r6, r9, ip} │ │ │ │ - blx 0x3e55be │ │ │ │ + blx 0xfebe567c │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ strvs r2, [r3, #1]! │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmla.f32 d27, d14, d16 │ │ │ │ vbic.i32 q9, #1024 @ 0x00000400 │ │ │ │ movwls r2, #5014 @ 0x1396 │ │ │ │ eorne pc, r2, r3, asr r8 @ │ │ │ │ - blx 0x13e55de │ │ │ │ + blx 0xffbe569c │ │ │ │ strb r9, [r4, r1, lsl #22] │ │ │ │ @ instruction: 0xf8d36d03 │ │ │ │ svceq 0x001b30d8 │ │ │ │ @ instruction: 0xf8d0d04f │ │ │ │ vshr.u64 q9, q0, #62 │ │ │ │ - bcs 0xb0040 │ │ │ │ + bcs 0xb0100 │ │ │ │ ldrblt sp, [r0, #329]! @ 0x149 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ smullscc pc, r3, r0, r8 @ │ │ │ │ strmi fp, [sp], -r5, lsl #1 │ │ │ │ @ instruction: 0xf0034604 │ │ │ │ - blcs 0x10a8470 │ │ │ │ + blcs 0x10a8530 │ │ │ │ @ instruction: 0xf646d04b │ │ │ │ vabdl.s8 q11, d0, d20 │ │ │ │ stmdavs sl!, {r1, r2, r4, r7, r8, r9, sl, sp} │ │ │ │ @ instruction: 0xf7a89203 │ │ │ │ - bls 0x1a63b8 │ │ │ │ - bcs 0x478f8c │ │ │ │ + bls 0x1a62f8 │ │ │ │ + bcs 0x47904c │ │ │ │ @ instruction: 0xf894d134 │ │ │ │ @ instruction: 0x460130d9 │ │ │ │ - blcs 0xb9004 │ │ │ │ + blcs 0xb90c4 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fd2204 │ │ │ │ - vmul.i8 , q7, │ │ │ │ + vtst.8 , q15, │ │ │ │ vbic.i32 q9, #1024 @ 0x00000400 │ │ │ │ - blvs 0xff6b05f0 │ │ │ │ + blvs 0xff6b06b0 │ │ │ │ andcs r4, r3, #42991616 @ 0x2900000 │ │ │ │ @ instruction: 0xf06f60e2 │ │ │ │ @ instruction: 0xf7ad0201 │ │ │ │ - qasxmi pc, r9, r9 @ │ │ │ │ + @ instruction: 0x4629fed9 │ │ │ │ andcs r4, r1, #40, 12 @ 0x2800000 │ │ │ │ - @ instruction: 0xff34f7ad │ │ │ │ + cdp2 7, 13, cr15, cr4, cr13, {5} │ │ │ │ ldmdavs r9!, {r3, r5, r9, sl, lr} │ │ │ │ subne pc, sp, #64, 4 │ │ │ │ - blx 0xfebe567c │ │ │ │ + blx 0x13e573c │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ strvs r2, [r3, #1]! │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ strdcs fp, [r0], -r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ cmnpcs r4, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ @ instruction: 0xf8539303 │ │ │ │ @ instruction: 0xf7ad1022 │ │ │ │ - blls 0x1a638c │ │ │ │ + blls 0x1a62cc │ │ │ │ @ instruction: 0xf8d0e7cd │ │ │ │ - blcs 0xf3b10 │ │ │ │ + blcs 0xf3bd0 │ │ │ │ @ instruction: 0xf890dcaf │ │ │ │ - blcs 0xb3a44 │ │ │ │ + blcs 0xb3b04 │ │ │ │ @ instruction: 0xf646d0ab │ │ │ │ vsubw.s8 q11, q0, d20 │ │ │ │ stmdavs r8, {r1, r2, r4, r7, r8, r9, sp} │ │ │ │ andls r4, r3, #32505856 @ 0x1f00000 │ │ │ │ @ instruction: 0xf7a8681e │ │ │ │ - stmdbmi sl, {r0, r1, r2, r4, r5, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbmi sl, {r0, r1, r2, r4, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ svccc 0x0070ee1d │ │ │ │ ldrbtmi r9, [r9], #-2563 @ 0xfffff5fd │ │ │ │ ldmdapl fp, {r0, r3, fp, sp, lr}^ │ │ │ │ andls r4, r0, r8, lsl r4 │ │ │ │ eorseq pc, ip, ip, asr #12 │ │ │ │ addseq pc, r2, r0, asr #5 │ │ │ │ orrsvc pc, r0, r0, lsl #10 │ │ │ │ @ instruction: 0xf8d04433 │ │ │ │ @ instruction: 0xf7a90120 │ │ │ │ - ldr pc, [r0, pc, lsl #21] │ │ │ │ - addeq r8, r7, lr, asr #6 │ │ │ │ + ldr pc, [r0, pc, lsr #20] │ │ │ │ + addeq r8, r7, lr, lsl #5 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebfea54 │ │ │ │ + bl 0xfebfeb14 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs pc, {r3, r4, r6, r7, r8, r9, sl, fp}^ @ │ │ │ │ strmi fp, [ip], -r5, lsl #1 │ │ │ │ @ instruction: 0xf7a84605 │ │ │ │ - svccs 0x000ffa97 │ │ │ │ + svccs 0x000ffa37 │ │ │ │ tstle fp, r6, lsl #12 │ │ │ │ smullscc pc, r9, r5, r8 @ │ │ │ │ strtmi r4, [r8], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - @ instruction: 0xf8e0f7fd │ │ │ │ + @ instruction: 0xf880f7fd │ │ │ │ umlalscc pc, sl, r5, r8 @ │ │ │ │ stmiavs r3!, {r0, r1, r4, r8, ip, sp, pc}^ │ │ │ │ eorle r2, lr, sp, lsl #22 │ │ │ │ ldmiblt r3, {r0, r1, r5, fp, sp, lr} │ │ │ │ andlt r4, r5, r0, lsr r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ cmnpcs r4, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ eorne pc, r7, r3, asr r8 @ │ │ │ │ - blx 0xfe265768 │ │ │ │ + blx 0xa65828 │ │ │ │ stmdbvs r3!, {r2, r5, r6, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf7a89303 │ │ │ │ - blls 0x1a626c │ │ │ │ - blcs 0x4790e0 │ │ │ │ + blls 0x1a61ac │ │ │ │ + blcs 0x4791a0 │ │ │ │ @ instruction: 0xf895d12c │ │ │ │ @ instruction: 0x462830d9 │ │ │ │ - blcs 0xb91b4 │ │ │ │ + blcs 0xb9274 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fd2204 │ │ │ │ - ldmib r4, {r0, r1, r4, r5, r7, fp, ip, sp, lr, pc}^ │ │ │ │ - blcs 0x1704f8 │ │ │ │ + ldmib r4, {r0, r1, r4, r6, fp, ip, sp, lr, pc}^ │ │ │ │ + blcs 0x1705b8 │ │ │ │ ldm pc, {r1, r2, r4, r5, fp, ip, lr, pc}^ @ │ │ │ │ stclmi 0, cr15, [r6, #-12] │ │ │ │ stmdavs r3!, {r0, r2, r3, r5, r9, sl, sp}^ │ │ │ │ sbcle r2, sp, r0, lsl #22 │ │ │ │ vmov.s16 r4, d13[0] │ │ │ │ @ instruction: 0xf64c2f70 │ │ │ │ vbic.i32 d16, #12 @ 0x0000000c │ │ │ │ @@ -154989,66 +155037,66 @@ │ │ │ │ @ instruction: 0xf851681b │ │ │ │ ldmpl r7, {r2, r3, r4, r7, r8, r9, sl, fp}^ │ │ │ │ msrvs CPSR_s, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ ldmdavs fp, {r9, sp} │ │ │ │ ldrtmi r4, [r7], #-1083 @ 0xfffffbc5 │ │ │ │ @ instruction: 0xf7a99700 │ │ │ │ - ldr pc, [r5, r3, lsr #20]! │ │ │ │ + ldr pc, [r5, r3, asr #19]! │ │ │ │ rsbscs pc, r4, #-536870908 @ 0xe0000004 │ │ │ │ addscs pc, r6, #192, 4 │ │ │ │ eorne pc, r3, r2, asr r8 @ │ │ │ │ - blx 0x12e57e4 │ │ │ │ - bcs 0xe1880 │ │ │ │ + @ instruction: 0xf9e8f7ad │ │ │ │ + bcs 0xe1940 │ │ │ │ @ instruction: 0x4639d03b │ │ │ │ @ instruction: 0xf7af4638 │ │ │ │ - and pc, r7, r5, ror #16 │ │ │ │ + and pc, r7, r5, lsl #16 │ │ │ │ nopeq {50} @ 0x32 │ │ │ │ svclt 0x00084639 │ │ │ │ @ instruction: 0x4638221f │ │ │ │ - @ instruction: 0xf87ef7ae │ │ │ │ + @ instruction: 0xf81ef7ae │ │ │ │ ldrtmi r6, [sl], -r3, lsr #17 │ │ │ │ @ instruction: 0x46304631 │ │ │ │ @ instruction: 0xf7adb1c3 │ │ │ │ - @ instruction: 0x4630fa71 │ │ │ │ + @ instruction: 0x4630fa11 │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ - bcs 0xd7134 │ │ │ │ + bcs 0xd71f4 │ │ │ │ ldrtmi sp, [r9], -ip, ror #1 │ │ │ │ @ instruction: 0xf7ad4638 │ │ │ │ - @ instruction: 0xe7e7fcb1 │ │ │ │ + ubfx pc, r1, #24, #8 │ │ │ │ ldrmi fp, [r1], -r2, lsl #19 │ │ │ │ @ instruction: 0xf7ad4638 │ │ │ │ - @ instruction: 0xe7e1fa35 │ │ │ │ - blx 0xfefe5844 │ │ │ │ + ubfx pc, r5, #19, #2 │ │ │ │ + blx 0x17e5904 │ │ │ │ andlt r4, r5, r0, lsr r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ @ instruction: 0x46384639 │ │ │ │ - ldc2l 7, cr15, [r8, #692]! @ 0x2b4 │ │ │ │ + ldc2 7, cr15, [r8, #692] @ 0x2b4 │ │ │ │ @ instruction: 0xf7a8e7d0 │ │ │ │ - vmul.i8 , q15, │ │ │ │ + vmul.i8 d31, d30, d1 │ │ │ │ vbic.i32 q9, #1024 @ 0x00000400 │ │ │ │ andscs r2, pc, #1476395010 @ 0x58000002 │ │ │ │ ldclvs 6, cr4, [r9], {5} │ │ │ │ - stc2 7, cr15, [lr], {173} @ 0xad │ │ │ │ + stc2 7, cr15, [lr], #-692 @ 0xfffffd4c │ │ │ │ @ instruction: 0x46384639 │ │ │ │ @ instruction: 0xf7ad2201 │ │ │ │ - strtmi pc, [sl], -r7, ror #27 │ │ │ │ + strtmi pc, [sl], -r7, lsl #27 │ │ │ │ @ instruction: 0x46384639 │ │ │ │ - blx 0x1e6588e │ │ │ │ + blx 0x66594e │ │ │ │ svclt 0x0000e7ba │ │ │ │ - addeq r8, r7, r6, ror r2 │ │ │ │ + @ instruction: 0x008781b6 │ │ │ │ @ instruction: 0xf8d26d02 │ │ │ │ vshr.u64 , q0, #61 │ │ │ │ - blcs 0x1345f8 │ │ │ │ + blcs 0x1346b8 │ │ │ │ ldrblt sp, [r0, #-2386]! @ 0xfffff6ae │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ addlt r6, r2, fp, lsl #16 │ │ │ │ cdpeq 0, 0, cr15, cr2, cr3, {1} │ │ │ │ svceq 0x000df1be │ │ │ │ @@ -155056,133 +155104,133 @@ │ │ │ │ strmi r6, [r5], -r9, asr #16 │ │ │ │ suble r2, r6, r4, lsl #18 │ │ │ │ @ instruction: 0x3098f8d2 │ │ │ │ cmnpvs r0, #318767104 @ p-variant is OBSOLETE @ 0x13000000 │ │ │ │ ldmdavs r3, {r1, r4, r5, ip, lr, pc}^ │ │ │ │ cmnpvs r0, #318767104 @ p-variant is OBSOLETE @ 0x13000000 │ │ │ │ @ instruction: 0xf041d02e │ │ │ │ - movtlt pc, #34843 @ 0x881b @ │ │ │ │ + movtlt pc, #34885 @ 0x8845 @ │ │ │ │ movwls r6, #6179 @ 0x1823 │ │ │ │ - @ instruction: 0xf9b0f7a8 │ │ │ │ + @ instruction: 0xf950f7a8 │ │ │ │ strmi r9, [r1], -r1, lsl #22 │ │ │ │ - blcs 0x479254 │ │ │ │ + blcs 0x479314 │ │ │ │ @ instruction: 0xf895d136 │ │ │ │ @ instruction: 0x462830d9 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - @ instruction: 0xfff8f7fc │ │ │ │ + @ instruction: 0xff98f7fc │ │ │ │ rsbscs pc, r4, #-536870908 @ 0xe0000004 │ │ │ │ addscs pc, r6, #192, 4 │ │ │ │ @ instruction: 0x46316b90 │ │ │ │ - @ instruction: 0xf9b0f7ad │ │ │ │ + @ instruction: 0xf950f7ad │ │ │ │ stmdacs r4, {r5, r6, fp, sp, lr} │ │ │ │ @ instruction: 0xf7a8d00c │ │ │ │ - @ instruction: 0xf646fe51 │ │ │ │ + @ instruction: 0xf646fdf1 │ │ │ │ vsubw.s8 q11, q0, d20 │ │ │ │ @ instruction: 0xf6402396 │ │ │ │ ldmdavs r9, {r3, r5, r7, r9, lr} │ │ │ │ - @ instruction: 0xf994f7b0 │ │ │ │ + @ instruction: 0xf934f7b0 │ │ │ │ rscvs r2, fp, sp, lsl #6 │ │ │ │ and r2, r0, r1 │ │ │ │ andlt r2, r2, r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ movwls r4, #6000 @ 0x1770 │ │ │ │ - @ instruction: 0xf976f7a8 │ │ │ │ + @ instruction: 0xf916f7a8 │ │ │ │ strmi r9, [r6], -r1, lsl #22 │ │ │ │ rsbscs pc, r4, #-536870908 @ 0xe0000004 │ │ │ │ addscs pc, r6, #192, 4 │ │ │ │ andls r4, r1, #48, 12 @ 0x3000000 │ │ │ │ eorne pc, r3, r2, asr r8 @ │ │ │ │ - @ instruction: 0xf980f7ad │ │ │ │ + @ instruction: 0xf920f7ad │ │ │ │ strb r9, [r9, r1, lsl #20] │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ @ instruction: 0xf6464f31 │ │ │ │ vsubhn.i16 d22, q0, q10 │ │ │ │ ldcmi 6, cr2, [r0, #-600]! @ 0xfffffda8 │ │ │ │ @ instruction: 0xf1071f3c │ │ │ │ @ instruction: 0xf1c7083c │ │ │ │ ldmdbne r9!, {r2, r8, r9, sl} │ │ │ │ svccs 0x0004f854 │ │ │ │ @ instruction: 0xf7a76830 │ │ │ │ - strbmi pc, [r4, #-3857] @ 0xfffff0ef @ │ │ │ │ + strbmi pc, [r4, #-3761] @ 0xfffff14f @ │ │ │ │ svceq 0x0004f845 │ │ │ │ vand , q15, │ │ │ │ vmvn.i32 q9, #262144 @ 0x00040000 │ │ │ │ vst3.32 {d18-d20}, [pc :64], r6 │ │ │ │ ldmdavs r0!, {r2, r8, ip, sp, lr} │ │ │ │ - eorpl pc, ip, #68, 4 @ 0x40000004 │ │ │ │ + eorsvs pc, ip, #68, 4 @ 0x40000004 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - @ instruction: 0xff00f7a7 │ │ │ │ + cdp2 7, 10, cr15, cr0, cr7, {5} │ │ │ │ tstpvc r6, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ vmax.s8 d20, d4, d3 │ │ │ │ - vmvn.i32 d21, #0 @ 0x00000000 │ │ │ │ + vmlal.s q11, d0, d0[0] │ │ │ │ ldmdavs r0!, {r0, r1, r2, r3, r5, r9} │ │ │ │ @ instruction: 0xf7a764e3 │ │ │ │ - @ instruction: 0xf44ffef5 │ │ │ │ + @ instruction: 0xf44ffe95 │ │ │ │ strmi r7, [r3], -r5, lsl #2 │ │ │ │ - andcs pc, ip, #76, 4 @ 0xc0000004 │ │ │ │ + andscc pc, ip, #76, 4 @ 0xc0000004 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ strbtvs r6, [r3], #-2096 @ 0xfffff7d0 │ │ │ │ - cdp2 7, 14, cr15, cr10, cr7, {5} │ │ │ │ + cdp2 7, 8, cr15, cr10, cr7, {5} │ │ │ │ tstpvc r7, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ vmax.s8 d20, d4, d3 │ │ │ │ - vmvn.i32 d21, #1024 @ 0x00000400 │ │ │ │ + vmlal.s q11, d0, d0[1] │ │ │ │ ldmdavs r0!, {r0, r1, r2, r3, r5, r9} │ │ │ │ @ instruction: 0xf7a76523 │ │ │ │ - @ instruction: 0xf243fedf │ │ │ │ + @ instruction: 0xf243fe7f │ │ │ │ strtvs r0, [r0], #400 @ 0x190 │ │ │ │ - eorspl pc, r8, #68, 4 @ 0x40000004 │ │ │ │ + subvs pc, r8, #68, 4 @ 0x40000004 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ @ instruction: 0xf7a76830 │ │ │ │ - vrecps.f32 d31, d4, d19 │ │ │ │ - vmlal.s , d0, d0[2] │ │ │ │ + @ instruction: 0xf244fed3 │ │ │ │ + vmov.i32 q11, #2048 @ 0x00000800 │ │ │ │ strmi r0, [r3], -pc, lsr #4 │ │ │ │ orrseq pc, r8, r3, asr #4 │ │ │ │ strbvs r6, [r3, #2096]! @ 0x830 │ │ │ │ - @ instruction: 0xff28f7a7 │ │ │ │ + cdp2 7, 12, cr15, cr8, cr7, {5} │ │ │ │ andcs r6, r0, r0, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x000081f0 │ │ │ │ - eorseq pc, r4, r0, lsl #31 │ │ │ │ + mlaseq r5, r0, r0, r0 │ │ │ │ addseq lr, r6, #112, 4 │ │ │ │ strmi r3, [r4], r2, lsl #18 │ │ │ │ stmdale ip, {r0, r2, r3, r8, fp, sp} │ │ │ │ @ instruction: 0xf001e8df │ │ │ │ vmovne.32 r1, d14[0] │ │ │ │ strtcs r2, [r4], #-289 @ 0xfffffedf │ │ │ │ smladcs r7, r7, r7, r1 │ │ │ │ - b 0x147ec70 │ │ │ │ + b 0x147ed30 │ │ │ │ @ instruction: 0xf04c2c00 │ │ │ │ - bcc 0xaafc4 │ │ │ │ + bcc 0xab084 │ │ │ │ andcs fp, r1, #24, 30 @ 0x60 │ │ │ │ - b 0xfe138518 │ │ │ │ + b 0xfe1385d8 │ │ │ │ strmi r0, [r1], -ip │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x06034770 │ │ │ │ @ instruction: 0x2c00ea43 │ │ │ │ - b 0x14a1ba4 │ │ │ │ + b 0x14a1c64 │ │ │ │ strb r2, [ip, r0, lsl #24]! │ │ │ │ @ instruction: 0x4c00ea4f │ │ │ │ - b 0x14a1b98 │ │ │ │ + b 0x14a1c58 │ │ │ │ strb r6, [r6, r0, lsl #24]! │ │ │ │ @ instruction: 0x4c00ea40 │ │ │ │ @ instruction: 0xf64fe7e3 │ │ │ │ - b 0x1184c00 │ │ │ │ + b 0x1184cc0 │ │ │ │ ldrb r4, [lr, r0, lsl #24] │ │ │ │ ldrmi r2, [r8], -r0, lsl #6 │ │ │ │ ldmdblt sl, {r0, r3, r4, r9, sl, lr}^ │ │ │ │ andmi lr, ip, #323584 @ 0x4f000 │ │ │ │ andcs lr, ip, #270336 @ 0x42000 │ │ │ │ andeq lr, ip, #270336 @ 0x42000 │ │ │ │ andvs lr, ip, r2, asr #20 │ │ │ │ @@ -155190,40 +155238,40 @@ │ │ │ │ eorsle r2, r9, r8, lsl #22 │ │ │ │ addsmi r2, sl, r1, lsl #4 │ │ │ │ svceq 0x000cea12 │ │ │ │ ldrlt sp, [r0, #-247]! @ 0xffffff09 │ │ │ │ @ instruction: 0x0ec3ea4f │ │ │ │ @ instruction: 0xf1ae25ff │ │ │ │ @ instruction: 0xf1ce0220 │ │ │ │ - blx 0x1e8cc4 │ │ │ │ - blx 0xa24450 │ │ │ │ - blx 0x224c5c │ │ │ │ + blx 0x1e8d84 │ │ │ │ + blx 0xa24510 │ │ │ │ + blx 0x224d1c │ │ │ │ msrmi CPSR_x, #14, 28 @ 0xe0 │ │ │ │ andeq lr, r0, lr, asr #20 │ │ │ │ movwcc r4, #4881 @ 0x1311 │ │ │ │ andsle r2, sl, r8, lsl #22 │ │ │ │ addsmi r2, sl, r1, lsl #4 │ │ │ │ svceq 0x000cea12 │ │ │ │ @ instruction: 0xe7e5d0f7 │ │ │ │ subeq pc, r0, r0 │ │ │ │ - b 0x14963d8 │ │ │ │ - b 0x14808a4 │ │ │ │ + b 0x1496498 │ │ │ │ + b 0x1480964 │ │ │ │ @ instruction: 0xf0034ccc │ │ │ │ addsmi r4, r0, #0, 6 │ │ │ │ ldclvc 0, cr15, [ip], #48 @ 0x30 │ │ │ │ andeq lr, ip, r3, asr #20 │ │ │ │ @ instruction: 0xf04fbf0c │ │ │ │ @ instruction: 0xf04f4380 │ │ │ │ tstmi r8, #120, 6 @ 0xe0000001 │ │ │ │ andcs lr, r0, #41680896 @ 0x27c0000 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - b 0x1479a68 │ │ │ │ + b 0x1479b28 │ │ │ │ @ instruction: 0xf01c410c │ │ │ │ @ instruction: 0xf4010f80 │ │ │ │ svclt 0x0018117c │ │ │ │ tstpmi r0, r1, asr #32 @ p-variant is OBSOLETE │ │ │ │ andcs fp, r0, r8, lsr r1 │ │ │ │ cmnppl pc, r1, asr #32 @ p-variant is OBSOLETE │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @@ -155237,163 +155285,163 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ strlt r4, [r0, #-1904] @ 0xfffff890 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00f0f8cc │ │ │ │ andls fp, r1, r3, lsl #1 │ │ │ │ - stc2l 7, cr15, [r4, #-660] @ 0xfffffd6c │ │ │ │ + stc2l 7, cr15, [r4], #660 @ 0x294 │ │ │ │ andcs r9, r1, #1024 @ 0x400 │ │ │ │ stmib r3, {r0, r3, r4, r7, r8, sl, fp, sp, lr}^ │ │ │ │ @ instruction: 0x665a011a │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r0, #-0] │ │ │ │ andle r2, r9, r1, lsl #20 │ │ │ │ tstle pc, r4, lsl #20 │ │ │ │ msrvs CPSR_s, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ ldmdavs r9, {r1, r3, r9, sl, lr} │ │ │ │ - ldmdalt r6!, {r4, r5, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + svclt 0x00d6f7af │ │ │ │ msrvs CPSR_s, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ ldmdavs r9, {r1, r3, r9, sl, lr} │ │ │ │ - svclt 0x00e6f7af │ │ │ │ + svclt 0x0086f7af │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfebfef50 │ │ │ │ + bl 0xfebff010 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ vhadd.s8 d18, d4, d0 │ │ │ │ - vsra.s64 d20, d16, #64 │ │ │ │ - blmi 0x128220 │ │ │ │ + vmla.f d21, d16, d0[0] │ │ │ │ + blmi 0x1282e0 │ │ │ │ @ instruction: 0x900022bc │ │ │ │ - cdp2 1, 1, cr15, cr12, cr5, {5} │ │ │ │ - eorseq pc, r4, r0, asr #31 │ │ │ │ + cdp2 1, 3, cr15, cr12, cr5, {5} │ │ │ │ + ldrsbteq r0, [r5], -r0 │ │ │ │ tstle r7, pc, lsl #20 │ │ │ │ smullscc pc, r9, r0, r8 @ │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - mrclt 7, 2, APSR_nzcv, cr14, cr12, {7} │ │ │ │ + ldcllt 7, cr15, [lr, #1008]! @ 0x3f0 │ │ │ │ cmnpcs r4, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ @ instruction: 0xf8534608 │ │ │ │ - @ instruction: 0xf7ad1022 │ │ │ │ - svclt 0x0000b815 │ │ │ │ + @ instruction: 0xf7ac1022 │ │ │ │ + svclt 0x0000bfb5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebfefa0 │ │ │ │ + bl 0xfebff060 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ stmib sp, {r2, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf7a72100 │ │ │ │ - stmdbls r1, {r0, r4, r5, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - bls 0xb95cc │ │ │ │ + stmdbls r1, {r0, r4, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + bls 0xb968c │ │ │ │ tstle r9, pc, lsl #18 │ │ │ │ smullsne pc, r9, r4, r8 @ │ │ │ │ stclvs 6, cr4, [r3, #-128]! @ 0xffffff80 │ │ │ │ strtmi r2, [r9], -r0, lsl #18 │ │ │ │ movweq pc, #12291 @ 0x3003 @ │ │ │ │ andeq lr, r3, #165888 @ 0x28800 │ │ │ │ movwcs fp, #36620 @ 0x8f0c │ │ │ │ ldrmi r2, [sl], #-772 @ 0xfffffcfc │ │ │ │ - mrc2 7, 1, pc, cr2, cr12, {7} │ │ │ │ + ldc2l 7, cr15, [r2, #1008] @ 0x3f0 │ │ │ │ andlt r4, r3, r8, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ cmnpcs r4, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ eorne pc, r1, r3, asr r8 @ │ │ │ │ - @ instruction: 0xf846f7ad │ │ │ │ + @ instruction: 0xffe6f7ac │ │ │ │ andlt r4, r3, r8, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebff01c │ │ │ │ + bl 0xfebff0dc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmvs fp, {r5, r6, r7, r8, r9, sl, fp} │ │ │ │ stmdbvs sp, {r2, r7, ip, sp, pc}^ │ │ │ │ strmi r4, [r6], -ip, lsl #12 │ │ │ │ rsbmi fp, sp, #49152 @ 0xc000 │ │ │ │ umlalscs pc, sl, r6, r8 @ │ │ │ │ smlattlt sl, r1, r8, r6 │ │ │ │ andle r2, r9, sp, lsl #18 │ │ │ │ ldrtmi r6, [r0], -r2, lsr #16 │ │ │ │ svclt 0x00182a00 │ │ │ │ andlt r4, r4, sl, lsr #12 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ svclt 0x00a4f7ff │ │ │ │ - bcs 0xc1fdc │ │ │ │ - bllt 0xf9c220 │ │ │ │ + bcs 0xc209c │ │ │ │ + bllt 0xf9c2e0 │ │ │ │ @ instruction: 0xf7a79303 │ │ │ │ - vrecps.f32 d31, d30, d11 │ │ │ │ + vrecps.f32 d31, d14, d27 │ │ │ │ vmvn.i32 q9, #1024 @ 0x00000400 │ │ │ │ mulls r2, r6, r2 │ │ │ │ @ instruction: 0x462a6b51 │ │ │ │ - @ instruction: 0xf80ef7ad │ │ │ │ + @ instruction: 0xffaef7ac │ │ │ │ vmov.32 r4, d13[0] │ │ │ │ stmdals r2, {r4, r5, r6, r8, r9, sl, fp, ip} │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ stmiapl fp, {r0, r1, r9, fp, ip, pc}^ │ │ │ │ msrvs R12_usr, r6 │ │ │ │ orrscs pc, r6, r0, asr #5 │ │ │ │ @ instruction: 0x0c00eb03 │ │ │ │ strmi r6, [fp], #-2057 @ 0xfffff7f7 │ │ │ │ teqpeq ip, ip, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ svceq 0x009cf851 │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xff60f7a8 │ │ │ │ + @ instruction: 0xff00f7a8 │ │ │ │ strb r6, [r9, r1, ror #17] │ │ │ │ vnmls.f64 d4, d13, d15 │ │ │ │ vrecps.f32 q9, q7, q8 │ │ │ │ vmvn.i32 q9, #4 @ 0x00000004 │ │ │ │ ldrbtmi r2, [fp], #-150 @ 0xffffff6a │ │ │ │ @ instruction: 0xf64c681b │ │ │ │ vbic.i32 d16, #12 @ 0x0000000c │ │ │ │ - blvs 0x10a850c │ │ │ │ + blvs 0x10a85cc │ │ │ │ @ instruction: 0xf64658d2 │ │ │ │ vsubw.s8 q11, q0, d20 │ │ │ │ ldmdavs fp, {r1, r2, r4, r7, r8, r9, sp} │ │ │ │ strmi r4, [r2], #-1043 @ 0xfffffbed │ │ │ │ svceq 0x009cf851 │ │ │ │ andcs r9, r0, #0, 4 │ │ │ │ - @ instruction: 0xff42f7a8 │ │ │ │ + cdp2 7, 14, cr15, cr2, cr8, {5} │ │ │ │ str r6, [fp, r1, ror #17]! │ │ │ │ - strdeq r7, [r7], ip │ │ │ │ - @ instruction: 0x00877cbe │ │ │ │ + addeq r7, r7, ip, lsr ip │ │ │ │ + strdeq r7, [r7], lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebff0f4 │ │ │ │ + bl 0xfebff1b4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460c0ff0 │ │ │ │ ldrmi fp, [r1], -r2, lsl #1 │ │ │ │ andsle r2, r8, pc, lsl #24 │ │ │ │ andle r2, sl, sp, lsl #24 │ │ │ │ cmnpcs r4, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ eoreq pc, r4, r3, asr r8 @ │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7ac4010 │ │ │ │ - @ instruction: 0xf8d0bf51 │ │ │ │ + @ instruction: 0xf8d0bef1 │ │ │ │ ldreq r3, [fp, #208] @ 0xd0 │ │ │ │ @ instruction: 0x4608d5f0 │ │ │ │ andeq pc, r3, #111 @ 0x6f │ │ │ │ @ instruction: 0xf7ad9100 │ │ │ │ - stmdbls r0, {r0, r1, r4, r5, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdbls r0, {r0, r1, r4, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf890e7e8 │ │ │ │ ldrdls r2, [r1], -r9 │ │ │ │ - bcs 0xb9760 │ │ │ │ + bcs 0xb9820 │ │ │ │ svclt 0x000c9100 │ │ │ │ andeq pc, r3, #111 @ 0x6f │ │ │ │ andeq pc, r1, #111 @ 0x6f │ │ │ │ - blx 0x19e5e06 │ │ │ │ + blx 0x1e5ec6 │ │ │ │ andcs r9, r3, r1, lsl #22 │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ sbcsvs r9, r8, r0, lsl #18 │ │ │ │ bfi r6, sl, #11, #9 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -155408,62 +155456,62 @@ │ │ │ │ svclt 0x00aef7ff │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ stmdbvs fp, {r4, r5, r6, r7, r8, pc}^ │ │ │ │ @ instruction: 0xf7a79301 │ │ │ │ - blls 0x127b80 │ │ │ │ + blls 0x127ac0 │ │ │ │ strmi r4, [r6], -r1, lsl #12 │ │ │ │ tstle r0, pc, lsl #22 │ │ │ │ smullscc pc, r9, r8, r8 @ │ │ │ │ - blcs 0xb98bc │ │ │ │ + blcs 0xb997c │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fc2204 │ │ │ │ - ldmib r4, {r0, r2, r3, r4, r5, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ - blcs 0x170be4 │ │ │ │ + ldmib r4, {r0, r2, r3, r4, r6, r7, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + blcs 0x170ca4 │ │ │ │ ldm pc, {r1, r3, r4, fp, ip, lr, pc}^ @ │ │ │ │ stmdacs r1!, {r0, r1, ip, sp, lr, pc} │ │ │ │ vpadd.i8 d16, d14, d1 │ │ │ │ vmvn.i32 q9, #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf8522296 │ │ │ │ @ instruction: 0xf7ac1023 │ │ │ │ - strb pc, [lr, sp, ror #29]! @ │ │ │ │ + strb pc, [lr, sp, lsl #29]! @ │ │ │ │ ldrtmi fp, [r1], -sl, asr #6 │ │ │ │ @ instruction: 0xf7ae4630 │ │ │ │ - and pc, r7, fp, lsl #26 │ │ │ │ + and pc, r7, fp, lsr #25 │ │ │ │ nopeq {50} @ 0x32 │ │ │ │ svclt 0x00084631 │ │ │ │ @ instruction: 0x4630221f │ │ │ │ - stc2 7, cr15, [r4, #-692]! @ 0xfffffd4c │ │ │ │ + stc2l 7, cr15, [r4], {173} @ 0xad │ │ │ │ ldrtmi r6, [r2], -r3, lsr #17 │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ @ instruction: 0xf7acb17b │ │ │ │ - @ instruction: 0xe7b5ff17 │ │ │ │ + @ instruction: 0xe7b5feb7 │ │ │ │ rscsle r2, r5, r0, lsl #20 │ │ │ │ @ instruction: 0x46304631 │ │ │ │ - @ instruction: 0xf960f7ad │ │ │ │ + @ instruction: 0xf900f7ad │ │ │ │ ldmdblt sl!, {r4, r5, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ @ instruction: 0x46304611 │ │ │ │ - cdp2 7, 14, cr15, cr4, cr12, {5} │ │ │ │ + cdp2 7, 8, cr15, cr4, cr12, {5} │ │ │ │ @ instruction: 0xf7ace7ea │ │ │ │ - str pc, [r5, fp, ror #30]! │ │ │ │ + str pc, [r5, fp, lsl #30]! │ │ │ │ @ instruction: 0x46304631 │ │ │ │ - blx 0xfece5ef0 │ │ │ │ + blx 0x14e5fb0 │ │ │ │ @ instruction: 0xf7a7e7e2 │ │ │ │ - vceq.f32 d31, d30, d25 │ │ │ │ + vceq.f32 , q7, │ │ │ │ vbic.i32 q9, #1024 @ 0x00000400 │ │ │ │ andscs r2, pc, #1476395010 @ 0x58000002 │ │ │ │ ldclvs 6, cr4, [r9], {7} │ │ │ │ - @ instruction: 0xf946f7ad │ │ │ │ + @ instruction: 0xf8e6f7ad │ │ │ │ @ instruction: 0x46304631 │ │ │ │ @ instruction: 0xf7ad2201 │ │ │ │ - @ instruction: 0x463afa9f │ │ │ │ + @ instruction: 0x463afa3f │ │ │ │ @ instruction: 0x46304631 │ │ │ │ - @ instruction: 0xf82ef7ad │ │ │ │ + @ instruction: 0xffcef7ac │ │ │ │ svclt 0x0000e7cc │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrsbmi pc, [r0], #128 @ 0x80 @ │ │ │ │ vaddl.u8 , d20, d2 │ │ │ │ @@ -155472,48 +155520,48 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0x469881f0 │ │ │ │ movwls r6, #2187 @ 0x88b │ │ │ │ @ instruction: 0x460c4617 │ │ │ │ @ instruction: 0xf7a74606 │ │ │ │ - blls 0xe7a80 │ │ │ │ - blcs 0x4798c4 │ │ │ │ + blls 0xe79c0 │ │ │ │ + blcs 0x479984 │ │ │ │ @ instruction: 0xf896d136 │ │ │ │ @ instruction: 0x463030d9 │ │ │ │ - blcs 0xb9960 │ │ │ │ + blcs 0xb9a20 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fc2204 │ │ │ │ - stmiavs r2!, {r0, r2, r3, r4, r5, r7, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + stmiavs r2!, {r0, r2, r3, r4, r6, sl, fp, ip, sp, lr, pc}^ │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ @ instruction: 0xf7ae00d2 │ │ │ │ - @ instruction: 0x4629fc9b │ │ │ │ + @ instruction: 0x4629fc3b │ │ │ │ ldrmi r4, [r8, r8, lsr #12]! │ │ │ │ - blcs 0x482268 │ │ │ │ + blcs 0x482328 │ │ │ │ movwls sp, #4112 @ 0x1010 │ │ │ │ - cdp2 7, 5, cr15, cr8, cr7, {5} │ │ │ │ + ldc2l 7, cr15, [r8, #668]! @ 0x29c │ │ │ │ vqdmulh.s d25, d14, d1 │ │ │ │ vbic.i32 q9, #4 @ 0x00000004 │ │ │ │ mulls r0, r6, r1 │ │ │ │ eorne pc, r3, r1, asr r8 @ │ │ │ │ - cdp2 7, 6, cr15, cr4, cr12, {5} │ │ │ │ + cdp2 7, 0, cr15, cr4, cr12, {5} │ │ │ │ strtmi r9, [r9], -r0, lsl #20 │ │ │ │ strbmi r4, [r0, r8, lsr #12] │ │ │ │ stmdavs r1!, {r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7ff462a │ │ │ │ strdcs pc, [r1], -r1 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ rsbscs pc, r4, #-536870908 @ 0xe0000004 │ │ │ │ addscs pc, r6, #192, 4 │ │ │ │ eorne pc, r3, r2, asr r8 @ │ │ │ │ - cdp2 7, 4, cr15, cr8, cr12, {5} │ │ │ │ + stc2l 7, cr15, [r8, #688]! @ 0x2b0 │ │ │ │ svclt 0x0000e7c9 │ │ │ │ smullscc pc, r9, r0, r8 @ │ │ │ │ @ instruction: 0xf8d0b123 │ │ │ │ @ instruction: 0xf01330d4 │ │ │ │ andle r0, r8, r1, lsl #6 │ │ │ │ msreq SPSR_c, #1610612740 @ 0x60000004 │ │ │ │ movweq pc, #41664 @ 0xa2c0 @ │ │ │ │ @@ -155532,107 +155580,107 @@ │ │ │ │ eorvc pc, sp, #72351744 @ 0x4500000 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ @ instruction: 0x4618e772 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebff39c │ │ │ │ + bl 0xfebff45c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ ldrmi r4, [r0], -r5, lsl #12 │ │ │ │ ldmib r1, {r0, r1, r7, ip, sp, pc}^ │ │ │ │ ldmdblt r1!, {r0, r8, sp}^ │ │ │ │ @ instruction: 0x4601b1f2 │ │ │ │ andls r2, r1, r4, lsl #4 │ │ │ │ - cdp2 7, 6, cr15, cr8, cr12, {5} │ │ │ │ + cdp2 7, 0, cr15, cr8, cr12, {5} │ │ │ │ strmi r9, [r2], -r1, lsl #16 │ │ │ │ strtmi r6, [r8], -r1, lsr #16 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7ff4030 │ │ │ │ cdpne 14, 5, cr11, cr9, cr15, {4} │ │ │ │ tstcs r1, r8, lsl pc │ │ │ │ svclt 0x00182a00 │ │ │ │ stmdbcs r0, {r8, sp} │ │ │ │ @ instruction: 0xf1c3d0ef │ │ │ │ strmi r0, [r1], -r1, lsl #4 │ │ │ │ addseq r9, r2, r1 │ │ │ │ - cdp2 7, 5, cr15, cr0, cr12, {5} │ │ │ │ + ldc2l 7, cr15, [r0, #688]! @ 0x2b0 │ │ │ │ strb r9, [r6, r1, lsl #16]! │ │ │ │ @ instruction: 0x4601b21a │ │ │ │ addseq r9, r2, r1 │ │ │ │ @ instruction: 0xf7ac4252 │ │ │ │ - stmdals r1, {r0, r1, r2, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdals r1, {r0, r1, r2, r5, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ svclt 0x0000e7dd │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ ldrmi fp, [sl], r4, lsl #1 │ │ │ │ ldrdcc pc, [r4], r0 │ │ │ │ @ instruction: 0xf8d04691 │ │ │ │ strmi r2, [sp], -r8, lsl #1 │ │ │ │ orrvs pc, r8, #1124073472 @ 0x43000000 │ │ │ │ @ instruction: 0xf0024604 │ │ │ │ @ instruction: 0xf043020f │ │ │ │ andls r0, r3, #201326592 @ 0xc000000 │ │ │ │ @ instruction: 0xf7a79302 │ │ │ │ - strtmi pc, [r9], -sp, lsr #27 │ │ │ │ + strtmi pc, [r9], -sp, asr #26 │ │ │ │ @ instruction: 0xf7ac4680 │ │ │ │ - @ instruction: 0xf7a7fdbf │ │ │ │ - @ instruction: 0x4607fddb │ │ │ │ - stc2 7, cr15, [r4, #668]! @ 0x29c │ │ │ │ + @ instruction: 0xf7a7fd5f │ │ │ │ + @ instruction: 0x4607fd7b │ │ │ │ + stc2l 7, cr15, [r4, #-668] @ 0xfffffd64 │ │ │ │ @ instruction: 0xf7a74606 │ │ │ │ - ldmdbmi r3, {r0, r5, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + ldmdbmi r3, {r0, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ cdp 6, 1, cr4, cr13, cr5, {0} │ │ │ │ ldrbtmi r0, [r9], #-3952 @ 0xfffff090 │ │ │ │ ldmib sp, {r0, r3, fp, sp, lr}^ │ │ │ │ stmdapl r1, {r1, r9, ip, sp}^ │ │ │ │ andls r2, r0, r0 │ │ │ │ strbmi r4, [r1], #-1592 @ 0xfffff9c8 │ │ │ │ - @ instruction: 0xf9a2f7b8 │ │ │ │ + @ instruction: 0xf942f7b8 │ │ │ │ ldrdcc pc, [r4], r4 │ │ │ │ - blcs 0x4b9b60 │ │ │ │ + blcs 0x4b9c20 │ │ │ │ ldrtmi fp, [r1], -r7, lsl #30 │ │ │ │ strtmi r4, [r9], -r8, lsr #12 │ │ │ │ @ instruction: 0xf7b44630 │ │ │ │ - ldrtmi pc, [r2], -r5, lsl #24 @ │ │ │ │ + ldrtmi pc, [r2], -r5, lsr #23 @ │ │ │ │ strtmi r4, [r0], -r9, asr #12 │ │ │ │ mcr2 7, 1, pc, cr14, cr15, {7} @ │ │ │ │ ldrbmi r4, [r1], -sl, lsr #12 │ │ │ │ andlt r4, r4, r0, lsr #12 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ mcrlt 7, 1, pc, cr6, cr15, {7} @ │ │ │ │ - addeq r7, r7, sl, lsl r9 │ │ │ │ + addeq r7, r7, sl, asr r8 │ │ │ │ ldrsbcc pc, [r0], #128 @ 0x80 @ │ │ │ │ biccc pc, r0, #201326595 @ 0xc000003 │ │ │ │ eorsle r2, fp, r0, lsl #22 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebff4b8 │ │ │ │ + bl 0xfebff578 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdbvs fp, {r3, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ strmi fp, [ip], -r2, lsl #1 │ │ │ │ streq pc, [r1, #-19] @ 0xffffffed │ │ │ │ svclt 0x0018462e │ │ │ │ andle r2, r6, r0 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x4605bd70 │ │ │ │ @ instruction: 0xf7ff9301 │ │ │ │ - blls 0x127944 │ │ │ │ + blls 0x127a04 │ │ │ │ andls r4, r1, r1, lsl #12 │ │ │ │ stmdbvs r2!, {r0, r8, r9, ip, sp} │ │ │ │ @ instruction: 0xf7ff4628 │ │ │ │ stmdavs r3!, {r0, r1, r2, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ mvnlt r9, r1, lsl #18 │ │ │ │ cmplt fp, r3, ror #16 │ │ │ │ ldrtmi r4, [r2], -r8, lsl #12 │ │ │ │ @ instruction: 0xf7ac9101 │ │ │ │ - bls 0x127a10 │ │ │ │ + bls 0x127950 │ │ │ │ stmiavs r1!, {r3, r5, r9, sl, lr}^ │ │ │ │ stc2l 7, cr15, [ip, #1020]! @ 0x3fc │ │ │ │ andlt r2, r2, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ @@ -155655,108 +155703,108 @@ │ │ │ │ andlt r2, r4, r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ ldmeq fp, {r4, r5, r6, r7, r8, pc}^ │ │ │ │ movtvc lr, #10819 @ 0x2a43 │ │ │ │ @ instruction: 0xf00343db │ │ │ │ - blcs 0xa8f8c │ │ │ │ + blcs 0xa904c │ │ │ │ stmiavs fp, {r1, r2, r3, r5, r6, r7, r8, ip, lr, pc}^ │ │ │ │ strmi r4, [r5], -ip, lsl #12 │ │ │ │ ldrmi r4, [r8], r7, lsl #12 │ │ │ │ movwls r6, #14411 @ 0x384b │ │ │ │ - ldc2l 7, cr15, [ip], #668 @ 0x29c │ │ │ │ + ldc2 7, cr15, [ip], {167} @ 0xa7 │ │ │ │ strmi r9, [r1], -r3, lsl #22 │ │ │ │ - blcs 0x479bbc │ │ │ │ + blcs 0x479c7c │ │ │ │ @ instruction: 0xf895d13d │ │ │ │ @ instruction: 0x462830d9 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - blx 0x11e63aa │ │ │ │ + blx 0xff9e6468 │ │ │ │ movwls r6, #14499 @ 0x38a3 │ │ │ │ - stc2l 7, cr15, [sl], #668 @ 0x29c │ │ │ │ + stc2 7, cr15, [sl], {167} @ 0xa7 │ │ │ │ strmi r9, [r1], -r3, lsl #22 │ │ │ │ - blcs 0x479bdc │ │ │ │ + blcs 0x479c9c │ │ │ │ @ instruction: 0xf897d134 │ │ │ │ @ instruction: 0x463830d9 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - blx 0xd663ce │ │ │ │ + blx 0xff56648c │ │ │ │ @ instruction: 0xb3a36923 │ │ │ │ svceq 0x0000f1b8 │ │ │ │ svclt 0x00144629 │ │ │ │ andscs r4, pc, #69206016 @ 0x4200000 │ │ │ │ @ instruction: 0xf7ad4628 │ │ │ │ - tstpcs r0, #46080 @ p-variant is OBSOLETE @ 0xb400 │ │ │ │ + tstpcs r0, #839680 @ p-variant is OBSOLETE @ 0xcd000 │ │ │ │ movwls r4, #1578 @ 0x62a │ │ │ │ movwcs r4, #1585 @ 0x631 │ │ │ │ @ instruction: 0xf7ae4630 │ │ │ │ - ldrtmi pc, [r8], -r7, lsr #22 @ │ │ │ │ + ldrtmi pc, [r8], -r7, asr #21 @ │ │ │ │ ldrtmi r6, [r2], -r1, lsr #16 │ │ │ │ ldc2l 7, cr15, [r0, #-1020]! @ 0xfffffc04 │ │ │ │ andlt r2, r4, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ vand q12, q15, q8 │ │ │ │ vmvn.i32 q9, #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf8522296 │ │ │ │ @ instruction: 0xf7ac1023 │ │ │ │ - strb pc, [r1, r7, asr #25] @ │ │ │ │ + strb pc, [r1, r7, ror #24] @ │ │ │ │ rsbscs pc, r4, #-536870908 @ 0xe0000004 │ │ │ │ addscs pc, r6, #192, 4 │ │ │ │ eorne pc, r3, r2, asr r8 @ │ │ │ │ - ldc2 7, cr15, [lr], #688 @ 0x2b0 │ │ │ │ - blcs 0xc28d4 │ │ │ │ + mrrc2 7, 10, pc, lr, cr12 @ │ │ │ │ + blcs 0xc2994 │ │ │ │ strbmi sp, [r2], -sl, asr #3 │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ @ instruction: 0xf7ac9303 │ │ │ │ - andscs pc, r0, #276 @ 0x114 │ │ │ │ + andscs pc, r0, #3664 @ 0xe50 │ │ │ │ strtmi r9, [r9], -r3, lsl #22 │ │ │ │ ldrtmi r9, [r0], -r0, lsl #4 │ │ │ │ @ instruction: 0xf7ae4632 │ │ │ │ - @ instruction: 0xe7ccfaf5 │ │ │ │ + bfi pc, r5, (invalid: 21:12) @ │ │ │ │ ldrsbcc pc, [r0], #128 @ 0x80 @ │ │ │ │ orrne pc, r0, #201326595 @ 0xc000003 │ │ │ │ @ instruction: 0x4618b933 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebff688 │ │ │ │ + bl 0xfebff748 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ strmi r6, [ip], -fp, lsl #16 │ │ │ │ movwls r4, #5638 @ 0x1606 │ │ │ │ - ldc2l 7, cr15, [ip], #-668 @ 0xfffffd64 │ │ │ │ + ldc2 7, cr15, [ip], {167} @ 0xa7 │ │ │ │ strmi r9, [r5], -r1, lsl #22 │ │ │ │ @ instruction: 0xd1222b0f │ │ │ │ smullscc pc, r9, r6, r8 @ │ │ │ │ @ instruction: 0x46294630 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - blx 0xff1e64a8 │ │ │ │ + blx 0x19e6568 │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ - @ instruction: 0xf8ccf7af │ │ │ │ + @ instruction: 0xf86cf7af │ │ │ │ strtmi r6, [r9], -r2, ror #16 │ │ │ │ ldreq r4, [r2], #-1576 @ 0xfffff9d8 │ │ │ │ - cdp2 7, 2, cr15, cr2, cr12, {5} │ │ │ │ + stc2l 7, cr15, [r2, #688] @ 0x2b0 │ │ │ │ stmdavs r1!, {r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7ff462a │ │ │ │ andcs pc, r1, fp, lsl #26 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmla.f32 , q7, q8 │ │ │ │ vmvn.i32 q9, #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf8522296 │ │ │ │ @ instruction: 0xf7ac1023 │ │ │ │ - ldrb pc, [sp, r3, ror #24] @ │ │ │ │ + ldrb pc, [sp, r3, lsl #24] @ │ │ │ │ ldrsbcc pc, [r0], #128 @ 0x80 @ │ │ │ │ biceq pc, r0, #201326595 @ 0xc000003 │ │ │ │ @ instruction: 0x4618b933 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ @@ -155764,50 +155812,50 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ addlt r6, r3, fp, asr #17 │ │ │ │ @ instruction: 0x460c4691 │ │ │ │ stmdavs fp, {r0, r1, r2, r3, r4, r9, sl, lr}^ │ │ │ │ strmi r9, [r6], -r1, lsl #6 │ │ │ │ @ instruction: 0xf7a74680 │ │ │ │ - blls 0x1275f0 │ │ │ │ - blcs 0x479d54 │ │ │ │ + blls 0x127530 │ │ │ │ + blcs 0x479e14 │ │ │ │ @ instruction: 0xf896d131 │ │ │ │ @ instruction: 0x463030d9 │ │ │ │ - blcs 0xb9df0 │ │ │ │ + blcs 0xb9eb0 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fc2204 │ │ │ │ - stmdbvs r3!, {r0, r2, r4, r5, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdbvs r3!, {r0, r2, r4, r9, fp, ip, sp, lr, pc} │ │ │ │ svccs 0x0000b383 │ │ │ │ svclt 0x00144629 │ │ │ │ andscs r4, pc, #60817408 @ 0x3a00000 │ │ │ │ @ instruction: 0xf7ad4628 │ │ │ │ - @ instruction: 0xf646fa71 │ │ │ │ + @ instruction: 0xf646fa11 │ │ │ │ vsubw.s8 q11, q0, d20 │ │ │ │ stmiavs r0!, {r1, r2, r4, r7, r8, r9, sp} │ │ │ │ tstls r1, r9, lsl r8 │ │ │ │ - @ instruction: 0xf8c8f7a8 │ │ │ │ + @ instruction: 0xf868f7a8 │ │ │ │ strmi r9, [r3], -r1, lsl #18 │ │ │ │ strtmi r4, [r8], -sl, lsr #12 │ │ │ │ strbmi r4, [r0], -r8, asr #15 │ │ │ │ strtmi r6, [sl], -r1, lsr #16 │ │ │ │ stc2 7, cr15, [lr], #1020 @ 0x3fc │ │ │ │ andlt r2, r3, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ vcge.s8 q12, q15, q8 │ │ │ │ vmvn.i32 q9, #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf8522296 │ │ │ │ @ instruction: 0xf7ac1023 │ │ │ │ - stmdbvs r3!, {r0, r2, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbvs r3!, {r0, r2, r5, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ bicle r2, lr, r0, lsl #22 │ │ │ │ @ instruction: 0x4629463a │ │ │ │ @ instruction: 0xf7ac4628 │ │ │ │ - ldrb pc, [r0, sp, lsl #29] @ │ │ │ │ + ldrb pc, [r0, sp, lsr #28] @ │ │ │ │ smullscc pc, r9, r0, r8 @ │ │ │ │ @ instruction: 0xf8d0b123 │ │ │ │ @ instruction: 0xf01330d4 │ │ │ │ andle r0, r4, r1, lsl #6 │ │ │ │ adcsvc pc, sp, #68, 12 @ 0x4400000 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ ldrmi lr, [r8], -ip, lsl #15 │ │ │ │ @@ -155837,61 +155885,61 @@ │ │ │ │ andlt r2, r3, r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ ldmeq fp, {r4, r5, r6, r7, r8, r9, pc}^ │ │ │ │ movtvc lr, #19011 @ 0x4a43 │ │ │ │ @ instruction: 0xf00343db │ │ │ │ - blcs 0xa9264 │ │ │ │ + blcs 0xa9324 │ │ │ │ stmdavs fp, {r1, r2, r3, r5, r6, r7, r8, ip, lr, pc}^ │ │ │ │ movwls r4, #5644 @ 0x160c │ │ │ │ @ instruction: 0x46054691 │ │ │ │ @ instruction: 0xf7a74607 │ │ │ │ - blls 0x1274b8 │ │ │ │ + blls 0x1273f8 │ │ │ │ strmi r4, [r6], -r1, lsl #12 │ │ │ │ teqle fp, pc, lsl #22 │ │ │ │ smullscc pc, r9, r5, r8 @ │ │ │ │ - blcs 0xb9f24 │ │ │ │ + blcs 0xb9fe4 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fc2204 │ │ │ │ - stmiavs r3!, {r0, r3, r4, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmiavs r3!, {r0, r3, r4, r5, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7a79301 │ │ │ │ - blls 0x127494 │ │ │ │ - blcs 0x47a09c │ │ │ │ + blls 0x1273d4 │ │ │ │ + blcs 0x47a15c │ │ │ │ @ instruction: 0xf897d133 │ │ │ │ @ instruction: 0x460130d9 │ │ │ │ - blcs 0xb9f88 │ │ │ │ + blcs 0xba048 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fc2204 │ │ │ │ - @ instruction: 0xf7a7f9c7 │ │ │ │ - @ instruction: 0xf646fbd7 │ │ │ │ + @ instruction: 0xf7a7f967 │ │ │ │ + @ instruction: 0xf646fb77 │ │ │ │ vaddw.s8 q11, q0, d20 │ │ │ │ vst4.32 {d18,d20,d22,d24}, [pc :64], r6 │ │ │ │ andls r7, r1, r9, lsl #4 │ │ │ │ @ instruction: 0xf7ac6809 │ │ │ │ - blls 0x127650 │ │ │ │ + blls 0x127590 │ │ │ │ ldrtmi r4, [r1], -r2, asr #12 │ │ │ │ @ instruction: 0x47c84630 │ │ │ │ stmdavs r1!, {r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7ff4632 │ │ │ │ andcs pc, r1, r7, lsl #24 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ rsbscs pc, r4, #-536870908 @ 0xe0000004 │ │ │ │ addscs pc, r6, #192, 4 │ │ │ │ eorne pc, r3, r2, asr r8 @ │ │ │ │ - blx 0x18665b6 │ │ │ │ + blx 0x66674 │ │ │ │ vabd.s8 q15, q15, │ │ │ │ vmvn.i32 q9, #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf8522296 │ │ │ │ @ instruction: 0xf7ac1023 │ │ │ │ - @ instruction: 0xe7ccfb55 │ │ │ │ + @ instruction: 0xe7ccfaf5 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ smullsgt pc, r9, r0, r8 @ │ │ │ │ ldmib r0, {r1, r7, ip, sp, pc}^ │ │ │ │ @ instruction: 0xf1bc3434 │ │ │ │ @@ -155901,56 +155949,56 @@ │ │ │ │ andlt r2, r2, r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ ldmeq fp, {r4, r5, r6, r7, r8, pc}^ │ │ │ │ movtvc lr, #19011 @ 0x4a43 │ │ │ │ @ instruction: 0xf00343db │ │ │ │ - blcs 0xa9364 │ │ │ │ + blcs 0xa9424 │ │ │ │ stmdavs fp, {r1, r2, r3, r5, r6, r7, r8, ip, lr, pc}^ │ │ │ │ movwls r4, #5644 @ 0x160c │ │ │ │ @ instruction: 0x46054690 │ │ │ │ @ instruction: 0xf7a74606 │ │ │ │ - blls 0x1273b8 │ │ │ │ + blls 0x1272f8 │ │ │ │ strmi r4, [r7], -r1, lsl #12 │ │ │ │ teqle r0, pc, lsl #22 │ │ │ │ smullscc pc, r9, r5, r8 @ │ │ │ │ - blcs 0xba024 │ │ │ │ + blcs 0xba0e4 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fc2204 │ │ │ │ - stmiavs r2!, {r0, r3, r4, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmiavs r2!, {r0, r3, r4, r5, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7a79201 │ │ │ │ - bls 0x127394 │ │ │ │ - bcs 0x479fa8 │ │ │ │ + bls 0x1272d4 │ │ │ │ + bcs 0x47a068 │ │ │ │ @ instruction: 0xf896d128 │ │ │ │ @ instruction: 0x461920d9 │ │ │ │ movwls r4, #5680 @ 0x1630 │ │ │ │ svclt 0x000c2a00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - @ instruction: 0xf946f7fc │ │ │ │ + @ instruction: 0xf8e6f7fc │ │ │ │ ldrmi r9, [sl], -r1, lsl #22 │ │ │ │ @ instruction: 0x46384639 │ │ │ │ ldrtmi r4, [r0], -r0, asr #15 │ │ │ │ ldrtmi r6, [sl], -r1, lsr #16 │ │ │ │ - blx 0xfe5667c6 │ │ │ │ + blx 0xfe566886 │ │ │ │ andlt r2, r2, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ vand q12, q15, q8 │ │ │ │ vmvn.i32 q9, #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf8522296 │ │ │ │ @ instruction: 0xf7ac1023 │ │ │ │ - strb pc, [lr, r9, ror #21] @ │ │ │ │ + strb pc, [lr, r9, lsl #21] @ │ │ │ │ cmnpcs r4, lr, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrscs pc, r6, r0, asr #5 │ │ │ │ @ instruction: 0xf8519001 │ │ │ │ @ instruction: 0xf7ac1022 │ │ │ │ - blls 0x127380 │ │ │ │ + blls 0x1272c0 │ │ │ │ svclt 0x0000e7d7 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ smullspl pc, r9, r0, r8 @ │ │ │ │ @ instruction: 0xf8d0b083 │ │ │ │ @@ -155967,29 +156015,29 @@ │ │ │ │ mcrrmi 10, 4, lr, r4, cr12 │ │ │ │ @ instruction: 0x0c0cea6f │ │ │ │ streq pc, [r1], #-12 │ │ │ │ mvnle r2, r0, lsl #24 │ │ │ │ strmi r6, [ip], -sp, lsl #17 │ │ │ │ @ instruction: 0x4693461e │ │ │ │ @ instruction: 0xf7a74607 │ │ │ │ - vstrcs s30, [pc, #-604] @ 0xa860c │ │ │ │ + vstrcs s30, [pc, #-220] @ 0xa884c │ │ │ │ strmi r4, [r0], r1, lsl #12 │ │ │ │ @ instruction: 0xf897d175 │ │ │ │ @ instruction: 0x463830d9 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - @ instruction: 0xf8e0f7fc │ │ │ │ + @ instruction: 0xf880f7fc │ │ │ │ @ instruction: 0xf7a76865 │ │ │ │ - strmi pc, [r1], r7, lsl #21 │ │ │ │ + strmi pc, [r1], r7, lsr #20 │ │ │ │ cmple r0, pc, lsl #26 │ │ │ │ smullscc pc, r9, r7, r8 @ │ │ │ │ ldrtmi r4, [r8], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - @ instruction: 0xf8d0f7fc │ │ │ │ + @ instruction: 0xf870f7fc │ │ │ │ teqle lr, r0, lsl #28 │ │ │ │ strtvs pc, [r4], -r6, asr #12 │ │ │ │ ldrcs pc, [r6], r0, asr #5 │ │ │ │ ldreq pc, [ip, #-1612]! @ 0xfffff9b4 │ │ │ │ ldreq pc, [r2, #704] @ 0x2c0 │ │ │ │ svcge 0x0070ee1d │ │ │ │ ldmdavs r3!, {r2, r3, r5, r9, fp, lr} │ │ │ │ @@ -155997,54 +156045,54 @@ │ │ │ │ andcs pc, r2, sl, asr r8 @ │ │ │ │ andeq lr, r2, r9, lsl #22 │ │ │ │ andls r4, r1, r3, lsl r4 │ │ │ │ @ instruction: 0xf1bb4442 │ │ │ │ andsle r0, r5, r0, lsl #30 │ │ │ │ ldrdeq pc, [r4, r5]! │ │ │ │ andls r4, r0, #606208 @ 0x94000 │ │ │ │ - blx 0x1c66780 │ │ │ │ + blx 0x466840 │ │ │ │ stmdavs r1!, {r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7ff4642 │ │ │ │ andcs pc, r1, r1, lsl #22 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ eoreq pc, r8, #13959168 @ 0xd50000 │ │ │ │ andls r4, r0, #442368 @ 0x6c000 │ │ │ │ - blx 0x16e67ac │ │ │ │ + @ instruction: 0xf9f8f7a8 │ │ │ │ vabd.s8 q15, q15, q12 │ │ │ │ vbic.i32 q9, #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf8532396 │ │ │ │ @ instruction: 0xf7ac1025 │ │ │ │ - @ instruction: 0x2e00fa51 │ │ │ │ - blmi 0x61cc24 │ │ │ │ + @ instruction: 0x2e00f9f1 │ │ │ │ + blmi 0x61cce4 │ │ │ │ svccs 0x0070ee1d │ │ │ │ strtvs pc, [r4], -r6, asr #12 │ │ │ │ ldrcs pc, [r6], r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf64c4692 │ │ │ │ vbic.i32 d16, #786432 @ 0x000c0000 │ │ │ │ ldmpl r3, {r1, r4, r7, r8, sl}^ │ │ │ │ andeq lr, r9, #3072 @ 0xc00 │ │ │ │ andcs lr, r0, #3358720 @ 0x334000 │ │ │ │ @ instruction: 0xf8d56831 │ │ │ │ strmi r0, [fp], #-420 @ 0xfffffe5c │ │ │ │ bicsvc pc, r2, r5, lsl #10 │ │ │ │ - blx 0xd667f8 │ │ │ │ + @ instruction: 0xf9d2f7a8 │ │ │ │ vabd.s8 d30, d30, d30 │ │ │ │ vbic.i32 q9, #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf8532396 │ │ │ │ @ instruction: 0xf7ac1025 │ │ │ │ - str pc, [r9, fp, lsr #20] │ │ │ │ - @ instruction: 0x008772b8 │ │ │ │ + str pc, [r9, fp, asr #19] │ │ │ │ + strdeq r7, [r7], r8 │ │ │ │ addseq ip, r2, r0, ror #19 │ │ │ │ addseq ip, r2, r4, ror #20 │ │ │ │ - addeq r7, r7, r4, asr #4 │ │ │ │ + addeq r7, r7, r4, lsl #3 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ smullsmi pc, r9, r0, r8 @ │ │ │ │ ldmib r0, {r2, r7, ip, sp, pc}^ │ │ │ │ cmnlt r4, r4, lsr r2 │ │ │ │ @@ -156053,106 +156101,106 @@ │ │ │ │ andlt r2, r4, r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ ldmeq fp, {r4, r5, r6, r7, r8, pc}^ │ │ │ │ movtvc lr, #10819 @ 0x2a43 │ │ │ │ @ instruction: 0xf00343db │ │ │ │ - blcs 0xa95c4 │ │ │ │ + blcs 0xa9684 │ │ │ │ stmdavs fp, {r1, r2, r3, r5, r6, r7, r8, ip, lr, pc}^ │ │ │ │ movwls r4, #13836 @ 0x360c │ │ │ │ strmi r4, [r6], -r5, lsl #12 │ │ │ │ - @ instruction: 0xf9e2f7a7 │ │ │ │ + @ instruction: 0xf982f7a7 │ │ │ │ strmi r9, [r1], -r3, lsl #22 │ │ │ │ - blcs 0x47a1f4 │ │ │ │ + blcs 0x47a2b4 │ │ │ │ @ instruction: 0xf895d14d │ │ │ │ @ instruction: 0x462830d9 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - @ instruction: 0xf82af7fc │ │ │ │ + @ instruction: 0xffcaf7fb │ │ │ │ movwls r6, #14499 @ 0x38a3 │ │ │ │ - @ instruction: 0xf9d0f7a7 │ │ │ │ + @ instruction: 0xf970f7a7 │ │ │ │ strmi r9, [r0], r3, lsl #22 │ │ │ │ cmple r5, pc, lsl #22 │ │ │ │ smullscc pc, r9, r6, r8 @ │ │ │ │ ldrtmi r4, [r0], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - @ instruction: 0xf818f7fc │ │ │ │ - @ instruction: 0xf9c0f7a7 │ │ │ │ + @ instruction: 0xffb8f7fb │ │ │ │ + @ instruction: 0xf960f7a7 │ │ │ │ msrvs CPSR_s, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ andvc pc, r9, #1325400064 @ 0x4f000000 │ │ │ │ ldmdavs r9, {r0, r1, ip, pc} │ │ │ │ - @ instruction: 0xf952f7af │ │ │ │ + @ instruction: 0xf8f2f7af │ │ │ │ vmov.32 r4, d13[0] │ │ │ │ stmdals r3, {r4, r5, r6, r8, r9, sl, fp, sp} │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ - bl 0x2bed80 │ │ │ │ + bl 0x2bee40 │ │ │ │ movwls r0, #4866 @ 0x1302 │ │ │ │ @ instruction: 0xf64c1813 │ │ │ │ vmvn.i32 d16, #12 @ 0x0000000c │ │ │ │ ldrtmi r0, [sl], #-146 @ 0xffffff6e │ │ │ │ @ instruction: 0xf5009200 │ │ │ │ @ instruction: 0xf8d0712b │ │ │ │ @ instruction: 0xf7a802ac │ │ │ │ - @ instruction: 0x4630f9b3 │ │ │ │ + @ instruction: 0x4630f953 │ │ │ │ ldrtmi r6, [sl], -r1, lsr #16 │ │ │ │ - blx 0x1266a5c │ │ │ │ + blx 0x1266b1c │ │ │ │ andlt r2, r4, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ vand q12, q15, q8 │ │ │ │ vmvn.i32 q9, #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf8522296 │ │ │ │ @ instruction: 0xf7ac1023 │ │ │ │ - @ instruction: 0xe7b1f99d │ │ │ │ + @ instruction: 0xe7b1f93d │ │ │ │ rsbscs pc, r4, #-536870908 @ 0xe0000004 │ │ │ │ addscs pc, r6, #192, 4 │ │ │ │ eorne pc, r3, r2, asr r8 @ │ │ │ │ - @ instruction: 0xf994f7ac │ │ │ │ + @ instruction: 0xf934f7ac │ │ │ │ svclt 0x0000e7ba │ │ │ │ - addeq r7, r7, r4, asr #2 │ │ │ │ + addeq r7, r7, r4, lsl #1 │ │ │ │ ldrsbcc pc, [r0], #128 @ 0x80 @ │ │ │ │ biccc pc, r0, #201326595 @ 0xc000003 │ │ │ │ @ instruction: 0x4618b933 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebffcc0 │ │ │ │ + bl 0xfebffd80 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ strmi r6, [pc], -fp, asr #16 │ │ │ │ strmi r4, [r6], -r4, lsl #12 │ │ │ │ @ instruction: 0xf7a79301 │ │ │ │ - blls 0x127054 │ │ │ │ + blls 0x126f94 │ │ │ │ strmi r4, [r5], -r1, lsl #12 │ │ │ │ tstle ip, pc, lsl #22 │ │ │ │ smullscc pc, r9, r4, r8 @ │ │ │ │ - blcs 0xba368 │ │ │ │ + blcs 0xba428 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fb2204 │ │ │ │ - strtmi pc, [r9], -r7, lsr #31 │ │ │ │ + strtmi pc, [r9], -r7, asr #30 │ │ │ │ eorcs r4, r0, #40, 12 @ 0x2800000 │ │ │ │ - blx 0x3669c2 │ │ │ │ + blx 0xfeb66a80 │ │ │ │ ldmdavs r9!, {r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7ff462a │ │ │ │ strdcs pc, [r1], -r3 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmla.f32 , q15, q8 │ │ │ │ vmvn.i32 q9, #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf8522296 │ │ │ │ @ instruction: 0xf7ac1023 │ │ │ │ - strb pc, [r2, fp, asr #18]! @ │ │ │ │ + strb pc, [r2, fp, ror #17]! @ │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ addlt r6, r5, r4, lsl #26 │ │ │ │ ldrsbtmi pc, [r8], #132 @ 0x84 @ │ │ │ │ ldclcs 4, cr15, [r0], #-80 @ 0xffffffb0 │ │ │ │ @@ -156161,381 +156209,381 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0x461f83f0 │ │ │ │ strmi r6, [ip], -fp, asr #16 │ │ │ │ ldrmi r9, [r1], r3, lsl #6 │ │ │ │ strmi r4, [r0], r5, lsl #12 │ │ │ │ - @ instruction: 0xf912f7a7 │ │ │ │ + @ instruction: 0xf8b2f7a7 │ │ │ │ strmi r9, [r1], -r3, lsl #22 │ │ │ │ - blcs 0x47a390 │ │ │ │ + blcs 0x47a450 │ │ │ │ @ instruction: 0xf895d161 │ │ │ │ @ instruction: 0x462830d9 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - @ instruction: 0xff5af7fb │ │ │ │ + mrc2 7, 7, pc, cr10, cr11, {7} │ │ │ │ movwls r6, #14499 @ 0x38a3 │ │ │ │ - @ instruction: 0xf900f7a7 │ │ │ │ + @ instruction: 0xf8a0f7a7 │ │ │ │ strmi r9, [r1], -r3, lsl #22 │ │ │ │ - blcs 0x47a3b0 │ │ │ │ + blcs 0x47a470 │ │ │ │ @ instruction: 0xf898d140 │ │ │ │ @ instruction: 0x464030d9 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - @ instruction: 0xff48f7fb │ │ │ │ + mcr2 7, 7, pc, cr8, cr11, {7} @ │ │ │ │ eorsle r2, pc, r1, lsl #30 │ │ │ │ cmple fp, r2, lsl #30 │ │ │ │ adcsmi r2, r8, r1 │ │ │ │ - stc2 7, cr15, [r6, #668]! @ 0x29c │ │ │ │ + stc2l 7, cr15, [r6, #-668] @ 0xfffffd64 │ │ │ │ vnmls.f64 d4, d13, d22 │ │ │ │ ldrbtmi r2, [fp], #-3952 @ 0xfffff090 │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrmi r1, [r8], #-2282 @ 0xfffff716 │ │ │ │ stmib sp, {r0, r1, r4, r5, sl, lr}^ │ │ │ │ @ instruction: 0xf64c2000 │ │ │ │ vmvn.i32 d16, #12 @ 0x0000000c │ │ │ │ @ instruction: 0x461a0092 │ │ │ │ svceq 0x0000f1b9 │ │ │ │ @ instruction: 0xf500d015 │ │ │ │ @ instruction: 0xf8d0714c │ │ │ │ @ instruction: 0xf7a80330 │ │ │ │ - strbmi pc, [r0], -r5, ror #17 @ │ │ │ │ + strbmi pc, [r0], -r5, lsl #17 @ │ │ │ │ ldrtmi r6, [r2], -r1, lsr #16 │ │ │ │ @ instruction: 0xf978f7ff │ │ │ │ andlt r2, r5, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf50083f0 │ │ │ │ @ instruction: 0xf8d0716d │ │ │ │ @ instruction: 0xf7a803b4 │ │ │ │ - strb pc, [r8, pc, asr #17]! @ │ │ │ │ + strb pc, [r8, pc, ror #16]! @ │ │ │ │ rsbscs pc, r4, #-536870908 @ 0xe0000004 │ │ │ │ addscs pc, r6, #192, 4 │ │ │ │ eorne pc, r3, r2, asr r8 @ │ │ │ │ - @ instruction: 0xf8c8f7ac │ │ │ │ + @ instruction: 0xf868f7ac │ │ │ │ @ instruction: 0xd1bf2f01 │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ - stc2 7, cr15, [lr, #-696] @ 0xfffffd48 │ │ │ │ + stc2 7, cr15, [lr], #696 @ 0x2b8 │ │ │ │ vaba.s8 d30, d30, d28 │ │ │ │ vmvn.i32 q9, #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf8522296 │ │ │ │ @ instruction: 0xf7ac1023 │ │ │ │ - @ instruction: 0xe79df8b9 │ │ │ │ + @ instruction: 0xe79df859 │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ - ldc2l 7, cr15, [ip], {174} @ 0xae │ │ │ │ + ldc2l 7, cr15, [ip], #-696 @ 0xfffffd48 │ │ │ │ svclt 0x0000e7ae │ │ │ │ - addeq r6, r7, lr, lsr #31 │ │ │ │ + addeq r6, r7, lr, ror #29 │ │ │ │ ldrsbcc pc, [r0], #128 @ 0x80 @ │ │ │ │ orrne pc, r0, #201326595 @ 0xc000003 │ │ │ │ @ instruction: 0x4618b933 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebffe80 │ │ │ │ + bl 0xfebfff40 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ strmi r6, [sp], -fp, asr #16 │ │ │ │ movwls r4, #5636 @ 0x1604 │ │ │ │ - @ instruction: 0xf880f7a7 │ │ │ │ + @ instruction: 0xf820f7a7 │ │ │ │ strmi r9, [r6], -r1, lsl #22 │ │ │ │ cmple r8, pc, lsl #22 │ │ │ │ smullscc pc, r9, r4, r8 @ │ │ │ │ strtmi r4, [r0], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - mcr2 7, 6, pc, cr8, cr11, {7} @ │ │ │ │ + mcr2 7, 3, pc, cr8, cr11, {7} @ │ │ │ │ andls r6, r1, #11141120 @ 0xaa0000 │ │ │ │ - @ instruction: 0xf86ef7a7 │ │ │ │ - bcs 0x48f4c0 │ │ │ │ + @ instruction: 0xf80ef7a7 │ │ │ │ + bcs 0x48f580 │ │ │ │ @ instruction: 0xf894d14b │ │ │ │ @ instruction: 0x460120d9 │ │ │ │ strtmi r9, [r0], -r1 │ │ │ │ svclt 0x000c2a00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - mrc2 7, 5, pc, cr6, cr11, {7} │ │ │ │ + mrc2 7, 2, pc, cr6, cr11, {7} │ │ │ │ ldrmi r9, [sl], -r1, lsl #22 │ │ │ │ @ instruction: 0x46304631 │ │ │ │ - @ instruction: 0xf8f8f7ad │ │ │ │ + @ instruction: 0xf898f7ad │ │ │ │ andls r6, r1, #15335424 @ 0xea0000 │ │ │ │ - @ instruction: 0xf856f7a7 │ │ │ │ - bcs 0x48f4f0 │ │ │ │ + @ instruction: 0xfff6f7a6 │ │ │ │ + bcs 0x48f5b0 │ │ │ │ @ instruction: 0xf894d128 │ │ │ │ @ instruction: 0x460120d9 │ │ │ │ strtmi r9, [r0], -r1 │ │ │ │ svclt 0x000c2a00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - mrc2 7, 4, pc, cr14, cr11, {7} │ │ │ │ + mrc2 7, 1, pc, cr14, cr11, {7} │ │ │ │ ldrmi r9, [r9], -r1, lsl #22 │ │ │ │ @ instruction: 0x46304632 │ │ │ │ - @ instruction: 0xf8fcf7ac │ │ │ │ + @ instruction: 0xf89cf7ac │ │ │ │ stmdavs r9!, {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7ff4632 │ │ │ │ andcs pc, r1, r9, ror #17 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmla.f32 , q7, q8 │ │ │ │ vmvn.i32 q9, #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf8522296 │ │ │ │ - @ instruction: 0xf7ac1023 │ │ │ │ - ldr pc, [r7, r1, asr #16]! │ │ │ │ + @ instruction: 0xf7ab1023 │ │ │ │ + ldr pc, [r7, r1, ror #31]! │ │ │ │ cmnpcs r4, lr, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrscs pc, r6, r0, asr #5 │ │ │ │ @ instruction: 0xf8519001 │ │ │ │ - @ instruction: 0xf7ac1022 │ │ │ │ - blls 0x126e30 │ │ │ │ + @ instruction: 0xf7ab1022 │ │ │ │ + blls 0x128d70 │ │ │ │ vaba.s8 q15, q15, │ │ │ │ vbic.i32 q9, #4 @ 0x00000004 │ │ │ │ mulls r1, r6, r1 │ │ │ │ eorne pc, r2, r1, asr r8 @ │ │ │ │ - @ instruction: 0xf82cf7ac │ │ │ │ + @ instruction: 0xffccf7ab │ │ │ │ ldr r9, [r4, r1, lsl #22]! │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ stmdavs pc, {r2, r7, ip, sp, pc}^ @ │ │ │ │ strmi r4, [r5], -lr, lsl #12 │ │ │ │ @ instruction: 0x469a4690 │ │ │ │ mlasls r0, sp, r8, pc @ │ │ │ │ - @ instruction: 0xf802f7a7 │ │ │ │ + @ instruction: 0xffa2f7a6 │ │ │ │ strmi r2, [r4], -pc, lsl #30 │ │ │ │ rschi pc, r8, r0, asr #32 │ │ │ │ smullscc pc, r9, r5, r8 @ │ │ │ │ strtmi r4, [r8], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - mcr2 7, 2, pc, cr10, cr11, {7} @ │ │ │ │ + stc2l 7, cr15, [sl, #1004]! @ 0x3ec │ │ │ │ movwls r6, #14515 @ 0x38b3 │ │ │ │ - @ instruction: 0xfff0f7a6 │ │ │ │ + @ instruction: 0xff90f7a6 │ │ │ │ strmi r9, [r7], -r3, lsl #22 │ │ │ │ @ instruction: 0xf0402b0f │ │ │ │ @ instruction: 0xf89580cc │ │ │ │ @ instruction: 0x460130d9 │ │ │ │ - blcs 0xba668 │ │ │ │ + blcs 0xba728 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fb2204 │ │ │ │ - @ instruction: 0xf1bafe37 │ │ │ │ + @ instruction: 0xf1bafdd7 │ │ │ │ eorle r0, r7, r0, lsl #30 │ │ │ │ @ instruction: 0x46212210 │ │ │ │ @ instruction: 0xf7ac4620 │ │ │ │ - @ instruction: 0xf1b9fe35 │ │ │ │ + @ instruction: 0xf1b9fdd5 │ │ │ │ eorle r0, r6, r0, lsl #30 │ │ │ │ @ instruction: 0x46392210 │ │ │ │ @ instruction: 0xf7ac4638 │ │ │ │ - ldrtmi pc, [sl], -sp, lsr #28 @ │ │ │ │ + ldrtmi pc, [sl], -sp, asr #27 @ │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ - @ instruction: 0xf86af7ad │ │ │ │ + @ instruction: 0xf80af7ad │ │ │ │ svceq 0x0001f1b8 │ │ │ │ @ instruction: 0xf1b8d025 │ │ │ │ subsle r0, pc, r2, lsl #30 │ │ │ │ ldmdavs r1!, {r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7ff4622 │ │ │ │ andcs pc, r1, sp, ror #16 │ │ │ │ tstcs r0, r4 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ - blx 0xff3e6cea │ │ │ │ + blx 0x1be6daa │ │ │ │ svceq 0x0000f1b9 │ │ │ │ @ instruction: 0x4639d1d8 │ │ │ │ @ instruction: 0xf7ae4638 │ │ │ │ - ldrtmi pc, [sl], -r5, asr #23 @ │ │ │ │ + ldrtmi pc, [sl], -r5, ror #22 @ │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ - @ instruction: 0xf844f7ad │ │ │ │ + @ instruction: 0xffe4f7ac │ │ │ │ svceq 0x0001f1b8 │ │ │ │ @ instruction: 0xf8d6d1d9 │ │ │ │ @ instruction: 0xf7a6800c │ │ │ │ - @ instruction: 0x4607ff9f │ │ │ │ + @ instruction: 0x4607ff3f │ │ │ │ svceq 0x000ff1b8 │ │ │ │ addshi pc, r6, r0, asr #32 │ │ │ │ smullscc pc, r9, r5, r8 @ │ │ │ │ strtmi r4, [r8], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - stc2l 7, cr15, [r6, #1004]! @ 0x3ec │ │ │ │ + stc2 7, cr15, [r6, #1004] @ 0x3ec │ │ │ │ vnmla.f64 d4, d13, d14 │ │ │ │ @ instruction: 0xf64c2f70 │ │ │ │ vmvn.i32 d16, #12 @ 0x0000000c │ │ │ │ ldrbtmi r0, [fp], #-146 @ 0xffffff6e │ │ │ │ @ instruction: 0xf500681b │ │ │ │ ldmpl r2, {r0, r1, r2, r7, r8, sp, lr}^ │ │ │ │ msrvs CPSR_s, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ smladls r1, r7, r4, r4 │ │ │ │ ldrmi r6, [r3], #-2075 @ 0xfffff7e5 │ │ │ │ andls r4, r0, #570425344 @ 0x22000000 │ │ │ │ ldrteq pc, [r8], #-2256 @ 0xfffff730 @ │ │ │ │ - @ instruction: 0xff8af7a7 │ │ │ │ + @ instruction: 0xff2af7a7 │ │ │ │ ldmdavs r1!, {r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7ff4622 │ │ │ │ andcs pc, r1, sp, lsl r8 @ │ │ │ │ tstcs r0, r4 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ @ instruction: 0xf7a668f7 │ │ │ │ - strmi pc, [r0], r3, ror #30 │ │ │ │ + strmi pc, [r0], r3, lsl #30 │ │ │ │ cmple r2, pc, lsl #30 │ │ │ │ smullscc pc, r9, r5, r8 @ │ │ │ │ strtmi r4, [r8], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - stc2 7, cr15, [ip, #1004]! @ 0x3ec │ │ │ │ + stc2l 7, cr15, [ip, #-1004] @ 0xfffffc14 │ │ │ │ movwls r6, #14387 @ 0x3833 │ │ │ │ - @ instruction: 0xff52f7a6 │ │ │ │ + cdp2 7, 15, cr15, cr2, cr6, {5} │ │ │ │ strmi r9, [r7], -r3, lsl #22 │ │ │ │ cmple r2, pc, lsl #22 │ │ │ │ smullscc pc, r9, r5, r8 @ │ │ │ │ strtmi r4, [r8], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - ldc2 7, cr15, [sl, #1004] @ 0x3ec │ │ │ │ - @ instruction: 0xff42f7a6 │ │ │ │ + ldc2 7, cr15, [sl, #-1004]! @ 0xfffffc14 │ │ │ │ + cdp2 7, 14, cr15, cr2, cr6, {5} │ │ │ │ andscs r4, pc, #34603008 @ 0x2100000 │ │ │ │ @ instruction: 0xf7ac9003 │ │ │ │ - stmdals r3, {r0, r3, r4, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdals r3, {r0, r3, r4, r5, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x4642463b │ │ │ │ stmib sp, {r0, r3, r4, r5, r9, sl, lr}^ │ │ │ │ strbmi r4, [r0], -r0 │ │ │ │ - @ instruction: 0xff20f7ad │ │ │ │ + cdp2 7, 12, cr15, cr0, cr13, {5} │ │ │ │ @ instruction: 0x464268f1 │ │ │ │ @ instruction: 0xf7fe4628 │ │ │ │ @ instruction: 0x4628ffdb │ │ │ │ @ instruction: 0x463a6831 │ │ │ │ @ instruction: 0xffd6f7fe │ │ │ │ andlt r2, r4, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ vaba.s8 q12, q15, q8 │ │ │ │ vmvn.i32 q9, #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf8522296 │ │ │ │ @ instruction: 0xf7ab1023 │ │ │ │ - ldr pc, [r4, -sp, lsr #30]! │ │ │ │ + ldr pc, [r4, -sp, asr #29]! │ │ │ │ cmnpcs r4, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ eorne pc, r7, r3, asr r8 @ │ │ │ │ - @ instruction: 0xff24f7ab │ │ │ │ + cdp2 7, 12, cr15, cr4, cr11, {5} │ │ │ │ vaba.s8 d30, d14, d8 │ │ │ │ vbic.i32 q9, #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf8532396 │ │ │ │ @ instruction: 0xf7ab1027 │ │ │ │ - @ instruction: 0xe7adff1b │ │ │ │ + @ instruction: 0xe7adfebb │ │ │ │ cmnpcs r4, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ eorne pc, r8, r3, asr r8 @ │ │ │ │ - @ instruction: 0xff12f7ab │ │ │ │ + cdp2 7, 11, cr15, cr2, cr11, {5} │ │ │ │ vabd.s8 q15, q7, q13 │ │ │ │ vmvn.i32 q9, #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf8522296 │ │ │ │ @ instruction: 0xf7ab1023 │ │ │ │ - str pc, [sp, r9, lsl #30]! │ │ │ │ - strdeq r6, [r7], r2 │ │ │ │ + str pc, [sp, r9, lsr #29]! │ │ │ │ + addeq r6, r7, r2, lsr ip │ │ │ │ @ instruction: 0x461db530 │ │ │ │ smullscc pc, r9, r0, r8 @ │ │ │ │ mulmi ip, sp, r8 │ │ │ │ @ instruction: 0xce34e9d0 │ │ │ │ - b 0x1c95534 │ │ │ │ + b 0x1c955f4 │ │ │ │ @ instruction: 0xf00e0e0e │ │ │ │ orrlt r0, r3, r1, lsl #6 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - b 0x14984a0 │ │ │ │ - b 0x13b8354 │ │ │ │ - b 0x1c7c120 │ │ │ │ + b 0x1498560 │ │ │ │ + b 0x13b8414 │ │ │ │ + b 0x1c7c1e0 │ │ │ │ @ instruction: 0xf00c0c0c │ │ │ │ - blcs 0xa9bf4 │ │ │ │ + blcs 0xa9cb4 │ │ │ │ strtmi sp, [fp], -lr, ror #3 │ │ │ │ pop {r0, r1, sl, ip, pc} │ │ │ │ @ instruction: 0xe6b74030 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ addlt r6, r4, ip, asr #16 │ │ │ │ strmi r4, [r7], -lr, lsl #12 │ │ │ │ @ instruction: 0x469a4691 │ │ │ │ - cdp2 7, 11, cr15, cr12, cr6, {5} │ │ │ │ + cdp2 7, 5, cr15, cr12, cr6, {5} │ │ │ │ strmi r2, [r5], -pc, lsl #24 │ │ │ │ rschi pc, r3, r0, asr #32 │ │ │ │ smullscc pc, r9, r7, r8 @ │ │ │ │ ldrtmi r4, [r8], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - stc2 7, cr15, [r4, #-1004] @ 0xfffffc14 │ │ │ │ + stc2 7, cr15, [r4], #1004 @ 0x3ec │ │ │ │ ldrdhi pc, [r8], -r6 │ │ │ │ - cdp2 7, 10, cr15, cr10, cr6, {5} │ │ │ │ + cdp2 7, 4, cr15, cr10, cr6, {5} │ │ │ │ @ instruction: 0xf1b84604 │ │ │ │ @ instruction: 0xf0400f0f │ │ │ │ @ instruction: 0xf897809a │ │ │ │ @ instruction: 0x460130d9 │ │ │ │ - blcs 0xba934 │ │ │ │ + blcs 0xba9f4 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fb2204 │ │ │ │ - @ instruction: 0xf1b9fcf1 │ │ │ │ + @ instruction: 0xf1b9fc91 │ │ │ │ @ instruction: 0xf0400f00 │ │ │ │ @ instruction: 0x46218098 │ │ │ │ @ instruction: 0xf7fd4628 │ │ │ │ - @ instruction: 0xf1baf8c9 │ │ │ │ + @ instruction: 0xf1baf869 │ │ │ │ @ instruction: 0xf0400f00 │ │ │ │ ldmvs r3!, {r0, r2, r3, r4, r7, pc}^ │ │ │ │ rsble r2, r5, pc, lsl #22 │ │ │ │ - cdp2 7, 11, cr15, cr14, cr6, {5} │ │ │ │ + cdp2 7, 5, cr15, cr14, cr6, {5} │ │ │ │ @ instruction: 0xf7a64680 │ │ │ │ - @ instruction: 0x4629febb │ │ │ │ + @ instruction: 0x4629fe5b │ │ │ │ strbmi r4, [r0], -r1, lsl #13 │ │ │ │ - ldc2 7, cr15, [r2], {179} @ 0xb3 │ │ │ │ + ldc2 7, cr15, [r2], #-716 @ 0xfffffd34 │ │ │ │ strbmi r4, [r8], -r1, lsr #12 │ │ │ │ - stc2 7, cr15, [lr], {179} @ 0xb3 │ │ │ │ + stc2 7, cr15, [lr], #-716 @ 0xfffffd34 │ │ │ │ strbmi r4, [r1], -sl, asr #12 │ │ │ │ @ instruction: 0xf7af4640 │ │ │ │ - ldmvs r3!, {r0, r1, r3, r7, r8, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmvs r3!, {r0, r1, r3, r5, r8, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf0402b0f │ │ │ │ @ instruction: 0xf89780a9 │ │ │ │ @ instruction: 0x462130d9 │ │ │ │ - blcs 0xba994 │ │ │ │ + blcs 0xbaa54 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fb2204 │ │ │ │ - strbmi pc, [r8], -r1, asr #25 @ │ │ │ │ + strbmi pc, [r8], -r1, ror #24 @ │ │ │ │ @ instruction: 0xf7b34621 │ │ │ │ - @ instruction: 0x464afc77 │ │ │ │ + @ instruction: 0x464afc17 │ │ │ │ strbmi r4, [r0], -r1, asr #12 │ │ │ │ - @ instruction: 0xf974f7af │ │ │ │ + @ instruction: 0xf914f7af │ │ │ │ @ instruction: 0xf6464642 │ │ │ │ vmlal.s8 q11, d0, d20 │ │ │ │ @ instruction: 0x46212896 │ │ │ │ @ instruction: 0xf7b34628 │ │ │ │ - @ instruction: 0xf7a6fcd7 │ │ │ │ - andscs pc, pc, #1392 @ 0x570 │ │ │ │ + @ instruction: 0xf7a6fc77 │ │ │ │ + andscs pc, pc, #15808 @ 0x3dc0 │ │ │ │ andls r4, r3, r9, lsr #12 │ │ │ │ - stc2 7, cr15, [lr], #688 @ 0x2b0 │ │ │ │ - cdp2 7, 5, cr15, cr0, cr6, {5} │ │ │ │ + mcrr2 7, 10, pc, lr, cr12 @ │ │ │ │ + ldc2l 7, cr15, [r0, #664]! @ 0x298 │ │ │ │ ldrdne pc, [r0], -r8 │ │ │ │ andvc pc, r8, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf7ae4681 │ │ │ │ - andcs pc, r1, r5, ror #27 │ │ │ │ - blx 0x166fa6 │ │ │ │ + andcs pc, r1, r5, lsl #27 │ │ │ │ + blx 0xfe967064 │ │ │ │ strbmi r4, [r9], -r2, lsr #12 │ │ │ │ - blls 0x18d110 │ │ │ │ + blls 0x18d1d0 │ │ │ │ @ instruction: 0xf8cd2009 │ │ │ │ @ instruction: 0xf7ad9004 │ │ │ │ - @ instruction: 0xf8d8fdd3 │ │ │ │ + @ instruction: 0xf8d8fd73 │ │ │ │ strbmi r1, [r8], -r0 │ │ │ │ andvc pc, r8, #1325400064 @ 0x4f000000 │ │ │ │ - cdp2 7, 3, cr15, cr14, cr14, {5} │ │ │ │ + ldc2l 7, cr15, [lr, #696] @ 0x2b8 │ │ │ │ ldmdavs r1!, {r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fe462a │ │ │ │ ldrdcs pc, [r1], -sp │ │ │ │ tstcs r0, r4 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @@ -156548,54 +156596,54 @@ │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ eorseq pc, ip, ip, asr #12 │ │ │ │ addseq pc, r2, r0, asr #5 │ │ │ │ orrvs pc, r7, r0, lsl #10 │ │ │ │ ldrmi r6, [r3], #-2075 @ 0xfffff7e5 │ │ │ │ andls r4, r0, #704643072 @ 0x2a000000 │ │ │ │ ldrteq pc, [r8], #-2256 @ 0xfffff730 @ │ │ │ │ - cdp2 7, 2, cr15, cr0, cr7, {5} │ │ │ │ + stc2l 7, cr15, [r0, #668] @ 0x29c │ │ │ │ vaba.s8 q15, q15, q2 │ │ │ │ vbic.i32 q9, #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf8532396 │ │ │ │ @ instruction: 0xf7ab1028 │ │ │ │ - @ instruction: 0xf1b9fe19 │ │ │ │ + @ instruction: 0xf1b9fdb9 │ │ │ │ @ instruction: 0xf43f0f00 │ │ │ │ strtmi sl, [r1], -r8, ror #30 │ │ │ │ andscs r4, r0, #32, 12 @ 0x2000000 │ │ │ │ - ldc2 7, cr15, [r4], #-692 @ 0xfffffd4c │ │ │ │ + blx 0xff5e7116 │ │ │ │ strtmi r4, [r8], -r1, lsr #12 │ │ │ │ - @ instruction: 0xf82cf7fd │ │ │ │ + @ instruction: 0xffccf7fc │ │ │ │ svceq 0x0000f1ba │ │ │ │ svcge 0x0063f43f │ │ │ │ strtmi r4, [r9], -r2, lsr #12 │ │ │ │ @ instruction: 0xf7ab4628 │ │ │ │ - ldmvs r4!, {r0, r1, r2, r5, r7, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmvs r4!, {r0, r1, r2, r6, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ adcsle r2, r3, pc, lsl #24 │ │ │ │ - stc2l 7, cr15, [r8, #664]! @ 0x298 │ │ │ │ + stc2 7, cr15, [r8, #664] @ 0x298 │ │ │ │ cmnpcs r4, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ @ instruction: 0xf8534680 │ │ │ │ @ instruction: 0xf7ab1024 │ │ │ │ - blmi 0x4a89ac │ │ │ │ + blmi 0x4a88ec │ │ │ │ svccs 0x0070ee1d │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ - bl 0x13f52c │ │ │ │ + bl 0x13f5ec │ │ │ │ andls r0, r1, r8 │ │ │ │ vaba.s8 d30, d30, d22 │ │ │ │ vbic.i32 q9, #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf8532396 │ │ │ │ @ instruction: 0xf7ab1024 │ │ │ │ - ldr pc, [sp, -r3, ror #27] │ │ │ │ + ldr pc, [sp, -r3, lsl #27] │ │ │ │ rsbscs pc, r4, #-536870908 @ 0xe0000004 │ │ │ │ addscs pc, r6, #192, 4 │ │ │ │ @ instruction: 0xf8524620 │ │ │ │ @ instruction: 0xf7ab1023 │ │ │ │ - smmls r6, r9, sp, pc @ │ │ │ │ - addeq r6, r7, r6, lsr #20 │ │ │ │ - umulleq r6, r7, r8, r9 │ │ │ │ + @ instruction: 0xe756fd79 │ │ │ │ + addeq r6, r7, r6, ror #18 │ │ │ │ + ldrdeq r6, [r7], r8 │ │ │ │ ldrsbgt pc, [r0], #128 @ 0x80 @ │ │ │ │ stcleq 3, cr15, [r0], {204} @ 0xcc │ │ │ │ svceq 0x0000f1bc │ │ │ │ strbtmi sp, [r0], -r6, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ @@ -156610,94 +156658,94 @@ │ │ │ │ andlt r4, r5, r0, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ stmdavs ip, {r4, r5, r6, r7, r8, r9, pc}^ │ │ │ │ @ instruction: 0x46904699 │ │ │ │ strmi r4, [r5], -lr, lsl #12 │ │ │ │ - ldc2 7, cr15, [r0, #664] @ 0x298 │ │ │ │ + ldc2 7, cr15, [r0, #-664]! @ 0xfffffd68 │ │ │ │ strmi r2, [r7], -pc, lsl #24 │ │ │ │ addhi pc, r4, r0, asr #32 │ │ │ │ smullscc pc, r9, r5, r8 @ │ │ │ │ strtmi r4, [r8], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - blx 0xff6e727e │ │ │ │ + blx 0x1ee733e │ │ │ │ movwls r6, #14515 @ 0x38b3 │ │ │ │ - ldc2l 7, cr15, [lr, #-664]! @ 0xfffffd68 │ │ │ │ + ldc2 7, cr15, [lr, #-664] @ 0xfffffd68 │ │ │ │ strmi r9, [r4], -r3, lsl #22 │ │ │ │ cmnle r8, pc, lsl #22 │ │ │ │ smullscc pc, r9, r5, r8 @ │ │ │ │ strtmi r4, [r8], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - blx 0xff2672a2 │ │ │ │ + blx 0x1a67362 │ │ │ │ svceq 0x0000f1b9 │ │ │ │ @ instruction: 0x4621d01f │ │ │ │ andcs r4, r0, #32, 12 @ 0x2000000 │ │ │ │ rscsvc pc, pc, #217055232 @ 0xcf00000 │ │ │ │ - @ instruction: 0xf9a8f7ac │ │ │ │ + @ instruction: 0xf948f7ac │ │ │ │ ldrtmi r4, [sl], -r3, lsr #12 │ │ │ │ @ instruction: 0x46214638 │ │ │ │ - @ instruction: 0xffe4f7ad │ │ │ │ + @ instruction: 0xff84f7ad │ │ │ │ svceq 0x0000f1b8 │ │ │ │ @ instruction: 0x4628d11d │ │ │ │ @ instruction: 0x46226831 │ │ │ │ mcr2 7, 0, pc, cr4, cr14, {7} @ │ │ │ │ andlt r2, r5, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ andscs r8, r0, #240, 6 @ 0xc0000003 │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ - @ instruction: 0xffeef7ab │ │ │ │ + @ instruction: 0xff8ef7ab │ │ │ │ ldrtmi r4, [sl], -r3, lsr #12 │ │ │ │ @ instruction: 0x46214638 │ │ │ │ - @ instruction: 0xffc6f7ad │ │ │ │ + @ instruction: 0xff66f7ad │ │ │ │ svceq 0x0000f1b8 │ │ │ │ ldmvs r2!, {r0, r5, r6, r7, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf7a69203 │ │ │ │ - bls 0x1a880c │ │ │ │ + bls 0x1a874c │ │ │ │ teqle r8, pc, lsl #20 │ │ │ │ smullscs pc, r9, r5, r8 @ │ │ │ │ andls r4, r3, r1, lsl #12 │ │ │ │ - bcs 0xbabd0 │ │ │ │ + bcs 0xbac90 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fb2204 │ │ │ │ - blls 0x1a8148 │ │ │ │ + blls 0x1a8088 │ │ │ │ @ instruction: 0xee1d4a1b │ │ │ │ @ instruction: 0xf64c1f70 │ │ │ │ vmvn.i32 d16, #12 @ 0x0000000c │ │ │ │ ldrbtmi r0, [sl], #-146 @ 0xffffff6e │ │ │ │ stmpl sl, {r1, r4, fp, sp, lr} │ │ │ │ orrvs pc, r7, r0, lsl #10 │ │ │ │ movwls r4, #5139 @ 0x1413 │ │ │ │ msrvs CPSR_s, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ ldrmi r6, [r3], #-2075 @ 0xfffff7e5 │ │ │ │ andls r4, r0, #570425344 @ 0x22000000 │ │ │ │ ldrteq pc, [r8], #-2256 @ 0xfffff730 @ │ │ │ │ - stc2 7, cr15, [r6, #-668]! @ 0xfffffd64 │ │ │ │ + stc2l 7, cr15, [r6], {167} @ 0xa7 │ │ │ │ vaba.s8 d30, d30, d19 │ │ │ │ vmvn.i32 q9, #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf8522296 │ │ │ │ @ instruction: 0xf7ab1023 │ │ │ │ - @ instruction: 0xe797fd1f │ │ │ │ + @ instruction: 0xe797fcbf │ │ │ │ cmnpcs r4, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ eorne pc, r4, r3, asr r8 @ │ │ │ │ - ldc2 7, cr15, [r6, #-684] @ 0xfffffd54 │ │ │ │ + ldc2 7, cr15, [r6], #684 @ 0x2ac │ │ │ │ vaba.s8 q15, q7, q14 │ │ │ │ vbic.i32 q9, #4 @ 0x00000004 │ │ │ │ mulls r3, r6, r1 │ │ │ │ eorne pc, r2, r1, asr r8 @ │ │ │ │ - stc2 7, cr15, [ip, #-684] @ 0xfffffd54 │ │ │ │ + stc2 7, cr15, [ip], #684 @ 0x2ac │ │ │ │ strb r9, [r7, r3, lsl #22] │ │ │ │ - addeq r6, r7, sl, lsr #16 │ │ │ │ + addeq r6, r7, sl, ror #14 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ smullsmi pc, r9, r0, r8 @ │ │ │ │ @ instruction: 0xf8d0b084 │ │ │ │ @ instruction: 0xf8d060d0 │ │ │ │ @@ -156713,189 +156761,189 @@ │ │ │ │ mcrrvc 10, 4, lr, r5, cr12 │ │ │ │ @ instruction: 0x0c0cea6f │ │ │ │ streq pc, [r1], #-12 │ │ │ │ mvnle r2, r0, lsl #24 │ │ │ │ ldrmi r6, [sl], lr, asr #16 │ │ │ │ @ instruction: 0x460d4691 │ │ │ │ strmi r4, [r0], r7, lsl #12 │ │ │ │ - stc2l 7, cr15, [r2], {166} @ 0xa6 │ │ │ │ + stc2l 7, cr15, [r2], #-664 @ 0xfffffd68 │ │ │ │ strmi r2, [r4], -pc, lsl #28 │ │ │ │ @ instruction: 0xf897d15b │ │ │ │ @ instruction: 0x463830d9 │ │ │ │ - blcs 0xbaca4 │ │ │ │ + blcs 0xbad64 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fb2204 │ │ │ │ - stmiavs fp!, {r0, r1, r3, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmiavs fp!, {r0, r1, r3, r5, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7a69303 │ │ │ │ - blls 0x1a86f8 │ │ │ │ - blcs 0x47ac50 │ │ │ │ + blls 0x1a8638 │ │ │ │ + blcs 0x47ad10 │ │ │ │ @ instruction: 0xf898d140 │ │ │ │ @ instruction: 0x464030d9 │ │ │ │ - blcs 0xbad08 │ │ │ │ + blcs 0xbadc8 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fb2204 │ │ │ │ - @ instruction: 0x4633faf9 │ │ │ │ + @ instruction: 0x4633fa99 │ │ │ │ strtmi r4, [r1], -r2, lsr #12 │ │ │ │ @ instruction: 0xf7ad4630 │ │ │ │ - stmiavs fp!, {r0, r5, r8, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + stmiavs fp!, {r0, r6, r7, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ andsle r2, sl, pc, lsl #22 │ │ │ │ @ instruction: 0xf7a69303 │ │ │ │ - blls 0x1a86c4 │ │ │ │ + blls 0x1a8604 │ │ │ │ rsbscs pc, r4, #-536870908 @ 0xe0000004 │ │ │ │ addscs pc, r6, #192, 4 │ │ │ │ @ instruction: 0xf8524607 │ │ │ │ @ instruction: 0xf7ab1023 │ │ │ │ - @ instruction: 0xf1bafca3 │ │ │ │ + @ instruction: 0xf1bafc43 │ │ │ │ eorle r0, pc, r0, lsl #30 │ │ │ │ @ instruction: 0xf7a72000 │ │ │ │ - ldrtmi pc, [fp], -r3, asr #18 @ │ │ │ │ + ldrtmi pc, [fp], -r3, ror #17 @ │ │ │ │ strtmi r4, [r1], -r2, lsl #12 │ │ │ │ stmib sp, {r4, r5, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf7ad6400 │ │ │ │ - @ instruction: 0xf1b9fdd5 │ │ │ │ + @ instruction: 0xf1b9fd75 │ │ │ │ @ instruction: 0xd1290f00 │ │ │ │ stmdavs r9!, {r6, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fe4622 │ │ │ │ andcs pc, r1, r3, lsr #26 │ │ │ │ tstcs r0, r4 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ rsbscs pc, r4, #-536870908 @ 0xe0000004 │ │ │ │ addscs pc, r6, #192, 4 │ │ │ │ eorne pc, r3, r2, asr r8 @ │ │ │ │ - ldc2l 7, cr15, [sl], #-684 @ 0xfffffd54 │ │ │ │ + ldc2 7, cr15, [sl], {171} @ 0xab │ │ │ │ vaba.s8 d30, d30, d31 │ │ │ │ vbic.i32 q9, #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf8532396 │ │ │ │ @ instruction: 0xf7ab1026 │ │ │ │ - @ instruction: 0xe7a4fc71 │ │ │ │ + @ instruction: 0xe7a4fc11 │ │ │ │ @ instruction: 0x4621463a │ │ │ │ @ instruction: 0xf7ab4620 │ │ │ │ - @ instruction: 0xf1b9fcab │ │ │ │ + @ instruction: 0xf1b9fc4b │ │ │ │ sbcsle r0, r5, r0, lsl #30 │ │ │ │ @ instruction: 0x46304631 │ │ │ │ - @ instruction: 0xf7ac221f │ │ │ │ - @ instruction: 0x4632f851 │ │ │ │ + @ instruction: 0xf7ab221f │ │ │ │ + shsub8mi pc, r2, r1 @ │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ - ldc2 7, cr15, [lr], {171} @ 0xab │ │ │ │ + ldc2 7, cr15, [lr], #-684 @ 0xfffffd54 │ │ │ │ svclt 0x0000e7ca │ │ │ │ ldrsbcc pc, [r0], #128 @ 0x80 @ │ │ │ │ biceq pc, r0, #201326595 @ 0xc000003 │ │ │ │ @ instruction: 0x4618b933 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ stmdavs fp, {r2, r7, ip, sp, pc}^ │ │ │ │ strmi r4, [r5], -ip, lsl #12 │ │ │ │ movwls r4, #9735 @ 0x2607 │ │ │ │ - stc2 7, cr15, [sl], #-664 @ 0xfffffd68 │ │ │ │ + blx 0xff36749a │ │ │ │ strmi r9, [r1], -r2, lsl #22 │ │ │ │ - blcs 0x47ad60 │ │ │ │ + blcs 0x47ae20 │ │ │ │ @ instruction: 0xf895d15d │ │ │ │ @ instruction: 0x462830d9 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - blx 0x1d67548 │ │ │ │ + blx 0x567608 │ │ │ │ movwls r6, #10403 @ 0x28a3 │ │ │ │ - ldc2 7, cr15, [r8], {166} @ 0xa6 │ │ │ │ + blx 0xfeee74be │ │ │ │ strmi r9, [r0], r2, lsl #22 │ │ │ │ cmple r3, pc, lsl #22 │ │ │ │ smullscc pc, r9, r7, r8 @ │ │ │ │ ldrtmi r4, [r8], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - blx 0x18e756c │ │ │ │ + blx 0xe762c │ │ │ │ vnmls.f64 d4, d13, d21 │ │ │ │ @ instruction: 0xf64c2f70 │ │ │ │ vmvn.i32 d16, #12 @ 0x0000000c │ │ │ │ ldrbtmi r0, [fp], #-146 @ 0xffffff6e │ │ │ │ vtst.8 d6, d0, d11 │ │ │ │ ldmpl r3, {r2, r3, r4, r5, r7, r8, lr}^ │ │ │ │ andeq lr, r3, #8, 22 @ 0x2000 │ │ │ │ ldrtmi r9, [r3], #-512 @ 0xfffffe00 │ │ │ │ @ instruction: 0xf8d0461a │ │ │ │ @ instruction: 0xf7a704bc │ │ │ │ - stmiavs r3!, {r0, r2, r3, r4, r6, r7, r8, r9, fp, ip, sp, lr, pc}^ │ │ │ │ + stmiavs r3!, {r0, r2, r3, r4, r5, r6, r8, r9, fp, ip, sp, lr, pc}^ │ │ │ │ andsle r2, r1, pc, lsl #22 │ │ │ │ @ instruction: 0xf7a69303 │ │ │ │ - blls 0x1a8574 │ │ │ │ + blls 0x1a84b4 │ │ │ │ cmnpcs r4, lr, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrscs pc, r6, r0, asr #5 │ │ │ │ @ instruction: 0xf8519002 │ │ │ │ @ instruction: 0xf7ab1023 │ │ │ │ - bls 0x1685b8 │ │ │ │ + bls 0x1684f8 │ │ │ │ @ instruction: 0x46304631 │ │ │ │ - ldc2 7, cr15, [r6], #-684 @ 0xfffffd54 │ │ │ │ + blx 0xff667542 │ │ │ │ stmdavs r1!, {r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fe4632 │ │ │ │ andcs pc, r1, r7, lsl #25 │ │ │ │ tstcs r0, r4 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ rsbscs pc, r4, #-536870908 @ 0xe0000004 │ │ │ │ addscs pc, r6, #192, 4 │ │ │ │ eorne pc, r3, r2, asr r8 @ │ │ │ │ - blx 0xff8674b2 │ │ │ │ + blx 0x2067572 │ │ │ │ vaba.s8 d30, d30, d28 │ │ │ │ vmvn.i32 q9, #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf8522296 │ │ │ │ @ instruction: 0xf7ab1023 │ │ │ │ - sbfx pc, r5, #23, #2 │ │ │ │ - addeq r6, r7, r6, ror #11 │ │ │ │ + @ instruction: 0xe7a1fb75 │ │ │ │ + addeq r6, r7, r6, lsr #10 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec00824 │ │ │ │ + bl 0xfec008e4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8900fd8 │ │ │ │ ldrdlt r3, [r5], r9 │ │ │ │ @ instruction: 0xf8d46d04 │ │ │ │ - blcs 0xb9978 │ │ │ │ + blcs 0xb9a38 │ │ │ │ @ instruction: 0xf014d054 │ │ │ │ suble r6, r9, r0, ror r3 │ │ │ │ strmi r6, [ip], -fp, asr #16 │ │ │ │ ldrmi r9, [r7], -r3, lsl #6 │ │ │ │ @ instruction: 0xf7a64605 │ │ │ │ - blls 0x1a84dc │ │ │ │ + blls 0x1a841c │ │ │ │ strmi r4, [r6], -r1, lsl #12 │ │ │ │ cmnle r2, pc, lsl #22 │ │ │ │ smullscc pc, r9, r5, r8 @ │ │ │ │ - blcs 0xbaf00 │ │ │ │ + blcs 0xbafc0 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fb2204 │ │ │ │ - stmiavs r2!, {r0, r1, r3, r5, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmiavs r2!, {r0, r1, r3, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7a69203 │ │ │ │ - bls 0x1a84b8 │ │ │ │ - bcs 0x47ae84 │ │ │ │ + bls 0x1a83f8 │ │ │ │ + bcs 0x47af44 │ │ │ │ @ instruction: 0xf895d146 │ │ │ │ @ instruction: 0x461920d9 │ │ │ │ movwls r4, #13864 @ 0x3628 │ │ │ │ svclt 0x000c2a00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - @ instruction: 0xf9d8f7fb │ │ │ │ - bmi 0xa902a0 │ │ │ │ + @ instruction: 0xf978f7fb │ │ │ │ + bmi 0xa90360 │ │ │ │ svcne 0x0070ee1d │ │ │ │ ldmdavs r2, {r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldmne r0, {r1, r3, r7, fp, ip, lr}^ │ │ │ │ msrvs CPSR_s, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ ldrmi r6, [r3], #-2075 @ 0xfffff7e5 │ │ │ │ stmib sp, {r1, r4, r5, sl, lr}^ │ │ │ │ @ instruction: 0xf64c2000 │ │ │ │ vmvn.i32 d16, #12 @ 0x0000000c │ │ │ │ @ instruction: 0xb1f70092 │ │ │ │ @ instruction: 0x61a8f500 │ │ │ │ strbeq pc, [r0, #-2256] @ 0xfffff730 @ │ │ │ │ - blx 0x1f67566 │ │ │ │ + blx 0x767626 │ │ │ │ ldrtmi r6, [r2], -r1, lsr #16 │ │ │ │ @ instruction: 0xf7fe4628 │ │ │ │ movwcs pc, #7181 @ 0x1c0d @ │ │ │ │ andlt r4, r5, r8, lsl r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0] │ │ │ │ @@ -156903,132 +156951,132 @@ │ │ │ │ ldrmi sp, [r8], -sl, lsr #3 │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ vmla.f32 , q8, q8 │ │ │ │ @ instruction: 0xf8d051c4 │ │ │ │ @ instruction: 0xf7a705c4 │ │ │ │ - @ instruction: 0xe7dffb5b │ │ │ │ + @ instruction: 0xe7dffafb │ │ │ │ cmnpcs r4, lr, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrscs pc, r6, r0, asr #5 │ │ │ │ @ instruction: 0xf8519003 │ │ │ │ @ instruction: 0xf7ab1022 │ │ │ │ - blls 0x1a8468 │ │ │ │ + blls 0x1a83a8 │ │ │ │ vaba.s8 d30, d30, d25 │ │ │ │ vmvn.i32 q9, #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf8522296 │ │ │ │ @ instruction: 0xf7ab1023 │ │ │ │ - ldr pc, [ip, r9, asr #22] │ │ │ │ - ldrdeq r6, [r7], ip │ │ │ │ + ldr pc, [ip, r9, ror #21] │ │ │ │ + addeq r6, r7, ip, lsl r4 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strmi r6, [lr], -ip, asr #16 │ │ │ │ ldrmi r4, [r1], r5, lsl #12 │ │ │ │ @ instruction: 0xf7a6469a │ │ │ │ - @ instruction: 0x2c0ffb21 │ │ │ │ + @ instruction: 0x2c0ffac1 │ │ │ │ @ instruction: 0xf0404680 │ │ │ │ @ instruction: 0xf895808e │ │ │ │ @ instruction: 0x460130d9 │ │ │ │ - blcs 0xbb004 │ │ │ │ + blcs 0xbb0c4 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fb2204 │ │ │ │ - ldmvs r4!, {r0, r3, r5, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ - blx 0x4e760e │ │ │ │ + ldmvs r4!, {r0, r3, r8, fp, ip, sp, lr, pc} │ │ │ │ + blx 0xfece76cc │ │ │ │ stccs 6, cr4, [pc], {7} │ │ │ │ addhi pc, ip, r0, asr #32 │ │ │ │ smullscc pc, r9, r5, r8 @ │ │ │ │ strtmi r4, [r8], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - @ instruction: 0xf958f7fb │ │ │ │ + @ instruction: 0xf8f8f7fb │ │ │ │ svceq 0x0000f1b9 │ │ │ │ addhi pc, sl, r0, asr #32 │ │ │ │ @ instruction: 0x46404639 │ │ │ │ - ldc2 7, cr15, [r0, #-1008]! @ 0xfffffc10 │ │ │ │ - blx 0xbe763e │ │ │ │ + ldc2l 7, cr15, [r0], {252} @ 0xfc │ │ │ │ + blx 0xff3e76fc │ │ │ │ @ instruction: 0xf7a64604 │ │ │ │ - strbmi pc, [r1], -r9, lsr #22 @ │ │ │ │ + strbmi pc, [r1], -r9, asr #21 @ │ │ │ │ strtmi r4, [r0], -r1, lsl #13 │ │ │ │ - @ instruction: 0xf900f7b3 │ │ │ │ + @ instruction: 0xf8a0f7b3 │ │ │ │ @ instruction: 0x46484639 │ │ │ │ - @ instruction: 0xf8fcf7b3 │ │ │ │ + @ instruction: 0xf89cf7b3 │ │ │ │ strtmi r4, [r1], -sl, asr #12 │ │ │ │ @ instruction: 0xf1ba4620 │ │ │ │ subsle r0, r3, r0, lsl #30 │ │ │ │ - cdp2 7, 1, cr15, cr4, cr14, {5} │ │ │ │ + ldc2 7, cr15, [r4, #696]! @ 0x2b8 │ │ │ │ ldrdhi pc, [ip], -r6 │ │ │ │ ldrdls pc, [r0], -r6 │ │ │ │ - blx 0xff867670 │ │ │ │ + blx 0x2067730 │ │ │ │ svceq 0x000ff1b8 │ │ │ │ cmnle r4, r7, lsl #12 │ │ │ │ smullscc pc, r9, r5, r8 @ │ │ │ │ strtmi r4, [r8], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - @ instruction: 0xf926f7fb │ │ │ │ - blx 0xff467690 │ │ │ │ + @ instruction: 0xf8c6f7fb │ │ │ │ + blx 0x1c67750 │ │ │ │ svceq 0x000ff1b9 │ │ │ │ cmple fp, r0, lsl #13 │ │ │ │ smullscc pc, r9, r5, r8 @ │ │ │ │ strtmi r4, [r8], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - @ instruction: 0xf916f7fb │ │ │ │ - blx 0xffd676b0 │ │ │ │ + @ instruction: 0xf8b6f7fb │ │ │ │ + blx 0xfe567770 │ │ │ │ strmi r4, [r1], r2, asr #12 │ │ │ │ @ instruction: 0xf7b34639 │ │ │ │ - strbmi pc, [sl], -r3, lsl #18 @ │ │ │ │ + strbmi pc, [sl], -r3, lsr #17 @ │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ - stc2l 7, cr15, [r6, #696] @ 0x2b8 │ │ │ │ + stc2l 7, cr15, [r6, #-696]! @ 0xfffffd48 │ │ │ │ ldmdavs r6!, {r0, r1, r2, r4, r5, r6, r7, fp, sp, lr} │ │ │ │ - blx 0xfece76cc │ │ │ │ + blx 0x14e778c │ │ │ │ strmi r4, [r0], r1, lsr #12 │ │ │ │ - @ instruction: 0xf850f7b3 │ │ │ │ + @ instruction: 0xfff0f7b2 │ │ │ │ ldrtmi r4, [r9], -r2, asr #12 │ │ │ │ @ instruction: 0xf7fe4628 │ │ │ │ @ instruction: 0xf7a6fb53 │ │ │ │ - strtmi pc, [r1], -r5, lsr #21 │ │ │ │ - @ instruction: 0xf7b34607 │ │ │ │ - @ instruction: 0x4628f85f │ │ │ │ + strtmi pc, [r1], -r5, asr #20 │ │ │ │ + @ instruction: 0xf7b24607 │ │ │ │ + qsub8mi pc, r8, pc @ │ │ │ │ @ instruction: 0x4631463a │ │ │ │ - blx 0x12e7856 │ │ │ │ + blx 0x12e7916 │ │ │ │ tstcs r0, r1 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ - stc2 7, cr15, [r2, #696]! @ 0x2b8 │ │ │ │ + stc2l 7, cr15, [r2, #-696] @ 0xfffffd48 │ │ │ │ vabd.s8 d30, d30, d26 │ │ │ │ vbic.i32 q9, #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf8532396 │ │ │ │ @ instruction: 0xf7ab1024 │ │ │ │ - ldmvs r4!, {r0, r2, r3, r4, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ - blx 0xfe1e7724 │ │ │ │ + ldmvs r4!, {r0, r2, r3, r4, r5, r9, fp, ip, sp, lr, pc} │ │ │ │ + blx 0x9e77e4 │ │ │ │ stccs 6, cr4, [pc], {7} │ │ │ │ svcge 0x0074f43f │ │ │ │ cmnpcs r4, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ eorne pc, r4, r3, asr r8 @ │ │ │ │ - blx 0xfe467750 │ │ │ │ + blx 0xc67810 │ │ │ │ svceq 0x0000f1b9 │ │ │ │ svcge 0x0076f43f │ │ │ │ @ instruction: 0x46392210 │ │ │ │ @ instruction: 0xf7ad4638 │ │ │ │ - strb pc, [pc, -r9, lsr #17]! @ │ │ │ │ + strb pc, [pc, -r9, asr #16]! @ │ │ │ │ cmnpcs r4, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ eorne pc, r9, r3, asr r8 @ │ │ │ │ - blx 0x1fe7774 │ │ │ │ + blx 0x7e7834 │ │ │ │ vabd.s8 d30, d30, d20 │ │ │ │ vbic.i32 q9, #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf8532396 │ │ │ │ @ instruction: 0xf7ab1028 │ │ │ │ - @ instruction: 0xe78bfa73 │ │ │ │ + usad8 fp, r3, sl │ │ │ │ ldrsbgt pc, [r0], #128 @ 0x80 @ │ │ │ │ stcleq 3, cr15, [r0], {204} @ 0xcc │ │ │ │ svceq 0x0000f1bc │ │ │ │ strbtmi sp, [r0], -r6, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ @@ -157045,804 +157093,804 @@ │ │ │ │ andlt r2, r4, r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ ldmeq fp, {r4, r5, r6, r7, r8, pc}^ │ │ │ │ movtvc lr, #10819 @ 0x2a43 │ │ │ │ @ instruction: 0xf00343db │ │ │ │ - blcs 0xaa544 │ │ │ │ + blcs 0xaa604 │ │ │ │ stmvs lr, {r1, r2, r3, r5, r6, r7, r8, ip, lr, pc} │ │ │ │ strmi r4, [r4], -sp, lsl #12 │ │ │ │ - blx 0x9e77e4 │ │ │ │ + @ instruction: 0xf9c4f7a6 │ │ │ │ strmi r2, [r7], -pc, lsl #28 │ │ │ │ @ instruction: 0xf894d170 │ │ │ │ @ instruction: 0x460130d9 │ │ │ │ - blcs 0xbb1dc │ │ │ │ + blcs 0xbb29c │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fb2204 │ │ │ │ - stmdavs fp!, {r0, r2, r3, r5, r6, fp, ip, sp, lr, pc}^ │ │ │ │ + stmdavs fp!, {r0, r2, r3, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf7a69303 │ │ │ │ - blls 0x1a81bc │ │ │ │ - blcs 0x47b18c │ │ │ │ + blls 0x1a80fc │ │ │ │ + blcs 0x47b24c │ │ │ │ @ instruction: 0xf894d17d │ │ │ │ @ instruction: 0x460130d9 │ │ │ │ - blcs 0xbb200 │ │ │ │ + blcs 0xbb2c0 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ - @ instruction: 0xf7fb2204 │ │ │ │ - @ instruction: 0x4633f85b │ │ │ │ + @ instruction: 0xf7fa2204 │ │ │ │ + shsub8mi pc, r3, fp @ │ │ │ │ @ instruction: 0x4631463a │ │ │ │ @ instruction: 0xf7ad4638 │ │ │ │ - andcs pc, r0, r3, lsl #24 │ │ │ │ - cdp2 7, 11, cr15, cr8, cr6, {5} │ │ │ │ + andcs pc, r0, r3, lsr #23 │ │ │ │ + cdp2 7, 5, cr15, cr8, cr6, {5} │ │ │ │ andls r6, r3, #15335424 @ 0xea0000 │ │ │ │ @ instruction: 0xf7a64680 │ │ │ │ - bls 0x1a8184 │ │ │ │ + bls 0x1a80c4 │ │ │ │ cmple r7, pc, lsl #20 │ │ │ │ smullscs pc, r9, r4, r8 @ │ │ │ │ andls r4, r3, r1, lsl #12 │ │ │ │ - bcs 0xbb238 │ │ │ │ + bcs 0xbb2f8 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ - @ instruction: 0xf7fb2204 │ │ │ │ - blls 0x1a7ac0 │ │ │ │ + @ instruction: 0xf7fa2204 │ │ │ │ + blls 0x1a9a00 │ │ │ │ @ instruction: 0x4631463a │ │ │ │ stmib sp, {r3, r4, r5, r9, sl, lr}^ │ │ │ │ ldrtmi r3, [r3], -r0, lsl #16 │ │ │ │ - @ instruction: 0xf9ccf7ad │ │ │ │ + @ instruction: 0xf96cf7ad │ │ │ │ andls r6, r3, #2752512 @ 0x2a0000 │ │ │ │ - @ instruction: 0xf9dcf7a6 │ │ │ │ - bcs 0x4901ec │ │ │ │ + @ instruction: 0xf97cf7a6 │ │ │ │ + bcs 0x4902ac │ │ │ │ @ instruction: 0xf894d131 │ │ │ │ @ instruction: 0x460120d9 │ │ │ │ strtmi r9, [r0], -r3 │ │ │ │ svclt 0x000c2a00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - @ instruction: 0xf824f7fb │ │ │ │ + @ instruction: 0xffc4f7fa │ │ │ │ ldrtmi r9, [sl], -r3, lsl #22 │ │ │ │ @ instruction: 0x46384631 │ │ │ │ stmdacc r0, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf7ad4633 │ │ │ │ - stmiavs r9!, {r0, r4, r5, r7, r8, fp, ip, sp, lr, pc}^ │ │ │ │ + stmiavs r9!, {r0, r4, r6, r8, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0x4620463a │ │ │ │ - blx 0x1be7a0c │ │ │ │ + blx 0x1be7acc │ │ │ │ stmdavs r9!, {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fe4632 │ │ │ │ andcs pc, r1, r7, ror #20 │ │ │ │ tstcs r0, r4 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ cmnpcs r4, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ eorne pc, r6, r3, asr r8 @ │ │ │ │ - @ instruction: 0xf9bef7ab │ │ │ │ + @ instruction: 0xf95ef7ab │ │ │ │ vabd.s8 d30, d30, d15 │ │ │ │ vbic.i32 q9, #4 @ 0x00000004 │ │ │ │ mulls r3, r6, r1 │ │ │ │ eorne pc, r2, r1, asr r8 @ │ │ │ │ - @ instruction: 0xf9b4f7ab │ │ │ │ + @ instruction: 0xf954f7ab │ │ │ │ strb r9, [lr, r3, lsl #22] │ │ │ │ cmnpcs r4, lr, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrscs pc, r6, r0, asr #5 │ │ │ │ @ instruction: 0xf8519003 │ │ │ │ @ instruction: 0xf7ab1022 │ │ │ │ - blls 0x1a8114 │ │ │ │ + blls 0x1a8054 │ │ │ │ vabd.s8 d30, d30, d24 │ │ │ │ vmvn.i32 q9, #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf8522296 │ │ │ │ @ instruction: 0xf7ab1023 │ │ │ │ - @ instruction: 0xe782f99f │ │ │ │ + @ instruction: 0xe782f93f │ │ │ │ ldrsbcc pc, [r0], #128 @ 0x80 @ │ │ │ │ biceq pc, r0, #201326595 @ 0xc000003 │ │ │ │ @ instruction: 0x4618b933 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec00ca4 │ │ │ │ + bl 0xfec00d64 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ strmi r6, [pc], -fp, asr #16 │ │ │ │ strmi r4, [r6], -r4, lsl #12 │ │ │ │ @ instruction: 0xf7a69301 │ │ │ │ - blls 0x128070 │ │ │ │ + blls 0x127fb0 │ │ │ │ strmi r4, [r5], -r1, lsl #12 │ │ │ │ tstle fp, pc, lsl #22 │ │ │ │ smullscc pc, r9, r4, r8 @ │ │ │ │ - blcs 0xbb34c │ │ │ │ + blcs 0xbb40c │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fa2204 │ │ │ │ - @ instruction: 0x4629ffb5 │ │ │ │ + qsaxmi pc, r9, r5 @ │ │ │ │ @ instruction: 0xf7ad4628 │ │ │ │ - @ instruction: 0x4630feb1 │ │ │ │ + @ instruction: 0x4630fe51 │ │ │ │ @ instruction: 0x462a6839 │ │ │ │ - blx 0x167ae0 │ │ │ │ + blx 0x167ba0 │ │ │ │ andlt r2, r3, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ rsbscs pc, r4, #-536870908 @ 0xe0000004 │ │ │ │ addscs pc, r6, #192, 4 │ │ │ │ eorne pc, r3, r2, asr r8 @ │ │ │ │ - @ instruction: 0xf95af7ab │ │ │ │ + @ instruction: 0xf8faf7ab │ │ │ │ svclt 0x0000e7e3 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ addlt r4, r4, lr, lsl #12 │ │ │ │ ldrdne pc, [r4], r0 │ │ │ │ ldmdavs r3!, {r2, r9, sl, lr} │ │ │ │ streq lr, [r1, -r2, asr #20] │ │ │ │ @ instruction: 0xf7a69303 │ │ │ │ - blls 0x1a7ff4 │ │ │ │ - blcs 0x47b350 │ │ │ │ + blls 0x1a7f34 │ │ │ │ + blcs 0x47b410 │ │ │ │ @ instruction: 0xf894d13b │ │ │ │ @ instruction: 0x460130d9 │ │ │ │ - blcs 0xbb3c8 │ │ │ │ + blcs 0xbb488 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fa2204 │ │ │ │ - @ instruction: 0xf7a6ff77 │ │ │ │ - @ instruction: 0x4629f91f │ │ │ │ + @ instruction: 0xf7a6ff17 │ │ │ │ + @ instruction: 0x4629f8bf │ │ │ │ @ instruction: 0xf7ab4680 │ │ │ │ - ldmvs r3!, {r0, r4, r5, r8, fp, ip, sp, lr, pc} │ │ │ │ + ldmvs r3!, {r0, r4, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7a69303 │ │ │ │ - blls 0x1a7fc4 │ │ │ │ - blcs 0x47b380 │ │ │ │ + blls 0x1a7f04 │ │ │ │ + blcs 0x47b440 │ │ │ │ @ instruction: 0xf894d12c │ │ │ │ @ instruction: 0x460130d9 │ │ │ │ - blcs 0xbb3f8 │ │ │ │ + blcs 0xbb4b8 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fa2204 │ │ │ │ - blmi 0x669900 │ │ │ │ + blmi 0x669840 │ │ │ │ svccs 0x0070ee1d │ │ │ │ ldrbtmi r4, [fp], #-1576 @ 0xfffff9d8 │ │ │ │ ldmpl r1, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ strls r2, [r0, -r0, lsl #4] │ │ │ │ @ instruction: 0xf8d44441 │ │ │ │ andls r3, r1, #136 @ 0x88 │ │ │ │ @ instruction: 0xf003462a │ │ │ │ @ instruction: 0xf7b8030f │ │ │ │ - ldmdavs r1!, {r0, r1, r6, r8, r9, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmdavs r1!, {r0, r1, r5, r6, r7, r9, fp, ip, sp, lr, pc}^ │ │ │ │ strtmi r4, [r0], -sl, lsr #12 │ │ │ │ pop {r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fe41f0 │ │ │ │ vmul.i8 d27, d30, d11 │ │ │ │ vmvn.i32 q9, #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf8522296 │ │ │ │ @ instruction: 0xf7ab1023 │ │ │ │ - @ instruction: 0xe7c4f8fd │ │ │ │ + bfi pc, sp, (invalid: 17:4) @ │ │ │ │ rsbscs pc, r4, #-536870908 @ 0xe0000004 │ │ │ │ addscs pc, r6, #192, 4 │ │ │ │ eorne pc, r3, r2, asr r8 @ │ │ │ │ - @ instruction: 0xf8f4f7ab │ │ │ │ + @ instruction: 0xf894f7ab │ │ │ │ svclt 0x0000e7d3 │ │ │ │ - addeq r5, r7, sl, ror #31 │ │ │ │ + addeq r5, r7, sl, lsr #30 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ addlt r6, r5, sp, asr #17 │ │ │ │ strmi r4, [r6], -ip, lsl #12 │ │ │ │ @ instruction: 0x46994690 │ │ │ │ - @ instruction: 0xf8caf7a6 │ │ │ │ + @ instruction: 0xf86af7a6 │ │ │ │ strmi r2, [r7], -pc, lsl #26 │ │ │ │ @ instruction: 0xf896d17c │ │ │ │ @ instruction: 0x460130d9 │ │ │ │ - blcs 0xbb4d0 │ │ │ │ + blcs 0xbb590 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fa2204 │ │ │ │ - stmiavs r3!, {r0, r1, r4, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmiavs r3!, {r0, r1, r4, r5, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7a69303 │ │ │ │ - blls 0x1a7f08 │ │ │ │ - blcs 0x47b43c │ │ │ │ + blls 0x1a7e48 │ │ │ │ + blcs 0x47b4fc │ │ │ │ @ instruction: 0xf896d173 │ │ │ │ @ instruction: 0x460130d9 │ │ │ │ - blcs 0xbb4f4 │ │ │ │ + blcs 0xbb5b4 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fa2204 │ │ │ │ - strtmi pc, [fp], -r1, lsl #30 │ │ │ │ + strtmi pc, [fp], -r1, lsr #29 │ │ │ │ @ instruction: 0x4629463a │ │ │ │ @ instruction: 0xf1b84638 │ │ │ │ andsle r0, r4, r0, lsl #30 │ │ │ │ - blx 0xfea67b04 │ │ │ │ + blx 0x1267bc4 │ │ │ │ svceq 0x0000f1b9 │ │ │ │ stmdavs r3!, {r2, r4, r8, ip, lr, pc} │ │ │ │ cmple r1, r0, lsl #22 │ │ │ │ ldrtmi r6, [sl], -r1, lsr #18 │ │ │ │ @ instruction: 0xf7fe4630 │ │ │ │ stmdavs r1!, {r0, r1, r6, r8, fp, ip, sp, lr, pc}^ │ │ │ │ ldrtmi r4, [r0], -sl, lsr #12 │ │ │ │ pop {r0, r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fe43f0 │ │ │ │ @ instruction: 0xf7adb93b │ │ │ │ - @ instruction: 0xf1b9fb11 │ │ │ │ + @ instruction: 0xf1b9fab1 │ │ │ │ rscle r0, sl, r0, lsl #30 │ │ │ │ movwls r6, #14627 @ 0x3923 │ │ │ │ - @ instruction: 0xf886f7a6 │ │ │ │ + @ instruction: 0xf826f7a6 │ │ │ │ strmi r9, [r0], r3, lsl #22 │ │ │ │ cmple r9, pc, lsl #22 │ │ │ │ smullscc pc, r9, r6, r8 @ │ │ │ │ ldrtmi r4, [r0], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - mcr2 7, 6, pc, cr14, cr10, {7} @ │ │ │ │ + mcr2 7, 3, pc, cr14, cr10, {7} @ │ │ │ │ andls r6, r3, #6422528 @ 0x620000 │ │ │ │ - @ instruction: 0xf874f7a6 │ │ │ │ - bcs 0x4904bc │ │ │ │ + @ instruction: 0xf814f7a6 │ │ │ │ + bcs 0x49057c │ │ │ │ @ instruction: 0xf896d141 │ │ │ │ @ instruction: 0x460120d9 │ │ │ │ ldrtmi r9, [r0], -r3 │ │ │ │ svclt 0x000c2a00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - mrc2 7, 5, pc, cr12, cr10, {7} │ │ │ │ + mrc2 7, 2, pc, cr12, cr10, {7} │ │ │ │ stmib sp, {r0, r1, r8, r9, fp, ip, pc}^ │ │ │ │ ldrtmi r8, [sl], -r0, lsl #6 │ │ │ │ strtmi r4, [r9], -fp, lsr #12 │ │ │ │ - @ instruction: 0xf7ad4638 │ │ │ │ - stmdavs r3!, {r0, r3, r6, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf7ac4638 │ │ │ │ + stmdavs r3!, {r0, r3, r5, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ adcsle r2, sp, r0, lsl #22 │ │ │ │ cmnpcs r4, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ movwls r4, #13865 @ 0x3629 │ │ │ │ @ instruction: 0xf7ab6c58 │ │ │ │ - blls 0x1a7e90 │ │ │ │ + blls 0x1a7dd0 │ │ │ │ ldrtmi r4, [r9], -sl, lsr #12 │ │ │ │ @ instruction: 0xf7ab6c98 │ │ │ │ - str pc, [sp, r3, ror #19]! │ │ │ │ + str pc, [sp, r3, lsl #19]! │ │ │ │ cmnpcs r4, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ eorne pc, r5, r3, asr r8 @ │ │ │ │ - @ instruction: 0xf858f7ab │ │ │ │ + @ instruction: 0xfff8f7aa │ │ │ │ vabd.s8 d30, d30, d3 │ │ │ │ vmvn.i32 q9, #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf8522296 │ │ │ │ - @ instruction: 0xf7ab1023 │ │ │ │ - str pc, [ip, pc, asr #16] │ │ │ │ + @ instruction: 0xf7aa1023 │ │ │ │ + str pc, [ip, pc, ror #31] │ │ │ │ rsbscs pc, r4, #-536870908 @ 0xe0000004 │ │ │ │ addscs pc, r6, #192, 4 │ │ │ │ eorne pc, r3, r2, asr r8 @ │ │ │ │ - @ instruction: 0xf846f7ab │ │ │ │ + @ instruction: 0xffe6f7aa │ │ │ │ vaba.s8 d30, d30, d22 │ │ │ │ vbic.i32 q9, #4 @ 0x00000004 │ │ │ │ mulls r3, r6, r1 │ │ │ │ eorne pc, r2, r1, asr r8 @ │ │ │ │ - @ instruction: 0xf83cf7ab │ │ │ │ + @ instruction: 0xffdcf7aa │ │ │ │ ldr r9, [lr, r3, lsl #22]! │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ addlt r6, r2, pc, lsl #17 │ │ │ │ strmi r4, [r6], -sp, lsl #12 │ │ │ │ - @ instruction: 0xf7a64690 │ │ │ │ - svccs 0x000ff815 │ │ │ │ + @ instruction: 0xf7a54690 │ │ │ │ + svccs 0x000fffb5 │ │ │ │ @ instruction: 0xd12e4604 │ │ │ │ smullscc pc, r9, r6, r8 @ │ │ │ │ ldrtmi r4, [r0], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - mrc2 7, 2, pc, cr14, cr10, {7} │ │ │ │ + ldc2l 7, cr15, [lr, #1000]! @ 0x3e8 │ │ │ │ movwls r6, #6379 @ 0x18eb │ │ │ │ - @ instruction: 0xf804f7a6 │ │ │ │ + @ instruction: 0xffa4f7a5 │ │ │ │ strmi r9, [r7], -r1, lsl #22 │ │ │ │ @ instruction: 0xd1252b0f │ │ │ │ smullscc pc, r9, r6, r8 @ │ │ │ │ ldrtmi r4, [r0], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - mcr2 7, 2, pc, cr12, cr10, {7} @ │ │ │ │ + stc2l 7, cr15, [ip, #1000]! @ 0x3e8 │ │ │ │ @ instruction: 0x4621463a │ │ │ │ @ instruction: 0xf7ac4620 │ │ │ │ - @ instruction: 0xf1b8f88f │ │ │ │ + @ instruction: 0xf1b8f82f │ │ │ │ @ instruction: 0xd1230f00 │ │ │ │ - blcs 0xc3e68 │ │ │ │ + blcs 0xc3f28 │ │ │ │ stmdavs r9!, {r1, r3, r4, r5, r8, ip, lr, pc}^ │ │ │ │ ldrtmi r4, [r0], -r2, lsr #12 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fe41f0 │ │ │ │ vadd.i8 d27, d30, d15 │ │ │ │ vbic.i32 q9, #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf8532396 │ │ │ │ @ instruction: 0xf7aa1027 │ │ │ │ - @ instruction: 0xe7d1fff1 │ │ │ │ + bfi pc, r1, (invalid: 31:17) @ │ │ │ │ rsbscs pc, r4, #-536870908 @ 0xe0000004 │ │ │ │ addscs pc, r6, #192, 4 │ │ │ │ eorne pc, r3, r2, asr r8 @ │ │ │ │ - @ instruction: 0xffe8f7aa │ │ │ │ + @ instruction: 0xff88f7aa │ │ │ │ @ instruction: 0x4621463a │ │ │ │ @ instruction: 0xf7ac4620 │ │ │ │ - @ instruction: 0xf1b8f86b │ │ │ │ + @ instruction: 0xf1b8f80b │ │ │ │ sbcsle r0, fp, r0, lsl #30 │ │ │ │ movwls r6, #6443 @ 0x192b │ │ │ │ - @ instruction: 0xffc6f7a5 │ │ │ │ + @ instruction: 0xff66f7a5 │ │ │ │ strmi r9, [r7], -r1, lsl #22 │ │ │ │ tstle lr, pc, lsl #22 │ │ │ │ smullscc pc, r9, r6, r8 @ │ │ │ │ ldrtmi r4, [r0], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - mcr2 7, 0, pc, cr14, cr10, {7} @ │ │ │ │ + stc2 7, cr15, [lr, #1000]! @ 0x3e8 │ │ │ │ @ instruction: 0x4621463a │ │ │ │ - @ instruction: 0xf7ab4620 │ │ │ │ - stmdavs fp!, {r0, r3, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf7aa4620 │ │ │ │ + stmdavs fp!, {r0, r3, r5, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ sbcle r2, r4, r0, lsl #22 │ │ │ │ ldrbcs pc, [r4, -lr, asr #4]! @ │ │ │ │ ldrcs pc, [r6, r0, asr #5] │ │ │ │ ldclvs 6, cr4, [r8], #-132 @ 0xffffff7c │ │ │ │ - @ instruction: 0xffbef7aa │ │ │ │ + @ instruction: 0xff5ef7aa │ │ │ │ @ instruction: 0x46216cb8 │ │ │ │ - @ instruction: 0xffbaf7aa │ │ │ │ + @ instruction: 0xff5af7aa │ │ │ │ vaba.s8 d30, d30, d23 │ │ │ │ vmvn.i32 q9, #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf8522296 │ │ │ │ @ instruction: 0xf7aa1023 │ │ │ │ - @ instruction: 0xe7e1ffb1 │ │ │ │ + ubfx pc, r1, #30, #2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec01068 │ │ │ │ + bl 0xfec01128 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff0 │ │ │ │ strmi fp, [r8], -r2, lsl #1 │ │ │ │ ldrmi r2, [r1], -r1, lsl #22 │ │ │ │ - blcs 0x15ded8 │ │ │ │ + blcs 0x15df98 │ │ │ │ andlt sp, r2, r7 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8d4bd10 │ │ │ │ ldreq r3, [fp, #208] @ 0xd0 │ │ │ │ vqshl.s8 d29, d10, d14 │ │ │ │ vbic.i32 q9, #1024 @ 0x00000400 │ │ │ │ - blvs 0x16b2cf8 │ │ │ │ + blvs 0x16b2db8 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7aa4010 │ │ │ │ - @ instruction: 0xf894bf8b │ │ │ │ + @ instruction: 0xf894bf2b │ │ │ │ stmdblt sl!, {r0, r3, r4, r6, r7, sp} │ │ │ │ tstle r3, pc, lsl #16 │ │ │ │ ldrsbcs pc, [r0], #132 @ 0x84 @ │ │ │ │ - strle r0, [pc], #-1682 @ 0xa9ebc │ │ │ │ + strle r0, [pc], #-1682 @ 0xa9f7c │ │ │ │ strmi r4, [r1], -sl, lsl #12 │ │ │ │ andlt r4, r2, r0, lsr #12 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ ldmdalt r0, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf06f4608 │ │ │ │ tstls r0, r3, lsl #4 │ │ │ │ - blx 0xfe8e7d86 │ │ │ │ + blx 0x10e7e46 │ │ │ │ ldrb r9, [ip, r0, lsl #18] │ │ │ │ rsbscs pc, r4, lr, asr #4 │ │ │ │ addscs pc, r6, r0, asr #5 │ │ │ │ rscvs r2, r2, r3, lsl #4 │ │ │ │ andeq pc, r1, #111 @ 0x6f │ │ │ │ - blvs 0xff0ceaf4 │ │ │ │ + blvs 0xff0cebb4 │ │ │ │ @ instruction: 0xf7ab9100 │ │ │ │ - ldmib sp, {r0, r4, r7, r8, r9, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmib sp, {r0, r4, r5, r8, r9, fp, ip, sp, lr, pc}^ │ │ │ │ strmi r1, [r8], -r0, lsl #4 │ │ │ │ - blx 0xfe3e7dae │ │ │ │ + blx 0xbe7e6e │ │ │ │ msrvs CPSR_s, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ vadd.i8 d25, d0, d0 │ │ │ │ ldmdavs r9, {r0, r2, r3, r6, r9, ip} │ │ │ │ - @ instruction: 0xff00f7ad │ │ │ │ + cdp2 7, 10, cr15, cr0, cr13, {5} │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ ldr r6, [r0, r3, lsr #11]! │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ stmiavs sp, {r1, r7, ip, sp, pc}^ │ │ │ │ strmi r4, [r6], -ip, lsl #12 │ │ │ │ @ instruction: 0x46984692 │ │ │ │ ldrdls pc, [r8], -sp @ │ │ │ │ - @ instruction: 0xff2af7a5 │ │ │ │ + cdp2 7, 12, cr15, cr10, cr5, {5} │ │ │ │ strmi r2, [r7], -pc, lsl #26 │ │ │ │ @ instruction: 0xf896d130 │ │ │ │ @ instruction: 0x460130d9 │ │ │ │ - blcs 0xbb810 │ │ │ │ + blcs 0xbb8d0 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fa2204 │ │ │ │ - ldmib r4, {r0, r1, r4, r5, r6, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmib r4, {r0, r1, r4, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ strbmi r2, [r3], -r4, lsl #2 │ │ │ │ @ instruction: 0xf7fc4638 │ │ │ │ - stmiavs r3!, {r0, r1, r2, r3, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmiavs r3!, {r0, r1, r2, r3, r5, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7a59301 │ │ │ │ - blls 0x129bbc │ │ │ │ - blcs 0x47b788 │ │ │ │ + blls 0x129afc │ │ │ │ + blcs 0x47b848 │ │ │ │ @ instruction: 0xf896d121 │ │ │ │ @ instruction: 0x460130d9 │ │ │ │ - blcs 0xbb840 │ │ │ │ + blcs 0xbb900 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fa2204 │ │ │ │ - @ instruction: 0x463afd5b │ │ │ │ + @ instruction: 0x463afcfb │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ @ instruction: 0xf1b847d0 │ │ │ │ tstle pc, r0, lsl #30 │ │ │ │ strbmi r6, [fp], -r1, ror #16 │ │ │ │ ldrtmi r4, [r0], -sl, lsr #12 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ smmlsr fp, r0, r7, r4 │ │ │ │ cmnpcs r4, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ eorne pc, r5, r3, asr r8 @ │ │ │ │ - @ instruction: 0xff04f7aa │ │ │ │ + cdp2 7, 10, cr15, cr4, cr10, {5} │ │ │ │ vabd.s8 q15, q15, │ │ │ │ vmvn.i32 q9, #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf8522296 │ │ │ │ @ instruction: 0xf7aa1023 │ │ │ │ - @ instruction: 0x463afefb │ │ │ │ + @ instruction: 0x463afe9b │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ @ instruction: 0xf1b847d0 │ │ │ │ sbcsle r0, pc, r0, lsl #30 │ │ │ │ ldrbcs pc, [r4, -lr, asr #4]! @ │ │ │ │ ldrcs pc, [r6, r0, asr #5] │ │ │ │ ldclvs 6, cr4, [r8], #-164 @ 0xffffff5c │ │ │ │ - cdp2 7, 14, cr15, cr12, cr10, {5} │ │ │ │ + cdp2 7, 8, cr15, cr12, cr10, {5} │ │ │ │ @ instruction: 0x46296cb8 │ │ │ │ - cdp2 7, 14, cr15, cr8, cr10, {5} │ │ │ │ + cdp2 7, 8, cr15, cr8, cr10, {5} │ │ │ │ svclt 0x0000e7d2 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrmi fp, [pc], -r3, lsl #1 │ │ │ │ strmi r6, [sp], -fp, asr #17 │ │ │ │ ldrmi r4, [r1], r6, lsl #12 │ │ │ │ @ instruction: 0xf8dd9301 │ │ │ │ @ instruction: 0xf7a58028 │ │ │ │ - blls 0x129b10 │ │ │ │ - blcs 0x47b830 │ │ │ │ + blls 0x129a50 │ │ │ │ + blcs 0x47b8f0 │ │ │ │ @ instruction: 0xf896d11b │ │ │ │ @ instruction: 0x460130d9 │ │ │ │ - blcs 0xbb8ec │ │ │ │ + blcs 0xbb9ac │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fa2204 │ │ │ │ - ldmib r5, {r0, r2, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmib r5, {r0, r2, r5, r7, sl, fp, ip, sp, lr, pc}^ │ │ │ │ strtmi r2, [r0], -r4, lsl #2 │ │ │ │ @ instruction: 0xf7fc463b │ │ │ │ - strtmi pc, [r1], -r1, lsr #20 │ │ │ │ + strtmi pc, [r1], -r1, asr #19 │ │ │ │ strbmi r4, [r8, r0, lsr #12] │ │ │ │ stmdavs r9!, {r0, r1, r2, r7, r8, fp, ip, sp, pc}^ │ │ │ │ strtmi r4, [r2], -r3, asr #12 │ │ │ │ andlt r4, r3, r0, lsr r6 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ vabd.s8 d30, d14, d2 │ │ │ │ vmvn.i32 q9, #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf8522296 │ │ │ │ @ instruction: 0xf7aa1023 │ │ │ │ - strb pc, [r4, fp, lsr #29]! @ │ │ │ │ + strb pc, [r4, fp, asr #28]! @ │ │ │ │ ldrbcs pc, [r4, -lr, asr #4]! @ │ │ │ │ ldrcs pc, [r6, r0, asr #5] │ │ │ │ ldclvs 6, cr4, [r8], #-132 @ 0xffffff7c │ │ │ │ - cdp2 7, 10, cr15, cr2, cr10, {5} │ │ │ │ + cdp2 7, 4, cr15, cr2, cr10, {5} │ │ │ │ @ instruction: 0x46216cb8 │ │ │ │ - cdp2 7, 9, cr15, cr14, cr10, {5} │ │ │ │ + cdp2 7, 3, cr15, cr14, cr10, {5} │ │ │ │ svclt 0x0000e7e1 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ stmdbvs pc, {r1, r7, ip, sp, pc} @ │ │ │ │ strmi r4, [r6], -ip, lsl #12 │ │ │ │ @ instruction: 0x46984692 │ │ │ │ ldrdls pc, [r8], -sp @ │ │ │ │ - cdp2 7, 7, cr15, cr4, cr5, {5} │ │ │ │ + cdp2 7, 1, cr15, cr4, cr5, {5} │ │ │ │ strmi r2, [r5], -pc, lsl #30 │ │ │ │ @ instruction: 0xf896d142 │ │ │ │ @ instruction: 0x460130d9 │ │ │ │ - blcs 0xbb97c │ │ │ │ + blcs 0xbba3c │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fa2204 │ │ │ │ - stmiavs r3!, {r0, r2, r3, r4, r5, r7, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + stmiavs r3!, {r0, r2, r3, r4, r6, sl, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf7a59301 │ │ │ │ - blls 0x129a5c │ │ │ │ - blcs 0x47b8f0 │ │ │ │ + blls 0x12999c │ │ │ │ + blcs 0x47b9b0 │ │ │ │ @ instruction: 0xf896d155 │ │ │ │ @ instruction: 0x460130d9 │ │ │ │ - blcs 0xbb9a0 │ │ │ │ + blcs 0xbba60 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fa2204 │ │ │ │ - strtmi pc, [sl], -fp, lsr #25 │ │ │ │ + strtmi pc, [sl], -fp, asr #24 │ │ │ │ strbmi r6, [r3], -r1, ror #18 │ │ │ │ @ instruction: 0xf7fc4638 │ │ │ │ - stmdavs r3!, {r0, r7, r9, fp, ip, sp, lr, pc}^ │ │ │ │ + stmdavs r3!, {r0, r5, r9, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf7a59301 │ │ │ │ - blls 0x129a2c │ │ │ │ - blcs 0x47b918 │ │ │ │ + blls 0x12996c │ │ │ │ + blcs 0x47b9d8 │ │ │ │ @ instruction: 0xf896d121 │ │ │ │ @ instruction: 0x460130d9 │ │ │ │ - blcs 0xbb9d0 │ │ │ │ + blcs 0xbba90 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fa2204 │ │ │ │ - @ instruction: 0x463afc93 │ │ │ │ + @ instruction: 0x463afc33 │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ @ instruction: 0xf1b847d0 │ │ │ │ tstle pc, r0, lsl #30 │ │ │ │ strbmi r6, [fp], -r1, lsr #17 │ │ │ │ ldrtmi r4, [r0], -sl, lsr #12 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xe69347f0 │ │ │ │ cmnpcs r4, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ eorne pc, r7, r3, asr r8 @ │ │ │ │ - cdp2 7, 3, cr15, cr12, cr10, {5} │ │ │ │ + ldc2l 7, cr15, [ip, #680] @ 0x2a8 │ │ │ │ vaba.s8 d30, d30, d29 │ │ │ │ vmvn.i32 q9, #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf8522296 │ │ │ │ @ instruction: 0xf7aa1023 │ │ │ │ - @ instruction: 0x463afe33 │ │ │ │ + @ instruction: 0x463afdd3 │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ @ instruction: 0xf1b847d0 │ │ │ │ sbcsle r0, pc, r0, lsl #30 │ │ │ │ ldrbcs pc, [r4, -lr, asr #4]! @ │ │ │ │ ldrcs pc, [r6, r0, asr #5] │ │ │ │ ldclvs 6, cr4, [r8], #-164 @ 0xffffff5c │ │ │ │ - cdp2 7, 2, cr15, cr4, cr10, {5} │ │ │ │ + stc2l 7, cr15, [r4, #680] @ 0x2a8 │ │ │ │ @ instruction: 0x46296cb8 │ │ │ │ - cdp2 7, 2, cr15, cr0, cr10, {5} │ │ │ │ + stc2l 7, cr15, [r0, #680] @ 0x2a8 │ │ │ │ vaba.s8 q15, q15, q1 │ │ │ │ vmvn.i32 q9, #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf8522296 │ │ │ │ @ instruction: 0xf7aa1023 │ │ │ │ - @ instruction: 0xe7aafe17 │ │ │ │ + @ instruction: 0xe7aafdb7 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ stmdbvs ip, {r1, r7, ip, sp, pc} │ │ │ │ strmi r4, [r6], -sp, lsl #12 │ │ │ │ @ instruction: 0x461f4692 │ │ │ │ ldrdls pc, [r8], -sp @ │ │ │ │ - stc2l 7, cr15, [lr, #660]! @ 0x294 │ │ │ │ + stc2 7, cr15, [lr, #660] @ 0x294 │ │ │ │ strmi r2, [r0], pc, lsl #24 │ │ │ │ @ instruction: 0xf896d12d │ │ │ │ @ instruction: 0x460130d9 │ │ │ │ - blcs 0xbba88 │ │ │ │ + blcs 0xbbb48 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fa2204 │ │ │ │ - stmiavs fp!, {r0, r1, r2, r4, r5, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + stmiavs fp!, {r0, r1, r2, r4, r6, r7, r8, r9, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf7a59301 │ │ │ │ - blls 0x129950 │ │ │ │ - blcs 0x47b9f0 │ │ │ │ + blls 0x129890 │ │ │ │ + blcs 0x47bab0 │ │ │ │ @ instruction: 0xf896d124 │ │ │ │ @ instruction: 0x460130d9 │ │ │ │ - blcs 0xbbaac │ │ │ │ + blcs 0xbbb6c │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fa2204 │ │ │ │ - stmdbvs r9!, {r0, r2, r5, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + stmdbvs r9!, {r0, r2, r6, r7, r8, r9, fp, ip, sp, lr, pc}^ │ │ │ │ strbmi r4, [r2], -r0, lsr #12 │ │ │ │ @ instruction: 0xf7fc463b │ │ │ │ - @ instruction: 0x4621f9fb │ │ │ │ + @ instruction: 0x4621f99b │ │ │ │ ldrbmi r4, [r0, r0, lsr #12] │ │ │ │ stmiavs r9!, {r0, r1, r2, r3, r6, r7, r8, fp, ip, sp, pc} │ │ │ │ strtmi r4, [r2], -fp, asr #12 │ │ │ │ andlt r4, r2, r0, lsr r6 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ vmax.s8 d30, d14, d18 │ │ │ │ vbic.i32 q9, #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf8532396 │ │ │ │ @ instruction: 0xf7aa1024 │ │ │ │ - ldrb pc, [r2, fp, asr #27] @ │ │ │ │ + ldrb pc, [r2, fp, ror #26] @ │ │ │ │ rsbscs pc, r4, #-536870908 @ 0xe0000004 │ │ │ │ addscs pc, r6, #192, 4 │ │ │ │ eorne pc, r3, r2, asr r8 @ │ │ │ │ - stc2l 7, cr15, [r2, #680] @ 0x2a8 │ │ │ │ + stc2l 7, cr15, [r2, #-680]! @ 0xfffffd58 │ │ │ │ vaba.s8 q15, q15, │ │ │ │ vbic.i32 q9, #67108864 @ 0x04000000 │ │ │ │ @ instruction: 0x46212796 │ │ │ │ @ instruction: 0xf7aa6c78 │ │ │ │ - ldcvs 13, cr15, [r8], #740 @ 0x2e4 │ │ │ │ + ldcvs 13, cr15, [r8], #356 @ 0x164 │ │ │ │ @ instruction: 0xf7aa4621 │ │ │ │ - @ instruction: 0xe7d8fdb5 │ │ │ │ + @ instruction: 0xe7d8fd55 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ umulllt r4, r1, r8, r6 │ │ │ │ movwvs lr, #14801 @ 0x39d1 │ │ │ │ @ instruction: 0xf8dd4693 │ │ │ │ strmi sl, [sp], -r8, lsr #32 │ │ │ │ andseq pc, pc, #3 │ │ │ │ @ instruction: 0xf1b84607 │ │ │ │ svclt 0x00180f00 │ │ │ │ - blx 0x1a34e88 │ │ │ │ + blx 0x1a34f48 │ │ │ │ teqple r7, r2, lsl #18 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf7a5686e │ │ │ │ - strmi pc, [r4], -r1, lsl #27 │ │ │ │ + strmi pc, [r4], -r1, lsr #26 │ │ │ │ tstle fp, pc, lsl #28 │ │ │ │ smullscc pc, r9, r7, r8 @ │ │ │ │ ldrtmi r4, [r8], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - blx 0xff368296 │ │ │ │ + blx 0x1b68356 │ │ │ │ @ instruction: 0xf7a64648 │ │ │ │ - strtmi pc, [r1], -sp, lsr #20 │ │ │ │ + strtmi pc, [r1], -sp, asr #19 │ │ │ │ strtmi r4, [r0], -r2, lsl #12 │ │ │ │ @ instruction: 0xf1b847d8 │ │ │ │ tstle r0, r0, lsl #30 │ │ │ │ ldrbmi r6, [r3], -r9, lsr #17 │ │ │ │ ldrtmi r4, [r8], -r2, lsr #12 │ │ │ │ pop {r0, ip, sp, pc} │ │ │ │ strb r4, [r7, #4080] @ 0xff0 │ │ │ │ rsbscs pc, r4, #-536870908 @ 0xe0000004 │ │ │ │ addscs pc, r6, #192, 4 │ │ │ │ eorne pc, r6, r2, asr r8 @ │ │ │ │ - ldc2l 7, cr15, [r0, #-680]! @ 0xfffffd58 │ │ │ │ + ldc2 7, cr15, [r0, #-680] @ 0xfffffd58 │ │ │ │ vabd.s8 q15, q15, q10 │ │ │ │ vmvn.i32 q9, #67108864 @ 0x04000000 │ │ │ │ @ instruction: 0x46212696 │ │ │ │ @ instruction: 0xf7aa6c70 │ │ │ │ - ldcvs 13, cr15, [r0], #412 @ 0x19c │ │ │ │ + ldcvs 13, cr15, [r0], #28 │ │ │ │ @ instruction: 0xf7aa4621 │ │ │ │ - strb pc, [r1, r3, ror #26]! @ │ │ │ │ + strb pc, [r1, r3, lsl #26]! @ │ │ │ │ cmnpcs r4, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ bicsvc lr, r9, pc, asr #20 │ │ │ │ @ instruction: 0xf7aa6cd8 │ │ │ │ - @ instruction: 0xe7bdfd73 │ │ │ │ + @ instruction: 0xe7bdfd13 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec01518 │ │ │ │ + bl 0xfec015d8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [sp], -r0, ror #31 │ │ │ │ addlt r6, r3, r9, lsl #18 │ │ │ │ @ instruction: 0xf0014607 │ │ │ │ stmdbcs r0, {r0, r1, r2, r3, r4} │ │ │ │ - blcs 0xd9f90 │ │ │ │ + blcs 0xda050 │ │ │ │ cdpls 8, 0, cr6, cr8, cr12, {7} │ │ │ │ vst1.16 {d15-d16}, [r0 :128], r4 │ │ │ │ stmib sp, {r1, r2, r4, r8, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf7a52300 │ │ │ │ - strmi pc, [r1], -r9, lsr #26 │ │ │ │ + strmi pc, [r1], -r9, asr #25 │ │ │ │ strmi r4, [ip], -r0, lsr #12 │ │ │ │ - @ instruction: 0xf9e0f7a6 │ │ │ │ + @ instruction: 0xf980f7a6 │ │ │ │ strmi r9, [r1], -r0, lsl #20 │ │ │ │ ldrmi r4, [r0, r0, lsr #12] │ │ │ │ - bllt 0x1190f5c │ │ │ │ + bllt 0x119101c │ │ │ │ ldrtmi r6, [r3], -r9, lsr #17 │ │ │ │ ldrtmi r4, [r8], -r2, lsr #12 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ ldrb r4, [fp, #-240]! @ 0xffffff10 │ │ │ │ cmnpcs r4, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ movwls r0, #4065 @ 0xfe1 │ │ │ │ ldclvs 2, cr9, [r8], {1} │ │ │ │ - ldc2 7, cr15, [ip, #-680]! @ 0xfffffd58 │ │ │ │ - stc2 7, cr15, [sl, #-660] @ 0xfffffd6c │ │ │ │ + ldc2l 7, cr15, [ip], {170} @ 0xaa │ │ │ │ + stc2 7, cr15, [sl], #660 @ 0x294 │ │ │ │ strtmi r4, [r0], -r1, lsl #12 │ │ │ │ @ instruction: 0xf7a6460c │ │ │ │ - bls 0x128a90 │ │ │ │ + bls 0x1289d0 │ │ │ │ strtmi r4, [r0], -r1, lsl #12 │ │ │ │ - blls 0xbc1d4 │ │ │ │ + blls 0xbc294 │ │ │ │ @ instruction: 0x46216c58 │ │ │ │ @ instruction: 0xf7aa9300 │ │ │ │ - blls 0xe97e4 │ │ │ │ + blls 0xe9724 │ │ │ │ ldcvs 6, cr4, [r8], {33} @ 0x21 │ │ │ │ - stc2 7, cr15, [ip, #-680] @ 0xfffffd58 │ │ │ │ + stc2 7, cr15, [ip], #680 @ 0x2a8 │ │ │ │ vaba.s8 q15, q15, q3 │ │ │ │ vbic.i32 q9, #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xe7ef2396 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec015bc │ │ │ │ + bl 0xfec0167c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ strmi r4, [lr], -r4, lsl #12 │ │ │ │ @ instruction: 0xf7a59201 │ │ │ │ - stclvs 12, cr15, [r3, #-908]! @ 0xfffffc74 │ │ │ │ - bls 0xfbbd8 │ │ │ │ + stclvs 12, cr15, [r3, #-524]! @ 0xfffffdf4 │ │ │ │ + bls 0xfbc98 │ │ │ │ @ instruction: 0xf0034605 │ │ │ │ strtmi r0, [r0], -r3, lsl #6 │ │ │ │ @ instruction: 0xf8941ad2 │ │ │ │ - blcs 0xb6748 │ │ │ │ + blcs 0xb6808 │ │ │ │ movwcs fp, #36620 @ 0x8f0c │ │ │ │ ldrmi r2, [sl], #-772 @ 0xfffffcfc │ │ │ │ - blx 0xae83da │ │ │ │ + blx 0xff2e8498 │ │ │ │ tstle r3, pc, lsl #28 │ │ │ │ ldrsbcc pc, [r0], #132 @ 0x84 @ │ │ │ │ strle r0, [r7], #-1691 @ 0xfffff965 │ │ │ │ ldrtmi r4, [r1], -sl, lsr #12 │ │ │ │ andlt r4, r2, r0, lsr #12 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ ldcllt 7, cr15, [r0, #-1012]! @ 0xfffffc0c │ │ │ │ cmnpcs r4, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ rscvs r2, r2, r3, lsl #4 │ │ │ │ @ instruction: 0xf06f4629 │ │ │ │ - blvs 0xff6aac24 │ │ │ │ - @ instruction: 0xf8faf7ab │ │ │ │ + blvs 0xff6aace4 │ │ │ │ + @ instruction: 0xf89af7ab │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ @ instruction: 0xf7ab2201 │ │ │ │ - @ instruction: 0xf646f8f5 │ │ │ │ + @ instruction: 0xf646f895 │ │ │ │ vsubw.s8 q11, q0, d20 │ │ │ │ @ instruction: 0x46282396 │ │ │ │ subne pc, sp, #64, 4 │ │ │ │ @ instruction: 0xf7ad6819 │ │ │ │ - @ instruction: 0xf04ffc69 │ │ │ │ + @ instruction: 0xf04ffc09 │ │ │ │ strvs r3, [r3, #1023]! @ 0x3ff │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ ldrsbcc pc, [r0], #128 @ 0x80 @ │ │ │ │ biceq pc, r0, #201326595 @ 0xc000003 │ │ │ │ @ instruction: 0x4618b933 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec0167c │ │ │ │ + bl 0xfec0173c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ strmi r6, [pc], -fp, asr #16 │ │ │ │ strmi r4, [r6], -r4, lsl #12 │ │ │ │ @ instruction: 0xf7a59301 │ │ │ │ - blls 0x129698 │ │ │ │ + blls 0x1295d8 │ │ │ │ strmi r4, [r5], -r1, lsl #12 │ │ │ │ tstle ip, pc, lsl #22 │ │ │ │ smullscc pc, r9, r4, r8 @ │ │ │ │ - blcs 0xbbd24 │ │ │ │ + blcs 0xbbde4 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fa2204 │ │ │ │ - strtmi pc, [r9], -r9, asr #21 │ │ │ │ + strtmi pc, [r9], -r9, ror #20 │ │ │ │ andcs r4, r4, #40, 12 @ 0x2800000 │ │ │ │ - @ instruction: 0xf8f4f7ad │ │ │ │ + @ instruction: 0xf894f7ad │ │ │ │ ldmdavs r9!, {r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fd462a │ │ │ │ andcs pc, r1, r5, lsl sp @ │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmla.f32 , q15, q8 │ │ │ │ vmvn.i32 q9, #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf8522296 │ │ │ │ @ instruction: 0xf7aa1023 │ │ │ │ - strb pc, [r2, sp, ror #24]! @ │ │ │ │ + strb pc, [r2, sp, lsl #24]! @ │ │ │ │ ldrsbcc pc, [r0], #128 @ 0x80 @ │ │ │ │ orrne pc, r0, #201326595 @ 0xc000003 │ │ │ │ @ instruction: 0x4618b933 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec01708 │ │ │ │ + bl 0xfec017c8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ strmi r6, [pc], -fp, asr #16 │ │ │ │ strmi r4, [r6], -r4, lsl #12 │ │ │ │ @ instruction: 0xf7a59301 │ │ │ │ - blls 0x12960c │ │ │ │ + blls 0x12954c │ │ │ │ strmi r4, [r5], -r1, lsl #12 │ │ │ │ @ instruction: 0xd1292b0f │ │ │ │ smullscc pc, r9, r4, r8 @ │ │ │ │ - blcs 0xbbdb0 │ │ │ │ + blcs 0xbbe70 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fa2204 │ │ │ │ - blmi 0x628f48 │ │ │ │ + blmi 0x628e88 │ │ │ │ svccs 0x0070ee1d │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf64c58d3 │ │ │ │ vmvn.i32 d16, #3072 @ 0x00000c00 │ │ │ │ strtmi r0, [fp], #-658 @ 0xfffffd6e │ │ │ │ bicvs pc, r9, r2, lsl #10 │ │ │ │ @ instruction: 0x0648f8d2 │ │ │ │ @ instruction: 0xf7a6461a │ │ │ │ - ldrtmi pc, [r0], -sp, ror #23 @ │ │ │ │ + ldrtmi pc, [r0], -sp, lsl #23 @ │ │ │ │ @ instruction: 0x462a6839 │ │ │ │ stc2l 7, cr15, [r2], {253} @ 0xfd │ │ │ │ andlt r2, r3, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ rsbscs pc, r4, #-536870908 @ 0xe0000004 │ │ │ │ addscs pc, r6, #192, 4 │ │ │ │ eorne pc, r3, r2, asr r8 @ │ │ │ │ - ldc2 7, cr15, [sl], {170} @ 0xaa │ │ │ │ + blx 0xfef684f6 │ │ │ │ svclt 0x0000e7d5 │ │ │ │ - addeq r5, r7, r4, lsr r6 │ │ │ │ + addeq r5, r7, r4, ror r5 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ addlt r4, sl, fp, lsr #22 │ │ │ │ stmdbvs r0, {r0, r4, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ movwls r6, #38939 @ 0x981b │ │ │ │ @@ -157861,36 +157909,36 @@ │ │ │ │ strmi r3, [r4], -r0, lsl #4 │ │ │ │ ldrtmi r4, [r8], -r1, lsl #12 │ │ │ │ mcr2 7, 7, pc, cr12, cr12, {7} @ │ │ │ │ @ instruction: 0xf1bab9b6 │ │ │ │ andsle r0, r8, r0, lsl #30 │ │ │ │ strtmi r4, [r1], -sl, lsr #12 │ │ │ │ @ instruction: 0xf7aa4620 │ │ │ │ - blmi 0x62971c │ │ │ │ - blls 0x30466c │ │ │ │ + blmi 0x62965c │ │ │ │ + blls 0x30472c │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xd1200300 │ │ │ │ strbmi r4, [r1], -r2, lsr #12 │ │ │ │ andlt r4, sl, r8, lsr r6 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ stcllt 7, cr15, [r8], #-1012 @ 0xfffffc0c │ │ │ │ svceq 0x0000f1b9 │ │ │ │ strcs sp, [r0, #-3] │ │ │ │ rsbmi lr, sp, #60293120 @ 0x3980000 │ │ │ │ - blmi 0x3645bc │ │ │ │ - blls 0x304698 │ │ │ │ + blmi 0x36467c │ │ │ │ + blls 0x304758 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ vaba.s8 q4, , q8 │ │ │ │ - svclt 0x0000fabf │ │ │ │ + svclt 0x0000fadf │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ addlt r4, sl, fp, lsr #22 │ │ │ │ stmdbvs r0, {r0, r4, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ @@ -157910,647 +157958,647 @@ │ │ │ │ strmi r3, [r4], -r0, lsl #4 │ │ │ │ ldrtmi r4, [r8], -r1, lsl #12 │ │ │ │ stc2 7, cr15, [sl, #1012]! @ 0x3f4 │ │ │ │ @ instruction: 0xf1bab9b6 │ │ │ │ andsle r0, r8, r0, lsl #30 │ │ │ │ strtmi r4, [r1], -sl, lsr #12 │ │ │ │ @ instruction: 0xf7aa4620 │ │ │ │ - blmi 0x629658 │ │ │ │ - blls 0x304730 │ │ │ │ + blmi 0x629598 │ │ │ │ + blls 0x3047f0 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xd1200300 │ │ │ │ strbmi r4, [r1], -r2, lsr #12 │ │ │ │ andlt r4, sl, r8, lsr r6 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ stclt 7, cr15, [r6], {253} @ 0xfd │ │ │ │ svceq 0x0000f1b9 │ │ │ │ strcs sp, [r0, #-3] │ │ │ │ rsbmi lr, sp, #60293120 @ 0x3980000 │ │ │ │ - blmi 0x364680 │ │ │ │ - blls 0x30475c │ │ │ │ + blmi 0x364740 │ │ │ │ + blls 0x30481c │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ vaba.s8 q4, , q8 │ │ │ │ - svclt 0x0000fa5d │ │ │ │ + svclt 0x0000fa7d │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ ldrsbcc pc, [r0], #128 @ 0x80 @ │ │ │ │ biccc pc, r0, #201326595 @ 0xc000003 │ │ │ │ eorsle r2, fp, r0, lsl #22 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec01930 │ │ │ │ + bl 0xfec019f0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdbvs fp, {r3, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ strmi fp, [ip], -r2, lsl #1 │ │ │ │ streq pc, [r1, #-19] @ 0xffffffed │ │ │ │ svclt 0x0018462e │ │ │ │ andle r2, r6, r0 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x4605bd70 │ │ │ │ @ instruction: 0xf7fd9301 │ │ │ │ - blls 0x1294cc │ │ │ │ + blls 0x12958c │ │ │ │ andls r4, r1, r1, lsl #12 │ │ │ │ stmdbvs r2!, {r0, r8, r9, ip, sp} │ │ │ │ @ instruction: 0xf7fc4628 │ │ │ │ stmdavs r3!, {r0, r1, r3, r5, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ mvnlt r9, r1, lsl #18 │ │ │ │ cmplt fp, r3, ror #16 │ │ │ │ ldrtmi r4, [r2], -r8, lsl #12 │ │ │ │ @ instruction: 0xf7aa9101 │ │ │ │ - bls 0x129598 │ │ │ │ + bls 0x1294d8 │ │ │ │ stmiavs r1!, {r3, r5, r9, sl, lr}^ │ │ │ │ - blx 0xfece8782 │ │ │ │ + blx 0xfece8842 │ │ │ │ andlt r2, r2, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ tstcs r0, r8, lsl r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ stmiavs r3!, {r4, r5, r6, r8, r9, sl, lr} │ │ │ │ ldrmi r6, [r6], -r2, ror #18 │ │ │ │ bicsle r2, pc, r0, lsl #22 │ │ │ │ @ instruction: 0xe7dd4256 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec019c4 │ │ │ │ + bl 0xfec01a84 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6460fe8 │ │ │ │ vsubw.s8 q11, q0, d20 │ │ │ │ umulllt r2, r3, r6, r3 │ │ │ │ strmi r4, [r8], -r5, lsl #12 │ │ │ │ @ instruction: 0xf7a5681c │ │ │ │ - bmi 0x4ea63c │ │ │ │ + bmi 0x4ea57c │ │ │ │ svcne 0x0070ee1d │ │ │ │ ldmdavs r2, {r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf64c588b │ │ │ │ vbic.i32 d16, #12 @ 0x0000000c │ │ │ │ andcs r0, r0, #-2147483612 @ 0x80000024 │ │ │ │ @ instruction: 0x0c00eb03 │ │ │ │ stmib sp, {r3, r5, r6, r7, fp, ip}^ │ │ │ │ strtmi r0, [r3], #-3072 @ 0xfffff400 │ │ │ │ bicvs pc, ip, r1, lsl #4 │ │ │ │ @ instruction: 0xf7a66808 │ │ │ │ - ldrdlt pc, [r3], -r9 │ │ │ │ + andlt pc, r3, r9, ror sl @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - umulleq r5, r7, r0, r3 │ │ │ │ + ldrdeq r5, [r7], r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec01a2c │ │ │ │ + bl 0xfec01aec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5a00ff0 │ │ │ │ @ instruction: 0xf1a03280 │ │ │ │ addlt r0, r2, r8, lsl #6 │ │ │ │ svclt 0x00882b01 │ │ │ │ stmdble r1, {r0, r1, r9, fp, sp} │ │ │ │ @ instruction: 0xd1242810 │ │ │ │ msrvs CPSR_s, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ @ instruction: 0xf7a5681c │ │ │ │ - bmi 0x62a5c4 │ │ │ │ + bmi 0x62a504 │ │ │ │ svcne 0x0070ee1d │ │ │ │ ldceq 6, cr15, [ip], #-304 @ 0xfffffed0 │ │ │ │ ldceq 2, cr15, [r2], {192} @ 0xc0 │ │ │ │ ldmdavs r2, {r1, r3, r4, r5, r6, sl, lr} │ │ │ │ andcs r5, r0, #9109504 @ 0x8b0000 │ │ │ │ mvnvs pc, ip, lsl #10 │ │ │ │ vmlaeq.f64 d14, d0, d3 │ │ │ │ smmlseq r0, ip, r8, pc @ │ │ │ │ @ instruction: 0xf8cd4423 │ │ │ │ @ instruction: 0xf7a6e000 │ │ │ │ - andlt pc, r2, r1, ror sl @ │ │ │ │ + andlt pc, r2, r1, lsl sl @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ vmla.f32 d27, d4, d0 │ │ │ │ - vsra.s64 d20, d16, #64 │ │ │ │ + vmla.f d21, d16, d0[0] │ │ │ │ vrhadd.s8 d16, d4, d31 │ │ │ │ - vmov.i32 , #8 @ 0x00000008 │ │ │ │ - blmi 0x16a960 │ │ │ │ + vmla.i d22, d0, d0[6] │ │ │ │ + blmi 0x16aa20 │ │ │ │ rsbsne pc, r9, #64, 4 │ │ │ │ - @ instruction: 0xf9d4f1da │ │ │ │ - addeq r5, r7, r0, lsl r3 │ │ │ │ - ldrsbteq pc, [r4], -r4 @ │ │ │ │ + @ instruction: 0xf9f4f1da │ │ │ │ + addeq r5, r7, r0, asr r2 │ │ │ │ + eorseq r0, r5, r4, ror #1 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec01abc │ │ │ │ + bl 0xfec01b7c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ svcvs 0x00030fe0 │ │ │ │ strmi fp, [r4], -r4, lsl #1 │ │ │ │ cmnle fp, r0, lsl #22 │ │ │ │ - blcs 0x384c5c │ │ │ │ + blcs 0x384d1c │ │ │ │ @ instruction: 0xf894d017 │ │ │ │ - bcs 0xb2c4c │ │ │ │ + bcs 0xb2d0c │ │ │ │ orrhi pc, r3, r0, asr #32 │ │ │ │ vqdmulh.s d2, d0, d13 │ │ │ │ ldm pc, {r1, r3, r4, r7, pc}^ @ │ │ │ │ rsbeq pc, pc, r3, lsl r0 @ │ │ │ │ eorseq r0, fp, pc, rrx │ │ │ │ smlaltbeq r0, r5, sp, r0 │ │ │ │ rscseq r0, r4, fp, ror r0 │ │ │ │ tsteq pc, sp, lsr #2 │ │ │ │ cmpeq r6, sp, asr #1 │ │ │ │ umullseq r0, r8, r8, r0 │ │ │ │ movwls r0, #8349 @ 0x209d │ │ │ │ - @ instruction: 0xff40f7a2 │ │ │ │ + cdp2 7, 14, cr15, cr0, cr2, {5} │ │ │ │ ldrsbne pc, [r4], #132 @ 0x84 @ │ │ │ │ cmnpcs r4, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ @ instruction: 0xf0114605 │ │ │ │ stcvs 15, cr0, [r1, #32]! │ │ │ │ @ instruction: 0xf64f9802 │ │ │ │ @ instruction: 0xf6cf72fe │ │ │ │ @ instruction: 0x460e62ff │ │ │ │ @ instruction: 0xf04fbf08 │ │ │ │ - blvs 0xff6fb32c │ │ │ │ + blvs 0xff6fb3ec │ │ │ │ @ instruction: 0xf7ab462b │ │ │ │ - @ instruction: 0xf894f915 │ │ │ │ + @ instruction: 0xf894f8b5 │ │ │ │ stmdbcs r0, {r0, r2, r3, r4, r6, r7, ip} │ │ │ │ strmi sp, [r8], -sl, asr #2 │ │ │ │ - blx 0x106880c │ │ │ │ + @ instruction: 0xf9def7b2 │ │ │ │ @ instruction: 0xf7aa4628 │ │ │ │ - @ instruction: 0xf894f9c5 │ │ │ │ + @ instruction: 0xf894f965 │ │ │ │ strvs r3, [r6, #221]! @ 0xdd │ │ │ │ @ instruction: 0xf0402b00 │ │ │ │ andcs r8, r8, r7, ror #2 │ │ │ │ @ instruction: 0xff64f7ff │ │ │ │ ldmdblt fp!, {r0, r1, r5, r6, r9, sl, fp, sp, lr} │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ andseq lr, sl, #212, 18 @ 0x350000 │ │ │ │ @ instruction: 0xf7aa9202 │ │ │ │ - svcvs 0x0023f9ad │ │ │ │ + svcvs 0x0023f94d │ │ │ │ strvs r9, [r2, #2562]! @ 0xa02 │ │ │ │ @ instruction: 0xf0402b00 │ │ │ │ @ instruction: 0xf894811e │ │ │ │ stmiavs r2!, {r0, r2, r3, r4, r6, r7, ip, sp} │ │ │ │ - bne 0x1545f14 │ │ │ │ + bne 0x1545fd4 │ │ │ │ @ instruction: 0xf0402b00 │ │ │ │ tstcs r1, r9, ror r1 │ │ │ │ andlt r4, r4, r0, lsr #12 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ stclt 7, cr15, [r6], {252} @ 0xfc │ │ │ │ subsne r6, fp, r0, asr #30 │ │ │ │ andne lr, r0, r3, asr #20 │ │ │ │ - cdp2 7, 10, cr15, cr14, cr5, {5} │ │ │ │ + cdp2 7, 4, cr15, cr14, cr5, {5} │ │ │ │ msrvs CPSR_s, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ andvc pc, sl, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf7ad6819 │ │ │ │ - @ instruction: 0xe783f9f1 │ │ │ │ + @ instruction: 0xe783f991 │ │ │ │ smlatbcs r1, r2, r8, r6 │ │ │ │ strtmi r6, [r0], -r3, ror #26 │ │ │ │ @ instruction: 0xf7fc1ad2 │ │ │ │ strb pc, [r3, pc, ror #23] @ │ │ │ │ @ instruction: 0xf7fc4620 │ │ │ │ - @ instruction: 0xe7b3f9f1 │ │ │ │ + @ instruction: 0xe7b3f9b9 │ │ │ │ @ instruction: 0xf6466d62 │ │ │ │ vsubw.s8 q11, q0, d20 │ │ │ │ stmiavs r0!, {r1, r2, r4, r7, r8, r9, sp} │ │ │ │ ldmdavs sp, {r7, r9, fp, ip} │ │ │ │ - cdp2 7, 8, cr15, cr14, cr5, {5} │ │ │ │ + cdp2 7, 2, cr15, cr14, cr5, {5} │ │ │ │ vnmls.f32 s8, s27, s31 │ │ │ │ ldrbtmi r1, [sl], #-3952 @ 0xfffff090 │ │ │ │ stmpl fp, {r1, r4, fp, sp, lr} │ │ │ │ teqpeq ip, ip, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ ldrmi r2, [r8], #-512 @ 0xfffffe00 │ │ │ │ strtmi r9, [fp], #-0 │ │ │ │ bicsvc pc, r4, r1, lsl #4 │ │ │ │ @ instruction: 0xf7a66808 │ │ │ │ - smlatbcs r0, r7, r9, pc @ │ │ │ │ + tstpcs r0, r7, asr #18 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf7b24608 │ │ │ │ - @ instruction: 0xe79df9d1 │ │ │ │ + @ instruction: 0xe79df971 │ │ │ │ cmnpcs r4, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ strtmi r6, [r0], -r1, ror #26 │ │ │ │ - bne 0x1544cb8 │ │ │ │ + bne 0x1544d78 │ │ │ │ andls r6, r2, #222208 @ 0x36400 │ │ │ │ - @ instruction: 0xf804f7fa │ │ │ │ - bls 0x145fc8 │ │ │ │ + @ instruction: 0xffa4f7f9 │ │ │ │ + bls 0x146088 │ │ │ │ strvs r4, [r3, #1043]! @ 0x413 │ │ │ │ - @ instruction: 0xf9d2f7b2 │ │ │ │ + @ instruction: 0xf972f7b2 │ │ │ │ movwcs lr, #1930 @ 0x78a │ │ │ │ sbcscc pc, lr, r4, lsl #17 │ │ │ │ - @ instruction: 0xf9a2f7a5 │ │ │ │ + @ instruction: 0xf942f7a5 │ │ │ │ msrvs CPSR_s, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ adcvc pc, r4, #1325400064 @ 0x4f000000 │ │ │ │ andls r9, r2, r3, lsl #6 │ │ │ │ @ instruction: 0xf7ad6819 │ │ │ │ - stmdals r2, {r0, r1, r4, r5, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdals r2, {r0, r1, r4, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ andne pc, r0, #1862270976 @ 0x6f000000 │ │ │ │ @ instruction: 0xf7aa4601 │ │ │ │ - blls 0x1aa1c0 │ │ │ │ + blls 0x1aa100 │ │ │ │ vst2.8 {d25-d26}, [pc], r2 │ │ │ │ ldmdavs r9, {r2, r5, r7, r9, ip, sp, lr} │ │ │ │ - @ instruction: 0xf992f7ad │ │ │ │ + @ instruction: 0xf932f7ad │ │ │ │ @ instruction: 0xf7a52003 │ │ │ │ - @ instruction: 0xf04ffe43 │ │ │ │ + @ instruction: 0xf04ffde3 │ │ │ │ @ instruction: 0x4602419c │ │ │ │ @ instruction: 0xf7fb200d │ │ │ │ - strb pc, [r3, -r7, lsl #19]! @ │ │ │ │ + strb pc, [r3, -r7, lsr #18]! @ │ │ │ │ @ instruction: 0xf8842300 │ │ │ │ @ instruction: 0xf7a530de │ │ │ │ - @ instruction: 0xf646f97b │ │ │ │ + @ instruction: 0xf646f91b │ │ │ │ vsubw.s8 q11, q0, d20 │ │ │ │ vst2.32 {d18-d21}, [pc :64], r6 │ │ │ │ movwls r7, #12964 @ 0x32a4 │ │ │ │ ldmdavs r9, {r1, ip, pc} │ │ │ │ - @ instruction: 0xf90cf7ad │ │ │ │ + @ instruction: 0xf8acf7ad │ │ │ │ vld2.8 {d25-d26}, [pc], r2 │ │ │ │ strmi r1, [r1], -r0, lsl #4 │ │ │ │ - stc2 7, cr15, [ip, #680]! @ 0x2a8 │ │ │ │ + stc2l 7, cr15, [ip, #-680] @ 0xfffffd58 │ │ │ │ stmdals r2, {r0, r1, r8, r9, fp, ip, pc} │ │ │ │ adcvc pc, r4, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf7ad6819 │ │ │ │ - @ instruction: 0xf894f96b │ │ │ │ + @ instruction: 0xf894f90b │ │ │ │ ldrdcs r3, [r2], -r9 │ │ │ │ strhne pc, [r0], #132 @ 0x84 @ │ │ │ │ movweq pc, #4227 @ 0x1083 @ │ │ │ │ cmpvs r3, r1, asr #20 │ │ │ │ orrmi pc, r8, r1, asr #32 │ │ │ │ - @ instruction: 0xffe0f7f9 │ │ │ │ + @ instruction: 0xff80f7f9 │ │ │ │ movwcs lr, #1848 @ 0x738 │ │ │ │ sbcscc pc, lr, r4, lsl #17 │ │ │ │ - @ instruction: 0xf950f7a5 │ │ │ │ + @ instruction: 0xf8f0f7a5 │ │ │ │ msrvs CPSR_s, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ adcvc pc, r4, #1325400064 @ 0x4f000000 │ │ │ │ andls r9, r2, r3, lsl #6 │ │ │ │ @ instruction: 0xf7ad6819 │ │ │ │ - stmdals r2, {r0, r5, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ + stmdals r2, {r0, r7, fp, ip, sp, lr, pc} │ │ │ │ andne pc, r0, #1862270976 @ 0x6f000000 │ │ │ │ @ instruction: 0xf7aa4601 │ │ │ │ - blls 0x1aa11c │ │ │ │ + blls 0x1aa05c │ │ │ │ vst2.8 {d25-d26}, [pc], r2 │ │ │ │ ldmdavs r9, {r2, r5, r7, r9, ip, sp, lr} │ │ │ │ - @ instruction: 0xf940f7ad │ │ │ │ + @ instruction: 0xf8e0f7ad │ │ │ │ strhne pc, [r0], #132 @ 0x84 @ │ │ │ │ @ instruction: 0xf0412002 │ │ │ │ @ instruction: 0x91024194 │ │ │ │ - stc2l 7, cr15, [ip, #660]! @ 0x294 │ │ │ │ + stc2 7, cr15, [ip, #660] @ 0x294 │ │ │ │ strmi r9, [r2], -r2, lsl #18 │ │ │ │ @ instruction: 0xf7fb200b │ │ │ │ - smuadx sp, r1, r9 │ │ │ │ + @ instruction: 0xe70df8d1 │ │ │ │ @ instruction: 0xee1d4a5c │ │ │ │ @ instruction: 0xf6461f70 │ │ │ │ vsubw.s8 q11, q0, d20 │ │ │ │ ldrbtmi r2, [sl], #-918 @ 0xfffffc6a │ │ │ │ @ instruction: 0xf64c6812 │ │ │ │ vmvn.i32 d16, #12 @ 0x0000000c │ │ │ │ ldmdavs fp, {r1, r4, r7} │ │ │ │ @ instruction: 0xf600588a │ │ │ │ @ instruction: 0xf8d00158 │ │ │ │ ldrmi r0, [r3], #-2136 @ 0xfffff7a8 │ │ │ │ @ instruction: 0xf7a62200 │ │ │ │ - ldrbt pc, [r5], r5, ror #17 @ │ │ │ │ + ldrbt pc, [r5], r5, lsl #17 @ │ │ │ │ cmnpcs r4, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ strtmi r6, [r0], -r1, ror #26 │ │ │ │ - bne 0x1544e08 │ │ │ │ + bne 0x1544ec8 │ │ │ │ andls r6, r2, #222208 @ 0x36400 │ │ │ │ - @ instruction: 0xff5cf7f9 │ │ │ │ - bls 0x146118 │ │ │ │ + mrc2 7, 7, pc, cr12, cr9, {7} │ │ │ │ + bls 0x1461d8 │ │ │ │ strvs r4, [r3, #1043]! @ 0x413 │ │ │ │ - bmi 0x1324898 │ │ │ │ + bmi 0x1324958 │ │ │ │ svcne 0x0070ee1d │ │ │ │ msrvs CPSR_s, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ ldmdavs r2, {r1, r3, r4, r5, r6, sl, lr} │ │ │ │ eorseq pc, ip, ip, asr #12 │ │ │ │ addseq pc, r2, r0, asr #5 │ │ │ │ stmpl sl, {r0, r1, r3, r4, fp, sp, lr} │ │ │ │ bicseq pc, ip, r0, lsl #12 │ │ │ │ ldmeq ip, {r4, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ andcs r4, r0, #318767104 @ 0x13000000 │ │ │ │ - @ instruction: 0xf8bcf7a6 │ │ │ │ + @ instruction: 0xf85cf7a6 │ │ │ │ svcvs 0x0060e6cc │ │ │ │ - b 0x116ed34 │ │ │ │ + b 0x116edf4 │ │ │ │ @ instruction: 0xf7a51000 │ │ │ │ - @ instruction: 0xf646fd9f │ │ │ │ + @ instruction: 0xf646fd3f │ │ │ │ vsubw.s8 q11, q0, d20 │ │ │ │ vst2.32 {d18-d21}, [pc :64], r6 │ │ │ │ ldmdavs r9, {r1, r3, r9, ip, sp, lr} │ │ │ │ - @ instruction: 0xf8e2f7ad │ │ │ │ - blcs 0x424728 │ │ │ │ + @ instruction: 0xf882f7ad │ │ │ │ + blcs 0x4247e8 │ │ │ │ andge sp, r1, #76, 16 @ 0x4c0000 │ │ │ │ @ instruction: 0xf023f852 │ │ │ │ - andeq sl, sl, sp, asr ip │ │ │ │ - andeq sl, sl, sp, asr ip │ │ │ │ - andeq sl, sl, r9, asr r9 │ │ │ │ - andeq sl, sl, sp, ror ip │ │ │ │ - andeq sl, sl, sp, asr ip │ │ │ │ - andeq sl, sl, sp, ror ip │ │ │ │ - muleq sl, r1, sl │ │ │ │ - andeq sl, sl, sp, ror ip │ │ │ │ - andeq sl, sl, r7, ror #21 │ │ │ │ - andeq sl, sl, r3, asr #20 │ │ │ │ - andeq sl, sl, sp, ror ip │ │ │ │ - andeq sl, sl, sp, ror ip │ │ │ │ - andeq sl, sl, sp, ror ip │ │ │ │ - andeq sl, sl, sp, asr ip │ │ │ │ + andeq sl, sl, sp, lsl sp │ │ │ │ + andeq sl, sl, sp, lsl sp │ │ │ │ + andeq sl, sl, r9, lsl sl │ │ │ │ + andeq sl, sl, sp, lsr sp │ │ │ │ + andeq sl, sl, sp, lsl sp │ │ │ │ + andeq sl, sl, sp, lsr sp │ │ │ │ + andeq sl, sl, r1, asr fp │ │ │ │ + andeq sl, sl, sp, lsr sp │ │ │ │ + andeq sl, sl, r7, lsr #23 │ │ │ │ + andeq sl, sl, r3, lsl #22 │ │ │ │ + andeq sl, sl, sp, lsr sp │ │ │ │ + andeq sl, sl, sp, lsr sp │ │ │ │ + andeq sl, sl, sp, lsr sp │ │ │ │ + andeq sl, sl, sp, lsl sp │ │ │ │ @ instruction: 0xf8842300 │ │ │ │ @ instruction: 0xf7a530de │ │ │ │ - @ instruction: 0xf646f8b3 │ │ │ │ + @ instruction: 0xf646f853 │ │ │ │ vsubw.s8 q11, q0, d20 │ │ │ │ vst2.32 {d18-d21}, [pc :64], r6 │ │ │ │ movwls r7, #12964 @ 0x32a4 │ │ │ │ ldmdavs r9, {r1, ip, pc} │ │ │ │ - @ instruction: 0xf844f7ad │ │ │ │ + @ instruction: 0xffe4f7ac │ │ │ │ vld2.8 {d25-d26}, [pc], r2 │ │ │ │ strmi r1, [r1], -r0, lsl #4 │ │ │ │ - stc2l 7, cr15, [r4], #680 @ 0x2a8 │ │ │ │ + stc2 7, cr15, [r4], {170} @ 0xaa │ │ │ │ stmdals r2, {r0, r1, r8, r9, fp, ip, pc} │ │ │ │ adcvc pc, r4, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf7ad6819 │ │ │ │ - ldrbt pc, [sl], -r3, lsr #17 @ │ │ │ │ + ldrbt pc, [sl], -r3, asr #16 @ │ │ │ │ cmnpcs r4, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ strtmi r6, [r0], -r1, ror #26 │ │ │ │ - bne 0x1544ef8 │ │ │ │ + bne 0x1544fb8 │ │ │ │ andls r6, r2, #222208 @ 0x36400 │ │ │ │ - mcr2 7, 7, pc, cr4, cr9, {7} @ │ │ │ │ - bls 0x146208 │ │ │ │ + mcr2 7, 4, pc, cr4, cr9, {7} @ │ │ │ │ + bls 0x1462c8 │ │ │ │ strvs r4, [r3, #1043]! @ 0x413 │ │ │ │ @ instruction: 0xf7fc4620 │ │ │ │ - @ instruction: 0xe669f89b │ │ │ │ + strbt pc, [r9], -r3, ror #16 @ │ │ │ │ cmnpcs r4, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ andls r4, r2, #32, 12 @ 0x2000000 │ │ │ │ @ instruction: 0xf7f96bd9 │ │ │ │ - stclvs 14, cr15, [r3, #-844]! @ 0xfffffcb4 │ │ │ │ + stclvs 14, cr15, [r3, #-460]! @ 0xfffffe34 │ │ │ │ strtmi r9, [r0], -r2, lsl #20 │ │ │ │ strvs r4, [r3, #1043]! @ 0x413 │ │ │ │ pop {r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fc4070 │ │ │ │ - svclt 0x0000b887 │ │ │ │ - addeq r5, r7, lr, ror r1 │ │ │ │ - addeq r5, r7, r6, lsr #32 │ │ │ │ - ldrdeq r4, [r7], r4 @ │ │ │ │ + svclt 0x0000b84f │ │ │ │ + strheq r5, [r7], lr │ │ │ │ + addeq r4, r7, r6, ror #30 │ │ │ │ + addeq r4, r7, r4, lsl pc │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec01ec4 │ │ │ │ + bl 0xfec01f84 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00fe8 │ │ │ │ @ instruction: 0x460d20d0 │ │ │ │ smullsne pc, r9, r0, r8 @ │ │ │ │ cmppmi r6, #805306372 @ p-variant is OBSOLETE @ 0x30000004 │ │ │ │ tstpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ stmdbcs r0, {r1, r7, ip, sp, pc} │ │ │ │ svclt 0x00184604 │ │ │ │ ldreq r2, [r2, #939] @ 0x3ab │ │ │ │ @ instruction: 0xf894d533 │ │ │ │ - blcs 0xb70b0 │ │ │ │ + blcs 0xb7170 │ │ │ │ @ instruction: 0xf894d04f │ │ │ │ ldrdcs r2, [r2], -r9 │ │ │ │ @ instruction: 0xf082882b │ │ │ │ - b 0x116b504 │ │ │ │ + b 0x116b5c4 │ │ │ │ @ instruction: 0xf0436342 │ │ │ │ @ instruction: 0xf7a54588 │ │ │ │ - @ instruction: 0xf894fd01 │ │ │ │ + @ instruction: 0xf894fca1 │ │ │ │ @ instruction: 0x460630d8 │ │ │ │ ldrtmi fp, [r2], -r3, lsl #3 │ │ │ │ andcs r4, r1, r9, lsr #12 │ │ │ │ - @ instruction: 0xf842f7fb │ │ │ │ + @ instruction: 0xffe2f7fa │ │ │ │ rscvs r2, r3, r2, lsl #6 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - blcs 0xc69c4 │ │ │ │ + blcs 0xc6a84 │ │ │ │ vrhadd.s8 , q7, q5 │ │ │ │ vbic.i32 q9, #1024 @ 0x00000400 │ │ │ │ andcs r2, r0, #1476395010 @ 0x58000002 │ │ │ │ - blvs 0xff6fc5c8 │ │ │ │ - mrc2 7, 3, pc, cr10, cr9, {7} │ │ │ │ + blvs 0xff6fc688 │ │ │ │ + mrc2 7, 0, pc, cr10, cr9, {7} │ │ │ │ strvs r6, [r3, #3427]! @ 0xd63 │ │ │ │ @ instruction: 0xf8d0e7df │ │ │ │ movwls r0, #4292 @ 0x10c4 │ │ │ │ @ instruction: 0xf080fab0 │ │ │ │ - @ instruction: 0xf7980940 │ │ │ │ - stmdacs r0, {r0, r1, r3, r4, r5, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf7970940 │ │ │ │ + stmdacs r0, {r0, r1, r3, r4, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ stmdavs sl!, {r0, r6, r7, ip, lr, pc} │ │ │ │ addsmi r9, sl, #1024 @ 0x400 │ │ │ │ svcvs 0x0023d1bd │ │ │ │ teqle sp, r0, lsl #22 │ │ │ │ cmnpcs r4, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ andcs r4, r0, #32, 12 @ 0x2000000 │ │ │ │ @ instruction: 0xf7f96bd9 │ │ │ │ - stclvs 14, cr15, [r3, #-372]! @ 0xfffffe8c │ │ │ │ + stclvs 13, cr15, [r3, #-1012]! @ 0xfffffc0c │ │ │ │ strvs r2, [r3, #16]! │ │ │ │ stc2l 7, cr15, [sl, #-1020] @ 0xfffffc04 │ │ │ │ vabd.s8 q15, q15, q2 │ │ │ │ vbic.i32 q9, #1024 @ 0x00000400 │ │ │ │ stclvs 3, cr2, [r1, #-600]! @ 0xfffffda8 │ │ │ │ stmiavs r2!, {r5, r9, sl, lr} │ │ │ │ - blvs 0xff6f16ec │ │ │ │ + blvs 0xff6f17ac │ │ │ │ @ instruction: 0xf7f99201 │ │ │ │ - bls 0x12a6d8 │ │ │ │ + bls 0x12a618 │ │ │ │ stclvs 3, cr2, [r1, #-24]! @ 0xffffffe8 │ │ │ │ strvs r4, [r1, #1041]! @ 0x411 │ │ │ │ @ instruction: 0xf8c4682a │ │ │ │ rscvs r2, r3, r0, asr #1 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ subsne r6, fp, r0, ror #30 │ │ │ │ andne lr, r0, r3, asr #20 │ │ │ │ - ldc2 7, cr15, [r8], {165} @ 0xa5 │ │ │ │ + ldc2 7, cr15, [r8], #-660 @ 0xfffffd6c │ │ │ │ msrvs CPSR_s, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ andvc pc, sl, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf7ac6819 │ │ │ │ - sbfx pc, fp, #31, #5 │ │ │ │ + @ instruction: 0xe7a4ff7b │ │ │ │ subsne r6, fp, r0, ror #30 │ │ │ │ andne lr, r0, r3, asr #20 │ │ │ │ - stc2 7, cr15, [r8], {165} @ 0xa5 │ │ │ │ + stc2 7, cr15, [r8], #-660 @ 0xfffffd6c │ │ │ │ msrvs CPSR_s, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ andvc pc, sl, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf7ac6819 │ │ │ │ - ldr pc, [r1, fp, asr #31]! │ │ │ │ + ldr pc, [r1, fp, ror #30]! │ │ │ │ ldrsbcs pc, [r0], #128 @ 0x80 @ │ │ │ │ biccc pc, r0, #134217731 @ 0x8000003 │ │ │ │ rsble r2, r9, r0, lsl #22 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec02024 │ │ │ │ + bl 0xfec020e4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ movwcs r0, #8160 @ 0x1fe0 │ │ │ │ strmi fp, [r4], -r5, lsl #1 │ │ │ │ rsbscc pc, ip, r0, lsl #17 │ │ │ │ ldrtle r0, [sl], #-1427 @ 0xfffffa6d │ │ │ │ svcvs 0x0022680b │ │ │ │ @ instruction: 0xf043b29b │ │ │ │ - bcs 0xbc3cc │ │ │ │ + bcs 0xbc48c │ │ │ │ @ instruction: 0xf646d15b │ │ │ │ vsubw.s8 q11, q0, d20 │ │ │ │ vcge.s8 d18, d30, d6 │ │ │ │ vbic.i32 q9, #4 @ 0x00000004 │ │ │ │ andcs r2, r0, #-2147483611 @ 0x80000025 │ │ │ │ movwls r4, #13856 @ 0x3620 │ │ │ │ @ instruction: 0xf7f96bc9 │ │ │ │ - blls 0x1aa620 │ │ │ │ + blls 0x1aa560 │ │ │ │ strtmi r6, [r8], -r2, ror #26 │ │ │ │ ldmdavs sp, {r1, r5, r7, r8, sl, sp, lr} │ │ │ │ - mcrr2 7, 10, pc, lr, cr5 @ │ │ │ │ + blx 0xffc68dc6 │ │ │ │ @ instruction: 0xee1d4a34 │ │ │ │ ldrbtmi r1, [sl], #-3952 @ 0xfffff090 │ │ │ │ stmpl fp, {r1, r4, fp, sp, lr} │ │ │ │ teqpeq ip, ip, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ ldrmi r2, [r8], #-512 @ 0xfffffe00 │ │ │ │ strtmi r9, [fp], #-0 │ │ │ │ tstpvs r6, r1, lsl #10 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf7a56808 │ │ │ │ - movwcs pc, #12135 @ 0x2f67 @ │ │ │ │ + movwcs pc, #12039 @ 0x2f07 @ │ │ │ │ andcs r6, r1, r3, ror #1 │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf8d0bd30 │ │ │ │ smlabtls r3, r4, r0, r0 │ │ │ │ @ instruction: 0xf080fab0 │ │ │ │ @ instruction: 0xf7970940 │ │ │ │ - stmdbls r3, {r0, r2, r3, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbls r3, {r0, r2, r3, r5, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ stmdacs r0, {r0, r1, r3, fp, sp, lr} │ │ │ │ - blcs 0xfeb9f1ac │ │ │ │ + blcs 0xfeb9f26c │ │ │ │ svcvs 0x0023d1b7 │ │ │ │ vqdmulh.s , q7, │ │ │ │ vbic.i32 q9, #1024 @ 0x00000400 │ │ │ │ andcs r2, r0, #1476395010 @ 0x58000002 │ │ │ │ - blvs 0xff6fc75c │ │ │ │ - ldc2 7, cr15, [r0, #996]! @ 0x3e4 │ │ │ │ + blvs 0xff6fc81c │ │ │ │ + ldc2l 7, cr15, [r0, #-996] @ 0xfffffc1c │ │ │ │ strvs r6, [r3, #3427]! @ 0xd63 │ │ │ │ @ instruction: 0xf7ff2010 │ │ │ │ movwcs pc, #11421 @ 0x2c9d @ │ │ │ │ ldrb r6, [r4, r3, ror #1] │ │ │ │ tstcs r0, r8, lsl r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svcvs 0x00604770 │ │ │ │ - b 0x112f04c │ │ │ │ + b 0x112f10c │ │ │ │ @ instruction: 0xf7a51000 │ │ │ │ - @ instruction: 0xf646fc01 │ │ │ │ + @ instruction: 0xf646fba1 │ │ │ │ vsubw.s8 q11, q0, d20 │ │ │ │ vst2.32 {d18-d21}, [pc :64], r6 │ │ │ │ movwls r7, #12810 @ 0x320a │ │ │ │ @ instruction: 0xf7ac6819 │ │ │ │ - blls 0x1aac2c │ │ │ │ + blls 0x1aab6c │ │ │ │ svcvs 0x0060e795 │ │ │ │ - b 0x116f094 │ │ │ │ + b 0x116f154 │ │ │ │ @ instruction: 0xf7a51000 │ │ │ │ - @ instruction: 0xf646fbef │ │ │ │ + @ instruction: 0xf646fb8f │ │ │ │ vsubw.s8 q11, q0, d20 │ │ │ │ vst2.32 {d18-d21}, [pc :64], r6 │ │ │ │ ldmdavs r9, {r1, r3, r9, ip, sp, lr} │ │ │ │ - @ instruction: 0xff32f7ac │ │ │ │ + cdp2 7, 13, cr15, cr2, cr12, {5} │ │ │ │ svclt 0x0000e7c5 │ │ │ │ - strdeq r4, [r7], lr │ │ │ │ + addeq r4, r7, lr, lsr ip │ │ │ │ ldmdblt r3!, {r0, r1, r7, r8, r9, sl, fp, sp, lr} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ strlt r4, [r0, #-1904] @ 0xfffff890 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00f0f8cc │ │ │ │ andls fp, r1, r3, lsl #1 │ │ │ │ @ instruction: 0xf7a52000 │ │ │ │ - @ instruction: 0xf646fbcd │ │ │ │ + @ instruction: 0xf646fb6d │ │ │ │ vaddw.s8 q11, q0, d20 │ │ │ │ vst4.32 {d18,d20,d22,d24}, [pc :64], r6 │ │ │ │ stmdavs r9, {r1, r3, r9, ip, sp, lr} │ │ │ │ - @ instruction: 0xff10f7ac │ │ │ │ + cdp2 7, 11, cr15, cr0, cr12, {5} │ │ │ │ andcs r9, r0, #1024 @ 0x400 │ │ │ │ mullt r3, sl, r7 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd00 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec021a8 │ │ │ │ + bl 0xfec02268 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ @ instruction: 0xf7a44607 │ │ │ │ - strmi pc, [r5], -pc, ror #29 │ │ │ │ + strmi pc, [r5], -pc, lsl #29 │ │ │ │ rscsne pc, pc, pc, asr #32 │ │ │ │ - blx 0xfea68e56 │ │ │ │ + blx 0x1268f16 │ │ │ │ strmi r4, [r6], -r1, lsr #12 │ │ │ │ strtmi r2, [r8], -r8, lsl #4 │ │ │ │ - blx 0xffae8e74 │ │ │ │ + blx 0xfe2e8f34 │ │ │ │ @ instruction: 0x46294632 │ │ │ │ - @ instruction: 0xf7aa4628 │ │ │ │ - @ instruction: 0x4632f851 │ │ │ │ + @ instruction: 0xf7a94628 │ │ │ │ + shsub8mi pc, r2, r1 @ │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ - @ instruction: 0xf84cf7aa │ │ │ │ + @ instruction: 0xffecf7a9 │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ @ instruction: 0xf7aa2208 │ │ │ │ - @ instruction: 0x462af97b │ │ │ │ + @ instruction: 0x462af91b │ │ │ │ ldrtmi r4, [r8], -r1, lsr #12 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ - stmdalt r6!, {r1, r3, r5, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmdalt r6, {r1, r3, r5, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ ldrsbcc pc, [r0], #128 @ 0x80 @ │ │ │ │ biceq pc, r0, #201326595 @ 0xc000003 │ │ │ │ @ instruction: 0x4618b933 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec02218 │ │ │ │ + bl 0xfec022d8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ strmi r6, [pc], -fp, asr #16 │ │ │ │ strmi r4, [r6], -r4, lsl #12 │ │ │ │ @ instruction: 0xf7a49301 │ │ │ │ - blls 0x12aafc │ │ │ │ + blls 0x12aa3c │ │ │ │ strmi r4, [r5], -r1, lsl #12 │ │ │ │ tstle fp, pc, lsl #22 │ │ │ │ smullscc pc, r9, r4, r8 @ │ │ │ │ - blcs 0xbc8c0 │ │ │ │ + blcs 0xbc980 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7f92204 │ │ │ │ - @ instruction: 0x4629fcfb │ │ │ │ + @ instruction: 0x4629fc9b │ │ │ │ @ instruction: 0xf7ff4628 │ │ │ │ ldrtmi pc, [r0], -r7, lsr #31 @ │ │ │ │ @ instruction: 0x462a6839 │ │ │ │ @ instruction: 0xff48f7fc │ │ │ │ andlt r2, r3, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ rsbscs pc, r4, #-536870908 @ 0xe0000004 │ │ │ │ addscs pc, r6, #192, 4 │ │ │ │ eorne pc, r3, r2, asr r8 @ │ │ │ │ - cdp2 7, 10, cr15, cr0, cr9, {5} │ │ │ │ + cdp2 7, 4, cr15, cr0, cr9, {5} │ │ │ │ svclt 0x0000e7e3 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec0228c │ │ │ │ + bl 0xfec0234c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ strmi r4, [r5], -fp, lsl #12 │ │ │ │ ldmdale pc!, {r0, r1, r2, r3, r8, fp, sp}^ @ │ │ │ │ @ instruction: 0xf001e8df │ │ │ │ - blcs 0xb71104 │ │ │ │ + blcs 0xb711c4 │ │ │ │ ldmdbcc r9!, {r1, r4, r5, r9, ip, sp} │ │ │ │ ldrbpl r4, [r5, #-64] @ 0xffffffc0 │ │ │ │ stmdaeq r8, {r2, r5, r6, sl, sp, lr} │ │ │ │ rsbscs pc, r4, #-536870908 @ 0xe0000004 │ │ │ │ addscs pc, r6, #192, 4 │ │ │ │ ldcvs 3, cr2, [r4], {1} │ │ │ │ strcc lr, [r0], #-2501 @ 0xfffff63b │ │ │ │ @@ -158575,411 +158623,411 @@ │ │ │ │ orrscs pc, r6, r0, asr #5 │ │ │ │ mcrrvs 2, 0, r2, ip, cr2 │ │ │ │ vabd.s8 q15, q15, q10 │ │ │ │ vbic.i32 q9, #4 @ 0x00000004 │ │ │ │ andcs r2, r2, #-2147483611 @ 0x80000025 │ │ │ │ ldrb r6, [sp, ip, lsl #26] │ │ │ │ @ instruction: 0xf7a49101 │ │ │ │ - @ instruction: 0xf24efe37 │ │ │ │ + vmla.f32 , q15, │ │ │ │ vmvn.i32 q9, #1024 @ 0x00000400 │ │ │ │ @ instruction: 0x46042296 │ │ │ │ ldclvs 2, cr9, [r1], {0} │ │ │ │ - @ instruction: 0xff8cf7a9 │ │ │ │ + @ instruction: 0xff2cf7a9 │ │ │ │ strtmi r9, [r1], -r0, lsl #20 │ │ │ │ ldcvs 6, cr4, [r2], {32} │ │ │ │ - @ instruction: 0xff9af7a9 │ │ │ │ + @ instruction: 0xff3af7a9 │ │ │ │ andcs r9, r9, #1024 @ 0x400 │ │ │ │ smlabtls r0, r8, r7, lr │ │ │ │ - cdp2 7, 2, cr15, cr2, cr4, {5} │ │ │ │ + stc2l 7, cr15, [r2, #656] @ 0x290 │ │ │ │ cmnpcs r4, lr, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrscs pc, r6, r0, asr #5 │ │ │ │ mcrrvs 6, 0, r4, sl, cr4 │ │ │ │ - @ instruction: 0xf7aa6d09 │ │ │ │ - blls 0xe9210 │ │ │ │ + @ instruction: 0xf7a96d09 │ │ │ │ + blls 0xeb150 │ │ │ │ ldr r2, [r9, r3, lsl #4]! │ │ │ │ @ instruction: 0xf7a49100 │ │ │ │ - @ instruction: 0xf24efe13 │ │ │ │ + vmla.f32 d31, d30, d19 │ │ │ │ vbic.i32 q9, #1024 @ 0x00000400 │ │ │ │ @ instruction: 0x461e2396 │ │ │ │ mrrcvs 6, 0, r4, sl, cr4 │ │ │ │ - @ instruction: 0xf7aa6d19 │ │ │ │ - andscs pc, pc, #1769472 @ 0x1b0000 │ │ │ │ + @ instruction: 0xf7a96d19 │ │ │ │ + andscs pc, pc, #748 @ 0x2ec │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ - stc2l 7, cr15, [r0], #-680 @ 0xfffffd58 │ │ │ │ + stc2 7, cr15, [r0], {170} @ 0xaa │ │ │ │ ldcvs 6, cr4, [r1], #136 @ 0x88 │ │ │ │ @ instruction: 0xf7ab4620 │ │ │ │ - blls 0xe97b4 │ │ │ │ + blls 0xe96f4 │ │ │ │ ldr r2, [pc, r9, lsl #4] │ │ │ │ eorne pc, r4, r5, asr #4 │ │ │ │ addseq pc, r6, r0, asr #5 │ │ │ │ vrhadd.s8 d18, d4, d1 │ │ │ │ - vmvn.i32 , #0 @ 0x00000000 │ │ │ │ + vsubl.s8 q11, d16, d0 │ │ │ │ stmdavs r0, {r0, r1, r2, r3, r5, r9} │ │ │ │ - blx 0x12e79ee │ │ │ │ - stc2 7, cr15, [lr], #404 @ 0x194 │ │ │ │ + blx 0x1ae7aae │ │ │ │ + mcrr2 7, 6, pc, lr, cr5 @ │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ @ instruction: 0xf8d04605 │ │ │ │ - blmi 0x122b520 │ │ │ │ + blmi 0x122b5e0 │ │ │ │ ldmdavs fp, {r3, r7, ip, sp, pc} │ │ │ │ @ instruction: 0xf04f9307 │ │ │ │ vsubw.u8 q8, q0, d0 │ │ │ │ cmnlt r8, r0, asr #32 │ │ │ │ strmi r6, [ip], -fp, lsl #18 │ │ │ │ andle r2, sl, sp, lsl #22 │ │ │ │ @ instruction: 0xf023688b │ │ │ │ - blcs 0x3ebdf8 │ │ │ │ + blcs 0x3ebeb8 │ │ │ │ stmdavs fp, {r0, r2, ip, lr, pc} │ │ │ │ andle r2, r2, sp, lsl #22 │ │ │ │ - blcs 0x405528 │ │ │ │ + blcs 0x4055e8 │ │ │ │ andcs sp, r0, pc, lsl #26 │ │ │ │ ldmdavs sl, {r0, r3, r4, r5, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r7, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r8, pc, asr r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0xf7a481f0 │ │ │ │ - @ instruction: 0x4680fdb9 │ │ │ │ - ldc2 7, cr15, [r6, #656]! @ 0x290 │ │ │ │ + pkhtbmi pc, r0, r9, asr #26 @ │ │ │ │ + ldc2l 7, cr15, [r6, #-656] @ 0xfffffd70 │ │ │ │ strmi r6, [r7], -r3, lsr #16 │ │ │ │ suble r2, r9, pc, lsl #22 │ │ │ │ rsbscs pc, r4, #-536870908 @ 0xe0000004 │ │ │ │ addscs pc, r6, #192, 4 │ │ │ │ @ instruction: 0xf8524640 │ │ │ │ @ instruction: 0xf7a91023 │ │ │ │ - stmdbvs r3!, {r0, r1, r2, r3, r4, r5, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbvs r3!, {r0, r1, r2, r3, r4, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ eorsle r2, r8, pc, lsl #22 │ │ │ │ rsbscs pc, r4, #-536870908 @ 0xe0000004 │ │ │ │ addscs pc, r6, #192, 4 │ │ │ │ @ instruction: 0xf8524638 │ │ │ │ @ instruction: 0xf7a91023 │ │ │ │ - stmdavs r3!, {r0, r1, r4, r5, r7, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + stmdavs r3!, {r0, r1, r4, r6, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ ldmdale r8!, {r0, r1, r8, r9, fp, sp} │ │ │ │ @ instruction: 0xf003e8df │ │ │ │ andcs r2, r2, r6, lsl #10 │ │ │ │ @ instruction: 0x46384639 │ │ │ │ - @ instruction: 0xffeaf7a9 │ │ │ │ + @ instruction: 0xff8af7a9 │ │ │ │ stmdage r5, {r0, r5, r6, r7, fp, sp, lr} │ │ │ │ @ instruction: 0xff06f7ff │ │ │ │ - bls 0x252a90 │ │ │ │ + bls 0x252b50 │ │ │ │ andls r2, r3, #0 │ │ │ │ - blx 0x11e9118 │ │ │ │ + @ instruction: 0xf9e4f7a5 │ │ │ │ strmi r9, [r3], -r3, lsl #20 │ │ │ │ ldrtmi r4, [r0], -r1, asr #12 │ │ │ │ @ instruction: 0xf8cd9701 │ │ │ │ @ instruction: 0xf7ab8000 │ │ │ │ - @ instruction: 0x4628fd15 │ │ │ │ + @ instruction: 0x4628fcb5 │ │ │ │ strbmi r6, [r2], -r1, lsr #17 │ │ │ │ mcr2 7, 1, pc, cr6, cr12, {7} @ │ │ │ │ str r2, [sp, r1]! │ │ │ │ @ instruction: 0x46384639 │ │ │ │ - cdp2 7, 13, cr15, cr2, cr9, {5} │ │ │ │ + cdp2 7, 7, cr15, cr2, cr9, {5} │ │ │ │ andcs lr, r1, #224, 14 @ 0x3800000 │ │ │ │ @ instruction: 0x46384639 │ │ │ │ - stc2l 7, cr15, [sl, #676]! @ 0x2a4 │ │ │ │ + stc2 7, cr15, [sl, #676] @ 0x2a4 │ │ │ │ ldrdcs lr, [r0, -sl] │ │ │ │ @ instruction: 0xf7a94638 │ │ │ │ - bfi pc, r9, (invalid: 27:10) @ │ │ │ │ + @ instruction: 0xe7cafd39 │ │ │ │ strbmi r2, [r0], -r0, lsl #2 │ │ │ │ - ldc2 7, cr15, [r4, #676] @ 0x2a4 │ │ │ │ + ldc2 7, cr15, [r4, #-676]! @ 0xfffffd5c │ │ │ │ vaba.s8 d14, d30, d25 │ │ │ │ - andcs pc, r0, pc, ror ip @ │ │ │ │ - asrsmi pc, r4, #4 @ │ │ │ │ + mulcs r0, pc, ip @ │ │ │ │ + bicpl pc, r0, r4, asr #4 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ andls r4, r0, r3, lsl #22 │ │ │ │ rsbsmi pc, ip, #68157440 @ 0x4100000 │ │ │ │ - blx 0x1867972 │ │ │ │ + blx 0x2067a32 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq pc, r4, ip, ror #31 │ │ │ │ + ldrshteq r0, [r5], -ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec024f8 │ │ │ │ + bl 0xfec025b8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x66f280 │ │ │ │ + blmi 0x66f340 │ │ │ │ ldmdavs fp, {r0, r1, r2, r7, ip, sp, pc} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ cdpvs 3, 4, cr0, cr3, cr0, {0} │ │ │ │ mcrvs 1, 4, fp, cr3, cr3, {5} │ │ │ │ smlabbeq r1, r1, r0, pc @ │ │ │ │ movwls sl, #2051 @ 0x803 │ │ │ │ mrc2 7, 5, pc, cr4, cr15, {7} │ │ │ │ - blls 0xbdb5c │ │ │ │ - bls 0x205368 │ │ │ │ + blls 0xbdc1c │ │ │ │ + bls 0x205428 │ │ │ │ @ instruction: 0xf04f4051 │ │ │ │ tstle r4, r0, lsl #4 │ │ │ │ ldrdeq lr, [r3, -sp] │ │ │ │ andlt r2, r7, r0, lsl #4 │ │ │ │ - bl 0x1e94ac │ │ │ │ - ldclt 7, cr15, [r2], {170} @ 0xaa │ │ │ │ + bl 0x1e956c │ │ │ │ + bllt 0xfed692a4 │ │ │ │ smlabteq r0, sp, r9, lr │ │ │ │ - blx 0x9691cc │ │ │ │ + @ instruction: 0xf9c2f7a2 │ │ │ │ strmi r9, [r3], -r0, lsl #20 │ │ │ │ ldcvs 0, cr2, [r1, #4] │ │ │ │ @ instruction: 0x669366d1 │ │ │ │ ldrbvs r9, [r0], -r1, lsl #18 │ │ │ │ vaba.s8 q7, q15, q6 │ │ │ │ - svclt 0x0000fc3b │ │ │ │ + svclt 0x0000fc5b │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ andcs r4, r0, #11534336 @ 0xb00000 │ │ │ │ ldrdeq lr, [r0, -r0] │ │ │ │ - bllt 0xfff69214 │ │ │ │ + bllt 0xfe7692d4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec02574 │ │ │ │ + bl 0xfec02634 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x42f31c │ │ │ │ + blmi 0x42f3dc │ │ │ │ strmi fp, [ip], -r4, lsl #1 │ │ │ │ stmdage r1, {r0, r9, sl, lr} │ │ │ │ movwls r6, #14363 @ 0x381b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ mrc2 7, 3, pc, cr10, cr15, {7} │ │ │ │ ldmdavs sl, {r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r3, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ ldmib sp, {r3, r8, ip, lr, pc}^ │ │ │ │ strtmi r0, [r3], -r1, lsl #2 │ │ │ │ andlt r2, r4, r0, lsl #4 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ - bllt 0xff6e9258 │ │ │ │ - stc2 2, cr15, [lr], {14} │ │ │ │ + bllt 0x1ee9318 │ │ │ │ + stc2 2, cr15, [lr], #-56 @ 0xffffffc8 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec025c0 │ │ │ │ + bl 0xfec02680 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ svcvs 0x00030ff8 │ │ │ │ andcs fp, r0, r3, lsr r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r8, #-0] │ │ │ │ subsne r6, fp, r0, asr #30 │ │ │ │ andne lr, r0, r3, asr #20 │ │ │ │ - @ instruction: 0xf994f7a5 │ │ │ │ + @ instruction: 0xf934f7a5 │ │ │ │ msrvs CPSR_s, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ andvc pc, sl, #1325400064 @ 0x4f000000 │ │ │ │ pop {r0, r3, r4, fp, sp, lr} │ │ │ │ @ instruction: 0xf7ac4008 │ │ │ │ - svclt 0x0000bcd5 │ │ │ │ + svclt 0x0000bc75 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec02604 │ │ │ │ + bl 0xfec026c4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, q15, q8 │ │ │ │ vbic.i32 q9, #1024 @ 0x00000400 │ │ │ │ umulllt r2, r3, r6, r3 │ │ │ │ stmib sp, {r1, r3, r9, sl, lr}^ │ │ │ │ - blvs 0xff6ef41c │ │ │ │ - blx 0x4e9406 │ │ │ │ - bls 0xd1428 │ │ │ │ + blvs 0xff6ef4dc │ │ │ │ + blx 0xfece94c4 │ │ │ │ + bls 0xd14e8 │ │ │ │ ldrmi r6, [r3], #-3395 @ 0xfffff2bd │ │ │ │ andlt r6, r3, r3, lsl #11 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd00 │ │ │ │ stmdale sp, {r0, r2, fp, sp} │ │ │ │ - tstpvc r0, #82837504 @ p-variant is OBSOLETE @ 0x4f00000 │ │ │ │ - teqpeq r4, #192, 4 @ p-variant is OBSOLETE │ │ │ │ + msreq CPSR_, #64, 4 │ │ │ │ + teqpeq r5, #192, 4 @ p-variant is OBSOLETE │ │ │ │ orreq lr, r0, #3072 @ 0xc00 │ │ │ │ ldrsbteq pc, [r4], #131 @ 0x83 @ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec02668 │ │ │ │ + bl 0xfec02728 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ - addpl pc, ip, #68, 4 @ 0x40000004 │ │ │ │ + addsvs pc, ip, #68, 4 @ 0x40000004 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - asrsmi pc, r4, #4 @ │ │ │ │ + bicpl pc, r0, r4, asr #4 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ andls r4, r0, #3072 @ 0xc00 │ │ │ │ vhadd.s8 d18, d0, d0 │ │ │ │ @ instruction: 0xf1a23281 │ │ │ │ - svclt 0x0000fa8b │ │ │ │ - ldrshteq pc, [r4], -r8 @ │ │ │ │ + svclt 0x0000faab │ │ │ │ + eorseq r0, r5, r8, lsl #2 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec0269c │ │ │ │ + bl 0xfec0275c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ @ instruction: 0x460f461e │ │ │ │ stcls 2, cr9, [r8], {1} │ │ │ │ - ldc2l 7, cr15, [r2], #-656 @ 0xfffffd70 │ │ │ │ + ldc2 7, cr15, [r2], {164} @ 0xa4 │ │ │ │ strmi r9, [r5], -r1, lsl #18 │ │ │ │ - stc2 7, cr15, [r4], {169} @ 0xa9 │ │ │ │ + stc2 7, cr15, [r4], #-676 @ 0xfffffd5c │ │ │ │ @ instruction: 0xee1d4909 │ │ │ │ qsub16mi ip, r3, r0 │ │ │ │ stmdavs r9, {r0, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0x46384632 │ │ │ │ andne pc, r1, ip, asr r8 @ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ eorgt pc, r0, sp, asr #17 │ │ │ │ andlt r1, r3, r9, ror #16 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ - stmdalt r6!, {r0, r2, r4, r5, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - @ instruction: 0x008746b4 │ │ │ │ + stmdalt r6, {r0, r2, r4, r5, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + strdeq r4, [r7], r4 @ │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec026ec │ │ │ │ + bl 0xfec027ac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ @ instruction: 0x460f461e │ │ │ │ stcls 2, cr9, [r8], {1} │ │ │ │ - mcrr2 7, 10, pc, sl, cr4 @ │ │ │ │ + blx 0xffb69452 │ │ │ │ strmi r9, [r5], -r1, lsl #18 │ │ │ │ - mrrc2 7, 10, pc, ip, cr9 @ │ │ │ │ + blx 0xfffe946e │ │ │ │ @ instruction: 0xee1d4909 │ │ │ │ qsub16mi ip, r3, r0 │ │ │ │ stmdavs r9, {r0, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0x46384632 │ │ │ │ andne pc, r1, ip, asr r8 @ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ eorgt pc, r0, sp, asr #17 │ │ │ │ andlt r1, r3, r9, ror #16 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ - stmdalt r0, {r0, r2, r4, r5, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - addeq r4, r7, r4, ror #12 │ │ │ │ + svclt 0x00e0f7b4 │ │ │ │ + addeq r4, r7, r4, lsr #11 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec0273c │ │ │ │ + bl 0xfec027fc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ @ instruction: 0x460f461e │ │ │ │ stcls 2, cr9, [r8], {1} │ │ │ │ - stc2 7, cr15, [r2], #-656 @ 0xfffffd70 │ │ │ │ + blx 0xff1694a2 │ │ │ │ strmi r9, [r5], -r1, lsl #18 │ │ │ │ - ldc2 7, cr15, [r4], #-676 @ 0xfffffd5c │ │ │ │ + blx 0xff5e94be │ │ │ │ @ instruction: 0xee1d4909 │ │ │ │ qsub16mi ip, r3, r0 │ │ │ │ stmdavs r9, {r0, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0x46384632 │ │ │ │ andne pc, r1, ip, asr r8 @ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ eorgt pc, r0, sp, asr #17 │ │ │ │ andlt r1, r3, r9, ror #16 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ - ldmdalt sl, {r0, r2, r4, r5, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - addeq r4, r7, r4, lsl r6 │ │ │ │ + svclt 0x00baf7b4 │ │ │ │ + addeq r4, r7, r4, asr r5 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec0278c │ │ │ │ + bl 0xfec0284c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ @ instruction: 0x460f461e │ │ │ │ stcls 2, cr9, [r8], {1} │ │ │ │ - blx 0xfff69432 │ │ │ │ + blx 0xfe7694f2 │ │ │ │ strmi r9, [r5], -r1, lsl #18 │ │ │ │ - stc2 7, cr15, [ip], {169} @ 0xa9 │ │ │ │ + blx 0xfebe950e │ │ │ │ @ instruction: 0xee1d4909 │ │ │ │ qsub16mi ip, r3, r0 │ │ │ │ stmdavs r9, {r0, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0x46384632 │ │ │ │ andne pc, r1, ip, asr r8 @ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ eorgt pc, r0, sp, asr #17 │ │ │ │ andlt r1, r3, r9, ror #16 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ - svclt 0x00f4f7b4 │ │ │ │ - addeq r4, r7, r4, asr #11 │ │ │ │ + svclt 0x0094f7b4 │ │ │ │ + addeq r4, r7, r4, lsl #10 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec027dc │ │ │ │ + bl 0xfec0289c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r6], -r0, ror #31 │ │ │ │ smlalcs pc, r8, r0, r8 @ │ │ │ │ strmi fp, [sp], -r3, lsl #1 │ │ │ │ @ instruction: 0xf890461f │ │ │ │ @ instruction: 0xf8d010da │ │ │ │ @ instruction: 0xf8dd3084 │ │ │ │ @ instruction: 0xb122c020 │ │ │ │ svceq 0x00e0f01c │ │ │ │ @ instruction: 0xf04cbf08 │ │ │ │ - b 0x116e988 │ │ │ │ - b 0x1174310 │ │ │ │ + b 0x116ea48 │ │ │ │ + b 0x11743d0 │ │ │ │ movwls r0, #4876 @ 0x130c │ │ │ │ - blx 0xff0e94a6 │ │ │ │ + blx 0x18e9566 │ │ │ │ @ instruction: 0x46044631 │ │ │ │ - blx 0xff5694c2 │ │ │ │ + blx 0x1d69582 │ │ │ │ @ instruction: 0xee1d4909 │ │ │ │ - blls 0x11f3e4 │ │ │ │ + blls 0x11f4a4 │ │ │ │ ldrbtmi r4, [r9], #-1594 @ 0xfffff9c6 │ │ │ │ strtmi r6, [r8], -r9, lsl #16 │ │ │ │ andne pc, r1, ip, asr r8 @ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ eorgt pc, r0, sp, asr #17 │ │ │ │ andlt r1, r3, r1, ror #16 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ - svclt 0x00b4f7b4 │ │ │ │ - addeq r4, r7, lr, asr #10 │ │ │ │ + svclt 0x0054f7b4 │ │ │ │ + addeq r4, r7, lr, lsl #9 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ stmdavs fp, {r2, r7, ip, sp, pc}^ │ │ │ │ strmi r4, [r5], -lr, lsl #12 │ │ │ │ movwls r4, #13968 @ 0x3690 │ │ │ │ - blx 0xfe6694fa │ │ │ │ + blx 0xe695ba │ │ │ │ strmi r9, [r4], -r3, lsl #22 │ │ │ │ cmple lr, pc, lsl #22 │ │ │ │ smullscc pc, r9, r5, r8 @ │ │ │ │ strtmi r4, [r8], -r1, lsl #12 │ │ │ │ ldrbcs pc, [r4, -lr, asr #4]! @ │ │ │ │ ldrcs pc, [r6, r0, asr #5] │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - @ instruction: 0xf9daf7f9 │ │ │ │ + @ instruction: 0xf97af7f9 │ │ │ │ svceq 0x0000f1b8 │ │ │ │ ldmdavs r3!, {r3, r4, r6, r8, ip, lr, pc} │ │ │ │ @ instruction: 0xf7a49303 │ │ │ │ - blls 0x1aa490 │ │ │ │ - blcs 0x47ceb8 │ │ │ │ + blls 0x1aa3d0 │ │ │ │ + blcs 0x47cf78 │ │ │ │ @ instruction: 0xf895d156 │ │ │ │ @ instruction: 0x460130d9 │ │ │ │ - blcs 0xbcf4c │ │ │ │ + blcs 0xbd00c │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7f92204 │ │ │ │ - strtmi pc, [r2], -r5, asr #19 │ │ │ │ + strtmi pc, [r2], -r5, ror #18 │ │ │ │ @ instruction: 0x46304631 │ │ │ │ - blx 0xff0e9566 │ │ │ │ + blx 0x18e9626 │ │ │ │ andhi pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0x46214632 │ │ │ │ ldrdcc pc, [r8], r5 │ │ │ │ @ instruction: 0xf0034628 │ │ │ │ @ instruction: 0xf7ff030f │ │ │ │ qsub16mi pc, r2, pc @ │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ - blx 0xfece9586 │ │ │ │ + blx 0x14e9646 │ │ │ │ smullscc pc, r9, r5, r8 @ │ │ │ │ @ instruction: 0x46284631 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - @ instruction: 0xf9a6f7f9 │ │ │ │ + @ instruction: 0xf946f7f9 │ │ │ │ @ instruction: 0x46214632 │ │ │ │ @ instruction: 0xf7a94620 │ │ │ │ - @ instruction: 0xf895fba1 │ │ │ │ + @ instruction: 0xf895fb41 │ │ │ │ @ instruction: 0x462130d9 │ │ │ │ - blcs 0xbcf88 │ │ │ │ + blcs 0xbd048 │ │ │ │ @ instruction: 0xf06fbf0c │ │ │ │ @ instruction: 0xf06f0203 │ │ │ │ @ instruction: 0xf7a90201 │ │ │ │ - movwcs pc, #16257 @ 0x3f81 @ │ │ │ │ + movwcs pc, #16161 @ 0x3f21 @ │ │ │ │ strtmi r6, [r1], -fp, ror #1 │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ strvs r6, [fp, #3064]! @ 0xbf8 │ │ │ │ pop {r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf7a941f0 │ │ │ │ - vqdmulh.s , q7, │ │ │ │ + vpmax.s8 , q15, │ │ │ │ vbic.i32 q9, #67108864 @ 0x04000000 │ │ │ │ @ instruction: 0xf8572796 │ │ │ │ @ instruction: 0xf7a91023 │ │ │ │ - @ instruction: 0xf1b8fb41 │ │ │ │ + @ instruction: 0xf1b8fae1 │ │ │ │ adcle r0, r6, r0, lsl #30 │ │ │ │ strtmi r4, [r1], -r2, lsr #12 │ │ │ │ @ instruction: 0xf7a94620 │ │ │ │ - @ instruction: 0xe7a0fb79 │ │ │ │ + @ instruction: 0xe7a0fb19 │ │ │ │ eorne pc, r3, r7, asr r8 @ │ │ │ │ - blx 0xde95fe │ │ │ │ + blx 0xff5e96bc │ │ │ │ svclt 0x0000e7ad │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ ldrmi r4, [r0], ip, lsl #12 │ │ │ │ ldrdcs lr, [r0, -r1] │ │ │ │ @@ -158992,131 +159040,131 @@ │ │ │ │ stmdbvs r2!, {r6, r8, sl, fp, sp, lr} │ │ │ │ stmdbcs r2, {r0, r3, r9, fp, ip} │ │ │ │ @ instruction: 0x4691bf14 │ │ │ │ stmibvc r0, {r1, r6, sl, ip, sp, lr, pc} │ │ │ │ strtmi r4, [r8], -r1, lsr #12 │ │ │ │ @ instruction: 0xf7fc9303 │ │ │ │ @ instruction: 0x4606fb37 │ │ │ │ - blx 0xffde963c │ │ │ │ + blx 0xfe5e96fc │ │ │ │ strmi r9, [r1], -r3, lsl #22 │ │ │ │ @ instruction: 0x46074632 │ │ │ │ andhi pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xf7ff4628 │ │ │ │ strbmi pc, [sl], -fp, lsl #30 @ │ │ │ │ strtmi r4, [r8], -r1, asr #12 │ │ │ │ - @ instruction: 0xf8eef7f9 │ │ │ │ + @ instruction: 0xf88ef7f9 │ │ │ │ stmiblt fp, {r0, r1, r5, fp, sp, lr}^ │ │ │ │ stmdbvs r2!, {r0, r1, r5, r7, fp, sp, lr}^ │ │ │ │ @ instruction: 0x4631b1db │ │ │ │ @ instruction: 0xf7a94630 │ │ │ │ - stmiavs r1!, {r0, r3, r4, r6, r8, r9, fp, ip, sp, lr, pc}^ │ │ │ │ + stmiavs r1!, {r0, r3, r4, r5, r6, r7, r9, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0x46284632 │ │ │ │ - blx 0xfe1e97d6 │ │ │ │ + blx 0xfe1e9896 │ │ │ │ stmdbcs pc, {r0, r5, r8, fp, sp, lr} @ │ │ │ │ @ instruction: 0xf8d5d103 │ │ │ │ ldreq r3, [fp], #-208 @ 0xffffff30 │ │ │ │ ldrtmi sp, [sl], -sp, lsl #8 │ │ │ │ andlt r4, r5, r8, lsr #12 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ - bllt 0x1e697f0 │ │ │ │ - blcs 0xc5990 │ │ │ │ + bllt 0x1e698b0 │ │ │ │ + blcs 0xc5a50 │ │ │ │ andcs sp, r0, #238 @ 0xee │ │ │ │ subsmi lr, r2, #59506688 @ 0x38c0000 │ │ │ │ vabd.s8 q15, q15, │ │ │ │ vbic.i32 q9, #1024 @ 0x00000400 │ │ │ │ andcs r2, r3, #1476395010 @ 0x58000002 │ │ │ │ ldrtmi r6, [r9], -sl, ror #1 │ │ │ │ andeq pc, r1, #111 @ 0x6f │ │ │ │ @ instruction: 0xf7a96bd8 │ │ │ │ - @ instruction: 0x4639fef9 │ │ │ │ + @ instruction: 0x4639fe99 │ │ │ │ andcs r4, r1, #56, 12 @ 0x3800000 │ │ │ │ - cdp2 7, 15, cr15, cr4, cr9, {5} │ │ │ │ + cdp2 7, 9, cr15, cr4, cr9, {5} │ │ │ │ msrvs CPSR_s, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ vmin.s8 d20, d0, d24 │ │ │ │ ldmdavs r9, {r0, r2, r3, r6, r9, ip} │ │ │ │ - blx 0x1ae96f4 │ │ │ │ + blx 0x2e97b4 │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ andlt r6, r5, fp, lsr #11 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ ldrdcc pc, [r8], r0 │ │ │ │ stmdble lr, {r0, r3, r4, r8, r9, fp, sp} │ │ │ │ subeq pc, r0, #-1073741784 @ 0xc0000028 │ │ │ │ ldmdale r7, {r0, r1, r2, r9, fp, sp} │ │ │ │ - blcs 0x1fa57c │ │ │ │ + blcs 0x1fa63c │ │ │ │ ldm pc, {r0, r1, r5, fp, ip, lr, pc}^ @ │ │ │ │ movweq pc, #12291 @ 0x3003 @ │ │ │ │ ldcne 15, cr1, [ip], {31} │ │ │ │ andcs r2, r1, #134217728 @ 0x8000000 │ │ │ │ - blcs 0x4a5630 │ │ │ │ + blcs 0x4a56f0 │ │ │ │ andcs sp, r1, #163840 @ 0x28000 │ │ │ │ vpmax.u8 d15, d3, d2 │ │ │ │ svceq 0x00aaf413 │ │ │ │ @ instruction: 0xf013d113 │ │ │ │ svclt 0x00187f60 │ │ │ │ mvnsle r2, r8, lsl #6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec02aa8 │ │ │ │ + bl 0xfec02b68 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf7fa0ff8 │ │ │ │ - movwcs pc, #28117 @ 0x6dd5 @ │ │ │ │ + movwcs pc, #28021 @ 0x6d75 @ │ │ │ │ ldrb r2, [r1, -r1, lsl #4] │ │ │ │ andcs r2, r1, #4, 6 @ 0x10000000 │ │ │ │ movwcs lr, #1870 @ 0x74e │ │ │ │ strb r2, [fp, -r1, lsl #4] │ │ │ │ ldrdcc pc, [r8], r0 │ │ │ │ stmdble lr, {r0, r3, r4, r8, r9, fp, sp} │ │ │ │ subeq pc, r0, #-1073741784 @ 0xc0000028 │ │ │ │ ldmdale r7, {r0, r1, r2, r9, fp, sp} │ │ │ │ - blcs 0x1fa5e0 │ │ │ │ + blcs 0x1fa6a0 │ │ │ │ ldm pc, {r0, r1, r5, fp, ip, lr, pc}^ @ │ │ │ │ movweq pc, #12291 @ 0x3003 @ │ │ │ │ ldcne 15, cr1, [ip], {31} │ │ │ │ andcs r2, r8, #134217728 @ 0x8000000 │ │ │ │ - blcs 0x4a55cc │ │ │ │ + blcs 0x4a568c │ │ │ │ andcs sp, r1, #163840 @ 0x28000 │ │ │ │ vpmax.u8 d15, d3, d2 │ │ │ │ svceq 0x00aaf413 │ │ │ │ @ instruction: 0xf013d113 │ │ │ │ svclt 0x00187f60 │ │ │ │ mvnsle r2, r8, lsl #6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec02b0c │ │ │ │ + bl 0xfec02bcc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf7fa0ff8 │ │ │ │ - movwcs pc, #28067 @ 0x6da3 @ │ │ │ │ + movwcs pc, #27971 @ 0x6d43 @ │ │ │ │ ldr r2, [pc, -r8, lsl #4] │ │ │ │ andcs r2, r8, #4, 6 @ 0x10000000 │ │ │ │ movwcs lr, #1820 @ 0x71c │ │ │ │ ldr r2, [r9, -r8, lsl #4] │ │ │ │ ldrdcc pc, [r8], r0 │ │ │ │ stmdble lr, {r0, r3, r4, r8, r9, fp, sp} │ │ │ │ subeq pc, r0, #-1073741784 @ 0xc0000028 │ │ │ │ ldmdale r7, {r0, r1, r2, r9, fp, sp} │ │ │ │ - blcs 0x1fa644 │ │ │ │ + blcs 0x1fa704 │ │ │ │ ldm pc, {r0, r1, r5, fp, ip, lr, pc}^ @ │ │ │ │ movweq pc, #12291 @ 0x3003 @ │ │ │ │ ldcne 15, cr1, [ip], {31} │ │ │ │ andcs r2, r9, #134217728 @ 0x8000000 │ │ │ │ - blcs 0x4a5568 │ │ │ │ + blcs 0x4a5628 │ │ │ │ andcs sp, r1, #163840 @ 0x28000 │ │ │ │ vpmax.u8 d15, d3, d2 │ │ │ │ svceq 0x00aaf413 │ │ │ │ @ instruction: 0xf013d113 │ │ │ │ svclt 0x00187f60 │ │ │ │ mvnsle r2, r8, lsl #6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec02b70 │ │ │ │ + bl 0xfec02c30 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf7fa0ff8 │ │ │ │ - movwcs pc, #28017 @ 0x6d71 @ │ │ │ │ + movwcs pc, #27921 @ 0x6d11 @ │ │ │ │ strbt r2, [sp], r9, lsl #4 │ │ │ │ andcs r2, r9, #4, 6 @ 0x10000000 │ │ │ │ movwcs lr, #1770 @ 0x6ea │ │ │ │ strbt r2, [r7], r9, lsl #4 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -159132,130 +159180,130 @@ │ │ │ │ stmdbvs sl!, {r6, r8, sl, fp, sp, lr} │ │ │ │ stmdbcs r2, {r0, r3, r9, fp, ip} │ │ │ │ @ instruction: 0x4691bf14 │ │ │ │ stmibvc r0, {r1, r6, sl, ip, sp, lr, pc} │ │ │ │ strtmi r4, [r0], -r9, lsr #12 │ │ │ │ @ instruction: 0xf7fb9303 │ │ │ │ @ instruction: 0x4680ff3b │ │ │ │ - @ instruction: 0xf9dcf7a4 │ │ │ │ + @ instruction: 0xf97cf7a4 │ │ │ │ strmi r9, [r1], -r3, lsl #22 │ │ │ │ strmi r4, [r6], -r2, asr #12 │ │ │ │ strtmi r9, [r0], -r0, lsl #14 │ │ │ │ ldc2l 7, cr15, [r4, #1020]! @ 0x3fc │ │ │ │ ldrtmi r4, [r9], -sl, asr #12 │ │ │ │ @ instruction: 0xf7f84620 │ │ │ │ - @ instruction: 0x4629ffd7 │ │ │ │ + qsub16mi pc, r9, r7 @ │ │ │ │ strtmi r4, [r0], -r2, asr #12 │ │ │ │ - blx 0xfece99f0 │ │ │ │ + blx 0xfece9ab0 │ │ │ │ stmdbcs pc, {r0, r3, r5, r8, fp, sp, lr} @ │ │ │ │ @ instruction: 0xf8d4d103 │ │ │ │ ldreq r3, [fp], #-208 @ 0xffffff30 │ │ │ │ ldrtmi sp, [r2], -r6, lsl #8 │ │ │ │ andlt r4, r5, r0, lsr #12 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ - blt 0x1ae9a0c │ │ │ │ + blt 0x1ae9acc │ │ │ │ cmnpcs r4, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ rscvs r2, r2, r3, lsl #4 │ │ │ │ @ instruction: 0xf06f4631 │ │ │ │ - blvs 0xff6ac234 │ │ │ │ - ldc2l 7, cr15, [r2, #676]! @ 0x2a4 │ │ │ │ + blvs 0xff6ac2f4 │ │ │ │ + ldc2 7, cr15, [r2, #676] @ 0x2a4 │ │ │ │ @ instruction: 0x46304631 │ │ │ │ @ instruction: 0xf7a92201 │ │ │ │ - @ instruction: 0xf646fded │ │ │ │ + @ instruction: 0xf646fd8d │ │ │ │ vsubw.s8 q11, q0, d20 │ │ │ │ @ instruction: 0x46302396 │ │ │ │ subne pc, sp, #64, 4 │ │ │ │ @ instruction: 0xf7ac6819 │ │ │ │ - @ instruction: 0xf04ff961 │ │ │ │ + @ instruction: 0xf04ff901 │ │ │ │ strvs r3, [r3, #1023]! @ 0x3ff │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x000083f0 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec02c78 │ │ │ │ + bl 0xfec02d38 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r6], -r0, ror #31 │ │ │ │ smlalcs pc, r8, r0, r8 @ │ │ │ │ strmi fp, [sp], -r3, lsl #1 │ │ │ │ @ instruction: 0xf890461f │ │ │ │ @ instruction: 0xf8d010da │ │ │ │ @ instruction: 0xf8dd3084 │ │ │ │ @ instruction: 0xb122c020 │ │ │ │ svceq 0x00e0f01c │ │ │ │ @ instruction: 0xf04cbf08 │ │ │ │ - b 0x116ee24 │ │ │ │ - b 0x11747ac │ │ │ │ + b 0x116eee4 │ │ │ │ + b 0x117486c │ │ │ │ movwls r0, #4876 @ 0x130c │ │ │ │ - @ instruction: 0xf972f7a4 │ │ │ │ + @ instruction: 0xf912f7a4 │ │ │ │ @ instruction: 0x46044631 │ │ │ │ - @ instruction: 0xf984f7a9 │ │ │ │ + @ instruction: 0xf924f7a9 │ │ │ │ @ instruction: 0xee1d4909 │ │ │ │ - blls 0x11f880 │ │ │ │ + blls 0x11f940 │ │ │ │ ldrbtmi r4, [r9], #-1594 @ 0xfffff9c6 │ │ │ │ strtmi r6, [r8], -r9, lsl #16 │ │ │ │ andne pc, r1, ip, asr r8 @ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ eorgt pc, r0, sp, asr #17 │ │ │ │ andlt r1, r3, r1, ror #16 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ - stcllt 7, cr15, [r8, #-720]! @ 0xfffffd30 │ │ │ │ - strheq r4, [r7], r2 │ │ │ │ + stclt 7, cr15, [r8, #-720] @ 0xfffffd30 │ │ │ │ + strdeq r3, [r7], r2 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi lr, [r0, #-2513] @ 0xfffff62f │ │ │ │ @ instruction: 0xf04fb084 │ │ │ │ stccc 8, cr0, [r0], {160} @ 0xa0 │ │ │ │ strcs fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ svclt 0x00182d00 │ │ │ │ cmplt ip, r0, lsl #8 │ │ │ │ stclvs 8, cr6, [r6, #-528] @ 0xfffffdf0 │ │ │ │ - blne 0xfe9c5f48 │ │ │ │ + blne 0xfe9c6008 │ │ │ │ svclt 0x00142c02 │ │ │ │ stmeq r0, {r0, r2, r6, ip, sp, lr, pc} │ │ │ │ stmiavc r0, {r0, r2, r6, sl, ip, sp, lr, pc}^ │ │ │ │ smullsmi pc, r9, r0, r8 @ │ │ │ │ stmiavs ip, {r2, r5, r8, ip, sp, pc}^ │ │ │ │ svclt 0x00082c0f │ │ │ │ eorle r2, sl, r0 │ │ │ │ ldrmi r4, [sl], sp, lsl #12 │ │ │ │ @ instruction: 0x46044616 │ │ │ │ mcr2 7, 4, pc, cr8, cr11, {7} @ │ │ │ │ stmdbvs fp!, {r0, r1, r2, r9, sl, lr} │ │ │ │ @ instruction: 0xf7a49303 │ │ │ │ - blls 0x1a9fe4 │ │ │ │ - blcs 0x47d550 │ │ │ │ + blls 0x1a9f24 │ │ │ │ + blcs 0x47d610 │ │ │ │ @ instruction: 0xf894d123 │ │ │ │ @ instruction: 0x460130d9 │ │ │ │ - blcs 0xbd3d8 │ │ │ │ + blcs 0xbd498 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7f82204 │ │ │ │ - ldrbmi pc, [r3], -pc, ror #30 @ │ │ │ │ + ldrbmi pc, [r3], -pc, lsl #30 @ │ │ │ │ ldrtmi r4, [sl], -r9, asr #12 │ │ │ │ strls r4, [r0], -r0, lsr #12 │ │ │ │ @ instruction: 0xff80f7ff │ │ │ │ ldrtmi r4, [r1], -r2, asr #12 │ │ │ │ @ instruction: 0xf7f84620 │ │ │ │ - qadd16mi pc, r0, r5 @ │ │ │ │ + @ instruction: 0x4620feb5 │ │ │ │ @ instruction: 0x4629463a │ │ │ │ @ instruction: 0xf9eef7fc │ │ │ │ andlt r2, r4, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ vaba.s8 q12, q15, q8 │ │ │ │ vmvn.i32 q9, #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf8522296 │ │ │ │ @ instruction: 0xf7a91023 │ │ │ │ - ldrb pc, [ip, sp, lsl #18] @ │ │ │ │ + ldrb pc, [ip, sp, lsr #17] @ │ │ │ │ ldrdcc pc, [r8], r0 │ │ │ │ @ instruction: 0xf0032202 │ │ │ │ ldr r0, [r7, pc, lsl #6] │ │ │ │ ldrdcc pc, [r8], r0 │ │ │ │ @ instruction: 0xf0032201 │ │ │ │ ldr r0, [r1, pc, lsl #6] │ │ │ │ ldrdcc pc, [r8], r0 │ │ │ │ @@ -159268,58 +159316,58 @@ │ │ │ │ strmi lr, [r0, #-2513] @ 0xfffff62f │ │ │ │ @ instruction: 0xf04fb084 │ │ │ │ stccc 8, cr0, [r0], {160} @ 0xa0 │ │ │ │ strcs fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ svclt 0x00182d00 │ │ │ │ cmplt ip, r0, lsl #8 │ │ │ │ stclvs 8, cr6, [r6, #-528] @ 0xfffffdf0 │ │ │ │ - blne 0xfe9c6030 │ │ │ │ + blne 0xfe9c60f0 │ │ │ │ svclt 0x00142c02 │ │ │ │ stmeq r0, {r0, r2, r6, ip, sp, lr, pc} │ │ │ │ stmiavc r0, {r0, r2, r6, sl, ip, sp, lr, pc}^ │ │ │ │ smullsmi pc, r9, r0, r8 @ │ │ │ │ stmiavs ip, {r2, r5, r8, ip, sp, pc}^ │ │ │ │ svclt 0x00082c0f │ │ │ │ eorsle r2, r4, r0 │ │ │ │ ldrmi r4, [sl], ip, lsl #12 │ │ │ │ @ instruction: 0x46054616 │ │ │ │ @ instruction: 0xf8f8f7fc │ │ │ │ stmdbvs r3!, {r0, r1, r2, r9, sl, lr} │ │ │ │ @ instruction: 0xf7a49303 │ │ │ │ - blls 0x1a9efc │ │ │ │ - blcs 0x47d638 │ │ │ │ + blls 0x1a9e3c │ │ │ │ + blcs 0x47d6f8 │ │ │ │ @ instruction: 0xf895d12d │ │ │ │ @ instruction: 0x460130d9 │ │ │ │ - blcs 0xbd4e0 │ │ │ │ + blcs 0xbd5a0 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7f82204 │ │ │ │ - @ instruction: 0x4653fefb │ │ │ │ + @ instruction: 0x4653fe9b │ │ │ │ ldrtmi r4, [sl], -r9, asr #12 │ │ │ │ strls r4, [r0], -r8, lsr #12 │ │ │ │ @ instruction: 0xff0cf7ff │ │ │ │ ldrtmi r4, [r1], -r2, asr #12 │ │ │ │ @ instruction: 0xf7f84628 │ │ │ │ - stmdavs r3!, {r0, r5, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r3!, {r0, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ stmiavs r3!, {r0, r1, r4, r5, r6, r7, r8, fp, ip, sp, pc} │ │ │ │ stmdblt r3, {r1, r5, r6, r8, fp, sp, lr} │ │ │ │ @ instruction: 0x46394252 │ │ │ │ @ instruction: 0xf7a94638 │ │ │ │ - stmiavs r1!, {r0, r1, r3, r8, fp, ip, sp, lr, pc}^ │ │ │ │ + stmiavs r1!, {r0, r1, r3, r5, r7, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0x4628463a │ │ │ │ @ instruction: 0xf936f7fc │ │ │ │ andlt r2, r4, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ vaba.s8 q12, q15, q8 │ │ │ │ vmvn.i32 q9, #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf8522296 │ │ │ │ @ instruction: 0xf7a91023 │ │ │ │ - ldrb pc, [r2, pc, lsl #17] @ │ │ │ │ - blcs 0xc5e34 │ │ │ │ + ldrb pc, [r2, pc, lsr #16] @ │ │ │ │ + blcs 0xc5ef4 │ │ │ │ andcs sp, r0, #234 @ 0xea │ │ │ │ svclt 0x0000e7df │ │ │ │ ldrdcc pc, [r8], r0 │ │ │ │ @ instruction: 0xf0032200 │ │ │ │ str r0, [r7, pc, lsl #6] │ │ │ │ ldrdcc pc, [r8], r0 │ │ │ │ @ instruction: 0xf0032201 │ │ │ │ @@ -159327,93 +159375,93 @@ │ │ │ │ ldrdcc pc, [r8], r0 │ │ │ │ @ instruction: 0xf0032202 │ │ │ │ ldrb r0, [fp, -pc, lsl #6]! │ │ │ │ ldrdcc pc, [r8], r0 │ │ │ │ stmdble lr, {r0, r3, r4, r8, r9, fp, sp} │ │ │ │ subeq pc, r0, #-1073741784 @ 0xc0000028 │ │ │ │ ldmdale r7, {r0, r1, r2, r9, fp, sp} │ │ │ │ - blcs 0x1fa9f0 │ │ │ │ + blcs 0x1faab0 │ │ │ │ ldm pc, {r0, r1, r5, fp, ip, lr, pc}^ @ │ │ │ │ movweq pc, #12291 @ 0x3003 @ │ │ │ │ ldcne 15, cr1, [ip], {31} │ │ │ │ andcs r2, r1, #134217728 @ 0x8000000 │ │ │ │ - blcs 0x4a5a9c │ │ │ │ + blcs 0x4a5b5c │ │ │ │ andcs sp, r1, #163840 @ 0x28000 │ │ │ │ vpmax.u8 d15, d3, d2 │ │ │ │ svceq 0x00aaf413 │ │ │ │ @ instruction: 0xf013d113 │ │ │ │ svclt 0x00187f60 │ │ │ │ mvnsle r2, r8, lsl #6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec02f1c │ │ │ │ + bl 0xfec02fdc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf7fa0ff8 │ │ │ │ - movwcs pc, #27547 @ 0x6b9b @ │ │ │ │ + movwcs pc, #27451 @ 0x6b3b @ │ │ │ │ strb r2, [pc, -r1, lsl #4] │ │ │ │ andcs r2, r1, #4, 6 @ 0x10000000 │ │ │ │ movwcs lr, #1868 @ 0x74c │ │ │ │ strb r2, [r9, -r1, lsl #4] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec02f40 │ │ │ │ + bl 0xfec03000 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r6], -r0, ror #31 │ │ │ │ smlalcs pc, r8, r0, r8 @ │ │ │ │ strmi fp, [sp], -r3, lsl #1 │ │ │ │ @ instruction: 0xf890461f │ │ │ │ @ instruction: 0xf8d010da │ │ │ │ @ instruction: 0xf8dd3084 │ │ │ │ @ instruction: 0xb122c020 │ │ │ │ svceq 0x00e0f01c │ │ │ │ @ instruction: 0xf04cbf08 │ │ │ │ - b 0x116f0ec │ │ │ │ - b 0x1174a74 │ │ │ │ + b 0x116f1ac │ │ │ │ + b 0x1174b34 │ │ │ │ movwls r0, #4876 @ 0x130c │ │ │ │ - @ instruction: 0xf80ef7a4 │ │ │ │ + @ instruction: 0xffaef7a3 │ │ │ │ @ instruction: 0x46044631 │ │ │ │ - @ instruction: 0xf820f7a9 │ │ │ │ + @ instruction: 0xffc0f7a8 │ │ │ │ @ instruction: 0xee1d4909 │ │ │ │ - blls 0x11fb48 │ │ │ │ + blls 0x11fc08 │ │ │ │ ldrbtmi r4, [r9], #-1594 @ 0xfffff9c6 │ │ │ │ strtmi r6, [r8], -r9, lsl #16 │ │ │ │ andne pc, r1, ip, asr r8 @ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ eorgt pc, r0, sp, asr #17 │ │ │ │ andlt r1, r3, r1, ror #16 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ - stclt 7, cr15, [r6], {180} @ 0xb4 │ │ │ │ - addeq r3, r7, sl, ror #27 │ │ │ │ + bllt 0xfea69d38 │ │ │ │ + addeq r3, r7, sl, lsr #26 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec02fb4 │ │ │ │ + bl 0xfec03074 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r6], -r0, ror #31 │ │ │ │ smlalcs pc, r8, r0, r8 @ │ │ │ │ strmi fp, [sp], -r3, lsl #1 │ │ │ │ @ instruction: 0xf890461f │ │ │ │ @ instruction: 0xf8d010da │ │ │ │ @ instruction: 0xf8dd3084 │ │ │ │ @ instruction: 0xb122c020 │ │ │ │ svceq 0x00e0f01c │ │ │ │ @ instruction: 0xf04cbf08 │ │ │ │ - b 0x116f160 │ │ │ │ - b 0x1174ae8 │ │ │ │ + b 0x116f220 │ │ │ │ + b 0x1174ba8 │ │ │ │ movwls r0, #4876 @ 0x130c │ │ │ │ - @ instruction: 0xffd4f7a3 │ │ │ │ + @ instruction: 0xff74f7a3 │ │ │ │ @ instruction: 0x46044631 │ │ │ │ - @ instruction: 0xffe6f7a8 │ │ │ │ + @ instruction: 0xff86f7a8 │ │ │ │ @ instruction: 0xee1d4909 │ │ │ │ - blls 0x11fbbc │ │ │ │ + blls 0x11fc7c │ │ │ │ ldrbtmi r4, [r9], #-1594 @ 0xfffff9c6 │ │ │ │ strtmi r6, [r8], -r9, lsl #16 │ │ │ │ andne pc, r1, ip, asr r8 @ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ eorgt pc, r0, sp, asr #17 │ │ │ │ andlt r1, r3, r1, ror #16 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ - bllt 0xff469cec │ │ │ │ - addeq r3, r7, r6, ror sp │ │ │ │ + bllt 0x1c69dac │ │ │ │ + @ instruction: 0x00873cb6 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ movwcs pc, #57345 @ 0xe001 @ │ │ │ │ strmi fp, [ip], -r7, lsl #1 │ │ │ │ @ instruction: 0xf1b34607 │ │ │ │ @@ -159434,414 +159482,414 @@ │ │ │ │ mvnhi pc, #536870912 @ 0x20000000 │ │ │ │ vpadd.i8 q9, q9, │ │ │ │ @ instruction: 0xf5a382c4 │ │ │ │ @ instruction: 0xf5b37380 │ │ │ │ stmiale r1!, {r2, r3, r7, r8, r9, sl, fp, ip, sp, lr}^ │ │ │ │ @ instruction: 0xf852a201 │ │ │ │ svclt 0x0000f023 │ │ │ │ - @ instruction: 0x000ae3bd │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - @ instruction: 0x000adcb3 │ │ │ │ - muleq sl, r9, r1 │ │ │ │ - andeq ip, sl, r9, asr #27 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - muleq sl, r1, r2 │ │ │ │ - andeq sp, sl, r9, lsl r6 │ │ │ │ - andeq sp, sl, r1, lsl #2 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq sp, sl, r9, lsr #14 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - @ instruction: 0x000ad6b1 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq sp, sl, pc, lsr ip │ │ │ │ - andeq lr, sl, r1, lsr #6 │ │ │ │ - muleq sl, r3, r2 │ │ │ │ - andeq sp, sl, r1, lsr #15 │ │ │ │ - andeq ip, sl, r9, asr #27 │ │ │ │ - strdeq sp, [sl], -fp │ │ │ │ - andeq sp, sl, r9, asr r4 │ │ │ │ - @ instruction: 0x000ad3bb │ │ │ │ - muleq sl, r1, r0 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq sp, sl, fp, lsr #11 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq sp, sl, r9, lsr r3 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq lr, sl, r5, asr r3 │ │ │ │ - andeq ip, sl, fp, asr ip │ │ │ │ - @ instruction: 0x000adcb3 │ │ │ │ - andeq ip, sl, fp, asr ip │ │ │ │ - andeq ip, sl, sp, asr pc │ │ │ │ - andeq ip, sl, fp, asr ip │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq ip, sl, fp, asr ip │ │ │ │ - andeq sp, sl, r1, lsl #2 │ │ │ │ - andeq ip, sl, fp, asr ip │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq ip, sl, fp, asr ip │ │ │ │ - andeq sp, sl, sp, lsr #19 │ │ │ │ - andeq ip, sl, fp, asr ip │ │ │ │ - @ instruction: 0x000ad8b1 │ │ │ │ - andeq ip, sl, fp, asr ip │ │ │ │ - andeq sp, sl, pc, lsr ip │ │ │ │ - andeq ip, sl, fp, asr ip │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq ip, sl, fp, asr ip │ │ │ │ - andeq ip, sl, sp, asr pc │ │ │ │ - andeq ip, sl, fp, asr ip │ │ │ │ - andeq sp, sl, fp, lsr #16 │ │ │ │ - andeq ip, sl, fp, asr ip │ │ │ │ - muleq sl, r1, r0 │ │ │ │ + andeq lr, sl, sp, ror r4 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq sp, sl, r3, ror sp │ │ │ │ + andeq sp, sl, r9, asr r2 │ │ │ │ + andeq ip, sl, r9, lsl #29 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq sp, sl, r1, asr r3 │ │ │ │ + ldrdeq sp, [sl], -r9 │ │ │ │ + andeq sp, sl, r1, asr #3 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq sp, sl, r9, ror #15 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq sp, sl, r1, ror r7 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + strdeq sp, [sl], -pc @ │ │ │ │ + andeq lr, sl, r1, ror #7 │ │ │ │ + andeq lr, sl, r3, asr r3 │ │ │ │ + andeq sp, sl, r1, ror #16 │ │ │ │ + andeq ip, sl, r9, lsl #29 │ │ │ │ + @ instruction: 0x000ad5bb │ │ │ │ + andeq sp, sl, r9, lsl r5 │ │ │ │ + andeq sp, sl, fp, ror r4 │ │ │ │ + andeq sp, sl, r1, asr r1 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq sp, sl, fp, ror #12 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + strdeq sp, [sl], -r9 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq lr, sl, r5, lsl r4 │ │ │ │ + andeq ip, sl, fp, lsl sp │ │ │ │ + andeq sp, sl, r3, ror sp │ │ │ │ + andeq ip, sl, fp, lsl sp │ │ │ │ + andeq sp, sl, sp, lsl r0 │ │ │ │ + andeq ip, sl, fp, lsl sp │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq ip, sl, fp, lsl sp │ │ │ │ + andeq sp, sl, r1, asr #3 │ │ │ │ + andeq ip, sl, fp, lsl sp │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq ip, sl, fp, lsl sp │ │ │ │ + andeq sp, sl, sp, ror #20 │ │ │ │ + andeq ip, sl, fp, lsl sp │ │ │ │ + andeq sp, sl, r1, ror r9 │ │ │ │ + andeq ip, sl, fp, lsl sp │ │ │ │ + strdeq sp, [sl], -pc @ │ │ │ │ + andeq ip, sl, fp, lsl sp │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq ip, sl, fp, lsl sp │ │ │ │ + andeq sp, sl, sp, lsl r0 │ │ │ │ + andeq ip, sl, fp, lsl sp │ │ │ │ + andeq sp, sl, fp, ror #17 │ │ │ │ + andeq ip, sl, fp, lsl sp │ │ │ │ + andeq sp, sl, r1, asr r1 │ │ │ │ cmnpvs pc, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ mvnvc pc, #192, 12 @ 0xc000000 │ │ │ │ vaddl.u8 q10, d1, d11 │ │ │ │ vrsubhn.i16 d20, , │ │ │ │ @ instruction: 0xf1b33803 │ │ │ │ @ instruction: 0xf0006f44 │ │ │ │ @ instruction: 0xf7a380be │ │ │ │ - strmi pc, [r2], r1, asr #26 │ │ │ │ - ldc2 7, cr15, [lr, #-652]! @ 0xfffffd74 │ │ │ │ + strmi pc, [r2], r1, ror #25 │ │ │ │ + ldc2l 7, cr15, [lr], {163} @ 0xa3 │ │ │ │ strmi r2, [r1], -pc, lsl #28 │ │ │ │ @ instruction: 0xf0404605 │ │ │ │ @ instruction: 0xf89780ab │ │ │ │ @ instruction: 0x463830d9 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - blx 0xfe26a316 │ │ │ │ + blx 0xa6a3d6 │ │ │ │ rsclt r0, r2, #3719168 @ 0x38c000 │ │ │ │ movweq pc, #8195 @ 0x2003 @ │ │ │ │ stmdbne r0, {r2, sl, ip, sp, lr, pc} │ │ │ │ - blx 0x12cac8 │ │ │ │ + blx 0x12cb88 │ │ │ │ vst1.8 {d15-d18}, [r4], r3 │ │ │ │ @ instruction: 0xf1400300 │ │ │ │ stmdblt r3, {r1, r3, r6, r7, pc} │ │ │ │ @ instruction: 0x46294252 │ │ │ │ @ instruction: 0xf7a84628 │ │ │ │ - @ instruction: 0x4629fd99 │ │ │ │ + @ instruction: 0x4629fd39 │ │ │ │ @ instruction: 0xf7a84650 │ │ │ │ - @ instruction: 0xf1b9fd2f │ │ │ │ + @ instruction: 0xf1b9fccf │ │ │ │ @ instruction: 0xf0400f00 │ │ │ │ svceq 0x0023812a │ │ │ │ @ instruction: 0xf14002e0 │ │ │ │ - blcs 0x48c874 │ │ │ │ + blcs 0x48c934 │ │ │ │ ldrbhi pc, [r9], #-0 @ │ │ │ │ addeq pc, r0, #4, 8 @ 0x4000000 │ │ │ │ @ instruction: 0xf14205e1 │ │ │ │ - bcs 0xccd9c │ │ │ │ + bcs 0xcce5c │ │ │ │ rsbhi pc, sl, #2 │ │ │ │ ldrbtcs pc, [r4], #-590 @ 0xfffffdb2 @ │ │ │ │ ldrcs pc, [r6], #704 @ 0x2c0 │ │ │ │ ldrdcc pc, [r8], r7 │ │ │ │ tstls r0, r3, lsl #2 │ │ │ │ @ instruction: 0x46524638 │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ strtmi r6, [r1], r1, lsr #24 │ │ │ │ stc2l 7, cr15, [r8], {255} @ 0xff │ │ │ │ msrvs CPSR_s, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ andsvs pc, r5, #8, 4 @ 0x80000000 │ │ │ │ ldrdeq pc, [r0], #-137 @ 0xffffff77 │ │ │ │ sbcseq r6, r2, r9, lsl r8 │ │ │ │ - @ instruction: 0xffc8f7ab │ │ │ │ + @ instruction: 0xff68f7ab │ │ │ │ @ instruction: 0xf640e086 │ │ │ │ addsmi r1, r3, #-536870911 @ 0xe0000001 │ │ │ │ addshi pc, r2, r0, lsl #4 │ │ │ │ svcvs 0x0010f5b3 │ │ │ │ rschi pc, pc, r2, lsl #1 │ │ │ │ andsvc pc, lr, #64, 4 │ │ │ │ vqsub.s8 d4, d16, d3 │ │ │ │ vcgt.s8 q12, q8, │ │ │ │ addsmi r7, r3, #268435456 @ 0x10000000 │ │ │ │ adcshi pc, r0, #536870912 @ 0x20000000 │ │ │ │ sbcvs pc, r0, pc, ror #8 │ │ │ │ - blcs 0x7fd3fc │ │ │ │ + blcs 0x7fd4bc │ │ │ │ stcge 6, cr15, [ip, #-252]! @ 0xffffff04 │ │ │ │ @ instruction: 0xf63f2b1d │ │ │ │ andge sl, r1, #2624 @ 0xa40 │ │ │ │ @ instruction: 0xf023f852 │ │ │ │ - andeq ip, sl, r1, lsl sp │ │ │ │ - @ instruction: 0x000adcb3 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq ip, sl, sp, asr pc │ │ │ │ - andeq ip, sl, r1, lsl sp │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq sp, sl, r1, lsl #2 │ │ │ │ - andeq ip, sl, r1, lsl sp │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq sp, sl, sp, lsr #19 │ │ │ │ - andeq ip, sl, r1, lsl sp │ │ │ │ - @ instruction: 0x000ad8b1 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq sp, sl, pc, lsr #23 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq ip, sl, sp, asr pc │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq sp, sl, fp, lsr #16 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - muleq sl, r1, r0 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq sp, sl, fp, lsr #11 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq sp, sl, r9, lsr r3 │ │ │ │ + ldrdeq ip, [sl], -r1 │ │ │ │ + andeq sp, sl, r3, ror sp │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq sp, sl, sp, lsl r0 │ │ │ │ + ldrdeq ip, [sl], -r1 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq sp, sl, r1, asr #3 │ │ │ │ + ldrdeq ip, [sl], -r1 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq sp, sl, sp, ror #20 │ │ │ │ + ldrdeq ip, [sl], -r1 │ │ │ │ + andeq sp, sl, r1, ror r9 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq sp, sl, pc, ror #24 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq sp, sl, sp, lsl r0 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq sp, sl, fp, ror #17 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq sp, sl, r1, asr r1 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq sp, sl, fp, ror #12 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + strdeq sp, [sl], -r9 │ │ │ │ cmnpcs r4, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ eorne pc, r6, r3, asr r8 @ │ │ │ │ - ldc2 7, cr15, [ip], {168} @ 0xa8 │ │ │ │ + ldc2 7, cr15, [ip], #-672 @ 0xfffffd60 │ │ │ │ @ instruction: 0xf001e754 │ │ │ │ vhsub.s8 d16, d14, d15 │ │ │ │ vbic.i32 q9, #1024 @ 0x00000400 │ │ │ │ vcge.s8 d2, d18, d6 │ │ │ │ rsceq r6, r4, #1342177281 @ 0x50000001 │ │ │ │ sbceq lr, r2, #323584 @ 0x4f000 │ │ │ │ @ instruction: 0x46156d58 │ │ │ │ addshi pc, r1, r0, asr #2 │ │ │ │ msrvs R12_usr, r6 │ │ │ │ orrscs pc, r6, r0, asr #5 │ │ │ │ stmdavs r9, {r2, r8, r9, ip, pc} │ │ │ │ - cdp2 7, 10, cr15, cr12, cr11, {5} │ │ │ │ + cdp2 7, 4, cr15, cr12, cr11, {5} │ │ │ │ vldrvs d25, [r9, #-16] │ │ │ │ eoreq pc, r8, r3, asr r8 @ │ │ │ │ - blx 0x3ea384 │ │ │ │ + @ instruction: 0xf9acf7b0 │ │ │ │ vldrvs d25, [r9, #-16] │ │ │ │ eoreq pc, r6, r3, asr r8 @ │ │ │ │ - blx 0x8ea390 │ │ │ │ + @ instruction: 0xf9c0f7b0 │ │ │ │ andlt r2, r7, r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0xf1b98ff0 │ │ │ │ cmple fp, r0, lsl #30 │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ @@ -159852,601 +159900,601 @@ │ │ │ │ @ instruction: 0xf0806f50 │ │ │ │ @ instruction: 0xf64082eb │ │ │ │ addsmi r3, r3, #-536870911 @ 0xe0000001 │ │ │ │ bicshi pc, r5, r2, lsl #4 │ │ │ │ andcc pc, r1, #64, 12 @ 0x4000000 │ │ │ │ vqsub.s8 d4, d18, d3 │ │ │ │ @ instruction: 0xf6a38270 │ │ │ │ - blcs 0x7b5124 │ │ │ │ + blcs 0x7b51e4 │ │ │ │ ldcge 6, cr15, [r6], {63} @ 0x3f │ │ │ │ @ instruction: 0xf63f2b1c │ │ │ │ andge sl, r1, #37632 @ 0x9300 │ │ │ │ @ instruction: 0xf023f852 │ │ │ │ - andeq sp, sl, r1, lsl fp │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq ip, sl, sp, asr pc │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq sp, sl, r1, lsl #2 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq sp, sl, sp, lsr #19 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - @ instruction: 0x000ad8b1 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq sp, sl, r5, lsr #18 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq ip, sl, sp, asr pc │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq sp, sl, fp, lsr #16 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - muleq sl, r1, r0 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq sp, sl, fp, lsr #11 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq sp, sl, r9, lsr r3 │ │ │ │ + ldrdeq sp, [sl], -r1 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq sp, sl, sp, lsl r0 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq sp, sl, r1, asr #3 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq sp, sl, sp, ror #20 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq sp, sl, r1, ror r9 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq sp, sl, r5, ror #19 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq sp, sl, sp, lsl r0 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq sp, sl, fp, ror #17 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq sp, sl, r1, asr r1 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq sp, sl, fp, ror #12 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + strdeq sp, [sl], -r9 │ │ │ │ ldrbmi r4, [r0], -r9, lsr #12 │ │ │ │ movwcs lr, #18893 @ 0x49cd │ │ │ │ - stc2 7, cr15, [sl], {168} @ 0xa8 │ │ │ │ + blx 0xfeb6a50e │ │ │ │ movwcs lr, #18909 @ 0x49dd │ │ │ │ @ instruction: 0xf0022b00 │ │ │ │ @ instruction: 0x462980f2 │ │ │ │ @ instruction: 0xf7a84628 │ │ │ │ - strtmi pc, [sl], -r7, ror #24 │ │ │ │ + strtmi pc, [sl], -r7, lsl #24 │ │ │ │ @ instruction: 0x46384631 │ │ │ │ ldc2 7, cr15, [r2], {251} @ 0xfb │ │ │ │ @ instruction: 0xf853e6cf │ │ │ │ @ instruction: 0xf8532026 │ │ │ │ movwls r1, #16424 @ 0x4028 │ │ │ │ - blx 0xaea498 │ │ │ │ + @ instruction: 0xf9c8f7b0 │ │ │ │ @ instruction: 0xf6469b04 │ │ │ │ vaddw.s8 q11, q0, d20 │ │ │ │ @ instruction: 0x462a2196 │ │ │ │ stmdavs r9, {r3, r4, r6, r8, sl, fp, sp, lr} │ │ │ │ - cdp2 7, 11, cr15, cr2, cr11, {5} │ │ │ │ - ldc2l 7, cr15, [r8], #-1000 @ 0xfffffc18 │ │ │ │ - blcs 0x4a63ac │ │ │ │ + cdp2 7, 5, cr15, cr2, cr11, {5} │ │ │ │ + mcrr2 7, 15, pc, r0, cr10 @ │ │ │ │ + blcs 0x4a646c │ │ │ │ movwhi pc, #0 @ │ │ │ │ msrvs CPSR_s, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ andsvs pc, r5, #8, 4 @ 0x80000000 │ │ │ │ vtst.8 d22, d14, d9 │ │ │ │ vbic.i32 q9, #1024 @ 0x00000400 │ │ │ │ smullseq r2, r2, r6, r3 @ │ │ │ │ ldcvs 3, cr9, [r8], {4} │ │ │ │ - ldc2l 7, cr15, [ip, #684]! @ 0x2ac │ │ │ │ - blx 0xfefea4aa │ │ │ │ + ldc2 7, cr15, [ip, #684] @ 0x2ac │ │ │ │ + blx 0x17ea56a │ │ │ │ strmi r9, [r6], -r4, lsl #22 │ │ │ │ ldcvs 5, cr0, [r9], {226} @ 0xe2 │ │ │ │ orreq pc, r0, #4, 8 @ 0x4000000 │ │ │ │ @ instruction: 0xf142461d │ │ │ │ - blcs 0xcc924 │ │ │ │ + blcs 0xcc9e4 │ │ │ │ bichi pc, ip, r2 │ │ │ │ ldrdcc pc, [r8], r7 │ │ │ │ ldrtmi r2, [r8], -r3, lsl #8 │ │ │ │ @ instruction: 0xf0034652 │ │ │ │ strls r0, [r0], #-783 @ 0xfffffcf1 │ │ │ │ - blx 0xfed6a646 │ │ │ │ + blx 0xfed6a706 │ │ │ │ vld1.16 {d30}, [pc], r2 │ │ │ │ vmax.s8 d22, d16, d0 │ │ │ │ ldrtmi r1, [r3], #-541 @ 0xfffffde3 │ │ │ │ @ instruction: 0xf63f4293 │ │ │ │ strdge sl, [r1, -r9] │ │ │ │ @ instruction: 0xf023f851 │ │ │ │ - andeq sp, sl, sp │ │ │ │ - @ instruction: 0x000adcb3 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq ip, sl, r1, lsr #29 │ │ │ │ - andeq sp, sl, sp │ │ │ │ - andeq sp, sl, r5, lsr sl │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq sp, sl, r1, lsl #2 │ │ │ │ - andeq sp, sl, sp │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq sp, sl, sp, lsr #19 │ │ │ │ - andeq sp, sl, sp │ │ │ │ - @ instruction: 0x000ad8b1 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq sp, sl, pc, lsr #23 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - muleq sl, r3, r2 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq ip, sl, r1, lsr #29 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq sp, sl, fp, lsr #16 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - muleq sl, r1, r0 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq sp, sl, fp, lsr #11 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq sp, sl, sp, lsr #21 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq sp, sl, r9, lsr r3 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - @ instruction: 0x000adcb3 │ │ │ │ - muleq sl, r9, r1 │ │ │ │ - andeq ip, sl, r9, asr #27 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - muleq sl, r1, r2 │ │ │ │ - andeq sp, sl, r9, lsl r6 │ │ │ │ - andeq sp, sl, r1, lsl #2 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq sp, sl, r9, lsr #14 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - @ instruction: 0x000ad6b1 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq sp, sl, pc, lsr #23 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - muleq sl, r3, r2 │ │ │ │ - andeq sp, sl, r1, lsr #15 │ │ │ │ - andeq ip, sl, r9, asr #27 │ │ │ │ - strdeq sp, [sl], -fp │ │ │ │ - andeq sp, sl, r9, asr r4 │ │ │ │ - @ instruction: 0x000ad3bb │ │ │ │ - muleq sl, r1, r0 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq sp, sl, fp, lsr #11 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq sp, sl, r9, lsr r3 │ │ │ │ + andeq sp, sl, sp, asr #1 │ │ │ │ + andeq sp, sl, r3, ror sp │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq ip, sl, r1, ror #30 │ │ │ │ + andeq sp, sl, sp, asr #1 │ │ │ │ + strdeq sp, [sl], -r5 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq sp, sl, r1, asr #3 │ │ │ │ + andeq sp, sl, sp, asr #1 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq sp, sl, sp, ror #20 │ │ │ │ + andeq sp, sl, sp, asr #1 │ │ │ │ + andeq sp, sl, r1, ror r9 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq sp, sl, pc, ror #24 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq lr, sl, r3, asr r3 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq ip, sl, r1, ror #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq sp, sl, fp, ror #17 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq sp, sl, r1, asr r1 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq sp, sl, fp, ror #12 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq sp, sl, sp, ror #22 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + strdeq sp, [sl], -r9 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq sp, sl, r3, ror sp │ │ │ │ + andeq sp, sl, r9, asr r2 │ │ │ │ + andeq ip, sl, r9, lsl #29 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq sp, sl, r1, asr r3 │ │ │ │ + ldrdeq sp, [sl], -r9 │ │ │ │ + andeq sp, sl, r1, asr #3 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq sp, sl, r9, ror #15 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq sp, sl, r1, ror r7 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq sp, sl, pc, ror #24 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq lr, sl, r3, asr r3 │ │ │ │ + andeq sp, sl, r1, ror #16 │ │ │ │ + andeq ip, sl, r9, lsl #29 │ │ │ │ + @ instruction: 0x000ad5bb │ │ │ │ + andeq sp, sl, r9, lsl r5 │ │ │ │ + andeq sp, sl, fp, ror r4 │ │ │ │ + andeq sp, sl, r1, asr r1 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq sp, sl, fp, ror #12 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + strdeq sp, [sl], -r9 │ │ │ │ cmppvs r0, #683671552 @ p-variant is OBSOLETE @ 0x28c00000 │ │ │ │ @ instruction: 0xf63f2b1e │ │ │ │ andge sl, r1, #2965504 @ 0x2d4000 │ │ │ │ @ instruction: 0xf023f852 │ │ │ │ - andeq sp, sl, r1, lsl r2 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - muleq sl, r9, r1 │ │ │ │ - andeq ip, sl, r9, asr #27 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - muleq sl, r1, r2 │ │ │ │ - andeq sp, sl, r9, lsl r6 │ │ │ │ - andeq sp, sl, r1, lsl #2 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq sp, sl, r9, lsr #14 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - @ instruction: 0x000ad6b1 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq sp, sl, r1, lsr #15 │ │ │ │ - andeq ip, sl, r9, asr #27 │ │ │ │ - strdeq sp, [sl], -fp │ │ │ │ - andeq sp, sl, r9, asr r4 │ │ │ │ - @ instruction: 0x000ad3bb │ │ │ │ - muleq sl, r1, r0 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq sp, sl, fp, lsr #11 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq sp, sl, r9, lsr r3 │ │ │ │ + ldrdeq sp, [sl], -r1 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq sp, sl, r9, asr r2 │ │ │ │ + andeq ip, sl, r9, lsl #29 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq sp, sl, r1, asr r3 │ │ │ │ + ldrdeq sp, [sl], -r9 │ │ │ │ + andeq sp, sl, r1, asr #3 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq sp, sl, r9, ror #15 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq sp, sl, r1, ror r7 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq sp, sl, r1, ror #16 │ │ │ │ + andeq ip, sl, r9, lsl #29 │ │ │ │ + @ instruction: 0x000ad5bb │ │ │ │ + andeq sp, sl, r9, lsl r5 │ │ │ │ + andeq sp, sl, fp, ror r4 │ │ │ │ + andeq sp, sl, r1, asr r1 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq sp, sl, fp, ror #12 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + strdeq sp, [sl], -r9 │ │ │ │ movwvs pc, #1443 @ 0x5a3 @ │ │ │ │ @ instruction: 0xf63f2b1e │ │ │ │ - blcs 0x85712c │ │ │ │ + blcs 0x8571ec │ │ │ │ stmdbge ip!, {r0, r1, r2, r3, r4, r5, r9, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf852a201 │ │ │ │ svclt 0x0000f023 │ │ │ │ - andeq sp, sl, r1, lsl r2 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq sp, sl, r1, lsl fp │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq ip, sl, r1, lsr #29 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq sp, sl, r5, lsr sl │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq sp, sl, r1, lsl #2 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq sp, sl, sp, lsr #19 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - @ instruction: 0x000ad8b1 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq sp, sl, r5, lsr #18 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq ip, sl, r1, lsr #29 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq sp, sl, fp, lsr #16 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - muleq sl, r1, r0 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq sp, sl, fp, lsr #11 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq sp, sl, sp, lsr #21 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq sp, sl, r9, lsr r3 │ │ │ │ - @ instruction: 0xf8ccf7a3 │ │ │ │ + ldrdeq sp, [sl], -r1 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + ldrdeq sp, [sl], -r1 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq ip, sl, r1, ror #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + strdeq sp, [sl], -r5 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq sp, sl, r1, asr #3 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq sp, sl, sp, ror #20 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq sp, sl, r1, ror r9 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq sp, sl, r5, ror #19 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq ip, sl, r1, ror #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq sp, sl, fp, ror #17 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq sp, sl, r1, asr r1 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq sp, sl, fp, ror #12 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq sp, sl, sp, ror #22 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + strdeq sp, [sl], -r9 │ │ │ │ + @ instruction: 0xf86cf7a3 │ │ │ │ msrvs CPSR_s, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ submi pc, ip, #8, 12 @ 0x800000 │ │ │ │ strcs r4, [r2], #-1541 @ 0xfffff9fb │ │ │ │ ldmdavs r9, {r1, r4, r7} │ │ │ │ - @ instruction: 0xf85cf7ab │ │ │ │ + @ instruction: 0xfffcf7aa │ │ │ │ ldrdcc pc, [r8], r7 │ │ │ │ @ instruction: 0x46524638 │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ strls r4, [r0], #-1577 @ 0xfffff9d7 │ │ │ │ @ instruction: 0xff24f7fe │ │ │ │ @ instruction: 0xf7a3e452 │ │ │ │ - @ instruction: 0xf8d7f8b3 │ │ │ │ + @ instruction: 0xf8d7f853 │ │ │ │ strmi r3, [r4], -r8, lsl #1 │ │ │ │ @ instruction: 0x46384652 │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ tstls r0, r2, lsl #2 │ │ │ │ @ instruction: 0xf7fe4621 │ │ │ │ @ instruction: 0xf646fcc7 │ │ │ │ vsubw.s8 q11, q0, d20 │ │ │ │ @ instruction: 0xf6082396 │ │ │ │ strtmi r4, [r0], -ip, asr #4 │ │ │ │ ldmdavs r9, {r1, r4, r7} │ │ │ │ - @ instruction: 0xf8a4f7ab │ │ │ │ + @ instruction: 0xf844f7ab │ │ │ │ @ instruction: 0xf008e438 │ │ │ │ @ instruction: 0xf004050f │ │ │ │ - blcs 0x46d8a4 │ │ │ │ - stccs 15, cr11, [pc, #-96] @ 0xacc0c │ │ │ │ + blcs 0x46d964 │ │ │ │ + stccs 15, cr11, [pc, #-96] @ 0xacccc │ │ │ │ stmiage lr!, {r0, r1, r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ subne pc, r3, #196, 6 @ 0x10000003 │ │ │ │ msrvs R12_usr, r6 │ │ │ │ orrscs pc, r6, r0, asr #5 │ │ │ │ rsbscs pc, r4, lr, asr #4 │ │ │ │ addscs pc, r6, r0, asr #5 │ │ │ │ andsvs pc, r5, #536870912 @ 0x20000000 │ │ │ │ strmi r4, [r1], sl, lsl #13 │ │ │ │ stmdavs r9, {r1, r4, r6, r7} │ │ │ │ ldrmi r6, [r0], r0, lsl #24 │ │ │ │ @ instruction: 0xf7ab9304 │ │ │ │ - @ instruction: 0xf7a3fabb │ │ │ │ - @ instruction: 0x462af87b │ │ │ │ + @ instruction: 0xf7a3fa5b │ │ │ │ + @ instruction: 0x462af81b │ │ │ │ strmi r4, [r6], -r1, lsl #12 │ │ │ │ @ instruction: 0xf7fb4638 │ │ │ │ @ instruction: 0xf7a3f863 │ │ │ │ - bls 0x1eae7c │ │ │ │ + bls 0x1eadbc │ │ │ │ ldrtmi r4, [r8], -r1, lsl #12 │ │ │ │ @ instruction: 0xf7fb460f │ │ │ │ vmov.i16 , #203 @ 0x00cb │ │ │ │ - blcs 0x2bd8cc │ │ │ │ + blcs 0x2bd98c │ │ │ │ ldrthi pc, [fp], #-2 @ │ │ │ │ rsbshi pc, r3, #536870912 @ 0x20000000 │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ - blmi 0xff396fcc │ │ │ │ + blmi 0xff39708c │ │ │ │ svccs 0x0070ee1d │ │ │ │ eorcc pc, r4, pc, asr #12 │ │ │ │ addseq pc, r2, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ teqpvs r1, r0, lsl #10 @ p-variant is OBSOLETE │ │ │ │ ldmne sl!, {r0, r1, r4, r6, r7, fp, ip, lr}^ │ │ │ │ ldmne r2!, {r0, r9, ip, pc}^ │ │ │ │ @ instruction: 0xf8d99200 │ │ │ │ @ instruction: 0xf8d02040 │ │ │ │ ldrmi r0, [r3], #-2832 @ 0xfffff4f0 │ │ │ │ - @ instruction: 0xf7a4461a │ │ │ │ - @ instruction: 0xf8daf85f │ │ │ │ + @ instruction: 0xf7a3461a │ │ │ │ + @ instruction: 0xf8daffff │ │ │ │ strbmi r1, [r2], -r0 │ │ │ │ ldrdeq pc, [r0], #-137 @ 0xffffff77 │ │ │ │ - blx 0x96abba │ │ │ │ - @ instruction: 0xf8e8f7fa │ │ │ │ - bllt 0xff86ad10 │ │ │ │ + blx 0xff16ac78 │ │ │ │ + @ instruction: 0xf8b0f7fa │ │ │ │ + bllt 0xff86add0 │ │ │ │ biceq pc, r0, #4 │ │ │ │ @ instruction: 0xf43f2bc0 │ │ │ │ - @ instruction: 0xf7a3a897 │ │ │ │ - @ instruction: 0xf008f839 │ │ │ │ + @ instruction: 0xf7a2a897 │ │ │ │ + @ instruction: 0xf008ffd9 │ │ │ │ strmi r0, [r1], -pc, lsl #4 │ │ │ │ ldrtmi r4, [r8], -r6, lsl #12 │ │ │ │ @ instruction: 0xf820f7fb │ │ │ │ movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ msrvs R12_usr, r6 │ │ │ │ orrscs pc, r6, r0, asr #5 │ │ │ │ rsbscs pc, r4, lr, asr #4 │ │ │ │ addscs pc, r6, r0, asr #5 │ │ │ │ tstpvs r5, #805306368 @ p-variant is OBSOLETE @ 0x30000000 │ │ │ │ strmi r4, [r1], sl, lsl #13 │ │ │ │ sbcseq r6, sl, r9, lsl #16 │ │ │ │ sbcseq r6, sp, r0, lsl #24 │ │ │ │ - blx 0x17eac04 │ │ │ │ + @ instruction: 0xf9fcf7ab │ │ │ │ orrne pc, r1, #196, 6 @ 0x10000003 │ │ │ │ @ instruction: 0xf0022b01 │ │ │ │ - blcs 0x14d5c8 │ │ │ │ + blcs 0x14d688 │ │ │ │ mvnhi pc, r2 │ │ │ │ @ instruction: 0xf0422b00 │ │ │ │ rscscs r8, pc, r6, lsl r6 @ │ │ │ │ - stc2l 7, cr15, [ip], {163} @ 0xa3 │ │ │ │ + stc2l 7, cr15, [ip], #-652 @ 0xfffffd74 │ │ │ │ strmi r0, [r4], -r3, ror #1 │ │ │ │ eorseq pc, r8, r3 │ │ │ │ - stc2l 7, cr15, [r6], {163} @ 0xa3 │ │ │ │ - blmi 0xfe87e58c │ │ │ │ + stc2l 7, cr15, [r6], #-652 @ 0xfffffd74 │ │ │ │ + blmi 0xfe87e64c │ │ │ │ svcne 0x0070ee1d │ │ │ │ eorsne pc, r4, sp, asr #12 │ │ │ │ addseq pc, r2, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ vadd.i8 , q8, │ │ │ │ ldrmi r5, [sl], #-332 @ 0xfffffeb4 │ │ │ │ andls r4, r2, #28, 8 @ 0x1c000000 │ │ │ │ strls r1, [r1], #-2290 @ 0xfffff70e │ │ │ │ @ instruction: 0xf8d99200 │ │ │ │ @ instruction: 0xf8d02040 │ │ │ │ ldrmi r0, [r3], #-1356 @ 0xfffffab4 │ │ │ │ - @ instruction: 0xf7a4461a │ │ │ │ - @ instruction: 0xf8daf831 │ │ │ │ + @ instruction: 0xf7a3461a │ │ │ │ + @ instruction: 0xf8daffd1 │ │ │ │ @ instruction: 0xf8d91000 │ │ │ │ strtmi r0, [sl], -r0, asr #32 │ │ │ │ - blx 0xff26ac70 │ │ │ │ - @ instruction: 0xf88cf7fa │ │ │ │ - bllt 0xfe16adc8 │ │ │ │ + blx 0x1a6ad30 │ │ │ │ + @ instruction: 0xf854f7fa │ │ │ │ + bllt 0xfe16ae88 │ │ │ │ svceq 0x0040f414 │ │ │ │ ldmdage ip!, {r0, r1, r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ strvs pc, [r4, #-1606]! @ 0xfffff9ba │ │ │ │ ldrcs pc, [r6, #704] @ 0x2c0 │ │ │ │ cmnpcs r4, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ andsvs pc, r5, #536870912 @ 0x20000000 │ │ │ │ ssatmi r4, #11, r9, lsl #13 │ │ │ │ stmdavs r9!, {r1, r4, r6, r7} │ │ │ │ @ instruction: 0xf7ab6c18 │ │ │ │ - @ instruction: 0xf7a2fa0b │ │ │ │ - @ instruction: 0xf004ffcb │ │ │ │ + @ instruction: 0xf7a2f9ab │ │ │ │ + @ instruction: 0xf004ff6b │ │ │ │ strmi r0, [r7], -pc, lsl #6 │ │ │ │ @ instruction: 0xf14205e2 │ │ │ │ @ instruction: 0xf1a381f6 │ │ │ │ - bcs 0x16d630 │ │ │ │ + bcs 0x16d6f0 │ │ │ │ ldmdage ip, {r0, r1, r2, r3, r4, r5, r9, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7a29304 │ │ │ │ - blls 0x1ecd10 │ │ │ │ + blls 0x1ecc50 │ │ │ │ stmdavs r9!, {r0, r1, r7, r9, sl, lr} │ │ │ │ movtmi pc, #50691 @ 0xc603 @ │ │ │ │ @ instruction: 0xf7aa009a │ │ │ │ - rscscs pc, pc, #324 @ 0x144 │ │ │ │ + rscscs pc, pc, #3856 @ 0xf10 │ │ │ │ @ instruction: 0x46584659 │ │ │ │ strpl pc, [r1], #964 @ 0x3c4 │ │ │ │ - blx 0xffceacda │ │ │ │ + blx 0xfe4ead9a │ │ │ │ @ instruction: 0x46384659 │ │ │ │ streq pc, [pc], -r8 │ │ │ │ - @ instruction: 0xffbef7a7 │ │ │ │ + @ instruction: 0xff5ef7a7 │ │ │ │ ldrdcs pc, [r0], #-137 @ 0xffffff77 │ │ │ │ ldrdcc pc, [r0], -sl │ │ │ │ @ instruction: 0xf0022c02 │ │ │ │ stccs 4, cr8, [r3], {136} @ 0x88 │ │ │ │ strbthi pc, [lr], #-2 @ │ │ │ │ tstle r4, r1, lsl #24 │ │ │ │ @ instruction: 0xee1d4969 │ │ │ │ @@ -160455,52 +160503,52 @@ │ │ │ │ strmi r1, [sl], #-2168 @ 0xfffff788 │ │ │ │ andcs lr, r0, sp, asr #19 │ │ │ │ eorcs pc, ip, lr, asr #12 │ │ │ │ addseq pc, r2, r0, asr #5 │ │ │ │ vshl.s8 d4, d11, d0 │ │ │ │ @ instruction: 0xf8d051dc │ │ │ │ @ instruction: 0xf7a305dc │ │ │ │ - @ instruction: 0xf8daff9b │ │ │ │ + @ instruction: 0xf8daff3b │ │ │ │ vhadd.s8 d1, d6, d0 │ │ │ │ @ instruction: 0xf8d96215 │ │ │ │ sbcseq r0, r2, r0, asr #32 │ │ │ │ - blx 0x17ead44 │ │ │ │ - @ instruction: 0xf822f7fa │ │ │ │ - @ instruction: 0xf800f7fa │ │ │ │ - bllt 0x66aea0 │ │ │ │ + @ instruction: 0xf9fcf7ab │ │ │ │ + @ instruction: 0xffeaf7f9 │ │ │ │ + @ instruction: 0xffc8f7f9 │ │ │ │ + bllt 0x66af60 │ │ │ │ svceq 0x0040f414 │ │ │ │ svcge 0x00d0f43e │ │ │ │ andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ strvs pc, [r4, #-1606]! @ 0xfffff9ba │ │ │ │ ldrcs pc, [r6, #704] @ 0x2c0 │ │ │ │ cmnpcs r4, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ andsvs pc, r5, #536870912 @ 0x20000000 │ │ │ │ ssatmi r4, #11, r9, lsl #13 │ │ │ │ sbcseq r6, r2, r9, lsr #16 │ │ │ │ @ instruction: 0xf7ab6c18 │ │ │ │ - @ instruction: 0xf7a2f99f │ │ │ │ - @ instruction: 0xf004ff5f │ │ │ │ + @ instruction: 0xf7a2f93f │ │ │ │ + @ instruction: 0xf004feff │ │ │ │ strmi r0, [r7], -pc, lsl #6 │ │ │ │ @ instruction: 0xf14205e1 │ │ │ │ @ instruction: 0xf1a381c7 │ │ │ │ - bcs 0x16d708 │ │ │ │ + bcs 0x16d7c8 │ │ │ │ svcge 0x00b0f63e │ │ │ │ @ instruction: 0xf7a29304 │ │ │ │ - blls 0x1ecc38 │ │ │ │ + blls 0x1ecb78 │ │ │ │ stmdavs r9!, {r0, r1, r7, r9, sl, lr} │ │ │ │ movtmi pc, #50691 @ 0xc603 @ │ │ │ │ @ instruction: 0xf7aa009a │ │ │ │ - rscscs pc, pc, #3664 @ 0xe50 │ │ │ │ + rscscs pc, pc, #2128 @ 0x850 │ │ │ │ @ instruction: 0x46584659 │ │ │ │ strpl pc, [r1], #964 @ 0x3c4 │ │ │ │ - blx 0xfe1eadb2 │ │ │ │ + blx 0x9eae72 │ │ │ │ @ instruction: 0x46384659 │ │ │ │ streq pc, [pc], -r8 │ │ │ │ - @ instruction: 0xff52f7a7 │ │ │ │ + cdp2 7, 15, cr15, cr2, cr7, {5} │ │ │ │ ldrdcs pc, [r0], #-137 @ 0xffffff77 │ │ │ │ ldrdcc pc, [r0], -sl │ │ │ │ @ instruction: 0xf0022c02 │ │ │ │ stccs 4, cr8, [r3], {51} @ 0x33 │ │ │ │ strbhi pc, [r7], #-2 @ │ │ │ │ @ instruction: 0xd1a82c01 │ │ │ │ @ instruction: 0xee1d4934 │ │ │ │ @@ -160509,35 +160557,35 @@ │ │ │ │ strmi r1, [sl], #-2168 @ 0xfffff788 │ │ │ │ andcs lr, r0, sp, asr #19 │ │ │ │ eorcs pc, ip, lr, asr #12 │ │ │ │ addseq pc, r2, r0, asr #5 │ │ │ │ @ instruction: 0xf500440b │ │ │ │ @ instruction: 0xf8d0618a │ │ │ │ @ instruction: 0xf7a30450 │ │ │ │ - ldr pc, [r2, pc, lsr #30] │ │ │ │ + ldr pc, [r2, pc, asr #29] │ │ │ │ svceq 0x0040f414 │ │ │ │ svcge 0x0072f43e │ │ │ │ andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ strvs pc, [r4, #-1606]! @ 0xfffff9ba │ │ │ │ ldrcs pc, [r6, #704] @ 0x2c0 │ │ │ │ ldrbtcs pc, [r4], -lr, asr #4 @ │ │ │ │ ldrcs pc, [r6], r0, asr #5 │ │ │ │ andsvs pc, r5, #536870912 @ 0x20000000 │ │ │ │ ldrtmi r4, [r1], sl, lsr #13 │ │ │ │ sbcseq r6, r2, r9, lsr #16 │ │ │ │ @ instruction: 0xf7ab6c30 │ │ │ │ - @ instruction: 0xf7a2f941 │ │ │ │ - mvnscs pc, r1, lsl #30 │ │ │ │ + @ instruction: 0xf7a2f8e1 │ │ │ │ + mvnscs pc, r1, lsr #29 │ │ │ │ andls r4, r4, r2, lsl #12 │ │ │ │ @ instruction: 0xf7fa4620 │ │ │ │ stmdacs r0, {r0, r2, r4, r5, r7, fp, ip, sp, lr, pc} │ │ │ │ svcge 0x0054f47e │ │ │ │ addpl pc, r1, r4, asr #7 │ │ │ │ stmdavs fp!, {r0, r4, r5, sl, fp, sp, lr} │ │ │ │ - streq pc, [pc], #-8 @ 0xacfb0 │ │ │ │ + streq pc, [pc], #-8 @ 0xad070 │ │ │ │ stmdacs r2, {r2, r9, fp, ip, pc} │ │ │ │ @ instruction: 0x83a5f002 │ │ │ │ @ instruction: 0xf0022803 │ │ │ │ stmdacs r1, {r0, r3, r7, r8, r9, pc} │ │ │ │ ldmdami r2, {r1, r2, r4, r8, ip, lr, pc} │ │ │ │ svcgt 0x0070ee1d │ │ │ │ stmdavs r0, {r3, r4, r5, r6, sl, lr} │ │ │ │ @@ -160545,27 +160593,27 @@ │ │ │ │ strmi r4, [r2], #-1025 @ 0xfffffbff │ │ │ │ @ instruction: 0xf64e4403 │ │ │ │ vaddl.s8 q9, d0, d28 │ │ │ │ stmib sp, {r1, r4, r7}^ │ │ │ │ strmi r1, [sl], -r0, lsl #4 │ │ │ │ teqpvc r1, r0, lsl #10 @ p-variant is OBSOLETE │ │ │ │ sbceq pc, r4, #208, 16 @ 0xd00000 │ │ │ │ - cdp2 7, 14, cr15, cr6, cr3, {5} │ │ │ │ + cdp2 7, 8, cr15, cr6, cr3, {5} │ │ │ │ ldrdne pc, [r0], -sl │ │ │ │ andsvs pc, r5, #4, 4 @ 0x40000000 │ │ │ │ svclt 0x0000e749 │ │ │ │ - umulleq r2, r7, r8, lr │ │ │ │ - addeq r2, r7, r4, ror #27 │ │ │ │ - addeq r2, r7, r2, lsl sp │ │ │ │ - addeq r2, r7, sl, lsr ip │ │ │ │ - addeq r2, r7, ip, lsr #23 │ │ │ │ + ldrdeq r2, [r7], r8 │ │ │ │ + addeq r2, r7, r4, lsr #26 │ │ │ │ + addeq r2, r7, r2, asr ip │ │ │ │ + addeq r2, r7, sl, ror fp │ │ │ │ + addeq r2, r7, ip, ror #21 │ │ │ │ biceq pc, r0, #4 │ │ │ │ @ instruction: 0xf43e2bc0 │ │ │ │ @ instruction: 0xf7a2af19 │ │ │ │ - @ instruction: 0xf008febb │ │ │ │ + @ instruction: 0xf008fe5b │ │ │ │ strmi r0, [r1], -pc, lsl #4 │ │ │ │ tstls r4, r8, lsr r6 │ │ │ │ mcr2 7, 5, pc, cr2, cr10, {7} @ │ │ │ │ cmnpcs r4, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ strmi pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ strne pc, [r1], #964 @ 0x3c4 │ │ │ │ @@ -160578,337 +160626,337 @@ │ │ │ │ ldrbtmi r0, [fp], #-3952 @ 0xfffff090 │ │ │ │ stmiapl r0, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ strmi r1, [r2], #-2115 @ 0xfffff7bd │ │ │ │ eorsne pc, r4, sp, asr #12 │ │ │ │ addseq pc, r2, r0, asr #5 │ │ │ │ @ instruction: 0x61baf500 │ │ │ │ ldrbeq pc, [r0, #2256] @ 0x8d0 @ │ │ │ │ - cdp2 7, 6, cr15, cr2, cr3, {5} │ │ │ │ + cdp2 7, 0, cr15, cr2, cr3, {5} │ │ │ │ msrvs CPSR_s, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ andsvs pc, r5, #1342177280 @ 0x50000000 │ │ │ │ ldrdeq pc, [r0], #-137 @ 0xffffff77 │ │ │ │ sbcseq r6, r2, r9, lsl r8 │ │ │ │ - @ instruction: 0xf962f7ab │ │ │ │ - @ instruction: 0xff28f7f9 │ │ │ │ - blt 0x86b090 │ │ │ │ + @ instruction: 0xf902f7ab │ │ │ │ + mrc2 7, 7, pc, cr0, cr9, {7} │ │ │ │ + blt 0x86b150 │ │ │ │ andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ msrvs R12_usr, r6 │ │ │ │ orrscs pc, r6, r0, asr #5 │ │ │ │ rsbscs pc, r4, lr, asr #4 │ │ │ │ addscs pc, r6, r0, asr #5 │ │ │ │ andsvs pc, r5, #536870912 @ 0x20000000 │ │ │ │ movweq pc, #61444 @ 0xf004 @ │ │ │ │ strmi r4, [r1], sl, lsl #13 │ │ │ │ stcvs 8, cr6, [r0], {9} │ │ │ │ vshr.u64 q8, q1, #60 │ │ │ │ movwls r5, #17411 @ 0x4403 │ │ │ │ - @ instruction: 0xf8a6f7ab │ │ │ │ + @ instruction: 0xf846f7ab │ │ │ │ @ instruction: 0x2c0b9b04 │ │ │ │ mcrge 6, 6, pc, cr0, cr14, {1} @ │ │ │ │ @ instruction: 0xf852a201 │ │ │ │ svclt 0x0000f024 │ │ │ │ - andeq sp, sl, r5, lsl #31 │ │ │ │ - andeq sp, sl, fp, lsr pc │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - strdeq sp, [sl], -r1 │ │ │ │ - andeq sp, sl, r7, lsr #29 │ │ │ │ - andeq sp, sl, sp, asr lr │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq sp, sl, r3, lsl lr │ │ │ │ - andeq sp, sl, r9, asr #27 │ │ │ │ - andeq sp, sl, pc, asr sp │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq sp, sl, r5, lsl sp │ │ │ │ + andeq lr, sl, r5, asr #32 │ │ │ │ + strdeq sp, [sl], -fp │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + @ instruction: 0x000adfb1 │ │ │ │ + andeq sp, sl, r7, ror #30 │ │ │ │ + andeq sp, sl, sp, lsl pc │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + ldrdeq sp, [sl], -r3 │ │ │ │ + andeq sp, sl, r9, lsl #29 │ │ │ │ + andeq sp, sl, pc, lsl lr │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + ldrdeq sp, [sl], -r5 │ │ │ │ @ instruction: 0xf57e02e2 │ │ │ │ @ instruction: 0xf414aea1 │ │ │ │ @ instruction: 0xf43e0f40 │ │ │ │ @ instruction: 0xf24eae9d │ │ │ │ vbic.i32 q9, #262144 @ 0x00040000 │ │ │ │ @ instruction: 0xf6462596 │ │ │ │ vsubhn.i16 d22, q0, q10 │ │ │ │ vqshlu.s64 d18, d6, #4 │ │ │ │ @ instruction: 0xf0044103 │ │ │ │ stcvs 3, cr0, [r8], #-60 @ 0xffffffc4 │ │ │ │ movwls r4, #18089 @ 0x46a9 │ │ │ │ - mrc2 7, 3, pc, cr0, cr8, {7} │ │ │ │ + mrc2 7, 0, pc, cr0, cr8, {7} │ │ │ │ addpl pc, r1, #196, 6 @ 0x10000003 │ │ │ │ - blls 0x1c7200 │ │ │ │ + blls 0x1c72c0 │ │ │ │ streq pc, [pc, -r8] │ │ │ │ - bcs 0x13ec0c │ │ │ │ + bcs 0x13eccc │ │ │ │ msrhi SPSR_fsc, #2 │ │ │ │ @ instruction: 0xf0022a03 │ │ │ │ - bcs 0x10db98 │ │ │ │ + bcs 0x10dc58 │ │ │ │ vand d13, d3, d15 │ │ │ │ stcvs 3, cr6, [r8, #84]! @ 0x54 │ │ │ │ adceq r0, r3, #218 @ 0xda │ │ │ │ bichi pc, sl, #-2147483632 @ 0x80000010 │ │ │ │ - @ instruction: 0xf856f7ab │ │ │ │ + @ instruction: 0xfff6f7aa │ │ │ │ vmov.s16 r4, d13[1] │ │ │ │ @ instruction: 0xf64f2f70 │ │ │ │ vaddw.s8 , q0, d20 │ │ │ │ ldrbtmi r0, [fp], #-402 @ 0xfffffe6e │ │ │ │ @ instruction: 0xf501681b │ │ │ │ ldmpl r0, {r0, r1, r2, r3, r4, r5, r6, r7, r8, sp, lr}^ │ │ │ │ strmi r6, [r2], #-3114 @ 0xfffff3d6 │ │ │ │ ldmdavs r3!, {r9, ip, pc} │ │ │ │ strmi r6, [r3], #-3500 @ 0xfffff254 │ │ │ │ andls r4, r1, r0, lsr #8 │ │ │ │ @ instruction: 0xf7a36808 │ │ │ │ - @ instruction: 0xf8dafe15 │ │ │ │ + @ instruction: 0xf8dafdb5 │ │ │ │ vhadd.s8 d1, d7, d0 │ │ │ │ @ instruction: 0xe6786215 │ │ │ │ @ instruction: 0xf47e0723 │ │ │ │ @ instruction: 0xf404ae55 │ │ │ │ @ instruction: 0xf5b30340 │ │ │ │ @ instruction: 0xf43e0f40 │ │ │ │ vceq.f32 q13, q7, │ │ │ │ vbic.i32 q9, #1024 @ 0x00000400 │ │ │ │ vrsra.u64 d18, d6, #60 │ │ │ │ vaddw.u8 q10, q2, d3 │ │ │ │ movwls r5, #17537 @ 0x4481 │ │ │ │ streq pc, [pc], -r8 │ │ │ │ @ instruction: 0xf7f86c18 │ │ │ │ - @ instruction: 0xf7a2fe25 │ │ │ │ - blls 0x1ec95c │ │ │ │ + @ instruction: 0xf7a2fdc5 │ │ │ │ + blls 0x1ec89c │ │ │ │ stccs 6, cr4, [r1], {5} │ │ │ │ eorhi pc, r4, #2 │ │ │ │ @ instruction: 0xf0022c02 │ │ │ │ ldmiblt r4, {r2, r3, r9, pc} │ │ │ │ @ instruction: 0xee1d4a53 │ │ │ │ ldcvs 15, cr1, [fp], {112} @ 0x70 │ │ │ │ ldmdavs r2, {r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldrmi r5, [r3], #-2186 @ 0xfffff776 │ │ │ │ @ instruction: 0xf64d4402 │ │ │ │ vmvn.i32 d17, #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf6000092 │ │ │ │ @ instruction: 0xf8d001e8 │ │ │ │ @ instruction: 0xf7a308e8 │ │ │ │ - @ instruction: 0x462afd99 │ │ │ │ + @ instruction: 0x462afd39 │ │ │ │ @ instruction: 0x46384631 │ │ │ │ mcr2 7, 3, pc, cr14, cr10, {7} @ │ │ │ │ ldmdblt lr, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ strtvs pc, [r4], -r6, asr #12 │ │ │ │ ldrcs pc, [r6], r0, asr #5 │ │ │ │ cmnpcs r4, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ andsvs pc, r5, #536870912 @ 0x20000000 │ │ │ │ @ instruction: 0xf004461d │ │ │ │ ldmdavs r1!, {r0, r1, r2, r3, r8, r9, sl} │ │ │ │ ldcvs 0, cr0, [r8], {210} @ 0xd2 │ │ │ │ ssatmi r4, #19, r9, lsl #13 │ │ │ │ - @ instruction: 0xffe8f7aa │ │ │ │ + @ instruction: 0xff88f7aa │ │ │ │ stmdaeq pc, {r3, ip, sp, lr, pc} @ │ │ │ │ orrne pc, r0, #4, 8 @ 0x4000000 │ │ │ │ ldrtmi r6, [r9], -r8, lsr #27 │ │ │ │ @ instruction: 0xf1410264 │ │ │ │ - blcs 0xce504 │ │ │ │ + blcs 0xce5c4 │ │ │ │ ldrhi pc, [sp, #1]! │ │ │ │ - ldc2l 7, cr15, [ip, #992] @ 0x3e0 │ │ │ │ + ldc2l 7, cr15, [ip, #-992]! @ 0xfffffc20 │ │ │ │ vmov.s16 r4, d13[0] │ │ │ │ @ instruction: 0xf64d2f70 │ │ │ │ vbic.i32 d17, #4 @ 0x00000004 │ │ │ │ ldrbtmi r0, [fp], #-402 @ 0xfffffe6e │ │ │ │ @ instruction: 0xf501681b │ │ │ │ ldmpl r0, {r1, r2, r3, r5, r8, ip, sp, lr}^ │ │ │ │ strmi r6, [r2], #-3114 @ 0xfffff3d6 │ │ │ │ ldmdavs r3!, {r9, ip, pc} │ │ │ │ strmi r6, [r3], #-3500 @ 0xfffff254 │ │ │ │ andls r4, r1, r0, lsr #8 │ │ │ │ @ instruction: 0xf7a36808 │ │ │ │ - @ instruction: 0xf8dafd99 │ │ │ │ + @ instruction: 0xf8dafd39 │ │ │ │ vhadd.s8 d1, d8, d0 │ │ │ │ ldrb r6, [ip, #533]! @ 0x215 │ │ │ │ andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ strtvs pc, [r4], -r6, asr #12 │ │ │ │ ldrcs pc, [r6], r0, asr #5 │ │ │ │ ldrbcs pc, [r4, #-590]! @ 0xfffffdb2 @ │ │ │ │ ldrcs pc, [r6, #704] @ 0x2c0 │ │ │ │ andsvs pc, r5, #536870912 @ 0x20000000 │ │ │ │ @ instruction: 0x46a946b2 │ │ │ │ sbcseq r6, r2, r1, lsr r8 │ │ │ │ @ instruction: 0xf0046c28 │ │ │ │ @ instruction: 0xf7aa070f │ │ │ │ - @ instruction: 0xf3c4ffa9 │ │ │ │ - blcs 0x1420c8 │ │ │ │ - ldrbhi pc, [pc, #-1] @ 0xad2c7 @ │ │ │ │ + vqrdmlsh.s , q2, d1[2] │ │ │ │ + blcs 0x142188 │ │ │ │ + ldrbhi pc, [pc, #-1] @ 0xad387 @ │ │ │ │ @ instruction: 0xf43e2b03 │ │ │ │ vmla.f32 d10, d23, d31 │ │ │ │ - blcs 0x105b28 │ │ │ │ + blcs 0x105be8 │ │ │ │ sbceq lr, r2, #323584 @ 0x4f000 │ │ │ │ ldrhi pc, [r4, #-1]! │ │ │ │ adceq r6, r7, #3211264 @ 0x310000 │ │ │ │ @ instruction: 0xf1426da8 │ │ │ │ @ instruction: 0xf7aa80c3 │ │ │ │ - blmi 0x5ad138 │ │ │ │ + blmi 0x5ad078 │ │ │ │ svccs 0x0070ee1d │ │ │ │ teqpne r4, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ cmnpcs r4, r1, lsl #12 @ p-variant is OBSOLETE │ │ │ │ stcvs 8, cr5, [sl], #-832 @ 0xfffffcc0 │ │ │ │ andls r4, r0, #33554432 @ 0x2000000 │ │ │ │ stcvs 8, cr6, [ip, #204]! @ 0xcc │ │ │ │ strtmi r4, [r0], #-1027 @ 0xfffffbfd │ │ │ │ stmdavs r8, {r0, ip, pc} │ │ │ │ - ldc2l 7, cr15, [r2, #-652] @ 0xfffffd74 │ │ │ │ + ldc2l 7, cr15, [r2], #652 @ 0x28c │ │ │ │ andeq pc, pc, #8 │ │ │ │ ldrdne pc, [r0], -sl │ │ │ │ andsvs pc, r5, #536870912 @ 0x20000000 │ │ │ │ svclt 0x0000e5b3 │ │ │ │ - addeq r2, r7, lr, lsl fp │ │ │ │ - addeq r2, r7, r2, lsl #20 │ │ │ │ - addeq r2, r7, ip, lsl #19 │ │ │ │ - addeq r2, r7, sl, lsl #18 │ │ │ │ - addeq r2, r7, ip, ror r8 │ │ │ │ + addeq r2, r7, lr, asr sl │ │ │ │ + addeq r2, r7, r2, asr #18 │ │ │ │ + addeq r2, r7, ip, asr #17 │ │ │ │ + addeq r2, r7, sl, asr #16 │ │ │ │ + @ instruction: 0x008727bc │ │ │ │ @ instruction: 0xf6460c23 │ │ │ │ vabal.s8 q11, d0, d20 │ │ │ │ @ instruction: 0xf0032596 │ │ │ │ vhsub.s8 d16, d14, d15 │ │ │ │ vmvn.i32 q9, #67108864 @ 0x04000000 │ │ │ │ vmin.s8 d2, d18, d6 │ │ │ │ movwls r6, #16917 @ 0x4215 │ │ │ │ ldcvs 8, cr6, [r0], #-164 @ 0xffffff5c │ │ │ │ @ instruction: 0xf7aa00d2 │ │ │ │ - blls 0x1ed0c0 │ │ │ │ + blls 0x1ed000 │ │ │ │ andeq pc, pc, r4 │ │ │ │ mvnseq pc, #3 │ │ │ │ @ instruction: 0xf7a34318 │ │ │ │ - blmi 0xff3ebaa8 │ │ │ │ + blmi 0xff3eb9e8 │ │ │ │ svccs 0x0070ee1d │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldrmi r5, [r8], #-2259 @ 0xfffff72d │ │ │ │ @ instruction: 0xf64f9001 │ │ │ │ vaddl.s8 , d0, d20 │ │ │ │ ldcvs 0, cr0, [r2], #-584 @ 0xfffffdb8 │ │ │ │ andls r4, r0, #436207616 @ 0x1a000000 │ │ │ │ strmi r6, [fp], #-2089 @ 0xfffff7d7 │ │ │ │ teqpvc r4, r0, lsl #10 @ p-variant is OBSOLETE │ │ │ │ sbcseq pc, r0, #208, 16 @ 0xd00000 │ │ │ │ - stc2 7, cr15, [lr, #-652] @ 0xfffffd74 │ │ │ │ + stc2 7, cr15, [lr], #652 @ 0x28c │ │ │ │ andeq pc, pc, #8 │ │ │ │ andsvs pc, r5, #536870912 @ 0x20000000 │ │ │ │ ldcvs 8, cr6, [r0], #-164 @ 0xffffff5c │ │ │ │ @ instruction: 0xf7aa00d2 │ │ │ │ - @ instruction: 0xf7f9ffcf │ │ │ │ - @ instruction: 0xf7f9fd95 │ │ │ │ - @ instruction: 0xf7fffd73 │ │ │ │ + @ instruction: 0xf7f9ff6f │ │ │ │ + @ instruction: 0xf7f9fd5d │ │ │ │ + @ instruction: 0xf7fffd3b │ │ │ │ vadd.i8 d27, d31, d9 │ │ │ │ vsubw.s8 q8, q0, d8 │ │ │ │ eormi r0, r3, pc, lsl #6 │ │ │ │ svccc 0x007cf5b3 │ │ │ │ ldcge 4, cr15, [lr, #-504]! @ 0xfffffe08 │ │ │ │ movteq pc, #1028 @ 0x404 @ │ │ │ │ svceq 0x0040f5b3 │ │ │ │ ldcge 4, cr15, [r8, #-248]! @ 0xffffff08 │ │ │ │ - ldc2l 7, cr15, [sl], {162} @ 0xa2 │ │ │ │ + ldc2l 7, cr15, [sl], #-648 @ 0xfffffd78 │ │ │ │ msrvs CPSR_s, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ eorsne pc, ip, #805306372 @ 0x30000004 │ │ │ │ @ instruction: 0x4605469a │ │ │ │ @ instruction: 0xf7aa6819 │ │ │ │ - vqdmulh.s , q2, d3[6] │ │ │ │ - blcs 0x102200 │ │ │ │ + vmull.u8 , d4, d11 │ │ │ │ + blcs 0x1022c0 │ │ │ │ msrhi CPSR_fsxc, r2 │ │ │ │ @ instruction: 0xf0022b02 │ │ │ │ ldmdblt r3!, {r1, r5, r8, pc} │ │ │ │ strtmi r0, [r9], -r2, lsr #1 │ │ │ │ andseq pc, ip, #2 │ │ │ │ @ instruction: 0xf7a84628 │ │ │ │ - strtmi pc, [r9], -r3, asr #17 │ │ │ │ + strtmi pc, [r9], -r3, ror #16 │ │ │ │ @ instruction: 0x4628221c │ │ │ │ @ instruction: 0xf7a7462e │ │ │ │ - @ instruction: 0xf04fff5f │ │ │ │ + @ instruction: 0xf04ffeff │ │ │ │ @ instruction: 0xf8da4070 │ │ │ │ @ instruction: 0xf7a35000 │ │ │ │ - bmi 0xfe86b9ec │ │ │ │ + bmi 0xfe86b92c │ │ │ │ svcne 0x0070ee1d │ │ │ │ ldmdavs r2, {r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf64c588b │ │ │ │ vbic.i32 d16, #12 @ 0x0000000c │ │ │ │ andcs r0, r0, #-2147483612 @ 0x80000024 │ │ │ │ ldmne r0!, {r2, r3, r4, fp, ip}^ │ │ │ │ streq lr, [r0], #-2509 @ 0xfffff633 │ │ │ │ vshl.s8 d4, d27, d1 │ │ │ │ stmdavs r8, {r2, r3, r6, r7, r8, sp, lr} │ │ │ │ - ldc2 7, cr15, [r2], #652 @ 0x28c │ │ │ │ + mrrc2 7, 10, pc, r2, cr3 @ │ │ │ │ ldmdalt sl!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ strtvs pc, [r4], -r6, asr #12 │ │ │ │ ldrcs pc, [r6], r0, asr #5 │ │ │ │ ldrbcs pc, [r4, #-590]! @ 0xfffffdb2 @ │ │ │ │ ldrcs pc, [r6, #704] @ 0x2c0 │ │ │ │ andsvs pc, r5, #536870912 @ 0x20000000 │ │ │ │ @ instruction: 0x46a946b2 │ │ │ │ sbcseq r6, r2, r1, lsr r8 │ │ │ │ @ instruction: 0xf0046c28 │ │ │ │ @ instruction: 0xf7aa070f │ │ │ │ - vqrdmlah.s , q10, d1[1] │ │ │ │ - blcs 0x142290 │ │ │ │ + vqrdmlah.s , q2, d1[5] │ │ │ │ + blcs 0x142350 │ │ │ │ mvnhi pc, #1 │ │ │ │ @ instruction: 0xf43e2b03 │ │ │ │ vfma.f32 q5, , │ │ │ │ - blcs 0x105cf0 │ │ │ │ + blcs 0x105db0 │ │ │ │ sbceq lr, r2, #323584 @ 0x4f000 │ │ │ │ @ instruction: 0x83b9f001 │ │ │ │ adceq r6, r7, #3211264 @ 0x310000 │ │ │ │ @ instruction: 0xf1416da8 │ │ │ │ @ instruction: 0xf7aa8706 │ │ │ │ - blmi 0x206cf70 │ │ │ │ + blmi 0x206ceb0 │ │ │ │ svccs 0x0070ee1d │ │ │ │ msrcs R12_fiq, lr │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ mvnseq pc, r1, lsl #12 │ │ │ │ stcvs 8, cr5, [sl], #-832 @ 0xfffffcc0 │ │ │ │ andls r4, r0, #33554432 @ 0x2000000 │ │ │ │ stcvs 8, cr6, [ip, #204]! @ 0xcc │ │ │ │ strtmi r4, [r0], #-1027 @ 0xfffffbfd │ │ │ │ stmdavs r8, {r0, ip, pc} │ │ │ │ - stc2l 7, cr15, [lr], #-652 @ 0xfffffd74 │ │ │ │ + stc2 7, cr15, [lr], {163} @ 0xa3 │ │ │ │ andeq pc, pc, #8 │ │ │ │ ldrdne pc, [r0], -sl │ │ │ │ andsvs pc, r5, #536870912 @ 0x20000000 │ │ │ │ ldrdeq pc, [r0], #-137 @ 0xffffff77 │ │ │ │ @ instruction: 0xf7aa00d2 │ │ │ │ - @ instruction: 0xf7f9ff2d │ │ │ │ - @ instruction: 0xf7fefcf3 │ │ │ │ + @ instruction: 0xf7f9fecd │ │ │ │ + @ instruction: 0xf7fefcbb │ │ │ │ vmax.f32 , , │ │ │ │ vsubw.s8 q8, q0, d15 │ │ │ │ eormi r0, r3, pc, lsl #6 │ │ │ │ svccc 0x007cf5b3 │ │ │ │ ldcge 4, cr15, [lr], {126} @ 0x7e │ │ │ │ movteq pc, #1028 @ 0x404 @ │ │ │ │ svceq 0x0040f5b3 │ │ │ │ ldcge 4, cr15, [r8], {62} @ 0x3e │ │ │ │ - ldc2 7, cr15, [sl], #-648 @ 0xfffffd78 │ │ │ │ + blx 0xff76b46a │ │ │ │ msrvs CPSR_s, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ vmax.s8 d20, d3, d5 │ │ │ │ @ instruction: 0x469a123c │ │ │ │ vrsubhn.i16 d20, q2, q3 │ │ │ │ ldmdavs r9, {r0, r7, sl, ip, lr} │ │ │ │ - blx 0xff2eb3e6 │ │ │ │ - stc2 7, cr15, [sl], #-648 @ 0xfffffd78 │ │ │ │ + blx 0x1aeb4a6 │ │ │ │ + blx 0xff36b48a │ │ │ │ strmi r4, [r7], -r9, lsr #12 │ │ │ │ - ldc2 7, cr15, [ip], #-668 @ 0xfffffd64 │ │ │ │ + blx 0xff7eb4a6 │ │ │ │ @ instruction: 0xf0022c01 │ │ │ │ stccs 1, cr8, [r2], {143} @ 0x8f │ │ │ │ adcshi pc, r2, r2 │ │ │ │ strcs fp, [r7], #-2404 @ 0xfffff69c │ │ │ │ ldrtmi r2, [r9], -r4, lsl #4 │ │ │ │ @ instruction: 0xf7a74638 │ │ │ │ - @ instruction: 0x463afebf │ │ │ │ + @ instruction: 0x463afe5f │ │ │ │ @ instruction: 0x46304631 │ │ │ │ - stc2 7, cr15, [ip, #668]! @ 0x29c │ │ │ │ + stc2l 7, cr15, [ip, #-668] @ 0xfffffd64 │ │ │ │ mvnsle r3, r1, lsl #24 │ │ │ │ rsbsmi pc, r0, pc, asr #32 │ │ │ │ ldrdpl pc, [r0], -sl │ │ │ │ - @ instruction: 0xf8c8f7a3 │ │ │ │ + @ instruction: 0xf868f7a3 │ │ │ │ vnmla.f32 s8, s26, s24 │ │ │ │ ldrbtmi r1, [sl], #-3952 @ 0xfffff090 │ │ │ │ smmla r7, r2, r8, r6 │ │ │ │ strvc pc, [r6, #-1135] @ 0xfffffb91 │ │ │ │ ldmdbne r9, {r0, r9, sp}^ │ │ │ │ @ instruction: 0xf012408a │ │ │ │ @ instruction: 0xf47f0f55 │ │ │ │ @@ -160925,2355 +160973,2355 @@ │ │ │ │ vqadd.s8 d2, d18, d6 │ │ │ │ @ instruction: 0xf0046215 │ │ │ │ strmi r0, [sl], pc, lsl #6 │ │ │ │ stmdavs r9, {r0, r7, r9, sl, lr} │ │ │ │ sbcseq r6, r2, r0, lsl #24 │ │ │ │ strpl pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf7aa9304 │ │ │ │ - blls 0x1ece44 │ │ │ │ + blls 0x1ecd84 │ │ │ │ @ instruction: 0xf63e2c0b │ │ │ │ andge sl, r1, #13056 @ 0x3300 │ │ │ │ @ instruction: 0xf024f852 │ │ │ │ - strdeq lr, [sl], -pc @ │ │ │ │ - @ instruction: 0x000ae1b5 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq lr, sl, sp, ror #2 │ │ │ │ - strdeq lr, [sl], -r3 │ │ │ │ - andeq lr, sl, fp, lsr #1 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq lr, sl, r3, rrx │ │ │ │ - andeq lr, sl, r9, lsl r0 │ │ │ │ - andeq sp, sl, pc, asr #31 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq lr, sl, r9, asr #4 │ │ │ │ + @ instruction: 0x000ae2bf │ │ │ │ + andeq lr, sl, r5, ror r2 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq lr, sl, sp, lsr #4 │ │ │ │ + @ instruction: 0x000ae1b3 │ │ │ │ + andeq lr, sl, fp, ror #2 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq lr, sl, r3, lsr #2 │ │ │ │ + ldrdeq lr, [sl], -r9 │ │ │ │ + andeq lr, sl, pc, lsl #1 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq lr, sl, r9, lsl #6 │ │ │ │ movweq pc, #61448 @ 0xf008 @ │ │ │ │ - blcs 0x47f084 │ │ │ │ + blcs 0x47f144 │ │ │ │ ldcge 4, cr15, [r2], {62} @ 0x3e │ │ │ │ movteq pc, #1028 @ 0x404 @ │ │ │ │ svceq 0x0040f5b3 │ │ │ │ stcge 4, cr15, [ip], {62} @ 0x3e │ │ │ │ andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ msrvs CPSR_s, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ ldrbcs pc, [r4, #-590]! @ 0xfffffdb2 @ │ │ │ │ ldrcs pc, [r6, #704] @ 0x2c0 │ │ │ │ andsvs pc, r5, #536870912 @ 0x20000000 │ │ │ │ sbcseq r6, r2, r9, lsl r8 │ │ │ │ @ instruction: 0xf7aa6c28 │ │ │ │ - @ instruction: 0xf7a2fddd │ │ │ │ - @ instruction: 0xf3c4fb9d │ │ │ │ + @ instruction: 0xf7a2fd7d │ │ │ │ + vbic.i16 d31, #52480 @ 0xcd00 │ │ │ │ strmi r5, [r6], -r1, lsl #7 │ │ │ │ @ instruction: 0xf0012b01 │ │ │ │ - blcs 0x14f3b4 │ │ │ │ + blcs 0x14f474 │ │ │ │ ldrhi pc, [r7], -r1 │ │ │ │ @ instruction: 0x6c2ab99b │ │ │ │ rsceq r9, r2, r4, lsl #4 │ │ │ │ @ instruction: 0xf0029904 │ │ │ │ @ instruction: 0x46080238 │ │ │ │ - blx 0x12eb52c │ │ │ │ + @ instruction: 0xf9e8f7ab │ │ │ │ ldrtmi r6, [r0], -r9, lsr #24 │ │ │ │ - @ instruction: 0xf92af7af │ │ │ │ + @ instruction: 0xf8caf7af │ │ │ │ @ instruction: 0xf1420721 │ │ │ │ @ instruction: 0x463180fe │ │ │ │ @ instruction: 0xf7a94630 │ │ │ │ - shsub16mi pc, r2, r5 @ │ │ │ │ + shadd16mi pc, r2, r5 @ │ │ │ │ ldrtmi r4, [r8], -r1, asr #12 │ │ │ │ stc2 7, cr15, [r6], #-1000 @ 0xfffffc18 │ │ │ │ svclt 0x0016f7fe │ │ │ │ - strdeq r2, [r7], ip │ │ │ │ - addeq r2, r7, r0, asr #14 │ │ │ │ - @ instruction: 0x008726b4 │ │ │ │ - strdeq r2, [r7], r2 @ │ │ │ │ + addeq r2, r7, ip, lsr r7 │ │ │ │ + addeq r2, r7, r0, lsl #13 │ │ │ │ + strdeq r2, [r7], r4 │ │ │ │ + addeq r2, r7, r2, lsr r5 │ │ │ │ andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ strtvs pc, [r4], -r6, asr #12 │ │ │ │ ldrcs pc, [r6], r0, asr #5 │ │ │ │ ldrbcs pc, [r4, #-590]! @ 0xfffffdb2 @ │ │ │ │ ldrcs pc, [r6, #704] @ 0x2c0 │ │ │ │ andsvs pc, r5, #536870912 @ 0x20000000 │ │ │ │ streq pc, [pc, -r4] │ │ │ │ strpl pc, [r1], #964 @ 0x3c4 │ │ │ │ sbcseq r6, r2, r1, lsr r8 │ │ │ │ ldrtmi r6, [r2], r8, lsr #24 │ │ │ │ - ldc2 7, cr15, [r8, #680] @ 0x2a8 │ │ │ │ + ldc2 7, cr15, [r8, #-680]! @ 0xfffffd58 │ │ │ │ stccs 6, cr4, [r2], {169} @ 0xa9 │ │ │ │ strbhi pc, [lr], #-1 @ │ │ │ │ @ instruction: 0xf43e2c03 │ │ │ │ @ instruction: 0x2c01abaf │ │ │ │ strthi pc, [fp], #-1 │ │ │ │ ldrtmi r6, [r9], -r8, lsr #27 │ │ │ │ - blx 0xfe3eb6de │ │ │ │ + blx 0xbeb79e │ │ │ │ vnmla.f64 d4, d29, d7 │ │ │ │ @ instruction: 0xf64c2f70 │ │ │ │ vbic.i32 d16, #12 @ 0x0000000c │ │ │ │ ldrbtmi r0, [fp], #-402 @ 0xfffffe6e │ │ │ │ @ instruction: 0xf601681b │ │ │ │ ldmpl r0, {r2, r3, r5, r6, r7, r8, sp}^ │ │ │ │ strmi r6, [r2], #-3114 @ 0xfffff3d6 │ │ │ │ ldmdavs r3!, {r9, ip, pc} │ │ │ │ strmi r6, [r3], #-3500 @ 0xfffff254 │ │ │ │ andls r4, r1, r0, lsr #8 │ │ │ │ @ instruction: 0xf7a36808 │ │ │ │ - ldrb pc, [r5, #2889]! @ 0xb49 @ │ │ │ │ + ldrb pc, [r5, #2793]! @ 0xae9 @ │ │ │ │ andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ strtvs pc, [r4], -r6, asr #12 │ │ │ │ ldrcs pc, [r6], r0, asr #5 │ │ │ │ ldrbcs pc, [r4, #-590]! @ 0xfffffdb2 @ │ │ │ │ ldrcs pc, [r6, #704] @ 0x2c0 │ │ │ │ andsvs pc, r5, #536870912 @ 0x20000000 │ │ │ │ streq pc, [pc, -r4] │ │ │ │ strpl pc, [r1], #964 @ 0x3c4 │ │ │ │ sbcseq r6, r2, r1, lsr r8 │ │ │ │ ldrtmi r6, [r2], r8, lsr #24 │ │ │ │ - ldc2l 7, cr15, [ip, #-680] @ 0xfffffd58 │ │ │ │ + ldc2l 7, cr15, [ip], #680 @ 0x2a8 │ │ │ │ stccs 6, cr4, [r2], {169} @ 0xa9 │ │ │ │ adcshi pc, ip, #1 │ │ │ │ @ instruction: 0xf43e2c03 │ │ │ │ @ instruction: 0x2c01ab73 │ │ │ │ addshi pc, r9, #1 │ │ │ │ ldrtmi r6, [r9], -r8, lsr #27 │ │ │ │ - blx 0x14eb756 │ │ │ │ + blx 0xffceb814 │ │ │ │ vnmls.f64 d4, d29, d26 │ │ │ │ @ instruction: 0xf64c2f70 │ │ │ │ vbic.i32 d16, #12 @ 0x0000000c │ │ │ │ ldrbtmi r0, [fp], #-402 @ 0xfffffe6e │ │ │ │ @ instruction: 0xf601681b │ │ │ │ ldmpl r0, {r3, r4, r5, r6, r8, lr}^ │ │ │ │ strmi r6, [r2], #-3114 @ 0xfffff3d6 │ │ │ │ ldmdavs r3!, {r9, ip, pc} │ │ │ │ strmi r6, [r3], #-3500 @ 0xfffff254 │ │ │ │ andls r4, r1, r0, lsr #8 │ │ │ │ @ instruction: 0xf7a36808 │ │ │ │ - ldr pc, [r9, #2829]! @ 0xb0d │ │ │ │ + ldr pc, [r9, #2733]! @ 0xaad │ │ │ │ movweq pc, #62031 @ 0xf24f @ │ │ │ │ movweq pc, #62144 @ 0xf2c0 @ │ │ │ │ @ instruction: 0xf5b34023 │ │ │ │ @ instruction: 0xf47e3f7c │ │ │ │ @ instruction: 0xf404ab4b │ │ │ │ @ instruction: 0xf5b30340 │ │ │ │ @ instruction: 0xf43e0f40 │ │ │ │ @ instruction: 0xf7a2ab45 │ │ │ │ - @ instruction: 0xf646fae7 │ │ │ │ + @ instruction: 0xf646fa87 │ │ │ │ vsubw.s8 q11, q0, d20 │ │ │ │ @ instruction: 0x46052396 │ │ │ │ eorsne pc, ip, #805306372 @ 0x30000004 │ │ │ │ @ instruction: 0x4606469a │ │ │ │ strpl pc, [r1], #964 @ 0x3c4 │ │ │ │ @ instruction: 0xf7aa6819 │ │ │ │ - @ instruction: 0xf7a2fa75 │ │ │ │ - @ instruction: 0x4629fad7 │ │ │ │ + @ instruction: 0xf7a2fa15 │ │ │ │ + @ instruction: 0x4629fa77 │ │ │ │ @ instruction: 0xf7a74607 │ │ │ │ - @ instruction: 0x2c01fae9 │ │ │ │ + @ instruction: 0x2c01fa89 │ │ │ │ andhi pc, r8, r2 │ │ │ │ @ instruction: 0xf0012c02 │ │ │ │ stmdblt r4!, {r0, r3, r4, r5, r6, r7, r8, r9, sl, pc}^ │ │ │ │ andcs r2, r4, #117440512 @ 0x7000000 │ │ │ │ @ instruction: 0x46384639 │ │ │ │ - stc2l 7, cr15, [ip, #-668]! @ 0xfffffd64 │ │ │ │ + stc2 7, cr15, [ip, #-668] @ 0xfffffd64 │ │ │ │ @ instruction: 0x4631463a │ │ │ │ @ instruction: 0xf7a74630 │ │ │ │ - stccc 12, cr15, [r1], {51} @ 0x33 │ │ │ │ + @ instruction: 0x3c01fbd3 │ │ │ │ @ instruction: 0xf04fd1f3 │ │ │ │ @ instruction: 0xf8da4070 │ │ │ │ @ instruction: 0xf7a25000 │ │ │ │ - bmi 0xfe0ed5f8 │ │ │ │ + bmi 0xfe0ed538 │ │ │ │ svcne 0x0070ee1d │ │ │ │ ldmdavs r2, {r1, r3, r4, r5, r6, sl, lr} │ │ │ │ vrsubhn.i16 d30, q2, q2 │ │ │ │ @ instruction: 0xf6464203 │ │ │ │ vsubhn.i16 d22, q0, q10 │ │ │ │ vmin.s8 d18, d30, d6 │ │ │ │ vbic.i32 q9, #262144 @ 0x00040000 │ │ │ │ vqrshl.s8 d2, d6, d18 │ │ │ │ ssatmi r6, #19, r5, lsl #4 │ │ │ │ ldmdavs r1!, {r0, r3, r5, r7, r9, sl, lr} │ │ │ │ stcvs 0, cr0, [r8], #-840 @ 0xfffffcb8 │ │ │ │ streq pc, [pc, -r4] │ │ │ │ - ldc2l 7, cr15, [ip], {170} @ 0xaa │ │ │ │ + ldc2l 7, cr15, [ip], #-680 @ 0xfffffd58 │ │ │ │ orrpl pc, r1, #196, 6 @ 0x10000003 │ │ │ │ @ instruction: 0xf0012b02 │ │ │ │ - blcs 0x18e8ec │ │ │ │ - bge 0xffd6a960 │ │ │ │ + blcs 0x18e9ac │ │ │ │ + bge 0xffd6aa20 │ │ │ │ andsvs pc, r5, #1879048192 @ 0x70000000 │ │ │ │ - b 0x1478474 │ │ │ │ + b 0x1478534 │ │ │ │ @ instruction: 0xf00102c2 │ │ │ │ ldmdavs r1!, {r1, r2, r4, r5, r6, r7, r8, r9, pc} │ │ │ │ stcvs 2, cr0, [r8, #668]! @ 0x29c │ │ │ │ strhi pc, [r5, #321]! @ 0x141 │ │ │ │ - stc2l 7, cr15, [r6], {170} @ 0xaa │ │ │ │ + stc2l 7, cr15, [r6], #-680 @ 0xfffffd58 │ │ │ │ vnmla.f64 d4, d13, d24 │ │ │ │ @ instruction: 0xf64e2f70 │ │ │ │ vaddw.s8 q9, q0, d28 │ │ │ │ ldrbtmi r0, [fp], #-402 @ 0xfffffe6e │ │ │ │ @ instruction: 0xf601681b │ │ │ │ ldmpl r0, {r2, r3, r8, lr}^ │ │ │ │ strmi r6, [r2], #-3114 @ 0xfffff3d6 │ │ │ │ ldmdavs r3!, {r9, ip, pc} │ │ │ │ strmi r6, [r3], #-3500 @ 0xfffff254 │ │ │ │ andls r4, r1, r0, lsr #8 │ │ │ │ @ instruction: 0xf7a36808 │ │ │ │ - ldr pc, [r5], -r5, lsl #21 │ │ │ │ + ldr pc, [r5], -r5, lsr #20 │ │ │ │ andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ strvs pc, [r4, #-1606]! @ 0xfffff9ba │ │ │ │ ldrcs pc, [r6, #704] @ 0x2c0 │ │ │ │ ldrbtcs pc, [r4], -lr, asr #4 @ │ │ │ │ ldrcs pc, [r6], r0, asr #5 │ │ │ │ andsvs pc, r5, #536870912 @ 0x20000000 │ │ │ │ ldrtmi r4, [r1], sl, lsr #13 │ │ │ │ sbcseq r6, r2, r9, lsr #16 │ │ │ │ @ instruction: 0xf7aa6c30 │ │ │ │ - @ instruction: 0xf3c4fc9b │ │ │ │ - blcs 0x1426e4 │ │ │ │ + vmvn.i32 d31, #52223 @ 0x0000cbff │ │ │ │ + blcs 0x1427a4 │ │ │ │ orrhi pc, sl, #1 │ │ │ │ @ instruction: 0xf43e2b03 │ │ │ │ - blcs 0x1183b0 │ │ │ │ + blcs 0x118470 │ │ │ │ msrhi SPSR_sxc, #1 │ │ │ │ vnmla.f64 d4, d13, d14 │ │ │ │ @ instruction: 0xf64d2f70 │ │ │ │ vmvn.i32 d17, #4 @ 0x00000004 │ │ │ │ ldrbtmi r0, [fp], #-146 @ 0xffffff6e │ │ │ │ stmdavs r9!, {r0, r1, r3, r4, fp, sp, lr} │ │ │ │ ldmpl r3, {r2, r5, r7, r9}^ │ │ │ │ ldrmi r6, [sl], #-3122 @ 0xfffff3ce │ │ │ │ strmi r9, [fp], #-512 @ 0xfffffe00 │ │ │ │ @ instruction: 0xf600bf4b │ │ │ │ @ instruction: 0xf500518c │ │ │ │ @ instruction: 0xf8d06161 │ │ │ │ @ instruction: 0xf8d00d8c │ │ │ │ @ instruction: 0xf7a30e10 │ │ │ │ - ldrbt pc, [r7], #2591 @ 0xa1f @ │ │ │ │ + ldrbt pc, [r7], #2495 @ 0x9bf @ │ │ │ │ andeq pc, pc, #4 │ │ │ │ strtvs pc, [r4], -r6, asr #12 │ │ │ │ ldrcs pc, [r6], r0, asr #5 │ │ │ │ ldrbcs pc, [r4, #-590]! @ 0xfffffdb2 @ │ │ │ │ ldrcs pc, [r6, #704] @ 0x2c0 │ │ │ │ andsvs pc, r5, #536870912 @ 0x20000000 │ │ │ │ @ instruction: 0x46a946b2 │ │ │ │ sbcseq r6, r2, r1, lsr r8 │ │ │ │ @ instruction: 0xf0086c28 │ │ │ │ @ instruction: 0xf7aa070f │ │ │ │ - vmov.i32 , #53247 @ 0x0000cfff │ │ │ │ + @ instruction: 0xf3c4fbff │ │ │ │ vhsub.s8 d4, d2, d3 │ │ │ │ stcvs 2, cr6, [r8, #84]! @ 0x54 │ │ │ │ adceq r6, r3, #3211264 @ 0x310000 │ │ │ │ sbceq lr, r2, #323584 @ 0x4f000 │ │ │ │ rschi pc, sp, r1, asr #2 │ │ │ │ - mrrc2 7, 10, pc, r2, cr10 @ │ │ │ │ + blx 0xffd6b8d6 │ │ │ │ vmov.s16 r4, d13[0] │ │ │ │ stcvs 15, cr2, [r8, #448]! @ 0x1c0 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ teqpeq ip, ip, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ mvnne pc, r1, lsl #12 │ │ │ │ stcvs 8, cr5, [fp], #-840 @ 0xfffffcb8 │ │ │ │ strmi r4, [r2], #-1043 @ 0xfffffbed │ │ │ │ ldrmi r9, [sl], -r0, lsl #4 │ │ │ │ @ instruction: 0xf7a36808 │ │ │ │ - vmla.i8 , , │ │ │ │ + vmla.i8 d15, d23, d7 │ │ │ │ @ instruction: 0xf8da6215 │ │ │ │ @ instruction: 0xf8d91000 │ │ │ │ sbcseq r0, r2, r0, asr #32 │ │ │ │ - ldc2l 7, cr15, [r4], {170} @ 0xaa │ │ │ │ - blx 0xfe76b990 │ │ │ │ + ldc2l 7, cr15, [r4], #-680 @ 0xfffffd58 │ │ │ │ + blx 0x196ba50 │ │ │ │ ldclt 7, cr15, [r0, #1016] @ 0x3f8 │ │ │ │ andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ strvs pc, [r4, #-1606]! @ 0xfffff9ba │ │ │ │ ldrcs pc, [r6, #704] @ 0x2c0 │ │ │ │ ldrbtcs pc, [r4], -lr, asr #4 @ │ │ │ │ ldrcs pc, [r6], r0, asr #5 │ │ │ │ andsvs pc, r5, #536870912 @ 0x20000000 │ │ │ │ ldrtmi r4, [r1], sl, lsr #13 │ │ │ │ sbcseq r6, r2, r9, lsr #16 │ │ │ │ @ instruction: 0xf7aa6c30 │ │ │ │ - vmov.i32 d31, #52735 @ 0x0000cdff │ │ │ │ - blcs 0x1427e0 │ │ │ │ + @ instruction: 0xf3c4fbbd │ │ │ │ + blcs 0x1428a0 │ │ │ │ subshi pc, lr, #1 │ │ │ │ @ instruction: 0xf43e2b03 │ │ │ │ - blcs 0x1182b4 │ │ │ │ + blcs 0x118374 │ │ │ │ subhi pc, r0, #1 │ │ │ │ vmov.32 r4, d13[0] │ │ │ │ stmdavs r9!, {r4, r5, r6, r8, r9, sl, fp, sp} │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldcvs 8, cr5, [r2], #-844 @ 0xfffffcb4 │ │ │ │ ldrmi r0, [sl], #-678 @ 0xfffffd5a │ │ │ │ @ instruction: 0xf64e440b │ │ │ │ vaddw.s8 q9, q0, d28 │ │ │ │ svclt 0x004c0192 │ │ │ │ ldcleq 8, cr15, [r4, #-324] @ 0xfffffebc │ │ │ │ svceq 0x0030f851 │ │ │ │ @ instruction: 0xf7a39200 │ │ │ │ - ldrbt pc, [sp], #-2469 @ 0xfffff65b @ │ │ │ │ - addeq r2, r7, sl, ror #8 │ │ │ │ - strdeq r2, [r7], r2 @ │ │ │ │ - addeq r2, r7, ip, asr #6 │ │ │ │ - addeq r2, r7, r2, ror #5 │ │ │ │ - addeq r2, r7, r6, ror r2 │ │ │ │ - addeq r2, r7, r0, lsl #4 │ │ │ │ - addeq r2, r7, r0, lsl #3 │ │ │ │ + ldrbt pc, [sp], #-2373 @ 0xfffff6bb @ │ │ │ │ + addeq r2, r7, sl, lsr #7 │ │ │ │ + addeq r2, r7, r2, lsr r3 │ │ │ │ + addeq r2, r7, ip, lsl #5 │ │ │ │ + addeq r2, r7, r2, lsr #4 │ │ │ │ + @ instruction: 0x008721b6 │ │ │ │ + addeq r2, r7, r0, asr #2 │ │ │ │ + addeq r2, r7, r0, asr #1 │ │ │ │ andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ strtvs pc, [r4], -r6, asr #12 │ │ │ │ ldrcs pc, [r6], r0, asr #5 │ │ │ │ ldrbcs pc, [r4, #-590]! @ 0xfffffdb2 @ │ │ │ │ ldrcs pc, [r6, #704] @ 0x2c0 │ │ │ │ andsvs pc, r5, #536870912 @ 0x20000000 │ │ │ │ streq pc, [pc, -r4] │ │ │ │ strpl pc, [r1], #964 @ 0x3c4 │ │ │ │ sbcseq r6, r2, r1, lsr r8 │ │ │ │ ldrtmi r6, [r2], r8, lsr #24 │ │ │ │ - blx 0xff66b90e │ │ │ │ + blx 0x1e6b9ce │ │ │ │ stccs 6, cr4, [r2], {169} @ 0xa9 │ │ │ │ subshi pc, r2, #1 │ │ │ │ @ instruction: 0xf43e2c03 │ │ │ │ @ instruction: 0x2c01a9ed │ │ │ │ eorhi pc, pc, #1 │ │ │ │ ldrtmi r6, [r9], -r8, lsr #27 │ │ │ │ - @ instruction: 0xf9caf7f8 │ │ │ │ + @ instruction: 0xf96af7f8 │ │ │ │ vnmla.f64 d4, d29, d10 │ │ │ │ @ instruction: 0xf64d2f70 │ │ │ │ vbic.i32 d17, #4 @ 0x00000004 │ │ │ │ ldrbtmi r0, [fp], #-402 @ 0xfffffe6e │ │ │ │ @ instruction: 0xf501681b │ │ │ │ ldmpl r0, {r1, r2, r4, r7, r8, ip, sp, lr}^ │ │ │ │ strmi r6, [r2], #-3114 @ 0xfffff3d6 │ │ │ │ ldmdavs r3!, {r9, ip, pc} │ │ │ │ strmi r6, [r3], #-3500 @ 0xfffff254 │ │ │ │ andls r4, r1, r0, lsr #8 │ │ │ │ @ instruction: 0xf7a36808 │ │ │ │ - ldrt pc, [r3], #-2439 @ 0xfffff679 @ │ │ │ │ + ldrt pc, [r3], #-2343 @ 0xfffff6d9 @ │ │ │ │ andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ msrvs CPSR_s, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ ldrbcs pc, [r4, #-590]! @ 0xfffffdb2 @ │ │ │ │ ldrcs pc, [r6, #704] @ 0x2c0 │ │ │ │ andsvs pc, r5, #536870912 @ 0x20000000 │ │ │ │ strpl pc, [r1], #964 @ 0x3c4 │ │ │ │ ldmdavs r9, {r1, r3, r4, r7, r9, sl, lr} │ │ │ │ stcvs 0, cr0, [r8], #-840 @ 0xfffffcb8 │ │ │ │ @ instruction: 0xf7aa46a9 │ │ │ │ - @ instruction: 0x2c02fb9b │ │ │ │ + @ instruction: 0x2c02fb3b │ │ │ │ tstphi ip, #1 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf43e2c03 │ │ │ │ @ instruction: 0x2c01a9b3 │ │ │ │ movwhi pc, #4097 @ 0x1001 @ │ │ │ │ vmov.s16 r4, d29[0] │ │ │ │ @ instruction: 0xf64d2f70 │ │ │ │ vmvn.i32 d17, #4 @ 0x00000004 │ │ │ │ ldrbtmi r0, [fp], #-146 @ 0xffffff6e │ │ │ │ vtst.8 d6, d0, d11 │ │ │ │ @ instruction: 0xf8d0715c │ │ │ │ ldmpl r3, {r2, r3, r4, r6, r8, r9, sl}^ │ │ │ │ ldrmi r6, [r3], #-3114 @ 0xfffff3d6 │ │ │ │ @ instruction: 0xf7a3461a │ │ │ │ - strbt pc, [r5], #2323 @ 0x913 @ │ │ │ │ + strbt pc, [r5], #2227 @ 0x8b3 @ │ │ │ │ andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ strtvs pc, [r4], -r6, asr #12 │ │ │ │ ldrcs pc, [r6], r0, asr #5 │ │ │ │ ldrbcs pc, [r4, #-590]! @ 0xfffffdb2 @ │ │ │ │ ldrcs pc, [r6, #704] @ 0x2c0 │ │ │ │ andsvs pc, r5, #536870912 @ 0x20000000 │ │ │ │ sbcseq r6, r2, r1, lsr r8 │ │ │ │ @ instruction: 0xf7aa6c28 │ │ │ │ - @ instruction: 0xf7a2fb6d │ │ │ │ - @ instruction: 0xf3c4f92d │ │ │ │ + @ instruction: 0xf7a2fb0d │ │ │ │ + vmul.i , q10, d1[3] │ │ │ │ @ instruction: 0xf6025201 │ │ │ │ @ instruction: 0x46074254 │ │ │ │ addseq r6, r2, r1, lsr r8 │ │ │ │ - @ instruction: 0xf8c0f7aa │ │ │ │ + @ instruction: 0xf860f7aa │ │ │ │ ldrtmi r2, [r9], -r7, lsl #4 │ │ │ │ @ instruction: 0xf7a74638 │ │ │ │ - @ instruction: 0xf004fd61 │ │ │ │ + @ instruction: 0xf004fd01 │ │ │ │ vhsub.s8 d0, d2, d15 │ │ │ │ stcvs 2, cr6, [r8, #84]! @ 0x54 │ │ │ │ sbcseq r6, r2, r1, lsr r8 │ │ │ │ - blx 0x15eba12 │ │ │ │ + blx 0xffdebad0 │ │ │ │ vmov.32 r4, d29[0] │ │ │ │ @ instruction: 0xf64d2f70 │ │ │ │ vmvn.i32 d17, #4 @ 0x00000004 │ │ │ │ ldrbtmi r0, [fp], #-146 @ 0xffffff6e │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ andls r1, r1, #16384000 @ 0xfa0000 │ │ │ │ ldrmi r6, [sl], #-3498 @ 0xfffff256 │ │ │ │ stcvs 2, cr9, [sl], #-0 │ │ │ │ @ instruction: 0x461a4413 │ │ │ │ orrsvs pc, r9, r0, lsl #10 │ │ │ │ strbeq pc, [r8], #2256 @ 0x8d0 @ │ │ │ │ - @ instruction: 0xf912f7a3 │ │ │ │ + @ instruction: 0xf8b2f7a3 │ │ │ │ andeq pc, pc, #8 │ │ │ │ andsvs pc, r5, #536870912 @ 0x20000000 │ │ │ │ stcvs 8, cr6, [r8], #-196 @ 0xffffff3c │ │ │ │ @ instruction: 0xf7aa00d2 │ │ │ │ - @ instruction: 0xf7f9fbd3 │ │ │ │ - @ instruction: 0xf7fef999 │ │ │ │ + @ instruction: 0xf7f9fb73 │ │ │ │ + @ instruction: 0xf7fef961 │ │ │ │ vmull.u8 , d20, d15 │ │ │ │ @ instruction: 0xf6464203 │ │ │ │ vsubhn.i16 d22, q0, q10 │ │ │ │ vmin.s8 d18, d30, d6 │ │ │ │ vbic.i32 q9, #262144 @ 0x00040000 │ │ │ │ vqrshl.s8 d2, d6, d18 │ │ │ │ ssatmi r6, #19, r5, lsl #4 │ │ │ │ ldmdavs r1!, {r0, r3, r5, r7, r9, sl, lr} │ │ │ │ stcvs 0, cr0, [r8], #-840 @ 0xfffffcb8 │ │ │ │ streq pc, [pc, -r8] │ │ │ │ - blx 0x76ba86 │ │ │ │ + blx 0xfef6bb44 │ │ │ │ andeq pc, pc, #4 │ │ │ │ andsvs pc, r5, #536870912 @ 0x20000000 │ │ │ │ stcvs 8, cr6, [r8, #196]! @ 0xc4 │ │ │ │ - b 0x146e684 │ │ │ │ + b 0x146e744 │ │ │ │ @ instruction: 0xf14002c2 │ │ │ │ @ instruction: 0xf7aa87fa │ │ │ │ - blmi 0x1cec82c │ │ │ │ + blmi 0x1cec76c │ │ │ │ svccs 0x0070ee1d │ │ │ │ teqpne r4, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldmpl r2, {r3, r5, r7, r8, sl, fp, sp, lr}^ │ │ │ │ ldrmi r6, [r3], #-3115 @ 0xfffff3d5 │ │ │ │ @ instruction: 0xf8514402 │ │ │ │ andls r0, r0, #36, 30 @ 0x90 │ │ │ │ @ instruction: 0xf7a3461a │ │ │ │ - rsceq pc, r5, #10682368 @ 0xa30000 │ │ │ │ + rsceq pc, r5, #4390912 @ 0x430000 │ │ │ │ mrcge 5, 5, APSR_nzcv, cr9, cr15, {1} │ │ │ │ ldrsbeq pc, [r8], #-137 @ 0xffffff77 @ │ │ │ │ @ instruction: 0xf7f84639 │ │ │ │ - @ instruction: 0xf8d9f8f3 │ │ │ │ + @ instruction: 0xf8d9f893 │ │ │ │ andls r2, r4, #64 @ 0x40 │ │ │ │ @ instruction: 0xf8d99904 │ │ │ │ @ instruction: 0x46082058 │ │ │ │ - blx 0xfefebaea │ │ │ │ + blx 0x17ebbaa │ │ │ │ vrsubhn.i16 d30, q10, │ │ │ │ @ instruction: 0xf6464203 │ │ │ │ vaddl.s8 q11, d0, d20 │ │ │ │ vqadd.s8 d18, d30, d6 │ │ │ │ vbic.i32 q9, #1024 @ 0x00000400 │ │ │ │ vcge.s8 d2, d18, d6 │ │ │ │ @ instruction: 0x461d6215 │ │ │ │ stmdavs r1, {r1, r7, r9, sl, lr} │ │ │ │ ldcvs 0, cr0, [r8], {210} @ 0xd2 │ │ │ │ streq pc, [pc], -r4 │ │ │ │ @ instruction: 0xf0084699 │ │ │ │ @ instruction: 0xf7aa070f │ │ │ │ - @ instruction: 0x6da8facf │ │ │ │ + @ instruction: 0x6da8fa6f │ │ │ │ orrne pc, r0, #4, 8 @ 0x4000000 │ │ │ │ adceq r4, r2, #51380224 @ 0x3100000 │ │ │ │ ldrbhi pc, [sl, -r0, asr #2]! @ │ │ │ │ @ instruction: 0xf0012b00 │ │ │ │ @ instruction: 0xf7f88046 │ │ │ │ - blmi 0x13ebfa0 │ │ │ │ + blmi 0x13ebee0 │ │ │ │ svccs 0x0070ee1d │ │ │ │ ldrbtmi r6, [fp], #-3496 @ 0xfffff258 │ │ │ │ @ instruction: 0xf64c681b │ │ │ │ vbic.i32 d16, #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf6010192 │ │ │ │ ldmpl r2, {r2, r3, r8, ip, sp, lr}^ │ │ │ │ ldrmi r6, [r3], #-3115 @ 0xfffff3d5 │ │ │ │ andls r4, r0, #33554432 @ 0x2000000 │ │ │ │ stmdavs r8, {r1, r3, r4, r9, sl, lr} │ │ │ │ - @ instruction: 0xf858f7a3 │ │ │ │ + @ instruction: 0xfff8f7a2 │ │ │ │ vmlsl.u q15, d4, d3[7] │ │ │ │ @ instruction: 0xf6464203 │ │ │ │ vsubhn.i16 d22, q0, q10 │ │ │ │ vmin.s8 d18, d30, d6 │ │ │ │ vbic.i32 q9, #262144 @ 0x00040000 │ │ │ │ vqrshl.s8 d2, d6, d18 │ │ │ │ ldmdavs r1!, {r0, r2, r4, r9, sp, lr} │ │ │ │ stcvs 0, cr0, [r8], #-840 @ 0xfffffcb8 │ │ │ │ - blx 0xfe7ebb80 │ │ │ │ + blx 0xfebc40 │ │ │ │ andeq pc, pc, #4 │ │ │ │ andsvs pc, r5, #536870912 @ 0x20000000 │ │ │ │ stcvs 8, cr6, [r8, #196]! @ 0xc4 │ │ │ │ @ instruction: 0xf7aa00d2 │ │ │ │ - @ instruction: 0xf3c4fa93 │ │ │ │ - stcvs 0, cr5, [pc, #4]! @ 0xadcf4 │ │ │ │ + vmvn.i16 d31, #49920 @ 0xc300 │ │ │ │ + stcvs 0, cr5, [pc, #4]! @ 0xaddb4 │ │ │ │ @ instruction: 0xf7a26c2c │ │ │ │ - blmi 0xd6d124 │ │ │ │ + blmi 0xd6d064 │ │ │ │ svccs 0x0070ee1d │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldmdbne r3, {r1, r4, r6, r7, fp, ip, lr} │ │ │ │ ldrtmi r4, [sl], #-1040 @ 0xfffffbf0 │ │ │ │ andcs lr, r0, sp, asr #19 │ │ │ │ eorsne pc, r4, sp, asr #12 │ │ │ │ addseq pc, r2, r0, asr #5 │ │ │ │ @ instruction: 0xe739461a │ │ │ │ tstpvs r5, #805306368 @ p-variant is OBSOLETE @ 0x30000000 │ │ │ │ ldrdne pc, [r0], -sl │ │ │ │ ldrsbeq pc, [r8], #-137 @ 0xffffff77 @ │ │ │ │ @ instruction: 0xf7aa00da │ │ │ │ - blmi 0xa6c6f8 │ │ │ │ + blmi 0xa6c638 │ │ │ │ svccs 0x0070ee1d │ │ │ │ msrcc R12_usr, pc │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ cmnpvc r4, r1, lsl #4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf8d958d0 │ │ │ │ strmi r2, [r2], #-64 @ 0xffffffc0 │ │ │ │ @ instruction: 0xf8da9200 │ │ │ │ @ instruction: 0xf8d93000 │ │ │ │ strmi r4, [r3], #-88 @ 0xffffffa8 │ │ │ │ andls r4, r1, r0, lsr #8 │ │ │ │ - @ instruction: 0xf7a36808 │ │ │ │ - @ instruction: 0xf7fff82f │ │ │ │ + @ instruction: 0xf7a26808 │ │ │ │ + @ instruction: 0xf7ffffcf │ │ │ │ vpmin.s8 , , │ │ │ │ @ instruction: 0xf8da6315 │ │ │ │ @ instruction: 0xf8d91000 │ │ │ │ sbcseq r0, sl, r8, asr r0 │ │ │ │ - blx 0x146bc1c │ │ │ │ + @ instruction: 0xf9eef7aa │ │ │ │ vmov.32 r4, d13[0] │ │ │ │ @ instruction: 0xf64f2f70 │ │ │ │ vaddw.s8 , q0, d20 │ │ │ │ ldrbtmi r0, [fp], #-402 @ 0xfffffe6e │ │ │ │ @ instruction: 0xf501681b │ │ │ │ ldmpl r0, {r1, r2, r3, r4, r6, r7, r8, sp, lr}^ │ │ │ │ ldrdcs pc, [r0], #-137 @ 0xffffff77 │ │ │ │ andls r4, r0, #33554432 @ 0x2000000 │ │ │ │ ldrdcc pc, [r0], -sl │ │ │ │ ldrsbmi pc, [r8], #-137 @ 0xffffff77 @ │ │ │ │ strtmi r4, [r0], #-1027 @ 0xfffffbfd │ │ │ │ stmdavs r8, {r0, ip, pc} │ │ │ │ - @ instruction: 0xf80af7a3 │ │ │ │ - blt 0xfee6bda8 │ │ │ │ - addeq r2, r7, r6, ror #1 │ │ │ │ - addeq r2, r7, sl, ror r0 │ │ │ │ - strdeq r1, [r7], lr │ │ │ │ - addeq r1, r7, r0, ror pc │ │ │ │ - addeq r1, r7, r2, ror #29 │ │ │ │ - addeq r1, r7, r8, ror lr │ │ │ │ - addeq r1, r7, ip, lsr lr │ │ │ │ - strdeq r1, [r7], r2 │ │ │ │ + @ instruction: 0xffaaf7a2 │ │ │ │ + blt 0xfee6be68 │ │ │ │ + addeq r2, r7, r6, lsr #32 │ │ │ │ + @ instruction: 0x00871fba │ │ │ │ + addeq r1, r7, lr, lsr pc │ │ │ │ + @ instruction: 0x00871eb0 │ │ │ │ + addeq r1, r7, r2, lsr #28 │ │ │ │ + @ instruction: 0x00871db8 │ │ │ │ + addeq r1, r7, ip, ror sp │ │ │ │ + addeq r1, r7, r2, lsr sp │ │ │ │ tstpvs r5, #805306368 @ p-variant is OBSOLETE @ 0x30000000 │ │ │ │ ldrdne pc, [r0], -sl │ │ │ │ ldrsbeq pc, [r8], #-137 @ 0xffffff77 @ │ │ │ │ @ instruction: 0xf7aa00da │ │ │ │ - blmi 0xff6ec644 │ │ │ │ + blmi 0xff6ec584 │ │ │ │ svccs 0x0070ee1d │ │ │ │ msrcc R12_usr, pc │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ msrvs (UNDEF: 108), r1 │ │ │ │ @ instruction: 0xf8d958d0 │ │ │ │ strmi r2, [r2], #-64 @ 0xffffffc0 │ │ │ │ @ instruction: 0xf8da9200 │ │ │ │ @ instruction: 0xf8d93000 │ │ │ │ strmi r4, [r3], #-88 @ 0xffffffa8 │ │ │ │ andls r4, r1, r0, lsr #8 │ │ │ │ @ instruction: 0xf7a26808 │ │ │ │ - @ instruction: 0xf7ffffd5 │ │ │ │ + @ instruction: 0xf7ffff75 │ │ │ │ vpmax.s8 d11, d19, d1 │ │ │ │ @ instruction: 0xf8da6315 │ │ │ │ @ instruction: 0xf8d91000 │ │ │ │ sbcseq r0, sl, r8, asr r0 │ │ │ │ - @ instruction: 0xf9f4f7aa │ │ │ │ + @ instruction: 0xf994f7aa │ │ │ │ vnmla.f64 d4, d29, d6 │ │ │ │ @ instruction: 0xf64f2f70 │ │ │ │ vaddw.s8 , q0, d20 │ │ │ │ ldrbtmi r0, [fp], #-402 @ 0xfffffe6e │ │ │ │ @ instruction: 0xf501681b │ │ │ │ ldmpl r0, {r0, r2, r3, r4, r5, r7, r8, sp, lr}^ │ │ │ │ ldrdcs pc, [r0], #-137 @ 0xffffff77 │ │ │ │ andls r4, r0, #33554432 @ 0x2000000 │ │ │ │ ldrdcc pc, [r0], -sl │ │ │ │ ldrsbmi pc, [r8], #-137 @ 0xffffff77 @ │ │ │ │ strtmi r4, [r0], #-1027 @ 0xfffffbfd │ │ │ │ stmdavs r8, {r0, ip, pc} │ │ │ │ - @ instruction: 0xffb0f7a2 │ │ │ │ - blt 0x17ebe5c │ │ │ │ + @ instruction: 0xff50f7a2 │ │ │ │ + blt 0x17ebf1c │ │ │ │ tstpvs r5, #805306368 @ p-variant is OBSOLETE @ 0x30000000 │ │ │ │ ldrdne pc, [r0], -sl │ │ │ │ ldrsbeq pc, [r8], #-137 @ 0xffffff77 @ │ │ │ │ @ instruction: 0xf7aa00da │ │ │ │ - blmi 0xfee2c5b0 │ │ │ │ + blmi 0xfee2c4f0 │ │ │ │ svccs 0x0070ee1d │ │ │ │ msrcc R12_usr, pc │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ msrpl (UNDEF: 100), r1 │ │ │ │ @ instruction: 0xf8d958d0 │ │ │ │ strmi r2, [r2], #-64 @ 0xffffffc0 │ │ │ │ @ instruction: 0xf8da9200 │ │ │ │ @ instruction: 0xf8d93000 │ │ │ │ strmi r4, [r3], #-88 @ 0xffffffa8 │ │ │ │ andls r4, r1, r0, lsr #8 │ │ │ │ @ instruction: 0xf7a26808 │ │ │ │ - @ instruction: 0xf7ffff8b │ │ │ │ + @ instruction: 0xf7ffff2b │ │ │ │ vpmin.s8 d11, d3, d23 │ │ │ │ @ instruction: 0xf8da6315 │ │ │ │ @ instruction: 0xf8d91000 │ │ │ │ sbcseq r0, sl, r8, asr r0 │ │ │ │ - @ instruction: 0xf9aaf7aa │ │ │ │ + @ instruction: 0xf94af7aa │ │ │ │ vnmls.f64 d4, d29, d19 │ │ │ │ @ instruction: 0xf64f2f70 │ │ │ │ vaddw.s8 , q0, d20 │ │ │ │ ldrbtmi r0, [fp], #-402 @ 0xfffffe6e │ │ │ │ @ instruction: 0xf501681b │ │ │ │ ldmpl r0, {r2, r3, r4, r7, r8, sp, lr}^ │ │ │ │ ldrdcs pc, [r0], #-137 @ 0xffffff77 │ │ │ │ andls r4, r0, #33554432 @ 0x2000000 │ │ │ │ ldrdcc pc, [r0], -sl │ │ │ │ ldrsbmi pc, [r8], #-137 @ 0xffffff77 @ │ │ │ │ strtmi r4, [r0], #-1027 @ 0xfffffbfd │ │ │ │ stmdavs r8, {r0, ip, pc} │ │ │ │ - @ instruction: 0xff66f7a2 │ │ │ │ - blt 0x56bef0 │ │ │ │ + @ instruction: 0xff06f7a2 │ │ │ │ + blt 0x56bfb0 │ │ │ │ tstpvs r5, #805306368 @ p-variant is OBSOLETE @ 0x30000000 │ │ │ │ ldrdne pc, [r0], -sl │ │ │ │ ldrsbeq pc, [r8], #-137 @ 0xffffff77 @ │ │ │ │ @ instruction: 0xf7aa00da │ │ │ │ - blmi 0xfe56c51c │ │ │ │ + blmi 0xfe56c45c │ │ │ │ svccs 0x0070ee1d │ │ │ │ msrcc R12_usr, pc │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ cmppmi ip, r1, lsl #4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf8d958d0 │ │ │ │ strmi r2, [r2], #-64 @ 0xffffffc0 │ │ │ │ @ instruction: 0xf8da9200 │ │ │ │ @ instruction: 0xf8d93000 │ │ │ │ strmi r4, [r3], #-88 @ 0xffffffa8 │ │ │ │ andls r4, r1, r0, lsr #8 │ │ │ │ @ instruction: 0xf7a26808 │ │ │ │ - @ instruction: 0xf7ffff41 │ │ │ │ + @ instruction: 0xf7fffee1 │ │ │ │ vmla.i8 , , │ │ │ │ @ instruction: 0xf8da6315 │ │ │ │ @ instruction: 0xf8d91000 │ │ │ │ sbcseq r0, sl, r8, asr r0 │ │ │ │ - @ instruction: 0xf960f7aa │ │ │ │ + @ instruction: 0xf900f7aa │ │ │ │ vnmls.f64 d4, d29, d0 │ │ │ │ @ instruction: 0xf64f2f70 │ │ │ │ vaddw.s8 , q0, d20 │ │ │ │ ldrbtmi r0, [fp], #-402 @ 0xfffffe6e │ │ │ │ @ instruction: 0xf501681b │ │ │ │ ldmpl r0, {r1, r2, r4, r5, r6, r8, ip, sp, lr}^ │ │ │ │ ldrdcs pc, [r0], #-137 @ 0xffffff77 │ │ │ │ andls r4, r0, #33554432 @ 0x2000000 │ │ │ │ ldrdcc pc, [r0], -sl │ │ │ │ ldrsbmi pc, [r8], #-137 @ 0xffffff77 @ │ │ │ │ strtmi r4, [r0], #-1027 @ 0xfffffbfd │ │ │ │ stmdavs r8, {r0, ip, pc} │ │ │ │ - @ instruction: 0xff1cf7a2 │ │ │ │ + cdp2 7, 11, cr15, cr12, cr2, {5} │ │ │ │ stmiblt r8, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ tstpvs r5, #805306368 @ p-variant is OBSOLETE @ 0x30000000 │ │ │ │ ldrdne pc, [r0], -sl │ │ │ │ ldrsbeq pc, [r8], #-137 @ 0xffffff77 @ │ │ │ │ @ instruction: 0xf7aa00da │ │ │ │ - blmi 0x1cac488 │ │ │ │ + blmi 0x1cac3c8 │ │ │ │ svccs 0x0070ee1d │ │ │ │ msrcc R12_usr, pc │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ cmppvc r5, r1, lsl #10 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf8d958d0 │ │ │ │ strmi r2, [r2], #-64 @ 0xffffffc0 │ │ │ │ @ instruction: 0xf8da9200 │ │ │ │ @ instruction: 0xf8d93000 │ │ │ │ strmi r4, [r3], #-88 @ 0xffffffa8 │ │ │ │ andls r4, r1, r0, lsr #8 │ │ │ │ @ instruction: 0xf7a26808 │ │ │ │ - @ instruction: 0xf7fffef7 │ │ │ │ + @ instruction: 0xf7fffe97 │ │ │ │ vmla.i8 d11, d19, d19 │ │ │ │ @ instruction: 0xf8da6315 │ │ │ │ @ instruction: 0xf8d91000 │ │ │ │ sbcseq r0, sl, r8, asr r0 │ │ │ │ - @ instruction: 0xf916f7aa │ │ │ │ + @ instruction: 0xf8b6f7aa │ │ │ │ @ instruction: 0xee1d4b5d │ │ │ │ @ instruction: 0xf64f2f70 │ │ │ │ vaddw.s8 , q0, d20 │ │ │ │ ldrbtmi r0, [fp], #-402 @ 0xfffffe6e │ │ │ │ @ instruction: 0xf501681b │ │ │ │ ldmpl r0, {r2, r5, r6, r7, r8, ip, sp, lr}^ │ │ │ │ ldrdcs pc, [r0], #-137 @ 0xffffff77 │ │ │ │ andls r4, r0, #33554432 @ 0x2000000 │ │ │ │ ldrdcc pc, [r0], -sl │ │ │ │ ldrsbmi pc, [r8], #-137 @ 0xffffff77 @ │ │ │ │ strtmi r4, [r0], #-1027 @ 0xfffffbfd │ │ │ │ stmdavs r8, {r0, ip, pc} │ │ │ │ - cdp2 7, 13, cr15, cr2, cr2, {5} │ │ │ │ + cdp2 7, 7, cr15, cr2, cr2, {5} │ │ │ │ ldmdblt lr!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ tstpvs r5, #805306368 @ p-variant is OBSOLETE @ 0x30000000 │ │ │ │ ldrdne pc, [r0], -sl │ │ │ │ ldrsbeq pc, [r8], #-137 @ 0xffffff77 @ │ │ │ │ @ instruction: 0xf7aa00da │ │ │ │ - blmi 0x13ec3f4 │ │ │ │ + blmi 0x13ec334 │ │ │ │ svccs 0x0070ee1d │ │ │ │ msrcc R12_usr, pc │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0x71a2f501 │ │ │ │ @ instruction: 0xf8d958d0 │ │ │ │ strmi r2, [r2], #-64 @ 0xffffffc0 │ │ │ │ @ instruction: 0xf8da9200 │ │ │ │ @ instruction: 0xf8d93000 │ │ │ │ strmi r4, [r3], #-88 @ 0xffffffa8 │ │ │ │ andls r4, r1, r0, lsr #8 │ │ │ │ @ instruction: 0xf7a26808 │ │ │ │ - @ instruction: 0xf7fffead │ │ │ │ + @ instruction: 0xf7fffe4d │ │ │ │ vmul.i8 , , │ │ │ │ @ instruction: 0xf8da6315 │ │ │ │ @ instruction: 0xf8d91000 │ │ │ │ sbcseq r0, sl, r8, asr r0 │ │ │ │ - @ instruction: 0xf8ccf7aa │ │ │ │ + @ instruction: 0xf86cf7aa │ │ │ │ vmov.s16 r4, d13[0] │ │ │ │ @ instruction: 0xf64f2f70 │ │ │ │ vaddw.s8 , q0, d20 │ │ │ │ ldrbtmi r0, [fp], #-402 @ 0xfffffe6e │ │ │ │ biccc r6, r0, fp, lsl r8 │ │ │ │ @ instruction: 0xf8d958d0 │ │ │ │ strmi r2, [r2], #-64 @ 0xffffffc0 │ │ │ │ @ instruction: 0xf8da9200 │ │ │ │ @ instruction: 0xf8d93000 │ │ │ │ strmi r4, [r3], #-88 @ 0xffffffa8 │ │ │ │ andls r4, r1, r0, lsr #8 │ │ │ │ @ instruction: 0xf7a26808 │ │ │ │ - @ instruction: 0xf7fffe89 │ │ │ │ + @ instruction: 0xf7fffe29 │ │ │ │ vmul.i8 d11, d3, d21 │ │ │ │ @ instruction: 0xf8da6315 │ │ │ │ @ instruction: 0xf8d91000 │ │ │ │ sbcseq r0, sl, r8, asr r0 │ │ │ │ - @ instruction: 0xf8a8f7aa │ │ │ │ + @ instruction: 0xf848f7aa │ │ │ │ vnmls.f64 d4, d13, d25 │ │ │ │ @ instruction: 0xf64f2f70 │ │ │ │ vaddw.s8 , q0, d20 │ │ │ │ ldrbtmi r0, [fp], #-402 @ 0xfffffe6e │ │ │ │ teqcc ip, fp, lsl r8 │ │ │ │ @ instruction: 0xf8d958d0 │ │ │ │ strmi r2, [r2], #-64 @ 0xffffffc0 │ │ │ │ @ instruction: 0xf8da9200 │ │ │ │ @ instruction: 0xf8d93000 │ │ │ │ strmi r4, [r3], #-88 @ 0xffffffa8 │ │ │ │ andls r4, r1, r0, lsr #8 │ │ │ │ @ instruction: 0xf7a26808 │ │ │ │ - @ instruction: 0xf7fffe65 │ │ │ │ + @ instruction: 0xf7fffe05 │ │ │ │ vmul.i8 d11, d3, d1 │ │ │ │ @ instruction: 0xf8da6315 │ │ │ │ @ instruction: 0xf8d91000 │ │ │ │ sbcseq r0, sl, r8, asr r0 │ │ │ │ - @ instruction: 0xf884f7aa │ │ │ │ + @ instruction: 0xf824f7aa │ │ │ │ vmov.32 r4, d13[0] │ │ │ │ @ instruction: 0xf64f2f70 │ │ │ │ vaddw.s8 , q0, d20 │ │ │ │ ldrbtmi r0, [fp], #-402 @ 0xfffffe6e │ │ │ │ stmdbcc r8, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ @ instruction: 0xf8d958d0 │ │ │ │ strmi r2, [r2], #-64 @ 0xffffffc0 │ │ │ │ @ instruction: 0xf8da9200 │ │ │ │ @ instruction: 0xf8d93000 │ │ │ │ strmi r4, [r3], #-88 @ 0xffffffa8 │ │ │ │ andls r4, r1, r0, lsr #8 │ │ │ │ @ instruction: 0xf7a26808 │ │ │ │ - @ instruction: 0xf7fffe41 │ │ │ │ + @ instruction: 0xf7fffde1 │ │ │ │ svclt 0x0000b8ed │ │ │ │ - addeq r1, r7, r8, lsl #27 │ │ │ │ - addeq r1, r7, lr, lsr sp │ │ │ │ - strdeq r1, [r7], r4 │ │ │ │ - addeq r1, r7, sl, lsr #25 │ │ │ │ - addeq r1, r7, r0, ror #24 │ │ │ │ - addeq r1, r7, r6, lsl ip │ │ │ │ - addeq r1, r7, ip, asr #23 │ │ │ │ - addeq r1, r7, r2, lsl #23 │ │ │ │ - addeq r1, r7, r8, lsr fp │ │ │ │ - addeq r1, r7, lr, ror #21 │ │ │ │ - addeq r1, r7, r6, lsr #21 │ │ │ │ - addeq r1, r7, lr, asr sl │ │ │ │ + addeq r1, r7, r8, asr #25 │ │ │ │ + addeq r1, r7, lr, ror ip │ │ │ │ + addeq r1, r7, r4, lsr ip │ │ │ │ + addeq r1, r7, sl, ror #23 │ │ │ │ + addeq r1, r7, r0, lsr #23 │ │ │ │ + addeq r1, r7, r6, asr fp │ │ │ │ + addeq r1, r7, ip, lsl #22 │ │ │ │ + addeq r1, r7, r2, asr #21 │ │ │ │ + addeq r1, r7, r8, ror sl │ │ │ │ + addeq r1, r7, lr, lsr #20 │ │ │ │ + addeq r1, r7, r6, ror #19 │ │ │ │ + umulleq r1, r7, lr, r9 │ │ │ │ tstpvs r5, #805306368 @ p-variant is OBSOLETE @ 0x30000000 │ │ │ │ ldrdne pc, [r0], -sl │ │ │ │ ldrsbeq pc, [r8], #-137 @ 0xffffff77 @ │ │ │ │ - @ instruction: 0xf7aa00da │ │ │ │ - blmi 0xff6ac2a0 │ │ │ │ + @ instruction: 0xf7a900da │ │ │ │ + blmi 0xff6ae1e0 │ │ │ │ svccs 0x0070ee1d │ │ │ │ msrcc R12_usr, pc │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldmpl r0, {r2, r3, r6, r7, r8, fp, ip, sp}^ │ │ │ │ ldrdcs pc, [r0], #-137 @ 0xffffff77 │ │ │ │ andls r4, r0, #33554432 @ 0x2000000 │ │ │ │ ldrdcc pc, [r0], -sl │ │ │ │ ldrsbmi pc, [r8], #-137 @ 0xffffff77 @ │ │ │ │ strtmi r4, [r0], #-1027 @ 0xfffffbfd │ │ │ │ stmdavs r8, {r0, ip, pc} │ │ │ │ - cdp2 7, 0, cr15, cr4, cr2, {5} │ │ │ │ + stc2 7, cr15, [r4, #648]! @ 0x288 │ │ │ │ ldmlt r0!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ tstpvs r5, #805306368 @ p-variant is OBSOLETE @ 0x30000000 │ │ │ │ ldrdne pc, [r0], -sl │ │ │ │ ldrsbeq pc, [r8], #-137 @ 0xffffff77 @ │ │ │ │ - @ instruction: 0xf7aa00da │ │ │ │ - blmi 0xff26c258 │ │ │ │ + @ instruction: 0xf7a900da │ │ │ │ + blmi 0xff26e198 │ │ │ │ svccs 0x0070ee1d │ │ │ │ msrcs R12_fiq, lr │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0x71a8f601 │ │ │ │ @ instruction: 0xf8d958d0 │ │ │ │ strmi r2, [r2], #-64 @ 0xffffffc0 │ │ │ │ @ instruction: 0xf8da9200 │ │ │ │ @ instruction: 0xf8d93000 │ │ │ │ strmi r4, [r3], #-88 @ 0xffffffa8 │ │ │ │ andls r4, r1, r0, lsr #8 │ │ │ │ @ instruction: 0xf7a26808 │ │ │ │ - @ instruction: 0xf7fffddf │ │ │ │ + @ instruction: 0xf7fffd7f │ │ │ │ vadd.i8 d11, d19, d11 │ │ │ │ @ instruction: 0xf8da6315 │ │ │ │ @ instruction: 0xf8d91000 │ │ │ │ sbcseq r0, sl, r8, asr r0 │ │ │ │ - @ instruction: 0xfffef7a9 │ │ │ │ + @ instruction: 0xff9ef7a9 │ │ │ │ vmov.s16 r4, d29[0] │ │ │ │ @ instruction: 0xf64e2f70 │ │ │ │ vaddw.s8 q9, q0, d28 │ │ │ │ ldrbtmi r0, [fp], #-402 @ 0xfffffe6e │ │ │ │ @ instruction: 0xf601681b │ │ │ │ ldmpl r0, {r2, r5, r8, ip, sp, lr}^ │ │ │ │ ldrdcs pc, [r0], #-137 @ 0xffffff77 │ │ │ │ andls r4, r0, #33554432 @ 0x2000000 │ │ │ │ ldrdcc pc, [r0], -sl │ │ │ │ ldrsbmi pc, [r8], #-137 @ 0xffffff77 @ │ │ │ │ strtmi r4, [r0], #-1027 @ 0xfffffbfd │ │ │ │ stmdavs r8, {r0, ip, pc} │ │ │ │ - ldc2 7, cr15, [sl, #648]! @ 0x288 │ │ │ │ + ldc2l 7, cr15, [sl, #-648] @ 0xfffffd78 │ │ │ │ stmdalt r6!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ tstpvs r5, #805306368 @ p-variant is OBSOLETE @ 0x30000000 │ │ │ │ ldrdne pc, [r0], -sl │ │ │ │ ldrsbeq pc, [r8], #-137 @ 0xffffff77 @ │ │ │ │ @ instruction: 0xf7a900da │ │ │ │ - blmi 0xfe9ae1c4 │ │ │ │ + blmi 0xfe9ae104 │ │ │ │ svccs 0x0070ee1d │ │ │ │ msrcc R12_usr, pc │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ tstpvc r3, r1, lsl #10 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf8d958d0 │ │ │ │ strmi r2, [r2], #-64 @ 0xffffffc0 │ │ │ │ @ instruction: 0xf8da9200 │ │ │ │ @ instruction: 0xf8d93000 │ │ │ │ strmi r4, [r3], #-88 @ 0xffffffa8 │ │ │ │ andls r4, r1, r0, lsr #8 │ │ │ │ @ instruction: 0xf7a26808 │ │ │ │ - @ instruction: 0xf7fffd95 │ │ │ │ + @ instruction: 0xf7fffd35 │ │ │ │ vmul.i , q2, d1[0] │ │ │ │ @ instruction: 0xf6464203 │ │ │ │ vsubhn.i16 d22, q0, q10 │ │ │ │ vmin.s8 d18, d30, d6 │ │ │ │ vbic.i32 q9, #262144 @ 0x00040000 │ │ │ │ vqrshl.s8 d2, d6, d18 │ │ │ │ ssatmi r6, #19, r5, lsl #4 │ │ │ │ ldmdavs r1!, {r0, r3, r5, r7, r9, sl, lr} │ │ │ │ stcvs 0, cr0, [r8], #-840 @ 0xfffffcb8 │ │ │ │ streq pc, [pc, -r8] │ │ │ │ - @ instruction: 0xffa8f7a9 │ │ │ │ + @ instruction: 0xff48f7a9 │ │ │ │ andeq pc, pc, #4 │ │ │ │ andsvs pc, r5, #536870912 @ 0x20000000 │ │ │ │ stcvs 8, cr6, [r8, #196]! @ 0xc4 │ │ │ │ - b 0x146ec68 │ │ │ │ + b 0x146ed28 │ │ │ │ @ instruction: 0xf14002c2 │ │ │ │ @ instruction: 0xf7a9841d │ │ │ │ - blmi 0xfe22e148 │ │ │ │ + blmi 0xfe22e088 │ │ │ │ svccs 0x0070ee1d │ │ │ │ ldrbtmi r6, [fp], #-3496 @ 0xfffff258 │ │ │ │ @ instruction: 0xf64c681b │ │ │ │ vbic.i32 d16, #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf6010192 │ │ │ │ ldmpl r2, {r2, r8, sp, lr}^ │ │ │ │ ldrmi r6, [r3], #-3115 @ 0xfffff3d5 │ │ │ │ andls r4, r0, #33554432 @ 0x2000000 │ │ │ │ stmdavs r8, {r1, r3, r4, r9, sl, lr} │ │ │ │ - ldc2 7, cr15, [r0, #-648]! @ 0xfffffd78 │ │ │ │ + ldc2l 7, cr15, [r0], {162} @ 0xa2 │ │ │ │ @ instruction: 0xf53f02e1 │ │ │ │ @ instruction: 0xf8d9ab46 │ │ │ │ @ instruction: 0x46390058 │ │ │ │ - stc2 7, cr15, [r0, #988] @ 0x3dc │ │ │ │ + stc2 7, cr15, [r0, #-988]! @ 0xfffffc24 │ │ │ │ ldrsbcc pc, [r8], #-137 @ 0xffffff77 @ │ │ │ │ ldrmi r9, [r9], -r4, lsl #6 │ │ │ │ @ instruction: 0xf7ac4618 │ │ │ │ - str pc, [r4], #4035 @ 0xfc3 │ │ │ │ + str pc, [r4], #3939 @ 0xf63 │ │ │ │ @ instruction: 0xf47d070a │ │ │ │ @ instruction: 0xf7a1ad91 │ │ │ │ - vmvn.i32 d31, #12845055 @ 0x00c3ffff │ │ │ │ + @ instruction: 0xf3c4fcd3 │ │ │ │ @ instruction: 0xf6464203 │ │ │ │ vsubw.s8 q11, q0, d20 │ │ │ │ @ instruction: 0xf6022396 │ │ │ │ strmi r4, [r5], -ip, asr #4 │ │ │ │ addseq r6, r2, r9, lsl r8 │ │ │ │ - stc2l 7, cr15, [r2], {169} @ 0xa9 │ │ │ │ + stc2l 7, cr15, [r2], #-676 @ 0xfffffd5c │ │ │ │ @ instruction: 0xf008462a │ │ │ │ ldrtmi r0, [r8], -pc, lsl #2 │ │ │ │ stc2l 7, cr15, [ip, #996] @ 0x3e4 │ │ │ │ ldmlt ip!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ andeq pc, pc, #1 │ │ │ │ strvs pc, [r4, #-1606]! @ 0xfffff9ba │ │ │ │ ldrcs pc, [r6, #704] @ 0x2c0 │ │ │ │ cmnpcs r4, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ andsvs pc, r5, #536870912 @ 0x20000000 │ │ │ │ stmdavs r9!, {r2, r8, r9, ip, pc} │ │ │ │ ldcvs 0, cr0, [r8], {210} @ 0xd2 │ │ │ │ - @ instruction: 0xff4af7a9 │ │ │ │ + cdp2 7, 14, cr15, cr10, cr9, {5} │ │ │ │ @ instruction: 0xf3c49b04 │ │ │ │ vhsub.s8 d4, d2, d3 │ │ │ │ stmdavs r9!, {r0, r2, r4, r9, sp, lr} │ │ │ │ smullseq r6, r2, r8, sp │ │ │ │ - @ instruction: 0xff40f7a9 │ │ │ │ + cdp2 7, 14, cr15, cr0, cr9, {5} │ │ │ │ @ instruction: 0x6c199b04 │ │ │ │ @ instruction: 0x46086d9a │ │ │ │ - @ instruction: 0xf84af7aa │ │ │ │ - stc2l 7, cr15, [r0, #988]! @ 0x3dc │ │ │ │ + @ instruction: 0xffeaf7a9 │ │ │ │ + stc2 7, cr15, [r0, #988] @ 0x3dc │ │ │ │ @ instruction: 0xf0089b04 │ │ │ │ stmdavs r9!, {r0, r1, r2, r3, r9} │ │ │ │ andsvs pc, r5, #536870912 @ 0x20000000 │ │ │ │ sbcseq r6, r2, r8, lsl ip │ │ │ │ - @ instruction: 0xffcef7a9 │ │ │ │ - ldc2 7, cr15, [r4, #992] @ 0x3e0 │ │ │ │ - ldc2l 7, cr15, [r2, #-992]! @ 0xfffffc20 │ │ │ │ + @ instruction: 0xff6ef7a9 │ │ │ │ + ldc2l 7, cr15, [ip, #-992] @ 0xfffffc20 │ │ │ │ + ldc2 7, cr15, [sl, #-992]! @ 0xfffffc20 │ │ │ │ stmlt r8, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ andeq pc, pc, #1 │ │ │ │ strvs pc, [r4, #-1606]! @ 0xfffff9ba │ │ │ │ ldrcs pc, [r6, #704] @ 0x2c0 │ │ │ │ cmnpcs r4, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ andsvs pc, r5, #536870912 @ 0x20000000 │ │ │ │ stmdavs r9!, {r2, r8, r9, ip, pc} │ │ │ │ ldcvs 0, cr0, [r8], {210} @ 0xd2 │ │ │ │ - @ instruction: 0xff16f7a9 │ │ │ │ + cdp2 7, 11, cr15, cr6, cr9, {5} │ │ │ │ @ instruction: 0xf3c49b04 │ │ │ │ stmdavs r9!, {r0, r1, r9, lr} │ │ │ │ andsvs pc, r5, #536870912 @ 0x20000000 │ │ │ │ smullseq r6, r2, r8, sp │ │ │ │ - @ instruction: 0xff0cf7a9 │ │ │ │ + cdp2 7, 10, cr15, cr12, cr9, {5} │ │ │ │ @ instruction: 0x6c199b04 │ │ │ │ @ instruction: 0x46086d9a │ │ │ │ - @ instruction: 0xf886f7aa │ │ │ │ - blcs 0x868330 │ │ │ │ + @ instruction: 0xf826f7aa │ │ │ │ + blcs 0x8683f0 │ │ │ │ stcge 6, cr15, [r0, #-244]! @ 0xffffff0c │ │ │ │ @ instruction: 0xf63d2b1e │ │ │ │ andge sl, r1, #1856 @ 0x740 │ │ │ │ @ instruction: 0xf023f852 │ │ │ │ - andeq lr, sl, pc, lsl r5 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - @ instruction: 0x000adcb3 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq ip, sl, r1, lsr #29 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq sp, sl, r5, lsr sl │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq sp, sl, r1, lsl #2 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq sp, sl, sp, lsr #19 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - @ instruction: 0x000ad8b1 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq sp, sl, pc, lsr ip │ │ │ │ - muleq sl, r1, r4 │ │ │ │ - muleq sl, r3, r2 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq ip, sl, r1, lsr #29 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq sp, sl, fp, lsr #16 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - muleq sl, r1, r0 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq sp, sl, fp, lsr #11 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq sp, sl, sp, lsr #21 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq sp, sl, r9, lsr r3 │ │ │ │ + ldrdeq lr, [sl], -pc @ │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq sp, sl, r3, ror sp │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq ip, sl, r1, ror #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + strdeq sp, [sl], -r5 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq sp, sl, r1, asr #3 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq sp, sl, sp, ror #20 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq sp, sl, r1, ror r9 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + strdeq sp, [sl], -pc @ │ │ │ │ + andeq lr, sl, r1, asr r5 │ │ │ │ + andeq lr, sl, r3, asr r3 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq ip, sl, r1, ror #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq sp, sl, fp, ror #17 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq sp, sl, r1, asr r1 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq sp, sl, fp, ror #12 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq sp, sl, sp, ror #22 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + strdeq sp, [sl], -r9 │ │ │ │ @ instruction: 0xf47d0721 │ │ │ │ @ instruction: 0xf3c4acd9 │ │ │ │ @ instruction: 0xf0084403 │ │ │ │ stccs 6, cr0, [fp], {15} │ │ │ │ ldclge 6, cr15, [r2], {61} @ 0x3d │ │ │ │ @ instruction: 0xf853a301 │ │ │ │ svclt 0x0000f024 │ │ │ │ - andeq ip, sl, sp, asr #9 │ │ │ │ - andeq lr, sl, r5, ror #10 │ │ │ │ - andeq lr, sl, r9, ror #10 │ │ │ │ - andeq ip, sl, sp, asr #9 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - strdeq lr, [sl], -r1 │ │ │ │ - strdeq lr, [sl], -r1 │ │ │ │ - strdeq lr, [sl], -r1 │ │ │ │ - strdeq lr, [sl], -r1 │ │ │ │ - addeq r1, r7, r4, ror #19 │ │ │ │ - umulleq r1, r7, ip, r9 │ │ │ │ - addeq r1, r7, r2, asr r9 │ │ │ │ - addeq r1, r7, r8, lsl #18 │ │ │ │ + andeq ip, sl, sp, lsl #11 │ │ │ │ + andeq lr, sl, r5, lsr #12 │ │ │ │ + andeq lr, sl, r9, lsr #12 │ │ │ │ + andeq ip, sl, sp, lsl #11 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + @ instruction: 0x000ae5b1 │ │ │ │ + @ instruction: 0x000ae5b1 │ │ │ │ + @ instruction: 0x000ae5b1 │ │ │ │ + @ instruction: 0x000ae5b1 │ │ │ │ + addeq r1, r7, r4, lsr #18 │ │ │ │ + ldrdeq r1, [r7], ip │ │ │ │ umulleq r1, r7, r2, r8 │ │ │ │ - ldc2l 7, cr15, [r4], {248} @ 0xf8 │ │ │ │ + addeq r1, r7, r8, asr #16 │ │ │ │ + ldrdeq r1, [r7], r2 │ │ │ │ + ldc2 7, cr15, [ip], {248} @ 0xf8 │ │ │ │ strbmi pc, [ip], #-1540 @ 0xfffff9fc @ │ │ │ │ - mcrr2 7, 10, pc, sl, cr1 @ │ │ │ │ + blx 0xffb6c446 │ │ │ │ @ instruction: 0x46014632 │ │ │ │ ldrtmi r9, [r8], -r4 │ │ │ │ ldc2 7, cr15, [r2], #-996 @ 0xfffffc1c │ │ │ │ msrvs CPSR_s, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ adceq r9, r2, r4, lsl #16 │ │ │ │ @ instruction: 0xf7a96819 │ │ │ │ - @ instruction: 0xf7fdfc43 │ │ │ │ + @ instruction: 0xf7fdfbe3 │ │ │ │ @ instruction: 0xf001bfd7 │ │ │ │ @ instruction: 0xf646020f │ │ │ │ vabal.s8 q11, d0, d20 │ │ │ │ vqrshl.s8 d18, d6, d30 │ │ │ │ vbic.i32 q9, #1024 @ 0x00000400 │ │ │ │ vcge.s8 d2, d18, d6 │ │ │ │ movwls r6, #16917 @ 0x4215 │ │ │ │ sbcseq r6, r2, r9, lsr #16 │ │ │ │ @ instruction: 0xf7a96c18 │ │ │ │ - blls 0x1ededc │ │ │ │ + blls 0x1ede1c │ │ │ │ andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ vadd.i8 d6, d2, d25 │ │ │ │ ldcvs 2, cr6, [r8, #84] @ 0x54 │ │ │ │ @ instruction: 0xf7a900d2 │ │ │ │ - blls 0x1edec8 │ │ │ │ + blls 0x1ede08 │ │ │ │ ldcvs 12, cr6, [sl, #100] @ 0x64 │ │ │ │ @ instruction: 0xf7a94608 │ │ │ │ - @ instruction: 0xe719ff9d │ │ │ │ - ldc2 7, cr15, [sl], {248} @ 0xf8 │ │ │ │ - ldc2 7, cr15, [r2], {161} @ 0xa1 │ │ │ │ + @ instruction: 0xe719ff3d │ │ │ │ + stc2l 7, cr15, [r2], #-992 @ 0xfffffc20 │ │ │ │ + blx 0xfed6c4b6 │ │ │ │ msrvs CPSR_s, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ strbmi pc, [ip], #-1540 @ 0xfffff9fc @ │ │ │ │ movwls r4, #22021 @ 0x5605 │ │ │ │ ldmdavs r9, {r1, r5, r7} │ │ │ │ - blx 0xfe96c42e │ │ │ │ - stc2 7, cr15, [r4], {161} @ 0xa1 │ │ │ │ + blx 0x116c4ee │ │ │ │ + blx 0xfe9ec4d2 │ │ │ │ @ instruction: 0x46014632 │ │ │ │ ldrtmi r9, [r8], -r4 │ │ │ │ - blx 0xffbec57e │ │ │ │ + blx 0xffbec63e │ │ │ │ strtmi r9, [r9], -r4, lsl #20 │ │ │ │ @ instruction: 0xf7a74628 │ │ │ │ - blls 0x22e3a8 │ │ │ │ + blls 0x22e2e8 │ │ │ │ strtmi r0, [r8], -r2, lsr #1 │ │ │ │ @ instruction: 0xf7a96819 │ │ │ │ - @ instruction: 0xf7fdfbfb │ │ │ │ + @ instruction: 0xf7fdfb9b │ │ │ │ @ instruction: 0xf5a3bf8f │ │ │ │ - blcs 0x8471f8 │ │ │ │ + blcs 0x8472b8 │ │ │ │ mcrrge 6, 3, pc, r8, cr13 @ │ │ │ │ @ instruction: 0xf852a201 │ │ │ │ svclt 0x0000f023 │ │ │ │ - andeq sp, sl, r1, lsl r2 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq sp, sl, r1, lsl fp │ │ │ │ - muleq sl, r9, r1 │ │ │ │ - andeq ip, sl, r9, asr #27 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - muleq sl, r1, r2 │ │ │ │ - andeq sp, sl, r9, lsl r6 │ │ │ │ - andeq sp, sl, r1, lsl #2 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq sp, sl, r9, lsr #14 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - @ instruction: 0x000ad6b1 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq sp, sl, r1, lsr #15 │ │ │ │ - andeq ip, sl, r9, asr #27 │ │ │ │ - strdeq sp, [sl], -fp │ │ │ │ - andeq sp, sl, r9, asr r4 │ │ │ │ - @ instruction: 0x000ad3bb │ │ │ │ - muleq sl, r1, r0 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq sp, sl, fp, lsr #11 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq sp, sl, r9, lsr r3 │ │ │ │ + ldrdeq sp, [sl], -r1 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + ldrdeq sp, [sl], -r1 │ │ │ │ + andeq sp, sl, r9, asr r2 │ │ │ │ + andeq ip, sl, r9, lsl #29 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq sp, sl, r1, asr r3 │ │ │ │ + ldrdeq sp, [sl], -r9 │ │ │ │ + andeq sp, sl, r1, asr #3 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq sp, sl, r9, ror #15 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq sp, sl, r1, ror r7 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq sp, sl, r1, ror #16 │ │ │ │ + andeq ip, sl, r9, lsl #29 │ │ │ │ + @ instruction: 0x000ad5bb │ │ │ │ + andeq sp, sl, r9, lsl r5 │ │ │ │ + andeq sp, sl, fp, ror r4 │ │ │ │ + andeq sp, sl, r1, asr r1 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq sp, sl, fp, ror #12 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + strdeq sp, [sl], -r9 │ │ │ │ svcvc 0x0008f5b3 │ │ │ │ svcge 0x00a0f4fe │ │ │ │ movtvc pc, #1443 @ 0x5a3 @ │ │ │ │ @ instruction: 0xf63d2b1e │ │ │ │ - blcs 0x859648 │ │ │ │ - blge 0xfff6bf4c │ │ │ │ + blcs 0x859708 │ │ │ │ + blge 0xfff6c00c │ │ │ │ @ instruction: 0xf852a201 │ │ │ │ svclt 0x0000f023 │ │ │ │ - andeq lr, sl, r7, ror #14 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - @ instruction: 0x000adcb3 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - ldrdeq lr, [sl], -r9 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - muleq sl, r1, r2 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq sp, sl, r1, lsl #2 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq sp, sl, pc, lsr ip │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - ldrdeq lr, [sl], -r9 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq sp, sl, r9, asr r4 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - muleq sl, r1, r0 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq sp, sl, fp, lsr #11 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq sp, sl, r9, lsr r3 │ │ │ │ + andeq lr, sl, r7, lsr #16 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq sp, sl, r3, ror sp │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + muleq sl, r9, r7 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq sp, sl, r1, asr r3 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq sp, sl, r1, asr #3 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + strdeq sp, [sl], -pc @ │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + muleq sl, r9, r7 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq sp, sl, r9, lsl r5 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq sp, sl, r1, asr r1 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq sp, sl, fp, ror #12 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + strdeq sp, [sl], -r9 │ │ │ │ svceq 0x0040f414 │ │ │ │ - blge 0xfedeb7d8 │ │ │ │ + blge 0xfedeb898 │ │ │ │ andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ strvs pc, [r4, #-1606]! @ 0xfffff9ba │ │ │ │ ldrcs pc, [r6, #704] @ 0x2c0 │ │ │ │ ldrbtcs pc, [r4], -lr, asr #4 @ │ │ │ │ ldrcs pc, [r6], r0, asr #5 │ │ │ │ andsvs pc, r5, #536870912 @ 0x20000000 │ │ │ │ ldrtmi r4, [r1], sl, lsr #13 │ │ │ │ stmdavs r9!, {r1, r4, r6, r7} │ │ │ │ @ instruction: 0xf7a96c30 │ │ │ │ - @ instruction: 0xf7a1fd83 │ │ │ │ - @ instruction: 0xf3c4fb43 │ │ │ │ + @ instruction: 0xf7a1fd23 │ │ │ │ + vmull.u , d20, d3[4] │ │ │ │ strmi r5, [r2], -r1, lsl #7 │ │ │ │ @ instruction: 0xf0002b02 │ │ │ │ - blcs 0x19044c │ │ │ │ + blcs 0x19050c │ │ │ │ strhi pc, [r7, -r0]! │ │ │ │ @ instruction: 0xf47e2b01 │ │ │ │ @ instruction: 0x4620adf9 │ │ │ │ andls r2, r4, #-1073741821 @ 0xc0000003 │ │ │ │ stc2l 7, cr15, [ip], #992 @ 0x3e0 │ │ │ │ @ instruction: 0xf47d2800 │ │ │ │ - blmi 0xff5d9564 │ │ │ │ + blmi 0xff5d9624 │ │ │ │ svcne 0x0070ee1d │ │ │ │ @ instruction: 0xf64e9a04 │ │ │ │ vaddl.s8 q9, d0, d28 │ │ │ │ ldrbtmi r0, [fp], #-146 @ 0xffffff6e │ │ │ │ stmiapl fp, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ andls r4, r1, #436207616 @ 0x1a000000 │ │ │ │ ldrmi r6, [sl], #-3122 @ 0xfffff3ce │ │ │ │ stmdavs r9!, {r9, ip, pc} │ │ │ │ @ instruction: 0xf500440b │ │ │ │ @ instruction: 0xf8d061ed │ │ │ │ @ instruction: 0xf7a20768 │ │ │ │ - @ instruction: 0xf7fefb2b │ │ │ │ + @ instruction: 0xf7fefacb │ │ │ │ @ instruction: 0xf004bdd7 │ │ │ │ @ instruction: 0xf646020f │ │ │ │ vabal.s8 q11, d0, d20 │ │ │ │ vqrshl.s8 d18, d6, d30 │ │ │ │ vbic.i32 q9, #1024 @ 0x00000400 │ │ │ │ vcge.s8 d2, d18, d6 │ │ │ │ movwls r6, #16917 @ 0x4215 │ │ │ │ sbcseq r6, r2, r9, lsr #16 │ │ │ │ @ instruction: 0xf7a96c18 │ │ │ │ - blls 0x1edc94 │ │ │ │ + blls 0x1edbd4 │ │ │ │ @ instruction: 0x46086c19 │ │ │ │ - @ instruction: 0xf874f7aa │ │ │ │ + @ instruction: 0xf814f7aa │ │ │ │ subsmi lr, r2, #240, 10 @ 0x3c000000 │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ - blx 0x1dec63e │ │ │ │ + blx 0x5ec6fe │ │ │ │ svclt 0x000bf7fd │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ @ instruction: 0xf7ae8116 │ │ │ │ - @ instruction: 0xf8d7f895 │ │ │ │ + @ instruction: 0xf8d7f835 │ │ │ │ ldrtmi r3, [r8], -r8, lsl #1 │ │ │ │ ldrbmi r2, [r2], -r1, lsl #8 │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ strls r4, [r0], #-1585 @ 0xfffff9cf │ │ │ │ @ instruction: 0xf954f7fd │ │ │ │ mcrlt 7, 4, pc, cr2, cr13, {7} @ │ │ │ │ andsvs pc, lr, #64, 12 @ 0x4000000 │ │ │ │ vqsub.s8 d4, d16, d3 │ │ │ │ @ instruction: 0xf640815b │ │ │ │ addsmi r6, r3, #805306368 @ 0x30000000 │ │ │ │ - blge 0xe6c1d4 │ │ │ │ + blge 0xe6c294 │ │ │ │ movwvs pc, #18083 @ 0x46a3 @ │ │ │ │ @ instruction: 0xf63d2b1a │ │ │ │ andge sl, r1, #50176 @ 0xc400 │ │ │ │ @ instruction: 0xf023f852 │ │ │ │ - andeq ip, sl, sp, asr pc │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq sp, sl, r1, lsl #2 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq sp, sl, sp, lsr #19 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - @ instruction: 0x000ad8b1 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq ip, sl, sp, asr pc │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq sp, sl, fp, lsr #16 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - muleq sl, r1, r0 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq sp, sl, fp, lsr #11 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq sp, sl, r9, lsr r3 │ │ │ │ - blx 0xfe76c6e4 │ │ │ │ + andeq sp, sl, sp, lsl r0 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq sp, sl, r1, asr #3 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq sp, sl, sp, ror #20 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq sp, sl, r1, ror r9 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq sp, sl, sp, lsl r0 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq sp, sl, fp, ror #17 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq sp, sl, r1, asr r1 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq sp, sl, fp, ror #12 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + strdeq sp, [sl], -r9 │ │ │ │ + blx 0xf6c7a4 │ │ │ │ ldrdcc pc, [r8], r7 │ │ │ │ tstcs r2, r4, lsl #12 │ │ │ │ tstls r0, r2, asr r6 │ │ │ │ @ instruction: 0xf0034638 │ │ │ │ strtmi r0, [r1], -pc, lsl #6 │ │ │ │ mcr2 7, 5, pc, cr14, cr12, {7} @ │ │ │ │ cmnpcs r4, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ ldrmi r4, [r9], r1, lsr #12 │ │ │ │ - @ instruction: 0xf7ae6c18 │ │ │ │ - @ instruction: 0xf7fdf85d │ │ │ │ + @ instruction: 0xf7ad6c18 │ │ │ │ + @ instruction: 0xf7fdfffd │ │ │ │ andls fp, r4, #9024 @ 0x2340 │ │ │ │ - blx 0xfe0ec718 │ │ │ │ + blx 0x8ec7d8 │ │ │ │ strmi r9, [r4], -r4, lsl #20 │ │ │ │ ldrdcc pc, [r8], r7 │ │ │ │ @ instruction: 0xf0034638 │ │ │ │ - bcs 0xaf4e0 │ │ │ │ + bcs 0xaf5a0 │ │ │ │ rschi pc, sl, r0 │ │ │ │ ldrbmi r2, [r2], -r1, lsl #2 │ │ │ │ strtmi r9, [r1], -r0, lsl #2 │ │ │ │ mrc2 7, 4, pc, cr0, cr12, {7} │ │ │ │ @ instruction: 0xf5a3e7e0 │ │ │ │ - blcs 0x8475bc │ │ │ │ - bge 0xff26c1b4 │ │ │ │ + blcs 0x84767c │ │ │ │ + bge 0xff26c274 │ │ │ │ @ instruction: 0xf63d2b1e │ │ │ │ andge sl, r1, #798720 @ 0xc3000 │ │ │ │ @ instruction: 0xf023f852 │ │ │ │ - andeq sp, sl, r1, lsl r2 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq ip, sl, r1, lsr #29 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq sp, sl, r5, lsr sl │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq sp, sl, r1, lsl #2 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq sp, sl, sp, lsr #19 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - @ instruction: 0x000ad8b1 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq ip, sl, r1, lsr #29 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq sp, sl, fp, lsr #16 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - muleq sl, r1, r0 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq sp, sl, fp, lsr #11 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq sp, sl, sp, lsr #21 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq sp, sl, r9, lsr r3 │ │ │ │ + ldrdeq sp, [sl], -r1 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq ip, sl, r1, ror #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + strdeq sp, [sl], -r5 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq sp, sl, r1, asr #3 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq sp, sl, sp, ror #20 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq sp, sl, r1, ror r9 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq ip, sl, r1, ror #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq sp, sl, fp, ror #17 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq sp, sl, r1, asr r1 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq sp, sl, fp, ror #12 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq sp, sl, sp, ror #22 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + strdeq sp, [sl], -r9 │ │ │ │ movwvc pc, #8867 @ 0x22a3 @ │ │ │ │ @ instruction: 0xf63d2b1c │ │ │ │ andge sl, r1, #512000 @ 0x7d000 │ │ │ │ @ instruction: 0xf023f852 │ │ │ │ - @ instruction: 0x000adcb3 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - ldrdeq lr, [sl], -r9 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - muleq sl, r1, r2 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq sp, sl, r1, lsl #2 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq sp, sl, pc, lsr #23 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - ldrdeq lr, [sl], -r9 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq sp, sl, r9, asr r4 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - muleq sl, r1, r0 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq sp, sl, fp, lsr #11 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq sp, sl, r9, lsr r3 │ │ │ │ - @ instruction: 0xff86f7ad │ │ │ │ + andeq sp, sl, r3, ror sp │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + muleq sl, r9, r7 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq sp, sl, r1, asr r3 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq sp, sl, r1, asr #3 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq sp, sl, pc, ror #24 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + muleq sl, r9, r7 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq sp, sl, r9, lsl r5 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq sp, sl, r1, asr r1 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq sp, sl, fp, ror #12 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + strdeq sp, [sl], -r9 │ │ │ │ + @ instruction: 0xff26f7ad │ │ │ │ @ instruction: 0xf8d72402 │ │ │ │ ldrtmi r3, [r8], -r8, lsl #1 │ │ │ │ @ instruction: 0xf7ade6ef │ │ │ │ - @ instruction: 0xf8d7ff7f │ │ │ │ + @ instruction: 0xf8d7ff1f │ │ │ │ ldrtmi r3, [r8], -r8, lsl #1 │ │ │ │ @ instruction: 0x46314652 │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ @ instruction: 0xf7fd9500 │ │ │ │ @ instruction: 0xf7fdf83f │ │ │ │ @ instruction: 0xf6a3bd6d │ │ │ │ - blcs 0x7bb604 │ │ │ │ - bge 0xa6c2f4 │ │ │ │ + blcs 0x7bb6c4 │ │ │ │ + bge 0xa6c3b4 │ │ │ │ @ instruction: 0xf852a201 │ │ │ │ svclt 0x0000f023 │ │ │ │ - andeq sp, sl, r1, lsl fp │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - ldrdeq lr, [sl], -r9 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - muleq sl, r1, r2 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq sp, sl, r1, lsl #2 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - ldrdeq lr, [sl], -r9 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq sp, sl, r9, asr r4 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - muleq sl, r1, r0 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq sp, sl, fp, lsr #11 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq sp, sl, r9, lsr r3 │ │ │ │ + ldrdeq sp, [sl], -r1 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + muleq sl, r9, r7 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq sp, sl, r1, asr r3 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq sp, sl, r1, asr #3 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + muleq sl, r9, r7 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq sp, sl, r9, lsl r5 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq sp, sl, r1, asr r1 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq sp, sl, fp, ror #12 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + strdeq sp, [sl], -r9 │ │ │ │ strtmi r9, [r1], -r0, lsl #4 │ │ │ │ @ instruction: 0xf7fc4652 │ │ │ │ ldrbt pc, [r7], r7, lsr #27 @ │ │ │ │ - addeq r1, r7, lr, lsr #8 │ │ │ │ + addeq r1, r7, lr, ror #6 │ │ │ │ movwvc pc, #18083 @ 0x46a3 @ │ │ │ │ @ instruction: 0xf63d2b1a │ │ │ │ - blcs 0x759204 │ │ │ │ + blcs 0x7592c4 │ │ │ │ ldmibge r8, {r0, r2, r3, r4, r5, r9, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf852a201 │ │ │ │ svclt 0x0000f023 │ │ │ │ - ldrdeq lr, [sl], -r9 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - muleq sl, r1, r2 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq sp, sl, r1, lsl #2 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - ldrdeq lr, [sl], -r9 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq sp, sl, r9, asr r4 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - muleq sl, r1, r0 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq sp, sl, fp, lsr #11 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq fp, sl, r9, asr #28 │ │ │ │ - andeq sp, sl, r9, lsr r3 │ │ │ │ - blx 0x206c9ba │ │ │ │ + muleq sl, r9, r7 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq sp, sl, r1, asr r3 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq sp, sl, r1, asr #3 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + muleq sl, r9, r7 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq sp, sl, r9, lsl r5 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq sp, sl, r1, asr r1 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq sp, sl, fp, ror #12 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + andeq fp, sl, r9, lsl #30 │ │ │ │ + strdeq sp, [sl], -r9 │ │ │ │ + blx 0x86ca7a │ │ │ │ vmov.s16 r4, d29[0] │ │ │ │ stcvs 15, cr2, [r8, #448]! @ 0x1c0 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ teqpeq ip, ip, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ orrvs pc, r8, r1, lsl #12 │ │ │ │ stcvs 8, cr5, [fp], #-840 @ 0xfffffcb8 │ │ │ │ strmi r4, [r2], #-1043 @ 0xfffffbed │ │ │ │ ldrmi r9, [sl], -r0, lsl #4 │ │ │ │ @ instruction: 0xf7a26808 │ │ │ │ - @ instruction: 0xf7fff913 │ │ │ │ + @ instruction: 0xf7fff8b3 │ │ │ │ @ instruction: 0xf7a9bbe1 │ │ │ │ - blmi 0xfed2d8dc │ │ │ │ + blmi 0xfed2d81c │ │ │ │ svccs 0x0070ee1d │ │ │ │ ldrbtmi r6, [fp], #-3496 @ 0xfffff258 │ │ │ │ @ instruction: 0xf64c681b │ │ │ │ vbic.i32 d16, #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf6010192 │ │ │ │ ldmpl r2, {r3, r5, r6, r8, sp}^ │ │ │ │ ldrmi r6, [r3], #-3115 @ 0xfffff3d5 │ │ │ │ andls r4, r0, #33554432 @ 0x2000000 │ │ │ │ stmdavs r8, {r1, r3, r4, r9, sl, lr} │ │ │ │ - @ instruction: 0xf8faf7a2 │ │ │ │ + @ instruction: 0xf89af7a2 │ │ │ │ svclt 0x0011f7fe │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ @ instruction: 0xf7f78161 │ │ │ │ - blmi 0xfe9ed0ac │ │ │ │ + blmi 0xfe9ecfec │ │ │ │ svccs 0x0070ee1d │ │ │ │ teqpne r4, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldmpl r4, {r3, r5, r7, r8, sl, fp, sp, lr}^ │ │ │ │ strtmi r6, [r3], #-3115 @ 0xfffff3d5 │ │ │ │ ldrmi r4, [sl], -r4, lsl #8 │ │ │ │ stcleq 8, cr15, [r4, #324]! @ 0x144 │ │ │ │ @ instruction: 0xf7a29400 │ │ │ │ - @ instruction: 0xf7fef8df │ │ │ │ - blcs 0xde784 │ │ │ │ + @ instruction: 0xf7fef87f │ │ │ │ + blcs 0xde844 │ │ │ │ eorshi pc, lr, #0 │ │ │ │ - @ instruction: 0xf930f7f7 │ │ │ │ + @ instruction: 0xf8d0f7f7 │ │ │ │ vmov.32 r4, d29[0] │ │ │ │ @ instruction: 0xf64d2f70 │ │ │ │ vbic.i32 d17, #4 @ 0x00000004 │ │ │ │ ldrbtmi r0, [fp], #-402 @ 0xfffffe6e │ │ │ │ @ instruction: 0xf501681b │ │ │ │ ldmpl r0, {r4, r5, r6, r8, ip, sp, lr}^ │ │ │ │ strmi r6, [r2], #-3114 @ 0xfffff3d6 │ │ │ │ ldmdavs r3!, {r9, ip, pc} │ │ │ │ strmi r6, [r3], #-3500 @ 0xfffff254 │ │ │ │ andls r4, r1, r0, lsr #8 │ │ │ │ @ instruction: 0xf7a26808 │ │ │ │ - @ instruction: 0xf7fef8ed │ │ │ │ + @ instruction: 0xf7fef88d │ │ │ │ @ instruction: 0xf7a9bb52 │ │ │ │ - blmi 0xfe3ad838 │ │ │ │ + blmi 0xfe3ad778 │ │ │ │ svccs 0x0070ee1d │ │ │ │ teqpne r4, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldmpl r2, {r3, r5, r7, r8, sl, fp, sp, lr}^ │ │ │ │ ldrmi r6, [r3], #-3115 @ 0xfffff3d5 │ │ │ │ @ instruction: 0xf8514402 │ │ │ │ andls r0, r0, #168, 30 @ 0x2a0 │ │ │ │ @ instruction: 0xf7a2461a │ │ │ │ - @ instruction: 0xf7fff8a9 │ │ │ │ + @ instruction: 0xf7fff849 │ │ │ │ ldmdavs r1!, {r2, fp, ip, sp, pc} │ │ │ │ stcvs 2, cr0, [r8, #656]! @ 0x290 │ │ │ │ mvnshi pc, #64, 2 │ │ │ │ - blx 0xffe6cac8 │ │ │ │ + blx 0xfe66cb88 │ │ │ │ vmov.s16 r4, d13[1] │ │ │ │ @ instruction: 0xf64e2f70 │ │ │ │ vaddw.s8 q9, q0, d28 │ │ │ │ ldrbtmi r0, [fp], #-402 @ 0xfffffe6e │ │ │ │ @ instruction: 0xf601681b │ │ │ │ ldmpl r0, {r2, r3, r4, r5, r6, r7, r8, ip}^ │ │ │ │ strmi r6, [r2], #-3114 @ 0xfffff3d6 │ │ │ │ ldmdavs r3!, {r9, ip, pc} │ │ │ │ strmi r6, [r3], #-3500 @ 0xfffff254 │ │ │ │ andls r4, r1, r0, lsr #8 │ │ │ │ @ instruction: 0xf7a26808 │ │ │ │ - @ instruction: 0xf7fef8b5 │ │ │ │ + @ instruction: 0xf7fef855 │ │ │ │ sha1c.32 , , │ │ │ │ ldmdavs r1!, {r0, r2, r4, r9, sp, lr} │ │ │ │ adceq r6, r3, #168, 26 @ 0x2a00 │ │ │ │ sbceq lr, r2, #323584 @ 0x4f000 │ │ │ │ mvnhi pc, #64, 2 │ │ │ │ - blx 0xff56cb10 │ │ │ │ + blx 0x1d6cbd0 │ │ │ │ vnmla.f64 d4, d13, d28 │ │ │ │ @ instruction: 0xf64e2f70 │ │ │ │ vaddw.s8 q9, q0, d28 │ │ │ │ ldrbtmi r0, [fp], #-402 @ 0xfffffe6e │ │ │ │ @ instruction: 0xf601681b │ │ │ │ ldmpl r0, {r2, r8, ip, sp}^ │ │ │ │ strmi r6, [r2], #-3114 @ 0xfffff3d6 │ │ │ │ ldmdavs r3!, {r9, ip, pc} │ │ │ │ strmi r6, [r3], #-3500 @ 0xfffff254 │ │ │ │ andls r4, r1, r0, lsr #8 │ │ │ │ @ instruction: 0xf7a26808 │ │ │ │ - @ instruction: 0xf7fef891 │ │ │ │ + @ instruction: 0xf7fef831 │ │ │ │ stcvs 12, cr11, [r8, #132]! @ 0x84 │ │ │ │ @ instruction: 0xf7f74639 │ │ │ │ - blmi 0x18acf84 │ │ │ │ + blmi 0x18acec4 │ │ │ │ svccs 0x0070ee1d │ │ │ │ teqpeq ip, ip, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ mvnsmi pc, r1, lsl #12 │ │ │ │ stcvs 8, cr5, [sl], #-832 @ 0xfffffcc0 │ │ │ │ andls r4, r0, #33554432 @ 0x2000000 │ │ │ │ stcvs 8, cr6, [ip, #204]! @ 0xcc │ │ │ │ strtmi r4, [r0], #-1027 @ 0xfffffbfd │ │ │ │ stmdavs r8, {r0, ip, pc} │ │ │ │ - @ instruction: 0xf874f7a2 │ │ │ │ - bllt 0x8eccd0 │ │ │ │ + @ instruction: 0xf814f7a2 │ │ │ │ + bllt 0x8ecd90 │ │ │ │ ldrtmi r6, [r9], -r8, lsr #27 │ │ │ │ - @ instruction: 0xf89af7f7 │ │ │ │ + @ instruction: 0xf83af7f7 │ │ │ │ @ instruction: 0xee1d4b51 │ │ │ │ @ instruction: 0xf64c2f70 │ │ │ │ vbic.i32 d16, #12 @ 0x0000000c │ │ │ │ ldrbtmi r0, [fp], #-402 @ 0xfffffe6e │ │ │ │ @ instruction: 0xf501681b │ │ │ │ ldmpl r0, {r3, r4, r6, r8, sp, lr}^ │ │ │ │ strmi r6, [r2], #-3114 @ 0xfffff3d6 │ │ │ │ ldmdavs r3!, {r9, ip, pc} │ │ │ │ strmi r6, [r3], #-3500 @ 0xfffff254 │ │ │ │ andls r4, r1, r0, lsr #8 │ │ │ │ - @ instruction: 0xf7a26808 │ │ │ │ - @ instruction: 0xf7fef857 │ │ │ │ + @ instruction: 0xf7a16808 │ │ │ │ + @ instruction: 0xf7fefff7 │ │ │ │ @ instruction: 0xf7f7bb03 │ │ │ │ - blmi 0x122cf14 │ │ │ │ + blmi 0x122ce54 │ │ │ │ svccs 0x0070ee1d │ │ │ │ ldrbtmi r6, [fp], #-3496 @ 0xfffff258 │ │ │ │ @ instruction: 0xf64c681b │ │ │ │ vbic.i32 d16, #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf5010192 │ │ │ │ ldmpl r2, {r0, r3, r4, r5, r6, r8, sp, lr}^ │ │ │ │ ldrmi r6, [r3], #-3115 @ 0xfffff3d5 │ │ │ │ andls r4, r0, #33554432 @ 0x2000000 │ │ │ │ stmdavs r8, {r1, r3, r4, r9, sl, lr} │ │ │ │ - @ instruction: 0xf812f7a2 │ │ │ │ + @ instruction: 0xffb2f7a1 │ │ │ │ mcrlt 7, 1, pc, cr9, cr14, {7} @ │ │ │ │ adceq r6, r6, #3211264 @ 0x310000 │ │ │ │ @ instruction: 0xf1406da8 │ │ │ │ @ instruction: 0xf7a983aa │ │ │ │ - blmi 0xead6d0 │ │ │ │ + blmi 0xead610 │ │ │ │ svccs 0x0070ee1d │ │ │ │ teqpne r4, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ cmnpcc ip, r1, lsl #12 @ p-variant is OBSOLETE │ │ │ │ stcvs 8, cr5, [sl], #-832 @ 0xfffffcc0 │ │ │ │ andls r4, r0, #33554432 @ 0x2000000 │ │ │ │ ldrdcc pc, [r0], -sl │ │ │ │ strmi r6, [r3], #-3500 @ 0xfffff254 │ │ │ │ andls r4, r1, r0, lsr #8 │ │ │ │ - @ instruction: 0xf7a26808 │ │ │ │ - @ instruction: 0xf7fef81d │ │ │ │ + @ instruction: 0xf7a16808 │ │ │ │ + @ instruction: 0xf7feffbd │ │ │ │ vpmax.s8 , , │ │ │ │ stcvs 2, cr6, [r8, #84]! @ 0x54 │ │ │ │ adceq r6, r5, #3211264 @ 0x310000 │ │ │ │ sbceq lr, r2, #323584 @ 0x4f000 │ │ │ │ rschi pc, pc, #64, 2 │ │ │ │ - blx 0xf6cc40 │ │ │ │ + @ instruction: 0xf9daf7a9 │ │ │ │ vnmls.f64 d4, d13, d21 │ │ │ │ @ instruction: 0xf64d2f70 │ │ │ │ vbic.i32 d17, #4 @ 0x00000004 │ │ │ │ ldrbtmi r0, [fp], #-402 @ 0xfffffe6e │ │ │ │ @ instruction: 0xf601681b │ │ │ │ ldmpl r0, {r2, r7, r8, lr}^ │ │ │ │ ldrdcs pc, [r0], #-137 @ 0xffffff77 │ │ │ │ andls r4, r0, #33554432 @ 0x2000000 │ │ │ │ @ instruction: 0xf8d96833 │ │ │ │ strmi r4, [r3], #-88 @ 0xffffffa8 │ │ │ │ andls r4, r1, r0, lsr #8 │ │ │ │ @ instruction: 0xf7a16808 │ │ │ │ - @ instruction: 0xf7fefff7 │ │ │ │ - @ instruction: 0xf7f7baa3 │ │ │ │ - blmi 0x6ece54 │ │ │ │ + @ instruction: 0xf7feff97 │ │ │ │ + @ instruction: 0xf7f6baa3 │ │ │ │ + blmi 0x6eed94 │ │ │ │ svccs 0x0070ee1d │ │ │ │ teqpne r4, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ cmppvc pc, r1, lsl #10 @ p-variant is OBSOLETE │ │ │ │ stcvs 8, cr5, [sl], #-832 @ 0xfffffcc0 │ │ │ │ andls r4, r0, #33554432 @ 0x2000000 │ │ │ │ stcvs 8, cr6, [ip, #204]! @ 0xcc │ │ │ │ strtmi r4, [r0], #-1027 @ 0xfffffbfd │ │ │ │ stmdavs r8, {r0, ip, pc} │ │ │ │ - @ instruction: 0xffdcf7a1 │ │ │ │ - blt 0x112ce00 │ │ │ │ - addeq r1, r7, r8, asr r0 │ │ │ │ - addeq r1, r7, r6, lsr #32 │ │ │ │ - addeq r0, r7, r8, ror #31 │ │ │ │ - @ instruction: 0x00870fb2 │ │ │ │ - addeq r0, r7, ip, ror pc │ │ │ │ - addeq r0, r7, r2, asr #30 │ │ │ │ - strdeq r0, [r7], sl │ │ │ │ - addeq r0, r7, r0, asr #29 │ │ │ │ - addeq r0, r7, r6, lsl #29 │ │ │ │ - addeq r0, r7, r6, asr lr │ │ │ │ - addeq r0, r7, r4, lsl lr │ │ │ │ - addeq r0, r7, sl, asr #27 │ │ │ │ - umulleq r0, r7, r0, sp │ │ │ │ - @ instruction: 0xffeaf7f6 │ │ │ │ + @ instruction: 0xff7cf7a1 │ │ │ │ + blt 0x112cec0 │ │ │ │ + umulleq r0, r7, r8, pc @ │ │ │ │ + addeq r0, r7, r6, ror #30 │ │ │ │ + addeq r0, r7, r8, lsr #30 │ │ │ │ + strdeq r0, [r7], r2 │ │ │ │ + @ instruction: 0x00870ebc │ │ │ │ + addeq r0, r7, r2, lsl #29 │ │ │ │ + addeq r0, r7, sl, lsr lr │ │ │ │ + addeq r0, r7, r0, lsl #28 │ │ │ │ + addeq r0, r7, r6, asr #27 │ │ │ │ + umulleq r0, r7, r6, sp │ │ │ │ + addeq r0, r7, r4, asr sp │ │ │ │ + addeq r0, r7, sl, lsl #26 │ │ │ │ + ldrdeq r0, [r7], r0 @ │ │ │ │ + @ instruction: 0xff8af7f6 │ │ │ │ vnmla.f64 d4, d29, d6 │ │ │ │ @ instruction: 0xf64d2f70 │ │ │ │ vbic.i32 d17, #4 @ 0x00000004 │ │ │ │ ldrbtmi r0, [fp], #-402 @ 0xfffffe6e │ │ │ │ stcvs 8, cr6, [r8, #108]! @ 0x6c │ │ │ │ stcvs 8, cr5, [fp], #-848 @ 0xfffffcb0 │ │ │ │ strmi r4, [r4], #-1059 @ 0xfffffbdd │ │ │ │ @ instruction: 0xf851461a │ │ │ │ strls r0, [r0], #-3424 @ 0xfffff2a0 │ │ │ │ - @ instruction: 0xff7ef7a1 │ │ │ │ + @ instruction: 0xff1ef7a1 │ │ │ │ ldclt 7, cr15, [r5, #1016] @ 0x3f8 │ │ │ │ vmov.s16 r4, d29[0] │ │ │ │ stmdavs r9!, {r4, r5, r6, r8, r9, sl, fp, sp} │ │ │ │ ldrbtmi r0, [fp], #-677 @ 0xfffffd5b │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrmi r6, [sl], #-3122 @ 0xfffff3ce │ │ │ │ @ instruction: 0xf140440b │ │ │ │ @ instruction: 0xf64e8295 │ │ │ │ vaddw.s8 q9, q0, d28 │ │ │ │ @ instruction: 0xf8510192 │ │ │ │ andls r0, r0, #180, 30 @ 0x2d0 │ │ │ │ - @ instruction: 0xff66f7a1 │ │ │ │ - blt 0x106ce94 │ │ │ │ + @ instruction: 0xff06f7a1 │ │ │ │ + blt 0x106cf54 │ │ │ │ vmov.s16 r4, d29[0] │ │ │ │ @ instruction: 0xf64e2f70 │ │ │ │ vaddl.s8 q9, d0, d28 │ │ │ │ ldrbtmi r0, [fp], #-146 @ 0xffffff6e │ │ │ │ stmdavs r9!, {r0, r1, r3, r4, fp, sp, lr} │ │ │ │ ldmpl r3, {r2, r5, r7, r9}^ │ │ │ │ ldrmi r6, [sl], #-3122 @ 0xfffff3ce │ │ │ │ strmi r9, [fp], #-512 @ 0xfffffe00 │ │ │ │ @ instruction: 0xf500bf4b │ │ │ │ @ instruction: 0xf50071de │ │ │ │ @ instruction: 0xf8d07110 │ │ │ │ @ instruction: 0xf8d001bc │ │ │ │ @ instruction: 0xf7a10240 │ │ │ │ - @ instruction: 0xf7feff49 │ │ │ │ + @ instruction: 0xf7fefee9 │ │ │ │ @ instruction: 0x6da8ba21 │ │ │ │ @ instruction: 0xf7f64639 │ │ │ │ - blmi 0xfe96ed4c │ │ │ │ + blmi 0xfe96ec8c │ │ │ │ svccs 0x0070ee1d │ │ │ │ teqpne r4, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ bicsvc pc, r8, r1, lsl #10 │ │ │ │ stcvs 8, cr5, [sl], #-832 @ 0xfffffcc0 │ │ │ │ andls r4, r0, #33554432 @ 0x2000000 │ │ │ │ stcvs 8, cr6, [ip, #204]! @ 0xcc │ │ │ │ strtmi r4, [r0], #-1027 @ 0xfffffbfd │ │ │ │ stmdavs r8, {r0, ip, pc} │ │ │ │ - @ instruction: 0xff58f7a1 │ │ │ │ - blt 0x1ecf08 │ │ │ │ + cdp2 7, 15, cr15, cr8, cr1, {5} │ │ │ │ + blt 0x1ecfc8 │ │ │ │ ldrtmi r6, [r9], -r8, lsr #27 │ │ │ │ - @ instruction: 0xff7ef7f6 │ │ │ │ + @ instruction: 0xff1ef7f6 │ │ │ │ vmov.32 r4, d29[0] │ │ │ │ @ instruction: 0xf64d2f70 │ │ │ │ vbic.i32 d17, #4 @ 0x00000004 │ │ │ │ ldrbtmi r0, [fp], #-402 @ 0xfffffe6e │ │ │ │ @ instruction: 0xf501681b │ │ │ │ ldmpl r0, {r0, r2, r3, r8, ip, sp, lr}^ │ │ │ │ strmi r6, [r2], #-3114 @ 0xfffff3d6 │ │ │ │ ldmdavs r3!, {r9, ip, pc} │ │ │ │ strmi r6, [r3], #-3500 @ 0xfffff254 │ │ │ │ andls r4, r1, r0, lsr #8 │ │ │ │ @ instruction: 0xf7a16808 │ │ │ │ - @ instruction: 0xf7feff3b │ │ │ │ + @ instruction: 0xf7fefedb │ │ │ │ @ instruction: 0x6da8b9e7 │ │ │ │ @ instruction: 0xf7f64639 │ │ │ │ - blmi 0xfe2aecd8 │ │ │ │ + blmi 0xfe2aec18 │ │ │ │ svccs 0x0070ee1d │ │ │ │ teqpeq ip, ip, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ teqpvs r7, r1, lsl #10 @ p-variant is OBSOLETE │ │ │ │ stcvs 8, cr5, [sl], #-832 @ 0xfffffcc0 │ │ │ │ andls r4, r0, #33554432 @ 0x2000000 │ │ │ │ stcvs 8, cr6, [ip, #204]! @ 0xcc │ │ │ │ strtmi r4, [r0], #-1027 @ 0xfffffbfd │ │ │ │ stmdavs r8, {r0, ip, pc} │ │ │ │ - @ instruction: 0xff1ef7a1 │ │ │ │ + cdp2 7, 11, cr15, cr14, cr1, {5} │ │ │ │ stmiblt sl, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldrtmi r6, [r9], -r8, lsr #27 │ │ │ │ - @ instruction: 0xff44f7f6 │ │ │ │ + mcr2 7, 7, pc, cr4, cr6, {7} @ │ │ │ │ vmov.s16 r4, d13[1] │ │ │ │ @ instruction: 0xf64c2f70 │ │ │ │ vbic.i32 d16, #12 @ 0x0000000c │ │ │ │ ldrbtmi r0, [fp], #-402 @ 0xfffffe6e │ │ │ │ @ instruction: 0xf601681b │ │ │ │ ldmpl r0, {r2, r4, r5, r6, r7, r8, ip, sp}^ │ │ │ │ strmi r6, [r2], #-3114 @ 0xfffff3d6 │ │ │ │ ldmdavs r3!, {r9, ip, pc} │ │ │ │ strmi r6, [r3], #-3500 @ 0xfffff254 │ │ │ │ andls r4, r1, r0, lsr #8 │ │ │ │ @ instruction: 0xf7a16808 │ │ │ │ - @ instruction: 0xf7feff01 │ │ │ │ - blmi 0x1c5d674 │ │ │ │ + @ instruction: 0xf7fefea1 │ │ │ │ + blmi 0x1c5d734 │ │ │ │ svccs 0x0070ee1d │ │ │ │ @ instruction: 0xf64d6829 │ │ │ │ vmvn.i32 d17, #4 @ 0x00000004 │ │ │ │ ldrbtmi r0, [fp], #-146 @ 0xffffff6e │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrmi r6, [sl], #-3122 @ 0xfffff3ce │ │ │ │ andls r4, r0, #184549376 @ 0xb000000 │ │ │ │ svclt 0x004b02a1 │ │ │ │ orrsvs pc, r4, r0, lsl #12 │ │ │ │ tstpvc r8, r0, lsl #12 @ p-variant is OBSOLETE │ │ │ │ mrceq 8, 4, APSR_nzcv, cr4, cr0, {6} │ │ │ │ svceq 0x0018f8d0 │ │ │ │ - cdp2 7, 11, cr15, cr8, cr1, {5} │ │ │ │ + cdp2 7, 5, cr15, cr8, cr1, {5} │ │ │ │ ldmiblt r0, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ vnmla.f64 d4, d13, d16 │ │ │ │ stmdavs r9!, {r4, r5, r6, r8, r9, sl, fp, sp} │ │ │ │ ldrbtmi r0, [fp], #-679 @ 0xfffffd59 │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrmi r6, [sl], #-3122 @ 0xfffff3ce │ │ │ │ @ instruction: 0xf140440b │ │ │ │ @ instruction: 0xf64d816f │ │ │ │ vmvn.i32 d17, #4 @ 0x00000004 │ │ │ │ andls r0, r0, #146 @ 0x92 │ │ │ │ orrsvc pc, ip, r0, lsl #12 │ │ │ │ svceq 0x009cf8d0 │ │ │ │ - cdp2 7, 9, cr15, cr14, cr1, {5} │ │ │ │ + cdp2 7, 3, cr15, cr14, cr1, {5} │ │ │ │ ldmdblt r6!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - mrc2 7, 7, pc, cr2, cr6, {7} │ │ │ │ + mrc2 7, 4, pc, cr2, cr6, {7} │ │ │ │ @ instruction: 0xee1d4b53 │ │ │ │ @ instruction: 0xf64d2f70 │ │ │ │ vbic.i32 d17, #4 @ 0x00000004 │ │ │ │ ldrbtmi r0, [fp], #-402 @ 0xfffffe6e │ │ │ │ vtst.8 d6, d1, d11 │ │ │ │ ldmpl r0, {r2, r6, r8, lr}^ │ │ │ │ strmi r6, [r2], #-3114 @ 0xfffff3d6 │ │ │ │ ldmdavs r3!, {r9, ip, pc} │ │ │ │ strmi r6, [r3], #-3500 @ 0xfffff254 │ │ │ │ andls r4, r1, r0, lsr #8 │ │ │ │ @ instruction: 0xf7a16808 │ │ │ │ - @ instruction: 0xf7fefeaf │ │ │ │ + @ instruction: 0xf7fefe4f │ │ │ │ @ instruction: 0x6da8b914 │ │ │ │ ldmdavs r1!, {r0, r2, r5, r7, r9} │ │ │ │ cmpphi sp, r0, asr #2 @ p-variant is OBSOLETE │ │ │ │ - @ instruction: 0xf8d0f7a9 │ │ │ │ + @ instruction: 0xf870f7a9 │ │ │ │ vnmla.f64 d4, d13, d4 │ │ │ │ @ instruction: 0xf64e2f70 │ │ │ │ vaddw.s8 q9, q0, d28 │ │ │ │ ldrbtmi r0, [fp], #-402 @ 0xfffffe6e │ │ │ │ @ instruction: 0xf601681b │ │ │ │ ldmpl r0, {r2, r4, r8, ip, lr}^ │ │ │ │ ldrdcs pc, [r0], #-137 @ 0xffffff77 │ │ │ │ andls r4, r0, #33554432 @ 0x2000000 │ │ │ │ @ instruction: 0xf8d96833 │ │ │ │ strmi r4, [r3], #-88 @ 0xffffffa8 │ │ │ │ andls r4, r1, r0, lsr #8 │ │ │ │ @ instruction: 0xf7a16808 │ │ │ │ - @ instruction: 0xf7fefe8d │ │ │ │ + @ instruction: 0xf7fefe2d │ │ │ │ vpmin.s8 d11, d7, d13 │ │ │ │ ldmdavs r1!, {r0, r2, r4, r9, sp, lr} │ │ │ │ adceq r6, r4, #168, 26 @ 0x2a00 │ │ │ │ sbceq lr, r2, #323584 @ 0x4f000 │ │ │ │ cmpphi r4, r0, asr #2 @ p-variant is OBSOLETE │ │ │ │ - @ instruction: 0xf8aaf7a9 │ │ │ │ + @ instruction: 0xf84af7a9 │ │ │ │ vmov.s16 r4, d13[0] │ │ │ │ @ instruction: 0xf64e2f70 │ │ │ │ vaddw.s8 q9, q0, d28 │ │ │ │ ldrbtmi r0, [fp], #-402 @ 0xfffffe6e │ │ │ │ @ instruction: 0xf601681b │ │ │ │ ldmpl r0, {r2, r3, r4, r8, sp, lr}^ │ │ │ │ strmi r6, [r2], #-3114 @ 0xfffff3d6 │ │ │ │ ldmdavs r3!, {r9, ip, pc} │ │ │ │ strmi r6, [r3], #-3500 @ 0xfffff254 │ │ │ │ andls r4, r1, r0, lsr #8 │ │ │ │ @ instruction: 0xf7a16808 │ │ │ │ - @ instruction: 0xf7fefe69 │ │ │ │ - blmi 0xa9d8d4 │ │ │ │ + @ instruction: 0xf7fefe09 │ │ │ │ + blmi 0xa9d994 │ │ │ │ svccs 0x0070ee1d │ │ │ │ eorsne pc, r4, sp, asr #12 │ │ │ │ addseq pc, r2, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ mvnsvs pc, r0, lsl #10 │ │ │ │ ubfxeq pc, r0, #17, #1 │ │ │ │ stcvs 8, cr5, [sl], #-844 @ 0xfffffcb4 │ │ │ │ @ instruction: 0x461a4413 │ │ │ │ - cdp2 7, 1, cr15, cr2, cr1, {5} │ │ │ │ + ldc2 7, cr15, [r2, #644]! @ 0x284 │ │ │ │ stmiblt r4!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ vmov.32 r4, d13[0] │ │ │ │ @ instruction: 0xf64d2f70 │ │ │ │ vmvn.i32 d17, #4 @ 0x00000004 │ │ │ │ ldrbtmi r0, [fp], #-146 @ 0xffffff6e │ │ │ │ @ instruction: 0xf600681b │ │ │ │ @ instruction: 0xf8d00164 │ │ │ │ ldmpl r3, {r2, r5, r6, fp}^ │ │ │ │ ldrmi r6, [r3], #-3114 @ 0xfffff3d6 │ │ │ │ @ instruction: 0xf7a1461a │ │ │ │ - @ instruction: 0xf7fefdfd │ │ │ │ + @ instruction: 0xf7fefd9d │ │ │ │ @ instruction: 0xf04fb9cf │ │ │ │ @ instruction: 0xf7a130ff │ │ │ │ msreq (UNDEF: 99), r1 │ │ │ │ @ instruction: 0xf0034604 │ │ │ │ @ instruction: 0xf7a10020 │ │ │ │ - @ instruction: 0x4602fadb │ │ │ │ + @ instruction: 0x4602fa7b │ │ │ │ mrclt 7, 0, APSR_nzcv, cr3, cr13, {7} │ │ │ │ - addeq r0, r7, r6, lsr #26 │ │ │ │ - strdeq r0, [r7], lr │ │ │ │ - addeq r0, r7, sl, asr #25 │ │ │ │ - addeq r0, r7, r8, lsl #25 │ │ │ │ - addeq r0, r7, lr, asr #24 │ │ │ │ - addeq r0, r7, r4, lsl ip │ │ │ │ - ldrdeq r0, [r7], sl │ │ │ │ - addeq r0, r7, r6, lsr #23 │ │ │ │ - addeq r0, r7, r2, ror fp │ │ │ │ - addeq r0, r7, r6, lsr fp │ │ │ │ - strdeq r0, [r7], r6 │ │ │ │ - addeq r0, r7, sl, lsr #21 │ │ │ │ - addeq r0, r7, r8, ror sl │ │ │ │ - addeq r0, r7, lr, asr #20 │ │ │ │ + addeq r0, r7, r6, ror #24 │ │ │ │ + addeq r0, r7, lr, lsr ip │ │ │ │ + addeq r0, r7, sl, lsl #24 │ │ │ │ + addeq r0, r7, r8, asr #23 │ │ │ │ + addeq r0, r7, lr, lsl #23 │ │ │ │ + addeq r0, r7, r4, asr fp │ │ │ │ + addeq r0, r7, sl, lsl fp │ │ │ │ + addeq r0, r7, r6, ror #21 │ │ │ │ + @ instruction: 0x00870ab2 │ │ │ │ + addeq r0, r7, r6, ror sl │ │ │ │ + addeq r0, r7, r6, lsr sl │ │ │ │ + addeq r0, r7, sl, ror #19 │ │ │ │ + @ instruction: 0x008709b8 │ │ │ │ + addeq r0, r7, lr, lsl #19 │ │ │ │ rscsvc pc, pc, pc, asr #12 │ │ │ │ - blx 0xfeeed020 │ │ │ │ + blx 0x16ed0e0 │ │ │ │ strmi r0, [r4], -r3, lsr #2 │ │ │ │ eorseq pc, r0, r3 │ │ │ │ - blx 0xfed6d02c │ │ │ │ + blx 0x156d0ec │ │ │ │ @ instruction: 0xf7fd4602 │ │ │ │ - blcc 0x3de958 │ │ │ │ + blcc 0x3dea18 │ │ │ │ @ instruction: 0xf63c2b03 │ │ │ │ mvneq sl, #1200 @ 0x4b0 │ │ │ │ orrshi pc, r6, #0, 2 │ │ │ │ @ instruction: 0xf10003a3 │ │ │ │ - blmi 0xff24ff8c │ │ │ │ + blmi 0xff25004c │ │ │ │ svccs 0x0070ee1d │ │ │ │ eorcc pc, r4, pc, asr #12 │ │ │ │ addseq pc, r2, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ tstpmi r8, r0, lsl #12 @ p-variant is OBSOLETE │ │ │ │ ldmne fp!, {r1, r4, r6, r7, fp, ip, lr} │ │ │ │ ldmne r3!, {r0, r8, r9, ip, pc} │ │ │ │ @ instruction: 0xf8d99300 │ │ │ │ @ instruction: 0xf8d03040 │ │ │ │ ldrmi r0, [r3], #-3096 @ 0xfffff3e8 │ │ │ │ @ instruction: 0xf7a1461a │ │ │ │ - @ instruction: 0xf7fdfde5 │ │ │ │ + @ instruction: 0xf7fdfd85 │ │ │ │ movwls fp, #19844 @ 0x4d84 │ │ │ │ - stc2l 7, cr15, [ip, #640] @ 0x280 │ │ │ │ + stc2l 7, cr15, [ip, #-640]! @ 0xfffffd80 │ │ │ │ strmi r9, [r6], -r4, lsl #22 │ │ │ │ strmi r6, [r3], r9, lsr #16 │ │ │ │ tstpvs r5, #805306368 @ p-variant is OBSOLETE @ 0x30000000 │ │ │ │ ldrsbeq pc, [r4], #-137 @ 0xffffff77 @ │ │ │ │ @ instruction: 0xf7a800da │ │ │ │ - @ instruction: 0xf8d9ffff │ │ │ │ + @ instruction: 0xf8d9ff9f │ │ │ │ @ instruction: 0x46301054 │ │ │ │ - blx 0x18ed0d2 │ │ │ │ + blx 0xed192 │ │ │ │ mcrlt 7, 0, pc, cr5, cr13, {7} @ │ │ │ │ vnmls.f64 d4, d29, d31 │ │ │ │ ldrbtmi r0, [fp], #-3952 @ 0xfffff090 │ │ │ │ stmiapl r0, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ strmi r1, [r2], #-2115 @ 0xfffff7bd │ │ │ │ eorsne pc, r4, sp, asr #12 │ │ │ │ addseq pc, r2, r0, asr #5 │ │ │ │ bicsvs pc, fp, r0, lsl #10 │ │ │ │ @ instruction: 0x06d8f8d0 │ │ │ │ - ldc2l 7, cr15, [sl, #-644]! @ 0xfffffd7c │ │ │ │ + ldc2 7, cr15, [sl, #-644] @ 0xfffffd7c │ │ │ │ svclt 0x0016f7fd │ │ │ │ vnmls.f64 d4, d29, d22 │ │ │ │ ldrbtmi r0, [fp], #-3952 @ 0xfffff090 │ │ │ │ stmiapl r0, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ strmi r1, [r2], #-2115 @ 0xfffff7bd │ │ │ │ eorsne pc, r4, sp, asr #12 │ │ │ │ addseq pc, r2, r0, asr #5 │ │ │ │ cmppvs r4, r0, lsl #4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0x0654f8d0 │ │ │ │ - stc2l 7, cr15, [r6, #-644]! @ 0xfffffd7c │ │ │ │ + stc2 7, cr15, [r6, #-644] @ 0xfffffd7c │ │ │ │ svclt 0x0002f7fd │ │ │ │ @ instruction: 0xf7a09304 │ │ │ │ - blls 0x1ee8b4 │ │ │ │ + blls 0x1ee7f4 │ │ │ │ stmdavs r9!, {r1, r2, r9, sl, lr} │ │ │ │ vmax.s8 d4, d19, d3 │ │ │ │ @ instruction: 0xf8d96315 │ │ │ │ sbcseq r0, sl, r4, asr r0 │ │ │ │ - @ instruction: 0xffc2f7a8 │ │ │ │ + @ instruction: 0xff62f7a8 │ │ │ │ ldrsbne pc, [r4], #-137 @ 0xffffff77 @ │ │ │ │ @ instruction: 0xf7ad4630 │ │ │ │ - @ instruction: 0xf7fdfb23 │ │ │ │ + @ instruction: 0xf7fdfac3 │ │ │ │ stcvs 14, cr11, [fp], #-208 @ 0xffffff30 │ │ │ │ movwls r0, #16738 @ 0x4162 │ │ │ │ eoreq pc, r0, #2 │ │ │ │ movwcs r9, #2308 @ 0x904 │ │ │ │ @ instruction: 0xf7a94608 │ │ │ │ - stcvs 12, cr15, [r9], #-196 @ 0xffffff3c │ │ │ │ + @ instruction: 0x6c29fbd1 │ │ │ │ @ instruction: 0xf7ad4630 │ │ │ │ - @ instruction: 0xf7fefb13 │ │ │ │ + @ instruction: 0xf7fefab3 │ │ │ │ @ instruction: 0xf7a8b9ee │ │ │ │ - blmi 0xfe36f164 │ │ │ │ + blmi 0xfe36f0a4 │ │ │ │ svccs 0x0070ee1d │ │ │ │ msrcs R12_fiq, lr │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ cmnpne r8, r1, lsl #12 @ p-variant is OBSOLETE │ │ │ │ stcvs 8, cr5, [sl], #-832 @ 0xfffffcc0 │ │ │ │ andls r4, r0, #33554432 @ 0x2000000 │ │ │ │ stcvs 8, cr6, [ip, #204]! @ 0xcc │ │ │ │ strtmi r4, [r0], #-1027 @ 0xfffffbfd │ │ │ │ stmdavs r8, {r0, ip, pc} │ │ │ │ - stc2l 7, cr15, [r8, #-644]! @ 0xfffffd7c │ │ │ │ + stc2 7, cr15, [r8, #-644] @ 0xfffffd7c │ │ │ │ ldmlt r8!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ msrcs R12_fiq, lr │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ ldcleq 8, cr15, [r8, #324] @ 0x144 │ │ │ │ @ instruction: 0xf7a19200 │ │ │ │ - @ instruction: 0xf7fefd31 │ │ │ │ + @ instruction: 0xf7fefcd1 │ │ │ │ @ instruction: 0xf7a8b809 │ │ │ │ - blmi 0x1eef118 │ │ │ │ + blmi 0x1eef058 │ │ │ │ svccs 0x0070ee1d │ │ │ │ msrcs R12_fiq, lr │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ orrspl pc, r8, r1, lsl #12 │ │ │ │ @ instruction: 0xf8d958d0 │ │ │ │ strmi r2, [r2], #-64 @ 0xffffffc0 │ │ │ │ ldmdavs r3!, {r9, ip, pc} │ │ │ │ ldrsbmi pc, [r8], #-137 @ 0xffffff77 @ │ │ │ │ strtmi r4, [r0], #-1027 @ 0xfffffbfd │ │ │ │ stmdavs r8, {r0, ip, pc} │ │ │ │ - stc2l 7, cr15, [r0, #-644] @ 0xfffffd7c │ │ │ │ + stc2l 7, cr15, [r0], #644 @ 0x284 │ │ │ │ ldmlt r0, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - @ instruction: 0xff66f7a8 │ │ │ │ + @ instruction: 0xff06f7a8 │ │ │ │ vnmla.f64 d4, d13, d26 │ │ │ │ @ instruction: 0xf64e2f70 │ │ │ │ vaddw.s8 q9, q0, d28 │ │ │ │ ldrbtmi r0, [fp], #-402 @ 0xfffffe6e │ │ │ │ @ instruction: 0xf501681b │ │ │ │ ldmpl r0, {r1, r3, r5, r6, r8, sp, lr}^ │ │ │ │ strmi r6, [r2], #-3114 @ 0xfffff3d6 │ │ │ │ ldmdavs r3!, {r9, ip, pc} │ │ │ │ strmi r6, [r3], #-3500 @ 0xfffff254 │ │ │ │ andls r4, r1, r0, lsr #8 │ │ │ │ @ instruction: 0xf7a16808 │ │ │ │ - @ instruction: 0xf7fefd25 │ │ │ │ + @ instruction: 0xf7fefcc5 │ │ │ │ @ instruction: 0xf7a8b8b5 │ │ │ │ - blmi 0x186f0a8 │ │ │ │ + blmi 0x186efe8 │ │ │ │ svccs 0x0070ee1d │ │ │ │ teqpne r4, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ tstppl r8, r1, lsl #12 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf8d958d0 │ │ │ │ strmi r2, [r2], #-64 @ 0xffffffc0 │ │ │ │ ldmdavs r3!, {r9, ip, pc} │ │ │ │ ldrsbmi pc, [r8], #-137 @ 0xffffff77 @ │ │ │ │ strtmi r4, [r0], #-1027 @ 0xfffffbfd │ │ │ │ stmdavs r8, {r0, ip, pc} │ │ │ │ - stc2 7, cr15, [r8, #-644] @ 0xfffffd7c │ │ │ │ + stc2 7, cr15, [r8], #644 @ 0x284 │ │ │ │ svclt 0x00b4f7fd │ │ │ │ eorcs pc, ip, lr, asr #12 │ │ │ │ addseq pc, r2, r0, asr #5 │ │ │ │ @ instruction: 0xf5009200 │ │ │ │ @ instruction: 0xf8d0719c │ │ │ │ @ instruction: 0xf7a10138 │ │ │ │ - @ instruction: 0xf7fdfccf │ │ │ │ + @ instruction: 0xf7fdfc6f │ │ │ │ @ instruction: 0xf7a8bfa7 │ │ │ │ - blmi 0x136f054 │ │ │ │ + blmi 0x136ef94 │ │ │ │ svccs 0x0070ee1d │ │ │ │ msrcs R12_fiq, lr │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ cmppvs r9, r1, lsl #10 @ p-variant is OBSOLETE │ │ │ │ stcvs 8, cr5, [sl], #-832 @ 0xfffffcc0 │ │ │ │ andls r4, r0, #33554432 @ 0x2000000 │ │ │ │ stcvs 8, cr6, [ip, #204]! @ 0xcc │ │ │ │ strtmi r4, [r0], #-1027 @ 0xfffffbfd │ │ │ │ stmdavs r8, {r0, ip, pc} │ │ │ │ - stc2l 7, cr15, [r0], #644 @ 0x284 │ │ │ │ + stc2 7, cr15, [r0], {161} @ 0xa1 │ │ │ │ ldmdalt r0!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - @ instruction: 0xff06f7a8 │ │ │ │ + cdp2 7, 10, cr15, cr6, cr8, {5} │ │ │ │ vmov.s16 r4, d13[0] │ │ │ │ @ instruction: 0xf64e2f70 │ │ │ │ vaddw.s8 q9, q0, d28 │ │ │ │ ldrbtmi r0, [fp], #-402 @ 0xfffffe6e │ │ │ │ @ instruction: 0xf501681b │ │ │ │ ldmpl r0, {r3, r5, r8, sp, lr}^ │ │ │ │ strmi r6, [r2], #-3114 @ 0xfffff3d6 │ │ │ │ ldmdavs r3!, {r9, ip, pc} │ │ │ │ strmi r6, [r3], #-3500 @ 0xfffff254 │ │ │ │ andls r4, r1, r0, lsr #8 │ │ │ │ @ instruction: 0xf7a16808 │ │ │ │ - @ instruction: 0xf7fefcc5 │ │ │ │ + @ instruction: 0xf7fefc65 │ │ │ │ @ instruction: 0xf7a8b855 │ │ │ │ - blmi 0xd2efe8 │ │ │ │ + blmi 0xd2ef28 │ │ │ │ svccs 0x0070ee1d │ │ │ │ msrcs R12_fiq, lr │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ orrcc pc, r8, r1, lsl #12 │ │ │ │ stcvs 8, cr5, [sl], #-832 @ 0xfffffcc0 │ │ │ │ andls r4, r0, #33554432 @ 0x2000000 │ │ │ │ stcvs 8, cr6, [ip, #204]! @ 0xcc │ │ │ │ strtmi r4, [r0], #-1027 @ 0xfffffbfd │ │ │ │ stmdavs r8, {r0, ip, pc} │ │ │ │ - stc2 7, cr15, [sl], #644 @ 0x284 │ │ │ │ + mcrr2 7, 10, pc, sl, cr1 @ │ │ │ │ ldmdalt sl!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - cdp2 7, 13, cr15, cr0, cr8, {5} │ │ │ │ + cdp2 7, 7, cr15, cr0, cr8, {5} │ │ │ │ vnmls.f64 d4, d13, d20 │ │ │ │ @ instruction: 0xf64d2f70 │ │ │ │ vbic.i32 d17, #4 @ 0x00000004 │ │ │ │ ldrbtmi r0, [fp], #-402 @ 0xfffffe6e │ │ │ │ @ instruction: 0xf601681b │ │ │ │ ldmpl r0, {r3, r4, r5, r6, r7, r8, sp}^ │ │ │ │ strmi r6, [r2], #-3114 @ 0xfffff3d6 │ │ │ │ ldmdavs r3!, {r9, ip, pc} │ │ │ │ strmi r6, [r3], #-3500 @ 0xfffff254 │ │ │ │ andls r4, r1, r0, lsr #8 │ │ │ │ @ instruction: 0xf7a16808 │ │ │ │ - @ instruction: 0xf7fdfc8f │ │ │ │ + @ instruction: 0xf7fdfc2f │ │ │ │ @ instruction: 0xf7a8bf3b │ │ │ │ - blmi 0x6eef7c │ │ │ │ + blmi 0x6eeebc │ │ │ │ svccs 0x0070ee1d │ │ │ │ teqpne r4, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ cmppvs r0, r1, lsl #10 @ p-variant is OBSOLETE │ │ │ │ stcvs 8, cr5, [sl], #-832 @ 0xfffffcc0 │ │ │ │ andls r4, r0, #33554432 @ 0x2000000 │ │ │ │ ldrdcc pc, [r0], -sl │ │ │ │ strmi r6, [r3], #-3500 @ 0xfffff254 │ │ │ │ andls r4, r1, r0, lsr #8 │ │ │ │ @ instruction: 0xf7a16808 │ │ │ │ - @ instruction: 0xf7fdfc73 │ │ │ │ + @ instruction: 0xf7fdfc13 │ │ │ │ svclt 0x0000bf1f │ │ │ │ - addeq r0, r7, r4, lsr #19 │ │ │ │ - addeq r0, r7, lr, asr #18 │ │ │ │ - addeq r0, r7, r6, lsr #18 │ │ │ │ - addeq r0, r7, r8, lsr #17 │ │ │ │ - addeq r0, r7, ip, asr r8 │ │ │ │ - addeq r0, r7, r2, lsr #16 │ │ │ │ - addeq r0, r7, ip, ror #15 │ │ │ │ - umulleq r0, r7, r8, r7 │ │ │ │ + addeq r0, r7, r4, ror #17 │ │ │ │ + addeq r0, r7, lr, lsl #17 │ │ │ │ + addeq r0, r7, r6, ror #16 │ │ │ │ + addeq r0, r7, r8, ror #15 │ │ │ │ + umulleq r0, r7, ip, r7 │ │ │ │ addeq r0, r7, r2, ror #14 │ │ │ │ addeq r0, r7, ip, lsr #14 │ │ │ │ - strdeq r0, [r7], r6 │ │ │ │ - addeq r0, r7, r0, asr #13 │ │ │ │ + ldrdeq r0, [r7], r8 │ │ │ │ + addeq r0, r7, r2, lsr #13 │ │ │ │ + addeq r0, r7, ip, ror #12 │ │ │ │ + addeq r0, r7, r6, lsr r6 │ │ │ │ + addeq r0, r7, r0, lsl #12 │ │ │ │ @ instruction: 0x01226c2b │ │ │ │ @ instruction: 0xf0029304 │ │ │ │ stmdbls r4, {r4, r5, r9} │ │ │ │ strmi r2, [r8], -r0, lsl #6 │ │ │ │ - blx 0xffeed3c4 │ │ │ │ + blx 0xfe6ed484 │ │ │ │ ldrtmi r6, [r0], -r9, lsr #24 │ │ │ │ - @ instruction: 0xf9daf7ad │ │ │ │ + @ instruction: 0xf97af7ad │ │ │ │ @ instruction: 0x07224631 │ │ │ │ @ instruction: 0x81b4f140 │ │ │ │ - @ instruction: 0xf7a84630 │ │ │ │ - @ instruction: 0xf7fef849 │ │ │ │ - blmi 0xff85d7f4 │ │ │ │ + @ instruction: 0xf7a74630 │ │ │ │ + @ instruction: 0xf7feffe9 │ │ │ │ + blmi 0xff85d8b4 │ │ │ │ svccs 0x0070ee1d │ │ │ │ eorcc pc, r4, pc, asr #12 │ │ │ │ addseq pc, r2, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ orrscc pc, r4, r0, lsl #12 │ │ │ │ ldmne sl!, {r0, r1, r4, r6, r7, fp, ip, lr}^ │ │ │ │ ldmne r2!, {r0, r9, ip, pc}^ │ │ │ │ @ instruction: 0xf8d99200 │ │ │ │ @ instruction: 0xf8d02040 │ │ │ │ ldrmi r0, [r3], #-2964 @ 0xfffff46c │ │ │ │ @ instruction: 0xf7a1461a │ │ │ │ - @ instruction: 0xf7fdfc29 │ │ │ │ + @ instruction: 0xf7fdfbc9 │ │ │ │ strtmi fp, [r0], -r8, asr #23 │ │ │ │ andls r2, r4, #-1073741809 @ 0xc000000f │ │ │ │ stc2l 7, cr15, [r8, #988] @ 0x3dc │ │ │ │ @ instruction: 0xf47c2800 │ │ │ │ - blmi 0xff45a71c │ │ │ │ + blmi 0xff45a7dc │ │ │ │ svcne 0x0070ee1d │ │ │ │ @ instruction: 0xf64e9a04 │ │ │ │ vaddl.s8 q9, d0, d28 │ │ │ │ ldrbtmi r0, [fp], #-146 @ 0xffffff6e │ │ │ │ stmiapl fp, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ andls r4, r1, #436207616 @ 0x1a000000 │ │ │ │ ldrmi r6, [sl], #-3122 @ 0xfffff3ce │ │ │ │ stmdavs r9!, {r9, ip, pc} │ │ │ │ @ instruction: 0xf500440b │ │ │ │ @ instruction: 0xf8d06107 │ │ │ │ @ instruction: 0xf7a10870 │ │ │ │ - @ instruction: 0xf7fdfc07 │ │ │ │ + @ instruction: 0xf7fdfba7 │ │ │ │ @ instruction: 0x4620beb3 │ │ │ │ andls r2, r4, #-1073741817 @ 0xc0000007 │ │ │ │ stc2 7, cr15, [r6, #988]! @ 0x3dc │ │ │ │ @ instruction: 0xf47c2800 │ │ │ │ - blmi 0xff05a6d8 │ │ │ │ + blmi 0xff05a798 │ │ │ │ svcne 0x0070ee1d │ │ │ │ @ instruction: 0xf64e9a04 │ │ │ │ vaddl.s8 q9, d0, d28 │ │ │ │ ldrbtmi r0, [fp], #-146 @ 0xffffff6e │ │ │ │ stmiapl fp, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ andls r4, r1, #436207616 @ 0x1a000000 │ │ │ │ ldrmi r6, [sl], #-3122 @ 0xfffff3ce │ │ │ │ stmdavs r9!, {r9, ip, pc} │ │ │ │ vshl.s8 d4, d11, d0 │ │ │ │ @ instruction: 0xf8d071ec │ │ │ │ @ instruction: 0xf7a107ec │ │ │ │ - @ instruction: 0xf7fdfbe5 │ │ │ │ - bmi 0xfed5f03c │ │ │ │ + @ instruction: 0xf7fdfb85 │ │ │ │ + bmi 0xfed5f0fc │ │ │ │ svcne 0x0070ee1d │ │ │ │ ldrbtmi r6, [sl], #-3099 @ 0xfffff3e5 │ │ │ │ stmpl sl, {r1, r4, fp, sp, lr} │ │ │ │ strmi r4, [r2], #-1043 @ 0xfffffbed │ │ │ │ eorsne pc, r4, sp, asr #12 │ │ │ │ addseq pc, r2, r0, asr #5 │ │ │ │ tstpvs pc, r0, lsl #10 @ p-variant is OBSOLETE │ │ │ │ ldmibeq r0!, {r4, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ - blx 0xfe46d4a2 │ │ │ │ + blx 0xc6d562 │ │ │ │ ldcllt 7, cr15, [r3, #1012]! @ 0x3f4 │ │ │ │ vnmls.f32 s8, s27, s17 │ │ │ │ ldcvs 15, cr1, [fp], {112} @ 0x70 │ │ │ │ ldmdavs r2, {r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldrmi r5, [r3], #-2186 @ 0xfffff776 │ │ │ │ @ instruction: 0xf64d4402 │ │ │ │ vmvn.i32 d17, #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf6000092 │ │ │ │ @ instruction: 0xf8d0116c │ │ │ │ @ instruction: 0xf7a1096c │ │ │ │ - @ instruction: 0xf7fdfb79 │ │ │ │ + @ instruction: 0xf7fdfb19 │ │ │ │ ldrdeq fp, [r2, -lr]! │ │ │ │ @ instruction: 0xf0024629 │ │ │ │ @ instruction: 0x46280210 │ │ │ │ @ instruction: 0xf7a5320c │ │ │ │ - @ instruction: 0xf7fdffa1 │ │ │ │ + @ instruction: 0xf7fdff41 │ │ │ │ ldrdeq fp, [r2], #236 @ 0xec @ │ │ │ │ @ instruction: 0xf0024629 │ │ │ │ @ instruction: 0x46280218 │ │ │ │ @ instruction: 0xf7a53204 │ │ │ │ - @ instruction: 0xf7fdff97 │ │ │ │ + @ instruction: 0xf7fdff37 │ │ │ │ @ instruction: 0xf203bed2 │ │ │ │ stcvs 3, cr6, [r8, #84]! @ 0x54 │ │ │ │ - b 0x147010c │ │ │ │ + b 0x14701cc │ │ │ │ @ instruction: 0xf14002c3 │ │ │ │ @ instruction: 0xf7a88154 │ │ │ │ - blmi 0xfe4eed9c │ │ │ │ + blmi 0xfe4eecdc │ │ │ │ svccs 0x0070ee1d │ │ │ │ msrcc R12_usr, pc │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ tstpcs r8, r1, lsl #12 @ p-variant is OBSOLETE │ │ │ │ stcvs 8, cr5, [sl], #-832 @ 0xfffffcc0 │ │ │ │ andls r4, r0, #33554432 @ 0x2000000 │ │ │ │ stcvs 8, cr6, [ip, #204]! @ 0xcc │ │ │ │ strtmi r4, [r0], #-1027 @ 0xfffffbfd │ │ │ │ stmdavs r8, {r0, ip, pc} │ │ │ │ - blx 0xfe1ed53a │ │ │ │ + blx 0x9ed5fa │ │ │ │ stcllt 7, cr15, [sp, #-1012]! @ 0xfffffc0c │ │ │ │ @ instruction: 0x46384639 │ │ │ │ @ instruction: 0xf7a52210 │ │ │ │ - ldrtmi pc, [sl], -pc, lsl #28 @ │ │ │ │ + ldrtmi pc, [sl], -pc, lsr #27 @ │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ - ldc2l 7, cr15, [ip], #660 @ 0x294 │ │ │ │ + ldc2 7, cr15, [ip], {165} @ 0xa5 │ │ │ │ svclt 0x0050f7fd │ │ │ │ mrc 8, 0, r4, cr13, cr14, {3} │ │ │ │ ldrbtmi ip, [r8], #-3952 @ 0xfffff090 │ │ │ │ @ instruction: 0xf85c6800 │ │ │ │ strmi r0, [r1], #-0 │ │ │ │ strmi r4, [r3], #-1026 @ 0xfffffbfe │ │ │ │ eorcs pc, ip, lr, asr #12 │ │ │ │ addseq pc, r2, r0, asr #5 │ │ │ │ andne lr, r0, #3358720 @ 0x334000 │ │ │ │ @ instruction: 0xf500460a │ │ │ │ @ instruction: 0xf8d07173 │ │ │ │ @ instruction: 0xf7a103cc │ │ │ │ - @ instruction: 0xf7fdfb5f │ │ │ │ + @ instruction: 0xf7fdfaff │ │ │ │ ldmdami r3!, {r0, r1, r2, r4, r5, r6, sl, fp, ip, sp, pc}^ │ │ │ │ svcgt 0x0070ee1d │ │ │ │ stmdavs r0, {r3, r4, r5, r6, sl, lr} │ │ │ │ andeq pc, r0, ip, asr r8 @ │ │ │ │ strmi r4, [r2], #-1025 @ 0xfffffbff │ │ │ │ @ instruction: 0xf64e4403 │ │ │ │ vaddl.s8 q9, d0, d28 │ │ │ │ stmib sp, {r1, r4, r7}^ │ │ │ │ strmi r1, [sl], -r0, lsl #4 │ │ │ │ cmppvc r2, r0, lsl #10 @ p-variant is OBSOLETE │ │ │ │ movteq pc, #35024 @ 0x88d0 @ │ │ │ │ - blx 0x126d5b6 │ │ │ │ + blx 0xffa6d674 │ │ │ │ mrrclt 7, 15, pc, lr, cr13 @ │ │ │ │ @ instruction: 0xee1d4967 │ │ │ │ ldrbtmi r0, [r9], #-3952 @ 0xfffff090 │ │ │ │ stmdapl r0, {r0, r3, fp, sp, lr}^ │ │ │ │ strmi r1, [r2], #-2105 @ 0xfffff7c7 │ │ │ │ @ instruction: 0xf64e4403 │ │ │ │ vaddl.s8 q9, d0, d28 │ │ │ │ stmib sp, {r1, r4, r7}^ │ │ │ │ vrhadd.s8 d2, d0, d0 │ │ │ │ @ instruction: 0xf8d061e4 │ │ │ │ @ instruction: 0xf7a106e4 │ │ │ │ - @ instruction: 0xf7fdfb2f │ │ │ │ + @ instruction: 0xf7fdfacf │ │ │ │ ldmdbmi sp, {r1, r4, r7, r8, r9, fp, ip, sp, pc}^ │ │ │ │ svceq 0x0070ee1d │ │ │ │ stmdavs r9, {r0, r3, r4, r5, r6, sl, lr} │ │ │ │ ldmdane r8!, {r0, r6, fp, ip, lr}^ │ │ │ │ stmib sp, {r1, r3, sl, lr}^ │ │ │ │ @ instruction: 0xf64e2000 │ │ │ │ vaddl.s8 q9, d0, d28 │ │ │ │ strmi r0, [fp], #-146 @ 0xffffff6e │ │ │ │ bicvs pc, ip, r0, lsl #10 │ │ │ │ @ instruction: 0x0660f8d0 │ │ │ │ - blx 0x6ed612 │ │ │ │ - bllt 0x1fad784 │ │ │ │ + blx 0xfeeed6d0 │ │ │ │ + bllt 0x1fad844 │ │ │ │ @ instruction: 0xee1d4952 │ │ │ │ ldrbtmi r0, [r9], #-3952 @ 0xfffff090 │ │ │ │ stmdapl r1, {r0, r3, fp, sp, lr}^ │ │ │ │ strmi r1, [sl], #-2168 @ 0xfffff788 │ │ │ │ andcs lr, r0, sp, asr #19 │ │ │ │ eorcs pc, ip, lr, asr #12 │ │ │ │ addseq pc, r2, r0, asr #5 │ │ │ │ vshl.s8 d4, d11, d0 │ │ │ │ @ instruction: 0xf8d041d4 │ │ │ │ @ instruction: 0xf7a104d4 │ │ │ │ - @ instruction: 0xf7fdfb01 │ │ │ │ + @ instruction: 0xf7fdfaa1 │ │ │ │ stmdbmi r8, {r2, r5, r6, r8, r9, fp, ip, sp, pc}^ │ │ │ │ svceq 0x0070ee1d │ │ │ │ stmdavs r9, {r0, r3, r4, r5, r6, sl, lr} │ │ │ │ ldmdane r9!, {r6, fp, ip, lr} │ │ │ │ strmi r4, [r3], #-1026 @ 0xfffffbfe │ │ │ │ eorcs pc, ip, lr, asr #12 │ │ │ │ addseq pc, r2, r0, asr #5 │ │ │ │ smlabtcs r0, sp, r9, lr │ │ │ │ @ instruction: 0x61abf500 │ │ │ │ ldrbeq pc, [r8, #-2256] @ 0xfffff730 @ │ │ │ │ - blx 0xffb6d66c │ │ │ │ - bllt 0x142d7e0 │ │ │ │ + blx 0xfe36d72c │ │ │ │ + bllt 0x142d8a0 │ │ │ │ @ instruction: 0x46384639 │ │ │ │ @ instruction: 0xf7a52210 │ │ │ │ - @ instruction: 0x463afd75 │ │ │ │ + @ instruction: 0x463afd15 │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ - ldc2 7, cr15, [ip], #-660 @ 0xfffffd6c │ │ │ │ + blx 0xff7ed756 │ │ │ │ stmdalt r9, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ andcs r2, r8, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0x46384639 │ │ │ │ - stc2l 7, cr15, [r8, #-660]! @ 0xfffffd6c │ │ │ │ + stc2 7, cr15, [r8, #-660] @ 0xfffffd6c │ │ │ │ @ instruction: 0x4631463a │ │ │ │ @ instruction: 0xf7a54630 │ │ │ │ - stccc 12, cr15, [r1], {47} @ 0x2f │ │ │ │ + @ instruction: 0x3c01fbcf │ │ │ │ @ instruction: 0xf7fdd1f3 │ │ │ │ vrecps.f32 , , q13 │ │ │ │ stcvs 3, cr6, [r8, #84]! @ 0x54 │ │ │ │ - b 0x14702c0 │ │ │ │ + b 0x1470380 │ │ │ │ @ instruction: 0xf14002c3 │ │ │ │ @ instruction: 0xf7a88097 │ │ │ │ - blmi 0xbaebec │ │ │ │ + blmi 0xbaeb2c │ │ │ │ svccs 0x0070ee1d │ │ │ │ msrcc R12_usr, pc │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ tstpvs r0, r1, lsl #10 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf8d958d0 │ │ │ │ strmi r2, [r2], #-64 @ 0xffffffc0 │ │ │ │ ldmdavs r3!, {r9, ip, pc} │ │ │ │ ldrsbmi pc, [r8], #-137 @ 0xffffff77 @ │ │ │ │ strtmi r4, [r0], #-1027 @ 0xfffffbfd │ │ │ │ stmdavs r8, {r0, ip, pc} │ │ │ │ - blx 0xfeb6d6ec │ │ │ │ + blx 0x136d7ac │ │ │ │ ldclt 7, cr15, [r3], {253} @ 0xfd │ │ │ │ andcs r2, r8, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0x46384639 │ │ │ │ - ldc2 7, cr15, [r4, #-660]! @ 0xfffffd6c │ │ │ │ + ldc2l 7, cr15, [r4], {165} @ 0xa5 │ │ │ │ @ instruction: 0x4631463a │ │ │ │ @ instruction: 0xf7a54630 │ │ │ │ - stccc 12, cr15, [r1], {33} @ 0x21 │ │ │ │ + @ instruction: 0x3c01fbc1 │ │ │ │ @ instruction: 0xf7fdd1f3 │ │ │ │ rscscs fp, pc, #1840 @ 0x730 │ │ │ │ @ instruction: 0x46304631 │ │ │ │ - cdp2 7, 12, cr15, cr2, cr5, {5} │ │ │ │ + cdp2 7, 6, cr15, cr2, cr5, {5} │ │ │ │ mrclt 7, 7, APSR_nzcv, cr15, cr13, {7} │ │ │ │ @ instruction: 0xf64f4630 │ │ │ │ @ instruction: 0xf7a572ff │ │ │ │ - @ instruction: 0xf7fdfebb │ │ │ │ + @ instruction: 0xf7fdfe5b │ │ │ │ andscs fp, r0, #248, 28 @ 0xf80 │ │ │ │ @ instruction: 0x46384639 │ │ │ │ - cdp2 7, 7, cr15, cr6, cr5, {5} │ │ │ │ + cdp2 7, 1, cr15, cr6, cr5, {5} │ │ │ │ svclt 0x0000e487 │ │ │ │ - addeq r0, r7, ip, lsr #12 │ │ │ │ - addeq r0, r7, r6, ror #11 │ │ │ │ - addeq r0, r7, r2, lsr #11 │ │ │ │ - addeq r0, r7, r6, ror r5 │ │ │ │ - addeq r0, r7, ip, asr #10 │ │ │ │ - addeq r0, r7, r0, ror #9 │ │ │ │ - umulleq r0, r7, lr, r4 │ │ │ │ - addeq r0, r7, ip, ror #8 │ │ │ │ - addeq r0, r7, sl, lsr r4 │ │ │ │ - addeq r0, r7, ip, lsl #8 │ │ │ │ + addeq r0, r7, ip, ror #10 │ │ │ │ + addeq r0, r7, r6, lsr #10 │ │ │ │ + addeq r0, r7, r2, ror #9 │ │ │ │ + @ instruction: 0x008704b6 │ │ │ │ + addeq r0, r7, ip, lsl #9 │ │ │ │ + addeq r0, r7, r0, lsr #8 │ │ │ │ ldrdeq r0, [r7], lr │ │ │ │ - @ instruction: 0x008703b0 │ │ │ │ - addeq r0, r7, r0, lsr r3 │ │ │ │ + addeq r0, r7, ip, lsr #7 │ │ │ │ + addeq r0, r7, sl, ror r3 │ │ │ │ + addeq r0, r7, ip, asr #6 │ │ │ │ + addeq r0, r7, lr, lsl r3 │ │ │ │ + strdeq r0, [r7], r0 @ │ │ │ │ + addeq r0, r7, r0, ror r2 │ │ │ │ @ instruction: 0x46312210 │ │ │ │ @ instruction: 0xf7a54630 │ │ │ │ - strbt pc, [r3], #-3669 @ 0xfffff1ab @ │ │ │ │ - stc2 7, cr15, [ip], {168} @ 0xa8 │ │ │ │ + strbt pc, [r3], #-3573 @ 0xfffff20b @ │ │ │ │ + stc2 7, cr15, [ip], #-672 @ 0xfffffd60 │ │ │ │ vnmls.f64 d4, d13, d29 │ │ │ │ @ instruction: 0xf64f2f70 │ │ │ │ vaddw.s8 , q0, d20 │ │ │ │ ldrbtmi r0, [fp], #-402 @ 0xfffffe6e │ │ │ │ @ instruction: 0xf601681b │ │ │ │ ldmpl r0, {r2, r3, r4, r5, r6, r8}^ │ │ │ │ strmi r6, [r2], #-3114 @ 0xfffff3d6 │ │ │ │ ldmdavs r3!, {r9, ip, pc} │ │ │ │ strmi r6, [r3], #-3500 @ 0xfffff254 │ │ │ │ andls r4, r1, r0, lsr #8 │ │ │ │ @ instruction: 0xf7a16808 │ │ │ │ - @ instruction: 0xf7fdfa4b │ │ │ │ + @ instruction: 0xf7fdf9eb │ │ │ │ @ instruction: 0xf7a8bc34 │ │ │ │ - blmi 0x92eaf4 │ │ │ │ + blmi 0x92ea34 │ │ │ │ svccs 0x0070ee1d │ │ │ │ msrcc R12_usr, pc │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ orrcs pc, ip, r1, lsl #12 │ │ │ │ stcvs 8, cr5, [sl], #-832 @ 0xfffffcc0 │ │ │ │ andls r4, r0, #33554432 @ 0x2000000 │ │ │ │ stcvs 8, cr6, [ip, #204]! @ 0xcc │ │ │ │ strtmi r4, [r0], #-1027 @ 0xfffffbfd │ │ │ │ stmdavs r8, {r0, ip, pc} │ │ │ │ - blx 0xced7e0 │ │ │ │ + @ instruction: 0xf9d0f7a1 │ │ │ │ ldclt 7, cr15, [r9], {253} @ 0xfd │ │ │ │ - mrrc2 7, 10, pc, r6, cr8 @ │ │ │ │ + blx 0xffe6d8c6 │ │ │ │ vmov.32 r4, d13[0] │ │ │ │ @ instruction: 0xf64f2f70 │ │ │ │ vaddw.s8 , q0, d20 │ │ │ │ ldrbtmi r0, [fp], #-402 @ 0xfffffe6e │ │ │ │ @ instruction: 0xf601681b │ │ │ │ ldmpl r0, {r2, r7, r8, ip}^ │ │ │ │ ldrdcs pc, [r0], #-137 @ 0xffffff77 │ │ │ │ andls r4, r0, #33554432 @ 0x2000000 │ │ │ │ @ instruction: 0xf8d96833 │ │ │ │ strmi r4, [r3], #-88 @ 0xffffffa8 │ │ │ │ andls r4, r1, r0, lsr #8 │ │ │ │ @ instruction: 0xf7a16808 │ │ │ │ - @ instruction: 0xf7fdfa13 │ │ │ │ + @ instruction: 0xf7fdf9b3 │ │ │ │ strdcs fp, [r0], -ip │ │ │ │ - asrsmi pc, r4, #4 @ │ │ │ │ + bicpl pc, r0, r4, asr #4 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ andls r4, r0, r5, lsl #22 │ │ │ │ eorvc pc, r2, #64, 4 │ │ │ │ - @ instruction: 0xfffaf19d │ │ │ │ - addeq r0, r7, lr, ror #4 │ │ │ │ - addeq r0, r7, r8, lsr r2 │ │ │ │ - addeq r0, r7, r2, lsl #4 │ │ │ │ - eorseq r0, r5, ip, lsl r0 │ │ │ │ + @ instruction: 0xf81af19e │ │ │ │ + addeq r0, r7, lr, lsr #3 │ │ │ │ + addeq r0, r7, r8, ror r1 │ │ │ │ + addeq r0, r7, r2, asr #2 │ │ │ │ + eorseq r0, r5, ip, lsr #2 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec06bc8 │ │ │ │ + bl 0xfec06c88 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ ldrmi r4, [pc], -r4, lsl #12 │ │ │ │ ldrmi r4, [r6], -sp, lsl #12 │ │ │ │ @ instruction: 0xf7a09808 │ │ │ │ - @ instruction: 0x4603fe97 │ │ │ │ + @ instruction: 0x4603fe37 │ │ │ │ smullseq pc, r8, r4, r8 @ │ │ │ │ ldrmi fp, [sl], -r0, lsl #3 │ │ │ │ @ instruction: 0x46304639 │ │ │ │ - @ instruction: 0xf9d8f7f6 │ │ │ │ + @ instruction: 0xf978f7f6 │ │ │ │ rscvs r2, r3, r2, lsl #6 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ ldmdblt r0!, {r5, r8, r9, sl, fp, sp, lr}^ │ │ │ │ rsbscs pc, r4, #-536870908 @ 0xe0000004 │ │ │ │ addscs pc, r6, #192, 4 │ │ │ │ movwls r4, #5664 @ 0x1620 │ │ │ │ @ instruction: 0x462a6bd1 │ │ │ │ - @ instruction: 0xf810f7f5 │ │ │ │ - blls 0x10afac │ │ │ │ + @ instruction: 0xffb0f7f4 │ │ │ │ + blls 0x10b06c │ │ │ │ strvs r4, [r2, #1066]! @ 0x42a │ │ │ │ svcvs 0x0062e7dd │ │ │ │ movwls r1, #4160 @ 0x1040 │ │ │ │ andne lr, r2, r0, asr #20 │ │ │ │ - cdp2 7, 6, cr15, cr10, cr0, {5} │ │ │ │ + cdp2 7, 0, cr15, cr10, cr0, {5} │ │ │ │ eorvs pc, r4, #73400320 @ 0x4600000 │ │ │ │ addscs pc, r6, #192, 4 │ │ │ │ vst2.8 {d22-d23}, [pc :64], r1 │ │ │ │ @ instruction: 0xf7a8720a │ │ │ │ - blls 0x12e100 │ │ │ │ + blls 0x12e040 │ │ │ │ svclt 0x0000e7de │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrsbgt pc, [r0], #-128 @ 0xffffff80 @ │ │ │ │ @ instruction: 0xf8dcb084 │ │ │ │ vshr.u64 , q0, #61 │ │ │ │ - blcs 0x13c67c │ │ │ │ + blcs 0x13c73c │ │ │ │ stmdavs fp, {r0, r2, r3, r4, r5, r6, r8, fp, ip, lr, pc} │ │ │ │ movweq pc, #8227 @ 0x2023 @ │ │ │ │ rsbsle r2, r8, sp, lsl #22 │ │ │ │ ldrsbt pc, [r0], #-128 @ 0xffffff80 @ │ │ │ │ svceq 0x0000f1be │ │ │ │ stmvs fp, {r0, r1, r4, r5, r6, r8, ip, lr, pc} │ │ │ │ strmi r4, [r4], -sp, lsl #12 │ │ │ │ @@ -163282,124 +163330,124 @@ │ │ │ │ cmnpvs r0, #318767104 @ p-variant is OBSOLETE @ 0x13000000 │ │ │ │ @ instruction: 0xf8dcd069 │ │ │ │ @ instruction: 0xf4133004 │ │ │ │ rsble r6, sp, r0, ror r3 │ │ │ │ @ instruction: 0xc090f8d0 │ │ │ │ svceq 0x0000f1bc │ │ │ │ @ instruction: 0xf79dd171 │ │ │ │ - stmdavs fp!, {r0, r1, r3, r5, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs fp!, {r0, r1, r3, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ rsbscs pc, r4, #-536870908 @ 0xe0000004 │ │ │ │ addscs pc, r6, #192, 4 │ │ │ │ strmi r6, [r0], r1, lsr #27 │ │ │ │ @ instruction: 0x460f4616 │ │ │ │ eorne pc, r3, r2, asr r8 @ │ │ │ │ andcs r4, r0, #3145728 @ 0x300000 │ │ │ │ - @ instruction: 0xf7a62008 │ │ │ │ - stmdavs sl!, {r0, r1, r2, r6, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf7a52008 │ │ │ │ + stmdavs sl!, {r0, r1, r2, r5, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7a09203 │ │ │ │ - bls 0x1ae050 │ │ │ │ - bcs 0x4812ec │ │ │ │ + bls 0x1adf90 │ │ │ │ + bcs 0x4813ac │ │ │ │ @ instruction: 0xf894d150 │ │ │ │ @ instruction: 0x461920d9 │ │ │ │ movwls r4, #13856 @ 0x3620 │ │ │ │ svclt 0x000c2a00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - @ instruction: 0xffa4f7f4 │ │ │ │ + @ instruction: 0xff44f7f4 │ │ │ │ ldrmi r9, [r9], -r3, lsl #22 │ │ │ │ @ instruction: 0xf7a56bb0 │ │ │ │ - stmiavs fp!, {r0, r1, r2, r3, r4, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmiavs fp!, {r0, r1, r2, r3, r4, r5, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ andsle r2, r0, r4, lsl #22 │ │ │ │ @ instruction: 0xf0384620 │ │ │ │ - stmdacs r0, {r0, r3, r5, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r4, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ stmiavs r8!, {r3, r6, ip, lr, pc} │ │ │ │ - ldc2l 7, cr15, [sl, #640]! @ 0x280 │ │ │ │ + ldc2 7, cr15, [sl, #640] @ 0x280 │ │ │ │ msrvs CPSR_s, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ adcmi pc, r8, #64, 12 @ 0x4000000 │ │ │ │ @ instruction: 0xf7a86819 │ │ │ │ - @ instruction: 0x6d63f93d │ │ │ │ + stclvs 8, cr15, [r3, #-884]! @ 0xfffffc8c │ │ │ │ stmiavs r1!, {r0, r9, sp} │ │ │ │ - bne 0xff3013b4 │ │ │ │ - blx 0xfe66db16 │ │ │ │ + bne 0xff301474 │ │ │ │ + blx 0xfe66dbd6 │ │ │ │ @ instruction: 0xf7a54640 │ │ │ │ - @ instruction: 0xf894f8cb │ │ │ │ + @ instruction: 0xf894f86b │ │ │ │ strvs r3, [r7, #217]! @ 0xd9 │ │ │ │ addsmi r2, r3, #0, 4 │ │ │ │ stmdavs r9!, {r5, r9, sl, lr}^ │ │ │ │ movwcs fp, #36620 @ 0x8f0c │ │ │ │ ldrmi r2, [r9], #-772 @ 0xfffffcfc │ │ │ │ - blx 0xfe26db36 │ │ │ │ + blx 0xfe26dbf6 │ │ │ │ andlt r2, r4, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ strdcs r8, [r0], -r0 │ │ │ │ tstcs r0, r4 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ @ instruction: 0xe7f54618 │ │ │ │ eorne pc, r2, r6, asr r8 @ │ │ │ │ @ instruction: 0xf7a59003 │ │ │ │ - blls 0x1adff4 │ │ │ │ + blls 0x1adf34 │ │ │ │ @ instruction: 0xf04fe7b3 │ │ │ │ andscs r7, r1, #0, 6 │ │ │ │ @ instruction: 0xf8cd4671 │ │ │ │ @ instruction: 0xf7ffc000 │ │ │ │ ldrb pc, [r9, pc, lsl #30] @ │ │ │ │ - asrsmi pc, r4, #4 @ │ │ │ │ + bicpl pc, r0, r4, asr #4 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - rsbeq pc, r0, r1, asr #4 │ │ │ │ + rsbsne pc, r0, r1, asr #4 │ │ │ │ eorseq pc, r3, r0, asr #5 │ │ │ │ @ instruction: 0xf6414b02 │ │ │ │ @ instruction: 0xf1d5226f │ │ │ │ - svclt 0x0000f84b │ │ │ │ - eorseq r0, r5, r0, lsr r0 │ │ │ │ + svclt 0x0000f86b │ │ │ │ + eorseq r0, r5, r0, asr #2 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec06dcc │ │ │ │ + bl 0xfec06e8c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [r4], -r8, ror #31 │ │ │ │ smullseq pc, r8, r0, r8 @ │ │ │ │ ldrmi fp, [r6], -r2, lsl #1 │ │ │ │ @ instruction: 0x4619b178 │ │ │ │ @ instruction: 0xf7f44630 │ │ │ │ - movwcs pc, #12129 @ 0x2f61 @ │ │ │ │ + movwcs pc, #12033 @ 0x2f01 @ │ │ │ │ andlt r6, r2, r3, ror #1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svcvs 0x0020bd70 │ │ │ │ ldmdblt r0!, {r0, r2, r3, r9, sl, lr}^ │ │ │ │ rsbscs pc, r4, #-536870908 @ 0xe0000004 │ │ │ │ addscs pc, r6, #192, 4 │ │ │ │ movwls r4, #5664 @ 0x1620 │ │ │ │ @ instruction: 0x462a6bd1 │ │ │ │ - @ instruction: 0xff14f7f4 │ │ │ │ - blls 0x10b1a4 │ │ │ │ + mrc2 7, 5, pc, cr4, cr4, {7} │ │ │ │ + blls 0x10b264 │ │ │ │ strvs r4, [r2, #1066]! @ 0x42a │ │ │ │ svcvs 0x0062e7dd │ │ │ │ movwls r1, #4160 @ 0x1040 │ │ │ │ andne lr, r2, r0, asr #20 │ │ │ │ - stc2l 7, cr15, [lr, #-640]! @ 0xfffffd80 │ │ │ │ + stc2 7, cr15, [lr, #-640] @ 0xfffffd80 │ │ │ │ eorvs pc, r4, #73400320 @ 0x4600000 │ │ │ │ addscs pc, r6, #192, 4 │ │ │ │ vst2.8 {d22-d23}, [pc :64], r1 │ │ │ │ @ instruction: 0xf7a8720a │ │ │ │ - blls 0x12df08 │ │ │ │ + blls 0x12de48 │ │ │ │ svclt 0x0000e7de │ │ │ │ ldrsbne pc, [r0], #128 @ 0x80 @ │ │ │ │ smlalbtcs pc, r0, r1, r3 @ │ │ │ │ andcs fp, r0, r1, lsr r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec06e68 │ │ │ │ + bl 0xfec06f28 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf04f0ff8 │ │ │ │ andcs r7, r1, #0, 6 │ │ │ │ @ instruction: 0xffa6f7ff │ │ │ │ tstcs r0, r1 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -163407,24 +163455,24 @@ │ │ │ │ svclt 0x0000bd08 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0xf8d26d02 │ │ │ │ vshr.u64 , q0, #61 │ │ │ │ - blcs 0x13c8b4 │ │ │ │ + blcs 0x13c974 │ │ │ │ stmdavs fp, {r2, r3, r6, r8, fp, ip, lr, pc} │ │ │ │ strmi r4, [sp], -r4, lsl #12 │ │ │ │ eorsle r2, r9, r0, lsl #22 │ │ │ │ stmdacs r0, {r3, r6, fp, sp, lr} │ │ │ │ svcvs 0x0023d144 │ │ │ │ cmple r2, r0, lsl #22 │ │ │ │ @ instruction: 0x3090f8d4 │ │ │ │ @ instruction: 0xf8842201 │ │ │ │ - blcs 0xb7ebc │ │ │ │ + blcs 0xb7f7c │ │ │ │ movwcs sp, #66 @ 0x42 │ │ │ │ ldrmi r6, [r1], sl, ror #16 │ │ │ │ @ instruction: 0x6d22b97a │ │ │ │ @ instruction: 0x1098f8d2 │ │ │ │ svcvs 0x0070f411 │ │ │ │ ldmdavs r2, {r0, r3, ip, lr, pc}^ │ │ │ │ movweq pc, #4099 @ 0x1003 @ │ │ │ │ @@ -163433,169 +163481,169 @@ │ │ │ │ @ instruction: 0xf0402b00 │ │ │ │ stmdavs fp!, {r0, r3, r5, r7, pc} │ │ │ │ eorsle r2, r4, r0, lsl #22 │ │ │ │ smullsne pc, r9, r4, r8 @ │ │ │ │ stmiavs fp!, {r9, sp} │ │ │ │ addsmi r4, r1, #32, 12 @ 0x2000000 │ │ │ │ tstcs r8, ip, lsl #30 │ │ │ │ - bne 0xff2f8120 │ │ │ │ - blx 0xfeaedcf0 │ │ │ │ + bne 0xff2f81e0 │ │ │ │ + blx 0xfeaeddb0 │ │ │ │ tstcs r0, r1 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ ldmdblt r9, {r0, r8, r9, sl, fp, sp, lr}^ │ │ │ │ - blcs 0xc9edc │ │ │ │ + blcs 0xc9f9c │ │ │ │ @ instruction: 0xf8d2d0c6 │ │ │ │ @ instruction: 0xf4133098 │ │ │ │ andle r6, r3, r0, ror r3 │ │ │ │ @ instruction: 0xf4136853 │ │ │ │ cmnle r8, r0, ror r3 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ umlalscs pc, sp, r4, r8 @ │ │ │ │ @ instruction: 0xd1b92a00 │ │ │ │ umlalscc pc, ip, r4, r8 @ │ │ │ │ movweq pc, #4227 @ 0x1083 @ │ │ │ │ @ instruction: 0xf79de7b4 │ │ │ │ - stmdavs fp!, {r0, r1, r2, r3, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + stmdavs fp!, {r0, r1, r2, r3, r5, r7, sl, fp, ip, sp, lr, pc}^ │ │ │ │ strmi r6, [r0], r2, lsr #27 │ │ │ │ - bllt 0xfe1817b8 │ │ │ │ + bllt 0xfe181878 │ │ │ │ cmnpcs r4, lr, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrscs pc, r6, r0, asr #5 │ │ │ │ andcs r4, r1, #3145728 @ 0x300000 │ │ │ │ - blvs 0xfe2f7dc0 │ │ │ │ - cdp2 7, 14, cr15, cr12, cr5, {5} │ │ │ │ + blvs 0xfe2f7e80 │ │ │ │ + cdp2 7, 8, cr15, cr12, cr5, {5} │ │ │ │ cmnpcs r4, lr, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrscs pc, r6, r0, asr #5 │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ strmi r6, [r8], -r9, lsl #23 │ │ │ │ - @ instruction: 0xf878f7a5 │ │ │ │ + @ instruction: 0xf818f7a5 │ │ │ │ smullscs pc, r9, r4, r8 @ │ │ │ │ stmiavs fp!, {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f2a00 │ │ │ │ svclt 0x000c0200 │ │ │ │ tstcs r4, r8, lsl #2 │ │ │ │ @ instruction: 0xf7f71ac9 │ │ │ │ @ instruction: 0x4640fa57 │ │ │ │ - @ instruction: 0xff8cf7a4 │ │ │ │ + @ instruction: 0xff2cf7a4 │ │ │ │ subsls pc, r8, r4, asr #17 │ │ │ │ - blcs 0xc9f70 │ │ │ │ + blcs 0xca030 │ │ │ │ stmiavs r1!, {r1, r5, r6, r8, ip, lr, pc} │ │ │ │ stclvs 2, cr2, [r3, #-4]! │ │ │ │ - bne 0xff301650 │ │ │ │ - blx 0x12eddb0 │ │ │ │ + bne 0xff301710 │ │ │ │ + blx 0x12ede70 │ │ │ │ @ instruction: 0xf79fe79e │ │ │ │ - @ instruction: 0x4607ffdd │ │ │ │ - @ instruction: 0xffdaf79f │ │ │ │ + @ instruction: 0x4607ff7d │ │ │ │ + @ instruction: 0xff7af79f │ │ │ │ msrvs CPSR_s, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ adcmi pc, r8, #64, 12 @ 0x4000000 │ │ │ │ ldmdavs r9, {r1, r2, r9, sl, lr} │ │ │ │ - @ instruction: 0xff6cf7a7 │ │ │ │ + @ instruction: 0xff0cf7a7 │ │ │ │ @ instruction: 0xf7a02004 │ │ │ │ - ldrtmi pc, [r2], -r9, lsl #25 @ │ │ │ │ + ldrtmi pc, [r2], -r9, lsr #24 @ │ │ │ │ ldrtmi r4, [r8], -r1, lsl #12 │ │ │ │ - @ instruction: 0xf882f7a5 │ │ │ │ + @ instruction: 0xf822f7a5 │ │ │ │ @ instruction: 0xf7a02001 │ │ │ │ - ldrtmi pc, [sl], -r1, lsl #25 @ │ │ │ │ + ldrtmi pc, [sl], -r1, lsr #24 @ │ │ │ │ ldrtmi r4, [r8], -r1, lsl #12 │ │ │ │ - blx 0x10edca8 │ │ │ │ + @ instruction: 0xf9e0f7a5 │ │ │ │ cmnpcs r4, lr, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrscs pc, r6, r0, asr #5 │ │ │ │ @ instruction: 0x460e463a │ │ │ │ andcs r4, pc, r3, asr #12 │ │ │ │ @ instruction: 0xf7a56b89 │ │ │ │ - blvs 0xfed2f768 │ │ │ │ + blvs 0xfed2f6a8 │ │ │ │ @ instruction: 0x4608463a │ │ │ │ - @ instruction: 0xf86af7a5 │ │ │ │ + @ instruction: 0xf80af7a5 │ │ │ │ @ instruction: 0xf038e7b2 │ │ │ │ - stmdacs r0, {r0, r1, r4, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r2, r3, r4, r5, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ svcge 0x0040f47f │ │ │ │ @ instruction: 0xf8842301 │ │ │ │ @ instruction: 0xe765307c │ │ │ │ - ldc2 7, cr15, [lr], {157} @ 0x9d │ │ │ │ + ldc2 7, cr15, [lr], #-628 @ 0xfffffd8c │ │ │ │ strmi r6, [r7], -r6, lsr #27 │ │ │ │ - @ instruction: 0xffa0f79f │ │ │ │ + @ instruction: 0xff40f79f │ │ │ │ msrvs CPSR_s, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ @ instruction: 0xf6404680 │ │ │ │ ldmdavs r9, {r3, r5, r7, r9, lr} │ │ │ │ - @ instruction: 0xff32f7a7 │ │ │ │ + cdp2 7, 13, cr15, cr2, cr7, {5} │ │ │ │ @ instruction: 0x4641463b │ │ │ │ andcs r2, r8, r4, lsl #4 │ │ │ │ - cdp2 7, 7, cr15, cr6, cr5, {5} │ │ │ │ + cdp2 7, 1, cr15, cr6, cr5, {5} │ │ │ │ @ instruction: 0xf04f4649 │ │ │ │ andscs r7, r2, #0, 6 │ │ │ │ @ instruction: 0xf7ff4620 │ │ │ │ ldrtmi pc, [r8], -r1, lsr #29 @ │ │ │ │ - @ instruction: 0xff26f7a4 │ │ │ │ + cdp2 7, 12, cr15, cr6, cr4, {5} │ │ │ │ ldr r6, [r4, -r6, lsr #11]! │ │ │ │ @ instruction: 0xf7a02004 │ │ │ │ - @ instruction: 0xf646fc3d │ │ │ │ + @ instruction: 0xf646fbdd │ │ │ │ vsubw.s8 q11, q0, d20 │ │ │ │ @ instruction: 0xf6402396 │ │ │ │ ldmdavs r9, {r3, r5, r7, r9, lr} │ │ │ │ - @ instruction: 0xff80f7a7 │ │ │ │ + @ instruction: 0xff20f7a7 │ │ │ │ svclt 0x0000e78f │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec070b0 │ │ │ │ + bl 0xfec07170 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff0 │ │ │ │ ldrdeq pc, [r4], #128 @ 0x80 │ │ │ │ - blx 0xfecc16f4 │ │ │ │ + blx 0xfecc17b4 │ │ │ │ stmdbeq r0, {r7, ip, sp, lr, pc}^ │ │ │ │ - @ instruction: 0xff88f792 │ │ │ │ + @ instruction: 0xff28f792 │ │ │ │ @ instruction: 0xf894b140 │ │ │ │ - blcs 0xbc234 │ │ │ │ + blcs 0xbc2f4 │ │ │ │ @ instruction: 0xf44fbf0c │ │ │ │ teqcs ip, #112, 6 @ 0xc0000001 │ │ │ │ andle r4, r8, fp, lsr #5 │ │ │ │ @ instruction: 0xf04f4620 │ │ │ │ pop {r8, r9, ip, sp, lr} │ │ │ │ andcs r4, r1, #112 @ 0x70 │ │ │ │ @ instruction: 0xf7ff2100 │ │ │ │ svcvs 0x0023be6b │ │ │ │ vmla.i8 , q15, │ │ │ │ vbic.i32 q9, #1024 @ 0x00000400 │ │ │ │ andcs r2, r0, #1476395010 @ 0x58000002 │ │ │ │ - blvs 0xff701780 │ │ │ │ - ldc2 7, cr15, [lr, #976] @ 0x3d0 │ │ │ │ + blvs 0xff701840 │ │ │ │ + ldc2 7, cr15, [lr, #-976]! @ 0xfffffc30 │ │ │ │ strvs r6, [r3, #3427]! @ 0xd63 │ │ │ │ @ instruction: 0xf7fa2010 │ │ │ │ movwcs pc, #11403 @ 0x2c8b @ │ │ │ │ andcs r6, r0, r3, ror #1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ subsne r6, fp, r0, ror #30 │ │ │ │ andne lr, r0, r3, asr #20 │ │ │ │ - blx 0xffc6ddb2 │ │ │ │ + blx 0xfe46de72 │ │ │ │ msrvs CPSR_s, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ andvc pc, sl, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf7a76819 │ │ │ │ - @ instruction: 0xe7d6ff31 │ │ │ │ + @ instruction: 0xe7d6fed1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec0714c │ │ │ │ + bl 0xfec0720c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d10ff0 │ │ │ │ addlt ip, r2, r0 │ │ │ │ svceq 0x000df1bc │ │ │ │ andcs fp, r0, r8, asr #31 │ │ │ │ svcvs 0x0002dc15 │ │ │ │ stmiblt sl, {r2, r3, r9, sl, lr}^ │ │ │ │ stmib sp, {r0, r5, r6, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf7fb2000 │ │ │ │ - blls 0x12e670 │ │ │ │ - bls 0xca0fc │ │ │ │ + blls 0x12e730 │ │ │ │ + bls 0xca1bc │ │ │ │ smullseq pc, r9, r3, r8 @ │ │ │ │ ldrmi r2, [r8], -r0, lsl #16 │ │ │ │ movwcs fp, #36620 @ 0x8f0c │ │ │ │ ldrmi r2, [r9], #-772 @ 0xfffffcfc │ │ │ │ @ instruction: 0xf96cf7f7 │ │ │ │ andlt r2, r2, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @@ -163608,207 +163656,207 @@ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ @ instruction: 0xf8d0469a │ │ │ │ addlt r3, r7, r4, asr #1 │ │ │ │ strmi r4, [sp], -r4, lsl #12 │ │ │ │ - blcs 0x101a10 │ │ │ │ + blcs 0x101ad0 │ │ │ │ ldmdbcs pc, {r2, r3, r4, ip, lr, pc} @ │ │ │ │ andcs sp, r1, #16, 16 @ 0x100000 │ │ │ │ smlabbcs r0, sl, r0, r4 │ │ │ │ orreq pc, pc, r8, asr #13 │ │ │ │ tstle r6, sl, lsl #4 │ │ │ │ @ instruction: 0xf0002d1a │ │ │ │ ldccs 0, cr8, [r6, #-860] @ 0xfffffca4 │ │ │ │ - blcs 0x1a43fc │ │ │ │ + blcs 0x1a44bc │ │ │ │ @ instruction: 0xf033d102 │ │ │ │ tstle ip, r2, lsl #6 │ │ │ │ movwvc pc, #79 @ 0x4f @ │ │ │ │ tstcs r0, r1, lsl #4 │ │ │ │ andlt r4, r7, r0, lsr #12 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ ldcllt 7, cr15, [lr, #1020] @ 0x3fc │ │ │ │ umullcs pc, pc, r0, r8 @ │ │ │ │ andeq pc, r1, #130 @ 0x82 │ │ │ │ svclt 0x00142916 │ │ │ │ @ instruction: 0xf0022200 │ │ │ │ - bcs 0xb0820 │ │ │ │ + bcs 0xb08e0 │ │ │ │ sbchi pc, r4, r0, asr #32 │ │ │ │ stmiale r7!, {r0, r1, r2, r3, r4, r8, fp, sp}^ │ │ │ │ @ instruction: 0xf6c8408b │ │ │ │ andsmi r0, r3, #-268435448 @ 0xf0000008 │ │ │ │ @ instruction: 0xf79fd0e2 │ │ │ │ - @ instruction: 0x4606feb1 │ │ │ │ + @ instruction: 0x4606fe51 │ │ │ │ stmdacs r0, {r5, r8, r9, sl, fp, sp, lr} │ │ │ │ addshi pc, fp, r0, asr #32 │ │ │ │ msrvs CPSR_s, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ vcgt.s8 d25, d14, d3 │ │ │ │ vbic.i32 q9, #67108864 @ 0x04000000 │ │ │ │ andcs r2, r0, #39321600 @ 0x2580000 │ │ │ │ - blvs 0xfff018d4 │ │ │ │ - ldc2l 7, cr15, [r4], #976 @ 0x3d0 │ │ │ │ + blvs 0xfff01994 │ │ │ │ + ldc2 7, cr15, [r4], {244} @ 0xf4 │ │ │ │ strvs r6, [r3, #3427]! @ 0xd63 │ │ │ │ - blls 0x181900 │ │ │ │ + blls 0x1819c0 │ │ │ │ movwls r6, #18459 @ 0x481b │ │ │ │ - blx 0x156deea │ │ │ │ + blx 0xffd6dfa8 │ │ │ │ vnmla.f32 s8, s26, s25 │ │ │ │ - blls 0x1b7e30 │ │ │ │ + blls 0x1b7ef0 │ │ │ │ ldmdavs r2, {r1, r3, r4, r5, r6, sl, lr} │ │ │ │ stmpl sl, {r0, r2, r8, ip, pc} │ │ │ │ ldrmi r4, [r0], #-2409 @ 0xfffff697 │ │ │ │ @ instruction: 0xf64f9000 │ │ │ │ vaddl.s8 , d0, d20 │ │ │ │ ldrmi r0, [r3], #-146 @ 0xffffff6e │ │ │ │ ldrtmi r4, [r2], #-1667 @ 0xfffff97d │ │ │ │ ldceq 8, cr15, [ip], {208} @ 0xd0 │ │ │ │ - cdp2 7, 6, cr15, cr8, cr0, {5} │ │ │ │ + cdp2 7, 0, cr15, cr8, cr0, {5} │ │ │ │ svceq 0x0003f1b9 │ │ │ │ adcshi pc, r4, r0, lsl #4 │ │ │ │ - tstpvc r0, #82837504 @ p-variant is OBSOLETE @ 0x4f00000 │ │ │ │ - teqpeq r4, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - bl 0x194cb8 │ │ │ │ + msreq CPSR_, #64, 4 │ │ │ │ + teqpeq r5, #192, 4 @ p-variant is OBSOLETE │ │ │ │ + bl 0x194d78 │ │ │ │ ldrtmi r0, [r1], -r9, lsl #7 │ │ │ │ @ instruction: 0xf8d34630 │ │ │ │ @ instruction: 0xf7a4212c │ │ │ │ - pldw [pc, fp, ror #29] │ │ │ │ - blvs 0xfef2fa70 │ │ │ │ + pldw [pc, fp, lsl #29] │ │ │ │ + blvs 0xfef2f9b0 │ │ │ │ @ instruction: 0xf7a44680 │ │ │ │ - @ instruction: 0xf8d4fe7f │ │ │ │ + @ instruction: 0xf8d4fe1f │ │ │ │ strbmi r3, [r1], -r8, lsl #1 │ │ │ │ @ instruction: 0x27e24632 │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ strls r4, [r0, -r0, lsr #12] │ │ │ │ stc2l 7, cr15, [ip], {251} @ 0xfb │ │ │ │ - mrc2 7, 2, pc, cr12, cr15, {4} │ │ │ │ + ldc2l 7, cr15, [ip, #636]! @ 0x27c │ │ │ │ @ instruction: 0xf44f9b03 │ │ │ │ @ instruction: 0x468072b2 │ │ │ │ @ instruction: 0xf7a76819 │ │ │ │ - andcs pc, r4, #15424 @ 0x3c40 │ │ │ │ + andcs pc, r4, #9280 @ 0x2440 │ │ │ │ @ instruction: 0x46304631 │ │ │ │ - cdp2 7, 12, cr15, cr12, cr4, {5} │ │ │ │ + cdp2 7, 6, cr15, cr12, cr4, {5} │ │ │ │ strbmi r9, [r1], -r0, lsl #14 │ │ │ │ @ instruction: 0xf8d44632 │ │ │ │ strtmi r3, [r0], -r8, lsl #1 │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ ldc2 7, cr15, [r4], #1004 @ 0x3ec │ │ │ │ svceq 0x0000f1ba │ │ │ │ @ instruction: 0xf109d024 │ │ │ │ @ instruction: 0x463133ff │ │ │ │ ldrtmi r2, [r0], -r2, lsl #22 │ │ │ │ @ instruction: 0xf06fbf8f │ │ │ │ - bls 0x1b093c │ │ │ │ + bls 0x1b09fc │ │ │ │ orreq lr, r3, #2048 @ 0x800 │ │ │ │ ldrdcs pc, [r4, #-131] @ 0xffffff7d │ │ │ │ - cdp2 7, 11, cr15, cr0, cr4, {5} │ │ │ │ + cdp2 7, 5, cr15, cr0, cr4, {5} │ │ │ │ strtmi r9, [r8], -r3, lsl #22 │ │ │ │ @ instruction: 0xf7a0681d │ │ │ │ - bmi 0xfaece4 │ │ │ │ - blls 0x201940 │ │ │ │ + bmi 0xfaec24 │ │ │ │ + blls 0x201a00 │ │ │ │ ldmdavs r2, {r1, r3, r4, r5, r6, sl, lr} │ │ │ │ stceq 8, cr15, [r0, #-876]! @ 0xfffffc94 │ │ │ │ andcs r5, r0, #10158080 @ 0x9b0000 │ │ │ │ ldrmi r4, [lr], #-1049 @ 0xfffffbe7 │ │ │ │ strtmi r9, [fp], #-256 @ 0xffffff00 │ │ │ │ @ instruction: 0x96014935 │ │ │ │ - cdp2 7, 3, cr15, cr2, cr0, {5} │ │ │ │ + ldc2l 7, cr15, [r2, #640] @ 0x280 │ │ │ │ rscvs r2, r3, r4, lsl #6 │ │ │ │ andcs fp, r0, r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svcvs 0x00638ff0 │ │ │ │ - b 0x10b4278 │ │ │ │ + b 0x10b4338 │ │ │ │ @ instruction: 0xf7a01003 │ │ │ │ - @ instruction: 0xf646fac7 │ │ │ │ + @ instruction: 0xf646fa67 │ │ │ │ vsubw.s8 q11, q0, d20 │ │ │ │ vst2.32 {d18-d21}, [pc :64], r6 │ │ │ │ movwls r7, #12810 @ 0x320a │ │ │ │ @ instruction: 0xf7a76819 │ │ │ │ - ldrb pc, [r8, -r9, lsl #28] @ │ │ │ │ + ldrb pc, [r8, -r9, lsr #27] @ │ │ │ │ ldrsbcs pc, [r0], #132 @ 0x84 @ │ │ │ │ @ instruction: 0xf57f0052 │ │ │ │ @ instruction: 0xf033af2b │ │ │ │ @ instruction: 0xf43f0302 │ │ │ │ strb sl, [r2, -r7, lsr #30] │ │ │ │ @ instruction: 0xf7a02003 │ │ │ │ - @ instruction: 0xf894faaf │ │ │ │ + @ instruction: 0xf894fa4f │ │ │ │ @ instruction: 0x460530d8 │ │ │ │ strtmi fp, [sl], -r3, asr #2 │ │ │ │ tstpvc r0, pc, asr #32 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf7f52001 │ │ │ │ - movwcs pc, #11759 @ 0x2def @ │ │ │ │ + movwcs pc, #11663 @ 0x2d8f @ │ │ │ │ strb r6, [r9, r3, ror #1] │ │ │ │ ldmdblt fp, {r0, r1, r5, r8, r9, sl, fp, sp, lr}^ │ │ │ │ cmnpcs r4, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ strtmi r2, [r0], -r0, lsl #4 │ │ │ │ @ instruction: 0xf7f46bd9 │ │ │ │ - stclvs 12, cr15, [r3, #-196]! @ 0xffffff3c │ │ │ │ + fstmdbxvs r3!, {d31-d134} @ Deprecated │ │ │ │ strb r6, [r8, r3, lsr #11]! │ │ │ │ subsne r6, fp, r0, ror #30 │ │ │ │ andne lr, r0, r3, asr #20 │ │ │ │ - blx 0xfe46e070 │ │ │ │ + blx 0xc6e130 │ │ │ │ msrvs CPSR_s, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ andvc pc, sl, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf7a76819 │ │ │ │ - ubfx pc, r1, #27, #4 │ │ │ │ + @ instruction: 0xe7e3fd71 │ │ │ │ vhadd.s8 d18, d4, d0 │ │ │ │ - vsra.s64 d20, d16, #64 │ │ │ │ - blmi 0x2706cc │ │ │ │ + vmla.f d21, d16, d0[0] │ │ │ │ + blmi 0x27078c │ │ │ │ @ instruction: 0xf6409000 │ │ │ │ @ instruction: 0xf19d527b │ │ │ │ - svclt 0x0000fbc5 │ │ │ │ - addeq pc, r6, r4, lsl #22 │ │ │ │ + svclt 0x0000fbe5 │ │ │ │ + addeq pc, r6, r4, asr #20 │ │ │ │ addseq r0, r3, r0, asr #15 │ │ │ │ - addeq pc, r6, r8, lsr sl @ │ │ │ │ + addeq pc, r6, r8, ror r9 @ │ │ │ │ addseq r0, r3, r4, asr #16 │ │ │ │ - eorseq r0, r5, ip, asr #32 │ │ │ │ + eorseq r0, r5, ip, asr r1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec07438 │ │ │ │ + bl 0xfec074f8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00ff8 │ │ │ │ vst4. {d3-d6}, [r3 :64], r0 │ │ │ │ - blcs 0x2cce50 │ │ │ │ + blcs 0x2ccf10 │ │ │ │ andcs fp, r0, r8, lsl pc │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldmib r1, {r3, r8, sl, fp, ip, sp, pc}^ │ │ │ │ stmdavs r9, {r0, r9, ip, sp} │ │ │ │ svclt 0x00183b00 │ │ │ │ @ instruction: 0xf7ff2301 │ │ │ │ andcs pc, r1, r1, lsr #29 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec07484 │ │ │ │ + bl 0xfec07544 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00ff8 │ │ │ │ vst4. {d3-d6}, [r3 :64], r0 │ │ │ │ - blcs 0x2cce9c │ │ │ │ + blcs 0x2ccf5c │ │ │ │ andcs fp, r0, r8, lsl pc │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf04fbd08 │ │ │ │ andcs r7, r1, #0, 6 │ │ │ │ @ instruction: 0xf7ff2100 │ │ │ │ andcs pc, r1, r9, lsl #25 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec074cc │ │ │ │ + bl 0xfec0758c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00ff8 │ │ │ │ vshr.u64 q14, q2, #52 │ │ │ │ biclt r1, fp, #64, 6 │ │ │ │ ldrmi r6, [r4], -r3, lsl #26 │ │ │ │ @ instruction: 0x2098f8d3 │ │ │ │ svcvs 0x0070f412 │ │ │ │ @@ -163824,15 +163872,15 @@ │ │ │ │ rscle r6, ip, r0, ror pc │ │ │ │ svceq 0x0010f01c │ │ │ │ stmdavs fp, {r0, r3, r5, r6, r7, ip, lr, pc} │ │ │ │ andeq pc, r2, #35 @ 0x23 │ │ │ │ rscle r2, r4, sp, lsl #20 │ │ │ │ @ instruction: 0xf0216849 │ │ │ │ addmi r0, fp, #536870912 @ 0x20000000 │ │ │ │ - bcs 0x41ff8c │ │ │ │ + bcs 0x42004c │ │ │ │ vqadd.s8 , q15, │ │ │ │ vmvn.i32 q9, #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf6462096 │ │ │ │ vmull.s8 q11, d0, d20 │ │ │ │ @ instruction: 0xf8502c96 │ │ │ │ @ instruction: 0xf8502023 │ │ │ │ @ instruction: 0xf8dc3021 │ │ │ │ @@ -163844,15 +163892,15 @@ │ │ │ │ svclt 0x0000bd10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ ldrsbgt pc, [r4], #128 @ 0x80 @ │ │ │ │ vaddl.u8 , d28, d3 │ │ │ │ - blcs 0xb507c │ │ │ │ + blcs 0xb513c │ │ │ │ addhi pc, r8, r0 │ │ │ │ ldrd pc, [r4], -r1 │ │ │ │ svceq 0x000ff1be │ │ │ │ addhi pc, r2, r0 │ │ │ │ ldrmi r6, [r2], r3, lsl #26 │ │ │ │ strmi r4, [r1], sp, lsl #12 │ │ │ │ @ instruction: 0x2098f8d3 │ │ │ │ @@ -163864,78 +163912,78 @@ │ │ │ │ andlt r2, r3, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ ldmdavs fp, {r4, r5, r6, r7, r8, r9, sl, fp, pc}^ │ │ │ │ svcvs 0x0070f413 │ │ │ │ - b 0x1ca4770 │ │ │ │ + b 0x1ca4830 │ │ │ │ @ instruction: 0xf003131c │ │ │ │ @ instruction: 0xf1be0301 │ │ │ │ svclt 0x00080f0d │ │ │ │ movweq pc, #4163 @ 0x1043 @ │ │ │ │ bicsle r2, lr, r0, lsl #22 │ │ │ │ @ instruction: 0xf023688b │ │ │ │ ldrmi r0, [lr, #514] @ 0x202 │ │ │ │ - bcs 0x42004c │ │ │ │ + bcs 0x42010c │ │ │ │ stmdavs sl, {r0, r1, r2, r4, r6, r7, ip, lr, pc} │ │ │ │ smullsle r4, r4, r3, r2 @ │ │ │ │ - stc2 7, cr15, [r2, #-636] @ 0xfffffd84 │ │ │ │ + stc2 7, cr15, [r2], #636 @ 0x27c │ │ │ │ movwls r6, #6187 @ 0x182b │ │ │ │ @ instruction: 0xf79f4606 │ │ │ │ - blls 0x12f728 │ │ │ │ - blcs 0x481e08 │ │ │ │ + blls 0x12f668 │ │ │ │ + blcs 0x481ec8 │ │ │ │ @ instruction: 0xf899d14b │ │ │ │ vqadd.s8 , q15, │ │ │ │ vbic.i16 q9, #1024 @ 0x0400 │ │ │ │ @ instruction: 0x46012b96 │ │ │ │ strbmi r2, [r8], -r0, lsl #22 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7f42204 │ │ │ │ - stmdavs fp!, {r0, r2, r3, r8, r9, fp, ip, sp, lr, pc}^ │ │ │ │ + stmdavs fp!, {r0, r2, r3, r5, r7, r9, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf79f9301 │ │ │ │ - blls 0x12f6fc │ │ │ │ - blcs 0x481c50 │ │ │ │ + blls 0x12f63c │ │ │ │ + blcs 0x481d10 │ │ │ │ @ instruction: 0xf899d13f │ │ │ │ @ instruction: 0x460130d9 │ │ │ │ - blcs 0xc1d60 │ │ │ │ + blcs 0xc1e20 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7f42204 │ │ │ │ - @ instruction: 0x463afafb │ │ │ │ + @ instruction: 0x463afa9b │ │ │ │ ldrtmi r4, [r0], -r1, asr #12 │ │ │ │ - blx 0xffb6e304 │ │ │ │ + blx 0xfe36e3c4 │ │ │ │ msrvs CPSR_s, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ @ instruction: 0x46304632 │ │ │ │ stmiavs fp!, {r0, r3, r4, fp, sp, lr} │ │ │ │ eorcc pc, r3, fp, asr r8 @ │ │ │ │ @ instruction: 0x463147d0 │ │ │ │ @ instruction: 0xf7ac4640 │ │ │ │ - @ instruction: 0x4631fa35 │ │ │ │ + @ instruction: 0x4631f9d5 │ │ │ │ @ instruction: 0xf7ac4638 │ │ │ │ - stmdavs r9!, {r0, r1, r3, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r9!, {r0, r1, r3, r5, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ strbmi r4, [r8], -r2, asr #12 │ │ │ │ ldc2 7, cr15, [r4, #-988]! @ 0xfffffc24 │ │ │ │ ldrtmi r6, [sl], -r9, ror #16 │ │ │ │ @ instruction: 0xf7f74648 │ │ │ │ str pc, [sp, pc, lsr #26] │ │ │ │ andlt r2, r3, r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ vrecps.f32 q12, q15, q8 │ │ │ │ vmvn.i32 q9, #1024 @ 0x00000400 │ │ │ │ @ instruction: 0x46932296 │ │ │ │ eorne pc, r3, r2, asr r8 @ │ │ │ │ - stc2 7, cr15, [r6], {164} @ 0xa4 │ │ │ │ + stc2 7, cr15, [r6], #-656 @ 0xfffffd70 │ │ │ │ @ instruction: 0xf85be7b7 │ │ │ │ @ instruction: 0xf7a41023 │ │ │ │ - strb pc, [r4, r1, lsl #25] @ │ │ │ │ + strb pc, [r4, r1, lsr #24] @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec076c8 │ │ │ │ + bl 0xfec07788 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00ff8 │ │ │ │ vshr.u64 q14, q2, #52 │ │ │ │ cmnlt fp, #64, 6 │ │ │ │ stcvs 6, cr4, [r2, #-76] @ 0xffffffb4 │ │ │ │ @ instruction: 0x4098f8d2 │ │ │ │ svcvs 0x0070f414 │ │ │ │ @@ -163948,15 +163996,15 @@ │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ @ instruction: 0xf4126852 │ │ │ │ rscle r6, ip, r0, ror pc │ │ │ │ svceq 0x0010f01c │ │ │ │ @ instruction: 0xf8d1d0e9 │ │ │ │ @ instruction: 0xf02cc000 │ │ │ │ - bcs 0x3f0d24 │ │ │ │ + bcs 0x3f0de4 │ │ │ │ stmdavs sl, {r0, r1, r5, r6, r7, ip, lr, pc}^ │ │ │ │ eorcs fp, r0, #163840 @ 0x28000 │ │ │ │ vhadd.s8 q11, q7, q5 │ │ │ │ vbic.i32 q9, #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf8512196 │ │ │ │ strmi r1, [r8], -ip, lsr #32 │ │ │ │ bfi r4, r8, #15, #14 │ │ │ │ @@ -163966,119 +164014,119 @@ │ │ │ │ svclt 0x0000bd10 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrsbgt pc, [r4], #128 @ 0x80 @ │ │ │ │ vaddl.u8 , d28, d2 │ │ │ │ - blcs 0xb5264 │ │ │ │ + blcs 0xb5324 │ │ │ │ @ instruction: 0xf8d1d078 │ │ │ │ @ instruction: 0xf1bee004 │ │ │ │ rsbsle r0, r3, pc, lsl #30 │ │ │ │ ldrmi r6, [r2], r3, lsl #26 │ │ │ │ strmi r4, [r1], sp, lsl #12 │ │ │ │ @ instruction: 0x2098f8d3 │ │ │ │ svcvs 0x0070f412 │ │ │ │ @ instruction: 0xf04fd111 │ │ │ │ andcs r7, r1, #0, 6 │ │ │ │ strbmi r2, [r8], -r0, lsl #2 │ │ │ │ - blx 0x76e58e │ │ │ │ + blx 0x76e64e │ │ │ │ andlt r2, r2, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ ldmdavs fp, {r4, r5, r6, r7, r8, r9, sl, pc}^ │ │ │ │ svcvs 0x0070f413 │ │ │ │ - b 0x1ca4954 │ │ │ │ + b 0x1ca4a14 │ │ │ │ @ instruction: 0xf003131c │ │ │ │ @ instruction: 0xf1be0301 │ │ │ │ svclt 0x00080f0d │ │ │ │ movweq pc, #4163 @ 0x1043 @ │ │ │ │ bicsle r2, lr, r0, lsl #22 │ │ │ │ stmdblt fp, {r0, r1, r3, r7, fp, sp, lr} │ │ │ │ addvs r2, fp, r0, lsr #6 │ │ │ │ - ldc2 7, cr15, [r6], {159} @ 0x9f │ │ │ │ + blx 0xfee6e50e │ │ │ │ movwls r6, #6187 @ 0x182b │ │ │ │ @ instruction: 0xf79f4606 │ │ │ │ - blls 0x12f550 │ │ │ │ - blcs 0x481fe0 │ │ │ │ + blls 0x12f490 │ │ │ │ + blcs 0x4820a0 │ │ │ │ @ instruction: 0xf899d143 │ │ │ │ @ instruction: 0x460130d9 │ │ │ │ - blcs 0xc1f0c │ │ │ │ + blcs 0xc1fcc │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7f42204 │ │ │ │ - stmdavs fp!, {r0, r2, r5, r9, fp, ip, sp, lr, pc}^ │ │ │ │ + stmdavs fp!, {r0, r2, r6, r7, r8, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf79f9301 │ │ │ │ - blls 0x12f52c │ │ │ │ - blcs 0x481e20 │ │ │ │ + blls 0x12f46c │ │ │ │ + blcs 0x481ee0 │ │ │ │ @ instruction: 0xf899d13a │ │ │ │ @ instruction: 0x460130d9 │ │ │ │ - blcs 0xc1f30 │ │ │ │ + blcs 0xc1ff0 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7f42204 │ │ │ │ - @ instruction: 0x463afa13 │ │ │ │ + @ instruction: 0x463af9b3 │ │ │ │ ldrtmi r4, [r0], -r1, asr #12 │ │ │ │ - blx 0x16e4d4 │ │ │ │ + @ instruction: 0xf9a2f7ac │ │ │ │ ldrtmi r6, [r1], -fp, lsr #17 │ │ │ │ @ instruction: 0x461a4630 │ │ │ │ ldrbne r9, [fp, r1, lsl #6] │ │ │ │ @ instruction: 0x463147d0 │ │ │ │ @ instruction: 0xf7ac4640 │ │ │ │ - @ instruction: 0x4631f951 │ │ │ │ + @ instruction: 0x4631f8f1 │ │ │ │ @ instruction: 0xf7ac4638 │ │ │ │ - stmdavs r9!, {r0, r1, r2, r5, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r9!, {r0, r1, r2, r8, fp, ip, sp, lr, pc} │ │ │ │ strbmi r4, [r8], -r2, asr #12 │ │ │ │ mrrc2 7, 15, pc, r0, cr7 @ │ │ │ │ ldrtmi r6, [sl], -r9, ror #16 │ │ │ │ @ instruction: 0xf7f74648 │ │ │ │ ldr pc, [fp, fp, asr #24] │ │ │ │ andlt r2, r2, r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ vaba.s8 q12, q15, q8 │ │ │ │ vmvn.i32 q9, #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf8522296 │ │ │ │ @ instruction: 0xf7a41023 │ │ │ │ - ldr pc, [ip, r3, lsr #23]! │ │ │ │ + ldr pc, [ip, r3, asr #22]! │ │ │ │ rsbscs pc, r4, #-536870908 @ 0xe0000004 │ │ │ │ addscs pc, r6, #192, 4 │ │ │ │ eorne pc, r3, r2, asr r8 @ │ │ │ │ - blx 0xfe76e51e │ │ │ │ + blx 0xf6e5de │ │ │ │ svclt 0x0000e7c5 │ │ │ │ ldrsbcc pc, [r0], #128 @ 0x80 @ │ │ │ │ orrne pc, r0, #201326595 @ 0xc000003 │ │ │ │ suble r2, pc, r0, lsl #22 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r6, [r7], -fp, asr #17 │ │ │ │ addlt r6, r2, sl, lsl #17 │ │ │ │ strmi r3, [ip], -r1, lsl #6 │ │ │ │ ldmne sl, {r4, r7, r9, sl, lr} │ │ │ │ - bcs 0x8c1ed4 │ │ │ │ + bcs 0x8c1f94 │ │ │ │ stmdavs sl, {r0, r1, r3, r5, sl, fp, ip, lr, pc}^ │ │ │ │ andls r9, r0, #67108864 @ 0x4000000 │ │ │ │ - blx 0x19ee54a │ │ │ │ + blx 0x1ee60a │ │ │ │ strmi r9, [r6], -r0, lsl #20 │ │ │ │ - bcs 0x4972d8 │ │ │ │ + bcs 0x497398 │ │ │ │ teqle fp, r0, lsl #6 │ │ │ │ smullscs pc, r9, r5, r8 @ │ │ │ │ strtmi r4, [r8], -r1, lsl #12 │ │ │ │ svclt 0x000c2a00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - @ instruction: 0xf9aaf7f4 │ │ │ │ + @ instruction: 0xf94af7f4 │ │ │ │ strbmi r9, [r2], -r0, lsl #22 │ │ │ │ @ instruction: 0x46304631 │ │ │ │ @ instruction: 0xf7a6b34f │ │ │ │ - strtmi pc, [r8], -r5, lsr #20 │ │ │ │ + strtmi pc, [r8], -r5, asr #19 │ │ │ │ ldrtmi r6, [r2], -r1, lsr #16 │ │ │ │ - blx 0xffdee6e2 │ │ │ │ + blx 0xffdee7a2 │ │ │ │ andlt r2, r2, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf04f81f0 │ │ │ │ andcs r7, r1, #0, 6 │ │ │ │ @@ -164089,53 +164137,53 @@ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ tstcs r0, r8, lsl r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf7a64770 │ │ │ │ - ldrb pc, [r4, r9, lsr #20] @ │ │ │ │ + ldrb pc, [r4, r9, asr #19] @ │ │ │ │ cmnpcs r4, lr, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrscs pc, r6, r0, asr #5 │ │ │ │ eorne pc, r2, r1, asr r8 @ │ │ │ │ - blx 0xcee5f2 │ │ │ │ + blx 0xff4ee6b0 │ │ │ │ strb r9, [r4, r0, lsl #22] │ │ │ │ ldrsbcc pc, [r0], #128 @ 0x80 @ │ │ │ │ orrne pc, r0, #201326595 @ 0xc000003 │ │ │ │ suble r2, fp, r0, lsl #22 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ movwpl lr, #10705 @ 0x29d1 │ │ │ │ strmi fp, [ip], -r5, lsl #1 │ │ │ │ adcmi r4, fp, #6291456 @ 0x600000 │ │ │ │ stmdavs sl, {r0, r4, r6, r8, r9, fp, ip, lr, pc}^ │ │ │ │ - bl 0xfe97d398 │ │ │ │ - bcs 0x4727ac │ │ │ │ + bl 0xfe97d458 │ │ │ │ + bcs 0x47286c │ │ │ │ andls sp, r3, #70 @ 0x46 │ │ │ │ - blx 0xfff6e61c │ │ │ │ + blx 0xfe76e6dc │ │ │ │ vpmax.s8 d25, d14, d3 │ │ │ │ vbic.i32 q9, #1024 @ 0x00000400 │ │ │ │ @ instruction: 0x46072396 │ │ │ │ eorne pc, r2, r3, asr r8 @ │ │ │ │ - blx 0x26e646 │ │ │ │ + blx 0xfea6e704 │ │ │ │ movwls r6, #14371 @ 0x3823 │ │ │ │ - blx 0xffbee638 │ │ │ │ + blx 0xfe3ee6f8 │ │ │ │ strmi r9, [r1], -r3, lsl #22 │ │ │ │ - blcs 0x4821c8 │ │ │ │ + blcs 0x482288 │ │ │ │ @ instruction: 0xf896d127 │ │ │ │ @ instruction: 0x463030d9 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - @ instruction: 0xf934f7f4 │ │ │ │ + @ instruction: 0xf8d4f7f4 │ │ │ │ ldrtmi r4, [sl], -fp, lsr #12 │ │ │ │ strbmi r4, [r8], -r9, asr #12 │ │ │ │ andhi pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xf934f7a6 │ │ │ │ + @ instruction: 0xf8d4f7a6 │ │ │ │ stmdavs r1!, {r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f7464a │ │ │ │ andcs pc, r1, sp, ror fp @ │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @@ -164143,69 +164191,69 @@ │ │ │ │ tstcs r0, r8, lsl r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ vaba.s8 q10, q7, q8 │ │ │ │ vmvn.i32 q9, #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf8522296 │ │ │ │ @ instruction: 0xf7a41023 │ │ │ │ - ldrb pc, [r7, sp, asr #21] @ │ │ │ │ + ldrb pc, [r7, sp, ror #20] @ │ │ │ │ @ instruction: 0xf79f2000 │ │ │ │ - strmi pc, [r7], -pc, ror #30 │ │ │ │ + strmi pc, [r7], -pc, lsl #30 │ │ │ │ @ instruction: 0xf04fe7c0 │ │ │ │ andcs r7, r1, #0, 6 │ │ │ │ @ instruction: 0xf7ff2100 │ │ │ │ andcs pc, r1, r3, asr #19 │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec07a5c │ │ │ │ + bl 0xfec07b1c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00ff0 │ │ │ │ vshr.u64 , q0, #61 │ │ │ │ @ instruction: 0xf1bc2c40 │ │ │ │ teqle r2, r0, lsl #30 │ │ │ │ strmi r6, [ip], -fp, asr #16 │ │ │ │ - bllt 0xf82090 │ │ │ │ - blx 0xfe3ee6f8 │ │ │ │ + bllt 0xf82150 │ │ │ │ + blx 0xbee7b8 │ │ │ │ vmov.32 r4, d13[0] │ │ │ │ @ instruction: 0x46052f70 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf64658d2 │ │ │ │ vsubw.s8 q11, q0, d20 │ │ │ │ ldmdavs fp, {r1, r2, r4, r7, r8, r9, sp} │ │ │ │ strmi r4, [r2], #-1043 @ 0xfffffbed │ │ │ │ eorcc pc, r4, pc, asr #12 │ │ │ │ addseq pc, r2, r0, asr #5 │ │ │ │ @ instruction: 0x51a4f600 │ │ │ │ stceq 8, cr15, [r4, #832]! @ 0x340 │ │ │ │ - blx 0x126e72c │ │ │ │ + @ instruction: 0xf9e6f7a0 │ │ │ │ strtmi r6, [sl], -r1, lsr #16 │ │ │ │ @ instruction: 0xf7f74630 │ │ │ │ andcs pc, r1, fp, lsl fp @ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ movwvc pc, #79 @ 0x4f @ │ │ │ │ strbtmi r2, [r1], -r1, lsl #4 │ │ │ │ @ instruction: 0xf978f7ff │ │ │ │ andcs lr, r0, pc, ror #15 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ - strdeq pc, [r6], r0 │ │ │ │ + addeq pc, r6, r0, lsr r2 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec07af0 │ │ │ │ + bl 0xfec07bb0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00ff8 │ │ │ │ vst4. {d3-d6}, [r3 :64], r0 │ │ │ │ - blcs 0x8cd520 │ │ │ │ + blcs 0x8cd5e0 │ │ │ │ andcs fp, r0, r8, lsl pc │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf04fbd08 │ │ │ │ andcs r7, r1, #0, 6 │ │ │ │ @ instruction: 0xf7ff2100 │ │ │ │ @@ -164225,15 +164273,15 @@ │ │ │ │ ldrle r0, [r7], #-2011 @ 0xfffff825 │ │ │ │ @ instruction: 0xff7af7f6 │ │ │ │ strmi r6, [r1], -r2, lsr #18 │ │ │ │ mrrcne 0, 0, r9, r3, cr1 │ │ │ │ @ instruction: 0xf7f74628 │ │ │ │ strtmi pc, [r8], -pc, asr #24 │ │ │ │ strtmi r9, [r1], -r1, lsl #20 │ │ │ │ - blx 0xffeee94c │ │ │ │ + blx 0xffeeea0c │ │ │ │ andlt r2, r3, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ movwvc pc, #79 @ 0x4f @ │ │ │ │ tstcs r0, r1, lsl #4 │ │ │ │ @@ -164258,15 +164306,15 @@ │ │ │ │ ldrle r0, [r7], #-2011 @ 0xfffff825 │ │ │ │ @ instruction: 0xff38f7f6 │ │ │ │ strmi r6, [r1], -r2, lsr #18 │ │ │ │ mrrcne 0, 0, r9, r3, cr1 │ │ │ │ @ instruction: 0xf7f64628 │ │ │ │ strtmi pc, [r8], -sp, ror #25 │ │ │ │ strtmi r9, [r1], -r1, lsl #20 │ │ │ │ - blx 0xfee6e9d0 │ │ │ │ + blx 0xfee6ea90 │ │ │ │ andlt r2, r3, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ movwvc pc, #79 @ 0x4f @ │ │ │ │ tstcs r0, r1, lsl #4 │ │ │ │ @@ -164283,29 +164331,29 @@ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ ldrmi fp, [sl], pc, lsl #1 │ │ │ │ @ instruction: 0xf8904691 │ │ │ │ strmi r2, [lr], -pc, lsl #1 │ │ │ │ - blls 0x742268 │ │ │ │ + blls 0x742328 │ │ │ │ ldrdlt pc, [r4], #-141 @ 0xffffff73 @ │ │ │ │ movwls r9, #40216 @ 0x9d18 │ │ │ │ biceq lr, sl, #274432 @ 0x43000 │ │ │ │ bicne lr, fp, #274432 @ 0x43000 │ │ │ │ ldrdeq pc, [r8], #128 @ 0x80 │ │ │ │ biccs lr, r5, #274432 @ 0x43000 │ │ │ │ - b 0x1195e88 │ │ │ │ + b 0x1195f48 │ │ │ │ @ instruction: 0xf89d33c9 │ │ │ │ - b 0x118cc2c │ │ │ │ - b 0x1181684 │ │ │ │ - blls 0x7ccf8c │ │ │ │ - blls 0x815698 │ │ │ │ + b 0x118ccec │ │ │ │ + b 0x1181744 │ │ │ │ + blls 0x7cd04c │ │ │ │ + blls 0x815758 │ │ │ │ movwls r9, #33030 @ 0x8106 │ │ │ │ - stc2l 7, cr15, [r0], #-872 @ 0xfffffc98 │ │ │ │ + stc2 7, cr15, [r0], {218} @ 0xda │ │ │ │ strmi r2, [r5], -lr, lsl #28 │ │ │ │ mrshi pc, (UNDEF: 6) @ │ │ │ │ @ instruction: 0xf0002e0f │ │ │ │ @ instruction: 0xf8d480ce │ │ │ │ ldrsbeq r3, [r8, #-0] │ │ │ │ @ instruction: 0xf04fbf5c │ │ │ │ movwls r7, #29440 @ 0x7300 │ │ │ │ @@ -164316,50 +164364,50 @@ │ │ │ │ cmpeq r2, r7, lsl #22 │ │ │ │ ldrbeq r4, [r8, fp, asr #1] │ │ │ │ rschi pc, r4, r0, asr #2 │ │ │ │ smlalcc pc, r7, r4, r8 @ │ │ │ │ svclt 0x00142a00 │ │ │ │ @ instruction: 0xf0032300 │ │ │ │ ldmdblt fp, {r0, r8, r9} │ │ │ │ - blcs 0xcba88 │ │ │ │ + blcs 0xcbb48 │ │ │ │ eorhi pc, sp, #0 │ │ │ │ stmdacs r0, {r5, r8, r9, sl, fp, sp, lr} │ │ │ │ andshi pc, r8, #64 @ 0x40 │ │ │ │ stmdavs r4!, {r1, r2, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ ldmcs r6, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ cmnpcs r4, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ strtmi r2, [r0], -r0, lsl #4 │ │ │ │ @ instruction: 0xf7f36bd9 │ │ │ │ - stclvs 15, cr15, [r3, #-636]! @ 0xfffffd84 │ │ │ │ + stclvs 15, cr15, [r3, #-252]! @ 0xffffff04 │ │ │ │ @ instruction: 0xf79f65a3 │ │ │ │ - strmi pc, [r6], -sp, lsr #19 │ │ │ │ + strmi pc, [r6], -sp, asr #18 │ │ │ │ @ instruction: 0xf8d89806 │ │ │ │ @ instruction: 0xf79fb000 │ │ │ │ - @ instruction: 0x4680fdfb │ │ │ │ + pkhbtmi pc, r0, fp, lsl #27 @ │ │ │ │ @ instruction: 0xf79f9807 │ │ │ │ - @ instruction: 0x4682fdf7 │ │ │ │ + pkhbtmi pc, r2, r7, lsl #27 @ │ │ │ │ @ instruction: 0xf79f4638 │ │ │ │ - blmi 0xfeaf02f4 │ │ │ │ + blmi 0xfeaf0234 │ │ │ │ svccs 0x0070ee1d │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldrmi r5, [r0], #-2258 @ 0xfffff72e │ │ │ │ @ instruction: 0xf64f9002 │ │ │ │ vaddl.s8 , d0, d20 │ │ │ │ - bl 0x130d88 │ │ │ │ - bl 0x13176c │ │ │ │ + bl 0x130e48 │ │ │ │ + bl 0x13182c │ │ │ │ movwls r0, #4360 @ 0x1108 │ │ │ │ movweq lr, #47874 @ 0xbb02 │ │ │ │ ldrtmi r9, [r2], #-256 @ 0xffffff00 │ │ │ │ cmnpvs r3, r0, lsl #10 @ p-variant is OBSOLETE │ │ │ │ svceq 0x0030f8d0 │ │ │ │ - @ instruction: 0xf95ef7a0 │ │ │ │ + @ instruction: 0xf8fef7a0 │ │ │ │ @ instruction: 0xf003692b │ │ │ │ - bcs 0xf13a0 │ │ │ │ - bcs 0x164ce0 │ │ │ │ + bcs 0xf1460 │ │ │ │ + bcs 0x164da0 │ │ │ │ adcshi pc, r3, r0 │ │ │ │ @ instruction: 0xf0402a00 │ │ │ │ @ instruction: 0xf4138446 │ │ │ │ @ instruction: 0xf0407a00 │ │ │ │ @ instruction: 0xf0038188 │ │ │ │ svccs 0x00000310 │ │ │ │ msrhi CPSR_sx, r0 │ │ │ │ @@ -164369,61 +164417,61 @@ │ │ │ │ stcvs 2, cr8, [fp], #-776 @ 0xfffffcf8 │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ cdpcs 3, 0, cr8, cr0, cr7, {4} │ │ │ │ strhi pc, [ip], #-0 │ │ │ │ stmdavs r4!, {r1, r2, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ ldmcs r6, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ svclt 0x0070ee1d │ │ │ │ - @ instruction: 0xf926f79f │ │ │ │ + @ instruction: 0xf8c6f79f │ │ │ │ @ instruction: 0xf6404a86 │ │ │ │ vorr.i32 d20, #12 @ 0x0000000c │ │ │ │ ldrbtmi r0, [sl], #-403 @ 0xfffffe6d │ │ │ │ @ instruction: 0xf8d86812 │ │ │ │ strmi r3, [r5], -r0 │ │ │ │ andcs pc, r2, fp, asr r8 @ │ │ │ │ ldrmi r4, [r3], #-1046 @ 0xfffffbea │ │ │ │ @ instruction: 0xf8514402 │ │ │ │ strls r0, [r0], -r0, asr #27 │ │ │ │ - @ instruction: 0xf8c6f7a0 │ │ │ │ - @ instruction: 0xf8dcf79f │ │ │ │ + @ instruction: 0xf866f7a0 │ │ │ │ + @ instruction: 0xf87cf79f │ │ │ │ strmi r4, [r6], -r9, lsr #12 │ │ │ │ - cdp2 7, 7, cr15, cr12, cr11, {5} │ │ │ │ + cdp2 7, 1, cr15, cr12, cr11, {5} │ │ │ │ stmdbls r4, {r1, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f74620 │ │ │ │ pldw [pc, pc, ror r9] │ │ │ │ - @ instruction: 0x4629f8d1 │ │ │ │ + @ instruction: 0x4629f871 │ │ │ │ @ instruction: 0xf7ab4606 │ │ │ │ - stmdbls r8, {r0, r1, r3, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbls r8, {r0, r1, r3, r5, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x46204632 │ │ │ │ @ instruction: 0xf974f7f7 │ │ │ │ svceq 0x0000f1ba │ │ │ │ vhadd.s8 d29, d14, d12 │ │ │ │ vbic.i32 q9, #1024 @ 0x00000400 │ │ │ │ stmiavs r5!, {r1, r2, r4, r7, r8, r9, sp} │ │ │ │ stclvs 6, cr4, [r2, #-128]! @ 0xffffff80 │ │ │ │ - bne 0xfeb4bb80 │ │ │ │ - @ instruction: 0xff10f7f3 │ │ │ │ + bne 0xfeb4bc40 │ │ │ │ + mrc2 7, 5, pc, cr0, cr3, {7} │ │ │ │ rscvs r2, r3, ip, lsl #6 │ │ │ │ andcs fp, r0, pc │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ - blls 0x1d4bfc │ │ │ │ + blls 0x1d4cbc │ │ │ │ cmpeq fp, pc, asr #20 │ │ │ │ smlalcs pc, r7, r4, r8 @ │ │ │ │ @ instruction: 0xf1b9015b │ │ │ │ cmnle sl, r0, lsl #30 │ │ │ │ - b 0x1196c64 │ │ │ │ + b 0x1196d24 │ │ │ │ stmdals r9, {r7, r8, r9, sp} │ │ │ │ - b 0x1181944 │ │ │ │ - b 0x118195c │ │ │ │ + b 0x1181a04 │ │ │ │ + b 0x1181a1c │ │ │ │ movwmi r3, #45962 @ 0xb38a │ │ │ │ cmnpvs lr, #67 @ p-variant is OBSOLETE @ 0x43 │ │ │ │ - bcs 0xd5884 │ │ │ │ + bcs 0xd5944 │ │ │ │ tstphi r5, r0, asr #32 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf1a09805 │ │ │ │ sbcslt r0, fp, #603979776 @ 0x24000000 │ │ │ │ vqdmulh.s d18, d0, d2 │ │ │ │ stccs 1, cr8, [r0, #-100] @ 0xffffff9c │ │ │ │ svcge 0x001bf47f │ │ │ │ @ instruction: 0x63a8f64f │ │ │ │ @@ -164431,15 +164479,15 @@ │ │ │ │ ldrbeq r6, [sp, #-2075] @ 0xfffff7e5 │ │ │ │ subhi pc, r9, #0, 2 │ │ │ │ movwvc pc, #79 @ 0x4f @ │ │ │ │ tstcs r0, r1, lsl #4 │ │ │ │ andlt r4, pc, r0, lsr #12 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ svclt 0x0090f7fe │ │ │ │ - b 0x14978b8 │ │ │ │ + b 0x1497978 │ │ │ │ cmpeq fp, fp, asr #4 │ │ │ │ svceq 0x0000f1b9 │ │ │ │ stmdacs r0, {r0, r2, r3, r5, r8, ip, lr, pc} │ │ │ │ stmdbls r5, {r2, r5, r6, r7, ip, lr, pc} │ │ │ │ orrcs lr, r1, #274432 @ 0x43000 │ │ │ │ teqmi fp, #147456 @ 0x24000 │ │ │ │ movtmi lr, #6723 @ 0x1a43 │ │ │ │ @@ -164447,17 +164495,17 @@ │ │ │ │ @ instruction: 0xf0434313 │ │ │ │ movwls r5, #29631 @ 0x73bf │ │ │ │ svccs 0x0000e6f1 │ │ │ │ stclvs 1, cr13, [r2, #-880]! @ 0xfffffc90 │ │ │ │ cmnpcs r4, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ strtmi r6, [r0], -r5, lsr #17 │ │ │ │ - blvs 0xff6f779c │ │ │ │ + blvs 0xff6f785c │ │ │ │ @ instruction: 0xf7f3462a │ │ │ │ - stclvs 14, cr15, [r3, #-676]! @ 0xfffffd5c │ │ │ │ + stclvs 14, cr15, [r3, #-292]! @ 0xfffffedc │ │ │ │ rscvs r2, r2, r5, lsl #4 │ │ │ │ strvs r4, [r3, #1067]! @ 0x42b │ │ │ │ andcs fp, r0, pc │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -164466,79 +164514,79 @@ │ │ │ │ teqmi fp, #1275068416 @ 0x4c000000 │ │ │ │ movwmi lr, #43587 @ 0xaa43 │ │ │ │ movtpl pc, #61507 @ 0xf043 @ │ │ │ │ movwne pc, #1091 @ 0x443 @ │ │ │ │ @ instruction: 0xf8949307 │ │ │ │ stmiblt fp!, {r0, r1, r2, r5, r6, r7, ip, sp}^ │ │ │ │ @ instruction: 0xf8d4b1f8 │ │ │ │ - bl 0x27d044 │ │ │ │ + bl 0x27d104 │ │ │ │ stmdbvs r3, {r0, r1, r6, r9}^ │ │ │ │ @ instruction: 0x07db40d3 │ │ │ │ mcrge 5, 6, pc, cr12, cr15, {1} @ │ │ │ │ stmdals r8, {r1, r2, r5, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ orrcs lr, r0, r1, asr #20 │ │ │ │ teqmi fp, #738197504 @ 0x2c000000 │ │ │ │ movwmi lr, #43587 @ 0xaa43 │ │ │ │ orrspl pc, pc, #67 @ 0x43 │ │ │ │ - bcs 0xd5974 │ │ │ │ + bcs 0xd5a34 │ │ │ │ tstphi r7, r0, asr #32 @ p-variant is OBSOLETE │ │ │ │ - blcc 0x317974 │ │ │ │ - blcs 0x15d8d0 │ │ │ │ + blcc 0x317a34 │ │ │ │ + blcs 0x15d990 │ │ │ │ adchi pc, r2, r0, asr #4 │ │ │ │ @ instruction: 0xf47f2d00 │ │ │ │ @ instruction: 0xf64faea4 │ │ │ │ vsubw.s8 q11, q8, d24 │ │ │ │ ldmdavs fp, {r1, r2, r4, r7, r8, r9, sp} │ │ │ │ strle r0, [r9, #1369] @ 0x559 │ │ │ │ andlt pc, r0, sp, asr #17 │ │ │ │ - strbmi pc, [r8, #-590]! @ 0xfffffdb2 @ │ │ │ │ + ldrbpl pc, [r8, #-590]! @ 0xfffffdb2 @ │ │ │ │ ldreq pc, [r0, #-704]! @ 0xfffffd40 │ │ │ │ - cmnpmi r8, lr, asr #4 @ p-variant is OBSOLETE │ │ │ │ + orrpl pc, r8, lr, asr #4 │ │ │ │ teqpeq r0, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ umullgt pc, pc, r4, r8 @ │ │ │ │ svccs 0x00004632 │ │ │ │ strtmi fp, [r9], -r8, lsl #30 │ │ │ │ - strtpl pc, [r8], r4, asr #4 │ │ │ │ + ldrtvs pc, [r8], r4, asr #4 @ │ │ │ │ strteq pc, [pc], -r0, asr #5 │ │ │ │ - strpl pc, [ip, #580]! @ 0x244 │ │ │ │ - streq pc, [pc, #-704]! @ 0xb0aec │ │ │ │ + ldrvs pc, [ip, #580]! @ 0x244 │ │ │ │ + streq pc, [pc, #-704]! @ 0xb0bac │ │ │ │ svceq 0x0000f1bc │ │ │ │ shadd16mi fp, r5, r8 │ │ │ │ vmin.s8 q10, q2, │ │ │ │ - vshr.s64 , q4, #64 │ │ │ │ + vmla.i d22, d16, d0[6] │ │ │ │ strls r0, [r1, #-47] @ 0xffffffd1 │ │ │ │ - @ instruction: 0xf8bcf0b9 │ │ │ │ + @ instruction: 0xf8dcf0b9 │ │ │ │ svclt 0x0000e764 │ │ │ │ - addeq pc, r6, r8, asr #32 │ │ │ │ - @ instruction: 0x0086efba │ │ │ │ + addeq lr, r6, r8, lsl #31 │ │ │ │ + strdeq lr, [r6], sl │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ @ instruction: 0xf1b9af27 │ │ │ │ @ instruction: 0xf0000f00 │ │ │ │ - @ instruction: 0xf79f812d │ │ │ │ - strmi pc, [r7], -sp, lsl #16 │ │ │ │ - @ instruction: 0xffd6f79e │ │ │ │ + @ instruction: 0xf79e812d │ │ │ │ + strmi pc, [r7], -sp, lsr #31 │ │ │ │ + @ instruction: 0xff76f79e │ │ │ │ strmi r9, [r0], r4, lsl #22 │ │ │ │ @ instruction: 0xf0402b0f │ │ │ │ @ instruction: 0xf89481fd │ │ │ │ @ instruction: 0x460130d9 │ │ │ │ - blcs 0xc267c │ │ │ │ + blcs 0xc273c │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7f32204 │ │ │ │ - pldw [lr, sp, lsl lr] │ │ │ │ - blls 0x2f0d20 │ │ │ │ - blcs 0x482814 │ │ │ │ + pldw [lr, sp @ ] │ │ │ │ + blls 0x2f0c60 │ │ │ │ + blcs 0x4828d4 │ │ │ │ mvnhi pc, r0, asr #32 │ │ │ │ smullscc pc, r9, r4, r8 @ │ │ │ │ strtmi r4, [r0], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - mcr2 7, 0, pc, cr12, cr3, {7} @ │ │ │ │ + stc2 7, cr15, [ip, #972]! @ 0x3cc │ │ │ │ strbmi r4, [r1], -sl, asr #12 │ │ │ │ @ instruction: 0xf7ab4638 │ │ │ │ - stclvs 13, cr15, [fp], #-1004 @ 0xfffffc14 │ │ │ │ + stclvs 13, cr15, [fp], #-620 @ 0xfffffd94 │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ cdpcs 2, 0, cr8, cr0, cr3, {2} │ │ │ │ addshi pc, r9, #0 │ │ │ │ stmdavs r4!, {r1, r2, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ ldmcs r6, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ svclt 0x0070ee1d │ │ │ │ @ instruction: 0xf8d84ac9 │ │ │ │ @@ -164547,66 +164595,66 @@ │ │ │ │ andcs r3, r0, #2 │ │ │ │ ldrmi r4, [lr], #-1055 @ 0xfffffbe1 │ │ │ │ @ instruction: 0xf640440b │ │ │ │ vorr.i32 d20, #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf8510193 │ │ │ │ stmib sp, {r3, r6, r8, r9, sl, fp}^ │ │ │ │ @ instruction: 0xf79f6700 │ │ │ │ - stmdbvs r9!, {r0, r1, r5, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbvs r9!, {r0, r1, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf53f064a │ │ │ │ vqrdmlah.s q13, , d3[0] │ │ │ │ strtmi r3, [r0], -r0, lsl #2 │ │ │ │ - @ instruction: 0xffd0f7f4 │ │ │ │ + @ instruction: 0xff70f7f4 │ │ │ │ @ instruction: 0x4620e6bf │ │ │ │ - @ instruction: 0xff92f7c4 │ │ │ │ + @ instruction: 0xff32f7c4 │ │ │ │ strmi r6, [r2], fp, lsr #18 │ │ │ │ @ instruction: 0xf8d4e671 │ │ │ │ - blls 0x1f91ac │ │ │ │ + blls 0x1f926c │ │ │ │ @ instruction: 0xf0002a01 │ │ │ │ - blcc 0x3110c0 │ │ │ │ - blcs 0x15da14 │ │ │ │ + blcc 0x311180 │ │ │ │ + blcs 0x15dad4 │ │ │ │ rscshi pc, sl, r0, lsl #4 │ │ │ │ mulscs r4, sp, r8 │ │ │ │ - tstpvc r0, #82837504 @ p-variant is OBSOLETE @ 0x4f00000 │ │ │ │ - teqpeq r4, #192, 4 @ p-variant is OBSOLETE │ │ │ │ + msreq CPSR_, #64, 4 │ │ │ │ + teqpeq r5, #192, 4 @ p-variant is OBSOLETE │ │ │ │ movteq lr, #11011 @ 0x2b03 │ │ │ │ @ instruction: 0xf28bfa5f │ │ │ │ strhcc pc, [lr, #-131] @ 0xffffff7d @ │ │ │ │ bfieq r4, r3, #2, #25 │ │ │ │ ldclge 5, cr15, [r2, #508]! @ 0x1fc │ │ │ │ ldrdcs pc, [r4], #132 @ 0x84 │ │ │ │ @ instruction: 0xf0002a00 │ │ │ │ - bcs 0x11152c │ │ │ │ + bcs 0x1115ec │ │ │ │ stclge 4, cr15, [sl, #508]! @ 0x1fc │ │ │ │ stmdavs r4!, {r1, r2, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ ldmcs r6, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf8d89807 │ │ │ │ @ instruction: 0xf79f8000 │ │ │ │ - blmi 0xfe96ff2c │ │ │ │ + blmi 0xfe96fe6c │ │ │ │ svccs 0x0070ee1d │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ andcs r5, r0, #13828096 @ 0xd30000 │ │ │ │ andls r4, r0, r8, lsl r4 │ │ │ │ eorcc pc, r4, pc, asr #12 │ │ │ │ addseq pc, r2, r0, asr #5 │ │ │ │ @ instruction: 0x61acf600 │ │ │ │ @ instruction: 0xf8d04443 │ │ │ │ @ instruction: 0xf79f0eac │ │ │ │ - strb pc, [fp, #3879] @ 0xf27 @ │ │ │ │ + strb pc, [fp, #3783] @ 0xec7 @ │ │ │ │ @ instruction: 0xf6466f63 │ │ │ │ vmlal.s8 q11, d0, d20 │ │ │ │ umaalne r2, r0, r6, r8 │ │ │ │ andne lr, r3, r0, asr #20 │ │ │ │ - blx 0xffceedaa │ │ │ │ + blx 0xfe4eee6a │ │ │ │ ldrdne pc, [r0], -r8 │ │ │ │ andvc pc, sl, #1325400064 @ 0x4f000000 │ │ │ │ - @ instruction: 0xff36f7a6 │ │ │ │ + cdp2 7, 13, cr15, cr6, cr6, {5} │ │ │ │ stmibvs fp!, {r1, r3, r4, r6, r7, r8, sl, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf894b123 │ │ │ │ - blcs 0xbd300 │ │ │ │ + blcs 0xbd3c0 │ │ │ │ stclge 4, cr15, [ip, #508] @ 0x1fc │ │ │ │ ldrsbcc pc, [r0], #132 @ 0x84 @ │ │ │ │ svclt 0x00cc2e0d │ │ │ │ strcs r2, [r1], -r0, lsl #12 │ │ │ │ @ instruction: 0x0653ea16 │ │ │ │ stclge 4, cr15, [r2, #508] @ 0x1fc │ │ │ │ @ instruction: 0xf413692b │ │ │ │ @@ -164614,69 +164662,69 @@ │ │ │ │ svcvs 0x0023adfc │ │ │ │ @ instruction: 0xf0402b00 │ │ │ │ vand q12, q7, │ │ │ │ vbic.i32 q9, #1024 @ 0x00000400 │ │ │ │ andcs r2, r0, #1476395010 @ 0x58000002 │ │ │ │ strcs r4, [r0], -r0, lsr #12 │ │ │ │ @ instruction: 0xf7f36bd9 │ │ │ │ - stclvs 13, cr15, [r3, #-380]! @ 0xfffffe84 │ │ │ │ + stclvs 12, cr15, [r3, #-1020]! @ 0xfffffc04 │ │ │ │ stmdbvs fp!, {r0, r1, r5, r7, r8, sl, sp, lr} │ │ │ │ @ instruction: 0xf8d4e5e9 │ │ │ │ - bcs 0xf92a0 │ │ │ │ - blls 0x224fc8 │ │ │ │ + bcs 0xf9360 │ │ │ │ + blls 0x225088 │ │ │ │ sbcslt r3, fp, #9216 @ 0x2400 │ │ │ │ stmible r7, {r1, r8, r9, fp, sp} │ │ │ │ @ instruction: 0xf47f2d00 │ │ │ │ strbt sl, [r4], ip, lsl #27 │ │ │ │ svceq 0x0000f1b9 │ │ │ │ mcrge 4, 7, pc, cr1, cr15, {3} @ │ │ │ │ ldrbmi lr, [fp], -r8, ror #12 │ │ │ │ svclt 0x00182b04 │ │ │ │ cmnle r7, lr, lsl #22 │ │ │ │ - blcc 0x317bd0 │ │ │ │ - blcs 0x15db2c │ │ │ │ + blcc 0x317c90 │ │ │ │ + blcs 0x15dbec │ │ │ │ ldclge 6, cr15, [r6, #-252]! @ 0xffffff04 │ │ │ │ - blcs 0xead90 │ │ │ │ + blcs 0xeae50 │ │ │ │ adchi pc, r0, r0, asr #32 │ │ │ │ - blcs 0xcc07c │ │ │ │ + blcs 0xcc13c │ │ │ │ cmpphi sp, r0 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf0002e00 │ │ │ │ @ instruction: 0xf6468187 │ │ │ │ vmlal.s8 q11, d0, d20 │ │ │ │ mrc 8, 0, r2, cr13, cr6, {4} │ │ │ │ @ instruction: 0xf79ebf70 │ │ │ │ - bmi 0x19f0b40 │ │ │ │ + bmi 0x19f0a80 │ │ │ │ tstpmi ip, r0, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ ldmdavs r2, {r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldrdcc pc, [r0], -r8 │ │ │ │ @ instruction: 0xf85b4605 │ │ │ │ ldrmi r2, [r6], #-2 │ │ │ │ strmi r4, [r2], #-1043 @ 0xfffffbed │ │ │ │ ldceq 8, cr15, [ip, #-324]! @ 0xfffffebc │ │ │ │ @ instruction: 0xf79f9600 │ │ │ │ - blls 0x1f0ab8 │ │ │ │ + blls 0x1f09f8 │ │ │ │ @ instruction: 0xf0002b0f │ │ │ │ - blls 0x1d12f0 │ │ │ │ + blls 0x1d13b0 │ │ │ │ @ instruction: 0xf0002b0d │ │ │ │ - bls 0x1d1488 │ │ │ │ + bls 0x1d1548 │ │ │ │ cmnpcs r4, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ @ instruction: 0xf8534629 │ │ │ │ @ instruction: 0xf7a30022 │ │ │ │ - strb pc, [r5, #3781]! @ 0xec5 @ │ │ │ │ - mcr2 7, 5, pc, cr12, cr14, {4} @ │ │ │ │ + strb pc, [r5, #3685]! @ 0xe65 @ │ │ │ │ + mcr2 7, 2, pc, cr12, cr14, {4} @ │ │ │ │ strmi r9, [r7], -r4, lsl #22 │ │ │ │ @ instruction: 0xf0402b0f │ │ │ │ @ instruction: 0xf89480bf │ │ │ │ @ instruction: 0x460130d9 │ │ │ │ strbmi r4, [fp, #-1568] @ 0xfffff9e0 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7f32204 │ │ │ │ - stclvs 12, cr15, [fp], #-972 @ 0xfffffc34 │ │ │ │ + stclvs 12, cr15, [fp], #-588 @ 0xfffffdb4 │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ mcrcs 1, 0, r8, cr0, cr9, {1} │ │ │ │ msrhi SPSR_x, r0 │ │ │ │ stmdavs r4!, {r1, r2, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ ldmcs r6, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ svclt 0x0070ee1d │ │ │ │ @ instruction: 0xf8d84a42 │ │ │ │ @@ -164685,306 +164733,306 @@ │ │ │ │ andcs r3, r0, #2 │ │ │ │ ldrmi r4, [lr], #-1055 @ 0xfffffbe1 │ │ │ │ @ instruction: 0xf640440b │ │ │ │ vorr.i32 d20, #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf8510193 │ │ │ │ stmib sp, {r2, r3, r6, r7, r8, r9, sl, fp}^ │ │ │ │ @ instruction: 0xf79f6700 │ │ │ │ - strbt pc, [sl], pc, lsl #29 @ │ │ │ │ + strbt pc, [sl], pc, lsr #28 @ │ │ │ │ @ instruction: 0xf47f2d00 │ │ │ │ strb sl, [fp, #3338]! @ 0xd0a │ │ │ │ stmdavs r4!, {r1, r2, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ ldmcs r6, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf79c930d │ │ │ │ - @ instruction: 0x6da3fb69 │ │ │ │ + @ instruction: 0x6da3fb09 │ │ │ │ andls r9, fp, ip, lsl #6 │ │ │ │ - mcr2 7, 3, pc, cr10, cr14, {4} @ │ │ │ │ + mcr2 7, 0, pc, cr10, cr14, {4} @ │ │ │ │ ldrdne pc, [r0], -r8 │ │ │ │ addvs pc, r8, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf7a6900a │ │ │ │ - blls 0x4308cc │ │ │ │ + blls 0x43080c │ │ │ │ stmdaeq r1, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ - blx 0x2d7500 │ │ │ │ + blx 0x2d75c0 │ │ │ │ strmi pc, [r8], -r3, lsl #4 │ │ │ │ - blx 0xfe7eef70 │ │ │ │ + blx 0xfef030 │ │ │ │ ldmib sp, {r9, sp}^ │ │ │ │ andcs r1, r8, sl, lsl #6 │ │ │ │ - ldc2 7, cr15, [sl, #-656]! @ 0xfffffd70 │ │ │ │ + ldc2l 7, cr15, [sl], {164} @ 0xa4 │ │ │ │ movwcs r4, #9794 @ 0x2642 │ │ │ │ strtmi r2, [r0], -r0, lsl #2 │ │ │ │ - blls 0x295cf8 │ │ │ │ + blls 0x295db8 │ │ │ │ stc2l 7, cr15, [r2], #-1016 @ 0xfffffc08 │ │ │ │ stmdals fp, {r8, r9, sp} │ │ │ │ @ instruction: 0xf7a360e3 │ │ │ │ - blls 0x3f08a4 │ │ │ │ + blls 0x3f07e4 │ │ │ │ ldrb r6, [r5, -r3, lsr #11] │ │ │ │ @ instruction: 0xf79f6aa8 │ │ │ │ - @ instruction: 0x4605fafd │ │ │ │ + @ instruction: 0x4605fa9d │ │ │ │ ldmib r5, {r0, r2, r3, r4, r5, r6, r8, r9, sl, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf79f010a │ │ │ │ - @ instruction: 0x4605fb11 │ │ │ │ - blls 0x32a68c │ │ │ │ - strbmi pc, [r8, #-590]! @ 0xfffffdb2 @ │ │ │ │ + @ instruction: 0x4605fab1 │ │ │ │ + blls 0x32a74c │ │ │ │ + ldrbpl pc, [r8, #-590]! @ 0xfffffdb2 @ │ │ │ │ ldreq pc, [r0, #-704]! @ 0xfffffd40 │ │ │ │ stmib sp, {r0, r2, r8, fp, ip, pc}^ │ │ │ │ ldrtmi fp, [r2], -r1, lsl #6 │ │ │ │ vrhadd.s8 d25, d14, d0 │ │ │ │ - vbic.i32 q10, #8 @ 0x00000008 │ │ │ │ + vaddw.s8 , q8, d8 │ │ │ │ vand d16, d4, d16 │ │ │ │ - vsubhn.i16 d21, q8, q12 │ │ │ │ + @ instruction: 0xf2c066b8 │ │ │ │ @ instruction: 0xf894062f │ │ │ │ svccs 0x0000c08f │ │ │ │ strtmi fp, [r9], -r8, lsl #30 │ │ │ │ - strpl pc, [ip, #580]! @ 0x244 │ │ │ │ - streq pc, [pc, #-704]! @ 0xb0e98 │ │ │ │ + ldrvs pc, [ip, #580]! @ 0x244 │ │ │ │ + streq pc, [pc, #-704]! @ 0xb0f58 │ │ │ │ @ instruction: 0xf1bc4653 │ │ │ │ svclt 0x00180f00 │ │ │ │ vmin.s8 d20, d4, d21 │ │ │ │ - vaddl.s8 q11, d0, d28 │ │ │ │ + vmvn.i32 d23, #12 @ 0x0000000c │ │ │ │ strls r0, [r3, #-47] @ 0xffffffd1 │ │ │ │ - mcr2 0, 7, pc, cr6, cr8, {5} @ │ │ │ │ + @ instruction: 0xff06f0b8 │ │ │ │ svclt 0x0000e58e │ │ │ │ - addeq lr, r6, r2, lsr #26 │ │ │ │ - addeq lr, r6, r0, lsl #25 │ │ │ │ - addeq lr, r6, r0, lsl #23 │ │ │ │ - strdeq lr, [r6], sl │ │ │ │ + addeq lr, r6, r2, ror #24 │ │ │ │ + addeq lr, r6, r0, asr #23 │ │ │ │ + addeq lr, r6, r0, asr #21 │ │ │ │ + addeq lr, r6, sl, lsr sl │ │ │ │ msrvs CPSR_s, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ rsbsmi pc, r0, pc, asr #32 │ │ │ │ @ instruction: 0xf79f681e │ │ │ │ - bmi 0xfea6fc84 │ │ │ │ + bmi 0xfea6fbc4 │ │ │ │ svccc 0x0070ee1d │ │ │ │ ldmdavs r2, {r1, r3, r4, r5, r6, sl, lr} │ │ │ │ andcs r5, r0, #10158080 @ 0x9b0000 │ │ │ │ andls r4, r1, r8, lsl r4 │ │ │ │ eorseq pc, ip, ip, asr #12 │ │ │ │ addseq pc, r2, r0, asr #5 │ │ │ │ strls r4, [r0, #-1053] @ 0xfffffbe3 │ │ │ │ bicvs pc, ip, r0, lsl #4 │ │ │ │ @ instruction: 0xf8d04433 │ │ │ │ @ instruction: 0xf79f06cc │ │ │ │ - ldr pc, [pc, #-3581] @ 0xb03c7 │ │ │ │ + ldr pc, [pc, #-3485] @ 0xb04e7 │ │ │ │ vpmax.s8 d25, d14, d4 │ │ │ │ vbic.i32 q9, #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf8532396 │ │ │ │ @ instruction: 0xf7a31022 │ │ │ │ - @ instruction: 0xe740fdf5 │ │ │ │ + @ instruction: 0xe740fd95 │ │ │ │ vpmax.s8 d25, d14, d8 │ │ │ │ vbic.i32 q9, #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf8532396 │ │ │ │ @ instruction: 0xf7a31022 │ │ │ │ - ldr pc, [sp], -fp, ror #27 │ │ │ │ + ldr pc, [sp], -fp, lsl #27 │ │ │ │ vpmax.s8 d25, d14, d4 │ │ │ │ vbic.i32 q9, #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf8532396 │ │ │ │ @ instruction: 0xf7a31022 │ │ │ │ - str pc, [r2], -r1, ror #27 │ │ │ │ + str pc, [r2], -r1, lsl #27 │ │ │ │ ldrsbcc pc, [r0], #132 @ 0x84 @ │ │ │ │ @ instruction: 0xf57f011b │ │ │ │ stcvs 12, cr10, [r3, #-332]! @ 0xfffffeb4 │ │ │ │ @ instruction: 0xf4136fdb │ │ │ │ @ instruction: 0xf43f0f70 │ │ │ │ @ instruction: 0xf646ac4d │ │ │ │ vmlal.s8 q11, d0, d20 │ │ │ │ stmdals r7, {r1, r2, r4, r7, fp, sp} │ │ │ │ @ instruction: 0xf8d8920a │ │ │ │ @ instruction: 0xf79f8000 │ │ │ │ - blmi 0xfe16fbf0 │ │ │ │ + blmi 0xfe16fb30 │ │ │ │ svcne 0x0070ee1d │ │ │ │ ldrbtmi r9, [fp], #-2570 @ 0xfffff5f6 │ │ │ │ stmiapl fp, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ andls r4, r0, r8, lsl r4 │ │ │ │ eorcc pc, r4, pc, asr #12 │ │ │ │ addseq pc, r2, r0, asr #5 │ │ │ │ msrvs R8_fiq, r0 │ │ │ │ @ instruction: 0xf8d04443 │ │ │ │ @ instruction: 0xf79f0e28 │ │ │ │ - strt pc, [sp], #-3465 @ 0xfffff277 │ │ │ │ + strt pc, [sp], #-3369 @ 0xfffff2d7 │ │ │ │ ldrsbcc pc, [r0], #132 @ 0x84 @ │ │ │ │ @ instruction: 0xf57f0599 │ │ │ │ @ instruction: 0xf06faee2 │ │ │ │ strtmi r0, [r9], -r3, lsl #4 │ │ │ │ @ instruction: 0xf7a44628 │ │ │ │ - @ instruction: 0xe6daf9d7 │ │ │ │ + @ instruction: 0xe6daf977 │ │ │ │ @ instruction: 0xf6466f60 │ │ │ │ vmlal.s8 q11, d0, d20 │ │ │ │ @ instruction: 0x105b2896 │ │ │ │ andne lr, r0, r3, asr #20 │ │ │ │ - blx 0x126f0fc │ │ │ │ + @ instruction: 0xf9e6f79f │ │ │ │ ldrdne pc, [r0], -r8 │ │ │ │ andvc pc, sl, #1325400064 @ 0x4f000000 │ │ │ │ - stc2 7, cr15, [ip, #664] @ 0x298 │ │ │ │ - blvs 0xc2ac4c │ │ │ │ - stc2 7, cr15, [r0, #632] @ 0x278 │ │ │ │ + stc2 7, cr15, [ip, #-664]! @ 0xfffffd68 │ │ │ │ + blvs 0xc2ad0c │ │ │ │ + stc2 7, cr15, [r0, #-632]! @ 0xfffffd88 │ │ │ │ msrvs CPSR_s, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ strmi r4, [r5], -sl, lsr #12 │ │ │ │ @ instruction: 0xf7a66819 │ │ │ │ - ssat pc, #21, r3, lsl #26 @ │ │ │ │ - stc2 7, cr15, [r8, #632]! @ 0x278 │ │ │ │ + @ instruction: 0xe6b4fcb3 │ │ │ │ + stc2l 7, cr15, [r8, #-632] @ 0xfffffd88 │ │ │ │ msrvs CPSR_s, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ strmi r6, [r5], -sl, lsr #22 │ │ │ │ @ instruction: 0xf7a66819 │ │ │ │ - str pc, [fp], #4009 @ 0xfa9 │ │ │ │ + str pc, [fp], #3913 @ 0xf49 │ │ │ │ msrvs CPSR_s, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ ldrtmi r6, [r8], -sl, lsr #22 │ │ │ │ - @ instruction: 0xf7a76819 │ │ │ │ - ldrb pc, [r0, #2111] @ 0x83f @ │ │ │ │ + @ instruction: 0xf7a66819 │ │ │ │ + ldrb pc, [r0, #4063] @ 0xfdf @ │ │ │ │ msrvs CPSR_s, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ ldrtmi r6, [r8], -sl, lsr #22 │ │ │ │ @ instruction: 0xf7a66819 │ │ │ │ - strb pc, [r6, #3423] @ 0xd5f @ │ │ │ │ + strb pc, [r6, #3327] @ 0xcff @ │ │ │ │ stmdavs r4!, {r1, r2, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ ldmcs r6, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ - ldc2 7, cr15, [r8, #632]! @ 0x278 │ │ │ │ + ldc2l 7, cr15, [r8, #-632] @ 0xfffffd88 │ │ │ │ stmdals r6, {r1, r2, r9, sl, lr} │ │ │ │ ldrdpl pc, [r0], -r8 │ │ │ │ - blx 0x26f17c │ │ │ │ + @ instruction: 0xf9a6f79f │ │ │ │ vnmla.f32 s8, s26, s26 │ │ │ │ @ instruction: 0x469b3f70 │ │ │ │ ldmdavs r2, {r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldrmi r5, [r0], #-2202 @ 0xfffff766 │ │ │ │ @ instruction: 0xf64f9000 │ │ │ │ vaddl.s8 , d0, d20 │ │ │ │ ldmdbne r3, {r1, r4, r7}^ │ │ │ │ @ instruction: 0x71b4f600 │ │ │ │ @ instruction: 0xf8d04432 │ │ │ │ @ instruction: 0xf79f0fb4 │ │ │ │ - @ instruction: 0xe65cfd1d │ │ │ │ + @ instruction: 0xe65cfcbd │ │ │ │ stmdavs r4!, {r1, r2, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ ldmcs r6, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ - ldc2 7, cr15, [r6, #632] @ 0x278 │ │ │ │ + ldc2 7, cr15, [r6, #-632]! @ 0xfffffd88 │ │ │ │ stmdals r6, {r1, r2, r9, sl, lr} │ │ │ │ ldrdls pc, [r0], -r8 │ │ │ │ - @ instruction: 0xf9e4f79f │ │ │ │ + @ instruction: 0xf984f79f │ │ │ │ vmov.s16 r4, d13[0] │ │ │ │ @ instruction: 0x46932f70 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldrmi r5, [r0], #-2258 @ 0xfffff72e │ │ │ │ @ instruction: 0xf64f9000 │ │ │ │ vaddl.s8 , d0, d20 │ │ │ │ - bl 0x1315a8 │ │ │ │ + bl 0x131668 │ │ │ │ @ instruction: 0xf6000309 │ │ │ │ ldrtmi r7, [r2], #-436 @ 0xfffffe4c │ │ │ │ svceq 0x00b4f8d0 │ │ │ │ - ldc2l 7, cr15, [sl], #636 @ 0x27c │ │ │ │ + ldc2 7, cr15, [sl], {159} @ 0x9f │ │ │ │ @ instruction: 0xf646e680 │ │ │ │ vmlal.s8 q11, d0, d20 │ │ │ │ @ instruction: 0xf79e2896 │ │ │ │ - @ instruction: 0x4606fd73 │ │ │ │ + @ instruction: 0x4606fd13 │ │ │ │ @ instruction: 0xf8d89806 │ │ │ │ @ instruction: 0xf79f9000 │ │ │ │ - blmi 0xc2fa90 │ │ │ │ + blmi 0xc2f9d0 │ │ │ │ svccs 0x0070ee1d │ │ │ │ ldrbtmi r4, [fp], #-1683 @ 0xfffff96d │ │ │ │ ldmpl r2, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ andls r4, r0, r0, lsl r4 │ │ │ │ eorcc pc, r4, pc, asr #12 │ │ │ │ addseq pc, r2, r0, asr #5 │ │ │ │ movweq lr, #39682 @ 0x9b02 │ │ │ │ @ instruction: 0x71b4f600 │ │ │ │ @ instruction: 0xf8d04432 │ │ │ │ @ instruction: 0xf79f0fb4 │ │ │ │ - strb pc, [r9, #-3287] @ 0xfffff329 @ │ │ │ │ + strb pc, [r9, #-3191] @ 0xfffff389 @ │ │ │ │ stmdavs r4!, {r1, r2, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ ldmcs r6, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ - ldc2l 7, cr15, [r0, #-632] @ 0xfffffd88 │ │ │ │ + ldc2l 7, cr15, [r0], #632 @ 0x278 │ │ │ │ stmdals r6, {r1, r2, r9, sl, lr} │ │ │ │ ldrdpl pc, [r0], -r8 │ │ │ │ - @ instruction: 0xf99ef79f │ │ │ │ + @ instruction: 0xf93ef79f │ │ │ │ vmov.32 r4, d13[0] │ │ │ │ @ instruction: 0x46932f70 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldrmi r5, [r0], #-2258 @ 0xfffff72e │ │ │ │ @ instruction: 0xf64f9000 │ │ │ │ vaddl.s8 , d0, d20 │ │ │ │ ldmdbne r3, {r1, r4, r7}^ │ │ │ │ @ instruction: 0x71b4f600 │ │ │ │ @ instruction: 0xf8d04432 │ │ │ │ @ instruction: 0xf79f0fb4 │ │ │ │ - @ instruction: 0xf7fffcb5 │ │ │ │ + @ instruction: 0xf7fffc55 │ │ │ │ ldrdcs fp, [r0], -r7 │ │ │ │ - asrsmi pc, r4, #4 @ │ │ │ │ + bicpl pc, r0, r4, asr #4 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ andls r4, r0, pc, lsl #22 │ │ │ │ andsmi pc, r2, #64, 12 @ 0x4000000 │ │ │ │ - blx 0xff2eda84 │ │ │ │ - asrsmi pc, r4, #4 @ │ │ │ │ + blx 0xffaedb44 │ │ │ │ + bicpl pc, r0, r4, asr #4 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - adcspl pc, r4, r4, asr #4 │ │ │ │ + sbcvs pc, r4, r4, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf6404b09 │ │ │ │ @ instruction: 0xf1d33297 │ │ │ │ - svclt 0x0000fc13 │ │ │ │ - ldrdeq lr, [r6], r8 │ │ │ │ - addeq lr, r6, r2, asr #18 │ │ │ │ - addeq lr, r6, ip, ror #16 │ │ │ │ - addeq lr, r6, r8, lsr #16 │ │ │ │ - addeq lr, r6, r2, ror #15 │ │ │ │ - umulleq lr, r6, ip, r7 │ │ │ │ - eorseq r0, r5, r8, ror r0 │ │ │ │ - eorseq r0, r5, r0, rrx │ │ │ │ + svclt 0x0000fc33 │ │ │ │ + addeq lr, r6, r8, lsl r9 │ │ │ │ + addeq lr, r6, r2, lsl #17 │ │ │ │ + addeq lr, r6, ip, lsr #15 │ │ │ │ + addeq lr, r6, r8, ror #14 │ │ │ │ + addeq lr, r6, r2, lsr #14 │ │ │ │ + ldrdeq lr, [r6], ip │ │ │ │ + eorseq r0, r5, r8, lsl #3 │ │ │ │ + eorseq r0, r5, r0, ror r1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec08658 │ │ │ │ + bl 0xfec08718 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d10fe0 │ │ │ │ addlt lr, r6, r0 │ │ │ │ ldrsbgt pc, [r0], #128 @ 0x80 @ │ │ │ │ svceq 0x0001f1be │ │ │ │ movwcs fp, #3980 @ 0xf8c │ │ │ │ - b 0x57a078 │ │ │ │ + b 0x57a138 │ │ │ │ svclt 0x0018035c │ │ │ │ mrsle r2, LR_mon │ │ │ │ andvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andmi pc, r0, #192, 4 │ │ │ │ andeq lr, r2, #12, 20 @ 0xc000 │ │ │ │ svcvs 0x0080f1b2 │ │ │ │ @ instruction: 0xf1aed00b │ │ │ │ - bcs 0x1f1cb4 │ │ │ │ + bcs 0x1f1d74 │ │ │ │ ldrmi sp, [r8], -sl, lsl #16 │ │ │ │ tstcs r0, r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf1bebd10 │ │ │ │ ldclle 15, cr0, [r4, #52]! @ 0x34 │ │ │ │ stmiavs sl, {r0, r1, r3, r9, sl, lr}^ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldmdbvs ip, {r0, r4, r5, r6, r9, sl, lr} │ │ │ │ strcs lr, [r4], #-2509 @ 0xfffff633 │ │ │ │ ldmdavs fp, {r1, r3, r4, r7, fp, sp, lr}^ │ │ │ │ andcs r9, r1, #268435456 @ 0x10000000 │ │ │ │ @ instruction: 0xcc02e9cd │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ - blx 0xfedef4cc │ │ │ │ + blx 0xfedef58c │ │ │ │ ldrmi r2, [r8], -r1, lsl #6 │ │ │ │ tstcs r0, r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec086f0 │ │ │ │ + bl 0xfec087b0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d10fe0 │ │ │ │ addlt lr, r6, r0 │ │ │ │ ldrsbgt pc, [r0], #128 @ 0x80 @ │ │ │ │ svceq 0x0001f1be │ │ │ │ andcs fp, r0, #140, 30 @ 0x230 │ │ │ │ - b 0x539d10 │ │ │ │ + b 0x539dd0 │ │ │ │ svclt 0x0018025c │ │ │ │ mrsle r2, R12_fiq │ │ │ │ movwvc pc, #1103 @ 0x44f @ │ │ │ │ movwmi pc, #704 @ 0x2c0 @ │ │ │ │ movweq lr, #14860 @ 0x3a0c │ │ │ │ svcvs 0x0080f1b3 │ │ │ │ @ instruction: 0xf1aed00b │ │ │ │ - blcs 0x1f214c │ │ │ │ + blcs 0x1f220c │ │ │ │ ldrmi sp, [r0], -sl, lsl #16 │ │ │ │ tstcs r0, r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf1bebd10 │ │ │ │ ldclle 15, cr0, [r4, #52]! @ 0x34 │ │ │ │ strmi r6, [ip], fp, lsl #18 │ │ │ │ @@ -165009,156 +165057,156 @@ │ │ │ │ ldrblt r4, [r0, #1904]! @ 0x770 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ addlt r4, r5, ip, lsl #12 │ │ │ │ ldrdcs lr, [r1, -r1] │ │ │ │ @ instruction: 0xf7f34605 │ │ │ │ - stmdavs r3!, {r0, r1, r5, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r3!, {r0, r1, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ strmi r9, [r6], -r3, lsl #6 │ │ │ │ - blx 0xffc6f432 │ │ │ │ + blx 0xfe46f4f2 │ │ │ │ strmi r9, [r7], -r3, lsl #22 │ │ │ │ tstle ip, pc, lsl #22 │ │ │ │ smullscc pc, r9, r5, r8 @ │ │ │ │ strtmi r4, [r8], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - blx 0xe6f5a0 │ │ │ │ + @ instruction: 0xf9d6f7f3 │ │ │ │ bicslt r6, ip, r4, ror #16 │ │ │ │ @ instruction: 0xf04f4628 │ │ │ │ andcs r7, r1, #0, 6 │ │ │ │ @ instruction: 0xf7fe2100 │ │ │ │ andcs pc, r1, pc, ror #21 │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmla.f32 , q15, q8 │ │ │ │ vmvn.i32 q9, #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf8522296 │ │ │ │ @ instruction: 0xf7a31023 │ │ │ │ - stmdavs r4!, {r0, r1, r3, r4, r6, r7, r8, r9, fp, ip, sp, lr, pc}^ │ │ │ │ + stmdavs r4!, {r0, r1, r3, r4, r5, r6, r8, r9, fp, ip, sp, lr, pc}^ │ │ │ │ mvnle r2, r0, lsl #24 │ │ │ │ msrvs CPSR_s, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ ldmdavs lr, {r4, r5, r9, sl, lr} │ │ │ │ - @ instruction: 0xf876f79f │ │ │ │ + @ instruction: 0xf816f79f │ │ │ │ @ instruction: 0xee1d4916 │ │ │ │ qsub16mi r3, r2, r0 │ │ │ │ stmdavs r9, {r0, r3, r4, r5, r6, sl, lr} │ │ │ │ ldrmi r5, [r8], #-2139 @ 0xfffff7a5 │ │ │ │ @ instruction: 0xf64c9001 │ │ │ │ vmvn.i32 d16, #12 @ 0x0000000c │ │ │ │ ldmne r9!, {r1, r4, r7}^ │ │ │ │ ldrtmi r9, [r3], #-256 @ 0xffffff00 │ │ │ │ bicvs pc, ip, r0, lsl #4 │ │ │ │ @ instruction: 0x06ccf8d0 │ │ │ │ - blx 0xfeeef4ca │ │ │ │ + blx 0x16ef58a │ │ │ │ cmnpcs r4, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ stclvs 8, cr6, [sl, #-688]! @ 0xfffffd50 │ │ │ │ - blvs 0xff702efc │ │ │ │ + blvs 0xff702fbc │ │ │ │ @ instruction: 0xf7f31aa2 │ │ │ │ - movwcs pc, #51695 @ 0xc9ef @ │ │ │ │ + movwcs pc, #51599 @ 0xc98f @ │ │ │ │ rscvs r2, fp, r1 │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bdf0 │ │ │ │ - addeq lr, r6, ip, asr #10 │ │ │ │ + addeq lr, r6, ip, lsl #9 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ andcc lr, r2, #3424256 @ 0x344000 │ │ │ │ ldmib r1, {r1, r7, ip, sp, pc}^ │ │ │ │ strmi r4, [r5], -r0, lsl #2 │ │ │ │ @ instruction: 0xf003005b │ │ │ │ - blx 0x1932320 │ │ │ │ + blx 0x19323e0 │ │ │ │ strtmi pc, [r2], -r3, lsl #12 │ │ │ │ - @ instruction: 0xf924f7f3 │ │ │ │ + @ instruction: 0xf8c4f7f3 │ │ │ │ @ instruction: 0xf79e4607 │ │ │ │ - @ instruction: 0x4631fb71 │ │ │ │ + @ instruction: 0x4631fb11 │ │ │ │ @ instruction: 0xf7a34680 │ │ │ │ - @ instruction: 0xb14cfb9d │ │ │ │ + cmpplt ip, sp, lsr fp @ p-variant is OBSOLETE │ │ │ │ movwvc pc, #79 @ 0x4f @ │ │ │ │ tstcs r0, r1, lsl #4 │ │ │ │ andlt r4, r2, r8, lsr #12 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - blt 0x1f6f6c8 │ │ │ │ + blt 0x1f6f788 │ │ │ │ msrvs CPSR_s, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ ldmdavs lr, {r3, r4, r5, r9, sl, lr} │ │ │ │ - @ instruction: 0xf816f79f │ │ │ │ + @ instruction: 0xffb6f79e │ │ │ │ @ instruction: 0xee1d4917 │ │ │ │ qsub16mi r3, r2, r0 │ │ │ │ stmdavs r9, {r0, r3, r4, r5, r6, sl, lr} │ │ │ │ ldrmi r5, [r8], #-2139 @ 0xfffff7a5 │ │ │ │ @ instruction: 0xf64c9001 │ │ │ │ vmvn.i32 d16, #12 @ 0x0000000c │ │ │ │ - bl 0x2b1944 │ │ │ │ + bl 0x2b1a04 │ │ │ │ tstls r0, r3, lsl #2 │ │ │ │ vqshl.s8 d4, d19, d0 │ │ │ │ @ instruction: 0xf8d061cc │ │ │ │ @ instruction: 0xf79f06cc │ │ │ │ - vpadd.i8 , q7, │ │ │ │ + vpmin.s8 , q15, │ │ │ │ vbic.i32 q9, #1024 @ 0x00000400 │ │ │ │ stmiavs ip!, {r1, r2, r4, r7, r8, r9, sp} │ │ │ │ strtmi r6, [r8], -sl, ror #26 │ │ │ │ - bne 0xfe94c684 │ │ │ │ - @ instruction: 0xf98ef7f3 │ │ │ │ + bne 0xfe94c744 │ │ │ │ + @ instruction: 0xf92ef7f3 │ │ │ │ rscvs r2, fp, ip, lsl #6 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x000081f0 │ │ │ │ - addeq lr, r6, ip, lsl #9 │ │ │ │ + addeq lr, r6, ip, asr #7 │ │ │ │ ldrsbcc pc, [r0], #128 @ 0x80 @ │ │ │ │ orrvs pc, r0, #201326595 @ 0xc000003 │ │ │ │ rsble r2, r5, r0, lsl #22 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ stmdavs r9, {r0, r2, r3, r9, sl, lr} │ │ │ │ ldrmi fp, [r6], -r4, lsl #1 │ │ │ │ stmdbcs pc, {r2, r9, sl, lr} @ │ │ │ │ stmdavs fp!, {r2, r6, ip, lr, pc}^ │ │ │ │ suble r2, r1, pc, lsl #22 │ │ │ │ @ instruction: 0xf79e9102 │ │ │ │ - stmdbls r2, {r0, r2, r3, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdbls r2, {r0, r2, r3, r5, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ cmnpcs r4, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ movwls r4, #13831 @ 0x3607 │ │ │ │ eorne pc, r1, r3, asr r8 @ │ │ │ │ - blx 0x6ef61e │ │ │ │ + blx 0xfeeef6dc │ │ │ │ andls r6, r2, #6946816 @ 0x6a0000 │ │ │ │ - blx 0x6f610 │ │ │ │ + blx 0xfe86f6d0 │ │ │ │ strmi r9, [r0], r2, lsl #20 │ │ │ │ - bcs 0x4983ac │ │ │ │ + bcs 0x49846c │ │ │ │ @ instruction: 0xf894d143 │ │ │ │ @ instruction: 0x460130d9 │ │ │ │ - blcs 0xc302c │ │ │ │ + blcs 0xc30ec │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7f32204 │ │ │ │ - eorcs pc, pc, r5, asr #18 │ │ │ │ - blx 0xff1ef648 │ │ │ │ + eorcs pc, pc, r5, ror #17 │ │ │ │ + blx 0x19ef708 │ │ │ │ ldrdcc pc, [r8], r4 │ │ │ │ @ instruction: 0x4641463a │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ rsceq pc, r0, r6, asr #32 │ │ │ │ strtmi r9, [r0], -r0 │ │ │ │ @ instruction: 0xf94ef7fa │ │ │ │ strtmi r6, [r0], -sl, ror #16 │ │ │ │ @ instruction: 0xf0424631 │ │ │ │ @ instruction: 0xf7f302c0 │ │ │ │ - andcs pc, r1, r1, ror #17 │ │ │ │ + andcs pc, r1, r1, lsl #17 │ │ │ │ tstcs r0, r4 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ @ instruction: 0xf04f4620 │ │ │ │ andcs r7, r1, #0, 6 │ │ │ │ @@ -165170,48 +165218,48 @@ │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ tstcs r0, r8, lsl r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8534770 │ │ │ │ @ instruction: 0xf7a31022 │ │ │ │ - strb pc, [r0, r7, asr #21] @ │ │ │ │ + strb pc, [r0, r7, ror #20] @ │ │ │ │ ldrsbcc pc, [r0], #128 @ 0x80 @ │ │ │ │ orrvs pc, r0, #201326595 @ 0xc000003 │ │ │ │ subsle r2, r6, r0, lsl #22 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec08a48 │ │ │ │ + bl 0xfec08b08 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdavs fp, {r3, r4, r6, r7, r8, r9, sl, fp} │ │ │ │ ldrmi fp, [r6], -r5, lsl #1 │ │ │ │ strmi r4, [r4], -sp, lsl #12 │ │ │ │ eorsle r2, r7, pc, lsl #22 │ │ │ │ - bcs 0x48b988 │ │ │ │ + bcs 0x48ba48 │ │ │ │ movwls sp, #12340 @ 0x3034 │ │ │ │ - blx 0xfe66f6e0 │ │ │ │ + blx 0xe6f7a0 │ │ │ │ vqdmulh.s d25, d14, d3 │ │ │ │ vbic.i32 q9, #4 @ 0x00000004 │ │ │ │ mulls r2, r6, r1 │ │ │ │ eorne pc, r3, r1, asr r8 @ │ │ │ │ - blx 0xfe96f708 │ │ │ │ - blx 0xfe36f6f8 │ │ │ │ + blx 0x116f7c8 │ │ │ │ + blx 0xb6f7b8 │ │ │ │ ldrdcc pc, [r8], r4 │ │ │ │ strmi r9, [r7], -r2, lsl #20 │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ mvneq pc, r6, asr #32 │ │ │ │ strmi r9, [r1], -r0, lsl #2 │ │ │ │ @ instruction: 0xf7f94620 │ │ │ │ stmdavs sl!, {r0, r2, r3, r4, r7, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0x46204631 │ │ │ │ subeq pc, r0, #66 @ 0x42 │ │ │ │ - @ instruction: 0xf87ef7f3 │ │ │ │ + @ instruction: 0xf81ef7f3 │ │ │ │ ldrtmi r6, [sl], -r9, ror #16 │ │ │ │ @ instruction: 0xf7f64620 │ │ │ │ eorcs pc, pc, sp, lsl fp @ │ │ │ │ - blx 0x126f744 │ │ │ │ + @ instruction: 0xf9e6f7a3 │ │ │ │ andlt r2, r5, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ @ instruction: 0xf04f4620 │ │ │ │ andcs r7, r1, #0, 6 │ │ │ │ @@ -165230,30 +165278,30 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ addlt r6, r7, sp, asr #17 │ │ │ │ cmple pc, r0, lsl #26 │ │ │ │ @ instruction: 0x9014f8d1 │ │ │ │ vshll.u8 , d15, #1 │ │ │ │ subsle r2, r9, r0, lsl #22 │ │ │ │ - bcs 0x48b94c │ │ │ │ + bcs 0x48ba0c │ │ │ │ @ instruction: 0x4607d056 │ │ │ │ ldrmi r4, [r8], -r8, lsl #13 │ │ │ │ @ instruction: 0xf1c9462c │ │ │ │ - movwcs pc, #6789 @ 0x1a85 @ │ │ │ │ + movwcs pc, #6821 @ 0x1aa5 @ │ │ │ │ @ instruction: 0xf8874602 │ │ │ │ sxtab16mi r3, r3, ip │ │ │ │ ldrtmi r4, [r8], -r1, asr #12 │ │ │ │ ldc2 7, cr15, [ip, #980]! @ 0x3d4 │ │ │ │ ldrdcc pc, [r8], r7 │ │ │ │ stmib sp, {r1, r7, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf0035504 │ │ │ │ movwls r0, #13071 @ 0x330f │ │ │ │ vpmax.u8 , q2, │ │ │ │ strble r0, [lr, #-2010] @ 0xfffff826 │ │ │ │ - blx 0x76f7d8 │ │ │ │ + @ instruction: 0xf9baf79e │ │ │ │ strmi r2, [r1], -r2, ror #7 │ │ │ │ strmi r9, [r6], -r0, lsl #6 │ │ │ │ ldrbmi r9, [r2], -r3, lsl #22 │ │ │ │ @ instruction: 0xf7f94638 │ │ │ │ @ instruction: 0xf8d8fe31 │ │ │ │ strcc r3, [r1, #-0] │ │ │ │ eorsle r4, r4, r3, lsr #5 │ │ │ │ @@ -165261,74 +165309,74 @@ │ │ │ │ @ instruction: 0xf8d7d13f │ │ │ │ ldreq r3, [fp], #-208 @ 0xffffff30 │ │ │ │ strtmi sp, [r1], -sl, asr #8 │ │ │ │ @ instruction: 0xf7f64638 │ │ │ │ strmi pc, [fp, #2733]! @ 0xaad │ │ │ │ andcs sp, r4, #4 │ │ │ │ @ instruction: 0x46504651 │ │ │ │ - blx 0x1e6f82c │ │ │ │ + blx 0x66f8ec │ │ │ │ @ instruction: 0x3010f8d8 │ │ │ │ ldrbmi fp, [fp], -fp, lsr #2 │ │ │ │ @ instruction: 0x46414652 │ │ │ │ @ instruction: 0xf7f64638 │ │ │ │ - blls 0x1f0978 │ │ │ │ + blls 0x1f0a38 │ │ │ │ cmple r4, r0, lsl #22 │ │ │ │ - blcs 0xcd8a8 │ │ │ │ + blcs 0xcd968 │ │ │ │ andlt sp, r7, sl, asr r1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ movwvc pc, #79 @ 0x4f @ │ │ │ │ tstcs r0, r1, lsl #4 │ │ │ │ pop {r0, r1, r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fe4ff0 │ │ │ │ strmi fp, [fp, #2287]! @ 0x8ef │ │ │ │ andcs sp, r4, #4 │ │ │ │ @ instruction: 0x46504651 │ │ │ │ - blx 0x13ef880 │ │ │ │ + @ instruction: 0xf9ecf7a3 │ │ │ │ strls r2, [r5], -r1, lsl #6 │ │ │ │ strcc r9, [r1], #-772 @ 0xfffffcfc │ │ │ │ @ instruction: 0xd1a92c10 │ │ │ │ strtmi lr, [r1], -lr, asr #15 │ │ │ │ @ instruction: 0xf7f64638 │ │ │ │ strmi pc, [fp, #2673]! @ 0xa71 │ │ │ │ strcc fp, [r1], #-3848 @ 0xfffff0f8 │ │ │ │ andcs sp, r4, #160 @ 0xa0 │ │ │ │ @ instruction: 0x46504651 │ │ │ │ @ instruction: 0xf7a33401 │ │ │ │ - @ instruction: 0xe799fa37 │ │ │ │ + @ instruction: 0xe799f9d7 │ │ │ │ cmnpcs r4, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ rscsvs r2, sl, r3, lsl #4 │ │ │ │ @ instruction: 0xf06f4631 │ │ │ │ - blvs 0xff6b2238 │ │ │ │ - ldc2l 7, cr15, [r0, #652]! @ 0x28c │ │ │ │ + blvs 0xff6b22f8 │ │ │ │ + ldc2 7, cr15, [r0, #652] @ 0x28c │ │ │ │ ldrtmi r2, [r1], -r1, lsl #4 │ │ │ │ @ instruction: 0xf7a34630 │ │ │ │ - @ instruction: 0xf646fdeb │ │ │ │ + @ instruction: 0xf646fd8b │ │ │ │ vsubw.s8 q11, q0, d20 │ │ │ │ @ instruction: 0x46302396 │ │ │ │ subne pc, sp, #64, 4 │ │ │ │ @ instruction: 0xf7a66819 │ │ │ │ - @ instruction: 0xf04ff95f │ │ │ │ + @ instruction: 0xf04ff8ff │ │ │ │ strmi r3, [fp, #1023]! @ 0x3ff │ │ │ │ @ instruction: 0xd09f65bb │ │ │ │ @ instruction: 0xf8d8e799 │ │ │ │ ldrtmi r1, [r8], -r0 │ │ │ │ @ instruction: 0xf7f69a05 │ │ │ │ svcvs 0x00bbfa3f │ │ │ │ adcle r2, r4, r0, lsl #22 │ │ │ │ @ instruction: 0xf79e2000 │ │ │ │ - @ instruction: 0xf646fe49 │ │ │ │ + @ instruction: 0xf646fde9 │ │ │ │ vsubw.s8 q11, q0, d20 │ │ │ │ vst2.32 {d18-d21}, [pc :64], r6 │ │ │ │ ldmdavs r9, {r1, r3, r9, ip, sp, lr} │ │ │ │ - @ instruction: 0xf98cf7a6 │ │ │ │ + @ instruction: 0xf92cf7a6 │ │ │ │ ldrvs r2, [fp, r0, lsl #6]! │ │ │ │ andcs fp, r0, r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff0 │ │ │ │ @@ -165337,46 +165385,46 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ addlt r6, r5, ip, asr #17 │ │ │ │ cmple fp, r0, lsl #24 │ │ │ │ @ instruction: 0x8014f8d1 │ │ │ │ vmovl.u8 , d15 │ │ │ │ subsle r2, r5, r0, lsl #22 │ │ │ │ - bcs 0x48baf8 │ │ │ │ + bcs 0x48bbb8 │ │ │ │ @ instruction: 0x4605d052 │ │ │ │ ldrmi r4, [r8], -lr, lsl #12 │ │ │ │ @ instruction: 0xf1c99103 │ │ │ │ - movwcs pc, #6575 @ 0x19af @ │ │ │ │ + movwcs pc, #6607 @ 0x19cf @ │ │ │ │ ldrtmi r4, [r1], -r2, lsl #12 │ │ │ │ rsbscc pc, ip, r5, lsl #17 │ │ │ │ strtmi r4, [r8], -r3, lsl #13 │ │ │ │ @ instruction: 0xf7f54626 │ │ │ │ @ instruction: 0xf8d5fce5 │ │ │ │ strmi r3, [r1], r8, lsl #1 │ │ │ │ - beq 0x4adb08 │ │ │ │ + beq 0x4adbc8 │ │ │ │ cmnpcs r4, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ - blx 0x12d6710 │ │ │ │ + blx 0x12d67d0 │ │ │ │ ldrbeq pc, [fp, r4, lsl #6] @ │ │ │ │ @ instruction: 0xf79ed53d │ │ │ │ - strcc pc, [r1], -r1, asr #18 │ │ │ │ + strcc pc, [r1], -r1, ror #17 │ │ │ │ stccs 6, cr4, [pc], {7} │ │ │ │ @ instruction: 0xf895d13b │ │ │ │ @ instruction: 0x460130d9 │ │ │ │ - blcs 0xc33c4 │ │ │ │ + blcs 0xc3484 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7f22204 │ │ │ │ - rsccs pc, r2, r9, lsl #31 │ │ │ │ + rsccs pc, r2, r9, lsr #30 │ │ │ │ andls r4, r0, r3, asr r6 │ │ │ │ ldrtmi r4, [r9], -sl, asr #12 │ │ │ │ @ instruction: 0xf7f94628 │ │ │ │ ldrmi pc, [r3, #3993]! @ 0xf99 │ │ │ │ andcs sp, r4, #4 │ │ │ │ strbmi r4, [r8], -r9, asr #12 │ │ │ │ - @ instruction: 0xf9a0f7a3 │ │ │ │ + @ instruction: 0xf940f7a3 │ │ │ │ ldmdbvs fp, {r0, r1, r8, r9, fp, ip, pc} │ │ │ │ stmdbls r3, {r0, r1, r3, r5, r8, ip, sp, pc} │ │ │ │ @ instruction: 0x464a465b │ │ │ │ @ instruction: 0xf7f64628 │ │ │ │ svcvs 0x00abfb1b │ │ │ │ andlt fp, r5, fp, ror fp │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ @@ -165386,33 +165434,33 @@ │ │ │ │ svchi 0x00f0e8bd │ │ │ │ movwvc pc, #79 @ 0x4f @ │ │ │ │ tstcs r0, r1, lsl #4 │ │ │ │ pop {r0, r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fe4ff0 │ │ │ │ strcc fp, [r1], #-2077 @ 0xfffff7e3 │ │ │ │ @ instruction: 0xd1ba2c10 │ │ │ │ - blls 0x16bb04 │ │ │ │ + blls 0x16bbc4 │ │ │ │ eorne pc, r4, r3, asr r8 @ │ │ │ │ - @ instruction: 0xf912f7a3 │ │ │ │ + @ instruction: 0xf8b2f7a3 │ │ │ │ ldrtmi r2, [r9], -r2, ror #7 │ │ │ │ strbmi r9, [sl], -r0, lsl #6 │ │ │ │ @ instruction: 0x46284653 │ │ │ │ @ instruction: 0xff62f7f9 │ │ │ │ svclt 0x000845b3 │ │ │ │ adcle r3, r8, r1, lsl #8 │ │ │ │ strbmi r2, [r9], -r4, lsl #4 │ │ │ │ strcc r4, [r1], #-1608 @ 0xfffff9b8 │ │ │ │ - @ instruction: 0xf966f7a3 │ │ │ │ + @ instruction: 0xf906f7a3 │ │ │ │ andcs lr, r0, r1, lsr #15 │ │ │ │ - stc2 7, cr15, [r2, #632]! @ 0x278 │ │ │ │ + stc2l 7, cr15, [r2, #-632] @ 0xfffffd88 │ │ │ │ msrvs CPSR_s, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ andvc pc, sl, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf7a66819 │ │ │ │ - movwcs pc, #2277 @ 0x8e5 @ │ │ │ │ + movwcs pc, #2181 @ 0x885 @ │ │ │ │ andlt r6, r5, fp, lsr #15 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ svcmi 0x00f0e92d │ │ │ │ @@ -165426,133 +165474,133 @@ │ │ │ │ @ instruction: 0xf1b5b087 │ │ │ │ rsble r6, r8, r0, lsl #31 │ │ │ │ rsbsle r2, r2, pc, lsl #24 │ │ │ │ stccs 8, cr6, [pc], {76} @ 0x4c │ │ │ │ @ instruction: 0xf890d06f │ │ │ │ stccs 0, cr5, [r0, #-868] @ 0xfffffc9c │ │ │ │ stccs 0, cr13, [sp], {100} @ 0x64 │ │ │ │ - bcs 0x1a5dd8 │ │ │ │ + bcs 0x1a5e98 │ │ │ │ stmvs sp, {r1, r2, r8, ip, lr, pc} │ │ │ │ svclt 0x001842a5 │ │ │ │ rsble r2, r2, pc, lsl #26 │ │ │ │ rsble r2, r0, sp, lsl #26 │ │ │ │ ldrmi r4, [sl], pc, lsl #12 │ │ │ │ @ instruction: 0x46044690 │ │ │ │ - @ instruction: 0xf8a2f79e │ │ │ │ + @ instruction: 0xf842f79e │ │ │ │ ldmdavs fp!, {r0, r2, r9, sl, lr} │ │ │ │ cmple pc, pc, lsl #22 │ │ │ │ smullscc pc, r9, r4, r8 @ │ │ │ │ ldrbtcs pc, [r4], -lr, asr #4 @ │ │ │ │ ldrcs pc, [r6], r0, asr #5 │ │ │ │ - blcs 0xc346c │ │ │ │ + blcs 0xc352c │ │ │ │ svclt 0x000c4620 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - mcr2 7, 7, pc, cr6, cr2, {7} @ │ │ │ │ + mcr2 7, 4, pc, cr6, cr2, {7} @ │ │ │ │ @ instruction: 0x462968fa │ │ │ │ @ instruction: 0xf7a34628 │ │ │ │ - ldmdavs fp!, {r0, r1, r2, r8, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmdavs fp!, {r0, r1, r2, r5, r7, fp, ip, sp, lr, pc}^ │ │ │ │ ldmvs fp!, {r0, r3, r4, r7, r9, sl, lr} │ │ │ │ @ instruction: 0xf79e469b │ │ │ │ - @ instruction: 0xf8d4f885 │ │ │ │ + @ instruction: 0xf8d4f825 │ │ │ │ andcs r3, r1, #132 @ 0x84 │ │ │ │ @ instruction: 0xf1b84607 │ │ │ │ - b 0x11758a4 │ │ │ │ + b 0x1175964 │ │ │ │ @ instruction: 0xf8840308 │ │ │ │ @ instruction: 0xf04320df │ │ │ │ suble r0, r2, r0, ror #7 │ │ │ │ strmi r9, [r1], -r0, lsl #6 │ │ │ │ strtmi r4, [r0], -sl, lsr #12 │ │ │ │ ldrdcc pc, [r8], r4 │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ stc2 7, cr15, [lr], {249} @ 0xf9 │ │ │ │ @ instruction: 0x46396e30 │ │ │ │ - cdp2 7, 4, cr15, cr2, cr10, {5} │ │ │ │ + stc2l 7, cr15, [r2, #680]! @ 0x2a8 │ │ │ │ strtmi r4, [r0], -r9, asr #12 │ │ │ │ @ instruction: 0xf7f6463a │ │ │ │ @ instruction: 0x6df0f911 │ │ │ │ @ instruction: 0xf7aa4629 │ │ │ │ - @ instruction: 0xf1bafe39 │ │ │ │ + @ instruction: 0xf1bafdd9 │ │ │ │ cmple ip, r0, lsl #30 │ │ │ │ andcs fp, r0, r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ stccs 15, cr8, [pc], {240} @ 0xf0 │ │ │ │ stmdavs ip, {r0, r3, ip, lr, pc}^ │ │ │ │ andle r2, r6, pc, lsl #24 │ │ │ │ @ instruction: 0xd1a32a03 │ │ │ │ - stccs 8, cr6, [pc, #-564] @ 0xb1acc │ │ │ │ + stccs 8, cr6, [pc, #-564] @ 0xb1b8c │ │ │ │ adcmi fp, r5, #24, 30 @ 0x60 │ │ │ │ @ instruction: 0xf04fd19e │ │ │ │ andcs r7, r1, #0, 6 │ │ │ │ andlt r2, r7, r0, lsl #2 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ svclt 0x0056f7fd │ │ │ │ ldrbtcs pc, [r4], -lr, asr #4 @ │ │ │ │ ldrcs pc, [r6], r0, asr #5 │ │ │ │ eorne pc, r3, r6, asr r8 @ │ │ │ │ - @ instruction: 0xf84cf7a3 │ │ │ │ + @ instruction: 0xffecf7a2 │ │ │ │ movwls lr, #22436 @ 0x57a4 │ │ │ │ - @ instruction: 0xf832f79e │ │ │ │ + @ instruction: 0xffd2f79d │ │ │ │ @ instruction: 0xf79e9003 │ │ │ │ - strmi pc, [r0], r3, ror #16 │ │ │ │ - @ instruction: 0xf82cf79e │ │ │ │ + strmi pc, [r0], r3, lsl #16 │ │ │ │ + @ instruction: 0xffccf79d │ │ │ │ andls r4, r4, r9, lsr #12 │ │ │ │ - @ instruction: 0xf83ef7a3 │ │ │ │ + @ instruction: 0xffdef7a2 │ │ │ │ @ instruction: 0xee1d4a16 │ │ │ │ stmdals r4, {r4, r5, r6, r8, r9, sl, fp, ip} │ │ │ │ ldmdavs r2, {r1, r3, r4, r5, r6, sl, lr} │ │ │ │ stmpl r9, {r0, r2, r8, r9, fp, ip, pc} │ │ │ │ ldrdcs pc, [r8], r4 │ │ │ │ andcs r4, r0, r1, lsl #8 │ │ │ │ andeq pc, pc, #2 │ │ │ │ strbmi r9, [r0], -r0 │ │ │ │ - stc2 7, cr15, [r6], #-696 @ 0xfffffd48 │ │ │ │ + blx 0xff26fce2 │ │ │ │ @ instruction: 0x46416e30 │ │ │ │ - @ instruction: 0xf862f7a6 │ │ │ │ + @ instruction: 0xf802f7a6 │ │ │ │ ldrdcc pc, [r4], r4 │ │ │ │ - blcs 0x4c3680 │ │ │ │ + blcs 0x4c3740 │ │ │ │ ldrtmi fp, [r9], -fp, lsl #30 │ │ │ │ stmdals r3, {r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7aa9903 │ │ │ │ - bls 0x1b179c │ │ │ │ + bls 0x1b16dc │ │ │ │ @ instruction: 0x46204659 │ │ │ │ @ instruction: 0xf8aef7f6 │ │ │ │ mulscs pc, r6, r7 @ │ │ │ │ pop {r0, r1, r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf7a24ff0 │ │ │ │ - svclt 0x0000bfd3 │ │ │ │ - addeq sp, r6, r8, lsr #28 │ │ │ │ + svclt 0x0000bf73 │ │ │ │ + addeq sp, r6, r8, ror #26 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec08fac │ │ │ │ + bl 0xfec0906c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8900ff8 │ │ │ │ ldmib r0, {r0, r3, r4, r6, r7, lr, pc}^ │ │ │ │ @ instruction: 0xf1bc3234 │ │ │ │ andle r0, sp, r0, lsl #30 │ │ │ │ - b 0x1174330 │ │ │ │ + b 0x11743f0 │ │ │ │ bicsmi r6, fp, #134217731 @ 0x8000003 │ │ │ │ movweq pc, #4099 @ 0x1003 @ │ │ │ │ andcs fp, r0, r3, ror r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r8, #-0] │ │ │ │ - b 0x117424c │ │ │ │ + b 0x117430c │ │ │ │ bicsmi r7, fp, #134217728 @ 0x8000000 │ │ │ │ movweq pc, #4099 @ 0x1003 @ │ │ │ │ mvnsle r2, r0, lsl #22 │ │ │ │ @ instruction: 0xf7ff2201 │ │ │ │ andcs pc, r1, r1, lsl #30 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec0900c │ │ │ │ + bl 0xfec090cc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00ff8 │ │ │ │ vshr.u64 , q0, #61 │ │ │ │ ldmdblt r3!, {r7, r8, r9, sp, lr} │ │ │ │ tstcs r0, r8, lsl r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -165560,39 +165608,39 @@ │ │ │ │ @ instruction: 0xf7ff461a │ │ │ │ andcs pc, r1, r1, ror #29 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec0904c │ │ │ │ + bl 0xfec0910c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8900ff8 │ │ │ │ ldmib r0, {r0, r3, r4, r6, r7, lr, pc}^ │ │ │ │ @ instruction: 0xf1bc3234 │ │ │ │ andle r0, sp, r0, lsl #30 │ │ │ │ - b 0x11743d0 │ │ │ │ + b 0x1174490 │ │ │ │ bicsmi r6, fp, #134217731 @ 0x8000003 │ │ │ │ movweq pc, #4099 @ 0x1003 @ │ │ │ │ andcs fp, r0, r3, ror r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r8, #-0] │ │ │ │ - b 0x11742ec │ │ │ │ + b 0x11743ac │ │ │ │ bicsmi r7, fp, #134217728 @ 0x8000000 │ │ │ │ movweq pc, #4099 @ 0x1003 @ │ │ │ │ mvnsle r2, r0, lsl #22 │ │ │ │ @ instruction: 0xf7ff461a │ │ │ │ @ instruction: 0x2001feb1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec090ac │ │ │ │ + bl 0xfec0916c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00ff8 │ │ │ │ vshr.u64 , q0, #61 │ │ │ │ ldmdblt r3!, {r7, r8, r9, sp, lr} │ │ │ │ tstcs r0, r8, lsl r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -165600,15 +165648,15 @@ │ │ │ │ @ instruction: 0xf7ff2200 │ │ │ │ mulcs r1, r1, lr │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec090ec │ │ │ │ + bl 0xfec091ac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00ff8 │ │ │ │ vshr.u64 , q0, #61 │ │ │ │ ldmdblt r3!, {r6, r7, r8, r9} │ │ │ │ tstcs r0, r8, lsl r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -165616,15 +165664,15 @@ │ │ │ │ @ instruction: 0xf7ff2202 │ │ │ │ andcs pc, r1, r1, ror lr @ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec0912c │ │ │ │ + bl 0xfec091ec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00ff8 │ │ │ │ vshr.u64 , q0, #61 │ │ │ │ ldmdblt r3!, {r7, r8, r9, sp, lr} │ │ │ │ tstcs r0, r8, lsl r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -165667,172 +165715,172 @@ │ │ │ │ @ instruction: 0xf1bebf18 │ │ │ │ rscle r0, r0, sp, lsl #30 │ │ │ │ @ instruction: 0xf0002a03 │ │ │ │ ldrmi r8, [r3], r1, lsl #2 │ │ │ │ strmi r4, [sp], -r2, lsl #13 │ │ │ │ @ instruction: 0xf0402b00 │ │ │ │ @ instruction: 0xf79d80a7 │ │ │ │ - stmdavs fp!, {r0, r1, r2, r3, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - blcs 0x483814 │ │ │ │ + stmdavs fp!, {r0, r1, r2, r3, r5, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + blcs 0x4838d4 │ │ │ │ addshi pc, r7, r0, asr #32 │ │ │ │ smullscc pc, r9, sl, r8 @ │ │ │ │ ldrbtcs pc, [r4], #-590 @ 0xfffffdb2 @ │ │ │ │ ldrcs pc, [r6], #704 @ 0x2c0 │ │ │ │ - blcs 0xc3814 │ │ │ │ + blcs 0xc38d4 │ │ │ │ svclt 0x000c4650 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - ldc2 7, cr15, [r2, #-968] @ 0xfffffc38 │ │ │ │ + ldc2 7, cr15, [r2], #968 @ 0x3c8 │ │ │ │ ldrtmi r6, [r1], -sl, lsr #18 │ │ │ │ @ instruction: 0xf7a24630 │ │ │ │ - @ instruction: 0xf8daff33 │ │ │ │ - b 0x117e23c │ │ │ │ + @ instruction: 0xf8dafed3 │ │ │ │ + b 0x117e2fc │ │ │ │ @ instruction: 0xf043030b │ │ │ │ movwls r0, #29664 @ 0x73e0 │ │ │ │ movwls r6, #18539 @ 0x486b │ │ │ │ movwvc lr, #10709 @ 0x29d5 │ │ │ │ @ instruction: 0xf79b9308 │ │ │ │ - strmi pc, [r5], -r3, lsr #23 │ │ │ │ + strmi pc, [r5], -r3, asr #22 │ │ │ │ @ instruction: 0xf79b9005 │ │ │ │ - mulls r6, pc, fp @ │ │ │ │ - mrc2 7, 6, pc, cr6, cr13, {4} │ │ │ │ + andls pc, r6, pc, lsr fp @ │ │ │ │ + mrc2 7, 3, pc, cr6, cr13, {4} │ │ │ │ @ instruction: 0x46814631 │ │ │ │ - ldc2l 7, cr15, [r6], #-680 @ 0xfffffd58 │ │ │ │ + ldc2 7, cr15, [r6], {170} @ 0xaa │ │ │ │ stclvs 6, cr4, [r2, #172]! @ 0xac │ │ │ │ andcs r4, r9, r9, asr #12 │ │ │ │ - cdp2 7, 9, cr15, cr4, cr6, {5} │ │ │ │ - mrc2 7, 4, pc, cr6, cr13, {4} │ │ │ │ + cdp2 7, 3, cr15, cr4, cr6, {5} │ │ │ │ + mrc2 7, 1, pc, cr6, cr13, {4} │ │ │ │ @ instruction: 0x46814631 │ │ │ │ - cdp2 7, 10, cr15, cr8, cr2, {5} │ │ │ │ - mrc2 7, 4, pc, cr0, cr13, {4} │ │ │ │ + cdp2 7, 4, cr15, cr8, cr2, {5} │ │ │ │ + mrc2 7, 1, pc, cr0, cr13, {4} │ │ │ │ @ instruction: 0xf79d4680 │ │ │ │ - svccs 0x000ffe8d │ │ │ │ + svccs 0x000ffe2d │ │ │ │ cmnle r3, r5, lsl #12 │ │ │ │ smullscc pc, r9, sl, r8 @ │ │ │ │ ldrbmi r4, [r0], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - ldc2l 7, cr15, [r6], {242} @ 0xf2 │ │ │ │ + ldc2l 7, cr15, [r6], #-968 @ 0xfffffc38 │ │ │ │ svceq 0x0003f1bb │ │ │ │ @ instruction: 0xf79dd05b │ │ │ │ - mcrvs 14, 1, pc, cr1, cr11, {3} @ │ │ │ │ + mcrvs 14, 1, pc, cr1, cr11, {0} @ │ │ │ │ @ instruction: 0xf7aa4606 │ │ │ │ - ldmdbmi r5, {r0, r1, r3, r4, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmdbmi r5, {r0, r1, r3, r4, r5, r7, r8, r9, fp, ip, sp, lr, pc}^ │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrdcs pc, [r8], sl │ │ │ │ ldrbtmi r4, [r9], #-1579 @ 0xfffff9d5 │ │ │ │ stcls 8, cr6, [r7, #-36] @ 0xffffffdc │ │ │ │ andeq pc, pc, #2 │ │ │ │ strbmi r5, [r0], -r1, asr #16 │ │ │ │ strcs lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ strbmi r2, [r9], #-512 @ 0xfffffe00 │ │ │ │ ldrtmi r9, [r2], -r2, lsl #4 │ │ │ │ - @ instruction: 0xfff4f7ae │ │ │ │ + @ instruction: 0xff94f7ae │ │ │ │ @ instruction: 0x46424633 │ │ │ │ andcs r4, r9, r1, asr #12 │ │ │ │ - ldc2 7, cr15, [r4, #652] @ 0x28c │ │ │ │ + ldc2 7, cr15, [r4, #-652]! @ 0xfffffd74 │ │ │ │ strbmi r9, [r1], -r4, lsl #26 │ │ │ │ eoreq pc, r5, r4, asr r8 @ │ │ │ │ - cdp2 7, 6, cr15, cr12, cr2, {5} │ │ │ │ + cdp2 7, 0, cr15, cr12, cr2, {5} │ │ │ │ ldrtmi r9, [r0], -r6, lsl #28 │ │ │ │ - ldc2l 7, cr15, [r8, #648]! @ 0x288 │ │ │ │ + ldc2 7, cr15, [r8, #648] @ 0x288 │ │ │ │ @ instruction: 0xf7a29805 │ │ │ │ - @ instruction: 0xf854fdef │ │ │ │ + @ instruction: 0xf854fd8f │ │ │ │ tstcs r1, r5, lsr #32 │ │ │ │ - cdp2 7, 7, cr15, cr10, cr2, {5} │ │ │ │ + cdp2 7, 1, cr15, cr10, cr2, {5} │ │ │ │ @ instruction: 0xf7a24630 │ │ │ │ - stclvs 13, cr15, [r0, #924]! @ 0x39c │ │ │ │ + stclvs 13, cr15, [r0, #540]! @ 0x21c │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ pop {r0, r1, r3, ip, sp, pc} │ │ │ │ @ instruction: 0xf7a54ff0 │ │ │ │ - bcs 0x1a1cf0 │ │ │ │ + bcs 0x1a1c30 │ │ │ │ svcge 0x0063f47f │ │ │ │ stccs 8, cr6, [pc], {204} @ 0xcc │ │ │ │ strmi fp, [r4, #3864]! @ 0xf18 │ │ │ │ svcge 0x005df47f │ │ │ │ vaba.s8 d30, d14, d25 │ │ │ │ vmvn.i32 q9, #262144 @ 0x00040000 │ │ │ │ @ instruction: 0xf8542496 │ │ │ │ @ instruction: 0xf7a21023 │ │ │ │ - strb pc, [sp, -r1, asr #28]! @ │ │ │ │ + strb pc, [sp, -r1, ror #27]! @ │ │ │ │ @ instruction: 0xf7a2202f │ │ │ │ - smmlsr r4, pc, sp, pc @ │ │ │ │ + @ instruction: 0xe754fd9f │ │ │ │ eorne pc, r7, r4, asr r8 @ │ │ │ │ - cdp2 7, 3, cr15, cr8, cr2, {5} │ │ │ │ + ldc2l 7, cr15, [r8, #648] @ 0x288 │ │ │ │ @ instruction: 0xf79de7a0 │ │ │ │ - @ instruction: 0x4607fe53 │ │ │ │ - mrc2 7, 2, pc, cr0, cr13, {4} │ │ │ │ + @ instruction: 0x4607fdf3 │ │ │ │ + ldc2l 7, cr15, [r0, #628]! @ 0x274 │ │ │ │ @ instruction: 0xf79d4606 │ │ │ │ - bls 0x2f19c8 │ │ │ │ - bcs 0x483974 │ │ │ │ + bls 0x2f1908 │ │ │ │ + bcs 0x483a34 │ │ │ │ @ instruction: 0xf89ad136 │ │ │ │ @ instruction: 0x461920d9 │ │ │ │ movwls r4, #34384 @ 0x8650 │ │ │ │ svclt 0x000c2a00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - stc2l 7, cr15, [r0], #-968 @ 0xfffffc38 │ │ │ │ + stc2 7, cr15, [r0], {242} @ 0xf2 │ │ │ │ @ instruction: 0xf8da9b08 │ │ │ │ ldrtmi r2, [r0], -r4, lsl #1 │ │ │ │ svclt 0x000b2a10 │ │ │ │ @ instruction: 0x461a4619 │ │ │ │ strtmi r4, [r9], -sl, lsr #12 │ │ │ │ - mcrr2 7, 10, pc, r8, cr10 @ │ │ │ │ + blx 0xffaf0102 │ │ │ │ @ instruction: 0xee1d4919 │ │ │ │ @ instruction: 0xf8da0f70 │ │ │ │ ldrbtmi r2, [r9], #-136 @ 0xffffff78 │ │ │ │ ldrtmi r6, [r3], -r9, lsl #16 │ │ │ │ andeq pc, pc, #2 │ │ │ │ stmdals r7, {r0, r6, fp, ip, lr} │ │ │ │ andcs lr, r0, sp, asr #19 │ │ │ │ andls r2, r2, #0, 4 │ │ │ │ ldrtmi r4, [r8], -r9, asr #8 │ │ │ │ @ instruction: 0xf7ae6e22 │ │ │ │ - shsub16mi pc, r9, pc @ │ │ │ │ + shadd16mi pc, r9, pc @ │ │ │ │ andcs r6, r9, r3, lsr #28 │ │ │ │ @ instruction: 0xf7a6463a │ │ │ │ - @ instruction: 0x4639fe95 │ │ │ │ + @ instruction: 0x4639fe35 │ │ │ │ @ instruction: 0xf7aa4640 │ │ │ │ - str pc, [r1, r3, lsl #23] │ │ │ │ + str pc, [r1, r3, lsr #22] │ │ │ │ andls r9, r9, r8, lsl #22 │ │ │ │ eorne pc, r3, r4, asr r8 @ │ │ │ │ - stc2l 7, cr15, [lr, #648]! @ 0x288 │ │ │ │ + stc2 7, cr15, [lr, #648] @ 0x288 │ │ │ │ strb r9, [ip, r9, lsl #22] │ │ │ │ stccs 8, cr6, [pc], {204} @ 0xcc │ │ │ │ strmi fp, [r4, #3864]! @ 0xf18 │ │ │ │ mrcge 4, 6, APSR_nzcv, cr7, cr15, {1} │ │ │ │ @ instruction: 0xf47f2c0d │ │ │ │ @ instruction: 0xe6d2aef6 │ │ │ │ - addeq sp, r6, r2, asr #21 │ │ │ │ - ldrdeq sp, [r6], r2 │ │ │ │ + addeq sp, r6, r2, lsl #20 │ │ │ │ + addeq sp, r6, r2, lsl r9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec0940c │ │ │ │ + bl 0xfec094cc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8900ff8 │ │ │ │ ldmib r0, {r0, r3, r4, r6, r7, lr, pc}^ │ │ │ │ @ instruction: 0xf1bc3234 │ │ │ │ andle r0, sp, r0, lsl #30 │ │ │ │ - b 0x1174790 │ │ │ │ + b 0x1174850 │ │ │ │ bicsmi r6, fp, #134217731 @ 0x8000003 │ │ │ │ movweq pc, #4099 @ 0x1003 @ │ │ │ │ andcs fp, r0, r3, ror r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r8, #-0] │ │ │ │ - b 0x11746ac │ │ │ │ + b 0x117476c │ │ │ │ bicsmi r7, fp, #134217728 @ 0x8000000 │ │ │ │ movweq pc, #4099 @ 0x1003 @ │ │ │ │ mvnsle r2, r0, lsl #22 │ │ │ │ @ instruction: 0xf7ff2201 │ │ │ │ andcs pc, r1, r9, lsl #29 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec0946c │ │ │ │ + bl 0xfec0952c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00ff8 │ │ │ │ vshr.u64 , q0, #61 │ │ │ │ ldmdblt r3!, {r7, r8, r9, sp, lr} │ │ │ │ tstcs r0, r8, lsl r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -165840,39 +165888,39 @@ │ │ │ │ @ instruction: 0xf7ff461a │ │ │ │ andcs pc, r1, r9, ror #28 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec094ac │ │ │ │ + bl 0xfec0956c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8900ff8 │ │ │ │ ldmib r0, {r0, r3, r4, r6, r7, lr, pc}^ │ │ │ │ @ instruction: 0xf1bc3234 │ │ │ │ andle r0, sp, r0, lsl #30 │ │ │ │ - b 0x1174830 │ │ │ │ + b 0x11748f0 │ │ │ │ bicsmi r6, fp, #134217731 @ 0x8000003 │ │ │ │ movweq pc, #4099 @ 0x1003 @ │ │ │ │ andcs fp, r0, r3, ror r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r8, #-0] │ │ │ │ - b 0x117474c │ │ │ │ + b 0x117480c │ │ │ │ bicsmi r7, fp, #134217728 @ 0x8000000 │ │ │ │ movweq pc, #4099 @ 0x1003 @ │ │ │ │ mvnsle r2, r0, lsl #22 │ │ │ │ @ instruction: 0xf7ff461a │ │ │ │ andcs pc, r1, r9, lsr lr @ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec0950c │ │ │ │ + bl 0xfec095cc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00ff8 │ │ │ │ vshr.u64 , q0, #61 │ │ │ │ ldmdblt r3!, {r7, r8, r9, sp, lr} │ │ │ │ tstcs r0, r8, lsl r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -165880,15 +165928,15 @@ │ │ │ │ @ instruction: 0xf7ff2200 │ │ │ │ andcs pc, r1, r9, lsl lr @ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec0954c │ │ │ │ + bl 0xfec0960c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00ff8 │ │ │ │ vshr.u64 , q0, #61 │ │ │ │ ldmdblt r3!, {r7, r8, r9, sp, lr} │ │ │ │ tstcs r0, r8, lsl r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -165896,15 +165944,15 @@ │ │ │ │ @ instruction: 0xf7ff2202 │ │ │ │ strdcs pc, [r1], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec0958c │ │ │ │ + bl 0xfec0964c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00ff8 │ │ │ │ vshr.u64 , q0, #61 │ │ │ │ ldmdblt r3!, {r6, r7, r8, r9} │ │ │ │ tstcs r0, r8, lsl r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -165912,15 +165960,15 @@ │ │ │ │ @ instruction: 0xf7ff2202 │ │ │ │ ldrdcs pc, [r1], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec095cc │ │ │ │ + bl 0xfec0968c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00ff8 │ │ │ │ vshr.u64 , q0, #61 │ │ │ │ ldmdblt r3!, {r6, r8, r9, ip, sp} │ │ │ │ tstcs r0, r8, lsl r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -165929,19 +165977,19 @@ │ │ │ │ @ instruction: 0xf7fd2100 │ │ │ │ andcs pc, r1, r7, ror #23 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec09610 │ │ │ │ + bl 0xfec096d0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00ff8 │ │ │ │ vst4. {d3-d6}, [r3 :64], r0 │ │ │ │ - blcs 0x4cf030 │ │ │ │ + blcs 0x4cf0f0 │ │ │ │ andcs fp, r0, r8, lsl pc │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf04fbd08 │ │ │ │ andcs r7, r1, #0, 6 │ │ │ │ @ instruction: 0xf7fd2100 │ │ │ │ @@ -165955,17 +166003,17 @@ │ │ │ │ @ instruction: 0x4123680c │ │ │ │ strle r0, [r4], #-2011 @ 0xfffff825 │ │ │ │ @ instruction: 0xf7ffbc10 │ │ │ │ @ instruction: 0xf7ffbb21 │ │ │ │ @ instruction: 0xbc10bb1f │ │ │ │ movwvc pc, #79 @ 0x4f @ │ │ │ │ tstcs r0, r1, lsl #4 │ │ │ │ - bllt 0xfea7046c │ │ │ │ + bllt 0xfea7052c │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec09680 │ │ │ │ + bl 0xfec09740 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d10ff0 │ │ │ │ addlt ip, r3, r8 │ │ │ │ strmi r6, [r2], -fp, lsl #16 │ │ │ │ svceq 0x000ff1bc │ │ │ │ @ instruction: 0xf1bcd019 │ │ │ │ svclt 0x000c0f0d │ │ │ │ @@ -165977,22 +166025,22 @@ │ │ │ │ @ instruction: 0xf7f70205 │ │ │ │ andlt pc, r3, pc, ror #28 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf04fbd00 │ │ │ │ - blcs 0xb54d4 │ │ │ │ + blcs 0xb5594 │ │ │ │ @ instruction: 0xf04fd0e8 │ │ │ │ andcs r7, r1, #0, 6 │ │ │ │ andlt r2, r3, r0, lsl #2 │ │ │ │ - bl 0x1f0654 │ │ │ │ - bllt 0x1cf04d8 │ │ │ │ + bl 0x1f0714 │ │ │ │ + bllt 0x1cf0598 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec096ec │ │ │ │ + bl 0xfec097ac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldmib r1, {r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ addlt r3, r3, r0, lsl #24 │ │ │ │ @ instruction: 0xf1bc4602 │ │ │ │ andsle r0, r9, pc, lsl #30 │ │ │ │ svceq 0x000df1bc │ │ │ │ @ instruction: 0xf04fbf0c │ │ │ │ @@ -166011,15 +166059,15 @@ │ │ │ │ rscle r2, r8, r0, lsl #22 │ │ │ │ movwvc pc, #79 @ 0x4f @ │ │ │ │ tstcs r0, r1, lsl #4 │ │ │ │ @ instruction: 0xf85db003 │ │ │ │ @ instruction: 0xf7fdeb04 │ │ │ │ svclt 0x0000bb3b │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec09758 │ │ │ │ + bl 0xfec09818 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmvs sl, {r4, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ @ instruction: 0xf8d1b083 │ │ │ │ strmi ip, [r3], -r0 │ │ │ │ eorle r2, r8, pc, lsl #20 │ │ │ │ svclt 0x00182a0d │ │ │ │ cdpeq 0, 0, cr15, cr1, cr15, {2} │ │ │ │ @@ -166048,20 +166096,20 @@ │ │ │ │ sbcsle r0, lr, r0, lsl #30 │ │ │ │ movwvc pc, #79 @ 0x4f @ │ │ │ │ tstcs r0, r1, lsl #4 │ │ │ │ @ instruction: 0xf85db003 │ │ │ │ @ instruction: 0xf7fdeb04 │ │ │ │ svclt 0x0000baf1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec097ec │ │ │ │ + bl 0xfec098ac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldmib r1, {r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ addlt ip, r3, r0, lsl #4 │ │ │ │ - bcs 0x483e08 │ │ │ │ - bcs 0x4266a0 │ │ │ │ + bcs 0x483ec8 │ │ │ │ + bcs 0x426760 │ │ │ │ @ instruction: 0xf04fbf18 │ │ │ │ andsle r0, fp, r1, lsl #28 │ │ │ │ andvc pc, r5, #68, 12 @ 0x4400000 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ sbcvc pc, r5, r5, asr #12 │ │ │ │ andeq pc, sl, r0, asr #5 │ │ │ │ svceq 0x0000f1bc │ │ │ │ @@ -166070,220 +166118,220 @@ │ │ │ │ movwcs lr, #0 │ │ │ │ ldc2l 7, cr15, [r8], #-988 @ 0xfffffc24 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r0, #-0] │ │ │ │ - bcs 0x40c86c │ │ │ │ + bcs 0x40c92c │ │ │ │ @ instruction: 0xf04fbf0c │ │ │ │ @ instruction: 0xf04f0e02 │ │ │ │ ldrb r0, [fp, r1, lsl #28] │ │ │ │ andvc pc, r5, #68, 12 @ 0x4400000 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ cdpeq 0, 0, cr15, cr1, cr15, {2} │ │ │ │ svceq 0x0000f1bc │ │ │ │ @ instruction: 0xf04fd0de │ │ │ │ andcs r7, r1, #0, 6 │ │ │ │ andlt r2, r3, r0, lsl #2 │ │ │ │ - bl 0x1f07e4 │ │ │ │ - blt 0xfeaf0668 │ │ │ │ + bl 0x1f08a4 │ │ │ │ + blt 0xfeaf0728 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec0987c │ │ │ │ + bl 0xfec0993c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0xfeff6504 │ │ │ │ + blmi 0xfeff65c4 │ │ │ │ @ instruction: 0x460cb093 │ │ │ │ strmi r2, [r5], -r0, lsr #4 │ │ │ │ - bl 0x3faa90 │ │ │ │ + bl 0x3fab50 │ │ │ │ ldmdavs fp, {r1} │ │ │ │ @ instruction: 0xf04f9311 │ │ │ │ @ instruction: 0xf1f60300 │ │ │ │ - vmul.i q15, q2, d0[5] │ │ │ │ + vmlal.u8 q15, d20, d4 │ │ │ │ @ instruction: 0xf10c6c42 │ │ │ │ - blcs 0x23f6a4 │ │ │ │ + blcs 0x23f764 │ │ │ │ strhi pc, [sl], -r1, lsl #4 │ │ │ │ @ instruction: 0xf013e8df │ │ │ │ - subseq r0, sp, r6, asr #32 │ │ │ │ - sbcseq r0, fp, fp, lsl #1 │ │ │ │ - tsteq r6, r3, lsl #2 │ │ │ │ + subseq r0, lr, r7, asr #32 │ │ │ │ + sbcseq r0, ip, ip, lsl #1 │ │ │ │ + tsteq r7, r4, lsl #2 │ │ │ │ mvneq r0, r7 │ │ │ │ - strhi pc, [r9], #-256 @ 0xffffff00 │ │ │ │ + strhi pc, [sl], #-256 @ 0xffffff00 │ │ │ │ @ instruction: 0xf0040a20 │ │ │ │ vmov.i32 d17, #49152 @ 0x0000c000 │ │ │ │ - @ instruction: 0xf0004c03 │ │ │ │ - vaddw.u8 q8, q2, d15 │ │ │ │ - @ instruction: 0xf0045342 │ │ │ │ + @ instruction: 0xf0043c03 │ │ │ │ vmull.p8 q8, d4, d15 │ │ │ │ - vabdl.u8 , d4, d3 │ │ │ │ - bcs 0x4b7fec │ │ │ │ + @ instruction: 0xf3c45342 │ │ │ │ + vmlsl.u , d4, d2[0] │ │ │ │ + @ instruction: 0xf0004703 │ │ │ │ + bcs 0x4b2be0 │ │ │ │ bicshi pc, r2, #0 │ │ │ │ svcne 0x0010f1b2 │ │ │ │ - tstphi ip, r0, asr #32 @ p-variant is OBSOLETE │ │ │ │ + tstphi sp, r0, asr #32 @ p-variant is OBSOLETE │ │ │ │ ldrsbcs pc, [r0], #133 @ 0x85 @ │ │ │ │ strle r0, [r3, #-1936] @ 0xfffff870 │ │ │ │ svcvs 0x0060f414 │ │ │ │ - mrshi pc, (UNDEF: 4) @ │ │ │ │ + mrshi pc, (UNDEF: 5) @ │ │ │ │ andvc pc, r0, pc, asr #8 │ │ │ │ andmi pc, r0, r0, asr #5 │ │ │ │ @ instruction: 0xf1b04010 │ │ │ │ @ instruction: 0xf0006f80 │ │ │ │ @ instruction: 0xf1a1861f │ │ │ │ - bcs 0x1f2f38 │ │ │ │ + bcs 0x1f2ff8 │ │ │ │ andcs fp, r0, #148, 30 @ 0x250 │ │ │ │ - bcs 0xbaf24 │ │ │ │ - rscshi pc, r2, r0 │ │ │ │ + bcs 0xbafe4 │ │ │ │ + rscshi pc, r3, r0 │ │ │ │ strcs r2, [r1], #-512 @ 0xfffffe00 │ │ │ │ - strls r4, [r4, -r8, lsr #12] │ │ │ │ - stmib sp, {r1, r9, sl, ip, pc}^ │ │ │ │ - andls ip, r5, #0, 28 │ │ │ │ - @ instruction: 0xf7fe9403 │ │ │ │ - adc pc, ip, pc, ror r9 @ │ │ │ │ - movtpl pc, #13252 @ 0x33c4 @ │ │ │ │ - blcs 0x441348 │ │ │ │ - ldrbhi pc, [r6], -r1, lsl #4 @ │ │ │ │ - @ instruction: 0xf013e8df │ │ │ │ - rscseq r0, ip, #1879048195 @ 0x70000003 │ │ │ │ - adceq r0, sp, #216, 4 @ 0x8000000d │ │ │ │ - bicseq r0, r0, r9, lsl #5 │ │ │ │ - eoreq r0, r0, #172, 2 @ 0x2b │ │ │ │ - andeq r0, lr, #-2147483626 @ 0x80000016 │ │ │ │ - mvnseq r0, lr, ror r1 │ │ │ │ - rsbeq r0, pc, #1073741837 @ 0x4000000d │ │ │ │ - @ instruction: 0xf0040251 │ │ │ │ - @ instruction: 0xf1b373a8 │ │ │ │ - @ instruction: 0xf0007f80 │ │ │ │ - vshl.s8 d8, d28, d0 │ │ │ │ - @ instruction: 0xf5b382f9 │ │ │ │ - @ instruction: 0xf0000f80 │ │ │ │ - vqadd.s8 q4, q8, │ │ │ │ - blcs 0xd3648 │ │ │ │ - strhi pc, [r4, #-0] │ │ │ │ - bicpl pc, r0, r4, asr #7 │ │ │ │ - movwcc pc, #13252 @ 0x33c4 @ │ │ │ │ - andeq pc, fp, #196, 6 @ 0x10000003 │ │ │ │ - andmi pc, r3, r4, asr #7 │ │ │ │ - adceq r9, r7, #-2147483646 @ 0x80000002 │ │ │ │ - ldrbhi pc, [ip, #256] @ 0x100 @ │ │ │ │ - ldrdmi pc, [r8], r5 │ │ │ │ - andls sl, fp, r8, lsl #18 │ │ │ │ - movwls r4, #50728 @ 0xc628 │ │ │ │ - movweq pc, #61444 @ 0xf004 @ │ │ │ │ - andcs r9, r2, #-805306368 @ 0xd0000000 │ │ │ │ - strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ - strmi lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ - @ instruction: 0xffccf7f8 │ │ │ │ - andscs lr, r0, #103 @ 0x67 │ │ │ │ - subne pc, r0, #192, 4 │ │ │ │ - movweq lr, #10756 @ 0x2a04 │ │ │ │ + @ instruction: 0xf8cd4628 │ │ │ │ + @ instruction: 0x9602c010 │ │ │ │ + @ instruction: 0x7e00e9cd │ │ │ │ + strls r9, [r3], #-517 @ 0xfffffdfb │ │ │ │ + @ instruction: 0xf97ef7fe │ │ │ │ + vaddl.u8 q15, d20, d28 │ │ │ │ + blcc 0x107510 │ │ │ │ + vqdmulh.s d2, d1, d14 │ │ │ │ + ldm pc, {r0, r1, r4, r6, r9, sl, pc}^ @ │ │ │ │ + eorseq pc, r4, #19 │ │ │ │ + sbcseq r0, r7, #-1342177265 @ 0xb000000f │ │ │ │ + addeq r0, r7, #-1342177270 @ 0xb000000a │ │ │ │ + @ instruction: 0x01a901cd │ │ │ │ + cmpeq r7, sp, lsl r2 │ │ │ │ + cmneq fp, fp, lsl #4 │ │ │ │ + teqeq r4, r1 @ │ │ │ │ + subeq r0, lr, #-805306362 @ 0xd0000006 │ │ │ │ + @ instruction: 0x73a8f004 │ │ │ │ svcvc 0x0080f1b3 │ │ │ │ - ldrhi pc, [r6], #-0 │ │ │ │ - rschi pc, pc, #0, 4 │ │ │ │ + strthi pc, [ip], #-0 │ │ │ │ + rscshi pc, r8, #0, 4 │ │ │ │ svceq 0x0080f5b3 │ │ │ │ - addshi pc, r9, r0 │ │ │ │ - movhi pc, #0, 4 │ │ │ │ + rscshi pc, ip, r0 │ │ │ │ + movshi pc, #0, 4 │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ - eorcs r8, r0, #-1577058304 @ 0xa2000000 │ │ │ │ - adceq pc, r0, #192, 4 │ │ │ │ - movweq lr, #10756 @ 0x2a04 │ │ │ │ - svceq 0x0000f5b3 │ │ │ │ - bichi pc, r1, r1 │ │ │ │ - ldrbhi pc, [r3, #-512]! @ 0xfffffe00 @ │ │ │ │ - svcne 0x0000f5b3 │ │ │ │ - andshi pc, ip, #1 │ │ │ │ - strhi pc, [r0, r0, lsl #4] │ │ │ │ - @ instruction: 0xf0012b00 │ │ │ │ - vst1.16 {d24-d27}, [pc], r4 │ │ │ │ - vmvn.i32 q11, #3072 @ 0x00000c00 │ │ │ │ - vmov.i32 d16, #49152 @ 0x0000c000 │ │ │ │ - b 0x1c2c30 │ │ │ │ - tstls r9, r2, lsl #6 │ │ │ │ - cmnpvs r4, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ - tstpeq r0, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ - andcc pc, r3, r4, asr #7 │ │ │ │ - @ instruction: 0xf004428b │ │ │ │ - andls r0, r8, pc, lsl #8 │ │ │ │ - @ instruction: 0xf001940a │ │ │ │ - addsmi r8, r3, #192, 6 │ │ │ │ - bicshi pc, fp, #1 │ │ │ │ - rsbsvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ + vabal.u8 q12, d4, d3 │ │ │ │ + vmla.f , q10, d0[0] │ │ │ │ + vsubw.u8 , q2, d3 │ │ │ │ + vsubl.u8 q8, d4, d11 │ │ │ │ + tstls sl, r3 │ │ │ │ + @ instruction: 0xf10002a7 │ │ │ │ + @ instruction: 0xf8d585db │ │ │ │ + stmdbge r8, {r3, r7, lr} │ │ │ │ + strtmi r9, [r8], -fp │ │ │ │ + @ instruction: 0xf004930c │ │ │ │ + andls r0, sp, #1006632960 @ 0x3c000000 │ │ │ │ + strcs r2, [r0], #-514 @ 0xfffffdfe │ │ │ │ + stmib sp, {r8, sl, sp}^ │ │ │ │ + @ instruction: 0xf7f84508 │ │ │ │ + rsb pc, r7, fp, asr #31 │ │ │ │ + vmov.i32 d18, #0 @ 0x00000000 │ │ │ │ + b 0x1b7190 │ │ │ │ + @ instruction: 0xf1b30302 │ │ │ │ + @ instruction: 0xf0007f80 │ │ │ │ + vqshl.s8 d8, d6, d0 │ │ │ │ + @ instruction: 0xf5b382ee │ │ │ │ + @ instruction: 0xf0000f80 │ │ │ │ + vqadd.s8 d8, d16, d9 │ │ │ │ + blcs 0xd372c │ │ │ │ + strthi pc, [r2], #0 │ │ │ │ + vsubl.s8 q9, d0, d16 │ │ │ │ + b 0x1b3338 │ │ │ │ + @ instruction: 0xf5b30302 │ │ │ │ + @ instruction: 0xf0010f00 │ │ │ │ + vrhadd.s8 q4, q8, q0 │ │ │ │ + @ instruction: 0xf5b38572 │ │ │ │ + @ instruction: 0xf0011f00 │ │ │ │ + vqsub.s8 d8, d0, d11 │ │ │ │ + blcs 0xd46d0 │ │ │ │ + subhi pc, r3, #1 │ │ │ │ + rsbsvs pc, ip, #1325400064 @ 0x4f000000 │ │ │ │ andseq pc, r0, #192, 4 │ │ │ │ - @ instruction: 0xd1594293 │ │ │ │ - strtmi sl, [r8], -r8, lsl #18 │ │ │ │ - rscsne pc, sp, #1342177284 @ 0x50000004 │ │ │ │ - andeq pc, sl, #192, 4 │ │ │ │ - mrc2 7, 6, pc, cr10, cr5, {7} │ │ │ │ - vmov.i32 d30, #200 @ 0x000000c8 │ │ │ │ - vsubl.u8 q11, d4, d0 │ │ │ │ - vaddw.u8 , q10, d0 │ │ │ │ - andls r5, sl, #64, 6 │ │ │ │ - adclt r9, r2, #-1073741822 @ 0xc0000002 │ │ │ │ - bicpl pc, r0, r4, asr #7 │ │ │ │ - tstls r9, ip, lsl #6 │ │ │ │ - vmlal.u q8, d20, d0[4] │ │ │ │ - andls r4, sp, #-1073741824 @ 0xc0000000 │ │ │ │ - @ instruction: 0xf1009108 │ │ │ │ - stmdbge r8, {r0, r1, r2, r3, r5, r6, r7, r9, pc} │ │ │ │ - @ instruction: 0xf7ff4628 │ │ │ │ - andcs pc, r1, r9, lsl #18 │ │ │ │ - ldmdavs sl, {r0, r1, r2, r4, r5, r8, r9, fp, lr} │ │ │ │ - subsmi r9, sl, r1, lsl fp │ │ │ │ - movweq pc, #79 @ 0x4f @ │ │ │ │ - bicshi pc, ip, #65 @ 0x41 │ │ │ │ - tstcs r0, r3, lsl r0 │ │ │ │ - movwcs r2, #512 @ 0x200 │ │ │ │ - stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - vmul.f32 , q10, q8 │ │ │ │ - @ instruction: 0xf8950317 │ │ │ │ - @ instruction: 0xf01410d9 │ │ │ │ - b 0x148f2c4 │ │ │ │ - @ instruction: 0xf0400383 │ │ │ │ - stmdbcs r0, {r0, r1, r2, r4, r5, r7, r9, pc} │ │ │ │ - svclt 0x000c4628 │ │ │ │ - tstcs r4, r8, lsl #2 │ │ │ │ - @ instruction: 0xf7f44419 │ │ │ │ - ldrb pc, [ip, r5, asr #25] @ │ │ │ │ - movwpl pc, #17348 @ 0x43c4 @ │ │ │ │ - andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - andls r2, r8, #4, 22 @ 0x1000 │ │ │ │ - andne pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - @ instruction: 0xf0049209 │ │ │ │ - andls r0, sl, #-268435456 @ 0xf0000000 │ │ │ │ - andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + tstpeq pc, r4 @ p-variant is OBSOLETE │ │ │ │ + movweq lr, #10756 @ 0x2a04 │ │ │ │ + vst4.8 {d25,d27,d29,d31}, [pc], sl │ │ │ │ + vbic.i32 q11, #4 @ 0x00000004 │ │ │ │ + vorr.i32 d16, #192 @ 0x000000c0 │ │ │ │ + addmi r3, fp, #3 │ │ │ │ strmi pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ - strcs lr, [fp], #-2509 @ 0xfffff633 │ │ │ │ - adcshi pc, pc, #0 │ │ │ │ - andle r2, r1, r5, lsl #22 │ │ │ │ - strb r2, [r5, r0] │ │ │ │ + strls r9, [r9], #-8 │ │ │ │ + @ instruction: 0x83bff001 │ │ │ │ + @ instruction: 0xf0014293 │ │ │ │ + vst2. {d24-d27}, [pc :64], sl │ │ │ │ + vmvn.i32 q11, #0 @ 0x00000000 │ │ │ │ + addsmi r0, r3, #16, 4 │ │ │ │ + stmdbge r8, {r0, r3, r4, r6, r8, ip, lr, pc} │ │ │ │ + vmax.s8 d20, d5, d24 │ │ │ │ + vrshr.s64 , , #64 │ │ │ │ + @ instruction: 0xf7f5020a │ │ │ │ + @ instruction: 0xe018fed9 │ │ │ │ + orrpl pc, r0, #196, 6 @ 0x10000003 │ │ │ │ + vsubl.u8 , d20, d18 │ │ │ │ + movwls r4, #45315 @ 0xb103 │ │ │ │ + vsubl.u8 , d4, d13 │ │ │ │ + smlabtls r8, r0, r3, r5 │ │ │ │ + movwls r0, #37600 @ 0x92e0 │ │ │ │ + movwvs pc, #964 @ 0x3c4 @ │ │ │ │ + vsubw.u8 , q2, d10 │ │ │ │ + movwls r5, #49984 @ 0xc340 │ │ │ │ + rschi pc, lr, #0, 2 │ │ │ │ strtmi sl, [r8], -r8, lsl #18 │ │ │ │ - stc2l 7, cr15, [sl, #1016]! @ 0x3f8 │ │ │ │ - @ instruction: 0xf3c4e7c0 │ │ │ │ - vsubw.u8 , q2, d1 │ │ │ │ - @ instruction: 0xf0045ec0 │ │ │ │ - vaddw.u8 q8, q2, d15 │ │ │ │ - vqdmulh.s , q10, d0[1] │ │ │ │ - vmlal.u , d4, d1[0] │ │ │ │ - blcs 0x13e93c │ │ │ │ - strmi pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ - eor pc, r8, sp, asr #17 │ │ │ │ - strls r9, [fp], #-269 @ 0xfffffef3 │ │ │ │ - strhi pc, [r6], -r0 │ │ │ │ - @ instruction: 0xf0002b03 │ │ │ │ - blcs 0x1140bc │ │ │ │ - ldrdcc pc, [r8], r5 │ │ │ │ - streq pc, [r0], #-79 @ 0xffffffb1 │ │ │ │ - andls r9, pc, #12 │ │ │ │ - stmdbge r8, {r3, r5, r9, sl, lr} │ │ │ │ - streq pc, [r0, #-79] @ 0xffffffb1 │ │ │ │ - movweq pc, #61443 @ 0xf003 @ │ │ │ │ - andeq pc, r0, #79 @ 0x4f │ │ │ │ - eorsgt pc, r8, sp, asr #17 │ │ │ │ - strmi lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ - strbhi pc, [r4] @ │ │ │ │ - @ instruction: 0xf8b8f7f9 │ │ │ │ - svclt 0x0000e790 │ │ │ │ + @ instruction: 0xf908f7ff │ │ │ │ + blmi 0xe7a960 │ │ │ │ + blls 0x50c9c8 │ │ │ │ + @ instruction: 0xf04f405a │ │ │ │ + @ instruction: 0xf0410300 │ │ │ │ + @ instruction: 0xb01383db │ │ │ │ + andcs r2, r0, #0, 2 │ │ │ │ + @ instruction: 0xf04f2300 │ │ │ │ + ldcllt 12, cr0, [r0] │ │ │ │ + tstpeq r7, #68, 6 @ p-variant is OBSOLETE @ 0x10000001 │ │ │ │ + smullsne pc, r9, r5, r8 @ │ │ │ │ + addvc pc, r0, #20 │ │ │ │ + orreq lr, r3, #323584 @ 0x4f000 │ │ │ │ + adcshi pc, r6, #64 @ 0x40 │ │ │ │ + strtmi r2, [r8], -r0, lsl #18 │ │ │ │ + tstcs r8, ip, lsl #30 │ │ │ │ + ldrmi r2, [r9], #-260 @ 0xfffffefc │ │ │ │ + stc2l 7, cr15, [r4], {244} @ 0xf4 │ │ │ │ + vqshl.u64 q15, q6, #4 │ │ │ │ + vsubw.u8 , q2, d4 │ │ │ │ + blcs 0x1bf1b4 │ │ │ │ + vsubl.u8 , d4, d11 │ │ │ │ + andls r4, ip, #805306368 @ 0x30000000 │ │ │ │ + andeq pc, pc, #4 │ │ │ │ + vsubl.u8 , d4, d10 │ │ │ │ + vsubl.u8 , d4, d3 │ │ │ │ + stmib sp, {r0, r1, sl, sp}^ │ │ │ │ + @ instruction: 0xf0004208 │ │ │ │ + blcs 0x2134c0 │ │ │ │ + andcs sp, r0, r1 │ │ │ │ + stmdbge r8, {r0, r2, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ + @ instruction: 0xf7fe4628 │ │ │ │ + strb pc, [r0, r9, ror #27] @ │ │ │ │ + movwpl pc, #5060 @ 0x13c4 @ │ │ │ │ + bicpl pc, r0, r4, asr #7 │ │ │ │ + cdpcc 3, 0, cr15, cr3, cr4, {6} │ │ │ │ + stclne 3, cr15, [r4], {196} @ 0xc4 │ │ │ │ + subne pc, r1, #196, 6 @ 0x10000003 │ │ │ │ + andmi pc, r3, r4, asr #7 │ │ │ │ + @ instruction: 0xf0042b02 │ │ │ │ + @ instruction: 0xf8cd040f │ │ │ │ + tstls sl, r0, lsr r0 │ │ │ │ + @ instruction: 0xf000940d │ │ │ │ + blcs 0x194220 │ │ │ │ + ldrbhi pc, [lr] @ │ │ │ │ + @ instruction: 0xf8d52b01 │ │ │ │ + @ instruction: 0xf04f3088 │ │ │ │ + andls r0, fp, r0, lsl #8 │ │ │ │ + strtmi r9, [r8], -pc, lsl #4 │ │ │ │ + @ instruction: 0xf04fa908 │ │ │ │ + @ instruction: 0xf0030500 │ │ │ │ + @ instruction: 0xf04f030f │ │ │ │ + @ instruction: 0xf8cd0200 │ │ │ │ + stmib sp, {r3, r4, r5, lr, pc}^ │ │ │ │ + @ instruction: 0xf0004508 │ │ │ │ + @ instruction: 0xf7f985c5 │ │ │ │ + @ instruction: 0xe790f8b7 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ stclpl 3, cr15, [r0], {196} @ 0xc4 │ │ │ │ smlabtmi r3, r4, r3, pc @ │ │ │ │ andcc pc, r3, r4, asr #7 │ │ │ │ movweq pc, #46020 @ 0xb3c4 @ │ │ │ │ andne pc, r0, #20, 8 @ 0x14000000 │ │ │ │ smlabtgt sl, sp, r9, lr │ │ │ │ @@ -166291,518 +166339,518 @@ │ │ │ │ ldrdmi pc, [r8], r5 │ │ │ │ andls sl, ip, r8, lsl #18 │ │ │ │ movwls r4, #54824 @ 0xd628 │ │ │ │ movweq pc, #61444 @ 0xf004 @ │ │ │ │ strcs r2, [r0], #-1280 @ 0xfffffb00 │ │ │ │ strmi lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf90cf7f9 │ │ │ │ - vbic.i32 q15, #-1073741824 @ 0xc0000000 │ │ │ │ - vsubw.u8 q9, q2, d3 │ │ │ │ - rsclt r3, r1, #805306368 @ 0x30000000 │ │ │ │ - svccs 0x0070f414 │ │ │ │ - movteq lr, #14927 @ 0x3a4f │ │ │ │ - movwls r9, #49674 @ 0xc20a │ │ │ │ - movweq pc, #79 @ 0x4f @ │ │ │ │ - movwls r9, #37131 @ 0x910b │ │ │ │ + vbic.i32 q15, #-1056964608 @ 0xc1000000 │ │ │ │ + tstcs r0, r3, lsl #4 │ │ │ │ movwpl pc, #964 @ 0x3c4 @ │ │ │ │ - orrsle r9, r5, r8, lsl #6 │ │ │ │ + subseq r9, r2, r9, lsl #2 │ │ │ │ + andls fp, ip, #268435470 @ 0x1000000e │ │ │ │ + svccs 0x0070f414 │ │ │ │ + andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + andls r9, sl, #8, 6 @ 0x20000000 │ │ │ │ + orrsle r9, r8, fp, lsl #2 │ │ │ │ @ instruction: 0xf0012a0f │ │ │ │ - bcs 0x4134f8 │ │ │ │ + bcs 0x4135bc │ │ │ │ @ instruction: 0xf04fbf08 │ │ │ │ stmdbge r8, {r1, sl, fp} │ │ │ │ @ instruction: 0xf6444628 │ │ │ │ vrshr.s64 d21, d29, #64 │ │ │ │ @ instruction: 0xf8cd0205 │ │ │ │ @ instruction: 0xf7f7c000 │ │ │ │ - strb pc, [sl, -r9, lsl #25] @ │ │ │ │ + strb pc, [sp, -fp, lsl #25] @ │ │ │ │ cmnpmi r0, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ tstpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf5b34023 │ │ │ │ @ instruction: 0xf0004f70 │ │ │ │ - @ instruction: 0xf5b38620 │ │ │ │ + @ instruction: 0xf5b38622 │ │ │ │ @ instruction: 0xf47f1f80 │ │ │ │ - movwcs sl, #3959 @ 0xf77 │ │ │ │ - andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - stmdbge r8, {r8, r9, ip, pc} │ │ │ │ - movwcs lr, #39373 @ 0x99cd │ │ │ │ - rsclt r2, r2, #67108864 @ 0x4000000 │ │ │ │ - strcs pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ - movwls r4, #34344 @ 0x8628 │ │ │ │ - stmib sp, {r2, r3, r4, r7, lr}^ │ │ │ │ - vshl.s8 d18, d11, d5 │ │ │ │ - vrshr.s64 d17, d21, #64 │ │ │ │ - @ instruction: 0xf7f70205 │ │ │ │ - str pc, [r6, -r9, lsl #24]! │ │ │ │ + movwcs sl, #8058 @ 0x1f7a │ │ │ │ + andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + strtmi sl, [r8], -r8, lsl #18 │ │ │ │ + andls r4, ip, #154 @ 0x9a │ │ │ │ + andls r2, r0, #0, 4 │ │ │ │ + vsubl.u8 , d4, d10 │ │ │ │ + andls r4, r9, #805306368 @ 0x30000000 │ │ │ │ + adcsne pc, r5, #1342177284 @ 0x50000004 │ │ │ │ + andeq pc, r5, #192, 4 │ │ │ │ + movwls fp, #33508 @ 0x82e4 │ │ │ │ + @ instruction: 0xf7f7940b │ │ │ │ + str pc, [r9, -fp, lsl #24]! │ │ │ │ cmnpmi r0, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ tstpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf5b34023 │ │ │ │ @ instruction: 0xf0004f70 │ │ │ │ - @ instruction: 0xf5b3864b │ │ │ │ + @ instruction: 0xf5b3864d │ │ │ │ @ instruction: 0xf47f1f80 │ │ │ │ - vmov.f32 q13, #-0.1484375 @ 0xbe180000 │ │ │ │ + vmov.f32 q13, #-0.171875 @ 0xbe300000 │ │ │ │ rsclt r2, r3, #805306368 @ 0x30000000 │ │ │ │ strmi pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ - blx 0x1972bb8 │ │ │ │ + blx 0x1972c74 │ │ │ │ pldw [sp, r2, lsl #12] │ │ │ │ - @ instruction: 0x2c0ff98f │ │ │ │ + @ instruction: 0x2c0ff931 │ │ │ │ @ instruction: 0xf0414607 │ │ │ │ - @ instruction: 0xf895813d │ │ │ │ + @ instruction: 0xf895813f │ │ │ │ @ instruction: 0x460130d9 │ │ │ │ - blcs 0xc4328 │ │ │ │ + blcs 0xc43e4 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7f12204 │ │ │ │ - @ instruction: 0x4630ffd7 │ │ │ │ - mrc2 7, 1, pc, cr10, cr13, {4} │ │ │ │ + shsub16mi pc, r0, r9 @ │ │ │ │ + ldc2l 7, cr15, [ip, #628] @ 0x274 │ │ │ │ @ instruction: 0x46024639 │ │ │ │ @ instruction: 0xf7f34638 │ │ │ │ - @ instruction: 0xe6f8fb77 │ │ │ │ - andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + usat pc, #27, r9, lsl #22 @ │ │ │ │ + movwcs pc, #13252 @ 0x33c4 @ │ │ │ │ stcpl 3, cr15, [r0], {196} @ 0xc4 │ │ │ │ + adcsvs pc, r9, #73400320 @ 0x4600000 │ │ │ │ + andeq pc, sl, #192, 4 │ │ │ │ + movwls r0, #49243 @ 0xc05b │ │ │ │ movwcc pc, #13252 @ 0x33c4 @ │ │ │ │ - subseq r9, r2, sl, lsl #6 │ │ │ │ - movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ - @ instruction: 0xf646920c │ │ │ │ - vmlal.s q11, d0, d1[6] │ │ │ │ - movwls r0, #37386 @ 0x920a │ │ │ │ - movwls fp, #45795 @ 0xb2e3 │ │ │ │ - tstpvc sp, #73400320 @ p-variant is OBSOLETE @ 0x4600000 │ │ │ │ + vsubw.u8 , q2, d10 │ │ │ │ + movwls r4, #37635 @ 0x9303 │ │ │ │ + msrvc SPSR_fsc, #73400320 @ 0x4600000 │ │ │ │ movweq pc, #41664 @ 0xa2c0 @ │ │ │ │ - svceq 0x0000f1bc │ │ │ │ - ldrmi fp, [sl], -r8, lsl #30 │ │ │ │ - stmdbge r8, {r0, sl, sp} │ │ │ │ + @ instruction: 0xf1bcb2e4 │ │ │ │ + svclt 0x00080f00 │ │ │ │ + strls r4, [fp], #-1562 @ 0xfffff9e6 │ │ │ │ + strcs sl, [r1], #-2312 @ 0xfffff6f8 │ │ │ │ movwcs r4, #1576 @ 0x628 │ │ │ │ @ instruction: 0xf8cd9400 │ │ │ │ @ instruction: 0xf7f7c020 │ │ │ │ - @ instruction: 0xe6d4fbb7 │ │ │ │ - andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + @ instruction: 0xe6d7fbb9 │ │ │ │ + movwcs pc, #13252 @ 0x33c4 @ │ │ │ │ stcpl 3, cr15, [r0], {196} @ 0xc4 │ │ │ │ + subsne pc, sp, #1610612740 @ 0x60000004 │ │ │ │ + andeq pc, sl, #192, 4 │ │ │ │ + movwls r0, #49243 @ 0xc05b │ │ │ │ movwcc pc, #13252 @ 0x33c4 @ │ │ │ │ - subseq r9, r2, sl, lsl #6 │ │ │ │ - movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ - vhsub.s8 d25, d6, d12 │ │ │ │ - vmov.i32 , #3328 @ 0x00000d00 │ │ │ │ - movwls r0, #37386 @ 0x920a │ │ │ │ - movwls fp, #45795 @ 0xb2e3 │ │ │ │ + vsubw.u8 , q2, d10 │ │ │ │ + movwls r4, #37635 @ 0x9303 │ │ │ │ msrne CPSR_fc, #1610612740 @ 0x60000004 │ │ │ │ movweq pc, #41664 @ 0xa2c0 @ │ │ │ │ - svceq 0x0000f1bc │ │ │ │ - ldrmi fp, [sl], -r8, lsl #30 │ │ │ │ - stmdbge r8, {r0, sl, sp} │ │ │ │ + @ instruction: 0xf1bcb2e4 │ │ │ │ + svclt 0x00080f00 │ │ │ │ + strls r4, [fp], #-1562 @ 0xfffff9e6 │ │ │ │ + strcs sl, [r1], #-2312 @ 0xfffff6f8 │ │ │ │ movwcs r4, #1576 @ 0x628 │ │ │ │ @ instruction: 0xf8cd9400 │ │ │ │ @ instruction: 0xf7f7c020 │ │ │ │ - ssat pc, #17, r3, lsl #23 @ │ │ │ │ - vrsubhn.i16 d20, q2, q12 │ │ │ │ - vabal.u8 q9, d4, d3 │ │ │ │ - vsubw.u8 , q2, d0 │ │ │ │ - stmdbge r8, {r0, r1, r9, ip, sp} │ │ │ │ + ssat pc, #20, r5, lsl #23 @ │ │ │ │ + andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + movwpl pc, #964 @ 0x3c4 @ │ │ │ │ + strtmi sl, [r8], -r8, lsl #18 │ │ │ │ + andls r0, ip, #82 @ 0x52 │ │ │ │ + andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ vsubl.u8 , d4, d10 │ │ │ │ andls r4, r9, #805306368 @ 0x30000000 │ │ │ │ andls r2, r0, #268435456 @ 0x10000000 │ │ │ │ sbceq pc, r1, #1342177284 @ 0x50000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ - rsbeq fp, sp, r4, ror #5 │ │ │ │ - strls r9, [fp], #-776 @ 0xfffffcf8 │ │ │ │ - @ instruction: 0xf7f7950c │ │ │ │ - @ instruction: 0xe696fb79 │ │ │ │ + movwls fp, #33508 @ 0x82e4 │ │ │ │ + @ instruction: 0xf7f7940b │ │ │ │ + @ instruction: 0xe699fb7b │ │ │ │ rsceq r0, r0, #8960 @ 0x2300 │ │ │ │ - strthi pc, [r8], #256 @ 0x100 │ │ │ │ + strthi pc, [ip], #256 @ 0x100 │ │ │ │ vorr.i32 d16, #51968 @ 0x0000cb00 │ │ │ │ - stmdbge r8, {r0, r1, r3, r9} │ │ │ │ + stmdbge r8, {r0, r1, r9, ip, sp} │ │ │ │ + streq pc, [fp], #-964 @ 0xfffffc3c │ │ │ │ addslt r4, fp, #40, 12 @ 0x2800000 │ │ │ │ - strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ - stmib sp, {r0, r1, r4, r8, r9, lr}^ │ │ │ │ - @ instruction: 0xf7f54308 │ │ │ │ - str pc, [r5], pc, ror #24 │ │ │ │ - rsceq r0, r7, #8960 @ 0x2300 │ │ │ │ - ldrbthi pc, [sl], #-256 @ 0xffffff00 @ │ │ │ │ - ldrsbcs pc, [r0], #133 @ 0x85 @ │ │ │ │ - @ instruction: 0xf57f0656 │ │ │ │ - tsteq fp, #2896 @ 0xb50 │ │ │ │ + stmib sp, {r0, r1, r5, r8, r9, lr}^ │ │ │ │ + @ instruction: 0xf7f52308 │ │ │ │ + sxtab16 pc, r8, r1, ror #24 @ │ │ │ │ + rsceq r0, r7, #8704 @ 0x2200 │ │ │ │ + ldrbthi pc, [ip], #-256 @ 0xffffff00 @ │ │ │ │ + ldrsbcc pc, [r0], #133 @ 0x85 @ │ │ │ │ + @ instruction: 0xf57f065e │ │ │ │ + tsteq r3, #184, 28 @ 0xb80 │ │ │ │ andeq pc, fp, r4, asr #7 │ │ │ │ tstmi r8, #-1342177271 @ 0xb0000009 │ │ │ │ - ldc2 7, cr15, [r0, #628]! @ 0x274 │ │ │ │ + ldc2l 7, cr15, [r2, #-628] @ 0xfffffd8c │ │ │ │ smlabtcc r3, r4, r3, pc @ │ │ │ │ strtmi r4, [r8], -r2, lsl #12 │ │ │ │ - @ instruction: 0xf99af7f5 │ │ │ │ - strtmi lr, [r8], -sp, ror #12 │ │ │ │ - strcs pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ - movwpl pc, #964 @ 0x3c4 @ │ │ │ │ - andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - andls sl, sl, #8, 18 @ 0x20000 │ │ │ │ + @ instruction: 0xf99cf7f5 │ │ │ │ + vmvn.i32 q15, #-1073741824 @ 0xc0000000 │ │ │ │ + vsubl.u8 q9, d4, d3 │ │ │ │ + stmdbge r8, {r8, r9, ip, lr} │ │ │ │ + subseq r4, r2, r8, lsr #12 │ │ │ │ + vsubl.u8 , d4, d12 │ │ │ │ + andls r3, sl, #805306368 @ 0x30000000 │ │ │ │ andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ andcs r9, r1, #-1879048192 @ 0x90000000 │ │ │ │ vhsub.s8 d25, d5, d0 │ │ │ │ vrshr.s64 d17, d21, #64 │ │ │ │ rsclt r0, r4, #1342177280 @ 0x50000000 │ │ │ │ - movwls r0, #32877 @ 0x806d │ │ │ │ - strls r9, [ip, #-1035] @ 0xfffffbf5 │ │ │ │ - blx 0xe70bca │ │ │ │ - vmov.i32 q15, #-1023410176 @ 0xc3000000 │ │ │ │ - movwcs r3, #515 @ 0x203 │ │ │ │ - andcc lr, r9, #3358720 @ 0x334000 │ │ │ │ - andls fp, fp, #536870926 @ 0x2000000e │ │ │ │ - andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - movwpl pc, #964 @ 0x3c4 @ │ │ │ │ - svccs 0x0070f414 │ │ │ │ + strls r9, [fp], #-776 @ 0xfffffcf8 │ │ │ │ + blx 0xef0c86 │ │ │ │ + vmov.i32 q15, #-973078528 @ 0xc6000000 │ │ │ │ + vsubl.u8 q9, d4, d3 │ │ │ │ + @ instruction: 0xf4145300 │ │ │ │ + movwls r2, #36720 @ 0x8f70 │ │ │ │ subeq lr, r2, #323584 @ 0x4f000 │ │ │ │ - andls r9, ip, #8, 6 @ 0x20000000 │ │ │ │ - mrcge 4, 3, APSR_nzcv, cr10, cr15, {3} │ │ │ │ - stmdbge r8, {r0, sl, sp} │ │ │ │ - vmax.s8 d20, d5, d24 │ │ │ │ - vmlal.s q9, d0, d1[0] │ │ │ │ - strls r0, [r0], #-517 @ 0xfffffdfb │ │ │ │ - blx 0x1df0c06 │ │ │ │ - @ instruction: 0x4628e635 │ │ │ │ - strcs pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ + vsubl.u8 , d4, d12 │ │ │ │ + andls r3, sl, #805306368 @ 0x30000000 │ │ │ │ + andeq pc, r0, #79 @ 0x4f │ │ │ │ + rsclt r9, r2, #-1879048192 @ 0x90000000 │ │ │ │ + @ instruction: 0xf47f920b │ │ │ │ + strcs sl, [r1], #-3708 @ 0xfffff184 │ │ │ │ + strtmi sl, [r8], -r8, lsl #18 │ │ │ │ + subcs pc, r1, #1342177284 @ 0x50000004 │ │ │ │ + andeq pc, r5, #192, 4 │ │ │ │ + @ instruction: 0xf7f79400 │ │ │ │ + @ instruction: 0xe637fb75 │ │ │ │ + andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ movwpl pc, #964 @ 0x3c4 @ │ │ │ │ + strtmi sl, [r8], -r8, lsl #18 │ │ │ │ + andls r0, ip, #82 @ 0x52 │ │ │ │ andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - andls sl, sl, #8, 18 @ 0x20000 │ │ │ │ - andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - andcs r9, r1, #-1879048192 @ 0x90000000 │ │ │ │ - vhsub.s8 d25, d6, d0 │ │ │ │ - vsubl.s8 q10, d16, d17 │ │ │ │ - rsclt r0, r4, #1342177280 @ 0x50000000 │ │ │ │ - movwls r0, #32877 @ 0x806d │ │ │ │ - strls r9, [ip, #-1035] @ 0xfffffbf5 │ │ │ │ - blx 0x70c38 │ │ │ │ - vmov.i32 d30, #-889192448 @ 0xcb000000 │ │ │ │ - vsubl.u8 q9, d4, d3 │ │ │ │ - vmull.u8 , d4, d0 │ │ │ │ - movwls r3, #41731 @ 0xa303 │ │ │ │ - vmov.i32 q8, #194 @ 0x000000c2 │ │ │ │ - andls r4, ip, #201326592 @ 0xc000000 │ │ │ │ + vsubl.u8 , d4, d10 │ │ │ │ + andls r4, r9, #805306368 @ 0x30000000 │ │ │ │ + andls r2, r0, #268435456 @ 0x10000000 │ │ │ │ + adcmi pc, r1, #1610612740 @ 0x60000004 │ │ │ │ + andeq pc, r5, #192, 4 │ │ │ │ + movwls fp, #33508 @ 0x82e4 │ │ │ │ + @ instruction: 0xf7f7940b │ │ │ │ + @ instruction: 0xe61dfaff │ │ │ │ + movwcs pc, #13252 @ 0x33c4 @ │ │ │ │ + stcpl 3, cr15, [r0], {196} @ 0xc4 │ │ │ │ sbceq pc, r1, #1610612740 @ 0x60000004 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ - rsclt r9, r3, #603979776 @ 0x24000000 │ │ │ │ - vcgt.s8 d25, d6, d11 │ │ │ │ - vbic.i32 d16, #1280 @ 0x00000500 │ │ │ │ - @ instruction: 0xf1bc030a │ │ │ │ + movwls r0, #49243 @ 0xc05b │ │ │ │ + movwcc pc, #13252 @ 0x33c4 @ │ │ │ │ + vsubw.u8 , q2, d10 │ │ │ │ + movwls r4, #37635 @ 0x9303 │ │ │ │ + teqpeq r5, #1610612740 @ p-variant is OBSOLETE @ 0x60000004 │ │ │ │ + movweq pc, #41664 @ 0xa2c0 @ │ │ │ │ + @ instruction: 0xf1bcb2e4 │ │ │ │ svclt 0x00080f00 │ │ │ │ - strcs r4, [r1], #-1562 @ 0xfffff9e6 │ │ │ │ - strtmi sl, [r8], -r8, lsl #18 │ │ │ │ - strls r2, [r0], #-768 @ 0xfffffd00 │ │ │ │ - eorgt pc, r0, sp, asr #17 │ │ │ │ - blx 0xff770c80 │ │ │ │ - vsli.64 q15, , #4 │ │ │ │ - vsubl.u8 q9, d4, d3 │ │ │ │ - movwls r3, #41731 @ 0xa303 │ │ │ │ - movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ - vst2.8 {d9-d12}, [r4], r9 │ │ │ │ - @ instruction: 0xf5b3237f │ │ │ │ - qsaxmi r2, r8, sp │ │ │ │ - movweq pc, #79 @ 0x4f @ │ │ │ │ - strpl pc, [r0, #-964] @ 0xfffffc3c │ │ │ │ - subeq lr, r2, #323584 @ 0x4f000 │ │ │ │ - andls fp, ip, #228, 4 @ 0x4000000e │ │ │ │ + strls r4, [fp], #-1562 @ 0xfffff9e6 │ │ │ │ + strcs sl, [r1], #-2312 @ 0xfffff6f8 │ │ │ │ + movwcs r4, #1576 @ 0x628 │ │ │ │ + @ instruction: 0xf8cd9400 │ │ │ │ + @ instruction: 0xf7f7c020 │ │ │ │ + ldrb pc, [r9, #2779]! @ 0xadb @ │ │ │ │ + andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + cmnpcs pc, #4, 8 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ + cdppl 3, 0, cr15, cr0, cr4, {6} │ │ │ │ + svccs 0x005df5b3 │ │ │ │ + @ instruction: 0xf04f4628 │ │ │ │ + b 0x147397c │ │ │ │ + @ instruction: 0xf6440242 │ │ │ │ + vbic.i32 d22, #851968 @ 0x000d0000 │ │ │ │ + andls r0, ip, #20971520 @ 0x1400000 │ │ │ │ addne pc, sp, #1610612740 @ 0x60000004 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ - @ instruction: 0xf644940b │ │ │ │ - vmvn.i32 d22, #851968 @ 0x000d0000 │ │ │ │ - svclt 0x00080405 │ │ │ │ - stceq 0, cr15, [r2], {79} @ 0x4f │ │ │ │ - addsmi sl, sp, #8, 18 @ 0x20000 │ │ │ │ - strtmi fp, [r2], -r8, lsl #30 │ │ │ │ - andgt pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xf7f79508 │ │ │ │ - strb pc, [ip, #2735] @ 0xaaf @ │ │ │ │ - andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + @ instruction: 0xf04fbf08 │ │ │ │ + stmdbge r8, {r1, sl, fp} │ │ │ │ + svclt 0x0008459e │ │ │ │ + @ instruction: 0xf8cd462a │ │ │ │ + vaddl.u8 q14, d4, d0 │ │ │ │ + @ instruction: 0xf8cd3503 │ │ │ │ + strls lr, [sl, #-32] @ 0xffffffe0 │ │ │ │ + strmi pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ + strls fp, [r9, #-740] @ 0xfffffd1c │ │ │ │ + @ instruction: 0xf7f7940b │ │ │ │ + strb pc, [sp, #2735] @ 0xaaf @ │ │ │ │ + movwcs pc, #13252 @ 0x33c4 @ │ │ │ │ stcpl 3, cr15, [r0], {196} @ 0xc4 │ │ │ │ + eoreq pc, sp, #1610612740 @ 0x60000004 │ │ │ │ + andeq pc, sl, #192, 4 │ │ │ │ + movwls r0, #49243 @ 0xc05b │ │ │ │ movwcc pc, #13252 @ 0x33c4 @ │ │ │ │ - subseq r9, r2, sl, lsl #6 │ │ │ │ - movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ - vhsub.s8 d25, d6, d12 │ │ │ │ - vsubl.s8 q8, d0, d29 │ │ │ │ - movwls r0, #37386 @ 0x920a │ │ │ │ - movwls fp, #45795 @ 0xb2e3 │ │ │ │ + vsubw.u8 , q2, d10 │ │ │ │ + movwls r4, #37635 @ 0x9303 │ │ │ │ @ instruction: 0x73b9f645 │ │ │ │ movweq pc, #41664 @ 0xa2c0 @ │ │ │ │ - svceq 0x0000f1bc │ │ │ │ - ldrmi fp, [sl], -r8, lsl #30 │ │ │ │ - stmdbge r8, {r0, sl, sp} │ │ │ │ + @ instruction: 0xf1bcb2e4 │ │ │ │ + svclt 0x00080f00 │ │ │ │ + strls r4, [fp], #-1562 @ 0xfffff9e6 │ │ │ │ + strcs sl, [r1], #-2312 @ 0xfffff6f8 │ │ │ │ movwcs r4, #1576 @ 0x628 │ │ │ │ @ instruction: 0xf8cd9400 │ │ │ │ @ instruction: 0xf7f7c020 │ │ │ │ - str pc, [r8, #2699]! @ 0xa8b │ │ │ │ + str pc, [r9, #2699]! @ 0xa8b │ │ │ │ movwcs pc, #13252 @ 0x33c4 @ │ │ │ │ strtmi sl, [r8], -r8, lsl #18 │ │ │ │ - andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - andls r0, sl, #91 @ 0x5b │ │ │ │ + andpl pc, r0, #196, 6 @ 0x10000003 │ │ │ │ + andls r0, r8, #91 @ 0x5b │ │ │ │ vsubw.u8 , q2, d12 │ │ │ │ - vsubl.u8 q10, d4, d3 │ │ │ │ - andls r5, r9, #0, 6 │ │ │ │ - movwls fp, #33508 @ 0x82e4 │ │ │ │ + vsubl.u8 , d4, d3 │ │ │ │ + rsclt r4, r4, #201326592 @ 0xc000000 │ │ │ │ + andcc lr, r9, #3358720 @ 0x334000 │ │ │ │ @ instruction: 0xf7ff940b │ │ │ │ - ldr pc, [r4, #3059] @ 0xbf3 │ │ │ │ + ldr pc, [r5, #3059] @ 0xbf3 │ │ │ │ svcvc 0x00a0f1b3 │ │ │ │ eorhi pc, pc, #0 │ │ │ │ svcvc 0x00a8f1b3 │ │ │ │ - msrhi SPSR_fc, r0 │ │ │ │ + msrhi SPSR_fx, r0 │ │ │ │ svcvc 0x0088f1b3 │ │ │ │ - stclge 4, cr15, [r2, #508] @ 0x1fc │ │ │ │ + stclge 4, cr15, [r3, #508] @ 0x1fc │ │ │ │ ldrdcc pc, [r8], r5 │ │ │ │ andcs r4, r2, #40, 12 @ 0x2800000 │ │ │ │ @ instruction: 0xf003a908 │ │ │ │ vsubw.u8 q8, q2, d15 │ │ │ │ - strls r5, [r9, #-1344] @ 0xfffffac0 │ │ │ │ - strls r2, [r8, #-1281] @ 0xfffffaff │ │ │ │ + strls r3, [ip, #-1283] @ 0xfffffafd │ │ │ │ strbpl pc, [r0, #964] @ 0x3c4 @ │ │ │ │ - vabal.u8 , d4, d10 │ │ │ │ - strls r4, [fp, #-1283] @ 0xfffffafd │ │ │ │ - strcc pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ - streq pc, [fp], #-964 @ 0xfffffc3c │ │ │ │ - strls r9, [sp], #-1292 @ 0xfffffaf4 │ │ │ │ + strcs r9, [r1, #-1290] @ 0xfffffaf6 │ │ │ │ + vabal.u8 , d4, d8 │ │ │ │ + strls r0, [sp, #-1291] @ 0xfffffaf5 │ │ │ │ + strmi pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ + strbpl pc, [r0], #-964 @ 0xfffffc3c @ │ │ │ │ + strls r9, [r9], #-1291 @ 0xfffffaf5 │ │ │ │ ldc2l 7, cr15, [r2], {248} @ 0xf8 │ │ │ │ - @ instruction: 0xf1b3e56d │ │ │ │ + @ instruction: 0xf1b3e56e │ │ │ │ @ instruction: 0xf0007fa0 │ │ │ │ - addsmi r8, r3, #-1073741788 @ 0xc0000024 │ │ │ │ - cmpphi lr, r0 @ p-variant is OBSOLETE │ │ │ │ + addsmi r8, r3, #148, 2 @ 0x25 │ │ │ │ + cmpphi pc, r0 @ p-variant is OBSOLETE │ │ │ │ vmov.i32 d18, #0 @ 0x00000000 │ │ │ │ addsmi r1, r3, #0, 4 │ │ │ │ - ldcge 4, cr15, [sl, #508] @ 0x1fc │ │ │ │ + ldcge 4, cr15, [fp, #508] @ 0x1fc │ │ │ │ vqdmlal.s q9, d0, d0[4] │ │ │ │ eormi r0, r3, r0, lsr #7 │ │ │ │ @ instruction: 0xf0002b60 │ │ │ │ vqrshl.s8 d8, d13, d0 │ │ │ │ - blcs 0x8d3630 │ │ │ │ + blcs 0x8d36f0 │ │ │ │ ldrbthi pc, [lr], #0 @ │ │ │ │ @ instruction: 0xf0002b40 │ │ │ │ - blcs 0xd4174 │ │ │ │ - stcge 4, cr15, [r8, #508] @ 0x1fc │ │ │ │ + blcs 0xd4234 │ │ │ │ + stcge 4, cr15, [r9, #508] @ 0x1fc │ │ │ │ vsubw.s8 q9, q8, d0 │ │ │ │ eormi r0, r3, r0, lsl r3 │ │ │ │ @ instruction: 0xf0012b00 │ │ │ │ @ instruction: 0xf5b3805a │ │ │ │ @ instruction: 0xf47f1f80 │ │ │ │ - @ instruction: 0xf404ad7d │ │ │ │ + @ instruction: 0xf404ad7e │ │ │ │ @ instruction: 0xf0044370 │ │ │ │ @ instruction: 0xf5b3020f │ │ │ │ andls r4, r9, #112, 30 @ 0x1c0 │ │ │ │ andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ strcs pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ strls r9, [sl], #-520 @ 0xfffffdf8 │ │ │ │ - stclge 4, cr15, [lr, #-508]! @ 0xfffffe04 │ │ │ │ + stclge 4, cr15, [pc, #-508]! @ 0xb2cf0 │ │ │ │ stmdbge r8, {r9, sp} │ │ │ │ @ instruction: 0xf7f64628 │ │ │ │ - str pc, [pc, #-3059]! @ 0xb2245 │ │ │ │ + ldr pc, [r0, #-3059]! @ 0xfffff40d │ │ │ │ vadd.f32 q11, q7, q12 │ │ │ │ vmvn.i32 q9, #262144 @ 0x00040000 │ │ │ │ stmiavs sl!, {r1, r2, r4, r7, sl, sp} │ │ │ │ - bne 0x557a64 │ │ │ │ + bne 0x557b24 │ │ │ │ movwmi r4, #42536 @ 0xa628 │ │ │ │ @ instruction: 0xf7f16ba1 │ │ │ │ - @ instruction: 0xf895fdf7 │ │ │ │ - blls 0x2771bc │ │ │ │ + @ instruction: 0xf895fd97 │ │ │ │ + blls 0x27727c │ │ │ │ addsmi r2, r1, #0, 4 │ │ │ │ tstcs r8, ip, lsl #30 │ │ │ │ strtmi r2, [r8], -r4, lsl #2 │ │ │ │ @ instruction: 0xf7f44419 │ │ │ │ - ldr pc, [r4, #-2557] @ 0xfffff603 │ │ │ │ + ldr pc, [r5, #-2557] @ 0xfffff603 │ │ │ │ ldrsbeq pc, [r0], #133 @ 0x85 @ │ │ │ │ cmpne r0, #77824 @ 0x13000 │ │ │ │ - addshi pc, pc, r0, asr #32 │ │ │ │ + adchi pc, r0, r0, asr #32 │ │ │ │ strtmi sl, [r8], -r8, lsl #18 │ │ │ │ ldc2 7, cr15, [lr, #-1016]! @ 0xfffffc08 │ │ │ │ - stmdbge r8, {r0, r3, r8, sl, sp, lr, pc} │ │ │ │ + stmdbge r8, {r1, r3, r8, sl, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fe4628 │ │ │ │ - str pc, [r5, #-2787] @ 0xfffff51d │ │ │ │ + str pc, [r6, #-2787] @ 0xfffff51d │ │ │ │ ldrsbcs pc, [r0], #133 @ 0x85 @ │ │ │ │ strle r0, [r3, #-1940] @ 0xfffff86c │ │ │ │ svceq 0x000ef010 │ │ │ │ - ldcge 4, cr15, [r6, #-252]! @ 0xffffff04 │ │ │ │ + ldcge 4, cr15, [r7, #-252]! @ 0xffffff04 │ │ │ │ andvc pc, r0, pc, asr #8 │ │ │ │ andmi pc, r0, r0, asr #5 │ │ │ │ @ instruction: 0xf1b04010 │ │ │ │ @ instruction: 0xf0006f80 │ │ │ │ @ instruction: 0xf1a1824c │ │ │ │ - bcs 0x1f36d4 │ │ │ │ + bcs 0x1f3794 │ │ │ │ andcs fp, r0, #148, 30 @ 0x250 │ │ │ │ - bcs 0xbb6c0 │ │ │ │ - stcge 4, cr15, [r4, #-252]! @ 0xffffff04 │ │ │ │ + bcs 0xbb780 │ │ │ │ + stcge 4, cr15, [r5, #-252]! @ 0xffffff04 │ │ │ │ strtmi r2, [r8], -r0, lsl #4 │ │ │ │ - strls r9, [r2], -r4, lsl #14 │ │ │ │ - @ instruction: 0xce00e9cd │ │ │ │ - andls r9, r3, #1342177280 @ 0x50000000 │ │ │ │ - ldc2 7, cr15, [r2, #1012]! @ 0x3f4 │ │ │ │ - stmdbge r8, {r0, r1, r2, r3, r4, r6, r7, sl, sp, lr, pc} │ │ │ │ - @ instruction: 0xf0244628 │ │ │ │ - strls r4, [r8], #-1151 @ 0xfffffb81 │ │ │ │ - mcr2 7, 7, pc, cr12, cr7, {7} @ │ │ │ │ - @ instruction: 0xf5b3e4d7 │ │ │ │ - @ instruction: 0xf47f0fa0 │ │ │ │ - @ instruction: 0xf3c4ad0d │ │ │ │ - vqdmulh.s , q10, d0[0] │ │ │ │ - vaddw.u8 q10, q2, d3 │ │ │ │ - vaddl.u8 , d4, d3 │ │ │ │ - @ instruction: 0xf414030b │ │ │ │ - stmib sp, {r9, ip}^ │ │ │ │ - @ instruction: 0xf040c10a │ │ │ │ - @ instruction: 0xf8d5829a │ │ │ │ - stmdbge r8, {r3, r7, lr} │ │ │ │ - strtmi r9, [r8], -ip │ │ │ │ - @ instruction: 0xf004930d │ │ │ │ - strcs r0, [r0, #-783] @ 0xfffffcf1 │ │ │ │ - stmib sp, {sl, sp}^ │ │ │ │ - @ instruction: 0xf7f84508 │ │ │ │ - ldrt pc, [r6], #3099 @ 0xc1b @ │ │ │ │ - vmov.i32 d18, #0 @ 0x00000000 │ │ │ │ - addsmi r0, r3, #64, 4 │ │ │ │ - stclge 4, cr15, [sl], #508 @ 0x1fc │ │ │ │ - vsubl.s8 q9, d0, d16 │ │ │ │ - b 0x1b39bc │ │ │ │ - @ instruction: 0xf1b30302 │ │ │ │ - @ instruction: 0xf0001f20 │ │ │ │ - vshl.s8 d8, d19, d16 │ │ │ │ - blcs 0x8d35f0 │ │ │ │ - strbhi pc, [r7, #-0] @ │ │ │ │ - svcne 0x0000f5b3 │ │ │ │ - ldrhi pc, [r1, #-0] │ │ │ │ - @ instruction: 0xf47f2b00 │ │ │ │ - @ instruction: 0xf44facd5 │ │ │ │ - vbic.i32 q11, #3072 @ 0x00000c00 │ │ │ │ - eormi r0, r3, r0, lsl r3 │ │ │ │ - rsbsvs pc, r4, #1325400064 @ 0x4f000000 │ │ │ │ - andseq pc, r0, #192, 4 │ │ │ │ + andsgt pc, r0, sp, asr #17 │ │ │ │ + stmib sp, {r1, r9, sl, ip, pc}^ │ │ │ │ + andls r7, r5, #0, 28 │ │ │ │ + @ instruction: 0xf7fd9203 │ │ │ │ + ldrb pc, [pc], #3505 @ 0xb2f98 @ │ │ │ │ + strtmi sl, [r8], -r8, lsl #18 │ │ │ │ + ldrbtmi pc, [pc], #-36 @ 0xb2fa0 @ │ │ │ │ + @ instruction: 0xf7f79408 │ │ │ │ + ldrb pc, [r7], #3819 @ 0xeeb @ │ │ │ │ + svceq 0x00a0f5b3 │ │ │ │ + stcge 4, cr15, [sp, #-508] @ 0xfffffe04 │ │ │ │ + stclpl 3, cr15, [r0], {196} @ 0xc4 │ │ │ │ smlabtmi r3, r4, r3, pc @ │ │ │ │ - @ instruction: 0x91094293 │ │ │ │ - smlabtcc r3, r4, r3, pc @ │ │ │ │ - streq pc, [pc], #-4 @ 0xb2f80 │ │ │ │ - strls r9, [sl], #-264 @ 0xfffffef8 │ │ │ │ - eorshi pc, r1, r1 │ │ │ │ - rsbsvs pc, r8, #1325400064 @ 0x4f000000 │ │ │ │ - andseq pc, r0, #192, 4 │ │ │ │ - @ instruction: 0xf0014293 │ │ │ │ - vst4.8 {d24-d27}, [pc :128], r0 │ │ │ │ - vmvn.i32 q11, #0 @ 0x00000000 │ │ │ │ + andcc pc, r3, r4, asr #7 │ │ │ │ + movweq pc, #46020 @ 0xb3c4 @ │ │ │ │ + andne pc, r0, #20, 8 @ 0x14000000 │ │ │ │ + smlabtgt sl, sp, r9, lr │ │ │ │ + addshi pc, r9, #64 @ 0x40 │ │ │ │ + ldrdmi pc, [r8], r5 │ │ │ │ + andls sl, ip, r8, lsl #18 │ │ │ │ + movwls r4, #54824 @ 0xd628 │ │ │ │ + movweq pc, #61444 @ 0xf004 @ │ │ │ │ + strcs r2, [r0], #-1280 @ 0xfffffb00 │ │ │ │ + strmi lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ + ldc2 7, cr15, [sl], {248} @ 0xf8 │ │ │ │ + andscs lr, r0, #-1241513984 @ 0xb6000000 │ │ │ │ + subeq pc, r0, #192, 4 │ │ │ │ + @ instruction: 0xf47f4293 │ │ │ │ + eorcs sl, r0, #59904 @ 0xea00 │ │ │ │ + adceq pc, r0, #192, 4 │ │ │ │ + movweq lr, #10756 @ 0x2a04 │ │ │ │ + svcne 0x0020f1b3 │ │ │ │ + strthi pc, [r2], #0 │ │ │ │ + @ instruction: 0x81a8f200 │ │ │ │ + @ instruction: 0xf0002b20 │ │ │ │ + @ instruction: 0xf5b38546 │ │ │ │ + @ instruction: 0xf0001f00 │ │ │ │ + blcs 0xd445c │ │ │ │ + ldclge 4, cr15, [r5], {127} @ 0x7f │ │ │ │ + cmnpvs ip, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ + tstpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ + vst4.8 {d20-d23}, [pc :128], r3 │ │ │ │ + vmvn.i32 q11, #1024 @ 0x00000400 │ │ │ │ + @ instruction: 0xf0040210 │ │ │ │ + addsmi r0, r3, #-1073741821 @ 0xc0000003 │ │ │ │ + vaddw.u8 , q2, d10 │ │ │ │ + vaddw.u8 , q2, d3 │ │ │ │ + tstls r8, r3, lsl #8 │ │ │ │ + @ instruction: 0xf0019409 │ │ │ │ + vst4.8 {d24-d27}, [pc :256], r0 │ │ │ │ + vmvn.i32 q11, #2048 @ 0x00000800 │ │ │ │ addsmi r0, r3, #16, 4 │ │ │ │ - ldcge 4, cr15, [r2], #508 @ 0x1fc │ │ │ │ - strtmi sl, [r8], -r8, lsl #18 │ │ │ │ - sbcscc pc, sp, #1342177284 @ 0x50000004 │ │ │ │ - andeq pc, sl, #192, 4 │ │ │ │ - blx 0xd70f8a │ │ │ │ - tstmi sl, r0, ror r4 │ │ │ │ - @ instruction: 0xf57f07d7 │ │ │ │ - @ instruction: 0xf04faf5d │ │ │ │ - andcs r7, r1, #0, 6 │ │ │ │ - strtmi r2, [r8], -r0, lsl #2 │ │ │ │ - ldc2l 7, cr15, [ip, #1008]! @ 0x3f0 │ │ │ │ - @ instruction: 0xf8d5e463 │ │ │ │ - andcs r3, r2, #136 @ 0x88 │ │ │ │ - strtmi sl, [r8], -r8, lsl #18 │ │ │ │ - movweq pc, #61443 @ 0xf003 @ │ │ │ │ - strbpl pc, [r0, #-964] @ 0xfffffc3c @ │ │ │ │ - strcs r9, [r1, #-1289] @ 0xfffffaf7 │ │ │ │ + andshi pc, pc, r1 │ │ │ │ + rsbsvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ + andseq pc, r0, #192, 4 │ │ │ │ + @ instruction: 0xf47f4293 │ │ │ │ + stmdbge r8, {r1, r4, r5, r7, sl, fp, sp, pc} │ │ │ │ + vmax.s8 d20, d5, d24 │ │ │ │ + vrshr.s64 , , #64 │ │ │ │ + @ instruction: 0xf7f5020a │ │ │ │ + ldrbt pc, [r0], #-2865 @ 0xfffff4cf @ │ │ │ │ + ldrbeq r4, [r7, sl, lsl #2] │ │ │ │ + svcge 0x005cf57f │ │ │ │ + movwvc pc, #79 @ 0x4f @ │ │ │ │ + tstcs r0, r1, lsl #4 │ │ │ │ + @ instruction: 0xf7fc4628 │ │ │ │ + strbt pc, [r3], #-3579 @ 0xfffff205 @ │ │ │ │ + ldrdcc pc, [r8], r5 │ │ │ │ + stmdbge r8, {r1, r9, sp} │ │ │ │ + @ instruction: 0xf0034628 │ │ │ │ + vsubw.u8 q8, q2, d15 │ │ │ │ + strls r3, [ip, #-1283] @ 0xfffffafd │ │ │ │ + strbpl pc, [r0, #964] @ 0x3c4 @ │ │ │ │ + strcs r9, [r1, #-1290] @ 0xfffffaf6 │ │ │ │ vabal.u8 , d4, d8 │ │ │ │ - strls r5, [sl, #-1472] @ 0xfffffa40 │ │ │ │ + strls r0, [sp, #-1291] @ 0xfffffaf5 │ │ │ │ strmi pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ - vabal.u8 , d4, d11 │ │ │ │ - vabal.u8 , d4, d3 │ │ │ │ - strls r0, [ip, #-1035] @ 0xfffffbf5 │ │ │ │ - @ instruction: 0xf7f8940d │ │ │ │ - strb pc, [r9], #-3557 @ 0xfffff21b @ │ │ │ │ - ldrdcc pc, [r8], r5 │ │ │ │ - subpl pc, r0, #196, 6 @ 0x10000003 │ │ │ │ - andls sl, r9, #8, 18 @ 0x20000 │ │ │ │ - movweq pc, #61443 @ 0xf003 @ │ │ │ │ - strtmi r2, [r8], -r1, lsl #4 │ │ │ │ + strbpl pc, [r0], #-964 @ 0xfffffc3c @ │ │ │ │ + strls r9, [r9], #-1291 @ 0xfffffaf5 │ │ │ │ + stc2l 7, cr15, [r4, #992]! @ 0x3e0 │ │ │ │ + @ instruction: 0xf8d5e449 │ │ │ │ + vaddl.u8 , d20, d8 │ │ │ │ + stmdbge r8, {r0, r1, r9, ip, sp} │ │ │ │ + @ instruction: 0xf003920c │ │ │ │ + vsubw.u8 q8, q2, d15 │ │ │ │ + strtmi r5, [r8], -r0, asr #5 │ │ │ │ + andcs r9, r1, #-1610612736 @ 0xa0000000 │ │ │ │ vsubl.u8 , d4, d8 │ │ │ │ andls r1, lr, #196, 4 @ 0x4000000c │ │ │ │ - sbcpl pc, r0, #196, 6 @ 0x10000003 │ │ │ │ - @ instruction: 0xf004920a │ │ │ │ - andls r0, sp, #-268435456 @ 0xf0000000 │ │ │ │ - andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - vsubl.u8 , d4, d11 │ │ │ │ - andls r3, ip, #805306368 @ 0x30000000 │ │ │ │ + andeq pc, pc, #4 │ │ │ │ + vsubl.u8 , d4, d13 │ │ │ │ + andls r4, fp, #805306368 @ 0x30000000 │ │ │ │ subne pc, r1, #196, 6 @ 0x10000003 │ │ │ │ - andls r0, pc, #228, 4 @ 0x4000000e │ │ │ │ - andeq pc, r2, #79 @ 0x4f │ │ │ │ - rscshi pc, sl, #0, 2 │ │ │ │ - stc2l 7, cr15, [ip, #-992] @ 0xfffffc20 │ │ │ │ - @ instruction: 0xf8d5e424 │ │ │ │ - strtmi r3, [r8], -r8, lsl #1 │ │ │ │ - stmdbge r8, {r9, sp} │ │ │ │ - movweq pc, #61443 @ 0xf003 @ │ │ │ │ - strbpl pc, [r0, #-964] @ 0xfffffc3c @ │ │ │ │ - strcs r9, [r1, #-1289] @ 0xfffffaf7 │ │ │ │ + vsubl.u8 , d4, d15 │ │ │ │ + rsceq r5, r4, #64, 4 │ │ │ │ + @ instruction: 0xf04f9209 │ │ │ │ + @ instruction: 0xf1000202 │ │ │ │ + @ instruction: 0xf7f882f9 │ │ │ │ + strt pc, [r4], #-3403 @ 0xfffff2b5 │ │ │ │ + ldrdcc pc, [r8], r5 │ │ │ │ + andcs r4, r0, #40, 12 @ 0x2800000 │ │ │ │ + @ instruction: 0xf003a908 │ │ │ │ + vsubw.u8 q8, q2, d15 │ │ │ │ + strls r3, [ip, #-1283] @ 0xfffffafd │ │ │ │ + strbpl pc, [r0, #964] @ 0x3c4 @ │ │ │ │ + strcs r9, [r1, #-1290] @ 0xfffffaf6 │ │ │ │ vabal.u8 , d4, d8 │ │ │ │ - strls r5, [sl, #-1472] @ 0xfffffa40 │ │ │ │ + strls r0, [sp, #-1291] @ 0xfffffaf5 │ │ │ │ strmi pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ - vabal.u8 , d4, d11 │ │ │ │ - vabal.u8 , d4, d3 │ │ │ │ - strls r0, [ip, #-1035] @ 0xfffffbf5 │ │ │ │ - @ instruction: 0xf7f8940d │ │ │ │ - str pc, [r8], #-2925 @ 0xfffff493 │ │ │ │ - vmlal.s q9, d0, d0[4] │ │ │ │ - b 0x1b3b0c │ │ │ │ - blcs 0x18b3c98 │ │ │ │ - bicshi pc, pc, #0 │ │ │ │ - rschi pc, r3, r0, lsl #4 │ │ │ │ - @ instruction: 0xf0002b20 │ │ │ │ - blcs 0x10d453c │ │ │ │ - strhi pc, [r6, #-0] │ │ │ │ - @ instruction: 0xf47f2b00 │ │ │ │ - orrcs sl, r0, #12032 @ 0x2f00 │ │ │ │ - tstpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - andeq pc, pc, #4 │ │ │ │ - andls r4, r9, #35 @ 0x23 │ │ │ │ - andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - vsubl.u8 , d4, d8 │ │ │ │ - vsubl.u8 , d4, d3 │ │ │ │ - stmib sp, {r0, r1, sl, sp}^ │ │ │ │ - blcs 0xc38f4 │ │ │ │ - ldrhi pc, [pc, -r0] │ │ │ │ - svcne 0x0080f5b3 │ │ │ │ - ldcge 4, cr15, [r8], {127} @ 0x7f │ │ │ │ - stmdbge r8, {r8, r9, sp} │ │ │ │ - @ instruction: 0x4628461a │ │ │ │ - @ instruction: 0xf966f7f6 │ │ │ │ - bllt 0xff6f10e4 │ │ │ │ - ldrdcc pc, [r8], r5 │ │ │ │ - subpl pc, r0, #196, 6 @ 0x10000003 │ │ │ │ - andcs r9, r1, #-1879048192 @ 0x90000000 │ │ │ │ + strbpl pc, [r0], #-964 @ 0xfffffc3c @ │ │ │ │ + strls r9, [r9], #-1291 @ 0xfffffaf5 │ │ │ │ + blx 0x1bf1126 │ │ │ │ + rsbcs lr, r0, #8, 8 @ 0x8000000 │ │ │ │ + adceq pc, r0, #192, 4 │ │ │ │ + movweq lr, #10756 @ 0x2a04 │ │ │ │ + @ instruction: 0xf0002b60 │ │ │ │ + vcge.s8 q4, q8, q7 │ │ │ │ + blcs 0x8d34e4 │ │ │ │ + strhi pc, [r6, #-0]! │ │ │ │ + @ instruction: 0xf0002b40 │ │ │ │ + blcs 0xd457c │ │ │ │ + stcge 4, cr15, [pc], #-508 @ 0xb2f70 │ │ │ │ + vsubw.s8 q9, q8, d0 │ │ │ │ + @ instruction: 0xf0040310 │ │ │ │ + eormi r0, r3, pc, lsl #4 │ │ │ │ + vsubl.u8 , d4, d9 │ │ │ │ + andls r4, r8, #805306368 @ 0x30000000 │ │ │ │ + andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ + strcs lr, [sl], #-2509 @ 0xfffff633 │ │ │ │ + @ instruction: 0xf0002b00 │ │ │ │ + @ instruction: 0xf5b3871e │ │ │ │ + @ instruction: 0xf47f1f80 │ │ │ │ + movwcs sl, #3096 @ 0xc18 │ │ │ │ + ldrmi sl, [sl], -r8, lsl #18 │ │ │ │ + @ instruction: 0xf7f64628 │ │ │ │ + @ instruction: 0xf7fff965 │ │ │ │ + @ instruction: 0xf8d5bbd8 │ │ │ │ + vaddl.u8 , d20, d8 │ │ │ │ + andls r3, ip, #805306368 @ 0x30000000 │ │ │ │ + sbcpl pc, r0, #196, 6 @ 0x10000003 │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ + andcs r9, r1, #-1610612736 @ 0xa0000000 │ │ │ │ vsubl.u8 , d4, d8 │ │ │ │ andls r1, lr, #196, 4 @ 0x4000000c │ │ │ │ - sbcpl pc, r0, #196, 6 @ 0x10000003 │ │ │ │ - @ instruction: 0xf004920a │ │ │ │ - andls r0, sp, #-268435456 @ 0xf0000000 │ │ │ │ - andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - vsubl.u8 , d4, d11 │ │ │ │ - andls r3, ip, #805306368 @ 0x30000000 │ │ │ │ + andeq pc, pc, #4 │ │ │ │ + vsubl.u8 , d4, d13 │ │ │ │ + andls r4, fp, #805306368 @ 0x30000000 │ │ │ │ subne pc, r1, #196, 6 @ 0x10000003 │ │ │ │ - @ instruction: 0xf414920f │ │ │ │ - @ instruction: 0xf0401280 │ │ │ │ - stmdbge r8, {r0, r1, r2, r3, r7, r9, pc} │ │ │ │ - @ instruction: 0xf7f84628 │ │ │ │ - @ instruction: 0xf7fffcdb │ │ │ │ - @ instruction: 0xf3c4bbb3 │ │ │ │ - vsubl.u8 , d4, d1 │ │ │ │ - @ instruction: 0xf00456c0 │ │ │ │ - vaddw.u8 q8, q2, d15 │ │ │ │ - vqrdmlah.s , q10, d0[1] │ │ │ │ - vqdmulh.s , q2, d1[0] │ │ │ │ - bcs 0x13f158 │ │ │ │ - strmi pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ - tstls sp, sl, lsl #12 │ │ │ │ - @ instruction: 0xf000940b │ │ │ │ - bcs 0x193a80 │ │ │ │ - eorhi pc, r0, #0 │ │ │ │ - ldrdcc pc, [r8], r5 │ │ │ │ - @ instruction: 0xf04f2a01 │ │ │ │ - andls r0, ip, r0, lsl #8 │ │ │ │ + vsubl.u8 , d4, d15 │ │ │ │ + andls r5, r9, #64, 4 │ │ │ │ + addne pc, r0, #20, 8 @ 0x14000000 │ │ │ │ + addhi pc, lr, #64 @ 0x40 │ │ │ │ + strtmi sl, [r8], -r8, lsl #18 │ │ │ │ + ldc2l 7, cr15, [sl], {248} @ 0xf8 │ │ │ │ + bllt 0xfedb11f0 │ │ │ │ + andpl pc, r1, #196, 6 @ 0x10000003 │ │ │ │ + bicpl pc, r0, r4, asr #7 │ │ │ │ + strcc pc, [r3], -r4, asr #7 │ │ │ │ + cdpne 3, 12, cr15, cr4, cr4, {6} │ │ │ │ + mcrrne 3, 12, pc, r1, cr4 @ │ │ │ │ + andmi pc, r3, r4, asr #7 │ │ │ │ + @ instruction: 0xf0042a02 │ │ │ │ + strls r0, [ip], -pc, lsl #8 │ │ │ │ + strls r9, [sp], #-266 @ 0xfffffef6 │ │ │ │ + subhi pc, sl, #0 │ │ │ │ + @ instruction: 0xf0002a03 │ │ │ │ + @ instruction: 0xf8d58221 │ │ │ │ + strcs r3, [r0], #-136 @ 0xffffff78 │ │ │ │ + andls r2, fp, r1, lsl #20 │ │ │ │ strtmi sl, [r8], -r8, lsl #18 │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ streq pc, [r0, #-79] @ 0xffffffb1 │ │ │ │ andeq pc, r2, #79 @ 0x4f │ │ │ │ eors pc, r8, sp, asr #17 │ │ │ │ eorsgt pc, ip, sp, asr #17 │ │ │ │ strmi lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ - andhi pc, r6, #0 │ │ │ │ + andhi pc, r8, #0 │ │ │ │ stc2 7, cr15, [sl], #992 @ 0x3e0 │ │ │ │ - bllt 0xfe171190 │ │ │ │ + bllt 0xfe1b1250 │ │ │ │ bicpl pc, r0, r4, asr #7 │ │ │ │ stccc 3, cr15, [r3], {196} @ 0xc4 │ │ │ │ vaddw.u8 , q2, d10 │ │ │ │ vsubl.u8 q8, d4, d11 │ │ │ │ adceq r4, r1, #3 │ │ │ │ msrhi CPSR_xc, r0, lsl #2 │ │ │ │ ldrdcc pc, [r8], r5 │ │ │ │ @@ -166810,108 +166858,108 @@ │ │ │ │ andls r4, sp, #40, 12 @ 0x2800000 │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ strcs r2, [r0], #-514 @ 0xfffffdfe │ │ │ │ @ instruction: 0xf8cd2500 │ │ │ │ stmib sp, {r4, r5, lr, pc}^ │ │ │ │ @ instruction: 0xf7f84508 │ │ │ │ @ instruction: 0xf7fffcff │ │ │ │ - @ instruction: 0xf8d5bb63 │ │ │ │ + @ instruction: 0xf8d5bb64 │ │ │ │ andcs r3, r0, #136 @ 0x88 │ │ │ │ strtmi sl, [r8], -r8, lsl #18 │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ - strbpl pc, [r0, #-964] @ 0xfffffc3c @ │ │ │ │ - strcs r9, [r1, #-1289] @ 0xfffffaf7 │ │ │ │ - vabal.u8 , d4, d8 │ │ │ │ + strcc pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ + vabal.u8 , d4, d12 │ │ │ │ strls r5, [sl, #-1472] @ 0xfffffa40 │ │ │ │ - strmi pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ - vabal.u8 , d4, d11 │ │ │ │ - vabal.u8 , d4, d3 │ │ │ │ - strls r0, [ip, #-1035] @ 0xfffffbf5 │ │ │ │ - @ instruction: 0xf7f8940d │ │ │ │ + strls r2, [r8, #-1281] @ 0xfffffaff │ │ │ │ + streq pc, [fp, #-964] @ 0xfffffc3c │ │ │ │ + vabal.u8 , d4, d13 │ │ │ │ + vabal.u8 q10, d4, d3 │ │ │ │ + strls r5, [fp, #-1088] @ 0xfffffbc0 │ │ │ │ + @ instruction: 0xf7f89409 │ │ │ │ @ instruction: 0xf7fffce3 │ │ │ │ - @ instruction: 0xf5b3bb47 │ │ │ │ + @ instruction: 0xf5b3bb48 │ │ │ │ @ instruction: 0xf0000f00 │ │ │ │ subcs r8, r0, #-1627389952 @ 0x9f000000 │ │ │ │ adceq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf0004293 │ │ │ │ @ instruction: 0xf5b38486 │ │ │ │ @ instruction: 0xf47f1f00 │ │ │ │ - vpadd.i8 q13, , │ │ │ │ + vpadd.i8 q13, , q9 │ │ │ │ vsubw.s8 q8, q8, d0 │ │ │ │ eormi r0, r3, r0, lsl r3 │ │ │ │ rsbsmi pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andseq pc, r0, #192, 4 │ │ │ │ tstpeq pc, r4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0x91094293 │ │ │ │ smlabtmi r3, r4, r3, pc @ │ │ │ │ strcs pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ strls r9, [sl], #-264 @ 0xfffffef8 │ │ │ │ - blge 0x17f044c │ │ │ │ + blge 0x183050c │ │ │ │ stmdbge r8, {r0, r9, sp} │ │ │ │ @ instruction: 0xf7f64628 │ │ │ │ @ instruction: 0xf7fff9e1 │ │ │ │ - cmpcs r0, sp, lsl fp │ │ │ │ + cmpcs r0, lr, lsl fp │ │ │ │ asreq pc, r0, #5 @ │ │ │ │ @ instruction: 0xf000428b │ │ │ │ addsmi r8, r3, #240, 6 @ 0xc0000003 │ │ │ │ mvnhi pc, #0 │ │ │ │ svceq 0x0000f5b3 │ │ │ │ - blge 0x12f0474 │ │ │ │ + blge 0x1330534 │ │ │ │ strtmi sl, [r8], -r8, lsl #18 │ │ │ │ - andeq pc, pc, #4 │ │ │ │ - movwcc pc, #13252 @ 0x33c4 @ │ │ │ │ - andcc lr, r8, #3358720 @ 0x334000 │ │ │ │ + sbcne pc, r4, #196, 6 @ 0x10000003 │ │ │ │ movwmi pc, #17348 @ 0x43c4 @ │ │ │ │ - strbne pc, [r4], #964 @ 0x3c4 @ │ │ │ │ - movwmi lr, #43469 @ 0xa9cd │ │ │ │ - blx 0x1a7128c │ │ │ │ - blt 0x71298 │ │ │ │ + movwcs lr, #43469 @ 0xa9cd │ │ │ │ + movwcc pc, #13252 @ 0x33c4 @ │ │ │ │ + streq pc, [pc], #-4 @ 0xb3350 │ │ │ │ + strcc lr, [r8], #-2509 @ 0xfffff633 │ │ │ │ + blx 0x1a7134c │ │ │ │ + blt 0xb1358 │ │ │ │ svceq 0x0020f5b3 │ │ │ │ cmpphi r2, #0 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf0004293 │ │ │ │ eorcs r8, r0, #2080374784 @ 0x7c000000 │ │ │ │ addeq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf47f4293 │ │ │ │ - @ instruction: 0xf44fab29 │ │ │ │ + @ instruction: 0xf44fab2a │ │ │ │ vbic.i32 , #0 @ 0x00000000 │ │ │ │ eormi r0, r3, r0, lsl r3 │ │ │ │ - andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - andls r2, r9, #64, 22 @ 0x10000 │ │ │ │ - andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - vsubl.u8 , d4, d8 │ │ │ │ - @ instruction: 0xf0042281 │ │ │ │ - stmib sp, {r0, r1, r2, r3, sl}^ │ │ │ │ - @ instruction: 0xf47f420a │ │ │ │ - stmdbge r8, {r0, r2, r4, r8, r9, fp, sp, pc} │ │ │ │ + andeq pc, pc, #4 │ │ │ │ + andls r2, sl, #64, 22 @ 0x10000 │ │ │ │ + addcs pc, r1, #196, 6 @ 0x10000003 │ │ │ │ + vsubl.u8 , d4, d11 │ │ │ │ + vsubl.u8 , d4, d3 │ │ │ │ + stmib sp, {r0, r1, sl, lr}^ │ │ │ │ + @ instruction: 0xf47f2408 │ │ │ │ + stmdbge r8, {r1, r2, r4, r8, r9, fp, sp, pc} │ │ │ │ @ instruction: 0xf7f44628 │ │ │ │ @ instruction: 0xf7ffff3f │ │ │ │ - @ instruction: 0xf5b3bad7 │ │ │ │ + @ instruction: 0xf5b3bad8 │ │ │ │ @ instruction: 0xf0000f20 │ │ │ │ addsmi r8, r3, #144, 8 @ 0x90000000 │ │ │ │ ldrbhi pc, [sp], #-0 @ │ │ │ │ vsubl.s8 q9, d0, d16 │ │ │ │ addsmi r0, r3, #128, 4 │ │ │ │ - blge 0x170500 │ │ │ │ + blge 0x1b05c0 │ │ │ │ cmnpvc r0, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ tstpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - blcs 0x10c339c │ │ │ │ + blcs 0x10c345c │ │ │ │ ldrthi pc, [r1], -r0 @ │ │ │ │ svcvc 0x0060f5b3 │ │ │ │ - bge 0xffe70518 │ │ │ │ + bge 0xffeb05d8 │ │ │ │ movtvs pc, #1028 @ 0x404 @ │ │ │ │ - andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + andeq pc, pc, #4 │ │ │ │ svcvs 0x0040f5b3 │ │ │ │ - vsubl.u8 , d4, d9 │ │ │ │ - @ instruction: 0xf0043203 │ │ │ │ - andls r0, r8, #251658240 @ 0xf000000 │ │ │ │ - @ instruction: 0xf47f940a │ │ │ │ - stmdbge r8, {r0, r1, r2, r5, r6, r7, r9, fp, sp, pc} │ │ │ │ + vsubl.u8 , d4, d10 │ │ │ │ + vsubl.u8 , d4, d3 │ │ │ │ + stmib sp, {r0, r1, sl, lr}^ │ │ │ │ + @ instruction: 0xf47f2408 │ │ │ │ + stmdbge r8, {r3, r5, r6, r7, r9, fp, sp, pc} │ │ │ │ @ instruction: 0xf7f54628 │ │ │ │ @ instruction: 0xf7fffb1d │ │ │ │ - stmdbcs sp, {r0, r3, r5, r7, r9, fp, ip, sp, pc} │ │ │ │ + stmdbcs sp, {r1, r3, r5, r7, r9, fp, ip, sp, pc} │ │ │ │ andcs fp, r0, #148, 30 @ 0x250 │ │ │ │ ldr r2, [r4, #513]! @ 0x201 │ │ │ │ svclt 0x0094290d │ │ │ │ andcs r2, r1, #0, 4 │ │ │ │ stmiblt r1!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldrdne pc, [r8], r5 │ │ │ │ andcc lr, ip, #3358720 @ 0x334000 │ │ │ │ @@ -166921,454 +166969,454 @@ │ │ │ │ orrhi pc, lr, #64, 4 │ │ │ │ movteq pc, #417 @ 0x1a1 @ │ │ │ │ vqdmulh.s d2, d0, d7 │ │ │ │ stmdbcc r2, {r0, r3, r9, pc}^ │ │ │ │ vmla.i8 d2, d0, d5 │ │ │ │ ldm pc, {r1, r3, r8, sl, pc}^ @ │ │ │ │ movweq pc, #12289 @ 0x3001 @ │ │ │ │ - bleq 0x3767c4 │ │ │ │ + bleq 0x376884 │ │ │ │ andcs r2, r2, #134217728 @ 0x8000000 │ │ │ │ strtmi sl, [r8], -r8, lsl #18 │ │ │ │ @ instruction: 0xf9e0f7f8 │ │ │ │ - blt 0x1fb139c │ │ │ │ + blt 0x1ff145c │ │ │ │ ldrb r2, [r6, r6, lsl #6]! │ │ │ │ ldrb r2, [r4, r4, lsl #6]! │ │ │ │ ldrdcs pc, [r8], r5 │ │ │ │ stmib sp, {r8, sp}^ │ │ │ │ andcs r0, r0, ip, lsl #6 │ │ │ │ stmib sp, {r0, r3, r4, r9, fp, sp}^ │ │ │ │ vrhadd.s8 d16, d0, d8 │ │ │ │ @ instruction: 0xf1a28359 │ │ │ │ - blcs 0x2740c4 │ │ │ │ + blcs 0x274184 │ │ │ │ mvnhi pc, r0, lsl #4 │ │ │ │ - bcs 0x201cd4 │ │ │ │ + bcs 0x201d94 │ │ │ │ strbthi pc, [r8], #512 @ 0x200 @ │ │ │ │ @ instruction: 0xf002e8df │ │ │ │ stceq 3, cr0, [sp, #-12] │ │ │ │ movwcs r0, #11019 @ 0x2b0b │ │ │ │ stmdbge r8, {r9, sp} │ │ │ │ @ instruction: 0xf7f84628 │ │ │ │ @ instruction: 0xf7fffbf3 │ │ │ │ - movwcs fp, #27223 @ 0x6a57 │ │ │ │ + movwcs fp, #27224 @ 0x6a58 │ │ │ │ movwcs lr, #18422 @ 0x47f6 │ │ │ │ - ldc 7, cr14, [pc, #976] @ 0xb37c4 │ │ │ │ + ldc 7, cr14, [pc, #976] @ 0xb3884 │ │ │ │ @ instruction: 0xf8d57bb8 │ │ │ │ stmib sp, {r3, r7, ip}^ │ │ │ │ ldmdbcs r9, {r0, r1, r3, sl, fp} │ │ │ │ stc 2, cr9, [sp, #52] @ 0x34 │ │ │ │ vqdmulh.s d23, d0, d8 │ │ │ │ @ instruction: 0xf1a181c5 │ │ │ │ - blcs 0x274110 │ │ │ │ + blcs 0x2741d0 │ │ │ │ @ instruction: 0x81bef200 │ │ │ │ stmdbcs r5, {r1, r6, r8, fp, ip, sp} │ │ │ │ ldrhi pc, [r9, r0, lsl #4] │ │ │ │ @ instruction: 0xf001e8df │ │ │ │ stceq 3, cr0, [sp, #-12] │ │ │ │ movwcs r0, #11019 @ 0x2b0b │ │ │ │ stmdbge r8, {r1, r9, sp} │ │ │ │ @ instruction: 0xf7f84628 │ │ │ │ @ instruction: 0xf7fffbcd │ │ │ │ - movwcs fp, #27185 @ 0x6a31 │ │ │ │ + movwcs fp, #27186 @ 0x6a32 │ │ │ │ movwcs lr, #18422 @ 0x47f6 │ │ │ │ @ instruction: 0xf8d5e7f4 │ │ │ │ smlabbcs r0, r8, r0, r2 │ │ │ │ movweq lr, #51661 @ 0xc9cd │ │ │ │ - bcs 0x6fb44c │ │ │ │ + bcs 0x6fb50c │ │ │ │ smlabteq r8, sp, r9, lr │ │ │ │ orrshi pc, r0, r0, asr #4 │ │ │ │ movteq pc, #418 @ 0x1a2 @ │ │ │ │ vqdmulh.s d2, d0, d7 │ │ │ │ - bcc 0x1153ac4 │ │ │ │ + bcc 0x1153b84 │ │ │ │ vpmax.s8 d2, d0, d5 │ │ │ │ ldm pc, {r0, r1, r2, r4, r7, sl, pc}^ @ │ │ │ │ movweq pc, #12290 @ 0x3002 @ │ │ │ │ - bleq 0x3768a4 │ │ │ │ + bleq 0x376964 │ │ │ │ andcs r2, r0, #134217728 @ 0x8000000 │ │ │ │ strtmi sl, [r8], -r8, lsl #18 │ │ │ │ @ instruction: 0xf970f7f8 │ │ │ │ - blt 0x3b147c │ │ │ │ + blt 0x3f153c │ │ │ │ ldrb r2, [r6, r6, lsl #6]! │ │ │ │ ldrb r2, [r4, r4, lsl #6]! │ │ │ │ - andeq pc, pc, #3 │ │ │ │ - stmib sp, {r0, r8, r9, sp}^ │ │ │ │ - vsubl.u8 , d4, d8 │ │ │ │ - tstcs r0, r3, lsl #4 │ │ │ │ - addsmi r9, sl, sl, lsl #2 │ │ │ │ - rsclt r9, r2, #12, 4 @ 0xc0000000 │ │ │ │ - ldrbtmi pc, [r0], #-1044 @ 0xfffffbec @ │ │ │ │ - @ instruction: 0xf47f920b │ │ │ │ - stmdbge r8, {r0, r1, r2, r3, r5, r9, fp, sp, pc} │ │ │ │ + @ instruction: 0xf0022301 │ │ │ │ + andls r0, r9, #-268435456 @ 0xf0000000 │ │ │ │ + andls fp, fp, #536870926 @ 0x2000000e │ │ │ │ + andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + @ instruction: 0xf4149308 │ │ │ │ + blx 0x144720 │ │ │ │ + andls pc, ip, #805306368 @ 0x30000000 │ │ │ │ + andeq pc, r0, #79 @ 0x4f │ │ │ │ + @ instruction: 0xf47f920a │ │ │ │ + stmdbge r8, {r1, r2, r3, r5, r9, fp, sp, pc} │ │ │ │ vmax.s8 d20, d5, d24 │ │ │ │ vmvn.i32 q8, #1280 @ 0x00000500 │ │ │ │ strls r0, [r0], #-517 @ 0xfffffdfb │ │ │ │ - mcr2 7, 6, pc, cr14, cr6, {7} @ │ │ │ │ - stmiblt fp!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - mrscs r2, R9_usr │ │ │ │ - vsubl.u8 , d4, d10 │ │ │ │ - @ instruction: 0xf0032203 │ │ │ │ - tstls r8, pc, lsl #6 │ │ │ │ - movwls r4, #37002 @ 0x908a │ │ │ │ - rsclt r9, r3, #12, 4 @ 0xc0000000 │ │ │ │ - @ instruction: 0xf414930b │ │ │ │ + mcr2 7, 6, pc, cr12, cr6, {7} @ │ │ │ │ + stmiblt sl!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + andls r2, r8, #268435456 @ 0x10000000 │ │ │ │ + andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + movweq pc, #61443 @ 0xf003 @ │ │ │ │ + movwls fp, #37601 @ 0x92e1 │ │ │ │ + movwcs r0, #82 @ 0x52 │ │ │ │ + andne lr, fp, #3358720 @ 0x334000 │ │ │ │ + @ instruction: 0xf414930a │ │ │ │ @ instruction: 0xf47f4370 │ │ │ │ - stmdbge r8, {r0, r1, r4, r9, fp, sp, pc} │ │ │ │ + stmdbge r8, {r1, r4, r9, fp, sp, pc} │ │ │ │ @ instruction: 0xf6454628 │ │ │ │ vmlal.s , d16, d1[1] │ │ │ │ movwls r0, #522 @ 0x20a │ │ │ │ - mrc2 7, 5, pc, cr2, cr6, {7} │ │ │ │ - stmiblt pc, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ @ │ │ │ │ - blx 0x12f14dc │ │ │ │ - stmiblt fp, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + mrc2 7, 5, pc, cr0, cr6, {7} │ │ │ │ + stmiblt lr, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + blx 0x12715a0 │ │ │ │ + stmiblt sl, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldrdcc pc, [r8], r5 │ │ │ │ - andls r2, ip, r0, lsl #2 │ │ │ │ - blcs 0x6fb50c │ │ │ │ + andls r2, fp, r0, lsl #2 │ │ │ │ + blcs 0x6fb5d0 │ │ │ │ andgt lr, lr, #3358720 @ 0x334000 │ │ │ │ smlabteq r8, sp, r9, lr │ │ │ │ - strthi pc, [sp], #-576 @ 0xfffffdc0 │ │ │ │ + strthi pc, [fp], #-576 @ 0xfffffdc0 │ │ │ │ subeq pc, r0, #-1073741784 @ 0xc0000028 │ │ │ │ vpmax.s8 d2, d0, d7 │ │ │ │ - blcc 0x1153a00 │ │ │ │ + blcc 0x1153abc │ │ │ │ vqdmulh.s d2, d0, d5 │ │ │ │ - ldm pc, {r0, r1, r2, r4, r5, r7, sl, pc}^ @ │ │ │ │ + ldm pc, {r0, r2, r4, r5, r7, sl, pc}^ @ │ │ │ │ movweq pc, #12291 @ 0x3003 @ │ │ │ │ - bleq 0x376968 │ │ │ │ + bleq 0x376a2c │ │ │ │ andcs r2, r0, #134217728 @ 0x8000000 │ │ │ │ strtmi sl, [r8], -r8, lsl #18 │ │ │ │ - blx 0xa71520 │ │ │ │ - stmiblt r9!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + blx 0x9f15e4 │ │ │ │ + stmiblt r8!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ ldrb r2, [r6, r6, lsl #6]! │ │ │ │ ldrb r2, [r4, r4, lsl #6]! │ │ │ │ ldrdcc pc, [r8], r5 │ │ │ │ - andls r2, ip, r0, lsl #2 │ │ │ │ - blcs 0x6fb558 │ │ │ │ + andls r2, fp, r0, lsl #2 │ │ │ │ + blcs 0x6fb61c │ │ │ │ andgt lr, lr, #3358720 @ 0x334000 │ │ │ │ smlabteq r8, sp, r9, lr │ │ │ │ mvnshi pc, #64, 4 │ │ │ │ subeq pc, r0, #-1073741784 @ 0xc0000028 │ │ │ │ vpmax.s8 d2, d0, d7 │ │ │ │ - blcc 0x11539b4 │ │ │ │ + blcc 0x1153a70 │ │ │ │ vqdmulh.s d2, d0, d5 │ │ │ │ - ldm pc, {r1, r2, r3, r7, sl, pc}^ @ │ │ │ │ + ldm pc, {r2, r3, r7, sl, pc}^ @ │ │ │ │ movweq pc, #12291 @ 0x3003 @ │ │ │ │ - bleq 0x3769b4 │ │ │ │ + bleq 0x376a78 │ │ │ │ andcs r2, r0, #134217728 @ 0x8000000 │ │ │ │ strtmi sl, [r8], -r8, lsl #18 │ │ │ │ - blx 0xfebf156c │ │ │ │ - stmiblt r4, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + blx 0xfeb71630 │ │ │ │ + stmiblt r3, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ ldrb r2, [r6, r6, lsl #6]! │ │ │ │ ldrb r2, [r4, r4, lsl #6]! │ │ │ │ - @ instruction: 0xf9f8f7f8 │ │ │ │ - ldmdblt fp!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + @ instruction: 0xf9f6f7f8 │ │ │ │ + ldmdblt sl!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldrdcc pc, [r8], r5 │ │ │ │ - andls r2, ip, r0, lsl #2 │ │ │ │ - blcs 0x6fb5ac │ │ │ │ + andls r2, fp, r0, lsl #2 │ │ │ │ + blcs 0x6fb670 │ │ │ │ @ instruction: 0xec0ee9cd │ │ │ │ smlabteq r8, sp, r9, lr │ │ │ │ - @ instruction: 0x83aaf240 │ │ │ │ + @ instruction: 0x83a8f240 │ │ │ │ subeq pc, r0, #-1073741784 @ 0xc0000028 │ │ │ │ vpmax.s8 d2, d0, d7 │ │ │ │ - blcc 0x1153960 │ │ │ │ + blcc 0x1153a1c │ │ │ │ vqdmulh.s d2, d0, d5 │ │ │ │ - ldm pc, {r0, r1, r3, r7, sl, pc}^ @ │ │ │ │ + ldm pc, {r0, r3, r7, sl, pc}^ @ │ │ │ │ movweq pc, #12291 @ 0x3003 @ │ │ │ │ - bleq 0x376a08 │ │ │ │ + bleq 0x376acc │ │ │ │ andcs r2, r2, #134217728 @ 0x8000000 │ │ │ │ strtmi sl, [r8], -r8, lsl #18 │ │ │ │ - @ instruction: 0xf9d6f7f8 │ │ │ │ - ldmdblt r9, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + @ instruction: 0xf9d4f7f8 │ │ │ │ + ldmdblt r8, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldrb r2, [r6, r6, lsl #6]! │ │ │ │ ldrb r2, [r4, r4, lsl #6]! │ │ │ │ ldrdcs pc, [r8], r5 │ │ │ │ - andls r2, ip, r0, lsl #2 │ │ │ │ - bcs 0x6fb5f8 │ │ │ │ - eors pc, r8, sp, asr #17 │ │ │ │ - eorsgt pc, ip, sp, asr #17 │ │ │ │ + andls r2, fp, r0, lsl #2 │ │ │ │ + bcs 0x6fb6bc │ │ │ │ + @ instruction: 0xec0ee9cd │ │ │ │ smlabteq r8, sp, r9, lr │ │ │ │ orrshi pc, r3, #64, 4 │ │ │ │ movteq pc, #418 @ 0x1a2 @ │ │ │ │ vqdmulh.s d2, d0, d7 │ │ │ │ - bcc 0x1153910 │ │ │ │ + bcc 0x11539d0 │ │ │ │ vpmax.s8 d2, d0, d5 │ │ │ │ - ldm pc, {r3, r8, r9, sl, pc}^ @ │ │ │ │ + ldm pc, {r1, r2, r8, r9, sl, pc}^ @ │ │ │ │ movweq pc, #12290 @ 0x3002 @ │ │ │ │ - bleq 0x376a58 │ │ │ │ + bleq 0x376b18 │ │ │ │ andcs r2, r2, #134217728 @ 0x8000000 │ │ │ │ strtmi sl, [r8], -r8, lsl #18 │ │ │ │ - blx 0x1771610 │ │ │ │ - ldmdblt r2!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + blx 0x17716d0 │ │ │ │ + ldmdblt r3!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ ldrb r2, [r6, r6, lsl #6]! │ │ │ │ ldrb r2, [r4, r4, lsl #6]! │ │ │ │ @ instruction: 0xf9a6f7f8 │ │ │ │ - stmdblt r9!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + stmdblt sl!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ stmdbge r8, {r9, sp} │ │ │ │ @ instruction: 0xf7f84628 │ │ │ │ @ instruction: 0xf7fff99f │ │ │ │ - @ instruction: 0xf414b922 │ │ │ │ + @ instruction: 0xf414b923 │ │ │ │ @ instruction: 0xf0402f70 │ │ │ │ @ instruction: 0xf0148479 │ │ │ │ @ instruction: 0xf47f0fec │ │ │ │ - @ instruction: 0xf004a91a │ │ │ │ - blcc 0xf42b4 │ │ │ │ + @ instruction: 0xf004a91b │ │ │ │ + blcc 0xf4374 │ │ │ │ @ instruction: 0xf63f2b0f │ │ │ │ - andge sl, r1, #20, 18 @ 0x50000 │ │ │ │ + andge sl, r1, #344064 @ 0x54000 │ │ │ │ @ instruction: 0xf023f852 │ │ │ │ - andeq r3, fp, r3, ror #13 │ │ │ │ - ldrdeq r3, [fp], -r9 │ │ │ │ - @ instruction: 0x000b36bb │ │ │ │ - muleq fp, r3, r8 │ │ │ │ - muleq fp, r3, r8 │ │ │ │ - muleq fp, r3, r8 │ │ │ │ - muleq fp, r3, r8 │ │ │ │ - muleq fp, r3, r8 │ │ │ │ - muleq fp, r3, r8 │ │ │ │ - muleq fp, r3, r8 │ │ │ │ - muleq fp, r3, r8 │ │ │ │ - muleq fp, r3, r8 │ │ │ │ - muleq fp, r3, r8 │ │ │ │ - muleq fp, r3, r8 │ │ │ │ - muleq fp, r3, r8 │ │ │ │ - @ instruction: 0x000b36b1 │ │ │ │ + andeq r3, fp, r3, lsr #15 │ │ │ │ + muleq fp, r9, r7 │ │ │ │ + andeq r3, fp, fp, ror r7 │ │ │ │ + andeq r2, fp, r5, asr r9 │ │ │ │ + andeq r2, fp, r5, asr r9 │ │ │ │ + andeq r2, fp, r5, asr r9 │ │ │ │ + andeq r2, fp, r5, asr r9 │ │ │ │ + andeq r2, fp, r5, asr r9 │ │ │ │ + andeq r2, fp, r5, asr r9 │ │ │ │ + andeq r2, fp, r5, asr r9 │ │ │ │ + andeq r2, fp, r5, asr r9 │ │ │ │ + andeq r2, fp, r5, asr r9 │ │ │ │ + andeq r2, fp, r5, asr r9 │ │ │ │ + andeq r2, fp, r5, asr r9 │ │ │ │ + andeq r2, fp, r5, asr r9 │ │ │ │ + andeq r3, fp, r1, ror r7 │ │ │ │ @ instruction: 0xf7f34628 │ │ │ │ - @ instruction: 0xf7fff943 │ │ │ │ - stclvs 8, cr11, [fp, #-944]! @ 0xfffffc50 │ │ │ │ + @ instruction: 0xf7fff8e3 │ │ │ │ + stclvs 8, cr11, [fp, #-948]! @ 0xfffffc4c │ │ │ │ stmiavs r9!, {r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f71ac9 │ │ │ │ movwcs pc, #24217 @ 0x5e99 @ │ │ │ │ @ instruction: 0xf7ff60eb │ │ │ │ - svclt 0x0000b8e2 │ │ │ │ + svclt 0x0000b8e3 │ │ │ │ ... │ │ │ │ @ instruction: 0xf7f34628 │ │ │ │ @ instruction: 0xf7fffce3 │ │ │ │ - @ instruction: 0x4628b8d8 │ │ │ │ + @ instruction: 0x4628b8d9 │ │ │ │ stc2 7, cr15, [lr], #972 @ 0x3cc │ │ │ │ - ldmlt r3, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + ldmlt r4, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ strtmi sl, [r8], -r8, lsl #18 │ │ │ │ - vmlal.u , d20, d2[4] │ │ │ │ - vsubw.u8 q9, q2, d3 │ │ │ │ - stmib sp, {r0, r1, sl, lr}^ │ │ │ │ - movwcs r3, #4618 @ 0x120a │ │ │ │ - strcc lr, [r8], #-2509 @ 0xfffff633 │ │ │ │ + andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ + stmib sp, {r2, r5, r6, r7, r9, ip, sp, pc}^ │ │ │ │ + strls r3, [fp], #-521 @ 0xfffffdf7 │ │ │ │ + movwls r2, #33537 @ 0x8301 │ │ │ │ @ instruction: 0xffbaf7fd │ │ │ │ - stmialt r3, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmialt r4, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ svcne 0x0020f1b3 │ │ │ │ - ldmge r8!, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ + ldmge r9!, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ rsbsvs pc, ip, #1325400064 @ 0x4f000000 │ │ │ │ andseq pc, r0, #192, 4 │ │ │ │ - smlabtmi r3, r4, r3, pc @ │ │ │ │ + tstpeq pc, r4 @ p-variant is OBSOLETE │ │ │ │ movweq lr, #10756 @ 0x2a04 │ │ │ │ - vst4.8 {d25,d27,d29,d31}, [pc], r9 │ │ │ │ + vst4.8 {d25,d27,d29,d31}, [pc], sl │ │ │ │ vbic.i32 q11, #0 @ 0x00000000 │ │ │ │ vorr.i32 d16, #192 @ 0x000000c0 │ │ │ │ addmi r3, fp, #3 │ │ │ │ - streq pc, [pc], #-4 @ 0xb373c │ │ │ │ - strls r9, [sl], #-8 │ │ │ │ + strmi pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ + strls r9, [r9], #-8 │ │ │ │ strhi pc, [r0, #0]! │ │ │ │ bichi pc, pc, #0, 4 │ │ │ │ svcvs 0x0074f5b3 │ │ │ │ strhi pc, [lr, #0]! │ │ │ │ svcvs 0x007cf5b3 │ │ │ │ strhi pc, [r0, #0]! │ │ │ │ svcvs 0x0070f5b3 │ │ │ │ - ldmge r4, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ + ldmge r5, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ strtmi sl, [r8], -r8, lsl #18 │ │ │ │ andvc pc, sp, #1342177284 @ 0x50000004 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ @ instruction: 0xffd4f7f4 │ │ │ │ - ldmlt r2, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + ldmlt r3, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ stmdble fp, {r0, r1, r2, r3, r9, fp, sp} │ │ │ │ addsmi r2, r3, r1, lsl #6 │ │ │ │ svceq 0x00aaf413 │ │ │ │ movwhi pc, #32832 @ 0x8040 @ │ │ │ │ svcvc 0x0060f013 │ │ │ │ movwcs fp, #36632 @ 0x8f18 │ │ │ │ mrcge 4, 3, APSR_nzcv, cr1, cr15, {3} │ │ │ │ - mcr2 7, 3, pc, cr4, cr2, {7} @ │ │ │ │ + mcr2 7, 0, pc, cr4, cr2, {7} @ │ │ │ │ ldmible fp!, {r0, r1, r2, r3, r8, fp, sp}^ │ │ │ │ addmi r2, sl, r1, lsl #4 │ │ │ │ svceq 0x00aaf412 │ │ │ │ mcrge 4, 2, pc, cr2, cr15, {3} @ │ │ │ │ svcvc 0x0060f012 │ │ │ │ movwcs fp, #36632 @ 0x8f18 │ │ │ │ mrcge 4, 1, APSR_nzcv, cr12, cr15, {3} │ │ │ │ orrcs lr, r0, #62390272 @ 0x3b80000 │ │ │ │ tstpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ andeq pc, pc, #4 │ │ │ │ andls r4, r9, #35 @ 0x23 │ │ │ │ andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ vsubl.u8 , d4, d8 │ │ │ │ - vsubl.u8 , d4, d3 │ │ │ │ - stmib sp, {r0, r1, sl, sp}^ │ │ │ │ - blcs 0xc3ffc │ │ │ │ - ldmge r8, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ + vsubl.u8 q9, d4, d3 │ │ │ │ + stmib sp, {r0, r1, sl, ip, sp}^ │ │ │ │ + blcs 0xbc8bc │ │ │ │ + ldmge r9, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ andcs r2, r0, #67108864 @ 0x4000000 │ │ │ │ strtmi sl, [r8], -r8, lsl #18 │ │ │ │ ldc2 7, cr15, [sl, #-980] @ 0xfffffc2c │ │ │ │ - ldmdalt r8, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + ldmdalt r9, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ vsubw.s8 q9, q8, d0 │ │ │ │ @ instruction: 0xf0040310 │ │ │ │ eormi r0, r3, pc, lsl #4 │ │ │ │ vsubl.u8 , d4, d9 │ │ │ │ andls r4, r8, #805306368 @ 0x30000000 │ │ │ │ - andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - strcs pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ - andmi lr, sl, #3358720 @ 0x334000 │ │ │ │ + andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ + strcs lr, [sl], #-2509 @ 0xfffff633 │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ - andcs sl, r1, #8192000 @ 0x7d0000 │ │ │ │ + andcs sl, r1, #8257536 @ 0x7e0000 │ │ │ │ strtmi sl, [r8], -r8, lsl #18 │ │ │ │ stc2 7, cr15, [r0, #-980] @ 0xfffffc2c │ │ │ │ - ldmdalt lr!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + ldmdalt pc!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} @ │ │ │ │ vsubw.s8 q9, q8, d0 │ │ │ │ @ instruction: 0xf0040310 │ │ │ │ eormi r0, r3, pc, lsl #4 │ │ │ │ vsubl.u8 , d4, d9 │ │ │ │ andls r4, r8, #805306368 @ 0x30000000 │ │ │ │ - andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - strcs pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ - andmi lr, sl, #3358720 @ 0x334000 │ │ │ │ + andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ + strcs lr, [sl], #-2509 @ 0xfffff633 │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ - movwcs sl, #6243 @ 0x1863 │ │ │ │ + movwcs sl, #6244 @ 0x1864 │ │ │ │ ldrmi sl, [sl], -r8, lsl #18 │ │ │ │ @ instruction: 0xf7f54628 │ │ │ │ @ instruction: 0xf7fffce5 │ │ │ │ - orrcs fp, r0, #2293760 @ 0x230000 │ │ │ │ + orrcs fp, r0, #36, 16 @ 0x240000 │ │ │ │ tstpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ andeq pc, pc, #4 │ │ │ │ vsubl.u8 , d4, d9 │ │ │ │ andls r4, r8, #805306368 @ 0x30000000 │ │ │ │ - andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - vsubl.u8 , d4, d11 │ │ │ │ - andsmi r2, ip, r3, lsl #4 │ │ │ │ - @ instruction: 0xf000920a │ │ │ │ + andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + vsubl.u8 , d4, d10 │ │ │ │ + andsmi r3, ip, r3, lsl #4 │ │ │ │ + @ instruction: 0xf000920b │ │ │ │ addsmi r8, ip, #-1879048181 @ 0x9000000b │ │ │ │ - stmdage r6, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ + stmdage r7, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ stmdbge r8, {r0, r8, r9, sp} │ │ │ │ @ instruction: 0x4628461a │ │ │ │ ldc2 7, cr15, [r4, #980] @ 0x3d4 │ │ │ │ - stmdalt r6, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + stmdalt r7, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ rsbsvs pc, ip, #1325400064 @ 0x4f000000 │ │ │ │ andseq pc, r0, #192, 4 │ │ │ │ - smlabtmi r3, r4, r3, pc @ │ │ │ │ + tstpeq pc, r4 @ p-variant is OBSOLETE │ │ │ │ movweq lr, #10756 @ 0x2a04 │ │ │ │ - vst4.8 {d25,d27,d29,d31}, [pc], r9 │ │ │ │ + vst4.8 {d25,d27,d29,d31}, [pc], sl │ │ │ │ vbic.i32 q11, #0 @ 0x00000000 │ │ │ │ vorr.i32 d16, #192 @ 0x000000c0 │ │ │ │ addmi r3, fp, #3 │ │ │ │ - streq pc, [pc], #-4 @ 0xb38b0 │ │ │ │ - strls r9, [sl], #-8 │ │ │ │ + strmi pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ + strls r9, [r9], #-8 │ │ │ │ ldrbthi pc, [r8], #-0 @ │ │ │ │ adcshi pc, pc, #0, 4 │ │ │ │ svcvs 0x0074f5b3 │ │ │ │ strhi pc, [r6], #0 │ │ │ │ svcvs 0x007cf5b3 │ │ │ │ ldrbthi pc, [r8], #-0 @ │ │ │ │ svcvs 0x0070f5b3 │ │ │ │ - ldmdage sl, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ + ldmdage fp, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ strtmi sl, [r8], -r8, lsl #18 │ │ │ │ rscscs pc, sp, #72351744 @ 0x4500000 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ @ instruction: 0xff1af7f4 │ │ │ │ - svclt 0x00d8f7fe │ │ │ │ + svclt 0x00d9f7fe │ │ │ │ cmnpvc r0, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ tstpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ vmlal.s q9, d0, d0[0] │ │ │ │ eormi r0, r3, r0, lsl r2 │ │ │ │ @ instruction: 0xf0004293 │ │ │ │ subcs r8, r0, #872415235 @ 0x34000003 │ │ │ │ andseq pc, r0, #192, 4 │ │ │ │ vqsub.s8 d4, d16, d3 │ │ │ │ - blcs 0x10d4244 │ │ │ │ + blcs 0x10d4304 │ │ │ │ @ instruction: 0x83aaf000 │ │ │ │ svcvc 0x0040f5b3 │ │ │ │ - svcge 0x00f8f47e │ │ │ │ + svcge 0x00f9f47e │ │ │ │ + subvs pc, r0, #4, 8 @ 0x4000000 │ │ │ │ vsubw.u8 q9, q2, d0 │ │ │ │ - movwls r3, #49667 @ 0xc203 │ │ │ │ - @ instruction: 0xf0049208 │ │ │ │ - movwls r0, #45583 @ 0xb20f │ │ │ │ - movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ - strbvs pc, [r0], #-1028 @ 0xfffffbfc @ │ │ │ │ - movwcs lr, #39373 @ 0x99cd │ │ │ │ - svcvs 0x0040f5b4 │ │ │ │ - svcge 0x00e6f47e │ │ │ │ + movwls r4, #49411 @ 0xc103 │ │ │ │ + movwne lr, #43469 @ 0xa9cd │ │ │ │ + svcvs 0x0040f5b2 │ │ │ │ + movwcc pc, #13252 @ 0x33c4 @ │ │ │ │ + streq pc, [pc], #-4 @ 0xb39f4 │ │ │ │ + strcc lr, [r8], #-2509 @ 0xfffff633 │ │ │ │ + svcge 0x00e7f47e │ │ │ │ strtmi sl, [r8], -r8, lsl #18 │ │ │ │ mrc2 7, 2, pc, cr6, cr4, {7} │ │ │ │ - svclt 0x00a8f7fe │ │ │ │ + svclt 0x00a9f7fe │ │ │ │ strtmi sl, [r8], -r8, lsl #18 │ │ │ │ sbcseq pc, sp, #1342177284 @ 0x50000004 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ - movwcc pc, #13252 @ 0x33c4 @ │ │ │ │ - @ instruction: 0xf0049308 │ │ │ │ - movwls r0, #37647 @ 0x930f │ │ │ │ - orrne pc, r0, #196, 6 @ 0x10000003 │ │ │ │ - vsubw.u8 , q2, d12 │ │ │ │ + movwmi pc, #17348 @ 0x43c4 @ │ │ │ │ + vsubw.u8 , q2, d10 │ │ │ │ + movwls r3, #33539 @ 0x8303 │ │ │ │ + movweq pc, #61444 @ 0xf004 @ │ │ │ │ + vsubw.u8 , q2, d9 │ │ │ │ @ instruction: 0xf3c413c4 │ │ │ │ - stmib sp, {r2, sl, lr}^ │ │ │ │ - @ instruction: 0xf7f4430a │ │ │ │ + stmib sp, {r7, sl, ip}^ │ │ │ │ + @ instruction: 0xf7f4340b │ │ │ │ @ instruction: 0xf7fefdc3 │ │ │ │ - @ instruction: 0xf44fbf8f │ │ │ │ + @ instruction: 0xf44fbf90 │ │ │ │ vbic.i32 q11, #3072 @ 0x00000c00 │ │ │ │ eormi r0, r3, r0, lsl r3 │ │ │ │ rsbsvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andseq pc, r0, #192, 4 │ │ │ │ - smlabtmi r3, r4, r3, pc @ │ │ │ │ - @ instruction: 0x91094293 │ │ │ │ + tstpeq pc, r4 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0x910a4293 │ │ │ │ smlabtcc r3, r4, r3, pc @ │ │ │ │ - streq pc, [pc], #-4 @ 0xb399c │ │ │ │ - strls r9, [sl], #-264 @ 0xfffffef8 │ │ │ │ + strmi pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ + strls r9, [r9], #-264 @ 0xfffffef8 │ │ │ │ mvnhi pc, #0 │ │ │ │ rsbsvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andseq pc, r0, #192, 4 │ │ │ │ vqsub.s8 d4, d16, d3 │ │ │ │ @ instruction: 0xf5b382b5 │ │ │ │ @ instruction: 0xf0006f74 │ │ │ │ @ instruction: 0xf5b38451 │ │ │ │ @ instruction: 0xf0006f78 │ │ │ │ @ instruction: 0xf5b38443 │ │ │ │ @ instruction: 0xf47e6f70 │ │ │ │ - stmdbge r8, {r0, r1, r2, r3, r4, r7, r8, r9, sl, fp, sp, pc} │ │ │ │ + stmdbge r8, {r5, r7, r8, r9, sl, fp, sp, pc} │ │ │ │ @ instruction: 0xf6454628 │ │ │ │ vmov.i32 q9, #1280 @ 0x00000500 │ │ │ │ @ instruction: 0xf7f4020a │ │ │ │ @ instruction: 0xf7fefe9f │ │ │ │ - @ instruction: 0xf44fbf5d │ │ │ │ + @ instruction: 0xf44fbf5e │ │ │ │ vmvn.i32 q11, #3072 @ 0x00000c00 │ │ │ │ - vmov.i32 d16, #49152 @ 0x0000c000 │ │ │ │ - b 0x1c3df8 │ │ │ │ - tstls r9, r2, lsl #6 │ │ │ │ + @ instruction: 0xf0040210 │ │ │ │ + b 0x1b3ee8 │ │ │ │ + tstls sl, r2, lsl #6 │ │ │ │ cmnpvs r4, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ tstpeq r0, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ andcc pc, r3, r4, asr #7 │ │ │ │ - @ instruction: 0xf004428b │ │ │ │ - andls r0, r8, pc, lsl #8 │ │ │ │ - @ instruction: 0xf000940a │ │ │ │ + vsubl.u8 q10, d20, d11 │ │ │ │ + andls r4, r8, r3, lsl #8 │ │ │ │ + @ instruction: 0xf0009409 │ │ │ │ addsmi r8, r3, #939524096 @ 0x38000000 │ │ │ │ movwhi pc, #4096 @ 0x1000 @ │ │ │ │ rsbsvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andseq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf47e4293 │ │ │ │ - stmdbge r8, {r0, r2, r4, r5, r6, r8, r9, sl, fp, sp, pc} │ │ │ │ + stmdbge r8, {r1, r2, r4, r5, r6, r8, r9, sl, fp, sp, pc} │ │ │ │ vmax.s8 d20, d5, d24 │ │ │ │ vmvn.i32 d20, #3328 @ 0x00000d00 │ │ │ │ @ instruction: 0xf7f4020a │ │ │ │ @ instruction: 0xf7fefdf5 │ │ │ │ - orrcs fp, r0, #51, 30 @ 0xcc │ │ │ │ + orrcs fp, r0, #52, 30 @ 0xd0 │ │ │ │ tstpeq r0, #-268435444 @ p-variant is OBSOLETE @ 0xf000000c │ │ │ │ vsubl.s8 q9, d30, d0 │ │ │ │ eormi r0, r3, r0, lsl r2 │ │ │ │ @ instruction: 0xf47e4293 │ │ │ │ - @ instruction: 0xf7ffaf61 │ │ │ │ - andcs fp, r1, #761856 @ 0xba000 │ │ │ │ + @ instruction: 0xf7ffaf62 │ │ │ │ + andcs fp, r1, #765952 @ 0xbb000 │ │ │ │ strtmi sl, [r8], -r8, lsl #18 │ │ │ │ + movwcc pc, #13252 @ 0x33c4 @ │ │ │ │ + vsubw.u8 , q2, d8 │ │ │ │ + movwls r4, #45828 @ 0xb304 │ │ │ │ movweq pc, #61444 @ 0xf004 @ │ │ │ │ - vsubw.u8 , q2, d9 │ │ │ │ - movwls r3, #33539 @ 0x8303 │ │ │ │ - movwmi pc, #17348 @ 0x43c4 @ │ │ │ │ strbne pc, [r4], #964 @ 0x3c4 @ │ │ │ │ - movwmi lr, #43469 @ 0xa9cd │ │ │ │ + strcc lr, [r9], #-2509 @ 0xfffff633 │ │ │ │ mrc2 7, 0, pc, cr2, cr12, {7} │ │ │ │ - svclt 0x0014f7fe │ │ │ │ + svclt 0x0015f7fe │ │ │ │ @ instruction: 0xf67f2a0f │ │ │ │ movwcs sl, #7821 @ 0x1e8d │ │ │ │ @ instruction: 0xf4134093 │ │ │ │ @ instruction: 0xf0400faa │ │ │ │ @ instruction: 0xf013818f │ │ │ │ svclt 0x00187f60 │ │ │ │ @ instruction: 0xf47f2308 │ │ │ │ @@ -167382,1791 +167430,1789 @@ │ │ │ │ @ instruction: 0xf47f2308 │ │ │ │ @ instruction: 0xe66fac72 │ │ │ │ vsubw.s8 q9, q8, d0 │ │ │ │ @ instruction: 0xf0040310 │ │ │ │ andls r0, r9, #-268435456 @ 0xf0000000 │ │ │ │ andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ vsubl.u8 , d4, d8 │ │ │ │ - andls r3, fp, #805306368 @ 0x30000000 │ │ │ │ - andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - b 0x5d82f8 │ │ │ │ + andls r2, sl, #805306368 @ 0x30000000 │ │ │ │ + andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + b 0x5d83bc │ │ │ │ @ instruction: 0xf0000203 │ │ │ │ addsmi r8, sl, #228, 2 @ 0x39 │ │ │ │ - svcge 0x0016f47e │ │ │ │ + svcge 0x0017f47e │ │ │ │ andcs r2, r0, #67108864 @ 0x4000000 │ │ │ │ strtmi sl, [r8], -r8, lsl #18 │ │ │ │ stc2l 7, cr15, [r4], #-980 @ 0xfffffc2c │ │ │ │ - mrclt 7, 6, APSR_nzcv, cr6, cr14, {7} │ │ │ │ + mrclt 7, 6, APSR_nzcv, cr7, cr14, {7} │ │ │ │ vsubw.s8 q9, q8, d0 │ │ │ │ @ instruction: 0xf0040310 │ │ │ │ eormi r0, r3, pc, lsl #4 │ │ │ │ vsubl.u8 , d4, d9 │ │ │ │ andls r4, r8, #805306368 @ 0x30000000 │ │ │ │ - andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - strcs pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ - andmi lr, sl, #3358720 @ 0x334000 │ │ │ │ + andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ + strcs lr, [sl], #-2509 @ 0xfffff633 │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ @ instruction: 0xf5b381cd │ │ │ │ @ instruction: 0xf47e1f80 │ │ │ │ - movwcs sl, #3831 @ 0xef7 │ │ │ │ + movwcs sl, #3832 @ 0xef8 │ │ │ │ stmdbge r8, {r0, r9, sp} │ │ │ │ @ instruction: 0xf7f54628 │ │ │ │ @ instruction: 0xf7fefc45 │ │ │ │ - andcs fp, r0, #2928 @ 0xb70 │ │ │ │ + andcs fp, r0, #184, 28 @ 0xb80 │ │ │ │ strtmi sl, [r8], -r8, lsl #18 │ │ │ │ + movwcc pc, #13252 @ 0x33c4 @ │ │ │ │ + vsubw.u8 , q2, d8 │ │ │ │ + movwls r4, #45828 @ 0xb304 │ │ │ │ movweq pc, #61444 @ 0xf004 @ │ │ │ │ - vsubw.u8 , q2, d9 │ │ │ │ - movwls r3, #33539 @ 0x8303 │ │ │ │ - movwmi pc, #17348 @ 0x43c4 @ │ │ │ │ strbne pc, [r4], #964 @ 0x3c4 @ │ │ │ │ - movwmi lr, #43469 @ 0xa9cd │ │ │ │ + strcc lr, [r9], #-2509 @ 0xfffff633 │ │ │ │ stc2 7, cr15, [r2, #1008]! @ 0x3f0 │ │ │ │ - mcrlt 7, 5, pc, cr4, cr14, {7} @ │ │ │ │ + mcrlt 7, 5, pc, cr5, cr14, {7} @ │ │ │ │ vsubw.s8 q9, q8, d0 │ │ │ │ @ instruction: 0xf0040310 │ │ │ │ eormi r0, r3, pc, lsl #4 │ │ │ │ vsubl.u8 , d4, d9 │ │ │ │ andls r4, r8, #805306368 @ 0x30000000 │ │ │ │ - andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - strcs pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ - andmi lr, sl, #3358720 @ 0x334000 │ │ │ │ + andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ + strcs lr, [sl], #-2509 @ 0xfffff633 │ │ │ │ @ instruction: 0xf47e2b00 │ │ │ │ - stmdbge r8, {r0, r3, r6, r7, r9, sl, fp, sp, pc} │ │ │ │ + stmdbge r8, {r1, r3, r6, r7, r9, sl, fp, sp, pc} │ │ │ │ @ instruction: 0xf7f54628 │ │ │ │ @ instruction: 0xf7fefcc5 │ │ │ │ - vmull.p8 , d20, d11 │ │ │ │ - vsubl.u8 , d4, d3 │ │ │ │ - andls r1, r8, #128, 6 │ │ │ │ - @ instruction: 0xf00402e6 │ │ │ │ - movwls r0, #49679 @ 0xc20f │ │ │ │ + @ instruction: 0xf004be8c │ │ │ │ + vsubl.u8 q8, d4, d15 │ │ │ │ + rsceq r1, r6, #196, 6 @ 0x10000003 │ │ │ │ + movwcs lr, #43469 @ 0xa9cd │ │ │ │ movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ - andcc lr, r9, #3358720 @ 0x334000 │ │ │ │ - bicne pc, r4, #196, 6 @ 0x10000003 │ │ │ │ - @ instruction: 0xf53e930b │ │ │ │ - stmdbge r8, {r0, r4, r5, r7, r9, sl, fp, sp, pc} │ │ │ │ + andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + movwcs lr, #35277 @ 0x89cd │ │ │ │ + orrne pc, r0, #196, 6 @ 0x10000003 │ │ │ │ + @ instruction: 0xf53e930c │ │ │ │ + stmdbge r8, {r1, r4, r5, r7, r9, sl, fp, sp, pc} │ │ │ │ @ instruction: 0xf7f44628 │ │ │ │ @ instruction: 0xf7fefbcb │ │ │ │ - @ instruction: 0xf44fbe73 │ │ │ │ + @ instruction: 0xf44fbe74 │ │ │ │ vbic.i32 , #0 @ 0x00000000 │ │ │ │ subcs r0, r0, #16, 6 @ 0x40000000 │ │ │ │ andseq pc, r0, #192, 4 │ │ │ │ addsmi r4, r3, #35 @ 0x23 │ │ │ │ addhi pc, r2, #0 │ │ │ │ vmlal.s q9, d0, d0[0] │ │ │ │ addsmi r0, r3, #16, 4 │ │ │ │ tstphi r2, r0, lsl #4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf0002b40 │ │ │ │ @ instruction: 0xf5b38293 │ │ │ │ @ instruction: 0xf47e7f40 │ │ │ │ - movwcs sl, #3731 @ 0xe93 │ │ │ │ - andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - andls r9, r8, #12, 6 @ 0x30000000 │ │ │ │ - andeq pc, pc, #4 │ │ │ │ - vsubw.u8 , q2, d11 │ │ │ │ - vst2.8 {d4-d7}, [r4], r3 │ │ │ │ - stmib sp, {r6, sl, sp, lr}^ │ │ │ │ - @ instruction: 0xf5b42309 │ │ │ │ - @ instruction: 0xf47e6f40 │ │ │ │ - stmdbge r8, {r0, r7, r9, sl, fp, sp, pc} │ │ │ │ + @ instruction: 0xf404ae94 │ │ │ │ + movwcs r6, #576 @ 0x240 │ │ │ │ + smlabtmi r3, r4, r3, pc @ │ │ │ │ + stmib sp, {r2, r3, r8, r9, ip, pc}^ │ │ │ │ + @ instruction: 0xf5b2130a │ │ │ │ + vqrdmlsh.s q11, q2, d0[0] │ │ │ │ + @ instruction: 0xf0043303 │ │ │ │ + stmib sp, {r0, r1, r2, r3, sl}^ │ │ │ │ + @ instruction: 0xf47e3408 │ │ │ │ + stmdbge r8, {r1, r7, r9, sl, fp, sp, pc} │ │ │ │ @ instruction: 0xf7f44628 │ │ │ │ @ instruction: 0xf7fefcdd │ │ │ │ - stmdbge r8, {r0, r1, r6, r9, sl, fp, ip, sp, pc} │ │ │ │ + stmdbge r8, {r2, r6, r9, sl, fp, ip, sp, pc} │ │ │ │ vmax.s8 d20, d5, d24 │ │ │ │ vmov.i32 d16, #3328 @ 0x00000d00 │ │ │ │ vsubl.u8 q8, d4, d10 │ │ │ │ - movwls r3, #33539 @ 0x8303 │ │ │ │ - movweq pc, #61444 @ 0xf004 @ │ │ │ │ - vsubw.u8 , q2, d9 │ │ │ │ - movwls r1, #50048 @ 0xc380 │ │ │ │ + movwls r4, #41732 @ 0xa304 │ │ │ │ + movwcc pc, #13252 @ 0x33c4 @ │ │ │ │ + @ instruction: 0xf0049308 │ │ │ │ + movwls r0, #37647 @ 0x930f │ │ │ │ bicne pc, r4, #196, 6 @ 0x10000003 │ │ │ │ - strmi pc, [r4], #-964 @ 0xfffffc3c │ │ │ │ - movwmi lr, #43469 @ 0xa9cd │ │ │ │ + strne pc, [r0], #964 @ 0x3c4 │ │ │ │ + strcc lr, [fp], #-2509 @ 0xfffff633 │ │ │ │ mrrc2 7, 15, pc, lr, cr4 @ │ │ │ │ - mcrlt 7, 1, pc, cr10, cr14, {7} @ │ │ │ │ + mcrlt 7, 1, pc, cr11, cr14, {7} @ │ │ │ │ cmnpvs ip, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ tstpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ vst4.8 {d20-d23}, [pc :128], r3 │ │ │ │ vmvn.i32 q11, #0 @ 0x00000000 │ │ │ │ - vmov.i32 d16, #49152 @ 0x0000c000 │ │ │ │ - addsmi r4, r3, #-1073741824 @ 0xc0000000 │ │ │ │ - vaddw.u8 , q2, d9 │ │ │ │ - @ instruction: 0xf0043103 │ │ │ │ - tstls r8, pc, lsl #8 │ │ │ │ - @ instruction: 0xf000940a │ │ │ │ + @ instruction: 0xf0040210 │ │ │ │ + addsmi r0, r3, #-1073741821 @ 0xc0000003 │ │ │ │ + vaddw.u8 , q2, d10 │ │ │ │ + vaddw.u8 , q2, d3 │ │ │ │ + tstls r8, r3, lsl #8 │ │ │ │ + @ instruction: 0xf0009409 │ │ │ │ vhsub.s8 q4, q8, │ │ │ │ @ instruction: 0xf5b380f8 │ │ │ │ @ instruction: 0xf0006f74 │ │ │ │ @ instruction: 0xf5b382bf │ │ │ │ @ instruction: 0xf0006f78 │ │ │ │ @ instruction: 0xf5b382b1 │ │ │ │ @ instruction: 0xf47e6f70 │ │ │ │ - stmdbge r8, {r0, r1, r2, r3, r4, r5, r9, sl, fp, sp, pc} │ │ │ │ + stmdbge r8, {r6, r9, sl, fp, sp, pc} │ │ │ │ vmax.s8 d20, d5, d24 │ │ │ │ vmlal.s q11, d0, d1[5] │ │ │ │ @ instruction: 0xf7f4020a │ │ │ │ @ instruction: 0xf7fefd3f │ │ │ │ - @ instruction: 0xf44fbdfd │ │ │ │ + @ instruction: 0xf44fbdfe │ │ │ │ vbic.i32 q11, #3072 @ 0x00000c00 │ │ │ │ eormi r0, r3, r0, lsl r3 │ │ │ │ rsbsvs pc, r4, #1325400064 @ 0x4f000000 │ │ │ │ andseq pc, r0, #192, 4 │ │ │ │ - smlabtmi r3, r4, r3, pc @ │ │ │ │ - @ instruction: 0x91094293 │ │ │ │ + tstpeq pc, r4 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0x910a4293 │ │ │ │ smlabtcc r3, r4, r3, pc @ │ │ │ │ - streq pc, [pc], #-4 @ 0xb3cc0 │ │ │ │ - strls r9, [sl], #-264 @ 0xfffffef8 │ │ │ │ + strmi pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ + strls r9, [r9], #-264 @ 0xfffffef8 │ │ │ │ cmnphi r3, r0 @ p-variant is OBSOLETE │ │ │ │ rsbsvs pc, r8, #1325400064 @ 0x4f000000 │ │ │ │ andseq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf0004293 │ │ │ │ vst4.16 {d24,d26,d28,d30}, [pc :128], r2 │ │ │ │ vmvn.i32 q11, #0 @ 0x00000000 │ │ │ │ addsmi r0, r3, #16, 4 │ │ │ │ - mrcge 4, 0, APSR_nzcv, cr2, cr14, {3} │ │ │ │ + mrcge 4, 0, APSR_nzcv, cr3, cr14, {3} │ │ │ │ strtmi sl, [r8], -r8, lsl #18 │ │ │ │ addsne pc, sp, #1342177284 @ 0x50000004 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ ldc2 7, cr15, [r2], {244} @ 0xf4 │ │ │ │ - ldcllt 7, cr15, [r0, #1016] @ 0x3f8 │ │ │ │ + ldcllt 7, cr15, [r1, #1016] @ 0x3f8 │ │ │ │ cmnpcs r4, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ eorne pc, r4, r3, asr r8 @ │ │ │ │ - @ instruction: 0xf85cf7a1 │ │ │ │ - mcrlt 7, 6, pc, cr3, cr14, {7} @ │ │ │ │ + @ instruction: 0xfffcf7a0 │ │ │ │ + mcrlt 7, 6, pc, cr1, cr14, {7} @ │ │ │ │ @ instruction: 0xf67f2b0f │ │ │ │ andcs sl, r1, #4032 @ 0xfc0 │ │ │ │ vpmax.u8 d15, d3, d2 │ │ │ │ svceq 0x00aaf413 │ │ │ │ rschi pc, r0, r0, asr #32 │ │ │ │ svcvc 0x0060f013 │ │ │ │ movwcs fp, #36632 @ 0x8f18 │ │ │ │ - mrrcge 4, 7, pc, r5, cr15 @ │ │ │ │ - bcs 0x4ad1f0 │ │ │ │ + mrrcge 4, 7, pc, r7, cr15 @ │ │ │ │ + bcs 0x4ad2b0 │ │ │ │ stcge 6, cr15, [lr, #-508]! @ 0xfffffe04 │ │ │ │ - blx 0xfc13c │ │ │ │ + blx 0xfc1fc │ │ │ │ pldw [r2], #-514 @ 0xfffffdfe │ │ │ │ @ instruction: 0xf47f0faa │ │ │ │ @ instruction: 0xf012ac72 │ │ │ │ svclt 0x00187f60 │ │ │ │ @ instruction: 0xf47f2308 │ │ │ │ - ldr sl, [pc, #-3180] @ 0xb30e4 │ │ │ │ + ldr sl, [pc, #-3180] @ 0xb31a4 │ │ │ │ @ instruction: 0xf67f2b0f │ │ │ │ andcs sl, r1, #1856 @ 0x740 │ │ │ │ vpmax.u8 d15, d3, d2 │ │ │ │ svceq 0x00aaf413 │ │ │ │ addshi pc, r7, r0, asr #32 │ │ │ │ svcvc 0x0060f013 │ │ │ │ movwcs fp, #36632 @ 0x8f18 │ │ │ │ - stcge 4, cr15, [r9], {127} @ 0x7f │ │ │ │ - blcs 0x4ad1ac │ │ │ │ + stcge 4, cr15, [fp], {127} @ 0x7f │ │ │ │ + blcs 0x4ad26c │ │ │ │ stcge 6, cr15, [ip, #-508] @ 0xfffffe04 │ │ │ │ - blx 0x13c580 │ │ │ │ + blx 0x13c640 │ │ │ │ pldw [r3], #-771 @ 0xfffffcfd │ │ │ │ @ instruction: 0xf0400faa │ │ │ │ @ instruction: 0xf0138089 │ │ │ │ svclt 0x00187f60 │ │ │ │ @ instruction: 0xf47f2308 │ │ │ │ - ldrbt sl, [sp], #3026 @ 0xbd2 │ │ │ │ + ldrbt sl, [sp], #3028 @ 0xbd4 │ │ │ │ @ instruction: 0xf7ff2300 │ │ │ │ movwcs fp, #2924 @ 0xb6c │ │ │ │ - blt 0xfff31d9c │ │ │ │ + blt 0xfff31e5c │ │ │ │ @ instruction: 0xf7ff2300 │ │ │ │ @ instruction: 0xf44fbb1b │ │ │ │ vmlal.s , d0, d0[0] │ │ │ │ addsmi r0, r3, #16, 4 │ │ │ │ bichi pc, r0, r0 │ │ │ │ rsbvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andseq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf47e4293 │ │ │ │ - @ instruction: 0xf44fada3 │ │ │ │ + @ instruction: 0xf44fada4 │ │ │ │ vqdmlal.s q11, d0, d0[0] │ │ │ │ vsubw.u8 q8, q2, d15 │ │ │ │ andls r3, r8, #805306368 @ 0x30000000 │ │ │ │ @ instruction: 0xf00443a3 │ │ │ │ andls r0, r9, #-268435456 @ 0xf0000000 │ │ │ │ - ldcge 4, cr15, [r6, #504] @ 0x1f8 │ │ │ │ + ldcge 4, cr15, [r7, #504] @ 0x1f8 │ │ │ │ strtmi sl, [r8], -r8, lsl #18 │ │ │ │ - blx 0xff1dbe │ │ │ │ - ldcllt 7, cr15, [r8, #-1016] @ 0xfffffc08 │ │ │ │ + blx 0xff1e7e │ │ │ │ + ldcllt 7, cr15, [r9, #-1016] @ 0xfffffc08 │ │ │ │ stmdbge r8, {r0, r8, r9, sp} │ │ │ │ @ instruction: 0x4628461a │ │ │ │ ldc2l 7, cr15, [r4, #-980]! @ 0xfffffc2c │ │ │ │ - ldcllt 7, cr15, [r0, #-1016] @ 0xfffffc08 │ │ │ │ + ldcllt 7, cr15, [r1, #-1016] @ 0xfffffc08 │ │ │ │ subvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andseq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf0004293 │ │ │ │ vst4.32 {d24,d26,d28,d30}, [pc :128], sl │ │ │ │ vmlal.s , d0, d0[4] │ │ │ │ addsmi r0, r3, #16, 4 │ │ │ │ - ldclge 4, cr15, [sl, #-504]! @ 0xfffffe08 │ │ │ │ + ldclge 4, cr15, [fp, #-504]! @ 0xfffffe08 │ │ │ │ movtvs pc, #1103 @ 0x44f @ │ │ │ │ movweq pc, #62144 @ 0xf2c0 @ │ │ │ │ andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ @ instruction: 0x43a39208 │ │ │ │ andeq pc, pc, #4 │ │ │ │ @ instruction: 0xf47e9209 │ │ │ │ - stmdbge r8, {r0, r2, r3, r5, r6, r8, sl, fp, sp, pc} │ │ │ │ + stmdbge r8, {r1, r2, r3, r5, r6, r8, sl, fp, sp, pc} │ │ │ │ @ instruction: 0xf7f74628 │ │ │ │ @ instruction: 0xf7fef8e1 │ │ │ │ - @ instruction: 0xf44fbd2f │ │ │ │ + @ instruction: 0xf44fbd30 │ │ │ │ vbic.i32 q11, #4 @ 0x00000004 │ │ │ │ addmi r0, fp, #16, 2 │ │ │ │ mvnhi pc, r0 │ │ │ │ @ instruction: 0xf47e4293 │ │ │ │ - stmdbge r8, {r0, r2, r3, r4, r6, r8, sl, fp, sp, pc} │ │ │ │ + stmdbge r8, {r1, r2, r3, r4, r6, r8, sl, fp, sp, pc} │ │ │ │ @ instruction: 0xf6454628 │ │ │ │ vrshr.s64 , , #64 │ │ │ │ @ instruction: 0xf7f4020a │ │ │ │ @ instruction: 0xf7fefc5d │ │ │ │ - @ instruction: 0xf44fbd1b │ │ │ │ + @ instruction: 0xf44fbd1c │ │ │ │ vmvn.i32 q11, #1024 @ 0x00000400 │ │ │ │ addsmi r0, r3, #16, 4 │ │ │ │ mvnhi pc, r0 │ │ │ │ rsbsvs pc, r8, #1325400064 @ 0x4f000000 │ │ │ │ andseq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf47e4293 │ │ │ │ - stmdbge r8, {r0, r2, r6, r8, sl, fp, sp, pc} │ │ │ │ + stmdbge r8, {r1, r2, r6, r8, sl, fp, sp, pc} │ │ │ │ vmax.s8 d20, d5, d24 │ │ │ │ vmov.i32 d22, #256 @ 0x00000100 │ │ │ │ @ instruction: 0xf7f4020a │ │ │ │ @ instruction: 0xf7fefc45 │ │ │ │ - movwcs fp, #3331 @ 0xd03 │ │ │ │ - bllt 0x1e31e94 │ │ │ │ + movwcs fp, #3332 @ 0xd04 │ │ │ │ + bllt 0x1eb1f54 │ │ │ │ @ instruction: 0xf7ff2300 │ │ │ │ - movwcs fp, #6988 @ 0x1b4c │ │ │ │ + movwcs fp, #6990 @ 0x1b4e │ │ │ │ strtmi sl, [r8], -r8, lsl #18 │ │ │ │ ldc2 7, cr15, [sl, #-980] @ 0xfffffc2c │ │ │ │ - ldcllt 7, cr15, [r6], #1016 @ 0x3f8 │ │ │ │ + ldcllt 7, cr15, [r7], #1016 @ 0x3f8 │ │ │ │ stmdbge r8, {r0, r9, sp} │ │ │ │ @ instruction: 0xf7f54628 │ │ │ │ @ instruction: 0xf7fefd13 │ │ │ │ - @ instruction: 0xf004bcef │ │ │ │ + @ instruction: 0xf004bcf0 │ │ │ │ stmdbge r8, {r0, r1, r2, r3, r9} │ │ │ │ strtmi r9, [r8], -r9, lsl #4 │ │ │ │ andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ vsubl.u8 , d4, d8 │ │ │ │ - andls r3, fp, #805306368 @ 0x30000000 │ │ │ │ + andls r2, sl, #805306368 @ 0x30000000 │ │ │ │ vmov.i32 d20, #-905969664 @ 0xca000000 │ │ │ │ - strls r2, [sl], #-1027 @ 0xfffffbfd │ │ │ │ + strls r3, [fp], #-1027 @ 0xfffffbfd │ │ │ │ @ instruction: 0xf99ef7f5 │ │ │ │ - ldcllt 7, cr15, [ip], {254} @ 0xfe │ │ │ │ + ldcllt 7, cr15, [sp], {254} @ 0xfe │ │ │ │ @ instruction: 0xf7ff2300 │ │ │ │ - @ instruction: 0xf44fbb78 │ │ │ │ + @ instruction: 0xf44fbb7a │ │ │ │ vbic.i32 q11, #4 @ 0x00000004 │ │ │ │ addmi r0, fp, #16, 2 │ │ │ │ cmpphi r0, r0 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf47e4293 │ │ │ │ - stmdbge r8, {r0, r1, r2, r8, sl, fp, sp, pc} │ │ │ │ + stmdbge r8, {r3, r8, sl, fp, sp, pc} │ │ │ │ @ instruction: 0xf6454628 │ │ │ │ vsubl.s8 q8, d0, d9 │ │ │ │ @ instruction: 0xf7f4020a │ │ │ │ @ instruction: 0xf7fefc07 │ │ │ │ - stmdbge r8, {r0, r2, r6, r7, sl, fp, ip, sp, pc} │ │ │ │ + stmdbge r8, {r1, r2, r6, r7, sl, fp, ip, sp, pc} │ │ │ │ @ instruction: 0x4628461a │ │ │ │ stc2l 7, cr15, [r2], #980 @ 0x3d4 │ │ │ │ - ldclt 7, cr15, [lr], #1016 @ 0x3f8 │ │ │ │ + ldclt 7, cr15, [pc], #1016 @ 0xb43d4 │ │ │ │ rsbsvs pc, r4, #1325400064 @ 0x4f000000 │ │ │ │ andseq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf0004293 │ │ │ │ vst4.32 {d24,d26,d28,d30}, [pc :128], r3 │ │ │ │ vmvn.i32 q11, #2048 @ 0x00000800 │ │ │ │ addsmi r0, r3, #16, 4 │ │ │ │ - stclge 4, cr15, [r8], #504 @ 0x1f8 │ │ │ │ + stclge 4, cr15, [r9], #504 @ 0x1f8 │ │ │ │ strtmi sl, [r8], -r8, lsl #18 │ │ │ │ andcs pc, r1, #72351744 @ 0x4500000 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ - blx 0xffaf1f1a │ │ │ │ - stclt 7, cr15, [r6], #1016 @ 0x3f8 │ │ │ │ + blx 0xffaf1fda │ │ │ │ + stclt 7, cr15, [r7], #1016 @ 0x3f8 │ │ │ │ strtmi sl, [r8], -r8, lsl #18 │ │ │ │ - vmlal.u , d20, d2[4] │ │ │ │ - vsubw.u8 q9, q2, d3 │ │ │ │ - stmib sp, {r0, r1, sl, lr}^ │ │ │ │ - movwcs r3, #522 @ 0x20a │ │ │ │ - strcc lr, [r8], #-2509 @ 0xfffff633 │ │ │ │ - blx 0xfe3f1f5e │ │ │ │ - ldclt 7, cr15, [r5], {254} @ 0xfe │ │ │ │ + andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ + stmib sp, {r2, r5, r6, r7, r9, ip, sp, pc}^ │ │ │ │ + strls r3, [fp], #-521 @ 0xfffffdf7 │ │ │ │ + movwls r2, #33536 @ 0x8300 │ │ │ │ + blx 0xfe3f201e │ │ │ │ + ldclt 7, cr15, [r6], {254} @ 0xfe │ │ │ │ @ instruction: 0xf43e2b00 │ │ │ │ - @ instruction: 0xf7ffad3c │ │ │ │ - stmdbge r8, {r2, r5, fp, ip, sp, pc} │ │ │ │ - vrsubhn.i16 d20, q2, q12 │ │ │ │ - vsubl.u8 q10, d4, d3 │ │ │ │ - stmib sp, {r0, r1, r8, r9, ip, sp}^ │ │ │ │ - vsubl.u8 , d4, d8 │ │ │ │ - @ instruction: 0xf0042381 │ │ │ │ - stmib sp, {r0, r1, r2, r3, sl}^ │ │ │ │ - @ instruction: 0xf7f4430a │ │ │ │ + @ instruction: 0xf7ffad3a │ │ │ │ + stmdbge r8, {r0, r2, r5, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf0044628 │ │ │ │ + vsubl.u8 q8, d4, d15 │ │ │ │ + stmib sp, {r0, r7, r8, r9, sp}^ │ │ │ │ + vsubw.u8 q9, q2, d10 │ │ │ │ + vsubw.u8 , q2, d3 │ │ │ │ + stmib sp, {r0, r1, sl, lr}^ │ │ │ │ + @ instruction: 0xf7f43408 │ │ │ │ @ instruction: 0xf7fef8cf │ │ │ │ - stmdbge r8, {r0, r1, r2, r3, r4, r5, r6, sl, fp, ip, sp, pc} │ │ │ │ + stmdbge r8, {r7, sl, fp, ip, sp, pc} │ │ │ │ vmax.s8 d20, d5, d24 │ │ │ │ vmvn.i32 d17, #3328 @ 0x00000d00 │ │ │ │ @ instruction: 0xf7f4020a │ │ │ │ @ instruction: 0xf7fefb37 │ │ │ │ - stmdbge r8, {r0, r2, r4, r5, r6, sl, fp, ip, sp, pc} │ │ │ │ + stmdbge r8, {r1, r2, r4, r5, r6, sl, fp, ip, sp, pc} │ │ │ │ vmax.s8 d20, d5, d24 │ │ │ │ vmov.i32 d19, #3328 @ 0x00000d00 │ │ │ │ @ instruction: 0xf7f4020a │ │ │ │ @ instruction: 0xf7fefb2d │ │ │ │ - stmdbge r8, {r0, r1, r3, r5, r6, sl, fp, ip, sp, pc} │ │ │ │ + stmdbge r8, {r2, r3, r5, r6, sl, fp, ip, sp, pc} │ │ │ │ vmax.s8 d20, d5, d24 │ │ │ │ vrshr.s64 d18, d29, #64 │ │ │ │ @ instruction: 0xf7f4020a │ │ │ │ @ instruction: 0xf7fefb23 │ │ │ │ - stmdbge r8, {r0, r5, r6, sl, fp, ip, sp, pc} │ │ │ │ + stmdbge r8, {r1, r5, r6, sl, fp, ip, sp, pc} │ │ │ │ vmax.s8 d20, d5, d24 │ │ │ │ vmvn.i32 , #3328 @ 0x00000d00 │ │ │ │ @ instruction: 0xf7f4020a │ │ │ │ @ instruction: 0xf7fefb19 │ │ │ │ - stmdbge r8, {r0, r1, r2, r4, r6, sl, fp, ip, sp, pc} │ │ │ │ + stmdbge r8, {r3, r4, r6, sl, fp, ip, sp, pc} │ │ │ │ vmax.s8 d20, d5, d24 │ │ │ │ vmov.i32 , #3328 @ 0x00000d00 │ │ │ │ @ instruction: 0xf7f4020a │ │ │ │ @ instruction: 0xf7fefb0f │ │ │ │ - stmdbge r8, {r0, r2, r3, r6, sl, fp, ip, sp, pc} │ │ │ │ + stmdbge r8, {r1, r2, r3, r6, sl, fp, ip, sp, pc} │ │ │ │ vmax.s8 d20, d5, d24 │ │ │ │ vmov.i32 q9, #3328 @ 0x00000d00 │ │ │ │ @ instruction: 0xf7f4020a │ │ │ │ @ instruction: 0xf7fefb05 │ │ │ │ - stmdbge r8, {r0, r1, r6, sl, fp, ip, sp, pc} │ │ │ │ + stmdbge r8, {r2, r6, sl, fp, ip, sp, pc} │ │ │ │ vmax.s8 d20, d5, d24 │ │ │ │ vrshr.s64 d20, d13, #64 │ │ │ │ @ instruction: 0xf7f4020a │ │ │ │ @ instruction: 0xf7fefafb │ │ │ │ - stmdbge r8, {r0, r3, r4, r5, sl, fp, ip, sp, pc} │ │ │ │ + stmdbge r8, {r1, r3, r4, r5, sl, fp, ip, sp, pc} │ │ │ │ vmax.s8 d20, d5, d24 │ │ │ │ vrshr.s64 q10, , #64 │ │ │ │ @ instruction: 0xf7f4020a │ │ │ │ @ instruction: 0xf7fefaf1 │ │ │ │ - @ instruction: 0xf64fbc2f │ │ │ │ + @ instruction: 0xf64fbc30 │ │ │ │ vsubw.s8 , q0, d15 │ │ │ │ andcs r0, lr, #1006632961 @ 0x3c000001 │ │ │ │ subeq pc, r0, #192, 4 │ │ │ │ addsmi r4, r3, #35 @ 0x23 │ │ │ │ - mrrcge 4, 7, pc, ip, cr14 @ │ │ │ │ + mrrcge 4, 7, pc, sp, cr14 @ │ │ │ │ ldmdavs sl, {r0, r1, r4, r6, r7, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r1, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - ldrbhi pc, [r4, #-1]! @ │ │ │ │ - ldc2 2, cr15, [r6, #20]! │ │ │ │ + ldrbhi pc, [r0, #-1]! @ │ │ │ │ + ldc2l 2, cr15, [r6, #20] │ │ │ │ strtmi sl, [r8], -r8, lsl #18 │ │ │ │ teqpvs sp, #68, 12 @ p-variant is OBSOLETE @ 0x4400000 │ │ │ │ movweq pc, #21184 @ 0x52c0 @ │ │ │ │ andvs pc, sp, #1879048196 @ 0x70000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ - strmi pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ - vabal.u8 , d4, d9 │ │ │ │ - strls r3, [r8, #-1283] @ 0xfffffafd │ │ │ │ - strcs pc, [r1, #964] @ 0x3c4 │ │ │ │ - streq pc, [pc], #-4 @ 0xb408c │ │ │ │ - strls r9, [sl], #-1291 @ 0xfffffaf5 │ │ │ │ + streq pc, [pc, #-4] @ 0xb4138 │ │ │ │ + vabal.u8 , d4, d10 │ │ │ │ + strls r2, [fp, #-1409] @ 0xfffffa7f │ │ │ │ + strcc pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ + strmi pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ + strls r9, [r9], #-1288 @ 0xfffffaf8 │ │ │ │ @ instruction: 0xffecf7f3 │ │ │ │ - stclt 7, cr15, [r0], {254} @ 0xfe │ │ │ │ + stclt 7, cr15, [r1], {254} @ 0xfe │ │ │ │ strtmi sl, [r8], -r8, lsl #18 │ │ │ │ teqpvs sp, #68, 12 @ p-variant is OBSOLETE @ 0x4400000 │ │ │ │ movweq pc, #21184 @ 0x52c0 @ │ │ │ │ subsvs pc, r5, #1879048196 @ 0x70000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ - strmi pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ - vabal.u8 , d4, d9 │ │ │ │ - strls r3, [r8, #-1283] @ 0xfffffafd │ │ │ │ - strcs pc, [r1, #964] @ 0x3c4 │ │ │ │ - streq pc, [pc], #-4 @ 0xb40c0 │ │ │ │ - strls r9, [sl], #-1291 @ 0xfffffaf5 │ │ │ │ + streq pc, [pc, #-4] @ 0xb416c │ │ │ │ + vabal.u8 , d4, d10 │ │ │ │ + strls r2, [fp, #-1409] @ 0xfffffa7f │ │ │ │ + strcc pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ + strmi pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ + strls r9, [r9], #-1288 @ 0xfffffaf8 │ │ │ │ @ instruction: 0xffd2f7f3 │ │ │ │ - bllt 0xffa720c4 │ │ │ │ + bllt 0xffab2184 │ │ │ │ strtmi sl, [r8], -r8, lsl #18 │ │ │ │ teqpvs sp, #68, 12 @ p-variant is OBSOLETE @ 0x4400000 │ │ │ │ movweq pc, #21184 @ 0x52c0 @ │ │ │ │ sbcpl pc, r5, #1879048196 @ 0x70000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ - strmi pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ - vabal.u8 , d4, d9 │ │ │ │ - strls r3, [r8, #-1283] @ 0xfffffafd │ │ │ │ - strcs pc, [r1, #964] @ 0x3c4 │ │ │ │ - streq pc, [pc], #-4 @ 0xb40f4 │ │ │ │ - strls r9, [sl], #-1291 @ 0xfffffaf5 │ │ │ │ + streq pc, [pc, #-4] @ 0xb41a0 │ │ │ │ + vabal.u8 , d4, d10 │ │ │ │ + strls r2, [fp, #-1409] @ 0xfffffa7f │ │ │ │ + strcc pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ + strmi pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ + strls r9, [r9], #-1288 @ 0xfffffaf8 │ │ │ │ @ instruction: 0xffb8f7f3 │ │ │ │ - bllt 0xff3f20f8 │ │ │ │ + bllt 0xff4321b8 │ │ │ │ strtmi sl, [r8], -r8, lsl #18 │ │ │ │ teqpvs sp, #68, 12 @ p-variant is OBSOLETE @ 0x4400000 │ │ │ │ movweq pc, #21184 @ 0x52c0 @ │ │ │ │ rsbspl pc, sp, #1879048196 @ 0x70000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ - strmi pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ - vabal.u8 , d4, d9 │ │ │ │ - strls r3, [r8, #-1283] @ 0xfffffafd │ │ │ │ - strcs pc, [r1, #964] @ 0x3c4 │ │ │ │ - streq pc, [pc], #-4 @ 0xb4128 │ │ │ │ - strls r9, [sl], #-1291 @ 0xfffffaf5 │ │ │ │ + streq pc, [pc, #-4] @ 0xb41d4 │ │ │ │ + vabal.u8 , d4, d10 │ │ │ │ + strls r2, [fp, #-1409] @ 0xfffffa7f │ │ │ │ + strcc pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ + strmi pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ + strls r9, [r9], #-1288 @ 0xfffffaf8 │ │ │ │ @ instruction: 0xff9ef7f3 │ │ │ │ - bllt 0xfed7212c │ │ │ │ + bllt 0xfedb21ec │ │ │ │ movtvs pc, #1103 @ 0x44f @ │ │ │ │ movweq pc, #62144 @ 0xf2c0 @ │ │ │ │ andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ @ instruction: 0x43a39208 │ │ │ │ andeq pc, pc, #4 │ │ │ │ @ instruction: 0xf47e9209 │ │ │ │ - stmdbge r8, {r0, r2, r3, r4, r6, r7, r8, r9, fp, sp, pc} │ │ │ │ + stmdbge r8, {r1, r2, r3, r4, r6, r7, r8, r9, fp, sp, pc} │ │ │ │ @ instruction: 0xf7f64628 │ │ │ │ @ instruction: 0xf7fef9c9 │ │ │ │ - @ instruction: 0xf44fbb9f │ │ │ │ + @ instruction: 0xf44fbba0 │ │ │ │ vqdmlal.s q11, d0, d0[0] │ │ │ │ vsubw.u8 q8, q2, d15 │ │ │ │ andls r3, r8, #805306368 @ 0x30000000 │ │ │ │ @ instruction: 0xf00443a3 │ │ │ │ andls r0, r9, #-268435456 @ 0xf0000000 │ │ │ │ - blge 0xff37136c │ │ │ │ + blge 0xff3b142c │ │ │ │ strtmi sl, [r8], -r8, lsl #18 │ │ │ │ stc2 7, cr15, [r4], {245} @ 0xf5 │ │ │ │ - bllt 0xfe3f2178 │ │ │ │ + bllt 0xfe432238 │ │ │ │ strtmi sl, [r8], -r8, lsl #18 │ │ │ │ adccs pc, r9, #72351744 @ 0x4500000 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ - blx 0xff1f2160 │ │ │ │ - bllt 0xfe17218c │ │ │ │ + blx 0xff1f2220 │ │ │ │ + bllt 0xfe1b224c │ │ │ │ strtmi sl, [r8], -r8, lsl #18 │ │ │ │ adcseq pc, r1, #72351744 @ 0x4500000 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ - blx 0xfef72174 │ │ │ │ - bllt 0x1ef21a0 │ │ │ │ + blx 0xfef72234 │ │ │ │ + bllt 0x1f32260 │ │ │ │ strtmi sl, [r8], -r8, lsl #18 │ │ │ │ subscc pc, r1, #72351744 @ 0x4500000 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ - blx 0xfecf2188 │ │ │ │ - bllt 0x1c721b4 │ │ │ │ + blx 0xfecf2248 │ │ │ │ + bllt 0x1cb2274 │ │ │ │ strtmi sl, [r8], -r8, lsl #18 │ │ │ │ adccc pc, r5, #72351744 @ 0x4500000 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ - blx 0xfea7219c │ │ │ │ - bllt 0x19f21c8 │ │ │ │ + blx 0xfea7225c │ │ │ │ + bllt 0x1a32288 │ │ │ │ strtmi sl, [r8], -r8, lsl #18 │ │ │ │ submi pc, sp, #72351744 @ 0x4500000 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ - blx 0xfe7f21b0 │ │ │ │ - bllt 0x17721dc │ │ │ │ + blx 0xfe7f2270 │ │ │ │ + bllt 0x17b229c │ │ │ │ strtmi sl, [r8], -r8, lsl #18 │ │ │ │ adcspl pc, sp, #1342177284 @ 0x50000004 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ - blx 0xfe5721c4 │ │ │ │ - bllt 0x14f21f0 │ │ │ │ + blx 0xfe572284 │ │ │ │ + bllt 0x15322b0 │ │ │ │ strtmi sl, [r8], -r8, lsl #18 │ │ │ │ andne pc, r5, #72351744 @ 0x4500000 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ - blx 0xfe2f21d8 │ │ │ │ - bllt 0x1272204 │ │ │ │ + blx 0xfe2f2298 │ │ │ │ + bllt 0x12b22c4 │ │ │ │ strtmi sl, [r8], -r8, lsl #18 │ │ │ │ adcsvs pc, r9, #1342177284 @ 0x50000004 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ - blx 0x20721ec │ │ │ │ - bllt 0xff2218 │ │ │ │ + blx 0x20722ac │ │ │ │ + bllt 0x10322d8 │ │ │ │ strtmi sl, [r8], -r8, lsl #18 │ │ │ │ adcmi pc, r1, #72351744 @ 0x4500000 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ - blx 0x1df2200 │ │ │ │ - bllt 0xd7222c │ │ │ │ + blx 0x1df22c0 │ │ │ │ + bllt 0xdb22ec │ │ │ │ strtmi sl, [r8], -r8, lsl #18 │ │ │ │ subsne pc, r9, #72351744 @ 0x4500000 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ - blx 0x1b72214 │ │ │ │ - bllt 0xaf2240 │ │ │ │ + blx 0x1b722d4 │ │ │ │ + bllt 0xb32300 │ │ │ │ strtmi sl, [r8], -r8, lsl #18 │ │ │ │ adcne pc, sp, #72351744 @ 0x4500000 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ - blx 0x18f2228 │ │ │ │ - bllt 0x872254 │ │ │ │ + blx 0x18f22e8 │ │ │ │ + bllt 0x8b2314 │ │ │ │ strtmi sl, [r8], -r8, lsl #18 │ │ │ │ rscsmi pc, r5, #72351744 @ 0x4500000 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ - blx 0x167223c │ │ │ │ - bllt 0x5f2268 │ │ │ │ + blx 0x16722fc │ │ │ │ + bllt 0x632328 │ │ │ │ strtmi sl, [r8], -r8, lsl #18 │ │ │ │ subpl pc, r9, #72351744 @ 0x4500000 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ - blx 0x13f2250 │ │ │ │ - bllt 0x37227c │ │ │ │ + blx 0x13f2310 │ │ │ │ + bllt 0x3b233c │ │ │ │ strtmi sl, [r8], -r8, lsl #18 │ │ │ │ rsbvc pc, r1, #1342177284 @ 0x50000004 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ - blx 0x1172264 │ │ │ │ - bllt 0xf2290 │ │ │ │ + blx 0x1172324 │ │ │ │ + bllt 0x132350 │ │ │ │ strtmi sl, [r8], -r8, lsl #18 │ │ │ │ adcsvc pc, r5, #1342177284 @ 0x50000004 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ - blx 0xef2278 │ │ │ │ - blt 0xffe722a4 │ │ │ │ + blx 0xef2338 │ │ │ │ + blt 0xffeb2364 │ │ │ │ strtmi sl, [r8], -r8, lsl #18 │ │ │ │ subseq pc, sp, #72351744 @ 0x4500000 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ - blx 0xc7228c │ │ │ │ - blt 0xffbf22b8 │ │ │ │ + blx 0xc7234c │ │ │ │ + blt 0xffc32378 │ │ │ │ vorr.i32 d18, #0 @ 0x00000000 │ │ │ │ - b 0x1b8ec8 │ │ │ │ + b 0x1b8f88 │ │ │ │ @ instruction: 0xf1b20203 │ │ │ │ suble r7, r1, r0, lsl #31 │ │ │ │ - adchi pc, lr, r0, lsl #4 │ │ │ │ + adchi pc, ip, r0, lsl #4 │ │ │ │ @ instruction: 0xf0002a00 │ │ │ │ - addcs r8, r0, #241 @ 0xf1 │ │ │ │ + addcs r8, r0, #239 @ 0xef │ │ │ │ rsbeq pc, r0, #192, 4 │ │ │ │ movweq lr, #10756 @ 0x2a04 │ │ │ │ svceq 0x0080f5b3 │ │ │ │ - msrhi SPSR_xc, r0 │ │ │ │ - @ instruction: 0x81a8f200 │ │ │ │ + msrhi SPSR_c, r0 │ │ │ │ + @ instruction: 0x81a6f200 │ │ │ │ svcne 0x0000f5b3 │ │ │ │ - bicshi pc, r3, r0 │ │ │ │ - subhi pc, r3, #0, 4 │ │ │ │ + bicshi pc, r1, r0 │ │ │ │ + subhi pc, r2, #0, 4 │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ - vmov.i32 q12, #52992 @ 0x0000cf00 │ │ │ │ - bcs 0x138c0c │ │ │ │ - addshi pc, r6, #0 │ │ │ │ + vmov.i32 q12, #52736 @ 0x0000ce00 │ │ │ │ + bcs 0x138ccc │ │ │ │ + addshi pc, r5, #0 │ │ │ │ @ instruction: 0xf0002a03 │ │ │ │ - bcs 0x114ddc │ │ │ │ - sbchi pc, r9, #0 │ │ │ │ - movweq pc, #1044 @ 0x414 @ │ │ │ │ - rsbhi pc, r6, r1, asr #32 │ │ │ │ - andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - andls r9, r9, #12, 6 @ 0x30000000 │ │ │ │ - movwcs pc, #13252 @ 0x33c4 @ │ │ │ │ - andeq pc, pc, #4 │ │ │ │ - andls r9, sl, #738197504 @ 0x2c000000 │ │ │ │ + bcs 0x114e98 │ │ │ │ + sbchi pc, r8, #0 │ │ │ │ + andeq pc, r0, #20, 8 @ 0x14000000 │ │ │ │ + rsbhi pc, r2, r1, asr #32 │ │ │ │ movwpl pc, #964 @ 0x3c4 @ │ │ │ │ + movwls r9, #33292 @ 0x820c │ │ │ │ + andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ + movwls r9, #37387 @ 0x920b │ │ │ │ rsbsmi pc, r0, #20, 8 @ 0x14000000 │ │ │ │ - @ instruction: 0xf47e9308 │ │ │ │ - stmdbge r8, {r0, r1, r5, r6, r7, r9, fp, sp, pc} │ │ │ │ + movweq pc, #61444 @ 0xf004 @ │ │ │ │ + @ instruction: 0xf47e930a │ │ │ │ + stmdbge r8, {r2, r5, r6, r7, r9, fp, sp, pc} │ │ │ │ @ instruction: 0xf7f54628 │ │ │ │ @ instruction: 0xf7fefd01 │ │ │ │ - movwcs fp, #2724 @ 0xaa4 │ │ │ │ + movwcs fp, #2725 @ 0xaa5 │ │ │ │ stmdalt sl!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ msreq CPSR_, #4, 8 @ 0x4000000 │ │ │ │ svceq 0x0000f5b3 │ │ │ │ vhadd.s8 d13, d0, d18 │ │ │ │ - blcs 0xd4f84 │ │ │ │ - orrshi pc, ip, #0 │ │ │ │ + blcs 0xd5040 │ │ │ │ + orrshi pc, fp, #0 │ │ │ │ rsceq r0, r2, #1622016 @ 0x18c000 │ │ │ │ - cmpphi r3, r1, lsl #2 @ p-variant is OBSOLETE │ │ │ │ + cmpphi pc, r1, lsl #2 @ p-variant is OBSOLETE │ │ │ │ movweq pc, #28675 @ 0x7003 @ │ │ │ │ - blcs 0x242f7c │ │ │ │ - cmpphi r6, #268435456 @ p-variant is OBSOLETE @ 0x10000000 │ │ │ │ + blcs 0x24303c │ │ │ │ + cmpphi r3, #268435456 @ p-variant is OBSOLETE @ 0x10000000 │ │ │ │ @ instruction: 0xf852a201 │ │ │ │ svclt 0x0000f023 │ │ │ │ - strdeq r5, [fp], -fp │ │ │ │ - andeq r5, fp, r3, asr #21 │ │ │ │ - andeq r4, fp, r7, lsr r0 │ │ │ │ - strdeq r5, [fp], -fp │ │ │ │ - @ instruction: 0x000b59bf │ │ │ │ - andeq r5, fp, sp, lsl #11 │ │ │ │ - andeq r5, fp, sp, lsr r5 │ │ │ │ + @ instruction: 0x000b5ab5 │ │ │ │ + andeq r5, fp, fp, ror fp │ │ │ │ + strdeq r4, [fp], -r7 │ │ │ │ + @ instruction: 0x000b5bb3 │ │ │ │ + andeq r5, fp, r7, ror sl │ │ │ │ + andeq r5, fp, r5, asr #12 │ │ │ │ + strdeq r5, [fp], -r5 @ │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svceq 0x0080f414 │ │ │ │ - andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - vsubl.u8 , d4, d9 │ │ │ │ - andls r1, sp, #268435460 @ 0x10000004 │ │ │ │ + sbcne pc, r4, #196, 6 @ 0x10000003 │ │ │ │ + movtne pc, #5060 @ 0x13c4 @ │ │ │ │ + movwcs lr, #51661 @ 0xc9cd │ │ │ │ + andeq pc, pc, #4 │ │ │ │ + vsubl.u8 , d4, d11 │ │ │ │ + andls r3, r9, #805306368 @ 0x30000000 │ │ │ │ andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - bicne pc, r4, #196, 6 @ 0x10000003 │ │ │ │ - movwls r9, #49674 @ 0xc20a │ │ │ │ - vmax.f32 d27, d5, d8 │ │ │ │ - @ instruction: 0xf00402c1 │ │ │ │ - svclt 0x0018030f │ │ │ │ + movwpl pc, #964 @ 0x3c4 @ │ │ │ │ + @ instruction: 0xf04f920a │ │ │ │ + svclt 0x000b0401 │ │ │ │ + sbceq pc, r1, #1342177284 @ 0x50000004 │ │ │ │ adcmi pc, r1, #1610612740 @ 0x60000004 │ │ │ │ - svclt 0x0008930b │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ - movwpl pc, #964 @ 0x3c4 @ │ │ │ │ - vmov.f32 d27, #3 @ 0x40400000 │ │ │ │ - strcs r0, [r1], #-517 @ 0xfffffdfb │ │ │ │ + andeq pc, r5, #192, 4 │ │ │ │ strtmi sl, [r8], -r8, lsl #18 │ │ │ │ movwls r9, #33792 @ 0x8400 │ │ │ │ - ldc2 7, cr15, [r6, #980] @ 0x3d4 │ │ │ │ - blt 0x15323ec │ │ │ │ - vrsubhn.i16 d20, q2, q12 │ │ │ │ - vabal.u8 q9, d4, d3 │ │ │ │ - vsubw.u8 , q2, d0 │ │ │ │ - stmdbge r8, {r0, r1, r9, ip, sp} │ │ │ │ + ldc2 7, cr15, [r8, #980] @ 0x3d4 │ │ │ │ + blt 0x15f24a8 │ │ │ │ + andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + movwpl pc, #964 @ 0x3c4 @ │ │ │ │ + strtmi sl, [r8], -r8, lsl #18 │ │ │ │ + andls r0, ip, #82 @ 0x52 │ │ │ │ + andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ vsubl.u8 , d4, d10 │ │ │ │ andls r4, r9, #805306368 @ 0x30000000 │ │ │ │ andls r2, r0, #268435456 @ 0x10000000 │ │ │ │ rsbseq pc, r5, #1342177284 @ 0x50000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ - rsbeq fp, sp, r4, ror #5 │ │ │ │ - strls r9, [fp], #-776 @ 0xfffffcf8 │ │ │ │ - @ instruction: 0xf7f5950c │ │ │ │ - @ instruction: 0xf7feff19 │ │ │ │ - movwcs fp, #2614 @ 0xa36 │ │ │ │ - ldmlt fp!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + movwls fp, #33508 @ 0x82e4 │ │ │ │ + @ instruction: 0xf7f5940b │ │ │ │ + @ instruction: 0xf7feff1b │ │ │ │ + movwcs fp, #2617 @ 0xa39 │ │ │ │ + ldmlt sp!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf47e429a │ │ │ │ - addcs sl, r0, #430080 @ 0x69000 │ │ │ │ + addcs sl, r0, #108, 20 @ 0x6c000 │ │ │ │ subeq pc, r0, #192, 4 │ │ │ │ movweq lr, #10756 @ 0x2a04 │ │ │ │ svceq 0x0080f5b3 │ │ │ │ - rschi pc, r4, #0 │ │ │ │ - ldrhi pc, [r5, #-512] @ 0xfffffe00 │ │ │ │ + rschi pc, r5, #0 │ │ │ │ + ldrhi pc, [r4, #-512] @ 0xfffffe00 │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ - vst3.8 {d24,d26,d28}, [pc :256], r2 │ │ │ │ + vst3.8 {d24,d26,d28}, [pc :256], r1 │ │ │ │ vbic.i32 q11, #1536 @ 0x00000600 │ │ │ │ eormi r0, r3, r0, lsl r3 │ │ │ │ svcvs 0x0070f5b3 │ │ │ │ ldrbhi pc, [r0, #-0]! @ │ │ │ │ ldrbhi pc, [r1, #576] @ 0x240 @ │ │ │ │ subvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andseq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf0004293 │ │ │ │ - vmax.s8 d8, d16, d11 │ │ │ │ - subcs r8, r0, #240123904 @ 0xe500000 │ │ │ │ + vmax.s8 d8, d16, d10 │ │ │ │ + subcs r8, r0, #238026752 @ 0xe300000 │ │ │ │ andseq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf0004293 │ │ │ │ - rsbcs r8, r0, #18350080 @ 0x1180000 │ │ │ │ + rsbcs r8, r0, #68, 14 @ 0x1100000 │ │ │ │ andseq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf0004293 │ │ │ │ - eorcs r8, r0, #22282240 @ 0x1540000 │ │ │ │ + eorcs r8, r0, #21757952 @ 0x14c0000 │ │ │ │ andseq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf47e4293 │ │ │ │ - @ instruction: 0x4621aa35 │ │ │ │ + @ instruction: 0x4621aa38 │ │ │ │ @ instruction: 0xf7f2a808 │ │ │ │ - @ instruction: 0xf8d5fb89 │ │ │ │ + @ instruction: 0xf8d5fb2d │ │ │ │ andcs r3, r1, #136 @ 0x88 │ │ │ │ @ instruction: 0xf003a908 │ │ │ │ strtmi r0, [r8], -pc, lsl #6 │ │ │ │ - blx 0x1b72494 │ │ │ │ - stmiblt sp!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - movtpl pc, #9156 @ 0x23c4 @ │ │ │ │ - andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - @ instruction: 0xf3c43b01 │ │ │ │ - andls r5, r9, #0, 24 │ │ │ │ + blx 0x1bf2550 │ │ │ │ + ldmiblt r0!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + movtne pc, #5060 @ 0x13c4 @ │ │ │ │ sbcne pc, r4, #196, 6 @ 0x10000003 │ │ │ │ + movwcs lr, #51661 @ 0xc9cd │ │ │ │ + movweq pc, #61444 @ 0xf004 @ │ │ │ │ + vsubw.u8 , q2, d11 │ │ │ │ + movwls r3, #37635 @ 0x9303 │ │ │ │ + movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ + vsubw.u8 , q2, d10 │ │ │ │ + blcc 0x1092a4 │ │ │ │ + stcpl 3, cr15, [r0], {196} @ 0xc4 │ │ │ │ eorgt pc, r0, sp, asr #17 │ │ │ │ - vsubl.u8 , d4, d12 │ │ │ │ - andls r1, sp, #268435460 @ 0x10000004 │ │ │ │ - andeq pc, pc, #4 │ │ │ │ - vsubl.u8 , d4, d11 │ │ │ │ - andls r4, sl, #805306368 @ 0x30000000 │ │ │ │ vqdmulh.s d2, d0, d6 │ │ │ │ - ldm pc, {r1, r2, r3, r4, r5, r6, r9, pc}^ @ │ │ │ │ - rsbeq pc, pc, #19 │ │ │ │ - mvnseq r0, r9, lsl #5 │ │ │ │ + ldm pc, {r0, r1, r2, r3, r4, r5, r6, r9, pc}^ @ │ │ │ │ + rsbseq pc, r0, #19 │ │ │ │ + mvnseq r0, sl, lsl #5 │ │ │ │ eorseq r0, r1, r6, asr #32 │ │ │ │ andeq r0, r7, ip, lsl r0 │ │ │ │ - andsvc pc, sp, #73400320 @ 0x4600000 │ │ │ │ + rsbvc pc, sp, #73400320 @ 0x4600000 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ - msrvs SPSR_fc, #73400320 @ 0x4600000 │ │ │ │ + @ instruction: 0x63b9f646 │ │ │ │ movweq pc, #41664 @ 0xa2c0 @ │ │ │ │ svceq 0x0000f1bc │ │ │ │ sadd16mi fp, sl, r8 │ │ │ │ stmdbge r8, {r0, sl, sp} │ │ │ │ movwcs r4, #1576 @ 0x628 │ │ │ │ @ instruction: 0xf7f59400 │ │ │ │ - @ instruction: 0xf7fefcfb │ │ │ │ - vmul.i8 d27, d22, d22 │ │ │ │ + @ instruction: 0xf7fefcfd │ │ │ │ + vmul.i8 d27, d22, d25 │ │ │ │ vsubl.s8 , d0, d25 │ │ │ │ vhsub.s8 d16, d6, d10 │ │ │ │ vorr.i32 , #3328 @ 0x00000d00 │ │ │ │ @ instruction: 0xf1bc030a │ │ │ │ svclt 0x00180f00 │ │ │ │ strcs r4, [r1], #-1562 @ 0xfffff9e6 │ │ │ │ strtmi sl, [r8], -r8, lsl #18 │ │ │ │ strls r2, [r0], #-768 @ 0xfffffd00 │ │ │ │ - stc2l 7, cr15, [r6], #980 @ 0x3d4 │ │ │ │ - stmiblt r1!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + stc2l 7, cr15, [r8], #980 @ 0x3d4 │ │ │ │ + stmiblt r4!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ eorseq pc, r5, #1610612740 @ 0x60000004 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ biceq pc, r1, #1610612740 @ 0x60000004 │ │ │ │ movweq pc, #41664 @ 0xa2c0 @ │ │ │ │ svceq 0x0000f1bc │ │ │ │ sadd16mi fp, sl, r8 │ │ │ │ stmdbge r8, {r0, sl, sp} │ │ │ │ movwcs r4, #1576 @ 0x628 │ │ │ │ @ instruction: 0xf7f59400 │ │ │ │ - @ instruction: 0xf7fefcd1 │ │ │ │ - vst2.32 {d11,d13}, [r4], ip │ │ │ │ + @ instruction: 0xf7fefcd3 │ │ │ │ + vst2.32 {d11,d13}, [r4] │ │ │ │ @ instruction: 0xf644247f │ │ │ │ vmov.i64 d22, #0x00000000ffff00ff │ │ │ │ @ instruction: 0xf5b40e05 │ │ │ │ svclt 0x00142f5d │ │ │ │ movwcs r2, #8961 @ 0x2301 │ │ │ │ addne pc, sp, #1610612740 @ 0x60000004 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ movwcs r9, #768 @ 0x300 │ │ │ │ strtmi sl, [r8], -r8, lsl #18 │ │ │ │ svclt 0x0008459c │ │ │ │ @ instruction: 0xf7f54672 │ │ │ │ - @ instruction: 0xf7fefcb7 │ │ │ │ - vbic.i16 , #194 @ 0x00c2 │ │ │ │ - @ instruction: 0xf3c41341 │ │ │ │ - movwls r3, #53763 @ 0xd203 │ │ │ │ - vsubl.u8 q8, d4, d23 │ │ │ │ - andls r2, sl, #201326592 @ 0xc000000 │ │ │ │ - @ instruction: 0xf004930c │ │ │ │ - movwls r0, #45839 @ 0xb30f │ │ │ │ - movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ - vsubw.u8 , q2, d9 │ │ │ │ - movwls r5, #33536 @ 0x8300 │ │ │ │ - bcs 0x4a9630 │ │ │ │ + @ instruction: 0xf7fefcb9 │ │ │ │ + vbic.i16 , #197 @ 0x00c5 │ │ │ │ + vmlal.u , d4, d1[0] │ │ │ │ + vaddw.u8 q10, q2, d3 │ │ │ │ + andls r5, sp, #0, 6 │ │ │ │ + @ instruction: 0xf0049109 │ │ │ │ + vsubl.u8 q8, d4, d15 │ │ │ │ + andls r2, fp, #-1073741824 @ 0xc0000000 │ │ │ │ + vsubw.u8 , q2, d8 │ │ │ │ + tstls ip, r3, lsl #4 │ │ │ │ + andls r0, sl, #1879048194 @ 0x70000002 │ │ │ │ + bcs 0x4a96ec │ │ │ │ vst4.8 {d13-d16}, [r4 :128], r7 │ │ │ │ @ instruction: 0xf5b4247f │ │ │ │ svclt 0x00142f5d │ │ │ │ strcs r2, [r2], #-1025 @ 0xfffffbff │ │ │ │ @ instruction: 0xf645b31b │ │ │ │ vmlal.s , d16, d1[1] │ │ │ │ movwcs r0, #522 @ 0x20a │ │ │ │ strtmi sl, [r8], -r8, lsl #18 │ │ │ │ @ instruction: 0xf7f59400 │ │ │ │ - @ instruction: 0xf7fefd43 │ │ │ │ - vmla.i8 , q3, q4 │ │ │ │ + @ instruction: 0xf7fefd45 │ │ │ │ + vmla.i8 , q3, │ │ │ │ vaddw.s8 , q0, d25 │ │ │ │ vrhadd.s8 d16, d6, d10 │ │ │ │ vmov.i32 , #3328 @ 0x00000d00 │ │ │ │ - blcs 0xb4e40 │ │ │ │ + blcs 0xb4efc │ │ │ │ strmi fp, [sl], -r8, lsl #30 │ │ │ │ stmdbge r8, {r0, sl, sp} │ │ │ │ movwcs r4, #1576 @ 0x628 │ │ │ │ @ instruction: 0xf7f59400 │ │ │ │ - @ instruction: 0xf7fefd2f │ │ │ │ - blcs 0xe2b00 │ │ │ │ - stclge 4, cr15, [r5], {126} @ 0x7e │ │ │ │ + @ instruction: 0xf7fefd31 │ │ │ │ + blcs 0xe2bc8 │ │ │ │ + stclge 4, cr15, [r8], {126} @ 0x7e │ │ │ │ @ instruction: 0xf6442401 │ │ │ │ vsubl.s8 , d0, d5 │ │ │ │ ldrb r0, [sl, r5, lsl #4] │ │ │ │ svceq 0x00c0f5b3 │ │ │ │ addsmi sp, r3, #95 @ 0x5f │ │ │ │ - msrhi SPSR_s, r0 │ │ │ │ + msrhi SPSR_sc, r0 │ │ │ │ vsubl.s8 q9, d16, d0 │ │ │ │ addsmi r0, r3, #64, 4 │ │ │ │ - ldmdbge r8, {r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ + ldmdbge fp, {r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ subne pc, r1, #196, 6 @ 0x10000003 │ │ │ │ @ instruction: 0xf0002a02 │ │ │ │ - bcs 0x1961a8 │ │ │ │ - ldrbthi pc, [r1], r0 @ │ │ │ │ + bcs 0x19625c │ │ │ │ + strbthi pc, [pc], r0 @ │ │ │ │ @ instruction: 0xf0002a01 │ │ │ │ - eoreq r8, r6, #262144000 @ 0xfa00000 │ │ │ │ - ldrhi pc, [fp, -r0, lsl #2] │ │ │ │ + eoreq r8, r6, #248, 12 @ 0xf800000 │ │ │ │ + ldrhi pc, [r9, -r0, lsl #2] │ │ │ │ andeq pc, pc, #4 │ │ │ │ movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ andcc lr, r8, #3358720 @ 0x334000 │ │ │ │ - andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - movwcs pc, #13252 @ 0x33c4 @ │ │ │ │ + andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + movwcc pc, #13252 @ 0x33c4 @ │ │ │ │ stmib sp, {r2, r5, r6, r7, r9}^ │ │ │ │ - @ instruction: 0xf53e320a │ │ │ │ - stmdbge r8, {r0, r1, r3, r4, r5, r8, fp, sp, pc} │ │ │ │ + @ instruction: 0xf53e230a │ │ │ │ + stmdbge r8, {r1, r2, r3, r4, r5, r8, fp, sp, pc} │ │ │ │ @ instruction: 0xf7f54628 │ │ │ │ - @ instruction: 0xf7fef931 │ │ │ │ - @ instruction: 0xf3c4b8fd │ │ │ │ - vsubl.u8 , d4, d3 │ │ │ │ - andls r1, sl, #67108865 @ 0x4000001 │ │ │ │ + @ instruction: 0xf7fef933 │ │ │ │ + @ instruction: 0xf3c4b900 │ │ │ │ + vmlal.u , d4, d1[0] │ │ │ │ + andls r5, sp, #0, 6 │ │ │ │ + andeq pc, pc, #4 │ │ │ │ + andls r9, fp, #8, 6 @ 0x20000000 │ │ │ │ + andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + vsubl.u8 , d4, d10 │ │ │ │ + andls r4, r9, #805306368 @ 0x30000000 │ │ │ │ andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - @ instruction: 0xf004930d │ │ │ │ - stmib sp, {r0, r1, r2, r3, r8, r9}^ │ │ │ │ - vsubl.u8 , d4, d11 │ │ │ │ - vsubl.u8 q10, d4, d3 │ │ │ │ - stmib sp, {r8, r9, ip, lr}^ │ │ │ │ - eoreq r3, r2, #8, 4 @ 0x80000000 │ │ │ │ + eoreq r9, r2, #12, 4 @ 0xc0000000 │ │ │ │ strcs sp, [r1], #-1035 @ 0xfffffbf5 │ │ │ │ strtmi sl, [r8], -r8, lsl #18 │ │ │ │ adcsne pc, r5, #1342177284 @ 0x50000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ @ instruction: 0xf7f59400 │ │ │ │ - @ instruction: 0xf7fefcd7 │ │ │ │ - vtst.8 , q11, q6 │ │ │ │ + @ instruction: 0xf7fefcd9 │ │ │ │ + vtst.8 , q11, │ │ │ │ vbic.i32 d16, #5 @ 0x00000005 │ │ │ │ vrhadd.s8 d16, d6, d10 │ │ │ │ vmlal.s q8, d16, d1[0] │ │ │ │ - blcs 0xb4f18 │ │ │ │ + blcs 0xb4fd4 │ │ │ │ strmi fp, [sl], -r8, lsl #30 │ │ │ │ stmdbge r8, {r0, sl, sp} │ │ │ │ movwcs r4, #1576 @ 0x628 │ │ │ │ @ instruction: 0xf7f59400 │ │ │ │ - @ instruction: 0xf7fefcc3 │ │ │ │ - vmul.i , q10, d0[2] │ │ │ │ - vsubl.u8 , d4, d3 │ │ │ │ + @ instruction: 0xf7fefcc5 │ │ │ │ + vmul.i , q10, d3[2] │ │ │ │ @ instruction: 0xf3c41341 │ │ │ │ - andls r5, sl, #0, 24 │ │ │ │ - vsubw.u8 , q2, d13 │ │ │ │ - @ instruction: 0xf0042203 │ │ │ │ - stmib sp, {r0, r1, r2, r3, r8, r9}^ │ │ │ │ - vsubl.u8 , d4, d11 │ │ │ │ - stmib sp, {r0, r1, r8, r9, lr}^ │ │ │ │ - @ instruction: 0xf414c308 │ │ │ │ - tstle r3, r0, lsl #6 │ │ │ │ - cdpvc 6, 11, cr15, cr9, cr5, {2} │ │ │ │ - cdpeq 2, 0, cr15, cr10, cr0, {6} │ │ │ │ - eoreq pc, sp, #1610612740 @ 0x60000004 │ │ │ │ - andeq pc, sl, #192, 4 │ │ │ │ - stmdbge r8, {r0, sl, sp} │ │ │ │ - @ instruction: 0xf1bc4628 │ │ │ │ - svclt 0x00080f00 │ │ │ │ - strls r4, [r0], #-1650 @ 0xfffff98e │ │ │ │ - ldc2 7, cr15, [sl], {245} @ 0xf5 │ │ │ │ - ldmlt pc, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} @ │ │ │ │ - andsvc pc, sp, #73400320 @ 0x4600000 │ │ │ │ - andeq pc, sl, #192, 4 │ │ │ │ - msrvs SPSR_fc, #73400320 @ 0x4600000 │ │ │ │ - movweq pc, #41664 @ 0xa2c0 @ │ │ │ │ + movwls r5, #56320 @ 0xdc00 │ │ │ │ + movweq pc, #61444 @ 0xf004 @ │ │ │ │ + eorgt pc, r0, sp, asr #17 │ │ │ │ + vsubw.u8 , q2, d11 │ │ │ │ + movwls r3, #41731 @ 0xa303 │ │ │ │ + movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ + vsubw.u8 , q2, d9 │ │ │ │ + movwls r2, #49923 @ 0xc303 │ │ │ │ + movweq pc, #1044 @ 0x414 @ │ │ │ │ + @ instruction: 0xf645d113 │ │ │ │ + @ instruction: 0xf2c07eb9 │ │ │ │ + vceq.f32 d16, d6, d10 │ │ │ │ + vsubl.s8 q8, d0, d29 │ │ │ │ + strcs r0, [r1], #-522 @ 0xfffffdf6 │ │ │ │ + strtmi sl, [r8], -r8, lsl #18 │ │ │ │ svceq 0x0000f1bc │ │ │ │ - sadd16mi fp, sl, r8 │ │ │ │ - stmdbge r8, {r0, sl, sp} │ │ │ │ - movwcs r4, #1576 @ 0x628 │ │ │ │ + ldrbtmi fp, [r2], -r8, lsl #30 │ │ │ │ @ instruction: 0xf7f59400 │ │ │ │ - @ instruction: 0xf7fefc85 │ │ │ │ - addcs fp, r0, #9043968 @ 0x8a0000 │ │ │ │ - eoreq pc, r0, #192, 4 │ │ │ │ - @ instruction: 0xf47e4293 │ │ │ │ - @ instruction: 0xf3c4a8bd │ │ │ │ - bcs 0x139098 │ │ │ │ - addhi pc, r3, #0 │ │ │ │ - @ instruction: 0xf0002a03 │ │ │ │ - bcs 0x11521c │ │ │ │ - adcshi pc, sl, #0 │ │ │ │ - stmdage r8, {r0, r5, r9, sl, lr} │ │ │ │ - @ instruction: 0xf9eef7f2 │ │ │ │ - @ instruction: 0xf1000223 │ │ │ │ - andcs r8, r1, #52, 6 @ 0xd0000000 │ │ │ │ + @ instruction: 0xf7fefc9b │ │ │ │ + @ instruction: 0xf646b8a1 │ │ │ │ + vmlal.s , d0, d1[7] │ │ │ │ + @ instruction: 0xf646020a │ │ │ │ + vrsra.s64 d22, d25, #64 │ │ │ │ + @ instruction: 0xf1bc030a │ │ │ │ + svclt 0x00180f00 │ │ │ │ + strcs r4, [r1], #-1562 @ 0xfffff9e6 │ │ │ │ strtmi sl, [r8], -r8, lsl #18 │ │ │ │ - blx 0xff2f2790 │ │ │ │ - stmdalt fp!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - stcpl 3, cr15, [r0], {196} @ 0xc4 │ │ │ │ - eoreq r9, r1, #-1610612736 @ 0xa0000000 │ │ │ │ + strls r2, [r0], #-768 @ 0xfffffd00 │ │ │ │ + stc2 7, cr15, [r6], {245} @ 0xf5 │ │ │ │ + stmlt ip, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + vsubl.s8 q9, d16, d0 │ │ │ │ + addsmi r0, r3, #32, 4 │ │ │ │ + ldmge pc!, {r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} @ │ │ │ │ subne pc, r1, #196, 6 @ 0x10000003 │ │ │ │ - eorgt pc, r0, sp, asr #17 │ │ │ │ - vsubl.u8 , d4, d13 │ │ │ │ - andls r2, ip, #805306368 @ 0x30000000 │ │ │ │ - andeq pc, pc, #4 │ │ │ │ - vsubl.u8 , d4, d11 │ │ │ │ + @ instruction: 0xf0002a02 │ │ │ │ + bcs 0x19525c │ │ │ │ + addshi pc, sp, #0 │ │ │ │ + @ instruction: 0xf0002a01 │ │ │ │ + @ instruction: 0x462182b8 │ │ │ │ + @ instruction: 0xf7f2a808 │ │ │ │ + eoreq pc, r3, #2375680 @ 0x244000 │ │ │ │ + teqphi r2, #0, 2 @ p-variant is OBSOLETE │ │ │ │ + stmdbge r8, {r0, r9, sp} │ │ │ │ + @ instruction: 0xf7f54628 │ │ │ │ + @ instruction: 0xf7fefac9 │ │ │ │ + vmul.i , q2, d1[7] │ │ │ │ + vmlal.u , d4, d1[0] │ │ │ │ + andls r5, sp, #0, 24 │ │ │ │ + @ instruction: 0xf0040221 │ │ │ │ + @ instruction: 0xf8cd020f │ │ │ │ + andls ip, fp, #32 │ │ │ │ + andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + vsubl.u8 , d4, d10 │ │ │ │ andls r4, r9, #805306368 @ 0x30000000 │ │ │ │ - strcs sp, [r1], #-1036 @ 0xfffffbf4 │ │ │ │ - stmdbge r8, {r0, r1, r5, r6, r9, sl, lr} │ │ │ │ - vmax.s8 d20, d5, d24 │ │ │ │ - vmvn.i32 q8, #1280 @ 0x00000500 │ │ │ │ - strls r0, [r0], #-517 @ 0xfffffdfb │ │ │ │ - mcrr2 7, 15, pc, r4, cr5 @ │ │ │ │ - stmdalt r9, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - ldrbtcs pc, [pc], #-1028 @ 0xb4808 @ │ │ │ │ - @ instruction: 0xf5b4a908 │ │ │ │ - @ instruction: 0xf6442f5d │ │ │ │ - vmvn.i32 d22, #851968 @ 0x000d0000 │ │ │ │ - svclt 0x00140405 │ │ │ │ - andcs r2, r2, #268435456 @ 0x10000000 │ │ │ │ - vhsub.s8 d25, d6, d0 │ │ │ │ - vsubl.s8 , d16, d13 │ │ │ │ - strtmi r0, [r8], -sl, lsl #4 │ │ │ │ - svceq 0x0000f1bc │ │ │ │ - strtmi fp, [r2], -r8, lsl #30 │ │ │ │ - stc2 7, cr15, [sl], #-980 @ 0xfffffc2c │ │ │ │ - stmdalt pc!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} @ │ │ │ │ + andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + strle r9, [ip], #-524 @ 0xfffffdf4 │ │ │ │ + strbtmi r2, [r3], -r1, lsl #8 │ │ │ │ + strtmi sl, [r8], -r8, lsl #18 │ │ │ │ + rsbseq pc, r5, #1342177284 @ 0x50000004 │ │ │ │ + andeq pc, r5, #192, 4 │ │ │ │ + @ instruction: 0xf7f59400 │ │ │ │ + @ instruction: 0xf7fefc45 │ │ │ │ + vst2.16 {d11-d12}, [r4], fp │ │ │ │ + stmdbge r8, {r0, r1, r2, r3, r4, r5, r6, sl, sp} │ │ │ │ + svccs 0x005df5b4 │ │ │ │ + ldrtvs pc, [sp], #-1604 @ 0xfffff9bc @ │ │ │ │ + streq pc, [r5], #-704 @ 0xfffffd40 │ │ │ │ + andcs fp, r1, #20, 30 @ 0x50 │ │ │ │ + andls r2, r0, #536870912 @ 0x20000000 │ │ │ │ + addne pc, sp, #1610612740 @ 0x60000004 │ │ │ │ + andeq pc, sl, #192, 4 │ │ │ │ + @ instruction: 0xf1bc4628 │ │ │ │ + svclt 0x00080f00 │ │ │ │ + @ instruction: 0xf7f54622 │ │ │ │ + @ instruction: 0xf7fefc2b │ │ │ │ + @ instruction: 0x4621b831 │ │ │ │ + @ instruction: 0xf7f2a808 │ │ │ │ + vst2.16 {d31,d33}, [pc :256]! │ │ │ │ + vbic.i32 q11, #0 @ 0x00000000 │ │ │ │ + eormi r0, r3, r0, lsl r3 │ │ │ │ + @ instruction: 0xf5b3d00e │ │ │ │ + @ instruction: 0xf47e1f80 │ │ │ │ + @ instruction: 0xf8d5a85c │ │ │ │ + andcs r3, r8, #136 @ 0x88 │ │ │ │ + strtmi sl, [r8], -r8, lsl #18 │ │ │ │ + movweq pc, #61443 @ 0xf003 @ │ │ │ │ + @ instruction: 0xf894f7f7 │ │ │ │ + ldmdalt r8, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + strtmi sl, [r8], -r8, lsl #18 │ │ │ │ + @ instruction: 0xf860f7fc │ │ │ │ + ldmdalt r3, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ stmdage r8, {r0, r5, r9, sl, lr} │ │ │ │ - @ instruction: 0xf9daf7f2 │ │ │ │ + @ instruction: 0xf95ef7f2 │ │ │ │ cmnpvs r0, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ tstpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - andle r4, lr, r3, lsr #32 │ │ │ │ - svcne 0x0080f5b3 │ │ │ │ - ldmdage sl, {r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ - ldrdcc pc, [r8], r5 │ │ │ │ - stmdbge r8, {r3, r9, sp} │ │ │ │ - @ instruction: 0xf0034628 │ │ │ │ - @ instruction: 0xf7f7030f │ │ │ │ - @ instruction: 0xf7fef893 │ │ │ │ - stmdbge r8, {r1, r2, r4, fp, ip, sp, pc} │ │ │ │ - @ instruction: 0xf7fc4628 │ │ │ │ - @ instruction: 0xf7fef85f │ │ │ │ - @ instruction: 0x4621b811 │ │ │ │ - @ instruction: 0xf7f2a808 │ │ │ │ - vst2.32 {d31,d33}, [pc :256], fp │ │ │ │ + @ instruction: 0xf0004023 │ │ │ │ + @ instruction: 0xf5b3809c │ │ │ │ + @ instruction: 0xf47e1f80 │ │ │ │ + @ instruction: 0xf8d5a83c │ │ │ │ + andcs r3, r9, #136 @ 0x88 │ │ │ │ + strtmi sl, [r8], -r8, lsl #18 │ │ │ │ + movweq pc, #61443 @ 0xf003 @ │ │ │ │ + @ instruction: 0xf874f7f7 │ │ │ │ + svclt 0x00f8f7fd │ │ │ │ + stmdage r8, {r0, r5, r9, sl, lr} │ │ │ │ + @ instruction: 0xf7f29207 │ │ │ │ + vst2.16 {d31,d33}, [pc], r3 │ │ │ │ vbic.i32 q11, #0 @ 0x00000000 │ │ │ │ eormi r0, r3, r0, lsl r3 │ │ │ │ - addshi pc, ip, r0 │ │ │ │ + bls 0x2a89b8 │ │ │ │ svcne 0x0080f5b3 │ │ │ │ - ldmdage sl!, {r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ + stmdage r1!, {r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ ldrdcc pc, [r8], r5 │ │ │ │ - stmdbge r8, {r0, r3, r9, sp} │ │ │ │ - @ instruction: 0xf0034628 │ │ │ │ - @ instruction: 0xf7f7030f │ │ │ │ - @ instruction: 0xf7fdf873 │ │ │ │ - qsub8mi fp, r1, r6 │ │ │ │ - andls sl, r7, #8, 16 @ 0x80000 │ │ │ │ - @ instruction: 0xf9a0f7f2 │ │ │ │ - cmnpvs r0, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ - tstpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - andle r4, lr, r3, lsr #32 │ │ │ │ - @ instruction: 0xf5b39a07 │ │ │ │ - @ instruction: 0xf47e1f80 │ │ │ │ - @ instruction: 0xf8d5a81f │ │ │ │ - stmdbge r8, {r3, r7, ip, sp} │ │ │ │ - @ instruction: 0xf0034628 │ │ │ │ - @ instruction: 0xf7f7030f │ │ │ │ - @ instruction: 0xf7fdf859 │ │ │ │ - stmdbge r8, {r2, r3, r4, r6, r7, r8, r9, sl, fp, ip, sp, pc} │ │ │ │ - @ instruction: 0xf7f74628 │ │ │ │ - @ instruction: 0xf7fdf967 │ │ │ │ - @ instruction: 0xf645bfd7 │ │ │ │ - vrshr.s64 d23, d25, #64 │ │ │ │ - vhsub.s8 d16, d6, d10 │ │ │ │ - vsubw.s8 q8, q0, d29 │ │ │ │ - @ instruction: 0xf1bc030a │ │ │ │ - svclt 0x00180f00 │ │ │ │ - strcs r4, [r1], #-1562 @ 0xfffff9e6 │ │ │ │ strtmi sl, [r8], -r8, lsl #18 │ │ │ │ - strls r2, [r0], #-768 @ 0xfffffd00 │ │ │ │ - blx 0x2728e6 │ │ │ │ - svclt 0x00c1f7fd │ │ │ │ - movtne pc, #5060 @ 0x13c4 @ │ │ │ │ - andsle r2, sp, r2, lsl #22 │ │ │ │ - @ instruction: 0xf0002b03 │ │ │ │ - blcs 0x115d94 │ │ │ │ - strhi pc, [r6, #-0]! │ │ │ │ - @ instruction: 0xf1000222 │ │ │ │ - @ instruction: 0xf0048533 │ │ │ │ - vsubl.u8 q8, d4, d15 │ │ │ │ - stmib sp, {r0, r1, r8, r9, lr}^ │ │ │ │ - vsubl.u8 , d4, d8 │ │ │ │ - vsubw.u8 q9, q2, d3 │ │ │ │ - stmib sp, {r0, r1, r9, ip, sp}^ │ │ │ │ - rsceq r3, r3, #-1610612736 @ 0xa0000000 │ │ │ │ - svcge 0x00def53d │ │ │ │ + movweq pc, #61443 @ 0xf003 @ │ │ │ │ + @ instruction: 0xf85af7f7 │ │ │ │ + svclt 0x00def7fd │ │ │ │ strtmi sl, [r8], -r8, lsl #18 │ │ │ │ - @ instruction: 0xf986f7f4 │ │ │ │ - svclt 0x00a0f7fd │ │ │ │ - stmdage r8, {r0, r5, r9, sl, lr} │ │ │ │ - @ instruction: 0xf982f7f2 │ │ │ │ - @ instruction: 0xf57d02e6 │ │ │ │ - stmdbge r8, {r0, r4, r6, r7, r8, r9, sl, fp, sp, pc} │ │ │ │ - @ instruction: 0xf7f64628 │ │ │ │ - @ instruction: 0xf7fdffab │ │ │ │ - @ instruction: 0xf5b3bf92 │ │ │ │ - @ instruction: 0xf47d0f20 │ │ │ │ - vqrdmlsh.s q13, q10, d3[1] │ │ │ │ - @ instruction: 0xf3c413c4 │ │ │ │ - movwls r3, #49667 @ 0xc203 │ │ │ │ - movtne pc, #5060 @ 0x13c4 @ │ │ │ │ - movwls r9, #53769 @ 0xd209 │ │ │ │ - movweq pc, #61444 @ 0xf004 @ │ │ │ │ - movwcs r9, #779 @ 0x30b │ │ │ │ - vsubw.u8 , q2, d10 │ │ │ │ - @ instruction: 0xf4145300 │ │ │ │ - movwls r0, #33950 @ 0x849e │ │ │ │ - strhi pc, [r4, #-0] │ │ │ │ - svceq 0x0080f5b4 │ │ │ │ - svcge 0x00aef47d │ │ │ │ + @ instruction: 0xf968f7f7 │ │ │ │ + svclt 0x00d9f7fd │ │ │ │ + adcsvc pc, r9, #72351744 @ 0x4500000 │ │ │ │ + andeq pc, sl, #192, 4 │ │ │ │ + msreq CPSR_fsc, #1610612740 @ 0x60000004 │ │ │ │ + movweq pc, #41664 @ 0xa2c0 @ │ │ │ │ + svceq 0x0000f1bc │ │ │ │ + sadd16mi fp, sl, r8 │ │ │ │ stmdbge r8, {r0, sl, sp} │ │ │ │ - vmax.s8 d20, d5, d24 │ │ │ │ - vmlal.s q9, d0, d1[0] │ │ │ │ - strls r0, [r0], #-517 @ 0xfffffdfb │ │ │ │ - blx 0x772996 │ │ │ │ - svclt 0x0069f7fd │ │ │ │ + movwcs r4, #1576 @ 0x628 │ │ │ │ + @ instruction: 0xf7f59400 │ │ │ │ + @ instruction: 0xf7fdfb07 │ │ │ │ + vqrdmlsh.s , q10, d3[0] │ │ │ │ + blcs 0x1396dc │ │ │ │ + blcs 0x1a8a50 │ │ │ │ + ldrhi pc, [r9, #-0] │ │ │ │ + @ instruction: 0xf0002b01 │ │ │ │ + eoreq r8, r2, #146800640 @ 0x8c00000 │ │ │ │ + ldrhi pc, [r0, #-256]! @ 0xffffff00 │ │ │ │ + andeq pc, pc, #4 │ │ │ │ + movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ + andcc lr, r8, #3358720 @ 0x334000 │ │ │ │ + movwcc pc, #13252 @ 0x33c4 @ │ │ │ │ + andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + movwcs lr, #43469 @ 0xa9cd │ │ │ │ + @ instruction: 0xf53d02e3 │ │ │ │ + stmdbge r8, {r5, r6, r7, r8, r9, sl, fp, sp, pc} │ │ │ │ + @ instruction: 0xf7f44628 │ │ │ │ + @ instruction: 0xf7fdf987 │ │ │ │ + strtmi fp, [r1], -r2, lsr #31 │ │ │ │ + @ instruction: 0xf7f2a808 │ │ │ │ + rsceq pc, r6, #671744 @ 0xa4000 │ │ │ │ + svcge 0x00d3f57d │ │ │ │ strtmi sl, [r8], -r8, lsl #18 │ │ │ │ - @ instruction: 0xfff4f7fb │ │ │ │ - svclt 0x0064f7fd │ │ │ │ - strbtmi r2, [r3], -r1, lsl #8 │ │ │ │ + @ instruction: 0xffacf7f6 │ │ │ │ + svclt 0x0094f7fd │ │ │ │ + svceq 0x0020f5b3 │ │ │ │ + svcge 0x00c9f47d │ │ │ │ + sbcne pc, r4, #196, 6 @ 0x10000003 │ │ │ │ + movtne pc, #5060 @ 0x13c4 @ │ │ │ │ + stmib sp, {r8, sp}^ │ │ │ │ + tstls sl, ip, lsl #6 │ │ │ │ + andeq pc, pc, #4 │ │ │ │ + movwpl pc, #964 @ 0x3c4 @ │ │ │ │ + movwls r9, #33291 @ 0x820b │ │ │ │ + andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + ldreq pc, [lr], #1044 @ 0x414 │ │ │ │ + @ instruction: 0xf0009209 │ │ │ │ + @ instruction: 0xf5b48501 │ │ │ │ + @ instruction: 0xf47d0f80 │ │ │ │ + strcs sl, [r1], #-4016 @ 0xfffff050 │ │ │ │ strtmi sl, [r8], -r8, lsl #18 │ │ │ │ - adcsne pc, r5, #1342177284 @ 0x50000004 │ │ │ │ + subcs pc, r1, #1342177284 @ 0x50000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ @ instruction: 0xf7f59400 │ │ │ │ - @ instruction: 0xf7fdfa9b │ │ │ │ - strcs fp, [r1], #-3926 @ 0xfffff0aa │ │ │ │ + @ instruction: 0xf7fdfb1b │ │ │ │ + stmdbge r8, {r0, r1, r3, r5, r6, r8, r9, sl, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7fb4628 │ │ │ │ + @ instruction: 0xf7fdfff5 │ │ │ │ + strcs fp, [r1], #-3942 @ 0xfffff09a │ │ │ │ stmdbge r8, {r0, r1, r5, r6, r9, sl, lr} │ │ │ │ vmax.s8 d20, d5, d24 │ │ │ │ - vmvn.i32 q8, #1280 @ 0x00000500 │ │ │ │ + vrshr.s64 d17, d21, #64 │ │ │ │ strls r0, [r0], #-517 @ 0xfffffdfb │ │ │ │ - blx 0xfe4729d4 │ │ │ │ - svclt 0x0049f7fd │ │ │ │ + blx 0xfe7f2a78 │ │ │ │ + svclt 0x0058f7fd │ │ │ │ + strbtmi r2, [r3], -r1, lsl #8 │ │ │ │ strtmi sl, [r8], -r8, lsl #18 │ │ │ │ - stc2l 7, cr15, [ip, #1012]! @ 0x3f4 │ │ │ │ - svclt 0x0043f7fd │ │ │ │ - msreq CPSR_, #4, 8 @ 0x4000000 │ │ │ │ - svceq 0x0000f5b3 │ │ │ │ - vhadd.s8 d13, d0, d20 │ │ │ │ - blcs 0xd5f68 │ │ │ │ - ldrbhi pc, [r5, #-0]! @ │ │ │ │ - @ instruction: 0xf10002e3 │ │ │ │ - vst1.16 {d8-d10}, [r4 :64], ip │ │ │ │ - blcs 0x18cd808 │ │ │ │ - ldrbthi pc, [r6], -r0 @ │ │ │ │ - svcvs 0x0070f5b3 │ │ │ │ - strhi pc, [r4], r0 │ │ │ │ - @ instruction: 0xf47d2b40 │ │ │ │ - movwcs sl, #8035 @ 0x1f63 │ │ │ │ - stmdbge r8, {r9, sp} │ │ │ │ - vrsubhn.i16 d20, q2, q12 │ │ │ │ - strls r4, [r9, #-1283] @ 0xfffffafd │ │ │ │ - strcc pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ - streq pc, [pc], #-4 @ 0xb4a58 │ │ │ │ - strls r9, [sl], #-1288 @ 0xfffffaf8 │ │ │ │ - mrc2 7, 6, pc, cr4, cr3, {7} │ │ │ │ - svclt 0x001af7fd │ │ │ │ - movwpl pc, #964 @ 0x3c4 @ │ │ │ │ - stmdbge r8, {r0, r9, sp} │ │ │ │ - strtmi r9, [r8], -r0, lsl #4 │ │ │ │ - andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - vsubl.u8 , d4, d10 │ │ │ │ - andls r1, sp, #268435460 @ 0x10000004 │ │ │ │ - andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - @ instruction: 0xf004920c │ │ │ │ - andls r0, fp, #-268435456 @ 0xf0000000 │ │ │ │ + rsbseq pc, r5, #1342177284 @ 0x50000004 │ │ │ │ + andeq pc, r5, #192, 4 │ │ │ │ + @ instruction: 0xf7f59400 │ │ │ │ + @ instruction: 0xf7fdfa8f │ │ │ │ + stmdbge r8, {r0, r1, r3, r6, r8, r9, sl, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7fd4628 │ │ │ │ + @ instruction: 0xf7fdfded │ │ │ │ + @ instruction: 0xf404bf45 │ │ │ │ + @ instruction: 0xf5b30320 │ │ │ │ + eorle r0, r4, r0, lsl #30 │ │ │ │ + strbhi pc, [pc, #-512] @ 0xb48dc @ │ │ │ │ + @ instruction: 0xf0002b00 │ │ │ │ + rsceq r8, r3, #478150656 @ 0x1c800000 │ │ │ │ + ldrbhi pc, [r9], -r0, lsl #2 @ │ │ │ │ + cmnpvs r6, #4, 8 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ + @ instruction: 0xf0002b60 │ │ │ │ + @ instruction: 0xf5b38673 │ │ │ │ + @ instruction: 0xf0006f70 │ │ │ │ + blcs 0x10d6500 │ │ │ │ + svcge 0x0065f47d │ │ │ │ + andcs r2, r0, #67108864 @ 0x4000000 │ │ │ │ + strtmi sl, [r8], -r8, lsl #18 │ │ │ │ + streq pc, [pc, #-4] @ 0xb4b08 │ │ │ │ + vabal.u8 , d4, d10 │ │ │ │ + vabal.u8 , d4, d3 │ │ │ │ + strls r4, [r8, #-1027] @ 0xfffffbfd │ │ │ │ + @ instruction: 0xf7f39409 │ │ │ │ + @ instruction: 0xf7fdfed5 │ │ │ │ + vmov.f32 d27, #-0.21875 @ 0xbe600000 │ │ │ │ + vsubw.u8 , q2, d0 │ │ │ │ + strtmi r1, [r8], -r1, asr #4 │ │ │ │ + stmdbge r8, {r0, r2, r3, r9, ip, pc} │ │ │ │ + andls r2, r0, #268435456 @ 0x10000000 │ │ │ │ adcmi pc, r1, #1610612740 @ 0x60000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ - strmi pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ - strls r9, [r9], #-776 @ 0xfffffcf8 │ │ │ │ - blx 0xffe72a70 │ │ │ │ - mrclt 7, 7, APSR_nzcv, cr11, cr13, {7} │ │ │ │ - rsceq r0, r0, #1605632 @ 0x188000 │ │ │ │ - @ instruction: 0xf002d418 │ │ │ │ - bcs 0x2752c8 │ │ │ │ - svcge 0x002cf63d │ │ │ │ - @ instruction: 0xf853a301 │ │ │ │ - svclt 0x0000f022 │ │ │ │ - andeq r4, fp, sp, asr ip │ │ │ │ - andeq r2, fp, r5, lsl #18 │ │ │ │ - andeq r4, fp, r9, lsl ip │ │ │ │ - andeq r2, fp, r5, lsl #18 │ │ │ │ - @ instruction: 0x000b4bbb │ │ │ │ - andeq r4, fp, r1, lsl #23 │ │ │ │ - andeq r4, fp, r3, asr fp │ │ │ │ - andeq r4, fp, r1, lsr #22 │ │ │ │ + streq pc, [pc, #-4] @ 0xb4b3c │ │ │ │ + strls r9, [fp, #-776] @ 0xfffffcf8 │ │ │ │ + strcc pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ + vabal.u8 , d4, d10 │ │ │ │ + vabal.u8 q10, d4, d3 │ │ │ │ + strls r2, [r9, #-1027] @ 0xfffffbfd │ │ │ │ + @ instruction: 0xf7f5940c │ │ │ │ + @ instruction: 0xf7fdfaf7 │ │ │ │ + stmdbeq r2!, {r0, r2, r3, r4, r5, r6, r7, r9, sl, fp, ip, sp, pc}^ │ │ │ │ + ldrle r0, [r7], #-736 @ 0xfffffd20 │ │ │ │ + andeq pc, r7, #2 │ │ │ │ + @ instruction: 0xf63d2a07 │ │ │ │ + movwge sl, #7982 @ 0x1f2e │ │ │ │ + @ instruction: 0xf022f853 │ │ │ │ + andeq r4, fp, r7, lsl sp │ │ │ │ + andeq r2, fp, r7, asr #19 │ │ │ │ + ldrdeq r4, [fp], -r3 │ │ │ │ + andeq r2, fp, r7, asr #19 │ │ │ │ + andeq r4, fp, r5, ror ip │ │ │ │ + andeq r4, fp, fp, lsr ip │ │ │ │ + andeq r4, fp, sp, lsl #24 │ │ │ │ + ldrdeq r4, [fp], -fp │ │ │ │ andeq pc, r3, #2 │ │ │ │ @ instruction: 0xf004920d │ │ │ │ andls r0, fp, #-268435456 @ 0xf0000000 │ │ │ │ - andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - vst1.8 {d25-d28}, [pc], sl │ │ │ │ - vmvn.i32 q10, #0 @ 0x00000000 │ │ │ │ - vmlal.u q8, d4, d0[0] │ │ │ │ - andcs r1, r1, r4, asr #3 │ │ │ │ - andsmi r9, r4, ip, lsl #2 │ │ │ │ - tstpeq r0, pc, asr #32 @ p-variant is OBSOLETE │ │ │ │ - smlabteq r8, sp, r9, lr │ │ │ │ - @ instruction: 0xf5b4d074 │ │ │ │ - @ instruction: 0xf47d0f80 │ │ │ │ - stmdbge r8, {r0, r2, r3, r4, r5, r6, r7, r9, sl, fp, sp, pc} │ │ │ │ - @ instruction: 0xf6454628 │ │ │ │ - vmlal.s , d16, d1[1] │ │ │ │ - movwls r0, #522 @ 0x20a │ │ │ │ - @ instruction: 0xf9fef7f5 │ │ │ │ - mrclt 7, 5, APSR_nzcv, cr9, cr13, {7} │ │ │ │ - andeq pc, pc, #4 │ │ │ │ - movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ - andcc lr, r8, #3358720 @ 0x334000 │ │ │ │ - andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - movwcs pc, #13252 @ 0x33c4 @ │ │ │ │ - andcc lr, sl, #3358720 @ 0x334000 │ │ │ │ - rsbeq r2, r1, #67108864 @ 0x4000000 │ │ │ │ - svclt 0x00594628 │ │ │ │ - ldrmi sl, [sl], -r8, lsl #18 │ │ │ │ - stmdbge r8, {r1, r9, sp} │ │ │ │ - @ instruction: 0xf7f49300 │ │ │ │ - @ instruction: 0xf7fdfa31 │ │ │ │ - @ instruction: 0xf004bea1 │ │ │ │ + rsbsmi pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ + subeq pc, r0, #192, 4 │ │ │ │ + bicne pc, r4, r4, asr #7 │ │ │ │ + tstls ip, r1 │ │ │ │ + stmib sp, {r8, sp}^ │ │ │ │ + vaddw.u8 q8, q2, d8 │ │ │ │ + andsmi r4, r4, r3, lsl #2 │ │ │ │ + rsbsle r9, r4, sl, lsl #2 │ │ │ │ + svceq 0x0080f5b4 │ │ │ │ + svcge 0x0001f47d │ │ │ │ + strtmi sl, [r8], -r8, lsl #18 │ │ │ │ + sbcvc pc, r5, #72351744 @ 0x4500000 │ │ │ │ + andeq pc, sl, #192, 4 │ │ │ │ + @ instruction: 0xf7f59300 │ │ │ │ + @ instruction: 0xf7fdfa01 │ │ │ │ + @ instruction: 0xf004bebd │ │ │ │ vsubl.u8 q8, d4, d15 │ │ │ │ stmib sp, {r0, r1, r8, r9, lr}^ │ │ │ │ vsubl.u8 , d4, d8 │ │ │ │ - vsubw.u8 q9, q2, d3 │ │ │ │ - stmib sp, {r0, r1, r9, ip, sp}^ │ │ │ │ - @ instruction: 0xf414320a │ │ │ │ - smlalbble r0, r9, r0, r3 │ │ │ │ - stmdbge r8, {r0, r9, sp} │ │ │ │ - andls r4, r0, #40, 12 @ 0x2800000 │ │ │ │ - blx 0x772b50 │ │ │ │ - mcrlt 7, 4, pc, cr10, cr13, {7} @ │ │ │ │ + vsubl.u8 q9, d4, d3 │ │ │ │ + stmib sp, {r0, r1, r8, r9, ip, sp}^ │ │ │ │ + movwcs r2, #4874 @ 0x130a │ │ │ │ + strtmi r0, [r8], -r1, ror #4 │ │ │ │ + stmdbge r8, {r0, r3, r4, r6, r8, r9, sl, fp, ip, sp, pc} │ │ │ │ + andcs r4, r2, #27262976 @ 0x1a00000 │ │ │ │ + movwls sl, #2312 @ 0x908 │ │ │ │ + blx 0xdf2bdc │ │ │ │ + mcrlt 7, 5, pc, cr5, cr13, {7} @ │ │ │ │ andeq pc, pc, #4 │ │ │ │ movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ andcc lr, r8, #3358720 @ 0x334000 │ │ │ │ - movwcs pc, #13252 @ 0x33c4 @ │ │ │ │ - andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - streq pc, [r0], #1044 @ 0x414 │ │ │ │ - andcc lr, sl, #3358720 @ 0x334000 │ │ │ │ - movwcs fp, #7945 @ 0x1f09 │ │ │ │ - stmdbge r8, {sl, sp} │ │ │ │ - svclt 0x001e461a │ │ │ │ - andcs r2, r2, #67108864 @ 0x4000000 │ │ │ │ + movwcc pc, #13252 @ 0x33c4 @ │ │ │ │ + andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + movwcs lr, #43469 @ 0xa9cd │ │ │ │ + orreq pc, r0, #20, 8 @ 0x14000000 │ │ │ │ + andcs sp, r1, #1073741842 @ 0x40000012 │ │ │ │ strtmi sl, [r8], -r8, lsl #18 │ │ │ │ - @ instruction: 0xf7f49400 │ │ │ │ - @ instruction: 0xf7fdf9fd │ │ │ │ - @ instruction: 0xf004be6d │ │ │ │ + @ instruction: 0xf7f49200 │ │ │ │ + @ instruction: 0xf7fdfa1d │ │ │ │ + @ instruction: 0xf004be8e │ │ │ │ vsubl.u8 q8, d4, d15 │ │ │ │ stmib sp, {r0, r1, r8, r9, lr}^ │ │ │ │ vsubl.u8 , d4, d8 │ │ │ │ - vsubl.u8 , d4, d3 │ │ │ │ - stmib sp, {r0, r1, r8, r9, sp}^ │ │ │ │ - @ instruction: 0xf414320a │ │ │ │ - stmdbge r8, {r7, r8, r9} │ │ │ │ - movwcs fp, #3862 @ 0xf16 │ │ │ │ - andcs r2, r2, #268435456 @ 0x10000000 │ │ │ │ - movwls r4, #1576 @ 0x628 │ │ │ │ - @ instruction: 0xf9e4f7f4 │ │ │ │ - mrclt 7, 2, APSR_nzcv, cr4, cr13, {7} │ │ │ │ - stmdbge r8, {r0, r8, r9, sp} │ │ │ │ - vmax.s8 d20, d5, d24 │ │ │ │ - vmvn.i32 q8, #1280 @ 0x00000500 │ │ │ │ - strls r0, [r0], #-517 @ 0xfffffdfb │ │ │ │ - @ instruction: 0xf98cf7f5 │ │ │ │ - mcrlt 7, 2, pc, cr7, cr13, {7} @ │ │ │ │ - movwcs r2, #1025 @ 0x401 │ │ │ │ + vsubw.u8 , q2, d3 │ │ │ │ + @ instruction: 0xf4142203 │ │ │ │ + stmib sp, {r7, sl}^ │ │ │ │ + svclt 0x0009230a │ │ │ │ + strcs r2, [r0], #-769 @ 0xfffffcff │ │ │ │ + ldrmi sl, [sl], -r8, lsl #18 │ │ │ │ + movwcs fp, #7966 @ 0x1f1e │ │ │ │ stmdbge r8, {r1, r9, sp} │ │ │ │ strls r4, [r0], #-1576 @ 0xfffff9d8 │ │ │ │ - @ instruction: 0xf9cef7f4 │ │ │ │ - mrclt 7, 1, APSR_nzcv, cr14, cr13, {7} │ │ │ │ - cmnpvs r0, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ - movteq pc, #704 @ 0x2c0 @ │ │ │ │ - vaddl.u8 q10, d4, d19 │ │ │ │ - @ instruction: 0xf5b34203 │ │ │ │ - andls r0, r9, #128, 30 @ 0x200 │ │ │ │ - andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - streq pc, [pc], #-4 @ 0xb4c38 │ │ │ │ - strls r9, [sl], #-520 @ 0xfffffdf8 │ │ │ │ - vhadd.s8 d13, d0, d23 │ │ │ │ - blcs 0xd5b5c │ │ │ │ - mvnshi pc, #0 │ │ │ │ - svcvc 0x0000f5b3 │ │ │ │ - mrcge 4, 2, APSR_nzcv, cr12, cr13, {3} │ │ │ │ + blx 0xf2c44 │ │ │ │ + mrclt 7, 3, APSR_nzcv, cr1, cr13, {7} │ │ │ │ + andeq pc, pc, #4 │ │ │ │ + movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ + andcc lr, r8, #3358720 @ 0x334000 │ │ │ │ + andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + movwcc pc, #13252 @ 0x33c4 @ │ │ │ │ + movwcs lr, #43469 @ 0xa9cd │ │ │ │ + orreq pc, r0, #20, 8 @ 0x14000000 │ │ │ │ + svclt 0x0016a908 │ │ │ │ andcs r2, r1, #0, 6 │ │ │ │ + strtmi r2, [r8], -r2, lsl #4 │ │ │ │ + @ instruction: 0xf7f49300 │ │ │ │ + @ instruction: 0xf7fdf9e7 │ │ │ │ + movwcs fp, #7768 @ 0x1e58 │ │ │ │ strtmi sl, [r8], -r8, lsl #18 │ │ │ │ - @ instruction: 0xff68f7f3 │ │ │ │ - mrclt 7, 0, APSR_nzcv, cr12, cr13, {7} │ │ │ │ - movwvs pc, #63040 @ 0xf640 @ │ │ │ │ - @ instruction: 0xf0004023 │ │ │ │ - @ instruction: 0xf5b384c1 │ │ │ │ + rsbseq pc, r5, #1342177284 @ 0x50000004 │ │ │ │ + andeq pc, r5, #192, 4 │ │ │ │ + @ instruction: 0xf7f59400 │ │ │ │ + @ instruction: 0xf7fdf98f │ │ │ │ + strcs fp, [r1], #-3659 @ 0xfffff1b5 │ │ │ │ + andcs r2, r2, #0, 6 │ │ │ │ + strtmi sl, [r8], -r8, lsl #18 │ │ │ │ + @ instruction: 0xf7f49400 │ │ │ │ + @ instruction: 0xf7fdf9d1 │ │ │ │ + @ instruction: 0xf44fbe42 │ │ │ │ + vbic.i32 q11, #0 @ 0x00000000 │ │ │ │ + eormi r0, r3, r0, asr #6 │ │ │ │ + andeq pc, pc, #4 │ │ │ │ + svceq 0x0080f5b3 │ │ │ │ + vsubl.u8 , d4, d10 │ │ │ │ + vsubl.u8 , d4, d3 │ │ │ │ + stmib sp, {r0, r1, sl, lr}^ │ │ │ │ + eorle r2, r7, r8, lsl #8 │ │ │ │ + bichi pc, r5, #0, 4 │ │ │ │ + @ instruction: 0xf0002b00 │ │ │ │ + @ instruction: 0xf5b383f9 │ │ │ │ @ instruction: 0xf47d7f00 │ │ │ │ - blmi 0xfe9e05a0 │ │ │ │ - blls 0x50ece0 │ │ │ │ - @ instruction: 0xf04f405a │ │ │ │ - @ instruction: 0xf47f0300 │ │ │ │ - strtmi sl, [r8], -pc, ror #19 │ │ │ │ - pop {r0, r1, r4, ip, sp, pc} │ │ │ │ - @ instruction: 0xf7fa40f0 │ │ │ │ - movwcs fp, #12253 @ 0x2fdd │ │ │ │ - stmdbge r8, {r9, sp} │ │ │ │ + movwcs sl, #3680 @ 0xe60 │ │ │ │ + stmdbge r8, {r0, r9, sp} │ │ │ │ @ instruction: 0xf7f34628 │ │ │ │ - @ instruction: 0xf7fdff49 │ │ │ │ - @ instruction: 0x4621bdfd │ │ │ │ + @ instruction: 0xf7fdff6b │ │ │ │ + @ instruction: 0xf640be20 │ │ │ │ + eormi r6, r3, pc, lsl #6 │ │ │ │ + strbhi pc, [r0], #0 @ │ │ │ │ + svcvc 0x0000f5b3 │ │ │ │ + mcrge 4, 2, pc, cr15, cr13, {3} @ │ │ │ │ + ldmdavs sl, {r2, r5, r7, r8, r9, fp, lr} │ │ │ │ + subsmi r9, sl, r1, lsl fp │ │ │ │ + movweq pc, #79 @ 0x4f @ │ │ │ │ + ldmibge r2!, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ + andslt r4, r3, r8, lsr #12 │ │ │ │ + ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ + svclt 0x00e0f7fa │ │ │ │ + andcs r2, r0, #134217728 @ 0x8000000 │ │ │ │ + strtmi sl, [r8], -r8, lsl #18 │ │ │ │ + @ instruction: 0xff4cf7f3 │ │ │ │ + mcrlt 7, 0, pc, cr1, cr13, {7} @ │ │ │ │ + stmdage r8, {r0, r5, r9, sl, lr} │ │ │ │ + @ instruction: 0xff4cf7f1 │ │ │ │ + cmnpvs r0, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ + tstpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0xf5b34023 │ │ │ │ + @ instruction: 0xf47d1f80 │ │ │ │ + @ instruction: 0xf8d5ae2c │ │ │ │ + blcs 0x700f98 │ │ │ │ + @ instruction: 0xf1a3d97c │ │ │ │ + bcs 0x275680 │ │ │ │ + stclge 6, cr15, [r6, #-248]! @ 0xffffff08 │ │ │ │ + blcs 0x203a90 │ │ │ │ + sbchi pc, r0, r0, lsl #4 │ │ │ │ + @ instruction: 0xf003e8df │ │ │ │ + strbgt ip, [r6], r2, asr #5 │ │ │ │ + strtmi ip, [r1], -r4, asr #9 │ │ │ │ @ instruction: 0xf7f1a808 │ │ │ │ - @ instruction: 0xf44fffa7 │ │ │ │ + @ instruction: 0xf44fff2d │ │ │ │ vbic.i32 q11, #0 @ 0x00000000 │ │ │ │ eormi r0, r3, r0, lsl r3 │ │ │ │ svcne 0x0080f5b3 │ │ │ │ - mcrge 4, 1, pc, cr8, cr13, {3} @ │ │ │ │ + mcrge 4, 0, pc, cr13, cr13, {3} @ │ │ │ │ ldrdcc pc, [r8], r5 │ │ │ │ - ldmdble ip!, {r0, r3, r4, r8, r9, fp, sp}^ │ │ │ │ + ldmdble pc!, {r0, r3, r4, r8, r9, fp, sp} @ │ │ │ │ subeq pc, r0, #-1073741784 @ 0xc0000028 │ │ │ │ @ instruction: 0xf63e2a07 │ │ │ │ - blcc 0x1160258 │ │ │ │ - vqdmulh.s d2, d0, d5 │ │ │ │ - ldm pc, {r6, r7, pc}^ @ │ │ │ │ - sbcgt pc, r2, #3 │ │ │ │ - strbgt ip, [r4], #1734 @ 0x6c6 │ │ │ │ - stmdage r8, {r0, r5, r9, sl, lr} │ │ │ │ - @ instruction: 0xff88f7f1 │ │ │ │ + blcc 0x11602e0 │ │ │ │ + ldmdale r1, {r0, r2, r8, r9, fp, sp}^ │ │ │ │ + @ instruction: 0xf003e8df │ │ │ │ + mcrrmi 14, 4, r4, ip, cr14 │ │ │ │ + @ instruction: 0x46215252 │ │ │ │ + andls sl, r7, #8, 16 @ 0x80000 │ │ │ │ + @ instruction: 0xff0ef7f1 │ │ │ │ cmnpvs r0, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ tstpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - @ instruction: 0xf5b34023 │ │ │ │ + eormi r9, r3, r7, lsl #20 │ │ │ │ + @ instruction: 0xf5b3d015 │ │ │ │ @ instruction: 0xf47d1f80 │ │ │ │ - @ instruction: 0xf8d5ae09 │ │ │ │ - blcs 0x700f1c │ │ │ │ - @ instruction: 0xf1a3d93f │ │ │ │ - bcs 0x275604 │ │ │ │ - stclge 6, cr15, [r4, #-248] @ 0xffffff08 │ │ │ │ - blcs 0x203a14 │ │ │ │ - ldm pc, {r0, r4, r6, fp, ip, lr, pc}^ @ │ │ │ │ - cdpmi 0, 4, cr15, cr14, cr3, {0} │ │ │ │ - subspl r4, r2, #76, 24 @ 0x4c00 │ │ │ │ + @ instruction: 0xf8d5adec │ │ │ │ + blcs 0x701018 │ │ │ │ + @ instruction: 0xf1a3d974 │ │ │ │ + bcs 0x275700 │ │ │ │ + stcge 6, cr15, [r6, #-248]! @ 0xffffff08 │ │ │ │ + blcs 0x203b10 │ │ │ │ + addhi pc, ip, r0, lsl #4 │ │ │ │ + @ instruction: 0xf003e8df │ │ │ │ + stmhi r8, {r2, r3, r7, sl, fp, pc} │ │ │ │ + @ instruction: 0xf8d58e8e │ │ │ │ + ldmdbcs r9, {r3, r7, ip} │ │ │ │ + @ instruction: 0xf1a1d94a │ │ │ │ + blcs 0x275b24 │ │ │ │ + ldcge 6, cr15, [r4, #-248] @ 0xffffff08 │ │ │ │ + stmdbcs r5, {r1, r6, r8, fp, ip, sp} │ │ │ │ + ldm pc, {r4, r6, fp, ip, lr, pc}^ @ │ │ │ │ + svccc 0x003ff001 │ │ │ │ + svcvs 0x006f3737 │ │ │ │ + @ instruction: 0xf67e2b0f │ │ │ │ + andcs sl, r1, #576 @ 0x240 │ │ │ │ + vpmax.u8 d15, d3, d2 │ │ │ │ + svceq 0x00aaf413 │ │ │ │ + @ instruction: 0xf013d110 │ │ │ │ + svclt 0x00187f60 │ │ │ │ + @ instruction: 0xf43e2308 │ │ │ │ + andcs sl, r9, #64768 @ 0xfd00 │ │ │ │ + strtmi sl, [r8], -r8, lsl #18 │ │ │ │ + ldc2l 7, cr15, [r6, #984]! @ 0x3d8 │ │ │ │ + ldcllt 7, cr15, [sl, #-1012]! @ 0xfffffc0c │ │ │ │ + ldrb r2, [r6, r4, lsl #6]! │ │ │ │ + ldrb r2, [r4, r2, lsl #6]! │ │ │ │ + ldrb r2, [r2, r0, lsl #6]! │ │ │ │ + ldrb r2, [r0, r6, lsl #6]! │ │ │ │ + @ instruction: 0xf67e2b0f │ │ │ │ + andcs sl, r1, #60160 @ 0xeb00 │ │ │ │ + vpmax.u8 d15, d3, d2 │ │ │ │ + svceq 0x00aaf413 │ │ │ │ + @ instruction: 0xf013d142 │ │ │ │ + svclt 0x00187f60 │ │ │ │ + @ instruction: 0xf43e2308 │ │ │ │ + andcs sl, r8, #57088 @ 0xdf00 │ │ │ │ + strtmi sl, [r8], -r8, lsl #18 │ │ │ │ + ldc2l 7, cr15, [r8, #984] @ 0x3d8 │ │ │ │ + ldcllt 7, cr15, [ip, #-1012] @ 0xfffffc0c │ │ │ │ + andcs r2, r1, #4, 6 @ 0x10000000 │ │ │ │ + strtmi sl, [r8], -r8, lsl #18 │ │ │ │ + mrc2 7, 3, pc, cr12, cr6, {7} │ │ │ │ + ldcllt 7, cr15, [r5, #-1012] @ 0xfffffc0c │ │ │ │ + ldrb r2, [r6, r2, lsl #6]! │ │ │ │ + @ instruction: 0xf67e290f │ │ │ │ + addmi sl, sl, fp, asr #25 │ │ │ │ + svceq 0x00aaf412 │ │ │ │ + @ instruction: 0xf012d1ef │ │ │ │ + svclt 0x00187f60 │ │ │ │ + mvnle r2, r8, lsl #6 │ │ │ │ + stcllt 7, cr15, [r0], {254} @ 0xfe │ │ │ │ + strb r2, [r6, r0, lsl #6]! │ │ │ │ + stmdbge r8, {r0, r8, r9, sp} │ │ │ │ + @ instruction: 0x4628461a │ │ │ │ + mcr2 7, 7, pc, cr0, cr4, {7} @ │ │ │ │ + ldclt 7, cr15, [sl, #-1012]! @ 0xfffffc0c │ │ │ │ + @ instruction: 0xf67e2b0f │ │ │ │ + @ instruction: 0x409aacb3 │ │ │ │ + svceq 0x00aaf412 │ │ │ │ + @ instruction: 0xf012d118 │ │ │ │ + svclt 0x00187f60 │ │ │ │ + @ instruction: 0xf43e2308 │ │ │ │ + andcs sl, r1, #43264 @ 0xa900 │ │ │ │ + strtmi sl, [r8], -r8, lsl #18 │ │ │ │ + stc2 7, cr15, [r2, #984]! @ 0x3d8 │ │ │ │ + stclt 7, cr15, [r6, #-1012]! @ 0xfffffc0c │ │ │ │ + strb r2, [r0, r0, lsl #6] │ │ │ │ + strb r2, [r6, r6, lsl #6] │ │ │ │ + ldr r2, [ip, r2, lsl #6]! │ │ │ │ + ldr r2, [sl, r6, lsl #6]! │ │ │ │ + ldr r2, [r8, r4, lsl #6]! │ │ │ │ + strb r2, [ip, r4, lsl #6]! │ │ │ │ + strb r2, [sl, r0, lsl #6]! │ │ │ │ + strb r2, [r8, r2, lsl #6]! │ │ │ │ + strb r2, [r6, r6, lsl #6]! │ │ │ │ + @ instruction: 0xf47d4293 │ │ │ │ + cmncs r0, #4736 @ 0x1280 │ │ │ │ + tstpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ + andeq lr, r3, #4, 20 @ 0x4000 │ │ │ │ + svcne 0x0080f5b2 │ │ │ │ + mvnshi pc, #0 │ │ │ │ + strbthi pc, [sl], #-512 @ 0xfffffe00 @ │ │ │ │ + @ instruction: 0xf0002a40 │ │ │ │ + vqshl.s8 d8, d9, d16 │ │ │ │ + bcs 0xd625c │ │ │ │ + strbhi pc, [fp], #0 @ │ │ │ │ stmdage r8, {r0, r5, r9, sl, lr} │ │ │ │ - @ instruction: 0xf7f19207 │ │ │ │ - @ instruction: 0xf44fff69 │ │ │ │ - vbic.i32 q11, #0 @ 0x00000000 │ │ │ │ - bls 0x27596c │ │ │ │ - andsle r4, r5, r3, lsr #32 │ │ │ │ - svcne 0x0080f5b3 │ │ │ │ - stclge 4, cr15, [r8, #500]! @ 0x1f4 │ │ │ │ - ldrdcc pc, [r8], r5 │ │ │ │ - ldmdble r4!, {r0, r3, r4, r8, r9, fp, sp}^ │ │ │ │ - subeq pc, r0, #-1073741784 @ 0xc0000028 │ │ │ │ - @ instruction: 0xf63e2a07 │ │ │ │ - blcc 0x11601d8 │ │ │ │ - vqdmulh.s d2, d0, d5 │ │ │ │ - ldm pc, {r2, r3, r7, pc}^ @ │ │ │ │ - stchi 0, cr15, [ip], {3} │ │ │ │ - cdphi 8, 8, cr8, cr14, cr8, {4} │ │ │ │ - ldrdne pc, [r8], r5 │ │ │ │ - stmdble sl, {r0, r3, r4, r8, fp, sp}^ │ │ │ │ - movteq pc, #417 @ 0x1a1 @ │ │ │ │ - @ instruction: 0xf63e2b07 │ │ │ │ - stmdbcc r2, {r0, r4, r8, sl, fp, sp, pc}^ │ │ │ │ - ldmdale r0, {r0, r2, r8, fp, sp}^ │ │ │ │ - @ instruction: 0xf001e8df │ │ │ │ - @ instruction: 0x37373f3f │ │ │ │ - blcs 0x490b3c │ │ │ │ - stcge 6, cr15, [r6, #-504] @ 0xfffffe08 │ │ │ │ - blx 0x13d58c │ │ │ │ - pldw [r3], #-771 @ 0xfffffcfd │ │ │ │ - tstle r0, sl, lsr #31 │ │ │ │ - svcvc 0x0060f013 │ │ │ │ - movwcs fp, #36632 @ 0x8f18 │ │ │ │ - ldclge 4, cr15, [sl], #248 @ 0xf8 │ │ │ │ - stmdbge r8, {r0, r3, r9, sp} │ │ │ │ - @ instruction: 0xf7f64628 │ │ │ │ - @ instruction: 0xf7fdfdf3 │ │ │ │ - movwcs fp, #19830 @ 0x4d76 │ │ │ │ - movwcs lr, #10230 @ 0x27f6 │ │ │ │ - movwcs lr, #2036 @ 0x7f4 │ │ │ │ - movwcs lr, #26610 @ 0x67f2 │ │ │ │ - blcs 0x4aed7c │ │ │ │ - stclge 6, cr15, [r8], #504 @ 0x1f8 │ │ │ │ - blx 0x13d5c8 │ │ │ │ - pldw [r3], #-771 @ 0xfffffcfd │ │ │ │ - smlaltble r0, r2, sl, pc @ │ │ │ │ - svcvc 0x0060f013 │ │ │ │ - movwcs fp, #36632 @ 0x8f18 │ │ │ │ - ldclge 4, cr15, [ip], {62} @ 0x3e │ │ │ │ - stmdbge r8, {r3, r9, sp} │ │ │ │ - @ instruction: 0xf7f64628 │ │ │ │ - @ instruction: 0xf7fdfdd5 │ │ │ │ - movwcs fp, #19800 @ 0x4d58 │ │ │ │ - stmdbge r8, {r0, r9, sp} │ │ │ │ - @ instruction: 0xf7f64628 │ │ │ │ - @ instruction: 0xf7fdfe79 │ │ │ │ - movwcs fp, #11601 @ 0x2d51 │ │ │ │ - stmdbcs pc, {r1, r2, r4, r5, r6, r7, r8, r9, sl, sp, lr, pc} @ │ │ │ │ - stclge 6, cr15, [r8], {126} @ 0x7e │ │ │ │ - @ instruction: 0xf412408a │ │ │ │ - mvnle r0, sl, lsr #31 │ │ │ │ - svcvc 0x0060f012 │ │ │ │ - movwcs fp, #36632 @ 0x8f18 │ │ │ │ - @ instruction: 0xf7fed1ea │ │ │ │ - movwcs fp, #3261 @ 0xcbd │ │ │ │ - movwcs lr, #6118 @ 0x17e6 │ │ │ │ - ldrmi sl, [sl], -r8, lsl #18 │ │ │ │ - @ instruction: 0xf7f44628 │ │ │ │ - @ instruction: 0xf7fdfedd │ │ │ │ - blcs 0x4a4304 │ │ │ │ - ldcge 6, cr15, [r0], #504 @ 0x1f8 │ │ │ │ - @ instruction: 0xf412409a │ │ │ │ - tstle r8, sl, lsr #31 │ │ │ │ - svcvc 0x0060f012 │ │ │ │ - movwcs fp, #36632 @ 0x8f18 │ │ │ │ - stcge 4, cr15, [r6], #248 @ 0xf8 │ │ │ │ - stmdbge r8, {r0, r9, sp} │ │ │ │ - @ instruction: 0xf7f64628 │ │ │ │ - @ instruction: 0xf7fdfd9f │ │ │ │ - movwcs fp, #3362 @ 0xd22 │ │ │ │ - movwcs lr, #26560 @ 0x67c0 │ │ │ │ - movwcs lr, #10182 @ 0x27c6 │ │ │ │ - movwcs lr, #26556 @ 0x67bc │ │ │ │ - movwcs lr, #18362 @ 0x47ba │ │ │ │ - movwcs lr, #18360 @ 0x47b8 │ │ │ │ - movwcs lr, #2028 @ 0x7ec │ │ │ │ - movwcs lr, #10218 @ 0x27ea │ │ │ │ - movwcs lr, #26600 @ 0x67e8 │ │ │ │ - addsmi lr, r3, #60293120 @ 0x3980000 │ │ │ │ - stclge 4, cr15, [r6, #-500] @ 0xfffffe0c │ │ │ │ - vqdmlal.s q9, d0, d0[4] │ │ │ │ - b 0x1b5ac4 │ │ │ │ - @ instruction: 0xf5b20203 │ │ │ │ - @ instruction: 0xf0001f80 │ │ │ │ - vcge.s8 q4, q8, q11 │ │ │ │ - bcs 0x10d6040 │ │ │ │ - ldrhi pc, [sl], #0 │ │ │ │ - strbhi pc, [r2], #512 @ 0x200 @ │ │ │ │ - @ instruction: 0xf0002a00 │ │ │ │ - strtmi r8, [r1], -ip, asr #9 │ │ │ │ - @ instruction: 0xf7f1a808 │ │ │ │ - stmdbge r8, {r0, r1, r2, r3, r4, r5, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0xf7f64628 │ │ │ │ - @ instruction: 0xf7fdff05 │ │ │ │ - @ instruction: 0xf404bcf1 │ │ │ │ - @ instruction: 0xf5b20220 │ │ │ │ - eorle r0, r3, r0, lsl #30 │ │ │ │ - bcs 0xeb080 │ │ │ │ - addhi pc, fp, r0 │ │ │ │ - movtne pc, #5060 @ 0x13c4 @ │ │ │ │ - andeq pc, pc, #4 │ │ │ │ - @ instruction: 0xf10002e1 │ │ │ │ - blcs 0x1554ac │ │ │ │ - orrhi pc, lr, r0 │ │ │ │ - @ instruction: 0xf0002b03 │ │ │ │ - blcs 0x115558 │ │ │ │ - vst1.8 {d25-d28}, [pc], r8 │ │ │ │ - vbic.i32 q10, #3840 @ 0x00000f00 │ │ │ │ - @ instruction: 0xf000030f │ │ │ │ - @ instruction: 0x43a381a0 │ │ │ │ - stcge 4, cr15, [r8, #-500] @ 0xfffffe0c │ │ │ │ + mcr2 7, 3, pc, cr4, cr1, {7} @ │ │ │ │ strtmi sl, [r8], -r8, lsl #18 │ │ │ │ - blx 0x1672eca │ │ │ │ - stcllt 7, cr15, [sl], {253} @ 0xfd │ │ │ │ + @ instruction: 0xff08f7f6 │ │ │ │ + ldcllt 7, cr15, [r5], #1012 @ 0x3f4 │ │ │ │ + eoreq pc, r0, #4, 8 @ 0x4000000 │ │ │ │ + svceq 0x0000f5b2 │ │ │ │ + ldmdale r0!, {r2, r5, ip, lr, pc}^ │ │ │ │ + @ instruction: 0xf0002a00 │ │ │ │ + vaddl.u8 q12, d20, d12 │ │ │ │ + @ instruction: 0xf0041341 │ │ │ │ + rsceq r0, r1, #-268435456 @ 0xf0000000 │ │ │ │ + cmnphi r5, r0, lsl #2 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0xf0002b02 │ │ │ │ + blcs 0x1955cc │ │ │ │ + orrshi pc, ip, r0 │ │ │ │ + andls r2, r8, #1024 @ 0x400 │ │ │ │ + cmnpmi pc, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ + movweq pc, #62144 @ 0xf2c0 @ │ │ │ │ + orrshi pc, pc, r0 │ │ │ │ + @ instruction: 0xf47d43a3 │ │ │ │ + stmdbge r8, {r2, r3, r8, sl, fp, sp, pc} │ │ │ │ + @ instruction: 0xf7f24628 │ │ │ │ + @ instruction: 0xf7fdfb59 │ │ │ │ + svclt 0x0000bcce │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ movwpl pc, #964 @ 0x3c4 @ │ │ │ │ - stmdbge r8, {r0, r9, sp} │ │ │ │ - strtmi r9, [r8], -r0, lsl #4 │ │ │ │ - andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - vsubl.u8 , d4, d10 │ │ │ │ - andls r1, sp, #268435460 @ 0x10000004 │ │ │ │ - andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - @ instruction: 0xf004920c │ │ │ │ - andls r0, fp, #-268435456 @ 0xf0000000 │ │ │ │ - sbceq pc, r1, #1342177284 @ 0x50000004 │ │ │ │ - andeq pc, r5, #192, 4 │ │ │ │ - strmi pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ - strls r9, [r9], #-776 @ 0xfffffcf8 │ │ │ │ - @ instruction: 0xf8a4f7f5 │ │ │ │ - stclt 7, cr15, [r9], #1012 @ 0x3f4 │ │ │ │ + subne pc, r1, #196, 6 @ 0x10000003 │ │ │ │ + andls r4, sp, #40, 12 @ 0x2800000 │ │ │ │ + andcs sl, r1, #8, 18 @ 0x20000 │ │ │ │ + vhsub.s8 d25, d5, d0 │ │ │ │ + vmlal.s q8, d16, d1[0] │ │ │ │ + @ instruction: 0xf0040205 │ │ │ │ + movwls r0, #34063 @ 0x850f │ │ │ │ + vabal.u8 , d4, d11 │ │ │ │ + strls r3, [sl, #-1283] @ 0xfffffafd │ │ │ │ + strmi pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ + strcs pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ + strls r9, [ip], #-1289 @ 0xfffffaf7 │ │ │ │ + @ instruction: 0xf8a6f7f5 │ │ │ │ + stclt 7, cr15, [ip], #1012 @ 0x3f4 │ │ │ │ + @ instruction: 0xf004230f │ │ │ │ + stmib sp, {r0, r1, r2, r3, sl, fp}^ │ │ │ │ + vsubw.u8 q14, q2, d10 │ │ │ │ + movwls r3, #37635 @ 0x9303 │ │ │ │ movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ - andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - stceq 0, cr15, [pc], {4} │ │ │ │ - andcc lr, r8, #3358720 @ 0x334000 │ │ │ │ - stmib sp, {r0, r1, r2, r3, r8, r9, sp}^ │ │ │ │ - movwcs ip, #778 @ 0x30a │ │ │ │ + movwcs r9, #776 @ 0x308 │ │ │ │ vst2.8 {d9-d12}, [r4], ip │ │ │ │ @ instruction: 0xf5b30320 │ │ │ │ andsle r0, r6, r0, lsl #30 │ │ │ │ svceq 0x0020f5b3 │ │ │ │ - stclge 4, cr15, [ip], {125} @ 0x7d │ │ │ │ + stclge 4, cr15, [pc], {125} @ 0x7d │ │ │ │ ldrsbcc pc, [r0], #133 @ 0x85 @ │ │ │ │ @ instruction: 0xf57d06df │ │ │ │ - @ instruction: 0xf014acc7 │ │ │ │ + @ instruction: 0xf014acca │ │ │ │ @ instruction: 0xf47e0301 │ │ │ │ - andcs sl, r3, #1966080 @ 0x1e0000 │ │ │ │ + andcs sl, r3, #2162688 @ 0x210000 │ │ │ │ strtmi sl, [r8], -r8, lsl #18 │ │ │ │ streq pc, [r1], #-268 @ 0xfffffef4 │ │ │ │ @ instruction: 0xf7fc940b │ │ │ │ - @ instruction: 0xf7fdffe9 │ │ │ │ - stmdbge r8, {r7, sl, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7fdffeb │ │ │ │ + stmdbge r8, {r0, r1, r7, sl, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fd4628 │ │ │ │ - @ instruction: 0xf7fdf9f3 │ │ │ │ - @ instruction: 0xf5b2bc7b │ │ │ │ + @ instruction: 0xf7fdf9f5 │ │ │ │ + @ instruction: 0xf5b2bc7e │ │ │ │ @ instruction: 0xf47d0f20 │ │ │ │ - vmull.u8 q13, d20, d31 │ │ │ │ - vsubl.u8 , d4, d0 │ │ │ │ - movwls r3, #37123 @ 0x9103 │ │ │ │ + @ instruction: 0xf3c4acb2 │ │ │ │ + vsubl.u8 q9, d4, d3 │ │ │ │ + movwls r1, #37185 @ 0x9141 │ │ │ │ svccs 0x0070f414 │ │ │ │ - movtne pc, #5060 @ 0x13c4 @ │ │ │ │ - movwls r9, #53768 @ 0xd208 │ │ │ │ - andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - movweq pc, #61444 @ 0xf004 @ │ │ │ │ - stmib sp, {r1, r3, r8, ip, pc}^ │ │ │ │ - @ instruction: 0xf47d320b │ │ │ │ - stmdbge r8, {r0, r1, r3, r4, r7, sl, fp, sp, pc} │ │ │ │ + movwpl pc, #964 @ 0x3c4 @ │ │ │ │ + movwls r9, #33292 @ 0x820c │ │ │ │ + andeq pc, pc, #4 │ │ │ │ + movwcc pc, #13252 @ 0x33c4 @ │ │ │ │ + stmib sp, {r0, r2, r3, r8, ip, pc}^ │ │ │ │ + @ instruction: 0xf47d320a │ │ │ │ + stmdbge r8, {r1, r2, r3, r4, r7, sl, fp, sp, pc} │ │ │ │ @ instruction: 0xf7fd4628 │ │ │ │ - @ instruction: 0xf7fdfa4f │ │ │ │ - vmov.i32 , #52479 @ 0x0000ccff │ │ │ │ - rsceq r1, r0, #67108865 @ 0x4000001 │ │ │ │ + @ instruction: 0xf7fdfa51 │ │ │ │ + vmov.i32 , #53247 @ 0x0000cfff │ │ │ │ + rsceq r1, r0, #268435460 @ 0x10000004 │ │ │ │ adchi pc, r0, r0, lsl #2 │ │ │ │ - @ instruction: 0xf0002b02 │ │ │ │ - blcs 0x1952dc │ │ │ │ - stcge 4, cr15, [sl], {125} @ 0x7d │ │ │ │ + @ instruction: 0xf0002a02 │ │ │ │ + bcs 0x195394 │ │ │ │ + stcge 4, cr15, [sp], {125} @ 0x7d │ │ │ │ @ instruction: 0xf0040a23 │ │ │ │ strtmi r0, [r8], -pc, lsl #2 │ │ │ │ addslt r0, fp, #-1073741818 @ 0xc0000006 │ │ │ │ @ instruction: 0xf7fa4319 │ │ │ │ - @ instruction: 0xf7fdff51 │ │ │ │ - blcs 0x18e4124 │ │ │ │ + @ instruction: 0xf7fdff53 │ │ │ │ + blcs 0x18e41ec │ │ │ │ stmdale r4!, {r0, r1, r3, r4, ip, lr, pc} │ │ │ │ rsble r2, pc, r0, lsr #22 │ │ │ │ rsbsle r2, sp, r0, asr #22 │ │ │ │ @ instruction: 0xf47d2b00 │ │ │ │ - @ instruction: 0xf004ac75 │ │ │ │ + @ instruction: 0xf004ac78 │ │ │ │ vsubw.u8 q8, q2, d15 │ │ │ │ - movwls r4, #41475 @ 0xa203 │ │ │ │ - svceq 0x0020f414 │ │ │ │ - movwcc pc, #13252 @ 0x33c4 @ │ │ │ │ - movwls r9, #37384 @ 0x9208 │ │ │ │ - stclge 4, cr15, [r8], #-500 @ 0xfffffe0c │ │ │ │ + @ instruction: 0xf4143203 │ │ │ │ + stmib sp, {r5, r8, r9, sl, fp}^ │ │ │ │ + vsubw.u8 q9, q2, d9 │ │ │ │ + movwls r4, #33539 @ 0x8303 │ │ │ │ + stclge 4, cr15, [fp], #-500 @ 0xfffffe0c │ │ │ │ stmdbge r8, {r1, r5, r6, r7, r9, sp} │ │ │ │ @ instruction: 0xf7f44628 │ │ │ │ - @ instruction: 0xf7fdfd67 │ │ │ │ - strtmi fp, [r1], -r8, lsr #24 │ │ │ │ + @ instruction: 0xf7fdfd69 │ │ │ │ + strtmi fp, [r1], -fp, lsr #24 │ │ │ │ @ instruction: 0xf7f1a808 │ │ │ │ - stmdbge r8, {r0, r2, r4, r5, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r8, {r0, r3, r4, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fb4628 │ │ │ │ - @ instruction: 0xf7fdfcaf │ │ │ │ - @ instruction: 0xf5b3bc1f │ │ │ │ + @ instruction: 0xf7fdfcb1 │ │ │ │ + @ instruction: 0xf5b3bc22 │ │ │ │ eorle r6, ip, r0, asr #30 │ │ │ │ svcvs 0x0060f5b3 │ │ │ │ - mrrcge 4, 7, pc, r0, cr13 @ │ │ │ │ + mrrcge 4, 7, pc, r3, cr13 @ │ │ │ │ + @ instruction: 0xf004230f │ │ │ │ + stmib sp, {r0, r1, r2, r3, sl, fp}^ │ │ │ │ + vsubw.u8 q14, q2, d10 │ │ │ │ + movwls r3, #37635 @ 0x9303 │ │ │ │ movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ - andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - stceq 0, cr15, [pc], {4} │ │ │ │ - andcc lr, r8, #3358720 @ 0x334000 │ │ │ │ - stmib sp, {r0, r1, r2, r3, r8, r9, sp}^ │ │ │ │ - movwcs ip, #778 @ 0x30a │ │ │ │ + movwcs r9, #776 @ 0x308 │ │ │ │ vst2.8 {d9-d12}, [r4], ip │ │ │ │ @ instruction: 0xf5b30320 │ │ │ │ eorsle r0, sp, r0, lsl #30 │ │ │ │ svceq 0x0020f5b3 │ │ │ │ - ldcge 4, cr15, [sl], #-500 @ 0xfffffe0c │ │ │ │ + ldcge 4, cr15, [sp], #-500 @ 0xfffffe0c │ │ │ │ ldrsbcc pc, [r0], #133 @ 0x85 @ │ │ │ │ @ instruction: 0xf57d015a │ │ │ │ - @ instruction: 0x07e3ac35 │ │ │ │ - svcge 0x008df53d │ │ │ │ + @ instruction: 0x07e3ac38 │ │ │ │ + svcge 0x0090f53d │ │ │ │ andcs r2, r3, #67108864 @ 0x4000000 │ │ │ │ strtmi sl, [r8], -r8, lsl #18 │ │ │ │ streq lr, [r3], #-2828 @ 0xfffff4f4 │ │ │ │ @ instruction: 0xf7fc940b │ │ │ │ - @ instruction: 0xf7fdff57 │ │ │ │ - @ instruction: 0xf3c4bbee │ │ │ │ - @ instruction: 0xf0044203 │ │ │ │ - stmib sp, {r0, r1, r2, r3, r8, r9}^ │ │ │ │ - andcs r2, pc, #8, 6 @ 0x20000000 │ │ │ │ + @ instruction: 0xf7fdff59 │ │ │ │ + @ instruction: 0xf004bbf1 │ │ │ │ + vsubl.u8 q8, d4, d15 │ │ │ │ + stmib sp, {r0, r1, r8, r9, lr}^ │ │ │ │ + andcs r3, pc, #8, 4 @ 0x80000000 │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ vst2.8 {d18-d21}, [pc], sl │ │ │ │ vbic.i32 q10, #0 @ 0x00000000 │ │ │ │ vst2.32 {d16-d19}, [pc :128], r0 │ │ │ │ vmvn.i32 q10, #0 @ 0x00000000 │ │ │ │ eormi r0, r3, r0, lsl #5 │ │ │ │ @ instruction: 0xf47d4293 │ │ │ │ - andcs sl, r2, #4352 @ 0x1100 │ │ │ │ + andcs sl, r2, #20, 24 @ 0x1400 │ │ │ │ strtmi sl, [r8], -r8, lsl #18 │ │ │ │ - blx 0xb730e2 │ │ │ │ - bllt 0xff5730e8 │ │ │ │ + blx 0xbf319e │ │ │ │ + bllt 0xff6331a4 │ │ │ │ stmdage r8, {r0, r5, r9, sl, lr} │ │ │ │ - ldc2l 7, cr15, [lr, #-964] @ 0xfffffc3c │ │ │ │ + stc2 7, cr15, [r2, #-964] @ 0xfffffc3c │ │ │ │ strtmi sl, [r8], -r8, lsl #18 │ │ │ │ - ldc2l 7, cr15, [r8, #-984] @ 0xfffffc28 │ │ │ │ - bllt 0xff2f30fc │ │ │ │ + ldc2l 7, cr15, [sl, #-984] @ 0xfffffc28 │ │ │ │ + bllt 0xff3b31b8 │ │ │ │ strtmi sl, [r8], -r8, lsl #18 │ │ │ │ - @ instruction: 0xf91af7fd │ │ │ │ - bllt 0xff173108 │ │ │ │ + @ instruction: 0xf91cf7fd │ │ │ │ + bllt 0xff2331c4 │ │ │ │ stmdage r8, {r0, r5, r9, sl, lr} │ │ │ │ - stc2l 7, cr15, [lr, #-964] @ 0xfffffc3c │ │ │ │ - strtmi sl, [r8], -r8, lsl #18 │ │ │ │ - stc2 7, cr15, [r6], {251} @ 0xfb │ │ │ │ - bllt 0xfeef311c │ │ │ │ - movwls r2, #53760 @ 0xd200 │ │ │ │ - vsubl.u8 , d4, d10 │ │ │ │ - @ instruction: 0xf0042303 │ │ │ │ - movwls r0, #49679 @ 0xc20f │ │ │ │ - vsubl.u8 , d4, d11 │ │ │ │ - @ instruction: 0xf4144303 │ │ │ │ - movwls r4, #38000 @ 0x9470 │ │ │ │ - movweq pc, #4175 @ 0x104f @ │ │ │ │ - @ instruction: 0xf47d9308 │ │ │ │ - stmdbge r8, {r0, r2, r3, r4, r6, r7, r8, r9, fp, sp, pc} │ │ │ │ - vmax.s8 d20, d5, d24 │ │ │ │ - vmvn.i32 q8, #1280 @ 0x00000500 │ │ │ │ - strls r0, [r0], #-517 @ 0xfffffdfb │ │ │ │ - @ instruction: 0xff94f7f4 │ │ │ │ - bllt 0xfe733158 │ │ │ │ - movwcc pc, #13252 @ 0x33c4 @ │ │ │ │ - andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - andcc lr, r8, #3358720 @ 0x334000 │ │ │ │ - movweq pc, #61444 @ 0xf004 @ │ │ │ │ - @ instruction: 0xf414930a │ │ │ │ - @ instruction: 0xf47d6370 │ │ │ │ - andcs sl, r1, #201728 @ 0x31400 │ │ │ │ + ldc2l 7, cr15, [r2], #964 @ 0x3c4 │ │ │ │ strtmi sl, [r8], -r8, lsl #18 │ │ │ │ - blx 0x10f3156 │ │ │ │ - bllt 0xfe273180 │ │ │ │ + stc2 7, cr15, [r8], {251} @ 0xfb │ │ │ │ + bllt 0xfefb31d8 │ │ │ │ + andls r2, sp, #67108864 @ 0x4000000 │ │ │ │ + @ instruction: 0xf0049308 │ │ │ │ + andls r0, fp, #-268435456 @ 0xf0000000 │ │ │ │ + andls r2, sl, #0, 4 │ │ │ │ andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - movwcc pc, #13252 @ 0x33c4 @ │ │ │ │ - movwcs lr, #35277 @ 0x89cd │ │ │ │ - movwcs r2, #527 @ 0x20f │ │ │ │ - movwcs lr, #43469 @ 0xa9cd │ │ │ │ - vsubw.s8 q9, q0, d15 │ │ │ │ - vsubw.s8 q8, q8, d16 │ │ │ │ - eormi r0, r3, r0, lsl #5 │ │ │ │ - @ instruction: 0xf47d4293 │ │ │ │ - andcs sl, r2, #175104 @ 0x2ac00 │ │ │ │ + vsubl.u8 , d4, d9 │ │ │ │ + @ instruction: 0xf4142203 │ │ │ │ + andls r4, ip, #112, 8 @ 0x70000000 │ │ │ │ + blge 0xff9323fc │ │ │ │ strtmi sl, [r8], -r8, lsl #18 │ │ │ │ - blx 0xff31ae │ │ │ │ - bllt 0x1bf31b4 │ │ │ │ - smlabtcs r3, r4, r3, pc @ │ │ │ │ - andls r9, fp, #872415232 @ 0x34000000 │ │ │ │ + rsbseq pc, r5, #1342177284 @ 0x50000004 │ │ │ │ + andeq pc, r5, #192, 4 │ │ │ │ + @ instruction: 0xf7f49400 │ │ │ │ + @ instruction: 0xf7fdff97 │ │ │ │ + @ instruction: 0xf3c4bb9d │ │ │ │ + @ instruction: 0xf0043303 │ │ │ │ + movwls r0, #33295 @ 0x820f │ │ │ │ movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ - movwls r2, #37376 @ 0x9200 │ │ │ │ + movwls r9, #37386 @ 0x920a │ │ │ │ + cmnpvs r0, #20, 8 @ p-variant is OBSOLETE @ 0x14000000 │ │ │ │ + blge 0xff33242c │ │ │ │ + stmdbge r8, {r0, r9, sp} │ │ │ │ + @ instruction: 0xf7f34628 │ │ │ │ + @ instruction: 0xf7fdfb43 │ │ │ │ + @ instruction: 0xf3c4bb8a │ │ │ │ + vsubl.u8 , d4, d3 │ │ │ │ + stmib sp, {r0, r1, r8, r9, lr}^ │ │ │ │ + andcs r3, pc, #8, 4 @ 0x80000000 │ │ │ │ + stmib sp, {r8, r9, sp}^ │ │ │ │ + movwcs r2, #62218 @ 0xf30a │ │ │ │ + moveq pc, #192, 4 │ │ │ │ + addeq pc, r0, #192, 4 │ │ │ │ + addsmi r4, r3, #35 @ 0x23 │ │ │ │ + blge 0xfecb2460 │ │ │ │ + stmdbge r8, {r1, r9, sp} │ │ │ │ + @ instruction: 0xf7fc4628 │ │ │ │ + @ instruction: 0xf7fdfb3f │ │ │ │ + movwls fp, #56176 @ 0xdb70 │ │ │ │ + andls r2, fp, #67108864 @ 0x4000000 │ │ │ │ + movwls r2, #33280 @ 0x8200 │ │ │ │ + vsubl.u8 , d4, d10 │ │ │ │ + andls r4, r9, #805306368 @ 0x30000000 │ │ │ │ + andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ ldrbtmi pc, [r0], #-1044 @ 0xfffffbec @ │ │ │ │ - movweq pc, #4175 @ 0x104f @ │ │ │ │ - movwls r9, #33036 @ 0x810c │ │ │ │ - @ instruction: 0xf47d920a │ │ │ │ - stmdbge r8, {r0, r1, r4, r7, r8, r9, fp, sp, pc} │ │ │ │ + @ instruction: 0xf47d920c │ │ │ │ + stmdbge r8, {r3, r4, r7, r8, r9, fp, sp, pc} │ │ │ │ vmax.s8 d20, d5, d24 │ │ │ │ vrshr.s64 d17, d21, #64 │ │ │ │ strls r0, [r0], #-517 @ 0xfffffdfb │ │ │ │ - @ instruction: 0xff4af7f4 │ │ │ │ - bllt 0x14b31ec │ │ │ │ - movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ - andcc lr, r9, #3358720 @ 0x334000 │ │ │ │ + @ instruction: 0xff4ef7f4 │ │ │ │ + bllt 0x15f32a4 │ │ │ │ movwcc pc, #13252 @ 0x33c4 @ │ │ │ │ - @ instruction: 0xf4149308 │ │ │ │ + movwls r9, #33290 @ 0x820a │ │ │ │ + movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ + @ instruction: 0xf4149309 │ │ │ │ @ instruction: 0xf47d6370 │ │ │ │ - @ instruction: 0x461aab7d │ │ │ │ + ldrmi sl, [sl], -r2, lsl #23 │ │ │ │ strtmi sl, [r8], -r8, lsl #18 │ │ │ │ - blx 0xffef31e4 │ │ │ │ - bllt 0x1073210 │ │ │ │ + blx 0xffff329c │ │ │ │ + bllt 0x11b32c8 │ │ │ │ stmdbge r8, {r0, r1, r5, r9, fp} │ │ │ │ tsteq fp, r8, lsr #12 │ │ │ │ tstmi r3, #-1342177271 @ 0xb0000009 │ │ │ │ @ instruction: 0xf7f59308 │ │ │ │ - @ instruction: 0xf7fdfdf1 │ │ │ │ - @ instruction: 0x43a3bb33 │ │ │ │ - blge 0x1af242c │ │ │ │ + @ instruction: 0xf7fdfdf5 │ │ │ │ + @ instruction: 0x43a3bb38 │ │ │ │ + blge 0x1c324e4 │ │ │ │ strtmi sl, [r8], -r8, lsl #18 │ │ │ │ - blx 0x4f3208 │ │ │ │ - bllt 0xb73238 │ │ │ │ + blx 0x5f32c0 │ │ │ │ + bllt 0xcb32f0 │ │ │ │ rsbvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andseq pc, r0, #192, 4 │ │ │ │ mlasle r0, r3, r2, r4 │ │ │ │ rsbsvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andseq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf47d4293 │ │ │ │ - vldr d10, [pc, #340] @ 0xb53b4 │ │ │ │ + vldr d10, [pc, #360] @ 0xb5480 │ │ │ │ andcs r7, pc, #205824 @ 0x32400 │ │ │ │ adceq pc, r0, #192, 4 │ │ │ │ movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ stccc 3, cr15, [r3], {196} @ 0xc4 │ │ │ │ vaddw.s8 q9, q0, d15 │ │ │ │ stmib sp, {r7, r8}^ │ │ │ │ - bleq 0x98429c │ │ │ │ + bleq 0x984354 │ │ │ │ addmi r4, ip, #20 │ │ │ │ - blvc 0x3708b8 │ │ │ │ + blvc 0x370970 │ │ │ │ addsmi sp, r4, #84 @ 0x54 │ │ │ │ - blge 0x1072480 │ │ │ │ + blge 0x11b2538 │ │ │ │ ldrsbcs pc, [r0], #133 @ 0x85 @ │ │ │ │ @ instruction: 0xf57d06d0 │ │ │ │ - @ instruction: 0xf013ab39 │ │ │ │ + @ instruction: 0xf013ab3e │ │ │ │ @ instruction: 0xf47d0301 │ │ │ │ - andcs sl, r3, #144, 28 @ 0x900 │ │ │ │ + andcs sl, r3, #2384 @ 0x950 │ │ │ │ strtmi sl, [r8], -r8, lsl #18 │ │ │ │ streq pc, [r1], #-268 @ 0xfffffef4 │ │ │ │ @ instruction: 0xf7fc940a │ │ │ │ - @ instruction: 0xf7fdfca3 │ │ │ │ - vldr s22, [pc, #968] @ 0xb567c │ │ │ │ + @ instruction: 0xf7fdfca7 │ │ │ │ + vldr s22, [pc, #988] @ 0xb5748 │ │ │ │ @ instruction: 0xf3c47bb4 │ │ │ │ vsubw.u8 q10, q2, d3 │ │ │ │ stmib sp, {r0, r1, sl, fp, ip, sp}^ │ │ │ │ movwcs r3, #64520 @ 0xfc08 │ │ │ │ moveq pc, #192, 4 │ │ │ │ andcs r0, pc, #33792 @ 0x8400 │ │ │ │ addeq pc, r0, #192, 4 │ │ │ │ addsmi r4, r4, #28 │ │ │ │ - blvc 0x37090c │ │ │ │ + blvc 0x3709c4 │ │ │ │ addsmi sp, ip, #21 │ │ │ │ - blge 0x5f24d4 │ │ │ │ + blge 0x73258c │ │ │ │ ldrsbcc pc, [r0], #133 @ 0x85 @ │ │ │ │ @ instruction: 0xf57d015e │ │ │ │ - strbeq sl, [ip, pc, lsl #22] │ │ │ │ - mcrge 5, 3, pc, cr7, cr13, {1} @ │ │ │ │ + bfieq sl, r4, (invalid: 22:12) │ │ │ │ + mcrge 5, 3, pc, cr12, cr13, {1} @ │ │ │ │ andcs r2, r3, #67108864 @ 0x4000000 │ │ │ │ strtmi sl, [r8], -r8, lsl #18 │ │ │ │ streq lr, [r3], #-2828 @ 0xfffff4f4 │ │ │ │ @ instruction: 0xf7fc940a │ │ │ │ - @ instruction: 0xf7fdfc79 │ │ │ │ - stmdbge r8, {r3, r6, r7, r9, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7fdfc7d │ │ │ │ + stmdbge r8, {r0, r2, r3, r6, r7, r9, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fc4628 │ │ │ │ - @ instruction: 0xf7fdfe0b │ │ │ │ - strtmi fp, [r1], -r3, asr #21 │ │ │ │ + @ instruction: 0xf7fdfe0f │ │ │ │ + strtmi fp, [r1], -r8, asr #21 │ │ │ │ @ instruction: 0xf7f1a808 │ │ │ │ - @ instruction: 0xf8d5fc4f │ │ │ │ + @ instruction: 0xf8d5fbf5 │ │ │ │ andcs r3, r8, #136 @ 0x88 │ │ │ │ @ instruction: 0xf003a908 │ │ │ │ strtmi r0, [r8], -pc, lsl #6 │ │ │ │ - blx 0xcf3306 │ │ │ │ - blt 0xfedb3324 │ │ │ │ + blx 0xdf33be │ │ │ │ + blt 0xfeef33dc │ │ │ │ strtmi sl, [r8], -r8, lsl #18 │ │ │ │ - ldc2l 7, cr15, [r6, #1008] @ 0x3f0 │ │ │ │ - blt 0xfec73330 │ │ │ │ + ldc2l 7, cr15, [sl, #1008] @ 0x3f0 │ │ │ │ + blt 0xfedb33e8 │ │ │ │ stmdage r8, {r0, r5, r9, sl, lr} │ │ │ │ - ldc2 7, cr15, [sl], #-964 @ 0xfffffc3c │ │ │ │ + blx 0xff8f33c2 │ │ │ │ ldrdcc pc, [r8], r5 │ │ │ │ stmdbge r8, {r0, r3, r9, sp} │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ @ instruction: 0xf7f64628 │ │ │ │ - @ instruction: 0xf7fdfb1b │ │ │ │ - @ instruction: 0x4621ba9e │ │ │ │ + @ instruction: 0xf7fdfb1f │ │ │ │ + strtmi fp, [r1], -r3, lsr #21 │ │ │ │ @ instruction: 0xf7f1a808 │ │ │ │ - rsceq pc, r4, #33024 @ 0x8100 │ │ │ │ - bge 0xff4f295c │ │ │ │ + rsceq pc, r4, #11008 @ 0x2b00 │ │ │ │ + bge 0xff632a14 │ │ │ │ strtmi sl, [r8], -r8, lsl #18 │ │ │ │ - blx 0xff7f3348 │ │ │ │ - blt 0xfe533368 │ │ │ │ + blx 0xff8f3400 │ │ │ │ + blt 0xfe673420 │ │ │ │ stmdage r8, {r0, r5, r9, sl, lr} │ │ │ │ - ldc2l 7, cr15, [r4], #-964 @ 0xfffffc3c │ │ │ │ + ldc2 7, cr15, [lr], {241} @ 0xf1 │ │ │ │ strtmi sl, [r8], -r8, lsl #18 │ │ │ │ strle r0, [r3], #-743 @ 0xfffffd19 │ │ │ │ - stc2 7, cr15, [r6], #984 @ 0x3d8 │ │ │ │ - blt 0xfe273380 │ │ │ │ - blx 0x1af3368 │ │ │ │ - blt 0xfe133388 │ │ │ │ + stc2 7, cr15, [sl], #984 @ 0x3d8 │ │ │ │ + blt 0xfe3b3438 │ │ │ │ + blx 0x1bf3420 │ │ │ │ + blt 0xfe273440 │ │ │ │ stmdage r8, {r0, r5, r9, sl, lr} │ │ │ │ - blx 0xffe73362 │ │ │ │ + blx 0xfe7f341a │ │ │ │ andcs r2, r0, #67108864 @ 0x4000000 │ │ │ │ strtmi sl, [r8], -r8, lsl #18 │ │ │ │ - ldc2 7, cr15, [ip], {244} @ 0xf4 │ │ │ │ - blt 0x1e333a0 │ │ │ │ + stc2 7, cr15, [r0], #-976 @ 0xfffffc30 │ │ │ │ + blt 0x1f73458 │ │ │ │ suble r2, r0, pc, lsl #20 │ │ │ │ svclt 0x000c2a0d │ │ │ │ strcs r2, [r1], #-1026 @ 0xfffffbfe │ │ │ │ strtmi sl, [r8], -r8, lsl #18 │ │ │ │ adcspl pc, sp, #68, 12 @ 0x4400000 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ @ instruction: 0xf7f49400 │ │ │ │ - @ instruction: 0xf7fdfe15 │ │ │ │ - vst1.16 {d27-d28}, [pc :128], r4 │ │ │ │ + @ instruction: 0xf7fdfe19 │ │ │ │ + vst1.16 {d27-d28}, [pc :128], r9 │ │ │ │ vsubl.s8 , d0, d0 │ │ │ │ addsmi r0, r3, #64, 4 │ │ │ │ - bge 0xfe6725d0 │ │ │ │ + bge 0xfe7b2688 │ │ │ │ andcs r2, r1, #134217728 @ 0x8000000 │ │ │ │ strtmi sl, [r8], -r8, lsl #18 │ │ │ │ - blx 0xfe9733b6 │ │ │ │ - blt 0x16733e0 │ │ │ │ + blx 0xfea7346e │ │ │ │ + blt 0x17b3498 │ │ │ │ stmdage r8, {r0, r5, r9, sl, lr} │ │ │ │ - blx 0xff3733ba │ │ │ │ + blx 0x1cf3472 │ │ │ │ andcs r2, r1, #0, 6 │ │ │ │ strtmi sl, [r8], -r8, lsl #18 │ │ │ │ - blx 0xffcf33d2 │ │ │ │ - blt 0x13333f8 │ │ │ │ + blx 0xffdf348a │ │ │ │ + blt 0x14734b0 │ │ │ │ strtmi sl, [r1], -r8, lsl #16 │ │ │ │ - stc2 7, cr15, [ip], #-964 @ 0xfffffc3c │ │ │ │ + blx 0xff67348a │ │ │ │ strle r0, [r5], #-736 @ 0xfffffd20 │ │ │ │ strtmi sl, [r8], -r8, lsl #18 │ │ │ │ - @ instruction: 0xff46f7f2 │ │ │ │ - blt 0x1073410 │ │ │ │ + @ instruction: 0xff4af7f2 │ │ │ │ + blt 0x11b34c8 │ │ │ │ ldrdcc pc, [r8], r5 │ │ │ │ stmdbge r8, {r3, r9, sp} │ │ │ │ @ instruction: 0xf0034628 │ │ │ │ @ instruction: 0xf7f6030f │ │ │ │ - @ instruction: 0xf7fdf997 │ │ │ │ - blcs 0xe3cfc │ │ │ │ - stclge 4, cr15, [r3, #500] @ 0x1f4 │ │ │ │ + @ instruction: 0xf7fdf99b │ │ │ │ + blcs 0xe3dc8 │ │ │ │ + stclge 4, cr15, [r8, #500] @ 0x1f4 │ │ │ │ ldr r2, [sp, r1, lsl #8]! │ │ │ │ stmdbge r8, {r1, r3, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f34628 │ │ │ │ - @ instruction: 0xf7fdfb73 │ │ │ │ - strtmi fp, [r1], -r7, lsr #20 │ │ │ │ + @ instruction: 0xf7fdfb77 │ │ │ │ + strtmi fp, [r1], -ip, lsr #20 │ │ │ │ @ instruction: 0xf7f1a808 │ │ │ │ - rsceq pc, r1, #2304 @ 0x900 │ │ │ │ + rsceq pc, r1, #183296 @ 0x2cc00 │ │ │ │ stmdbge r8, {r1, r2, r3, r4, sl, ip, lr, pc} │ │ │ │ @ instruction: 0xf7f54628 │ │ │ │ - @ instruction: 0xf7fdf95f │ │ │ │ - @ instruction: 0x4621ba1b │ │ │ │ + @ instruction: 0xf7fdf963 │ │ │ │ + strtmi fp, [r1], -r0, lsr #20 │ │ │ │ andls sl, r7, #8, 16 @ 0x80000 │ │ │ │ - blx 0xffff3432 │ │ │ │ + blx 0xfea734ea │ │ │ │ @ instruction: 0xf4149a07 │ │ │ │ smlabble r5, r0, pc, r1 @ │ │ │ │ strtmi sl, [r8], -r8, lsl #18 │ │ │ │ - stc2 7, cr15, [r0], #-984 @ 0xfffffc28 │ │ │ │ - blt 0x3f3474 │ │ │ │ + stc2 7, cr15, [r4], #-984 @ 0xfffffc28 │ │ │ │ + blt 0x53352c │ │ │ │ ldrdcc pc, [r8], r5 │ │ │ │ strtmi sl, [r8], -r8, lsl #18 │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ - @ instruction: 0xf966f7f6 │ │ │ │ - blt 0x133488 │ │ │ │ + @ instruction: 0xf96af7f6 │ │ │ │ + blt 0x273540 │ │ │ │ ldrdcc pc, [r8], r5 │ │ │ │ stmdbge r8, {r0, r3, r9, sp} │ │ │ │ @ instruction: 0xf0034628 │ │ │ │ @ instruction: 0xf7f6030f │ │ │ │ - @ instruction: 0xf7fdf95b │ │ │ │ - @ instruction: 0x4621b9f6 │ │ │ │ + @ instruction: 0xf7fdf95f │ │ │ │ + @ instruction: 0x4621b9fb │ │ │ │ @ instruction: 0xf7f1a808 │ │ │ │ - movwcs pc, #2923 @ 0xb6b @ │ │ │ │ + movwcs pc, #2833 @ 0xb11 @ │ │ │ │ stmdbge r8, {r1, r3, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f44628 │ │ │ │ - @ instruction: 0xf7fdfb91 │ │ │ │ - @ instruction: 0xf5b3b9ea │ │ │ │ + @ instruction: 0xf7fdfb95 │ │ │ │ + @ instruction: 0xf5b3b9ef │ │ │ │ @ instruction: 0xf47d0f20 │ │ │ │ - vmov.i16 d26, #52992 @ 0xcf00 │ │ │ │ - vsubl.u8 , d4, d3 │ │ │ │ - andls r1, sl, #67108865 @ 0x4000001 │ │ │ │ + vmlsl.u8 q13, d4, d20 │ │ │ │ + vmlal.u , d4, d1[0] │ │ │ │ + andls r5, sp, #0, 6 │ │ │ │ svccs 0x0070f414 │ │ │ │ + andeq pc, pc, #4 │ │ │ │ + andls r9, fp, #8, 6 @ 0x20000000 │ │ │ │ + andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + @ instruction: 0xf04f920a │ │ │ │ + andls r0, r9, #0, 4 │ │ │ │ andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - @ instruction: 0xf004930d │ │ │ │ - stmib sp, {r0, r1, r2, r3, r8, r9}^ │ │ │ │ - @ instruction: 0xf04f320b │ │ │ │ - vsubl.u8 q8, d4, d0 │ │ │ │ - stmib sp, {r8, r9, ip, lr}^ │ │ │ │ - @ instruction: 0xf47d3208 │ │ │ │ - strcs sl, [r1], #-2569 @ 0xfffff5f7 │ │ │ │ + @ instruction: 0xf47d920c │ │ │ │ + strcs sl, [r1], #-2574 @ 0xfffff5f2 │ │ │ │ strtmi sl, [r8], -r8, lsl #18 │ │ │ │ subcs pc, r1, #1342177284 @ 0x50000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ @ instruction: 0xf7f49400 │ │ │ │ - @ instruction: 0xf7fdfe45 │ │ │ │ - vmul.f , q10, d0[1] │ │ │ │ + @ instruction: 0xf7fdfe49 │ │ │ │ + vmul.f , q10, d1[2] │ │ │ │ rsceq r1, r1, #268435460 @ 0x10000004 │ │ │ │ adchi pc, r6, #0, 2 │ │ │ │ @ instruction: 0xf0002a02 │ │ │ │ - bcs 0x19601c │ │ │ │ - ldmibge r2!, {r0, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ + bcs 0x1960d4 │ │ │ │ + ldmibge r7!, {r0, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ ldmdavs sl, {r0, r3, r4, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r1, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - ldcge 4, cr15, [r6, #504] @ 0x1f8 │ │ │ │ + ldcge 4, cr15, [sl, #504] @ 0x1f8 │ │ │ │ andslt r4, r3, r8, lsr #12 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ - ldmiblt r4, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + ldmiblt r8, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + cmnpmi r0, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ + movteq pc, #704 @ 0x2c0 @ │ │ │ │ andeq pc, pc, #4 │ │ │ │ - movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ - stmib sp, {r8, sp}^ │ │ │ │ - vsubl.u8 , d4, d8 │ │ │ │ - stmib sp, {r0, r1, r8, r9, sp}^ │ │ │ │ - vst4.8 {d19,d21,d23,d25}, [pc], sl │ │ │ │ - vbic.i32 q10, #0 @ 0x00000000 │ │ │ │ - b 0x5b6260 │ │ │ │ + andls r2, r9, #0, 2 │ │ │ │ + andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + andls r9, r8, #-1073741822 @ 0xc0000002 │ │ │ │ + andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + b 0x5d9e40 │ │ │ │ eorle r0, pc, r3, lsl #4 │ │ │ │ svceq 0x0080f5b2 │ │ │ │ - stmibge lr, {r0, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ + ldmibge r3, {r0, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ strmi r2, [sl], -r1, lsl #6 │ │ │ │ stmdbge r8, {r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f39300 │ │ │ │ - @ instruction: 0xf7fdfd1d │ │ │ │ - svclt 0x0000b98d │ │ │ │ + @ instruction: 0xf7fdfd21 │ │ │ │ + svclt 0x0000b992 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ andeq r0, r0, pc │ │ │ │ andeq r0, r0, r0 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ tstpeq pc, r4 @ p-variant is OBSOLETE │ │ │ │ - andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ + andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ rsbeq r9, r6, #1073741826 @ 0x40000002 │ │ │ │ movwls sp, #34071 @ 0x8517 │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf414230a │ │ │ │ @ instruction: 0xf47d4370 │ │ │ │ - strcs sl, [r1], #-2475 @ 0xfffff655 │ │ │ │ + strcs sl, [r1], #-2480 @ 0xfffff650 │ │ │ │ stmdbge r8, {r1, r3, r4, r9, sl, lr} │ │ │ │ strls r4, [r0], #-1576 @ 0xfffff9d8 │ │ │ │ - ldc2l 7, cr15, [sl], #972 @ 0x3cc │ │ │ │ - stmdblt sl!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + ldc2l 7, cr15, [lr], #972 @ 0x3cc │ │ │ │ + stmdblt pc!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ @ │ │ │ │ stmdbge r8, {r0, r8, r9, sp} │ │ │ │ @ instruction: 0xf7f34628 │ │ │ │ - @ instruction: 0xf7fdfe35 │ │ │ │ - movwls fp, #35171 @ 0x8963 │ │ │ │ + @ instruction: 0xf7fdfe39 │ │ │ │ + movwls fp, #35176 @ 0x8968 │ │ │ │ vsubw.u8 q9, q2, d1 │ │ │ │ stmdbge r8, {r0, r1, sl, ip, sp} │ │ │ │ strcs lr, [sl], #-2509 @ 0xfffff633 │ │ │ │ ldrmi r4, [sl], -r8, lsr #12 │ │ │ │ - mcr2 7, 1, pc, cr8, cr3, {7} @ │ │ │ │ - ldmdblt r6, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + mcr2 7, 1, pc, cr12, cr3, {7} @ │ │ │ │ + ldmdblt fp, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ orrvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ movweq pc, #62144 @ 0xf2c0 @ │ │ │ │ vaddl.u8 q10, d4, d19 │ │ │ │ @ instruction: 0xf5b33203 │ │ │ │ @ instruction: 0xf3c42f70 │ │ │ │ stmib sp, {r7, sl, ip, lr}^ │ │ │ │ @ instruction: 0xf47d2408 │ │ │ │ - stmdbge r8, {r0, r1, r2, r3, r4, r5, r6, r8, fp, sp, pc} │ │ │ │ + stmdbge r8, {r2, r7, r8, fp, sp, pc} │ │ │ │ @ instruction: 0xf7fb4628 │ │ │ │ - @ instruction: 0xf7fdf921 │ │ │ │ - vmul.f , q2, d1[0] │ │ │ │ + @ instruction: 0xf7fdf925 │ │ │ │ + vmul.f , q2, d2[1] │ │ │ │ @ instruction: 0xf00312c4 │ │ │ │ andls r0, ip, #201326592 @ 0xc000000 │ │ │ │ andeq pc, pc, #4 │ │ │ │ - vsubw.u8 , q2, d13 │ │ │ │ - andls r4, fp, #201326592 @ 0xc000000 │ │ │ │ - movwls r2, #41473 @ 0xa201 │ │ │ │ - stmib sp, {r8, r9, sp}^ │ │ │ │ - vst2.8 {d18-d21}, [pc], r8 │ │ │ │ - vbic.i32 q10, #0 @ 0x00000000 │ │ │ │ - andsmi r0, ip, r0, asr #6 │ │ │ │ + movwcs r9, #781 @ 0x30d │ │ │ │ + andcs r9, r1, #-1342177280 @ 0xb0000000 │ │ │ │ + movwcs lr, #35277 @ 0x89cd │ │ │ │ + cmnpmi r0, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ + movteq pc, #704 @ 0x2c0 @ │ │ │ │ + andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + andls r4, sl, #28 │ │ │ │ @ instruction: 0xf5b4d00f │ │ │ │ @ instruction: 0xf47d0f80 │ │ │ │ - movwcs sl, #2399 @ 0x95f │ │ │ │ + movwcs sl, #2404 @ 0x964 │ │ │ │ strtmi sl, [r8], -r8, lsl #18 │ │ │ │ addne pc, sp, #1610612740 @ 0x60000004 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ @ instruction: 0xf7f49300 │ │ │ │ - @ instruction: 0xf7fdfc5f │ │ │ │ - movwcs fp, #6426 @ 0x191a │ │ │ │ + @ instruction: 0xf7fdfc63 │ │ │ │ + movwcs fp, #6431 @ 0x191f │ │ │ │ strtmi sl, [r8], -r8, lsl #18 │ │ │ │ adcsne pc, r5, #1342177284 @ 0x50000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ @ instruction: 0xf7f49400 │ │ │ │ - @ instruction: 0xf7fdfc53 │ │ │ │ - @ instruction: 0xf3c4b90e │ │ │ │ - vsubl.u8 q10, d4, d3 │ │ │ │ - stmib sp, {r0, r1, r8, r9, ip, sp}^ │ │ │ │ - andcs r2, pc, #8, 6 @ 0x20000000 │ │ │ │ + @ instruction: 0xf7fdfc57 │ │ │ │ + vorr.i16 d27, #195 @ 0x00c3 │ │ │ │ + vsubl.u8 , d4, d3 │ │ │ │ + stmib sp, {r0, r1, r8, r9, lr}^ │ │ │ │ + andcs r3, pc, #8, 4 @ 0x80000000 │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf640230a │ │ │ │ vsubw.s8 , q0, d15 │ │ │ │ eormi r0, r3, r0, lsr #7 │ │ │ │ andmi pc, pc, #64, 12 @ 0x4000000 │ │ │ │ adceq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf0004293 │ │ │ │ @@ -169177,351 +169223,351 @@ │ │ │ │ rscshi pc, pc, r0 │ │ │ │ andvc pc, pc, #64, 12 @ 0x4000000 │ │ │ │ addeq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf0004293 │ │ │ │ @ instruction: 0xf640812c │ │ │ │ vsubl.s8 q10, d0, d15 │ │ │ │ addsmi r0, r3, #128, 4 │ │ │ │ - ldmdbge sl, {r0, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ + ldmdbge pc, {r0, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} @ │ │ │ │ stmdbge r8, {r9, sp} │ │ │ │ @ instruction: 0xf7fc4628 │ │ │ │ - @ instruction: 0xf7fdf8ab │ │ │ │ - andcs fp, r0, #14352384 @ 0xdb0000 │ │ │ │ - movtne pc, #5060 @ 0x13c4 @ │ │ │ │ - vsubl.u8 , d4, d10 │ │ │ │ - movwls r2, #53763 @ 0xd203 │ │ │ │ - movweq pc, #61444 @ 0xf004 @ │ │ │ │ - andcc lr, fp, #3358720 @ 0x334000 │ │ │ │ - vsubw.u8 q9, q2, d1 │ │ │ │ - stmib sp, {r0, r1, r9, lr}^ │ │ │ │ - @ instruction: 0xf4143208 │ │ │ │ + @ instruction: 0xf7fdf8af │ │ │ │ + vmul.i , q10, d0[4] │ │ │ │ + movwcs r1, #4673 @ 0x1241 │ │ │ │ + @ instruction: 0xf004920d │ │ │ │ + movwls r0, #33295 @ 0x820f │ │ │ │ + stmib sp, {r8, r9, sp}^ │ │ │ │ + vsubl.u8 , d4, d10 │ │ │ │ + vsubw.u8 q9, q2, d3 │ │ │ │ + movwls r4, #49667 @ 0xc203 │ │ │ │ + @ instruction: 0xf4149209 │ │ │ │ @ instruction: 0xf47d4370 │ │ │ │ - stmdbge r8, {r0, r1, r2, r3, r4, r5, r6, r7, fp, sp, pc} │ │ │ │ + stmdbge r8, {r2, r8, fp, sp, pc} │ │ │ │ vmax.s8 d20, d6, d24 │ │ │ │ vsubl.s8 , d16, d13 │ │ │ │ movwls r0, #522 @ 0x20a │ │ │ │ - ldc2 7, cr15, [r6], #976 @ 0x3d0 │ │ │ │ - ldmlt fp!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + ldc2 7, cr15, [sl], #976 @ 0x3d0 │ │ │ │ + stmialt r0, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ svccs 0x007ff414 │ │ │ │ - ldmge r0!, {r0, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ + ldmge r5!, {r0, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ ldmdavs sl, {r0, r2, r3, r6, r7, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r1, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - ldcge 4, cr15, [r4], {126} @ 0x7e │ │ │ │ + ldcge 4, cr15, [r8], {126} @ 0x7e │ │ │ │ andslt r4, r3, r8, lsr #12 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ - mcrlt 7, 3, pc, cr2, cr12, {7} @ │ │ │ │ + mcrlt 7, 3, pc, cr6, cr12, {7} @ │ │ │ │ cmnpcs r0, #4, 8 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ svccs 0x0070f5b3 │ │ │ │ - streq pc, [pc], #-4 @ 0xb5754 │ │ │ │ + streq pc, [pc], #-4 @ 0xb580c │ │ │ │ strcs lr, [r8], #-2509 @ 0xfffff633 │ │ │ │ - ldmge r6, {r0, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ + ldmge fp, {r0, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ strtmi sl, [r8], -r8, lsl #18 │ │ │ │ - @ instruction: 0xf99ef7f3 │ │ │ │ - ldmlt r8, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf9a2f7f3 │ │ │ │ + ldmlt sp, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ vmla.f d18, d0, d0[0] │ │ │ │ addmi r0, sl, #16, 2 │ │ │ │ addsmi sp, sl, #22 │ │ │ │ @ instruction: 0x2320d034 │ │ │ │ tstpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf47d429a │ │ │ │ - strtmi sl, [r1], -r3, asr #17 │ │ │ │ + strtmi sl, [r1], -r8, asr #17 │ │ │ │ @ instruction: 0xf7f1a808 │ │ │ │ - @ instruction: 0xf8d5fa4f │ │ │ │ + @ instruction: 0xf8d5f9f5 │ │ │ │ andcs r3, r1, #136 @ 0x88 │ │ │ │ @ instruction: 0xf003a908 │ │ │ │ strtmi r0, [r8], -pc, lsl #6 │ │ │ │ - @ instruction: 0xffe0f7f5 │ │ │ │ - ldmdalt fp!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + @ instruction: 0xffe4f7f5 │ │ │ │ + stmlt r0, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ stmdage r8, {r0, r5, r9, sl, lr} │ │ │ │ - blx 0x10f376c │ │ │ │ + @ instruction: 0xf9e6f7f1 │ │ │ │ ldrdcc pc, [r8], r5 │ │ │ │ stmdbge r8, {r3, r9, sp} │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ @ instruction: 0xf7f54628 │ │ │ │ - @ instruction: 0xf7fdffd1 │ │ │ │ - andcs fp, r1, #108, 16 @ 0x6c0000 │ │ │ │ + @ instruction: 0xf7fdffd5 │ │ │ │ + andcs fp, r1, #7405568 @ 0x710000 │ │ │ │ strtmi sl, [r8], -r8, lsl #18 │ │ │ │ - @ instruction: 0xf836f7fc │ │ │ │ - stmdalt r6!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + @ instruction: 0xf83af7fc │ │ │ │ + stmdalt fp!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ stmdage r8, {r0, r5, r9, sl, lr} │ │ │ │ - blx 0xb73798 │ │ │ │ + @ instruction: 0xf9d0f7f1 │ │ │ │ strtmi sl, [r8], -r8, lsl #18 │ │ │ │ - stc2l 7, cr15, [r4, #-968]! @ 0xfffffc38 │ │ │ │ - ldmdalt ip, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stc2l 7, cr15, [r8, #-968]! @ 0xfffffc38 │ │ │ │ + stmdalt r1!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ stmdage r8, {r0, r5, r9, sl, lr} │ │ │ │ - blx 0x8f37ac │ │ │ │ + @ instruction: 0xf9c6f7f1 │ │ │ │ ldrdcc pc, [r8], r5 │ │ │ │ stmdbge r8, {r0, r3, r9, sp} │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ @ instruction: 0xf7f54628 │ │ │ │ - @ instruction: 0xf7fdffb1 │ │ │ │ - vmul.i d27, d0, d0[3] │ │ │ │ + @ instruction: 0xf7fdffb5 │ │ │ │ + vmov.i16 , #1 @ 0x0001 │ │ │ │ addsmi r0, r3, #160, 4 │ │ │ │ @ instruction: 0xf640d05d │ │ │ │ vsubl.s8 , d0, d15 │ │ │ │ addsmi r0, r3, #160, 4 │ │ │ │ - ldmdage sl!, {r0, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ + ldmdage pc!, {r0, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ @ │ │ │ │ strtmi sl, [r8], -r8, lsl #18 │ │ │ │ - blx 0xff1f380c │ │ │ │ - ldmdalt ip!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + blx 0xff2f38c4 │ │ │ │ + stmdalt r1, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf47d2a60 │ │ │ │ - @ instruction: 0x4621a871 │ │ │ │ + @ instruction: 0x4621a876 │ │ │ │ @ instruction: 0xf7f1a808 │ │ │ │ - stmdbge r8, {r0, r2, r3, r4, r5, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r8, {r0, r1, r5, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7f44628 │ │ │ │ - @ instruction: 0xf7fdff73 │ │ │ │ - vst2.8 {d27-d28}, [pc :128] │ │ │ │ + @ instruction: 0xf7fdff77 │ │ │ │ + vst2.8 {d27-d28}, [pc :256], r4 │ │ │ │ vbic.i32 q11, #0 @ 0x00000000 │ │ │ │ vst4.32 {d16,d18,d20,d22}, [pc :128], r0 │ │ │ │ vmvn.i32 q11, #0 @ 0x00000000 │ │ │ │ - b 0x1b5a4c │ │ │ │ + b 0x1b5b04 │ │ │ │ addmi r0, r3, #67108864 @ 0x4000000 │ │ │ │ ldmdale ip!, {r0, r1, r2, r3, r4, ip, lr, pc} │ │ │ │ cmppvs r0, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ orreq pc, r0, r0, asr #5 │ │ │ │ rsbsle r4, r6, fp, lsl #5 │ │ │ │ msrvs SPSR_, pc, asr #8 │ │ │ │ orreq pc, r0, r0, asr #5 │ │ │ │ @ instruction: 0xf000428b │ │ │ │ - blcs 0xd5a88 │ │ │ │ - stmdage sl, {r0, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ + blcs 0xd5b40 │ │ │ │ + stmdage pc, {r0, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ @ │ │ │ │ strtmi sl, [r8], -r8, lsl #18 │ │ │ │ - movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ - @ instruction: 0xf0049308 │ │ │ │ + movwcc pc, #13252 @ 0x33c4 @ │ │ │ │ + @ instruction: 0xf0049309 │ │ │ │ vsubw.u8 q8, q2, d15 │ │ │ │ - stmib sp, {r0, r1, sl, ip, sp}^ │ │ │ │ - @ instruction: 0xf7f44309 │ │ │ │ - @ instruction: 0xf7fdf941 │ │ │ │ - stmdbge r8, {r1, fp, ip, sp, pc} │ │ │ │ - vrsubhn.i16 d20, q2, q12 │ │ │ │ - andls r3, ip, #201326592 @ 0xc000000 │ │ │ │ - vsubw.u8 , q2, d9 │ │ │ │ - movwcs r4, #61955 @ 0xf203 │ │ │ │ - streq pc, [pc], #-4 @ 0xb58a8 │ │ │ │ - stmib sp, {r3, r9, ip, pc}^ │ │ │ │ - @ instruction: 0xf7fc430a │ │ │ │ - @ instruction: 0xf7fcfcf9 │ │ │ │ - stmdbge r8, {r0, r4, r5, r6, r7, r8, r9, sl, fp, ip, sp, pc} │ │ │ │ + movwls r4, #41987 @ 0xa403 │ │ │ │ + @ instruction: 0xf7f49408 │ │ │ │ + @ instruction: 0xf7fdf945 │ │ │ │ + stmdbge r8, {r0, r1, r2, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf0044628 │ │ │ │ + andls r0, ip, #1006632960 @ 0x3c000000 │ │ │ │ + andcs r9, pc, #671088640 @ 0x28000000 │ │ │ │ + movwcc pc, #13252 @ 0x33c4 @ │ │ │ │ + vsubl.u8 , d4, d11 │ │ │ │ + stmib sp, {r0, r1, sl, lr}^ │ │ │ │ + @ instruction: 0xf7fc4308 │ │ │ │ + @ instruction: 0xf7fcfcfd │ │ │ │ + stmdbge r8, {r1, r2, r4, r5, r6, r7, r8, r9, sl, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fc4628 │ │ │ │ - @ instruction: 0xf7fcfaf3 │ │ │ │ - stmdbge r8, {r0, r1, r3, r5, r6, r7, r8, r9, sl, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7fcfaf7 │ │ │ │ + stmdbge r8, {r4, r5, r6, r7, r8, r9, sl, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fc4628 │ │ │ │ - @ instruction: 0xf7fcfa9d │ │ │ │ - @ instruction: 0xf44fbfe5 │ │ │ │ + @ instruction: 0xf7fcfaa1 │ │ │ │ + @ instruction: 0xf44fbfea │ │ │ │ vmla.i d22, d0, d0[4] │ │ │ │ addmi r0, r3, #160 @ 0xa0 │ │ │ │ addmi sp, fp, #39 @ 0x27 │ │ │ │ vst4.16 {d29-d32}, [pc :64] │ │ │ │ vmlal.s q11, d0, d0[0] │ │ │ │ addsmi r0, r3, #160, 4 │ │ │ │ - stmdage lr, {r0, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ - andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - movweq pc, #61444 @ 0xf004 @ │ │ │ │ + ldmdage r3, {r0, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ + andeq pc, pc, #4 │ │ │ │ + movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ ldrbtmi pc, [r0], #-1028 @ 0xfffffbfc @ │ │ │ │ - movwcs lr, #35277 @ 0x89cd │ │ │ │ + andcc lr, r8, #3358720 @ 0x334000 │ │ │ │ svcmi 0x0070f5b4 │ │ │ │ andeq pc, pc, #79 @ 0x4f │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ movwcs lr, #43469 @ 0xa9cd │ │ │ │ - svcge 0x00fcf47c │ │ │ │ + stmdage r1, {r0, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ stmdbge r8, {r0, r9, sp} │ │ │ │ @ instruction: 0xf7fb4628 │ │ │ │ - @ instruction: 0xf7fcff15 │ │ │ │ - stmdbge r8, {r0, r2, r3, r4, r5, r7, r8, r9, sl, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7fcff19 │ │ │ │ + stmdbge r8, {r1, r6, r7, r8, r9, sl, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fc4628 │ │ │ │ - @ instruction: 0xf7fcfa8f │ │ │ │ - stmdbge r8, {r0, r1, r2, r4, r5, r7, r8, r9, sl, fp, ip, sp, pc} │ │ │ │ - vrsubhn.i16 d20, q2, q12 │ │ │ │ - andls r3, ip, #201326592 @ 0xc000000 │ │ │ │ - vsubw.u8 , q2, d9 │ │ │ │ - movwcs r4, #61955 @ 0xf203 │ │ │ │ - streq pc, [pc], #-4 @ 0xb5940 │ │ │ │ - stmib sp, {r3, r9, ip, pc}^ │ │ │ │ - @ instruction: 0xf7fc430a │ │ │ │ - @ instruction: 0xf7fcfc8d │ │ │ │ - @ instruction: 0xf3c4bfa5 │ │ │ │ - movwls r4, #33539 @ 0x8303 │ │ │ │ - movweq pc, #61444 @ 0xf004 @ │ │ │ │ + @ instruction: 0xf7fcfa93 │ │ │ │ + stmdbge r8, {r2, r3, r4, r5, r7, r8, r9, sl, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf0044628 │ │ │ │ + andls r0, ip, #1006632960 @ 0x3c000000 │ │ │ │ + andcs r9, pc, #671088640 @ 0x28000000 │ │ │ │ + movwcc pc, #13252 @ 0x33c4 @ │ │ │ │ + vsubl.u8 , d4, d11 │ │ │ │ + stmib sp, {r0, r1, sl, lr}^ │ │ │ │ + @ instruction: 0xf7fc4308 │ │ │ │ + @ instruction: 0xf7fcfc91 │ │ │ │ + @ instruction: 0xf004bfaa │ │ │ │ + movwls r0, #37647 @ 0x930f │ │ │ │ + movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ ldrbtmi pc, [r0], #-1028 @ 0xfffffbfc @ │ │ │ │ tstcs r0, pc │ │ │ │ svcmi 0x0070f5b4 │ │ │ │ - stmib sp, {r0, r3, r8, r9, ip, pc}^ │ │ │ │ + stmib sp, {r3, r8, r9, ip, pc}^ │ │ │ │ @ instruction: 0xf47c010a │ │ │ │ - stmdbge r8, {r0, r2, r3, r6, r7, r8, r9, sl, fp, sp, pc} │ │ │ │ + stmdbge r8, {r1, r4, r6, r7, r8, r9, sl, fp, sp, pc} │ │ │ │ @ instruction: 0xf7fb4628 │ │ │ │ - @ instruction: 0xf7fcfee7 │ │ │ │ - stmdbge r8, {r0, r1, r2, r3, r7, r8, r9, sl, fp, ip, sp, pc} │ │ │ │ - vrsubhn.i16 d20, q2, q12 │ │ │ │ - andls r3, ip, #201326592 @ 0xc000000 │ │ │ │ - vsubw.u8 , q2, d9 │ │ │ │ - movwcs r4, #61955 @ 0xf203 │ │ │ │ - streq pc, [pc], #-4 @ 0xb5990 │ │ │ │ - stmib sp, {r3, r9, ip, pc}^ │ │ │ │ - @ instruction: 0xf7fc430a │ │ │ │ - @ instruction: 0xf7fcfcb5 │ │ │ │ - stmdbge r8, {r0, r2, r3, r4, r5, r6, r8, r9, sl, fp, ip, sp, pc} │ │ │ │ - vrsubhn.i16 d20, q2, q12 │ │ │ │ - andls r3, ip, #201326592 @ 0xc000000 │ │ │ │ - vsubw.u8 , q2, d9 │ │ │ │ - movwcs r4, #61955 @ 0xf203 │ │ │ │ - streq pc, [pc], #-4 @ 0xb59b4 │ │ │ │ - stmib sp, {r3, r9, ip, pc}^ │ │ │ │ - @ instruction: 0xf7fc430a │ │ │ │ - @ instruction: 0xf7fcfc23 │ │ │ │ - @ instruction: 0xf004bf6b │ │ │ │ - vsubl.u8 q8, d4, d15 │ │ │ │ - stmib sp, {r0, r1, r8, r9, lr}^ │ │ │ │ - vsubl.u8 , d4, d8 │ │ │ │ - andcs r2, r0, #201326592 @ 0xc000000 │ │ │ │ - andcc lr, sl, #3358720 @ 0x334000 │ │ │ │ - cmnpmi r0, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ - movteq pc, #704 @ 0x2c0 @ │ │ │ │ - @ instruction: 0xf0004023 │ │ │ │ - @ instruction: 0xf5b380b7 │ │ │ │ - @ instruction: 0xf47c0f80 │ │ │ │ - movwcs sl, #8077 @ 0x1f8d │ │ │ │ - strtmi sl, [r8], -r8, lsl #18 │ │ │ │ - @ instruction: 0xf7f39200 │ │ │ │ - @ instruction: 0xf7fcfadd │ │ │ │ - @ instruction: 0xf44fbf4d │ │ │ │ - vbic.i32 q10, #3840 @ 0x00000f00 │ │ │ │ - eormi r0, r3, pc, asr #6 │ │ │ │ - rsbsmi pc, pc, #1325400064 @ 0x4f000000 │ │ │ │ - andeq pc, pc, #192, 4 │ │ │ │ - streq pc, [pc], #-4 @ 0xb5a14 │ │ │ │ - strls r4, [r8], #-659 @ 0xfffffd6d │ │ │ │ - svcge 0x0076f47c │ │ │ │ + @ instruction: 0xf7fcfeeb │ │ │ │ + stmdbge r8, {r2, r4, r7, r8, r9, sl, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf0044628 │ │ │ │ + andls r0, ip, #1006632960 @ 0x3c000000 │ │ │ │ + andcs r9, pc, #671088640 @ 0x28000000 │ │ │ │ + movwcc pc, #13252 @ 0x33c4 @ │ │ │ │ + vsubl.u8 , d4, d11 │ │ │ │ + stmib sp, {r0, r1, sl, lr}^ │ │ │ │ + @ instruction: 0xf7fc4308 │ │ │ │ + @ instruction: 0xf7fcfcb9 │ │ │ │ + stmdbge r8, {r1, r7, r8, r9, sl, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf0044628 │ │ │ │ + andls r0, ip, #1006632960 @ 0x3c000000 │ │ │ │ + andcs r9, pc, #671088640 @ 0x28000000 │ │ │ │ + movwcc pc, #13252 @ 0x33c4 @ │ │ │ │ + vsubl.u8 , d4, d11 │ │ │ │ + stmib sp, {r0, r1, sl, lr}^ │ │ │ │ + @ instruction: 0xf7fc4308 │ │ │ │ + @ instruction: 0xf7fcfc27 │ │ │ │ + @ instruction: 0xf44fbf70 │ │ │ │ + vbic.i32 q10, #0 @ 0x00000000 │ │ │ │ + @ instruction: 0xf0040340 │ │ │ │ + eormi r0, r3, pc, lsl #4 │ │ │ │ + vsubl.u8 , d4, d9 │ │ │ │ + andls r4, r8, #805306368 @ 0x30000000 │ │ │ │ + andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + @ instruction: 0xf04f920a │ │ │ │ + andls r0, fp, #0, 4 │ │ │ │ + adcshi pc, r6, r0 │ │ │ │ + svceq 0x0080f5b3 │ │ │ │ + svcge 0x0091f47c │ │ │ │ + stmdbge r8, {r0, r8, r9, sp} │ │ │ │ + andls r4, r0, #40, 12 @ 0x2800000 │ │ │ │ + blx 0xff8f3a80 │ │ │ │ + svclt 0x0051f7fc │ │ │ │ + cmnpmi pc, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ + movteq pc, #62144 @ 0xf2c0 @ │ │ │ │ + vst4.8 {d20-d23}, [pc :128], r3 │ │ │ │ + vmvn.i32 q10, #3840 @ 0x00000f00 │ │ │ │ + @ instruction: 0xf004020f │ │ │ │ + addsmi r0, r3, #251658240 @ 0xf000000 │ │ │ │ + @ instruction: 0xf47c9408 │ │ │ │ + stmdbge r8, {r1, r3, r4, r5, r6, r8, r9, sl, fp, sp, pc} │ │ │ │ + @ instruction: 0xf7f14628 │ │ │ │ + @ instruction: 0xf7fcfe87 │ │ │ │ + @ instruction: 0xf3c4bf3c │ │ │ │ + blcs 0x1ebe800 │ │ │ │ + blcs 0x1f29afc │ │ │ │ + ldmdbge lr, {r0, r1, r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ + svclt 0x006bf7fc │ │ │ │ + orrpl pc, r0, #196, 6 @ 0x10000003 │ │ │ │ + andeq pc, pc, #4 │ │ │ │ + stmib sp, {r0, r1, r2, r5, r6, r7, r8, sl}^ │ │ │ │ + vsubw.u8 q9, q2, d8 │ │ │ │ + movwls r4, #41731 @ 0xa303 │ │ │ │ + svcge 0x005ff53c │ │ │ │ strtmi sl, [r8], -r8, lsl #18 │ │ │ │ - mcr2 7, 4, pc, cr4, cr1, {7} @ │ │ │ │ - svclt 0x0038f7fc │ │ │ │ - movtcs pc, #25540 @ 0x63c4 @ │ │ │ │ - andle r2, r4, r8, ror fp │ │ │ │ - @ instruction: 0xf43f2b79 │ │ │ │ - @ instruction: 0xf7fca91e │ │ │ │ - vqrdmlsh.s , q2, d3[5] │ │ │ │ - @ instruction: 0xf0045380 │ │ │ │ - strbeq r0, [r7, #527]! @ 0x20f │ │ │ │ - movwcs lr, #35277 @ 0x89cd │ │ │ │ - movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ - @ instruction: 0xf53c930a │ │ │ │ - stmdbge r8, {r0, r1, r3, r4, r6, r8, r9, sl, fp, sp, pc} │ │ │ │ - @ instruction: 0xf7fb4628 │ │ │ │ - @ instruction: 0xf7fcfd91 │ │ │ │ - svclt 0x0000bf1d │ │ │ │ + ldc2 7, cr15, [r4, #1004] @ 0x3ec │ │ │ │ + svclt 0x0021f7fc │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ + andcs r9, r1, #-805306368 @ 0xd0000000 │ │ │ │ vsubw.u8 , q2, d10 │ │ │ │ + andls r4, r8, #201326592 @ 0xc000000 │ │ │ │ + andeq pc, pc, #4 │ │ │ │ + vsubw.u8 , q2, d9 │ │ │ │ stmib sp, {r0, r1, r8, r9, sp}^ │ │ │ │ - vsubl.u8 , d4, d12 │ │ │ │ - @ instruction: 0xf0044303 │ │ │ │ - movwls r0, #37391 @ 0x920f │ │ │ │ - movwcs r9, #4619 @ 0x120b │ │ │ │ - @ instruction: 0xf4149308 │ │ │ │ + @ instruction: 0xf414230b │ │ │ │ @ instruction: 0xf47c4370 │ │ │ │ - stmdbge r8, {r0, r6, r8, r9, sl, fp, sp, pc} │ │ │ │ + stmdbge r8, {r1, r2, r6, r8, r9, sl, fp, sp, pc} │ │ │ │ @ instruction: 0xf6454628 │ │ │ │ vmlal.s , d16, d1[1] │ │ │ │ movwls r0, #522 @ 0x20a │ │ │ │ - blx 0xffef3a68 │ │ │ │ - mrclt 7, 7, APSR_nzcv, cr13, cr12, {7} │ │ │ │ + blx 0xffff3b20 │ │ │ │ + svclt 0x0002f7fc │ │ │ │ movwcc pc, #13252 @ 0x33c4 @ │ │ │ │ - andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - svcvs 0x0070f414 │ │ │ │ - andcc lr, r8, #3358720 @ 0x334000 │ │ │ │ - movweq pc, #61444 @ 0xf004 @ │ │ │ │ - @ instruction: 0xf47c930a │ │ │ │ - movwcs sl, #7977 @ 0x1f29 │ │ │ │ + andeq pc, pc, #4 │ │ │ │ + @ instruction: 0xf4149308 │ │ │ │ + @ instruction: 0xf3c46f70 │ │ │ │ + andls r4, sl, #201326592 @ 0xc000000 │ │ │ │ + @ instruction: 0xf47c9309 │ │ │ │ + movwcs sl, #7982 @ 0x1f2e │ │ │ │ ldrmi sl, [sl], -r8, lsl #18 │ │ │ │ @ instruction: 0xf7f24628 │ │ │ │ - @ instruction: 0xf7fcfea3 │ │ │ │ - @ instruction: 0xf44fbee9 │ │ │ │ + @ instruction: 0xf7fcfea7 │ │ │ │ + @ instruction: 0xf44fbeee │ │ │ │ vbic.i32 q11, #0 @ 0x00000000 │ │ │ │ - @ instruction: 0xf3c40340 │ │ │ │ - andls r4, r9, #805306368 @ 0x30000000 │ │ │ │ - andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - @ instruction: 0xf0049208 │ │ │ │ + @ instruction: 0xf0040340 │ │ │ │ andls r0, sl, #-268435456 @ 0xf0000000 │ │ │ │ + andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + vsubl.u8 , d4, d8 │ │ │ │ + andls r4, r9, #805306368 @ 0x30000000 │ │ │ │ andeq lr, r3, #20, 20 @ 0x14000 │ │ │ │ @ instruction: 0xf5b2d03d │ │ │ │ @ instruction: 0xf47c7f00 │ │ │ │ - movwcs sl, #7949 @ 0x1f0d │ │ │ │ + movwcs sl, #7954 @ 0x1f12 │ │ │ │ ldrmi sl, [sl], -r8, lsl #18 │ │ │ │ @ instruction: 0xf7f34628 │ │ │ │ - @ instruction: 0xf7fcf819 │ │ │ │ - @ instruction: 0xf004becd │ │ │ │ + @ instruction: 0xf7fcf81d │ │ │ │ + @ instruction: 0xf3c4bed2 │ │ │ │ + @ instruction: 0xf0044103 │ │ │ │ vaddl.u8 q8, d4, d15 │ │ │ │ - vaddw.u8 q10, q2, d3 │ │ │ │ @ instruction: 0xf4142203 │ │ │ │ stmib sp, {r7, r8, r9}^ │ │ │ │ andle r1, lr, r8 │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf414230a │ │ │ │ @ instruction: 0xf47c4370 │ │ │ │ - @ instruction: 0x461aaef3 │ │ │ │ + @ instruction: 0x461aaef8 │ │ │ │ strtmi sl, [r8], -r8, lsl #18 │ │ │ │ @ instruction: 0xf7f39300 │ │ │ │ - @ instruction: 0xf7fcfa43 │ │ │ │ - andls fp, sl, #2864 @ 0xb30 │ │ │ │ + @ instruction: 0xf7fcfa47 │ │ │ │ + andls fp, sl, #184, 28 @ 0xb80 │ │ │ │ strtmi sl, [r8], -r8, lsl #18 │ │ │ │ vsubl.u8 q9, d4, d1 │ │ │ │ strls r3, [fp], #-1027 @ 0xfffffbfd │ │ │ │ - blx 0x1f73b12 │ │ │ │ - mcrlt 7, 5, pc, cr8, cr12, {7} @ │ │ │ │ + blx 0x2073bca │ │ │ │ + mcrlt 7, 5, pc, cr13, cr12, {7} @ │ │ │ │ andslt r4, r3, r8, lsr #12 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ - ldclt 7, cr15, [r8], #-1008 @ 0xfffffc10 │ │ │ │ + ldclt 7, cr15, [ip], #-1008 @ 0xfffffc10 │ │ │ │ stmdbge r8, {r1, r3, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f34628 │ │ │ │ - @ instruction: 0xf7fcfb6d │ │ │ │ - movwcs fp, #7835 @ 0x1e9b │ │ │ │ + @ instruction: 0xf7fcfb71 │ │ │ │ + movwcs fp, #7840 @ 0x1ea0 │ │ │ │ strtmi sl, [r8], -r8, lsl #18 │ │ │ │ - @ instruction: 0xffe0f7f2 │ │ │ │ - mrclt 7, 4, APSR_nzcv, cr4, cr12, {7} │ │ │ │ + @ instruction: 0xffe4f7f2 │ │ │ │ + mrclt 7, 4, APSR_nzcv, cr9, cr12, {7} │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ @ instruction: 0xb08c4bba │ │ │ │ strmi r6, [r4], -r5, lsl #17 │ │ │ │ ldmdavs fp, {r0, r1, r2, r3, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f930b │ │ │ │ @ instruction: 0xf7f10300 │ │ │ │ - stmdacs r0, {r0, r1, r3, r4, r5, r7, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r2, r7, fp, ip, sp, lr, pc} │ │ │ │ rschi pc, r1, r0, asr #32 │ │ │ │ movweq pc, #12309 @ 0x3015 @ │ │ │ │ @ instruction: 0xf0404698 │ │ │ │ stmiavs r3!, {r1, r5, r7, pc} │ │ │ │ @ instruction: 0xf1131d2e │ │ │ │ vmax.f32 d1, d0, d1 │ │ │ │ @ instruction: 0xf8d48139 │ │ │ │ @ instruction: 0xf5073080 │ │ │ │ strtmi r5, [sl], -r8 │ │ │ │ - blcc 0xc7444 │ │ │ │ + blcc 0xc74fc │ │ │ │ svclt 0x00186565 │ │ │ │ andscc r2, r0, r1, lsl #6 │ │ │ │ @ instruction: 0xf7c0011b │ │ │ │ - @ instruction: 0x4605fbdd │ │ │ │ + strmi pc, [r5], -r1, lsl #23 │ │ │ │ ldrsbeq pc, [r0], #132 @ 0x84 @ │ │ │ │ adcvs r6, r6, r5, lsr #12 │ │ │ │ smlalbtcs pc, r0, r0, r3 @ │ │ │ │ @ instruction: 0xf0402900 │ │ │ │ @ instruction: 0xf8948128 │ │ │ │ - blcs 0xc1f8c │ │ │ │ + blcs 0xc2044 │ │ │ │ msrhi CPSR_fxc, r0, asr #32 │ │ │ │ stmdbcs pc, {r0, r3, r5, r8, r9, sl, fp} @ │ │ │ │ adcshi pc, r8, r0 │ │ │ │ andle r2, r2, lr, lsl #18 │ │ │ │ @ instruction: 0xf7f54620 │ │ │ │ - @ instruction: 0x4629fb79 │ │ │ │ + @ instruction: 0x4629fb7d │ │ │ │ @ instruction: 0xf7fc4620 │ │ │ │ - stmdacs r0, {r0, r1, r2, r4, r5, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r3, r4, r5, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x4629d15e │ │ │ │ @ instruction: 0xf0334620 │ │ │ │ - stmdacs r0, {r0, r1, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r2, r5, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf8d4d158 │ │ │ │ @ instruction: 0x079320d0 │ │ │ │ rscshi pc, sl, r0, asr #2 │ │ │ │ msrvs SPSR_, #1325400064 @ 0x4f000000 │ │ │ │ movwmi pc, #1728 @ 0x6c0 @ │ │ │ │ @ instruction: 0xf1b3402b │ │ │ │ @ instruction: 0xf0406f40 │ │ │ │ @@ -169550,50 +169596,50 @@ │ │ │ │ rsceq r4, sl, #786432 @ 0xc0000 │ │ │ │ @ instruction: 0xf1406d70 │ │ │ │ @ instruction: 0xf6468253 │ │ │ │ vsubl.s8 q11, d0, d20 │ │ │ │ movwls r2, #12950 @ 0x3296 │ │ │ │ vtst.8 d22, d3, d1 │ │ │ │ @ instruction: 0xf7a202a8 │ │ │ │ - blls 0x1b477c │ │ │ │ + blls 0x1b46c4 │ │ │ │ @ instruction: 0xf8566d71 │ │ │ │ @ instruction: 0xf7a60023 │ │ │ │ - ldclvs 14, cr15, [r1, #-84]! @ 0xffffffac │ │ │ │ + ldclvs 13, cr15, [r1, #-740]! @ 0xfffffd1c │ │ │ │ eoreq pc, r7, r6, asr r8 @ │ │ │ │ - cdp2 7, 2, cr15, cr10, cr6, {5} │ │ │ │ + stc2l 7, cr15, [lr, #664] @ 0x298 │ │ │ │ eorne pc, r7, r6, asr r8 @ │ │ │ │ @ instruction: 0x460822ff │ │ │ │ - stc2 7, cr15, [r8], #636 @ 0x27c │ │ │ │ - blcs 0xd1658 │ │ │ │ + mcrr2 7, 9, pc, ip, cr15 @ │ │ │ │ + blcs 0xd1710 │ │ │ │ stmiavs r3!, {r2, r4, r5, ip, lr, pc}^ │ │ │ │ ldmdale r1!, {r0, r8, r9, fp, sp} │ │ │ │ cdpvs 13, 14, cr6, cr2, cr5, {5} │ │ │ │ @ instruction: 0xf0404295 │ │ │ │ mcrvs 0, 5, r8, cr0, cr9, {5} │ │ │ │ - @ instruction: 0xfff8f79e │ │ │ │ + @ instruction: 0xff9cf79e │ │ │ │ strbtvs r2, [r3], -r0, lsl #6 │ │ │ │ stmdbvs r3!, {r1, r2, r5, sp, lr, pc} │ │ │ │ @ instruction: 0xf0402b01 │ │ │ │ @ instruction: 0xf646829f │ │ │ │ vsubw.s8 q11, q0, d20 │ │ │ │ mulls r3, r6, r3 │ │ │ │ strcc r4, [r3, #-1576] @ 0xfffff9d8 │ │ │ │ @ instruction: 0xf79a681e │ │ │ │ - ldmdbmi sl, {r0, r3, r4, r5, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmdbmi sl, {r0, r2, r3, r4, r6, r7, sl, fp, ip, sp, lr, pc}^ │ │ │ │ svccc 0x0070ee1d │ │ │ │ @ instruction: 0xf0259a03 │ │ │ │ ldrbtmi r0, [r9], #-1283 @ 0xfffffafd │ │ │ │ ldmdapl fp, {r0, r3, fp, sp, lr}^ │ │ │ │ andls r4, r0, r8, lsl r4 │ │ │ │ andsmi pc, ip, r0, asr #12 │ │ │ │ addseq pc, r3, r0, asr #5 │ │ │ │ @ instruction: 0xf5004433 │ │ │ │ @ instruction: 0xf8d071a8 │ │ │ │ - @ instruction: 0xf79b0150 │ │ │ │ - movwcs pc, #10265 @ 0x2819 @ │ │ │ │ + @ instruction: 0xf79a0150 │ │ │ │ + movwcs pc, #12221 @ 0x2fbd @ │ │ │ │ movwpl lr, #10692 @ 0x29c4 │ │ │ │ ldmdavs sl, {r2, r3, r6, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, fp, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ orrhi pc, lr, r0, asr #32 │ │ │ │ andcs fp, r0, ip │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @@ -169603,77 +169649,77 @@ │ │ │ │ strcc r8, [r4, #-496] @ 0xfffffe10 │ │ │ │ strb r6, [r9, r5, lsr #1]! │ │ │ │ sbccc pc, r0, #192, 6 │ │ │ │ subsle r2, r3, r0, lsl #20 │ │ │ │ movwcc lr, #22989 @ 0x59cd │ │ │ │ movwcc lr, #31181 @ 0x79cd │ │ │ │ movwcc lr, #39373 @ 0x99cd │ │ │ │ - blcc 0x1eb9728 │ │ │ │ + blcc 0x1eb97e0 │ │ │ │ ldmdale r5, {r0, r2, r8, r9, fp, sp} │ │ │ │ @ instruction: 0xf013e8df │ │ │ │ mulseq r4, r1, r0 │ │ │ │ rsbseq r0, r8, pc, asr #1 │ │ │ │ strdeq r0, [r6], -sp │ │ │ │ andseq pc, r7, #335544321 @ 0x14000001 │ │ │ │ movwvs pc, #965 @ 0x3c5 @ │ │ │ │ strtmi sl, [r0], -r5, lsl #18 │ │ │ │ movteq lr, #10819 @ 0x2a43 │ │ │ │ movwls r0, #20571 @ 0x505b │ │ │ │ - blx 0xfeff3d6c │ │ │ │ + blx 0xff0f3e24 │ │ │ │ orrle r2, sp, r0, lsl #16 │ │ │ │ strtmi r4, [r0], -r9, lsr #12 │ │ │ │ - mcr2 0, 3, pc, cr0, cr2, {1} @ │ │ │ │ + mcr2 0, 4, pc, cr14, cr2, {1} @ │ │ │ │ orrle r2, r7, r0, lsl #16 │ │ │ │ strtmi r4, [r0], -r9, lsr #12 │ │ │ │ - @ instruction: 0xf9baf027 │ │ │ │ + @ instruction: 0xf9e6f027 │ │ │ │ orrle r2, r1, r0, lsl #16 │ │ │ │ strtmi r4, [r0], -r9, lsr #12 │ │ │ │ - @ instruction: 0xff46f02c │ │ │ │ + @ instruction: 0xff70f02c │ │ │ │ @ instruction: 0xf47f2800 │ │ │ │ qsub16mi sl, r9, fp │ │ │ │ @ instruction: 0xf02d4620 │ │ │ │ - stmdacs r0, {r0, r1, r2, r3, r4, r5, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r2, r5, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ svcge 0x0074f47f │ │ │ │ cmnpvs r0, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ movwvs pc, #1728 @ 0x6c0 @ │ │ │ │ addvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andmi pc, r0, #192, 12 @ 0xc000000 │ │ │ │ addsmi r4, r3, #43 @ 0x2b │ │ │ │ @ instruction: 0xf8d4d10e │ │ │ │ smmlseq r9, r0, r0, r3 │ │ │ │ @ instruction: 0xf8d4d50a │ │ │ │ ldreq r3, [sl, r0, lsl #2] │ │ │ │ strtmi sp, [r9], -r6, lsl #10 │ │ │ │ @ instruction: 0xf7f64620 │ │ │ │ - stmdacs r0, {r0, r3, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r2, r3, fp, ip, sp, lr, pc} │ │ │ │ svcge 0x005af43f │ │ │ │ movwvc pc, #79 @ 0x4f @ │ │ │ │ tstcs r0, r1, lsl #4 │ │ │ │ @ instruction: 0xf7f94620 │ │ │ │ - smmls r1, r1, lr, pc @ │ │ │ │ + smmls r1, r5, lr, pc @ │ │ │ │ @ instruction: 0xf7f42009 │ │ │ │ - movwcs pc, #11517 @ 0x2cfd @ │ │ │ │ + movwcs pc, #11521 @ 0x2d01 @ │ │ │ │ movwvs lr, #10692 @ 0x29c4 │ │ │ │ @ instruction: 0xf04fe782 │ │ │ │ andscs r7, r2, #0, 6 │ │ │ │ strtmi r4, [r0], -r1, asr #12 │ │ │ │ - mcr2 7, 6, pc, cr2, cr9, {7} @ │ │ │ │ + mcr2 7, 6, pc, cr6, cr9, {7} @ │ │ │ │ @ instruction: 0xf04fe742 │ │ │ │ andcs r5, r1, #104, 6 @ 0xa0000001 │ │ │ │ @ instruction: 0xf7f94620 │ │ │ │ - @ instruction: 0xe73bfebb │ │ │ │ + @ instruction: 0xe73bfebf │ │ │ │ cmnpcs r4, lr, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrscs pc, r6, r0, asr #5 │ │ │ │ @ instruction: 0x46201b55 │ │ │ │ - blvs 0xff307708 │ │ │ │ - stc2l 7, cr15, [lr, #952]! @ 0x3b8 │ │ │ │ + blvs 0xff3077c0 │ │ │ │ + ldc2 7, cr15, [r2, #952] @ 0x3b8 │ │ │ │ strtmi r6, [fp], #-3427 @ 0xfffff29d │ │ │ │ ldr r6, [r8, -r3, lsr #11]! │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - addeq r9, r6, r2, ror #28 │ │ │ │ + addeq r9, r6, sl, lsr #27 │ │ │ │ vorr.i32 d18, #0 @ 0x00000000 │ │ │ │ eormi r1, fp, r0, ror r3 │ │ │ │ svcvc 0x0088f1b3 │ │ │ │ adchi pc, r2, r0 │ │ │ │ adchi pc, sl, r0, lsl #4 │ │ │ │ svcne 0x0080f5b3 │ │ │ │ adchi pc, r2, r0 │ │ │ │ @@ -169707,15 +169753,15 @@ │ │ │ │ ldrbtmi r2, [r9], #-918 @ 0xfffffc6a │ │ │ │ ldmdavs fp, {r0, r3, fp, sp, lr} │ │ │ │ @ instruction: 0xf6405841 │ │ │ │ vmov.i32 d20, #12 @ 0x0000000c │ │ │ │ strmi r0, [fp], #-147 @ 0xffffff6d │ │ │ │ mvnvc pc, r0, lsl #10 │ │ │ │ ldrsbeq pc, [r4, #128] @ 0x80 @ │ │ │ │ - @ instruction: 0xff0ef79a │ │ │ │ + mrc2 7, 5, pc, cr2, cr10, {4} │ │ │ │ rscvs r2, r3, r4, lsl #6 │ │ │ │ @ instruction: 0xf005e6d2 │ │ │ │ @ instruction: 0xf1b373b8 │ │ │ │ suble r7, sp, r8, lsl #31 │ │ │ │ @ instruction: 0xf1b3d9ac │ │ │ │ subsle r7, r7, r8, lsr #31 │ │ │ │ svcvc 0x00b8f1b3 │ │ │ │ @@ -169731,15 +169777,15 @@ │ │ │ │ @ instruction: 0xf0004293 │ │ │ │ vhadd.s8 d24, d31, d3 │ │ │ │ vmlal.s q8, d0, d0[0] │ │ │ │ addsmi r0, r3, #-268435456 @ 0xf0000000 │ │ │ │ svcge 0x001ef47f │ │ │ │ @ instruction: 0xf57f0680 │ │ │ │ eorscs sl, pc, fp, lsl pc @ │ │ │ │ - mcr2 7, 7, pc, cr4, cr14, {4} @ │ │ │ │ + mcr2 7, 4, pc, cr8, cr14, {4} @ │ │ │ │ @ instruction: 0xf64fe6a4 │ │ │ │ vqdmlal.s , d16, d0[4] │ │ │ │ vst2.16 {d16-d19}, [pc :64], r0 │ │ │ │ vsubl.s8 q11, d0, d16 │ │ │ │ eormi r0, fp, r0, lsl r2 │ │ │ │ mlasle r8, r3, r2, r4 │ │ │ │ adcvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ @@ -169750,15 +169796,15 @@ │ │ │ │ @ instruction: 0xf47f2f50 │ │ │ │ @ instruction: 0x0700aeff │ │ │ │ mrcge 5, 7, APSR_nzcv, cr12, cr15, {3} │ │ │ │ movtpl pc, #965 @ 0x3c5 @ │ │ │ │ sbcpl pc, r1, #335544323 @ 0x14000003 │ │ │ │ tstpeq pc, r5 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf7f94620 │ │ │ │ - uhsub8 pc, pc, r3 @ │ │ │ │ + uhsub8 pc, pc, r7 @ │ │ │ │ cmnpmi r0, #83886080 @ p-variant is OBSOLETE @ 0x5000000 │ │ │ │ svcmi 0x0070f5b3 │ │ │ │ mcrge 4, 7, pc, cr12, cr15, {3} @ │ │ │ │ @ instruction: 0xf57f04c7 │ │ │ │ ldrbt sl, [r5], -r9, ror #29 │ │ │ │ svcvc 0x00a8f1b3 │ │ │ │ mcrge 4, 7, pc, cr4, cr15, {3} @ │ │ │ │ @@ -169772,455 +169818,455 @@ │ │ │ │ mcrge 5, 3, pc, cr2, cr15, {1} @ │ │ │ │ @ instruction: 0xf015e6d2 │ │ │ │ @ instruction: 0xf47f011f │ │ │ │ streq sl, [r6, -pc, asr #29] │ │ │ │ mcrge 5, 6, pc, cr12, cr15, {3} @ │ │ │ │ movwvc pc, #79 @ 0x4f @ │ │ │ │ strtmi r2, [r0], -r1, lsl #4 │ │ │ │ - ldc2l 7, cr15, [r2, #996] @ 0x3e4 │ │ │ │ + ldc2l 7, cr15, [r6, #996] @ 0x3e4 │ │ │ │ vmin.s8 q15, , q1 │ │ │ │ vmlal.s q8, d0, d0[4] │ │ │ │ addsmi r0, r3, #-268435456 @ 0xf0000000 │ │ │ │ vhadd.s8 d29, d15, d24 │ │ │ │ vmvn.i32 q8, #0 @ 0x00000000 │ │ │ │ addsmi r0, r3, #-268435456 @ 0xf0000000 │ │ │ │ mrcge 4, 5, APSR_nzcv, cr8, cr15, {3} │ │ │ │ @ instruction: 0xf47f072a │ │ │ │ stcvs 14, cr10, [r3, #-724]! @ 0xfffffd2c │ │ │ │ ldrdcc pc, [r8, -r3] │ │ │ │ svcmi 0x0070f413 │ │ │ │ mcrge 4, 5, pc, cr14, cr15, {1} @ │ │ │ │ @ instruction: 0xf79e203f │ │ │ │ - mcrvs 14, 3, pc, cr3, cr7, {3} @ │ │ │ │ + mcrvs 14, 3, pc, cr3, cr11, {0} @ │ │ │ │ rscvs r2, r2, r1, lsl #4 │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ @ instruction: 0xe669ae39 │ │ │ │ - ldc2 2, cr15, [r4, #12]! │ │ │ │ + ldc2l 2, cr15, [r8, #12] │ │ │ │ movweq pc, #61445 @ 0xf005 @ │ │ │ │ @ instruction: 0xf47f2b0f │ │ │ │ @ instruction: 0x4620ae9d │ │ │ │ - ldc2 7, cr15, [ip], #-960 @ 0xfffffc40 │ │ │ │ + blx 0xff8f40f2 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ @ instruction: 0xe623ae97 │ │ │ │ @ instruction: 0xf57f0681 │ │ │ │ @ instruction: 0xe7e6ae93 │ │ │ │ svceq 0x00e0f015 │ │ │ │ mcrge 4, 6, pc, cr2, cr15, {3} @ │ │ │ │ @ instruction: 0xf7999303 │ │ │ │ - blls 0x1b5a94 │ │ │ │ + blls 0x1b59dc │ │ │ │ streq pc, [pc], -r5 │ │ │ │ strmi r4, [r7], -r1, lsl #12 │ │ │ │ @ instruction: 0xf0402b0f │ │ │ │ @ instruction: 0xf89480a7 │ │ │ │ @ instruction: 0x462030d9 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - stc2l 7, cr15, [r4], {238} @ 0xee │ │ │ │ - mcr2 7, 3, pc, cr12, cr9, {4} @ │ │ │ │ + stc2l 7, cr15, [r8], #-952 @ 0xfffffc48 │ │ │ │ + mrc2 7, 0, pc, cr0, cr9, {4} │ │ │ │ strmi r2, [r1], -pc, lsl #28 │ │ │ │ @ instruction: 0xf0404680 │ │ │ │ @ instruction: 0xf894808e │ │ │ │ @ instruction: 0x462030d9 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - ldc2 7, cr15, [r4], #952 @ 0x3b8 │ │ │ │ + mrrc2 7, 14, pc, r8, cr14 @ │ │ │ │ movwmi pc, #13253 @ 0x33c5 @ │ │ │ │ rsble r2, r2, r8, lsl #22 │ │ │ │ - blcs 0xec1d0 │ │ │ │ + blcs 0xec288 │ │ │ │ mrcge 4, 4, APSR_nzcv, cr6, cr15, {3} │ │ │ │ vnmla.f64 d4, d13, d8 │ │ │ │ vrecps.f32 q9, q7, q8 │ │ │ │ vbic.i32 q9, #4 @ 0x00000004 │ │ │ │ ldrbtmi r2, [fp], #-406 @ 0xfffffe6a │ │ │ │ @ instruction: 0x460e681b │ │ │ │ - bl 0x2cc44c │ │ │ │ + bl 0x2cc504 │ │ │ │ andls r0, r1, #805306368 @ 0x30000000 │ │ │ │ andls r1, r0, #16384000 @ 0xfa0000 │ │ │ │ eorcc pc, r4, #82837504 @ 0x4f00000 │ │ │ │ addseq pc, r2, #192, 4 │ │ │ │ strmi r6, [fp], #-3081 @ 0xfffff3f7 │ │ │ │ - bleq 0x4f4460 │ │ │ │ + bleq 0x4f4518 │ │ │ │ teqpvs r1, r2, lsl #10 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf79a461a │ │ │ │ - @ instruction: 0xf646fe4d │ │ │ │ + @ instruction: 0xf646fdf1 │ │ │ │ vsubw.s8 q11, q0, d20 │ │ │ │ ldcvs 3, cr2, [r0], #-600 @ 0xfffffda8 │ │ │ │ adceq pc, r8, #805306372 @ 0x30000004 │ │ │ │ @ instruction: 0xf7a26819 │ │ │ │ - strb pc, [r7, #2317] @ 0x90d @ │ │ │ │ + strb pc, [r7, #2225] @ 0x8b1 @ │ │ │ │ eorne pc, r3, r6, asr r8 @ │ │ │ │ eorcs pc, r7, r6, asr r8 @ │ │ │ │ - ldc2l 7, cr15, [r2], #-664 @ 0xfffffd68 │ │ │ │ + ldc2 7, cr15, [r6], {166} @ 0xa6 │ │ │ │ msrvs CPSR_s, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ vmla.f32 q11, , q8 │ │ │ │ ldmdavs r9, {r3, r5, r7, r9} │ │ │ │ - @ instruction: 0xf8fcf7a2 │ │ │ │ - blcc 0x3ef834 │ │ │ │ + @ instruction: 0xf8a0f7a2 │ │ │ │ + blcc 0x3ef8ec │ │ │ │ @ instruction: 0xf63f2b03 │ │ │ │ mvneq sl, #1424 @ 0x590 │ │ │ │ @ instruction: 0x03a9d45e │ │ │ │ - blmi 0xb2b2c4 │ │ │ │ + blmi 0xb2b37c │ │ │ │ svccs 0x0070ee1d │ │ │ │ cmnpcs r4, lr, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrscs pc, r6, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ eorcc pc, r4, pc, asr #12 │ │ │ │ addseq pc, r2, r0, asr #5 │ │ │ │ ldmpl r2, {r1, r2, r3, r9, sl, lr}^ │ │ │ │ movweq lr, #11016 @ 0x2b08 │ │ │ │ ldmne fp!, {r0, r8, r9, ip, pc} │ │ │ │ stcvs 3, cr9, [fp], {-0} │ │ │ │ tstpmi r8, r0, lsl #12 @ p-variant is OBSOLETE │ │ │ │ ldceq 8, cr15, [r8], {208} @ 0xd0 │ │ │ │ @ instruction: 0x461a4413 │ │ │ │ - mcr2 7, 0, pc, cr12, cr10, {4} @ │ │ │ │ - blmi 0x7b009c │ │ │ │ + ldc2 7, cr15, [r0, #616]! @ 0x268 │ │ │ │ + blmi 0x7b0154 │ │ │ │ svccs 0x0070ee1d │ │ │ │ cmnpcs r4, lr, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrscs pc, r6, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldmpl r3, {r1, r2, r3, r9, sl, lr}^ │ │ │ │ andeq lr, r3, #8, 22 @ 0x2000 │ │ │ │ ldmne sl!, {r0, r9, ip, pc}^ │ │ │ │ @ instruction: 0xf64f9200 │ │ │ │ vsubl.s8 , d0, d20 │ │ │ │ stcvs 2, cr0, [r9], {146} @ 0x92 │ │ │ │ @ instruction: 0xf8d2440b │ │ │ │ @ instruction: 0xf6020b94 │ │ │ │ @ instruction: 0x461a3194 │ │ │ │ - stc2l 7, cr15, [lr, #616]! @ 0x268 │ │ │ │ + ldc2 7, cr15, [r2, #616] @ 0x268 │ │ │ │ vaba.s8 d30, d30, d15 │ │ │ │ vbic.i32 q9, #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf8532396 │ │ │ │ @ instruction: 0xf79e1026 │ │ │ │ - ldrb pc, [r1, -r7, ror #27]! @ │ │ │ │ + ldrb pc, [r1, -fp, lsl #27]! @ │ │ │ │ rsbscs pc, r4, #-536870908 @ 0xe0000004 │ │ │ │ addscs pc, r6, #192, 4 │ │ │ │ eorne pc, r3, r2, asr r8 @ │ │ │ │ - ldc2l 7, cr15, [lr, #632] @ 0x278 │ │ │ │ + stc2 7, cr15, [r2, #632] @ 0x278 │ │ │ │ svclt 0x0000e758 │ │ │ │ - addeq r9, r6, r6, ror ip │ │ │ │ - addeq r9, r6, lr, ror sl │ │ │ │ - strdeq r9, [r6], ip │ │ │ │ - addeq r9, r6, r0, asr #19 │ │ │ │ + @ instruction: 0x00869bbe │ │ │ │ + addeq r9, r6, r6, asr #19 │ │ │ │ + addeq r9, r6, r4, asr #18 │ │ │ │ + addeq r9, r6, r8, lsl #18 │ │ │ │ @ instruction: 0x46412210 │ │ │ │ @ instruction: 0xf79f4640 │ │ │ │ - @ instruction: 0xe7a2f9bd │ │ │ │ + str pc, [r2, r1, ror #18]! │ │ │ │ @ instruction: 0x46392210 │ │ │ │ @ instruction: 0xf79f4638 │ │ │ │ - @ instruction: 0xe79af9b7 │ │ │ │ - asrsmi pc, r4, #4 @ │ │ │ │ + @ instruction: 0xe79af95b │ │ │ │ + bicpl pc, r0, r4, asr #4 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - andspl pc, r4, r4, asr #4 │ │ │ │ + eorvs pc, r4, r4, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf6414b02 │ │ │ │ @ instruction: 0xf1ce6271 │ │ │ │ - svclt 0x0000fd05 │ │ │ │ - eorseq r0, r5, r8, lsl #1 │ │ │ │ + svclt 0x0000fd29 │ │ │ │ + mlaseq r5, r8, r1, r0 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0098f8cc │ │ │ │ @ instruction: 0xb0934bb9 │ │ │ │ strmi r2, [ip], -r0, lsl #10 │ │ │ │ strmi r2, [r0], r0, lsr #4 │ │ │ │ - bl 0x407b14 │ │ │ │ + bl 0x407bcc │ │ │ │ ldmdavs fp, {r1} │ │ │ │ @ instruction: 0xf04f9311 │ │ │ │ @ instruction: 0xf1f20300 │ │ │ │ - @ instruction: 0x0ee3ea74 │ │ │ │ + @ instruction: 0x0ee3ea98 │ │ │ │ strtmi r4, [pc], -lr, lsr #12 │ │ │ │ andsle r2, lr, lr, lsl fp │ │ │ │ andsle r2, r2, pc, lsl fp │ │ │ │ suble r2, r5, sp, lsl fp │ │ │ │ - blmi 0xfebfe294 │ │ │ │ - blls 0x510300 │ │ │ │ + blmi 0xfebfe34c │ │ │ │ + blls 0x5103b8 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xf0430300 │ │ │ │ - andslt r8, r3, r8, lsr r6 │ │ │ │ + andslt r8, r3, r9, ror r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ vrsra.u64 q12, q8, #60 │ │ │ │ - bcs 0x18eac0 │ │ │ │ + bcs 0x18eb78 │ │ │ │ ldm pc, {r1, r3, r5, r6, r7, fp, ip, lr, pc}^ @ │ │ │ │ rscseq pc, r2, r2, lsl r0 @ │ │ │ │ addseq r0, r6, r2, asr #1 │ │ │ │ - strteq r0, [r3], #-98 @ 0xffffff9e │ │ │ │ + strteq r0, [r1], #-98 @ 0xffffff9e │ │ │ │ vmvn.i32 d29, #13500416 @ 0x00ce0000 │ │ │ │ vsubl.u8 , d20, d3 │ │ │ │ - bcs 0x48c8e0 │ │ │ │ + bcs 0x48c998 │ │ │ │ movwge sp, #6364 @ 0x18dc │ │ │ │ @ instruction: 0xf022f853 │ │ │ │ - andeq r6, fp, r5, asr #20 │ │ │ │ - andeq r6, fp, r3, lsl sl │ │ │ │ - ldrdeq r6, [fp], -sp │ │ │ │ - andeq r6, fp, sp, lsl #5 │ │ │ │ - andeq r6, fp, r7, lsl #19 │ │ │ │ - andeq r6, fp, sp, asr #18 │ │ │ │ - andeq r6, fp, r7, lsr #18 │ │ │ │ - strdeq r6, [fp], -r1 │ │ │ │ - andeq r6, fp, r9, lsl #17 │ │ │ │ - andeq r6, fp, fp, asr r8 │ │ │ │ - andeq r6, fp, r3, lsl r8 │ │ │ │ - ldrdeq r6, [fp], -r3 │ │ │ │ - andeq r6, fp, fp, ror sl │ │ │ │ - muleq fp, r7, r7 │ │ │ │ - andeq r6, fp, r1, asr #14 │ │ │ │ - ldrdeq r6, [fp], -r9 │ │ │ │ + andeq r6, fp, r7, lsl fp │ │ │ │ + andeq r6, fp, r1, ror #21 │ │ │ │ + andeq r6, fp, r5, lsr #21 │ │ │ │ + andeq r6, fp, r5, asr #6 │ │ │ │ + andeq r6, fp, fp, asr #20 │ │ │ │ + andeq r6, fp, sp, lsl #20 │ │ │ │ + andeq r6, fp, r3, ror #19 │ │ │ │ + andeq r6, fp, r9, lsr #19 │ │ │ │ + andeq r6, fp, r1, asr #18 │ │ │ │ + andeq r6, fp, r3, lsl r9 │ │ │ │ + andeq r6, fp, fp, asr #17 │ │ │ │ + andeq r6, fp, fp, lsr #23 │ │ │ │ + andeq r6, fp, r3, asr fp │ │ │ │ + andeq r6, fp, pc, asr #16 │ │ │ │ + strdeq r6, [fp], -r9 │ │ │ │ + muleq fp, r1, r8 │ │ │ │ movwvs pc, #9156 @ 0x23c4 @ │ │ │ │ ldmle r5!, {r1, r2, r8, r9, fp, sp} │ │ │ │ @ instruction: 0xf852a201 │ │ │ │ svclt 0x0000f023 │ │ │ │ - @ instruction: 0x000b64b9 │ │ │ │ - strdeq r6, [fp], -fp │ │ │ │ - andeq r6, fp, r9, asr #10 │ │ │ │ - andeq r6, fp, r5, ror r5 │ │ │ │ - andeq r6, fp, pc, ror #11 │ │ │ │ - andeq r6, fp, sp, lsl #5 │ │ │ │ - andeq r6, fp, r7, lsr #12 │ │ │ │ + andeq r6, fp, r1, ror r5 │ │ │ │ + @ instruction: 0x000b65b3 │ │ │ │ + andeq r6, fp, r1, lsl #12 │ │ │ │ + andeq r6, fp, sp, lsr #12 │ │ │ │ + andeq r6, fp, r7, lsr #13 │ │ │ │ + andeq r6, fp, r5, asr #6 │ │ │ │ + ldrdeq r6, [fp], -pc @ │ │ │ │ movmi pc, #4, 8 @ 0x4000000 │ │ │ │ svcmi 0x0080f5b3 │ │ │ │ - ldrhi pc, [r5, -r0] │ │ │ │ + strhi pc, [r6, -r0]! │ │ │ │ @ instruction: 0x81a5f200 │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ - @ instruction: 0x46218758 │ │ │ │ + strtmi r8, [r1], -r9, ror #14 │ │ │ │ @ instruction: 0xf7f0a808 │ │ │ │ - @ instruction: 0xf898fbcf │ │ │ │ - blls 0x2ba6d0 │ │ │ │ + @ instruction: 0xf898fb75 │ │ │ │ + blls 0x2ba788 │ │ │ │ stmdbcs r0, {r6, r9, sl, lr} │ │ │ │ svclt 0x000c462a │ │ │ │ tstcs r4, r8, lsl #2 │ │ │ │ @ instruction: 0xf7f04419 │ │ │ │ - andcs pc, r1, r3, ror pc @ │ │ │ │ + andcs pc, r1, r7, ror pc @ │ │ │ │ @ instruction: 0xf004e787 │ │ │ │ @ instruction: 0xf5b313f0 │ │ │ │ @ instruction: 0xf0000fe0 │ │ │ │ - vqrshl.s8 q4, , q8 │ │ │ │ - @ instruction: 0xf5b3868a │ │ │ │ + vmax.s8 d8, d0, d2 │ │ │ │ + @ instruction: 0xf5b3869b │ │ │ │ @ instruction: 0xf0021f40 │ │ │ │ - vshl.s8 q4, q15, │ │ │ │ - eorcs r8, r0, #2 │ │ │ │ + vqrshl.s8 d8, d2, d1 │ │ │ │ + eorcs r8, r0, #19 │ │ │ │ andseq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf0024293 │ │ │ │ - vcgt.s8 d8, d1, d10 │ │ │ │ - @ instruction: 0xf5b3832c │ │ │ │ + vcgt.s8 d8, d1, d30 │ │ │ │ + @ instruction: 0xf5b3833f │ │ │ │ @ instruction: 0xf0021f80 │ │ │ │ - vqshl.s8 d8, d1, d2 │ │ │ │ - blcs 0xd6e84 │ │ │ │ - ldrbthi pc, [ip], #-2 @ │ │ │ │ + vqshl.s8 d8, d21, d2 │ │ │ │ + blcs 0xd6fcc │ │ │ │ + strthi pc, [r0], #2 │ │ │ │ @ instruction: 0xf47f2b10 │ │ │ │ stmdbge r8, {r0, r2, r5, r6, r8, r9, sl, fp, sp, pc} │ │ │ │ vmlsl.u q10, d4, d0[0] │ │ │ │ vsubw.u8 q9, q2, d3 │ │ │ │ movwls r4, #33283 @ 0x8203 │ │ │ │ movweq pc, #61444 @ 0xf004 @ │ │ │ │ vabal.u8 , d4, d12 │ │ │ │ stmib sp, {r0, r1, sl, ip, sp}^ │ │ │ │ strls r2, [fp], #-777 @ 0xfffffcf7 │ │ │ │ - ldc2 7, cr15, [ip], #-968 @ 0xfffffc38 │ │ │ │ + mcrr2 7, 15, pc, r0, cr2 @ │ │ │ │ vaba.s8 q15, , │ │ │ │ vqdmlal.s q8, d16, d0[0] │ │ │ │ eormi r0, r3, r0, lsl #7 │ │ │ │ cmnpmi r0, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ orreq pc, r0, r0, asr #5 │ │ │ │ @ instruction: 0xf000428b │ │ │ │ - vcge.s8 q4, q0, │ │ │ │ - @ instruction: 0xf5b38683 │ │ │ │ + vcgt.s8 d8, d16, d11 │ │ │ │ + @ instruction: 0xf5b38694 │ │ │ │ @ instruction: 0xf0014f70 │ │ │ │ - vqadd.s8 q12, , │ │ │ │ + vhadd.s8 d24, d31, d14 │ │ │ │ addsmi r0, r3, #128, 4 │ │ │ │ svcge 0x003cf47f │ │ │ │ movwpl pc, #9156 @ 0x23c4 @ │ │ │ │ stceq 0, cr15, [pc], {4} │ │ │ │ - smlabtcs r3, r4, r3, pc @ │ │ │ │ andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + smlabtcs r3, r4, r3, pc @ │ │ │ │ strne pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf63f2b05 │ │ │ │ ldm pc, {r0, r1, r2, r3, r5, r8, r9, sl, fp, sp, pc}^ @ │ │ │ │ - @ instruction: 0x0624f013 │ │ │ │ - ldrbeq r0, [r4, #1552]! @ 0x610 │ │ │ │ - strbeq r0, [r4, #1496] @ 0x5d8 │ │ │ │ - vsli.64 d16, d16, #4 │ │ │ │ - blcs 0x10b050 │ │ │ │ + @ instruction: 0x0635f013 │ │ │ │ + streq r0, [r5], -r1, lsr #12 │ │ │ │ + ldrbeq r0, [r5, #1513] @ 0x5e9 │ │ │ │ + vmls.f q8, q10, d1[0] │ │ │ │ + blcs 0x10b108 │ │ │ │ cmpphi r0, r0 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf47f2b03 │ │ │ │ @ instruction: 0xf404af1f │ │ │ │ @ instruction: 0xf5b32370 │ │ │ │ @ instruction: 0xf0012f70 │ │ │ │ - @ instruction: 0xf41481da │ │ │ │ + @ instruction: 0xf41481ed │ │ │ │ @ instruction: 0xf0010200 │ │ │ │ - vst4. {d8,d10,d12,d14}, [r4 :256], r6 │ │ │ │ + vst1.8 {d8-d11}, [r4], r9 │ │ │ │ @ instruction: 0xf5b34370 │ │ │ │ addle r4, r6, r0, ror pc │ │ │ │ ldrdcc pc, [r8], r8 │ │ │ │ andeq pc, fp, #196, 6 @ 0x10000003 │ │ │ │ andls r4, sp, #64, 12 @ 0x4000000 │ │ │ │ @ instruction: 0xf003a908 │ │ │ │ andcs r0, r9, #1006632960 @ 0x3c000000 │ │ │ │ strls r2, [sl, #-1281] @ 0xfffffaff │ │ │ │ strmi pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ strls r9, [ip], #-1291 @ 0xfffffaf5 │ │ │ │ strcs r2, [r1], #-1280 @ 0xfffffb00 │ │ │ │ strmi lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ - @ instruction: 0xf95ef7f5 │ │ │ │ + @ instruction: 0xf962f7f5 │ │ │ │ @ instruction: 0xf3c4e76d │ │ │ │ - blcs 0x20b0b0 │ │ │ │ + blcs 0x20b168 │ │ │ │ mrcge 6, 7, APSR_nzcv, cr2, cr15, {1} │ │ │ │ @ instruction: 0xf013e8df │ │ │ │ - cmneq lr, #989855744 @ 0x3b000000 │ │ │ │ - bicseq r0, r9, #1140850689 @ 0x44000001 │ │ │ │ - streq r0, [r5], #-940 @ 0xfffffc54 │ │ │ │ + orreq r0, pc, #76, 8 @ 0x4c000000 │ │ │ │ + mvneq r0, #-2013265919 @ 0x88000001 │ │ │ │ + ldreq r0, [r6], #-957 @ 0xfffffc43 │ │ │ │ adceq pc, r0, #4, 8 @ 0x4000000 │ │ │ │ svceq 0x0080f5b2 │ │ │ │ - rsbshi pc, r3, r1 │ │ │ │ - ldrbhi pc, [r0, r0, lsl #4] @ │ │ │ │ + addhi pc, r5, r1 │ │ │ │ + strbhi pc, [r1, r0, lsl #4]! @ │ │ │ │ @ instruction: 0xf0012a00 │ │ │ │ - adclt r8, r3, #152 @ 0x98 │ │ │ │ + adclt r8, r3, #170 @ 0xaa │ │ │ │ setend be │ │ │ │ - @ instruction: 0xf5b383f8 │ │ │ │ + @ instruction: 0xf5b38412 │ │ │ │ @ instruction: 0xf47f4f40 │ │ │ │ - blmi 0x722040 │ │ │ │ - blls 0x510550 │ │ │ │ + blmi 0x7220f8 │ │ │ │ + blls 0x510608 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xf0430300 │ │ │ │ - @ instruction: 0x46408510 │ │ │ │ + @ instruction: 0x46408551 │ │ │ │ pop {r0, r1, r4, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f943f0 │ │ │ │ - @ instruction: 0xf404bebf │ │ │ │ + @ instruction: 0xf404bec3 │ │ │ │ @ instruction: 0xf5b303a0 │ │ │ │ @ instruction: 0xf0010f80 │ │ │ │ - vqadd.s8 d8, d16, d22 │ │ │ │ - blcs 0xd8300 │ │ │ │ - addshi pc, r5, r1 │ │ │ │ + vhadd.s8 q4, q8, q4 │ │ │ │ + blcs 0xd83fc │ │ │ │ + adchi pc, r7, r1 │ │ │ │ eoreq fp, r0, #805306378 @ 0x3000000a │ │ │ │ vsri.64 , , #60 │ │ │ │ movwls r5, #53824 @ 0xd240 │ │ │ │ strmi pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0x4123b11a │ │ │ │ @ instruction: 0xf10107d9 │ │ │ │ - stmdbge r8, {r3, r5, r6, r8, r9, pc} │ │ │ │ + stmdbge r8, {r7, r8, r9, pc} │ │ │ │ movwcs r4, #1600 @ 0x640 │ │ │ │ strls r9, [r8], #-524 @ 0xfffffdf4 │ │ │ │ movwls r2, #45569 @ 0xb201 │ │ │ │ andcc lr, r9, #3358720 @ 0x334000 │ │ │ │ - @ instruction: 0xf9dcf7fb │ │ │ │ + @ instruction: 0xf9e0f7fb │ │ │ │ svclt 0x0000e71b │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ movtpl pc, #9156 @ 0x23c4 @ │ │ │ │ @ instruction: 0xf63f2b06 │ │ │ │ andge sl, r1, #2512 @ 0x9d0 │ │ │ │ @ instruction: 0xf023f852 │ │ │ │ - andeq r6, fp, r1, lsr #28 │ │ │ │ - ldrdeq r6, [fp], -r7 │ │ │ │ - @ instruction: 0x000b6ebd │ │ │ │ - andeq r6, fp, sp, ror sp │ │ │ │ - andeq r6, fp, r3, lsl pc │ │ │ │ - andeq r6, fp, sp, lsl #5 │ │ │ │ - andeq r6, fp, fp, ror lr │ │ │ │ + strdeq r6, [fp], -fp │ │ │ │ + @ instruction: 0x000b6eb1 │ │ │ │ + muleq fp, r7, pc @ │ │ │ │ + andeq r6, fp, r7, asr lr │ │ │ │ + andeq r6, fp, sp, ror #31 │ │ │ │ + andeq r6, fp, r5, asr #6 │ │ │ │ + andeq r6, fp, r5, asr pc │ │ │ │ movwmi pc, #1103 @ 0x44f @ │ │ │ │ mvneq pc, #192, 4 │ │ │ │ @ instruction: 0xf5b34023 │ │ │ │ @ instruction: 0xf0010fc0 │ │ │ │ - vqadd.s8 d8, d16, d2 │ │ │ │ - blcs 0xd7f30 │ │ │ │ - adcshi pc, r9, r1 │ │ │ │ + vhadd.s8 d8, d16, d21 │ │ │ │ + blcs 0xd802c │ │ │ │ + sbchi pc, ip, r1 │ │ │ │ svceq 0x0080f5b3 │ │ │ │ mrcge 4, 3, APSR_nzcv, cr10, cr15, {3} │ │ │ │ cdppl 3, 0, cr15, cr0, cr4, {6} │ │ │ │ - andne pc, r1, #196, 6 @ 0x10000003 │ │ │ │ movweq pc, #61444 @ 0xf004 @ │ │ │ │ - movwls r0, #47781 @ 0xbaa5 │ │ │ │ - ldceq 2, cr15, [r5], #-280 @ 0xfffffee8 │ │ │ │ - stceq 2, cr15, [sl], {192} @ 0xc0 │ │ │ │ - andls r2, sp, #67108864 @ 0x4000000 │ │ │ │ + beq 0xfe9fee64 │ │ │ │ + vcgt.s8 d25, d6, d11 │ │ │ │ + vmvn.i32 d16, #1535 @ 0x000005ff │ │ │ │ + movwcs r0, #3082 @ 0xc0a │ │ │ │ + vsubl.u8 , d4, d0 │ │ │ │ + andls r2, r9, #805306368 @ 0x30000000 │ │ │ │ sbceq pc, r1, #1610612740 @ 0x60000004 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ - movwcs r9, #768 @ 0x300 │ │ │ │ ldrmi sl, [lr, #2312] @ 0x908 │ │ │ │ strbtmi fp, [r2], -r8, lsl #30 │ │ │ │ vmlsl.u q10, d4, d0[0] │ │ │ │ @ instruction: 0xf0051c81 │ │ │ │ - b 0x11f7a48 │ │ │ │ + b 0x11f7b00 │ │ │ │ srsia sp, #12 │ │ │ │ strls lr, [ip, #-32] @ 0xffffffe0 │ │ │ │ - strcs pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ - strmi pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ - strls r9, [sl], #-1289 @ 0xfffffaf7 │ │ │ │ - ldc2 7, cr15, [r6], {243} @ 0xf3 │ │ │ │ + strmi pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ + strne pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ + strls r9, [sp], #-1290 @ 0xfffffaf6 │ │ │ │ + ldc2 7, cr15, [sl], {243} @ 0xf3 │ │ │ │ vmlsl.u q15, d20, d1[1] │ │ │ │ vsubw.u8 , q2, d3 │ │ │ │ - vabal.u8 , d4, d3 │ │ │ │ - @ instruction: 0xf0042103 │ │ │ │ - vmull.u8 q8, d4, d15 │ │ │ │ - blcs 0x1c6e14 │ │ │ │ + vaddw.u8 q9, q2, d3 │ │ │ │ + vsubl.u8 q10, d4, d3 │ │ │ │ + @ instruction: 0xf0043503 │ │ │ │ + blcs 0x1b96fc │ │ │ │ strne pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ - ldrbhi pc, [fp], -r0 @ │ │ │ │ + strbthi pc, [ip], -r0 @ │ │ │ │ @ instruction: 0xf47f2b05 │ │ │ │ stmib sp, {r0, r2, r3, r4, r5, r9, sl, fp, sp, pc}^ │ │ │ │ strbmi r1, [r0], -r8, lsl #8 │ │ │ │ stmib sp, {r3, r8, fp, sp, pc}^ │ │ │ │ andls ip, ip, #41943040 @ 0x2800000 │ │ │ │ - @ instruction: 0xff60f7fa │ │ │ │ - beq 0x8efef8 │ │ │ │ + @ instruction: 0xff64f7fa │ │ │ │ + beq 0x8effb0 │ │ │ │ andsne pc, r0, #4 │ │ │ │ - strcc pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ + strbne pc, [r2, #-964] @ 0xfffffc3c @ │ │ │ │ mrseq pc, CPSR @ │ │ │ │ + strcc pc, [r3], -r4, asr #7 │ │ │ │ stcmi 3, cr15, [r3], {196} @ 0xc4 │ │ │ │ - strbne pc, [r2], -r4, asr #7 @ │ │ │ │ cdpeq 0, 0, cr15, cr15, cr4, {0} │ │ │ │ movtpl pc, #9156 @ 0x23c4 @ │ │ │ │ @ instruction: 0xf0002a10 │ │ │ │ - @ instruction: 0xf1b28647 │ │ │ │ + @ instruction: 0xf1b28658 │ │ │ │ @ instruction: 0xf47f1f10 │ │ │ │ @ instruction: 0xf8d8ae1d │ │ │ │ @ instruction: 0x079020d0 │ │ │ │ @ instruction: 0xf414d503 │ │ │ │ @ instruction: 0xf43f6f60 │ │ │ │ @ instruction: 0xf44fae15 │ │ │ │ vaddl.s8 , d0, d0 │ │ │ │ andsmi r4, r0, r0 │ │ │ │ svcvs 0x0080f1b0 │ │ │ │ - ldrbhi pc, [r9, -r1]! @ │ │ │ │ + ldrhi pc, [r9, r1] │ │ │ │ andeq pc, r8, #1073741864 @ 0x40000028 │ │ │ │ svclt 0x00942a05 │ │ │ │ andcs r2, r1, #0, 4 │ │ │ │ @ instruction: 0xf43f2a00 │ │ │ │ andcs sl, r0, #3, 28 @ 0x30 │ │ │ │ strbmi r2, [r0], -r1, lsl #8 │ │ │ │ - strls r9, [r2], -r4, lsl #10 │ │ │ │ + strls r9, [r2, #-1540] @ 0xfffff9fc │ │ │ │ @ instruction: 0xce00e9cd │ │ │ │ strls r9, [r3], #-517 @ 0xfffffdfb │ │ │ │ - @ instruction: 0xf9ccf7fa │ │ │ │ + @ instruction: 0xf9d0f7fa │ │ │ │ @ instruction: 0xf5b3e66d │ │ │ │ @ instruction: 0xf47f4fa0 │ │ │ │ @ instruction: 0x4621adf3 │ │ │ │ @ instruction: 0xf7f0a808 │ │ │ │ - @ instruction: 0xf8d8fa29 │ │ │ │ + @ instruction: 0xf8d8f9cf │ │ │ │ @ instruction: 0xf8d80054 │ │ │ │ vhadd.s8 d17, d14, d8 │ │ │ │ vbic.i32 q9, #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf8982396 │ │ │ │ - bne 0x2fea2c │ │ │ │ + bne 0x2feae4 │ │ │ │ movwmi r4, #42560 @ 0xa640 │ │ │ │ - blvs 0xfe71d6f0 │ │ │ │ - @ instruction: 0xf9b6f7ee │ │ │ │ + blvs 0xfe71d7a8 │ │ │ │ + @ instruction: 0xf95af7ee │ │ │ │ smullscc pc, r9, r8, r8 @ │ │ │ │ strtmi r4, [sl], -r0, asr #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ tstcs r4, r8, lsl #2 │ │ │ │ @ instruction: 0xf7f04421 │ │ │ │ - @ instruction: 0xe648fdbd │ │ │ │ + strb pc, [r8], -r1, asr #27 @ │ │ │ │ rsbscs pc, r0, #4, 8 @ 0x4000000 │ │ │ │ svccs 0x0070f5b2 │ │ │ │ - rsbhi pc, r9, r1 │ │ │ │ + rsbshi pc, ip, r1 │ │ │ │ @ instruction: 0xf1410221 │ │ │ │ - vst4. {d8-d11}, [r4 :64], ip │ │ │ │ + vst4. {d8-d11}, [r4 :128] │ │ │ │ @ instruction: 0xf5b34370 │ │ │ │ tstle r4, r0, ror pc │ │ │ │ ldrsbcc pc, [r0], #136 @ 0x88 @ │ │ │ │ @ instruction: 0xf53f069a │ │ │ │ @ instruction: 0xf8d8ae36 │ │ │ │ vaddl.u8 , d20, d8 │ │ │ │ strbmi r0, [r0], -fp, lsl #4 │ │ │ │ @@ -170229,5374 +170275,5380 @@ │ │ │ │ strcs r2, [r1, #-520] @ 0xfffffdf8 │ │ │ │ vabal.u8 , d4, d10 │ │ │ │ vabal.u8 q10, d4, d3 │ │ │ │ strls r3, [fp, #-1027] @ 0xfffffbfd │ │ │ │ strcs r9, [r0, #-1036] @ 0xfffffbf4 │ │ │ │ stmib sp, {r0, sl, sp}^ │ │ │ │ @ instruction: 0xf7f54508 │ │ │ │ - ldr pc, [ip], -sp, lsl #16 │ │ │ │ + @ instruction: 0xe61cf811 │ │ │ │ vsubw.s8 q9, q0, d16 │ │ │ │ andsmi r4, ip, #16, 6 @ 0x40000000 │ │ │ │ stcge 4, cr15, [r0, #508]! @ 0x1fc │ │ │ │ biceq pc, r0, #1879048196 @ 0x70000004 │ │ │ │ msreq CPSR_, #192, 4 │ │ │ │ vaddl.u8 q10, d4, d19 │ │ │ │ - vabdl.u8 q9, d4, d3 │ │ │ │ - @ instruction: 0xf0044603 │ │ │ │ + vabdl.u8 q10, d4, d3 │ │ │ │ + @ instruction: 0xf0042603 │ │ │ │ @ instruction: 0xf5b3051f │ │ │ │ @ instruction: 0xf0011f00 │ │ │ │ - beq 0xfe998398 │ │ │ │ + beq 0xfe9984d0 │ │ │ │ addne pc, r1, #196, 6 @ 0x10000003 │ │ │ │ tstpeq ip, #3 @ p-variant is OBSOLETE │ │ │ │ tstmi r3, #8, 18 @ 0x20000 │ │ │ │ vmax.s8 q10, , q0 │ │ │ │ vrshr.s64 q8, , #64 │ │ │ │ vsubl.u8 q8, d4, d10 │ │ │ │ - strls r5, [r8, -r0, asr #8] │ │ │ │ - strls r9, [sl, #-1545] @ 0xfffff9f7 │ │ │ │ + strls r5, [r8], -r0, asr #8 │ │ │ │ + strls r9, [sl, #-1801] @ 0xfffff8f7 │ │ │ │ strcc lr, [fp], #-2509 @ 0xfffff633 │ │ │ │ - mrc2 7, 5, pc, cr2, cr1, {7} │ │ │ │ + mrc2 7, 5, pc, cr6, cr1, {7} │ │ │ │ @ instruction: 0x2320e57b │ │ │ │ teqpmi r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ andeq lr, r3, #20, 20 @ 0x14000 │ │ │ │ - andhi pc, sl, #1 │ │ │ │ + eorhi pc, r2, #1 │ │ │ │ svcne 0x0000f5b2 │ │ │ │ ldclge 4, cr15, [r0, #-508]! @ 0xfffffe04 │ │ │ │ vmlsl.u8 q8, d20, d19 │ │ │ │ stmdbge r8, {r0, r1, r9, sp} │ │ │ │ strbmi r9, [r0], -r8, lsl #4 │ │ │ │ addne pc, r1, #196, 6 @ 0x10000003 │ │ │ │ tstpeq ip, #3 @ p-variant is OBSOLETE │ │ │ │ tstmi r3, #12, 10 @ 0x3000000 │ │ │ │ strmi pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ - ldreq pc, [pc], #-4 @ 0xb67d0 │ │ │ │ + ldreq pc, [pc], #-4 @ 0xb6888 │ │ │ │ stmib sp, {r0, r3, r8, sl, ip, pc}^ │ │ │ │ @ instruction: 0xf7f9340a │ │ │ │ - ldrb pc, [sl, #-4037] @ 0xfffff03b @ │ │ │ │ + ldrb pc, [sl, #-4041] @ 0xfffff037 @ │ │ │ │ vsubw.s8 q9, q0, d16 │ │ │ │ andsmi r4, ip, #48, 6 @ 0xc0000000 │ │ │ │ ldclge 4, cr15, [r4, #-508] @ 0xfffffe04 │ │ │ │ movwcs pc, #13252 @ 0x33c4 @ │ │ │ │ vsubw.u8 , q2, d8 │ │ │ │ movwls r4, #37635 @ 0x9303 │ │ │ │ strls r0, [ip, #-2723] @ 0xfffff55d │ │ │ │ vsubl.u8 q9, d4, d1 │ │ │ │ stmdbge r8, {r0, r7, r8, sl, ip} │ │ │ │ @ instruction: 0xf0034640 │ │ │ │ @ instruction: 0xf004031c │ │ │ │ @ instruction: 0x432b041f │ │ │ │ strcc lr, [sl], #-2509 @ 0xfffff633 │ │ │ │ - @ instruction: 0xff3ef7f9 │ │ │ │ + @ instruction: 0xff42f7f9 │ │ │ │ vst3.8 {d14,d16,d18}, [r4 :256]! │ │ │ │ @ instruction: 0xf5b31340 │ │ │ │ @ instruction: 0xf47f1f00 │ │ │ │ stmdbeq r3!, {r0, r1, r2, r4, r5, r8, sl, fp, sp, pc} │ │ │ │ vst1.64 {d11-d14}, [r3 :128], r2 │ │ │ │ @ instruction: 0xf3c463e0 │ │ │ │ tstmi r3, #-1073741824 @ 0xc0000000 │ │ │ │ @ instruction: 0xf4020be2 │ │ │ │ subsmi r6, sl, r0, lsl #4 │ │ │ │ cmnpcs r0, #4, 8 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ svccs 0x0070f5b3 │ │ │ │ - strbhi pc, [r2, #2] @ │ │ │ │ + strbhi pc, [sl, #2]! @ │ │ │ │ strbmi r9, [r0], -sl, lsl #2 │ │ │ │ movwcs sl, #2312 @ 0x908 │ │ │ │ strmi pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ strls r9, [r9], #-523 @ 0xfffffdf5 │ │ │ │ movwls r9, #49928 @ 0xc308 │ │ │ │ - mrc2 7, 3, pc, cr10, cr11, {7} │ │ │ │ + mrc2 7, 3, pc, cr14, cr11, {7} │ │ │ │ strtmi lr, [r1], -pc, lsl #11 │ │ │ │ @ instruction: 0xf7f0a808 │ │ │ │ - pldw [r4], #-2279 @ 0xfffff719 │ │ │ │ + pldw [r4], #-2189 @ 0xfffff773 │ │ │ │ @ instruction: 0xf47f1f40 │ │ │ │ @ instruction: 0xf8d8ad11 │ │ │ │ @ instruction: 0x065830d0 │ │ │ │ stcge 5, cr15, [ip, #-508] @ 0xfffffe04 │ │ │ │ ldrdmi lr, [r8], -sp │ │ │ │ - @ instruction: 0xff46f799 │ │ │ │ + mcr2 7, 7, pc, cr10, cr9, {4} @ │ │ │ │ strbmi r4, [r0], -r2, lsl #12 │ │ │ │ @ instruction: 0xf7f14621 │ │ │ │ - ldrb pc, [r8, #-2865]! @ 0xfffff4cf @ │ │ │ │ + ldrb pc, [r8, #-2869]! @ 0xfffff4cb @ │ │ │ │ movtne pc, #1044 @ 0x414 @ │ │ │ │ ldclge 4, cr15, [lr], #508 @ 0x1fc │ │ │ │ rsclt r0, r0, #557056 @ 0x88000 │ │ │ │ rscvs pc, r0, #33554432 @ 0x2000000 │ │ │ │ smlabtcs r3, r4, r3, pc @ │ │ │ │ - bleq 0xff8c74ac │ │ │ │ + bleq 0xff8c7564 │ │ │ │ andvs pc, r0, r0, lsl #8 │ │ │ │ vst4.16 {d4-d7}, [r4], r2 │ │ │ │ @ instruction: 0xf5b02070 │ │ │ │ @ instruction: 0xf0012f70 │ │ │ │ - stmib sp, {r1, r3, r4, r5, r9, sl, pc}^ │ │ │ │ + stmib sp, {r1, r3, r4, r6, r9, sl, pc}^ │ │ │ │ vst2.8 {d18-d21}, [pc], fp │ │ │ │ vmvn.i32 q11, #0 @ 0x00000000 │ │ │ │ tstls sl, pc, lsl #4 │ │ │ │ streq lr, [r2, #-2564] @ 0xfffff5fc │ │ │ │ strmi pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ vst3.8 {d25-d27}, [pc], r9 │ │ │ │ vmov.i32 q11, #0 @ 0x00000000 │ │ │ │ stmdbge r8, {r0, r2, r3, sl} │ │ │ │ svclt 0x001442a5 │ │ │ │ strcs r2, [r2], #-1025 @ 0xfffffbff │ │ │ │ @ instruction: 0xf6444640 │ │ │ │ vmvn.i32 d22, #3328 @ 0x00000d00 │ │ │ │ strls r0, [r0], #-517 @ 0xfffffdfb │ │ │ │ @ instruction: 0xf7f39308 │ │ │ │ - strb pc, [r4, #-3251] @ 0xfffff34d @ │ │ │ │ + strb pc, [r4, #-3255] @ 0xfffff349 @ │ │ │ │ stmdage r8, {r0, r5, r9, sl, lr} │ │ │ │ - @ instruction: 0xf9d0f7f0 │ │ │ │ + strls r9, [ip, #-1289] @ 0xfffffaf7 │ │ │ │ + @ instruction: 0xf978f7f0 │ │ │ │ movwne pc, #1044 @ 0x414 @ │ │ │ │ - stclge 4, cr15, [r6], {127} @ 0x7f │ │ │ │ + stclge 4, cr15, [r4], {127} @ 0x7f │ │ │ │ @ instruction: 0xf6459d08 │ │ │ │ @ instruction: 0xf2c074b9 │ │ │ │ vshl.s8 d16, d10, d6 │ │ │ │ vsubl.s8 q8, d0, d29 │ │ │ │ stmdbge r8, {r1, r3, r9} │ │ │ │ svclt 0x00082d00 │ │ │ │ strbmi r4, [r0], -r2, lsr #12 │ │ │ │ strls r2, [r0], #-1025 @ 0xfffffbff │ │ │ │ - ldc2 7, cr15, [r8], {243} @ 0xf3 │ │ │ │ - adceq lr, r5, #171966464 @ 0xa400000 │ │ │ │ - ldcge 5, cr15, [r0], #508 @ 0x1fc │ │ │ │ + ldc2 7, cr15, [sl], {243} @ 0xf3 │ │ │ │ + adceq lr, r6, #163577856 @ 0x9c00000 │ │ │ │ + stcge 5, cr15, [lr], #508 @ 0x1fc │ │ │ │ cmnpvs r0, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ tstpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ stmdage r8, {r0, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf00143a3 │ │ │ │ - @ instruction: 0xf7f0865f │ │ │ │ - stmdbge r8, {r0, r1, r3, r5, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ + strls r8, [r9, #-1662] @ 0xfffff982 │ │ │ │ + @ instruction: 0xf7f0950c │ │ │ │ + stmdbge r8, {r0, r4, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fb4640 │ │ │ │ - ldr pc, [r6, #-3585] @ 0xfffff1ff │ │ │ │ + ldr pc, [r2, #-3585] @ 0xfffff1ff │ │ │ │ stmdage r8, {r0, r5, r9, sl, lr} │ │ │ │ - @ instruction: 0xf9a2f7f0 │ │ │ │ + strls r9, [ip, #-1289] @ 0xfffffaf7 │ │ │ │ + @ instruction: 0xf946f7f0 │ │ │ │ ldrdgt pc, [r0], -sp @ │ │ │ │ movwne pc, #1044 @ 0x414 @ │ │ │ │ - tstphi r7, r1, asr #32 @ p-variant is OBSOLETE │ │ │ │ + msrhi CPSR_fc, r1, asr #32 │ │ │ │ ldreq pc, [r5, #-582]! @ 0xfffffdba │ │ │ │ streq pc, [sl, #-704] @ 0xfffffd40 │ │ │ │ sbceq pc, r1, #1610612740 @ 0x60000004 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ stmdbge r8, {r0, sl, sp} │ │ │ │ @ instruction: 0xf1bc4640 │ │ │ │ svclt 0x00080f00 │ │ │ │ strls r4, [r0], #-1578 @ 0xfffff9d6 │ │ │ │ - stc2l 7, cr15, [r8], #-972 @ 0xfffffc34 │ │ │ │ - adceq lr, r6, #-117440512 @ 0xf9000000 │ │ │ │ - stcge 5, cr15, [r0], {63} @ 0x3f │ │ │ │ + stc2l 7, cr15, [r6], #-972 @ 0xfffffc34 │ │ │ │ + adceq lr, r7, #-218103808 @ 0xf3000000 │ │ │ │ + ldclge 5, cr15, [sl], #-252 @ 0xffffff04 │ │ │ │ cmnpvs r0, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ tstpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ stmdage r8, {r0, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf00143a3 │ │ │ │ - @ instruction: 0xf7f0860b │ │ │ │ - blls 0x374f94 │ │ │ │ - blcs 0x41cdcc │ │ │ │ + strls r8, [r9, #-1573] @ 0xfffff9db │ │ │ │ + @ instruction: 0xf7f0950c │ │ │ │ + blls 0x374ee4 │ │ │ │ + blcs 0x41ce94 │ │ │ │ movwcs fp, #7960 @ 0x1f18 │ │ │ │ - blls 0x32adc4 │ │ │ │ + blls 0x32ae8c │ │ │ │ svclt 0x000c2b0d │ │ │ │ movwcs r2, #4866 @ 0x1302 │ │ │ │ vcgt.s8 d25, d6, d0 │ │ │ │ vsubl.s8 , d16, d13 │ │ │ │ @ instruction: 0xf644020a │ │ │ │ vbic.i32 d22, #3328 @ 0x00000d00 │ │ │ │ strbmi r0, [r0], -r5, lsl #6 │ │ │ │ svclt 0x00082900 │ │ │ │ stmdbge r8, {r1, r3, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f32300 │ │ │ │ - strb pc, [lr], #3133 @ 0xc3d @ │ │ │ │ - strne pc, [r0, #-1044] @ 0xfffffbec │ │ │ │ - mrrcge 4, 7, pc, r4, cr15 @ │ │ │ │ - cmnpvs r0, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ - tstpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - stmdage r8, {r0, r5, r9, sl, lr} │ │ │ │ + strb pc, [r6], #3129 @ 0xc39 @ │ │ │ │ + movwne pc, #1044 @ 0x414 @ │ │ │ │ + @ instruction: 0xf47f461e │ │ │ │ + @ instruction: 0xf44fac4b │ │ │ │ + vbic.i32 q11, #0 @ 0x00000000 │ │ │ │ + @ instruction: 0x46210310 │ │ │ │ @ instruction: 0xf00143a3 │ │ │ │ - @ instruction: 0xf7f08627 │ │ │ │ - strcs pc, [r1], #-2383 @ 0xfffff6b1 │ │ │ │ - stmdbge r8, {r3, r8, r9, fp, ip, pc} │ │ │ │ - vmax.s8 q10, , q0 │ │ │ │ - vrshr.s64 d17, d21, #64 │ │ │ │ - strls r0, [r0], #-517 @ 0xfffffdfb │ │ │ │ - stc2 7, cr15, [r2], #-972 @ 0xfffffc34 │ │ │ │ - vst3.32 {d14-d16}, [r4 :256], r3 │ │ │ │ - @ instruction: 0x46212370 │ │ │ │ - adceq sl, r7, #8, 16 @ 0x80000 │ │ │ │ - adchi pc, r4, r1, lsl #2 │ │ │ │ - svccs 0x0070f5b3 │ │ │ │ - andshi pc, r9, #1 │ │ │ │ - @ instruction: 0xf936f7f0 │ │ │ │ - blls 0x2bfa38 │ │ │ │ + stmdage r8, {r0, r6, r9, sl, pc} │ │ │ │ + strls r2, [r9, #-1025] @ 0xfffffbff │ │ │ │ + @ instruction: 0xf7f0950c │ │ │ │ + blls 0x2f4e84 │ │ │ │ strbmi sl, [r0], -r8, lsl #18 │ │ │ │ - sbceq pc, r1, #1342177284 @ 0x50000004 │ │ │ │ + adcsne pc, r5, #1342177284 @ 0x50000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ @ instruction: 0xf7f39400 │ │ │ │ - ldr pc, [sl], #3081 @ 0xc09 │ │ │ │ - strne pc, [r0, #-1044] @ 0xfffffbec │ │ │ │ - strbhi pc, [sp], #66 @ 0x42 @ │ │ │ │ + strt pc, [r8], #3099 @ 0xc1b │ │ │ │ + cmnpcs r0, #4, 8 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ + adceq r4, r2, #34603008 @ 0x2100000 │ │ │ │ + adchi pc, pc, r1, lsl #2 │ │ │ │ + svccs 0x0070f5b3 │ │ │ │ + eorhi pc, r9, #1 │ │ │ │ + strcs sl, [r1], #-2056 @ 0xfffff7f8 │ │ │ │ + strls r9, [ip, #-1289] @ 0xfffffaf7 │ │ │ │ + @ instruction: 0xf8d2f7f0 │ │ │ │ + stmdbge r8, {r3, r8, r9, fp, ip, pc} │ │ │ │ + vmax.s8 q10, , q0 │ │ │ │ + vmlal.s q8, d16, d1[0] │ │ │ │ + strls r0, [r0], #-517 @ 0xfffffdfb │ │ │ │ + stc2 7, cr15, [r0], {243} @ 0xf3 │ │ │ │ + @ instruction: 0xf414e48d │ │ │ │ + ldrmi r1, [lr], -r0, lsl #6 │ │ │ │ + strbthi pc, [r7], #66 @ 0x42 @ │ │ │ │ cmnpvs r0, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ tstpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - stmdage r8, {r0, r5, r9, sl, lr} │ │ │ │ - @ instruction: 0xf00143a3 │ │ │ │ - @ instruction: 0xf7f080d7 │ │ │ │ - strcs pc, [r1], #-2331 @ 0xfffff6e5 │ │ │ │ + @ instruction: 0x43a34621 │ │ │ │ + rschi pc, r2, r1 │ │ │ │ + strcs sl, [r1], #-2056 @ 0xfffff7f8 │ │ │ │ + strls r9, [ip, #-1289] @ 0xfffffaf7 │ │ │ │ + @ instruction: 0xf8b4f7f0 │ │ │ │ stmdbge r8, {r3, r8, r9, fp, ip, pc} │ │ │ │ vmax.s8 q10, , q0 │ │ │ │ vmvn.i32 q8, #1280 @ 0x00000500 │ │ │ │ strls r0, [r0], #-517 @ 0xfffffdfb │ │ │ │ - blx 0xffc74a4a │ │ │ │ - @ instruction: 0x2320e47f │ │ │ │ + blx 0xff974b22 │ │ │ │ + @ instruction: 0x2320e46f │ │ │ │ tstpmi r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf47f421c │ │ │ │ - @ instruction: 0xf247ac03 │ │ │ │ + vpadd.i8 q13, , │ │ │ │ vqdmlal.s q8, d16, d0[0] │ │ │ │ eormi r0, r3, r0, lsr #6 │ │ │ │ - strcs pc, [r3], -r4, asr #7 │ │ │ │ - strmi pc, [r3, -r4, asr #7] │ │ │ │ - ldreq pc, [pc, #-4] @ 0xb6a9c │ │ │ │ + strmi pc, [r3], -r4, asr #7 │ │ │ │ + strcs pc, [r3, -r4, asr #7] │ │ │ │ + ldreq pc, [pc, #-4] @ 0xb6b74 │ │ │ │ svcne 0x0000f5b3 │ │ │ │ - strbhi pc, [r6, #-1] @ │ │ │ │ + ldrbhi pc, [r6, #-1] @ │ │ │ │ vmlsl.u8 q8, d20, d19 │ │ │ │ @ instruction: 0xf0031281 │ │ │ │ stmdbge r8, {r2, r3, r4, r8, r9} │ │ │ │ @ instruction: 0x46404313 │ │ │ │ andseq pc, sp, #1342177284 @ 0x50000004 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ strbpl pc, [r0], #-964 @ 0xfffffc3c @ │ │ │ │ - strls r9, [r9, -r8, lsl #12] │ │ │ │ + strls r9, [r9], -r8, lsl #14 │ │ │ │ stmib sp, {r1, r3, r8, sl, ip, pc}^ │ │ │ │ @ instruction: 0xf7f1340b │ │ │ │ - @ instruction: 0xf7fffd15 │ │ │ │ - @ instruction: 0x4621bbde │ │ │ │ + @ instruction: 0xf7fffd09 │ │ │ │ + strtmi fp, [r1], -lr, asr #23 │ │ │ │ stmib sp, {r3, fp, sp, pc}^ │ │ │ │ strls r5, [ip, #-1290] @ 0xfffffaf6 │ │ │ │ - @ instruction: 0xffa8f7ef │ │ │ │ + @ instruction: 0xff3ef7ef │ │ │ │ svcne 0x0040f414 │ │ │ │ - blge 0xff573ce8 │ │ │ │ + blge 0xff173dc0 │ │ │ │ strbmi sl, [r0], -r8, lsl #18 │ │ │ │ - ldc2 7, cr15, [sl], #964 @ 0x3c4 │ │ │ │ - bllt 0xff434af4 │ │ │ │ + stc2 7, cr15, [lr], #964 @ 0x3c4 │ │ │ │ + bllt 0xff034bcc │ │ │ │ vmvn.i32 d18, #0 @ 0x00000000 │ │ │ │ eormi r0, r2, r0, ror r2 │ │ │ │ stceq 0, cr15, [pc], {4} │ │ │ │ - smlabtcs r3, r4, r3, pc @ │ │ │ │ + cdpmi 3, 0, cr15, cr3, cr4, {6} │ │ │ │ svceq 0x0080f5b2 │ │ │ │ - strmi pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ - mvnhi pc, r3 │ │ │ │ - ldrbhi pc, [fp, r0, lsl #4] @ │ │ │ │ + strcs pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ + andshi pc, r0, #3 │ │ │ │ + ldrbhi pc, [pc, r0, lsl #4] @ │ │ │ │ svcne 0x0010f1b2 │ │ │ │ - rschi pc, r8, r3 │ │ │ │ - strbhi pc, [fp], #513 @ 0x201 @ │ │ │ │ + tstphi r1, r3 @ p-variant is OBSOLETE │ │ │ │ + ldrbhi pc, [sl], #513 @ 0x201 @ │ │ │ │ @ instruction: 0xf0032a20 │ │ │ │ - vand q4, q9, q11 │ │ │ │ - bcs 0xd8820 │ │ │ │ - rscshi pc, ip, r3 │ │ │ │ - strbmi r9, [r0], -r8, lsl #2 │ │ │ │ - vmla.i8 d26, d5, d8 │ │ │ │ - vrshr.s64 d21, d29, #64 │ │ │ │ - strls r0, [r9], #-522 @ 0xfffffdf6 │ │ │ │ - strgt lr, [sl, #-2509] @ 0xfffff633 │ │ │ │ - @ instruction: 0xf7f1950c │ │ │ │ - @ instruction: 0xf7fffde5 │ │ │ │ - @ instruction: 0xf414bba0 │ │ │ │ - @ instruction: 0xf0420200 │ │ │ │ - vst1.8 {d8-d11}, [r4 :128], fp │ │ │ │ - @ instruction: 0xf5b36310 │ │ │ │ - @ instruction: 0xf0026f00 │ │ │ │ - @ instruction: 0xf5b3820a │ │ │ │ - @ instruction: 0xf0026f10 │ │ │ │ - blcs 0xd7320 │ │ │ │ - blge 0xfe473d70 │ │ │ │ - andeq pc, pc, #4 │ │ │ │ - @ instruction: 0xf414930f │ │ │ │ - @ instruction: 0xf3c46fd8 │ │ │ │ - andls r1, sp, #67108864 @ 0x4000000 │ │ │ │ - @ instruction: 0xf47f930e │ │ │ │ - stmdbge r8, {r0, r1, r7, r8, r9, fp, sp, pc} │ │ │ │ - andcs r4, r1, #64, 12 @ 0x4000000 │ │ │ │ - stmib sp, {r8, r9, sp}^ │ │ │ │ - vsubw.u8 q9, q2, d8 │ │ │ │ - vsubw.u8 q10, q2, d3 │ │ │ │ - stmib sp, {r0, r1, sl, ip, sp}^ │ │ │ │ - strls r2, [ip], #-778 @ 0xfffffcf6 │ │ │ │ - @ instruction: 0xf806f7f5 │ │ │ │ - bllt 0x1db4ba8 │ │ │ │ - cmnpcs r0, #4, 8 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ - svccs 0x0070f5b3 │ │ │ │ - sbcshi pc, r5, r1 │ │ │ │ - streq pc, [r0, #-1044] @ 0xfffffbec │ │ │ │ - subhi pc, pc, r1 │ │ │ │ - cmnpmi r0, #4, 8 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ - svcmi 0x0070f5b3 │ │ │ │ - @ instruction: 0xf8d8d104 │ │ │ │ - ldreq r3, [sp], #-208 @ 0xffffff30 │ │ │ │ - blge 0xff6340d0 │ │ │ │ - ldrdcc pc, [r8], r8 │ │ │ │ - andeq pc, fp, #196, 6 @ 0x10000003 │ │ │ │ - andls r4, sp, #64, 12 @ 0x4000000 │ │ │ │ - @ instruction: 0xf003a908 │ │ │ │ - andcs r0, r0, #1006632960 @ 0x3c000000 │ │ │ │ - strls r2, [sl, #-1281] @ 0xfffffaff │ │ │ │ - strmi pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ - strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ - strls r9, [ip], #-1291 @ 0xfffffaf5 │ │ │ │ - strcs r2, [r1], #-1280 @ 0xfffffb00 │ │ │ │ - strmi lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ - stc2 7, cr15, [ip, #976]! @ 0x3d0 │ │ │ │ - bllt 0xfefb4c04 │ │ │ │ + vhsub.s8 d8, d2, d23 │ │ │ │ + bcs 0xd8964 │ │ │ │ + msrhi CPSR_sxc, r3 │ │ │ │ + strbmi sl, [r0], -r8, lsl #18 │ │ │ │ + adcspl pc, sp, #1342177284 @ 0x50000004 │ │ │ │ + andeq pc, sl, #192, 4 │ │ │ │ + @ instruction: 0xf8cd9408 │ │ │ │ + stmib sp, {r2, r5, sp, lr, pc}^ │ │ │ │ + strls ip, [ip, #-1290] @ 0xfffffaf6 │ │ │ │ + ldc2l 7, cr15, [r8, #964] @ 0x3c4 │ │ │ │ + bllt 0xfe4b4c28 │ │ │ │ andeq pc, r0, #20, 8 @ 0x14000000 │ │ │ │ - sbchi pc, r6, #66 @ 0x42 │ │ │ │ + eorshi pc, lr, #66 @ 0x42 │ │ │ │ tstpvs r0, #4, 8 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ svcvs 0x0000f5b3 │ │ │ │ - addhi pc, fp, #2 │ │ │ │ + andshi pc, sp, #2 │ │ │ │ svcvs 0x0010f5b3 │ │ │ │ - rsbhi pc, ip, #2 │ │ │ │ + mvnshi pc, r2 │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ - @ instruction: 0xf004ab33 │ │ │ │ - movwls r0, #61967 @ 0xf20f │ │ │ │ - svcvs 0x00d8f414 │ │ │ │ - movwne pc, #5060 @ 0x13c4 @ │ │ │ │ - movwls r9, #57869 @ 0xe20d │ │ │ │ - blge 0xaf3e3c │ │ │ │ + vbic.i16 q13, #52480 @ 0xcd00 │ │ │ │ + @ instruction: 0xf4141201 │ │ │ │ + stmib sp, {r3, r4, r6, r7, r8, r9, sl, fp, sp, lr}^ │ │ │ │ + @ instruction: 0xf004230e │ │ │ │ + movwls r0, #54031 @ 0xd30f │ │ │ │ + blge 0x1d73e60 │ │ │ │ strbmi sl, [r0], -r8, lsl #18 │ │ │ │ movwcs r2, #513 @ 0x201 │ │ │ │ movwcs lr, #35277 @ 0x89cd │ │ │ │ movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ movwcs lr, #43469 @ 0xa9cd │ │ │ │ @ instruction: 0xf7f4940c │ │ │ │ - @ instruction: 0xf7ffffa5 │ │ │ │ - @ instruction: 0xf404bb18 │ │ │ │ + @ instruction: 0xf7fffff9 │ │ │ │ + @ instruction: 0xf404bb62 │ │ │ │ @ instruction: 0xf5b32370 │ │ │ │ @ instruction: 0xf0012f70 │ │ │ │ - eoreq r8, r3, #212 @ 0xd4 │ │ │ │ - addshi pc, fp, r1, asr #2 │ │ │ │ - cmnpmi r0, #4, 8 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ - svcmi 0x0070f5b3 │ │ │ │ - @ instruction: 0xf8d8d104 │ │ │ │ - ldrbeq r3, [pc], #208 @ 0xb6c84 │ │ │ │ - blge 0x1fb4184 │ │ │ │ - ldrdcc pc, [r8], r8 │ │ │ │ - andeq pc, fp, #196, 6 @ 0x10000003 │ │ │ │ - andls r4, sp, #64, 12 @ 0x4000000 │ │ │ │ - andcs sl, r1, #8, 18 @ 0x20000 │ │ │ │ + @ instruction: 0xf41480de │ │ │ │ + @ instruction: 0xf0010500 │ │ │ │ + vst4.16 {d8-d11}, [r4 :64], r8 │ │ │ │ + @ instruction: 0xf5b34370 │ │ │ │ + tstle r4, r0, ror pc │ │ │ │ + ldrsbcc pc, [r0], #136 @ 0x88 @ │ │ │ │ + @ instruction: 0xf53f041d │ │ │ │ + @ instruction: 0xf8d8abc4 │ │ │ │ + vaddl.u8 , d20, d8 │ │ │ │ + strbmi r0, [r0], -fp, lsl #4 │ │ │ │ + stmdbge r8, {r0, r2, r3, r9, ip, pc} │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ - strmi pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ - vsubl.u8 , d4, d10 │ │ │ │ + strcs r2, [r1, #-512] @ 0xfffffe00 │ │ │ │ + vabal.u8 , d4, d10 │ │ │ │ + vabal.u8 q10, d4, d3 │ │ │ │ strls r3, [fp, #-1027] @ 0xfffffbfd │ │ │ │ - strls r2, [ip], #-1280 @ 0xfffffb00 │ │ │ │ + strcs r9, [r0, #-1036] @ 0xfffffbf4 │ │ │ │ stmib sp, {r0, sl, sp}^ │ │ │ │ @ instruction: 0xf7f44508 │ │ │ │ - @ instruction: 0xf7fffd53 │ │ │ │ - @ instruction: 0xf404bb62 │ │ │ │ - @ instruction: 0xf5b32370 │ │ │ │ - @ instruction: 0xf0022f70 │ │ │ │ - @ instruction: 0xf4148402 │ │ │ │ - @ instruction: 0xf0420200 │ │ │ │ - vst1.32 {d24-d27}, [pc :64], r1 │ │ │ │ - vorr.i32 d22, #0 @ 0x00000000 │ │ │ │ - eormi r0, r3, r0, lsl #7 │ │ │ │ - svcvs 0x0010f5b3 │ │ │ │ - strhi pc, [pc, #-2]! @ 0xb6cde │ │ │ │ - cmnpvs r0, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ - orreq pc, r0, #192, 4 │ │ │ │ - @ instruction: 0xf5b34023 │ │ │ │ - @ instruction: 0xf0026f40 │ │ │ │ - @ instruction: 0xf5b38535 │ │ │ │ - @ instruction: 0xf0026f60 │ │ │ │ - vst1.64 {d24-d26}, [pc], r5 │ │ │ │ - vbic.i32 q11, #3072 @ 0x00000c00 │ │ │ │ - andsmi r0, ip, #128, 6 │ │ │ │ - bge 0xff1f3f04 │ │ │ │ - stmdage r8, {r0, r5, r9, sl, lr} │ │ │ │ - cdp2 7, 12, cr15, cr4, cr15, {7} │ │ │ │ - ldrdcc pc, [r8], r8 │ │ │ │ - andcs r4, r2, #64, 12 @ 0x4000000 │ │ │ │ - @ instruction: 0xf003a908 │ │ │ │ - @ instruction: 0xf7f4030f │ │ │ │ - @ instruction: 0xf7fffe35 │ │ │ │ - @ instruction: 0xf414bb2c │ │ │ │ + @ instruction: 0xf7fffd9f │ │ │ │ + @ instruction: 0xf414bbaa │ │ │ │ @ instruction: 0xf0420200 │ │ │ │ - vst4. {d8-d11}, [r4 :256], r2 │ │ │ │ + vst1.64 {d8-d11}, [r4 :64], fp │ │ │ │ @ instruction: 0xf5b36310 │ │ │ │ @ instruction: 0xf0026f00 │ │ │ │ - @ instruction: 0xf5b380b7 │ │ │ │ + @ instruction: 0xf5b382a0 │ │ │ │ @ instruction: 0xf0026f10 │ │ │ │ - blcs 0xd6fa8 │ │ │ │ - bge 0xfe9f3f44 │ │ │ │ - andeq pc, pc, #4 │ │ │ │ - @ instruction: 0xf414930f │ │ │ │ - @ instruction: 0xf3c46fd8 │ │ │ │ - andls r1, sp, #67108864 @ 0x4000000 │ │ │ │ - @ instruction: 0xf47f930e │ │ │ │ - stmdbge r8, {r0, r3, r4, r7, r9, fp, sp, pc} │ │ │ │ + blcs 0xd7704 │ │ │ │ + blge 0x973f00 │ │ │ │ + andne pc, r1, #196, 6 @ 0x10000003 │ │ │ │ + svcvs 0x00d8f414 │ │ │ │ + movwcs lr, #59853 @ 0xe9cd │ │ │ │ + movweq pc, #61444 @ 0xf004 @ │ │ │ │ + @ instruction: 0xf47f930d │ │ │ │ + stmdbge r8, {r0, r1, r2, r4, r8, r9, fp, sp, pc} │ │ │ │ andcs r4, r1, #64, 12 @ 0x4000000 │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ vsubw.u8 q9, q2, d8 │ │ │ │ vsubw.u8 q10, q2, d3 │ │ │ │ stmib sp, {r0, r1, sl, ip, sp}^ │ │ │ │ strls r2, [ip], #-778 @ 0xfffffcf6 │ │ │ │ - @ instruction: 0xff22f7f4 │ │ │ │ - blt 0xfe334d7c │ │ │ │ - andmi pc, r0, r4, lsl r4 @ │ │ │ │ - bge 0xfe1f3f84 │ │ │ │ - vmlsl.u8 q8, d20, d18 │ │ │ │ - @ instruction: 0xf0021381 │ │ │ │ - vst1.8 {d0-d3}, [r4 :64], ip │ │ │ │ - tstmi sl, #112, 2 │ │ │ │ - cdpcs 3, 0, cr15, cr3, cr4, {6} │ │ │ │ - stceq 0, cr15, [pc], {4} │ │ │ │ - strne pc, [r1, #-964] @ 0xfffffc3c │ │ │ │ - movwpl pc, #964 @ 0x3c4 @ │ │ │ │ - svccs 0x0070f5b1 │ │ │ │ - eor pc, r4, sp, asr #17 │ │ │ │ - cmnphi sl, #2 @ p-variant is OBSOLETE │ │ │ │ - andgt lr, fp, #3358720 @ 0x334000 │ │ │ │ - andcs sl, r1, #8, 18 @ 0x20000 │ │ │ │ - andls r4, r0, #64, 12 @ 0x4000000 │ │ │ │ - addsvs pc, r1, #1610612740 @ 0x60000004 │ │ │ │ - andeq pc, r5, #192, 4 │ │ │ │ - strmi pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ - strls r9, [sl], #-776 @ 0xfffffcf8 │ │ │ │ - @ instruction: 0xf7f3950d │ │ │ │ - @ instruction: 0xf7fff8a3 │ │ │ │ - @ instruction: 0xf3c4bad2 │ │ │ │ - strteq r1, [r6], #-769 @ 0xfffffcff │ │ │ │ - @ instruction: 0xf53f930d │ │ │ │ - vmov.i16 q13, #50432 @ 0xc500 │ │ │ │ - vsubw.u8 , q2, d0 │ │ │ │ - stmib sp, {r0, r1, r9, sp}^ │ │ │ │ - vsubl.u8 , d4, d8 │ │ │ │ - andls r4, sl, #805306368 @ 0x30000000 │ │ │ │ - andeq pc, pc, #4 │ │ │ │ - beq 0xfe95b62c │ │ │ │ + @ instruction: 0xff98f7f4 │ │ │ │ + bllt 0x2b4d38 │ │ │ │ + cmnpcs r0, #4, 8 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ + svccs 0x0070f5b3 │ │ │ │ + sbcshi pc, sp, r1 │ │ │ │ + @ instruction: 0xf1410223 │ │ │ │ + vst4.32 {d8-d11}, [r4 :128], r4 │ │ │ │ + @ instruction: 0xf5b34370 │ │ │ │ + tstle r4, r0, ror pc │ │ │ │ + ldrsbcc pc, [r0], #136 @ 0x88 @ │ │ │ │ + @ instruction: 0xf53f04df │ │ │ │ + @ instruction: 0xf8d8ab6a │ │ │ │ + vaddl.u8 , d20, d8 │ │ │ │ + strbmi r0, [r0], -fp, lsl #4 │ │ │ │ + stmdbge r8, {r0, r2, r3, r9, ip, pc} │ │ │ │ + @ instruction: 0xf0032201 │ │ │ │ + vsubw.u8 q8, q2, d15 │ │ │ │ + andls r4, sl, #12582912 @ 0xc00000 │ │ │ │ + strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ + strcs r9, [r0, #-1291] @ 0xfffffaf5 │ │ │ │ + strcs r9, [r1], #-1036 @ 0xfffffbf4 │ │ │ │ + strmi lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ + stc2l 7, cr15, [r6, #-976] @ 0xfffffc30 │ │ │ │ + bllt 0x1534d90 │ │ │ │ + cmnpcs r0, #4, 8 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ + svccs 0x0070f5b3 │ │ │ │ + ldrhi pc, [fp], #-2 │ │ │ │ + andeq pc, r0, #20, 8 @ 0x14000000 │ │ │ │ + adchi pc, r8, #66 @ 0x42 │ │ │ │ + tstpvs r0, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ + orreq pc, r0, #192, 4 │ │ │ │ + @ instruction: 0xf5b34023 │ │ │ │ + @ instruction: 0xf0026f10 │ │ │ │ + vst3.16 {d24,d26,d28}, [pc], r8 │ │ │ │ + vbic.i32 q11, #0 @ 0x00000000 │ │ │ │ + eormi r0, r3, r0, lsl #7 │ │ │ │ + svcvs 0x0040f5b3 │ │ │ │ + strbhi pc, [lr, #-2] @ │ │ │ │ + svcvs 0x0060f5b3 │ │ │ │ + strbthi pc, [r1], r2 @ │ │ │ │ + cmnpvs ip, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ + orreq pc, r0, #192, 4 │ │ │ │ + @ instruction: 0xf47f421c │ │ │ │ + @ instruction: 0x4621aab3 │ │ │ │ + @ instruction: 0xf7efa808 │ │ │ │ + @ instruction: 0xf8d8fe59 │ │ │ │ + strbmi r3, [r0], -r8, lsl #1 │ │ │ │ + stmdbge r8, {r1, r9, sp} │ │ │ │ + movweq pc, #61443 @ 0xf003 @ │ │ │ │ + mcr2 7, 1, pc, cr8, cr4, {7} @ │ │ │ │ + bllt 0x7b4dfc │ │ │ │ + andeq pc, r0, #20, 8 @ 0x14000000 │ │ │ │ + tstphi r5, r2, asr #32 @ p-variant is OBSOLETE │ │ │ │ + tstpvs r0, #4, 8 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ + svcvs 0x0000f5b3 │ │ │ │ + sbchi pc, sl, r2 │ │ │ │ + svcvs 0x0010f5b3 │ │ │ │ + adchi pc, ip, r2 │ │ │ │ + @ instruction: 0xf47f2b00 │ │ │ │ + @ instruction: 0xf3c4aa93 │ │ │ │ + @ instruction: 0xf4141201 │ │ │ │ + stmib sp, {r3, r4, r6, r7, r8, r9, sl, fp, sp, lr}^ │ │ │ │ + @ instruction: 0xf004230e │ │ │ │ + movwls r0, #54031 @ 0xd30f │ │ │ │ + bge 0xfe2f4034 │ │ │ │ + strbmi sl, [r0], -r8, lsl #18 │ │ │ │ + movwcs r2, #513 @ 0x201 │ │ │ │ + movwcs lr, #35277 @ 0x89cd │ │ │ │ + movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ + strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ + movwcs lr, #43469 @ 0xa9cd │ │ │ │ + @ instruction: 0xf7f4940c │ │ │ │ + @ instruction: 0xf7ffff15 │ │ │ │ + @ instruction: 0xf414ba78 │ │ │ │ + @ instruction: 0xf47f4000 │ │ │ │ + beq 0xfe961830 │ │ │ │ + orrne pc, r1, #196, 6 @ 0x10000003 │ │ │ │ andseq pc, ip, #2 │ │ │ │ - strne pc, [r1], #964 @ 0x3c4 │ │ │ │ - stmdbge r8, {r2, r4, r8, r9, lr} │ │ │ │ + cmnpcs r0, r4, lsl #8 @ p-variant is OBSOLETE │ │ │ │ + vorr.i32 d20, #51712 @ 0x0000ca00 │ │ │ │ + @ instruction: 0xf0042e03 │ │ │ │ + vmull.u8 q8, d4, d15 │ │ │ │ + vabal.u8 , d4, d1 │ │ │ │ + @ instruction: 0xf5b15300 │ │ │ │ + @ instruction: 0xf8cd2f70 │ │ │ │ + @ instruction: 0xf002e024 │ │ │ │ + stmib sp, {r0, r1, r4, r7, r8, r9, pc}^ │ │ │ │ + stmdbge r8, {r0, r1, r3, r9, lr, pc} │ │ │ │ strbmi r2, [r0], -r1, lsl #4 │ │ │ │ vhsub.s8 d25, d6, d0 │ │ │ │ - vsubl.s8 q10, d16, d17 │ │ │ │ - strls r0, [ip], #-517 @ 0xfffffdfb │ │ │ │ - @ instruction: 0xf87ef7f3 │ │ │ │ - blt 0xfec34e20 │ │ │ │ - strmi pc, [r0, #-1044] @ 0xfffffbec │ │ │ │ - bge 0xd74028 │ │ │ │ - cmnpvs r0, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ - tstpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - @ instruction: 0xf00243a3 │ │ │ │ - vorr.i32 d24, #49920 @ 0x0000c300 │ │ │ │ - andls r1, sp, #268435456 @ 0x10000000 │ │ │ │ - vmlsl.u8 q8, d20, d18 │ │ │ │ - @ instruction: 0xf0021581 │ │ │ │ - vmov.i32 d16, #52224 @ 0x0000cc00 │ │ │ │ - @ instruction: 0x432a5300 │ │ │ │ - andls sl, ip, #8, 18 @ 0x20000 │ │ │ │ - andcs r4, r1, #64, 12 @ 0x4000000 │ │ │ │ - vhsub.s8 d25, d5, d0 │ │ │ │ - vmvn.i32 q8, #1280 @ 0x00000500 │ │ │ │ + vrshr.s64 d22, d1, #64 │ │ │ │ vsubl.u8 q8, d4, d5 │ │ │ │ - movwls r2, #34051 @ 0x8503 │ │ │ │ - vabal.u8 , d4, d9 │ │ │ │ - @ instruction: 0xf0044503 │ │ │ │ - strls r0, [sl, #-1039] @ 0xfffffbf1 │ │ │ │ - @ instruction: 0xf7f3940b │ │ │ │ - @ instruction: 0xf7fff851 │ │ │ │ - vpmax.s8 d27, d24, d0 │ │ │ │ - vorr.i32 d16, #0 @ 0x00000000 │ │ │ │ - eormi r0, r3, r0, lsl r3 │ │ │ │ - @ instruction: 0xf47f2b00 │ │ │ │ - beq 0xfe9a1694 │ │ │ │ - strne pc, [r1, #964] @ 0x3c4 │ │ │ │ - tstpeq ip, #3 @ p-variant is OBSOLETE │ │ │ │ - strbmi sl, [r0], -r8, lsl #18 │ │ │ │ + movwls r4, #33795 @ 0x8403 │ │ │ │ + strls r9, [sp, #-1034] @ 0xfffffbf6 │ │ │ │ + @ instruction: 0xf896f7f3 │ │ │ │ + blt 0xff134eb0 │ │ │ │ + movwne pc, #5060 @ 0x13c4 @ │ │ │ │ + movwls r0, #54310 @ 0xd426 │ │ │ │ + bge 0x11f43bc │ │ │ │ + movwpl pc, #964 @ 0x3c4 @ │ │ │ │ andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - andls r4, r8, #-1409286144 @ 0xac000000 │ │ │ │ - vsubw.u8 , q2, d11 │ │ │ │ - vsubl.u8 q10, d4, d3 │ │ │ │ - @ instruction: 0xf0041340 │ │ │ │ - movwls r0, #50191 @ 0xc40f │ │ │ │ - strcs lr, [r9], #-2509 @ 0xfffff633 │ │ │ │ - blx 0x11f4e80 │ │ │ │ - stmiblt r9!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - movwne pc, #53824 @ 0xd240 @ │ │ │ │ - tstpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - @ instruction: 0xf00143a3 │ │ │ │ - vst2. {d8-d11}, [r4 :128], r9 │ │ │ │ - @ instruction: 0xf5b32378 │ │ │ │ - @ instruction: 0xf0022f70 │ │ │ │ - strteq r8, [r5], #-1168 @ 0xfffffb70 │ │ │ │ - ldrbhi pc, [r1], #-321 @ 0xfffffebf @ │ │ │ │ - orrne pc, r6, #4, 8 @ 0x4000000 │ │ │ │ - svcne 0x0084f5b3 │ │ │ │ - ldmibge r2, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ - strbmi sl, [r0], -r8, lsl #18 │ │ │ │ + andcc lr, r8, #3358720 @ 0x334000 │ │ │ │ andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - movwcc pc, #5060 @ 0x13c4 @ │ │ │ │ - movwcs lr, #35277 @ 0x89cd │ │ │ │ - andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - movwne pc, #13252 @ 0x33c4 @ │ │ │ │ - streq pc, [pc], #-4 @ 0xb6f08 │ │ │ │ - movwcs lr, #43469 @ 0xa9cd │ │ │ │ - @ instruction: 0xf7f4940c │ │ │ │ - @ instruction: 0xf7fff953 │ │ │ │ - @ instruction: 0xf414b9be │ │ │ │ + @ instruction: 0xf004920a │ │ │ │ + andls r0, fp, #-268435456 @ 0xf0000000 │ │ │ │ + @ instruction: 0xf0020aa2 │ │ │ │ + vmov.i32 d16, #52224 @ 0x0000cc00 │ │ │ │ + tstmi r4, #-2130706432 @ 0x81000000 │ │ │ │ + andcs sl, r1, #8, 18 @ 0x20000 │ │ │ │ + andls r4, r0, #64, 12 @ 0x4000000 │ │ │ │ + adcmi pc, r1, #1610612740 @ 0x60000004 │ │ │ │ + andeq pc, r5, #192, 4 │ │ │ │ + @ instruction: 0xf7f3940c │ │ │ │ + @ instruction: 0xf7fff871 │ │ │ │ + @ instruction: 0xf414ba9c │ │ │ │ @ instruction: 0xf47f4500 │ │ │ │ - vst2.32 {d26,d28}, [pc :256], r9 │ │ │ │ + vst1.8 {d26-d27}, [pc :128], r1 │ │ │ │ vbic.i32 q11, #0 @ 0x00000000 │ │ │ │ @ instruction: 0x43a30310 │ │ │ │ - addhi pc, sl, #2 │ │ │ │ + msrhi CPSR_fs, #2 │ │ │ │ andne pc, r1, #196, 6 @ 0x10000003 │ │ │ │ - beq 0xfe95b768 │ │ │ │ - strne pc, [r1, #964] @ 0x3c4 │ │ │ │ - andseq pc, ip, #2 │ │ │ │ - movwpl pc, #964 @ 0x3c4 @ │ │ │ │ - stmdbge r8, {r1, r3, r5, r8, r9, lr} │ │ │ │ - strbmi r9, [r0], -ip, lsl #4 │ │ │ │ - andls r2, r0, #268435456 @ 0x10000000 │ │ │ │ - adcsne pc, r5, #1342177284 @ 0x50000004 │ │ │ │ - andeq pc, r5, #192, 4 │ │ │ │ - strcs pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ - strls r9, [r9, #-776] @ 0xfffffcf8 │ │ │ │ - strmi pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ - streq pc, [pc], #-4 @ 0xb6f64 │ │ │ │ - strls r9, [fp], #-1290 @ 0xfffffaf6 │ │ │ │ - @ instruction: 0xffd8f7f2 │ │ │ │ - blt 0x2b4f6c │ │ │ │ - strbmi sl, [r0], -r8, lsl #18 │ │ │ │ - movwcs pc, #13252 @ 0x33c4 @ │ │ │ │ - andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - @ instruction: 0xf0049308 │ │ │ │ - strls r0, [ip, #-783] @ 0xfffffcf1 │ │ │ │ - strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ - movwcs lr, #39373 @ 0x99cd │ │ │ │ - @ instruction: 0xf7f2940b │ │ │ │ - @ instruction: 0xf7fffabb │ │ │ │ - stmib sp, {r1, r2, r3, r4, r5, r6, r8, fp, ip, sp, pc}^ │ │ │ │ - strbmi r1, [r0], -r8, lsl #4 │ │ │ │ - @ instruction: 0xf644a908 │ │ │ │ - vbic.i32 d22, #3328 @ 0x00000d00 │ │ │ │ - vcgt.s8 d16, d7, d5 │ │ │ │ - vsubl.s8 q11, d0, d13 │ │ │ │ - @ instruction: 0xf8cd0205 │ │ │ │ - stmib sp, {r3, r5, lr, pc}^ │ │ │ │ - @ instruction: 0xf7f1450b │ │ │ │ - @ instruction: 0xf7fff859 │ │ │ │ - stmib sp, {r1, r3, r5, r6, r8, fp, ip, sp, pc}^ │ │ │ │ - strbmi r1, [r0], -r8, lsl #4 │ │ │ │ - @ instruction: 0xf644a908 │ │ │ │ - vbic.i32 d22, #3328 @ 0x00000d00 │ │ │ │ - vcgt.s8 d16, d7, d5 │ │ │ │ - vmvn.i32 , #3328 @ 0x00000d00 │ │ │ │ - @ instruction: 0xf8cd0205 │ │ │ │ - stmib sp, {r3, r5, lr, pc}^ │ │ │ │ - @ instruction: 0xf7f1450b │ │ │ │ - @ instruction: 0xf7fff845 │ │ │ │ - @ instruction: 0xf898b956 │ │ │ │ - ldrdlt r3, [r3, -r9]! │ │ │ │ - ldrsbcc pc, [r4], #136 @ 0x88 @ │ │ │ │ - @ instruction: 0xf57f07d8 │ │ │ │ - stmib sp, {r0, r2, r3, r6, r8, fp, sp, pc}^ │ │ │ │ - strbmi r1, [r0], -r8, lsl #4 │ │ │ │ - vmla.i8 d26, d6, d8 │ │ │ │ - vqdmlal.s q8, d0, d1[4] │ │ │ │ - @ instruction: 0xf645030a │ │ │ │ - vsubl.s8 , d0, d29 │ │ │ │ - @ instruction: 0xf8cd020a │ │ │ │ - stmib sp, {r3, r5, lr, pc}^ │ │ │ │ - @ instruction: 0xf7f1450b │ │ │ │ - @ instruction: 0xf7fff829 │ │ │ │ - @ instruction: 0xf898b93a │ │ │ │ - ldrdlt r3, [r3, -r9]! │ │ │ │ - ldrsbcc pc, [r4], #136 @ 0x88 @ │ │ │ │ - @ instruction: 0xf57f07de │ │ │ │ - stmib sp, {r0, r4, r5, r8, fp, sp, pc}^ │ │ │ │ - strbmi r1, [r0], -r8, lsl #4 │ │ │ │ - vmla.i8 d26, d6, d8 │ │ │ │ - vqdmlal.s q8, d0, d1[4] │ │ │ │ - @ instruction: 0xf645030a │ │ │ │ - vrshr.s64 q11, , #64 │ │ │ │ - @ instruction: 0xf8cd020a │ │ │ │ - stmib sp, {r3, r5, lr, pc}^ │ │ │ │ - @ instruction: 0xf7f1450b │ │ │ │ - @ instruction: 0xf7fff80d │ │ │ │ - stmib sp, {r1, r2, r3, r4, r8, fp, ip, sp, pc}^ │ │ │ │ - strbmi r1, [r0], -r8, lsl #4 │ │ │ │ - @ instruction: 0xf644a908 │ │ │ │ - vbic.i32 d22, #3328 @ 0x00000d00 │ │ │ │ - vcgt.s8 d16, d7, d5 │ │ │ │ - vmov.i32 q11, #1280 @ 0x00000500 │ │ │ │ - @ instruction: 0xf8cd0205 │ │ │ │ - stmib sp, {r3, r5, lr, pc}^ │ │ │ │ - @ instruction: 0xf7f0450b │ │ │ │ - @ instruction: 0xf7fffff9 │ │ │ │ - stmib sp, {r1, r3, r8, fp, ip, sp, pc}^ │ │ │ │ - strbmi r1, [r0], -r8, lsl #4 │ │ │ │ - @ instruction: 0xf644a908 │ │ │ │ - vbic.i32 d22, #3328 @ 0x00000d00 │ │ │ │ - vcgt.s8 d16, d7, d5 │ │ │ │ - vmlal.s , d16, d1[1] │ │ │ │ - @ instruction: 0xf8cd0205 │ │ │ │ - stmib sp, {r3, r5, lr, pc}^ │ │ │ │ - @ instruction: 0xf7f0450b │ │ │ │ - @ instruction: 0xf7ffffe5 │ │ │ │ - adccs fp, r0, #16121856 @ 0xf60000 │ │ │ │ - sbceq pc, r0, #192, 4 │ │ │ │ - @ instruction: 0xf0014293 │ │ │ │ - vqshl.s8 d8, d16, d16 │ │ │ │ - rscscs r8, r0, #1073741838 @ 0x4000000e │ │ │ │ - adcseq pc, r0, #192, 4 │ │ │ │ - @ instruction: 0xf0014293 │ │ │ │ - vqrshl.s8 d8, d20, d16 │ │ │ │ - rscscs r8, r0, #1442840576 @ 0x56000000 │ │ │ │ - addseq pc, r0, #192, 4 │ │ │ │ - @ instruction: 0xf0014293 │ │ │ │ - @ instruction: 0xf5b38503 │ │ │ │ - @ instruction: 0xf0010f20 │ │ │ │ - @ instruction: 0xf5b384ea │ │ │ │ - @ instruction: 0xf47f0f00 │ │ │ │ - movwcs sl, #2263 @ 0x8d7 │ │ │ │ - andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - stmib sp, {r3, r8, fp, sp, pc}^ │ │ │ │ - strbmi r3, [r0], -r8, lsl #4 │ │ │ │ + vsubl.u8 , d4, d13 │ │ │ │ + andls r2, r9, #805306368 @ 0x30000000 │ │ │ │ andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ @ instruction: 0xf004920a │ │ │ │ andls r0, fp, #-268435456 @ 0xf0000000 │ │ │ │ - vmov.i32 d20, #-905969664 @ 0xca000000 │ │ │ │ - strls r3, [ip], #-1027 @ 0xfffffbfd │ │ │ │ - stc2l 7, cr15, [ip, #-968]! @ 0xfffffc38 │ │ │ │ - ldmdblt r9!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - subeq pc, r0, #-268435452 @ 0xf0000004 │ │ │ │ - addeq pc, r0, #192, 4 │ │ │ │ - @ instruction: 0xf0004293 │ │ │ │ - vqsub.s8 d24, d15, d13 │ │ │ │ - vsubl.s8 q8, d16, d0 │ │ │ │ + vmlsl.u8 q8, d20, d18 │ │ │ │ + @ instruction: 0xf0025300 │ │ │ │ + vmov.i32 d16, #52224 @ 0x0000cc00 │ │ │ │ + tstmi r4, #-2130706432 @ 0x81000000 │ │ │ │ + andcs sl, r1, #8, 18 @ 0x20000 │ │ │ │ + andls r4, r0, #64, 12 @ 0x4000000 │ │ │ │ + rsbseq pc, r5, #1342177284 @ 0x50000004 │ │ │ │ + andeq pc, r5, #192, 4 │ │ │ │ + strls r9, [ip], #-776 @ 0xfffffcf8 │ │ │ │ + @ instruction: 0xf844f7f3 │ │ │ │ + blt 0x1cb4f54 │ │ │ │ + tstpeq r0, #72, 4 @ p-variant is OBSOLETE @ 0x80000004 │ │ │ │ + tstpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ + blcs 0xc6ff0 │ │ │ │ + ldmibge r0!, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ + vmlsl.u8 q8, d20, d19 │ │ │ │ + @ instruction: 0xf0031581 │ │ │ │ + stmdbge r8, {r2, r3, r4, r8, r9} │ │ │ │ + vmlsl.u q10, d4, d0[0] │ │ │ │ + @ instruction: 0x432b2203 │ │ │ │ + movwls r9, #45576 @ 0xb208 │ │ │ │ + andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + movtne pc, #964 @ 0x3c4 @ │ │ │ │ + streq pc, [pc], #-4 @ 0xb6f8c │ │ │ │ + stmib sp, {r2, r3, r8, r9, ip, pc}^ │ │ │ │ + @ instruction: 0xf7f12409 │ │ │ │ + @ instruction: 0xf7fffa37 │ │ │ │ + vmul.i8 , q8, q4 │ │ │ │ + vsubw.s8 , q0, d13 │ │ │ │ + @ instruction: 0x43a30310 │ │ │ │ + mvnshi pc, #1 │ │ │ │ + cmnpcs r8, #4, 8 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ + svccs 0x0070f5b3 │ │ │ │ + strthi pc, [r9], #2 │ │ │ │ + @ instruction: 0xf1410425 │ │ │ │ + vst3.16 {d8-d10}, [r4 :128], r4 │ │ │ │ + @ instruction: 0xf5b31386 │ │ │ │ + @ instruction: 0xf47f1f84 │ │ │ │ + stmdbge r8, {r0, r6, r7, r8, fp, sp, pc} │ │ │ │ + vmlsl.u q10, d4, d0[0] │ │ │ │ + vsubl.u8 q10, d4, d3 │ │ │ │ + stmib sp, {r0, r8, r9, ip, sp}^ │ │ │ │ + vsubw.u8 q9, q2, d8 │ │ │ │ + vsubl.u8 q9, d4, d3 │ │ │ │ + @ instruction: 0xf0041303 │ │ │ │ + stmib sp, {r0, r1, r2, r3, sl}^ │ │ │ │ + strls r2, [ip], #-778 @ 0xfffffcf6 │ │ │ │ + @ instruction: 0xf946f7f4 │ │ │ │ + stmiblt sp!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + strmi pc, [r0, #-1044] @ 0xfffffbec │ │ │ │ + stmibge r8!, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ + cmnpvs r0, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ + tstpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0xf00243a3 │ │ │ │ + vsubl.u8 q12, d20, d19 │ │ │ │ + andls r1, sp, #268435456 @ 0x10000000 │ │ │ │ + andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + vsubl.u8 , d4, d9 │ │ │ │ + andls r4, sl, #805306368 @ 0x30000000 │ │ │ │ + andeq pc, pc, #4 │ │ │ │ + beq 0xfe95b84c │ │ │ │ + movwpl pc, #964 @ 0x3c4 @ │ │ │ │ + andseq pc, ip, #2 │ │ │ │ + strne pc, [r1], #964 @ 0x3c4 │ │ │ │ + stmdbge r8, {r2, r4, r8, r9, lr} │ │ │ │ + strbmi r2, [r0], -r1, lsl #4 │ │ │ │ + vhsub.s8 d25, d5, d0 │ │ │ │ + vrshr.s64 d17, d21, #64 │ │ │ │ + movwls r0, #33285 @ 0x8205 │ │ │ │ + @ instruction: 0xf7f2940c │ │ │ │ + @ instruction: 0xf7ffffcb │ │ │ │ + stmdbge r8, {r1, r2, r4, r5, r6, r7, r8, fp, ip, sp, pc} │ │ │ │ + vmlsl.u q10, d4, d0[0] │ │ │ │ + vsubw.u8 q9, q2, d3 │ │ │ │ + movwls r4, #33283 @ 0x8203 │ │ │ │ + movweq pc, #61444 @ 0xf004 @ │ │ │ │ + vabal.u8 , d4, d12 │ │ │ │ + stmib sp, {r0, r1, sl, ip, sp}^ │ │ │ │ + strls r2, [fp], #-777 @ 0xfffffcf7 │ │ │ │ + blx 0xfec75034 │ │ │ │ + stmdblt sp!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + andne lr, r8, #3358720 @ 0x334000 │ │ │ │ + stmdbge r8, {r6, r9, sl, lr} │ │ │ │ + teqpvs sp, #68, 12 @ p-variant is OBSOLETE @ 0x4400000 │ │ │ │ + movweq pc, #21184 @ 0x52c0 @ │ │ │ │ + andvs pc, sp, #1879048196 @ 0x70000004 │ │ │ │ + andeq pc, r5, #192, 4 │ │ │ │ + eorgt pc, r8, sp, asr #17 │ │ │ │ + strmi lr, [fp, #-2509] @ 0xfffff633 │ │ │ │ + @ instruction: 0xf84cf7f1 │ │ │ │ + ldmdblt r9, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + andne lr, r8, #3358720 @ 0x334000 │ │ │ │ + stmdbge r8, {r6, r9, sl, lr} │ │ │ │ + teqpvs sp, #68, 12 @ p-variant is OBSOLETE @ 0x4400000 │ │ │ │ + movweq pc, #21184 @ 0x52c0 @ │ │ │ │ + rsbspl pc, sp, #1879048196 @ 0x70000004 │ │ │ │ + andeq pc, r5, #192, 4 │ │ │ │ + eorgt pc, r8, sp, asr #17 │ │ │ │ + strmi lr, [fp, #-2509] @ 0xfffff633 │ │ │ │ + @ instruction: 0xf838f7f1 │ │ │ │ + stmdblt r5, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + smullscc pc, r9, r8, r8 @ │ │ │ │ + @ instruction: 0xf8d8b123 │ │ │ │ + @ instruction: 0x07d830d4 │ │ │ │ + ldmdbge ip!, {r0, r1, r2, r3, r4, r5, r6, r8, sl, ip, sp, lr, pc} │ │ │ │ + andne lr, r8, #3358720 @ 0x334000 │ │ │ │ + stmdbge r8, {r6, r9, sl, lr} │ │ │ │ + msreq SPSR_c, #1610612740 @ 0x60000004 │ │ │ │ + movweq pc, #41664 @ 0xa2c0 @ │ │ │ │ + eorvc pc, sp, #72351744 @ 0x4500000 │ │ │ │ + andeq pc, sl, #192, 4 │ │ │ │ + eorgt pc, r8, sp, asr #17 │ │ │ │ + strmi lr, [fp, #-2509] @ 0xfffff633 │ │ │ │ + @ instruction: 0xf81cf7f1 │ │ │ │ + stmdblt r9!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + smullscc pc, r9, r8, r8 @ │ │ │ │ + @ instruction: 0xf8d8b123 │ │ │ │ + @ instruction: 0x07de30d4 │ │ │ │ + stmdbge r0!, {r0, r1, r2, r3, r4, r5, r6, r8, sl, ip, sp, lr, pc} │ │ │ │ + andne lr, r8, #3358720 @ 0x334000 │ │ │ │ + stmdbge r8, {r6, r9, sl, lr} │ │ │ │ + msreq SPSR_c, #1610612740 @ 0x60000004 │ │ │ │ + movweq pc, #41664 @ 0xa2c0 @ │ │ │ │ + rscsvs pc, sp, #72351744 @ 0x4500000 │ │ │ │ + andeq pc, sl, #192, 4 │ │ │ │ + eorgt pc, r8, sp, asr #17 │ │ │ │ + strmi lr, [fp, #-2509] @ 0xfffff633 │ │ │ │ + @ instruction: 0xf800f7f1 │ │ │ │ + stmdblt sp, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + andne lr, r8, #3358720 @ 0x334000 │ │ │ │ + stmdbge r8, {r6, r9, sl, lr} │ │ │ │ + teqpvs sp, #68, 12 @ p-variant is OBSOLETE @ 0x4400000 │ │ │ │ + movweq pc, #21184 @ 0x52c0 @ │ │ │ │ + subsvs pc, r5, #1879048196 @ 0x70000004 │ │ │ │ + andeq pc, r5, #192, 4 │ │ │ │ + eorgt pc, r8, sp, asr #17 │ │ │ │ + strmi lr, [fp, #-2509] @ 0xfffff633 │ │ │ │ + @ instruction: 0xffecf7f0 │ │ │ │ + ldmlt r9!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + andne lr, r8, #3358720 @ 0x334000 │ │ │ │ + stmdbge r8, {r6, r9, sl, lr} │ │ │ │ + teqpvs sp, #68, 12 @ p-variant is OBSOLETE @ 0x4400000 │ │ │ │ + movweq pc, #21184 @ 0x52c0 @ │ │ │ │ + sbcpl pc, r5, #1879048196 @ 0x70000004 │ │ │ │ + andeq pc, r5, #192, 4 │ │ │ │ + eorgt pc, r8, sp, asr #17 │ │ │ │ + strmi lr, [fp, #-2509] @ 0xfffff633 │ │ │ │ + @ instruction: 0xffd8f7f0 │ │ │ │ + stmialt r5!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + vsubl.s8 q9, d16, d16 │ │ │ │ + addsmi r0, r3, #192, 4 │ │ │ │ + strbhi pc, [r3], #1 @ │ │ │ │ + teqphi r9, r0, lsl #4 @ p-variant is OBSOLETE │ │ │ │ + vrshr.s64 q9, q8, #64 │ │ │ │ + addsmi r0, r3, #176, 4 │ │ │ │ + strbhi pc, [r7, #1] @ │ │ │ │ + ldrbhi pc, [r8], #-512 @ 0xfffffe00 @ │ │ │ │ + vrshr.s64 q9, q8, #64 │ │ │ │ + addsmi r0, r3, #144, 4 │ │ │ │ + ldrhi pc, [r6, #-1] │ │ │ │ + svceq 0x0020f5b3 │ │ │ │ + ldrbthi pc, [sp], #1 @ │ │ │ │ + svceq 0x0000f5b3 │ │ │ │ + stmiage r6, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ + vsubw.u8 q9, q2, d0 │ │ │ │ + stmdbge r8, {r0, r1, r9, sp} │ │ │ │ + andcc lr, r8, #3358720 @ 0x334000 │ │ │ │ + vmlsl.u q10, d4, d0[0] │ │ │ │ + andls r4, sl, #805306368 @ 0x30000000 │ │ │ │ + andeq pc, pc, #4 │ │ │ │ + ldrmi r9, [sl], -fp, lsl #4 │ │ │ │ + strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ + @ instruction: 0xf7f2940c │ │ │ │ + @ instruction: 0xf7fffd5f │ │ │ │ + vmla.i8 d27, d15, d24 │ │ │ │ + vmlal.s q8, d0, d0[0] │ │ │ │ addsmi r0, r3, #128, 4 │ │ │ │ - ldmge r4!, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ - vbic.i32 d18, #0 @ 0x00000000 │ │ │ │ - eormi r0, r3, r0, ror r3 │ │ │ │ - svcne 0x0000f5b3 │ │ │ │ - strbhi pc, [sl], #-2 @ │ │ │ │ - ldrbthi pc, [r3], #512 @ 0x200 @ │ │ │ │ - svcne 0x0080f5b3 │ │ │ │ - strbhi pc, [r0, #-2] @ │ │ │ │ - bichi pc, ip, #268435456 @ 0x10000000 │ │ │ │ - @ instruction: 0xf0022b20 │ │ │ │ - vqshl.s8 q4, q5, q9 │ │ │ │ - blcs 0xd7b84 │ │ │ │ - teqphi pc, #2 @ p-variant is OBSOLETE │ │ │ │ - movwcs pc, #13252 @ 0x33c4 @ │ │ │ │ - vsubw.u8 , q2, d8 │ │ │ │ - movwls r4, #37635 @ 0x9303 │ │ │ │ - stmdbge r8, {r0, r8, r9, sp} │ │ │ │ - ldrmi r4, [sl], -r0, asr #12 │ │ │ │ - streq pc, [pc], #-4 @ 0xb7170 │ │ │ │ - strls r9, [sl], #-1291 @ 0xfffffaf5 │ │ │ │ - @ instruction: 0xf7f1950c │ │ │ │ - @ instruction: 0xf7fffb47 │ │ │ │ - strtmi fp, [r1], -sl, lsl #17 │ │ │ │ - stmib sp, {r3, fp, sp, pc}^ │ │ │ │ - stmib sp, {r0, r3, r8, sl, ip, lr}^ │ │ │ │ - @ instruction: 0xf7ef550b │ │ │ │ - stmdbge r8, {r0, r1, r3, r4, r5, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0xf7f04640 │ │ │ │ - stmdacs r0, {r0, r2, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ - ldmge r1!, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ - @ instruction: 0xf57f07e0 │ │ │ │ - vmvn.i16 q13, #199 @ 0x00c7 │ │ │ │ - strteq r5, [r1], #195 @ 0xc3 │ │ │ │ - rschi pc, r5, r1, lsl #2 │ │ │ │ - ldrsbcc pc, [r0], #-136 @ 0xffffff78 @ │ │ │ │ - ldrsbcc pc, [r0], #131 @ 0x83 @ │ │ │ │ - movwcc pc, #13251 @ 0x33c3 @ │ │ │ │ - vqdmulh.s d18, d2, d2 │ │ │ │ - stmdacs r0, {r0, r3, pc} │ │ │ │ - ldmge sp, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ - movwpl pc, #1103 @ 0x44f @ │ │ │ │ - movteq pc, #704 @ 0x2c0 @ │ │ │ │ + andshi pc, sp, #0 │ │ │ │ + addeq pc, r0, #-268435452 @ 0xf0000004 │ │ │ │ + addeq pc, r0, #192, 4 │ │ │ │ + @ instruction: 0xf47f4293 │ │ │ │ + teqcs r0, #10682368 @ 0xa30000 │ │ │ │ + cmnpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf5b34023 │ │ │ │ - @ instruction: 0xf0020f80 │ │ │ │ - @ instruction: 0xf3c487c1 │ │ │ │ - vrshl.s8 q9, q0, q8 │ │ │ │ - strdmi r7, [r3], -lr @ │ │ │ │ - tstmi sp, #2176 @ 0x880 │ │ │ │ - cmnpcs r0, #4, 8 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ - svccs 0x0070f5b3 │ │ │ │ - strbeq lr, [r5, #-2639] @ 0xfffff5b1 │ │ │ │ - subshi pc, r8, r3 │ │ │ │ + @ instruction: 0xf0021f00 │ │ │ │ + vshl.s8 q4, , q0 │ │ │ │ + @ instruction: 0xf5b384f7 │ │ │ │ + @ instruction: 0xf0021f80 │ │ │ │ + vqrshl.s8 q4, , │ │ │ │ + blcs 0x8d81a0 │ │ │ │ + ldrbthi pc, [r6], #2 @ │ │ │ │ + adchi pc, r5, #536870912 @ 0x20000000 │ │ │ │ + @ instruction: 0xf0022b00 │ │ │ │ + vorr.i32 q12, #51200 @ 0x0000c800 │ │ │ │ + movwls r2, #33539 @ 0x8303 │ │ │ │ + movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ + movwcs r9, #4873 @ 0x1309 │ │ │ │ strbmi sl, [r0], -r8, lsl #18 │ │ │ │ - strmi pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ - andeq pc, r3, #2 │ │ │ │ - strmi lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ - @ instruction: 0xf7f8920a │ │ │ │ - @ instruction: 0xf7fffc23 │ │ │ │ - @ instruction: 0xf004b842 │ │ │ │ - @ instruction: 0xf1b37360 │ │ │ │ - @ instruction: 0xf0007f60 │ │ │ │ - andcs r8, r0, #-1073741806 @ 0xc0000012 │ │ │ │ - movwls r4, #42515 @ 0xa613 │ │ │ │ - stmib sp, {r0, r1, r5, r6, r8, fp}^ │ │ │ │ - vst1.8 {d5-d8}, [r3], fp │ │ │ │ - vrsra.u64 , q14, #60 │ │ │ │ - stmdbge r8, {r1, r3, r9} │ │ │ │ - @ instruction: 0x01224313 │ │ │ │ - andcc pc, r0, #33554432 @ 0x2000000 │ │ │ │ - subsmi r4, sl, r0, asr #12 │ │ │ │ - vst4. {d0,d2,d4,d6}, [r3 :128], r3 │ │ │ │ - subsmi r2, r3, r0, lsl #7 │ │ │ │ - addpl pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - strvs pc, [r0], #836 @ 0x344 │ │ │ │ - b 0x119ba70 │ │ │ │ - subseq r4, fp, r4, asr #7 │ │ │ │ - @ instruction: 0xf7f89309 │ │ │ │ - @ instruction: 0xf7fffe75 │ │ │ │ - @ instruction: 0xf5b3b81a │ │ │ │ - @ instruction: 0xf0000f20 │ │ │ │ - @ instruction: 0xf5b3828e │ │ │ │ - @ instruction: 0xf47f0f40 │ │ │ │ - vmov.i16 d26, #193 @ 0x00c1 │ │ │ │ - vmull.p8 , d4, d0 │ │ │ │ - @ instruction: 0xf0041201 │ │ │ │ - beq 0xfe9f7eb8 │ │ │ │ + @ instruction: 0xf004461a │ │ │ │ + strls r0, [fp, #-1039] @ 0xfffffbf1 │ │ │ │ + strls r9, [ip, #-1034] @ 0xfffffbf6 │ │ │ │ + blx 0xf7521a │ │ │ │ + ldmdalt r9!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmdage r8, {r0, r5, r9, sl, lr} │ │ │ │ + strpl lr, [r9, #-2509] @ 0xfffff633 │ │ │ │ + strpl lr, [fp, #-2509] @ 0xfffff633 │ │ │ │ + mrrc2 7, 14, pc, r0, cr15 @ │ │ │ │ + strbmi sl, [r0], -r8, lsl #18 │ │ │ │ + @ instruction: 0xf8b8f7f0 │ │ │ │ + @ instruction: 0xf47f2800 │ │ │ │ + strbeq sl, [r0, r0, ror #17]! │ │ │ │ + stmdage r6!, {r0, r1, r2, r3, r4, r5, r6, r8, sl, ip, sp, lr, pc}^ │ │ │ │ + sbcpl pc, r3, r4, asr #7 │ │ │ │ + @ instruction: 0xf10104a1 │ │ │ │ + @ instruction: 0xf8d880f2 │ │ │ │ + @ instruction: 0xf8d33050 │ │ │ │ + vshr.u64 , q0, #61 │ │ │ │ + blcs 0x143ea0 │ │ │ │ + andshi pc, lr, r2, asr #4 │ │ │ │ + @ instruction: 0xf47f2800 │ │ │ │ + vst2. {d26-d27}, [pc], ip │ │ │ │ + vsubw.s8 , q0, d0 │ │ │ │ + eormi r0, r3, r0, asr #6 │ │ │ │ + svceq 0x0080f5b3 │ │ │ │ + ldrbhi pc, [r4, r2]! @ │ │ │ │ + strbcs pc, [r0, #964] @ 0x3c4 @ │ │ │ │ + mvnsvc pc, #64, 4 │ │ │ │ + stceq 0, cr4, [r2, #-140]! @ 0xffffff74 │ │ │ │ + vst2.8 {d4-d7}, [r4 :64]! │ │ │ │ + @ instruction: 0xf5b32370 │ │ │ │ + b 0x1483088 │ │ │ │ + @ instruction: 0xf0030545 │ │ │ │ + stmdbge r8, {r0, r1, r3, r7, pc} │ │ │ │ + vmlsl.u q10, d4, d0[0] │ │ │ │ + @ instruction: 0xf0024403 │ │ │ │ + stmib sp, {r0, r1, r9}^ │ │ │ │ + andls r4, sl, #8, 10 @ 0x2000000 │ │ │ │ + ldc2 7, cr15, [r6], {248} @ 0xf8 │ │ │ │ + ldmdalt r1!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + msrvc SPSR_, #4 │ │ │ │ + svcvc 0x0060f1b3 │ │ │ │ + mrshi pc, (UNDEF: 75) @ │ │ │ │ + ldrmi r2, [r3], -r0, lsl #4 │ │ │ │ + stmdbeq r3!, {r1, r3, r8, r9, ip, pc}^ │ │ │ │ + andpl lr, fp, #3358720 @ 0x334000 │ │ │ │ + mvnscc pc, #50331648 @ 0x3000000 │ │ │ │ + andeq pc, sl, #196, 6 @ 0x10000003 │ │ │ │ + tstmi r3, #8, 18 @ 0x20000 │ │ │ │ + vst4.8 {d0,d2,d4,d6}, [r2 :128], r2 │ │ │ │ + strbmi r3, [r0], -r0, lsl #4 │ │ │ │ + mvneq r4, sl, asr r0 │ │ │ │ + orrcs pc, r0, #50331648 @ 0x3000000 │ │ │ │ + vmov.i32 q10, #195 @ 0x000000c3 │ │ │ │ + vhsub.u8 d21, d20, d3 │ │ │ │ + andls r6, r8, #128, 8 @ 0x80000000 │ │ │ │ + bicmi lr, r4, #274432 @ 0x43000 │ │ │ │ + movwls r0, #36955 @ 0x905b │ │ │ │ + mcr2 7, 3, pc, cr8, cr8, {7} @ │ │ │ │ + stmdalt r9, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + svceq 0x0020f5b3 │ │ │ │ + addshi pc, r0, #0 │ │ │ │ + svceq 0x0040f5b3 │ │ │ │ + stmdage r0, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ + cdppl 3, 0, cr15, cr0, cr4, {6} │ │ │ │ + movweq pc, #61444 @ 0xf004 @ │ │ │ │ + beq 0xfe9ffb58 │ │ │ │ @ instruction: 0xf645930b │ │ │ │ @ instruction: 0xf2c07cb9 │ │ │ │ - movwcs r0, #7178 @ 0x1c0a │ │ │ │ - vhsub.s8 d25, d6, d13 │ │ │ │ - vsubl.s8 q8, d0, d29 │ │ │ │ - movwls r0, #522 @ 0x20a │ │ │ │ - stmdbge r8, {r8, r9, sp} │ │ │ │ - svclt 0x0008459e │ │ │ │ - strbmi r4, [r0], -r2, ror #12 │ │ │ │ - stcne 3, cr15, [r1], {196} @ 0xc4 │ │ │ │ - ldreq pc, [ip, #-5] │ │ │ │ - streq lr, [ip, #-2629] @ 0xfffff5bb │ │ │ │ - eor pc, r0, sp, asr #17 │ │ │ │ - vabal.u8 , d4, d12 │ │ │ │ - vabal.u8 q9, d4, d3 │ │ │ │ - strls r4, [r9, #-1027] @ 0xfffffbfd │ │ │ │ - @ instruction: 0xf7f2940a │ │ │ │ - @ instruction: 0xf7fffe2d │ │ │ │ - stmib sp, {r2, r3, r4, r6, fp, ip, sp, pc}^ │ │ │ │ - strbmi r1, [r0], -r8, lsl #8 │ │ │ │ - stmib sp, {r3, r8, fp, sp, pc}^ │ │ │ │ - andls ip, ip, #41943040 @ 0x2800000 │ │ │ │ - @ instruction: 0xf8bcf7fa │ │ │ │ - svclt 0x00dbf7fe │ │ │ │ - ldrsbcs pc, [r0], #136 @ 0x88 @ │ │ │ │ - strle r0, [r3, #-1940] @ 0xfffff86c │ │ │ │ - svceq 0x000ef010 │ │ │ │ - svcge 0x00d2f43e │ │ │ │ - andvc pc, r0, pc, asr #8 │ │ │ │ - andmi pc, r0, r0, asr #5 │ │ │ │ - @ instruction: 0xf1b04010 │ │ │ │ - @ instruction: 0xf0016f80 │ │ │ │ - @ instruction: 0xf1a1813c │ │ │ │ - bcs 0x1f7b24 │ │ │ │ - andcs fp, r0, #148, 30 @ 0x250 │ │ │ │ - bcs 0xbfb10 │ │ │ │ - svcge 0x00c0f43e │ │ │ │ - strbmi r2, [r0], -r0, lsl #4 │ │ │ │ - strls r9, [r2], -r4, lsl #10 │ │ │ │ - @ instruction: 0xce00e9cd │ │ │ │ - andls r9, r3, #1342177280 @ 0x50000000 │ │ │ │ - blx 0xfe37530a │ │ │ │ - stmdalt fp!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - vmlal.s q9, d16, d0[0] │ │ │ │ - addsmi r0, r3, #208, 4 │ │ │ │ - mvnhi pc, #1 │ │ │ │ - rscshi pc, r5, #0, 4 │ │ │ │ - svcne 0x00c0f1b3 │ │ │ │ - ldrhi pc, [r8], #-1 │ │ │ │ - vrshr.s64 q9, q0, #64 │ │ │ │ - addsmi r0, r3, #192, 4 │ │ │ │ - mvnshi pc, #1 │ │ │ │ - vrshr.s64 d18, d16, #64 │ │ │ │ - addsmi r0, r3, #192, 4 │ │ │ │ - svcge 0x009cf47e │ │ │ │ - smullsne pc, r9, r8, r8 @ │ │ │ │ - ldrsbcc pc, [r0], #136 @ 0x88 @ │ │ │ │ - ldrsbcs pc, [r4], #136 @ 0x88 @ │ │ │ │ - @ instruction: 0xf0022900 │ │ │ │ - bicsmi r8, r2, #202 @ 0xca │ │ │ │ - movweq pc, #4098 @ 0x1002 @ │ │ │ │ - @ instruction: 0xf47e2b00 │ │ │ │ - @ instruction: 0xf3c4af8d │ │ │ │ - movwcs r2, #4611 @ 0x1203 │ │ │ │ - stmdbge r8, {r3, r9, ip, pc} │ │ │ │ - andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - andls r4, r9, #64, 12 @ 0x4000000 │ │ │ │ - andeq pc, pc, #4 │ │ │ │ - vsubw.u8 , q2, d0 │ │ │ │ - stmib sp, {r0, r1, sl, ip, sp}^ │ │ │ │ - andcs r2, r2, #167772160 @ 0xa000000 │ │ │ │ - @ instruction: 0xf7f1950c │ │ │ │ - @ instruction: 0xf7fefce7 │ │ │ │ - @ instruction: 0xf5b3bfee │ │ │ │ - @ instruction: 0xf0010fa0 │ │ │ │ - vqshl.s8 q4, q4, q0 │ │ │ │ - @ instruction: 0xf5b38307 │ │ │ │ - @ instruction: 0xf0010f80 │ │ │ │ - andscs r8, r0, #138412032 @ 0x8400000 │ │ │ │ - subeq pc, r0, #192, 4 │ │ │ │ + movwcs r0, #3082 @ 0xc0a │ │ │ │ + vsubl.u8 , d4, d0 │ │ │ │ + andls r2, r9, #805306368 @ 0x30000000 │ │ │ │ + eoreq pc, sp, #1610612740 @ 0x60000004 │ │ │ │ + andeq pc, sl, #192, 4 │ │ │ │ + ldrmi sl, [lr, #2312] @ 0x908 │ │ │ │ + strbtmi fp, [r2], -r8, lsl #30 │ │ │ │ + vmlsl.u q10, d4, d0[0] │ │ │ │ + @ instruction: 0xf0051c81 │ │ │ │ + b 0x11f87f4 │ │ │ │ + srsia sp, #12 │ │ │ │ + strls lr, [ip, #-32] @ 0xffffffe0 │ │ │ │ + strmi pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ + strne pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ + strls r9, [sp], #-1290 @ 0xfffffaf6 │ │ │ │ + mcr2 7, 1, pc, cr0, cr2, {7} @ │ │ │ │ + stmdalt fp, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + strne lr, [r8], #-2509 @ 0xfffff633 │ │ │ │ + stmdbge r8, {r6, r9, sl, lr} │ │ │ │ + strgt lr, [sl, #-2509] @ 0xfffff633 │ │ │ │ + @ instruction: 0xf7fa920c │ │ │ │ + @ instruction: 0xf7fef8af │ │ │ │ + @ instruction: 0xf8d8bfca │ │ │ │ + @ instruction: 0x079420d0 │ │ │ │ + @ instruction: 0xf010d503 │ │ │ │ + @ instruction: 0xf43e0f0e │ │ │ │ + @ instruction: 0xf44fafc1 │ │ │ │ + vaddl.s8 , d0, d0 │ │ │ │ + andsmi r4, r0, r0 │ │ │ │ + svcvs 0x0080f1b0 │ │ │ │ + cmpphi fp, r1 @ p-variant is OBSOLETE │ │ │ │ + andeq pc, r8, #1073741864 @ 0x40000028 │ │ │ │ + svclt 0x00942a05 │ │ │ │ + andcs r2, r1, #0, 4 │ │ │ │ + @ instruction: 0xf43e2a00 │ │ │ │ + andcs sl, r0, #700 @ 0x2bc │ │ │ │ + strls r4, [r4], -r0, asr #12 │ │ │ │ + stmib sp, {r1, r8, sl, ip, pc}^ │ │ │ │ + andls ip, r5, #0, 28 │ │ │ │ + @ instruction: 0xf7f99203 │ │ │ │ + @ instruction: 0xf7fffb7d │ │ │ │ + sbccs fp, r0, #1703936 @ 0x1a0000 │ │ │ │ + sbcseq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf0014293 │ │ │ │ - andscs r8, r0, #-1778384896 @ 0x96000000 │ │ │ │ - eorseq pc, r0, #192, 4 │ │ │ │ + vcge.s8 q4, q8, │ │ │ │ + @ instruction: 0xf1b382f7 │ │ │ │ + @ instruction: 0xf0011fc0 │ │ │ │ + sbcscs r8, r0, #721420288 @ 0x2b000000 │ │ │ │ + sbceq pc, r0, #192, 4 │ │ │ │ + @ instruction: 0xf0014293 │ │ │ │ + adcscs r8, r0, #184549376 @ 0xb000000 │ │ │ │ + sbceq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf47e4293 │ │ │ │ - @ instruction: 0xf404af61 │ │ │ │ - @ instruction: 0xf0044370 │ │ │ │ - @ instruction: 0xf3c4090f │ │ │ │ - vabdl.u8 q9, d4, d3 │ │ │ │ - @ instruction: 0xf5b34603 │ │ │ │ - @ instruction: 0xf0024f70 │ │ │ │ - movwcs r8, #4815 @ 0x12cf │ │ │ │ - strbmi sl, [r0], -r8, lsl #18 │ │ │ │ - vmov.i32 d20, #-905969664 @ 0xca000000 │ │ │ │ - stmib sp, {r0, r1, sl, ip, sp}^ │ │ │ │ - @ instruction: 0xf8cd7608 │ │ │ │ - stmib sp, {r3, r5, ip, pc}^ │ │ │ │ - @ instruction: 0xf7f1450b │ │ │ │ - @ instruction: 0xf7feff1b │ │ │ │ - @ instruction: 0xf5b3bf46 │ │ │ │ - @ instruction: 0xf47e0fa0 │ │ │ │ - adceq sl, r7, #260 @ 0x104 │ │ │ │ - strhi pc, [ip], #-320 @ 0xfffffec0 │ │ │ │ - cmnpmi pc, #36 @ p-variant is OBSOLETE @ 0x24 │ │ │ │ - rsbsne pc, pc, #81788928 @ 0x4e00000 │ │ │ │ - andeq pc, pc, #192, 4 │ │ │ │ - mvneq pc, #587202560 @ 0x23000000 │ │ │ │ - @ instruction: 0xd1084293 │ │ │ │ - ldrsbcs pc, [r0], #136 @ 0x88 @ │ │ │ │ - movwvc pc, #1103 @ 0x44f @ │ │ │ │ - movwmi pc, #704 @ 0x2c0 @ │ │ │ │ - @ instruction: 0xf0014393 │ │ │ │ - rsclt r8, r3, #248, 14 @ 0x3e00000 │ │ │ │ - strbmi sl, [r0], -r8, lsl #18 │ │ │ │ + @ instruction: 0xf898af8b │ │ │ │ + @ instruction: 0xf8d810d9 │ │ │ │ + @ instruction: 0xf8d830d0 │ │ │ │ + stmdbcs r0, {r2, r4, r6, r7, sp} │ │ │ │ + rschi pc, r3, r2 │ │ │ │ + @ instruction: 0xf00243d2 │ │ │ │ + blcs 0xb8050 │ │ │ │ + svcge 0x007cf47e │ │ │ │ andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - stmib sp, {r0, r1, r3, r4, r7}^ │ │ │ │ - andcs r2, r1, #872415232 @ 0x34000000 │ │ │ │ - stmib sp, {r0, r8, r9, sp}^ │ │ │ │ - vsubw.u8 q9, q2, d8 │ │ │ │ - vmlal.u , d20, d0[0] │ │ │ │ - vsubw.u8 q10, q2, d3 │ │ │ │ - stmib sp, {r0, r1, sl, ip, sp}^ │ │ │ │ - strls r2, [ip], #-778 @ 0xfffffcf6 │ │ │ │ - @ instruction: 0xf8f8f7f3 │ │ │ │ - svclt 0x0089f7fe │ │ │ │ - svceq 0x00a0f5b2 │ │ │ │ - svcge 0x000ef47e │ │ │ │ - @ instruction: 0xf10202a2 │ │ │ │ - eoreq r8, r3, #82 @ 0x52 │ │ │ │ - strhi pc, [r6, #-256] @ 0xffffff00 │ │ │ │ - cmnpvs r0, #4, 8 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ - svcvs 0x0070f5b3 │ │ │ │ - svcge 0x0002f47e │ │ │ │ - movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ - rsclt r9, r3, #8, 6 @ 0x20000000 │ │ │ │ - strbmi sl, [r0], -r8, lsl #18 │ │ │ │ + andls r2, r8, #67108864 @ 0x4000000 │ │ │ │ + @ instruction: 0xf3c4a908 │ │ │ │ + strbmi r4, [r0], -r3, lsl #4 │ │ │ │ + @ instruction: 0xf0049209 │ │ │ │ + movwls r0, #527 @ 0x20f │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ - addseq r2, fp, pc, lsl #4 │ │ │ │ - stmib sp, {r2, r3, r8, sl, ip, pc}^ │ │ │ │ - movwls r4, #45577 @ 0xb209 │ │ │ │ - ldc2 7, cr15, [ip, #-1000] @ 0xfffffc18 │ │ │ │ - mrclt 7, 7, APSR_nzcv, cr1, cr14, {7} │ │ │ │ - andpl pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ - rsbmi pc, r0, #192, 4 │ │ │ │ - movweq lr, #10756 @ 0x2a04 │ │ │ │ - svceq 0x00c0f5b3 │ │ │ │ - ldrhi pc, [pc, -r1]! │ │ │ │ - orrshi pc, r1, #0, 4 │ │ │ │ - svcne 0x0000f5b3 │ │ │ │ - ldrbhi pc, [r4], r1 @ │ │ │ │ + strcs lr, [sl], #-2509 @ 0xfffff633 │ │ │ │ + strls r2, [ip, #-514] @ 0xfffffdfe │ │ │ │ + ldc2l 7, cr15, [sl], {241} @ 0xf1 │ │ │ │ + svclt 0x00ddf7fe │ │ │ │ + svceq 0x00a0f5b3 │ │ │ │ + strbthi pc, [fp], #-1 @ │ │ │ │ + movwhi pc, #37376 @ 0x9200 @ │ │ │ │ svceq 0x0080f5b3 │ │ │ │ - strthi pc, [r6], r1 │ │ │ │ - @ instruction: 0xf47f2b00 │ │ │ │ - @ instruction: 0xf004ae9e │ │ │ │ - bcs 0x8b80a0 │ │ │ │ - strhi pc, [r1, #2]! │ │ │ │ - rscseq pc, pc, #20 │ │ │ │ - ldrmi lr, [r4], -pc, asr #20 │ │ │ │ - @ instruction: 0xf0024617 │ │ │ │ - vst3.32 {d24-d26}, [pc :256], ip │ │ │ │ - vmlal.s , d0, d0[0] │ │ │ │ - andsmi r0, r4, #16, 4 │ │ │ │ - strhi pc, [pc, #2]! @ 0xb7506 │ │ │ │ - str r2, [sl], r0, lsl #4 │ │ │ │ - movtpl pc, #5060 @ 0x13c4 @ │ │ │ │ - svceq 0x0030f014 │ │ │ │ - @ instruction: 0xf47e930d │ │ │ │ - @ instruction: 0xf3c4aebd │ │ │ │ - vaddw.u8 q9, q2, d3 │ │ │ │ - stmdbcs sp, {r8, r9, ip, lr} │ │ │ │ - andcs fp, r1, #24, 30 @ 0x60 │ │ │ │ - @ instruction: 0xf002290f │ │ │ │ - andls r8, r0, #232 @ 0xe8 │ │ │ │ + ldrhi pc, [r4, #-1]! │ │ │ │ + vmov.i32 d18, #0 @ 0x00000000 │ │ │ │ + addsmi r0, r3, #64, 4 │ │ │ │ + strthi pc, [r9], #1 │ │ │ │ + vmov.i32 d18, #0 @ 0x00000000 │ │ │ │ + addsmi r0, r3, #48, 4 │ │ │ │ + svcge 0x0050f47e │ │ │ │ + cmnpmi r0, #4, 8 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ + stmdbeq pc, {r2, ip, sp, lr, pc} @ │ │ │ │ + strmi pc, [r3, -r4, asr #7] │ │ │ │ + strcs pc, [r3], -r4, asr #7 │ │ │ │ + svcmi 0x0070f5b3 │ │ │ │ + rschi pc, r9, #2 │ │ │ │ + stmdbge r8, {r0, r8, r9, sp} │ │ │ │ + ldrmi r4, [sl], -r0, asr #12 │ │ │ │ + strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ + strvs lr, [r8, -sp, asr #19] │ │ │ │ + eorls pc, r8, sp, asr #17 │ │ │ │ + strmi lr, [fp, #-2509] @ 0xfffff633 │ │ │ │ + @ instruction: 0xff0ef7f1 │ │ │ │ + svclt 0x0035f7fe │ │ │ │ + svceq 0x00a0f5b3 │ │ │ │ + svcge 0x0030f47e │ │ │ │ + @ instruction: 0xf14002a7 │ │ │ │ + @ instruction: 0xf0248415 │ │ │ │ + @ instruction: 0xf64e437f │ │ │ │ + vmvn.i32 , #3840 @ 0x00000f00 │ │ │ │ + vld1.8 {d0-d3}, [r3] │ │ │ │ + addsmi r0, r3, #224, 6 @ 0x80000003 │ │ │ │ + @ instruction: 0xf8d8d108 │ │ │ │ + vst4. {d18-d21}, [pc :64], r0 │ │ │ │ + vsubw.s8 , q0, d0 │ │ │ │ + orrsmi r4, r3, #0, 6 │ │ │ │ + andshi pc, r1, r2 │ │ │ │ + stmdbge r8, {r0, r1, r5, r6, r7, r9, ip, sp, pc} │ │ │ │ vmlsl.u q10, d4, d0[0] │ │ │ │ - tstls sl, r3, lsl #4 │ │ │ │ - stmdbge r8, {r0, r1, r3, r9, ip, pc} │ │ │ │ - adcspl pc, sp, #68, 12 @ 0x4400000 │ │ │ │ - andeq pc, r5, #192, 4 │ │ │ │ - streq pc, [pc], #-4 @ 0xb7544 │ │ │ │ - strls r9, [ip], #-776 @ 0xfffffcf8 │ │ │ │ - strls r2, [r9], #-1024 @ 0xfffffc00 │ │ │ │ - mcr2 7, 1, pc, cr2, cr2, {7} @ │ │ │ │ - svclt 0x0015f7fe │ │ │ │ - vmvn.i32 d18, #0 @ 0x00000000 │ │ │ │ - eormi r0, r2, r0, ror r2 │ │ │ │ - stceq 0, cr15, [pc], {4} │ │ │ │ - smlabtcs r3, r4, r3, pc @ │ │ │ │ - svceq 0x0080f5b2 │ │ │ │ - strmi pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ - ldrhi pc, [r5], #2 │ │ │ │ - addhi pc, r3, #0, 4 │ │ │ │ - svcne 0x0010f1b2 │ │ │ │ - strbthi pc, [sl], #-2 @ │ │ │ │ - ldrbhi pc, [ip, -r0, lsl #4]! @ │ │ │ │ + addseq r2, fp, r3, lsl #4 │ │ │ │ + movwcs lr, #55757 @ 0xd9cd │ │ │ │ + movwcs r2, #4609 @ 0x1201 │ │ │ │ + movwcs lr, #35277 @ 0x89cd │ │ │ │ + sbcpl pc, r0, #196, 6 @ 0x10000003 │ │ │ │ + movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ + strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ + movwcs lr, #43469 @ 0xa9cd │ │ │ │ + @ instruction: 0xf7f3940c │ │ │ │ + @ instruction: 0xf7fef8eb │ │ │ │ + @ instruction: 0xf5b2bf78 │ │ │ │ + @ instruction: 0xf47e0fa0 │ │ │ │ + adceq sl, r2, #4048 @ 0xfd0 │ │ │ │ + rsbhi pc, fp, r2, lsl #2 │ │ │ │ + @ instruction: 0xf1000223 │ │ │ │ + vst3.8 {d8,d10,d12}, [r4 :64], r2 │ │ │ │ + @ instruction: 0xf5b36370 │ │ │ │ + @ instruction: 0xf47e6f70 │ │ │ │ + @ instruction: 0xf3c4aef1 │ │ │ │ + movwls r4, #33539 @ 0x8303 │ │ │ │ + stmdbge r8, {r0, r1, r5, r6, r7, r9, ip, sp, pc} │ │ │ │ + vmlsl.u q10, d4, d0[0] │ │ │ │ + andcs r3, pc, #50331648 @ 0x3000000 │ │ │ │ + strls r0, [ip, #-155] @ 0xffffff65 │ │ │ │ + andmi lr, r9, #3358720 @ 0x334000 │ │ │ │ + @ instruction: 0xf7fa930b │ │ │ │ + @ instruction: 0xf7fefd0f │ │ │ │ + @ instruction: 0xf44fbee0 │ │ │ │ + vsubl.s8 , d0, d0 │ │ │ │ + b 0x1c7f14 │ │ │ │ + @ instruction: 0xf5b30302 │ │ │ │ + @ instruction: 0xf0010fc0 │ │ │ │ + vaba.s8 q4, q0, q3 │ │ │ │ + @ instruction: 0xf5b38398 │ │ │ │ + @ instruction: 0xf0011f00 │ │ │ │ + @ instruction: 0xf5b386eb │ │ │ │ + @ instruction: 0xf0010f80 │ │ │ │ + blcs 0xd90a8 │ │ │ │ + mrcge 4, 4, APSR_nzcv, cr14, cr15, {3} │ │ │ │ + rsceq pc, pc, #4 │ │ │ │ @ instruction: 0xf0022a20 │ │ │ │ - vcge.s8 q4, q9, q13 │ │ │ │ - bcs 0xd7eec │ │ │ │ - ldrhi pc, [r4], #2 │ │ │ │ - strbmi r9, [r0], -r8, lsl #2 │ │ │ │ - @ instruction: 0xf645a908 │ │ │ │ + @ instruction: 0xf01485d4 │ │ │ │ + b 0x14781c4 │ │ │ │ + @ instruction: 0x46174614 │ │ │ │ + strbthi pc, [r8], #2 @ │ │ │ │ + subvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ + andseq pc, r0, #192, 4 │ │ │ │ + @ instruction: 0xf0024214 │ │ │ │ + andcs r8, r0, #947912704 @ 0x38800000 │ │ │ │ + vrsubhn.i16 d30, q10, q5 │ │ │ │ + @ instruction: 0xf0145341 │ │ │ │ + movwls r0, #57136 @ 0xdf30 │ │ │ │ + mcrge 4, 5, pc, cr12, cr14, {3} @ │ │ │ │ + smlabtcs r3, r4, r3, pc @ │ │ │ │ + movwpl pc, #964 @ 0x3c4 @ │ │ │ │ + svclt 0x0018290d │ │ │ │ + stmdbcs pc, {r0, r9, sp} @ │ │ │ │ + tstphi r1, r2 @ p-variant is OBSOLETE │ │ │ │ + strbmi r9, [r0], -r0, lsl #4 │ │ │ │ + andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + andls r9, fp, #-2147483646 @ 0x80000002 │ │ │ │ + @ instruction: 0xf644a908 │ │ │ │ + vrshr.s64 d21, d29, #64 │ │ │ │ + @ instruction: 0xf0040205 │ │ │ │ + movwls r0, #33807 @ 0x840f │ │ │ │ + strcs r9, [r0], #-1036 @ 0xfffffbf4 │ │ │ │ + @ instruction: 0xf7f29409 │ │ │ │ + @ instruction: 0xf7fefe15 │ │ │ │ + eorscs fp, r0, #4, 30 │ │ │ │ + rsbseq pc, r0, #192, 4 │ │ │ │ + @ instruction: 0xf0044022 │ │ │ │ + vmull.u8 q8, d4, d15 │ │ │ │ + @ instruction: 0xf5b24e03 │ │ │ │ + @ instruction: 0xf3c40f80 │ │ │ │ + @ instruction: 0xf0022403 │ │ │ │ + vshl.s8 q4, , q8 │ │ │ │ + @ instruction: 0xf1b28285 │ │ │ │ + @ instruction: 0xf0021f10 │ │ │ │ + vqshl.s8 d8, d5, d16 │ │ │ │ + bcs 0x8d9480 │ │ │ │ + strthi pc, [r6], #-2 │ │ │ │ + rsbshi pc, r3, #536870912 @ 0x20000000 │ │ │ │ + @ instruction: 0xf0022a00 │ │ │ │ + stmdbge r8, {r0, r6, r7, sl, pc} │ │ │ │ + @ instruction: 0xf6454640 │ │ │ │ vsubl.s8 , d16, d29 │ │ │ │ - strls r0, [r9], #-522 @ 0xfffffdf6 │ │ │ │ + strls r0, [r8], #-522 @ 0xfffffdf6 │ │ │ │ + eor pc, r4, sp, asr #17 │ │ │ │ strgt lr, [sl, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf7f1950c │ │ │ │ - @ instruction: 0xf7fef8b7 │ │ │ │ - adceq fp, r7, #1824 @ 0x720 │ │ │ │ - strbhi pc, [r8, r1, lsl #2]! @ │ │ │ │ + @ instruction: 0xf7fef8a9 │ │ │ │ + adceq fp, r7, #96, 28 @ 0x600 │ │ │ │ + andhi pc, r0, r2, lsl #2 │ │ │ │ movweq pc, #1044 @ 0x414 @ │ │ │ │ - strhi pc, [r5, #64]! @ 0x40 │ │ │ │ + ldrhi pc, [r1, #64]! @ 0x40 │ │ │ │ vpmax.s8 d16, d15, d17 │ │ │ │ eormi r0, r3, pc, lsr r3 │ │ │ │ ldrsbeq pc, [r0], #136 @ 0x88 @ │ │ │ │ - streq pc, [pc, #-1] @ 0xb75cb │ │ │ │ andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + streq pc, [pc, #-1] @ 0xb76ab │ │ │ │ svcmi 0x0070f5b3 │ │ │ │ - strbhi pc, [r3, #-1] @ │ │ │ │ + ldrbhi pc, [r7, #-1] @ │ │ │ │ @ instruction: 0xf57e0700 │ │ │ │ - rsclt sl, r3, #1424 @ 0x590 │ │ │ │ + rsclt sl, r3, #1136 @ 0x470 │ │ │ │ stmdbge r8, {r3, r9, ip, pc} │ │ │ │ andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - strcs r4, [pc], #-1600 @ 0xb75ec │ │ │ │ + strcs r4, [pc], #-1600 @ 0xb76c8 │ │ │ │ andpl lr, r9, #3358720 @ 0x334000 │ │ │ │ strls r2, [fp], #-514 @ 0xfffffdfe │ │ │ │ movwcs r0, #156 @ 0x9c │ │ │ │ @ instruction: 0xf7fa940c │ │ │ │ - @ instruction: 0xf7fefcb3 │ │ │ │ - stcleq 14, cr11, [r3, #-760]! @ 0xfffffd08 │ │ │ │ + @ instruction: 0xf7fefca5 │ │ │ │ + stcleq 14, cr11, [r3, #-688]! @ 0xfffffd50 │ │ │ │ setend be │ │ │ │ - @ instruction: 0xf64f87ab │ │ │ │ + @ instruction: 0xf64f87c3 │ │ │ │ vmlal.s , d16, d0[4] │ │ │ │ eormi r0, r2, pc, lsl #4 │ │ │ │ svccs 0x005cf5b2 │ │ │ │ - mrcge 4, 1, APSR_nzcv, cr10, cr14, {3} │ │ │ │ + mcrge 4, 1, pc, cr8, cr14, {3} @ │ │ │ │ ldrsbcs pc, [r0], #136 @ 0x88 @ │ │ │ │ andvc pc, r2, #33554432 @ 0x2000000 │ │ │ │ @ instruction: 0xf47e2a08 │ │ │ │ - @ instruction: 0xf003ae33 │ │ │ │ + @ instruction: 0xf003ae21 │ │ │ │ andcs r0, r2, #67108864 @ 0x4000000 │ │ │ │ tstpeq pc, r4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf7f84640 │ │ │ │ - @ instruction: 0xf7fefcb9 │ │ │ │ - vmull.p8 , d20, d16 │ │ │ │ + @ instruction: 0xf7fefcab │ │ │ │ + vmull.p8 , d20, d14 │ │ │ │ eoreq r5, r6, #64, 4 │ │ │ │ - cmnphi r7, #64, 2 @ p-variant is OBSOLETE │ │ │ │ + cmnphi pc, #64, 2 @ p-variant is OBSOLETE │ │ │ │ mvnvc pc, #82837504 @ 0x4f00000 │ │ │ │ movweq pc, #62144 @ 0xf2c0 @ │ │ │ │ @ instruction: 0xf5b34023 │ │ │ │ @ instruction: 0xf47e2f5c │ │ │ │ - stmdbge r8, {r0, r1, r3, r4, r9, sl, fp, sp, pc} │ │ │ │ + stmdbge r8, {r0, r3, r9, sl, fp, sp, pc} │ │ │ │ @ instruction: 0xf0044640 │ │ │ │ movwcs r0, #5151 @ 0x141f │ │ │ │ strls r9, [r8], #-521 @ 0xfffffdf7 │ │ │ │ strcc lr, [sl, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf7f8950c │ │ │ │ - @ instruction: 0xf7fefddf │ │ │ │ - rsclt fp, r3, #14, 28 @ 0xe0 │ │ │ │ - strbmi sl, [r0], -r8, lsl #18 │ │ │ │ - andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - strcc pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ - andls r0, sp, #155 @ 0x9b │ │ │ │ - sbcpl pc, r0, #196, 6 @ 0x10000003 │ │ │ │ - vsubw.u8 , q2, d14 │ │ │ │ - andls r4, sl, #201326592 @ 0xc000000 │ │ │ │ - stmib sp, {r0, r9, sp}^ │ │ │ │ - adceq r3, r3, #46137344 @ 0x2c00000 │ │ │ │ - movwcs fp, #3924 @ 0xf54 │ │ │ │ - stmib sp, {r0, r8, r9, sp}^ │ │ │ │ - @ instruction: 0xf7f22308 │ │ │ │ - @ instruction: 0xf7feff75 │ │ │ │ - vqrdmlah.s , q2, d0[6] │ │ │ │ - vmull.p8 , d4, d0 │ │ │ │ - @ instruction: 0xf0041201 │ │ │ │ - beq 0xfe9f82f8 │ │ │ │ + @ instruction: 0xf7fefdd1 │ │ │ │ + @ instruction: 0xf3c4bdfc │ │ │ │ + movwls r2, #54019 @ 0xd303 │ │ │ │ + vmlal.u , d20, d3[4] │ │ │ │ + strbmi r5, [r0], -r0, asr #3 │ │ │ │ + stmdbge r8, {r1, r3, r8, ip, pc} │ │ │ │ + andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + movwls r0, #57499 @ 0xe09b │ │ │ │ + movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ + andcc lr, fp, #3358720 @ 0x334000 │ │ │ │ + @ instruction: 0xf04f02a3 │ │ │ │ + svclt 0x00540201 │ │ │ │ + movwcs r2, #4864 @ 0x1300 │ │ │ │ + movwcs lr, #35277 @ 0x89cd │ │ │ │ + @ instruction: 0xff66f7f2 │ │ │ │ + mrclt 7, 2, APSR_nzcv, cr5, cr14, {7} │ │ │ │ + cdppl 3, 0, cr15, cr0, cr4, {6} │ │ │ │ + movweq pc, #61444 @ 0xf004 @ │ │ │ │ + beq 0xfe9fff9c │ │ │ │ vcgt.s8 d25, d6, d11 │ │ │ │ vmull.s8 , d0, d25 │ │ │ │ - movwcs r0, #7178 @ 0x1c0a │ │ │ │ - vhsub.s8 d25, d6, d13 │ │ │ │ - vmov.i32 , #3328 @ 0x00000d00 │ │ │ │ - movwls r0, #522 @ 0x20a │ │ │ │ - stmdbge r8, {r8, r9, sp} │ │ │ │ - svclt 0x0008459e │ │ │ │ - strbmi r4, [r0], -r2, ror #12 │ │ │ │ - stcne 3, cr15, [r1], {196} @ 0xc4 │ │ │ │ - ldreq pc, [ip, #-5] │ │ │ │ - streq lr, [ip, #-2629] @ 0xfffff5bb │ │ │ │ - eor pc, r0, sp, asr #17 │ │ │ │ - vabal.u8 , d4, d12 │ │ │ │ - vabal.u8 q9, d4, d3 │ │ │ │ - strls r4, [r9, #-1027] @ 0xfffffbfd │ │ │ │ - @ instruction: 0xf7f2940a │ │ │ │ - @ instruction: 0xf7fefc0d │ │ │ │ - beq 0xfe966ff8 │ │ │ │ - cmnpvs r0, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ - tstpeq r0, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ - andseq pc, ip, #2 │ │ │ │ - addne pc, r1, r4, asr #7 │ │ │ │ - stcne 3, cr15, [r1], {196} @ 0xc4 │ │ │ │ - streq lr, [r0, #-2626] @ 0xfffff5be │ │ │ │ - vsubw.u8 q10, q10, d17 │ │ │ │ - @ instruction: 0xf0044003 │ │ │ │ - @ instruction: 0xf8cd020f │ │ │ │ - andls ip, sl, r4, lsr r0 │ │ │ │ - ldrhi pc, [r0], -r0 │ │ │ │ - vst1.8 {d25-d28}, [pc], fp │ │ │ │ - vmvn.i32 q11, #0 @ 0x00000000 │ │ │ │ - strls r0, [ip, #-527] @ 0xfffffdf1 │ │ │ │ - vaddl.u8 q10, d4, d18 │ │ │ │ - vabal.u8 , d4, d0 │ │ │ │ - stmib sp, {r0, r1, sl, sp}^ │ │ │ │ - vst3.8 {d21-d23}, [pc], r8 │ │ │ │ - vmov.i32 q11, #0 @ 0x00000000 │ │ │ │ - adcmi r0, r2, #218103808 @ 0xd000000 │ │ │ │ - andcs fp, r1, #20, 30 @ 0x50 │ │ │ │ - @ instruction: 0xf6442202 │ │ │ │ - vmvn.i32 d22, #851968 @ 0x000d0000 │ │ │ │ - andls r0, r0, #83886080 @ 0x5000000 │ │ │ │ - addne pc, sp, #1610612740 @ 0x60000004 │ │ │ │ + movwcs r0, #3082 @ 0xc0a │ │ │ │ + vsubl.u8 , d4, d0 │ │ │ │ + andls r2, r9, #805306368 @ 0x30000000 │ │ │ │ + subsne pc, sp, #1610612740 @ 0x60000004 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ - strbmi sl, [r0], -r8, lsl #18 │ │ │ │ - svclt 0x00082d00 │ │ │ │ - @ instruction: 0xf7f24622 │ │ │ │ - @ instruction: 0xf7fefbcf │ │ │ │ - beq 0xfe9a6f7c │ │ │ │ - cmnpvs r0, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ - tstpeq r0, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ - tstpeq ip, #3 @ p-variant is OBSOLETE │ │ │ │ - addne pc, r1, #196, 6 @ 0x10000003 │ │ │ │ + ldrmi sl, [lr, #2312] @ 0x908 │ │ │ │ + strbtmi fp, [r2], -r8, lsl #30 │ │ │ │ + vmlsl.u q10, d4, d0[0] │ │ │ │ + @ instruction: 0xf0051c81 │ │ │ │ + b 0x11f8c38 │ │ │ │ + srsia sp, #12 │ │ │ │ + strls lr, [ip, #-32] @ 0xffffffe0 │ │ │ │ + strmi pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ + strne pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ + strls r9, [sp], #-1290 @ 0xfffffaf6 │ │ │ │ + blx 0x757aa │ │ │ │ + mcrlt 7, 1, pc, cr9, cr14, {7} @ │ │ │ │ + vst1.32 {d16-d17}, [pc :128], r2 │ │ │ │ + vbic.i32 q11, #0 @ 0x00000000 │ │ │ │ + @ instruction: 0xf0020110 │ │ │ │ + vmov.i32 d16, #52224 @ 0x0000cc00 │ │ │ │ + vaddl.u8 , d20, d1 │ │ │ │ + b 0x113e800 │ │ │ │ + @ instruction: 0x43a10500 │ │ │ │ andmi pc, r3, r4, asr #7 │ │ │ │ - stceq 0, cr15, [pc], {4} │ │ │ │ - vorr.i32 d20, #51712 @ 0x0000ca00 │ │ │ │ - @ instruction: 0x43a11501 │ │ │ │ + andeq pc, pc, #4 │ │ │ │ + eorsgt pc, r4, sp, asr #17 │ │ │ │ @ instruction: 0xf000900a │ │ │ │ - stmdbge r8, {r0, r6, r7, r8, sl, pc} │ │ │ │ - vmlsl.u q10, d4, d0[0] │ │ │ │ - @ instruction: 0xf8cd5300 │ │ │ │ - vaddl.u8 q14, d4, d28 │ │ │ │ - stmib sp, {r0, r1, sl, sp}^ │ │ │ │ - stmib sp, {r2, r3, r8, sl, sp}^ │ │ │ │ - @ instruction: 0xf7fa3408 │ │ │ │ - @ instruction: 0xf7feff0f │ │ │ │ - @ instruction: 0xf404bdda │ │ │ │ - @ instruction: 0xf5b34370 │ │ │ │ - tstle r4, r0, ror pc │ │ │ │ - ldrsbcc pc, [r0], #136 @ 0x88 @ │ │ │ │ - @ instruction: 0xf53e0698 │ │ │ │ - @ instruction: 0xf8d8add0 │ │ │ │ - vaddl.u8 , d20, d8 │ │ │ │ - strbmi r0, [r0], -fp, lsl #4 │ │ │ │ - stmdbge r8, {r0, r2, r3, r9, ip, pc} │ │ │ │ - movweq pc, #61443 @ 0xf003 @ │ │ │ │ - vsubl.u8 q9, d4, d8 │ │ │ │ - vmls.f , q10, d0[0] │ │ │ │ - strls r3, [sl, #-1027] @ 0xfffffbfd │ │ │ │ - strcs r9, [r0, #-1036] @ 0xfffffbf4 │ │ │ │ - strls r2, [fp], #-1039 @ 0xfffffbf1 │ │ │ │ - stmib sp, {r0, sl, sp}^ │ │ │ │ - @ instruction: 0xf7f34508 │ │ │ │ - @ instruction: 0xf7feffa7 │ │ │ │ - @ instruction: 0xf404bdb6 │ │ │ │ - @ instruction: 0xf5b34370 │ │ │ │ - @ instruction: 0xf43e4f70 │ │ │ │ - @ instruction: 0xf8d8adb0 │ │ │ │ - vaddl.u8 , d20, d8 │ │ │ │ - strbmi r0, [r0], -fp, lsl #4 │ │ │ │ - stmdbge r8, {r0, r2, r3, r9, ip, pc} │ │ │ │ - movweq pc, #61443 @ 0xf003 @ │ │ │ │ - vsubl.u8 q9, d4, d9 │ │ │ │ - vmls.f , q10, d0[0] │ │ │ │ - strls r3, [sl, #-1027] @ 0xfffffbfd │ │ │ │ - strcs r9, [r0, #-1036] @ 0xfffffbf4 │ │ │ │ - strls r2, [fp], #-1039 @ 0xfffffbf1 │ │ │ │ - stmib sp, {r0, sl, sp}^ │ │ │ │ - @ instruction: 0xf7f34508 │ │ │ │ - @ instruction: 0xf7feff87 │ │ │ │ - @ instruction: 0xf44fbd96 │ │ │ │ - vorr.i32 d22, #0 @ 0x00000000 │ │ │ │ - eormi r0, r3, r0, lsl #7 │ │ │ │ - svcvs 0x0010f5b3 │ │ │ │ - ldrhi pc, [r9, -r1] │ │ │ │ - cmnpvs r0, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ - orreq pc, r0, #192, 4 │ │ │ │ - @ instruction: 0xf5b34023 │ │ │ │ - @ instruction: 0xf0006f40 │ │ │ │ - @ instruction: 0xf5b386f7 │ │ │ │ - @ instruction: 0xf0026f60 │ │ │ │ - vst2.32 {d24-d27}, [pc :64], fp │ │ │ │ - vbic.i32 q11, #3072 @ 0x00000c00 │ │ │ │ - andsmi r0, ip, #128, 6 │ │ │ │ - stcge 4, cr15, [r2, #-504] @ 0xfffffe08 │ │ │ │ + andls r8, fp, #28311552 @ 0x1b00000 │ │ │ │ + rsbsvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ + andeq pc, pc, #192, 4 │ │ │ │ + eormi r9, r2, ip, lsl #10 │ │ │ │ + strpl pc, [r0, #-964] @ 0xfffffc3c │ │ │ │ + strcs pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ + strpl lr, [r8], #-2509 @ 0xfffff633 │ │ │ │ + ldrbvs pc, [r0], #-1103 @ 0xfffffbb1 @ │ │ │ │ + streq pc, [sp], #-704 @ 0xfffffd40 │ │ │ │ + svclt 0x001442a2 │ │ │ │ + andcs r2, r2, #268435456 @ 0x10000000 │ │ │ │ + ldrtvs pc, [sp], #-1604 @ 0xfffff9bc @ │ │ │ │ + streq pc, [r5], #-704 @ 0xfffffd40 │ │ │ │ + vhsub.s8 d25, d6, d0 │ │ │ │ + vsubl.s8 , d16, d13 │ │ │ │ + stmdbge r8, {r1, r3, r9} │ │ │ │ + stccs 6, cr4, [r0, #-256] @ 0xffffff00 │ │ │ │ + strtmi fp, [r2], -r8, lsl #30 │ │ │ │ + blx 0xff0f5826 │ │ │ │ + stcllt 7, cr15, [fp, #1016]! @ 0x3f8 │ │ │ │ + vst1.32 {d16-d17}, [pc :128], r3 │ │ │ │ + vbic.i32 q11, #0 @ 0x00000000 │ │ │ │ + @ instruction: 0xf0030110 │ │ │ │ + vorr.i32 d16, #52224 @ 0x0000cc00 │ │ │ │ + vsubl.u8 , d20, d1 │ │ │ │ + @ instruction: 0xf0044003 │ │ │ │ + tstmi sl, #3840 @ 0xf00 │ │ │ │ + strne pc, [r1, #-964] @ 0xfffffc3c │ │ │ │ + andls r4, sl, r1, lsr #7 │ │ │ │ + strbhi pc, [ip] @ │ │ │ │ + strbmi sl, [r0], -r8, lsl #18 │ │ │ │ + movwpl pc, #964 @ 0x3c4 @ │ │ │ │ + eorgt pc, ip, sp, asr #17 │ │ │ │ + strcs pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ + strcs lr, [ip, #-2509] @ 0xfffff633 │ │ │ │ + strcc lr, [r8], #-2509 @ 0xfffff633 │ │ │ │ + @ instruction: 0xff00f7fa │ │ │ │ + stcllt 7, cr15, [r7, #1016] @ 0x3f8 │ │ │ │ cmnpmi r0, #4, 8 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ svcmi 0x0070f5b3 │ │ │ │ - ldclge 4, cr15, [r3, #-248]! @ 0xffffff08 │ │ │ │ - stmdage r8, {r0, r5, r9, sl, lr} │ │ │ │ - @ instruction: 0xf8fcf7ef │ │ │ │ + @ instruction: 0xf8d8d104 │ │ │ │ + @ instruction: 0x069830d0 │ │ │ │ + ldcge 5, cr15, [sp, #248]! @ 0xf8 │ │ │ │ ldrdcc pc, [r8], r8 │ │ │ │ - andcs r4, r9, #64, 12 @ 0x4000000 │ │ │ │ + andeq pc, fp, #196, 6 @ 0x10000003 │ │ │ │ + andls r4, sp, #64, 12 @ 0x4000000 │ │ │ │ @ instruction: 0xf003a908 │ │ │ │ - @ instruction: 0xf7f4030f │ │ │ │ - @ instruction: 0xf7fef86d │ │ │ │ - @ instruction: 0xf44fbd64 │ │ │ │ - vmov.i32 d22, #0 @ 0x00000000 │ │ │ │ - eormi r0, r2, r0, lsl #5 │ │ │ │ - svcvs 0x0010f5b2 │ │ │ │ - ldrhi pc, [pc, -r1] │ │ │ │ - rsbsvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ - addeq pc, r0, #192, 4 │ │ │ │ - @ instruction: 0xf5b24022 │ │ │ │ - @ instruction: 0xf0006f40 │ │ │ │ - @ instruction: 0xf5b287e0 │ │ │ │ - @ instruction: 0xf0026f60 │ │ │ │ - vst1.16 {d24-d27}, [pc :64], fp │ │ │ │ - vbic.i32 q11, #3072 @ 0x00000c00 │ │ │ │ - andsmi r0, ip, #128, 6 │ │ │ │ - ldclge 4, cr15, [r0], {126} @ 0x7e │ │ │ │ + andcs r0, r8, #1006632960 @ 0x3c000000 │ │ │ │ + strbpl pc, [r0, #964] @ 0x3c4 @ │ │ │ │ + strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ + strls r9, [ip], #-1290 @ 0xfffffaf6 │ │ │ │ + strcs r2, [pc], #-1280 @ 0xb78e0 │ │ │ │ + strcs r9, [r1], #-1035 @ 0xfffffbf5 │ │ │ │ + strmi lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ + @ instruction: 0xff98f7f3 │ │ │ │ + stclt 7, cr15, [r3, #1016]! @ 0x3f8 │ │ │ │ cmnpmi r0, #4, 8 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ svcmi 0x0070f5b3 │ │ │ │ - @ instruction: 0xf8d8d104 │ │ │ │ - @ instruction: 0x069f30d0 │ │ │ │ - ldcge 5, cr15, [sp, #-248]! @ 0xffffff08 │ │ │ │ - stmdage r8, {r0, r5, r9, sl, lr} │ │ │ │ - @ instruction: 0xf8c6f7ef │ │ │ │ + ldcge 4, cr15, [sp, #248] @ 0xf8 │ │ │ │ ldrdcc pc, [r8], r8 │ │ │ │ - andcs r4, r8, #64, 12 @ 0x4000000 │ │ │ │ + andeq pc, fp, #196, 6 @ 0x10000003 │ │ │ │ + andls r4, sp, #64, 12 @ 0x4000000 │ │ │ │ @ instruction: 0xf003a908 │ │ │ │ - @ instruction: 0xf7f4030f │ │ │ │ - @ instruction: 0xf7fef837 │ │ │ │ - @ instruction: 0xf5b3bd2e │ │ │ │ - @ instruction: 0xf0010f60 │ │ │ │ - rsbcs r8, r0, #172 @ 0xac │ │ │ │ - rsceq pc, r0, #192, 4 │ │ │ │ - @ instruction: 0xf0014293 │ │ │ │ - @ instruction: 0xf1b38093 │ │ │ │ - @ instruction: 0xf47e1fd0 │ │ │ │ - @ instruction: 0xf8d8aca9 │ │ │ │ - @ instruction: 0x464030d0 │ │ │ │ - @ instruction: 0xf57e071b │ │ │ │ - movwcs sl, #7331 @ 0x1ca3 │ │ │ │ - andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - andls sl, r8, #8, 18 @ 0x20000 │ │ │ │ - andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - @ instruction: 0xf0049209 │ │ │ │ - vsubl.u8 q8, d4, d15 │ │ │ │ - stmib sp, {r0, r1, sl, ip, sp}^ │ │ │ │ - ldrmi r2, [sl], -sl, lsl #8 │ │ │ │ - @ instruction: 0xf7f1950c │ │ │ │ - @ instruction: 0xf7fefee3 │ │ │ │ - addcs fp, r0, #384 @ 0x180 │ │ │ │ - sbceq pc, r0, #192, 4 │ │ │ │ - @ instruction: 0xf0014293 │ │ │ │ - addscs r8, r0, #1879048197 @ 0x70000005 │ │ │ │ - sbceq pc, r0, #192, 4 │ │ │ │ - @ instruction: 0xf0014293 │ │ │ │ - @ instruction: 0xf5b38212 │ │ │ │ - @ instruction: 0xf47e0f40 │ │ │ │ - vmvn.i32 q13, #53247 @ 0x0000cfff │ │ │ │ - andcs r2, r0, #201326592 @ 0xc000000 │ │ │ │ - stmib sp, {r3, r8, fp, sp, pc}^ │ │ │ │ - strbmi r2, [r0], -r8, lsl #6 │ │ │ │ - movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ - @ instruction: 0xf004930a │ │ │ │ - movwls r0, #45839 @ 0xb30f │ │ │ │ + andcs r0, r9, #1006632960 @ 0x3c000000 │ │ │ │ + strbpl pc, [r0, #964] @ 0x3c4 @ │ │ │ │ + strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ + strls r9, [ip], #-1290 @ 0xfffffaf6 │ │ │ │ + strcs r2, [pc], #-1280 @ 0xb7920 │ │ │ │ + strcs r9, [r1], #-1035 @ 0xfffffbf5 │ │ │ │ + strmi lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ + @ instruction: 0xff78f7f3 │ │ │ │ + stclt 7, cr15, [r3, #1016] @ 0x3f8 │ │ │ │ + tstpvs r0, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ + orreq pc, r0, #192, 4 │ │ │ │ + @ instruction: 0xf5b34023 │ │ │ │ + @ instruction: 0xf0016f10 │ │ │ │ + vst1.8 {d24}, [pc :256], r0 │ │ │ │ + vbic.i32 q11, #0 @ 0x00000000 │ │ │ │ + eormi r0, r3, r0, lsl #7 │ │ │ │ + svcvs 0x0040f5b3 │ │ │ │ + strhi pc, [r8, -r0] │ │ │ │ + svcvs 0x0060f5b3 │ │ │ │ + bichi pc, ip, #2 │ │ │ │ + cmnpvs ip, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ + orreq pc, r0, #192, 4 │ │ │ │ + @ instruction: 0xf47e421c │ │ │ │ + @ instruction: 0xf404acef │ │ │ │ + @ instruction: 0xf5b34370 │ │ │ │ + @ instruction: 0xf43e4f70 │ │ │ │ + strtmi sl, [r1], -r0, ror #26 │ │ │ │ + @ instruction: 0xf7efa808 │ │ │ │ + @ instruction: 0xf8d8f88f │ │ │ │ + strbmi r3, [r0], -r8, lsl #1 │ │ │ │ + stmdbge r8, {r0, r3, r9, sp} │ │ │ │ + movweq pc, #61443 @ 0xf003 @ │ │ │ │ + @ instruction: 0xf85ef7f4 │ │ │ │ + ldcllt 7, cr15, [r1, #-1016] @ 0xfffffc08 │ │ │ │ + andsvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ + addeq pc, r0, #192, 4 │ │ │ │ + @ instruction: 0xf5b24022 │ │ │ │ + @ instruction: 0xf0016f10 │ │ │ │ + vst1.8 {d24}, [pc :256], r6 │ │ │ │ + vmvn.i32 q11, #0 @ 0x00000000 │ │ │ │ + eormi r0, r2, r0, lsl #5 │ │ │ │ + svcvs 0x0040f5b2 │ │ │ │ + ldrbhi pc, [r1, r0]! @ │ │ │ │ + svcvs 0x0060f5b2 │ │ │ │ + addhi pc, r6, #2 │ │ │ │ + cmnpvs ip, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ + orreq pc, r0, #192, 4 │ │ │ │ + @ instruction: 0xf47e421c │ │ │ │ + @ instruction: 0xf404acbd │ │ │ │ + @ instruction: 0xf5b34370 │ │ │ │ + tstle r4, r0, ror pc │ │ │ │ + ldrsbcc pc, [r0], #136 @ 0x88 @ │ │ │ │ + @ instruction: 0xf53e069f │ │ │ │ + strtmi sl, [r1], -sl, lsr #26 │ │ │ │ + @ instruction: 0xf7efa808 │ │ │ │ + @ instruction: 0xf8d8f859 │ │ │ │ + strbmi r3, [r0], -r8, lsl #1 │ │ │ │ + stmdbge r8, {r3, r9, sp} │ │ │ │ + movweq pc, #61443 @ 0xf003 @ │ │ │ │ + @ instruction: 0xf828f7f4 │ │ │ │ + ldclt 7, cr15, [fp, #-1016] @ 0xfffffc08 │ │ │ │ + svceq 0x0060f5b3 │ │ │ │ + adcshi pc, sp, r1 │ │ │ │ + vmlal.s q9, d0, d0[4] │ │ │ │ + addsmi r0, r3, #224, 4 │ │ │ │ + adchi pc, r4, r1 │ │ │ │ + svcne 0x00d0f1b3 │ │ │ │ + ldcge 4, cr15, [r6], {126} @ 0x7e │ │ │ │ + ldrsbcc pc, [r0], #136 @ 0x88 @ │ │ │ │ + ldreq r4, [fp, -r0, asr #12] │ │ │ │ + ldcge 5, cr15, [r0], {126} @ 0x7e │ │ │ │ vsubw.u8 q9, q2, d1 │ │ │ │ - strls r3, [ip], #-1027 @ 0xfffffbfd │ │ │ │ - @ instruction: 0xf914f7f2 │ │ │ │ - stcllt 7, cr15, [r1], #1016 @ 0x3f8 │ │ │ │ - svceq 0x00c0f5b3 │ │ │ │ - bichi pc, r4, r1 │ │ │ │ - vmov.i32 d18, #0 @ 0x00000000 │ │ │ │ - addsmi r0, r3, #96, 4 │ │ │ │ - @ instruction: 0x81a9f001 │ │ │ │ - vmov.i32 d18, #0 @ 0x00000000 │ │ │ │ - addsmi r0, r3, #80, 4 │ │ │ │ - mrrcge 4, 7, pc, sl, cr14 @ │ │ │ │ - andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - andls sl, r8, #8, 18 @ 0x20000 │ │ │ │ + stmdbge r8, {r0, r1, r9, sp} │ │ │ │ + vsubl.u8 , d4, d8 │ │ │ │ + andls r4, r9, #805306368 @ 0x30000000 │ │ │ │ + andeq pc, pc, #4 │ │ │ │ + strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ + strcs lr, [sl], #-2509 @ 0xfffff633 │ │ │ │ + strls r4, [ip, #-1562] @ 0xfffff9e6 │ │ │ │ + mrc2 7, 6, pc, cr4, cr1, {7} │ │ │ │ + ldcllt 7, cr15, [r3], #1016 @ 0x3f8 │ │ │ │ + vsubl.s8 q9, d16, d0 │ │ │ │ + addsmi r0, r3, #192, 4 │ │ │ │ + rsbhi pc, r8, #1 │ │ │ │ + vrshr.s64 d18, d0, #64 │ │ │ │ + addsmi r0, r3, #192, 4 │ │ │ │ + eorhi pc, r3, #1 │ │ │ │ + svceq 0x0040f5b3 │ │ │ │ + stclge 4, cr15, [ip], #-504 @ 0xfffffe08 │ │ │ │ + movwcs pc, #13252 @ 0x33c4 @ │ │ │ │ + stmdbge r8, {r9, sp} │ │ │ │ + movwcs lr, #35277 @ 0x89cd │ │ │ │ vmlsl.u q10, d4, d0[0] │ │ │ │ - movwcs r4, #515 @ 0x203 │ │ │ │ - @ instruction: 0xf0049209 │ │ │ │ - vsubl.u8 q8, d4, d15 │ │ │ │ - stmib sp, {r0, r1, sl, ip, sp}^ │ │ │ │ - andcs r2, r1, #167772160 @ 0xa000000 │ │ │ │ - @ instruction: 0xf7f1950c │ │ │ │ - @ instruction: 0xf7fefcd7 │ │ │ │ - @ instruction: 0xf5b3bc46 │ │ │ │ - @ instruction: 0xf0011f00 │ │ │ │ - andscs r8, r0, #203 @ 0xcb │ │ │ │ - eoreq pc, r0, #192, 4 │ │ │ │ + movwls r4, #41731 @ 0xa303 │ │ │ │ + movweq pc, #61444 @ 0xf004 @ │ │ │ │ + movwcs r9, #4875 @ 0x130b │ │ │ │ + strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ + @ instruction: 0xf7f2940c │ │ │ │ + @ instruction: 0xf7fef905 │ │ │ │ + @ instruction: 0xf5b3bcce │ │ │ │ + @ instruction: 0xf0010fc0 │ │ │ │ + andscs r8, r0, #1073741877 @ 0x40000035 │ │ │ │ + rsbeq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf0014293 │ │ │ │ - eorscs r8, r0, #1073741837 @ 0x4000000d │ │ │ │ - andseq pc, r0, #192, 4 │ │ │ │ + andscs r8, r0, #-2147483602 @ 0x8000002e │ │ │ │ + subseq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf47e4293 │ │ │ │ - @ instruction: 0xf404ac35 │ │ │ │ - @ instruction: 0xf0044370 │ │ │ │ - @ instruction: 0xf3c4090f │ │ │ │ - vabdl.u8 q9, d4, d3 │ │ │ │ - @ instruction: 0xf5b34603 │ │ │ │ - @ instruction: 0xf0024f70 │ │ │ │ - @ instruction: 0xf8988050 │ │ │ │ - ldmib r8, {r0, r3, r4, r6, r7, ip}^ │ │ │ │ - stmdbcs r0, {r2, r4, r5, r9, ip, sp} │ │ │ │ - ldrbhi pc, [r4, #1] @ │ │ │ │ - @ instruction: 0xf00243d2 │ │ │ │ - blcs 0xb8658 │ │ │ │ - ldcge 4, cr15, [ip], {126} @ 0x7e │ │ │ │ - stmdbge r8, {r0, r8, r9, sp} │ │ │ │ - ldrmi r4, [sl], -r0, asr #12 │ │ │ │ - vsubw.u8 , q2, d0 │ │ │ │ - stmib sp, {r0, r1, sl, ip, sp}^ │ │ │ │ - @ instruction: 0xf8cd7608 │ │ │ │ - stmib sp, {r3, r5, ip, pc}^ │ │ │ │ - @ instruction: 0xf7f1450b │ │ │ │ - @ instruction: 0xf7fef97b │ │ │ │ - @ instruction: 0x2320bc82 │ │ │ │ - cmppeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - @ instruction: 0xf002429a │ │ │ │ - vrhadd.s8 q4, , q9 │ │ │ │ - @ instruction: 0xf5b282cb │ │ │ │ - @ instruction: 0xf0020fa0 │ │ │ │ - @ instruction: 0xf04f80e4 │ │ │ │ - vcge.s8 d0, d2, d0 │ │ │ │ - vmov.i32 q12, #10 @ 0x0000000a │ │ │ │ - addsmi r0, sl, #64, 6 │ │ │ │ - eorhi pc, r8, #2 │ │ │ │ + vqdmulh.s q13, q2, d3[1] │ │ │ │ + stmdbge r8, {r0, r1, r9, sp} │ │ │ │ + strbmi r9, [r0], -r8, lsl #4 │ │ │ │ + andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + andls r2, r9, #0, 6 │ │ │ │ + andeq pc, pc, #4 │ │ │ │ + strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ + strcs lr, [sl], #-2509 @ 0xfffff633 │ │ │ │ + strls r2, [ip, #-513] @ 0xfffffdff │ │ │ │ + stc2l 7, cr15, [r8], {241} @ 0xf1 │ │ │ │ + ldclt 7, cr15, [r3], #-1016 @ 0xfffffc08 │ │ │ │ + svcne 0x0000f5b3 │ │ │ │ + sbcshi pc, ip, r1 │ │ │ │ + vmov.i32 d18, #0 @ 0x00000000 │ │ │ │ + addsmi r0, r3, #32, 4 │ │ │ │ + cmpphi r6, r1 @ p-variant is OBSOLETE │ │ │ │ + vmvn.i32 d18, #0 @ 0x00000000 │ │ │ │ + addsmi r0, r3, #16, 4 │ │ │ │ + stcge 4, cr15, [r2], #-504 @ 0xfffffe08 │ │ │ │ + cmnpmi r0, #4, 8 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ + stmdbeq pc, {r2, ip, sp, lr, pc} @ │ │ │ │ + strmi pc, [r3, -r4, asr #7] │ │ │ │ + strcs pc, [r3], -r4, asr #7 │ │ │ │ + svcmi 0x0070f5b3 │ │ │ │ + rsbhi pc, sl, r2 │ │ │ │ + smullsne pc, r9, r8, r8 @ │ │ │ │ + eorscc lr, r4, #216, 18 @ 0x360000 │ │ │ │ + @ instruction: 0xf0012900 │ │ │ │ + bicsmi r8, r2, #985661440 @ 0x3ac00000 │ │ │ │ + movweq pc, #4098 @ 0x1002 @ │ │ │ │ + @ instruction: 0xf47e2b00 │ │ │ │ + movwcs sl, #7177 @ 0x1c09 │ │ │ │ + strbmi sl, [r0], -r8, lsl #18 │ │ │ │ + movwls r4, #1562 @ 0x61a │ │ │ │ + strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ + strvs lr, [r8, -sp, asr #19] │ │ │ │ + eorls pc, r8, sp, asr #17 │ │ │ │ + strmi lr, [fp, #-2509] @ 0xfffff633 │ │ │ │ + @ instruction: 0xf96cf7f1 │ │ │ │ + stcllt 7, cr15, [pc], #-1016 @ 0xb7760 │ │ │ │ vsubw.s8 q9, q0, d16 │ │ │ │ - addsmi r0, sl, #64, 6 │ │ │ │ - blge 0xffcf4ca8 │ │ │ │ - strbmi r9, [r0], -r8, lsl #2 │ │ │ │ - @ instruction: 0xf645a908 │ │ │ │ + addsmi r0, sl, #80, 6 @ 0x40000001 │ │ │ │ + orrhi pc, fp, r2 │ │ │ │ + sbcshi pc, sp, #268435456 @ 0x10000000 │ │ │ │ + svceq 0x00a0f5b2 │ │ │ │ + tstphi r5, r2 @ p-variant is OBSOLETE │ │ │ │ + tstpeq r0, #79 @ p-variant is OBSOLETE @ 0x4f │ │ │ │ + rsbshi pc, r5, r2, lsl #4 │ │ │ │ + movteq pc, #704 @ 0x2c0 @ │ │ │ │ + @ instruction: 0xf002429a │ │ │ │ + @ instruction: 0x23208255 │ │ │ │ + movteq pc, #704 @ 0x2c0 @ │ │ │ │ + @ instruction: 0xf47e429a │ │ │ │ + stmdbge r8, {r0, r2, r3, r4, r6, r7, r8, r9, fp, sp, pc} │ │ │ │ + @ instruction: 0xf6454640 │ │ │ │ vrshr.s64 , , #64 │ │ │ │ - strls r0, [r9], #-522 @ 0xfffffdf6 │ │ │ │ + strls r0, [r8], #-522 @ 0xfffffdf6 │ │ │ │ + eor pc, r4, sp, asr #17 │ │ │ │ strgt lr, [sl, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf7f0950c │ │ │ │ - @ instruction: 0xf7fefe27 │ │ │ │ - @ instruction: 0x2320bbe2 │ │ │ │ + @ instruction: 0xf7fefe17 │ │ │ │ + @ instruction: 0x2320bbce │ │ │ │ cmppeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf002429a │ │ │ │ - vqadd.s8 d8, d17, d3 │ │ │ │ - @ instruction: 0xf5b28282 │ │ │ │ + vqadd.s8 d8, d17, d16 │ │ │ │ + @ instruction: 0xf5b28292 │ │ │ │ @ instruction: 0xf0020fa0 │ │ │ │ - @ instruction: 0xf04f809c │ │ │ │ + @ instruction: 0xf04f80ba │ │ │ │ vcge.s8 d0, d2, d0 │ │ │ │ - vmov.i32 q12, #7 @ 0x00000007 │ │ │ │ + vmvn.i32 q12, #2 @ 0x00000002 │ │ │ │ addsmi r0, sl, #64, 6 │ │ │ │ - rsbshi pc, r5, r2 │ │ │ │ + addshi pc, r1, r2 │ │ │ │ vsubw.s8 q9, q0, d16 │ │ │ │ addsmi r0, sl, #64, 6 │ │ │ │ - blge 0xff274cfc │ │ │ │ - strbmi r9, [r0], -r8, lsl #2 │ │ │ │ - @ instruction: 0xf645a908 │ │ │ │ - vsubl.s8 q8, d0, d9 │ │ │ │ - strls r0, [r9], #-522 @ 0xfffffdf6 │ │ │ │ - strgt lr, [sl, #-2509] @ 0xfffff633 │ │ │ │ - @ instruction: 0xf7f0950c │ │ │ │ - @ instruction: 0xf7fefdfd │ │ │ │ - eorcs fp, r0, #184, 22 @ 0x2e000 │ │ │ │ - subeq pc, r0, #192, 4 │ │ │ │ - @ instruction: 0xf0014293 │ │ │ │ - vmax.s8 q4, q8, │ │ │ │ - @ instruction: 0xf5b38723 │ │ │ │ - @ instruction: 0xf0010f80 │ │ │ │ - andscs r8, r0, #180, 12 @ 0xb400000 │ │ │ │ - subeq pc, r0, #192, 4 │ │ │ │ - @ instruction: 0xf0014293 │ │ │ │ - @ instruction: 0xf5b3869b │ │ │ │ - @ instruction: 0xf47e1f40 │ │ │ │ - stmdbge r8, {r0, r5, r7, r8, r9, fp, sp, pc} │ │ │ │ - vmlsl.u q10, d4, d0[0] │ │ │ │ - stmib sp, {r0, r1, r8, r9, sp}^ │ │ │ │ - @ instruction: 0xf004550a │ │ │ │ - strls r0, [ip, #-1039] @ 0xfffffbf1 │ │ │ │ - strcc lr, [r8], #-2509 @ 0xfffff633 │ │ │ │ - @ instruction: 0xff9cf7f0 │ │ │ │ - bllt 0xfe5b5b64 │ │ │ │ + blge 0xfed74ddc │ │ │ │ + strbmi sl, [r0], -r8, lsl #18 │ │ │ │ + andeq pc, r9, #72351744 @ 0x4500000 │ │ │ │ + andeq pc, sl, #192, 4 │ │ │ │ + @ instruction: 0xf8cd9408 │ │ │ │ + stmib sp, {r2, r5, sp, lr, pc}^ │ │ │ │ + strls ip, [ip, #-1290] @ 0xfffffaf6 │ │ │ │ + stc2l 7, cr15, [ip, #960]! @ 0x3c0 │ │ │ │ + bllt 0xfe9b5bfc │ │ │ │ + vsubl.s8 q9, d0, d16 │ │ │ │ + addsmi r0, r3, #64, 4 │ │ │ │ + strbthi pc, [r3], r1 @ │ │ │ │ + ldrhi pc, [r2, -r0, lsl #4]! │ │ │ │ + svceq 0x0080f5b3 │ │ │ │ + strbhi pc, [sl], r1 @ │ │ │ │ + vmov.i32 d18, #0 @ 0x00000000 │ │ │ │ + addsmi r0, r3, #64, 4 │ │ │ │ + ldrthi pc, [r1], r1 @ │ │ │ │ + svcne 0x0040f5b3 │ │ │ │ + blge 0xfe3f4e28 │ │ │ │ + strbmi sl, [r0], -r8, lsl #18 │ │ │ │ + movwcs pc, #13252 @ 0x33c4 @ │ │ │ │ + strpl lr, [sl, #-2509] @ 0xfffff633 │ │ │ │ + streq pc, [pc], #-4 @ 0xb7c40 │ │ │ │ + stmib sp, {r2, r3, r8, sl, ip, pc}^ │ │ │ │ + @ instruction: 0xf7f03408 │ │ │ │ + @ instruction: 0xf7feff8b │ │ │ │ + stmdage r8, {r1, r2, r3, r4, r5, r6, r8, r9, fp, ip, sp, pc} │ │ │ │ svccs 0x0070f5b3 │ │ │ │ - strbhi pc, [ip], #-1 @ │ │ │ │ - @ instruction: 0xf892f7ef │ │ │ │ - blls 0x2c0b80 │ │ │ │ + strls r9, [ip, #-1289] @ 0xfffffaf7 │ │ │ │ + ldrbhi pc, [lr], #-1 @ │ │ │ │ + @ instruction: 0xf824f7ef │ │ │ │ + blls 0x2c0c68 │ │ │ │ strbmi sl, [r0], -r8, lsl #18 │ │ │ │ addsvs pc, r1, #1610612740 @ 0x60000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ @ instruction: 0xf7f29400 │ │ │ │ - @ instruction: 0xf7fefb65 │ │ │ │ - vpadd.i8 , q11, q11 │ │ │ │ + @ instruction: 0xf7fefb51 │ │ │ │ + vpadd.i8 , q11, q7 │ │ │ │ vsubw.s8 , q0, d25 │ │ │ │ vcgt.s8 d16, d6, d10 │ │ │ │ vmov.i32 , #3328 @ 0x00000d00 │ │ │ │ @ instruction: 0xf1bc020a │ │ │ │ svclt 0x00080f00 │ │ │ │ strcs r4, [r1], #-1562 @ 0xfffff9e6 │ │ │ │ strbmi sl, [r0], -r8, lsl #18 │ │ │ │ strls r2, [r0], #-768 @ 0xfffffd00 │ │ │ │ - blx 0x14f5b82 │ │ │ │ - bllt 0xff935bb4 │ │ │ │ + blx 0xff5c6a │ │ │ │ + bllt 0xff335c9c │ │ │ │ strls r0, [ip, #-2723] @ 0xfffff55d │ │ │ │ @ instruction: 0xf3c4a908 │ │ │ │ strbmi r1, [r0], -r1, lsl #11 │ │ │ │ tstpeq ip, #3 @ p-variant is OBSOLETE │ │ │ │ movwls r4, #41771 @ 0xa32b │ │ │ │ tstpeq pc, #4 @ p-variant is OBSOLETE │ │ │ │ vsubw.u8 , q2, d11 │ │ │ │ vsubw.u8 q9, q2, d3 │ │ │ │ stmib sp, {r0, r1, sl, lr}^ │ │ │ │ @ instruction: 0xf7f83408 │ │ │ │ - @ instruction: 0xf7fefd55 │ │ │ │ - @ instruction: 0xf1b3bb54 │ │ │ │ + @ instruction: 0xf7fefd41 │ │ │ │ + @ instruction: 0xf1b3bb3c │ │ │ │ @ instruction: 0xf0016f8c │ │ │ │ - addsmi r8, r3, #-1006632957 @ 0xc4000003 │ │ │ │ - blge 0x534df4 │ │ │ │ + addsmi r8, r3, #16777216 @ 0x1000000 │ │ │ │ + blge 0x374edc │ │ │ │ @ instruction: 0xf57f02e6 │ │ │ │ - @ instruction: 0xf04fab0e │ │ │ │ + @ instruction: 0xf04fab07 │ │ │ │ andcs r7, r1, #0, 6 │ │ │ │ strbmi r2, [r0], -r0, lsl #2 │ │ │ │ - @ instruction: 0xffdcf7f7 │ │ │ │ - bllt 0xfeeb5c08 │ │ │ │ - @ instruction: 0xf9a4f7ef │ │ │ │ + @ instruction: 0xffc8f7f7 │ │ │ │ + bllt 0xfe8b5cf0 │ │ │ │ + strls sl, [ip, #-2056] @ 0xfffff7f8 │ │ │ │ + @ instruction: 0xf956f7ef │ │ │ │ stmdbge r8, {r0, r8, r9, sp} │ │ │ │ vmax.s8 q10, , q0 │ │ │ │ vmvn.i32 q8, #1280 @ 0x00000500 │ │ │ │ - strls r0, [r0, #-517] @ 0xfffffdfb │ │ │ │ - blx 0x6f5bf2 │ │ │ │ - bllt 0xfeb35c24 │ │ │ │ + strls r0, [r0], -r5, lsl #4 │ │ │ │ + blx 0x175cde │ │ │ │ + bllt 0xfe4b5d10 │ │ │ │ stmdbge r8, {r0, r1, r5, r6, r7, r9, ip, sp, pc} │ │ │ │ vmlsl.u q10, d4, d0[0] │ │ │ │ addseq r2, fp, r3, lsl #4 │ │ │ │ movwcs lr, #55757 @ 0xd9cd │ │ │ │ movwcs r2, #513 @ 0x201 │ │ │ │ movwcs lr, #35277 @ 0x89cd │ │ │ │ sbcpl pc, r0, #196, 6 @ 0x10000003 │ │ │ │ movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ movwcs lr, #43469 @ 0xa9cd │ │ │ │ @ instruction: 0xf7f2940c │ │ │ │ - @ instruction: 0xf7fefcff │ │ │ │ - @ instruction: 0xf44fbb90 │ │ │ │ + @ instruction: 0xf7fefce9 │ │ │ │ + @ instruction: 0xf44fbb76 │ │ │ │ vorr.i32 d22, #0 @ 0x00000000 │ │ │ │ eormi r0, r1, r0, lsl #3 │ │ │ │ svcvs 0x0010f5b1 │ │ │ │ - bichi pc, lr, r2 │ │ │ │ + mvnshi pc, r2 │ │ │ │ cmnpvs r0, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ orreq pc, r0, r0, asr #5 │ │ │ │ @ instruction: 0xf5b14021 │ │ │ │ @ instruction: 0xf0016f40 │ │ │ │ - @ instruction: 0xf5b1848f │ │ │ │ + @ instruction: 0xf5b1849f │ │ │ │ @ instruction: 0xf0026f60 │ │ │ │ - vst1.8 {d24-d27}, [pc :64], r6 │ │ │ │ + vst1.16 {d24-d27}, [pc], r0 │ │ │ │ vbic.i32 q11, #3072 @ 0x00000c00 │ │ │ │ andsmi r0, ip, #128, 6 │ │ │ │ - bge 0xffff4e90 │ │ │ │ + bge 0xff974f7c │ │ │ │ cmnpmi r0, #4, 8 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ svcmi 0x0070f5b3 │ │ │ │ @ instruction: 0xf8d8d104 │ │ │ │ ldreq r3, [r9], #-208 @ 0xffffff30 │ │ │ │ - blge 0x1b351a4 │ │ │ │ + blge 0x14b5290 │ │ │ │ stmdage r8, {r0, r5, r9, sl, lr} │ │ │ │ - cdp2 7, 15, cr15, cr2, cr14, {7} │ │ │ │ + cdp2 7, 7, cr15, cr14, cr14, {7} │ │ │ │ ldrdcc pc, [r8], r8 │ │ │ │ andcs r4, r0, #64, 12 @ 0x4000000 │ │ │ │ @ instruction: 0xf003a908 │ │ │ │ @ instruction: 0xf7f3030f │ │ │ │ - @ instruction: 0xf7fefe63 │ │ │ │ - @ instruction: 0xf404bb5a │ │ │ │ + @ instruction: 0xf7fefe4d │ │ │ │ + @ instruction: 0xf404bb40 │ │ │ │ @ instruction: 0xf5b2123c │ │ │ │ @ instruction: 0xf0402f70 │ │ │ │ - @ instruction: 0xf8d88413 │ │ │ │ + @ instruction: 0xf8d88419 │ │ │ │ @ instruction: 0xf8d22050 │ │ │ │ vshr.u64 d18, d8, #62 │ │ │ │ - bcs 0x13c4f0 │ │ │ │ - strhi pc, [sl], #-576 @ 0xfffffdc0 │ │ │ │ + bcs 0x13c5dc │ │ │ │ + ldrhi pc, [r0], #-576 @ 0xfffffdc0 │ │ │ │ @ instruction: 0xf10004a0 │ │ │ │ - blx 0xfed98d0c │ │ │ │ + blx 0xfed98e10 │ │ │ │ stmdbeq sp!, {r0, r1, r7, r8, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ - andcs r8, r1, #16777216 @ 0x1000000 │ │ │ │ + andcs r8, r1, #117440512 @ 0x7000000 │ │ │ │ @ instruction: 0xf8884628 │ │ │ │ vqadd.s8 q9, q7, q14 │ │ │ │ vbic.i32 q9, #67108864 @ 0x04000000 │ │ │ │ movwls r2, #26518 @ 0x6796 │ │ │ │ - ldc2l 7, cr15, [lr], #608 @ 0x260 │ │ │ │ + stc2 7, cr15, [r8], {152} @ 0x98 │ │ │ │ strmi r9, [r6], -r6, lsl #22 │ │ │ │ strcc lr, [r1, #-3] │ │ │ │ @ instruction: 0xf0022d0f │ │ │ │ - blx 0x998298 │ │ │ │ + blx 0x99842c │ │ │ │ ldrbeq pc, [r1, r5, lsl #4] @ │ │ │ │ @ instruction: 0xf857d5f7 │ │ │ │ ldrtmi r0, [r1], -r5, lsr #32 │ │ │ │ - @ instruction: 0xf79d9306 │ │ │ │ - blls 0x275e50 │ │ │ │ + @ instruction: 0xf79c9306 │ │ │ │ + blls 0x277d64 │ │ │ │ adclt lr, r3, #62652416 @ 0x3bc0000 │ │ │ │ strmi pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ tstlt sl, sp, lsl #6 │ │ │ │ ldrbeq r4, [sp, r3, lsr #2] │ │ │ │ - svcge 0x005bf53f │ │ │ │ + svcge 0x0059f53f │ │ │ │ strbmi sl, [r0], -r8, lsl #18 │ │ │ │ andls r2, ip, #0, 6 │ │ │ │ andcs r9, r1, #8, 8 @ 0x8000000 │ │ │ │ stmib sp, {r0, r1, r3, r8, r9, ip, pc}^ │ │ │ │ @ instruction: 0xf7f93209 │ │ │ │ - @ instruction: 0xf7fefea5 │ │ │ │ - @ instruction: 0xf404bb0e │ │ │ │ + @ instruction: 0xf7fefe8f │ │ │ │ + vst1.64 {d11-d12}, [r4 :256], r4 │ │ │ │ @ instruction: 0xf5b34370 │ │ │ │ tstle r4, r0, ror pc │ │ │ │ ldrsbcc pc, [r0], #136 @ 0x88 @ │ │ │ │ @ instruction: 0xf53e041e │ │ │ │ - @ instruction: 0xf8d8ab04 │ │ │ │ + @ instruction: 0xf8d8aaea │ │ │ │ vaddl.u8 , d20, d8 │ │ │ │ strbmi r0, [r0], -fp, lsl #4 │ │ │ │ stmdbge r8, {r0, r2, r3, r9, ip, pc} │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ vsubl.u8 q9, d4, d0 │ │ │ │ vmls.f , q10, d0[0] │ │ │ │ strls r3, [sl, #-1027] @ 0xfffffbfd │ │ │ │ strcs r9, [r0, #-1036] @ 0xfffffbf4 │ │ │ │ strls r2, [fp], #-1039 @ 0xfffffbf1 │ │ │ │ stmib sp, {r0, sl, sp}^ │ │ │ │ @ instruction: 0xf7f34508 │ │ │ │ - @ instruction: 0xf7fefcdb │ │ │ │ - vst1.64 {d27-d28}, [pc :128], sl │ │ │ │ + @ instruction: 0xf7fefcc5 │ │ │ │ + vst1.64 {d27-d28}, [pc :64], r0 │ │ │ │ vorr.i32 d22, #0 @ 0x00000000 │ │ │ │ eormi r0, r3, r0, lsl #7 │ │ │ │ svcvs 0x0010f5b3 │ │ │ │ - cmpphi r4, r2 @ p-variant is OBSOLETE │ │ │ │ + msrhi SPSR_fsx, r2 │ │ │ │ cmnpvs r0, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ orreq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf5b34023 │ │ │ │ @ instruction: 0xf0016f40 │ │ │ │ - @ instruction: 0xf5b3842b │ │ │ │ + @ instruction: 0xf5b3843b │ │ │ │ @ instruction: 0xf0026f60 │ │ │ │ - vst4.16 {d24,d26,d28,d30}, [pc :64]! │ │ │ │ + vst4.32 {d24,d26,d28,d30}, [pc], r7 │ │ │ │ vbic.i32 q11, #3072 @ 0x00000c00 │ │ │ │ andsmi r0, ip, #128, 6 │ │ │ │ - bge 0x1674fdc │ │ │ │ + bge 0xff50c8 │ │ │ │ cmnpmi r0, #4, 8 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ svcmi 0x0070f5b3 │ │ │ │ @ instruction: 0xf8d8d104 │ │ │ │ ldrbeq r3, [sp], #208 @ 0xd0 │ │ │ │ - bge 0xff1b52f0 │ │ │ │ + bge 0xfeb353dc │ │ │ │ stmdage r8, {r0, r5, r9, sl, lr} │ │ │ │ - cdp2 7, 4, cr15, cr12, cr14, {7} │ │ │ │ + ldc2l 7, cr15, [r8, #952] @ 0x3b8 │ │ │ │ ldrdcc pc, [r8], r8 │ │ │ │ andcs r4, r1, #64, 12 @ 0x4000000 │ │ │ │ @ instruction: 0xf003a908 │ │ │ │ @ instruction: 0xf7f3030f │ │ │ │ - @ instruction: 0xf7fefdbd │ │ │ │ - vst1.32 {d11-d12}, [r4 :256], r4 │ │ │ │ + @ instruction: 0xf7fefda7 │ │ │ │ + vst1.32 {d11-d12}, [r4 :64], sl │ │ │ │ @ instruction: 0xf5b34370 │ │ │ │ tstle r4, r0, ror pc │ │ │ │ ldrsbcc pc, [r0], #136 @ 0x88 @ │ │ │ │ @ instruction: 0xf53e041a │ │ │ │ - @ instruction: 0xf8d8aaaa │ │ │ │ + @ instruction: 0xf8d8aa90 │ │ │ │ vaddl.u8 , d20, d8 │ │ │ │ strbmi r0, [r0], -fp, lsl #4 │ │ │ │ stmdbge r8, {r0, r2, r3, r9, ip, pc} │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ vsubl.u8 q9, d4, d1 │ │ │ │ vmls.f , q10, d0[0] │ │ │ │ strls r3, [sl, #-1027] @ 0xfffffbfd │ │ │ │ strcs r9, [r0, #-1036] @ 0xfffffbf4 │ │ │ │ strls r2, [fp], #-1039 @ 0xfffffbf1 │ │ │ │ stmib sp, {r0, sl, sp}^ │ │ │ │ @ instruction: 0xf7f34508 │ │ │ │ - @ instruction: 0xf7fefc81 │ │ │ │ - @ instruction: 0xf7efba90 │ │ │ │ - bls 0x376148 │ │ │ │ - bcs 0x49ea88 │ │ │ │ - msrhi SPSR_sxc, #1 │ │ │ │ - svclt 0x00082a0d │ │ │ │ - stmdbeq r2, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ - strbmi sl, [r0], -r8, lsl #18 │ │ │ │ - adcspl pc, sp, #68, 12 @ 0x4400000 │ │ │ │ - andeq pc, r5, #192, 4 │ │ │ │ - andls pc, r0, sp, asr #17 │ │ │ │ - blx 0x11f5e50 │ │ │ │ - blt 0x1f35e84 │ │ │ │ - movwne pc, #13252 @ 0x33c4 @ │ │ │ │ - @ instruction: 0xf63e2b0f │ │ │ │ - andge sl, r1, #4145152 @ 0x3f4000 │ │ │ │ - @ instruction: 0xf023f852 │ │ │ │ - ldrdeq r8, [fp], -r7 │ │ │ │ - andeq r8, fp, fp, lsr #1 │ │ │ │ - andeq r6, fp, sp, lsl #5 │ │ │ │ - andeq r6, fp, sp, lsl #5 │ │ │ │ - andeq r8, fp, pc, ror r0 │ │ │ │ - andeq r8, fp, r3, asr r0 │ │ │ │ - andeq r6, fp, sp, lsl #5 │ │ │ │ - andeq r8, fp, r3, lsr #32 │ │ │ │ - strdeq r7, [fp], -r5 │ │ │ │ - andeq r7, fp, r7, asr #31 │ │ │ │ - muleq fp, r9, pc @ │ │ │ │ - andeq r6, fp, sp, lsl #5 │ │ │ │ - andeq r7, fp, sp, ror #30 │ │ │ │ - andeq r7, fp, r1, asr #30 │ │ │ │ - andeq r7, fp, r5, lsl pc │ │ │ │ - ldrdeq r7, [fp], -r9 │ │ │ │ + @ instruction: 0xf7fefc6b │ │ │ │ + stmdage r8, {r1, r2, r4, r5, r6, r9, fp, ip, sp, pc} │ │ │ │ + strls r9, [ip, #-1289] @ 0xfffffaf7 │ │ │ │ + @ instruction: 0xf884f7ef │ │ │ │ + blls 0x2de780 │ │ │ │ + @ instruction: 0xf0012a0f │ │ │ │ + bcs 0x418d30 │ │ │ │ + @ instruction: 0xf04fbf08 │ │ │ │ + stmdbge r8, {r1, r8, fp} │ │ │ │ + @ instruction: 0xf6444640 │ │ │ │ + vrshr.s64 d21, d29, #64 │ │ │ │ + @ instruction: 0xf8cd0205 │ │ │ │ + @ instruction: 0xf7f29000 │ │ │ │ + @ instruction: 0xf7fefa2b │ │ │ │ + vmov.i16 , #52224 @ 0xcc00 │ │ │ │ + blcs 0x47cb90 │ │ │ │ + stmibge r0!, {r1, r2, r3, r4, r5, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + @ instruction: 0xf852a201 │ │ │ │ + svclt 0x0000f023 │ │ │ │ + andeq r8, fp, fp, asr #3 │ │ │ │ + muleq fp, pc, r1 @ │ │ │ │ + andeq r6, fp, r5, asr #6 │ │ │ │ + andeq r6, fp, r5, asr #6 │ │ │ │ + andeq r8, fp, r3, ror r1 │ │ │ │ + andeq r8, fp, r7, asr #2 │ │ │ │ + andeq r6, fp, r5, asr #6 │ │ │ │ + andeq r8, fp, r7, lsl r1 │ │ │ │ + andeq r8, fp, r9, ror #1 │ │ │ │ + strheq r8, [fp], -fp │ │ │ │ + andeq r8, fp, sp, lsl #1 │ │ │ │ + andeq r6, fp, r5, asr #6 │ │ │ │ + andeq r8, fp, r1, rrx │ │ │ │ + andeq r8, fp, r5, lsr r0 │ │ │ │ + andeq r8, fp, r9 │ │ │ │ + andeq r7, fp, sp, asr #31 │ │ │ │ movweq pc, #61444 @ 0xf004 @ │ │ │ │ @ instruction: 0xf47e2b0f │ │ │ │ - @ instruction: 0xf8d8a9d5 │ │ │ │ + @ instruction: 0xf8d8a9b7 │ │ │ │ @ instruction: 0x464030d0 │ │ │ │ @ instruction: 0xf57e015f │ │ │ │ - vmul.f q13, q10, d3[3] │ │ │ │ + @ instruction: 0xf3c4a9b1 │ │ │ │ stmdbge r8, {r0, r1, r9, lr} │ │ │ │ movwcs r9, #4616 @ 0x1208 │ │ │ │ andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ strcs pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ andcs r9, r0, #-1879048192 @ 0x90000000 │ │ │ │ andmi lr, sl, #3358720 @ 0x334000 │ │ │ │ strls r2, [ip, #-515] @ 0xfffffdfd │ │ │ │ - mrc2 7, 3, pc, cr0, cr9, {7} │ │ │ │ - blt 0xdb5f10 │ │ │ │ + mrc2 7, 2, pc, cr6, cr9, {7} │ │ │ │ + blt 0x636004 │ │ │ │ movwvc pc, #63040 @ 0xf640 @ │ │ │ │ @ instruction: 0xf47e43a3 │ │ │ │ - stmdbge r8, {r0, r1, r2, r4, r5, r7, r8, fp, sp, pc} │ │ │ │ + stmdbge r8, {r0, r3, r4, r7, r8, fp, sp, pc} │ │ │ │ vmlsl.u q10, d4, d0[0] │ │ │ │ andcs r4, pc, #201326592 @ 0xc000000 │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ strls r9, [ip, #-776] @ 0xfffffcf8 │ │ │ │ strls r2, [r9], #-768 @ 0xfffffd00 │ │ │ │ movwcs lr, #43469 @ 0xa9cd │ │ │ │ - @ instruction: 0xfff2f7f9 │ │ │ │ - stmiblt r7!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xffd8f7f9 │ │ │ │ + stmiblt r9, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ movwvc pc, #63040 @ 0xf640 @ │ │ │ │ @ instruction: 0xf47e43a3 │ │ │ │ - stmdbge r8, {r0, r5, r7, r8, fp, sp, pc} │ │ │ │ + stmdbge r8, {r0, r1, r7, r8, fp, sp, pc} │ │ │ │ vmlsl.u q10, d4, d0[0] │ │ │ │ andcs r4, pc, #201326592 @ 0xc000000 │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ strls r9, [ip, #-776] @ 0xfffffcf8 │ │ │ │ strls r2, [r9], #-768 @ 0xfffffd00 │ │ │ │ movwcs lr, #43469 @ 0xa9cd │ │ │ │ - @ instruction: 0xff4cf7f9 │ │ │ │ - ldmiblt r1, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xff32f7f9 │ │ │ │ + ldmdblt r3!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ movwvc pc, #63040 @ 0xf640 @ │ │ │ │ @ instruction: 0xf47e43a3 │ │ │ │ - stmdbge r8, {r0, r1, r3, r7, r8, fp, sp, pc} │ │ │ │ + stmdbge r8, {r0, r2, r3, r5, r6, r8, fp, sp, pc} │ │ │ │ vmlsl.u q10, d4, d0[0] │ │ │ │ andcs r4, pc, #201326592 @ 0xc000000 │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ strls r9, [ip, #-776] @ 0xfffffcf8 │ │ │ │ strls r2, [r9], #-768 @ 0xfffffd00 │ │ │ │ movwcs lr, #43469 @ 0xa9cd │ │ │ │ - @ instruction: 0xff86f7f9 │ │ │ │ - ldmdblt fp!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + @ instruction: 0xff6cf7f9 │ │ │ │ + ldmdblt sp, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ movwvc pc, #63040 @ 0xf640 @ │ │ │ │ @ instruction: 0xf47e43a3 │ │ │ │ - andcs sl, r2, #1916928 @ 0x1d4000 │ │ │ │ + andcs sl, r2, #1425408 @ 0x15c000 │ │ │ │ strbmi sl, [r0], -r8, lsl #18 │ │ │ │ movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ vabal.u8 , d4, d12 │ │ │ │ strcs r3, [r0, #-1027] @ 0xfffffbfd │ │ │ │ strcc lr, [r8], #-2509 @ 0xfffff633 │ │ │ │ stmib sp, {r0, r1, r2, r3, sl, sp}^ │ │ │ │ @ instruction: 0xf7f9450a │ │ │ │ - @ instruction: 0xf7fefc37 │ │ │ │ - @ instruction: 0xf640b964 │ │ │ │ + @ instruction: 0xf7fefc1d │ │ │ │ + @ instruction: 0xf640b946 │ │ │ │ @ instruction: 0x43a3730f │ │ │ │ - ldmdbge lr, {r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ + stmdbge r0, {r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ stmdbge r8, {r0, r9, sp} │ │ │ │ vmlsl.u q10, d4, d0[0] │ │ │ │ strls r4, [ip, #-771] @ 0xfffffcfd │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ stmib sp, {r8, sl, sp}^ │ │ │ │ - strcs r3, [pc], #-1032 @ 0xb7fec │ │ │ │ + strcs r3, [pc], #-1032 @ 0xb80e0 │ │ │ │ strmi lr, [sl, #-2509] @ 0xfffff633 │ │ │ │ - stc2 7, cr15, [r0], #-996 @ 0xfffffc1c │ │ │ │ - stmdblt sp, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stc2 7, cr15, [r6], {249} @ 0xf9 │ │ │ │ + stmdblt pc!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} @ │ │ │ │ movwvc pc, #63040 @ 0xf640 @ │ │ │ │ @ instruction: 0xf47e43a3 │ │ │ │ - andcs sl, r0, #1163264 @ 0x11c000 │ │ │ │ + andcs sl, r0, #671744 @ 0xa4000 │ │ │ │ strbmi sl, [r0], -r8, lsl #18 │ │ │ │ movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ vabal.u8 , d4, d12 │ │ │ │ strcs r3, [r0, #-1027] @ 0xfffffbfd │ │ │ │ strcc lr, [r8], #-2509 @ 0xfffff633 │ │ │ │ stmib sp, {r0, r1, r2, r3, sl, sp}^ │ │ │ │ @ instruction: 0xf7f9450a │ │ │ │ - @ instruction: 0xf7fefc09 │ │ │ │ - @ instruction: 0xf004b936 │ │ │ │ - blcs 0x478c68 │ │ │ │ - ldmdbge r0!, {r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf7fefbef │ │ │ │ + @ instruction: 0xf004b918 │ │ │ │ + blcs 0x478d5c │ │ │ │ + ldmdbge r2, {r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ stmdbge r8, {r3, r8, r9, ip, pc} │ │ │ │ andls r2, r9, #0, 6 │ │ │ │ andcs r4, r3, #64, 12 @ 0x4000000 │ │ │ │ strcs pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ movwls r9, #46348 @ 0xb50c │ │ │ │ @ instruction: 0xf7f9940a │ │ │ │ - @ instruction: 0xf7fefdd1 │ │ │ │ - @ instruction: 0xf640b994 │ │ │ │ + @ instruction: 0xf7fefdb7 │ │ │ │ + @ instruction: 0xf640b976 │ │ │ │ @ instruction: 0x43a3730f │ │ │ │ - ldmdbge r8, {r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ + ldmge sl!, {r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ strbmi sl, [r0], -r8, lsl #18 │ │ │ │ movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ vsubl.u8 q9, d4, d15 │ │ │ │ movwls r3, #33795 @ 0x8403 │ │ │ │ movwcs r9, #1292 @ 0x50c │ │ │ │ stmib sp, {r0, r3, sl, ip, pc}^ │ │ │ │ @ instruction: 0xf7f9230a │ │ │ │ - @ instruction: 0xf7fefe93 │ │ │ │ - @ instruction: 0xf640b908 │ │ │ │ + @ instruction: 0xf7fefe79 │ │ │ │ + @ instruction: 0xf640b8ea │ │ │ │ @ instruction: 0x43a3730f │ │ │ │ - stmdbge r2, {r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ + stmiage r4!, {r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ strbmi sl, [r0], -r8, lsl #18 │ │ │ │ movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ vsubl.u8 q9, d4, d15 │ │ │ │ movwls r3, #33795 @ 0x8403 │ │ │ │ movwcs r9, #1292 @ 0x50c │ │ │ │ stmib sp, {r0, r3, sl, ip, pc}^ │ │ │ │ @ instruction: 0xf7f9230a │ │ │ │ - @ instruction: 0xf7fefecd │ │ │ │ - vst2. {d11-d12}, [r4 :256], r2 │ │ │ │ + @ instruction: 0xf7fefeb3 │ │ │ │ + vst2. {d11-d12}, [r4 :64], r4 │ │ │ │ @ instruction: 0xf5b3437f │ │ │ │ @ instruction: 0xf47e4f70 │ │ │ │ - stmdbge r8, {r0, r1, r3, r5, r6, r7, fp, sp, pc} │ │ │ │ + stmdbge r8, {r0, r2, r3, r6, r7, fp, sp, pc} │ │ │ │ andcs r4, r1, #64, 12 @ 0x4000000 │ │ │ │ movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ strpl lr, [fp, #-2509] @ 0xfffff633 │ │ │ │ - streq pc, [pc], #-4 @ 0xb80cc │ │ │ │ + streq pc, [pc], #-4 @ 0xb81c0 │ │ │ │ stmib sp, {r3, r8, r9, ip, pc}^ │ │ │ │ @ instruction: 0xf7f34509 │ │ │ │ - @ instruction: 0xf7fefab9 │ │ │ │ - vst2.16 {d11,d13}, [r4 :64], r2 │ │ │ │ + @ instruction: 0xf7fefa9f │ │ │ │ + vst2.8 {d11,d13}, [r4 :256], r4 │ │ │ │ @ instruction: 0xf5b3437f │ │ │ │ @ instruction: 0xf47e4f70 │ │ │ │ - stmdbge r8, {r0, r2, r4, r6, r7, fp, sp, pc} │ │ │ │ + stmdbge r8, {r0, r1, r2, r4, r5, r7, fp, sp, pc} │ │ │ │ andcs r4, r0, #64, 12 @ 0x4000000 │ │ │ │ movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ strpl lr, [fp, #-2509] @ 0xfffff633 │ │ │ │ - streq pc, [pc], #-4 @ 0xb80f8 │ │ │ │ + streq pc, [pc], #-4 @ 0xb81ec │ │ │ │ stmib sp, {r3, r8, r9, ip, pc}^ │ │ │ │ @ instruction: 0xf7f34509 │ │ │ │ - @ instruction: 0xf7fefaa3 │ │ │ │ - vbic.i16 d27, #204 @ 0x00cc │ │ │ │ - blcc 0x1bcd18 │ │ │ │ + @ instruction: 0xf7fefa89 │ │ │ │ + vorr.i16 d27, #206 @ 0x00ce │ │ │ │ + blcc 0x1bce0c │ │ │ │ @ instruction: 0xf63e2b0b │ │ │ │ - andge sl, r1, #12517376 @ 0xbf0000 │ │ │ │ + andge sl, r1, #10551296 @ 0xa10000 │ │ │ │ @ instruction: 0xf023f852 │ │ │ │ - strdeq r8, [fp], -r7 │ │ │ │ - andeq r8, fp, r5, asr #5 │ │ │ │ - andeq r6, fp, sp, lsl #5 │ │ │ │ - muleq fp, fp, r2 │ │ │ │ - andeq r8, fp, sp, ror #4 │ │ │ │ - andeq r8, fp, pc, lsr r2 │ │ │ │ - andeq r8, fp, r1, lsl r2 │ │ │ │ - andeq r6, fp, sp, lsl #5 │ │ │ │ - ldrdeq r8, [fp], -pc @ │ │ │ │ - andeq r8, fp, sp, lsr #3 │ │ │ │ - andeq r8, fp, fp, ror r1 │ │ │ │ - andeq r8, fp, r5, asr #2 │ │ │ │ + andeq r8, fp, fp, ror #7 │ │ │ │ + @ instruction: 0x000b83b9 │ │ │ │ + andeq r6, fp, r5, asr #6 │ │ │ │ + andeq r8, fp, pc, lsl #7 │ │ │ │ + andeq r8, fp, r1, ror #6 │ │ │ │ + andeq r8, fp, r3, lsr r3 │ │ │ │ + andeq r8, fp, r5, lsl #6 │ │ │ │ + andeq r6, fp, r5, asr #6 │ │ │ │ + ldrdeq r8, [fp], -r3 │ │ │ │ + andeq r8, fp, r1, lsr #5 │ │ │ │ + andeq r8, fp, pc, ror #4 │ │ │ │ + andeq r8, fp, r9, lsr r2 │ │ │ │ ldrsbcc pc, [r0], #136 @ 0x88 @ │ │ │ │ cmpeq r9, r0, asr #12 │ │ │ │ - ldmge lr, {r1, r2, r3, r4, r5, r6, r8, sl, ip, sp, lr, pc} │ │ │ │ + stmge r0, {r1, r2, r3, r4, r5, r6, r8, sl, ip, sp, lr, pc} │ │ │ │ andcs r2, r3, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0xf3c4a908 │ │ │ │ strls r4, [r8, #-1283] @ 0xfffffafd │ │ │ │ - streq pc, [pc, #-4] @ 0xb8160 │ │ │ │ + streq pc, [pc, #-4] @ 0xb8254 │ │ │ │ vabal.u8 , d4, d9 │ │ │ │ vabal.u8 , d4, d3 │ │ │ │ strls r2, [sl, #-1027] @ 0xfffffbfd │ │ │ │ strcs r9, [r0], #-1035 @ 0xfffffbf5 │ │ │ │ @ instruction: 0xf7f9940c │ │ │ │ - @ instruction: 0xf7fefef5 │ │ │ │ - vst2.8 {d11,d13}, [r4], r0 │ │ │ │ + @ instruction: 0xf7fefedb │ │ │ │ + vst2. {d11-d12}, [r4 :128], r2 │ │ │ │ @ instruction: 0xf5b36370 │ │ │ │ @ instruction: 0xf47e6f70 │ │ │ │ - stmdbge r8, {r0, r1, r7, fp, sp, pc} │ │ │ │ + stmdbge r8, {r0, r2, r5, r6, fp, sp, pc} │ │ │ │ vmlsl.u q10, d4, d0[0] │ │ │ │ @ instruction: 0xf0044203 │ │ │ │ vsubw.u8 q8, q2, d15 │ │ │ │ stmib sp, {r0, r1, sl, ip, sp}^ │ │ │ │ andcs r2, pc, #8, 6 @ 0x20000000 │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ movwls r4, #49674 @ 0xc20a │ │ │ │ - @ instruction: 0xf8ccf7fa │ │ │ │ - ldmdalt r1!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + @ instruction: 0xf8b2f7fa │ │ │ │ + ldmdalt r3, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ cmnpvs r0, #4, 8 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ svcvs 0x0070f5b3 │ │ │ │ - stmdage sl!, {r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ + stmdage ip, {r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ strbmi sl, [r0], -r8, lsl #18 │ │ │ │ andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ movweq pc, #61444 @ 0xf004 @ │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ movwcs lr, #35277 @ 0x89cd │ │ │ │ movwcs r2, #527 @ 0x20f │ │ │ │ andmi lr, sl, #3358720 @ 0x334000 │ │ │ │ @ instruction: 0xf7fa930c │ │ │ │ - @ instruction: 0xf7fef843 │ │ │ │ - vst2.16 {d11-d12}, [r4 :64], r8 │ │ │ │ + @ instruction: 0xf7fef829 │ │ │ │ + vst2.8 {d11-d12}, [r4 :256], sl │ │ │ │ @ instruction: 0xf5b36370 │ │ │ │ @ instruction: 0xf47e6f70 │ │ │ │ - stmdbge r8, {r0, r4, r6, fp, sp, pc} │ │ │ │ + stmdbge r8, {r0, r1, r4, r5, fp, sp, pc} │ │ │ │ vmlsl.u q10, d4, d0[0] │ │ │ │ @ instruction: 0xf0044203 │ │ │ │ vsubw.u8 q8, q2, d15 │ │ │ │ stmib sp, {r0, r1, sl, ip, sp}^ │ │ │ │ andcs r2, pc, #8, 6 @ 0x20000000 │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ movwls r4, #49674 @ 0xc20a │ │ │ │ - @ instruction: 0xf87af7fa │ │ │ │ - ldmdalt pc!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} @ │ │ │ │ + @ instruction: 0xf860f7fa │ │ │ │ + stmdalt r1!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ movwvc pc, #63040 @ 0xf640 @ │ │ │ │ @ instruction: 0xf47e43a3 │ │ │ │ - andcs sl, r2, #3735552 @ 0x390000 │ │ │ │ + andcs sl, r2, #1769472 @ 0x1b0000 │ │ │ │ strbmi sl, [r0], -r8, lsl #18 │ │ │ │ movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ vabal.u8 , d4, d12 │ │ │ │ strcs r3, [r0, #-1027] @ 0xfffffbfd │ │ │ │ strcc lr, [r8], #-2509 @ 0xfffff633 │ │ │ │ stmib sp, {r0, r1, r2, r3, sl, sp}^ │ │ │ │ @ instruction: 0xf7f9450a │ │ │ │ - @ instruction: 0xf7fefa83 │ │ │ │ - @ instruction: 0xf640b828 │ │ │ │ + @ instruction: 0xf7fefa69 │ │ │ │ + @ instruction: 0xf640b80a │ │ │ │ @ instruction: 0x43a3730f │ │ │ │ - stmdage r2!, {r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ + stmdage r4, {r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ stmdbge r8, {r0, r9, sp} │ │ │ │ vmlsl.u q10, d4, d0[0] │ │ │ │ strls r4, [ip, #-771] @ 0xfffffcfd │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ stmib sp, {r8, sl, sp}^ │ │ │ │ - strcs r3, [pc], #-1032 @ 0xb8264 │ │ │ │ + strcs r3, [pc], #-1032 @ 0xb8358 │ │ │ │ strmi lr, [sl, #-2509] @ 0xfffff633 │ │ │ │ - blx 0x1bf6250 │ │ │ │ - ldmdalt r1, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + blx 0x1576344 │ │ │ │ + svclt 0x00f3f7fd │ │ │ │ movwvc pc, #63040 @ 0xf640 @ │ │ │ │ - @ instruction: 0xf47e43a3 │ │ │ │ - andcs sl, r0, #720896 @ 0xb0000 │ │ │ │ + @ instruction: 0xf47d43a3 │ │ │ │ + andcs sl, r0, #948 @ 0x3b4 │ │ │ │ strbmi sl, [r0], -r8, lsl #18 │ │ │ │ movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ vabal.u8 , d4, d12 │ │ │ │ strcs r3, [r0, #-1027] @ 0xfffffbfd │ │ │ │ strcc lr, [r8], #-2509 @ 0xfffff633 │ │ │ │ stmib sp, {r0, r1, r2, r3, sl, sp}^ │ │ │ │ @ instruction: 0xf7f9450a │ │ │ │ - @ instruction: 0xf7fdfa55 │ │ │ │ - @ instruction: 0xf3c4bffa │ │ │ │ + @ instruction: 0xf7fdfa3b │ │ │ │ + @ instruction: 0xf3c4bfdc │ │ │ │ movwcs r4, #515 @ 0x203 │ │ │ │ stmdbge r8, {r3, r9, ip, pc} │ │ │ │ andeq pc, pc, #4 │ │ │ │ andls r4, r9, #64, 12 @ 0x4000000 │ │ │ │ andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ andcs r9, r3, #-1610612736 @ 0xa0000000 │ │ │ │ strcs pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ strls r9, [fp], #-780 @ 0xfffffcf4 │ │ │ │ - mrc2 7, 2, pc, cr0, cr9, {7} │ │ │ │ - ldmdalt fp, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + mrc2 7, 1, pc, cr6, cr9, {7} │ │ │ │ + ldmdalt sp!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ cmnpvs r0, #4, 8 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ svcvs 0x0070f5b3 │ │ │ │ - svcge 0x00def47d │ │ │ │ + svcge 0x00c0f47d │ │ │ │ strbmi sl, [r0], -r8, lsl #18 │ │ │ │ andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ movweq pc, #61444 @ 0xf004 @ │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ movwcs lr, #35277 @ 0x89cd │ │ │ │ movwcs r2, #527 @ 0x20f │ │ │ │ andmi lr, sl, #3358720 @ 0x334000 │ │ │ │ @ instruction: 0xf7f9930c │ │ │ │ - @ instruction: 0xf7fdff87 │ │ │ │ - @ instruction: 0xf404bfcc │ │ │ │ + @ instruction: 0xf7fdff6d │ │ │ │ + @ instruction: 0xf404bfae │ │ │ │ @ instruction: 0xf5b36370 │ │ │ │ @ instruction: 0xf47d6f70 │ │ │ │ - stmdbge r8, {r0, r2, r6, r7, r8, r9, sl, fp, sp, pc} │ │ │ │ + stmdbge r8, {r0, r1, r2, r5, r7, r8, r9, sl, fp, sp, pc} │ │ │ │ vmlsl.u q10, d4, d0[0] │ │ │ │ @ instruction: 0xf0044203 │ │ │ │ vsubw.u8 q8, q2, d15 │ │ │ │ stmib sp, {r0, r1, sl, ip, sp}^ │ │ │ │ andcs r2, pc, #8, 6 @ 0x20000000 │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ movwls r4, #49674 @ 0xc20a │ │ │ │ - @ instruction: 0xffbef7f9 │ │ │ │ - svclt 0x00b3f7fd │ │ │ │ + @ instruction: 0xffa4f7f9 │ │ │ │ + svclt 0x0095f7fd │ │ │ │ strcs lr, [ip, #-2509] @ 0xfffff633 │ │ │ │ stmdbge r8, {r8, r9, sp} │ │ │ │ movwls r4, #1600 @ 0x640 │ │ │ │ sbcvc pc, r5, #72351744 @ 0x4500000 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ strcs r2, [r0, #-1025] @ 0xfffffbff │ │ │ │ eorgt pc, ip, sp, asr #17 │ │ │ │ strmi lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ - stc2l 7, cr15, [r6, #964]! @ 0x3c4 │ │ │ │ - ldmdalt r5, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + stc2l 7, cr15, [ip, #964] @ 0x3c4 │ │ │ │ + svclt 0x00f7f7fd │ │ │ │ stmdbge r8, {r0, r1, r3, r9, ip, pc} │ │ │ │ movwls r4, #1600 @ 0x640 │ │ │ │ addne pc, sp, #1610612740 @ 0x60000004 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ strls r2, [ip, #-1025] @ 0xfffffbff │ │ │ │ stmib sp, {r8, sl, sp}^ │ │ │ │ @ instruction: 0xf7f14508 │ │ │ │ - @ instruction: 0xf7fefdd5 │ │ │ │ - rsbeq fp, r2, #4, 16 @ 0x40000 │ │ │ │ - orrshi pc, lr, r1, lsl #2 │ │ │ │ + @ instruction: 0xf7fdfdbb │ │ │ │ + rsbeq fp, r2, #920 @ 0x398 │ │ │ │ + @ instruction: 0x81aaf101 │ │ │ │ ldrsbcc pc, [r0], #-136 @ 0xffffff78 @ │ │ │ │ ldrsbcs pc, [r0], #131 @ 0x83 @ │ │ │ │ andcc pc, r3, #134217731 @ 0x8000003 │ │ │ │ vpmax.s8 d18, d1, d2 │ │ │ │ - stmdacs r0, {r0, r2, r3, r5, r6, r7, sl, pc} │ │ │ │ - svcge 0x00f5f47d │ │ │ │ + stmdacs r0, {r2, r3, r8, sl, pc} │ │ │ │ + svcge 0x00d7f47d │ │ │ │ smlalbteq pc, sl, r4, r3 @ │ │ │ │ - @ instruction: 0xf0012900 │ │ │ │ - @ instruction: 0xf5b187dc │ │ │ │ + @ instruction: 0xf0022900 │ │ │ │ + @ instruction: 0xf5b18002 │ │ │ │ @ instruction: 0xf47d6f80 │ │ │ │ - @ instruction: 0xf8d3af75 │ │ │ │ + @ instruction: 0xf8d3af57 │ │ │ │ @ instruction: 0xf4122098 │ │ │ │ @ instruction: 0xf43d6f70 │ │ │ │ - ldmdavs fp, {r0, r1, r2, r3, r5, r6, r8, r9, sl, fp, sp, pc}^ │ │ │ │ + ldmdavs fp, {r0, r4, r6, r8, r9, sl, fp, sp, pc}^ │ │ │ │ @ instruction: 0xf4130c26 │ │ │ │ @ instruction: 0xf43d6f70 │ │ │ │ - @ instruction: 0xf006af69 │ │ │ │ + @ instruction: 0xf006af4b │ │ │ │ @ instruction: 0xf1a3030d │ │ │ │ @ instruction: 0xf1dc0c0d │ │ │ │ - bl 0x1279fcc │ │ │ │ + bl 0x127a0c0 │ │ │ │ svccs 0x0000070c │ │ │ │ - svcge 0x005ef47d │ │ │ │ + svcge 0x0040f47d │ │ │ │ @ instruction: 0xf0164640 │ │ │ │ - stmdacs r0, {r0, r8, fp, ip, sp, lr, pc} │ │ │ │ - svcge 0x00cff43d │ │ │ │ + stmdacs r0, {r0, r1, r3, r4, r8, fp, ip, sp, lr, pc} │ │ │ │ + svcge 0x00b1f43d │ │ │ │ @ instruction: 0xf0304640 │ │ │ │ - stmdacs r0, {r0, r2, r3, r4, r5, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ - svcge 0x00c9f43d │ │ │ │ - ldc2l 7, cr15, [r2], {151} @ 0x97 │ │ │ │ + stmdacs r0, {r0, r2, r3, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + svcge 0x00abf43d │ │ │ │ + mrrc2 7, 9, pc, r8, cr7 @ │ │ │ │ strpl pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf7974681 │ │ │ │ - @ instruction: 0xf006fccd │ │ │ │ + @ instruction: 0xf006fc53 │ │ │ │ strmi r0, [r5], -pc, lsl #4 │ │ │ │ strbmi r4, [r0], -r1, lsl #12 │ │ │ │ - ldc2 7, cr15, [r4], #956 @ 0x3bc │ │ │ │ + ldc2 7, cr15, [sl], {239} @ 0xef │ │ │ │ strtmi r4, [r9], -r2, lsr #12 │ │ │ │ @ instruction: 0xf79c4648 │ │ │ │ - @ instruction: 0xf1c4ff67 │ │ │ │ + @ instruction: 0xf1c4feed │ │ │ │ andcs r0, r1, r4, lsl #8 │ │ │ │ @ instruction: 0xf79840a0 │ │ │ │ - @ instruction: 0x4604f977 │ │ │ │ + @ instruction: 0x4604f8fd │ │ │ │ @ instruction: 0xf7982010 │ │ │ │ - @ instruction: 0x4623f973 │ │ │ │ + @ instruction: 0x4623f8f9 │ │ │ │ strtmi r4, [r9], -sl, lsr #12 │ │ │ │ andls lr, r0, sp, asr #19 │ │ │ │ @ instruction: 0xf79e200f │ │ │ │ - blmi 0xff1b754c │ │ │ │ + blmi 0xff277458 │ │ │ │ svcne 0x0070ee1d │ │ │ │ eorvs pc, r4, r6, asr #12 │ │ │ │ addscs pc, r6, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ stmiapl fp, {r1, r3, r4, r5, r9, sl, lr}^ │ │ │ │ strls r4, [r0, #-1053] @ 0xfffffbe3 │ │ │ │ @ instruction: 0xf6406801 │ │ │ │ vmov.i32 d20, #12 @ 0x0000000c │ │ │ │ strmi r0, [fp], #-147 @ 0xffffff6d │ │ │ │ cmnpvc r9, r0, lsl #10 @ p-variant is OBSOLETE │ │ │ │ mvneq pc, #208, 16 @ 0xd00000 │ │ │ │ - ldc2l 7, cr15, [lr], #-608 @ 0xfffffda0 │ │ │ │ + stc2 7, cr15, [r4], {152} @ 0x98 │ │ │ │ strbmi r2, [r0], -sp, lsl #6 │ │ │ │ andcc pc, ip, r8, asr #17 │ │ │ │ - @ instruction: 0xf8dcf016 │ │ │ │ - svclt 0x0083f7fd │ │ │ │ + @ instruction: 0xf8f6f016 │ │ │ │ + svclt 0x0065f7fd │ │ │ │ vorr.i32 d18, #0 @ 0x00000000 │ │ │ │ addsmi r0, sl, #32, 6 @ 0x80000000 │ │ │ │ - bicshi pc, ip, #1 │ │ │ │ - cmpphi r0, #268435456 @ p-variant is OBSOLETE @ 0x10000000 │ │ │ │ + mvnshi pc, #1 │ │ │ │ + cmpphi pc, #268435456 @ p-variant is OBSOLETE @ 0x10000000 │ │ │ │ vsubw.s8 q9, q0, d16 │ │ │ │ addsmi r0, sl, #16, 6 @ 0x40000000 │ │ │ │ - ldrthi pc, [sp], #-1 @ │ │ │ │ + ldrbhi pc, [r9], #-1 @ │ │ │ │ svcne 0x0000f5b2 │ │ │ │ - mrcge 4, 7, APSR_nzcv, cr10, cr13, {3} │ │ │ │ - strbmi r9, [r0], -r8, lsl #2 │ │ │ │ - vmla.i8 d26, d5, d8 │ │ │ │ - vmvn.i32 d20, #3328 @ 0x00000d00 │ │ │ │ - strls r0, [r9], #-522 @ 0xfffffdf6 │ │ │ │ - strgt lr, [sl, #-2509] @ 0xfffff633 │ │ │ │ - @ instruction: 0xf7f0950c │ │ │ │ - @ instruction: 0xf7fdf8b1 │ │ │ │ - tstcs r0, #236, 28 @ 0xec0 │ │ │ │ - msreq CPSR_, #192, 4 │ │ │ │ - @ instruction: 0xf001429a │ │ │ │ - vrshl.s8 q4, q3, │ │ │ │ - @ instruction: 0x232081b3 │ │ │ │ - tstpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - @ instruction: 0xf001429a │ │ │ │ - @ instruction: 0xf5b2852f │ │ │ │ - @ instruction: 0xf47d1f00 │ │ │ │ - ldrdls sl, [r8, -r9] │ │ │ │ - stmdbge r8, {r6, r9, sl, lr} │ │ │ │ + mrcge 4, 6, APSR_nzcv, cr12, cr13, {3} │ │ │ │ + strbmi sl, [r0], -r8, lsl #18 │ │ │ │ + eorsmi pc, sp, #1342177284 @ 0x50000004 │ │ │ │ + andeq pc, sl, #192, 4 │ │ │ │ + @ instruction: 0xf8cd9408 │ │ │ │ + stmib sp, {r2, r5, sp, lr, pc}^ │ │ │ │ + strls ip, [ip, #-1290] @ 0xfffffaf6 │ │ │ │ + @ instruction: 0xf896f7f0 │ │ │ │ + mcrlt 7, 6, pc, cr13, cr13, {7} @ │ │ │ │ + vorr.i32 d18, #0 @ 0x00000000 │ │ │ │ + addsmi r0, sl, #32, 6 @ 0x80000000 │ │ │ │ + strbhi pc, [sl, #-1]! @ │ │ │ │ + @ instruction: 0x81bef201 │ │ │ │ + vsubw.s8 q9, q0, d16 │ │ │ │ + addsmi r0, sl, #16, 6 @ 0x40000000 │ │ │ │ + ldrbhi pc, [r2, #-1] @ │ │ │ │ + svcne 0x0000f5b2 │ │ │ │ + mrcge 4, 5, APSR_nzcv, cr10, cr13, {3} │ │ │ │ + strbmi sl, [r0], -r8, lsl #18 │ │ │ │ rscsne pc, sp, #1342177284 @ 0x50000004 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ - stmib sp, {r0, r3, sl, ip, pc}^ │ │ │ │ + @ instruction: 0xf8cd9408 │ │ │ │ + stmib sp, {r2, r5, sp, lr, pc}^ │ │ │ │ strls ip, [ip, #-1290] @ 0xfffffaf6 │ │ │ │ - @ instruction: 0xf890f7f0 │ │ │ │ - mcrlt 7, 6, pc, cr11, cr13, {7} @ │ │ │ │ + @ instruction: 0xf874f7f0 │ │ │ │ + mcrlt 7, 5, pc, cr11, cr13, {7} @ │ │ │ │ subpl pc, r0, #196, 6 @ 0x10000003 │ │ │ │ vsubw.u8 , q2, d13 │ │ │ │ tstlt sl, r3, lsl #8 │ │ │ │ ldrbeq r4, [fp, r3, lsr #2] │ │ │ │ - blge 0x1eb5a0c │ │ │ │ + blge 0x1cb5b04 │ │ │ │ strbmi sl, [r0], -r8, lsl #18 │ │ │ │ strcs r2, [r1, #-768] @ 0xfffffd00 │ │ │ │ stmib sp, {r2, r3, r9, ip, pc}^ │ │ │ │ stmib sp, {r3, r8, sl, lr}^ │ │ │ │ @ instruction: 0xf7f9330a │ │ │ │ - @ instruction: 0xf7fdf9eb │ │ │ │ - strbmi fp, [r0], -sl, lsr #30 │ │ │ │ - @ instruction: 0xff42f7f1 │ │ │ │ - svclt 0x0025f7fd │ │ │ │ + @ instruction: 0xf7fdf9cf │ │ │ │ + strbmi fp, [r0], -sl, lsl #30 │ │ │ │ + @ instruction: 0xff26f7f1 │ │ │ │ + svclt 0x0005f7fd │ │ │ │ smullscc pc, r9, r8, r8 @ │ │ │ │ @ instruction: 0xf8d8b123 │ │ │ │ @ instruction: 0x07d930d4 │ │ │ │ - bge 0xfed75b3c │ │ │ │ + bge 0xfe975c34 │ │ │ │ adcsvc pc, sp, #68, 12 @ 0x4400000 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ strbmi sl, [r0], -r8, lsl #18 │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ - strls r6, [sl, #-1800] @ 0xfffff8f8 │ │ │ │ + strls r7, [sl, #-1544] @ 0xfffff9f8 │ │ │ │ movwcc lr, #47565 @ 0xb9cd │ │ │ │ - @ instruction: 0xffcef7ef │ │ │ │ + @ instruction: 0xffb2f7ef │ │ │ │ @ instruction: 0xf43e2800 │ │ │ │ - @ instruction: 0xf7fdaaa1 │ │ │ │ - stmdbcs sp, {r1, r3, r8, r9, sl, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7fdaa91 │ │ │ │ + stmdbcs sp, {r1, r3, r5, r6, r7, r9, sl, fp, ip, sp, pc} │ │ │ │ andcs fp, r0, #148, 30 @ 0x250 │ │ │ │ @ instruction: 0xf7fe2201 │ │ │ │ - stmdbcs sp, {r0, r1, r2, r7, fp, ip, sp, pc} │ │ │ │ + stmdbcs sp, {r0, r1, r2, r5, r6, fp, ip, sp, pc} │ │ │ │ andcs fp, r0, #148, 30 @ 0x250 │ │ │ │ @ instruction: 0xf7fe2201 │ │ │ │ - @ instruction: 0xf898bec4 │ │ │ │ + @ instruction: 0xf898beb5 │ │ │ │ ldrdlt r3, [r3, -r9]! │ │ │ │ ldrsbcc pc, [r4], #136 @ 0x88 @ │ │ │ │ @ instruction: 0xf57e07da │ │ │ │ - vadd.i8 q13, , q15 │ │ │ │ + vadd.i8 q13, , q7 │ │ │ │ vmvn.i32 q8, #3328 @ 0x00000d00 │ │ │ │ stmdbge r8, {r1, r3, r9} │ │ │ │ movwcs r4, #1600 @ 0x640 │ │ │ │ - strvc lr, [r8], -sp, asr #19 │ │ │ │ + strvs lr, [r8, -sp, asr #19] │ │ │ │ stmib sp, {r1, r3, r8, sl, ip, pc}^ │ │ │ │ @ instruction: 0xf7ef330b │ │ │ │ - stmdacs r0, {r0, r1, r2, r5, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - ldmge sp, {r1, r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ - mcrlt 7, 7, pc, cr3, cr13, {7} @ │ │ │ │ - ldc2l 7, cr15, [r0], {238} @ 0xee │ │ │ │ - ldmib sp, {r0, r3, r9, fp, ip, pc}^ │ │ │ │ - andls r4, r6, #738197504 @ 0x2c000000 │ │ │ │ - tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ - @ instruction: 0xf79741dc │ │ │ │ - bls 0x27755c │ │ │ │ - bcs 0x489de8 │ │ │ │ - ldrbhi pc, [lr, -r0, asr #32] @ │ │ │ │ - smullscc pc, r9, r8, r8 @ │ │ │ │ - strtmi r4, [r9], -r0, asr #12 │ │ │ │ - svclt 0x000c2b00 │ │ │ │ - andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - blx 0xb7659c │ │ │ │ - @ instruction: 0xf7984620 │ │ │ │ - strtmi pc, [r9], -sp, lsl #17 │ │ │ │ - strtmi r4, [r8], -r2, lsl #12 │ │ │ │ - stc2l 7, cr15, [sl, #948] @ 0x3b4 │ │ │ │ - mrclt 7, 5, APSR_nzcv, cr15, cr13, {7} │ │ │ │ - stc2 7, cr15, [ip], #952 @ 0x3b8 │ │ │ │ - ldmib sp, {r0, r3, r9, fp, ip, pc}^ │ │ │ │ - andls r4, r6, #738197504 @ 0x2c000000 │ │ │ │ + stmdacs r0, {r0, r1, r3, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + popge {r1, r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ + mcrlt 7, 6, pc, cr3, cr13, {7} @ │ │ │ │ + @ instruction: 0xf7ee950c │ │ │ │ + ldmib sp, {r0, r1, r3, r4, r5, r6, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + bls 0x3092e8 │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ + bicsmi r9, ip, r6, lsl #4 │ │ │ │ + blx 0x1a76526 │ │ │ │ + strmi r9, [r5], -r6, lsl #20 │ │ │ │ + @ instruction: 0xf0402a0f │ │ │ │ + @ instruction: 0xf8988767 │ │ │ │ + @ instruction: 0x464030d9 │ │ │ │ + blcs 0xc9f80 │ │ │ │ + andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ + @ instruction: 0xf7ec2204 │ │ │ │ + strtmi pc, [r0], -sp, lsr #19 │ │ │ │ + @ instruction: 0xf810f798 │ │ │ │ + strmi r4, [r2], -r9, lsr #12 │ │ │ │ + @ instruction: 0xf7ed4628 │ │ │ │ + @ instruction: 0xf7fdfd4d │ │ │ │ + strls fp, [ip, #-3742] @ 0xfffff162 │ │ │ │ + mrrc2 7, 14, pc, r6, cr14 @ │ │ │ │ + movwmi lr, #47581 @ 0xb9dd │ │ │ │ + @ instruction: 0xf0039a09 │ │ │ │ + andls r0, r6, #2080374784 @ 0x7c000000 │ │ │ │ @ instruction: 0xf79741dc │ │ │ │ - bls 0x277514 │ │ │ │ - bcs 0x489e30 │ │ │ │ - ldrhi pc, [r0, -r0, asr #32]! │ │ │ │ + bls 0x277418 │ │ │ │ + bcs 0x489f2c │ │ │ │ + ldrhi pc, [r8, -r0, asr #32]! │ │ │ │ smullscc pc, r9, r8, r8 @ │ │ │ │ strtmi r4, [r9], -r0, asr #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - blx 0x2765e4 │ │ │ │ - @ instruction: 0xf7984620 │ │ │ │ - strtmi pc, [r9], -r9, ror #16 │ │ │ │ + @ instruction: 0xf988f7ec │ │ │ │ + @ instruction: 0xf7974620 │ │ │ │ + strtmi pc, [r9], -fp, ror #31 │ │ │ │ strtmi r4, [r8], -r2, lsl #12 │ │ │ │ - stc2l 7, cr15, [r2], {237} @ 0xed │ │ │ │ - mrclt 7, 4, APSR_nzcv, cr11, cr13, {7} │ │ │ │ - stc2 7, cr15, [r8], {238} @ 0xee │ │ │ │ + mcrr2 7, 14, pc, r4, cr13 @ │ │ │ │ + mrclt 7, 3, APSR_nzcv, cr9, cr13, {7} │ │ │ │ + strls sl, [ip, #-2056] @ 0xfffff7f8 │ │ │ │ + ldc2 7, cr15, [r0], #-952 @ 0xfffffc48 │ │ │ │ stmdbge r8, {r0, r8, r9, sp} │ │ │ │ vmax.s8 q10, , q0 │ │ │ │ vrshr.s64 d17, d21, #64 │ │ │ │ - strls r0, [r0, #-517] @ 0xfffffdfb │ │ │ │ - ldc2l 7, cr15, [ip, #964]! @ 0x3c4 │ │ │ │ - mcrlt 7, 4, pc, cr13, cr13, {7} @ │ │ │ │ + strls r0, [r0], -r5, lsl #4 │ │ │ │ + ldc2l 7, cr15, [ip, #964] @ 0x3c4 │ │ │ │ + mcrlt 7, 3, pc, cr9, cr13, {7} @ │ │ │ │ cmnpmi r0, #4, 8 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ svcmi 0x0070f5b3 │ │ │ │ - mcrge 4, 4, pc, cr7, cr13, {1} @ │ │ │ │ + mcrge 4, 3, pc, cr3, cr13, {1} @ │ │ │ │ ldrdcc pc, [r8], r8 │ │ │ │ andls sl, sl, #8, 18 @ 0x20000 │ │ │ │ andcs r4, r9, #64, 12 @ 0x4000000 │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ strls fp, [sp, #-741] @ 0xfffffd1b │ │ │ │ strmi pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ strcs r9, [r0, #-1291] @ 0xfffffaf5 │ │ │ │ strcs r9, [r1], #-1036 @ 0xfffffbf4 │ │ │ │ strmi lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ - @ instruction: 0xf860f7f3 │ │ │ │ - mcrlt 7, 3, pc, cr15, cr13, {7} @ │ │ │ │ + @ instruction: 0xf840f7f3 │ │ │ │ + mcrlt 7, 2, pc, cr11, cr13, {7} @ │ │ │ │ teqpeq r2, #4 @ p-variant is OBSOLETE │ │ │ │ vqdmulh.s d2, d1, d18 │ │ │ │ - blcs 0x959838 │ │ │ │ - stcge 6, cr15, [pc], {62} @ 0x3e │ │ │ │ + blcs 0x9599b8 │ │ │ │ + blge 0xffff60a8 │ │ │ │ @ instruction: 0xf852a201 │ │ │ │ svclt 0x0000f023 │ │ │ │ - andeq r8, fp, fp, lsl r8 │ │ │ │ - andeq r6, fp, fp, asr #29 │ │ │ │ - andeq r8, fp, r9, asr r8 │ │ │ │ - andeq r6, fp, fp, asr #29 │ │ │ │ - andeq r6, fp, fp, asr #29 │ │ │ │ - andeq r6, fp, fp, asr #29 │ │ │ │ - andeq r6, fp, fp, asr #29 │ │ │ │ - andeq r6, fp, fp, asr #29 │ │ │ │ - andeq r6, fp, fp, asr #29 │ │ │ │ - andeq r6, fp, fp, asr #29 │ │ │ │ - andeq r6, fp, fp, asr #29 │ │ │ │ - andeq r6, fp, fp, asr #29 │ │ │ │ - andeq r6, fp, fp, asr #29 │ │ │ │ - andeq r6, fp, fp, asr #29 │ │ │ │ - andeq r6, fp, fp, asr #29 │ │ │ │ - andeq r6, fp, fp, asr #29 │ │ │ │ - andeq r6, fp, fp, asr #29 │ │ │ │ - andeq r6, fp, fp, asr #29 │ │ │ │ + andeq r8, fp, fp, lsl r9 │ │ │ │ + andeq r6, fp, r5, lsr #31 │ │ │ │ + andeq r8, fp, r9, asr r9 │ │ │ │ + andeq r6, fp, r5, lsr #31 │ │ │ │ + andeq r6, fp, r5, lsr #31 │ │ │ │ + andeq r6, fp, r5, lsr #31 │ │ │ │ + andeq r6, fp, r5, lsr #31 │ │ │ │ + andeq r6, fp, r5, lsr #31 │ │ │ │ + andeq r6, fp, r5, lsr #31 │ │ │ │ + andeq r6, fp, r5, lsr #31 │ │ │ │ + andeq r6, fp, r5, lsr #31 │ │ │ │ + andeq r6, fp, r5, lsr #31 │ │ │ │ + andeq r6, fp, r5, lsr #31 │ │ │ │ + andeq r6, fp, r5, lsr #31 │ │ │ │ + andeq r6, fp, r5, lsr #31 │ │ │ │ + andeq r6, fp, r5, lsr #31 │ │ │ │ + andeq r6, fp, r5, lsr #31 │ │ │ │ + andeq r6, fp, r5, lsr #31 │ │ │ │ ldrdeq r8, [fp], -pc @ │ │ │ │ - andeq r6, fp, fp, asr #29 │ │ │ │ - andeq r6, fp, fp, asr #29 │ │ │ │ - andeq r6, fp, fp, asr #29 │ │ │ │ - andeq r6, fp, fp, asr #29 │ │ │ │ - andeq r6, fp, fp, asr #29 │ │ │ │ - andeq r6, fp, fp, asr #29 │ │ │ │ - andeq r6, fp, fp, asr #29 │ │ │ │ - andeq r6, fp, fp, asr #29 │ │ │ │ - andeq r6, fp, fp, asr #29 │ │ │ │ - andeq r6, fp, fp, asr #29 │ │ │ │ - andeq r6, fp, fp, asr #29 │ │ │ │ - andeq r6, fp, fp, asr #29 │ │ │ │ - andeq r6, fp, fp, asr #29 │ │ │ │ - andeq r8, fp, r1, lsr #15 │ │ │ │ - andeq r6, fp, fp, asr #29 │ │ │ │ - andeq r8, fp, r5, asr #14 │ │ │ │ - addeq r7, r6, r0, lsr r7 │ │ │ │ + andeq r6, fp, r5, lsr #31 │ │ │ │ + andeq r6, fp, r5, lsr #31 │ │ │ │ + andeq r6, fp, r5, lsr #31 │ │ │ │ + andeq r6, fp, r5, lsr #31 │ │ │ │ + andeq r6, fp, r5, lsr #31 │ │ │ │ + andeq r6, fp, r5, lsr #31 │ │ │ │ + andeq r6, fp, r5, lsr #31 │ │ │ │ + andeq r6, fp, r5, lsr #31 │ │ │ │ + andeq r6, fp, r5, lsr #31 │ │ │ │ + andeq r6, fp, r5, lsr #31 │ │ │ │ + andeq r6, fp, r5, lsr #31 │ │ │ │ + andeq r6, fp, r5, lsr #31 │ │ │ │ + andeq r6, fp, r5, lsr #31 │ │ │ │ + andeq r8, fp, r1, lsr #17 │ │ │ │ + andeq r6, fp, r5, lsr #31 │ │ │ │ + andeq r8, fp, r5, asr #16 │ │ │ │ + addeq r7, r6, ip, lsr r6 │ │ │ │ @ instruction: 0xf53e0423 │ │ │ │ - @ instruction: 0xf404abc9 │ │ │ │ + @ instruction: 0xf404abb6 │ │ │ │ @ instruction: 0xf5b36360 │ │ │ │ @ instruction: 0xf0016f60 │ │ │ │ - @ instruction: 0x4621869f │ │ │ │ + @ instruction: 0x462186bf │ │ │ │ strls sl, [fp], -r8, lsl #16 │ │ │ │ strls r0, [ip, -r5, ror #7] │ │ │ │ - ldrhi pc, [pc, #257]! @ 0xb8869 │ │ │ │ - @ instruction: 0xf94af7ee │ │ │ │ + ldrbhi pc, [pc, #257] @ 0xb8969 @ │ │ │ │ + @ instruction: 0xf8ccf7ee │ │ │ │ subsmi pc, r1, #72, 12 @ 0x4800000 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ strbmi sl, [r0], -r8, lsl #18 │ │ │ │ - mcr2 7, 7, pc, cr6, cr7, {7} @ │ │ │ │ + mcr2 7, 6, pc, cr6, cr7, {7} @ │ │ │ │ @ instruction: 0xf47d2800 │ │ │ │ - @ instruction: 0x4621adfe │ │ │ │ + @ instruction: 0x4621adda │ │ │ │ @ instruction: 0xf7eea808 │ │ │ │ - strcs pc, [r1], #-2313 @ 0xfffff6f7 │ │ │ │ + strcs pc, [r1], #-2185 @ 0xfffff777 │ │ │ │ stmdbge r8, {r3, r8, r9, fp, ip, pc} │ │ │ │ vmax.s8 q10, , q0 │ │ │ │ vmlal.s q8, d16, d1[0] │ │ │ │ strls r0, [r0], #-517 @ 0xfffffdfb │ │ │ │ - blx 0xff076766 │ │ │ │ - stcllt 7, cr15, [sp, #1012]! @ 0x3f4 │ │ │ │ + blx 0xfe876866 │ │ │ │ + stcllt 7, cr15, [r9, #1012] @ 0x3f4 │ │ │ │ orrne pc, r1, #196, 6 @ 0x10000003 │ │ │ │ svceq 0x00c0f014 │ │ │ │ - ldrhi pc, [sl], -r1 │ │ │ │ + ldrthi pc, [sl], -r1 @ │ │ │ │ @ instruction: 0xf47e2b02 │ │ │ │ - strtmi sl, [r1], -ip, lsl #23 │ │ │ │ + @ instruction: 0x4621ab79 │ │ │ │ strls sl, [fp, #-2056] @ 0xfffff7f8 │ │ │ │ @ instruction: 0xf7ee950c │ │ │ │ - mvneq pc, #180224 @ 0x2c000 │ │ │ │ - blge 0xfe335dc0 │ │ │ │ + mvneq pc, #9240576 @ 0x8d0000 │ │ │ │ + blge 0x1e75ec0 │ │ │ │ addvs pc, r5, #68, 12 @ 0x4400000 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ strbmi sl, [r0], -r8, lsl #18 │ │ │ │ - stc2l 7, cr15, [r4, #988] @ 0x3dc │ │ │ │ + stc2 7, cr15, [r4, #988]! @ 0x3dc │ │ │ │ @ instruction: 0xf43e2800 │ │ │ │ - @ instruction: 0xf7fdab78 │ │ │ │ - strteq fp, [r3], #-3534 @ 0xfffff232 │ │ │ │ - blge 0x1ff5ce0 │ │ │ │ + @ instruction: 0xf7fdab65 │ │ │ │ + strteq fp, [r3], #-3498 @ 0xfffff256 │ │ │ │ + blge 0x1b35de0 │ │ │ │ msrvs SPSR_, #4, 8 @ 0x4000000 │ │ │ │ svcvs 0x0060f5b3 │ │ │ │ - ldrhi pc, [r8, -r1] │ │ │ │ + ldrhi pc, [r8, -r1]! │ │ │ │ strtmi r9, [r1], -fp, lsl #12 │ │ │ │ strls sl, [ip, -r8, lsl #16] │ │ │ │ setend be │ │ │ │ - @ instruction: 0xf7ee85e2 │ │ │ │ - @ instruction: 0xf648f8fd │ │ │ │ + @ instruction: 0xf7ee8602 │ │ │ │ + @ instruction: 0xf648f87f │ │ │ │ vsubl.s8 , d0, d13 │ │ │ │ stmdbge r8, {r0, r2, r9} │ │ │ │ @ instruction: 0xf7f74640 │ │ │ │ - stmdacs r0, {r0, r3, r4, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r3, r4, r5, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fdd0b3 │ │ │ │ - @ instruction: 0xf3c4bdb0 │ │ │ │ + @ instruction: 0xf3c4bd8c │ │ │ │ @ instruction: 0xf0141381 │ │ │ │ @ instruction: 0xf0010fc0 │ │ │ │ - blcs 0x15a008 │ │ │ │ - blge 0x14b5a28 │ │ │ │ + blcs 0x15a188 │ │ │ │ + blge 0xff5b28 │ │ │ │ strtmi sl, [r1], -r8, lsl #16 │ │ │ │ strls r9, [ip, #-1291] @ 0xfffffaf5 │ │ │ │ - @ instruction: 0xf8cef7ee │ │ │ │ + @ instruction: 0xf850f7ee │ │ │ │ @ instruction: 0xf57e03e0 │ │ │ │ - @ instruction: 0xf644ab4c │ │ │ │ + @ instruction: 0xf644ab39 │ │ │ │ vsubl.s8 q10, d0, d29 │ │ │ │ stmdbge r8, {r1, r3, r9} │ │ │ │ @ instruction: 0xf7f74640 │ │ │ │ - stmdacs r0, {r0, r1, r2, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ - blge 0xfb5950 │ │ │ │ - ldclt 7, cr15, [r1, #1012] @ 0x3f4 │ │ │ │ + stmdacs r0, {r0, r1, r2, r5, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + blge 0xaf5a50 │ │ │ │ + stcllt 7, cr15, [sp, #-1012]! @ 0xfffffc0c │ │ │ │ @ instruction: 0xf53e0421 │ │ │ │ - @ instruction: 0xf404ab3f │ │ │ │ + @ instruction: 0xf404ab2c │ │ │ │ @ instruction: 0xf5b36360 │ │ │ │ @ instruction: 0xf0016f60 │ │ │ │ - @ instruction: 0x46218651 │ │ │ │ + @ instruction: 0x46218671 │ │ │ │ strls sl, [fp], -r8, lsl #16 │ │ │ │ strls r0, [ip, -r2, ror #7] │ │ │ │ - strhi pc, [r6, #-257]! @ 0xfffffeff │ │ │ │ - @ instruction: 0xf8c0f7ee │ │ │ │ + strbhi pc, [r6, #-257] @ 0xfffffeff @ │ │ │ │ + @ instruction: 0xf842f7ee │ │ │ │ adcne pc, sp, #72, 12 @ 0x4800000 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ strbmi sl, [r0], -r8, lsl #18 │ │ │ │ - mrc2 7, 2, pc, cr12, cr7, {7} │ │ │ │ + mrc2 7, 1, pc, cr12, cr7, {7} │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ @ instruction: 0xf7fdaf76 │ │ │ │ - @ instruction: 0xf404bd72 │ │ │ │ + @ instruction: 0xf404bd4e │ │ │ │ @ instruction: 0xf5b34370 │ │ │ │ tstle r4, r0, ror pc │ │ │ │ ldrsbcc pc, [r0], #136 @ 0x88 @ │ │ │ │ @ instruction: 0xf53d069b │ │ │ │ - @ instruction: 0xf8d8ad68 │ │ │ │ + @ instruction: 0xf8d8ad44 │ │ │ │ rsclt r3, r2, #136 @ 0x88 │ │ │ │ andls r4, sp, #64, 12 @ 0x4000000 │ │ │ │ @ instruction: 0xf003a908 │ │ │ │ andcs r0, r8, #1006632960 @ 0x3c000000 │ │ │ │ strls r2, [sl, #-1280] @ 0xfffffb00 │ │ │ │ strmi pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ strls r9, [ip], #-1291 @ 0xfffffaf5 │ │ │ │ strcs r2, [r1], #-1280 @ 0xfffffb00 │ │ │ │ strmi lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ - @ instruction: 0xff40f7f2 │ │ │ │ - stcllt 7, cr15, [pc, #-1012] @ 0xb84ec │ │ │ │ + @ instruction: 0xff20f7f2 │ │ │ │ + stclt 7, cr15, [fp, #-1012]! @ 0xfffffc0c │ │ │ │ vsubl.s8 q9, d0, d16 │ │ │ │ addsmi r0, r3, #16, 4 │ │ │ │ - eorhi pc, sl, r1 │ │ │ │ + eorshi pc, r1, r1 │ │ │ │ vmvn.i32 d18, #0 @ 0x00000000 │ │ │ │ addsmi r0, r3, #16, 4 │ │ │ │ - andshi pc, r5, r1 │ │ │ │ + andshi pc, ip, r1 │ │ │ │ svcne 0x0010f1b3 │ │ │ │ - stclge 4, cr15, [r8], {125} @ 0x7d │ │ │ │ + stcge 4, cr15, [r4], #500 @ 0x1f4 │ │ │ │ strbmi sl, [r0], -r8, lsl #18 │ │ │ │ movwcs pc, #13252 @ 0x33c4 @ │ │ │ │ strpl lr, [sl, #-2509] @ 0xfffff633 │ │ │ │ - streq pc, [pc], #-4 @ 0xb8910 │ │ │ │ + streq pc, [pc], #-4 @ 0xb8a10 │ │ │ │ stmib sp, {r2, r3, r8, sl, ip, pc}^ │ │ │ │ @ instruction: 0xf7f23408 │ │ │ │ - @ instruction: 0xf7fdfb6f │ │ │ │ - @ instruction: 0xf1b3bcba │ │ │ │ + @ instruction: 0xf7fdfb4f │ │ │ │ + @ instruction: 0xf1b3bc96 │ │ │ │ @ instruction: 0xf47d1f10 │ │ │ │ - @ instruction: 0xf404acb5 │ │ │ │ + @ instruction: 0xf404ac91 │ │ │ │ @ instruction: 0xf0044370 │ │ │ │ @ instruction: 0xf3c4090f │ │ │ │ - vabdl.u8 q9, d4, d3 │ │ │ │ - @ instruction: 0xf5b34603 │ │ │ │ + vabdl.u8 q10, d4, d3 │ │ │ │ + @ instruction: 0xf5b32603 │ │ │ │ @ instruction: 0xf0004f70 │ │ │ │ - @ instruction: 0xf898878c │ │ │ │ + @ instruction: 0xf8988793 │ │ │ │ ldmib r8, {r0, r3, r4, r6, r7, ip}^ │ │ │ │ stmdbcs r0, {r2, r4, r5, r9, ip, sp} │ │ │ │ - strbhi pc, [ip], -r0 @ │ │ │ │ + ldrbhi pc, [r2], -r0 @ │ │ │ │ @ instruction: 0xf00243d2 │ │ │ │ - blcs 0xb9558 │ │ │ │ - ldcge 4, cr15, [ip], {125} @ 0x7d │ │ │ │ + blcs 0xb9658 │ │ │ │ + ldclge 4, cr15, [r8], #-500 @ 0xfffffe0c │ │ │ │ stmdbge r8, {r0, r9, sp} │ │ │ │ andls r4, r0, #64, 12 @ 0x4000000 │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ - strvc lr, [r8], -sp, asr #19 │ │ │ │ + strvs lr, [r8, -sp, asr #19] │ │ │ │ eorls pc, r8, sp, asr #17 │ │ │ │ strls r9, [fp], #-1292 @ 0xfffffaf4 │ │ │ │ - @ instruction: 0xf9fcf7f0 │ │ │ │ - stclt 7, cr15, [r3, #-1012] @ 0xfffffc0c │ │ │ │ + @ instruction: 0xf9dcf7f0 │ │ │ │ + ldcllt 7, cr15, [pc], {253} @ 0xfd │ │ │ │ vmov.i32 d18, #0 @ 0x00000000 │ │ │ │ addsmi r0, r3, #80, 4 │ │ │ │ - subhi pc, r8, r1 │ │ │ │ + subshi pc, r0, r1 │ │ │ │ vsubl.s8 q9, d0, d16 │ │ │ │ addsmi r0, r3, #80, 4 │ │ │ │ - eorhi pc, pc, r1 │ │ │ │ + eorshi pc, r7, r1 │ │ │ │ svceq 0x00a0f5b3 │ │ │ │ - ldclge 4, cr15, [ip], #-500 @ 0xfffffe0c │ │ │ │ + mrrcge 4, 7, pc, r8, cr13 @ │ │ │ │ movwcs pc, #13252 @ 0x33c4 @ │ │ │ │ movwls sl, #35080 @ 0x8908 │ │ │ │ vmlsl.u q10, d4, d0[0] │ │ │ │ andcs r4, r1, #201326592 @ 0xc000000 │ │ │ │ movwcs r9, #777 @ 0x309 │ │ │ │ - streq pc, [pc], #-4 @ 0xb89b0 │ │ │ │ + streq pc, [pc], #-4 @ 0xb8ab0 │ │ │ │ strls r9, [sl], #-1291 @ 0xfffffaf5 │ │ │ │ @ instruction: 0xf7f0950c │ │ │ │ - @ instruction: 0xf7fdf8b9 │ │ │ │ - @ instruction: 0xf404bc6a │ │ │ │ + @ instruction: 0xf7fdf899 │ │ │ │ + @ instruction: 0xf404bc46 │ │ │ │ @ instruction: 0xf0044370 │ │ │ │ @ instruction: 0xf3c4090f │ │ │ │ - vabdl.u8 q9, d4, d3 │ │ │ │ - @ instruction: 0xf5b34603 │ │ │ │ + vabdl.u8 q10, d4, d3 │ │ │ │ + @ instruction: 0xf5b32603 │ │ │ │ @ instruction: 0xf0004f70 │ │ │ │ - @ instruction: 0xf89886db │ │ │ │ + @ instruction: 0xf89886e1 │ │ │ │ ldmib r8, {r0, r3, r4, r6, r7, ip}^ │ │ │ │ stmdbcs r0, {r2, r4, r5, r9, ip, sp} │ │ │ │ - ldrhi pc, [r0], -r0 │ │ │ │ + ldrhi pc, [r6], -r0 │ │ │ │ @ instruction: 0xf00243d2 │ │ │ │ - blcs 0xb95f0 │ │ │ │ - mrrcge 4, 7, pc, r0, cr13 @ │ │ │ │ + blcs 0xb96f0 │ │ │ │ + stcge 4, cr15, [ip], #-500 @ 0xfffffe0c │ │ │ │ movwcs r9, #4864 @ 0x1300 │ │ │ │ strbmi sl, [r0], -r8, lsl #18 │ │ │ │ vmov.i32 d20, #-905969664 @ 0xca000000 │ │ │ │ stmib sp, {r0, r1, sl, ip, sp}^ │ │ │ │ - @ instruction: 0xf8cd7608 │ │ │ │ + @ instruction: 0xf8cd6708 │ │ │ │ stmib sp, {r3, r5, ip, pc}^ │ │ │ │ @ instruction: 0xf7f0450b │ │ │ │ - @ instruction: 0xf7fdf9af │ │ │ │ - @ instruction: 0xf898bcb6 │ │ │ │ + @ instruction: 0xf7fdf98f │ │ │ │ + @ instruction: 0xf898bc92 │ │ │ │ @ instruction: 0xf8d810d9 │ │ │ │ @ instruction: 0xf8d830d0 │ │ │ │ stmdbcs r0, {r2, r4, r6, r7, sp} │ │ │ │ - ldrbhi pc, [r5, #-0]! @ │ │ │ │ + ldrbhi pc, [fp, #-0]! @ │ │ │ │ @ instruction: 0xf00243d2 │ │ │ │ - blcs 0xb9630 │ │ │ │ - ldcge 4, cr15, [r0], #-500 @ 0xfffffe0c │ │ │ │ + blcs 0xb9730 │ │ │ │ + stcge 4, cr15, [ip], {125} @ 0x7d │ │ │ │ andcs r9, r2, #0, 6 │ │ │ │ stmdbge r8, {r0, r8, r9, sp} │ │ │ │ strls r4, [ip, #-1600] @ 0xfffff9c0 │ │ │ │ strcs pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ vabal.u8 , d4, d8 │ │ │ │ strls r4, [r9, #-1283] @ 0xfffffafd │ │ │ │ - streq pc, [pc, #-4] @ 0xb8a48 │ │ │ │ + streq pc, [pc, #-4] @ 0xb8b48 │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ strls r9, [fp], #-1290 @ 0xfffffaf6 │ │ │ │ - @ instruction: 0xf98af7f0 │ │ │ │ - ldclt 7, cr15, [r1], {253} @ 0xfd │ │ │ │ + @ instruction: 0xf96af7f0 │ │ │ │ + stcllt 7, cr15, [sp], #-1012 @ 0xfffffc0c │ │ │ │ strbmi sl, [r0], -r8, lsl #18 │ │ │ │ movwcs pc, #13252 @ 0x33c4 @ │ │ │ │ andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ @ instruction: 0xf0049308 │ │ │ │ strls r0, [ip, #-783] @ 0xfffffcf1 │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ movwcs lr, #39373 @ 0x99cd │ │ │ │ @ instruction: 0xf7f0940b │ │ │ │ - @ instruction: 0xf7fdff3f │ │ │ │ - movwcs fp, #7176 @ 0x1c08 │ │ │ │ + @ instruction: 0xf7fdff1f │ │ │ │ + movwcs fp, #7140 @ 0x1be4 │ │ │ │ ldrmi sl, [sl], -r8, lsl #18 │ │ │ │ strcs r4, [r0, #-1600] @ 0xfffff9c0 │ │ │ │ vabal.u8 , d4, d8 │ │ │ │ strls r2, [r9, #-1283] @ 0xfffffafd │ │ │ │ strmi pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ @ instruction: 0xf004950a │ │ │ │ vabal.u8 q8, d4, d15 │ │ │ │ strls r3, [fp, #-1027] @ 0xfffffbfd │ │ │ │ @ instruction: 0xf7f1940c │ │ │ │ - @ instruction: 0xf7fdf89b │ │ │ │ - vqdmulh.s , q2, d0[6] │ │ │ │ + @ instruction: 0xf7fdf87b │ │ │ │ + vqdmulh.s , q2, d0[1] │ │ │ │ movwcs r2, #515 @ 0x203 │ │ │ │ stmib sp, {r3, r8, fp, sp, pc}^ │ │ │ │ strbmi r3, [r0], -r8, lsl #4 │ │ │ │ andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ @ instruction: 0xf004920a │ │ │ │ andls r0, fp, #-268435456 @ 0xf0000000 │ │ │ │ vsubl.u8 q9, d4, d1 │ │ │ │ strls r3, [ip], #-1027 @ 0xfffffbfd │ │ │ │ - @ instruction: 0xf886f7f1 │ │ │ │ - mrrclt 7, 15, pc, r3, cr13 @ │ │ │ │ + @ instruction: 0xf866f7f1 │ │ │ │ + stclt 7, cr15, [pc], #-1012 @ 0xb87e4 │ │ │ │ cmnpmi r0, #4, 8 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ svcmi 0x0070f5b3 │ │ │ │ - blge 0xff675cd8 │ │ │ │ + blge 0xfed75dd8 │ │ │ │ strbmi sl, [r0], -r8, lsl #18 │ │ │ │ vsubl.u8 q9, d4, d0 │ │ │ │ strls r2, [fp, #-771] @ 0xfffffcfd │ │ │ │ vsubw.u8 , q2, d8 │ │ │ │ strls r4, [ip, #-771] @ 0xfffffcfd │ │ │ │ - streq pc, [pc], #-4 @ 0xb8afc │ │ │ │ + streq pc, [pc], #-4 @ 0xb8bfc │ │ │ │ strls r9, [sl], #-777 @ 0xfffffcf7 │ │ │ │ - stc2 7, cr15, [ip, #960] @ 0x3c0 │ │ │ │ - bllt 0xff236afc │ │ │ │ + stc2l 7, cr15, [ip, #-960]! @ 0xfffffc40 │ │ │ │ + bllt 0xfe936bfc │ │ │ │ ldrsbcc pc, [r0], #136 @ 0x88 @ │ │ │ │ ldreq r4, [sl, -r0, asr #12] │ │ │ │ - blge 0xff076108 │ │ │ │ + blge 0xfe776208 │ │ │ │ andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ andls sl, r8, #8, 18 @ 0x20000 │ │ │ │ vsubw.u8 q9, q2, d1 │ │ │ │ andls r4, r9, #805306368 @ 0x30000000 │ │ │ │ andeq pc, pc, #4 │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ strcs lr, [sl], #-2509 @ 0xfffff633 │ │ │ │ strls r2, [ip, #-512] @ 0xfffffe00 │ │ │ │ - ldc2l 7, cr15, [lr, #960]! @ 0x3c0 │ │ │ │ - stclt 7, cr15, [r1], #-1012 @ 0xfffffc0c │ │ │ │ + ldc2l 7, cr15, [lr, #960] @ 0x3c0 │ │ │ │ + bllt 0x36c30 │ │ │ │ ldrsbcc pc, [r0], #136 @ 0x88 @ │ │ │ │ ldreq r4, [r9, -r0, asr #12] │ │ │ │ - blge 0xfe9f613c │ │ │ │ + blge 0xfe0f623c │ │ │ │ andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ andls sl, r8, #8, 18 @ 0x20000 │ │ │ │ vsubw.u8 q9, q2, d0 │ │ │ │ andls r4, r9, #805306368 @ 0x30000000 │ │ │ │ andeq pc, pc, #4 │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ strcs lr, [sl], #-2509 @ 0xfffff633 │ │ │ │ strls r2, [ip, #-513] @ 0xfffffdff │ │ │ │ - stc2l 7, cr15, [r4, #960]! @ 0x3c0 │ │ │ │ - stclt 7, cr15, [r7], {253} @ 0xfd │ │ │ │ + stc2l 7, cr15, [r4, #960] @ 0x3c0 │ │ │ │ + bllt 0xff9b6c64 │ │ │ │ ldrsbcc pc, [r0], #136 @ 0x88 @ │ │ │ │ ldreq r4, [lr, -r0, asr #12] │ │ │ │ - blge 0xfe376170 │ │ │ │ + blge 0x1a76270 │ │ │ │ vsubw.u8 q9, q2, d0 │ │ │ │ stmdbge r8, {r0, r1, r9, sp} │ │ │ │ vsubl.u8 , d4, d8 │ │ │ │ andls r4, r9, #805306368 @ 0x30000000 │ │ │ │ andeq pc, pc, #4 │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ strcs lr, [sl], #-2509 @ 0xfffff633 │ │ │ │ strls r4, [ip, #-1562] @ 0xfffff9e6 │ │ │ │ - stc2l 7, cr15, [sl, #960] @ 0x3c0 │ │ │ │ - bllt 0xffc36b98 │ │ │ │ + stc2 7, cr15, [sl, #960]! @ 0x3c0 │ │ │ │ + bllt 0xff336c98 │ │ │ │ ldrsbcc pc, [r0], #136 @ 0x88 @ │ │ │ │ ldreq r4, [r9, -r0, asr #12] │ │ │ │ - blge 0x1cf61a4 │ │ │ │ + blge 0x13f62a4 │ │ │ │ vsubw.u8 q9, q2, d0 │ │ │ │ stmdbge r8, {r0, r1, r9, sp} │ │ │ │ vsubl.u8 , d4, d8 │ │ │ │ andls r4, r9, #805306368 @ 0x30000000 │ │ │ │ andeq pc, pc, #4 │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ strcs lr, [sl], #-2509 @ 0xfffff633 │ │ │ │ strls r4, [ip, #-1562] @ 0xfffff9e6 │ │ │ │ - blx 0x5f6b94 │ │ │ │ - bllt 0xff5b6bcc │ │ │ │ + @ instruction: 0xf9f4f7f0 │ │ │ │ + bllt 0xfecb6ccc │ │ │ │ cmnpmi r0, #4, 8 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ stmdbeq pc, {r2, ip, sp, lr, pc} @ │ │ │ │ - strcs pc, [r3, -r4, asr #7] │ │ │ │ - strmi pc, [r3], -r4, asr #7 │ │ │ │ + strmi pc, [r3, -r4, asr #7] │ │ │ │ + strcs pc, [r3], -r4, asr #7 │ │ │ │ svcmi 0x0070f5b3 │ │ │ │ - ldrhi pc, [r8, -r0]! │ │ │ │ + strbhi pc, [r1, -r0] @ │ │ │ │ smullsne pc, r9, r8, r8 @ │ │ │ │ eorscc lr, r4, #216, 18 @ 0x360000 │ │ │ │ @ instruction: 0xf0002900 │ │ │ │ - bicsmi r8, r2, #46137344 @ 0x2c00000 │ │ │ │ + bicsmi r8, r2, #71303168 @ 0x4400000 │ │ │ │ movweq pc, #4098 @ 0x1002 @ │ │ │ │ @ instruction: 0xf47d2b00 │ │ │ │ - stmdbge r8, {r0, r1, r6, r8, r9, fp, sp, pc} │ │ │ │ + stmdbge r8, {r0, r1, r2, r3, r4, r8, r9, fp, sp, pc} │ │ │ │ andcs r4, r1, #64, 12 @ 0x4000000 │ │ │ │ vsubw.u8 , q2, d0 │ │ │ │ stmib sp, {r0, r1, sl, ip, sp}^ │ │ │ │ - @ instruction: 0xf8cd7608 │ │ │ │ + @ instruction: 0xf8cd6708 │ │ │ │ strls r9, [ip, #-40] @ 0xffffffd8 │ │ │ │ @ instruction: 0xf7f0940b │ │ │ │ - @ instruction: 0xf7fdf8a3 │ │ │ │ - @ instruction: 0xf404bbaa │ │ │ │ + @ instruction: 0xf7fdf883 │ │ │ │ + @ instruction: 0xf404bb86 │ │ │ │ @ instruction: 0xf5b34370 │ │ │ │ @ instruction: 0xf47d4f70 │ │ │ │ - stmdbge r8, {r0, r2, r3, r5, r8, r9, fp, sp, pc} │ │ │ │ + stmdbge r8, {r0, r3, r8, r9, fp, sp, pc} │ │ │ │ andcs r4, r1, #64, 12 @ 0x4000000 │ │ │ │ movwcs pc, #13252 @ 0x33c4 @ │ │ │ │ movwls r9, #34059 @ 0x850b │ │ │ │ movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ @ instruction: 0xf004950c │ │ │ │ movwls r0, #37903 @ 0x940f │ │ │ │ @ instruction: 0xf7f0940a │ │ │ │ - @ instruction: 0xf7fdfce3 │ │ │ │ - movwcs fp, #2844 @ 0xb1c │ │ │ │ + @ instruction: 0xf7fdfcc3 │ │ │ │ + movwcs fp, #2808 @ 0xaf8 │ │ │ │ andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ andls sl, r8, #8, 18 @ 0x20000 │ │ │ │ vmlsl.u q10, d4, d0[0] │ │ │ │ andls r4, r9, #805306368 @ 0x30000000 │ │ │ │ andeq pc, pc, #4 │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ strcs lr, [sl], #-2509 @ 0xfffff633 │ │ │ │ strls r4, [ip, #-1562] @ 0xfffff9e6 │ │ │ │ - blx 0xfe6f6c42 │ │ │ │ - bllt 0x2b6c78 │ │ │ │ + blx 0x1ef6d42 │ │ │ │ + blt 0xff9b6d78 │ │ │ │ ldrsbcc pc, [r0], #136 @ 0x88 @ │ │ │ │ ldreq r4, [sl, -r0, asr #12] │ │ │ │ - blge 0xf6284 │ │ │ │ + bge 0xff7f6384 │ │ │ │ andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ andls sl, r8, #8, 18 @ 0x20000 │ │ │ │ vsubw.u8 q9, q2, d0 │ │ │ │ andls r4, r9, #805306368 @ 0x30000000 │ │ │ │ andeq pc, pc, #4 │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ strcs lr, [sl], #-2509 @ 0xfffff633 │ │ │ │ strls r2, [ip, #-513] @ 0xfffffdff │ │ │ │ - @ instruction: 0xf9a4f7f0 │ │ │ │ - bllt 0x19b6cac │ │ │ │ + @ instruction: 0xf984f7f0 │ │ │ │ + bllt 0x10b6dac │ │ │ │ cmnpmi r0, #4, 8 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ smlabtcs r3, r4, r3, pc @ │ │ │ │ - streq pc, [pc, #-4] @ 0xb8cc0 │ │ │ │ + streq pc, [pc, #-4] @ 0xb8dc0 │ │ │ │ vaddw.u8 , q2, d9 │ │ │ │ stmdbge r8, {r0, r1, r9, lr} │ │ │ │ @ instruction: 0xf5b34640 │ │ │ │ @ instruction: 0xf0004f70 │ │ │ │ - andls r8, sl, #30408704 @ 0x1d00000 │ │ │ │ + andls r8, sl, #36, 12 @ 0x2400000 │ │ │ │ vsubl.u8 q9, d4, d1 │ │ │ │ movwcs r3, #1027 @ 0x403 │ │ │ │ strpl lr, [fp], #-2509 @ 0xfffff633 │ │ │ │ @ instruction: 0xf7f19308 │ │ │ │ - @ instruction: 0xf7fdf831 │ │ │ │ - @ instruction: 0xf8d8bb48 │ │ │ │ + @ instruction: 0xf7fdf811 │ │ │ │ + @ instruction: 0xf8d8bb24 │ │ │ │ @ instruction: 0x464030d0 │ │ │ │ @ instruction: 0xf57d071f │ │ │ │ - movwcs sl, #6859 @ 0x1acb │ │ │ │ + movwcs sl, #6823 @ 0x1aa7 │ │ │ │ andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ andls sl, r8, #8, 18 @ 0x20000 │ │ │ │ andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ @ instruction: 0xf0049209 │ │ │ │ vsubl.u8 q8, d4, d15 │ │ │ │ stmib sp, {r0, r1, sl, ip, sp}^ │ │ │ │ ldrmi r2, [sl], -sl, lsl #8 │ │ │ │ @ instruction: 0xf7f0950c │ │ │ │ - @ instruction: 0xf7fdf96f │ │ │ │ - movwcs fp, #6958 @ 0x1b2e │ │ │ │ + @ instruction: 0xf7fdf94f │ │ │ │ + movwcs fp, #6922 @ 0x1b0a │ │ │ │ andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ andls sl, r8, #8, 18 @ 0x20000 │ │ │ │ vmlsl.u q10, d4, d0[0] │ │ │ │ andls r4, r9, #805306368 @ 0x30000000 │ │ │ │ andeq pc, pc, #4 │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ strcs lr, [sl], #-2509 @ 0xfffff633 │ │ │ │ strls r4, [ip, #-1562] @ 0xfffff9e6 │ │ │ │ - blx 0xdf6d0a │ │ │ │ - blt 0xfe9b6d40 │ │ │ │ + blx 0x5f6e0a │ │ │ │ + blt 0x20b6e40 │ │ │ │ andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ andls sl, r8, #8, 18 @ 0x20000 │ │ │ │ vmlsl.u q10, d4, d0[0] │ │ │ │ movwcs r4, #4611 @ 0x1203 │ │ │ │ @ instruction: 0xf0049209 │ │ │ │ vsubl.u8 q8, d4, d15 │ │ │ │ stmib sp, {r0, r1, sl, ip, sp}^ │ │ │ │ andcs r2, r0, #167772160 @ 0xa000000 │ │ │ │ @ instruction: 0xf7f0950c │ │ │ │ - @ instruction: 0xf7fdfb1f │ │ │ │ - vst1.32 {d11-d12}, [r4], lr │ │ │ │ + @ instruction: 0xf7fdfaff │ │ │ │ + vst1.16 {d11-d12}, [r4 :128], sl │ │ │ │ @ instruction: 0xf0044370 │ │ │ │ @ instruction: 0xf3c4090f │ │ │ │ - vabdl.u8 q9, d4, d3 │ │ │ │ - @ instruction: 0xf5b34603 │ │ │ │ + vabdl.u8 q10, d4, d3 │ │ │ │ + @ instruction: 0xf5b32603 │ │ │ │ @ instruction: 0xf0004f70 │ │ │ │ - stmdbge r8, {r4, r5, r7, r8, sl, pc} │ │ │ │ + stmdbge r8, {r0, r1, r2, r4, r5, r7, r8, sl, pc} │ │ │ │ movwcs r4, #1600 @ 0x640 │ │ │ │ vsubl.u8 q9, d4, d1 │ │ │ │ stmib sp, {r0, r1, sl, ip, sp}^ │ │ │ │ - @ instruction: 0xf8cd7608 │ │ │ │ + @ instruction: 0xf8cd6708 │ │ │ │ stmib sp, {r3, r5, ip, pc}^ │ │ │ │ @ instruction: 0xf7f0450b │ │ │ │ - @ instruction: 0xf7fdfa47 │ │ │ │ - @ instruction: 0xf898ba72 │ │ │ │ + @ instruction: 0xf7fdfa27 │ │ │ │ + @ instruction: 0xf898ba4e │ │ │ │ @ instruction: 0xf8d810d9 │ │ │ │ @ instruction: 0xf8d830d0 │ │ │ │ stmdbcs r0, {r2, r4, r6, r7, sp} │ │ │ │ - bichi pc, r9, #0 │ │ │ │ + bichi pc, pc, #0 │ │ │ │ @ instruction: 0xf00243d2 │ │ │ │ - blcs 0xb99cc │ │ │ │ - bge 0x1975fc0 │ │ │ │ + blcs 0xb9acc │ │ │ │ + bge 0x10760c0 │ │ │ │ stmdbge r8, {r0, r9, sp} │ │ │ │ strbmi r9, [r0], -r0, lsl #4 │ │ │ │ strls r2, [ip, #-514] @ 0xfffffdfe │ │ │ │ strcs pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ vabal.u8 , d4, d8 │ │ │ │ strls r4, [r9, #-1283] @ 0xfffffafd │ │ │ │ - streq pc, [pc, #-4] @ 0xb8de4 │ │ │ │ + streq pc, [pc, #-4] @ 0xb8ee4 │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ strls r9, [fp], #-1290 @ 0xfffffaf6 │ │ │ │ - @ instruction: 0xffbcf7ef │ │ │ │ - blt 0xff1b6dec │ │ │ │ + @ instruction: 0xff9cf7ef │ │ │ │ + blt 0xfe8b6eec │ │ │ │ ldrsbcc pc, [r0], #136 @ 0x88 @ │ │ │ │ ldreq r4, [fp, -r0, asr #12] │ │ │ │ - bge 0x12763f8 │ │ │ │ + bge 0x9764f8 │ │ │ │ andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ andls sl, r8, #8, 18 @ 0x20000 │ │ │ │ vsubw.u8 q9, q2, d1 │ │ │ │ andls r4, r9, #805306368 @ 0x30000000 │ │ │ │ andeq pc, pc, #4 │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ strcs lr, [sl], #-2509 @ 0xfffff633 │ │ │ │ strls r2, [ip, #-512] @ 0xfffffe00 │ │ │ │ - @ instruction: 0xf8eaf7f0 │ │ │ │ - blt 0xfeb36e20 │ │ │ │ + @ instruction: 0xf8caf7f0 │ │ │ │ + blt 0xfe236f20 │ │ │ │ smullsne pc, r9, r8, r8 @ │ │ │ │ ldrsbcc pc, [r0], #136 @ 0x88 @ │ │ │ │ ldrsbcs pc, [r4], #136 @ 0x88 @ │ │ │ │ @ instruction: 0xf0002900 │ │ │ │ - bicsmi r8, r2, #201326594 @ 0xc000002 │ │ │ │ + bicsmi r8, r2, #603979778 @ 0x24000002 │ │ │ │ movweq pc, #4098 @ 0x1002 @ │ │ │ │ @ instruction: 0xf47d2b00 │ │ │ │ - stmdbge r8, {r0, r1, r5, r9, fp, sp, pc} │ │ │ │ + stmdbge r8, {r0, r1, r2, r3, r4, r5, r6, r7, r8, fp, sp, pc} │ │ │ │ andcs r4, r2, #64, 12 @ 0x4000000 │ │ │ │ strls r9, [ip, #-768] @ 0xfffffd00 │ │ │ │ strcs pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ vabal.u8 , d4, d8 │ │ │ │ strls r4, [r9, #-1283] @ 0xfffffafd │ │ │ │ - streq pc, [pc, #-4] @ 0xb8e60 │ │ │ │ + streq pc, [pc, #-4] @ 0xb8f60 │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ strls r9, [fp], #-1290 @ 0xfffffaf6 │ │ │ │ - @ instruction: 0xff7ef7ef │ │ │ │ - blt 0xfe236e68 │ │ │ │ + @ instruction: 0xff5ef7ef │ │ │ │ + blt 0x1936f68 │ │ │ │ movwls fp, #53987 @ 0xd2e3 │ │ │ │ ldrdcc pc, [r8], r8 │ │ │ │ strbmi sl, [r0], -r8, lsl #18 │ │ │ │ strcs pc, [r0, #964] @ 0x3c4 │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ strcs r9, [r1, #-1288] @ 0xfffffaf8 │ │ │ │ vabal.u8 , d4, d9 │ │ │ │ strls r2, [sl, #-1344] @ 0xfffffac0 │ │ │ │ strmi pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ strls r9, [ip], #-1291 @ 0xfffffaf5 │ │ │ │ - mrc2 7, 4, pc, cr4, cr2, {7} │ │ │ │ - ldmiblt r5!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + mrc2 7, 3, pc, cr4, cr2, {7} │ │ │ │ + ldmiblt r1, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ movtcs pc, #5060 @ 0x13c4 @ │ │ │ │ @ instruction: 0xf0002b02 │ │ │ │ - blcs 0x19a40c │ │ │ │ - stmibge ip!, {r0, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ + blcs 0x19a528 │ │ │ │ + stmibge r8, {r0, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ movwls fp, #53987 @ 0xd2e3 │ │ │ │ ldrdcc pc, [r8], r8 │ │ │ │ vpadd.i8 d18, d1, d9 │ │ │ │ - @ instruction: 0xf1a38160 │ │ │ │ - bcs 0x2797cc │ │ │ │ - msrhi R12_fiq, r1 │ │ │ │ - blcs 0x207bdc │ │ │ │ - bicshi pc, pc, r1, lsl #4 │ │ │ │ + @ instruction: 0xf1a38180 │ │ │ │ + bcs 0x2798cc │ │ │ │ + cmpphi ip, r1, lsl #4 @ p-variant is OBSOLETE │ │ │ │ + blcs 0x207cdc │ │ │ │ + mvnshi pc, r1, lsl #4 │ │ │ │ @ instruction: 0xf003e8df │ │ │ │ movweq r1, #14103 @ 0x3717 │ │ │ │ movwcs r1, #18713 @ 0x4919 │ │ │ │ - blvc 0xff0b4564 │ │ │ │ + blvc 0xff134664 │ │ │ │ strbmi sl, [r0], -r8, lsl #18 │ │ │ │ strcs r2, [r1, #-512] @ 0xfffffe00 │ │ │ │ stc 5, cr9, [sp, #40] @ 0x28 │ │ │ │ @ instruction: 0xf3c47b08 │ │ │ │ vabal.u8 q10, d4, d3 │ │ │ │ strls r3, [fp, #-1027] @ 0xfffffbfd │ │ │ │ @ instruction: 0xf7f2940c │ │ │ │ - @ instruction: 0xf7fdfe63 │ │ │ │ - movwcs fp, #10692 @ 0x29c4 │ │ │ │ + @ instruction: 0xf7fdfe43 │ │ │ │ + movwcs fp, #10656 @ 0x29a0 │ │ │ │ movwcs lr, #26602 @ 0x67ea │ │ │ │ @ instruction: 0xf8d8e7e8 │ │ │ │ vaddl.u8 , d20, d8 │ │ │ │ strbmi r0, [r0], -fp, lsl #4 │ │ │ │ stmdbge r8, {r0, r2, r3, r9, ip, pc} │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ strcs r2, [r1, #-512] @ 0xfffffe00 │ │ │ │ vabal.u8 , d4, d10 │ │ │ │ vabal.u8 q10, d4, d3 │ │ │ │ strls r3, [fp, #-1027] @ 0xfffffbfd │ │ │ │ strcs r9, [r0, #-1036] @ 0xfffffbf4 │ │ │ │ stmib sp, {r0, sl, sp}^ │ │ │ │ @ instruction: 0xf7f24508 │ │ │ │ - @ instruction: 0xf7fdfe45 │ │ │ │ - @ instruction: 0xf8d8b9a6 │ │ │ │ + @ instruction: 0xf7fdfe25 │ │ │ │ + @ instruction: 0xf8d8b982 │ │ │ │ rsclt r3, r2, #136 @ 0x88 │ │ │ │ andls r4, sp, #64, 12 @ 0x4000000 │ │ │ │ andcs sl, r1, #8, 18 @ 0x20000 │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ strcs pc, [r0, #964] @ 0x3c4 │ │ │ │ strls r9, [r8, #-521] @ 0xfffffdf7 │ │ │ │ strbcs pc, [r0, #-964] @ 0xfffffc3c @ │ │ │ │ vabal.u8 , d4, d10 │ │ │ │ vabal.u8 q10, d4, d3 │ │ │ │ strls r3, [fp, #-1027] @ 0xfffffbfd │ │ │ │ @ instruction: 0xf7f2940c │ │ │ │ - @ instruction: 0xf7fdfe2b │ │ │ │ - @ instruction: 0xf3c4b98c │ │ │ │ - blcs 0x141c84 │ │ │ │ - ldrbhi pc, [r9, #0]! @ │ │ │ │ + @ instruction: 0xf7fdfe0b │ │ │ │ + vmul.f , q2, d0[6] │ │ │ │ + blcs 0x141d84 │ │ │ │ + strhi pc, [r4], -r0 │ │ │ │ @ instruction: 0xf47d2b03 │ │ │ │ - stmdbge r8, {r0, r1, r7, r8, fp, sp, pc} │ │ │ │ + stmdbge r8, {r0, r1, r2, r3, r4, r6, r8, fp, sp, pc} │ │ │ │ rsclt r4, r3, #64, 12 @ 0x4000000 │ │ │ │ movwls r2, #53761 @ 0xd201 │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ vsubw.u8 q9, q2, d8 │ │ │ │ vsubw.u8 q10, q2, d3 │ │ │ │ stmib sp, {r0, r1, sl, ip, sp}^ │ │ │ │ strls r2, [ip], #-778 @ 0xfffffcf6 │ │ │ │ - mrc2 7, 4, pc, cr4, cr2, {7} │ │ │ │ - ldmdblt r1!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + mrc2 7, 3, pc, cr4, cr2, {7} │ │ │ │ + stmdblt sp, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldrdcc pc, [r8], r8 │ │ │ │ andeq pc, fp, #196, 6 @ 0x10000003 │ │ │ │ andls r4, sp, #64, 12 @ 0x4000000 │ │ │ │ andcs sl, r1, #8, 18 @ 0x20000 │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ strmi pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ vsubl.u8 , d4, d10 │ │ │ │ strls r3, [fp, #-1027] @ 0xfffffbfd │ │ │ │ strls r2, [ip], #-1280 @ 0xfffffb00 │ │ │ │ stmib sp, {r0, sl, sp}^ │ │ │ │ @ instruction: 0xf7f24508 │ │ │ │ - @ instruction: 0xf7fdfdf7 │ │ │ │ - tstcs r0, #88, 18 @ 0x160000 │ │ │ │ + @ instruction: 0xf7fdfdd7 │ │ │ │ + tstcs r0, #52, 18 @ 0xd0000 │ │ │ │ msreq SPSR_, #192, 4 │ │ │ │ @ instruction: 0xf000429a │ │ │ │ - @ instruction: 0x23208654 │ │ │ │ + @ instruction: 0x23208666 │ │ │ │ msreq SPSR_, #192, 4 │ │ │ │ @ instruction: 0xf000429a │ │ │ │ - @ instruction: 0xf5b2863f │ │ │ │ + @ instruction: 0xf5b28650 │ │ │ │ @ instruction: 0xf47d0fc0 │ │ │ │ - tstls r8, r7, asr #18 │ │ │ │ - stmdbge r8, {r6, r9, sl, lr} │ │ │ │ - andscc pc, sp, #1342177284 @ 0x50000004 │ │ │ │ - andeq pc, sl, #192, 4 │ │ │ │ - stmib sp, {r0, r3, sl, ip, pc}^ │ │ │ │ - strls ip, [ip, #-1290] @ 0xfffffaf6 │ │ │ │ - blx 0x76fd8 │ │ │ │ - ldmdblt r9!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - vorr.i32 d18, #0 @ 0x00000000 │ │ │ │ - addsmi r0, sl, #96, 6 @ 0x80000001 │ │ │ │ - ldrbhi pc, [r3], -r0 @ │ │ │ │ - vsubw.s8 q9, q0, d16 │ │ │ │ - addsmi r0, sl, #96, 6 @ 0x80000001 │ │ │ │ - ldrthi pc, [lr], -r0 @ │ │ │ │ - svceq 0x00c0f5b2 │ │ │ │ - stmdbge r8!, {r0, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ - strbmi r9, [r0], -r8, lsl #2 │ │ │ │ - vmla.i8 d26, d5, d8 │ │ │ │ + stmdbge r8, {r0, r1, r5, r8, fp, sp, pc} │ │ │ │ + vmax.s8 q10, , q0 │ │ │ │ + vmov.i32 d19, #3328 @ 0x00000d00 │ │ │ │ + strls r0, [r8], #-522 @ 0xfffffdf6 │ │ │ │ + eor pc, r4, sp, asr #17 │ │ │ │ + strgt lr, [sl, #-2509] @ 0xfffff633 │ │ │ │ + @ instruction: 0xf7ef950c │ │ │ │ + @ instruction: 0xf7fdfadd │ │ │ │ + tstcs r0, #20, 18 @ 0x50000 │ │ │ │ + msreq SPSR_, #192, 4 │ │ │ │ + @ instruction: 0xf000429a │ │ │ │ + @ instruction: 0x23208666 │ │ │ │ + msreq SPSR_, #192, 4 │ │ │ │ + @ instruction: 0xf000429a │ │ │ │ + @ instruction: 0xf5b28650 │ │ │ │ + @ instruction: 0xf47d0fc0 │ │ │ │ + stmdbge r8, {r0, r1, r8, fp, sp, pc} │ │ │ │ + vmax.s8 q10, , q0 │ │ │ │ vmov.i32 , #3328 @ 0x00000d00 │ │ │ │ - strls r0, [r9], #-522 @ 0xfffffdf6 │ │ │ │ + strls r0, [r8], #-522 @ 0xfffffdf6 │ │ │ │ + eor pc, r4, sp, asr #17 │ │ │ │ strgt lr, [sl, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf7ef950c │ │ │ │ - @ instruction: 0xf7fdfadf │ │ │ │ - vst2.8 {d27,d29}, [pc :64], sl │ │ │ │ + @ instruction: 0xf7fdfabd │ │ │ │ + vst2. {d27-d28}, [pc :256], r4 │ │ │ │ vsubw.s8 , q0, d0 │ │ │ │ orrmi r4, r3, #0, 6 │ │ │ │ - bge 0xfee76264 │ │ │ │ + bge 0xfe976368 │ │ │ │ tstpeq sp, r1 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf43e290d │ │ │ │ - bcs 0x4a4788 │ │ │ │ - stclge 4, cr15, [r1, #248] @ 0xf8 │ │ │ │ + bcs 0x4a4854 │ │ │ │ + ldcge 4, cr15, [r3, #248]! @ 0xf8 │ │ │ │ bicne pc, r0, #196, 6 @ 0x10000003 │ │ │ │ strle r0, [r4, #-1574] @ 0xfffff9da │ │ │ │ umlalsne pc, r9, r8, r8 @ │ │ │ │ @ instruction: 0xf43e2900 │ │ │ │ - stmib sp, {r3, r4, r5, r7, r8, sl, fp, sp, pc}^ │ │ │ │ + stmib sp, {r1, r3, r5, r7, r8, sl, fp, sp, pc}^ │ │ │ │ @ instruction: 0xf7962306 │ │ │ │ - bls 0x278a94 │ │ │ │ + bls 0x278990 │ │ │ │ andls r4, r6, r1, lsl #12 │ │ │ │ @ instruction: 0xf7ee4640 │ │ │ │ - pldw [r6, r7, ror #28] │ │ │ │ - blls 0x2b8a84 │ │ │ │ + pldw [r6, r5, asr #28] │ │ │ │ + blls 0x2b8980 │ │ │ │ vrsubhn.i16 d20, q2, │ │ │ │ - b 0x10bd2b0 │ │ │ │ + b 0x10bd3b4 │ │ │ │ @ instruction: 0xf6460043 │ │ │ │ vsubw.s8 q11, q0, d20 │ │ │ │ ldmdavs ip, {r1, r2, r4, r7, r8, r9, sp} │ │ │ │ - blx 0xa76f1e │ │ │ │ - vnmla.f32 s8, s26, s20 │ │ │ │ + blx 0xfe9f7020 │ │ │ │ + vnmla.f32 s8, s26, s22 │ │ │ │ stmdbls r6, {r4, r5, r6, r8, r9, sl, fp, ip, sp} │ │ │ │ ldmdavs r2, {r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldrmi r5, [r0], #-2202 @ 0xfffff766 │ │ │ │ @ instruction: 0xf6409001 │ │ │ │ vmov.i32 d20, #12 @ 0x0000000c │ │ │ │ ldrmi r0, [r1], #-147 @ 0xffffff6d │ │ │ │ ldmdbne r3, {r8, ip, pc} │ │ │ │ teqpvc r7, r0, lsl #10 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf8d0443a │ │ │ │ @ instruction: 0xf79702dc │ │ │ │ - ldrtmi pc, [sl], -r7, ror #28 @ │ │ │ │ + ldrtmi pc, [sl], -r5, ror #27 @ │ │ │ │ strbmi r4, [r0], -r9, lsr #12 │ │ │ │ - cdp2 7, 15, cr15, cr10, cr14, {7} │ │ │ │ - stmdblt r1, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + cdp2 7, 13, cr15, cr8, cr14, {7} │ │ │ │ + ldmdblt fp, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ ldrdcc pc, [r8], r8 │ │ │ │ strbmi fp, [r0], -r2, ror #5 │ │ │ │ stmdbge r8, {r0, r2, r3, r9, ip, pc} │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ vsubl.u8 q9, d4, d2 │ │ │ │ strls r2, [r8, #-1408] @ 0xfffffa80 │ │ │ │ strls r2, [r9, #-1281] @ 0xfffffaff │ │ │ │ strbcs pc, [r0, #-964] @ 0xfffffc3c @ │ │ │ │ vabal.u8 , d4, d10 │ │ │ │ vabal.u8 q10, d4, d3 │ │ │ │ strls r3, [fp, #-1027] @ 0xfffffbfd │ │ │ │ @ instruction: 0xf7f2940c │ │ │ │ - @ instruction: 0xf7fdfd4f │ │ │ │ - @ instruction: 0xf3c4b8b0 │ │ │ │ - blcs 0x141e3c │ │ │ │ - teqphi sl, #0 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0xf7fdfd2d │ │ │ │ + vmlal.u8 , d20, d10 │ │ │ │ + blcs 0x141f40 │ │ │ │ + teqphi lr, #0 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf47d2b03 │ │ │ │ - rsclt sl, r3, #10944512 @ 0xa70000 │ │ │ │ + rsclt sl, r3, #8454144 @ 0x810000 │ │ │ │ @ instruction: 0xf8d8930d │ │ │ │ - blcs 0x70536c │ │ │ │ - eorhi pc, sl, r1, asr #4 │ │ │ │ + blcs 0x705470 │ │ │ │ + subhi pc, r8, r1, asr #4 │ │ │ │ subeq pc, r0, #-1073741784 @ 0xc0000028 │ │ │ │ - vpmax.s8 d2, d0, d7 │ │ │ │ - blcc 0x115b0f8 │ │ │ │ + vpmax.s8 d2, d1, d7 │ │ │ │ + blcc 0x1159274 │ │ │ │ vqdmulh.s d2, d1, d5 │ │ │ │ - ldm pc, {r1, r2, r3, r7, pc}^ @ │ │ │ │ + ldm pc, {r2, r3, r5, r7, pc}^ @ │ │ │ │ ldrne pc, [r7, -r3] │ │ │ │ ldmdbne r9, {r0, r1, r8, r9} │ │ │ │ - ldc 3, cr2, [pc, #16] @ 0xb9180 │ │ │ │ - stmdbge r8, {r0, r2, r3, r4, r8, r9, fp, ip, sp, lr} │ │ │ │ + ldc 3, cr2, [pc, #16] @ 0xb9284 │ │ │ │ + stmdbge r8, {r1, r2, r3, r4, r8, r9, fp, ip, sp, lr} │ │ │ │ andcs r4, r2, #64, 12 @ 0x4000000 │ │ │ │ strls r2, [sl, #-1281] @ 0xfffffaff │ │ │ │ - blvc 0x2f47b4 │ │ │ │ + blvc 0x2f48b8 │ │ │ │ strmi pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ strls r9, [ip], #-1291 @ 0xfffffaf5 │ │ │ │ - ldc2 7, cr15, [lr, #-968] @ 0xfffffc38 │ │ │ │ - ldmdalt pc!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ @ │ │ │ │ + ldc2l 7, cr15, [ip], #968 @ 0x3c8 │ │ │ │ + ldmdalt r9, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ strb r2, [sl, r2, lsl #6]! │ │ │ │ strb r2, [r8, r6, lsl #6]! │ │ │ │ ldrdcc pc, [r8], r8 │ │ │ │ andeq pc, fp, #196, 6 @ 0x10000003 │ │ │ │ andls r4, sp, #64, 12 @ 0x4000000 │ │ │ │ @ instruction: 0xf003a908 │ │ │ │ andcs r0, r2, #1006632960 @ 0x3c000000 │ │ │ │ strls r2, [sl, #-1281] @ 0xfffffaff │ │ │ │ strmi pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ strls r9, [ip], #-1291 @ 0xfffffaf5 │ │ │ │ strcs r2, [r1], #-1280 @ 0xfffffb00 │ │ │ │ strmi lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ - stc2 7, cr15, [r0, #-968] @ 0xfffffc38 │ │ │ │ - stmdalt r1!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + ldc2l 7, cr15, [lr], {242} @ 0xf2 │ │ │ │ + ldmdalt fp!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ vsubw.s8 q9, q0, d1 │ │ │ │ eormi r7, r3, r0, lsl #7 │ │ │ │ @ instruction: 0xf47d2b01 │ │ │ │ - @ instruction: 0xf7fda859 │ │ │ │ - svclt 0x0000bff1 │ │ │ │ + @ instruction: 0xf7fda833 │ │ │ │ + svclt 0x0000bfdc │ │ │ │ + andhi pc, r0, pc, lsr #7 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r0 │ │ │ │ - addeq r6, r6, ip, lsr #21 │ │ │ │ + addeq r6, r6, r8, lsr #19 │ │ │ │ ldrdcc pc, [r8], r8 │ │ │ │ andeq pc, fp, #196, 6 @ 0x10000003 │ │ │ │ andls r4, sp, #64, 12 @ 0x4000000 │ │ │ │ @ instruction: 0xf003a908 │ │ │ │ andcs r0, r2, #1006632960 @ 0x3c000000 │ │ │ │ strls r2, [sl, #-1281] @ 0xfffffaff │ │ │ │ strmi pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ strls r9, [ip], #-1291 @ 0xfffffaf5 │ │ │ │ strcs r2, [r1], #-1280 @ 0xfffffb00 │ │ │ │ strmi lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ - blx 0xfe8771e8 │ │ │ │ - stmialt sp!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + blx 0x1f772f0 │ │ │ │ + stmlt r5, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ cmnpvs r0, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ tstpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ andeq lr, r3, #4, 20 @ 0x4000 │ │ │ │ svcvs 0x0070f5b2 │ │ │ │ - ldrbhi pc, [r8, #0]! @ │ │ │ │ + strhi pc, [ip], -r0 │ │ │ │ @ instruction: 0xf47d429a │ │ │ │ - @ instruction: 0xf404afee │ │ │ │ + @ instruction: 0xf404afd7 │ │ │ │ @ instruction: 0xf5b32370 │ │ │ │ @ instruction: 0xf47d2f60 │ │ │ │ - rsclt sl, r4, #232, 30 @ 0x3a0 │ │ │ │ + rsclt sl, r4, #836 @ 0x344 │ │ │ │ strbmi fp, [r0], -ip, lsr #18 │ │ │ │ - @ instruction: 0xf8b8f7f9 │ │ │ │ + @ instruction: 0xf894f7f9 │ │ │ │ @ instruction: 0xf47d2800 │ │ │ │ - @ instruction: 0xf898a892 │ │ │ │ - blcs 0xc55c0 │ │ │ │ - cmnphi ip, r1 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0xf898a86a │ │ │ │ + blcs 0xc56c8 │ │ │ │ + orrshi pc, r8, r1 │ │ │ │ tstpvc r0, pc, asr #32 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf7eb2001 │ │ │ │ - movwcs pc, #11293 @ 0x2c1d @ │ │ │ │ + movwcs pc, #11161 @ 0x2b99 @ │ │ │ │ andcc pc, ip, r8, asr #17 │ │ │ │ - stmlt r3, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + ldmdalt fp, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ movwvs pc, #1103 @ 0x44f @ │ │ │ │ tstpeq pc, #192, 4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf5b34023 │ │ │ │ @ instruction: 0xf0002f70 │ │ │ │ - vst3.32 {d24,d26,d28}, [pc :128], r1 │ │ │ │ + vst3.32 {d24,d26,d28}, [pc :256], r5 │ │ │ │ vsubl.s8 q11, d0, d0 │ │ │ │ addsmi r0, r3, #-268435455 @ 0xf0000001 │ │ │ │ - svcge 0x00c1f47d │ │ │ │ + svcge 0x00aaf47d │ │ │ │ movwne pc, #25540 @ 0x63c4 @ │ │ │ │ - blcs 0x208068 │ │ │ │ - svcge 0x00bbf63d │ │ │ │ + blcs 0x208170 │ │ │ │ + svcge 0x00a4f63d │ │ │ │ @ instruction: 0xf852a201 │ │ │ │ svclt 0x0000f023 │ │ │ │ - andeq r9, fp, r5, lsr #6 │ │ │ │ - andeq r7, fp, r7, lsl r2 │ │ │ │ - andeq r9, fp, r3, lsl r3 │ │ │ │ - andeq r9, fp, r1, lsl #6 │ │ │ │ - andeq r9, fp, r7, ror #5 │ │ │ │ - andeq r9, fp, r1, asr #5 │ │ │ │ + andeq r9, fp, sp, lsr #8 │ │ │ │ + strdeq r7, [fp], -r1 │ │ │ │ + andeq r9, fp, fp, lsl r4 │ │ │ │ + andeq r9, fp, r9, lsl #8 │ │ │ │ + andeq r9, fp, pc, ror #7 │ │ │ │ + andeq r9, fp, r9, asr #7 │ │ │ │ @ instruction: 0xf47d0720 │ │ │ │ - @ instruction: 0xf8d8afa8 │ │ │ │ + @ instruction: 0xf8d8af91 │ │ │ │ @ instruction: 0xf8d33050 │ │ │ │ @ instruction: 0xf4133108 │ │ │ │ @ instruction: 0xf43d4f70 │ │ │ │ - eorscs sl, pc, r0, lsr #31 │ │ │ │ - ldc2 7, cr15, [r2, #-620]! @ 0xfffffd94 │ │ │ │ + eorscs sl, pc, r9, lsl #31 │ │ │ │ + stc2 7, cr15, [lr], #620 @ 0x26c │ │ │ │ @ instruction: 0xf8c82301 │ │ │ │ @ instruction: 0xf7fd300c │ │ │ │ - @ instruction: 0xf8d8b84a │ │ │ │ - beq 0x1581630 │ │ │ │ + @ instruction: 0xf8d8b822 │ │ │ │ + beq 0x1581738 │ │ │ │ cmpne r2, #274432 @ 0x43000 │ │ │ │ @ instruction: 0xf57d07de │ │ │ │ - movwcs sl, #8080 @ 0x1f90 │ │ │ │ + movwcs sl, #8057 @ 0x1f79 │ │ │ │ andcc pc, ip, r8, asr #17 │ │ │ │ - ldmdalt sp!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + ldmdalt r5, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ teqeq r4, r8 @ │ │ │ │ - blx 0xff7f72c0 │ │ │ │ + blx 0x16f73c8 │ │ │ │ @ instruction: 0xf43d2800 │ │ │ │ - @ instruction: 0xf7fdaf84 │ │ │ │ - ldmib r8, {r2, r4, r5, fp, ip, sp, pc}^ │ │ │ │ + @ instruction: 0xf7fdaf6d │ │ │ │ + ldmib r8, {r2, r3, fp, ip, sp, pc}^ │ │ │ │ @ instruction: 0xf7ed0134 │ │ │ │ - stmdacs r0, {r0, r1, r4, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ - svcge 0x007bf43d │ │ │ │ - stmdalt fp!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r2, r3, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ + svcge 0x0064f43d │ │ │ │ + stmdalt r3, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ movweq pc, #61444 @ 0xf004 @ │ │ │ │ @ instruction: 0xf47d2b0f │ │ │ │ - @ instruction: 0x4640af74 │ │ │ │ - blx 0xff7f72ec │ │ │ │ + @ instruction: 0x4640af5d │ │ │ │ + blx 0x16f73f4 │ │ │ │ @ instruction: 0xf43d2800 │ │ │ │ - @ instruction: 0xf7fdaf6e │ │ │ │ - @ instruction: 0xf004b81e │ │ │ │ - blcs 0x8ba304 │ │ │ │ + @ instruction: 0xf7fcaf57 │ │ │ │ + @ instruction: 0xf004bff6 │ │ │ │ + blcs 0x8ba40c │ │ │ │ qadd16mi fp, fp, r8 │ │ │ │ - ldrhi pc, [r3], r0 │ │ │ │ + strthi pc, [pc], r0 │ │ │ │ rscsne pc, pc, #4 │ │ │ │ rsbseq pc, r0, #570425344 @ 0x22000000 │ │ │ │ svccs 0x0070f5b2 │ │ │ │ - ldrhi pc, [r1, -r0]! │ │ │ │ + strbhi pc, [sp, -r0] @ │ │ │ │ rscsne pc, r8, #4, 8 @ 0x4000000 │ │ │ │ svccs 0x0070f5b2 │ │ │ │ - stmiage ip, {r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ + ldmge r5!, {r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ ldrsbcs pc, [r0], #136 @ 0x88 @ │ │ │ │ @ instruction: 0xf1400591 │ │ │ │ - @ instruction: 0xf7968793 │ │ │ │ - @ instruction: 0xf646fd0d │ │ │ │ + @ instruction: 0xf79687af │ │ │ │ + @ instruction: 0xf646fc89 │ │ │ │ vsubw.s8 q11, q0, d20 │ │ │ │ @ instruction: 0x46052396 │ │ │ │ ldmdavs fp, {r5, r6, r7, r9, ip, sp, pc} │ │ │ │ @ instruction: 0xf7979306 │ │ │ │ - bmi 0xff337a8c │ │ │ │ + bmi 0xff377984 │ │ │ │ svcne 0x0070ee1d │ │ │ │ ldrbtmi r9, [sl], #-2822 @ 0xfffff4fa │ │ │ │ stmpl sl, {r1, r4, fp, sp, lr} │ │ │ │ andls r4, r0, r0, lsl r4 │ │ │ │ andsmi pc, ip, r0, asr #12 │ │ │ │ addseq pc, r3, r0, asr #5 │ │ │ │ @ instruction: 0xf5004413 │ │ │ │ strtmi r7, [sl], #-344 @ 0xfffffea8 │ │ │ │ msreq SPSR_, #208, 16 @ 0xd00000 │ │ │ │ - ldc2l 7, cr15, [r6], {151} @ 0x97 │ │ │ │ + mrrc2 7, 9, pc, r2, cr7 @ │ │ │ │ vrsubhn.i16 d20, q2, q13 │ │ │ │ strbmi r2, [r0], -r3, lsl #2 │ │ │ │ - ldc2 7, cr15, [r4, #952] @ 0x3b8 │ │ │ │ - svclt 0x00dbf7fc │ │ │ │ + ldc2l 7, cr15, [r0, #-952]! @ 0xfffffc48 │ │ │ │ + svclt 0x00b3f7fc │ │ │ │ @ instruction: 0x46404252 │ │ │ │ - @ instruction: 0xfff2f7f0 │ │ │ │ - svclt 0x00d5f7fc │ │ │ │ + @ instruction: 0xffcef7f0 │ │ │ │ + svclt 0x00adf7fc │ │ │ │ @ instruction: 0xf10002e7 │ │ │ │ - strbmi r8, [r0], -r5, lsr #3 │ │ │ │ - blx 0xfe1f73bc │ │ │ │ + strbmi r8, [r0], -r7, lsr #3 │ │ │ │ + blx 0x18f74c4 │ │ │ │ @ instruction: 0xf43d2800 │ │ │ │ - @ instruction: 0xf7fcaf1a │ │ │ │ - strtmi fp, [r1], -sl, asr #31 │ │ │ │ - @ instruction: 0xf7eda808 │ │ │ │ - strcs pc, [r1], #-3157 @ 0xfffff3ab │ │ │ │ + @ instruction: 0xf7fcaf03 │ │ │ │ + strtmi fp, [r1], -r2, lsr #31 │ │ │ │ + strcs sl, [r1], #-2056 @ 0xfffff7f8 │ │ │ │ + strls r9, [ip, #-1289] @ 0xfffffaf7 │ │ │ │ + blx 0xff5f74b6 │ │ │ │ stmdbge r8, {r3, r8, r9, fp, ip, pc} │ │ │ │ vmax.s8 q10, q3, q0 │ │ │ │ vsubl.s8 q10, d16, d17 │ │ │ │ strls r0, [r0], #-517 @ 0xfffffdfb │ │ │ │ - @ instruction: 0xff28f7f0 │ │ │ │ - svclt 0x00b9f7fc │ │ │ │ - stc2l 7, cr15, [r2, #948]! @ 0x3b4 │ │ │ │ - blls 0x2c2418 │ │ │ │ + @ instruction: 0xff02f7f0 │ │ │ │ + svclt 0x008ff7fc │ │ │ │ + stc2 7, cr15, [r0, #948]! @ 0x3b4 │ │ │ │ + blls 0x2c2524 │ │ │ │ strbmi sl, [r0], -r8, lsl #18 │ │ │ │ subcs pc, r1, #1342177284 @ 0x50000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ @ instruction: 0xf7f09400 │ │ │ │ - @ instruction: 0xf7fcff75 │ │ │ │ - @ instruction: 0xf898bfaa │ │ │ │ - blcs 0xc5714 │ │ │ │ - svcge 0x00a5f43c │ │ │ │ + @ instruction: 0xf7fcff4f │ │ │ │ + @ instruction: 0xf898bf80 │ │ │ │ + blcs 0xc5820 │ │ │ │ + svcge 0x007bf43c │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ tstcs ip, #200, 18 @ 0x320000 │ │ │ │ - svclt 0x009ff7fc │ │ │ │ + svclt 0x0075f7fc │ │ │ │ stmdage r8, {r0, r5, r9, sl, lr} │ │ │ │ - blx 0xfe0f73fe │ │ │ │ + blx 0xffff7508 │ │ │ │ stmdbge r8, {r0, r8, r9, sp} │ │ │ │ vmax.s8 q10, , q0 │ │ │ │ vrshr.s64 d17, d21, #64 │ │ │ │ strls r0, [r0, #-517] @ 0xfffffdfb │ │ │ │ - stc2l 7, cr15, [r0, #-960]! @ 0xfffffc40 │ │ │ │ - svclt 0x008ff7fc │ │ │ │ + ldc2 7, cr15, [sl, #-960]! @ 0xfffffc40 │ │ │ │ + svclt 0x0065f7fc │ │ │ │ stmdage r8, {r0, r5, r9, sl, lr} │ │ │ │ - blx 0x1cf741e │ │ │ │ + blx 0xffbf7528 │ │ │ │ stmdbge r8, {r0, r8, r9, sp} │ │ │ │ vmax.s8 q10, , q0 │ │ │ │ vmvn.i32 q8, #1280 @ 0x00000500 │ │ │ │ strls r0, [r0, #-517] @ 0xfffffdfb │ │ │ │ - ldc2l 7, cr15, [r0, #-960] @ 0xfffffc40 │ │ │ │ - svclt 0x007ff7fc │ │ │ │ + stc2 7, cr15, [sl, #-960]! @ 0xfffffc40 │ │ │ │ + svclt 0x0055f7fc │ │ │ │ cmnpcs r4, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ eorne pc, r2, r3, asr r8 @ │ │ │ │ - ldc2 7, cr15, [r8], {155} @ 0x9b │ │ │ │ - ldmlt r0, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + ldc2 7, cr15, [r2], {155} @ 0x9b │ │ │ │ + stmialt r8, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ cmnpcs r4, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ eorne pc, r2, r3, asr r8 @ │ │ │ │ - stc2 7, cr15, [lr], {155} @ 0x9b │ │ │ │ - stmialt r2!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + stc2 7, cr15, [r8], {155} @ 0x9b │ │ │ │ + ldmlt r9, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x0c0ae9cd │ │ │ │ andls sl, ip, #8, 18 @ 0x20000 │ │ │ │ andcs r4, r1, #64, 12 @ 0x4000000 │ │ │ │ vhsub.s8 d25, d5, d0 │ │ │ │ vmlal.s q9, d0, d1[0] │ │ │ │ movwls r0, #33285 @ 0x8205 │ │ │ │ @ instruction: 0xf7f0950d │ │ │ │ - @ instruction: 0xf7fcfd97 │ │ │ │ - @ instruction: 0xf8d8bf5a │ │ │ │ + @ instruction: 0xf7fcfd71 │ │ │ │ + @ instruction: 0xf8d8bf30 │ │ │ │ vaddl.u8 , d20, d8 │ │ │ │ strbmi r0, [r0], -fp, lsl #4 │ │ │ │ stmdbge r8, {r0, r2, r3, r9, ip, pc} │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ vsubl.u8 q9, d4, d2 │ │ │ │ vmls.f , q10, d0[0] │ │ │ │ strls r3, [sl, #-1027] @ 0xfffffbfd │ │ │ │ strcs r9, [r0, #-1036] @ 0xfffffbf4 │ │ │ │ strls r2, [fp], #-1039 @ 0xfffffbf1 │ │ │ │ stmib sp, {r0, sl, sp}^ │ │ │ │ @ instruction: 0xf7f24508 │ │ │ │ - @ instruction: 0xf7fcf931 │ │ │ │ - bleq 0xff7a9200 │ │ │ │ + @ instruction: 0xf7fcf90b │ │ │ │ + bleq 0xff7a9264 │ │ │ │ movtmi lr, #10819 @ 0x2a43 │ │ │ │ @ instruction: 0xf00343db │ │ │ │ @ instruction: 0xf7fd0301 │ │ │ │ - bleq 0xff7a91d4 │ │ │ │ + bleq 0xff7a927c │ │ │ │ movtmi lr, #10819 @ 0x2a43 │ │ │ │ @ instruction: 0xf00343db │ │ │ │ @ instruction: 0xf7ff0301 │ │ │ │ - strtmi fp, [r1], -r6, lsl #21 │ │ │ │ + strtmi fp, [r1], -r0, lsl #21 │ │ │ │ @ instruction: 0xf7eda808 │ │ │ │ - stmdbge r8, {r0, r5, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r8, {r0, r2, r3, r4, r9, fp, ip, sp, lr, pc} │ │ │ │ andcs r4, r0, #64, 12 @ 0x4000000 │ │ │ │ stmib sp, {r0, r8, r9, sp}^ │ │ │ │ @ instruction: 0xf7f12308 │ │ │ │ - @ instruction: 0xf7fcf891 │ │ │ │ - blcs 0xe91c4 │ │ │ │ - ldcge 4, cr15, [sl], {62} @ 0x3e │ │ │ │ - bllt 0x183753c │ │ │ │ - b 0x117c4b4 │ │ │ │ + @ instruction: 0xf7fcf86b │ │ │ │ + blcs 0xe9228 │ │ │ │ + stcge 4, cr15, [sp], {62} @ 0x3e │ │ │ │ + bllt 0x13b7648 │ │ │ │ + b 0x117c5c0 │ │ │ │ bicsmi r4, fp, #134217729 @ 0x8000001 │ │ │ │ movweq pc, #4099 @ 0x1003 @ │ │ │ │ - bleq 0xff7b2734 │ │ │ │ + bleq 0xff7b2828 │ │ │ │ movtmi lr, #10819 @ 0x2a43 │ │ │ │ @ instruction: 0xf00343db │ │ │ │ - ldrt r0, [r2], #-769 @ 0xfffffcff │ │ │ │ + strt r0, [ip], #-769 @ 0xfffffcff │ │ │ │ strbmi sl, [r0], -r8, lsl #18 │ │ │ │ movweq pc, #4099 @ 0x1003 @ │ │ │ │ andcs lr, sl, #3358720 @ 0x334000 │ │ │ │ adclt r9, r2, #12, 6 @ 0x30000000 │ │ │ │ vsubw.u8 q9, q2, d1 │ │ │ │ andls r4, sp, #50331648 @ 0x3000000 │ │ │ │ movwmi lr, #35277 @ 0x89cd │ │ │ │ - @ instruction: 0xff68f7f8 │ │ │ │ - mrclt 7, 7, APSR_nzcv, cr13, cr12, {7} │ │ │ │ + @ instruction: 0xff42f7f8 │ │ │ │ + mrclt 7, 6, APSR_nzcv, cr3, cr12, {7} │ │ │ │ stmdage r8, {r0, r5, r9, sl, lr} │ │ │ │ - blx 0x1c77540 │ │ │ │ + @ instruction: 0xf9eaf7ed │ │ │ │ strbmi sl, [r0], -r8, lsl #18 │ │ │ │ movwcs r2, #4608 @ 0x1200 │ │ │ │ movwcs lr, #35277 @ 0x89cd │ │ │ │ - @ instruction: 0xfffcf7f0 │ │ │ │ - mcrlt 7, 7, pc, cr15, cr12, {7} @ │ │ │ │ + @ instruction: 0xffd6f7f0 │ │ │ │ + mcrlt 7, 6, pc, cr5, cr12, {7} @ │ │ │ │ cmnpmi r0, #4, 8 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ svcmi 0x0070f5b3 │ │ │ │ @ instruction: 0xf8d8d104 │ │ │ │ ldreq r3, [r8], #-208 @ 0xffffff30 │ │ │ │ - mcrge 5, 7, pc, cr5, cr12, {1} @ │ │ │ │ + mrcge 5, 5, APSR_nzcv, cr11, cr12, {1} │ │ │ │ ldrdcc pc, [r8], r8 │ │ │ │ strbmi fp, [r0], -r2, ror #5 │ │ │ │ stmdbge r8, {r0, r2, r3, r9, ip, pc} │ │ │ │ @ instruction: 0xf0032200 │ │ │ │ vsubw.u8 q8, q2, d15 │ │ │ │ andls r4, sl, #12582912 @ 0xc00000 │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ strcs r9, [r0, #-1291] @ 0xfffffaf5 │ │ │ │ strcs r9, [r1], #-1036 @ 0xfffffbf4 │ │ │ │ strmi lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ - @ instruction: 0xf8bef7f2 │ │ │ │ - mcrlt 7, 6, pc, cr13, cr12, {7} @ │ │ │ │ - b 0x117c554 │ │ │ │ + @ instruction: 0xf898f7f2 │ │ │ │ + mcrlt 7, 5, pc, cr3, cr12, {7} @ │ │ │ │ + b 0x117c660 │ │ │ │ bicsmi r4, fp, #134217729 @ 0x8000001 │ │ │ │ movweq pc, #4099 @ 0x1003 @ │ │ │ │ - stmiblt pc!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} @ │ │ │ │ - b 0x117c564 │ │ │ │ + stmiblt r9!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + b 0x117c670 │ │ │ │ bicsmi r4, fp, #134217729 @ 0x8000001 │ │ │ │ movweq pc, #4099 @ 0x1003 @ │ │ │ │ - blt 0xab75fc │ │ │ │ - b 0x117c574 │ │ │ │ + blt 0x4f7708 │ │ │ │ + b 0x117c680 │ │ │ │ bicsmi r4, fp, #134217729 @ 0x8000001 │ │ │ │ movweq pc, #4099 @ 0x1003 @ │ │ │ │ - stmiblt fp!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - b 0x117c584 │ │ │ │ + stmiblt r5!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + b 0x117c690 │ │ │ │ bicsmi r4, fp, #134217729 @ 0x8000001 │ │ │ │ movweq pc, #4099 @ 0x1003 @ │ │ │ │ - blt 0xffcf7620 │ │ │ │ + blt 0xffb7772c │ │ │ │ cmnpmi r0, #4, 8 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ svcmi 0x0070f5b3 │ │ │ │ @ instruction: 0xf8d8d104 │ │ │ │ ldrbeq r3, [lr], #208 @ 0xd0 │ │ │ │ - mcrge 5, 5, pc, cr3, cr12, {1} @ │ │ │ │ + mrcge 5, 3, APSR_nzcv, cr9, cr12, {1} │ │ │ │ ldrdcc pc, [r8], r8 │ │ │ │ strbmi fp, [r0], -r2, ror #5 │ │ │ │ stmdbge r8, {r0, r2, r3, r9, ip, pc} │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ strcs r2, [r0, #-513] @ 0xfffffdff │ │ │ │ vabal.u8 , d4, d10 │ │ │ │ vabal.u8 q10, d4, d3 │ │ │ │ strls r3, [fp, #-1027] @ 0xfffffbfd │ │ │ │ strcs r9, [r0, #-1036] @ 0xfffffbf4 │ │ │ │ stmib sp, {r0, sl, sp}^ │ │ │ │ @ instruction: 0xf7f24508 │ │ │ │ - @ instruction: 0xf7fcf87b │ │ │ │ - blcs 0xce9094 │ │ │ │ - mrcge 4, 0, APSR_nzcv, cr0, cr12, {3} │ │ │ │ + @ instruction: 0xf7fcf855 │ │ │ │ + blcs 0xce90f8 │ │ │ │ + stclge 4, cr15, [r6, #496]! @ 0x1f0 │ │ │ │ movwcs pc, #13252 @ 0x33c4 @ │ │ │ │ movwls sl, #35080 @ 0x8908 │ │ │ │ vmlsl.u q10, d4, d0[0] │ │ │ │ andcs r4, r0, #201326592 @ 0xc000000 │ │ │ │ movwcs r9, #4873 @ 0x1309 │ │ │ │ - streq pc, [pc], #-4 @ 0xb9688 │ │ │ │ + streq pc, [pc], #-4 @ 0xb9794 │ │ │ │ strls r9, [sl], #-1291 @ 0xfffffaf5 │ │ │ │ @ instruction: 0xf7ef950c │ │ │ │ - @ instruction: 0xf7fcf8bb │ │ │ │ - @ instruction: 0x4621bdfe │ │ │ │ + @ instruction: 0xf7fcf895 │ │ │ │ + @ instruction: 0x4621bdd4 │ │ │ │ @ instruction: 0xf7eda808 │ │ │ │ - @ instruction: 0xf8d8fa19 │ │ │ │ + @ instruction: 0xf8d8f995 │ │ │ │ strbmi r3, [r0], -r8, lsl #1 │ │ │ │ stmdbge r8, {r0, r3, r9, sp} │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ - @ instruction: 0xf856f7f2 │ │ │ │ - mcrlt 7, 3, pc, cr5, cr12, {7} @ │ │ │ │ - ldrdeq r6, [r6], lr │ │ │ │ + @ instruction: 0xf830f7f2 │ │ │ │ + mrclt 7, 1, APSR_nzcv, cr11, cr12, {7} │ │ │ │ + ldrdeq r6, [r6], r6 @ │ │ │ │ @ instruction: 0xf10002a3 │ │ │ │ - @ instruction: 0xf8d88513 │ │ │ │ + @ instruction: 0xf8d8852d │ │ │ │ @ instruction: 0xf8d33050 │ │ │ │ vshr.u64 , q0, #61 │ │ │ │ - blcs 0x1462d8 │ │ │ │ - ldrthi pc, [sl], -r0, asr #4 @ │ │ │ │ + blcs 0x1463e4 │ │ │ │ + ldrbhi pc, [r4], -r0, asr #4 @ │ │ │ │ @ instruction: 0xf47c2800 │ │ │ │ - @ instruction: 0xf640ae54 │ │ │ │ + @ instruction: 0xf640ae2a │ │ │ │ vrsra.s64 , q15, #64 │ │ │ │ andsmi r0, ip, #48, 6 @ 0xc0000000 │ │ │ │ - ldclge 4, cr15, [r6, #496] @ 0x1f0 │ │ │ │ + stcge 4, cr15, [ip, #496]! @ 0x1f0 │ │ │ │ strbmi sl, [r0], -r8, lsl #18 │ │ │ │ strmi pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ stmib sp, {r2, r8, r9, sp}^ │ │ │ │ @ instruction: 0xf7ee4308 │ │ │ │ - @ instruction: 0xf7fcf975 │ │ │ │ - blcs 0xe8e2c │ │ │ │ - bge 0x20b68f8 │ │ │ │ + @ instruction: 0xf7fcf94f │ │ │ │ + blcs 0xe8e90 │ │ │ │ + bge 0x1c36a04 │ │ │ │ @ instruction: 0xf7fd2201 │ │ │ │ - qadd16mi fp, r1, r2 │ │ │ │ + @ instruction: 0x4621bef9 │ │ │ │ @ instruction: 0xf7eda808 │ │ │ │ - @ instruction: 0xf8d8f9e1 │ │ │ │ + @ instruction: 0xf8d8f95d │ │ │ │ strbmi r3, [r0], -r8, lsl #1 │ │ │ │ stmdbge r8, {r3, r9, sp} │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ - @ instruction: 0xf81ef7f2 │ │ │ │ - mcrlt 7, 1, pc, cr13, cr12, {7} @ │ │ │ │ + @ instruction: 0xfff8f7f1 │ │ │ │ + mcrlt 7, 0, pc, cr3, cr12, {7} @ │ │ │ │ movweq pc, #46020 @ 0xb3c4 @ │ │ │ │ @ instruction: 0xf47d2b00 │ │ │ │ - @ instruction: 0x4640ad76 │ │ │ │ - mcr2 7, 3, pc, cr10, cr8, {7} @ │ │ │ │ + @ instruction: 0x4640ad5d │ │ │ │ + mcr2 7, 2, pc, cr4, cr8, {7} @ │ │ │ │ @ instruction: 0xf43d2800 │ │ │ │ - @ instruction: 0xf7fcad70 │ │ │ │ - strtmi fp, [r1], -r0, lsr #28 │ │ │ │ + @ instruction: 0xf7fcad57 │ │ │ │ + @ instruction: 0x4621bdf6 │ │ │ │ @ instruction: 0xf7eda808 │ │ │ │ - @ instruction: 0xf8d8f9c5 │ │ │ │ + @ instruction: 0xf8d8f941 │ │ │ │ strbmi r3, [r0], -r8, lsl #1 │ │ │ │ stmdbge r8, {r1, r9, sp} │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ - @ instruction: 0xf802f7f2 │ │ │ │ - mrclt 7, 0, APSR_nzcv, cr1, cr12, {7} │ │ │ │ + @ instruction: 0xffdcf7f1 │ │ │ │ + stcllt 7, cr15, [r7, #1008]! @ 0x3f0 │ │ │ │ ldrdcc pc, [r8], r8 │ │ │ │ andls sl, sl, #8, 18 @ 0x20000 │ │ │ │ andcs r4, r2, #64, 12 @ 0x4000000 │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ strls fp, [sp, #-741] @ 0xfffffd1b │ │ │ │ strmi pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ strcs r9, [r0, #-1291] @ 0xfffffaf5 │ │ │ │ strcs r9, [r1], #-1036 @ 0xfffffbf4 │ │ │ │ strmi lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ - @ instruction: 0xffeaf7f1 │ │ │ │ - ldcllt 7, cr15, [r9, #1008]! @ 0x3f0 │ │ │ │ + @ instruction: 0xffc4f7f1 │ │ │ │ + stcllt 7, cr15, [pc, #1008] @ 0xb9c88 │ │ │ │ movwcs r2, #4608 @ 0x1200 │ │ │ │ strbmi sl, [r0], -r8, lsl #18 │ │ │ │ stmib sp, {r9, ip, pc}^ │ │ │ │ - @ instruction: 0xf8cd7608 │ │ │ │ + @ instruction: 0xf8cd6708 │ │ │ │ strls r9, [ip, #-40] @ 0xffffffd8 │ │ │ │ @ instruction: 0xf7ef920b │ │ │ │ - stmdacs r0, {r0, r1, r2, sl, fp, ip, sp, lr, pc} │ │ │ │ - ldmdbge r5, {r0, r1, r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ - stcllt 7, cr15, [r7, #1008]! @ 0x3f0 │ │ │ │ + stmdacs r0, {r0, r5, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge pc, {r0, r1, r2, r3, r4, r5, sl, ip, sp, lr, pc} @ │ │ │ │ + ldclt 7, cr15, [sp, #1008]! @ 0x3f0 │ │ │ │ strbmi sl, [r0], -r8, lsl #18 │ │ │ │ andls fp, sl, #805306382 @ 0x3000000e │ │ │ │ andcs r9, r1, #872415232 @ 0x34000000 │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ vsubw.u8 q9, q2, d8 │ │ │ │ vsubw.u8 q10, q2, d3 │ │ │ │ stmib sp, {r0, r1, sl, ip, sp}^ │ │ │ │ @ instruction: 0xf7f2340b │ │ │ │ - @ instruction: 0xf7fcfa7b │ │ │ │ - stmdbge r8, {r1, r2, r3, r4, r6, r8, sl, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7fcfa55 │ │ │ │ + stmdbge r8, {r2, r4, r5, r8, sl, fp, ip, sp, pc} │ │ │ │ andcs r4, r1, #64, 12 @ 0x4000000 │ │ │ │ strpl lr, [fp, #-2509] @ 0xfffff633 │ │ │ │ strcs pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ vabal.u8 , d4, d8 │ │ │ │ @ instruction: 0xf0044503 │ │ │ │ strls r0, [r9, #-1039] @ 0xfffffbf1 │ │ │ │ - @ instruction: 0xf7ef940a │ │ │ │ - @ instruction: 0xf7fcf809 │ │ │ │ - beq 0xfe9a8d2c │ │ │ │ + @ instruction: 0xf7ee940a │ │ │ │ + @ instruction: 0xf7fcffe3 │ │ │ │ + beq 0xfe9a8d90 │ │ │ │ strne pc, [r1, #964] @ 0x3c4 │ │ │ │ tstpeq ip, #3 @ p-variant is OBSOLETE │ │ │ │ strbmi sl, [r0], -r8, lsl #18 │ │ │ │ andne pc, r1, #196, 6 @ 0x10000003 │ │ │ │ andls r4, sp, #-1409286144 @ 0xac000000 │ │ │ │ vsubw.u8 , q2, d12 │ │ │ │ movwcs r5, #512 @ 0x200 │ │ │ │ vsubl.u8 , d4, d8 │ │ │ │ @ instruction: 0xf0042203 │ │ │ │ stmib sp, {r0, r1, r2, r3, sl}^ │ │ │ │ strls r2, [fp], #-777 @ 0xfffffcf7 │ │ │ │ - mrc2 7, 2, pc, cr12, cr8, {7} │ │ │ │ - stclt 7, cr15, [r7, #1008]! @ 0x3f0 │ │ │ │ + mrc2 7, 1, pc, cr6, cr8, {7} │ │ │ │ + ldcllt 7, cr15, [sp, #-1008]! @ 0xfffffc10 │ │ │ │ svcne 0x0020f1b2 │ │ │ │ - stcge 4, cr15, [ip, #-496]! @ 0xfffffe10 │ │ │ │ - strbmi r9, [r0], -r8, lsl #2 │ │ │ │ - vmla.i8 d26, d5, d8 │ │ │ │ - vmlal.s , d0, d1[4] │ │ │ │ - strls r0, [r9], #-522 @ 0xfffffdf6 │ │ │ │ - strgt lr, [sl, #-2509] @ 0xfffff633 │ │ │ │ - @ instruction: 0xf7ee950c │ │ │ │ - @ instruction: 0xf7fcff63 │ │ │ │ - movwcs fp, #3358 @ 0xd1e │ │ │ │ - stmdbge r8, {r0, r9, sp} │ │ │ │ - strbmi r9, [r0], -r0, lsl #4 │ │ │ │ - stmib sp, {r1, r3, r4, r9, sl, lr}^ │ │ │ │ - @ instruction: 0xf8cd7608 │ │ │ │ - strls r9, [ip, #-40] @ 0xffffffd8 │ │ │ │ - @ instruction: 0xf7ef930b │ │ │ │ - stmdacs r0, {r0, r5, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ - stmdage r3!, {r0, r1, r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ - stclt 7, cr15, [r1, #1008] @ 0x3f0 │ │ │ │ + stcge 4, cr15, [r2, #-496] @ 0xfffffe10 │ │ │ │ + strbmi sl, [r0], -r8, lsl #18 │ │ │ │ + rsbvc pc, r1, #1342177284 @ 0x50000004 │ │ │ │ + andeq pc, sl, #192, 4 │ │ │ │ + @ instruction: 0xf8cd9408 │ │ │ │ + stmib sp, {r2, r5, sp, lr, pc}^ │ │ │ │ + strls ip, [ip, #-1290] @ 0xfffffaf6 │ │ │ │ + @ instruction: 0xff3cf7ee │ │ │ │ + ldcllt 7, cr15, [r3], #1008 @ 0x3f0 │ │ │ │ + andcs r2, r1, #0, 6 │ │ │ │ + andls sl, r0, #8, 18 @ 0x20000 │ │ │ │ + ldrmi r4, [sl], -r0, asr #12 │ │ │ │ + strvs lr, [r8, -sp, asr #19] │ │ │ │ + eorls pc, r8, sp, asr #17 │ │ │ │ + movwls r9, #46348 @ 0xb50c │ │ │ │ + blx 0x1f7793e │ │ │ │ + @ instruction: 0xf43f2800 │ │ │ │ + @ instruction: 0xf7fca85c │ │ │ │ + vmov.i32 , #13041663 @ 0x00c6ffff │ │ │ │ + stmdbge r8, {r0, r1, r8, r9, sp} │ │ │ │ + strbmi r9, [r0], -r8, lsl #6 │ │ │ │ + movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ + movwls r2, #37376 @ 0x9200 │ │ │ │ + @ instruction: 0xf0042301 │ │ │ │ + strls r0, [fp, #-1039] @ 0xfffffbf1 │ │ │ │ + strls r9, [ip, #-1034] @ 0xfffffbf6 │ │ │ │ + @ instruction: 0xf920f7ef │ │ │ │ + stcllt 7, cr15, [sp], {252} @ 0xfc │ │ │ │ movwcs pc, #13252 @ 0x33c4 @ │ │ │ │ - movwls sl, #35080 @ 0x8908 │ │ │ │ - vmlsl.u q10, d4, d0[0] │ │ │ │ - andcs r4, r0, #201326592 @ 0xc000000 │ │ │ │ - movwcs r9, #4873 @ 0x1309 │ │ │ │ - streq pc, [pc], #-4 @ 0xb9894 │ │ │ │ + vsubw.u8 , q2, d8 │ │ │ │ + movwls r4, #37635 @ 0x9303 │ │ │ │ + stmdbge r8, {r8, r9, sp} │ │ │ │ + ldrmi r4, [sl], -r0, asr #12 │ │ │ │ + streq pc, [pc], #-4 @ 0xb99c8 │ │ │ │ strls r9, [sl], #-1291 @ 0xfffffaf5 │ │ │ │ @ instruction: 0xf7ef950c │ │ │ │ - @ instruction: 0xf7fcf947 │ │ │ │ - @ instruction: 0xf3c4bcf8 │ │ │ │ - movwls r2, #33539 @ 0x8303 │ │ │ │ + @ instruction: 0xf7fcf90d │ │ │ │ + @ instruction: 0xf3c4bcba │ │ │ │ + stmdbge r8, {r0, r1, r8, r9, sp} │ │ │ │ + strbmi r9, [r0], -r8, lsl #6 │ │ │ │ movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ - movwcs r9, #777 @ 0x309 │ │ │ │ - strbmi sl, [r0], -r8, lsl #18 │ │ │ │ - @ instruction: 0xf004461a │ │ │ │ + movwls r2, #37376 @ 0x9200 │ │ │ │ + @ instruction: 0xf0042302 │ │ │ │ strls r0, [fp, #-1039] @ 0xfffffbf1 │ │ │ │ strls r9, [ip, #-1034] @ 0xfffffbf6 │ │ │ │ - @ instruction: 0xf934f7ef │ │ │ │ - stcllt 7, cr15, [r5], #1008 @ 0x3f0 │ │ │ │ + @ instruction: 0xf8faf7ef │ │ │ │ + stclt 7, cr15, [r7], #1008 @ 0x3f0 │ │ │ │ + stmdbge r8, {r8, r9, sp} │ │ │ │ + @ instruction: 0x4640461a │ │ │ │ + strvs lr, [r8, -sp, asr #19] │ │ │ │ + eorls pc, r8, sp, asr #17 │ │ │ │ + movwls r9, #46348 @ 0xb50c │ │ │ │ + ldc2l 7, cr15, [r2], #-956 @ 0xfffffc44 │ │ │ │ + @ instruction: 0xf43f2800 │ │ │ │ + @ instruction: 0xf7fcaa3a │ │ │ │ + stmib sp, {r2, r3, r8, sl, fp, ip, sp, pc}^ │ │ │ │ + andcs r2, r0, #41943040 @ 0x2800000 │ │ │ │ + andls r9, ip, #8, 4 @ 0x80000000 │ │ │ │ + @ instruction: 0xf9f0f7f0 │ │ │ │ + stclt 7, cr15, [r3, #-1008] @ 0xfffffc10 │ │ │ │ + strbmi sl, [r0], -r8, lsl #18 │ │ │ │ movwcs pc, #13252 @ 0x33c4 @ │ │ │ │ - movwls sl, #35080 @ 0x8908 │ │ │ │ - vmlsl.u q10, d4, d0[0] │ │ │ │ - andcs r4, r0, #201326592 @ 0xc000000 │ │ │ │ - movwcs r9, #8969 @ 0x2309 │ │ │ │ - streq pc, [pc], #-4 @ 0xb98e0 │ │ │ │ - strls r9, [sl], #-1291 @ 0xfffffaf5 │ │ │ │ - @ instruction: 0xf7ef950c │ │ │ │ - @ instruction: 0xf7fcf921 │ │ │ │ - movwcs fp, #3282 @ 0xcd2 │ │ │ │ - ldrmi sl, [sl], -r8, lsl #18 │ │ │ │ - stmib sp, {r6, r9, sl, lr}^ │ │ │ │ - @ instruction: 0xf8cd7608 │ │ │ │ - strls r9, [ip, #-40] @ 0xffffffd8 │ │ │ │ - @ instruction: 0xf7ef930b │ │ │ │ - stmdacs r0, {r0, r3, r4, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ - bge 0x1136a08 │ │ │ │ - ldclt 7, cr15, [r7, #-1008]! @ 0xfffffc10 │ │ │ │ - strcs lr, [sl, #-2509] @ 0xfffff633 │ │ │ │ - andls r2, r8, #0, 4 │ │ │ │ - @ instruction: 0xf7f0920c │ │ │ │ - @ instruction: 0xf7fcfa17 │ │ │ │ - stmdbge r8, {r1, r2, r3, r5, r8, sl, fp, ip, sp, pc} │ │ │ │ + strpl lr, [sl, #-2509] @ 0xfffff633 │ │ │ │ + streq pc, [pc], #-4 @ 0xb9a40 │ │ │ │ + stmib sp, {r2, r3, r8, sl, ip, pc}^ │ │ │ │ + @ instruction: 0xf7f03408 │ │ │ │ + @ instruction: 0xf7fcfd69 │ │ │ │ + stmdbge r8, {r1, r2, r3, r4, r5, r6, sl, fp, ip, sp, pc} │ │ │ │ vmlsl.u q10, d4, d0[0] │ │ │ │ stmib sp, {r0, r1, r8, r9, sp}^ │ │ │ │ @ instruction: 0xf004550a │ │ │ │ strls r0, [ip, #-1039] @ 0xfffffbf1 │ │ │ │ strcc lr, [r8], #-2509 @ 0xfffff633 │ │ │ │ - ldc2 7, cr15, [r0, #960] @ 0x3c0 │ │ │ │ - stclt 7, cr15, [r9], #1008 @ 0x3f0 │ │ │ │ + stc2 7, cr15, [r0, #960]! @ 0x3c0 │ │ │ │ + stcllt 7, cr15, [pc], #-1008 @ 0xb967c │ │ │ │ strbmi sl, [r0], -r8, lsl #18 │ │ │ │ - movwcs pc, #13252 @ 0x33c4 @ │ │ │ │ - strpl lr, [sl, #-2509] @ 0xfffff633 │ │ │ │ - streq pc, [pc], #-4 @ 0xb9950 │ │ │ │ - stmib sp, {r2, r3, r8, sl, ip, pc}^ │ │ │ │ - @ instruction: 0xf7f03408 │ │ │ │ - @ instruction: 0xf7fcfdc7 │ │ │ │ - stmdbge r8, {r1, r3, r4, r7, sl, fp, ip, sp, pc} │ │ │ │ - rsclt r4, r3, #64, 12 @ 0x4000000 │ │ │ │ - movwls r9, #53770 @ 0xd20a │ │ │ │ - movwcs r2, #513 @ 0x201 │ │ │ │ - movwcs lr, #35277 @ 0x89cd │ │ │ │ - movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ - strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ - strcc lr, [fp], #-2509 @ 0xfffff633 │ │ │ │ - @ instruction: 0xf998f7f2 │ │ │ │ - stclt 7, cr15, [r7], {252} @ 0xfc │ │ │ │ - movwcs r2, #4608 @ 0x1200 │ │ │ │ + andls fp, sl, #805306382 @ 0x3000000e │ │ │ │ + andcs r9, r1, #872415232 @ 0x34000000 │ │ │ │ + stmib sp, {r8, r9, sp}^ │ │ │ │ + vsubw.u8 q9, q2, d8 │ │ │ │ + vsubw.u8 q10, q2, d3 │ │ │ │ + stmib sp, {r0, r1, sl, ip, sp}^ │ │ │ │ + @ instruction: 0xf7f2340b │ │ │ │ + @ instruction: 0xf7fcf971 │ │ │ │ + andcs fp, r0, #92, 24 @ 0x5c00 │ │ │ │ + stmdbge r8, {r0, r8, r9, sp} │ │ │ │ + stmib sp, {r6, r9, sl, lr}^ │ │ │ │ + @ instruction: 0xf8cd6708 │ │ │ │ + strls r9, [ip, #-40] @ 0xffffffd8 │ │ │ │ + @ instruction: 0xf7ef920b │ │ │ │ + stmdacs r0, {r0, r1, r2, r5, sl, fp, ip, sp, lr, pc} │ │ │ │ + stcge 4, cr15, [r8, #-244] @ 0xffffff0c │ │ │ │ + stcllt 7, cr15, [r1], {252} @ 0xfc │ │ │ │ + svcne 0x0080f5b2 │ │ │ │ + mcrrge 4, 7, pc, r6, cr12 @ │ │ │ │ strbmi sl, [r0], -r8, lsl #18 │ │ │ │ - strvc lr, [r8], -sp, asr #19 │ │ │ │ - eorls pc, r8, sp, asr #17 │ │ │ │ - andls r9, fp, #12, 10 @ 0x3000000 │ │ │ │ - mcrr2 7, 14, pc, lr, cr15 @ │ │ │ │ - @ instruction: 0xf43d2800 │ │ │ │ - @ instruction: 0xf7fcad22 │ │ │ │ - @ instruction: 0xf5b2bcec │ │ │ │ - @ instruction: 0xf47c1f80 │ │ │ │ - tstls r8, r1, ror ip │ │ │ │ - stmdbge r8, {r6, r9, sl, lr} │ │ │ │ addsne pc, sp, #1342177284 @ 0x50000004 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ - stmib sp, {r0, r3, sl, ip, pc}^ │ │ │ │ + @ instruction: 0xf8cd9408 │ │ │ │ + stmib sp, {r2, r5, sp, lr, pc}^ │ │ │ │ strls ip, [ip, #-1290] @ 0xfffffaf6 │ │ │ │ - cdp2 7, 2, cr15, cr8, cr14, {7} │ │ │ │ - stcllt 7, cr15, [r3], #-1008 @ 0xfffffc10 │ │ │ │ + cdp2 7, 0, cr15, cr0, cr14, {7} │ │ │ │ + ldclt 7, cr15, [r7], #-1008 @ 0xfffffc10 │ │ │ │ strbmi sl, [r0], -r8, lsl #18 │ │ │ │ movwcs pc, #13252 @ 0x33c4 @ │ │ │ │ movwls r9, #34059 @ 0x850b │ │ │ │ movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ @ instruction: 0xf004950c │ │ │ │ stmib sp, {r0, r1, r2, r3, sl}^ │ │ │ │ @ instruction: 0xf7ee3409 │ │ │ │ - @ instruction: 0xf7fcffc9 │ │ │ │ - vmov.i32 , #49919 @ 0x0000c2ff │ │ │ │ + @ instruction: 0xf7fcffa1 │ │ │ │ + vmull.u8 , d4, d22 │ │ │ │ stmdbge r8, {r0, r1, r8, r9, sp} │ │ │ │ strbmi r9, [r0], -r8, lsl #6 │ │ │ │ movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ movwls r2, #37377 @ 0x9201 │ │ │ │ @ instruction: 0xf0042302 │ │ │ │ strls r0, [fp, #-1039] @ 0xfffffbf1 │ │ │ │ strls r9, [ip, #-1034] @ 0xfffffbf6 │ │ │ │ - @ instruction: 0xf88ef7ef │ │ │ │ - ldclt 7, cr15, [pc], #-1008 @ 0xb9624 │ │ │ │ + @ instruction: 0xf866f7ef │ │ │ │ + ldclt 7, cr15, [r3], {252} @ 0xfc │ │ │ │ movwcs pc, #13252 @ 0x33c4 @ │ │ │ │ vsubw.u8 , q2, d8 │ │ │ │ movwls r4, #37635 @ 0x9303 │ │ │ │ stmdbge r8, {r0, r8, r9, sp} │ │ │ │ ldrmi r4, [sl], -r0, asr #12 │ │ │ │ - streq pc, [pc], #-4 @ 0xb9a2c │ │ │ │ + streq pc, [pc], #-4 @ 0xb9b3c │ │ │ │ strls r9, [sl], #-1291 @ 0xfffffaf5 │ │ │ │ @ instruction: 0xf7ef950c │ │ │ │ - @ instruction: 0xf7fcf87b │ │ │ │ - @ instruction: 0xf5b2bc2c │ │ │ │ + @ instruction: 0xf7fcf853 │ │ │ │ + @ instruction: 0xf5b2bc00 │ │ │ │ @ instruction: 0xf47c1f80 │ │ │ │ - tstls r8, r7, lsr #24 │ │ │ │ - stmdbge r8, {r6, r9, sl, lr} │ │ │ │ - sbcscc pc, sp, #1342177284 @ 0x50000004 │ │ │ │ - andeq pc, sl, #192, 4 │ │ │ │ - stmib sp, {r0, r3, sl, ip, pc}^ │ │ │ │ - strls ip, [ip, #-1290] @ 0xfffffaf6 │ │ │ │ - ldc2l 7, cr15, [lr, #952] @ 0x3b8 │ │ │ │ - ldclt 7, cr15, [r9], {252} @ 0xfc │ │ │ │ - stmdbge r8, {r8, r9, sp} │ │ │ │ - @ instruction: 0x4640461a │ │ │ │ - stmib sp, {r8, r9, ip, pc}^ │ │ │ │ - @ instruction: 0xf8cd7608 │ │ │ │ - strls r9, [ip, #-40] @ 0xffffffd8 │ │ │ │ - @ instruction: 0xf7ef930b │ │ │ │ - stmdacs r0, {r0, r2, r3, r4, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ - ldmge r8!, {r0, r1, r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ - ldcllt 7, cr15, [sp], #-1008 @ 0xfffffc10 │ │ │ │ - movwls fp, #53987 @ 0xd2e3 │ │ │ │ - ldrdcc pc, [r8], r8 │ │ │ │ - vpadd.i8 d18, d0, d9 │ │ │ │ - @ instruction: 0xf1a3833c │ │ │ │ - bcs 0x27a398 │ │ │ │ - movthi pc, #25088 @ 0x6200 @ │ │ │ │ - blcs 0x2087a8 │ │ │ │ - strbthi pc, [fp], #-512 @ 0xfffffe00 @ │ │ │ │ - @ instruction: 0xf003e8df │ │ │ │ - movweq r1, #14103 @ 0x3717 │ │ │ │ - movwcs r1, #18713 @ 0x4919 │ │ │ │ - blvc 0xff1f5130 │ │ │ │ - strbmi sl, [r0], -r8, lsl #18 │ │ │ │ - strcs r2, [r1, #-514] @ 0xfffffdfe │ │ │ │ - stc 5, cr9, [sp, #40] @ 0x28 │ │ │ │ - @ instruction: 0xf3c47b08 │ │ │ │ - vabal.u8 q10, d4, d3 │ │ │ │ - strls r3, [fp, #-1027] @ 0xfffffbfd │ │ │ │ - @ instruction: 0xf7f1940c │ │ │ │ - @ instruction: 0xf7fcfe45 │ │ │ │ - movwcs fp, #11348 @ 0x2c54 │ │ │ │ - movwcs lr, #26602 @ 0x67ea │ │ │ │ - andcs lr, r0, #232, 14 @ 0x3a00000 │ │ │ │ - stmdbge r8, {r0, r8, r9, sp} │ │ │ │ + stmdbge r8, {r0, r1, r3, r4, r5, r6, r7, r8, r9, fp, sp, pc} │ │ │ │ + vmax.s8 q10, , q0 │ │ │ │ + vrshr.s64 , , #64 │ │ │ │ + strls r0, [r8], #-522 @ 0xfffffdf6 │ │ │ │ + eor pc, r4, sp, asr #17 │ │ │ │ + strgt lr, [sl, #-2509] @ 0xfffff633 │ │ │ │ + @ instruction: 0xf7ee950c │ │ │ │ + @ instruction: 0xf7fcfdb5 │ │ │ │ + movwcs fp, #3052 @ 0xbec │ │ │ │ + ldrmi sl, [sl], -r8, lsl #18 │ │ │ │ movwls r4, #1600 @ 0x640 │ │ │ │ - strvc lr, [r8], -sp, asr #19 │ │ │ │ + strvs lr, [r8, -sp, asr #19] │ │ │ │ eorls pc, r8, sp, asr #17 │ │ │ │ - andls r9, fp, #12, 10 @ 0x3000000 │ │ │ │ - blx 0x1877ab4 │ │ │ │ - @ instruction: 0xf43d2800 │ │ │ │ - @ instruction: 0xf7fcafa0 │ │ │ │ - vmvn.i32 d27, #52991 @ 0x0000ceff │ │ │ │ - movwls r2, #33539 @ 0x8303 │ │ │ │ - movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ - movwcs r9, #777 @ 0x309 │ │ │ │ + movwls r9, #46348 @ 0xb50c │ │ │ │ + blx 0x1df7b48 │ │ │ │ + @ instruction: 0xf43f2800 │ │ │ │ + @ instruction: 0xf7fca8af │ │ │ │ + rsclt fp, r3, #80, 24 @ 0x5000 │ │ │ │ + @ instruction: 0xf8d8930d │ │ │ │ + blcs 0x705dc0 │ │ │ │ + cmpphi r3, #64, 4 @ p-variant is OBSOLETE │ │ │ │ + subeq pc, r0, #-1073741784 @ 0xc0000028 │ │ │ │ + vpmax.s8 d2, d0, d7 │ │ │ │ + blcc 0x115a924 │ │ │ │ + vqdmulh.s d2, d0, d5 │ │ │ │ + ldm pc, {r1, r7, sl, pc}^ @ │ │ │ │ + ldrne pc, [r7, -r3] │ │ │ │ + ldmdbne r9, {r0, r1, r8, r9} │ │ │ │ + ldc 3, cr2, [pc, #16] @ 0xb9bd4 │ │ │ │ + stmdbge r8, {r2, r3, r6, r7, r8, r9, fp, ip, sp, lr} │ │ │ │ + andcs r4, r2, #64, 12 @ 0x4000000 │ │ │ │ + strls r2, [sl, #-1281] @ 0xfffffaff │ │ │ │ + blvc 0x2f5208 │ │ │ │ + strmi pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ + strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ + strls r9, [ip], #-1291 @ 0xfffffaf5 │ │ │ │ + mrc2 7, 0, pc, cr12, cr1, {7} │ │ │ │ + stclt 7, cr15, [r7], #-1008 @ 0xfffffc10 │ │ │ │ + strb r2, [sl, r2, lsl #6]! │ │ │ │ + strb r2, [r8, r6, lsl #6]! │ │ │ │ + movwcs r2, #4608 @ 0x1200 │ │ │ │ strbmi sl, [r0], -r8, lsl #18 │ │ │ │ - @ instruction: 0xf004461a │ │ │ │ - strls r0, [fp, #-1039] @ 0xfffffbf1 │ │ │ │ - strls r9, [ip, #-1034] @ 0xfffffbf6 │ │ │ │ - cdp2 7, 7, cr15, cr2, cr14, {7} │ │ │ │ - bllt 0xfee37b18 │ │ │ │ - svcne 0x0020f1b2 │ │ │ │ - blge 0xfecf6d20 │ │ │ │ - strbmi r9, [r0], -r8, lsl #2 │ │ │ │ - @ instruction: 0xf645a908 │ │ │ │ + stmib sp, {r8, r9, ip, pc}^ │ │ │ │ + @ instruction: 0xf8cd6708 │ │ │ │ + strls r9, [ip, #-40] @ 0xffffffd8 │ │ │ │ + @ instruction: 0xf7ef920b │ │ │ │ + stmdacs r0, {r0, r2, r4, r5, r9, fp, ip, sp, lr, pc} │ │ │ │ + svcge 0x0086f43d │ │ │ │ + ldclt 7, cr15, [r1], {252} @ 0xfc │ │ │ │ + movwcs pc, #13252 @ 0x33c4 @ │ │ │ │ + vsubw.u8 , q2, d8 │ │ │ │ + movwls r4, #37635 @ 0x9303 │ │ │ │ + stmdbge r8, {r8, r9, sp} │ │ │ │ + ldrmi r4, [sl], -r0, asr #12 │ │ │ │ + streq pc, [pc], #-4 @ 0xb9c2c │ │ │ │ + strls r9, [sl], #-1291 @ 0xfffffaf5 │ │ │ │ + @ instruction: 0xf7ee950c │ │ │ │ + @ instruction: 0xf7fcfe49 │ │ │ │ + @ instruction: 0xf1b2bb88 │ │ │ │ + @ instruction: 0xf47c1f20 │ │ │ │ + stmdbge r8, {r0, r1, r7, r8, r9, fp, sp, pc} │ │ │ │ + @ instruction: 0xf6454640 │ │ │ │ vmov.i32 , #256 @ 0x00000100 │ │ │ │ - strls r0, [r9], #-522 @ 0xfffffdf6 │ │ │ │ + strls r0, [r8], #-522 @ 0xfffffdf6 │ │ │ │ + eor pc, r4, sp, asr #17 │ │ │ │ strgt lr, [sl, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf7ee950c │ │ │ │ - @ instruction: 0xf7fcfde7 │ │ │ │ - vqdmlsl.s , d16, d18 │ │ │ │ + @ instruction: 0xf7fcfdbd │ │ │ │ + vbic.i16 , #1024 @ 0x0400 │ │ │ │ addsmi r0, sl, #80, 6 @ 0x40000001 │ │ │ │ - blge 0xfe7f6d48 │ │ │ │ - strbmi r9, [r0], -r8, lsl #2 │ │ │ │ - @ instruction: 0xf645a908 │ │ │ │ - vmlal.s q10, d0, d1[3] │ │ │ │ - strls r0, [r9], #-522 @ 0xfffffdf6 │ │ │ │ - strgt lr, [sl, #-2509] @ 0xfffff633 │ │ │ │ - @ instruction: 0xf7ee950c │ │ │ │ - @ instruction: 0xf7fcfdd3 │ │ │ │ - stmdbge r8, {r1, r2, r3, r7, r8, r9, fp, ip, sp, pc} │ │ │ │ - rsclt r4, r3, #64, 12 @ 0x4000000 │ │ │ │ - movwls r9, #53770 @ 0xd20a │ │ │ │ - movwcs r2, #513 @ 0x201 │ │ │ │ - movwcs lr, #35277 @ 0x89cd │ │ │ │ - movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ - strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ - strcc lr, [fp], #-2509 @ 0xfffff633 │ │ │ │ - @ instruction: 0xf892f7f2 │ │ │ │ - bllt 0x1fb7b8c │ │ │ │ - cmppeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - @ instruction: 0xf47c429a │ │ │ │ - tstls r8, r5, ror fp │ │ │ │ - stmdbge r8, {r6, r9, sl, lr} │ │ │ │ + blge 0x1c76e5c │ │ │ │ + strbmi sl, [r0], -r8, lsl #18 │ │ │ │ + submi pc, sp, #72351744 @ 0x4500000 │ │ │ │ + andeq pc, sl, #192, 4 │ │ │ │ + @ instruction: 0xf8cd9408 │ │ │ │ + stmib sp, {r2, r5, sp, lr, pc}^ │ │ │ │ + strls ip, [ip, #-1290] @ 0xfffffaf6 │ │ │ │ + stc2 7, cr15, [r8, #952]! @ 0x3b8 │ │ │ │ + bllt 0x18b7c7c │ │ │ │ + strbmi sl, [r0], -r8, lsl #18 │ │ │ │ + andls fp, sl, #805306382 @ 0x3000000e │ │ │ │ + andcs r9, r1, #872415232 @ 0x34000000 │ │ │ │ + stmib sp, {r8, r9, sp}^ │ │ │ │ + vsubw.u8 q9, q2, d8 │ │ │ │ + vsubw.u8 q10, q2, d3 │ │ │ │ + stmib sp, {r0, r1, sl, ip, sp}^ │ │ │ │ + @ instruction: 0xf7f2340b │ │ │ │ + @ instruction: 0xf7fcf867 │ │ │ │ + vqdmull.s , d0, d0[3] │ │ │ │ + addsmi r0, sl, #80, 6 @ 0x40000001 │ │ │ │ + blge 0x1276eac │ │ │ │ + strbmi sl, [r0], -r8, lsl #18 │ │ │ │ subseq pc, sp, #72351744 @ 0x4500000 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ - stmib sp, {r0, r3, sl, ip, pc}^ │ │ │ │ + @ instruction: 0xf8cd9408 │ │ │ │ + stmib sp, {r2, r5, sp, lr, pc}^ │ │ │ │ strls ip, [ip, #-1290] @ 0xfffffaf6 │ │ │ │ - stc2 7, cr15, [ip, #952]! @ 0x3b8 │ │ │ │ - bllt 0x1ab7bb4 │ │ │ │ + stc2 7, cr15, [r0, #952] @ 0x3b8 │ │ │ │ + bllt 0xeb7ccc │ │ │ │ strbmi sl, [r0], -r8, lsl #18 │ │ │ │ movwcs pc, #13252 @ 0x33c4 @ │ │ │ │ strpl lr, [sl, #-2509] @ 0xfffff633 │ │ │ │ - streq pc, [pc], #-4 @ 0xb9bd4 │ │ │ │ + streq pc, [pc], #-4 @ 0xb9cec │ │ │ │ stmib sp, {r2, r3, r8, sl, ip, pc}^ │ │ │ │ @ instruction: 0xf7ef3408 │ │ │ │ - @ instruction: 0xf7fcff53 │ │ │ │ - tstls r8, r8, asr fp │ │ │ │ - stmdbge r8, {r6, r9, sl, lr} │ │ │ │ - adcsvc pc, r5, #1342177284 @ 0x50000004 │ │ │ │ - andeq pc, sl, #192, 4 │ │ │ │ - stmib sp, {r0, r3, sl, ip, pc}^ │ │ │ │ - strls ip, [ip, #-1290] @ 0xfffffaf6 │ │ │ │ - stc2 7, cr15, [lr, #952] @ 0x3b8 │ │ │ │ - bllt 0x1337bf0 │ │ │ │ - strbmi r9, [r0], -r8, lsl #2 │ │ │ │ - @ instruction: 0xf645a908 │ │ │ │ + @ instruction: 0xf7fcff27 │ │ │ │ + stmdbge r8, {r3, r5, r8, r9, fp, ip, sp, pc} │ │ │ │ + vmax.s8 q10, , q0 │ │ │ │ + vrshr.s64 d23, d21, #64 │ │ │ │ + strls r0, [r8], #-522 @ 0xfffffdf6 │ │ │ │ + eor pc, r4, sp, asr #17 │ │ │ │ + strgt lr, [sl, #-2509] @ 0xfffff633 │ │ │ │ + @ instruction: 0xf7ee950c │ │ │ │ + @ instruction: 0xf7fcfd61 │ │ │ │ + stmdbge r8, {r3, r4, r8, r9, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf6454640 │ │ │ │ vrshr.s64 d16, d17, #64 │ │ │ │ - strls r0, [r9], #-522 @ 0xfffffdf6 │ │ │ │ + strls r0, [r8], #-522 @ 0xfffffdf6 │ │ │ │ + eor pc, r4, sp, asr #17 │ │ │ │ strgt lr, [sl, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf7ee950c │ │ │ │ - @ instruction: 0xf7fcfd7f │ │ │ │ - tstls r8, sl, lsr fp │ │ │ │ - stmdbge r8, {r6, r9, sl, lr} │ │ │ │ - adcscs pc, sp, #1342177284 @ 0x50000004 │ │ │ │ - andeq pc, sl, #192, 4 │ │ │ │ - stmib sp, {r0, r3, sl, ip, pc}^ │ │ │ │ - strls ip, [ip, #-1290] @ 0xfffffaf6 │ │ │ │ - ldc2l 7, cr15, [r0], #952 @ 0x3b8 │ │ │ │ - bllt 0xbb7c2c │ │ │ │ - strbmi r9, [r0], -r8, lsl #2 │ │ │ │ - @ instruction: 0xf645a908 │ │ │ │ + @ instruction: 0xf7fcfd51 │ │ │ │ + stmdbge r8, {r3, r8, r9, fp, ip, sp, pc} │ │ │ │ + vmax.s8 q10, , q0 │ │ │ │ + vrshr.s64 d18, d29, #64 │ │ │ │ + strls r0, [r8], #-522 @ 0xfffffdf6 │ │ │ │ + eor pc, r4, sp, asr #17 │ │ │ │ + strgt lr, [sl, #-2509] @ 0xfffff633 │ │ │ │ + @ instruction: 0xf7ee950c │ │ │ │ + @ instruction: 0xf7fcfcc1 │ │ │ │ + stmdbge r8, {r3, r4, r5, r6, r7, r9, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf6454640 │ │ │ │ vrshr.s64 q9, , #64 │ │ │ │ - strls r0, [r9], #-522 @ 0xfffffdf6 │ │ │ │ + strls r0, [r8], #-522 @ 0xfffffdf6 │ │ │ │ + eor pc, r4, sp, asr #17 │ │ │ │ strgt lr, [sl, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf7ee950c │ │ │ │ - @ instruction: 0xf7fcfd61 │ │ │ │ - tstls r8, ip, lsl fp │ │ │ │ - stmdbge r8, {r6, r9, sl, lr} │ │ │ │ - rscsmi pc, sp, #1342177284 @ 0x50000004 │ │ │ │ - andeq pc, sl, #192, 4 │ │ │ │ - stmib sp, {r0, r3, sl, ip, pc}^ │ │ │ │ - strls ip, [ip, #-1290] @ 0xfffffaf6 │ │ │ │ - ldc2l 7, cr15, [r2], {238} @ 0xee │ │ │ │ - bllt 0x437c68 │ │ │ │ - strbmi r9, [r0], -r8, lsl #2 │ │ │ │ - @ instruction: 0xf645a908 │ │ │ │ + @ instruction: 0xf7fcfd31 │ │ │ │ + stmdbge r8, {r3, r5, r6, r7, r9, fp, ip, sp, pc} │ │ │ │ + vmax.s8 q10, , q0 │ │ │ │ + vrshr.s64 q10, , #64 │ │ │ │ + strls r0, [r8], #-522 @ 0xfffffdf6 │ │ │ │ + eor pc, r4, sp, asr #17 │ │ │ │ + strgt lr, [sl, #-2509] @ 0xfffff633 │ │ │ │ + @ instruction: 0xf7ee950c │ │ │ │ + @ instruction: 0xf7fcfca1 │ │ │ │ + stmdbge r8, {r3, r4, r6, r7, r9, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf6454640 │ │ │ │ vmov.i32 , #2304 @ 0x00000900 │ │ │ │ - strls r0, [r9], #-522 @ 0xfffffdf6 │ │ │ │ + strls r0, [r8], #-522 @ 0xfffffdf6 │ │ │ │ + eor pc, r4, sp, asr #17 │ │ │ │ strgt lr, [sl, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf7ee950c │ │ │ │ - @ instruction: 0xf7fcfd43 │ │ │ │ - strdls fp, [r8, -lr] │ │ │ │ - stmdbge r8, {r6, r9, sl, lr} │ │ │ │ - andne pc, r5, #72351744 @ 0x4500000 │ │ │ │ - andeq pc, sl, #192, 4 │ │ │ │ - stmib sp, {r0, r3, sl, ip, pc}^ │ │ │ │ - strls ip, [ip, #-1290] @ 0xfffffaf6 │ │ │ │ - ldc2 7, cr15, [r4, #-952]! @ 0xfffffc48 │ │ │ │ - blt 0xffcb7ca4 │ │ │ │ - strbmi r9, [r0], -r8, lsl #2 │ │ │ │ - @ instruction: 0xf645a908 │ │ │ │ + @ instruction: 0xf7fcfd11 │ │ │ │ + stmdbge r8, {r3, r6, r7, r9, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf6454640 │ │ │ │ + vsubl.s8 , d0, d5 │ │ │ │ + strls r0, [r8], #-522 @ 0xfffffdf6 │ │ │ │ + eor pc, r4, sp, asr #17 │ │ │ │ + strgt lr, [sl, #-2509] @ 0xfffff633 │ │ │ │ + @ instruction: 0xf7ee950c │ │ │ │ + @ instruction: 0xf7fcfd01 │ │ │ │ + stmdbge r8, {r3, r4, r5, r7, r9, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf6454640 │ │ │ │ vmlal.s , d0, d1[2] │ │ │ │ - strls r0, [r9], #-522 @ 0xfffffdf6 │ │ │ │ + strls r0, [r8], #-522 @ 0xfffffdf6 │ │ │ │ + eor pc, r4, sp, asr #17 │ │ │ │ strgt lr, [sl, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf7ee950c │ │ │ │ - @ instruction: 0xf7fcfd25 │ │ │ │ - smlattls r8, r0, sl, fp │ │ │ │ - stmdbge r8, {r6, r9, sl, lr} │ │ │ │ - rscsmi pc, r5, #72351744 @ 0x4500000 │ │ │ │ - andeq pc, sl, #192, 4 │ │ │ │ - stmib sp, {r0, r3, sl, ip, pc}^ │ │ │ │ - strls ip, [ip, #-1290] @ 0xfffffaf6 │ │ │ │ - ldc2 7, cr15, [r6, #-952] @ 0xfffffc48 │ │ │ │ - blt 0xff537ce0 │ │ │ │ - strbmi r9, [r0], -r8, lsl #2 │ │ │ │ - vmla.i8 d26, d5, d8 │ │ │ │ + @ instruction: 0xf7fcfcf1 │ │ │ │ + stmdbge r8, {r3, r5, r7, r9, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf6454640 │ │ │ │ + vrshr.s64 q10, , #64 │ │ │ │ + strls r0, [r8], #-522 @ 0xfffffdf6 │ │ │ │ + eor pc, r4, sp, asr #17 │ │ │ │ + strgt lr, [sl, #-2509] @ 0xfffff633 │ │ │ │ + @ instruction: 0xf7ee950c │ │ │ │ + @ instruction: 0xf7fcfce1 │ │ │ │ + stmdbge r8, {r3, r4, r7, r9, fp, ip, sp, pc} │ │ │ │ + vmax.s8 q10, , q0 │ │ │ │ vmlal.s q11, d0, d1[5] │ │ │ │ - strls r0, [r9], #-522 @ 0xfffffdf6 │ │ │ │ + strls r0, [r8], #-522 @ 0xfffffdf6 │ │ │ │ + eor pc, r4, sp, asr #17 │ │ │ │ strgt lr, [sl, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf7ee950c │ │ │ │ - @ instruction: 0xf7fcfd07 │ │ │ │ - smlabtls r8, r2, sl, fp │ │ │ │ - stmdbge r8, {r6, r9, sl, lr} │ │ │ │ - adccs pc, r9, #72351744 @ 0x4500000 │ │ │ │ - andeq pc, sl, #192, 4 │ │ │ │ - stmib sp, {r0, r3, sl, ip, pc}^ │ │ │ │ - strls ip, [ip, #-1290] @ 0xfffffaf6 │ │ │ │ - ldc2l 7, cr15, [r8], #952 @ 0x3b8 │ │ │ │ - blt 0xfedb7d1c │ │ │ │ - strbmi r9, [r0], -r8, lsl #2 │ │ │ │ - vmla.i8 d26, d5, d8 │ │ │ │ + @ instruction: 0xf7fcfcd1 │ │ │ │ + stmdbge r8, {r3, r7, r9, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf6454640 │ │ │ │ + vsubl.s8 q9, d16, d25 │ │ │ │ + strls r0, [r8], #-522 @ 0xfffffdf6 │ │ │ │ + eor pc, r4, sp, asr #17 │ │ │ │ + strgt lr, [sl, #-2509] @ 0xfffff633 │ │ │ │ + @ instruction: 0xf7ee950c │ │ │ │ + @ instruction: 0xf7fcfcc1 │ │ │ │ + stmdbge r8, {r3, r4, r5, r6, r9, fp, ip, sp, pc} │ │ │ │ + vmax.s8 q10, , q0 │ │ │ │ vmvn.i32 d17, #3328 @ 0x00000d00 │ │ │ │ - strls r0, [r9], #-522 @ 0xfffffdf6 │ │ │ │ + strls r0, [r8], #-522 @ 0xfffffdf6 │ │ │ │ + eor pc, r4, sp, asr #17 │ │ │ │ strgt lr, [sl, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf7ee950c │ │ │ │ - @ instruction: 0xf7fcfc69 │ │ │ │ - smlatbls r8, r4, sl, fp │ │ │ │ - stmdbge r8, {r6, r9, sl, lr} │ │ │ │ - adcmi pc, r1, #72351744 @ 0x4500000 │ │ │ │ - andeq pc, sl, #192, 4 │ │ │ │ - stmib sp, {r0, r3, sl, ip, pc}^ │ │ │ │ - strls ip, [ip, #-1290] @ 0xfffffaf6 │ │ │ │ - ldc2l 7, cr15, [sl], {238} @ 0xee │ │ │ │ - blt 0xfe637d58 │ │ │ │ - vaddw.s8 q9, q0, d1 │ │ │ │ - eormi r7, r1, r0, lsl #3 │ │ │ │ - @ instruction: 0xf47c2901 │ │ │ │ - @ instruction: 0xf7feaa8d │ │ │ │ - tstls r8, sp, lsl #22 │ │ │ │ - stmdbge r8, {r6, r9, sl, lr} │ │ │ │ + @ instruction: 0xf7fcfc31 │ │ │ │ + stmdbge r8, {r3, r5, r6, r9, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf6454640 │ │ │ │ + vsubl.s8 q10, d16, d17 │ │ │ │ + strls r0, [r8], #-522 @ 0xfffffdf6 │ │ │ │ + eor pc, r4, sp, asr #17 │ │ │ │ + strgt lr, [sl, #-2509] @ 0xfffff633 │ │ │ │ + @ instruction: 0xf7ee950c │ │ │ │ + @ instruction: 0xf7fcfca1 │ │ │ │ + tstcs r1, r8, asr sl │ │ │ │ + orrvc pc, r0, r0, asr #5 │ │ │ │ + stmdbcs r1, {r0, r5, lr} │ │ │ │ + bge 0x14f7098 │ │ │ │ + blt 0xffc77ea4 │ │ │ │ + strbmi sl, [r0], -r8, lsl #18 │ │ │ │ andcs pc, r1, #72351744 @ 0x4500000 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ - stmib sp, {r0, r3, sl, ip, pc}^ │ │ │ │ + @ instruction: 0xf8cd9408 │ │ │ │ + stmib sp, {r2, r5, sp, lr, pc}^ │ │ │ │ strls ip, [ip, #-1290] @ 0xfffffaf6 │ │ │ │ - stc2l 7, cr15, [r2], {238} @ 0xee │ │ │ │ - blt 0x2037d88 │ │ │ │ + stc2 7, cr15, [r8], {238} @ 0xee │ │ │ │ + blt 0x10b7ebc │ │ │ │ strbmi sl, [r0], -r8, lsl #18 │ │ │ │ movwls r2, #41473 @ 0xa201 │ │ │ │ movwls fp, #53987 @ 0xd2e3 │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ vsubw.u8 q9, q2, d8 │ │ │ │ vsubw.u8 q10, q2, d3 │ │ │ │ stmib sp, {r0, r1, sl, ip, sp}^ │ │ │ │ @ instruction: 0xf7f1340b │ │ │ │ - @ instruction: 0xf7fcfd85 │ │ │ │ - svclt 0x0000bae0 │ │ │ │ - andhi pc, r0, pc, lsr #7 │ │ │ │ + @ instruction: 0xf7fcfd4b │ │ │ │ + svclt 0x0000baa2 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r0 │ │ │ │ mvnvc pc, #64, 4 │ │ │ │ @ instruction: 0xf040421c │ │ │ │ - @ instruction: 0xf00481ab │ │ │ │ - blcc 0xfaa28 │ │ │ │ + @ instruction: 0xf00481b3 │ │ │ │ + blcc 0xfab58 │ │ │ │ @ instruction: 0xf63c2b0f │ │ │ │ - andge sl, r1, #843776 @ 0xce000 │ │ │ │ + andge sl, r1, #598016 @ 0x92000 │ │ │ │ @ instruction: 0xf023f852 │ │ │ │ - andeq sl, fp, r3, lsl #10 │ │ │ │ - andeq sl, fp, fp, lsl #12 │ │ │ │ - strdeq sl, [fp], -r1 │ │ │ │ - andeq r6, fp, fp, ror r3 │ │ │ │ - andeq r6, fp, fp, ror r3 │ │ │ │ - andeq r6, fp, fp, ror r3 │ │ │ │ - andeq r6, fp, fp, ror r3 │ │ │ │ - andeq r6, fp, fp, ror r3 │ │ │ │ - andeq r6, fp, fp, ror r3 │ │ │ │ - andeq r6, fp, fp, ror r3 │ │ │ │ - andeq r6, fp, fp, ror r3 │ │ │ │ - andeq r6, fp, fp, ror r3 │ │ │ │ - andeq r6, fp, fp, ror r3 │ │ │ │ - andeq r6, fp, fp, ror r3 │ │ │ │ - andeq r6, fp, fp, ror r3 │ │ │ │ - andeq sl, fp, sp, ror r5 │ │ │ │ - blcs 0xe69b8 │ │ │ │ - ldmibge r5!, {r0, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ + andeq sl, fp, r3, asr #12 │ │ │ │ + andeq sl, fp, fp, asr #14 │ │ │ │ + andeq sl, fp, r1, lsr r7 │ │ │ │ + andeq r6, fp, r3, lsr r4 │ │ │ │ + andeq r6, fp, r3, lsr r4 │ │ │ │ + andeq r6, fp, r3, lsr r4 │ │ │ │ + andeq r6, fp, r3, lsr r4 │ │ │ │ + andeq r6, fp, r3, lsr r4 │ │ │ │ + andeq r6, fp, r3, lsr r4 │ │ │ │ + andeq r6, fp, r3, lsr r4 │ │ │ │ + andeq r6, fp, r3, lsr r4 │ │ │ │ + andeq r6, fp, r3, lsr r4 │ │ │ │ + andeq r6, fp, r3, lsr r4 │ │ │ │ + andeq r6, fp, r3, lsr r4 │ │ │ │ + andeq r6, fp, r3, lsr r4 │ │ │ │ + @ instruction: 0x000ba6bd │ │ │ │ + blcs 0xe6ae8 │ │ │ │ + stmibge sl, {r0, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ strbmi sl, [r0], -r8, lsl #18 │ │ │ │ movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ strpl lr, [sl, #-2509] @ 0xfffff633 │ │ │ │ strcc lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf7ed950c │ │ │ │ - stmdacs r0, {r0, r1, r4, r5, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ - stmibge r7!, {r0, r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ - blt 0xfe6b7e40 │ │ │ │ - strbmi r9, [r0], -r8, lsl #2 │ │ │ │ - @ instruction: 0xf645a908 │ │ │ │ - vmov.i32 q9, #1280 @ 0x00000500 │ │ │ │ - strls r0, [r9], #-522 @ 0xfffffdf6 │ │ │ │ - strgt lr, [sl, #-2509] @ 0xfffff633 │ │ │ │ - @ instruction: 0xf7ee950c │ │ │ │ - @ instruction: 0xf7fcfc57 │ │ │ │ - stmdbge r8, {r1, r4, r9, fp, ip, sp, pc} │ │ │ │ - vmlsl.u q10, d4, d0[0] │ │ │ │ - @ instruction: 0xf0062303 │ │ │ │ - movwls r0, #41487 @ 0xa20f │ │ │ │ - andls r9, r8, #402653184 @ 0x18000000 │ │ │ │ - andpl pc, r0, #196, 6 @ 0x10000003 │ │ │ │ - strpl lr, [fp, #-2509] @ 0xfffff633 │ │ │ │ - @ instruction: 0xf7f79209 │ │ │ │ - blls 0x278c6c │ │ │ │ - @ instruction: 0xf43d2800 │ │ │ │ - @ instruction: 0xf7fcab30 │ │ │ │ - tstls r8, r2, ror sl │ │ │ │ - stmdbge r8, {r6, r9, sl, lr} │ │ │ │ + stmdacs r0, {r0, r1, r3, r4, r5, sl, fp, ip, sp, lr, pc} │ │ │ │ + ldmibge ip!, {r0, r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ + blt 0x17b7f70 │ │ │ │ + strbmi sl, [r0], -r8, lsl #18 │ │ │ │ + subscs pc, r5, #72351744 @ 0x4500000 │ │ │ │ + andeq pc, sl, #192, 4 │ │ │ │ + @ instruction: 0xf8cd9408 │ │ │ │ + stmib sp, {r2, r5, sp, lr, pc}^ │ │ │ │ + strls ip, [ip, #-1290] @ 0xfffffaf6 │ │ │ │ + ldc2 7, cr15, [lr], {238} @ 0xee │ │ │ │ + ldmiblt r5, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + strbmi sl, [r0], -r8, lsl #18 │ │ │ │ + movwcs pc, #13252 @ 0x33c4 @ │ │ │ │ + andeq pc, pc, #6 │ │ │ │ + movwls r9, #25354 @ 0x630a │ │ │ │ + vsubl.u8 , d4, d8 │ │ │ │ + stmib sp, {r9, ip, lr}^ │ │ │ │ + andls r5, r9, #46137344 @ 0x2c00000 │ │ │ │ + blx 0x1077f9e │ │ │ │ + stmdacs r0, {r1, r2, r8, r9, fp, ip, pc} │ │ │ │ + blge 0x1f70bc │ │ │ │ + blt 0xe37fbc │ │ │ │ + strbmi sl, [r0], -r8, lsl #18 │ │ │ │ addsmi pc, sp, #1342177284 @ 0x50000004 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ - stmib sp, {r0, r3, sl, ip, pc}^ │ │ │ │ + @ instruction: 0xf8cd9408 │ │ │ │ + stmib sp, {r2, r5, sp, lr, pc}^ │ │ │ │ strls ip, [ip, #-1290] @ 0xfffffaf6 │ │ │ │ - blx 0xfed77e6e │ │ │ │ - stmiblt sp!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - strbmi r9, [r0], -r8, lsl #2 │ │ │ │ - vmla.i8 d26, d5, d8 │ │ │ │ - vmvn.i32 , #3328 @ 0x00000d00 │ │ │ │ - strls r0, [r9], #-522 @ 0xfffffdf6 │ │ │ │ - strgt lr, [sl, #-2509] @ 0xfffff633 │ │ │ │ - @ instruction: 0xf7ee950c │ │ │ │ - @ instruction: 0xf7fcfba3 │ │ │ │ - ldrdls fp, [r8, -lr] │ │ │ │ - stmdbge r8, {r6, r9, sl, lr} │ │ │ │ + blx 0x1ef7fa2 │ │ │ │ + stmiblt pc!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} @ │ │ │ │ + strbmi sl, [r0], -r8, lsl #18 │ │ │ │ + rsbscc pc, sp, #1342177284 @ 0x50000004 │ │ │ │ + andeq pc, sl, #192, 4 │ │ │ │ + @ instruction: 0xf8cd9408 │ │ │ │ + stmib sp, {r2, r5, sp, lr, pc}^ │ │ │ │ + strls ip, [ip, #-1290] @ 0xfffffaf6 │ │ │ │ + blx 0x1af7fc2 │ │ │ │ + ldmiblt pc, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} @ │ │ │ │ + strbmi sl, [r0], -r8, lsl #18 │ │ │ │ subscs pc, sp, #1342177284 @ 0x50000004 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ - stmib sp, {r0, r3, sl, ip, pc}^ │ │ │ │ + @ instruction: 0xf8cd9408 │ │ │ │ + stmib sp, {r2, r5, sp, lr, pc}^ │ │ │ │ strls ip, [ip, #-1290] @ 0xfffffaf6 │ │ │ │ - blx 0xfe5f7eaa │ │ │ │ - stmiblt pc, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ @ │ │ │ │ - strbmi r9, [r0], -r8, lsl #2 │ │ │ │ - @ instruction: 0xf645a908 │ │ │ │ - vsubl.s8 , d16, d21 │ │ │ │ - strls r0, [r9], #-522 @ 0xfffffdf6 │ │ │ │ - strgt lr, [sl, #-2509] @ 0xfffff633 │ │ │ │ - @ instruction: 0xf7ee950c │ │ │ │ - @ instruction: 0xf7fcfc05 │ │ │ │ - @ instruction: 0xf1ffb9c0 │ │ │ │ - tstpls r8, sp, asr lr @ p-variant is OBSOLETE │ │ │ │ - stmdbge r8, {r6, r9, sl, lr} │ │ │ │ + blx 0x16f7fe2 │ │ │ │ + stmiblt pc, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} @ │ │ │ │ + strbmi sl, [r0], -r8, lsl #18 │ │ │ │ + adccc pc, r5, #72351744 @ 0x4500000 │ │ │ │ + andeq pc, sl, #192, 4 │ │ │ │ + @ instruction: 0xf8cd9408 │ │ │ │ + stmib sp, {r2, r5, sp, lr, pc}^ │ │ │ │ + strls ip, [ip, #-1290] @ 0xfffffaf6 │ │ │ │ + blx 0xff2f8002 │ │ │ │ + ldmdblt pc!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ @ │ │ │ │ + mcr2 1, 2, pc, cr0, cr15, {7} @ │ │ │ │ + strbmi sl, [r0], -r8, lsl #18 │ │ │ │ andsvs pc, r1, #1342177284 @ 0x50000004 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ - stmib sp, {r0, r3, sl, ip, pc}^ │ │ │ │ + @ instruction: 0xf8cd9408 │ │ │ │ + stmib sp, {r2, r5, sp, lr, pc}^ │ │ │ │ strls ip, [ip, #-1290] @ 0xfffffaf6 │ │ │ │ - blx 0xffdf7eea │ │ │ │ - stmiblt pc!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} @ │ │ │ │ - strbmi r9, [r0], -r8, lsl #2 │ │ │ │ - vmla.i8 d26, d5, d8 │ │ │ │ - vrshr.s64 d22, d25, #64 │ │ │ │ - strls r0, [r9], #-522 @ 0xfffffdf6 │ │ │ │ - strgt lr, [sl, #-2509] @ 0xfffff633 │ │ │ │ - @ instruction: 0xf7ee950c │ │ │ │ - @ instruction: 0xf7fcfbe5 │ │ │ │ - smlatbls r8, r0, r9, fp │ │ │ │ - stmdbge r8, {r6, r9, sl, lr} │ │ │ │ + blx 0xfee78026 │ │ │ │ + stmdblt sp!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + strbmi sl, [r0], -r8, lsl #18 │ │ │ │ + adcsvs pc, r9, #1342177284 @ 0x50000004 │ │ │ │ + andeq pc, sl, #192, 4 │ │ │ │ + @ instruction: 0xf8cd9408 │ │ │ │ + stmib sp, {r2, r5, sp, lr, pc}^ │ │ │ │ + strls ip, [ip, #-1290] @ 0xfffffaf6 │ │ │ │ + blx 0xfea78046 │ │ │ │ + ldmdblt sp, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + strbmi sl, [r0], -r8, lsl #18 │ │ │ │ andvc pc, sp, #1342177284 @ 0x50000004 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ - stmib sp, {r0, r3, sl, ip, pc}^ │ │ │ │ + @ instruction: 0xf8cd9408 │ │ │ │ + stmib sp, {r2, r5, sp, lr, pc}^ │ │ │ │ strls ip, [ip, #-1290] @ 0xfffffaf6 │ │ │ │ - blx 0xff677f26 │ │ │ │ - ldmiblt r1, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + blx 0xfe678066 │ │ │ │ + stmdblt sp, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf47c2b32 │ │ │ │ - strteq sl, [r2], #-4012 @ 0xfffff054 │ │ │ │ - svcge 0x00b2f53c │ │ │ │ + strteq sl, [r2], #-3961 @ 0xfffff087 │ │ │ │ + svcge 0x007ff53c │ │ │ │ msrvs SPSR_, #4, 8 @ 0x4000000 │ │ │ │ svcvs 0x0060f5b3 │ │ │ │ adchi pc, r4, #0 │ │ │ │ @ instruction: 0xf57e03e3 │ │ │ │ - @ instruction: 0x4621abfa │ │ │ │ + @ instruction: 0x4621abda │ │ │ │ strls sl, [fp], -r8, lsl #16 │ │ │ │ @ instruction: 0xf7ec970c │ │ │ │ - @ instruction: 0xf644fd33 │ │ │ │ + @ instruction: 0xf644fc95 │ │ │ │ vmov.i32 , #256 @ 0x00000100 │ │ │ │ stmdbge r8, {r1, r3, r9} │ │ │ │ @ instruction: 0xf7f64640 │ │ │ │ - stmdacs r0, {r0, r1, r2, r3, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ - svcge 0x008ff43c │ │ │ │ - stmiblt r5!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmdacs r0, {r0, r1, r2, r3, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ + svcge 0x005cf43c │ │ │ │ + stmiblt r1!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ strbmi sl, [r0], -r8, lsl #18 │ │ │ │ andcs fp, r1, #805306382 @ 0x3000000e │ │ │ │ movwcs r9, #781 @ 0x30d │ │ │ │ movwcs lr, #35277 @ 0x89cd │ │ │ │ movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ movwcs lr, #43469 @ 0xa9cd │ │ │ │ @ instruction: 0xf7f1940c │ │ │ │ - @ instruction: 0xf7fcfca9 │ │ │ │ - strteq fp, [r2], #-2514 @ 0xfffff62e │ │ │ │ + @ instruction: 0xf7fcfc69 │ │ │ │ + strteq fp, [r2], #-2446 @ 0xfffff672 │ │ │ │ orrshi pc, r2, r0, lsl #2 │ │ │ │ ldrsbtcc pc, [r8], #-136 @ 0xffffff78 @ │ │ │ │ @ instruction: 0xf43c2b00 │ │ │ │ - andcs sl, r0, sl, asr #19 │ │ │ │ - blx 0xfe477e4a │ │ │ │ + andcs sl, r0, r6, lsl #19 │ │ │ │ + blx 0xffc77f88 │ │ │ │ msrvs CPSR_s, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ andvc pc, sl, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf79d6819 │ │ │ │ - movwcs pc, #3793 @ 0xed1 @ │ │ │ │ + movwcs pc, #3633 @ 0xe31 @ │ │ │ │ rsbscc pc, r8, r8, asr #17 │ │ │ │ - ldmiblt r9!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + ldmdblt r5!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ stmdage r8, {r0, r5, r9, sl, lr} │ │ │ │ - ldc2l 7, cr15, [lr, #-944] @ 0xfffffc50 │ │ │ │ + stc2l 7, cr15, [r0], {236} @ 0xec │ │ │ │ ldrdcc pc, [r8], r8 │ │ │ │ strtmi r4, [sl], -r0, asr #12 │ │ │ │ @ instruction: 0xf003a908 │ │ │ │ @ instruction: 0xf7f1030f │ │ │ │ - @ instruction: 0xf7fcfb9b │ │ │ │ - strbmi fp, [r0], -sl, lsr #19 │ │ │ │ - mcr2 7, 0, pc, cr12, cr5, {7} @ │ │ │ │ + @ instruction: 0xf7fcfb5b │ │ │ │ + strbmi fp, [r0], -r6, ror #18 │ │ │ │ + stc2l 7, cr15, [ip, #980] @ 0x3d4 │ │ │ │ @ instruction: 0xf47c2800 │ │ │ │ - @ instruction: 0xf3c4a9a4 │ │ │ │ + vmul.f q13, q2, d0[4] │ │ │ │ @ instruction: 0xf0042303 │ │ │ │ tstmi r3, #16, 4 │ │ │ │ - blt 0x1578038 │ │ │ │ + blt 0x8b8178 │ │ │ │ stmdage r8, {r0, r5, r9, sl, lr} │ │ │ │ - stc2l 7, cr15, [r2, #-944] @ 0xfffffc50 │ │ │ │ + stc2 7, cr15, [r4], #944 @ 0x3b0 │ │ │ │ ldrdcc pc, [r8], r8 │ │ │ │ andcs r4, r1, #64, 12 @ 0x4000000 │ │ │ │ @ instruction: 0xf003a908 │ │ │ │ @ instruction: 0xf7f1030f │ │ │ │ - @ instruction: 0xf7fcfb7f │ │ │ │ - @ instruction: 0xf8d8b98e │ │ │ │ + @ instruction: 0xf7fcfb3f │ │ │ │ + @ instruction: 0xf8d8b94a │ │ │ │ ldreq r2, [r3, #208] @ 0xd0 │ │ │ │ adcshi pc, pc, r0, lsl #2 │ │ │ │ vmvn.i32 d20, #-1426063360 @ 0xab000000 │ │ │ │ @ instruction: 0xf7fd2240 │ │ │ │ - @ instruction: 0x4640b8d4 │ │ │ │ - stc2l 7, cr15, [r6, #980]! @ 0x3d4 │ │ │ │ + strbmi fp, [r0], -r1, lsr #17 │ │ │ │ + stc2 7, cr15, [r6, #980]! @ 0x3d4 │ │ │ │ @ instruction: 0xf47c2800 │ │ │ │ - vbic.i16 q13, #206 @ 0x00ce │ │ │ │ + vbic.i16 d26, #202 @ 0x00ca │ │ │ │ @ instruction: 0xf0044303 │ │ │ │ tstmi r3, #16, 4 │ │ │ │ - stmdblt r0!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmdblt r4, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ strbmi sl, [r0], -r8, lsl #18 │ │ │ │ andcs fp, r1, #805306382 @ 0x3000000e │ │ │ │ movwcs r9, #781 @ 0x30d │ │ │ │ movwcs lr, #35277 @ 0x89cd │ │ │ │ movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ movwcs lr, #43469 @ 0xa9cd │ │ │ │ @ instruction: 0xf7f1940c │ │ │ │ - @ instruction: 0xf7fcfbd7 │ │ │ │ - @ instruction: 0xf8d8b964 │ │ │ │ + @ instruction: 0xf7fcfb97 │ │ │ │ + @ instruction: 0xf8d8b920 │ │ │ │ rsclt r1, r3, #136 @ 0x88 │ │ │ │ ldmdbcs r9, {r0, r2, r3, r8, r9, ip, pc} │ │ │ │ cmpphi lr, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ movteq pc, #417 @ 0x1a1 @ │ │ │ │ stmdale sp!, {r0, r1, r2, r8, r9, fp, sp} │ │ │ │ stmdbcs r5, {r1, r6, r8, fp, ip, sp} │ │ │ │ adchi pc, r4, #0, 4 │ │ │ │ @ instruction: 0xf011e8df │ │ │ │ adceq r0, r0, #160, 4 │ │ │ │ rsbeq r0, sl, #-1610612730 @ 0xa0000006 │ │ │ │ adceq r0, r4, #164, 4 @ 0x4000000a │ │ │ │ mvnsvc pc, #64, 12 @ 0x4000000 │ │ │ │ @ instruction: 0xf47c421c │ │ │ │ - @ instruction: 0xf8d8a8d1 │ │ │ │ + @ instruction: 0xf8d8a88d │ │ │ │ @ instruction: 0xf8d33050 │ │ │ │ vshr.u64 , q0, #61 │ │ │ │ - blcs 0x146d08 │ │ │ │ - stmiage r8, {r2, r3, r4, r5, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + blcs 0x146e48 │ │ │ │ + stmge r4, {r2, r3, r4, r5, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ svclt 0x00183800 │ │ │ │ @ instruction: 0xf7fc2001 │ │ │ │ - blcs 0x4a841c │ │ │ │ + blcs 0x4a844c │ │ │ │ tstcs r1, ip, lsl #18 │ │ │ │ vpmax.u8 d15, d3, d1 │ │ │ │ svceq 0x00aaf413 │ │ │ │ msrhi CPSR_fsxc, r0, asr #32 │ │ │ │ svcvc 0x0060f013 │ │ │ │ movwcs fp, #36632 @ 0x8f18 │ │ │ │ - stclge 4, cr15, [r4], {127} @ 0x7f │ │ │ │ - @ instruction: 0xf998f7ec │ │ │ │ + stcge 4, cr15, [sp], #508 @ 0x1fc │ │ │ │ + @ instruction: 0xf8f8f7ec │ │ │ │ svcvs 0x00e0f414 │ │ │ │ - stmdbge r5!, {r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ + stmiage r1!, {r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ ldrsbcc pc, [r0], #136 @ 0x88 @ │ │ │ │ subne pc, r0, #196, 6 @ 0x10000003 │ │ │ │ vst1.8 {d9-d12}, [r3]! │ │ │ │ - blcs 0x2d6d4c │ │ │ │ - ldmdbge fp, {r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ + blcs 0x2d6e8c │ │ │ │ + ldmge r7, {r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ addne pc, r0, #196, 6 @ 0x10000003 │ │ │ │ - movwcs pc, #964 @ 0x3c4 @ │ │ │ │ strbne pc, [r0, #964] @ 0x3c4 @ │ │ │ │ - stmdalt r3!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + movwcs pc, #964 @ 0x3c4 @ │ │ │ │ + ldmdalt r0!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ svcne 0x0040f414 │ │ │ │ - ldmge r8, {r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ + ldmdage r4, {r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ biccs pc, r0, #196, 6 @ 0x10000003 │ │ │ │ rscsvc pc, lr, #64, 4 │ │ │ │ stmdbge r8, {r1, r5, lr} │ │ │ │ @ instruction: 0x46404313 │ │ │ │ strmi pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ subseq r2, fp, r4, lsl #4 │ │ │ │ stmib sp, {r1, r3, r9, ip, pc}^ │ │ │ │ @ instruction: 0xf7f54308 │ │ │ │ - @ instruction: 0xf7fcfc67 │ │ │ │ - blcs 0x4a83a0 │ │ │ │ + @ instruction: 0xf7fcfc27 │ │ │ │ + blcs 0x4a83d0 │ │ │ │ smlabtcs r1, lr, r9, sp │ │ │ │ vpmax.u8 d15, d3, d1 │ │ │ │ svceq 0x00aaf413 │ │ │ │ @ instruction: 0xf013d17f │ │ │ │ svclt 0x00187f60 │ │ │ │ @ instruction: 0xf47e2308 │ │ │ │ - strb sl, [r1, r1, lsr #29] │ │ │ │ + strb sl, [r1, r1, lsl #29] │ │ │ │ ldmible pc!, {r0, r1, r2, r3, r8, r9, fp, sp} @ │ │ │ │ - blx 0x1025b0 │ │ │ │ + blx 0x1026f0 │ │ │ │ pldw [r3], #-771 @ 0xfffffcfd │ │ │ │ smultble r4, sl, pc @ │ │ │ │ svcvc 0x0060f013 │ │ │ │ movwcs fp, #36632 @ 0x8f18 │ │ │ │ - svcge 0x00d7f47e │ │ │ │ + svcge 0x00b9f47e │ │ │ │ stmdbge r8, {r1, r4, r5, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ vmlsl.u q10, d4, d0[0] │ │ │ │ movwls r2, #41475 @ 0xa203 │ │ │ │ andls r9, r8, #402653184 @ 0x18000000 │ │ │ │ andpl pc, r0, #196, 6 @ 0x10000003 │ │ │ │ strpl lr, [fp, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf7f69209 │ │ │ │ - blls 0x278ecc │ │ │ │ + blls 0x278f0c │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ - @ instruction: 0xf7fca8bd │ │ │ │ - @ instruction: 0xf640b8ca │ │ │ │ + @ instruction: 0xf7fca8a1 │ │ │ │ + @ instruction: 0xf640b886 │ │ │ │ strdmi r4, [r0], -pc @ │ │ │ │ movweq pc, #61446 @ 0xf006 @ │ │ │ │ @ instruction: 0xf7969306 │ │ │ │ - strmi pc, [r6], -r9, lsl #21 │ │ │ │ - stc2l 7, cr15, [sl, #596] @ 0x254 │ │ │ │ + strmi pc, [r6], -r9, ror #19 │ │ │ │ + stc2 7, cr15, [sl, #-596]! @ 0xfffffdac │ │ │ │ strmi r9, [r5], -r6, lsl #22 │ │ │ │ teqle sp, pc, lsl #22 │ │ │ │ smullscc pc, r9, r8, r8 @ │ │ │ │ ldrbtcs pc, [r4], #-590 @ 0xfffffdb2 @ │ │ │ │ ldrcs pc, [r6], #704 @ 0x2c0 │ │ │ │ - blcs 0xcbb18 │ │ │ │ + blcs 0xcbc58 │ │ │ │ svclt 0x000c4629 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - stc2 7, cr15, [lr], {234} @ 0xea │ │ │ │ + blx 0x1c7830e │ │ │ │ vnmla.f64 d4, d29, d11 │ │ │ │ @ instruction: 0xf6402f70 │ │ │ │ vmov.i32 d20, #12 @ 0x0000000c │ │ │ │ ldrbtmi r0, [fp], #-147 @ 0xffffff6d │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldmne r1!, {r9, sp}^ │ │ │ │ @ instruction: 0xf6469100 │ │ │ │ vaddw.s8 q11, q0, d20 │ │ │ │ ldrmi r2, [sp], #-406 @ 0xfffffe6a │ │ │ │ stmdavs r9, {r0, r8, sl, ip, pc} │ │ │ │ @ instruction: 0xf500440b │ │ │ │ @ instruction: 0xf8d07116 │ │ │ │ @ instruction: 0xf7960258 │ │ │ │ - @ instruction: 0x2101fdb1 │ │ │ │ + tstpcs r1, r1, lsl sp @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf7eb4640 │ │ │ │ - @ instruction: 0xf8d8fde3 │ │ │ │ + @ instruction: 0xf8d8fd43 │ │ │ │ @ instruction: 0xf8d83054 │ │ │ │ strbmi r2, [r0], -r8 │ │ │ │ - bne 0xff5551f4 │ │ │ │ - blx 0xffa7821e │ │ │ │ + bne 0xff555334 │ │ │ │ + blx 0x127835e │ │ │ │ @ instruction: 0xf8c8230c │ │ │ │ @ instruction: 0xf7fc300c │ │ │ │ - movwcs fp, #2176 @ 0x880 │ │ │ │ - svclt 0x0075f7fe │ │ │ │ + movwcs fp, #2108 @ 0x83c │ │ │ │ + svclt 0x0057f7fe │ │ │ │ ldrbtcs pc, [r4], #-590 @ 0xfffffdb2 @ │ │ │ │ ldrcs pc, [r6], #704 @ 0x2c0 │ │ │ │ eorne pc, r3, r4, asr r8 @ │ │ │ │ - ldc2 7, cr15, [r6, #616] @ 0x268 │ │ │ │ + ldc2l 7, cr15, [r6], #616 @ 0x268 │ │ │ │ movwcs lr, #1990 @ 0x7c6 │ │ │ │ - mcrlt 7, 1, pc, cr4, cr14, {7} @ │ │ │ │ + mcrlt 7, 0, pc, cr4, cr14, {7} @ │ │ │ │ subcs pc, r0, #134217731 @ 0x8000003 │ │ │ │ - svclt 0x00bdf7fc │ │ │ │ + svclt 0x008af7fc │ │ │ │ strbmi sl, [r0], -r8, lsl #18 │ │ │ │ movtpl pc, #964 @ 0x3c4 @ │ │ │ │ movwls r9, #33286 @ 0x8206 │ │ │ │ movweq pc, #4098 @ 0x1002 @ │ │ │ │ movwls r9, #38154 @ 0x950a │ │ │ │ - stc2l 7, cr15, [r8], #980 @ 0x3d4 │ │ │ │ + stc2 7, cr15, [r8], #980 @ 0x3d4 │ │ │ │ stmdacs r0, {r1, r2, r9, fp, ip, pc} │ │ │ │ - svcge 0x0098f43c │ │ │ │ - ldmdalt fp, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - blx 0xfe77827e │ │ │ │ + svcge 0x0065f43c │ │ │ │ + ldmdalt r7, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + blx 0xffff83bc │ │ │ │ rscsmi pc, r9, #68, 12 @ 0x4400000 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ strbmi sl, [r0], -r8, lsl #18 │ │ │ │ - @ instruction: 0xf936f7f6 │ │ │ │ + @ instruction: 0xf8f6f7f6 │ │ │ │ @ instruction: 0xf43c2800 │ │ │ │ - @ instruction: 0xf7fcadf6 │ │ │ │ - @ instruction: 0xf7ecb84c │ │ │ │ - vqdmulh.s d31, d31, d11 │ │ │ │ + @ instruction: 0xf7fcadc3 │ │ │ │ + @ instruction: 0xf7ecb808 │ │ │ │ + vpmax.s8 , , │ │ │ │ vmlal.s q10, d0, d1[0] │ │ │ │ stmdbge r8, {r0, r3, r9} │ │ │ │ @ instruction: 0xf7f64640 │ │ │ │ - stmdacs r0, {r0, r1, r2, r5, r8, fp, ip, sp, lr, pc} │ │ │ │ - stclge 4, cr15, [r7, #240]! @ 0xf0 │ │ │ │ - ldmdalt sp!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r2, r5, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ + ldcge 4, cr15, [r4, #240]! @ 0xf0 │ │ │ │ + svclt 0x00f9f7fb │ │ │ │ msrvs CPSR_s, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ subvs pc, r0, pc, asr #8 │ │ │ │ @ instruction: 0xf796681c │ │ │ │ - bmi 0xfe4f8b04 │ │ │ │ + bmi 0xfe4f89c4 │ │ │ │ svccc 0x0070ee1d │ │ │ │ ldmdavs r2, {r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldrmi r5, [r8], #-2203 @ 0xfffff765 │ │ │ │ @ instruction: 0xf6409000 │ │ │ │ vmov.i32 d20, #12 @ 0x0000000c │ │ │ │ ldmne r2!, {r0, r1, r4, r7}^ │ │ │ │ @ instruction: 0xf5009201 │ │ │ │ strtmi r7, [r3], #-278 @ 0xfffffeea │ │ │ │ subseq pc, r8, #208, 16 @ 0xd00000 │ │ │ │ @ instruction: 0xf7962200 │ │ │ │ - @ instruction: 0xe64dfd3d │ │ │ │ + @ instruction: 0xe64dfc9d │ │ │ │ vsubw.s8 q9, q0, d1 │ │ │ │ eormi r7, r3, r0, lsl #7 │ │ │ │ @ instruction: 0xf47b2b01 │ │ │ │ - @ instruction: 0xf7ffaf9f │ │ │ │ - vst2. {d11,d13}, [r4], r0 │ │ │ │ + @ instruction: 0xf7ffaf5b │ │ │ │ + vst2.32 {d11,d13}, [r4 :128], r6 │ │ │ │ @ instruction: 0xf5b1117c │ │ │ │ @ instruction: 0xf0002f70 │ │ │ │ stmdbge r8, {r0, r1, r2, r5, r8, pc} │ │ │ │ vmlsl.u q10, d4, d0[0] │ │ │ │ vsubw.u8 q10, q2, d3 │ │ │ │ stmib sp, {r0, sl, ip, lr}^ │ │ │ │ @ instruction: 0xf7ed3408 │ │ │ │ - @ instruction: 0xf7fbfb35 │ │ │ │ - movwcs fp, #3980 @ 0xf8c │ │ │ │ - bllt 0xfe6f837c │ │ │ │ + @ instruction: 0xf7fbfaf5 │ │ │ │ + movwcs fp, #3912 @ 0xf48 │ │ │ │ + bllt 0xfe1384bc │ │ │ │ @ instruction: 0xf67f290f │ │ │ │ ldrdcs sl, [r1], -r1 │ │ │ │ @ instruction: 0xf101fa00 │ │ │ │ svceq 0x00aaf411 │ │ │ │ cmpphi r4, r0, asr #32 @ p-variant is OBSOLETE │ │ │ │ svcvc 0x0060f011 │ │ │ │ movwcs fp, #36632 @ 0x8f18 │ │ │ │ mcrge 4, 6, pc, cr4, cr15, {1} @ │ │ │ │ - blvc 0x1b75a20 │ │ │ │ + blvc 0x1b75b60 │ │ │ │ strbmi sl, [r0], -r8, lsl #18 │ │ │ │ strcs r2, [r1, #-512] @ 0xfffffe00 │ │ │ │ stc 5, cr9, [sp, #40] @ 0x28 │ │ │ │ @ instruction: 0xf3c47b08 │ │ │ │ vabal.u8 q10, d4, d3 │ │ │ │ strls r3, [fp, #-1027] @ 0xfffffbfd │ │ │ │ @ instruction: 0xf7f1940c │ │ │ │ - @ instruction: 0xf7fbf9cd │ │ │ │ - @ instruction: 0xf7ecbfdc │ │ │ │ - vpadd.i8 d31, d15, d11 │ │ │ │ + @ instruction: 0xf7fbf98d │ │ │ │ + @ instruction: 0xf7ecbf98 │ │ │ │ + vpmin.s8 , , │ │ │ │ vsubl.s8 q10, d16, d5 │ │ │ │ stmdbge r8, {r0, r3, r9} │ │ │ │ @ instruction: 0xf7f64640 │ │ │ │ - stmdacs r0, {r0, r1, r2, r4, r5, r7, fp, ip, sp, lr, pc} │ │ │ │ - ldclge 4, cr15, [r7, #-240]! @ 0xffffff10 │ │ │ │ - svclt 0x00cdf7fb │ │ │ │ + stmdacs r0, {r0, r1, r2, r4, r5, r6, fp, ip, sp, lr, pc} │ │ │ │ + stclge 4, cr15, [r4, #-240] @ 0xffffff10 │ │ │ │ + svclt 0x0089f7fb │ │ │ │ msrvs SPSR_, #4, 8 @ 0x4000000 │ │ │ │ svcvs 0x0060f5b3 │ │ │ │ @ instruction: 0x4621d03f │ │ │ │ strls sl, [fp], -r8, lsl #16 │ │ │ │ strls r0, [ip, -r5, ror #7] │ │ │ │ @ instruction: 0xf7ecd42a │ │ │ │ - @ instruction: 0xf644faed │ │ │ │ + @ instruction: 0xf644fa4f │ │ │ │ vmlal.s , d16, d1[1] │ │ │ │ stmdbge r8, {r1, r3, r9} │ │ │ │ @ instruction: 0xf7f54640 │ │ │ │ - stmdacs r0, {r0, r3, r5, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - stclge 4, cr15, [r3, #-240]! @ 0xffffff10 │ │ │ │ - svclt 0x00b3f7fb │ │ │ │ + stmdacs r0, {r0, r3, r5, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + ldcge 4, cr15, [r0, #-240]! @ 0xffffff10 │ │ │ │ + svclt 0x006ff7fb │ │ │ │ msrvs SPSR_, #4, 8 @ 0x4000000 │ │ │ │ svcvs 0x0060f5b3 │ │ │ │ msrhi CPSR_fxc, r0 │ │ │ │ stmdage r8, {r0, r5, r9, sl, lr} │ │ │ │ mvneq r9, #11534336 @ 0xb00000 │ │ │ │ @ instruction: 0xf100970c │ │ │ │ @ instruction: 0xf7ec8115 │ │ │ │ - @ instruction: 0xf644fad1 │ │ │ │ + @ instruction: 0xf644fa33 │ │ │ │ vmlal.s , d0, d1[7] │ │ │ │ stmdbge r8, {r1, r3, r9} │ │ │ │ @ instruction: 0xf7f54640 │ │ │ │ - stmdacs r0, {r0, r2, r3, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - stclge 4, cr15, [r7, #-240] @ 0xffffff10 │ │ │ │ - svclt 0x0097f7fb │ │ │ │ - blx 0xff178404 │ │ │ │ + stmdacs r0, {r0, r2, r3, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + ldcge 4, cr15, [r4, #-240] @ 0xffffff10 │ │ │ │ + svclt 0x0053f7fb │ │ │ │ + blx 0x9f8544 │ │ │ │ eorvs pc, r5, #68, 12 @ 0x4400000 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ strbmi sl, [r0], -r8, lsl #18 │ │ │ │ - @ instruction: 0xff7ef7f5 │ │ │ │ + @ instruction: 0xff3ef7f5 │ │ │ │ @ instruction: 0xf43c2800 │ │ │ │ - @ instruction: 0xf7fbad32 │ │ │ │ - @ instruction: 0xf644bf88 │ │ │ │ + @ instruction: 0xf7fbacff │ │ │ │ + @ instruction: 0xf644bf44 │ │ │ │ vmlal.s , d0, d1[5] │ │ │ │ stmdbge r8, {r1, r3, r9} │ │ │ │ vmlsl.u q10, d4, d0[0] │ │ │ │ stmib sp, {r0, r1, r8, r9, lr}^ │ │ │ │ movwls r5, #34058 @ 0x850a │ │ │ │ movwcc pc, #13252 @ 0x33c4 @ │ │ │ │ movwls r9, #38156 @ 0x950c │ │ │ │ - @ instruction: 0xff1af7f5 │ │ │ │ + mrc2 7, 6, pc, cr10, cr5, {7} │ │ │ │ adcle r2, ip, r0, lsl #16 │ │ │ │ - svclt 0x0073f7fb │ │ │ │ + svclt 0x002ff7fb │ │ │ │ movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ - beq 0xfe99f0c0 │ │ │ │ + beq 0xfe99f200 │ │ │ │ orrne pc, r1, r4, asr #7 │ │ │ │ tstpeq ip, #3 @ p-variant is OBSOLETE │ │ │ │ rsbscc pc, r9, #69206016 @ 0x4200000 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ strbmi r4, [r0], -fp, lsl #6 │ │ │ │ strls sl, [sl, #-2312] @ 0xfffff6f8 │ │ │ │ strpl lr, [fp, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf7f59309 │ │ │ │ - stmdacs r0, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - svcge 0x005bf47b │ │ │ │ + stmdacs r0, {r0, r1, r2, r3, r4, r5, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + svcge 0x0017f47b │ │ │ │ @ instruction: 0x670be9dd │ │ │ │ - stmdblt r5, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmdblt r5!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ - beq 0xfe99f0f8 │ │ │ │ + beq 0xfe99f238 │ │ │ │ orrne pc, r1, r4, asr #7 │ │ │ │ tstpeq ip, #3 @ p-variant is OBSOLETE │ │ │ │ rscvs pc, r5, #68, 12 @ 0x4400000 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ strbmi r4, [r0], -fp, lsl #6 │ │ │ │ strls sl, [sl, #-2312] @ 0xfffff6f8 │ │ │ │ strpl lr, [fp, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf7f59309 │ │ │ │ - stmdacs r0, {r0, r1, r5, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - svcge 0x003ff47b │ │ │ │ + stmdacs r0, {r0, r1, r5, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + mrcge 4, 7, APSR_nzcv, cr11, cr11, {3} │ │ │ │ @ instruction: 0x670be9dd │ │ │ │ strbmi lr, [r0], -r0, asr #10 │ │ │ │ - ldc2 7, cr15, [lr, #944] @ 0x3b0 │ │ │ │ - svclt 0x0037f7fb │ │ │ │ + ldc2l 7, cr15, [lr, #-944] @ 0xfffffc50 │ │ │ │ + mrclt 7, 7, APSR_nzcv, cr3, cr11, {7} │ │ │ │ movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ - beq 0xfe99f138 │ │ │ │ + beq 0xfe99f278 │ │ │ │ orrne pc, r1, r4, asr #7 │ │ │ │ tstpeq ip, #3 @ p-variant is OBSOLETE │ │ │ │ addmi pc, sp, #68, 12 @ 0x4400000 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ strbmi r4, [r0], -fp, lsl #6 │ │ │ │ strls sl, [sl, #-2312] @ 0xfffff6f8 │ │ │ │ strpl lr, [fp, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf7f59309 │ │ │ │ - stmdacs r0, {r0, r1, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - svcge 0x001ff47b │ │ │ │ + stmdacs r0, {r0, r1, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + mrcge 4, 6, APSR_nzcv, cr11, cr11, {3} │ │ │ │ @ instruction: 0x670be9dd │ │ │ │ - ldmiblt r3, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + ldmdblt r3!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r0 │ │ │ │ - addeq r5, r6, r2, asr #18 │ │ │ │ - addeq r5, r6, r8, asr r8 │ │ │ │ + addeq r5, r6, r2, lsl #16 │ │ │ │ + addeq r5, r6, r8, lsl r7 │ │ │ │ ldrsbtcc pc, [r0], #-136 @ 0xffffff78 @ │ │ │ │ vmul.i8 d27, d30, d11 │ │ │ │ vbic.i32 q9, #1024 @ 0x00000400 │ │ │ │ andcs r2, r0, #1476395010 @ 0x58000002 │ │ │ │ - blvs 0xff70be70 │ │ │ │ - blx 0x1a7851c │ │ │ │ + blvs 0xff70bfb0 │ │ │ │ + @ instruction: 0xf9c6f7ea │ │ │ │ ldrsbcc pc, [r4], #-136 @ 0xffffff78 @ │ │ │ │ subscc pc, r8, r8, asr #17 │ │ │ │ - mrclt 7, 3, APSR_nzcv, cr2, cr14, {7} │ │ │ │ + mrclt 7, 2, APSR_nzcv, cr6, cr14, {7} │ │ │ │ @ instruction: 0xf7ec4640 │ │ │ │ - @ instruction: 0xf7fbf9dd │ │ │ │ - @ instruction: 0xf8d8befa │ │ │ │ + @ instruction: 0xf7fbf93d │ │ │ │ + @ instruction: 0xf8d8beb6 │ │ │ │ subsne r0, fp, r4, ror r0 │ │ │ │ andne lr, r0, r3, asr #20 │ │ │ │ - @ instruction: 0xf8baf796 │ │ │ │ + @ instruction: 0xf81af796 │ │ │ │ msrvs CPSR_s, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ andvc pc, sl, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf79d6819 │ │ │ │ - @ instruction: 0xe7dafbfd │ │ │ │ + @ instruction: 0xe7dafb5d │ │ │ │ ldrbt r2, [r7], r4, lsl #6 │ │ │ │ @ instruction: 0xf67f2a02 │ │ │ │ @ instruction: 0xf8d3aed6 │ │ │ │ @ instruction: 0xf4122098 │ │ │ │ @ instruction: 0xf43f6f70 │ │ │ │ ldmdavs fp, {r4, r6, r7, r9, sl, fp, sp, pc}^ │ │ │ │ svcvs 0x0070f413 │ │ │ │ mcrge 4, 6, pc, cr11, cr15, {1} @ │ │ │ │ @ instruction: 0xf02e4640 │ │ │ │ - stmdacs r0, {r0, r1, r2, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ - mrcge 4, 6, APSR_nzcv, cr3, cr11, {1} │ │ │ │ - @ instruction: 0xf7962004 │ │ │ │ - @ instruction: 0xf646f897 │ │ │ │ + stmdacs r0, {r0, r4, r5, r9, fp, ip, sp, lr, pc} │ │ │ │ + mcrge 4, 4, pc, cr15, cr11, {1} @ │ │ │ │ + @ instruction: 0xf7952004 │ │ │ │ + @ instruction: 0xf646fff7 │ │ │ │ vsubw.s8 q11, q0, d20 │ │ │ │ @ instruction: 0xf6402396 │ │ │ │ ldmdavs r9, {r3, r5, r7, r9, lr} │ │ │ │ - blx 0xff778466 │ │ │ │ - mcrlt 7, 6, pc, cr5, cr11, {7} @ │ │ │ │ + blx 0xf785a6 │ │ │ │ + mcrlt 7, 4, pc, cr1, cr11, {7} @ │ │ │ │ ldrsbcc pc, [r4], #-136 @ 0xffffff78 @ │ │ │ │ @ instruction: 0xf8d84640 │ │ │ │ - bne 0xff2fe620 │ │ │ │ - mrc2 7, 7, pc, cr12, cr0, {7} │ │ │ │ + bne 0xff2fe760 │ │ │ │ + mrc2 7, 5, pc, cr12, cr0, {7} │ │ │ │ @ instruction: 0xf8c82305 │ │ │ │ @ instruction: 0xf7fb300c │ │ │ │ - @ instruction: 0x4640beb8 │ │ │ │ - stc2l 7, cr15, [sl, #-944] @ 0xfffffc50 │ │ │ │ - mrclt 7, 5, APSR_nzcv, cr3, cr11, {7} │ │ │ │ + @ instruction: 0x4640be74 │ │ │ │ + stc2 7, cr15, [sl, #-944] @ 0xfffffc50 │ │ │ │ + mcrlt 7, 3, pc, cr15, cr11, {7} @ │ │ │ │ strb r2, [r1], r2, lsl #6 │ │ │ │ ldrt r2, [pc], r0, lsl #6 │ │ │ │ ldrt r2, [sp], r6, lsl #6 │ │ │ │ movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ - beq 0xfe99f24c │ │ │ │ + beq 0xfe99f38c │ │ │ │ orrne pc, r1, r4, asr #7 │ │ │ │ tstpeq ip, #3 @ p-variant is OBSOLETE │ │ │ │ rscscc pc, r5, #69206016 @ 0x4200000 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ strbmi r4, [r0], -fp, lsl #6 │ │ │ │ strls sl, [sl, #-2312] @ 0xfffff6f8 │ │ │ │ strpl lr, [fp, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf7f59309 │ │ │ │ - stmdacs r0, {r0, r3, r4, r5, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - mrcge 4, 4, APSR_nzcv, cr5, cr11, {3} │ │ │ │ + stmdacs r0, {r0, r3, r4, r5, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + mrcge 4, 2, APSR_nzcv, cr1, cr11, {3} │ │ │ │ @ instruction: 0x670be9dd │ │ │ │ - stmialt ip, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - @ instruction: 0xf9bcf7ec │ │ │ │ + stmialt ip!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf91ef7ec │ │ │ │ sbccc pc, sp, #68, 12 @ 0x4400000 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ strbmi sl, [r0], -r8, lsl #18 │ │ │ │ - mrc2 7, 3, pc, cr8, cr5, {7} │ │ │ │ + mrc2 7, 1, pc, cr8, cr5, {7} │ │ │ │ @ instruction: 0xf43c2800 │ │ │ │ - @ instruction: 0xf7fbac2c │ │ │ │ - @ instruction: 0xf644be82 │ │ │ │ + @ instruction: 0xf7fbabf9 │ │ │ │ + @ instruction: 0xf644be3e │ │ │ │ vsubl.s8 , d0, d13 │ │ │ │ stmdbge r8, {r1, r3, r9} │ │ │ │ vmlsl.u q10, d4, d0[0] │ │ │ │ stmib sp, {r0, r1, r8, r9, lr}^ │ │ │ │ movwls r5, #34058 @ 0x850a │ │ │ │ movwcc pc, #13252 @ 0x33c4 @ │ │ │ │ movwls r9, #38156 @ 0x950c │ │ │ │ - mrc2 7, 0, pc, cr4, cr5, {7} │ │ │ │ + ldc2l 7, cr15, [r4, #980] @ 0x3d4 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ @ instruction: 0xf7fbaec1 │ │ │ │ - svclt 0x0000be6c │ │ │ │ + svclt 0x0000be28 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ - addlt r6, pc, r6, lsl #17 │ │ │ │ - ldrbeq r4, [r4, r4, lsr #23]! │ │ │ │ + addlt r6, pc, r7, lsl #17 │ │ │ │ + ldrbeq r4, [sl, r3, lsr #23]! │ │ │ │ movwls r6, #55323 @ 0xd81b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - cmpphi fp, r1, lsl #2 @ p-variant is OBSOLETE │ │ │ │ - strmi r4, [pc], -r4, lsl #12 │ │ │ │ - stmdaeq r2, {r1, r2, r8, ip, sp, lr, pc} │ │ │ │ - blx 0x77868a │ │ │ │ - stmdacs r0, {r0, r2, r9, sl, lr} │ │ │ │ + tstphi r1, r1, lsl #2 @ p-variant is OBSOLETE │ │ │ │ + strmi r4, [r8], r4, lsl #12 │ │ │ │ + stmdbeq r2, {r0, r1, r2, r8, ip, sp, lr, pc} │ │ │ │ + blx 0xfe9787c8 │ │ │ │ + stmdacs r0, {r1, r2, r9, sl, lr} │ │ │ │ sbcshi pc, r2, r0, asr #32 │ │ │ │ @ instruction: 0xf11368a3 │ │ │ │ vmax.f32 d1, d0, d1 │ │ │ │ @ instruction: 0xf8d480c8 │ │ │ │ - @ instruction: 0xf5073080 │ │ │ │ - ldrcc r5, [r0, -r8, lsl #14] │ │ │ │ - bne 0x78bfc0 │ │ │ │ - svclt 0x00184621 │ │ │ │ - ldrtmi r2, [r8], -r1, lsl #6 │ │ │ │ - tsteq fp, r6, ror #10 │ │ │ │ - ldc2l 7, cr15, [r2, #748]! @ 0x2ec │ │ │ │ - strmi r4, [r1], r3, lsl #12 │ │ │ │ - svcmi 0x0068f5b3 │ │ │ │ - sbcscs lr, r0, pc, asr #20 │ │ │ │ + @ instruction: 0xf5083080 │ │ │ │ + @ instruction: 0xf1085808 │ │ │ │ + @ instruction: 0x46210810 │ │ │ │ + @ instruction: 0x463a1a1b │ │ │ │ + movwcs fp, #7960 @ 0x1f18 │ │ │ │ + strbvs r4, [r7, #-1600]! @ 0xfffff9c0 │ │ │ │ + @ instruction: 0xf7bb011b │ │ │ │ + @ instruction: 0x4605fd51 │ │ │ │ + beq 0xff10c258 │ │ │ │ + svcmi 0x0068f5b0 │ │ │ │ @ instruction: 0xf8d4d30a │ │ │ │ - beq 0x1502a5c │ │ │ │ - addsne lr, r2, #266240 @ 0x41000 │ │ │ │ - @ instruction: 0xf10007d2 │ │ │ │ - ldmdacs lr, {r2, r3, r5, r6, r7, pc} │ │ │ │ - rschi pc, r1, r0 │ │ │ │ - smlalcs pc, r9, r4, r8 @ │ │ │ │ - @ instruction: 0xf8c42501 │ │ │ │ - strtvs r8, [r3], -r8 │ │ │ │ - @ instruction: 0xf0402a00 │ │ │ │ - svcvs 0x00a680f7 │ │ │ │ - ldmibcc pc!, {r0, r1, r2, r3, r6, ip, sp, lr, pc}^ @ │ │ │ │ - bmi 0xfe1a6d00 │ │ │ │ - svcne 0x0070ee1d │ │ │ │ - ldmdavs r2, {r1, r3, r4, r5, r6, sl, lr} │ │ │ │ - @ instruction: 0xf502588a │ │ │ │ - @ instruction: 0xf8d242a0 │ │ │ │ - ldmdavs r2, {r2, r3, r4, r9, sp}^ │ │ │ │ - stcvs 8, cr6, [r2, #88]! @ 0x58 │ │ │ │ - svcvs 0x00224691 │ │ │ │ - @ instruction: 0xf023b1ba │ │ │ │ - @ instruction: 0xf5b202ff │ │ │ │ + beq 0x1746b9c │ │ │ │ + orrsne lr, r3, #270336 @ 0x42000 │ │ │ │ + @ instruction: 0xf10007db │ │ │ │ + ldmdbcs lr, {r1, r3, r5, r6, r7, pc} │ │ │ │ + sbcshi pc, pc, r0 │ │ │ │ + smlalcc pc, r9, r4, r8 @ │ │ │ │ + @ instruction: 0xf8c42601 │ │ │ │ + strtvs r9, [r5], -r8 │ │ │ │ + @ instruction: 0xf0402b00 │ │ │ │ + svcvs 0x00a780f5 │ │ │ │ + bcc 0xb69c0 │ │ │ │ + blmi 0xfe166e44 │ │ │ │ + svccs 0x0070ee1d │ │ │ │ + ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ + @ instruction: 0xf50358d3 │ │ │ │ + @ instruction: 0xf8d343a0 │ │ │ │ + ldmdavs fp, {r2, r3, r4, r9, ip, sp}^ │ │ │ │ + stcvs 8, cr6, [r3, #124]! @ 0x7c │ │ │ │ + svcvs 0x0023469a │ │ │ │ + @ instruction: 0xf025b1bb │ │ │ │ + @ instruction: 0xf5b303ff │ │ │ │ @ instruction: 0xf0004f3e │ │ │ │ - @ instruction: 0xf02381de │ │ │ │ - @ instruction: 0xf64b013f │ │ │ │ - addsmi r2, r1, #128, 4 │ │ │ │ - mrshi pc, (UNDEF: 77) @ │ │ │ │ - rsbsne pc, pc, #81788928 @ 0x4e00000 │ │ │ │ - rsbsne pc, pc, #216006656 @ 0xce00000 │ │ │ │ - @ instruction: 0xf0004293 │ │ │ │ - svcvs 0x00618192 │ │ │ │ + @ instruction: 0xf02581d3 │ │ │ │ + @ instruction: 0xf64b023f │ │ │ │ + addsmi r2, sl, #128, 6 │ │ │ │ + mrshi pc, (UNDEF: 71) @ │ │ │ │ + cmnpne pc, #81788928 @ p-variant is OBSOLETE @ 0x4e00000 │ │ │ │ + cmnpne pc, #216006656 @ p-variant is OBSOLETE @ 0xce00000 │ │ │ │ + @ instruction: 0xf000429d │ │ │ │ + svcvs 0x00618189 │ │ │ │ vmla.i8 d18, d0, d13 │ │ │ │ - stccs 3, cr8, [r0, #-916] @ 0xfffffc6c │ │ │ │ + cdpcs 3, 0, cr8, cr0, cr9, {6} │ │ │ │ addhi pc, r9, r0, asr #32 │ │ │ │ - ldrsbcs pc, [r0], #132 @ 0x84 @ │ │ │ │ - ldreq r4, [r5, #1553] @ 0x611 │ │ │ │ - sbcshi pc, sl, r0, asr #2 │ │ │ │ - @ instruction: 0xf1000690 │ │ │ │ - bmi 0x1b5ae4c │ │ │ │ - ldreq pc, [r8, #-258] @ 0xfffffefe │ │ │ │ - ldmdavs r1, {r2, r3, r5, r7, r9, sl, lr} │ │ │ │ - andsmi r6, r9, r8, lsr #16 │ │ │ │ - @ instruction: 0xf0004281 │ │ │ │ - andcc r8, r4, #172, 2 @ 0x2b │ │ │ │ - strbmi r3, [r2, #-1284]! @ 0xfffffafc │ │ │ │ + ldrsbcc pc, [r0], #132 @ 0x84 @ │ │ │ │ + ldreq r4, [lr, #1561] @ 0x619 │ │ │ │ + sbcshi pc, r8, r0, asr #2 │ │ │ │ + @ instruction: 0xf1000698 │ │ │ │ + blmi 0x1b1af68 │ │ │ │ + tstpeq r8, r3, lsl #2 @ p-variant is OBSOLETE │ │ │ │ + ldmdavs sl, {r1, r2, r3, r9, sl, lr} │ │ │ │ + eormi r6, sl, r8, lsl #16 │ │ │ │ + @ instruction: 0xf0004282 │ │ │ │ + movwcc r8, #16803 @ 0x41a3 │ │ │ │ + adcsmi r3, r3, #4, 2 │ │ │ │ @ instruction: 0xf04fd1f5 │ │ │ │ andcs r7, r1, #0, 6 │ │ │ │ strtmi r2, [r0], -r0, lsl #2 │ │ │ │ - @ instruction: 0xf9f6f7f5 │ │ │ │ + @ instruction: 0xf9b6f7f5 │ │ │ │ cmnlt fp, r3, lsr #30 │ │ │ │ subseq r6, r9, r2, ror #30 │ │ │ │ movwne pc, #963 @ 0x3c3 @ │ │ │ │ tstpeq pc, r1 @ p-variant is OBSOLETE │ │ │ │ andeq pc, lr, #2 │ │ │ │ stmdbcs r0, {r1, r3, r4, r8, r9, lr} │ │ │ │ strmi fp, [sl], -r8, lsl #30 │ │ │ │ andsne lr, ip, #196, 18 @ 0x310000 │ │ │ │ @ instruction: 0xb1236fa3 │ │ │ │ @ instruction: 0x507cf894 │ │ │ │ @ instruction: 0xf0002d00 │ │ │ │ - mcrvs 0, 3, r8, cr3, cr12, {7} │ │ │ │ + mcrvs 0, 3, r8, cr3, cr6, {7} │ │ │ │ stmiavs r3!, {r0, r1, r5, r6, r8, ip, sp, pc}^ │ │ │ │ ldmdale fp!, {r0, r8, r9, fp, sp} │ │ │ │ cdpvs 13, 14, cr6, cr2, cr5, {5} │ │ │ │ @ instruction: 0xf0404295 │ │ │ │ - mcrvs 1, 5, r8, cr0, cr15, {4} │ │ │ │ - blx 0x1778688 │ │ │ │ + mcrvs 1, 5, r8, cr0, cr4, {4} │ │ │ │ + @ instruction: 0xf9baf79a │ │ │ │ strbtvs r2, [r3], -r0, lsl #6 │ │ │ │ - bllt 0x1f94bb4 │ │ │ │ + bllt 0x1f94cf4 │ │ │ │ stclvs 8, cr6, [r3, #648]! @ 0x288 │ │ │ │ @ instruction: 0xf5b31ad3 │ │ │ │ andsle r5, pc, #128, 30 @ 0x200 │ │ │ │ ldrbvc pc, [ip, #1600]! @ 0x640 @ │ │ │ │ stmdble r5!, {r0, r1, r3, r5, r7, r9, lr} │ │ │ │ ldrdcc pc, [r0], r4 │ │ │ │ - ldrtmi r4, [r8], -r1, lsr #12 │ │ │ │ + strbmi r4, [r0], -r1, lsr #12 │ │ │ │ svclt 0x00183b00 │ │ │ │ tsteq fp, r1, lsl #6 │ │ │ │ - stc2l 7, cr15, [lr, #-748] @ 0xfffffd14 │ │ │ │ + stc2 7, cr15, [lr], #748 @ 0x2ec │ │ │ │ @ instruction: 0xf5b00ac1 │ │ │ │ tstle r7, #104, 30 @ 0x1a0 │ │ │ │ ldrsbcs pc, [r0], #132 @ 0x84 @ │ │ │ │ - b 0x117d1ac │ │ │ │ + b 0x117d2ec │ │ │ │ bfieq r1, r2, #7, #24 │ │ │ │ ldmdbcs lr, {r1, r2, sl, ip, lr, pc} │ │ │ │ stmiavs r3!, {r1, r2, r3, r8, ip, lr, pc} │ │ │ │ - bne 0xfe795ff8 │ │ │ │ + bne 0xfe796138 │ │ │ │ stmdale r9, {r0, r1, r3, r5, r7, r9, lr} │ │ │ │ rscvs r2, r3, r1, lsl #6 │ │ │ │ andcs lr, r9, r6 │ │ │ │ - @ instruction: 0xffd2f7ef │ │ │ │ + @ instruction: 0xff92f7ef │ │ │ │ rscvs r2, r3, r2, lsl #6 │ │ │ │ - andhi pc, r8, r4, asr #17 │ │ │ │ - ldmdavs sl, {r0, r4, r5, r8, r9, fp, lr} │ │ │ │ + andls pc, r8, r4, asr #17 │ │ │ │ + ldmdavs sl, {r4, r5, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, sp, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - strthi pc, [r9], r0, asr #32 │ │ │ │ + ldrbthi pc, [r1], -r0, asr #32 @ │ │ │ │ andcs fp, r0, pc │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ - addslt r8, sp, #240, 30 @ 0x3c0 │ │ │ │ - ldmdaeq r0, {r0, r2, r3, r8, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf10d8ff0 │ │ │ │ + adclt r0, lr, #16, 18 @ 0x40000 │ │ │ │ tstcs r0, r0, lsr #4 │ │ │ │ - movwls r4, #9792 @ 0x2640 │ │ │ │ - svc 0x0052f1ed │ │ │ │ - bcc 0xfd56c │ │ │ │ - bcs 0x4614d0 │ │ │ │ - andshi pc, r6, r1, lsl #4 │ │ │ │ - @ instruction: 0xf012e8df │ │ │ │ - addeq r0, r5, #160, 4 │ │ │ │ - ldrdeq r0, [ip, #30] │ │ │ │ - cmneq lr, r1, lsl #4 │ │ │ │ - subeq r0, r1, #-1610612730 @ 0xa0000006 │ │ │ │ - @ instruction: 0x01a201ae │ │ │ │ - smulbteq sl, r1, r0 │ │ │ │ - tsteq r4, r2, asr r1 │ │ │ │ - stclvs 2, cr0, [r1, #152]! @ 0x98 │ │ │ │ - bne 0x1554b7c │ │ │ │ - mvnsvc pc, r0, asr #12 │ │ │ │ - @ instruction: 0xf63f428a │ │ │ │ - @ instruction: 0xf8d4af17 │ │ │ │ - strbmi r3, [r2], -r0, lsl #1 │ │ │ │ - ldrtmi r4, [r8], -r1, lsr #12 │ │ │ │ - @ instruction: 0xf1063b00 │ │ │ │ - svclt 0x00180804 │ │ │ │ + @ instruction: 0xf1ed4648 │ │ │ │ + bleq 0xdb66d0 │ │ │ │ + blcs 0x449608 │ │ │ │ + ldrbhi pc, [pc, r0, lsl #4] @ │ │ │ │ + @ instruction: 0xf013e8df │ │ │ │ + rsbeq r0, pc, #-1610612728 @ 0xa0000008 │ │ │ │ + @ instruction: 0x01bc01ce │ │ │ │ + ldrsheq r0, [r5, #-17]! @ 0xffffffef │ │ │ │ + eorseq r0, r1, #84, 4 @ 0x40000005 │ │ │ │ + orrseq r0, r6, r2, lsr #3 │ │ │ │ + strheq r0, [r1, #-11]! │ │ │ │ + rscseq r0, sp, r9, asr #2 │ │ │ │ + stclvs 2, cr0, [r2, #88]! @ 0x58 │ │ │ │ + bne 0xfe794cbc │ │ │ │ + rscsvc pc, ip, #64, 12 @ 0x4000000 │ │ │ │ + @ instruction: 0xf63f4293 │ │ │ │ + @ instruction: 0xf8d4af19 │ │ │ │ + strbmi r3, [sl], -r0, lsl #1 │ │ │ │ + strbmi r4, [r0], -r1, lsr #12 │ │ │ │ + @ instruction: 0xf1073b00 │ │ │ │ + svclt 0x00180904 │ │ │ │ tsteq fp, r1, lsl #6 │ │ │ │ - stc2l 7, cr15, [sl], #748 @ 0x2ec │ │ │ │ - smlalcs pc, r9, r4, r8 @ │ │ │ │ - movwmi lr, #39488 @ 0x9a40 │ │ │ │ - andhi pc, r8, r4, asr #17 │ │ │ │ - bcs 0xd41b4 │ │ │ │ - svcge 0x0009f43f │ │ │ │ + mcrr2 7, 11, pc, ip, cr11 @ │ │ │ │ + smlalcc pc, r9, r4, r8 @ │ │ │ │ + strmi lr, [sl, #-2624] @ 0xfffff5c0 │ │ │ │ + andls pc, r8, r4, asr #17 │ │ │ │ + blcs 0xd42f8 │ │ │ │ + svcge 0x000bf43f │ │ │ │ ldmdavs sl, {r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, sp, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - ldrbhi pc, [r7], -r0, asr #32 @ │ │ │ │ + strthi pc, [r1], -r0, asr #32 │ │ │ │ msrpl SPSR_f, #79 @ 0x4f │ │ │ │ tstcs r0, r1, lsl #4 │ │ │ │ andlt r4, pc, r0, lsr #12 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ - ldmdblt sl!, {r0, r2, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + ldmlt ip!, {r0, r2, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - addeq r5, r6, r8, lsr #8 │ │ │ │ - ldrshteq r0, [r5], -r0 │ │ │ │ - msrmi SPSR_f, pc, asr #8 │ │ │ │ - smlabteq r0, pc, r6, pc @ │ │ │ │ - vst4.8 {d20-d23}, [pc :64], r9 │ │ │ │ - vmla.i d20, d15, d0[6] │ │ │ │ - addmi r0, r1, #0 │ │ │ │ - @ instruction: 0x0652d01b │ │ │ │ - svcge 0x0029f57f │ │ │ │ - rsbmi pc, pc, #3 │ │ │ │ - svcmi 0x006ff1b2 │ │ │ │ - ldrhi pc, [fp], #-0 │ │ │ │ - @ instruction: 0xf6cf2200 │ │ │ │ - andsmi r7, sl, r0, lsl r2 │ │ │ │ - svcmi 0x0079f1b2 │ │ │ │ - @ instruction: 0xf023d10b │ │ │ │ + addeq r5, r6, r8, ror #5 │ │ │ │ + eorseq r0, r5, r0, lsl #4 │ │ │ │ + rsbmi pc, r8, #1325400064 @ 0x4f000000 │ │ │ │ + andeq pc, r0, #217055232 @ 0xcf00000 │ │ │ │ + vst4.8 {d20-d23}, [pc :128], sl │ │ │ │ + vmla.f d20, d15, d0[6] │ │ │ │ + addmi r0, sl, #0, 2 │ │ │ │ + @ instruction: 0x065bd019 │ │ │ │ + svcge 0x002bf57f │ │ │ │ + msrmi SPSR_fsxc, #5 │ │ │ │ + svcmi 0x006ff1b3 │ │ │ │ + mvnshi pc, #0 │ │ │ │ + @ instruction: 0xf6cf2300 │ │ │ │ + eormi r7, fp, r0, lsl r3 │ │ │ │ + svcmi 0x0079f1b3 │ │ │ │ + @ instruction: 0xf025d109 │ │ │ │ @ instruction: 0x4620417f │ │ │ │ cmnpmi r4, r1, asr #32 @ p-variant is OBSOLETE │ │ │ │ - @ instruction: 0xf0289302 │ │ │ │ - blls 0x178f10 │ │ │ │ + @ instruction: 0xf944f028 │ │ │ │ @ instruction: 0xf47f2800 │ │ │ │ - sadd16mi sl, r9, r7 │ │ │ │ - movwls r4, #9760 @ 0x2620 │ │ │ │ - mcrr2 7, 15, pc, lr, cr11 @ │ │ │ │ + qadd16mi sl, r9, fp │ │ │ │ + @ instruction: 0xf7fb4620 │ │ │ │ + stmdacs r0, {r0, r1, r2, r3, sl, fp, ip, sp, lr, pc} │ │ │ │ + svcge 0x0014f47f │ │ │ │ + strtmi r4, [r0], -r9, lsr #12 │ │ │ │ + @ instruction: 0xf848f02e │ │ │ │ @ instruction: 0xf47f2800 │ │ │ │ - stmdbls r2, {r0, r1, r2, r3, r8, r9, sl, fp, sp, pc} │ │ │ │ - @ instruction: 0xf02e4620 │ │ │ │ - stmdacs r0, {r0, r3, r4, r6, fp, ip, sp, lr, pc} │ │ │ │ - svcge 0x0008f47f │ │ │ │ - strtmi r9, [r0], -r2, lsl #18 │ │ │ │ - mcrr2 0, 2, pc, r4, cr8 @ │ │ │ │ + strtmi sl, [r9], -sp, lsl #30 │ │ │ │ + @ instruction: 0xf0284620 │ │ │ │ + stmdacs r0, {r0, r1, r3, r5, sl, fp, ip, sp, lr, pc} │ │ │ │ + svcge 0x0006f47f │ │ │ │ + strtmi r4, [r0], -r9, lsr #12 │ │ │ │ + mcr2 0, 2, pc, cr12, cr3, {0} @ │ │ │ │ @ instruction: 0xf47f2800 │ │ │ │ - stmdbls r2, {r0, r8, r9, sl, fp, sp, pc} │ │ │ │ - @ instruction: 0xf0134620 │ │ │ │ - stmdacs r0, {r0, r1, r4, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - mrcge 4, 7, APSR_nzcv, cr10, cr15, {3} │ │ │ │ - svceq 0x001a9b02 │ │ │ │ - @ instruction: 0xf47f2a0e │ │ │ │ - ldrmi sl, [r9], -lr, ror #29 │ │ │ │ + svceq 0x002baeff │ │ │ │ + @ instruction: 0xf47f2b0e │ │ │ │ + @ instruction: 0x4629aef4 │ │ │ │ @ instruction: 0xf02e4620 │ │ │ │ - stmdacs r0, {r0, r4, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ - mcrge 4, 7, pc, cr7, cr15, {1} @ │ │ │ │ - ldrtmi lr, [r0], -ip, ror #13 │ │ │ │ - mcr2 7, 4, pc, cr10, cr7, {4} @ │ │ │ │ + stmdacs r0, {r0, r1, r2, r4, r5, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ + mcrge 4, 7, pc, cr13, cr15, {1} @ │ │ │ │ + @ instruction: 0x4638e6f2 │ │ │ │ + ldc2l 7, cr15, [r0, #604]! @ 0x25c │ │ │ │ movwvc pc, #79 @ 0x4f @ │ │ │ │ andscs r4, r2, #42991616 @ 0x2900000 │ │ │ │ @ instruction: 0xf8c44620 │ │ │ │ - @ instruction: 0x66659058 │ │ │ │ - @ instruction: 0xf8d6f7f5 │ │ │ │ - @ instruction: 0xf8d4e6f5 │ │ │ │ - vst4. {d18-d21}, [pc :64], r0 │ │ │ │ - vaddw.s8 , q0, d0 │ │ │ │ - andsmi r4, r1, r0, lsl #2 │ │ │ │ - svcvs 0x0080f1b1 │ │ │ │ - eorhi pc, r7, #0 │ │ │ │ + @ instruction: 0x6665a058 │ │ │ │ + @ instruction: 0xf89cf7f5 │ │ │ │ + @ instruction: 0xf8d4e6fb │ │ │ │ + vst4. {d19-d22}, [pc :64], r0 │ │ │ │ + vsubl.s8 , d0, d0 │ │ │ │ + andsmi r4, sl, r0, lsl #4 │ │ │ │ + svcvs 0x0080f1b2 │ │ │ │ + andshi pc, r5, #0 │ │ │ │ stmdbcs sp, {r0, r5, r6, r8, r9, sl, fp, sp, lr} │ │ │ │ - addshi pc, r4, #64, 4 │ │ │ │ - @ instruction: 0xf43f2d00 │ │ │ │ - @ instruction: 0xf10daeb1 │ │ │ │ - eorcs r0, r0, #16, 16 @ 0x100000 │ │ │ │ - strbmi r2, [r0], -r0, lsl #2 │ │ │ │ - movwls fp, #8861 @ 0x229d │ │ │ │ - cdp 1, 8, cr15, cr10, cr13, {7} │ │ │ │ - strbeq r9, [r9, #-2818]! @ 0xfffff4fe │ │ │ │ - strbhi pc, [r7], -r0, lsl #2 @ │ │ │ │ - addvc pc, r0, r5, lsl r4 @ │ │ │ │ - ldrhi pc, [r5, #-64]! @ 0xffffffc0 │ │ │ │ - eorvs pc, r8, #83886080 @ 0x5000000 │ │ │ │ - svcvc 0x0020f5b2 │ │ │ │ - strbhi pc, [sp], #0 @ │ │ │ │ - strhi pc, [sl], #512 @ 0x200 │ │ │ │ - @ instruction: 0xf0002a80 │ │ │ │ - @ instruction: 0xf5b2851b │ │ │ │ + rsbshi pc, lr, #64, 4 │ │ │ │ + @ instruction: 0xf43f2e00 │ │ │ │ + @ instruction: 0xf10daeb7 │ │ │ │ + eorcs r0, r0, #16, 18 @ 0x40000 │ │ │ │ + strbmi r2, [r8], -r0, lsl #2 │ │ │ │ + @ instruction: 0xf1edb2ae │ │ │ │ + ldrbeq lr, [r3, #-3698]! @ 0xfffff18e │ │ │ │ + ldrhi pc, [r6], -r0, lsl #2 │ │ │ │ + addvc pc, r0, #369098752 @ 0x16000000 │ │ │ │ + strhi pc, [r6, #-64] @ 0xffffffc0 │ │ │ │ + msrvs CPSR_f, #100663296 @ 0x6000000 │ │ │ │ + svcvc 0x0020f5b3 │ │ │ │ + strthi pc, [r3], #0 │ │ │ │ + strbthi pc, [r1], #-512 @ 0xfffffe00 @ │ │ │ │ + @ instruction: 0xf0002b80 │ │ │ │ + @ instruction: 0xf5b384ec │ │ │ │ @ instruction: 0xf0007f00 │ │ │ │ - bcs 0xdbe5c │ │ │ │ - mcrge 4, 5, pc, cr3, cr15, {3} @ │ │ │ │ - ldrbeq pc, [pc, #-5]! @ 0xbaa83 @ │ │ │ │ - andls r4, r8, #19922944 @ 0x1300000 │ │ │ │ - andcs r4, r2, #68157440 @ 0x4100000 │ │ │ │ + blcs 0xdbecc │ │ │ │ + mcrge 4, 5, pc, cr11, cr15, {3} @ │ │ │ │ + ldrbteq pc, [pc], -r6 @ │ │ │ │ + strbmi r2, [r9], -r2, lsl #4 │ │ │ │ @ instruction: 0xf6449200 │ │ │ │ vmvn.i32 d22, #3328 @ 0x00000d00 │ │ │ │ - adceq r0, sp, r5, lsl #4 │ │ │ │ - ldc 5, cr9, [pc, #28] @ 0xbaabc │ │ │ │ - @ instruction: 0x46207bbb │ │ │ │ - strls r2, [r6, #-1293] @ 0xfffffaf3 │ │ │ │ - blvc 0x1f60e0 │ │ │ │ - blx 0xff5f8a6e │ │ │ │ - @ instruction: 0xf8d4e692 │ │ │ │ - vst4. {d17-d20}, [pc :64], r0 │ │ │ │ - vaddl.s8 , d0, d0 │ │ │ │ - strmi r4, [sl], -r0 │ │ │ │ - @ instruction: 0xf0004388 │ │ │ │ - svcvs 0x00618209 │ │ │ │ - vmla.i8 d18, d0, d13 │ │ │ │ - stccs 2, cr8, [r0, #-292] @ 0xfffffedc │ │ │ │ - mcrge 4, 3, pc, cr6, cr15, {1} @ │ │ │ │ - ldrbne pc, [pc, #-1614]! @ 0xba48a @ │ │ │ │ - andvs pc, r0, #352321536 @ 0x15000000 │ │ │ │ - strhi pc, [r0], #-64 @ 0xffffffc0 │ │ │ │ - smullsne pc, r9, r4, r8 @ │ │ │ │ - movweq pc, #41795 @ 0xa343 @ │ │ │ │ - stmdbcs r0, {r5, r9, sl, lr} │ │ │ │ - tstcs r8, ip, lsl #30 │ │ │ │ - bl 0x102f04 │ │ │ │ - @ instruction: 0xf7ec0143 │ │ │ │ - @ instruction: 0xe66dfbb5 │ │ │ │ + adcseq r0, r6, r5, lsl #4 │ │ │ │ + strls r9, [r7], -r8, lsl #6 │ │ │ │ + blvc 0xfee3624c │ │ │ │ + strcs r4, [sp, #-1568] @ 0xfffff9e0 │ │ │ │ + stc 5, cr9, [sp, #24] │ │ │ │ + @ instruction: 0xf7ef7b04 │ │ │ │ + @ instruction: 0xe69bfb9d │ │ │ │ + ldrsbne pc, [r0], #132 @ 0x84 @ │ │ │ │ + andvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ + andmi pc, r0, #192, 4 │ │ │ │ + orrmi r4, sl, #11534336 @ 0xb00000 │ │ │ │ + mvnshi pc, r0 │ │ │ │ + stmdbcs sp, {r0, r5, r6, r8, r9, sl, fp, sp, lr} │ │ │ │ + eorshi pc, r6, #64, 4 │ │ │ │ + @ instruction: 0xf43f2e00 │ │ │ │ + @ instruction: 0xf64eae6f │ │ │ │ + @ instruction: 0xf416167f │ │ │ │ + @ instruction: 0xf0406200 │ │ │ │ + @ instruction: 0xf89483d8 │ │ │ │ + vqadd.u8 , , │ │ │ │ + strtmi r0, [r0], -sl, lsl #2 │ │ │ │ + svclt 0x000c2b00 │ │ │ │ + movwcs r2, #17160 @ 0x4308 │ │ │ │ + cmpeq r1, r3, lsl #22 │ │ │ │ + blx 0x2078bda │ │ │ │ + vst1.16 {d30-d32}, [pc :256], r6 │ │ │ │ + @ instruction: 0xf6cf4368 │ │ │ │ + eormi r0, fp, r0, lsl #6 │ │ │ │ rsbmi pc, r8, #1325400064 @ 0x4f000000 │ │ │ │ - andeq pc, r0, #217055232 @ 0xcf00000 │ │ │ │ - vst4.8 {d20-d23}, [pc :64], sl │ │ │ │ - vmla.i d20, d15, d0[6] │ │ │ │ - addmi r0, r2, #0 │ │ │ │ - msrhi SPSR_fsx, #0 │ │ │ │ - @ instruction: 0xf57f0649 │ │ │ │ - @ instruction: 0x4619ae58 │ │ │ │ - movwls r4, #9760 @ 0x2620 │ │ │ │ - @ instruction: 0xff80f001 │ │ │ │ - stmdacs r0, {r1, r8, r9, fp, ip, pc} │ │ │ │ - svcge 0x0026f43f │ │ │ │ - stccs 6, cr14, [r0, #-336] @ 0xfffffeb0 │ │ │ │ - cmpphi r5, #0 @ p-variant is OBSOLETE │ │ │ │ - ldmdaeq r0, {r0, r2, r3, r8, ip, sp, lr, pc} │ │ │ │ - tstcs r0, r0, lsr #4 │ │ │ │ - ldrmi r4, [sp], -r0, asr #12 │ │ │ │ - cdp 1, 1, cr15, cr0, cr13, {7} │ │ │ │ - strtmi r4, [r0], -r1, asr #12 │ │ │ │ - strls fp, [r4, #-749] @ 0xfffffd13 │ │ │ │ - @ instruction: 0xf960f7f0 │ │ │ │ - @ instruction: 0xf43f2800 │ │ │ │ - @ instruction: 0xe63fae3a │ │ │ │ - cmnpcs r4, lr, asr #4 @ p-variant is OBSOLETE │ │ │ │ - orrscs pc, r6, r0, asr #5 │ │ │ │ - @ instruction: 0x46201b55 │ │ │ │ - blvs 0xff30c410 │ │ │ │ - @ instruction: 0xff6af7e9 │ │ │ │ - strtmi r6, [fp], #-3427 @ 0xfffff29d │ │ │ │ - ldrb r6, [r2], -r3, lsr #11 │ │ │ │ - rsbsvs pc, r0, #83886080 @ 0x5000000 │ │ │ │ - svcvs 0x0060f5b2 │ │ │ │ - mcrge 4, 1, pc, cr5, cr15, {1} @ │ │ │ │ - @ instruction: 0xf5b24641 │ │ │ │ - @ instruction: 0xf0006f70 │ │ │ │ - subslt r8, sl, #200, 6 @ 0x20000003 │ │ │ │ - vrsubhn.i16 d20, , q8 │ │ │ │ - movwls r2, #17155 @ 0x4303 │ │ │ │ - andls r0, r5, #82 @ 0x52 │ │ │ │ - @ instruction: 0xf9d4f7f5 │ │ │ │ + andeq pc, r0, #-268435444 @ 0xf000000c │ │ │ │ + @ instruction: 0xf0004293 │ │ │ │ + strbeq r8, [sl], -fp, asr #6 │ │ │ │ + mcrge 5, 3, pc, cr1, cr15, {3} @ │ │ │ │ + strtmi r4, [r0], -r9, lsr #12 │ │ │ │ + @ instruction: 0xff4ef001 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ - @ instruction: 0xe619ae14 │ │ │ │ - vsubl.u8 q9, d3, d0 │ │ │ │ - stmib sp, {r1, r8, r9, sp}^ │ │ │ │ - streq r2, [r9, #-518]! @ 0xfffffdfa │ │ │ │ + ldrb sl, [pc], -pc, lsr #30 │ │ │ │ + @ instruction: 0xf0002e00 │ │ │ │ + @ instruction: 0xf10d8334 │ │ │ │ + eorcs r0, r0, #16, 18 @ 0x40000 │ │ │ │ + strbmi r2, [r8], -r0, lsl #2 │ │ │ │ + @ instruction: 0xf1ed462e │ │ │ │ + @ instruction: 0x4649edfc │ │ │ │ + rscslt r4, r6, #32, 12 @ 0x2000000 │ │ │ │ + @ instruction: 0xf7f09604 │ │ │ │ + stmdacs r0, {r0, r1, r3, r5, r8, fp, ip, sp, lr, pc} │ │ │ │ + mcrge 4, 2, pc, cr5, cr15, {1} @ │ │ │ │ + vmax.s8 q15, q7, q5 │ │ │ │ + vbic.i32 q9, #4 @ 0x00000004 │ │ │ │ + blne 0x16032e4 │ │ │ │ + strtmi r4, [sl], -r0, lsr #12 │ │ │ │ + @ instruction: 0xf7e96bc9 │ │ │ │ + stclvs 14, cr15, [r3, #-852]! @ 0xfffffcac │ │ │ │ + strvs r4, [r3, #1067]! @ 0x42b │ │ │ │ + vst1.16 {d14-d16}, [r6 :64]! │ │ │ │ + @ instruction: 0xf5b36370 │ │ │ │ + @ instruction: 0xf43f6f60 │ │ │ │ + @ instruction: 0x4649ae30 │ │ │ │ + svcvs 0x0070f5b3 │ │ │ │ + @ instruction: 0x83a2f000 │ │ │ │ + strtmi fp, [r0], -fp, ror #4 │ │ │ │ + strcs pc, [r3, #-965] @ 0xfffffc3b │ │ │ │ + subseq r9, fp, r4, lsl #10 │ │ │ │ + @ instruction: 0xf7f59305 │ │ │ │ + stmdacs r0, {r0, r1, r2, r3, r4, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ + mrcge 4, 0, APSR_nzcv, cr15, cr15, {1} │ │ │ │ + movwcs lr, #5668 @ 0x1624 │ │ │ │ + strcs pc, [r2, #-965] @ 0xfffffc3b │ │ │ │ + ldreq r9, [r2, #-773]! @ 0xfffffcfb │ │ │ │ + @ instruction: 0xf04f9308 │ │ │ │ + strls r0, [r4, #-768] @ 0xfffffd00 │ │ │ │ + movwcc lr, #27085 @ 0x69cd │ │ │ │ + movwls fp, #37619 @ 0x92f3 │ │ │ │ + cmpphi r9, #0, 2 @ p-variant is OBSOLETE │ │ │ │ + strtmi r4, [r0], -r9, asr #12 │ │ │ │ + @ instruction: 0xff3af7f6 │ │ │ │ + vmov.i32 d30, #-805306368 @ 0xd0000000 │ │ │ │ + @ instruction: 0xf8d41284 │ │ │ │ + vaddl.u8 , d21, d8 │ │ │ │ + andcs r0, r1, r2, asr #11 │ │ │ │ + swpcs r0, r2, [r0] @ │ │ │ │ + @ instruction: 0xf0039507 │ │ │ │ + stmib sp, {r0, r1, r2, r3, r8, r9}^ │ │ │ │ + ldreq r0, [r5, #-260]! @ 0xfffffefc │ │ │ │ + strbmi r9, [r9], -r9, lsl #4 │ │ │ │ + andeq pc, r7, #6 │ │ │ │ + andls r4, r8, #32, 12 @ 0x2000000 │ │ │ │ andeq pc, r1, #79 @ 0x4f │ │ │ │ - andls r9, r5, #4, 6 @ 0x10000000 │ │ │ │ - rsclt r9, sl, #8, 4 @ 0x80000000 │ │ │ │ - @ instruction: 0xf1009209 │ │ │ │ - @ instruction: 0x4641837e │ │ │ │ - @ instruction: 0xf7f64620 │ │ │ │ - str pc, [r5], -pc, ror #30 │ │ │ │ - ldrdne pc, [r8], r4 │ │ │ │ - addne pc, r4, #201326595 @ 0xc000003 │ │ │ │ - vrsubhn.i16 d20, , q8 │ │ │ │ - @ instruction: 0xf00103c2 │ │ │ │ - addseq r0, r2, pc, lsl #2 │ │ │ │ - @ instruction: 0xf0059307 │ │ │ │ - andls r0, r9, #469762048 @ 0x1c000000 │ │ │ │ - @ instruction: 0xf04f052d │ │ │ │ - movwls r0, #33281 @ 0x8201 │ │ │ │ - movweq pc, #4175 @ 0x104f @ │ │ │ │ - @ instruction: 0xf04f9306 │ │ │ │ - stmib sp, {r8, r9}^ │ │ │ │ - strmi r2, [fp], -r4, lsl #6 │ │ │ │ - andeq pc, r2, #79 @ 0x4f │ │ │ │ - strtle r4, [ip], #-1601 @ 0xfffff9bf │ │ │ │ - @ instruction: 0xffe0f7f0 │ │ │ │ + @ instruction: 0xf04f9206 │ │ │ │ + strtle r0, [r8], #-514 @ 0xfffffdfe │ │ │ │ + @ instruction: 0xffaef7f0 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ - strb sl, [r1, #3548]! @ 0xddc │ │ │ │ - vmlal.u , d19, d2[6] │ │ │ │ - streq r2, [r8, #-258]! @ 0xfffffefe │ │ │ │ - addeq lr, r2, #323584 @ 0x4f000 │ │ │ │ - rscshi pc, r5, #0, 2 │ │ │ │ + strb sl, [pc, #3562]! @ 0xbbb22 │ │ │ │ + vrshr.u64 , , #59 │ │ │ │ + ldreq r2, [r0, #-258]! @ 0xfffffefe │ │ │ │ + addeq lr, r3, #323584 @ 0x4f000 │ │ │ │ + sbcshi pc, r5, #0, 2 │ │ │ │ @ instruction: 0xf7ef4620 │ │ │ │ - ldrb pc, [r5, #3013] @ 0xbc5 @ │ │ │ │ - movwcs pc, #9155 @ 0x23c3 @ │ │ │ │ - movwls fp, #33514 @ 0x82ea │ │ │ │ - @ instruction: 0xf8d42001 │ │ │ │ - addseq r3, r2, r8, lsl #1 │ │ │ │ - @ instruction: 0xf4152100 │ │ │ │ - stmib sp, {r8, r9, sl, fp, sp, lr}^ │ │ │ │ - @ instruction: 0xf04f0104 │ │ │ │ - andls r0, r9, #54525952 @ 0x3400000 │ │ │ │ - movweq pc, #61443 @ 0xf003 @ │ │ │ │ - andeq pc, r1, #79 @ 0x4f │ │ │ │ - andls r4, r6, #68157440 @ 0x4100000 │ │ │ │ - @ instruction: 0xf04f4620 │ │ │ │ - strls r0, [r7, #-514] @ 0xfffffdfe │ │ │ │ - @ instruction: 0xf7f0d0d2 │ │ │ │ - ldr pc, [r7, #3451]! @ 0xd7b │ │ │ │ - @ instruction: 0xf100052a │ │ │ │ - vrsra.u64 d24, d20, #59 │ │ │ │ - bcc 0x10347c │ │ │ │ - vpmax.s8 d2, d0, d6 │ │ │ │ - ldm pc, {r1, r3, r4, r9, sl, pc}^ @ │ │ │ │ - subeq pc, lr, #18 │ │ │ │ - rsbseq r0, r6, #40, 4 @ 0x80000002 │ │ │ │ - bicseq r0, r3, r7, lsl #4 │ │ │ │ - ldrheq r0, [r1, #18]! │ │ │ │ - @ instruction: 0xf3c36f20 │ │ │ │ - strbmi r2, [r1], -r2, lsl #6 │ │ │ │ - movwcc lr, #22989 @ 0x59cd │ │ │ │ - @ instruction: 0xf280fab0 │ │ │ │ - movwls r2, #33536 @ 0x8300 │ │ │ │ - ldmdbeq r2, {r0, r1, r3, r5, r6, r7, r9, ip, sp, pc}^ │ │ │ │ - andls r9, r4, #469762048 @ 0x1c000000 │ │ │ │ - movwvs pc, #1045 @ 0x415 @ │ │ │ │ - tstphi r3, #64 @ p-variant is OBSOLETE @ 0x40 │ │ │ │ + strb pc, [r3, #2963]! @ 0xb93 @ │ │ │ │ + ldrdcc pc, [r8], r4 │ │ │ │ + vrshr.u64 , q9, #59 │ │ │ │ + andcs r2, r1, r2, lsl #10 │ │ │ │ + swpcs r0, r2, [r0] @ │ │ │ │ + @ instruction: 0xf0039508 │ │ │ │ + strcs r0, [sp, #-783] @ 0xfffffcf1 │ │ │ │ + smlabteq r4, sp, r9, lr │ │ │ │ + strbmi r9, [r9], -r9, lsl #4 │ │ │ │ + strls r2, [r7, #-513] @ 0xfffffdff │ │ │ │ + strtmi r9, [r0], -r6, lsl #4 │ │ │ │ + ldreq r2, [r5, #-514]! @ 0xfffffdfe │ │ │ │ + @ instruction: 0xf7f0d5d6 │ │ │ │ + strb pc, [r9, #3405] @ 0xd4d @ │ │ │ │ + @ instruction: 0xf1000533 │ │ │ │ + vrsra.u64 d24, d4, #58 │ │ │ │ + blcc 0x103998 │ │ │ │ + vqdmulh.s d2, d0, d6 │ │ │ │ + ldm pc, {r0, r1, r4, r5, r6, r7, r8, sl, pc}^ @ │ │ │ │ + eorseq pc, r6, #19 │ │ │ │ + subseq r0, lr, #16, 4 │ │ │ │ + @ instruction: 0x01bd01f0 │ │ │ │ + @ instruction: 0x01da019e │ │ │ │ + rscslt r6, r3, #32, 30 @ 0x80 │ │ │ │ + strcs pc, [r2, #-965] @ 0xfffffc3b │ │ │ │ + blx 0xfecdf9d0 │ │ │ │ + movwcs pc, #640 @ 0x280 @ │ │ │ │ + movwls r4, #34377 @ 0x8649 │ │ │ │ + @ instruction: 0xf4160952 │ │ │ │ + stmib sp, {r8, r9, sp, lr}^ │ │ │ │ + andls r5, r4, #20971520 @ 0x1400000 │ │ │ │ + rscshi pc, r4, #64 @ 0x40 │ │ │ │ ldrvs pc, [sp, #-1604]! @ 0xfffff9bc │ │ │ │ streq pc, [r5, #-704] @ 0xfffffd40 │ │ │ │ addne pc, sp, #1610612740 @ 0x60000004 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ svclt 0x00182800 │ │ │ │ andcs r4, r1, sl, lsr #12 │ │ │ │ strtmi r9, [r0], -r0 │ │ │ │ - blx 0xff1f8c8c │ │ │ │ - ldc 5, cr14, [pc, #520] @ 0xbaedc │ │ │ │ - vbic.i16 d23, #53248 @ 0xd000 │ │ │ │ + blx 0xfe678da8 │ │ │ │ + vsli.64 d30, d4, #6 │ │ │ │ @ instruction: 0xf8d42242 │ │ │ │ - bcc 0xfaf00 │ │ │ │ - @ instruction: 0xf0052100 │ │ │ │ - stmib sp, {r0, r1, r2, r8, sl}^ │ │ │ │ - @ instruction: 0xf000110a │ │ │ │ - vaddl.u8 q8, d3, d15 │ │ │ │ - strls r0, [r8, #-450] @ 0xfffffe3e │ │ │ │ - orrne pc, r2, #201326595 @ 0xc000003 │ │ │ │ - movwls r9, #37127 @ 0x9107 │ │ │ │ - stc 3, cr2, [sp, #4] │ │ │ │ - movwls r7, #27396 @ 0x6b04 │ │ │ │ + bcc 0x107018 │ │ │ │ + @ instruction: 0xf0062100 │ │ │ │ + andcs r0, r1, r7, lsl #12 │ │ │ │ + smlabtne sl, sp, r9, lr │ │ │ │ + movweq pc, #61443 @ 0xf003 @ │ │ │ │ + orrne pc, r2, r5, asr #7 │ │ │ │ + vrsubhn.i16 d25, , q4 │ │ │ │ + smlabtls r9, r2, r5, r0 │ │ │ │ + tstcs r1, r7, lsl #10 │ │ │ │ + tstcs r0, r6, lsl #2 │ │ │ │ + smlabteq r4, sp, r9, lr │ │ │ │ vpmax.s8 d2, d0, d6 │ │ │ │ - ldm pc, {r0, r3, r4, r5, r9, sl, pc}^ @ │ │ │ │ - cmppeq pc, r2, lsl r0 @ p-variant is OBSOLETE @ │ │ │ │ - cmpeq lr, r5, asr r1 │ │ │ │ - cmpeq r0, r7, asr #2 │ │ │ │ - teqeq r2, r9, lsr r1 │ │ │ │ - @ instruction: 0xf1000529 │ │ │ │ - @ instruction: 0xf8d4828a │ │ │ │ - vqadd.u8 q9, , q0 │ │ │ │ - ldrbeq r0, [r2], -sl, lsl #6 │ │ │ │ - ldrhi pc, [r8, #256] @ 0x100 │ │ │ │ - smullscs pc, r9, r4, r8 @ │ │ │ │ - cmnpcs r4, lr, asr #4 @ p-variant is OBSOLETE │ │ │ │ - orrscs pc, r6, r0, asr #5 │ │ │ │ - bcs 0xcc5c0 │ │ │ │ - andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ - blvs 0xfe303558 │ │ │ │ - andcc lr, r3, #2048 @ 0x800 │ │ │ │ - cdp2 7, 7, cr15, cr8, cr9, {7} │ │ │ │ - @ instruction: 0xf8d4e542 │ │ │ │ - vaddl.u8 , d19, d8 │ │ │ │ - ldc 2, cr1, [pc, #528] @ 0xbaf6c │ │ │ │ - @ instruction: 0xf3c37b0e │ │ │ │ - @ instruction: 0xf00103c2 │ │ │ │ - subseq r0, r2, pc, lsl #2 │ │ │ │ - strtmi r9, [r0], -r7, lsl #6 │ │ │ │ - movweq pc, #28677 @ 0x7005 @ │ │ │ │ - movwls r9, #33289 @ 0x8209 │ │ │ │ - strmi r2, [fp], -r1, lsl #4 │ │ │ │ - strbmi r9, [r1], -r6, lsl #4 │ │ │ │ - stc 5, cr0, [sp, #180] @ 0xb4 │ │ │ │ - @ instruction: 0xf53f7b04 │ │ │ │ - ldr sl, [pc, -lr, ror #30]! │ │ │ │ - andhi pc, r0, pc, lsr #7 │ │ │ │ + ldm pc, {r0, r4, r9, sl, pc}^ @ │ │ │ │ + cmppeq sp, r2, lsl r0 @ p-variant is OBSOLETE │ │ │ │ + teqeq lr, r4, asr #2 │ │ │ │ + teqeq r2, r8, lsr r1 │ │ │ │ + @ instruction: 0x0126012c │ │ │ │ + @ instruction: 0xf1000530 │ │ │ │ + @ instruction: 0xf8d4826e │ │ │ │ + vqadd.u8 , , q0 │ │ │ │ + ldrbeq r0, [r9], -sl, lsl #4 │ │ │ │ + ldrbhi pc, [r1, #-256]! @ 0xffffff00 @ │ │ │ │ + smullscc pc, r9, r4, r8 @ │ │ │ │ + blcs 0xcc6d4 │ │ │ │ + cmnpcs r4, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ + orrscs pc, r6, #192, 4 │ │ │ │ + svclt 0x000c6b99 │ │ │ │ + movwcs r2, #17160 @ 0x4308 │ │ │ │ + andcc lr, r2, #3072 @ 0xc00 │ │ │ │ + stc2l 7, cr15, [sl, #932]! @ 0x3a4 │ │ │ │ + vorr.i32 q15, #13893632 @ 0x00d40000 │ │ │ │ + @ instruction: 0xf8d41284 │ │ │ │ + andcs r3, r1, r8, lsl #1 │ │ │ │ + subseq r2, r2, r0, lsl #2 │ │ │ │ + smlabteq r4, sp, r9, lr │ │ │ │ + strbeq pc, [r2, #965] @ 0x3c5 @ │ │ │ │ + @ instruction: 0xf0039209 │ │ │ │ + @ instruction: 0xf006030f │ │ │ │ + strbmi r0, [r9], -r7, lsl #4 │ │ │ │ + strtmi r9, [r0], -r8, lsl #4 │ │ │ │ + strls r2, [r7, #-513] @ 0xfffffdff │ │ │ │ + andls r0, r6, #226492416 @ 0xd800000 │ │ │ │ + svcge 0x006ff53f │ │ │ │ + svclt 0x0000e744 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, sp │ │ │ │ - andeq r0, r0, r1 │ │ │ │ ... │ │ │ │ - ldrdcs pc, [r8], r4 │ │ │ │ - tstpeq pc, r2 @ p-variant is OBSOLETE │ │ │ │ - sbceq pc, r2, #201326595 @ 0xc000003 │ │ │ │ - orrne pc, r4, #201326595 @ 0xc000003 │ │ │ │ - movwls r9, #37383 @ 0x9207 │ │ │ │ - andeq pc, r7, #5 │ │ │ │ - andls r2, r8, #0, 6 │ │ │ │ - andls r2, r6, #268435456 @ 0x10000000 │ │ │ │ + ldrdcc pc, [r8], r4 │ │ │ │ + andeq pc, r7, #6 │ │ │ │ + andcs r9, r1, #8, 4 @ 0x80000000 │ │ │ │ + tstpeq pc, r3 @ p-variant is OBSOLETE │ │ │ │ + movwcs r9, #518 @ 0x206 │ │ │ │ + sbceq pc, r2, #335544323 @ 0x14000003 │ │ │ │ + strne pc, [r4, #965] @ 0x3c5 │ │ │ │ + strls r9, [r9, #-519] @ 0xfffffdf9 │ │ │ │ stmib sp, {r0, r9, sp}^ │ │ │ │ strmi r2, [fp], -r4, lsl #6 │ │ │ │ - andvs pc, r0, #352321536 @ 0x15000000 │ │ │ │ - @ instruction: 0xf0404641 │ │ │ │ - @ instruction: 0x4620829f │ │ │ │ - andcs lr, r0, #5767168 @ 0x580000 │ │ │ │ - movwcs pc, #9155 @ 0x23c3 @ │ │ │ │ - streq r9, [r9, #-520]! @ 0xfffffdf8 │ │ │ │ - stmib sp, {r1, r3, r5, r6, r7, r9, ip, sp, pc}^ │ │ │ │ - andls r3, r7, #335544320 @ 0x14000000 │ │ │ │ - subhi pc, pc, #0, 2 │ │ │ │ + andvs pc, r0, #369098752 @ 0x16000000 │ │ │ │ + @ instruction: 0xf0404649 │ │ │ │ + strtmi r8, [r0], -r6, lsl #5 │ │ │ │ + andcs lr, r0, #32, 14 @ 0x800000 │ │ │ │ + strcs pc, [r2, #-965] @ 0xfffffc3b │ │ │ │ + andls fp, r8, #805306383 @ 0x3000000f │ │ │ │ + strpl lr, [r5, #-2509] @ 0xfffff633 │ │ │ │ + movwls r0, #30002 @ 0x7532 │ │ │ │ + eorshi pc, r9, #0, 2 │ │ │ │ andcs r6, r1, #35, 30 @ 0x8c │ │ │ │ - andls r4, r0, #68157440 @ 0x4100000 │ │ │ │ + andls r4, r0, #76546048 @ 0x4900000 │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ @ instruction: 0xf6444620 │ │ │ │ vrshr.s64 d21, d29, #64 │ │ │ │ ldmdbeq fp, {r0, r2, r9}^ │ │ │ │ @ instruction: 0xf7ef9304 │ │ │ │ - strbt pc, [r3], #2689 @ 0xa81 @ │ │ │ │ - @ instruction: 0xf3c36f20 │ │ │ │ - vmla.f q8, , d2[0] │ │ │ │ - @ instruction: 0xf0051289 │ │ │ │ - blx 0xfecbde3c │ │ │ │ - pldw [r5], #-896 @ 0xfffffc80 │ │ │ │ - b 0x1496a28 │ │ │ │ + ldrbt pc, [fp], #2649 @ 0xa59 @ │ │ │ │ + @ instruction: 0xf3c56f20 │ │ │ │ + @ instruction: 0xf00601c2 │ │ │ │ + vsubl.u8 q8, d5, d7 │ │ │ │ + blx 0xfecc0554 │ │ │ │ + pldw [r6], #-896 @ 0xfffffc80 │ │ │ │ + b 0x1496b38 │ │ │ │ @ instruction: 0xf0001353 │ │ │ │ - vmov.i32 q12, #56832 @ 0x0000de00 │ │ │ │ - @ instruction: 0xf0022541 │ │ │ │ - stccs 2, cr0, [r2, #-28] @ 0xffffffe4 │ │ │ │ - rsbshi pc, r6, #0 │ │ │ │ - @ instruction: 0xf0002d03 │ │ │ │ - stmib sp, {r0, r2, r4, r7, r9, pc}^ │ │ │ │ - stccs 1, cr12, [r1, #-20] @ 0xffffffec │ │ │ │ - andls r4, r7, #68157440 @ 0x4100000 │ │ │ │ + vmlal.u q12, d6, d1[1] │ │ │ │ + @ instruction: 0xf0052641 │ │ │ │ + cdpcs 5, 0, cr0, cr2, cr7, {0} │ │ │ │ + subshi pc, sp, #0 │ │ │ │ + @ instruction: 0xf0002e03 │ │ │ │ + stmib sp, {r2, r3, r4, r5, r6, r9, pc}^ │ │ │ │ + cdpcs 1, 0, cr2, cr1, cr5, {0} │ │ │ │ + strls r4, [r7, #-1609] @ 0xfffff9b7 │ │ │ │ @ instruction: 0xf0009304 │ │ │ │ - @ instruction: 0xf6448284 │ │ │ │ + @ instruction: 0xf644826b │ │ │ │ vbic.i32 d22, #3328 @ 0x00000d00 │ │ │ │ vcgt.s8 d16, d6, d5 │ │ │ │ vsubl.s8 , d16, d13 │ │ │ │ stmdacs r0, {r1, r3, r9} │ │ │ │ sadd16mi fp, sl, r8 │ │ │ │ movwls r2, #769 @ 0x301 │ │ │ │ - blvc 0xe362ec │ │ │ │ + blvc 0xe363fc │ │ │ │ strtmi r2, [r0], -r0, lsl #6 │ │ │ │ - blvc 0x2f64ac │ │ │ │ - @ instruction: 0xf850f7ef │ │ │ │ - stccs 4, cr14, [r0, #-688] @ 0xfffffd50 │ │ │ │ - @ instruction: 0x81adf000 │ │ │ │ - @ instruction: 0xf8d4461d │ │ │ │ - blx 0xfecbb19c │ │ │ │ + blvc 0x2f65bc │ │ │ │ + @ instruction: 0xf828f7ef │ │ │ │ + cdpcs 4, 0, cr14, cr0, cr4, {6} │ │ │ │ + orrshi pc, r9, r0 │ │ │ │ + @ instruction: 0xf8d4462e │ │ │ │ + blx 0xfecbb2ac │ │ │ │ stmdbeq r0, {r7, ip, sp, lr, pc}^ │ │ │ │ - @ instruction: 0xffa2f787 │ │ │ │ + @ instruction: 0xff1af787 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ - @ instruction: 0xf005ac98 │ │ │ │ - ldccs 5, cr0, [ip, #-252]! @ 0xffffff04 │ │ │ │ - ldcge 4, cr15, [r3], {127} @ 0x7f │ │ │ │ + @ instruction: 0xf006acb0 │ │ │ │ + mrccs 6, 1, r0, cr12, cr15, {1} │ │ │ │ + stcge 4, cr15, [fp], #508 @ 0x1fc │ │ │ │ smullscc pc, r9, r4, r8 @ │ │ │ │ @ instruction: 0xf43f2b00 │ │ │ │ - svcvs 0x0023ac8e │ │ │ │ + svcvs 0x0023aca6 │ │ │ │ @ instruction: 0xf0402b00 │ │ │ │ - vqshl.s8 d24, d16, d30 │ │ │ │ + vshl.s8 d24, d15, d30 │ │ │ │ vbic.i32 q9, #1024 @ 0x00000400 │ │ │ │ andcs r2, r0, #1476395010 @ 0x58000002 │ │ │ │ - blvs 0xff70c744 │ │ │ │ - ldc2 7, cr15, [ip, #932]! @ 0x3a4 │ │ │ │ + blvs 0xff70c854 │ │ │ │ + ldc2 7, cr15, [r4, #-932]! @ 0xfffffc5c │ │ │ │ strvs r6, [r3, #3427]! @ 0xd63 │ │ │ │ @ instruction: 0xf7ef2010 │ │ │ │ - movwcs pc, #11433 @ 0x2ca9 @ │ │ │ │ - ldrbt r6, [pc], #-227 @ 0xbaed8 │ │ │ │ - @ instruction: 0xf0002d00 │ │ │ │ - vand d24, d16, d4 │ │ │ │ - @ instruction: 0x064d187f │ │ │ │ - strbhi pc, [r9], #256 @ 0x100 @ │ │ │ │ - @ instruction: 0xf57f0408 │ │ │ │ - @ instruction: 0xf794ac6e │ │ │ │ - b 0x14bac38 │ │ │ │ - vhsub.s8 q8, q7, q4 │ │ │ │ - vmvn.i16 q9, #4 @ 0x0004 │ │ │ │ - @ instruction: 0x46052896 │ │ │ │ - ldrsbtne pc, [r8], -r8 @ │ │ │ │ - @ instruction: 0xffc2f799 │ │ │ │ + movwcs pc, #11393 @ 0x2c81 @ │ │ │ │ + ldr r6, [r7], #227 @ 0xe3 │ │ │ │ + @ instruction: 0xf0002e00 │ │ │ │ + vand q12, q0, q15 │ │ │ │ + @ instruction: 0x064b167f │ │ │ │ + strthi pc, [r8], #256 @ 0x100 │ │ │ │ + @ instruction: 0xf57f040d │ │ │ │ + @ instruction: 0xf794ac86 │ │ │ │ + rsbseq pc, r2, r9, asr #29 │ │ │ │ + ldrbtcs pc, [r4], -lr, asr #4 @ │ │ │ │ + ldrcs pc, [r6], r0, asr #5 │ │ │ │ + blvs 0xfed0c824 │ │ │ │ + @ instruction: 0xff3cf799 │ │ │ │ andeq pc, r3, #111 @ 0x6f │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ - blx 0xfe178d7e │ │ │ │ - stmiavs r2!, {r0, r5, r6, r8, sl, fp, sp, lr} │ │ │ │ - bne 0x154c79c │ │ │ │ - ldrsbtne pc, [r8], -r8 @ │ │ │ │ - andeq pc, r1, #66 @ 0x42 │ │ │ │ - stc2 7, cr15, [ip, #932] @ 0x3a4 │ │ │ │ - rscvs r2, r2, r3, lsl #4 │ │ │ │ - @ instruction: 0xf06f4629 │ │ │ │ - @ instruction: 0xf8d80201 │ │ │ │ - @ instruction: 0xf79a003c │ │ │ │ - strtmi pc, [r8], -pc, ror #22 │ │ │ │ + blx 0xffff8e88 │ │ │ │ + stclvs 8, cr6, [r2, #-652]! @ 0xfffffd74 │ │ │ │ + blvs 0xfed0c8a8 │ │ │ │ + @ instruction: 0xf0421a9a │ │ │ │ + @ instruction: 0xf7e90201 │ │ │ │ + movwcs pc, #15623 @ 0x3d07 @ │ │ │ │ + @ instruction: 0xf06f60e3 │ │ │ │ + strtmi r0, [r9], -r1, lsl #4 │ │ │ │ + @ instruction: 0xf79a6bf0 │ │ │ │ + strtmi pc, [r8], -fp, ror #21 │ │ │ │ strtmi r2, [r9], -r1, lsl #4 │ │ │ │ - blx 0x1b78dae │ │ │ │ + blx 0xffa78eb4 │ │ │ │ @ instruction: 0xf6464628 │ │ │ │ vsubw.s8 q11, q0, d20 │ │ │ │ vcge.s8 d18, d16, d6 │ │ │ │ ldmdavs r9, {r0, r2, r3, r6, r9, ip} │ │ │ │ - mrc2 7, 6, pc, cr14, cr12, {4} │ │ │ │ + mrc2 7, 2, pc, cr10, cr12, {4} │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ - ldrt r6, [fp], #-1443 @ 0xfffffa5d │ │ │ │ - movwls r4, #9760 @ 0x2620 │ │ │ │ - @ instruction: 0xf9c4f7f0 │ │ │ │ - vstrcs d9, [r0, #-8] │ │ │ │ - ldcge 4, cr15, [pc], {127} @ 0x7f │ │ │ │ - @ instruction: 0x4603e414 │ │ │ │ - andcs r4, r9, #68157440 @ 0x4100000 │ │ │ │ + ldrb r6, [r7], #-1443 @ 0xfffffa5d │ │ │ │ @ instruction: 0xf7f04620 │ │ │ │ - strt pc, [fp], #-3335 @ 0xfffff2f9 │ │ │ │ - strbmi r4, [r1], -r3, lsl #12 │ │ │ │ + @ instruction: 0x2e00f9a1 │ │ │ │ + ldcge 4, cr15, [sp], #508 @ 0x1fc │ │ │ │ + @ instruction: 0x4649e432 │ │ │ │ + strtmi r2, [r0], -r9, lsl #4 │ │ │ │ + stc2l 7, cr15, [r6], #960 @ 0x3c0 │ │ │ │ + strbmi lr, [r9], -sl, asr #8 │ │ │ │ strtmi r2, [r0], -r0, lsl #4 │ │ │ │ - stc2 7, cr15, [r0, #-960] @ 0xfffffc40 │ │ │ │ - strmi lr, [r3], -r4, lsr #8 │ │ │ │ - andcs r4, r1, #68157440 @ 0x4100000 │ │ │ │ - @ instruction: 0xf7f04620 │ │ │ │ - ldr pc, [sp], #-3321 @ 0xfffff307 │ │ │ │ - strbmi r4, [r1], -r3, lsl #12 │ │ │ │ + stc2l 7, cr15, [r0], #960 @ 0x3c0 │ │ │ │ + strbmi lr, [r9], -r4, asr #8 │ │ │ │ + strtmi r2, [r0], -r1, lsl #4 │ │ │ │ + ldc2l 7, cr15, [sl], {240} @ 0xf0 │ │ │ │ + @ instruction: 0x4649e43e │ │ │ │ strtmi r2, [r0], -r2, lsl #4 │ │ │ │ - ldc2l 7, cr15, [r2], #960 @ 0x3c0 │ │ │ │ - @ instruction: 0x4603e416 │ │ │ │ - andcs r4, r8, #68157440 @ 0x4100000 │ │ │ │ - @ instruction: 0xf7f04620 │ │ │ │ - str pc, [pc], #-3307 @ 0xbafb8 │ │ │ │ - strbmi r4, [r1], -r3, lsl #12 │ │ │ │ + ldc2l 7, cr15, [r4], {240} @ 0xf0 │ │ │ │ + @ instruction: 0x4649e438 │ │ │ │ + strtmi r2, [r0], -r8, lsl #4 │ │ │ │ + stc2l 7, cr15, [lr], {240} @ 0xf0 │ │ │ │ + @ instruction: 0x4649e432 │ │ │ │ strtmi r2, [r0], -r0, lsl #4 │ │ │ │ - ldc2 7, cr15, [r0, #960] @ 0x3c0 │ │ │ │ + ldc2l 7, cr15, [r4, #-960]! @ 0xfffffc40 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ - str sl, [r5], #-3072 @ 0xfffff400 │ │ │ │ - strbmi r4, [r1], -r3, lsl #12 │ │ │ │ - strtmi r2, [r0], -r1, lsl #4 │ │ │ │ - stc2 7, cr15, [r6, #960] @ 0x3c0 │ │ │ │ - @ instruction: 0xf43f2800 │ │ │ │ - @ instruction: 0xf7ffabf6 │ │ │ │ - addslt fp, r8, #257024 @ 0x3ec00 │ │ │ │ - streq pc, [r7, #-5] │ │ │ │ - blvc 0xfe5f6468 │ │ │ │ - stmdbeq r2, {r8, r9, sp} │ │ │ │ - @ instruction: 0xf0024641 │ │ │ │ - vsubl.u8 q8, d0, d8 │ │ │ │ - rsbmi r0, sl, r3, asr #1 │ │ │ │ - bcs 0x41f01c │ │ │ │ - andls r9, r5, #1610612736 @ 0x60000000 │ │ │ │ - svclt 0x000c4620 │ │ │ │ - andcs r2, r1, #536870912 @ 0x20000000 │ │ │ │ + strt sl, [r9], #-3108 @ 0xfffff3dc │ │ │ │ + andcs r4, r1, #76546048 @ 0x4900000 │ │ │ │ + @ instruction: 0xf7f04620 │ │ │ │ + stmdacs r0, {r0, r1, r3, r5, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + ldcge 4, cr15, [fp], {63} @ 0x3f │ │ │ │ + stmdbeq fp!, {r5, sl, sp, lr, pc} │ │ │ │ + streq pc, [r7], -r6 │ │ │ │ + movweq pc, #32771 @ 0x8003 @ │ │ │ │ + blvc 0xfe476560 │ │ │ │ + @ instruction: 0x46494073 │ │ │ │ + movwls r2, #23309 @ 0x5b0d │ │ │ │ + andcs fp, r2, #12, 30 @ 0x30 │ │ │ │ + movwls r2, #25089 @ 0x6201 │ │ │ │ + movwcs r4, #1568 @ 0x620 │ │ │ │ @ instruction: 0xf6449200 │ │ │ │ vrshr.s64 d21, d29, #64 │ │ │ │ - movwls r0, #16901 @ 0x4205 │ │ │ │ - blvc 0x2f6650 │ │ │ │ - @ instruction: 0xffeaf7ee │ │ │ │ - bllt 0xff779020 │ │ │ │ - ldc 2, cr11, [pc, #-608] @ 0xbadc8 │ │ │ │ - @ instruction: 0xf0057ba3 │ │ │ │ - movwcs r0, #1287 @ 0x507 │ │ │ │ - strbmi r0, [r1], -r2, lsl #18 │ │ │ │ - andeq pc, r8, #2 │ │ │ │ - sbceq pc, r3, r0, asr #7 │ │ │ │ - andls r4, r7, sl, rrx │ │ │ │ - andcs lr, r5, #3358720 @ 0x334000 │ │ │ │ + vsubl.u8 q8, d5, d5 │ │ │ │ + movwls r0, #17859 @ 0x45c3 │ │ │ │ + stc 5, cr9, [sp, #28] │ │ │ │ + @ instruction: 0xf7ee7b08 │ │ │ │ + str pc, [r1], #-4049 @ 0xfffff02f │ │ │ │ + @ instruction: 0xed1f092a │ │ │ │ + @ instruction: 0xf0067b9b │ │ │ │ + @ instruction: 0xf0020607 │ │ │ │ + rsbsmi r0, r2, r8, lsl #4 │ │ │ │ + stmib sp, {r8, r9, sp}^ │ │ │ │ + strbmi r2, [r9], -r5, lsl #4 │ │ │ │ movwls r4, #1568 @ 0x620 │ │ │ │ sbcvc pc, r5, #72351744 @ 0x4500000 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ - stc 5, cr2, [sp, #4] │ │ │ │ - strls r7, [r4, #-2824] @ 0xfffff4f8 │ │ │ │ - @ instruction: 0xff60f7ee │ │ │ │ - bllt 0xfeff905c │ │ │ │ - streq pc, [r7, #5] │ │ │ │ - biceq pc, r3, #201326595 @ 0xc000003 │ │ │ │ - movwls r2, #19840 @ 0x4d80 │ │ │ │ - teqphi r2, #0 @ p-variant is OBSOLETE │ │ │ │ - blge 0xfebb8970 │ │ │ │ - @ instruction: 0xf47f2d00 │ │ │ │ - strbmi sl, [r1], -r8, lsr #23 │ │ │ │ - @ instruction: 0xf7ec4620 │ │ │ │ - stmdacs r0, {r0, r2, r4, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ - blge 0xfe938184 │ │ │ │ - bllt 0xfea79088 │ │ │ │ - @ instruction: 0xf005b298 │ │ │ │ - ldc 5, cr0, [pc, #-28] @ 0xbb078 │ │ │ │ - movwcs r7, #3006 @ 0xbbe │ │ │ │ - strbmi r0, [r1], -r2, lsl #18 │ │ │ │ - andeq pc, r8, #2 │ │ │ │ - sbceq pc, r3, r0, asr #7 │ │ │ │ - andls r4, r7, sl, rrx │ │ │ │ - andls r2, r6, #53248 @ 0xd000 │ │ │ │ - strtmi r9, [r0], -r5, lsl #4 │ │ │ │ + strbeq pc, [r3, #965] @ 0x3c5 @ │ │ │ │ + blvc 0x2f6774 │ │ │ │ + strcs r9, [r1, #-1287] @ 0xfffffaf9 │ │ │ │ + @ instruction: 0xf7ee9504 │ │ │ │ + @ instruction: 0xf7ffff49 │ │ │ │ + @ instruction: 0xf006bbe5 │ │ │ │ + vrsubhn.i16 d16, , │ │ │ │ + cdpcs 5, 8, cr0, cr0, cr3, {6} │ │ │ │ + @ instruction: 0xf0009504 │ │ │ │ + @ instruction: 0xf63f8322 │ │ │ │ + @ instruction: 0x2e00abd4 │ │ │ │ + blge 0xff538364 │ │ │ │ + strtmi r4, [r0], -r9, asr #12 │ │ │ │ + blx 0x2079120 │ │ │ │ + @ instruction: 0xf43f2800 │ │ │ │ + @ instruction: 0xf7ffabca │ │ │ │ + stmdbeq fp!, {r0, r1, r2, r3, r6, r7, r8, r9, fp, ip, sp, pc} │ │ │ │ + streq pc, [r7], -r6 │ │ │ │ + movweq pc, #32771 @ 0x8003 @ │ │ │ │ + blvc 0xfeeb6604 │ │ │ │ + @ instruction: 0x46494073 │ │ │ │ + movwls r2, #23309 @ 0x5b0d │ │ │ │ andcs fp, r1, #20, 30 @ 0x50 │ │ │ │ - andls r2, r0, #536870912 @ 0x20000000 │ │ │ │ - eorsvs pc, sp, #68, 12 @ 0x4400000 │ │ │ │ - andeq pc, r5, #192, 4 │ │ │ │ - stc 3, cr9, [sp, #16] │ │ │ │ + movwls r2, #25090 @ 0x6202 │ │ │ │ + movwcs r4, #1568 @ 0x620 │ │ │ │ + @ instruction: 0xf6449200 │ │ │ │ + vmvn.i32 d22, #3328 @ 0x00000d00 │ │ │ │ + vsubl.u8 q8, d5, d5 │ │ │ │ + movwls r0, #17859 @ 0x45c3 │ │ │ │ + stc 5, cr9, [sp, #28] │ │ │ │ @ instruction: 0xf7ee7b08 │ │ │ │ - @ instruction: 0xf7ffff29 │ │ │ │ - @ instruction: 0xf3c5bb85 │ │ │ │ - vsubl.u8 , d19, d1 │ │ │ │ - @ instruction: 0xf00503c2 │ │ │ │ - bcs 0x13c4f8 │ │ │ │ - adchi pc, lr, #0 │ │ │ │ - @ instruction: 0xf0002a03 │ │ │ │ - bcs 0x11bb6c │ │ │ │ - addhi pc, r1, #0 │ │ │ │ - movwpl lr, #27085 @ 0x69cd │ │ │ │ - rsbseq pc, r5, #1342177284 @ 0x50000004 │ │ │ │ - andeq pc, r5, #192, 4 │ │ │ │ - strbmi r2, [r1], -r0, lsl #6 │ │ │ │ - movwcs r9, #4864 @ 0x1300 │ │ │ │ - blvc 0xff576780 │ │ │ │ + @ instruction: 0xf7ffff13 │ │ │ │ + @ instruction: 0xf3c6bbaf │ │ │ │ + vsubw.u8 , , d1 │ │ │ │ + @ instruction: 0xf00605c2 │ │ │ │ + blcs 0x13c9e4 │ │ │ │ + adchi pc, r0, #0 │ │ │ │ + @ instruction: 0xf0002b03 │ │ │ │ + blcs 0x11bc20 │ │ │ │ + rsbshi pc, r3, #0 │ │ │ │ + vcgt.s8 d18, d5, d0 │ │ │ │ + vmvn.i32 q8, #1280 @ 0x00000500 │ │ │ │ + movwls r0, #517 @ 0x205 │ │ │ │ + movwcs r4, #5705 @ 0x1649 │ │ │ │ + strvs lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ + blvc 0xff53686c │ │ │ │ stc 6, cr4, [sp, #128] @ 0x80 │ │ │ │ - vldr d7, [pc, #32] @ 0xbb12c │ │ │ │ - vstr d7, [sp, #840] @ 0x348 │ │ │ │ + vldr d7, [pc, #32] @ 0xbb218 │ │ │ │ + vstr d7, [sp, #812] @ 0x32c │ │ │ │ @ instruction: 0xf7ee7b04 │ │ │ │ - @ instruction: 0xf7ffff03 │ │ │ │ - svcvs 0x0020bb5f │ │ │ │ - biceq pc, r2, r3, asr #7 │ │ │ │ - addne pc, r1, #335544323 @ 0x14000003 │ │ │ │ - streq pc, [r7, #-5] │ │ │ │ + @ instruction: 0xf7fffeed │ │ │ │ + svcvs 0x0020bb89 │ │ │ │ + addne pc, r1, #402653187 @ 0x18000003 │ │ │ │ + strbeq pc, [r2, #965] @ 0x3c5 @ │ │ │ │ + streq pc, [r7], -r6 │ │ │ │ @ instruction: 0xf380fab0 │ │ │ │ - b 0x1485938 │ │ │ │ + b 0x1485a24 │ │ │ │ @ instruction: 0xf0001353 │ │ │ │ - bcs 0x19bc04 │ │ │ │ - addshi pc, sp, #0 │ │ │ │ + bcs 0x19bcb4 │ │ │ │ + addhi pc, lr, #0 │ │ │ │ @ instruction: 0xf0002a01 │ │ │ │ - andcs r8, r1, #1879048200 @ 0x70000008 │ │ │ │ - andls r9, r0, #8, 2 │ │ │ │ - strtmi r4, [r0], -r1, asr #12 │ │ │ │ - adcspl pc, sp, #68, 12 @ 0x4400000 │ │ │ │ - andeq pc, r5, #192, 4 │ │ │ │ - strpl lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ - strcs r9, [r0, #-772] @ 0xfffffcfc │ │ │ │ - strcs r9, [r2, #-1285] @ 0xfffffafb │ │ │ │ + andcs r8, r1, #-1879048185 @ 0x90000007 │ │ │ │ + andls r4, r0, #76546048 @ 0x4900000 │ │ │ │ + @ instruction: 0xf6444620 │ │ │ │ + vrshr.s64 d21, d29, #64 │ │ │ │ + strls r0, [r8, #-517] @ 0xfffffdfb │ │ │ │ + stmib sp, {r8, sl, sp}^ │ │ │ │ + strls r6, [r5, #-1542] @ 0xfffff9fa │ │ │ │ + movwls r2, #17666 @ 0x4502 │ │ │ │ @ instruction: 0xf7ef9509 │ │ │ │ - @ instruction: 0xf7fff817 │ │ │ │ - vbic.i16 d27, #46848 @ 0xb700 │ │ │ │ - svcvs 0x002302c2 │ │ │ │ - orrne pc, r1, r5, asr #7 │ │ │ │ - streq pc, [r7, #-5] │ │ │ │ + @ instruction: 0xf7fff801 │ │ │ │ + svcvs 0x0023bb61 │ │ │ │ + addne pc, r1, #402653187 @ 0x18000003 │ │ │ │ + strbeq pc, [r2, #965] @ 0x3c5 @ │ │ │ │ + streq pc, [r7], -r6 │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ - b 0x1485588 │ │ │ │ + b 0x1485a74 │ │ │ │ @ instruction: 0xf0001353 │ │ │ │ - stmdbcs r3, {r1, r4, r9, pc} │ │ │ │ - mvnshi pc, r0 │ │ │ │ - @ instruction: 0xf0002901 │ │ │ │ - ldc 2, cr8, [pc, #128] @ 0xbb214 │ │ │ │ - strbmi r7, [r1], -lr, lsr #23 │ │ │ │ - strtmi r9, [r0], -r7, lsl #4 │ │ │ │ - andls r2, r0, #268435456 @ 0x10000000 │ │ │ │ - sbceq pc, r1, #1342177284 @ 0x50000004 │ │ │ │ - andeq pc, r5, #192, 4 │ │ │ │ - strpl lr, [r5, #-2509] @ 0xfffff633 │ │ │ │ + bcs 0x19ba84 │ │ │ │ + mvnhi pc, r0 │ │ │ │ + @ instruction: 0xf0002a01 │ │ │ │ + ldc 2, cr8, [pc, #72] @ 0xbb2c8 │ │ │ │ + andcs r7, r1, #177152 @ 0x2b400 │ │ │ │ + andls r4, r0, #76546048 @ 0x4900000 │ │ │ │ + vmax.s8 d20, d5, d16 │ │ │ │ + vmlal.s q8, d16, d1[0] │ │ │ │ + strls r0, [r7, #-517] @ 0xfffffdfb │ │ │ │ + strvs lr, [r5], -sp, asr #19 │ │ │ │ stc 3, cr9, [sp, #16] │ │ │ │ @ instruction: 0xf7ee7b08 │ │ │ │ - @ instruction: 0xf7fffeb3 │ │ │ │ - ldmdbeq r9, {r0, r1, r2, r3, r8, r9, fp, ip, sp, pc} │ │ │ │ - rscpl pc, r8, #35 @ 0x23 │ │ │ │ + @ instruction: 0xf7fffe9d │ │ │ │ + stmdbeq r9!, {r0, r3, r4, r5, r8, r9, fp, ip, sp, pc} │ │ │ │ + mvnpl pc, #37 @ 0x25 │ │ │ │ orrvc pc, r0, r1 │ │ │ │ - tstmi r1, #32, 12 @ 0x2000000 │ │ │ │ - @ instruction: 0xf0419302 │ │ │ │ - @ instruction: 0xf0215180 │ │ │ │ - blls 0x17b098 │ │ │ │ - @ instruction: 0xf43f2800 │ │ │ │ - @ instruction: 0xf7ffabe8 │ │ │ │ - @ instruction: 0xf8d4bafd │ │ │ │ - streq r1, [sp, #208] @ 0xd0 │ │ │ │ - strbeq sp, [sl], -pc, lsl #8 │ │ │ │ - blge 0xff8b86e8 │ │ │ │ - blt 0xffc391ec │ │ │ │ - @ instruction: 0x46204619 │ │ │ │ - @ instruction: 0xf0019302 │ │ │ │ - blls 0x17a250 │ │ │ │ + tstmi r9, #32, 12 @ 0x2000000 │ │ │ │ + orrpl pc, r0, r1, asr #32 │ │ │ │ + @ instruction: 0xffc4f021 │ │ │ │ + @ instruction: 0xf43f2800 │ │ │ │ + @ instruction: 0xf7ffac10 │ │ │ │ + @ instruction: 0xf8d4bb29 │ │ │ │ + streq r1, [r8, #208] @ 0xd0 │ │ │ │ + strbeq sp, [fp], -sp, lsl #8 │ │ │ │ + stcge 5, cr15, [r7], {63} @ 0x3f │ │ │ │ + bllt 0x7392d4 │ │ │ │ + strtmi r4, [r0], -r9, lsr #12 │ │ │ │ + stc2 0, cr15, [r6], {1} │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ - @ instruction: 0xf7ffabd4 │ │ │ │ - streq fp, [r8], r9, ror #21 │ │ │ │ - bge 0xff538808 │ │ │ │ - ldc 4, cr14, [pc, #520] @ 0xbb418 │ │ │ │ - movwcs r7, #2963 @ 0xb93 │ │ │ │ + @ instruction: 0xf7ffabfe │ │ │ │ + pkhbteq fp, sl, r7, lsl #22 │ │ │ │ + bge 0xb88ec │ │ │ │ + ldc 4, cr14, [pc, #668] @ 0xbb590 │ │ │ │ + movwcs r7, #2958 @ 0xb8e │ │ │ │ andne lr, r6, #3358720 @ 0x334000 │ │ │ │ andcs r4, r1, #32, 12 @ 0x2000000 │ │ │ │ - andls r4, r0, #68157440 @ 0x4100000 │ │ │ │ + andls r4, r0, #76546048 @ 0x4900000 │ │ │ │ eorsvs pc, sp, #68, 12 @ 0x4400000 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ stc 3, cr9, [sp, #32] │ │ │ │ @ instruction: 0xf7ef7b04 │ │ │ │ - @ instruction: 0xf7fff813 │ │ │ │ - @ instruction: 0xf794bad1 │ │ │ │ - @ instruction: 0xf8d4fdad │ │ │ │ - vshr.u64 , q0, #59 │ │ │ │ - strmi r0, [r0], sl, lsl #10 │ │ │ │ + @ instruction: 0xf7fff801 │ │ │ │ + @ instruction: 0xf794baff │ │ │ │ + @ instruction: 0xf8d4fd3b │ │ │ │ + vshr.u64 , q0, #58 │ │ │ │ + strmi r0, [r6], -sl, lsl #10 │ │ │ │ @ instruction: 0xf100065b │ │ │ │ - rsbeq r8, sp, r5, lsr #6 │ │ │ │ - andeq pc, r1, #69 @ 0x45 │ │ │ │ + rsbeq r8, sl, sl, lsl r3 │ │ │ │ ldrbcs pc, [r4, #-590]! @ 0xfffffdb2 @ │ │ │ │ ldrcs pc, [r6, #704] @ 0x2c0 │ │ │ │ + andeq pc, r1, #66 @ 0x42 │ │ │ │ @ instruction: 0xf7996ba9 │ │ │ │ - stmiavs r3!, {r0, r1, r2, r4, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmiavs r3!, {r0, r2, r5, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ strtmi r6, [r0], -r2, ror #26 │ │ │ │ - bne 0xfe75610c │ │ │ │ + bne 0xfe7561f0 │ │ │ │ andeq pc, r1, #66 @ 0x42 │ │ │ │ - blx 0xffaf9216 │ │ │ │ + blx 0x1e792fa │ │ │ │ rscvs r2, r3, r3, lsl #6 │ │ │ │ andeq pc, r1, #111 @ 0x6f │ │ │ │ - blvs 0xffaccb80 │ │ │ │ - @ instruction: 0xf9ccf79a │ │ │ │ - andcs r4, r1, #64, 12 @ 0x4000000 │ │ │ │ - @ instruction: 0xf79a4641 │ │ │ │ - strbmi pc, [r0], -r7, asr #19 @ │ │ │ │ - stmib sp, {r0, r1, r3, r4, r6, r9, sl, sp, lr, pc}^ │ │ │ │ - @ instruction: 0xf7943202 │ │ │ │ - blls 0x17a894 │ │ │ │ - cmnpcs r4, lr, asr #4 @ p-variant is OBSOLETE │ │ │ │ - orrscs pc, r6, r0, asr #5 │ │ │ │ - @ instruction: 0xf8514605 │ │ │ │ - @ instruction: 0xf7991023 │ │ │ │ - stmdals r3, {r0, r1, r3, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ - blx 0xc79104 │ │ │ │ - strmi r4, [r2], -r9, lsr #12 │ │ │ │ - @ instruction: 0xf7ea4628 │ │ │ │ - @ instruction: 0xf7fffe87 │ │ │ │ - blx 0x1169cf4 │ │ │ │ - strbmi pc, [r1], -r3, lsl #6 @ │ │ │ │ - @ instruction: 0x462043db │ │ │ │ - movweq pc, #4099 @ 0x1003 @ │ │ │ │ - @ instruction: 0xf7f69308 │ │ │ │ - @ instruction: 0xf7fffb15 │ │ │ │ - strtmi fp, [r0], -r1, lsl #21 │ │ │ │ - @ instruction: 0xf93af7f7 │ │ │ │ - blt 0x1ff92dc │ │ │ │ - ldrsbne pc, [r0], #132 @ 0x84 @ │ │ │ │ - stmdaeq sl, {r0, r2, r6, r7, r8, r9, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0xf002e5fb │ │ │ │ - tstls r7, pc, lsl r2 │ │ │ │ - strbmi r9, [r1], -r8, lsl #4 │ │ │ │ - strtmi r2, [r0], -r1, lsl #4 │ │ │ │ + blvs 0xffaccc24 │ │ │ │ + @ instruction: 0xf95af79a │ │ │ │ + andcs r4, r1, #48, 12 @ 0x3000000 │ │ │ │ + @ instruction: 0xf79a4631 │ │ │ │ + @ instruction: 0x4630f955 │ │ │ │ + movwls lr, #13933 @ 0x366d │ │ │ │ + stc2 7, cr15, [lr, #-592] @ 0xfffffdb0 │ │ │ │ + rsbscs pc, r4, #-536870908 @ 0xe0000004 │ │ │ │ + addscs pc, r6, #192, 4 │ │ │ │ + @ instruction: 0xf8524606 │ │ │ │ + @ instruction: 0xf7991025 │ │ │ │ + stmdals r3, {r0, r1, r3, r4, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf9bef795 │ │ │ │ + @ instruction: 0x46024631 │ │ │ │ + @ instruction: 0xf7ea4630 │ │ │ │ + @ instruction: 0xf7fffe17 │ │ │ │ + @ instruction: 0x412bbabd │ │ │ │ + bicsmi r4, fp, #76546048 @ 0x4900000 │ │ │ │ + @ instruction: 0xf0034620 │ │ │ │ + movwls r0, #33537 @ 0x8301 │ │ │ │ + blx 0x27938a │ │ │ │ + blt 0xfed793b0 │ │ │ │ + @ instruction: 0xf7f74620 │ │ │ │ + @ instruction: 0xf7fff92b │ │ │ │ + @ instruction: 0xf8d4baad │ │ │ │ + vshr.u64 , q0, #58 │ │ │ │ + ldr r0, [r4], -sl, lsl #12 │ │ │ │ + strtmi r9, [r0], -r7, lsl #2 │ │ │ │ + andcs lr, r5, #3358720 @ 0x334000 │ │ │ │ + andcs r4, r1, #76546048 @ 0x4900000 │ │ │ │ @ instruction: 0xf6449200 │ │ │ │ vrshr.s64 d21, d29, #64 │ │ │ │ - strcs r0, [r2, #-517] @ 0xfffffdfb │ │ │ │ - @ instruction: 0xcc05e9cd │ │ │ │ - strls r9, [r9, #-772] @ 0xfffffcfc │ │ │ │ - cdp2 7, 7, cr15, cr2, cr14, {7} │ │ │ │ - blt 0x1979310 │ │ │ │ - strtmi r2, [r0], -r0, lsl #4 │ │ │ │ - strtmi lr, [r0], -r3, lsr #9 │ │ │ │ - strls fp, [r4, #-749] @ 0xfffffd13 │ │ │ │ - stc2l 7, cr15, [ip], {239} @ 0xef │ │ │ │ - blt 0x16f9324 │ │ │ │ - @ instruction: 0xf6449207 │ │ │ │ - vbic.i32 d22, #851968 @ 0x000d0000 │ │ │ │ - movwls r0, #17669 @ 0x4505 │ │ │ │ - addne pc, sp, #1610612740 @ 0x60000004 │ │ │ │ - andeq pc, sl, #192, 4 │ │ │ │ + @ instruction: 0xf0050205 │ │ │ │ + movwls r0, #17695 @ 0x451f │ │ │ │ + strcs r9, [r2, #-1288] @ 0xfffffaf8 │ │ │ │ + @ instruction: 0xf7ee9509 │ │ │ │ + @ instruction: 0xf7fffe63 │ │ │ │ + andcs fp, r0, #602112 @ 0x93000 │ │ │ │ + strb r4, [r2], #1568 @ 0x620 │ │ │ │ + rscslt r4, r6, #32, 12 @ 0x2000000 │ │ │ │ + @ instruction: 0xf7ef9604 │ │ │ │ + @ instruction: 0xf7fffcbd │ │ │ │ + stmib sp, {r0, r3, r7, r9, fp, ip, sp, pc}^ │ │ │ │ + movwcs r3, #260 @ 0x104 │ │ │ │ + vhsub.s8 d25, d6, d6 │ │ │ │ + vsubl.s8 , d16, d13 │ │ │ │ + strls r0, [r7, #-522] @ 0xfffffdf6 │ │ │ │ + ldrvs pc, [sp, #-1604]! @ 0xfffff9bc │ │ │ │ + streq pc, [r5, #-704] @ 0xfffffd40 │ │ │ │ + svclt 0x00184298 │ │ │ │ + strbmi r4, [r9], -sl, lsr #12 │ │ │ │ + andls r2, r0, r1 │ │ │ │ + movwls r4, #34336 @ 0x8620 │ │ │ │ + @ instruction: 0xff72f7ee │ │ │ │ + blt 0x1cf9434 │ │ │ │ + andcs r4, r0, #32, 12 @ 0x2000000 │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ - addsmi r1, r8, #1280 @ 0x500 │ │ │ │ - qadd16mi fp, sl, r8 │ │ │ │ - andcs r4, r1, r1, asr #12 │ │ │ │ - strtmi r9, [r0], -r0 │ │ │ │ - @ instruction: 0xf7ee9308 │ │ │ │ - @ instruction: 0xf7ffff81 │ │ │ │ - @ instruction: 0x4620ba3f │ │ │ │ - movwcs r2, #512 @ 0x200 │ │ │ │ - movwcs lr, #35277 @ 0x89cd │ │ │ │ - @ instruction: 0xf93ef7f7 │ │ │ │ - blt 0xe79368 │ │ │ │ - @ instruction: 0x1c05e9cd │ │ │ │ - strbmi r4, [r1], -r0, lsr #12 │ │ │ │ - andls r9, r7, #4, 6 @ 0x10000000 │ │ │ │ - movwls r2, #33536 @ 0x8300 │ │ │ │ - @ instruction: 0xf8e8f7f7 │ │ │ │ - blt 0xb79380 │ │ │ │ - svcvs 0x0020f5b2 │ │ │ │ - sbchi pc, pc, r0, asr #32 │ │ │ │ - stmiaeq r2, {r0, r1, r6, r7, r8, r9, ip, sp, lr, pc}^ │ │ │ │ - ldrsbcc pc, [r0], #132 @ 0x84 @ │ │ │ │ - andeq pc, r7, #5 │ │ │ │ - andls r0, r2, #110100480 @ 0x6900000 │ │ │ │ + @ instruction: 0xf7f72308 │ │ │ │ + @ instruction: 0xf7fff92f │ │ │ │ + stmib sp, {r0, r1, r2, r5, r6, r9, fp, ip, sp, pc}^ │ │ │ │ + strtmi r3, [r0], -r4, lsl #2 │ │ │ │ + movwcs r4, #1609 @ 0x649 │ │ │ │ + strls r9, [r7, #-518] @ 0xfffffdfa │ │ │ │ + @ instruction: 0xf7f79308 │ │ │ │ + @ instruction: 0xf7fff8d9 │ │ │ │ + @ instruction: 0xf5b3ba5b │ │ │ │ + @ instruction: 0xf0406f20 │ │ │ │ + @ instruction: 0xf8d480c8 │ │ │ │ + vshr.u64 , q0, #59 │ │ │ │ + @ instruction: 0xf00609c2 │ │ │ │ + ldrbteq r0, [r6], -r7, lsl #10 │ │ │ │ biceq pc, r0, #201326595 @ 0xc000003 │ │ │ │ - sbcshi pc, r9, r0, lsl #2 │ │ │ │ + sbcshi pc, r3, r0, lsl #2 │ │ │ │ @ instruction: 0xf43f2b00 │ │ │ │ - @ instruction: 0xf794aa10 │ │ │ │ - vfma.f32 , q15, │ │ │ │ + @ instruction: 0xf794aa42 │ │ │ │ + @ instruction: 0xf24efc85 │ │ │ │ vbic.i32 q9, #1024 @ 0x00000400 │ │ │ │ - @ instruction: 0x46052396 │ │ │ │ - eorne pc, r8, r3, asr r8 @ │ │ │ │ - stc2 7, cr15, [r0, #-612] @ 0xfffffd9c │ │ │ │ - strtmi r4, [r8], -r9, lsr #12 │ │ │ │ - blx 0xff9238 │ │ │ │ - strtmi r9, [sl], -r2, lsl #18 │ │ │ │ + @ instruction: 0x46062396 │ │ │ │ + eorne pc, r9, r3, asr r8 @ │ │ │ │ + ldc2 7, cr15, [r2], {153} @ 0x99 │ │ │ │ + @ instruction: 0x46304631 │ │ │ │ + @ instruction: 0xf9cef79c │ │ │ │ + @ instruction: 0x46294632 │ │ │ │ @ instruction: 0xf7ec4620 │ │ │ │ - @ instruction: 0xf7fffd8d │ │ │ │ - vmlsl.u8 , d3, d1 │ │ │ │ - movwls r2, #33538 @ 0x8302 │ │ │ │ - ldrdcc pc, [r8], r4 │ │ │ │ - strbmi fp, [r1], -sp, ror #5 │ │ │ │ - @ instruction: 0xf0032202 │ │ │ │ - strtmi r0, [r0], -pc, lsl #6 │ │ │ │ - strls r0, [r9, #-173] @ 0xffffff53 │ │ │ │ - strls r2, [r4, #-1281] @ 0xfffffaff │ │ │ │ - strcs r9, [r0, #-1286] @ 0xfffffafa │ │ │ │ - strcs r9, [pc, #-1285] @ 0xbaef7 │ │ │ │ + @ instruction: 0xf7fffd7f │ │ │ │ + rscslt fp, r3, #208896 @ 0x33000 │ │ │ │ + andcs r4, r2, #76546048 @ 0x4900000 │ │ │ │ + addseq r4, fp, r0, lsr #12 │ │ │ │ + @ instruction: 0xf8d49309 │ │ │ │ + vaddl.u8 , d21, d8 │ │ │ │ + strls r2, [r8, #-1282] @ 0xfffffafe │ │ │ │ + @ instruction: 0xf0032501 │ │ │ │ + strls r0, [r6, #-783] @ 0xfffffcf1 │ │ │ │ + strcs r9, [r0, #-1284] @ 0xfffffafc │ │ │ │ + strcs r9, [pc, #-1285] @ 0xbafd3 │ │ │ │ @ instruction: 0xf7f09507 │ │ │ │ - @ instruction: 0xf7fff9ad │ │ │ │ - vmul.f , , d1[6] │ │ │ │ - movwls r0, #25538 @ 0x63c2 │ │ │ │ - movweq pc, #28677 @ 0x7005 @ │ │ │ │ - svclt 0x0055066d │ │ │ │ + @ instruction: 0xf7fff99f │ │ │ │ + andls fp, r7, #110592 @ 0x1b000 │ │ │ │ + @ instruction: 0xf04f0672 │ │ │ │ + svclt 0x0055030f │ │ │ │ subsvs pc, r5, #1879048196 @ 0x70000004 │ │ │ │ andvs pc, sp, #1879048196 @ 0x70000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ - strbmi r9, [r1], -r7 │ │ │ │ - strtmi r9, [r0], -r4, lsl #6 │ │ │ │ - movwls r2, #21263 @ 0x530f │ │ │ │ + strbmi r9, [r9], -r5, lsl #6 │ │ │ │ + movweq pc, #28678 @ 0x7006 @ │ │ │ │ + movwls r4, #17952 @ 0x4620 │ │ │ │ teqpvs sp, #68, 12 @ p-variant is OBSOLETE @ 0x4400000 │ │ │ │ movweq pc, #21184 @ 0x52c0 @ │ │ │ │ - cdp2 7, 1, cr15, cr8, cr12, {7} │ │ │ │ - @ instruction: 0xf43f2800 │ │ │ │ - @ instruction: 0xf7ffa9c4 │ │ │ │ - svclt 0x0000b9c9 │ │ │ │ - andhi pc, r0, pc, lsr #7 │ │ │ │ - ... │ │ │ │ + strbeq pc, [r2, #965] @ 0x3c5 @ │ │ │ │ + @ instruction: 0xf7ec9506 │ │ │ │ + stmdacs r0, {r0, r3, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + ldmibge r5!, {r0, r1, r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ + ldmiblt sl!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ andeq r0, r0, r1 │ │ │ │ ... │ │ │ │ andeq r0, r0, sp │ │ │ │ ... │ │ │ │ - vmlsl.u q8, d3, d2[6] │ │ │ │ - svclt 0x005503c2 │ │ │ │ + strbeq pc, [r2, #965] @ 0x3c5 @ │ │ │ │ + ldrbteq r9, [r5], -r6, lsl #10 │ │ │ │ + @ instruction: 0xf04f9207 │ │ │ │ + svclt 0x0055030f │ │ │ │ sbcpl pc, r5, #1879048196 @ 0x70000004 │ │ │ │ rsbspl pc, sp, #1879048196 @ 0x70000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ - strbmi r9, [r1], -r7 │ │ │ │ - strtmi r9, [r0], -r6, lsl #6 │ │ │ │ - movweq pc, #28677 @ 0x7005 @ │ │ │ │ - movwcs r9, #62212 @ 0xf304 │ │ │ │ - @ instruction: 0xf6449305 │ │ │ │ - vbic.i32 d22, #3328 @ 0x00000d00 │ │ │ │ - @ instruction: 0xf7ec0305 │ │ │ │ - stmdacs r0, {r0, r2, r5, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ - ldmibge r1, {r0, r1, r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ - ldmiblt r6, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - ldrbeq pc, [pc, #-5]! @ 0xbb4ab @ │ │ │ │ - strbmi r2, [r1], -r2, lsl #4 │ │ │ │ - adceq r9, sp, r0, lsl #4 │ │ │ │ - andvc pc, r5, #68, 12 @ 0x4400000 │ │ │ │ - andeq pc, r5, #192, 4 │ │ │ │ - andls r4, r8, r3, lsl #12 │ │ │ │ - @ instruction: 0xf7ff9507 │ │ │ │ - addslt fp, fp, #958464 @ 0xea000 │ │ │ │ - streq pc, [r7, #-5] │ │ │ │ - vorr.i16 d16, #186 @ 0x00ba │ │ │ │ - @ instruction: 0xf00201c4 │ │ │ │ - vsubl.u8 q8, d3, d16 │ │ │ │ - movwmi r2, #43712 @ 0xaac0 │ │ │ │ - stmdaeq r2, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ - mrrc2 7, 9, pc, r6, cr4 @ │ │ │ │ + strbmi r9, [r9], -r5, lsl #6 │ │ │ │ + movweq pc, #28678 @ 0x7006 @ │ │ │ │ + movwls r4, #17952 @ 0x4620 │ │ │ │ + teqpvs sp, #68, 12 @ p-variant is OBSOLETE @ 0x4400000 │ │ │ │ + movweq pc, #21184 @ 0x52c0 @ │ │ │ │ + ldc2l 7, cr15, [ip, #944] @ 0x3b0 │ │ │ │ + @ instruction: 0xf43f2800 │ │ │ │ + @ instruction: 0xf7ffa9c8 │ │ │ │ + @ instruction: 0xf006b9cd │ │ │ │ + @ instruction: 0x4613067f │ │ │ │ + strbmi r9, [r9], -r8, lsl #4 │ │ │ │ + adcseq r2, r6, r2, lsl #4 │ │ │ │ + @ instruction: 0xf6449200 │ │ │ │ + vsubl.s8 , d0, d5 │ │ │ │ + strls r0, [r7], -r5, lsl #4 │ │ │ │ + bllt 0x6f9598 │ │ │ │ + vsubl.u8 , d21, d26 │ │ │ │ + @ instruction: 0xf00629c0 │ │ │ │ + ldmdbeq r3, {r0, r1, r2, r9, sl} │ │ │ │ + sbceq pc, r4, #134217731 @ 0x8000003 │ │ │ │ + wfieq │ │ │ │ + subseq r4, sp, r3, lsl r3 │ │ │ │ + blx 0xffc7940a │ │ │ │ cmnpcs r4, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ @ instruction: 0xf8534683 │ │ │ │ - @ instruction: 0xf7991025 │ │ │ │ - cdpvs 12, 6, cr15, cr3, cr3, {3} │ │ │ │ + @ instruction: 0xf7991026 │ │ │ │ + vmovvs.8 d19[7], pc │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ - ldrbmi r8, [r9], -r1, ror #1 │ │ │ │ - @ instruction: 0xf1ca6ea3 │ │ │ │ + ldrbmi r8, [r9], -r0, ror #1 │ │ │ │ + @ instruction: 0xf1c96ea3 │ │ │ │ andcs r0, r0, #9 │ │ │ │ - blx 0xaf937a │ │ │ │ + blx 0xff0f9448 │ │ │ │ smullscc pc, r9, r4, r8 @ │ │ │ │ strtmi r2, [r0], -r0, lsl #4 │ │ │ │ svclt 0x000c2b00 │ │ │ │ tstcs r4, r8, lsl #2 │ │ │ │ - @ instruction: 0xf7eb4441 │ │ │ │ - @ instruction: 0xf7fffe9f │ │ │ │ - @ instruction: 0xf5b2b957 │ │ │ │ + @ instruction: 0xf7eb4429 │ │ │ │ + @ instruction: 0xf7fffe97 │ │ │ │ + @ instruction: 0xf5b3b98f │ │ │ │ @ instruction: 0xf47f6f28 │ │ │ │ - strbteq sl, [sl], -ip, asr #18 │ │ │ │ - stcge 5, cr15, [r7], #508 @ 0x1fc │ │ │ │ - strtmi r4, [r0], -r1, asr #12 │ │ │ │ - streq pc, [r7, #-5] │ │ │ │ - biceq pc, r2, #201326595 @ 0xc000003 │ │ │ │ - movwls r9, #21764 @ 0x5504 │ │ │ │ - @ instruction: 0xff88f7ee │ │ │ │ - @ instruction: 0xf43f2800 │ │ │ │ - @ instruction: 0xf7ffa93c │ │ │ │ - blcs 0xe9a5c │ │ │ │ - ldmdbge r7!, {r0, r1, r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ - ldc2 7, cr15, [sl], {148} @ 0x94 │ │ │ │ - strmi r4, [r5], -r2, asr #12 │ │ │ │ + ldrbteq sl, [r0], -r4, lsl #19 │ │ │ │ + stclge 5, cr15, [r7], {127} @ 0x7f │ │ │ │ + strtmi r4, [r0], -r9, asr #12 │ │ │ │ + streq pc, [r7], -r6 │ │ │ │ + strbeq pc, [r2, #965] @ 0x3c5 @ │ │ │ │ + strls r9, [r5, #-1540] @ 0xfffff9fc │ │ │ │ + @ instruction: 0xff80f7ee │ │ │ │ + @ instruction: 0xf43f2800 │ │ │ │ + @ instruction: 0xf7ffa974 │ │ │ │ + blcs 0xe9c0c │ │ │ │ + stmdbge pc!, {r0, r1, r2, r3, r4, r5, sl, ip, sp, lr, pc}^ @ │ │ │ │ + blx 0xfed79482 │ │ │ │ + strmi r4, [r6], -sl, asr #12 │ │ │ │ strtmi r4, [r0], -r1, lsl #12 │ │ │ │ - stc2 7, cr15, [r2], {236} @ 0xec │ │ │ │ - strtmi r4, [r8], -r9, lsr #12 │ │ │ │ - ldc2 7, cr15, [r6, #-956] @ 0xfffffc44 │ │ │ │ - strtmi r9, [sl], -r2, lsl #18 │ │ │ │ + blx 0xfff795ee │ │ │ │ + @ instruction: 0x46304631 │ │ │ │ + stc2 7, cr15, [lr, #-956] @ 0xfffffc44 │ │ │ │ + @ instruction: 0x46294632 │ │ │ │ @ instruction: 0xf7ec4620 │ │ │ │ - @ instruction: 0xf7fffcb7 │ │ │ │ - @ instruction: 0xed1fb92b │ │ │ │ - strbmi r7, [r1], -r8, asr #22 │ │ │ │ - strtmi r9, [r0], -r7, lsl #4 │ │ │ │ - andls r2, r0, #268435456 @ 0x10000000 │ │ │ │ - subcs pc, r1, #1342177284 @ 0x50000004 │ │ │ │ - andeq pc, r5, #192, 4 │ │ │ │ - strpl lr, [r5, #-2509] @ 0xfffff633 │ │ │ │ + @ instruction: 0xf7fffcaf │ │ │ │ + @ instruction: 0xed1fb963 │ │ │ │ + andcs r7, r1, #72, 22 @ 0x12000 │ │ │ │ + andls r4, r0, #76546048 @ 0x4900000 │ │ │ │ + vmax.s8 d20, d5, d16 │ │ │ │ + vmlal.s q9, d0, d1[0] │ │ │ │ + strls r0, [r7, #-517] @ 0xfffffdfb │ │ │ │ + strvs lr, [r5], -sp, asr #19 │ │ │ │ stc 3, cr9, [sp, #16] │ │ │ │ @ instruction: 0xf7ee7b08 │ │ │ │ - @ instruction: 0xf7fffd27 │ │ │ │ - @ instruction: 0xed1fb917 │ │ │ │ - @ instruction: 0x46417b52 │ │ │ │ - strtmi r9, [r0], -r7, lsl #4 │ │ │ │ - andls r2, r0, #268435456 @ 0x10000000 │ │ │ │ - adcmi pc, r1, #1610612740 @ 0x60000004 │ │ │ │ - andeq pc, r5, #192, 4 │ │ │ │ - strpl lr, [r5, #-2509] @ 0xfffff633 │ │ │ │ + @ instruction: 0xf7fffd1f │ │ │ │ + @ instruction: 0xed1fb94f │ │ │ │ + andcs r7, r1, #83968 @ 0x14800 │ │ │ │ + andls r4, r0, #76546048 @ 0x4900000 │ │ │ │ + vmax.s8 d20, d6, d16 │ │ │ │ + vsubl.s8 q10, d16, d17 │ │ │ │ + strls r0, [r7, #-517] @ 0xfffffdfb │ │ │ │ + strvs lr, [r5], -sp, asr #19 │ │ │ │ stc 3, cr9, [sp, #16] │ │ │ │ @ instruction: 0xf7ee7b08 │ │ │ │ - @ instruction: 0xf7fffca7 │ │ │ │ - andls fp, r6, #49152 @ 0xc000 │ │ │ │ - andcs r4, r0, #68157440 @ 0x4100000 │ │ │ │ - movwls r4, #17952 @ 0x4620 │ │ │ │ - strls r9, [r7, #-1285] @ 0xfffffafb │ │ │ │ + @ instruction: 0xf7fffc9f │ │ │ │ + andcs fp, r0, #966656 @ 0xec000 │ │ │ │ + strtmi r4, [r0], -r9, asr #12 │ │ │ │ + movwls r9, #17670 @ 0x4506 │ │ │ │ + strls r9, [r5], -r7, lsl #12 │ │ │ │ @ instruction: 0xf7ee9208 │ │ │ │ - @ instruction: 0xf7fffbb3 │ │ │ │ - @ instruction: 0xf1feb8f7 │ │ │ │ - andls pc, r0, #987136 @ 0xf1000 │ │ │ │ + @ instruction: 0xf7fffbab │ │ │ │ + @ instruction: 0xf1feb92f │ │ │ │ + movwls pc, #2825 @ 0xb09 @ │ │ │ │ adcsvc pc, r9, r5, asr #12 │ │ │ │ andeq pc, sl, r0, asr #5 │ │ │ │ - strcc lr, [r5, #-2509] @ 0xfffff633 │ │ │ │ - strbmi r6, [r1], -r3, lsr #30 │ │ │ │ + svcvs 0x00234649 │ │ │ │ eoreq pc, sp, #1610612740 @ 0x60000004 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ + strpl lr, [r5], -sp, asr #19 │ │ │ │ @ instruction: 0xf04f2b00 │ │ │ │ svclt 0x00180300 │ │ │ │ strtmi r4, [r0], -r2, lsl #12 │ │ │ │ strcs fp, [r1, #-3852] @ 0xfffff0f4 │ │ │ │ stmib sp, {r0, r2, r3, r4, r9, sl, lr}^ │ │ │ │ strls r3, [r4, #-775] @ 0xfffffcf9 │ │ │ │ - cdp2 7, 1, cr15, cr10, cr14, {7} │ │ │ │ - ldmlt r8, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - movwpl lr, #27085 @ 0x69cd │ │ │ │ - addne pc, sp, #1610612740 @ 0x60000004 │ │ │ │ - andeq pc, sl, #192, 4 │ │ │ │ - strbmi r2, [r1], -r0, lsl #6 │ │ │ │ - strb r9, [r1, #-768]! @ 0xfffffd00 │ │ │ │ - movwpl lr, #27085 @ 0x69cd │ │ │ │ - sbcvc pc, r5, #72351744 @ 0x4500000 │ │ │ │ - andeq pc, sl, #192, 4 │ │ │ │ - strbmi r2, [r1], -r0, lsl #6 │ │ │ │ - ldrb r9, [r7, #-768] @ 0xfffffd00 │ │ │ │ + cdp2 7, 1, cr15, cr2, cr14, {7} │ │ │ │ + ldmdblt r0, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + vcgt.s8 d18, d6, d0 │ │ │ │ + vsubl.s8 , d16, d13 │ │ │ │ + strbmi r0, [r9], -sl, lsl #4 │ │ │ │ + strvs lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ + strb r9, [pc, #-768]! @ 0xbb40c │ │ │ │ + @ instruction: 0xf6452300 │ │ │ │ + vmlal.s , d16, d1[1] │ │ │ │ + strbmi r0, [r9], -sl, lsl #4 │ │ │ │ + strvs lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ + strb r9, [r5, #-768]! @ 0xfffffd00 │ │ │ │ vhsub.s8 d25, d6, d0 │ │ │ │ vmvn.i32 d16, #1280 @ 0x00000500 │ │ │ │ movwls r0, #16906 @ 0x420a │ │ │ │ biceq pc, r1, #1610612740 @ 0x60000004 │ │ │ │ movweq pc, #41664 @ 0xa2c0 @ │ │ │ │ - stmdacs r0, {r0, r1, r2, r8, ip, pc} │ │ │ │ + stmdacs r0, {r0, r3, r6, r9, sl, lr} │ │ │ │ ldrmi fp, [sl], -r8, lsl #30 │ │ │ │ - stmib sp, {r0, r6, r9, sl, lr}^ │ │ │ │ - @ instruction: 0xf7ff5505 │ │ │ │ - stmib sp, {r0, r1, r3, r4, r5, r6, r7, r8, r9, fp, ip, sp, pc}^ │ │ │ │ - strbmi r1, [r1], -r8, lsl #4 │ │ │ │ - stmib sp, {r0, r9, sp}^ │ │ │ │ - movwls r5, #17670 @ 0x4506 │ │ │ │ - strtmi r9, [r0], -r0, lsl #4 │ │ │ │ - adcspl pc, sp, #68, 12 @ 0x4400000 │ │ │ │ - andeq pc, r5, #192, 4 │ │ │ │ - strls r2, [r5, #-1280] @ 0xfffffb00 │ │ │ │ - ldc2l 7, cr15, [lr, #-952]! @ 0xfffffc48 │ │ │ │ - ldmlt lr, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - vcgt.s8 d25, d6, d4 │ │ │ │ - vsubl.s8 , d0, d25 │ │ │ │ - vhsub.s8 d16, d6, d10 │ │ │ │ - vorr.i32 , #3328 @ 0x00000d00 │ │ │ │ - tstls r7, sl, lsl #6 │ │ │ │ - svclt 0x00082800 │ │ │ │ - @ instruction: 0x4641461a │ │ │ │ - stmib sp, {r0, r8, r9, sp}^ │ │ │ │ - movwls r5, #1285 @ 0x505 │ │ │ │ - bllt 0xff5f96c0 │ │ │ │ - @ instruction: 0xf860f792 │ │ │ │ - strbtvs r6, [r3], r3, lsr #27 │ │ │ │ - strtvs r2, [r0], r1, lsl #6 │ │ │ │ - ldr r6, [r6, -r3, ror #12] │ │ │ │ - strtmi r4, [r0], -r1, asr #12 │ │ │ │ - @ instruction: 0xffc2f7eb │ │ │ │ - @ instruction: 0xf43f2800 │ │ │ │ - @ instruction: 0xf7ffa874 │ │ │ │ - vst2.16 {d11-d12}, [r5 :256], r9 │ │ │ │ - @ instruction: 0xf5b26220 │ │ │ │ - andsle r7, r7, r0, lsl #30 │ │ │ │ - @ instruction: 0xf5b2d931 │ │ │ │ - cmnle r2, r0, lsl #30 │ │ │ │ - strbmi r0, [r1], -fp, ror #3 │ │ │ │ - vst1.64 {d11-d14}, [r3 :128]! │ │ │ │ - strtmi r4, [r0], -r0, lsl #6 │ │ │ │ - movwls r4, #37675 @ 0x932b │ │ │ │ - stmib sp, {r8, r9, sp}^ │ │ │ │ - movwcs r3, #4870 @ 0x1306 │ │ │ │ - movwls r9, #33541 @ 0x8305 │ │ │ │ - movwls r2, #17165 @ 0x430d │ │ │ │ - @ instruction: 0xf8f0f7f6 │ │ │ │ - ldmdalt ip, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - subne pc, r3, #335544323 @ 0x14000003 │ │ │ │ - eorle r2, sl, r2, lsl #20 │ │ │ │ - @ instruction: 0xf47f2a03 │ │ │ │ - streq sl, [r9, -lr, asr #16]! │ │ │ │ - stmdage fp, {r0, r1, r2, r3, r4, r5, r8, sl, ip, sp, lr, pc}^ │ │ │ │ - ldrsbeq pc, [r0], #132 @ 0x84 @ │ │ │ │ - movwvc pc, #9216 @ 0x2400 @ │ │ │ │ - @ instruction: 0xf43f2b08 │ │ │ │ - strbeq sl, [sl, -fp, asr #16]! │ │ │ │ - stmdage r1, {r0, r1, r2, r3, r4, r5, r8, sl, ip, sp, lr, pc}^ │ │ │ │ - subcs pc, r0, r0, asr #7 │ │ │ │ - @ instruction: 0xf43f2800 │ │ │ │ - @ instruction: 0xf7ffa83c │ │ │ │ - @ instruction: 0x01abb841 │ │ │ │ - rsclt r4, sp, #68157440 @ 0x4100000 │ │ │ │ - orrmi pc, r0, #50331648 @ 0x3000000 │ │ │ │ - @ instruction: 0x432b4620 │ │ │ │ + stmib sp, {r0, r1, r2, r8, sl, ip, pc}^ │ │ │ │ + ldr r6, [fp], #-1541 @ 0xfffff9fb │ │ │ │ + stmib sp, {r0, r3, r6, r9, sl, lr}^ │ │ │ │ + stmib sp, {r3, r9, ip, lr}^ │ │ │ │ + andcs r6, r1, #6291456 @ 0x600000 │ │ │ │ + andls r9, r0, #4, 6 @ 0x10000000 │ │ │ │ + @ instruction: 0xf6444620 │ │ │ │ + vrshr.s64 d21, d29, #64 │ │ │ │ + strcs r0, [r0, #-517] @ 0xfffffdfb │ │ │ │ + @ instruction: 0xf7ee9505 │ │ │ │ + @ instruction: 0xf7fffd77 │ │ │ │ + movwls fp, #18647 @ 0x48d7 │ │ │ │ + eorne pc, r9, #1610612740 @ 0x60000004 │ │ │ │ + andeq pc, sl, #192, 4 │ │ │ │ + cmppne sp, #1610612740 @ p-variant is OBSOLETE @ 0x60000004 │ │ │ │ + movweq pc, #41664 @ 0xa2c0 @ │ │ │ │ + stmdacs r0, {r0, r3, r6, r9, sl, lr} │ │ │ │ + ldrmi fp, [sl], -r8, lsl #30 │ │ │ │ + movwcs r9, #5383 @ 0x1507 │ │ │ │ + strvs lr, [r5], -sp, asr #19 │ │ │ │ + @ instruction: 0xf7ff9300 │ │ │ │ + @ instruction: 0xf791bbf5 │ │ │ │ + stcvs 15, cr15, [r3, #996]! @ 0x3e4 │ │ │ │ + movwcs r6, #5859 @ 0x16e3 │ │ │ │ + strbtvs r6, [r3], -r0, lsr #13 │ │ │ │ + @ instruction: 0x4649e717 │ │ │ │ + @ instruction: 0xf7eb4620 │ │ │ │ + stmdacs r0, {r0, r1, r3, r4, r5, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmiage sp!, {r0, r1, r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ + ldmlt r2!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + msrvs CPSR_, #100663296 @ 0x6000000 │ │ │ │ + svcvc 0x0000f5b3 │ │ │ │ + ldmdble r1!, {r0, r1, r2, r4, ip, lr, pc} │ │ │ │ + svcvs 0x0000f5b3 │ │ │ │ + mvnseq sp, r2, ror r1 │ │ │ │ + rscslt r4, r6, #76546048 @ 0x4900000 │ │ │ │ + movwmi pc, #1027 @ 0x403 @ │ │ │ │ + teqmi r3, #32, 12 @ 0x2000000 │ │ │ │ movwcs r9, #4873 @ 0x1309 │ │ │ │ - movwls r9, #33542 @ 0x8306 │ │ │ │ - movwls r2, #21248 @ 0x5300 │ │ │ │ - movwcs r9, #54023 @ 0xd307 │ │ │ │ + movwls r9, #33541 @ 0x8305 │ │ │ │ + stmib sp, {r8, r9, sp}^ │ │ │ │ + movwcs r3, #54022 @ 0xd306 │ │ │ │ @ instruction: 0xf7f69304 │ │ │ │ - @ instruction: 0xf7fff997 │ │ │ │ - @ instruction: 0xf005b82d │ │ │ │ - ldccs 5, cr0, [r0, #-92] @ 0xffffffa4 │ │ │ │ - stmdage r1!, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ - ldrsbcs pc, [r0], #132 @ 0x84 @ │ │ │ │ - @ instruction: 0xf57f0715 │ │ │ │ - @ instruction: 0xf8d4a81c │ │ │ │ - vaddl.u8 q9, d19, d4 │ │ │ │ - @ instruction: 0xf1a203c0 │ │ │ │ - submi r0, r2, #16 │ │ │ │ - addsmi r4, r3, #-2147483632 @ 0x80000010 │ │ │ │ - ldmdage r8, {r0, r1, r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ - vmov.32 r4, d29[0] │ │ │ │ - @ instruction: 0xf6402f70 │ │ │ │ - vmov.i32 d20, #12 @ 0x0000000c │ │ │ │ - ldrbtmi r0, [fp], #-147 @ 0xffffff6d │ │ │ │ - ldmpl r1, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ - eorvs pc, r4, #73400320 @ 0x4600000 │ │ │ │ - addscs pc, r6, #192, 4 │ │ │ │ - andcs r6, r0, #1245184 @ 0x130000 │ │ │ │ - @ instruction: 0xf500440b │ │ │ │ - @ instruction: 0xf8d071ea │ │ │ │ - @ instruction: 0xf79501d4 │ │ │ │ - movwcs pc, #19121 @ 0x4ab1 @ │ │ │ │ - @ instruction: 0xf7fe60e3 │ │ │ │ - @ instruction: 0xf5b2bffd │ │ │ │ - @ instruction: 0xf47e6f20 │ │ │ │ - strbeq sl, [fp, #4082]! @ 0xff2 │ │ │ │ - stmibge ip!, {r0, r1, r2, r3, r4, r5, r6, r8, sl, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0xd1230728 │ │ │ │ - ldrbeq pc, [r0, #5]! @ │ │ │ │ - eorle r2, lr, r0, lsl sp │ │ │ │ - eorle r2, r7, r0, lsr #26 │ │ │ │ - @ instruction: 0xf47e2d30 │ │ │ │ - stclvs 15, cr10, [r3, #-940]! @ 0xfffffc54 │ │ │ │ - stmiavs r1!, {r5, r9, sl, lr} │ │ │ │ - @ instruction: 0xf7ef1ac9 │ │ │ │ - movwcs pc, #24055 @ 0x5df7 @ │ │ │ │ - @ instruction: 0xf7fe60e3 │ │ │ │ - svcvs 0x0060bfe1 │ │ │ │ - b 0x117f988 │ │ │ │ - @ instruction: 0xf7941000 │ │ │ │ - @ instruction: 0xf646ff75 │ │ │ │ - vsubw.s8 q11, q0, d20 │ │ │ │ - vst2.32 {d18-d21}, [pc :64], r6 │ │ │ │ - ldmdavs r9, {r1, r3, r9, ip, sp, lr} │ │ │ │ - blx 0xfeef96a4 │ │ │ │ - bllt 0x10b9834 │ │ │ │ - movwne pc, #13253 @ 0x33c5 @ │ │ │ │ - ldreq pc, [pc, #-5] @ 0xbb83b │ │ │ │ - movweq pc, #57347 @ 0xe003 @ │ │ │ │ - strbvs r6, [r3, -r5, lsr #14]! │ │ │ │ - svclt 0x00c6f7fe │ │ │ │ + @ instruction: 0xf7fff8e9 │ │ │ │ + @ instruction: 0xf3c6b895 │ │ │ │ + blcs 0x140500 │ │ │ │ + blcs 0x1af8a0 │ │ │ │ + stmge r7, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf53f0733 │ │ │ │ + @ instruction: 0xf8d4a884 │ │ │ │ + vst4. {d0-d3}, [r0 :64], r0 │ │ │ │ + blcs 0x2d8414 │ │ │ │ + stmge r4, {r0, r1, r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf53f0775 │ │ │ │ + vmvn.i16 q13, #138 @ 0x008a │ │ │ │ + stmdacs r0, {r6, sp} │ │ │ │ + ldmdage r5!, {r0, r1, r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ + ldmdalt sl!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + @ instruction: 0x464901b3 │ │ │ │ + vst1.64 {d11-d14}, [r3 :256], r6 │ │ │ │ + strtmi r4, [r0], -r0, lsl #7 │ │ │ │ + movwls r4, #37683 @ 0x9333 │ │ │ │ + movwls r2, #21248 @ 0x5300 │ │ │ │ + movwcs r9, #4871 @ 0x1307 │ │ │ │ + movwls r9, #33542 @ 0x8306 │ │ │ │ + movwls r2, #17165 @ 0x430d │ │ │ │ + @ instruction: 0xf990f7f6 │ │ │ │ + stmdalt r6!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + ldreq pc, [r7], -r6 │ │ │ │ + @ instruction: 0xf47f2e10 │ │ │ │ + @ instruction: 0xf8d4a85a │ │ │ │ + @ instruction: 0x071930d0 │ │ │ │ + ldmdage r5, {r0, r1, r2, r3, r4, r5, r6, r8, sl, ip, sp, lr, pc}^ │ │ │ │ + ldrdcc pc, [r4], r4 │ │ │ │ + strbeq pc, [r0, #965] @ 0x3c5 @ │ │ │ │ + andseq pc, r0, #-1073741784 @ 0xc0000028 │ │ │ │ + cmpmi r3, r3, asr r2 │ │ │ │ + @ instruction: 0xf43f429d │ │ │ │ + blmi 0xfe4a59bc │ │ │ │ + svccs 0x0070ee1d │ │ │ │ + andsmi pc, ip, r0, asr #12 │ │ │ │ + addseq pc, r3, r0, asr #5 │ │ │ │ + ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ + @ instruction: 0xf64658d1 │ │ │ │ + vsubl.s8 q11, d0, d20 │ │ │ │ + ldmdavs r3, {r1, r2, r4, r7, r9, sp} │ │ │ │ + strmi r2, [fp], #-512 @ 0xfffffe00 │ │ │ │ + mvnvc pc, r0, lsl #10 │ │ │ │ + ldrsbeq pc, [r4, #128] @ 0x80 @ │ │ │ │ + blx 0x13796f8 │ │ │ │ + rscvs r2, r3, r4, lsl #6 │ │ │ │ + ldmdalt r6!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + svcvs 0x0020f5b3 │ │ │ │ + stmdage fp!, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf57f05f0 │ │ │ │ + @ instruction: 0x0731a9da │ │ │ │ + @ instruction: 0xf006d123 │ │ │ │ + mrccs 6, 0, r0, cr0, cr0, {7} │ │ │ │ + cdpcs 0, 2, cr13, cr0, cr14, {1} │ │ │ │ + cdpcs 0, 3, cr13, cr0, cr7, {1} │ │ │ │ + stmdage r4!, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ + strtmi r6, [r0], -r3, ror #26 │ │ │ │ + bne 0xff315b5c │ │ │ │ + ldc2l 7, cr15, [r0, #956]! @ 0x3bc │ │ │ │ + rscvs r2, r3, r5, lsl #6 │ │ │ │ + ldmdalt sl, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + subsne r6, fp, r0, ror #30 │ │ │ │ + andne lr, r0, r3, asr #20 │ │ │ │ + @ instruction: 0xff0ef794 │ │ │ │ + msrvs CPSR_s, #73400320 @ 0x4600000 │ │ │ │ + orrscs pc, r6, #192, 4 │ │ │ │ + andvc pc, sl, #1325400064 @ 0x4f000000 │ │ │ │ + @ instruction: 0xf79c6819 │ │ │ │ + @ instruction: 0xf7fffa51 │ │ │ │ + @ instruction: 0xf3c6bb60 │ │ │ │ + @ instruction: 0xf0061303 │ │ │ │ + @ instruction: 0xf003061f │ │ │ │ + strvs r0, [r6, -lr, lsl #6]! │ │ │ │ + @ instruction: 0xf7fe6763 │ │ │ │ + qsub8mi fp, r0, pc @ │ │ │ │ + stc2 7, cr15, [r4], #-940 @ 0xfffffc54 │ │ │ │ + svclt 0x00faf7fe │ │ │ │ @ instruction: 0xf7eb4620 │ │ │ │ - @ instruction: 0xf7fefc2b │ │ │ │ - strtmi fp, [r0], -r1, asr #31 │ │ │ │ - blx 0xffe7980a │ │ │ │ - svclt 0x00bcf7fe │ │ │ │ - asrsmi pc, r4, #4 @ │ │ │ │ - smlawteq pc, r0, r2, pc @ │ │ │ │ - adcvs pc, r4, r4, asr #4 │ │ │ │ - eoreq pc, pc, r0, asr #5 │ │ │ │ - @ instruction: 0xf6414b5f │ │ │ │ - @ instruction: 0xf1c912db │ │ │ │ - vmla.i8 , q10, │ │ │ │ - vsra.s64 d20, d16, #64 │ │ │ │ + @ instruction: 0xf7fefbef │ │ │ │ + vrecps.f32 , q10, │ │ │ │ + vmla.f d21, d16, d0[0] │ │ │ │ vrhadd.s8 d16, d4, d31 │ │ │ │ - vaddl.s8 q11, d16, d20 │ │ │ │ - blmi 0x173b948 │ │ │ │ - rscne pc, pc, #68157440 @ 0x4100000 │ │ │ │ - @ instruction: 0xf9e0f1c9 │ │ │ │ - asrsmi pc, r4, #4 @ │ │ │ │ - smlawteq pc, r0, r2, pc @ │ │ │ │ - adcvs pc, r4, r4, asr #4 │ │ │ │ - eoreq pc, pc, r0, asr #5 │ │ │ │ - @ instruction: 0xf6414b54 │ │ │ │ - @ instruction: 0xf1c912e4 │ │ │ │ - @ instruction: 0xf3c3f9d3 │ │ │ │ - svcvs 0x002302c2 │ │ │ │ - orrne pc, r1, r5, asr #7 │ │ │ │ - streq pc, [r7, #-5] │ │ │ │ - @ instruction: 0xf383fab3 │ │ │ │ - b 0x1485ccc │ │ │ │ - eorsle r1, r9, r3, asr r3 │ │ │ │ - rsble r2, sp, r3, lsl #18 │ │ │ │ - rsbsle r2, r4, r1, lsl #18 │ │ │ │ - blvc 0x11f6f50 │ │ │ │ - andls r4, r7, #68157440 @ 0x4100000 │ │ │ │ - andcs r4, r1, #32, 12 @ 0x2000000 │ │ │ │ - vhsub.s8 d25, d5, d0 │ │ │ │ + vshr.s64 d23, d20, #64 │ │ │ │ + blmi 0x183b9fc │ │ │ │ + sbcsne pc, fp, #68157440 @ 0x4100000 │ │ │ │ + blx 0x27806c │ │ │ │ + bicpl pc, r0, r4, asr #4 │ │ │ │ + smlawteq pc, r0, r2, pc @ │ │ │ │ + adcsvc pc, r4, r4, asr #4 │ │ │ │ + eoreq pc, pc, r0, asr #5 │ │ │ │ + @ instruction: 0xf6414b58 │ │ │ │ + @ instruction: 0xf1c912ef │ │ │ │ + vmul.i8 , q10, │ │ │ │ + vmla.f d21, d16, d0[0] │ │ │ │ + vrhadd.s8 d16, d4, d31 │ │ │ │ + vshr.s64 d23, d20, #64 │ │ │ │ + blmi 0x157ba30 │ │ │ │ + rscne pc, r4, #68157440 @ 0x4100000 │ │ │ │ + @ instruction: 0xf9ecf1c9 │ │ │ │ + @ instruction: 0xf3c66f23 │ │ │ │ + vsubl.u8 , d21, d1 │ │ │ │ + @ instruction: 0xf00605c2 │ │ │ │ + blx 0xfed7d1a8 │ │ │ │ + bcs 0x17879c │ │ │ │ + cmpne r3, #323584 @ 0x4f000 │ │ │ │ + bcs 0x1afa78 │ │ │ │ + bcs 0x12fb48 │ │ │ │ + ldc 0, cr13, [pc, #456] @ 0xbbb68 │ │ │ │ + andcs r7, r1, #68608 @ 0x10c00 │ │ │ │ + andls r4, r0, #76546048 @ 0x4900000 │ │ │ │ + vmax.s8 d20, d5, d16 │ │ │ │ vmvn.i32 q8, #1280 @ 0x00000500 │ │ │ │ - stmib sp, {r0, r2, r9}^ │ │ │ │ - movwls r5, #17669 @ 0x4505 │ │ │ │ - blvc 0x2f6f24 │ │ │ │ - blx 0x5f98ae │ │ │ │ - svclt 0x0070f7fe │ │ │ │ - beq 0xffad7584 │ │ │ │ - orrne pc, r4, r3, asr #7 │ │ │ │ - streq pc, [r7, #-5] │ │ │ │ - @ instruction: 0xf282fab2 │ │ │ │ - biceq pc, r2, #201326595 @ 0xc000003 │ │ │ │ - stmdacs r1, {r3, r8, ip, pc} │ │ │ │ - subsne lr, r2, #323584 @ 0x4f000 │ │ │ │ - strbmi r9, [r1], -r7, lsl #6 │ │ │ │ - andls r4, r4, #19922944 @ 0x1300000 │ │ │ │ - strpl lr, [r5, #-2509] @ 0xfffff633 │ │ │ │ - andcs sp, r1, #55 @ 0x37 │ │ │ │ + strls r0, [r7, #-517] @ 0xfffffdfb │ │ │ │ + strvs lr, [r5], -sp, asr #19 │ │ │ │ + stc 3, cr9, [sp, #16] │ │ │ │ + @ instruction: 0xf7ee7b08 │ │ │ │ + @ instruction: 0xf7fefb0d │ │ │ │ + svcvs 0x0023bfa9 │ │ │ │ + @ instruction: 0xf3c50af2 │ │ │ │ + @ instruction: 0xf00601c2 │ │ │ │ + blx 0xfed7d1f0 │ │ │ │ + vsubw.u8 , , d3 │ │ │ │ + smlabbls r7, r4, r5, r1 │ │ │ │ + b 0x14861e4 │ │ │ │ + @ instruction: 0x46491353 │ │ │ │ + stmib sp, {r2, r8, r9, ip, pc}^ │ │ │ │ + strls r6, [r8, #-1541] @ 0xfffff9fb │ │ │ │ + andcs sp, r1, #54 @ 0x36 │ │ │ │ andls r4, r0, #32, 12 @ 0x2000000 │ │ │ │ adcspl pc, sp, #68, 12 @ 0x4400000 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ strls r2, [r9, #-1280] @ 0xfffffb00 │ │ │ │ - blx 0x18798f2 │ │ │ │ - svclt 0x004ef7fe │ │ │ │ - strbmi r9, [r1], -r8, lsl #4 │ │ │ │ - strtmi r2, [r0], -r1, lsl #4 │ │ │ │ - @ instruction: 0xf6449200 │ │ │ │ - vrshr.s64 d21, d29, #64 │ │ │ │ - stmib sp, {r0, r2, r9}^ │ │ │ │ - movwls r5, #17670 @ 0x4506 │ │ │ │ - strls r2, [r5, #-1280] @ 0xfffffb00 │ │ │ │ + blx 0x16f99be │ │ │ │ + svclt 0x0088f7fe │ │ │ │ + strbmi r2, [r9], -r1, lsl #4 │ │ │ │ + strtmi r9, [r0], -r0, lsl #4 │ │ │ │ + adcspl pc, sp, #68, 12 @ 0x4400000 │ │ │ │ + andeq pc, r5, #192, 4 │ │ │ │ + strcs r9, [r0, #-1288] @ 0xfffffaf8 │ │ │ │ + strvs lr, [r6], -sp, asr #19 │ │ │ │ + strls r9, [r5, #-772] @ 0xfffffcfc │ │ │ │ @ instruction: 0xf7ee9509 │ │ │ │ - @ instruction: 0xf7fefc1b │ │ │ │ - vrecps.f32 d27, d4, d27 │ │ │ │ - vsra.s64 d20, d16, #64 │ │ │ │ + @ instruction: 0xf7fefc15 │ │ │ │ + vrecps.f32 , q2, │ │ │ │ + vmla.f d21, d16, d0[0] │ │ │ │ vrhadd.s8 d16, d4, d31 │ │ │ │ - vaddl.s8 q11, d16, d8 │ │ │ │ - blmi 0x93ba30 │ │ │ │ + vshr.s64 d23, d8, #64 │ │ │ │ + blmi 0x8fbafc │ │ │ │ sbcvs pc, r3, #68157440 @ 0x4100000 │ │ │ │ - @ instruction: 0xf96cf1c9 │ │ │ │ - strbmi r4, [r1], -r3, lsl #12 │ │ │ │ - strtmi r2, [r0], -r2, lsl #4 │ │ │ │ - @ instruction: 0xf8aef7f0 │ │ │ │ - @ instruction: 0xf43e2800 │ │ │ │ - @ instruction: 0xf7feaf1e │ │ │ │ - andls fp, r0, r3, lsr #30 │ │ │ │ - adcspl pc, sp, #68, 12 @ 0x4400000 │ │ │ │ - andeq pc, r5, #192, 4 │ │ │ │ - strtmi r9, [r0], -r9 │ │ │ │ - blx 0xaf995e │ │ │ │ - svclt 0x0018f7fe │ │ │ │ - strbmi r9, [r1], -r8, lsl #4 │ │ │ │ - stmib sp, {r0, r9, sp}^ │ │ │ │ - movwls r5, #17670 @ 0x4506 │ │ │ │ - andls r9, r9, #0, 4 │ │ │ │ - ldc 6, cr14, [pc, #404] @ 0xbbb50 │ │ │ │ - strtmi r7, [r0], -sl, lsl #22 │ │ │ │ - strbmi r9, [r1], -r0, lsl #2 │ │ │ │ - vhsub.s8 d25, d5, d7 │ │ │ │ + @ instruction: 0xf986f1c9 │ │ │ │ + andcs r4, r2, #76546048 @ 0x4900000 │ │ │ │ + @ instruction: 0xf7f04620 │ │ │ │ + stmdacs r0, {r0, r3, r5, r7, fp, ip, sp, lr, pc} │ │ │ │ + svcge 0x0059f43e │ │ │ │ + svclt 0x005ef7fe │ │ │ │ + strtmi r9, [r0], -r0, lsl #4 │ │ │ │ + @ instruction: 0xf6449209 │ │ │ │ + vrshr.s64 d21, d29, #64 │ │ │ │ + @ instruction: 0xf7ee0205 │ │ │ │ + @ instruction: 0xf7fefb23 │ │ │ │ + andcs fp, r1, #332 @ 0x14c │ │ │ │ + strls r4, [r8, #-1609] @ 0xfffff9b7 │ │ │ │ + strvs lr, [r6], -sp, asr #19 │ │ │ │ + andls r9, r0, #4, 6 @ 0x10000000 │ │ │ │ + strbt r9, [r7], -r9, lsl #4 │ │ │ │ + blvc 0x337104 │ │ │ │ + andls r4, r0, #76546048 @ 0x4900000 │ │ │ │ + vmax.s8 d20, d5, d16 │ │ │ │ vrshr.s64 d17, d21, #64 │ │ │ │ - stmib sp, {r0, r2, r9}^ │ │ │ │ - movwls r5, #17669 @ 0x4505 │ │ │ │ - blvc 0x2f700c │ │ │ │ - blx 0xfe8f9994 │ │ │ │ - mrclt 7, 7, APSR_nzcv, cr12, cr14, {7} │ │ │ │ - andhi pc, r0, pc, lsr #7 │ │ │ │ + strls r0, [r7, #-517] @ 0xfffffdfb │ │ │ │ + strvs lr, [r5], -sp, asr #19 │ │ │ │ + stc 3, cr9, [sp, #16] │ │ │ │ + @ instruction: 0xf7ee7b08 │ │ │ │ + @ instruction: 0xf7fefa9b │ │ │ │ + svclt 0x0000bf37 │ │ │ │ ... │ │ │ │ - @ instruction: 0x008643be │ │ │ │ - eorseq r0, r5, ip, asr #1 │ │ │ │ - ldrhteq r0, [r5], -r8 │ │ │ │ - eorseq r0, r5, r0, ror #1 │ │ │ │ - eorseq r0, r5, r0, lsr #1 │ │ │ │ + strdeq r4, [r6], r0 │ │ │ │ + ldrsbteq r0, [r5], -ip │ │ │ │ + eorseq r0, r5, r8, asr #3 │ │ │ │ + ldrshteq r0, [r5], -r0 │ │ │ │ + ldrhteq r0, [r5], -r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec12c08 │ │ │ │ + bl 0xfec12cd0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8900ff8 │ │ │ │ @ instruction: 0x460430d8 │ │ │ │ @ instruction: 0xf04fb17b │ │ │ │ andcs r7, r1, r0, lsl #2 │ │ │ │ - @ instruction: 0xf844f7e9 │ │ │ │ + @ instruction: 0xffe0f7e8 │ │ │ │ rscvs r2, r3, r2, lsl #6 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svcvs 0x0003bd10 │ │ │ │ vmul.i8 , q7, │ │ │ │ vbic.i32 q9, #1024 @ 0x00000400 │ │ │ │ andcs r2, r0, #1476395010 @ 0x58000002 │ │ │ │ - blvs 0xff70d2c8 │ │ │ │ - @ instruction: 0xfffaf7e8 │ │ │ │ + blvs 0xff70d390 │ │ │ │ + @ instruction: 0xff96f7e8 │ │ │ │ strvs r6, [r3, #3427]! @ 0xd63 │ │ │ │ svcvs 0x0040e7e1 │ │ │ │ - b 0x117fbc4 │ │ │ │ + b 0x117fc8c │ │ │ │ @ instruction: 0xf7941000 │ │ │ │ - @ instruction: 0xf646fe57 │ │ │ │ + @ instruction: 0xf646fdf3 │ │ │ │ vsubw.s8 q11, q0, d20 │ │ │ │ vst2.32 {d18-d21}, [pc :64], r6 │ │ │ │ ldmdavs r9, {r1, r3, r9, ip, sp, lr} │ │ │ │ - @ instruction: 0xf99af79c │ │ │ │ + @ instruction: 0xf936f79c │ │ │ │ svclt 0x0000e7e3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec12c7c │ │ │ │ + bl 0xfec12d44 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, q15, q8 │ │ │ │ vbic.i32 q9, #1024 @ 0x00000400 │ │ │ │ umulllt r2, r3, r6, r3 │ │ │ │ - blvs 0xff716f98 │ │ │ │ + blvs 0xff717060 │ │ │ │ andls r6, r1, r3, lsl #17 │ │ │ │ @ instruction: 0xf7e81a9a │ │ │ │ - stmdals r1, {r0, r1, r4, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdals r1, {r0, r1, r2, r3, r5, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ sbcvs r2, r3, ip, lsl #6 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r0, #-0] │ │ │ │ movweq pc, #4096 @ 0x1000 @ │ │ │ │ @ instruction: 0xf5030840 │ │ │ │ - bl 0x1989fc │ │ │ │ + bl 0x198ac4 │ │ │ │ sbceq r1, r0, r0, asr #32 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ movweq pc, #4096 @ 0x1000 @ │ │ │ │ @ instruction: 0xf5030840 │ │ │ │ @ instruction: 0xf00273cf │ │ │ │ - bl 0x17c2f4 │ │ │ │ + bl 0x17c3bc │ │ │ │ addsmi r1, r1, r0, asr #32 │ │ │ │ sbceq lr, r0, r1, lsl #22 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ cmplt r0, fp, asr #16 │ │ │ │ andeq pc, r1, r1 │ │ │ │ sbcvc pc, pc, r0, lsl #10 │ │ │ │ subne lr, r3, r0, lsl #22 │ │ │ │ smlabtcs r0, r0, r0, r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stmeq sl, {r4, r5, r6, r8, r9, sl, lr} │ │ │ │ movweq pc, #4099 @ 0x1003 @ │ │ │ │ - bl 0x17bd2c │ │ │ │ + bl 0x17bdf4 │ │ │ │ @ instruction: 0xf0001342 │ │ │ │ @ instruction: 0xf5030004 │ │ │ │ - bl 0xd8a54 │ │ │ │ + bl 0xd8b1c │ │ │ │ smlabtcs r0, r3, r0, r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ svclt 0x00004770 │ │ │ │ mrrceq 10, 4, lr, r1, cr15 │ │ │ │ tstpeq r1, r1 @ p-variant is OBSOLETE │ │ │ │ bicvc pc, pc, r1, lsl #10 │ │ │ │ cmpne ip, r1, lsl #22 │ │ │ │ @@ -175607,194 +175659,194 @@ │ │ │ │ @ instruction: 0xf003e8df │ │ │ │ stmdbcs r6, {r0, r2, r3, r8, r9, fp, ip} │ │ │ │ stmdbcs r9!, {r0, r3, r5, r8, fp, sp} │ │ │ │ andeq r1, r6, r2, lsr #8 │ │ │ │ msrvs CPSR_s, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ @ instruction: 0xf79c6819 │ │ │ │ - @ instruction: 0xf646b8b5 │ │ │ │ + @ instruction: 0xf646b851 │ │ │ │ vsubw.s8 q11, q0, d20 │ │ │ │ ldmdavs r9, {r1, r2, r4, r7, r8, r9, sp} │ │ │ │ - ldmdalt lr, {r2, r3, r4, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + svclt 0x00baf79b │ │ │ │ msrvs CPSR_s, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ @ instruction: 0xf79c6819 │ │ │ │ - @ instruction: 0xf646b883 │ │ │ │ + @ instruction: 0xf646b81f │ │ │ │ vsubw.s8 q11, q0, d20 │ │ │ │ ldmdavs r9, {r1, r2, r4, r7, r8, r9, sp} │ │ │ │ - ldmdalt r8, {r2, r3, r4, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + svclt 0x00f4f79b │ │ │ │ msrvs CPSR_s, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ - @ instruction: 0xf79c6819 │ │ │ │ - strlt fp, [r0, #-2093] @ 0xfffff7d3 │ │ │ │ + @ instruction: 0xf79b6819 │ │ │ │ + strlt fp, [r0, #-4041] @ 0xfffff037 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00f0f8cc │ │ │ │ andcs fp, r0, r3, lsl #1 │ │ │ │ - asrsmi pc, r4, #4 @ │ │ │ │ + bicpl pc, r0, r4, asr #4 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ vqdmulh.s d20, d0, d2 │ │ │ │ andls r4, r0, sp, lsr #5 │ │ │ │ - mrc2 1, 7, pc, cr2, cr1, {4} │ │ │ │ - eorseq r0, r5, r0, lsr #2 │ │ │ │ + @ instruction: 0xff0ef191 │ │ │ │ + eorseq r0, r5, r0, lsr r2 │ │ │ │ mrrceq 10, 4, lr, r1, cr15 │ │ │ │ tstpeq r1, r1 @ p-variant is OBSOLETE │ │ │ │ bicvc pc, pc, r1, lsl #10 │ │ │ │ - bl 0x1067e0 │ │ │ │ + bl 0x1068a8 │ │ │ │ @ instruction: 0xf003114c │ │ │ │ - blx 0x13ebf8 │ │ │ │ - bl 0x178410 │ │ │ │ + blx 0x13ecc0 │ │ │ │ + bl 0x1784d8 │ │ │ │ andsle r0, r1, r1, asr #5 │ │ │ │ andle r2, r8, sl, lsl #22 │ │ │ │ tstle r4, r2, lsl #22 │ │ │ │ msrvs CPSR_s, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ @ instruction: 0xf79c6819 │ │ │ │ - @ instruction: 0xf646ba9d │ │ │ │ + @ instruction: 0xf646ba39 │ │ │ │ vsubw.s8 q11, q0, d20 │ │ │ │ ldmdavs r9, {r1, r2, r4, r7, r8, r9, sp} │ │ │ │ - blt 0xff479a78 │ │ │ │ + blt 0x1b79b40 │ │ │ │ msrvs CPSR_s, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ @ instruction: 0xf79c6819 │ │ │ │ - strlt fp, [r0, #-2813] @ 0xfffff503 │ │ │ │ + strlt fp, [r0, #-2713] @ 0xfffff567 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00f0f8cc │ │ │ │ andcs fp, r0, r3, lsl #1 │ │ │ │ - asrsmi pc, r4, #4 @ │ │ │ │ + bicpl pc, r0, r4, asr #4 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ @ instruction: 0xf44f4b02 │ │ │ │ mulls r0, r8, r2 │ │ │ │ - mrc2 1, 5, pc, cr4, cr1, {4} │ │ │ │ - eorseq r0, r5, r4, lsr r1 │ │ │ │ + mrc2 1, 6, pc, cr0, cr1, {4} │ │ │ │ + eorseq r0, r5, r4, asr #4 │ │ │ │ mrrceq 10, 4, lr, r1, cr15 │ │ │ │ tstpeq r1, r1 @ p-variant is OBSOLETE │ │ │ │ bicvc pc, pc, r1, lsl #10 │ │ │ │ - bl 0x106854 │ │ │ │ + bl 0x10691c │ │ │ │ @ instruction: 0xf003114c │ │ │ │ - blx 0x13ec74 │ │ │ │ - bl 0x17848c │ │ │ │ + blx 0x13ed3c │ │ │ │ + bl 0x178554 │ │ │ │ andsle r0, r0, r1, asr #5 │ │ │ │ andle r2, r7, r2, lsl #22 │ │ │ │ @ instruction: 0xf646b9a3 │ │ │ │ vsubw.s8 q11, q0, d20 │ │ │ │ ldmdavs r9, {r1, r2, r4, r7, r8, r9, sp} │ │ │ │ - ldmdalt r0, {r2, r3, r4, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + svclt 0x00ecf79b │ │ │ │ msrvs CPSR_s, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ @ instruction: 0xf79c6819 │ │ │ │ - @ instruction: 0xf646b891 │ │ │ │ + @ instruction: 0xf646b82d │ │ │ │ vsubw.s8 q11, q0, d20 │ │ │ │ ldmdavs r9, {r1, r2, r4, r7, r8, r9, sp} │ │ │ │ - stmdalt r6!, {r2, r3, r4, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmdalt r2, {r2, r3, r4, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec12e98 │ │ │ │ + bl 0xfec12f60 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ vhadd.s8 d18, d4, d0 │ │ │ │ - vsra.s64 d20, d16, #64 │ │ │ │ - blmi 0x17c168 │ │ │ │ + vmla.f d21, d16, d0[0] │ │ │ │ + blmi 0x17c230 │ │ │ │ sbcsmi pc, r3, #64, 4 │ │ │ │ @ instruction: 0xf1919000 │ │ │ │ - svclt 0x0000fe77 │ │ │ │ - eorseq r0, r5, r8, asr #2 │ │ │ │ + svclt 0x0000fe93 │ │ │ │ + eorseq r0, r5, r8, asr r2 │ │ │ │ mrrceq 10, 4, lr, r1, cr15 │ │ │ │ tstpeq r1, r1 @ p-variant is OBSOLETE │ │ │ │ bicvc pc, pc, r1, lsl #10 │ │ │ │ - bl 0x1068d4 │ │ │ │ + bl 0x10699c │ │ │ │ @ instruction: 0xf003114c │ │ │ │ - blx 0x13ecf0 │ │ │ │ - bl 0x178508 │ │ │ │ + blx 0x13edb8 │ │ │ │ + bl 0x1785d0 │ │ │ │ andle r0, r8, r1, asr #5 │ │ │ │ tstle sp, r3, lsl #22 │ │ │ │ msrvs CPSR_s, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ @ instruction: 0xf79c6819 │ │ │ │ - @ instruction: 0xf646bb31 │ │ │ │ + @ instruction: 0xf646bacd │ │ │ │ vsubw.s8 q11, q0, d20 │ │ │ │ ldmdavs r9, {r1, r2, r4, r7, r8, r9, sp} │ │ │ │ - bllt 0x279b6c │ │ │ │ + blt 0xfe979c34 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec12f04 │ │ │ │ + bl 0xfec12fcc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ vhadd.s8 d18, d4, d0 │ │ │ │ - vsra.s64 d20, d16, #64 │ │ │ │ - blmi 0x17c1d4 │ │ │ │ + vmla.f d21, d16, d0[0] │ │ │ │ + blmi 0x17c29c │ │ │ │ rscmi pc, r3, #64, 4 │ │ │ │ @ instruction: 0xf1919000 │ │ │ │ - svclt 0x0000fe41 │ │ │ │ - eorseq r0, r5, r0, ror #2 │ │ │ │ + svclt 0x0000fe5d │ │ │ │ + eorseq r0, r5, r0, ror r2 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 12, cr15, cr8, cr12, {6} │ │ │ │ ldrmi fp, [lr], -r8, asr #1 │ │ │ │ @ instruction: 0x460c4b19 │ │ │ │ ldrmi r4, [r7], -r0, lsl #13 │ │ │ │ @ instruction: 0xf44f9d4e │ │ │ │ smlabbcs r0, r4, r2, r7 │ │ │ │ ldmdavs fp, {r2, fp, sp, pc} │ │ │ │ @ instruction: 0xf04f9347 │ │ │ │ @ instruction: 0xf1ec0300 │ │ │ │ - strls lr, [r0, #-3334] @ 0xfffff2fa │ │ │ │ + strls lr, [r0, #-3362] @ 0xfffff2de │ │ │ │ andls r4, r2, r1, lsr #12 │ │ │ │ @ instruction: 0x463a4633 │ │ │ │ stmiavs r4!, {r6, r9, sl, lr} │ │ │ │ svceq 0x0000f414 │ │ │ │ @ instruction: 0xf1a44c0e │ │ │ │ svclt 0x00080c18 │ │ │ │ strls r4, [r1], #-1636 @ 0xfffff99c │ │ │ │ - @ instruction: 0xf84cf7ba │ │ │ │ + @ instruction: 0xffe8f7b9 │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r7, asr #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ sublt sp, r8, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ - @ instruction: 0xff16f1fd │ │ │ │ + @ instruction: 0xff32f1fd │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - mlaseq r5, r0, r1, r0 │ │ │ │ + eorseq r0, r5, r0, lsr #5 │ │ │ │ ldrlt fp, [r0, #-482] @ 0xfffffe1e │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00f0f8cc │ │ │ │ stmvs sl, {r1, r7, ip, sp, pc} │ │ │ │ andls r4, r1, #4, 12 @ 0x400000 │ │ │ │ - @ instruction: 0xffe6f793 │ │ │ │ + @ instruction: 0xff82f793 │ │ │ │ strmi r9, [r1], -r1, lsl #20 │ │ │ │ tstls r1, r0, lsr #12 │ │ │ │ - @ instruction: 0xffcef7eb │ │ │ │ + @ instruction: 0xffcaf7eb │ │ │ │ strmi r9, [r8], -r1, lsl #18 │ │ │ │ tstcs r0, r2 │ │ │ │ @ instruction: 0xf04f2200 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ tstcs r0, r0, lsl r6 │ │ │ │ @ instruction: 0xf04f2200 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec12ffc │ │ │ │ + bl 0xfec130c4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00ff8 │ │ │ │ @ instruction: 0xf8dcc050 │ │ │ │ @ instruction: 0xf0133000 │ │ │ │ @ instruction: 0xd11a02f0 │ │ │ │ @ instruction: 0x3098f8dc │ │ │ │ cmnpvs r0, #318767104 @ p-variant is OBSOLETE @ 0x13000000 │ │ │ │ @ instruction: 0xf8dcd01c │ │ │ │ @ instruction: 0xf4133004 │ │ │ │ andsle r6, r7, r0, ror r3 │ │ │ │ @ instruction: 0xdc6f290f │ │ │ │ @ instruction: 0xdd712900 │ │ │ │ - blcs 0x44375c │ │ │ │ + blcs 0x443824 │ │ │ │ ldm pc, {r0, r1, r2, r3, fp, ip, lr, pc}^ @ │ │ │ │ stclcc 0, cr15, [r3, #-12] │ │ │ │ cdpeq 14, 0, cr0, cr14, cr14, {0} │ │ │ │ cdpeq 14, 0, cr0, cr14, cr14, {0} │ │ │ │ svcmi 0x0043430e │ │ │ │ stmdbcs pc, {r0, r1, r2, r3, r6} @ │ │ │ │ @ instruction: 0xf64fdd0b │ │ │ │ @@ -175804,33 +175856,33 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ stmdbcs r0, {r3, r8, sl, fp, ip, sp, pc} │ │ │ │ mcrne 13, 2, sp, cr11, cr5, {7} │ │ │ │ ldmle r2!, {r1, r2, r3, r8, r9, fp, sp}^ │ │ │ │ @ instruction: 0xf852a201 │ │ │ │ svclt 0x0000f023 │ │ │ │ - @ instruction: 0x000bbeb9 │ │ │ │ - andeq fp, fp, sp, lsr #29 │ │ │ │ - andeq fp, fp, pc, asr #28 │ │ │ │ - andeq fp, fp, pc, asr #28 │ │ │ │ - andeq fp, fp, pc, asr #28 │ │ │ │ - andeq fp, fp, pc, asr #28 │ │ │ │ - andeq fp, fp, pc, asr #28 │ │ │ │ - andeq fp, fp, pc, asr #28 │ │ │ │ - andeq fp, fp, pc, asr #28 │ │ │ │ - andeq fp, fp, pc, asr #28 │ │ │ │ - andeq fp, fp, pc, asr #28 │ │ │ │ - andeq fp, fp, pc, ror #29 │ │ │ │ - andeq fp, fp, pc, ror #29 │ │ │ │ - ldrdeq fp, [fp], -r1 │ │ │ │ - ldrdeq fp, [fp], -r1 │ │ │ │ + andeq fp, fp, r1, lsl #31 │ │ │ │ + andeq fp, fp, r5, ror pc │ │ │ │ + andeq fp, fp, r7, lsl pc │ │ │ │ + andeq fp, fp, r7, lsl pc │ │ │ │ + andeq fp, fp, r7, lsl pc │ │ │ │ + andeq fp, fp, r7, lsl pc │ │ │ │ + andeq fp, fp, r7, lsl pc │ │ │ │ + andeq fp, fp, r7, lsl pc │ │ │ │ + andeq fp, fp, r7, lsl pc │ │ │ │ + andeq fp, fp, r7, lsl pc │ │ │ │ + andeq fp, fp, r7, lsl pc │ │ │ │ + @ instruction: 0x000bbfb7 │ │ │ │ + @ instruction: 0x000bbfb7 │ │ │ │ + muleq fp, r9, pc @ │ │ │ │ + muleq fp, r9, pc @ │ │ │ │ ldrsbcc pc, [r4], #128 @ 0x80 @ │ │ │ │ movtne pc, #963 @ 0x3c3 @ │ │ │ │ sbcle r2, fp, r0, lsl #22 │ │ │ │ - ldc2l 0, cr15, [r0, #176] @ 0xb0 │ │ │ │ + ldc2l 0, cr15, [r6, #176]! @ 0xb0 │ │ │ │ ldrmi r1, [r8], -r3, asr #24 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ ldrsbcc pc, [r4], #128 @ 0x80 @ │ │ │ │ movtne pc, #963 @ 0x3c3 @ │ │ │ │ @@ -175855,209 +175907,209 @@ │ │ │ │ strvc lr, [r2], #-2513 @ 0xfffff62f │ │ │ │ stmdblt r4, {r0, r2, r7, ip, sp, pc} │ │ │ │ stmdblt fp, {r0, r1, r2, r3, r4, r5, r6, r9, lr} │ │ │ │ cmplt r4, #12, 18 @ 0x30000 │ │ │ │ strmi r4, [r5], -ip, lsl #12 │ │ │ │ stmdavs sl, {r0, r4, r7, r9, sl, lr} │ │ │ │ andls r4, r3, #152, 12 @ 0x9800000 │ │ │ │ - @ instruction: 0xff28f793 │ │ │ │ + mcr2 7, 6, pc, cr4, cr3, {4} @ │ │ │ │ strmi r9, [r1], -r3, lsl #20 │ │ │ │ strtmi r4, [r8], -r6, lsl #12 │ │ │ │ - @ instruction: 0xff10f7eb │ │ │ │ - blcs 0xd64e0 │ │ │ │ + @ instruction: 0xff0cf7eb │ │ │ │ + blcs 0xd65a8 │ │ │ │ @ instruction: 0xf895d134 │ │ │ │ ldrhlt r3, [r3, -sl] │ │ │ │ - blcs 0x415fec │ │ │ │ + blcs 0x4160b4 │ │ │ │ @ instruction: 0xf1b8d00e │ │ │ │ tstle r9, r0, lsl #30 │ │ │ │ cmnlt r3, r3, lsr #18 │ │ │ │ cmnlt fp, #1622016 @ 0x18c000 │ │ │ │ ldrtmi r6, [r2], -r1, lsr #16 │ │ │ │ andlt r4, r5, r8, lsr #12 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ - svclt 0x00b6f7eb │ │ │ │ - bllt 0x1396410 │ │ │ │ + svclt 0x00b2f7eb │ │ │ │ + bllt 0x13964d8 │ │ │ │ svceq 0x0000f1b8 │ │ │ │ andlt sp, r5, r8, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ ldrdcc pc, [r8], r5 │ │ │ │ @ instruction: 0xf8d54649 │ │ │ │ strtmi r2, [r8], -r4, lsl #1 │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ rsceq pc, r2, #66 @ 0x42 │ │ │ │ ldrtmi r9, [r2], -r0, lsl #4 │ │ │ │ - ldc2l 7, cr15, [ip, #-956] @ 0xfffffc44 │ │ │ │ - blcs 0xd6448 │ │ │ │ + ldc2l 7, cr15, [r8, #-956] @ 0xfffffc44 │ │ │ │ + blcs 0xd6510 │ │ │ │ ubfx sp, r6, #3, #5 │ │ │ │ @ instruction: 0x4631463a │ │ │ │ @ instruction: 0xf7984630 │ │ │ │ - strb pc, [r4, r1, ror #30] @ │ │ │ │ + @ instruction: 0xe7c4fefd │ │ │ │ @ instruction: 0x4631463a │ │ │ │ @ instruction: 0xf7984630 │ │ │ │ - @ instruction: 0xe7cbff5b │ │ │ │ + @ instruction: 0xe7cbfef7 │ │ │ │ vnmls.f64 d4, d13, d12 │ │ │ │ @ instruction: 0xf64c2f70 │ │ │ │ vsra.s64 q8, q4, #64 │ │ │ │ ldrbtmi r0, [fp], #-402 @ 0xfffffe6e │ │ │ │ ldmpl r2, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ msrvs CPSR_s, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ ldrmi r6, [r3], #-2075 @ 0xfffff7e5 │ │ │ │ andls r4, r0, #838860800 @ 0x32000000 │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - mrc2 7, 5, pc, cr0, cr4, {4} │ │ │ │ + mcr2 7, 2, pc, cr12, cr4, {4} @ │ │ │ │ svceq 0x0000f1b8 │ │ │ │ strb sp, [r7, lr, lsr #1] │ │ │ │ - addeq r3, r6, lr, lsl #23 │ │ │ │ + addeq r3, r6, r6, asr #21 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec13218 │ │ │ │ + bl 0xfec132e0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldmib r0, {r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ addlt r3, r3, r4, lsr r2 │ │ │ │ ldrle r0, [r7, #-1435]! @ 0xfffffa65 │ │ │ │ - blcs 0x396058 │ │ │ │ + blcs 0x396120 │ │ │ │ ldreq sp, [r2], sl │ │ │ │ @ instruction: 0xf1a3d517 │ │ │ │ @ instruction: 0xf1a30208 │ │ │ │ @ instruction: 0xf1bc0c0e │ │ │ │ svclt 0x00880f01 │ │ │ │ stmdale lr, {r0, r9, fp, sp} │ │ │ │ andvs r2, fp, sl, lsl #6 │ │ │ │ @ instruction: 0xc090f8d0 │ │ │ │ svceq 0x0000f1bc │ │ │ │ @ instruction: 0x4660d119 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - blcs 0x36b464 │ │ │ │ + blcs 0x36b52c │ │ │ │ @ instruction: 0xf04fd0f0 │ │ │ │ andscs r7, r1, #0, 6 │ │ │ │ @ instruction: 0xf7f32100 │ │ │ │ - andcs pc, r1, r9, lsr #27 │ │ │ │ + andcs pc, r1, r5, lsr #27 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf04fbd00 │ │ │ │ andscs r7, r1, #0, 6 │ │ │ │ @ instruction: 0xf8cd2100 │ │ │ │ @ instruction: 0xf7f3c000 │ │ │ │ - @ instruction: 0xe7ecfc95 │ │ │ │ - @ instruction: 0x13a8f240 │ │ │ │ + @ instruction: 0xe7ecfc91 │ │ │ │ + @ instruction: 0x23b8f240 │ │ │ │ teqpeq r5, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - orrpl pc, ip, sl, asr #4 │ │ │ │ + orrsvs pc, ip, sl, asr #4 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - adcspl pc, r0, sl, asr #4 │ │ │ │ + sbcvs pc, r0, sl, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ sbcscs pc, lr, #64, 4 │ │ │ │ - stc2l 1, cr15, [lr, #800] @ 0x320 │ │ │ │ + stc2l 1, cr15, [sl, #800]! @ 0x320 │ │ │ │ stmvs r9, {r0, r1, r3, r6, r8, ip, sp, pc} │ │ │ │ andle r2, r1, pc, lsl #18 │ │ │ │ - svclt 0x0014f7eb │ │ │ │ + svclt 0x0010f7eb │ │ │ │ cmnpmi r0, pc, asr #32 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf7ee4610 │ │ │ │ - andcs fp, r0, r7, ror fp │ │ │ │ + andcs fp, r0, r3, ror fp │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ movwhi lr, #10705 @ 0x29d1 │ │ │ │ stmdblt fp, {r2, r7, ip, sp, pc} │ │ │ │ stmdaeq r0, {r3, r6, r7, r8, ip, sp, lr, pc} │ │ │ │ stmdbvs fp, {r1, r3, r8, fp, ip, sp, pc} │ │ │ │ @ instruction: 0x460cb353 │ │ │ │ ldrmi r4, [r7], -r5, lsl #12 │ │ │ │ andls r6, r3, #655360 @ 0xa0000 │ │ │ │ - mcr2 7, 2, pc, cr4, cr3, {4} @ │ │ │ │ + stc2l 7, cr15, [r0, #588]! @ 0x24c │ │ │ │ strmi r9, [r1], -r3, lsl #20 │ │ │ │ strtmi r4, [r8], -r6, lsl #12 │ │ │ │ - cdp2 7, 2, cr15, cr12, cr11, {7} │ │ │ │ - bllt 0x1f966a8 │ │ │ │ + cdp2 7, 2, cr15, cr8, cr11, {7} │ │ │ │ + bllt 0x1f96770 │ │ │ │ umlalscc pc, sl, r5, r8 @ │ │ │ │ stmiblt pc, {r0, r1, r4, r7, r8, fp, ip, sp, pc}^ @ │ │ │ │ teqlt r3, r3, lsr #18 │ │ │ │ cmnlt fp, #1622016 @ 0x18c000 │ │ │ │ ldrtmi r6, [r2], -r1, lsr #16 │ │ │ │ @ instruction: 0xf7eb4628 │ │ │ │ - @ instruction: 0x4638fedb │ │ │ │ + @ instruction: 0x4638fed7 │ │ │ │ tstcs r0, r4 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ - blcs 0x4161d8 │ │ │ │ + blcs 0x4162a0 │ │ │ │ stmdbvs r3!, {r0, r3, r5, r6, r7, r8, ip, lr, pc} │ │ │ │ stmdblt pc, {r0, r1, r8, r9, fp, ip, sp, pc} @ │ │ │ │ strb r2, [lr, r0, lsl #14]! │ │ │ │ - mrc2 7, 0, pc, cr12, cr3, {4} │ │ │ │ + ldc2 7, cr15, [r8, #588]! @ 0x24c │ │ │ │ ldrdcc pc, [r8], r5 │ │ │ │ ldrdcs pc, [r4], r5 │ │ │ │ strmi r4, [r1], -r7, lsl #12 │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ rsceq pc, r2, #66 @ 0x42 │ │ │ │ andls r4, r0, #40, 12 @ 0x2800000 │ │ │ │ @ instruction: 0xf7ef4632 │ │ │ │ - ldrb pc, [r3, sp, lsr #20] @ │ │ │ │ + ldrb pc, [r3, r9, lsr #20] @ │ │ │ │ ldrtmi r4, [r1], -r2, asr #12 │ │ │ │ @ instruction: 0xf7984630 │ │ │ │ - strb pc, [r9, r3, lsl #29] @ │ │ │ │ + bfc pc, (invalid: 28:9) @ │ │ │ │ ldrtmi r4, [r1], -r2, asr #12 │ │ │ │ @ instruction: 0xf7984630 │ │ │ │ - @ instruction: 0xe7cbfe7d │ │ │ │ + bfi pc, r9, (invalid: 28:11) @ │ │ │ │ vnmls.f64 d4, d13, d11 │ │ │ │ @ instruction: 0xf64c2f70 │ │ │ │ vsra.s64 q8, q4, #64 │ │ │ │ ldrbtmi r0, [fp], #-402 @ 0xfffffe6e │ │ │ │ ldmpl r2, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ msrvs CPSR_s, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ ldrmi r6, [r3], #-2075 @ 0xfffff7e5 │ │ │ │ andls r4, r0, #838860800 @ 0x32000000 │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - ldc2l 7, cr15, [r2, #592] @ 0x250 │ │ │ │ + stc2l 7, cr15, [lr, #-592]! @ 0xfffffdb0 │ │ │ │ svclt 0x0000e7af │ │ │ │ - ldrdeq r3, [r6], r2 │ │ │ │ + addeq r3, r6, sl, lsl #18 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec133d0 │ │ │ │ + bl 0xfec13498 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6460fe8 │ │ │ │ vsubhn.i16 d22, q0, q10 │ │ │ │ umulllt r2, r2, r6, r6 @ │ │ │ │ @ instruction: 0xf7939001 │ │ │ │ - ldmdavs r1!, {r0, r1, r2, r4, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + ldmdavs r1!, {r0, r1, r4, r5, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ addmi pc, ip, #64, 12 @ 0x4000000 │ │ │ │ @ instruction: 0xf79b4605 │ │ │ │ - pldw [r3, sp, ror #26] │ │ │ │ - ldmdavs r1!, {r0, r1, r2, r3, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + pldw [r3, r9, lsl #26] │ │ │ │ + ldmdavs r1!, {r0, r1, r3, r5, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ subvs pc, r1, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf79b4604 │ │ │ │ - strtmi pc, [r9], -r5, ror #26 │ │ │ │ + strtmi pc, [r9], -r1, lsl #26 │ │ │ │ @ instruction: 0xf04f4628 │ │ │ │ @ instruction: 0xf7994200 │ │ │ │ - strtmi pc, [r9], -r5, lsl #20 │ │ │ │ + strtmi pc, [r9], -r1, lsr #19 │ │ │ │ @ instruction: 0xf04f4628 │ │ │ │ @ instruction: 0xf7984200 │ │ │ │ - qsub8mi pc, r1, r5 @ │ │ │ │ + qadd8mi pc, r1, r1 @ │ │ │ │ andcs r4, r4, #32, 12 @ 0x2000000 │ │ │ │ - @ instruction: 0xf9faf799 │ │ │ │ + @ instruction: 0xf996f799 │ │ │ │ strtmi r4, [r1], -sl, lsr #12 │ │ │ │ @ instruction: 0xf7984620 │ │ │ │ - blls 0x13bf5c │ │ │ │ + blls 0x13be94 │ │ │ │ strtmi r2, [r1], -r0, lsl #4 │ │ │ │ andlt r2, r2, r9 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ - ldclt 7, cr15, [r0], {153} @ 0x99 │ │ │ │ + stclt 7, cr15, [ip], #-612 @ 0xfffffd9c │ │ │ │ @ instruction: 0xf8d26d02 │ │ │ │ vshr.u64 d19, d8, #61 │ │ │ │ - blcs 0x140e58 │ │ │ │ + blcs 0x140f20 │ │ │ │ adcshi pc, r8, r0, asr #4 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrsbcc pc, [r4], #128 @ 0x80 @ │ │ │ │ addlt r4, r4, r4, lsl #12 │ │ │ │ @@ -176065,77 +176117,77 @@ │ │ │ │ addshi pc, sl, r0, asr #2 │ │ │ │ umlalscc pc, r9, r4, r8 @ │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ movwcs r8, #4245 @ 0x1095 │ │ │ │ rsbscc pc, ip, r4, lsl #17 │ │ │ │ @ instruction: 0x07196813 │ │ │ │ @ instruction: 0xf793d07b │ │ │ │ - @ instruction: 0xf646fd85 │ │ │ │ + @ instruction: 0xf646fd21 │ │ │ │ vsubw.s8 q11, q0, d20 │ │ │ │ vst2.32 {d18-d21}, [pc :64], r6 │ │ │ │ strmi r6, [r6], -r9, asr #4 │ │ │ │ ldmdavs r9, {r0, r1, r8, r9, ip, pc} │ │ │ │ - ldc2 7, cr15, [r6, #-620] @ 0xfffffd94 │ │ │ │ - ldc2l 7, cr15, [r8, #-588]! @ 0xfffffdb4 │ │ │ │ + ldc2 7, cr15, [r2], #620 @ 0x26c │ │ │ │ + ldc2 7, cr15, [r4, #-588] @ 0xfffffdb4 │ │ │ │ @ instruction: 0xf44f9b03 │ │ │ │ strmi r6, [r5], -r1, asr #4 │ │ │ │ @ instruction: 0xf79b6819 │ │ │ │ - @ instruction: 0xf04ffd0d │ │ │ │ + @ instruction: 0xf04ffca9 │ │ │ │ ldrtmi r4, [r1], -r0, lsl #4 │ │ │ │ @ instruction: 0xf7994630 │ │ │ │ - @ instruction: 0xf04ff9ad │ │ │ │ + @ instruction: 0xf04ff949 │ │ │ │ ldrtmi r4, [r1], -r0, lsl #4 │ │ │ │ @ instruction: 0xf7984630 │ │ │ │ - qadd8mi pc, r9, sp @ │ │ │ │ + qasxmi pc, r9, r9 @ │ │ │ │ andcs r4, r8, #40, 12 @ 0x2800000 │ │ │ │ - @ instruction: 0xf9a2f799 │ │ │ │ + @ instruction: 0xf93ef799 │ │ │ │ ldrtmi r4, [r2], -r9, lsr #12 │ │ │ │ @ instruction: 0xf7984628 │ │ │ │ - @ instruction: 0x4620fef3 │ │ │ │ - ldc2l 7, cr15, [sl], #940 @ 0x3ac │ │ │ │ + strtmi pc, [r0], -pc, lsl #29 │ │ │ │ + ldc2l 7, cr15, [r6], #940 @ 0x3ac │ │ │ │ cdpvs 6, 10, cr4, cr3, cr9, {1} │ │ │ │ andcs r2, r8, r0, lsl #4 │ │ │ │ - ldc2 7, cr15, [r8], #-612 @ 0xfffffd9c │ │ │ │ + blx 0xff5fa21e │ │ │ │ @ instruction: 0x5090f8d4 │ │ │ │ @ instruction: 0xf0402d00 │ │ │ │ ldmib r7, {r1, r2, r7, pc}^ │ │ │ │ ldmvs sl!, {r8, sl, ip, sp} │ │ │ │ - blcc 0x10d3b0 │ │ │ │ + blcc 0x10d478 │ │ │ │ ldrmi r2, [lr], -r3, lsl #20 │ │ │ │ - blcs 0x10b0428 │ │ │ │ - blcs 0x8b3438 │ │ │ │ + blcs 0x10b04f0 │ │ │ │ + blcs 0x8b3500 │ │ │ │ ldrbeq sp, [sl, r7, lsl #26] │ │ │ │ stcvs 5, cr13, [r3, #-280]! @ 0xfffffee8 │ │ │ │ @ instruction: 0xf013681b │ │ │ │ svclt 0x00080f0e │ │ │ │ @ instruction: 0x4620261f │ │ │ │ - blx 0xfe7f83da │ │ │ │ + blx 0xff1784a2 │ │ │ │ eorsle r2, lr, r0, lsl #16 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ - blx 0x27a184 │ │ │ │ + @ instruction: 0xf9a2f794 │ │ │ │ strmi r0, [r7], -fp, ror #15 │ │ │ │ andcs sp, r1, #25165824 @ 0x1800000 │ │ │ │ - blx 0x1204f48 │ │ │ │ + blx 0x1205010 │ │ │ │ strcc pc, [r1, #-258] @ 0xfffffefe │ │ │ │ ldc2 7, cr15, [sl], #1020 @ 0x3fc │ │ │ │ ldrmi r1, [r8], fp, ror #24 │ │ │ │ - ble 0x144cdc8 │ │ │ │ + ble 0x144ce90 │ │ │ │ strhtle r4, [r1], #-37 @ 0xffffffdb │ │ │ │ adcmi r1, fp, #29440 @ 0x7300 │ │ │ │ stcvs 1, cr13, [r3, #-408]! @ 0xfffffe68 │ │ │ │ @ instruction: 0x2098f8d3 │ │ │ │ svcvs 0x0070f412 │ │ │ │ ldmdavs fp, {r0, r1, r3, ip, lr, pc}^ │ │ │ │ svcvs 0x0070f413 │ │ │ │ andcs sp, r0, r7 │ │ │ │ - @ instruction: 0xf9ccf794 │ │ │ │ + @ instruction: 0xf968f794 │ │ │ │ @ instruction: 0xf6402204 │ │ │ │ @ instruction: 0xf7eb41ac │ │ │ │ - @ instruction: 0x4620fcd1 │ │ │ │ - stc2l 7, cr15, [r2, #952]! @ 0x3b8 │ │ │ │ + strtmi pc, [r0], -sp, asr #25 │ │ │ │ + ldc2l 7, cr15, [lr, #952] @ 0x3b8 │ │ │ │ andlt r2, r4, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ ldrsheq r8, [fp], #-16 │ │ │ │ ldrmi r3, [lr], -r1, lsl #6 │ │ │ │ @@ -176149,41 +176201,41 @@ │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ rsbeq r4, sp, r0, ror r7 │ │ │ │ fstmiaxle r0!, {d2-d16} @ Deprecated │ │ │ │ @ instruction: 0xf02c4620 │ │ │ │ - stmdacs r0, {r0, r1, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r3, r5, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ andcs sp, r0, r5, ror #1 │ │ │ │ @ instruction: 0xf7942100 │ │ │ │ - @ instruction: 0x1c6bf9ad │ │ │ │ + @ instruction: 0x1c6bf949 │ │ │ │ addsmi r4, lr, #7340032 @ 0x700000 │ │ │ │ movwcs sp, #15282 @ 0x3bb2 │ │ │ │ andcs r1, r0, #105 @ 0x69 │ │ │ │ @ instruction: 0xf7ff4638 │ │ │ │ stclne 12, cr15, [fp], #388 @ 0x184 │ │ │ │ strcc r4, [r2, #-1688] @ 0xfffff968 │ │ │ │ ldclle 2, cr4, [r4, #716]! @ 0x2cc │ │ │ │ @ instruction: 0xf04fe7a4 │ │ │ │ andscs r7, r1, #0, 6 │ │ │ │ strtmi r2, [r0], -r0, lsl #2 │ │ │ │ @ instruction: 0xf7f39500 │ │ │ │ - @ instruction: 0xe7c8fad5 │ │ │ │ + @ instruction: 0xe7c8fad1 │ │ │ │ ldrtmi r1, [r8], -r9, rrx │ │ │ │ andcs r2, r0, #134217728 @ 0x8000000 │ │ │ │ @ instruction: 0xf7ff4645 │ │ │ │ ldr pc, [r5, fp, asr #24] │ │ │ │ - orrpl pc, ip, sl, asr #4 │ │ │ │ + orrsvs pc, ip, sl, asr #4 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - sbcspl pc, r4, sl, asr #4 │ │ │ │ + rscvs pc, r4, sl, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ adcscs r4, r9, #1024 @ 0x400 │ │ │ │ - stc2 1, cr15, [sl], {200} @ 0xc8 │ │ │ │ - ldrhteq r0, [r5], -r4 │ │ │ │ + stc2 1, cr15, [r6], #-800 @ 0xfffffce0 │ │ │ │ + eorseq r0, r5, r4, asr #5 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r7], -r4, lsl #1 │ │ │ │ @ instruction: 0x46994690 │ │ │ │ @ instruction: 0xf7ff460c │ │ │ │ @@ -176201,365 +176253,365 @@ │ │ │ │ rscseq r0, lr, r9, asr r0 │ │ │ │ ldrshteq r0, [lr], #14 │ │ │ │ ldrshteq r0, [lr], #14 │ │ │ │ ldrshteq r0, [lr], #14 │ │ │ │ ldrshteq r0, [lr], #14 │ │ │ │ eorseq r0, r2, r4, asr r0 │ │ │ │ adcseq r0, ip, pc │ │ │ │ - @ instruction: 0xf96ef791 │ │ │ │ + @ instruction: 0xf90af791 │ │ │ │ @ instruction: 0xf7914605 │ │ │ │ - strmi pc, [r6], -fp, ror #18 │ │ │ │ + strmi pc, [r6], -r7, lsl #18 │ │ │ │ strtmi r4, [r8], -r2, lsl #13 │ │ │ │ mcr2 7, 4, pc, cr6, cr15, {7} @ │ │ │ │ andcs r4, r0, #76546048 @ 0x4900000 │ │ │ │ @ instruction: 0x47c04638 │ │ │ │ @ instruction: 0xf7984630 │ │ │ │ - strtmi pc, [r8], -fp, lsl #24 │ │ │ │ - stc2 7, cr15, [r2], {152} @ 0x98 │ │ │ │ + strtmi pc, [r8], -r7, lsr #23 │ │ │ │ + blx 0xfe87a3fa │ │ │ │ ldrtmi r2, [r8], -r1, lsl #2 │ │ │ │ - cdp2 0, 1, cr15, cr14, cr8, {1} │ │ │ │ + cdp2 0, 4, cr15, cr4, cr8, {1} │ │ │ │ @ instruction: 0xf0402800 │ │ │ │ smlalsvs r8, r8, r4, r0 @ │ │ │ │ svceq 0x0000f1ba │ │ │ │ ldrbmi sp, [r0], -r0, asr #1 │ │ │ │ - blx 0xffdfa34e │ │ │ │ + blx 0xfe4fa416 │ │ │ │ andcs lr, r1, #188, 14 @ 0x2f00000 │ │ │ │ ldrtmi r4, [r8], -r9, asr #12 │ │ │ │ strmi r4, [r5], -r0, asr #15 │ │ │ │ - mcrr2 7, 9, pc, ip, cr3 @ │ │ │ │ + blx 0xffafa412 │ │ │ │ msrvs CPSR_s, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ adcmi pc, ip, #64, 12 @ 0x4000000 │ │ │ │ ldmdavs r9, {r0, r1, ip, pc} │ │ │ │ - blx 0xff87a37e │ │ │ │ + blx 0x1f7a446 │ │ │ │ movwcs r9, #2051 @ 0x803 │ │ │ │ @ instruction: 0x462a2110 │ │ │ │ strmi r9, [r1], -r0, lsl #2 │ │ │ │ - blx 0xfe6fa388 │ │ │ │ + blx 0xdfa450 │ │ │ │ andcs r9, r4, #196608 @ 0x30000 │ │ │ │ @ instruction: 0x41acf640 │ │ │ │ - blx 0xfff7a4da │ │ │ │ + blx 0xffe7a5a2 │ │ │ │ rscsvs r2, fp, sp, lsl #6 │ │ │ │ andcs lr, r0, #40370176 @ 0x2680000 │ │ │ │ ldrtmi r4, [r8], -r9, asr #12 │ │ │ │ ldr r4, [r5, r0, asr #15] │ │ │ │ strbmi r2, [r9], -r1, lsl #4 │ │ │ │ @ instruction: 0x47c04638 │ │ │ │ @ instruction: 0x46056d3b │ │ │ │ @ instruction: 0x2098f8d3 │ │ │ │ svcvs 0x0070f412 │ │ │ │ ldmdavs fp, {r2, r4, ip, lr, pc}^ │ │ │ │ svcvs 0x0070f413 │ │ │ │ @ instruction: 0xf793d010 │ │ │ │ - @ instruction: 0xf04ffc1b │ │ │ │ + @ instruction: 0xf04ffbb7 │ │ │ │ strtmi r6, [r9], -r0, lsl #4 │ │ │ │ - @ instruction: 0xf7999003 │ │ │ │ - stmdals r3, {r0, r1, r2, r4, r6, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf7989003 │ │ │ │ + stmdals r3, {r0, r1, r4, r5, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ andls r2, r0, r0, lsl r3 │ │ │ │ andcs r4, r2, sl, lsl r6 │ │ │ │ teqpvc r0, r2, asr #12 @ p-variant is OBSOLETE │ │ │ │ - stc2l 7, cr15, [r2, #-688]! @ 0xfffffd50 │ │ │ │ + ldc2l 7, cr15, [lr], #688 @ 0x2b0 │ │ │ │ @ instruction: 0xf04f4629 │ │ │ │ @ instruction: 0x46284270 │ │ │ │ - @ instruction: 0xf848f799 │ │ │ │ - stc2 7, cr15, [r4], {147} @ 0x93 │ │ │ │ + @ instruction: 0xffe4f798 │ │ │ │ + blx 0xfe8fa4a2 │ │ │ │ msrvs CPSR_s, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ @ instruction: 0xf6424604 │ │ │ │ ldmdavs r9, {r3, r6, r9, ip, sp, lr} │ │ │ │ - blx 0xfe67a40e │ │ │ │ + blx 0xd7a4d6 │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ rsbsmi pc, r0, #111 @ 0x6f │ │ │ │ - @ instruction: 0xf836f799 │ │ │ │ + @ instruction: 0xffd2f798 │ │ │ │ strtmi r4, [r1], -sl, lsr #12 │ │ │ │ @ instruction: 0xf7984620 │ │ │ │ - andcs pc, r4, #8640 @ 0x21c0 │ │ │ │ + andcs pc, r4, #2240 @ 0x8c0 │ │ │ │ @ instruction: 0xf6424620 │ │ │ │ @ instruction: 0xf7eb7148 │ │ │ │ - ldrb pc, [r1, -pc, lsr #23] @ │ │ │ │ + ldrb pc, [r1, -fp, lsr #23] @ │ │ │ │ andcs r4, r1, #76546048 @ 0x4900000 │ │ │ │ @ instruction: 0x47c04638 │ │ │ │ @ instruction: 0xee1d4a33 │ │ │ │ @ instruction: 0xf6461f70 │ │ │ │ vsubw.s8 q11, q0, d20 │ │ │ │ ldrbtmi r2, [sl], #-918 @ 0xfffffc6a │ │ │ │ @ instruction: 0xf8d36812 │ │ │ │ stmpl fp, {lr, pc} │ │ │ │ @ instruction: 0x41b8f64d │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ ldrmi r2, [r8], #-512 @ 0xfffffe00 │ │ │ │ strbtmi r9, [r3], #-0 │ │ │ │ @ instruction: 0xf7946808 │ │ │ │ - @ instruction: 0x4638fbb5 │ │ │ │ - blx 0xf7a5fc │ │ │ │ + @ instruction: 0x4638fb51 │ │ │ │ + blx 0xf7a6c4 │ │ │ │ @ instruction: 0xf04fe732 │ │ │ │ andcs r0, r1, #0, 20 │ │ │ │ ldrtmi r4, [r8], -r9, asr #12 │ │ │ │ strtvs pc, [r4], #-1606 @ 0xfffff9ba │ │ │ │ ldrcs pc, [r6], #704 @ 0x2c0 │ │ │ │ strmi r4, [r5], -r0, asr #15 │ │ │ │ - blx 0xfeffa46a │ │ │ │ + blx 0x16fa532 │ │ │ │ @ instruction: 0x4629221f │ │ │ │ @ instruction: 0xf7984606 │ │ │ │ - pldw [r3, fp @ ] │ │ │ │ - stmdavs r1!, {r0, r2, r4, r5, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + pldw [r3, r7, asr pc] │ │ │ │ + stmdavs r1!, {r0, r4, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ subvs pc, r1, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf79b9003 │ │ │ │ - stmdals r3, {r0, r1, r3, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdals r3, {r0, r1, r2, r5, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ movwcs r4, #5682 @ 0x1632 │ │ │ │ movwls r4, #1537 @ 0x601 │ │ │ │ @ instruction: 0xf79a2303 │ │ │ │ - stmdals r3, {r0, r2, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdals r3, {r0, r5, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ vst1.8 {d18-d21}, [pc], r4 │ │ │ │ @ instruction: 0xf7eb6141 │ │ │ │ - @ instruction: 0xf06ffb67 │ │ │ │ + @ instruction: 0xf06ffb63 │ │ │ │ @ instruction: 0x46294270 │ │ │ │ @ instruction: 0xf7984628 │ │ │ │ - bmi 0x4fc5d4 │ │ │ │ + bmi 0x4fc50c │ │ │ │ svccc 0x0070ee1d │ │ │ │ ldrbtmi r6, [sl], #-2081 @ 0xfffff7df │ │ │ │ ldmpl fp, {r1, r4, fp, sp, lr} │ │ │ │ strmi r1, [fp], #-2282 @ 0xfffff716 │ │ │ │ @ instruction: 0x41b8f64d │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ andcs r9, r0, #0, 4 │ │ │ │ @ instruction: 0xf7946808 │ │ │ │ - andcs pc, sp, r1, ror fp @ │ │ │ │ + andcs pc, sp, sp, lsl #22 │ │ │ │ andcs lr, r0, fp, lsr #14 │ │ │ │ - orrpl pc, ip, sl, asr #4 │ │ │ │ + orrsvs pc, ip, sl, asr #4 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ @ instruction: 0xf44f4b04 │ │ │ │ ldrdls r7, [r0], -r2 │ │ │ │ - @ instruction: 0xf984f191 │ │ │ │ - umulleq r3, r6, sl, r5 │ │ │ │ - addeq r3, r6, lr, lsl #10 │ │ │ │ - eorseq r0, r5, r4, asr #3 │ │ │ │ + @ instruction: 0xf9a0f191 │ │ │ │ + ldrdeq r3, [r6], r2 │ │ │ │ + addeq r3, r6, r6, asr #8 │ │ │ │ + ldrsbteq r0, [r5], -r4 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ strmi fp, [r2], r5, lsl #1 │ │ │ │ @ instruction: 0x460c4693 │ │ │ │ @ instruction: 0xf7ff9302 │ │ │ │ @ instruction: 0xb3b8fb97 │ │ │ │ eorsle r2, r4, r1, lsl #16 │ │ │ │ eorsle r2, sp, r2, lsl #24 │ │ │ │ ldcle 12, cr2, [r5], {15} │ │ │ │ stclle 12, cr2, [r2, #-0] │ │ │ │ - blcs 0x444068 │ │ │ │ + blcs 0x444130 │ │ │ │ ldm pc, {r0, r1, r2, r3, r4, r6, fp, ip, lr, pc}^ @ │ │ │ │ tstpeq r6, r3, lsl r0 @ p-variant is OBSOLETE │ │ │ │ subseq r0, lr, lr, asr r0 │ │ │ │ subseq r0, lr, lr, asr r0 │ │ │ │ subseq r0, lr, lr, asr r0 │ │ │ │ subseq r0, lr, lr, asr r0 │ │ │ │ subseq r0, lr, lr, asr r0 │ │ │ │ rscseq r0, sp, r0, lsl r1 │ │ │ │ rsbeq r0, r9, pc, asr #1 │ │ │ │ mvnsvc pc, #82837504 @ 0x4f00000 │ │ │ │ @ instruction: 0xd14a429c │ │ │ │ - blx 0x11fa55a │ │ │ │ + blx 0xff8fa620 │ │ │ │ msrvs CPSR_s, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ @ instruction: 0xf6424604 │ │ │ │ ldmdavs r9, {r3, r6, r9, ip, sp, lr} │ │ │ │ - blx 0xff67a58c │ │ │ │ + blx 0x1d7a654 │ │ │ │ rsbsmi pc, r0, #79 @ 0x4f │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ - @ instruction: 0xff76f798 │ │ │ │ + @ instruction: 0xff12f798 │ │ │ │ movwcs r9, #6402 @ 0x1902 │ │ │ │ ldrbmi r4, [r0], -r2, lsr #12 │ │ │ │ ldrdcs r4, [r1], -r8 │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ ldrsbcc pc, [r0], #-138 @ 0xffffff76 @ │ │ │ │ @ instruction: 0x2098f8d3 │ │ │ │ svcvs 0x0070f412 │ │ │ │ ldmdavs fp, {r1, r2, r4, r6, r7, ip, lr, pc}^ │ │ │ │ svcvs 0x0070f413 │ │ │ │ @ instruction: 0xf793d0d2 │ │ │ │ - blmi 0xfeafb3c4 │ │ │ │ + blmi 0xfeafb2fc │ │ │ │ svccs 0x0070ee1d │ │ │ │ teqppl ip, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldmpl r2, {r2, r9, sl, lr}^ │ │ │ │ msrvs CPSR_s, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ ldrmi r6, [r3], #-2075 @ 0xfffff7e5 │ │ │ │ stmdavs r8, {r1, sl, lr} │ │ │ │ - blx 0xff5fa5e0 │ │ │ │ + blx 0x1cfa6a8 │ │ │ │ rsbsmi pc, r8, #79 @ 0x4f │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ - @ instruction: 0xff3ef798 │ │ │ │ + mrc2 7, 6, pc, cr10, cr8, {4} │ │ │ │ andcs lr, r0, r6, asr #15 │ │ │ │ - orrpl pc, ip, sl, asr #4 │ │ │ │ + orrsvs pc, ip, sl, asr #4 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ mulls r0, r8, fp │ │ │ │ eorscs pc, r1, #64, 4 │ │ │ │ - @ instruction: 0xf8f8f191 │ │ │ │ - blx 0xffc7a604 │ │ │ │ + @ instruction: 0xf914f191 │ │ │ │ + blx 0xfe37a6cc │ │ │ │ @ instruction: 0xf7934606 │ │ │ │ - blmi 0xfe5fb36c │ │ │ │ + blmi 0xfe5fb2a4 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ strtvs pc, [r4], #-1606 @ 0xfffff9ba │ │ │ │ ldrcs pc, [r6], #704 @ 0x2c0 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ teqppl ip, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ stmiapl fp!, {r7, r9, sl, lr}^ │ │ │ │ stmdavs r8, {r0, r1, r2, r5, fp, sp, lr} │ │ │ │ ldrtmi r1, [fp], #-2458 @ 0xfffff666 │ │ │ │ - blx 0xfeafa638 │ │ │ │ + blx 0x11fa700 │ │ │ │ rsbsmi pc, r0, #111 @ 0x6f │ │ │ │ @ instruction: 0x46304631 │ │ │ │ - @ instruction: 0xff12f798 │ │ │ │ - blx 0xff47a644 │ │ │ │ + mcr2 7, 5, pc, cr14, cr8, {4} @ │ │ │ │ + blx 0x1b7a70c │ │ │ │ strmi r6, [r7], -r1, lsr #16 │ │ │ │ subvs pc, r1, #1325400064 @ 0x4f000000 │ │ │ │ - blx 0x19fa670 │ │ │ │ + blx 0xfa738 │ │ │ │ ldrtmi r2, [r9], -r8, lsl #4 │ │ │ │ @ instruction: 0xf7984640 │ │ │ │ - andscs pc, ip, #5, 30 │ │ │ │ + andscs pc, ip, #2576 @ 0xa10 │ │ │ │ strbmi r4, [r0], -r1, asr #12 │ │ │ │ - stc2l 7, cr15, [r4, #-608]! @ 0xfffffda0 │ │ │ │ + stc2 7, cr15, [r0, #-608] @ 0xfffffda0 │ │ │ │ ldrtmi r4, [r1], -r2, asr #12 │ │ │ │ @ instruction: 0xf7984630 │ │ │ │ - movwcs pc, #7249 @ 0x1c51 @ │ │ │ │ + movwcs pc, #7149 @ 0x1bed @ │ │ │ │ ldrtmi r9, [r2], -r2, lsl #18 │ │ │ │ @ instruction: 0x47d84650 │ │ │ │ andeq pc, r8, #111 @ 0x6f │ │ │ │ @ instruction: 0x46384639 │ │ │ │ - mrc2 7, 7, pc, cr0, cr8, {4} │ │ │ │ + mcr2 7, 4, pc, cr12, cr8, {4} @ │ │ │ │ vst1.8 {d18-d21}, [pc], r4 │ │ │ │ ldrtmi r6, [r8], -r1, asr #2 │ │ │ │ - blx 0x1c7a7f0 │ │ │ │ - blx 0xfea7a694 │ │ │ │ + blx 0x1b7a8b8 │ │ │ │ + blx 0x117a75c │ │ │ │ @ instruction: 0xf6406821 │ │ │ │ mulls r2, r4, r2 │ │ │ │ - blx 0xffa6c0 │ │ │ │ + @ instruction: 0xf9d8f79b │ │ │ │ stmdals r2, {r0, r1, r2, r3, r5, r6, r9, fp, lr} │ │ │ │ @ instruction: 0x41b8f64d │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ ldmdavs r2, {r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldrdgt pc, [r0], -r4 │ │ │ │ andcs r5, r0, #11206656 @ 0xab0000 │ │ │ │ andls r4, r0, r8, lsl r4 │ │ │ │ stmdavs r8, {r0, r1, r5, r6, sl, lr} │ │ │ │ - blx 0x1e7a6c8 │ │ │ │ + blx 0x57a790 │ │ │ │ @ instruction: 0xf7ff4650 │ │ │ │ smmlsr sl, fp, r8, pc @ │ │ │ │ - @ instruction: 0xff82f790 │ │ │ │ + @ instruction: 0xff1ef790 │ │ │ │ @ instruction: 0xf7ff4606 │ │ │ │ pldw [r3, pc @ ] │ │ │ │ - @ instruction: 0xf646fa83 │ │ │ │ + @ instruction: 0xf646fa1f │ │ │ │ vsubw.s8 q11, q0, d20 │ │ │ │ @ instruction: 0x46042396 │ │ │ │ addsmi pc, r4, #64, 12 @ 0x4000000 │ │ │ │ ldmdavs r9, {r0, r3, r4, r7, r9, sl, lr} │ │ │ │ - blx 0x5fa710 │ │ │ │ + @ instruction: 0xf9b0f79b │ │ │ │ strtmi r9, [r2], -r2, lsl #18 │ │ │ │ ldrbmi r2, [r0], -r1, lsl #6 │ │ │ │ @ instruction: 0xf79047d8 │ │ │ │ - andls pc, r3, fp, ror #30 │ │ │ │ - blx 0x5fa718 │ │ │ │ + andls pc, r3, r7, lsl #30 │ │ │ │ + @ instruction: 0xf9b0f798 │ │ │ │ @ instruction: 0xf7984630 │ │ │ │ - tstpcs r1, fp, lsl #20 @ p-variant is OBSOLETE │ │ │ │ + smlatbcs r1, r7, r9, pc @ │ │ │ │ @ instruction: 0xf0284650 │ │ │ │ - stmdacs r0, {r0, r1, r2, r5, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r2, r3, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf8cad139 │ │ │ │ - blls 0x17c900 │ │ │ │ + blls 0x17c9c8 │ │ │ │ sbcsle r2, r1, r0, lsl #22 │ │ │ │ @ instruction: 0xf7984618 │ │ │ │ - @ instruction: 0xe7cdf9fd │ │ │ │ - blx 0x177a72c │ │ │ │ + bfi pc, r9, (invalid: 19:13) @ │ │ │ │ + @ instruction: 0xf9f6f793 │ │ │ │ msrvs CPSR_s, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ @ instruction: 0xf6404604 │ │ │ │ ldmdavs r9, {r2, r3, r5, r7, r9, lr} │ │ │ │ - @ instruction: 0xf9ecf79b │ │ │ │ + @ instruction: 0xf988f79b │ │ │ │ andcs r2, r0, #16, 6 @ 0x40000000 │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ - @ instruction: 0xf922f79a │ │ │ │ + @ instruction: 0xf8bef79a │ │ │ │ movwcs lr, #1812 @ 0x714 │ │ │ │ ldrmi r9, [sl], -r2, lsl #18 │ │ │ │ @ instruction: 0x47d84650 │ │ │ │ @ instruction: 0xf793e713 │ │ │ │ - blmi 0x113b218 │ │ │ │ + blmi 0x113b150 │ │ │ │ svccs 0x0070ee1d │ │ │ │ teqppl ip, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldmpl r2, {r2, r9, sl, lr}^ │ │ │ │ msrvs CPSR_s, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ ldrmi r6, [r3], #-2075 @ 0xfffff7e5 │ │ │ │ stmdavs r8, {r1, sl, lr} │ │ │ │ - @ instruction: 0xf9fef794 │ │ │ │ + @ instruction: 0xf99af794 │ │ │ │ @ instruction: 0xf793e6f6 │ │ │ │ - strmi pc, [r0], r9, lsr #20 │ │ │ │ - blx 0xa7a794 │ │ │ │ + strmi pc, [r0], r5, asr #19 │ │ │ │ + @ instruction: 0xf9c2f793 │ │ │ │ @ instruction: 0xf7934607 │ │ │ │ - blmi 0xdbb1dc │ │ │ │ + blmi 0xdbb114 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ teqppl ip, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ strbmi r4, [r6], -ip, asr #12 │ │ │ │ @ instruction: 0xf8d958ea │ │ │ │ strmi r3, [r1], r0 │ │ │ │ strmi r4, [r2], #-1043 @ 0xfffffbed │ │ │ │ @ instruction: 0xf7946808 │ │ │ │ - strbmi pc, [r9], -r1, ror #19 @ │ │ │ │ + @ instruction: 0x4649f97d │ │ │ │ rsbsmi pc, r0, #111 @ 0x6f │ │ │ │ @ instruction: 0xf7984640 │ │ │ │ - pldw [r3, fp, asr #28] │ │ │ │ - stmdavs r1!, {r0, r1, r2, r9, fp, ip, sp, lr, pc} │ │ │ │ + pldw [r3, r7, ror #27] │ │ │ │ + stmdavs r1!, {r0, r1, r5, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ vst1.32 {d20-d22}, [pc], r0 │ │ │ │ @ instruction: 0xf79b6241 │ │ │ │ - @ instruction: 0x4641f99d │ │ │ │ + @ instruction: 0x4641f939 │ │ │ │ andcs r4, r8, #56, 12 @ 0x3800000 │ │ │ │ - mrc2 7, 1, pc, cr14, cr8, {4} │ │ │ │ + ldc2l 7, cr15, [sl, #608] @ 0x260 │ │ │ │ @ instruction: 0x46384639 │ │ │ │ @ instruction: 0xf798221c │ │ │ │ - @ instruction: 0x463afc9d │ │ │ │ + @ instruction: 0x463afc39 │ │ │ │ @ instruction: 0x46304631 │ │ │ │ - blx 0xfe37a812 │ │ │ │ + blx 0xa7a8da │ │ │ │ stmdbls r2, {r0, r8, r9, sp} │ │ │ │ @ instruction: 0x46504632 │ │ │ │ @ instruction: 0xf79347d8 │ │ │ │ - stmdavs r1!, {r0, r1, r3, r5, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r1!, {r0, r1, r2, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ addsmi pc, r4, #64, 12 @ 0x4000000 │ │ │ │ @ instruction: 0xf79b4606 │ │ │ │ - andcs pc, r0, r1, lsl #19 │ │ │ │ - mrc2 7, 4, pc, cr14, cr3, {4} │ │ │ │ + andcs pc, r0, sp, lsl r9 @ │ │ │ │ + mrc2 7, 1, pc, cr10, cr3, {4} │ │ │ │ @ instruction: 0x4603463a │ │ │ │ andcs r4, r8, r9, asr #12 │ │ │ │ @ instruction: 0xf8cd9600 │ │ │ │ @ instruction: 0xf79a9004 │ │ │ │ - bmi 0x4bafa0 │ │ │ │ + bmi 0x4baed8 │ │ │ │ ldrbtmi r6, [sl], #-2081 @ 0xfffff7df │ │ │ │ stmiapl fp!, {r1, r4, fp, sp, lr} │ │ │ │ andeq lr, r9, #3072 @ 0xc00 │ │ │ │ @ instruction: 0xf64d440b │ │ │ │ vsra.s64 d20, d24, #64 │ │ │ │ andls r0, r0, #1073741861 @ 0x40000025 │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - @ instruction: 0xf9b0f794 │ │ │ │ + @ instruction: 0xf94cf794 │ │ │ │ svclt 0x0000e763 │ │ │ │ - addeq r3, r6, r0, lsl #8 │ │ │ │ - ldrsbteq r0, [r5], -ip │ │ │ │ - addeq r3, r6, r8, lsr #7 │ │ │ │ - addeq r3, r6, r4, lsl r3 │ │ │ │ - addeq r3, r6, r4, asr r2 │ │ │ │ - addeq r3, r6, r8, lsl r2 │ │ │ │ - addeq r3, r6, lr, lsl #3 │ │ │ │ + addeq r3, r6, r8, lsr r3 │ │ │ │ + eorseq r0, r5, ip, ror #5 │ │ │ │ + addeq r3, r6, r0, ror #5 │ │ │ │ + addeq r3, r6, ip, asr #4 │ │ │ │ + addeq r3, r6, ip, lsl #3 │ │ │ │ + addeq r3, r6, r0, asr r1 │ │ │ │ + addeq r3, r6, r6, asr #1 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ @ instruction: 0xf001b08c │ │ │ │ strmi r6, [ip], -r0, asr #4 │ │ │ │ movwcs r4, #2468 @ 0x9a4 │ │ │ │ @@ -176569,15 +176621,15 @@ │ │ │ │ movwcc lr, #18893 @ 0x49cd │ │ │ │ movwcc lr, #27085 @ 0x69cd │ │ │ │ movwcc lr, #35277 @ 0x89cd │ │ │ │ andcs sp, r0, r0, lsl r0 │ │ │ │ ldmdavs sl, {r2, r3, r4, r7, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, fp, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - addshi pc, r9, #64 @ 0x40 │ │ │ │ + addshi pc, r8, #64 @ 0x40 │ │ │ │ tstcs r0, ip │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ cmnpvc pc, #82837504 @ p-variant is OBSOLETE @ 0x4f00000 │ │ │ │ mvncc pc, #-268435444 @ 0xf000000c │ │ │ │ eorvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ @@ -176610,15990 +176662,16014 @@ │ │ │ │ rscshi pc, r2, r0 │ │ │ │ rscspl pc, ip, #1325400064 @ 0x4f000000 │ │ │ │ eorscc pc, r0, #192, 4 │ │ │ │ vst4.8 {d20-d23}, [pc :128], r2 │ │ │ │ vbic.i32 q11, #8 @ 0x00000008 │ │ │ │ addmi r0, sl, #48, 2 │ │ │ │ stceq 15, cr11, [r5], #-32 @ 0xffffffe0 │ │ │ │ - bicshi pc, r6, r0 │ │ │ │ + bicshi pc, r5, r0 │ │ │ │ cmnpvs r8, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ smlabtne r0, r0, r2, pc @ │ │ │ │ @ instruction: 0xf000428b │ │ │ │ - @ instruction: 0x46158156 │ │ │ │ + @ instruction: 0x46158155 │ │ │ │ cmnpvs r8, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ msreq CPSR_, #192, 4 │ │ │ │ @ instruction: 0xf000429d │ │ │ │ - @ instruction: 0xf004817a │ │ │ │ + @ instruction: 0xf0048179 │ │ │ │ @ instruction: 0xf1b34363 │ │ │ │ @ instruction: 0xf0004f62 │ │ │ │ - @ instruction: 0xf00481d8 │ │ │ │ + @ instruction: 0xf00481d7 │ │ │ │ @ instruction: 0xf1b24262 │ │ │ │ @ instruction: 0xf0004f60 │ │ │ │ - @ instruction: 0xf1b381ed │ │ │ │ + @ instruction: 0xf1b381ec │ │ │ │ orrle r4, r6, r3, ror #30 │ │ │ │ ldrsbcc pc, [r4], #134 @ 0x86 @ │ │ │ │ ldrtmi r2, [r0], -sl, lsl #4 │ │ │ │ ldreq r9, [fp], r4, lsl #4 │ │ │ │ svcge 0x007ff57f │ │ │ │ @ instruction: 0xf7ffa904 │ │ │ │ @ instruction: 0xe77bfa57 │ │ │ │ ldrsbpl pc, [r0], #128 @ 0x80 @ │ │ │ │ movwpl pc, #964 @ 0x3c4 @ │ │ │ │ - vst2.8 {d25-d28}, [pc], r4 │ │ │ │ - vsubw.s8 , q0, d0 │ │ │ │ - vsubw.u8 q10, q2, d0 │ │ │ │ - vmla.f , q10, d0[0] │ │ │ │ - @ instruction: 0xf8d04203 │ │ │ │ - @ instruction: 0x43ab00d4 │ │ │ │ - andls r9, r5, #-2147483647 @ 0x80000001 │ │ │ │ + andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + andcc lr, r4, #3358720 @ 0x334000 │ │ │ │ + movwvc pc, #1103 @ 0x44f @ │ │ │ │ + movwmi pc, #704 @ 0x2c0 @ │ │ │ │ + bicne pc, r0, r4, asr #7 │ │ │ │ + ldrsbeq pc, [r4], #128 @ 0x80 @ │ │ │ │ + smlatbls r6, fp, r3, r4 │ │ │ │ stmdbcs r0, {r2, r7, r8, ip, lr, pc} │ │ │ │ mvnshi pc, r0 │ │ │ │ strble r0, [fp, #-1665] @ 0xfffff97f │ │ │ │ umlalscc pc, r9, r6, r8 @ │ │ │ │ - blcs 0xce45c │ │ │ │ + blcs 0xce524 │ │ │ │ mvnhi pc, r0 │ │ │ │ tstcs r1, r3, lsr sp │ │ │ │ rsbsne pc, ip, r6, lsl #17 │ │ │ │ @ instruction: 0xf413681b │ │ │ │ @ instruction: 0xf0006f7f │ │ │ │ - andls r8, r3, #-1073741764 @ 0xc000003c │ │ │ │ - @ instruction: 0xf8eef793 │ │ │ │ + andls r8, r3, #-2147483588 @ 0x8000003c │ │ │ │ + @ instruction: 0xf88af793 │ │ │ │ strmi r9, [r4], -r3, lsl #20 │ │ │ │ ldrtmi r4, [r0], -r1, lsl #12 │ │ │ │ - @ instruction: 0xf8d6f7eb │ │ │ │ + @ instruction: 0xf8d2f7eb │ │ │ │ vnmla.f64 d4, d13, d3 │ │ │ │ @ instruction: 0xf6462f70 │ │ │ │ vaddl.s8 q11, d0, d20 │ │ │ │ ldrbtmi r2, [fp], #-150 @ 0xffffff6a │ │ │ │ stmdavs r0, {r0, r1, r3, r4, fp, sp, lr} │ │ │ │ ldmdane r3, {r1, r4, r6, r7, fp, ip, lr} │ │ │ │ - bls 0x1cdc30 │ │ │ │ + bls 0x1cdcf8 │ │ │ │ @ instruction: 0xf0002a00 │ │ │ │ - vand q12, q15, q0 │ │ │ │ + vrhadd.s8 q12, q15, │ │ │ │ vsra.s64 q8, q4, #64 │ │ │ │ strls r0, [r0], #-405 @ 0xfffffe6b │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - @ instruction: 0xf8b6f794 │ │ │ │ + @ instruction: 0xf852f794 │ │ │ │ @ instruction: 0xf7ee4630 │ │ │ │ - movwcs pc, #18853 @ 0x49a5 @ │ │ │ │ - strd r6, [r0], #3 @ │ │ │ │ + movwcs pc, #18849 @ 0x49a1 @ │ │ │ │ + ldrsh r6, [pc], #3 @ │ │ │ │ vmull.u8 q8, d20, d19 │ │ │ │ - tstcs r3, r3, lsl #4 │ │ │ │ - tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ - ldrtmi r9, [r0], -r6, lsl #2 │ │ │ │ - tstmi r3, #4, 18 @ 0x10000 │ │ │ │ - subeq pc, r6, #196, 6 @ 0x10000003 │ │ │ │ - andls r9, r4, #335544320 @ 0x14000000 │ │ │ │ - blx 0x47ac22 │ │ │ │ + @ instruction: 0xf0033203 │ │ │ │ + stmdbge r4, {r4, r8, r9} │ │ │ │ + tstmi r3, #48, 12 @ 0x3000000 │ │ │ │ + stmib sp, {r0, r1, r9, sp}^ │ │ │ │ + vsubl.u8 , d4, d5 │ │ │ │ + movwls r0, #17222 @ 0x4346 │ │ │ │ + blx 0x47acea │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ - sbc sl, ip, r1, asr #30 │ │ │ │ + sbc sl, fp, r1, asr #30 │ │ │ │ movwvc pc, #5696 @ 0x1640 @ │ │ │ │ @ instruction: 0x33bff2cf │ │ │ │ eorsvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ addseq pc, pc, #-536870900 @ 0xe000000c │ │ │ │ addsmi r4, r3, #35 @ 0x23 │ │ │ │ vst4. {d29-d32}, [pc :128], r0 │ │ │ │ vrsra.s8 q11, q8, #1 │ │ │ │ vst2.32 {d19-d22}, [pc :256] │ │ │ │ vsubl.s8 q11, d14, d16 │ │ │ │ mlami r3, pc, r2, r0 @ │ │ │ │ @ instruction: 0xf47f4293 │ │ │ │ - beq 0xff9a8960 │ │ │ │ + beq 0xff9a8a28 │ │ │ │ addpl pc, r0, #196, 6 @ 0x10000003 │ │ │ │ - @ instruction: 0xf0032102 │ │ │ │ - tstls r6, lr, lsl r3 │ │ │ │ - stmdbge r4, {r4, r5, r9, sl, lr} │ │ │ │ - rsclt r4, r2, #1275068416 @ 0x4c000000 │ │ │ │ - andls r9, r4, #335544320 @ 0x14000000 │ │ │ │ - blx 0xff9fac74 │ │ │ │ - @ instruction: 0xf43f2800 │ │ │ │ - adc sl, r2, r3, lsr #30 │ │ │ │ - vmull.u8 q8, d4, d17 │ │ │ │ - strmi r3, [sp], -r3, lsl #6 │ │ │ │ + tstpeq lr, #3 @ p-variant is OBSOLETE │ │ │ │ + ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ + andcs r4, r2, #1275068416 @ 0x4c000000 │ │ │ │ + andcc lr, r5, #3358720 @ 0x334000 │ │ │ │ + movwls fp, #17123 @ 0x42e3 │ │ │ │ + blx 0xff9fad3c │ │ │ │ + @ instruction: 0xf43f2800 │ │ │ │ + adc sl, r1, r3, lsr #30 │ │ │ │ + movwcc pc, #13252 @ 0x33c4 @ │ │ │ │ + strmi r0, [sp], -r1, lsr #24 │ │ │ │ andpl pc, r0, #196, 6 @ 0x10000003 │ │ │ │ tstpeq pc, r1 @ p-variant is OBSOLETE │ │ │ │ - andls r2, r4, #15360 @ 0x3c00 │ │ │ │ - tstls r5, r6, lsl #6 │ │ │ │ - adchi pc, lr, r0 │ │ │ │ + movwls r2, #27407 @ 0x6b0f │ │ │ │ + tstls r5, r4, lsl #4 │ │ │ │ + adchi pc, sp, r0 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #22 │ │ │ │ @ instruction: 0xf0402a00 │ │ │ │ - @ instruction: 0xf64b80eb │ │ │ │ - vsubl.s8 , d16, d25 │ │ │ │ + @ instruction: 0xf64b80ea │ │ │ │ + vmvn.i32 q11, #256 @ 0x00000100 │ │ │ │ @ instruction: 0xf7ff020b │ │ │ │ stmdacs r0, {r0, r3, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ - addhi pc, r7, r0, asr #32 │ │ │ │ + addhi pc, r6, r0, asr #32 │ │ │ │ mvnspl pc, #1325400064 @ 0x4f000000 │ │ │ │ tstpcc r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ rscspl pc, ip, #1325400064 @ 0x4f000000 │ │ │ │ eorscc pc, r0, #192, 4 │ │ │ │ eormi r4, r2, r3, lsr #32 │ │ │ │ svclt 0x0000e720 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - addeq r2, r6, r2, lsr #31 │ │ │ │ - vmull.u8 q8, d4, d21 │ │ │ │ - @ instruction: 0xf00553c0 │ │ │ │ - ldrmi r0, [pc], -pc │ │ │ │ - @ instruction: 0xf8d69307 │ │ │ │ - pkhtbmi r3, r0, r4, asr #1 │ │ │ │ - rsbseq pc, pc, #4 │ │ │ │ + ldrdeq r2, [r6], sl │ │ │ │ + @ instruction: 0xf0050c25 │ │ │ │ + @ instruction: 0xf8d6000f │ │ │ │ + @ instruction: 0xf00430d4 │ │ │ │ + @ instruction: 0x4607027f │ │ │ │ @ instruction: 0xf1a09004 │ │ │ │ - stcleq 0, cr0, [r1], #60 @ 0x3c │ │ │ │ - @ instruction: 0xf080fab0 │ │ │ │ - b 0x1c7cf48 │ │ │ │ + addseq r0, r2, pc │ │ │ │ + blx 0xfecc0140 │ │ │ │ + @ instruction: 0xf001f080 │ │ │ │ + b 0x1c7d1e4 │ │ │ │ @ instruction: 0x46921353 │ │ │ │ - @ instruction: 0xf0030940 │ │ │ │ - @ instruction: 0xf0010301 │ │ │ │ - andls r0, r6, #8, 2 │ │ │ │ - subcc pc, r2, #196, 6 @ 0x10000003 │ │ │ │ - tstmi r1, #135266304 @ 0x8100000 │ │ │ │ - vsubw.u8 q10, q2, d3 │ │ │ │ - tstls r5, r0, asr #4 │ │ │ │ - @ instruction: 0xf04f9208 │ │ │ │ - andls r0, r9, #268435456 @ 0x10000000 │ │ │ │ - mrshi pc, (UNDEF: 7) @ │ │ │ │ - rscspl pc, ip, #1325400064 @ 0x4f000000 │ │ │ │ - eorscc pc, r0, #192, 4 │ │ │ │ - vst4.8 {d20-d23}, [pc :128], r2 │ │ │ │ - vbic.i32 q11, #2048 @ 0x00000800 │ │ │ │ - addsmi r0, sl, #48, 6 @ 0xc0000000 │ │ │ │ - mcrge 4, 7, pc, cr13, cr15, {3} @ │ │ │ │ + vsubl.u8 , d4, d6 │ │ │ │ + tstmi r1, #536870916 @ 0x20000004 │ │ │ │ + vmul.f q8, q2, d0[0] │ │ │ │ + @ instruction: 0xf00352c0 │ │ │ │ + ldrmi r0, [r1], r1, lsl #6 │ │ │ │ + strmi r9, [r0], r7, lsl #4 │ │ │ │ + movwmi r2, #12801 @ 0x3201 │ │ │ │ + tstls r5, r9, lsl #4 │ │ │ │ + subpl pc, r0, #196, 6 @ 0x10000003 │ │ │ │ + @ instruction: 0xf0009208 │ │ │ │ + vst4.8 {d24,d26,d28,d30}, [pc], r7 │ │ │ │ + vrshr.s64 , q14, #64 │ │ │ │ + eormi r3, r2, r0, lsr r2 │ │ │ │ cmnpvs r8, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ - tstpne r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - @ instruction: 0xf8d6461d │ │ │ │ - ldc 0, cr3, [pc, #848] @ 0xbd0a4 │ │ │ │ - stmib sp, {r2, r4, r7, r8, r9, fp, ip, sp, lr}^ │ │ │ │ - b 0x1ca6974 │ │ │ │ - stmib sp, {r0, r1, r4, r6, r8, r9, ip}^ │ │ │ │ - @ instruction: 0xf0038104 │ │ │ │ - stc 3, cr0, [sp, #4] │ │ │ │ - b 0x159b98c │ │ │ │ - @ instruction: 0xf0000309 │ │ │ │ - vst4. {d24-d27}, [pc :256], r2 │ │ │ │ + teqpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0xf47f429a │ │ │ │ + @ instruction: 0xf44faeee │ │ │ │ vbic.i32 q11, #2048 @ 0x00000800 │ │ │ │ - addsmi r1, sp, #0, 6 │ │ │ │ - mrcge 4, 6, APSR_nzcv, cr7, cr15, {3} │ │ │ │ + @ instruction: 0x461d1310 │ │ │ │ + ldrsbcc pc, [r4], #134 @ 0x86 @ │ │ │ │ + blvc 0xfe5f8498 │ │ │ │ + smlabtvc r4, sp, r9, lr │ │ │ │ + cmpne r3, #454656 @ 0x6f000 │ │ │ │ + stmdbge r6, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ + movweq pc, #4099 @ 0x1003 @ │ │ │ │ + blvc 0x2f8464 │ │ │ │ + movweq lr, #35411 @ 0x8a53 │ │ │ │ + rscshi pc, r2, r0 │ │ │ │ cmnpvs r8, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ - teqpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - @ instruction: 0xf8d6461d │ │ │ │ - vshr.u64 , q2, #60 │ │ │ │ - ldrtmi r5, [r0], -r0, asr #4 │ │ │ │ - stmib sp, {r3, r9, ip, pc}^ │ │ │ │ - andcs sl, r1, #1572864 @ 0x180000 │ │ │ │ + movwne pc, #704 @ 0x2c0 @ │ │ │ │ + @ instruction: 0xf47f429d │ │ │ │ + @ instruction: 0xf44faed8 │ │ │ │ + vbic.i32 q11, #2048 @ 0x00000800 │ │ │ │ + @ instruction: 0x461d0330 │ │ │ │ + ldrsbcc pc, [r4], #134 @ 0x86 @ │ │ │ │ + ldrtmi r2, [r0], -r1, lsl #4 │ │ │ │ + strls r9, [r4, -r9, lsl #4] │ │ │ │ + subpl pc, r0, #196, 6 @ 0x10000003 │ │ │ │ cmpne r3, #454656 @ 0x6f000 │ │ │ │ - @ instruction: 0xf0039209 │ │ │ │ + @ instruction: 0xf0039208 │ │ │ │ stmib sp, {r0, r8, r9}^ │ │ │ │ - b 0x171d1bc │ │ │ │ - @ instruction: 0xf47f0203 │ │ │ │ - @ instruction: 0xf64baeb7 │ │ │ │ - vmov.i32 d23, #256 @ 0x00000100 │ │ │ │ - blge 0x1bd5e8 │ │ │ │ - ldc2l 7, cr15, [r4], #-1020 @ 0xfffffc04 │ │ │ │ - @ instruction: 0xf43f2800 │ │ │ │ - andcs sl, r1, sp, lsr #29 │ │ │ │ - vmlsl.u q15, d4, d0[2] │ │ │ │ - ldrmi r4, [r5], -r3, lsl #6 │ │ │ │ - stmdbeq pc, {r0, r1, r5, r7, r8, ip, sp, lr, pc} @ │ │ │ │ - rsbseq pc, pc, #4 │ │ │ │ - blx 0xfef00160 │ │ │ │ - b 0x14bb404 │ │ │ │ - @ instruction: 0xf0010a82 │ │ │ │ - vaddw.u8 q8, q2, d8 │ │ │ │ - b 0x14896f4 │ │ │ │ - tstmi r1, #1458176 @ 0x164000 │ │ │ │ - vqshlu.s64 d20, d8, #4 │ │ │ │ - strb r5, [r8, r0, asr #15] │ │ │ │ - @ instruction: 0xf43f2a00 │ │ │ │ - stmdbcs r1, {r3, r4, r7, r9, sl, fp, sp, pc} │ │ │ │ - mrcge 4, 4, APSR_nzcv, cr5, cr15, {3} │ │ │ │ - mvnsvc pc, pc, asr #12 │ │ │ │ - adcseq pc, r5, #76, 4 @ 0xc0000004 │ │ │ │ + b 0x16e7288 │ │ │ │ + tstls r5, r3, lsl #4 │ │ │ │ + mrcge 4, 5, APSR_nzcv, cr8, cr15, {3} │ │ │ │ + sbcsvc pc, r9, #78643200 @ 0x4b00000 │ │ │ │ andeq pc, fp, #192, 4 │ │ │ │ - ldrtmi sl, [r0], -r4, lsl #22 │ │ │ │ - @ instruction: 0xf7ff9105 │ │ │ │ - stmdacs r0, {r0, r1, r2, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ - mcrge 4, 4, pc, cr7, cr15, {1} @ │ │ │ │ - @ instruction: 0xf004e7d1 │ │ │ │ - ldc 3, cr0, [pc, #508] @ 0xbd024 │ │ │ │ - vorr.i16 , #52992 @ 0xcf00 │ │ │ │ - stcleq 2, cr5, [r1], #768 @ 0x300 │ │ │ │ - movwls r0, #24731 @ 0x609b │ │ │ │ + @ instruction: 0xf7ffab04 │ │ │ │ + stmdacs r0, {r0, r2, r4, r5, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ + mcrge 4, 5, pc, cr14, cr15, {1} @ │ │ │ │ + strb r2, [r9], -r1 │ │ │ │ + movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ + @ instruction: 0xf1a34615 │ │ │ │ + @ instruction: 0xf004080f │ │ │ │ + stcleq 2, cr0, [r1], #508 @ 0x1fc │ │ │ │ + @ instruction: 0xf888fab8 │ │ │ │ + tstpeq r8, r1 @ p-variant is OBSOLETE │ │ │ │ + beq 0xfe1777e8 │ │ │ │ + subcc pc, r2, #196, 6 @ 0x10000003 │ │ │ │ + ldmdane r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ + @ instruction: 0x461f4311 │ │ │ │ + stmibpl r0, {r2, r6, r7, r8, r9, ip, sp, lr, pc}^ │ │ │ │ + bcs 0xf6de0 │ │ │ │ + mrcge 4, 4, APSR_nzcv, cr9, cr15, {1} │ │ │ │ + @ instruction: 0xf47f2901 │ │ │ │ + @ instruction: 0xf64fae96 │ │ │ │ + vand , q14, │ │ │ │ + vmvn.i32 , #3328 @ 0x00000d00 │ │ │ │ + blge 0x1bd704 │ │ │ │ + tstls r5, r0, lsr r6 │ │ │ │ + mcrr2 7, 15, pc, r8, cr15 @ │ │ │ │ + @ instruction: 0xf43f2800 │ │ │ │ + ldrb sl, [r1, r8, lsl #29] │ │ │ │ ldrsbcc pc, [r4], #134 @ 0x86 @ │ │ │ │ + andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + blvc 0x1878570 │ │ │ │ + andls r0, r4, #57600 @ 0xe100 │ │ │ │ tstpeq r8, r1 @ p-variant is OBSOLETE │ │ │ │ - vsubl.u8 , d4, d7 │ │ │ │ - andls r4, r4, #805306368 @ 0x30000000 │ │ │ │ - b 0x1c8e708 │ │ │ │ - stc 3, cr1, [sp, #332] @ 0x14c │ │ │ │ - @ instruction: 0xf0037b08 │ │ │ │ - bcs 0x47da58 │ │ │ │ + cmpne r3, #454656 @ 0x6f000 │ │ │ │ + @ instruction: 0xf0034630 │ │ │ │ + stc 3, cr0, [sp, #4] │ │ │ │ + bcs 0x49bb2c │ │ │ │ @ instruction: 0xf043bf08 │ │ │ │ - vsubw.u8 q8, q2, d1 │ │ │ │ + @ instruction: 0xf0040301 │ │ │ │ + addseq r0, r2, pc, ror r2 │ │ │ │ + vsubl.u8 , d4, d6 │ │ │ │ tstmi r1, #536870916 @ 0x20000004 │ │ │ │ - blcs 0xe1278 │ │ │ │ - mcrge 4, 3, pc, cr3, cr15, {3} @ │ │ │ │ - andsvc pc, r1, #78643200 @ 0x4b00000 │ │ │ │ + sbcpl pc, r0, #196, 6 @ 0x10000003 │ │ │ │ + andls r9, r7, #1073741825 @ 0x40000001 │ │ │ │ + @ instruction: 0xf47f2b00 │ │ │ │ + @ instruction: 0xf64bae64 │ │ │ │ + vrshr.s64 , , #64 │ │ │ │ + blge 0x1bd764 │ │ │ │ + ldc2 7, cr15, [sl], {255} @ 0xff │ │ │ │ + @ instruction: 0xd1a52800 │ │ │ │ + vmin.s8 q15, q6, │ │ │ │ + vmvn.i32 , #3328 @ 0x00000d00 │ │ │ │ + @ instruction: 0xf7ff020b │ │ │ │ + stmdacs r0, {r0, r4, sl, fp, ip, sp, lr, pc} │ │ │ │ + vst4.32 {d29,d31,d33,d35}, [pc :64], ip │ │ │ │ + vrsra.s64 , q14, #64 │ │ │ │ + eormi r3, r3, r0, lsl r3 │ │ │ │ + rsbsvs pc, r8, #1325400064 @ 0x4f000000 │ │ │ │ + andsne pc, r0, #192, 4 │ │ │ │ + @ instruction: 0xf43f4293 │ │ │ │ + @ instruction: 0xf44faf1c │ │ │ │ + vrshr.s64 , q14, #64 │ │ │ │ + eormi r3, r2, r0, lsr r2 │ │ │ │ + cmnpvs r8, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ + teqpeq r0, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0xf47f428a │ │ │ │ + @ instruction: 0xf005ae32 │ │ │ │ + ldrmi r0, [sp], -pc, lsl #4 │ │ │ │ + stmdaeq pc, {r1, r5, r7, r8, ip, sp, lr, pc} @ │ │ │ │ + cmnpeq pc, #4 @ p-variant is OBSOLETE │ │ │ │ + blx 0xfeec0318 │ │ │ │ + @ instruction: 0xf001f888 │ │ │ │ + b 0x147d3bc │ │ │ │ + vmlsl.u8 q8, d20, d3 │ │ │ │ + b 0x1489cac │ │ │ │ + tstmi r9, #88, 16 @ 0x580000 │ │ │ │ + vmov.i32 d20, #-956301312 @ 0xc7000000 │ │ │ │ + ldr r5, [r1, -r0, asr #19]! │ │ │ │ + ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ + movwcs pc, #13252 @ 0x33c4 @ │ │ │ │ + movwcc lr, #14797 @ 0x39cd │ │ │ │ + @ instruction: 0xf88cf7ff │ │ │ │ + @ instruction: 0xf47f2800 │ │ │ │ + @ instruction: 0xf004af63 │ │ │ │ + blls 0x18e154 │ │ │ │ + svcmi 0x0060f1b4 │ │ │ │ + stcge 4, cr15, [r7, #508]! @ 0x1fc │ │ │ │ + ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ + @ instruction: 0xf7ff9304 │ │ │ │ + stmdacs r0, {r0, r2, r3, r4, r5, r6, fp, ip, sp, lr, pc} │ │ │ │ + ldcge 4, cr15, [pc, #252] @ 0xbd0e0 │ │ │ │ + stmdbge r4, {r1, r4, r6, r8, r9, sl, sp, lr, pc} │ │ │ │ + movwls r4, #13872 @ 0x3630 │ │ │ │ + strcs pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ + @ instruction: 0xf7ff9404 │ │ │ │ + blls 0x1bb1bc │ │ │ │ + @ instruction: 0xf43f2800 │ │ │ │ + strb sl, [r5, -r8, lsl #28] │ │ │ │ + ldrtmi sl, [r0], -r4, lsl #22 │ │ │ │ + adcne pc, r1, #76, 4 @ 0xc0000004 │ │ │ │ andeq pc, fp, #192, 4 │ │ │ │ - @ instruction: 0xf7ffab04 │ │ │ │ - stmdacs r0, {r0, r3, r4, sl, fp, ip, sp, lr, pc} │ │ │ │ - ldrb sp, [r8], -r5, lsr #3 │ │ │ │ - adcseq pc, r5, #76, 4 @ 0xc0000004 │ │ │ │ + @ instruction: 0xf7ff9103 │ │ │ │ + stmdbls r3, {r0, r2, r3, r4, r5, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf47f2800 │ │ │ │ + usat16 sl, #10, r9 │ │ │ │ + ldrtmi sl, [r0], -r4, lsl #22 │ │ │ │ + adcne pc, r1, #76, 4 @ 0xc0000004 │ │ │ │ andeq pc, fp, #192, 4 │ │ │ │ - ldc2 7, cr15, [r0], {255} @ 0xff │ │ │ │ - orrsle r2, ip, r0, lsl #16 │ │ │ │ - mvnspl pc, #1325400064 @ 0x4f000000 │ │ │ │ - tstpcc r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - vst4.8 {d20-d23}, [pc :128], r3 │ │ │ │ - vmvn.i32 q11, #2048 @ 0x00000800 │ │ │ │ - addsmi r1, r3, #16, 4 │ │ │ │ - svcge 0x001bf43f │ │ │ │ - rscspl pc, ip, #1325400064 @ 0x4f000000 │ │ │ │ - eorscc pc, r0, #192, 4 │ │ │ │ - vst4.8 {d20-d23}, [pc :128], r2 │ │ │ │ - vbic.i32 q11, #8 @ 0x00000008 │ │ │ │ - addmi r0, sl, #48, 2 │ │ │ │ - mrcge 4, 1, APSR_nzcv, cr1, cr15, {3} │ │ │ │ - andeq pc, pc, #5 │ │ │ │ - @ instruction: 0xf1a2461d │ │ │ │ - @ instruction: 0xf004090f │ │ │ │ - stcleq 3, cr0, [r1], #508 @ 0x1fc │ │ │ │ - @ instruction: 0xf989fab9 │ │ │ │ - beq 0xfe1b7810 │ │ │ │ - tstpeq r8, r1 @ p-variant is OBSOLETE │ │ │ │ - movtcc pc, #9156 @ 0x23c4 @ │ │ │ │ - ldmdbne r9, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ - @ instruction: 0x46904319 │ │ │ │ - strbpl pc, [r0, r4, asr #7] @ │ │ │ │ - stmdbge r4, {r0, r4, r5, r8, r9, sl, sp, lr, pc} │ │ │ │ - vmvn.i32 d20, #-1073741824 @ 0xc0000000 │ │ │ │ - stmib sp, {r0, r1, r8, r9, sp}^ │ │ │ │ - @ instruction: 0xf7ff3303 │ │ │ │ - stmdacs r0, {r0, r1, r3, r7, fp, ip, sp, lr, pc} │ │ │ │ - svcge 0x0063f47f │ │ │ │ - strbtmi pc, [r2], #-4 @ │ │ │ │ - @ instruction: 0xf1b49b03 │ │ │ │ - @ instruction: 0xf47f4f60 │ │ │ │ - stmdbge r4, {r1, r2, r5, r7, r8, sl, fp, sp, pc} │ │ │ │ - movwls r4, #17968 @ 0x4630 │ │ │ │ - @ instruction: 0xf87cf7ff │ │ │ │ - @ instruction: 0xf43f2800 │ │ │ │ - @ instruction: 0xe752ad9e │ │ │ │ - ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ - vsubw.u8 , q2, d3 │ │ │ │ - strls r2, [r4], #-1027 @ 0xfffffbfd │ │ │ │ - @ instruction: 0xf870f7ff │ │ │ │ - stmdacs r0, {r0, r1, r8, r9, fp, ip, pc} │ │ │ │ - mcrge 4, 0, pc, cr7, cr15, {1} @ │ │ │ │ - blge 0x1f6c50 │ │ │ │ - vmin.s8 d20, d12, d16 │ │ │ │ - vrshr.s64 q8, , #64 │ │ │ │ - tstls r3, fp, lsl #4 │ │ │ │ - blx 0x1ffaf48 │ │ │ │ - stmdacs r0, {r0, r1, r8, fp, ip, pc} │ │ │ │ - svcge 0x0039f47f │ │ │ │ - blge 0x1f6b00 │ │ │ │ - vmin.s8 d20, d12, d16 │ │ │ │ - vrshr.s64 q8, , #64 │ │ │ │ - tstls r3, fp, lsl #4 │ │ │ │ - blx 0x1c7af64 │ │ │ │ - stmdacs r0, {r0, r1, r8, fp, ip, pc} │ │ │ │ - svcge 0x002bf47f │ │ │ │ - ldcvs 6, cr14, [r3, #-1020]! @ 0xfffffc04 │ │ │ │ - @ instruction: 0xf013681b │ │ │ │ - @ instruction: 0xf43f0f0e │ │ │ │ - ldrtmi sl, [r0], -fp, lsl #28 │ │ │ │ - ldc2 7, cr15, [lr, #-1016]! @ 0xfffffc08 │ │ │ │ - vaba.s8 d30, d14, d15 │ │ │ │ - vorr.i32 , #12 @ 0x0000000c │ │ │ │ - strls r0, [r0], #-405 @ 0xfffffe6b │ │ │ │ - @ instruction: 0xf7936808 │ │ │ │ - strt pc, [pc], -r7, ror #29 │ │ │ │ - @ instruction: 0xffd6f7ed │ │ │ │ - @ instruction: 0xf1fce713 │ │ │ │ - svclt 0x0000fe17 │ │ │ │ + @ instruction: 0xf7ff9103 │ │ │ │ + stmdbls r3, {r0, r1, r2, r3, r5, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf47f2800 │ │ │ │ + ldrbt sl, [pc], fp, lsr #30 │ │ │ │ + ldmdavs fp, {r0, r1, r4, r5, r8, sl, fp, sp, lr} │ │ │ │ + svceq 0x000ef013 │ │ │ │ + mcrge 4, 0, pc, cr12, cr15, {1} @ │ │ │ │ + @ instruction: 0xf7fe4630 │ │ │ │ + @ instruction: 0xe71ffd3f │ │ │ │ + cmppne ip, lr, asr #4 @ p-variant is OBSOLETE │ │ │ │ + orrseq pc, r5, r0, asr #5 │ │ │ │ + stmdavs r8, {sl, ip, pc} │ │ │ │ + mcr2 7, 4, pc, cr4, cr3, {4} @ │ │ │ │ + @ instruction: 0xf7ede630 │ │ │ │ + @ instruction: 0xe713ffd3 │ │ │ │ + mrc2 1, 1, pc, cr4, cr12, {7} │ │ │ │ + andhi pc, r0, pc, lsr #7 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec141b4 │ │ │ │ + bl 0xfec1427c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ @ instruction: 0xf7924604 │ │ │ │ - @ instruction: 0xf646ff51 │ │ │ │ + @ instruction: 0xf646feed │ │ │ │ vsubw.s8 q11, q0, d20 │ │ │ │ eoreq r2, r2, #1476395010 @ 0x58000002 │ │ │ │ subvs pc, pc, #8388608 @ 0x800000 │ │ │ │ ldmdavs r9, {r0, ip, pc} │ │ │ │ - @ instruction: 0xff5af797 │ │ │ │ + mrc2 7, 7, pc, cr6, cr7, {4} │ │ │ │ andlt r9, r2, r1, lsl #16 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec141f4 │ │ │ │ + bl 0xfec142bc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ed040 │ │ │ │ + bl 0x3ed108 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ mvneq pc, fp, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c5828 │ │ │ │ + bl 0x3c58f0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - mrc2 7, 7, pc, cr4, cr3, {4} │ │ │ │ + mrc2 7, 4, pc, cr0, cr3, {4} │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r2, r6, r0, ror fp │ │ │ │ + addeq r2, r6, r8, lsr #21 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1424c │ │ │ │ + bl 0xfec14314 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ed098 │ │ │ │ + bl 0x3ed160 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ msrne (UNDEF: 100), fp │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c5880 │ │ │ │ + bl 0x3c5948 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - mcr2 7, 6, pc, cr8, cr3, {4} @ │ │ │ │ + mcr2 7, 3, pc, cr4, cr3, {4} @ │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r2, r6, r8, lsl fp │ │ │ │ + addeq r2, r6, r0, asr sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec142a4 │ │ │ │ + bl 0xfec1436c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ed0f0 │ │ │ │ + bl 0x3ed1b8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ msrne R8_usr, fp │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c58d8 │ │ │ │ + bl 0x3c59a0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - mrc2 7, 4, pc, cr12, cr3, {4} │ │ │ │ + mrc2 7, 1, pc, cr8, cr3, {4} │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r2, r6, r0, asr #21 │ │ │ │ + strdeq r2, [r6], r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec142fc │ │ │ │ + bl 0xfec143c4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ed148 │ │ │ │ + bl 0x3ed210 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ @ instruction: 0x11a4f64b │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c5930 │ │ │ │ + bl 0x3c59f8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - mrc2 7, 3, pc, cr0, cr3, {4} │ │ │ │ + mcr2 7, 0, pc, cr12, cr3, {4} @ │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r2, r6, r8, ror #20 │ │ │ │ + addeq r2, r6, r0, lsr #19 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec14354 │ │ │ │ + bl 0xfec1441c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ed1a0 │ │ │ │ + bl 0x3ed268 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ bicsvc pc, r8, sl, asr #12 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c5988 │ │ │ │ + bl 0x3c5a50 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - mcr2 7, 2, pc, cr4, cr3, {4} @ │ │ │ │ + stc2l 7, cr15, [r0, #588]! @ 0x24c │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r2, r6, r0, lsl sl │ │ │ │ + addeq r2, r6, r8, asr #18 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec143ac │ │ │ │ + bl 0xfec14474 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ed1f8 │ │ │ │ + bl 0x3ed2c0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmppeq ip, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c59e0 │ │ │ │ + bl 0x3c5aa8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - mrc2 7, 0, pc, cr8, cr3, {4} │ │ │ │ + ldc2 7, cr15, [r4, #588]! @ 0x24c │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0x008629b8 │ │ │ │ + strdeq r2, [r6], r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec14404 │ │ │ │ + bl 0xfec144cc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ed250 │ │ │ │ + bl 0x3ed318 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ teqpeq r4, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c5a38 │ │ │ │ + bl 0x3c5b00 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - stc2l 7, cr15, [ip, #588]! @ 0x24c │ │ │ │ + stc2 7, cr15, [r8, #588] @ 0x24c │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r2, r6, r0, ror #18 │ │ │ │ + umulleq r2, r6, r8, r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1445c │ │ │ │ + bl 0xfec14524 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ed2a8 │ │ │ │ + bl 0x3ed370 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ @ instruction: 0x01b8f245 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c5a90 │ │ │ │ + bl 0x3c5b58 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - stc2l 7, cr15, [r0, #588] @ 0x24c │ │ │ │ + ldc2l 7, cr15, [ip, #-588] @ 0xfffffdb4 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r2, r6, r8, lsl #18 │ │ │ │ + addeq r2, r6, r0, asr #16 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec144b4 │ │ │ │ + bl 0xfec1457c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ed300 │ │ │ │ + bl 0x3ed3c8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ teqpne ip, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c5ae8 │ │ │ │ + bl 0x3c5bb0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - ldc2 7, cr15, [r4, #588] @ 0x24c │ │ │ │ + ldc2 7, cr15, [r0, #-588]! @ 0xfffffdb4 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0x008628b0 │ │ │ │ + addeq r2, r6, r8, ror #15 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1450c │ │ │ │ + bl 0xfec145d4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ed358 │ │ │ │ + bl 0x3ed420 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ bicne pc, r0, r5, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c5b40 │ │ │ │ + bl 0x3c5c08 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - stc2l 7, cr15, [r8, #-588]! @ 0xfffffdb4 │ │ │ │ + stc2 7, cr15, [r4, #-588] @ 0xfffffdb4 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r2, r6, r8, asr r8 │ │ │ │ + umulleq r2, r6, r0, r7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec14564 │ │ │ │ + bl 0xfec1462c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ed3b0 │ │ │ │ + bl 0x3ed478 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ bicsmi pc, r8, r5, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c5b98 │ │ │ │ + bl 0x3c5c60 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - ldc2 7, cr15, [ip, #-588]! @ 0xfffffdb4 │ │ │ │ + ldc2l 7, cr15, [r8], {147} @ 0x93 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r2, r6, r0, lsl #16 │ │ │ │ + addeq r2, r6, r8, lsr r7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec145bc │ │ │ │ + bl 0xfec14684 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ed408 │ │ │ │ + bl 0x3ed4d0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmpppl ip, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c5bf0 │ │ │ │ + bl 0x3c5cb8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - ldc2 7, cr15, [r0, #-588] @ 0xfffffdb4 │ │ │ │ + stc2 7, cr15, [ip], #588 @ 0x24c │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r2, r6, r8, lsr #15 │ │ │ │ + addeq r2, r6, r0, ror #13 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec14614 │ │ │ │ + bl 0xfec146dc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ed460 │ │ │ │ + bl 0x3ed528 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ mvnpl pc, r5, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c5c48 │ │ │ │ + bl 0x3c5d10 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - stc2l 7, cr15, [r4], #588 @ 0x24c │ │ │ │ + stc2 7, cr15, [r0], {147} @ 0x93 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r2, r6, r0, asr r7 │ │ │ │ + addeq r2, r6, r8, lsl #13 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1466c │ │ │ │ + bl 0xfec14734 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ed4b8 │ │ │ │ + bl 0x3ed580 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ msrvs (UNDEF: 100), r5 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c5ca0 │ │ │ │ + bl 0x3c5d68 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - ldc2 7, cr15, [r8], #588 @ 0x24c │ │ │ │ + mrrc2 7, 9, pc, r4, cr3 @ │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - strdeq r2, [r6], r8 │ │ │ │ + addeq r2, r6, r0, lsr r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec146c4 │ │ │ │ + bl 0xfec1478c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ed510 │ │ │ │ + bl 0x3ed5d8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ mvnvs pc, r5, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c5cf8 │ │ │ │ + bl 0x3c5dc0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - stc2 7, cr15, [ip], {147} @ 0x93 │ │ │ │ + stc2 7, cr15, [r8], #-588 @ 0xfffffdb4 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r2, r6, r0, lsr #13 │ │ │ │ + ldrdeq r2, [r6], r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1471c │ │ │ │ + bl 0xfec147e4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ed568 │ │ │ │ + bl 0x3ed630 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ msrvc (UNDEF: 108), r5 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c5d50 │ │ │ │ + bl 0x3c5e18 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - stc2l 7, cr15, [r0], #-588 @ 0xfffffdb4 │ │ │ │ + blx 0xffffb46e │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r2, r6, r8, asr #12 │ │ │ │ + addeq r2, r6, r0, lsl #11 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec14774 │ │ │ │ + bl 0xfec1483c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ed5c0 │ │ │ │ + bl 0x3ed688 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ mvnsvc pc, r5, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c5da8 │ │ │ │ + bl 0x3c5e70 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - ldc2 7, cr15, [r4], #-588 @ 0xfffffdb4 │ │ │ │ + blx 0xff4fb4c6 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - strdeq r2, [r6], r0 │ │ │ │ + addeq r2, r6, r8, lsr #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec147cc │ │ │ │ + bl 0xfec14894 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ed618 │ │ │ │ + bl 0x3ed6e0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmppmi r4, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c5e00 │ │ │ │ + bl 0x3c5ec8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - stc2 7, cr15, [r8], {147} @ 0x93 │ │ │ │ + blx 0xfe9fb51e │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - umulleq r2, r6, r8, r5 │ │ │ │ + ldrdeq r2, [r6], r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec14824 │ │ │ │ + bl 0xfec148ec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ed670 │ │ │ │ + bl 0x3ed738 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ tstpmi r0, r5, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c5e58 │ │ │ │ + bl 0x3c5f20 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xff7fb4ae │ │ │ │ + blx 0x1efb576 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r2, r6, r0, asr #10 │ │ │ │ + addeq r2, r6, r8, ror r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1487c │ │ │ │ + bl 0xfec14944 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ed6c8 │ │ │ │ + bl 0x3ed790 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ orrsmi pc, r4, r5, asr #12 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c5eb0 │ │ │ │ + bl 0x3c5f78 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xfecfb506 │ │ │ │ + blx 0x13fb5ce │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r2, r6, r8, ror #9 │ │ │ │ + addeq r2, r6, r0, lsr #8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec148d4 │ │ │ │ + bl 0xfec1499c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ed720 │ │ │ │ + bl 0x3ed7e8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ tstppl r8, r5, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c5f08 │ │ │ │ + bl 0x3c5fd0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xfe1fb55e │ │ │ │ + blx 0x8fb626 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - umulleq r2, r6, r0, r4 │ │ │ │ + addeq r2, r6, r8, asr #7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1492c │ │ │ │ + bl 0xfec149f4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ed778 │ │ │ │ + bl 0x3ed840 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmppcs r4, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c5f60 │ │ │ │ + bl 0x3c6028 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0x16fb5b6 │ │ │ │ + blx 0xffdfb67c │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r2, r6, r8, lsr r4 │ │ │ │ + addeq r2, r6, r0, ror r3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec14984 │ │ │ │ + bl 0xfec14a4c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ed7d0 │ │ │ │ + bl 0x3ed898 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ biccs pc, r8, r5, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c5fb8 │ │ │ │ + bl 0x3c6080 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xbfb60e │ │ │ │ + blx 0xff2fb6d4 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r2, r6, r0, ror #7 │ │ │ │ + addeq r2, r6, r8, lsl r3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec149dc │ │ │ │ + bl 0xfec14aa4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ed828 │ │ │ │ + bl 0x3ed8f0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmppcc ip, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c6010 │ │ │ │ + bl 0x3c60d8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xfb666 │ │ │ │ + blx 0xfe7fb72c │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r2, r6, r8, lsl #7 │ │ │ │ + addeq r2, r6, r0, asr #5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec14a34 │ │ │ │ + bl 0xfec14afc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ed880 │ │ │ │ + bl 0x3ed948 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ bicscc pc, r0, r5, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c6068 │ │ │ │ + bl 0x3c6130 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xff5fb6bc │ │ │ │ + blx 0x1cfb784 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r2, r6, r0, lsr r3 │ │ │ │ + addeq r2, r6, r8, ror #4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec14a8c │ │ │ │ + bl 0xfec14b54 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ed8d8 │ │ │ │ + bl 0x3ed9a0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmnpeq r4, r5, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c60c0 │ │ │ │ + bl 0x3c6188 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xfeafb714 │ │ │ │ + blx 0x11fb7dc │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - ldrdeq r2, [r6], r8 │ │ │ │ + addeq r2, r6, r0, lsl r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec14ae4 │ │ │ │ + bl 0xfec14bac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ed930 │ │ │ │ + bl 0x3ed9f8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ mvnseq pc, r5, asr #12 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c6118 │ │ │ │ + bl 0x3c61e0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0x1ffb76c │ │ │ │ + blx 0x6fb834 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r2, r6, r0, lsl #5 │ │ │ │ + @ instruction: 0x008621b8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec14b3c │ │ │ │ + bl 0xfec14c04 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ed988 │ │ │ │ + bl 0x3eda50 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmnpne ip, r5, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c6170 │ │ │ │ + bl 0x3c6238 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0x14fb7c4 │ │ │ │ + @ instruction: 0xf9ecf793 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r2, r6, r8, lsr #4 │ │ │ │ + addeq r2, r6, r0, ror #2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec14b94 │ │ │ │ + bl 0xfec14c5c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ed9e0 │ │ │ │ + bl 0x3edaa8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ tstpcs r0, r5, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c61c8 │ │ │ │ + bl 0x3c6290 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0x9fb81c │ │ │ │ + @ instruction: 0xf9c0f793 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - ldrdeq r2, [r6], r0 │ │ │ │ + addeq r2, r6, r8, lsl #2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec14bec │ │ │ │ + bl 0xfec14cb4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3eda38 │ │ │ │ + bl 0x3edb00 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ orrcs pc, r4, r5, asr #12 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c6220 │ │ │ │ + bl 0x3c62e8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf9f8f793 │ │ │ │ + @ instruction: 0xf994f793 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r2, r6, r8, ror r1 │ │ │ │ + strheq r2, [r6], r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec14c44 │ │ │ │ + bl 0xfec14d0c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3eda90 │ │ │ │ + bl 0x3edb58 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ tstpcc r8, r5, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c6278 │ │ │ │ + bl 0x3c6340 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf9ccf793 │ │ │ │ + @ instruction: 0xf968f793 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r2, r6, r0, lsr #2 │ │ │ │ + addeq r2, r6, r8, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec14c9c │ │ │ │ + bl 0xfec14d64 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3edae8 │ │ │ │ + bl 0x3edbb0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ orrcc pc, ip, r5, asr #12 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c62d0 │ │ │ │ + bl 0x3c6398 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf9a0f793 │ │ │ │ + @ instruction: 0xf93cf793 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r2, r6, r8, asr #1 │ │ │ │ + addeq r2, r6, r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec14cf4 │ │ │ │ + bl 0xfec14dbc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3edb40 │ │ │ │ + bl 0x3edc08 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ bicsvs pc, r0, sl, asr #12 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c6328 │ │ │ │ + bl 0x3c63f0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf974f793 │ │ │ │ + @ instruction: 0xf910f793 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r2, r6, r0, ror r0 │ │ │ │ + addeq r1, r6, r8, lsr #31 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec14d4c │ │ │ │ + bl 0xfec14e14 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3edb98 │ │ │ │ + bl 0x3edc60 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmppvc r4, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c6380 │ │ │ │ + bl 0x3c6448 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf948f793 │ │ │ │ + @ instruction: 0xf8e4f793 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r2, r6, r8, lsl r0 │ │ │ │ + addeq r1, r6, r0, asr pc │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec14da4 │ │ │ │ + bl 0xfec14e6c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3edbf0 │ │ │ │ + bl 0x3edcb8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ tstpeq r8, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c63d8 │ │ │ │ + bl 0x3c64a0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf91cf793 │ │ │ │ + @ instruction: 0xf8b8f793 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r1, r6, r0, asr #31 │ │ │ │ + strdeq r1, [r6], r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec14dfc │ │ │ │ + bl 0xfec14ec4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3edc48 │ │ │ │ + bl 0x3edd10 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ orrseq pc, ip, fp, asr #12 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c6430 │ │ │ │ + bl 0x3c64f8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf8f0f793 │ │ │ │ + @ instruction: 0xf88cf793 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r1, r6, r8, ror #30 │ │ │ │ + addeq r1, r6, r0, lsr #29 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec14e54 │ │ │ │ + bl 0xfec14f1c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3edca0 │ │ │ │ + bl 0x3edd68 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ bicpl pc, r8, sl, asr #12 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c6488 │ │ │ │ + bl 0x3c6550 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf8c4f793 │ │ │ │ + @ instruction: 0xf860f793 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r1, r6, r0, lsl pc │ │ │ │ + addeq r1, r6, r8, asr #28 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec14eac │ │ │ │ + bl 0xfec14f74 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3edcf8 │ │ │ │ + bl 0x3eddc0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmppvs ip, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c64e0 │ │ │ │ + bl 0x3c65a8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf898f793 │ │ │ │ + @ instruction: 0xf834f793 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0x00861eb8 │ │ │ │ + strdeq r1, [r6], r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec14f04 │ │ │ │ + bl 0xfec14fcc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3edd50 │ │ │ │ + bl 0x3ede18 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ @ instruction: 0x61a8f644 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c6538 │ │ │ │ + bl 0x3c6600 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf86cf793 │ │ │ │ + @ instruction: 0xf808f793 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r1, r6, r0, ror #28 │ │ │ │ + umulleq r1, r6, r8, sp │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec14f5c │ │ │ │ + bl 0xfec15024 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3edda8 │ │ │ │ + bl 0x3ede70 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ asrsvc pc, r4, #12 @ │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c6590 │ │ │ │ + bl 0x3c6658 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf840f793 │ │ │ │ + @ instruction: 0xffdcf792 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r1, r6, r8, lsl #28 │ │ │ │ + addeq r1, r6, r0, asr #26 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec14fb4 │ │ │ │ + bl 0xfec1507c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ede00 │ │ │ │ + bl 0x3edec8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ msrvs R12_usr, r4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c65e8 │ │ │ │ + bl 0x3c66b0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf814f793 │ │ │ │ + @ instruction: 0xffb0f792 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0x00861db0 │ │ │ │ + addeq r1, r6, r8, ror #25 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1500c │ │ │ │ + bl 0xfec150d4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ede58 │ │ │ │ + bl 0x3edf20 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ msrvc R12_fiq, r4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c6640 │ │ │ │ + bl 0x3c6708 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xffe8f792 │ │ │ │ + @ instruction: 0xff84f792 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r1, r6, r8, asr sp │ │ │ │ + umulleq r1, r6, r0, ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec15064 │ │ │ │ + bl 0xfec1512c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3edeb0 │ │ │ │ + bl 0x3edf78 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ tstppl r0, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c6698 │ │ │ │ + bl 0x3c6760 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xffbcf792 │ │ │ │ + @ instruction: 0xff58f792 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r1, r6, r0, lsl #26 │ │ │ │ + addeq r1, r6, r8, lsr ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec150bc │ │ │ │ + bl 0xfec15184 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3edf08 │ │ │ │ + bl 0x3edfd0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ orrpl pc, r4, fp, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c66f0 │ │ │ │ + bl 0x3c67b8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xff90f792 │ │ │ │ + @ instruction: 0xff2cf792 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r1, r6, r8, lsr #25 │ │ │ │ + addeq r1, r6, r0, ror #23 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec15114 │ │ │ │ + bl 0xfec151dc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3edf60 │ │ │ │ + bl 0x3ee028 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ @ instruction: 0x21a4f64d │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c6748 │ │ │ │ + bl 0x3c6810 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xff64f792 │ │ │ │ + @ instruction: 0xff00f792 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r1, r6, r0, asr ip │ │ │ │ + addeq r1, r6, r8, lsl #23 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1516c │ │ │ │ + bl 0xfec15234 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3edfb8 │ │ │ │ + bl 0x3ee080 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ msrcc R8_fiq, sp │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c67a0 │ │ │ │ + bl 0x3c6868 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xff38f792 │ │ │ │ + mrc2 7, 6, pc, cr4, cr2, {4} │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - strdeq r1, [r6], r8 │ │ │ │ + addeq r1, r6, r0, lsr fp │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec151c4 │ │ │ │ + bl 0xfec1528c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ee010 │ │ │ │ + bl 0x3ee0d8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ @ instruction: 0x31acf64d │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c67f8 │ │ │ │ + bl 0x3c68c0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xff0cf792 │ │ │ │ + mcr2 7, 5, pc, cr8, cr2, {4} @ │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r1, r6, r0, lsr #23 │ │ │ │ + ldrdeq r1, [r6], r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1521c │ │ │ │ + bl 0xfec152e4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ee068 │ │ │ │ + bl 0x3ee130 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmnpmi r4, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c6850 │ │ │ │ + bl 0x3c6918 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - mcr2 7, 7, pc, cr0, cr2, {4} @ │ │ │ │ + mrc2 7, 3, pc, cr12, cr2, {4} │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r1, r6, r8, asr #22 │ │ │ │ + addeq r1, r6, r0, lsl #21 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec15274 │ │ │ │ + bl 0xfec1533c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ee0c0 │ │ │ │ + bl 0x3ee188 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ mvnsmi pc, sp, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c68a8 │ │ │ │ + bl 0x3c6970 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - mrc2 7, 5, pc, cr4, cr2, {4} │ │ │ │ + mrc2 7, 2, pc, cr0, cr2, {4} │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - strdeq r1, [r6], r0 │ │ │ │ + addeq r1, r6, r8, lsr #20 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec152cc │ │ │ │ + bl 0xfec15394 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ee118 │ │ │ │ + bl 0x3ee1e0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmnppl ip, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c6900 │ │ │ │ + bl 0x3c69c8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - mcr2 7, 4, pc, cr8, cr2, {4} @ │ │ │ │ + mcr2 7, 1, pc, cr4, cr2, {4} @ │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - umulleq r1, r6, r8, sl │ │ │ │ + ldrdeq r1, [r6], r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec15324 │ │ │ │ + bl 0xfec153ec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ee170 │ │ │ │ + bl 0x3ee238 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ mvnscc pc, fp, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c6958 │ │ │ │ + bl 0x3c6a20 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - mrc2 7, 2, pc, cr12, cr2, {4} │ │ │ │ + ldc2l 7, cr15, [r8, #584]! @ 0x248 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r1, r6, r0, asr #20 │ │ │ │ + addeq r1, r6, r8, ror r9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1537c │ │ │ │ + bl 0xfec15444 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ee1c8 │ │ │ │ + bl 0x3ee290 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmnpmi ip, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c69b0 │ │ │ │ + bl 0x3c6a78 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - mrc2 7, 1, pc, cr0, cr2, {4} │ │ │ │ + stc2l 7, cr15, [ip, #584] @ 0x248 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r1, r6, r8, ror #19 │ │ │ │ + addeq r1, r6, r0, lsr #18 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec153d4 │ │ │ │ + bl 0xfec1549c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ee220 │ │ │ │ + bl 0x3ee2e8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ orrvc pc, ip, sp, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c6a08 │ │ │ │ + bl 0x3c6ad0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - mcr2 7, 0, pc, cr4, cr2, {4} @ │ │ │ │ + stc2 7, cr15, [r0, #584]! @ 0x248 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - umulleq r1, r6, r0, r9 │ │ │ │ + addeq r1, r6, r8, asr #17 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1542c │ │ │ │ + bl 0xfec154f4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ee278 │ │ │ │ + bl 0x3ee340 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ tstpeq r0, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c6a60 │ │ │ │ + bl 0x3c6b28 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - ldc2l 7, cr15, [r8, #584] @ 0x248 │ │ │ │ + ldc2l 7, cr15, [r4, #-584]! @ 0xfffffdb8 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r1, r6, r8, lsr r9 │ │ │ │ + addeq r1, r6, r0, ror r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec15484 │ │ │ │ + bl 0xfec1554c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ee2d0 │ │ │ │ + bl 0x3ee398 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ orrseq pc, r4, sp, asr #12 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c6ab8 │ │ │ │ + bl 0x3c6b80 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - stc2 7, cr15, [ip, #584]! @ 0x248 │ │ │ │ + stc2l 7, cr15, [r8, #-584] @ 0xfffffdb8 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r1, r6, r0, ror #17 │ │ │ │ + addeq r1, r6, r8, lsl r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec154dc │ │ │ │ + bl 0xfec155a4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ee328 │ │ │ │ + bl 0x3ee3f0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmppne ip, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c6b10 │ │ │ │ + bl 0x3c6bd8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - stc2 7, cr15, [r0, #584] @ 0x248 │ │ │ │ + ldc2 7, cr15, [ip, #-584] @ 0xfffffdb8 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r1, r6, r8, lsl #17 │ │ │ │ + addeq r1, r6, r0, asr #15 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec15534 │ │ │ │ + bl 0xfec155fc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ee380 │ │ │ │ + bl 0x3ee448 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ mvnne pc, sp, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c6b68 │ │ │ │ + bl 0x3c6c30 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - ldc2l 7, cr15, [r4, #-584] @ 0xfffffdb8 │ │ │ │ + ldc2l 7, cr15, [r0], #584 @ 0x248 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r1, r6, r0, lsr r8 │ │ │ │ + addeq r1, r6, r8, ror #14 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1558c │ │ │ │ + bl 0xfec15654 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ee3d8 │ │ │ │ + bl 0x3ee4a0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ msrcs (UNDEF: 100), sp │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c6bc0 │ │ │ │ + bl 0x3c6c88 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - stc2 7, cr15, [r8, #-584]! @ 0xfffffdb8 │ │ │ │ + stc2l 7, cr15, [r4], {146} @ 0x92 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - ldrdeq r1, [r6], r8 │ │ │ │ + addeq r1, r6, r0, lsl r7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec155e4 │ │ │ │ + bl 0xfec156ac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ee430 │ │ │ │ + bl 0x3ee4f8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ mvnscs pc, fp, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c6c18 │ │ │ │ + bl 0x3c6ce0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - ldc2l 7, cr15, [ip], #584 @ 0x248 │ │ │ │ + ldc2 7, cr15, [r8], {146} @ 0x92 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r1, r6, r0, lsl #15 │ │ │ │ + @ instruction: 0x008616b8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1563c │ │ │ │ + bl 0xfec15704 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ee488 │ │ │ │ + bl 0x3ee550 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmnpcc r4, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c6c70 │ │ │ │ + bl 0x3c6d38 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - ldc2l 7, cr15, [r0], {146} @ 0x92 │ │ │ │ + stc2l 7, cr15, [ip], #-584 @ 0xfffffdb8 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r1, r6, r8, lsr #14 │ │ │ │ + addeq r1, r6, r0, ror #12 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec15694 │ │ │ │ + bl 0xfec1575c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ee4e0 │ │ │ │ + bl 0x3ee5a8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ tstpne r8, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c6cc8 │ │ │ │ + bl 0x3c6d90 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - stc2 7, cr15, [r4], #584 @ 0x248 │ │ │ │ + mcrr2 7, 9, pc, r0, cr2 @ │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - ldrdeq r1, [r6], r0 │ │ │ │ + addeq r1, r6, r8, lsl #12 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec156ec │ │ │ │ + bl 0xfec157b4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ee538 │ │ │ │ + bl 0x3ee600 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ orrsne pc, ip, sp, asr #12 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c6d20 │ │ │ │ + bl 0x3c6de8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - ldc2l 7, cr15, [r8], #-584 @ 0xfffffdb8 │ │ │ │ + ldc2 7, cr15, [r4], {146} @ 0x92 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r1, r6, r8, ror r6 │ │ │ │ + @ instruction: 0x008615b0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec15744 │ │ │ │ + bl 0xfec1580c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ee590 │ │ │ │ + bl 0x3ee658 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ msrcs R8_usr, sp │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c6d78 │ │ │ │ + bl 0x3c6e40 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - mcrr2 7, 9, pc, ip, cr2 @ │ │ │ │ + blx 0xffafc492 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r1, r6, r0, lsr #12 │ │ │ │ + addeq r1, r6, r8, asr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1579c │ │ │ │ + bl 0xfec15864 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ee5e8 │ │ │ │ + bl 0x3ee6b0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ mvncs pc, sp, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c6dd0 │ │ │ │ + bl 0x3c6e98 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - stc2 7, cr15, [r0], #-584 @ 0xfffffdb8 │ │ │ │ + blx 0xfeffc4ea │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r1, r6, r8, asr #11 │ │ │ │ + addeq r1, r6, r0, lsl #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec157f4 │ │ │ │ + bl 0xfec158bc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ee640 │ │ │ │ + bl 0x3ee708 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ msrcc (UNDEF: 108), sp │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c6e28 │ │ │ │ + bl 0x3c6ef0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xffdfc47a │ │ │ │ + blx 0xfe4fc542 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r1, r6, r0, ror r5 │ │ │ │ + addeq r1, r6, r8, lsr #9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1584c │ │ │ │ + bl 0xfec15914 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ee698 │ │ │ │ + bl 0x3ee760 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ mvnscc pc, sp, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c6e80 │ │ │ │ + bl 0x3c6f48 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xff2fc4d2 │ │ │ │ + blx 0x19fc59a │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r1, r6, r8, lsl r5 │ │ │ │ + addeq r1, r6, r0, asr r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec158a4 │ │ │ │ + bl 0xfec1596c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ee6f0 │ │ │ │ + bl 0x3ee7b8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ mvnne pc, fp, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c6ed8 │ │ │ │ + bl 0x3c6fa0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xfe7fc52a │ │ │ │ + blx 0xefc5f2 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r1, r6, r0, asr #9 │ │ │ │ + strdeq r1, [r6], r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec158fc │ │ │ │ + bl 0xfec159c4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ee748 │ │ │ │ + bl 0x3ee810 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ msrcs (UNDEF: 108), fp │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c6f30 │ │ │ │ + bl 0x3c6ff8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0x1cfc582 │ │ │ │ + blx 0x3fc64a │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r1, r6, r8, ror #8 │ │ │ │ + addeq r1, r6, r0, lsr #7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec15954 │ │ │ │ + bl 0xfec15a1c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ee7a0 │ │ │ │ + bl 0x3ee868 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ tstpvs r0, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c6f88 │ │ │ │ + bl 0x3c7050 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0x11fc5da │ │ │ │ + blx 0xff8fc6a0 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r1, r6, r0, lsl r4 │ │ │ │ + addeq r1, r6, r8, asr #6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec159ac │ │ │ │ + bl 0xfec15a74 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ee7f8 │ │ │ │ + bl 0x3ee8c0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ orrvs pc, r4, sp, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c6fe0 │ │ │ │ + bl 0x3c70a8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0x6fc632 │ │ │ │ + blx 0xfedfc6f8 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0x008613b8 │ │ │ │ + strdeq r1, [r6], r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec15a04 │ │ │ │ + bl 0xfec15acc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ee850 │ │ │ │ + bl 0x3ee918 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ tstpvc r8, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c7038 │ │ │ │ + bl 0x3c7100 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xffbfc688 │ │ │ │ + blx 0xfe2fc750 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r1, r6, r0, ror #6 │ │ │ │ + umulleq r1, r6, r8, r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec15a5c │ │ │ │ + bl 0xfec15b24 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ee8a8 │ │ │ │ + bl 0x3ee970 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ bicsvc pc, r0, ip, asr #12 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c7090 │ │ │ │ + bl 0x3c7158 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xff0fc6e0 │ │ │ │ + blx 0x17fc7a8 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r1, r6, r8, lsl #6 │ │ │ │ + addeq r1, r6, r0, asr #4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec15ab4 │ │ │ │ + bl 0xfec15b7c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ee900 │ │ │ │ + bl 0x3ee9c8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmppeq r4, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c70e8 │ │ │ │ + bl 0x3c71b0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xfe5fc738 │ │ │ │ + blx 0xcfc800 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0x008612b0 │ │ │ │ + addeq r1, r6, r8, ror #3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec15b0c │ │ │ │ + bl 0xfec15bd4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ee958 │ │ │ │ + bl 0x3eea20 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ bicseq pc, r8, sp, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c7140 │ │ │ │ + bl 0x3c7208 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0x1afc790 │ │ │ │ + blx 0x1fc858 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r1, r6, r8, asr r2 │ │ │ │ + umulleq r1, r6, r0, r1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec15b64 │ │ │ │ + bl 0xfec15c2c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ee9b0 │ │ │ │ + bl 0x3eea78 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmppcs ip, pc, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c7198 │ │ │ │ + bl 0x3c7260 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xffc7e8 │ │ │ │ + @ instruction: 0xf9d8f792 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r1, r6, r0, lsl #4 │ │ │ │ + addeq r1, r6, r8, lsr r1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec15bbc │ │ │ │ + bl 0xfec15c84 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3eea08 │ │ │ │ + bl 0x3eead0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ msrcc (UNDEF: 100), pc │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c71f0 │ │ │ │ + bl 0x3c72b8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0x4fc840 │ │ │ │ + @ instruction: 0xf9acf792 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r1, r6, r8, lsr #3 │ │ │ │ + addeq r1, r6, r0, ror #1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec15c14 │ │ │ │ + bl 0xfec15cdc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3eea60 │ │ │ │ + bl 0x3eeb28 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ orreq pc, ip, pc, asr #12 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c7248 │ │ │ │ + bl 0x3c7310 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf9e4f792 │ │ │ │ + @ instruction: 0xf980f792 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r1, r6, r0, asr r1 │ │ │ │ + addeq r1, r6, r8, lsl #1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec15c6c │ │ │ │ + bl 0xfec15d34 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3eeab8 │ │ │ │ + bl 0x3eeb80 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ tstpne r0, pc, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c72a0 │ │ │ │ + bl 0x3c7368 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf9b8f792 │ │ │ │ + @ instruction: 0xf954f792 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - strdeq r1, [r6], r8 │ │ │ │ + addeq r1, r6, r0, lsr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec15cc4 │ │ │ │ + bl 0xfec15d8c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3eeb10 │ │ │ │ + bl 0x3eebd8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ orrsne pc, r4, pc, asr #12 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c72f8 │ │ │ │ + bl 0x3c73c0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf98cf792 │ │ │ │ + @ instruction: 0xf928f792 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r1, r6, r0, lsr #1 │ │ │ │ + ldrdeq r0, [r6], r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec15d1c │ │ │ │ + bl 0xfec15de4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3eeb68 │ │ │ │ + bl 0x3eec30 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ tstpvc r0, pc, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c7350 │ │ │ │ + bl 0x3c7418 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf960f792 │ │ │ │ + @ instruction: 0xf8fcf792 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r1, r6, r8, asr #32 │ │ │ │ + addeq r0, r6, r0, lsl #31 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec15d74 │ │ │ │ + bl 0xfec15e3c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3eebc0 │ │ │ │ + bl 0x3eec88 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ orrvc pc, r4, pc, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c73a8 │ │ │ │ + bl 0x3c7470 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf934f792 │ │ │ │ + @ instruction: 0xf8d0f792 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - strdeq r0, [r6], r0 @ │ │ │ │ + addeq r0, r6, r8, lsr #30 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec15dcc │ │ │ │ + bl 0xfec15e94 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3eec18 │ │ │ │ + bl 0x3eece0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ tstpeq r8, pc, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c7400 │ │ │ │ + bl 0x3c74c8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf908f792 │ │ │ │ + @ instruction: 0xf8a4f792 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - umulleq r0, r6, r8, pc @ │ │ │ │ + ldrdeq r0, [r6], r0 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec15e24 │ │ │ │ + bl 0xfec15eec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3eec70 │ │ │ │ + bl 0x3eed38 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ teqpvs r4, r0, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c7458 │ │ │ │ + bl 0x3c7520 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf8dcf792 │ │ │ │ + @ instruction: 0xf878f792 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r0, r6, r0, asr #30 │ │ │ │ + addeq r0, r6, r8, ror lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec15e7c │ │ │ │ + bl 0xfec15f44 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3eecc8 │ │ │ │ + bl 0x3eed90 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ @ instruction: 0x61b8f640 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c74b0 │ │ │ │ + bl 0x3c7578 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf8b0f792 │ │ │ │ + @ instruction: 0xf84cf792 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r0, r6, r8, ror #29 │ │ │ │ + addeq r0, r6, r0, lsr #28 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec15ed4 │ │ │ │ + bl 0xfec15f9c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3eed20 │ │ │ │ + bl 0x3eede8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ teqpvc ip, r0, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c7508 │ │ │ │ + bl 0x3c75d0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf884f792 │ │ │ │ + @ instruction: 0xf820f792 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - umulleq r0, r6, r0, lr │ │ │ │ + addeq r0, r6, r8, asr #27 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec15f2c │ │ │ │ + bl 0xfec15ff4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3eed78 │ │ │ │ + bl 0x3eee40 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ teqpcc r0, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c7560 │ │ │ │ + bl 0x3c7628 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf858f792 │ │ │ │ + @ instruction: 0xfff4f791 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r0, r6, r8, lsr lr │ │ │ │ + addeq r0, r6, r0, ror sp │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec15f84 │ │ │ │ + bl 0xfec1604c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3eedd0 │ │ │ │ + bl 0x3eee98 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ @ instruction: 0x31b4f64b │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c75b8 │ │ │ │ + bl 0x3c7680 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf82cf792 │ │ │ │ + @ instruction: 0xffc8f791 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r0, r6, r0, ror #27 │ │ │ │ + addeq r0, r6, r8, lsl sp │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec15fdc │ │ │ │ + bl 0xfec160a4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3eee28 │ │ │ │ + bl 0x3eeef0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ @ instruction: 0x41a8f640 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c7610 │ │ │ │ + bl 0x3c76d8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf800f792 │ │ │ │ + @ instruction: 0xff9cf791 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r0, r6, r8, lsl #27 │ │ │ │ + addeq r0, r6, r0, asr #25 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec16034 │ │ │ │ + bl 0xfec160fc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3eee80 │ │ │ │ + bl 0x3eef48 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ msrpl R12_fiq, r0 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c7668 │ │ │ │ + bl 0x3c7730 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xffd4f791 │ │ │ │ + @ instruction: 0xff70f791 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r0, r6, r0, lsr sp │ │ │ │ + addeq r0, r6, r8, ror #24 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1608c │ │ │ │ + bl 0xfec16154 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3eeed8 │ │ │ │ + bl 0x3eefa0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ asrspl pc, r0, #12 @ │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c76c0 │ │ │ │ + bl 0x3c7788 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xffa8f791 │ │ │ │ + @ instruction: 0xff44f791 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - ldrdeq r0, [r6], r8 │ │ │ │ + addeq r0, r6, r0, lsl ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec160e4 │ │ │ │ + bl 0xfec161ac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3eef30 │ │ │ │ + bl 0x3eeff8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ bicsne pc, r8, pc, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c7718 │ │ │ │ + bl 0x3c77e0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xff7cf791 │ │ │ │ + @ instruction: 0xff18f791 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r0, r6, r0, lsl #25 │ │ │ │ + @ instruction: 0x00860bb8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1613c │ │ │ │ + bl 0xfec16204 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3eef88 │ │ │ │ + bl 0x3ef050 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ mvncs pc, pc, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c7770 │ │ │ │ + bl 0x3c7838 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xff50f791 │ │ │ │ + mcr2 7, 7, pc, cr12, cr1, {4} @ │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r0, r6, r8, lsr #24 │ │ │ │ + addeq r0, r6, r0, ror #22 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec16194 │ │ │ │ + bl 0xfec1625c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3eefe0 │ │ │ │ + bl 0x3ef0a8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmnppl r4, pc, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c77c8 │ │ │ │ + bl 0x3c7890 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xff24f791 │ │ │ │ + mcr2 7, 6, pc, cr0, cr1, {4} @ │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - ldrdeq r0, [r6], r0 @ │ │ │ │ + addeq r0, r6, r8, lsl #22 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec161ec │ │ │ │ + bl 0xfec162b4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ef038 │ │ │ │ + bl 0x3ef100 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ mvnspl pc, pc, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c7820 │ │ │ │ + bl 0x3c78e8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - mrc2 7, 7, pc, cr8, cr1, {4} │ │ │ │ + mrc2 7, 4, pc, cr4, cr1, {4} │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r0, r6, r8, ror fp │ │ │ │ + @ instruction: 0x00860ab0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec16244 │ │ │ │ + bl 0xfec1630c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ef090 │ │ │ │ + bl 0x3ef158 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmnpvs ip, pc, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c7878 │ │ │ │ + bl 0x3c7940 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - mcr2 7, 6, pc, cr12, cr1, {4} @ │ │ │ │ + mcr2 7, 3, pc, cr8, cr1, {4} @ │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r0, r6, r0, lsr #22 │ │ │ │ + addeq r0, r6, r8, asr sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1629c │ │ │ │ + bl 0xfec16364 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ef0e8 │ │ │ │ + bl 0x3ef1b0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ mvncc pc, pc, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c78d0 │ │ │ │ + bl 0x3c7998 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - mcr2 7, 5, pc, cr0, cr1, {4} @ │ │ │ │ + mrc2 7, 1, pc, cr12, cr1, {4} │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r0, r6, r8, asr #21 │ │ │ │ + addeq r0, r6, r0, lsl #20 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec162f4 │ │ │ │ + bl 0xfec163bc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ef140 │ │ │ │ + bl 0x3ef208 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ msrmi (UNDEF: 108), pc │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c7928 │ │ │ │ + bl 0x3c79f0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - mrc2 7, 3, pc, cr4, cr1, {4} │ │ │ │ + mrc2 7, 0, pc, cr0, cr1, {4} │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r0, r6, r0, ror sl │ │ │ │ + addeq r0, r6, r8, lsr #19 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1634c │ │ │ │ + bl 0xfec16414 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ef198 │ │ │ │ + bl 0x3ef260 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ mvnsmi pc, pc, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c7980 │ │ │ │ + bl 0x3c7a48 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - mcr2 7, 2, pc, cr8, cr1, {4} @ │ │ │ │ + stc2l 7, cr15, [r4, #580]! @ 0x244 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r0, r6, r8, lsl sl │ │ │ │ + addeq r0, r6, r0, asr r9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec163a4 │ │ │ │ + bl 0xfec1646c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ef1f0 │ │ │ │ + bl 0x3ef2b8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ tstpcc ip, r0, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c79d8 │ │ │ │ + bl 0x3c7aa0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - mrc2 7, 0, pc, cr12, cr1, {4} │ │ │ │ + ldc2 7, cr15, [r8, #580]! @ 0x244 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r0, r6, r0, asr #19 │ │ │ │ + strdeq r0, [r6], r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec163fc │ │ │ │ + bl 0xfec164c4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ef248 │ │ │ │ + bl 0x3ef310 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ asrcc pc, r0, #12 @ │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c7a30 │ │ │ │ + bl 0x3c7af8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - ldc2l 7, cr15, [r0, #580]! @ 0x244 │ │ │ │ + stc2 7, cr15, [ip, #580] @ 0x244 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r0, r6, r8, ror #18 │ │ │ │ + addeq r0, r6, r0, lsr #17 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec16454 │ │ │ │ + bl 0xfec1651c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ef2a0 │ │ │ │ + bl 0x3ef368 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ msrmi R12_usr, r0 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c7a88 │ │ │ │ + bl 0x3c7b50 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - stc2l 7, cr15, [r4, #580] @ 0x244 │ │ │ │ + stc2l 7, cr15, [r0, #-580]! @ 0xfffffdbc │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r0, r6, r0, lsl r9 │ │ │ │ + addeq r0, r6, r8, asr #16 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec164ac │ │ │ │ + bl 0xfec16574 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ef2f8 │ │ │ │ + bl 0x3ef3c0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ msrcs R8_fiq, fp │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c7ae0 │ │ │ │ + bl 0x3c7ba8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - ldc2 7, cr15, [r8, #580] @ 0x244 │ │ │ │ + ldc2 7, cr15, [r4, #-580]! @ 0xfffffdbc │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0x008608b8 │ │ │ │ + strdeq r0, [r6], r0 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec16504 │ │ │ │ + bl 0xfec165cc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ef350 │ │ │ │ + bl 0x3ef418 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ @ instruction: 0x21acf64b │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c7b38 │ │ │ │ + bl 0x3c7c00 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - stc2l 7, cr15, [ip, #-580]! @ 0xfffffdbc │ │ │ │ + stc2 7, cr15, [r8, #-580] @ 0xfffffdbc │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r0, r6, r0, ror #16 │ │ │ │ + umulleq r0, r6, r8, r7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1655c │ │ │ │ + bl 0xfec16624 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ef3a8 │ │ │ │ + bl 0x3ef470 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ orrsne pc, r0, r0, asr #12 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c7b90 │ │ │ │ + bl 0x3c7c58 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - stc2l 7, cr15, [r0, #-580] @ 0xfffffdbc │ │ │ │ + ldc2l 7, cr15, [ip], {145} @ 0x91 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r0, r6, r8, lsl #16 │ │ │ │ + addeq r0, r6, r0, asr #14 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec165b4 │ │ │ │ + bl 0xfec1667c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ef400 │ │ │ │ + bl 0x3ef4c8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ tstpcs r4, r0, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c7be8 │ │ │ │ + bl 0x3c7cb0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - ldc2 7, cr15, [r4, #-580] @ 0xfffffdbc │ │ │ │ + ldc2 7, cr15, [r0], #580 @ 0x244 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0x008607b0 │ │ │ │ + addeq r0, r6, r8, ror #13 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1660c │ │ │ │ + bl 0xfec166d4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ef458 │ │ │ │ + bl 0x3ef520 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ orrscs pc, r8, r0, asr #12 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c7c40 │ │ │ │ + bl 0x3c7d08 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - stc2l 7, cr15, [r8], #580 @ 0x244 │ │ │ │ + stc2 7, cr15, [r4], {145} @ 0x91 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r0, r6, r8, asr r7 │ │ │ │ + umulleq r0, r6, r0, r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec16664 │ │ │ │ + bl 0xfec1672c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ef4b0 │ │ │ │ + bl 0x3ef578 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ mvnvc pc, r8, asr #12 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c7c98 │ │ │ │ + bl 0x3c7d60 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - ldc2 7, cr15, [ip], #580 @ 0x244 │ │ │ │ + mrrc2 7, 9, pc, r8, cr1 @ │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r0, r6, r0, lsl #14 │ │ │ │ + addeq r0, r6, r8, lsr r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec166bc │ │ │ │ + bl 0xfec16784 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ef508 │ │ │ │ + bl 0x3ef5d0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ msreq (UNDEF: 100), r9 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c7cf0 │ │ │ │ + bl 0x3c7db8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - ldc2 7, cr15, [r0], {145} @ 0x91 │ │ │ │ + stc2 7, cr15, [ip], #-580 @ 0xfffffdbc │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r0, r6, r8, lsr #13 │ │ │ │ + addeq r0, r6, r0, ror #11 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec16714 │ │ │ │ + bl 0xfec167dc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ef560 │ │ │ │ + bl 0x3ef628 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ mvneq pc, r9, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c7d48 │ │ │ │ + bl 0x3c7e10 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - stc2l 7, cr15, [r4], #-580 @ 0xfffffdbc │ │ │ │ + stc2 7, cr15, [r0], {145} @ 0x91 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r0, r6, r0, asr r6 │ │ │ │ + addeq r0, r6, r8, lsl #11 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1676c │ │ │ │ + bl 0xfec16834 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ef5b8 │ │ │ │ + bl 0x3ef680 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ msrne (UNDEF: 108), r9 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c7da0 │ │ │ │ + bl 0x3c7e68 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - ldc2 7, cr15, [r8], #-580 @ 0xfffffdbc │ │ │ │ + blx 0xff5fd4b6 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - strdeq r0, [r6], r8 │ │ │ │ + addeq r0, r6, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec167c4 │ │ │ │ + bl 0xfec1688c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ef610 │ │ │ │ + bl 0x3ef6d8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ mvnsne pc, r9, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c7df8 │ │ │ │ + bl 0x3c7ec0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - stc2 7, cr15, [ip], {145} @ 0x91 │ │ │ │ + blx 0xfeafd50e │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r0, r6, r0, lsr #11 │ │ │ │ + ldrdeq r0, [r6], r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1681c │ │ │ │ + bl 0xfec168e4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ef668 │ │ │ │ + bl 0x3ef730 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmnpcs r4, r9, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c7e50 │ │ │ │ + bl 0x3c7f18 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xff8fd49e │ │ │ │ + blx 0x1ffd566 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r0, r6, r8, asr #10 │ │ │ │ + addeq r0, r6, r0, lsl #9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec16874 │ │ │ │ + bl 0xfec1693c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ef6c0 │ │ │ │ + bl 0x3ef788 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ bicmi pc, r8, r8, asr #12 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c7ea8 │ │ │ │ + bl 0x3c7f70 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xfedfd4f6 │ │ │ │ + blx 0x14fd5be │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - strdeq r0, [r6], r0 @ │ │ │ │ + addeq r0, r6, r8, lsr #8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec168cc │ │ │ │ + bl 0xfec16994 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ef718 │ │ │ │ + bl 0x3ef7e0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmpppl ip, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c7f00 │ │ │ │ + bl 0x3c7fc8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xfe2fd54e │ │ │ │ + blx 0x9fd616 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - umulleq r0, r6, r8, r4 │ │ │ │ + ldrdeq r0, [r6], r0 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec16924 │ │ │ │ + bl 0xfec169ec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ef770 │ │ │ │ + bl 0x3ef838 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ bicspl pc, r0, r8, asr #12 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c7f58 │ │ │ │ + bl 0x3c8020 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0x17fd5a6 │ │ │ │ + blx 0xffefd66c │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r0, r6, r0, asr #8 │ │ │ │ + addeq r0, r6, r8, ror r3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1697c │ │ │ │ + bl 0xfec16a44 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ef7c8 │ │ │ │ + bl 0x3ef890 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmppvs r4, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c7fb0 │ │ │ │ + bl 0x3c8078 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xcfd5fe │ │ │ │ + blx 0xff3fd6c4 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r0, r6, r8, ror #7 │ │ │ │ + addeq r0, r6, r0, lsr #6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec169d4 │ │ │ │ + bl 0xfec16a9c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ef820 │ │ │ │ + bl 0x3ef8e8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ bicsvs pc, r8, r8, asr #12 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c8008 │ │ │ │ + bl 0x3c80d0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0x1fd656 │ │ │ │ + blx 0xfe8fd71c │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - umulleq r0, r6, r0, r3 │ │ │ │ + addeq r0, r6, r8, asr #5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec16a2c │ │ │ │ + bl 0xfec16af4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ef878 │ │ │ │ + bl 0x3ef940 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmppvc ip, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c8060 │ │ │ │ + bl 0x3c8128 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xff6fd6ac │ │ │ │ + blx 0x1dfd774 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r0, r6, r8, lsr r3 │ │ │ │ + addeq r0, r6, r0, ror r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec16a84 │ │ │ │ + bl 0xfec16b4c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ef8d0 │ │ │ │ + bl 0x3ef998 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ @ instruction: 0x71bcf241 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c80b8 │ │ │ │ + bl 0x3c8180 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xfebfd704 │ │ │ │ + blx 0x12fd7cc │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r0, r6, r0, ror #5 │ │ │ │ + addeq r0, r6, r8, lsl r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec16adc │ │ │ │ + bl 0xfec16ba4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ef928 │ │ │ │ + bl 0x3ef9f0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmppeq r0, r1, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c8110 │ │ │ │ + bl 0x3c81d8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xfe0fd75c │ │ │ │ + blx 0x7fd824 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r0, r6, r8, lsl #5 │ │ │ │ + addeq r0, r6, r0, asr #3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec16b34 │ │ │ │ + bl 0xfec16bfc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ef980 │ │ │ │ + bl 0x3efa48 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ orrmi pc, r4, r9, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c8168 │ │ │ │ + bl 0x3c8230 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0x15fd7b4 │ │ │ │ + @ instruction: 0xf9f0f791 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r0, r6, r0, lsr r2 │ │ │ │ + addeq r0, r6, r8, ror #2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec16b8c │ │ │ │ + bl 0xfec16c54 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ef9d8 │ │ │ │ + bl 0x3efaa0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ tstppl r8, r9, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c81c0 │ │ │ │ + bl 0x3c8288 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xafd80c │ │ │ │ + @ instruction: 0xf9c4f791 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - ldrdeq r0, [r6], r8 │ │ │ │ + addeq r0, r6, r0, lsl r1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec16be4 │ │ │ │ + bl 0xfec16cac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3efa30 │ │ │ │ + bl 0x3efaf8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ orrpl pc, ip, r9, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c8218 │ │ │ │ + bl 0x3c82e0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf9fcf791 │ │ │ │ + @ instruction: 0xf998f791 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r0, r6, r0, lsl #3 │ │ │ │ + strheq r0, [r6], r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec16c3c │ │ │ │ + bl 0xfec16d04 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3efa88 │ │ │ │ + bl 0x3efb50 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ biceq pc, r4, r1, asr #12 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c8270 │ │ │ │ + bl 0x3c8338 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf9d0f791 │ │ │ │ + @ instruction: 0xf96cf791 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r0, r6, r8, lsr #2 │ │ │ │ + addeq r0, r6, r0, rrx │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec16c94 │ │ │ │ + bl 0xfec16d5c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3efae0 │ │ │ │ + bl 0x3efba8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmppne r8, r1, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c82c8 │ │ │ │ + bl 0x3c8390 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf9a4f791 │ │ │ │ + @ instruction: 0xf940f791 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - ldrdeq r0, [r6], r0 @ │ │ │ │ + addeq r0, r6, r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec16cec │ │ │ │ + bl 0xfec16db4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3efb38 │ │ │ │ + bl 0x3efc00 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ teqpcc r8, r9, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c8320 │ │ │ │ + bl 0x3c83e8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf978f791 │ │ │ │ + @ instruction: 0xf914f791 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r0, r6, r8, ror r0 │ │ │ │ + @ instruction: 0x0085ffb0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec16d44 │ │ │ │ + bl 0xfec16e0c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3efb90 │ │ │ │ + bl 0x3efc58 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ @ instruction: 0x31bcf649 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c8378 │ │ │ │ + bl 0x3c8440 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf94cf791 │ │ │ │ + @ instruction: 0xf8e8f791 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r0, r6, r0, lsr #32 │ │ │ │ + addeq pc, r5, r8, asr pc @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec16d9c │ │ │ │ + bl 0xfec16e64 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3efbe8 │ │ │ │ + bl 0x3efcb0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmppmi r0, r9, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c83d0 │ │ │ │ + bl 0x3c8498 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf920f791 │ │ │ │ + @ instruction: 0xf8bcf791 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq pc, r5, r8, asr #31 │ │ │ │ + addeq pc, r5, r0, lsl #30 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec16df4 │ │ │ │ + bl 0xfec16ebc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3efc40 │ │ │ │ + bl 0x3efd08 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ @ instruction: 0x11acf649 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c8428 │ │ │ │ + bl 0x3c84f0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf8f4f791 │ │ │ │ + @ instruction: 0xf890f791 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq pc, r5, r0, ror pc @ │ │ │ │ + addeq pc, r5, r8, lsr #29 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec16e4c │ │ │ │ + bl 0xfec16f14 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3efc98 │ │ │ │ + bl 0x3efd60 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ teqpcs r0, r9, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c8480 │ │ │ │ + bl 0x3c8548 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf8c8f791 │ │ │ │ + @ instruction: 0xf864f791 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq pc, r5, r8, lsl pc @ │ │ │ │ + addeq pc, r5, r0, asr lr @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec16ea4 │ │ │ │ + bl 0xfec16f6c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3efcf0 │ │ │ │ + bl 0x3efdb8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ @ instruction: 0x21b4f649 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c84d8 │ │ │ │ + bl 0x3c85a0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf89cf791 │ │ │ │ + @ instruction: 0xf838f791 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq pc, r5, r0, asr #29 │ │ │ │ + strdeq pc, [r5], r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec16efc │ │ │ │ + bl 0xfec16fc4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3efd48 │ │ │ │ + bl 0x3efe10 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ @ instruction: 0x61b4f241 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c8530 │ │ │ │ + bl 0x3c85f8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf870f791 │ │ │ │ + @ instruction: 0xf80cf791 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq pc, r5, r8, ror #28 │ │ │ │ + addeq pc, r5, r0, lsr #27 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec16f54 │ │ │ │ + bl 0xfec1701c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3efda0 │ │ │ │ + bl 0x3efe68 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ teqpvc r8, r1, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c8588 │ │ │ │ + bl 0x3c8650 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf844f791 │ │ │ │ + @ instruction: 0xffe0f790 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq pc, r5, r0, lsl lr @ │ │ │ │ + addeq pc, r5, r8, asr #26 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec16fac │ │ │ │ + bl 0xfec17074 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3efdf8 │ │ │ │ + bl 0x3efec0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ mvnscs pc, r9, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c85e0 │ │ │ │ + bl 0x3c86a8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf818f791 │ │ │ │ + @ instruction: 0xffb4f790 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0x0085fdb8 │ │ │ │ + strdeq pc, [r5], r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec17004 │ │ │ │ + bl 0xfec170cc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3efe50 │ │ │ │ + bl 0x3eff18 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmnpcc ip, r9, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c8638 │ │ │ │ + bl 0x3c8700 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xffecf790 │ │ │ │ + @ instruction: 0xff88f790 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq pc, r5, r0, ror #26 │ │ │ │ + umulleq pc, r5, r8, ip @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1705c │ │ │ │ + bl 0xfec17124 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3efea8 │ │ │ │ + bl 0x3eff70 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ tstpmi r0, r9, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c8690 │ │ │ │ + bl 0x3c8758 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xffc0f790 │ │ │ │ + @ instruction: 0xff5cf790 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq pc, r5, r8, lsl #26 │ │ │ │ + addeq pc, r5, r0, asr #24 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec170b4 │ │ │ │ + bl 0xfec1717c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3eff00 │ │ │ │ + bl 0x3effc8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ orrspl pc, r8, r6, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c86e8 │ │ │ │ + bl 0x3c87b0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xff94f790 │ │ │ │ + @ instruction: 0xff30f790 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0x0085fcb0 │ │ │ │ + addeq pc, r5, r8, ror #23 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1710c │ │ │ │ + bl 0xfec171d4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3eff58 │ │ │ │ + bl 0x3f0020 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ tstpvs ip, r6, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c8740 │ │ │ │ + bl 0x3c8808 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xff68f790 │ │ │ │ + @ instruction: 0xff04f790 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq pc, r5, r8, asr ip @ │ │ │ │ + umulleq pc, r5, r0, fp @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec17164 │ │ │ │ + bl 0xfec1722c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3effb0 │ │ │ │ + bl 0x3f0078 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ asrvs pc, r6, #4 @ │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c8798 │ │ │ │ + bl 0x3c8860 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xff3cf790 │ │ │ │ + mrc2 7, 6, pc, cr8, cr0, {4} │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq pc, r5, r0, lsl #24 │ │ │ │ + addeq pc, r5, r8, lsr fp @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec171bc │ │ │ │ + bl 0xfec17284 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f0008 │ │ │ │ + bl 0x3f00d0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ bicspl pc, ip, r5, asr #12 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c87f0 │ │ │ │ + bl 0x3c88b8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xff10f790 │ │ │ │ + mcr2 7, 5, pc, cr12, cr0, {4} @ │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq pc, r5, r8, lsr #23 │ │ │ │ + addeq pc, r5, r0, ror #21 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec17214 │ │ │ │ + bl 0xfec172dc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f0060 │ │ │ │ + bl 0x3f0128 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ msrvs (UNDEF: 96), r5 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c8848 │ │ │ │ + bl 0x3c8910 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - mcr2 7, 7, pc, cr4, cr0, {4} @ │ │ │ │ + mcr2 7, 4, pc, cr0, cr0, {4} @ │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq pc, r5, r0, asr fp @ │ │ │ │ + addeq pc, r5, r8, lsl #21 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1726c │ │ │ │ + bl 0xfec17334 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f00b8 │ │ │ │ + bl 0x3f0180 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ mvnvs pc, r5, asr #12 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c88a0 │ │ │ │ + bl 0x3c8968 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - mrc2 7, 5, pc, cr8, cr0, {4} │ │ │ │ + mrc2 7, 2, pc, cr4, cr0, {4} │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - strdeq pc, [r5], r8 │ │ │ │ + addeq pc, r5, r0, lsr sl @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec172c4 │ │ │ │ + bl 0xfec1738c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f0110 │ │ │ │ + bl 0x3f01d8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ orrcs pc, r0, r6, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c88f8 │ │ │ │ + bl 0x3c89c0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - mcr2 7, 4, pc, cr12, cr0, {4} @ │ │ │ │ + mcr2 7, 1, pc, cr8, cr0, {4} @ │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq pc, r5, r0, lsr #21 │ │ │ │ + ldrdeq pc, [r5], r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1731c │ │ │ │ + bl 0xfec173e4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f0168 │ │ │ │ + bl 0x3f0230 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ tstpcc r4, r6, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c8950 │ │ │ │ + bl 0x3c8a18 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - mcr2 7, 3, pc, cr0, cr0, {4} @ │ │ │ │ + ldc2l 7, cr15, [ip, #576]! @ 0x240 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq pc, r5, r8, asr #20 │ │ │ │ + addeq pc, r5, r0, lsl #19 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec17374 │ │ │ │ + bl 0xfec1743c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f01c0 │ │ │ │ + bl 0x3f0288 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ orrcc pc, r8, r6, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c89a8 │ │ │ │ + bl 0x3c8a70 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - mrc2 7, 1, pc, cr4, cr0, {4} │ │ │ │ + ldc2l 7, cr15, [r0, #576] @ 0x240 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - strdeq pc, [r5], r0 │ │ │ │ + addeq pc, r5, r8, lsr #18 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec173cc │ │ │ │ + bl 0xfec17494 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f0218 │ │ │ │ + bl 0x3f02e0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ biccs pc, r4, r5, asr #12 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c8a00 │ │ │ │ + bl 0x3c8ac8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - mcr2 7, 0, pc, cr8, cr0, {4} @ │ │ │ │ + stc2 7, cr15, [r4, #576]! @ 0x240 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - umulleq pc, r5, r8, r9 @ │ │ │ │ + ldrdeq pc, [r5], r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec17424 │ │ │ │ + bl 0xfec174ec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f0270 │ │ │ │ + bl 0x3f0338 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmppcc r8, r5, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c8a58 │ │ │ │ + bl 0x3c8b20 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - ldc2l 7, cr15, [ip, #576] @ 0x240 │ │ │ │ + ldc2l 7, cr15, [r8, #-576]! @ 0xfffffdc0 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq pc, r5, r0, asr #18 │ │ │ │ + addeq pc, r5, r8, ror r8 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1747c │ │ │ │ + bl 0xfec17544 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f02c8 │ │ │ │ + bl 0x3f0390 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ biccc pc, ip, r5, asr #12 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c8ab0 │ │ │ │ + bl 0x3c8b78 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - ldc2 7, cr15, [r0, #576]! @ 0x240 │ │ │ │ + stc2l 7, cr15, [ip, #-576] @ 0xfffffdc0 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq pc, r5, r8, ror #17 │ │ │ │ + addeq pc, r5, r0, lsr #16 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec174d4 │ │ │ │ + bl 0xfec1759c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f0320 │ │ │ │ + bl 0x3f03e8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ msrne R12_usr, sl │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c8b08 │ │ │ │ + bl 0x3c8bd0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - stc2 7, cr15, [r4, #576] @ 0x240 │ │ │ │ + stc2 7, cr15, [r0, #-576]! @ 0xfffffdc0 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - umulleq pc, r5, r0, r8 @ │ │ │ │ + addeq pc, r5, r8, asr #15 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1752c │ │ │ │ + bl 0xfec175f4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f0378 │ │ │ │ + bl 0x3f0440 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ @ instruction: 0x11a8f64a │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c8b60 │ │ │ │ + bl 0x3c8c28 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - ldc2l 7, cr15, [r8, #-576] @ 0xfffffdc0 │ │ │ │ + ldc2l 7, cr15, [r4], #576 @ 0x240 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq pc, r5, r8, lsr r8 @ │ │ │ │ + addeq pc, r5, r0, ror r7 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec17584 │ │ │ │ + bl 0xfec1764c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f03d0 │ │ │ │ + bl 0x3f0498 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ msrcs R12_fiq, sl │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c8bb8 │ │ │ │ + bl 0x3c8c80 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - stc2 7, cr15, [ip, #-576]! @ 0xfffffdc0 │ │ │ │ + stc2l 7, cr15, [r8], {144} @ 0x90 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq pc, r5, r0, ror #15 │ │ │ │ + addeq pc, r5, r8, lsl r7 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec175dc │ │ │ │ + bl 0xfec176a4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f0428 │ │ │ │ + bl 0x3f04f0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ tstpmi ip, r6, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c8c10 │ │ │ │ + bl 0x3c8cd8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - stc2 7, cr15, [r0, #-576] @ 0xfffffdc0 │ │ │ │ + ldc2 7, cr15, [ip], {144} @ 0x90 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq pc, r5, r8, lsl #15 │ │ │ │ + addeq pc, r5, r0, asr #13 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec17634 │ │ │ │ + bl 0xfec176fc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f0480 │ │ │ │ + bl 0x3f0548 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ orrsmi pc, r0, r6, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c8c68 │ │ │ │ + bl 0x3c8d30 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - ldc2l 7, cr15, [r4], {144} @ 0x90 │ │ │ │ + ldc2l 7, cr15, [r0], #-576 @ 0xfffffdc0 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq pc, r5, r0, lsr r7 @ │ │ │ │ + addeq pc, r5, r8, ror #12 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1768c │ │ │ │ + bl 0xfec17754 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f04d8 │ │ │ │ + bl 0x3f05a0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ tstppl r4, r6, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c8cc0 │ │ │ │ + bl 0x3c8d88 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - stc2 7, cr15, [r8], #576 @ 0x240 │ │ │ │ + mcrr2 7, 9, pc, r4, cr0 @ │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - ldrdeq pc, [r5], r8 │ │ │ │ + addeq pc, r5, r0, lsl r6 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec176e4 │ │ │ │ + bl 0xfec177ac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f0530 │ │ │ │ + bl 0x3f05f8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmppmi r0, r5, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c8d18 │ │ │ │ + bl 0x3c8de0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - ldc2l 7, cr15, [ip], #-576 @ 0xfffffdc0 │ │ │ │ + ldc2 7, cr15, [r8], {144} @ 0x90 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq pc, r5, r0, lsl #13 │ │ │ │ + @ instruction: 0x0085f5b8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1773c │ │ │ │ + bl 0xfec17804 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f0588 │ │ │ │ + bl 0x3f0650 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ bicsmi pc, r4, r5, asr #12 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c8d70 │ │ │ │ + bl 0x3c8e38 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - mrrc2 7, 9, pc, r0, cr0 @ │ │ │ │ + blx 0xffbfe482 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq pc, r5, r8, lsr #12 │ │ │ │ + addeq pc, r5, r0, ror #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec17794 │ │ │ │ + bl 0xfec1785c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f05e0 │ │ │ │ + bl 0x3f06a8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmpppl r8, r5, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c8dc8 │ │ │ │ + bl 0x3c8e90 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - stc2 7, cr15, [r4], #-576 @ 0xfffffdc0 │ │ │ │ + blx 0xff0fe4da │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - ldrdeq pc, [r5], r0 │ │ │ │ + addeq pc, r5, r8, lsl #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec177ec │ │ │ │ + bl 0xfec178b4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f0638 │ │ │ │ + bl 0x3f0700 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ mvnseq pc, r6, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c8e20 │ │ │ │ + bl 0x3c8ee8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xffefe46a │ │ │ │ + blx 0xfe5fe532 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq pc, r5, r8, ror r5 @ │ │ │ │ + @ instruction: 0x0085f4b0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec17844 │ │ │ │ + bl 0xfec1790c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f0690 │ │ │ │ + bl 0x3f0758 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmnpne r8, r6, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c8e78 │ │ │ │ + bl 0x3c8f40 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xff3fe4c2 │ │ │ │ + blx 0x1afe58a │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq pc, r5, r0, lsr #10 │ │ │ │ + addeq pc, r5, r8, asr r4 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1789c │ │ │ │ + bl 0xfec17964 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f06e8 │ │ │ │ + bl 0x3f07b0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ mvnsne pc, r6, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c8ed0 │ │ │ │ + bl 0x3c8f98 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xfe8fe51a │ │ │ │ + blx 0xffe5e2 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq pc, r5, r8, asr #9 │ │ │ │ + addeq pc, r5, r0, lsl #8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec178f4 │ │ │ │ + bl 0xfec179bc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f0740 │ │ │ │ + bl 0x3f0808 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ teqpne r8, r5, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c8f28 │ │ │ │ + bl 0x3c8ff0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0x1dfe572 │ │ │ │ + blx 0x4fe63a │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq pc, r5, r0, ror r4 @ │ │ │ │ + addeq pc, r5, r8, lsr #7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1794c │ │ │ │ + bl 0xfec17a14 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f0798 │ │ │ │ + bl 0x3f0860 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ @ instruction: 0x11bcf645 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c8f80 │ │ │ │ + bl 0x3c9048 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0x12fe5ca │ │ │ │ + blx 0xff9fe690 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq pc, r5, r8, lsl r4 @ │ │ │ │ + addeq pc, r5, r0, asr r3 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec179a4 │ │ │ │ + bl 0xfec17a6c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f07f0 │ │ │ │ + bl 0x3f08b8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmppcs r0, r5, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c8fd8 │ │ │ │ + bl 0x3c90a0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0x7fe622 │ │ │ │ + blx 0xfeefe6e8 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq pc, r5, r0, asr #7 │ │ │ │ + strdeq pc, [r5], r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec179fc │ │ │ │ + bl 0xfec17ac4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f0848 │ │ │ │ + bl 0x3f0910 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ msreq R8_usr, r9 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c9030 │ │ │ │ + bl 0x3c90f8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xffcfe678 │ │ │ │ + blx 0xfe3fe740 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq pc, r5, r8, ror #6 │ │ │ │ + addeq pc, r5, r0, lsr #5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec17a54 │ │ │ │ + bl 0xfec17b1c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f08a0 │ │ │ │ + bl 0x3f0968 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ @ instruction: 0x01a4f649 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c9088 │ │ │ │ + bl 0x3c9150 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xff1fe6d0 │ │ │ │ + blx 0x18fe798 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq pc, r5, r0, lsl r3 @ │ │ │ │ + addeq pc, r5, r8, asr #4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec17aac │ │ │ │ + bl 0xfec17b74 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f08f8 │ │ │ │ + bl 0x3f09c0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ msrne R8_fiq, r9 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c90e0 │ │ │ │ + bl 0x3c91a8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xfe6fe728 │ │ │ │ + blx 0xdfe7f0 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0x0085f2b8 │ │ │ │ + strdeq pc, [r5], r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec17b04 │ │ │ │ + bl 0xfec17bcc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f0950 │ │ │ │ + bl 0x3f0a18 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ msrcs R12_usr, ip │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c9138 │ │ │ │ + bl 0x3c9200 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0x1bfe780 │ │ │ │ + blx 0x2fe848 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq pc, r5, r0, ror #4 │ │ │ │ + umulleq pc, r5, r8, r1 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec17b5c │ │ │ │ + bl 0xfec17c24 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f09a8 │ │ │ │ + bl 0x3f0a70 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ asrne pc, ip, #12 @ │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c9190 │ │ │ │ + bl 0x3c9258 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0x10fe7d8 │ │ │ │ + @ instruction: 0xf9dcf790 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq pc, r5, r8, lsl #4 │ │ │ │ + addeq pc, r5, r0, asr #2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec17bb4 │ │ │ │ + bl 0xfec17c7c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f0a00 │ │ │ │ + bl 0x3f0ac8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ mvnscc pc, ip, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c91e8 │ │ │ │ + bl 0x3c92b0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0x5fe830 │ │ │ │ + @ instruction: 0xf9b0f790 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0x0085f1b0 │ │ │ │ + addeq pc, r5, r8, ror #1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec17c0c │ │ │ │ + bl 0xfec17cd4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f0a58 │ │ │ │ + bl 0x3f0b20 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmnpmi r8, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c9240 │ │ │ │ + bl 0x3c9308 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf9e8f790 │ │ │ │ + @ instruction: 0xf984f790 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq pc, r5, r8, asr r1 @ │ │ │ │ + umulleq pc, r5, r0, r0 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec17c64 │ │ │ │ + bl 0xfec17d2c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f0ab0 │ │ │ │ + bl 0x3f0b78 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ mvnsmi pc, ip, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c9298 │ │ │ │ + bl 0x3c9360 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf9bcf790 │ │ │ │ + @ instruction: 0xf958f790 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq pc, r5, r0, lsl #2 │ │ │ │ + addeq pc, r5, r8, lsr r0 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec17cbc │ │ │ │ + bl 0xfec17d84 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f0b08 │ │ │ │ + bl 0x3f0bd0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ msrcs (UNDEF: 104), ip │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c92f0 │ │ │ │ + bl 0x3c93b8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf990f790 │ │ │ │ + @ instruction: 0xf92cf790 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq pc, r5, r8, lsr #1 │ │ │ │ + addeq lr, r5, r0, ror #31 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec17d14 │ │ │ │ + bl 0xfec17ddc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f0b60 │ │ │ │ + bl 0x3f0c28 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ mvncs pc, ip, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c9348 │ │ │ │ + bl 0x3c9410 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf964f790 │ │ │ │ + @ instruction: 0xf900f790 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq pc, r5, r0, asr r0 @ │ │ │ │ + addeq lr, r5, r8, lsl #31 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec17d6c │ │ │ │ + bl 0xfec17e34 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f0bb8 │ │ │ │ + bl 0x3f0c80 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmnpcc r0, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c93a0 │ │ │ │ + bl 0x3c9468 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf938f790 │ │ │ │ + @ instruction: 0xf8d4f790 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - strdeq lr, [r5], r8 │ │ │ │ + addeq lr, r5, r0, lsr pc │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec17dc4 │ │ │ │ + bl 0xfec17e8c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f0c10 │ │ │ │ + bl 0x3f0cd8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ tstpne ip, ip, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c93f8 │ │ │ │ + bl 0x3c94c0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf90cf790 │ │ │ │ + @ instruction: 0xf8a8f790 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq lr, r5, r0, lsr #31 │ │ │ │ + ldrdeq lr, [r5], r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec17e1c │ │ │ │ + bl 0xfec17ee4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f0c68 │ │ │ │ + bl 0x3f0d30 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ orrseq pc, r8, ip, asr #12 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c9450 │ │ │ │ + bl 0x3c9518 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf8e0f790 │ │ │ │ + @ instruction: 0xf87cf790 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq lr, r5, r8, asr #30 │ │ │ │ + addeq lr, r5, r0, lsl #29 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec17e74 │ │ │ │ + bl 0xfec17f3c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f0cc0 │ │ │ │ + bl 0x3f0d88 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ tstpvc ip, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c94a8 │ │ │ │ + bl 0x3c9570 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf8b4f790 │ │ │ │ + @ instruction: 0xf850f790 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - strdeq lr, [r5], r0 │ │ │ │ + addeq lr, r5, r8, lsr #28 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec17ecc │ │ │ │ + bl 0xfec17f94 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f0d18 │ │ │ │ + bl 0x3f0de0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ orrsvc pc, r0, ip, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c9500 │ │ │ │ + bl 0x3c95c8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf888f790 │ │ │ │ + @ instruction: 0xf824f790 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - umulleq lr, r5, r8, lr │ │ │ │ + ldrdeq lr, [r5], r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec17f24 │ │ │ │ + bl 0xfec17fec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f0d70 │ │ │ │ + bl 0x3f0e38 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ tstpeq r4, ip, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c9558 │ │ │ │ + bl 0x3c9620 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf85cf790 │ │ │ │ + @ instruction: 0xfff8f78f │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq lr, r5, r0, asr #28 │ │ │ │ + addeq lr, r5, r8, ror sp │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec17f7c │ │ │ │ + bl 0xfec18044 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f0dc8 │ │ │ │ + bl 0x3f0e90 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ orrpl pc, r0, ip, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c95b0 │ │ │ │ + bl 0x3c9678 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf830f790 │ │ │ │ + @ instruction: 0xffccf78f │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq lr, r5, r8, ror #27 │ │ │ │ + addeq lr, r5, r0, lsr #26 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec17fd4 │ │ │ │ + bl 0xfec1809c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f0e20 │ │ │ │ + bl 0x3f0ee8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ tstpvs r4, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c9608 │ │ │ │ + bl 0x3c96d0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf804f790 │ │ │ │ + @ instruction: 0xffa0f78f │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - umulleq lr, r5, r0, sp │ │ │ │ + addeq lr, r5, r8, asr #25 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1802c │ │ │ │ + bl 0xfec180f4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f0e78 │ │ │ │ + bl 0x3f0f40 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ orrvs pc, r8, ip, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c9660 │ │ │ │ + bl 0x3c9728 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xffd8f78f │ │ │ │ + @ instruction: 0xff74f78f │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq lr, r5, r8, lsr sp │ │ │ │ + addeq lr, r5, r0, ror ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec18084 │ │ │ │ + bl 0xfec1814c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f0ed0 │ │ │ │ + bl 0x3f0f98 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ bicvs pc, r8, ip, asr #12 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c96b8 │ │ │ │ + bl 0x3c9780 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xffacf78f │ │ │ │ + @ instruction: 0xff48f78f │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq lr, r5, r0, ror #25 │ │ │ │ + addeq lr, r5, r8, lsl ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec180dc │ │ │ │ + bl 0xfec181a4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f0f28 │ │ │ │ + bl 0x3f0ff0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmppvc ip, ip, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c9710 │ │ │ │ + bl 0x3c97d8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xff80f78f │ │ │ │ + @ instruction: 0xff1cf78f │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq lr, r5, r8, lsl #25 │ │ │ │ + addeq lr, r5, r0, asr #23 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec18134 │ │ │ │ + bl 0xfec181fc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f0f80 │ │ │ │ + bl 0x3f1048 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ bicpl pc, r0, ip, asr #12 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c9768 │ │ │ │ + bl 0x3c9830 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xff54f78f │ │ │ │ + cdp2 7, 15, cr15, cr0, cr15, {4} │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq lr, r5, r0, lsr ip │ │ │ │ + addeq lr, r5, r8, ror #22 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1818c │ │ │ │ + bl 0xfec18254 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f0fd8 │ │ │ │ + bl 0x3f10a0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmppvs r4, ip, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c97c0 │ │ │ │ + bl 0x3c9888 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xff28f78f │ │ │ │ + cdp2 7, 12, cr15, cr4, cr15, {4} │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - ldrdeq lr, [r5], r8 │ │ │ │ + addeq lr, r5, r0, lsl fp │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec181e4 │ │ │ │ + bl 0xfec182ac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f1030 │ │ │ │ + bl 0x3f10f8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ mvnmi pc, r1, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c9818 │ │ │ │ + bl 0x3c98e0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - cdp2 7, 15, cr15, cr12, cr15, {4} │ │ │ │ + cdp2 7, 9, cr15, cr8, cr15, {4} │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq lr, r5, r0, lsl #23 │ │ │ │ + @ instruction: 0x0085eab8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1823c │ │ │ │ + bl 0xfec18304 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f1088 │ │ │ │ + bl 0x3f1150 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ bicscs pc, r4, r1, asr #12 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c9870 │ │ │ │ + bl 0x3c9938 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - cdp2 7, 13, cr15, cr0, cr15, {4} │ │ │ │ + cdp2 7, 6, cr15, cr12, cr15, {4} │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq lr, r5, r8, lsr #22 │ │ │ │ + addeq lr, r5, r0, ror #20 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec18294 │ │ │ │ + bl 0xfec1835c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f10e0 │ │ │ │ + bl 0x3f11a8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmppcc r8, r1, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c98c8 │ │ │ │ + bl 0x3c9990 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - cdp2 7, 10, cr15, cr4, cr15, {4} │ │ │ │ + cdp2 7, 4, cr15, cr0, cr15, {4} │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - ldrdeq lr, [r5], r0 │ │ │ │ + addeq lr, r5, r8, lsl #20 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec182ec │ │ │ │ + bl 0xfec183b4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f1138 │ │ │ │ + bl 0x3f1200 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ orrsvc pc, r8, sl, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c9920 │ │ │ │ + bl 0x3c99e8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - cdp2 7, 7, cr15, cr8, cr15, {4} │ │ │ │ + cdp2 7, 1, cr15, cr4, cr15, {4} │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq lr, r5, r8, ror sl │ │ │ │ + @ instruction: 0x0085e9b0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec18344 │ │ │ │ + bl 0xfec1840c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f1190 │ │ │ │ + bl 0x3f1258 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ tstpeq ip, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c9978 │ │ │ │ + bl 0x3c9a40 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - cdp2 7, 4, cr15, cr12, cr15, {4} │ │ │ │ + stc2l 7, cr15, [r8, #572]! @ 0x23c │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq lr, r5, r0, lsr #20 │ │ │ │ + addeq lr, r5, r8, asr r9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1839c │ │ │ │ + bl 0xfec18464 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f11e8 │ │ │ │ + bl 0x3f12b0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ asreq pc, sl, #12 @ │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c99d0 │ │ │ │ + bl 0x3c9a98 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - cdp2 7, 2, cr15, cr0, cr15, {4} │ │ │ │ + ldc2 7, cr15, [ip, #572]! @ 0x23c │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq lr, r5, r8, asr #19 │ │ │ │ + addeq lr, r5, r0, lsl #18 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec183f4 │ │ │ │ + bl 0xfec184bc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f1240 │ │ │ │ + bl 0x3f1308 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ tstpvs ip, sl, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c9a28 │ │ │ │ + bl 0x3c9af0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - ldc2l 7, cr15, [r4, #572]! @ 0x23c │ │ │ │ + ldc2 7, cr15, [r0, #572] @ 0x23c │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq lr, r5, r0, ror r9 │ │ │ │ + addeq lr, r5, r8, lsr #17 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1844c │ │ │ │ + bl 0xfec18514 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f1298 │ │ │ │ + bl 0x3f1360 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ orrsvs pc, r0, sl, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c9a80 │ │ │ │ + bl 0x3c9b48 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - stc2l 7, cr15, [r8, #572] @ 0x23c │ │ │ │ + stc2l 7, cr15, [r4, #-572]! @ 0xfffffdc4 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq lr, r5, r8, lsl r9 │ │ │ │ + addeq lr, r5, r0, asr r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec184a4 │ │ │ │ + bl 0xfec1856c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f12f0 │ │ │ │ + bl 0x3f13b8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ tstpvc r4, sl, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c9ad8 │ │ │ │ + bl 0x3c9ba0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - ldc2 7, cr15, [ip, #572] @ 0x23c │ │ │ │ + ldc2 7, cr15, [r8, #-572]! @ 0xfffffdc4 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq lr, r5, r0, asr #17 │ │ │ │ + strdeq lr, [r5], r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec184fc │ │ │ │ + bl 0xfec185c4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f1348 │ │ │ │ + bl 0x3f1410 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ msrne (UNDEF: 104), sl │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c9b30 │ │ │ │ + bl 0x3c9bf8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - ldc2l 7, cr15, [r0, #-572]! @ 0xfffffdc4 │ │ │ │ + stc2 7, cr15, [ip, #-572] @ 0xfffffdc4 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq lr, r5, r8, ror #16 │ │ │ │ + addeq lr, r5, r0, lsr #15 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec18554 │ │ │ │ + bl 0xfec1861c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f13a0 │ │ │ │ + bl 0x3f1468 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ mvnne pc, sl, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c9b88 │ │ │ │ + bl 0x3c9c50 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - stc2l 7, cr15, [r4, #-572] @ 0xfffffdc4 │ │ │ │ + stc2l 7, cr15, [r0], #572 @ 0x23c │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq lr, r5, r0, lsl r8 │ │ │ │ + addeq lr, r5, r8, asr #14 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec185ac │ │ │ │ + bl 0xfec18674 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f13f8 │ │ │ │ + bl 0x3f14c0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmnpcs r0, sl, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c9be0 │ │ │ │ + bl 0x3c9ca8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - ldc2 7, cr15, [r8, #-572] @ 0xfffffdc4 │ │ │ │ + ldc2 7, cr15, [r4], #572 @ 0x23c │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0x0085e7b8 │ │ │ │ + strdeq lr, [r5], r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec18604 │ │ │ │ + bl 0xfec186cc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f1450 │ │ │ │ + bl 0x3f1518 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ bicsvc pc, ip, r9, asr #12 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c9c38 │ │ │ │ + bl 0x3c9d00 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - stc2l 7, cr15, [ip], #572 @ 0x23c │ │ │ │ + stc2 7, cr15, [r8], {143} @ 0x8f │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq lr, r5, r0, ror #14 │ │ │ │ + umulleq lr, r5, r8, r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1865c │ │ │ │ + bl 0xfec18724 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f14a8 │ │ │ │ + bl 0x3f1570 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ msreq (UNDEF: 96), sl │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c9c90 │ │ │ │ + bl 0x3c9d58 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - stc2l 7, cr15, [r0], {143} @ 0x8f │ │ │ │ + mrrc2 7, 8, pc, ip, cr15 @ │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq lr, r5, r8, lsl #14 │ │ │ │ + addeq lr, r5, r0, asr #12 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec186b4 │ │ │ │ + bl 0xfec1877c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f1500 │ │ │ │ + bl 0x3f15c8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ mvneq pc, sl, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c9ce8 │ │ │ │ + bl 0x3c9db0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - ldc2 7, cr15, [r4], {143} @ 0x8f │ │ │ │ + ldc2 7, cr15, [r0], #-572 @ 0xfffffdc4 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0x0085e6b0 │ │ │ │ + addeq lr, r5, r8, ror #11 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1870c │ │ │ │ + bl 0xfec187d4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f1558 │ │ │ │ + bl 0x3f1620 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ tstpvc r8, r9, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c9d40 │ │ │ │ + bl 0x3c9e08 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - stc2l 7, cr15, [r8], #-572 @ 0xfffffdc4 │ │ │ │ + stc2 7, cr15, [r4], {143} @ 0x8f │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq lr, r5, r8, asr r6 │ │ │ │ + umulleq lr, r5, r0, r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec18764 │ │ │ │ + bl 0xfec1882c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f15b0 │ │ │ │ + bl 0x3f1678 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ orrsvc pc, ip, r9, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c9d98 │ │ │ │ + bl 0x3c9e60 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - ldc2 7, cr15, [ip], #-572 @ 0xfffffdc4 │ │ │ │ + blx 0xff6ff4a6 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq lr, r5, r0, lsl #12 │ │ │ │ + addeq lr, r5, r8, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec187bc │ │ │ │ + bl 0xfec18884 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f1608 │ │ │ │ + bl 0x3f16d0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ bicne pc, ip, r1, asr #12 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c9df0 │ │ │ │ + bl 0x3c9eb8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - ldc2 7, cr15, [r0], {143} @ 0x8f │ │ │ │ + blx 0xfebff4fe │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq lr, r5, r8, lsr #11 │ │ │ │ + addeq lr, r5, r0, ror #9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec18814 │ │ │ │ + bl 0xfec188dc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f1660 │ │ │ │ + bl 0x3f1728 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmppcs r0, r1, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c9e48 │ │ │ │ + bl 0x3c9f10 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xff9ff48e │ │ │ │ + blx 0xfe0ff556 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq lr, r5, r0, asr r5 │ │ │ │ + addeq lr, r5, r8, lsl #9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1886c │ │ │ │ + bl 0xfec18934 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f16b8 │ │ │ │ + bl 0x3f1780 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ orrmi pc, r0, sl, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c9ea0 │ │ │ │ + bl 0x3c9f68 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xfeeff4e6 │ │ │ │ + blx 0x15ff5ae │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - strdeq lr, [r5], r8 │ │ │ │ + addeq lr, r5, r0, lsr r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec188c4 │ │ │ │ + bl 0xfec1898c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f1710 │ │ │ │ + bl 0x3f17d8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ tstppl r4, sl, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c9ef8 │ │ │ │ + bl 0x3c9fc0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xfe3ff53e │ │ │ │ + blx 0xaff606 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq lr, r5, r0, lsr #9 │ │ │ │ + ldrdeq lr, [r5], r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1891c │ │ │ │ + bl 0xfec189e4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f1768 │ │ │ │ + bl 0x3f1830 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ orrpl pc, r8, sl, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c9f50 │ │ │ │ + bl 0x3ca018 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0x18ff596 │ │ │ │ + blx 0xfffff65c │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq lr, r5, r8, asr #8 │ │ │ │ + addeq lr, r5, r0, lsl #7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec18974 │ │ │ │ + bl 0xfec18a3c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f17c0 │ │ │ │ + bl 0x3f1888 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ mvnscs pc, sl, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c9fa8 │ │ │ │ + bl 0x3ca070 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xdff5ee │ │ │ │ + blx 0xff4ff6b4 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - strdeq lr, [r5], r0 │ │ │ │ + addeq lr, r5, r8, lsr #6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec189cc │ │ │ │ + bl 0xfec18a94 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f1818 │ │ │ │ + bl 0x3f18e0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmnpcc r8, sl, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3ca000 │ │ │ │ + bl 0x3ca0c8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0x2ff646 │ │ │ │ + blx 0xfe9ff70c │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - umulleq lr, r5, r8, r3 │ │ │ │ + ldrdeq lr, [r5], r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec18a24 │ │ │ │ + bl 0xfec18aec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f1870 │ │ │ │ + bl 0x3f1938 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ mvnscc pc, sl, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3ca058 │ │ │ │ + bl 0x3ca120 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xff7ff69c │ │ │ │ + blx 0x1eff764 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq lr, r5, r0, asr #6 │ │ │ │ + addeq lr, r5, r8, ror r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec18a7c │ │ │ │ + bl 0xfec18b44 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f18c8 │ │ │ │ + bl 0x3f1990 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmppvs r0, r9, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3ca0b0 │ │ │ │ + bl 0x3ca178 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xfecff6f4 │ │ │ │ + blx 0x13ff7bc │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq lr, r5, r8, ror #5 │ │ │ │ + addeq lr, r5, r0, lsr #4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec18ad4 │ │ │ │ + bl 0xfec18b9c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f1920 │ │ │ │ + bl 0x3f19e8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ bicsvs pc, r4, r9, asr #12 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3ca108 │ │ │ │ + bl 0x3ca1d0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xfe1ff74c │ │ │ │ + blx 0x8ff814 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - umulleq lr, r5, r0, r2 │ │ │ │ + addeq lr, r5, r8, asr #3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec18b2c │ │ │ │ + bl 0xfec18bf4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f1978 │ │ │ │ + bl 0x3f1a40 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmppvc r8, r9, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3ca160 │ │ │ │ + bl 0x3ca228 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0x16ff7a4 │ │ │ │ + @ instruction: 0xf9f4f78f │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq lr, r5, r8, lsr r2 │ │ │ │ + addeq lr, r5, r0, ror r1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec18b84 │ │ │ │ + bl 0xfec18c4c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f19d0 │ │ │ │ + bl 0x3f1a98 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ bicmi pc, r4, r9, asr #12 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3ca1b8 │ │ │ │ + bl 0x3ca280 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xbff7fc │ │ │ │ + @ instruction: 0xf9c8f78f │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq lr, r5, r0, ror #3 │ │ │ │ + addeq lr, r5, r8, lsl r1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec18bdc │ │ │ │ + bl 0xfec18ca4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f1a28 │ │ │ │ + bl 0x3f1af0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmpppl r8, r9, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3ca210 │ │ │ │ + bl 0x3ca2d8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xff854 │ │ │ │ + @ instruction: 0xf99cf78f │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq lr, r5, r8, lsl #3 │ │ │ │ + addeq lr, r5, r0, asr #1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec18c34 │ │ │ │ + bl 0xfec18cfc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f1a80 │ │ │ │ + bl 0x3f1b48 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ bicpl pc, ip, r9, asr #12 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3ca268 │ │ │ │ + bl 0x3ca330 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf9d4f78f │ │ │ │ + @ instruction: 0xf970f78f │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq lr, r5, r0, lsr r1 │ │ │ │ + addeq lr, r5, r8, rrx │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec18c8c │ │ │ │ + bl 0xfec18d54 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f1ad8 │ │ │ │ + bl 0x3f1ba0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ tstpvs r0, r9, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3ca2c0 │ │ │ │ + bl 0x3ca388 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf9a8f78f │ │ │ │ + @ instruction: 0xf944f78f │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - ldrdeq lr, [r5], r8 │ │ │ │ + addeq lr, r5, r0, lsl r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec18ce4 │ │ │ │ + bl 0xfec18dac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f1b30 │ │ │ │ + bl 0x3f1bf8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ orrsvs pc, r4, r9, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3ca318 │ │ │ │ + bl 0x3ca3e0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf97cf78f │ │ │ │ + @ instruction: 0xf918f78f │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq lr, r5, r0, lsl #1 │ │ │ │ + @ instruction: 0x0085dfb8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec18d3c │ │ │ │ + bl 0xfec18e04 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f1b88 │ │ │ │ + bl 0x3f1c50 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ teqpmi ip, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3ca370 │ │ │ │ + bl 0x3ca438 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf950f78f │ │ │ │ + @ instruction: 0xf8ecf78f │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq lr, r5, r8, lsr #32 │ │ │ │ + addeq sp, r5, r0, ror #30 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec18d94 │ │ │ │ + bl 0xfec18e5c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f1be0 │ │ │ │ + bl 0x3f1ca8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ bicmi pc, r0, sl, asr #12 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3ca3c8 │ │ │ │ + bl 0x3ca490 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf924f78f │ │ │ │ + @ instruction: 0xf8c0f78f │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - ldrdeq sp, [r5], r0 │ │ │ │ + addeq sp, r5, r8, lsl #30 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec18dec │ │ │ │ + bl 0xfec18eb4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f1c38 │ │ │ │ + bl 0x3f1d00 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmpppl r4, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3ca420 │ │ │ │ + bl 0x3ca4e8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf8f8f78f │ │ │ │ + @ instruction: 0xf894f78f │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq sp, r5, r8, ror pc │ │ │ │ + @ instruction: 0x0085deb0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec18e44 │ │ │ │ + bl 0xfec18f0c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ addlt ip, r4, ip, asr #32 │ │ │ │ cdp 6, 1, cr4, cr13, cr12, {0} │ │ │ │ ldrbtmi r1, [ip], #3952 @ 0xf70 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r1, asr r8 @ │ │ │ │ - bl 0x3e807c │ │ │ │ - bl 0x3c5470 │ │ │ │ + bl 0x3e8144 │ │ │ │ + bl 0x3c5538 │ │ │ │ strbtmi r0, [r1], #-512 @ 0xfffffe00 │ │ │ │ - bl 0x3e6078 │ │ │ │ + bl 0x3e6140 │ │ │ │ stmib sp, {r0, r1, r8}^ │ │ │ │ @ instruction: 0xf643e100 │ │ │ │ vaddw.s8 , q8, d4 │ │ │ │ - bl 0x1c22d0 │ │ │ │ + bl 0x1c2398 │ │ │ │ stmdavs r8, {r2, r3, r8, r9} │ │ │ │ - @ instruction: 0xf8c8f78f │ │ │ │ + @ instruction: 0xf864f78f │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - addeq sp, r5, lr, lsl pc │ │ │ │ + addeq sp, r5, r6, asr lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec18ea4 │ │ │ │ + bl 0xfec18f6c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ addlt ip, r4, ip, asr #32 │ │ │ │ cdp 6, 1, cr4, cr13, cr12, {0} │ │ │ │ ldrbtmi r1, [ip], #3952 @ 0xf70 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r1, asr r8 @ │ │ │ │ - bl 0x3e80dc │ │ │ │ - bl 0x3c54d0 │ │ │ │ + bl 0x3e81a4 │ │ │ │ + bl 0x3c5598 │ │ │ │ strbtmi r0, [r1], #-512 @ 0xfffffe00 │ │ │ │ - bl 0x3e60d8 │ │ │ │ + bl 0x3e61a0 │ │ │ │ stmib sp, {r0, r1, r8}^ │ │ │ │ @ instruction: 0xf643e100 │ │ │ │ vaddw.s8 q9, q0, d8 │ │ │ │ - bl 0x1c2330 │ │ │ │ + bl 0x1c23f8 │ │ │ │ stmdavs r8, {r2, r3, r8, r9} │ │ │ │ - @ instruction: 0xf898f78f │ │ │ │ + @ instruction: 0xf834f78f │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0x0085debe │ │ │ │ + strdeq sp, [r5], r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec18f04 │ │ │ │ + bl 0xfec18fcc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ addlt ip, r4, ip, asr #32 │ │ │ │ cdp 6, 1, cr4, cr13, cr12, {0} │ │ │ │ ldrbtmi r1, [ip], #3952 @ 0xf70 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r1, asr r8 @ │ │ │ │ - bl 0x3e813c │ │ │ │ - bl 0x3c5530 │ │ │ │ + bl 0x3e8204 │ │ │ │ + bl 0x3c55f8 │ │ │ │ strbtmi r0, [r1], #-512 @ 0xfffffe00 │ │ │ │ - bl 0x3e6138 │ │ │ │ + bl 0x3e6200 │ │ │ │ stmib sp, {r0, r1, r8}^ │ │ │ │ @ instruction: 0xf643e100 │ │ │ │ vaddw.s8 q9, q8, d12 │ │ │ │ - bl 0x1c2390 │ │ │ │ + bl 0x1c2458 │ │ │ │ stmdavs r8, {r2, r3, r8, r9} │ │ │ │ - @ instruction: 0xf868f78f │ │ │ │ + @ instruction: 0xf804f78f │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - addeq sp, r5, lr, asr lr │ │ │ │ + umulleq sp, r5, r6, sp │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec18f64 │ │ │ │ + bl 0xfec1902c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f1db0 │ │ │ │ + bl 0x3f1e78 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ asrscs pc, sl, #12 @ │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3ca598 │ │ │ │ + bl 0x3ca660 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf83cf78f │ │ │ │ + @ instruction: 0xffd8f78e │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq sp, r5, r0, lsl #28 │ │ │ │ + addeq sp, r5, r8, lsr sp │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec18fbc │ │ │ │ + bl 0xfec19084 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f1e08 │ │ │ │ + bl 0x3f1ed0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ teqpcc r4, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3ca5f0 │ │ │ │ + bl 0x3ca6b8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf810f78f │ │ │ │ + @ instruction: 0xffacf78e │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq sp, r5, r8, lsr #27 │ │ │ │ + addeq sp, r5, r0, ror #25 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec19014 │ │ │ │ + bl 0xfec190dc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f1e60 │ │ │ │ + bl 0x3f1f28 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ @ instruction: 0x31b8f64a │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3ca648 │ │ │ │ + bl 0x3ca710 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xffe4f78e │ │ │ │ + @ instruction: 0xff80f78e │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq sp, r5, r0, asr sp │ │ │ │ + addeq sp, r5, r8, lsl #25 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec1906c │ │ │ │ + bl 0xfec19134 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ addlt ip, r4, ip, asr #32 │ │ │ │ cdp 6, 1, cr4, cr13, cr12, {0} │ │ │ │ ldrbtmi r1, [ip], #3952 @ 0xf70 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r1, asr r8 @ │ │ │ │ - bl 0x3e82a4 │ │ │ │ - bl 0x3c5698 │ │ │ │ + bl 0x3e836c │ │ │ │ + bl 0x3c5760 │ │ │ │ strbtmi r0, [r1], #-512 @ 0xfffffe00 │ │ │ │ - bl 0x3e62a0 │ │ │ │ + bl 0x3e6368 │ │ │ │ stmib sp, {r0, r1, r8}^ │ │ │ │ @ instruction: 0xf648e100 │ │ │ │ vsra.s64 d18, d24, #64 │ │ │ │ - bl 0x1c24f4 │ │ │ │ + bl 0x1c25bc │ │ │ │ stmdavs r8, {r2, r3, r8, r9} │ │ │ │ - @ instruction: 0xffb4f78e │ │ │ │ + @ instruction: 0xff50f78e │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - strdeq sp, [r5], r6 │ │ │ │ + addeq sp, r5, lr, lsr #24 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec190cc │ │ │ │ + bl 0xfec19194 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ addlt ip, r4, ip, asr #32 │ │ │ │ cdp 6, 1, cr4, cr13, cr12, {0} │ │ │ │ ldrbtmi r1, [ip], #3952 @ 0xf70 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r1, asr r8 @ │ │ │ │ - bl 0x3e8304 │ │ │ │ - bl 0x3c56f8 │ │ │ │ + bl 0x3e83cc │ │ │ │ + bl 0x3c57c0 │ │ │ │ strbtmi r0, [r1], #-512 @ 0xfffffe00 │ │ │ │ - bl 0x3e6300 │ │ │ │ + bl 0x3e63c8 │ │ │ │ stmib sp, {r0, r1, r8}^ │ │ │ │ @ instruction: 0xf648e100 │ │ │ │ vmla.f d19, d16, d0[0] │ │ │ │ - bl 0x1c2554 │ │ │ │ + bl 0x1c261c │ │ │ │ stmdavs r8, {r2, r3, r8, r9} │ │ │ │ - @ instruction: 0xff84f78e │ │ │ │ + @ instruction: 0xff20f78e │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - umulleq sp, r5, r6, ip │ │ │ │ + addeq sp, r5, lr, asr #23 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec1912c │ │ │ │ + bl 0xfec191f4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ addlt ip, r4, ip, asr #32 │ │ │ │ cdp 6, 1, cr4, cr13, cr12, {0} │ │ │ │ ldrbtmi r1, [ip], #3952 @ 0xf70 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r1, asr r8 @ │ │ │ │ - bl 0x3e8364 │ │ │ │ - bl 0x3c5758 │ │ │ │ + bl 0x3e842c │ │ │ │ + bl 0x3c5820 │ │ │ │ strbtmi r0, [r1], #-512 @ 0xfffffe00 │ │ │ │ - bl 0x3e6360 │ │ │ │ + bl 0x3e6428 │ │ │ │ stmib sp, {r0, r1, r8}^ │ │ │ │ @ instruction: 0xf648e100 │ │ │ │ vbic.i32 d19, #12 @ 0x0000000c │ │ │ │ - bl 0x1c25b4 │ │ │ │ + bl 0x1c267c │ │ │ │ stmdavs r8, {r2, r3, r8, r9} │ │ │ │ - @ instruction: 0xff54f78e │ │ │ │ + cdp2 7, 15, cr15, cr0, cr14, {4} │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - addeq sp, r5, r6, lsr ip │ │ │ │ + addeq sp, r5, lr, ror #22 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec1918c │ │ │ │ + bl 0xfec19254 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ addlt ip, r4, ip, asr #32 │ │ │ │ cdp 6, 1, cr4, cr13, cr12, {0} │ │ │ │ ldrbtmi r1, [ip], #3952 @ 0xf70 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r1, asr r8 @ │ │ │ │ - bl 0x3e83c4 │ │ │ │ - bl 0x3c57b8 │ │ │ │ + bl 0x3e848c │ │ │ │ + bl 0x3c5880 │ │ │ │ strbtmi r0, [r1], #-512 @ 0xfffffe00 │ │ │ │ - bl 0x3e63c0 │ │ │ │ + bl 0x3e6488 │ │ │ │ stmib sp, {r0, r1, r8}^ │ │ │ │ @ instruction: 0xf648e100 │ │ │ │ vmla.f d20, d0, d0[1] │ │ │ │ - bl 0x1c2614 │ │ │ │ + bl 0x1c26dc │ │ │ │ stmdavs r8, {r2, r3, r8, r9} │ │ │ │ - @ instruction: 0xff24f78e │ │ │ │ + cdp2 7, 12, cr15, cr0, cr14, {4} │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - ldrdeq sp, [r5], r6 │ │ │ │ + addeq sp, r5, lr, lsl #22 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec191ec │ │ │ │ + bl 0xfec192b4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ addlt ip, r4, ip, asr #32 │ │ │ │ cdp 6, 1, cr4, cr13, cr12, {0} │ │ │ │ ldrbtmi r1, [ip], #3952 @ 0xf70 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r1, asr r8 @ │ │ │ │ - bl 0x3e8424 │ │ │ │ - bl 0x3c5818 │ │ │ │ + bl 0x3e84ec │ │ │ │ + bl 0x3c58e0 │ │ │ │ strbtmi r0, [r1], #-512 @ 0xfffffe00 │ │ │ │ - bl 0x3e6420 │ │ │ │ + bl 0x3e64e8 │ │ │ │ stmib sp, {r0, r1, r8}^ │ │ │ │ vrhadd.s8 d30, d8, d0 │ │ │ │ vaddw.s8 , q8, d16 │ │ │ │ - bl 0x1c2674 │ │ │ │ + bl 0x1c273c │ │ │ │ stmdavs r8, {r2, r3, r8, r9} │ │ │ │ - cdp2 7, 15, cr15, cr4, cr14, {4} │ │ │ │ + cdp2 7, 9, cr15, cr0, cr14, {4} │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - addeq sp, r5, r6, ror fp │ │ │ │ + addeq sp, r5, lr, lsr #21 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec1924c │ │ │ │ + bl 0xfec19314 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ addlt ip, r4, ip, asr #32 │ │ │ │ cdp 6, 1, cr4, cr13, cr12, {0} │ │ │ │ ldrbtmi r1, [ip], #3952 @ 0xf70 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r1, asr r8 @ │ │ │ │ - bl 0x3e8484 │ │ │ │ - bl 0x3c5878 │ │ │ │ + bl 0x3e854c │ │ │ │ + bl 0x3c5940 │ │ │ │ strbtmi r0, [r1], #-512 @ 0xfffffe00 │ │ │ │ - bl 0x3e6480 │ │ │ │ + bl 0x3e6548 │ │ │ │ stmib sp, {r0, r1, r8}^ │ │ │ │ @ instruction: 0xf648e100 │ │ │ │ vaddw.s8 q8, q8, d24 │ │ │ │ - bl 0x1c26d4 │ │ │ │ + bl 0x1c279c │ │ │ │ stmdavs r8, {r2, r3, r8, r9} │ │ │ │ - cdp2 7, 12, cr15, cr4, cr14, {4} │ │ │ │ + cdp2 7, 6, cr15, cr0, cr14, {4} │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - addeq sp, r5, r6, lsl fp │ │ │ │ + addeq sp, r5, lr, asr #20 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec192ac │ │ │ │ + bl 0xfec19374 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ addlt ip, r4, ip, asr #32 │ │ │ │ cdp 6, 1, cr4, cr13, cr12, {0} │ │ │ │ ldrbtmi r1, [ip], #3952 @ 0xf70 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r1, asr r8 @ │ │ │ │ - bl 0x3e84e4 │ │ │ │ - bl 0x3c58d8 │ │ │ │ + bl 0x3e85ac │ │ │ │ + bl 0x3c59a0 │ │ │ │ strbtmi r0, [r1], #-512 @ 0xfffffe00 │ │ │ │ - bl 0x3e64e0 │ │ │ │ + bl 0x3e65a8 │ │ │ │ stmib sp, {r0, r1, r8}^ │ │ │ │ @ instruction: 0xf648e100 │ │ │ │ vaddw.s8 q8, q0, d20 │ │ │ │ - bl 0x1c2734 │ │ │ │ + bl 0x1c27fc │ │ │ │ stmdavs r8, {r2, r3, r8, r9} │ │ │ │ - cdp2 7, 9, cr15, cr4, cr14, {4} │ │ │ │ + cdp2 7, 3, cr15, cr0, cr14, {4} │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0x0085dab6 │ │ │ │ + addeq sp, r5, lr, ror #19 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec1930c │ │ │ │ + bl 0xfec193d4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ addlt ip, r4, ip, asr #32 │ │ │ │ cdp 6, 1, cr4, cr13, cr12, {0} │ │ │ │ ldrbtmi r1, [ip], #3952 @ 0xf70 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r1, asr r8 @ │ │ │ │ - bl 0x3e8544 │ │ │ │ - bl 0x3c5938 │ │ │ │ + bl 0x3e860c │ │ │ │ + bl 0x3c5a00 │ │ │ │ strbtmi r0, [r1], #-512 @ 0xfffffe00 │ │ │ │ - bl 0x3e6540 │ │ │ │ + bl 0x3e6608 │ │ │ │ stmib sp, {r0, r1, r8}^ │ │ │ │ @ instruction: 0xf648e100 │ │ │ │ vaddw.s8 , q0, d28 │ │ │ │ - bl 0x1c2794 │ │ │ │ + bl 0x1c285c │ │ │ │ stmdavs r8, {r2, r3, r8, r9} │ │ │ │ - cdp2 7, 6, cr15, cr4, cr14, {4} │ │ │ │ + cdp2 7, 0, cr15, cr0, cr14, {4} │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - addeq sp, r5, r6, asr sl │ │ │ │ + addeq sp, r5, lr, lsl #19 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec1936c │ │ │ │ + bl 0xfec19434 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ addlt ip, r4, ip, asr #32 │ │ │ │ cdp 6, 1, cr4, cr13, cr12, {0} │ │ │ │ ldrbtmi r1, [ip], #3952 @ 0xf70 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r1, asr r8 @ │ │ │ │ - bl 0x3e85a4 │ │ │ │ - bl 0x3c5998 │ │ │ │ + bl 0x3e866c │ │ │ │ + bl 0x3c5a60 │ │ │ │ strbtmi r0, [r1], #-512 @ 0xfffffe00 │ │ │ │ - bl 0x3e65a0 │ │ │ │ + bl 0x3e6668 │ │ │ │ stmib sp, {r0, r1, r8}^ │ │ │ │ @ instruction: 0xf648e100 │ │ │ │ vsra.s64 d17, d16, #64 │ │ │ │ - bl 0x1c27f4 │ │ │ │ + bl 0x1c28bc │ │ │ │ stmdavs r8, {r2, r3, r8, r9} │ │ │ │ - cdp2 7, 3, cr15, cr4, cr14, {4} │ │ │ │ + ldc2l 7, cr15, [r0, #568] @ 0x238 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - strdeq sp, [r5], r6 │ │ │ │ + addeq sp, r5, lr, lsr #18 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec193cc │ │ │ │ + bl 0xfec19494 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ addlt ip, r4, ip, asr #32 │ │ │ │ cdp 6, 1, cr4, cr13, cr12, {0} │ │ │ │ ldrbtmi r1, [ip], #3952 @ 0xf70 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r1, asr r8 @ │ │ │ │ - bl 0x3e8604 │ │ │ │ - bl 0x3c59f8 │ │ │ │ + bl 0x3e86cc │ │ │ │ + bl 0x3c5ac0 │ │ │ │ strbtmi r0, [r1], #-512 @ 0xfffffe00 │ │ │ │ - bl 0x3e6600 │ │ │ │ + bl 0x3e66c8 │ │ │ │ stmib sp, {r0, r1, r8}^ │ │ │ │ @ instruction: 0xf648e100 │ │ │ │ vbic.i32 d18, #4 @ 0x00000004 │ │ │ │ - bl 0x1c2854 │ │ │ │ + bl 0x1c291c │ │ │ │ stmdavs r8, {r2, r3, r8, r9} │ │ │ │ - cdp2 7, 0, cr15, cr4, cr14, {4} │ │ │ │ + stc2 7, cr15, [r0, #568]! @ 0x238 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - umulleq sp, r5, r6, r9 │ │ │ │ + addeq sp, r5, lr, asr #17 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec1942c │ │ │ │ + bl 0xfec194f4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ addlt ip, r4, ip, asr #32 │ │ │ │ cdp 6, 1, cr4, cr13, cr12, {0} │ │ │ │ ldrbtmi r1, [ip], #3952 @ 0xf70 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r1, asr r8 @ │ │ │ │ - bl 0x3e8664 │ │ │ │ - bl 0x3c5a58 │ │ │ │ + bl 0x3e872c │ │ │ │ + bl 0x3c5b20 │ │ │ │ strbtmi r0, [r1], #-512 @ 0xfffffe00 │ │ │ │ - bl 0x3e6660 │ │ │ │ + bl 0x3e6728 │ │ │ │ stmib sp, {r0, r1, r8}^ │ │ │ │ @ instruction: 0xf647e100 │ │ │ │ vorr.i32 , #0 @ 0x00000000 │ │ │ │ - bl 0x1c28b4 │ │ │ │ + bl 0x1c297c │ │ │ │ stmdavs r8, {r2, r3, r8, r9} │ │ │ │ - ldc2l 7, cr15, [r4, #568] @ 0x238 │ │ │ │ + ldc2l 7, cr15, [r0, #-568]! @ 0xfffffdc8 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - addeq sp, r5, r6, lsr r9 │ │ │ │ + addeq sp, r5, lr, ror #16 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec1948c │ │ │ │ + bl 0xfec19554 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ addlt ip, r4, ip, asr #32 │ │ │ │ cdp 6, 1, cr4, cr13, cr12, {0} │ │ │ │ ldrbtmi r1, [ip], #3952 @ 0xf70 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r1, asr r8 @ │ │ │ │ - bl 0x3e86c4 │ │ │ │ - bl 0x3c5ab8 │ │ │ │ + bl 0x3e878c │ │ │ │ + bl 0x3c5b80 │ │ │ │ strbtmi r0, [r1], #-512 @ 0xfffffe00 │ │ │ │ - bl 0x3e66c0 │ │ │ │ + bl 0x3e6788 │ │ │ │ stmib sp, {r0, r1, r8}^ │ │ │ │ vrhadd.s8 d30, d8, d0 │ │ │ │ vmla.f d16, d0, d0[6] │ │ │ │ - bl 0x1c2914 │ │ │ │ + bl 0x1c29dc │ │ │ │ stmdavs r8, {r2, r3, r8, r9} │ │ │ │ - stc2 7, cr15, [r4, #568]! @ 0x238 │ │ │ │ + stc2l 7, cr15, [r0, #-568] @ 0xfffffdc8 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - ldrdeq sp, [r5], r6 │ │ │ │ + addeq sp, r5, lr, lsl #16 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec194ec │ │ │ │ + bl 0xfec195b4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ addlt ip, r4, ip, asr #32 │ │ │ │ cdp 6, 1, cr4, cr13, cr12, {0} │ │ │ │ ldrbtmi r1, [ip], #3952 @ 0xf70 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r1, asr r8 @ │ │ │ │ - bl 0x3e8724 │ │ │ │ - bl 0x3c5b18 │ │ │ │ + bl 0x3e87ec │ │ │ │ + bl 0x3c5be0 │ │ │ │ strbtmi r0, [r1], #-512 @ 0xfffffe00 │ │ │ │ - bl 0x3e6720 │ │ │ │ + bl 0x3e67e8 │ │ │ │ stmib sp, {r0, r1, r8}^ │ │ │ │ @ instruction: 0xf647e100 │ │ │ │ vsra.s64 , q2, #64 │ │ │ │ - bl 0x1c2974 │ │ │ │ + bl 0x1c2a3c │ │ │ │ stmdavs r8, {r2, r3, r8, r9} │ │ │ │ - ldc2l 7, cr15, [r4, #-568]! @ 0xfffffdc8 │ │ │ │ + ldc2 7, cr15, [r0, #-568] @ 0xfffffdc8 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - addeq sp, r5, r6, ror r8 │ │ │ │ + addeq sp, r5, lr, lsr #15 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec1954c │ │ │ │ + bl 0xfec19614 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ addlt ip, r4, ip, asr #32 │ │ │ │ cdp 6, 1, cr4, cr13, cr12, {0} │ │ │ │ ldrbtmi r1, [ip], #3952 @ 0xf70 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r1, asr r8 @ │ │ │ │ - bl 0x3e8784 │ │ │ │ - bl 0x3c5b78 │ │ │ │ + bl 0x3e884c │ │ │ │ + bl 0x3c5c40 │ │ │ │ strbtmi r0, [r1], #-512 @ 0xfffffe00 │ │ │ │ - bl 0x3e6780 │ │ │ │ + bl 0x3e6848 │ │ │ │ stmib sp, {r0, r1, r8}^ │ │ │ │ vrhadd.s8 d30, d8, d0 │ │ │ │ vmla.f d16, d16, d0[7] │ │ │ │ - bl 0x1c29d4 │ │ │ │ + bl 0x1c2a9c │ │ │ │ stmdavs r8, {r2, r3, r8, r9} │ │ │ │ - stc2l 7, cr15, [r4, #-568] @ 0xfffffdc8 │ │ │ │ + stc2l 7, cr15, [r0], #568 @ 0x238 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - addeq sp, r5, r6, lsl r8 │ │ │ │ + addeq sp, r5, lr, asr #14 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec195ac │ │ │ │ + bl 0xfec19674 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ addlt ip, r4, ip, asr #32 │ │ │ │ cdp 6, 1, cr4, cr13, cr12, {0} │ │ │ │ ldrbtmi r1, [ip], #3952 @ 0xf70 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r1, asr r8 @ │ │ │ │ - bl 0x3e87e4 │ │ │ │ - bl 0x3c5bd8 │ │ │ │ + bl 0x3e88ac │ │ │ │ + bl 0x3c5ca0 │ │ │ │ strbtmi r0, [r1], #-512 @ 0xfffffe00 │ │ │ │ - bl 0x3e67e0 │ │ │ │ + bl 0x3e68a8 │ │ │ │ stmib sp, {r0, r1, r8}^ │ │ │ │ @ instruction: 0xf647e100 │ │ │ │ vorr.i32 q11, #8 @ 0x00000008 │ │ │ │ - bl 0x1c2a34 │ │ │ │ + bl 0x1c2afc │ │ │ │ stmdavs r8, {r2, r3, r8, r9} │ │ │ │ - ldc2 7, cr15, [r4, #-568] @ 0xfffffdc8 │ │ │ │ + ldc2 7, cr15, [r0], #568 @ 0x238 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0x0085d7b6 │ │ │ │ + addeq sp, r5, lr, ror #13 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec1960c │ │ │ │ + bl 0xfec196d4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ addlt ip, r4, ip, asr #32 │ │ │ │ cdp 6, 1, cr4, cr13, cr12, {0} │ │ │ │ ldrbtmi r1, [ip], #3952 @ 0xf70 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r1, asr r8 @ │ │ │ │ - bl 0x3e8844 │ │ │ │ - bl 0x3c5c38 │ │ │ │ + bl 0x3e890c │ │ │ │ + bl 0x3c5d00 │ │ │ │ strbtmi r0, [r1], #-512 @ 0xfffffe00 │ │ │ │ - bl 0x3e6840 │ │ │ │ + bl 0x3e6908 │ │ │ │ stmib sp, {r0, r1, r8}^ │ │ │ │ vrhadd.s8 d30, d8, d0 │ │ │ │ vbic.i32 , #0 @ 0x00000000 │ │ │ │ - bl 0x1c2a94 │ │ │ │ + bl 0x1c2b5c │ │ │ │ stmdavs r8, {r2, r3, r8, r9} │ │ │ │ - stc2l 7, cr15, [r4], #568 @ 0x238 │ │ │ │ + stc2 7, cr15, [r0], {142} @ 0x8e │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - addeq sp, r5, r6, asr r7 │ │ │ │ + addeq sp, r5, lr, lsl #13 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec1966c │ │ │ │ + bl 0xfec19734 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ addlt ip, r4, ip, asr #32 │ │ │ │ cdp 6, 1, cr4, cr13, cr12, {0} │ │ │ │ ldrbtmi r1, [ip], #3952 @ 0xf70 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r1, asr r8 @ │ │ │ │ - bl 0x3e88a4 │ │ │ │ - bl 0x3c5c98 │ │ │ │ + bl 0x3e896c │ │ │ │ + bl 0x3c5d60 │ │ │ │ strbtmi r0, [r1], #-512 @ 0xfffffe00 │ │ │ │ - bl 0x3e68a0 │ │ │ │ + bl 0x3e6968 │ │ │ │ stmib sp, {r0, r1, r8}^ │ │ │ │ vrhadd.s8 d30, d8, d0 │ │ │ │ vaddw.s8 , q0, d12 │ │ │ │ - bl 0x1c2af4 │ │ │ │ + bl 0x1c2bbc │ │ │ │ stmdavs r8, {r2, r3, r8, r9} │ │ │ │ - ldc2 7, cr15, [r4], #568 @ 0x238 │ │ │ │ + mrrc2 7, 8, pc, r0, cr14 @ │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - strdeq sp, [r5], r6 │ │ │ │ + addeq sp, r5, lr, lsr #12 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec196cc │ │ │ │ + bl 0xfec19794 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ addlt ip, r4, ip, asr #32 │ │ │ │ cdp 6, 1, cr4, cr13, cr12, {0} │ │ │ │ ldrbtmi r1, [ip], #3952 @ 0xf70 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r1, asr r8 @ │ │ │ │ - bl 0x3e8904 │ │ │ │ - bl 0x3c5cf8 │ │ │ │ + bl 0x3e89cc │ │ │ │ + bl 0x3c5dc0 │ │ │ │ strbtmi r0, [r1], #-512 @ 0xfffffe00 │ │ │ │ - bl 0x3e6900 │ │ │ │ + bl 0x3e69c8 │ │ │ │ stmib sp, {r0, r1, r8}^ │ │ │ │ vrhadd.s8 d30, d8, d0 │ │ │ │ vsra.s64 d21, d0, #64 │ │ │ │ - bl 0x1c2b54 │ │ │ │ + bl 0x1c2c1c │ │ │ │ stmdavs r8, {r2, r3, r8, r9} │ │ │ │ - stc2 7, cr15, [r4], {142} @ 0x8e │ │ │ │ + stc2 7, cr15, [r0], #-568 @ 0xfffffdc8 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - umulleq sp, r5, r6, r6 │ │ │ │ + addeq sp, r5, lr, asr #11 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec1972c │ │ │ │ + bl 0xfec197f4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ addlt ip, r4, ip, asr #32 │ │ │ │ cdp 6, 1, cr4, cr13, cr12, {0} │ │ │ │ ldrbtmi r1, [ip], #3952 @ 0xf70 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r1, asr r8 @ │ │ │ │ - bl 0x3e8964 │ │ │ │ - bl 0x3c5d58 │ │ │ │ + bl 0x3e8a2c │ │ │ │ + bl 0x3c5e20 │ │ │ │ strbtmi r0, [r1], #-512 @ 0xfffffe00 │ │ │ │ - bl 0x3e6960 │ │ │ │ + bl 0x3e6a28 │ │ │ │ stmib sp, {r0, r1, r8}^ │ │ │ │ vrhadd.s8 d30, d8, d0 │ │ │ │ vsra.s64 d22, d8, #64 │ │ │ │ - bl 0x1c2bb4 │ │ │ │ + bl 0x1c2c7c │ │ │ │ stmdavs r8, {r2, r3, r8, r9} │ │ │ │ - mrrc2 7, 8, pc, r4, cr14 @ │ │ │ │ + blx 0xffd00472 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - addeq sp, r5, r6, lsr r6 │ │ │ │ + addeq sp, r5, lr, ror #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec1978c │ │ │ │ + bl 0xfec19854 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ addlt ip, r4, ip, asr #32 │ │ │ │ cdp 6, 1, cr4, cr13, cr12, {0} │ │ │ │ ldrbtmi r1, [ip], #3952 @ 0xf70 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r1, asr r8 @ │ │ │ │ - bl 0x3e89c4 │ │ │ │ - bl 0x3c5db8 │ │ │ │ + bl 0x3e8a8c │ │ │ │ + bl 0x3c5e80 │ │ │ │ strbtmi r0, [r1], #-512 @ 0xfffffe00 │ │ │ │ - bl 0x3e69c0 │ │ │ │ + bl 0x3e6a88 │ │ │ │ stmib sp, {r0, r1, r8}^ │ │ │ │ vrhadd.s8 d30, d8, d0 │ │ │ │ vorr.i32 d23, #12 @ 0x0000000c │ │ │ │ - bl 0x1c2c14 │ │ │ │ + bl 0x1c2cdc │ │ │ │ stmdavs r8, {r2, r3, r8, r9} │ │ │ │ - stc2 7, cr15, [r4], #-568 @ 0xfffffdc8 │ │ │ │ + blx 0xff1004d2 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - ldrdeq sp, [r5], r6 │ │ │ │ + addeq sp, r5, lr, lsl #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec197ec │ │ │ │ + bl 0xfec198b4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ addlt ip, r4, ip, asr #32 │ │ │ │ cdp 6, 1, cr4, cr13, cr12, {0} │ │ │ │ ldrbtmi r1, [ip], #3952 @ 0xf70 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r1, asr r8 @ │ │ │ │ - bl 0x3e8a24 │ │ │ │ - bl 0x3c5e18 │ │ │ │ + bl 0x3e8aec │ │ │ │ + bl 0x3c5ee0 │ │ │ │ strbtmi r0, [r1], #-512 @ 0xfffffe00 │ │ │ │ - bl 0x3e6a20 │ │ │ │ + bl 0x3e6ae8 │ │ │ │ stmib sp, {r0, r1, r8}^ │ │ │ │ vrhadd.s8 d30, d8, d0 │ │ │ │ vorr.i32 d22, #4 @ 0x00000004 │ │ │ │ - bl 0x1c2c74 │ │ │ │ + bl 0x1c2d3c │ │ │ │ stmdavs r8, {r2, r3, r8, r9} │ │ │ │ - blx 0xffe0046a │ │ │ │ + blx 0xfe500532 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - addeq sp, r5, r6, ror r5 │ │ │ │ + addeq sp, r5, lr, lsr #9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec1984c │ │ │ │ + bl 0xfec19914 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ addlt ip, r4, ip, asr #32 │ │ │ │ cdp 6, 1, cr4, cr13, cr12, {0} │ │ │ │ ldrbtmi r1, [ip], #3952 @ 0xf70 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r1, asr r8 @ │ │ │ │ - bl 0x3e8a84 │ │ │ │ - bl 0x3c5e78 │ │ │ │ + bl 0x3e8b4c │ │ │ │ + bl 0x3c5f40 │ │ │ │ strbtmi r0, [r1], #-512 @ 0xfffffe00 │ │ │ │ - bl 0x3e6a80 │ │ │ │ + bl 0x3e6b48 │ │ │ │ stmib sp, {r0, r1, r8}^ │ │ │ │ @ instruction: 0xf646e100 │ │ │ │ vbic.i32 d18, #12 @ 0x0000000c │ │ │ │ - bl 0x1c2cd4 │ │ │ │ + bl 0x1c2d9c │ │ │ │ stmdavs r8, {r2, r3, r8, r9} │ │ │ │ - blx 0xff2004ca │ │ │ │ + blx 0x1900592 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - addeq sp, r5, r6, lsl r5 │ │ │ │ + addeq sp, r5, lr, asr #8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec198ac │ │ │ │ + bl 0xfec19974 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ addlt ip, r4, ip, asr #32 │ │ │ │ cdp 6, 1, cr4, cr13, cr12, {0} │ │ │ │ ldrbtmi r1, [ip], #3952 @ 0xf70 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r1, asr r8 @ │ │ │ │ - bl 0x3e8ae4 │ │ │ │ - bl 0x3c5ed8 │ │ │ │ + bl 0x3e8bac │ │ │ │ + bl 0x3c5fa0 │ │ │ │ strbtmi r0, [r1], #-512 @ 0xfffffe00 │ │ │ │ - bl 0x3e6ae0 │ │ │ │ + bl 0x3e6ba8 │ │ │ │ stmib sp, {r0, r1, r8}^ │ │ │ │ @ instruction: 0xf646e100 │ │ │ │ vmla.f d18, d16, d0[0] │ │ │ │ - bl 0x1c2d34 │ │ │ │ + bl 0x1c2dfc │ │ │ │ stmdavs r8, {r2, r3, r8, r9} │ │ │ │ - blx 0xfe60052a │ │ │ │ + blx 0xd005f2 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0x0085d4b6 │ │ │ │ + addeq sp, r5, lr, ror #7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec1990c │ │ │ │ + bl 0xfec199d4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ addlt ip, r4, ip, asr #32 │ │ │ │ cdp 6, 1, cr4, cr13, cr12, {0} │ │ │ │ ldrbtmi r1, [ip], #3952 @ 0xf70 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r1, asr r8 @ │ │ │ │ - bl 0x3e8b44 │ │ │ │ - bl 0x3c5f38 │ │ │ │ + bl 0x3e8c0c │ │ │ │ + bl 0x3c6000 │ │ │ │ strbtmi r0, [r1], #-512 @ 0xfffffe00 │ │ │ │ - bl 0x3e6b40 │ │ │ │ + bl 0x3e6c08 │ │ │ │ stmib sp, {r0, r1, r8}^ │ │ │ │ @ instruction: 0xf646e100 │ │ │ │ vmla.f d19, d0, d0[1] │ │ │ │ - bl 0x1c2d94 │ │ │ │ + bl 0x1c2e5c │ │ │ │ stmdavs r8, {r2, r3, r8, r9} │ │ │ │ - blx 0x1a0058a │ │ │ │ + blx 0x100652 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - addeq sp, r5, r6, asr r4 │ │ │ │ + addeq sp, r5, lr, lsl #7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec1996c │ │ │ │ + bl 0xfec19a34 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ addlt ip, r4, ip, asr #32 │ │ │ │ cdp 6, 1, cr4, cr13, cr12, {0} │ │ │ │ ldrbtmi r1, [ip], #3952 @ 0xf70 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r1, asr r8 @ │ │ │ │ - bl 0x3e8ba4 │ │ │ │ - bl 0x3c5f98 │ │ │ │ + bl 0x3e8c6c │ │ │ │ + bl 0x3c6060 │ │ │ │ strbtmi r0, [r1], #-512 @ 0xfffffe00 │ │ │ │ - bl 0x3e6ba0 │ │ │ │ + bl 0x3e6c68 │ │ │ │ stmib sp, {r0, r1, r8}^ │ │ │ │ @ instruction: 0xf647e100 │ │ │ │ vsra.s64 q11, q6, #64 │ │ │ │ - bl 0x1c2df4 │ │ │ │ + bl 0x1c2ebc │ │ │ │ stmdavs r8, {r2, r3, r8, r9} │ │ │ │ - blx 0xe005ea │ │ │ │ + blx 0xff5006b0 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - strdeq sp, [r5], r6 │ │ │ │ + addeq sp, r5, lr, lsr #6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec199cc │ │ │ │ + bl 0xfec19a94 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ addlt ip, r4, ip, asr #32 │ │ │ │ cdp 6, 1, cr4, cr13, cr12, {0} │ │ │ │ ldrbtmi r1, [ip], #3952 @ 0xf70 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r1, asr r8 @ │ │ │ │ - bl 0x3e8c04 │ │ │ │ - bl 0x3c5ff8 │ │ │ │ + bl 0x3e8ccc │ │ │ │ + bl 0x3c60c0 │ │ │ │ strbtmi r0, [r1], #-512 @ 0xfffffe00 │ │ │ │ - bl 0x3e6c00 │ │ │ │ + bl 0x3e6cc8 │ │ │ │ stmib sp, {r0, r1, r8}^ │ │ │ │ vrhadd.s8 d30, d8, d0 │ │ │ │ vaddw.s8 , q8, d0 │ │ │ │ - bl 0x1c2e54 │ │ │ │ + bl 0x1c2f1c │ │ │ │ stmdavs r8, {r2, r3, r8, r9} │ │ │ │ - blx 0x20064a │ │ │ │ + blx 0xfe900710 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - umulleq sp, r5, r6, r3 │ │ │ │ + addeq sp, r5, lr, asr #5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec19a2c │ │ │ │ + bl 0xfec19af4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ addlt ip, r4, ip, asr #32 │ │ │ │ cdp 6, 1, cr4, cr13, cr12, {0} │ │ │ │ ldrbtmi r1, [ip], #3952 @ 0xf70 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r1, asr r8 @ │ │ │ │ - bl 0x3e8c64 │ │ │ │ - bl 0x3c6058 │ │ │ │ + bl 0x3e8d2c │ │ │ │ + bl 0x3c6120 │ │ │ │ strbtmi r0, [r1], #-512 @ 0xfffffe00 │ │ │ │ - bl 0x3e6c60 │ │ │ │ + bl 0x3e6d28 │ │ │ │ stmib sp, {r0, r1, r8}^ │ │ │ │ @ instruction: 0xf647e100 │ │ │ │ vmla.f d23, d0, d0[4] │ │ │ │ - bl 0x1c2eb4 │ │ │ │ + bl 0x1c2f7c │ │ │ │ stmdavs r8, {r2, r3, r8, r9} │ │ │ │ - blx 0xff6006a8 │ │ │ │ + blx 0x1d00770 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - addeq sp, r5, r6, lsr r3 │ │ │ │ + addeq sp, r5, lr, ror #4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec19a8c │ │ │ │ + bl 0xfec19b54 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ addlt ip, r4, ip, asr #32 │ │ │ │ cdp 6, 1, cr4, cr13, cr12, {0} │ │ │ │ ldrbtmi r1, [ip], #3952 @ 0xf70 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r1, asr r8 @ │ │ │ │ - bl 0x3e8cc4 │ │ │ │ - bl 0x3c60b8 │ │ │ │ + bl 0x3e8d8c │ │ │ │ + bl 0x3c6180 │ │ │ │ strbtmi r0, [r1], #-512 @ 0xfffffe00 │ │ │ │ - bl 0x3e6cc0 │ │ │ │ + bl 0x3e6d88 │ │ │ │ stmib sp, {r0, r1, r8}^ │ │ │ │ vrhadd.s8 d30, d8, d0 │ │ │ │ vaddw.s8 q10, q0, d4 │ │ │ │ - bl 0x1c2f14 │ │ │ │ + bl 0x1c2fdc │ │ │ │ stmdavs r8, {r2, r3, r8, r9} │ │ │ │ - blx 0xfea00708 │ │ │ │ + blx 0x11007d0 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - ldrdeq sp, [r5], r6 │ │ │ │ + addeq sp, r5, lr, lsl #4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec19aec │ │ │ │ + bl 0xfec19bb4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ addlt ip, r4, ip, asr #32 │ │ │ │ cdp 6, 1, cr4, cr13, cr12, {0} │ │ │ │ ldrbtmi r1, [ip], #3952 @ 0xf70 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r1, asr r8 @ │ │ │ │ - bl 0x3e8d24 │ │ │ │ - bl 0x3c6118 │ │ │ │ + bl 0x3e8dec │ │ │ │ + bl 0x3c61e0 │ │ │ │ strbtmi r0, [r1], #-512 @ 0xfffffe00 │ │ │ │ - bl 0x3e6d20 │ │ │ │ + bl 0x3e6de8 │ │ │ │ stmib sp, {r0, r1, r8}^ │ │ │ │ @ instruction: 0xf647e100 │ │ │ │ vmla.f d23, d16, d0[5] │ │ │ │ - bl 0x1c2f74 │ │ │ │ + bl 0x1c303c │ │ │ │ stmdavs r8, {r2, r3, r8, r9} │ │ │ │ - blx 0x1e00768 │ │ │ │ + blx 0x500830 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - addeq sp, r5, r6, ror r2 │ │ │ │ + addeq sp, r5, lr, lsr #3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec19b4c │ │ │ │ + bl 0xfec19c14 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ addlt ip, r4, ip, asr #32 │ │ │ │ cdp 6, 1, cr4, cr13, cr12, {0} │ │ │ │ ldrbtmi r1, [ip], #3952 @ 0xf70 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r1, asr r8 @ │ │ │ │ - bl 0x3e8d84 │ │ │ │ - bl 0x3c6178 │ │ │ │ + bl 0x3e8e4c │ │ │ │ + bl 0x3c6240 │ │ │ │ strbtmi r0, [r1], #-512 @ 0xfffffe00 │ │ │ │ - bl 0x3e6d80 │ │ │ │ + bl 0x3e6e48 │ │ │ │ stmib sp, {r0, r1, r8}^ │ │ │ │ vrhadd.s8 d30, d8, d0 │ │ │ │ vaddw.s8 q10, q8, d8 │ │ │ │ - bl 0x1c2fd4 │ │ │ │ + bl 0x1c309c │ │ │ │ stmdavs r8, {r2, r3, r8, r9} │ │ │ │ - blx 0x12007c8 │ │ │ │ + @ instruction: 0xf9e0f78e │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - addeq sp, r5, r6, lsl r2 │ │ │ │ + addeq sp, r5, lr, asr #2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec19bac │ │ │ │ + bl 0xfec19c74 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ addlt ip, r4, ip, asr #32 │ │ │ │ cdp 6, 1, cr4, cr13, cr12, {0} │ │ │ │ ldrbtmi r1, [ip], #3952 @ 0xf70 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r1, asr r8 @ │ │ │ │ - bl 0x3e8de4 │ │ │ │ - bl 0x3c61d8 │ │ │ │ + bl 0x3e8eac │ │ │ │ + bl 0x3c62a0 │ │ │ │ strbtmi r0, [r1], #-512 @ 0xfffffe00 │ │ │ │ - bl 0x3e6de0 │ │ │ │ + bl 0x3e6ea8 │ │ │ │ stmib sp, {r0, r1, r8}^ │ │ │ │ @ instruction: 0xf646e100 │ │ │ │ vsra.s64 d16, d16, #64 │ │ │ │ - bl 0x1c3034 │ │ │ │ + bl 0x1c30fc │ │ │ │ stmdavs r8, {r2, r3, r8, r9} │ │ │ │ - blx 0x600828 │ │ │ │ + @ instruction: 0xf9b0f78e │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0x0085d1b6 │ │ │ │ + addeq sp, r5, lr, ror #1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec19c0c │ │ │ │ + bl 0xfec19cd4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ addlt ip, r4, ip, asr #32 │ │ │ │ cdp 6, 1, cr4, cr13, cr12, {0} │ │ │ │ ldrbtmi r1, [ip], #3952 @ 0xf70 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r1, asr r8 @ │ │ │ │ - bl 0x3e8e44 │ │ │ │ - bl 0x3c6238 │ │ │ │ + bl 0x3e8f0c │ │ │ │ + bl 0x3c6300 │ │ │ │ strbtmi r0, [r1], #-512 @ 0xfffffe00 │ │ │ │ - bl 0x3e6e40 │ │ │ │ + bl 0x3e6f08 │ │ │ │ stmib sp, {r0, r1, r8}^ │ │ │ │ @ instruction: 0xf646e100 │ │ │ │ vbic.i32 d17, #4 @ 0x00000004 │ │ │ │ - bl 0x1c3094 │ │ │ │ + bl 0x1c315c │ │ │ │ stmdavs r8, {r2, r3, r8, r9} │ │ │ │ - @ instruction: 0xf9e4f78e │ │ │ │ + @ instruction: 0xf980f78e │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - addeq sp, r5, r6, asr r1 │ │ │ │ + addeq sp, r5, lr, lsl #1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec19c6c │ │ │ │ + bl 0xfec19d34 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ addlt ip, r4, ip, asr #32 │ │ │ │ cdp 6, 1, cr4, cr13, cr12, {0} │ │ │ │ ldrbtmi r1, [ip], #3952 @ 0xf70 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r1, asr r8 @ │ │ │ │ - bl 0x3e8ea4 │ │ │ │ - bl 0x3c6298 │ │ │ │ + bl 0x3e8f6c │ │ │ │ + bl 0x3c6360 │ │ │ │ strbtmi r0, [r1], #-512 @ 0xfffffe00 │ │ │ │ - bl 0x3e6ea0 │ │ │ │ + bl 0x3e6f68 │ │ │ │ stmib sp, {r0, r1, r8}^ │ │ │ │ @ instruction: 0xf646e100 │ │ │ │ vsra.s64 d17, d24, #64 │ │ │ │ - bl 0x1c30f4 │ │ │ │ + bl 0x1c31bc │ │ │ │ stmdavs r8, {r2, r3, r8, r9} │ │ │ │ - @ instruction: 0xf9b4f78e │ │ │ │ + @ instruction: 0xf950f78e │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - strdeq sp, [r5], r6 │ │ │ │ + addeq sp, r5, lr, lsr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec19ccc │ │ │ │ + bl 0xfec19d94 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ addlt ip, r4, ip, asr #32 │ │ │ │ cdp 6, 1, cr4, cr13, cr12, {0} │ │ │ │ ldrbtmi r1, [ip], #3952 @ 0xf70 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r1, asr r8 @ │ │ │ │ - bl 0x3e8f04 │ │ │ │ - bl 0x3c62f8 │ │ │ │ + bl 0x3e8fcc │ │ │ │ + bl 0x3c63c0 │ │ │ │ strbtmi r0, [r1], #-512 @ 0xfffffe00 │ │ │ │ - bl 0x3e6f00 │ │ │ │ + bl 0x3e6fc8 │ │ │ │ stmib sp, {r0, r1, r8}^ │ │ │ │ vrhadd.s8 d30, d8, d0 │ │ │ │ vsra.s64 , q10, #64 │ │ │ │ - bl 0x1c3154 │ │ │ │ + bl 0x1c321c │ │ │ │ stmdavs r8, {r2, r3, r8, r9} │ │ │ │ - @ instruction: 0xf984f78e │ │ │ │ + @ instruction: 0xf920f78e │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - umulleq sp, r5, r6, r0 │ │ │ │ + addeq ip, r5, lr, asr #31 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec19d2c │ │ │ │ + bl 0xfec19df4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ addlt ip, r4, ip, asr #32 │ │ │ │ cdp 6, 1, cr4, cr13, cr12, {0} │ │ │ │ ldrbtmi r1, [ip], #3952 @ 0xf70 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r1, asr r8 @ │ │ │ │ - bl 0x3e8f64 │ │ │ │ - bl 0x3c6358 │ │ │ │ + bl 0x3e902c │ │ │ │ + bl 0x3c6420 │ │ │ │ strbtmi r0, [r1], #-512 @ 0xfffffe00 │ │ │ │ - bl 0x3e6f60 │ │ │ │ + bl 0x3e7028 │ │ │ │ stmib sp, {r0, r1, r8}^ │ │ │ │ vrhadd.s8 d30, d8, d0 │ │ │ │ vbic.i32 q9, #8 @ 0x00000008 │ │ │ │ - bl 0x1c31b4 │ │ │ │ + bl 0x1c327c │ │ │ │ stmdavs r8, {r2, r3, r8, r9} │ │ │ │ - @ instruction: 0xf954f78e │ │ │ │ + @ instruction: 0xf8f0f78e │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - addeq sp, r5, r6, lsr r0 │ │ │ │ + addeq ip, r5, lr, ror #30 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec19d8c │ │ │ │ + bl 0xfec19e54 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ addlt ip, r4, ip, asr #32 │ │ │ │ cdp 6, 1, cr4, cr13, cr12, {0} │ │ │ │ ldrbtmi r1, [ip], #3952 @ 0xf70 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r1, asr r8 @ │ │ │ │ - bl 0x3e8fc4 │ │ │ │ - bl 0x3c63b8 │ │ │ │ + bl 0x3e908c │ │ │ │ + bl 0x3c6480 │ │ │ │ strbtmi r0, [r1], #-512 @ 0xfffffe00 │ │ │ │ - bl 0x3e6fc0 │ │ │ │ + bl 0x3e7088 │ │ │ │ stmib sp, {r0, r1, r8}^ │ │ │ │ vrhadd.s8 d30, d8, d0 │ │ │ │ vsra.s64 q9, q14, #64 │ │ │ │ - bl 0x1c3214 │ │ │ │ + bl 0x1c32dc │ │ │ │ stmdavs r8, {r2, r3, r8, r9} │ │ │ │ - @ instruction: 0xf924f78e │ │ │ │ + @ instruction: 0xf8c0f78e │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - ldrdeq ip, [r5], r6 │ │ │ │ + addeq ip, r5, lr, lsl #30 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec19dec │ │ │ │ + bl 0xfec19eb4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f2c38 │ │ │ │ + bl 0x3f2d00 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ bicsmi pc, r8, r4, asr #12 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cb420 │ │ │ │ + bl 0x3cb4e8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf8f8f78e │ │ │ │ + @ instruction: 0xf894f78e │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq ip, r5, r8, ror pc │ │ │ │ + @ instruction: 0x0085ceb0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec19e44 │ │ │ │ + bl 0xfec19f0c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f2c90 │ │ │ │ + bl 0x3f2d58 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmpppl ip, r4, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cb478 │ │ │ │ + bl 0x3cb540 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf8ccf78e │ │ │ │ + @ instruction: 0xf868f78e │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq ip, r5, r0, lsr #30 │ │ │ │ + addeq ip, r5, r8, asr lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec19e9c │ │ │ │ + bl 0xfec19f64 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f2ce8 │ │ │ │ + bl 0x3f2db0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ @ instruction: 0x61a8f244 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cb4d0 │ │ │ │ + bl 0x3cb598 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf8a0f78e │ │ │ │ + @ instruction: 0xf83cf78e │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq ip, r5, r8, asr #29 │ │ │ │ + addeq ip, r5, r0, lsl #28 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec19ef4 │ │ │ │ + bl 0xfec19fbc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f2d40 │ │ │ │ + bl 0x3f2e08 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ msrvc R12_fiq, r4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cb528 │ │ │ │ + bl 0x3cb5f0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf874f78e │ │ │ │ + @ instruction: 0xf810f78e │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq ip, r5, r0, ror lr │ │ │ │ + addeq ip, r5, r8, lsr #27 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec19f4c │ │ │ │ + bl 0xfec1a014 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f2d98 │ │ │ │ + bl 0x3f2e60 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ @ instruction: 0x01b8f644 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cb580 │ │ │ │ + bl 0x3cb648 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf848f78e │ │ │ │ + @ instruction: 0xffe4f78d │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq ip, r5, r8, lsl lr │ │ │ │ + addeq ip, r5, r0, asr sp │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec19fa4 │ │ │ │ + bl 0xfec1a06c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f2df0 │ │ │ │ + bl 0x3f2eb8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ teqpne ip, r4, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cb5d8 │ │ │ │ + bl 0x3cb6a0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf81cf78e │ │ │ │ + @ instruction: 0xffb8f78d │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq ip, r5, r0, asr #27 │ │ │ │ + strdeq ip, [r5], r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec19ffc │ │ │ │ + bl 0xfec1a0c4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f2e48 │ │ │ │ + bl 0x3f2f10 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ mvnseq pc, r5, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cb630 │ │ │ │ + bl 0x3cb6f8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xfff0f78d │ │ │ │ + @ instruction: 0xff8cf78d │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq ip, r5, r8, ror #26 │ │ │ │ + addeq ip, r5, r0, lsr #25 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1a054 │ │ │ │ + bl 0xfec1a11c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f2ea0 │ │ │ │ + bl 0x3f2f68 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmnpne ip, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cb688 │ │ │ │ + bl 0x3cb750 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xffc4f78d │ │ │ │ + @ instruction: 0xff60f78d │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq ip, r5, r0, lsl sp │ │ │ │ + addeq ip, r5, r8, asr #24 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1a0ac │ │ │ │ + bl 0xfec1a174 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f2ef8 │ │ │ │ + bl 0x3f2fc0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ bicscc pc, r0, r4, asr #12 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cb6e0 │ │ │ │ + bl 0x3cb7a8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xff98f78d │ │ │ │ + @ instruction: 0xff34f78d │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0x0085ccb8 │ │ │ │ + strdeq ip, [r5], r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1a104 │ │ │ │ + bl 0xfec1a1cc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f2f50 │ │ │ │ + bl 0x3f3018 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmppmi r4, r4, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cb738 │ │ │ │ + bl 0x3cb800 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xff6cf78d │ │ │ │ + @ instruction: 0xff08f78d │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq ip, r5, r0, ror #24 │ │ │ │ + umulleq ip, r5, r8, fp │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1a15c │ │ │ │ + bl 0xfec1a224 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f2fa8 │ │ │ │ + bl 0x3f3070 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ asrpl pc, r4, #4 @ │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cb790 │ │ │ │ + bl 0x3cb858 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xff40f78d │ │ │ │ + cdp2 7, 13, cr15, cr12, cr13, {4} │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq ip, r5, r8, lsl #24 │ │ │ │ + addeq ip, r5, r0, asr #22 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1a1b4 │ │ │ │ + bl 0xfec1a27c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f3000 │ │ │ │ + bl 0x3f30c8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ msrvs R12_usr, r4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cb7e8 │ │ │ │ + bl 0x3cb8b0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xff14f78d │ │ │ │ + cdp2 7, 11, cr15, cr0, cr13, {4} │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0x0085cbb0 │ │ │ │ + addeq ip, r5, r8, ror #21 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1a20c │ │ │ │ + bl 0xfec1a2d4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f3058 │ │ │ │ + bl 0x3f3120 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ asrsvc pc, r4, #4 @ │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cb840 │ │ │ │ + bl 0x3cb908 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - cdp2 7, 14, cr15, cr8, cr13, {4} │ │ │ │ + cdp2 7, 8, cr15, cr4, cr13, {4} │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq ip, r5, r8, asr fp │ │ │ │ + umulleq ip, r5, r0, sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1a264 │ │ │ │ + bl 0xfec1a32c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f30b0 │ │ │ │ + bl 0x3f3178 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ teqpeq r4, r4, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cb898 │ │ │ │ + bl 0x3cb960 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - cdp2 7, 11, cr15, cr12, cr13, {4} │ │ │ │ + cdp2 7, 5, cr15, cr8, cr13, {4} │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq ip, r5, r0, lsl #22 │ │ │ │ + addeq ip, r5, r8, lsr sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1a2bc │ │ │ │ + bl 0xfec1a384 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f3108 │ │ │ │ + bl 0x3f31d0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ mvnsvc pc, r4, asr #12 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cb8f0 │ │ │ │ + bl 0x3cb9b8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - cdp2 7, 9, cr15, cr0, cr13, {4} │ │ │ │ + cdp2 7, 2, cr15, cr12, cr13, {4} │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq ip, r5, r8, lsr #21 │ │ │ │ + addeq ip, r5, r0, ror #19 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1a314 │ │ │ │ + bl 0xfec1a3dc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f3160 │ │ │ │ + bl 0x3f3228 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmnpeq r4, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cb948 │ │ │ │ + bl 0x3cba10 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - cdp2 7, 6, cr15, cr4, cr13, {4} │ │ │ │ + cdp2 7, 0, cr15, cr0, cr13, {4} │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq ip, r5, r0, asr sl │ │ │ │ + addeq ip, r5, r8, lsl #19 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1a36c │ │ │ │ + bl 0xfec1a434 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f31b8 │ │ │ │ + bl 0x3f3280 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ teqpeq r0, r5, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cb9a0 │ │ │ │ + bl 0x3cba68 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - cdp2 7, 3, cr15, cr8, cr13, {4} │ │ │ │ + ldc2l 7, cr15, [r4, #564] @ 0x234 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - strdeq ip, [r5], r8 │ │ │ │ + addeq ip, r5, r0, lsr r9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1a3c4 │ │ │ │ + bl 0xfec1a48c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f3210 │ │ │ │ + bl 0x3f32d8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ @ instruction: 0x01b4f645 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cb9f8 │ │ │ │ + bl 0x3cbac0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - cdp2 7, 0, cr15, cr12, cr13, {4} │ │ │ │ + stc2 7, cr15, [r8, #564]! @ 0x234 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq ip, r5, r0, lsr #19 │ │ │ │ + ldrdeq ip, [r5], r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1a41c │ │ │ │ + bl 0xfec1a4e4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f3268 │ │ │ │ + bl 0x3f3330 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ msrvs R8_usr, r5 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cba50 │ │ │ │ + bl 0x3cbb18 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - stc2l 7, cr15, [r0, #564]! @ 0x234 │ │ │ │ + ldc2l 7, cr15, [ip, #-564]! @ 0xfffffdcc │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq ip, r5, r8, asr #18 │ │ │ │ + addeq ip, r5, r0, lsl #17 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1a474 │ │ │ │ + bl 0xfec1a53c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f32c0 │ │ │ │ + bl 0x3f3388 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ @ instruction: 0x61a4f245 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cbaa8 │ │ │ │ + bl 0x3cbb70 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - ldc2 7, cr15, [r4, #564]! @ 0x234 │ │ │ │ + ldc2l 7, cr15, [r0, #-564] @ 0xfffffdcc │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - strdeq ip, [r5], r0 │ │ │ │ + addeq ip, r5, r8, lsr #16 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1a4cc │ │ │ │ + bl 0xfec1a594 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f3318 │ │ │ │ + bl 0x3f33e0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ biccs pc, r8, r4, asr #12 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cbb00 │ │ │ │ + bl 0x3cbbc8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - stc2 7, cr15, [r8, #564] @ 0x234 │ │ │ │ + stc2 7, cr15, [r4, #-564]! @ 0xfffffdcc │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - umulleq ip, r5, r8, r8 │ │ │ │ + ldrdeq ip, [r5], r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1a524 │ │ │ │ + bl 0xfec1a5ec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f3370 │ │ │ │ + bl 0x3f3438 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmppcc ip, r4, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cbb58 │ │ │ │ + bl 0x3cbc20 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - ldc2l 7, cr15, [ip, #-564] @ 0xfffffdcc │ │ │ │ + ldc2l 7, cr15, [r8], #564 @ 0x234 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq ip, r5, r0, asr #16 │ │ │ │ + addeq ip, r5, r8, ror r7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1a57c │ │ │ │ + bl 0xfec1a644 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f33c8 │ │ │ │ + bl 0x3f3490 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ orrsmi pc, r8, r4, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cbbb0 │ │ │ │ + bl 0x3cbc78 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - ldc2 7, cr15, [r0, #-564]! @ 0xfffffdcc │ │ │ │ + stc2l 7, cr15, [ip], {141} @ 0x8d │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq ip, r5, r8, ror #15 │ │ │ │ + addeq ip, r5, r0, lsr #14 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1a5d4 │ │ │ │ + bl 0xfec1a69c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f3420 │ │ │ │ + bl 0x3f34e8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ tstppl ip, r4, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cbc08 │ │ │ │ + bl 0x3cbcd0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - stc2 7, cr15, [r4, #-564] @ 0xfffffdcc │ │ │ │ + stc2 7, cr15, [r0], #564 @ 0x234 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - umulleq ip, r5, r0, r7 │ │ │ │ + addeq ip, r5, r8, asr #13 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1a62c │ │ │ │ + bl 0xfec1a6f4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f3478 │ │ │ │ + bl 0x3f3540 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ orrcs pc, r8, r4, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cbc60 │ │ │ │ + bl 0x3cbd28 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - ldc2l 7, cr15, [r8], {141} @ 0x8d │ │ │ │ + ldc2l 7, cr15, [r4], #-564 @ 0xfffffdcc │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq ip, r5, r8, lsr r7 │ │ │ │ + addeq ip, r5, r0, ror r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1a684 │ │ │ │ + bl 0xfec1a74c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f34d0 │ │ │ │ + bl 0x3f3598 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ tstpcc ip, r4, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cbcb8 │ │ │ │ + bl 0x3cbd80 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - stc2 7, cr15, [ip], #564 @ 0x234 │ │ │ │ + mcrr2 7, 8, pc, r8, cr13 @ │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq ip, r5, r0, ror #13 │ │ │ │ + addeq ip, r5, r8, lsl r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1a6dc │ │ │ │ + bl 0xfec1a7a4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f3528 │ │ │ │ + bl 0x3f35f0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ mvnvs pc, r4, asr #12 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cbd10 │ │ │ │ + bl 0x3cbdd8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - stc2 7, cr15, [r0], {141} @ 0x8d │ │ │ │ + ldc2 7, cr15, [ip], {141} @ 0x8d │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq ip, r5, r8, lsl #13 │ │ │ │ + addeq ip, r5, r0, asr #11 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1a734 │ │ │ │ + bl 0xfec1a7fc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f3580 │ │ │ │ + bl 0x3f3648 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ msrvc (UNDEF: 108), r4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cbd68 │ │ │ │ + bl 0x3cbe30 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - mrrc2 7, 8, pc, r4, cr13 @ │ │ │ │ + blx 0xffd0146e │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq ip, r5, r0, lsr r6 │ │ │ │ + addeq ip, r5, r8, ror #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1a78c │ │ │ │ + bl 0xfec1a854 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f35d8 │ │ │ │ + bl 0x3f36a0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ bicne pc, r0, r4, asr #12 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cbdc0 │ │ │ │ + bl 0x3cbe88 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - stc2 7, cr15, [r8], #-564 @ 0xfffffdcc │ │ │ │ + blx 0xff2014c6 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - ldrdeq ip, [r5], r8 │ │ │ │ + addeq ip, r5, r0, lsl r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1a7e4 │ │ │ │ + bl 0xfec1a8ac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f3630 │ │ │ │ + bl 0x3f36f8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmppcs r4, r4, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cbe18 │ │ │ │ + bl 0x3cbee0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0x1456 │ │ │ │ + blx 0xfe70151e │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq ip, r5, r0, lsl #11 │ │ │ │ + @ instruction: 0x0085c4b8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1a83c │ │ │ │ + bl 0xfec1a904 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f3688 │ │ │ │ + bl 0x3f3750 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ orrscc pc, r0, r4, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cbe70 │ │ │ │ + bl 0x3cbf38 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xff5014ae │ │ │ │ + blx 0x1c01576 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq ip, r5, r8, lsr #10 │ │ │ │ + addeq ip, r5, r0, ror #8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1a894 │ │ │ │ + bl 0xfec1a95c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f36e0 │ │ │ │ + bl 0x3f37a8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ tstpmi r4, r4, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cbec8 │ │ │ │ + bl 0x3cbf90 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xfea01506 │ │ │ │ + blx 0x11015ce │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - ldrdeq ip, [r5], r0 │ │ │ │ + addeq ip, r5, r8, lsl #8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1a8ec │ │ │ │ + bl 0xfec1a9b4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f3738 │ │ │ │ + bl 0x3f3800 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ orrne pc, r0, r4, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cbf20 │ │ │ │ + bl 0x3cbfe8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0x1f0155e │ │ │ │ + blx 0x601626 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq ip, r5, r8, ror r4 │ │ │ │ + @ instruction: 0x0085c3b0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1a944 │ │ │ │ + bl 0xfec1aa0c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f3790 │ │ │ │ + bl 0x3f3858 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ tstpcs r4, r4, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cbf78 │ │ │ │ + bl 0x3cc040 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0x14015b6 │ │ │ │ + blx 0xffb0167c │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq ip, r5, r0, lsr #8 │ │ │ │ + addeq ip, r5, r8, asr r3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1a99c │ │ │ │ + bl 0xfec1aa64 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f37e8 │ │ │ │ + bl 0x3f38b0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ mvnpl pc, r4, asr #12 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cbfd0 │ │ │ │ + bl 0x3cc098 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0x90160e │ │ │ │ + blx 0xff0016d4 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq ip, r5, r8, asr #7 │ │ │ │ + addeq ip, r5, r0, lsl #6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1a9f4 │ │ │ │ + bl 0xfec1aabc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f3840 │ │ │ │ + bl 0x3f3908 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ msrvs (UNDEF: 100), r4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cc028 │ │ │ │ + bl 0x3cc0f0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xffe01664 │ │ │ │ + blx 0xfe50172c │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq ip, r5, r0, ror r3 │ │ │ │ + addeq ip, r5, r8, lsr #5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1aa4c │ │ │ │ + bl 0xfec1ab14 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f3898 │ │ │ │ + bl 0x3f3960 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ msrvc R8_fiq, r5 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cc080 │ │ │ │ + bl 0x3cc148 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xff3016bc │ │ │ │ + blx 0x1a01784 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq ip, r5, r8, lsl r3 │ │ │ │ + addeq ip, r5, r0, asr r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1aaa4 │ │ │ │ + bl 0xfec1ab6c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f38f0 │ │ │ │ + bl 0x3f39b8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ @ instruction: 0x71acf245 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cc0d8 │ │ │ │ + bl 0x3cc1a0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xfe801714 │ │ │ │ + blx 0xf017dc │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq ip, r5, r0, asr #5 │ │ │ │ + strdeq ip, [r5], r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1aafc │ │ │ │ + bl 0xfec1abc4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f3948 │ │ │ │ + bl 0x3f3a10 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ tstppl r8, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cc130 │ │ │ │ + bl 0x3cc1f8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0x1d0176c │ │ │ │ + blx 0x401834 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq ip, r5, r8, ror #4 │ │ │ │ + addeq ip, r5, r0, lsr #3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1ab54 │ │ │ │ + bl 0xfec1ac1c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f39a0 │ │ │ │ + bl 0x3f3a68 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ orrspl pc, ip, r5, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cc188 │ │ │ │ + bl 0x3cc250 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0x12017c4 │ │ │ │ + @ instruction: 0xf9e0f78d │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq ip, r5, r0, lsl r2 │ │ │ │ + addeq ip, r5, r8, asr #2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1abac │ │ │ │ + bl 0xfec1ac74 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f39f8 │ │ │ │ + bl 0x3f3ac0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ @ instruction: 0x61bcf64f │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cc1e0 │ │ │ │ + bl 0x3cc2a8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0x70181c │ │ │ │ + @ instruction: 0xf9b4f78d │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0x0085c1b8 │ │ │ │ + strdeq ip, [r5], r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1ac04 │ │ │ │ + bl 0xfec1accc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f3a50 │ │ │ │ + bl 0x3f3b18 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmppvc r0, pc, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cc238 │ │ │ │ + bl 0x3cc300 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf9ecf78d │ │ │ │ + @ instruction: 0xf988f78d │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq ip, r5, r0, ror #2 │ │ │ │ + umulleq ip, r5, r8, r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1ac5c │ │ │ │ + bl 0xfec1ad24 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f3aa8 │ │ │ │ + bl 0x3f3b70 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ bicvc pc, r4, pc, asr #12 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cc290 │ │ │ │ + bl 0x3cc358 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf9c0f78d │ │ │ │ + @ instruction: 0xf95cf78d │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq ip, r5, r8, lsl #2 │ │ │ │ + addeq ip, r5, r0, asr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1acb4 │ │ │ │ + bl 0xfec1ad7c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f3b00 │ │ │ │ + bl 0x3f3bc8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ teqpmi r4, ip, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cc2e8 │ │ │ │ + bl 0x3cc3b0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf994f78d │ │ │ │ + @ instruction: 0xf930f78d │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - strheq ip, [r5], r0 │ │ │ │ + addeq fp, r5, r8, ror #31 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1ad0c │ │ │ │ + bl 0xfec1add4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f3b58 │ │ │ │ + bl 0x3f3c20 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ @ instruction: 0x41b8f64c │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cc340 │ │ │ │ + bl 0x3cc408 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf968f78d │ │ │ │ + @ instruction: 0xf904f78d │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq ip, r5, r8, asr r0 │ │ │ │ + umulleq fp, r5, r0, pc @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1ad64 │ │ │ │ + bl 0xfec1ae2c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f3bb0 │ │ │ │ + bl 0x3f3c78 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ teqppl ip, ip, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cc398 │ │ │ │ + bl 0x3cc460 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf93cf78d │ │ │ │ + @ instruction: 0xf8d8f78d │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq ip, r5, r0 │ │ │ │ + addeq fp, r5, r8, lsr pc │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1adbc │ │ │ │ + bl 0xfec1ae84 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f3c08 │ │ │ │ + bl 0x3f3cd0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ @ instruction: 0x31a4f64f │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cc3f0 │ │ │ │ + bl 0x3cc4b8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf910f78d │ │ │ │ + @ instruction: 0xf8acf78d │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq fp, r5, r8, lsr #31 │ │ │ │ + addeq fp, r5, r0, ror #29 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1ae14 │ │ │ │ + bl 0xfec1aedc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f3c60 │ │ │ │ + bl 0x3f3d28 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ msrmi R8_fiq, pc │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cc448 │ │ │ │ + bl 0x3cc510 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf8e4f78d │ │ │ │ + @ instruction: 0xf880f78d │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq fp, r5, r0, asr pc │ │ │ │ + addeq fp, r5, r8, lsl #29 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1ae6c │ │ │ │ + bl 0xfec1af34 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f3cb8 │ │ │ │ + bl 0x3f3d80 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ @ instruction: 0x41acf64f │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cc4a0 │ │ │ │ + bl 0x3cc568 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf8b8f78d │ │ │ │ + @ instruction: 0xf854f78d │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - strdeq fp, [r5], r8 │ │ │ │ + addeq fp, r5, r0, lsr lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1aec4 │ │ │ │ + bl 0xfec1af8c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f3d10 │ │ │ │ + bl 0x3f3dd8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ tstpvc r4, lr, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cc4f8 │ │ │ │ + bl 0x3cc5c0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf88cf78d │ │ │ │ + @ instruction: 0xf828f78d │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq fp, r5, r0, lsr #29 │ │ │ │ + ldrdeq fp, [r5], r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1af1c │ │ │ │ + bl 0xfec1afe4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f3d68 │ │ │ │ + bl 0x3f3e30 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ orrvc pc, r8, lr, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cc550 │ │ │ │ + bl 0x3cc618 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf860f78d │ │ │ │ + @ instruction: 0xfffcf78c │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq fp, r5, r8, asr #28 │ │ │ │ + addeq fp, r5, r0, lsl #27 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1af74 │ │ │ │ + bl 0xfec1b03c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f3dc0 │ │ │ │ + bl 0x3f3e88 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ tstpeq ip, lr, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cc5a8 │ │ │ │ + bl 0x3cc670 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf834f78d │ │ │ │ + @ instruction: 0xffd0f78c │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - strdeq fp, [r5], r0 │ │ │ │ + addeq fp, r5, r8, lsr #26 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1afcc │ │ │ │ + bl 0xfec1b094 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f3e18 │ │ │ │ + bl 0x3f3ee0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ mvncc pc, lr, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cc600 │ │ │ │ + bl 0x3cc6c8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf808f78d │ │ │ │ + @ instruction: 0xffa4f78c │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - umulleq fp, r5, r8, sp │ │ │ │ + ldrdeq fp, [r5], r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1b024 │ │ │ │ + bl 0xfec1b0ec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f3e70 │ │ │ │ + bl 0x3f3f38 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmnpmi r0, lr, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cc658 │ │ │ │ + bl 0x3cc720 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xffdcf78c │ │ │ │ + @ instruction: 0xff78f78c │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq fp, r5, r0, asr #26 │ │ │ │ + addeq fp, r5, r8, ror ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1b07c │ │ │ │ + bl 0xfec1b144 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f3ec8 │ │ │ │ + bl 0x3f3f90 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ mvnsmi pc, lr, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cc6b0 │ │ │ │ + bl 0x3cc778 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xffb0f78c │ │ │ │ + @ instruction: 0xff4cf78c │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq fp, r5, r8, ror #25 │ │ │ │ + addeq fp, r5, r0, lsr #24 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1b0d4 │ │ │ │ + bl 0xfec1b19c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f3f20 │ │ │ │ + bl 0x3f3fe8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ tstpeq r4, r0, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cc708 │ │ │ │ + bl 0x3cc7d0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xff84f78c │ │ │ │ + @ instruction: 0xff20f78c │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - umulleq fp, r5, r0, ip │ │ │ │ + addeq fp, r5, r8, asr #23 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1b12c │ │ │ │ + bl 0xfec1b1f4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f3f78 │ │ │ │ + bl 0x3f4040 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ orreq pc, r8, r0, asr #12 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cc760 │ │ │ │ + bl 0x3cc828 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xff58f78c │ │ │ │ + cdp2 7, 15, cr15, cr4, cr12, {4} │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq fp, r5, r8, lsr ip │ │ │ │ + addeq fp, r5, r0, ror fp │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1b184 │ │ │ │ + bl 0xfec1b24c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f3fd0 │ │ │ │ + bl 0x3f4098 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ tstpne ip, r0, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cc7b8 │ │ │ │ + bl 0x3cc880 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xff2cf78c │ │ │ │ + cdp2 7, 12, cr15, cr8, cr12, {4} │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq fp, r5, r0, ror #23 │ │ │ │ + addeq fp, r5, r8, lsl fp │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1b1dc │ │ │ │ + bl 0xfec1b2a4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f4028 │ │ │ │ + bl 0x3f40f0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ bicsne pc, r4, r0, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cc810 │ │ │ │ + bl 0x3cc8d8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xff00f78c │ │ │ │ + cdp2 7, 9, cr15, cr12, cr12, {4} │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq fp, r5, r8, lsl #23 │ │ │ │ + addeq fp, r5, r0, asr #21 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1b234 │ │ │ │ + bl 0xfec1b2fc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f4080 │ │ │ │ + bl 0x3f4148 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmppcs r8, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cc868 │ │ │ │ + bl 0x3cc930 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - cdp2 7, 13, cr15, cr4, cr12, {4} │ │ │ │ + cdp2 7, 7, cr15, cr0, cr12, {4} │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq fp, r5, r0, lsr fp │ │ │ │ + addeq fp, r5, r8, ror #20 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1b28c │ │ │ │ + bl 0xfec1b354 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f40d8 │ │ │ │ + bl 0x3f41a0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ bicscs pc, ip, r0, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cc8c0 │ │ │ │ + bl 0x3cc988 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - cdp2 7, 10, cr15, cr8, cr12, {4} │ │ │ │ + cdp2 7, 4, cr15, cr4, cr12, {4} │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - ldrdeq fp, [r5], r8 │ │ │ │ + addeq fp, r5, r0, lsl sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1b2e4 │ │ │ │ + bl 0xfec1b3ac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f4130 │ │ │ │ + bl 0x3f41f8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ bicscs pc, r8, r1, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cc918 │ │ │ │ + bl 0x3cc9e0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - cdp2 7, 7, cr15, cr12, cr12, {4} │ │ │ │ + cdp2 7, 1, cr15, cr8, cr12, {4} │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq fp, r5, r0, lsl #21 │ │ │ │ + @ instruction: 0x0085b9b8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1b33c │ │ │ │ + bl 0xfec1b404 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f4188 │ │ │ │ + bl 0x3f4250 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmppcc ip, r1, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cc970 │ │ │ │ + bl 0x3cca38 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - cdp2 7, 5, cr15, cr0, cr12, {4} │ │ │ │ + stc2l 7, cr15, [ip, #560]! @ 0x230 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq fp, r5, r8, lsr #20 │ │ │ │ + addeq fp, r5, r0, ror #18 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1b394 │ │ │ │ + bl 0xfec1b45c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f41e0 │ │ │ │ + bl 0x3f42a8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ mvncc pc, r1, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cc9c8 │ │ │ │ + bl 0x3cca90 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - cdp2 7, 2, cr15, cr4, cr12, {4} │ │ │ │ + stc2l 7, cr15, [r0, #560] @ 0x230 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - ldrdeq fp, [r5], r0 │ │ │ │ + addeq fp, r5, r8, lsl #18 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1b3ec │ │ │ │ + bl 0xfec1b4b4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f4238 │ │ │ │ + bl 0x3f4300 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmppeq ip, pc, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cca20 │ │ │ │ + bl 0x3ccae8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - ldc2l 7, cr15, [r8, #560]! @ 0x230 │ │ │ │ + ldc2 7, cr15, [r4, #560] @ 0x230 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq fp, r5, r8, ror r9 │ │ │ │ + @ instruction: 0x0085b8b0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1b444 │ │ │ │ + bl 0xfec1b50c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f4290 │ │ │ │ + bl 0x3f4358 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ bicseq pc, r0, pc, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cca78 │ │ │ │ + bl 0x3ccb40 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - stc2l 7, cr15, [ip, #560] @ 0x230 │ │ │ │ + stc2l 7, cr15, [r8, #-560]! @ 0xfffffdd0 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq fp, r5, r0, lsr #18 │ │ │ │ + addeq fp, r5, r8, asr r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1b49c │ │ │ │ + bl 0xfec1b564 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f42e8 │ │ │ │ + bl 0x3f43b0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmppne r4, pc, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3ccad0 │ │ │ │ + bl 0x3ccb98 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - stc2 7, cr15, [r0, #560]! @ 0x230 │ │ │ │ + ldc2 7, cr15, [ip, #-560]! @ 0xfffffdd0 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq fp, r5, r8, asr #17 │ │ │ │ + addeq fp, r5, r0, lsl #16 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1b4f4 │ │ │ │ + bl 0xfec1b5bc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f4340 │ │ │ │ + bl 0x3f4408 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ msrne (UNDEF: 96), ip │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3ccb28 │ │ │ │ + bl 0x3ccbf0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - ldc2l 7, cr15, [r4, #-560]! @ 0xfffffdd0 │ │ │ │ + ldc2 7, cr15, [r0, #-560] @ 0xfffffdd0 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq fp, r5, r0, ror r8 │ │ │ │ + addeq fp, r5, r8, lsr #15 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1b54c │ │ │ │ + bl 0xfec1b614 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f4398 │ │ │ │ + bl 0x3f4460 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ mvnne pc, ip, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3ccb80 │ │ │ │ + bl 0x3ccc48 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - stc2l 7, cr15, [r8, #-560] @ 0xfffffdd0 │ │ │ │ + stc2l 7, cr15, [r4], #560 @ 0x230 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq fp, r5, r8, lsl r8 │ │ │ │ + addeq fp, r5, r0, asr r7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1b5a4 │ │ │ │ + bl 0xfec1b66c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f43f0 │ │ │ │ + bl 0x3f44b8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmppeq r8, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3ccbd8 │ │ │ │ + bl 0x3ccca0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - ldc2 7, cr15, [ip, #-560] @ 0xfffffdd0 │ │ │ │ + ldc2 7, cr15, [r8], #560 @ 0x230 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq fp, r5, r0, asr #15 │ │ │ │ + strdeq fp, [r5], r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1b5fc │ │ │ │ + bl 0xfec1b6c4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f4448 │ │ │ │ + bl 0x3f4510 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ bicseq pc, ip, ip, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3ccc30 │ │ │ │ + bl 0x3cccf8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - ldc2l 7, cr15, [r0], #560 @ 0x230 │ │ │ │ + stc2 7, cr15, [ip], {140} @ 0x8c │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq fp, r5, r8, ror #14 │ │ │ │ + addeq fp, r5, r0, lsr #13 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1b654 │ │ │ │ + bl 0xfec1b71c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f44a0 │ │ │ │ + bl 0x3f4568 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ teqppl r0, pc, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3ccc88 │ │ │ │ + bl 0x3ccd50 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - stc2l 7, cr15, [r4], {140} @ 0x8c │ │ │ │ + stc2l 7, cr15, [r0], #-560 @ 0xfffffdd0 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq fp, r5, r0, lsl r7 │ │ │ │ + addeq fp, r5, r8, asr #12 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1b6ac │ │ │ │ + bl 0xfec1b774 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f44f8 │ │ │ │ + bl 0x3f45c0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ @ instruction: 0x51b4f64f │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3ccce0 │ │ │ │ + bl 0x3ccda8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - ldc2 7, cr15, [r8], {140} @ 0x8c │ │ │ │ + ldc2 7, cr15, [r4], #-560 @ 0xfffffdd0 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0x0085b6b8 │ │ │ │ + strdeq fp, [r5], r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1b704 │ │ │ │ + bl 0xfec1b7cc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f4550 │ │ │ │ + bl 0x3f4618 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ teqpvs r8, pc, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3ccd38 │ │ │ │ + bl 0x3cce00 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - stc2l 7, cr15, [ip], #-560 @ 0xfffffdd0 │ │ │ │ + stc2 7, cr15, [r8], {140} @ 0x8c │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq fp, r5, r0, ror #12 │ │ │ │ + umulleq fp, r5, r8, r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1b75c │ │ │ │ + bl 0xfec1b824 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f45a8 │ │ │ │ + bl 0x3f4670 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ @ instruction: 0x21a8f64c │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3ccd90 │ │ │ │ + bl 0x3cce58 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - mcrr2 7, 8, pc, r0, cr12 @ │ │ │ │ + blx 0xff802492 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq fp, r5, r8, lsl #12 │ │ │ │ + addeq fp, r5, r0, asr #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1b7b4 │ │ │ │ + bl 0xfec1b87c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f4600 │ │ │ │ + bl 0x3f46c8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ msrcc R12_fiq, ip │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3ccde8 │ │ │ │ + bl 0x3cceb0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - ldc2 7, cr15, [r4], {140} @ 0x8c │ │ │ │ + blx 0xfed024ea │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0x0085b5b0 │ │ │ │ + addeq fp, r5, r8, ror #9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1b80c │ │ │ │ + bl 0xfec1b8d4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f4658 │ │ │ │ + bl 0x3f4720 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ asrscc pc, ip, #12 @ │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cce40 │ │ │ │ + bl 0x3ccf08 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xffb0247a │ │ │ │ + blx 0xfe202542 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq fp, r5, r8, asr r5 │ │ │ │ + umulleq fp, r5, r0, r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1b864 │ │ │ │ + bl 0xfec1b92c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f46b0 │ │ │ │ + bl 0x3f4778 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ tstpcs r8, pc, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cce98 │ │ │ │ + bl 0x3ccf60 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xff0024d2 │ │ │ │ + blx 0x170259a │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq fp, r5, r0, lsl #10 │ │ │ │ + addeq fp, r5, r8, lsr r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1b8bc │ │ │ │ + bl 0xfec1b984 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f4708 │ │ │ │ + bl 0x3f47d0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ orrscs pc, ip, pc, asr #12 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3ccef0 │ │ │ │ + bl 0x3ccfb8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xfe50252a │ │ │ │ + blx 0xc025f2 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq fp, r5, r8, lsr #9 │ │ │ │ + addeq fp, r5, r0, ror #7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1b914 │ │ │ │ + bl 0xfec1b9dc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f4760 │ │ │ │ + bl 0x3f4828 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ msrcc R8_usr, pc │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3ccf48 │ │ │ │ + bl 0x3cd010 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0x1a02582 │ │ │ │ + blx 0x10264a │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq fp, r5, r0, asr r4 │ │ │ │ + addeq fp, r5, r8, lsl #7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1b96c │ │ │ │ + bl 0xfec1ba34 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f47b8 │ │ │ │ + bl 0x3f4880 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmnppl r8, lr, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3ccfa0 │ │ │ │ + bl 0x3cd068 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xf025da │ │ │ │ + blx 0xff6026a0 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - strdeq fp, [r5], r8 │ │ │ │ + addeq fp, r5, r0, lsr r3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1b9c4 │ │ │ │ + bl 0xfec1ba8c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f4810 │ │ │ │ + bl 0x3f48d8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ mvnspl pc, lr, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3ccff8 │ │ │ │ + bl 0x3cd0c0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0x402632 │ │ │ │ + blx 0xfeb026f8 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq fp, r5, r0, lsr #7 │ │ │ │ + ldrdeq fp, [r5], r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1ba1c │ │ │ │ + bl 0xfec1bae4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f4868 │ │ │ │ + bl 0x3f4930 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ orrvs pc, r0, lr, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cd050 │ │ │ │ + bl 0x3cd118 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xff902688 │ │ │ │ + blx 0x2002750 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq fp, r5, r8, asr #6 │ │ │ │ + addeq fp, r5, r0, lsl #5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1ba74 │ │ │ │ + bl 0xfec1bb3c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f48c0 │ │ │ │ + bl 0x3f4988 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ msrcs (UNDEF: 96), lr │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cd0a8 │ │ │ │ + bl 0x3cd170 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xfee026e0 │ │ │ │ + blx 0x15027a8 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - strdeq fp, [r5], r0 │ │ │ │ + addeq fp, r5, r8, lsr #4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1bacc │ │ │ │ + bl 0xfec1bb94 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f4918 │ │ │ │ + bl 0x3f49e0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ mvncs pc, lr, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cd100 │ │ │ │ + bl 0x3cd1c8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xfe302738 │ │ │ │ + blx 0xa02800 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - umulleq fp, r5, r8, r2 │ │ │ │ + ldrdeq fp, [r5], r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1bb24 │ │ │ │ + bl 0xfec1bbec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f4970 │ │ │ │ + bl 0x3f4a38 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ msrcc (UNDEF: 104), lr │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cd158 │ │ │ │ + bl 0x3cd220 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0x1802790 │ │ │ │ + @ instruction: 0xf9f8f78c │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq fp, r5, r0, asr #4 │ │ │ │ + addeq fp, r5, r8, ror r1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1bb7c │ │ │ │ + bl 0xfec1bc44 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f49c8 │ │ │ │ + bl 0x3f4a90 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmnpvs r8, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cd1b0 │ │ │ │ + bl 0x3cd278 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xd027e8 │ │ │ │ + @ instruction: 0xf9ccf78c │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq fp, r5, r8, ror #3 │ │ │ │ + addeq fp, r5, r0, lsr #2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1bbd4 │ │ │ │ + bl 0xfec1bc9c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f4a20 │ │ │ │ + bl 0x3f4ae8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ mvnsvs pc, r0, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cd208 │ │ │ │ + bl 0x3cd2d0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0x202840 │ │ │ │ + @ instruction: 0xf9a0f78c │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - umulleq fp, r5, r0, r1 │ │ │ │ + addeq fp, r5, r8, asr #1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1bc2c │ │ │ │ + bl 0xfec1bcf4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f4a78 │ │ │ │ + bl 0x3f4b40 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ orrvc pc, r0, r0, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cd260 │ │ │ │ + bl 0x3cd328 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf9d8f78c │ │ │ │ + @ instruction: 0xf974f78c │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq fp, r5, r8, lsr r1 │ │ │ │ + addeq fp, r5, r0, ror r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1bc84 │ │ │ │ + bl 0xfec1bd4c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f4ad0 │ │ │ │ + bl 0x3f4b98 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmppeq r8, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cd2b8 │ │ │ │ + bl 0x3cd380 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf9acf78c │ │ │ │ + @ instruction: 0xf948f78c │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq fp, r5, r0, ror #1 │ │ │ │ + addeq fp, r5, r8, lsl r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1bcdc │ │ │ │ + bl 0xfec1bda4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f4b28 │ │ │ │ + bl 0x3f4bf0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ biceq pc, ip, r0, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cd310 │ │ │ │ + bl 0x3cd3d8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf980f78c │ │ │ │ + @ instruction: 0xf91cf78c │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq fp, r5, r8, lsl #1 │ │ │ │ + addeq sl, r5, r0, asr #31 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1bd34 │ │ │ │ + bl 0xfec1bdfc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f4b80 │ │ │ │ + bl 0x3f4c48 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmppne r0, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cd368 │ │ │ │ + bl 0x3cd430 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf954f78c │ │ │ │ + @ instruction: 0xf8f0f78c │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq fp, r5, r0, lsr r0 │ │ │ │ + addeq sl, r5, r8, ror #30 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1bd8c │ │ │ │ + bl 0xfec1be54 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f4bd8 │ │ │ │ + bl 0x3f4ca0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmppne ip, r1, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cd3c0 │ │ │ │ + bl 0x3cd488 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf928f78c │ │ │ │ + @ instruction: 0xf8c4f78c │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - ldrdeq sl, [r5], r8 │ │ │ │ + addeq sl, r5, r0, lsl pc │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1bde4 │ │ │ │ + bl 0xfec1beac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f4c30 │ │ │ │ + bl 0x3f4cf8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ bicsne pc, r0, r1, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cd418 │ │ │ │ + bl 0x3cd4e0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf8fcf78c │ │ │ │ + @ instruction: 0xf898f78c │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq sl, r5, r0, lsl #31 │ │ │ │ + @ instruction: 0x0085aeb8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1be3c │ │ │ │ + bl 0xfec1bf04 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f4c88 │ │ │ │ + bl 0x3f4d50 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmppcs r4, r1, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cd470 │ │ │ │ + bl 0x3cd538 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf8d0f78c │ │ │ │ + @ instruction: 0xf86cf78c │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq sl, r5, r8, lsr #30 │ │ │ │ + addeq sl, r5, r0, ror #28 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1be94 │ │ │ │ + bl 0xfec1bf5c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f4ce0 │ │ │ │ + bl 0x3f4da8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ bicvs pc, r0, lr, asr #12 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cd4c8 │ │ │ │ + bl 0x3cd590 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf8a4f78c │ │ │ │ + @ instruction: 0xf840f78c │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - ldrdeq sl, [r5], r0 │ │ │ │ + addeq sl, r5, r8, lsl #28 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1beec │ │ │ │ + bl 0xfec1bfb4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f4d38 │ │ │ │ + bl 0x3f4e00 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmppvc r4, lr, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cd520 │ │ │ │ + bl 0x3cd5e8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf878f78c │ │ │ │ + @ instruction: 0xf814f78c │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq sl, r5, r8, ror lr │ │ │ │ + @ instruction: 0x0085adb0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1bf44 │ │ │ │ + bl 0xfec1c00c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f4d90 │ │ │ │ + bl 0x3f4e58 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ bicvc pc, r8, lr, asr #12 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cd578 │ │ │ │ + bl 0x3cd640 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf84cf78c │ │ │ │ + @ instruction: 0xffe8f78b │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq sl, r5, r0, lsr #28 │ │ │ │ + addeq sl, r5, r8, asr sp │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1bf9c │ │ │ │ + bl 0xfec1c064 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f4de8 │ │ │ │ + bl 0x3f4eb0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmppvs r8, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cd5d0 │ │ │ │ + bl 0x3cd698 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf820f78c │ │ │ │ + @ instruction: 0xffbcf78b │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq sl, r5, r8, asr #27 │ │ │ │ + addeq sl, r5, r0, lsl #26 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1bff4 │ │ │ │ + bl 0xfec1c0bc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f4e40 │ │ │ │ + bl 0x3f4f08 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ bicvs pc, ip, fp, asr #12 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cd628 │ │ │ │ + bl 0x3cd6f0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xfff4f78b │ │ │ │ + @ instruction: 0xff90f78b │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq sl, r5, r0, ror sp │ │ │ │ + addeq sl, r5, r8, lsr #25 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1c04c │ │ │ │ + bl 0xfec1c114 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f4e98 │ │ │ │ + bl 0x3f4f60 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ teqppl r4, lr, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cd680 │ │ │ │ + bl 0x3cd748 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xffc8f78b │ │ │ │ + @ instruction: 0xff64f78b │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq sl, r5, r8, lsl sp │ │ │ │ + addeq sl, r5, r0, asr ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1c0a4 │ │ │ │ + bl 0xfec1c16c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f4ef0 │ │ │ │ + bl 0x3f4fb8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ @ instruction: 0x51b8f64e │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cd6d8 │ │ │ │ + bl 0x3cd7a0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xff9cf78b │ │ │ │ + @ instruction: 0xff38f78b │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq sl, r5, r0, asr #25 │ │ │ │ + strdeq sl, [r5], r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1c0fc │ │ │ │ + bl 0xfec1c1c4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f4f48 │ │ │ │ + bl 0x3f5010 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ teqpvs ip, lr, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cd730 │ │ │ │ + bl 0x3cd7f8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xff70f78b │ │ │ │ + @ instruction: 0xff0cf78b │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq sl, r5, r8, ror #24 │ │ │ │ + addeq sl, r5, r0, lsr #23 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1c154 │ │ │ │ + bl 0xfec1c21c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f4fa0 │ │ │ │ + bl 0x3f5068 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmnpvc ip, r1, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cd788 │ │ │ │ + bl 0x3cd850 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xff44f78b │ │ │ │ + cdp2 7, 14, cr15, cr0, cr11, {4} │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq sl, r5, r0, lsl ip │ │ │ │ + addeq sl, r5, r8, asr #22 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1c1ac │ │ │ │ + bl 0xfec1c274 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f4ff8 │ │ │ │ + bl 0x3f50c0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ mvnsvs pc, r1, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cd7e0 │ │ │ │ + bl 0x3cd8a8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xff18f78b │ │ │ │ + cdp2 7, 11, cr15, cr4, cr11, {4} │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0x0085abb8 │ │ │ │ + strdeq sl, [r5], r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1c204 │ │ │ │ + bl 0xfec1c2cc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f5050 │ │ │ │ + bl 0x3f5118 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmnpvs r4, r1, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cd838 │ │ │ │ + bl 0x3cd900 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - cdp2 7, 14, cr15, cr12, cr11, {4} │ │ │ │ + cdp2 7, 8, cr15, cr8, cr11, {4} │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq sl, r5, r0, ror #22 │ │ │ │ + umulleq sl, r5, r8, sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1c25c │ │ │ │ + bl 0xfec1c324 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f50a8 │ │ │ │ + bl 0x3f5170 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ mvnspl pc, r1, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cd890 │ │ │ │ + bl 0x3cd958 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - cdp2 7, 12, cr15, cr0, cr11, {4} │ │ │ │ + cdp2 7, 5, cr15, cr12, cr11, {4} │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq sl, r5, r8, lsl #22 │ │ │ │ + addeq sl, r5, r0, asr #20 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1c2b4 │ │ │ │ + bl 0xfec1c37c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f5100 │ │ │ │ + bl 0x3f51c8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ tstpcs ip, lr, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cd8e8 │ │ │ │ + bl 0x3cd9b0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - cdp2 7, 9, cr15, cr4, cr11, {4} │ │ │ │ + cdp2 7, 3, cr15, cr0, cr11, {4} │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0x0085aab0 │ │ │ │ + addeq sl, r5, r8, ror #19 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1c30c │ │ │ │ + bl 0xfec1c3d4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f5158 │ │ │ │ + bl 0x3f5220 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ asrcs pc, lr, #12 @ │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cd940 │ │ │ │ + bl 0x3cda08 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - cdp2 7, 6, cr15, cr8, cr11, {4} │ │ │ │ + cdp2 7, 0, cr15, cr4, cr11, {4} │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq sl, r5, r8, asr sl │ │ │ │ + umulleq sl, r5, r0, r9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1c364 │ │ │ │ + bl 0xfec1c42c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f51b0 │ │ │ │ + bl 0x3f5278 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ msrcc R12_usr, lr │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cd998 │ │ │ │ + bl 0x3cda60 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - cdp2 7, 3, cr15, cr12, cr11, {4} │ │ │ │ + ldc2l 7, cr15, [r8, #556] @ 0x22c │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq sl, r5, r0, lsl #20 │ │ │ │ + addeq sl, r5, r8, lsr r9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1c3bc │ │ │ │ + bl 0xfec1c484 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f5208 │ │ │ │ + bl 0x3f52d0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ bicseq pc, r4, lr, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cd9f0 │ │ │ │ + bl 0x3cdab8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - cdp2 7, 1, cr15, cr0, cr11, {4} │ │ │ │ + stc2 7, cr15, [ip, #556]! @ 0x22c │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq sl, r5, r8, lsr #19 │ │ │ │ + addeq sl, r5, r0, ror #17 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1c414 │ │ │ │ + bl 0xfec1c4dc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f5260 │ │ │ │ + bl 0x3f5328 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmppne r8, lr, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cda48 │ │ │ │ + bl 0x3cdb10 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - stc2l 7, cr15, [r4, #556]! @ 0x22c │ │ │ │ + stc2 7, cr15, [r0, #556] @ 0x22c │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq sl, r5, r0, asr r9 │ │ │ │ + addeq sl, r5, r8, lsl #17 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1c46c │ │ │ │ + bl 0xfec1c534 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f52b8 │ │ │ │ + bl 0x3f5380 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ bicsne pc, ip, lr, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cdaa0 │ │ │ │ + bl 0x3cdb68 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - ldc2 7, cr15, [r8, #556]! @ 0x22c │ │ │ │ + ldc2l 7, cr15, [r4, #-556] @ 0xfffffdd4 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - strdeq sl, [r5], r8 │ │ │ │ + addeq sl, r5, r0, lsr r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1c4c4 │ │ │ │ + bl 0xfec1c58c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f5310 │ │ │ │ + bl 0x3f53d8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ @ instruction: 0x51bcf64d │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cdaf8 │ │ │ │ + bl 0x3cdbc0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - stc2 7, cr15, [ip, #556] @ 0x22c │ │ │ │ + stc2 7, cr15, [r8, #-556]! @ 0xfffffdd4 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq sl, r5, r0, lsr #17 │ │ │ │ + ldrdeq sl, [r5], r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1c51c │ │ │ │ + bl 0xfec1c5e4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f5368 │ │ │ │ + bl 0x3f5430 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmppvs r0, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cdb50 │ │ │ │ + bl 0x3cdc18 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - stc2l 7, cr15, [r0, #-556]! @ 0xfffffdd4 │ │ │ │ + ldc2l 7, cr15, [ip], #556 @ 0x22c │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq sl, r5, r8, asr #16 │ │ │ │ + addeq sl, r5, r0, lsl #15 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1c574 │ │ │ │ + bl 0xfec1c63c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f53c0 │ │ │ │ + bl 0x3f5488 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ bicvs pc, r4, sp, asr #12 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cdba8 │ │ │ │ + bl 0x3cdc70 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - ldc2 7, cr15, [r4, #-556]! @ 0xfffffdd4 │ │ │ │ + ldc2l 7, cr15, [r0], {139} @ 0x8b │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - strdeq sl, [r5], r0 │ │ │ │ + addeq sl, r5, r8, lsr #14 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1c5cc │ │ │ │ + bl 0xfec1c694 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f5418 │ │ │ │ + bl 0x3f54e0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ mvnmi pc, r0, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cdc00 │ │ │ │ + bl 0x3cdcc8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - stc2 7, cr15, [r8, #-556] @ 0xfffffdd4 │ │ │ │ + stc2 7, cr15, [r4], #556 @ 0x22c │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - umulleq sl, r5, r8, r7 │ │ │ │ + ldrdeq sl, [r5], r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1c624 │ │ │ │ + bl 0xfec1c6ec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f5470 │ │ │ │ + bl 0x3f5538 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmnppl r0, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cdc58 │ │ │ │ + bl 0x3cdd20 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - ldc2l 7, cr15, [ip], {139} @ 0x8b │ │ │ │ + ldc2l 7, cr15, [r8], #-556 @ 0xfffffdd4 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq sl, r5, r0, asr #14 │ │ │ │ + addeq sl, r5, r8, ror r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1c67c │ │ │ │ + bl 0xfec1c744 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f54c8 │ │ │ │ + bl 0x3f5590 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ mvnspl pc, r0, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cdcb0 │ │ │ │ + bl 0x3cdd78 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - ldc2 7, cr15, [r0], #556 @ 0x22c │ │ │ │ + mcrr2 7, 8, pc, ip, cr11 @ │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq sl, r5, r8, ror #13 │ │ │ │ + addeq sl, r5, r0, lsr #12 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1c6d4 │ │ │ │ + bl 0xfec1c79c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f5520 │ │ │ │ + bl 0x3f55e8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ bicvc pc, r0, r0, asr #12 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cdd08 │ │ │ │ + bl 0x3cddd0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - stc2 7, cr15, [r4], {139} @ 0x8b │ │ │ │ + stc2 7, cr15, [r0], #-556 @ 0xfffffdd4 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - umulleq sl, r5, r0, r6 │ │ │ │ + addeq sl, r5, r8, asr #11 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1c72c │ │ │ │ + bl 0xfec1c7f4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f5578 │ │ │ │ + bl 0x3f5640 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmppeq r4, r1, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cdd60 │ │ │ │ + bl 0x3cde28 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - mrrc2 7, 8, pc, r8, cr11 @ │ │ │ │ + blx 0xffe0345e │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq sl, r5, r8, lsr r6 │ │ │ │ + addeq sl, r5, r0, ror r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1c784 │ │ │ │ + bl 0xfec1c84c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f55d0 │ │ │ │ + bl 0x3f5698 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ biceq pc, r8, r1, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cddb8 │ │ │ │ + bl 0x3cde80 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - stc2 7, cr15, [ip], #-556 @ 0xfffffdd4 │ │ │ │ + blx 0xff3034b6 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq sl, r5, r0, ror #11 │ │ │ │ + addeq sl, r5, r8, lsl r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1c7dc │ │ │ │ + bl 0xfec1c8a4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f5628 │ │ │ │ + bl 0x3f56f0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ tstpvc r0, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cde10 │ │ │ │ + bl 0x3cded8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - stc2 7, cr15, [r0], {139} @ 0x8b │ │ │ │ + blx 0xfe80350e │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq sl, r5, r8, lsl #11 │ │ │ │ + addeq sl, r5, r0, asr #9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1c834 │ │ │ │ + bl 0xfec1c8fc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f5680 │ │ │ │ + bl 0x3f5748 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ orrsvc pc, r4, fp, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cde68 │ │ │ │ + bl 0x3cdf30 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xff60349e │ │ │ │ + blx 0x1d03566 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq sl, r5, r0, lsr r5 │ │ │ │ + addeq sl, r5, r8, ror #8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1c88c │ │ │ │ + bl 0xfec1c954 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f56d8 │ │ │ │ + bl 0x3f57a0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ tstpvs r8, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cdec0 │ │ │ │ + bl 0x3cdf88 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xfeb034f6 │ │ │ │ + blx 0x12035be │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - ldrdeq sl, [r5], r8 │ │ │ │ + addeq sl, r5, r0, lsl r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1c8e4 │ │ │ │ + bl 0xfec1c9ac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f5730 │ │ │ │ + bl 0x3f57f8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ orrvs pc, ip, fp, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cdf18 │ │ │ │ + bl 0x3cdfe0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0x200354e │ │ │ │ + blx 0x703616 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq sl, r5, r0, lsl #9 │ │ │ │ + @ instruction: 0x0085a3b8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1c93c │ │ │ │ + bl 0xfec1ca04 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f5788 │ │ │ │ + bl 0x3f5850 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ @ instruction: 0x31a8f64e │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cdf70 │ │ │ │ + bl 0x3ce038 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0x15035a6 │ │ │ │ + blx 0xffc0366c │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq sl, r5, r8, lsr #8 │ │ │ │ + addeq sl, r5, r0, ror #6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1c994 │ │ │ │ + bl 0xfec1ca5c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f57e0 │ │ │ │ + bl 0x3f58a8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ msrmi R12_fiq, lr │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cdfc8 │ │ │ │ + bl 0x3ce090 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xa035fe │ │ │ │ + blx 0xff1036c4 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - ldrdeq sl, [r5], r0 │ │ │ │ + addeq sl, r5, r8, lsl #6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1c9ec │ │ │ │ + bl 0xfec1cab4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f5838 │ │ │ │ + bl 0x3f5900 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ asrsmi pc, lr, #12 @ │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3ce020 │ │ │ │ + bl 0x3ce0e8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xfff03654 │ │ │ │ + blx 0xfe60371c │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq sl, r5, r8, ror r3 │ │ │ │ + @ instruction: 0x0085a2b0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1ca44 │ │ │ │ + bl 0xfec1cb0c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f5890 │ │ │ │ + bl 0x3f5958 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ msrpl (UNDEF: 108), r1 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3ce078 │ │ │ │ + bl 0x3ce140 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xff4036ac │ │ │ │ + blx 0x1b03774 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq sl, r5, r0, lsr #6 │ │ │ │ + addeq sl, r5, r8, asr r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1ca9c │ │ │ │ + bl 0xfec1cb64 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f58e8 │ │ │ │ + bl 0x3f59b0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ orrseq pc, r0, lr, asr #12 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3ce0d0 │ │ │ │ + bl 0x3ce198 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xfe903704 │ │ │ │ + blx 0x10037cc │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq sl, r5, r8, asr #5 │ │ │ │ + addeq sl, r5, r0, lsl #4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1caf4 │ │ │ │ + bl 0xfec1cbbc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f5940 │ │ │ │ + bl 0x3f5a08 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ tstpne r4, lr, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3ce128 │ │ │ │ + bl 0x3ce1f0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0x1e0375c │ │ │ │ + blx 0x503824 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq sl, r5, r0, ror r2 │ │ │ │ + addeq sl, r5, r8, lsr #3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1cb4c │ │ │ │ + bl 0xfec1cc14 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f5998 │ │ │ │ + bl 0x3f5a60 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ orrsne pc, r8, lr, asr #12 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3ce180 │ │ │ │ + bl 0x3ce248 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0x13037b4 │ │ │ │ + @ instruction: 0xf9e4f78b │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq sl, r5, r8, lsl r2 │ │ │ │ + addeq sl, r5, r0, asr r1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1cba4 │ │ │ │ + bl 0xfec1cc6c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f59f0 │ │ │ │ + bl 0x3f5ab8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmppvc r8, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3ce1d8 │ │ │ │ + bl 0x3ce2a0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0x80380c │ │ │ │ + @ instruction: 0xf9b8f78b │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq sl, r5, r0, asr #3 │ │ │ │ + strdeq sl, [r5], r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1cbfc │ │ │ │ + bl 0xfec1ccc4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f5a48 │ │ │ │ + bl 0x3f5b10 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ bicvc pc, ip, sp, asr #12 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3ce230 │ │ │ │ + bl 0x3ce2f8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf9f0f78b │ │ │ │ + @ instruction: 0xf98cf78b │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq sl, r5, r8, ror #2 │ │ │ │ + addeq sl, r5, r0, lsr #1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1cc54 │ │ │ │ + bl 0xfec1cd1c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f5aa0 │ │ │ │ + bl 0x3f5b68 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmppeq r0, lr, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3ce288 │ │ │ │ + bl 0x3ce350 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf9c4f78b │ │ │ │ + @ instruction: 0xf960f78b │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq sl, r5, r0, lsl r1 │ │ │ │ + addeq sl, r5, r8, asr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1ccac │ │ │ │ + bl 0xfec1cd74 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f5af8 │ │ │ │ + bl 0x3f5bc0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ teqpmi r0, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3ce2e0 │ │ │ │ + bl 0x3ce3a8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf998f78b │ │ │ │ + @ instruction: 0xf934f78b │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - strheq sl, [r5], r8 │ │ │ │ + strdeq r9, [r5], r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1cd04 │ │ │ │ + bl 0xfec1cdcc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f5b50 │ │ │ │ + bl 0x3f5c18 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ @ instruction: 0x41b4f64d │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3ce338 │ │ │ │ + bl 0x3ce400 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf96cf78b │ │ │ │ + @ instruction: 0xf908f78b │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq sl, r5, r0, rrx │ │ │ │ + umulleq r9, r5, r8, pc @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1cd5c │ │ │ │ + bl 0xfec1ce24 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f5ba8 │ │ │ │ + bl 0x3f5c70 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ teqppl r8, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3ce390 │ │ │ │ + bl 0x3ce458 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf940f78b │ │ │ │ + @ instruction: 0xf8dcf78b │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq sl, r5, r8 │ │ │ │ + addeq r9, r5, r0, asr #30 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1cdb4 │ │ │ │ + bl 0xfec1ce7c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f5c00 │ │ │ │ + bl 0x3f5cc8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ msrcc (UNDEF: 96), r0 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3ce3e8 │ │ │ │ + bl 0x3ce4b0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf914f78b │ │ │ │ + @ instruction: 0xf8b0f78b │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0x00859fb0 │ │ │ │ + addeq r9, r5, r8, ror #29 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1ce0c │ │ │ │ + bl 0xfec1ced4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f5c58 │ │ │ │ + bl 0x3f5d20 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ mvncc pc, r0, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3ce440 │ │ │ │ + bl 0x3ce508 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf8e8f78b │ │ │ │ + @ instruction: 0xf884f78b │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r9, r5, r8, asr pc │ │ │ │ + umulleq r9, r5, r0, lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1ce64 │ │ │ │ + bl 0xfec1cf2c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f5cb0 │ │ │ │ + bl 0x3f5d78 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ msrmi (UNDEF: 104), r0 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3ce498 │ │ │ │ + bl 0x3ce560 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf8bcf78b │ │ │ │ + @ instruction: 0xf858f78b │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r9, r5, r0, lsl #30 │ │ │ │ + addeq r9, r5, r8, lsr lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1cebc │ │ │ │ + bl 0xfec1cf84 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f5d08 │ │ │ │ + bl 0x3f5dd0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmppvc r0, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3ce4f0 │ │ │ │ + bl 0x3ce5b8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf890f78b │ │ │ │ + @ instruction: 0xf82cf78b │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r9, r5, r8, lsr #29 │ │ │ │ + addeq r9, r5, r0, ror #27 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1cf14 │ │ │ │ + bl 0xfec1cfdc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f5d60 │ │ │ │ + bl 0x3f5e28 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ bicsvc pc, r4, fp, asr #12 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3ce548 │ │ │ │ + bl 0x3ce610 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf864f78b │ │ │ │ + @ instruction: 0xf800f78b │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r9, r5, r0, asr lr │ │ │ │ + addeq r9, r5, r8, lsl #27 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1cf6c │ │ │ │ + bl 0xfec1d034 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f5db8 │ │ │ │ + bl 0x3f5e80 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmpppl r0, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3ce5a0 │ │ │ │ + bl 0x3ce668 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf838f78b │ │ │ │ + @ instruction: 0xffd4f78a │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - strdeq r9, [r5], r8 │ │ │ │ + addeq r9, r5, r0, lsr sp │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1cfc4 │ │ │ │ + bl 0xfec1d08c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f5e10 │ │ │ │ + bl 0x3f5ed8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ bicpl pc, r4, fp, asr #12 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3ce5f8 │ │ │ │ + bl 0x3ce6c0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf80cf78b │ │ │ │ + @ instruction: 0xffa8f78a │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r9, r5, r0, lsr #27 │ │ │ │ + ldrdeq r9, [r5], r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1d01c │ │ │ │ + bl 0xfec1d0e4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f5e68 │ │ │ │ + bl 0x3f5f30 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ teqpmi r8, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3ce650 │ │ │ │ + bl 0x3ce718 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xffe0f78a │ │ │ │ + @ instruction: 0xff7cf78a │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r9, r5, r8, asr #26 │ │ │ │ + addeq r9, r5, r0, lsl #25 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1d074 │ │ │ │ + bl 0xfec1d13c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f5ec0 │ │ │ │ + bl 0x3f5f88 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ @ instruction: 0x41bcf64b │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3ce6a8 │ │ │ │ + bl 0x3ce770 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xffb4f78a │ │ │ │ + @ instruction: 0xff50f78a │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - strdeq r9, [r5], r0 │ │ │ │ + addeq r9, r5, r8, lsr #24 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1d0cc │ │ │ │ + bl 0xfec1d194 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f5f18 │ │ │ │ + bl 0x3f5fe0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmppcs r0, r2, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3ce700 │ │ │ │ + bl 0x3ce7c8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xff88f78a │ │ │ │ + @ instruction: 0xff24f78a │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - umulleq r9, r5, r8, ip │ │ │ │ + ldrdeq r9, [r5], r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1d124 │ │ │ │ + bl 0xfec1d1ec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f5f70 │ │ │ │ + bl 0x3f6038 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ bicscs pc, r4, r2, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3ce758 │ │ │ │ + bl 0x3ce820 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xff5cf78a │ │ │ │ + cdp2 7, 15, cr15, cr8, cr10, {4} │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r9, r5, r0, asr #24 │ │ │ │ + addeq r9, r5, r8, ror fp │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1d17c │ │ │ │ + bl 0xfec1d244 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f5fc8 │ │ │ │ + bl 0x3f6090 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmppcc r8, r2, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3ce7b0 │ │ │ │ + bl 0x3ce878 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xff30f78a │ │ │ │ + cdp2 7, 12, cr15, cr12, cr10, {4} │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r9, r5, r8, ror #23 │ │ │ │ + addeq r9, r5, r0, lsr #22 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1d1d4 │ │ │ │ + bl 0xfec1d29c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f6020 │ │ │ │ + bl 0x3f60e8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ bicscc pc, ip, r2, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3ce808 │ │ │ │ + bl 0x3ce8d0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xff04f78a │ │ │ │ + cdp2 7, 10, cr15, cr0, cr10, {4} │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - umulleq r9, r5, r0, fp │ │ │ │ + addeq r9, r5, r8, asr #21 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1d22c │ │ │ │ + bl 0xfec1d2f4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f6078 │ │ │ │ + bl 0x3f6140 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ msrmi R8_usr, r1 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3ce860 │ │ │ │ + bl 0x3ce928 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - cdp2 7, 13, cr15, cr8, cr10, {4} │ │ │ │ + cdp2 7, 7, cr15, cr4, cr10, {4} │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r9, r5, r8, lsr fp │ │ │ │ + addeq r9, r5, r0, ror sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1d284 │ │ │ │ + bl 0xfec1d34c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f60d0 │ │ │ │ + bl 0x3f6198 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ teqpvs r0, r1, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3ce8b8 │ │ │ │ + bl 0x3ce980 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - cdp2 7, 10, cr15, cr12, cr10, {4} │ │ │ │ + cdp2 7, 4, cr15, cr8, cr10, {4} │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r9, r5, r0, ror #21 │ │ │ │ + addeq r9, r5, r8, lsl sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1d2dc │ │ │ │ + bl 0xfec1d3a4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f6128 │ │ │ │ + bl 0x3f61f0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ orrscc pc, ip, r1, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3ce910 │ │ │ │ + bl 0x3ce9d8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - cdp2 7, 8, cr15, cr0, cr10, {4} │ │ │ │ + cdp2 7, 1, cr15, cr12, cr10, {4} │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r9, r5, r8, lsl #21 │ │ │ │ + addeq r9, r5, r0, asr #19 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1d334 │ │ │ │ + bl 0xfec1d3fc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f6180 │ │ │ │ + bl 0x3f6248 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ @ instruction: 0x51acf241 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3ce968 │ │ │ │ + bl 0x3cea30 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - cdp2 7, 5, cr15, cr4, cr10, {4} │ │ │ │ + ldc2l 7, cr15, [r0, #552]! @ 0x228 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r9, r5, r0, lsr sl │ │ │ │ + addeq r9, r5, r8, ror #18 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1d38c │ │ │ │ + bl 0xfec1d454 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f61d8 │ │ │ │ + bl 0x3f62a0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ tstpcc r8, r1, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3ce9c0 │ │ │ │ + bl 0x3cea88 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - cdp2 7, 2, cr15, cr8, cr10, {4} │ │ │ │ + stc2l 7, cr15, [r4, #552] @ 0x228 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - ldrdeq r9, [r5], r8 │ │ │ │ + addeq r9, r5, r0, lsl r9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1d3e4 │ │ │ │ + bl 0xfec1d4ac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f6230 │ │ │ │ + bl 0x3f62f8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ msrpl R8_fiq, r1 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cea18 │ │ │ │ + bl 0x3ceae0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - ldc2l 7, cr15, [ip, #552]! @ 0x228 │ │ │ │ + ldc2 7, cr15, [r8, #552] @ 0x228 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r9, r5, r0, lsl #19 │ │ │ │ + @ instruction: 0x008598b8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1d43c │ │ │ │ + bl 0xfec1d504 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f6288 │ │ │ │ + bl 0x3f6350 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ orrscs pc, r4, r1, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cea70 │ │ │ │ + bl 0x3ceb38 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - ldc2l 7, cr15, [r0, #552] @ 0x228 │ │ │ │ + stc2l 7, cr15, [ip, #-552]! @ 0xfffffdd8 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r9, r5, r8, lsr #18 │ │ │ │ + addeq r9, r5, r0, ror #16 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1d494 │ │ │ │ + bl 0xfec1d55c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f62e0 │ │ │ │ + bl 0x3f63a8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ @ instruction: 0x41a4f241 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3ceac8 │ │ │ │ + bl 0x3ceb90 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - stc2 7, cr15, [r4, #552]! @ 0x228 │ │ │ │ + stc2l 7, cr15, [r0, #-552] @ 0xfffffdd8 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - ldrdeq r9, [r5], r0 │ │ │ │ + addeq r9, r5, r8, lsl #16 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1d4ec │ │ │ │ + bl 0xfec1d5b4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f6338 │ │ │ │ + bl 0x3f6400 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ orrcc pc, ip, r5, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3ceb20 │ │ │ │ + bl 0x3cebe8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - ldc2l 7, cr15, [r8, #-552]! @ 0xfffffdd8 │ │ │ │ + ldc2 7, cr15, [r4, #-552] @ 0xfffffdd8 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r9, r5, r8, ror r8 │ │ │ │ + @ instruction: 0x008597b0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1d544 │ │ │ │ + bl 0xfec1d60c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f6390 │ │ │ │ + bl 0x3f6458 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ tstpmi r0, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3ceb78 │ │ │ │ + bl 0x3cec40 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - stc2l 7, cr15, [ip, #-552] @ 0xfffffdd8 │ │ │ │ + stc2l 7, cr15, [r8], #552 @ 0x228 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r9, r5, r0, lsr #16 │ │ │ │ + addeq r9, r5, r8, asr r7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1d59c │ │ │ │ + bl 0xfec1d664 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f63e8 │ │ │ │ + bl 0x3f64b0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ orrsmi pc, r4, r5, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cebd0 │ │ │ │ + bl 0x3cec98 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - stc2 7, cr15, [r0, #-552]! @ 0xfffffdd8 │ │ │ │ + ldc2 7, cr15, [ip], #552 @ 0x228 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r9, r5, r8, asr #15 │ │ │ │ + addeq r9, r5, r0, lsl #14 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1d5f4 │ │ │ │ + bl 0xfec1d6bc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f6440 │ │ │ │ + bl 0x3f6508 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ tstpcs r0, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cec28 │ │ │ │ + bl 0x3cecf0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - ldc2l 7, cr15, [r4], #552 @ 0x228 │ │ │ │ + ldc2 7, cr15, [r0], {138} @ 0x8a │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r9, r5, r0, ror r7 │ │ │ │ + addeq r9, r5, r8, lsr #13 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1d64c │ │ │ │ + bl 0xfec1d714 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f6498 │ │ │ │ + bl 0x3f6560 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ orrcs pc, r4, r5, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cec80 │ │ │ │ + bl 0x3ced48 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - stc2l 7, cr15, [r8], {138} @ 0x8a │ │ │ │ + stc2l 7, cr15, [r4], #-552 @ 0xfffffdd8 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r9, r5, r8, lsl r7 │ │ │ │ + addeq r9, r5, r0, asr r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1d6a4 │ │ │ │ + bl 0xfec1d76c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f64f0 │ │ │ │ + bl 0x3f65b8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ tstpcc r8, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cecd8 │ │ │ │ + bl 0x3ceda0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - ldc2 7, cr15, [ip], {138} @ 0x8a │ │ │ │ + ldc2 7, cr15, [r8], #-552 @ 0xfffffdd8 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r9, r5, r0, asr #13 │ │ │ │ + strdeq r9, [r5], r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1d6fc │ │ │ │ + bl 0xfec1d7c4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f6548 │ │ │ │ + bl 0x3f6610 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ msrvc (UNDEF: 104), r5 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3ced30 │ │ │ │ + bl 0x3cedf8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - ldc2l 7, cr15, [r0], #-552 @ 0xfffffdd8 │ │ │ │ + stc2 7, cr15, [ip], {138} @ 0x8a │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r9, r5, r8, ror #12 │ │ │ │ + addeq r9, r5, r0, lsr #11 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1d754 │ │ │ │ + bl 0xfec1d81c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f65a0 │ │ │ │ + bl 0x3f6668 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ mvnvc pc, r5, asr #12 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3ced88 │ │ │ │ + bl 0x3cee50 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - mcrr2 7, 8, pc, r4, cr10 @ │ │ │ │ + blx 0xff904482 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r9, r5, r0, lsl r6 │ │ │ │ + addeq r9, r5, r8, asr #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1d7ac │ │ │ │ + bl 0xfec1d874 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f65f8 │ │ │ │ + bl 0x3f66c0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmnpeq r0, r6, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3cede0 │ │ │ │ + bl 0x3ceea8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - ldc2 7, cr15, [r8], {138} @ 0x8a │ │ │ │ + blx 0xfee044da │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0x008595b8 │ │ │ │ + strdeq r9, [r5], r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec1d804 │ │ │ │ + bl 0xfec1d8cc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf64d0fe0 │ │ │ │ - vsubw.s8 , q8, d8 │ │ │ │ + vrsra.s64 d18, d8, #64 │ │ │ │ addlt r0, r6, r4, lsr r3 │ │ │ │ ldmdavc r8, {r2, r9, sl, lr}^ │ │ │ │ smlabtcs r4, sp, r9, lr │ │ │ │ - @ instruction: 0xf876f78a │ │ │ │ + @ instruction: 0xf812f78a │ │ │ │ vmov.32 r4, d13[0] │ │ │ │ - bls 0x1fa3e8 │ │ │ │ + bls 0x1fa4b0 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf85c9905 │ │ │ │ ldrmi r3, [r8], #-3 │ │ │ │ andls r4, r2, r9, lsl r4 │ │ │ │ stmib sp, {r3, r4, r7, fp, ip}^ │ │ │ │ vhadd.s8 d17, d1, d0 │ │ │ │ vaddw.s8 , q8, d12 │ │ │ │ strtmi r0, [r3], #-403 @ 0xfffffe6d │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - blx 0xffa0447a │ │ │ │ + blx 0xfe104542 │ │ │ │ andcs fp, r0, r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r9, r5, ip, asr #10 │ │ │ │ + addeq r9, r5, r4, lsl #9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec1d870 │ │ │ │ + bl 0xfec1d938 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf64d0fe0 │ │ │ │ - vsubw.s8 , q8, d8 │ │ │ │ + vrsra.s64 d18, d8, #64 │ │ │ │ addlt r0, r6, r4, lsr r3 │ │ │ │ ldmdavc r8, {r2, r9, sl, lr}^ │ │ │ │ smlabtcs r4, sp, r9, lr │ │ │ │ - @ instruction: 0xf840f78a │ │ │ │ + @ instruction: 0xffdcf789 │ │ │ │ vmov.32 r4, d13[0] │ │ │ │ - bls 0x1fa454 │ │ │ │ + bls 0x1fa51c │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf85c9905 │ │ │ │ ldrmi r3, [r8], #-3 │ │ │ │ andls r4, r2, r9, lsl r4 │ │ │ │ stmib sp, {r3, r4, r7, fp, ip}^ │ │ │ │ vhadd.s8 d17, d1, d0 │ │ │ │ vorr.i32 d18, #0 @ 0x00000000 │ │ │ │ strtmi r0, [r3], #-403 @ 0xfffffe6d │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - blx 0xfec844e6 │ │ │ │ + blx 0x13845ae │ │ │ │ andcs fp, r0, r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r9, r5, r0, ror #9 │ │ │ │ + addeq r9, r5, r8, lsl r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1d8dc │ │ │ │ + bl 0xfec1d9a4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4ca6a4 │ │ │ │ + blmi 0x4ca76c │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d4, d3 │ │ │ │ vqdmulh.s d17, d16, d0[1] │ │ │ │ - bl 0x18994c │ │ │ │ + bl 0x189a14 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78a0000 │ │ │ │ - andlt pc, r3, r5, asr fp @ │ │ │ │ + strdlt pc, [r3], -r1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r9, r5, sl, lsl #9 │ │ │ │ + addeq r9, r5, r2, asr #7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1d930 │ │ │ │ + bl 0xfec1d9f8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4ca6f8 │ │ │ │ + blmi 0x4ca7c0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d4, d3 │ │ │ │ vqdmulh.s d18, d0, d0[2] │ │ │ │ - bl 0x1899a0 │ │ │ │ + bl 0x189a68 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78a0000 │ │ │ │ - andlt pc, r3, fp, lsr #22 │ │ │ │ + andlt pc, r3, r7, asr #21 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r9, r5, r6, lsr r4 │ │ │ │ + addeq r9, r5, lr, ror #6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1d984 │ │ │ │ + bl 0xfec1da4c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4ca74c │ │ │ │ + blmi 0x4ca814 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d4, d3 │ │ │ │ vqdmulh.s d18, d16, d0[3] │ │ │ │ - bl 0x1899f4 │ │ │ │ + bl 0x189abc │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78a0000 │ │ │ │ - andlt pc, r3, r1, lsl #22 │ │ │ │ + mullt r3, sp, sl │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r9, r5, r2, ror #7 │ │ │ │ + addeq r9, r5, sl, lsl r3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1d9d8 │ │ │ │ + bl 0xfec1daa0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4ca7a0 │ │ │ │ + blmi 0x4ca868 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d4, d3 │ │ │ │ vmov.i32 , #255 @ 0x000000ff │ │ │ │ - bl 0x189a48 │ │ │ │ + bl 0x189b10 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78a0000 │ │ │ │ - ldrdlt pc, [r3], -r7 │ │ │ │ + andlt pc, r3, r3, ror sl @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r9, r5, lr, lsl #7 │ │ │ │ + addeq r9, r5, r6, asr #5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1da2c │ │ │ │ + bl 0xfec1daf4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4ca7f4 │ │ │ │ + blmi 0x4ca8bc │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d4, d3 │ │ │ │ @ instruction: 0xf2c03cd4 │ │ │ │ - bl 0x189a9c │ │ │ │ + bl 0x189b64 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78a0000 │ │ │ │ - andlt pc, r3, sp, lsr #21 │ │ │ │ + andlt pc, r3, r9, asr #20 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r9, r5, sl, lsr r3 │ │ │ │ + addeq r9, r5, r2, ror r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1da80 │ │ │ │ + bl 0xfec1db48 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4ca848 │ │ │ │ + blmi 0x4ca910 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d4, d3 │ │ │ │ vmov.i32 q10, #2303 @ 0x000008ff │ │ │ │ - bl 0x189af0 │ │ │ │ + bl 0x189bb8 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78a0000 │ │ │ │ - andlt pc, r3, r3, lsl #21 │ │ │ │ + andlt pc, r3, pc, lsl sl @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r9, r5, r6, ror #5 │ │ │ │ + addeq r9, r5, lr, lsl r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1dad4 │ │ │ │ + bl 0xfec1db9c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4ca89c │ │ │ │ + blmi 0x4ca964 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6433003 │ │ │ │ @ instruction: 0xf2c03c94 │ │ │ │ - bl 0x189b44 │ │ │ │ + bl 0x189c0c │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78a0000 │ │ │ │ - andlt pc, r3, r9, asr sl @ │ │ │ │ + strdlt pc, [r3], -r5 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - umulleq r9, r5, r2, r2 │ │ │ │ + addeq r9, r5, sl, asr #3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1db28 │ │ │ │ + bl 0xfec1dbf0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4ca8f0 │ │ │ │ + blmi 0x4ca9b8 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6433003 │ │ │ │ vmov.i32 d20, #2303 @ 0x000008ff │ │ │ │ - bl 0x189b98 │ │ │ │ + bl 0x189c60 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78a0000 │ │ │ │ - andlt pc, r3, pc, lsr #20 │ │ │ │ + andlt pc, r3, fp, asr #19 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r9, r5, lr, lsr r2 │ │ │ │ + addeq r9, r5, r6, ror r1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1db7c │ │ │ │ + bl 0xfec1dc44 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4ca944 │ │ │ │ + blmi 0x4caa0c │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6433003 │ │ │ │ @ instruction: 0xf2c04c9c │ │ │ │ - bl 0x189bec │ │ │ │ + bl 0x189cb4 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78a0000 │ │ │ │ - andlt pc, r3, r5, lsl #20 │ │ │ │ + andlt pc, r3, r1, lsr #19 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r9, r5, sl, ror #3 │ │ │ │ + addeq r9, r5, r2, lsr #2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1dbd0 │ │ │ │ + bl 0xfec1dc98 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4ca998 │ │ │ │ + blmi 0x4caa60 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6433003 │ │ │ │ vmull.s8 , d0, d16 │ │ │ │ - bl 0x189c40 │ │ │ │ + bl 0x189d08 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78a0000 │ │ │ │ - ldrdlt pc, [r3], -fp │ │ │ │ + andlt pc, r3, r7, ror r9 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - umulleq r9, r5, r6, r1 │ │ │ │ + addeq r9, r5, lr, asr #1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1dc24 │ │ │ │ + bl 0xfec1dcec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4ca9ec │ │ │ │ + blmi 0x4caab4 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6433003 │ │ │ │ vmull.s8 , d16, d20 │ │ │ │ - bl 0x189c94 │ │ │ │ + bl 0x189d5c │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78a0000 │ │ │ │ - @ instruction: 0xb003f9b1 │ │ │ │ + andlt pc, r3, sp, asr #18 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r9, r5, r2, asr #2 │ │ │ │ + addeq r9, r5, sl, ror r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1dc78 │ │ │ │ + bl 0xfec1dd40 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4caa40 │ │ │ │ + blmi 0x4cab08 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6433003 │ │ │ │ vmull.s8 q11, d0, d24 │ │ │ │ - bl 0x189ce8 │ │ │ │ + bl 0x189db0 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78a0000 │ │ │ │ - andlt pc, r3, r7, lsl #19 │ │ │ │ + andlt pc, r3, r3, lsr #18 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r9, r5, lr, ror #1 │ │ │ │ + addeq r9, r5, r6, lsr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1dccc │ │ │ │ + bl 0xfec1dd94 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4caa94 │ │ │ │ + blmi 0x4cab5c │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6433003 │ │ │ │ vmull.s8 q11, d16, d28 │ │ │ │ - bl 0x189d3c │ │ │ │ + bl 0x189e04 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78a0000 │ │ │ │ - andlt pc, r3, sp, asr r9 @ │ │ │ │ + strdlt pc, [r3], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - umulleq r9, r5, sl, r0 │ │ │ │ + ldrdeq r8, [r5], r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1dd20 │ │ │ │ + bl 0xfec1dde8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4caae8 │ │ │ │ + blmi 0x4cabb0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6433003 │ │ │ │ vmvn.i32 d23, #255 @ 0x000000ff │ │ │ │ - bl 0x189d90 │ │ │ │ + bl 0x189e58 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78a0000 │ │ │ │ - andlt pc, r3, r3, lsr r9 @ │ │ │ │ + andlt pc, r3, pc, asr #17 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r9, r5, r6, asr #32 │ │ │ │ + addeq r8, r5, lr, ror pc │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1dd74 │ │ │ │ + bl 0xfec1de3c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cab3c │ │ │ │ + blmi 0x4cac04 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6433003 │ │ │ │ @ instruction: 0xf2c07cb4 │ │ │ │ - bl 0x189de4 │ │ │ │ + bl 0x189eac │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78a0000 │ │ │ │ - andlt pc, r3, r9, lsl #18 │ │ │ │ + andlt pc, r3, r5, lsr #17 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - strdeq r8, [r5], r2 │ │ │ │ + addeq r8, r5, sl, lsr #30 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1ddc8 │ │ │ │ + bl 0xfec1de90 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cab90 │ │ │ │ + blmi 0x4cac58 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d4, d3 │ │ │ │ vmvn.i32 d16, #2303 @ 0x000008ff │ │ │ │ - bl 0x189e38 │ │ │ │ + bl 0x189f00 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78a0000 │ │ │ │ - ldrdlt pc, [r3], -pc @ │ │ │ │ + andlt pc, r3, fp, ror r8 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - umulleq r8, r5, lr, pc @ │ │ │ │ + ldrdeq r8, [r5], r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1de1c │ │ │ │ + bl 0xfec1dee4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cabe4 │ │ │ │ + blmi 0x4cacac │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d4, d3 │ │ │ │ @ instruction: 0xf2c00cbc │ │ │ │ - bl 0x189e8c │ │ │ │ + bl 0x189f54 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78a0000 │ │ │ │ - @ instruction: 0xb003f8b5 │ │ │ │ + andlt pc, r3, r1, asr r8 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r8, r5, sl, asr #30 │ │ │ │ + addeq r8, r5, r2, lsl #29 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1de70 │ │ │ │ + bl 0xfec1df38 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cac38 │ │ │ │ + blmi 0x4cad00 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d4, d3 │ │ │ │ vqdmulh.s d17, d0, d0[0] │ │ │ │ - bl 0x189ee0 │ │ │ │ + bl 0x189fa8 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78a0000 │ │ │ │ - andlt pc, r3, fp, lsl #17 │ │ │ │ + andlt pc, r3, r7, lsr #16 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - strdeq r8, [r5], r6 │ │ │ │ + addeq r8, r5, lr, lsr #28 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1dec4 │ │ │ │ + bl 0xfec1df8c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cac8c │ │ │ │ + blmi 0x4cad54 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6443003 │ │ │ │ vmull.s8 , d0, d12 │ │ │ │ - bl 0x189f34 │ │ │ │ + bl 0x189ffc │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ - @ instruction: 0xf78a0000 │ │ │ │ - andlt pc, r3, r1, ror #16 │ │ │ │ + @ instruction: 0xf7890000 │ │ │ │ + strdlt pc, [r3], -sp │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r8, r5, r2, lsr #29 │ │ │ │ + ldrdeq r8, [r5], sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1df18 │ │ │ │ + bl 0xfec1dfe0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cace0 │ │ │ │ + blmi 0x4cada8 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6443003 │ │ │ │ @ instruction: 0xf2c03c90 │ │ │ │ - bl 0x189f88 │ │ │ │ + bl 0x18a050 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ - @ instruction: 0xf78a0000 │ │ │ │ - andlt pc, r3, r7, lsr r8 @ │ │ │ │ + @ instruction: 0xf7890000 │ │ │ │ + ldrdlt pc, [r3], -r3 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r8, r5, lr, asr #28 │ │ │ │ + addeq r8, r5, r6, lsl #27 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1df6c │ │ │ │ + bl 0xfec1e034 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cad34 │ │ │ │ + blmi 0x4cadfc │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6443003 │ │ │ │ vmov.i32 d20, #1279 @ 0x000004ff │ │ │ │ - bl 0x189fdc │ │ │ │ + bl 0x18a0a4 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ - @ instruction: 0xf78a0000 │ │ │ │ - andlt pc, r3, sp, lsl #16 │ │ │ │ + @ instruction: 0xf7890000 │ │ │ │ + andlt pc, r3, r9, lsr #31 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - strdeq r8, [r5], sl │ │ │ │ + addeq r8, r5, r2, lsr sp │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1dfc0 │ │ │ │ + bl 0xfec1e088 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cad88 │ │ │ │ + blmi 0x4cae50 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6443003 │ │ │ │ @ instruction: 0xf2c04c98 │ │ │ │ - bl 0x18a030 │ │ │ │ + bl 0x18a0f8 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7890000 │ │ │ │ - andlt pc, r3, r3, ror #31 │ │ │ │ + andlt pc, r3, pc, ror pc @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r8, r5, r6, lsr #27 │ │ │ │ + ldrdeq r8, [r5], lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1e014 │ │ │ │ + bl 0xfec1e0dc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4caddc │ │ │ │ + blmi 0x4caea4 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6443003 │ │ │ │ vmov.i32 d21, #3327 @ 0x00000cff │ │ │ │ - bl 0x18a084 │ │ │ │ + bl 0x18a14c │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7890000 │ │ │ │ - @ instruction: 0xb003ffb9 │ │ │ │ + andlt pc, r3, r5, asr pc @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r8, r5, r2, asr sp │ │ │ │ + addeq r8, r5, sl, lsl #25 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1e068 │ │ │ │ + bl 0xfec1e130 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cae30 │ │ │ │ + blmi 0x4caef8 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6443003 │ │ │ │ vmull.s8 , d16, d16 │ │ │ │ - bl 0x18a0d8 │ │ │ │ + bl 0x18a1a0 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7890000 │ │ │ │ - andlt pc, r3, pc, lsl #31 │ │ │ │ + andlt pc, r3, fp, lsr #30 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - strdeq r8, [r5], lr │ │ │ │ + addeq r8, r5, r6, lsr ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1e0bc │ │ │ │ + bl 0xfec1e184 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cae84 │ │ │ │ + blmi 0x4caf4c │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d4, d3 │ │ │ │ @ instruction: 0xf2c04cdc │ │ │ │ - bl 0x18a12c │ │ │ │ + bl 0x18a1f4 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7890000 │ │ │ │ - andlt pc, r3, r5, ror #30 │ │ │ │ + andlt pc, r3, r1, lsl #30 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r8, r5, sl, lsr #25 │ │ │ │ + addeq r8, r5, r2, ror #23 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1e110 │ │ │ │ + bl 0xfec1e1d8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4caed8 │ │ │ │ + blmi 0x4cafa0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d4, d3 │ │ │ │ vqdmulh.s d21, d0, d0[4] │ │ │ │ - bl 0x18a180 │ │ │ │ + bl 0x18a248 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7890000 │ │ │ │ - andlt pc, r3, fp, lsr pc @ │ │ │ │ + ldrdlt pc, [r3], -r7 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r8, r5, r6, asr ip │ │ │ │ + addeq r8, r5, lr, lsl #23 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1e164 │ │ │ │ + bl 0xfec1e22c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4caf2c │ │ │ │ + blmi 0x4caff4 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d4, d3 │ │ │ │ vqdmulh.s d21, d16, d0[5] │ │ │ │ - bl 0x18a1d4 │ │ │ │ + bl 0x18a29c │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7890000 │ │ │ │ - andlt pc, r3, r1, lsl pc @ │ │ │ │ + andlt pc, r3, sp, lsr #29 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r8, r5, r2, lsl #24 │ │ │ │ + addeq r8, r5, sl, lsr fp │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1e1b8 │ │ │ │ + bl 0xfec1e280 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4caf80 │ │ │ │ + blmi 0x4cb048 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d4, d3 │ │ │ │ vqdmulh.s d22, d0, d0[6] │ │ │ │ - bl 0x18a228 │ │ │ │ + bl 0x18a2f0 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7890000 │ │ │ │ - andlt pc, r3, r7, ror #29 │ │ │ │ + andlt pc, r3, r3, lsl #29 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r8, r5, lr, lsr #23 │ │ │ │ + addeq r8, r5, r6, ror #21 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1e20c │ │ │ │ + bl 0xfec1e2d4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cafd4 │ │ │ │ + blmi 0x4cb09c │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d4, d3 │ │ │ │ vqdmulh.s d22, d16, d0[7] │ │ │ │ - bl 0x18a27c │ │ │ │ + bl 0x18a344 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7890000 │ │ │ │ - @ instruction: 0xb003febd │ │ │ │ + andlt pc, r3, r9, asr lr @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r8, r5, sl, asr fp │ │ │ │ + umulleq r8, r5, r2, sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1e260 │ │ │ │ + bl 0xfec1e328 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cb028 │ │ │ │ + blmi 0x4cb0f0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d4, d3 │ │ │ │ vmvn.i32 , #255 @ 0x000000ff │ │ │ │ - bl 0x18a2d0 │ │ │ │ + bl 0x18a398 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7890000 │ │ │ │ - mullt r3, r3, lr │ │ │ │ + andlt pc, r3, pc, lsr #28 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r8, r5, r6, lsl #22 │ │ │ │ + addeq r8, r5, lr, lsr sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1e2b4 │ │ │ │ + bl 0xfec1e37c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cb07c │ │ │ │ + blmi 0x4cb144 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d4, d3 │ │ │ │ @ instruction: 0xf2c07cf4 │ │ │ │ - bl 0x18a324 │ │ │ │ + bl 0x18a3ec │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7890000 │ │ │ │ - andlt pc, r3, r9, ror #28 │ │ │ │ + andlt pc, r3, r5, lsl #28 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - @ instruction: 0x00858ab2 │ │ │ │ + addeq r8, r5, sl, ror #19 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1e308 │ │ │ │ + bl 0xfec1e3d0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cb0d0 │ │ │ │ + blmi 0x4cb198 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6443003 │ │ │ │ vmvn.i32 q8, #2303 @ 0x000008ff │ │ │ │ - bl 0x18a378 │ │ │ │ + bl 0x18a440 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7890000 │ │ │ │ - andlt pc, r3, pc, lsr lr @ │ │ │ │ + ldrdlt pc, [r3], -fp │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r8, r5, lr, asr sl │ │ │ │ + umulleq r8, r5, r6, r9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1e35c │ │ │ │ + bl 0xfec1e424 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cb124 │ │ │ │ + blmi 0x4cb1ec │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6443003 │ │ │ │ @ instruction: 0xf2c00cfc │ │ │ │ - bl 0x18a3cc │ │ │ │ + bl 0x18a494 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7890000 │ │ │ │ - andlt pc, r3, r5, lsl lr @ │ │ │ │ + @ instruction: 0xb003fdb1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r8, r5, sl, lsl #20 │ │ │ │ + addeq r8, r5, r2, asr #18 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1e3b0 │ │ │ │ + bl 0xfec1e478 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cb178 │ │ │ │ + blmi 0x4cb240 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6443003 │ │ │ │ vmull.s8 , d16, d0 │ │ │ │ - bl 0x18a420 │ │ │ │ + bl 0x18a4e8 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7890000 │ │ │ │ - andlt pc, r3, fp, ror #27 │ │ │ │ + andlt pc, r3, r7, lsl #27 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - @ instruction: 0x008589b6 │ │ │ │ + addeq r8, r5, lr, ror #17 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1e404 │ │ │ │ + bl 0xfec1e4cc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cb1cc │ │ │ │ + blmi 0x4cb294 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6443003 │ │ │ │ vmull.s8 q9, d0, d4 │ │ │ │ - bl 0x18a474 │ │ │ │ + bl 0x18a53c │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7890000 │ │ │ │ - andlt pc, r3, r1, asr #27 │ │ │ │ + andlt pc, r3, sp, asr sp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r8, r5, r2, ror #18 │ │ │ │ + umulleq r8, r5, sl, r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1e458 │ │ │ │ + bl 0xfec1e520 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cb220 │ │ │ │ + blmi 0x4cb2e8 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6443003 │ │ │ │ vmull.s8 q9, d16, d8 │ │ │ │ - bl 0x18a4c8 │ │ │ │ + bl 0x18a590 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7890000 │ │ │ │ - mullt r3, r7, sp │ │ │ │ + andlt pc, r3, r3, lsr sp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r8, r5, lr, lsl #18 │ │ │ │ + addeq r8, r5, r6, asr #16 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1e4ac │ │ │ │ + bl 0xfec1e574 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cb274 │ │ │ │ + blmi 0x4cb33c │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d6, d3 │ │ │ │ @ instruction: 0xf2c00cb4 │ │ │ │ - bl 0x18a51c │ │ │ │ + bl 0x18a5e4 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7890000 │ │ │ │ - andlt pc, r3, sp, ror #26 │ │ │ │ + andlt pc, r3, r9, lsl #26 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - @ instruction: 0x008588ba │ │ │ │ + strdeq r8, [r5], r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1e500 │ │ │ │ + bl 0xfec1e5c8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cb2c8 │ │ │ │ + blmi 0x4cb390 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d6, d3 │ │ │ │ @ instruction: 0xf2c01cbc │ │ │ │ - bl 0x18a570 │ │ │ │ + bl 0x18a638 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7890000 │ │ │ │ - andlt pc, r3, r3, asr #26 │ │ │ │ + ldrdlt pc, [r3], -pc @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r8, r5, r6, ror #16 │ │ │ │ + umulleq r8, r5, lr, r7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1e554 │ │ │ │ + bl 0xfec1e61c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cb31c │ │ │ │ + blmi 0x4cb3e4 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6453003 │ │ │ │ vmull.s8 q11, d16, d20 │ │ │ │ - bl 0x18a5c4 │ │ │ │ + bl 0x18a68c │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7890000 │ │ │ │ - andlt pc, r3, r9, lsl sp @ │ │ │ │ + @ instruction: 0xb003fcb5 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r8, r5, r2, lsl r8 │ │ │ │ + addeq r8, r5, sl, asr #14 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1e5a8 │ │ │ │ + bl 0xfec1e670 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cb370 │ │ │ │ + blmi 0x4cb438 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d6, d3 │ │ │ │ vmvn.i32 d16, #255 @ 0x000000ff │ │ │ │ - bl 0x18a618 │ │ │ │ + bl 0x18a6e0 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7890000 │ │ │ │ - andlt pc, r3, pc, ror #25 │ │ │ │ + andlt pc, r3, fp, lsl #25 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - @ instruction: 0x008587be │ │ │ │ + strdeq r8, [r5], r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1e5fc │ │ │ │ + bl 0xfec1e6c4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cb3c4 │ │ │ │ + blmi 0x4cb48c │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d6, d3 │ │ │ │ vmvn.i32 d17, #2303 @ 0x000008ff │ │ │ │ - bl 0x18a66c │ │ │ │ + bl 0x18a734 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7890000 │ │ │ │ - andlt pc, r3, r5, asr #25 │ │ │ │ + andlt pc, r3, r1, ror #24 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r8, r5, sl, ror #14 │ │ │ │ + addeq r8, r5, r2, lsr #13 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1e650 │ │ │ │ + bl 0xfec1e718 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cb418 │ │ │ │ + blmi 0x4cb4e0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6453003 │ │ │ │ vmull.s8 q11, d0, d16 │ │ │ │ - bl 0x18a6c0 │ │ │ │ + bl 0x18a788 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7890000 │ │ │ │ - mullt r3, fp, ip │ │ │ │ + andlt pc, r3, r7, lsr ip @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r8, r5, r6, lsl r7 │ │ │ │ + addeq r8, r5, lr, asr #12 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1e6a4 │ │ │ │ + bl 0xfec1e76c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cb46c │ │ │ │ + blmi 0x4cb534 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6453003 │ │ │ │ vmull.s8 , d0, d24 │ │ │ │ - bl 0x18a714 │ │ │ │ + bl 0x18a7dc │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7890000 │ │ │ │ - andlt pc, r3, r1, ror ip @ │ │ │ │ + andlt pc, r3, sp, lsl #24 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r8, r5, r2, asr #13 │ │ │ │ + strdeq r8, [r5], sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1e6f8 │ │ │ │ + bl 0xfec1e7c0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cb4c0 │ │ │ │ + blmi 0x4cb588 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6453003 │ │ │ │ vmull.s8 , d16, d28 │ │ │ │ - bl 0x18a768 │ │ │ │ + bl 0x18a830 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7890000 │ │ │ │ - andlt pc, r3, r7, asr #24 │ │ │ │ + andlt pc, r3, r3, ror #23 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r8, r5, lr, ror #12 │ │ │ │ + addeq r8, r5, r6, lsr #11 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1e74c │ │ │ │ + bl 0xfec1e814 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cb514 │ │ │ │ + blmi 0x4cb5dc │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6453003 │ │ │ │ @ instruction: 0xf2c05c9c │ │ │ │ - bl 0x18a7bc │ │ │ │ + bl 0x18a884 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7890000 │ │ │ │ - andlt pc, r3, sp, lsl ip @ │ │ │ │ + @ instruction: 0xb003fbb9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r8, r5, sl, lsl r6 │ │ │ │ + addeq r8, r5, r2, asr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1e7a0 │ │ │ │ + bl 0xfec1e868 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cb568 │ │ │ │ + blmi 0x4cb630 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d6, d3 │ │ │ │ vqdmulh.s d19, d16, d0[3] │ │ │ │ - bl 0x18a810 │ │ │ │ + bl 0x18a8d8 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7890000 │ │ │ │ - strdlt pc, [r3], -r3 │ │ │ │ + andlt pc, r3, pc, lsl #23 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r8, r5, r6, asr #11 │ │ │ │ + strdeq r8, [r5], lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1e7f4 │ │ │ │ + bl 0xfec1e8bc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cb5bc │ │ │ │ + blmi 0x4cb684 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d6, d3 │ │ │ │ vqdmulh.s d18, d0, d0[0] │ │ │ │ - bl 0x18a864 │ │ │ │ + bl 0x18a92c │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7890000 │ │ │ │ - andlt pc, r3, r9, asr #23 │ │ │ │ + andlt pc, r3, r5, ror #22 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r8, r5, r2, ror r5 │ │ │ │ + addeq r8, r5, sl, lsr #9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1e848 │ │ │ │ + bl 0xfec1e910 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cb610 │ │ │ │ + blmi 0x4cb6d8 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d6, d3 │ │ │ │ vmov.i32 q10, #255 @ 0x000000ff │ │ │ │ - bl 0x18a8b8 │ │ │ │ + bl 0x18a980 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7890000 │ │ │ │ - mullt r3, pc, fp @ │ │ │ │ + andlt pc, r3, fp, lsr fp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r8, r5, lr, lsl r5 │ │ │ │ + addeq r8, r5, r6, asr r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1e89c │ │ │ │ + bl 0xfec1e964 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cb664 │ │ │ │ + blmi 0x4cb72c │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d6, d3 │ │ │ │ vqdmulh.s d18, d16, d0[1] │ │ │ │ - bl 0x18a90c │ │ │ │ + bl 0x18a9d4 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7890000 │ │ │ │ - andlt pc, r3, r5, ror fp @ │ │ │ │ + andlt pc, r3, r1, lsl fp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r8, r5, sl, asr #9 │ │ │ │ + addeq r8, r5, r2, lsl #8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1e8f0 │ │ │ │ + bl 0xfec1e9b8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cb6b8 │ │ │ │ + blmi 0x4cb780 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d6, d3 │ │ │ │ @ instruction: 0xf2c04cd4 │ │ │ │ - bl 0x18a960 │ │ │ │ + bl 0x18aa28 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7890000 │ │ │ │ - andlt pc, r3, fp, asr #22 │ │ │ │ + andlt pc, r3, r7, ror #21 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r8, r5, r6, ror r4 │ │ │ │ + addeq r8, r5, lr, lsr #7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1e944 │ │ │ │ + bl 0xfec1ea0c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cb70c │ │ │ │ + blmi 0x4cb7d4 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d6, d3 │ │ │ │ vqdmulh.s d19, d0, d0[2] │ │ │ │ - bl 0x18a9b4 │ │ │ │ + bl 0x18aa7c │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7890000 │ │ │ │ - andlt pc, r3, r1, lsr #22 │ │ │ │ + @ instruction: 0xb003fabd │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r8, r5, r2, lsr #8 │ │ │ │ + addeq r8, r5, sl, asr r3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1e998 │ │ │ │ + bl 0xfec1ea60 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cb760 │ │ │ │ + blmi 0x4cb828 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d2, d3 │ │ │ │ vqdmulh.s d17, d16, d0[3] │ │ │ │ - bl 0x18aa08 │ │ │ │ + bl 0x18aad0 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7890000 │ │ │ │ - strdlt pc, [r3], -r7 │ │ │ │ + mullt r3, r3, sl │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r8, r5, lr, asr #7 │ │ │ │ + addeq r8, r5, r6, lsl #6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1e9ec │ │ │ │ + bl 0xfec1eab4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cb7b4 │ │ │ │ + blmi 0x4cb87c │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6413003 │ │ │ │ vmull.s8 , d0, d24 │ │ │ │ - bl 0x18aa5c │ │ │ │ + bl 0x18ab24 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7890000 │ │ │ │ - andlt pc, r3, sp, asr #21 │ │ │ │ + andlt pc, r3, r9, ror #20 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r8, r5, sl, ror r3 │ │ │ │ + @ instruction: 0x008582b2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1ea40 │ │ │ │ + bl 0xfec1eb08 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cb808 │ │ │ │ + blmi 0x4cb8d0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6413003 │ │ │ │ vmull.s8 , d16, d28 │ │ │ │ - bl 0x18aab0 │ │ │ │ + bl 0x18ab78 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7890000 │ │ │ │ - andlt pc, r3, r3, lsr #21 │ │ │ │ + andlt pc, r3, pc, lsr sl @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r8, r5, r6, lsr #6 │ │ │ │ + addeq r8, r5, lr, asr r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1ea94 │ │ │ │ + bl 0xfec1eb5c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cb85c │ │ │ │ + blmi 0x4cb924 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6413003 │ │ │ │ vmov.i32 d19, #2303 @ 0x000008ff │ │ │ │ - bl 0x18ab04 │ │ │ │ + bl 0x18abcc │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7890000 │ │ │ │ - andlt pc, r3, r9, ror sl @ │ │ │ │ + andlt pc, r3, r5, lsl sl @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - ldrdeq r8, [r5], r2 │ │ │ │ + addeq r8, r5, sl, lsl #4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1eae8 │ │ │ │ + bl 0xfec1ebb0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cb8b0 │ │ │ │ + blmi 0x4cb978 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6413003 │ │ │ │ @ instruction: 0xf2c03c9c │ │ │ │ - bl 0x18ab58 │ │ │ │ + bl 0x18ac20 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7890000 │ │ │ │ - andlt pc, r3, pc, asr #20 │ │ │ │ + andlt pc, r3, fp, ror #19 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r8, r5, lr, ror r2 │ │ │ │ + @ instruction: 0x008581b6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1eb3c │ │ │ │ + bl 0xfec1ec04 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cb904 │ │ │ │ + blmi 0x4cb9cc │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d2, d3 │ │ │ │ vqdmulh.s d21, d16, d0[7] │ │ │ │ - bl 0x18abac │ │ │ │ + bl 0x18ac74 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7890000 │ │ │ │ - andlt pc, r3, r5, lsr #20 │ │ │ │ + andlt pc, r3, r1, asr #19 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r8, r5, sl, lsr #4 │ │ │ │ + addeq r8, r5, r2, ror #2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1eb90 │ │ │ │ + bl 0xfec1ec58 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cb958 │ │ │ │ + blmi 0x4cba20 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d2, d3 │ │ │ │ vmvn.i32 q11, #255 @ 0x000000ff │ │ │ │ - bl 0x18ac00 │ │ │ │ + bl 0x18acc8 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7890000 │ │ │ │ - strdlt pc, [r3], -fp │ │ │ │ + mullt r3, r7, r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - ldrdeq r8, [r5], r6 │ │ │ │ + addeq r8, r5, lr, lsl #2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1ebe4 │ │ │ │ + bl 0xfec1ecac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cb9ac │ │ │ │ + blmi 0x4cba74 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d2, d3 │ │ │ │ @ instruction: 0xf2c06cf4 │ │ │ │ - bl 0x18ac54 │ │ │ │ + bl 0x18ad1c │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7890000 │ │ │ │ - ldrdlt pc, [r3], -r1 │ │ │ │ + andlt pc, r3, sp, ror #18 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r8, r5, r2, lsl #3 │ │ │ │ + strheq r8, [r5], sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1ec38 │ │ │ │ + bl 0xfec1ed00 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cba00 │ │ │ │ + blmi 0x4cbac8 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d2, d3 │ │ │ │ vqdmulh.s d16, d16, d0[1] │ │ │ │ - bl 0x18aca8 │ │ │ │ + bl 0x18ad70 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7890000 │ │ │ │ - andlt pc, r3, r7, lsr #19 │ │ │ │ + andlt pc, r3, r3, asr #18 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r8, r5, lr, lsr #2 │ │ │ │ + addeq r8, r5, r6, rrx │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1ec8c │ │ │ │ + bl 0xfec1ed54 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cba54 │ │ │ │ + blmi 0x4cbb1c │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6413003 │ │ │ │ vmvn.i32 d23, #2303 @ 0x000008ff │ │ │ │ - bl 0x18acfc │ │ │ │ + bl 0x18adc4 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7890000 │ │ │ │ - andlt pc, r3, sp, ror r9 @ │ │ │ │ + andlt pc, r3, r9, lsl r9 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - ldrdeq r8, [r5], sl │ │ │ │ + addeq r8, r5, r2, lsl r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1ece0 │ │ │ │ + bl 0xfec1eda8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cbaa8 │ │ │ │ + blmi 0x4cbb70 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6413003 │ │ │ │ @ instruction: 0xf2c07cbc │ │ │ │ - bl 0x18ad50 │ │ │ │ + bl 0x18ae18 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7890000 │ │ │ │ - andlt pc, r3, r3, asr r9 @ │ │ │ │ + andlt pc, r3, pc, ror #17 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r8, r5, r6, lsl #1 │ │ │ │ + @ instruction: 0x00857fbe │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1ed34 │ │ │ │ + bl 0xfec1edfc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cbafc │ │ │ │ + blmi 0x4cbbc4 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6413003 │ │ │ │ vmull.s8 , d0, d8 │ │ │ │ - bl 0x18ada4 │ │ │ │ + bl 0x18ae6c │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7890000 │ │ │ │ - andlt pc, r3, r9, lsr #18 │ │ │ │ + andlt pc, r3, r5, asr #17 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r8, r5, r2, lsr r0 │ │ │ │ + addeq r7, r5, sl, ror #30 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1ed88 │ │ │ │ + bl 0xfec1ee50 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cbb50 │ │ │ │ + blmi 0x4cbc18 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6413003 │ │ │ │ vmull.s8 , d16, d12 │ │ │ │ - bl 0x18adf8 │ │ │ │ + bl 0x18aec0 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7890000 │ │ │ │ - strdlt pc, [r3], -pc @ │ │ │ │ + mullt r3, fp, r8 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - ldrdeq r7, [r5], lr │ │ │ │ + addeq r7, r5, r6, lsl pc │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1eddc │ │ │ │ + bl 0xfec1eea4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cbba4 │ │ │ │ + blmi 0x4cbc6c │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d2, d3 │ │ │ │ vqdmulh.s d17, d0, d0[2] │ │ │ │ - bl 0x18ae4c │ │ │ │ + bl 0x18af14 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7890000 │ │ │ │ - ldrdlt pc, [r3], -r5 │ │ │ │ + andlt pc, r3, r1, ror r8 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r7, r5, sl, lsl #31 │ │ │ │ + addeq r7, r5, r2, asr #29 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1ee30 │ │ │ │ + bl 0xfec1eef8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cbbf8 │ │ │ │ + blmi 0x4cbcc0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6413003 │ │ │ │ vmull.s8 q10, d0, d16 │ │ │ │ - bl 0x18aea0 │ │ │ │ + bl 0x18af68 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7890000 │ │ │ │ - andlt pc, r3, fp, lsr #17 │ │ │ │ + andlt pc, r3, r7, asr #16 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r7, r5, r6, lsr pc │ │ │ │ + addeq r7, r5, lr, ror #28 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1ee84 │ │ │ │ + bl 0xfec1ef4c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cbc4c │ │ │ │ + blmi 0x4cbd14 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6413003 │ │ │ │ vmull.s8 q10, d16, d20 │ │ │ │ - bl 0x18aef4 │ │ │ │ + bl 0x18afbc │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7890000 │ │ │ │ - andlt pc, r3, r1, lsl #17 │ │ │ │ + andlt pc, r3, sp, lsl r8 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r7, r5, r2, ror #29 │ │ │ │ + addeq r7, r5, sl, lsl lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1eed8 │ │ │ │ + bl 0xfec1efa0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cbca0 │ │ │ │ + blmi 0x4cbd68 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6413003 │ │ │ │ vmov.i32 d18, #255 @ 0x000000ff │ │ │ │ - bl 0x18af48 │ │ │ │ + bl 0x18b010 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ - @ instruction: 0xf7890000 │ │ │ │ - andlt pc, r3, r7, asr r8 @ │ │ │ │ + @ instruction: 0xf7880000 │ │ │ │ + strdlt pc, [r3], -r3 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r7, r5, lr, lsl #29 │ │ │ │ + addeq r7, r5, r6, asr #27 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1ef2c │ │ │ │ + bl 0xfec1eff4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cbcf4 │ │ │ │ + blmi 0x4cbdbc │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6413003 │ │ │ │ @ instruction: 0xf2c02c94 │ │ │ │ - bl 0x18af9c │ │ │ │ + bl 0x18b064 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ - @ instruction: 0xf7890000 │ │ │ │ - andlt pc, r3, sp, lsr #16 │ │ │ │ + @ instruction: 0xf7880000 │ │ │ │ + andlt pc, r3, r9, asr #31 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r7, r5, sl, lsr lr │ │ │ │ + addeq r7, r5, r2, ror sp │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1ef80 │ │ │ │ + bl 0xfec1f048 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cbd48 │ │ │ │ + blmi 0x4cbe10 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d2, d3 │ │ │ │ vqdmulh.s d20, d0, d0[4] │ │ │ │ - bl 0x18aff0 │ │ │ │ + bl 0x18b0b8 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ - @ instruction: 0xf7890000 │ │ │ │ - andlt pc, r3, r3, lsl #16 │ │ │ │ + @ instruction: 0xf7880000 │ │ │ │ + mullt r3, pc, pc @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r7, r5, r6, ror #27 │ │ │ │ + addeq r7, r5, lr, lsl sp │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1efd4 │ │ │ │ + bl 0xfec1f09c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cbd9c │ │ │ │ + blmi 0x4cbe64 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d2, d3 │ │ │ │ vqdmulh.s d20, d16, d0[5] │ │ │ │ - bl 0x18b044 │ │ │ │ + bl 0x18b10c │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7880000 │ │ │ │ - ldrdlt pc, [r3], -r9 │ │ │ │ + andlt pc, r3, r5, ror pc @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - umulleq r7, r5, r2, sp │ │ │ │ + addeq r7, r5, sl, asr #25 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1f028 │ │ │ │ + bl 0xfec1f0f0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cbdf0 │ │ │ │ + blmi 0x4cbeb8 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d2, d3 │ │ │ │ vqdmulh.s d21, d0, d0[6] │ │ │ │ - bl 0x18b098 │ │ │ │ + bl 0x18b160 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7880000 │ │ │ │ - andlt pc, r3, pc, lsr #31 │ │ │ │ + andlt pc, r3, fp, asr #30 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r7, r5, lr, lsr sp │ │ │ │ + addeq r7, r5, r6, ror ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1f07c │ │ │ │ + bl 0xfec1f144 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cbe44 │ │ │ │ + blmi 0x4cbf0c │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d2, d3 │ │ │ │ vqdmulh.s d16, d0, d0[0] │ │ │ │ - bl 0x18b0ec │ │ │ │ + bl 0x18b1b4 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7880000 │ │ │ │ - andlt pc, r3, r5, lsl #31 │ │ │ │ + andlt pc, r3, r1, lsr #30 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r7, r5, sl, ror #25 │ │ │ │ + addeq r7, r5, r2, lsr #24 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1f0d0 │ │ │ │ + bl 0xfec1f198 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cbe98 │ │ │ │ + blmi 0x4cbf60 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6413003 │ │ │ │ vmvn.i32 d22, #255 @ 0x000000ff │ │ │ │ - bl 0x18b140 │ │ │ │ + bl 0x18b208 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7880000 │ │ │ │ - andlt pc, r3, fp, asr pc @ │ │ │ │ + strdlt pc, [r3], -r7 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - umulleq r7, r5, r6, ip │ │ │ │ + addeq r7, r5, lr, asr #23 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1f124 │ │ │ │ + bl 0xfec1f1ec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cbeec │ │ │ │ + blmi 0x4cbfb4 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6413003 │ │ │ │ @ instruction: 0xf2c06cb4 │ │ │ │ - bl 0x18b194 │ │ │ │ + bl 0x18b25c │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7880000 │ │ │ │ - andlt pc, r3, r1, lsr pc @ │ │ │ │ + andlt pc, r3, sp, asr #29 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r7, r5, r2, asr #24 │ │ │ │ + addeq r7, r5, sl, ror fp │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1f178 │ │ │ │ + bl 0xfec1f240 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cbf40 │ │ │ │ + blmi 0x4cc008 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6413003 │ │ │ │ vmull.s8 q8, d0, d0 │ │ │ │ - bl 0x18b1e8 │ │ │ │ + bl 0x18b2b0 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7880000 │ │ │ │ - andlt pc, r3, r7, lsl #30 │ │ │ │ + andlt pc, r3, r3, lsr #29 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r7, r5, lr, ror #23 │ │ │ │ + addeq r7, r5, r6, lsr #22 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1f1cc │ │ │ │ + bl 0xfec1f294 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cbf94 │ │ │ │ + blmi 0x4cc05c │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6413003 │ │ │ │ vmull.s8 q8, d16, d4 │ │ │ │ - bl 0x18b23c │ │ │ │ + bl 0x18b304 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7880000 │ │ │ │ - ldrdlt pc, [r3], -sp │ │ │ │ + andlt pc, r3, r9, ror lr @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - umulleq r7, r5, sl, fp │ │ │ │ + ldrdeq r7, [r5], r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1f220 │ │ │ │ + bl 0xfec1f2e8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cbfe8 │ │ │ │ + blmi 0x4cc0b0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d2, d3 │ │ │ │ vmvn.i32 d23, #1279 @ 0x000004ff │ │ │ │ - bl 0x18b28c │ │ │ │ + bl 0x18b354 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7880000 │ │ │ │ - @ instruction: 0xb003feb3 │ │ │ │ + andlt pc, r3, pc, asr #28 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r7, r5, r6, asr #22 │ │ │ │ + addeq r7, r5, lr, ror sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1f274 │ │ │ │ + bl 0xfec1f33c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cc03c │ │ │ │ + blmi 0x4cc104 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d2, d3 │ │ │ │ @ instruction: 0xf2c07cb8 │ │ │ │ - bl 0x18b2e0 │ │ │ │ + bl 0x18b3a8 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7880000 │ │ │ │ - andlt pc, r3, r9, lsl #29 │ │ │ │ + andlt pc, r3, r5, lsr #28 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - strdeq r7, [r5], r2 │ │ │ │ + addeq r7, r5, sl, lsr #20 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1f2c8 │ │ │ │ + bl 0xfec1f390 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cc090 │ │ │ │ + blmi 0x4cc158 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6433003 │ │ │ │ vmvn.i32 , #255 @ 0x000000ff │ │ │ │ - bl 0x18b334 │ │ │ │ + bl 0x18b3fc │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7880000 │ │ │ │ - andlt pc, r3, pc, asr lr @ │ │ │ │ + strdlt pc, [r3], -fp │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - umulleq r7, r5, lr, sl │ │ │ │ + ldrdeq r7, [r5], r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1f31c │ │ │ │ + bl 0xfec1f3e4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cc0e4 │ │ │ │ + blmi 0x4cc1ac │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6433003 │ │ │ │ @ instruction: 0xf2c07cf4 │ │ │ │ - bl 0x18b388 │ │ │ │ + bl 0x18b450 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7880000 │ │ │ │ - andlt pc, r3, r5, lsr lr @ │ │ │ │ + ldrdlt pc, [r3], -r1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r7, r5, sl, asr #20 │ │ │ │ + addeq r7, r5, r2, lsl #19 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1f370 │ │ │ │ + bl 0xfec1f438 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cc138 │ │ │ │ + blmi 0x4cc200 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d4, d3 │ │ │ │ vmvn.i32 q8, #2303 @ 0x000008ff │ │ │ │ - bl 0x18b3dc │ │ │ │ + bl 0x18b4a4 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7880000 │ │ │ │ - andlt pc, r3, fp, lsl #28 │ │ │ │ + andlt pc, r3, r7, lsr #27 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - strdeq r7, [r5], r6 │ │ │ │ + addeq r7, r5, lr, lsr #18 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1f3c4 │ │ │ │ + bl 0xfec1f48c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cc18c │ │ │ │ + blmi 0x4cc254 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d2, d3 │ │ │ │ vmull.s8 q11, d0, d28 │ │ │ │ - bl 0x18b430 │ │ │ │ + bl 0x18b4f8 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7880000 │ │ │ │ - andlt pc, r3, r1, ror #27 │ │ │ │ + andlt pc, r3, sp, ror sp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r7, r5, r2, lsr #19 │ │ │ │ + ldrdeq r7, [r5], sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1f418 │ │ │ │ + bl 0xfec1f4e0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cc1e0 │ │ │ │ + blmi 0x4cc2a8 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d2, d3 │ │ │ │ @ instruction: 0xf2c06cb0 │ │ │ │ - bl 0x18b484 │ │ │ │ + bl 0x18b54c │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7880000 │ │ │ │ - @ instruction: 0xb003fdb7 │ │ │ │ + andlt pc, r3, r3, asr sp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r7, r5, lr, asr #18 │ │ │ │ + addeq r7, r5, r6, lsl #17 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1f46c │ │ │ │ + bl 0xfec1f534 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cc234 │ │ │ │ + blmi 0x4cc2fc │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6433003 │ │ │ │ vqdmulh.s d21, d16, d0[5] │ │ │ │ - bl 0x18b4d8 │ │ │ │ + bl 0x18b5a0 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7880000 │ │ │ │ - andlt pc, r3, sp, lsl #27 │ │ │ │ + andlt pc, r3, r9, lsr #26 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - strdeq r7, [r5], sl │ │ │ │ + addeq r7, r5, r2, lsr r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1f4c0 │ │ │ │ + bl 0xfec1f588 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cc288 │ │ │ │ + blmi 0x4cc350 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6433003 │ │ │ │ vqdmulh.s d22, d0, d0[6] │ │ │ │ - bl 0x18b52c │ │ │ │ + bl 0x18b5f4 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7880000 │ │ │ │ - andlt pc, r3, r3, ror #26 │ │ │ │ + strdlt pc, [r3], -pc @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r7, r5, r6, lsr #17 │ │ │ │ + ldrdeq r7, [r5], lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1f514 │ │ │ │ + bl 0xfec1f5dc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cc2dc │ │ │ │ + blmi 0x4cc3a4 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6433003 │ │ │ │ vqdmulh.s d22, d16, d0[7] │ │ │ │ - bl 0x18b580 │ │ │ │ + bl 0x18b648 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7880000 │ │ │ │ - andlt pc, r3, r9, lsr sp @ │ │ │ │ + ldrdlt pc, [r3], -r5 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r7, r5, r2, asr r8 │ │ │ │ + addeq r7, r5, sl, lsl #15 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1f568 │ │ │ │ + bl 0xfec1f630 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cc330 │ │ │ │ + blmi 0x4cc3f8 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d2, d3 │ │ │ │ vmull.s8 , d0, d20 │ │ │ │ - bl 0x18b5d4 │ │ │ │ + bl 0x18b69c │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7880000 │ │ │ │ - andlt pc, r3, pc, lsl #26 │ │ │ │ + andlt pc, r3, fp, lsr #25 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - strdeq r7, [r5], lr │ │ │ │ + addeq r7, r5, r6, lsr r7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1f5bc │ │ │ │ + bl 0xfec1f684 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cc384 │ │ │ │ + blmi 0x4cc44c │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d2, d3 │ │ │ │ vmull.s8 , d16, d24 │ │ │ │ - bl 0x18b628 │ │ │ │ + bl 0x18b6f0 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7880000 │ │ │ │ - andlt pc, r3, r5, ror #25 │ │ │ │ + andlt pc, r3, r1, lsl #25 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r7, r5, sl, lsr #15 │ │ │ │ + addeq r7, r5, r2, ror #13 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1f610 │ │ │ │ + bl 0xfec1f6d8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cc3d8 │ │ │ │ + blmi 0x4cc4a0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6433003 │ │ │ │ vqdmulh.s d17, d0, d0[0] │ │ │ │ - bl 0x18b67c │ │ │ │ + bl 0x18b744 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7880000 │ │ │ │ - @ instruction: 0xb003fcbb │ │ │ │ + andlt pc, r3, r7, asr ip @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r7, r5, r6, asr r7 │ │ │ │ + addeq r7, r5, lr, lsl #13 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1f664 │ │ │ │ + bl 0xfec1f72c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cc42c │ │ │ │ + blmi 0x4cc4f4 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6433003 │ │ │ │ vqdmulh.s d17, d16, d0[1] │ │ │ │ - bl 0x18b6d0 │ │ │ │ + bl 0x18b798 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7880000 │ │ │ │ - mullt r3, r1, ip │ │ │ │ + andlt pc, r3, sp, lsr #24 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r7, r5, r2, lsl #14 │ │ │ │ + addeq r7, r5, sl, lsr r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1f6b8 │ │ │ │ + bl 0xfec1f780 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cc480 │ │ │ │ + blmi 0x4cc548 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6433003 │ │ │ │ vqdmulh.s d18, d0, d0[2] │ │ │ │ - bl 0x18b724 │ │ │ │ + bl 0x18b7ec │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7880000 │ │ │ │ - andlt pc, r3, r7, ror #24 │ │ │ │ + andlt pc, r3, r3, lsl #24 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r7, r5, lr, lsr #13 │ │ │ │ + addeq r7, r5, r6, ror #11 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1f70c │ │ │ │ + bl 0xfec1f7d4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cc4d4 │ │ │ │ + blmi 0x4cc59c │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d2, d3 │ │ │ │ vmov.i32 d20, #3327 @ 0x00000cff │ │ │ │ - bl 0x18b778 │ │ │ │ + bl 0x18b840 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7880000 │ │ │ │ - andlt pc, r3, sp, lsr ip @ │ │ │ │ + ldrdlt pc, [r3], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r7, r5, sl, asr r6 │ │ │ │ + umulleq r7, r5, r2, r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1f760 │ │ │ │ + bl 0xfec1f828 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cc528 │ │ │ │ + blmi 0x4cc5f0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d2, d3 │ │ │ │ vmull.s8 q10, d16, d16 │ │ │ │ - bl 0x18b7cc │ │ │ │ + bl 0x18b894 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7880000 │ │ │ │ - andlt pc, r3, r3, lsl ip @ │ │ │ │ + andlt pc, r3, pc, lsr #23 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r7, r5, r6, lsl #12 │ │ │ │ + addeq r7, r5, lr, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1f7b4 │ │ │ │ + bl 0xfec1f87c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cc57c │ │ │ │ + blmi 0x4cc644 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d3, d3 │ │ │ │ @ instruction: 0xf2c07cb4 │ │ │ │ - bl 0x18b820 │ │ │ │ + bl 0x18b8e8 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7880000 │ │ │ │ - andlt pc, r3, r9, ror #23 │ │ │ │ + andlt pc, r3, r5, lsl #23 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - @ instruction: 0x008575b2 │ │ │ │ + addeq r7, r5, sl, ror #9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1f808 │ │ │ │ + bl 0xfec1f8d0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cc5d0 │ │ │ │ + blmi 0x4cc698 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6433003 │ │ │ │ vmvn.i32 d16, #2303 @ 0x000008ff │ │ │ │ - bl 0x18b874 │ │ │ │ + bl 0x18b93c │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7880000 │ │ │ │ - @ instruction: 0xb003fbbf │ │ │ │ + andlt pc, r3, fp, asr fp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r7, r5, lr, asr r5 │ │ │ │ + umulleq r7, r5, r6, r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1f85c │ │ │ │ + bl 0xfec1f924 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cc624 │ │ │ │ + blmi 0x4cc6ec │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6433003 │ │ │ │ @ instruction: 0xf2c00cbc │ │ │ │ - bl 0x18b8c8 │ │ │ │ + bl 0x18b990 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7880000 │ │ │ │ - mullt r3, r5, fp │ │ │ │ + andlt pc, r3, r1, lsr fp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r7, r5, sl, lsl #10 │ │ │ │ + addeq r7, r5, r2, asr #8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1f8b0 │ │ │ │ + bl 0xfec1f978 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cc678 │ │ │ │ + blmi 0x4cc740 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6433003 │ │ │ │ vmov.i32 q10, #2303 @ 0x000008ff │ │ │ │ - bl 0x18b91c │ │ │ │ + bl 0x18b9e4 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7880000 │ │ │ │ - andlt pc, r3, fp, ror #22 │ │ │ │ + andlt pc, r3, r7, lsl #22 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - @ instruction: 0x008574b6 │ │ │ │ + addeq r7, r5, lr, ror #7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1f904 │ │ │ │ + bl 0xfec1f9cc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cc6cc │ │ │ │ + blmi 0x4cc794 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6433003 │ │ │ │ @ instruction: 0xf2c04cdc │ │ │ │ - bl 0x18b970 │ │ │ │ + bl 0x18ba38 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7880000 │ │ │ │ - andlt pc, r3, r1, asr #22 │ │ │ │ + ldrdlt pc, [r3], -sp │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r7, r5, r2, ror #8 │ │ │ │ + umulleq r7, r5, sl, r3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1f958 │ │ │ │ + bl 0xfec1fa20 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cc720 │ │ │ │ + blmi 0x4cc7e8 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6433003 │ │ │ │ vqdmulh.s d21, d0, d0[4] │ │ │ │ - bl 0x18b9c4 │ │ │ │ + bl 0x18ba8c │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7880000 │ │ │ │ - andlt pc, r3, r7, lsl fp @ │ │ │ │ + @ instruction: 0xb003fab3 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r7, r5, lr, lsl #8 │ │ │ │ + addeq r7, r5, r6, asr #6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1f9ac │ │ │ │ + bl 0xfec1fa74 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cc774 │ │ │ │ + blmi 0x4cc83c │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6433003 │ │ │ │ vqdmulh.s d18, d16, d0[3] │ │ │ │ - bl 0x18ba18 │ │ │ │ + bl 0x18bae0 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7880000 │ │ │ │ - andlt pc, r3, sp, ror #21 │ │ │ │ + andlt pc, r3, r9, lsl #21 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - @ instruction: 0x008573ba │ │ │ │ + strdeq r7, [r5], r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1fa00 │ │ │ │ + bl 0xfec1fac8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cc7c8 │ │ │ │ + blmi 0x4cc890 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6433003 │ │ │ │ vmov.i32 , #255 @ 0x000000ff │ │ │ │ - bl 0x18ba6c │ │ │ │ + bl 0x18bb34 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7880000 │ │ │ │ - andlt pc, r3, r3, asr #21 │ │ │ │ + andlt pc, r3, pc, asr sl @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r7, r5, r6, ror #6 │ │ │ │ + umulleq r7, r5, lr, r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1fa54 │ │ │ │ + bl 0xfec1fb1c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cc81c │ │ │ │ + blmi 0x4cc8e4 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6433003 │ │ │ │ @ instruction: 0xf2c03cd4 │ │ │ │ - bl 0x18bac0 │ │ │ │ + bl 0x18bb88 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7880000 │ │ │ │ - mullt r3, r9, sl │ │ │ │ + andlt pc, r3, r5, lsr sl @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r7, r5, r2, lsl r3 │ │ │ │ + addeq r7, r5, sl, asr #4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1faa8 │ │ │ │ + bl 0xfec1fb70 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cc870 │ │ │ │ + blmi 0x4cc938 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d2, d3 │ │ │ │ vmov.i32 d19, #1279 @ 0x000004ff │ │ │ │ - bl 0x18bb14 │ │ │ │ + bl 0x18bbdc │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7880000 │ │ │ │ - andlt pc, r3, pc, ror #20 │ │ │ │ + andlt pc, r3, fp, lsl #20 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - @ instruction: 0x008572be │ │ │ │ + strdeq r7, [r5], r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1fafc │ │ │ │ + bl 0xfec1fbc4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cc8c4 │ │ │ │ + blmi 0x4cc98c │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d2, d3 │ │ │ │ @ instruction: 0xf2c03c98 │ │ │ │ - bl 0x18bb68 │ │ │ │ + bl 0x18bc30 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7880000 │ │ │ │ - andlt pc, r3, r5, asr #20 │ │ │ │ + andlt pc, r3, r1, ror #19 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r7, r5, sl, ror #4 │ │ │ │ + addeq r7, r5, r2, lsr #3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1fb50 │ │ │ │ + bl 0xfec1fc18 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cc918 │ │ │ │ + blmi 0x4cc9e0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d3, d3 │ │ │ │ vmull.s8 q11, d0, d24 │ │ │ │ - bl 0x18bbbc │ │ │ │ + bl 0x18bc84 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7880000 │ │ │ │ - andlt pc, r3, fp, lsl sl @ │ │ │ │ + @ instruction: 0xb003f9b7 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r7, r5, r6, lsl r2 │ │ │ │ + addeq r7, r5, lr, asr #2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1fba4 │ │ │ │ + bl 0xfec1fc6c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cc96c │ │ │ │ + blmi 0x4cca34 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d3, d3 │ │ │ │ vmull.s8 q11, d16, d28 │ │ │ │ - bl 0x18bc10 │ │ │ │ + bl 0x18bcd8 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7880000 │ │ │ │ - strdlt pc, [r3], -r1 │ │ │ │ + andlt pc, r3, sp, lsl #19 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r7, r5, r2, asr #3 │ │ │ │ + strdeq r7, [r5], sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1fbf8 │ │ │ │ + bl 0xfec1fcc0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cc9c0 │ │ │ │ + blmi 0x4cca88 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d3, d3 │ │ │ │ vmvn.i32 d23, #255 @ 0x000000ff │ │ │ │ - bl 0x18bc64 │ │ │ │ + bl 0x18bd2c │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7880000 │ │ │ │ - andlt pc, r3, r7, asr #19 │ │ │ │ + andlt pc, r3, r3, ror #18 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r7, r5, lr, ror #2 │ │ │ │ + addeq r7, r5, r6, lsr #1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1fc4c │ │ │ │ + bl 0xfec1fd14 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cca14 │ │ │ │ + blmi 0x4ccadc │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d2, d3 │ │ │ │ vmull.s8 q9, d0, d12 │ │ │ │ - bl 0x18bcb8 │ │ │ │ + bl 0x18bd80 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7880000 │ │ │ │ - mullt r3, sp, r9 │ │ │ │ + andlt pc, r3, r9, lsr r9 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r7, r5, sl, lsl r1 │ │ │ │ + addeq r7, r5, r2, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1fca0 │ │ │ │ + bl 0xfec1fd68 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cca68 │ │ │ │ + blmi 0x4ccb30 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d2, d3 │ │ │ │ @ instruction: 0xf2c02c90 │ │ │ │ - bl 0x18bd0c │ │ │ │ + bl 0x18bdd4 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7880000 │ │ │ │ - andlt pc, r3, r3, ror r9 @ │ │ │ │ + andlt pc, r3, pc, lsl #18 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r7, r5, r6, asr #1 │ │ │ │ + strdeq r6, [r5], lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1fcf4 │ │ │ │ + bl 0xfec1fdbc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4ccabc │ │ │ │ + blmi 0x4ccb84 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d3, d3 │ │ │ │ @ instruction: 0xf2c04c9c │ │ │ │ - bl 0x18bd60 │ │ │ │ + bl 0x18be28 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7880000 │ │ │ │ - andlt pc, r3, r9, asr #18 │ │ │ │ + andlt pc, r3, r5, ror #17 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r7, r5, r2, ror r0 │ │ │ │ + addeq r6, r5, sl, lsr #31 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1fd48 │ │ │ │ + bl 0xfec1fe10 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4ccb10 │ │ │ │ + blmi 0x4ccbd8 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d3, d3 │ │ │ │ vmull.s8 , d0, d16 │ │ │ │ - bl 0x18bdb4 │ │ │ │ + bl 0x18be7c │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7880000 │ │ │ │ - andlt pc, r3, pc, lsl r9 @ │ │ │ │ + @ instruction: 0xb003f8bb │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r7, r5, lr, lsl r0 │ │ │ │ + addeq r6, r5, r6, asr pc │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1fd9c │ │ │ │ + bl 0xfec1fe64 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4ccb64 │ │ │ │ + blmi 0x4ccc2c │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d3, d3 │ │ │ │ vmull.s8 , d16, d20 │ │ │ │ - bl 0x18be08 │ │ │ │ + bl 0x18bed0 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7880000 │ │ │ │ - strdlt pc, [r3], -r5 │ │ │ │ + mullt r3, r1, r8 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r6, r5, sl, asr #31 │ │ │ │ + addeq r6, r5, r2, lsl #30 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1fdf0 │ │ │ │ + bl 0xfec1feb8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4ccbb8 │ │ │ │ + blmi 0x4ccc80 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d2, d3 │ │ │ │ vmull.s8 , d0, d4 │ │ │ │ - bl 0x18be5c │ │ │ │ + bl 0x18bf24 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7880000 │ │ │ │ - andlt pc, r3, fp, asr #17 │ │ │ │ + andlt pc, r3, r7, ror #16 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r6, r5, r6, ror pc │ │ │ │ + addeq r6, r5, lr, lsr #29 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1fe44 │ │ │ │ + bl 0xfec1ff0c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4ccc0c │ │ │ │ + blmi 0x4cccd4 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d2, d3 │ │ │ │ vmull.s8 , d16, d8 │ │ │ │ - bl 0x18beb0 │ │ │ │ + bl 0x18bf78 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7880000 │ │ │ │ - andlt pc, r3, r1, lsr #17 │ │ │ │ + andlt pc, r3, sp, lsr r8 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r6, r5, r2, lsr #30 │ │ │ │ + addeq r6, r5, sl, asr lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1fe98 │ │ │ │ + bl 0xfec1ff60 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4ccc60 │ │ │ │ + blmi 0x4ccd28 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d3, d3 │ │ │ │ vmov.i32 d19, #255 @ 0x000000ff │ │ │ │ - bl 0x18bf04 │ │ │ │ + bl 0x18bfcc │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7880000 │ │ │ │ - andlt pc, r3, r7, ror r8 @ │ │ │ │ + andlt pc, r3, r3, lsl r8 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r6, r5, lr, asr #29 │ │ │ │ + addeq r6, r5, r6, lsl #28 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1feec │ │ │ │ + bl 0xfec1ffb4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cccb4 │ │ │ │ + blmi 0x4ccd7c │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d3, d3 │ │ │ │ @ instruction: 0xf2c03c94 │ │ │ │ - bl 0x18bf58 │ │ │ │ + bl 0x18c020 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ - @ instruction: 0xf7880000 │ │ │ │ - andlt pc, r3, sp, asr #16 │ │ │ │ + @ instruction: 0xf7870000 │ │ │ │ + andlt pc, r3, r9, ror #31 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r6, r5, sl, ror lr │ │ │ │ + @ instruction: 0x00856db2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1ff40 │ │ │ │ + bl 0xfec20008 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4ccd08 │ │ │ │ + blmi 0x4ccdd0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d3, d3 │ │ │ │ vmov.i32 d20, #2303 @ 0x000008ff │ │ │ │ - bl 0x18bfac │ │ │ │ + bl 0x18c074 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ - @ instruction: 0xf7880000 │ │ │ │ - andlt pc, r3, r3, lsr #16 │ │ │ │ + @ instruction: 0xf7870000 │ │ │ │ + @ instruction: 0xb003ffbf │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r6, r5, r6, lsr #28 │ │ │ │ + addeq r6, r5, lr, asr sp │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1ff94 │ │ │ │ + bl 0xfec2005c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4ccd5c │ │ │ │ + blmi 0x4cce24 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6413003 │ │ │ │ @ instruction: 0xf2c07cfc │ │ │ │ - bl 0x18c000 │ │ │ │ + bl 0x18c0c8 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7870000 │ │ │ │ - strdlt pc, [r3], -r9 │ │ │ │ + mullt r3, r5, pc @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - ldrdeq r6, [r5], r2 │ │ │ │ + addeq r6, r5, sl, lsl #26 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1ffe8 │ │ │ │ + bl 0xfec200b0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4ccdb0 │ │ │ │ + blmi 0x4cce78 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d2, d3 │ │ │ │ vmull.s8 q8, d16, d0 │ │ │ │ - bl 0x18c054 │ │ │ │ + bl 0x18c11c │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7870000 │ │ │ │ - andlt pc, r3, pc, asr #31 │ │ │ │ + andlt pc, r3, fp, ror #30 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r6, r5, lr, ror sp │ │ │ │ + @ instruction: 0x00856cb6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2003c │ │ │ │ + bl 0xfec20104 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cce04 │ │ │ │ + blmi 0x4ccecc │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d3, d3 │ │ │ │ vmull.s8 , d16, d4 │ │ │ │ - bl 0x18c0a8 │ │ │ │ + bl 0x18c170 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7870000 │ │ │ │ - andlt pc, r3, r5, lsr #31 │ │ │ │ + andlt pc, r3, r1, asr #30 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r6, r5, sl, lsr #26 │ │ │ │ + addeq r6, r5, r2, ror #24 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec20090 │ │ │ │ + bl 0xfec20158 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cce58 │ │ │ │ + blmi 0x4ccf20 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d3, d3 │ │ │ │ vmull.s8 q9, d0, d8 │ │ │ │ - bl 0x18c0fc │ │ │ │ + bl 0x18c1c4 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7870000 │ │ │ │ - andlt pc, r3, fp, ror pc @ │ │ │ │ + andlt pc, r3, r7, lsl pc @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - ldrdeq r6, [r5], r6 @ │ │ │ │ + addeq r6, r5, lr, lsl #24 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec200e4 │ │ │ │ + bl 0xfec201ac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cceac │ │ │ │ + blmi 0x4ccf74 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d3, d3 │ │ │ │ vmull.s8 q9, d16, d12 │ │ │ │ - bl 0x18c150 │ │ │ │ + bl 0x18c218 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7870000 │ │ │ │ - andlt pc, r3, r1, asr pc @ │ │ │ │ + andlt pc, r3, sp, ror #29 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r6, r5, r2, lsl #25 │ │ │ │ + @ instruction: 0x00856bba │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec20138 │ │ │ │ + bl 0xfec20200 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4ccf00 │ │ │ │ + blmi 0x4ccfc8 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6423003 │ │ │ │ @ instruction: 0xf2c07cf8 │ │ │ │ - bl 0x18c1a4 │ │ │ │ + bl 0x18c26c │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7870000 │ │ │ │ - andlt pc, r3, r7, lsr #30 │ │ │ │ + andlt pc, r3, r3, asr #29 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r6, r5, lr, lsr #24 │ │ │ │ + addeq r6, r5, r6, ror #22 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2018c │ │ │ │ + bl 0xfec20254 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4ccf54 │ │ │ │ + blmi 0x4cd01c │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d3, d3 │ │ │ │ vmvn.i32 q8, #3327 @ 0x00000cff │ │ │ │ - bl 0x18c1f8 │ │ │ │ + bl 0x18c2c0 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7870000 │ │ │ │ - strdlt pc, [r3], -sp │ │ │ │ + mullt r3, r9, lr │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - ldrdeq r6, [r5], sl │ │ │ │ + addeq r6, r5, r2, lsl fp │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec201e0 │ │ │ │ + bl 0xfec202a8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4ccfa8 │ │ │ │ + blmi 0x4cd070 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d3, d3 │ │ │ │ vmull.s8 , d0, d0 │ │ │ │ - bl 0x18c24c │ │ │ │ + bl 0x18c314 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7870000 │ │ │ │ - ldrdlt pc, [r3], -r3 │ │ │ │ + andlt pc, r3, pc, ror #28 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r6, r5, r6, lsl #23 │ │ │ │ + @ instruction: 0x00856abe │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec20234 │ │ │ │ + bl 0xfec202fc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4ccffc │ │ │ │ + blmi 0x4cd0c4 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6423003 │ │ │ │ vqdmulh.s d22, d0, d0[7] │ │ │ │ - bl 0x18c2a0 │ │ │ │ + bl 0x18c368 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7870000 │ │ │ │ - andlt pc, r3, r9, lsr #29 │ │ │ │ + andlt pc, r3, r5, asr #28 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r6, r5, r2, lsr fp │ │ │ │ + addeq r6, r5, sl, ror #20 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec20288 │ │ │ │ + bl 0xfec20350 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cd050 │ │ │ │ + blmi 0x4cd118 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6423003 │ │ │ │ @ instruction: 0xf2c06cf0 │ │ │ │ - bl 0x18c2f4 │ │ │ │ + bl 0x18c3bc │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7870000 │ │ │ │ - andlt pc, r3, pc, ror lr @ │ │ │ │ + andlt pc, r3, fp, lsl lr @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - ldrdeq r6, [r5], lr │ │ │ │ + addeq r6, r5, r6, lsl sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec202dc │ │ │ │ + bl 0xfec203a4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cd0a4 │ │ │ │ + blmi 0x4cd16c │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6423003 │ │ │ │ vmvn.i32 , #1279 @ 0x000004ff │ │ │ │ - bl 0x18c348 │ │ │ │ + bl 0x18c410 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7870000 │ │ │ │ - andlt pc, r3, r5, asr lr @ │ │ │ │ + strdlt pc, [r3], -r1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r6, r5, sl, lsl #21 │ │ │ │ + addeq r6, r5, r2, asr #19 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec20330 │ │ │ │ + bl 0xfec203f8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cd0f8 │ │ │ │ + blmi 0x4cd1c0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6413003 │ │ │ │ @ instruction: 0xf2c06cf4 │ │ │ │ - bl 0x18c39c │ │ │ │ + bl 0x18c464 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7870000 │ │ │ │ - andlt pc, r3, fp, lsr #28 │ │ │ │ + andlt pc, r3, r7, asr #27 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r6, r5, r6, lsr sl │ │ │ │ + addeq r6, r5, lr, ror #18 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec20384 │ │ │ │ + bl 0xfec2044c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cd14c │ │ │ │ + blmi 0x4cd214 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6413003 │ │ │ │ vmvn.i32 , #2303 @ 0x000008ff │ │ │ │ - bl 0x18c3f0 │ │ │ │ + bl 0x18c4b8 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7870000 │ │ │ │ - andlt pc, r3, r1, lsl #28 │ │ │ │ + mullt r3, sp, sp │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r6, r5, r2, ror #19 │ │ │ │ + addeq r6, r5, sl, lsl r9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec203d8 │ │ │ │ + bl 0xfec204a0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cd1a0 │ │ │ │ + blmi 0x4cd268 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6423003 │ │ │ │ vqdmulh.s d20, d16, d0[4] │ │ │ │ - bl 0x18c444 │ │ │ │ + bl 0x18c50c │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7870000 │ │ │ │ - ldrdlt pc, [r3], -r7 │ │ │ │ + andlt pc, r3, r3, ror sp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r6, r5, lr, lsl #19 │ │ │ │ + addeq r6, r5, r6, asr #17 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2042c │ │ │ │ + bl 0xfec204f4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cd1f4 │ │ │ │ + blmi 0x4cd2bc │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6423003 │ │ │ │ vqdmulh.s d21, d0, d0[5] │ │ │ │ - bl 0x18c498 │ │ │ │ + bl 0x18c560 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7870000 │ │ │ │ - andlt pc, r3, sp, lsr #27 │ │ │ │ + andlt pc, r3, r9, asr #26 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r6, r5, sl, lsr r9 │ │ │ │ + addeq r6, r5, r2, ror r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec20480 │ │ │ │ + bl 0xfec20548 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cd248 │ │ │ │ + blmi 0x4cd310 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6423003 │ │ │ │ vqdmulh.s d21, d16, d0[6] │ │ │ │ - bl 0x18c4ec │ │ │ │ + bl 0x18c5b4 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7870000 │ │ │ │ - andlt pc, r3, r3, lsl #27 │ │ │ │ + andlt pc, r3, pc, lsl sp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r6, r5, r6, ror #17 │ │ │ │ + addeq r6, r5, lr, lsl r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec204d4 │ │ │ │ + bl 0xfec2059c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cd29c │ │ │ │ + blmi 0x4cd364 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6413003 │ │ │ │ vqdmulh.s d21, d16, d0[7] │ │ │ │ - bl 0x18c540 │ │ │ │ + bl 0x18c608 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7870000 │ │ │ │ - andlt pc, r3, r9, asr sp @ │ │ │ │ + strdlt pc, [r3], -r5 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - umulleq r6, r5, r2, r8 │ │ │ │ + addeq r6, r5, sl, asr #15 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec20528 │ │ │ │ + bl 0xfec205f0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cd2f0 │ │ │ │ + blmi 0x4cd3b8 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6413003 │ │ │ │ vmvn.i32 q11, #255 @ 0x000000ff │ │ │ │ - bl 0x18c594 │ │ │ │ + bl 0x18c65c │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7870000 │ │ │ │ - andlt pc, r3, pc, lsr #26 │ │ │ │ + andlt pc, r3, fp, asr #25 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r6, r5, lr, lsr r8 │ │ │ │ + addeq r6, r5, r6, ror r7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2057c │ │ │ │ + bl 0xfec20644 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cd344 │ │ │ │ + blmi 0x4cd40c │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6423003 │ │ │ │ vmov.i32 , #1279 @ 0x000004ff │ │ │ │ - bl 0x18c5e8 │ │ │ │ + bl 0x18c6b0 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7870000 │ │ │ │ - andlt pc, r3, r5, lsl #26 │ │ │ │ + andlt pc, r3, r1, lsr #25 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r6, r5, sl, ror #15 │ │ │ │ + addeq r6, r5, r2, lsr #14 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec205d0 │ │ │ │ + bl 0xfec20698 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cd398 │ │ │ │ + blmi 0x4cd460 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6423003 │ │ │ │ @ instruction: 0xf2c03cd8 │ │ │ │ - bl 0x18c63c │ │ │ │ + bl 0x18c704 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7870000 │ │ │ │ - ldrdlt pc, [r3], -fp │ │ │ │ + andlt pc, r3, r7, ror ip @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - umulleq r6, r5, r6, r7 │ │ │ │ + addeq r6, r5, lr, asr #13 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec20624 │ │ │ │ + bl 0xfec206ec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cd3ec │ │ │ │ + blmi 0x4cd4b4 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6423003 │ │ │ │ vmov.i32 q10, #3327 @ 0x00000cff │ │ │ │ - bl 0x18c690 │ │ │ │ + bl 0x18c758 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7870000 │ │ │ │ - @ instruction: 0xb003fcb1 │ │ │ │ + andlt pc, r3, sp, asr #24 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r6, r5, r2, asr #14 │ │ │ │ + addeq r6, r5, sl, ror r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec20678 │ │ │ │ + bl 0xfec20740 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cd440 │ │ │ │ + blmi 0x4cd508 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6413003 │ │ │ │ vqdmulh.s d20, d16, d0[5] │ │ │ │ - bl 0x18c6e4 │ │ │ │ + bl 0x18c7ac │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7870000 │ │ │ │ - andlt pc, r3, r7, lsl #25 │ │ │ │ + andlt pc, r3, r3, lsr #24 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r6, r5, lr, ror #13 │ │ │ │ + addeq r6, r5, r6, lsr #12 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec206cc │ │ │ │ + bl 0xfec20794 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cd494 │ │ │ │ + blmi 0x4cd55c │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6413003 │ │ │ │ vqdmulh.s d21, d0, d0[6] │ │ │ │ - bl 0x18c738 │ │ │ │ + bl 0x18c800 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7870000 │ │ │ │ - andlt pc, r3, sp, asr ip @ │ │ │ │ + strdlt pc, [r3], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - umulleq r6, r5, sl, r6 │ │ │ │ + ldrdeq r6, [r5], r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec20720 │ │ │ │ + bl 0xfec207e8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cd4e8 │ │ │ │ + blmi 0x4cd5b0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6423003 │ │ │ │ vqdmulh.s d17, d16, d0[2] │ │ │ │ - bl 0x18c78c │ │ │ │ + bl 0x18c854 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7870000 │ │ │ │ - andlt pc, r3, r3, lsr ip @ │ │ │ │ + andlt pc, r3, pc, asr #23 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r6, r5, r6, asr #12 │ │ │ │ + addeq r6, r5, lr, ror r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec20774 │ │ │ │ + bl 0xfec2083c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cd53c │ │ │ │ + blmi 0x4cd604 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6423003 │ │ │ │ vqdmulh.s d18, d0, d0[3] │ │ │ │ - bl 0x18c7e0 │ │ │ │ + bl 0x18c8a8 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7870000 │ │ │ │ - andlt pc, r3, r9, lsl #24 │ │ │ │ + andlt pc, r3, r5, lsr #23 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - strdeq r6, [r5], r2 │ │ │ │ + addeq r6, r5, sl, lsr #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec207c8 │ │ │ │ + bl 0xfec20890 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cd590 │ │ │ │ + blmi 0x4cd658 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6423003 │ │ │ │ @ instruction: 0xf2c02cd0 │ │ │ │ - bl 0x18c834 │ │ │ │ + bl 0x18c8fc │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7870000 │ │ │ │ - ldrdlt pc, [r3], -pc @ │ │ │ │ + andlt pc, r3, fp, ror fp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - umulleq r6, r5, lr, r5 │ │ │ │ + ldrdeq r6, [r5], r6 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2081c │ │ │ │ + bl 0xfec208e4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cd5e4 │ │ │ │ + blmi 0x4cd6ac │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6413003 │ │ │ │ @ instruction: 0xf2c03cdc │ │ │ │ - bl 0x18c888 │ │ │ │ + bl 0x18c950 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7870000 │ │ │ │ - @ instruction: 0xb003fbb5 │ │ │ │ + andlt pc, r3, r1, asr fp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r6, r5, sl, asr #10 │ │ │ │ + addeq r6, r5, r2, lsl #9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec20870 │ │ │ │ + bl 0xfec20938 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cd638 │ │ │ │ + blmi 0x4cd700 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6413003 │ │ │ │ vqdmulh.s d20, d0, d0[4] │ │ │ │ - bl 0x18c8dc │ │ │ │ + bl 0x18c9a4 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7870000 │ │ │ │ - andlt pc, r3, fp, lsl #23 │ │ │ │ + andlt pc, r3, r7, lsr #22 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - strdeq r6, [r5], r6 @ │ │ │ │ + addeq r6, r5, lr, lsr #8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec208c4 │ │ │ │ + bl 0xfec2098c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cd68c │ │ │ │ + blmi 0x4cd754 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6423003 │ │ │ │ vmvn.i32 d16, #3327 @ 0x00000cff │ │ │ │ - bl 0x18c930 │ │ │ │ + bl 0x18c9f8 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7870000 │ │ │ │ - andlt pc, r3, r1, ror #22 │ │ │ │ + strdlt pc, [r3], -sp │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r6, r5, r2, lsr #9 │ │ │ │ + ldrdeq r6, [r5], sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec20918 │ │ │ │ + bl 0xfec209e0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cd6e0 │ │ │ │ + blmi 0x4cd7a8 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6423003 │ │ │ │ vqdmulh.s d16, d16, d0[0] │ │ │ │ - bl 0x18c984 │ │ │ │ + bl 0x18ca4c │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7870000 │ │ │ │ - andlt pc, r3, r7, lsr fp @ │ │ │ │ + ldrdlt pc, [r3], -r3 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r6, r5, lr, asr #8 │ │ │ │ + addeq r6, r5, r6, lsl #7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2096c │ │ │ │ + bl 0xfec20a34 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cd734 │ │ │ │ + blmi 0x4cd7fc │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6423003 │ │ │ │ vqdmulh.s d17, d0, d0[1] │ │ │ │ - bl 0x18c9d8 │ │ │ │ + bl 0x18caa0 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7870000 │ │ │ │ - andlt pc, r3, sp, lsl #22 │ │ │ │ + andlt pc, r3, r9, lsr #21 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - strdeq r6, [r5], sl │ │ │ │ + addeq r6, r5, r2, lsr r3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec209c0 │ │ │ │ + bl 0xfec20a88 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0ff0 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r3, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ strbtmi ip, [r3], #-12 │ │ │ │ - bl 0x3ee3e4 │ │ │ │ + bl 0x3ee4ac │ │ │ │ vcgt.s8 d16, d7, d1 │ │ │ │ vsra.s64 d21, d4, #64 │ │ │ │ - bl 0x3c9e38 │ │ │ │ + bl 0x3c9f00 │ │ │ │ @ instruction: 0xf8cd0e02 │ │ │ │ - bl 0x4017f4 │ │ │ │ + bl 0x4018bc │ │ │ │ stmdavs r8, {r9} │ │ │ │ - blx 0xff907618 │ │ │ │ + blx 0x20076e0 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r6, r5, r4, lsr #7 │ │ │ │ + ldrdeq r6, [r5], ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec20a18 │ │ │ │ + bl 0xfec20ae0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0ff0 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r3, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ strbtmi ip, [r3], #-12 │ │ │ │ - bl 0x3ee43c │ │ │ │ + bl 0x3ee504 │ │ │ │ vcgt.s8 d16, d7, d1 │ │ │ │ vorr.i32 d22, #8 @ 0x00000008 │ │ │ │ - bl 0x3c9e90 │ │ │ │ + bl 0x3c9f58 │ │ │ │ @ instruction: 0xf8cd0e02 │ │ │ │ - bl 0x40184c │ │ │ │ + bl 0x401914 │ │ │ │ stmdavs r8, {r9} │ │ │ │ - blx 0xfee07670 │ │ │ │ + blx 0x1507738 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r6, r5, ip, asr #6 │ │ │ │ + addeq r6, r5, r4, lsl #5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec20a70 │ │ │ │ + bl 0xfec20b38 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0ff0 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r3, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ strbtmi ip, [r3], #-12 │ │ │ │ - bl 0x3ee494 │ │ │ │ + bl 0x3ee55c │ │ │ │ vcgt.s8 d16, d7, d1 │ │ │ │ vsra.s64 d22, d12, #64 │ │ │ │ - bl 0x3c9ee8 │ │ │ │ + bl 0x3c9fb0 │ │ │ │ @ instruction: 0xf8cd0e02 │ │ │ │ - bl 0x4018a4 │ │ │ │ + bl 0x40196c │ │ │ │ stmdavs r8, {r9} │ │ │ │ - blx 0xfe3076c8 │ │ │ │ + blx 0xa07790 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - strdeq r6, [r5], r4 │ │ │ │ + addeq r6, r5, ip, lsr #4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec20ac8 │ │ │ │ + bl 0xfec20b90 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0ff0 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r3, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ strbtmi ip, [r3], #-12 │ │ │ │ - bl 0x3ee4ec │ │ │ │ + bl 0x3ee5b4 │ │ │ │ vcgt.s8 d16, d7, d1 │ │ │ │ vsra.s64 q8, q8, #64 │ │ │ │ - bl 0x3c9f40 │ │ │ │ + bl 0x3ca008 │ │ │ │ @ instruction: 0xf8cd0e02 │ │ │ │ - bl 0x4018fc │ │ │ │ + bl 0x4019c4 │ │ │ │ stmdavs r8, {r9} │ │ │ │ - blx 0x1807720 │ │ │ │ + @ instruction: 0xf9f8f787 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - umulleq r6, r5, ip, r2 │ │ │ │ + ldrdeq r6, [r5], r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec20b20 │ │ │ │ + bl 0xfec20be8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0ff0 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r3, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ strbtmi ip, [r3], #-12 │ │ │ │ - bl 0x3ee544 │ │ │ │ + bl 0x3ee60c │ │ │ │ vcgt.s8 d16, d7, d1 │ │ │ │ vbic.i32 , #4 @ 0x00000004 │ │ │ │ - bl 0x3c9f98 │ │ │ │ + bl 0x3ca060 │ │ │ │ @ instruction: 0xf8cd0e02 │ │ │ │ - bl 0x401954 │ │ │ │ + bl 0x401a1c │ │ │ │ stmdavs r8, {r9} │ │ │ │ - blx 0xd07778 │ │ │ │ + @ instruction: 0xf9ccf787 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r6, r5, r4, asr #4 │ │ │ │ + addeq r6, r5, ip, ror r1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec20b78 │ │ │ │ + bl 0xfec20c40 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0ff0 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r3, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ strbtmi ip, [r3], #-12 │ │ │ │ - bl 0x3ee59c │ │ │ │ + bl 0x3ee664 │ │ │ │ vcgt.s8 d16, d7, d1 │ │ │ │ vsra.s64 , q12, #64 │ │ │ │ - bl 0x3c9ff0 │ │ │ │ + bl 0x3ca0b8 │ │ │ │ @ instruction: 0xf8cd0e02 │ │ │ │ - bl 0x4019ac │ │ │ │ + bl 0x401a74 │ │ │ │ stmdavs r8, {r9} │ │ │ │ - blx 0x2077d0 │ │ │ │ + @ instruction: 0xf9a0f787 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r6, r5, ip, ror #3 │ │ │ │ + addeq r6, r5, r4, lsr #2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec20bd0 │ │ │ │ + bl 0xfec20c98 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0ff0 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r3, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ strbtmi ip, [r3], #-12 │ │ │ │ - bl 0x3ee5f4 │ │ │ │ + bl 0x3ee6bc │ │ │ │ @ instruction: 0xf6470301 │ │ │ │ vaddw.s8 q8, q8, d28 │ │ │ │ - bl 0x3ca048 │ │ │ │ + bl 0x3ca110 │ │ │ │ @ instruction: 0xf8cd0e02 │ │ │ │ - bl 0x401a04 │ │ │ │ + bl 0x401acc │ │ │ │ stmdavs r8, {r9} │ │ │ │ - @ instruction: 0xf9d8f787 │ │ │ │ + @ instruction: 0xf974f787 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - umulleq r6, r5, r4, r1 │ │ │ │ + addeq r6, r5, ip, asr #1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec20c28 │ │ │ │ + bl 0xfec20cf0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0ff0 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r3, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ strbtmi ip, [r3], #-12 │ │ │ │ - bl 0x3ee64c │ │ │ │ + bl 0x3ee714 │ │ │ │ @ instruction: 0xf6470301 │ │ │ │ vbic.i32 d17, #0 @ 0x00000000 │ │ │ │ - bl 0x3ca0a0 │ │ │ │ + bl 0x3ca168 │ │ │ │ @ instruction: 0xf8cd0e02 │ │ │ │ - bl 0x401a5c │ │ │ │ + bl 0x401b24 │ │ │ │ stmdavs r8, {r9} │ │ │ │ - @ instruction: 0xf9acf787 │ │ │ │ + @ instruction: 0xf948f787 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r6, r5, ip, lsr r1 │ │ │ │ + addeq r6, r5, r4, ror r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec20c80 │ │ │ │ + bl 0xfec20d48 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0ff0 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r3, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ strbtmi ip, [r3], #-12 │ │ │ │ - bl 0x3ee6a4 │ │ │ │ + bl 0x3ee76c │ │ │ │ @ instruction: 0xf6470301 │ │ │ │ vsra.s64 d17, d20, #64 │ │ │ │ - bl 0x3ca0f8 │ │ │ │ + bl 0x3ca1c0 │ │ │ │ @ instruction: 0xf8cd0e02 │ │ │ │ - bl 0x401ab4 │ │ │ │ + bl 0x401b7c │ │ │ │ stmdavs r8, {r9} │ │ │ │ - @ instruction: 0xf980f787 │ │ │ │ + @ instruction: 0xf91cf787 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r6, r5, r4, ror #1 │ │ │ │ + addeq r6, r5, ip, lsl r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec20cd8 │ │ │ │ + bl 0xfec20da0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0ff0 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r3, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ strbtmi ip, [r3], #-12 │ │ │ │ - bl 0x3ee6fc │ │ │ │ + bl 0x3ee7c4 │ │ │ │ vcgt.s8 d16, d7, d1 │ │ │ │ vaddw.s8 q10, q0, d8 │ │ │ │ - bl 0x3ca150 │ │ │ │ + bl 0x3ca218 │ │ │ │ @ instruction: 0xf8cd0e02 │ │ │ │ - bl 0x401b0c │ │ │ │ + bl 0x401bd4 │ │ │ │ stmdavs r8, {r9} │ │ │ │ - @ instruction: 0xf954f787 │ │ │ │ + @ instruction: 0xf8f0f787 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r6, r5, ip, lsl #1 │ │ │ │ + addeq r5, r5, r4, asr #31 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec20d30 │ │ │ │ + bl 0xfec20df8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0ff0 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r3, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ strbtmi ip, [r3], #-12 │ │ │ │ - bl 0x3ee754 │ │ │ │ + bl 0x3ee81c │ │ │ │ vcgt.s8 d16, d7, d1 │ │ │ │ vaddw.s8 q10, q8, d12 │ │ │ │ - bl 0x3ca1a8 │ │ │ │ + bl 0x3ca270 │ │ │ │ @ instruction: 0xf8cd0e02 │ │ │ │ - bl 0x401b64 │ │ │ │ + bl 0x401c2c │ │ │ │ stmdavs r8, {r9} │ │ │ │ - @ instruction: 0xf928f787 │ │ │ │ + @ instruction: 0xf8c4f787 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r6, r5, r4, lsr r0 │ │ │ │ + addeq r5, r5, ip, ror #30 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec20d88 │ │ │ │ + bl 0xfec20e50 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0ff0 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r3, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ strbtmi ip, [r3], #-12 │ │ │ │ - bl 0x3ee7ac │ │ │ │ + bl 0x3ee874 │ │ │ │ vcgt.s8 d16, d7, d1 │ │ │ │ vorr.i32 d21, #0 @ 0x00000000 │ │ │ │ - bl 0x3ca200 │ │ │ │ + bl 0x3ca2c8 │ │ │ │ @ instruction: 0xf8cd0e02 │ │ │ │ - bl 0x401bbc │ │ │ │ + bl 0x401c84 │ │ │ │ stmdavs r8, {r9} │ │ │ │ - @ instruction: 0xf8fcf787 │ │ │ │ + @ instruction: 0xf898f787 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - ldrdeq r5, [r5], ip │ │ │ │ + addeq r5, r5, r4, lsl pc │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec20de0 │ │ │ │ + bl 0xfec20ea8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0ff0 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r3, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ strbtmi ip, [r3], #-12 │ │ │ │ - bl 0x3ee804 │ │ │ │ + bl 0x3ee8cc │ │ │ │ @ instruction: 0xf6460301 │ │ │ │ vsra.s64 , q4, #64 │ │ │ │ - bl 0x3ca258 │ │ │ │ + bl 0x3ca320 │ │ │ │ @ instruction: 0xf8cd0e02 │ │ │ │ - bl 0x401c14 │ │ │ │ + bl 0x401cdc │ │ │ │ stmdavs r8, {r9} │ │ │ │ - @ instruction: 0xf8d0f787 │ │ │ │ + @ instruction: 0xf86cf787 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r5, r5, r4, lsl #31 │ │ │ │ + @ instruction: 0x00855ebc │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec20e38 │ │ │ │ + bl 0xfec20f00 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0ff0 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r3, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ strbtmi ip, [r3], #-12 │ │ │ │ - bl 0x3ee85c │ │ │ │ + bl 0x3ee924 │ │ │ │ @ instruction: 0xf6460301 │ │ │ │ vorr.i32 q11, #12 @ 0x0000000c │ │ │ │ - bl 0x3ca2b0 │ │ │ │ + bl 0x3ca378 │ │ │ │ @ instruction: 0xf8cd0e02 │ │ │ │ - bl 0x401c6c │ │ │ │ + bl 0x401d34 │ │ │ │ stmdavs r8, {r9} │ │ │ │ - @ instruction: 0xf8a4f787 │ │ │ │ + @ instruction: 0xf840f787 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r5, r5, ip, lsr #30 │ │ │ │ + addeq r5, r5, r4, ror #28 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec20e90 │ │ │ │ + bl 0xfec20f58 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0ff0 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r3, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ strbtmi ip, [r3], #-12 │ │ │ │ - bl 0x3ee8b4 │ │ │ │ + bl 0x3ee97c │ │ │ │ @ instruction: 0xf6460301 │ │ │ │ vsra.s64 q10, q0, #64 │ │ │ │ - bl 0x3ca308 │ │ │ │ + bl 0x3ca3d0 │ │ │ │ @ instruction: 0xf8cd0e02 │ │ │ │ - bl 0x401cc4 │ │ │ │ + bl 0x401d8c │ │ │ │ stmdavs r8, {r9} │ │ │ │ - @ instruction: 0xf878f787 │ │ │ │ + @ instruction: 0xf814f787 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - ldrdeq r5, [r5], r4 │ │ │ │ + addeq r5, r5, ip, lsl #28 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec20ee8 │ │ │ │ + bl 0xfec20fb0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0ff0 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r3, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ strbtmi ip, [r3], #-12 │ │ │ │ - bl 0x3ee90c │ │ │ │ + bl 0x3ee9d4 │ │ │ │ @ instruction: 0xf6460301 │ │ │ │ vorr.i32 , #4 @ 0x00000004 │ │ │ │ - bl 0x3ca360 │ │ │ │ + bl 0x3ca428 │ │ │ │ @ instruction: 0xf8cd0e02 │ │ │ │ - bl 0x401d1c │ │ │ │ + bl 0x401de4 │ │ │ │ stmdavs r8, {r9} │ │ │ │ - @ instruction: 0xf84cf787 │ │ │ │ + @ instruction: 0xffe8f786 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r5, r5, ip, ror lr │ │ │ │ + @ instruction: 0x00855db4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec20f40 │ │ │ │ + bl 0xfec21008 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0ff0 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r3, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ strbtmi ip, [r3], #-12 │ │ │ │ - bl 0x3ee964 │ │ │ │ + bl 0x3eea2c │ │ │ │ @ instruction: 0xf6460301 │ │ │ │ vmla.f d23, d16, d0[6] │ │ │ │ - bl 0x3ca3b8 │ │ │ │ + bl 0x3ca480 │ │ │ │ @ instruction: 0xf8cd0e02 │ │ │ │ - bl 0x401d74 │ │ │ │ + bl 0x401e3c │ │ │ │ stmdavs r8, {r9} │ │ │ │ - @ instruction: 0xf820f787 │ │ │ │ + @ instruction: 0xffbcf786 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r5, r5, r4, lsr #28 │ │ │ │ + addeq r5, r5, ip, asr sp │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec20f98 │ │ │ │ + bl 0xfec21060 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0ff0 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r3, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ strbtmi ip, [r3], #-12 │ │ │ │ - bl 0x3ee9bc │ │ │ │ + bl 0x3eea84 │ │ │ │ vcgt.s8 d16, d7, d1 │ │ │ │ vmla.f d16, d0, d0[7] │ │ │ │ - bl 0x3ca410 │ │ │ │ + bl 0x3ca4d8 │ │ │ │ @ instruction: 0xf8cd0e02 │ │ │ │ - bl 0x401dcc │ │ │ │ + bl 0x401e94 │ │ │ │ stmdavs r8, {r9} │ │ │ │ - @ instruction: 0xfff4f786 │ │ │ │ + @ instruction: 0xff90f786 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r5, r5, ip, asr #27 │ │ │ │ + addeq r5, r5, r4, lsl #26 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec20ff0 │ │ │ │ + bl 0xfec210b8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0ff0 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r3, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ strbtmi ip, [r3], #-12 │ │ │ │ - bl 0x3eea14 │ │ │ │ + bl 0x3eeadc │ │ │ │ @ instruction: 0xf6460301 │ │ │ │ vmla.f d22, d16, d0[4] │ │ │ │ - bl 0x3ca468 │ │ │ │ + bl 0x3ca530 │ │ │ │ @ instruction: 0xf8cd0e02 │ │ │ │ - bl 0x401e24 │ │ │ │ + bl 0x401eec │ │ │ │ stmdavs r8, {r9} │ │ │ │ - @ instruction: 0xffc8f786 │ │ │ │ + @ instruction: 0xff64f786 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r5, r5, r4, ror sp │ │ │ │ + addeq r5, r5, ip, lsr #25 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec21048 │ │ │ │ + bl 0xfec21110 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0ff0 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r3, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ strbtmi ip, [r3], #-12 │ │ │ │ - bl 0x3eea6c │ │ │ │ + bl 0x3eeb34 │ │ │ │ @ instruction: 0xf6460301 │ │ │ │ vmla.f d23, d0, d0[5] │ │ │ │ - bl 0x3ca4c0 │ │ │ │ + bl 0x3ca588 │ │ │ │ @ instruction: 0xf8cd0e02 │ │ │ │ - bl 0x401e7c │ │ │ │ + bl 0x401f44 │ │ │ │ stmdavs r8, {r9} │ │ │ │ - @ instruction: 0xff9cf786 │ │ │ │ + @ instruction: 0xff38f786 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r5, r5, ip, lsl sp │ │ │ │ + addeq r5, r5, r4, asr ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec210a0 │ │ │ │ + bl 0xfec21168 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0ff0 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r3, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ strbtmi ip, [r3], #-12 │ │ │ │ - bl 0x3eeac4 │ │ │ │ + bl 0x3eeb8c │ │ │ │ vcgt.s8 d16, d7, d1 │ │ │ │ vaddw.s8 , q0, d16 │ │ │ │ - bl 0x3ca518 │ │ │ │ + bl 0x3ca5e0 │ │ │ │ @ instruction: 0xf8cd0e02 │ │ │ │ - bl 0x401ed4 │ │ │ │ + bl 0x401f9c │ │ │ │ stmdavs r8, {r9} │ │ │ │ - @ instruction: 0xff70f786 │ │ │ │ + @ instruction: 0xff0cf786 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r5, r5, r4, asr #25 │ │ │ │ + strdeq r5, [r5], ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec210f8 │ │ │ │ + bl 0xfec211c0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0ff0 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r3, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ strbtmi ip, [r3], #-12 │ │ │ │ - bl 0x3eeb1c │ │ │ │ + bl 0x3eebe4 │ │ │ │ vcgt.s8 d16, d7, d1 │ │ │ │ vaddw.s8 , q8, d20 │ │ │ │ - bl 0x3ca570 │ │ │ │ + bl 0x3ca638 │ │ │ │ @ instruction: 0xf8cd0e02 │ │ │ │ - bl 0x401f2c │ │ │ │ + bl 0x401ff4 │ │ │ │ stmdavs r8, {r9} │ │ │ │ - @ instruction: 0xff44f786 │ │ │ │ + cdp2 7, 14, cr15, cr0, cr6, {4} │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r5, r5, ip, ror #24 │ │ │ │ + addeq r5, r5, r4, lsr #23 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec21150 │ │ │ │ + bl 0xfec21218 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0ff0 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r3, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ strbtmi ip, [r3], #-12 │ │ │ │ - bl 0x3eeb74 │ │ │ │ + bl 0x3eec3c │ │ │ │ @ instruction: 0xf6470301 │ │ │ │ vaddw.s8 q8, q0, d24 │ │ │ │ - bl 0x3ca5c8 │ │ │ │ + bl 0x3ca690 │ │ │ │ @ instruction: 0xf8cd0e02 │ │ │ │ - bl 0x401f84 │ │ │ │ + bl 0x40204c │ │ │ │ stmdavs r8, {r9} │ │ │ │ - @ instruction: 0xff18f786 │ │ │ │ + cdp2 7, 11, cr15, cr4, cr6, {4} │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r5, r5, r4, lsl ip │ │ │ │ + addeq r5, r5, ip, asr #22 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec211a8 │ │ │ │ + bl 0xfec21270 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0ff0 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r3, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ strbtmi ip, [r3], #-12 │ │ │ │ - bl 0x3eebcc │ │ │ │ + bl 0x3eec94 │ │ │ │ vcgt.s8 d16, d7, d1 │ │ │ │ vbic.i32 q9, #12 @ 0x0000000c │ │ │ │ - bl 0x3ca620 │ │ │ │ + bl 0x3ca6e8 │ │ │ │ @ instruction: 0xf8cd0e02 │ │ │ │ - bl 0x401fdc │ │ │ │ + bl 0x4020a4 │ │ │ │ stmdavs r8, {r9} │ │ │ │ - cdp2 7, 14, cr15, cr12, cr6, {4} │ │ │ │ + cdp2 7, 8, cr15, cr8, cr6, {4} │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0x00855bbc │ │ │ │ + strdeq r5, [r5], r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec21200 │ │ │ │ + bl 0xfec212c8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0ff0 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r3, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ strbtmi ip, [r3], #-12 │ │ │ │ - bl 0x3eec24 │ │ │ │ + bl 0x3eecec │ │ │ │ vcgt.s8 d16, d7, d1 │ │ │ │ vaddw.s8 , q0, d0 │ │ │ │ - bl 0x3ca678 │ │ │ │ + bl 0x3ca740 │ │ │ │ @ instruction: 0xf8cd0e02 │ │ │ │ - bl 0x402034 │ │ │ │ + bl 0x4020fc │ │ │ │ stmdavs r8, {r9} │ │ │ │ - cdp2 7, 12, cr15, cr0, cr6, {4} │ │ │ │ + cdp2 7, 5, cr15, cr12, cr6, {4} │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r5, r5, r4, ror #22 │ │ │ │ + umulleq r5, r5, ip, sl @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec21258 │ │ │ │ + bl 0xfec21320 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0ff0 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r3, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ strbtmi ip, [r3], #-12 │ │ │ │ - bl 0x3eec7c │ │ │ │ + bl 0x3eed44 │ │ │ │ vcgt.s8 d16, d7, d1 │ │ │ │ vaddw.s8 , q8, d4 │ │ │ │ - bl 0x3ca6d0 │ │ │ │ + bl 0x3ca798 │ │ │ │ @ instruction: 0xf8cd0e02 │ │ │ │ - bl 0x40208c │ │ │ │ + bl 0x402154 │ │ │ │ stmdavs r8, {r9} │ │ │ │ - cdp2 7, 9, cr15, cr4, cr6, {4} │ │ │ │ + cdp2 7, 3, cr15, cr0, cr6, {4} │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r5, r5, ip, lsl #22 │ │ │ │ + addeq r5, r5, r4, asr #20 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec212b0 │ │ │ │ + bl 0xfec21378 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0ff0 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r3, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ strbtmi ip, [r3], #-12 │ │ │ │ - bl 0x3eecd4 │ │ │ │ + bl 0x3eed9c │ │ │ │ @ instruction: 0xf6470301 │ │ │ │ vbic.i32 d18, #8 @ 0x00000008 │ │ │ │ - bl 0x3ca728 │ │ │ │ + bl 0x3ca7f0 │ │ │ │ @ instruction: 0xf8cd0e02 │ │ │ │ - bl 0x4020e4 │ │ │ │ + bl 0x4021ac │ │ │ │ stmdavs r8, {r9} │ │ │ │ - cdp2 7, 6, cr15, cr8, cr6, {4} │ │ │ │ + cdp2 7, 0, cr15, cr4, cr6, {4} │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0x00855ab4 │ │ │ │ + addeq r5, r5, ip, ror #19 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec21308 │ │ │ │ + bl 0xfec213d0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0ff0 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r3, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ strbtmi ip, [r3], #-12 │ │ │ │ - bl 0x3eed2c │ │ │ │ + bl 0x3eedf4 │ │ │ │ @ instruction: 0xf6470301 │ │ │ │ vsra.s64 d18, d28, #64 │ │ │ │ - bl 0x3ca780 │ │ │ │ + bl 0x3ca848 │ │ │ │ @ instruction: 0xf8cd0e02 │ │ │ │ - bl 0x40213c │ │ │ │ + bl 0x402204 │ │ │ │ stmdavs r8, {r9} │ │ │ │ - cdp2 7, 3, cr15, cr12, cr6, {4} │ │ │ │ + ldc2l 7, cr15, [r8, #536] @ 0x218 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r5, r5, ip, asr sl │ │ │ │ + umulleq r5, r5, r4, r9 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec21360 │ │ │ │ + bl 0xfec21428 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0ff0 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r3, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ strbtmi ip, [r3], #-12 │ │ │ │ - bl 0x3eed84 │ │ │ │ + bl 0x3eee4c │ │ │ │ @ instruction: 0xf6470301 │ │ │ │ vmla.f d19, d0, d0[0] │ │ │ │ - bl 0x3ca7d8 │ │ │ │ + bl 0x3ca8a0 │ │ │ │ @ instruction: 0xf8cd0e02 │ │ │ │ - bl 0x402194 │ │ │ │ + bl 0x40225c │ │ │ │ stmdavs r8, {r9} │ │ │ │ - cdp2 7, 1, cr15, cr0, cr6, {4} │ │ │ │ + stc2 7, cr15, [ip, #536]! @ 0x218 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r5, r5, r4, lsl #20 │ │ │ │ + addeq r5, r5, ip, lsr r9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec213b8 │ │ │ │ + bl 0xfec21480 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0ff0 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r3, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ strbtmi ip, [r3], #-12 │ │ │ │ - bl 0x3eeddc │ │ │ │ + bl 0x3eeea4 │ │ │ │ @ instruction: 0xf6470301 │ │ │ │ vmla.f d19, d16, d0[1] │ │ │ │ - bl 0x3ca830 │ │ │ │ + bl 0x3ca8f8 │ │ │ │ @ instruction: 0xf8cd0e02 │ │ │ │ - bl 0x4021ec │ │ │ │ + bl 0x4022b4 │ │ │ │ stmdavs r8, {r9} │ │ │ │ - stc2l 7, cr15, [r4, #536]! @ 0x218 │ │ │ │ + stc2 7, cr15, [r0, #536] @ 0x218 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r5, r5, ip, lsr #19 │ │ │ │ + addeq r5, r5, r4, ror #17 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec21410 │ │ │ │ + bl 0xfec214d8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0ff0 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r3, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ strbtmi ip, [r3], #-12 │ │ │ │ - bl 0x3eee34 │ │ │ │ + bl 0x3eeefc │ │ │ │ @ instruction: 0xf6470301 │ │ │ │ vmla.f d20, d0, d0[2] │ │ │ │ - bl 0x3ca888 │ │ │ │ + bl 0x3ca950 │ │ │ │ @ instruction: 0xf8cd0e02 │ │ │ │ - bl 0x402244 │ │ │ │ + bl 0x40230c │ │ │ │ stmdavs r8, {r9} │ │ │ │ - ldc2 7, cr15, [r8, #536]! @ 0x218 │ │ │ │ + ldc2l 7, cr15, [r4, #-536] @ 0xfffffde8 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r5, r5, r4, asr r9 │ │ │ │ + addeq r5, r5, ip, lsl #17 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec21468 │ │ │ │ + bl 0xfec21530 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0ff0 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r3, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ strbtmi ip, [r3], #-12 │ │ │ │ - bl 0x3eee8c │ │ │ │ + bl 0x3eef54 │ │ │ │ @ instruction: 0xf6470301 │ │ │ │ vmla.f d20, d16, d0[3] │ │ │ │ - bl 0x3ca8e0 │ │ │ │ + bl 0x3ca9a8 │ │ │ │ @ instruction: 0xf8cd0e02 │ │ │ │ - bl 0x40229c │ │ │ │ + bl 0x402364 │ │ │ │ stmdavs r8, {r9} │ │ │ │ - stc2 7, cr15, [ip, #536] @ 0x218 │ │ │ │ + stc2 7, cr15, [r8, #-536]! @ 0xfffffde8 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - strdeq r5, [r5], ip │ │ │ │ + addeq r5, r5, r4, lsr r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec214c0 │ │ │ │ + bl 0xfec21588 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4ce288 │ │ │ │ + blmi 0x4ce350 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d3, d3 │ │ │ │ vmvn.i32 d16, #3327 @ 0x00000cff │ │ │ │ - bl 0x18d530 │ │ │ │ + bl 0x18d5f8 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7860000 │ │ │ │ - andlt pc, r3, r3, ror #26 │ │ │ │ + strdlt pc, [r3], -pc @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r5, r5, r6, lsr #17 │ │ │ │ + ldrdeq r5, [r5], lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec21514 │ │ │ │ + bl 0xfec215dc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4ce2dc │ │ │ │ + blmi 0x4ce3a4 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d3, d3 │ │ │ │ vqdmulh.s d16, d16, d0[0] │ │ │ │ - bl 0x18d584 │ │ │ │ + bl 0x18d64c │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7860000 │ │ │ │ - andlt pc, r3, r9, lsr sp @ │ │ │ │ + ldrdlt pc, [r3], -r5 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r5, r5, r2, asr r8 │ │ │ │ + addeq r5, r5, sl, lsl #15 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec21568 │ │ │ │ + bl 0xfec21630 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4ce330 │ │ │ │ + blmi 0x4ce3f8 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d3, d3 │ │ │ │ vqdmulh.s d17, d0, d0[1] │ │ │ │ - bl 0x18d5d8 │ │ │ │ + bl 0x18d6a0 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7860000 │ │ │ │ - andlt pc, r3, pc, lsl #26 │ │ │ │ + andlt pc, r3, fp, lsr #25 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - strdeq r5, [r5], lr │ │ │ │ + addeq r5, r5, r6, lsr r7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec215bc │ │ │ │ + bl 0xfec21684 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4ce384 │ │ │ │ + blmi 0x4ce44c │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d3, d3 │ │ │ │ vqdmulh.s d17, d16, d0[2] │ │ │ │ - bl 0x18d62c │ │ │ │ + bl 0x18d6f4 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7860000 │ │ │ │ - andlt pc, r3, r5, ror #25 │ │ │ │ + andlt pc, r3, r1, lsl #25 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r5, r5, sl, lsr #15 │ │ │ │ + addeq r5, r5, r2, ror #13 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec21610 │ │ │ │ + bl 0xfec216d8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4ce3d8 │ │ │ │ + blmi 0x4ce4a0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d3, d3 │ │ │ │ vqdmulh.s d18, d0, d0[3] │ │ │ │ - bl 0x18d680 │ │ │ │ + bl 0x18d748 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7860000 │ │ │ │ - @ instruction: 0xb003fcbb │ │ │ │ + andlt pc, r3, r7, asr ip @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r5, r5, r6, asr r7 │ │ │ │ + addeq r5, r5, lr, lsl #13 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec21664 │ │ │ │ + bl 0xfec2172c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4ce42c │ │ │ │ + blmi 0x4ce4f4 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d3, d3 │ │ │ │ @ instruction: 0xf2c02cd0 │ │ │ │ - bl 0x18d6d4 │ │ │ │ + bl 0x18d79c │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7860000 │ │ │ │ - mullt r3, r1, ip │ │ │ │ + andlt pc, r3, sp, lsr #24 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r5, r5, r2, lsl #14 │ │ │ │ + addeq r5, r5, sl, lsr r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec216b8 │ │ │ │ + bl 0xfec21780 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4ce480 │ │ │ │ + blmi 0x4ce548 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d3, d3 │ │ │ │ vqdmulh.s d20, d16, d0[4] │ │ │ │ - bl 0x18d728 │ │ │ │ + bl 0x18d7f0 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7860000 │ │ │ │ - andlt pc, r3, r7, ror #24 │ │ │ │ + andlt pc, r3, r3, lsl #24 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r5, r5, lr, lsr #13 │ │ │ │ + addeq r5, r5, r6, ror #11 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2170c │ │ │ │ + bl 0xfec217d4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4ce4d4 │ │ │ │ + blmi 0x4ce59c │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d3, d3 │ │ │ │ vqdmulh.s d21, d0, d0[5] │ │ │ │ - bl 0x18d77c │ │ │ │ + bl 0x18d844 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7860000 │ │ │ │ - andlt pc, r3, sp, lsr ip @ │ │ │ │ + ldrdlt pc, [r3], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r5, r5, sl, asr r6 │ │ │ │ + umulleq r5, r5, r2, r5 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec21760 │ │ │ │ + bl 0xfec21828 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4ce528 │ │ │ │ + blmi 0x4ce5f0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d3, d3 │ │ │ │ vqdmulh.s d21, d16, d0[6] │ │ │ │ - bl 0x18d7d0 │ │ │ │ + bl 0x18d898 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7860000 │ │ │ │ - andlt pc, r3, r3, lsl ip @ │ │ │ │ + andlt pc, r3, pc, lsr #23 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r5, r5, r6, lsl #12 │ │ │ │ + addeq r5, r5, lr, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec217b4 │ │ │ │ + bl 0xfec2187c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4ce57c │ │ │ │ + blmi 0x4ce644 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d3, d3 │ │ │ │ vmov.i32 , #1279 @ 0x000004ff │ │ │ │ - bl 0x18d824 │ │ │ │ + bl 0x18d8ec │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7860000 │ │ │ │ - andlt pc, r3, r9, ror #23 │ │ │ │ + andlt pc, r3, r5, lsl #23 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - @ instruction: 0x008555b2 │ │ │ │ + addeq r5, r5, sl, ror #9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec21808 │ │ │ │ + bl 0xfec218d0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4ce5d0 │ │ │ │ + blmi 0x4ce698 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d3, d3 │ │ │ │ @ instruction: 0xf2c03cd8 │ │ │ │ - bl 0x18d878 │ │ │ │ + bl 0x18d940 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7860000 │ │ │ │ - @ instruction: 0xb003fbbf │ │ │ │ + andlt pc, r3, fp, asr fp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r5, r5, lr, asr r5 │ │ │ │ + umulleq r5, r5, r6, r4 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2185c │ │ │ │ + bl 0xfec21924 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4ce624 │ │ │ │ + blmi 0x4ce6ec │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d3, d3 │ │ │ │ vmov.i32 q10, #3327 @ 0x00000cff │ │ │ │ - bl 0x18d8cc │ │ │ │ + bl 0x18d994 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7860000 │ │ │ │ - mullt r3, r5, fp │ │ │ │ + andlt pc, r3, r1, lsr fp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r5, r5, sl, lsl #10 │ │ │ │ + addeq r5, r5, r2, asr #8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec218b0 │ │ │ │ + bl 0xfec21978 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4ce678 │ │ │ │ + blmi 0x4ce740 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6423003 │ │ │ │ @ instruction: 0xf2c07cb8 │ │ │ │ - bl 0x18d920 │ │ │ │ + bl 0x18d9e8 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7860000 │ │ │ │ - andlt pc, r3, fp, ror #22 │ │ │ │ + andlt pc, r3, r7, lsl #22 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - @ instruction: 0x008554b6 │ │ │ │ + addeq r5, r5, lr, ror #7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec21904 │ │ │ │ + bl 0xfec219cc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4ce6cc │ │ │ │ + blmi 0x4ce794 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6423003 │ │ │ │ vmull.s8 , d0, d4 │ │ │ │ - bl 0x18d974 │ │ │ │ + bl 0x18da3c │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7860000 │ │ │ │ - andlt pc, r3, r1, asr #22 │ │ │ │ + ldrdlt pc, [r3], -sp │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r5, r5, r2, ror #8 │ │ │ │ + umulleq r5, r5, sl, r3 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec21958 │ │ │ │ + bl 0xfec21a20 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4ce720 │ │ │ │ + blmi 0x4ce7e8 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6423003 │ │ │ │ vmull.s8 , d16, d8 │ │ │ │ - bl 0x18d9c8 │ │ │ │ + bl 0x18da90 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7860000 │ │ │ │ - andlt pc, r3, r7, lsl fp @ │ │ │ │ + @ instruction: 0xb003fab3 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r5, r5, lr, lsl #8 │ │ │ │ + addeq r5, r5, r6, asr #6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec219ac │ │ │ │ + bl 0xfec21a74 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4ce774 │ │ │ │ + blmi 0x4ce83c │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6423003 │ │ │ │ vmull.s8 q9, d0, d12 │ │ │ │ - bl 0x18da1c │ │ │ │ + bl 0x18dae4 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7860000 │ │ │ │ - andlt pc, r3, sp, ror #21 │ │ │ │ + andlt pc, r3, r9, lsl #21 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - @ instruction: 0x008553ba │ │ │ │ + strdeq r5, [r5], r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec21a00 │ │ │ │ + bl 0xfec21ac8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4ce7c8 │ │ │ │ + blmi 0x4ce890 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d2, d3 │ │ │ │ vmvn.i32 , #2303 @ 0x000008ff │ │ │ │ - bl 0x18da70 │ │ │ │ + bl 0x18db38 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7860000 │ │ │ │ - andlt pc, r3, r3, asr #21 │ │ │ │ + andlt pc, r3, pc, asr sl @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r5, r5, r6, ror #6 │ │ │ │ + umulleq r5, r5, lr, r2 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec21a54 │ │ │ │ + bl 0xfec21b1c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4ce81c │ │ │ │ + blmi 0x4ce8e4 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d2, d3 │ │ │ │ @ instruction: 0xf2c07cfc │ │ │ │ - bl 0x18dac4 │ │ │ │ + bl 0x18db8c │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7860000 │ │ │ │ - mullt r3, r9, sl │ │ │ │ + andlt pc, r3, r5, lsr sl @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r5, r5, r2, lsl r3 │ │ │ │ + addeq r5, r5, sl, asr #4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec21aa8 │ │ │ │ + bl 0xfec21b70 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4ce870 │ │ │ │ + blmi 0x4ce938 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6423003 │ │ │ │ vmull.s8 q8, d16, d0 │ │ │ │ - bl 0x18db18 │ │ │ │ + bl 0x18dbe0 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7860000 │ │ │ │ - andlt pc, r3, pc, ror #20 │ │ │ │ + andlt pc, r3, fp, lsl #20 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - @ instruction: 0x008552be │ │ │ │ + strdeq r5, [r5], r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec21afc │ │ │ │ + bl 0xfec21bc4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4ce8c4 │ │ │ │ + blmi 0x4ce98c │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6423003 │ │ │ │ vmull.s8 q11, d0, d28 │ │ │ │ - bl 0x18db6c │ │ │ │ + bl 0x18dc34 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7860000 │ │ │ │ - andlt pc, r3, r5, asr #20 │ │ │ │ + andlt pc, r3, r1, ror #19 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r5, r5, sl, ror #4 │ │ │ │ + addeq r5, r5, r2, lsr #3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec21b50 │ │ │ │ + bl 0xfec21c18 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4ce918 │ │ │ │ + blmi 0x4ce9e0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6423003 │ │ │ │ @ instruction: 0xf2c06cb0 │ │ │ │ - bl 0x18dbc0 │ │ │ │ + bl 0x18dc88 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7860000 │ │ │ │ - andlt pc, r3, fp, lsl sl @ │ │ │ │ + @ instruction: 0xb003f9b7 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r5, r5, r6, lsl r2 │ │ │ │ + addeq r5, r5, lr, asr #2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec21ba4 │ │ │ │ + bl 0xfec21c6c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4ce96c │ │ │ │ + blmi 0x4cea34 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6423003 │ │ │ │ vmvn.i32 d23, #1279 @ 0x000004ff │ │ │ │ - bl 0x18dc14 │ │ │ │ + bl 0x18dcdc │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7860000 │ │ │ │ - strdlt pc, [r3], -r1 │ │ │ │ + andlt pc, r3, sp, lsl #19 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r5, r5, r2, asr #3 │ │ │ │ + strdeq r5, [r5], sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec21bf8 │ │ │ │ + bl 0xfec21cc0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4ce9c0 │ │ │ │ + blmi 0x4cea88 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6423003 │ │ │ │ @ instruction: 0xf2c03c98 │ │ │ │ - bl 0x18dc68 │ │ │ │ + bl 0x18dd30 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7860000 │ │ │ │ - andlt pc, r3, r7, asr #19 │ │ │ │ + andlt pc, r3, r3, ror #18 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r5, r5, lr, ror #2 │ │ │ │ + addeq r5, r5, r6, lsr #1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec21c4c │ │ │ │ + bl 0xfec21d14 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cea14 │ │ │ │ + blmi 0x4ceadc │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6423003 │ │ │ │ vmov.i32 d20, #3327 @ 0x00000cff │ │ │ │ - bl 0x18dcbc │ │ │ │ + bl 0x18dd84 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7860000 │ │ │ │ - mullt r3, sp, r9 │ │ │ │ + andlt pc, r3, r9, lsr r9 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r5, r5, sl, lsl r1 │ │ │ │ + addeq r5, r5, r2, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec21ca0 │ │ │ │ + bl 0xfec21d68 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cea68 │ │ │ │ + blmi 0x4ceb30 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6423003 │ │ │ │ vmull.s8 q10, d16, d16 │ │ │ │ - bl 0x18dd10 │ │ │ │ + bl 0x18ddd8 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7860000 │ │ │ │ - andlt pc, r3, r3, ror r9 @ │ │ │ │ + andlt pc, r3, pc, lsl #18 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r5, r5, r6, asr #1 │ │ │ │ + strdeq r4, [r5], lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec21cf4 │ │ │ │ + bl 0xfec21dbc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4ceabc │ │ │ │ + blmi 0x4ceb84 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6423003 │ │ │ │ vmull.s8 , d0, d20 │ │ │ │ - bl 0x18dd64 │ │ │ │ + bl 0x18de2c │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7860000 │ │ │ │ - andlt pc, r3, r9, asr #18 │ │ │ │ + andlt pc, r3, r5, ror #17 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r5, r5, r2, ror r0 │ │ │ │ + addeq r4, r5, sl, lsr #31 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec21d48 │ │ │ │ + bl 0xfec21e10 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4ceb10 │ │ │ │ + blmi 0x4cebd8 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6423003 │ │ │ │ vmull.s8 , d16, d24 │ │ │ │ - bl 0x18ddb8 │ │ │ │ + bl 0x18de80 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7860000 │ │ │ │ - andlt pc, r3, pc, lsl r9 @ │ │ │ │ + @ instruction: 0xb003f8bb │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r5, r5, lr, lsl r0 │ │ │ │ + addeq r4, r5, r6, asr pc │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec21d9c │ │ │ │ + bl 0xfec21e64 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4ceb64 │ │ │ │ + blmi 0x4cec2c │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6423003 │ │ │ │ @ instruction: 0xf2c02c90 │ │ │ │ - bl 0x18de0c │ │ │ │ + bl 0x18ded4 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7860000 │ │ │ │ - strdlt pc, [r3], -r5 │ │ │ │ + mullt r3, r1, r8 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r4, r5, sl, asr #31 │ │ │ │ + addeq r4, r5, r2, lsl #30 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec21df0 │ │ │ │ + bl 0xfec21eb8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cebb8 │ │ │ │ + blmi 0x4cec80 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6423003 │ │ │ │ vmov.i32 d19, #1279 @ 0x000004ff │ │ │ │ - bl 0x18de60 │ │ │ │ + bl 0x18df28 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7860000 │ │ │ │ - andlt pc, r3, fp, asr #17 │ │ │ │ + andlt pc, r3, r7, ror #16 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r4, r5, r6, ror pc │ │ │ │ + addeq r4, r5, lr, lsr #29 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec21e44 │ │ │ │ + bl 0xfec21f0c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cec0c │ │ │ │ + blmi 0x4cecd4 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d1, d3 │ │ │ │ vmull.s8 q8, d16, d4 │ │ │ │ - bl 0x18deb0 │ │ │ │ + bl 0x18df78 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7860000 │ │ │ │ - andlt pc, r3, r1, lsr #17 │ │ │ │ + andlt pc, r3, sp, lsr r8 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r4, r5, r2, lsr #30 │ │ │ │ + addeq r4, r5, sl, asr lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec21e98 │ │ │ │ + bl 0xfec21f60 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cec60 │ │ │ │ + blmi 0x4ced28 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d1, d3 │ │ │ │ vmull.s8 , d0, d8 │ │ │ │ - bl 0x18df04 │ │ │ │ + bl 0x18dfcc │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7860000 │ │ │ │ - andlt pc, r3, r7, ror r8 @ │ │ │ │ + andlt pc, r3, r3, lsl r8 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r4, r5, lr, asr #29 │ │ │ │ + addeq r4, r5, r6, lsl #28 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec21eec │ │ │ │ + bl 0xfec21fb4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4cecb4 │ │ │ │ + blmi 0x4ced7c │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6463003 │ │ │ │ vmull.s8 q8, d0, d28 │ │ │ │ - bl 0x18df58 │ │ │ │ + bl 0x18e020 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ - @ instruction: 0xf7860000 │ │ │ │ - andlt pc, r3, sp, asr #16 │ │ │ │ + @ instruction: 0xf7850000 │ │ │ │ + andlt pc, r3, r9, ror #31 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r4, r5, sl, ror lr │ │ │ │ + @ instruction: 0x00854db2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec21f40 │ │ │ │ + bl 0xfec22008 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4ced08 │ │ │ │ + blmi 0x4cedd0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d6, d3 │ │ │ │ vmull.s8 , d0, d20 │ │ │ │ - bl 0x18dfac │ │ │ │ + bl 0x18e074 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ - @ instruction: 0xf7860000 │ │ │ │ - andlt pc, r3, r3, lsr #16 │ │ │ │ + @ instruction: 0xf7850000 │ │ │ │ + @ instruction: 0xb003ffbf │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r4, r5, r6, lsr #28 │ │ │ │ + addeq r4, r5, lr, asr sp │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec21f94 │ │ │ │ + bl 0xfec2205c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4ced5c │ │ │ │ + blmi 0x4cee24 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d6, d3 │ │ │ │ vmull.s8 , d16, d24 │ │ │ │ - bl 0x18e000 │ │ │ │ + bl 0x18e0c8 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7850000 │ │ │ │ - strdlt pc, [r3], -r9 │ │ │ │ + mullt r3, r5, pc @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - ldrdeq r4, [r5], r2 │ │ │ │ + addeq r4, r5, sl, lsl #26 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec21fe8 │ │ │ │ + bl 0xfec220b0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ addlt ip, r4, r4, asr r0 │ │ │ │ cdp 6, 1, cr4, cr13, cr12, {0} │ │ │ │ ldrbtmi r1, [ip], #3952 @ 0xf70 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r1, asr r8 @ │ │ │ │ - bl 0x3f1220 │ │ │ │ - bl 0x3ce614 │ │ │ │ + bl 0x3f12e8 │ │ │ │ + bl 0x3ce6dc │ │ │ │ strbtmi r0, [r1], #-512 @ 0xfffffe00 │ │ │ │ - bl 0x3ef21c │ │ │ │ + bl 0x3ef2e4 │ │ │ │ stmib sp, {r0, r1, r8}^ │ │ │ │ vrhadd.s8 d30, d3, d0 │ │ │ │ vsra.s64 , q12, #64 │ │ │ │ - bl 0x1cb474 │ │ │ │ + bl 0x1cb53c │ │ │ │ stcls 3, cr0, [r7], {12} │ │ │ │ strtmi r6, [r4], #2056 @ 0x808 │ │ │ │ andgt pc, ip, sp, asr #17 │ │ │ │ - @ instruction: 0xf822f786 │ │ │ │ + @ instruction: 0xffbef785 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r4, r5, sl, ror sp │ │ │ │ + @ instruction: 0x00854cb2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec22050 │ │ │ │ + bl 0xfec22118 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ addlt ip, r4, r4, asr r0 │ │ │ │ cdp 6, 1, cr4, cr13, cr12, {0} │ │ │ │ ldrbtmi r1, [ip], #3952 @ 0xf70 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r1, asr r8 @ │ │ │ │ - bl 0x3f1288 │ │ │ │ - bl 0x3ce67c │ │ │ │ + bl 0x3f1350 │ │ │ │ + bl 0x3ce744 │ │ │ │ strbtmi r0, [r1], #-512 @ 0xfffffe00 │ │ │ │ - bl 0x3ef284 │ │ │ │ + bl 0x3ef34c │ │ │ │ stmib sp, {r0, r1, r8}^ │ │ │ │ @ instruction: 0xf643e100 │ │ │ │ vbic.i32 q8, #12 @ 0x0000000c │ │ │ │ - bl 0x1cb4dc │ │ │ │ + bl 0x1cb5a4 │ │ │ │ stcls 3, cr0, [r7], {12} │ │ │ │ strtmi r6, [r4], #2056 @ 0x808 │ │ │ │ andgt pc, ip, sp, asr #17 │ │ │ │ - @ instruction: 0xffeef785 │ │ │ │ + @ instruction: 0xff8af785 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r4, r5, r2, lsl sp │ │ │ │ + addeq r4, r5, sl, asr #24 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec220b8 │ │ │ │ + bl 0xfec22180 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ addlt ip, r4, r4, asr r0 │ │ │ │ cdp 6, 1, cr4, cr13, cr12, {0} │ │ │ │ ldrbtmi r1, [ip], #3952 @ 0xf70 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r1, asr r8 @ │ │ │ │ - bl 0x3f12f0 │ │ │ │ - bl 0x3ce6e4 │ │ │ │ + bl 0x3f13b8 │ │ │ │ + bl 0x3ce7ac │ │ │ │ strbtmi r0, [r1], #-512 @ 0xfffffe00 │ │ │ │ - bl 0x3ef2ec │ │ │ │ + bl 0x3ef3b4 │ │ │ │ stmib sp, {r0, r1, r8}^ │ │ │ │ @ instruction: 0xf643e100 │ │ │ │ vaddw.s8 , q0, d0 │ │ │ │ - bl 0x1cb544 │ │ │ │ + bl 0x1cb60c │ │ │ │ stcls 3, cr0, [r7], {12} │ │ │ │ strtmi r6, [r4], #2056 @ 0x808 │ │ │ │ andgt pc, ip, sp, asr #17 │ │ │ │ - @ instruction: 0xffbaf785 │ │ │ │ + @ instruction: 0xff56f785 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r4, r5, sl, lsr #25 │ │ │ │ + addeq r4, r5, r2, ror #23 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec22120 │ │ │ │ + bl 0xfec221e8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ addlt ip, r4, r4, asr r0 │ │ │ │ cdp 6, 1, cr4, cr13, cr12, {0} │ │ │ │ ldrbtmi r1, [ip], #3952 @ 0xf70 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r1, asr r8 @ │ │ │ │ - bl 0x3f1358 │ │ │ │ - bl 0x3ce74c │ │ │ │ + bl 0x3f1420 │ │ │ │ + bl 0x3ce814 │ │ │ │ strbtmi r0, [r1], #-512 @ 0xfffffe00 │ │ │ │ - bl 0x3ef354 │ │ │ │ + bl 0x3ef41c │ │ │ │ stmib sp, {r0, r1, r8}^ │ │ │ │ vrhadd.s8 d30, d3, d0 │ │ │ │ vmla.f d22, d0, d0[7] │ │ │ │ - bl 0x1cb5ac │ │ │ │ + bl 0x1cb674 │ │ │ │ stcls 3, cr0, [r7], {12} │ │ │ │ strtmi r6, [r4], #2056 @ 0x808 │ │ │ │ andgt pc, ip, sp, asr #17 │ │ │ │ - @ instruction: 0xff86f785 │ │ │ │ + @ instruction: 0xff22f785 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r4, r5, r2, asr #24 │ │ │ │ + addeq r4, r5, sl, ror fp │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec22188 │ │ │ │ + bl 0xfec22250 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ addlt ip, r4, r4, asr r0 │ │ │ │ cdp 6, 1, cr4, cr13, cr12, {0} │ │ │ │ ldrbtmi r1, [ip], #3952 @ 0xf70 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r1, asr r8 @ │ │ │ │ - bl 0x3f13c0 │ │ │ │ - bl 0x3ce7b4 │ │ │ │ + bl 0x3f1488 │ │ │ │ + bl 0x3ce87c │ │ │ │ strbtmi r0, [r1], #-512 @ 0xfffffe00 │ │ │ │ - bl 0x3ef3bc │ │ │ │ + bl 0x3ef484 │ │ │ │ stmib sp, {r0, r1, r8}^ │ │ │ │ vrhadd.s8 d30, d3, d0 │ │ │ │ vsra.s64 q11, q8, #64 │ │ │ │ - bl 0x1cb614 │ │ │ │ + bl 0x1cb6dc │ │ │ │ stcls 3, cr0, [r7], {12} │ │ │ │ strtmi r6, [r4], #2056 @ 0x808 │ │ │ │ andgt pc, ip, sp, asr #17 │ │ │ │ - @ instruction: 0xff52f785 │ │ │ │ + cdp2 7, 14, cr15, cr14, cr5, {4} │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - ldrdeq r4, [r5], sl │ │ │ │ + addeq r4, r5, r2, lsl fp │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec221f0 │ │ │ │ + bl 0xfec222b8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ addlt ip, r4, r4, asr r0 │ │ │ │ cdp 6, 1, cr4, cr13, cr12, {0} │ │ │ │ ldrbtmi r1, [ip], #3952 @ 0xf70 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r1, asr r8 @ │ │ │ │ - bl 0x3f1428 │ │ │ │ - bl 0x3ce81c │ │ │ │ + bl 0x3f14f0 │ │ │ │ + bl 0x3ce8e4 │ │ │ │ strbtmi r0, [r1], #-512 @ 0xfffffe00 │ │ │ │ - bl 0x3ef424 │ │ │ │ + bl 0x3ef4ec │ │ │ │ stmib sp, {r0, r1, r8}^ │ │ │ │ vrhadd.s8 d30, d3, d0 │ │ │ │ vbic.i32 , #4 @ 0x00000004 │ │ │ │ - bl 0x1cb67c │ │ │ │ + bl 0x1cb744 │ │ │ │ stcls 3, cr0, [r7], {12} │ │ │ │ strtmi r6, [r4], #2056 @ 0x808 │ │ │ │ andgt pc, ip, sp, asr #17 │ │ │ │ - @ instruction: 0xff1ef785 │ │ │ │ + cdp2 7, 11, cr15, cr10, cr5, {4} │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r4, r5, r2, ror fp │ │ │ │ + addeq r4, r5, sl, lsr #21 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ stmdacs r0, {r1, r2, r7, ip, sp, pc} │ │ │ │ ldrcs fp, [r0], #-3864 @ 0xfffff0e8 │ │ │ │ andeq pc, r1, r0, lsl #2 │ │ │ │ strcs fp, [r8], #-3848 @ 0xfffff0f8 │ │ │ │ - blls 0x3dca94 │ │ │ │ + blls 0x3dcb5c │ │ │ │ svcls 0x000f9e0e │ │ │ │ movwcs r9, #772 @ 0x304 │ │ │ │ movwls r9, #5120 @ 0x1400 │ │ │ │ strls r9, [r3, -r2, lsl #12] │ │ │ │ andls r9, r5, sp, lsl #26 │ │ │ │ - blx 0xf08f08 │ │ │ │ + @ instruction: 0xf9d4f79f │ │ │ │ strbmi r9, [r2], -r4, lsl #22 │ │ │ │ strbmi r9, [r1], -r5, lsl #16 │ │ │ │ strls r1, [pc, -r4, ror #21] │ │ │ │ - bl 0x1a308d4 │ │ │ │ + bl 0x1a3099c │ │ │ │ stmib sp, {r0, r2, r6, r8, sl}^ │ │ │ │ andlt r4, r6, ip, lsl #10 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - bllt 0x808f28 │ │ │ │ + blt 0xfef08ff0 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ ldmib sp, {r3, r8, r9, sp}^ │ │ │ │ addmi r4, r3, r6, lsl #10 │ │ │ │ @ instruction: 0x6708e9dd │ │ │ │ mcreq 1, 0, pc, cr0, cr4, {6} @ │ │ │ │ stmiavc r3!, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ strvs lr, [r8, -sp, asr #19] │ │ │ │ mcrreq 11, 6, lr, r5, cr5 │ │ │ │ svclt 0x000845e0 │ │ │ │ svclt 0x00044573 │ │ │ │ vmlseq.f32 s28, s8, s31 │ │ │ │ @ instruction: 0x0c05ea6f │ │ │ │ @ instruction: 0xec06e9cd │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - blt 0x88f64 │ │ │ │ + blt 0xfe78902c │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec222f0 │ │ │ │ + bl 0xfec223b8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r9, r8, asr #31 │ │ │ │ andcc r4, r1, r4, lsl #13 │ │ │ │ movwmi lr, #59869 @ 0xe9dd │ │ │ │ @ instruction: 0x5610e9dd │ │ │ │ svceq 0x0000f1bc │ │ │ │ - b 0x15ff124 │ │ │ │ + b 0x15ff1ec │ │ │ │ eorle r0, r5, r3, lsl #24 │ │ │ │ - ldc 7, cr2, [pc, #64] @ 0xcb154 │ │ │ │ + ldc 7, cr2, [pc, #64] @ 0xcb21c │ │ │ │ and r7, r8, r8, lsl fp │ │ │ │ @ instruction: 0x0c03ea54 │ │ │ │ - ldc 15, cr11, [pc, #32] @ 0xcb140 │ │ │ │ + ldc 15, cr11, [pc, #32] @ 0xcb208 │ │ │ │ andsle r7, sp, r7, lsl fp │ │ │ │ - ldc 7, cr2, [pc, #32] @ 0xcb148 │ │ │ │ + ldc 7, cr2, [pc, #32] @ 0xcb210 │ │ │ │ stmib sp, {r0, r1, r2, r4, r8, r9, fp, ip, sp, lr}^ │ │ │ │ stc 6, cr5, [sp, #8] │ │ │ │ stmib sp, {r8, r9, fp, ip, sp, lr}^ │ │ │ │ movwls r0, #28933 @ 0x7105 │ │ │ │ - @ instruction: 0xf8c2f79f │ │ │ │ - blne 0xff1d5c │ │ │ │ + @ instruction: 0xf85ef79f │ │ │ │ + blne 0xff1e24 │ │ │ │ stmdals r5, {r1, r2, r8, fp, ip, pc} │ │ │ │ movteq lr, #15203 @ 0x3b63 │ │ │ │ ldrls r4, [r1], -sl, lsl #12 │ │ │ │ stmib sp, {r4, r8, sl, ip, pc}^ │ │ │ │ andlt r4, r9, lr, lsl #6 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ - blt 0xff208fd8 │ │ │ │ - blvc 0x3c67dc │ │ │ │ + blt 0x19090a0 │ │ │ │ + blvc 0x3c68a4 │ │ │ │ ldrpl lr, [r0], -sp, asr #19 │ │ │ │ - blvc 0x48679c │ │ │ │ + blvc 0x486864 │ │ │ │ pop {r0, r3, ip, sp, pc} │ │ │ │ @ instruction: 0xf79f40f0 │ │ │ │ - svclt 0x0000bab9 │ │ │ │ + svclt 0x0000ba55 │ │ │ │ @ instruction: 0xffff0000 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, r8 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq pc, r0, r0, lsl #30 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, r0, lsl r0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2239c │ │ │ │ + bl 0xfec22464 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r0 @ │ │ │ │ - ldc 6, cr4, [pc, #12] @ 0xcb1b4 │ │ │ │ + ldc 6, cr4, [pc, #12] @ 0xcb27c │ │ │ │ andcc r7, r1, pc, lsl #22 │ │ │ │ @ instruction: 0x670ce9dd │ │ │ │ strmi lr, [lr, #-2525] @ 0xfffff623 │ │ │ │ - ldc 1, cr11, [pc, #44] @ 0xcb1e4 │ │ │ │ + ldc 1, cr11, [pc, #44] @ 0xcb2ac │ │ │ │ stmib sp, {r0, r2, r3, r8, r9, fp, ip, sp, lr}^ │ │ │ │ stc 5, cr4, [sp, #8] │ │ │ │ stmib sp, {r8, r9, fp, ip, sp, lr}^ │ │ │ │ @ instruction: 0xf79f0104 │ │ │ │ - stmdbls r5, {r0, r1, r3, r4, r5, r6, fp, ip, sp, lr, pc} │ │ │ │ + stmdbls r5, {r0, r1, r2, r4, fp, ip, sp, lr, pc} │ │ │ │ strmi r9, [sl], -r4, lsl #16 │ │ │ │ strls r9, [lr], #-1295 @ 0xfffffaf1 │ │ │ │ strvs lr, [ip, -sp, asr #19] │ │ │ │ pop {r0, r1, r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf79f40f0 │ │ │ │ - svclt 0x0000b98d │ │ │ │ + svclt 0x0000b929 │ │ │ │ strdeq r0, [r0], -pc @ │ │ │ │ andeq r0, r0, r0 │ │ │ │ strdeq pc, [r0], -pc @ │ │ │ │ andeq r0, r0, r0 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec223fc │ │ │ │ + bl 0xfec224c4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r9, r8, asr #31 │ │ │ │ andcc r4, r1, r4, lsl #13 │ │ │ │ movwmi lr, #59869 @ 0xe9dd │ │ │ │ @ instruction: 0x5610e9dd │ │ │ │ svceq 0x0000f1bc │ │ │ │ - b 0x15ff230 │ │ │ │ + b 0x15ff2f8 │ │ │ │ eorle r0, r5, r3, lsl #24 │ │ │ │ - ldc 7, cr2, [pc, #64] @ 0xcb260 │ │ │ │ + ldc 7, cr2, [pc, #64] @ 0xcb328 │ │ │ │ and r7, r8, r9, lsl fp │ │ │ │ @ instruction: 0x0c03ea54 │ │ │ │ - ldc 15, cr11, [pc, #32] @ 0xcb24c │ │ │ │ + ldc 15, cr11, [pc, #32] @ 0xcb314 │ │ │ │ andsle r7, sp, r8, lsl fp │ │ │ │ - ldc 7, cr2, [pc, #32] @ 0xcb254 │ │ │ │ + ldc 7, cr2, [pc, #32] @ 0xcb31c │ │ │ │ stmib sp, {r3, r4, r8, r9, fp, ip, sp, lr}^ │ │ │ │ stc 6, cr5, [sp, #8] │ │ │ │ stmib sp, {r8, r9, fp, ip, sp, lr}^ │ │ │ │ movwls r0, #28933 @ 0x7105 │ │ │ │ - @ instruction: 0xf83cf79f │ │ │ │ - blne 0xff1e68 │ │ │ │ + @ instruction: 0xffd8f79e │ │ │ │ + blne 0xff1f30 │ │ │ │ stmdals r5, {r1, r2, r8, fp, ip, pc} │ │ │ │ movteq lr, #15203 @ 0x3b63 │ │ │ │ ldrls r4, [r1], -sl, lsl #12 │ │ │ │ stmib sp, {r4, r8, sl, ip, pc}^ │ │ │ │ andlt r4, r9, lr, lsl #6 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ - stmiblt r8!, {r0, r1, r2, r3, r4, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - blvc 0x4068e8 │ │ │ │ + stmdblt r4, {r0, r1, r2, r3, r4, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + blvc 0x4069b0 │ │ │ │ ldrpl lr, [r0], -sp, asr #19 │ │ │ │ - blvc 0x4868a8 │ │ │ │ + blvc 0x486970 │ │ │ │ pop {r0, r3, ip, sp, pc} │ │ │ │ @ instruction: 0xf79f40f0 │ │ │ │ - svclt 0x0000b99d │ │ │ │ + svclt 0x0000b939 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ @ instruction: 0xffff0000 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, r8 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq pc, r0, r0, lsl #30 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, r0, lsl r0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ movwcs lr, #10717 @ 0x29dd │ │ │ │ - ldmlt r4!, {r1, r2, r3, r4, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + ldmlt r0, {r1, r2, r3, r4, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec224b4 │ │ │ │ + bl 0xfec2257c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ vhadd.s8 d18, d0, d0 │ │ │ │ - vrsra.s64 , q10, #64 │ │ │ │ + vsubw.s8 , q0, d4 │ │ │ │ vcge.s8 d16, d10, d21 │ │ │ │ - vmla.f d21, d16, d0[7] │ │ │ │ + vsra.s64 q11, q14, #64 │ │ │ │ addcs r0, ip, #-1073741813 @ 0xc000000b │ │ │ │ @ instruction: 0xf1829000 │ │ │ │ - svclt 0x0000fb67 │ │ │ │ + svclt 0x0000fb83 │ │ │ │ @ instruction: 0xf04fb570 │ │ │ │ - blls 0x1ce300 │ │ │ │ - blx 0x3f22f8 │ │ │ │ + blls 0x1ce3c8 │ │ │ │ + blx 0x3f23c0 │ │ │ │ subsmi pc, fp, #0, 24 │ │ │ │ vmlseq.f64 d30, d4, d20 │ │ │ │ strbtvc lr, [ip], #2639 @ 0xa4f │ │ │ │ svclt 0x00084574 │ │ │ │ mulle r5, ip, r5 │ │ │ │ @ instruction: 0x3e04e9cd │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ - ldmdblt sl, {r0, r1, r2, r3, r4, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - blvc 0x246984 │ │ │ │ + ldmlt r6!, {r0, r1, r2, r3, r4, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + blvc 0x246a4c │ │ │ │ movwcs lr, #27101 @ 0x69dd │ │ │ │ - blvc 0x206944 │ │ │ │ + blvc 0x206a0c │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ - ldmlt lr!, {r1, r2, r3, r4, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + ldmdalt sl, {r1, r2, r3, r4, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2252c │ │ │ │ + bl 0xfec225f4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ strmi r4, [sp], -r6, lsl #12 │ │ │ │ - stc2 7, cr15, [ip, #-528]! @ 0xfffffdf0 │ │ │ │ + stc2l 7, cr15, [r8], {132} @ 0x84 │ │ │ │ msrvs CPSR_s, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ adcmi pc, ip, #64, 12 @ 0x4000000 │ │ │ │ ldmdavs r9, {r2, r9, sl, lr} │ │ │ │ - ldc2 7, cr15, [lr], #560 @ 0x230 │ │ │ │ - blcs 0x167220 │ │ │ │ + mrrc2 7, 8, pc, sl, cr12 @ │ │ │ │ + blcs 0x1672e8 │ │ │ │ ldcle 0, cr13, [r6], {26} │ │ │ │ stmdale r3!, {r0, r8, r9, fp, sp} │ │ │ │ andne lr, r5, r5, asr #20 │ │ │ │ @ instruction: 0xf7852508 │ │ │ │ - tstpcs r0, #3457024 @ p-variant is OBSOLETE @ 0x34c000 │ │ │ │ + tstpcs r0, #1818624 @ p-variant is OBSOLETE @ 0x1bc000 │ │ │ │ strtmi r4, [r1], -r2, lsl #12 │ │ │ │ strls r4, [r0, #-1568] @ 0xfffff9e0 │ │ │ │ - blx 0x1c891a2 │ │ │ │ + blx 0x38926a │ │ │ │ strtmi r2, [r0], -r4, lsl #4 │ │ │ │ @ instruction: 0x41acf640 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7dc4070 │ │ │ │ - blcc 0x1fa6bc │ │ │ │ + blcc 0x1fa774 │ │ │ │ stmdale fp, {r0, r8, r9, fp, sp} │ │ │ │ strcs r4, [r4, #-1576] @ 0xfffff9d8 │ │ │ │ - @ instruction: 0xf9bcf785 │ │ │ │ + @ instruction: 0xf958f785 │ │ │ │ @ instruction: 0x46022314 │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ @ instruction: 0xf78b9500 │ │ │ │ - ubfx pc, r7, #22, #8 │ │ │ │ + @ instruction: 0xe7e7faf3 │ │ │ │ vhadd.s8 d18, d10, d0 │ │ │ │ - vmla.f d21, d16, d0[7] │ │ │ │ - blmi 0x18b86c │ │ │ │ + vsra.s64 q11, q14, #64 │ │ │ │ + blmi 0x18b934 │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ @ instruction: 0xf1825243 │ │ │ │ - svclt 0x0000faf5 │ │ │ │ - eorseq r0, r5, r8, lsl #4 │ │ │ │ - vsubl.u8 q9, d1, d1 │ │ │ │ - movwcs r3, #3138 @ 0xc42 │ │ │ │ - blx 0x3e35d8 │ │ │ │ - @ instruction: 0xf8c0fc02 │ │ │ │ - vaddl.u8 q14, d1, d4 │ │ │ │ - @ instruction: 0xf8c01c40 │ │ │ │ - vmov.i32 d28, #152 @ 0x00000098 │ │ │ │ - stmdbeq fp, {r1, sl, fp, ip, lr} │ │ │ │ + svclt 0x0000fb11 │ │ │ │ + eorseq r0, r5, r8, lsl r3 │ │ │ │ + andcs fp, r0, #0, 10 │ │ │ │ + stceq 0, cr15, [r1], {79} @ 0x4f │ │ │ │ + vaddl.u8 q11, d17, d2 │ │ │ │ + tstvs r2, r2, asr #4 │ │ │ │ + andpl pc, r2, #67108867 @ 0x4000003 │ │ │ │ + @ instruction: 0xf3c1090b │ │ │ │ + bl 0x3d2da4 │ │ │ │ + vqdmulh.s q8, , d2[0] │ │ │ │ + @ instruction: 0xf0033242 │ │ │ │ + @ instruction: 0xf8c00308 │ │ │ │ + subseq lr, r2, r8, lsl r0 │ │ │ │ + andgt lr, r0, #192, 18 @ 0x300000 │ │ │ │ + andcc pc, r0, #67108867 @ 0x4000003 │ │ │ │ + smlalbtmi pc, r2, r1, r3 @ │ │ │ │ + cmpvs r2, fp, lsl #6 │ │ │ │ + andcs r6, r0, r3, asr #1 │ │ │ │ + andcs r2, r0, #0, 2 │ │ │ │ + @ instruction: 0xf04f2300 │ │ │ │ + stclt 12, cr0, [r0, #-0] │ │ │ │ + strlt r0, [r0, #-2315] @ 0xfffff6f5 │ │ │ │ movweq pc, #32771 @ 0x8003 @ │ │ │ │ - subeq lr, ip, #2048 @ 0x800 │ │ │ │ - stccc 3, cr15, [r0], {193} @ 0xc1 │ │ │ │ - vaddl.u8 q11, d1, d2 │ │ │ │ - vmlal.u q8, d1, d2[0] │ │ │ │ - @ instruction: 0xf8c04142 │ │ │ │ - movwmi ip, #45076 @ 0xb014 │ │ │ │ + cdpmi 3, 4, cr15, cr2, cr1, {6} │ │ │ │ + subeq pc, r2, #67108867 @ 0x4000003 │ │ │ │ + movweq lr, #59971 @ 0xea43 │ │ │ │ andcc lr, r3, #192, 18 @ 0x300000 │ │ │ │ - mrscs r2, (UNDEF: 0) │ │ │ │ - movwcs r2, #512 @ 0x200 │ │ │ │ - stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - svclt 0x00004770 │ │ │ │ - vsubl.u8 q9, d1, d1 │ │ │ │ - ldrlt r3, [r0, #-3138] @ 0xfffff3be │ │ │ │ - cdpmi 3, 0, cr15, cr0, cr1, {6} │ │ │ │ - stc2 10, cr15, [r2], {12} @ │ │ │ │ - strbne pc, [r0], #-961 @ 0xfffffc3f @ │ │ │ │ - bl 0x463a38 │ │ │ │ - stmib r0, {r1, sl}^ │ │ │ │ - vraddhn.i16 d28, , │ │ │ │ - stmdbeq fp, {r1, sl, fp, ip, lr} │ │ │ │ - strcc pc, [r0], #-961 @ 0xfffffc3f │ │ │ │ - movweq pc, #32771 @ 0x8003 @ │ │ │ │ - subeq lr, ip, #2048 @ 0x800 │ │ │ │ - vaddl.u8 q11, d1, d2 │ │ │ │ - vmlal.u q8, d1, d2[0] │ │ │ │ - movwmi r4, #45378 @ 0xb142 │ │ │ │ - stmib r0, {r2, r6, r8, sp, lr}^ │ │ │ │ - andcs r3, r0, r3, lsl #4 │ │ │ │ + movwpl pc, #9153 @ 0x23c1 @ │ │ │ │ + stceq 0, cr15, [r1], {79} @ 0x4f │ │ │ │ + subcc pc, r2, #67108867 @ 0x4000003 │ │ │ │ + cdpne 3, 4, cr15, cr0, cr1, {6} │ │ │ │ + movteq lr, #15116 @ 0x3b0c │ │ │ │ + vaddl.u8 q11, d1, d3 │ │ │ │ + blx 0x15c108 │ │ │ │ + vsubl.u8 , d1, d12 │ │ │ │ + strbtmi r3, [r3], #-256 @ 0xffffff00 │ │ │ │ + ands pc, r8, r0, asr #17 │ │ │ │ + cmpvs r1, r2, asr #32 │ │ │ │ + andcs r6, r0, r3, lsl #1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ - ldclt 12, cr0, [r0, #-0] │ │ │ │ + stclt 12, cr0, [r0, #-0] │ │ │ │ strlt r0, [r0, #-2315] @ 0xfffff6f5 │ │ │ │ movweq pc, #32771 @ 0x8003 @ │ │ │ │ cdpmi 3, 4, cr15, cr2, cr1, {6} │ │ │ │ - b 0x1193c70 │ │ │ │ - stmib r0, {r1, r2, r3, r8, r9}^ │ │ │ │ - vsubw.u8 q9, , d1 │ │ │ │ - @ instruction: 0xf3c13342 │ │ │ │ - vqdmulh.s , , d0[0] │ │ │ │ - @ instruction: 0xf8c03200 │ │ │ │ - vmov.i32 d28, #148 @ 0x00000094 │ │ │ │ - subseq r0, fp, r2, asr #2 │ │ │ │ - sbcvs r6, r1, r2, lsl #2 │ │ │ │ - andcs r6, r0, r3 │ │ │ │ + mcrreq 3, 12, pc, r2, cr1 @ │ │ │ │ + movweq lr, #59971 @ 0xea43 │ │ │ │ + @ instruction: 0x3c02e9c0 │ │ │ │ + movtcc pc, #9153 @ 0x23c1 @ │ │ │ │ + mcrrne 3, 12, pc, r0, cr1 @ │ │ │ │ + vsubl.u8 q9, d1, d0 │ │ │ │ + subseq r3, fp, r0, lsl #2 │ │ │ │ + andsgt pc, r4, r0, asr #17 │ │ │ │ + tstvs r1, r3 │ │ │ │ + andcs r6, r0, r2, asr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - stmeq sl, {r0, r1, r3, r6, r7, sl, fp} │ │ │ │ - mcrrcc 3, 12, pc, r2, cr1 @ │ │ │ │ - movweq pc, #32771 @ 0x8003 @ │ │ │ │ + stcleq 8, cr0, [fp], {138} @ 0x8a │ │ │ │ + mcrreq 3, 12, pc, r2, cr1 @ │ │ │ │ andeq pc, r8, #2 │ │ │ │ - smlalbteq pc, r2, r1, r3 @ │ │ │ │ - movweq lr, #51779 @ 0xca43 │ │ │ │ - addvs r4, r3, sl, lsl #6 │ │ │ │ + movweq pc, #32771 @ 0x8003 @ │ │ │ │ + smlalbtcc pc, r2, r1, r3 @ │ │ │ │ + b 0x115c1ac │ │ │ │ + addvs r0, r3, ip, lsl #4 │ │ │ │ andcc lr, r0, #192, 18 @ 0x300000 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ - strlt r0, [r0, #-2379] @ 0xfffff6b5 │ │ │ │ - movweq pc, #8195 @ 0x2003 @ │ │ │ │ - cdpne 3, 0, cr15, cr0, cr1, {6} │ │ │ │ + vldmiaeq r1, {s28-s106} │ │ │ │ andeq pc, r1, #1 │ │ │ │ - movweq lr, #59971 @ 0xea43 │ │ │ │ - andcc lr, r4, #192, 18 @ 0x300000 │ │ │ │ - vqdmulh.s q8, , d2[2] │ │ │ │ - stmeq fp, {r0, r6, r7, sl, fp, ip} │ │ │ │ + movteq pc, #9153 @ 0x23c1 @ │ │ │ │ + stceq 0, cr15, [r8], {12} │ │ │ │ + stcleq 1, cr6, [sl], {66} @ 0x42 │ │ │ │ + @ instruction: 0x0c03ea4c │ │ │ │ andeq pc, r8, #2 │ │ │ │ - andgt pc, ip, r0, asr #17 │ │ │ │ - mcrrcc 3, 12, pc, r2, cr1 @ │ │ │ │ - andeq lr, ip, #270336 @ 0x42000 │ │ │ │ - movweq pc, #32771 @ 0x8003 @ │ │ │ │ - mcrreq 3, 12, pc, r2, cr1 @ │ │ │ │ - smlabtmi r3, r1, r3, pc @ │ │ │ │ - movweq lr, #51779 @ 0xca43 │ │ │ │ - stmib r0, {r0, r7, sp, lr}^ │ │ │ │ - andcs r2, r0, r0, lsl #6 │ │ │ │ - andcs r2, r0, #0, 2 │ │ │ │ - @ instruction: 0xf04f2300 │ │ │ │ - stclt 12, cr0, [r0, #-0] │ │ │ │ + movtcc pc, #9153 @ 0x23c1 @ │ │ │ │ + stmdbeq fp, {r1, r3, r4, r8, r9, lr}^ │ │ │ │ + movweq pc, #8195 @ 0x2003 @ │ │ │ │ + @ instruction: 0x2c00e9c0 │ │ │ │ + andne pc, r0, #67108867 @ 0x4000003 │ │ │ │ + vorr.i32 d20, #37632 @ 0x00009300 │ │ │ │ + tstvs r3, r3, lsl #4 │ │ │ │ + bicne pc, r1, r1, asr #7 │ │ │ │ + smlabtcs r2, r0, r9, lr │ │ │ │ + mrscs r2, (UNDEF: 0) │ │ │ │ + movwcs r2, #512 @ 0x200 │ │ │ │ + stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ + svclt 0x00004770 │ │ │ │ + @ instruction: 0xf001098b │ │ │ │ + @ instruction: 0xf0030201 │ │ │ │ + @ instruction: 0xf04f0302 │ │ │ │ + tstmi r3, #256 @ 0x100 │ │ │ │ + @ instruction: 0xf0020cca │ │ │ │ + blx 0x3cbe20 │ │ │ │ + tstpvs r3, r3, lsl #6 @ p-variant is OBSOLETE │ │ │ │ + movtmi pc, #9153 @ 0x23c1 @ │ │ │ │ + vpmax.u8 d15, d12, d3 │ │ │ │ + vmla.i q11, , d3[0] │ │ │ │ + bl 0x3cc31c │ │ │ │ + @ instruction: 0xf3c10343 │ │ │ │ + vmull.u8 , d1, d1 │ │ │ │ + addvs r3, r3, r2, asr #2 │ │ │ │ + @ instruction: 0xf8c0430a │ │ │ │ + andvs ip, r2, ip │ │ │ │ + mrscs r2, (UNDEF: 0) │ │ │ │ + movwcs r2, #512 @ 0x200 │ │ │ │ + stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ + svclt 0x00004770 │ │ │ │ strlt r0, [r0, #-2443] @ 0xfffff675 │ │ │ │ movweq pc, #8195 @ 0x2003 @ │ │ │ │ cdpeq 0, 0, cr15, cr1, cr1, {0} │ │ │ │ - b 0x1193d38 │ │ │ │ - vsubw.u8 q8, , d14 │ │ │ │ - vqdmulh.s q8, , d2[0] │ │ │ │ - @ instruction: 0xf8c05e01 │ │ │ │ - bl 0x183574 │ │ │ │ - addsmi r0, sl, ip, asr #24 │ │ │ │ - smlabtvs r2, fp, ip, r0 │ │ │ │ - submi pc, r2, #67108867 @ 0x4000003 │ │ │ │ - movweq pc, #32771 @ 0x8003 @ │ │ │ │ - smlalbtcc pc, r2, r1, r3 @ │ │ │ │ - andgt pc, r8, r0, asr #17 │ │ │ │ - subseq r4, r2, fp, lsl #6 │ │ │ │ - andcc lr, r0, #192, 18 @ 0x300000 │ │ │ │ + vsubl.u8 q9, d1, d1 │ │ │ │ + b 0x119e754 │ │ │ │ + blx 0x3cc288 │ │ │ │ + @ instruction: 0xf8c0fc02 │ │ │ │ + addsmi ip, sl, r4 │ │ │ │ + vqdmulh.s q8, , d3[2] │ │ │ │ + @ instruction: 0xf0033c42 │ │ │ │ + b 0x118c284 │ │ │ │ + vsubw.u8 q8, , d12 │ │ │ │ + sbcvs r5, r2, r1, lsl #2 │ │ │ │ + addvs r6, r1, r3 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - @ instruction: 0xf001098a │ │ │ │ - @ instruction: 0xf0020301 │ │ │ │ - @ instruction: 0xf04f0202 │ │ │ │ - tstmi sl, #256 @ 0x100 │ │ │ │ - stcleq 5, cr11, [fp], {0} │ │ │ │ - vpmax.s8 d15, d2, d12 │ │ │ │ - vmla.i q11, , d2[0] │ │ │ │ - vmlal.u q10, d1, d2[0] │ │ │ │ - @ instruction: 0xf0035e01 │ │ │ │ - vsubw.u8 q8, , d8 │ │ │ │ - movwmi r3, #45378 @ 0xb142 │ │ │ │ - vpmax.s8 d15, d12, d2 │ │ │ │ - and pc, r8, r0, asr #17 │ │ │ │ - subvs r6, r2, r3 │ │ │ │ + movwcs r0, #6282 @ 0x188a │ │ │ │ + mcrreq 3, 12, pc, r2, cr1 @ │ │ │ │ + andeq pc, r8, #2 │ │ │ │ + stcleq 0, cr6, [fp], {195} @ 0xc3 │ │ │ │ + andeq lr, ip, #270336 @ 0x42000 │ │ │ │ + movweq pc, #32771 @ 0x8003 @ │ │ │ │ + vmla.i q11, , d2[0] │ │ │ │ + vmlal.u , d1, d2[0] │ │ │ │ + tstmi r3, #-1073741824 @ 0xc0000000 │ │ │ │ + tstpeq r0, r1, asr #3 @ p-variant is OBSOLETE │ │ │ │ + addvs r6, r1, r3 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - svclt 0x0000bd00 │ │ │ │ - stcleq 5, cr11, [fp], {0} │ │ │ │ - cdpcc 3, 4, cr15, cr2, cr1, {6} │ │ │ │ - movweq pc, #32771 @ 0x8003 @ │ │ │ │ - andeq pc, pc, #1 │ │ │ │ - mcrrmi 3, 12, pc, r2, cr1 @ │ │ │ │ - movweq lr, #59971 @ 0xea43 │ │ │ │ - smlabtpl r1, r1, r3, pc @ │ │ │ │ - andgt pc, r0, r0, asr #17 │ │ │ │ - smlabtcs r1, r0, r9, lr │ │ │ │ - andcs r6, r0, r3, asr #1 │ │ │ │ + svclt 0x00004770 │ │ │ │ + vsubw.u8 q9, , d2 │ │ │ │ + sbcvs r0, r3, r2, asr #24 │ │ │ │ + vpmax.s8 d15, d3, d17 │ │ │ │ + @ instruction: 0xf0020ccb │ │ │ │ + @ instruction: 0xf0030208 │ │ │ │ + b 0x114c2f4 │ │ │ │ + subvs r0, r2, ip, lsl #4 │ │ │ │ + subcc pc, r2, #67108867 @ 0x4000003 │ │ │ │ + smlabtmi r4, r1, r3, pc @ │ │ │ │ + @ instruction: 0xf1c14313 │ │ │ │ + andvs r0, r3, r0, lsr #2 │ │ │ │ + andcs r6, r0, r1, lsl #1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ - stclt 12, cr0, [r0, #-0] │ │ │ │ + ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ + vqdmulh.s q8, , d3[2] │ │ │ │ + @ instruction: 0xf0033242 │ │ │ │ + @ instruction: 0xf0010308 │ │ │ │ + tstmi r3, #3840 @ 0xf00 │ │ │ │ + andgt pc, r4, r0, asr #17 │ │ │ │ + submi pc, r2, #67108867 @ 0x4000003 │ │ │ │ + vmla.i q11, , d3[0] │ │ │ │ + andvs r5, r2, r1, lsl #2 │ │ │ │ + andcs r6, r0, r1, lsl #1 │ │ │ │ + andcs r2, r0, #0, 2 │ │ │ │ + @ instruction: 0xf04f2300 │ │ │ │ + ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ vqdmulh.s q8, , d3[2] │ │ │ │ @ instruction: 0xf0033c42 │ │ │ │ @ instruction: 0xf0010308 │ │ │ │ - b 0x118be3c │ │ │ │ + b 0x118bf74 │ │ │ │ vsubw.u8 q8, , d12 │ │ │ │ sbcvs r4, r3, r2, asr #2 │ │ │ │ - andne lr, r0, #192, 18 @ 0x300000 │ │ │ │ + subvs r6, r2, r1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ - stcleq 5, cr11, [sl], {0} │ │ │ │ - vmlal.u8 q8, d17, d11 │ │ │ │ - vmull.u8 , d1, d0 │ │ │ │ - @ instruction: 0xf1cc4e42 │ │ │ │ - @ instruction: 0xf0020c02 │ │ │ │ - @ instruction: 0xf0030208 │ │ │ │ - @ instruction: 0xf8c00308 │ │ │ │ - vaddl.u8 q14, d1, d8 │ │ │ │ - vqdmulh.s , , d2[0] │ │ │ │ - b 0x114bb4c │ │ │ │ - movwmi r0, #45580 @ 0xb20c │ │ │ │ + strlt r0, [r0, #-2186] @ 0xfffff776 │ │ │ │ + mcrreq 3, 12, pc, r2, cr1 @ │ │ │ │ + @ instruction: 0xf0020ccb │ │ │ │ + b 0x114bf84 │ │ │ │ + vsubl.u8 q8, d1, d12 │ │ │ │ + vqrdmlah.s q10, , d2[0] │ │ │ │ + @ instruction: 0xf0037c00 │ │ │ │ + vsubw.u8 q8, , d8 │ │ │ │ + @ instruction: 0xf1cc3142 │ │ │ │ + movwmi r0, #48130 @ 0xbc02 │ │ │ │ and pc, r4, r0, asr #17 │ │ │ │ - andvs r6, r3, r2, asr #1 │ │ │ │ + stmib r0, {r1, sp, lr}^ │ │ │ │ + andcs ip, r0, r2, lsl #6 │ │ │ │ + andcs r2, r0, #0, 2 │ │ │ │ + @ instruction: 0xf04f2300 │ │ │ │ + stclt 12, cr0, [r0, #-0] │ │ │ │ + stmeq sl, {r8, sl, ip, sp, pc} │ │ │ │ + vqdmulh.s q8, , d3[2] │ │ │ │ + vqdmulh.s q8, , d2[0] │ │ │ │ + @ instruction: 0xf0023e42 │ │ │ │ + @ instruction: 0xf0030208 │ │ │ │ + b 0x114c3cc │ │ │ │ + b 0x118bfe0 │ │ │ │ + vsubw.u8 q8, , d14 │ │ │ │ + andvs r4, r2, r2, asr #24 │ │ │ │ + smlabtpl r1, r1, r3, pc @ │ │ │ │ + andgt pc, r4, r0, asr #17 │ │ │ │ + movwne lr, #10688 @ 0x29c0 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - stcleq 5, cr11, [sl], {0} │ │ │ │ - vmlal.u8 q8, d17, d11 │ │ │ │ - vqdmulh.s q10, , d2[0] │ │ │ │ - @ instruction: 0xf0023e42 │ │ │ │ - @ instruction: 0xf0030208 │ │ │ │ - @ instruction: 0xf8c00308 │ │ │ │ - vaddl.u8 q14, d1, d4 │ │ │ │ - vmull.u8 , d1, d1 │ │ │ │ - b 0x114bb8c │ │ │ │ - movwmi r0, #45582 @ 0xb20e │ │ │ │ - andgt lr, r2, #192, 18 @ 0x300000 │ │ │ │ - andcs r6, r0, r3 │ │ │ │ - andcs r2, r0, #0, 2 │ │ │ │ - @ instruction: 0xf04f2300 │ │ │ │ - stclt 12, cr0, [r0, #-0] │ │ │ │ vqdmulh.s q8, , d3[2] │ │ │ │ @ instruction: 0xf0033c42 │ │ │ │ @ instruction: 0xf0010308 │ │ │ │ - b 0x118bee8 │ │ │ │ + b 0x118c020 │ │ │ │ vsubw.u8 q8, , d12 │ │ │ │ stmib r0, {r0, r7, r8, lr}^ │ │ │ │ addvs r3, r1, r0, lsl #4 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ - movweq pc, #61441 @ 0xf001 @ │ │ │ │ - addvs r0, r3, sl, lsl #18 │ │ │ │ - vqdmulh.s q8, , d3[2] │ │ │ │ - @ instruction: 0xf0024c42 │ │ │ │ - vsubl.u8 q8, d1, d8 │ │ │ │ - @ instruction: 0xf0033142 │ │ │ │ - b 0x114c304 │ │ │ │ - movwmi r0, #45580 @ 0xb20c │ │ │ │ - andcc lr, r0, #192, 18 @ 0x300000 │ │ │ │ - mrscs r2, (UNDEF: 0) │ │ │ │ - movwcs r2, #512 @ 0x200 │ │ │ │ - stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - svclt 0x00004770 │ │ │ │ - @ instruction: 0xf001090a │ │ │ │ - vsubw.u8 q8, , d15 │ │ │ │ - @ instruction: 0xf0024c42 │ │ │ │ - addvs r0, r3, r8, lsl #4 │ │ │ │ - b 0x114ea3c │ │ │ │ - @ instruction: 0xf003020c │ │ │ │ + @ instruction: 0xf3c1090a │ │ │ │ + @ instruction: 0xf0024342 │ │ │ │ + @ instruction: 0xf0010208 │ │ │ │ + tstmi sl, #3840 @ 0xf00 │ │ │ │ + @ instruction: 0xf0030ccb │ │ │ │ vsubw.u8 q8, , d8 │ │ │ │ - vmull.u8 , d1, d1 │ │ │ │ movwmi r3, #45378 @ 0xb142 │ │ │ │ - @ instruction: 0xf8c06042 │ │ │ │ - andvs ip, r3, ip │ │ │ │ + andgt pc, r8, r0, asr #17 │ │ │ │ + andcc lr, r0, #192, 18 @ 0x300000 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ - @ instruction: 0x1c11ea4f │ │ │ │ - @ instruction: 0xf00cb500 │ │ │ │ - vmull.u8 q8, d1, d8 │ │ │ │ - stcleq 14, cr4, [sl], {66} @ 0x42 │ │ │ │ - b 0x13cd978 │ │ │ │ - @ instruction: 0xf8c00c0e │ │ │ │ - vaddl.u8 q14, d1, d8 │ │ │ │ - @ instruction: 0xf10c7c00 │ │ │ │ - @ instruction: 0xf0020c01 │ │ │ │ - @ instruction: 0xf0030208 │ │ │ │ + @ instruction: 0xf3c1090a │ │ │ │ + @ instruction: 0xf0024342 │ │ │ │ + @ instruction: 0xf0010208 │ │ │ │ + tstmi sl, #3840 @ 0xf00 │ │ │ │ + @ instruction: 0xf0030ccb │ │ │ │ @ instruction: 0xf8c00308 │ │ │ │ - vaddl.u8 q14, d1, d12 │ │ │ │ + vaddl.u8 q14, d1, d8 │ │ │ │ vqdmulh.s , , d2[0] │ │ │ │ - b 0x114bc78 │ │ │ │ - movwmi r0, #45580 @ 0xb20c │ │ │ │ - movwcs lr, #2496 @ 0x9c0 │ │ │ │ + b 0x119fc5c │ │ │ │ + sbcvs r0, r1, ip, lsl #6 │ │ │ │ + andcc lr, r0, #192, 18 @ 0x300000 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - svclt 0x0000bd00 │ │ │ │ + svclt 0x00004770 │ │ │ │ vldmiaeq r1, {s28-s106} │ │ │ │ stcleq 5, cr11, [sl], {0} │ │ │ │ - @ instruction: 0xf3c1090b │ │ │ │ - @ instruction: 0xf00c0e42 │ │ │ │ - @ instruction: 0xf0020c08 │ │ │ │ - b 0x13cbfc0 │ │ │ │ - @ instruction: 0xf0030c0e │ │ │ │ - @ instruction: 0xf8c00308 │ │ │ │ - vaddl.u8 q14, d1, d8 │ │ │ │ - @ instruction: 0xf8c05c01 │ │ │ │ - vaddl.u8 q14, d1, d12 │ │ │ │ - vqdmulh.s , , d2[0] │ │ │ │ - b 0x115bcc4 │ │ │ │ - movwmi r0, #45580 @ 0xb20c │ │ │ │ - movwcs lr, #2496 @ 0x9c0 │ │ │ │ + cdpeq 3, 4, cr15, cr2, cr1, {6} │ │ │ │ + stceq 0, cr15, [r8], {12} │ │ │ │ + b 0x13cdcb0 │ │ │ │ + @ instruction: 0xf0020c0e │ │ │ │ + @ instruction: 0xf8c00208 │ │ │ │ + vaddl.u8 q14, d1, d4 │ │ │ │ + @ instruction: 0xf0033c42 │ │ │ │ + b 0x114c4b8 │ │ │ │ + vsubl.u8 q8, d1, d12 │ │ │ │ + vmull.u8 , d1, d0 │ │ │ │ + @ instruction: 0xf10c4142 │ │ │ │ + movwmi r0, #48129 @ 0xbc01 │ │ │ │ + stmib r0, {r1, sp, lr}^ │ │ │ │ + andcs r3, r0, r2, lsl #24 │ │ │ │ + andcs r2, r0, #0, 2 │ │ │ │ + @ instruction: 0xf04f2300 │ │ │ │ + stclt 12, cr0, [r0, #-0] │ │ │ │ + @ instruction: 0x1c11ea4f │ │ │ │ + stcleq 5, cr11, [sl], {0} │ │ │ │ + cdpmi 3, 4, cr15, cr2, cr1, {6} │ │ │ │ + stceq 0, cr15, [r8], {12} │ │ │ │ + b 0x13cdafc │ │ │ │ + @ instruction: 0xf0020c0e │ │ │ │ + @ instruction: 0xf8c00208 │ │ │ │ + vaddl.u8 q14, d1, d4 │ │ │ │ + @ instruction: 0xf0033c42 │ │ │ │ + b 0x114c504 │ │ │ │ + vsubl.u8 q8, d1, d12 │ │ │ │ + b 0x118e9f4 │ │ │ │ + vsubw.u8 q8, , d12 │ │ │ │ + andvs r5, r2, r1, lsl #2 │ │ │ │ + smlabtcc r2, r0, r9, lr │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - @ instruction: 0xf3c1090b │ │ │ │ - @ instruction: 0xf0034c42 │ │ │ │ - andcs r0, r0, #8, 6 @ 0x20000000 │ │ │ │ - movweq lr, #51779 @ 0xca43 │ │ │ │ - addvs r6, r3, r2, asr #1 │ │ │ │ - stmeq fp, {r1, r3, r6, r7, sl, fp} │ │ │ │ - mcrreq 3, 12, pc, r2, cr1 @ │ │ │ │ - andeq pc, r8, #2 │ │ │ │ - smlalbtcc pc, r2, r1, r3 @ │ │ │ │ + vldmiaeq r1, {s28-s106} │ │ │ │ + subeq pc, r2, #67108867 @ 0x4000003 │ │ │ │ + stceq 0, cr15, [r8], {12} │ │ │ │ + b 0x13d4518 │ │ │ │ + sbcvs r0, r3, r2, lsl #24 │ │ │ │ + stmdbeq fp, {r1, r3, r6, r7, sl, fp} │ │ │ │ movweq pc, #32771 @ 0x8003 @ │ │ │ │ - b 0x119c428 │ │ │ │ - stmib r0, {r2, r3, r8, r9}^ │ │ │ │ - andcs r2, r0, r0, lsl #6 │ │ │ │ + andeq pc, r8, #2 │ │ │ │ + andgt pc, r4, r0, asr #17 │ │ │ │ + mcrrcc 3, 12, pc, r2, cr1 @ │ │ │ │ + smlalbtmi pc, r2, r1, r3 @ │ │ │ │ + andeq lr, ip, #270336 @ 0x42000 │ │ │ │ + andvs r4, r2, fp, lsl #6 │ │ │ │ + andcs r6, r0, r3, lsl #1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - @ instruction: 0x1c11ea4f │ │ │ │ - @ instruction: 0xf00cb500 │ │ │ │ - vmull.u8 q8, d1, d8 │ │ │ │ - stcleq 14, cr4, [sl], {66} @ 0x42 │ │ │ │ - b 0x13cda54 │ │ │ │ - @ instruction: 0xf8c00c0e │ │ │ │ - vaddl.u8 q14, d1, d8 │ │ │ │ - @ instruction: 0xf10c5c00 │ │ │ │ - @ instruction: 0xf0020c01 │ │ │ │ - @ instruction: 0xf0030208 │ │ │ │ + vldmiaeq r1, {s28-s106} │ │ │ │ + stcleq 5, cr11, [sl], {0} │ │ │ │ + cdpeq 3, 4, cr15, cr2, cr1, {6} │ │ │ │ + stceq 0, cr15, [r8], {12} │ │ │ │ + b 0x13cdd8c │ │ │ │ + @ instruction: 0xf0020c0e │ │ │ │ + @ instruction: 0xf8c00208 │ │ │ │ + vaddl.u8 q14, d1, d4 │ │ │ │ + @ instruction: 0xf0033c42 │ │ │ │ + b 0x114c594 │ │ │ │ + vsubl.u8 q8, d1, d12 │ │ │ │ + vmull.u8 , d1, d0 │ │ │ │ + @ instruction: 0xf10c4142 │ │ │ │ + movwmi r0, #48129 @ 0xbc01 │ │ │ │ + stmib r0, {r1, sp, lr}^ │ │ │ │ + andcs r3, r0, r2, lsl #24 │ │ │ │ + andcs r2, r0, #0, 2 │ │ │ │ + @ instruction: 0xf04f2300 │ │ │ │ + stclt 12, cr0, [r0, #-0] │ │ │ │ + @ instruction: 0xf3c1090a │ │ │ │ + @ instruction: 0xf0024342 │ │ │ │ + @ instruction: 0xf0010208 │ │ │ │ + tstmi sl, #3840 @ 0xf00 │ │ │ │ + @ instruction: 0xf0030ccb │ │ │ │ @ instruction: 0xf8c00308 │ │ │ │ - vaddl.u8 q14, d1, d12 │ │ │ │ - vqdmulh.s , , d2[0] │ │ │ │ - b 0x114bd54 │ │ │ │ - movwmi r0, #45580 @ 0xb20c │ │ │ │ - movwcs lr, #2496 @ 0x9c0 │ │ │ │ - mrscs r2, (UNDEF: 0) │ │ │ │ - movwcs r2, #512 @ 0x200 │ │ │ │ - stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - svclt 0x0000bd00 │ │ │ │ - @ instruction: 0xf001090a │ │ │ │ - vsubw.u8 q8, , d15 │ │ │ │ - @ instruction: 0xf0024c42 │ │ │ │ - addvs r0, r3, r8, lsl #4 │ │ │ │ - b 0x114eba4 │ │ │ │ - @ instruction: 0xf003020c │ │ │ │ - vsubw.u8 q8, , d8 │ │ │ │ - vmull.u8 , d1, d0 │ │ │ │ - @ instruction: 0xf1cc3142 │ │ │ │ - movwmi r0, #48130 @ 0xbc02 │ │ │ │ - @ instruction: 0xf8c06042 │ │ │ │ - andvs ip, r3, ip │ │ │ │ - mrscs r2, (UNDEF: 0) │ │ │ │ - movwcs r2, #512 @ 0x200 │ │ │ │ - stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - svclt 0x00004770 │ │ │ │ - @ instruction: 0x1c11ea4f │ │ │ │ - @ instruction: 0xf00cb500 │ │ │ │ - vmull.u8 q8, d1, d8 │ │ │ │ - stcleq 14, cr4, [sl], {66} @ 0x42 │ │ │ │ - b 0x13cdae4 │ │ │ │ - @ instruction: 0xf8c00c0e │ │ │ │ vaddl.u8 q14, d1, d8 │ │ │ │ - @ instruction: 0xf1cc5c00 │ │ │ │ - @ instruction: 0xf0020c02 │ │ │ │ - @ instruction: 0xf0030208 │ │ │ │ - @ instruction: 0xf8c00308 │ │ │ │ - vaddl.u8 q14, d1, d12 │ │ │ │ vqdmulh.s , , d2[0] │ │ │ │ - b 0x114bde4 │ │ │ │ - movwmi r0, #45580 @ 0xb20c │ │ │ │ - movwcs lr, #2496 @ 0x9c0 │ │ │ │ + b 0x11a7dbc │ │ │ │ + @ instruction: 0xf1c1030c │ │ │ │ + stmib r0, {r1, r8}^ │ │ │ │ + sbcvs r3, r1, r0, lsl #4 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - svclt 0x0000bd00 │ │ │ │ - @ instruction: 0x1c11ea4f │ │ │ │ + svclt 0x00004770 │ │ │ │ + vldmiaeq r1, {s28-s106} │ │ │ │ stcleq 5, cr11, [sl], {0} │ │ │ │ - vmlal.u8 q8, d17, d11 │ │ │ │ - @ instruction: 0xf00c4e42 │ │ │ │ - @ instruction: 0xf0020c08 │ │ │ │ - b 0x13cc12c │ │ │ │ - @ instruction: 0xf0030c0e │ │ │ │ - @ instruction: 0xf8c00308 │ │ │ │ - vaddl.u8 q14, d1, d8 │ │ │ │ - @ instruction: 0xf8c05c01 │ │ │ │ - vaddl.u8 q14, d1, d12 │ │ │ │ - vqdmulh.s , , d2[0] │ │ │ │ - b 0x114be30 │ │ │ │ - movwmi r0, #45580 @ 0xb20c │ │ │ │ - movwcs lr, #2496 @ 0x9c0 │ │ │ │ + cdpeq 3, 4, cr15, cr2, cr1, {6} │ │ │ │ + stceq 0, cr15, [r8], {12} │ │ │ │ + b 0x13cde18 │ │ │ │ + @ instruction: 0xf0020c0e │ │ │ │ + @ instruction: 0xf8c00208 │ │ │ │ + vaddl.u8 q14, d1, d4 │ │ │ │ + @ instruction: 0xf0033c42 │ │ │ │ + b 0x114c620 │ │ │ │ + vsubl.u8 q8, d1, d12 │ │ │ │ + vmull.u8 , d1, d0 │ │ │ │ + @ instruction: 0xf1cc4142 │ │ │ │ + movwmi r0, #48130 @ 0xbc02 │ │ │ │ + stmib r0, {r1, sp, lr}^ │ │ │ │ + andcs r3, r0, r2, lsl #24 │ │ │ │ + andcs r2, r0, #0, 2 │ │ │ │ + @ instruction: 0xf04f2300 │ │ │ │ + stclt 12, cr0, [r0, #-0] │ │ │ │ + vldmiaeq r1, {s28-s106} │ │ │ │ + stcleq 5, cr11, [sl], {0} │ │ │ │ + cdpeq 3, 4, cr15, cr2, cr1, {6} │ │ │ │ + stceq 0, cr15, [r8], {12} │ │ │ │ + b 0x13cde64 │ │ │ │ + @ instruction: 0xf0020c0e │ │ │ │ + @ instruction: 0xf8c00208 │ │ │ │ + vaddl.u8 q14, d1, d4 │ │ │ │ + @ instruction: 0xf0033c42 │ │ │ │ + b 0x114c66c │ │ │ │ + vsubl.u8 q8, d1, d12 │ │ │ │ + b 0x119eb5c │ │ │ │ + vsubw.u8 q8, , d12 │ │ │ │ + andvs r5, r2, r1, lsl #2 │ │ │ │ + smlabtcc r2, r0, r9, lr │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ stceq 0, cr15, [r2], {79} @ 0x4f │ │ │ │ - movwmi pc, #17345 @ 0x43c1 @ │ │ │ │ - @ instruction: 0xf1c30cca │ │ │ │ - stmib r0, {r5, r8, r9}^ │ │ │ │ - blx 0x91a95c │ │ │ │ - @ instruction: 0xf002f30c │ │ │ │ - vsubl.u8 q8, d1, d8 │ │ │ │ - @ instruction: 0xf0033c42 │ │ │ │ - vsubw.u8 q8, , d8 │ │ │ │ - b 0x114be70 │ │ │ │ - movwmi r0, #45580 @ 0xb20c │ │ │ │ - movwcs lr, #2496 @ 0x9c0 │ │ │ │ + movteq pc, #9153 @ 0x23c1 @ │ │ │ │ + andgt pc, ip, r0, asr #17 │ │ │ │ + vpmax.s8 d15, d12, d17 │ │ │ │ + stcmi 3, cr15, [r4], {193} @ 0xc1 │ │ │ │ + andeq pc, r8, #2 │ │ │ │ + stcleq 3, cr4, [fp], {26} │ │ │ │ + movweq pc, #32771 @ 0x8003 @ │ │ │ │ + smlalbtcc pc, r2, r1, r3 @ │ │ │ │ + @ instruction: 0xf1cc430b │ │ │ │ + stmib r0, {r5, r8}^ │ │ │ │ + addvs r3, r1, r0, lsl #4 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ - movwmi pc, #13249 @ 0x33c1 @ │ │ │ │ - stceq 0, cr15, [r1], {79} @ 0x4f │ │ │ │ - @ instruction: 0xf1c30cca │ │ │ │ - stmib r0, {r4, r8, r9}^ │ │ │ │ - stmeq fp, {r1, sl, fp, ip, sp} │ │ │ │ - mcrrcc 3, 12, pc, r2, cr1 @ │ │ │ │ - andeq pc, r8, #2 │ │ │ │ - movweq pc, #32771 @ 0x8003 @ │ │ │ │ - smlalbteq pc, r2, r1, r3 @ │ │ │ │ - andeq lr, ip, #270336 @ 0x42000 │ │ │ │ - stmib r0, {r0, r1, r3, r8, r9, lr}^ │ │ │ │ - andcs r2, r0, r0, lsl #6 │ │ │ │ + vmlal.u8 q8, d17, d10 │ │ │ │ + @ instruction: 0xf0020342 │ │ │ │ + @ instruction: 0xf04f0208 │ │ │ │ + tstmi sl, #256 @ 0x100 │ │ │ │ + @ instruction: 0xf0030ccb │ │ │ │ + @ instruction: 0xf8c00308 │ │ │ │ + vaddl.u8 q14, d1, d12 │ │ │ │ + vmull.u8 q10, d1, d3 │ │ │ │ + movwmi r3, #45378 @ 0xb142 │ │ │ │ + tstpeq r0, ip, asr #3 @ p-variant is OBSOLETE │ │ │ │ + andcc lr, r0, #192, 18 @ 0x300000 │ │ │ │ + andcs r6, r0, r1, lsl #1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - movwmi pc, #9153 @ 0x23c1 @ │ │ │ │ - stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - @ instruction: 0xf1c30cca │ │ │ │ - stmib r0, {r3, r8, r9}^ │ │ │ │ - stmeq fp, {r1, sl, fp, ip, sp} │ │ │ │ - mcrrcc 3, 12, pc, r2, cr1 @ │ │ │ │ + vmlal.u8 q8, d17, d10 │ │ │ │ + @ instruction: 0xf0020342 │ │ │ │ + @ instruction: 0xf04f0208 │ │ │ │ + tstmi sl, #0, 24 │ │ │ │ + @ instruction: 0xf0030ccb │ │ │ │ + @ instruction: 0xf8c00308 │ │ │ │ + vaddl.u8 q14, d1, d12 │ │ │ │ + vmull.u8 q10, d1, d2 │ │ │ │ + movwmi r3, #45378 @ 0xb142 │ │ │ │ + smlabteq r8, ip, r1, pc @ │ │ │ │ + andcc lr, r0, #192, 18 @ 0x300000 │ │ │ │ + andcs r6, r0, r1, lsl #1 │ │ │ │ + andcs r2, r0, #0, 2 │ │ │ │ + @ instruction: 0xf04f2300 │ │ │ │ + ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ + stmeq sl, {r0, r8, r9, sp} │ │ │ │ + stcleq 0, cr6, [fp], {195} @ 0xc3 │ │ │ │ + ldceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ andeq pc, r8, #2 │ │ │ │ movweq pc, #32771 @ 0x8003 @ │ │ │ │ + andgt pc, r8, r0, asr #17 │ │ │ │ + mcrrcc 3, 12, pc, r2, cr1 @ │ │ │ │ smlalbteq pc, r2, r1, r3 @ │ │ │ │ - andeq lr, ip, #270336 @ 0x42000 │ │ │ │ - stmib r0, {r0, r1, r3, r8, r9, lr}^ │ │ │ │ - andcs r2, r0, r0, lsl #6 │ │ │ │ + b 0x119c774 │ │ │ │ + stmib r0, {r2, r3, r8, r9}^ │ │ │ │ + andcs r3, r0, r0, lsl #4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - ldceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - stcleq 3, cr2, [sl], {1} │ │ │ │ - movwgt lr, #10688 @ 0x29c0 │ │ │ │ - vmlal.u8 q8, d17, d11 │ │ │ │ - @ instruction: 0xf0023c42 │ │ │ │ - @ instruction: 0xf0030208 │ │ │ │ - vsubw.u8 q8, , d8 │ │ │ │ - b 0x114bf20 │ │ │ │ - movwmi r0, #45580 @ 0xb20c │ │ │ │ - movwcs lr, #2496 @ 0x9c0 │ │ │ │ - mrscs r2, (UNDEF: 0) │ │ │ │ - movwcs r2, #512 @ 0x200 │ │ │ │ - stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - svclt 0x00004770 │ │ │ │ stceq 0, cr15, [r8], {79} @ 0x4f │ │ │ │ - stmib r0, {r8, r9, sp}^ │ │ │ │ - stmeq fp, {r1, r8, r9, lr, pc} │ │ │ │ - sbcsmi lr, r1, #12, 20 @ 0xc000 │ │ │ │ - movweq pc, #32771 @ 0x8003 @ │ │ │ │ + b 0x3d4768 │ │ │ │ + @ instruction: 0xf8c00291 │ │ │ │ + sbcvs ip, r3, r8 │ │ │ │ + bicsmi lr, r1, #12, 20 @ 0xc000 │ │ │ │ mcrrcc 3, 12, pc, r2, cr1 @ │ │ │ │ smlalbteq pc, r2, r1, r3 @ │ │ │ │ - andeq lr, ip, #270336 @ 0x42000 │ │ │ │ - stmib r0, {r0, r1, r3, r8, r9, lr}^ │ │ │ │ - andcs r2, r0, r0, lsl #6 │ │ │ │ + b 0x119c7a8 │ │ │ │ + stmib r0, {r2, r3, r8, r9}^ │ │ │ │ + andcs r3, r0, r0, lsl #4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - stcleq 2, cr2, [fp], {2} │ │ │ │ - @ instruction: 0xf003b500 │ │ │ │ - vsubw.u8 q8, , d8 │ │ │ │ - b 0x119b37c │ │ │ │ - andvs r0, r3, lr, lsl #6 │ │ │ │ - vpmax.u8 d15, d2, d17 │ │ │ │ - stcmi 3, cr15, [r4], {193} @ 0xc1 │ │ │ │ + vsubw.u8 q9, , d2 │ │ │ │ + sbcvs r0, r3, r2, asr #24 │ │ │ │ + vpmax.s8 d15, d3, d17 │ │ │ │ + @ instruction: 0xf0020ccb │ │ │ │ + @ instruction: 0xf0030208 │ │ │ │ + b 0x114c7cc │ │ │ │ + subvs r0, r2, ip, lsl #4 │ │ │ │ + subcc pc, r2, #67108867 @ 0x4000003 │ │ │ │ + smlabtmi r4, r1, r3, pc @ │ │ │ │ + addvs r4, r1, r3, lsl r3 │ │ │ │ + andcs r6, r0, r3 │ │ │ │ + andcs r2, r0, #0, 2 │ │ │ │ + @ instruction: 0xf04f2300 │ │ │ │ + ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ + movwcs r0, #6282 @ 0x188a │ │ │ │ + mcrreq 3, 12, pc, r2, cr1 @ │ │ │ │ + andeq pc, r8, #2 │ │ │ │ + stcleq 0, cr6, [fp], {195} @ 0xc3 │ │ │ │ + andeq lr, ip, #270336 @ 0x42000 │ │ │ │ movweq pc, #32771 @ 0x8003 @ │ │ │ │ - smlalbteq pc, r2, r1, r3 @ │ │ │ │ - stmib r0, {r0, r1, r3, r8, r9, lr}^ │ │ │ │ - subvs ip, r3, r2, lsl #4 │ │ │ │ + vmla.i q11, , d2[0] │ │ │ │ + tstmi r3, #536870916 @ 0x20000004 │ │ │ │ + smlabtmi r3, r1, r3, pc @ │ │ │ │ + addvs r6, r1, r3 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - svclt 0x0000bd00 │ │ │ │ - strlt r0, [r0, #-3275] @ 0xfffff335 │ │ │ │ - movweq pc, #32771 @ 0x8003 @ │ │ │ │ - cdpcc 3, 4, cr15, cr2, cr1, {6} │ │ │ │ - stcmi 3, cr15, [r3], {193} @ 0xc1 │ │ │ │ - movweq lr, #59971 @ 0xea43 │ │ │ │ - stmeq fp, {r0, r1, sp, lr} │ │ │ │ - smlalbteq pc, r2, r1, r3 @ │ │ │ │ - movweq pc, #32771 @ 0x8003 @ │ │ │ │ - movwmi r2, #45569 @ 0xb201 │ │ │ │ - andgt lr, r2, #192, 18 @ 0x300000 │ │ │ │ - andcs r6, r0, r3, asr #32 │ │ │ │ - andcs r2, r0, #0, 2 │ │ │ │ - @ instruction: 0xf04f2300 │ │ │ │ - stclt 12, cr0, [r0, #-0] │ │ │ │ - strlt r0, [r0, #-3275] @ 0xfffff335 │ │ │ │ - movweq pc, #32771 @ 0x8003 @ │ │ │ │ - cdpcc 3, 4, cr15, cr2, cr1, {6} │ │ │ │ - stcmi 3, cr15, [r2], {193} @ 0xc1 │ │ │ │ - movweq lr, #59971 @ 0xea43 │ │ │ │ - stmeq fp, {r0, r1, sp, lr} │ │ │ │ - smlalbteq pc, r2, r1, r3 @ │ │ │ │ + svclt 0x00004770 │ │ │ │ + movwcs r0, #2186 @ 0x88a │ │ │ │ + mcrreq 3, 12, pc, r2, cr1 @ │ │ │ │ + andeq pc, r8, #2 │ │ │ │ + stcleq 0, cr6, [fp], {195} @ 0xc3 │ │ │ │ + andeq lr, ip, #270336 @ 0x42000 │ │ │ │ movweq pc, #32771 @ 0x8003 @ │ │ │ │ - movwmi r2, #45568 @ 0xb200 │ │ │ │ - andgt lr, r2, #192, 18 @ 0x300000 │ │ │ │ - andcs r6, r0, r3, asr #32 │ │ │ │ - andcs r2, r0, #0, 2 │ │ │ │ - @ instruction: 0xf04f2300 │ │ │ │ - stclt 12, cr0, [r0, #-0] │ │ │ │ - vqdmulh.s q8, , d2[2] │ │ │ │ - @ instruction: 0xf0023342 │ │ │ │ - @ instruction: 0xf04f0208 │ │ │ │ - tstmi sl, #0, 24 │ │ │ │ - @ instruction: 0xf003088b │ │ │ │ - vsubw.u8 q8, , d8 │ │ │ │ - movwmi r0, #45378 @ 0xb142 │ │ │ │ - andgt pc, r8, r0, asr #17 │ │ │ │ - movwcs lr, #2496 @ 0x9c0 │ │ │ │ + vmla.i q11, , d2[0] │ │ │ │ + tstmi r3, #536870916 @ 0x20000004 │ │ │ │ + smlabtmi r2, r1, r3, pc @ │ │ │ │ + addvs r6, r1, r3 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ - stcleq 5, cr11, [sl], {0} │ │ │ │ - vmlal.u8 q8, d17, d11 │ │ │ │ - vqrdmlah.s , , d2[0] │ │ │ │ - @ instruction: 0xf0024c81 │ │ │ │ - @ instruction: 0xf0030208 │ │ │ │ + vmlal.u8 q8, d17, d10 │ │ │ │ + @ instruction: 0xf0020342 │ │ │ │ + @ instruction: 0xf04f0208 │ │ │ │ + tstmi sl, #0, 24 │ │ │ │ + @ instruction: 0xf0030ccb │ │ │ │ vsubw.u8 q8, , d8 │ │ │ │ - b 0x114c068 │ │ │ │ - movwmi r0, #45582 @ 0xb20e │ │ │ │ + movwmi r3, #45378 @ 0xb142 │ │ │ │ andgt pc, r8, r0, asr #17 │ │ │ │ - subvs r6, r3, r2 │ │ │ │ + andcc lr, r0, #192, 18 @ 0x300000 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - svclt 0x0000bd00 │ │ │ │ + svclt 0x00004770 │ │ │ │ + vmlal.u8 q8, d17, d10 │ │ │ │ + stcleq 12, cr0, [fp], {66} @ 0x42 │ │ │ │ + andeq pc, r8, #2 │ │ │ │ + andeq lr, ip, #270336 @ 0x42000 │ │ │ │ + movweq pc, #32771 @ 0x8003 @ │ │ │ │ + mcrrcc 3, 12, pc, r2, cr1 @ │ │ │ │ + orrmi pc, r1, r1, asr #7 │ │ │ │ + movweq lr, #51779 @ 0xca43 │ │ │ │ + stmib r0, {r0, r7, sp, lr}^ │ │ │ │ + andcs r3, r0, r0, lsl #4 │ │ │ │ + andcs r2, r0, #0, 2 │ │ │ │ + @ instruction: 0xf04f2300 │ │ │ │ + ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec22d84 │ │ │ │ + bl 0xfec22eac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r6, r0, ror #31 │ │ │ │ andcs r4, r0, r4, lsl #12 │ │ │ │ smlabtcs r4, sp, r9, lr │ │ │ │ - ldc2 7, cr15, [sl, #528]! @ 0x210 │ │ │ │ + stc2 7, cr15, [r6, #-528]! @ 0xfffffdf0 │ │ │ │ vmov.32 r4, d13[0] │ │ │ │ - bls 0x1ff960 │ │ │ │ + bls 0x1ffa88 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf85c9905 │ │ │ │ ldrmi r3, [r8], #-3 │ │ │ │ andls r4, r2, r9, lsl r4 │ │ │ │ stmib sp, {r3, r4, r7, fp, ip}^ │ │ │ │ vhadd.s8 d17, d1, d0 │ │ │ │ vaddw.s8 q10, q0, d16 │ │ │ │ strtmi r0, [r3], #-403 @ 0xfffffe6d │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - @ instruction: 0xf928f785 │ │ │ │ + @ instruction: 0xf894f785 │ │ │ │ andcs fp, r0, r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - ldrdeq r3, [r5], r4 │ │ │ │ + addeq r3, r5, ip, lsr #29 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec22de8 │ │ │ │ + bl 0xfec22f10 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r6, r0, ror #31 │ │ │ │ andcs r4, r0, r4, lsl #12 │ │ │ │ smlabtcs r4, sp, r9, lr │ │ │ │ - stc2 7, cr15, [r8, #528] @ 0x210 │ │ │ │ + ldc2l 7, cr15, [r4], #528 @ 0x210 │ │ │ │ vmov.32 r4, d13[0] │ │ │ │ - bls 0x1ff9c4 │ │ │ │ + bls 0x1ffaec │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf85c9905 │ │ │ │ ldrmi r3, [r8], #-3 │ │ │ │ andls r4, r2, r9, lsl r4 │ │ │ │ stmib sp, {r3, r4, r7, fp, ip}^ │ │ │ │ vhadd.s8 d17, d1, d0 │ │ │ │ vbic.i32 d22, #0 @ 0x00000000 │ │ │ │ strtmi r0, [r3], #-403 @ 0xfffffe6d │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - @ instruction: 0xf8f6f785 │ │ │ │ + @ instruction: 0xf862f785 │ │ │ │ andcs fp, r0, r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r3, r5, r0, ror pc │ │ │ │ + addeq r3, r5, r8, asr #28 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec22e4c │ │ │ │ + bl 0xfec22f74 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r6, r0, ror #31 │ │ │ │ andcs r4, r0, r4, lsl #12 │ │ │ │ smlabtcs r4, sp, r9, lr │ │ │ │ - ldc2l 7, cr15, [r6, #-528] @ 0xfffffdf0 │ │ │ │ + stc2l 7, cr15, [r2], {132} @ 0x84 │ │ │ │ vmov.32 r4, d13[0] │ │ │ │ - bls 0x1ffa28 │ │ │ │ + bls 0x1ffb50 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf85c9905 │ │ │ │ ldrmi r3, [r8], #-3 │ │ │ │ andls r4, r2, r9, lsl r4 │ │ │ │ stmib sp, {r3, r4, r7, fp, ip}^ │ │ │ │ vhadd.s8 d17, d1, d0 │ │ │ │ vsra.s64 d19, d12, #64 │ │ │ │ strtmi r0, [r3], #-403 @ 0xfffffe6d │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - @ instruction: 0xf8c4f785 │ │ │ │ + @ instruction: 0xf830f785 │ │ │ │ andcs fp, r0, r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r3, r5, ip, lsl #30 │ │ │ │ + addeq r3, r5, r4, ror #27 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec22eb0 │ │ │ │ + bl 0xfec22fd8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r6, r0, ror #31 │ │ │ │ andcs r4, r0, r4, lsl #12 │ │ │ │ smlabtcs r4, sp, r9, lr │ │ │ │ - stc2 7, cr15, [r4, #-528]! @ 0xfffffdf0 │ │ │ │ + ldc2 7, cr15, [r0], {132} @ 0x84 │ │ │ │ vmov.32 r4, d13[0] │ │ │ │ - bls 0x1ffa8c │ │ │ │ + bls 0x1ffbb4 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf85c9905 │ │ │ │ ldrmi r3, [r8], #-3 │ │ │ │ andls r4, r2, r9, lsl r4 │ │ │ │ stmib sp, {r3, r4, r7, fp, ip}^ │ │ │ │ vhadd.s8 d17, d1, d0 │ │ │ │ vaddw.s8 , q8, d28 │ │ │ │ strtmi r0, [r3], #-403 @ 0xfffffe6d │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - @ instruction: 0xf892f785 │ │ │ │ + @ instruction: 0xfffef784 │ │ │ │ andcs fp, r0, r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r3, r5, r8, lsr #29 │ │ │ │ + addeq r3, r5, r0, lsl #27 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec22f14 │ │ │ │ + bl 0xfec2303c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r6, r0, ror #31 │ │ │ │ andcs r4, r0, r4, lsl #12 │ │ │ │ smlabtcs r4, sp, r9, lr │ │ │ │ - ldc2l 7, cr15, [r2], #528 @ 0x210 │ │ │ │ + mrrc2 7, 8, pc, lr, cr4 @ │ │ │ │ vmov.32 r4, d13[0] │ │ │ │ - bls 0x1ffaf0 │ │ │ │ + bls 0x1ffc18 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf85c9905 │ │ │ │ ldrmi r3, [r8], #-3 │ │ │ │ andls r4, r2, r9, lsl r4 │ │ │ │ stmib sp, {r3, r4, r7, fp, ip}^ │ │ │ │ vhadd.s8 d17, d1, d0 │ │ │ │ vorr.i32 d19, #8 @ 0x00000008 │ │ │ │ strtmi r0, [r3], #-403 @ 0xfffffe6d │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - @ instruction: 0xf860f785 │ │ │ │ + @ instruction: 0xffccf784 │ │ │ │ andcs fp, r0, r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r3, r5, r4, asr #28 │ │ │ │ + addeq r3, r5, ip, lsl sp │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec22f78 │ │ │ │ + bl 0xfec230a0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r6, r0, ror #31 │ │ │ │ andcs r4, r0, r4, lsl #12 │ │ │ │ smlabtcs r4, sp, r9, lr │ │ │ │ - stc2l 7, cr15, [r0], {132} @ 0x84 │ │ │ │ + stc2 7, cr15, [ip], #-528 @ 0xfffffdf0 │ │ │ │ vmov.32 r4, d13[0] │ │ │ │ - bls 0x1ffb54 │ │ │ │ + bls 0x1ffc7c │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf85c9905 │ │ │ │ ldrmi r3, [r8], #-3 │ │ │ │ andls r4, r2, r9, lsl r4 │ │ │ │ stmib sp, {r3, r4, r7, fp, ip}^ │ │ │ │ vhadd.s8 d17, d1, d0 │ │ │ │ vaddw.s8 , q0, d24 │ │ │ │ strtmi r0, [r3], #-403 @ 0xfffffe6d │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - @ instruction: 0xf82ef785 │ │ │ │ + @ instruction: 0xff9af784 │ │ │ │ andcs fp, r0, r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r3, r5, r0, ror #27 │ │ │ │ + @ instruction: 0x00853cb8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec22fdc │ │ │ │ + bl 0xfec23104 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r6, r0, ror #31 │ │ │ │ andcs r4, r0, r4, lsl #12 │ │ │ │ smlabtcs r4, sp, r9, lr │ │ │ │ - stc2 7, cr15, [lr], {132} @ 0x84 │ │ │ │ + blx 0xfff89d2a │ │ │ │ vmov.32 r4, d13[0] │ │ │ │ - bls 0x1ffbb8 │ │ │ │ + bls 0x1ffce0 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf85c9905 │ │ │ │ ldrmi r3, [r8], #-3 │ │ │ │ andls r4, r2, r9, lsl r4 │ │ │ │ stmib sp, {r3, r4, r7, fp, ip}^ │ │ │ │ vhadd.s8 d17, d1, d0 │ │ │ │ vsra.s64 d18, d4, #64 │ │ │ │ strtmi r0, [r3], #-403 @ 0xfffffe6d │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - @ instruction: 0xfffcf784 │ │ │ │ + @ instruction: 0xff68f784 │ │ │ │ andcs fp, r0, r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r3, r5, ip, ror sp │ │ │ │ + addeq r3, r5, r4, asr ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec23040 │ │ │ │ + bl 0xfec23168 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r6, r0, ror #31 │ │ │ │ andcs r4, r0, r4, lsl #12 │ │ │ │ smlabtcs r4, sp, r9, lr │ │ │ │ - mrrc2 7, 8, pc, ip, cr4 @ │ │ │ │ + blx 0xff309d8e │ │ │ │ vmov.32 r4, d13[0] │ │ │ │ - bls 0x1ffc1c │ │ │ │ + bls 0x1ffd44 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf85c9905 │ │ │ │ ldrmi r3, [r8], #-3 │ │ │ │ andls r4, r2, r9, lsl r4 │ │ │ │ stmib sp, {r3, r4, r7, fp, ip}^ │ │ │ │ vhadd.s8 d17, d1, d0 │ │ │ │ vaddw.s8 q10, q8, d20 │ │ │ │ strtmi r0, [r3], #-403 @ 0xfffffe6d │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - @ instruction: 0xffcaf784 │ │ │ │ + @ instruction: 0xff36f784 │ │ │ │ andcs fp, r0, r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r3, r5, r8, lsl sp │ │ │ │ + strdeq r3, [r5], r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec230a4 │ │ │ │ + bl 0xfec231cc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf64d0fe0 │ │ │ │ - vsubw.s8 , q8, d8 │ │ │ │ + vrsra.s64 d18, d8, #64 │ │ │ │ addlt r0, r6, r4, lsr r3 │ │ │ │ ldmdavc r8, {r2, r9, sl, lr} │ │ │ │ smlabtcs r4, sp, r9, lr │ │ │ │ - stc2 7, cr15, [r6], #-528 @ 0xfffffdf0 │ │ │ │ + blx 0xfe589dfa │ │ │ │ vmov.32 r4, d13[0] │ │ │ │ - bls 0x1ffc88 │ │ │ │ + bls 0x1ffdb0 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf85c9905 │ │ │ │ ldrmi r3, [r8], #-3 │ │ │ │ andls r4, r2, r9, lsl r4 │ │ │ │ stmib sp, {r3, r4, r7, fp, ip}^ │ │ │ │ vhadd.s8 d17, d1, d0 │ │ │ │ vaddw.s8 , q8, d12 │ │ │ │ strtmi r0, [r3], #-403 @ 0xfffffe6d │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - @ instruction: 0xff94f784 │ │ │ │ + @ instruction: 0xff00f784 │ │ │ │ andcs fp, r0, r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r3, r5, ip, lsr #25 │ │ │ │ + addeq r3, r5, r4, lsl #23 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec23110 │ │ │ │ + bl 0xfec23238 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf64d0fe0 │ │ │ │ - vsubw.s8 , q8, d8 │ │ │ │ + vrsra.s64 d18, d8, #64 │ │ │ │ addlt r0, r6, r4, lsr r3 │ │ │ │ ldmdavc r8, {r2, r9, sl, lr} │ │ │ │ smlabtcs r4, sp, r9, lr │ │ │ │ - blx 0xffd09d3e │ │ │ │ + blx 0x1809e66 │ │ │ │ vmov.32 r4, d13[0] │ │ │ │ - bls 0x1ffcf4 │ │ │ │ + bls 0x1ffe1c │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf85c9905 │ │ │ │ ldrmi r3, [r8], #-3 │ │ │ │ andls r4, r2, r9, lsl r4 │ │ │ │ stmib sp, {r3, r4, r7, fp, ip}^ │ │ │ │ vhadd.s8 d17, d1, d0 │ │ │ │ vorr.i32 d18, #0 @ 0x00000000 │ │ │ │ strtmi r0, [r3], #-403 @ 0xfffffe6d │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - @ instruction: 0xff5ef784 │ │ │ │ + cdp2 7, 12, cr15, cr10, cr4, {4} │ │ │ │ andcs fp, r0, r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r3, r5, r0, asr #24 │ │ │ │ + addeq r3, r5, r8, lsl fp │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2317c │ │ │ │ + bl 0xfec232a4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf64d0fe0 │ │ │ │ - vsubw.s8 , q8, d8 │ │ │ │ + vrsra.s64 d18, d8, #64 │ │ │ │ addlt r0, r6, r4, lsr r3 │ │ │ │ ldmdbvc r8, {r2, r9, sl, lr} │ │ │ │ smlabtcs r4, sp, r9, lr │ │ │ │ - blx 0xfef89daa │ │ │ │ + blx 0xa89ed2 │ │ │ │ vmov.32 r4, d13[0] │ │ │ │ - bls 0x1ffd60 │ │ │ │ + bls 0x1ffe88 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf85c9905 │ │ │ │ ldrmi r3, [r8], #-3 │ │ │ │ andls r4, r2, r9, lsl r4 │ │ │ │ stmib sp, {r3, r4, r7, fp, ip}^ │ │ │ │ vhadd.s8 d17, d1, d0 │ │ │ │ vaddw.s8 , q8, d12 │ │ │ │ strtmi r0, [r3], #-403 @ 0xfffffe6d │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - @ instruction: 0xff28f784 │ │ │ │ + cdp2 7, 9, cr15, cr4, cr4, {4} │ │ │ │ andcs fp, r0, r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - ldrdeq r3, [r5], r4 │ │ │ │ + addeq r3, r5, ip, lsr #21 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec231e8 │ │ │ │ + bl 0xfec23310 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf64d0fe0 │ │ │ │ - vsubw.s8 , q8, d8 │ │ │ │ + vrsra.s64 d18, d8, #64 │ │ │ │ addlt r0, r6, r4, lsr r3 │ │ │ │ ldmdbvc r8, {r2, r9, sl, lr} │ │ │ │ smlabtcs r4, sp, r9, lr │ │ │ │ - blx 0xfe209e16 │ │ │ │ + blx 0xffd09f3c │ │ │ │ vmov.32 r4, d13[0] │ │ │ │ - bls 0x1ffdcc │ │ │ │ + bls 0x1ffef4 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf85c9905 │ │ │ │ ldrmi r3, [r8], #-3 │ │ │ │ andls r4, r2, r9, lsl r4 │ │ │ │ stmib sp, {r3, r4, r7, fp, ip}^ │ │ │ │ vhadd.s8 d17, d1, d0 │ │ │ │ vorr.i32 d18, #0 @ 0x00000000 │ │ │ │ strtmi r0, [r3], #-403 @ 0xfffffe6d │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - cdp2 7, 15, cr15, cr2, cr4, {4} │ │ │ │ + cdp2 7, 5, cr15, cr14, cr4, {4} │ │ │ │ andcs fp, r0, r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r3, r5, r8, ror #22 │ │ │ │ + addeq r3, r5, r0, asr #20 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec23254 │ │ │ │ + bl 0xfec2337c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf64d0fe0 │ │ │ │ - vsubw.s8 , q8, d8 │ │ │ │ + vrsra.s64 d18, d8, #64 │ │ │ │ addlt r0, r6, r4, lsr r3 │ │ │ │ ldmvc r8, {r2, r9, sl, lr}^ │ │ │ │ smlabtcs r4, sp, r9, lr │ │ │ │ - blx 0x1489e82 │ │ │ │ + blx 0xfef89fa8 │ │ │ │ vmov.32 r4, d13[0] │ │ │ │ - bls 0x1ffe38 │ │ │ │ + bls 0x1fff60 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf85c9905 │ │ │ │ ldrmi r3, [r8], #-3 │ │ │ │ andls r4, r2, r9, lsl r4 │ │ │ │ stmib sp, {r3, r4, r7, fp, ip}^ │ │ │ │ vhadd.s8 d17, d1, d0 │ │ │ │ vaddw.s8 , q8, d12 │ │ │ │ strtmi r0, [r3], #-403 @ 0xfffffe6d │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - cdp2 7, 11, cr15, cr12, cr4, {4} │ │ │ │ + cdp2 7, 2, cr15, cr8, cr4, {4} │ │ │ │ andcs fp, r0, r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - strdeq r3, [r5], ip │ │ │ │ + ldrdeq r3, [r5], r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec232c0 │ │ │ │ + bl 0xfec233e8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf64d0fe0 │ │ │ │ - vsubw.s8 , q8, d8 │ │ │ │ + vrsra.s64 d18, d8, #64 │ │ │ │ addlt r0, r6, r4, lsr r3 │ │ │ │ ldmvc r8, {r2, r9, sl, lr}^ │ │ │ │ smlabtcs r4, sp, r9, lr │ │ │ │ - blx 0x709eee │ │ │ │ + blx 0xfe20a014 │ │ │ │ vmov.32 r4, d13[0] │ │ │ │ - bls 0x1ffea4 │ │ │ │ + bls 0x1fffcc │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf85c9905 │ │ │ │ ldrmi r3, [r8], #-3 │ │ │ │ andls r4, r2, r9, lsl r4 │ │ │ │ stmib sp, {r3, r4, r7, fp, ip}^ │ │ │ │ vhadd.s8 d17, d1, d0 │ │ │ │ vorr.i32 d18, #0 @ 0x00000000 │ │ │ │ strtmi r0, [r3], #-403 @ 0xfffffe6d │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - cdp2 7, 8, cr15, cr6, cr4, {4} │ │ │ │ + ldc2l 7, cr15, [r2, #528]! @ 0x210 │ │ │ │ andcs fp, r0, r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - umulleq r3, r5, r0, sl │ │ │ │ + addeq r3, r5, r8, ror #18 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2332c │ │ │ │ + bl 0xfec23454 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf64d0fe0 │ │ │ │ - vsubw.s8 , q8, d8 │ │ │ │ + vrsra.s64 d18, d8, #64 │ │ │ │ addlt r0, r6, r4, lsr r3 │ │ │ │ ldmvc r8, {r2, r9, sl, lr} │ │ │ │ smlabtcs r4, sp, r9, lr │ │ │ │ - blx 0xff989f58 │ │ │ │ + blx 0x148a080 │ │ │ │ vmov.32 r4, d13[0] │ │ │ │ - bls 0x1fff10 │ │ │ │ + bls 0x200038 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf85c9905 │ │ │ │ ldrmi r3, [r8], #-3 │ │ │ │ andls r4, r2, r9, lsl r4 │ │ │ │ stmib sp, {r3, r4, r7, fp, ip}^ │ │ │ │ vhadd.s8 d17, d1, d0 │ │ │ │ vaddw.s8 , q8, d12 │ │ │ │ strtmi r0, [r3], #-403 @ 0xfffffe6d │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - cdp2 7, 5, cr15, cr0, cr4, {4} │ │ │ │ + ldc2 7, cr15, [ip, #528]! @ 0x210 │ │ │ │ andcs fp, r0, r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r3, r5, r4, lsr #20 │ │ │ │ + strdeq r3, [r5], ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec23398 │ │ │ │ + bl 0xfec234c0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf64d0fe0 │ │ │ │ - vsubw.s8 , q8, d8 │ │ │ │ + vrsra.s64 d18, d8, #64 │ │ │ │ addlt r0, r6, r4, lsr r3 │ │ │ │ ldmvc r8, {r2, r9, sl, lr} │ │ │ │ smlabtcs r4, sp, r9, lr │ │ │ │ - blx 0xfec09fc4 │ │ │ │ + blx 0x70a0ec │ │ │ │ vmov.32 r4, d13[0] │ │ │ │ - bls 0x1fff7c │ │ │ │ + bls 0x2000a4 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf85c9905 │ │ │ │ ldrmi r3, [r8], #-3 │ │ │ │ andls r4, r2, r9, lsl r4 │ │ │ │ stmib sp, {r3, r4, r7, fp, ip}^ │ │ │ │ vhadd.s8 d17, d1, d0 │ │ │ │ vorr.i32 d18, #0 @ 0x00000000 │ │ │ │ strtmi r0, [r3], #-403 @ 0xfffffe6d │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - cdp2 7, 1, cr15, cr10, cr4, {4} │ │ │ │ + stc2 7, cr15, [r6, #528] @ 0x210 │ │ │ │ andcs fp, r0, r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0x008539b8 │ │ │ │ + umulleq r3, r5, r0, r8 │ │ │ │ stmvs fp, {r1, r3, r4, r5, r8, r9, ip, sp, pc} │ │ │ │ movweq pc, #8227 @ 0x2023 @ │ │ │ │ eorle r2, r2, sp, lsl #22 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ addlt r6, r5, r3, lsl #31 │ │ │ │ @ instruction: 0x460d4691 │ │ │ │ strmi r2, [r4], -r1, lsl #4 │ │ │ │ @ instruction: 0xf8802b02 │ │ │ │ ldcle 0, cr2, [r7], {124} @ 0x7c │ │ │ │ - blle 0x6d6e30 │ │ │ │ + blle 0x6d6f58 │ │ │ │ @ instruction: 0xf01c4620 │ │ │ │ - bllt 0xd0b28c │ │ │ │ + bllt 0xd0b38c │ │ │ │ andlt r2, r5, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ strdcs r8, [r0], -r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - blcs 0x11ae70 │ │ │ │ + blcs 0x11af98 │ │ │ │ strtmi sp, [r0], -r6, ror #19 │ │ │ │ movwvc pc, #79 @ 0x4f @ │ │ │ │ tstcs r0, r2, lsl r2 │ │ │ │ - stc2 7, cr15, [sl], #908 @ 0x38c │ │ │ │ + ldc2l 7, cr15, [r6], #-908 @ 0xfffffc74 │ │ │ │ andlt r2, r5, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ stmdavs sl!, {r4, r5, r6, r7, r8, r9, pc} │ │ │ │ @ instruction: 0xf7839202 │ │ │ │ - bls 0x18ba3c │ │ │ │ + bls 0x18b914 │ │ │ │ msrvs CPSR_s, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ movwls r4, #13952 @ 0x3680 │ │ │ │ ldmdavs r9, {r1, r4, r9} │ │ │ │ subvs pc, pc, #8388608 @ 0x800000 │ │ │ │ - ldc2l 7, cr15, [r2, #544]! @ 0x220 │ │ │ │ + ldc2l 7, cr15, [lr, #-544] @ 0xfffffde0 │ │ │ │ andls r6, r2, #6946816 @ 0x6a0000 │ │ │ │ - ldc2l 7, cr15, [r2, #-524]! @ 0xfffffdf4 │ │ │ │ + ldc2l 7, cr15, [lr], {131} @ 0x83 │ │ │ │ strmi r9, [r7], -r2, lsl #20 │ │ │ │ strtmi r4, [r0], -r1, lsl #12 │ │ │ │ - ldc2l 7, cr15, [sl, #-876] @ 0xfffffc94 │ │ │ │ + stc2 7, cr15, [r6, #-876]! @ 0xfffffc94 │ │ │ │ andls r6, r2, #11141120 @ 0xaa0000 │ │ │ │ - stc2l 7, cr15, [r8, #-524]! @ 0xfffffdf4 │ │ │ │ + ldc2l 7, cr15, [r4], {131} @ 0x83 │ │ │ │ strmi r9, [r1], -r2, lsl #20 │ │ │ │ strtmi r9, [r0], -r2 │ │ │ │ - ldc2l 7, cr15, [r0, #-876] @ 0xfffffc94 │ │ │ │ + ldc2 7, cr15, [ip, #-876] @ 0xfffffc94 │ │ │ │ stmdbvs r8!, {r0, r1, r8, r9, fp, ip, pc} │ │ │ │ @ instruction: 0xf784681e │ │ │ │ - stmdbls r2, {r0, r3, r4, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdbls r2, {r0, r2, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ stmib sp, {r0, r1, r3, r4, r5, r9, sl, lr}^ │ │ │ │ strbmi r1, [r2], -r0 │ │ │ │ @ instruction: 0x46384631 │ │ │ │ stmdavs r9!, {r3, r6, r7, r8, r9, sl, lr}^ │ │ │ │ @ instruction: 0x4620463a │ │ │ │ - ldc2l 7, cr15, [ip, #876]! @ 0x36c │ │ │ │ - blcs 0xe8184 │ │ │ │ + stc2l 7, cr15, [r8, #876] @ 0x36c │ │ │ │ + blcs 0xe82ac │ │ │ │ @ instruction: 0xf1a3d09e │ │ │ │ - blx 0xfed8cf14 │ │ │ │ + blx 0xfed8d03c │ │ │ │ ldmdbeq fp, {r0, r1, r7, r8, r9, ip, sp, lr, pc}^ │ │ │ │ ldr r6, [r7, r3, lsr #15] │ │ │ │ @ instruction: 0xf023680b │ │ │ │ - blcs 0x40cf18 │ │ │ │ + blcs 0x40d040 │ │ │ │ andcs sp, r0, r6, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ addlt r6, r7, r3, lsl #31 │ │ │ │ @ instruction: 0x46044617 │ │ │ │ strmi r2, [r8], r1, lsl #4 │ │ │ │ @ instruction: 0xf8802b02 │ │ │ │ ldcle 0, cr2, [r0], {124} @ 0x7c │ │ │ │ - blle 0x516f48 │ │ │ │ + blle 0x517070 │ │ │ │ @ instruction: 0xf01c4620 │ │ │ │ - ldmiblt r8!, {r0, r3, r7, r8, r9, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmiblt r8!, {r0, r1, r2, r3, r4, r5, r6, r8, r9, fp, ip, sp, lr, pc}^ │ │ │ │ andlt r2, r7, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ - blcc 0x1f0328 │ │ │ │ + blcc 0x1f0450 │ │ │ │ stmible sp!, {r0, r8, r9, fp, sp}^ │ │ │ │ @ instruction: 0xf04f4620 │ │ │ │ andscs r7, r2, #0, 6 │ │ │ │ @ instruction: 0xf7e32100 │ │ │ │ - andcs pc, r1, r5, lsr #24 │ │ │ │ + strdcs pc, [r1], -r1 │ │ │ │ tstcs r0, r7 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ ldrdcs pc, [ip], -r8 │ │ │ │ strvs pc, [r4, #-1606]! @ 0xfffff9ba │ │ │ │ ldrcs pc, [r6, #704] @ 0x2c0 │ │ │ │ @ instruction: 0xf7839203 │ │ │ │ - bls 0x1cb928 │ │ │ │ + bls 0x1cb800 │ │ │ │ strtmi r4, [sl], r3, lsl #13 │ │ │ │ andseq r6, r2, #2686976 @ 0x290000 │ │ │ │ subvs pc, pc, #8388608 @ 0x800000 │ │ │ │ - stc2l 7, cr15, [ip, #-544]! @ 0xfffffde0 │ │ │ │ + ldc2l 7, cr15, [r8], {136} @ 0x88 │ │ │ │ @ instruction: 0x2010f8d8 │ │ │ │ @ instruction: 0xf7839204 │ │ │ │ - bls 0x20b90c │ │ │ │ + bls 0x20b7e4 │ │ │ │ andls r6, r3, r9, lsr #16 │ │ │ │ @ instruction: 0xf5020212 │ │ │ │ @ instruction: 0xf788624f │ │ │ │ - @ instruction: 0xf783fd5f │ │ │ │ - @ instruction: 0xf8d8fd15 │ │ │ │ + @ instruction: 0xf783fccb │ │ │ │ + @ instruction: 0xf8d8fc81 │ │ │ │ pkhbtmi r3, r1, r8 │ │ │ │ svcvs 0x00a3b953 │ │ │ │ mcrrle 11, 0, r2, pc, cr2 │ │ │ │ @ instruction: 0xdc052b00 │ │ │ │ tstcs r0, pc, asr #2 │ │ │ │ @ instruction: 0xf7842000 │ │ │ │ - ands pc, fp, r9, lsr #19 │ │ │ │ + ands pc, fp, r5, lsl r9 @ │ │ │ │ ldrdcs pc, [r4], -r8 │ │ │ │ @ instruction: 0xf7839204 │ │ │ │ - bls 0x20b730 │ │ │ │ + bls 0x20b608 │ │ │ │ andls r4, r5, r1, lsl #12 │ │ │ │ @ instruction: 0xf7db4620 │ │ │ │ - @ instruction: 0xf8d8fcb5 │ │ │ │ + @ instruction: 0xf8d8fc81 │ │ │ │ andls r2, r4, #0 │ │ │ │ - stc2l 7, cr15, [r2], {131} @ 0x83 │ │ │ │ + stc2 7, cr15, [lr], #-524 @ 0xfffffdf4 │ │ │ │ strmi r9, [r1], -r4, lsl #20 │ │ │ │ strtmi r9, [r0], -r4 │ │ │ │ - stc2 7, cr15, [sl], #876 @ 0x36c │ │ │ │ + ldc2l 7, cr15, [r6], #-876 @ 0xfffffc94 │ │ │ │ ldmib sp, {r3, r6, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf7902104 │ │ │ │ - strbmi pc, [r8], -r1, lsl #22 @ │ │ │ │ + strbmi pc, [r8], -sp, ror #20 @ │ │ │ │ ldrbmi r9, [sl], -r0 │ │ │ │ strbmi r9, [r8], -r3, lsl #22 │ │ │ │ ldrdne pc, [r0], -sl │ │ │ │ @ instruction: 0xf78347b8 │ │ │ │ - strmi pc, [r7], -sp, lsr #25 │ │ │ │ - stc2 7, cr15, [sl], #524 @ 0x20c │ │ │ │ + @ instruction: 0x4607fc19 │ │ │ │ + ldc2 7, cr15, [r6], {131} @ 0x83 │ │ │ │ strmi r4, [r6], -r9, asr #12 │ │ │ │ @ instruction: 0xf7904638 │ │ │ │ - strbmi pc, [r9], -r9, asr #20 @ │ │ │ │ + @ instruction: 0x4649f9b5 │ │ │ │ @ instruction: 0xf7904630 │ │ │ │ - @ instruction: 0xf8d8fa5f │ │ │ │ + @ instruction: 0xf8d8f9cb │ │ │ │ ldrtmi r1, [sl], -r4 │ │ │ │ @ instruction: 0xf7db4620 │ │ │ │ - @ instruction: 0xf8d8fd47 │ │ │ │ + @ instruction: 0xf8d8fd13 │ │ │ │ ldrtmi r1, [r2], -r0 │ │ │ │ @ instruction: 0xf7db4620 │ │ │ │ - svcvs 0x00a3fd41 │ │ │ │ + svcvs 0x00a3fd0d │ │ │ │ @ instruction: 0xf43f2b00 │ │ │ │ @ instruction: 0xf1a3af6f │ │ │ │ - blx 0xfed8d08c │ │ │ │ + blx 0xfed8d1b4 │ │ │ │ ldmdbeq fp, {r0, r1, r7, r8, r9, ip, sp, lr, pc}^ │ │ │ │ strb r6, [r7, -r3, lsr #15]! │ │ │ │ - blcs 0x11b094 │ │ │ │ + blcs 0x11b1bc │ │ │ │ @ instruction: 0xf7fed9b4 │ │ │ │ - svclt 0x0000ff11 │ │ │ │ + svclt 0x0000fee1 │ │ │ │ @ instruction: 0xf8d0b510 │ │ │ │ @ instruction: 0xf8dcc050 │ │ │ │ @ instruction: 0xf4144098 │ │ │ │ andsle r6, r4, r0, ror pc │ │ │ │ ldrdgt pc, [r4], -ip │ │ │ │ svcvs 0x0070f41c │ │ │ │ ldmib r1, {r0, r1, r2, r3, ip, lr, pc}^ │ │ │ │ - blx 0xfed7fcb8 │ │ │ │ - b 0x14092b8 │ │ │ │ + blx 0xfed7fde0 │ │ │ │ + b 0x14093e0 │ │ │ │ ldmdbeq fp, {r1, r2, r3, sl, fp}^ │ │ │ │ svceq 0x0007f1bc │ │ │ │ @ instruction: 0xf043bfc8 │ │ │ │ ldmdblt r3, {r0, r8, r9} │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ andcs lr, r0, r0, lsr #14 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @@ -192609,69 +192685,69 @@ │ │ │ │ andle r6, r3, r0, ror ip │ │ │ │ @ instruction: 0xf4106840 │ │ │ │ tstle r8, r0, ror ip │ │ │ │ andlt r2, r2, r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ - blx 0xfed6e4d0 │ │ │ │ + blx 0xfed6e5f8 │ │ │ │ stmdavs r8, {r1, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ mrrcne 10, 4, lr, ip, cr15 │ │ │ │ svclt 0x00d42807 │ │ │ │ @ instruction: 0xf04c4660 │ │ │ │ stmdacs r0, {r0} │ │ │ │ @ instruction: 0xf8d1d1ea │ │ │ │ @ instruction: 0xf1bcc004 │ │ │ │ eorsle r0, ip, sp, lsl #30 │ │ │ │ svceq 0x000ff1bc │ │ │ │ ldrmi sp, [sl], r3, ror #1 │ │ │ │ @ instruction: 0xf8852301 │ │ │ │ @ instruction: 0x4691307c │ │ │ │ strmi r6, [r8], fp, lsr #31 │ │ │ │ - blcs 0x15de04 │ │ │ │ - blcc 0x2039e0 │ │ │ │ + blcs 0x15df2c │ │ │ │ + blcc 0x203b08 │ │ │ │ stmdale r4!, {r0, r8, r9, fp, sp} │ │ │ │ @ instruction: 0xf01c4638 │ │ │ │ - mvnlt pc, r5, lsl #21 │ │ │ │ + mvnlt pc, fp, ror sl @ │ │ │ │ ldrdcs pc, [r4], -r8 │ │ │ │ @ instruction: 0xf7839201 │ │ │ │ - bls 0x14b5c8 │ │ │ │ + bls 0x14b4a0 │ │ │ │ strmi r4, [r6], -r1, lsl #12 │ │ │ │ @ instruction: 0xf7db4638 │ │ │ │ - @ instruction: 0xf646fc01 │ │ │ │ + @ instruction: 0xf646fbcd │ │ │ │ vsubw.s8 q11, q0, d20 │ │ │ │ @ instruction: 0xf8d82396 │ │ │ │ ldmdavs sp, {} @ │ │ │ │ - @ instruction: 0xf8c6f784 │ │ │ │ + @ instruction: 0xf832f784 │ │ │ │ @ instruction: 0x46014632 │ │ │ │ strbmi r4, [r8, r8, lsr #12] │ │ │ │ @ instruction: 0x3010f8d8 │ │ │ │ svcvs 0x00bbbb03 │ │ │ │ andcs fp, r1, fp, ror r9 │ │ │ │ - blcs 0x106464 │ │ │ │ + blcs 0x10658c │ │ │ │ @ instruction: 0xf04fdada │ │ │ │ andscs r7, r2, #0, 6 │ │ │ │ ldrtmi r2, [r8], -r0, lsl #2 │ │ │ │ - blx 0x48a536 │ │ │ │ + blx 0xff78a65c │ │ │ │ stmdbvs ip, {r0, r1, r4, r5, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ sbcle r2, r2, r0, lsl #24 │ │ │ │ @ instruction: 0xf1a3e7a5 │ │ │ │ - blx 0xfed8d1cc │ │ │ │ + blx 0xfed8d2f4 │ │ │ │ ldmdbeq fp, {r0, r1, r7, r8, r9, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0x011867bb │ │ │ │ - @ instruction: 0xf8a4f784 │ │ │ │ + @ instruction: 0xf810f784 │ │ │ │ vst1.8 {d18-d21}, [pc], r4 │ │ │ │ @ instruction: 0xf7db710a │ │ │ │ - strb pc, [r0, r9, lsr #23]! @ │ │ │ │ + @ instruction: 0xe7e0fb75 │ │ │ │ @ instruction: 0x46314652 │ │ │ │ @ instruction: 0xf7884630 │ │ │ │ - @ instruction: 0xf8d8fc59 │ │ │ │ + @ instruction: 0xf8d8fbc5 │ │ │ │ ldrtmi r1, [r2], -r4 │ │ │ │ @ instruction: 0xf7db4638 │ │ │ │ - ldrb pc, [r2, r3, lsl #25] @ │ │ │ │ + ldrb pc, [r2, pc, asr #24] @ │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrsb pc, [r0], #-128 @ 0xffffff80 @ │ │ │ │ @ instruction: 0xf8deb083 │ │ │ │ @ instruction: 0xf4144098 │ │ │ │ @@ -192692,194 +192768,194 @@ │ │ │ │ @ instruction: 0xf1bc0c01 │ │ │ │ mvnle r0, r0, lsl #30 │ │ │ │ movwcs r4, #5661 @ 0x161d │ │ │ │ rsbscc pc, ip, r0, lsl #17 │ │ │ │ svcvs 0x00834690 │ │ │ │ strmi r4, [r7], -ip, lsl #12 │ │ │ │ mcrrle 11, 0, r2, r0, cr2 │ │ │ │ - blle 0x111dbe8 │ │ │ │ + blle 0x111dd10 │ │ │ │ @ instruction: 0xf01c4638 │ │ │ │ - stmdacs r0, {r0, r1, r2, r3, r4, r5, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r2, r4, r5, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ stmdbvs r3!, {r0, r1, r2, r4, r5, ip, lr, pc} │ │ │ │ @ instruction: 0xf105fa03 │ │ │ │ strmi r6, [r9], r3, lsr #17 │ │ │ │ eorsle r2, sp, r0, lsl #22 │ │ │ │ andls r6, r0, #2228224 @ 0x220000 │ │ │ │ - blx 0xffe0a48a │ │ │ │ + blx 0x190a5b2 │ │ │ │ @ instruction: 0xf6469a00 │ │ │ │ vsubw.s8 q11, q0, d20 │ │ │ │ @ instruction: 0x46062396 │ │ │ │ andseq r9, r2, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0xf5026819 │ │ │ │ @ instruction: 0xf788624f │ │ │ │ - stmdavs r2!, {r0, r1, r3, r4, r5, r6, r7, r8, r9, fp, ip, sp, lr, pc}^ │ │ │ │ + stmdavs r2!, {r0, r1, r2, r5, r6, r8, r9, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf7839200 │ │ │ │ - bls 0x10b62c │ │ │ │ - blls 0x11deb8 │ │ │ │ + bls 0x10b504 │ │ │ │ + blls 0x11dfe0 │ │ │ │ andseq r9, r2, #0, 6 │ │ │ │ @ instruction: 0xf5026819 │ │ │ │ @ instruction: 0xf788624f │ │ │ │ - blls 0x10b668 │ │ │ │ + blls 0x10b540 │ │ │ │ ldmdavs ip, {r3, r6, r9, sl, lr} │ │ │ │ - @ instruction: 0xf828f784 │ │ │ │ + @ instruction: 0xff94f783 │ │ │ │ strmi r4, [r3], -sl, lsr #12 │ │ │ │ @ instruction: 0x46204631 │ │ │ │ svcvs 0x00bb47c0 │ │ │ │ @ instruction: 0xf1a3b12b │ │ │ │ - blx 0xfed8d2e4 │ │ │ │ + blx 0xfed8d40c │ │ │ │ ldmdbeq fp, {r0, r1, r7, r8, r9, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0x200167bb │ │ │ │ - blcc 0x20654c │ │ │ │ + blcc 0x206674 │ │ │ │ ldmible sp!, {r0, r8, r9, fp, sp} │ │ │ │ movwvc pc, #79 @ 0x4f @ │ │ │ │ tstcs r0, r2, lsl r2 │ │ │ │ @ instruction: 0xf7e34638 │ │ │ │ - ldrb pc, [r2, fp, ror #20]! @ │ │ │ │ + @ instruction: 0xe7f2fa37 │ │ │ │ stmdbeq r0, {r0, r6, r7, r8, ip, sp, lr, pc} │ │ │ │ svclt 0x0000e7be │ │ │ │ ldrsbgt pc, [r0], #-128 @ 0xffffff80 @ │ │ │ │ @ instruction: 0x3098f8dc │ │ │ │ cmnpvs r0, #318767104 @ p-variant is OBSOLETE @ 0x13000000 │ │ │ │ @ instruction: 0xf8dcd00b │ │ │ │ vst4.8 {d3-d6}, [r3], r4 │ │ │ │ - blcs 0xe54d0 │ │ │ │ - bcs 0xfc374 │ │ │ │ + blcs 0xe55f8 │ │ │ │ + bcs 0xfc49c │ │ │ │ movwcs fp, #7946 @ 0x1f0a │ │ │ │ movwcs r2, #768 @ 0x300 │ │ │ │ ldrmi sp, [r8], -r6, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec23934 │ │ │ │ + bl 0xfec23a5c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdavs ip, {r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ stccs 0, cr11, [sp], {131} @ 0x83 │ │ │ │ svcvs 0x0083d00f │ │ │ │ @ instruction: 0x460c4616 │ │ │ │ strmi r2, [r5], -r1, lsl #4 │ │ │ │ @ instruction: 0xf8802b02 │ │ │ │ stcle 0, cr2, [lr], {124} @ 0x7c │ │ │ │ - blle 0x497358 │ │ │ │ + blle 0x497480 │ │ │ │ @ instruction: 0xf01c4628 │ │ │ │ - ldmiblt r8, {r0, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ + ldmiblt r8, {r0, r1, r2, r4, r5, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ ldrmi r2, [r8], -r1, lsl #6 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - blcc 0x1fbf34 │ │ │ │ + blcc 0x1fc05c │ │ │ │ stmible pc!, {r0, r8, r9, fp, sp}^ @ │ │ │ │ movwvc pc, #79 @ 0x4f @ │ │ │ │ tstcs r0, r2, lsl r2 │ │ │ │ @ instruction: 0xf7e34628 │ │ │ │ - @ instruction: 0xe7ebfa1f │ │ │ │ + strb pc, [fp, fp, ror #19]! @ │ │ │ │ andls r6, r0, #2228224 @ 0x220000 │ │ │ │ - blx 0x1b8a59e │ │ │ │ + blx 0xff68a6c4 │ │ │ │ @ instruction: 0xf6469a00 │ │ │ │ vsubw.s8 q11, q0, d20 │ │ │ │ @ instruction: 0x46072396 │ │ │ │ andseq r9, r2, #0, 6 │ │ │ │ @ instruction: 0xf5026819 │ │ │ │ @ instruction: 0xf788624f │ │ │ │ - stmdavs r2!, {r0, r4, r5, r6, r8, r9, fp, ip, sp, lr, pc}^ │ │ │ │ - bcs 0x4b33b0 │ │ │ │ + stmdavs r2!, {r0, r2, r3, r4, r6, r7, r9, fp, ip, sp, lr, pc}^ │ │ │ │ + bcs 0x4b34d8 │ │ │ │ stmib sp, {r0, r2, r3, r4, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf7832300 │ │ │ │ - bls 0x10b370 │ │ │ │ + bls 0x10b248 │ │ │ │ andls r4, r0, r1, lsl #12 │ │ │ │ @ instruction: 0xf7db4628 │ │ │ │ - ldmib sp, {r0, r2, r4, r6, r7, r9, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmib sp, {r0, r5, r7, r9, fp, ip, sp, lr, pc}^ │ │ │ │ strmi r1, [sl], -r0, lsl #6 │ │ │ │ @ instruction: 0x46396818 │ │ │ │ stmiavs r1!, {r4, r5, r7, r8, r9, sl, lr}^ │ │ │ │ svcvs 0x00abb989 │ │ │ │ rscvs r2, sl, sp, lsl #4 │ │ │ │ adcsle r2, pc, r0, lsl #22 │ │ │ │ movweq pc, #20899 @ 0x51a3 @ │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ sbfxvs r0, fp, #18, #12 │ │ │ │ @ instruction: 0x2000e7b8 │ │ │ │ - @ instruction: 0xff8cf783 │ │ │ │ + cdp2 7, 15, cr15, cr8, cr3, {4} │ │ │ │ strmi r9, [r1], -r0, lsl #22 │ │ │ │ strtmi lr, [r8], -r7, ror #15 │ │ │ │ - ldc2 7, cr15, [r2, #1016] @ 0x3f8 │ │ │ │ + stc2l 7, cr15, [r2, #-1016]! @ 0xfffffc08 │ │ │ │ svclt 0x0000e7e9 │ │ │ │ @ instruction: 0xf8d36d03 │ │ │ │ @ instruction: 0xf4122098 │ │ │ │ andle r6, ip, r0, ror pc │ │ │ │ @ instruction: 0xf413685b │ │ │ │ andle r6, r8, r0, ror #30 │ │ │ │ vadd.i8 d22, d16, d10 │ │ │ │ - vrsra.s64 , q10, #64 │ │ │ │ - bl 0x18d4f8 │ │ │ │ - bvs 0x74d630 │ │ │ │ + vsubw.s8 , q0, d4 │ │ │ │ + bl 0x18d620 │ │ │ │ + bvs 0x74d758 │ │ │ │ andcs lr, r0, r6, ror #14 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ @ instruction: 0xf8d36d03 │ │ │ │ @ instruction: 0xf4122098 │ │ │ │ andle r6, ip, r0, ror pc │ │ │ │ @ instruction: 0xf413685b │ │ │ │ andle r6, r8, r0, ror #30 │ │ │ │ vadd.i8 d22, d16, d10 │ │ │ │ - vrsra.s64 , q10, #64 │ │ │ │ - bl 0x18d52c │ │ │ │ - blvs 0x74d664 │ │ │ │ + vsubw.s8 , q0, d4 │ │ │ │ + bl 0x18d654 │ │ │ │ + blvs 0x74d78c │ │ │ │ andcs lr, r0, ip, asr #14 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ @ instruction: 0xf8d36d03 │ │ │ │ @ instruction: 0xf4122098 │ │ │ │ andle r6, ip, r0, ror pc │ │ │ │ @ instruction: 0xf413685b │ │ │ │ andle r6, r8, r0, ror #30 │ │ │ │ vadd.i8 d22, d16, d10 │ │ │ │ - vrsra.s64 , q10, #64 │ │ │ │ - bl 0x18d560 │ │ │ │ + vsubw.s8 , q0, d4 │ │ │ │ + bl 0x18d688 │ │ │ │ ldcvs 3, cr0, [sl], {130} @ 0x82 │ │ │ │ andcs lr, r0, r2, lsr r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ @ instruction: 0xf8d36d03 │ │ │ │ @ instruction: 0xf4122098 │ │ │ │ andle r6, ip, r0, ror pc │ │ │ │ @ instruction: 0xf413685b │ │ │ │ andle r6, r8, r0, ror #30 │ │ │ │ vadd.i8 d22, d16, d10 │ │ │ │ - vrsra.s64 , q10, #64 │ │ │ │ - bl 0x18d594 │ │ │ │ + vsubw.s8 , q0, d4 │ │ │ │ + bl 0x18d6bc │ │ │ │ ldcvs 3, cr0, [sl, #-520] @ 0xfffffdf8 │ │ │ │ andcs lr, r0, r8, lsl r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ @ instruction: 0xf8d36d03 │ │ │ │ @ instruction: 0xf4122098 │ │ │ │ andle r6, ip, r0, ror pc │ │ │ │ @ instruction: 0xf413685b │ │ │ │ andle r6, r8, r0, ror #30 │ │ │ │ vadd.i8 d22, d16, d10 │ │ │ │ - vrsra.s64 , q10, #64 │ │ │ │ - bl 0x18d5c8 │ │ │ │ + vsubw.s8 , q0, d4 │ │ │ │ + bl 0x18d6f0 │ │ │ │ cdpvs 3, 1, cr0, cr10, cr2, {4} │ │ │ │ strdcs lr, [r0], -lr @ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ @ instruction: 0xf8d36d03 │ │ │ │ @ instruction: 0xf4122098 │ │ │ │ andle r6, ip, r0, ror pc │ │ │ │ @ instruction: 0xf413685b │ │ │ │ andle r6, r8, r0, ror #30 │ │ │ │ vadd.i8 d22, d16, d10 │ │ │ │ - vrsra.s64 , q10, #64 │ │ │ │ - bl 0x18d5fc │ │ │ │ + vsubw.s8 , q0, d4 │ │ │ │ + bl 0x18d724 │ │ │ │ svcvs 0x001a0382 │ │ │ │ andcs lr, r0, r4, ror #13 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ ldrsbgt pc, [r0], #-128 @ 0xffffff80 @ │ │ │ │ @ instruction: 0x3098f8dc │ │ │ │ @@ -192902,111 +192978,111 @@ │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0x461881f0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ ldrmi r6, [r0], r3, lsl #31 │ │ │ │ andcs r4, r1, #12, 12 @ 0xc00000 │ │ │ │ - blcs 0x15e1c0 │ │ │ │ + blcs 0x15e2e8 │ │ │ │ rsbscs pc, ip, r0, lsl #17 │ │ │ │ - blcs 0x1039c8 │ │ │ │ + blcs 0x103af0 │ │ │ │ ldrtmi sp, [r8], -r8, lsl #22 │ │ │ │ - @ instruction: 0xf856f01c │ │ │ │ + @ instruction: 0xf84cf01c │ │ │ │ andcs fp, r1, r0, ror #18 │ │ │ │ - blcc 0x206938 │ │ │ │ + blcc 0x206a60 │ │ │ │ ldmible r6!, {r0, r8, r9, fp, sp}^ │ │ │ │ movwvc pc, #79 @ 0x4f @ │ │ │ │ tstcs r0, r2, lsl r2 │ │ │ │ @ instruction: 0xf7e34638 │ │ │ │ - udf #12171 @ 0x2f8b │ │ │ │ + ldrb pc, [r2, r7, asr #17]! @ │ │ │ │ andls r6, r0, #6422528 @ 0x620000 │ │ │ │ - blx 0x128a7e4 │ │ │ │ + @ instruction: 0xf9b2f783 │ │ │ │ @ instruction: 0xf6469a00 │ │ │ │ vsubw.s8 q11, q0, d20 │ │ │ │ @ instruction: 0x46062396 │ │ │ │ andseq r9, r2, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0xf5026819 │ │ │ │ @ instruction: 0xf788624f │ │ │ │ - stmdavs r2!, {r0, r2, r3, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r2!, {r0, r3, r4, r5, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7839200 │ │ │ │ - bls 0x10b2d0 │ │ │ │ - blls 0x11e214 │ │ │ │ + bls 0x10b1a8 │ │ │ │ + blls 0x11e33c │ │ │ │ andseq r9, r2, #0, 6 │ │ │ │ @ instruction: 0xf5026819 │ │ │ │ @ instruction: 0xf788624f │ │ │ │ - blls 0x10b30c │ │ │ │ + blls 0x10b1e4 │ │ │ │ @ instruction: 0x462a4631 │ │ │ │ bfimi r6, r8, (invalid: 16:0) │ │ │ │ ldmdblt r9, {r0, r5, r6, r7, fp, sp, lr}^ │ │ │ │ andcs r6, sp, #748 @ 0x2ec │ │ │ │ - blcs 0xe4e0c │ │ │ │ + blcs 0xe4f34 │ │ │ │ @ instruction: 0xf1a3d0c7 │ │ │ │ - blx 0xfed8d640 │ │ │ │ + blx 0xfed8d768 │ │ │ │ ldmdbeq fp, {r0, r1, r7, r8, r9, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xe7c067bb │ │ │ │ @ instruction: 0xf7fe4638 │ │ │ │ - @ instruction: 0xe7effc75 │ │ │ │ + strb pc, [pc, r5, asr #24]! @ │ │ │ │ ldrsbgt pc, [r0], #-128 @ 0xffffff80 @ │ │ │ │ @ instruction: 0x3098f8dc │ │ │ │ cmnpvs r0, #318767104 @ p-variant is OBSOLETE @ 0x13000000 │ │ │ │ @ instruction: 0xf8dcd02d │ │ │ │ @ instruction: 0xf4133004 │ │ │ │ eorle r6, r8, r0, ror r3 │ │ │ │ - blcs 0x2a6a84 │ │ │ │ + blcs 0x2a6bac │ │ │ │ stmvs fp, {r0, r2, r5, sl, fp, ip, lr, pc} │ │ │ │ eorle r2, r2, r3, lsl #22 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ addlt r6, r4, r3, lsl #31 │ │ │ │ @ instruction: 0x460c4690 │ │ │ │ strmi r2, [r7], -r1, lsl #4 │ │ │ │ @ instruction: 0xf8802b02 │ │ │ │ ldcle 0, cr2, [r7], {124} @ 0x7c │ │ │ │ - blle 0x6d7688 │ │ │ │ + blle 0x6d77b0 │ │ │ │ @ instruction: 0xf01b4638 │ │ │ │ - stmiblt r0!, {r0, r3, r5, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + stmiblt r0!, {r0, r1, r2, r3, r4, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ andlt r2, r4, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ strdcs r8, [r0], -r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - blcs 0x11b6c8 │ │ │ │ + blcs 0x11b7f0 │ │ │ │ @ instruction: 0xf04fd9e6 │ │ │ │ andscs r7, r2, #0, 6 │ │ │ │ ldrtmi r2, [r8], -r0, lsl #2 │ │ │ │ - @ instruction: 0xf87ef7e3 │ │ │ │ + @ instruction: 0xf84af7e3 │ │ │ │ stmdavs r2!, {r1, r5, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ @ instruction: 0xf7839202 │ │ │ │ - bls 0x18b1f8 │ │ │ │ + bls 0x18b0d0 │ │ │ │ msrvs CPSR_s, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ movwls r4, #13830 @ 0x3606 │ │ │ │ ldmdavs r9, {r1, r4, r9} │ │ │ │ subvs pc, pc, #8388608 @ 0x800000 │ │ │ │ - @ instruction: 0xf9d0f788 │ │ │ │ + @ instruction: 0xf93cf788 │ │ │ │ andls r6, r2, #6422528 @ 0x620000 │ │ │ │ - @ instruction: 0xf950f783 │ │ │ │ + @ instruction: 0xf8bcf783 │ │ │ │ strmi r9, [r5], -r2, lsl #20 │ │ │ │ ldrtmi r4, [r8], -r1, lsl #12 │ │ │ │ - @ instruction: 0xf938f7db │ │ │ │ + @ instruction: 0xf904f7db │ │ │ │ stmiavs r0!, {r0, r1, r8, r9, fp, ip, pc}^ │ │ │ │ tstls r2, r9, lsl r8 │ │ │ │ - cdp2 7, 0, cr15, cr0, cr3, {4} │ │ │ │ + stc2l 7, cr15, [ip, #-524]! @ 0xfffffdf4 │ │ │ │ stmdbls r2, {r0, r1, r3, r5, r9, sl, lr} │ │ │ │ andls r4, r0, r2, lsr r6 │ │ │ │ strbmi r4, [r0, r8, lsr #12] │ │ │ │ strtmi r6, [sl], -r1, ror #16 │ │ │ │ @ instruction: 0xf7db4638 │ │ │ │ - svcvs 0x00bbf9e5 │ │ │ │ + svcvs 0x00bbf9b1 │ │ │ │ adcsle r2, r3, r0, lsl #22 │ │ │ │ movweq pc, #20899 @ 0x51a3 @ │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ sbfxvs r0, fp, #18, #28 │ │ │ │ svclt 0x0000e7ac │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -193032,51 +193108,51 @@ │ │ │ │ @ instruction: 0xf1bc0c01 │ │ │ │ mvnle r0, r0, lsl #30 │ │ │ │ movwcs r4, #5660 @ 0x161c │ │ │ │ rsbscc pc, ip, r0, lsl #17 │ │ │ │ svcvs 0x00834690 │ │ │ │ strmi r4, [r6], -pc, lsl #12 │ │ │ │ @ instruction: 0xdc222b02 │ │ │ │ - blle 0x99e138 │ │ │ │ + blle 0x99e260 │ │ │ │ @ instruction: 0xf01b4630 │ │ │ │ - bicslt pc, r0, r7, asr pc @ │ │ │ │ + bicslt pc, r0, sp, asr #30 │ │ │ │ andseq r6, fp, #3866624 @ 0x3b0000 │ │ │ │ subvs pc, pc, #12582912 @ 0xc00000 │ │ │ │ svcvs 0x00b3b314 │ │ │ │ @ instruction: 0xf896bb03 │ │ │ │ mvnlt r3, lr, ror #1 │ │ │ │ ldrdcc lr, [r1], -r7 │ │ │ │ andseq r4, fp, #17825792 @ 0x1100000 │ │ │ │ subvs pc, pc, #12582912 @ 0xc00000 │ │ │ │ movwls r2, #784 @ 0x310 │ │ │ │ svcvs 0x00b347a0 │ │ │ │ @ instruction: 0xf1a3b12b │ │ │ │ - blx 0xfed8d7f8 │ │ │ │ + blx 0xfed8d920 │ │ │ │ ldmdbeq fp, {r0, r1, r7, r8, r9, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0x200167b3 │ │ │ │ - blcc 0x206ad8 │ │ │ │ + blcc 0x206c00 │ │ │ │ ldmible fp, {r0, r8, r9, fp, sp}^ │ │ │ │ movwvc pc, #79 @ 0x4f @ │ │ │ │ tstcs r0, r2, lsl r2 │ │ │ │ @ instruction: 0xf7e24630 │ │ │ │ - ldrb pc, [r2, r1, ror #31]! @ │ │ │ │ + ldrb pc, [r2, sp, lsr #31]! @ │ │ │ │ @ instruction: 0xf7839202 │ │ │ │ - @ instruction: 0xf646f92d │ │ │ │ + @ instruction: 0xf646f899 │ │ │ │ vsubw.s8 q11, q0, d20 │ │ │ │ - bls 0x155a6c │ │ │ │ + bls 0x155b94 │ │ │ │ movwls r4, #13829 @ 0x3605 │ │ │ │ @ instruction: 0xf7886819 │ │ │ │ - ldmdavs sl!, {r0, r1, r2, r4, r5, r8, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmdavs sl!, {r0, r1, r5, r7, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf7839202 │ │ │ │ - bls 0x18b0a4 │ │ │ │ - blls 0x19e43c │ │ │ │ + bls 0x18af7c │ │ │ │ + blls 0x19e564 │ │ │ │ andseq r9, r2, #134217728 @ 0x8000000 │ │ │ │ @ instruction: 0xf5026819 │ │ │ │ @ instruction: 0xf788624f │ │ │ │ - blls 0x18b0e0 │ │ │ │ + blls 0x18afb8 │ │ │ │ strtmi r4, [r9], -r2, lsr #12 │ │ │ │ bfimi r6, r8, (invalid: 16:0) │ │ │ │ svclt 0x0000e7c9 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ @@ -193088,66 +193164,66 @@ │ │ │ │ stclvs 4, cr15, [r0], #-112 @ 0xffffff90 │ │ │ │ andcs sp, r0, r8, lsl #2 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ vadd.i8 d22, d16, d12 │ │ │ │ - @ instruction: 0xf2c01cf4 │ │ │ │ + vmull.s8 , d0, d4 │ │ │ │ stmdavs sp, {r0, r2, r4, r5, sl, fp}^ │ │ │ │ movteq lr, #19203 @ 0x4b03 │ │ │ │ vstmiaeq r3, {d14-d19} │ │ │ │ @ instruction: 0xf8dc680b │ │ │ │ - b 0x119cea0 │ │ │ │ - blx 0xfedcfcb8 │ │ │ │ + b 0x119cfc8 │ │ │ │ + blx 0xfedcfde0 │ │ │ │ strtmi pc, [r0], r4, lsl #7 │ │ │ │ @ instruction: 0xf1bc095b │ │ │ │ svclt 0x00c80f07 │ │ │ │ movweq pc, #4163 @ 0x1043 @ │ │ │ │ bicsle r2, ip, r0, lsl #22 │ │ │ │ @ instruction: 0xf8802301 │ │ │ │ svcvs 0x0083307c │ │ │ │ @ instruction: 0x460c4615 │ │ │ │ - blcs 0x15e6cc │ │ │ │ - blcs 0x103ce8 │ │ │ │ + blcs 0x15e7f4 │ │ │ │ + blcs 0x103e10 │ │ │ │ strbmi sp, [r8], -r8, lsl #22 │ │ │ │ - mcr2 0, 6, pc, cr6, cr11, {0} @ │ │ │ │ + mrc2 0, 5, pc, cr12, cr11, {0} │ │ │ │ andcs fp, r1, r0, ror #18 │ │ │ │ - blcc 0x206c0c │ │ │ │ + blcc 0x206d34 │ │ │ │ ldmible r6!, {r0, r8, r9, fp, sp}^ │ │ │ │ movwvc pc, #79 @ 0x4f @ │ │ │ │ tstcs r0, r2, lsl r2 │ │ │ │ @ instruction: 0xf7e24648 │ │ │ │ - ldrb pc, [r2, fp, ror #30]! @ │ │ │ │ + @ instruction: 0xe7f2ff37 │ │ │ │ andls r6, r0, #2228224 @ 0x220000 │ │ │ │ - @ instruction: 0xf8b6f783 │ │ │ │ + @ instruction: 0xf822f783 │ │ │ │ @ instruction: 0xf6469a00 │ │ │ │ vsubw.s8 q11, q0, d20 │ │ │ │ @ instruction: 0x46072396 │ │ │ │ andseq r9, r2, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0xf5026819 │ │ │ │ @ instruction: 0xf788624f │ │ │ │ - stmdavs r2!, {r0, r2, r3, r4, r5, r7, fp, ip, sp, lr, pc}^ │ │ │ │ + stmdavs r2!, {r0, r3, r5, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf7839200 │ │ │ │ - bls 0x10afb0 │ │ │ │ - blls 0x11e538 │ │ │ │ + bls 0x10ae88 │ │ │ │ + blls 0x11e660 │ │ │ │ andseq r9, r2, #0, 6 │ │ │ │ @ instruction: 0xf5026819 │ │ │ │ @ instruction: 0xf788624f │ │ │ │ - blls 0x10afec │ │ │ │ + blls 0x10aec4 │ │ │ │ @ instruction: 0xf64d681c │ │ │ │ - vsubw.s8 , q8, d8 │ │ │ │ + vrsra.s64 d18, d8, #64 │ │ │ │ ldclpl 3, cr0, [r8, #-208] @ 0xffffff30 │ │ │ │ - stc2l 7, cr15, [r6], #524 @ 0x20c │ │ │ │ + mrrc2 7, 8, pc, r2, cr3 @ │ │ │ │ @ instruction: 0x46034632 │ │ │ │ @ instruction: 0x46204639 │ │ │ │ @ instruction: 0xf8d947c0 │ │ │ │ - blcs 0xd8f30 │ │ │ │ + blcs 0xd9058 │ │ │ │ @ instruction: 0xf1a3d0c1 │ │ │ │ - blx 0xfed8d96c │ │ │ │ + blx 0xfed8da94 │ │ │ │ ldmdbeq fp, {r0, r1, r7, r8, r9, ip, sp, lr, pc}^ │ │ │ │ rsbscc pc, r8, r9, asr #17 │ │ │ │ svclt 0x0000e7b9 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ @@ -193157,15 +193233,15 @@ │ │ │ │ andle r6, r3, r0, ror ip │ │ │ │ @ instruction: 0xf4106840 │ │ │ │ tstle r8, r0, ror ip │ │ │ │ andlt r2, r3, r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ - blx 0xfed6dd60 │ │ │ │ + blx 0xfed6de88 │ │ │ │ stmdavs r8, {r1, r7, sl, fp, ip, sp, lr, pc}^ │ │ │ │ mrrcne 10, 4, lr, ip, cr15 │ │ │ │ svclt 0x00d42807 │ │ │ │ @ instruction: 0xf04c4660 │ │ │ │ stmdacs r0, {r0} │ │ │ │ @ instruction: 0xf8d1d1ea │ │ │ │ @ instruction: 0xf1bcc000 │ │ │ │ @@ -193173,129 +193249,129 @@ │ │ │ │ svceq 0x000df1bc │ │ │ │ stmdbvs ip, {r1, r8, ip, lr, pc}^ │ │ │ │ mvnle r2, r0, lsl #24 │ │ │ │ movwcs r4, #5661 @ 0x161d │ │ │ │ rsbscc pc, ip, lr, lsl #17 │ │ │ │ @ instruction: 0xf8de4617 │ │ │ │ @ instruction: 0x460c3078 │ │ │ │ - blcs 0x15e7b8 │ │ │ │ - blcc 0x2042f4 │ │ │ │ + blcs 0x15e8e0 │ │ │ │ + blcc 0x20441c │ │ │ │ stmdale r3, {r0, r8, r9, fp, sp}^ │ │ │ │ @ instruction: 0xf01b4630 │ │ │ │ - stmdacs r0, {r0, r3, r4, r5, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r2, r3, r5, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ stmiavs r3!, {r1, r3, r4, r5, ip, lr, pc} │ │ │ │ @ instruction: 0xf105fa03 │ │ │ │ strmi r6, [r9], r3, lsr #18 │ │ │ │ @ instruction: 0xf1c1b90b │ │ │ │ stmdavs r2!, {r8, fp} │ │ │ │ @ instruction: 0xf7829201 │ │ │ │ - bls 0x14cd20 │ │ │ │ + bls 0x14cbf8 │ │ │ │ strmi r4, [r0], r1, lsl #12 │ │ │ │ @ instruction: 0xf7da4630 │ │ │ │ - stmiavs r3!, {r0, r2, r3, r5, r7, r8, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + stmiavs r3!, {r0, r3, r4, r5, r6, r8, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ stmdavs r2!, {r0, r1, r4, r7, r8, r9, fp, ip, sp, pc}^ │ │ │ │ - @ instruction: 0xf7839201 │ │ │ │ - bls 0x14aea8 │ │ │ │ + @ instruction: 0xf7829201 │ │ │ │ + bls 0x14cd80 │ │ │ │ msrvs CPSR_s, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ movwls r4, #5637 @ 0x1605 │ │ │ │ ldmdavs r9, {r1, r4, r9} │ │ │ │ subvs pc, pc, #8388608 @ 0x800000 │ │ │ │ - @ instruction: 0xf828f788 │ │ │ │ + @ instruction: 0xff94f787 │ │ │ │ strbmi r9, [r2], -r1, lsl #22 │ │ │ │ ldmdavs r8, {r0, r3, r5, r9, sl, lr} │ │ │ │ stmdbvs r3!, {r3, r4, r5, r7, r8, r9, sl, lr}^ │ │ │ │ stmiavs r3!, {r0, r1, r4, r5, r8, ip, sp, pc}^ │ │ │ │ stmdavs r1!, {r0, r1, r4, r5, r6, r7, r8, ip, sp, pc} │ │ │ │ ldrtmi r4, [r0], -r2, asr #12 │ │ │ │ - @ instruction: 0xf84af7db │ │ │ │ + @ instruction: 0xf816f7db │ │ │ │ @ instruction: 0xb12b6fb3 │ │ │ │ movweq pc, #20899 @ 0x51a3 @ │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ sbfxvs r0, fp, #18, #20 │ │ │ │ ldr r2, [r0, r1] │ │ │ │ - ble 0xfef97a70 │ │ │ │ + ble 0xfef97b98 │ │ │ │ movwvc pc, #79 @ 0x4f @ │ │ │ │ tstcs r0, r2, lsl r2 │ │ │ │ @ instruction: 0xf7e24630 │ │ │ │ - ldrb pc, [r3, r3, lsr #29]! @ │ │ │ │ + ldrb pc, [r3, pc, ror #28]! @ │ │ │ │ strbmi r4, [r1], -sl, asr #12 │ │ │ │ - @ instruction: 0xf7884640 │ │ │ │ - strb pc, [r6, r1, lsl #16] @ │ │ │ │ + @ instruction: 0xf7874640 │ │ │ │ + strb pc, [r6, sp, ror #30] @ │ │ │ │ strbmi r4, [r1], -sl, asr #12 │ │ │ │ @ instruction: 0xf7874640 │ │ │ │ - @ instruction: 0xe7dafffb │ │ │ │ + ldrb pc, [sl, r7, ror #30] @ │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec240a0 │ │ │ │ + bl 0xfec241c8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcvs 15, cr0, [r2, #-928] @ 0xfffffc60 │ │ │ │ @ instruction: 0x3098f8d2 │ │ │ │ cmnpvs r0, #318767104 @ p-variant is OBSOLETE @ 0x13000000 │ │ │ │ ldmdavs r3, {r0, r1, r4, ip, lr, pc}^ │ │ │ │ cmnpvs r0, #318767104 @ p-variant is OBSOLETE @ 0x13000000 │ │ │ │ stmiavs fp, {r0, r1, r2, r3, ip, lr, pc}^ │ │ │ │ @ instruction: 0xdc0c2b07 │ │ │ │ @ instruction: 0xf023688b │ │ │ │ - bcs 0x40d6d0 │ │ │ │ + bcs 0x40d7f8 │ │ │ │ stmdavs sl, {r0, r1, r2, ip, lr, pc} │ │ │ │ stceq 0, cr15, [r2], {34} @ 0x22 │ │ │ │ svclt 0x00184293 │ │ │ │ svceq 0x000df1bc │ │ │ │ andcs sp, r0, r6, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r8] │ │ │ │ andcs r6, r1, #524 @ 0x20c │ │ │ │ strmi r4, [r6], -ip, lsl #12 │ │ │ │ @ instruction: 0xf8802b02 │ │ │ │ stcle 0, cr2, [r1], #-496 @ 0xfffffe10 │ │ │ │ - blle 0x957afc │ │ │ │ + blle 0x957c24 │ │ │ │ @ instruction: 0xf01b4630 │ │ │ │ - orrslt pc, r0, pc, lsr #27 │ │ │ │ + orrslt pc, r0, r5, lsr #27 │ │ │ │ movwcs r6, #10465 @ 0x28e1 │ │ │ │ ldrtmi r6, [r0], -r2, ror #16 │ │ │ │ strmi r0, [pc], -r9, asr #32 │ │ │ │ - @ instruction: 0xf8fcf01c │ │ │ │ + @ instruction: 0xf8e8f01c │ │ │ │ ldclne 3, cr11, [r9], #-832 @ 0xfffffcc0 │ │ │ │ movwcs r6, #10338 @ 0x2862 │ │ │ │ @ instruction: 0x460f4630 │ │ │ │ - @ instruction: 0xf8f4f01c │ │ │ │ + @ instruction: 0xf8e0f01c │ │ │ │ svcvs 0x00b3b320 │ │ │ │ mulcs r1, fp, r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r8] │ │ │ │ - blcs 0x11bb50 │ │ │ │ + blcs 0x11bc78 │ │ │ │ @ instruction: 0xf04fd9dc │ │ │ │ andscs r7, r2, #0, 6 │ │ │ │ ldrtmi r2, [r0], -r0, lsl #2 │ │ │ │ - cdp2 7, 3, cr15, cr10, cr2, {7} │ │ │ │ + cdp2 7, 0, cr15, cr6, cr2, {7} │ │ │ │ @ instruction: 0xf1a3e7eb │ │ │ │ - blx 0xfed8db6c │ │ │ │ + blx 0xfed8dc94 │ │ │ │ ldmdbeq fp, {r0, r1, r7, r8, r9, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0x011867b3 │ │ │ │ - blx 0xff60ad72 │ │ │ │ + blx 0x110ae9a │ │ │ │ vst1.8 {d18-d21}, [pc], r4 │ │ │ │ @ instruction: 0xf7da710a │ │ │ │ - @ instruction: 0xe7dcfed9 │ │ │ │ - @ instruction: 0xff10f782 │ │ │ │ + ldrb pc, [ip, r5, lsr #29] @ │ │ │ │ + cdp2 7, 7, cr15, cr12, cr2, {4} │ │ │ │ strmi r6, [r5], -r2, ror #16 │ │ │ │ movwcs r4, #9785 @ 0x2639 │ │ │ │ - ldc2l 7, cr15, [r2, #952] @ 0x3b8 │ │ │ │ + stc2 7, cr15, [r2, #952]! @ 0x3b8 │ │ │ │ strtmi r6, [sl], -r1, lsr #16 │ │ │ │ @ instruction: 0xf7da4630 │ │ │ │ - @ instruction: 0xe7ccffb1 │ │ │ │ - @ instruction: 0xff02f782 │ │ │ │ + @ instruction: 0xe7ccff7d │ │ │ │ + cdp2 7, 6, cr15, cr14, cr2, {4} │ │ │ │ strmi r6, [r5], -r2, ror #16 │ │ │ │ movwcs r4, #9785 @ 0x2639 │ │ │ │ - stc2l 7, cr15, [r4, #952] @ 0x3b8 │ │ │ │ + ldc2 7, cr15, [r4, #952] @ 0x3b8 │ │ │ │ strtmi r6, [sl], -r1, lsr #17 │ │ │ │ @ instruction: 0xf7da4630 │ │ │ │ - ldr pc, [r6, r3, lsr #31]! │ │ │ │ + ldr pc, [r6, pc, ror #30]! │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ ldrsb pc, [r0], #-128 @ 0xffffff80 @ │ │ │ │ @ instruction: 0xf8deb086 │ │ │ │ @ instruction: 0xf4144098 │ │ │ │ @@ -193317,20 +193393,20 @@ │ │ │ │ mvnle r0, r0, lsl #30 │ │ │ │ stmvs fp, {r1, r2, r3, r4, r9, sl, lr} │ │ │ │ @ instruction: 0x460d4690 │ │ │ │ svcvs 0x0083461c │ │ │ │ strmi r2, [r7], -r1, lsl #4 │ │ │ │ @ instruction: 0xf8802b02 │ │ │ │ stcle 0, cr2, [r9], #-496 @ 0xfffffe10 │ │ │ │ - blle 0xb5e5ac │ │ │ │ + blle 0xb5e6d4 │ │ │ │ @ instruction: 0xf01b4638 │ │ │ │ - movwlt pc, #36125 @ 0x8d1d @ │ │ │ │ + movwlt pc, #36115 @ 0x8d13 @ │ │ │ │ stmdavs fp!, {r1, r2, r3, r5, r6, r8, r9, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf503021b │ │ │ │ - blls 0x3e5970 │ │ │ │ + blls 0x3e5a98 │ │ │ │ svcvs 0x00bbb34b │ │ │ │ @ instruction: 0xf897bb3b │ │ │ │ @ instruction: 0xb32330ee │ │ │ │ ldrmi r6, [r1], -fp, ror #16 │ │ │ │ strbne r6, [r2, r8, ror #17]! │ │ │ │ andseq r9, fp, #0, 8 │ │ │ │ @ instruction: 0xf5039201 │ │ │ │ @@ -193338,532 +193414,532 @@ │ │ │ │ movwcc lr, #10701 @ 0x29cd │ │ │ │ ldrmi r9, [r8, ip, lsl #22] │ │ │ │ @ instruction: 0xb12b6fbb │ │ │ │ movweq pc, #20899 @ 0x51a3 @ │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ sbfxvs r0, fp, #18, #28 │ │ │ │ ldr r2, [r1, r1]! │ │ │ │ - blcs 0x11bc84 │ │ │ │ + blcs 0x11bdac │ │ │ │ @ instruction: 0xf04fd9d4 │ │ │ │ andscs r7, r2, #0, 6 │ │ │ │ ldrtmi r2, [r8], -r0, lsl #2 │ │ │ │ - stc2 7, cr15, [r0, #904]! @ 0x388 │ │ │ │ + stc2l 7, cr15, [ip, #-904]! @ 0xfffffc78 │ │ │ │ rsbmi lr, r4, #63438848 @ 0x3c80000 │ │ │ │ andls lr, r4, #54263808 @ 0x33c0000 │ │ │ │ - cdp2 7, 14, cr15, cr10, cr2, {4} │ │ │ │ + cdp2 7, 5, cr15, cr6, cr2, {4} │ │ │ │ msrvs CPSR_s, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ strmi r9, [r6], -r4, lsl #20 │ │ │ │ ldmdavs r9, {r0, r2, r8, r9, ip, pc} │ │ │ │ - cdp2 7, 15, cr15, cr4, cr7, {4} │ │ │ │ + cdp2 7, 6, cr15, cr0, cr7, {4} │ │ │ │ andls r6, r4, #6946816 @ 0x6a0000 │ │ │ │ - cdp2 7, 13, cr15, cr12, cr2, {4} │ │ │ │ + cdp2 7, 4, cr15, cr8, cr2, {4} │ │ │ │ strmi r9, [r5], -r4, lsl #20 │ │ │ │ movwls r9, #19205 @ 0x4b05 │ │ │ │ ldmdavs r9, {r1, r4, r9} │ │ │ │ subvs pc, pc, #8388608 @ 0x800000 │ │ │ │ - cdp2 7, 14, cr15, cr6, cr7, {4} │ │ │ │ + cdp2 7, 5, cr15, cr2, cr7, {4} │ │ │ │ strtmi r9, [r0], -r4, lsl #22 │ │ │ │ @ instruction: 0xf783681c │ │ │ │ - strtmi pc, [sl], -r1, lsr #22 │ │ │ │ + strtmi pc, [sl], -sp, lsl #21 │ │ │ │ ldrtmi r4, [r1], -r3, lsl #12 │ │ │ │ strbmi r4, [r0, r0, lsr #12] │ │ │ │ svclt 0x0000e7c2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec242e0 │ │ │ │ + bl 0xfec24408 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d10ff0 │ │ │ │ vhadd.s8 d28, d0, d12 │ │ │ │ - vrshr.s64 , q10, #64 │ │ │ │ + vsubl.s8 , d0, d4 │ │ │ │ addlt r0, r3, r5, lsr r2 │ │ │ │ - bl 0x155cf8 │ │ │ │ + bl 0x155e20 │ │ │ │ movwls r0, #652 @ 0x28c │ │ │ │ ldrdcs pc, [r0], r2 @ │ │ │ │ @ instruction: 0xff52f7ff │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd00 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec24320 │ │ │ │ + bl 0xfec24448 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d10ff0 │ │ │ │ vhadd.s8 d28, d0, d12 │ │ │ │ - vrshr.s64 , q10, #64 │ │ │ │ + vsubl.s8 , d0, d4 │ │ │ │ addlt r0, r3, r5, lsr r2 │ │ │ │ - bl 0x155d38 │ │ │ │ + bl 0x155e60 │ │ │ │ movwls r0, #652 @ 0x28c │ │ │ │ ldrdcs pc, [r8], r2 @ │ │ │ │ @ instruction: 0xff32f7ff │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd00 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec24360 │ │ │ │ + bl 0xfec24488 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d10ff0 │ │ │ │ vhadd.s8 d28, d0, d12 │ │ │ │ - vrshr.s64 , q10, #64 │ │ │ │ + vsubl.s8 , d0, d4 │ │ │ │ addlt r0, r3, r5, lsr r2 │ │ │ │ - bl 0x155d78 │ │ │ │ + bl 0x155ea0 │ │ │ │ movwls r0, #652 @ 0x28c │ │ │ │ ldrsbtcs pc, [r0], r2 @ │ │ │ │ @ instruction: 0xff12f7ff │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd00 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec243a0 │ │ │ │ + bl 0xfec244c8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d10ff0 │ │ │ │ vhadd.s8 d28, d0, d12 │ │ │ │ - vrshr.s64 , q10, #64 │ │ │ │ + vsubl.s8 , d0, d4 │ │ │ │ addlt r0, r3, r5, lsr r2 │ │ │ │ - bl 0x155db8 │ │ │ │ + bl 0x155ee0 │ │ │ │ movwls r0, #652 @ 0x28c │ │ │ │ ldrsbtcs pc, [r8], r2 @ │ │ │ │ mrc2 7, 7, pc, cr2, cr15, {7} │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd00 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec243e0 │ │ │ │ + bl 0xfec24508 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d10ff0 │ │ │ │ vhadd.s8 d28, d0, d12 │ │ │ │ - vrshr.s64 , q10, #64 │ │ │ │ + vsubl.s8 , d0, d4 │ │ │ │ addlt r0, r3, r5, lsr r2 │ │ │ │ - bl 0x155df8 │ │ │ │ + bl 0x155f20 │ │ │ │ movwls r0, #652 @ 0x28c │ │ │ │ ldrdcs pc, [r0], #130 @ 0x82 │ │ │ │ mrc2 7, 6, pc, cr2, cr15, {7} │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd00 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec24420 │ │ │ │ + bl 0xfec24548 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d10ff0 │ │ │ │ vhadd.s8 d28, d0, d12 │ │ │ │ - vrshr.s64 , q10, #64 │ │ │ │ + vsubl.s8 , d0, d4 │ │ │ │ addlt r0, r3, r5, lsr r2 │ │ │ │ - bl 0x155e38 │ │ │ │ + bl 0x155f60 │ │ │ │ movwls r0, #652 @ 0x28c │ │ │ │ ldrdcs pc, [r8], #130 @ 0x82 │ │ │ │ mrc2 7, 5, pc, cr2, cr15, {7} │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd00 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec24460 │ │ │ │ + bl 0xfec24588 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d10ff0 │ │ │ │ vhadd.s8 d28, d0, d12 │ │ │ │ - vrshr.s64 , q10, #64 │ │ │ │ + vsubl.s8 , d0, d4 │ │ │ │ addlt r0, r3, r5, lsr r2 │ │ │ │ - bl 0x155e78 │ │ │ │ + bl 0x155fa0 │ │ │ │ movwls r0, #652 @ 0x28c │ │ │ │ ldrsbcs pc, [r0], #130 @ 0x82 @ │ │ │ │ mrc2 7, 4, pc, cr2, cr15, {7} │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd00 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec244a0 │ │ │ │ + bl 0xfec245c8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d10ff0 │ │ │ │ vhadd.s8 d28, d0, d12 │ │ │ │ - vrshr.s64 , q10, #64 │ │ │ │ + vsubl.s8 , d0, d4 │ │ │ │ addlt r0, r3, r5, lsr r2 │ │ │ │ - bl 0x155eb8 │ │ │ │ + bl 0x155fe0 │ │ │ │ movwls r0, #652 @ 0x28c │ │ │ │ ldrsbcs pc, [r8], #130 @ 0x82 @ │ │ │ │ mrc2 7, 3, pc, cr2, cr15, {7} │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd00 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec244e0 │ │ │ │ + bl 0xfec24608 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d10ff0 │ │ │ │ vhadd.s8 d28, d0, d12 │ │ │ │ - vrshr.s64 , q10, #64 │ │ │ │ + vsubl.s8 , d0, d4 │ │ │ │ addlt r0, r3, r5, lsr r2 │ │ │ │ - bl 0x155ef8 │ │ │ │ + bl 0x156020 │ │ │ │ movwls r0, #652 @ 0x28c │ │ │ │ ldrdcs pc, [r0], #130 @ 0x82 @ │ │ │ │ mrc2 7, 2, pc, cr2, cr15, {7} │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd00 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec24520 │ │ │ │ + bl 0xfec24648 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d10ff0 │ │ │ │ vhadd.s8 d28, d0, d12 │ │ │ │ - vrshr.s64 , q10, #64 │ │ │ │ + vsubl.s8 , d0, d4 │ │ │ │ addlt r0, r3, r5, lsr r2 │ │ │ │ - bl 0x155f38 │ │ │ │ + bl 0x156060 │ │ │ │ movwls r0, #652 @ 0x28c │ │ │ │ ldrdcs pc, [r8], #130 @ 0x82 @ │ │ │ │ mrc2 7, 1, pc, cr2, cr15, {7} │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd00 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec24560 │ │ │ │ + bl 0xfec24688 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d10ff0 │ │ │ │ vhadd.s8 d28, d0, d12 │ │ │ │ - vrshr.s64 , q10, #64 │ │ │ │ + vsubl.s8 , d0, d4 │ │ │ │ addlt r0, r3, r5, lsr r2 │ │ │ │ - bl 0x155f78 │ │ │ │ + bl 0x1560a0 │ │ │ │ movwls r0, #652 @ 0x28c │ │ │ │ ldrsbtcs pc, [r0], #130 @ 0x82 @ │ │ │ │ mrc2 7, 0, pc, cr2, cr15, {7} │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd00 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec245a0 │ │ │ │ + bl 0xfec246c8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d10ff0 │ │ │ │ vhadd.s8 d28, d0, d12 │ │ │ │ - vrshr.s64 , q10, #64 │ │ │ │ + vsubl.s8 , d0, d4 │ │ │ │ addlt r0, r3, r5, lsr r2 │ │ │ │ - bl 0x155fb8 │ │ │ │ + bl 0x1560e0 │ │ │ │ movwls r0, #652 @ 0x28c │ │ │ │ ldrsbtcs pc, [r8], #130 @ 0x82 @ │ │ │ │ ldc2l 7, cr15, [r2, #1020]! @ 0x3fc │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd00 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec245e0 │ │ │ │ + bl 0xfec24708 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d10ff0 │ │ │ │ vhadd.s8 d28, d0, d12 │ │ │ │ - vrshr.s64 , q10, #64 │ │ │ │ + vsubl.s8 , d0, d4 │ │ │ │ addlt r0, r3, r5, lsr r2 │ │ │ │ - bl 0x155ff8 │ │ │ │ + bl 0x156120 │ │ │ │ movwls r0, #652 @ 0x28c │ │ │ │ ldrdcs pc, [r0, -r2] │ │ │ │ ldc2l 7, cr15, [r2, #1020] @ 0x3fc │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd00 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec24620 │ │ │ │ + bl 0xfec24748 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d10ff0 │ │ │ │ vhadd.s8 d28, d0, d12 │ │ │ │ - vrshr.s64 , q10, #64 │ │ │ │ + vsubl.s8 , d0, d4 │ │ │ │ addlt r0, r3, r5, lsr r2 │ │ │ │ - bl 0x156038 │ │ │ │ + bl 0x156160 │ │ │ │ movwls r0, #652 @ 0x28c │ │ │ │ ldrdcs pc, [r8, -r2] │ │ │ │ ldc2 7, cr15, [r2, #1020]! @ 0x3fc │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd00 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec24660 │ │ │ │ + bl 0xfec24788 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d10ff0 │ │ │ │ vhadd.s8 d28, d0, d12 │ │ │ │ - vrshr.s64 , q10, #64 │ │ │ │ + vsubl.s8 , d0, d4 │ │ │ │ addlt r0, r3, r5, lsr r2 │ │ │ │ - bl 0x156078 │ │ │ │ + bl 0x1561a0 │ │ │ │ movwls r0, #652 @ 0x28c │ │ │ │ @ instruction: 0x2110f8d2 │ │ │ │ ldc2 7, cr15, [r2, #1020] @ 0x3fc │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd00 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec246a0 │ │ │ │ + bl 0xfec247c8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d10ff0 │ │ │ │ vhadd.s8 d28, d0, d12 │ │ │ │ - vrshr.s64 , q10, #64 │ │ │ │ + vsubl.s8 , d0, d4 │ │ │ │ addlt r0, r3, r5, lsr r2 │ │ │ │ - bl 0x1560b8 │ │ │ │ + bl 0x1561e0 │ │ │ │ movwls r0, #652 @ 0x28c │ │ │ │ @ instruction: 0x2118f8d2 │ │ │ │ ldc2l 7, cr15, [r2, #-1020]! @ 0xfffffc04 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd00 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec246e0 │ │ │ │ + bl 0xfec24808 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d10ff0 │ │ │ │ vhadd.s8 d28, d0, d12 │ │ │ │ - vrshr.s64 , q10, #64 │ │ │ │ + vsubl.s8 , d0, d4 │ │ │ │ addlt r0, r3, r5, lsr r2 │ │ │ │ - movteq pc, #53835 @ 0xd24b @ │ │ │ │ + tstpne r5, #-1342177276 @ p-variant is OBSOLETE @ 0xb0000004 │ │ │ │ movweq pc, #49856 @ 0xc2c0 @ │ │ │ │ addeq lr, ip, #2048 @ 0x800 │ │ │ │ movwcs r9, #768 @ 0x300 │ │ │ │ ldrdcs pc, [r0, -r2]! │ │ │ │ stc2l 7, cr15, [lr, #-1020] @ 0xfffffc04 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd00 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec24728 │ │ │ │ + bl 0xfec24850 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d10ff0 │ │ │ │ vhadd.s8 d28, d0, d12 │ │ │ │ - vrshr.s64 , q10, #64 │ │ │ │ + vsubl.s8 , d0, d4 │ │ │ │ addlt r0, r3, r5, lsr r2 │ │ │ │ - mvneq pc, #-1342177276 @ 0xb0000004 │ │ │ │ + @ instruction: 0x13adf24b │ │ │ │ movweq pc, #49856 @ 0xc2c0 @ │ │ │ │ addeq lr, ip, #2048 @ 0x800 │ │ │ │ movwcs r9, #768 @ 0x300 │ │ │ │ ldrdcs pc, [r8, -r2]! │ │ │ │ stc2 7, cr15, [sl, #-1020]! @ 0xfffffc04 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd00 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec24770 │ │ │ │ + bl 0xfec24898 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d10ff0 │ │ │ │ vhadd.s8 d28, d0, d12 │ │ │ │ - vrshr.s64 , q10, #64 │ │ │ │ + vsubl.s8 , d0, d4 │ │ │ │ addlt r0, r3, r5, lsr r2 │ │ │ │ - orrsne pc, r1, #-1342177276 @ 0xb0000004 │ │ │ │ + cmppcs r9, #-1342177276 @ p-variant is OBSOLETE @ 0xb0000004 │ │ │ │ movweq pc, #49856 @ 0xc2c0 @ │ │ │ │ addeq lr, ip, #2048 @ 0x800 │ │ │ │ movwcs r9, #768 @ 0x300 │ │ │ │ teqpcs r0, r2 @ @ p-variant is OBSOLETE │ │ │ │ stc2 7, cr15, [r6, #-1020] @ 0xfffffc04 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd00 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec247b8 │ │ │ │ + bl 0xfec248e0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d10ff0 │ │ │ │ vhadd.s8 d28, d0, d12 │ │ │ │ - vrshr.s64 , q10, #64 │ │ │ │ + vsubl.s8 , d0, d4 │ │ │ │ addlt r0, r3, r5, lsr r2 │ │ │ │ - mvnsne pc, #-1342177276 @ 0xb0000004 │ │ │ │ + @ instruction: 0x23b9f24b │ │ │ │ movweq pc, #49856 @ 0xc2c0 @ │ │ │ │ addeq lr, ip, #2048 @ 0x800 │ │ │ │ movwcs r9, #768 @ 0x300 │ │ │ │ teqpcs r8, r2 @ @ p-variant is OBSOLETE │ │ │ │ stc2l 7, cr15, [r2], #1020 @ 0x3fc │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd00 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec24800 │ │ │ │ + bl 0xfec24928 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d10ff0 │ │ │ │ vhadd.s8 d28, d0, d12 │ │ │ │ - vrshr.s64 , q10, #64 │ │ │ │ + vsubl.s8 , d0, d4 │ │ │ │ addlt r0, r3, r5, lsr r2 │ │ │ │ - @ instruction: 0x03a9f24b │ │ │ │ + cmnpne r1, #-1342177276 @ p-variant is OBSOLETE @ 0xb0000004 │ │ │ │ movweq pc, #49856 @ 0xc2c0 @ │ │ │ │ addeq lr, ip, #2048 @ 0x800 │ │ │ │ movwcs r9, #4864 @ 0x1300 │ │ │ │ ldrdcs pc, [r0, #-130] @ 0xffffff7e │ │ │ │ ldc2 7, cr15, [lr], #1020 @ 0x3fc │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd00 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec24848 │ │ │ │ + bl 0xfec24970 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d10ff0 │ │ │ │ vhadd.s8 d28, d0, d12 │ │ │ │ - vrshr.s64 , q10, #64 │ │ │ │ + vsubl.s8 , d0, d4 │ │ │ │ addlt r0, r3, r5, lsr r2 │ │ │ │ - bl 0x156260 │ │ │ │ + bl 0x156388 │ │ │ │ movwls r0, #652 @ 0x28c │ │ │ │ @ instruction: 0xf8d22301 │ │ │ │ @ instruction: 0xf7ff2150 │ │ │ │ mullt r3, sp, ip │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec24888 │ │ │ │ + bl 0xfec249b0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d10ff0 │ │ │ │ vhadd.s8 d28, d0, d12 │ │ │ │ - vrshr.s64 , q10, #64 │ │ │ │ + vsubl.s8 , d0, d4 │ │ │ │ addlt r0, r3, r5, lsr r2 │ │ │ │ mvnsmi pc, #-1610612732 @ 0xa0000004 │ │ │ │ movweq pc, #25280 @ 0x62c0 @ │ │ │ │ addeq lr, ip, #2048 @ 0x800 │ │ │ │ movwcs r9, #768 @ 0x300 │ │ │ │ ldrdcs pc, [r0, #-130]! @ 0xffffff7e │ │ │ │ ldc2l 7, cr15, [sl], #-1020 @ 0xfffffc04 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd00 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec248d0 │ │ │ │ + bl 0xfec249f8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d10ff0 │ │ │ │ vhadd.s8 d28, d0, d12 │ │ │ │ - vrshr.s64 , q10, #64 │ │ │ │ + vsubl.s8 , d0, d4 │ │ │ │ addlt r0, r3, r5, lsr r2 │ │ │ │ - bl 0x1562e8 │ │ │ │ + bl 0x156410 │ │ │ │ movwls r0, #652 @ 0x28c │ │ │ │ ldrsbcs pc, [r0, #-130]! @ 0xffffff7e @ │ │ │ │ mrrc2 7, 15, pc, sl, cr15 @ │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd00 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec24910 │ │ │ │ + bl 0xfec24a38 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, q8, q8 │ │ │ │ - vmov.i32 , #1024 @ 0x00000400 │ │ │ │ + vmlal.s q10, d0, d0[5] │ │ │ │ addlt r0, r3, r5, lsr r2 │ │ │ │ ldrdgt pc, [ip], -r1 │ │ │ │ - bicscs pc, r5, #-1342177276 @ 0xb0000004 │ │ │ │ + orrscc pc, sp, #-1342177276 @ 0xb0000004 │ │ │ │ movweq pc, #49856 @ 0xc2c0 @ │ │ │ │ eorcs pc, ip, r2, asr r8 @ │ │ │ │ movwcs r9, #4864 @ 0x1300 │ │ │ │ ldc2 7, cr15, [r8], #-1020 @ 0xfffffc04 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd00 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec24954 │ │ │ │ + bl 0xfec24a7c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d10ff0 │ │ │ │ vhadd.s8 d28, d0, d12 │ │ │ │ - vrshr.s64 , q10, #64 │ │ │ │ + vsubl.s8 , d0, d4 │ │ │ │ addlt r0, r3, r5, lsr r2 │ │ │ │ - bl 0x15636c │ │ │ │ + bl 0x156494 │ │ │ │ movwls r0, #652 @ 0x28c │ │ │ │ @ instruction: 0xf8d22301 │ │ │ │ @ instruction: 0xf7ff2180 │ │ │ │ andlt pc, r3, r7, lsl ip @ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec24994 │ │ │ │ + bl 0xfec24abc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d10ff0 │ │ │ │ vhadd.s8 d28, d0, d12 │ │ │ │ - vrshr.s64 , q10, #64 │ │ │ │ + vsubl.s8 , d0, d4 │ │ │ │ addlt r0, r3, r5, lsr r2 │ │ │ │ bicvs pc, r1, #805306372 @ 0x30000004 │ │ │ │ movweq pc, #41664 @ 0xa2c0 @ │ │ │ │ addeq lr, ip, #2048 @ 0x800 │ │ │ │ movwcs r9, #768 @ 0x300 │ │ │ │ @ instruction: 0x2190f8d2 │ │ │ │ - blx 0xffe0b7be │ │ │ │ + blx 0xffe0b8e6 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd00 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec249dc │ │ │ │ + bl 0xfec24b04 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d10ff0 │ │ │ │ vhadd.s8 d28, d0, d12 │ │ │ │ - vrshr.s64 , q10, #64 │ │ │ │ + vsubl.s8 , d0, d4 │ │ │ │ addlt r0, r3, r5, lsr r2 │ │ │ │ mvnsvc pc, #805306372 @ 0x30000004 │ │ │ │ movweq pc, #41664 @ 0xa2c0 @ │ │ │ │ addeq lr, ip, #2048 @ 0x800 │ │ │ │ movwcs r9, #768 @ 0x300 │ │ │ │ ldrdcs pc, [r0, r2]! │ │ │ │ - blx 0xff50b806 │ │ │ │ + blx 0xff50b92e │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd00 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec24a24 │ │ │ │ + bl 0xfec24b4c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d10ff0 │ │ │ │ vhadd.s8 d28, d0, d12 │ │ │ │ - vrshr.s64 , q10, #64 │ │ │ │ + vsubl.s8 , d0, d4 │ │ │ │ addlt r0, r3, r5, lsr r2 │ │ │ │ - bl 0x15643c │ │ │ │ + bl 0x156564 │ │ │ │ movwls r0, #652 @ 0x28c │ │ │ │ asrscs pc, r2 @ @ │ │ │ │ - blx 0xfed0b846 │ │ │ │ + blx 0xfed0b96e │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd00 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec24a64 │ │ │ │ + bl 0xfec24b8c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d10ff0 │ │ │ │ vhadd.s8 d28, d0, d12 │ │ │ │ - vrshr.s64 , q10, #64 │ │ │ │ + vsubl.s8 , d0, d4 │ │ │ │ addlt r0, r3, r5, lsr r2 │ │ │ │ - bl 0x15647c │ │ │ │ + bl 0x1565a4 │ │ │ │ movwls r0, #652 @ 0x28c │ │ │ │ ldrdcs pc, [r0, #130] @ 0x82 │ │ │ │ - blx 0xfe50b886 │ │ │ │ + blx 0xfe50b9ae │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd00 │ │ │ │ ldrsbgt pc, [r0], #-128 @ 0xffffff80 @ │ │ │ │ @ instruction: 0x3098f8dc │ │ │ │ @@ -193886,72 +193962,72 @@ │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0x461883f0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ ldrmi r6, [r7], -r3, lsl #31 │ │ │ │ andcs r4, r1, #13631488 @ 0xd00000 │ │ │ │ - blcs 0x15f11c │ │ │ │ + blcs 0x15f244 │ │ │ │ rsbscs pc, ip, r0, lsl #17 │ │ │ │ - blcs 0x104928 │ │ │ │ + blcs 0x104a50 │ │ │ │ ldrtmi sp, [r0], -r8, lsl #22 │ │ │ │ - @ instruction: 0xf8a6f01b │ │ │ │ + @ instruction: 0xf89cf01b │ │ │ │ andcs fp, r1, r0, ror #18 │ │ │ │ - blcc 0x207898 │ │ │ │ + blcc 0x2079c0 │ │ │ │ ldmible r6!, {r0, r8, r9, fp, sp}^ │ │ │ │ movwvc pc, #79 @ 0x4f @ │ │ │ │ tstcs r0, r2, lsl r2 │ │ │ │ @ instruction: 0xf7e24630 │ │ │ │ - ldrb pc, [r2, fp, asr #18]! @ │ │ │ │ + @ instruction: 0xe7f2f917 │ │ │ │ @ instruction: 0xf64668aa │ │ │ │ vaddhn.i16 d22, q0, q10 │ │ │ │ andls r2, r3, #-1778384896 @ 0x96000000 │ │ │ │ - blx 0xfe58b748 │ │ │ │ + @ instruction: 0xf9fef782 │ │ │ │ strmi r9, [r0], r3, lsl #20 │ │ │ │ andseq r6, r2, #2162688 @ 0x210000 │ │ │ │ subvs pc, pc, #8388608 @ 0x800000 │ │ │ │ - blx 0xfe88b76c │ │ │ │ + blx 0x38b894 │ │ │ │ andls r6, r3, #15335424 @ 0xea0000 │ │ │ │ - blx 0xfe28b760 │ │ │ │ + @ instruction: 0xf9f2f782 │ │ │ │ strmi r9, [r1], r3, lsl #20 │ │ │ │ andseq r6, r2, #2162688 @ 0x210000 │ │ │ │ subvs pc, pc, #8388608 @ 0x800000 │ │ │ │ - blx 0xfe58b784 │ │ │ │ - bllt 0x1a7f18 │ │ │ │ + @ instruction: 0xf9fef787 │ │ │ │ + bllt 0x1a8040 │ │ │ │ stmdacs r2, {r4, r5, r7, r8, r9, sl, fp, sp, lr} │ │ │ │ stmdacs r0, {r1, r3, r5, sl, fp, ip, lr, pc} │ │ │ │ @ instruction: 0xd12adc1b │ │ │ │ - cdp2 7, 12, cr15, cr8, cr2, {4} │ │ │ │ + cdp2 7, 3, cr15, cr4, cr2, {4} │ │ │ │ @ instruction: 0xf7829003 │ │ │ │ - stmdbls r3, {r0, r3, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdbls r3, {r0, r2, r4, r5, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ strbmi r9, [fp], -r0, lsl #2 │ │ │ │ andls r4, r3, r2, asr #12 │ │ │ │ ldrmi r6, [r8, r1, lsr #16]! │ │ │ │ stmdavs r9!, {r0, r1, r9, fp, ip, pc} │ │ │ │ @ instruction: 0xf7da4630 │ │ │ │ - svcvs 0x00b3faa9 │ │ │ │ + svcvs 0x00b3fa75 │ │ │ │ adcsle r2, sl, r0, lsl #22 │ │ │ │ movweq pc, #20899 @ 0x51a3 @ │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ sbfxvs r0, fp, #18, #20 │ │ │ │ stmdavs sl!, {r0, r1, r4, r5, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ @ instruction: 0xf7829203 │ │ │ │ - bls 0x1cc174 │ │ │ │ + bls 0x1cc04c │ │ │ │ ldrtmi r4, [r0], -r1, lsl #12 │ │ │ │ @ instruction: 0xf7da9103 │ │ │ │ - stmdbls r3, {r0, r1, r2, r4, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdbls r3, {r0, r1, r5, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ ldrb r4, [sp, r8, lsl #12] │ │ │ │ stmdacs r1, {r2, fp, ip, sp} │ │ │ │ @ instruction: 0xf7fdd9ef │ │ │ │ - svclt 0x0000fc6d │ │ │ │ + svclt 0x0000fc3d │ │ │ │ ldrdgt pc, [r4], -r1 │ │ │ │ - mvnsne pc, #64, 4 │ │ │ │ + movwcc pc, #16960 @ 0x4240 @ │ │ │ │ teqpeq r5, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - bl 0x167e0c │ │ │ │ - bl 0x18e318 │ │ │ │ + bl 0x167f34 │ │ │ │ + bl 0x18e440 │ │ │ │ @ instruction: 0xf8d30382 │ │ │ │ smmls r5, r0, r1, r2 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ ldrsb pc, [r0], #-128 @ 0xffffff80 @ │ │ │ │ @@ -193961,31 +194037,31 @@ │ │ │ │ ldrdgt pc, [r4], -lr │ │ │ │ ldclvs 4, cr15, [r0], #-112 @ 0xffffff90 │ │ │ │ andcs sp, r0, r8, lsl #2 │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ - blx 0xfed67a60 │ │ │ │ + blx 0xfed67b88 │ │ │ │ stmvs sp, {r1, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ mrrcne 10, 4, lr, ip, cr15 │ │ │ │ vmlseq.f32 s28, s10, s8 │ │ │ │ - b 0x1467b70 │ │ │ │ + b 0x1467c98 │ │ │ │ @ instruction: 0xf1be0e04 │ │ │ │ svclt 0x00c80f07 │ │ │ │ stceq 0, cr15, [r1], {76} @ 0x4c │ │ │ │ svceq 0x0000f1bc │ │ │ │ ldrmi sp, [ip], -r3, ror #3 │ │ │ │ @ instruction: 0xf8802301 │ │ │ │ @ instruction: 0x4691307c │ │ │ │ strmi r6, [sp], -r3, lsl #31 │ │ │ │ - blcs 0x15f464 │ │ │ │ + blcs 0x15f58c │ │ │ │ strbmi sp, [r3, #-3115]! @ 0xfffff3d5 │ │ │ │ strbmi sp, [r0], -ip, lsr #22 │ │ │ │ - @ instruction: 0xfff8f01a │ │ │ │ + @ instruction: 0xffeef01a │ │ │ │ stmdavs fp!, {r3, r4, r8, r9, ip, sp, pc} │ │ │ │ @ instruction: 0xf503021b │ │ │ │ cmplt ip, #-268435452 @ 0xf0000004 │ │ │ │ ldrsbtcc pc, [r8], #-136 @ 0xffffff78 @ │ │ │ │ @ instruction: 0xf898bb43 │ │ │ │ @ instruction: 0xb32b30ee │ │ │ │ stmdavs fp!, {r0, r4, r9, sl, lr}^ │ │ │ │ @@ -193997,65 +194073,65 @@ │ │ │ │ subvs pc, pc, #8388608 @ 0x800000 │ │ │ │ @ instruction: 0xf8d847a0 │ │ │ │ teqlt r3, r8, ror r0 │ │ │ │ movweq pc, #20899 @ 0x51a3 @ │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ @ instruction: 0xf8c8095b │ │ │ │ andcs r3, r1, r8, ror r0 │ │ │ │ - blcc 0x207978 │ │ │ │ + blcc 0x207aa0 │ │ │ │ ldmible r2, {r0, r8, r9, fp, sp}^ │ │ │ │ movwvc pc, #79 @ 0x4f @ │ │ │ │ tstcs r0, r2, lsl r2 │ │ │ │ @ instruction: 0xf7e24640 │ │ │ │ - @ instruction: 0xe7f2f879 │ │ │ │ + ldrb pc, [r2, r5, asr #16]! @ │ │ │ │ strtvs pc, [r4], #-1606 @ 0xfffff9ba │ │ │ │ ldrcs pc, [r6], #704 @ 0x2c0 │ │ │ │ @ instruction: 0xf7829202 │ │ │ │ - bls 0x18c1e8 │ │ │ │ + bls 0x18c0c0 │ │ │ │ stmdavs r1!, {r0, r1, r2, r9, sl, lr} │ │ │ │ - @ instruction: 0xf9d0f787 │ │ │ │ + @ instruction: 0xf93cf787 │ │ │ │ andls r6, r2, #11141120 @ 0xaa0000 │ │ │ │ - @ instruction: 0xf9b8f782 │ │ │ │ + @ instruction: 0xf924f782 │ │ │ │ strmi r9, [r6], -r2, lsl #20 │ │ │ │ andseq r6, r2, #2162688 @ 0x210000 │ │ │ │ subvs pc, pc, #8388608 @ 0x800000 │ │ │ │ - @ instruction: 0xf9c4f787 │ │ │ │ + @ instruction: 0xf930f787 │ │ │ │ andls r6, r3, #6946816 @ 0x6a0000 │ │ │ │ - @ instruction: 0xf9acf782 │ │ │ │ + @ instruction: 0xf918f782 │ │ │ │ stmdavs r1!, {r0, r1, r9, fp, ip, pc} │ │ │ │ andseq r9, r2, #2 │ │ │ │ subvs pc, pc, #8388608 @ 0x800000 │ │ │ │ - @ instruction: 0xf9b8f787 │ │ │ │ + @ instruction: 0xf924f787 │ │ │ │ stmdavs r0!, {r1, r8, r9, fp, ip, pc} │ │ │ │ @ instruction: 0x46394632 │ │ │ │ ldr r4, [lr, r8, asr #15]! │ │ │ │ @ instruction: 0xf8d36d03 │ │ │ │ @ instruction: 0xf4122098 │ │ │ │ andle r6, pc, r0, ror pc @ │ │ │ │ @ instruction: 0xf413685b │ │ │ │ andle r6, fp, r0, ror #30 │ │ │ │ ldrdgt pc, [ip], -r1 │ │ │ │ - rscsne pc, r4, #64, 4 │ │ │ │ + andcc pc, r4, #64, 4 │ │ │ │ eorseq pc, r5, #192, 4 │ │ │ │ - bl 0x15674c │ │ │ │ + bl 0x156874 │ │ │ │ @ instruction: 0xf8d2028c │ │ │ │ @ instruction: 0xe74d21f0 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ @ instruction: 0xf8d36d03 │ │ │ │ @ instruction: 0xf4122098 │ │ │ │ andle r6, pc, r0, ror pc @ │ │ │ │ @ instruction: 0xf413685b │ │ │ │ andle r6, fp, r0, ror #30 │ │ │ │ ldrdgt pc, [ip], -r1 │ │ │ │ - rscsne pc, r4, #64, 4 │ │ │ │ + andcc pc, r4, #64, 4 │ │ │ │ eorseq pc, r5, #192, 4 │ │ │ │ - bl 0x156788 │ │ │ │ + bl 0x1568b0 │ │ │ │ @ instruction: 0xf8d2028c │ │ │ │ str r2, [pc, -r0, lsl #4]! │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ ldrsbgt pc, [r0], #-128 @ 0xffffff80 @ │ │ │ │ @@ -194065,128 +194141,128 @@ │ │ │ │ @ instruction: 0xf4133004 │ │ │ │ rsble r6, r0, r0, ror r3 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strcc lr, [r0], #-2513 @ 0xfffff62f │ │ │ │ - b 0x11b9dd8 │ │ │ │ - blx 0xfed50be4 │ │ │ │ + b 0x11b9f00 │ │ │ │ + blx 0xfed50d0c │ │ │ │ ldmdbeq fp, {r1, r7, r8, r9, ip, sp, lr, pc}^ │ │ │ │ svceq 0x0007f1bc │ │ │ │ @ instruction: 0xf043bfc8 │ │ │ │ - blcs 0xce7e8 │ │ │ │ + blcs 0xce910 │ │ │ │ stmvs ip, {r4, r6, r8, ip, lr, pc} │ │ │ │ suble r2, lr, pc, lsl #24 │ │ │ │ ldrmi r6, [r0], r3, lsl #31 │ │ │ │ andcs r4, r1, #13631488 @ 0xd00000 │ │ │ │ - blcs 0x15f408 │ │ │ │ + blcs 0x15f530 │ │ │ │ rsbscs pc, ip, r0, lsl #17 │ │ │ │ - blcc 0x205138 │ │ │ │ + blcc 0x205260 │ │ │ │ stmdale sp, {r0, r8, r9, fp, sp}^ │ │ │ │ @ instruction: 0xf01a4620 │ │ │ │ - stmdacs r0, {r0, r1, r3, r5, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r5, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ stmiavs sl!, {r0, r1, r4, r5, ip, lr, pc} │ │ │ │ andls r4, r0, #39845888 @ 0x2600000 │ │ │ │ - @ instruction: 0xf8bef782 │ │ │ │ + @ instruction: 0xf82af782 │ │ │ │ strmi r9, [r1], -r0, lsl #20 │ │ │ │ strtmi r9, [r0], -r1 │ │ │ │ - @ instruction: 0xf8a6f7da │ │ │ │ + @ instruction: 0xf872f7da │ │ │ │ andls r6, r0, #2752512 @ 0x2a0000 │ │ │ │ - @ instruction: 0xf91cf782 │ │ │ │ + @ instruction: 0xf888f782 │ │ │ │ @ instruction: 0xf6469a00 │ │ │ │ vaddhn.i16 d22, q0, q10 │ │ │ │ @ instruction: 0x46072496 │ │ │ │ stmdavs r1!, {r1, r4, r9} │ │ │ │ subvs pc, pc, #8388608 @ 0x800000 │ │ │ │ - @ instruction: 0xf924f787 │ │ │ │ + @ instruction: 0xf890f787 │ │ │ │ andls r6, r0, #6946816 @ 0x6a0000 │ │ │ │ - @ instruction: 0xf90cf782 │ │ │ │ + @ instruction: 0xf878f782 │ │ │ │ strmi r9, [r5], -r0, lsl #20 │ │ │ │ andseq r6, r2, #2162688 @ 0x210000 │ │ │ │ subvs pc, pc, #8388608 @ 0x800000 │ │ │ │ - @ instruction: 0xf918f787 │ │ │ │ + @ instruction: 0xf884f787 │ │ │ │ stmdavs r0!, {r0, r8, r9, fp, ip, pc} │ │ │ │ ldrtmi r4, [r9], -sl, lsr #12 │ │ │ │ svcvs 0x00b347c0 │ │ │ │ @ instruction: 0xf1a3b12b │ │ │ │ - blx 0xfed8e884 │ │ │ │ + blx 0xfed8e9ac │ │ │ │ ldmdbeq fp, {r0, r1, r7, r8, r9, ip, sp, lr, pc}^ │ │ │ │ movwcs r6, #6067 @ 0x17b3 │ │ │ │ ldrmi lr, [r8], -r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ ldrmi r2, [r8], -r0, lsl #6 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ - ble 0xfed188a0 │ │ │ │ + ble 0xfed189c8 │ │ │ │ movwvc pc, #79 @ 0x4f @ │ │ │ │ tstcs r0, r2, lsl r2 │ │ │ │ @ instruction: 0xf7e14620 │ │ │ │ - strb pc, [r2, fp, lsl #31]! @ │ │ │ │ + ubfx pc, r7, #30, #3 │ │ │ │ ldrsbgt pc, [r0], #-128 @ 0xffffff80 @ │ │ │ │ @ instruction: 0x3098f8dc │ │ │ │ cmnpvs r0, #318767104 @ p-variant is OBSOLETE @ 0x13000000 │ │ │ │ @ instruction: 0xf8dcd05a │ │ │ │ @ instruction: 0xf4133004 │ │ │ │ subsle r6, r5, r0, ror r3 │ │ │ │ - blcs 0x2a7cf8 │ │ │ │ + blcs 0x2a7e20 │ │ │ │ stmdavs fp, {r1, r4, r6, sl, fp, ip, lr, pc}^ │ │ │ │ movweq pc, #8227 @ 0x2023 @ │ │ │ │ svclt 0x00182a00 │ │ │ │ suble r2, fp, sp, lsl #22 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ addlt r6, r2, r3, lsl #31 │ │ │ │ @ instruction: 0x460c4690 │ │ │ │ strmi r2, [r7], -r1, lsl #4 │ │ │ │ @ instruction: 0xf8802b02 │ │ │ │ stclle 0, cr2, [r0, #-496] @ 0xfffffe10 │ │ │ │ - blcs 0x11c914 │ │ │ │ + blcs 0x11ca3c │ │ │ │ @ instruction: 0x4638d83f │ │ │ │ - mcr2 0, 5, pc, cr10, cr10, {0} @ │ │ │ │ + mcr2 0, 5, pc, cr0, cr10, {0} @ │ │ │ │ stmdavs r2!, {r3, r4, r5, r8, r9, ip, sp, pc} │ │ │ │ andls r4, r1, #38797312 @ 0x2500000 │ │ │ │ - @ instruction: 0xf8a6f782 │ │ │ │ + @ instruction: 0xf812f782 │ │ │ │ @ instruction: 0xf6469a01 │ │ │ │ vaddhn.i16 d22, q0, q10 │ │ │ │ @ instruction: 0x46062496 │ │ │ │ stmdavs r1!, {r1, r4, r9} │ │ │ │ subvs pc, pc, #8388608 @ 0x800000 │ │ │ │ - @ instruction: 0xf8aef787 │ │ │ │ + @ instruction: 0xf81af787 │ │ │ │ andls r6, r1, #6946816 @ 0x6a0000 │ │ │ │ - @ instruction: 0xf82ef782 │ │ │ │ + @ instruction: 0xff9af781 │ │ │ │ strmi r9, [r1], -r1, lsl #20 │ │ │ │ ldrtmi r9, [r8], -r1 │ │ │ │ - @ instruction: 0xf816f7da │ │ │ │ + @ instruction: 0xffe2f7d9 │ │ │ │ stmdavs r0!, {r0, r8, r9, fp, ip, pc} │ │ │ │ @ instruction: 0x46314632 │ │ │ │ svcvs 0x00bb47c0 │ │ │ │ @ instruction: 0xf1a3b12b │ │ │ │ - blx 0xfed8e96c │ │ │ │ + blx 0xfed8ea94 │ │ │ │ ldmdbeq fp, {r0, r1, r7, r8, r9, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0x200167bb │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - blcs 0xdfb44 │ │ │ │ + blcs 0xdfc6c │ │ │ │ @ instruction: 0xf04fdabf │ │ │ │ andscs r7, r2, #0, 6 │ │ │ │ ldrtmi r2, [r8], -r0, lsl #2 │ │ │ │ - @ instruction: 0xff18f7e1 │ │ │ │ + cdp2 7, 14, cr15, cr4, cr1, {7} │ │ │ │ svclt 0x0000e7e3 │ │ │ │ ldrsbgt pc, [r0], #-128 @ 0xffffff80 @ │ │ │ │ @ instruction: 0x3098f8dc │ │ │ │ cmnpvs r0, #318767104 @ p-variant is OBSOLETE @ 0x13000000 │ │ │ │ @ instruction: 0xf8dcd05b │ │ │ │ @ instruction: 0xf4133004 │ │ │ │ subsle r6, r6, r0, ror r3 │ │ │ │ @@ -194194,303 +194270,303 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0xf382fab2 │ │ │ │ addlt r6, r2, ip, lsl #16 │ │ │ │ @ instruction: 0x2c07095b │ │ │ │ @ instruction: 0xf043bfc8 │ │ │ │ - blcs 0xce9d8 │ │ │ │ + blcs 0xceb00 │ │ │ │ stmdavs ip, {r1, r3, r6, r8, ip, lr, pc}^ │ │ │ │ stceq 0, cr15, [r2], {36} @ 0x24 │ │ │ │ svceq 0x000df1bc │ │ │ │ svcvs 0x0083d045 │ │ │ │ @ instruction: 0x460c4690 │ │ │ │ strmi r2, [r6], -r1, lsl #4 │ │ │ │ @ instruction: 0xf8802b02 │ │ │ │ stclle 0, cr2, [r5, #-496] @ 0xfffffe10 │ │ │ │ - blcs 0x11ca08 │ │ │ │ + blcs 0x11cb30 │ │ │ │ ldrtmi sp, [r0], -r4, asr #16 │ │ │ │ - mrc2 0, 1, pc, cr0, cr10, {0} │ │ │ │ + mcr2 0, 1, pc, cr6, cr10, {0} @ │ │ │ │ stmdavs r2!, {r3, r4, r6, r8, r9, ip, sp, pc} │ │ │ │ strvs pc, [r4, #-1606]! @ 0xfffff9ba │ │ │ │ ldrcs pc, [r6, #704] @ 0x2c0 │ │ │ │ - @ instruction: 0xf7829201 │ │ │ │ - bls 0x14beb8 │ │ │ │ + @ instruction: 0xf7819201 │ │ │ │ + bls 0x14dd90 │ │ │ │ stmdavs r9!, {r0, r1, r2, r9, sl, lr} │ │ │ │ @ instruction: 0xf5020212 │ │ │ │ - @ instruction: 0xf787624f │ │ │ │ - stmdavs r2!, {r0, r2, r4, r5, fp, ip, sp, lr, pc}^ │ │ │ │ + @ instruction: 0xf786624f │ │ │ │ + stmdavs r2!, {r0, r5, r7, r8, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf7819201 │ │ │ │ - bls 0x14dd00 │ │ │ │ + bls 0x14dbd8 │ │ │ │ andls r4, r1, r1, lsl #12 │ │ │ │ @ instruction: 0xf7d94630 │ │ │ │ - blls 0x14dcac │ │ │ │ + blls 0x14dd04 │ │ │ │ ldrtmi r6, [sl], -r9, lsr #16 │ │ │ │ bfimi r4, r8, (invalid: 12:0) │ │ │ │ stmdavs r1!, {r0, r9, fp, ip, pc}^ │ │ │ │ @ instruction: 0xf7da4630 │ │ │ │ - svcvs 0x00b3f851 │ │ │ │ + svcvs 0x00b3f81d │ │ │ │ @ instruction: 0xf1a3b12b │ │ │ │ - blx 0xfed8ea68 │ │ │ │ + blx 0xfed8eb90 │ │ │ │ ldmdbeq fp, {r0, r1, r7, r8, r9, ip, sp, lr, pc}^ │ │ │ │ movwcs r6, #6067 @ 0x17b3 │ │ │ │ ldrmi lr, [r8], -r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ ldrmi r2, [r8], -r0, lsl #6 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ - ble 0xfef58a84 │ │ │ │ + ble 0xfef58bac │ │ │ │ movwvc pc, #79 @ 0x4f @ │ │ │ │ tstcs r0, r2, lsl r2 │ │ │ │ @ instruction: 0xf7e14630 │ │ │ │ - @ instruction: 0xe7e2fe99 │ │ │ │ + strb pc, [r2, r5, ror #28]! @ │ │ │ │ @ instruction: 0xf8d36d03 │ │ │ │ @ instruction: 0xf4122098 │ │ │ │ andle r6, sp, r0, ror pc │ │ │ │ @ instruction: 0xf413685b │ │ │ │ andle r6, r9, r0, ror #30 │ │ │ │ vadd.i8 d22, d16, d10 │ │ │ │ - vrsra.s64 , q10, #64 │ │ │ │ - bl 0x18eb88 │ │ │ │ + vsubw.s8 , q0, d4 │ │ │ │ + bl 0x18ecb0 │ │ │ │ @ instruction: 0xf8d30382 │ │ │ │ @ instruction: 0xe76d2210 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ @ instruction: 0xf8d36d03 │ │ │ │ @ instruction: 0xf4122098 │ │ │ │ andle r6, sp, r0, ror pc │ │ │ │ @ instruction: 0xf413685b │ │ │ │ andle r6, r9, r0, ror #30 │ │ │ │ vadd.i8 d22, d16, d10 │ │ │ │ - vrsra.s64 , q10, #64 │ │ │ │ - bl 0x18ebc0 │ │ │ │ + vsubw.s8 , q0, d4 │ │ │ │ + bl 0x18ece8 │ │ │ │ @ instruction: 0xf8d30382 │ │ │ │ ldrb r2, [r1, -r0, lsr #4] │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ @ instruction: 0xf8d36d03 │ │ │ │ @ instruction: 0xf4122098 │ │ │ │ andle r6, sp, r0, ror pc │ │ │ │ @ instruction: 0xf413685b │ │ │ │ andle r6, r9, r0, ror #30 │ │ │ │ vadd.i8 d22, d16, d10 │ │ │ │ - vrsra.s64 , q10, #64 │ │ │ │ - bl 0x18ebf8 │ │ │ │ + vsubw.s8 , q0, d4 │ │ │ │ + bl 0x18ed20 │ │ │ │ @ instruction: 0xf8d30382 │ │ │ │ @ instruction: 0xe7352230 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ @ instruction: 0xf8d36d03 │ │ │ │ @ instruction: 0xf4122098 │ │ │ │ andle r6, sp, r0, ror pc │ │ │ │ @ instruction: 0xf413685b │ │ │ │ andle r6, r9, r0, ror #30 │ │ │ │ vadd.i8 d22, d16, d10 │ │ │ │ - vrsra.s64 , q10, #64 │ │ │ │ - bl 0x18ec30 │ │ │ │ + vsubw.s8 , q0, d4 │ │ │ │ + bl 0x18ed58 │ │ │ │ @ instruction: 0xf8d30382 │ │ │ │ ldr r2, [r9, -r0, asr #4] │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ @ instruction: 0xf8d26d02 │ │ │ │ @ instruction: 0xf4133098 │ │ │ │ andle r6, r8, r0, ror r3 │ │ │ │ @ instruction: 0xf4136853 │ │ │ │ andle r6, r4, r0, ror r3 │ │ │ │ @ instruction: 0xf02368cb │ │ │ │ - blcs 0x40eb98 │ │ │ │ + blcs 0x40ecc0 │ │ │ │ andcs sp, r0, r6, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ addlt r6, r5, r3, lsl #31 │ │ │ │ strmi r2, [r8], r1, lsl #4 │ │ │ │ - blcs 0x15f7d8 │ │ │ │ + blcs 0x15f900 │ │ │ │ rsbscs pc, ip, r0, lsl #17 │ │ │ │ - blcs 0x105004 │ │ │ │ + blcs 0x10512c │ │ │ │ @ instruction: 0x4638db11 │ │ │ │ - stc2l 0, cr15, [sl, #-104] @ 0xffffff98 │ │ │ │ + stc2l 0, cr15, [r0, #-104] @ 0xffffff98 │ │ │ │ andcs fp, r1, r8, lsr #19 │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ - blcs 0x11cbf8 │ │ │ │ + blcs 0x11cd20 │ │ │ │ @ instruction: 0xf04fd9ed │ │ │ │ andscs r7, r2, #0, 6 │ │ │ │ ldrtmi r2, [r8], -r0, lsl #2 │ │ │ │ - stc2l 7, cr15, [r6, #900]! @ 0x384 │ │ │ │ + ldc2 7, cr15, [r2, #900]! @ 0x384 │ │ │ │ @ instruction: 0xf781e7e9 │ │ │ │ - @ instruction: 0xf8d8feff │ │ │ │ + @ instruction: 0xf8d8fe6b │ │ │ │ strmi r3, [r1], r4 │ │ │ │ cmple sl, r0, lsl #22 │ │ │ │ - blcs 0x169ef8 │ │ │ │ - blcs 0x105200 │ │ │ │ + blcs 0x16a020 │ │ │ │ + blcs 0x105328 │ │ │ │ cmnle ip, r5, asr ip │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ - blx 0xfe58be26 │ │ │ │ + blx 0x8bf4c │ │ │ │ @ instruction: 0xf8d84605 │ │ │ │ andls r2, r2, #8 │ │ │ │ - @ instruction: 0xff1ef781 │ │ │ │ + cdp2 7, 8, cr15, cr10, cr1, {4} │ │ │ │ @ instruction: 0xf6469a02 │ │ │ │ vsubw.s8 q11, q0, d20 │ │ │ │ mulls r3, r6, r3 │ │ │ │ andseq r9, r2, #134217728 @ 0x8000000 │ │ │ │ @ instruction: 0xf5026819 │ │ │ │ @ instruction: 0xf786624f │ │ │ │ - bmi 0xe0dcd8 │ │ │ │ + bmi 0xe0dbb0 │ │ │ │ svcne 0x0070ee1d │ │ │ │ ldrbtmi r9, [sl], #-2818 @ 0xfffff4fe │ │ │ │ @ instruction: 0xf8d86812 │ │ │ │ stmdals r3, {lr} │ │ │ │ stmpl sl, {r0, r1, r3, r4, fp, sp, lr} │ │ │ │ stmiane r9!, {r4, sl, lr} │ │ │ │ stmib sp, {r0, r1, r4, sl, lr}^ │ │ │ │ strbmi r0, [sl], #-256 @ 0xffffff00 │ │ │ │ suble r2, r7, r0, lsl #24 │ │ │ │ biccc pc, r8, r6, asr #12 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ @ instruction: 0xf7826808 │ │ │ │ - @ instruction: 0xf781fea3 │ │ │ │ - strmi pc, [r4], -sp, lsl #29 │ │ │ │ - cdp2 7, 8, cr15, cr10, cr1, {4} │ │ │ │ + @ instruction: 0xf781fe0f │ │ │ │ + @ instruction: 0x4604fdf9 │ │ │ │ + ldc2l 7, cr15, [r6, #516]! @ 0x204 │ │ │ │ strmi r4, [r6], -r9, asr #12 │ │ │ │ @ instruction: 0xf78e4620 │ │ │ │ - strbmi pc, [r9], -r9, lsr #24 @ │ │ │ │ + @ instruction: 0x4649fb95 │ │ │ │ @ instruction: 0xf78e4630 │ │ │ │ - @ instruction: 0xf8d8fc3f │ │ │ │ + @ instruction: 0xf8d8fbab │ │ │ │ @ instruction: 0x46221010 │ │ │ │ @ instruction: 0xf7d94638 │ │ │ │ - @ instruction: 0xf8d8ff27 │ │ │ │ + @ instruction: 0xf8d8fef3 │ │ │ │ ldrtmi r1, [r2], -ip │ │ │ │ @ instruction: 0xf7d94638 │ │ │ │ - svcvs 0x00bbff21 │ │ │ │ + svcvs 0x00bbfeed │ │ │ │ addle r2, lr, r0, lsl #22 │ │ │ │ movweq pc, #20899 @ 0x51a3 @ │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ sbfxvs r0, fp, #18, #28 │ │ │ │ @ instruction: 0xf8d8e787 │ │ │ │ @ instruction: 0x464d2010 │ │ │ │ @ instruction: 0xf7819202 │ │ │ │ - bls 0x18da60 │ │ │ │ + bls 0x18d938 │ │ │ │ andls r4, r3, r1, lsl #12 │ │ │ │ @ instruction: 0xf7d94638 │ │ │ │ - @ instruction: 0xf8d8fe4d │ │ │ │ + @ instruction: 0xf8d8fe19 │ │ │ │ andls r2, r2, #12 │ │ │ │ - cdp2 7, 5, cr15, cr10, cr1, {4} │ │ │ │ + stc2l 7, cr15, [r6, #516] @ 0x204 │ │ │ │ strmi r9, [r1], -r2, lsl #20 │ │ │ │ ldrtmi r9, [r8], -r2 │ │ │ │ - mcr2 7, 2, pc, cr2, cr9, {6} @ │ │ │ │ + mcr2 7, 0, pc, cr14, cr9, {6} @ │ │ │ │ ldmib sp, {r3, r6, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf78e2102 │ │ │ │ - @ instruction: 0xe792fc99 │ │ │ │ + ldr pc, [r2, r5, lsl #24] │ │ │ │ cmppmi ip, r6, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ @ instruction: 0xf7826808 │ │ │ │ - sbfx pc, fp, #28, #23 │ │ │ │ - blcs 0x11cd1c │ │ │ │ + ldr pc, [r6, r7, asr #27]! │ │ │ │ + blcs 0x11ce44 │ │ │ │ @ instruction: 0xf7fdd9d7 │ │ │ │ - svclt 0x0000f8cd │ │ │ │ - addeq r1, r5, sl, lsr #22 │ │ │ │ - blmi 0xffd085d0 │ │ │ │ + svclt 0x0000f89d │ │ │ │ + addeq r1, r5, r2, lsl #20 │ │ │ │ + blmi 0xffd086f8 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ addlt r6, r6, fp, lsl #17 │ │ │ │ - strble r0, [pc, #-2010]! @ 0xcd956 │ │ │ │ + strble r0, [pc, #-2010]! @ 0xcda7e │ │ │ │ @ instruction: 0xdc682b0b │ │ │ │ vadd.i8 q11, q13, q5 │ │ │ │ vrsra.s64 d18, d29, #64 │ │ │ │ vcgt.s8 d16, d10, d6 │ │ │ │ vmls.f d20, d0, d1[3] │ │ │ │ - bcs 0xcf560 │ │ │ │ + bcs 0xcf688 │ │ │ │ svclt 0x00186d02 │ │ │ │ @ instruction: 0xf64a461d │ │ │ │ - vsubw.s8 , q8, d9 │ │ │ │ + vorr.i32 q11, #256 @ 0x00000100 │ │ │ │ @ instruction: 0xf64a030c │ │ │ │ - vmvn.i32 d21, #327680 @ 0x00050000 │ │ │ │ + @ instruction: 0xf2c054fd │ │ │ │ svclt 0x0018040c │ │ │ │ @ instruction: 0xf8d2461c │ │ │ │ @ instruction: 0xf4133098 │ │ │ │ subsle r6, pc, r0, ror r3 @ │ │ │ │ @ instruction: 0xf4136853 │ │ │ │ subsle r6, fp, r0, ror r3 │ │ │ │ - blcs 0x2a81a4 │ │ │ │ + blcs 0x2a82cc │ │ │ │ movwcs sp, #7256 @ 0x1c58 │ │ │ │ rsbscc pc, ip, r0, lsl #17 │ │ │ │ strmi r6, [r7], -r3, lsl #31 │ │ │ │ - blcs 0x15f9c0 │ │ │ │ - blcs 0x1052f0 │ │ │ │ + blcs 0x15fae8 │ │ │ │ + blcs 0x105418 │ │ │ │ @ instruction: 0x4638db5a │ │ │ │ - stc2l 0, cr15, [r6], #-104 @ 0xffffff98 │ │ │ │ + mrrc2 0, 1, pc, ip, cr10 @ │ │ │ │ ldmib r6, {r5, r6, r8, r9, ip, sp, pc}^ │ │ │ │ ldmdavs r0!, {r1, r9, ip}^ │ │ │ │ - stc2 7, cr15, [r2, #-868] @ 0xfffffc9c │ │ │ │ + stc2l 7, cr15, [lr], {217} @ 0xd9 │ │ │ │ svcvs 0x00bb6832 │ │ │ │ strmi r4, [ip], r3, lsl #13 │ │ │ │ andseq r4, r2, #128, 12 @ 0x8000000 │ │ │ │ @ instruction: 0xf5024689 │ │ │ │ - blcs 0xe6af0 │ │ │ │ + blcs 0xe6c18 │ │ │ │ @ instruction: 0xf646d04e │ │ │ │ vabal.s8 q11, d0, d20 │ │ │ │ andls r2, r5, #629145600 @ 0x25800000 │ │ │ │ - cdp2 7, 5, cr15, cr0, cr1, {4} │ │ │ │ + ldc2 7, cr15, [ip, #516]! @ 0x204 │ │ │ │ strmi r9, [r6], -r5, lsl #20 │ │ │ │ @ instruction: 0xf7866829 │ │ │ │ - stmdavs sp!, {r0, r1, r2, r3, r4, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs sp!, {r0, r1, r3, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ strbmi r4, [r0], -r9, asr #12 │ │ │ │ - blx 0xfee0bfe0 │ │ │ │ + blx 0x90c108 │ │ │ │ @ instruction: 0x46024631 │ │ │ │ strmi r4, [r0, r8, lsr #12]! │ │ │ │ @ instruction: 0xb12b6fbb │ │ │ │ movweq pc, #20899 @ 0x51a3 @ │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ sbfxvs r0, fp, #18, #28 │ │ │ │ andlt r2, r6, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ - blcs 0x4b11c8 │ │ │ │ + blcs 0x4b12f0 │ │ │ │ stmiavs fp, {r1, r8, ip, lr, pc}^ │ │ │ │ andle r2, sp, r1, lsl #22 │ │ │ │ vadd.f32 d22, d11, d2 │ │ │ │ - vabal.s8 q9, d16, d17 │ │ │ │ + vmls.f d19, d0, d1[6] │ │ │ │ @ instruction: 0xf64a050c │ │ │ │ - vmls.i d20, d16, d1[4] │ │ │ │ + vaddhn.i16 d21, q8, │ │ │ │ @ instruction: 0xf8d2040c │ │ │ │ @ instruction: 0xf4133098 │ │ │ │ orrsle r6, pc, r0, ror r3 @ │ │ │ │ andlt r2, r6, r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ - blcc 0x1f1200 │ │ │ │ + blcc 0x1f1328 │ │ │ │ stmible r4!, {r0, r8, r9, fp, sp} │ │ │ │ movwvc pc, #79 @ 0x4f @ │ │ │ │ tstcs r0, r2, lsl r2 │ │ │ │ @ instruction: 0xf7e14638 │ │ │ │ - @ instruction: 0xe7cdfcb9 │ │ │ │ + strb pc, [sp, r5, lsl #25] @ │ │ │ │ smlalcc pc, lr, r7, r8 @ │ │ │ │ adcle r2, ip, r0, lsl #22 │ │ │ │ @ instruction: 0x46112310 │ │ │ │ stmib sp, {r0, r1, sp}^ │ │ │ │ stmib sp, {sl, fp, ip, sp, pc}^ │ │ │ │ strmi r3, [r8, r2, lsl #6]! │ │ │ │ svclt 0x0000e7b8 │ │ │ │ @@ -194501,518 +194577,517 @@ │ │ │ │ @ instruction: 0xf4133004 │ │ │ │ rsble r6, r5, r0, ror r3 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strcc lr, [r0], #-2513 @ 0xfffff62f │ │ │ │ - b 0x11ba4ac │ │ │ │ - blx 0xfed512b4 │ │ │ │ + b 0x11ba5d4 │ │ │ │ + blx 0xfed513dc │ │ │ │ ldmdbeq fp, {r1, r7, r8, r9, ip, sp, lr, pc}^ │ │ │ │ svceq 0x0007f1bc │ │ │ │ @ instruction: 0xf043bfc8 │ │ │ │ - blcs 0xceeb8 │ │ │ │ + blcs 0xcefe0 │ │ │ │ stmvs ip, {r0, r2, r4, r6, r8, ip, lr, pc} │ │ │ │ stceq 0, cr15, [r2], {36} @ 0x24 │ │ │ │ svceq 0x000df1bc │ │ │ │ svcvs 0x0083d050 │ │ │ │ @ instruction: 0x460c4691 │ │ │ │ strmi r2, [r0], r1, lsl #4 │ │ │ │ @ instruction: 0xf8802b02 │ │ │ │ ldclle 0, cr2, [r0, #-496] @ 0xfffffe10 │ │ │ │ - blcs 0x11cee8 │ │ │ │ + blcs 0x11d010 │ │ │ │ strbmi sp, [r0], -pc, asr #16 │ │ │ │ - blx 0xff10a34a │ │ │ │ + blx 0xfee8a472 │ │ │ │ eorsle r2, r5, r0, lsl #16 │ │ │ │ strtmi r6, [r5], -r3, lsr #16 │ │ │ │ @ instruction: 0xf7819301 │ │ │ │ - blls 0x14d9dc │ │ │ │ + blls 0x14d8b4 │ │ │ │ strtvs pc, [r4], #-1606 @ 0xfffff9ba │ │ │ │ ldrcs pc, [r6], #704 @ 0x2c0 │ │ │ │ andseq r4, fp, #7340032 @ 0x700000 │ │ │ │ subvs pc, pc, #12582912 @ 0xc00000 │ │ │ │ @ instruction: 0xf7866821 │ │ │ │ - stmdavs fp!, {r0, r1, r6, r7, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + stmdavs fp!, {r0, r1, r2, r3, r5, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf7819301 │ │ │ │ - blls 0x14d9bc │ │ │ │ + blls 0x14d894 │ │ │ │ stmdavs r1!, {r1, r2, r9, sl, lr} │ │ │ │ @ instruction: 0xf503021b │ │ │ │ @ instruction: 0xf786624f │ │ │ │ - stmiavs sl!, {r0, r1, r2, r4, r5, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmiavs sl!, {r0, r1, r5, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7819201 │ │ │ │ - bls 0x14d804 │ │ │ │ + bls 0x14d6dc │ │ │ │ andls r4, r1, r1, lsl #12 │ │ │ │ @ instruction: 0xf7d94640 │ │ │ │ - blls 0x14d7b0 │ │ │ │ + blls 0x14d808 │ │ │ │ ldrtmi r6, [r2], -r0, lsr #16 │ │ │ │ @ instruction: 0x47c84639 │ │ │ │ ldrsbtcc pc, [r8], #-136 @ 0xffffff78 @ │ │ │ │ @ instruction: 0xf1a3b133 │ │ │ │ - blx 0xfed8ef5c │ │ │ │ + blx 0xfed8f084 │ │ │ │ ldmdbeq fp, {r0, r1, r7, r8, r9, ip, sp, lr, pc}^ │ │ │ │ rsbscc pc, r8, r8, asr #17 │ │ │ │ and r2, r7, r1, lsl #6 │ │ │ │ tstcs r0, r8, lsl r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ movwcs r4, #1904 @ 0x770 │ │ │ │ andlt r4, r3, r8, lsl r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ - blcs 0xef338 │ │ │ │ + blcs 0xef460 │ │ │ │ @ instruction: 0xf04fdaaf │ │ │ │ andscs r7, r2, #0, 6 │ │ │ │ strbmi r2, [r0], -r0, lsl #2 │ │ │ │ - ldc2 7, cr15, [lr], {225} @ 0xe1 │ │ │ │ + blx 0xffb8c436 │ │ │ │ svclt 0x0000e7e2 │ │ │ │ ldrsbgt pc, [r0], #-128 @ 0xffffff80 @ │ │ │ │ @ instruction: 0x3098f8dc │ │ │ │ cmnpvs r0, #318767104 @ p-variant is OBSOLETE @ 0x13000000 │ │ │ │ @ instruction: 0xf8dcd070 │ │ │ │ @ instruction: 0xf4133004 │ │ │ │ rsble r6, fp, r0, ror r3 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ movwmi lr, #2513 @ 0x9d1 │ │ │ │ - b 0x11ba5d0 │ │ │ │ - blx 0xfed513d0 │ │ │ │ + b 0x11ba6f8 │ │ │ │ + blx 0xfed514f8 │ │ │ │ ldmdbeq fp, {r1, r7, r8, r9, ip, sp, lr, pc}^ │ │ │ │ svceq 0x0007f1bc │ │ │ │ @ instruction: 0xf043bfc8 │ │ │ │ - blcs 0xcefd4 │ │ │ │ + blcs 0xcf0fc │ │ │ │ stmvs ip, {r0, r1, r3, r4, r6, r8, ip, lr, pc} │ │ │ │ stceq 0, cr15, [r2], {36} @ 0x24 │ │ │ │ svceq 0x000df1bc │ │ │ │ svcvs 0x0083d056 │ │ │ │ @ instruction: 0x460c4691 │ │ │ │ strmi r2, [r6], -r1, lsl #4 │ │ │ │ @ instruction: 0xf8802b02 │ │ │ │ ldclle 0, cr2, [r6, #-496] @ 0xfffffe10 │ │ │ │ - blcs 0x11d004 │ │ │ │ + blcs 0x11d12c │ │ │ │ @ instruction: 0x4630d855 │ │ │ │ - blx 0xd8a466 │ │ │ │ + blx 0xb0a58e │ │ │ │ eorsle r2, fp, r0, lsl #16 │ │ │ │ andls r6, r2, #6422528 @ 0x620000 │ │ │ │ - stc2 7, cr15, [lr, #-516]! @ 0xfffffdfc │ │ │ │ + ldc2 7, cr15, [sl], {129} @ 0x81 │ │ │ │ @ instruction: 0xf6469a02 │ │ │ │ vsubw.s8 q11, q0, d20 │ │ │ │ pkhbtmi r2, r0, r6, lsl #7 │ │ │ │ andseq r9, r2, #201326592 @ 0xc000000 │ │ │ │ @ instruction: 0xf5026819 │ │ │ │ @ instruction: 0xf786624f │ │ │ │ - stmdavs r2!, {r0, r2, r4, r5, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r2!, {r0, r5, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7819202 │ │ │ │ - bls 0x18d8a0 │ │ │ │ - blls 0x19fc4c │ │ │ │ + bls 0x18d778 │ │ │ │ + blls 0x19fd74 │ │ │ │ ldmdavs r9, {r1, r4, r9} │ │ │ │ subvs pc, pc, #8388608 @ 0x800000 │ │ │ │ - stc2 7, cr15, [r8, #-536]! @ 0xfffffde8 │ │ │ │ + ldc2 7, cr15, [r4], {134} @ 0x86 │ │ │ │ andls r6, r2, #10616832 @ 0xa20000 │ │ │ │ - stc2 7, cr15, [r8], #516 @ 0x204 │ │ │ │ + ldc2 7, cr15, [r4], {129} @ 0x81 │ │ │ │ strmi r9, [r5], -r2, lsl #20 │ │ │ │ ldrtmi r4, [r0], -r1, lsl #12 │ │ │ │ - ldc2 7, cr15, [r0], {217} @ 0xd9 │ │ │ │ + mrrc2 7, 13, pc, ip, cr9 @ │ │ │ │ ldrtmi r9, [sl], -r3, lsl #22 │ │ │ │ ldmdavs r9, {r3, r5, r9, sl, lr} │ │ │ │ strls r4, [r0, #-1603] @ 0xfffff9bd │ │ │ │ stmiavs r1!, {r3, r6, r7, r8, r9, sl, lr} │ │ │ │ ldrtmi r4, [r0], -sl, lsr #12 │ │ │ │ - stc2l 7, cr15, [r2, #-868] @ 0xfffffc9c │ │ │ │ + stc2 7, cr15, [lr, #-868] @ 0xfffffc9c │ │ │ │ @ instruction: 0xb12b6fb3 │ │ │ │ movweq pc, #20899 @ 0x51a3 @ │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ sbfxvs r0, fp, #18, #20 │ │ │ │ and r2, r7, r1, lsl #6 │ │ │ │ tstcs r0, r8, lsl r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ movwcs r4, #1904 @ 0x770 │ │ │ │ andlt r4, r5, r8, lsl r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ - blcs 0xef460 │ │ │ │ + blcs 0xef588 │ │ │ │ @ instruction: 0xf04fdaa9 │ │ │ │ andscs r7, r2, #0, 6 │ │ │ │ ldrtmi r2, [r0], -r0, lsl #2 │ │ │ │ - blx 0xfe38c436 │ │ │ │ + blx 0x168c55e │ │ │ │ svclt 0x0000e7e2 │ │ │ │ @ instruction: 0xf8d26d02 │ │ │ │ @ instruction: 0xf4133098 │ │ │ │ subsle r6, r1, r0, ror r3 │ │ │ │ @ instruction: 0xf4136853 │ │ │ │ suble r6, sp, r0, ror r3 │ │ │ │ - blcs 0x2a84f8 │ │ │ │ + blcs 0x2a8620 │ │ │ │ stmdavs fp, {r1, r3, r6, sl, fp, ip, lr, pc}^ │ │ │ │ movweq pc, #8227 @ 0x2023 @ │ │ │ │ suble r2, r5, sp, lsl #22 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ addlt r6, r4, r3, lsl #31 │ │ │ │ strmi r2, [pc], -r1, lsl #4 │ │ │ │ - blcs 0x15fd0c │ │ │ │ + blcs 0x15fe34 │ │ │ │ rsbscs pc, ip, r0, lsl #17 │ │ │ │ - blcc 0x2059e8 │ │ │ │ + blcc 0x205b10 │ │ │ │ ldmdale sl!, {r0, r8, r9, fp, sp} │ │ │ │ @ instruction: 0xf01a4630 │ │ │ │ - tstplt r0, #708608 @ p-variant is OBSOLETE @ 0xad000 │ │ │ │ + tstplt r0, #667648 @ p-variant is OBSOLETE @ 0xa3000 │ │ │ │ andls r6, r3, #7995392 @ 0x7a0000 │ │ │ │ - mcrr2 7, 8, pc, r2, cr1 @ │ │ │ │ + blx 0xfec8c43e │ │ │ │ strmi r9, [r1], -r3, lsl #20 │ │ │ │ ldrtmi r4, [r0], -r0, lsl #13 │ │ │ │ - stc2 7, cr15, [sl], #-868 @ 0xfffffc9c │ │ │ │ + blx 0xffe8c5aa │ │ │ │ svcvs 0x00b1683b │ │ │ │ @ instruction: 0xf503021b │ │ │ │ - bllt 0x1d26e64 │ │ │ │ + bllt 0x1d26f8c │ │ │ │ smlalcc pc, lr, r6, r8 @ │ │ │ │ tstcs r0, #1811939329 @ 0x6c000001 │ │ │ │ @ instruction: 0x461168b8 │ │ │ │ andhi pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xf79a461a │ │ │ │ - svcvs 0x00b3fd81 │ │ │ │ + svcvs 0x00b3fced │ │ │ │ @ instruction: 0xf1a3b12b │ │ │ │ - blx 0xfed8f15c │ │ │ │ + blx 0xfed8f284 │ │ │ │ ldmdbeq fp, {r0, r1, r7, r8, r9, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0x200167b3 │ │ │ │ tstcs r0, r4 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - blcs 0xe0334 │ │ │ │ + blcs 0xe045c │ │ │ │ @ instruction: 0xf04fdac4 │ │ │ │ andscs r7, r2, #0, 6 │ │ │ │ ldrtmi r2, [r0], -r0, lsl #2 │ │ │ │ - blx 0x90c50a │ │ │ │ + blx 0xffc0c630 │ │ │ │ andls lr, r3, #59506688 @ 0x38c0000 │ │ │ │ - stc2l 7, cr15, [ip], #-516 @ 0xfffffdfc │ │ │ │ + blx 0xff70c4ba │ │ │ │ msrvs CPSR_s, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ strmi r9, [r5], -r3, lsl #20 │ │ │ │ ldmdavs r9, {r0, r1, r8, r9, ip, pc} │ │ │ │ - ldc2l 7, cr15, [r6], #-536 @ 0xfffffde8 │ │ │ │ + blx 0xff98c4e2 │ │ │ │ @ instruction: 0x464268b8 │ │ │ │ @ instruction: 0xf7984641 │ │ │ │ - blls 0x1cdeb0 │ │ │ │ + blls 0x1cdd88 │ │ │ │ ldmdavs r8, {r1, r3, r9, fp, lr} │ │ │ │ ldmdavs r2, {r1, r3, r4, r5, r6, sl, lr} │ │ │ │ svccc 0x0070ee1d │ │ │ │ stmiane r9!, {r0, r1, r3, r4, r7, fp, ip, lr}^ │ │ │ │ @ instruction: 0xf6439100 │ │ │ │ vorr.i32 d19, #0 @ 0x00000000 │ │ │ │ - bl 0x2cec18 │ │ │ │ + bl 0x2ced40 │ │ │ │ andls r0, r1, #805306368 @ 0x30000000 │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf7826808 │ │ │ │ - @ instruction: 0xe7b2fbf3 │ │ │ │ - addeq r1, r5, r4, asr #11 │ │ │ │ + sbfx pc, pc, #22, #19 │ │ │ │ + umulleq r1, r5, ip, r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec257e4 │ │ │ │ + bl 0xfec2590c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ svcvs 0x00820ff8 │ │ │ │ @ instruction: 0xf8802301 │ │ │ │ - bcs 0x15a7e4 │ │ │ │ - bcs 0x105618 │ │ │ │ + bcs 0x15a90c │ │ │ │ + bcs 0x105740 │ │ │ │ ldrmi sp, [r8], -r9, lsl #22 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r8, #-0] │ │ │ │ - bcs 0x11ce1c │ │ │ │ + bcs 0x11cf44 │ │ │ │ @ instruction: 0xf04fd9f5 │ │ │ │ andscs r7, r2, #0, 6 │ │ │ │ @ instruction: 0xf7e12100 │ │ │ │ - ldrdcs pc, [r0], -r5 │ │ │ │ + andcs pc, r0, r1, lsr #21 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ smlawblt fp, r3, pc, r6 @ │ │ │ │ movweq pc, #20899 @ 0x51a3 @ │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ @ instruction: 0x6783095b │ │ │ │ movwcs r2, #0 │ │ │ │ svclt 0x00004770 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec2584c │ │ │ │ + bl 0xfec25974 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ svcvs 0x00830ff8 │ │ │ │ andcs fp, r0, r3, lsr r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r8, #-0] │ │ │ │ movweq pc, #20899 @ 0x51a3 @ │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ @ instruction: 0x6783095b │ │ │ │ - @ instruction: 0xf7820118 │ │ │ │ - andcs pc, r4, #4915200 @ 0x4b0000 │ │ │ │ + @ instruction: 0xf7810118 │ │ │ │ + andcs pc, r4, #732 @ 0x2dc │ │ │ │ @ instruction: 0x4008e8bd │ │ │ │ tstpvc sl, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ - bllt 0x148c5e8 │ │ │ │ + bllt 0x78c710 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ - addslt r4, r1, r7, lsr #23 │ │ │ │ + addslt r4, r1, r6, lsr #23 │ │ │ │ strmi r2, [ip], -r0, lsl #10 │ │ │ │ eorcs r4, r4, #6291456 @ 0x600000 │ │ │ │ stmdage r6, {r0, r3, r5, r9, sl, lr} │ │ │ │ movwls r6, #63515 @ 0xf81b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - ldmda sl, {r1, r3, r4, r6, r7, r8, ip, sp, lr, pc}^ │ │ │ │ + stmda r6, {r1, r3, r4, r6, r7, r8, ip, sp, lr, pc}^ │ │ │ │ msrmi SPSR_fsxc, #4 │ │ │ │ svcmi 0x006ef1b3 │ │ │ │ - addshi pc, r0, r0 │ │ │ │ + addhi pc, pc, r0 │ │ │ │ @ instruction: 0xf1b3d827 │ │ │ │ @ instruction: 0xf0004f6c │ │ │ │ - @ instruction: 0xf1b380e1 │ │ │ │ + @ instruction: 0xf1b380e0 │ │ │ │ @ instruction: 0xf0404f6d │ │ │ │ - vaddw.u8 q12, q2, d17 │ │ │ │ - blcc 0x2d72e4 │ │ │ │ + vaddw.u8 q12, q2, d16 │ │ │ │ + blcc 0x2d740c │ │ │ │ vpadd.i8 d2, d0, d7 │ │ │ │ - ldm pc, {r0, r1, r3, r4, r8, pc}^ @ │ │ │ │ - orrseq pc, r2, #19 │ │ │ │ - tsteq r9, r9, lsl r1 │ │ │ │ - tsteq r9, r9, lsl r1 │ │ │ │ - strteq r0, [sp], #-281 @ 0xfffffee7 │ │ │ │ - tsteq r9, r9, asr #7 │ │ │ │ - tsteq r9, r9, lsl r1 │ │ │ │ - tsteq r9, r9, lsl r1 │ │ │ │ - tsteq r9, r9, lsl r1 │ │ │ │ - tsteq r9, r9, lsl r1 │ │ │ │ - tsteq r9, r9, lsl r1 │ │ │ │ - tsteq r9, r9, lsl r1 │ │ │ │ - mvnseq r0, #1073741830 @ 0x40000006 │ │ │ │ - @ instruction: 0xf1b30362 │ │ │ │ + ldm pc, {r1, r3, r4, r8, pc}^ @ │ │ │ │ + orrseq pc, r0, #19 │ │ │ │ + tsteq r8, r8, lsl r1 │ │ │ │ + tsteq r8, r8, lsl r1 │ │ │ │ + strteq r0, [fp], #-280 @ 0xfffffee8 │ │ │ │ + tsteq r8, r7, asr #7 │ │ │ │ + tsteq r8, r8, lsl r1 │ │ │ │ + tsteq r8, r8, lsl r1 │ │ │ │ + tsteq r8, r8, lsl r1 │ │ │ │ + tsteq r8, r8, lsl r1 │ │ │ │ + tsteq r8, r8, lsl r1 │ │ │ │ + tsteq r8, r8, lsl r1 │ │ │ │ + mvnseq r0, #24, 2 │ │ │ │ + @ instruction: 0xf1b30360 │ │ │ │ @ instruction: 0xf0404f6f │ │ │ │ - vqadd.s8 q12, , │ │ │ │ + vqadd.s8 q12, , q14 │ │ │ │ vorr.i32 q8, #0 @ 0x00000000 │ │ │ │ eormi r0, r3, r0, lsl #7 │ │ │ │ vmlal.s q9, d0, d0[0] │ │ │ │ addsmi r0, r3, #128, 4 │ │ │ │ - andshi pc, r9, #0 │ │ │ │ - rschi pc, sl, r0, lsl #4 │ │ │ │ + andshi pc, r7, #0 │ │ │ │ + rschi pc, r9, r0, lsl #4 │ │ │ │ @ instruction: 0xf0002b40 │ │ │ │ - blcs 0x14ef944 │ │ │ │ - rschi pc, sl, r0, asr #32 │ │ │ │ + blcs 0x14efa64 │ │ │ │ + rschi pc, r9, r0, asr #32 │ │ │ │ strvc pc, [r1, #-1600] @ 0xfffff9c0 │ │ │ │ streq pc, [r1, #-705] @ 0xfffffd3f │ │ │ │ @ instruction: 0xf1b54025 │ │ │ │ @ instruction: 0xf0025f80 │ │ │ │ - vqsub.s8 d8, d0, d26 │ │ │ │ - @ instruction: 0xf5b58600 │ │ │ │ + vqsub.s8 d8, d0, d24 │ │ │ │ + @ instruction: 0xf5b585fe │ │ │ │ @ instruction: 0xf0026fa0 │ │ │ │ - vqsub.s8 d8, d1, d13 │ │ │ │ - @ instruction: 0xf5b58190 │ │ │ │ + vqsub.s8 d8, d1, d11 │ │ │ │ + @ instruction: 0xf5b5818e │ │ │ │ @ instruction: 0xf0027f00 │ │ │ │ - vhsub.s8 d8, d17, d24 │ │ │ │ - stccs 6, cr8, [r0, #-816] @ 0xfffffcd0 │ │ │ │ - addhi pc, sp, #2 │ │ │ │ + vhsub.s8 d8, d17, d22 │ │ │ │ + stccs 6, cr8, [r0, #-808] @ 0xfffffcd8 │ │ │ │ + addhi pc, fp, #2 │ │ │ │ svcvc 0x0080f5b5 │ │ │ │ - sbchi pc, ip, r0, asr #32 │ │ │ │ - @ instruction: 0xf3c40923 │ │ │ │ - stcleq 0, cr4, [r1], #264 @ 0x108 │ │ │ │ - movweq pc, #32771 @ 0x8003 @ │ │ │ │ - movwmi r0, #14498 @ 0x38a2 │ │ │ │ + sbchi pc, fp, r0, asr #32 │ │ │ │ + vqdmulh.s q8, q10, d1[4] │ │ │ │ + stmiaeq r2!, {r1, r6, ip, sp} │ │ │ │ tstpeq r8, r1 @ p-variant is OBSOLETE │ │ │ │ - subcc pc, r2, r4, asr #7 │ │ │ │ - @ instruction: 0xf0024301 │ │ │ │ - vsubl.u8 q8, d4, d8 │ │ │ │ - vmla.i q8, q2, d2[0] │ │ │ │ - movwmi r5, #9217 @ 0x2401 │ │ │ │ - stmib sp, {r1, sl, fp, sp}^ │ │ │ │ - ldrtmi r1, [r0], -r6, lsl #4 │ │ │ │ - andeq pc, r0, #79 @ 0x4f │ │ │ │ - movwls sl, #35078 @ 0x8906 │ │ │ │ - @ instruction: 0xf004920a │ │ │ │ - stccs 1, cr8, [r3], {102} @ 0x66 │ │ │ │ - cmnphi r1, r4 @ p-variant is OBSOLETE │ │ │ │ - @ instruction: 0xf0042c01 │ │ │ │ - andls r8, r9, #-2147483628 @ 0x80000014 │ │ │ │ - movwvs pc, #5705 @ 0x1649 @ │ │ │ │ - movweq pc, #25280 @ 0x62c0 @ │ │ │ │ - @ instruction: 0xf644920b │ │ │ │ - vmlal.s , d0, d1[2] │ │ │ │ - @ instruction: 0xf7ff020c │ │ │ │ - adds pc, sl, fp, lsl #18 │ │ │ │ - cmnpvs r5, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ - orreq pc, r0, #192, 4 │ │ │ │ - vst4.8 {d20-d23}, [pc :128], r3 │ │ │ │ - vmvn.i32 d22, #256 @ 0x00000100 │ │ │ │ - addsmi r0, r3, #128, 4 │ │ │ │ - rsbshi pc, pc, #0 │ │ │ │ - rscshi pc, fp, r0, lsl #4 │ │ │ │ - svcvs 0x0070f5b3 │ │ │ │ - strbthi pc, [r0], #0 @ │ │ │ │ - ldrbhi pc, [r0], #-512 @ 0xfffffe00 @ │ │ │ │ - svcvs 0x0060f5b3 │ │ │ │ - andhi pc, r1, #0 │ │ │ │ - svcvs 0x0064f5b3 │ │ │ │ - vst4.16 {d29,d31,d33,d35}, [pc :256], lr │ │ │ │ - vsubw.s8 , q8, d1 │ │ │ │ - eormi r0, r3, r1, lsl #6 │ │ │ │ - svccc 0x0080f5b3 │ │ │ │ - strhi pc, [r9, r1] │ │ │ │ - strhi pc, [r7, r0, lsl #4] │ │ │ │ - svcpl 0x0080f5b3 │ │ │ │ - strhi pc, [sl, -r1] │ │ │ │ - strbhi pc, [sp, #513] @ 0x201 @ │ │ │ │ - @ instruction: 0xf0012b00 │ │ │ │ - rsceq r8, r3, pc, ror r6 │ │ │ │ - vmls.i , q2, d0[6] │ │ │ │ - movwcs r5, #513 @ 0x201 │ │ │ │ - stcleq 3, cr9, [r5], #40 @ 0x28 │ │ │ │ - vcgt.s8 d25, d0, d11 │ │ │ │ - vrsra.s64 , q10, #64 │ │ │ │ - vbic.i32 d16, #50432 @ 0x0000c500 │ │ │ │ - bl 0x19d960 │ │ │ │ - andls r0, r9, #134217730 @ 0x8000002 │ │ │ │ - streq pc, [r8, #-5] │ │ │ │ - b 0x1238c7c │ │ │ │ - ldrtmi r0, [r0], -ip, lsl #10 │ │ │ │ - sbfxcs pc, r3, #17, #17 │ │ │ │ - strls r0, [r6, #-2339] @ 0xfffff6dd │ │ │ │ - movweq pc, #32771 @ 0x8003 @ │ │ │ │ - strbmi pc, [r2, #-964] @ 0xfffffc3c @ │ │ │ │ - streq pc, [pc], #-4 @ 0xce87c │ │ │ │ - stmib sp, {r0, r1, r3, r5, r8, r9, lr}^ │ │ │ │ - @ instruction: 0xf7ff3407 │ │ │ │ - strd pc, [r4], #-197 @ 0xffffff3b │ │ │ │ - movtcs pc, #13252 @ 0x33c4 @ │ │ │ │ - subsle r2, r3, r7, lsl #22 │ │ │ │ - @ instruction: 0xf0002b0f │ │ │ │ - blcs 0x1eec44 │ │ │ │ - @ instruction: 0x4621d13a │ │ │ │ - stmib sp, {r1, r2, fp, sp, pc}^ │ │ │ │ - @ instruction: 0xf7fc550a │ │ │ │ - vrecps.f32 d31, d16, d23 │ │ │ │ - vorr.i32 , #4352 @ 0x00001100 │ │ │ │ - eormi r0, r3, r1, lsr #7 │ │ │ │ - vmlal.s q9, d1, d0[0] │ │ │ │ - stmdbls r9, {r7, r9} │ │ │ │ + stmdbeq r3!, {r0, r8, r9, lr} │ │ │ │ + subeq pc, r2, r4, asr #7 │ │ │ │ + andeq pc, r8, #2 │ │ │ │ + @ instruction: 0xf0034302 │ │ │ │ + vsubw.u8 q8, q2, d8 │ │ │ │ + vmla.i q10, q2, d2[0] │ │ │ │ + movwmi r5, #13313 @ 0x3401 │ │ │ │ + andne lr, r6, #3358720 @ 0x334000 │ │ │ │ + andcs r4, r0, #48, 12 @ 0x3000000 │ │ │ │ + @ instruction: 0x2c02a906 │ │ │ │ + andls r9, sl, #8, 6 @ 0x20000000 │ │ │ │ + msrhi SPSR_sc, r4 │ │ │ │ + @ instruction: 0xf0042c03 │ │ │ │ + stccs 1, cr8, [r1], {112} @ 0x70 │ │ │ │ + cmpphi r1, r4 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0xf6499209 │ │ │ │ + vsubw.s8 q11, q0, d1 │ │ │ │ + andls r0, fp, #402653184 @ 0x18000000 │ │ │ │ + andseq pc, r1, #1342177284 @ 0x50000004 │ │ │ │ + andeq pc, ip, #192, 4 │ │ │ │ + @ instruction: 0xf90cf7ff │ │ │ │ + vst4.32 {d30-d33}, [pc :64], sl │ │ │ │ + vbic.i32 q11, #1280 @ 0x00000500 │ │ │ │ + eormi r0, r3, r0, lsl #7 │ │ │ │ + eorsvs pc, r1, #1325400064 @ 0x4f000000 │ │ │ │ + addeq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf0004293 │ │ │ │ - subcs r8, r0, #108, 6 @ 0xb0000001 │ │ │ │ - adceq pc, r0, #268435468 @ 0x1000000c │ │ │ │ + vqsub.s8 q4, q0, q15 │ │ │ │ + @ instruction: 0xf5b380fa │ │ │ │ + @ instruction: 0xf0006f70 │ │ │ │ + vqshl.s8 q4, , q8 │ │ │ │ + @ instruction: 0xf5b3844f │ │ │ │ + @ instruction: 0xf0006f60 │ │ │ │ + @ instruction: 0xf5b38200 │ │ │ │ + cmnle lr, r4, ror #30 │ │ │ │ + orrpl pc, r1, #1325400064 @ 0x4f000000 │ │ │ │ + movweq pc, #4800 @ 0x12c0 @ │ │ │ │ + @ instruction: 0xf5b34023 │ │ │ │ + @ instruction: 0xf0013f80 │ │ │ │ + vabd.s8 d8, d16, d8 │ │ │ │ + @ instruction: 0xf5b38786 │ │ │ │ + @ instruction: 0xf0015f80 │ │ │ │ + vabd.s8 d8, d1, d9 │ │ │ │ + blcs 0xf008c │ │ │ │ + ldrbthi pc, [lr], -r1 @ │ │ │ │ + strbtle r0, [r8], #-227 @ 0xffffff1d │ │ │ │ + andpl pc, r1, #196, 6 @ 0x10000003 │ │ │ │ + movwls r2, #41728 @ 0xa300 │ │ │ │ + movwls r0, #48357 @ 0xbce5 │ │ │ │ + movwcc pc, #16960 @ 0x4240 @ │ │ │ │ + teqpeq r5, #192, 4 @ p-variant is OBSOLETE │ │ │ │ + mcrrcc 3, 12, pc, r2, cr4 @ │ │ │ │ + orreq lr, r2, #3072 @ 0xc00 │ │ │ │ + @ instruction: 0xf0059209 │ │ │ │ + stmdbge r6, {r3, r8, sl} │ │ │ │ + streq lr, [ip, #-2629] @ 0xfffff5bb │ │ │ │ + @ instruction: 0xf8d34630 │ │ │ │ + stmdbeq r3!, {r4, r5, r7, r8, r9, sl, sp} │ │ │ │ + @ instruction: 0xf0039506 │ │ │ │ + vsubw.u8 q8, q2, d8 │ │ │ │ + @ instruction: 0xf0044542 │ │ │ │ + @ instruction: 0x432b040f │ │ │ │ + strcc lr, [r7], #-2509 @ 0xfffff633 │ │ │ │ + ldc2l 7, cr15, [r6], #1020 @ 0x3fc │ │ │ │ + vmla.i q15, q2, d0[1] │ │ │ │ + blcs 0x2976c0 │ │ │ │ + blcs 0x4c2b00 │ │ │ │ + rschi pc, sl, r0 │ │ │ │ + teqle sl, r4, lsl #22 │ │ │ │ + stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ + strpl lr, [sl, #-2509] @ 0xfffff633 │ │ │ │ + @ instruction: 0xffc0f7fc │ │ │ │ + cmppne r1, #64, 4 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0x03a1f2c1 │ │ │ │ + subcs r4, r0, #35 @ 0x23 │ │ │ │ + addeq pc, r0, #268435468 @ 0x1000000c │ │ │ │ + addsmi r9, r3, #147456 @ 0x24000 │ │ │ │ + msrhi SPSR_fxc, #0 │ │ │ │ + vmlal.s q9, d1, d0[0] │ │ │ │ + addsmi r0, r3, #160, 4 │ │ │ │ + strbhi pc, [r1, #0]! @ │ │ │ │ + vmlal.s q9, d1, d0[0] │ │ │ │ + addsmi r0, r3, #32, 4 │ │ │ │ + ldcvs 1, cr13, [r3, #-116]! @ 0xffffff8c │ │ │ │ + @ instruction: 0xf8d34630 │ │ │ │ + @ instruction: 0xf4122098 │ │ │ │ + andsle r6, r6, r0, ror pc │ │ │ │ + @ instruction: 0xf413685b │ │ │ │ + andsle r6, r2, r0, ror #30 │ │ │ │ + movwcc pc, #16960 @ 0x4240 @ │ │ │ │ + teqpeq r5, #192, 4 @ p-variant is OBSOLETE │ │ │ │ + addeq lr, r1, #3072 @ 0xc00 │ │ │ │ + stmdbge r6, {r8, r9, sp} │ │ │ │ + subscs pc, r0, #13762560 @ 0xd20000 │ │ │ │ + @ instruction: 0xf878f7ff │ │ │ │ + subscs lr, r0, #6 │ │ │ │ + addeq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf0004293 │ │ │ │ - subcs r8, r0, #947912704 @ 0x38800000 │ │ │ │ - eoreq pc, r0, #268435468 @ 0x1000000c │ │ │ │ - @ instruction: 0xd11d4293 │ │ │ │ - @ instruction: 0x46306d33 │ │ │ │ - @ instruction: 0x2098f8d3 │ │ │ │ - svcvs 0x0070f412 │ │ │ │ - ldmdavs fp, {r1, r2, r4, ip, lr, pc}^ │ │ │ │ - svcvs 0x0060f413 │ │ │ │ - vqadd.s8 d29, d0, d2 │ │ │ │ - vrsra.s64 , q10, #64 │ │ │ │ - bl 0x18f5c8 │ │ │ │ - movwcs r0, #641 @ 0x281 │ │ │ │ - @ instruction: 0xf8d2a906 │ │ │ │ - @ instruction: 0xf7ff2250 │ │ │ │ - and pc, r6, r7, ror r8 @ │ │ │ │ - vmov.i32 q9, #0 @ 0x00000000 │ │ │ │ - addsmi r0, r3, #128, 4 │ │ │ │ - rschi pc, pc, r0 │ │ │ │ - blmi 0x2d6914 │ │ │ │ - blls 0x4a8980 │ │ │ │ - @ instruction: 0xf04f405a │ │ │ │ - @ instruction: 0xf0440300 │ │ │ │ - @ instruction: 0xb01182fb │ │ │ │ - andcs r2, r0, #0, 2 │ │ │ │ - @ instruction: 0xf04f2300 │ │ │ │ - pop {sl, fp} │ │ │ │ - svclt 0x000083f0 │ │ │ │ + andcs r8, r0, lr, ror #1 │ │ │ │ + ldmdavs sl, {r0, r1, r2, r8, r9, fp, lr} │ │ │ │ + subsmi r9, sl, pc, lsl #22 │ │ │ │ + movweq pc, #79 @ 0x4f @ │ │ │ │ + rscshi pc, sl, #68 @ 0x44 │ │ │ │ + tstcs r0, r1, lsl r0 │ │ │ │ + movwcs r2, #512 @ 0x200 │ │ │ │ + stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ + mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ @ instruction: 0xf10002a7 │ │ │ │ movwcs r8, #838 @ 0x346 │ │ │ │ orrseq pc, r0, #268435468 @ 0x1000000c │ │ │ │ andeq lr, r3, #4, 20 @ 0x4000 │ │ │ │ svceq 0x0000f5b2 │ │ │ │ sbcshi pc, r0, r1 │ │ │ │ ldrbhi pc, [r1, #-512] @ 0xfffffe00 @ │ │ │ │ @ instruction: 0xf0012a00 │ │ │ │ vst4. {d8-d11}, [r4 :128], r4 │ │ │ │ @ instruction: 0xf5b373f0 │ │ │ │ - bicsle r7, r5, r0, lsl #31 │ │ │ │ + bicsle r7, r6, r0, lsl #31 │ │ │ │ @ instruction: 0xf8d36d33 │ │ │ │ @ instruction: 0xf4122098 │ │ │ │ - sbcle r6, pc, r0, ror pc @ │ │ │ │ + sbcsle r6, r0, r0, ror pc │ │ │ │ stceq 8, cr6, [r3], #-360 @ 0xfffffe98 │ │ │ │ stcleq 6, cr4, [r5], #608 @ 0x260 │ │ │ │ movweq pc, #53251 @ 0xd003 @ │ │ │ │ rsbsvs pc, r0, #33554432 @ 0x2000000 │ │ │ │ svclt 0x00182a00 │ │ │ │ @ instruction: 0xf0052b0d │ │ │ │ vabal.u8 q8, d4, d8 │ │ │ │ svclt 0x000c3242 │ │ │ │ movwcs r2, #769 @ 0x301 │ │ │ │ @ instruction: 0xf0044315 │ │ │ │ - bcs 0x40f1d0 │ │ │ │ + bcs 0x40f2f4 │ │ │ │ @ instruction: 0xf043bf08 │ │ │ │ - blcs 0xcf5a8 │ │ │ │ - stccs 1, cr13, [r7, #-720] @ 0xfffffd30 │ │ │ │ - @ instruction: 0x4630d8b2 │ │ │ │ - mrc2 7, 0, pc, cr6, cr15, {7} │ │ │ │ + blcs 0xcf6cc │ │ │ │ + stccs 1, cr13, [r7, #-724] @ 0xfffffd2c │ │ │ │ + @ instruction: 0x4630d8b3 │ │ │ │ + mrc2 7, 0, pc, cr8, cr15, {7} │ │ │ │ @ instruction: 0x4630b1d8 │ │ │ │ - @ instruction: 0xf854f01a │ │ │ │ + @ instruction: 0xf84cf01a │ │ │ │ strhteq fp, [sp], #-24 @ 0xffffffe8 │ │ │ │ andne pc, r0, #196, 6 @ 0x10000003 │ │ │ │ strtmi r2, [r9], -r2, lsl #6 │ │ │ │ @ instruction: 0x46174630 │ │ │ │ - blx 0xfe90aa36 │ │ │ │ + blx 0xfe48ab5a │ │ │ │ @ instruction: 0xf0052800 │ │ │ │ movwcs r8, #8835 @ 0x2283 │ │ │ │ stclne 6, cr4, [r9], #-232 @ 0xffffff18 │ │ │ │ @ instruction: 0xf01a4630 │ │ │ │ - stmdacs r0, {r0, r1, r2, r4, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r2, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ rsbhi pc, r9, #5 │ │ │ │ @ instruction: 0xf7ff4630 │ │ │ │ - andcs pc, r1, sp, lsr #28 │ │ │ │ - vst1.32 {d30}, [pc :64], r1 │ │ │ │ + andcs pc, r1, pc, lsr #28 │ │ │ │ + vst1.32 {d30}, [pc :64], r2 │ │ │ │ vmvn.i32 q11, #0 @ 0x00000000 │ │ │ │ addsmi r0, r3, #128, 4 │ │ │ │ movshi pc, #0 │ │ │ │ rsbsvs pc, r4, #1325400064 @ 0x4f000000 │ │ │ │ addeq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf0004293 │ │ │ │ vst4.8 {d24,d26,d28,d30}, [pc :256], r8 │ │ │ │ vmlal.s q11, d0, d0[4] │ │ │ │ addsmi r0, r3, #128, 4 │ │ │ │ - svcge 0x007cf47f │ │ │ │ + svcge 0x007df47f │ │ │ │ vsubw.s8 q9, , d1 │ │ │ │ - b 0x1cf620 │ │ │ │ + b 0x1cf744 │ │ │ │ @ instruction: 0xf1b20203 │ │ │ │ @ instruction: 0xf0015f80 │ │ │ │ addsmi r8, sl, #1610612739 @ 0x60000003 │ │ │ │ andshi pc, r7, #1 │ │ │ │ mvneq pc, #4, 8 @ 0x4000000 │ │ │ │ @ instruction: 0xf0012a00 │ │ │ │ @ instruction: 0xf5b381f8 │ │ │ │ @ instruction: 0xf0020fe0 │ │ │ │ vrshl.s8 q12, q7, q8 │ │ │ │ - vshl.s64 , q10, #0 │ │ │ │ + vabal.s8 , d0, d4 │ │ │ │ @ instruction: 0x46210535 │ │ │ │ @ instruction: 0xf7fca806 │ │ │ │ - bls 0x30ddd0 │ │ │ │ + bls 0x30de34 │ │ │ │ stmdbge r6, {r0, r1, r3, r8, r9, fp, ip, pc} │ │ │ │ - bl 0x1a031c │ │ │ │ - bl 0x20f768 │ │ │ │ + bl 0x1a0440 │ │ │ │ + bl 0x20f88c │ │ │ │ @ instruction: 0xf8d30383 │ │ │ │ @ instruction: 0xf7fd2bc0 │ │ │ │ - smmul r2, r1, sp │ │ │ │ + smmul r3, r3, sp │ │ │ │ vqdmulh.s q8, q10, d3[4] │ │ │ │ @ instruction: 0xf0033242 │ │ │ │ vsubw.u8 q8, q2, d8 │ │ │ │ - b 0x11a1a88 │ │ │ │ + b 0x11a1bac │ │ │ │ @ instruction: 0xf0140102 │ │ │ │ @ instruction: 0xf0405380 │ │ │ │ vst4.16 {d24,d26,d28,d30}, [pc :64], sl │ │ │ │ vmlal.s , d16, d0[0] │ │ │ │ eormi r0, r2, r0, lsr #4 │ │ │ │ vaddl.s8 q9, d16, d0 │ │ │ │ vaddl.u8 q8, d4, d16 │ │ │ │ @@ -195021,32 +195096,32 @@ │ │ │ │ strls r9, [sp, #-782] @ 0xfffffcf2 │ │ │ │ strhi pc, [pc, -r0] │ │ │ │ addvc pc, r0, pc, asr #8 │ │ │ │ eoreq pc, r0, r0, asr #5 │ │ │ │ @ instruction: 0xf0004282 │ │ │ │ @ instruction: 0xf5b286ee │ │ │ │ @ instruction: 0xf47f1f00 │ │ │ │ - andcs sl, r1, #41, 30 @ 0xa4 │ │ │ │ + andcs sl, r1, #42, 30 @ 0xa8 │ │ │ │ vhsub.s8 d25, d0, d11 │ │ │ │ - vrshr.s64 , q10, #64 │ │ │ │ - bl 0x14f3a0 │ │ │ │ + vsubl.s8 , d0, d4 │ │ │ │ + bl 0x14f4c4 │ │ │ │ stmib sp, {r0, r2, r7, r9}^ │ │ │ │ ldrtmi ip, [r0], -r6, lsl #2 │ │ │ │ @ instruction: 0xf3c4a906 │ │ │ │ @ instruction: 0xf8cd54c0 │ │ │ │ @ instruction: 0xf8d2e020 │ │ │ │ movwls r2, #50224 @ 0xc430 │ │ │ │ strcc lr, [r9], #-2509 @ 0xfffff633 │ │ │ │ - @ instruction: 0xf93cf7fe │ │ │ │ - orrcs lr, r0, #4456448 @ 0x440000 │ │ │ │ + @ instruction: 0xf93ef7fe │ │ │ │ + orrcs lr, r0, #4718592 @ 0x480000 │ │ │ │ msreq CPSR_, #192, 4 │ │ │ │ - blcs 0xdeb84 │ │ │ │ + blcs 0xdeca8 │ │ │ │ strthi pc, [r2], #0 │ │ │ │ svcne 0x0000f5b3 │ │ │ │ - svcge 0x0006f47f │ │ │ │ + svcge 0x0007f47f │ │ │ │ movwvc pc, #5696 @ 0x1640 @ │ │ │ │ movweq pc, #705 @ 0x2c1 @ │ │ │ │ vst4.8 {d20-d23}, [pc :128], r3 │ │ │ │ vsubl.s8 , d1, d0 │ │ │ │ addsmi r0, r3, #0, 4 │ │ │ │ strbhi pc, [r4], r3 @ │ │ │ │ eorshi pc, sp, r1, lsl #4 │ │ │ │ @@ -195055,21 +195130,21 @@ │ │ │ │ ldrbthi pc, [lr], #-513 @ 0xfffffdff @ │ │ │ │ svcvs 0x00a0f5b3 │ │ │ │ strhi pc, [r6], r3 │ │ │ │ mvnshi pc, #805306368 @ 0x30000000 │ │ │ │ @ instruction: 0xf0032b00 │ │ │ │ @ instruction: 0xf5b386a7 │ │ │ │ @ instruction: 0xf47f7f00 │ │ │ │ - strtmi sl, [r1], -r5, ror #29 │ │ │ │ + strtmi sl, [r1], -r6, ror #29 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ - mrc2 7, 7, pc, cr6, cr12, {7} │ │ │ │ + mrc2 7, 7, pc, cr12, cr12, {7} │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - ldc2l 7, cr15, [r2, #-1016]! @ 0xfffffc08 │ │ │ │ - @ instruction: 0xf640e6d9 │ │ │ │ + ldc2l 7, cr15, [r4, #-1016]! @ 0xfffffc08 │ │ │ │ + @ instruction: 0xf640e6da │ │ │ │ vsubw.s8 , , d1 │ │ │ │ eormi r0, r3, r3, lsr r3 │ │ │ │ adcsvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ eorseq pc, r2, #268435468 @ 0x1000000c │ │ │ │ @ instruction: 0xf0024293 │ │ │ │ vqrshl.s8 q4, , q0 │ │ │ │ vst2.16 {d24-d27}, [pc :64], lr │ │ │ │ @@ -195086,212 +195161,212 @@ │ │ │ │ @ instruction: 0xf0034293 │ │ │ │ vst4. {d24-d27}, [pc :256], r6 │ │ │ │ vsubl.s8 , d17, d0 │ │ │ │ addsmi r0, r3, #48, 4 │ │ │ │ sbchi pc, r9, r3 │ │ │ │ vsubl.s8 q9, d1, d0 │ │ │ │ addsmi r0, r3, #48, 4 │ │ │ │ - mcrge 4, 5, pc, cr6, cr15, {3} @ │ │ │ │ + mcrge 4, 5, pc, cr7, cr15, {3} @ │ │ │ │ vabal.u8 , d4, d9 │ │ │ │ vrshl.s8 d20, d1, d16 │ │ │ │ - vrshr.s64 , q10, #64 │ │ │ │ - bl 0x14f4a8 │ │ │ │ - b 0x148f5ec │ │ │ │ + vsubl.s8 , d0, d4 │ │ │ │ + bl 0x14f5cc │ │ │ │ + b 0x148f710 │ │ │ │ strls r4, [r8, #-3284] @ 0xfffff32c │ │ │ │ vmlal.u8 q8, d20, d21 │ │ │ │ movwcs r3, #3650 @ 0xe42 │ │ │ │ streq pc, [r8, #-5] │ │ │ │ svccs 0x0008f8d2 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ stceq 0, cr15, [r8], {12} │ │ │ │ strbeq pc, [r2], #-964 @ 0xfffffc3c @ │ │ │ │ @ instruction: 0x0c0eea4c │ │ │ │ stmib sp, {r2, r3, r5, r8, r9, lr}^ │ │ │ │ @ instruction: 0xf8cd330a │ │ │ │ strls ip, [r7], #-24 @ 0xffffffe8 │ │ │ │ - @ instruction: 0xff96f7fd │ │ │ │ - vmax.s8 d30, d17, d1 │ │ │ │ + @ instruction: 0xff98f7fd │ │ │ │ + vmax.s8 d30, d17, d2 │ │ │ │ vsubl.s8 q8, d0, d1 │ │ │ │ - b 0x1cf41c │ │ │ │ + b 0x1cf540 │ │ │ │ @ instruction: 0xf5b30302 │ │ │ │ @ instruction: 0xf0013f80 │ │ │ │ vrshl.s8 q4, q12, q0 │ │ │ │ @ instruction: 0xf5b3853b │ │ │ │ @ instruction: 0xf0015f80 │ │ │ │ vmin.s8 d8, d17, d12 │ │ │ │ - blcs 0xefad0 │ │ │ │ + blcs 0xefbf4 │ │ │ │ strthi pc, [ip], #1 │ │ │ │ movtne pc, #1028 @ 0x404 @ │ │ │ │ svcne 0x0040f5b3 │ │ │ │ adchi pc, r0, r4 │ │ │ │ - ldrbne pc, [r4, #576]! @ 0x240 @ │ │ │ │ + strcc pc, [r4, #-576] @ 0xfffffdc0 │ │ │ │ ldreq pc, [r5, #-704]! @ 0xfffffd40 │ │ │ │ orrpl pc, r0, #20 │ │ │ │ @ instruction: 0x81baf043 │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #20992 @ 0x5200 │ │ │ │ andcs lr, sl, #3358720 @ 0x334000 │ │ │ │ - mcr2 7, 2, pc, cr8, cr12, {7} @ │ │ │ │ + mcr2 7, 2, pc, cr14, cr12, {7} @ │ │ │ │ stmdbge r6, {r0, r3, r9, fp, ip, pc} │ │ │ │ ldrtmi r9, [r0], -r5, lsl #22 │ │ │ │ addeq lr, r2, #5120 @ 0x1400 │ │ │ │ strbcs pc, [r0, #2258]! @ 0x8d2 @ │ │ │ │ - mrc2 7, 5, pc, cr12, cr14, {7} │ │ │ │ - vst1.16 {d30-d32}, [pc], fp │ │ │ │ + mrc2 7, 5, pc, cr14, cr14, {7} │ │ │ │ + vst1.16 {d30-d32}, [pc], ip │ │ │ │ vsubw.s8 , , d4 │ │ │ │ eormi r0, r3, r0, lsr #6 │ │ │ │ addpl pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ eoreq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf0024293 │ │ │ │ vqsub.s8 q4, q8, q10 │ │ │ │ @ instruction: 0xf5b38485 │ │ │ │ @ instruction: 0xf0025f84 │ │ │ │ vcge.s8 q4, , q0 │ │ │ │ - blcs 0xfe0ef6b8 │ │ │ │ + blcs 0xfe0ef7dc │ │ │ │ msrhi SPSR_fsx, #2 │ │ │ │ svcpl 0x0080f5b3 │ │ │ │ tstphi r4, #2 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ - andcs sl, r1, #720 @ 0x2d0 │ │ │ │ + andcs sl, r1, #736 @ 0x2e0 │ │ │ │ andseq pc, r0, #192, 4 │ │ │ │ movweq lr, #10756 @ 0x2a04 │ │ │ │ svcne 0x0080f5b3 │ │ │ │ rsbhi pc, sp, #4 │ │ │ │ @ instruction: 0xf0044293 │ │ │ │ - blcs 0xef644 │ │ │ │ + blcs 0xef768 │ │ │ │ addhi pc, lr, #4 │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #41728 @ 0xa300 │ │ │ │ @ instruction: 0xf7fc930b │ │ │ │ - msreq CPSR_sxc, #1744 @ 0x6d0 │ │ │ │ - mrcge 5, 0, APSR_nzcv, cr4, cr15, {3} │ │ │ │ + msreq CPSR_sxc, #1840 @ 0x730 │ │ │ │ + mrcge 5, 0, APSR_nzcv, cr5, cr15, {3} │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - blx 0x60cce8 │ │ │ │ - stmdbeq r2!, {r0, r1, r2, r3, r9, sl, sp, lr, pc} │ │ │ │ + blx 0x68ce0c │ │ │ │ + stmdbeq r2!, {r4, r9, sl, sp, lr, pc} │ │ │ │ vsubw.s8 q9, , d31 │ │ │ │ vbic.i32 q8, #49408 @ 0x0000c100 │ │ │ │ eormi r4, r3, r2, asr #2 │ │ │ │ andeq pc, r8, #2 │ │ │ │ vsubw.u8 q10, q2, d10 │ │ │ │ @ instruction: 0xf1b33403 │ │ │ │ @ instruction: 0xf0001f20 │ │ │ │ @ instruction: 0xf5b387de │ │ │ │ @ instruction: 0xf0000fc0 │ │ │ │ @ instruction: 0xf5b3876d │ │ │ │ @ instruction: 0xf47f1f00 │ │ │ │ - stmdbge r6, {r0, r1, r2, r4, r5, r6, r7, r8, sl, fp, sp, pc} │ │ │ │ + stmdbge r6, {r3, r4, r5, r6, r7, r8, sl, fp, sp, pc} │ │ │ │ movwcs r4, #9776 @ 0x2630 │ │ │ │ stmib sp, {r1, r2, r9, ip, pc}^ │ │ │ │ stmib sp, {r0, r1, r2, r8, r9, lr}^ │ │ │ │ strls r5, [fp, #-1289] @ 0xfffffaf7 │ │ │ │ - blx 0xff08cd36 │ │ │ │ - tstcs pc, #985661440 @ 0x3ac00000 │ │ │ │ + blx 0xff10ce5a │ │ │ │ + tstcs pc, #236, 10 @ 0x3b000000 │ │ │ │ orrseq pc, r0, #192, 4 │ │ │ │ vaddl.u8 q10, d4, d19 │ │ │ │ vmla.i , q2, d0[0] │ │ │ │ - @ instruction: 0xf5b312c1 │ │ │ │ + @ instruction: 0xf5b31241 │ │ │ │ vmov.f32 d16, #-0.125 @ 0xbe000000 │ │ │ │ - @ instruction: 0xf0011441 │ │ │ │ + @ instruction: 0xf00114c1 │ │ │ │ vqsub.s8 d8, d16, d20 │ │ │ │ @ instruction: 0xf5b387c7 │ │ │ │ @ instruction: 0xf0010f00 │ │ │ │ @ instruction: 0xf04f8294 │ │ │ │ vmull.p8 q8, d0, d1 │ │ │ │ ldrbmi r0, [r3, #-3712]! @ 0xfffff180 │ │ │ │ - ldclge 4, cr15, [r0, #508] @ 0x1fc │ │ │ │ + ldclge 4, cr15, [r1, #508] @ 0x1fc │ │ │ │ @ instruction: 0xf63f2904 │ │ │ │ - andls sl, r8, #13120 @ 0x3340 │ │ │ │ - addeq lr, r4, #2048 @ 0x800 │ │ │ │ - vshl.s8 d25, d9, d0 │ │ │ │ - @ instruction: 0xf2c014f4 │ │ │ │ - stmib sp, {r0, r2, r4, r5, sl}^ │ │ │ │ - bl 0x1d5da4 │ │ │ │ - andls r0, sl, r2, lsl #9 │ │ │ │ + strls sl, [r8], #-3534 @ 0xfffff232 │ │ │ │ + streq lr, [r2], #2820 @ 0xb04 │ │ │ │ + vhsub.s8 d25, d0, d9 │ │ │ │ + vsubl.s8 , d0, d4 │ │ │ │ + stmib sp, {r0, r2, r4, r5, r9}^ │ │ │ │ + bl 0x155ec8 │ │ │ │ + andls r0, sl, r4, lsl #5 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ strls r2, [fp, #-832] @ 0xfffffcc0 │ │ │ │ - ldrcs pc, [r0], #2260 @ 0x8d4 │ │ │ │ - blx 0xfe78cd96 │ │ │ │ - stcleq 5, cr14, [r3], #732 @ 0x2dc │ │ │ │ + ldrcs pc, [r0], #2258 @ 0x8d2 │ │ │ │ + blx 0xfe80ceba │ │ │ │ + stcleq 5, cr14, [r3], #736 @ 0x2e0 │ │ │ │ subcc pc, r2, #196, 6 @ 0x10000003 │ │ │ │ movweq pc, #32771 @ 0x8003 @ │ │ │ │ - ldcleq 0, cr15, [pc], #-16 @ 0xceda0 │ │ │ │ + ldcleq 0, cr15, [pc], #-16 @ 0xceec4 │ │ │ │ @ instruction: 0xf0144313 │ │ │ │ @ instruction: 0xf0405280 │ │ │ │ andls r8, lr, #172, 6 @ 0xb0000002 │ │ │ │ vrsubhn.i16 d16, q2, │ │ │ │ andls r5, sp, #0, 4 │ │ │ │ - stcge 5, cr15, [r4, #252]! @ 0xfc │ │ │ │ + stcge 5, cr15, [r5, #252]! @ 0xfc │ │ │ │ movwcs r9, #4871 @ 0x1307 │ │ │ │ vsubw.u8 , q2, d9 │ │ │ │ movwls r5, #41920 @ 0xa3c0 │ │ │ │ movtpl pc, #964 @ 0x3c4 @ │ │ │ │ vcgt.s8 d25, d0, d11 │ │ │ │ - vrsra.s64 , q10, #64 │ │ │ │ + vsubw.s8 , q0, d4 │ │ │ │ stmdbge r6, {r0, r2, r4, r5, r8, r9} │ │ │ │ orreq lr, r2, #3072 @ 0xc00 │ │ │ │ vmvn.i32 d20, #-1073741824 @ 0xc0000000 │ │ │ │ @ instruction: 0xf8cd4403 │ │ │ │ strls ip, [r6], #-32 @ 0xffffffe0 │ │ │ │ strbcs pc, [r0], #-2259 @ 0xfffff72d @ │ │ │ │ movwls r2, #49922 @ 0xc302 │ │ │ │ - @ instruction: 0xffb2f7fd │ │ │ │ - strtmi lr, [r1], -r7, lsl #11 │ │ │ │ + @ instruction: 0xffb4f7fd │ │ │ │ + strtmi lr, [r1], -r8, lsl #11 │ │ │ │ stmib sp, {r1, r2, fp, sp, pc}^ │ │ │ │ @ instruction: 0xf7fc550a │ │ │ │ - cmppcs r1, #3, 26 @ p-variant is OBSOLETE @ 0xc0 │ │ │ │ + cmppcs r1, #832 @ p-variant is OBSOLETE @ 0x340 │ │ │ │ @ instruction: 0x03a1f2c1 │ │ │ │ vmlal.s q9, d1, d0[0] │ │ │ │ eormi r0, r3, r0, lsl #5 │ │ │ │ addsmi r9, r3, #147456 @ 0x24000 │ │ │ │ ldrhi pc, [ip, #-0] │ │ │ │ vmlal.s q9, d1, d0[0] │ │ │ │ addsmi r0, r3, #160, 4 │ │ │ │ ldrbthi pc, [fp], #0 @ │ │ │ │ vmlal.s q9, d1, d0[0] │ │ │ │ addsmi r0, r3, #32, 4 │ │ │ │ - stclge 4, cr15, [sl, #-508]! @ 0xfffffe04 │ │ │ │ + stclge 4, cr15, [fp, #-508]! @ 0xfffffe04 │ │ │ │ @ instruction: 0x46306d33 │ │ │ │ @ instruction: 0x2098f8d3 │ │ │ │ svcvs 0x0070f412 │ │ │ │ - stclge 4, cr15, [r2, #-252]! @ 0xffffff04 │ │ │ │ + stclge 4, cr15, [r3, #-252]! @ 0xffffff04 │ │ │ │ @ instruction: 0xf413685b │ │ │ │ @ instruction: 0xf43f6f60 │ │ │ │ - vmla.f32 q13, q0, │ │ │ │ - vrsra.s64 , q10, #64 │ │ │ │ - bl 0x18fb34 │ │ │ │ + vmla.f32 q13, q0, q7 │ │ │ │ + vsubw.s8 , q0, d4 │ │ │ │ + bl 0x18fc58 │ │ │ │ movwcs r0, #641 @ 0x281 │ │ │ │ @ instruction: 0xf8d2a906 │ │ │ │ @ instruction: 0xf7fe2550 │ │ │ │ - ldrb pc, [r0, #-3521] @ 0xfffff23f @ │ │ │ │ + ldrb pc, [r1, #-3523] @ 0xfffff23d @ │ │ │ │ vsubw.s8 q9, q8, d0 │ │ │ │ @ instruction: 0xf3c40348 │ │ │ │ vaddw.u8 , q2, d0 │ │ │ │ @ instruction: 0xf0045200 │ │ │ │ - eormi r0, r3, pc, ror r5 │ │ │ │ - stcmi 3, cr15, [r2], {196} @ 0xc4 │ │ │ │ + vbic.i32 q8, #13565952 @ 0x00cf0000 │ │ │ │ + eormi r4, r3, r2, lsl #24 │ │ │ │ subcc pc, r2, r4, asr #7 │ │ │ │ andls r9, sp, #-2147483645 @ 0x80000003 │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ @ instruction: 0xf5b38368 │ │ │ │ @ instruction: 0xf47f2f00 │ │ │ │ - bl 0x17a384 │ │ │ │ + bl 0x17a4ac │ │ │ │ strls r0, [r8, #-577] @ 0xfffffdbf │ │ │ │ - ldrbne pc, [r4, #576]! @ 0x240 @ │ │ │ │ + strcc pc, [r4, #-576] @ 0xfffffdc0 │ │ │ │ ldreq pc, [r5, #-704]! @ 0xfffffd40 │ │ │ │ streq lr, [r2, #2821] @ 0xb05 │ │ │ │ stmib sp, {r0, r8, r9, sp}^ │ │ │ │ stmdbge r6, {r1, r2, lr, pc} │ │ │ │ movwls r4, #38448 @ 0x9630 │ │ │ │ strtcs pc, [r0], #-2261 @ 0xfffff72b │ │ │ │ strls r2, [ip, #-1282] @ 0xfffffafe │ │ │ │ strbpl pc, [r0, #964] @ 0x3c4 @ │ │ │ │ strbpl pc, [r0], #-964 @ 0xfffffc3c @ │ │ │ │ strls r9, [fp], #-1290 @ 0xfffffaf6 │ │ │ │ - @ instruction: 0xff48f7fd │ │ │ │ - stcleq 5, cr14, [r3], #116 @ 0x74 │ │ │ │ + @ instruction: 0xff4af7fd │ │ │ │ + stcleq 5, cr14, [r3], #120 @ 0x78 │ │ │ │ subcc pc, r2, #196, 6 @ 0x10000003 │ │ │ │ movweq pc, #32771 @ 0x8003 @ │ │ │ │ sbcpl pc, r0, r4, asr #7 │ │ │ │ vorr.i32 d20, #51712 @ 0x0000ca00 │ │ │ │ strmi r5, [r7], -r0, asr #24 │ │ │ │ cdpeq 0, 7, cr15, cr15, cr4, {0} │ │ │ │ orrpl pc, r0, #20 │ │ │ │ @@ -195299,116 +195374,116 @@ │ │ │ │ strpl pc, [r0, #-964] @ 0xfffffc3c │ │ │ │ smlabtmi r3, r4, r3, pc @ │ │ │ │ @ instruction: 0xf014930e │ │ │ │ strls r0, [sp, #-896] @ 0xfffffc80 │ │ │ │ andne lr, r6, #3358720 @ 0x334000 │ │ │ │ eor pc, r0, sp, asr #17 │ │ │ │ ldrbhi pc, [fp, #64] @ 0x40 @ │ │ │ │ - rscsne pc, r4, #64, 4 │ │ │ │ + andcc pc, r4, #64, 4 │ │ │ │ eorseq pc, r5, #192, 4 │ │ │ │ addeq lr, r5, #2048 @ 0x800 │ │ │ │ stmdbge r6, {r1, r3, ip, pc} │ │ │ │ strcs r4, [r1], #-1584 @ 0xfffff9d0 │ │ │ │ movwgt lr, #47565 @ 0xb9cd │ │ │ │ ldrtcs pc, [r0], #-2258 @ 0xfffff72e @ │ │ │ │ @ instruction: 0xf7fd9409 │ │ │ │ - strbt pc, [ip], #3863 @ 0xf17 @ │ │ │ │ + strbt pc, [sp], #3865 @ 0xf19 @ │ │ │ │ vsubw.s8 q9, q8, d0 │ │ │ │ eormi r0, r3, r8, asr #6 │ │ │ │ smlabtvc r0, r4, r3, pc @ │ │ │ │ andpl pc, r0, #196, 6 @ 0x10000003 │ │ │ │ stmib sp, {r7, r8, r9, fp, sp}^ │ │ │ │ @ instruction: 0xf47f210d │ │ │ │ - bl 0x17a2d0 │ │ │ │ + bl 0x17a3f8 │ │ │ │ vmlal.u q8, d4, d1[0] │ │ │ │ movwls r4, #25346 @ 0x6302 │ │ │ │ movtcc pc, #9156 @ 0x23c4 @ │ │ │ │ @ instruction: 0xf0049307 │ │ │ │ movwls r0, #33663 @ 0x837f │ │ │ │ bicpl pc, r0, #196, 6 @ 0x10000003 │ │ │ │ strbpl pc, [r0], #-964 @ 0xfffffc3c @ │ │ │ │ vshl.s8 d25, d11, d0 │ │ │ │ - @ instruction: 0xf2c014f4 │ │ │ │ - bl 0x1d0050 │ │ │ │ + vaddhn.i16 d19, q0, q2 │ │ │ │ + bl 0x1d0174 │ │ │ │ movwls r0, #42114 @ 0xa482 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ @ instruction: 0xf8d42300 │ │ │ │ strcs r2, [r1], #-1024 @ 0xfffffc00 │ │ │ │ strls r9, [r9], #-1036 @ 0xfffffbf4 │ │ │ │ - mcr2 7, 7, pc, cr8, cr13, {7} @ │ │ │ │ - ldcvs 4, cr14, [r3, #-756]! @ 0xfffffd0c │ │ │ │ + mcr2 7, 7, pc, cr10, cr13, {7} @ │ │ │ │ + ldcvs 4, cr14, [r3, #-760]! @ 0xfffffd08 │ │ │ │ @ instruction: 0xf8d34630 │ │ │ │ @ instruction: 0xf4122098 │ │ │ │ @ instruction: 0xf43f6f70 │ │ │ │ - ldmdavs fp, {r0, r2, r4, r5, r7, sl, fp, sp, pc}^ │ │ │ │ + ldmdavs fp, {r1, r2, r4, r5, r7, sl, fp, sp, pc}^ │ │ │ │ svcvs 0x0060f413 │ │ │ │ - ldcge 4, cr15, [r0], #252 @ 0xfc │ │ │ │ - mvnsne pc, #64, 4 │ │ │ │ + ldcge 4, cr15, [r1], #252 @ 0xfc │ │ │ │ + movwcc pc, #16960 @ 0x4240 @ │ │ │ │ teqpeq r5, #192, 4 @ p-variant is OBSOLETE │ │ │ │ addeq lr, r1, #3072 @ 0xc00 │ │ │ │ stmdbge r6, {r0, r1, r3, r5, r9, sl, lr} │ │ │ │ rsbcs pc, r0, #13762560 @ 0xd20000 │ │ │ │ - ldc2 7, cr15, [r4, #-1016] @ 0xfffffc08 │ │ │ │ - vst3.32 {d30-d32}, [pc :128], r3 │ │ │ │ + ldc2 7, cr15, [r6, #-1016] @ 0xfffffc08 │ │ │ │ + vst3.32 {d30-d32}, [pc :128], r4 │ │ │ │ vqdmlal.s , d16, d0[0] │ │ │ │ eormi r0, r3, r8, asr #6 │ │ │ │ smlabtvc r0, r4, r3, pc @ │ │ │ │ andpl pc, r0, #196, 6 @ 0x10000003 │ │ │ │ - ldrbeq pc, [pc, #-4]! @ 0xcefdc @ │ │ │ │ + ldrbeq pc, [pc, #-4]! @ 0xcf100 @ │ │ │ │ cdpmi 3, 0, cr15, cr2, cr4, {6} │ │ │ │ mcrrcc 3, 12, pc, r2, cr4 @ │ │ │ │ svcvc 0x0080f5b3 │ │ │ │ andls r9, sp, #-2147483645 @ 0x80000003 │ │ │ │ movwhi pc, #49153 @ 0xc001 @ │ │ │ │ addvc pc, r0, pc, asr #8 │ │ │ │ andeq pc, r8, r0, asr #5 │ │ │ │ @ instruction: 0xf0014283 │ │ │ │ - blcs 0xfe0efba8 │ │ │ │ - stcge 4, cr15, [r4], {127} @ 0x7f │ │ │ │ + blcs 0xfe0efccc │ │ │ │ + stcge 4, cr15, [r5], {127} @ 0x7f │ │ │ │ subeq lr, r1, #2048 @ 0x800 │ │ │ │ strbpl pc, [r0], #964 @ 0x3c4 @ │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ vshl.s8 d19, d9, d0 │ │ │ │ - @ instruction: 0xf2c014f4 │ │ │ │ - bl 0x1d00f4 │ │ │ │ + vaddhn.i16 d19, q0, q2 │ │ │ │ + bl 0x1d0218 │ │ │ │ stmdbge r6, {r1, r7, sl} │ │ │ │ stmib sp, {r4, r5, r9, sl, lr}^ │ │ │ │ strls lr, [r8, #-3078] @ 0xfffff3fa │ │ │ │ strcs pc, [r0], #-2260 @ 0xfffff72c │ │ │ │ stmib sp, {r0, sl, sp}^ │ │ │ │ @ instruction: 0xf7fd440b │ │ │ │ - strbt pc, [sl], #-3733 @ 0xfffff16b @ │ │ │ │ + strbt pc, [fp], #-3735 @ 0xfffff169 @ │ │ │ │ strvc pc, [r1, #-1600] @ 0xfffff9c0 │ │ │ │ streq pc, [r1, #-705] @ 0xfffffd3f │ │ │ │ @ instruction: 0xf1b54025 │ │ │ │ @ instruction: 0xf0015f80 │ │ │ │ vaba.s8 q4, q8, q6 │ │ │ │ @ instruction: 0xf5b58149 │ │ │ │ @ instruction: 0xf0026fc0 │ │ │ │ vhadd.s8 d8, d16, d14 │ │ │ │ @ instruction: 0xf5b5844d │ │ │ │ @ instruction: 0xf0017f00 │ │ │ │ vabd.s8 q4, , │ │ │ │ stccs 0, cr8, [r0, #-12] │ │ │ │ ldrhi pc, [pc, -r1]! │ │ │ │ svcvc 0x0080f5b5 │ │ │ │ - mcrrge 4, 7, pc, ip, cr15 @ │ │ │ │ + mcrrge 4, 7, pc, sp, cr15 @ │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #41728 @ 0xa300 │ │ │ │ @ instruction: 0xf7fc930b │ │ │ │ - stmdals r9, {r0, r1, r2, r4, r5, sl, fp, ip, sp, lr, pc} │ │ │ │ - rscsne pc, r4, #64, 4 │ │ │ │ + stmdals r9, {r0, r2, r3, r4, r5, sl, fp, ip, sp, lr, pc} │ │ │ │ + andcc pc, r4, #64, 4 │ │ │ │ eorseq pc, r5, #192, 4 │ │ │ │ stmdbge r6, {r8, r9, sp} │ │ │ │ addeq lr, r0, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf8d24630 │ │ │ │ @ instruction: 0xf7fe2cc8 │ │ │ │ - ldrt pc, [r6], #-3239 @ 0xfffff359 @ │ │ │ │ + ldrt pc, [r7], #-3241 @ 0xfffff357 @ │ │ │ │ svcvs 0x0074f5b3 │ │ │ │ - ldcge 4, cr15, [r2], #-508 @ 0xfffffe04 │ │ │ │ + ldcge 4, cr15, [r3], #-508 @ 0xfffffe04 │ │ │ │ addpl pc, r1, #1325400064 @ 0x4f000000 │ │ │ │ andeq pc, r1, #192, 4 │ │ │ │ movweq lr, #10756 @ 0x2a04 │ │ │ │ svccc 0x0080f5b3 │ │ │ │ msrhi SPSR_sxc, #1 │ │ │ │ cmnphi r8, #0, 4 @ p-variant is OBSOLETE │ │ │ │ svcpl 0x0080f5b3 │ │ │ │ @@ -195417,97 +195492,97 @@ │ │ │ │ @ instruction: 0xf0012b00 │ │ │ │ stmdbeq r3!, {r0, r1, r8, sl, pc} │ │ │ │ smlalbtmi pc, r2, r4, r3 @ │ │ │ │ movweq pc, #32771 @ 0x8003 @ │ │ │ │ movwmi r0, #48354 @ 0xbce2 │ │ │ │ andeq pc, r8, #2 │ │ │ │ smlalbtcc pc, r2, r4, r3 @ │ │ │ │ - ldrbne pc, [r4, #576]! @ 0x240 @ │ │ │ │ + strcc pc, [r4, #-576] @ 0xfffffdc0 │ │ │ │ ldreq pc, [r5, #-704]! @ 0xfffffd40 │ │ │ │ vsubw.u8 q10, q2, d10 │ │ │ │ @ instruction: 0xf0045101 │ │ │ │ stmib sp, {r0, r1, r2, r3}^ │ │ │ │ rsceq r2, r7, r6, lsl #6 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ smlabteq r8, sp, r9, lr │ │ │ │ movwcc lr, #43469 @ 0xa9cd │ │ │ │ orreq lr, r1, r5, lsl #22 │ │ │ │ strhi pc, [fp], r2, lsl #2 │ │ │ │ - bcs 0x10d460 │ │ │ │ + bcs 0x10d584 │ │ │ │ stmdbge r6, {r4, r5, r9, sl, lr} │ │ │ │ - @ instruction: 0xf8a6f7ff │ │ │ │ + @ instruction: 0xf8a8f7ff │ │ │ │ @ instruction: 0xf47f2800 │ │ │ │ @ instruction: 0xf404ac60 │ │ │ │ @ instruction: 0xf5b31340 │ │ │ │ @ instruction: 0xf47f1f40 │ │ │ │ - strtmi sl, [r1], -sp, ror #23 │ │ │ │ + strtmi sl, [r1], -lr, ror #23 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ - blx 0xff18d134 │ │ │ │ - bl 0x217d4c │ │ │ │ + blx 0xff40d258 │ │ │ │ + bl 0x217e70 │ │ │ │ stmdbge r6, {r0, r1, r7, r8, sl} │ │ │ │ movwls r4, #38448 @ 0x9630 │ │ │ │ - bcs 0x90d4a8 │ │ │ │ - @ instruction: 0xf88cf7ff │ │ │ │ - bllt 0xff7cd158 │ │ │ │ + bcs 0x90d5cc │ │ │ │ + @ instruction: 0xf88ef7ff │ │ │ │ + bllt 0xff80d27c │ │ │ │ movwne pc, #4100 @ 0x1004 @ │ │ │ │ @ instruction: 0xf0002b01 │ │ │ │ @ instruction: 0xf5b38580 │ │ │ │ @ instruction: 0xf0003f80 │ │ │ │ - blcs 0xf06ac │ │ │ │ - blge 0xff48c370 │ │ │ │ + blcs 0xf07d0 │ │ │ │ + blge 0xff4cc494 │ │ │ │ mvnseq pc, #4, 8 @ 0x4000000 │ │ │ │ setend le │ │ │ │ @ instruction: 0xf5b38789 │ │ │ │ @ instruction: 0xf0020fd8 │ │ │ │ vst1.8 {d8-d10}, [r4 :128], lr │ │ │ │ @ instruction: 0xf5b303e0 │ │ │ │ @ instruction: 0xf0030fc0 │ │ │ │ @ instruction: 0xf5b38285 │ │ │ │ @ instruction: 0xf0020fe0 │ │ │ │ vabd.s8 q12, q0, q9 │ │ │ │ - vshl.s64 , q10, #0 │ │ │ │ + vabal.s8 , d0, d4 │ │ │ │ @ instruction: 0x46210535 │ │ │ │ @ instruction: 0xf7fca806 │ │ │ │ - blls 0x3cd5d8 │ │ │ │ + blls 0x3cd644 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ orreq lr, r3, #5120 @ 0x1400 │ │ │ │ mcrrcs 8, 13, pc, r8, cr3 @ │ │ │ │ - @ instruction: 0xf968f7fd │ │ │ │ - bllt 0xfeb4d1bc │ │ │ │ + @ instruction: 0xf96af7fd │ │ │ │ + bllt 0xfeb8d2e0 │ │ │ │ movwne pc, #4100 @ 0x1004 @ │ │ │ │ svccc 0x0080f5b3 │ │ │ │ strthi pc, [r6], r0 │ │ │ │ svcne 0x0001f1b3 │ │ │ │ ldrbthi pc, [sp], -r0 @ │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ @ instruction: 0x462185fd │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwcc lr, #43469 @ 0xa9cd │ │ │ │ - blx 0xfeb0d1d8 │ │ │ │ + blx 0xfed8d2fc │ │ │ │ orrpl pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ teqpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ ldmib sp, {r2, r3, r4, lr}^ │ │ │ │ @ instruction: 0xf5b41506 │ │ │ │ ldmib sp, {r6, r8, r9, sl, fp, ip}^ │ │ │ │ @ instruction: 0xf0020208 │ │ │ │ addsmi r8, ip, #-1073741771 @ 0xc0000035 │ │ │ │ - blge 0xfe20c404 │ │ │ │ + blge 0xfe24c528 │ │ │ │ tstle r5, r2, lsl #20 │ │ │ │ @ instruction: 0xf43f42a9 │ │ │ │ - addmi sl, r1, #130048 @ 0x1fc00 │ │ │ │ - blge 0x200c314 │ │ │ │ - mvnsne pc, #64, 4 │ │ │ │ + addmi sl, r1, #128, 22 @ 0x20000 │ │ │ │ + blge 0x204c438 │ │ │ │ + movwcc pc, #16960 @ 0x4240 @ │ │ │ │ teqpeq r5, #192, 4 @ p-variant is OBSOLETE │ │ │ │ addeq lr, r2, #3072 @ 0xc00 │ │ │ │ movwcs sl, #2310 @ 0x906 │ │ │ │ @ instruction: 0xf8d24630 │ │ │ │ @ instruction: 0xf7fe28e0 │ │ │ │ - @ instruction: 0xf7fffbdf │ │ │ │ - @ instruction: 0xf44fbb6e │ │ │ │ + @ instruction: 0xf7fffbe1 │ │ │ │ + @ instruction: 0xf44fbb6f │ │ │ │ vsubl.s8 , d1, d16 │ │ │ │ addsmi r0, r3, #805306371 @ 0x30000003 │ │ │ │ sbcshi pc, r7, #2 │ │ │ │ orrhi pc, r0, #0, 4 │ │ │ │ vsubl.s8 q9, d17, d0 │ │ │ │ addsmi r0, r3, #805306371 @ 0x30000003 │ │ │ │ rschi pc, sp, #2 │ │ │ │ @@ -195517,40 +195592,40 @@ │ │ │ │ @ instruction: 0xf0024293 │ │ │ │ andcs r8, r0, #1711276032 @ 0x66000000 │ │ │ │ eorseq pc, r3, #268435468 @ 0x1000000c │ │ │ │ @ instruction: 0xf0024293 │ │ │ │ vst3.16 {d24-d26}, [pc], r3 │ │ │ │ vrshr.s64 q11, q0, #63 │ │ │ │ addsmi r0, r3, #536870915 @ 0x20000003 │ │ │ │ - blge 0x130c47c │ │ │ │ + blge 0x134c5a0 │ │ │ │ @ instruction: 0x46306d33 │ │ │ │ @ instruction: 0x2098f8d3 │ │ │ │ svcvs 0x0070f412 │ │ │ │ - blge 0x110c38c │ │ │ │ + blge 0x114c4b0 │ │ │ │ @ instruction: 0xf413685b │ │ │ │ @ instruction: 0xf43f6f60 │ │ │ │ - strls sl, [r9, #-2875] @ 0xfffff4c5 │ │ │ │ + strls sl, [r9, #-2876] @ 0xfffff4c4 │ │ │ │ strmi pc, [r1, #964] @ 0x3c4 │ │ │ │ - rscsne pc, r4, #64, 4 │ │ │ │ + andcc pc, r4, #64, 4 │ │ │ │ eorseq pc, r5, #192, 4 │ │ │ │ addeq lr, r5, #2048 @ 0x800 │ │ │ │ vldmiami r4, {s29-s107} │ │ │ │ stmiaeq r5!, {r3, r8, sl, ip, pc} │ │ │ │ cdpcc 3, 4, cr15, cr2, cr4, {6} │ │ │ │ @ instruction: 0xf0052300 │ │ │ │ @ instruction: 0xf8d20508 │ │ │ │ stmdbge r6, {r3, r4, r5, r6, r7, r8, r9, sl, fp, sp} │ │ │ │ stceq 0, cr15, [r8], {12} │ │ │ │ strbeq pc, [r2], #-964 @ 0xfffffc3c @ │ │ │ │ @ instruction: 0x0c0eea4c │ │ │ │ stmib sp, {r2, r3, r5, r8, r9, lr}^ │ │ │ │ @ instruction: 0xf8cd330a │ │ │ │ strls ip, [r7], #-24 @ 0xffffffe8 │ │ │ │ - stc2 7, cr15, [ip], #-1012 @ 0xfffffc0c │ │ │ │ - bllt 0x6cd2e0 │ │ │ │ + stc2 7, cr15, [lr], #-1012 @ 0xfffffc0c │ │ │ │ + bllt 0x70d404 │ │ │ │ bicvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ movweq pc, #705 @ 0x2c1 @ │ │ │ │ @ instruction: 0xf001429d │ │ │ │ vmin.s8 q4, q0, │ │ │ │ vst2.16 {d24-d27}, [pc :128], r4 │ │ │ │ vsubw.s8 q11, , d0 │ │ │ │ addsmi r0, sp, #0, 6 │ │ │ │ @@ -195558,27 +195633,27 @@ │ │ │ │ strhi pc, [r8, #513]! @ 0x201 │ │ │ │ orrvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ movweq pc, #705 @ 0x2c1 @ │ │ │ │ @ instruction: 0xf001429d │ │ │ │ vst1.16 {d24-d26}, [pc :128], r1 │ │ │ │ vsubw.s8 , , d0 │ │ │ │ addsmi r0, sp, #0, 6 │ │ │ │ - bge 0xffe8c520 │ │ │ │ + bge 0xffecc644 │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #41728 @ 0xa300 │ │ │ │ @ instruction: 0xf7fc930b │ │ │ │ - stmdals r9, {r0, r5, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ - rscsne pc, r4, #64, 4 │ │ │ │ + stmdals r9, {r0, r1, r2, r5, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ + andcc pc, r4, #64, 4 │ │ │ │ eorseq pc, r5, #192, 4 │ │ │ │ stmdbge r6, {r8, r9, sp} │ │ │ │ addeq lr, r0, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf8d24630 │ │ │ │ @ instruction: 0xf7fe2d88 │ │ │ │ - @ instruction: 0xf7fffb51 │ │ │ │ - vst1.64 {d27-d28}, [pc :128], r0 │ │ │ │ + @ instruction: 0xf7fffb53 │ │ │ │ + vst1.64 {d27-d28}, [pc :128], r1 │ │ │ │ vsubw.s8 q11, , d16 │ │ │ │ addsmi r0, sp, #0, 6 │ │ │ │ strbhi pc, [r2], #1 @ │ │ │ │ movvs pc, #1325400064 @ 0x4f000000 │ │ │ │ movweq pc, #705 @ 0x2c1 @ │ │ │ │ vqsub.s8 d4, d16, d13 │ │ │ │ vst2.16 {d24-d27}, [pc :64], r9 │ │ │ │ @@ -195587,214 +195662,214 @@ │ │ │ │ mvnshi pc, #1 │ │ │ │ orrvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ movweq pc, #705 @ 0x2c1 @ │ │ │ │ @ instruction: 0xf001429d │ │ │ │ vst2. {d24-d27}, [pc :64], r7 │ │ │ │ vsubw.s8 , , d0 │ │ │ │ addsmi r0, sp, #0, 6 │ │ │ │ - bge 0xff00c594 │ │ │ │ + bge 0xff04c6b8 │ │ │ │ movtne pc, #1044 @ 0x414 @ │ │ │ │ - bge 0xfef0c59c │ │ │ │ + bge 0xfef4c6c0 │ │ │ │ vldmiami r4, {s29-s107} │ │ │ │ cdpcc 3, 4, cr15, cr2, cr4, {6} │ │ │ │ @ instruction: 0xf00c0922 │ │ │ │ - b 0x13d23d0 │ │ │ │ + b 0x13d24f4 │ │ │ │ stmiaeq r5!, {r1, r2, r3, sl, fp} │ │ │ │ andeq pc, r8, #2 │ │ │ │ andsgt pc, r8, sp, asr #17 │ │ │ │ mcrreq 3, 12, pc, r2, cr4 @ │ │ │ │ strbmi pc, [r2], #-964 @ 0xfffffc3c @ │ │ │ │ movwls r4, #37652 @ 0x9314 │ │ │ │ movwcs sl, #2310 @ 0x906 │ │ │ │ stmib sp, {r4, r5, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf005330a │ │ │ │ @ instruction: 0xf6490508 │ │ │ │ vsubw.s8 , q0, d1 │ │ │ │ @ instruction: 0xf6450306 │ │ │ │ - vmvn.i32 d16, #2304 @ 0x00000900 │ │ │ │ - b 0x120fc18 │ │ │ │ + vsubl.s8 , d0, d1 │ │ │ │ + b 0x120fd3c │ │ │ │ strls r0, [r8], #-1292 @ 0xfffffaf4 │ │ │ │ @ instruction: 0xf7fe9507 │ │ │ │ - @ instruction: 0xf7fffaff │ │ │ │ - @ instruction: 0xf5b2ba8e │ │ │ │ + @ instruction: 0xf7fffb01 │ │ │ │ + @ instruction: 0xf5b2ba8f │ │ │ │ @ instruction: 0xf0000f10 │ │ │ │ addsmi r8, sl, #176, 6 @ 0xc0000002 │ │ │ │ - bge 0xfe28c600 │ │ │ │ + bge 0xfe2cc724 │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ - @ instruction: 0xf862f7fc │ │ │ │ + @ instruction: 0xf834f7fc │ │ │ │ andcc lr, r6, #3620864 @ 0x374000 │ │ │ │ @ instruction: 0xf43f429a │ │ │ │ - ldmib sp, {r0, r2, r3, r4, r5, r6, r9, fp, sp, pc}^ │ │ │ │ + ldmib sp, {r1, r2, r3, r4, r5, r6, r9, fp, sp, pc}^ │ │ │ │ vhadd.s8 d17, d0, d10 │ │ │ │ - vrsra.s64 , q10, #64 │ │ │ │ - bls 0x3100f8 │ │ │ │ + vsubw.s8 , q0, d4 │ │ │ │ + bls 0x31021c │ │ │ │ streq lr, [r0], #2817 @ 0xb01 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ addeq lr, r4, #2048 @ 0x800 │ │ │ │ orreq lr, r2, #3072 @ 0xc00 │ │ │ │ orrcs pc, r0, #13828096 @ 0xd30000 │ │ │ │ - blx 0xfed8d436 │ │ │ │ - blt 0x1b4d43c │ │ │ │ + blx 0xfee0d55a │ │ │ │ + blt 0x1b8d560 │ │ │ │ @ instruction: 0xf10002e5 │ │ │ │ @ instruction: 0xf414849f │ │ │ │ @ instruction: 0xf0402300 │ │ │ │ - bleq 0xa30608 │ │ │ │ + bleq 0xa3072c │ │ │ │ stmib sp, {r1, r5, r6, r8, sl, fp}^ │ │ │ │ @ instruction: 0xf005330a │ │ │ │ @ instruction: 0xf0040570 │ │ │ │ @ instruction: 0xf002030f │ │ │ │ tstmi sp, #128, 4 │ │ │ │ rsbmi r0, sl, r3, ror #25 │ │ │ │ andls sl, r7, #98304 @ 0x18000 │ │ │ │ vmvn.i32 d20, #-1073741824 @ 0xc0000000 │ │ │ │ @ instruction: 0xf0032203 │ │ │ │ andls r0, r8, #8, 6 @ 0x20000000 │ │ │ │ subne pc, r0, #196, 6 @ 0x10000003 │ │ │ │ strbcc pc, [r2], #-964 @ 0xfffffc3c @ │ │ │ │ @ instruction: 0x43239209 │ │ │ │ @ instruction: 0xf7fe9306 │ │ │ │ - @ instruction: 0xf7fffe47 │ │ │ │ - vldmdbvs r3!, {s22-s87} │ │ │ │ + @ instruction: 0xf7fffe49 │ │ │ │ + vldmdbvs r3!, {s22-s88} │ │ │ │ @ instruction: 0xf8d34630 │ │ │ │ @ instruction: 0xf4122098 │ │ │ │ @ instruction: 0xf43f6f70 │ │ │ │ - ldmdavs fp, {r0, r3, r4, r5, r9, fp, sp, pc}^ │ │ │ │ + ldmdavs fp, {r1, r3, r4, r5, r9, fp, sp, pc}^ │ │ │ │ svcvs 0x0060f413 │ │ │ │ - bge 0xe0c5a4 │ │ │ │ - mvnsne pc, #64, 4 │ │ │ │ + bge 0xe4c6c8 │ │ │ │ + movwcc pc, #16960 @ 0x4240 @ │ │ │ │ teqpeq r5, #192, 4 @ p-variant is OBSOLETE │ │ │ │ addeq lr, r1, #3072 @ 0xc00 │ │ │ │ stmdbge r6, {r8, r9, sp} │ │ │ │ rsbscs pc, r0, #13762560 @ 0xd20000 │ │ │ │ - blx 0xfe70d4b8 │ │ │ │ - blt 0xacd4c0 │ │ │ │ + blx 0xfe78d5dc │ │ │ │ + blt 0xb0d5e4 │ │ │ │ @ instruction: 0xf3c40923 │ │ │ │ @ instruction: 0xf0034142 │ │ │ │ @ instruction: 0xf4140308 │ │ │ │ - b 0x11946f4 │ │ │ │ + b 0x1194818 │ │ │ │ @ instruction: 0xf0000301 │ │ │ │ @ instruction: 0xf5b48631 │ │ │ │ @ instruction: 0xf47f1f80 │ │ │ │ - addsmi sl, r3, #94208 @ 0x17000 │ │ │ │ - bge 0x60c5e4 │ │ │ │ + addsmi sl, r3, #24, 20 @ 0x18000 │ │ │ │ + bge 0x64c708 │ │ │ │ movwcs lr, #27085 @ 0x69cd │ │ │ │ - rscsne pc, r4, #64, 4 │ │ │ │ + andcc pc, r4, #64, 4 │ │ │ │ eorseq pc, r5, #192, 4 │ │ │ │ - bl 0x173518 │ │ │ │ + bl 0x17363c │ │ │ │ stmdbge r6, {r2, r3, r7, r9} │ │ │ │ movwcs r4, #9776 @ 0x2630 │ │ │ │ @ instruction: 0xce09e9cd │ │ │ │ strcs pc, [r8, #2258] @ 0x8d2 │ │ │ │ @ instruction: 0xf7fd950b │ │ │ │ - @ instruction: 0xf7fff86d │ │ │ │ - stmdbeq r2!, {r9, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7fff86f │ │ │ │ + stmdbeq r2!, {r0, r9, fp, ip, sp, pc} │ │ │ │ smlalbtmi pc, r2, r4, r3 @ │ │ │ │ andeq pc, r8, #2 │ │ │ │ cdppl 3, 4, cr15, cr0, cr4, {6} │ │ │ │ vsubw.u8 q10, q2, d10 │ │ │ │ @ instruction: 0xf41451c0 │ │ │ │ @ instruction: 0xf0001488 │ │ │ │ @ instruction: 0xf5b485f2 │ │ │ │ @ instruction: 0xf47f1f80 │ │ │ │ - addsmi sl, sl, #3883008 @ 0x3b4000 │ │ │ │ - stmibge sl!, {r0, r1, r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ + addsmi sl, sl, #3899392 @ 0x3b8000 │ │ │ │ + stmibge fp!, {r0, r1, r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ andcc lr, r6, #3358720 @ 0x334000 │ │ │ │ - rscsne pc, r4, #64, 4 │ │ │ │ + andcc pc, r4, #64, 4 │ │ │ │ eorseq pc, r5, #192, 4 │ │ │ │ - bl 0x17396c │ │ │ │ + bl 0x173a90 │ │ │ │ stmdbge r6, {r1, r2, r3, r7, r9} │ │ │ │ movwcs r4, #13872 @ 0x3630 │ │ │ │ @ instruction: 0xec09e9cd │ │ │ │ ldrcs pc, [r8, #2258] @ 0x8d2 │ │ │ │ @ instruction: 0xf7fd950b │ │ │ │ - @ instruction: 0xf7fff843 │ │ │ │ - bl 0x17dcc0 │ │ │ │ + @ instruction: 0xf7fff845 │ │ │ │ + bl 0x17dde8 │ │ │ │ strls r0, [r8, #-577] @ 0xfffffdbf │ │ │ │ - ldrbne pc, [r4, #576]! @ 0x240 @ │ │ │ │ + strcc pc, [r4, #-576] @ 0xfffffdc0 │ │ │ │ ldreq pc, [r5, #-704]! @ 0xfffffd40 │ │ │ │ streq lr, [r2, #2821] @ 0xb05 │ │ │ │ andgt lr, r6, sp, asr #19 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ ldrcs pc, [r0], #-2261 @ 0xfffff72b │ │ │ │ strls r2, [ip, #-1282] @ 0xfffffafe │ │ │ │ strls r2, [r9, #-1281] @ 0xfffffaff │ │ │ │ strbpl pc, [r0, #964] @ 0x3c4 @ │ │ │ │ strbpl pc, [r0], #-964 @ 0xfffffc3c @ │ │ │ │ strls r9, [fp], #-1290 @ 0xfffffaf6 │ │ │ │ - blx 0xffa0d592 │ │ │ │ - ldmiblt r9!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + blx 0xffa8d6b6 │ │ │ │ + ldmiblt sl!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ addpl pc, r4, #1325400064 @ 0x4f000000 │ │ │ │ andeq pc, r0, #268435468 @ 0x1000000c │ │ │ │ @ instruction: 0xf0014293 │ │ │ │ vabd.s8 d8, d0, d10 │ │ │ │ addcs r8, r0, #914358272 @ 0x36800000 │ │ │ │ andeq pc, r0, #268435468 @ 0x1000000c │ │ │ │ @ instruction: 0xf0014293 │ │ │ │ @ instruction: 0xf1b38721 │ │ │ │ @ instruction: 0xf0012f10 │ │ │ │ @ instruction: 0xf1b386c0 │ │ │ │ @ instruction: 0xf47f5f80 │ │ │ │ - andcs sl, r1, #2637824 @ 0x284000 │ │ │ │ + andcs sl, r1, #2654208 @ 0x288000 │ │ │ │ andseq pc, r0, #192, 4 │ │ │ │ movweq lr, #10756 @ 0x2a04 │ │ │ │ svcne 0x0080f5b3 │ │ │ │ andhi pc, sl, r4 │ │ │ │ @ instruction: 0xf0034293 │ │ │ │ - blcs 0xf10a8 │ │ │ │ + blcs 0xf11cc │ │ │ │ ldrbthi pc, [r9], r3 @ │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #41728 @ 0xa300 │ │ │ │ @ instruction: 0xf7fc930b │ │ │ │ - msreq CPSR_x, #3686400 @ 0x384000 │ │ │ │ - stmibge r8, {r0, r1, r2, r3, r4, r5, r6, r8, sl, ip, sp, lr, pc} │ │ │ │ + msreq CPSR_x, #3784704 @ 0x39c000 │ │ │ │ + stmibge r9, {r0, r1, r2, r3, r4, r5, r6, r8, sl, ip, sp, lr, pc} │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - mcr2 7, 4, pc, cr8, cr13, {7} @ │ │ │ │ - stmiblt r3, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + mcr2 7, 4, pc, cr10, cr13, {7} @ │ │ │ │ + stmiblt r4, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ rscsvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ eorseq pc, r1, #268435468 @ 0x1000000c │ │ │ │ @ instruction: 0xf0024293 │ │ │ │ vqadd.s8 d8, d0, d31 │ │ │ │ vst3. {d24-d26}, [pc :128], r2 │ │ │ │ vmlal.s , d1, d0[4] │ │ │ │ addsmi r0, r3, #268435459 @ 0x10000003 │ │ │ │ cmpphi r1, r2 @ p-variant is OBSOLETE │ │ │ │ rscvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ eorseq pc, r1, #268435468 @ 0x1000000c │ │ │ │ @ instruction: 0xf0024293 │ │ │ │ vst4.8 {d24,d26,d28,d30}, [pc :64], r8 │ │ │ │ vmlal.s , d1, d0[0] │ │ │ │ addsmi r0, r3, #268435459 @ 0x10000003 │ │ │ │ - stmdbge r4!, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ + stmdbge r5!, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ vabal.u8 , d4, d9 │ │ │ │ vrshl.s8 d20, d1, d16 │ │ │ │ - vrshr.s64 , q10, #64 │ │ │ │ - bl 0x14ff2c │ │ │ │ - b 0x1490070 │ │ │ │ + vsubl.s8 , d0, d4 │ │ │ │ + bl 0x150050 │ │ │ │ + b 0x1490194 │ │ │ │ strls r4, [r8, #-3284] @ 0xfffff32c │ │ │ │ vmlal.u8 q8, d20, d21 │ │ │ │ movwcs r3, #3650 @ 0xe42 │ │ │ │ streq pc, [r8, #-5] │ │ │ │ movwcc lr, #43469 @ 0xa9cd │ │ │ │ svccs 0x0078f8d2 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ stceq 0, cr15, [r8], {12} │ │ │ │ strbeq pc, [r2], #-964 @ 0xfffffc3c @ │ │ │ │ @ instruction: 0x53b5f649 │ │ │ │ movweq pc, #25280 @ 0x62c0 @ │ │ │ │ @ instruction: 0x0c0eea4c │ │ │ │ @ instruction: 0xf8cd432c │ │ │ │ strls ip, [r7], #-24 @ 0xffffffe8 │ │ │ │ - blx 0x150d68c │ │ │ │ - ldmdblt fp!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + blx 0x158d7b0 │ │ │ │ + ldmdblt ip!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ svccc 0x0088f5b3 │ │ │ │ bichi pc, r5, r1 │ │ │ │ @ instruction: 0xf0014293 │ │ │ │ @ instruction: 0xf1b38180 │ │ │ │ @ instruction: 0xf47f1f01 │ │ │ │ - orrcs sl, r0, pc, lsr #18 │ │ │ │ + orrcs sl, r0, r0, lsr r9 │ │ │ │ teqpeq lr, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ andeq lr, r1, #4, 20 @ 0x4000 │ │ │ │ orrpl pc, r0, #20 │ │ │ │ ldrhi pc, [pc], r2, asr #32 │ │ │ │ svcne 0x0078f5b2 │ │ │ │ strbhi pc, [r6, -r3] @ │ │ │ │ @ instruction: 0xf003428a │ │ │ │ @@ -195808,307 +195883,307 @@ │ │ │ │ eorseq pc, r0, r0, asr #5 │ │ │ │ tsteq r2, r4, lsl #20 │ │ │ │ @ instruction: 0xf0044281 │ │ │ │ @ instruction: 0xf5b180d0 │ │ │ │ @ instruction: 0xf0041f48 │ │ │ │ addsmi r8, r1, #186 @ 0xba │ │ │ │ ldrbhi pc, [ip], #-3 @ │ │ │ │ - ldrbne pc, [r4, #576]! @ 0x240 @ │ │ │ │ + strcc pc, [r4, #-576] @ 0xfffffdc0 │ │ │ │ ldreq pc, [r5, #-704]! @ 0xfffffd40 │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #41728 @ 0xa300 │ │ │ │ @ instruction: 0xf7fc930b │ │ │ │ - bls 0x34dacc │ │ │ │ + bls 0x34dc08 │ │ │ │ stmdbge r6, {r8, r9, sp} │ │ │ │ - bl 0x220fe8 │ │ │ │ + bl 0x22110c │ │ │ │ @ instruction: 0xf8d20282 │ │ │ │ @ instruction: 0xf7fe26c0 │ │ │ │ - @ instruction: 0xf7fff95f │ │ │ │ - @ instruction: 0xf5b3b8ee │ │ │ │ + @ instruction: 0xf7fff961 │ │ │ │ + @ instruction: 0xf5b3b8ef │ │ │ │ @ instruction: 0xf0013f88 │ │ │ │ vst4. {d24-d27}, [pc :128], r8 │ │ │ │ vsubl.s8 , d16, d1 │ │ │ │ addsmi r0, r3, #268435456 @ 0x10000000 │ │ │ │ addhi pc, lr, r1 │ │ │ │ vsubl.s8 q9, d0, d16 │ │ │ │ addsmi r0, r3, #268435456 @ 0x10000000 │ │ │ │ - ldmge ip, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ + ldmge sp, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ movtne pc, #1028 @ 0x404 @ │ │ │ │ svcne 0x0040f5b3 │ │ │ │ andhi pc, r5, #3 │ │ │ │ - ldrbne pc, [r4, #576]! @ 0x240 @ │ │ │ │ + strcc pc, [r4, #-576] @ 0xfffffdc0 │ │ │ │ ldreq pc, [r5, #-704]! @ 0xfffffd40 │ │ │ │ @ instruction: 0xf3c40923 │ │ │ │ stcleq 1, cr4, [r2], #264 @ 0x108 │ │ │ │ movweq pc, #32771 @ 0x8003 @ │ │ │ │ andeq pc, r8, #2 │ │ │ │ vsubw.u8 q10, q2, d11 │ │ │ │ @ instruction: 0xf0043142 │ │ │ │ movwmi r0, #40975 @ 0xa00f │ │ │ │ smlabtpl r1, r4, r3, pc @ │ │ │ │ @ instruction: 0xf10200e4 │ │ │ │ - bl 0x23064c │ │ │ │ + bl 0x230770 │ │ │ │ stmib sp, {r0, r7, r8, sl}^ │ │ │ │ andls r2, r8, r6, lsl #6 │ │ │ │ tstls r9, r0, lsr r6 │ │ │ │ @ instruction: 0xf8d5a906 │ │ │ │ movwcs r2, #2064 @ 0x810 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ - stc2l 7, cr15, [r0, #-1016]! @ 0xfffffc08 │ │ │ │ - stmialt pc!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} @ │ │ │ │ + stc2l 7, cr15, [r2, #-1016]! @ 0xfffffc08 │ │ │ │ + ldmlt r0!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ svccc 0x0088f5b3 │ │ │ │ cmpphi fp, r1 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf0014293 │ │ │ │ eorcs r8, r0, #27 │ │ │ │ andeq pc, r1, #192, 4 │ │ │ │ @ instruction: 0xf47f4293 │ │ │ │ - rsceq sl, r7, r1, lsr #17 │ │ │ │ + rsceq sl, r7, r2, lsr #17 │ │ │ │ teqphi r9, #-1073741824 @ p-variant is OBSOLETE @ 0xc0000000 │ │ │ │ movweq pc, #57348 @ 0xe004 @ │ │ │ │ @ instruction: 0xf0032b0e │ │ │ │ stmdage r6, {r1, r2, r3, r4, r5, pc} │ │ │ │ strls r4, [fp, #-1569] @ 0xfffff9df │ │ │ │ - mrc2 7, 4, pc, cr14, cr11, {7} │ │ │ │ + mcr2 7, 3, pc, cr14, cr11, {7} @ │ │ │ │ @ instruction: 0x46306d33 │ │ │ │ @ instruction: 0x2098f8d3 │ │ │ │ svcvs 0x0070f412 │ │ │ │ - stmge ip, {r0, r1, r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ + stmge sp, {r0, r1, r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf413685b │ │ │ │ @ instruction: 0xf43f6f70 │ │ │ │ - blls 0x279a20 │ │ │ │ + blls 0x279b48 │ │ │ │ @ instruction: 0xf73f2b07 │ │ │ │ - bls 0x339a18 │ │ │ │ - mvnsne pc, #64, 4 │ │ │ │ + bls 0x339b40 │ │ │ │ + movwcc pc, #16960 @ 0x4240 @ │ │ │ │ teqpeq r5, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - bl 0x1b9c30 │ │ │ │ + bl 0x1b9d54 │ │ │ │ @ instruction: 0xf8d30382 │ │ │ │ @ instruction: 0xf7fc2ad0 │ │ │ │ - @ instruction: 0xf7fffced │ │ │ │ - ldcvs 8, cr11, [r3, #-472]! @ 0xfffffe28 │ │ │ │ + @ instruction: 0xf7fffcef │ │ │ │ + ldcvs 8, cr11, [r3, #-476]! @ 0xfffffe24 │ │ │ │ @ instruction: 0xf8d34630 │ │ │ │ @ instruction: 0xf4122098 │ │ │ │ @ instruction: 0xf43f6f70 │ │ │ │ - ldmdavs fp, {r0, r2, r3, r5, r6, fp, sp, pc}^ │ │ │ │ + ldmdavs fp, {r1, r2, r3, r5, r6, fp, sp, pc}^ │ │ │ │ svcvs 0x0060f413 │ │ │ │ - stmdage r8!, {r0, r1, r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ - mvnsne pc, #64, 4 │ │ │ │ + stmdage r9!, {r0, r1, r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ + movwcc pc, #16960 @ 0x4240 @ │ │ │ │ teqpeq r5, #192, 4 @ p-variant is OBSOLETE │ │ │ │ addeq lr, r1, #3072 @ 0xc00 │ │ │ │ stmdbge r6, {r8, r9, sp} │ │ │ │ ldrbcs pc, [r0, #-2258]! @ 0xfffff72e @ │ │ │ │ - @ instruction: 0xf8ccf7fe │ │ │ │ - ldmdalt fp, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + @ instruction: 0xf8cef7fe │ │ │ │ + ldmdalt ip, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0x46306d33 │ │ │ │ @ instruction: 0x2098f8d3 │ │ │ │ svcvs 0x0070f412 │ │ │ │ - ldmdage r2, {r0, r1, r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ + ldmdage r3, {r0, r1, r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf413685b │ │ │ │ @ instruction: 0xf43f6f60 │ │ │ │ - vadd.i8 q13, q0, │ │ │ │ - vrsra.s64 , q10, #64 │ │ │ │ - bl 0x190554 │ │ │ │ + vadd.i8 q13, q0, q7 │ │ │ │ + vsubw.s8 , q0, d4 │ │ │ │ + bl 0x190678 │ │ │ │ movwcs r0, #641 @ 0x281 │ │ │ │ @ instruction: 0xf8d2a906 │ │ │ │ @ instruction: 0xf7fe2560 │ │ │ │ - @ instruction: 0xf7fff8b1 │ │ │ │ - vmul.i , q2, d0[0] │ │ │ │ + @ instruction: 0xf7fff8b3 │ │ │ │ + vmul.i , q2, d1[0] │ │ │ │ movwls r5, #38080 @ 0x94c0 │ │ │ │ stmib sp, {r0, r8, r9, sp}^ │ │ │ │ vcgt.s8 d20, d0, d10 │ │ │ │ - vrsra.s64 , q10, #64 │ │ │ │ - bl 0x19057c │ │ │ │ + vsubw.s8 , q0, d4 │ │ │ │ + bl 0x1906a0 │ │ │ │ stmib sp, {r0, r2, r7, r8, r9}^ │ │ │ │ ldrtmi ip, [r0], -r6, lsl #2 │ │ │ │ @ instruction: 0xf8cda906 │ │ │ │ @ instruction: 0xf8d3e020 │ │ │ │ movwcs r2, #9280 @ 0x2440 │ │ │ │ @ instruction: 0xf7fd930c │ │ │ │ - @ instruction: 0xf7fffa51 │ │ │ │ - vmlal.u8 , d4, d22 │ │ │ │ + @ instruction: 0xf7fffa53 │ │ │ │ + vmlal.u8 , d4, d23 │ │ │ │ stmib sp, {r6, r7, sl, ip, lr}^ │ │ │ │ vshl.s8 d19, d9, d0 │ │ │ │ - vrsra.s64 , q10, #64 │ │ │ │ - bl 0x1905ac │ │ │ │ + vsubw.s8 , q0, d4 │ │ │ │ + bl 0x1906d0 │ │ │ │ stmib sp, {r0, r2, r7, r8, r9}^ │ │ │ │ ldrtmi ip, [r0], -r6, lsl #2 │ │ │ │ @ instruction: 0xf8cda906 │ │ │ │ @ instruction: 0xf8d3e020 │ │ │ │ movwcs r2, #5176 @ 0x1438 │ │ │ │ movwcc lr, #47565 @ 0xb9cd │ │ │ │ - blx 0xf0d8e8 │ │ │ │ - stmdalt sp, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + blx 0xf8da0c │ │ │ │ + stmdalt lr, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ svcvs 0x0030f5b5 │ │ │ │ movwhi pc, #53249 @ 0xd001 @ │ │ │ │ rsbshi pc, pc, #268435456 @ 0x10000000 │ │ │ │ svcvs 0x00e0f5b5 │ │ │ │ - strbhi pc, [pc], #-1 @ 0xcf90c @ │ │ │ │ + strbhi pc, [pc], #-1 @ 0xcfa30 @ │ │ │ │ svcvs 0x0000f5b5 │ │ │ │ - svcge 0x00fef47e │ │ │ │ + svcge 0x00fff47e │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #41728 @ 0xa300 │ │ │ │ @ instruction: 0xf7fb930b │ │ │ │ - bls 0x34f8c8 │ │ │ │ - mvnsne pc, #64, 4 │ │ │ │ + bls 0x34fa04 │ │ │ │ + movwcc pc, #16960 @ 0x4240 @ │ │ │ │ teqpeq r5, #192, 4 @ p-variant is OBSOLETE │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ addeq lr, r2, #3072 @ 0xc00 │ │ │ │ bicsvs pc, r5, #-1879048188 @ 0x90000004 │ │ │ │ movweq pc, #25280 @ 0x62c0 @ │ │ │ │ stccs 8, cr15, [r8, #-840]! @ 0xfffffcb8 │ │ │ │ - @ instruction: 0xf856f7fe │ │ │ │ - svclt 0x00e5f7fe │ │ │ │ + @ instruction: 0xf858f7fe │ │ │ │ + svclt 0x00e6f7fe │ │ │ │ sbcsvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ eorseq pc, r3, #268435468 @ 0x1000000c │ │ │ │ @ instruction: 0xf0024293 │ │ │ │ vrhadd.s8 d8, d16, d18 │ │ │ │ vst3.32 {d24,d26,d28}, [pc :64], r4 │ │ │ │ vmlal.s , d1, d0[4] │ │ │ │ addsmi r0, r3, #805306371 @ 0x30000003 │ │ │ │ cmpphi r9, r2 @ p-variant is OBSOLETE │ │ │ │ sbcvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ eorseq pc, r3, #268435468 @ 0x1000000c │ │ │ │ @ instruction: 0xf0024293 │ │ │ │ vst4.8 {d24,d26,d28,d30}, [pc :64], r0 │ │ │ │ vmlal.s , d1, d0[0] │ │ │ │ addsmi r0, r3, #805306371 @ 0x30000003 │ │ │ │ - svcge 0x00c6f47e │ │ │ │ + svcge 0x00c7f47e │ │ │ │ stcleq 5, cr9, [r5], #36 @ 0x24 │ │ │ │ mcrrcc 3, 12, pc, r2, cr4 @ │ │ │ │ @ instruction: 0xf00508a2 │ │ │ │ @ instruction: 0xf0020508 │ │ │ │ - b 0x12101b8 │ │ │ │ + b 0x12102dc │ │ │ │ strls r0, [r6, #-1292] @ 0xfffffaf4 │ │ │ │ strbeq pc, [r2, #-964] @ 0xfffffc3c @ │ │ │ │ @ instruction: 0x432a2300 │ │ │ │ andls sl, r7, #98304 @ 0x18000 │ │ │ │ andcs r4, r2, #48, 12 @ 0x3000000 │ │ │ │ strmi pc, [r1], #964 @ 0x3c4 │ │ │ │ movwcc lr, #43469 @ 0xa9cd │ │ │ │ @ instruction: 0xf7fd9408 │ │ │ │ - @ instruction: 0xf7fef947 │ │ │ │ - @ instruction: 0xf44fbfaa │ │ │ │ + @ instruction: 0xf7fef949 │ │ │ │ + @ instruction: 0xf44fbfab │ │ │ │ vbic.i32 d22, #4096 @ 0x00001000 │ │ │ │ addsmi r0, sp, #0, 6 │ │ │ │ adcshi pc, lr, #1 │ │ │ │ rsbhi pc, r2, #268435456 @ 0x10000000 │ │ │ │ mvnvs pc, #1325400064 @ 0x4f000000 │ │ │ │ movweq pc, #705 @ 0x2c1 @ │ │ │ │ @ instruction: 0xf001429d │ │ │ │ vst1.64 {d24-d27}, [pc], ip │ │ │ │ vsubw.s8 q11, , d0 │ │ │ │ addsmi r0, sp, #0, 6 │ │ │ │ - svcge 0x0092f47e │ │ │ │ + svcge 0x0093f47e │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #41728 @ 0xa300 │ │ │ │ @ instruction: 0xf7fb930b │ │ │ │ - bls 0x34f7f0 │ │ │ │ - mvnsne pc, #64, 4 │ │ │ │ + bls 0x34f92c │ │ │ │ + movwcc pc, #16960 @ 0x4240 @ │ │ │ │ teqpeq r5, #192, 4 @ p-variant is OBSOLETE │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ addeq lr, r2, #3072 @ 0xc00 │ │ │ │ movtne pc, #54857 @ 0xd649 @ │ │ │ │ movweq pc, #25280 @ 0x62c0 @ │ │ │ │ ldclcs 8, cr15, [r8, #840] @ 0x348 │ │ │ │ - @ instruction: 0xffeaf7fd │ │ │ │ - svclt 0x0079f7fe │ │ │ │ + @ instruction: 0xffecf7fd │ │ │ │ + svclt 0x007af7fe │ │ │ │ cmppvs r0, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ movweq pc, #705 @ 0x2c1 @ │ │ │ │ @ instruction: 0xf001429d │ │ │ │ vst4.8 {d24,d26,d28,d30}, [pc], r8 │ │ │ │ vbic.i32 q11, #4096 @ 0x00001000 │ │ │ │ addsmi r0, sp, #0, 6 │ │ │ │ sbcshi pc, sl, r1 │ │ │ │ bicvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ movweq pc, #705 @ 0x2c1 @ │ │ │ │ @ instruction: 0xf47e429d │ │ │ │ - strtmi sl, [r1], -r3, ror #30 │ │ │ │ + strtmi sl, [r1], -r4, ror #30 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ - @ instruction: 0xff4ef7fb │ │ │ │ + @ instruction: 0xff54f7fb │ │ │ │ vpmax.s8 d25, d0, d9 │ │ │ │ - vrsra.s64 , q10, #64 │ │ │ │ + vsubw.s8 , q0, d4 │ │ │ │ stmdbge r6, {r0, r2, r4, r5, r8, r9} │ │ │ │ - bl 0x1a1328 │ │ │ │ + bl 0x1a144c │ │ │ │ @ instruction: 0xf6490282 │ │ │ │ vsubw.s8 q10, q0, d13 │ │ │ │ @ instruction: 0xf8d20306 │ │ │ │ @ instruction: 0xf7fd2ec8 │ │ │ │ - @ instruction: 0xf7feffbb │ │ │ │ - @ instruction: 0xf5b5bf4a │ │ │ │ + @ instruction: 0xf7feffbd │ │ │ │ + @ instruction: 0xf5b5bf4b │ │ │ │ @ instruction: 0xf0016f10 │ │ │ │ @ instruction: 0xf5b5816d │ │ │ │ @ instruction: 0xf0016f40 │ │ │ │ @ instruction: 0xf5b58142 │ │ │ │ @ instruction: 0xf47e6fc0 │ │ │ │ - qasxmi sl, r1, sp │ │ │ │ + qasxmi sl, r1, lr │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ - @ instruction: 0xff28f7fb │ │ │ │ + @ instruction: 0xff2ef7fb │ │ │ │ vpmax.s8 d25, d0, d9 │ │ │ │ - vrsra.s64 , q10, #64 │ │ │ │ + vsubw.s8 , q0, d4 │ │ │ │ stmdbge r6, {r0, r2, r4, r5, r8, r9} │ │ │ │ - bl 0x1a1374 │ │ │ │ + bl 0x1a1498 │ │ │ │ @ instruction: 0xf6490282 │ │ │ │ vrsra.s64 d19, d25, #64 │ │ │ │ @ instruction: 0xf8d20306 │ │ │ │ @ instruction: 0xf7fd2e48 │ │ │ │ - @ instruction: 0xf7feff95 │ │ │ │ - vmax.f32 d27, d0, d20 │ │ │ │ - vrsra.s64 , q10, #64 │ │ │ │ - bl 0x1907a8 │ │ │ │ + @ instruction: 0xf7feff97 │ │ │ │ + vmax.f32 d27, d0, d21 │ │ │ │ + vsubw.s8 , q0, d4 │ │ │ │ + bl 0x1908cc │ │ │ │ stmdbge r6, {r0, r2, r7, r8, r9} │ │ │ │ stmib sp, {r4, r5, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf8d37c0a │ │ │ │ movwcs r2, #5176 @ 0x1438 │ │ │ │ movwls r9, #37644 @ 0x930c │ │ │ │ - @ instruction: 0xf93cf7fd │ │ │ │ - svclt 0x0011f7fe │ │ │ │ + @ instruction: 0xf93ef7fd │ │ │ │ + svclt 0x0012f7fe │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ - stc2l 7, cr15, [ip], #1004 @ 0x3ec │ │ │ │ + ldc2 7, cr15, [lr], #1004 @ 0x3ec │ │ │ │ ldmib sp, {r0, r3, r9, fp, ip, pc}^ │ │ │ │ vhadd.s8 d17, d0, d10 │ │ │ │ - vrsra.s64 , q10, #64 │ │ │ │ - bl 0x1107dc │ │ │ │ + vsubw.s8 , q0, d4 │ │ │ │ + bl 0x110900 │ │ │ │ stmdbge r6, {r7, sl} │ │ │ │ - bl 0x1613d0 │ │ │ │ - bl 0x190524 │ │ │ │ + bl 0x1614f4 │ │ │ │ + bl 0x190648 │ │ │ │ @ instruction: 0xf8d30382 │ │ │ │ @ instruction: 0xf7fe2280 │ │ │ │ - @ instruction: 0xf7fef841 │ │ │ │ - @ instruction: 0xf404bef8 │ │ │ │ + @ instruction: 0xf7fef843 │ │ │ │ + @ instruction: 0xf404bef9 │ │ │ │ @ instruction: 0xf5b373f0 │ │ │ │ @ instruction: 0xf47e7f80 │ │ │ │ - @ instruction: 0xf3c4aef1 │ │ │ │ + @ instruction: 0xf3c4aef2 │ │ │ │ movwls r4, #25347 @ 0x6303 │ │ │ │ vqdmulh.s q8, q10, d3[4] │ │ │ │ stmdbge r6, {r1, r6, r8, sl, ip, sp} │ │ │ │ @ instruction: 0xf0034630 │ │ │ │ stmib sp, {r3, r8, r9}^ │ │ │ │ @ instruction: 0x432b220a │ │ │ │ andne pc, r0, #196, 6 @ 0x10000003 │ │ │ │ - streq pc, [pc], #-4 @ 0xcfb50 │ │ │ │ + streq pc, [pc], #-4 @ 0xcfc74 │ │ │ │ stmib sp, {r0, r1, r2, r9, ip, pc}^ │ │ │ │ @ instruction: 0xf7fd4308 │ │ │ │ - @ instruction: 0xf7fef99f │ │ │ │ - @ instruction: 0x4621beda │ │ │ │ + @ instruction: 0xf7fef9a1 │ │ │ │ + @ instruction: 0x4621bedb │ │ │ │ @ instruction: 0xf7fba806 │ │ │ │ - ldmib sp, {r0, r2, r4, r5, r7, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmib sp, {r0, r1, r2, r7, sl, fp, ip, sp, lr, pc}^ │ │ │ │ addsmi r3, sl, #1610612736 @ 0x60000000 │ │ │ │ - mrcge 4, 6, APSR_nzcv, cr0, cr14, {1} │ │ │ │ + mrcge 4, 6, APSR_nzcv, cr1, cr14, {1} │ │ │ │ ldrdne lr, [sl], -sp │ │ │ │ - mvnsne pc, #64, 4 │ │ │ │ + movwcc pc, #16960 @ 0x4240 @ │ │ │ │ teqpeq r5, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - bl 0x1363a4 │ │ │ │ + bl 0x1364c8 │ │ │ │ stmdbge r6, {r7, sl} │ │ │ │ - bl 0x161448 │ │ │ │ - bl 0x19059c │ │ │ │ + bl 0x16156c │ │ │ │ + bl 0x1906c0 │ │ │ │ @ instruction: 0xf8d30382 │ │ │ │ @ instruction: 0xf7fe2300 │ │ │ │ - @ instruction: 0xf7fef805 │ │ │ │ - @ instruction: 0xf44fbebc │ │ │ │ + @ instruction: 0xf7fef807 │ │ │ │ + @ instruction: 0xf44fbebd │ │ │ │ vmlal.s q11, d1, d0[0] │ │ │ │ addsmi r0, r3, #0, 4 │ │ │ │ strbhi pc, [ip, #2]! @ │ │ │ │ rscshi pc, r4, r1, lsl #4 │ │ │ │ sbcvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andeq pc, r0, #268435468 @ 0x1000000c │ │ │ │ @ instruction: 0xf0024293 │ │ │ │ @@ -196116,99 +196191,99 @@ │ │ │ │ vst2. {d24-d27}, [pc :128] │ │ │ │ vsubl.s8 q11, d17, d0 │ │ │ │ addsmi r0, r3, #0, 4 │ │ │ │ strbhi pc, [sl, #-2] @ │ │ │ │ adcvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andeq pc, r0, #268435468 @ 0x1000000c │ │ │ │ @ instruction: 0xf47e4293 │ │ │ │ - @ instruction: 0x4621ae9b │ │ │ │ + @ instruction: 0x4621ae9c │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ - @ instruction: 0xff3ef7fb │ │ │ │ + @ instruction: 0xff44f7fb │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - ldc2l 7, cr15, [r2, #1012]! @ 0x3f4 │ │ │ │ - mcrlt 7, 4, pc, cr15, cr14, {7} @ │ │ │ │ + ldc2l 7, cr15, [r4, #1012]! @ 0x3f4 │ │ │ │ + mrclt 7, 4, APSR_nzcv, cr0, cr14, {7} │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ strcs lr, [r6], #-2509 @ 0xfffff633 │ │ │ │ strpl lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ strpl lr, [sl, #-2509] @ 0xfffff633 │ │ │ │ - mrrc2 7, 15, pc, r6, cr14 @ │ │ │ │ - mcrlt 7, 4, pc, cr3, cr14, {7} @ │ │ │ │ + mrrc2 7, 15, pc, r8, cr14 @ │ │ │ │ + mcrlt 7, 4, pc, cr4, cr14, {7} @ │ │ │ │ orrpl pc, r4, #1325400064 @ 0x4f000000 │ │ │ │ movweq pc, #8896 @ 0x22c0 @ │ │ │ │ @ instruction: 0xf47e421c │ │ │ │ - @ instruction: 0xf404ae7b │ │ │ │ + @ instruction: 0xf404ae7c │ │ │ │ @ instruction: 0xf5b303e0 │ │ │ │ @ instruction: 0xf0020fe0 │ │ │ │ vst1.16 {d8-d10}, [r4 :128], lr │ │ │ │ @ instruction: 0xf5b32340 │ │ │ │ @ instruction: 0xf47e2f00 │ │ │ │ - vqrdmlah.s q13, q2, d3[7] │ │ │ │ + vmov.i64 q13, #0xffff000000000000 │ │ │ │ vsubw.u8 , q2, d0 │ │ │ │ strls r1, [fp, #-576] @ 0xfffffdc0 │ │ │ │ strpl pc, [r2, #-964] @ 0xfffffc3c │ │ │ │ andcc lr, r6, #3358720 @ 0x334000 │ │ │ │ movtcc pc, #9156 @ 0x23c4 @ │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ vsubl.u8 q9, d4, d1 │ │ │ │ - bl 0x150d5c │ │ │ │ + bl 0x150e80 │ │ │ │ subseq r0, fp, r5, asr #4 │ │ │ │ stmib sp, {r3, sl, ip, pc}^ │ │ │ │ @ instruction: 0xf7fe2309 │ │ │ │ - @ instruction: 0xf7fef989 │ │ │ │ - @ instruction: 0xf004be56 │ │ │ │ + @ instruction: 0xf7fef98b │ │ │ │ + @ instruction: 0xf004be57 │ │ │ │ @ instruction: 0xf1b35382 │ │ │ │ @ instruction: 0xf0025f80 │ │ │ │ vand q4, , │ │ │ │ - blcs 0xf07cc │ │ │ │ + blcs 0xf08f0 │ │ │ │ orrhi pc, r1, r2 │ │ │ │ movtne pc, #1028 @ 0x404 @ │ │ │ │ svcne 0x0040f5b3 │ │ │ │ - mcrge 4, 2, pc, cr4, cr14, {3} @ │ │ │ │ + mcrge 4, 2, pc, cr5, cr14, {3} @ │ │ │ │ andcc pc, r0, #196, 6 @ 0x10000003 │ │ │ │ - mvnsne pc, #64, 4 │ │ │ │ + movwcc pc, #16960 @ 0x4240 @ │ │ │ │ teqpeq r5, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - bl 0x1b44c0 │ │ │ │ + bl 0x1b45e4 │ │ │ │ vsubw.u8 q8, q10, d2 │ │ │ │ andls r1, fp, #64, 4 │ │ │ │ strls sl, [r7, #-2310] @ 0xfffff6fa │ │ │ │ @ instruction: 0xf8d34630 │ │ │ │ @ instruction: 0xf3c42b60 │ │ │ │ @ instruction: 0xf3c43342 │ │ │ │ subseq r4, fp, r2, asr #10 │ │ │ │ stmdbeq r3!, {r1, r2, r8, r9, ip, pc} │ │ │ │ strbeq pc, [r2], #-964 @ 0xfffffc3c @ │ │ │ │ movweq pc, #32771 @ 0x8003 @ │ │ │ │ stmib sp, {r0, r1, r3, r5, r8, r9, lr}^ │ │ │ │ @ instruction: 0xf7fd3408 │ │ │ │ - @ instruction: 0xf7fefde9 │ │ │ │ - stmdbge r6, {r1, r5, r9, sl, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7fefdeb │ │ │ │ + stmdbge r6, {r0, r1, r5, r9, sl, fp, ip, sp, pc} │ │ │ │ movwcs r4, #5680 @ 0x1630 │ │ │ │ stmib sp, {r1, r2, r9, ip, pc}^ │ │ │ │ stmib sp, {r0, r1, r2, r8, r9, lr}^ │ │ │ │ strls r5, [fp, #-1289] @ 0xfffffaf7 │ │ │ │ - blx 0xffb0dcde │ │ │ │ - mrclt 7, 0, APSR_nzcv, cr5, cr14, {7} │ │ │ │ + blx 0xffb8de02 │ │ │ │ + mrclt 7, 0, APSR_nzcv, cr6, cr14, {7} │ │ │ │ cdpeq 0, 0, cr15, cr1, cr15, {2} │ │ │ │ cdpeq 2, 9, cr15, cr0, cr0, {6} │ │ │ │ @ instruction: 0xf47e4573 │ │ │ │ - stmdbcs r4, {r0, r2, r3, r9, sl, fp, sp, pc} │ │ │ │ - mcrge 6, 0, pc, cr10, cr14, {1} @ │ │ │ │ - bl 0x174520 │ │ │ │ - strls r0, [r9], #-644 @ 0xfffffd7c │ │ │ │ - ldrbtne pc, [r4], #576 @ 0x240 @ │ │ │ │ - ldrteq pc, [r5], #-704 @ 0xfffffd40 @ │ │ │ │ + stmdbcs r4, {r1, r2, r3, r9, sl, fp, sp, pc} │ │ │ │ + mcrge 6, 0, pc, cr11, cr14, {1} @ │ │ │ │ + bl 0x1f4e44 │ │ │ │ + andls r0, r9, #-2113929216 @ 0x82000000 │ │ │ │ + andcc pc, r4, #64, 4 │ │ │ │ + eorseq pc, r5, #192, 4 │ │ │ │ @ instruction: 0x1c06e9cd │ │ │ │ - streq lr, [r2], #2820 @ 0xb04 │ │ │ │ + addeq lr, r4, #2048 @ 0x800 │ │ │ │ stmdbge r6, {r1, r3, ip, pc} │ │ │ │ movtcs r4, #1584 @ 0x630 │ │ │ │ - @ instruction: 0xf8d4950b │ │ │ │ + @ instruction: 0xf8d2950b │ │ │ │ @ instruction: 0xf7fc2510 │ │ │ │ - @ instruction: 0xf7fefbd7 │ │ │ │ - @ instruction: 0xf640bdf4 │ │ │ │ + @ instruction: 0xf7fefbd9 │ │ │ │ + @ instruction: 0xf640bdf5 │ │ │ │ vsubw.s8 , , d1 │ │ │ │ eormi r0, r3, r0, lsl #6 │ │ │ │ andvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andeq pc, r0, #268435468 @ 0x1000000c │ │ │ │ @ instruction: 0xf0034293 │ │ │ │ vst4.8 {d24,d26,d28,d30}, [pc :64], r4 │ │ │ │ vsubl.s8 , d1, d0 │ │ │ │ @@ -196216,799 +196291,799 @@ │ │ │ │ subhi pc, r4, #268435456 @ 0x10000000 │ │ │ │ svcvs 0x00a0f5b3 │ │ │ │ orrshi pc, r7, r3 │ │ │ │ andshi pc, r5, #536870912 @ 0x20000000 │ │ │ │ @ instruction: 0xf0032b00 │ │ │ │ @ instruction: 0xf5b3816f │ │ │ │ @ instruction: 0xf47e7f00 │ │ │ │ - @ instruction: 0x4621add3 │ │ │ │ + @ instruction: 0x4621add4 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ - mcr2 7, 1, pc, cr2, cr11, {7} @ │ │ │ │ + mcr2 7, 1, pc, cr8, cr11, {7} @ │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - stc2l 7, cr15, [r0], #-1012 @ 0xfffffc0c │ │ │ │ - stcllt 7, cr15, [r7, #1016] @ 0x3f8 │ │ │ │ + stc2l 7, cr15, [r2], #-1012 @ 0xfffffc0c │ │ │ │ + stcllt 7, cr15, [r8, #1016] @ 0x3f8 │ │ │ │ andvc pc, r1, #64, 12 @ 0x4000000 │ │ │ │ andeq pc, r0, #268435468 @ 0x1000000c │ │ │ │ vst4.8 {d20-d23}, [pc :128], r2 │ │ │ │ vaddw.s8 , , d0 │ │ │ │ addmi r0, sl, #0, 2 │ │ │ │ teqphi r9, r3 @ p-variant is OBSOLETE │ │ │ │ bichi pc, r7, r1, lsl #4 │ │ │ │ svcvs 0x00a0f5b2 │ │ │ │ sbchi pc, r7, r3 │ │ │ │ andhi pc, r2, #536870912 @ 0x20000000 │ │ │ │ @ instruction: 0xf0032a00 │ │ │ │ @ instruction: 0xf5b28177 │ │ │ │ @ instruction: 0xf47e7f00 │ │ │ │ - strtmi sl, [r1], -fp, lsr #27 │ │ │ │ + strtmi sl, [r1], -ip, lsr #27 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ - ldc2l 7, cr15, [ip, #1004] @ 0x3ec │ │ │ │ + stc2l 7, cr15, [r2, #1004]! @ 0x3ec │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - ldc2 7, cr15, [r8], #-1012 @ 0xfffffc0c │ │ │ │ - ldclt 7, cr15, [pc, #1016] @ 0xd01cc │ │ │ │ + ldc2 7, cr15, [sl], #-1012 @ 0xfffffc0c │ │ │ │ + stclt 7, cr15, [r0, #1016]! @ 0x3f8 │ │ │ │ orrpl pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ teqpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ andeq lr, r3, #4, 20 @ 0x4000 │ │ │ │ setend le │ │ │ │ @ instruction: 0xf5b283c3 │ │ │ │ @ instruction: 0xf0021f40 │ │ │ │ addsmi r8, sl, #1061158912 @ 0x3f400000 │ │ │ │ strhi pc, [r1, -r1]! │ │ │ │ strpl pc, [r0, #1044] @ 0x414 │ │ │ │ ldrhi pc, [r8, -r1, asr #32]! │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #41728 @ 0xa300 │ │ │ │ @ instruction: 0xf7fb930b │ │ │ │ - stmdals r9, {r0, r2, r4, r5, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ - rscsne pc, r4, #64, 4 │ │ │ │ + stmdals r9, {r0, r1, r3, r4, r5, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + andcc pc, r4, #64, 4 │ │ │ │ eorseq pc, r5, #192, 4 │ │ │ │ stmdbge r6, {r0, r1, r3, r5, r9, sl, lr} │ │ │ │ addeq lr, r0, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf8d24630 │ │ │ │ @ instruction: 0xf7fd2890 │ │ │ │ - @ instruction: 0xf7fefde5 │ │ │ │ - @ instruction: 0xf5b3bd74 │ │ │ │ + @ instruction: 0xf7fefde7 │ │ │ │ + @ instruction: 0xf5b3bd75 │ │ │ │ @ instruction: 0xf0010fe0 │ │ │ │ vcgt.s8 d24, d0, d21 │ │ │ │ - vshl.s64 , q10, #0 │ │ │ │ + vabal.s8 , d0, d4 │ │ │ │ @ instruction: 0x46210535 │ │ │ │ @ instruction: 0xf7fba806 │ │ │ │ - bls 0x30e9e0 │ │ │ │ + bls 0x30ea44 │ │ │ │ stmdbge r6, {r0, r1, r3, r8, r9, fp, ip, pc} │ │ │ │ - bl 0x1a170c │ │ │ │ - bl 0x210b58 │ │ │ │ + bl 0x1a1830 │ │ │ │ + bl 0x210c7c │ │ │ │ @ instruction: 0xf8d30383 │ │ │ │ @ instruction: 0xf7fc2b80 │ │ │ │ - @ instruction: 0xf7fefb19 │ │ │ │ - mvneq fp, #5760 @ 0x1680 │ │ │ │ - ldclge 5, cr15, [r6, #-248] @ 0xffffff08 │ │ │ │ + @ instruction: 0xf7fefb1b │ │ │ │ + mvneq fp, #5824 @ 0x16c0 │ │ │ │ + ldclge 5, cr15, [r7, #-248] @ 0xffffff08 │ │ │ │ mvneq pc, #4, 8 @ 0x4000000 │ │ │ │ svceq 0x00e0f5b3 │ │ │ │ tstphi r1, #2 @ p-variant is OBSOLETE │ │ │ │ - ldrbne pc, [r4, #576]! @ 0x240 @ │ │ │ │ + strcc pc, [r4, #-576] @ 0xfffffdc0 │ │ │ │ ldreq pc, [r5, #-704]! @ 0xfffffd40 │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ - blx 0xfe90de6c │ │ │ │ + blx 0x1d8df90 │ │ │ │ stmdbge r6, {r0, r1, r3, r8, r9, fp, ip, pc} │ │ │ │ - bl 0x221748 │ │ │ │ + bl 0x22186c │ │ │ │ @ instruction: 0xf8d30383 │ │ │ │ @ instruction: 0xf7fc2c00 │ │ │ │ - @ instruction: 0xf7fefafd │ │ │ │ - @ instruction: 0xf404bd3e │ │ │ │ + @ instruction: 0xf7fefaff │ │ │ │ + @ instruction: 0xf404bd3f │ │ │ │ @ instruction: 0xf5b303e0 │ │ │ │ @ instruction: 0xf0010fe0 │ │ │ │ vcge.s8 d24, d0, d8 │ │ │ │ - vshl.s64 , q10, #0 │ │ │ │ + vabal.s8 , d0, d4 │ │ │ │ @ instruction: 0x46210535 │ │ │ │ @ instruction: 0xf7fba806 │ │ │ │ - bls 0x30e970 │ │ │ │ + bls 0x30e9d4 │ │ │ │ stmdbge r6, {r0, r1, r3, r8, r9, fp, ip, pc} │ │ │ │ - bl 0x1a177c │ │ │ │ - bl 0x210bc8 │ │ │ │ + bl 0x1a18a0 │ │ │ │ + bl 0x210cec │ │ │ │ @ instruction: 0xf8d30383 │ │ │ │ @ instruction: 0xf7fc2be0 │ │ │ │ - @ instruction: 0xf7fefae1 │ │ │ │ - strbteq fp, [r7], #3362 @ 0xd22 │ │ │ │ + @ instruction: 0xf7fefae3 │ │ │ │ + strbteq fp, [r7], #3363 @ 0xd23 │ │ │ │ msrhi CPSR_fx, #1073741824 @ 0x40000000 │ │ │ │ @ instruction: 0xf57e00e5 │ │ │ │ - @ instruction: 0xf404ad1b │ │ │ │ + @ instruction: 0xf404ad1c │ │ │ │ @ instruction: 0xf5b31340 │ │ │ │ @ instruction: 0xf0031f40 │ │ │ │ movwcs r8, #964 @ 0x3c4 │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ @ instruction: 0xf1020624 │ │ │ │ @ instruction: 0xf7fb83c2 │ │ │ │ - bls 0x30edc8 │ │ │ │ - mvnsne pc, #64, 4 │ │ │ │ + bls 0x30ef0c │ │ │ │ + movwcc pc, #16960 @ 0x4240 @ │ │ │ │ teqpeq r5, #192, 4 @ p-variant is OBSOLETE │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ orreq lr, r2, #3072 @ 0xc00 │ │ │ │ ldmdbcs r0!, {r0, r1, r4, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ - ldc2 7, cr15, [r4, #-1008] @ 0xfffffc10 │ │ │ │ - ldcllt 7, cr15, [sp], #1016 @ 0x3f8 │ │ │ │ + ldc2 7, cr15, [r6, #-1008] @ 0xfffffc10 │ │ │ │ + ldcllt 7, cr15, [lr], #1016 @ 0x3f8 │ │ │ │ orrpl pc, r4, #4, 8 @ 0x4000000 │ │ │ │ svcpl 0x0080f5b3 │ │ │ │ rscshi pc, r3, r2 │ │ │ │ ldrhi pc, [ip], #-513 @ 0xfffffdff │ │ │ │ @ instruction: 0xf0022b00 │ │ │ │ vst4.8 {d8,d10,d12,d14}, [r4]! │ │ │ │ @ instruction: 0xf5b31340 │ │ │ │ @ instruction: 0xf0031f40 │ │ │ │ rsceq r8, r1, r4, asr #11 │ │ │ │ - stclge 5, cr15, [r8], #504 @ 0x1f8 │ │ │ │ + stclge 5, cr15, [r9], #504 @ 0x1f8 │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #41728 @ 0xa300 │ │ │ │ @ instruction: 0xf7fb930b │ │ │ │ - bls 0x30ed74 │ │ │ │ - mvnsne pc, #64, 4 │ │ │ │ + bls 0x30eeb8 │ │ │ │ + movwcc pc, #16960 @ 0x4240 @ │ │ │ │ teqpeq r5, #192, 4 @ p-variant is OBSOLETE │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ orreq lr, r2, #3072 @ 0xc00 │ │ │ │ stmdbcs r0!, {r0, r1, r4, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ - stc2l 7, cr15, [sl], #1008 @ 0x3f0 │ │ │ │ - ldcllt 7, cr15, [r3], {254} @ 0xfe │ │ │ │ + stc2l 7, cr15, [ip], #1008 @ 0x3f0 │ │ │ │ + ldcllt 7, cr15, [r4], {254} @ 0xfe │ │ │ │ adcsvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ eorseq pc, r0, #268435468 @ 0x1000000c │ │ │ │ @ instruction: 0xf0014293 │ │ │ │ vst3. {d24-d26}, [pc :256], sl │ │ │ │ vmlal.s q11, d17, d0[4] │ │ │ │ addsmi r0, r3, #48, 4 │ │ │ │ strbhi pc, [sp], #1 @ │ │ │ │ addsvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ eorseq pc, r0, #268435468 @ 0x1000000c │ │ │ │ @ instruction: 0xf47e4293 │ │ │ │ - strls sl, [r9, #-3261] @ 0xfffff343 │ │ │ │ + strls sl, [r9, #-3262] @ 0xfffff342 │ │ │ │ strmi pc, [r1, #964] @ 0x3c4 │ │ │ │ - rscsne pc, r4, #64, 4 │ │ │ │ + andcc pc, r4, #64, 4 │ │ │ │ eorseq pc, r5, #192, 4 │ │ │ │ addeq lr, r5, #2048 @ 0x800 │ │ │ │ vldmiami r4, {s29-s107} │ │ │ │ stmiaeq r5!, {r3, r8, sl, ip, pc} │ │ │ │ cdpcc 3, 4, cr15, cr2, cr4, {6} │ │ │ │ @ instruction: 0xf0052300 │ │ │ │ @ instruction: 0xf8d20508 │ │ │ │ stmdbge r6, {r3, r6, r8, r9, sl, fp, sp} │ │ │ │ @ instruction: 0xf00c4630 │ │ │ │ vmull.u8 q8, d4, d8 │ │ │ │ - b 0x13d10d4 │ │ │ │ + b 0x13d11f8 │ │ │ │ @ instruction: 0x432c0c0e │ │ │ │ movwcc lr, #43469 @ 0xa9cd │ │ │ │ andsgt pc, r8, sp, asr #17 │ │ │ │ @ instruction: 0xf7fc9407 │ │ │ │ - @ instruction: 0xf7fefdad │ │ │ │ - @ instruction: 0xf44fbc98 │ │ │ │ + @ instruction: 0xf7fefdaf │ │ │ │ + @ instruction: 0xf44fbc99 │ │ │ │ vrshr.s64 d22, d0, #63 │ │ │ │ addsmi r0, r3, #536870915 @ 0x20000003 │ │ │ │ ldrhi pc, [r7, #-1] │ │ │ │ adcvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ eorseq pc, r2, #268435468 @ 0x1000000c │ │ │ │ @ instruction: 0xf0014293 │ │ │ │ vst3. {d24-d26}, [pc :64], lr │ │ │ │ vsubl.s8 q11, d17, d0 │ │ │ │ addsmi r0, r3, #536870915 @ 0x20000003 │ │ │ │ - stcge 4, cr15, [r2], {126} @ 0x7e │ │ │ │ + stcge 4, cr15, [r3], {126} @ 0x7e │ │ │ │ @ instruction: 0x46306d33 │ │ │ │ @ instruction: 0x2098f8d3 │ │ │ │ svcvs 0x0070f412 │ │ │ │ - ldclge 4, cr15, [sl], #-248 @ 0xffffff08 │ │ │ │ + ldclge 4, cr15, [fp], #-248 @ 0xffffff08 │ │ │ │ @ instruction: 0xf413685b │ │ │ │ @ instruction: 0xf43e6f60 │ │ │ │ - strls sl, [r9, #-3189] @ 0xfffff38b │ │ │ │ + strls sl, [r9, #-3190] @ 0xfffff38a │ │ │ │ strmi pc, [r1, #964] @ 0x3c4 │ │ │ │ - rscsne pc, r4, #64, 4 │ │ │ │ + andcc pc, r4, #64, 4 │ │ │ │ eorseq pc, r5, #192, 4 │ │ │ │ addeq lr, r5, #2048 @ 0x800 │ │ │ │ vldmiami r4, {s29-s107} │ │ │ │ stmiaeq r5!, {r3, r8, sl, ip, pc} │ │ │ │ cdpcc 3, 4, cr15, cr2, cr4, {6} │ │ │ │ @ instruction: 0xf0052300 │ │ │ │ @ instruction: 0xf8d20508 │ │ │ │ stmdbge r6, {r3, r4, r5, r7, r8, r9, sl, fp, sp} │ │ │ │ stceq 0, cr15, [r8], {12} │ │ │ │ strbeq pc, [r2], #-964 @ 0xfffffc3c @ │ │ │ │ @ instruction: 0x0c0eea4c │ │ │ │ stmib sp, {r2, r3, r5, r8, r9, lr}^ │ │ │ │ @ instruction: 0xf8cd330a │ │ │ │ strls ip, [r7], #-24 @ 0xffffffe8 │ │ │ │ - stc2l 7, cr15, [r6, #-1008]! @ 0xfffffc10 │ │ │ │ - mrrclt 7, 15, pc, r1, cr14 @ │ │ │ │ + stc2l 7, cr15, [r8, #-1008]! @ 0xfffffc10 │ │ │ │ + mrrclt 7, 15, pc, r2, cr14 @ │ │ │ │ svcvs 0x0080f5b5 │ │ │ │ subhi pc, r4, r1 │ │ │ │ svcvs 0x00a0f5b5 │ │ │ │ - mcrrge 4, 7, pc, r8, cr14 @ │ │ │ │ + mcrrge 4, 7, pc, r9, cr14 @ │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #41728 @ 0xa300 │ │ │ │ @ instruction: 0xf7fb930b │ │ │ │ - stmdals r9, {r0, r2, r3, r4, r5, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ - rscsne pc, r4, #64, 4 │ │ │ │ + stmdals r9, {r0, r2, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + andcc pc, r4, #64, 4 │ │ │ │ eorseq pc, r5, #192, 4 │ │ │ │ stmdbge r6, {r8, r9, sp} │ │ │ │ addeq lr, r0, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf8d24630 │ │ │ │ @ instruction: 0xf7fd2cf8 │ │ │ │ - @ instruction: 0xf7fefca3 │ │ │ │ - @ instruction: 0xf44fbc32 │ │ │ │ + @ instruction: 0xf7fefca5 │ │ │ │ + @ instruction: 0xf44fbc33 │ │ │ │ vmlal.s , d17, d0[0] │ │ │ │ addsmi r0, r3, #805306371 @ 0x30000003 │ │ │ │ strhi pc, [r0, #-1] │ │ │ │ andvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ eorseq pc, r3, #268435468 @ 0x1000000c │ │ │ │ @ instruction: 0xf0014293 │ │ │ │ vst3. {d24-d26}, [pc :64], ip │ │ │ │ vsubl.s8 , d17, d0 │ │ │ │ addsmi r0, r3, #805306371 @ 0x30000003 │ │ │ │ - ldcge 4, cr15, [ip], {126} @ 0x7e │ │ │ │ + ldcge 4, cr15, [sp], {126} @ 0x7e │ │ │ │ stcleq 5, cr9, [r5], #36 @ 0x24 │ │ │ │ mcrrcc 3, 12, pc, r2, cr4 @ │ │ │ │ @ instruction: 0xf00508a2 │ │ │ │ movwcs r0, #1288 @ 0x508 │ │ │ │ streq lr, [ip, #-2629] @ 0xfffff5bb │ │ │ │ andeq pc, r8, #2 │ │ │ │ vabal.u8 , d4, d6 │ │ │ │ @ instruction: 0x432a0542 │ │ │ │ andls sl, r7, #98304 @ 0x18000 │ │ │ │ @ instruction: 0x461a4630 │ │ │ │ strmi pc, [r1], #964 @ 0x3c4 │ │ │ │ movwcc lr, #43469 @ 0xa9cd │ │ │ │ @ instruction: 0xf7fc9408 │ │ │ │ - @ instruction: 0xf7fefd9d │ │ │ │ - stmib sp, {sl, fp, ip, sp, pc}^ │ │ │ │ + @ instruction: 0xf7fefd9f │ │ │ │ + stmib sp, {r0, sl, fp, ip, sp, pc}^ │ │ │ │ vhsub.s8 d19, d0, d6 │ │ │ │ - vrshr.s64 , q10, #64 │ │ │ │ + vsubl.s8 , d0, d4 │ │ │ │ tstls r8, r5, lsr r2 │ │ │ │ addeq lr, lr, #2048 @ 0x800 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ stmib sp, {r0, r1, r8, r9, sp}^ │ │ │ │ @ instruction: 0xf8d2ec09 │ │ │ │ strls r2, [fp, #-1424] @ 0xfffffa70 │ │ │ │ - blx 0x170e128 │ │ │ │ - bllt 0xffbce134 │ │ │ │ + blx 0x178e24c │ │ │ │ + bllt 0xffc0e258 │ │ │ │ movwcs lr, #27085 @ 0x69cd │ │ │ │ - rscsne pc, r4, #64, 4 │ │ │ │ + andcc pc, r4, #64, 4 │ │ │ │ eorseq pc, r5, #192, 4 │ │ │ │ - bl 0x17416c │ │ │ │ + bl 0x174290 │ │ │ │ stmdbge r6, {r2, r3, r7, r9} │ │ │ │ movwcs r4, #9776 @ 0x2630 │ │ │ │ @ instruction: 0xce09e9cd │ │ │ │ strcs pc, [r0, #2258] @ 0x8d2 │ │ │ │ @ instruction: 0xf7fc950b │ │ │ │ - @ instruction: 0xf7fefa43 │ │ │ │ - @ instruction: 0xf1b3bbd6 │ │ │ │ + @ instruction: 0xf7fefa45 │ │ │ │ + @ instruction: 0xf1b3bbd7 │ │ │ │ @ instruction: 0xf0015f81 │ │ │ │ vst4.32 {d24-d27}, [pc :64]! │ │ │ │ vsubl.s8 , d17, d0 │ │ │ │ addsmi r0, r3, #32, 4 │ │ │ │ - blge 0xff38d374 │ │ │ │ + blge 0xff3cd498 │ │ │ │ vsubw.s8 q9, q0, d1 │ │ │ │ eormi r0, r3, r0, lsl r3 │ │ │ │ @ instruction: 0xf0022b00 │ │ │ │ @ instruction: 0xf5b385df │ │ │ │ @ instruction: 0xf47e1f80 │ │ │ │ - @ instruction: 0x4621abbf │ │ │ │ + strtmi sl, [r1], -r0, asr #23 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ - stc2 7, cr15, [r0], {251} @ 0xfb │ │ │ │ + stc2 7, cr15, [r4], {251} @ 0xfb │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - blx 0x20e19c │ │ │ │ - bllt 0xfedce1a4 │ │ │ │ + blx 0x28e2c0 │ │ │ │ + bllt 0xfee0e2c8 │ │ │ │ svcne 0x0000f5b3 │ │ │ │ adcshi pc, r1, r1 │ │ │ │ vsubl.s8 q9, d16, d0 │ │ │ │ addsmi r0, r3, #32, 4 │ │ │ │ - blge 0xfeb0d3b8 │ │ │ │ + blge 0xfeb4d4dc │ │ │ │ @ instruction: 0xf53e06a5 │ │ │ │ - fldmdbxvs r3!, {d10-d91} @ Deprecated │ │ │ │ + vldmdbvs r3!, {d10-d28} │ │ │ │ @ instruction: 0xf8d34637 │ │ │ │ @ instruction: 0xf4122098 │ │ │ │ @ instruction: 0xf43e6f70 │ │ │ │ - ldmdavs fp, {r0, r2, r3, r4, r7, r8, r9, fp, sp, pc}^ │ │ │ │ + ldmdavs fp, {r1, r2, r3, r4, r7, r8, r9, fp, sp, pc}^ │ │ │ │ @ instruction: 0xf0050ce5 │ │ │ │ vabal.u8 q8, d4, d8 │ │ │ │ tstmi r5, #536870916 @ 0x20000004 │ │ │ │ svcvs 0x0070f413 │ │ │ │ - blge 0xfe58d2e4 │ │ │ │ + blge 0xfe5cd408 │ │ │ │ @ instruction: 0xf63e2d07 │ │ │ │ - @ instruction: 0xf004ab8f │ │ │ │ - blcs 0x410e2c │ │ │ │ - blge 0xfe38d2f4 │ │ │ │ + @ instruction: 0xf004ab90 │ │ │ │ + blcs 0x410f50 │ │ │ │ + blge 0xfe3cd418 │ │ │ │ @ instruction: 0xf7fe4630 │ │ │ │ - stmdacs r0, {r0, r2, r3, r5, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ - blge 0xffd4d300 │ │ │ │ + stmdacs r0, {r0, r1, r2, r3, r5, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ + blge 0xffd4d424 │ │ │ │ @ instruction: 0xf0184630 │ │ │ │ - stmdacs r0, {r0, r3, r5, sl, fp, ip, sp, lr, pc} │ │ │ │ - blge 0xffbcd30c │ │ │ │ + stmdacs r0, {r0, r5, sl, fp, ip, sp, lr, pc} │ │ │ │ + blge 0xffbcd430 │ │ │ │ streq pc, [pc], -r4 │ │ │ │ @ instruction: 0xf7ec4628 │ │ │ │ - strmi pc, [r1], r7, asr #29 │ │ │ │ - ldc2 7, cr15, [r8, #508]! @ 0x1fc │ │ │ │ + pkhbtmi pc, r1, r9, lsl #29 @ │ │ │ │ + stc2 7, cr15, [r6, #-508]! @ 0xfffffe04 │ │ │ │ @ instruction: 0x46014632 │ │ │ │ ldrtmi r4, [r8], -r5, lsl #12 │ │ │ │ - stc2 7, cr15, [r0, #860]! @ 0x35c │ │ │ │ + stc2l 7, cr15, [lr, #-860]! @ 0xfffffca4 │ │ │ │ msrvs CPSR_s, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ andmi pc, r4, r4, asr #7 │ │ │ │ @ instruction: 0xf780681c │ │ │ │ - bmi 0xff58ebd8 │ │ │ │ + bmi 0xff58eab4 │ │ │ │ svccc 0x0070ee1d │ │ │ │ ldmdavs r2, {r1, r3, r4, r5, r6, sl, lr} │ │ │ │ - bl 0x3264b8 │ │ │ │ + bl 0x3265dc │ │ │ │ tstls r0, r2, lsl #2 │ │ │ │ mvnseq pc, r4, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ ldrmi r1, [r0], #-2323 @ 0xfffff6ed │ │ │ │ andls r4, r2, sl, lsr #8 │ │ │ │ stmdavs r8, {r0, r9, ip, pc} │ │ │ │ - ldc2l 7, cr15, [r6, #512] @ 0x200 │ │ │ │ + stc2l 7, cr15, [r4, #-512] @ 0xfffffe00 │ │ │ │ ldrtmi r4, [r1], -sl, lsr #12 │ │ │ │ @ instruction: 0xf7d74638 │ │ │ │ - svcvs 0x00bbfe3b │ │ │ │ + svcvs 0x00bbfe09 │ │ │ │ @ instruction: 0xf43e2b00 │ │ │ │ svcne 0x005cabb6 │ │ │ │ cmnmi r3, r3, ror #4 │ │ │ │ @ instruction: 0xf7fe67bb │ │ │ │ stmdbcs r6, {r4, r5, r7, r8, r9, fp, ip, sp, pc} │ │ │ │ - blge 0x110db88 │ │ │ │ - bl 0x174ab4 │ │ │ │ - strls r0, [r9], #-644 @ 0xfffffd7c │ │ │ │ - ldrbtne pc, [r4], #576 @ 0x240 @ │ │ │ │ - ldrteq pc, [r5], #-704 @ 0xfffffd40 @ │ │ │ │ + blge 0x114dcac │ │ │ │ + bl 0x1f53d8 │ │ │ │ + andls r0, r9, #-2113929216 @ 0x82000000 │ │ │ │ + andcc pc, r4, #64, 4 │ │ │ │ + eorseq pc, r5, #192, 4 │ │ │ │ @ instruction: 0x1c06e9cd │ │ │ │ - streq lr, [r2], #2820 @ 0xb04 │ │ │ │ + addeq lr, r4, #2048 @ 0x800 │ │ │ │ stmdbge r6, {r1, r3, ip, pc} │ │ │ │ @ instruction: 0x23204630 │ │ │ │ - @ instruction: 0xf8d4950b │ │ │ │ + @ instruction: 0xf8d2950b │ │ │ │ @ instruction: 0xf7fc2450 │ │ │ │ - @ instruction: 0xf7fef90d │ │ │ │ - stmdbcs r6, {r1, r3, r5, r8, r9, fp, ip, sp, pc} │ │ │ │ - blge 0xa8dbbc │ │ │ │ - bl 0x174ae8 │ │ │ │ - strls r0, [r9], #-644 @ 0xfffffd7c │ │ │ │ - strls r2, [fp], #-1024 @ 0xfffffc00 │ │ │ │ - ldrbtne pc, [r4], #576 @ 0x240 @ │ │ │ │ - ldrteq pc, [r5], #-704 @ 0xfffffd40 @ │ │ │ │ + @ instruction: 0xf7fef90f │ │ │ │ + stmdbcs r6, {r0, r1, r3, r5, r8, r9, fp, ip, sp, pc} │ │ │ │ + blge 0xacdce0 │ │ │ │ + bl 0x1f540c │ │ │ │ + andls r0, r9, #-2113929216 @ 0x82000000 │ │ │ │ + andls r2, fp, #0, 4 │ │ │ │ + andcc pc, r4, #64, 4 │ │ │ │ + eorseq pc, r5, #192, 4 │ │ │ │ @ instruction: 0x1c06e9cd │ │ │ │ - streq lr, [r2], #2820 @ 0xb04 │ │ │ │ + addeq lr, r4, #2048 @ 0x800 │ │ │ │ stmdbge r6, {r1, r3, ip, pc} │ │ │ │ @ instruction: 0x23204630 │ │ │ │ - ldrbcs pc, [r0], #2260 @ 0x8d4 @ │ │ │ │ - @ instruction: 0xf8f2f7fc │ │ │ │ - bllt 0x4ce2ec │ │ │ │ + ldrbcs pc, [r0], #2258 @ 0x8d2 @ │ │ │ │ + @ instruction: 0xf8f4f7fc │ │ │ │ + bllt 0x50e410 │ │ │ │ svcpl 0x0081f5b3 │ │ │ │ - blge 0x38d4f4 │ │ │ │ + blge 0x3cd618 │ │ │ │ @ instruction: 0xf3c40923 │ │ │ │ @ instruction: 0xf0034142 │ │ │ │ stcleq 3, cr0, [r2], #32 │ │ │ │ @ instruction: 0xf002430b │ │ │ │ vsubl.u8 q8, d4, d8 │ │ │ │ vrhadd.s8 , q0, q1 │ │ │ │ - vshl.s64 , q10, #0 │ │ │ │ + vabal.s8 , d0, d4 │ │ │ │ movwmi r0, #42293 @ 0xa535 │ │ │ │ smlabtpl r1, r4, r3, pc @ │ │ │ │ andeq pc, pc, r4 │ │ │ │ movwcs lr, #27085 @ 0x69cd │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ - bl 0x210750 │ │ │ │ + bl 0x210874 │ │ │ │ stmib sp, {r0, r7, r8}^ │ │ │ │ rsceq r3, r0, sl, lsl #6 │ │ │ │ ldrhi pc, [r7, #257] @ 0x101 │ │ │ │ - bcs 0x190e684 │ │ │ │ + bcs 0x190e7a8 │ │ │ │ stmdbge r6, {r4, r5, r9, sl, lr} │ │ │ │ - @ instruction: 0xff94f7fd │ │ │ │ + @ instruction: 0xff96f7fd │ │ │ │ @ instruction: 0xf47e2800 │ │ │ │ @ instruction: 0xf404ab4e │ │ │ │ @ instruction: 0xf5b31340 │ │ │ │ @ instruction: 0xf47e1f40 │ │ │ │ - @ instruction: 0x4621aadb │ │ │ │ + @ instruction: 0x4621aadc │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ - @ instruction: 0xf9b0f7fb │ │ │ │ - bl 0x218f70 │ │ │ │ + @ instruction: 0xf9baf7fb │ │ │ │ + bl 0x219094 │ │ │ │ stmdbge r6, {r0, r1, r7, r8, sl} │ │ │ │ movwls r4, #38448 @ 0x9630 │ │ │ │ - bcs 0xfe10e6cc │ │ │ │ - @ instruction: 0xff7af7fd │ │ │ │ - blt 0xff34e378 │ │ │ │ + bcs 0xfe10e7f0 │ │ │ │ + @ instruction: 0xff7cf7fd │ │ │ │ + blt 0xff38e49c │ │ │ │ andeq pc, r1, #268435460 @ 0x10000004 │ │ │ │ @ instruction: 0xf47e4293 │ │ │ │ - vst1.64 {d10-d11}, [r4], r3 │ │ │ │ + vst1.64 {d10-d11}, [r4], r4 │ │ │ │ @ instruction: 0xf5b31340 │ │ │ │ @ instruction: 0xf0021f40 │ │ │ │ vshl.s8 q12, , q0 │ │ │ │ - vshl.s64 , q10, #0 │ │ │ │ + vabal.s8 , d0, d4 │ │ │ │ @ instruction: 0xf0140535 │ │ │ │ @ instruction: 0xf0415380 │ │ │ │ strtmi r8, [r1], -r6, asr #11 │ │ │ │ andcs sl, r0, #393216 @ 0x60000 │ │ │ │ stmib sp, {r0, r2, r8, r9, ip, pc}^ │ │ │ │ @ instruction: 0xf7fb220a │ │ │ │ - bls 0x34ee34 │ │ │ │ - blls 0x23a7d4 │ │ │ │ - bl 0x221c80 │ │ │ │ + bls 0x34ef70 │ │ │ │ + blls 0x23a8f8 │ │ │ │ + bl 0x221da4 │ │ │ │ @ instruction: 0xf8d20282 │ │ │ │ @ instruction: 0xf7fd2640 │ │ │ │ - @ instruction: 0xf7fefb13 │ │ │ │ - @ instruction: 0xf5b3baa2 │ │ │ │ + @ instruction: 0xf7fefb15 │ │ │ │ + @ instruction: 0xf5b3baa3 │ │ │ │ @ instruction: 0xf47e5f81 │ │ │ │ - smlaleq sl, r5, sp, sl │ │ │ │ - bge 0xfe78d8d4 │ │ │ │ + smlaleq sl, r5, lr, sl │ │ │ │ + bge 0xfe7cd9f8 │ │ │ │ andpl pc, r1, #196, 6 @ 0x10000003 │ │ │ │ movwls r2, #41728 @ 0xa300 │ │ │ │ movwls r0, #48357 @ 0xbce5 │ │ │ │ - mvnsne pc, #64, 4 │ │ │ │ + movwcc pc, #16960 @ 0x4240 @ │ │ │ │ teqpeq r5, #192, 4 @ p-variant is OBSOLETE │ │ │ │ mcrrcc 3, 12, pc, r2, cr4 @ │ │ │ │ orreq lr, r2, #3072 @ 0xc00 │ │ │ │ @ instruction: 0xf0059209 │ │ │ │ stmdbge r6, {r3, r8, sl} │ │ │ │ streq lr, [ip, #-2629] @ 0xfffff5bb │ │ │ │ @ instruction: 0xf8d34630 │ │ │ │ stmdbeq r3!, {r4, r6, r7, r8, r9, sl, sp} │ │ │ │ @ instruction: 0xf0039506 │ │ │ │ vsubw.u8 q8, q2, d8 │ │ │ │ @ instruction: 0xf0044542 │ │ │ │ @ instruction: 0x432b040f │ │ │ │ strcc lr, [r7], #-2509 @ 0xfffff633 │ │ │ │ - @ instruction: 0xff26f7fd │ │ │ │ - blt 0x1e4e420 │ │ │ │ + @ instruction: 0xff28f7fd │ │ │ │ + blt 0x1e8e544 │ │ │ │ svcvs 0x0070f5b3 │ │ │ │ orrhi pc, r9, r2 │ │ │ │ strhi pc, [ip, r1, lsl #4] │ │ │ │ svcvs 0x0050f5b3 │ │ │ │ msrhi SPSR_c, r2 │ │ │ │ svcvs 0x0060f5b3 │ │ │ │ - bge 0x1a8d63c │ │ │ │ + bge 0x1acd760 │ │ │ │ strtmi sl, [r1], -r6, lsl #16 │ │ │ │ movwls r2, #41728 @ 0xa300 │ │ │ │ @ instruction: 0xf7fb930b │ │ │ │ - vldmdbvs r3!, {s30-s148} │ │ │ │ + ldcvs 8, cr15, [r3, #-652]! @ 0xfffffd74 │ │ │ │ @ instruction: 0xf8d34630 │ │ │ │ @ instruction: 0xf4122098 │ │ │ │ @ instruction: 0xf43e6f70 │ │ │ │ - ldmdavs fp, {r0, r1, r2, r4, r6, r9, fp, sp, pc}^ │ │ │ │ + ldmdavs fp, {r3, r4, r6, r9, fp, sp, pc}^ │ │ │ │ svcvs 0x0060f413 │ │ │ │ - bge 0x158d564 │ │ │ │ + bge 0x15cd688 │ │ │ │ stmdbge r6, {r8, r9, sp} │ │ │ │ vcgt.s8 d25, d6, d0 │ │ │ │ - vsubl.s8 q8, d0, d17 │ │ │ │ + vmlal.s q8, d16, d1[6] │ │ │ │ @ instruction: 0xf7fc020c │ │ │ │ - @ instruction: 0xf7fefd95 │ │ │ │ - vst1.16 {d27-d28}, [pc], r8 │ │ │ │ + @ instruction: 0xf7fefd97 │ │ │ │ + vst1.16 {d27-d28}, [pc], r9 │ │ │ │ vmlal.s q11, d17, d0[4] │ │ │ │ addsmi r0, r3, #805306371 @ 0x30000003 │ │ │ │ teqphi r6, r1 @ p-variant is OBSOLETE │ │ │ │ rscsvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ eorseq pc, r3, #268435468 @ 0x1000000c │ │ │ │ @ instruction: 0xf47e4293 │ │ │ │ - vldmdbvs r3!, {s20-s76} │ │ │ │ + vldmdbvs r3!, {s20-s77} │ │ │ │ @ instruction: 0xf8d34630 │ │ │ │ @ instruction: 0xf4122098 │ │ │ │ @ instruction: 0xf43e6f70 │ │ │ │ - ldmdavs fp, {r0, r4, r5, r9, fp, sp, pc}^ │ │ │ │ + ldmdavs fp, {r1, r4, r5, r9, fp, sp, pc}^ │ │ │ │ svcvs 0x0060f413 │ │ │ │ - bge 0xc0d5b0 │ │ │ │ + bge 0xc4d6d4 │ │ │ │ vabal.u8 , d4, d9 │ │ │ │ vrshl.s8 d20, d1, d17 │ │ │ │ - vmlal.s q9, d16, d0[7] │ │ │ │ - bl 0x150d9c │ │ │ │ - b 0x1490ee0 │ │ │ │ + vrshr.s64 , q14, #64 │ │ │ │ + bl 0x150ec0 │ │ │ │ + b 0x1491004 │ │ │ │ strls r4, [r8, #-3284] @ 0xfffff32c │ │ │ │ vmlal.u8 q8, d20, d21 │ │ │ │ movwcs r3, #3650 @ 0xe42 │ │ │ │ streq pc, [r8, #-5] │ │ │ │ ldccs 8, cr15, [r0], #328 @ 0x148 │ │ │ │ @ instruction: 0xf00ca906 │ │ │ │ vmull.u8 q8, d4, d8 │ │ │ │ - b 0x13d15f4 │ │ │ │ + b 0x13d1718 │ │ │ │ @ instruction: 0x432c0c0e │ │ │ │ movwcc lr, #43469 @ 0xa9cd │ │ │ │ andsgt pc, r8, sp, asr #17 │ │ │ │ @ instruction: 0xf7fc9407 │ │ │ │ - @ instruction: 0xf7fefb1d │ │ │ │ - @ instruction: 0xf5b5ba08 │ │ │ │ + @ instruction: 0xf7fefb1f │ │ │ │ + @ instruction: 0xf5b5ba09 │ │ │ │ @ instruction: 0xf47e6f80 │ │ │ │ - strtmi sl, [r1], -r3, lsl #20 │ │ │ │ + strtmi sl, [r1], -r4, lsl #20 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ - @ instruction: 0xf938f7fb │ │ │ │ + @ instruction: 0xf940f7fb │ │ │ │ vadd.i8 d25, d0, d9 │ │ │ │ - vrshr.s64 , q10, #64 │ │ │ │ + vsubl.s8 , d0, d4 │ │ │ │ movwcs r0, #565 @ 0x235 │ │ │ │ - bl 0x17a940 │ │ │ │ + bl 0x17aa64 │ │ │ │ ldrtmi r0, [r0], -r0, lsl #5 │ │ │ │ mcrcs 8, 1, pc, cr8, cr2, {6} @ │ │ │ │ - blx 0x188e528 │ │ │ │ - stmiblt sp!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + blx 0x190e64c │ │ │ │ + stmiblt lr!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf53e00e2 │ │ │ │ - vmul.f q13, q10, d1[6] │ │ │ │ + vmul.f q13, q10, d2[6] │ │ │ │ movwcs r5, #513 @ 0x201 │ │ │ │ stcleq 3, cr9, [r5], #40 @ 0x28 │ │ │ │ vcgt.s8 d25, d0, d11 │ │ │ │ - vrsra.s64 , q10, #64 │ │ │ │ + vsubw.s8 , q0, d4 │ │ │ │ vbic.i32 d16, #50432 @ 0x0000c500 │ │ │ │ - bl 0x19f660 │ │ │ │ + bl 0x19f784 │ │ │ │ andls r0, r9, #134217730 @ 0x8000002 │ │ │ │ streq pc, [r8, #-5] │ │ │ │ - b 0x123a97c │ │ │ │ + b 0x123aaa0 │ │ │ │ ldrtmi r0, [r0], -ip, lsl #10 │ │ │ │ sbfxcs pc, r3, #17, #1 │ │ │ │ strls r0, [r6, #-2339] @ 0xfffff6dd │ │ │ │ movweq pc, #32771 @ 0x8003 @ │ │ │ │ strbmi pc, [r2, #-964] @ 0xfffffc3c @ │ │ │ │ - streq pc, [pc], #-4 @ 0xd057c │ │ │ │ + streq pc, [pc], #-4 @ 0xd06a0 │ │ │ │ stmib sp, {r0, r1, r3, r5, r8, r9, lr}^ │ │ │ │ @ instruction: 0xf7fd3407 │ │ │ │ - @ instruction: 0xf7fefe75 │ │ │ │ - svclt 0x0000b9c4 │ │ │ │ - addeq pc, r4, ip, lsr #18 │ │ │ │ + @ instruction: 0xf7fefe77 │ │ │ │ + svclt 0x0000b9c5 │ │ │ │ + addeq pc, r4, r8, lsl #16 │ │ │ │ subne pc, r0, #4, 8 @ 0x4000000 │ │ │ │ svcne 0x0040f5b2 │ │ │ │ strthi pc, [lr], #-2 │ │ │ │ - ldrbne pc, [r4, #576]! @ 0x240 @ │ │ │ │ + strcc pc, [r4, #-576] @ 0xfffffdc0 │ │ │ │ ldreq pc, [r5, #-704]! @ 0xfffffd40 │ │ │ │ orrpl pc, r0, #20 │ │ │ │ strhi pc, [r1, #-65]! @ 0xffffffbf │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #20992 @ 0x5200 │ │ │ │ andcs lr, sl, #3358720 @ 0x334000 │ │ │ │ - @ instruction: 0xf99cf7fb │ │ │ │ + @ instruction: 0xf9a2f7fb │ │ │ │ stmdbge r6, {r0, r3, r9, fp, ip, pc} │ │ │ │ ldrtmi r9, [r0], -r5, lsl #22 │ │ │ │ addeq lr, r2, #5120 @ 0x1400 │ │ │ │ ldrcs pc, [r0, #2258]! @ 0x8d2 │ │ │ │ - blx 0x50e5c4 │ │ │ │ - ldmiblt pc, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} @ │ │ │ │ + blx 0x58e6e8 │ │ │ │ + stmiblt r0!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ subeq lr, r1, #2048 @ 0x800 │ │ │ │ strbpl pc, [r0], #964 @ 0x3c4 @ │ │ │ │ movwls r2, #37632 @ 0x9300 │ │ │ │ stmib sp, {r0, r8, r9, sp}^ │ │ │ │ vcgt.s8 d20, d0, d10 │ │ │ │ - @ instruction: 0xf2c014f4 │ │ │ │ - bl 0x1d16c4 │ │ │ │ + vaddhn.i16 d19, q0, q2 │ │ │ │ + bl 0x1d17e8 │ │ │ │ stmdbge r6, {r1, r7, sl} │ │ │ │ stmib sp, {r4, r5, r9, sl, lr}^ │ │ │ │ strls lr, [r8, #-3078] @ 0xfffff3fa │ │ │ │ strtcs pc, [r0], #-2260 @ 0xfffff72c │ │ │ │ strls r2, [ip], #-1026 @ 0xfffffbfe │ │ │ │ - blx 0xfec8e5fa │ │ │ │ - stmiblt r3, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + blx 0xfed0e71e │ │ │ │ + stmiblt r4, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ subeq lr, r1, #2048 @ 0x800 │ │ │ │ strbpl pc, [r0], #964 @ 0x3c4 @ │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ strcs r3, [r1], #-1033 @ 0xfffffbf7 │ │ │ │ vshl.s8 d25, d11, d0 │ │ │ │ - @ instruction: 0xf2c014f4 │ │ │ │ - bl 0x1d16fc │ │ │ │ + vaddhn.i16 d19, q0, q2 │ │ │ │ + bl 0x1d1820 │ │ │ │ stmdbge r6, {r1, r7, sl} │ │ │ │ stmib sp, {r4, r5, r9, sl, lr}^ │ │ │ │ strls lr, [r8, #-3078] @ 0xfffff3fa │ │ │ │ ldrcs pc, [r0], #-2260 @ 0xfffff72c │ │ │ │ strls r2, [ip], #-1026 @ 0xfffffbfe │ │ │ │ - blx 0xfe58e632 │ │ │ │ - stmdblt r7!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + blx 0xfe60e756 │ │ │ │ + stmdblt r8!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf53e00e7 │ │ │ │ - vmul.f q13, q2, d3[4] │ │ │ │ + vmul.f q13, q2, d0[5] │ │ │ │ movwcs r5, #513 @ 0x201 │ │ │ │ stcleq 3, cr9, [r5], #40 @ 0x28 │ │ │ │ vcgt.s8 d25, d0, d11 │ │ │ │ - vrsra.s64 , q10, #64 │ │ │ │ + vsubw.s8 , q0, d4 │ │ │ │ vbic.i32 d16, #50432 @ 0x0000c500 │ │ │ │ - bl 0x19f76c │ │ │ │ + bl 0x19f890 │ │ │ │ andls r0, r9, #134217730 @ 0x8000002 │ │ │ │ streq pc, [r8, #-5] │ │ │ │ - b 0x123aa88 │ │ │ │ + b 0x123abac │ │ │ │ ldrtmi r0, [r0], -ip, lsl #10 │ │ │ │ @ instruction: 0x27c0f8d3 │ │ │ │ strls r0, [r6, #-2339] @ 0xfffff6dd │ │ │ │ movweq pc, #32771 @ 0x8003 @ │ │ │ │ strbmi pc, [r2, #-964] @ 0xfffffc3c @ │ │ │ │ - streq pc, [pc], #-4 @ 0xd0688 │ │ │ │ + streq pc, [pc], #-4 @ 0xd07ac │ │ │ │ stmib sp, {r0, r1, r3, r5, r8, r9, lr}^ │ │ │ │ @ instruction: 0xf7fd3407 │ │ │ │ - @ instruction: 0xf7fefdef │ │ │ │ - vst2.8 {d11,d13}, [r4 :256], lr │ │ │ │ + @ instruction: 0xf7fefdf1 │ │ │ │ + vst2.8 {d11,d13}, [r4 :256] │ │ │ │ @ instruction: 0xf5b31340 │ │ │ │ @ instruction: 0xf0021f40 │ │ │ │ vcgt.s8 q12, q8, q14 │ │ │ │ - vshl.s64 , q10, #0 │ │ │ │ + vabal.s8 , d0, d4 │ │ │ │ stmdbeq r3!, {r0, r2, r4, r5, r8, sl} │ │ │ │ smlalbtmi pc, r2, r4, r3 @ │ │ │ │ @ instruction: 0xf0030ce2 │ │ │ │ @ instruction: 0xf0020308 │ │ │ │ movwmi r0, #45576 @ 0xb208 │ │ │ │ smlalbtcc pc, r2, r4, r3 @ │ │ │ │ andeq pc, pc, r4 │ │ │ │ vsubw.u8 q10, q2, d10 │ │ │ │ rsceq r5, r4, r1, lsl #2 │ │ │ │ mvnhi pc, #1073741824 @ 0x40000000 │ │ │ │ streq lr, [r1, #2821] @ 0xb05 │ │ │ │ movwcs lr, #27085 @ 0x69cd │ │ │ │ ldrtmi r9, [r0], -r8 │ │ │ │ stmdbge r6, {r0, r3, r8, ip, pc} │ │ │ │ - bcs 0x110ea38 │ │ │ │ + bcs 0x110eb5c │ │ │ │ movwls r2, #41728 @ 0xa300 │ │ │ │ @ instruction: 0xf7fd930b │ │ │ │ - @ instruction: 0xf7fefdc1 │ │ │ │ - vst2.8 {d11,d13}, [r4 :64], r0 │ │ │ │ + @ instruction: 0xf7fefdc3 │ │ │ │ + vst2.8 {d11,d13}, [r4 :64], r1 │ │ │ │ @ instruction: 0xf5b31340 │ │ │ │ @ instruction: 0xf0021f40 │ │ │ │ vand q12, q8, q9 │ │ │ │ - vshl.s64 , q10, #0 │ │ │ │ + vabal.s8 , d0, d4 │ │ │ │ @ instruction: 0xf0140535 │ │ │ │ @ instruction: 0xf0415380 │ │ │ │ strtmi r8, [r1], -pc, asr #9 │ │ │ │ andcs sl, r0, #393216 @ 0x60000 │ │ │ │ stmib sp, {r0, r2, r8, r9, ip, pc}^ │ │ │ │ @ instruction: 0xf7fb220a │ │ │ │ - bls 0x34eacc │ │ │ │ - blls 0x23ab3c │ │ │ │ - bl 0x221fe8 │ │ │ │ + bls 0x34ec08 │ │ │ │ + blls 0x23ac60 │ │ │ │ + bl 0x22210c │ │ │ │ @ instruction: 0xf8d20282 │ │ │ │ @ instruction: 0xf7fd2670 │ │ │ │ - @ instruction: 0xf7fef95f │ │ │ │ - vst2. {d11-d12}, [r4 :128], lr │ │ │ │ + @ instruction: 0xf7fef961 │ │ │ │ + vst2. {d11-d12}, [r4 :128] │ │ │ │ @ instruction: 0xf5b31340 │ │ │ │ @ instruction: 0xf0011f40 │ │ │ │ vmin.s8 q12, q8, q4 │ │ │ │ - vshl.s64 , q10, #0 │ │ │ │ + vabal.s8 , d0, d4 │ │ │ │ movwcs r0, #1333 @ 0x535 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ movwpl pc, #5060 @ 0x13c4 @ │ │ │ │ vsubw.u8 , q2, d9 │ │ │ │ - bl 0x21f864 │ │ │ │ + bl 0x21f988 │ │ │ │ stcleq 3, cr0, [r5], #524 @ 0x20c │ │ │ │ streq pc, [r8, #-5] │ │ │ │ - b 0x123ab80 │ │ │ │ + b 0x123aca4 │ │ │ │ ldrtmi r0, [r0], -ip, lsl #10 │ │ │ │ ubfxcs pc, r3, #17, #1 │ │ │ │ strls r0, [r6, #-2339] @ 0xfffff6dd │ │ │ │ movweq pc, #32771 @ 0x8003 @ │ │ │ │ strbmi pc, [r2, #-964] @ 0xfffffc3c @ │ │ │ │ - streq pc, [pc], #-4 @ 0xd0780 │ │ │ │ + streq pc, [pc], #-4 @ 0xd08a4 │ │ │ │ stmib sp, {r0, r1, r3, r5, r8, r9, lr}^ │ │ │ │ @ instruction: 0xf7fd3407 │ │ │ │ - @ instruction: 0xf7fefd73 │ │ │ │ - rsceq fp, r2, r2, asr #17 │ │ │ │ + @ instruction: 0xf7fefd75 │ │ │ │ + rsceq fp, r2, r3, asr #17 │ │ │ │ ldrbthi pc, [r3], r1, lsl #2 @ │ │ │ │ vsubw.s8 q9, q8, d0 │ │ │ │ - b 0x1d145c │ │ │ │ + b 0x1d1580 │ │ │ │ @ instruction: 0xf5b20203 │ │ │ │ @ instruction: 0xf0021f40 │ │ │ │ addsmi r8, sl, #679477248 @ 0x28800000 │ │ │ │ @ instruction: 0x81b5f002 │ │ │ │ andpl pc, r1, #196, 6 @ 0x10000003 │ │ │ │ movwls r2, #41728 @ 0xa300 │ │ │ │ movwls r0, #48357 @ 0xbce5 │ │ │ │ - mvnsne pc, #64, 4 │ │ │ │ + movwcc pc, #16960 @ 0x4240 @ │ │ │ │ teqpeq r5, #192, 4 @ p-variant is OBSOLETE │ │ │ │ mcrrcc 3, 12, pc, r2, cr4 @ │ │ │ │ orreq lr, r2, #3072 @ 0xc00 │ │ │ │ @ instruction: 0xf0059209 │ │ │ │ stmdbge r6, {r3, r8, sl} │ │ │ │ streq lr, [ip, #-2629] @ 0xfffff5bb │ │ │ │ @ instruction: 0xf8d34630 │ │ │ │ stmdbeq r3!, {r4, r7, r9, fp, sp} │ │ │ │ @ instruction: 0xf0039506 │ │ │ │ vsubw.u8 q8, q2, d8 │ │ │ │ @ instruction: 0xf0044542 │ │ │ │ @ instruction: 0x432b040f │ │ │ │ strcc lr, [r7], #-2509 @ 0xfffff633 │ │ │ │ - ldc2 7, cr15, [lr, #-1012]! @ 0xfffffc0c │ │ │ │ - stmlt sp, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + stc2l 7, cr15, [r0, #-1012] @ 0xfffffc0c │ │ │ │ + stmlt lr, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ setend le │ │ │ │ orrcs r8, r0, #952107008 @ 0x38c00000 │ │ │ │ teqpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ andeq lr, r3, #4, 20 @ 0x4000 │ │ │ │ svcne 0x0040f5b2 │ │ │ │ strhi pc, [r8, #-2]! │ │ │ │ @ instruction: 0xf002429a │ │ │ │ @ instruction: 0xf00484a7 │ │ │ │ - blcs 0x451454 │ │ │ │ + blcs 0x451578 │ │ │ │ rsbhi pc, r8, #2 │ │ │ │ strtmi sl, [r1], -r6, lsl #16 │ │ │ │ @ instruction: 0xf7fa950b │ │ │ │ - ldcvs 14, cr15, [r3, #-500]! @ 0xfffffe0c │ │ │ │ + ldcvs 14, cr15, [r3, #-308]! @ 0xfffffecc │ │ │ │ @ instruction: 0xf8d34630 │ │ │ │ @ instruction: 0xf4122098 │ │ │ │ @ instruction: 0xf43e6f70 │ │ │ │ - ldmdavs fp, {r0, r1, r3, r5, r6, fp, sp, pc}^ │ │ │ │ + ldmdavs fp, {r2, r3, r5, r6, fp, sp, pc}^ │ │ │ │ svcvs 0x0070f413 │ │ │ │ - stmdage r6!, {r1, r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ - blcs 0x2b7460 │ │ │ │ - stmdage r2!, {r1, r2, r3, r4, r5, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmdage r7!, {r1, r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ + blcs 0x2b7584 │ │ │ │ + stmdage r3!, {r1, r2, r3, r4, r5, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ vpmax.s8 d25, d0, d9 │ │ │ │ - vrsra.s64 , q10, #64 │ │ │ │ + vsubw.s8 , q0, d4 │ │ │ │ stmdbge r6, {r0, r2, r4, r5, r8, r9} │ │ │ │ orreq lr, r2, #3072 @ 0xc00 │ │ │ │ - blcs 0xd0ebac │ │ │ │ - stc2l 7, cr15, [ip], {251} @ 0xfb │ │ │ │ - ldmdalt r5, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + blcs 0xd0ecd0 │ │ │ │ + stc2l 7, cr15, [lr], {251} @ 0xfb │ │ │ │ + ldmdalt r6, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ vsubl.s8 q9, d16, d0 │ │ │ │ - b 0x1d1138 │ │ │ │ + b 0x1d125c │ │ │ │ rsceq r0, r7, r2, lsl #6 │ │ │ │ ldrthi pc, [r1], #257 @ 0x101 @ │ │ │ │ svcne 0x0040f5b3 │ │ │ │ strthi pc, [r9], #-1 │ │ │ │ svcne 0x0048f5b3 │ │ │ │ strthi pc, [r8], r2 │ │ │ │ vaddw.s8 q9, q8, d0 │ │ │ │ addmi r0, fp, #48, 2 │ │ │ │ ldrhi pc, [r4], r2 │ │ │ │ @ instruction: 0xf0414293 │ │ │ │ @ instruction: 0x46218432 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ stmib sp, {r0, r1, r3, r8, sl, ip, pc}^ │ │ │ │ @ instruction: 0xf7fa3309 │ │ │ │ - blls 0x310490 │ │ │ │ - ldrbne pc, [r4, #576]! @ 0x240 @ │ │ │ │ + blls 0x3105dc │ │ │ │ + strcc pc, [r4, #-576] @ 0xfffffdc0 │ │ │ │ ldreq pc, [r5, #-704]! @ 0xfffffd40 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ orreq lr, r3, #5120 @ 0x1400 │ │ │ │ stmdacs r0!, {r0, r1, r4, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ - @ instruction: 0xf9f6f7fd │ │ │ │ + @ instruction: 0xf9f8f7fd │ │ │ │ @ instruction: 0xf47e2800 │ │ │ │ movwcs sl, #2192 @ 0x890 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ movwpl pc, #5060 @ 0x13c4 @ │ │ │ │ vsubw.u8 , q2, d9 │ │ │ │ - bl 0x21f9e4 │ │ │ │ + bl 0x21fb08 │ │ │ │ stcleq 3, cr0, [r5], #524 @ 0x20c │ │ │ │ streq pc, [r8, #-5] │ │ │ │ - b 0x123ad00 │ │ │ │ + b 0x123ae24 │ │ │ │ ldrtmi r0, [r0], -ip, lsl #10 │ │ │ │ ldmdacs r0, {r0, r1, r4, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ strls r0, [r6, #-2339] @ 0xfffff6dd │ │ │ │ movweq pc, #32771 @ 0x8003 @ │ │ │ │ strbmi pc, [r2, #-964] @ 0xfffffc3c @ │ │ │ │ - streq pc, [pc], #-4 @ 0xd0900 │ │ │ │ + streq pc, [pc], #-4 @ 0xd0a24 │ │ │ │ stmib sp, {r0, r1, r3, r5, r8, r9, lr}^ │ │ │ │ @ instruction: 0xf7fd3407 │ │ │ │ - @ instruction: 0xf7fefcb3 │ │ │ │ - vst2.8 {d11-d12}, [r4], r2 │ │ │ │ + @ instruction: 0xf7fefcb5 │ │ │ │ + vst2.8 {d11-d12}, [r4], r3 │ │ │ │ @ instruction: 0xf5b31340 │ │ │ │ @ instruction: 0xf0011f40 │ │ │ │ vshl.s8 q12, , q8 │ │ │ │ - vshl.s64 , q10, #0 │ │ │ │ + vabal.s8 , d0, d4 │ │ │ │ movwcs r0, #1333 @ 0x535 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ movwpl pc, #5060 @ 0x13c4 @ │ │ │ │ vsubw.u8 , q2, d9 │ │ │ │ - bl 0x21fa3c │ │ │ │ + bl 0x21fb60 │ │ │ │ stcleq 3, cr0, [r5], #524 @ 0x20c │ │ │ │ streq pc, [r8, #-5] │ │ │ │ - b 0x123ad58 │ │ │ │ + b 0x123ae7c │ │ │ │ ldrtmi r0, [r0], -ip, lsl #10 │ │ │ │ ldmdacs r0!, {r0, r1, r4, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ strls r0, [r6, #-2339] @ 0xfffff6dd │ │ │ │ movweq pc, #32771 @ 0x8003 @ │ │ │ │ strbmi pc, [r2, #-964] @ 0xfffffc3c @ │ │ │ │ - streq pc, [pc], #-4 @ 0xd0958 │ │ │ │ + streq pc, [pc], #-4 @ 0xd0a7c │ │ │ │ stmib sp, {r0, r1, r3, r5, r8, r9, lr}^ │ │ │ │ @ instruction: 0xf7fd3407 │ │ │ │ - @ instruction: 0xf7fdfc87 │ │ │ │ - @ instruction: 0xf404bfd6 │ │ │ │ + @ instruction: 0xf7fdfc89 │ │ │ │ + @ instruction: 0xf404bfd7 │ │ │ │ @ instruction: 0xf5b31340 │ │ │ │ @ instruction: 0xf0021f40 │ │ │ │ vand q12, q0, │ │ │ │ - vshl.s64 , q10, #0 │ │ │ │ + vabal.s8 , d0, d4 │ │ │ │ @ instruction: 0xf0140535 │ │ │ │ @ instruction: 0xf0415380 │ │ │ │ strtmi r8, [r1], -fp, ror #5 │ │ │ │ andcs sl, r0, #393216 @ 0x60000 │ │ │ │ stmib sp, {r0, r2, r8, r9, ip, pc}^ │ │ │ │ @ instruction: 0xf7fa220a │ │ │ │ - bls 0x350858 │ │ │ │ - blls 0x23adb0 │ │ │ │ - bl 0x22225c │ │ │ │ + bls 0x350994 │ │ │ │ + blls 0x23aed4 │ │ │ │ + bl 0x222380 │ │ │ │ @ instruction: 0xf8d20282 │ │ │ │ @ instruction: 0xf7fd2610 │ │ │ │ - @ instruction: 0xf7fdf825 │ │ │ │ - @ instruction: 0x2180bfb4 │ │ │ │ + @ instruction: 0xf7fdf827 │ │ │ │ + @ instruction: 0x2180bfb5 │ │ │ │ teqpeq lr, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ andeq lr, r1, #4, 20 @ 0x4000 │ │ │ │ orrpl pc, r0, #20 │ │ │ │ strbhi pc, [sl], #-65 @ 0xffffffbf @ │ │ │ │ svcne 0x0078f5b2 │ │ │ │ ldrbhi pc, [r4, #-2] @ │ │ │ │ @ instruction: 0xf002428a │ │ │ │ @@ -197022,1429 +197097,1429 @@ │ │ │ │ eorseq pc, r0, r0, asr #5 │ │ │ │ tsteq r2, r4, lsl #20 │ │ │ │ @ instruction: 0xf0034281 │ │ │ │ @ instruction: 0xf5b1801f │ │ │ │ @ instruction: 0xf0031f48 │ │ │ │ addsmi r8, r1, #9 │ │ │ │ msrhi SPSR_fsc, #2 │ │ │ │ - ldrbne pc, [r4, #576]! @ 0x240 @ │ │ │ │ + strcc pc, [r4, #-576] @ 0xfffffdc0 │ │ │ │ ldreq pc, [r5, #-704]! @ 0xfffffd40 │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #41728 @ 0xa300 │ │ │ │ @ instruction: 0xf7fa930b │ │ │ │ - bls 0x3507d4 │ │ │ │ + bls 0x350910 │ │ │ │ stmdbge r6, {r8, r9, sp} │ │ │ │ - bl 0x2222e0 │ │ │ │ + bl 0x222404 │ │ │ │ @ instruction: 0xf8d20282 │ │ │ │ @ instruction: 0xf7fc2760 │ │ │ │ - @ instruction: 0xf7fdffe3 │ │ │ │ - @ instruction: 0xf404bf72 │ │ │ │ + @ instruction: 0xf7fdffe5 │ │ │ │ + @ instruction: 0xf404bf73 │ │ │ │ @ instruction: 0xf5b31340 │ │ │ │ @ instruction: 0xf0021f40 │ │ │ │ vhadd.s8 d24, d16, d0 │ │ │ │ - vshl.s64 , q10, #0 │ │ │ │ + vabal.s8 , d0, d4 │ │ │ │ @ instruction: 0xf0140535 │ │ │ │ @ instruction: 0xf0415380 │ │ │ │ @ instruction: 0x4621823f │ │ │ │ andcs sl, r0, #393216 @ 0x60000 │ │ │ │ stmib sp, {r0, r2, r8, r9, ip, pc}^ │ │ │ │ @ instruction: 0xf7fa220a │ │ │ │ - bls 0x350790 │ │ │ │ - blls 0x23ae78 │ │ │ │ - bl 0x222324 │ │ │ │ + bls 0x3508cc │ │ │ │ + blls 0x23af9c │ │ │ │ + bl 0x222448 │ │ │ │ @ instruction: 0xf8d20282 │ │ │ │ @ instruction: 0xf7fc2710 │ │ │ │ - @ instruction: 0xf7fdffc1 │ │ │ │ - rsceq fp, r5, r0, asr pc │ │ │ │ + @ instruction: 0xf7fdffc3 │ │ │ │ + rsceq fp, r5, r1, asr pc │ │ │ │ strbhi pc, [r2, #-257]! @ 0xfffffeff @ │ │ │ │ vsubw.s8 q9, q8, d0 │ │ │ │ - b 0x1d1740 │ │ │ │ + b 0x1d1864 │ │ │ │ @ instruction: 0x43a30203 │ │ │ │ - ldrhi pc, [pc], #-2 @ 0xd0a88 │ │ │ │ + ldrhi pc, [pc], #-2 @ 0xd0bac │ │ │ │ svcne 0x0040f5b2 │ │ │ │ cmpphi sl, r2 @ p-variant is OBSOLETE │ │ │ │ andpl pc, r1, #196, 6 @ 0x10000003 │ │ │ │ movwls r2, #41728 @ 0xa300 │ │ │ │ movwls r0, #48357 @ 0xbce5 │ │ │ │ - mvnsne pc, #64, 4 │ │ │ │ + movwcc pc, #16960 @ 0x4240 @ │ │ │ │ teqpeq r5, #192, 4 @ p-variant is OBSOLETE │ │ │ │ mcrrcc 3, 12, pc, r2, cr4 @ │ │ │ │ orreq lr, r2, #3072 @ 0xc00 │ │ │ │ @ instruction: 0xf0059209 │ │ │ │ stmdbge r6, {r3, r8, sl} │ │ │ │ streq lr, [ip, #-2629] @ 0xfffff5bb │ │ │ │ @ instruction: 0xf8d34630 │ │ │ │ stmdbeq r3!, {r8, r9, fp, sp} │ │ │ │ @ instruction: 0xf0039506 │ │ │ │ vsubw.u8 q8, q2, d8 │ │ │ │ @ instruction: 0xf0044542 │ │ │ │ @ instruction: 0x432b040f │ │ │ │ strcc lr, [r7], #-2509 @ 0xfffff633 │ │ │ │ - blx 0xff40eace │ │ │ │ - svclt 0x001bf7fd │ │ │ │ + blx 0xff48ebf2 │ │ │ │ + svclt 0x001cf7fd │ │ │ │ movtne pc, #1028 @ 0x404 @ │ │ │ │ svcne 0x0040f5b3 │ │ │ │ rsbshi pc, r5, r2 │ │ │ │ - ldrbne pc, [r4, #576]! @ 0x240 @ │ │ │ │ + strcc pc, [r4, #-576] @ 0xfffffdc0 │ │ │ │ ldreq pc, [r5, #-704]! @ 0xfffffd40 │ │ │ │ @ instruction: 0xf3c40923 │ │ │ │ stcleq 1, cr4, [r2], #264 @ 0x108 │ │ │ │ movweq pc, #32771 @ 0x8003 @ │ │ │ │ andeq pc, r8, #2 │ │ │ │ vsubw.u8 q10, q2, d11 │ │ │ │ @ instruction: 0xf0043142 │ │ │ │ movwmi r0, #40975 @ 0xa00f │ │ │ │ smlabtpl r1, r4, r3, pc @ │ │ │ │ setend le │ │ │ │ - bl 0x23130c │ │ │ │ + bl 0x231430 │ │ │ │ stmib sp, {r0, r7, r8, sl}^ │ │ │ │ andls r2, r8, r6, lsl #6 │ │ │ │ tstls r9, r0, lsr r6 │ │ │ │ @ instruction: 0xf8d5a906 │ │ │ │ movwcs r2, #2528 @ 0x9e0 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ - blx 0xfe88eb2a │ │ │ │ - mcrlt 7, 7, pc, cr13, cr13, {7} @ │ │ │ │ + blx 0xfe90ec4e │ │ │ │ + mcrlt 7, 7, pc, cr14, cr13, {7} @ │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #41728 @ 0xa300 │ │ │ │ @ instruction: 0xf7fa930b │ │ │ │ - stmdals r9, {r0, r5, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - rscsne pc, r4, #64, 4 │ │ │ │ + stmdals r9, {r0, r3, r5, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + andcc pc, r4, #64, 4 │ │ │ │ eorseq pc, r5, #192, 4 │ │ │ │ stmdbge r6, {r8, r9, sp} │ │ │ │ addeq lr, r0, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf8d24630 │ │ │ │ @ instruction: 0xf7fc2ea8 │ │ │ │ - @ instruction: 0xf7fdff47 │ │ │ │ - @ instruction: 0x4621bed6 │ │ │ │ + @ instruction: 0xf7fdff49 │ │ │ │ + @ instruction: 0x4621bed7 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ - mcr2 7, 6, pc, cr0, cr10, {7} @ │ │ │ │ + mcr2 7, 6, pc, cr6, cr10, {7} @ │ │ │ │ vadd.i8 d25, d0, d9 │ │ │ │ - vrshr.s64 , q10, #64 │ │ │ │ + vsubl.s8 , d0, d4 │ │ │ │ movwcs r0, #565 @ 0x235 │ │ │ │ - bl 0x17af9c │ │ │ │ + bl 0x17b0c0 │ │ │ │ ldrtmi r0, [r0], -r0, lsl #5 │ │ │ │ mrccs 8, 4, APSR_nzcv, cr8, cr2, {6} │ │ │ │ - @ instruction: 0xff30f7fc │ │ │ │ - mrclt 7, 5, APSR_nzcv, cr15, cr13, {7} │ │ │ │ + @ instruction: 0xff32f7fc │ │ │ │ + mcrlt 7, 6, pc, cr0, cr13, {7} @ │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #41728 @ 0xa300 │ │ │ │ @ instruction: 0xf7fa930b │ │ │ │ - stmdals r9, {r0, r1, r4, r5, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ - rscsne pc, r4, #64, 4 │ │ │ │ + stmdals r9, {r0, r1, r3, r4, r5, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + andcc pc, r4, #64, 4 │ │ │ │ eorseq pc, r5, #192, 4 │ │ │ │ stmdbge r6, {r8, r9, sp} │ │ │ │ addeq lr, r0, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf8d24630 │ │ │ │ @ instruction: 0xf7fc2e38 │ │ │ │ - @ instruction: 0xf7fdff19 │ │ │ │ - strtmi fp, [r1], -r8, lsr #29 │ │ │ │ + @ instruction: 0xf7fdff1b │ │ │ │ + strtmi fp, [r1], -r9, lsr #29 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwcc lr, #43469 @ 0xa9cd │ │ │ │ - mrc2 7, 4, pc, cr2, cr10, {7} │ │ │ │ + mrc2 7, 4, pc, cr8, cr10, {7} │ │ │ │ vadd.i8 d25, d0, d9 │ │ │ │ - vrshr.s64 , q10, #64 │ │ │ │ + vsubl.s8 , d0, d4 │ │ │ │ movwcs r0, #565 @ 0x235 │ │ │ │ - bl 0x17aff8 │ │ │ │ + bl 0x17b11c │ │ │ │ ldrtmi r0, [r0], -r0, lsl #5 │ │ │ │ mcrcs 8, 4, pc, cr8, cr2, {6} @ │ │ │ │ - @ instruction: 0xff02f7fc │ │ │ │ - mrclt 7, 4, APSR_nzcv, cr1, cr13, {7} │ │ │ │ + @ instruction: 0xff04f7fc │ │ │ │ + mrclt 7, 4, APSR_nzcv, cr2, cr13, {7} │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #41728 @ 0xa300 │ │ │ │ @ instruction: 0xf7fa930b │ │ │ │ - ldcvs 14, cr15, [r1, #-332]! @ 0xfffffeb4 │ │ │ │ + ldcvs 14, cr15, [r1, #-364]! @ 0xfffffe94 │ │ │ │ @ instruction: 0xf8d19809 │ │ │ │ vst4.32 {d3-d6}, [r3 :64], r8 │ │ │ │ @ instruction: 0xf4146270 │ │ │ │ @ instruction: 0xf0411300 │ │ │ │ - bcs 0xf1d78 │ │ │ │ - mrcge 4, 3, APSR_nzcv, cr12, cr13, {1} │ │ │ │ + bcs 0xf1e9c │ │ │ │ + mrcge 4, 3, APSR_nzcv, cr13, cr13, {1} │ │ │ │ @ instruction: 0xf412684a │ │ │ │ @ instruction: 0xf43d6f60 │ │ │ │ - @ instruction: 0xf240ae77 │ │ │ │ - vrshr.s64 , q10, #64 │ │ │ │ - bl 0x151500 │ │ │ │ + @ instruction: 0xf240ae78 │ │ │ │ + vsubl.s8 , d0, d4 │ │ │ │ + bl 0x151624 │ │ │ │ stmdbge r6, {r7, r9} │ │ │ │ @ instruction: 0xf8d24630 │ │ │ │ @ instruction: 0xf7fc2ee8 │ │ │ │ - @ instruction: 0xf7fdfedb │ │ │ │ - strtmi fp, [r1], -sl, ror #28 │ │ │ │ + @ instruction: 0xf7fdfedd │ │ │ │ + strtmi fp, [r1], -fp, ror #28 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ - mcr2 7, 1, pc, cr12, cr10, {7} @ │ │ │ │ + mrc2 7, 1, pc, cr4, cr10, {7} │ │ │ │ movwne pc, #1044 @ 0x414 @ │ │ │ │ - mrcge 4, 2, APSR_nzcv, cr14, cr13, {3} │ │ │ │ + mrcge 4, 2, APSR_nzcv, cr15, cr13, {3} │ │ │ │ @ instruction: 0x46306d32 │ │ │ │ @ instruction: 0x1098f8d2 │ │ │ │ svcvs 0x0070f411 │ │ │ │ - mrcge 4, 2, APSR_nzcv, cr6, cr13, {1} │ │ │ │ + mrcge 4, 2, APSR_nzcv, cr7, cr13, {1} │ │ │ │ @ instruction: 0xf4126852 │ │ │ │ @ instruction: 0xf43d6f60 │ │ │ │ - stcls 14, cr10, [r9], {81} @ 0x51 │ │ │ │ - rscsne pc, r4, #64, 4 │ │ │ │ + stcls 14, cr10, [r9], {82} @ 0x52 │ │ │ │ + andcc pc, r4, #64, 4 │ │ │ │ eorseq pc, r5, #192, 4 │ │ │ │ - bl 0x17b094 │ │ │ │ + bl 0x17b1b8 │ │ │ │ @ instruction: 0xf8d20284 │ │ │ │ @ instruction: 0xf7fc2ed8 │ │ │ │ - @ instruction: 0xf7fdfeb5 │ │ │ │ - strtmi fp, [r1], -r4, asr #28 │ │ │ │ + @ instruction: 0xf7fdfeb7 │ │ │ │ + strtmi fp, [r1], -r5, asr #28 │ │ │ │ strls sl, [sl, #-2054] @ 0xfffff7fa │ │ │ │ @ instruction: 0xf7fa950b │ │ │ │ - stmdals r9, {r0, r1, r2, r3, r5, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - rscsne pc, r4, #64, 4 │ │ │ │ + stmdals r9, {r0, r2, r4, r5, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + andcc pc, r4, #64, 4 │ │ │ │ eorseq pc, r5, #192, 4 │ │ │ │ stmdbge r6, {r0, r1, r3, r5, r9, sl, lr} │ │ │ │ addeq lr, r0, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf8d24630 │ │ │ │ @ instruction: 0xf7fc2e08 │ │ │ │ - @ instruction: 0xf7fdfe9f │ │ │ │ - strtmi fp, [r1], -lr, lsr #28 │ │ │ │ + @ instruction: 0xf7fdfea1 │ │ │ │ + strtmi fp, [r1], -pc, lsr #28 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ - mrc2 7, 0, pc, cr8, cr10, {7} │ │ │ │ + mrc2 7, 0, pc, cr14, cr10, {7} │ │ │ │ vadd.i8 d25, d0, d9 │ │ │ │ - vrshr.s64 , q10, #64 │ │ │ │ + vsubl.s8 , d0, d4 │ │ │ │ movwcs r0, #565 @ 0x235 │ │ │ │ - bl 0x17b0ec │ │ │ │ + bl 0x17b210 │ │ │ │ ldrtmi r0, [r0], -r0, lsl #5 │ │ │ │ mrccs 8, 0, APSR_nzcv, cr8, cr2, {6} │ │ │ │ - mcr2 7, 4, pc, cr8, cr12, {7} @ │ │ │ │ - mrclt 7, 0, APSR_nzcv, cr7, cr13, {7} │ │ │ │ + mcr2 7, 4, pc, cr10, cr12, {7} @ │ │ │ │ + mrclt 7, 0, APSR_nzcv, cr8, cr13, {7} │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #41728 @ 0xa300 │ │ │ │ @ instruction: 0xf7fa930b │ │ │ │ - stmdals r9, {r0, r1, r3, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ - rscsne pc, r4, #64, 4 │ │ │ │ + stmdals r9, {r0, r1, r4, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + andcc pc, r4, #64, 4 │ │ │ │ eorseq pc, r5, #192, 4 │ │ │ │ stmdbge r6, {r8, r9, sp} │ │ │ │ addeq lr, r0, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf8d24630 │ │ │ │ @ instruction: 0xf7fc2eb8 │ │ │ │ - @ instruction: 0xf7fdfe71 │ │ │ │ - strtmi fp, [r1], -r0, lsl #28 │ │ │ │ + @ instruction: 0xf7fdfe73 │ │ │ │ + strtmi fp, [r1], -r1, lsl #28 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ - stc2l 7, cr15, [r2, #1000] @ 0x3e8 │ │ │ │ + stc2l 7, cr15, [sl, #1000] @ 0x3e8 │ │ │ │ stmdals r9, {r0, r4, r5, r8, sl, fp, sp, lr} │ │ │ │ @ instruction: 0x3098f8d1 │ │ │ │ rsbsvs pc, r0, #50331648 @ 0x3000000 │ │ │ │ movwne pc, #1044 @ 0x414 @ │ │ │ │ tstphi sp, #65 @ p-variant is OBSOLETE @ 0x41 │ │ │ │ @ instruction: 0xf43d2a00 │ │ │ │ - stmdavs sl, {r0, r1, r3, r5, r6, r7, r8, sl, fp, sp, pc}^ │ │ │ │ + stmdavs sl, {r2, r3, r5, r6, r7, r8, sl, fp, sp, pc}^ │ │ │ │ svcvs 0x0060f412 │ │ │ │ - stclge 4, cr15, [r6, #244]! @ 0xf4 │ │ │ │ - rscsne pc, r4, #64, 4 │ │ │ │ + stclge 4, cr15, [r7, #244]! @ 0xf4 │ │ │ │ + andcc pc, r4, #64, 4 │ │ │ │ eorseq pc, r5, #192, 4 │ │ │ │ addeq lr, r0, #2048 @ 0x800 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ mcrcs 8, 3, pc, cr8, cr2, {6} @ │ │ │ │ - mcr2 7, 2, pc, cr10, cr12, {7} @ │ │ │ │ - ldcllt 7, cr15, [r9, #1012] @ 0x3f4 │ │ │ │ + mcr2 7, 2, pc, cr12, cr12, {7} @ │ │ │ │ + ldcllt 7, cr15, [sl, #1012] @ 0x3f4 │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #41728 @ 0xa300 │ │ │ │ @ instruction: 0xf7fa930b │ │ │ │ - bls 0x35047c │ │ │ │ - mvnsne pc, #64, 4 │ │ │ │ + bls 0x3505b8 │ │ │ │ + movwcc pc, #16960 @ 0x4240 @ │ │ │ │ teqpeq r5, #192, 4 @ p-variant is OBSOLETE │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ addeq lr, r2, #3072 @ 0xc00 │ │ │ │ @ instruction: 0x13a1f649 │ │ │ │ movweq pc, #25280 @ 0x62c0 @ │ │ │ │ mrccs 8, 2, APSR_nzcv, cr8, cr2, {6} │ │ │ │ - mrc2 7, 1, pc, cr0, cr12, {7} │ │ │ │ - ldclt 7, cr15, [pc, #1012]! @ 0xd1188 │ │ │ │ + mrc2 7, 1, pc, cr2, cr12, {7} │ │ │ │ + stcllt 7, cr15, [r0, #1012] @ 0x3f4 │ │ │ │ rsbvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andeq pc, r0, #268435468 @ 0x1000000c │ │ │ │ @ instruction: 0xf0014293 │ │ │ │ vst3.8 {d24,d26,d28}, [pc :256], r0 │ │ │ │ vmvn.i32 q11, #4096 @ 0x00001000 │ │ │ │ addsmi r0, r3, #0, 4 │ │ │ │ strhi pc, [sl, #-1] │ │ │ │ subsvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andeq pc, r0, #268435468 @ 0x1000000c │ │ │ │ @ instruction: 0xf47d4293 │ │ │ │ - strtmi sl, [r1], -r9, lsr #27 │ │ │ │ + strtmi sl, [r1], -sl, lsr #27 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ - ldc2l 7, cr15, [sl, #1000] @ 0x3e8 │ │ │ │ + blx 0xff30eeda │ │ │ │ @ instruction: 0xf57d02e3 │ │ │ │ - ldcvs 13, cr10, [r3, #-636]! @ 0xfffffd84 │ │ │ │ + ldcvs 13, cr10, [r3, #-640]! @ 0xfffffd80 │ │ │ │ @ instruction: 0xf8d34630 │ │ │ │ @ instruction: 0xf4122098 │ │ │ │ @ instruction: 0xf43d6f70 │ │ │ │ - ldmdavs fp, {r0, r1, r2, r4, r7, r8, sl, fp, sp, pc}^ │ │ │ │ + ldmdavs fp, {r3, r4, r7, r8, sl, fp, sp, pc}^ │ │ │ │ svcvs 0x0060f413 │ │ │ │ - ldcge 4, cr15, [r2, #244] @ 0xf4 │ │ │ │ + ldcge 4, cr15, [r3, #244] @ 0xf4 │ │ │ │ stmdbge r6, {r8, r9, sp} │ │ │ │ vcgt.s8 d25, d6, d0 │ │ │ │ - vsubl.s8 q9, d16, d9 │ │ │ │ + vmov.i32 , #256 @ 0x00000100 │ │ │ │ @ instruction: 0xf7fc020c │ │ │ │ - @ instruction: 0xf7fdf8d5 │ │ │ │ - @ instruction: 0xf5b5bd88 │ │ │ │ + @ instruction: 0xf7fdf8d7 │ │ │ │ + @ instruction: 0xf5b5bd89 │ │ │ │ @ instruction: 0xf47d6f50 │ │ │ │ - strtmi sl, [r1], -r3, lsl #27 │ │ │ │ + strtmi sl, [r1], -r4, lsl #27 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ - stc2l 7, cr15, [r6, #-1000] @ 0xfffffc18 │ │ │ │ + stc2l 7, cr15, [lr, #-1000] @ 0xfffffc18 │ │ │ │ @ instruction: 0xf4146d31 │ │ │ │ stmdals r9, {r8, r9, ip} │ │ │ │ @ instruction: 0x2098f8d1 │ │ │ │ rsbsvs pc, r0, #33554432 @ 0x2000000 │ │ │ │ strbhi pc, [r7, #65] @ 0x41 @ │ │ │ │ @ instruction: 0xf43d2a00 │ │ │ │ - stmdavs sl, {r0, r1, r2, r3, r5, r6, r8, sl, fp, sp, pc}^ │ │ │ │ + stmdavs sl, {r4, r5, r6, r8, sl, fp, sp, pc}^ │ │ │ │ svcvs 0x0060f412 │ │ │ │ - stclge 4, cr15, [sl, #-244]! @ 0xffffff0c │ │ │ │ - rscsne pc, r4, #64, 4 │ │ │ │ + stclge 4, cr15, [fp, #-244]! @ 0xffffff0c │ │ │ │ + andcc pc, r4, #64, 4 │ │ │ │ eorseq pc, r5, #192, 4 │ │ │ │ addeq lr, r0, #2048 @ 0x800 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ stclcs 8, cr15, [r8, #-840] @ 0xfffffcb8 │ │ │ │ - stc2l 7, cr15, [lr, #1008] @ 0x3f0 │ │ │ │ - ldcllt 7, cr15, [sp, #-1012] @ 0xfffffc0c │ │ │ │ + ldc2l 7, cr15, [r0, #1008] @ 0x3f0 │ │ │ │ + ldcllt 7, cr15, [lr, #-1012] @ 0xfffffc0c │ │ │ │ movvs pc, #1325400064 @ 0x4f000000 │ │ │ │ movweq pc, #705 @ 0x2c1 @ │ │ │ │ @ instruction: 0xf47d429d │ │ │ │ - @ instruction: 0x4621ad55 │ │ │ │ + @ instruction: 0x4621ad56 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ - stc2 7, cr15, [sl], {250} @ 0xfa │ │ │ │ + ldc2 7, cr15, [r2], {250} @ 0xfa │ │ │ │ vadd.i8 d25, d0, d9 │ │ │ │ - vrshr.s64 , q10, #64 │ │ │ │ + vsubl.s8 , d0, d4 │ │ │ │ movwcs r0, #565 @ 0x235 │ │ │ │ - bl 0x17b29c │ │ │ │ + bl 0x17b3c0 │ │ │ │ ldrtmi r0, [r0], -r0, lsl #5 │ │ │ │ stccs 8, cr15, [r8, #840]! @ 0x348 │ │ │ │ - ldc2 7, cr15, [r0, #1008]! @ 0x3f0 │ │ │ │ - ldclt 7, cr15, [pc, #-1012]! @ 0xd0aa0 │ │ │ │ + ldc2 7, cr15, [r2, #1008]! @ 0x3f0 │ │ │ │ + stcllt 7, cr15, [r0, #-1012] @ 0xfffffc0c │ │ │ │ cmppvs r0, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ movweq pc, #705 @ 0x2c1 @ │ │ │ │ @ instruction: 0xf47d429d │ │ │ │ - @ instruction: 0x4621ad37 │ │ │ │ + @ instruction: 0x4621ad38 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ - ldc2l 7, cr15, [sl], #1000 @ 0x3e8 │ │ │ │ + stc2 7, cr15, [r2, #-1000] @ 0xfffffc18 │ │ │ │ @ instruction: 0xf57d02a7 │ │ │ │ - ldcvs 13, cr10, [r3, #-180]! @ 0xffffff4c │ │ │ │ + ldcvs 13, cr10, [r3, #-184]! @ 0xffffff48 │ │ │ │ @ instruction: 0xf8d34630 │ │ │ │ @ instruction: 0xf4122098 │ │ │ │ @ instruction: 0xf43d6f70 │ │ │ │ - ldmdavs fp, {r0, r2, r5, r8, sl, fp, sp, pc}^ │ │ │ │ + ldmdavs fp, {r1, r2, r5, r8, sl, fp, sp, pc}^ │ │ │ │ svcvs 0x0060f413 │ │ │ │ - stcge 4, cr15, [r0, #-244]! @ 0xffffff0c │ │ │ │ + stcge 4, cr15, [r1, #-244]! @ 0xffffff0c │ │ │ │ @ instruction: 0xf2409c09 │ │ │ │ - vrshr.s64 , q10, #64 │ │ │ │ + vsubl.s8 , d0, d4 │ │ │ │ movwcs r0, #565 @ 0x235 │ │ │ │ - bl 0x17b2f8 │ │ │ │ + bl 0x17b41c │ │ │ │ @ instruction: 0xf8d20284 │ │ │ │ @ instruction: 0xf7fc2df8 │ │ │ │ - @ instruction: 0xf7fdfd83 │ │ │ │ - @ instruction: 0x4621bd12 │ │ │ │ + @ instruction: 0xf7fdfd85 │ │ │ │ + @ instruction: 0x4621bd13 │ │ │ │ strls sl, [sl, #-2054] @ 0xfffff7fa │ │ │ │ @ instruction: 0xf7fa950b │ │ │ │ - stmdals r9, {r0, r2, r3, r4, r5, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ - rscsne pc, r4, #64, 4 │ │ │ │ + stmdals r9, {r0, r1, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + andcc pc, r4, #64, 4 │ │ │ │ eorseq pc, r5, #192, 4 │ │ │ │ stmdbge r6, {r0, r1, r3, r5, r9, sl, lr} │ │ │ │ addeq lr, r0, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf8d24630 │ │ │ │ @ instruction: 0xf7fc2cb8 │ │ │ │ - @ instruction: 0xf7fdfd6d │ │ │ │ - @ instruction: 0x4621bcfc │ │ │ │ + @ instruction: 0xf7fdfd6f │ │ │ │ + @ instruction: 0x4621bcfd │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ - stc2l 7, cr15, [r6], #1000 @ 0x3e8 │ │ │ │ + stc2l 7, cr15, [ip], #1000 @ 0x3e8 │ │ │ │ vadd.i8 d25, d0, d9 │ │ │ │ - vrshr.s64 , q10, #64 │ │ │ │ + vsubl.s8 , d0, d4 │ │ │ │ movwcs r0, #565 @ 0x235 │ │ │ │ - bl 0x17b350 │ │ │ │ + bl 0x17b474 │ │ │ │ ldrtmi r0, [r0], -r0, lsl #5 │ │ │ │ ldccs 8, cr15, [r8, #-840]! @ 0xfffffcb8 │ │ │ │ - ldc2l 7, cr15, [r6, #-1008] @ 0xfffffc10 │ │ │ │ - stcllt 7, cr15, [r5], #1012 @ 0x3f4 │ │ │ │ + ldc2l 7, cr15, [r8, #-1008] @ 0xfffffc10 │ │ │ │ + stcllt 7, cr15, [r6], #1012 @ 0x3f4 │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #41728 @ 0xa300 │ │ │ │ @ instruction: 0xf7fa930b │ │ │ │ - stmdals r9, {r0, r1, r2, r3, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ - rscsne pc, r4, #64, 4 │ │ │ │ + stmdals r9, {r0, r2, r4, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ + andcc pc, r4, #64, 4 │ │ │ │ eorseq pc, r5, #192, 4 │ │ │ │ stmdbge r6, {r8, r9, sp} │ │ │ │ addeq lr, r0, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf8d24630 │ │ │ │ @ instruction: 0xf7fc2de8 │ │ │ │ - @ instruction: 0xf7fdfd3f │ │ │ │ - strtmi fp, [r1], -lr, asr #25 │ │ │ │ + @ instruction: 0xf7fdfd41 │ │ │ │ + strtmi fp, [r1], -pc, asr #25 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ - ldc2 7, cr15, [r8], #1000 @ 0x3e8 │ │ │ │ + ldc2 7, cr15, [lr], #1000 @ 0x3e8 │ │ │ │ vadd.i8 d25, d0, d9 │ │ │ │ - vrshr.s64 , q10, #64 │ │ │ │ + vsubl.s8 , d0, d4 │ │ │ │ movwcs r0, #565 @ 0x235 │ │ │ │ - bl 0x17b3ac │ │ │ │ + bl 0x17b4d0 │ │ │ │ ldrtmi r0, [r0], -r0, lsl #5 │ │ │ │ stclcs 8, cr15, [r8, #840] @ 0x348 │ │ │ │ - stc2 7, cr15, [r8, #-1008]! @ 0xfffffc10 │ │ │ │ - ldclt 7, cr15, [r7], #1012 @ 0x3f4 │ │ │ │ + stc2 7, cr15, [sl, #-1008]! @ 0xfffffc10 │ │ │ │ + ldclt 7, cr15, [r8], #1012 @ 0x3f4 │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf7fa330a │ │ │ │ - bls 0x350238 │ │ │ │ - mvnsne pc, #64, 4 │ │ │ │ + bls 0x350374 │ │ │ │ + movwcc pc, #16960 @ 0x4240 @ │ │ │ │ teqpeq r5, #192, 4 @ p-variant is OBSOLETE │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ addeq lr, r2, #3072 @ 0xc00 │ │ │ │ @ instruction: 0x43b5f649 │ │ │ │ movweq pc, #25280 @ 0x62c0 @ │ │ │ │ ldccs 8, cr15, [r8, #840]! @ 0x348 │ │ │ │ - stc2 7, cr15, [lr, #-1008] @ 0xfffffc10 │ │ │ │ - ldclt 7, cr15, [sp], {253} @ 0xfd │ │ │ │ + ldc2 7, cr15, [r0, #-1008] @ 0xfffffc10 │ │ │ │ + ldclt 7, cr15, [lr], {253} @ 0xfd │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #41728 @ 0xa300 │ │ │ │ @ instruction: 0xf7fa930b │ │ │ │ - stmdals r9, {r0, r1, r2, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ - rscsne pc, r4, #64, 4 │ │ │ │ + stmdals r9, {r0, r2, r3, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ + andcc pc, r4, #64, 4 │ │ │ │ eorseq pc, r5, #192, 4 │ │ │ │ stmdbge r6, {r8, r9, sp} │ │ │ │ addeq lr, r0, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf8d24630 │ │ │ │ @ instruction: 0xf7fc2d78 │ │ │ │ - @ instruction: 0xf7fdfcf7 │ │ │ │ - strtmi fp, [r1], -r6, lsl #25 │ │ │ │ + @ instruction: 0xf7fdfcf9 │ │ │ │ + strtmi fp, [r1], -r7, lsl #25 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwcc lr, #43469 @ 0xa9cd │ │ │ │ - ldc2l 7, cr15, [r0], #-1000 @ 0xfffffc18 │ │ │ │ + ldc2l 7, cr15, [r6], #-1000 @ 0xfffffc18 │ │ │ │ vadd.i8 d25, d0, d9 │ │ │ │ - vrshr.s64 , q10, #64 │ │ │ │ + vsubl.s8 , d0, d4 │ │ │ │ movwcs r0, #565 @ 0x235 │ │ │ │ - bl 0x17b43c │ │ │ │ + bl 0x17b560 │ │ │ │ ldrtmi r0, [r0], -r0, lsl #5 │ │ │ │ stclcs 8, cr15, [r8, #-840]! @ 0xfffffcb8 │ │ │ │ - stc2l 7, cr15, [r0], #1008 @ 0x3f0 │ │ │ │ - stcllt 7, cr15, [pc], #-1012 @ 0xd0c40 │ │ │ │ + stc2l 7, cr15, [r2], #1008 @ 0x3f0 │ │ │ │ + ldcllt 7, cr15, [r0], #-1012 @ 0xfffffc0c │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #41728 @ 0xa300 │ │ │ │ @ instruction: 0xf7fa930b │ │ │ │ - stmdals r9, {r0, r3, r4, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ - rscsne pc, r4, #64, 4 │ │ │ │ + stmdals r9, {r0, r1, r2, r3, r4, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ + andcc pc, r4, #64, 4 │ │ │ │ eorseq pc, r5, #192, 4 │ │ │ │ stmdbge r6, {r8, r9, sp} │ │ │ │ addeq lr, r0, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf8d24630 │ │ │ │ @ instruction: 0xf7fc2cd8 │ │ │ │ - @ instruction: 0xf7fdfcc9 │ │ │ │ - @ instruction: 0x4621bc58 │ │ │ │ + @ instruction: 0xf7fdfccb │ │ │ │ + @ instruction: 0x4621bc59 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ - blx 0xfe40f05a │ │ │ │ + blx 0xfe60f17e │ │ │ │ vadd.i8 d25, d0, d9 │ │ │ │ - vrshr.s64 , q10, #64 │ │ │ │ + vsubl.s8 , d0, d4 │ │ │ │ movwcs r0, #565 @ 0x235 │ │ │ │ - bl 0x17b498 │ │ │ │ + bl 0x17b5bc │ │ │ │ ldrtmi r0, [r0], -r0, lsl #5 │ │ │ │ ldccs 8, cr15, [r8, #840] @ 0x348 │ │ │ │ - ldc2 7, cr15, [r2], #1008 @ 0x3f0 │ │ │ │ - mcrrlt 7, 15, pc, r1, cr13 @ │ │ │ │ + ldc2 7, cr15, [r4], #1008 @ 0x3f0 │ │ │ │ + mcrrlt 7, 15, pc, r2, cr13 @ │ │ │ │ svceq 0x00d8f5b3 │ │ │ │ ldrthi pc, [sp], #1 @ │ │ │ │ mvneq pc, #4, 8 @ 0x4000000 │ │ │ │ svceq 0x00c4f5b3 │ │ │ │ cmpphi lr, r2 @ p-variant is OBSOLETE │ │ │ │ mvneq pc, #4, 8 @ 0x4000000 │ │ │ │ svceq 0x00e0f5b3 │ │ │ │ strhi pc, [r4, #1] │ │ │ │ strtmi sl, [r1], -r6, lsl #16 │ │ │ │ - @ instruction: 0xf984f7fa │ │ │ │ + @ instruction: 0xf956f7fa │ │ │ │ @ instruction: 0x46306d33 │ │ │ │ @ instruction: 0x2098f8d3 │ │ │ │ svcvs 0x0070f412 │ │ │ │ - stcge 4, cr15, [r4], #-244 @ 0xffffff0c │ │ │ │ + stcge 4, cr15, [r5], #-244 @ 0xffffff0c │ │ │ │ @ instruction: 0xf413685b │ │ │ │ @ instruction: 0xf43d6f70 │ │ │ │ - bls 0x3bc150 │ │ │ │ - mvnsne pc, #64, 4 │ │ │ │ + bls 0x3bc278 │ │ │ │ + movwcc pc, #16960 @ 0x4240 @ │ │ │ │ teqpeq r5, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - bl 0x1b7504 │ │ │ │ + bl 0x1b7628 │ │ │ │ @ instruction: 0xf8d30382 │ │ │ │ - blls 0x35c2a8 │ │ │ │ + blls 0x35c3cc │ │ │ │ stmdbcs r7, {r0, r3, r4, r8, r9, lr} │ │ │ │ - ldcge 7, cr15, [r0], {61} @ 0x3d │ │ │ │ + ldcge 7, cr15, [r1], {61} @ 0x3d │ │ │ │ @ instruction: 0xf43d2a00 │ │ │ │ - stmdbge r6, {r0, r2, r3, sl, fp, sp, pc} │ │ │ │ - @ instruction: 0xf906f7fb │ │ │ │ - stclt 7, cr15, [r9], {253} @ 0xfd │ │ │ │ + stmdbge r6, {r1, r2, r3, sl, fp, sp, pc} │ │ │ │ + @ instruction: 0xf908f7fb │ │ │ │ + stclt 7, cr15, [sl], {253} @ 0xfd │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #41728 @ 0xa300 │ │ │ │ @ instruction: 0xf7fa930b │ │ │ │ - stmdals r9, {r0, r2, r3, r4, r5, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ - rscsne pc, r4, #64, 4 │ │ │ │ + stmdals r9, {r0, r2, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + andcc pc, r4, #64, 4 │ │ │ │ eorseq pc, r5, #192, 4 │ │ │ │ stmdbge r6, {r8, r9, sp} │ │ │ │ addeq lr, r0, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf8d24630 │ │ │ │ @ instruction: 0xf7fc2ce8 │ │ │ │ - @ instruction: 0xf7fdfc63 │ │ │ │ - @ instruction: 0xf44fbbf2 │ │ │ │ + @ instruction: 0xf7fdfc65 │ │ │ │ + @ instruction: 0xf44fbbf3 │ │ │ │ vqdmlal.s q11, d17, d0[0] │ │ │ │ addsmi r0, sl, #0, 6 │ │ │ │ ldrbhi pc, [ip, -r1] @ │ │ │ │ ldrthi pc, [sp], #513 @ 0x201 @ │ │ │ │ orrvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ movweq pc, #705 @ 0x2c1 @ │ │ │ │ @ instruction: 0xf001429a │ │ │ │ vst1.64 {d24-d26}, [pc :128], r7 │ │ │ │ vsubw.s8 q11, , d16 │ │ │ │ addsmi r0, sl, #0, 6 │ │ │ │ - blge 0xff78e350 │ │ │ │ + blge 0xff7ce474 │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #41728 @ 0xa300 │ │ │ │ @ instruction: 0xf7fa930b │ │ │ │ - stmdbge r6, {r0, r1, r3, r4, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r6, {r0, r1, r2, r3, r4, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fc4630 │ │ │ │ - @ instruction: 0xf7fdfb31 │ │ │ │ - strtmi fp, [r1], -lr, asr #23 │ │ │ │ + @ instruction: 0xf7fdfb33 │ │ │ │ + strtmi fp, [r1], -pc, asr #23 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwcc lr, #43469 @ 0xa9cd │ │ │ │ - blx 0xfef0f16e │ │ │ │ + blx 0xff08f292 │ │ │ │ vpmax.s8 d25, d0, d9 │ │ │ │ - vrsra.s64 , q10, #64 │ │ │ │ + vsubw.s8 , q0, d4 │ │ │ │ stmdbge r6, {r0, r2, r4, r5, r8, r9} │ │ │ │ - bl 0x1a2a54 │ │ │ │ + bl 0x1a2b78 │ │ │ │ @ instruction: 0xf6490282 │ │ │ │ vqdmlal.s q10, d0, d1[4] │ │ │ │ @ instruction: 0xf8d20306 │ │ │ │ @ instruction: 0xf7fc2d08 │ │ │ │ - @ instruction: 0xf7fdfc25 │ │ │ │ - @ instruction: 0x4621bbb4 │ │ │ │ + @ instruction: 0xf7fdfc27 │ │ │ │ + @ instruction: 0x4621bbb5 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ - blx 0xfe88f1a2 │ │ │ │ + blx 0xfea0f2c6 │ │ │ │ vadd.i8 d25, d0, d9 │ │ │ │ - vrshr.s64 , q10, #64 │ │ │ │ + vsubl.s8 , d0, d4 │ │ │ │ movwcs r0, #565 @ 0x235 │ │ │ │ - bl 0x17b5e0 │ │ │ │ + bl 0x17b704 │ │ │ │ ldrtmi r0, [r0], -r0, lsl #5 │ │ │ │ ldccs 8, cr15, [r8, #-840] @ 0xfffffcb8 │ │ │ │ - stc2 7, cr15, [lr], {252} @ 0xfc │ │ │ │ - bllt 0xfe84f1cc │ │ │ │ + ldc2 7, cr15, [r0], {252} @ 0xfc │ │ │ │ + bllt 0xfe88f2f0 │ │ │ │ sbcvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andeq pc, r0, #268435468 @ 0x1000000c │ │ │ │ @ instruction: 0xf0014293 │ │ │ │ vmax.s8 d8, d17, d12 │ │ │ │ vst3. {d24,d26,d28}, [pc :256], r3 │ │ │ │ vsubl.s8 q11, d17, d0 │ │ │ │ addsmi r0, r3, #0, 4 │ │ │ │ ldrhi pc, [r7, -r1] │ │ │ │ adcvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andeq pc, r0, #268435468 @ 0x1000000c │ │ │ │ @ instruction: 0xf47d4293 │ │ │ │ - strtmi sl, [r1], -r5, lsl #23 │ │ │ │ + strtmi sl, [r1], -r6, lsl #23 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ - stc2l 7, cr15, [r2], #-1000 @ 0xfffffc18 │ │ │ │ + stc2l 7, cr15, [r6], #-1000 @ 0xfffffc18 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - blx 0xff80f20c │ │ │ │ - bllt 0x1f4f214 │ │ │ │ + blx 0xff88f330 │ │ │ │ + bllt 0x1f8f338 │ │ │ │ svcpl 0x0082f1b3 │ │ │ │ - blge 0x1e0e41c │ │ │ │ + blge 0x1e4e540 │ │ │ │ movtne pc, #1028 @ 0x404 @ │ │ │ │ svcne 0x0040f5b3 │ │ │ │ - blge 0x1c8e428 │ │ │ │ + blge 0x1cce54c │ │ │ │ andcc pc, r0, #196, 6 @ 0x10000003 │ │ │ │ - mvnsne pc, #64, 4 │ │ │ │ + movwcc pc, #16960 @ 0x4240 @ │ │ │ │ teqpeq r5, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - bl 0x1b5a6c │ │ │ │ + bl 0x1b5b90 │ │ │ │ vsubw.u8 q8, q10, d2 │ │ │ │ andls r1, fp, #64, 4 │ │ │ │ strls sl, [r7, #-2310] @ 0xfffff6fa │ │ │ │ @ instruction: 0xf8d34630 │ │ │ │ vsra.u64 q9, q0, #60 │ │ │ │ @ instruction: 0xf3c43342 │ │ │ │ subseq r4, fp, r2, asr #10 │ │ │ │ stmdbeq r3!, {r1, r2, r8, r9, ip, pc} │ │ │ │ strbeq pc, [r2], #-964 @ 0xfffffc3c @ │ │ │ │ movweq pc, #32771 @ 0x8003 @ │ │ │ │ stmib sp, {r0, r1, r3, r5, r8, r9, lr}^ │ │ │ │ @ instruction: 0xf7fc3408 │ │ │ │ - @ instruction: 0xf7fdfb13 │ │ │ │ - movwcs fp, #6988 @ 0x1b4c │ │ │ │ + @ instruction: 0xf7fdfb15 │ │ │ │ + movwcs fp, #6989 @ 0x1b4d │ │ │ │ tstpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - blcs 0xe1310 │ │ │ │ - strbhi pc, [pc, #-1]! @ 0xd1287 @ │ │ │ │ + blcs 0xe1434 │ │ │ │ + strbhi pc, [pc, #-1]! @ 0xd13ab @ │ │ │ │ svcne 0x0080f5b3 │ │ │ │ - blge 0x110e484 │ │ │ │ + blge 0x114e5a8 │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ strpl lr, [sl, #-2509] @ 0xfffff633 │ │ │ │ - stc2 7, cr15, [r2], {250} @ 0xfa │ │ │ │ + stc2 7, cr15, [r6], {250} @ 0xfa │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - @ instruction: 0xf93ef7fc │ │ │ │ - bllt 0xe4f29c │ │ │ │ + @ instruction: 0xf940f7fc │ │ │ │ + bllt 0xe8f3c0 │ │ │ │ vsubw.s8 q9, q0, d1 │ │ │ │ eormi r0, r3, r0, lsl r3 │ │ │ │ @ instruction: 0xf0012b00 │ │ │ │ @ instruction: 0xf5b384ff │ │ │ │ @ instruction: 0xf47d1f80 │ │ │ │ - strtmi sl, [r1], -r9, lsr #22 │ │ │ │ + strtmi sl, [r1], -sl, lsr #22 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ - blx 0xffb8f2b6 │ │ │ │ + blx 0xffc8f3da │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - @ instruction: 0xf94af7fc │ │ │ │ - bllt 0x84f2cc │ │ │ │ + @ instruction: 0xf94cf7fc │ │ │ │ + bllt 0x88f3f0 │ │ │ │ vsubl.s8 q9, d0, d1 │ │ │ │ - b 0x1d1b20 │ │ │ │ + b 0x1d1c44 │ │ │ │ @ instruction: 0xf5b30302 │ │ │ │ @ instruction: 0xf0011f80 │ │ │ │ addsmi r8, r3, #45613056 @ 0x2b80000 │ │ │ │ ldrhi pc, [lr, r1] │ │ │ │ @ instruction: 0xf0012b00 │ │ │ │ strtmi r8, [r1], -ip, lsl #15 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ - blx 0x180f2ee │ │ │ │ + blx 0x198f412 │ │ │ │ @ instruction: 0xf57d0321 │ │ │ │ - stmdbge r6, {r0, r1, r8, r9, fp, sp, pc} │ │ │ │ + stmdbge r6, {r2, r8, r9, fp, sp, pc} │ │ │ │ @ instruction: 0xf7fb4630 │ │ │ │ - @ instruction: 0xf7fdff83 │ │ │ │ - movwcs fp, #6910 @ 0x1afe │ │ │ │ + @ instruction: 0xf7fdff85 │ │ │ │ + movwcs fp, #6911 @ 0x1aff │ │ │ │ tstpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - blcs 0xe13ac │ │ │ │ + blcs 0xe14d0 │ │ │ │ ldrbhi pc, [r7], #1 @ │ │ │ │ svcne 0x0080f5b3 │ │ │ │ - bge 0xffd8e520 │ │ │ │ + bge 0xffdce644 │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #41728 @ 0xa300 │ │ │ │ @ instruction: 0xf7fa930b │ │ │ │ - stmdbge r6, {r0, r1, r4, r5, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r6, {r0, r1, r2, r4, r5, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fc4630 │ │ │ │ - @ instruction: 0xf7fdf8cb │ │ │ │ - andcs fp, r1, #942080 @ 0xe6000 │ │ │ │ + @ instruction: 0xf7fdf8cd │ │ │ │ + andcs fp, r1, #946176 @ 0xe7000 │ │ │ │ andseq pc, r0, #192, 4 │ │ │ │ movweq lr, #10756 @ 0x2a04 │ │ │ │ svcne 0x0080f5b3 │ │ │ │ bicshi pc, sp, r2 │ │ │ │ @ instruction: 0xf0024293 │ │ │ │ - blcs 0xf1a94 │ │ │ │ + blcs 0xf1bb8 │ │ │ │ mvnhi pc, r2 │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #41728 @ 0xa300 │ │ │ │ @ instruction: 0xf7fa930b │ │ │ │ - msreq CPSR_s, #37888 @ 0x9400 │ │ │ │ - bge 0xff40e96c │ │ │ │ + msreq CPSR_s, #44032 @ 0xac00 │ │ │ │ + bge 0xff44ea90 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - @ instruction: 0xf84cf7fc │ │ │ │ - blt 0xff2cf378 │ │ │ │ + @ instruction: 0xf84ef7fc │ │ │ │ + blt 0xff30f49c │ │ │ │ vsubl.s8 q9, d0, d1 │ │ │ │ - b 0x1d1bcc │ │ │ │ + b 0x1d1cf0 │ │ │ │ @ instruction: 0xf5b30302 │ │ │ │ @ instruction: 0xf0011f80 │ │ │ │ addsmi r8, r3, #32, 14 @ 0x800000 │ │ │ │ ldrhi pc, [r0, -r1] │ │ │ │ @ instruction: 0xf0022b00 │ │ │ │ strtmi r8, [r1], -sp, lsr #32 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ - blx 0x28f39a │ │ │ │ + blx 0x40f4be │ │ │ │ @ instruction: 0xf57d0324 │ │ │ │ - stmdbge r6, {r0, r2, r3, r5, r7, r9, fp, sp, pc} │ │ │ │ + stmdbge r6, {r1, r2, r3, r5, r7, r9, fp, sp, pc} │ │ │ │ @ instruction: 0xf7fb4630 │ │ │ │ - @ instruction: 0xf7fdfeed │ │ │ │ - andcs fp, r1, #168, 20 @ 0xa8000 │ │ │ │ + @ instruction: 0xf7fdfeef │ │ │ │ + andcs fp, r1, #692224 @ 0xa9000 │ │ │ │ andseq pc, r0, #192, 4 │ │ │ │ movweq lr, #10756 @ 0x2a04 │ │ │ │ svcne 0x0080f5b3 │ │ │ │ cmnphi r1, r2 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf0024293 │ │ │ │ - blcs 0xf1960 │ │ │ │ + blcs 0xf1a84 │ │ │ │ ldrthi pc, [r3], r1 @ │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #41728 @ 0xa300 │ │ │ │ @ instruction: 0xf7fa930b │ │ │ │ - msreq CPSR_c, #946176 @ 0xe7000 │ │ │ │ - bge 0xfe48e9e8 │ │ │ │ + msreq CPSR_c, #970752 @ 0xed000 │ │ │ │ + bge 0xfe4ceb0c │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - @ instruction: 0xf84ef7fc │ │ │ │ - blt 0xfe34f3f4 │ │ │ │ + @ instruction: 0xf850f7fc │ │ │ │ + blt 0xfe38f518 │ │ │ │ vsubl.s8 q9, d0, d1 │ │ │ │ - b 0x1d1c48 │ │ │ │ + b 0x1d1d6c │ │ │ │ @ instruction: 0xf5b30302 │ │ │ │ @ instruction: 0xf0021f80 │ │ │ │ addsmi r8, r3, #32 │ │ │ │ andshi pc, r0, r2 │ │ │ │ @ instruction: 0xf0012b00 │ │ │ │ @ instruction: 0x462187fe │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ - blx 0xff30f414 │ │ │ │ + blx 0xff48f538 │ │ │ │ @ instruction: 0xf57d0327 │ │ │ │ - stmdbge r6, {r0, r1, r2, r3, r5, r6, r9, fp, sp, pc} │ │ │ │ + stmdbge r6, {r4, r5, r6, r9, fp, sp, pc} │ │ │ │ @ instruction: 0xf7fb4630 │ │ │ │ - @ instruction: 0xf7fdffaf │ │ │ │ - andcs fp, r1, #434176 @ 0x6a000 │ │ │ │ + @ instruction: 0xf7fdffb1 │ │ │ │ + andcs fp, r1, #438272 @ 0x6b000 │ │ │ │ andseq pc, r0, #192, 4 │ │ │ │ movweq lr, #10756 @ 0x2a04 │ │ │ │ svcne 0x0080f5b3 │ │ │ │ rsbhi pc, r1, r2 │ │ │ │ @ instruction: 0xf0024293 │ │ │ │ - blcs 0xf159c │ │ │ │ + blcs 0xf16c0 │ │ │ │ adchi pc, r1, r2 │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #41728 @ 0xa300 │ │ │ │ @ instruction: 0xf7fa930b │ │ │ │ - msreq CPSR_xc, #692224 @ 0xa9000 │ │ │ │ - bge 0x150ea64 │ │ │ │ + msreq CPSR_xc, #716800 @ 0xaf000 │ │ │ │ + bge 0x154eb88 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - @ instruction: 0xff10f7fb │ │ │ │ - blt 0x13cf470 │ │ │ │ + @ instruction: 0xff12f7fb │ │ │ │ + blt 0x140f594 │ │ │ │ andmi pc, r0, #196, 6 @ 0x10000003 │ │ │ │ movwcc pc, #964 @ 0x3c4 @ │ │ │ │ movwls r3, #41473 @ 0xa201 │ │ │ │ - ldrbne pc, [r4, #576]! @ 0x240 @ │ │ │ │ + strcc pc, [r4, #-576] @ 0xfffffdc0 │ │ │ │ ldreq pc, [r5, #-704]! @ 0xfffffd40 │ │ │ │ movteq lr, #11011 @ 0x2b03 │ │ │ │ vsubl.u8 , d4, d7 │ │ │ │ stmdbeq r1!, {r1, r6, r9, ip, sp} │ │ │ │ orreq lr, r3, #5120 @ 0x1400 │ │ │ │ tstpeq r8, r1 @ p-variant is OBSOLETE │ │ │ │ andls r0, r6, #82 @ 0x52 │ │ │ │ @ instruction: 0xf8d34630 │ │ │ │ @ instruction: 0xf3c42b60 │ │ │ │ movwmi r4, #45890 @ 0xb342 │ │ │ │ movwls sl, #35078 @ 0x8906 │ │ │ │ movteq pc, #9156 @ 0x23c4 @ │ │ │ │ vsubw.u8 , q2, d9 │ │ │ │ movwls r1, #45888 @ 0xb340 │ │ │ │ - @ instruction: 0xf9eaf7fc │ │ │ │ + @ instruction: 0xf9ecf7fc │ │ │ │ @ instruction: 0xf43e2800 │ │ │ │ @ instruction: 0xf7fdacb6 │ │ │ │ vmlsl.u8 , d20, d12 │ │ │ │ vsubl.u8 q10, d4, d0 │ │ │ │ andcc r3, r1, #0, 6 │ │ │ │ vcgt.s8 d25, d0, d10 │ │ │ │ - vshl.s64 , q10, #0 │ │ │ │ - bl 0x1929bc │ │ │ │ + vabal.s8 , d0, d4 │ │ │ │ + bl 0x192ae0 │ │ │ │ andls r0, r7, #134217729 @ 0x8000001 │ │ │ │ subcc pc, r2, #196, 6 @ 0x10000003 │ │ │ │ - bl 0x213978 │ │ │ │ + bl 0x213a9c │ │ │ │ @ instruction: 0xf0010383 │ │ │ │ subseq r0, r2, r8, lsl #2 │ │ │ │ ldrtmi r9, [r0], -r6, lsl #4 │ │ │ │ ldrsbcs pc, [r0, #131] @ 0x83 @ │ │ │ │ movtmi pc, #9156 @ 0x23c4 @ │ │ │ │ stmdbge r6, {r0, r1, r3, r8, r9, lr} │ │ │ │ vsubw.u8 , q2, d8 │ │ │ │ movwls r0, #37698 @ 0x9342 │ │ │ │ movtne pc, #964 @ 0x3c4 @ │ │ │ │ @ instruction: 0xf7fc930b │ │ │ │ - stmdacs r0, {r0, r1, r2, r3, r4, r5, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ stclge 4, cr15, [r3], {62} @ 0x3e │ │ │ │ - blt 0x194f51c │ │ │ │ + blt 0x194f640 │ │ │ │ movtne pc, #1028 @ 0x404 @ │ │ │ │ @ instruction: 0xf1010622 │ │ │ │ @ instruction: 0xf5b384c9 │ │ │ │ @ instruction: 0xf0021f40 │ │ │ │ smlaleq r8, r7, pc, r2 @ │ │ │ │ - stmibge r8!, {r0, r2, r3, r4, r5, r6, r8, sl, ip, sp, lr, pc}^ │ │ │ │ + stmibge r9!, {r0, r2, r3, r4, r5, r6, r8, sl, ip, sp, lr, pc}^ │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #41728 @ 0xa300 │ │ │ │ @ instruction: 0xf7fa930b │ │ │ │ - bls 0x30f774 │ │ │ │ - mvnsne pc, #64, 4 │ │ │ │ + bls 0x30f8b8 │ │ │ │ + movwcc pc, #16960 @ 0x4240 @ │ │ │ │ teqpeq r5, #192, 4 @ p-variant is OBSOLETE │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ orreq lr, r2, #3072 @ 0xc00 │ │ │ │ stmibcs r0!, {r0, r1, r4, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0xf9eaf7fb │ │ │ │ - ldmiblt r3, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + @ instruction: 0xf9ecf7fb │ │ │ │ + ldmiblt r4, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ svcne 0x0040f5b2 │ │ │ │ adchi pc, sp, r2 │ │ │ │ @ instruction: 0xf001429a │ │ │ │ @ instruction: 0xf4148034 │ │ │ │ @ instruction: 0xf0415580 │ │ │ │ strtmi r8, [r1], -fp, asr #32 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ - @ instruction: 0xf9b2f7fa │ │ │ │ + @ instruction: 0xf9b8f7fa │ │ │ │ vadd.i8 d25, d0, d9 │ │ │ │ - vrshr.s64 , q10, #64 │ │ │ │ + vsubl.s8 , d0, d4 │ │ │ │ @ instruction: 0x462b0235 │ │ │ │ - bl 0x17b9b8 │ │ │ │ + bl 0x17badc │ │ │ │ ldrtmi r0, [r0], -r0, lsl #5 │ │ │ │ ldmcs r0!, {r1, r4, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ - blx 0x98f59c │ │ │ │ - ldmiblt r1!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + blx 0xa0f6c0 │ │ │ │ + ldmiblt r2!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ tstle r5, r2, lsl #20 │ │ │ │ @ instruction: 0xf43d42a9 │ │ │ │ - addmi sl, r1, #2801664 @ 0x2ac000 │ │ │ │ - stmibge r8!, {r0, r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ - mvnsne pc, #64, 4 │ │ │ │ + addmi sl, r1, #172, 18 @ 0x2b0000 │ │ │ │ + stmibge r9!, {r0, r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ + movwcc pc, #16960 @ 0x4240 @ │ │ │ │ teqpeq r5, #192, 4 @ p-variant is OBSOLETE │ │ │ │ addeq lr, r2, #3072 @ 0xc00 │ │ │ │ movwcs sl, #2310 @ 0x906 │ │ │ │ @ instruction: 0xf8d24630 │ │ │ │ @ instruction: 0xf7fc28d0 │ │ │ │ - @ instruction: 0xf7fdfa0b │ │ │ │ - @ instruction: 0xf3c4b99a │ │ │ │ + @ instruction: 0xf7fdfa0d │ │ │ │ + @ instruction: 0xf3c4b99b │ │ │ │ vsubl.u8 q10, d4, d0 │ │ │ │ andcc r3, r1, #0, 6 │ │ │ │ vcgt.s8 d25, d0, d10 │ │ │ │ - vshl.s64 , q10, #0 │ │ │ │ - bl 0x192ac8 │ │ │ │ + vabal.s8 , d0, d4 │ │ │ │ + bl 0x192bec │ │ │ │ andls r0, r7, #134217729 @ 0x8000001 │ │ │ │ subcc pc, r2, #196, 6 @ 0x10000003 │ │ │ │ - bl 0x213a84 │ │ │ │ + bl 0x213ba8 │ │ │ │ @ instruction: 0xf0010383 │ │ │ │ subseq r0, r2, r8, lsl #2 │ │ │ │ ldrtmi r9, [r0], -r6, lsl #4 │ │ │ │ - blcs 0xfe90f95c │ │ │ │ + blcs 0xfe90fa80 │ │ │ │ movtmi pc, #9156 @ 0x23c4 @ │ │ │ │ stmdbge r6, {r0, r1, r3, r8, r9, lr} │ │ │ │ vsubw.u8 , q2, d8 │ │ │ │ movwls r0, #37698 @ 0x9342 │ │ │ │ movtne pc, #964 @ 0x3c4 @ │ │ │ │ @ instruction: 0xf7fc930b │ │ │ │ - stmdacs r0, {r0, r3, r4, r5, r8, fp, ip, sp, lr, pc} │ │ │ │ - bge 0x44e724 │ │ │ │ + stmdacs r0, {r0, r1, r3, r4, r5, r8, fp, ip, sp, lr, pc} │ │ │ │ + bge 0x44e848 │ │ │ │ ldmiblt fp, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0x46306d33 │ │ │ │ @ instruction: 0x2098f8d3 │ │ │ │ svcvs 0x0070f412 │ │ │ │ - stmdbge r6!, {r0, r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ + stmdbge r7!, {r0, r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf413685b │ │ │ │ @ instruction: 0xf43d6f60 │ │ │ │ - vmul.f q13, q2, d1[4] │ │ │ │ + vmul.f q13, q2, d2[4] │ │ │ │ vrshl.s8 d20, d1, d16 │ │ │ │ - vrshr.s64 , q10, #64 │ │ │ │ - b 0x1491f30 │ │ │ │ - bl 0x1649b0 │ │ │ │ + vsubl.s8 , d0, d4 │ │ │ │ + b 0x1492054 │ │ │ │ + bl 0x164ad4 │ │ │ │ strls r0, [r8, #-645] @ 0xfffffd7b │ │ │ │ movwcs r0, #2213 @ 0x8a5 │ │ │ │ cdpcc 3, 4, cr15, cr2, cr4, {6} │ │ │ │ streq pc, [r8, #-5] │ │ │ │ svccs 0x00e8f8d2 │ │ │ │ @ instruction: 0xf00ca906 │ │ │ │ vmull.u8 q8, d4, d8 │ │ │ │ - b 0x13d2788 │ │ │ │ + b 0x13d28ac │ │ │ │ @ instruction: 0x432c0c0e │ │ │ │ movwcc lr, #39373 @ 0x99cd │ │ │ │ @ instruction: 0xf8cd930b │ │ │ │ strls ip, [r7], #-24 @ 0xffffffe8 │ │ │ │ - blx 0x158f680 │ │ │ │ - ldmdblt sp!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + blx 0x160f7a4 │ │ │ │ + ldmdblt lr!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x46306d33 │ │ │ │ @ instruction: 0x2098f8d3 │ │ │ │ svcvs 0x0070f412 │ │ │ │ - ldmdbge r4!, {r0, r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ + ldmdbge r5!, {r0, r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf413685b │ │ │ │ @ instruction: 0xf43d6f60 │ │ │ │ - strls sl, [r9, #-2351] @ 0xfffff6d1 │ │ │ │ + strls sl, [r9, #-2352] @ 0xfffff6d0 │ │ │ │ strmi pc, [r1, #964] @ 0x3c4 │ │ │ │ - rscsne pc, r4, #64, 4 │ │ │ │ + andcc pc, r4, #64, 4 │ │ │ │ eorseq pc, r5, #192, 4 │ │ │ │ addeq lr, r5, #2048 @ 0x800 │ │ │ │ vldmiami r4, {s29-s107} │ │ │ │ stmiaeq r5!, {r3, r8, sl, ip, pc} │ │ │ │ cdpcc 3, 4, cr15, cr2, cr4, {6} │ │ │ │ @ instruction: 0xf0052300 │ │ │ │ @ instruction: 0xf8d20508 │ │ │ │ stmdbge r6, {r3, r5, r7, r8, r9, sl, fp, sp} │ │ │ │ stceq 0, cr15, [r8], {12} │ │ │ │ strbeq pc, [r2], #-964 @ 0xfffffc3c @ │ │ │ │ @ instruction: 0x0c0eea4c │ │ │ │ stmib sp, {r2, r3, r5, r8, r9, lr}^ │ │ │ │ @ instruction: 0xf8cd330a │ │ │ │ strls ip, [r7], #-24 @ 0xffffffe8 │ │ │ │ - blx 0x90f6e4 │ │ │ │ - stmdblt fp, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + blx 0x98f808 │ │ │ │ + stmdblt ip, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x46306d33 │ │ │ │ @ instruction: 0x2098f8d3 │ │ │ │ svcvs 0x0070f412 │ │ │ │ - stmdbge r2, {r0, r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ + stmdbge r3, {r0, r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf413685b │ │ │ │ @ instruction: 0xf43d6f60 │ │ │ │ - strls sl, [r9, #-2301] @ 0xfffff703 │ │ │ │ + strls sl, [r9, #-2302] @ 0xfffff702 │ │ │ │ strmi pc, [r1, #964] @ 0x3c4 │ │ │ │ - rsccs pc, ip, #268435460 @ 0x10000004 │ │ │ │ + rscscc pc, ip, #268435460 @ 0x10000004 │ │ │ │ eorseq pc, r5, #192, 4 │ │ │ │ addeq lr, r5, #2048 @ 0x800 │ │ │ │ vldmiami r4, {s29-s107} │ │ │ │ stmiaeq r5!, {r3, r8, sl, ip, pc} │ │ │ │ cdpcc 3, 4, cr15, cr2, cr4, {6} │ │ │ │ @ instruction: 0xf0052300 │ │ │ │ @ instruction: 0xf8520508 │ │ │ │ stmdbge r6, {r6, r7, sl, fp, sp} │ │ │ │ stceq 0, cr15, [r8], {12} │ │ │ │ strbeq pc, [r2], #-964 @ 0xfffffc3c @ │ │ │ │ @ instruction: 0x0c0eea4c │ │ │ │ stmib sp, {r2, r3, r5, r8, r9, lr}^ │ │ │ │ @ instruction: 0xf8cd330a │ │ │ │ strls ip, [r7], #-24 @ 0xffffffe8 │ │ │ │ - @ instruction: 0xf9eef7fb │ │ │ │ - ldmlt r9, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + @ instruction: 0xf9f0f7fb │ │ │ │ + ldmlt sl, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ svcpl 0x0084f5b3 │ │ │ │ - ldmge r4, {r0, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ + ldmge r5, {r0, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ movtne pc, #1028 @ 0x404 @ │ │ │ │ svcne 0x0040f5b3 │ │ │ │ adchi pc, r5, r2 │ │ │ │ @ instruction: 0xf57d00e3 │ │ │ │ - strtmi sl, [r1], -fp, asr #17 │ │ │ │ + strtmi sl, [r1], -ip, asr #17 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ - @ instruction: 0xff6cf7f9 │ │ │ │ + @ instruction: 0xff74f7f9 │ │ │ │ vpmax.s8 d25, d0, d8 │ │ │ │ - vrsra.s64 , q10, #64 │ │ │ │ + vsubw.s8 , q0, d4 │ │ │ │ stmdbge r6, {r0, r2, r4, r5, r8, r9} │ │ │ │ - bl 0x1a3058 │ │ │ │ + bl 0x1a317c │ │ │ │ @ instruction: 0xf8d30382 │ │ │ │ @ instruction: 0xf7fb2960 │ │ │ │ - @ instruction: 0xf7fdf8cd │ │ │ │ - @ instruction: 0xf3c4b8b6 │ │ │ │ + @ instruction: 0xf7fdf8cf │ │ │ │ + @ instruction: 0xf3c4b8b7 │ │ │ │ vrshl.s8 d20, d1, d16 │ │ │ │ - vrshr.s64 , q10, #64 │ │ │ │ - b 0x1492088 │ │ │ │ - bl 0x164b08 │ │ │ │ + vsubl.s8 , d0, d4 │ │ │ │ + b 0x14921ac │ │ │ │ + bl 0x164c2c │ │ │ │ strls r0, [r8, #-645] @ 0xfffffd7b │ │ │ │ movwcs r0, #2213 @ 0x8a5 │ │ │ │ cdpcc 3, 4, cr15, cr2, cr4, {6} │ │ │ │ streq pc, [r8, #-5] │ │ │ │ svccs 0x0038f8d2 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ stceq 0, cr15, [r8], {12} │ │ │ │ strbeq pc, [r2], #-964 @ 0xfffffc3c @ │ │ │ │ @ instruction: 0x0c0eea4c │ │ │ │ stmib sp, {r2, r3, r5, r8, r9, lr}^ │ │ │ │ movwls r3, #45833 @ 0xb309 │ │ │ │ andsgt pc, r8, sp, asr #17 │ │ │ │ @ instruction: 0xf7fb9407 │ │ │ │ - @ instruction: 0xf7fdf9a5 │ │ │ │ - stcleq 8, cr11, [r5], #576 @ 0x240 │ │ │ │ + @ instruction: 0xf7fdf9a7 │ │ │ │ + stcleq 8, cr11, [r5], #580 @ 0x244 │ │ │ │ mcrrcc 3, 12, pc, r2, cr4 @ │ │ │ │ @ instruction: 0xf00508a2 │ │ │ │ movwcs r0, #1288 @ 0x508 │ │ │ │ streq lr, [ip, #-2629] @ 0xfffff5bb │ │ │ │ movwcc lr, #39373 @ 0x99cd │ │ │ │ andeq pc, r8, #2 │ │ │ │ movwcs r9, #4875 @ 0x130b │ │ │ │ vabal.u8 , d4, d6 │ │ │ │ @ instruction: 0x432a0542 │ │ │ │ andls sl, r7, #98304 @ 0x18000 │ │ │ │ @ instruction: 0x461a4630 │ │ │ │ strmi pc, [r1], #964 @ 0x3c4 │ │ │ │ @ instruction: 0xf7fb9408 │ │ │ │ - @ instruction: 0xf7fdfa0f │ │ │ │ - stcleq 8, cr11, [r5], #456 @ 0x1c8 │ │ │ │ + @ instruction: 0xf7fdfa11 │ │ │ │ + stcleq 8, cr11, [r5], #460 @ 0x1cc │ │ │ │ mcrrcc 3, 12, pc, r2, cr4 @ │ │ │ │ @ instruction: 0xf00508a2 │ │ │ │ - b 0x1212c5c │ │ │ │ + b 0x1212d80 │ │ │ │ @ instruction: 0xf002050c │ │ │ │ strls r0, [r6, #-520] @ 0xfffffdf8 │ │ │ │ strbeq pc, [r2, #-964] @ 0xfffffc3c @ │ │ │ │ @ instruction: 0x432a2300 │ │ │ │ movwcc lr, #39373 @ 0x99cd │ │ │ │ movwls sl, #47366 @ 0xb906 │ │ │ │ andls r4, r7, #48, 12 @ 0x3000000 │ │ │ │ andcs r2, r4, #67108864 @ 0x4000000 │ │ │ │ strmi pc, [r1], #964 @ 0x3c4 │ │ │ │ @ instruction: 0xf7fb9408 │ │ │ │ - @ instruction: 0xf7fdf9f1 │ │ │ │ - ldcvs 8, cr11, [r3, #-336]! @ 0xfffffeb0 │ │ │ │ + @ instruction: 0xf7fdf9f3 │ │ │ │ + ldcvs 8, cr11, [r3, #-340]! @ 0xfffffeac │ │ │ │ @ instruction: 0xf8d34630 │ │ │ │ @ instruction: 0xf4122098 │ │ │ │ @ instruction: 0xf43d6f70 │ │ │ │ - ldmdavs fp, {r0, r1, r3, r6, fp, sp, pc}^ │ │ │ │ + ldmdavs fp, {r2, r3, r6, fp, sp, pc}^ │ │ │ │ svcvs 0x0060f413 │ │ │ │ - stmdage r6, {r0, r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ + stmdage r7, {r0, r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ vabal.u8 , d4, d9 │ │ │ │ vrshl.s8 d20, d1, d16 │ │ │ │ - vrshr.s64 , q10, #64 │ │ │ │ - bl 0x152168 │ │ │ │ - b 0x14922ac │ │ │ │ + vsubl.s8 , d0, d4 │ │ │ │ + bl 0x15228c │ │ │ │ + b 0x14923d0 │ │ │ │ strls r4, [r8, #-3284] @ 0xfffff32c │ │ │ │ vmlal.u8 q8, d20, d21 │ │ │ │ movwcs r3, #3650 @ 0xe42 │ │ │ │ streq pc, [r8, #-5] │ │ │ │ svccs 0x0098f8d2 │ │ │ │ @ instruction: 0xf00ca906 │ │ │ │ vmull.u8 q8, d4, d8 │ │ │ │ - b 0x13d29c0 │ │ │ │ + b 0x13d2ae4 │ │ │ │ @ instruction: 0x432c0c0e │ │ │ │ movwcc lr, #43469 @ 0xa9cd │ │ │ │ andsgt pc, r8, sp, asr #17 │ │ │ │ @ instruction: 0xf7fb9407 │ │ │ │ - @ instruction: 0xf7fdf937 │ │ │ │ - strls fp, [r9, #-2082] @ 0xfffff7de │ │ │ │ + @ instruction: 0xf7fdf939 │ │ │ │ + strls fp, [r9, #-2083] @ 0xfffff7dd │ │ │ │ strmi pc, [r1, #964] @ 0x3c4 │ │ │ │ - rscsne pc, r4, #64, 4 │ │ │ │ + andcc pc, r4, #64, 4 │ │ │ │ eorseq pc, r5, #192, 4 │ │ │ │ addeq lr, r5, #2048 @ 0x800 │ │ │ │ vldmiami r4, {s29-s107} │ │ │ │ stmiaeq r5!, {r3, r8, sl, ip, pc} │ │ │ │ cdpcc 3, 4, cr15, cr2, cr4, {6} │ │ │ │ @ instruction: 0xf0052300 │ │ │ │ stmib sp, {r3, r8, sl}^ │ │ │ │ @ instruction: 0xf8d2330a │ │ │ │ stmdbge r6, {r3, r7, r8, r9, sl, fp, sp} │ │ │ │ @ instruction: 0xf00c4630 │ │ │ │ vmull.u8 q8, d4, d8 │ │ │ │ @ instruction: 0xf6490442 │ │ │ │ vqdmlal.s , d0, d1[6] │ │ │ │ - b 0x13d2528 │ │ │ │ + b 0x13d264c │ │ │ │ @ instruction: 0x432c0c0e │ │ │ │ andsgt pc, r8, sp, asr #17 │ │ │ │ @ instruction: 0xf7fb9407 │ │ │ │ - @ instruction: 0xf7fcf90d │ │ │ │ - strls fp, [r9, #-4088] @ 0xfffff008 │ │ │ │ + @ instruction: 0xf7fcf90f │ │ │ │ + strls fp, [r9, #-4089] @ 0xfffff007 │ │ │ │ strmi pc, [r1, #964] @ 0x3c4 │ │ │ │ - rscsne pc, r4, #64, 4 │ │ │ │ + andcc pc, r4, #64, 4 │ │ │ │ eorseq pc, r5, #192, 4 │ │ │ │ addeq lr, r5, #2048 @ 0x800 │ │ │ │ vldmiami r4, {s29-s107} │ │ │ │ stmiaeq r5!, {r3, r8, sl, ip, pc} │ │ │ │ cdpcc 3, 4, cr15, cr2, cr4, {6} │ │ │ │ @ instruction: 0xf0052300 │ │ │ │ @ instruction: 0xf8d20508 │ │ │ │ stmdbge r6, {r3, r4, r6, r8, r9, sl, fp, sp} │ │ │ │ @ instruction: 0xf00c4630 │ │ │ │ vmull.u8 q8, d4, d8 │ │ │ │ - b 0x13d2a60 │ │ │ │ + b 0x13d2b84 │ │ │ │ @ instruction: 0x432c0c0e │ │ │ │ movwcc lr, #43469 @ 0xa9cd │ │ │ │ andsgt pc, r8, sp, asr #17 │ │ │ │ @ instruction: 0xf7fb9407 │ │ │ │ - @ instruction: 0xf7fcf8e7 │ │ │ │ - @ instruction: 0xf414bfd2 │ │ │ │ + @ instruction: 0xf7fcf8e9 │ │ │ │ + @ instruction: 0xf414bfd3 │ │ │ │ @ instruction: 0xf47c2340 │ │ │ │ - stmiaeq r2!, {r0, r2, r3, r6, r7, r8, r9, sl, fp, sp, pc} │ │ │ │ + stmiaeq r2!, {r1, r2, r3, r6, r7, r8, r9, sl, fp, sp, pc} │ │ │ │ mcrrcc 3, 12, pc, r2, cr4 @ │ │ │ │ strcc lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ andeq pc, r8, #2 │ │ │ │ vqdmulh.s q8, q10, d1[5] │ │ │ │ tstmi r4, #1107296256 @ 0x42000000 │ │ │ │ stmdbge r6, {r8, r9, sp} │ │ │ │ movwcc lr, #43469 @ 0xa9cd │ │ │ │ @ instruction: 0xf0054630 │ │ │ │ vrshl.s8 d16, d8, d9 │ │ │ │ vsubw.s8 , q0, d5 │ │ │ │ vcgt.s8 d16, d10, d6 │ │ │ │ - vsubl.s8 q11, d16, d21 │ │ │ │ - b 0x12121dc │ │ │ │ + vmlal.s , d0, d1[7] │ │ │ │ + b 0x1212300 │ │ │ │ strls r0, [r7], #-1292 @ 0xfffffaf4 │ │ │ │ @ instruction: 0xf7fb9506 │ │ │ │ - @ instruction: 0xf7fcf8c1 │ │ │ │ - ldcvs 15, cr11, [r3, #-688]! @ 0xfffffd50 │ │ │ │ + @ instruction: 0xf7fcf8c3 │ │ │ │ + ldcvs 15, cr11, [r3, #-692]! @ 0xfffffd4c │ │ │ │ @ instruction: 0xf8d34630 │ │ │ │ @ instruction: 0xf4122098 │ │ │ │ @ instruction: 0xf43c6f70 │ │ │ │ - ldmdavs fp, {r0, r1, r5, r7, r8, r9, sl, fp, sp, pc}^ │ │ │ │ + ldmdavs fp, {r2, r5, r7, r8, r9, sl, fp, sp, pc}^ │ │ │ │ svcvs 0x0060f413 │ │ │ │ - svcge 0x009ef43c │ │ │ │ + svcge 0x009ff43c │ │ │ │ vabal.u8 , d4, d9 │ │ │ │ vrshl.s8 d20, d1, d16 │ │ │ │ - vrshr.s64 , q10, #64 │ │ │ │ - bl 0x1522b8 │ │ │ │ - b 0x14923fc │ │ │ │ + vsubl.s8 , d0, d4 │ │ │ │ + bl 0x1523dc │ │ │ │ + b 0x1492520 │ │ │ │ strls r4, [r8, #-3284] @ 0xfffff32c │ │ │ │ vmlal.u8 q8, d20, d21 │ │ │ │ movwcs r3, #3650 @ 0xe42 │ │ │ │ streq pc, [r8, #-5] │ │ │ │ svccs 0x00d8f8d2 │ │ │ │ @ instruction: 0xf00ca906 │ │ │ │ vmull.u8 q8, d4, d8 │ │ │ │ - b 0x13d2b10 │ │ │ │ + b 0x13d2c34 │ │ │ │ @ instruction: 0x432c0c0e │ │ │ │ movwcc lr, #43469 @ 0xa9cd │ │ │ │ andsgt pc, r8, sp, asr #17 │ │ │ │ @ instruction: 0xf7fb9407 │ │ │ │ - @ instruction: 0xf7fcf88f │ │ │ │ - ldcvs 15, cr11, [r3, #-488]! @ 0xfffffe18 │ │ │ │ + @ instruction: 0xf7fcf891 │ │ │ │ + ldcvs 15, cr11, [r3, #-492]! @ 0xfffffe14 │ │ │ │ @ instruction: 0xf8d34630 │ │ │ │ @ instruction: 0xf4122098 │ │ │ │ @ instruction: 0xf43c6f70 │ │ │ │ - ldmdavs fp, {r0, r4, r5, r6, r8, r9, sl, fp, sp, pc}^ │ │ │ │ + ldmdavs fp, {r1, r4, r5, r6, r8, r9, sl, fp, sp, pc}^ │ │ │ │ svcvs 0x0060f413 │ │ │ │ - svcge 0x006cf43c │ │ │ │ + svcge 0x006df43c │ │ │ │ vabal.u8 , d4, d9 │ │ │ │ vrshl.s8 d20, d1, d16 │ │ │ │ - vrshr.s64 , q10, #64 │ │ │ │ - bl 0x15231c │ │ │ │ - b 0x1492460 │ │ │ │ + vsubl.s8 , d0, d4 │ │ │ │ + bl 0x152440 │ │ │ │ + b 0x1492584 │ │ │ │ strls r4, [r8, #-3284] @ 0xfffff32c │ │ │ │ vmlal.u8 q8, d20, d21 │ │ │ │ movwcs r3, #3650 @ 0xe42 │ │ │ │ streq pc, [r8, #-5] │ │ │ │ svccs 0x00c8f8d2 │ │ │ │ @ instruction: 0xf00ca906 │ │ │ │ vmull.u8 q8, d4, d8 │ │ │ │ - b 0x13d2b74 │ │ │ │ + b 0x13d2c98 │ │ │ │ @ instruction: 0x432c0c0e │ │ │ │ movwcc lr, #43469 @ 0xa9cd │ │ │ │ andsgt pc, r8, sp, asr #17 │ │ │ │ @ instruction: 0xf7fb9407 │ │ │ │ - @ instruction: 0xf7fcf85d │ │ │ │ - strls fp, [r9, #-3912] @ 0xfffff0b8 │ │ │ │ + @ instruction: 0xf7fcf85f │ │ │ │ + strls fp, [r9, #-3913] @ 0xfffff0b7 │ │ │ │ vqdmulh.s q8, q10, d1[5] │ │ │ │ stmiaeq r2!, {r1, r6, sl, fp, ip, sp} │ │ │ │ streq pc, [r8, #-5] │ │ │ │ andeq pc, r8, #2 │ │ │ │ streq lr, [ip, #-2629] @ 0xfffff5bb │ │ │ │ vabal.u8 , d4, d6 │ │ │ │ movwcs r0, #1346 @ 0x542 │ │ │ │ stmdbge r6, {r1, r3, r5, r8, r9, lr} │ │ │ │ ldrtmi r9, [r0], -r7, lsl #4 │ │ │ │ vsubl.u8 q9, d4, d1 │ │ │ │ stmib sp, {r0, r7, sl, lr}^ │ │ │ │ strls r3, [r8], #-778 @ 0xfffffcf6 │ │ │ │ - @ instruction: 0xf8c8f7fb │ │ │ │ - svclt 0x002bf7fc │ │ │ │ + @ instruction: 0xf8caf7fb │ │ │ │ + svclt 0x002cf7fc │ │ │ │ stcleq 5, cr9, [r5], #36 @ 0x24 │ │ │ │ mcrrcc 3, 12, pc, r2, cr4 @ │ │ │ │ @ instruction: 0xf00508a2 │ │ │ │ @ instruction: 0xf0020508 │ │ │ │ - b 0x12122f0 │ │ │ │ + b 0x1212414 │ │ │ │ strls r0, [r6, #-1292] @ 0xfffffaf4 │ │ │ │ strbeq pc, [r2, #-964] @ 0xfffffc3c @ │ │ │ │ @ instruction: 0x432a2300 │ │ │ │ movwcc lr, #43469 @ 0xa9cd │ │ │ │ stmdbge r6, {r0, r1, r2, r9, ip, pc} │ │ │ │ movwcs r4, #5680 @ 0x1630 │ │ │ │ vsubl.u8 q9, d4, d0 │ │ │ │ strls r4, [r8], #-1153 @ 0xfffffb7f │ │ │ │ - @ instruction: 0xf8aaf7fb │ │ │ │ - svclt 0x000df7fc │ │ │ │ + @ instruction: 0xf8acf7fb │ │ │ │ + svclt 0x000ef7fc │ │ │ │ stcleq 5, cr9, [r5], #36 @ 0x24 │ │ │ │ mcrrcc 3, 12, pc, r2, cr4 @ │ │ │ │ @ instruction: 0xf00508a2 │ │ │ │ @ instruction: 0xf0020508 │ │ │ │ - b 0x121232c │ │ │ │ + b 0x1212450 │ │ │ │ strls r0, [r6, #-1292] @ 0xfffffaf4 │ │ │ │ strbeq pc, [r2, #-964] @ 0xfffffc3c @ │ │ │ │ @ instruction: 0x432a2300 │ │ │ │ andls sl, r7, #98304 @ 0x18000 │ │ │ │ andcs r4, r4, #48, 12 @ 0x3000000 │ │ │ │ strmi pc, [r1], #964 @ 0x3c4 │ │ │ │ movwcc lr, #43469 @ 0xa9cd │ │ │ │ @ instruction: 0xf7fb9408 │ │ │ │ - @ instruction: 0xf7fcf88d │ │ │ │ - ldcvs 14, cr11, [r3, #-960]! @ 0xfffffc40 │ │ │ │ + @ instruction: 0xf7fcf88f │ │ │ │ + ldcvs 14, cr11, [r3, #-964]! @ 0xfffffc3c │ │ │ │ @ instruction: 0xf8d34630 │ │ │ │ @ instruction: 0xf4122098 │ │ │ │ @ instruction: 0xf43c6f70 │ │ │ │ - ldmdavs fp, {r0, r1, r2, r5, r6, r7, r9, sl, fp, sp, pc}^ │ │ │ │ + ldmdavs fp, {r3, r5, r6, r7, r9, sl, fp, sp, pc}^ │ │ │ │ svcvs 0x0060f413 │ │ │ │ - mcrge 4, 7, pc, cr2, cr12, {1} @ │ │ │ │ + mcrge 4, 7, pc, cr3, cr12, {1} @ │ │ │ │ vabal.u8 , d4, d9 │ │ │ │ vrshl.s8 d20, d1, d17 │ │ │ │ - vmlal.s q9, d16, d0[7] │ │ │ │ - bl 0x152430 │ │ │ │ - b 0x1492574 │ │ │ │ + vrshr.s64 , q14, #64 │ │ │ │ + bl 0x152554 │ │ │ │ + b 0x1492698 │ │ │ │ strls r4, [r8, #-3284] @ 0xfffff32c │ │ │ │ vmlal.u8 q8, d20, d21 │ │ │ │ movwcs r3, #3650 @ 0xe42 │ │ │ │ streq pc, [r8, #-5] │ │ │ │ ldclcs 8, cr15, [r0], #328 @ 0x148 │ │ │ │ @ instruction: 0xf00ca906 │ │ │ │ vmull.u8 q8, d4, d8 │ │ │ │ - b 0x13d2c88 │ │ │ │ + b 0x13d2dac │ │ │ │ @ instruction: 0x432c0c0e │ │ │ │ movwcc lr, #43469 @ 0xa9cd │ │ │ │ andsgt pc, r8, sp, asr #17 │ │ │ │ @ instruction: 0xf7fa9407 │ │ │ │ - @ instruction: 0xf7fcffd3 │ │ │ │ - ldcvs 14, cr11, [r3, #-760]! @ 0xfffffd08 │ │ │ │ + @ instruction: 0xf7fcffd5 │ │ │ │ + ldcvs 14, cr11, [r3, #-764]! @ 0xfffffd04 │ │ │ │ @ instruction: 0xf8d34630 │ │ │ │ @ instruction: 0xf4122098 │ │ │ │ @ instruction: 0xf43c6f70 │ │ │ │ - ldmdavs fp, {r0, r2, r4, r5, r7, r9, sl, fp, sp, pc}^ │ │ │ │ + ldmdavs fp, {r1, r2, r4, r5, r7, r9, sl, fp, sp, pc}^ │ │ │ │ svcvs 0x0060f413 │ │ │ │ - mrcge 4, 5, APSR_nzcv, cr0, cr12, {1} │ │ │ │ + mrcge 4, 5, APSR_nzcv, cr1, cr12, {1} │ │ │ │ vabal.u8 , d4, d9 │ │ │ │ vrshl.s8 d20, d1, d17 │ │ │ │ - vmlal.s q9, d16, d0[7] │ │ │ │ - bl 0x152494 │ │ │ │ - b 0x14925d8 │ │ │ │ + vrshr.s64 , q14, #64 │ │ │ │ + bl 0x1525b8 │ │ │ │ + b 0x14926fc │ │ │ │ strls r4, [r8, #-3284] @ 0xfffff32c │ │ │ │ vmlal.u8 q8, d20, d21 │ │ │ │ movwcs r3, #3650 @ 0xe42 │ │ │ │ streq pc, [r8, #-5] │ │ │ │ stclcs 8, cr15, [r0], #328 @ 0x148 │ │ │ │ @ instruction: 0xf00ca906 │ │ │ │ vmull.u8 q8, d4, d8 │ │ │ │ - b 0x13d2cec │ │ │ │ + b 0x13d2e10 │ │ │ │ @ instruction: 0x432c0c0e │ │ │ │ movwcc lr, #43469 @ 0xa9cd │ │ │ │ andsgt pc, r8, sp, asr #17 │ │ │ │ @ instruction: 0xf7fa9407 │ │ │ │ - @ instruction: 0xf7fcffa1 │ │ │ │ - strls fp, [r9, #-3724] @ 0xfffff174 │ │ │ │ + @ instruction: 0xf7fcffa3 │ │ │ │ + strls fp, [r9, #-3725] @ 0xfffff173 │ │ │ │ vqdmulh.s q8, q10, d1[5] │ │ │ │ stmiaeq r2!, {r1, r6, sl, fp, ip, sp} │ │ │ │ streq pc, [r8, #-5] │ │ │ │ andeq pc, r8, #2 │ │ │ │ streq lr, [ip, #-2629] @ 0xfffff5bb │ │ │ │ vabal.u8 , d4, d6 │ │ │ │ movwcs r0, #1346 @ 0x542 │ │ │ │ stmib sp, {r1, r3, r5, r8, r9, lr}^ │ │ │ │ andls r3, r7, #671088640 @ 0x28000000 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ andcs r2, r2, #67108864 @ 0x4000000 │ │ │ │ strmi pc, [r1], #964 @ 0x3c4 │ │ │ │ @ instruction: 0xf7fb9408 │ │ │ │ - @ instruction: 0xf7fcf80b │ │ │ │ - strtmi fp, [r1], -lr, ror #28 │ │ │ │ + @ instruction: 0xf7fcf80d │ │ │ │ + strtmi fp, [r1], -pc, ror #28 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwcc lr, #43469 @ 0xa9cd │ │ │ │ - stc2l 7, cr15, [r8, #996] @ 0x3e4 │ │ │ │ - blcs 0x16db14 │ │ │ │ + ldc2l 7, cr15, [r0, #996] @ 0x3e4 │ │ │ │ + blcs 0x16dc38 │ │ │ │ eorhi pc, r0, r2, lsl #6 │ │ │ │ vqrdmulh.s d2, d1, d0 │ │ │ │ @ instruction: 0xf042832c │ │ │ │ @ instruction: 0xf640801f │ │ │ │ - vmov.i32 , #256 @ 0x00000100 │ │ │ │ + vmov.i32 d18, #2304 @ 0x00000900 │ │ │ │ stmdbge r6, {r2, r3, r9} │ │ │ │ @ instruction: 0xf7fb4630 │ │ │ │ - stmdacs r0, {r0, r2, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r2, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ mrcge 4, 5, APSR_nzcv, cr15, cr12, {3} │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #41728 @ 0xa300 │ │ │ │ @ instruction: 0xf7f9930b │ │ │ │ - stmdals r9, {r0, r2, r3, r4, r5, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - rscsne pc, r4, #64, 4 │ │ │ │ + stmdals r9, {r0, r1, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + andcc pc, r4, #64, 4 │ │ │ │ eorseq pc, r5, #192, 4 │ │ │ │ stmdbge r6, {r8, r9, sp} │ │ │ │ addeq lr, r0, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf8d24630 │ │ │ │ @ instruction: 0xf7fb28a0 │ │ │ │ - @ instruction: 0xf7fcfead │ │ │ │ - ldcvs 14, cr11, [r3, #-240]! @ 0xffffff10 │ │ │ │ + @ instruction: 0xf7fcfeaf │ │ │ │ + ldcvs 14, cr11, [r3, #-244]! @ 0xffffff0c │ │ │ │ @ instruction: 0xf8d34630 │ │ │ │ @ instruction: 0xf4122098 │ │ │ │ @ instruction: 0xf43c6f70 │ │ │ │ - ldmdavs fp, {r0, r1, r4, r5, r9, sl, fp, sp, pc}^ │ │ │ │ + ldmdavs fp, {r2, r4, r5, r9, sl, fp, sp, pc}^ │ │ │ │ svcvs 0x0060f413 │ │ │ │ - mcrge 4, 1, pc, cr14, cr12, {1} @ │ │ │ │ + mcrge 4, 1, pc, cr15, cr12, {1} @ │ │ │ │ vabal.u8 , d4, d9 │ │ │ │ vrshl.s8 d20, d1, d17 │ │ │ │ - vmlal.s q9, d16, d0[7] │ │ │ │ - bl 0x152598 │ │ │ │ - b 0x14926dc │ │ │ │ + vrshr.s64 , q14, #64 │ │ │ │ + bl 0x1526bc │ │ │ │ + b 0x1492800 │ │ │ │ strls r4, [r8, #-3284] @ 0xfffff32c │ │ │ │ vmlal.u8 q8, d20, d21 │ │ │ │ movwcs r3, #3650 @ 0xe42 │ │ │ │ streq pc, [r8, #-5] │ │ │ │ ldclcs 8, cr15, [r0], {82} @ 0x52 │ │ │ │ @ instruction: 0xf00ca906 │ │ │ │ vmull.u8 q8, d4, d8 │ │ │ │ - b 0x13d2df0 │ │ │ │ + b 0x13d2f14 │ │ │ │ @ instruction: 0x432c0c0e │ │ │ │ movwcc lr, #43469 @ 0xa9cd │ │ │ │ andsgt pc, r8, sp, asr #17 │ │ │ │ @ instruction: 0xf7fa9407 │ │ │ │ - @ instruction: 0xf7fcff1f │ │ │ │ - vmull.p8 , d4, d10 │ │ │ │ + @ instruction: 0xf7fcff21 │ │ │ │ + vmull.p8 , d4, d11 │ │ │ │ vrshl.s8 d20, d1, d16 │ │ │ │ - vrshr.s64 , q10, #64 │ │ │ │ - b 0x14925e0 │ │ │ │ - bl 0x165060 │ │ │ │ + vsubl.s8 , d0, d4 │ │ │ │ + b 0x1492704 │ │ │ │ + bl 0x165184 │ │ │ │ strls r0, [r8, #-645] @ 0xfffffd7b │ │ │ │ movwcs r0, #2213 @ 0x8a5 │ │ │ │ cdpcc 3, 4, cr15, cr2, cr4, {6} │ │ │ │ streq pc, [r8, #-5] │ │ │ │ svccs 0x0068f8d2 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ stceq 0, cr15, [r8], {12} │ │ │ │ strbeq pc, [r2], #-964 @ 0xfffffc3c @ │ │ │ │ @ instruction: 0x0c0eea4c │ │ │ │ stmib sp, {r2, r3, r5, r8, r9, lr}^ │ │ │ │ movwls r3, #45833 @ 0xb309 │ │ │ │ andsgt pc, r8, sp, asr #17 │ │ │ │ @ instruction: 0xf7fa9407 │ │ │ │ - @ instruction: 0xf7fcfef9 │ │ │ │ - strls fp, [r9, #-3556] @ 0xfffff21c │ │ │ │ + @ instruction: 0xf7fcfefb │ │ │ │ + strls fp, [r9, #-3557] @ 0xfffff21b │ │ │ │ strmi pc, [r1, #964] @ 0x3c4 │ │ │ │ - rscsne pc, r4, #64, 4 │ │ │ │ + andcc pc, r4, #64, 4 │ │ │ │ eorseq pc, r5, #192, 4 │ │ │ │ addeq lr, r5, #2048 @ 0x800 │ │ │ │ vldmiami r4, {s29-s107} │ │ │ │ stmiaeq r5!, {r3, r8, sl, ip, pc} │ │ │ │ cdpcc 3, 4, cr15, cr2, cr4, {6} │ │ │ │ @ instruction: 0xf0052300 │ │ │ │ @ instruction: 0xf8d20508 │ │ │ │ stmdbge r6, {r3, r5, r8, r9, sl, fp, sp} │ │ │ │ @ instruction: 0xf00c4630 │ │ │ │ vmull.u8 q8, d4, d8 │ │ │ │ - b 0x13d2e88 │ │ │ │ + b 0x13d2fac │ │ │ │ @ instruction: 0x432c0c0e │ │ │ │ movwcc lr, #43469 @ 0xa9cd │ │ │ │ andsgt pc, r8, sp, asr #17 │ │ │ │ @ instruction: 0xf7fa9407 │ │ │ │ - @ instruction: 0xf7fcfed3 │ │ │ │ - strls fp, [r9, #-3518] @ 0xfffff242 │ │ │ │ + @ instruction: 0xf7fcfed5 │ │ │ │ + strls fp, [r9, #-3519] @ 0xfffff241 │ │ │ │ strmi pc, [r1, #964] @ 0x3c4 │ │ │ │ - rscsne pc, r4, #64, 4 │ │ │ │ + andcc pc, r4, #64, 4 │ │ │ │ eorseq pc, r5, #192, 4 │ │ │ │ addeq lr, r5, #2048 @ 0x800 │ │ │ │ vldmiami r4, {s29-s107} │ │ │ │ stmiaeq r5!, {r3, r8, sl, ip, pc} │ │ │ │ cdpcc 3, 4, cr15, cr2, cr4, {6} │ │ │ │ @ instruction: 0xf0052300 │ │ │ │ @ instruction: 0xf8d20508 │ │ │ │ stmdbge r6, {r3, r4, r8, r9, sl, fp, sp} │ │ │ │ @ instruction: 0xf00c4630 │ │ │ │ vmull.u8 q8, d4, d8 │ │ │ │ - b 0x13d2ed4 │ │ │ │ + b 0x13d2ff8 │ │ │ │ @ instruction: 0x432c0c0e │ │ │ │ movwcc lr, #43469 @ 0xa9cd │ │ │ │ andsgt pc, r8, sp, asr #17 │ │ │ │ @ instruction: 0xf7fa9407 │ │ │ │ - @ instruction: 0xf7fcfead │ │ │ │ - stmiaeq r3!, {r3, r4, r7, r8, sl, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7fcfeaf │ │ │ │ + stmiaeq r3!, {r0, r3, r4, r7, r8, sl, fp, ip, sp, pc} │ │ │ │ vsubl.s8 q9, d16, d0 │ │ │ │ vsubl.u8 q8, d4, d2 │ │ │ │ @ instruction: 0xf0030142 │ │ │ │ eormi r0, r2, r8, lsl #6 │ │ │ │ @ instruction: 0xf5b2430b │ │ │ │ @ instruction: 0xf3c43f00 │ │ │ │ @ instruction: 0xf0013103 │ │ │ │ vrshl.s8 q4, , │ │ │ │ - bcs 0xf22ac │ │ │ │ + bcs 0xf23d0 │ │ │ │ ldrhi pc, [r0, #1] │ │ │ │ smlabtcc r6, sp, r9, lr │ │ │ │ stmdbge r6, {r4, r5, r9, sl, lr} │ │ │ │ strls r2, [r9, #-768] @ 0xfffffd00 │ │ │ │ movwcc lr, #43469 @ 0xa9cd │ │ │ │ movwls r2, #33538 @ 0x8302 │ │ │ │ - @ instruction: 0xf854f7fc │ │ │ │ + @ instruction: 0xf856f7fc │ │ │ │ @ instruction: 0xf43d2800 │ │ │ │ @ instruction: 0xf7fca9ae │ │ │ │ @ instruction: 0xf8d1bdde │ │ │ │ @ instruction: 0x46302a10 │ │ │ │ @ instruction: 0xf7fca906 │ │ │ │ - stmdacs r0, {r0, r1, r3, r4, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r2, r3, r4, r9, fp, ip, sp, lr, pc} │ │ │ │ ldclge 4, cr15, [r5, #496] @ 0x1f0 │ │ │ │ movtne pc, #1028 @ 0x404 @ │ │ │ │ svcne 0x0040f5b3 │ │ │ │ - stclge 4, cr15, [r2, #-496]! @ 0xfffffe10 │ │ │ │ + stclge 4, cr15, [r3, #-496]! @ 0xfffffe10 │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #41728 @ 0xa300 │ │ │ │ @ instruction: 0xf7f9930b │ │ │ │ - ldmib sp, {r0, r1, r2, r4, r5, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmib sp, {r0, r6, sl, fp, ip, sp, lr, pc}^ │ │ │ │ addsmi r2, sl, #402653184 @ 0x18000000 │ │ │ │ - ldclge 4, cr15, [r6, #-240] @ 0xffffff10 │ │ │ │ + ldclge 4, cr15, [r7, #-240] @ 0xffffff10 │ │ │ │ @ instruction: 0xf7fd2302 │ │ │ │ @ instruction: 0xf8d1b96e │ │ │ │ @ instruction: 0x46302a70 │ │ │ │ @ instruction: 0xf7fca906 │ │ │ │ - stmdacs r0, {r0, r2, r3, r4, r5, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r2, r3, r4, r5, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ ldcge 4, cr15, [r7, #496]! @ 0x1f0 │ │ │ │ movtne pc, #1028 @ 0x404 @ │ │ │ │ svcne 0x0040f5b3 │ │ │ │ - stclge 4, cr15, [r4, #-496] @ 0xfffffe10 │ │ │ │ + stclge 4, cr15, [r5, #-496] @ 0xfffffe10 │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #41728 @ 0xa300 │ │ │ │ @ instruction: 0xf7f9930b │ │ │ │ - ldmib sp, {r0, r3, r4, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmib sp, {r0, r1, r5, sl, fp, ip, sp, lr, pc}^ │ │ │ │ addsmi r2, sl, #402653184 @ 0x18000000 │ │ │ │ - ldcge 4, cr15, [r8, #-240]! @ 0xffffff10 │ │ │ │ + ldcge 4, cr15, [r9, #-240]! @ 0xffffff10 │ │ │ │ @ instruction: 0xf7fe2302 │ │ │ │ - bl 0x240830 │ │ │ │ + bl 0x240954 │ │ │ │ stmib sp, {r0, r7, r8, sl}^ │ │ │ │ andls r2, r8, r6, lsl #6 │ │ │ │ tstls r9, r0, lsr r6 │ │ │ │ @ instruction: 0xf8d5a906 │ │ │ │ movwcs r2, #2640 @ 0xa50 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ - @ instruction: 0xf9d6f7fc │ │ │ │ - stclt 7, cr15, [r5, #-1008]! @ 0xfffffc10 │ │ │ │ + @ instruction: 0xf9d8f7fc │ │ │ │ + stclt 7, cr15, [r6, #-1008]! @ 0xfffffc10 │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #41728 @ 0xa300 │ │ │ │ @ instruction: 0xf7f9930b │ │ │ │ - bls 0x351314 │ │ │ │ + bls 0x351450 │ │ │ │ stmdbge r6, {r8, r9, sp} │ │ │ │ - bl 0x2237a0 │ │ │ │ + bl 0x2238c4 │ │ │ │ @ instruction: 0xf8d20282 │ │ │ │ @ instruction: 0xf7fb2720 │ │ │ │ - @ instruction: 0xf7fcfd83 │ │ │ │ - bl 0x241338 │ │ │ │ + @ instruction: 0xf7fcfd85 │ │ │ │ + bl 0x241460 │ │ │ │ stmib sp, {r0, r7, r8, sl}^ │ │ │ │ andls r2, r8, r6, lsl #6 │ │ │ │ tstls r9, r0, lsr r6 │ │ │ │ @ instruction: 0xf8d5a906 │ │ │ │ movwcs r2, #2080 @ 0x820 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ - @ instruction: 0xf9b2f7fc │ │ │ │ - stclt 7, cr15, [r1, #-1008] @ 0xfffffc10 │ │ │ │ + @ instruction: 0xf9b4f7fc │ │ │ │ + stclt 7, cr15, [r2, #-1008] @ 0xfffffc10 │ │ │ │ streq lr, [r1, #2821] @ 0xb05 │ │ │ │ movwcs lr, #27085 @ 0x69cd │ │ │ │ ldrtmi r9, [r0], -r8 │ │ │ │ stmdbge r6, {r0, r3, r8, ip, pc} │ │ │ │ ldmibcs r0!, {r0, r2, r4, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ movwls r2, #41728 @ 0xa300 │ │ │ │ @ instruction: 0xf7fc930b │ │ │ │ - @ instruction: 0xf7fcf9a1 │ │ │ │ - @ instruction: 0x4621bcf0 │ │ │ │ + @ instruction: 0xf7fcf9a3 │ │ │ │ + @ instruction: 0x4621bcf1 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ - ldc2l 7, cr15, [sl], {249} @ 0xf9 │ │ │ │ + stc2l 7, cr15, [r0], #996 @ 0x3e4 │ │ │ │ movwcs r9, #2569 @ 0xa09 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ addeq lr, r2, #5120 @ 0x1400 │ │ │ │ @ instruction: 0x2650f8d2 │ │ │ │ - stc2l 7, cr15, [lr, #-1004] @ 0xfffffc14 │ │ │ │ - ldcllt 7, cr15, [sp], {252} @ 0xfc │ │ │ │ + ldc2l 7, cr15, [r0, #-1004] @ 0xfffffc14 │ │ │ │ + ldcllt 7, cr15, [lr], {252} @ 0xfc │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #41728 @ 0xa300 │ │ │ │ @ instruction: 0xf7f9930b │ │ │ │ - bls 0x351284 │ │ │ │ + bls 0x3513c0 │ │ │ │ stmdbge r6, {r8, r9, sp} │ │ │ │ - bl 0x223830 │ │ │ │ + bl 0x223954 │ │ │ │ @ instruction: 0xf8d20282 │ │ │ │ @ instruction: 0xf7fb2620 │ │ │ │ - @ instruction: 0xf7fcfd3b │ │ │ │ - vqdmulh.s , q10, d2[2] │ │ │ │ + @ instruction: 0xf7fcfd3d │ │ │ │ + vqdmulh.s , q10, d3[2] │ │ │ │ movwls r5, #45569 @ 0xb201 │ │ │ │ movwcs lr, #39373 @ 0x99cd │ │ │ │ - mvnsne pc, #64, 4 │ │ │ │ + movwcc pc, #16960 @ 0x4240 @ │ │ │ │ teqpeq r5, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - bl 0x194428 │ │ │ │ + bl 0x19454c │ │ │ │ vsubw.u8 q8, q10, d2 │ │ │ │ @ instruction: 0xf0054c42 │ │ │ │ stmdbge r6, {r3, r8, sl} │ │ │ │ streq lr, [ip, #-2629] @ 0xfffff5bb │ │ │ │ @ instruction: 0xf8d34630 │ │ │ │ stmiaeq r3!, {r3, r4, r5, r6, sl, fp, sp} │ │ │ │ @ instruction: 0xf0039506 │ │ │ │ vsubw.u8 q8, q2, d8 │ │ │ │ vmls.f q8, q2, d2[0] │ │ │ │ @ instruction: 0x432b3403 │ │ │ │ strcc lr, [r7], #-2509 @ 0xfffff633 │ │ │ │ - @ instruction: 0xf9e4f7fc │ │ │ │ - stclt 7, cr15, [r5], #1008 @ 0x3f0 │ │ │ │ + @ instruction: 0xf9e6f7fc │ │ │ │ + stclt 7, cr15, [r6], #1008 @ 0x3f0 │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #41728 @ 0xa300 │ │ │ │ @ instruction: 0xf7f9930b │ │ │ │ - bls 0x351214 │ │ │ │ + bls 0x351350 │ │ │ │ stmdbge r6, {r8, r9, sp} │ │ │ │ - bl 0x2238a0 │ │ │ │ + bl 0x2239c4 │ │ │ │ @ instruction: 0xf8d20282 │ │ │ │ @ instruction: 0xf7fb25f0 │ │ │ │ - @ instruction: 0xf7fcfd03 │ │ │ │ - @ instruction: 0x4621bc92 │ │ │ │ + @ instruction: 0xf7fcfd05 │ │ │ │ + @ instruction: 0x4621bc93 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ - ldc2l 7, cr15, [ip], #-996 @ 0xfffffc1c │ │ │ │ + stc2 7, cr15, [r2], {249} @ 0xf9 │ │ │ │ movwcs r9, #2569 @ 0xa09 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ addeq lr, r2, #5120 @ 0x1400 │ │ │ │ strbcs pc, [r0, #2258] @ 0x8d2 @ │ │ │ │ - ldc2l 7, cr15, [r0], #1004 @ 0x3ec │ │ │ │ - ldcllt 7, cr15, [pc], #-1008 @ 0xd1c24 │ │ │ │ + ldc2l 7, cr15, [r2], #1004 @ 0x3ec │ │ │ │ + stclt 7, cr15, [r0], {252} @ 0xfc │ │ │ │ andpl pc, r1, #196, 6 @ 0x10000003 │ │ │ │ - mvnsne pc, #64, 4 │ │ │ │ + movwcc pc, #16960 @ 0x4240 @ │ │ │ │ teqpeq r5, #192, 4 @ p-variant is OBSOLETE │ │ │ │ strcs lr, [r9, #-2509] @ 0xfffff633 │ │ │ │ orreq lr, r2, #3072 @ 0xc00 │ │ │ │ stmdbeq r5!, {r0, r1, r3, r8, sl, ip, pc} │ │ │ │ mcrrmi 3, 12, pc, r2, cr4 @ │ │ │ │ streq pc, [r8, #-5] │ │ │ │ @ instruction: 0xf8d3a906 │ │ │ │ @@ -198452,140 +198527,140 @@ │ │ │ │ streq lr, [ip, #-2629] @ 0xfffff5bb │ │ │ │ strls r4, [r6, #-1584] @ 0xfffff9d0 │ │ │ │ movweq pc, #32771 @ 0x8003 @ │ │ │ │ strbeq pc, [r2, #-964] @ 0xfffffc3c @ │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ stmib sp, {r0, r1, r3, r5, r8, r9, lr}^ │ │ │ │ @ instruction: 0xf7fc3407 │ │ │ │ - @ instruction: 0xf7fcf999 │ │ │ │ - vmov.i32 , #51967 @ 0x0000caff │ │ │ │ + @ instruction: 0xf7fcf99b │ │ │ │ + vmov.i32 , #52223 @ 0x0000cbff │ │ │ │ vcgt.s8 d19, d0, d0 │ │ │ │ - vshl.s64 , q10, #0 │ │ │ │ + vabal.s8 , d0, d4 │ │ │ │ movwls r0, #42293 @ 0xa535 │ │ │ │ orreq lr, r3, #5120 @ 0x1400 │ │ │ │ smlalbtmi pc, r2, r4, r3 @ │ │ │ │ @ instruction: 0xf8d34630 │ │ │ │ @ instruction: 0xf3c42b60 │ │ │ │ subseq r3, fp, r2, asr #6 │ │ │ │ stmdbeq r3!, {r1, r2, r8, r9, ip, pc} │ │ │ │ movweq pc, #32771 @ 0x8003 @ │ │ │ │ stmdbge r6, {r0, r1, r3, r8, r9, lr} │ │ │ │ movwcs r9, #776 @ 0x308 │ │ │ │ vsubw.u8 , q2, d7 │ │ │ │ movwls r0, #37698 @ 0x9342 │ │ │ │ movtne pc, #964 @ 0x3c4 @ │ │ │ │ @ instruction: 0xf7fb930b │ │ │ │ - stmdacs r0, {r0, r2, r3, r4, r5, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ ldmdage sp!, {r0, r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ ldclt 7, cr15, [pc], {252} @ 0xfc │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #41728 @ 0xa300 │ │ │ │ @ instruction: 0xf7f9930b │ │ │ │ - bls 0x351130 │ │ │ │ + bls 0x35126c │ │ │ │ stmdbge r6, {r8, r9, sp} │ │ │ │ - bl 0x223984 │ │ │ │ + bl 0x223aa8 │ │ │ │ @ instruction: 0xf8d20282 │ │ │ │ @ instruction: 0xf7fb2680 │ │ │ │ - @ instruction: 0xf7fcfc91 │ │ │ │ - strtmi fp, [r1], -r0, lsr #24 │ │ │ │ + @ instruction: 0xf7fcfc93 │ │ │ │ + strtmi fp, [r1], -r1, lsr #24 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ stmib sp, {r0, r1, r3, r8, sl, ip, pc}^ │ │ │ │ @ instruction: 0xf7f93309 │ │ │ │ - vpmin.s8 , q8, │ │ │ │ - vbic.i32 d19, #1024 @ 0x00000400 │ │ │ │ - bls 0x2d2dc0 │ │ │ │ + vpmax.s8 , q8, │ │ │ │ + vqdmlal.s q10, d0, d0[1] │ │ │ │ + bls 0x2d2ee4 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ eorcs pc, r2, r3, asr r8 @ │ │ │ │ - ldc2l 7, cr15, [ip, #1004] @ 0x3ec │ │ │ │ + ldc2l 7, cr15, [lr, #1004] @ 0x3ec │ │ │ │ @ instruction: 0xf47c2800 │ │ │ │ vfma.f32 q13, q0, q11 │ │ │ │ - vshl.s64 , q10, #0 │ │ │ │ + vabal.s8 , d0, d4 │ │ │ │ @ instruction: 0xf7fe0535 │ │ │ │ @ instruction: 0xf404bbe0 │ │ │ │ @ instruction: 0xf5b31340 │ │ │ │ @ instruction: 0xf0011f40 │ │ │ │ strdeq r8, [r2], #75 @ 0x4b @ │ │ │ │ - blge 0xfff8f70c │ │ │ │ + blge 0xfffcf830 │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #41728 @ 0xa300 │ │ │ │ @ instruction: 0xf7f9930b │ │ │ │ - bls 0x310b98 │ │ │ │ - mvnsne pc, #64, 4 │ │ │ │ + bls 0x310cdc │ │ │ │ + movwcc pc, #16960 @ 0x4240 @ │ │ │ │ teqpeq r5, #192, 4 @ p-variant is OBSOLETE │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ orreq lr, r2, #3072 @ 0xc00 │ │ │ │ stmdbcs r0, {r0, r1, r4, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ - blx 0x1012e │ │ │ │ - bllt 0xffa50138 │ │ │ │ + blx 0x90252 │ │ │ │ + bllt 0xffa9025c │ │ │ │ movtne pc, #1028 @ 0x404 @ │ │ │ │ svcne 0x0040f5b3 │ │ │ │ ldrthi pc, [r7], #-1 @ │ │ │ │ @ instruction: 0xf57c00e0 │ │ │ │ - @ instruction: 0x4621abdb │ │ │ │ + @ instruction: 0x4621abdc │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ - blx 0x201014c │ │ │ │ + blx 0xfe210270 │ │ │ │ vpmax.s8 d25, d0, d8 │ │ │ │ - vrsra.s64 , q10, #64 │ │ │ │ + vsubw.s8 , q0, d4 │ │ │ │ stmdbge r6, {r0, r2, r4, r5, r8, r9} │ │ │ │ - bl 0x1a3a38 │ │ │ │ + bl 0x1a3b5c │ │ │ │ @ instruction: 0xf8d30382 │ │ │ │ @ instruction: 0xf7fa2900 │ │ │ │ - @ instruction: 0xf7fcfbdd │ │ │ │ - @ instruction: 0xf5b3bbc6 │ │ │ │ + @ instruction: 0xf7fcfbdf │ │ │ │ + @ instruction: 0xf5b3bbc7 │ │ │ │ @ instruction: 0xf0006fe0 │ │ │ │ @ instruction: 0xf1b386e1 │ │ │ │ @ instruction: 0xf47c5f80 │ │ │ │ - @ instruction: 0x4621abbd │ │ │ │ + @ instruction: 0x4621abbe │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ - stc2 7, cr15, [ip], {249} @ 0xf9 │ │ │ │ + ldc2 7, cr15, [r2], {249} @ 0xf9 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - blx 0xfec90198 │ │ │ │ - bllt 0xfed501a0 │ │ │ │ + blx 0xfed102bc │ │ │ │ + bllt 0xfed902c4 │ │ │ │ svcvs 0x00e0f5b2 │ │ │ │ strbthi pc, [r6], r0 @ │ │ │ │ svcpl 0x0080f1b2 │ │ │ │ - blge 0xfeb0f3b0 │ │ │ │ + blge 0xfeb4f4d4 │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #41728 @ 0xa300 │ │ │ │ @ instruction: 0xf7f9930b │ │ │ │ - stmdbge r6, {r0, r3, r4, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r6, {r0, r1, r2, r3, r4, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fb4630 │ │ │ │ - @ instruction: 0xf7fcfa99 │ │ │ │ - @ instruction: 0xf5b3bb9c │ │ │ │ + @ instruction: 0xf7fcfa9b │ │ │ │ + @ instruction: 0xf5b3bb9d │ │ │ │ @ instruction: 0xf0011f40 │ │ │ │ @ instruction: 0xf5b383d1 │ │ │ │ @ instruction: 0xf0001f48 │ │ │ │ @ instruction: 0x21808792 │ │ │ │ teqpeq r0, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf001428b │ │ │ │ addsmi r8, r3, #255852544 @ 0xf400000 │ │ │ │ ldrhi pc, [pc, r0, asr #32] │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ strls r2, [fp, #-768] @ 0xfffffd00 │ │ │ │ movwcc lr, #39373 @ 0x99cd │ │ │ │ - blx 0x13101f0 │ │ │ │ + blx 0x1590314 │ │ │ │ vqdmulh.s d25, d0, d8 │ │ │ │ - vshl.s64 , q10, #0 │ │ │ │ + vabal.s8 , d0, d4 │ │ │ │ stmdbge r6, {r0, r2, r4, r5, r8, sl} │ │ │ │ - bl 0x223adc │ │ │ │ + bl 0x223c00 │ │ │ │ @ instruction: 0xf8d30383 │ │ │ │ @ instruction: 0xf7fb2870 │ │ │ │ - stmdacs r0, {r0, r2, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ - blge 0xff8cf41c │ │ │ │ + stmdacs r0, {r0, r1, r2, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + blge 0xff8cf540 │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #41728 @ 0xa300 │ │ │ │ @ instruction: 0xf7f9930b │ │ │ │ - blls 0x350bc0 │ │ │ │ + blls 0x350d0c │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ orreq lr, r3, #5120 @ 0x1400 │ │ │ │ stmcs r0, {r0, r1, r4, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0xf812f7fc │ │ │ │ - bllt 0x1950240 │ │ │ │ + @ instruction: 0xf814f7fc │ │ │ │ + bllt 0x1990364 │ │ │ │ svcne 0x0078f5b2 │ │ │ │ addhi pc, fp, #1 │ │ │ │ @ instruction: 0xf001428a │ │ │ │ @ instruction: 0xf5b281d8 │ │ │ │ @ instruction: 0xf0011f40 │ │ │ │ @ instruction: 0xf5b285c7 │ │ │ │ @ instruction: 0xf0011f50 │ │ │ │ @@ -198595,106 +198670,106 @@ │ │ │ │ eorseq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf0014293 │ │ │ │ @ instruction: 0xf5b385c1 │ │ │ │ @ instruction: 0xf0411f48 │ │ │ │ @ instruction: 0x462181d2 │ │ │ │ stmib sp, {r1, r2, fp, sp, pc}^ │ │ │ │ strls r5, [fp, #-1289] @ 0xfffffaf7 │ │ │ │ - mrrc2 7, 15, pc, r6, cr9 @ │ │ │ │ + mrrc2 7, 15, pc, sl, cr9 @ │ │ │ │ vqdmulh.s d25, d0, d8 │ │ │ │ - vshl.s64 , q10, #0 │ │ │ │ - bl 0x213778 │ │ │ │ + vabal.s8 , d0, d4 │ │ │ │ + bl 0x21389c │ │ │ │ @ instruction: 0xf8d30383 │ │ │ │ movwcs r2, #1920 @ 0x780 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - mcrr2 7, 15, pc, r2, cr10 @ │ │ │ │ + mcrr2 7, 15, pc, r4, cr10 @ │ │ │ │ @ instruction: 0xf47c2800 │ │ │ │ @ instruction: 0x4621ab98 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ - blx 0x6902ae │ │ │ │ + blx 0x8103d2 │ │ │ │ movwcs r9, #2569 @ 0xa09 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ addeq lr, r2, #5120 @ 0x1400 │ │ │ │ @ instruction: 0x2790f8d2 │ │ │ │ - blx 0xfe3902ca │ │ │ │ - bllt 0x7502d0 │ │ │ │ + blx 0xfe4103ee │ │ │ │ + bllt 0x7903f4 │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf7f9330a │ │ │ │ - vldmdbvs r3!, {s30-s216} │ │ │ │ + vldmdbvs r3!, {s30-s224} │ │ │ │ @ instruction: 0x2098f8d3 │ │ │ │ svcvs 0x0070f412 │ │ │ │ - blge 0x4cf3f4 │ │ │ │ + blge 0x4cf518 │ │ │ │ @ instruction: 0xf413685b │ │ │ │ @ instruction: 0xf43e6f60 │ │ │ │ - blls 0x33cf30 │ │ │ │ - ldrbne pc, [r4, #576]! @ 0x240 @ │ │ │ │ + blls 0x33d054 │ │ │ │ + strcc pc, [r4, #-576] @ 0xfffffdc0 │ │ │ │ ldreq pc, [r5, #-704]! @ 0xfffffd40 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ orreq lr, r3, #5120 @ 0x1400 │ │ │ │ stmdacs r0, {r0, r1, r4, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ - @ instruction: 0xffa8f7fb │ │ │ │ + @ instruction: 0xffaaf7fb │ │ │ │ @ instruction: 0xf47c2800 │ │ │ │ @ instruction: 0xf7feab62 │ │ │ │ @ instruction: 0xf5b3bafc │ │ │ │ @ instruction: 0xf47c6fe0 │ │ │ │ - strtmi sl, [r1], -pc, ror #21 │ │ │ │ + @ instruction: 0x4621aaf0 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ - blx 0xfe590326 │ │ │ │ + blx 0xfe71044a │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - @ instruction: 0xf9c0f7fb │ │ │ │ - blt 0xff9d033c │ │ │ │ + @ instruction: 0xf9c2f7fb │ │ │ │ + blt 0xffa10460 │ │ │ │ svcpl 0x0080f1b3 │ │ │ │ - bge 0xff88f544 │ │ │ │ + bge 0xff8cf668 │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #41728 @ 0xa300 │ │ │ │ @ instruction: 0xf7f9930b │ │ │ │ - stmdbge r6, {r0, r1, r2, r3, r5, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r6, {r0, r2, r4, r5, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fb4630 │ │ │ │ - @ instruction: 0xf7fcf9cf │ │ │ │ - bcs 0x100eb8 │ │ │ │ - bge 0xff48f464 │ │ │ │ + @ instruction: 0xf7fcf9d1 │ │ │ │ + bcs 0x100fe0 │ │ │ │ + bge 0xff4cf588 │ │ │ │ @ instruction: 0xf413684b │ │ │ │ @ instruction: 0xf43c6f60 │ │ │ │ - vpmax.s8 q13, q8, │ │ │ │ - vrsra.s64 , q10, #64 │ │ │ │ - bl 0x19305c │ │ │ │ + vpmax.s8 q13, q8, q5 │ │ │ │ + vsubw.s8 , q0, d4 │ │ │ │ + bl 0x193180 │ │ │ │ stmdbge r6, {r7, r9} │ │ │ │ ldrtmi r2, [r0], -r0, lsl #6 │ │ │ │ mrccs 8, 3, APSR_nzcv, cr8, cr2, {6} │ │ │ │ - blx 0xc10386 │ │ │ │ - blt 0xfefd038c │ │ │ │ + blx 0xc904aa │ │ │ │ + blt 0xff0104b0 │ │ │ │ rscvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andeq pc, r0, #268435468 @ 0x1000000c │ │ │ │ @ instruction: 0xf47c4293 │ │ │ │ - @ instruction: 0x4621aab3 │ │ │ │ + @ instruction: 0x4621aab4 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ - blx 0x169039e │ │ │ │ + blx 0x18104c2 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - blx 0x14903ac │ │ │ │ - blt 0xfead03b4 │ │ │ │ + blx 0x15104d0 │ │ │ │ + blt 0xfeb104d8 │ │ │ │ movtne pc, #1028 @ 0x404 @ │ │ │ │ @ instruction: 0xf1000622 │ │ │ │ @ instruction: 0xf5b387ee │ │ │ │ @ instruction: 0xf0011f40 │ │ │ │ @ instruction: 0x46218299 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ - @ instruction: 0xf8ecf7f9 │ │ │ │ + @ instruction: 0xf8f8f7f9 │ │ │ │ vpmax.s8 d25, d0, d8 │ │ │ │ - vrsra.s64 , q10, #64 │ │ │ │ + vsubw.s8 , q0, d4 │ │ │ │ stmdbge r6, {r0, r2, r4, r5, r8, r9} │ │ │ │ - bl 0x1a3cb4 │ │ │ │ + bl 0x1a3dd8 │ │ │ │ @ instruction: 0xf8d30382 │ │ │ │ @ instruction: 0xf7fa2b40 │ │ │ │ - @ instruction: 0xf7fcf97d │ │ │ │ - @ instruction: 0xf5b2ba88 │ │ │ │ + @ instruction: 0xf7fcf97f │ │ │ │ + @ instruction: 0xf5b2ba89 │ │ │ │ @ instruction: 0xf0011f78 │ │ │ │ addmi r8, sl, #20, 4 @ 0x40000001 │ │ │ │ addhi pc, lr, r1 │ │ │ │ svcne 0x0040f5b2 │ │ │ │ strthi pc, [r0], #1 │ │ │ │ svcne 0x0050f5b2 │ │ │ │ strhi pc, [fp], #1 │ │ │ │ @@ -198704,91 +198779,91 @@ │ │ │ │ addsmi r0, r3, #48, 4 │ │ │ │ strhi pc, [fp, #-1] │ │ │ │ svcne 0x0048f5b3 │ │ │ │ addhi pc, r8, r1, asr #32 │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ strpl lr, [r9, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf7f9950b │ │ │ │ - blls 0x311240 │ │ │ │ - ldrbne pc, [r4, #576]! @ 0x240 @ │ │ │ │ + blls 0x311374 │ │ │ │ + strcc pc, [r4, #-576] @ 0xfffffdc0 │ │ │ │ ldreq pc, [r5, #-704]! @ 0xfffffd40 │ │ │ │ orreq lr, r3, #5120 @ 0x1400 │ │ │ │ usatcs pc, #0, r3, asr #17 @ │ │ │ │ stmdbge r6, {r8, r9, sp} │ │ │ │ @ instruction: 0xf7fa4630 │ │ │ │ - stmdacs r0, {r0, r3, r5, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ - bge 0xff0cf65c │ │ │ │ + stmdacs r0, {r0, r1, r3, r5, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + bge 0xff0cf780 │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #41728 @ 0xa300 │ │ │ │ @ instruction: 0xf7f9930b │ │ │ │ - bls 0x350d70 │ │ │ │ + bls 0x350eac │ │ │ │ stmdbge r6, {r8, r9, sp} │ │ │ │ - bl 0x223d44 │ │ │ │ + bl 0x223e68 │ │ │ │ @ instruction: 0xf8d20282 │ │ │ │ @ instruction: 0xf7fb26f0 │ │ │ │ - @ instruction: 0xf7fcfab1 │ │ │ │ - strtmi fp, [r1], -r0, asr #20 │ │ │ │ + @ instruction: 0xf7fcfab3 │ │ │ │ + strtmi fp, [r1], -r1, asr #20 │ │ │ │ @ instruction: 0xf7f8a806 │ │ │ │ - bls 0x2d2428 │ │ │ │ + bls 0x2d2494 │ │ │ │ vqdmulh.s d25, d0, d10 │ │ │ │ - vshl.s64 , q10, #0 │ │ │ │ + vabal.s8 , d0, d4 │ │ │ │ stmdbge r6, {r0, r2, r4, r5, r8, sl} │ │ │ │ - bl 0x1a3d6c │ │ │ │ - bl 0x2131b8 │ │ │ │ + bl 0x1a3e90 │ │ │ │ + bl 0x2132dc │ │ │ │ @ instruction: 0xf8d30383 │ │ │ │ @ instruction: 0xf7fb2ba0 │ │ │ │ - stmdacs r0, {r0, r4, r5, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r4, r5, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ ldclge 4, cr15, [ip], {61} @ 0x3d │ │ │ │ - blt 0xfe5d04b4 │ │ │ │ + blt 0xfe5d05d8 │ │ │ │ @ instruction: 0xf43c2a00 │ │ │ │ - stmdavs fp, {r0, r1, r5, r9, fp, sp, pc}^ │ │ │ │ + stmdavs fp, {r2, r5, r9, fp, sp, pc}^ │ │ │ │ svcvs 0x0060f413 │ │ │ │ - bge 0x88f5c4 │ │ │ │ - mvnsne pc, #64, 4 │ │ │ │ + bge 0x8cf6e8 │ │ │ │ + movwcc pc, #16960 @ 0x4240 @ │ │ │ │ teqpeq r5, #192, 4 @ p-variant is OBSOLETE │ │ │ │ addeq lr, r0, #3072 @ 0xc00 │ │ │ │ movwcs sl, #2310 @ 0x906 │ │ │ │ @ instruction: 0xf8d24630 │ │ │ │ @ instruction: 0xf7fb2ef8 │ │ │ │ - @ instruction: 0xf7fcfa81 │ │ │ │ - @ instruction: 0x4621ba10 │ │ │ │ + @ instruction: 0xf7fcfa83 │ │ │ │ + @ instruction: 0x4621ba11 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwcc lr, #43469 @ 0xa9cd │ │ │ │ - @ instruction: 0xf9b2f7f9 │ │ │ │ + @ instruction: 0xf9baf7f9 │ │ │ │ @ instruction: 0xf8d36d33 │ │ │ │ @ instruction: 0xf4122098 │ │ │ │ @ instruction: 0xf43e6f70 │ │ │ │ ldmdavs fp, {r1, r3, r4, r8, fp, sp, pc}^ │ │ │ │ svcvs 0x0060f413 │ │ │ │ ldmdbge r5, {r1, r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ vqdmulh.s d25, d0, d9 │ │ │ │ - vshl.s64 , q10, #0 │ │ │ │ + vabal.s8 , d0, d4 │ │ │ │ stmdbge r6, {r0, r2, r4, r5, r8, sl} │ │ │ │ - bl 0x223de8 │ │ │ │ + bl 0x223f0c │ │ │ │ @ instruction: 0xf8d30383 │ │ │ │ @ instruction: 0xf7fb27f0 │ │ │ │ - stmdacs r0, {r0, r1, r2, r3, r4, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - bge 0x174f728 │ │ │ │ + stmdacs r0, {r0, r5, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + bge 0x174f84c │ │ │ │ stmdblt r7, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ movtne pc, #1028 @ 0x404 @ │ │ │ │ @ instruction: 0xf1010620 │ │ │ │ @ instruction: 0xf5b3807a │ │ │ │ @ instruction: 0xf0011f40 │ │ │ │ @ instruction: 0x462180fe │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ - @ instruction: 0xf830f7f9 │ │ │ │ + @ instruction: 0xf83cf7f9 │ │ │ │ vpmax.s8 d25, d0, d8 │ │ │ │ - vrsra.s64 , q10, #64 │ │ │ │ + vsubw.s8 , q0, d4 │ │ │ │ stmdbge r6, {r0, r2, r4, r5, r8, r9} │ │ │ │ - bl 0x1a3e2c │ │ │ │ + bl 0x1a3f50 │ │ │ │ @ instruction: 0xf8d30382 │ │ │ │ @ instruction: 0xf7fa2b10 │ │ │ │ - @ instruction: 0xf7fcf8c1 │ │ │ │ - strteq fp, [r3], -ip, asr #19 │ │ │ │ + @ instruction: 0xf7fcf8c3 │ │ │ │ + strteq fp, [r3], -sp, asr #19 │ │ │ │ strbhi pc, [r7], r0, lsl #2 @ │ │ │ │ movweq pc, #62030 @ 0xf24e @ │ │ │ │ cmnpeq lr, #192, 4 @ p-variant is OBSOLETE │ │ │ │ andcs r4, sp, #35 @ 0x23 │ │ │ │ eorseq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf0014293 │ │ │ │ movwcs r8, #62213 @ 0xf305 │ │ │ │ @@ -198798,1672 +198873,1672 @@ │ │ │ │ @ instruction: 0xf0014293 │ │ │ │ vst2.16 {d8-d11}, [r4 :256], r7 │ │ │ │ @ instruction: 0xf5b31340 │ │ │ │ @ instruction: 0xf0011f40 │ │ │ │ strtmi r8, [r1], -pc, asr #4 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ - @ instruction: 0xfffcf7f8 │ │ │ │ + @ instruction: 0xf808f7f9 │ │ │ │ vpmax.s8 d25, d0, d8 │ │ │ │ - vrsra.s64 , q10, #64 │ │ │ │ + vsubw.s8 , q0, d4 │ │ │ │ stmdbge r6, {r0, r2, r4, r5, r8, r9} │ │ │ │ - bl 0x1a3e94 │ │ │ │ + bl 0x1a3fb8 │ │ │ │ @ instruction: 0xf8d30382 │ │ │ │ @ instruction: 0xf7fa2aa0 │ │ │ │ - @ instruction: 0xf7fcf88d │ │ │ │ - @ instruction: 0x4621b998 │ │ │ │ + @ instruction: 0xf7fcf88f │ │ │ │ + @ instruction: 0x4621b999 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwcc lr, #43469 @ 0xa9cd │ │ │ │ - @ instruction: 0xf8f2f7f9 │ │ │ │ - blcs 0x16e4c0 │ │ │ │ + @ instruction: 0xf8faf7f9 │ │ │ │ + blcs 0x16e5e4 │ │ │ │ orrhi pc, lr, #67108864 @ 0x4000000 │ │ │ │ vqrdmulh.s d2, d1, d0 │ │ │ │ @ instruction: 0xf041838e │ │ │ │ @ instruction: 0xf6408349 │ │ │ │ - vmov.i32 d20, #256 @ 0x00000100 │ │ │ │ + vrshr.s64 q10, , #64 │ │ │ │ stmdbge r6, {r2, r3, r9} │ │ │ │ @ instruction: 0xf7fb4630 │ │ │ │ - stmdacs r0, {r0, r1, r2, r3, r5, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r4, r5, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ stmibge r9!, {r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #41728 @ 0xa300 │ │ │ │ @ instruction: 0xf7f9930b │ │ │ │ - stmdals r9, {r0, r1, r2, r5, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ - rscsne pc, r4, #64, 4 │ │ │ │ + stmdals r9, {r0, r2, r3, r5, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ + andcc pc, r4, #64, 4 │ │ │ │ eorseq pc, r5, #192, 4 │ │ │ │ stmdbge r6, {r8, r9, sp} │ │ │ │ addeq lr, r0, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf8d24630 │ │ │ │ @ instruction: 0xf7fb28c0 │ │ │ │ - @ instruction: 0xf7fcf9d7 │ │ │ │ - strtmi fp, [r1], -r6, ror #18 │ │ │ │ + @ instruction: 0xf7fcf9d9 │ │ │ │ + strtmi fp, [r1], -r7, ror #18 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ - blx 0x310638 │ │ │ │ + blx 0x49075c │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - @ instruction: 0xf8e0f7fb │ │ │ │ - ldmdblt r9, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + @ instruction: 0xf8e2f7fb │ │ │ │ + ldmdblt sl, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #41728 @ 0xa300 │ │ │ │ @ instruction: 0xf7f9930b │ │ │ │ - stmdbge r6, {r0, r3, r5, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r6, {r0, r1, r2, r3, r5, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fb4630 │ │ │ │ - @ instruction: 0xf7fcf88b │ │ │ │ - @ instruction: 0xf7f8b94c │ │ │ │ - bls 0x312644 │ │ │ │ - mvnsne pc, #64, 4 │ │ │ │ + @ instruction: 0xf7fcf88d │ │ │ │ + @ instruction: 0xf7f8b94d │ │ │ │ + bls 0x312788 │ │ │ │ + movwcc pc, #16960 @ 0x4240 @ │ │ │ │ teqpeq r5, #192, 4 @ p-variant is OBSOLETE │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ orreq lr, r2, #3072 @ 0xc00 │ │ │ │ stmibcs r0, {r0, r1, r4, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0xf952f7fa │ │ │ │ - ldmdblt fp!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf954f7fa │ │ │ │ + ldmdblt ip!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ addcs r0, r0, r2, lsr #17 │ │ │ │ andeq pc, r2, r0, asr #5 │ │ │ │ movteq pc, #9156 @ 0x23c4 @ │ │ │ │ andeq pc, r8, #2 │ │ │ │ @ instruction: 0x0c00ea04 │ │ │ │ vorr.i32 d20, #51712 @ 0x0000ca00 │ │ │ │ vaddw.u8 , q2, d3 │ │ │ │ @ instruction: 0xf5bc4381 │ │ │ │ @ instruction: 0xf0013f00 │ │ │ │ vqsub.s8 d8, d17, d31 │ │ │ │ @ instruction: 0xf1bc8144 │ │ │ │ @ instruction: 0xf0010f00 │ │ │ │ strls r8, [r9, #-673] @ 0xfffffd5f │ │ │ │ - ldrbne pc, [r4, #576]! @ 0x240 @ │ │ │ │ + strcc pc, [r4, #-576] @ 0xfffffdc0 │ │ │ │ ldreq pc, [r5, #-704]! @ 0xfffffd40 │ │ │ │ - bl 0x2372fc │ │ │ │ + bl 0x237420 │ │ │ │ stmib sp, {r0, r1, r7, r8, r9}^ │ │ │ │ ldrtmi r2, [r0], -r6, lsl #2 │ │ │ │ stmdbge r6, {r9, sp} │ │ │ │ andls r9, fp, #-1610612736 @ 0xa0000000 │ │ │ │ ldccs 8, cr15, [r8], {211} @ 0xd3 │ │ │ │ - blx 0x15906e2 │ │ │ │ + blx 0x1610806 │ │ │ │ @ instruction: 0xf43c2800 │ │ │ │ @ instruction: 0xf7fcad54 │ │ │ │ @ instruction: 0x4621b976 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ - @ instruction: 0xf93af7f9 │ │ │ │ + @ instruction: 0xff28f7f8 │ │ │ │ @ instruction: 0xf57c02e1 │ │ │ │ - ldcvs 8, cr10, [r3, #-1020]! @ 0xfffffc04 │ │ │ │ + @ instruction: 0x6d33a900 │ │ │ │ @ instruction: 0xf8d34630 │ │ │ │ @ instruction: 0xf4122098 │ │ │ │ @ instruction: 0xf43c6f70 │ │ │ │ - ldmdavs fp, {r0, r1, r2, r4, r5, r6, r7, fp, sp, pc}^ │ │ │ │ + ldmdavs fp, {r3, r4, r5, r6, r7, fp, sp, pc}^ │ │ │ │ svcvs 0x0060f413 │ │ │ │ - ldmge r2!, {r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ + ldmge r3!, {r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ stmdbge r6, {r8, r9, sp} │ │ │ │ vcgt.s8 d25, d6, d0 │ │ │ │ - vrshr.s64 , , #64 │ │ │ │ + vsubl.s8 q9, d16, d17 │ │ │ │ @ instruction: 0xf7fa020c │ │ │ │ - @ instruction: 0xf7fcfc35 │ │ │ │ - stmdage r6, {r3, r5, r6, r7, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7fcfc37 │ │ │ │ + stmdage r6, {r0, r3, r5, r6, r7, fp, ip, sp, pc} │ │ │ │ movwcs r4, #1569 @ 0x621 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ - @ instruction: 0xf8f8f7f9 │ │ │ │ + @ instruction: 0xff24f7f8 │ │ │ │ @ instruction: 0x46306d33 │ │ │ │ @ instruction: 0x2098f8d3 │ │ │ │ svcvs 0x0070f412 │ │ │ │ - ldmge r8, {r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ + ldmge r9, {r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf413685b │ │ │ │ @ instruction: 0xf43c6f60 │ │ │ │ - movwcs sl, #2259 @ 0x8d3 │ │ │ │ + movwcs sl, #2260 @ 0x8d4 │ │ │ │ movwls sl, #2310 @ 0x906 │ │ │ │ - addne pc, r1, #1610612740 @ 0x60000004 │ │ │ │ + subcs pc, r9, #1610612740 @ 0x60000004 │ │ │ │ andeq pc, ip, #192, 4 │ │ │ │ - ldc2 7, cr15, [r6], {250} @ 0xfa │ │ │ │ - stmialt r9, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + ldc2 7, cr15, [r8], {250} @ 0xfa │ │ │ │ + stmialt sl, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #41728 @ 0xa300 │ │ │ │ - @ instruction: 0xf7f9930b │ │ │ │ - rsceq pc, r2, #16318464 @ 0xf90000 │ │ │ │ - ldmge lr!, {r2, r3, r4, r5, r6, r8, sl, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf7f8930b │ │ │ │ + rsceq pc, r2, #3696 @ 0xe70 │ │ │ │ + ldmge pc!, {r2, r3, r4, r5, r6, r8, sl, ip, sp, lr, pc} @ │ │ │ │ @ instruction: 0x46306d33 │ │ │ │ @ instruction: 0x2098f8d3 │ │ │ │ svcvs 0x0070f412 │ │ │ │ - ldmge r6!, {r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ + ldmge r7!, {r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf413685b │ │ │ │ @ instruction: 0xf43c6f60 │ │ │ │ - movwcs sl, #2225 @ 0x8b1 │ │ │ │ + movwcs sl, #2226 @ 0x8b2 │ │ │ │ movwls sl, #2310 @ 0x906 │ │ │ │ - eorne pc, r9, #1610612740 @ 0x60000004 │ │ │ │ + rscsne pc, r1, #1610612740 @ 0x60000004 │ │ │ │ andeq pc, ip, #192, 4 │ │ │ │ - blx 0xffe107aa │ │ │ │ - stmialt r7!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + blx 0xffe908ce │ │ │ │ + stmialt r8!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ strtmi sl, [r1], -r6, lsl #16 │ │ │ │ movwls r2, #41728 @ 0xa300 │ │ │ │ - @ instruction: 0xf7f9930b │ │ │ │ - ldcvs 8, cr15, [r3, #-732]! @ 0xfffffd24 │ │ │ │ + @ instruction: 0xf7f8930b │ │ │ │ + ldcvs 14, cr15, [r3, #-908]! @ 0xfffffc74 │ │ │ │ @ instruction: 0xf8d34630 │ │ │ │ @ instruction: 0xf4122098 │ │ │ │ @ instruction: 0xf43c6f70 │ │ │ │ - ldmdavs fp, {r0, r1, r2, r4, r7, fp, sp, pc}^ │ │ │ │ + ldmdavs fp, {r3, r4, r7, fp, sp, pc}^ │ │ │ │ svcvs 0x0060f413 │ │ │ │ - ldmge r2, {r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ + ldmge r3, {r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ stmdbge r6, {r8, r9, sp} │ │ │ │ vcgt.s8 d25, d6, d0 │ │ │ │ - vmvn.i32 d18, #256 @ 0x00000100 │ │ │ │ + vrshr.s64 q9, , #64 │ │ │ │ @ instruction: 0xf7fa020c │ │ │ │ - @ instruction: 0xf7fcfbd5 │ │ │ │ - stmdage r6, {r3, r7, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7fcfbd7 │ │ │ │ + stmdage r6, {r0, r3, r7, fp, ip, sp, pc} │ │ │ │ movwcs r4, #1569 @ 0x621 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ - @ instruction: 0xf898f7f9 │ │ │ │ + mcr2 7, 6, pc, cr4, cr8, {7} @ │ │ │ │ @ instruction: 0x46306d33 │ │ │ │ @ instruction: 0x2098f8d3 │ │ │ │ svcvs 0x0070f412 │ │ │ │ - ldmdage r8!, {r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ + ldmdage r9!, {r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf413685b │ │ │ │ @ instruction: 0xf43c6f60 │ │ │ │ - movwcs sl, #2163 @ 0x873 │ │ │ │ + movwcs sl, #2164 @ 0x874 │ │ │ │ movwls sl, #2310 @ 0x906 │ │ │ │ - sbcseq pc, r1, #1610612740 @ 0x60000004 │ │ │ │ + addsne pc, r9, #1610612740 @ 0x60000004 │ │ │ │ andeq pc, ip, #192, 4 │ │ │ │ - blx 0xfee90826 │ │ │ │ - stmdalt r9!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + blx 0xfef1094a │ │ │ │ + stmdalt sl!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #41728 @ 0xa300 │ │ │ │ @ instruction: 0xf7f9930b │ │ │ │ - stmdbge r6, {r0, r1, r3, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r6, {r0, r4, r8, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fa4630 │ │ │ │ - @ instruction: 0xf7fcff15 │ │ │ │ - @ instruction: 0x4621b85c │ │ │ │ + @ instruction: 0xf7fcff17 │ │ │ │ + @ instruction: 0x4621b85d │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwcc lr, #43469 @ 0xa9cd │ │ │ │ - mcr2 7, 4, pc, cr6, cr8, {7} @ │ │ │ │ + mrc2 7, 2, pc, cr6, cr8, {7} │ │ │ │ vpmax.s8 d25, d0, d8 │ │ │ │ - vrsra.s64 , q10, #64 │ │ │ │ + vsubw.s8 , q0, d4 │ │ │ │ stmdbge r6, {r0, r2, r4, r5, r8, r9} │ │ │ │ - bl 0x1a4138 │ │ │ │ + bl 0x1a425c │ │ │ │ @ instruction: 0xf8d30382 │ │ │ │ @ instruction: 0xf7fa2ac0 │ │ │ │ - stmdacs r0, {r0, r2, r3, r4, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r2, r3, r4, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ svcge 0x00abf43c │ │ │ │ stmialt pc!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} @ │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ - @ instruction: 0xf854f7f9 │ │ │ │ + @ instruction: 0xf85af7f9 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - mcr2 7, 5, pc, cr12, cr10, {7} @ │ │ │ │ - ldmdalt r7!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + mcr2 7, 5, pc, cr14, cr10, {7} @ │ │ │ │ + ldmdalt r8!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf7f9330a │ │ │ │ - stmdbge r6, {r0, r1, r2, r6, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r6, {r0, r2, r3, r6, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fa4630 │ │ │ │ - @ instruction: 0xf7fcff49 │ │ │ │ - stmdage r6, {r1, r3, r5, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7fcff4b │ │ │ │ + stmdage r6, {r0, r1, r3, r5, fp, ip, sp, pc} │ │ │ │ movwcs r4, #1569 @ 0x621 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ - @ instruction: 0xf85af7f9 │ │ │ │ + mcr2 7, 2, pc, cr8, cr8, {7} @ │ │ │ │ @ instruction: 0xf57c02e0 │ │ │ │ - ldcvs 8, cr10, [r3, #-124]! @ 0xffffff84 │ │ │ │ + ldcvs 8, cr10, [r3, #-128]! @ 0xffffff80 │ │ │ │ @ instruction: 0xf8d34630 │ │ │ │ @ instruction: 0xf4122098 │ │ │ │ @ instruction: 0xf43c6f70 │ │ │ │ - ldmdavs fp, {r0, r1, r2, r4, fp, sp, pc}^ │ │ │ │ + ldmdavs fp, {r3, r4, fp, sp, pc}^ │ │ │ │ svcvs 0x0060f413 │ │ │ │ - ldmdage r2, {r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ + ldmdage r3, {r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ stmdbge r6, {r8, r9, sp} │ │ │ │ vcgt.s8 d25, d6, d0 │ │ │ │ - vmvn.i32 q8, #2304 @ 0x00000900 │ │ │ │ + vmlal.s , d0, d1[0] │ │ │ │ @ instruction: 0xf7fa020c │ │ │ │ - @ instruction: 0xf7fcfb55 │ │ │ │ - ldcvs 8, cr11, [r3, #-32]! @ 0xffffffe0 │ │ │ │ + @ instruction: 0xf7fcfb57 │ │ │ │ + ldcvs 8, cr11, [r3, #-36]! @ 0xffffffdc │ │ │ │ @ instruction: 0x2098f8d3 │ │ │ │ svcvs 0x0070f412 │ │ │ │ stmibge fp, {r0, r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf413685b │ │ │ │ @ instruction: 0xf43d6f70 │ │ │ │ @ instruction: 0xf3c4a986 │ │ │ │ ldrmi r4, [r9], r1, lsl #7 │ │ │ │ @ instruction: 0xf43b2b03 │ │ │ │ - shsub8mi sl, r0, r5 │ │ │ │ - mrc2 7, 2, pc, cr8, cr11, {7} │ │ │ │ + shsub8mi sl, r0, r6 │ │ │ │ + mrc2 7, 2, pc, cr10, cr11, {7} │ │ │ │ @ instruction: 0xf43c2800 │ │ │ │ @ instruction: 0x4630a85c │ │ │ │ - @ instruction: 0xf894f016 │ │ │ │ + @ instruction: 0xf88cf016 │ │ │ │ @ instruction: 0xf43c2800 │ │ │ │ vmov.i16 q13, #198 @ 0x00c6 │ │ │ │ strteq r3, [r1], r2, asr #6 │ │ │ │ stmdaeq r3, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ sbcshi pc, fp, #1073741824 @ 0x40000000 │ │ │ │ stmdacs r2, {r4, r5, r7, r8, r9, sl, fp, sp, lr} │ │ │ │ sbcshi pc, r3, #67108864 @ 0x4000000 │ │ │ │ vsub.i8 d2, d1, d0 │ │ │ │ @ instruction: 0xf04182d4 │ │ │ │ @ instruction: 0xf77d819b │ │ │ │ - @ instruction: 0x4605fed5 │ │ │ │ - blx 0x69075c │ │ │ │ + strmi pc, [r5], -r3, asr #28 │ │ │ │ + @ instruction: 0xf984f77d │ │ │ │ vrsubhn.i16 d20, q2, │ │ │ │ vmla.i q8, q2, d2[0] │ │ │ │ - bl 0x1ef974 │ │ │ │ + bl 0x1efa98 │ │ │ │ @ instruction: 0xf7ea0449 │ │ │ │ - vpadd.i8 d31, d0, d9 │ │ │ │ - vsra.s64 , q10, #64 │ │ │ │ - bl 0x112e58 │ │ │ │ + vpmax.s8 , q8, │ │ │ │ + vaddw.s8 , q0, d4 │ │ │ │ + bl 0x112f7c │ │ │ │ strmi r0, [r2], -r4, lsl #3 │ │ │ │ ldrtmi r4, [r8], -fp, lsr #12 │ │ │ │ ldcmi 8, cr15, [r8], {209} @ 0xd1 │ │ │ │ msrvs R12_usr, r6 │ │ │ │ orrscs pc, r6, r0, asr #5 │ │ │ │ strmi r6, [r0, r9, lsl #16]! │ │ │ │ @ instruction: 0x4641463a │ │ │ │ @ instruction: 0xf7d54630 │ │ │ │ - svcvs 0x00b3faa3 │ │ │ │ + svcvs 0x00b3fa71 │ │ │ │ @ instruction: 0xf43c2b00 │ │ │ │ svcne 0x005aa81e │ │ │ │ cmpmi r3, r3, asr r2 │ │ │ │ @ instruction: 0xf7fc67b3 │ │ │ │ - bcs 0x100a1c │ │ │ │ - svcge 0x00a8f43b │ │ │ │ + bcs 0x100b40 │ │ │ │ + svcge 0x00a9f43b │ │ │ │ @ instruction: 0xf413684b │ │ │ │ @ instruction: 0xf43b6f60 │ │ │ │ - vmax.f32 d26, d16, d19 │ │ │ │ - vrsra.s64 , q10, #64 │ │ │ │ - bl 0x1936a8 │ │ │ │ + vmax.f32 d26, d16, d20 │ │ │ │ + vsubw.s8 , q0, d4 │ │ │ │ + bl 0x1937cc │ │ │ │ stmdbge r6, {r7, r9} │ │ │ │ ldrtmi r2, [r0], -r0, lsl #6 │ │ │ │ ldclcs 8, cr15, [r8, #-840] @ 0xfffffcb8 │ │ │ │ - @ instruction: 0xf806f7fb │ │ │ │ - svclt 0x0095f7fb │ │ │ │ + @ instruction: 0xf808f7fb │ │ │ │ + svclt 0x0096f7fb │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf7f8330a │ │ │ │ - @ instruction: 0xf640feef │ │ │ │ - vrshr.s64 q8, , #64 │ │ │ │ + @ instruction: 0xf640fef7 │ │ │ │ + vmlal.s , d16, d1[0] │ │ │ │ movwcs r0, #524 @ 0x20c │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - @ instruction: 0xfff4f7fa │ │ │ │ + @ instruction: 0xfff6f7fa │ │ │ │ @ instruction: 0xf43d2800 │ │ │ │ @ instruction: 0xf7fba9f3 │ │ │ │ stmdbeq r3!, {r2, r3, r5, r6, r7, r8, r9, sl, fp, ip, sp, pc}^ │ │ │ │ vaddw.s8 q9, q8, d0 │ │ │ │ vaddw.u8 q8, q2, d2 │ │ │ │ sbcseq r0, sl, r2, asr #32 │ │ │ │ @ instruction: 0xf0024021 │ │ │ │ stmdaeq r7!, {r3, r9}^ │ │ │ │ - b 0x14a3634 │ │ │ │ + b 0x14a3758 │ │ │ │ vmov.i16 d19, #196 @ 0x00c4 │ │ │ │ @ instruction: 0xf5b13003 │ │ │ │ @ instruction: 0xf0013f00 │ │ │ │ vand q4, q8, │ │ │ │ stmdbcs r0, {r1, r3, r4, r5, r7, r9, sl, pc} │ │ │ │ orrshi pc, r2, r1 │ │ │ │ andcs lr, r6, sp, asr #19 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ strls r2, [r9, #-768] @ 0xfffffd00 │ │ │ │ movwcc lr, #43469 @ 0xa9cd │ │ │ │ movwls r2, #33537 @ 0x8301 │ │ │ │ - blx 0xf10a48 │ │ │ │ + blx 0xf90b6c │ │ │ │ @ instruction: 0xf43e2800 │ │ │ │ @ instruction: 0xf7fbab1b │ │ │ │ andls fp, r9, #776 @ 0x308 │ │ │ │ orrsvc pc, r5, #76546048 @ 0x4900000 │ │ │ │ movweq pc, #25280 @ 0x62c0 @ │ │ │ │ - @ instruction: 0xf644920b │ │ │ │ - vsubl.s8 , d16, d17 │ │ │ │ + vhsub.s8 d25, d5, d11 │ │ │ │ + vmlal.s q8, d0, d1[6] │ │ │ │ @ instruction: 0xf7fa020c │ │ │ │ - @ instruction: 0xf7fbffb9 │ │ │ │ - andls fp, r9, #72, 30 @ 0x120 │ │ │ │ + @ instruction: 0xf7fbffbb │ │ │ │ + andls fp, r9, #292 @ 0x124 │ │ │ │ orrvs pc, r1, #76546048 @ 0x4900000 │ │ │ │ movweq pc, #25280 @ 0x62c0 @ │ │ │ │ - @ instruction: 0xf644920b │ │ │ │ - vrshr.s64 , , #64 │ │ │ │ + vhsub.s8 d25, d5, d11 │ │ │ │ + vmlal.s q8, d16, d1[0] │ │ │ │ @ instruction: 0xf7fa020c │ │ │ │ - @ instruction: 0xf7fbffab │ │ │ │ - andls fp, r9, #58, 30 @ 0xe8 │ │ │ │ + @ instruction: 0xf7fbffad │ │ │ │ + andls fp, r9, #59, 30 @ 0xec │ │ │ │ msreq CPSR_fsc, #-1610612732 @ 0xa0000004 │ │ │ │ movweq pc, #25280 @ 0x62c0 @ │ │ │ │ vhsub.s8 d25, d5, d11 │ │ │ │ - vmov.i32 q8, #256 @ 0x00000100 │ │ │ │ + vmov.i32 d17, #2304 @ 0x00000900 │ │ │ │ @ instruction: 0xf7fa020c │ │ │ │ - @ instruction: 0xf7fbff9d │ │ │ │ - @ instruction: 0xf44fbf2c │ │ │ │ + @ instruction: 0xf7fbff9f │ │ │ │ + @ instruction: 0xf44fbf2d │ │ │ │ vqdmlal.s q11, d17, d0[4] │ │ │ │ addsmi r0, sl, #0, 6 │ │ │ │ - svcge 0x0024f47b │ │ │ │ + svcge 0x0025f47b │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #41728 @ 0xa300 │ │ │ │ @ instruction: 0xf7f8930b │ │ │ │ - stmdbge r6, {r0, r2, r5, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r6, {r0, r3, r5, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fa4630 │ │ │ │ - @ instruction: 0xf7fbfebf │ │ │ │ - qadd16mi fp, r1, r8 │ │ │ │ + @ instruction: 0xf7fbfec1 │ │ │ │ + qadd16mi fp, r1, r9 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwcc lr, #43469 @ 0xa9cd │ │ │ │ - mcr2 7, 1, pc, cr4, cr8, {7} @ │ │ │ │ + mcr2 7, 1, pc, cr14, cr8, {7} @ │ │ │ │ vqdmulh.s d25, d0, d9 │ │ │ │ - vshl.s64 , q10, #0 │ │ │ │ + vabal.s8 , d0, d4 │ │ │ │ stmdbge r6, {r0, r2, r4, r5, r8, sl} │ │ │ │ - bl 0x2243c0 │ │ │ │ + bl 0x2244e4 │ │ │ │ @ instruction: 0xf8d30383 │ │ │ │ movwcs r2, #1632 @ 0x660 │ │ │ │ - @ instruction: 0xff72f7fa │ │ │ │ + @ instruction: 0xff74f7fa │ │ │ │ @ instruction: 0xf43d2800 │ │ │ │ @ instruction: 0xf7fbadfa │ │ │ │ strtmi fp, [r1], -sl, ror #30 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwcc lr, #43469 @ 0xa9cd │ │ │ │ - stc2l 7, cr15, [r6, #-992]! @ 0xfffffc20 │ │ │ │ + ldc2l 7, cr15, [r0, #-992]! @ 0xfffffc20 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ movwls r2, #33538 @ 0x8302 │ │ │ │ - mcr2 7, 4, pc, cr4, cr9, {7} @ │ │ │ │ + mcr2 7, 4, pc, cr6, cr9, {7} @ │ │ │ │ @ instruction: 0xf43d2800 │ │ │ │ @ instruction: 0xf7fbae3b │ │ │ │ qsaxmi fp, r1, r8 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwcc lr, #43469 @ 0xa9cd │ │ │ │ - ldc2l 7, cr15, [r8, #992]! @ 0x3e0 │ │ │ │ + mcr2 7, 0, pc, cr2, cr8, {7} @ │ │ │ │ vqdmulh.s d25, d0, d9 │ │ │ │ - vshl.s64 , q10, #0 │ │ │ │ + vabal.s8 , d0, d4 │ │ │ │ stmdbge r6, {r0, r2, r4, r5, r8, sl} │ │ │ │ - bl 0x224418 │ │ │ │ + bl 0x22453c │ │ │ │ @ instruction: 0xf8d30383 │ │ │ │ movwcs r2, #1792 @ 0x700 │ │ │ │ - @ instruction: 0xff46f7fa │ │ │ │ + @ instruction: 0xff48f7fa │ │ │ │ @ instruction: 0xf43d2800 │ │ │ │ @ instruction: 0xf7fbaf6c │ │ │ │ qasxmi fp, r1, lr │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwcc lr, #43469 @ 0xa9cd │ │ │ │ - mrc2 7, 3, pc, cr4, cr8, {7} │ │ │ │ + mrc2 7, 3, pc, cr12, cr8, {7} │ │ │ │ @ instruction: 0xf8d36d33 │ │ │ │ @ instruction: 0xf4122098 │ │ │ │ @ instruction: 0xf43c6f70 │ │ │ │ ldmdavs fp, {r0, r2, r3, r5, r6, r7, r8, sl, fp, sp, pc}^ │ │ │ │ svcvs 0x0060f413 │ │ │ │ stclge 4, cr15, [r8, #240]! @ 0xf0 │ │ │ │ vqdmulh.s d25, d0, d9 │ │ │ │ - vshl.s64 , q10, #0 │ │ │ │ + vabal.s8 , d0, d4 │ │ │ │ stmdbge r6, {r0, r2, r4, r5, r8, sl} │ │ │ │ - bl 0x224464 │ │ │ │ + bl 0x224588 │ │ │ │ @ instruction: 0xf8d30383 │ │ │ │ @ instruction: 0xf7fb2800 │ │ │ │ - stmdacs r0, {r0, r5, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r5, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ svcge 0x001bf47b │ │ │ │ ldcllt 7, cr15, [sl, #1008] @ 0x3f0 │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ - mrrc2 7, 15, pc, r0, cr8 @ │ │ │ │ + stc2 7, cr15, [r2], #-992 @ 0xfffffc20 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - @ instruction: 0xff06f7fa │ │ │ │ + @ instruction: 0xff08f7fa │ │ │ │ @ instruction: 0xf43e2800 │ │ │ │ @ instruction: 0xf7fbaa71 │ │ │ │ strtmi fp, [r1], -ip, lsl #30 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwcc lr, #43469 @ 0xa9cd │ │ │ │ - mcr2 7, 2, pc, cr2, cr8, {7} @ │ │ │ │ + mcr2 7, 2, pc, cr10, cr8, {7} @ │ │ │ │ @ instruction: 0xf8d36d33 │ │ │ │ @ instruction: 0xf4122098 │ │ │ │ @ instruction: 0xf43d6f70 │ │ │ │ ldmdavs fp, {r0, r2, r3, r4, r5, r6, r8, r9, sl, fp, sp, pc}^ │ │ │ │ svcvs 0x0060f413 │ │ │ │ svcge 0x0078f43d │ │ │ │ vqdmulh.s d25, d0, d9 │ │ │ │ - vshl.s64 , q10, #0 │ │ │ │ + vabal.s8 , d0, d4 │ │ │ │ stmdbge r6, {r0, r2, r4, r5, r8, sl} │ │ │ │ - bl 0x2244c8 │ │ │ │ + bl 0x2245ec │ │ │ │ @ instruction: 0xf8d30383 │ │ │ │ @ instruction: 0xf7fb29d0 │ │ │ │ - stmdacs r0, {r0, r1, r2, r3, r5, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r4, r5, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ mcrge 4, 7, pc, cr9, cr11, {3} @ │ │ │ │ svclt 0x006af7fd │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf7f8330a │ │ │ │ - ldcvs 13, cr15, [r3, #-540]! @ 0xfffffde4 │ │ │ │ + ldcvs 13, cr15, [r3, #-580]! @ 0xfffffdbc │ │ │ │ @ instruction: 0x2098f8d3 │ │ │ │ svcvs 0x0070f412 │ │ │ │ - blge 0xfeccfd2c │ │ │ │ + blge 0xfeccfe50 │ │ │ │ @ instruction: 0xf413685b │ │ │ │ @ instruction: 0xf43d6f60 │ │ │ │ - blls 0x33daec │ │ │ │ - ldrbne pc, [r4, #576]! @ 0x240 @ │ │ │ │ + blls 0x33dc10 │ │ │ │ + strcc pc, [r4, #-576] @ 0xfffffdc0 │ │ │ │ ldreq pc, [r5, #-704]! @ 0xfffffd40 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ orreq lr, r3, #5120 @ 0x1400 │ │ │ │ @ instruction: 0x2630f8d3 │ │ │ │ @ instruction: 0xf7fa2300 │ │ │ │ - stmdacs r0, {r0, r3, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r3, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ mcrge 4, 6, pc, cr3, cr11, {3} @ │ │ │ │ - bllt 0xfe7d0c5c │ │ │ │ + bllt 0xfe7d0d80 │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf7f8330a │ │ │ │ - ldcvs 13, cr15, [r3, #-388]! @ 0xfffffe7c │ │ │ │ + ldcvs 13, cr15, [r3, #-428]! @ 0xfffffe54 │ │ │ │ @ instruction: 0x2098f8d3 │ │ │ │ svcvs 0x0070f412 │ │ │ │ mrcge 4, 3, APSR_nzcv, cr7, cr13, {1} │ │ │ │ @ instruction: 0xf413685b │ │ │ │ @ instruction: 0xf43d6f60 │ │ │ │ - blls 0x33e658 │ │ │ │ - ldrbne pc, [r4, #576]! @ 0x240 @ │ │ │ │ + blls 0x33e77c │ │ │ │ + strcc pc, [r4, #-576] @ 0xfffffdc0 │ │ │ │ ldreq pc, [r5, #-704]! @ 0xfffffd40 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ orreq lr, r3, #5120 @ 0x1400 │ │ │ │ @ instruction: 0x2600f8d3 │ │ │ │ @ instruction: 0xf7fa2300 │ │ │ │ - stmdacs r0, {r0, r1, r5, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r2, r5, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ mrcge 4, 4, APSR_nzcv, cr13, cr11, {3} │ │ │ │ mcrlt 7, 3, pc, cr3, cr13, {7} @ │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ - @ instruction: 0xff0cf7f8 │ │ │ │ + @ instruction: 0xff10f7f8 │ │ │ │ @ instruction: 0xf57b0322 │ │ │ │ - stmdbge r6, {r0, r2, r5, r9, sl, fp, sp, pc} │ │ │ │ + stmdbge r6, {r1, r2, r5, r9, sl, fp, sp, pc} │ │ │ │ @ instruction: 0xf7fa4630 │ │ │ │ - @ instruction: 0xf7fbfc4d │ │ │ │ - strtmi fp, [r1], -r0, lsr #28 │ │ │ │ + @ instruction: 0xf7fbfc4f │ │ │ │ + strtmi fp, [r1], -r1, lsr #28 │ │ │ │ movwls sl, #43014 @ 0xa806 │ │ │ │ @ instruction: 0xf7f8930b │ │ │ │ - msreq CPSR_sxc, #4048 @ 0xfd0 │ │ │ │ - mrcge 5, 0, APSR_nzcv, cr6, cr11, {3} │ │ │ │ + msreq CPSR_sxc, #1, 30 │ │ │ │ + mrcge 5, 0, APSR_nzcv, cr7, cr11, {3} │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - blx 0xffe90cd6 │ │ │ │ - mrclt 7, 0, APSR_nzcv, cr1, cr11, {7} │ │ │ │ + blx 0xfff10dfa │ │ │ │ + mrclt 7, 0, APSR_nzcv, cr2, cr11, {7} │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf7f8330a │ │ │ │ - bls 0x311dec │ │ │ │ - @ instruction: 0x43b4f640 │ │ │ │ + bls 0x311e50 │ │ │ │ + bicpl pc, r4, #64, 12 @ 0x4000000 │ │ │ │ teqpeq r5, #192, 4 @ p-variant is OBSOLETE │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ eorcs pc, r2, r3, asr r8 @ │ │ │ │ subsmi r9, fp, #9216 @ 0x2400 │ │ │ │ @ instruction: 0xf7f99309 │ │ │ │ - stmdacs r0, {r0, r4, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r4, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ stcge 4, cr15, [r0, #244] @ 0xf4 │ │ │ │ mcrlt 7, 3, pc, cr3, cr11, {7} @ │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf7f8330a │ │ │ │ - stmdbge r6, {r0, r1, r2, r3, r4, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r6, {r0, r3, r5, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ movwcs r4, #9776 @ 0x2630 │ │ │ │ @ instruction: 0xf7f99308 │ │ │ │ - stmdacs r0, {r0, r1, r2, r4, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r3, r4, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ mcrge 4, 5, pc, cr6, cr13, {1} @ │ │ │ │ mrclt 7, 2, APSR_nzcv, cr1, cr11, {7} │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ - mcr2 7, 6, pc, cr2, cr8, {7} @ │ │ │ │ + mcr2 7, 6, pc, cr6, cr8, {7} @ │ │ │ │ @ instruction: 0xf57b0323 │ │ │ │ - stmdbge r6, {r0, r1, r3, r4, r6, r7, r8, sl, fp, sp, pc} │ │ │ │ + stmdbge r6, {r2, r3, r4, r6, r7, r8, sl, fp, sp, pc} │ │ │ │ @ instruction: 0xf7fa4630 │ │ │ │ - @ instruction: 0xf7fbfc27 │ │ │ │ - stmdage r6, {r1, r2, r4, r6, r7, r8, sl, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7fbfc29 │ │ │ │ + stmdage r6, {r0, r1, r2, r4, r6, r7, r8, sl, fp, ip, sp, pc} │ │ │ │ stmib sp, {r0, r5, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf7f8330a │ │ │ │ - msreq CPSR_, #2864 @ 0xb30 │ │ │ │ - stclge 5, cr15, [ip, #492] @ 0x1ec │ │ │ │ + msreq CPSR_, #2928 @ 0xb70 │ │ │ │ + stclge 5, cr15, [sp, #492] @ 0x1ec │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - blx 0xff510d6a │ │ │ │ - stcllt 7, cr15, [r7, #1004] @ 0x3ec │ │ │ │ + blx 0xff590e8e │ │ │ │ + stcllt 7, cr15, [r8, #1004] @ 0x3ec │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf7f8330a │ │ │ │ - ldcvs 12, cr15, [r3, #-844]! @ 0xfffffcb4 │ │ │ │ + ldcvs 12, cr15, [r3, #-884]! @ 0xfffffc8c │ │ │ │ @ instruction: 0x2098f8d3 │ │ │ │ svcvs 0x0070f412 │ │ │ │ svcge 0x0052f43b │ │ │ │ @ instruction: 0xf413685b │ │ │ │ @ instruction: 0xf43b6f60 │ │ │ │ - blls 0x33eae0 │ │ │ │ - ldrbne pc, [r4, #576]! @ 0x240 @ │ │ │ │ + blls 0x33ec04 │ │ │ │ + strcc pc, [r4, #-576] @ 0xfffffdc0 │ │ │ │ ldreq pc, [r5, #-704]! @ 0xfffffd40 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ orreq lr, r3, #5120 @ 0x1400 │ │ │ │ ldrbcs pc, [r0, #2259] @ 0x8d3 @ │ │ │ │ @ instruction: 0xf7fa2300 │ │ │ │ - stmdacs r0, {r0, r2, r4, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r2, r4, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ mcrge 4, 0, pc, cr15, cr11, {3} @ │ │ │ │ svclt 0x003ef7fb │ │ │ │ rscvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andeq pc, r0, #268435468 @ 0x1000000c │ │ │ │ @ instruction: 0xf47b4293 │ │ │ │ - @ instruction: 0x4621ad99 │ │ │ │ + @ instruction: 0x4621ad9a │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ - mrc2 7, 3, pc, cr6, cr8, {7} │ │ │ │ + mrc2 7, 3, pc, cr10, cr8, {7} │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - ldc2 7, cr15, [r4, #-1000]! @ 0xfffffc18 │ │ │ │ - stclt 7, cr15, [sp, #1004] @ 0x3ec │ │ │ │ + ldc2 7, cr15, [r6, #-1000]! @ 0xfffffc18 │ │ │ │ + stclt 7, cr15, [lr, #1004] @ 0x3ec │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwcs r9, #773 @ 0x305 │ │ │ │ movwcc lr, #43469 @ 0xa9cd │ │ │ │ - ldc2 7, cr15, [r8], {248} @ 0xf8 │ │ │ │ - blls 0x22e2d4 │ │ │ │ + stc2 7, cr15, [r2], #992 @ 0x3e0 │ │ │ │ + blls 0x22e3f8 │ │ │ │ @ instruction: 0x1098f8d2 │ │ │ │ svcvs 0x0070f411 │ │ │ │ - blge 0xff18ff0c │ │ │ │ + blge 0xff190030 │ │ │ │ @ instruction: 0xf4126852 │ │ │ │ @ instruction: 0xf43d6f60 │ │ │ │ - bls 0x33dd18 │ │ │ │ - ldrbne pc, [r4, #576]! @ 0x240 @ │ │ │ │ + bls 0x33de3c │ │ │ │ + strcc pc, [r4, #-576] @ 0xfffffdc0 │ │ │ │ ldreq pc, [r5, #-704]! @ 0xfffffd40 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ addeq lr, r2, #5120 @ 0x1400 │ │ │ │ strcs pc, [r0, #2258]! @ 0x8d2 │ │ │ │ - ldc2l 7, cr15, [sl, #1000] @ 0x3e8 │ │ │ │ + ldc2l 7, cr15, [ip, #1000] @ 0x3e8 │ │ │ │ @ instruction: 0xf47b2800 │ │ │ │ @ instruction: 0xf7fdadd4 │ │ │ │ strtmi fp, [r1], -pc, lsr #23 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ - blx 0xfee10e36 │ │ │ │ + blx 0xff110f5a │ │ │ │ vpmax.s8 d25, d0, d8 │ │ │ │ - vrsra.s64 , q10, #64 │ │ │ │ + vsubw.s8 , q0, d4 │ │ │ │ @ instruction: 0x46300335 │ │ │ │ stmdbge r6, {r1, r2, r5, r9, sl} │ │ │ │ orreq lr, r2, #3072 @ 0xc00 │ │ │ │ @ instruction: 0xf8d3bf54 │ │ │ │ @ instruction: 0xf8d32ae0 │ │ │ │ @ instruction: 0xf7f92af0 │ │ │ │ - @ instruction: 0xf7fbfc41 │ │ │ │ - strtmi fp, [r1], -ip, asr #26 │ │ │ │ + @ instruction: 0xf7fbfc43 │ │ │ │ + strtmi fp, [r1], -sp, asr #26 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwcc lr, #43469 @ 0xa9cd │ │ │ │ - stc2l 7, cr15, [lr], #992 @ 0x3e0 │ │ │ │ + ldc2l 7, cr15, [r6], #992 @ 0x3e0 │ │ │ │ @ instruction: 0xf8d36d33 │ │ │ │ @ instruction: 0xf4122098 │ │ │ │ @ instruction: 0xf43d6f70 │ │ │ │ ldmdavs fp, {r1, r2, sl, fp, sp, pc}^ │ │ │ │ svcvs 0x0060f413 │ │ │ │ stcge 4, cr15, [r1], {61} @ 0x3d │ │ │ │ vqdmulh.s d25, d0, d9 │ │ │ │ - vshl.s64 , q10, #0 │ │ │ │ + vabal.s8 , d0, d4 │ │ │ │ stmdbge r6, {r0, r2, r4, r5, r8, sl} │ │ │ │ - bl 0x224770 │ │ │ │ + bl 0x224894 │ │ │ │ @ instruction: 0xf8d30383 │ │ │ │ @ instruction: 0xf7fb2a30 │ │ │ │ - stmdacs r0, {r0, r1, r3, r4, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r2, r3, r4, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ ldcge 4, cr15, [r5, #492] @ 0x1ec │ │ │ │ - bllt 0xffdd0eb8 │ │ │ │ + bllt 0xffdd0fdc │ │ │ │ svcne 0x0040f5b3 │ │ │ │ strbhi pc, [r5], -r0 @ │ │ │ │ @ instruction: 0xf57b00e5 │ │ │ │ - @ instruction: 0x4621ad1f │ │ │ │ + strtmi sl, [r1], -r0, lsr #26 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ - blx 0xff110ec2 │ │ │ │ + blx 0xff310fe6 │ │ │ │ vpmax.s8 d25, d0, d8 │ │ │ │ - vrsra.s64 , q10, #64 │ │ │ │ + vsubw.s8 , q0, d4 │ │ │ │ stmdbge r6, {r0, r2, r4, r5, r8, r9} │ │ │ │ - bl 0x1a47b0 │ │ │ │ + bl 0x1a48d4 │ │ │ │ @ instruction: 0xf8d30382 │ │ │ │ @ instruction: 0xf7f929c0 │ │ │ │ - @ instruction: 0xf7fbfd21 │ │ │ │ - strtmi fp, [r1], -sl, lsl #26 │ │ │ │ + @ instruction: 0xf7fbfd23 │ │ │ │ + strtmi fp, [r1], -fp, lsl #26 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ - stc2l 7, cr15, [r6, #992]! @ 0x3e0 │ │ │ │ + stc2l 7, cr15, [sl, #992]! @ 0x3e0 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - stc2 7, cr15, [r4], {250} @ 0xfa │ │ │ │ - ldcllt 7, cr15, [sp], #1004 @ 0x3ec │ │ │ │ - cdp2 1, 5, cr15, cr10, cr6, {7} │ │ │ │ + stc2 7, cr15, [r6], {250} @ 0xfa │ │ │ │ + ldcllt 7, cr15, [lr], #1004 @ 0x3ec │ │ │ │ + cdp2 1, 4, cr15, cr8, cr6, {7} │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #41728 @ 0xa300 │ │ │ │ @ instruction: 0xf7f8930b │ │ │ │ - stmdbge r6, {r0, r1, r3, r5, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r6, {r0, r4, r5, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fa4630 │ │ │ │ - @ instruction: 0xf7fbfc2d │ │ │ │ - strtmi fp, [r1], -lr, ror #25 │ │ │ │ + @ instruction: 0xf7fbfc2f │ │ │ │ + strtmi fp, [r1], -pc, ror #25 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ - stc2 7, cr15, [lr, #992]! @ 0x3e0 │ │ │ │ + ldc2 7, cr15, [r2, #992]! @ 0x3e0 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - blx 0xfe790f36 │ │ │ │ - stcllt 7, cr15, [r1], #1004 @ 0x3ec │ │ │ │ + blx 0xfe81105a │ │ │ │ + stcllt 7, cr15, [r2], #1004 @ 0x3ec │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #41728 @ 0xa300 │ │ │ │ @ instruction: 0xf7f8930b │ │ │ │ - stmdbge r6, {r0, r2, r3, r4, r5, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r6, {r0, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fa4630 │ │ │ │ - @ instruction: 0xf7fbfbb1 │ │ │ │ - @ instruction: 0x4621bcd4 │ │ │ │ + @ instruction: 0xf7fbfbb3 │ │ │ │ + @ instruction: 0x4621bcd5 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ - stc2 7, cr15, [r2, #-992]! @ 0xfffffc20 │ │ │ │ + stc2 7, cr15, [r8, #-992]! @ 0xfffffc20 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - blx 0xffa90f6a │ │ │ │ - stcllt 7, cr15, [r7], {251} @ 0xfb │ │ │ │ + blx 0xffb1108e │ │ │ │ + stcllt 7, cr15, [r8], {251} @ 0xfb │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #41728 @ 0xa300 │ │ │ │ @ instruction: 0xf7f8930b │ │ │ │ - stmdbge r6, {r0, r1, r2, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r6, {r0, r1, r3, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fa4630 │ │ │ │ - @ instruction: 0xf7fbfb97 │ │ │ │ - @ instruction: 0x4621bcba │ │ │ │ + @ instruction: 0xf7fbfb99 │ │ │ │ + @ instruction: 0x4621bcbb │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwcc lr, #43469 @ 0xa9cd │ │ │ │ - blx 0x1f90f8c │ │ │ │ + blx 0x14110b0 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ movwls r2, #37634 @ 0x9302 │ │ │ │ - ldc2 7, cr15, [r8, #1000]! @ 0x3e8 │ │ │ │ + ldc2 7, cr15, [sl, #1000]! @ 0x3e8 │ │ │ │ @ instruction: 0xf47b2800 │ │ │ │ movwcs sl, #11542 @ 0x2d16 │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ strcc lr, [r9, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf7f8950b │ │ │ │ - blls 0x3126bc │ │ │ │ - ldrbne pc, [r4, #576]! @ 0x240 @ │ │ │ │ + blls 0x3127f0 │ │ │ │ + strcc pc, [r4, #-576] @ 0xfffffdc0 │ │ │ │ ldreq pc, [r5, #-704]! @ 0xfffffd40 │ │ │ │ orreq lr, r3, #5120 @ 0x1400 │ │ │ │ ssatcs pc, #17, r3, asr #17 @ │ │ │ │ stmdbge r6, {r8, r9, sp} │ │ │ │ @ instruction: 0xf7f94630 │ │ │ │ - stmdacs r0, {r0, r1, r2, r5, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ - blge 0xfe5100e0 │ │ │ │ + stmdacs r0, {r0, r3, r5, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + blge 0xfe510204 │ │ │ │ ldcllt 7, cr15, [fp], #1004 @ 0x3ec │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #41728 @ 0xa300 │ │ │ │ @ instruction: 0xf7f8930b │ │ │ │ - stmdbge r6, {r0, r1, r2, r3, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r6, {r0, r1, r4, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fa4630 │ │ │ │ - @ instruction: 0xf7fbfc09 │ │ │ │ - strtmi fp, [r1], -r2, lsl #25 │ │ │ │ + @ instruction: 0xf7fbfc0b │ │ │ │ + strtmi fp, [r1], -r3, lsl #25 │ │ │ │ stmib sp, {r1, r2, fp, sp, pc}^ │ │ │ │ @ instruction: 0xf7f8330a │ │ │ │ - stmdbge r6, {r0, r1, r4, r5, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r6, {r0, r3, r4, r5, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fa4630 │ │ │ │ - @ instruction: 0xf7fbfb95 │ │ │ │ - @ instruction: 0x4621bc76 │ │ │ │ + @ instruction: 0xf7fbfb97 │ │ │ │ + @ instruction: 0x4621bc77 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ - stc2l 7, cr15, [r4], {248} @ 0xf8 │ │ │ │ + stc2l 7, cr15, [sl], {248} @ 0xf8 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - blx 0xfeb11026 │ │ │ │ - stcllt 7, cr15, [r9], #-1004 @ 0xfffffc14 │ │ │ │ + blx 0xfeb9114a │ │ │ │ + stcllt 7, cr15, [sl], #-1004 @ 0xfffffc14 │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ - ldc2 7, cr15, [r8], #992 @ 0x3e0 │ │ │ │ + ldc2 7, cr15, [lr], #992 @ 0x3e0 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - blx 0xff59103c │ │ │ │ - mrrclt 7, 15, pc, sp, cr11 @ │ │ │ │ + blx 0xff611160 │ │ │ │ + mrrclt 7, 15, pc, lr, cr11 @ │ │ │ │ vaddl.s8 q9, d16, d0 │ │ │ │ addmi r0, r2, #2 │ │ │ │ ldmge r1, {r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ smlabtcc r6, sp, r9, lr │ │ │ │ stmdbge r6, {r4, r5, r9, sl, lr} │ │ │ │ strls r2, [r9, #-768] @ 0xfffffd00 │ │ │ │ movwcc lr, #43469 @ 0xa9cd │ │ │ │ movwls r2, #33538 @ 0x8302 │ │ │ │ - @ instruction: 0xff60f7fa │ │ │ │ + @ instruction: 0xff62f7fa │ │ │ │ @ instruction: 0xf43c2800 │ │ │ │ @ instruction: 0xf7fba882 │ │ │ │ @ instruction: 0x4621bcb2 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ - stc2 7, cr15, [r2, #-992]! @ 0xfffffc20 │ │ │ │ + stc2 7, cr15, [r6, #-992]! @ 0xfffffc20 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - blx 0xffd91084 │ │ │ │ - ldclt 7, cr15, [r9], #-1004 @ 0xfffffc14 │ │ │ │ + blx 0xffe111a8 │ │ │ │ + ldclt 7, cr15, [sl], #-1004 @ 0xfffffc14 │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ andls r9, fp, #-1610612736 @ 0xa0000000 │ │ │ │ - stc2l 7, cr15, [sl], #-992 @ 0xfffffc20 │ │ │ │ + ldc2l 7, cr15, [r0], #-992 @ 0xfffffc20 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - blx 0xfe99109c │ │ │ │ - stclt 7, cr15, [sp], #-1004 @ 0xfffffc14 │ │ │ │ + blx 0xfea111c0 │ │ │ │ + stclt 7, cr15, [lr], #-1004 @ 0xfffffc14 │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf7f8330a │ │ │ │ - stmdbge r6, {r0, r2, r3, r5, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r6, {r0, r1, r2, r3, r4, r5, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ movwcs r4, #9776 @ 0x2630 │ │ │ │ @ instruction: 0xf7fa9309 │ │ │ │ - stmdacs r0, {r0, r3, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r3, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ stcge 4, cr15, [r9], {123} @ 0x7b │ │ │ │ strtmi r2, [r1], -r2, lsl #6 │ │ │ │ stmib sp, {r1, r2, fp, sp, pc}^ │ │ │ │ strls r3, [fp, #-1289] @ 0xfffffaf7 │ │ │ │ - stc2 7, cr15, [lr, #-992]! @ 0xfffffc20 │ │ │ │ + ldc2 7, cr15, [r2, #-992]! @ 0xfffffc20 │ │ │ │ vqdmulh.s d25, d0, d8 │ │ │ │ - vshl.s64 , q10, #0 │ │ │ │ - bl 0x2145c8 │ │ │ │ + vabal.s8 , d0, d4 │ │ │ │ + bl 0x2146ec │ │ │ │ @ instruction: 0xf8d30383 │ │ │ │ movwcs r2, #1872 @ 0x750 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - ldc2 7, cr15, [sl, #-996] @ 0xfffffc1c │ │ │ │ + ldc2 7, cr15, [ip, #-996] @ 0xfffffc1c │ │ │ │ @ instruction: 0xf43d2800 │ │ │ │ @ instruction: 0xf7fbac7f │ │ │ │ strtmi fp, [r1], -lr, ror #24 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ stmib sp, {r0, r1, r3, r8, sl, ip, pc}^ │ │ │ │ @ instruction: 0xf7f83309 │ │ │ │ - vpmin.s8 d31, d16, d31 │ │ │ │ - vbic.i32 , #1024 @ 0x00000400 │ │ │ │ - bls 0x2d3dfc │ │ │ │ + vpmax.s8 , q8, │ │ │ │ + vsubw.s8 q10, q8, d4 │ │ │ │ + bls 0x2d3f20 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ eorcs pc, r2, r3, asr r8 @ │ │ │ │ - ldc2 7, cr15, [lr, #1000]! @ 0x3e8 │ │ │ │ + stc2l 7, cr15, [r0, #1000] @ 0x3e8 │ │ │ │ @ instruction: 0xf47b2800 │ │ │ │ vfma.f32 q13, q0, q4 │ │ │ │ - vshl.s64 , q10, #0 │ │ │ │ + vabal.s8 , d0, d4 │ │ │ │ @ instruction: 0xf7ff0535 │ │ │ │ stmdage r6, {r0, r1, r4, r5, r6, fp, ip, sp, pc} │ │ │ │ movwls r4, #42529 @ 0xa621 │ │ │ │ @ instruction: 0xf7f8930b │ │ │ │ - msreq CPSR_, #13568 @ 0x3500 │ │ │ │ - blge 0xff810744 │ │ │ │ + msreq CPSR_, #15104 @ 0x3b00 │ │ │ │ + blge 0xff850868 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - @ instruction: 0xf97cf7fa │ │ │ │ - bllt 0xff6d1150 │ │ │ │ + @ instruction: 0xf97ef7fa │ │ │ │ + bllt 0xff711274 │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf7f8330a │ │ │ │ - stmdbge r6, {r0, r1, r2, r3, r4, r5, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r6, {r0, r3, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ movwcs r4, #9776 @ 0x2630 │ │ │ │ @ instruction: 0xf7f99308 │ │ │ │ - stmdacs r0, {r0, r2, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ - blge 0x1350278 │ │ │ │ + stmdacs r0, {r0, r1, r2, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + blge 0x135039c │ │ │ │ ldclt 7, cr15, [r1], #-1004 @ 0xfffffc14 │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #41728 @ 0xa300 │ │ │ │ @ instruction: 0xf7f8930b │ │ │ │ - stmdbge r6, {r0, r2, r4, r5, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r6, {r0, r1, r3, r4, r5, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7f94630 │ │ │ │ - @ instruction: 0xf7fbffbd │ │ │ │ - @ instruction: 0x4621bbb8 │ │ │ │ + @ instruction: 0xf7fbffbf │ │ │ │ + @ instruction: 0x4621bbb9 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ - blx 0xffb11192 │ │ │ │ + blx 0xffc912b6 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - @ instruction: 0xff90f7f9 │ │ │ │ - bllt 0xfebd11a8 │ │ │ │ + @ instruction: 0xff92f7f9 │ │ │ │ + bllt 0xfec112cc │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #41728 @ 0xa300 │ │ │ │ @ instruction: 0xf7f8930b │ │ │ │ - stmdbge r6, {r0, r1, r3, r4, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r6, {r0, r5, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7f94630 │ │ │ │ - @ instruction: 0xf7fbffe3 │ │ │ │ - @ instruction: 0x4621bb9e │ │ │ │ + @ instruction: 0xf7fbffe5 │ │ │ │ + @ instruction: 0x4621bb9f │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ - blx 0xff4911c6 │ │ │ │ + blx 0xff6112ea │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - @ instruction: 0xffb6f7f9 │ │ │ │ - bllt 0xfe5511dc │ │ │ │ + @ instruction: 0xffb8f7f9 │ │ │ │ + bllt 0xfe591300 │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ - blx 0xff9111de │ │ │ │ + blx 0xffa91302 │ │ │ │ @ instruction: 0xf57b0323 │ │ │ │ - stmdbge r6, {r0, r1, r2, r7, r8, r9, fp, sp, pc} │ │ │ │ + stmdbge r6, {r3, r7, r8, r9, fp, sp, pc} │ │ │ │ @ instruction: 0xf7f94630 │ │ │ │ - @ instruction: 0xf7fbff67 │ │ │ │ - stmdage r6, {r1, r7, r8, r9, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7fbff69 │ │ │ │ + stmdage r6, {r0, r1, r7, r8, r9, fp, ip, sp, pc} │ │ │ │ movwls r4, #42529 @ 0xa621 │ │ │ │ @ instruction: 0xf7f8930b │ │ │ │ - msreq CPSR_, #214016 @ 0x34400 │ │ │ │ - blge 0x1f1080c │ │ │ │ + msreq CPSR_, #220160 @ 0x35c00 │ │ │ │ + blge 0x1f50930 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - @ instruction: 0xffd8f7f9 │ │ │ │ - bllt 0x1dd1218 │ │ │ │ + @ instruction: 0xffdaf7f9 │ │ │ │ + bllt 0x1e1133c │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #41728 @ 0xa300 │ │ │ │ @ instruction: 0xf7f8930b │ │ │ │ - stmdbge r6, {r0, r1, r5, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r6, {r0, r3, r5, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7f94630 │ │ │ │ - @ instruction: 0xf7fbffeb │ │ │ │ - strtmi fp, [r1], -r6, ror #22 │ │ │ │ + @ instruction: 0xf7fbffed │ │ │ │ + strtmi fp, [r1], -r7, ror #22 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ - blx 0xfe691236 │ │ │ │ + blx 0xfe81135a │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - @ instruction: 0xffbef7f9 │ │ │ │ - bllt 0x175124c │ │ │ │ + @ instruction: 0xffc0f7f9 │ │ │ │ + bllt 0x1791370 │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf7f8330a │ │ │ │ - stmdbge r6, {r0, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r6, {r0, r1, r3, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ movwcs r4, #9776 @ 0x2630 │ │ │ │ @ instruction: 0xf7f99308 │ │ │ │ - stmdacs r0, {r0, r2, r3, r5, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ - bge 0xff3d0374 │ │ │ │ - bllt 0xfedd1270 │ │ │ │ + stmdacs r0, {r0, r1, r2, r3, r5, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + bge 0xff3d0498 │ │ │ │ + bllt 0xfedd1394 │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf7f8330a │ │ │ │ - blls 0x352160 │ │ │ │ + blls 0x35229c │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ @ instruction: 0xf7fa9305 │ │ │ │ - blls 0x2517a4 │ │ │ │ + blls 0x2518d0 │ │ │ │ @ instruction: 0xf43d2800 │ │ │ │ @ instruction: 0xf7fbab9b │ │ │ │ @ instruction: 0xf640bba0 │ │ │ │ - vrshr.s64 q8, , #64 │ │ │ │ + vmlal.s , d16, d1[0] │ │ │ │ movwcs r0, #524 @ 0x20c │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - blx 0xfe7912a6 │ │ │ │ + blx 0xfe8113ca │ │ │ │ @ instruction: 0xf43e2800 │ │ │ │ @ instruction: 0xf7fbacd5 │ │ │ │ @ instruction: 0x4621bb92 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwcc lr, #43469 @ 0xa9cd │ │ │ │ - @ instruction: 0xf98ef7f8 │ │ │ │ + @ instruction: 0xf998f7f8 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ movwls r2, #33538 @ 0x8302 │ │ │ │ - blx 0xff9112c4 │ │ │ │ + blx 0xff9913e8 │ │ │ │ @ instruction: 0xf43d2800 │ │ │ │ @ instruction: 0xf7fbabd5 │ │ │ │ strtmi fp, [r1], -r0, lsl #23 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwcc lr, #43469 @ 0xa9cd │ │ │ │ - @ instruction: 0xf97cf7f8 │ │ │ │ + @ instruction: 0xf986f7f8 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ movwls r2, #33538 @ 0x8302 │ │ │ │ - blx 0xfe1112e8 │ │ │ │ + blx 0xfe19140c │ │ │ │ @ instruction: 0xf43d2800 │ │ │ │ @ instruction: 0xf7fbaa51 │ │ │ │ @ instruction: 0xf404bb6e │ │ │ │ @ instruction: 0xf5b31340 │ │ │ │ @ instruction: 0xf0001f40 │ │ │ │ strtmi r8, [r1], -sl, lsr #11 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ - @ instruction: 0xf94af7f8 │ │ │ │ + @ instruction: 0xf956f7f8 │ │ │ │ vpmax.s8 d25, d0, d8 │ │ │ │ - vrsra.s64 , q10, #64 │ │ │ │ + vsubw.s8 , q0, d4 │ │ │ │ stmdbge r6, {r0, r2, r4, r5, r8, r9} │ │ │ │ - bl 0x1a4bf8 │ │ │ │ + bl 0x1a4d1c │ │ │ │ @ instruction: 0xf8d30382 │ │ │ │ @ instruction: 0xf7f92ab0 │ │ │ │ - @ instruction: 0xf7fbf9db │ │ │ │ - strtmi fp, [r1], -r6, ror #21 │ │ │ │ + @ instruction: 0xf7fbf9dd │ │ │ │ + strtmi fp, [r1], -r7, ror #21 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ - blx 0x691336 │ │ │ │ + blx 0x81145a │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - @ instruction: 0xffdef7f9 │ │ │ │ - blt 0xff75134c │ │ │ │ + @ instruction: 0xffe0f7f9 │ │ │ │ + blt 0xff791470 │ │ │ │ vmlal.u8 q8, d20, d19 │ │ │ │ @ instruction: 0xf0030242 │ │ │ │ vsubw.u8 q8, q2, d8 │ │ │ │ tstmi r3, #-1073741824 @ 0xc0000000 │ │ │ │ vrsubhn.i16 d16, q2, q8 │ │ │ │ @ instruction: 0xf1004281 │ │ │ │ stmib sp, {r2, r6, r9, pc}^ │ │ │ │ movwcs r3, #262 @ 0x106 │ │ │ │ stmdbge r6, {r1, r3, r8, r9, ip, pc} │ │ │ │ vcgt.s8 d25, d0, d11 │ │ │ │ - vrsra.s64 , q10, #64 │ │ │ │ + vsubw.s8 , q0, d4 │ │ │ │ andls r0, r8, #-738197504 @ 0xd4000000 │ │ │ │ orreq lr, r2, #3072 @ 0xc00 │ │ │ │ strls r4, [r9, #-1584] @ 0xfffff9d0 │ │ │ │ mrrccs 8, 13, pc, r0, cr3 @ │ │ │ │ - ldc2l 7, cr15, [ip], #1000 @ 0x3e8 │ │ │ │ + ldc2l 7, cr15, [lr], #1000 @ 0x3e8 │ │ │ │ @ instruction: 0xf43d2800 │ │ │ │ @ instruction: 0xf7fbae7f │ │ │ │ @ instruction: 0xf5b3bb20 │ │ │ │ @ instruction: 0xf0001f40 │ │ │ │ strtmi r8, [r1], -ip, ror #9 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ - @ instruction: 0xf8fef7f8 │ │ │ │ + @ instruction: 0xf90af7f8 │ │ │ │ vpmax.s8 d25, d0, d8 │ │ │ │ - vrsra.s64 , q10, #64 │ │ │ │ + vsubw.s8 , q0, d4 │ │ │ │ stmdbge r6, {r0, r2, r4, r5, r8, r9} │ │ │ │ - bl 0x1a4c90 │ │ │ │ + bl 0x1a4db4 │ │ │ │ @ instruction: 0xf8d30382 │ │ │ │ @ instruction: 0xf7f92b50 │ │ │ │ - @ instruction: 0xf7fbf98f │ │ │ │ - @ instruction: 0x4621ba9a │ │ │ │ + @ instruction: 0xf7fbf991 │ │ │ │ + @ instruction: 0x4621ba9b │ │ │ │ movwls sl, #43014 @ 0xa806 │ │ │ │ @ instruction: 0xf7f8930b │ │ │ │ - msreq CPSR_c, #954368 @ 0xe9000 │ │ │ │ - bge 0xfe5109dc │ │ │ │ + msreq CPSR_c, #978944 @ 0xef000 │ │ │ │ + bge 0xfe550b00 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - @ instruction: 0xff70f7f9 │ │ │ │ - blt 0xfe3d13e8 │ │ │ │ + @ instruction: 0xff72f7f9 │ │ │ │ + blt 0xfe41150c │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ - blx 0xff7913e8 │ │ │ │ + blx 0xff91150c │ │ │ │ @ instruction: 0xf57b0325 │ │ │ │ - stmdbge r6, {r0, r7, r9, fp, sp, pc} │ │ │ │ + stmdbge r6, {r1, r7, r9, fp, sp, pc} │ │ │ │ @ instruction: 0xf7f94630 │ │ │ │ - @ instruction: 0xf7fbfea1 │ │ │ │ - @ instruction: 0x4621ba7c │ │ │ │ + @ instruction: 0xf7fbfea3 │ │ │ │ + @ instruction: 0x4621ba7d │ │ │ │ movwls sl, #43014 @ 0xa806 │ │ │ │ @ instruction: 0xf7f8930b │ │ │ │ - msreq CPSR_xc, #831488 @ 0xcb000 │ │ │ │ - bge 0x1d90a18 │ │ │ │ + msreq CPSR_xc, #856064 @ 0xd1000 │ │ │ │ + bge 0x1dd0b3c │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - @ instruction: 0xff92f7f9 │ │ │ │ - blt 0x1c51424 │ │ │ │ + @ instruction: 0xff94f7f9 │ │ │ │ + blt 0x1c91548 │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #41728 @ 0xa300 │ │ │ │ @ instruction: 0xf7f8930b │ │ │ │ - stmdbge r6, {r0, r2, r3, r4, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r6, {r0, r1, r5, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7f94630 │ │ │ │ - @ instruction: 0xf7fbffa5 │ │ │ │ - strtmi fp, [r1], -r0, ror #20 │ │ │ │ + @ instruction: 0xf7fbffa7 │ │ │ │ + strtmi fp, [r1], -r1, ror #20 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ - blx 0xfe511440 │ │ │ │ + blx 0xfe691564 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - @ instruction: 0xff78f7f9 │ │ │ │ - blt 0x15d1458 │ │ │ │ + @ instruction: 0xff7af7f9 │ │ │ │ + blt 0x161157c │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwcs r9, #773 @ 0x305 │ │ │ │ stmib sp, {r0, r1, r3, r8, sl, ip, pc}^ │ │ │ │ @ instruction: 0xf7f83309 │ │ │ │ - fldmdbxvs r2!, {d15-d50} @ Deprecated │ │ │ │ + fldmdbxvs r2!, {d15-d52} @ Deprecated │ │ │ │ @ instruction: 0xf8d24630 │ │ │ │ @ instruction: 0xf4111098 │ │ │ │ @ instruction: 0xf43d6f70 │ │ │ │ ldmdavs r2, {r1, r2, r5, r7, r9, fp, sp, pc}^ │ │ │ │ svcvs 0x0060f412 │ │ │ │ - bge 0xfe95058c │ │ │ │ - sbcscc pc, r1, #74448896 @ 0x4700000 │ │ │ │ + bge 0xfe9506b0 │ │ │ │ + addsmi pc, r9, #74448896 @ 0x4700000 │ │ │ │ andeq pc, ip, #192, 4 │ │ │ │ stmdbge r6, {r0, r2, r8, r9, fp, ip, pc} │ │ │ │ - blx 0x131148e │ │ │ │ + blx 0x13915b2 │ │ │ │ @ instruction: 0xf47b2800 │ │ │ │ @ instruction: 0xf7fdaa9e │ │ │ │ @ instruction: 0x4621ba94 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwcc lr, #43469 @ 0xa9cd │ │ │ │ - blx 0xfef114a0 │ │ │ │ + blx 0xff0915c4 │ │ │ │ strtmi lr, [r1], -r7, ror #13 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwcc lr, #43469 @ 0xa9cd │ │ │ │ - blx 0xfe6114b0 │ │ │ │ + blx 0xfe7915d4 │ │ │ │ stmdbge r6, {r0, r3, r8, r9, fp, ip, pc} │ │ │ │ movwls r4, #22064 @ 0x5630 │ │ │ │ - @ instruction: 0xfffef7f9 │ │ │ │ + @ instruction: 0xf800f7fa │ │ │ │ stmdacs r0, {r0, r2, r8, r9, fp, ip, pc} │ │ │ │ stmdbge r0, {r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ - blt 0xfe1514d4 │ │ │ │ + blt 0xfe1515f8 │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf7f8330a │ │ │ │ - @ instruction: 0xe7ebfa9d │ │ │ │ + strb pc, [fp, r3, lsr #21]! @ │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #41728 @ 0xa300 │ │ │ │ @ instruction: 0xf7f8930b │ │ │ │ - stmdbge r6, {r0, r2, r3, r4, r5, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r6, {r0, r1, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7f94630 │ │ │ │ - @ instruction: 0xf7fbfec5 │ │ │ │ - strtmi fp, [r1], -r0, lsl #20 │ │ │ │ + @ instruction: 0xf7fbfec7 │ │ │ │ + strtmi fp, [r1], -r1, lsl #20 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwcc lr, #43469 @ 0xa9cd │ │ │ │ - blx 0xd11500 │ │ │ │ + blx 0xe91624 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - mrc2 7, 4, pc, cr8, cr9, {7} │ │ │ │ - ldmiblt r3!, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + mrc2 7, 4, pc, cr10, cr9, {7} │ │ │ │ + ldmiblt r4!, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf7f7330a │ │ │ │ - stmdbge r6, {r0, r1, r4, r5, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r6, {r0, r2, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ movwcs r4, #5680 @ 0x1630 │ │ │ │ @ instruction: 0xf7fa9309 │ │ │ │ - stmdacs r0, {r0, r4, r5, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ - bge 0x14d0738 │ │ │ │ - ldrbne pc, [r4, #576]! @ 0x240 @ │ │ │ │ + stmdacs r0, {r0, r1, r4, r5, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ + bge 0x14d085c │ │ │ │ + strcc pc, [r4, #-576] @ 0xfffffdc0 │ │ │ │ ldreq pc, [r5, #-704]! @ 0xfffffd40 │ │ │ │ svclt 0x008af7fe │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwcs r9, #773 @ 0x305 │ │ │ │ stmib sp, {r0, r1, r3, r8, sl, ip, pc}^ │ │ │ │ @ instruction: 0xf7f83309 │ │ │ │ - vldmdbvs r2!, {s30-s240} │ │ │ │ + vldmdbvs r2!, {s30-s244} │ │ │ │ @ instruction: 0xf8d24630 │ │ │ │ @ instruction: 0xf4111098 │ │ │ │ @ instruction: 0xf43c6f70 │ │ │ │ ldmdavs r2, {r2, r4, r5, r7, fp, sp, pc}^ │ │ │ │ svcvs 0x0060f412 │ │ │ │ stmiage pc!, {r2, r3, r4, r5, sl, ip, sp, lr, pc} @ │ │ │ │ - addvc pc, sp, #1879048196 @ 0x70000004 │ │ │ │ + subseq pc, r5, #74448896 @ 0x4700000 │ │ │ │ andeq pc, ip, #192, 4 │ │ │ │ stmdbge r6, {r0, r2, r8, r9, fp, ip, pc} │ │ │ │ - blx 0xff591578 │ │ │ │ + blx 0xff61169c │ │ │ │ @ instruction: 0xf47b2800 │ │ │ │ @ instruction: 0xf7fcaa28 │ │ │ │ strtmi fp, [r1], -r2, lsr #17 │ │ │ │ movwls sl, #43014 @ 0xa806 │ │ │ │ @ instruction: 0xf7f8930b │ │ │ │ - msreq CPSR_x, #36864 @ 0x9000 │ │ │ │ - ldmibge r0!, {r0, r1, r3, r4, r5, r6, r8, sl, ip, sp, lr, pc} │ │ │ │ + msreq CPSR_x, #61440 @ 0xf000 │ │ │ │ + ldmibge r1!, {r0, r1, r3, r4, r5, r6, r8, sl, ip, sp, lr, pc} │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - mrc2 7, 2, pc, cr0, cr9, {7} │ │ │ │ - stmiblt fp!, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + mrc2 7, 2, pc, cr2, cr9, {7} │ │ │ │ + stmiblt ip!, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ strls r2, [fp, #-768] @ 0xfffffd00 │ │ │ │ movwcc lr, #39373 @ 0x99cd │ │ │ │ - @ instruction: 0xf868f7f8 │ │ │ │ - msrcc SPSR_s, #64, 4 │ │ │ │ + @ instruction: 0xf872f7f8 │ │ │ │ + cmnpmi r4, #64, 4 @ p-variant is OBSOLETE │ │ │ │ teqpeq r5, #192, 4 @ p-variant is OBSOLETE │ │ │ │ stclt 7, cr15, [r9, #1016] @ 0x3f8 │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ strls r2, [fp, #-768] @ 0xfffffd00 │ │ │ │ movwcc lr, #39373 @ 0x99cd │ │ │ │ - @ instruction: 0xf85af7f8 │ │ │ │ - movtcc pc, #16960 @ 0x4240 @ │ │ │ │ + @ instruction: 0xf864f7f8 │ │ │ │ + cmppmi r4, #64, 4 @ p-variant is OBSOLETE │ │ │ │ teqpeq r5, #192, 4 @ p-variant is OBSOLETE │ │ │ │ ldcllt 7, cr15, [fp, #-1016]! @ 0xfffffc08 │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #41728 @ 0xa300 │ │ │ │ @ instruction: 0xf7f8930b │ │ │ │ - stmdbge r6, {r0, r1, r2, r3, r4, r5, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r6, {r0, r2, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7f94630 │ │ │ │ - @ instruction: 0xf7fbfe67 │ │ │ │ - strtmi fp, [r1], -r2, lsl #19 │ │ │ │ + @ instruction: 0xf7fbfe69 │ │ │ │ + strtmi fp, [r1], -r3, lsl #19 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwcc lr, #43469 @ 0xa9cd │ │ │ │ - @ instruction: 0xff42f7f7 │ │ │ │ + @ instruction: 0xff14f7f7 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ movwls r2, #37633 @ 0x9301 │ │ │ │ - blx 0xfe891610 │ │ │ │ + blx 0xfe911734 │ │ │ │ @ instruction: 0xf47b2800 │ │ │ │ vmul.i8 q13, q8, q7 │ │ │ │ - vshl.s64 , q10, #0 │ │ │ │ + vabal.s8 , d0, d4 │ │ │ │ @ instruction: 0xf7fe0535 │ │ │ │ @ instruction: 0xf5b3be40 │ │ │ │ @ instruction: 0xf0001f40 │ │ │ │ @ instruction: 0x462183b6 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ - @ instruction: 0xffb6f7f7 │ │ │ │ + @ instruction: 0xffc2f7f7 │ │ │ │ vpmax.s8 d25, d0, d8 │ │ │ │ - vrsra.s64 , q10, #64 │ │ │ │ + vsubw.s8 , q0, d4 │ │ │ │ stmdbge r6, {r0, r2, r4, r5, r8, r9} │ │ │ │ - bl 0x1a4f20 │ │ │ │ + bl 0x1a5044 │ │ │ │ @ instruction: 0xf8d30382 │ │ │ │ @ instruction: 0xf7f92b20 │ │ │ │ - @ instruction: 0xf7fbf847 │ │ │ │ - @ instruction: 0x4621b952 │ │ │ │ + @ instruction: 0xf7fbf849 │ │ │ │ + @ instruction: 0x4621b953 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwcc lr, #43469 @ 0xa9cd │ │ │ │ - @ instruction: 0xf8acf7f8 │ │ │ │ - @ instruction: 0xf640230d │ │ │ │ - vrshr.s64 , , #64 │ │ │ │ + @ instruction: 0xf8b4f7f8 │ │ │ │ + vcgt.s8 d18, d1, d13 │ │ │ │ + vsubl.s8 q8, d16, d17 │ │ │ │ rscsvs r0, r3, ip, lsl #4 │ │ │ │ movwcs r4, #1584 @ 0x630 │ │ │ │ @ instruction: 0xf7faa906 │ │ │ │ - stmdacs r0, {r0, r1, r2, r3, r5, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r4, r5, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ stcge 4, cr15, [r7], #-240 @ 0xffffff10 │ │ │ │ stmiblt r7!, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #41728 @ 0xa300 │ │ │ │ @ instruction: 0xf7f8930b │ │ │ │ - stmdbge r6, {r0, r1, r3, r5, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r6, {r0, r4, r5, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7f94630 │ │ │ │ - @ instruction: 0xf7fbfef3 │ │ │ │ - strtmi fp, [r1], -lr, lsr #18 │ │ │ │ + @ instruction: 0xf7fbfef5 │ │ │ │ + strtmi fp, [r1], -pc, lsr #18 │ │ │ │ stmib sp, {r1, r2, fp, sp, pc}^ │ │ │ │ @ instruction: 0xf7f8550a │ │ │ │ - stmdbge r6, {r0, r1, r2, r3, r4, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r6, {r0, r2, r5, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7f94630 │ │ │ │ - @ instruction: 0xf7fbfec7 │ │ │ │ - strtmi fp, [r1], -r2, lsr #18 │ │ │ │ + @ instruction: 0xf7fbfec9 │ │ │ │ + strtmi fp, [r1], -r3, lsr #18 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwcc lr, #43469 @ 0xa9cd │ │ │ │ - @ instruction: 0xf87cf7f8 │ │ │ │ - adcscc pc, r9, #64, 12 @ 0x4000000 │ │ │ │ + @ instruction: 0xf884f7f8 │ │ │ │ + addmi pc, r1, #64, 12 @ 0x4000000 │ │ │ │ andeq pc, ip, #192, 4 │ │ │ │ stmdbge r6, {r8, r9, sp} │ │ │ │ @ instruction: 0xf7fa4630 │ │ │ │ - stmdacs r0, {r0, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ svcge 0x0043f43d │ │ │ │ ldmdblt r9!, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #41728 @ 0xa300 │ │ │ │ @ instruction: 0xf7f8930b │ │ │ │ - stmdbge r6, {r0, r2, r3, r4, r5, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r6, {r0, r1, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7f94630 │ │ │ │ - @ instruction: 0xf7fbfe85 │ │ │ │ - strtmi fp, [r1], -r0, lsl #18 │ │ │ │ + @ instruction: 0xf7fbfe87 │ │ │ │ + strtmi fp, [r1], -r1, lsl #18 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ - @ instruction: 0xf930f7f8 │ │ │ │ + @ instruction: 0xf936f7f8 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - mrc2 7, 2, pc, cr8, cr9, {7} │ │ │ │ - ldmlt r3!, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + mrc2 7, 2, pc, cr10, cr9, {7} │ │ │ │ + ldmlt r4!, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ - @ instruction: 0xf942f7f8 │ │ │ │ + @ instruction: 0xf948f7f8 │ │ │ │ @ instruction: 0xf57b0325 │ │ │ │ - stmdbge r6, {r0, r3, r5, r6, r7, fp, sp, pc} │ │ │ │ + stmdbge r6, {r1, r3, r5, r6, r7, fp, sp, pc} │ │ │ │ @ instruction: 0xf7f94630 │ │ │ │ - @ instruction: 0xf7fbfe49 │ │ │ │ - strtmi fp, [r1], -r4, ror #17 │ │ │ │ + @ instruction: 0xf7fbfe4b │ │ │ │ + strtmi fp, [r1], -r5, ror #17 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwcc lr, #43469 @ 0xa9cd │ │ │ │ - @ instruction: 0xff4cf7f7 │ │ │ │ + @ instruction: 0xff56f7f7 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ movwls r2, #33537 @ 0x8301 │ │ │ │ - @ instruction: 0xf884f7f9 │ │ │ │ + @ instruction: 0xf886f7f9 │ │ │ │ @ instruction: 0xf43e2800 │ │ │ │ @ instruction: 0xf7fbaef2 │ │ │ │ stmdage r6, {r1, r2, r3, r4, r5, r8, fp, ip, sp, pc} │ │ │ │ movwcs r4, #1569 @ 0x621 │ │ │ │ stmib sp, {r0, r1, r3, r8, sl, ip, pc}^ │ │ │ │ @ instruction: 0xf7f83309 │ │ │ │ - @ instruction: 0x6d33f9c9 │ │ │ │ + @ instruction: 0x6d33f9cd │ │ │ │ @ instruction: 0xf8d34630 │ │ │ │ @ instruction: 0xf4122098 │ │ │ │ @ instruction: 0xf43e6f70 │ │ │ │ ldmdavs fp, {r4, r5, r6, r8, sl, fp, sp, pc}^ │ │ │ │ svcvs 0x0060f413 │ │ │ │ stclge 4, cr15, [fp, #-248]! @ 0xffffff08 │ │ │ │ - rsbsvs pc, r1, #74448896 @ 0x4700000 │ │ │ │ + eorsvc pc, r9, #74448896 @ 0x4700000 │ │ │ │ andeq pc, ip, #192, 4 │ │ │ │ stmdbge r6, {r8, r9, sp} │ │ │ │ - @ instruction: 0xf9c8f7f9 │ │ │ │ + @ instruction: 0xf9caf7f9 │ │ │ │ @ instruction: 0xf47b2800 │ │ │ │ @ instruction: 0xf7fea91e │ │ │ │ @ instruction: 0xf04fbd5e │ │ │ │ vmull.s8 q8, d16, d0 │ │ │ │ strbmi r0, [r1, #-3074]! @ 0xfffff3fe │ │ │ │ stclge 4, cr15, [ip], #-500 @ 0xfffffe0c │ │ │ │ stmdbge r6, {r0, r1, r2, ip, pc} │ │ │ │ stmib sp, {r4, r5, r9, sl, lr}^ │ │ │ │ strls r3, [r9, #-517] @ 0xfffffdfb │ │ │ │ andcs r2, r1, #0, 6 │ │ │ │ movwcc lr, #43469 @ 0xa9cd │ │ │ │ @ instruction: 0xf7fa9208 │ │ │ │ - blls 0x2526a0 │ │ │ │ + blls 0x2527cc │ │ │ │ @ instruction: 0xf47b2800 │ │ │ │ vst2.8 {d10,d12}, [r4], r4 │ │ │ │ @ instruction: 0xf5b202e4 │ │ │ │ @ instruction: 0xf47d0fc4 │ │ │ │ sbcseq sl, fp, fp, asr ip │ │ │ │ andeq pc, r7, #7 │ │ │ │ movweq pc, #32771 @ 0x8003 @ │ │ │ │ tstpeq pc, r8 @ p-variant is OBSOLETE │ │ │ │ vorr.i32 d20, #49920 @ 0x0000c300 │ │ │ │ stmib sp, {r0, r7, r9, lr}^ │ │ │ │ movwcs r3, #262 @ 0x106 │ │ │ │ stmdbge r6, {r1, r3, r8, r9, ip, pc} │ │ │ │ vcgt.s8 d25, d0, d11 │ │ │ │ - vrsra.s64 , q10, #64 │ │ │ │ + vsubw.s8 , q0, d4 │ │ │ │ andls r0, r8, #-738197504 @ 0xd4000000 │ │ │ │ orreq lr, r2, #3072 @ 0xc00 │ │ │ │ strls r4, [r9, #-1584] @ 0xfffff9d0 │ │ │ │ stclcs 8, cr15, [r0], #-844 @ 0xfffffcb4 │ │ │ │ - blx 0xfef11810 │ │ │ │ + blx 0xfef91934 │ │ │ │ @ instruction: 0xf43d2800 │ │ │ │ @ instruction: 0xf7fbac3b │ │ │ │ stmdage r6, {r2, r3, r4, r6, r7, fp, ip, sp, pc} │ │ │ │ movwcs r4, #1569 @ 0x621 │ │ │ │ stmib sp, {r0, r1, r3, r8, sl, ip, pc}^ │ │ │ │ @ instruction: 0xf7f83309 │ │ │ │ - @ instruction: 0x6d33f967 │ │ │ │ + @ instruction: 0x6d33f96b │ │ │ │ @ instruction: 0xf8d34630 │ │ │ │ @ instruction: 0xf4122098 │ │ │ │ @ instruction: 0xf43e6f70 │ │ │ │ ldmdavs fp, {r0, r1, r2, r5, r6, r7, r8, sl, fp, sp, pc}^ │ │ │ │ svcvs 0x0060f413 │ │ │ │ stclge 4, cr15, [r2, #248]! @ 0xf8 │ │ │ │ - eorcs pc, sp, #74448896 @ 0x4700000 │ │ │ │ + rscscs pc, r5, #74448896 @ 0x4700000 │ │ │ │ andeq pc, ip, #192, 4 │ │ │ │ stmdbge r6, {r8, r9, sp} │ │ │ │ - @ instruction: 0xf966f7f9 │ │ │ │ + @ instruction: 0xf968f7f9 │ │ │ │ @ instruction: 0xf47b2800 │ │ │ │ @ instruction: 0xf7fea8bc │ │ │ │ @ instruction: 0x4621bdd5 │ │ │ │ stmib sp, {r1, r2, fp, sp, pc}^ │ │ │ │ strls r3, [fp, #-1289] @ 0xfffffaf7 │ │ │ │ - @ instruction: 0xf960f7f8 │ │ │ │ + @ instruction: 0xf964f7f8 │ │ │ │ vqdmulh.s d25, d0, d8 │ │ │ │ - vshl.s64 , q10, #0 │ │ │ │ - bl 0x214d64 │ │ │ │ + vabal.s8 , d0, d4 │ │ │ │ + bl 0x214e88 │ │ │ │ @ instruction: 0xf8d30383 │ │ │ │ @ instruction: 0xf7ff26a0 │ │ │ │ strtmi fp, [r1], -r3, lsr #23 │ │ │ │ stmib sp, {r1, r2, fp, sp, pc}^ │ │ │ │ strls r3, [fp, #-1289] @ 0xfffffaf7 │ │ │ │ - @ instruction: 0xf94ef7f8 │ │ │ │ + @ instruction: 0xf952f7f8 │ │ │ │ vqdmulh.s d25, d0, d8 │ │ │ │ - vshl.s64 , q10, #0 │ │ │ │ - bl 0x214d88 │ │ │ │ + vabal.s8 , d0, d4 │ │ │ │ + bl 0x214eac │ │ │ │ @ instruction: 0xf8d30383 │ │ │ │ @ instruction: 0xf7ff2690 │ │ │ │ stmdage r6, {r0, r4, r7, r8, r9, fp, ip, sp, pc} │ │ │ │ movwcs r4, #1569 @ 0x621 │ │ │ │ movwcc lr, #43469 @ 0xa9cd │ │ │ │ - mcr2 7, 5, pc, cr8, cr7, {7} @ │ │ │ │ + mrc2 7, 5, pc, cr2, cr7, {7} │ │ │ │ @ instruction: 0x46306d33 │ │ │ │ @ instruction: 0x2098f8d3 │ │ │ │ svcvs 0x0070f412 │ │ │ │ svcge 0x004cf43d │ │ │ │ @ instruction: 0xf413685b │ │ │ │ @ instruction: 0xf43d6f60 │ │ │ │ - bls 0x2ff604 │ │ │ │ - mvnsne pc, #64, 4 │ │ │ │ + bls 0x2ff728 │ │ │ │ + movwcc pc, #16960 @ 0x4240 @ │ │ │ │ teqpeq r5, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - bl 0x1bdd0c │ │ │ │ + bl 0x1bde30 │ │ │ │ @ instruction: 0xf8d30382 │ │ │ │ @ instruction: 0xf7f92950 │ │ │ │ - stmdacs r0, {r0, r1, r2, r3, r4, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r5, fp, ip, sp, lr, pc} │ │ │ │ ldmdage r3!, {r0, r1, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ svclt 0x0036f7fd │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf7f7330a │ │ │ │ - stmdbge r6, {r0, r2, r3, r5, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r6, {r0, r1, r2, r4, r5, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ movwcs r4, #5680 @ 0x1630 │ │ │ │ @ instruction: 0xf7f89308 │ │ │ │ - stmdacs r0, {r0, r3, r4, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r3, r4, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldclge 4, cr15, [r7, #-248] @ 0xffffff08 │ │ │ │ ldmdalt pc, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ @ │ │ │ │ smlabtcc r6, sp, r9, lr │ │ │ │ stmdbge r6, {r4, r5, r9, sl, lr} │ │ │ │ strls r2, [r9, #-768] @ 0xfffffd00 │ │ │ │ movwcc lr, #43469 @ 0xa9cd │ │ │ │ movwls r2, #33538 @ 0x8302 │ │ │ │ - blx 0xfeb1192c │ │ │ │ + blx 0xfeb91a50 │ │ │ │ @ instruction: 0xf43b2800 │ │ │ │ @ instruction: 0xf7fbac1e │ │ │ │ strmi fp, [r4, #2126] @ 0x84e │ │ │ │ stcge 4, cr15, [r3], #-492 @ 0xfffffe14 │ │ │ │ vrshl.s8 d25, d9, d0 │ │ │ │ - vshl.s64 , q10, #0 │ │ │ │ + vabal.s8 , d0, d4 │ │ │ │ movwls r0, #34101 @ 0x8535 │ │ │ │ orreq lr, r3, #5120 @ 0x1400 │ │ │ │ smlabtcs r6, sp, r9, lr │ │ │ │ andcs r4, r0, #48, 12 @ 0x3000000 │ │ │ │ andls sl, sl, #98304 @ 0x18000 │ │ │ │ @ instruction: 0xf8d3920b │ │ │ │ @ instruction: 0xf7fa2c38 │ │ │ │ - stmdacs r0, {r0, r1, r2, r3, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r4, r9, fp, ip, sp, lr, pc} │ │ │ │ ldcge 4, cr15, [r1], {59} @ 0x3b │ │ │ │ ldmdalt r3!, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ strls r2, [fp, #-768] @ 0xfffffd00 │ │ │ │ movwcc lr, #39373 @ 0x99cd │ │ │ │ - mcr2 7, 4, pc, cr4, cr7, {7} @ │ │ │ │ - cmppcc r4, #64, 4 @ p-variant is OBSOLETE │ │ │ │ + mcr2 7, 4, pc, cr14, cr7, {7} @ │ │ │ │ + msrmi SPSR_s, #64, 4 │ │ │ │ teqpeq r5, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - bllt 0xff1d199c │ │ │ │ + bllt 0xff1d1ac0 │ │ │ │ smlabtcc r6, sp, r9, lr │ │ │ │ stmdbge r6, {r4, r5, r9, sl, lr} │ │ │ │ strls r2, [r9, #-768] @ 0xfffffd00 │ │ │ │ movwcc lr, #43469 @ 0xa9cd │ │ │ │ movwls r2, #33538 @ 0x8302 │ │ │ │ - blx 0xfea919a0 │ │ │ │ + blx 0xfeb11ac4 │ │ │ │ @ instruction: 0xf43b2800 │ │ │ │ @ instruction: 0xf7fbabe4 │ │ │ │ stmdage r6, {r2, r4, fp, ip, sp, pc} │ │ │ │ movwcs r4, #1569 @ 0x621 │ │ │ │ movwcc lr, #43469 @ 0xa9cd │ │ │ │ - mcr2 7, 1, pc, cr6, cr7, {7} @ │ │ │ │ + mrc2 7, 1, pc, cr0, cr7, {7} │ │ │ │ @ instruction: 0x46306d33 │ │ │ │ @ instruction: 0x2098f8d3 │ │ │ │ svcvs 0x0070f412 │ │ │ │ - blge 0xfef90ad8 │ │ │ │ + blge 0xfef90bfc │ │ │ │ @ instruction: 0xf413685b │ │ │ │ @ instruction: 0xf43e6f60 │ │ │ │ - bls 0x2fe8c0 │ │ │ │ - mvnsne pc, #64, 4 │ │ │ │ + bls 0x2fe9e4 │ │ │ │ + movwcc pc, #16960 @ 0x4240 @ │ │ │ │ teqpeq r5, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - bl 0x1bde10 │ │ │ │ + bl 0x1bdf34 │ │ │ │ @ instruction: 0xf8d30382 │ │ │ │ @ instruction: 0xf7f828f0 │ │ │ │ - stmdacs r0, {r0, r2, r3, r4, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r2, r3, r4, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ svcge 0x00f1f47a │ │ │ │ - bllt 0xfea11a04 │ │ │ │ + bllt 0xfea11b28 │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ strcc lr, [r9, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf7f8950b │ │ │ │ - blls 0x311c70 │ │ │ │ - ldrbne pc, [r4, #576]! @ 0x240 @ │ │ │ │ + blls 0x311da4 │ │ │ │ + strcc pc, [r4, #-576] @ 0xfffffdc0 │ │ │ │ ldreq pc, [r5, #-704]! @ 0xfffffd40 │ │ │ │ orreq lr, r3, #5120 @ 0x1400 │ │ │ │ @ instruction: 0x2740f8d3 │ │ │ │ - bllt 0x1a51a2c │ │ │ │ + bllt 0x1a51b50 │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ strcc lr, [r9, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf7f8950b │ │ │ │ - blls 0x311c4c │ │ │ │ - ldrbne pc, [r4, #576]! @ 0x240 @ │ │ │ │ + blls 0x311d80 │ │ │ │ + strcc pc, [r4, #-576] @ 0xfffffdc0 │ │ │ │ ldreq pc, [r5, #-704]! @ 0xfffffd40 │ │ │ │ orreq lr, r3, #5120 @ 0x1400 │ │ │ │ @ instruction: 0x2730f8d3 │ │ │ │ - bllt 0x15d1a50 │ │ │ │ + bllt 0x15d1b74 │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf7f7330a │ │ │ │ - stmdbge r6, {r0, r1, r2, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r6, {r0, r4, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ movwcs r4, #5680 @ 0x1630 │ │ │ │ @ instruction: 0xf7f89308 │ │ │ │ - stmdacs r0, {r0, r1, r3, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r2, r3, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ stcge 4, cr15, [r1, #248]! @ 0xf8 │ │ │ │ svclt 0x00b9f7fa │ │ │ │ strtmi sl, [r1], -r6, lsl #16 │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf7f7330a │ │ │ │ - ldcvs 13, cr15, [r3, #-812]! @ 0xfffffcd4 │ │ │ │ + ldcvs 13, cr15, [r3, #-852]! @ 0xfffffcac │ │ │ │ @ instruction: 0xf8d34630 │ │ │ │ @ instruction: 0xf4122098 │ │ │ │ @ instruction: 0xf43d6f70 │ │ │ │ ldmdavs fp, {r1, r4, r6, r8, sl, fp, sp, pc}^ │ │ │ │ svcvs 0x0060f413 │ │ │ │ stclge 4, cr15, [sp, #-244] @ 0xffffff0c │ │ │ │ vpmax.s8 d25, d0, d8 │ │ │ │ - vrsra.s64 , q10, #64 │ │ │ │ + vsubw.s8 , q0, d4 │ │ │ │ stmdbge r6, {r0, r2, r4, r5, r8, r9} │ │ │ │ orreq lr, r2, #3072 @ 0xc00 │ │ │ │ ldmibcs r0, {r0, r1, r4, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0xff42f7f8 │ │ │ │ + @ instruction: 0xff44f7f8 │ │ │ │ @ instruction: 0xf47a2800 │ │ │ │ @ instruction: 0xf7fdaf96 │ │ │ │ stmdage r6, {r2, r3, r4, r5, r8, sl, fp, ip, sp, pc} │ │ │ │ movwcs r4, #1569 @ 0x621 │ │ │ │ movwcc lr, #43469 @ 0xa9cd │ │ │ │ - stc2 7, cr15, [r6, #988]! @ 0x3dc │ │ │ │ + ldc2 7, cr15, [r0, #988]! @ 0x3dc │ │ │ │ @ instruction: 0x46306d33 │ │ │ │ @ instruction: 0x2098f8d3 │ │ │ │ svcvs 0x0070f412 │ │ │ │ - bge 0xc50bd0 │ │ │ │ + bge 0xc50cf4 │ │ │ │ @ instruction: 0xf413685b │ │ │ │ @ instruction: 0xf43c6f60 │ │ │ │ - bls 0x2fe38c │ │ │ │ - mvnsne pc, #64, 4 │ │ │ │ + bls 0x2fe4b0 │ │ │ │ + movwcc pc, #16960 @ 0x4240 @ │ │ │ │ teqpeq r5, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - bl 0x1bdf10 │ │ │ │ + bl 0x1be034 │ │ │ │ @ instruction: 0xf8d30382 │ │ │ │ @ instruction: 0xf7f82910 │ │ │ │ - stmdacs r0, {r0, r2, r3, r4, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r2, r3, r4, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ svcge 0x0071f47a │ │ │ │ - blt 0x6d1afc │ │ │ │ + blt 0x6d1c20 │ │ │ │ strtmi sl, [r1], -r6, lsl #16 │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf7f7330a │ │ │ │ - ldcvs 13, cr15, [r3, #-516]! @ 0xfffffdfc │ │ │ │ + ldcvs 13, cr15, [r3, #-556]! @ 0xfffffdd4 │ │ │ │ @ instruction: 0xf8d34630 │ │ │ │ @ instruction: 0xf4122098 │ │ │ │ @ instruction: 0xf43e6f70 │ │ │ │ ldmdavs fp, {r1, r2, r4, r5, r6, r7, r9, fp, sp, pc}^ │ │ │ │ svcvs 0x0060f413 │ │ │ │ - bge 0xffd50c2c │ │ │ │ + bge 0xffd50d50 │ │ │ │ vpmax.s8 d25, d0, d8 │ │ │ │ - vrsra.s64 , q10, #64 │ │ │ │ + vsubw.s8 , q0, d4 │ │ │ │ stmdbge r6, {r0, r2, r4, r5, r8, r9} │ │ │ │ orreq lr, r2, #3072 @ 0xc00 │ │ │ │ ldmdbcs r0!, {r0, r1, r4, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ - mrc2 7, 7, pc, cr8, cr8, {7} │ │ │ │ + mrc2 7, 7, pc, cr10, cr8, {7} │ │ │ │ @ instruction: 0xf47a2800 │ │ │ │ @ instruction: 0xf7feaf4c │ │ │ │ stmdage r6, {r5, r6, r7, r9, fp, ip, sp, pc} │ │ │ │ movwcs r4, #1569 @ 0x621 │ │ │ │ movwcc lr, #43469 @ 0xa9cd │ │ │ │ - ldc2l 7, cr15, [ip, #-988] @ 0xfffffc24 │ │ │ │ + stc2l 7, cr15, [r6, #-988]! @ 0xfffffc24 │ │ │ │ @ instruction: 0x46306d33 │ │ │ │ @ instruction: 0x2098f8d3 │ │ │ │ svcvs 0x0070f412 │ │ │ │ stmibge ip!, {r0, r1, r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf413685b │ │ │ │ @ instruction: 0xf43f6f60 │ │ │ │ - bls 0x2fe21c │ │ │ │ - mvnsne pc, #64, 4 │ │ │ │ + bls 0x2fe340 │ │ │ │ + movwcc pc, #16960 @ 0x4240 @ │ │ │ │ teqpeq r5, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - bl 0x1bdfa4 │ │ │ │ + bl 0x1be0c8 │ │ │ │ @ instruction: 0xf8d30382 │ │ │ │ @ instruction: 0xf7f829b0 │ │ │ │ - stmdacs r0, {r0, r1, r4, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r2, r4, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ svcge 0x0027f47a │ │ │ │ ldmiblt r6, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf8d36d33 │ │ │ │ @ instruction: 0xf4122098 │ │ │ │ @ instruction: 0xf43e6f70 │ │ │ │ ldmdavs fp, {r1, r2, r3, r4, r5, r6, r7, sl, fp, sp, pc}^ │ │ │ │ svcvs 0x0070f413 │ │ │ │ ldclge 4, cr15, [r9], #248 @ 0xf8 │ │ │ │ andcs r6, r1, #716 @ 0x2cc │ │ │ │ rsbscs pc, ip, r6, lsl #17 │ │ │ │ vqrdmulh.s d2, d0, d2 │ │ │ │ - blcs 0xf4194 │ │ │ │ + blcs 0xf42b8 │ │ │ │ msrhi (UNDEF: 103), r0 │ │ │ │ @ instruction: 0xf0144630 │ │ │ │ - stmdacs r0, {r0, r1, r2, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r2, r3, r4, r5, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ svcge 0x0009f43a │ │ │ │ vnmla.f32 s8, s27, s30 │ │ │ │ @ instruction: 0xf6460f70 │ │ │ │ vsubw.s8 q11, q0, d20 │ │ │ │ ldrbtmi r2, [sl], #-918 @ 0xfffffc6a │ │ │ │ vtst.8 d22, d1, d2 │ │ │ │ vmla.f d20, d0, d0[5] │ │ │ │ ldmdavs fp, {r2, r4, r7, r8} │ │ │ │ stmdavs r8, {r1, r7, fp, ip, lr} │ │ │ │ andcs r4, r0, #318767104 @ 0x13000000 │ │ │ │ - @ instruction: 0xf89cf77d │ │ │ │ + @ instruction: 0xf80af77d │ │ │ │ andcs r6, sp, #716 @ 0x2cc │ │ │ │ - blcs 0xebfd0 │ │ │ │ + blcs 0xec0f4 │ │ │ │ mcrge 4, 7, pc, cr15, cr10, {1} @ │ │ │ │ mcrlt 7, 6, pc, cr15, cr14, {7} @ │ │ │ │ vrshl.s8 d25, d9, d0 │ │ │ │ - vshl.s64 , q10, #0 │ │ │ │ + vabal.s8 , d0, d4 │ │ │ │ movwls r0, #34101 @ 0x8535 │ │ │ │ orreq lr, r3, #5120 @ 0x1400 │ │ │ │ smlabtcs r6, sp, r9, lr │ │ │ │ andcs r4, r0, #48, 12 @ 0x3000000 │ │ │ │ andls sl, sl, #98304 @ 0x18000 │ │ │ │ @ instruction: 0xf8d3920b │ │ │ │ @ instruction: 0xf7fa2c08 │ │ │ │ - stmdacs r0, {r0, r4, r5, r7, fp, ip, sp, lr, pc} │ │ │ │ - bge 0xfedd0d28 │ │ │ │ + stmdacs r0, {r0, r1, r4, r5, r7, fp, ip, sp, lr, pc} │ │ │ │ + bge 0xfedd0e4c │ │ │ │ mrclt 7, 6, APSR_nzcv, cr5, cr10, {7} │ │ │ │ vrshl.s8 d25, d9, d0 │ │ │ │ - vshl.s64 , q10, #0 │ │ │ │ + vabal.s8 , d0, d4 │ │ │ │ movwls r0, #34101 @ 0x8535 │ │ │ │ orreq lr, r3, #5120 @ 0x1400 │ │ │ │ smlabtcs r6, sp, r9, lr │ │ │ │ andcs r4, r0, #48, 12 @ 0x3000000 │ │ │ │ andls sl, sl, #98304 @ 0x18000 │ │ │ │ @ instruction: 0xf8d3920b │ │ │ │ @ instruction: 0xf7fa2c28 │ │ │ │ - stmdacs r0, {r0, r3, r4, r7, fp, ip, sp, lr, pc} │ │ │ │ - bge 0xfe7d0d58 │ │ │ │ + stmdacs r0, {r0, r1, r3, r4, r7, fp, ip, sp, lr, pc} │ │ │ │ + bge 0xfe7d0e7c │ │ │ │ mrclt 7, 5, APSR_nzcv, cr13, cr10, {7} │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ strls r2, [fp, #-768] @ 0xfffffd00 │ │ │ │ movwcc lr, #39373 @ 0x99cd │ │ │ │ - stc2 7, cr15, [lr, #-988] @ 0xfffffc24 │ │ │ │ - @ instruction: 0x33b4f240 │ │ │ │ + ldc2 7, cr15, [r8, #-988] @ 0xfffffc24 │ │ │ │ + bicmi pc, r4, #64, 4 │ │ │ │ teqpeq r5, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - blt 0x1451c88 │ │ │ │ - blcs 0x1228a0 │ │ │ │ - blge 0x3d1690 │ │ │ │ - blx 0x391c76 │ │ │ │ + blt 0x1451dac │ │ │ │ + blcs 0x1229c4 │ │ │ │ + blge 0x3d17b4 │ │ │ │ + blx 0xff811d98 │ │ │ │ @ instruction: 0xf8d36d33 │ │ │ │ @ instruction: 0xf4122098 │ │ │ │ @ instruction: 0xf43e6f70 │ │ │ │ ldmdavs fp, {r1, r7, sl, fp, sp, pc}^ │ │ │ │ @ instruction: 0xf0050ce5 │ │ │ │ vabal.u8 q8, d4, d8 │ │ │ │ tstmi r5, #536870916 @ 0x20000004 │ │ │ │ svcvs 0x0070f413 │ │ │ │ ldclge 4, cr15, [r7], #-248 @ 0xffffff08 │ │ │ │ @ instruction: 0xf43e2d00 │ │ │ │ svcvs 0x00b3ac74 │ │ │ │ @ instruction: 0xf8862201 │ │ │ │ - blcs 0x15bebc │ │ │ │ + blcs 0x15bfe0 │ │ │ │ rschi pc, r1, r0, lsl #6 │ │ │ │ vqdmlsl.s q9, d0, d0 │ │ │ │ ldrtmi r8, [r0], -r2, ror #1 │ │ │ │ - mcr2 0, 6, pc, cr2, cr4, {0} @ │ │ │ │ + mrc2 0, 5, pc, cr10, cr4, {0} │ │ │ │ @ instruction: 0xf43a2800 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #29 │ │ │ │ @ instruction: 0xf7f74629 │ │ │ │ - svcvs 0x00b0fb1d │ │ │ │ + svcvs 0x00b0faef │ │ │ │ @ instruction: 0xf43a2800 │ │ │ │ @ instruction: 0xf1a0ae7c │ │ │ │ @ instruction: 0xf1dc0c05 │ │ │ │ - bl 0x10d3cfc │ │ │ │ + bl 0x10d3e20 │ │ │ │ ldrvs r0, [r0, ip]! │ │ │ │ @ instruction: 0xf77c0100 │ │ │ │ - andcs pc, r4, #3, 26 @ 0xc0 │ │ │ │ + andcs pc, r4, #28928 @ 0x7100 │ │ │ │ tstpvc sl, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ - @ instruction: 0xf808f7d4 │ │ │ │ + @ instruction: 0xffd6f7d3 │ │ │ │ mcrlt 7, 3, pc, cr11, cr10, {7} @ │ │ │ │ - blcs 0x122928 │ │ │ │ + blcs 0x122a4c │ │ │ │ @ instruction: 0xf640d8bc │ │ │ │ - vrshr.s64 d19, d25, #64 │ │ │ │ + vsubl.s8 q10, d16, d1 │ │ │ │ movwcs r0, #524 @ 0x20c │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - mcr2 7, 3, pc, cr2, cr9, {7} @ │ │ │ │ + mcr2 7, 3, pc, cr4, cr9, {7} @ │ │ │ │ @ instruction: 0xf43e2800 │ │ │ │ @ instruction: 0xf7faac73 │ │ │ │ @ instruction: 0x4621be5a │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwcc lr, #43469 @ 0xa9cd │ │ │ │ - mrc2 7, 2, pc, cr10, cr7, {7} │ │ │ │ + mcr2 7, 3, pc, cr0, cr7, {7} @ │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ @ instruction: 0xf7f99d09 │ │ │ │ - stmdacs r0, {r0, r2, r3, sl, fp, ip, sp, lr, pc} │ │ │ │ - blge 0x1a90e4c │ │ │ │ + stmdacs r0, {r0, r1, r2, r3, sl, fp, ip, sp, lr, pc} │ │ │ │ + blge 0x1a90f70 │ │ │ │ mcrlt 7, 2, pc, cr9, cr10, {7} @ │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf7f7330a │ │ │ │ - strb pc, [sp, r5, ror #28]! @ │ │ │ │ + strb pc, [sp, fp, ror #28]! @ │ │ │ │ andcs lr, r6, sp, asr #19 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ strls r2, [r9, #-768] @ 0xfffffd00 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ movwls r2, #33537 @ 0x8301 │ │ │ │ - @ instruction: 0xf88af7fa │ │ │ │ + @ instruction: 0xf88cf7fa │ │ │ │ @ instruction: 0xf43d2800 │ │ │ │ @ instruction: 0xf7faa98f │ │ │ │ @ instruction: 0x4621be30 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwcc lr, #43469 @ 0xa9cd │ │ │ │ - stc2 7, cr15, [ip], #-988 @ 0xfffffc24 │ │ │ │ + ldc2 7, cr15, [r6], #-988 @ 0xfffffc24 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ movwls r2, #33537 @ 0x8301 │ │ │ │ - ldc2 7, cr15, [r2, #992]! @ 0x3e0 │ │ │ │ + ldc2 7, cr15, [r4, #992]! @ 0x3e0 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ @ instruction: 0xf7faab04 │ │ │ │ @ instruction: 0x4621be1e │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwcc lr, #43469 @ 0xa9cd │ │ │ │ - ldc2 7, cr15, [sl], {247} @ 0xf7 │ │ │ │ + stc2 7, cr15, [r4], #-988 @ 0xfffffc24 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ movwls r2, #33537 @ 0x8301 │ │ │ │ - stc2l 7, cr15, [ip, #-992]! @ 0xfffffc20 │ │ │ │ + stc2l 7, cr15, [lr, #-992]! @ 0xfffffc20 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ @ instruction: 0xf7faac3a │ │ │ │ strtmi fp, [r1], -ip, lsl #28 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwcc lr, #43469 @ 0xa9cd │ │ │ │ - mcr2 7, 0, pc, cr12, cr7, {7} @ │ │ │ │ + mrc2 7, 0, pc, cr2, cr7, {7} │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ @ instruction: 0xf7f99d09 │ │ │ │ - stmdacs r0, {r0, r1, r5, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ - bge 0x10d0ee8 │ │ │ │ + stmdacs r0, {r0, r2, r5, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + bge 0x10d100c │ │ │ │ ldcllt 7, cr15, [fp, #1000]! @ 0x3e8 │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf7f7330a │ │ │ │ - @ instruction: 0xe7edfe17 │ │ │ │ + @ instruction: 0xe7edfe1d │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ strpl lr, [r9, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf7f7950b │ │ │ │ - blls 0x313878 │ │ │ │ - ldrbne pc, [r4, #576]! @ 0x240 @ │ │ │ │ + blls 0x3139ac │ │ │ │ + strcc pc, [r4, #-576] @ 0xfffffdc0 │ │ │ │ ldreq pc, [r5, #-704]! @ 0xfffffd40 │ │ │ │ orreq lr, r3, #5120 @ 0x1400 │ │ │ │ @ instruction: 0x2770f8d3 │ │ │ │ - blt 0x1151e20 │ │ │ │ + blt 0x1151f44 │ │ │ │ andcs lr, r6, sp, asr #19 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ strls r2, [r9, #-768] @ 0xfffffd00 │ │ │ │ movwcc lr, #43469 @ 0xa9cd │ │ │ │ movwls r2, #33537 @ 0x8301 │ │ │ │ - @ instruction: 0xf862f7fa │ │ │ │ + @ instruction: 0xf864f7fa │ │ │ │ @ instruction: 0xf43d2800 │ │ │ │ @ instruction: 0xf7faa929 │ │ │ │ @ instruction: 0x4621bdd0 │ │ │ │ stmib sp, {r1, r2, fp, sp, pc}^ │ │ │ │ strls r5, [fp, #-1289] @ 0xfffffaf7 │ │ │ │ - mrc2 7, 3, pc, cr6, cr7, {7} │ │ │ │ + mrc2 7, 3, pc, cr10, cr7, {7} │ │ │ │ vqdmulh.s d25, d0, d8 │ │ │ │ - vshl.s64 , q10, #0 │ │ │ │ - bl 0x215338 │ │ │ │ + vabal.s8 , d0, d4 │ │ │ │ + bl 0x21545c │ │ │ │ @ instruction: 0xf8d30383 │ │ │ │ @ instruction: 0xf7fe26d0 │ │ │ │ @ instruction: 0x4621baf7 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwcc lr, #43469 @ 0xa9cd │ │ │ │ - blx 0xfef91e5a │ │ │ │ + blx 0xff211f7e │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ movwls r2, #33537 @ 0x8301 │ │ │ │ - ldc2l 7, cr15, [r8], {248} @ 0xf8 │ │ │ │ + ldc2l 7, cr15, [sl], {248} @ 0xf8 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ @ instruction: 0xf7faaa46 │ │ │ │ - blcc 0x203544 │ │ │ │ + blcc 0x203668 │ │ │ │ @ instruction: 0xf67f2b01 │ │ │ │ @ instruction: 0xf04faf1e │ │ │ │ andscs r7, r2, #0, 6 │ │ │ │ ldrtmi r2, [r0], -r0, lsl #2 │ │ │ │ - mcr2 7, 4, pc, cr14, cr11, {6} @ │ │ │ │ - ldclt 7, cr15, [pc, #1000] @ 0xd4294 │ │ │ │ - blcs 0x122ac0 │ │ │ │ + mrc2 7, 2, pc, cr12, cr11, {6} │ │ │ │ + ldclt 7, cr15, [pc, #1000] @ 0xd43b8 │ │ │ │ + blcs 0x122be4 │ │ │ │ mcrge 6, 4, pc, cr12, cr15, {3} @ │ │ │ │ @ instruction: 0xf77be7f1 │ │ │ │ - @ instruction: 0xf008ff6d │ │ │ │ + @ instruction: 0xf008fedb │ │ │ │ strmi r0, [r4], -pc, lsl #4 │ │ │ │ ldrtmi r4, [r0], -r1, lsl #12 │ │ │ │ - @ instruction: 0xff54f7d3 │ │ │ │ + @ instruction: 0xff22f7d3 │ │ │ │ ldrtmi r2, [sl], -r2, lsl #6 │ │ │ │ strtmi r1, [r0], -r9, ror #24 │ │ │ │ - cdp2 7, 11, cr15, cr6, cr7, {7} │ │ │ │ + cdp2 7, 8, cr15, cr8, cr7, {7} │ │ │ │ stclt 7, cr15, [r6, #1000] @ 0x3e8 │ │ │ │ - @ instruction: 0xff5cf77b │ │ │ │ + mcr2 7, 6, pc, cr10, cr11, {3} @ │ │ │ │ andeq pc, pc, #4 │ │ │ │ andls r4, r5, r1, lsl #12 │ │ │ │ @ instruction: 0xf7d34630 │ │ │ │ - stmdals r5, {r0, r1, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdals r5, {r0, r4, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrtmi r2, [sl], -r2, lsl #6 │ │ │ │ @ instruction: 0xf7e74629 │ │ │ │ - @ instruction: 0xf7fafea5 │ │ │ │ + @ instruction: 0xf7fafe77 │ │ │ │ stmdacc r4, {r2, r3, r5, r6, r8, sl, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf63f2801 │ │ │ │ @ instruction: 0xf77baec9 │ │ │ │ - strbmi pc, [r2], -r7, asr #30 @ │ │ │ │ + @ instruction: 0x4642feb5 │ │ │ │ strmi r4, [r1], -r5, lsl #12 │ │ │ │ @ instruction: 0x462f4630 │ │ │ │ - @ instruction: 0xff2ef7d3 │ │ │ │ + mrc2 7, 7, pc, cr12, cr3, {6} │ │ │ │ stclt 7, cr15, [r9, #-1016]! @ 0xfffffc08 │ │ │ │ - addeq fp, r4, lr, lsl #31 │ │ │ │ + addeq fp, r4, sl, ror #28 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi r4, [ip], -r5, lsl #12 │ │ │ │ movweq lr, #10705 @ 0x29d1 │ │ │ │ ldrmi fp, [r7], -r5, lsl #1 │ │ │ │ svclt 0x000c2b00 │ │ │ │ ldrcs r2, [r0], -r8, lsl #12 │ │ │ │ - ldc2 7, cr15, [r8, #924]! @ 0x39c │ │ │ │ + stc2 7, cr15, [sl, #924] @ 0x39c │ │ │ │ stmdavs r0!, {r7, r9, sl, lr}^ │ │ │ │ - ldc2 7, cr15, [r4, #924]! @ 0x39c │ │ │ │ + stc2 7, cr15, [r6, #924] @ 0x39c │ │ │ │ stmdavs r0!, {r0, r7, r9, sl, lr} │ │ │ │ - ldc2 7, cr15, [r0, #924]! @ 0x39c │ │ │ │ + stc2 7, cr15, [r2, #924] @ 0x39c │ │ │ │ @ instruction: 0xf8d54603 │ │ │ │ vshr.u64 q8, q0, #64 │ │ │ │ movlt r2, r0 │ │ │ │ stmdavs r1!, {r1, r3, r5, r8, sl, fp, sp, lr} │ │ │ │ ldmib r4, {r4, fp, sp, lr}^ │ │ │ │ @ instruction: 0xf010c201 │ │ │ │ - b 0x1153fa8 │ │ │ │ + b 0x11540cc │ │ │ │ tstle r4, ip, lsl #4 │ │ │ │ @ instruction: 0x0c01ea42 │ │ │ │ svceq 0x0010f01c │ │ │ │ movwmi sp, #41221 @ 0xa105 │ │ │ │ andmi r6, sl, #14745600 @ 0xe10000 │ │ │ │ andcs fp, r0, r8, lsl pc │ │ │ │ andlt sp, r5, r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0x462883f0 │ │ │ │ @ instruction: 0xf0149303 │ │ │ │ - blls 0x1d351c │ │ │ │ + blls 0x1d3620 │ │ │ │ stmdbvs r0!, {r3, r5, r8, ip, sp, pc} │ │ │ │ strbmi r4, [r1], -sl, asr #12 │ │ │ │ strvs lr, [r0], -sp, asr #19 │ │ │ │ @ instruction: 0x200147b8 │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -200474,32 +200549,32 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi r6, [ip], -fp, lsl #17 │ │ │ │ addlt r4, r4, r5, lsl #12 │ │ │ │ stmdavs r8, {r8, r9, fp, sp} │ │ │ │ svclt 0x000c4617 │ │ │ │ ldrcs r2, [r0], -r8, lsl #12 │ │ │ │ - stc2l 7, cr15, [r0, #-924]! @ 0xfffffc64 │ │ │ │ + ldc2 7, cr15, [r2, #-924]! @ 0xfffffc64 │ │ │ │ stmdavs r0!, {r7, r9, sl, lr}^ │ │ │ │ - ldc2l 7, cr15, [ip, #-924] @ 0xfffffc64 │ │ │ │ + stc2 7, cr15, [lr, #-924]! @ 0xfffffc64 │ │ │ │ @ instruction: 0xf8d54602 │ │ │ │ vshr.u64 q8, q0, #64 │ │ │ │ mvnslt r2, r0 │ │ │ │ ldmdavs r8, {r0, r1, r3, r5, r8, sl, fp, sp, lr} │ │ │ │ andeq pc, lr, r0, lsl r0 @ │ │ │ │ ldmib r4, {r2, r8, ip, lr, pc}^ │ │ │ │ movwmi r3, #45312 @ 0xb100 │ │ │ │ ldrle r0, [r4], #-1755 @ 0xfffff925 │ │ │ │ - blcs 0x1ae3ac │ │ │ │ + blcs 0x1ae4d0 │ │ │ │ ldmib r4, {r0, r1, r3, r4, ip, lr, pc}^ │ │ │ │ movwmi r3, #45312 @ 0xb100 │ │ │ │ andmi r6, fp, #10551296 @ 0xa10000 │ │ │ │ @ instruction: 0x4628d115 │ │ │ │ @ instruction: 0xf0149203 │ │ │ │ - bls 0x1d348c │ │ │ │ + bls 0x1d3590 │ │ │ │ stmiavs r0!, {r5, r8, ip, sp, pc}^ │ │ │ │ ldrtmi r4, [r3], -r1, asr #12 │ │ │ │ ldrmi r9, [r8, r0, lsl #12]! │ │ │ │ andlt r2, r4, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @@ -200515,17 +200590,17 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi r4, [ip], -r5, lsl #12 │ │ │ │ movweq lr, #6609 @ 0x19d1 │ │ │ │ ldrmi fp, [r7], -r6, lsl #1 │ │ │ │ svclt 0x000c2b00 │ │ │ │ ldrcs r2, [r0], -r8, lsl #12 │ │ │ │ - stc2 7, cr15, [lr, #-924] @ 0xfffffc64 │ │ │ │ + stc2l 7, cr15, [r0], #924 @ 0x39c │ │ │ │ stmdavs r0!, {r7, r9, sl, lr} │ │ │ │ - stc2 7, cr15, [sl, #-924] @ 0xfffffc64 │ │ │ │ + ldc2l 7, cr15, [ip], {231} @ 0xe7 │ │ │ │ @ instruction: 0xf8d54602 │ │ │ │ vshr.u64 q8, q0, #64 │ │ │ │ cmnlt r8, r0 │ │ │ │ ldmdavs r8, {r0, r1, r3, r5, r8, sl, fp, sp, lr} │ │ │ │ movwne lr, #2516 @ 0x9d4 │ │ │ │ andeq pc, lr, r0, lsl r0 @ │ │ │ │ movweq lr, #6723 @ 0x1a43 │ │ │ │ @@ -200535,3611 +200610,3611 @@ │ │ │ │ andle r2, r9, r0 │ │ │ │ tstcs r0, r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ andls r4, r5, #40, 12 @ 0x2800000 │ │ │ │ - ldc2 0, cr15, [ip], #80 @ 0x50 │ │ │ │ + ldc2 0, cr15, [r4], #80 @ 0x50 │ │ │ │ cmplt r0, r5, lsl #20 │ │ │ │ strvs lr, [r2], -sp, asr #19 │ │ │ │ ldmib r4, {r0, r6, r9, sl, lr}^ │ │ │ │ movwls r3, #3 │ │ │ │ movwls r1, #6107 @ 0x17db │ │ │ │ @ instruction: 0x200147b8 │ │ │ │ tstcs r0, r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2b31c │ │ │ │ + bl 0xfec2b440 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ stcls 6, cr4, [r7], {150} @ 0x96 │ │ │ │ andls r9, r1, #24576 @ 0x6000 │ │ │ │ movwls r4, #1546 @ 0x60a │ │ │ │ ldrbtmi r4, [r3], -r1, lsl #12 │ │ │ │ strls r2, [r2], #-6 │ │ │ │ - ldc2l 7, cr15, [r2], {150} @ 0x96 │ │ │ │ + mcrr2 7, 9, pc, r0, cr6 @ │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2b354 │ │ │ │ + bl 0xfec2b478 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ stcls 6, cr4, [r7], {150} @ 0x96 │ │ │ │ andls r9, r1, #24576 @ 0x6000 │ │ │ │ movwls r4, #1546 @ 0x60a │ │ │ │ ldrbtmi r4, [r3], -r1, lsl #12 │ │ │ │ strls r2, [r2], #-14 │ │ │ │ - ldc2 7, cr15, [r6], #600 @ 0x258 │ │ │ │ + stc2 7, cr15, [r4], #-600 @ 0xfffffda8 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2b38c │ │ │ │ + bl 0xfec2b4b0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ stcls 6, cr4, [r7], {150} @ 0x96 │ │ │ │ andls r9, r1, #24576 @ 0x6000 │ │ │ │ movwls r4, #1546 @ 0x60a │ │ │ │ ldrbtmi r4, [r3], -r1, lsl #12 │ │ │ │ strls r2, [r2], #-3 │ │ │ │ - ldc2 7, cr15, [sl], {150} @ 0x96 │ │ │ │ + stc2 7, cr15, [r8], {150} @ 0x96 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2b3c4 │ │ │ │ + bl 0xfec2b4e8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ stcls 6, cr4, [r7], {150} @ 0x96 │ │ │ │ andls r9, r1, #24576 @ 0x6000 │ │ │ │ movwls r4, #1546 @ 0x60a │ │ │ │ ldrbtmi r4, [r3], -r1, lsl #12 │ │ │ │ strls r2, [r2], #-11 │ │ │ │ - ldc2l 7, cr15, [lr], #-600 @ 0xfffffda8 │ │ │ │ + blx 0xffc12162 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2b3fc │ │ │ │ + bl 0xfec2b520 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ stcls 6, cr4, [r7], {150} @ 0x96 │ │ │ │ andls r9, r1, #24576 @ 0x6000 │ │ │ │ movwls r4, #1546 @ 0x60a │ │ │ │ ldrbtmi r4, [r3], -r1, lsl #12 │ │ │ │ strls r2, [r2], #-8 │ │ │ │ - stc2l 7, cr15, [r2], #-600 @ 0xfffffda8 │ │ │ │ + blx 0xff51219a │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2b434 │ │ │ │ + bl 0xfec2b558 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r5, r8, ror #31 │ │ │ │ ldrmi r4, [r1], -r8, lsl #12 │ │ │ │ vmin.s8 d20, d4, d10 │ │ │ │ - @ instruction: 0xf2c04cf1 │ │ │ │ - blls 0x297280 │ │ │ │ + vmov.i32 d22, #1535 @ 0x000005ff │ │ │ │ + blls 0x2973a4 │ │ │ │ andgt pc, r8, sp, asr #17 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8cd9300 │ │ │ │ - blls 0x28426c │ │ │ │ - ldc2 7, cr15, [lr, #584] @ 0x248 │ │ │ │ + blls 0x284390 │ │ │ │ + stc2 7, cr15, [ip, #-584] @ 0xfffffdb8 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2b47c │ │ │ │ + bl 0xfec2b5a0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r5, r8, ror #31 │ │ │ │ ldrmi r4, [r1], -r8, lsl #12 │ │ │ │ vmin.s8 d20, d4, d10 │ │ │ │ - vqdmulh.s d21, d0, d1[2] │ │ │ │ - blls 0x2972c8 │ │ │ │ + vqdmulh.s d22, d0, d1[7] │ │ │ │ + blls 0x2973ec │ │ │ │ andgt pc, r8, sp, asr #17 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8cd9300 │ │ │ │ - blls 0x2842b4 │ │ │ │ - ldc2l 7, cr15, [sl, #-584]! @ 0xfffffdb8 │ │ │ │ + blls 0x2843d8 │ │ │ │ + stc2l 7, cr15, [r8], #584 @ 0x248 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2b4c4 │ │ │ │ + bl 0xfec2b5e8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r5, r8, ror #31 │ │ │ │ ldrmi r4, [r1], -r8, lsl #12 │ │ │ │ vmin.s8 d20, d4, d10 │ │ │ │ - vmull.s8 , d16, d17 │ │ │ │ - blls 0x297310 │ │ │ │ + vqdmulh.s d22, d16, d1[1] │ │ │ │ + blls 0x297434 │ │ │ │ andgt pc, r8, sp, asr #17 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8cd9300 │ │ │ │ - blls 0x2842fc │ │ │ │ - ldc2l 7, cr15, [r6, #-584] @ 0xfffffdb8 │ │ │ │ + blls 0x284420 │ │ │ │ + stc2l 7, cr15, [r4], {146} @ 0x92 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2b50c │ │ │ │ + bl 0xfec2b630 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r5, r8, ror #31 │ │ │ │ ldrmi r4, [r1], -r8, lsl #12 │ │ │ │ vmin.s8 d20, d4, d10 │ │ │ │ - @ instruction: 0xf2c05cf9 │ │ │ │ - blls 0x297358 │ │ │ │ + vmov.i32 d23, #3583 @ 0x00000dff │ │ │ │ + blls 0x29747c │ │ │ │ andgt pc, r8, sp, asr #17 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8cd9300 │ │ │ │ - blls 0x284344 │ │ │ │ - ldc2 7, cr15, [r2, #-584]! @ 0xfffffdb8 │ │ │ │ + blls 0x284468 │ │ │ │ + stc2 7, cr15, [r0], #584 @ 0x248 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2b554 │ │ │ │ + bl 0xfec2b678 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r5, r8, ror #31 │ │ │ │ ldrmi r4, [r1], -r8, lsl #12 │ │ │ │ vmin.s8 d20, d4, d10 │ │ │ │ - vmov.i32 q11, #511 @ 0x000001ff │ │ │ │ - blls 0x2973a0 │ │ │ │ + vmvn.i32 , #1535 @ 0x000005ff │ │ │ │ + blls 0x2974c4 │ │ │ │ andgt pc, r8, sp, asr #17 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8cd9300 │ │ │ │ - blls 0x28438c │ │ │ │ - stc2 7, cr15, [lr, #-584] @ 0xfffffdb8 │ │ │ │ + blls 0x2844b0 │ │ │ │ + ldc2l 7, cr15, [ip], #-584 @ 0xfffffdb8 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2b59c │ │ │ │ + bl 0xfec2b6c0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r5, r8, ror #31 │ │ │ │ ldrmi r4, [r1], -r8, lsl #12 │ │ │ │ vmin.s8 d20, d4, d10 │ │ │ │ - vmull.s8 q11, d16, d25 │ │ │ │ - blls 0x2973e8 │ │ │ │ + vqdmulh.s d23, d16, d1[3] │ │ │ │ + blls 0x29750c │ │ │ │ andgt pc, r8, sp, asr #17 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8cd9300 │ │ │ │ - blls 0x2843d4 │ │ │ │ - stc2l 7, cr15, [sl], #584 @ 0x248 │ │ │ │ + blls 0x2844f8 │ │ │ │ + mrrc2 7, 9, pc, r8, cr2 @ │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2b5e4 │ │ │ │ + bl 0xfec2b708 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r5, r8, ror #31 │ │ │ │ ldrmi r4, [r1], -r8, lsl #12 │ │ │ │ - vmin.s8 d20, d4, d10 │ │ │ │ - vmull.s8 , d0, d1 │ │ │ │ - blls 0x297430 │ │ │ │ + @ instruction: 0xf644461a │ │ │ │ + vmull.s8 q8, d0, d21 │ │ │ │ + blls 0x297554 │ │ │ │ andgt pc, r8, sp, asr #17 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8cd9300 │ │ │ │ - blls 0x28441c │ │ │ │ - stc2l 7, cr15, [r6], {146} @ 0x92 │ │ │ │ + blls 0x284540 │ │ │ │ + ldc2 7, cr15, [r4], #-584 @ 0xfffffdb8 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2b62c │ │ │ │ + bl 0xfec2b750 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r5, r8, ror #31 │ │ │ │ ldrmi r4, [r1], -r8, lsl #12 │ │ │ │ - vmin.s8 d20, d4, d10 │ │ │ │ - vmov.i32 , #2559 @ 0x000009ff │ │ │ │ - blls 0x297478 │ │ │ │ + @ instruction: 0xf644461a │ │ │ │ + vmvn.i32 q8, #3583 @ 0x00000dff │ │ │ │ + blls 0x29759c │ │ │ │ andgt pc, r8, sp, asr #17 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8cd9300 │ │ │ │ - blls 0x284464 │ │ │ │ - stc2 7, cr15, [r2], #584 @ 0x248 │ │ │ │ + blls 0x284588 │ │ │ │ + ldc2 7, cr15, [r0], {146} @ 0x92 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2b674 │ │ │ │ + bl 0xfec2b798 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ @ instruction: 0xf04f4608 │ │ │ │ stcls 12, cr0, [r6], {-0} │ │ │ │ andgt pc, r4, sp, asr #17 │ │ │ │ - ldcvc 2, cr15, [r1], #272 @ 0x110 │ │ │ │ + ldcleq 6, cr15, [r5], {68} @ 0x44 │ │ │ │ stceq 2, cr15, [sp], {192} @ 0xc0 │ │ │ │ @ instruction: 0xf8cd9400 │ │ │ │ @ instruction: 0xf792c008 │ │ │ │ - andlt pc, r4, r1, lsl #25 │ │ │ │ + andlt pc, r4, pc, ror #23 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2b6b8 │ │ │ │ + bl 0xfec2b7dc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ @ instruction: 0xf04f4608 │ │ │ │ stcls 12, cr0, [r6], {-0} │ │ │ │ andgt pc, r4, sp, asr #17 │ │ │ │ - stceq 6, cr15, [r9], {68} @ 0x44 │ │ │ │ + stcne 6, cr15, [sp], #-272 @ 0xfffffef0 │ │ │ │ stceq 2, cr15, [sp], {192} @ 0xc0 │ │ │ │ @ instruction: 0xf8cd9400 │ │ │ │ @ instruction: 0xf792c008 │ │ │ │ - andlt pc, r4, pc, asr ip @ │ │ │ │ + andlt pc, r4, sp, asr #23 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2b6fc │ │ │ │ + bl 0xfec2b820 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x404548 │ │ │ │ + bl 0x40466c │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmppcs ip, r3, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3dcd30 │ │ │ │ + bl 0x3dce54 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - ldc2l 7, cr15, [r0], #-496 @ 0xfffffe10 │ │ │ │ + blx 0xff89244e │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq fp, r4, r8, ror #12 │ │ │ │ + addeq fp, r4, r4, asr #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2b754 │ │ │ │ + bl 0xfec2b878 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x4045a0 │ │ │ │ + bl 0x4046c4 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ bicne pc, r8, r3, asr #12 │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3dcd88 │ │ │ │ + bl 0x3dceac │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - mcrr2 7, 7, pc, r4, cr12 @ │ │ │ │ + blx 0xfed924a6 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq fp, r4, r0, lsl r6 │ │ │ │ + addeq fp, r4, ip, ror #9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2b7ac │ │ │ │ + bl 0xfec2b8d0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x4045f8 │ │ │ │ + bl 0x40471c │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmppne r4, r3, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3dcde0 │ │ │ │ + bl 0x3dcf04 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - ldc2 7, cr15, [r8], {124} @ 0x7c │ │ │ │ + blx 0xfe2924fe │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0x0084b5b8 │ │ │ │ + umulleq fp, r4, r4, r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2b804 │ │ │ │ + bl 0xfec2b928 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x404650 │ │ │ │ + bl 0x404774 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ bicscs pc, r0, r3, asr #12 │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3dce38 │ │ │ │ + bl 0x3dcf5c │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xffc12432 │ │ │ │ + blx 0x1792556 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq fp, r4, r0, ror #10 │ │ │ │ + addeq fp, r4, ip, lsr r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2b85c │ │ │ │ + bl 0xfec2b980 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x4046a8 │ │ │ │ + bl 0x4047cc │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ @ instruction: 0x71b8f243 │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3dce90 │ │ │ │ + bl 0x3dcfb4 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xff11248a │ │ │ │ + blx 0xc925ae │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq fp, r4, r8, lsl #10 │ │ │ │ + addeq fp, r4, r4, ror #7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2b8b4 │ │ │ │ + bl 0xfec2b9d8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x404700 │ │ │ │ + bl 0x404824 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ teqpvc r4, r3, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3dcee8 │ │ │ │ + bl 0x3dd00c │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xfe6124e2 │ │ │ │ + blx 0x192606 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0x0084b4b0 │ │ │ │ + addeq fp, r4, ip, lsl #7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2b90c │ │ │ │ + bl 0xfec2ba30 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x404758 │ │ │ │ + bl 0x40487c │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ msrvs R12_fiq, r3 │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3dcf40 │ │ │ │ + bl 0x3dd064 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0x1b1253a │ │ │ │ + blx 0xff69265c │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq fp, r4, r8, asr r4 │ │ │ │ + addeq fp, r4, r4, lsr r3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2b964 │ │ │ │ + bl 0xfec2ba88 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x4047b0 │ │ │ │ + bl 0x4048d4 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmppvc r4, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3dcf98 │ │ │ │ + bl 0x3dd0bc │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0x1012592 │ │ │ │ + blx 0xfeb926b4 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq fp, r4, r0, lsl #8 │ │ │ │ + ldrdeq fp, [r4], ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2b9bc │ │ │ │ + bl 0xfec2bae0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x404808 │ │ │ │ + bl 0x40492c │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ mvnmi pc, r3, asr #12 │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3dcff0 │ │ │ │ + bl 0x3dd114 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0x5125ea │ │ │ │ + blx 0x209270c │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq fp, r4, r8, lsr #7 │ │ │ │ + addeq fp, r4, r4, lsl #5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2ba14 │ │ │ │ + bl 0xfec2bb38 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x404860 │ │ │ │ + bl 0x404984 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmppmi ip, r3, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3dd048 │ │ │ │ + bl 0x3dd16c │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xffa12640 │ │ │ │ + blx 0x1592764 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq fp, r4, r0, asr r3 │ │ │ │ + addeq fp, r4, ip, lsr #4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2ba6c │ │ │ │ + bl 0xfec2bb90 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x4048b8 │ │ │ │ + bl 0x4049dc │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ orrsne pc, r0, r1, asr #4 │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3dd0a0 │ │ │ │ + bl 0x3dd1c4 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xfef12698 │ │ │ │ + blx 0xa927bc │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - strdeq fp, [r4], r8 │ │ │ │ + ldrdeq fp, [r4], r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2bac4 │ │ │ │ + bl 0xfec2bbe8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x404910 │ │ │ │ + bl 0x404a34 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ orreq pc, r8, r1, asr #4 │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3dd0f8 │ │ │ │ + bl 0x3dd21c │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xfe4126f0 │ │ │ │ + @ instruction: 0xf9faf77c │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq fp, r4, r0, lsr #5 │ │ │ │ + addeq fp, r4, ip, ror r1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2bb1c │ │ │ │ + bl 0xfec2bc40 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x404968 │ │ │ │ + bl 0x404a8c │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ tstpne ip, r1, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3dd150 │ │ │ │ + bl 0x3dd274 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0x1912748 │ │ │ │ + @ instruction: 0xf9cef77c │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq fp, r4, r8, asr #4 │ │ │ │ + addeq fp, r4, r4, lsr #2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2bb74 │ │ │ │ + bl 0xfec2bc98 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x4049c0 │ │ │ │ + bl 0x404ae4 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ tstpeq r4, r1, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3dd1a8 │ │ │ │ + bl 0x3dd2cc │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xe127a0 │ │ │ │ + @ instruction: 0xf9a2f77c │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - strdeq fp, [r4], r0 │ │ │ │ + addeq fp, r4, ip, asr #1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2bbcc │ │ │ │ + bl 0xfec2bcf0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x404a18 │ │ │ │ + bl 0x404b3c │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ biceq pc, ip, r0, asr #12 │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3dd200 │ │ │ │ + bl 0x3dd324 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0x3127f8 │ │ │ │ + @ instruction: 0xf976f77c │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - umulleq fp, r4, r8, r1 │ │ │ │ + addeq fp, r4, r4, ror r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2bc24 │ │ │ │ + bl 0xfec2bd48 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x404a70 │ │ │ │ + bl 0x404b94 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmppne r0, r0, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3dd258 │ │ │ │ + bl 0x3dd37c │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf9dcf77c │ │ │ │ + @ instruction: 0xf94af77c │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq fp, r4, r0, asr #2 │ │ │ │ + addeq fp, r4, ip, lsl r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2bc7c │ │ │ │ + bl 0xfec2bda0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x404ac8 │ │ │ │ + bl 0x404bec │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmppvc r0, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3dd2b0 │ │ │ │ + bl 0x3dd3d4 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf9b0f77c │ │ │ │ + @ instruction: 0xf91ef77c │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq fp, r4, r8, ror #1 │ │ │ │ + addeq sl, r4, r4, asr #31 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2bcd4 │ │ │ │ + bl 0xfec2bdf8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x404b20 │ │ │ │ + bl 0x404c44 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ bicvc pc, r4, r0, asr #4 │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3dd308 │ │ │ │ + bl 0x3dd42c │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf984f77c │ │ │ │ + @ instruction: 0xf8f2f77c │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - umulleq fp, r4, r0, r0 │ │ │ │ + addeq sl, r4, ip, ror #30 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2bd2c │ │ │ │ + bl 0xfec2be50 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x404b78 │ │ │ │ + bl 0x404c9c │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ @ instruction: 0x51b4f240 │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3dd360 │ │ │ │ + bl 0x3dd484 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf958f77c │ │ │ │ + @ instruction: 0xf8c6f77c │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq fp, r4, r8, lsr r0 │ │ │ │ + addeq sl, r4, r4, lsl pc │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2bd84 │ │ │ │ + bl 0xfec2bea8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x404bd0 │ │ │ │ + bl 0x404cf4 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ teqpvs r8, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3dd3b8 │ │ │ │ + bl 0x3dd4dc │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf92cf77c │ │ │ │ + @ instruction: 0xf89af77c │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq sl, r4, r0, ror #31 │ │ │ │ + @ instruction: 0x0084aebc │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2bddc │ │ │ │ + bl 0xfec2bf00 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x404c28 │ │ │ │ + bl 0x404d4c │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ msrmi R8_fiq, r0 │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3dd410 │ │ │ │ + bl 0x3dd534 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf900f77c │ │ │ │ + @ instruction: 0xf86ef77c │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq sl, r4, r8, lsl #31 │ │ │ │ + addeq sl, r4, r4, ror #28 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2be34 │ │ │ │ + bl 0xfec2bf58 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x404c80 │ │ │ │ + bl 0x404da4 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ @ instruction: 0x41acf240 │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3dd468 │ │ │ │ + bl 0x3dd58c │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf8d4f77c │ │ │ │ + @ instruction: 0xf842f77c │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq sl, r4, r0, lsr pc │ │ │ │ + addeq sl, r4, ip, lsl #28 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2be8c │ │ │ │ + bl 0xfec2bfb0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x404cd8 │ │ │ │ + bl 0x404dfc │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ orrscs pc, ip, r0, asr #4 │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3dd4c0 │ │ │ │ + bl 0x3dd5e4 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf8a8f77c │ │ │ │ + @ instruction: 0xf816f77c │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - ldrdeq sl, [r4], r8 │ │ │ │ + @ instruction: 0x0084adb4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2bee4 │ │ │ │ + bl 0xfec2c008 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x404d30 │ │ │ │ + bl 0x404e54 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ msrcc R8_usr, r0 │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3dd518 │ │ │ │ + bl 0x3dd63c │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf87cf77c │ │ │ │ + @ instruction: 0xffeaf77b │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq sl, r4, r0, lsl #29 │ │ │ │ + addeq sl, r4, ip, asr sp │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2bf3c │ │ │ │ + bl 0xfec2c060 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x404d88 │ │ │ │ + bl 0x404eac │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ mvnsvs pc, r0, asr #12 │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3dd570 │ │ │ │ + bl 0x3dd694 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf850f77c │ │ │ │ + @ instruction: 0xffbef77b │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq sl, r4, r8, lsr #28 │ │ │ │ + addeq sl, r4, r4, lsl #26 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2bf94 │ │ │ │ + bl 0xfec2c0b8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x404de0 │ │ │ │ + bl 0x404f04 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ orrvc pc, r0, r0, asr #12 │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3dd5c8 │ │ │ │ + bl 0x3dd6ec │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf824f77c │ │ │ │ + @ instruction: 0xff92f77b │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - ldrdeq sl, [r4], r0 │ │ │ │ + addeq sl, r4, ip, lsr #25 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2bfec │ │ │ │ + bl 0xfec2c110 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x404e38 │ │ │ │ + bl 0x404f5c │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ mvnspl pc, r0, asr #12 │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3dd620 │ │ │ │ + bl 0x3dd744 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xfff8f77b │ │ │ │ + @ instruction: 0xff66f77b │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq sl, r4, r8, ror sp │ │ │ │ + addeq sl, r4, r4, asr ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2c044 │ │ │ │ + bl 0xfec2c168 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x404e90 │ │ │ │ + bl 0x404fb4 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmnpvs r8, r0, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3dd678 │ │ │ │ + bl 0x3dd79c │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xffccf77b │ │ │ │ + @ instruction: 0xff3af77b │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq sl, r4, r0, lsr #26 │ │ │ │ + strdeq sl, [r4], ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2c09c │ │ │ │ + bl 0xfec2c1c0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x404ee8 │ │ │ │ + bl 0x40500c │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ mvnmi pc, r0, asr #12 │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3dd6d0 │ │ │ │ + bl 0x3dd7f4 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xffa0f77b │ │ │ │ + @ instruction: 0xff0ef77b │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq sl, r4, r8, asr #25 │ │ │ │ + addeq sl, r4, r4, lsr #23 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2c0f4 │ │ │ │ + bl 0xfec2c218 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x404f40 │ │ │ │ + bl 0x405064 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmnppl r0, r0, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3dd728 │ │ │ │ + bl 0x3dd84c │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xff74f77b │ │ │ │ + mcr2 7, 7, pc, cr2, cr11, {3} @ │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq sl, r4, r0, ror ip │ │ │ │ + addeq sl, r4, ip, asr #22 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2c14c │ │ │ │ + bl 0xfec2c270 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x404f98 │ │ │ │ + bl 0x4050bc │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ bicscs pc, ip, r0, asr #12 │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3dd780 │ │ │ │ + bl 0x3dd8a4 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xff48f77b │ │ │ │ + mrc2 7, 5, pc, cr6, cr11, {3} │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq sl, r4, r8, lsl ip │ │ │ │ + strdeq sl, [r4], r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2c1a4 │ │ │ │ + bl 0xfec2c2c8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x404ff0 │ │ │ │ + bl 0x405114 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ msrcc (UNDEF: 96), r0 │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3dd7d8 │ │ │ │ + bl 0x3dd8fc │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xff1cf77b │ │ │ │ + mcr2 7, 4, pc, cr10, cr11, {3} @ │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq sl, r4, r0, asr #23 │ │ │ │ + umulleq sl, r4, ip, sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2c1fc │ │ │ │ + bl 0xfec2c320 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x405048 │ │ │ │ + bl 0x40516c │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ msrmi (UNDEF: 100), r1 │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3dd830 │ │ │ │ + bl 0x3dd954 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - mrc2 7, 7, pc, cr0, cr11, {3} │ │ │ │ + mrc2 7, 2, pc, cr14, cr11, {3} │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq sl, r4, r8, ror #22 │ │ │ │ + addeq sl, r4, r4, asr #20 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2c254 │ │ │ │ + bl 0xfec2c378 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x4050a0 │ │ │ │ + bl 0x4051c4 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ mvnmi pc, r1, asr #12 │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3dd888 │ │ │ │ + bl 0x3dd9ac │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - mcr2 7, 6, pc, cr4, cr11, {3} @ │ │ │ │ + mrc2 7, 1, pc, cr2, cr11, {3} │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq sl, r4, r0, lsl fp │ │ │ │ + addeq sl, r4, ip, ror #19 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2c2ac │ │ │ │ + bl 0xfec2c3d0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x4050f8 │ │ │ │ + bl 0x40521c │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmppcc ip, r1, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3dd8e0 │ │ │ │ + bl 0x3dda04 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - mrc2 7, 4, pc, cr8, cr11, {3} │ │ │ │ + mcr2 7, 0, pc, cr6, cr11, {3} @ │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0x0084aab8 │ │ │ │ + umulleq sl, r4, r4, r9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2c304 │ │ │ │ + bl 0xfec2c428 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x405150 │ │ │ │ + bl 0x405274 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ mvncc pc, r1, asr #12 │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3dd938 │ │ │ │ + bl 0x3dda5c │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - mcr2 7, 3, pc, cr12, cr11, {3} @ │ │ │ │ + ldc2l 7, cr15, [sl, #492] @ 0x1ec │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq sl, r4, r0, ror #20 │ │ │ │ + addeq sl, r4, ip, lsr r9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2c35c │ │ │ │ + bl 0xfec2c480 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x4051a8 │ │ │ │ + bl 0x4052cc │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmppcs r4, r1, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3dd990 │ │ │ │ + bl 0x3ddab4 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - mcr2 7, 2, pc, cr0, cr11, {3} @ │ │ │ │ + stc2 7, cr15, [lr, #492]! @ 0x1ec │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq sl, r4, r8, lsl #20 │ │ │ │ + addeq sl, r4, r4, ror #17 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2c3b4 │ │ │ │ + bl 0xfec2c4d8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x405200 │ │ │ │ + bl 0x405324 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ bicscs pc, r8, r1, asr #12 │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3dd9e8 │ │ │ │ + bl 0x3ddb0c │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - mrc2 7, 0, pc, cr4, cr11, {3} │ │ │ │ + stc2 7, cr15, [r2, #492] @ 0x1ec │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0x0084a9b0 │ │ │ │ + addeq sl, r4, ip, lsl #17 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2c40c │ │ │ │ + bl 0xfec2c530 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x405258 │ │ │ │ + bl 0x40537c │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmppne ip, r1, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3dda40 │ │ │ │ + bl 0x3ddb64 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - stc2l 7, cr15, [r8, #492]! @ 0x1ec │ │ │ │ + ldc2l 7, cr15, [r6, #-492] @ 0xfffffe14 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq sl, r4, r8, asr r9 │ │ │ │ + addeq sl, r4, r4, lsr r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2c464 │ │ │ │ + bl 0xfec2c588 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x4052b0 │ │ │ │ + bl 0x4053d4 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ bicsne pc, r0, r1, asr #12 │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3dda98 │ │ │ │ + bl 0x3ddbbc │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - ldc2 7, cr15, [ip, #492]! @ 0x1ec │ │ │ │ + stc2 7, cr15, [sl, #-492]! @ 0xfffffe14 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq sl, r4, r0, lsl #18 │ │ │ │ + ldrdeq sl, [r4], ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2c4bc │ │ │ │ + bl 0xfec2c5e0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x405308 │ │ │ │ + bl 0x40542c │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ bicsvs pc, r0, fp, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3ddaf0 │ │ │ │ + bl 0x3ddc14 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - ldc2 7, cr15, [r0, #492] @ 0x1ec │ │ │ │ + ldc2l 7, cr15, [lr], #492 @ 0x1ec │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq sl, r4, r8, lsr #17 │ │ │ │ + addeq sl, r4, r4, lsl #15 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2c514 │ │ │ │ + bl 0xfec2c638 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x405360 │ │ │ │ + bl 0x405484 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmppvs ip, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3ddb48 │ │ │ │ + bl 0x3ddc6c │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - stc2l 7, cr15, [r4, #-492]! @ 0xfffffe14 │ │ │ │ + ldc2l 7, cr15, [r2], {123} @ 0x7b │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq sl, r4, r0, asr r8 │ │ │ │ + addeq sl, r4, ip, lsr #14 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2c56c │ │ │ │ + bl 0xfec2c690 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ addlt ip, r4, ip, asr #32 │ │ │ │ cdp 6, 1, cr4, cr13, cr12, {0} │ │ │ │ ldrbtmi r1, [ip], #3952 @ 0xf70 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r1, asr r8 @ │ │ │ │ - bl 0x3fb7a4 │ │ │ │ - bl 0x3d8b98 │ │ │ │ + bl 0x3fb8c8 │ │ │ │ + bl 0x3d8cbc │ │ │ │ strbtmi r0, [r1], #-512 @ 0xfffffe00 │ │ │ │ - bl 0x3f97a0 │ │ │ │ + bl 0x3f98c4 │ │ │ │ stmib sp, {r0, r1, r8}^ │ │ │ │ @ instruction: 0xf645e100 │ │ │ │ vsra.s64 q10, q4, #64 │ │ │ │ - bl 0x1d59fc │ │ │ │ + bl 0x1d5b20 │ │ │ │ stmdavs r8, {r2, r3, r8, r9} │ │ │ │ - ldc2 7, cr15, [r4, #-492]! @ 0xfffffe14 │ │ │ │ + stc2 7, cr15, [r2], #492 @ 0x1ec │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - strdeq sl, [r4], r6 │ │ │ │ + ldrdeq sl, [r4], r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2c5cc │ │ │ │ + bl 0xfec2c6f0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ addlt ip, r4, ip, asr #32 │ │ │ │ cdp 6, 1, cr4, cr13, cr12, {0} │ │ │ │ ldrbtmi r1, [ip], #3952 @ 0xf70 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r1, asr r8 @ │ │ │ │ - bl 0x3fb804 │ │ │ │ - bl 0x3d8bf8 │ │ │ │ + bl 0x3fb928 │ │ │ │ + bl 0x3d8d1c │ │ │ │ strbtmi r0, [r1], #-512 @ 0xfffffe00 │ │ │ │ - bl 0x3f9800 │ │ │ │ + bl 0x3f9924 │ │ │ │ stmib sp, {r0, r1, r8}^ │ │ │ │ @ instruction: 0xf645e100 │ │ │ │ vmla.f d22, d16, d0[6] │ │ │ │ - bl 0x1d5a5c │ │ │ │ + bl 0x1d5b80 │ │ │ │ stmdavs r8, {r2, r3, r8, r9} │ │ │ │ - stc2 7, cr15, [r4, #-492] @ 0xfffffe14 │ │ │ │ + ldc2l 7, cr15, [r2], #-492 @ 0xfffffe14 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - umulleq sl, r4, r6, r7 │ │ │ │ + addeq sl, r4, r2, ror r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2c62c │ │ │ │ + bl 0xfec2c750 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ addlt ip, r4, ip, asr #32 │ │ │ │ cdp 6, 1, cr4, cr13, cr12, {0} │ │ │ │ ldrbtmi r1, [ip], #3952 @ 0xf70 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r1, asr r8 @ │ │ │ │ - bl 0x3fb864 │ │ │ │ - bl 0x3d8c58 │ │ │ │ + bl 0x3fb988 │ │ │ │ + bl 0x3d8d7c │ │ │ │ strbtmi r0, [r1], #-512 @ 0xfffffe00 │ │ │ │ - bl 0x3f9860 │ │ │ │ + bl 0x3f9984 │ │ │ │ stmib sp, {r0, r1, r8}^ │ │ │ │ @ instruction: 0xf645e100 │ │ │ │ vorr.i32 q10, #4 @ 0x00000004 │ │ │ │ - bl 0x1d5abc │ │ │ │ + bl 0x1d5be0 │ │ │ │ stmdavs r8, {r2, r3, r8, r9} │ │ │ │ - ldc2l 7, cr15, [r4], {123} @ 0x7b │ │ │ │ + mcrr2 7, 7, pc, r2, cr11 @ │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - addeq sl, r4, r6, lsr r7 │ │ │ │ + addeq sl, r4, r2, lsl r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2c68c │ │ │ │ + bl 0xfec2c7b0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ addlt ip, r4, ip, asr #32 │ │ │ │ cdp 6, 1, cr4, cr13, cr12, {0} │ │ │ │ ldrbtmi r1, [ip], #3952 @ 0xf70 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r1, asr r8 @ │ │ │ │ - bl 0x3fb8c4 │ │ │ │ - bl 0x3d8cb8 │ │ │ │ + bl 0x3fb9e8 │ │ │ │ + bl 0x3d8ddc │ │ │ │ strbtmi r0, [r1], #-512 @ 0xfffffe00 │ │ │ │ - bl 0x3f98c0 │ │ │ │ + bl 0x3f99e4 │ │ │ │ stmib sp, {r0, r1, r8}^ │ │ │ │ @ instruction: 0xf645e100 │ │ │ │ vmla.f d22, d0, d0[5] │ │ │ │ - bl 0x1d5b1c │ │ │ │ + bl 0x1d5c40 │ │ │ │ stmdavs r8, {r2, r3, r8, r9} │ │ │ │ - stc2 7, cr15, [r4], #492 @ 0x1ec │ │ │ │ + ldc2 7, cr15, [r2], {123} @ 0x7b │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - ldrdeq sl, [r4], r6 │ │ │ │ + @ instruction: 0x0084a5b2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2c6ec │ │ │ │ + bl 0xfec2c810 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x405538 │ │ │ │ + bl 0x40565c │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ @ instruction: 0x61b8f241 │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3ddd20 │ │ │ │ + bl 0x3dde44 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - ldc2l 7, cr15, [r8], #-492 @ 0xfffffe14 │ │ │ │ + blx 0xffa9343a │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq sl, r4, r8, ror r6 │ │ │ │ + addeq sl, r4, r4, asr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2c744 │ │ │ │ + bl 0xfec2c868 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x405590 │ │ │ │ + bl 0x4056b4 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ asrspl pc, r1, #4 @ │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3ddd78 │ │ │ │ + bl 0x3dde9c │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - mcrr2 7, 7, pc, ip, cr11 @ │ │ │ │ + blx 0xfef93492 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq sl, r4, r0, lsr #12 │ │ │ │ + strdeq sl, [r4], ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2c79c │ │ │ │ + bl 0xfec2c8c0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x4055e8 │ │ │ │ + bl 0x40570c │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ biceq pc, r8, r1, asr #12 │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3dddd0 │ │ │ │ + bl 0x3ddef4 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - stc2 7, cr15, [r0], #-492 @ 0xfffffe14 │ │ │ │ + blx 0xfe4934ea │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq sl, r4, r8, asr #11 │ │ │ │ + addeq sl, r4, r4, lsr #9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2c7f4 │ │ │ │ + bl 0xfec2c918 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x405640 │ │ │ │ + bl 0x405764 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ bicvc pc, r0, r1, asr #4 │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3dde28 │ │ │ │ + bl 0x3ddf4c │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xffe1341e │ │ │ │ + blx 0x1993542 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq sl, r4, r0, ror r5 │ │ │ │ + addeq sl, r4, ip, asr #8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2c84c │ │ │ │ + bl 0xfec2c970 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x405698 │ │ │ │ + bl 0x4057bc │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ teqpvs r4, r1, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3dde80 │ │ │ │ + bl 0x3ddfa4 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xff313476 │ │ │ │ + blx 0xe9359a │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq sl, r4, r8, lsl r5 │ │ │ │ + strdeq sl, [r4], r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2c8a4 │ │ │ │ + bl 0xfec2c9c8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x4056f0 │ │ │ │ + bl 0x405814 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ msrpl R12_fiq, r1 │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3dded8 │ │ │ │ + bl 0x3ddffc │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xfe8134ce │ │ │ │ + blx 0x3935f2 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq sl, r4, r0, asr #9 │ │ │ │ + umulleq sl, r4, ip, r3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2c8fc │ │ │ │ + bl 0xfec2ca20 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x405748 │ │ │ │ + bl 0x40586c │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmppeq r4, r1, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3ddf30 │ │ │ │ + bl 0x3de054 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0x1d13526 │ │ │ │ + blx 0xff893648 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq sl, r4, r8, ror #8 │ │ │ │ + addeq sl, r4, r4, asr #6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2c954 │ │ │ │ + bl 0xfec2ca78 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x4057a0 │ │ │ │ + bl 0x4058c4 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ teqpvc ip, r1, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3ddf88 │ │ │ │ + bl 0x3de0ac │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0x121357e │ │ │ │ + blx 0xfed936a0 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq sl, r4, r0, lsl r4 │ │ │ │ + addeq sl, r4, ip, ror #5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2c9ac │ │ │ │ + bl 0xfec2cad0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ vrhadd.s8 d25, d0, d0 │ │ │ │ vaddw.s8 q8, q8, d12 │ │ │ │ strbtmi r0, [r0], #-405 @ 0xfffffe6b │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ - bl 0x3f97ec │ │ │ │ + bl 0x3f9910 │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ - bl 0x20d7ec │ │ │ │ + bl 0x20d910 │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ @ instruction: 0xf77b6808 │ │ │ │ - andlt pc, r4, r3, asr #22 │ │ │ │ + @ instruction: 0xb004fab1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - @ instruction: 0x0084a3b6 │ │ │ │ + umulleq sl, r4, r2, r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2ca10 │ │ │ │ + bl 0xfec2cb34 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ vrhadd.s8 d25, d0, d0 │ │ │ │ vorr.i32 d17, #0 @ 0x00000000 │ │ │ │ strbtmi r0, [r0], #-405 @ 0xfffffe6b │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ - bl 0x3f9850 │ │ │ │ + bl 0x3f9974 │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ - bl 0x20d850 │ │ │ │ + bl 0x20d974 │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ @ instruction: 0xf77b6808 │ │ │ │ - andlt pc, r4, r1, lsl fp @ │ │ │ │ + andlt pc, r4, pc, ror sl @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - addeq sl, r4, r2, asr r3 │ │ │ │ + addeq sl, r4, lr, lsr #4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2ca74 │ │ │ │ + bl 0xfec2cb98 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf64f9100 │ │ │ │ vsra.s64 , q12, #64 │ │ │ │ strbtmi r0, [r0], #-404 @ 0xfffffe6c │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ - bl 0x3f98b4 │ │ │ │ + bl 0x3f99d8 │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ - bl 0x20d8b4 │ │ │ │ + bl 0x20d9d8 │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ @ instruction: 0xf77b6808 │ │ │ │ - ldrdlt pc, [r4], -pc @ │ │ │ │ + andlt pc, r4, sp, asr #20 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - addeq sl, r4, lr, ror #5 │ │ │ │ + addeq sl, r4, sl, asr #3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2cad8 │ │ │ │ + bl 0xfec2cbfc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf64f9100 │ │ │ │ vbic.i32 q11, #12 @ 0x0000000c │ │ │ │ strbtmi r0, [r0], #-404 @ 0xfffffe6c │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ - bl 0x3f9918 │ │ │ │ + bl 0x3f9a3c │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ - bl 0x20d918 │ │ │ │ + bl 0x20da3c │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ @ instruction: 0xf77b6808 │ │ │ │ - andlt pc, r4, sp, lsr #21 │ │ │ │ + andlt pc, r4, fp, lsl sl @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - addeq sl, r4, sl, lsl #5 │ │ │ │ + addeq sl, r4, r6, ror #2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2cb3c │ │ │ │ + bl 0xfec2cc60 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ vrhadd.s8 d25, d15, d0 │ │ │ │ vmla.f d22, d16, d0[0] │ │ │ │ strbtmi r0, [r0], #-404 @ 0xfffffe6c │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ - bl 0x3f997c │ │ │ │ + bl 0x3f9aa0 │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ - bl 0x20d97c │ │ │ │ + bl 0x20daa0 │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ @ instruction: 0xf77b6808 │ │ │ │ - andlt pc, r4, fp, ror sl @ │ │ │ │ + andlt pc, r4, r9, ror #19 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - addeq sl, r4, r6, lsr #4 │ │ │ │ + addeq sl, r4, r2, lsl #2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2cba0 │ │ │ │ + bl 0xfec2ccc4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ vrhadd.s8 d25, d15, d0 │ │ │ │ vmla.f d23, d0, d0[1] │ │ │ │ strbtmi r0, [r0], #-404 @ 0xfffffe6c │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ - bl 0x3f99e0 │ │ │ │ + bl 0x3f9b04 │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ - bl 0x20d9e0 │ │ │ │ + bl 0x20db04 │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ @ instruction: 0xf77b6808 │ │ │ │ - andlt pc, r4, r9, asr #20 │ │ │ │ + @ instruction: 0xb004f9b7 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - addeq sl, r4, r2, asr #3 │ │ │ │ + umulleq sl, r4, lr, r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2cc04 │ │ │ │ + bl 0xfec2cd28 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf64e9100 │ │ │ │ vaddw.s8 , q0, d4 │ │ │ │ strbtmi r0, [r0], #-404 @ 0xfffffe6c │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ - bl 0x3f9a44 │ │ │ │ + bl 0x3f9b68 │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ - bl 0x20da44 │ │ │ │ + bl 0x20db68 │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ @ instruction: 0xf77b6808 │ │ │ │ - andlt pc, r4, r7, lsl sl @ │ │ │ │ + andlt pc, r4, r5, lsl #19 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - addeq sl, r4, lr, asr r1 │ │ │ │ + addeq sl, r4, sl, lsr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2cc68 │ │ │ │ + bl 0xfec2cd8c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf64e9100 │ │ │ │ vaddw.s8 , q8, d8 │ │ │ │ strbtmi r0, [r0], #-404 @ 0xfffffe6c │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ - bl 0x3f9aa8 │ │ │ │ + bl 0x3f9bcc │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ - bl 0x20daa8 │ │ │ │ + bl 0x20dbcc │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ @ instruction: 0xf77b6808 │ │ │ │ - andlt pc, r4, r5, ror #19 │ │ │ │ + andlt pc, r4, r3, asr r9 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - strdeq sl, [r4], sl @ │ │ │ │ + ldrdeq r9, [r4], r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2cccc │ │ │ │ + bl 0xfec2cdf0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf64e9100 │ │ │ │ vbic.i32 , #8 @ 0x00000008 │ │ │ │ strbtmi r0, [r0], #-404 @ 0xfffffe6c │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ - bl 0x3f9b0c │ │ │ │ + bl 0x3f9c30 │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ - bl 0x20db0c │ │ │ │ + bl 0x20dc30 │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ @ instruction: 0xf77b6808 │ │ │ │ - @ instruction: 0xb004f9b3 │ │ │ │ + andlt pc, r4, r1, lsr #18 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - umulleq sl, r4, r6, r0 │ │ │ │ + addeq r9, r4, r2, ror pc │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2cd30 │ │ │ │ + bl 0xfec2ce54 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf64e9100 │ │ │ │ vsra.s64 , q14, #64 │ │ │ │ strbtmi r0, [r0], #-404 @ 0xfffffe6c │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ - bl 0x3f9b70 │ │ │ │ + bl 0x3f9c94 │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ - bl 0x20db70 │ │ │ │ + bl 0x20dc94 │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ @ instruction: 0xf77b6808 │ │ │ │ - andlt pc, r4, r1, lsl #19 │ │ │ │ + andlt pc, r4, pc, ror #17 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - addeq sl, r4, r2, lsr r0 │ │ │ │ + addeq r9, r4, lr, lsl #30 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2cd94 │ │ │ │ + bl 0xfec2ceb8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf6479100 │ │ │ │ vorr.i32 d22, #8 @ 0x00000008 │ │ │ │ strbtmi r0, [r0], #-404 @ 0xfffffe6c │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ - bl 0x3f9bd4 │ │ │ │ + bl 0x3f9cf8 │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ - bl 0x20dbd4 │ │ │ │ + bl 0x20dcf8 │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ @ instruction: 0xf77b6808 │ │ │ │ - andlt pc, r4, pc, asr #18 │ │ │ │ + @ instruction: 0xb004f8bd │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - addeq r9, r4, lr, asr #31 │ │ │ │ + addeq r9, r4, sl, lsr #29 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2cdf8 │ │ │ │ + bl 0xfec2cf1c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf6479100 │ │ │ │ vsra.s64 d22, d12, #64 │ │ │ │ strbtmi r0, [r0], #-404 @ 0xfffffe6c │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ - bl 0x3f9c38 │ │ │ │ + bl 0x3f9d5c │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ - bl 0x20dc38 │ │ │ │ + bl 0x20dd5c │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ @ instruction: 0xf77b6808 │ │ │ │ - andlt pc, r4, sp, lsl r9 @ │ │ │ │ + andlt pc, r4, fp, lsl #17 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - addeq r9, r4, sl, ror #30 │ │ │ │ + addeq r9, r4, r6, asr #28 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2ce5c │ │ │ │ + bl 0xfec2cf80 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf64f9100 │ │ │ │ vsra.s64 , q4, #64 │ │ │ │ strbtmi r0, [r0], #-404 @ 0xfffffe6c │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ - bl 0x3f9c9c │ │ │ │ + bl 0x3f9dc0 │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ - bl 0x20dc9c │ │ │ │ + bl 0x20ddc0 │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ @ instruction: 0xf77b6808 │ │ │ │ - andlt pc, r4, fp, ror #17 │ │ │ │ + andlt pc, r4, r9, asr r8 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - addeq r9, r4, r6, lsl #30 │ │ │ │ + addeq r9, r4, r2, ror #27 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2cec0 │ │ │ │ + bl 0xfec2cfe4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf64f9100 │ │ │ │ vorr.i32 q9, #12 @ 0x0000000c │ │ │ │ strbtmi r0, [r0], #-404 @ 0xfffffe6c │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ - bl 0x3f9d00 │ │ │ │ + bl 0x3f9e24 │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ - bl 0x20dd00 │ │ │ │ + bl 0x20de24 │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ @ instruction: 0xf77b6808 │ │ │ │ - @ instruction: 0xb004f8b9 │ │ │ │ + andlt pc, r4, r7, lsr #16 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - addeq r9, r4, r2, lsr #29 │ │ │ │ + addeq r9, r4, lr, ror sp │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2cf24 │ │ │ │ + bl 0xfec2d048 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ vrhadd.s8 d25, d15, d0 │ │ │ │ vbic.i32 d21, #4 @ 0x00000004 │ │ │ │ strbtmi r0, [r0], #-404 @ 0xfffffe6c │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ - bl 0x3f9d64 │ │ │ │ + bl 0x3f9e88 │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ - bl 0x20dd64 │ │ │ │ + bl 0x20de88 │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ - @ instruction: 0xf77b6808 │ │ │ │ - andlt pc, r4, r7, lsl #17 │ │ │ │ + @ instruction: 0xf77a6808 │ │ │ │ + strdlt pc, [r4], -r5 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - addeq r9, r4, lr, lsr lr │ │ │ │ + addeq r9, r4, sl, lsl sp │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2cf88 │ │ │ │ + bl 0xfec2d0ac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ vrhadd.s8 d25, d15, d0 │ │ │ │ vsra.s64 d21, d24, #64 │ │ │ │ strbtmi r0, [r0], #-404 @ 0xfffffe6c │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ - bl 0x3f9dc8 │ │ │ │ + bl 0x3f9eec │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ - bl 0x20ddc8 │ │ │ │ + bl 0x20deec │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ - @ instruction: 0xf77b6808 │ │ │ │ - andlt pc, r4, r5, asr r8 @ │ │ │ │ + @ instruction: 0xf77a6808 │ │ │ │ + andlt pc, r4, r3, asr #31 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - ldrdeq r9, [r4], sl │ │ │ │ + @ instruction: 0x00849cb6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2cfec │ │ │ │ + bl 0xfec2d110 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ vrhadd.s8 d25, d15, d0 │ │ │ │ vaddw.s8 , q8, d24 │ │ │ │ strbtmi r0, [r0], #-404 @ 0xfffffe6c │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ - bl 0x3f9e2c │ │ │ │ + bl 0x3f9f50 │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ - bl 0x20de2c │ │ │ │ + bl 0x20df50 │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ - @ instruction: 0xf77b6808 │ │ │ │ - andlt pc, r4, r3, lsr #16 │ │ │ │ + @ instruction: 0xf77a6808 │ │ │ │ + mullt r4, r1, pc @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - addeq r9, r4, r6, ror sp │ │ │ │ + addeq r9, r4, r2, asr ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2d050 │ │ │ │ + bl 0xfec2d174 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ vrhadd.s8 d25, d15, d0 │ │ │ │ vaddw.s8 q10, q0, d28 │ │ │ │ strbtmi r0, [r0], #-404 @ 0xfffffe6c │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ - bl 0x3f9e90 │ │ │ │ + bl 0x3f9fb4 │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ - bl 0x20de90 │ │ │ │ + bl 0x20dfb4 │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ @ instruction: 0xf77a6808 │ │ │ │ - strdlt pc, [r4], -r1 │ │ │ │ + andlt pc, r4, pc, asr pc @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - addeq r9, r4, r2, lsl sp │ │ │ │ + addeq r9, r4, lr, ror #23 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2d0b4 │ │ │ │ + bl 0xfec2d1d8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf6479100 │ │ │ │ vaddw.s8 q10, q8, d12 │ │ │ │ strbtmi r0, [r0], #-404 @ 0xfffffe6c │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ - bl 0x3f9ef4 │ │ │ │ + bl 0x3fa018 │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ - bl 0x20def4 │ │ │ │ + bl 0x20e018 │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ @ instruction: 0xf77a6808 │ │ │ │ - @ instruction: 0xb004ffbf │ │ │ │ + andlt pc, r4, sp, lsr #30 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - addeq r9, r4, lr, lsr #25 │ │ │ │ + addeq r9, r4, sl, lsl #23 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2d118 │ │ │ │ + bl 0xfec2d23c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf6479100 │ │ │ │ vorr.i32 d21, #0 @ 0x00000000 │ │ │ │ strbtmi r0, [r0], #-404 @ 0xfffffe6c │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ - bl 0x3f9f58 │ │ │ │ + bl 0x3fa07c │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ - bl 0x20df58 │ │ │ │ + bl 0x20e07c │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ @ instruction: 0xf77a6808 │ │ │ │ - andlt pc, r4, sp, lsl #31 │ │ │ │ + strdlt pc, [r4], -fp │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - addeq r9, r4, sl, asr #24 │ │ │ │ + addeq r9, r4, r6, lsr #22 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2d17c │ │ │ │ + bl 0xfec2d2a0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf6479100 │ │ │ │ vaddw.s8 , q0, d0 │ │ │ │ strbtmi r0, [r0], #-404 @ 0xfffffe6c │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ - bl 0x3f9fbc │ │ │ │ + bl 0x3fa0e0 │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ - bl 0x20dfbc │ │ │ │ + bl 0x20e0e0 │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ @ instruction: 0xf77a6808 │ │ │ │ - andlt pc, r4, fp, asr pc @ │ │ │ │ + andlt pc, r4, r9, asr #29 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - addeq r9, r4, r6, ror #23 │ │ │ │ + addeq r9, r4, r2, asr #21 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2d1e0 │ │ │ │ + bl 0xfec2d304 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf6479100 │ │ │ │ vaddw.s8 , q8, d4 │ │ │ │ strbtmi r0, [r0], #-404 @ 0xfffffe6c │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ - bl 0x3fa020 │ │ │ │ + bl 0x3fa144 │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ - bl 0x20e020 │ │ │ │ + bl 0x20e144 │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ @ instruction: 0xf77a6808 │ │ │ │ - andlt pc, r4, r9, lsr #30 │ │ │ │ + mullt r4, r7, lr │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - addeq r9, r4, r2, lsl #23 │ │ │ │ + addeq r9, r4, lr, asr sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2d244 │ │ │ │ + bl 0xfec2d368 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ vrhadd.s8 d25, d14, d0 │ │ │ │ vsra.s64 d20, d20, #64 │ │ │ │ strbtmi r0, [r0], #-404 @ 0xfffffe6c │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ - bl 0x3fa084 │ │ │ │ + bl 0x3fa1a8 │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ - bl 0x20e084 │ │ │ │ + bl 0x20e1a8 │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ @ instruction: 0xf77a6808 │ │ │ │ - strdlt pc, [r4], -r7 │ │ │ │ + andlt pc, r4, r5, ror #28 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - addeq r9, r4, lr, lsl fp │ │ │ │ + strdeq r9, [r4], sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2d2a8 │ │ │ │ + bl 0xfec2d3cc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ vrhadd.s8 d25, d14, d0 │ │ │ │ vbic.i32 d21, #8 @ 0x00000008 │ │ │ │ strbtmi r0, [r0], #-404 @ 0xfffffe6c │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ - bl 0x3fa0e8 │ │ │ │ + bl 0x3fa20c │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ - bl 0x20e0e8 │ │ │ │ + bl 0x20e20c │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ @ instruction: 0xf77a6808 │ │ │ │ - andlt pc, r4, r5, asr #29 │ │ │ │ + andlt pc, r4, r3, lsr lr @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - @ instruction: 0x00849aba │ │ │ │ + umulleq r9, r4, r6, r9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2d30c │ │ │ │ + bl 0xfec2d430 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ vrhadd.s8 d25, d14, d0 │ │ │ │ vaddw.s8 q9, q8, d20 │ │ │ │ strbtmi r0, [r0], #-404 @ 0xfffffe6c │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ - bl 0x3fa14c │ │ │ │ + bl 0x3fa270 │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ - bl 0x20e14c │ │ │ │ + bl 0x20e270 │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ @ instruction: 0xf77a6808 │ │ │ │ - mullt r4, r3, lr │ │ │ │ + andlt pc, r4, r1, lsl #28 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - addeq r9, r4, r6, asr sl │ │ │ │ + addeq r9, r4, r2, lsr r9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2d370 │ │ │ │ + bl 0xfec2d494 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ vrhadd.s8 d25, d14, d0 │ │ │ │ vaddw.s8 , q0, d24 │ │ │ │ strbtmi r0, [r0], #-404 @ 0xfffffe6c │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ - bl 0x3fa1b0 │ │ │ │ + bl 0x3fa2d4 │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ - bl 0x20e1b0 │ │ │ │ + bl 0x20e2d4 │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ @ instruction: 0xf77a6808 │ │ │ │ - andlt pc, r4, r1, ror #28 │ │ │ │ + andlt pc, r4, pc, asr #27 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - strdeq r9, [r4], r2 │ │ │ │ + addeq r9, r4, lr, asr #17 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2d3d4 │ │ │ │ + bl 0xfec2d4f8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ vrhadd.s8 d25, d14, d0 │ │ │ │ vmla.f d22, d16, d0[1] │ │ │ │ strbtmi r0, [r0], #-404 @ 0xfffffe6c │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ - bl 0x3fa214 │ │ │ │ + bl 0x3fa338 │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ - bl 0x20e214 │ │ │ │ + bl 0x20e338 │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ @ instruction: 0xf77a6808 │ │ │ │ - andlt pc, r4, pc, lsr #28 │ │ │ │ + mullt r4, sp, sp │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - addeq r9, r4, lr, lsl #19 │ │ │ │ + addeq r9, r4, sl, ror #16 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2d438 │ │ │ │ + bl 0xfec2d55c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ vrhadd.s8 d25, d14, d0 │ │ │ │ vmla.f d23, d0, d0[2] │ │ │ │ strbtmi r0, [r0], #-404 @ 0xfffffe6c │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ - bl 0x3fa278 │ │ │ │ + bl 0x3fa39c │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ - bl 0x20e278 │ │ │ │ + bl 0x20e39c │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ @ instruction: 0xf77a6808 │ │ │ │ - strdlt pc, [r4], -sp │ │ │ │ + andlt pc, r4, fp, ror #26 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - addeq r9, r4, sl, lsr #18 │ │ │ │ + addeq r9, r4, r6, lsl #16 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2d49c │ │ │ │ + bl 0xfec2d5c0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ vrhadd.s8 d25, d14, d0 │ │ │ │ vsra.s64 d21, d28, #64 │ │ │ │ strbtmi r0, [r0], #-404 @ 0xfffffe6c │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ - bl 0x3fa2dc │ │ │ │ + bl 0x3fa400 │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ - bl 0x20e2dc │ │ │ │ + bl 0x20e400 │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ @ instruction: 0xf77a6808 │ │ │ │ - andlt pc, r4, fp, asr #27 │ │ │ │ + andlt pc, r4, r9, lsr sp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - addeq r9, r4, r6, asr #17 │ │ │ │ + addeq r9, r4, r2, lsr #15 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2d500 │ │ │ │ + bl 0xfec2d624 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ vrhadd.s8 d25, d14, d0 │ │ │ │ vmla.f d22, d0, d0[0] │ │ │ │ strbtmi r0, [r0], #-404 @ 0xfffffe6c │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ - bl 0x3fa340 │ │ │ │ + bl 0x3fa464 │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ - bl 0x20e340 │ │ │ │ + bl 0x20e464 │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ @ instruction: 0xf77a6808 │ │ │ │ - mullt r4, r9, sp │ │ │ │ + andlt pc, r4, r7, lsl #26 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - addeq r9, r4, r2, ror #16 │ │ │ │ + addeq r9, r4, lr, lsr r7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2d564 │ │ │ │ + bl 0xfec2d688 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf64e9100 │ │ │ │ vsra.s64 q8, q2, #64 │ │ │ │ strbtmi r0, [r0], #-404 @ 0xfffffe6c │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ - bl 0x3fa3a4 │ │ │ │ + bl 0x3fa4c8 │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ - bl 0x20e3a4 │ │ │ │ + bl 0x20e4c8 │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ @ instruction: 0xf77a6808 │ │ │ │ - andlt pc, r4, r7, ror #26 │ │ │ │ + ldrdlt pc, [r4], -r5 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - strdeq r9, [r4], lr │ │ │ │ + ldrdeq r9, [r4], sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2d5c8 │ │ │ │ + bl 0xfec2d6ec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf64e9100 │ │ │ │ vorr.i32 , #8 @ 0x00000008 │ │ │ │ strbtmi r0, [r0], #-404 @ 0xfffffe6c │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ - bl 0x3fa408 │ │ │ │ + bl 0x3fa52c │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ - bl 0x20e408 │ │ │ │ + bl 0x20e52c │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ @ instruction: 0xf77a6808 │ │ │ │ - andlt pc, r4, r5, lsr sp @ │ │ │ │ + andlt pc, r4, r3, lsr #25 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - umulleq r9, r4, sl, r7 │ │ │ │ + addeq r9, r4, r6, ror r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2d62c │ │ │ │ + bl 0xfec2d750 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ vrhadd.s8 d25, d14, d0 │ │ │ │ vmla.f d23, d16, d0[3] │ │ │ │ strbtmi r0, [r0], #-404 @ 0xfffffe6c │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ - bl 0x3fa46c │ │ │ │ + bl 0x3fa590 │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ - bl 0x20e46c │ │ │ │ + bl 0x20e590 │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ @ instruction: 0xf77a6808 │ │ │ │ - andlt pc, r4, r3, lsl #26 │ │ │ │ + andlt pc, r4, r1, ror ip @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - addeq r9, r4, r6, lsr r7 │ │ │ │ + addeq r9, r4, r2, lsl r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2d690 │ │ │ │ + bl 0xfec2d7b4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf64e9100 │ │ │ │ vorr.i32 q8, #0 @ 0x00000000 │ │ │ │ strbtmi r0, [r0], #-404 @ 0xfffffe6c │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ - bl 0x3fa4d0 │ │ │ │ + bl 0x3fa5f4 │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ - bl 0x20e4d0 │ │ │ │ + bl 0x20e5f4 │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ @ instruction: 0xf77a6808 │ │ │ │ - ldrdlt pc, [r4], -r1 │ │ │ │ + andlt pc, r4, pc, lsr ip @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - ldrdeq r9, [r4], r2 │ │ │ │ + addeq r9, r4, lr, lsr #11 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2d6f4 │ │ │ │ + bl 0xfec2d818 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf64f9100 │ │ │ │ vmla.f d19, d0, d0[5] │ │ │ │ strbtmi r0, [r0], #-404 @ 0xfffffe6c │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ - bl 0x3fa534 │ │ │ │ + bl 0x3fa658 │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ - bl 0x20e534 │ │ │ │ + bl 0x20e658 │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ @ instruction: 0xf77a6808 │ │ │ │ - mullt r4, pc, ip @ │ │ │ │ + andlt pc, r4, sp, lsl #24 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - addeq r9, r4, lr, ror #12 │ │ │ │ + addeq r9, r4, sl, asr #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2d758 │ │ │ │ + bl 0xfec2d87c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf64f9100 │ │ │ │ vmla.f d19, d16, d0[6] │ │ │ │ strbtmi r0, [r0], #-404 @ 0xfffffe6c │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ - bl 0x3fa598 │ │ │ │ + bl 0x3fa6bc │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ - bl 0x20e598 │ │ │ │ + bl 0x20e6bc │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ @ instruction: 0xf77a6808 │ │ │ │ - andlt pc, r4, sp, ror #24 │ │ │ │ + ldrdlt pc, [r4], -fp │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - addeq r9, r4, sl, lsl #12 │ │ │ │ + addeq r9, r4, r6, ror #9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2d7bc │ │ │ │ + bl 0xfec2d8e0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ vrhadd.s8 d25, d15, d0 │ │ │ │ vorr.i32 d18, #12 @ 0x0000000c │ │ │ │ strbtmi r0, [r0], #-404 @ 0xfffffe6c │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ - bl 0x3fa5fc │ │ │ │ + bl 0x3fa720 │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ - bl 0x20e5fc │ │ │ │ + bl 0x20e720 │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ @ instruction: 0xf77a6808 │ │ │ │ - andlt pc, r4, fp, lsr ip @ │ │ │ │ + andlt pc, r4, r9, lsr #23 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - addeq r9, r4, r6, lsr #11 │ │ │ │ + addeq r9, r4, r2, lsl #9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2d820 │ │ │ │ + bl 0xfec2d944 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ vrhadd.s8 d25, d15, d0 │ │ │ │ vaddw.s8 q9, q8, d16 │ │ │ │ strbtmi r0, [r0], #-404 @ 0xfffffe6c │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ - bl 0x3fa660 │ │ │ │ + bl 0x3fa784 │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ - bl 0x20e660 │ │ │ │ + bl 0x20e784 │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ @ instruction: 0xf77a6808 │ │ │ │ - andlt pc, r4, r9, lsl #24 │ │ │ │ + andlt pc, r4, r7, ror fp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - addeq r9, r4, r2, asr #10 │ │ │ │ + addeq r9, r4, lr, lsl r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2d884 │ │ │ │ + bl 0xfec2d9a8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ vrhadd.s8 d25, d15, d0 │ │ │ │ vsra.s64 d16, d0, #64 │ │ │ │ strbtmi r0, [r0], #-404 @ 0xfffffe6c │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ - bl 0x3fa6c4 │ │ │ │ + bl 0x3fa7e8 │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ - bl 0x20e6c4 │ │ │ │ + bl 0x20e7e8 │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ @ instruction: 0xf77a6808 │ │ │ │ - ldrdlt pc, [r4], -r7 │ │ │ │ + andlt pc, r4, r5, asr #22 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - ldrdeq r9, [r4], lr │ │ │ │ + @ instruction: 0x008493ba │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2d8e8 │ │ │ │ + bl 0xfec2da0c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ vrhadd.s8 d25, d15, d0 │ │ │ │ vorr.i32 d17, #4 @ 0x00000004 │ │ │ │ strbtmi r0, [r0], #-404 @ 0xfffffe6c │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ - bl 0x3fa728 │ │ │ │ + bl 0x3fa84c │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ - bl 0x20e728 │ │ │ │ + bl 0x20e84c │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ @ instruction: 0xf77a6808 │ │ │ │ - andlt pc, r4, r5, lsr #23 │ │ │ │ + andlt pc, r4, r3, lsl fp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - addeq r9, r4, sl, ror r4 │ │ │ │ + addeq r9, r4, r6, asr r3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2d94c │ │ │ │ + bl 0xfec2da70 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf64e9100 │ │ │ │ vmla.f d19, d16, d0[7] │ │ │ │ strbtmi r0, [r0], #-404 @ 0xfffffe6c │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ - bl 0x3fa78c │ │ │ │ + bl 0x3fa8b0 │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ - bl 0x20e78c │ │ │ │ + bl 0x20e8b0 │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ @ instruction: 0xf77a6808 │ │ │ │ - andlt pc, r4, r3, ror fp @ │ │ │ │ + andlt pc, r4, r1, ror #21 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - addeq r9, r4, r6, lsl r4 │ │ │ │ + strdeq r9, [r4], r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2d9b0 │ │ │ │ + bl 0xfec2dad4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf64e9100 │ │ │ │ vbic.i32 q10, #0 @ 0x00000000 │ │ │ │ strbtmi r0, [r0], #-404 @ 0xfffffe6c │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ - bl 0x3fa7f0 │ │ │ │ + bl 0x3fa914 │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ - bl 0x20e7f0 │ │ │ │ + bl 0x20e914 │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ @ instruction: 0xf77a6808 │ │ │ │ - andlt pc, r4, r1, asr #22 │ │ │ │ + andlt pc, r4, pc, lsr #21 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - @ instruction: 0x008493b2 │ │ │ │ + addeq r9, r4, lr, lsl #5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2da14 │ │ │ │ + bl 0xfec2db38 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf64e9100 │ │ │ │ vmla.f d18, d0, d0[4] │ │ │ │ strbtmi r0, [r0], #-404 @ 0xfffffe6c │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ - bl 0x3fa854 │ │ │ │ + bl 0x3fa978 │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ - bl 0x20e854 │ │ │ │ + bl 0x20e978 │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ @ instruction: 0xf77a6808 │ │ │ │ - andlt pc, r4, pc, lsl #22 │ │ │ │ + andlt pc, r4, sp, ror sl @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - addeq r9, r4, lr, asr #6 │ │ │ │ + addeq r9, r4, sl, lsr #4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2da78 │ │ │ │ + bl 0xfec2db9c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf64e9100 │ │ │ │ vmla.f d18, d16, d0[5] │ │ │ │ strbtmi r0, [r0], #-404 @ 0xfffffe6c │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ - bl 0x3fa8b8 │ │ │ │ + bl 0x3fa9dc │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ - bl 0x20e8b8 │ │ │ │ + bl 0x20e9dc │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ @ instruction: 0xf77a6808 │ │ │ │ - ldrdlt pc, [r4], -sp │ │ │ │ + andlt pc, r4, fp, asr #20 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - addeq r9, r4, sl, ror #5 │ │ │ │ + addeq r9, r4, r6, asr #3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2dadc │ │ │ │ + bl 0xfec2dc00 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf64d9100 │ │ │ │ vmla.f d18, d16, d0[6] │ │ │ │ strbtmi r0, [r0], #-404 @ 0xfffffe6c │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ - bl 0x3fa91c │ │ │ │ + bl 0x3faa40 │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ - bl 0x20e91c │ │ │ │ + bl 0x20ea40 │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ @ instruction: 0xf77a6808 │ │ │ │ - andlt pc, r4, fp, lsr #21 │ │ │ │ + andlt pc, r4, r9, lsl sl @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - addeq r9, r4, r6, lsl #5 │ │ │ │ + addeq r9, r4, r2, ror #2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2db40 │ │ │ │ + bl 0xfec2dc64 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf64d9100 │ │ │ │ vmla.f d19, d0, d0[7] │ │ │ │ strbtmi r0, [r0], #-404 @ 0xfffffe6c │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ - bl 0x3fa980 │ │ │ │ + bl 0x3faaa4 │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ - bl 0x20e980 │ │ │ │ + bl 0x20eaa4 │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ @ instruction: 0xf77a6808 │ │ │ │ - andlt pc, r4, r9, ror sl @ │ │ │ │ + andlt pc, r4, r7, ror #19 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - addeq r9, r4, r2, lsr #4 │ │ │ │ + strdeq r9, [r4], lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2dba4 │ │ │ │ + bl 0xfec2dcc8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf64d9100 │ │ │ │ vmla.f d17, d16, d0[4] │ │ │ │ strbtmi r0, [r0], #-404 @ 0xfffffe6c │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ - bl 0x3fa9e4 │ │ │ │ + bl 0x3fab08 │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ - bl 0x20e9e4 │ │ │ │ + bl 0x20eb08 │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ @ instruction: 0xf77a6808 │ │ │ │ - andlt pc, r4, r7, asr #20 │ │ │ │ + @ instruction: 0xb004f9b5 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - @ instruction: 0x008491be │ │ │ │ + umulleq r9, r4, sl, r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2dc08 │ │ │ │ + bl 0xfec2dd2c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf64d9100 │ │ │ │ vmla.f d18, d0, d0[5] │ │ │ │ strbtmi r0, [r0], #-404 @ 0xfffffe6c │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ - bl 0x3faa48 │ │ │ │ + bl 0x3fab6c │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ - bl 0x20ea48 │ │ │ │ + bl 0x20eb6c │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ @ instruction: 0xf77a6808 │ │ │ │ - andlt pc, r4, r5, lsl sl @ │ │ │ │ + andlt pc, r4, r3, lsl #19 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - addeq r9, r4, sl, asr r1 │ │ │ │ + addeq r9, r4, r6, lsr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2dc6c │ │ │ │ + bl 0xfec2dd90 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf64d9100 │ │ │ │ vbic.i32 q10, #4 @ 0x00000004 │ │ │ │ strbtmi r0, [r0], #-404 @ 0xfffffe6c │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ - bl 0x3faaac │ │ │ │ + bl 0x3fabd0 │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ - bl 0x20eaac │ │ │ │ + bl 0x20ebd0 │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ @ instruction: 0xf77a6808 │ │ │ │ - andlt pc, r4, r3, ror #19 │ │ │ │ + andlt pc, r4, r1, asr r9 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - strdeq r9, [r4], r6 │ │ │ │ + ldrdeq r8, [r4], r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2dcd0 │ │ │ │ + bl 0xfec2ddf4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf64d9100 │ │ │ │ vsra.s64 q10, q12, #64 │ │ │ │ strbtmi r0, [r0], #-404 @ 0xfffffe6c │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ - bl 0x3fab10 │ │ │ │ + bl 0x3fac34 │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ - bl 0x20eb10 │ │ │ │ + bl 0x20ec34 │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ @ instruction: 0xf77a6808 │ │ │ │ - @ instruction: 0xb004f9b1 │ │ │ │ + andlt pc, r4, pc, lsl r9 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - umulleq r9, r4, r2, r0 │ │ │ │ + addeq r8, r4, lr, ror #30 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2dd34 │ │ │ │ + bl 0xfec2de58 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ vrhadd.s8 d25, d2, d0 │ │ │ │ vaddw.s8 q8, q8, d4 │ │ │ │ strbtmi r0, [r0], #-405 @ 0xfffffe6b │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ - bl 0x3fab74 │ │ │ │ + bl 0x3fac98 │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ - bl 0x20eb74 │ │ │ │ + bl 0x20ec98 │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ @ instruction: 0xf77a6808 │ │ │ │ - andlt pc, r4, pc, ror r9 @ │ │ │ │ + andlt pc, r4, sp, ror #17 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - addeq r9, r4, lr, lsr #32 │ │ │ │ + addeq r8, r4, sl, lsl #30 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2dd98 │ │ │ │ + bl 0xfec2debc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ vrhadd.s8 d25, d2, d0 │ │ │ │ vaddw.s8 , q0, d8 │ │ │ │ strbtmi r0, [r0], #-405 @ 0xfffffe6b │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ - bl 0x3fabd8 │ │ │ │ + bl 0x3facfc │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ - bl 0x20ebd8 │ │ │ │ + bl 0x20ecfc │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ @ instruction: 0xf77a6808 │ │ │ │ - andlt pc, r4, sp, asr #18 │ │ │ │ + @ instruction: 0xb004f8bb │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - addeq r8, r4, sl, asr #31 │ │ │ │ + addeq r8, r4, r6, lsr #29 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2ddfc │ │ │ │ + bl 0xfec2df20 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ vrhadd.s8 d25, d12, d0 │ │ │ │ vmla.f d22, d16, d0[3] │ │ │ │ strbtmi r0, [r0], #-404 @ 0xfffffe6c │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ - bl 0x3fac3c │ │ │ │ + bl 0x3fad60 │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ - bl 0x20ec3c │ │ │ │ + bl 0x20ed60 │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ @ instruction: 0xf77a6808 │ │ │ │ - andlt pc, r4, fp, lsl r9 @ │ │ │ │ + andlt pc, r4, r9, lsl #17 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - addeq r8, r4, r6, ror #30 │ │ │ │ + addeq r8, r4, r2, asr #28 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2de60 │ │ │ │ + bl 0xfec2df84 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf6489100 │ │ │ │ vbic.i32 , #0 @ 0x00000000 │ │ │ │ strbtmi r0, [r0], #-404 @ 0xfffffe6c │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ - bl 0x3faca0 │ │ │ │ + bl 0x3fadc4 │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ - bl 0x20eca0 │ │ │ │ + bl 0x20edc4 │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ @ instruction: 0xf77a6808 │ │ │ │ - andlt pc, r4, r9, ror #17 │ │ │ │ + andlt pc, r4, r7, asr r8 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - addeq r8, r4, r2, lsl #30 │ │ │ │ + ldrdeq r8, [r4], lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2dec4 │ │ │ │ + bl 0xfec2dfe8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf6489100 │ │ │ │ vmla.f d16, d0, d0[6] │ │ │ │ strbtmi r0, [r0], #-404 @ 0xfffffe6c │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ - bl 0x3fad04 │ │ │ │ + bl 0x3fae28 │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ - bl 0x20ed04 │ │ │ │ + bl 0x20ee28 │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ @ instruction: 0xf77a6808 │ │ │ │ - @ instruction: 0xb004f8b7 │ │ │ │ + andlt pc, r4, r5, lsr #16 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - umulleq r8, r4, lr, lr │ │ │ │ + addeq r8, r4, sl, ror sp │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2df28 │ │ │ │ + bl 0xfec2e04c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf6489100 │ │ │ │ vmla.f d16, d16, d0[7] │ │ │ │ strbtmi r0, [r0], #-404 @ 0xfffffe6c │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ - bl 0x3fad68 │ │ │ │ + bl 0x3fae8c │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ - bl 0x20ed68 │ │ │ │ + bl 0x20ee8c │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ - @ instruction: 0xf77a6808 │ │ │ │ - andlt pc, r4, r5, lsl #17 │ │ │ │ + @ instruction: 0xf7796808 │ │ │ │ + strdlt pc, [r4], -r3 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - addeq r8, r4, sl, lsr lr │ │ │ │ + addeq r8, r4, r6, lsl sp │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2df8c │ │ │ │ + bl 0xfec2e0b0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf6429100 │ │ │ │ vmla.f d16, d16, d0[1] │ │ │ │ strbtmi r0, [r0], #-405 @ 0xfffffe6b │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ - bl 0x3fadcc │ │ │ │ + bl 0x3faef0 │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ - bl 0x20edcc │ │ │ │ + bl 0x20eef0 │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ - @ instruction: 0xf77a6808 │ │ │ │ - andlt pc, r4, r3, asr r8 @ │ │ │ │ + @ instruction: 0xf7796808 │ │ │ │ + andlt pc, r4, r1, asr #31 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - ldrdeq r8, [r4], r6 │ │ │ │ + @ instruction: 0x00848cb2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2dff0 │ │ │ │ + bl 0xfec2e114 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ vrhadd.s8 d25, d2, d0 │ │ │ │ vsra.s64 d22, d20, #64 │ │ │ │ strbtmi r0, [r0], #-405 @ 0xfffffe6b │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ - bl 0x3fae30 │ │ │ │ + bl 0x3faf54 │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ - bl 0x20ee30 │ │ │ │ + bl 0x20ef54 │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ - @ instruction: 0xf77a6808 │ │ │ │ - andlt pc, r4, r1, lsr #16 │ │ │ │ + @ instruction: 0xf7796808 │ │ │ │ + andlt pc, r4, pc, lsl #31 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - addeq r8, r4, r2, ror sp │ │ │ │ + addeq r8, r4, lr, asr #24 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2e054 │ │ │ │ + bl 0xfec2e178 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf6429100 │ │ │ │ vmla.f d16, d0, d0[0] │ │ │ │ strbtmi r0, [r0], #-405 @ 0xfffffe6b │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ - bl 0x3fae94 │ │ │ │ + bl 0x3fafb8 │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ - bl 0x20ee94 │ │ │ │ + bl 0x20efb8 │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ @ instruction: 0xf7796808 │ │ │ │ - andlt pc, r4, pc, ror #31 │ │ │ │ + andlt pc, r4, sp, asr pc @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - addeq r8, r4, lr, lsl #26 │ │ │ │ + addeq r8, r4, sl, ror #23 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2e0b8 │ │ │ │ + bl 0xfec2e1dc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ vrhadd.s8 d25, d12, d0 │ │ │ │ vmla.f d21, d16, d0[1] │ │ │ │ strbtmi r0, [r0], #-404 @ 0xfffffe6c │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ - bl 0x3faef8 │ │ │ │ + bl 0x3fb01c │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ - bl 0x20eef8 │ │ │ │ + bl 0x20f01c │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ @ instruction: 0xf7796808 │ │ │ │ - @ instruction: 0xb004ffbd │ │ │ │ + andlt pc, r4, fp, lsr #30 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - addeq r8, r4, sl, lsr #25 │ │ │ │ + addeq r8, r4, r6, lsl #23 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2e11c │ │ │ │ + bl 0xfec2e240 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ vrhadd.s8 d25, d2, d0 │ │ │ │ vaddw.s8 , q0, d24 │ │ │ │ strbtmi r0, [r0], #-405 @ 0xfffffe6b │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ - bl 0x3faf5c │ │ │ │ + bl 0x3fb080 │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ - bl 0x20ef5c │ │ │ │ + bl 0x20f080 │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ @ instruction: 0xf7796808 │ │ │ │ - andlt pc, r4, fp, lsl #31 │ │ │ │ + strdlt pc, [r4], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - addeq r8, r4, r6, asr #24 │ │ │ │ + addeq r8, r4, r2, lsr #22 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2e180 │ │ │ │ + bl 0xfec2e2a4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ vrhadd.s8 d25, d2, d0 │ │ │ │ vsra.s64 d18, d4, #64 │ │ │ │ strbtmi r0, [r0], #-405 @ 0xfffffe6b │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ - bl 0x3fafc0 │ │ │ │ + bl 0x3fb0e4 │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ - bl 0x20efc0 │ │ │ │ + bl 0x20f0e4 │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ @ instruction: 0xf7796808 │ │ │ │ - andlt pc, r4, r9, asr pc @ │ │ │ │ + andlt pc, r4, r7, asr #29 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - addeq r8, r4, r2, ror #23 │ │ │ │ + @ instruction: 0x00848abe │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2e1e4 │ │ │ │ + bl 0xfec2e308 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ vrhadd.s8 d25, d2, d0 │ │ │ │ vaddw.s8 q10, q8, d20 │ │ │ │ strbtmi r0, [r0], #-405 @ 0xfffffe6b │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ - bl 0x3fb024 │ │ │ │ + bl 0x3fb148 │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ - bl 0x20f024 │ │ │ │ + bl 0x20f148 │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ @ instruction: 0xf7796808 │ │ │ │ - andlt pc, r4, r7, lsr #30 │ │ │ │ + mullt r4, r5, lr │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - addeq r8, r4, lr, ror fp │ │ │ │ + addeq r8, r4, sl, asr sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2e248 │ │ │ │ + bl 0xfec2e36c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ vrhadd.s8 d25, d2, d0 │ │ │ │ vorr.i32 d19, #8 @ 0x00000008 │ │ │ │ strbtmi r0, [r0], #-405 @ 0xfffffe6b │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ - bl 0x3fb088 │ │ │ │ + bl 0x3fb1ac │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ - bl 0x20f088 │ │ │ │ + bl 0x20f1ac │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ @ instruction: 0xf7796808 │ │ │ │ - strdlt pc, [r4], -r5 │ │ │ │ + andlt pc, r4, r3, ror #28 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - addeq r8, r4, sl, lsl fp │ │ │ │ + strdeq r8, [r4], r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2e2ac │ │ │ │ + bl 0xfec2e3d0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ strls r9, [r1], #-3078 @ 0xfffff3fa │ │ │ │ movwls r9, #3079 @ 0xc07 │ │ │ │ strls r4, [r2], #-1555 @ 0xfffff9ed │ │ │ │ - @ instruction: 0xf794460a │ │ │ │ - andlt pc, r4, r5, lsl #16 │ │ │ │ + @ instruction: 0xf793460a │ │ │ │ + andlt pc, r4, r3, ror pc @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2e2e4 │ │ │ │ + bl 0xfec2e408 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ @ instruction: 0x461a4694 │ │ │ │ stcls 6, cr4, [r6], {99} @ 0x63 │ │ │ │ stcls 4, cr9, [r7], {1} │ │ │ │ strls r9, [r2], #-256 @ 0xffffff00 │ │ │ │ - @ instruction: 0xffe8f793 │ │ │ │ + @ instruction: 0xff56f793 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2e31c │ │ │ │ + bl 0xfec2e440 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ @ instruction: 0x460b469c │ │ │ │ strls r9, [r1], #-3078 @ 0xfffff3fa │ │ │ │ andls r9, r0, #1792 @ 0x700 │ │ │ │ strls r4, [r2], #-1634 @ 0xfffff99e │ │ │ │ - @ instruction: 0xffccf793 │ │ │ │ + @ instruction: 0xff3af793 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrsbcc pc, [r0], #128 @ 0x80 @ │ │ │ │ movwcs pc, #963 @ 0x3c3 @ │ │ │ │ subsle r2, r2, r0, lsl #22 │ │ │ │ ldmib r1, {r0, r1, r8, sl, fp, sp, lr}^ │ │ │ │ ldmdavs fp, {r0, r1, r9, lr, pc} │ │ │ │ - b 0x11713a4 │ │ │ │ + b 0x11714c8 │ │ │ │ @ instruction: 0xf013020c │ │ │ │ tstle r4, lr, lsl #6 │ │ │ │ @ instruction: 0x0c04ea42 │ │ │ │ svceq 0x0010f01c │ │ │ │ @ instruction: 0xf8d1d143 │ │ │ │ - b 0x118719c │ │ │ │ - b 0x597da0 │ │ │ │ + b 0x11872c0 │ │ │ │ + b 0x597ec4 │ │ │ │ svclt 0x0018030c │ │ │ │ teqle r3, r0 │ │ │ │ - bcs 0x2b11c4 │ │ │ │ + bcs 0x2b12e8 │ │ │ │ strcs fp, [r0], #-4052 @ 0xfffff02c │ │ │ │ @ instruction: 0xf1bc2401 │ │ │ │ svclt 0x00180f00 │ │ │ │ strtmi r2, [r2], r0, lsl #8 │ │ │ │ @ instruction: 0x460cbb7c │ │ │ │ - mrrc2 0, 1, pc, r6, cr1 @ │ │ │ │ + mcrr2 0, 1, pc, lr, cr1 @ │ │ │ │ stmdavs r5!, {r3, r4, r8, r9, ip, sp, pc}^ │ │ │ │ @ instruction: 0xf778bb8d │ │ │ │ - @ instruction: 0x4607fe1f │ │ │ │ - mrc2 7, 0, pc, cr12, cr8, {3} │ │ │ │ + strmi pc, [r7], -sp, lsl #27 │ │ │ │ + stc2 7, cr15, [sl, #480] @ 0x1e0 │ │ │ │ @ instruction: 0xf7784680 │ │ │ │ - stmiavs r1!, {r0, r3, r4, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + stmiavs r1!, {r0, r1, r2, r7, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ movwcs r4, #13830 @ 0x3606 │ │ │ │ strbmi r4, [r0], -sl, lsr #12 │ │ │ │ - ldc2l 7, cr15, [r6], #912 @ 0x390 │ │ │ │ + stc2l 7, cr15, [r8], {228} @ 0xe4 │ │ │ │ movwcs r6, #14497 @ 0x38a1 │ │ │ │ ldrtmi r4, [r8], -sl, lsr #12 │ │ │ │ - ldc2l 7, cr15, [r0], #912 @ 0x390 │ │ │ │ + stc2l 7, cr15, [r2], {228} @ 0xe4 │ │ │ │ ldrtmi r6, [sl], -r3, lsr #16 │ │ │ │ ldrtmi r4, [r0], -r1, asr #12 │ │ │ │ @ instruction: 0xf78400db │ │ │ │ - stmdbvs r1!, {r0, r1, r2, r3, r5, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdbvs r1!, {r0, r2, r3, r4, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ strtmi r2, [sl], -r3, lsl #6 │ │ │ │ @ instruction: 0xf7e44630 │ │ │ │ - andcs pc, r1, pc, asr sp @ │ │ │ │ + andcs pc, r1, r1, lsr sp @ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ ssub8mi r8, r8, r8 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0xf7788ff8 │ │ │ │ - strmi pc, [r6], -sp, ror #27 │ │ │ │ - stc2l 7, cr15, [sl, #480]! @ 0x1e0 │ │ │ │ + @ instruction: 0x4606fd5b │ │ │ │ + ldc2l 7, cr15, [r8, #-480] @ 0xfffffe20 │ │ │ │ @ instruction: 0xf7784605 │ │ │ │ - strmi pc, [r7], -r7, ror #27 │ │ │ │ - stc2l 7, cr15, [r4, #480]! @ 0x1e0 │ │ │ │ + @ instruction: 0x4607fd55 │ │ │ │ + ldc2l 7, cr15, [r2, #-480] @ 0xfffffe20 │ │ │ │ @ instruction: 0xf7784681 │ │ │ │ - stmdavs r3!, {r0, r5, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r3!, {r0, r1, r2, r3, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ strmi r6, [r0], r1, ror #17 │ │ │ │ @ instruction: 0xf04f2b07 │ │ │ │ stcle 3, cr0, [ip, #-12]! │ │ │ │ ldrtmi r2, [r8], -r1, lsl #4 │ │ │ │ - ldc2 7, cr15, [sl], #912 @ 0x390 │ │ │ │ + stc2 7, cr15, [ip], {228} @ 0xe4 │ │ │ │ ldrbmi r6, [r2], -r1, lsr #17 │ │ │ │ strtmi r2, [r8], -r3, lsl #6 │ │ │ │ - ldc2 7, cr15, [r4], #912 @ 0x390 │ │ │ │ + stc2 7, cr15, [r6], {228} @ 0xe4 │ │ │ │ ldrtmi r6, [r9], -r3, lsr #16 │ │ │ │ - blcc 0x2e8b0c │ │ │ │ + blcc 0x2e8c30 │ │ │ │ sbcseq r4, fp, r0, asr #12 │ │ │ │ - blx 0xfed9507c │ │ │ │ + blx 0x9151a0 │ │ │ │ movwcs r6, #14497 @ 0x38a1 │ │ │ │ ldrtmi r2, [r0], -r1, lsl #4 │ │ │ │ - stc2 7, cr15, [r6], #912 @ 0x390 │ │ │ │ + ldc2l 7, cr15, [r8], #-912 @ 0xfffffc70 │ │ │ │ ldrtmi r6, [r2], -r3, lsr #16 │ │ │ │ - blcc 0x2e8b24 │ │ │ │ + blcc 0x2e8c48 │ │ │ │ sbcseq r4, fp, r8, asr #12 │ │ │ │ - blx 0xfea15098 │ │ │ │ + blx 0x5951bc │ │ │ │ strbmi r6, [r0], -r1, lsr #18 │ │ │ │ andcs r2, r0, #201326592 @ 0xc000000 │ │ │ │ - ldc2 7, cr15, [r4, #-912] @ 0xfffffc70 │ │ │ │ + stc2l 7, cr15, [r6], #912 @ 0x390 │ │ │ │ movwcs r6, #14625 @ 0x3921 │ │ │ │ strbmi r2, [r8], -r1, lsl #4 │ │ │ │ - stc2 7, cr15, [lr, #-912] @ 0xfffffc70 │ │ │ │ + stc2l 7, cr15, [r0], #912 @ 0x390 │ │ │ │ ldrbmi lr, [r2], -sp, lsr #15 │ │ │ │ @ instruction: 0xf7e44638 │ │ │ │ - stmiavs r1!, {r0, r2, r3, r7, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + stmiavs r1!, {r0, r1, r2, r3, r4, r6, sl, fp, ip, sp, lr, pc}^ │ │ │ │ movwcs r4, #13864 @ 0x3628 │ │ │ │ @ instruction: 0xf7e42201 │ │ │ │ - stmdavs r3!, {r0, r1, r2, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r3!, {r0, r3, r4, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x462a4639 │ │ │ │ sbcseq r4, fp, r0, asr #12 │ │ │ │ - blx 0xfe2950d4 │ │ │ │ + @ instruction: 0xf9f4f784 │ │ │ │ ldrbmi r6, [r2], -r1, lsr #17 │ │ │ │ movwcs r4, #13872 @ 0x3630 │ │ │ │ - ldc2l 7, cr15, [sl], #-912 @ 0xfffffc70 │ │ │ │ + mcrr2 7, 14, pc, ip, cr4 @ │ │ │ │ ldrtmi r6, [r2], -r3, lsr #16 │ │ │ │ strbmi r4, [r8], -r9, lsr #12 │ │ │ │ @ instruction: 0xf78400db │ │ │ │ - @ instruction: 0xe7d3fa79 │ │ │ │ + ldrb pc, [r3, r7, ror #19] @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2e4e8 │ │ │ │ + bl 0xfec2e60c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ @ instruction: 0xf04f4608 │ │ │ │ ldrmi r0, [r1], -r0, lsl #28 │ │ │ │ - ldcmi 2, cr15, [sp], {71} @ 0x47 │ │ │ │ + mcrrpl 2, 4, pc, r1, cr7 @ │ │ │ │ stceq 2, cr15, [sp], {192} @ 0xc0 │ │ │ │ @ instruction: 0xf8cd461a │ │ │ │ - blls 0x207318 │ │ │ │ + blls 0x20743c │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ - stc2l 7, cr15, [ip], #572 @ 0x23c │ │ │ │ + mrrc2 7, 8, pc, sl, cr15 @ │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2e528 │ │ │ │ + bl 0xfec2e64c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ @ instruction: 0xf04f4608 │ │ │ │ ldrmi r0, [r1], -r0, lsl #28 │ │ │ │ - ldclmi 2, cr15, [r1], #-284 @ 0xfffffee4 │ │ │ │ + ldcpl 2, cr15, [r5], {71} @ 0x47 │ │ │ │ stceq 2, cr15, [sp], {192} @ 0xc0 │ │ │ │ @ instruction: 0xf8cd461a │ │ │ │ - blls 0x207358 │ │ │ │ + blls 0x20747c │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ - stc2l 7, cr15, [ip], {143} @ 0x8f │ │ │ │ + ldc2 7, cr15, [sl], #-572 @ 0xfffffdc4 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2e568 │ │ │ │ + bl 0xfec2e68c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ @ instruction: 0xf04f4608 │ │ │ │ ldrmi r0, [r1], -r0, lsl #28 │ │ │ │ - stclmi 2, cr15, [r5], {71} @ 0x47 │ │ │ │ + stclpl 2, cr15, [r9], #284 @ 0x11c │ │ │ │ stceq 2, cr15, [sp], {192} @ 0xc0 │ │ │ │ @ instruction: 0xf8cd461a │ │ │ │ - blls 0x207398 │ │ │ │ + blls 0x2074bc │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ - stc2 7, cr15, [ip], #572 @ 0x23c │ │ │ │ + ldc2 7, cr15, [sl], {143} @ 0x8f │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2e5a8 │ │ │ │ + bl 0xfec2e6cc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ @ instruction: 0xf04f4608 │ │ │ │ ldrmi r0, [r1], -r0, lsl #28 │ │ │ │ - ldcpl 2, cr15, [r9], {71} @ 0x47 │ │ │ │ + ldcvs 2, cr15, [sp], #-284 @ 0xfffffee4 │ │ │ │ stceq 2, cr15, [sp], {192} @ 0xc0 │ │ │ │ @ instruction: 0xf8cd461a │ │ │ │ - blls 0x2073d8 │ │ │ │ + blls 0x2074fc │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ - stc2 7, cr15, [ip], {143} @ 0x8f │ │ │ │ + blx 0xfff95332 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2e5e8 │ │ │ │ + bl 0xfec2e70c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ @ instruction: 0xf04f4608 │ │ │ │ ldrmi r0, [r1], -r0, lsl #28 │ │ │ │ - stclpl 2, cr15, [sp], #-284 @ 0xfffffee4 │ │ │ │ + ldcvs 2, cr15, [r1], {71} @ 0x47 │ │ │ │ stceq 2, cr15, [sp], {192} @ 0xc0 │ │ │ │ @ instruction: 0xf8cd461a │ │ │ │ - blls 0x207418 │ │ │ │ + blls 0x20753c │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ - stc2l 7, cr15, [ip], #-572 @ 0xfffffdc4 │ │ │ │ + blx 0xff795372 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2e628 │ │ │ │ + bl 0xfec2e74c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4db3f0 │ │ │ │ + blmi 0x4db514 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6433003 │ │ │ │ @ instruction: 0xf2c03cd8 │ │ │ │ - bl 0x19a69c │ │ │ │ + bl 0x19a7c0 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7790000 │ │ │ │ - andlt pc, r3, pc, lsr #25 │ │ │ │ + andlt pc, r3, sp, lsl ip @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r8, r4, lr, lsr r7 │ │ │ │ + addeq r8, r4, sl, lsl r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2e67c │ │ │ │ + bl 0xfec2e7a0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4db444 │ │ │ │ + blmi 0x4db568 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6433003 │ │ │ │ vmov.i32 , #1279 @ 0x000004ff │ │ │ │ - bl 0x19a6f0 │ │ │ │ + bl 0x19a814 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7790000 │ │ │ │ - andlt pc, r3, r5, lsl #25 │ │ │ │ + strdlt pc, [r3], -r3 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r8, r4, sl, ror #13 │ │ │ │ + addeq r8, r4, r6, asr #11 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2e6d0 │ │ │ │ + bl 0xfec2e7f4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4db498 │ │ │ │ + blmi 0x4db5bc │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6433003 │ │ │ │ vqdmulh.s d16, d16, d0[0] │ │ │ │ - bl 0x19a744 │ │ │ │ + bl 0x19a868 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7790000 │ │ │ │ - andlt pc, r3, fp, asr ip @ │ │ │ │ + andlt pc, r3, r9, asr #23 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - umulleq r8, r4, r6, r6 │ │ │ │ + addeq r8, r4, r2, ror r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2e724 │ │ │ │ + bl 0xfec2e848 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4db4ec │ │ │ │ + blmi 0x4db610 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6433003 │ │ │ │ vmvn.i32 d16, #3327 @ 0x00000cff │ │ │ │ - bl 0x19a798 │ │ │ │ + bl 0x19a8bc │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7790000 │ │ │ │ - andlt pc, r3, r1, lsr ip @ │ │ │ │ + mullt r3, pc, fp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r8, r4, r2, asr #12 │ │ │ │ + addeq r8, r4, lr, lsl r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2e778 │ │ │ │ + bl 0xfec2e89c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4db540 │ │ │ │ + blmi 0x4db664 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d3, d3 │ │ │ │ @ instruction: 0xf2c06cb0 │ │ │ │ - bl 0x19a7ec │ │ │ │ + bl 0x19a910 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7790000 │ │ │ │ - andlt pc, r3, r7, lsl #24 │ │ │ │ + andlt pc, r3, r5, ror fp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r8, r4, lr, ror #11 │ │ │ │ + addeq r8, r4, sl, asr #9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2e7cc │ │ │ │ + bl 0xfec2e8f0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x55b594 │ │ │ │ + blmi 0x55b6b8 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6463003 │ │ │ │ vmull.s8 q11, d0, d20 │ │ │ │ ldrmi r2, [sl], #-3222 @ 0xfffff36a │ │ │ │ ldrmi r9, [r9], #-513 @ 0xfffffdff │ │ │ │ @ instruction: 0xf8dc181a │ │ │ │ mrsls r0, (UNDEF: 0) │ │ │ │ mvnpl pc, r5, asr #12 │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ stmdavs r8, {r0, r1, sl, lr} │ │ │ │ - blx 0xff7953ee │ │ │ │ + blx 0x1315512 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r0, #-0] │ │ │ │ - umulleq r8, r4, sl, r5 │ │ │ │ + addeq r8, r4, r6, ror r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2e828 │ │ │ │ + bl 0xfec2e94c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x55b5f0 │ │ │ │ + blmi 0x55b714 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6463003 │ │ │ │ vmull.s8 q11, d0, d20 │ │ │ │ ldrmi r2, [sl], #-3222 @ 0xfffff36a │ │ │ │ ldrmi r9, [r9], #-513 @ 0xfffffdff │ │ │ │ @ instruction: 0xf8dc181a │ │ │ │ mrsls r0, (UNDEF: 0) │ │ │ │ mvnsvc pc, r5, asr #12 │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ stmdavs r8, {r0, r1, sl, lr} │ │ │ │ - blx 0xfec1544a │ │ │ │ + blx 0x79556e │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r8, r4, lr, lsr r5 │ │ │ │ + addeq r8, r4, sl, lsl r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2e884 │ │ │ │ + bl 0xfec2e9a8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x55b64c │ │ │ │ + blmi 0x55b770 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6463003 │ │ │ │ vmull.s8 q11, d0, d20 │ │ │ │ ldrmi r2, [sl], #-3222 @ 0xfffff36a │ │ │ │ ldrmi r9, [r9], #-513 @ 0xfffffdff │ │ │ │ @ instruction: 0xf8dc181a │ │ │ │ mrsls r0, (UNDEF: 0) │ │ │ │ cmpppl ip, r5, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ stmdavs r8, {r0, r1, sl, lr} │ │ │ │ - blx 0x20954a6 │ │ │ │ + blx 0xffc155c8 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r8, r4, r2, ror #9 │ │ │ │ + @ instruction: 0x008483be │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2e8e0 │ │ │ │ + bl 0xfec2ea04 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x55b6a8 │ │ │ │ + blmi 0x55b7cc │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6463003 │ │ │ │ vmull.s8 q11, d0, d20 │ │ │ │ ldrmi r2, [sl], #-3222 @ 0xfffff36a │ │ │ │ ldrmi r9, [r9], #-513 @ 0xfffffdff │ │ │ │ @ instruction: 0xf8dc181a │ │ │ │ mrsls r0, (UNDEF: 0) │ │ │ │ msrvc (UNDEF: 108), r5 │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ stmdavs r8, {r0, r1, sl, lr} │ │ │ │ - blx 0x1515502 │ │ │ │ + blx 0xff095624 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r8, r4, r6, lsl #9 │ │ │ │ + addeq r8, r4, r2, ror #6 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrsbmi pc, [r0], #128 @ 0x80 @ │ │ │ │ strcs pc, [r0], #-964 @ 0xfffffc3c │ │ │ │ stcvs 1, cr11, [r4, #-944] @ 0xfffffc50 │ │ │ │ andcc lr, r0, #3424256 @ 0x344000 │ │ │ │ tstmi r3, #36, 16 @ 0x240000 │ │ │ │ streq pc, [lr], #-20 @ 0xffffffec │ │ │ │ ldrbeq sp, [sl], r1, lsl #2 │ │ │ │ stmvs ip, {r0, r1, r4, sl, ip, lr, pc} │ │ │ │ svclt 0x0018401c │ │ │ │ mrsle r2, (UNDEF: 7) │ │ │ │ - blcs 0x1b1a9c │ │ │ │ + blcs 0x1b1bc0 │ │ │ │ strmi sp, [sp], -fp │ │ │ │ - @ instruction: 0xf974f011 │ │ │ │ + @ instruction: 0xf96cf011 │ │ │ │ andcs fp, r1, r8, ror r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0x462087f0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0xf77887f0 │ │ │ │ - @ instruction: 0x4607fafb │ │ │ │ - blx 0xfff15584 │ │ │ │ + strmi pc, [r7], -r9, ror #20 │ │ │ │ + blx 0x1a956a8 │ │ │ │ strmi r6, [r6], -fp, ror #17 │ │ │ │ @ instruction: 0xf0002b02 │ │ │ │ movwcs r8, #159 @ 0x9f │ │ │ │ mvnsvc pc, #217055232 @ 0xcf00000 │ │ │ │ umaal r4, r2, sl, r6 │ │ │ │ - blx 0xffc1559c │ │ │ │ + blx 0x17956c0 │ │ │ │ @ instruction: 0xf7784680 │ │ │ │ - andcs pc, r8, #954368 @ 0xe9000 │ │ │ │ + andcs pc, r8, #356352 @ 0x57000 │ │ │ │ ldrtmi r4, [r9], -r1, lsl #13 │ │ │ │ @ instruction: 0xf77d4640 │ │ │ │ - @ instruction: 0xf04ffd89 │ │ │ │ + @ instruction: 0xf04ffcf7 │ │ │ │ @ instruction: 0x464122ff │ │ │ │ @ instruction: 0xf77d4640 │ │ │ │ - @ instruction: 0xf04fff1f │ │ │ │ + @ instruction: 0xf04ffe8d │ │ │ │ @ instruction: 0x463112ff │ │ │ │ @ instruction: 0xf77d4648 │ │ │ │ - @ instruction: 0x464aff19 │ │ │ │ + strbmi pc, [sl], -r7, lsl #29 @ │ │ │ │ strbmi r4, [r0], -r1, asr #12 │ │ │ │ - stc2l 7, cr15, [sl], #-500 @ 0xfffffe0c │ │ │ │ + blx 0xff71570a │ │ │ │ ldrtmi r2, [r1], -r8, lsl #4 │ │ │ │ @ instruction: 0xf77d4630 │ │ │ │ - @ instruction: 0xf04ffed1 │ │ │ │ + @ instruction: 0xf04ffe3f │ │ │ │ @ instruction: 0x463112ff │ │ │ │ @ instruction: 0xf77d4630 │ │ │ │ - @ instruction: 0xf04fff09 │ │ │ │ + @ instruction: 0xf04ffe77 │ │ │ │ @ instruction: 0x463922ff │ │ │ │ @ instruction: 0xf77d4648 │ │ │ │ - ldrtmi pc, [r1], -r3, lsl #30 @ │ │ │ │ + @ instruction: 0x4631fe71 │ │ │ │ @ instruction: 0x464a4630 │ │ │ │ - mrrc2 7, 7, pc, r4, cr13 @ │ │ │ │ + blx 0xff195736 │ │ │ │ ldrtmi r4, [r8], -r1, asr #12 │ │ │ │ - blx 0xff495618 │ │ │ │ + blx 0x101573c │ │ │ │ stmdavs r9!, {r1, r5, r9, sl, lr}^ │ │ │ │ ldrtmi r2, [r0], -r2, lsl #6 │ │ │ │ - blx 0x3157c0 │ │ │ │ + @ instruction: 0xf9daf7e4 │ │ │ │ strcc r4, [r1], #-1570 @ 0xfffff9de │ │ │ │ movwcs r6, #10281 @ 0x2829 │ │ │ │ @ instruction: 0xf7e44638 │ │ │ │ - stmiavs sl!, {r0, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmiavs sl!, {r0, r1, r4, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ ldrtmi r2, [r8], -r2, lsl #6 │ │ │ │ strtmi r2, [r2], -r0, lsl #20 │ │ │ │ ldrmi fp, [r9], -ip, lsl #30 │ │ │ │ addmi r2, ip, #4, 2 │ │ │ │ stmdavs r9!, {r0, r1, r4, r7, r9, fp, ip, lr, pc}^ │ │ │ │ - @ instruction: 0xf966f7e4 │ │ │ │ + @ instruction: 0xf938f7e4 │ │ │ │ stmdavs r9!, {r1, r8, r9, sp} │ │ │ │ ldrtmi r4, [r0], -r2, lsr #12 │ │ │ │ - @ instruction: 0xf960f7e4 │ │ │ │ - blcs 0xf1c14 │ │ │ │ + @ instruction: 0xf932f7e4 │ │ │ │ + blcs 0xf1d38 │ │ │ │ @ instruction: 0xf778d0a6 │ │ │ │ - pkhbtmi pc, r1, r3, lsl #21 @ │ │ │ │ - blx 0xfe515654 │ │ │ │ + strmi pc, [r1], r1, lsl #20 │ │ │ │ + @ instruction: 0xf9fef778 │ │ │ │ @ instruction: 0x46804639 │ │ │ │ @ instruction: 0x46482210 │ │ │ │ - ldc2 7, cr15, [r0, #-500]! @ 0xfffffe0c │ │ │ │ + ldc2 7, cr15, [lr], {125} @ 0x7d │ │ │ │ @ instruction: 0x46404631 │ │ │ │ rscsvc pc, pc, #82837504 @ 0x4f00000 │ │ │ │ - mcr2 7, 6, pc, cr6, cr13, {3} @ │ │ │ │ + mrc2 7, 1, pc, cr4, cr13, {3} │ │ │ │ strbmi r4, [r9], -r2, asr #12 │ │ │ │ @ instruction: 0xf77d4648 │ │ │ │ - @ instruction: 0x4631fc17 │ │ │ │ + ldrtmi pc, [r1], -r5, lsl #23 @ │ │ │ │ andscs r4, r0, #48, 12 @ 0x3000000 │ │ │ │ - mrc2 7, 3, pc, cr14, cr13, {3} │ │ │ │ + stc2l 7, cr15, [ip, #500]! @ 0x1f4 │ │ │ │ @ instruction: 0x46394652 │ │ │ │ @ instruction: 0xf77d4640 │ │ │ │ - @ instruction: 0x4631feb7 │ │ │ │ + ldrtmi pc, [r1], -r5, lsr #28 @ │ │ │ │ @ instruction: 0x46424630 │ │ │ │ - stc2 7, cr15, [r8], {125} @ 0x7d │ │ │ │ + blx 0x1e957ce │ │ │ │ ldrtmi r4, [r8], -r9, asr #12 │ │ │ │ - blx 0xfe1956b0 │ │ │ │ + @ instruction: 0xf9f0f77d │ │ │ │ stmdavs r9!, {r1, r4, r5, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ - @ instruction: 0xf930f7e4 │ │ │ │ + @ instruction: 0xf902f7e4 │ │ │ │ stmdavs r9!, {r1, r5, r6, sl, fp, ip} │ │ │ │ ldrtmi r2, [r0], -r2, lsl #6 │ │ │ │ @ instruction: 0xf7e44690 │ │ │ │ - strtmi pc, [r2], -r9, lsr #18 │ │ │ │ + @ instruction: 0x4622f8fb │ │ │ │ stmdavs r9!, {r1, sl, ip, sp}^ │ │ │ │ ldrtmi r2, [r0], -r2, lsl #6 │ │ │ │ - @ instruction: 0xf9b0f7e4 │ │ │ │ + @ instruction: 0xf982f7e4 │ │ │ │ movwcs r6, #10281 @ 0x2829 │ │ │ │ ldrtmi r4, [r8], -r2, asr #12 │ │ │ │ - @ instruction: 0xf9aaf7e4 │ │ │ │ + @ instruction: 0xf97cf7e4 │ │ │ │ movwcs r6, #10409 @ 0x28a9 │ │ │ │ ldrtmi r4, [r8], -r2, lsr #12 │ │ │ │ svclt 0x000c2900 │ │ │ │ tstcs r4, r9, lsl r6 │ │ │ │ - blle 0xff868330 │ │ │ │ + blle 0xff868454 │ │ │ │ svclt 0x0000e73b │ │ │ │ @ instruction: 0xf8d26d02 │ │ │ │ @ instruction: 0xf4133108 │ │ │ │ eorsle r6, r0, r0, ror r3 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2eb18 │ │ │ │ + bl 0xfec2ec3c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldmdavs r3, {r3, r4, r6, r7, r8, r9, sl, fp} │ │ │ │ stmdbvs sl, {r1, r2, r7, ip, sp, pc} │ │ │ │ movweq pc, #57363 @ 0xe013 @ │ │ │ │ stmdbvs fp, {r3, r4, r8, r9, sl, fp, ip, sp, pc}^ │ │ │ │ andsmi sp, r3, #9 │ │ │ │ andcs sp, r0, r0, lsl r0 │ │ │ │ @@ -204148,1198 +204223,1198 @@ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf012bd70 │ │ │ │ mvnsle r0, r0, lsl ip │ │ │ │ tstlt fp, fp, asr #18 │ │ │ │ strbteq r6, [r4], ip, asr #17 │ │ │ │ strb sp, [ip, pc, ror #9]! │ │ │ │ @ instruction: 0xf0119105 │ │ │ │ - blls 0x255b68 │ │ │ │ + blls 0x255c6c │ │ │ │ andcs fp, r1, r0, lsl #19 │ │ │ │ tstcs r0, r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x4618bd70 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ andne lr, r4, #3457024 @ 0x34c000 │ │ │ │ movwls r2, #20481 @ 0x5001 │ │ │ │ sbcseq r4, r4, r2, lsl #8 │ │ │ │ - @ instruction: 0xf8acf7e4 │ │ │ │ + @ instruction: 0xf87ef7e4 │ │ │ │ strmi r9, [r6], -r5, lsl #22 │ │ │ │ ldmvs r9, {r3, r4, r6, r8, fp, sp, lr}^ │ │ │ │ svclt 0x00183800 │ │ │ │ @ instruction: 0xf7e42001 │ │ │ │ - blls 0x255c30 │ │ │ │ + blls 0x255c9c │ │ │ │ ldmdbvs r8, {r0, r2, r9, sl, lr}^ │ │ │ │ stmdacc r0, {r0, r3, r4, r7, fp, sp, lr} │ │ │ │ andcs fp, r1, r8, lsl pc │ │ │ │ - @ instruction: 0xf89af7e4 │ │ │ │ + @ instruction: 0xf86cf7e4 │ │ │ │ stmib sp, {r0, r2, r8, r9, fp, ip, pc}^ │ │ │ │ strmi r4, [r2], -r0, lsl #8 │ │ │ │ ldrtmi r4, [r0], -r9, lsr #12 │ │ │ │ @ instruction: 0x3c00e9d3 │ │ │ │ orreq lr, ip, #274432 @ 0x43000 │ │ │ │ @ instruction: 0xf6469302 │ │ │ │ vsubw.s8 q11, q0, d20 │ │ │ │ @ instruction: 0xf6462396 │ │ │ │ - vmull.s8 q11, d16, d29 │ │ │ │ + @ instruction: 0xf2c07cd1 │ │ │ │ @ instruction: 0xf8cd0c0d │ │ │ │ ldmdavs fp, {r2, r3, lr, pc} │ │ │ │ - blx 0xff115820 │ │ │ │ + blx 0xc95944 │ │ │ │ ldr r2, [fp, r1]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2ebf0 │ │ │ │ + bl 0xfec2ed14 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - bmi 0x45b9b8 │ │ │ │ + bmi 0x45badc │ │ │ │ svc 0x0070ee1d │ │ │ │ @ instruction: 0xf643b083 │ │ │ │ @ instruction: 0xf2c07cf8 │ │ │ │ ldrbtmi r0, [sl], #-3221 @ 0xfffff36b │ │ │ │ @ instruction: 0xf85e6812 │ │ │ │ andcs r3, r0, #2 │ │ │ │ tstls r0, r9, lsl r4 │ │ │ │ strbtmi r4, [r1], -r3, lsl #8 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf9a2f779 │ │ │ │ + @ instruction: 0xf910f779 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r8, r4, lr, ror #2 │ │ │ │ + addeq r8, r4, sl, asr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2ec3c │ │ │ │ + bl 0xfec2ed60 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - bmi 0x45ba04 │ │ │ │ + bmi 0x45bb28 │ │ │ │ svc 0x0070ee1d │ │ │ │ vhadd.s8 d27, d20, d3 │ │ │ │ vmvn.i32 q8, #3327 @ 0x00000cff │ │ │ │ ldrbtmi r0, [sl], #-3221 @ 0xfffff36b │ │ │ │ @ instruction: 0xf85e6812 │ │ │ │ andcs r3, r0, #2 │ │ │ │ tstls r0, r9, lsl r4 │ │ │ │ strbtmi r4, [r1], -r3, lsl #8 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf97cf779 │ │ │ │ + @ instruction: 0xf8eaf779 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r8, r4, r2, lsr #2 │ │ │ │ + strdeq r7, [r4], lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2ec88 │ │ │ │ + bl 0xfec2edac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - bmi 0x45ba50 │ │ │ │ + bmi 0x45bb74 │ │ │ │ svc 0x0070ee1d │ │ │ │ vhadd.s8 d27, d20, d3 │ │ │ │ vmull.s8 , d0, d0 │ │ │ │ ldrbtmi r0, [sl], #-3221 @ 0xfffff36b │ │ │ │ @ instruction: 0xf85e6812 │ │ │ │ andcs r3, r0, #2 │ │ │ │ tstls r0, r9, lsl r4 │ │ │ │ strbtmi r4, [r1], -r3, lsl #8 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf956f779 │ │ │ │ + @ instruction: 0xf8c4f779 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - ldrdeq r8, [r4], r6 │ │ │ │ + @ instruction: 0x00847fb2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2ecd4 │ │ │ │ + bl 0xfec2edf8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - bmi 0x45ba9c │ │ │ │ + bmi 0x45bbc0 │ │ │ │ svc 0x0070ee1d │ │ │ │ vhadd.s8 d27, d20, d3 │ │ │ │ vmull.s8 , d16, d4 │ │ │ │ ldrbtmi r0, [sl], #-3221 @ 0xfffff36b │ │ │ │ @ instruction: 0xf85e6812 │ │ │ │ andcs r3, r0, #2 │ │ │ │ tstls r0, r9, lsl r4 │ │ │ │ strbtmi r4, [r1], -r3, lsl #8 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf930f779 │ │ │ │ + @ instruction: 0xf89ef779 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r8, r4, sl, lsl #1 │ │ │ │ + addeq r7, r4, r6, ror #30 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2ed20 │ │ │ │ + bl 0xfec2ee44 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - bmi 0x45bae8 │ │ │ │ + bmi 0x45bc0c │ │ │ │ svc 0x0070ee1d │ │ │ │ vhadd.s8 d27, d20, d3 │ │ │ │ vmull.s8 q9, d0, d8 │ │ │ │ ldrbtmi r0, [sl], #-3221 @ 0xfffff36b │ │ │ │ @ instruction: 0xf85e6812 │ │ │ │ andcs r3, r0, #2 │ │ │ │ tstls r0, r9, lsl r4 │ │ │ │ strbtmi r4, [r1], -r3, lsl #8 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf90af779 │ │ │ │ + @ instruction: 0xf878f779 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r8, r4, lr, lsr r0 │ │ │ │ + addeq r7, r4, sl, lsl pc │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2ed6c │ │ │ │ + bl 0xfec2ee90 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - bmi 0x45bb34 │ │ │ │ + bmi 0x45bc58 │ │ │ │ svc 0x0070ee1d │ │ │ │ @ instruction: 0xf643b083 │ │ │ │ vqdmulh.s d21, d0, d0[5] │ │ │ │ ldrbtmi r0, [sl], #-3221 @ 0xfffff36b │ │ │ │ @ instruction: 0xf85e6812 │ │ │ │ andcs r3, r0, #2 │ │ │ │ tstls r0, r9, lsl r4 │ │ │ │ strbtmi r4, [r1], -r3, lsl #8 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf8e4f779 │ │ │ │ + @ instruction: 0xf852f779 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - strdeq r7, [r4], r2 │ │ │ │ + addeq r7, r4, lr, asr #29 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2edb8 │ │ │ │ + bl 0xfec2eedc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - bmi 0x45bb80 │ │ │ │ + bmi 0x45bca4 │ │ │ │ svc 0x0070ee1d │ │ │ │ @ instruction: 0xf643b083 │ │ │ │ vqdmulh.s d21, d16, d0[6] │ │ │ │ ldrbtmi r0, [sl], #-3221 @ 0xfffff36b │ │ │ │ @ instruction: 0xf85e6812 │ │ │ │ andcs r3, r0, #2 │ │ │ │ tstls r0, r9, lsl r4 │ │ │ │ strbtmi r4, [r1], -r3, lsl #8 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf8bef779 │ │ │ │ + @ instruction: 0xf82cf779 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r7, r4, r6, lsr #31 │ │ │ │ + addeq r7, r4, r2, lsl #29 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2ee04 │ │ │ │ + bl 0xfec2ef28 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - bmi 0x45bbcc │ │ │ │ + bmi 0x45bcf0 │ │ │ │ svc 0x0070ee1d │ │ │ │ @ instruction: 0xf643b083 │ │ │ │ vqdmulh.s d22, d0, d0[7] │ │ │ │ ldrbtmi r0, [sl], #-3221 @ 0xfffff36b │ │ │ │ @ instruction: 0xf85e6812 │ │ │ │ andcs r3, r0, #2 │ │ │ │ tstls r0, r9, lsl r4 │ │ │ │ strbtmi r4, [r1], -r3, lsl #8 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf898f779 │ │ │ │ + @ instruction: 0xf806f779 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r7, r4, sl, asr pc │ │ │ │ + addeq r7, r4, r6, lsr lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2ee50 │ │ │ │ + bl 0xfec2ef74 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - bmi 0x45bc18 │ │ │ │ + bmi 0x45bd3c │ │ │ │ svc 0x0070ee1d │ │ │ │ @ instruction: 0xf643b083 │ │ │ │ @ instruction: 0xf2c06cf0 │ │ │ │ ldrbtmi r0, [sl], #-3221 @ 0xfffff36b │ │ │ │ @ instruction: 0xf85e6812 │ │ │ │ andcs r3, r0, #2 │ │ │ │ tstls r0, r9, lsl r4 │ │ │ │ strbtmi r4, [r1], -r3, lsl #8 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf872f779 │ │ │ │ + @ instruction: 0xffe0f778 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r7, r4, lr, lsl #30 │ │ │ │ + addeq r7, r4, sl, ror #27 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2ee9c │ │ │ │ + bl 0xfec2efc0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - bmi 0x45bc64 │ │ │ │ + bmi 0x45bd88 │ │ │ │ svc 0x0070ee1d │ │ │ │ @ instruction: 0xf643b083 │ │ │ │ vmvn.i32 , #1279 @ 0x000004ff │ │ │ │ ldrbtmi r0, [sl], #-3221 @ 0xfffff36b │ │ │ │ @ instruction: 0xf85e6812 │ │ │ │ andcs r3, r0, #2 │ │ │ │ tstls r0, r9, lsl r4 │ │ │ │ strbtmi r4, [r1], -r3, lsl #8 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf84cf779 │ │ │ │ + @ instruction: 0xffbaf778 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r7, r4, r2, asr #29 │ │ │ │ + umulleq r7, r4, lr, sp │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2eee8 │ │ │ │ + bl 0xfec2f00c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x49bcb0 │ │ │ │ + blmi 0x49bdd4 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ - bl 0x48fd0c │ │ │ │ + bl 0x48fe30 │ │ │ │ vcgt.s8 d16, d5, d1 │ │ │ │ vsra.s64 d23, d16, #64 │ │ │ │ - bl 0x458360 │ │ │ │ - bl 0x45ad18 │ │ │ │ + bl 0x458484 │ │ │ │ + bl 0x45ae3c │ │ │ │ stmdavs r8, {r9} │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xf824f779 │ │ │ │ + @ instruction: 0xff92f778 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r7, r4, lr, ror lr │ │ │ │ + addeq r7, r4, sl, asr sp │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2ef38 │ │ │ │ + bl 0xfec2f05c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x49bd00 │ │ │ │ + blmi 0x49be24 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ - bl 0x48fd5c │ │ │ │ + bl 0x48fe80 │ │ │ │ @ instruction: 0xf6450301 │ │ │ │ vbic.i32 d17, #12 @ 0x0000000c │ │ │ │ - bl 0x4583b0 │ │ │ │ - bl 0x45ad68 │ │ │ │ + bl 0x4584d4 │ │ │ │ + bl 0x45ae8c │ │ │ │ stmdavs r8, {r9} │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xfffcf778 │ │ │ │ + @ instruction: 0xff6af778 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r7, r4, lr, lsr #28 │ │ │ │ + addeq r7, r4, sl, lsl #26 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2ef88 │ │ │ │ + bl 0xfec2f0ac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x49bd50 │ │ │ │ + blmi 0x49be74 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ - bl 0x48fdac │ │ │ │ + bl 0x48fed0 │ │ │ │ @ instruction: 0xf6450301 │ │ │ │ vmla.f d18, d16, d0[2] │ │ │ │ - bl 0x458400 │ │ │ │ - bl 0x45adb8 │ │ │ │ + bl 0x458524 │ │ │ │ + bl 0x45aedc │ │ │ │ stmdavs r8, {r9} │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xffd4f778 │ │ │ │ + @ instruction: 0xff42f778 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - ldrdeq r7, [r4], lr │ │ │ │ + @ instruction: 0x00847cba │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2efd8 │ │ │ │ + bl 0xfec2f0fc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x49bda0 │ │ │ │ + blmi 0x49bec4 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ - bl 0x48fdfc │ │ │ │ + bl 0x48ff20 │ │ │ │ vcgt.s8 d16, d5, d1 │ │ │ │ vaddw.s8 q11, q8, d24 │ │ │ │ - bl 0x458450 │ │ │ │ - bl 0x45ae08 │ │ │ │ + bl 0x458574 │ │ │ │ + bl 0x45af2c │ │ │ │ stmdavs r8, {r9} │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xffacf778 │ │ │ │ + @ instruction: 0xff1af778 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r7, r4, lr, lsl #27 │ │ │ │ + addeq r7, r4, sl, ror #24 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2f028 │ │ │ │ + bl 0xfec2f14c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x49bdf0 │ │ │ │ + blmi 0x49bf14 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ - bl 0x48fe4c │ │ │ │ + bl 0x48ff70 │ │ │ │ @ instruction: 0xf6450301 │ │ │ │ vbic.i32 d16, #4 @ 0x00000004 │ │ │ │ - bl 0x4584a0 │ │ │ │ - bl 0x45ae58 │ │ │ │ + bl 0x4585c4 │ │ │ │ + bl 0x45af7c │ │ │ │ stmdavs r8, {r9} │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xff84f778 │ │ │ │ + mrc2 7, 7, pc, cr2, cr8, {3} │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r7, r4, lr, lsr sp │ │ │ │ + addeq r7, r4, sl, lsl ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2f078 │ │ │ │ + bl 0xfec2f19c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x49be40 │ │ │ │ + blmi 0x49bf64 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ - bl 0x48fe9c │ │ │ │ + bl 0x48ffc0 │ │ │ │ @ instruction: 0xf6450301 │ │ │ │ vmla.f d17, d16, d0[0] │ │ │ │ - bl 0x4584f0 │ │ │ │ - bl 0x45aea8 │ │ │ │ + bl 0x458614 │ │ │ │ + bl 0x45afcc │ │ │ │ stmdavs r8, {r9} │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xff5cf778 │ │ │ │ + mcr2 7, 6, pc, cr10, cr8, {3} @ │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r7, r4, lr, ror #25 │ │ │ │ + addeq r7, r4, sl, asr #23 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2f0c8 │ │ │ │ + bl 0xfec2f1ec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x49be90 │ │ │ │ + blmi 0x49bfb4 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ - bl 0x48feec │ │ │ │ + bl 0x490010 │ │ │ │ vcgt.s8 d16, d5, d1 │ │ │ │ vaddw.s8 , q0, d28 │ │ │ │ - bl 0x458540 │ │ │ │ - bl 0x45aef8 │ │ │ │ + bl 0x458664 │ │ │ │ + bl 0x45b01c │ │ │ │ stmdavs r8, {r9} │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xff34f778 │ │ │ │ + mcr2 7, 5, pc, cr2, cr8, {3} @ │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - umulleq r7, r4, lr, ip │ │ │ │ + addeq r7, r4, sl, ror fp │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2f118 │ │ │ │ + bl 0xfec2f23c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x49bee0 │ │ │ │ + blmi 0x49c004 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ - bl 0x48ff3c │ │ │ │ + bl 0x490060 │ │ │ │ @ instruction: 0xf6450301 │ │ │ │ vsra.s64 d16, d24, #64 │ │ │ │ - bl 0x458590 │ │ │ │ - bl 0x45af48 │ │ │ │ + bl 0x4586b4 │ │ │ │ + bl 0x45b06c │ │ │ │ stmdavs r8, {r9} │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xff0cf778 │ │ │ │ + mrc2 7, 3, pc, cr10, cr8, {3} │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r7, r4, lr, asr #24 │ │ │ │ + addeq r7, r4, sl, lsr #22 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2f168 │ │ │ │ + bl 0xfec2f28c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x49bf30 │ │ │ │ + blmi 0x49c054 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ - bl 0x48ff8c │ │ │ │ + bl 0x4900b0 │ │ │ │ @ instruction: 0xf6450301 │ │ │ │ vmla.f d18, d0, d0[1] │ │ │ │ - bl 0x4585e0 │ │ │ │ - bl 0x45af98 │ │ │ │ + bl 0x458704 │ │ │ │ + bl 0x45b0bc │ │ │ │ stmdavs r8, {r9} │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ - mcr2 7, 7, pc, cr4, cr8, {3} @ │ │ │ │ + mrc2 7, 2, pc, cr2, cr8, {3} │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - strdeq r7, [r4], lr │ │ │ │ + ldrdeq r7, [r4], sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2f1b8 │ │ │ │ + bl 0xfec2f2dc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x51bf80 │ │ │ │ + blmi 0x51c0a4 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ @ instruction: 0xf646b083 │ │ │ │ vmull.p8 q11, d0, d20 │ │ │ │ ldrbtmi r2, [fp], #-3734 @ 0xfffff16a │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf8de2003 │ │ │ │ ldrmi lr, [r1], #-0 │ │ │ │ @ instruction: 0xf6449100 │ │ │ │ vsra.s64 d16, d28, #64 │ │ │ │ - bl 0x15863c │ │ │ │ + bl 0x158760 │ │ │ │ strmi r0, [r2], #-782 @ 0xfffffcf2 │ │ │ │ @ instruction: 0xf7786808 │ │ │ │ - @ instruction: 0xb003feb9 │ │ │ │ + andlt pc, r3, r7, lsr #28 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r7, r4, r6, lsr #23 │ │ │ │ + addeq r7, r4, r2, lsl #21 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2f210 │ │ │ │ + bl 0xfec2f334 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x51bfd8 │ │ │ │ + blmi 0x51c0fc │ │ │ │ svcgt 0x0070ee1d │ │ │ │ @ instruction: 0xf646b083 │ │ │ │ vmull.p8 q11, d0, d20 │ │ │ │ ldrbtmi r2, [fp], #-3734 @ 0xfffff16a │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf8de2003 │ │ │ │ ldrmi lr, [r1], #-0 │ │ │ │ @ instruction: 0xf6449100 │ │ │ │ vmla.f d17, d0, d0[0] │ │ │ │ - bl 0x158694 │ │ │ │ + bl 0x1587b8 │ │ │ │ strmi r0, [r2], #-782 @ 0xfffffcf2 │ │ │ │ @ instruction: 0xf7786808 │ │ │ │ - andlt pc, r3, sp, lsl #29 │ │ │ │ + strdlt pc, [r3], -fp │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r7, r4, lr, asr #22 │ │ │ │ + addeq r7, r4, sl, lsr #20 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2f268 │ │ │ │ + bl 0xfec2f38c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x51c030 │ │ │ │ + blmi 0x51c154 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ @ instruction: 0xf646b083 │ │ │ │ vmull.p8 q11, d0, d20 │ │ │ │ ldrbtmi r2, [fp], #-3734 @ 0xfffff16a │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf8de2003 │ │ │ │ ldrmi lr, [r1], #-0 │ │ │ │ @ instruction: 0xf6449100 │ │ │ │ vmla.f d17, d16, d0[1] │ │ │ │ - bl 0x1586ec │ │ │ │ + bl 0x158810 │ │ │ │ strmi r0, [r2], #-782 @ 0xfffffcf2 │ │ │ │ @ instruction: 0xf7786808 │ │ │ │ - andlt pc, r3, r1, ror #28 │ │ │ │ + andlt pc, r3, pc, asr #27 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - strdeq r7, [r4], r6 │ │ │ │ + ldrdeq r7, [r4], r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2f2c0 │ │ │ │ + bl 0xfec2f3e4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x51c088 │ │ │ │ + blmi 0x51c1ac │ │ │ │ svcgt 0x0070ee1d │ │ │ │ @ instruction: 0xf646b083 │ │ │ │ vmull.p8 q11, d0, d20 │ │ │ │ ldrbtmi r2, [fp], #-3734 @ 0xfffff16a │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf8de2003 │ │ │ │ ldrmi lr, [r1], #-0 │ │ │ │ vrhadd.s8 d25, d4, d0 │ │ │ │ vaddw.s8 q11, q8, d28 │ │ │ │ - bl 0x158744 │ │ │ │ + bl 0x158868 │ │ │ │ strmi r0, [r2], #-782 @ 0xfffffcf2 │ │ │ │ @ instruction: 0xf7786808 │ │ │ │ - andlt pc, r3, r5, lsr lr @ │ │ │ │ + andlt pc, r3, r3, lsr #27 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - umulleq r7, r4, lr, sl │ │ │ │ + addeq r7, r4, sl, ror r9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2f318 │ │ │ │ + bl 0xfec2f43c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x51c0e0 │ │ │ │ + blmi 0x51c204 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ @ instruction: 0xf646b083 │ │ │ │ vmull.p8 q11, d0, d20 │ │ │ │ ldrbtmi r2, [fp], #-3734 @ 0xfffff16a │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf8de2003 │ │ │ │ ldrmi lr, [r1], #-0 │ │ │ │ vrhadd.s8 d25, d4, d0 │ │ │ │ vbic.i32 d23, #0 @ 0x00000000 │ │ │ │ - bl 0x15879c │ │ │ │ + bl 0x1588c0 │ │ │ │ strmi r0, [r2], #-782 @ 0xfffffcf2 │ │ │ │ @ instruction: 0xf7786808 │ │ │ │ - andlt pc, r3, r9, lsl #28 │ │ │ │ + andlt pc, r3, r7, ror sp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r7, r4, r6, asr #20 │ │ │ │ + addeq r7, r4, r2, lsr #18 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2f370 │ │ │ │ + bl 0xfec2f494 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x51c138 │ │ │ │ + blmi 0x51c25c │ │ │ │ svcgt 0x0070ee1d │ │ │ │ @ instruction: 0xf646b083 │ │ │ │ vmull.p8 q11, d0, d20 │ │ │ │ ldrbtmi r2, [fp], #-3734 @ 0xfffff16a │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf8de2003 │ │ │ │ ldrmi lr, [r1], #-0 │ │ │ │ vrhadd.s8 d25, d4, d0 │ │ │ │ vsra.s64 d23, d20, #64 │ │ │ │ - bl 0x1587f4 │ │ │ │ + bl 0x158918 │ │ │ │ strmi r0, [r2], #-782 @ 0xfffffcf2 │ │ │ │ @ instruction: 0xf7786808 │ │ │ │ - ldrdlt pc, [r3], -sp │ │ │ │ + andlt pc, r3, fp, asr #26 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq r7, r4, lr, ror #19 │ │ │ │ + addeq r7, r4, sl, asr #17 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2f3c8 │ │ │ │ + bl 0xfec2f4ec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x49c190 │ │ │ │ + blmi 0x49c2b4 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ - bl 0x4901ec │ │ │ │ + bl 0x490310 │ │ │ │ vcgt.s8 d16, d6, d1 │ │ │ │ vsra.s64 d21, d12, #64 │ │ │ │ - bl 0x458840 │ │ │ │ - bl 0x45b1f8 │ │ │ │ + bl 0x458964 │ │ │ │ + bl 0x45b31c │ │ │ │ stmdavs r8, {r9} │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ - ldc2 7, cr15, [r4, #480]! @ 0x1e0 │ │ │ │ + stc2 7, cr15, [r2, #-480]! @ 0xfffffe20 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - umulleq r7, r4, lr, r9 │ │ │ │ + addeq r7, r4, sl, ror r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2f418 │ │ │ │ + bl 0xfec2f53c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x49c1e0 │ │ │ │ + blmi 0x49c304 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ - bl 0x49023c │ │ │ │ + bl 0x490360 │ │ │ │ vcgt.s8 d16, d6, d1 │ │ │ │ vaddw.s8 , q8, d28 │ │ │ │ - bl 0x458890 │ │ │ │ - bl 0x45b248 │ │ │ │ + bl 0x4589b4 │ │ │ │ + bl 0x45b36c │ │ │ │ stmdavs r8, {r9} │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ - stc2 7, cr15, [ip, #480] @ 0x1e0 │ │ │ │ + ldc2l 7, cr15, [sl], #480 @ 0x1e0 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r7, r4, lr, asr #18 │ │ │ │ + addeq r7, r4, sl, lsr #16 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2f468 │ │ │ │ + bl 0xfec2f58c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x49c230 │ │ │ │ + blmi 0x49c354 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ - bl 0x49028c │ │ │ │ + bl 0x4903b0 │ │ │ │ @ instruction: 0xf6440301 │ │ │ │ vorr.i32 , #0 @ 0x00000000 │ │ │ │ - bl 0x4588e0 │ │ │ │ - bl 0x45b298 │ │ │ │ + bl 0x458a04 │ │ │ │ + bl 0x45b3bc │ │ │ │ stmdavs r8, {r9} │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ - stc2l 7, cr15, [r4, #-480]! @ 0xfffffe20 │ │ │ │ + ldc2l 7, cr15, [r2], {120} @ 0x78 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - strdeq r7, [r4], lr │ │ │ │ + ldrdeq r7, [r4], sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2f4b8 │ │ │ │ + bl 0xfec2f5dc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x49c280 │ │ │ │ + blmi 0x49c3a4 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ - bl 0x4902dc │ │ │ │ + bl 0x490400 │ │ │ │ @ instruction: 0xf6440301 │ │ │ │ vsra.s64 , q2, #64 │ │ │ │ - bl 0x458930 │ │ │ │ - bl 0x45b2e8 │ │ │ │ + bl 0x458a54 │ │ │ │ + bl 0x45b40c │ │ │ │ stmdavs r8, {r9} │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ - ldc2 7, cr15, [ip, #-480]! @ 0xfffffe20 │ │ │ │ + stc2 7, cr15, [sl], #480 @ 0x1e0 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r7, r4, lr, lsr #17 │ │ │ │ + addeq r7, r4, sl, lsl #15 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2f508 │ │ │ │ + bl 0xfec2f62c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x49c2d0 │ │ │ │ + blmi 0x49c3f4 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ - bl 0x49032c │ │ │ │ + bl 0x490450 │ │ │ │ vcgt.s8 d16, d6, d1 │ │ │ │ vaddw.s8 q11, q8, d20 │ │ │ │ - bl 0x458980 │ │ │ │ - bl 0x45b338 │ │ │ │ + bl 0x458aa4 │ │ │ │ + bl 0x45b45c │ │ │ │ stmdavs r8, {r9} │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ - ldc2 7, cr15, [r4, #-480] @ 0xfffffe20 │ │ │ │ + stc2 7, cr15, [r2], {120} @ 0x78 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r7, r4, lr, asr r8 │ │ │ │ + addeq r7, r4, sl, lsr r7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2f558 │ │ │ │ + bl 0xfec2f67c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x49c320 │ │ │ │ + blmi 0x49c444 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ - bl 0x49037c │ │ │ │ + bl 0x4904a0 │ │ │ │ @ instruction: 0xf6440301 │ │ │ │ vmla.f d21, d0, d0[4] │ │ │ │ - bl 0x4589d0 │ │ │ │ - bl 0x45b388 │ │ │ │ + bl 0x458af4 │ │ │ │ + bl 0x45b4ac │ │ │ │ stmdavs r8, {r9} │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ - stc2l 7, cr15, [ip], #480 @ 0x1e0 │ │ │ │ + mrrc2 7, 7, pc, sl, cr8 @ │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r7, r4, lr, lsl #16 │ │ │ │ + addeq r7, r4, sl, ror #13 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2f5a8 │ │ │ │ + bl 0xfec2f6cc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x49c370 │ │ │ │ + blmi 0x49c494 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ - bl 0x4903cc │ │ │ │ + bl 0x4904f0 │ │ │ │ @ instruction: 0xf6440301 │ │ │ │ vmla.f d22, d0, d0[6] │ │ │ │ - bl 0x458a20 │ │ │ │ - bl 0x45b3d8 │ │ │ │ + bl 0x458b44 │ │ │ │ + bl 0x45b4fc │ │ │ │ stmdavs r8, {r9} │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ - stc2l 7, cr15, [r4], {120} @ 0x78 │ │ │ │ + ldc2 7, cr15, [r2], #-480 @ 0xfffffe20 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0x008477be │ │ │ │ + umulleq r7, r4, sl, r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2f5f8 │ │ │ │ + bl 0xfec2f71c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x49c3c0 │ │ │ │ + blmi 0x49c4e4 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ - bl 0x49041c │ │ │ │ + bl 0x490540 │ │ │ │ @ instruction: 0xf6440301 │ │ │ │ vbic.i32 , #0 @ 0x00000000 │ │ │ │ - bl 0x458a70 │ │ │ │ - bl 0x45b428 │ │ │ │ + bl 0x458b94 │ │ │ │ + bl 0x45b54c │ │ │ │ stmdavs r8, {r9} │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ - ldc2 7, cr15, [ip], {120} @ 0x78 │ │ │ │ + stc2 7, cr15, [sl], {120} @ 0x78 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r7, r4, lr, ror #14 │ │ │ │ + addeq r7, r4, sl, asr #12 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2f648 │ │ │ │ + bl 0xfec2f76c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x49c410 │ │ │ │ + blmi 0x49c534 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ - bl 0x49046c │ │ │ │ + bl 0x490590 │ │ │ │ @ instruction: 0xf6440301 │ │ │ │ vmla.f d21, d16, d0[5] │ │ │ │ - bl 0x458ac0 │ │ │ │ - bl 0x45b478 │ │ │ │ + bl 0x458be4 │ │ │ │ + bl 0x45b59c │ │ │ │ stmdavs r8, {r9} │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ - ldc2l 7, cr15, [r4], #-480 @ 0xfffffe20 │ │ │ │ + blx 0xff996382 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r7, r4, lr, lsl r7 │ │ │ │ + strdeq r7, [r4], sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2f698 │ │ │ │ + bl 0xfec2f7bc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x49c460 │ │ │ │ + blmi 0x49c584 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ - bl 0x4904bc │ │ │ │ + bl 0x4905e0 │ │ │ │ @ instruction: 0xf6440301 │ │ │ │ vmla.f d22, d16, d0[7] │ │ │ │ - bl 0x458b10 │ │ │ │ - bl 0x45b4c8 │ │ │ │ + bl 0x458c34 │ │ │ │ + bl 0x45b5ec │ │ │ │ stmdavs r8, {r9} │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ - mcrr2 7, 7, pc, ip, cr8 @ │ │ │ │ + blx 0xfef963d2 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r7, r4, lr, asr #13 │ │ │ │ + addeq r7, r4, sl, lsr #11 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2f6e8 │ │ │ │ + bl 0xfec2f80c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x49c4b0 │ │ │ │ + blmi 0x49c5d4 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ - bl 0x49050c │ │ │ │ + bl 0x490630 │ │ │ │ @ instruction: 0xf6440301 │ │ │ │ vsra.s64 , q10, #64 │ │ │ │ - bl 0x458b60 │ │ │ │ - bl 0x45b518 │ │ │ │ + bl 0x458c84 │ │ │ │ + bl 0x45b63c │ │ │ │ stmdavs r8, {r9} │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ - stc2 7, cr15, [r4], #-480 @ 0xfffffe20 │ │ │ │ + blx 0xfe596422 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r7, r4, lr, ror r6 │ │ │ │ + addeq r7, r4, sl, asr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2f738 │ │ │ │ + bl 0xfec2f85c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x49c500 │ │ │ │ + blmi 0x49c624 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ - bl 0x49055c │ │ │ │ + bl 0x490680 │ │ │ │ @ instruction: 0xf6440301 │ │ │ │ vorr.i32 q10, #8 @ 0x00000008 │ │ │ │ - bl 0x458bb0 │ │ │ │ - bl 0x45b568 │ │ │ │ + bl 0x458cd4 │ │ │ │ + bl 0x45b68c │ │ │ │ stmdavs r8, {r9} │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ - blx 0x1634e │ │ │ │ + blx 0x1b96472 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r7, r4, lr, lsr #12 │ │ │ │ + addeq r7, r4, sl, lsl #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2f788 │ │ │ │ + bl 0xfec2f8ac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x49c550 │ │ │ │ + blmi 0x49c674 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ - bl 0x4905ac │ │ │ │ + bl 0x4906d0 │ │ │ │ @ instruction: 0xf6440301 │ │ │ │ vsra.s64 q10, q6, #64 │ │ │ │ - bl 0x458c00 │ │ │ │ - bl 0x45b5b8 │ │ │ │ + bl 0x458d24 │ │ │ │ + bl 0x45b6dc │ │ │ │ stmdavs r8, {r9} │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ - blx 0xff61639e │ │ │ │ + blx 0x11964c2 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - ldrdeq r7, [r4], lr │ │ │ │ + @ instruction: 0x008474ba │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2f7d8 │ │ │ │ + bl 0xfec2f8fc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x49c5a0 │ │ │ │ + blmi 0x49c6c4 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ - bl 0x4905fc │ │ │ │ + bl 0x490720 │ │ │ │ @ instruction: 0xf6480301 │ │ │ │ vorr.i32 , #0 @ 0x00000000 │ │ │ │ - bl 0x458c50 │ │ │ │ - bl 0x45b608 │ │ │ │ + bl 0x458d74 │ │ │ │ + bl 0x45b72c │ │ │ │ stmdavs r8, {r9} │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ - blx 0xfec163ee │ │ │ │ + blx 0x796512 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r7, r4, lr, lsl #11 │ │ │ │ + addeq r7, r4, sl, ror #8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2f828 │ │ │ │ + bl 0xfec2f94c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x49c5f0 │ │ │ │ + blmi 0x49c714 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ - bl 0x49064c │ │ │ │ + bl 0x490770 │ │ │ │ @ instruction: 0xf6480301 │ │ │ │ vmla.f d19, d0, d0[0] │ │ │ │ - bl 0x458ca0 │ │ │ │ - bl 0x45b658 │ │ │ │ + bl 0x458dc4 │ │ │ │ + bl 0x45b77c │ │ │ │ stmdavs r8, {r9} │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ - blx 0xfe21643e │ │ │ │ + blx 0xffd96560 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r7, r4, lr, lsr r5 │ │ │ │ + addeq r7, r4, sl, lsl r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2f878 │ │ │ │ + bl 0xfec2f99c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x49c640 │ │ │ │ + blmi 0x49c764 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ - bl 0x49069c │ │ │ │ + bl 0x4907c0 │ │ │ │ @ instruction: 0xf6480301 │ │ │ │ vmla.f d20, d16, d0[3] │ │ │ │ - bl 0x458cf0 │ │ │ │ - bl 0x45b6a8 │ │ │ │ + bl 0x458e14 │ │ │ │ + bl 0x45b7cc │ │ │ │ stmdavs r8, {r9} │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ - blx 0x181648e │ │ │ │ + blx 0xff3965b0 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r7, r4, lr, ror #9 │ │ │ │ + addeq r7, r4, sl, asr #7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2f8c8 │ │ │ │ + bl 0xfec2f9ec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x49c690 │ │ │ │ + blmi 0x49c7b4 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ - bl 0x4906ec │ │ │ │ + bl 0x490810 │ │ │ │ @ instruction: 0xf6480301 │ │ │ │ vsra.s64 d18, d28, #64 │ │ │ │ - bl 0x458d40 │ │ │ │ - bl 0x45b6f8 │ │ │ │ + bl 0x458e64 │ │ │ │ + bl 0x45b81c │ │ │ │ stmdavs r8, {r9} │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ - blx 0xe164de │ │ │ │ + blx 0xfe996600 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - umulleq r7, r4, lr, r4 │ │ │ │ + addeq r7, r4, sl, ror r3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2f918 │ │ │ │ + bl 0xfec2fa3c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x49c6e0 │ │ │ │ + blmi 0x49c804 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ - bl 0x49073c │ │ │ │ + bl 0x490860 │ │ │ │ @ instruction: 0xf6480301 │ │ │ │ vbic.i32 d18, #8 @ 0x00000008 │ │ │ │ - bl 0x458d90 │ │ │ │ - bl 0x45b748 │ │ │ │ + bl 0x458eb4 │ │ │ │ + bl 0x45b86c │ │ │ │ stmdavs r8, {r9} │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ - blx 0x41652e │ │ │ │ + blx 0x1f96650 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r7, r4, lr, asr #8 │ │ │ │ + addeq r7, r4, sl, lsr #6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2f968 │ │ │ │ + bl 0xfec2fa8c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x49c730 │ │ │ │ + blmi 0x49c854 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ - bl 0x49078c │ │ │ │ + bl 0x4908b0 │ │ │ │ @ instruction: 0xf6480301 │ │ │ │ vsra.s64 d17, d20, #64 │ │ │ │ - bl 0x458de0 │ │ │ │ - bl 0x45b798 │ │ │ │ + bl 0x458f04 │ │ │ │ + bl 0x45b8bc │ │ │ │ stmdavs r8, {r9} │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ - blx 0xffa1657c │ │ │ │ + blx 0x15966a0 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - strdeq r7, [r4], lr │ │ │ │ + ldrdeq r7, [r4], sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2f9b8 │ │ │ │ + bl 0xfec2fadc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x49c780 │ │ │ │ + blmi 0x49c8a4 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ - bl 0x4907dc │ │ │ │ + bl 0x490900 │ │ │ │ @ instruction: 0xf6480301 │ │ │ │ vbic.i32 d17, #0 @ 0x00000000 │ │ │ │ - bl 0x458e30 │ │ │ │ - bl 0x45b7e8 │ │ │ │ + bl 0x458f54 │ │ │ │ + bl 0x45b90c │ │ │ │ stmdavs r8, {r9} │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ - blx 0xff0165cc │ │ │ │ + blx 0xb966f0 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r7, r4, lr, lsr #7 │ │ │ │ + addeq r7, r4, sl, lsl #5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2fa08 │ │ │ │ + bl 0xfec2fb2c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x49c7d0 │ │ │ │ + blmi 0x49c8f4 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ - bl 0x49082c │ │ │ │ + bl 0x490950 │ │ │ │ @ instruction: 0xf6480301 │ │ │ │ vaddw.s8 q8, q8, d28 │ │ │ │ - bl 0x458e80 │ │ │ │ - bl 0x45b838 │ │ │ │ + bl 0x458fa4 │ │ │ │ + bl 0x45b95c │ │ │ │ stmdavs r8, {r9} │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ - blx 0xfe61661c │ │ │ │ + blx 0x196740 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r7, r4, lr, asr r3 │ │ │ │ + addeq r7, r4, sl, lsr r2 │ │ │ │ @ instruction: 0xf7824611 │ │ │ │ - svclt 0x0000bd29 │ │ │ │ + svclt 0x0000bc97 │ │ │ │ vnmls.f64 d4, d13, d8 │ │ │ │ @ instruction: 0xf645cf70 │ │ │ │ vmla.f d19, d0, d0[3] │ │ │ │ ldrbtmi r0, [fp], #-405 @ 0xfffffe6b │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ - bl 0x40887c │ │ │ │ - bl 0x3d947c │ │ │ │ + bl 0x4089a0 │ │ │ │ + bl 0x3d95a0 │ │ │ │ stmdavs r8, {r9} │ │ │ │ - blt 0x189665c │ │ │ │ - addeq r7, r4, lr, lsl #6 │ │ │ │ + stmiblt ip, {r3, r4, r5, r6, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + addeq r7, r4, sl, ror #3 │ │ │ │ vnmls.f64 d4, d13, d8 │ │ │ │ @ instruction: 0xf645cf70 │ │ │ │ vsra.s64 , q0, #64 │ │ │ │ ldrbtmi r0, [fp], #-405 @ 0xfffffe6b │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ - bl 0x4088a4 │ │ │ │ - bl 0x3d94a4 │ │ │ │ + bl 0x4089c8 │ │ │ │ + bl 0x3d95c8 │ │ │ │ stmdavs r8, {r9} │ │ │ │ - blt 0x1396684 │ │ │ │ - addeq r7, r4, r6, ror #5 │ │ │ │ + ldmiblt r8!, {r3, r4, r5, r6, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + addeq r7, r4, r2, asr #3 │ │ │ │ cdp 5, 1, cr11, cr13, cr0, {0} │ │ │ │ - blmi 0x354670 │ │ │ │ + blmi 0x354794 │ │ │ │ stccc 2, cr15, [ip], {69} @ 0x45 │ │ │ │ ldceq 2, cr15, [r5], {192} @ 0xc0 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ andcs pc, r3, lr, asr r8 @ │ │ │ │ - bl 0x216a38 │ │ │ │ + bl 0x216b5c │ │ │ │ strmi r1, [r2], #-2131 @ 0xfffff7ad │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7780000 │ │ │ │ - svclt 0x0000ba33 │ │ │ │ - @ instruction: 0x008472bc │ │ │ │ + svclt 0x0000b9a1 │ │ │ │ + umulleq r7, r4, r8, r1 │ │ │ │ cdp 5, 1, cr11, cr13, cr0, {0} │ │ │ │ - blmi 0x3546a0 │ │ │ │ + blmi 0x3547c4 │ │ │ │ ldcmi 2, cr15, [r4], {69} @ 0x45 │ │ │ │ ldceq 2, cr15, [r5], {192} @ 0xc0 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ andcs pc, r3, lr, asr r8 @ │ │ │ │ - bl 0x216a68 │ │ │ │ + bl 0x216b8c │ │ │ │ strmi r1, [r2], #-2131 @ 0xfffff7ad │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7780000 │ │ │ │ - svclt 0x0000ba1b │ │ │ │ - addeq r7, r4, ip, lsl #5 │ │ │ │ + svclt 0x0000b989 │ │ │ │ + addeq r7, r4, r8, ror #2 │ │ │ │ cdp 5, 1, cr11, cr13, cr0, {0} │ │ │ │ - blmi 0x3546d0 │ │ │ │ + blmi 0x3547f4 │ │ │ │ stccs 2, cr15, [r8], {69} @ 0x45 │ │ │ │ ldceq 2, cr15, [r5], {192} @ 0xc0 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ andcs pc, r3, lr, asr r8 @ │ │ │ │ - bl 0x216a98 │ │ │ │ + bl 0x216bbc │ │ │ │ strmi r1, [r2], #-2131 @ 0xfffff7ad │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7780000 │ │ │ │ - svclt 0x0000ba03 │ │ │ │ - addeq r7, r4, ip, asr r2 │ │ │ │ + svclt 0x0000b971 │ │ │ │ + addeq r7, r4, r8, lsr r1 │ │ │ │ cdp 5, 1, cr11, cr13, cr0, {0} │ │ │ │ - blmi 0x354700 │ │ │ │ + blmi 0x354824 │ │ │ │ ldccc 2, cr15, [r0], {69} @ 0x45 │ │ │ │ ldceq 2, cr15, [r5], {192} @ 0xc0 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ andcs pc, r3, lr, asr r8 @ │ │ │ │ - bl 0x216ac8 │ │ │ │ + bl 0x216bec │ │ │ │ strmi r1, [r2], #-2131 @ 0xfffff7ad │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7780000 │ │ │ │ - svclt 0x0000b9eb │ │ │ │ - addeq r7, r4, ip, lsr #4 │ │ │ │ + svclt 0x0000b959 │ │ │ │ + addeq r7, r4, r8, lsl #2 │ │ │ │ cdp 5, 1, cr11, cr13, cr0, {0} │ │ │ │ - blmi 0x354730 │ │ │ │ + blmi 0x354854 │ │ │ │ stcpl 2, cr15, [r0], #276 @ 0x114 │ │ │ │ ldceq 2, cr15, [r5], {192} @ 0xc0 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ andcs pc, r3, lr, asr r8 @ │ │ │ │ - bl 0x216af8 │ │ │ │ + bl 0x216c1c │ │ │ │ strmi r1, [r2], #-2131 @ 0xfffff7ad │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7780000 │ │ │ │ - svclt 0x0000b9d3 │ │ │ │ - strdeq r7, [r4], ip │ │ │ │ + svclt 0x0000b941 │ │ │ │ + ldrdeq r7, [r4], r8 │ │ │ │ cdp 5, 1, cr11, cr13, cr0, {0} │ │ │ │ - blmi 0x354760 │ │ │ │ + blmi 0x354884 │ │ │ │ stcvs 2, cr15, [r4], #-276 @ 0xfffffeec │ │ │ │ ldceq 2, cr15, [r5], {192} @ 0xc0 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ andcs pc, r3, lr, asr r8 @ │ │ │ │ - bl 0x216b28 │ │ │ │ + bl 0x216c4c │ │ │ │ strmi r1, [r2], #-2131 @ 0xfffff7ad │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7780000 │ │ │ │ - svclt 0x0000b9bb │ │ │ │ - addeq r7, r4, ip, asr #3 │ │ │ │ + svclt 0x0000b929 │ │ │ │ + addeq r7, r4, r8, lsr #1 │ │ │ │ cdp 5, 1, cr11, cr13, cr0, {0} │ │ │ │ - blmi 0x354790 │ │ │ │ + blmi 0x3548b4 │ │ │ │ ldcmi 2, cr15, [r8], {69} @ 0x45 │ │ │ │ ldceq 2, cr15, [r5], {192} @ 0xc0 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ andcs pc, r3, lr, asr r8 @ │ │ │ │ - bl 0x216b58 │ │ │ │ + bl 0x216c7c │ │ │ │ strmi r1, [r2], #-2131 @ 0xfffff7ad │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7780000 │ │ │ │ - svclt 0x0000b9a3 │ │ │ │ - umulleq r7, r4, ip, r1 │ │ │ │ + svclt 0x0000b911 │ │ │ │ + addeq r7, r4, r8, ror r0 │ │ │ │ cdp 5, 1, cr11, cr13, cr0, {0} │ │ │ │ - blmi 0x3547c0 │ │ │ │ + blmi 0x3548e4 │ │ │ │ ldcpl 2, cr15, [ip], {69} @ 0x45 │ │ │ │ ldceq 2, cr15, [r5], {192} @ 0xc0 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ andcs pc, r3, lr, asr r8 @ │ │ │ │ - bl 0x216b88 │ │ │ │ + bl 0x216cac │ │ │ │ strmi r1, [r2], #-2131 @ 0xfffff7ad │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7780000 │ │ │ │ - svclt 0x0000b98b │ │ │ │ - addeq r7, r4, ip, ror #2 │ │ │ │ + svclt 0x0000b8f9 │ │ │ │ + addeq r7, r4, r8, asr #32 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrsbcc pc, [r0], #128 @ 0x80 @ │ │ │ │ movwcs pc, #963 @ 0x3c3 @ │ │ │ │ stcvs 1, cr11, [r3, #-876] @ 0xfffffc94 │ │ │ │ ldmdavs fp, {r1, r3, fp, sp, lr} │ │ │ │ movweq pc, #57363 @ 0xe013 @ │ │ │ │ stmdavs ip, {r0, r2, r8, ip, lr, pc}^ │ │ │ │ @ instruction: 0x0c04ea42 │ │ │ │ svceq 0x0010f01c │ │ │ │ stmiavs ip, {r0, r1, r2, r3, r8, ip, lr, pc}^ │ │ │ │ - movtcs pc, #49729 @ 0xc241 @ │ │ │ │ + cmppcc ip, #268435460 @ p-variant is OBSOLETE @ 0x10000004 │ │ │ │ teqpeq r5, #192, 4 @ p-variant is OBSOLETE │ │ │ │ andeq pc, r1, #2 │ │ │ │ eorcc pc, r4, r3, asr r8 @ │ │ │ │ svclt 0x00082b00 │ │ │ │ andeq pc, r1, #66 @ 0x42 │ │ │ │ @ instruction: 0x4691461f │ │ │ │ andcs fp, r0, sl, lsr r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0x460c83f8 │ │ │ │ - @ instruction: 0xffe8f00f │ │ │ │ + @ instruction: 0xffe0f00f │ │ │ │ andcs fp, r1, r8, asr #18 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf77783f8 │ │ │ │ - strmi pc, [r6], -r9, lsr #19 │ │ │ │ - @ instruction: 0xf972f777 │ │ │ │ + @ instruction: 0x4606f917 │ │ │ │ + @ instruction: 0xf8e0f777 │ │ │ │ @ instruction: 0xf7774605 │ │ │ │ - stmdavs r1!, {r0, r1, r2, r3, r5, r6, r8, fp, ip, sp, lr, pc}^ │ │ │ │ + stmdavs r1!, {r0, r2, r3, r4, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ movwcs r4, #9856 @ 0x2680 │ │ │ │ strbmi r4, [sl], -r8, lsr #12 │ │ │ │ - @ instruction: 0xf830f7e3 │ │ │ │ + @ instruction: 0xf802f7e3 │ │ │ │ andcs r2, r1, #134217728 @ 0x8000000 │ │ │ │ strbmi r6, [r0], -r1, ror #16 │ │ │ │ - @ instruction: 0xf82af7e3 │ │ │ │ + @ instruction: 0xfffcf7e2 │ │ │ │ ldrtmi r4, [r0], -r9, lsr #12 │ │ │ │ @ instruction: 0x47b8463d │ │ │ │ strcs r6, [r8, -r2, ror #17] │ │ │ │ @ instruction: 0x46304631 │ │ │ │ vpmax.s8 d15, d2, d7 │ │ │ │ @ instruction: 0xf77f17d3 │ │ │ │ - strbmi pc, [sl], -r3, ror #30 @ │ │ │ │ + @ instruction: 0x464afed1 │ │ │ │ stmdavs r1!, {r0, r1, r8, r9, sp} │ │ │ │ @ instruction: 0xf7e34630 │ │ │ │ - strbmi pc, [r1], -r3, ror #17 @ │ │ │ │ + @ instruction: 0x4641f8b5 │ │ │ │ @ instruction: 0x47a84630 │ │ │ │ ldrtmi r6, [r1], -r3, ror #17 │ │ │ │ - blx 0x2aa3c4 │ │ │ │ + blx 0x2aa4e8 │ │ │ │ ldrbne pc, [r3, r3, lsl #4] @ │ │ │ │ - @ instruction: 0xff52f77f │ │ │ │ + mcr2 7, 6, pc, cr0, cr15, {3} @ │ │ │ │ stmdavs r1!, {r4, r5, r9, sl, lr} │ │ │ │ andcs r2, r1, #201326592 @ 0xc000000 │ │ │ │ - @ instruction: 0xf8d2f7e3 │ │ │ │ + @ instruction: 0xf8a4f7e3 │ │ │ │ ldr r2, [fp, r1]! │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2fd24 │ │ │ │ + bl 0xfec2fe48 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ stmib sp, {r1, r2, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf7772100 │ │ │ │ - strmi pc, [r4], -pc, lsr #18 │ │ │ │ - @ instruction: 0xf92cf777 │ │ │ │ + @ instruction: 0x4604f89d │ │ │ │ + @ instruction: 0xf89af777 │ │ │ │ andcc lr, r0, #3620864 @ 0x374000 │ │ │ │ strmi r4, [r1], -r5, lsl #12 │ │ │ │ @ instruction: 0xf77e4620 │ │ │ │ - strtmi pc, [sl], -r9, lsr #23 │ │ │ │ + @ instruction: 0x462afb17 │ │ │ │ ldrtmi r4, [r0], -r1, lsr #12 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7834070 │ │ │ │ - svclt 0x0000bf67 │ │ │ │ + svclt 0x0000bed5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2fd64 │ │ │ │ + bl 0xfec2fe88 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ stmib sp, {r1, r2, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf7772100 │ │ │ │ - strmi pc, [r4], -pc, lsl #18 │ │ │ │ - @ instruction: 0xf90cf777 │ │ │ │ + @ instruction: 0x4604f87d │ │ │ │ + @ instruction: 0xf87af777 │ │ │ │ andcc lr, r0, #3620864 @ 0x374000 │ │ │ │ strmi r4, [r1], -r5, lsl #12 │ │ │ │ @ instruction: 0xf77e4620 │ │ │ │ - strtmi pc, [sl], -r9, lsl #22 │ │ │ │ + @ instruction: 0x462afa77 │ │ │ │ ldrtmi r4, [r0], -r1, lsr #12 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7834070 │ │ │ │ - svclt 0x0000bf47 │ │ │ │ + svclt 0x0000beb5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2fda4 │ │ │ │ + bl 0xfec2fec8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ @ instruction: 0xf04f4604 │ │ │ │ strmi r4, [r8], -r0, lsl #4 │ │ │ │ mrsls r2, SP_irq │ │ │ │ - stc2l 7, cr15, [r4, #508] @ 0x1fc │ │ │ │ + ldc2 7, cr15, [r2, #-508]! @ 0xfffffe04 │ │ │ │ strtmi r9, [r0], -r1, lsl #18 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7834010 │ │ │ │ - svclt 0x0000bea3 │ │ │ │ + svclt 0x0000be11 │ │ │ │ movwcs lr, #10717 @ 0x29dd │ │ │ │ @ instruction: 0xf7902003 │ │ │ │ - svclt 0x0000bc5f │ │ │ │ + svclt 0x0000bbcd │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ @ instruction: 0xf8d0461c │ │ │ │ vshr.u64 , q0, #61 │ │ │ │ cmnlt r3, r0, lsl #6 │ │ │ │ @@ -205352,768 +205427,768 @@ │ │ │ │ svceq 0x0001f01e │ │ │ │ andcs sp, r0, r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0x46908ff8 │ │ │ │ @ instruction: 0xf00f460f │ │ │ │ - stmdacs r0, {r0, r1, r3, r4, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r4, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldmvs fp!, {r1, r2, r3, r4, r6, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ ldmdbvs r8!, {r0, r7, pc} │ │ │ │ svclt 0x00cc2801 │ │ │ │ @ instruction: 0xf0444622 │ │ │ │ - bcs 0xd9448 │ │ │ │ + bcs 0xd956c │ │ │ │ andcs sp, r8, #123 @ 0x7b │ │ │ │ - ldclcc 0, cr15, [pc], #316 @ 0xd8d88 │ │ │ │ + ldclcc 0, cr15, [pc], #316 @ 0xd8eac │ │ │ │ andcc r4, r1, r2, lsl #1 │ │ │ │ strbeq pc, [r0], #-450 @ 0xfffffe3e @ │ │ │ │ cdpeq 1, 2, cr15, cr0, cr2, {5} │ │ │ │ @ instruction: 0xf1c21ad3 │ │ │ │ - blx 0x3d94e0 │ │ │ │ - blx 0xc1849c │ │ │ │ - blx 0xc15078 │ │ │ │ - b 0x1155474 │ │ │ │ - blx 0xbd90a8 │ │ │ │ + blx 0x3d9604 │ │ │ │ + blx 0xc185c0 │ │ │ │ + blx 0xc1519c │ │ │ │ + b 0x1155598 │ │ │ │ + blx 0xbd91cc │ │ │ │ tstpmi r1, #4, 24 @ p-variant is OBSOLETE @ 0x400 │ │ │ │ eoreq pc, r0, #-1073741776 @ 0xc0000030 │ │ │ │ - blx 0x3e8fe0 │ │ │ │ + blx 0x3e9104 │ │ │ │ tstpmi r1, #536870912 @ p-variant is OBSOLETE @ 0x20000000 │ │ │ │ eoreq pc, r0, #-1073741784 @ 0xc0000028 │ │ │ │ vpmax.u8 d15, d3, d28 │ │ │ │ vpmax.s8 d15, d2, d28 │ │ │ │ @ instruction: 0xf78e430a │ │ │ │ - @ instruction: 0x4682fa79 │ │ │ │ - @ instruction: 0xf777468b │ │ │ │ - @ instruction: 0x4605f87d │ │ │ │ - @ instruction: 0xf87af777 │ │ │ │ + strmi pc, [r2], r7, ror #19 │ │ │ │ + @ instruction: 0xf776468b │ │ │ │ + strmi pc, [r5], -fp, ror #31 │ │ │ │ + @ instruction: 0xffe8f776 │ │ │ │ @ instruction: 0x46066839 │ │ │ │ andcs r2, r0, #134217728 @ 0x8000000 │ │ │ │ strtmi r4, [r8], -r1, lsl #13 │ │ │ │ - @ instruction: 0xff3af7e2 │ │ │ │ + @ instruction: 0xff0cf7e2 │ │ │ │ ldmdavs r9!, {r0, r9, sp} │ │ │ │ ldrtmi r2, [r0], -r2, lsl #6 │ │ │ │ - @ instruction: 0xff34f7e2 │ │ │ │ - @ instruction: 0xf89ef777 │ │ │ │ + @ instruction: 0xff06f7e2 │ │ │ │ + @ instruction: 0xf80cf777 │ │ │ │ strmi r4, [r6], -r9, lsr #12 │ │ │ │ ldmvs sl!, {r6, r7, r8, r9, sl, lr}^ │ │ │ │ andcs fp, r0, #67584 @ 0x10800 │ │ │ │ movwcs r6, #14457 @ 0x3879 │ │ │ │ @ instruction: 0xf7e24630 │ │ │ │ - @ instruction: 0x4649fff3 │ │ │ │ + strbmi pc, [r9], -r5, asr #31 @ │ │ │ │ @ instruction: 0x47c04630 │ │ │ │ ldmdblt sl!, {r1, r3, r4, r5, r6, r7, fp, sp, lr}^ │ │ │ │ movwcs r6, #14457 @ 0x3879 │ │ │ │ ldrtmi r2, [r0], -r1, lsl #4 │ │ │ │ - @ instruction: 0xffe8f7e2 │ │ │ │ + @ instruction: 0xffbaf7e2 │ │ │ │ tstcs r0, r1 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f8e8bd │ │ │ │ @ instruction: 0x463117d3 │ │ │ │ @ instruction: 0xf77f4630 │ │ │ │ - b 0x1cd8658 │ │ │ │ - b 0x1c99538 │ │ │ │ + b 0x1cd8534 │ │ │ │ + b 0x1c9965c │ │ │ │ ldrtmi r0, [r1], -fp, lsl #6 │ │ │ │ @ instruction: 0xf77f4630 │ │ │ │ - ubfx pc, r7, #27, #2 │ │ │ │ + strb pc, [r1, r5, asr #26]! @ │ │ │ │ @ instruction: 0x463117d3 │ │ │ │ @ instruction: 0xf77f4630 │ │ │ │ - b 0x1cd863c │ │ │ │ - b 0x1c99554 │ │ │ │ + b 0x1cd8518 │ │ │ │ + b 0x1c99678 │ │ │ │ ldrtmi r0, [r1], -fp, lsl #6 │ │ │ │ @ instruction: 0xf77f4630 │ │ │ │ - strb pc, [r8, r9, asr #27] @ │ │ │ │ + @ instruction: 0xe7c8fd37 │ │ │ │ @ instruction: 0x469b469a │ │ │ │ ldrmi lr, [r2], fp, lsr #15 │ │ │ │ @ instruction: 0xe7a84693 │ │ │ │ @ instruction: 0xc010f8d1 │ │ │ │ - subcs pc, ip, #268435460 @ 0x10000004 │ │ │ │ + subscc pc, ip, #268435460 @ 0x10000004 │ │ │ │ eorseq pc, r5, #192, 4 │ │ │ │ - bl 0x161954 │ │ │ │ + bl 0x161a78 │ │ │ │ ldmdbvs r2, {r2, r3, r7, r9} │ │ │ │ svclt 0x0000e73e │ │ │ │ @ instruction: 0xc010f8d1 │ │ │ │ - subcs pc, ip, #268435460 @ 0x10000004 │ │ │ │ + subscc pc, ip, #268435460 @ 0x10000004 │ │ │ │ eorseq pc, r5, #192, 4 │ │ │ │ - bl 0x161970 │ │ │ │ + bl 0x161a94 │ │ │ │ ldmibvs r2, {r2, r3, r7, r9}^ │ │ │ │ svclt 0x0000e732 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2ff7c │ │ │ │ + bl 0xfec300a0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe0 │ │ │ │ @ instruction: 0x4604c058 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #134 @ 0x86 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ - bl 0x3fedbc │ │ │ │ + bl 0x3feee0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmnpvs r4, r1, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ andls r4, r3, r0, ror #8 │ │ │ │ andeq lr, r3, ip, lsl #22 │ │ │ │ movweq lr, #51972 @ 0xcb04 │ │ │ │ stcls 0, cr9, [r9], {2} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ @ instruction: 0xf8cd44a4 │ │ │ │ - @ instruction: 0xf778c010 │ │ │ │ - andlt pc, r6, r9, lsl #17 │ │ │ │ + @ instruction: 0xf777c010 │ │ │ │ + strdlt pc, [r6], -r7 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - addeq r6, r4, r6, ror #27 │ │ │ │ + addeq r6, r4, r2, asr #25 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2ffe8 │ │ │ │ + bl 0xfec3010c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe0 │ │ │ │ @ instruction: 0x4604c058 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #134 @ 0x86 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ - bl 0x3fee28 │ │ │ │ + bl 0x3fef4c │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmnpvc ip, r1, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ andls r4, r3, r0, ror #8 │ │ │ │ andeq lr, r3, ip, lsl #22 │ │ │ │ movweq lr, #51972 @ 0xcb04 │ │ │ │ stcls 0, cr9, [r9], {2} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ @ instruction: 0xf8cd44a4 │ │ │ │ - @ instruction: 0xf778c010 │ │ │ │ - andlt pc, r6, r3, asr r8 @ │ │ │ │ + @ instruction: 0xf777c010 │ │ │ │ + andlt pc, r6, r1, asr #31 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - addeq r6, r4, sl, ror sp │ │ │ │ + addeq r6, r4, r6, asr ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec30054 │ │ │ │ + bl 0xfec30178 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe0 │ │ │ │ @ instruction: 0x4604c058 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #134 @ 0x86 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ - bl 0x3fee94 │ │ │ │ + bl 0x3fefb8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ bicspl pc, r4, r8, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ andls r4, r3, r0, ror #8 │ │ │ │ andeq lr, r3, ip, lsl #22 │ │ │ │ movweq lr, #51972 @ 0xcb04 │ │ │ │ stcls 0, cr9, [r9], {2} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ @ instruction: 0xf8cd44a4 │ │ │ │ - @ instruction: 0xf778c010 │ │ │ │ - andlt pc, r6, sp, lsl r8 @ │ │ │ │ + @ instruction: 0xf777c010 │ │ │ │ + andlt pc, r6, fp, lsl #31 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - addeq r6, r4, lr, lsl #26 │ │ │ │ + addeq r6, r4, sl, ror #23 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec300c0 │ │ │ │ + bl 0xfec301e4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe0 │ │ │ │ @ instruction: 0x4604c058 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #134 @ 0x86 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ - bl 0x3fef00 │ │ │ │ + bl 0x3ff024 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmppvs r8, r8, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ andls r4, r3, r0, ror #8 │ │ │ │ andeq lr, r3, ip, lsl #22 │ │ │ │ movweq lr, #51972 @ 0xcb04 │ │ │ │ stcls 0, cr9, [r9], {2} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ @ instruction: 0xf8cd44a4 │ │ │ │ @ instruction: 0xf777c010 │ │ │ │ - andlt pc, r6, r7, ror #31 │ │ │ │ + andlt pc, r6, r5, asr pc @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - addeq r6, r4, r2, lsr #25 │ │ │ │ + addeq r6, r4, lr, ror fp │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec3012c │ │ │ │ + bl 0xfec30250 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe0 │ │ │ │ @ instruction: 0x4604c058 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #134 @ 0x86 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ - bl 0x3fef6c │ │ │ │ + bl 0x3ff090 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ mvnvc pc, r8, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ andls r4, r3, r0, ror #8 │ │ │ │ andeq lr, r3, ip, lsl #22 │ │ │ │ movweq lr, #51972 @ 0xcb04 │ │ │ │ stcls 0, cr9, [r9], {2} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ @ instruction: 0xf8cd44a4 │ │ │ │ @ instruction: 0xf777c010 │ │ │ │ - @ instruction: 0xb006ffb1 │ │ │ │ + andlt pc, r6, pc, lsl pc @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - addeq r6, r4, r6, lsr ip │ │ │ │ + addeq r6, r4, r2, lsl fp │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec30198 │ │ │ │ + bl 0xfec302bc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe0 │ │ │ │ @ instruction: 0x4604c058 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #134 @ 0x86 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ - bl 0x3fefd8 │ │ │ │ + bl 0x3ff0fc │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ mvnspl pc, r1, asr #12 │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ andls r4, r3, r0, ror #8 │ │ │ │ andeq lr, r3, ip, lsl #22 │ │ │ │ movweq lr, #51972 @ 0xcb04 │ │ │ │ stcls 0, cr9, [r9], {2} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ @ instruction: 0xf8cd44a4 │ │ │ │ @ instruction: 0xf777c010 │ │ │ │ - andlt pc, r6, fp, ror pc @ │ │ │ │ + andlt pc, r6, r9, ror #29 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - addeq r6, r4, sl, asr #23 │ │ │ │ + addeq r6, r4, r6, lsr #21 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec30204 │ │ │ │ + bl 0xfec30328 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe0 │ │ │ │ @ instruction: 0x4604c058 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #134 @ 0x86 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ - bl 0x3ff044 │ │ │ │ + bl 0x3ff168 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ mvnsvs pc, r1, asr #12 │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ andls r4, r3, r0, ror #8 │ │ │ │ andeq lr, r3, ip, lsl #22 │ │ │ │ movweq lr, #51972 @ 0xcb04 │ │ │ │ stcls 0, cr9, [r9], {2} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ @ instruction: 0xf8cd44a4 │ │ │ │ @ instruction: 0xf777c010 │ │ │ │ - andlt pc, r6, r5, asr #30 │ │ │ │ + @ instruction: 0xb006feb3 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - addeq r6, r4, lr, asr fp │ │ │ │ + addeq r6, r4, sl, lsr sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec30270 │ │ │ │ + bl 0xfec30394 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe0 │ │ │ │ @ instruction: 0x4604c058 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #134 @ 0x86 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ - bl 0x3ff0b0 │ │ │ │ + bl 0x3ff1d4 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmppmi r8, r8, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ andls r4, r3, r0, ror #8 │ │ │ │ andeq lr, r3, ip, lsl #22 │ │ │ │ movweq lr, #51972 @ 0xcb04 │ │ │ │ stcls 0, cr9, [r9], {2} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ @ instruction: 0xf8cd44a4 │ │ │ │ @ instruction: 0xf777c010 │ │ │ │ - andlt pc, r6, pc, lsl #30 │ │ │ │ + andlt pc, r6, sp, ror lr @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - strdeq r6, [r4], r2 │ │ │ │ + addeq r6, r4, lr, asr #19 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec302dc │ │ │ │ + bl 0xfec30400 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe0 │ │ │ │ @ instruction: 0x4604c058 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #134 @ 0x86 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ - bl 0x3ff11c │ │ │ │ + bl 0x3ff240 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ msrvc (UNDEF: 96), r8 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ andls r4, r3, r0, ror #8 │ │ │ │ andeq lr, r3, ip, lsl #22 │ │ │ │ movweq lr, #51972 @ 0xcb04 │ │ │ │ stcls 0, cr9, [r9], {2} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ @ instruction: 0xf8cd44a4 │ │ │ │ @ instruction: 0xf777c010 │ │ │ │ - ldrdlt pc, [r6], -r9 │ │ │ │ + andlt pc, r6, r7, asr #28 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - addeq r6, r4, r6, lsl #21 │ │ │ │ + addeq r6, r4, r2, ror #18 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec30348 │ │ │ │ + bl 0xfec3046c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r9, r8, asr #31 │ │ │ │ - b 0x11c018c │ │ │ │ - b 0x13dc168 │ │ │ │ + b 0x11c02b0 │ │ │ │ + b 0x13dc28c │ │ │ │ @ instruction: 0xf01c0c02 │ │ │ │ andle r0, r5, r0, lsl pc │ │ │ │ @ instruction: 0xf8d46d04 │ │ │ │ @ instruction: 0xf01cc000 │ │ │ │ andle r0, sp, lr, lsl #24 │ │ │ │ @ instruction: 0xf0039c0e │ │ │ │ @ instruction: 0xf0040e01 │ │ │ │ - b 0x13dc17c │ │ │ │ + b 0x13dc2a0 │ │ │ │ @ instruction: 0xf0020c4e │ │ │ │ - b 0x13dc984 │ │ │ │ - b 0x7dc3bc │ │ │ │ + b 0x13dcaa8 │ │ │ │ + b 0x7dc4e0 │ │ │ │ andle r0, r7, r1, lsl #30 │ │ │ │ andlt r2, r9, r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0] │ │ │ │ ldrmi r4, [r4], -sp, lsl #12 │ │ │ │ @ instruction: 0xf00f461e │ │ │ │ - cmpplt r8, #24320 @ p-variant is OBSOLETE @ 0x5f00 │ │ │ │ + cmpplt r8, #22272 @ p-variant is OBSOLETE @ 0x5700 │ │ │ │ strtmi r2, [r1], -r0, lsl #26 │ │ │ │ andeq pc, r1, pc, asr #32 │ │ │ │ svclt 0x000c4625 │ │ │ │ ldrcs r2, [r0], #-1032 @ 0xfffffbf8 │ │ │ │ - ldc2 7, cr15, [r8], {226} @ 0xe2 │ │ │ │ + stc2l 7, cr15, [sl], #-904 @ 0xfffffc78 │ │ │ │ @ instruction: 0x46074631 │ │ │ │ @ instruction: 0xf7e22001 │ │ │ │ - stmdbls lr, {r0, r1, r4, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbls lr, {r0, r2, r5, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ andcs r4, r1, r6, lsl #12 │ │ │ │ - stc2 7, cr15, [lr], {226} @ 0xe2 │ │ │ │ + stc2l 7, cr15, [r0], #-904 @ 0xfffffc78 │ │ │ │ andls r4, r7, r9, lsr #12 │ │ │ │ @ instruction: 0xf7e22001 │ │ │ │ - ldcls 12, cr15, [r0, #-548] @ 0xfffffddc │ │ │ │ + ldcls 12, cr15, [r0, #-364] @ 0xfffffe94 │ │ │ │ @ instruction: 0xf6469504 │ │ │ │ vmull.s8 q11, d0, d20 │ │ │ │ - stcls 12, cr2, [pc, #-600] @ 0xd8f8c │ │ │ │ + stcls 12, cr2, [pc, #-600] @ 0xd90b0 │ │ │ │ strmi lr, [r2, #-2509] @ 0xfffff633 │ │ │ │ strls r4, [r1], #-1539 @ 0xfffff9fd │ │ │ │ - bls 0x2aaab4 │ │ │ │ + bls 0x2aabd8 │ │ │ │ @ instruction: 0xf8dc4638 │ │ │ │ strls r4, [r0], #-0 │ │ │ │ - cdp2 7, 15, cr15, cr12, cr13, {4} │ │ │ │ + cdp2 7, 6, cr15, cr10, cr13, {4} │ │ │ │ andlt r2, r9, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec30418 │ │ │ │ + bl 0xfec3053c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r0 @ │ │ │ │ - b 0x11c0254 │ │ │ │ - b 0x13dc238 │ │ │ │ + b 0x11c0378 │ │ │ │ + b 0x13dc35c │ │ │ │ @ instruction: 0xf01c0c02 │ │ │ │ andle r0, r5, r0, lsl pc │ │ │ │ @ instruction: 0xf8d46d04 │ │ │ │ @ instruction: 0xf01cc000 │ │ │ │ andle r0, sp, lr, lsl #24 │ │ │ │ @ instruction: 0xf0039c0c │ │ │ │ @ instruction: 0xf0040e01 │ │ │ │ - b 0x13dc24c │ │ │ │ + b 0x13dc370 │ │ │ │ @ instruction: 0xf0020c4e │ │ │ │ - b 0x13dca54 │ │ │ │ - b 0x7dc48c │ │ │ │ + b 0x13dcb78 │ │ │ │ + b 0x7dc5b0 │ │ │ │ andle r0, r7, r1, lsl #30 │ │ │ │ andlt r2, r7, r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0] │ │ │ │ ldrmi r4, [r4], -sp, lsl #12 │ │ │ │ @ instruction: 0xf00f461e │ │ │ │ - msrlt CPSR_, #252928 @ 0x3dc00 │ │ │ │ + msrlt CPSR_, #244736 @ 0x3bc00 │ │ │ │ strtmi r2, [r1], -r0, lsl #26 │ │ │ │ andeq pc, r1, pc, asr #32 │ │ │ │ svclt 0x000c4625 │ │ │ │ ldrcs r2, [r0], #-1032 @ 0xfffffbf8 │ │ │ │ - ldc2 7, cr15, [r0], #-904 @ 0xfffffc78 │ │ │ │ + stc2 7, cr15, [r2], {226} @ 0xe2 │ │ │ │ @ instruction: 0x46074631 │ │ │ │ @ instruction: 0xf7e22001 │ │ │ │ - stmdbls ip, {r0, r1, r3, r5, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbls ip, {r0, r2, r3, r4, r5, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ andcs r4, r1, r6, lsl #12 │ │ │ │ - stc2 7, cr15, [r6], #-904 @ 0xfffffc78 │ │ │ │ + blx 0xfff1734a │ │ │ │ andls r4, r5, r9, lsr #12 │ │ │ │ @ instruction: 0xf7e22001 │ │ │ │ - stcls 12, cr15, [lr, #-132] @ 0xffffff7c │ │ │ │ + vstrls d15, [lr, #-972] @ 0xfffffc34 │ │ │ │ strmi r9, [r3], -r3, lsl #10 │ │ │ │ ldrtmi r9, [r1], -sp, lsl #26 │ │ │ │ ldrtmi r9, [r8], -r5, lsl #20 │ │ │ │ strmi lr, [r1, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf78d9400 │ │ │ │ - mulcs r1, r3, sp │ │ │ │ + andcs pc, r1, r1, lsl #26 │ │ │ │ tstcs r0, r7 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bdf0 │ │ │ │ ldrsbcc pc, [r0], #128 @ 0x80 @ │ │ │ │ movwcs pc, #963 @ 0x3c3 @ │ │ │ │ push {r0, r1, r4, r7, r8, r9, ip, sp, pc} │ │ │ │ vst1.64 {d20}, [pc :256], r0 │ │ │ │ - bl 0xfec304e8 │ │ │ │ + bl 0xfec3060c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcvs 15, cr0, [r3, #-896] @ 0xfffffc80 │ │ │ │ ldrdgt pc, [r4], -r1 │ │ │ │ @ instruction: 0xf013681b │ │ │ │ tstle r5, lr, lsl #6 │ │ │ │ - b 0x13f3330 │ │ │ │ + b 0x13f3454 │ │ │ │ @ instruction: 0xf01e0e04 │ │ │ │ tstle r6, r0, lsl pc │ │ │ │ streq pc, [r1], #-12 │ │ │ │ svclt 0x00082a00 │ │ │ │ streq pc, [r1], #-68 @ 0xffffffbc │ │ │ │ andcs fp, r0, ip, lsr r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0x461687f0 │ │ │ │ @ instruction: 0xf00f460d │ │ │ │ - stmiblt r0, {r0, r3, r4, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmiblt r0, {r0, r4, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ tstcs r0, r1 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ tstcs r0, r8, lsl r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf7764770 │ │ │ │ - @ instruction: 0x4607fd53 │ │ │ │ - ldc2l 7, cr15, [r0, #-472] @ 0xfffffe28 │ │ │ │ + strmi pc, [r7], -r1, asr #25 │ │ │ │ + ldc2 7, cr15, [lr], #472 @ 0x1d8 │ │ │ │ @ instruction: 0xf7764681 │ │ │ │ - strtmi pc, [r2], -sp, asr #26 │ │ │ │ + @ instruction: 0x4622fcbb │ │ │ │ stmdavs r9!, {r7, r9, sl, lr}^ │ │ │ │ ldrtmi r2, [r8], -r3, lsl #6 │ │ │ │ - stc2 7, cr15, [sl], #-904 @ 0xfffffc78 │ │ │ │ + blx 0x1741e │ │ │ │ msrvs CPSR_s, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ ldrmi r4, [ip], -r2, lsr #13 │ │ │ │ @ instruction: 0x4648463a │ │ │ │ @ instruction: 0x47b06819 │ │ │ │ stmdavs r9!, {r0, r1, r8, r9, sp}^ │ │ │ │ ldrtmi r2, [r8], -r1, lsl #4 │ │ │ │ - ldc2 7, cr15, [sl], {226} @ 0xe2 │ │ │ │ + blx 0xffc1743e │ │ │ │ ldrtmi r6, [sl], -r1, lsr #16 │ │ │ │ ldrmi r4, [r0, r0, asr #12]! │ │ │ │ movwcs r6, #10281 @ 0x2829 │ │ │ │ @ instruction: 0x46484652 │ │ │ │ - stc2 7, cr15, [ip], {226} @ 0xe2 │ │ │ │ + mrrc2 7, 14, pc, lr, cr2 @ │ │ │ │ stmdavs r9!, {r6, r9, sl, lr} │ │ │ │ andcs r2, r1, #134217728 @ 0x8000000 │ │ │ │ - stc2 7, cr15, [r6], {226} @ 0xe2 │ │ │ │ + mrrc2 7, 14, pc, r8, cr2 @ │ │ │ │ ldr r2, [lr, r1]! │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ stmdavs r4!, {r2, r8, sl, fp, sp, lr} │ │ │ │ stceq 0, cr15, [lr], {20} │ │ │ │ ldmib r1, {r0, r3, r8, ip, lr, pc}^ │ │ │ │ - b 0x122a7d8 │ │ │ │ + b 0x122a8fc │ │ │ │ stmdavs ip, {r2, r9, sl, fp} │ │ │ │ vmlseq.f32 s28, s8, s28 │ │ │ │ svceq 0x0010f01e │ │ │ │ - blcs 0x10d944 │ │ │ │ + blcs 0x10da68 │ │ │ │ stmvs ip, {r1, r2, r4, r6, ip, lr, pc} │ │ │ │ streq pc, [r1], #-20 @ 0xffffffec │ │ │ │ cmple r1, r7, lsr #12 │ │ │ │ - blls 0x36ae54 │ │ │ │ + blls 0x36af78 │ │ │ │ @ instruction: 0x460c4691 │ │ │ │ cmple r3, r3, lsl #22 │ │ │ │ ldrbeq r6, [sp, fp, asr #16] │ │ │ │ @ instruction: 0xf00fd448 │ │ │ │ - stmdacs r0, {r0, r2, r3, r5, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r2, r5, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf776d03a │ │ │ │ - @ instruction: 0x4682fcf7 │ │ │ │ - ldc2l 7, cr15, [r4], #472 @ 0x1d8 │ │ │ │ + strmi pc, [r2], r5, ror #24 │ │ │ │ + stc2l 7, cr15, [r2], #-472 @ 0xfffffe28 │ │ │ │ @ instruction: 0xf7764683 │ │ │ │ - @ instruction: 0x4606fcf1 │ │ │ │ + @ instruction: 0x4606fc5f │ │ │ │ andcs r6, r0, #6356992 @ 0x610000 │ │ │ │ ldrbmi r9, [r0], -sl, lsl #22 │ │ │ │ - blx 0xff4973b2 │ │ │ │ + blx 0xfe9174d6 │ │ │ │ mrrcne 11, 0, r9, r8, cr11 │ │ │ │ stmdavs r1!, {r1, r2, r3, r5, r6, ip, lr, pc} │ │ │ │ ldrtmi r2, [r0], -r0, lsl #4 │ │ │ │ - blx 0xff2973c2 │ │ │ │ + blx 0xfe7174e6 │ │ │ │ @ instruction: 0x46324651 │ │ │ │ @ instruction: 0x47c04650 │ │ │ │ mrrcne 11, 0, r9, r9, cr10 @ │ │ │ │ stmdavs r1!, {r1, r2, r4, r6, ip, lr, pc}^ │ │ │ │ ldrbmi r2, [r8], -r1, lsl #4 │ │ │ │ - blx 0xfef973da │ │ │ │ + blx 0xfe4174fe │ │ │ │ mrrcne 11, 0, r9, sl, cr11 │ │ │ │ stmdavs r1!, {r1, r6, ip, lr, pc} │ │ │ │ ldrtmi r2, [r0], -r1, lsl #4 │ │ │ │ - blx 0xfed973ea │ │ │ │ + blx 0xfe21750e │ │ │ │ stmiavs r1!, {r0, r1, r8, r9, sp} │ │ │ │ andcs r4, r0, #80, 12 @ 0x5000000 │ │ │ │ - stc2 7, cr15, [r8], #-904 @ 0xfffffc78 │ │ │ │ + blx 0xfff9751a │ │ │ │ @ instruction: 0x46594632 │ │ │ │ @ instruction: 0x47c04658 │ │ │ │ movwcs r6, #14497 @ 0x38a1 │ │ │ │ ldrbmi r2, [r8], -r1, lsl #4 │ │ │ │ - ldc2 7, cr15, [lr], {226} @ 0xe2 │ │ │ │ + blx 0xffd1752e │ │ │ │ tstcs r0, r1 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f8e8bd │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f8e8bd │ │ │ │ - blx 0xff8154e4 │ │ │ │ + blx 0xff615608 │ │ │ │ rscle r2, r9, r0, lsl #16 │ │ │ │ - stc2 7, cr15, [r6], #472 @ 0x1d8 │ │ │ │ + ldc2 7, cr15, [r4], {118} @ 0x76 │ │ │ │ @ instruction: 0xf7764682 │ │ │ │ - strmi pc, [r3], r3, lsr #25 │ │ │ │ - stc2 7, cr15, [r0], #472 @ 0x1d8 │ │ │ │ + pkhbtmi pc, r3, r1, lsl #24 @ │ │ │ │ + stc2 7, cr15, [lr], {118} @ 0x76 │ │ │ │ strmi r9, [r6], -sl, lsl #22 │ │ │ │ @ instruction: 0xd1ab3301 │ │ │ │ - stc2l 7, cr15, [r6], #-472 @ 0xfffffe28 │ │ │ │ + blx 0xff6173c6 │ │ │ │ strmi r6, [r5], -r1, ror #16 │ │ │ │ movwcs r4, #9786 @ 0x263a │ │ │ │ - blx 0xb1745e │ │ │ │ + blx 0xfff97580 │ │ │ │ ldrbmi r4, [r0], -r9, lsr #12 │ │ │ │ str r4, [r5, r8, asr #15]! │ │ │ │ - mrrc2 7, 7, pc, sl, cr6 @ │ │ │ │ + blx 0xff3173de │ │ │ │ strmi r6, [r5], -r1, lsr #16 │ │ │ │ andcs r2, r1, #134217728 @ 0x8000000 │ │ │ │ - blx 0x817476 │ │ │ │ + blx 0xffc97598 │ │ │ │ ldrtmi r4, [r0], -r9, lsr #12 │ │ │ │ ldr r4, [r5, r8, asr #15]! │ │ │ │ - mcrr2 7, 7, pc, lr, cr6 @ │ │ │ │ + blx 0xff0173f6 │ │ │ │ strmi r6, [r5], -r1, ror #16 │ │ │ │ andcs r2, r1, #134217728 @ 0x8000000 │ │ │ │ - blx 0x51748e │ │ │ │ + blx 0xff9975b0 │ │ │ │ ldrbmi r4, [r8], -r9, lsr #12 │ │ │ │ str r4, [r1, r8, asr #15]! │ │ │ │ - mcrr2 7, 7, pc, r2, cr6 @ │ │ │ │ + blx 0xfed1740e │ │ │ │ strmi r6, [r5], -r1, lsr #16 │ │ │ │ andcs r2, r0, #134217728 @ 0x8000000 │ │ │ │ - blx 0x2174a6 │ │ │ │ + blx 0xff6975c8 │ │ │ │ ldrtmi r4, [r0], -r9, lsr #12 │ │ │ │ str r4, [r9, r8, asr #15] │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ addlt r6, r3, r4, lsl #26 │ │ │ │ ldrdgt pc, [r0], -r4 │ │ │ │ stceq 0, cr15, [lr], {28} │ │ │ │ ldmib r1, {r0, r3, r8, ip, lr, pc}^ │ │ │ │ - b 0x11ee54c │ │ │ │ + b 0x11ee670 │ │ │ │ stmdavs ip, {r0, r2, r9, sl, fp} │ │ │ │ vmlseq.f32 s28, s8, s28 │ │ │ │ svceq 0x0010f01e │ │ │ │ @ instruction: 0xb122d105 │ │ │ │ @ instruction: 0xf014688c │ │ │ │ strtmi r0, [r5], -r1, lsl #8 │ │ │ │ andcs sp, r0, r8 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ @ instruction: 0x460c4693 │ │ │ │ @ instruction: 0xf00f9301 │ │ │ │ - ldmdblt r0, {r0, r4, r5, r6, r9, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmdblt r0, {r0, r3, r5, r6, r9, fp, ip, sp, lr, pc}^ │ │ │ │ andlt r2, r3, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf7768ff0 │ │ │ │ - @ instruction: 0x4681fc31 │ │ │ │ - stc2 7, cr15, [lr], #-472 @ 0xfffffe28 │ │ │ │ + pkhbtmi pc, r1, pc, lsl #23 @ │ │ │ │ + blx 0xfe81749e │ │ │ │ @ instruction: 0xf7764680 │ │ │ │ - @ instruction: 0x4607fbf7 │ │ │ │ - blx 0xffe17386 │ │ │ │ + strmi pc, [r7], -r5, ror #22 │ │ │ │ + blx 0x19974aa │ │ │ │ strmi r4, [r6], -sl, lsr #12 │ │ │ │ movwcs r6, #10337 @ 0x2861 │ │ │ │ @ instruction: 0xf7e24638 │ │ │ │ - movwcs pc, #10933 @ 0x2ab5 @ │ │ │ │ + movwcs pc, #10887 @ 0x2a87 @ │ │ │ │ stmdavs r1!, {r1, r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0x46aa4630 │ │ │ │ - blx 0xfec97550 │ │ │ │ + blx 0xfe117674 │ │ │ │ @ instruction: 0x46394632 │ │ │ │ ldrbmi r4, [r8, r8, asr #12] │ │ │ │ movwcs r6, #10337 @ 0x2861 │ │ │ │ ldrtmi r2, [r8], -r1, lsl #4 │ │ │ │ - blx 0xfea17564 │ │ │ │ + blx 0x1e97688 │ │ │ │ movwcs r6, #10273 @ 0x2821 │ │ │ │ ldrtmi r2, [r0], -r1, lsl #4 │ │ │ │ - blx 0xfe897570 │ │ │ │ + blx 0x1d17694 │ │ │ │ @ instruction: 0x46394632 │ │ │ │ ldrbmi r4, [r8, r0, asr #12] │ │ │ │ @ instruction: 0xb1ad9d01 │ │ │ │ - stc2 7, cr15, [r2], {118} @ 0x76 │ │ │ │ + blx 0x1d174f6 │ │ │ │ strmi r2, [r6], -r3, lsl #6 │ │ │ │ ldrbmi r6, [r2], -r1, lsr #17 │ │ │ │ - blx 0xff91758c │ │ │ │ + blx 0xfed976b0 │ │ │ │ ldrtmi r4, [r1], -sl, asr #12 │ │ │ │ strmi r4, [r8, r8, asr #12]! │ │ │ │ andcs r6, r1, #10551296 @ 0xa10000 │ │ │ │ movwcs r4, #13872 @ 0x3630 │ │ │ │ - blx 0xff6975a0 │ │ │ │ + blx 0xfeb176c4 │ │ │ │ ldrtmi r4, [r1], -r2, asr #12 │ │ │ │ strmi r4, [r8, r0, asr #12]! │ │ │ │ movwcs r6, #14497 @ 0x38a1 │ │ │ │ strbmi r2, [r8], -r0, lsl #4 │ │ │ │ - blx 0x13175b6 │ │ │ │ + blx 0x7976da │ │ │ │ stmiavs r1!, {r6, r9, sl, lr} │ │ │ │ andcs r2, r1, #201326592 @ 0xc000000 │ │ │ │ - blx 0x11975c2 │ │ │ │ + blx 0x6176e6 │ │ │ │ str r2, [r2, r1]! │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec30844 │ │ │ │ + bl 0xfec30968 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00fe8 │ │ │ │ vshr.u64 , q0, #61 │ │ │ │ mvnslt r2, r0, lsl #6 │ │ │ │ ldmdavs fp, {r0, r1, r8, sl, fp, sp, lr} │ │ │ │ movweq pc, #57363 @ 0xe013 @ │ │ │ │ ldmib r1, {r2, r8, ip, lr, pc}^ │ │ │ │ @ instruction: 0x432c4500 │ │ │ │ ldrle r0, [r4], #-1763 @ 0xfffff91d │ │ │ │ ldmib r1, {r1, r3, r4, r7, r8, ip, sp, pc}^ │ │ │ │ tstmi ip, #0, 6 │ │ │ │ andsmi r6, ip, fp, lsl #17 │ │ │ │ ldrmi sp, [r7], -sp, lsl #2 │ │ │ │ @ instruction: 0xf00f460e │ │ │ │ - ldmdblt r8!, {r0, r4, r5, r6, r7, r8, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmdblt r8!, {r0, r3, r5, r6, r7, r8, fp, ip, sp, lr, pc}^ │ │ │ │ tstcs r0, r1 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ strdcs fp, [r0], -r8 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r8] │ │ │ │ - blx 0x1f1747e │ │ │ │ + blx 0xffa975a0 │ │ │ │ and r4, ip, r5, lsl #12 │ │ │ │ @ instruction: 0xf7e26871 │ │ │ │ - @ instruction: 0x4629fa3b │ │ │ │ + strtmi pc, [r9], -sp, lsl #20 │ │ │ │ ldrmi r4, [r8, r8, lsr #12]! │ │ │ │ strcc r4, [r1], #-1570 @ 0xfffff9de │ │ │ │ movwcs r6, #10289 @ 0x2831 │ │ │ │ @ instruction: 0xf7e24628 │ │ │ │ - ldmvs r1!, {r0, r1, r2, r3, r4, r5, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ + ldmvs r1!, {r0, r4, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ strtmi r2, [r2], -r2, lsl #6 │ │ │ │ stmdbcs r0, {r3, r5, r9, sl, lr} │ │ │ │ ldrmi fp, [r9], -ip, lsl #30 │ │ │ │ addmi r2, ip, #4, 2 │ │ │ │ andcs sp, r1, r8, ror #23 │ │ │ │ svclt 0x0000e7d3 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ addlt r6, r3, r4, lsl #26 │ │ │ │ ldrdgt pc, [r0], -r4 │ │ │ │ stceq 0, cr15, [lr], {28} │ │ │ │ ldmib r1, {r0, r3, r8, ip, lr, pc}^ │ │ │ │ - b 0x11ee704 │ │ │ │ + b 0x11ee828 │ │ │ │ stmdavs ip, {r0, r2, r9, sl, fp} │ │ │ │ vmlseq.f32 s28, s8, s28 │ │ │ │ svceq 0x0010f01e │ │ │ │ - blcs 0x10db58 │ │ │ │ - bcs 0x109374 │ │ │ │ + blcs 0x10dc7c │ │ │ │ + bcs 0x109498 │ │ │ │ @ instruction: 0xf04fbf0a │ │ │ │ @ instruction: 0xf04f0c01 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ andle r0, r7, r0, lsl #24 │ │ │ │ strpl lr, [r0], #-2513 @ 0xfffff62f │ │ │ │ vmlseq.f32 s28, s10, s8 │ │ │ │ streq pc, [r1], #-30 @ 0xffffffe2 │ │ │ │ andle r4, r8, r5, lsr #12 │ │ │ │ andlt r4, r3, r0, ror #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ ssub8mi r8, r6, r0 │ │ │ │ movwls r4, #5644 @ 0x160c │ │ │ │ - @ instruction: 0xf988f00f │ │ │ │ + @ instruction: 0xf980f00f │ │ │ │ @ instruction: 0xf04fb960 │ │ │ │ strbtmi r0, [r0], -r1, lsl #24 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - blx 0x129754a │ │ │ │ + blx 0xfee1766c │ │ │ │ @ instruction: 0xf7764607 │ │ │ │ - strmi pc, [r0], r3, asr #22 │ │ │ │ - blx 0x417556 │ │ │ │ + @ instruction: 0x4680fab1 │ │ │ │ + blx 0x1f97678 │ │ │ │ @ instruction: 0xf7764683 │ │ │ │ - strtmi pc, [sl], -r9, lsl #22 │ │ │ │ + @ instruction: 0x462afa77 │ │ │ │ stmdavs r1!, {r1, r7, r9, sl, lr}^ │ │ │ │ ldrtmi r2, [r8], -r3, lsl #6 │ │ │ │ - blx 0x797718 │ │ │ │ + @ instruction: 0xf9ecf7e2 │ │ │ │ strtmi r2, [sl], -r3, lsl #6 │ │ │ │ strbmi r6, [r0], -r1, lsr #16 │ │ │ │ @ instruction: 0xf7e246a9 │ │ │ │ - @ instruction: 0x4642fa13 │ │ │ │ + strbmi pc, [r2], -r5, ror #19 @ │ │ │ │ @ instruction: 0x46384639 │ │ │ │ @ instruction: 0x463547b0 │ │ │ │ mcrls 6, 0, r4, cr1, cr9, {1} │ │ │ │ sbfxmi r4, r8, #12, #17 │ │ │ │ movwcs r6, #14433 @ 0x3861 │ │ │ │ ldrtmi r2, [r8], -r1, lsl #4 │ │ │ │ - blx 0x217744 │ │ │ │ + @ instruction: 0xf9d6f7e2 │ │ │ │ stmdavs r1!, {r0, r1, r8, r9, sp} │ │ │ │ strbmi r2, [r0], -r1, lsl #4 │ │ │ │ - @ instruction: 0xf9fef7e2 │ │ │ │ + @ instruction: 0xf9d0f7e2 │ │ │ │ ldrtmi r4, [r9], -r2, asr #12 │ │ │ │ @ instruction: 0x47a84638 │ │ │ │ @ instruction: 0x46504639 │ │ │ │ stmiavs r1!, {r4, r5, r7, r8, r9, sl, lr} │ │ │ │ strbmi r2, [sl], -r2, lsl #6 │ │ │ │ @ instruction: 0xf7e24658 │ │ │ │ - stmiavs r1!, {r0, r1, r2, r3, r5, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmiavs r1!, {r0, r9, fp, ip, sp, lr, pc} │ │ │ │ andcs r2, r1, #134217728 @ 0x8000000 │ │ │ │ @ instruction: 0xf7e24650 │ │ │ │ - @ instruction: 0xf04ffa29 │ │ │ │ + @ instruction: 0xf04ff9fb │ │ │ │ ldr r0, [r0, r1, lsl #24]! │ │ │ │ @ instruction: 0xf8d26d02 │ │ │ │ @ instruction: 0xf4133108 │ │ │ │ andle r6, r9, r0, ror r3 │ │ │ │ stmiavs sl, {r0, r1, r4, fp, sp, lr}^ │ │ │ │ movweq pc, #57363 @ 0xe013 @ │ │ │ │ ldrbeq sp, [r3], r1, lsl #2 │ │ │ │ @@ -206123,145 +206198,145 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrblt r4, [r0, #-1904]! @ 0xfffff890 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ smlabbls r5, r6, r0, fp │ │ │ │ - @ instruction: 0xf914f00f │ │ │ │ + @ instruction: 0xf90cf00f │ │ │ │ stmdblt r8, {r0, r2, r8, r9, fp, ip, pc}^ │ │ │ │ andlt r2, r6, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ andne lr, r3, #3457024 @ 0x34c000 │ │ │ │ movwls r2, #20481 @ 0x5001 │ │ │ │ sbcseq r4, r4, r2, lsl #8 │ │ │ │ - @ instruction: 0xf944f7e2 │ │ │ │ + @ instruction: 0xf916f7e2 │ │ │ │ strmi r9, [r6], -r5, lsl #22 │ │ │ │ ldmvs r9, {r3, r4, r8, fp, sp, lr} │ │ │ │ svclt 0x00183800 │ │ │ │ @ instruction: 0xf7e22001 │ │ │ │ - blls 0x257d60 │ │ │ │ + blls 0x257dcc │ │ │ │ ldmdbvs r8, {r0, r2, r9, sl, lr} │ │ │ │ stmdacc r0, {r0, r3, r4, r6, fp, sp, lr} │ │ │ │ andcs fp, r1, r8, lsl pc │ │ │ │ - @ instruction: 0xf932f7e2 │ │ │ │ + @ instruction: 0xf904f7e2 │ │ │ │ @ instruction: 0xf6469b05 │ │ │ │ - @ instruction: 0xf2c03cf1 │ │ │ │ + vmov.i32 d21, #1535 @ 0x000005ff │ │ │ │ strmi r0, [r2], -sp, lsl #24 │ │ │ │ ldmdavs fp, {r0, r3, r5, r9, sl, lr} │ │ │ │ movwls r4, #9776 @ 0x2630 │ │ │ │ msrvs CPSR_s, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ strmi lr, [r0], #-2509 @ 0xfffff633 │ │ │ │ andgt pc, ip, sp, asr #17 │ │ │ │ @ instruction: 0xf78d681b │ │ │ │ - andcs pc, r1, fp, asr fp @ │ │ │ │ + andcs pc, r1, r9, asr #21 │ │ │ │ tstcs r0, r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ addlt r6, r3, r4, lsl #26 │ │ │ │ ldrdgt pc, [r0], -r4 │ │ │ │ stceq 0, cr15, [lr], {28} │ │ │ │ ldmib r1, {r0, r3, r8, ip, lr, pc}^ │ │ │ │ - b 0x11ee8ec │ │ │ │ + b 0x11eea10 │ │ │ │ stmdavs ip, {r0, r2, r9, sl, fp} │ │ │ │ vmlseq.f32 s28, s8, s28 │ │ │ │ svceq 0x0010f01e │ │ │ │ tstlt r2, r3, lsl #2 │ │ │ │ strbeq r6, [r4, ip, lsl #17]! │ │ │ │ andcs sp, r0, r8, lsl #10 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ @ instruction: 0x4617469b │ │ │ │ @ instruction: 0xf00f468a │ │ │ │ - ldmdblt r0, {r0, r1, r5, r7, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmdblt r0, {r0, r1, r3, r4, r7, fp, ip, sp, lr, pc}^ │ │ │ │ andlt r2, r3, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf8da8ff0 │ │ │ │ movwls r3, #4108 @ 0x100c │ │ │ │ ldrdcc pc, [r0], -sl │ │ │ │ @ instruction: 0xf776461c │ │ │ │ - blls 0x1581e8 │ │ │ │ + blls 0x1580c4 │ │ │ │ smlawbne r2, r1, r6, r4 │ │ │ │ suble r2, ip, r1, lsl #22 │ │ │ │ tstpeq pc, r4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf7e22302 │ │ │ │ - @ instruction: 0xf776f8e7 │ │ │ │ - movwcs pc, #10781 @ 0x2a1d @ │ │ │ │ + @ instruction: 0xf776f8b9 │ │ │ │ + movwcs pc, #10635 @ 0x298b @ │ │ │ │ @ instruction: 0xf8da4606 │ │ │ │ andcs r1, r0, #4 │ │ │ │ @ instruction: 0xf7e2463d │ │ │ │ - @ instruction: 0xf776f8dd │ │ │ │ - strbmi pc, [sl], -r7, asr #20 @ │ │ │ │ + @ instruction: 0xf776f8af │ │ │ │ + @ instruction: 0x464af9b5 │ │ │ │ @ instruction: 0x46804631 │ │ │ │ @ instruction: 0xf8da47b8 │ │ │ │ andcs r1, r1, #4 │ │ │ │ ldrtmi r2, [r0], -r2, lsl #6 │ │ │ │ - @ instruction: 0xf8d0f7e2 │ │ │ │ - blx 0xf97760 │ │ │ │ + @ instruction: 0xf8a2f7e2 │ │ │ │ + @ instruction: 0xf9a8f776 │ │ │ │ ldrtmi r4, [r1], -sl, asr #12 │ │ │ │ strmi r4, [r8, r7, lsl #12]! │ │ │ │ svceq 0x0000f1bb │ │ │ │ @ instruction: 0xf776d017 │ │ │ │ - movwcs pc, #14897 @ 0x3a31 @ │ │ │ │ + movwcs pc, #14751 @ 0x399f @ │ │ │ │ @ instruction: 0xf8da4606 │ │ │ │ andcs r1, r0, #8 │ │ │ │ - @ instruction: 0xf90ef7e2 │ │ │ │ + @ instruction: 0xf8e0f7e2 │ │ │ │ ldrtmi r4, [r1], -r2, asr #12 │ │ │ │ ldrbmi r4, [r8, r0, asr #12] │ │ │ │ ldrdne pc, [r8], -sl │ │ │ │ ldrtmi r2, [r0], -r1, lsl #4 │ │ │ │ @ instruction: 0xf7e22303 │ │ │ │ - ldrtmi pc, [sl], -r3, lsl #18 @ │ │ │ │ + @ instruction: 0x463af8d5 │ │ │ │ @ instruction: 0x46384631 │ │ │ │ @ instruction: 0xf8da47d8 │ │ │ │ movwcs r1, #12296 @ 0x3008 │ │ │ │ strbmi r2, [r0], -r0, lsl #4 │ │ │ │ - @ instruction: 0xf974f7e2 │ │ │ │ + @ instruction: 0xf946f7e2 │ │ │ │ @ instruction: 0xf8da4638 │ │ │ │ movwcs r1, #12296 @ 0x3008 │ │ │ │ @ instruction: 0xf7e22201 │ │ │ │ - andcs pc, r1, sp, ror #18 │ │ │ │ + andcs pc, r1, pc, lsr r9 @ │ │ │ │ movwcs lr, #10139 @ 0x279b │ │ │ │ tstpeq r7, r4 @ p-variant is OBSOLETE │ │ │ │ - @ instruction: 0xf89af7e2 │ │ │ │ + @ instruction: 0xf86cf7e2 │ │ │ │ ldrle r0, [r4, #-1827] @ 0xfffff8dd │ │ │ │ - @ instruction: 0xf9cef776 │ │ │ │ + @ instruction: 0xf93cf776 │ │ │ │ strmi r4, [r5], -r9, asr #12 │ │ │ │ @ instruction: 0xf6cf2200 │ │ │ │ @ instruction: 0x464872ff │ │ │ │ - mcr2 7, 0, pc, cr8, cr11, {3} @ │ │ │ │ + ldc2l 7, cr15, [r6, #-492]! @ 0xfffffe14 │ │ │ │ strtmi r4, [r8], -r9, asr #12 │ │ │ │ @ instruction: 0xf77b2210 │ │ │ │ - strtmi pc, [sl], -r5, asr #27 │ │ │ │ + @ instruction: 0x462afd33 │ │ │ │ strbmi r4, [r8], -r9, asr #12 │ │ │ │ - blx 0x161780a │ │ │ │ + blx 0xff19792c │ │ │ │ @ instruction: 0xf776e79b │ │ │ │ - @ instruction: 0x4649f9b9 │ │ │ │ + strbmi pc, [r9], -r7, lsr #18 @ │ │ │ │ strbmi r4, [r8], -r5, lsl #12 │ │ │ │ - mrc2 7, 0, pc, cr6, cr13, {3} │ │ │ │ + stc2 7, cr15, [r4, #500] @ 0x1f4 │ │ │ │ strtmi r4, [r8], -r9, asr #12 │ │ │ │ @ instruction: 0xf77b2210 │ │ │ │ - @ instruction: 0x462afc55 │ │ │ │ + strtmi pc, [sl], -r3, asr #23 │ │ │ │ strbmi r4, [r8], -r9, asr #12 │ │ │ │ - blx 0x119782e │ │ │ │ + blx 0xfed17950 │ │ │ │ svclt 0x0000e789 │ │ │ │ ldrsbcc pc, [r0], #128 @ 0x80 @ │ │ │ │ movwcs pc, #963 @ 0x3c3 @ │ │ │ │ ldrblt fp, [r0, #-867]! @ 0xfffffc9d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ @@ -206274,109 +206349,109 @@ │ │ │ │ stmdavs fp, {r1, r8, ip, lr, pc}^ │ │ │ │ andle r4, r7, sl, lsl r2 │ │ │ │ andlt r2, r2, r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ @ instruction: 0xf00e460c │ │ │ │ - stmiblt r0, {r0, r1, r2, r5, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmiblt r0, {r0, r1, r2, r3, r4, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ andlt r2, r2, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ tstcs r0, r8, lsl r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldmib r4, {r4, r5, r6, r8, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf7e10503 │ │ │ │ - stmdbvs r2!, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbvs r2!, {r0, r2, r3, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ stmdavs r1!, {r1, r2, r9, sl, lr} │ │ │ │ @ instruction: 0xf7e168a0 │ │ │ │ - stmdavs r3!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + stmdavs r3!, {r0, r4, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ ldrtmi r4, [r1], -r2, lsl #12 │ │ │ │ strtmi r2, [r8], -r0, lsl #22 │ │ │ │ movwcs fp, #36620 @ 0x8f0c │ │ │ │ movwls r2, #784 @ 0x310 │ │ │ │ - blx 0x19791e │ │ │ │ + blx 0x1d17a40 │ │ │ │ ldrb r2, [r8, r1] │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ @ instruction: 0xf8d0461c │ │ │ │ ldrdlt r3, [r3], r0 │ │ │ │ movwcs pc, #963 @ 0x3c3 @ │ │ │ │ stcvs 1, cr11, [r3, #-460] @ 0xfffffe34 │ │ │ │ ldrd pc, [r0], -r1 │ │ │ │ @ instruction: 0xf013681b │ │ │ │ tstle r4, lr, lsl #24 │ │ │ │ - b 0x1473c40 │ │ │ │ + b 0x1473d64 │ │ │ │ ldrbeq r0, [fp], r3, lsl #6 │ │ │ │ @ instruction: 0xf01ed402 │ │ │ │ andle r0, r8, r1, lsl #30 │ │ │ │ andlt r2, r3, r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ strls r8, [r1], #-4080 @ 0xfffff010 │ │ │ │ @ instruction: 0x460c4615 │ │ │ │ - @ instruction: 0xff92f00e │ │ │ │ + @ instruction: 0xff8af00e │ │ │ │ rsble r2, r5, r0, lsl #16 │ │ │ │ movweq lr, #14804 @ 0x39d4 │ │ │ │ - blcs 0x12a448 │ │ │ │ + blcs 0x12a56c │ │ │ │ streq fp, [r3], #-3844 @ 0xfffff0fc │ │ │ │ @ instruction: 0xf080fa13 │ │ │ │ - ldc2l 7, cr15, [ip, #472] @ 0x1d8 │ │ │ │ + stc2l 7, cr15, [sl, #-472] @ 0xfffffe28 │ │ │ │ @ instruction: 0xf7764683 │ │ │ │ - pkhbtmi pc, r0, sp, lsl #18 @ │ │ │ │ - @ instruction: 0xf91af776 │ │ │ │ + strmi pc, [r0], fp, lsl #17 │ │ │ │ + @ instruction: 0xf888f776 │ │ │ │ @ instruction: 0xf7764607 │ │ │ │ - pkhbtmi pc, r2, r7, lsl #18 @ │ │ │ │ - @ instruction: 0xf914f776 │ │ │ │ + strmi pc, [r2], r5, lsl #17 │ │ │ │ + @ instruction: 0xf882f776 │ │ │ │ strmi r6, [r1], r1, lsr #16 │ │ │ │ strbmi r2, [r0], -r2, lsl #6 │ │ │ │ @ instruction: 0xf7e12200 │ │ │ │ - @ instruction: 0x4638ffd5 │ │ │ │ + ldrtmi pc, [r8], -r7, lsr #31 @ │ │ │ │ movwcs r6, #10273 @ 0x2821 │ │ │ │ @ instruction: 0xf7e12201 │ │ │ │ - movwcs pc, #12239 @ 0x2fcf @ │ │ │ │ + movwcs pc, #12193 @ 0x2fa1 @ │ │ │ │ stmdavs r1!, {r1, r3, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf7e14650 │ │ │ │ - movwcs pc, #12233 @ 0x2fc9 @ │ │ │ │ + movwcs pc, #12187 @ 0x2f9b @ │ │ │ │ andcs r6, r3, #2162688 @ 0x210000 │ │ │ │ @ instruction: 0xf7e14648 │ │ │ │ - @ instruction: 0xf776ffc3 │ │ │ │ - strbmi pc, [r1], -sp, lsr #18 @ │ │ │ │ + @ instruction: 0xf776ff95 │ │ │ │ + @ instruction: 0x4641f89b │ │ │ │ ldrbmi r4, [sl], -r6, lsl #12 │ │ │ │ strmi r4, [r8, r0, asr #12]! │ │ │ │ @ instruction: 0x46384639 │ │ │ │ sbfxmi r4, sl, #12, #9 │ │ │ │ ldrtmi r4, [r0], -r1, asr #12 │ │ │ │ @ instruction: 0xf64646b0 │ │ │ │ vsubhn.i16 d22, q0, q10 │ │ │ │ @ instruction: 0x463a2696 │ │ │ │ - @ instruction: 0xff30f782 │ │ │ │ + cdp2 7, 9, cr15, cr14, cr2, {4} │ │ │ │ ldmdavs r1!, {r0, r8, r9, sl, fp, ip, pc} │ │ │ │ strbmi r4, [r0], -r2, asr #12 │ │ │ │ movwcs r4, #10168 @ 0x27b8 │ │ │ │ andcs r6, r0, #6356992 @ 0x610000 │ │ │ │ @ instruction: 0xf7e24640 │ │ │ │ - ldrbmi pc, [sl], -pc, ror #16 @ │ │ │ │ + ldrbmi pc, [sl], -r1, asr #16 @ │ │ │ │ @ instruction: 0x46504651 │ │ │ │ ldrbmi r4, [sl], -r8, lsr #15 │ │ │ │ strbmi r4, [r8], -r9, asr #12 │ │ │ │ strbmi r4, [sl], -r8, lsr #15 │ │ │ │ @ instruction: 0x46404651 │ │ │ │ - @ instruction: 0xff18f782 │ │ │ │ + cdp2 7, 8, cr15, cr6, cr2, {4} │ │ │ │ @ instruction: 0x46426831 │ │ │ │ ldrmi r4, [r8, r0, asr #12]! │ │ │ │ movwcs r6, #10337 @ 0x2861 │ │ │ │ strbmi r2, [r0], -r1, lsl #4 │ │ │ │ - @ instruction: 0xf858f7e2 │ │ │ │ + @ instruction: 0xf82af7e2 │ │ │ │ andlt r2, r3, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ @@ -206386,2671 +206461,2666 @@ │ │ │ │ @ instruction: 0xf8d0461c │ │ │ │ ldrdlt r3, [r3], r0 │ │ │ │ movwcs pc, #963 @ 0x3c3 @ │ │ │ │ stcvs 1, cr11, [r3, #-492] @ 0xfffffe14 │ │ │ │ ldrd pc, [r0], -r1 │ │ │ │ @ instruction: 0xf013681b │ │ │ │ tstle r4, lr, lsl #24 │ │ │ │ - b 0x1473d80 │ │ │ │ + b 0x1473ea4 │ │ │ │ ldrbeq r0, [fp], r3, lsl #6 │ │ │ │ @ instruction: 0xf01ed403 │ │ │ │ ldrmi r0, [lr], -r1, lsl #6 │ │ │ │ andcs sp, r0, r8 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ ldrmi r9, [r7], -r1, lsl #8 │ │ │ │ @ instruction: 0xf00e460c │ │ │ │ - ldmdblt r0, {r0, r4, r5, r6, r7, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmdblt r0, {r0, r3, r5, r6, r7, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ andlt r2, r3, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ stmiavs r0!, {r4, r5, r6, r7, r8, r9, sl, fp, pc}^ │ │ │ │ submi r4, r0, #187695104 @ 0xb300000 │ │ │ │ @ instruction: 0xf77617c1 │ │ │ │ - strmi pc, [r2], pc, asr #26 │ │ │ │ - @ instruction: 0xf8aaf776 │ │ │ │ + @ instruction: 0x4682fcbd │ │ │ │ + @ instruction: 0xf818f776 │ │ │ │ @ instruction: 0xf7764605 │ │ │ │ - strmi pc, [r1], r7, lsr #17 │ │ │ │ - @ instruction: 0xf8a4f776 │ │ │ │ + pkhbtmi pc, r1, r5, lsl #16 @ │ │ │ │ + @ instruction: 0xf812f776 │ │ │ │ @ instruction: 0x46804632 │ │ │ │ strtmi r6, [r8], -r1, lsr #16 │ │ │ │ @ instruction: 0xf7e12303 │ │ │ │ - movwcs pc, #16257 @ 0x3f81 @ │ │ │ │ + movwcs pc, #16211 @ 0x3f53 @ │ │ │ │ andcs r6, r1, #2162688 @ 0x210000 │ │ │ │ ldrtmi r4, [lr], -r8, asr #12 │ │ │ │ - @ instruction: 0xff7af7e1 │ │ │ │ + @ instruction: 0xff4cf7e1 │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ sbfxmi r4, r2, #12, #25 │ │ │ │ @ instruction: 0xf646462a │ │ │ │ vabal.s8 q11, d0, d20 │ │ │ │ svcls 0x00012596 │ │ │ │ stmdavs r9!, {r6, r9, sl, lr} │ │ │ │ movwcs r4, #10168 @ 0x27b8 │ │ │ │ ldrbmi r6, [sl], -r1, ror #16 │ │ │ │ @ instruction: 0xf7e14640 │ │ │ │ - ldrbmi pc, [r2], -r3, ror #31 @ │ │ │ │ + @ instruction: 0x4652ffb5 │ │ │ │ strbmi r4, [r8], -r9, asr #12 │ │ │ │ stmdavs r9!, {r4, r5, r7, r8, r9, sl, lr} │ │ │ │ strbmi r4, [r0], -sl, asr #12 │ │ │ │ @ instruction: 0x464047b8 │ │ │ │ movwcs r6, #10337 @ 0x2861 │ │ │ │ @ instruction: 0xf7e12201 │ │ │ │ - ldrdcs pc, [r1], -r5 │ │ │ │ + andcs pc, r1, r7, lsr #31 │ │ │ │ svclt 0x0000e7b5 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strmi fp, [r5], -r2, lsl #1 │ │ │ │ @ instruction: 0x460f4616 │ │ │ │ - @ instruction: 0xf7764698 │ │ │ │ - ldrtmi pc, [r2], -pc, lsr #16 @ │ │ │ │ + @ instruction: 0xf7754698 │ │ │ │ + shadd8mi pc, r2, sp @ │ │ │ │ strmi r4, [r4], -r1, lsl #12 │ │ │ │ - @ instruction: 0xf7ce4628 │ │ │ │ - svccs 0x000df817 │ │ │ │ - @ instruction: 0xf776d014 │ │ │ │ - ldrtmi pc, [sl], -r5, lsr #16 @ │ │ │ │ + @ instruction: 0xf7cd4628 │ │ │ │ + svccs 0x000dffe5 │ │ │ │ + @ instruction: 0xf775d014 │ │ │ │ + shadd8mi pc, sl, r3 @ │ │ │ │ andls r4, r1, r1, lsl #12 │ │ │ │ - @ instruction: 0xf7ce4628 │ │ │ │ - bls 0x157d8c │ │ │ │ + @ instruction: 0xf7cd4628 │ │ │ │ + bls 0x159de8 │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ - @ instruction: 0xf870f77b │ │ │ │ + @ instruction: 0xffdef77a │ │ │ │ ldrtmi r4, [r1], -r2, lsr #12 │ │ │ │ andlt r4, r2, r8, lsr #12 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - ldmlt lr!, {r1, r2, r3, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + stmlt ip, {r1, r2, r3, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ strtmi r4, [r1], -r2, asr #12 │ │ │ │ - @ instruction: 0xf77b4620 │ │ │ │ - ldrb pc, [r1, r9, lsl #17]! @ │ │ │ │ - vmull.u8 q8, d17, d11 │ │ │ │ - @ instruction: 0xf0033203 │ │ │ │ - @ instruction: 0xf0010310 │ │ │ │ - tstmi r3, #3840 @ 0xf00 │ │ │ │ - @ instruction: 0xf002084a │ │ │ │ - sbcvs r0, r3, r0, lsl r2 │ │ │ │ - b 0x115c0c4 │ │ │ │ - @ instruction: 0xf003020c │ │ │ │ - vorr.i32 d16, #36864 @ 0x00009000 │ │ │ │ - b 0x11acdb0 │ │ │ │ - vsubw.u8 q8, , d12 │ │ │ │ - stmib r0, {r7, r8, ip}^ │ │ │ │ - andvs r2, r1, r1, lsl #6 │ │ │ │ - mrscs r2, (UNDEF: 0) │ │ │ │ - movwcs r2, #512 @ 0x200 │ │ │ │ - stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - svclt 0x00004770 │ │ │ │ - strlt r0, [r0, #-2251] @ 0xfffff735 │ │ │ │ + @ instruction: 0xf77a4620 │ │ │ │ + udf #8183 @ 0x1ff7 │ │ │ │ + strlt r0, [r0, #-3211] @ 0xfffff375 │ │ │ │ tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ - cdpmi 3, 0, cr15, cr3, cr1, {6} │ │ │ │ - stcpl 3, cr15, [r1], {193} @ 0xc1 │ │ │ │ - movweq lr, #59971 @ 0xea43 │ │ │ │ - andeq pc, pc, #1 │ │ │ │ - cdpcc 3, 0, cr15, cr3, cr1, {6} │ │ │ │ - andsgt pc, r0, r0, asr #17 │ │ │ │ - vaddl.u8 q11, d1, d3 │ │ │ │ - stceq 12, cr1, [fp], {128} @ 0x80 │ │ │ │ - @ instruction: 0xf0030849 │ │ │ │ - @ instruction: 0xf0010310 │ │ │ │ - b 0x119a234 │ │ │ │ - tstmi r1, #939524096 @ 0x38000000 │ │ │ │ - andgt pc, ip, r0, asr #17 │ │ │ │ - subvs r6, r1, r3, lsl #1 │ │ │ │ - mrscs r2, (UNDEF: 0) │ │ │ │ - movwcs r2, #512 @ 0x200 │ │ │ │ - stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - svclt 0x0000bd00 │ │ │ │ - @ instruction: 0xf001084b │ │ │ │ - @ instruction: 0xf0030c0f │ │ │ │ - strlt r0, [r0, #-784] @ 0xfffffcf0 │ │ │ │ - andpl pc, r1, #67108867 @ 0x4000003 │ │ │ │ - movweq lr, #51779 @ 0xca43 │ │ │ │ - cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ - stmiaeq fp, {r0, r1, sp, lr}^ │ │ │ │ - and lr, r3, #192, 18 @ 0x300000 │ │ │ │ - vmull.u8 q8, d17, d10 │ │ │ │ - @ instruction: 0xf0024c03 │ │ │ │ - @ instruction: 0xf0030210 │ │ │ │ - vorr.i32 d16, #36864 @ 0x00009000 │ │ │ │ - movwmi r3, #41219 @ 0xa103 │ │ │ │ - movweq lr, #51779 @ 0xca43 │ │ │ │ - andcc lr, r1, #192, 18 @ 0x300000 │ │ │ │ - mrscs r2, (UNDEF: 0) │ │ │ │ - movwcs r2, #512 @ 0x200 │ │ │ │ - stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - svclt 0x0000bd00 │ │ │ │ - @ instruction: 0xf001084a │ │ │ │ - @ instruction: 0xf002030f │ │ │ │ - strlt r0, [r0, #-528] @ 0xfffffdf0 │ │ │ │ - stceq 3, cr4, [fp], {26} │ │ │ │ cdpcc 3, 0, cr15, cr3, cr1, {6} │ │ │ │ - tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ - stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ + addne pc, r0, #67108867 @ 0x4000003 │ │ │ │ movweq lr, #59971 @ 0xea43 │ │ │ │ - stmiaeq fp, {r0, r1, r7, sp, lr}^ │ │ │ │ - andsgt pc, r0, r0, asr #17 │ │ │ │ + sbcvs r6, r3, r2 │ │ │ │ + stmdaeq fp, {r1, r3, r6, r7, fp}^ │ │ │ │ + stceq 0, cr15, [pc], {1} │ │ │ │ tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ - stcne 3, cr15, [r0], {193} @ 0xc1 │ │ │ │ + andseq pc, r0, #2 │ │ │ │ smlabtmi r3, r1, r3, pc @ │ │ │ │ - andgt pc, ip, r0, asr #17 │ │ │ │ - andvs r4, r2, fp, lsl #6 │ │ │ │ - andcs r6, r0, r3, asr #32 │ │ │ │ + movweq lr, #51779 @ 0xca43 │ │ │ │ + stmib r0, {r1, r3, r8, r9, lr}^ │ │ │ │ + andcs r3, r0, r1, lsl #4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0xf001084b │ │ │ │ - @ instruction: 0xf003020f │ │ │ │ - strlt r0, [r0, #-784] @ 0xfffffcf0 │ │ │ │ + vmul.i q8, , d2[2] │ │ │ │ + @ instruction: 0xf0024303 │ │ │ │ + @ instruction: 0xf0010210 │ │ │ │ + tstmi sl, #3840 @ 0xf00 │ │ │ │ + stmdaeq sl, {r1, sp, lr}^ │ │ │ │ + @ instruction: 0xf0020c8b │ │ │ │ + @ instruction: 0xf0030210 │ │ │ │ + b 0x115ab44 │ │ │ │ + subvs r0, r2, ip, lsl #4 │ │ │ │ + andcc pc, r3, #67108867 @ 0x4000003 │ │ │ │ + stcpl 3, cr15, [r1], {193} @ 0xc1 │ │ │ │ vorr.i32 d20, #37632 @ 0x00009300 │ │ │ │ - stceq 12, cr5, [sl], {0} │ │ │ │ - stmiaeq fp, {r0, r1, sp, lr}^ │ │ │ │ - stceq 1, cr15, [r2], {204} @ 0xcc │ │ │ │ + @ instruction: 0xf8c01180 │ │ │ │ + stmib r0, {r4, lr, pc}^ │ │ │ │ + andcs r3, r0, r2, lsl #2 │ │ │ │ + andcs r2, r0, #0, 2 │ │ │ │ + @ instruction: 0xf04f2300 │ │ │ │ + ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ + mrrceq 10, 4, lr, r1, cr15 │ │ │ │ + andeq pc, pc, #1 │ │ │ │ + ldceq 0, cr15, [r0], {12} │ │ │ │ + b 0x13e2b3c │ │ │ │ + stceq 12, cr0, [sl], {2} │ │ │ │ andseq pc, r0, #2 │ │ │ │ + @ instruction: 0xf8c060c3 │ │ │ │ + stmiaeq fp, {lr, pc}^ │ │ │ │ + stccc 3, cr15, [r3], {193} @ 0xc1 │ │ │ │ tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ - andsgt pc, r0, r0, asr #17 │ │ │ │ + andeq lr, ip, #270336 @ 0x42000 │ │ │ │ stcmi 3, cr15, [r3], {193} @ 0xc1 │ │ │ │ - smlabtcc r3, r1, r3, pc @ │ │ │ │ - cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ - b 0x11aab08 │ │ │ │ - @ instruction: 0xf8c0030c │ │ │ │ - stmib r0, {r2, r3, sp, lr, pc}^ │ │ │ │ + movweq lr, #51779 @ 0xca43 │ │ │ │ + smlabtpl r1, r1, r3, pc @ │ │ │ │ + andcc lr, r1, #192, 18 @ 0x300000 │ │ │ │ + andcs r6, r0, r1, lsl #2 │ │ │ │ + andcs r2, r0, #0, 2 │ │ │ │ + @ instruction: 0xf04f2300 │ │ │ │ + ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ + mrrceq 10, 4, lr, r1, cr15 │ │ │ │ + @ instruction: 0xf001b500 │ │ │ │ + andcs r0, r0, #1006632960 @ 0x3c000000 │ │ │ │ + ldceq 0, cr15, [r0], {12} │ │ │ │ + stceq 1, cr6, [sl], {2} │ │ │ │ + @ instruction: 0x0c03ea4c │ │ │ │ + andseq pc, r0, #2 │ │ │ │ + movwcc pc, #13249 @ 0x33c1 @ │ │ │ │ + cdpne 3, 8, cr15, cr0, cr1, {6} │ │ │ │ + stmiaeq fp, {r1, r3, r4, r8, r9, lr}^ │ │ │ │ + tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ + smlabtmi r3, r1, r3, pc @ │ │ │ │ + @ instruction: 0xf8c0430b │ │ │ │ + @ instruction: 0xf8c0e00c │ │ │ │ + stmib r0, {lr, pc}^ │ │ │ │ andcs r3, r0, r1, lsl #4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - strlt r0, [r0, #-2123] @ 0xfffff7b5 │ │ │ │ + mrrceq 10, 4, lr, r1, cr15 │ │ │ │ + andeq pc, pc, #1 │ │ │ │ + ldceq 0, cr15, [r0], {12} │ │ │ │ + b 0x13e2bd4 │ │ │ │ + stceq 12, cr0, [sl], {2} │ │ │ │ + andseq pc, r0, #2 │ │ │ │ + @ instruction: 0xf8c060c3 │ │ │ │ + stmiaeq fp, {lr, pc}^ │ │ │ │ + stccc 3, cr15, [r3], {193} @ 0xc1 │ │ │ │ tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ - cdpeq 0, 0, cr15, cr15, cr1, {0} │ │ │ │ - b 0x119d130 │ │ │ │ - vsubw.u8 q8, , d14 │ │ │ │ - andvs r5, r3, r0, lsl #24 │ │ │ │ - @ instruction: 0xf1cc08cb │ │ │ │ - vmull.u8 q8, d1, d2 │ │ │ │ - @ instruction: 0xf0023e03 │ │ │ │ - @ instruction: 0xf0030210 │ │ │ │ - @ instruction: 0xf8c00310 │ │ │ │ - vmov.i32 d28, #144 @ 0x00000090 │ │ │ │ - vmull.u8 , d17, d0 │ │ │ │ - b 0x116a33c │ │ │ │ - movwmi r0, #45582 @ 0xb20e │ │ │ │ - andgt pc, ip, r0, asr #17 │ │ │ │ + andeq lr, ip, #270336 @ 0x42000 │ │ │ │ + stcmi 3, cr15, [r3], {193} @ 0xc1 │ │ │ │ + smlabtpl r0, r1, r3, pc @ │ │ │ │ + movweq lr, #51779 @ 0xca43 │ │ │ │ + smlabteq r2, r1, r1, pc @ │ │ │ │ andcc lr, r1, #192, 18 @ 0x300000 │ │ │ │ - mrscs r2, (UNDEF: 0) │ │ │ │ - movwcs r2, #512 @ 0x200 │ │ │ │ - stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - svclt 0x0000bd00 │ │ │ │ - strlt r0, [r0, #-2123] @ 0xfffff7b5 │ │ │ │ - tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ - cdpeq 0, 0, cr15, cr15, cr1, {0} │ │ │ │ - b 0x119d184 │ │ │ │ - andvs r0, r3, lr, lsl #6 │ │ │ │ - vmul.i q8, , d3[2] │ │ │ │ - vmull.u8 , d1, d1 │ │ │ │ - @ instruction: 0xf0023e03 │ │ │ │ - @ instruction: 0xf0030210 │ │ │ │ - @ instruction: 0xf8c00310 │ │ │ │ - vmov.i32 d28, #144 @ 0x00000090 │ │ │ │ - vmull.u8 , d17, d0 │ │ │ │ - b 0x116a38c │ │ │ │ - movwmi r0, #45582 @ 0xb20e │ │ │ │ - andgt pc, ip, r0, asr #17 │ │ │ │ - subvs r6, r3, r2, lsl #1 │ │ │ │ - mrscs r2, (UNDEF: 0) │ │ │ │ - movwcs r2, #512 @ 0x200 │ │ │ │ - stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - svclt 0x0000bd00 │ │ │ │ - strlt r0, [r0, #-2123] @ 0xfffff7b5 │ │ │ │ + andcs r6, r0, r1, lsl #2 │ │ │ │ + andcs r2, r0, #0, 2 │ │ │ │ + @ instruction: 0xf04f2300 │ │ │ │ + ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ + @ instruction: 0xf001084b │ │ │ │ + stceq 12, cr0, [sl], {15} │ │ │ │ tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ - cdpeq 0, 0, cr15, cr15, cr1, {0} │ │ │ │ - b 0x119c2d4 │ │ │ │ - andvs r0, r3, lr, lsl #6 │ │ │ │ - vmull.u8 q8, d17, d11 │ │ │ │ - @ instruction: 0xf0025c01 │ │ │ │ - @ instruction: 0xf0030210 │ │ │ │ - @ instruction: 0xf8c00310 │ │ │ │ - vaddl.u8 q14, d1, d12 │ │ │ │ - vmull.u8 q10, d1, d3 │ │ │ │ - b 0x11663d8 │ │ │ │ - movwmi r0, #45580 @ 0xb20c │ │ │ │ - movwcs lr, #6592 @ 0x19c0 │ │ │ │ + b 0x11c7424 │ │ │ │ + @ instruction: 0xf002030c │ │ │ │ + vmov.i32 d16, #36864 @ 0x00009000 │ │ │ │ + andvs r3, r3, r3, lsl #24 │ │ │ │ + b 0x115c360 │ │ │ │ + vsubl.u8 q8, d1, d12 │ │ │ │ + vmull.p8 q10, d1, d3 │ │ │ │ + @ instruction: 0xf0031c80 │ │ │ │ + vorr.i32 d16, #36864 @ 0x00009000 │ │ │ │ + b 0x11ae448 │ │ │ │ + @ instruction: 0xf1c1030e │ │ │ │ + @ instruction: 0xf8c00102 │ │ │ │ + addvs ip, r2, ip │ │ │ │ + tstvs r1, r3, asr #32 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ @ instruction: 0xf001084b │ │ │ │ @ instruction: 0xf0030c0f │ │ │ │ strlt r0, [r0, #-784] @ 0xfffffcf0 │ │ │ │ - andpl pc, r1, #67108867 @ 0x4000003 │ │ │ │ - movweq lr, #51779 @ 0xca43 │ │ │ │ - cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ - stmiaeq fp, {r0, r1, sp, lr}^ │ │ │ │ - @ instruction: 0x2e03e9c0 │ │ │ │ - vmull.u8 q8, d17, d10 │ │ │ │ - @ instruction: 0xf0024c03 │ │ │ │ - @ instruction: 0xf0030210 │ │ │ │ - vorr.i32 d16, #36864 @ 0x00009000 │ │ │ │ - movwmi r3, #41219 @ 0xa103 │ │ │ │ movweq lr, #51779 @ 0xca43 │ │ │ │ - andcc lr, r1, #192, 18 @ 0x300000 │ │ │ │ - mrscs r2, (UNDEF: 0) │ │ │ │ - movwcs r2, #512 @ 0x200 │ │ │ │ - stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - svclt 0x0000bd00 │ │ │ │ - strlt r0, [r0, #-2123] @ 0xfffff7b5 │ │ │ │ - tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ - cdpeq 0, 0, cr15, cr15, cr1, {0} │ │ │ │ - b 0x119d268 │ │ │ │ - andvs r0, r3, lr, lsl #6 │ │ │ │ + andvs r0, r3, sl, lsl #25 │ │ │ │ vmul.i q8, , d3[2] │ │ │ │ - vmull.u8 , d1, d1 │ │ │ │ - @ instruction: 0xf0023e03 │ │ │ │ + vmull.u8 , d1, d3 │ │ │ │ + @ instruction: 0xf0024e03 │ │ │ │ @ instruction: 0xf0030210 │ │ │ │ - @ instruction: 0xf8c00310 │ │ │ │ - vaddl.u8 q14, d1, d12 │ │ │ │ - vmull.u8 q11, d1, d0 │ │ │ │ - b 0x116a470 │ │ │ │ - movwmi r0, #45582 @ 0xb20e │ │ │ │ - andsgt pc, r0, r0, asr #17 │ │ │ │ - subvs r6, r3, r2, lsl #1 │ │ │ │ + b 0x115acd0 │ │ │ │ + b 0x119a8c4 │ │ │ │ + vsubw.u8 q8, , d14 │ │ │ │ + stmib r0, {r7, sl, fp, ip}^ │ │ │ │ + vsubl.u8 , d1, d1 │ │ │ │ + @ instruction: 0xf8c05101 │ │ │ │ + tstvs r1, ip │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - @ instruction: 0xf04fb500 │ │ │ │ - vmull.p8 q8, d1, d1 │ │ │ │ - blx 0x92aa90 │ │ │ │ - stmib r0, {r1, r2, r3, r8, r9, ip, sp, lr, pc}^ │ │ │ │ - stceq 2, cr14, [sl], {2} │ │ │ │ - stceq 0, cr15, [pc], {1} │ │ │ │ + @ instruction: 0xf001084b │ │ │ │ + stceq 12, cr0, [sl], {15} │ │ │ │ tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ + movweq lr, #51779 @ 0xca43 │ │ │ │ andseq pc, r0, #2 │ │ │ │ - smlabtcc r3, r1, r3, pc @ │ │ │ │ + stccc 3, cr15, [r3], {193} @ 0xc1 │ │ │ │ + stmiaeq fp, {r0, r1, sp, lr}^ │ │ │ │ + andeq lr, ip, #270336 @ 0x42000 │ │ │ │ + tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ + stcmi 3, cr15, [r3], {193} @ 0xc1 │ │ │ │ movweq lr, #51779 @ 0xca43 │ │ │ │ - stmib r0, {r1, r3, r8, r9, lr}^ │ │ │ │ - andcs r2, r0, r0, lsl #6 │ │ │ │ + smlabtpl r1, r1, r3, pc @ │ │ │ │ + stmib r0, {r0, r1, r6, sp, lr}^ │ │ │ │ + andcs r2, r0, r2, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ - stclt 12, cr0, [r0, #-0] │ │ │ │ - addmi pc, r1, #67108867 @ 0x4000003 │ │ │ │ - stmdaeq fp, {r8, sl, ip, sp, pc}^ │ │ │ │ - cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ - and lr, r2, #192, 18 @ 0x300000 │ │ │ │ - @ instruction: 0xf0010c8a │ │ │ │ + ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ + mrrceq 10, 4, lr, r1, cr15 │ │ │ │ + andeq pc, pc, #1 │ │ │ │ + ldceq 0, cr15, [r0], {12} │ │ │ │ + b 0x13e2d0c │ │ │ │ + stceq 12, cr0, [sl], {2} │ │ │ │ + andseq pc, r0, #2 │ │ │ │ + @ instruction: 0xf8c06103 │ │ │ │ + stmiaeq fp, {lr, pc}^ │ │ │ │ + stccc 3, cr15, [r3], {193} @ 0xc1 │ │ │ │ + tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ + andeq lr, ip, #270336 @ 0x42000 │ │ │ │ + stcmi 3, cr15, [r3], {193} @ 0xc1 │ │ │ │ + movweq lr, #51779 @ 0xca43 │ │ │ │ + smlabtpl r1, r1, r3, pc @ │ │ │ │ + andcc lr, r1, #192, 18 @ 0x300000 │ │ │ │ + andcs r6, r0, r1, asr #1 │ │ │ │ + andcs r2, r0, #0, 2 │ │ │ │ + @ instruction: 0xf04f2300 │ │ │ │ + ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ + @ instruction: 0xf001084b │ │ │ │ @ instruction: 0xf0030c0f │ │ │ │ - @ instruction: 0xf0020310 │ │ │ │ - vmov.i32 d16, #36864 @ 0x00009000 │ │ │ │ - b 0x11a64ec │ │ │ │ - movwmi r0, #41740 @ 0xa30c │ │ │ │ - movwcs lr, #2496 @ 0x9c0 │ │ │ │ + strlt r0, [r0, #-784] @ 0xfffffcf0 │ │ │ │ + movweq lr, #51779 @ 0xca43 │ │ │ │ + andvs r0, r3, sl, lsl #25 │ │ │ │ + vmul.i q8, , d3[2] │ │ │ │ + vmull.u8 , d1, d3 │ │ │ │ + @ instruction: 0xf0024e03 │ │ │ │ + @ instruction: 0xf0030210 │ │ │ │ + b 0x115adb0 │ │ │ │ + b 0x119a9a4 │ │ │ │ + vsubw.u8 q8, , d14 │ │ │ │ + stmib r0, {sl, fp, sp, lr}^ │ │ │ │ + vsubl.u8 , d1, d1 │ │ │ │ + @ instruction: 0xf8c05101 │ │ │ │ + sbcvs ip, r1, r0, lsl r0 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - strlt r0, [r0, #-2122] @ 0xfffff7b6 │ │ │ │ - @ instruction: 0xf0010c8b │ │ │ │ - @ instruction: 0xf0020e0f │ │ │ │ - b 0x115a948 │ │ │ │ - @ instruction: 0xf003020e │ │ │ │ - subvs r0, r2, r0, lsl r3 │ │ │ │ + @ instruction: 0xf0012301 │ │ │ │ + addvs r0, r3, pc, lsl #24 │ │ │ │ + vpmax.s8 d15, d3, d17 │ │ │ │ + @ instruction: 0xf0020c8b │ │ │ │ + @ instruction: 0xf0030210 │ │ │ │ + b 0x115adf0 │ │ │ │ + subvs r0, r2, ip, lsl #4 │ │ │ │ andcc pc, r3, #67108867 @ 0x4000003 │ │ │ │ - stcmi 3, cr15, [r1], {193} @ 0xc1 │ │ │ │ - vorr.i32 d20, #37632 @ 0x00009300 │ │ │ │ - @ instruction: 0xf8c01180 │ │ │ │ - addvs ip, r1, ip │ │ │ │ + orrmi pc, r1, r1, asr #7 │ │ │ │ + sbcvs r4, r1, r3, lsl r3 │ │ │ │ andcs r6, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ + ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ + @ instruction: 0xf001084a │ │ │ │ + movwcs r0, #3087 @ 0xc0f │ │ │ │ + andseq pc, r0, #2 │ │ │ │ + stceq 0, cr6, [fp], {131} @ 0x83 │ │ │ │ + andeq lr, ip, #270336 @ 0x42000 │ │ │ │ + tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ + vmla.i q11, , d2[0] │ │ │ │ + tstmi r3, #805306368 @ 0x30000000 │ │ │ │ + orrmi pc, r1, r1, asr #7 │ │ │ │ + sbcvs r6, r1, r3 │ │ │ │ + mrscs r2, (UNDEF: 0) │ │ │ │ + movwcs r2, #512 @ 0x200 │ │ │ │ + stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ + svclt 0x00004770 │ │ │ │ + strlt r0, [r0, #-3211] @ 0xfffff375 │ │ │ │ + tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ + cdpcc 3, 0, cr15, cr3, cr1, {6} │ │ │ │ + andeq pc, pc, #1 │ │ │ │ + movweq lr, #59971 @ 0xea43 │ │ │ │ + stmdaeq fp, {r0, r1, sp, lr}^ │ │ │ │ + stcne 3, cr15, [r0], {193} @ 0xc1 │ │ │ │ + tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ + orrmi pc, r1, r1, asr #7 │ │ │ │ + @ instruction: 0xf8c04313 │ │ │ │ + sbcvs ip, r1, r8 │ │ │ │ + andcs r6, r0, r3, asr #32 │ │ │ │ + andcs r2, r0, #0, 2 │ │ │ │ + @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ ldrsbcc pc, [r0], #128 @ 0x80 @ │ │ │ │ movwcs pc, #963 @ 0x3c3 @ │ │ │ │ push {r0, r1, r3, r4, r5, r8, r9, ip, sp, pc} │ │ │ │ @ instruction: 0xf44f4ff0 │ │ │ │ - bl 0xfec31348 │ │ │ │ + bl 0xfec31458 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcvs 15, cr0, [r3, #-768] @ 0xfffffd00 │ │ │ │ stmibvs lr, {r0, r1, r2, r7, ip, sp, pc} │ │ │ │ @ instruction: 0xf013681b │ │ │ │ tstle r1, lr, lsl #6 │ │ │ │ strle r0, [sp], #-1780 @ 0xfffff90c │ │ │ │ strmi r6, [ip], -fp, lsl #17 │ │ │ │ @ instruction: 0xf1034605 │ │ │ │ - blcs 0x19cd70 │ │ │ │ + blcs 0x19ce80 │ │ │ │ tstphi r9, r0, lsl #4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf003e8df │ │ │ │ strne r5, [r2], #-3662 @ 0xfffff1b2 │ │ │ │ orrslt r6, sl, sl, lsl #18 │ │ │ │ andlt r2, r7, r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ ssub8mi r8, r8, r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - bcs 0x1748c8 │ │ │ │ + bcs 0x1749d8 │ │ │ │ rschi pc, r2, r0 │ │ │ │ - blx 0x174a32 │ │ │ │ - blcs 0x8b2db8 │ │ │ │ + blx 0x174b42 │ │ │ │ + blcs 0x8b2ec8 │ │ │ │ strtmi sp, [r8], -r6, ror #25 │ │ │ │ - mrrc2 0, 0, pc, r6, cr14 @ │ │ │ │ + mrrc2 0, 0, pc, r8, cr14 @ │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ @ instruction: 0xf89580d5 │ │ │ │ stmibvs r0!, {r3, r5, r6, r7, ip}^ │ │ │ │ ldrdvc pc, [r4], r5 │ │ │ │ smullscs pc, sl, r5, r8 @ │ │ │ │ @ instruction: 0xb1214603 │ │ │ │ svceq 0x00e0f010 │ │ │ │ @ instruction: 0xf040bf08 │ │ │ │ - b 0x129b158 │ │ │ │ + b 0x129b268 │ │ │ │ tstmi pc, #17301504 @ 0x1080000 │ │ │ │ - blcs 0xf466c │ │ │ │ + blcs 0xf477c │ │ │ │ @ instruction: 0xf1bbd036 │ │ │ │ @ instruction: 0xf0000f02 │ │ │ │ @ instruction: 0xf1bb80c4 │ │ │ │ eorle r0, r6, r4, lsl #30 │ │ │ │ svceq 0x0001f1bb │ │ │ │ rsccs fp, r0, r8, lsl #30 │ │ │ │ andcs sp, r0, r7, lsr #32 │ │ │ │ - tstpvs ip, sl, asr #4 @ p-variant is OBSOLETE │ │ │ │ + tstpvc ip, sl, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ andls r4, r0, ip, ror #22 │ │ │ │ rsccs pc, lr, #64, 4 │ │ │ │ - blx 0xff3967de │ │ │ │ - bcs 0x134a3c │ │ │ │ + blx 0xff1968ee │ │ │ │ + bcs 0x134b4c │ │ │ │ stmdbvs pc, {r1, r4, r5, r7, r8, ip, lr, pc} @ │ │ │ │ - blx 0x12b4940 │ │ │ │ + blx 0x12b4a50 │ │ │ │ @ instruction: 0xf010f001 │ │ │ │ @ instruction: 0xd1ab0001 │ │ │ │ @ instruction: 0xd1be2902 │ │ │ │ svccs 0x00013f01 │ │ │ │ @ instruction: 0xe7a6d8bb │ │ │ │ - bcs 0x17495c │ │ │ │ + bcs 0x174a6c │ │ │ │ stmdbvs sl, {r1, r2, r4, r5, r7, r8, ip, lr, pc} │ │ │ │ ldrle r0, [r3, #1938]! @ 0x792 │ │ │ │ stmdacs r2, {r1, r2, r3, r4, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ ldcne 15, cr11, [r8], {12} │ │ │ │ @ instruction: 0xf7d13002 │ │ │ │ - @ instruction: 0xf027f8fb │ │ │ │ + @ instruction: 0xf027f8d3 │ │ │ │ movwmi r0, #30688 @ 0x77e0 │ │ │ │ - stc2 7, cr15, [r0, #468]! @ 0x1d4 │ │ │ │ + ldc2 7, cr15, [r8, #-468] @ 0xfffffe2c │ │ │ │ @ instruction: 0xf7754682 │ │ │ │ - stmdavs r2!, {r0, r2, r3, r4, r7, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + stmdavs r2!, {r0, r2, r4, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ strmi r4, [r0], r1, lsl #12 │ │ │ │ @ instruction: 0xf04f4628 │ │ │ │ @ instruction: 0xf7cd0900 │ │ │ │ - @ instruction: 0xf646fd83 │ │ │ │ + @ instruction: 0xf646fd5b │ │ │ │ vaddw.s8 q11, q0, d20 │ │ │ │ @ instruction: 0x91032196 │ │ │ │ strls lr, [r0, -ip, lsr #32] │ │ │ │ ldrbmi r4, [r1], -r2, asr #12 │ │ │ │ @ instruction: 0xf8d54628 │ │ │ │ @ instruction: 0xf0033088 │ │ │ │ @ instruction: 0xf7d1030f │ │ │ │ - stmibvs r2!, {r0, r2, r8, fp, ip, sp, lr, pc}^ │ │ │ │ + stmibvs r2!, {r0, r2, r3, r4, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ ldrtmi r6, [r0], -r1, ror #17 │ │ │ │ @ instruction: 0xf7e19204 │ │ │ │ - bls 0x2192fc │ │ │ │ + bls 0x21937c │ │ │ │ suble r2, r4, r1, lsl #20 │ │ │ │ eorsle r2, fp, r2, lsl #20 │ │ │ │ cmnle r4, r0, lsl #20 │ │ │ │ strmi r9, [r2], -r3, lsl #22 │ │ │ │ ldmdavs r9, {r4, r6, r9, sl, lr} │ │ │ │ - ldc2 7, cr15, [r2, #-500]! @ 0xfffffe0c │ │ │ │ + stc2 7, cr15, [sl], #500 @ 0x1f4 │ │ │ │ movwcs r6, #6626 @ 0x19e2 │ │ │ │ strbmi r4, [r0], -r1, asr #12 │ │ │ │ stmdbeq r1, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ strbeq pc, [r0, r7, lsr #32]! @ │ │ │ │ vpmax.s8 d15, d2, d3 │ │ │ │ ldrmi r6, [lr], #-2595 @ 0xfffff5dd │ │ │ │ - stc2l 7, cr15, [r0, #488]! @ 0x1e8 │ │ │ │ - ldcle 5, cr4, [pc, #-812]! @ 0xd9fa4 │ │ │ │ + ldc2l 7, cr15, [r8, #-488] @ 0xfffffe18 │ │ │ │ + ldcle 5, cr4, [pc, #-812]! @ 0xda0b4 │ │ │ │ movwls r6, #18467 @ 0x4823 │ │ │ │ bicle r2, lr, r0, lsl #22 │ │ │ │ ldrtmi r6, [r0], -r3, ror #19 │ │ │ │ @ instruction: 0xf00368e1 │ │ │ │ movwls r0, #20999 @ 0x5207 │ │ │ │ - blx 0xffd1826e │ │ │ │ - blcs 0x140f00 │ │ │ │ - blcs 0x18e394 │ │ │ │ - blcs 0x10e374 │ │ │ │ - blls 0x1ce7fc │ │ │ │ + blx 0xff41837e │ │ │ │ + blcs 0x141010 │ │ │ │ + blcs 0x18e4a4 │ │ │ │ + blcs 0x10e484 │ │ │ │ + blls 0x1ce90c │ │ │ │ ldrbmi r4, [r0], -r2, lsl #12 │ │ │ │ @ instruction: 0xf77d6819 │ │ │ │ - smusdls r0, r5, ip │ │ │ │ + strls pc, [r0, -sp, asr #23] │ │ │ │ ldrbmi r4, [r1], -r2, asr #12 │ │ │ │ @ instruction: 0xf8d54628 │ │ │ │ @ instruction: 0xf0033088 │ │ │ │ @ instruction: 0xf7d1030f │ │ │ │ - strb pc, [fp, r7, ror #17] @ │ │ │ │ + @ instruction: 0xe7cbf8bf │ │ │ │ strmi r9, [r2], -r3, lsl #22 │ │ │ │ ldmdavs r9, {r4, r6, r9, sl, lr} │ │ │ │ - stc2l 7, cr15, [r0, #-500] @ 0xfffffe0c │ │ │ │ - blls 0x1d4238 │ │ │ │ + ldc2 7, cr15, [r8], #500 @ 0x1f4 │ │ │ │ + blls 0x1d4348 │ │ │ │ ldrbmi r4, [r0], -r2, lsl #12 │ │ │ │ @ instruction: 0xf77d6819 │ │ │ │ - @ instruction: 0xe7bdfd15 │ │ │ │ + ldr pc, [sp, sp, lsl #25]! │ │ │ │ strmi r9, [r2], -r3, lsl #22 │ │ │ │ ldmdavs r9, {r4, r6, r9, sl, lr} │ │ │ │ - stc2l 7, cr15, [r6], {125} @ 0x7d │ │ │ │ - blls 0x1d42c0 │ │ │ │ + ldc2 7, cr15, [lr], #-500 @ 0xfffffe0c │ │ │ │ + blls 0x1d43d0 │ │ │ │ ldrbmi r4, [r0], -r2, lsl #12 │ │ │ │ @ instruction: 0xf77d6819 │ │ │ │ - @ instruction: 0xe7d8fc77 │ │ │ │ + ldrb pc, [r8, pc, ror #23] @ │ │ │ │ stmdbcs pc, {r0, r5, r6, r8, fp, sp, lr} @ │ │ │ │ stmibvs r3!, {r1, r2, ip, lr, pc}^ │ │ │ │ stmdavs r2!, {r3, r5, r9, sl, lr}^ │ │ │ │ vpmax.u8 d15, d3, d11 │ │ │ │ - ldc2l 7, cr15, [sl], {255} @ 0xff │ │ │ │ + stc2l 7, cr15, [r4], #1020 @ 0x3fc │ │ │ │ str r2, [sl, -r1] │ │ │ │ - bcs 0x1b4794 │ │ │ │ + bcs 0x1b48a4 │ │ │ │ svcge 0x001af47f │ │ │ │ andcc lr, r1, r4, lsl #14 │ │ │ │ - @ instruction: 0xf864f7d1 │ │ │ │ + @ instruction: 0xf83cf7d1 │ │ │ │ stmdals r4, {r0, r1, r2, r5, r6, r8, r9, sl, sp, lr, pc} │ │ │ │ - tstpvs ip, sl, asr #4 @ p-variant is OBSOLETE │ │ │ │ + tstpvc ip, sl, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ eorscs r4, r6, #13312 @ 0x3400 │ │ │ │ @ instruction: 0xf1739000 │ │ │ │ - andcs pc, r0, fp, lsl #22 │ │ │ │ - tstpvs ip, sl, asr #4 @ p-variant is OBSOLETE │ │ │ │ + andcs pc, r0, r3, lsl #22 │ │ │ │ + tstpvc ip, sl, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ subscs r4, pc, #9216 @ 0x2400 │ │ │ │ @ instruction: 0xf1739000 │ │ │ │ - andcs pc, r0, r1, lsl #22 │ │ │ │ - tstpvs ip, sl, asr #4 @ p-variant is OBSOLETE │ │ │ │ + strdcs pc, [r0], -r9 │ │ │ │ + tstpvc ip, sl, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ andls r4, r0, r2, lsl #22 │ │ │ │ sbccs pc, r2, #64, 4 │ │ │ │ - blx 0xffe96984 │ │ │ │ - eorseq r1, r5, r0, lsl #5 │ │ │ │ - eorseq r1, r5, r8, lsr #5 │ │ │ │ - mlaseq r5, r4, r2, r1 │ │ │ │ + blx 0xffc96a94 │ │ │ │ + mlaseq r5, r0, r3, r1 │ │ │ │ + ldrhteq r1, [r5], -r8 │ │ │ │ + eorseq r1, r5, r4, lsr #7 │ │ │ │ ldrsbcc pc, [r0], #128 @ 0x80 @ │ │ │ │ movwcs pc, #963 @ 0x3c3 @ │ │ │ │ eorsle r2, r5, r0, lsl #22 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec315d8 │ │ │ │ + bl 0xfec316e8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldmib r1, {r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ addlt r3, r3, r0, lsl #8 │ │ │ │ @ instruction: 0x0c04ea43 │ │ │ │ ldmdavs fp, {r0, r1, r8, sl, fp, sp, lr} │ │ │ │ movweq pc, #57363 @ 0xe013 @ │ │ │ │ @ instruction: 0xf01cd102 │ │ │ │ tstle sl, r0, lsl pc │ │ │ │ - b 0x7f4628 │ │ │ │ + b 0x7f4738 │ │ │ │ svclt 0x00140f03 │ │ │ │ movwcs r2, #769 @ 0x301 │ │ │ │ svclt 0x00082a00 │ │ │ │ movweq pc, #4163 @ 0x1043 @ │ │ │ │ andcs fp, r0, fp, lsr r1 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x4616bdf0 │ │ │ │ @ instruction: 0xf00e460c │ │ │ │ - stmiblt r0, {r0, r2, r3, r4, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmiblt r0, {r0, r1, r2, r3, r4, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ andlt r2, r3, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ tstcs r0, r8, lsl r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ stmdavs r1!, {r4, r5, r6, r8, r9, sl, lr} │ │ │ │ @ instruction: 0xf7759100 │ │ │ │ - @ instruction: 0xf646fd09 │ │ │ │ + @ instruction: 0xf646fc81 │ │ │ │ vsubw.s8 q11, q0, d20 │ │ │ │ @ instruction: 0x46072396 │ │ │ │ andcs r9, r1, r0, lsl #18 │ │ │ │ ldmdavs sp, {r0, r8, r9, ip, pc} │ │ │ │ - blx 0x11183ee │ │ │ │ + blx 0x8184fe │ │ │ │ ldrtmi r4, [r8], -r2, lsl #12 │ │ │ │ @ instruction: 0xf77a4629 │ │ │ │ - stmdavs r1!, {r0, r2, r3, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + stmdavs r1!, {r0, r2, r7, sl, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf7759100 │ │ │ │ - ldmib sp, {r0, r2, r4, r5, r6, r7, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmib sp, {r0, r2, r3, r5, r6, sl, fp, ip, sp, lr, pc}^ │ │ │ │ strmi r1, [r5], -r0, lsl #6 │ │ │ │ ldmdavs ip, {r0, sp} │ │ │ │ - blx 0xd1840e │ │ │ │ + blx 0x41851e │ │ │ │ strtmi r4, [r8], -r2, lsl #12 │ │ │ │ @ instruction: 0xf77a4621 │ │ │ │ - @ instruction: 0x4638fcfd │ │ │ │ + @ instruction: 0x4638fc75 │ │ │ │ ldrmi r4, [r0, r9, lsr #12]! │ │ │ │ strb r2, [r6, r1] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec316a4 │ │ │ │ + bl 0xfec317b4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x6de44c │ │ │ │ + blmi 0x6de55c │ │ │ │ svcpl 0x0070ee1d │ │ │ │ strmi fp, [r4], -r3, lsl #1 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ stmdane r3, {r3, r5, r6, r7, fp, ip, lr}^ │ │ │ │ cmppcc r0, r4, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ andls r4, r0, #33554432 @ 0x2000000 │ │ │ │ stmdavs r8, {r1, r8, fp, ip} │ │ │ │ - mcrr2 7, 7, pc, sl, cr6 @ │ │ │ │ + blx 0xff1983ba │ │ │ │ @ instruction: 0xf6464a0f │ │ │ │ vsubw.s8 q11, q0, d20 │ │ │ │ ldrbtmi r2, [sl], #-918 @ 0xfffffc6a │ │ │ │ vtst.8 d22, d5, d2 │ │ │ │ vsra.s64 q8, q14, #64 │ │ │ │ ldmdavs r8, {r0, r2, r4, r7, r8} │ │ │ │ ldmdbne sl, {r0, r1, r3, r5, r7, fp, ip, lr} │ │ │ │ stmdavs r8, {r0, r1, sl, lr} │ │ │ │ andcs lr, r0, #3358720 @ 0x334000 │ │ │ │ - stc2l 7, cr15, [r2], #-472 @ 0xfffffe28 │ │ │ │ + blx 0xff7983e2 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r5, r4, r0, asr #13 │ │ │ │ - umulleq r5, r4, sl, r6 │ │ │ │ + @ instruction: 0x008455b0 │ │ │ │ + addeq r5, r4, sl, lsl #11 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec3171c │ │ │ │ + bl 0xfec3182c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x55e4e4 │ │ │ │ + blmi 0x55e5f4 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6463003 │ │ │ │ vmull.s8 q11, d0, d20 │ │ │ │ ldrmi r2, [sl], #-3222 @ 0xfffff36a │ │ │ │ ldrmi r9, [r9], #-513 @ 0xfffffdff │ │ │ │ @ instruction: 0xf8dc181a │ │ │ │ mrsls r0, (UNDEF: 0) │ │ │ │ cmnpeq r8, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ stmdavs r8, {r0, r1, sl, lr} │ │ │ │ - ldc2 7, cr15, [r2], #-472 @ 0xfffffe28 │ │ │ │ + blx 0xfeb98442 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r5, r4, sl, asr #12 │ │ │ │ + addeq r5, r4, sl, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec31778 │ │ │ │ + bl 0xfec31888 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x55e540 │ │ │ │ + blmi 0x55e650 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6463003 │ │ │ │ vmull.s8 q11, d0, d20 │ │ │ │ ldrmi r2, [sl], #-3222 @ 0xfffff36a │ │ │ │ ldrmi r9, [r9], #-513 @ 0xfffffdff │ │ │ │ @ instruction: 0xf8dc181a │ │ │ │ mrsls r0, (UNDEF: 0) │ │ │ │ mvnseq pc, r5, asr #4 │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ stmdavs r8, {r0, r1, sl, lr} │ │ │ │ - stc2 7, cr15, [r4], {118} @ 0x76 │ │ │ │ + blx 0x201849e │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r5, r4, lr, ror #11 │ │ │ │ + ldrdeq r5, [r4], lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec317d4 │ │ │ │ + bl 0xfec318e4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r5, r0, ror #31 │ │ │ │ strmi r4, [ip], -r5, lsl #12 │ │ │ │ @ instruction: 0x46114610 │ │ │ │ @ instruction: 0xf77e9203 │ │ │ │ - blmi 0x558b18 │ │ │ │ + blmi 0x558a08 │ │ │ │ svcne 0x0070ee1d │ │ │ │ @ instruction: 0xf6469a03 │ │ │ │ vaddl.s8 q11, d0, d20 │ │ │ │ ldrbtmi r2, [fp], #-150 @ 0xffffff6a │ │ │ │ stmiapl fp, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ andls r4, r1, #436207616 @ 0x1a000000 │ │ │ │ stmiane sl!, {r0, r5, r6, r7, fp, ip}^ │ │ │ │ tstls r0, r0, lsl #16 │ │ │ │ cmnpeq r8, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ stmdavs r8, {r0, r1, sl, lr} │ │ │ │ - blx 0xff5183f6 │ │ │ │ + blx 0x1318506 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r5, r4, sl, ror r5 │ │ │ │ + addeq r5, r4, sl, ror #8 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec3183c │ │ │ │ + bl 0xfec3194c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x71e5c4 │ │ │ │ + blmi 0x71e6d4 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ @ instruction: 0xf644460e │ │ │ │ vmla.f d18, d0, d0[2] │ │ │ │ ldrbtmi r0, [fp], #-405 @ 0xfffffe6b │ │ │ │ addlt r6, r3, fp, lsl r8 │ │ │ │ ldrmi r4, [r4], -r7, lsl #12 │ │ │ │ stmdavs r8, {r0, r1, r3, r5, r6, r7, fp, ip, lr} │ │ │ │ @ instruction: 0x461a4413 │ │ │ │ - blx 0x1b18442 │ │ │ │ + blx 0xff918550 │ │ │ │ @ instruction: 0xf6464b10 │ │ │ │ vaddl.s8 q11, d0, d20 │ │ │ │ ldrbtmi r2, [fp], #-150 @ 0xffffff6a │ │ │ │ stmiapl fp!, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ strls r4, [r1], #-1052 @ 0xfffffbe4 │ │ │ │ ldmne sl!, {r0, r4, r5, r6, r7, fp, ip}^ │ │ │ │ tstls r0, r0, lsl #16 │ │ │ │ mvnseq pc, r5, asr #4 │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ stmdavs r8, {r0, r1, sl, lr} │ │ │ │ - blx 0xfe61846e │ │ │ │ + blx 0x41857e │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ - addeq r5, r4, r2, lsr #10 │ │ │ │ - addeq r5, r4, r2, lsl #10 │ │ │ │ + addeq r5, r4, r2, lsl r4 │ │ │ │ + strdeq r5, [r4], r2 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec318b8 │ │ │ │ + bl 0xfec319c8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r0, ror #31 │ │ │ │ stmib sp, {r2, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf7752102 │ │ │ │ - strmi pc, [r5], -r5, ror #22 │ │ │ │ - blx 0x19984a6 │ │ │ │ + @ instruction: 0x4605fadd │ │ │ │ + blx 0xff7985b4 │ │ │ │ andcc lr, r2, #3620864 @ 0x374000 │ │ │ │ strmi r4, [r1], -r6, lsl #12 │ │ │ │ @ instruction: 0xf77c4628 │ │ │ │ - @ instruction: 0x4632fddf │ │ │ │ + @ instruction: 0x4632fd57 │ │ │ │ strtmi r4, [r0], -r9, lsr #12 │ │ │ │ - @ instruction: 0xf9a0f782 │ │ │ │ + @ instruction: 0xf918f782 │ │ │ │ vnmls.f64 d4, d13, d15 │ │ │ │ @ instruction: 0xf6460f70 │ │ │ │ vsubl.s8 q11, d0, d20 │ │ │ │ ldrbtmi r2, [fp], #-662 @ 0xfffffd6a │ │ │ │ vtst.8 d22, d5, d11 │ │ │ │ vbic.i32 q8, #8 @ 0x00000008 │ │ │ │ stmiapl r3, {r0, r2, r4, r7, r8}^ │ │ │ │ ldmdbne sl, {r4, fp, sp, lr} │ │ │ │ stmdavs r8, {r0, r1, sl, lr} │ │ │ │ andcs lr, r0, #3358720 @ 0x334000 │ │ │ │ - blx 0x16184ee │ │ │ │ + blx 0xff4185fc │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq r5, r4, lr, ror r4 │ │ │ │ + addeq r5, r4, lr, ror #6 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec31934 │ │ │ │ + bl 0xfec31a44 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r6], r8 │ │ │ │ @ instruction: 0x460e461c │ │ │ │ @ instruction: 0xf7754615 │ │ │ │ - @ instruction: 0xf646fb8f │ │ │ │ + @ instruction: 0xf646fb07 │ │ │ │ vsubl.s8 q11, d0, d20 │ │ │ │ mulls r5, r6, r2 │ │ │ │ vtst.8 d22, d3, d1 │ │ │ │ @ instruction: 0xf77a0228 │ │ │ │ - blls 0x3d95c0 │ │ │ │ + blls 0x3d94b0 │ │ │ │ stcls 6, cr4, [sl], {34} @ 0x22 │ │ │ │ strtmi r9, [r9], -r1, lsl #6 │ │ │ │ ldrtmi r9, [r0], -r5, lsl #22 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8cd9400 │ │ │ │ - vhadd.s8 d28, d5, d8 │ │ │ │ - vmull.s8 , d16, d17 │ │ │ │ + @ instruction: 0xf645c008 │ │ │ │ + vqdmulh.s d16, d16, d1[1] │ │ │ │ @ instruction: 0xf8cd0c0d │ │ │ │ @ instruction: 0xf78cc00c │ │ │ │ - strdlt pc, [r6], -r1 │ │ │ │ + andlt pc, r6, r9, ror #22 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec319a0 │ │ │ │ + bl 0xfec31ab0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r6], r8 │ │ │ │ @ instruction: 0x460e461c │ │ │ │ @ instruction: 0xf7754615 │ │ │ │ - @ instruction: 0xf646fb59 │ │ │ │ + @ instruction: 0xf646fad1 │ │ │ │ vsubl.s8 q11, d0, d20 │ │ │ │ mulls r5, r6, r2 │ │ │ │ vtst.8 d22, d3, d1 │ │ │ │ @ instruction: 0xf77a023a │ │ │ │ - blls 0x3d9554 │ │ │ │ + blls 0x3d9444 │ │ │ │ stcls 6, cr4, [sl], {34} @ 0x22 │ │ │ │ strtmi r9, [r9], -r1, lsl #6 │ │ │ │ ldrtmi r9, [r0], -r5, lsl #22 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8cd9400 │ │ │ │ @ instruction: 0xf645c008 │ │ │ │ - vmull.s8 q8, d0, d5 │ │ │ │ + vmull.s8 , d0, d25 │ │ │ │ @ instruction: 0xf8cd0c0d │ │ │ │ @ instruction: 0xf78cc00c │ │ │ │ - @ instruction: 0xb006fbbb │ │ │ │ + andlt pc, r6, r3, lsr fp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec31a0c │ │ │ │ + bl 0xfec31b1c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r6], r8 │ │ │ │ @ instruction: 0x460e461c │ │ │ │ @ instruction: 0xf7754615 │ │ │ │ - @ instruction: 0xf646fb23 │ │ │ │ + @ instruction: 0xf646fa9b │ │ │ │ vsubl.s8 q11, d0, d20 │ │ │ │ mulls r5, r6, r2 │ │ │ │ vtst.8 d22, d3, d1 │ │ │ │ @ instruction: 0xf77a0228 │ │ │ │ - blls 0x3d94e8 │ │ │ │ + blls 0x3d93d8 │ │ │ │ stcls 6, cr4, [sl], {34} @ 0x22 │ │ │ │ strtmi r9, [r9], -r1, lsl #6 │ │ │ │ ldrtmi r9, [r0], -r5, lsl #22 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8cd9400 │ │ │ │ @ instruction: 0xf645c008 │ │ │ │ - vqdmulh.s d16, d0, d1[6] │ │ │ │ + vmull.s8 , d16, d13 │ │ │ │ @ instruction: 0xf8cd0c0d │ │ │ │ @ instruction: 0xf78cc00c │ │ │ │ - andlt pc, r6, r5, lsl #23 │ │ │ │ + strdlt pc, [r6], -sp │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec31a78 │ │ │ │ + bl 0xfec31b88 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r6], r8 │ │ │ │ @ instruction: 0x460e461c │ │ │ │ @ instruction: 0xf7754615 │ │ │ │ - @ instruction: 0xf646faed │ │ │ │ + @ instruction: 0xf646fa65 │ │ │ │ vsubl.s8 q11, d0, d20 │ │ │ │ mulls r5, r6, r2 │ │ │ │ vtst.8 d22, d3, d1 │ │ │ │ @ instruction: 0xf77a023a │ │ │ │ - blls 0x3d947c │ │ │ │ + blls 0x3d936c │ │ │ │ stcls 6, cr4, [sl], {34} @ 0x22 │ │ │ │ strtmi r9, [r9], -r1, lsl #6 │ │ │ │ ldrtmi r9, [r0], -r5, lsl #22 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8cd9400 │ │ │ │ @ instruction: 0xf645c008 │ │ │ │ - vqdmulh.s d16, d16, d1[3] │ │ │ │ + @ instruction: 0xf2c01cf1 │ │ │ │ @ instruction: 0xf8cd0c0d │ │ │ │ @ instruction: 0xf78cc00c │ │ │ │ - andlt pc, r6, pc, asr #22 │ │ │ │ + andlt pc, r6, r7, asr #21 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec31ae4 │ │ │ │ + bl 0xfec31bf4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r6], r8 │ │ │ │ @ instruction: 0x460e461c │ │ │ │ @ instruction: 0xf7754615 │ │ │ │ - @ instruction: 0xf646fab7 │ │ │ │ + @ instruction: 0xf646fa2f │ │ │ │ vsubl.s8 q11, d0, d20 │ │ │ │ mulls r5, r6, r2 │ │ │ │ vtst.8 d22, d3, d1 │ │ │ │ @ instruction: 0xf77a0228 │ │ │ │ - blls 0x3d9410 │ │ │ │ + blls 0x3d9300 │ │ │ │ stcls 6, cr4, [sl], {34} @ 0x22 │ │ │ │ strtmi r9, [r9], -r1, lsl #6 │ │ │ │ ldrtmi r9, [r0], -r5, lsl #22 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8cd9400 │ │ │ │ @ instruction: 0xf645c008 │ │ │ │ - vmvn.i32 d17, #511 @ 0x000001ff │ │ │ │ + vmov.i32 q9, #1535 @ 0x000005ff │ │ │ │ @ instruction: 0xf8cd0c0d │ │ │ │ @ instruction: 0xf78cc00c │ │ │ │ - andlt pc, r6, r9, lsl fp @ │ │ │ │ + mullt r6, r1, sl │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec31b50 │ │ │ │ + bl 0xfec31c60 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r6], r8 │ │ │ │ @ instruction: 0x460e461c │ │ │ │ @ instruction: 0xf7754615 │ │ │ │ - @ instruction: 0xf646fa81 │ │ │ │ + @ instruction: 0xf646f9f9 │ │ │ │ vsubl.s8 q11, d0, d20 │ │ │ │ mulls r5, r6, r2 │ │ │ │ vtst.8 d22, d3, d1 │ │ │ │ @ instruction: 0xf77a023a │ │ │ │ - blls 0x3d93a4 │ │ │ │ + blls 0x3d9294 │ │ │ │ stcls 6, cr4, [sl], {34} @ 0x22 │ │ │ │ strtmi r9, [r9], -r1, lsl #6 │ │ │ │ ldrtmi r9, [r0], -r5, lsl #22 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8cd9400 │ │ │ │ @ instruction: 0xf645c008 │ │ │ │ - @ instruction: 0xf2c01c95 │ │ │ │ + @ instruction: 0xf2c02cb9 │ │ │ │ @ instruction: 0xf8cd0c0d │ │ │ │ @ instruction: 0xf78cc00c │ │ │ │ - andlt pc, r6, r3, ror #21 │ │ │ │ + andlt pc, r6, fp, asr sl @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec31bbc │ │ │ │ + bl 0xfec31ccc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r6], r8 │ │ │ │ @ instruction: 0x460e461c │ │ │ │ @ instruction: 0xf7754615 │ │ │ │ - @ instruction: 0xf646fa4b │ │ │ │ + @ instruction: 0xf646f9c3 │ │ │ │ vsubl.s8 q11, d0, d20 │ │ │ │ mulls r5, r6, r2 │ │ │ │ vtst.8 d22, d3, d1 │ │ │ │ @ instruction: 0xf77a0228 │ │ │ │ - blls 0x3d9338 │ │ │ │ + blls 0x3d9228 │ │ │ │ stcls 6, cr4, [sl], {34} @ 0x22 │ │ │ │ strtmi r9, [r9], -r1, lsl #6 │ │ │ │ ldrtmi r9, [r0], -r5, lsl #22 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8cd9400 │ │ │ │ @ instruction: 0xf645c008 │ │ │ │ - @ instruction: 0xf2c01cf9 │ │ │ │ + vmov.i32 d19, #3583 @ 0x00000dff │ │ │ │ @ instruction: 0xf8cd0c0d │ │ │ │ @ instruction: 0xf78cc00c │ │ │ │ - andlt pc, r6, sp, lsr #21 │ │ │ │ + andlt pc, r6, r5, lsr #20 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec31c28 │ │ │ │ + bl 0xfec31d38 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r6], r8 │ │ │ │ @ instruction: 0x460e461c │ │ │ │ @ instruction: 0xf7754615 │ │ │ │ - @ instruction: 0xf646fa15 │ │ │ │ + @ instruction: 0xf646f98d │ │ │ │ vsubl.s8 q11, d0, d20 │ │ │ │ mulls r5, r6, r2 │ │ │ │ vtst.8 d22, d3, d1 │ │ │ │ @ instruction: 0xf77a023a │ │ │ │ - blls 0x3d92cc │ │ │ │ + blls 0x3d91bc │ │ │ │ stcls 6, cr4, [sl], {34} @ 0x22 │ │ │ │ strtmi r9, [r9], -r1, lsl #6 │ │ │ │ ldrtmi r9, [r0], -r5, lsl #22 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8cd9400 │ │ │ │ @ instruction: 0xf645c008 │ │ │ │ - vmov.i32 q9, #3583 @ 0x00000dff │ │ │ │ + vmull.s8 , d16, d1 │ │ │ │ @ instruction: 0xf8cd0c0d │ │ │ │ @ instruction: 0xf78cc00c │ │ │ │ - andlt pc, r6, r7, ror sl @ │ │ │ │ + andlt pc, r6, pc, ror #19 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec31c94 │ │ │ │ + bl 0xfec31da4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r6], r8 │ │ │ │ @ instruction: 0x460e461c │ │ │ │ @ instruction: 0xf7754615 │ │ │ │ - @ instruction: 0xf646f9df │ │ │ │ + @ instruction: 0xf646f957 │ │ │ │ vsubl.s8 q11, d0, d20 │ │ │ │ mulls r5, r6, r2 │ │ │ │ vtst.8 d22, d3, d1 │ │ │ │ @ instruction: 0xf77a0228 │ │ │ │ - blls 0x3d9260 │ │ │ │ + blls 0x3d9150 │ │ │ │ stcls 6, cr4, [sl], {34} @ 0x22 │ │ │ │ strtmi r9, [r9], -r1, lsl #6 │ │ │ │ ldrtmi r9, [r0], -r5, lsl #22 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8cd9400 │ │ │ │ @ instruction: 0xf645c008 │ │ │ │ - vqdmulh.s d18, d16, d1[0] │ │ │ │ + vqdmulh.s d19, d16, d1[5] │ │ │ │ @ instruction: 0xf8cd0c0d │ │ │ │ @ instruction: 0xf78cc00c │ │ │ │ - andlt pc, r6, r1, asr #20 │ │ │ │ + @ instruction: 0xb006f9b9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec31d00 │ │ │ │ + bl 0xfec31e10 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r6], r8 │ │ │ │ @ instruction: 0x460e461c │ │ │ │ @ instruction: 0xf7754615 │ │ │ │ - @ instruction: 0xf646f9a9 │ │ │ │ + @ instruction: 0xf646f921 │ │ │ │ vsubl.s8 q11, d0, d20 │ │ │ │ mulls r5, r6, r2 │ │ │ │ vtst.8 d22, d3, d1 │ │ │ │ @ instruction: 0xf77a023a │ │ │ │ - blls 0x3d91f4 │ │ │ │ + blls 0x3d90e4 │ │ │ │ stcls 6, cr4, [sl], {34} @ 0x22 │ │ │ │ strtmi r9, [r9], -r1, lsl #6 │ │ │ │ ldrtmi r9, [r0], -r5, lsl #22 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8cd9400 │ │ │ │ @ instruction: 0xf645c008 │ │ │ │ - vmull.s8 , d0, d21 │ │ │ │ + vqdmulh.s d20, d0, d1[2] │ │ │ │ @ instruction: 0xf8cd0c0d │ │ │ │ @ instruction: 0xf78cc00c │ │ │ │ - andlt pc, r6, fp, lsl #20 │ │ │ │ + andlt pc, r6, r3, lsl #19 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec31d6c │ │ │ │ + bl 0xfec31e7c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r6], r8 │ │ │ │ @ instruction: 0x460e461c │ │ │ │ @ instruction: 0xf7754615 │ │ │ │ - @ instruction: 0xf646f973 │ │ │ │ + @ instruction: 0xf646f8eb │ │ │ │ vsubl.s8 q11, d0, d20 │ │ │ │ mulls r5, r6, r2 │ │ │ │ vtst.8 d22, d3, d1 │ │ │ │ @ instruction: 0xf77a0228 │ │ │ │ - blls 0x3d9188 │ │ │ │ + blls 0x3d9078 │ │ │ │ stcls 6, cr4, [sl], {34} @ 0x22 │ │ │ │ strtmi r9, [r9], -r1, lsl #6 │ │ │ │ ldrtmi r9, [r0], -r5, lsl #22 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8cd9400 │ │ │ │ @ instruction: 0xf645c008 │ │ │ │ - vmull.s8 , d16, d9 │ │ │ │ + vmull.s8 q10, d16, d29 │ │ │ │ @ instruction: 0xf8cd0c0d │ │ │ │ @ instruction: 0xf78cc00c │ │ │ │ - ldrdlt pc, [r6], -r5 │ │ │ │ + andlt pc, r6, sp, asr #18 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec31dd8 │ │ │ │ + bl 0xfec31ee8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r6], r8 │ │ │ │ @ instruction: 0x460e461c │ │ │ │ @ instruction: 0xf7754615 │ │ │ │ - @ instruction: 0xf646f93d │ │ │ │ + @ instruction: 0xf646f8b5 │ │ │ │ vsubl.s8 q11, d0, d20 │ │ │ │ mulls r5, r6, r2 │ │ │ │ vtst.8 d22, d3, d1 │ │ │ │ @ instruction: 0xf77a023a │ │ │ │ - blls 0x3d911c │ │ │ │ + blls 0x3d900c │ │ │ │ stcls 6, cr4, [sl], {34} @ 0x22 │ │ │ │ strtmi r9, [r9], -r1, lsl #6 │ │ │ │ ldrtmi r9, [r0], -r5, lsl #22 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8cd9400 │ │ │ │ @ instruction: 0xf645c008 │ │ │ │ - vqdmulh.s d19, d16, d1[7] │ │ │ │ + vmov.i32 d21, #511 @ 0x000001ff │ │ │ │ @ instruction: 0xf8cd0c0d │ │ │ │ @ instruction: 0xf78cc00c │ │ │ │ - mullt r6, pc, r9 @ │ │ │ │ + andlt pc, r6, r7, lsl r9 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec31e44 │ │ │ │ + bl 0xfec31f54 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r6], r8 │ │ │ │ @ instruction: 0x460e461c │ │ │ │ @ instruction: 0xf7754615 │ │ │ │ - @ instruction: 0xf646f907 │ │ │ │ + @ instruction: 0xf646f87f │ │ │ │ vsubl.s8 q11, d0, d20 │ │ │ │ mulls r5, r6, r2 │ │ │ │ vtst.8 d22, d3, d1 │ │ │ │ @ instruction: 0xf77a0228 │ │ │ │ - blls 0x3d90b0 │ │ │ │ + blls 0x3d8fa0 │ │ │ │ stcls 6, cr4, [sl], {34} @ 0x22 │ │ │ │ strtmi r9, [r9], -r1, lsl #6 │ │ │ │ ldrtmi r9, [r0], -r5, lsl #22 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8cd9400 │ │ │ │ @ instruction: 0xf645c008 │ │ │ │ - vmov.i32 q10, #511 @ 0x000001ff │ │ │ │ + vmvn.i32 , #1535 @ 0x000005ff │ │ │ │ @ instruction: 0xf8cd0c0d │ │ │ │ @ instruction: 0xf78cc00c │ │ │ │ - andlt pc, r6, r9, ror #18 │ │ │ │ + andlt pc, r6, r1, ror #17 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec31eb0 │ │ │ │ + bl 0xfec31fc0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r6], r8 │ │ │ │ @ instruction: 0x460e461c │ │ │ │ @ instruction: 0xf7754615 │ │ │ │ - @ instruction: 0xf646f8d1 │ │ │ │ + @ instruction: 0xf646f849 │ │ │ │ vsubl.s8 q11, d0, d20 │ │ │ │ mulls r5, r6, r2 │ │ │ │ vtst.8 d22, d3, d1 │ │ │ │ @ instruction: 0xf77a023a │ │ │ │ - blls 0x3d9044 │ │ │ │ + blls 0x3d8f34 │ │ │ │ stcls 6, cr4, [sl], {34} @ 0x22 │ │ │ │ strtmi r9, [r9], -r1, lsl #6 │ │ │ │ ldrtmi r9, [r0], -r5, lsl #22 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8cd9400 │ │ │ │ @ instruction: 0xf645c008 │ │ │ │ - @ instruction: 0xf2c04cb5 │ │ │ │ + @ instruction: 0xf2c05cd9 │ │ │ │ @ instruction: 0xf8cd0c0d │ │ │ │ @ instruction: 0xf78cc00c │ │ │ │ - andlt pc, r6, r3, lsr r9 @ │ │ │ │ + andlt pc, r6, fp, lsr #17 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec31f1c │ │ │ │ + bl 0xfec3202c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r6], r8 │ │ │ │ @ instruction: 0x460e461c │ │ │ │ @ instruction: 0xf7754615 │ │ │ │ - @ instruction: 0xf646f89b │ │ │ │ + @ instruction: 0xf646f813 │ │ │ │ vsubl.s8 q11, d0, d20 │ │ │ │ mulls r5, r6, r2 │ │ │ │ vtst.8 d22, d3, d1 │ │ │ │ @ instruction: 0xf77a0228 │ │ │ │ - blls 0x3d8fd8 │ │ │ │ + blls 0x3d8ec8 │ │ │ │ stcls 6, cr4, [sl], {34} @ 0x22 │ │ │ │ strtmi r9, [r9], -r1, lsl #6 │ │ │ │ ldrtmi r9, [r0], -r5, lsl #22 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8cd9400 │ │ │ │ @ instruction: 0xf645c008 │ │ │ │ - vmov.i32 d21, #2559 @ 0x000009ff │ │ │ │ + vmvn.i32 d22, #3583 @ 0x00000dff │ │ │ │ @ instruction: 0xf8cd0c0d │ │ │ │ @ instruction: 0xf78cc00c │ │ │ │ - strdlt pc, [r6], -sp │ │ │ │ + andlt pc, r6, r5, ror r8 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec31f88 │ │ │ │ + bl 0xfec32098 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r6], r8 │ │ │ │ @ instruction: 0x460e461c │ │ │ │ - @ instruction: 0xf7754615 │ │ │ │ - @ instruction: 0xf646f865 │ │ │ │ + @ instruction: 0xf7744615 │ │ │ │ + @ instruction: 0xf646ffdd │ │ │ │ vsubl.s8 q11, d0, d20 │ │ │ │ mulls r5, r6, r2 │ │ │ │ vtst.8 d22, d3, d1 │ │ │ │ - @ instruction: 0xf77a023a │ │ │ │ - blls 0x3d8f6c │ │ │ │ + @ instruction: 0xf779023a │ │ │ │ + blls 0x3dae5c │ │ │ │ stcls 6, cr4, [sl], {34} @ 0x22 │ │ │ │ strtmi r9, [r9], -r1, lsl #6 │ │ │ │ ldrtmi r9, [r0], -r5, lsl #22 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8cd9400 │ │ │ │ @ instruction: 0xf645c008 │ │ │ │ - vmvn.i32 , #3583 @ 0x00000dff │ │ │ │ + vmull.s8 q11, d16, d17 │ │ │ │ @ instruction: 0xf8cd0c0d │ │ │ │ @ instruction: 0xf78cc00c │ │ │ │ - andlt pc, r6, r7, asr #17 │ │ │ │ + andlt pc, r6, pc, lsr r8 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec31ff4 │ │ │ │ + bl 0xfec32104 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r6], r8 │ │ │ │ @ instruction: 0x460e461c │ │ │ │ - @ instruction: 0xf7754615 │ │ │ │ - @ instruction: 0xf646f82f │ │ │ │ + @ instruction: 0xf7744615 │ │ │ │ + @ instruction: 0xf646ffa7 │ │ │ │ vsubl.s8 q11, d0, d20 │ │ │ │ mulls r5, r6, r2 │ │ │ │ vtst.8 d22, d3, d1 │ │ │ │ - @ instruction: 0xf77a0228 │ │ │ │ - blls 0x3d8f00 │ │ │ │ + @ instruction: 0xf7790228 │ │ │ │ + blls 0x3dadf0 │ │ │ │ stcls 6, cr4, [sl], {34} @ 0x22 │ │ │ │ strtmi r9, [r9], -r1, lsl #6 │ │ │ │ ldrtmi r9, [r0], -r5, lsl #22 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8cd9400 │ │ │ │ @ instruction: 0xf645c008 │ │ │ │ - vqdmulh.s d21, d16, d1[4] │ │ │ │ + vmull.s8 , d0, d5 │ │ │ │ @ instruction: 0xf8cd0c0d │ │ │ │ @ instruction: 0xf78cc00c │ │ │ │ - mullt r6, r1, r8 │ │ │ │ + andlt pc, r6, r9, lsl #16 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec32060 │ │ │ │ + bl 0xfec32170 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r6], r8 │ │ │ │ @ instruction: 0x460e461c │ │ │ │ @ instruction: 0xf7744615 │ │ │ │ - @ instruction: 0xf646fff9 │ │ │ │ + @ instruction: 0xf646ff71 │ │ │ │ vsubl.s8 q11, d0, d20 │ │ │ │ mulls r5, r6, r2 │ │ │ │ vtst.8 d22, d3, d1 │ │ │ │ - @ instruction: 0xf77a023a │ │ │ │ - blls 0x3d8e94 │ │ │ │ + @ instruction: 0xf779023a │ │ │ │ + blls 0x3dad84 │ │ │ │ stcls 6, cr4, [sl], {34} @ 0x22 │ │ │ │ strtmi r9, [r9], -r1, lsl #6 │ │ │ │ ldrtmi r9, [r0], -r5, lsl #22 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8cd9400 │ │ │ │ @ instruction: 0xf645c008 │ │ │ │ - vqdmulh.s d22, d0, d1[1] │ │ │ │ + vqdmulh.s d23, d0, d1[6] │ │ │ │ @ instruction: 0xf8cd0c0d │ │ │ │ - @ instruction: 0xf78cc00c │ │ │ │ - andlt pc, r6, fp, asr r8 @ │ │ │ │ + @ instruction: 0xf78bc00c │ │ │ │ + ldrdlt pc, [r6], -r3 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec320cc │ │ │ │ + bl 0xfec321dc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r6], r8 │ │ │ │ @ instruction: 0x460e461c │ │ │ │ @ instruction: 0xf7744615 │ │ │ │ - @ instruction: 0xf646ffc3 │ │ │ │ + @ instruction: 0xf646ff3b │ │ │ │ vsubl.s8 q11, d0, d20 │ │ │ │ mulls r5, r6, r2 │ │ │ │ vtst.8 d22, d3, d1 │ │ │ │ @ instruction: 0xf7790228 │ │ │ │ - blls 0x3dae28 │ │ │ │ + blls 0x3dad18 │ │ │ │ stcls 6, cr4, [sl], {34} @ 0x22 │ │ │ │ strtmi r9, [r9], -r1, lsl #6 │ │ │ │ ldrtmi r9, [r0], -r5, lsl #22 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8cd9400 │ │ │ │ @ instruction: 0xf645c008 │ │ │ │ - vmull.s8 q11, d16, d25 │ │ │ │ + vqdmulh.s d23, d16, d1[3] │ │ │ │ @ instruction: 0xf8cd0c0d │ │ │ │ - @ instruction: 0xf78cc00c │ │ │ │ - andlt pc, r6, r5, lsr #16 │ │ │ │ + @ instruction: 0xf78bc00c │ │ │ │ + mullt r6, sp, pc @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec32138 │ │ │ │ + bl 0xfec32248 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r6], r8 │ │ │ │ @ instruction: 0x460e461c │ │ │ │ @ instruction: 0xf7744615 │ │ │ │ - @ instruction: 0xf646ff8d │ │ │ │ + @ instruction: 0xf646ff05 │ │ │ │ vsubl.s8 q11, d0, d20 │ │ │ │ mulls r5, r6, r2 │ │ │ │ vtst.8 d22, d3, d1 │ │ │ │ @ instruction: 0xf779023a │ │ │ │ - blls 0x3dadbc │ │ │ │ + blls 0x3dacac │ │ │ │ stcls 6, cr4, [sl], {34} @ 0x22 │ │ │ │ strtmi r9, [r9], -r1, lsl #6 │ │ │ │ ldrtmi r9, [r0], -r5, lsl #22 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8cd9400 │ │ │ │ - @ instruction: 0xf645c008 │ │ │ │ - vmull.s8 , d0, d13 │ │ │ │ + vhadd.s8 d28, d6, d8 │ │ │ │ + vmvn.i32 d16, #511 @ 0x000001ff │ │ │ │ @ instruction: 0xf8cd0c0d │ │ │ │ @ instruction: 0xf78bc00c │ │ │ │ - andlt pc, r6, pc, ror #31 │ │ │ │ + andlt pc, r6, r7, ror #30 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec321a4 │ │ │ │ + bl 0xfec322b4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r6], r8 │ │ │ │ @ instruction: 0x460e461c │ │ │ │ @ instruction: 0xf7744615 │ │ │ │ - @ instruction: 0xf646ff57 │ │ │ │ + @ instruction: 0xf646fecf │ │ │ │ vsubl.s8 q11, d0, d20 │ │ │ │ mulls r5, r6, r2 │ │ │ │ vtst.8 d22, d3, d1 │ │ │ │ @ instruction: 0xf7790228 │ │ │ │ - blls 0x3dad50 │ │ │ │ + blls 0x3dac40 │ │ │ │ stcls 6, cr4, [sl], {34} @ 0x22 │ │ │ │ strtmi r9, [r9], -r1, lsl #6 │ │ │ │ ldrtmi r9, [r0], -r5, lsl #22 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8cd9400 │ │ │ │ - @ instruction: 0xf645c008 │ │ │ │ - vmvn.i32 , #511 @ 0x000001ff │ │ │ │ + vhadd.s8 d28, d6, d8 │ │ │ │ + @ instruction: 0xf2c00c95 │ │ │ │ @ instruction: 0xf8cd0c0d │ │ │ │ @ instruction: 0xf78bc00c │ │ │ │ - @ instruction: 0xb006ffb9 │ │ │ │ + andlt pc, r6, r1, lsr pc @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec32210 │ │ │ │ + bl 0xfec32320 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r6], r8 │ │ │ │ @ instruction: 0x460e461c │ │ │ │ @ instruction: 0xf7744615 │ │ │ │ - @ instruction: 0xf646ff21 │ │ │ │ + @ instruction: 0xf646fe99 │ │ │ │ vsubl.s8 q11, d0, d20 │ │ │ │ mulls r5, r6, r2 │ │ │ │ vtst.8 d22, d3, d1 │ │ │ │ @ instruction: 0xf779023a │ │ │ │ - blls 0x3dace4 │ │ │ │ + blls 0x3dabd4 │ │ │ │ stcls 6, cr4, [sl], {34} @ 0x22 │ │ │ │ strtmi r9, [r9], -r1, lsl #6 │ │ │ │ ldrtmi r9, [r0], -r5, lsl #22 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8cd9400 │ │ │ │ - @ instruction: 0xf645c008 │ │ │ │ - @ instruction: 0xf2c07cd5 │ │ │ │ + vhadd.s8 d28, d6, d8 │ │ │ │ + @ instruction: 0xf2c00cf9 │ │ │ │ @ instruction: 0xf8cd0c0d │ │ │ │ @ instruction: 0xf78bc00c │ │ │ │ - andlt pc, r6, r3, lsl #31 │ │ │ │ + strdlt pc, [r6], -fp │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec3227c │ │ │ │ + bl 0xfec3238c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r6], r8 │ │ │ │ @ instruction: 0x460e461c │ │ │ │ @ instruction: 0xf7744615 │ │ │ │ - @ instruction: 0xf646feeb │ │ │ │ + @ instruction: 0xf646fe63 │ │ │ │ vsubl.s8 q11, d0, d20 │ │ │ │ mulls r5, r6, r2 │ │ │ │ vtst.8 d22, d3, d1 │ │ │ │ @ instruction: 0xf7790228 │ │ │ │ - blls 0x3dac78 │ │ │ │ + blls 0x3dab68 │ │ │ │ stcls 6, cr4, [sl], {34} @ 0x22 │ │ │ │ strtmi r9, [r9], -r1, lsl #6 │ │ │ │ ldrtmi r9, [r0], -r5, lsl #22 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8cd9400 │ │ │ │ vhadd.s8 d28, d6, d8 │ │ │ │ - vmvn.i32 d16, #2559 @ 0x000009ff │ │ │ │ + vmov.i32 , #3583 @ 0x00000dff │ │ │ │ @ instruction: 0xf8cd0c0d │ │ │ │ @ instruction: 0xf78bc00c │ │ │ │ - andlt pc, r6, sp, asr #30 │ │ │ │ + andlt pc, r6, r5, asr #29 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec322e8 │ │ │ │ + bl 0xfec323f8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r6], r8 │ │ │ │ @ instruction: 0x460e461c │ │ │ │ @ instruction: 0xf7744615 │ │ │ │ - @ instruction: 0xf646feb5 │ │ │ │ + @ instruction: 0xf646fe2d │ │ │ │ vsubl.s8 q11, d0, d20 │ │ │ │ mulls r5, r6, r2 │ │ │ │ vtst.8 d22, d3, d1 │ │ │ │ @ instruction: 0xf779023a │ │ │ │ - blls 0x3dac0c │ │ │ │ + blls 0x3daafc │ │ │ │ stcls 6, cr4, [sl], {34} @ 0x22 │ │ │ │ strtmi r9, [r9], -r1, lsl #6 │ │ │ │ ldrtmi r9, [r0], -r5, lsl #22 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8cd9400 │ │ │ │ vhadd.s8 d28, d6, d8 │ │ │ │ - @ instruction: 0xf2c00c9d │ │ │ │ + vqdmulh.s d17, d16, d1[0] │ │ │ │ @ instruction: 0xf8cd0c0d │ │ │ │ @ instruction: 0xf78bc00c │ │ │ │ - andlt pc, r6, r7, lsl pc @ │ │ │ │ + andlt pc, r6, pc, lsl #29 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec32354 │ │ │ │ + bl 0xfec32464 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r6], r8 │ │ │ │ @ instruction: 0x460e461c │ │ │ │ @ instruction: 0xf7744615 │ │ │ │ - @ instruction: 0xf646fe7f │ │ │ │ + @ instruction: 0xf646fdf7 │ │ │ │ vsubl.s8 q11, d0, d20 │ │ │ │ mulls r5, r6, r2 │ │ │ │ vtst.8 d22, d3, d1 │ │ │ │ @ instruction: 0xf7790228 │ │ │ │ - blls 0x3daba0 │ │ │ │ + blls 0x3daa90 │ │ │ │ stcls 6, cr4, [sl], {34} @ 0x22 │ │ │ │ strtmi r9, [r9], -r1, lsl #6 │ │ │ │ ldrtmi r9, [r0], -r5, lsl #22 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8cd9400 │ │ │ │ vhadd.s8 d28, d6, d8 │ │ │ │ - vmull.s8 , d0, d1 │ │ │ │ + vmull.s8 q9, d0, d21 │ │ │ │ @ instruction: 0xf8cd0c0d │ │ │ │ @ instruction: 0xf78bc00c │ │ │ │ - andlt pc, r6, r1, ror #29 │ │ │ │ + andlt pc, r6, r9, asr lr @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec323c0 │ │ │ │ + bl 0xfec324d0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r6], r8 │ │ │ │ @ instruction: 0x460e461c │ │ │ │ @ instruction: 0xf7744615 │ │ │ │ - @ instruction: 0xf646fe49 │ │ │ │ + @ instruction: 0xf646fdc1 │ │ │ │ vsubl.s8 q11, d0, d20 │ │ │ │ mulls r5, r6, r2 │ │ │ │ vtst.8 d22, d3, d1 │ │ │ │ @ instruction: 0xf779023a │ │ │ │ - blls 0x3dab34 │ │ │ │ + blls 0x3daa24 │ │ │ │ stcls 6, cr4, [sl], {34} @ 0x22 │ │ │ │ strtmi r9, [r9], -r1, lsl #6 │ │ │ │ ldrtmi r9, [r0], -r5, lsl #22 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8cd9400 │ │ │ │ vhadd.s8 d28, d6, d8 │ │ │ │ - vqdmulh.s d17, d0, d1[5] │ │ │ │ + vmull.s8 q9, d16, d9 │ │ │ │ @ instruction: 0xf8cd0c0d │ │ │ │ @ instruction: 0xf78bc00c │ │ │ │ - andlt pc, r6, fp, lsr #29 │ │ │ │ + andlt pc, r6, r3, lsr #28 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec3242c │ │ │ │ + bl 0xfec3253c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r6], r8 │ │ │ │ @ instruction: 0x460e461c │ │ │ │ @ instruction: 0xf7744615 │ │ │ │ - @ instruction: 0xf646fe13 │ │ │ │ + @ instruction: 0xf646fd8b │ │ │ │ vsubl.s8 q11, d0, d20 │ │ │ │ mulls r5, r6, r2 │ │ │ │ vtst.8 d22, d3, d1 │ │ │ │ @ instruction: 0xf7790228 │ │ │ │ - blls 0x3daac8 │ │ │ │ + blls 0x3da9b8 │ │ │ │ stcls 6, cr4, [sl], {34} @ 0x22 │ │ │ │ strtmi r9, [r9], -r1, lsl #6 │ │ │ │ ldrtmi r9, [r0], -r5, lsl #22 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8cd9400 │ │ │ │ vhadd.s8 d28, d6, d8 │ │ │ │ - vqdmulh.s d17, d16, d1[2] │ │ │ │ + vqdmulh.s d18, d16, d1[7] │ │ │ │ @ instruction: 0xf8cd0c0d │ │ │ │ @ instruction: 0xf78bc00c │ │ │ │ - andlt pc, r6, r5, ror lr @ │ │ │ │ + andlt pc, r6, sp, ror #27 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec32498 │ │ │ │ + bl 0xfec325a8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r6], r8 │ │ │ │ @ instruction: 0x460e461c │ │ │ │ @ instruction: 0xf7744615 │ │ │ │ - @ instruction: 0xf646fddd │ │ │ │ + @ instruction: 0xf646fd55 │ │ │ │ vsubl.s8 q11, d0, d20 │ │ │ │ mulls r5, r6, r2 │ │ │ │ vtst.8 d22, d3, d1 │ │ │ │ @ instruction: 0xf779023a │ │ │ │ - blls 0x3daa5c │ │ │ │ + blls 0x3da94c │ │ │ │ stcls 6, cr4, [sl], {34} @ 0x22 │ │ │ │ strtmi r9, [r9], -r1, lsl #6 │ │ │ │ ldrtmi r9, [r0], -r5, lsl #22 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8cd9400 │ │ │ │ vhadd.s8 d28, d6, d8 │ │ │ │ - vmull.s8 q9, d0, d29 │ │ │ │ + vmov.i32 , #511 @ 0x000001ff │ │ │ │ @ instruction: 0xf8cd0c0d │ │ │ │ @ instruction: 0xf78bc00c │ │ │ │ - andlt pc, r6, pc, lsr lr @ │ │ │ │ + @ instruction: 0xb006fdb7 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec32504 │ │ │ │ + bl 0xfec32614 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r6], r8 │ │ │ │ @ instruction: 0x460e461c │ │ │ │ @ instruction: 0xf7744615 │ │ │ │ - @ instruction: 0xf646fda7 │ │ │ │ + @ instruction: 0xf646fd1f │ │ │ │ vsubl.s8 q11, d0, d20 │ │ │ │ mulls r5, r6, r2 │ │ │ │ vtst.8 d22, d3, d1 │ │ │ │ @ instruction: 0xf7790228 │ │ │ │ - blls 0x3da9f0 │ │ │ │ + blls 0x3da8e0 │ │ │ │ stcls 6, cr4, [sl], {34} @ 0x22 │ │ │ │ strtmi r9, [r9], -r1, lsl #6 │ │ │ │ ldrtmi r9, [r0], -r5, lsl #22 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8cd9400 │ │ │ │ vhadd.s8 d28, d6, d8 │ │ │ │ - @ instruction: 0xf2c02c91 │ │ │ │ + @ instruction: 0xf2c03cb5 │ │ │ │ @ instruction: 0xf8cd0c0d │ │ │ │ @ instruction: 0xf78bc00c │ │ │ │ - andlt pc, r6, r9, lsl #28 │ │ │ │ + andlt pc, r6, r1, lsl #27 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec32570 │ │ │ │ + bl 0xfec32680 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r6], r8 │ │ │ │ @ instruction: 0x460e461c │ │ │ │ @ instruction: 0xf7744615 │ │ │ │ - @ instruction: 0xf646fd71 │ │ │ │ + @ instruction: 0xf646fce9 │ │ │ │ vsubl.s8 q11, d0, d20 │ │ │ │ mulls r5, r6, r2 │ │ │ │ vtst.8 d22, d3, d1 │ │ │ │ @ instruction: 0xf779023a │ │ │ │ - blls 0x3da984 │ │ │ │ + blls 0x3da874 │ │ │ │ stcls 6, cr4, [sl], {34} @ 0x22 │ │ │ │ strtmi r9, [r9], -r1, lsl #6 │ │ │ │ ldrtmi r9, [r0], -r5, lsl #22 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8cd9400 │ │ │ │ vhadd.s8 d28, d6, d8 │ │ │ │ - @ instruction: 0xf2c02cf5 │ │ │ │ + vmov.i32 d20, #2559 @ 0x000009ff │ │ │ │ @ instruction: 0xf8cd0c0d │ │ │ │ @ instruction: 0xf78bc00c │ │ │ │ - ldrdlt pc, [r6], -r3 │ │ │ │ + andlt pc, r6, fp, asr #26 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec325dc │ │ │ │ + bl 0xfec326ec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r6], r8 │ │ │ │ @ instruction: 0x460e461c │ │ │ │ @ instruction: 0xf7744615 │ │ │ │ - @ instruction: 0xf646fd3b │ │ │ │ + @ instruction: 0xf646fcb3 │ │ │ │ vsubl.s8 q11, d0, d20 │ │ │ │ mulls r5, r6, r2 │ │ │ │ vtst.8 d22, d3, d1 │ │ │ │ @ instruction: 0xf7790228 │ │ │ │ - blls 0x3da918 │ │ │ │ + blls 0x3da808 │ │ │ │ stcls 6, cr4, [sl], {34} @ 0x22 │ │ │ │ strtmi r9, [r9], -r1, lsl #6 │ │ │ │ ldrtmi r9, [r0], -r5, lsl #22 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8cd9400 │ │ │ │ vhadd.s8 d28, d6, d8 │ │ │ │ - vmov.i32 , #2559 @ 0x000009ff │ │ │ │ + vmvn.i32 q10, #3583 @ 0x00000dff │ │ │ │ @ instruction: 0xf8cd0c0d │ │ │ │ @ instruction: 0xf78bc00c │ │ │ │ - mullt r6, sp, sp │ │ │ │ + andlt pc, r6, r5, lsl sp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec32648 │ │ │ │ + bl 0xfec32758 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r6], r8 │ │ │ │ @ instruction: 0x460e461c │ │ │ │ @ instruction: 0xf7744615 │ │ │ │ - @ instruction: 0xf646fd05 │ │ │ │ + @ instruction: 0xf646fc7d │ │ │ │ vsubl.s8 q11, d0, d20 │ │ │ │ mulls r5, r6, r2 │ │ │ │ vtst.8 d22, d3, d1 │ │ │ │ @ instruction: 0xf779023a │ │ │ │ - blls 0x3da8ac │ │ │ │ + blls 0x3da79c │ │ │ │ stcls 6, cr4, [sl], {34} @ 0x22 │ │ │ │ strtmi r9, [r9], -r1, lsl #6 │ │ │ │ ldrtmi r9, [r0], -r5, lsl #22 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8cd9400 │ │ │ │ vhadd.s8 d28, d6, d8 │ │ │ │ - @ instruction: 0xf2c03cbd │ │ │ │ + vqdmulh.s d20, d16, d1[4] │ │ │ │ @ instruction: 0xf8cd0c0d │ │ │ │ @ instruction: 0xf78bc00c │ │ │ │ - andlt pc, r6, r7, ror #26 │ │ │ │ + ldrdlt pc, [r6], -pc @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec326b4 │ │ │ │ + bl 0xfec327c4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r6], r8 │ │ │ │ @ instruction: 0x460e461c │ │ │ │ @ instruction: 0xf7744615 │ │ │ │ - @ instruction: 0xf646fccf │ │ │ │ + @ instruction: 0xf646fc47 │ │ │ │ vsubl.s8 q11, d0, d20 │ │ │ │ mulls r5, r6, r2 │ │ │ │ vtst.8 d22, d3, d1 │ │ │ │ @ instruction: 0xf7790228 │ │ │ │ - blls 0x3da840 │ │ │ │ + blls 0x3da730 │ │ │ │ stcls 6, cr4, [sl], {34} @ 0x22 │ │ │ │ strtmi r9, [r9], -r1, lsl #6 │ │ │ │ ldrtmi r9, [r0], -r5, lsl #22 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8cd9400 │ │ │ │ vhadd.s8 d28, d6, d8 │ │ │ │ - vmull.s8 q10, d0, d17 │ │ │ │ + vqdmulh.s d21, d0, d1[1] │ │ │ │ @ instruction: 0xf8cd0c0d │ │ │ │ @ instruction: 0xf78bc00c │ │ │ │ - andlt pc, r6, r1, lsr sp @ │ │ │ │ + andlt pc, r6, r9, lsr #25 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec32720 │ │ │ │ + bl 0xfec32830 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r6], r8 │ │ │ │ @ instruction: 0x460e461c │ │ │ │ @ instruction: 0xf7744615 │ │ │ │ - @ instruction: 0xf646fc99 │ │ │ │ + @ instruction: 0xf646fc11 │ │ │ │ vsubl.s8 q11, d0, d20 │ │ │ │ mulls r5, r6, r2 │ │ │ │ vtst.8 d22, d3, d1 │ │ │ │ @ instruction: 0xf779023a │ │ │ │ - blls 0x3da7d4 │ │ │ │ + blls 0x3da6c4 │ │ │ │ stcls 6, cr4, [sl], {34} @ 0x22 │ │ │ │ strtmi r9, [r9], -r1, lsl #6 │ │ │ │ ldrtmi r9, [r0], -r5, lsl #22 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8cd9400 │ │ │ │ vhadd.s8 d28, d6, d8 │ │ │ │ - vmull.s8 q10, d16, d5 │ │ │ │ + vmull.s8 , d16, d25 │ │ │ │ @ instruction: 0xf8cd0c0d │ │ │ │ @ instruction: 0xf78bc00c │ │ │ │ - strdlt pc, [r6], -fp │ │ │ │ + andlt pc, r6, r3, ror ip @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec3278c │ │ │ │ + bl 0xfec3289c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r6], r8 │ │ │ │ @ instruction: 0x460e461c │ │ │ │ @ instruction: 0xf7744615 │ │ │ │ - @ instruction: 0xf646fc63 │ │ │ │ + @ instruction: 0xf646fbdb │ │ │ │ vsubl.s8 q11, d0, d20 │ │ │ │ mulls r5, r6, r2 │ │ │ │ vtst.8 d22, d3, d1 │ │ │ │ @ instruction: 0xf7790228 │ │ │ │ - blls 0x3da768 │ │ │ │ + blls 0x3da658 │ │ │ │ stcls 6, cr4, [sl], {34} @ 0x22 │ │ │ │ strtmi r9, [r9], -r1, lsl #6 │ │ │ │ ldrtmi r9, [r0], -r5, lsl #22 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8cd9400 │ │ │ │ vhadd.s8 d28, d6, d8 │ │ │ │ - vqdmulh.s d20, d16, d1[6] │ │ │ │ + vmull.s8 q11, d0, d13 │ │ │ │ @ instruction: 0xf8cd0c0d │ │ │ │ @ instruction: 0xf78bc00c │ │ │ │ - andlt pc, r6, r5, asr #25 │ │ │ │ + andlt pc, r6, sp, lsr ip @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec327f8 │ │ │ │ + bl 0xfec32908 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r6], r8 │ │ │ │ @ instruction: 0x460e461c │ │ │ │ @ instruction: 0xf7744615 │ │ │ │ - @ instruction: 0xf646fc2d │ │ │ │ + @ instruction: 0xf646fba5 │ │ │ │ vsubl.s8 q11, d0, d20 │ │ │ │ mulls r5, r6, r2 │ │ │ │ vtst.8 d22, d3, d1 │ │ │ │ @ instruction: 0xf779023a │ │ │ │ - blls 0x3da6fc │ │ │ │ + blls 0x3da5ec │ │ │ │ stcls 6, cr4, [sl], {34} @ 0x22 │ │ │ │ strtmi r9, [r9], -r1, lsl #6 │ │ │ │ ldrtmi r9, [r0], -r5, lsl #22 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8cd9400 │ │ │ │ vhadd.s8 d28, d6, d8 │ │ │ │ - vqdmulh.s d21, d0, d1[3] │ │ │ │ + vmvn.i32 q11, #511 @ 0x000001ff │ │ │ │ @ instruction: 0xf8cd0c0d │ │ │ │ @ instruction: 0xf78bc00c │ │ │ │ - andlt pc, r6, pc, lsl #25 │ │ │ │ + andlt pc, r6, r7, lsl #24 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec32864 │ │ │ │ + bl 0xfec32974 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r6], r8 │ │ │ │ @ instruction: 0x460e461c │ │ │ │ @ instruction: 0xf7744615 │ │ │ │ - @ instruction: 0xf646fbf7 │ │ │ │ + @ instruction: 0xf646fb6f │ │ │ │ vsubl.s8 q11, d0, d20 │ │ │ │ mulls r5, r6, r2 │ │ │ │ vtst.8 d22, d3, d1 │ │ │ │ @ instruction: 0xf7790228 │ │ │ │ - blls 0x3da690 │ │ │ │ + blls 0x3da580 │ │ │ │ stcls 6, cr4, [sl], {34} @ 0x22 │ │ │ │ strtmi r9, [r9], -r1, lsl #6 │ │ │ │ ldrtmi r9, [r0], -r5, lsl #22 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8cd9400 │ │ │ │ vhadd.s8 d28, d6, d8 │ │ │ │ - @ instruction: 0xf2c05cb1 │ │ │ │ + @ instruction: 0xf2c06cd5 │ │ │ │ @ instruction: 0xf8cd0c0d │ │ │ │ @ instruction: 0xf78bc00c │ │ │ │ - andlt pc, r6, r9, asr ip @ │ │ │ │ + ldrdlt pc, [r6], -r1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec328d0 │ │ │ │ + bl 0xfec329e0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r6], r8 │ │ │ │ @ instruction: 0x460e461c │ │ │ │ @ instruction: 0xf7744615 │ │ │ │ - @ instruction: 0xf646fbc1 │ │ │ │ + @ instruction: 0xf646fb39 │ │ │ │ vsubl.s8 q11, d0, d20 │ │ │ │ mulls r5, r6, r2 │ │ │ │ vtst.8 d22, d3, d1 │ │ │ │ @ instruction: 0xf779023a │ │ │ │ - blls 0x3da624 │ │ │ │ + blls 0x3da514 │ │ │ │ stcls 6, cr4, [sl], {34} @ 0x22 │ │ │ │ strtmi r9, [r9], -r1, lsl #6 │ │ │ │ ldrtmi r9, [r0], -r5, lsl #22 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8cd9400 │ │ │ │ vhadd.s8 d28, d6, d8 │ │ │ │ - vmov.i32 d22, #1535 @ 0x000005ff │ │ │ │ + vmvn.i32 d23, #2559 @ 0x000009ff │ │ │ │ @ instruction: 0xf8cd0c0d │ │ │ │ @ instruction: 0xf78bc00c │ │ │ │ - andlt pc, r6, r3, lsr #24 │ │ │ │ + mullt r6, fp, fp │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec3293c │ │ │ │ + bl 0xfec32a4c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r6], r8 │ │ │ │ @ instruction: 0x460e461c │ │ │ │ @ instruction: 0xf7744615 │ │ │ │ - @ instruction: 0xf646fb8b │ │ │ │ + @ instruction: 0xf646fb03 │ │ │ │ vsubl.s8 q11, d0, d20 │ │ │ │ mulls r5, r6, r2 │ │ │ │ vtst.8 d22, d3, d1 │ │ │ │ @ instruction: 0xf7790228 │ │ │ │ - blls 0x3da5b8 │ │ │ │ + blls 0x3da4a8 │ │ │ │ stcls 6, cr4, [sl], {34} @ 0x22 │ │ │ │ strtmi r9, [r9], -r1, lsl #6 │ │ │ │ ldrtmi r9, [r0], -r5, lsl #22 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8cd9400 │ │ │ │ vhadd.s8 d28, d6, d8 │ │ │ │ - vmvn.i32 q11, #2559 @ 0x000009ff │ │ │ │ + @ instruction: 0xf2c07c9d │ │ │ │ @ instruction: 0xf8cd0c0d │ │ │ │ @ instruction: 0xf78bc00c │ │ │ │ - andlt pc, r6, sp, ror #23 │ │ │ │ + andlt pc, r6, r5, ror #22 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec329a8 │ │ │ │ + bl 0xfec32ab8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r6], r8 │ │ │ │ @ instruction: 0x460e461c │ │ │ │ @ instruction: 0xf7744615 │ │ │ │ - @ instruction: 0xf646fb55 │ │ │ │ + @ instruction: 0xf646facd │ │ │ │ vsubl.s8 q11, d0, d20 │ │ │ │ mulls r5, r6, r2 │ │ │ │ vtst.8 d22, d3, d1 │ │ │ │ @ instruction: 0xf779023a │ │ │ │ - blls 0x3da54c │ │ │ │ + blls 0x3da43c │ │ │ │ stcls 6, cr4, [sl], {34} @ 0x22 │ │ │ │ strtmi r9, [r9], -r1, lsl #6 │ │ │ │ ldrtmi r9, [r0], -r5, lsl #22 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8cd9400 │ │ │ │ - vhadd.s8 d28, d6, d8 │ │ │ │ - @ instruction: 0xf2c06cdd │ │ │ │ + @ instruction: 0xf646c008 │ │ │ │ + vmull.s8 q8, d0, d1 │ │ │ │ @ instruction: 0xf8cd0c0d │ │ │ │ @ instruction: 0xf78bc00c │ │ │ │ - @ instruction: 0xb006fbb7 │ │ │ │ + andlt pc, r6, pc, lsr #22 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec32a14 │ │ │ │ + bl 0xfec32b24 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r6], r8 │ │ │ │ @ instruction: 0x460e461c │ │ │ │ @ instruction: 0xf7744615 │ │ │ │ - @ instruction: 0xf646fb1f │ │ │ │ + @ instruction: 0xf646fa97 │ │ │ │ vsubl.s8 q11, d0, d20 │ │ │ │ mulls r5, r6, r2 │ │ │ │ vtst.8 d22, d3, d1 │ │ │ │ @ instruction: 0xf7790228 │ │ │ │ - blls 0x3da4e0 │ │ │ │ + blls 0x3da3d0 │ │ │ │ stcls 6, cr4, [sl], {34} @ 0x22 │ │ │ │ strtmi r9, [r9], -r1, lsl #6 │ │ │ │ ldrtmi r9, [r0], -r5, lsl #22 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8cd9400 │ │ │ │ - vhadd.s8 d28, d6, d8 │ │ │ │ - vqdmulh.s d23, d0, d1[0] │ │ │ │ + @ instruction: 0xf646c008 │ │ │ │ + vqdmulh.s d16, d0, d1[5] │ │ │ │ @ instruction: 0xf8cd0c0d │ │ │ │ @ instruction: 0xf78bc00c │ │ │ │ - andlt pc, r6, r1, lsl #23 │ │ │ │ + strdlt pc, [r6], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec32a80 │ │ │ │ + bl 0xfec32b90 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r6], r8 │ │ │ │ @ instruction: 0x460e461c │ │ │ │ @ instruction: 0xf7744615 │ │ │ │ - @ instruction: 0xf646fae9 │ │ │ │ + @ instruction: 0xf646fa61 │ │ │ │ vsubl.s8 q11, d0, d20 │ │ │ │ mulls r5, r6, r2 │ │ │ │ vtst.8 d22, d3, d1 │ │ │ │ @ instruction: 0xf779023a │ │ │ │ - blls 0x3da474 │ │ │ │ + blls 0x3da364 │ │ │ │ stcls 6, cr4, [sl], {34} @ 0x22 │ │ │ │ strtmi r9, [r9], -r1, lsl #6 │ │ │ │ ldrtmi r9, [r0], -r5, lsl #22 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8cd9400 │ │ │ │ - vhadd.s8 d28, d6, d8 │ │ │ │ - vmull.s8 , d16, d21 │ │ │ │ + @ instruction: 0xf646c008 │ │ │ │ + vqdmulh.s d16, d16, d1[2] │ │ │ │ @ instruction: 0xf8cd0c0d │ │ │ │ @ instruction: 0xf78bc00c │ │ │ │ - andlt pc, r6, fp, asr #22 │ │ │ │ + andlt pc, r6, r3, asr #21 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec32aec │ │ │ │ + bl 0xfec32bfc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r6], r8 │ │ │ │ @ instruction: 0x460e461c │ │ │ │ @ instruction: 0xf7744615 │ │ │ │ - @ instruction: 0xf646fab3 │ │ │ │ + @ instruction: 0xf646fa2b │ │ │ │ vsubl.s8 q11, d0, d20 │ │ │ │ mulls r5, r6, r2 │ │ │ │ vtst.8 d22, d3, d1 │ │ │ │ @ instruction: 0xf7790228 │ │ │ │ - blls 0x3da408 │ │ │ │ + blls 0x3da2f8 │ │ │ │ stcls 6, cr4, [sl], {34} @ 0x22 │ │ │ │ strtmi r9, [r9], -r1, lsl #6 │ │ │ │ ldrtmi r9, [r0], -r5, lsl #22 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8cd9400 │ │ │ │ @ instruction: 0xf646c008 │ │ │ │ - vmull.s8 q8, d0, d9 │ │ │ │ + vmull.s8 , d0, d29 │ │ │ │ @ instruction: 0xf8cd0c0d │ │ │ │ @ instruction: 0xf78bc00c │ │ │ │ - andlt pc, r6, r5, lsl fp @ │ │ │ │ + andlt pc, r6, sp, lsl #21 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec32b58 │ │ │ │ + bl 0xfec32c68 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r6], r8 │ │ │ │ @ instruction: 0x460e461c │ │ │ │ @ instruction: 0xf7744615 │ │ │ │ - @ instruction: 0xf646fa7d │ │ │ │ + @ instruction: 0xf646f9f5 │ │ │ │ vsubl.s8 q11, d0, d20 │ │ │ │ mulls r5, r6, r2 │ │ │ │ vtst.8 d22, d3, d1 │ │ │ │ @ instruction: 0xf779023a │ │ │ │ - blls 0x3da39c │ │ │ │ + blls 0x3da28c │ │ │ │ stcls 6, cr4, [sl], {34} @ 0x22 │ │ │ │ strtmi r9, [r9], -r1, lsl #6 │ │ │ │ ldrtmi r9, [r0], -r5, lsl #22 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8cd9400 │ │ │ │ @ instruction: 0xf646c008 │ │ │ │ - vqdmulh.s d16, d0, d1[7] │ │ │ │ + @ instruction: 0xf2c01c91 │ │ │ │ @ instruction: 0xf8cd0c0d │ │ │ │ @ instruction: 0xf78bc00c │ │ │ │ - ldrdlt pc, [r6], -pc @ │ │ │ │ + andlt pc, r6, r7, asr sl @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec32bc4 │ │ │ │ + bl 0xfec32cd4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r0 @ │ │ │ │ strmi r4, [pc], -r4, lsl #12 │ │ │ │ vmin.s8 d20, d3, d6 │ │ │ │ vand d16, d3, d26 │ │ │ │ movwls r0, #21032 @ 0x5228 │ │ │ │ svclt 0x00082801 │ │ │ │ andls r4, r4, #10485760 @ 0xa00000 │ │ │ │ - blx 0x10997b8 │ │ │ │ + @ instruction: 0xf9b6f774 │ │ │ │ msrvs R12_usr, r6 │ │ │ │ orrscs pc, r6, r0, asr #5 │ │ │ │ strmi r9, [r5], -r4, lsl #20 │ │ │ │ @ instruction: 0xf7796809 │ │ │ │ - vpmax.s8 , , │ │ │ │ - vqdmulh.s d18, d0, d0[3] │ │ │ │ - blls 0x3dead8 │ │ │ │ + vmla.i8 , , │ │ │ │ + vmov.i32 , #3327 @ 0x00000cff │ │ │ │ + blls 0x3debe8 │ │ │ │ vstmiaeq r4, {d14-d19} │ │ │ │ strtmi r9, [sl], -r0, lsl #6 │ │ │ │ ldrtmi r9, [r1], -r5, lsl #22 │ │ │ │ @ instruction: 0xf8dc4638 │ │ │ │ strls r4, [r2], #-112 @ 0xffffff90 │ │ │ │ strls r2, [r1], #-1024 @ 0xfffffc00 │ │ │ │ - blx 0xfe91984c │ │ │ │ + blx 0x71995c │ │ │ │ andcs fp, r0, r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec32c3c │ │ │ │ + bl 0xfec32d4c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r0 @ │ │ │ │ strmi r4, [pc], -r4, lsl #12 │ │ │ │ vmin.s8 d20, d3, d6 │ │ │ │ vand d16, d3, d26 │ │ │ │ movwls r0, #21032 @ 0x5228 │ │ │ │ svclt 0x00082801 │ │ │ │ andls r4, r4, #10485760 @ 0xa00000 │ │ │ │ - blx 0x199830 │ │ │ │ + @ instruction: 0xf97af774 │ │ │ │ msrvs R12_usr, r6 │ │ │ │ orrscs pc, r6, r0, asr #5 │ │ │ │ strmi r9, [r5], -r4, lsl #20 │ │ │ │ @ instruction: 0xf7796809 │ │ │ │ - vpmax.s8 d31, d1, d13 │ │ │ │ - vqdmulh.s d18, d0, d0[3] │ │ │ │ - blls 0x3deb50 │ │ │ │ + vmla.i8 d31, d17, d5 │ │ │ │ + vmov.i32 , #3327 @ 0x00000cff │ │ │ │ + blls 0x3dec60 │ │ │ │ vstmiaeq r4, {d14-d19} │ │ │ │ strtmi r9, [sl], -r0, lsl #6 │ │ │ │ ldrtmi r9, [r1], -r5, lsl #22 │ │ │ │ @ instruction: 0xf8dc4638 │ │ │ │ strls r4, [r2], #-128 @ 0xffffff80 │ │ │ │ strls r2, [r1], #-1024 @ 0xfffffc00 │ │ │ │ - blx 0x1a198c4 │ │ │ │ + @ instruction: 0xf9dcf78b │ │ │ │ andcs fp, r0, r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec32cb4 │ │ │ │ + bl 0xfec32dc4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r0 @ │ │ │ │ strmi r4, [pc], -r4, lsl #12 │ │ │ │ vmin.s8 d20, d3, d6 │ │ │ │ vand d16, d3, d26 │ │ │ │ movwls r0, #21032 @ 0x5228 │ │ │ │ svclt 0x00082801 │ │ │ │ andls r4, r4, #10485760 @ 0xa00000 │ │ │ │ - @ instruction: 0xf9c6f774 │ │ │ │ + @ instruction: 0xf93ef774 │ │ │ │ msrvs R12_usr, r6 │ │ │ │ orrscs pc, r6, r0, asr #5 │ │ │ │ strmi r9, [r5], -r4, lsl #20 │ │ │ │ @ instruction: 0xf7796809 │ │ │ │ - vmul.i8 , , │ │ │ │ - vqdmulh.s d18, d0, d0[3] │ │ │ │ - blls 0x3debc8 │ │ │ │ + vmla.i8 , , │ │ │ │ + vmov.i32 , #3327 @ 0x00000cff │ │ │ │ + blls 0x3decd8 │ │ │ │ vstmiaeq r4, {d14-d19} │ │ │ │ strtmi r9, [sl], -r0, lsl #6 │ │ │ │ ldrtmi r9, [r1], -r5, lsl #22 │ │ │ │ @ instruction: 0xf8dc4638 │ │ │ │ strls r4, [r2], #-144 @ 0xffffff70 │ │ │ │ strls r2, [r1], #-1024 @ 0xfffffc00 │ │ │ │ - blx 0xb1993c │ │ │ │ + @ instruction: 0xf9a0f78b │ │ │ │ andcs fp, r0, r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec32d2c │ │ │ │ + bl 0xfec32e3c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r0 @ │ │ │ │ strmi r4, [pc], -r4, lsl #12 │ │ │ │ vmin.s8 d20, d3, d6 │ │ │ │ vand d16, d3, d26 │ │ │ │ movwls r0, #21032 @ 0x5228 │ │ │ │ svclt 0x00082801 │ │ │ │ andls r4, r4, #10485760 @ 0xa00000 │ │ │ │ - @ instruction: 0xf98af774 │ │ │ │ + @ instruction: 0xf902f774 │ │ │ │ msrvs R12_usr, r6 │ │ │ │ orrscs pc, r6, r0, asr #5 │ │ │ │ strmi r9, [r5], -r4, lsl #20 │ │ │ │ @ instruction: 0xf7796809 │ │ │ │ - vmul.i8 d31, d17, d5 │ │ │ │ - vqdmulh.s d18, d0, d0[3] │ │ │ │ - blls 0x3dec40 │ │ │ │ + vmla.i8 d31, d1, d13 │ │ │ │ + vmov.i32 , #3327 @ 0x00000cff │ │ │ │ + blls 0x3ded50 │ │ │ │ vstmiaeq r4, {d14-d19} │ │ │ │ strtmi r9, [sl], -r0, lsl #6 │ │ │ │ ldrtmi r9, [r1], -r5, lsl #22 │ │ │ │ @ instruction: 0xf8dc4638 │ │ │ │ strls r4, [r2], #-160 @ 0xffffff60 │ │ │ │ strls r2, [r1], #-1024 @ 0xfffffc00 │ │ │ │ - @ instruction: 0xf9ecf78b │ │ │ │ + @ instruction: 0xf964f78b │ │ │ │ andcs fp, r0, r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec32da4 │ │ │ │ + bl 0xfec32eb4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r0 @ │ │ │ │ strmi r4, [pc], -r4, lsl #12 │ │ │ │ vmin.s8 d20, d3, d6 │ │ │ │ vand d16, d3, d26 │ │ │ │ movwls r0, #21032 @ 0x5228 │ │ │ │ svclt 0x00082801 │ │ │ │ andls r4, r4, #10485760 @ 0xa00000 │ │ │ │ - @ instruction: 0xf94ef774 │ │ │ │ + @ instruction: 0xf8c6f774 │ │ │ │ msrvs R12_usr, r6 │ │ │ │ orrscs pc, r6, r0, asr #5 │ │ │ │ strmi r9, [r5], -r4, lsl #20 │ │ │ │ @ instruction: 0xf7796809 │ │ │ │ - vmul.i8 , , │ │ │ │ - vqdmulh.s d18, d0, d0[3] │ │ │ │ - blls 0x3decb8 │ │ │ │ + vtst.8 , , │ │ │ │ + vmov.i32 , #3327 @ 0x00000cff │ │ │ │ + blls 0x3dedc8 │ │ │ │ vstmiaeq r4, {d14-d19} │ │ │ │ strtmi r9, [sl], -r0, lsl #6 │ │ │ │ ldrtmi r9, [r1], -r5, lsl #22 │ │ │ │ @ instruction: 0xf8dc4638 │ │ │ │ strls r4, [r2], #-176 @ 0xffffff50 │ │ │ │ strls r2, [r1], #-1024 @ 0xfffffc00 │ │ │ │ - @ instruction: 0xf9b0f78b │ │ │ │ + @ instruction: 0xf928f78b │ │ │ │ andcs fp, r0, r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec32e1c │ │ │ │ + bl 0xfec32f2c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r0 @ │ │ │ │ strmi r4, [pc], -r4, lsl #12 │ │ │ │ vmin.s8 d20, d3, d6 │ │ │ │ vand d16, d3, d26 │ │ │ │ movwls r0, #21032 @ 0x5228 │ │ │ │ svclt 0x00082801 │ │ │ │ andls r4, r4, #10485760 @ 0xa00000 │ │ │ │ - @ instruction: 0xf912f774 │ │ │ │ + @ instruction: 0xf88af774 │ │ │ │ msrvs R12_usr, r6 │ │ │ │ orrscs pc, r6, r0, asr #5 │ │ │ │ strmi r9, [r5], -r4, lsl #20 │ │ │ │ @ instruction: 0xf7796809 │ │ │ │ - vmul.i8 d31, d1, d13 │ │ │ │ - vqdmulh.s d18, d0, d0[3] │ │ │ │ - blls 0x3ded30 │ │ │ │ + vtst.8 d31, d17, d5 │ │ │ │ + vmov.i32 , #3327 @ 0x00000cff │ │ │ │ + blls 0x3dee40 │ │ │ │ vstmiaeq r4, {d14-d19} │ │ │ │ strtmi r9, [sl], -r0, lsl #6 │ │ │ │ ldrtmi r9, [r1], -r5, lsl #22 │ │ │ │ @ instruction: 0xf8dc4638 │ │ │ │ strls r4, [r2], #-192 @ 0xffffff40 │ │ │ │ strls r2, [r1], #-1024 @ 0xfffffc00 │ │ │ │ - @ instruction: 0xf974f78b │ │ │ │ + @ instruction: 0xf8ecf78b │ │ │ │ andcs fp, r0, r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec32e94 │ │ │ │ + bl 0xfec32fa4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r0 @ │ │ │ │ strmi r4, [pc], -r4, lsl #12 │ │ │ │ vmin.s8 d20, d3, d6 │ │ │ │ vand d16, d3, d26 │ │ │ │ movwls r0, #21032 @ 0x5228 │ │ │ │ svclt 0x00082801 │ │ │ │ andls r4, r4, #10485760 @ 0xa00000 │ │ │ │ - @ instruction: 0xf8d6f774 │ │ │ │ + @ instruction: 0xf84ef774 │ │ │ │ msrvs R12_usr, r6 │ │ │ │ orrscs pc, r6, r0, asr #5 │ │ │ │ strmi r9, [r5], -r4, lsl #20 │ │ │ │ @ instruction: 0xf7796809 │ │ │ │ - vadd.i8 , , │ │ │ │ - vqdmulh.s d18, d0, d0[3] │ │ │ │ - blls 0x3deda8 │ │ │ │ + vtst.8 , , │ │ │ │ + vmov.i32 , #3327 @ 0x00000cff │ │ │ │ + blls 0x3deeb8 │ │ │ │ vstmiaeq r4, {d14-d19} │ │ │ │ strtmi r9, [sl], -r0, lsl #6 │ │ │ │ ldrtmi r9, [r1], -r5, lsl #22 │ │ │ │ @ instruction: 0xf8dc4638 │ │ │ │ strls r4, [r2], #-208 @ 0xffffff30 │ │ │ │ strls r2, [r1], #-1024 @ 0xfffffc00 │ │ │ │ - @ instruction: 0xf938f78b │ │ │ │ + @ instruction: 0xf8b0f78b │ │ │ │ andcs fp, r0, r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec32f0c │ │ │ │ + bl 0xfec3301c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r0 @ │ │ │ │ strmi r4, [pc], -r4, lsl #12 │ │ │ │ vmin.s8 d20, d3, d6 │ │ │ │ vand d16, d3, d26 │ │ │ │ movwls r0, #21032 @ 0x5228 │ │ │ │ svclt 0x00082801 │ │ │ │ andls r4, r4, #10485760 @ 0xa00000 │ │ │ │ - @ instruction: 0xf89af774 │ │ │ │ + @ instruction: 0xf812f774 │ │ │ │ msrvs R12_usr, r6 │ │ │ │ orrscs pc, r6, r0, asr #5 │ │ │ │ strmi r9, [r5], -r4, lsl #20 │ │ │ │ @ instruction: 0xf7796809 │ │ │ │ - vadd.i8 d31, d17, d21 │ │ │ │ - vqdmulh.s d18, d0, d0[3] │ │ │ │ - blls 0x3dee20 │ │ │ │ + vtst.8 d31, d1, d13 │ │ │ │ + vmov.i32 , #3327 @ 0x00000cff │ │ │ │ + blls 0x3def30 │ │ │ │ vstmiaeq r4, {d14-d19} │ │ │ │ strtmi r9, [sl], -r0, lsl #6 │ │ │ │ ldrtmi r9, [r1], -r5, lsl #22 │ │ │ │ @ instruction: 0xf8dc4638 │ │ │ │ strls r4, [r2], #-224 @ 0xffffff20 │ │ │ │ strls r2, [r1], #-1024 @ 0xfffffc00 │ │ │ │ - @ instruction: 0xf8fcf78b │ │ │ │ + @ instruction: 0xf874f78b │ │ │ │ andcs fp, r0, r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec32f84 │ │ │ │ + bl 0xfec33094 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r0 @ │ │ │ │ strmi r4, [pc], -r4, lsl #12 │ │ │ │ vmin.s8 d20, d3, d6 │ │ │ │ vand d16, d3, d26 │ │ │ │ movwls r0, #21032 @ 0x5228 │ │ │ │ svclt 0x00082801 │ │ │ │ andls r4, r4, #10485760 @ 0xa00000 │ │ │ │ - @ instruction: 0xf85ef774 │ │ │ │ + @ instruction: 0xffd6f773 │ │ │ │ msrvs R12_usr, r6 │ │ │ │ orrscs pc, r6, r0, asr #5 │ │ │ │ strmi r9, [r5], -r4, lsl #20 │ │ │ │ - @ instruction: 0xf7796809 │ │ │ │ - vadd.i8 , , │ │ │ │ - vqdmulh.s d18, d0, d0[3] │ │ │ │ - blls 0x3dee98 │ │ │ │ + @ instruction: 0xf7786809 │ │ │ │ + vmax.f32 , , │ │ │ │ + vmov.i32 , #3327 @ 0x00000cff │ │ │ │ + blls 0x3defa8 │ │ │ │ vstmiaeq r4, {d14-d19} │ │ │ │ strtmi r9, [sl], -r0, lsl #6 │ │ │ │ ldrtmi r9, [r1], -r5, lsl #22 │ │ │ │ @ instruction: 0xf8dc4638 │ │ │ │ strls r4, [r2], #-240 @ 0xffffff10 │ │ │ │ strls r2, [r1], #-1024 @ 0xfffffc00 │ │ │ │ - @ instruction: 0xf8c0f78b │ │ │ │ + @ instruction: 0xf838f78b │ │ │ │ andcs fp, r0, r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec32ffc │ │ │ │ + bl 0xfec3310c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r0 @ │ │ │ │ strmi r4, [pc], -r4, lsl #12 │ │ │ │ vmin.s8 d20, d3, d6 │ │ │ │ vand d16, d3, d26 │ │ │ │ movwls r0, #21032 @ 0x5228 │ │ │ │ svclt 0x00082801 │ │ │ │ andls r4, r4, #10485760 @ 0xa00000 │ │ │ │ - @ instruction: 0xf822f774 │ │ │ │ + @ instruction: 0xff9af773 │ │ │ │ msrvs R12_usr, r6 │ │ │ │ orrscs pc, r6, r0, asr #5 │ │ │ │ strmi r9, [r5], -r4, lsl #20 │ │ │ │ - @ instruction: 0xf7796809 │ │ │ │ - vadd.i8 d31, d1, d29 │ │ │ │ - vqdmulh.s d18, d0, d0[3] │ │ │ │ - blls 0x3def10 │ │ │ │ + @ instruction: 0xf7786809 │ │ │ │ + vmax.f32 d31, d17, d21 │ │ │ │ + vmov.i32 , #3327 @ 0x00000cff │ │ │ │ + blls 0x3df020 │ │ │ │ vstmiaeq r4, {d14-d19} │ │ │ │ strtmi r9, [sl], -r0, lsl #6 │ │ │ │ ldrtmi r9, [r1], -r5, lsl #22 │ │ │ │ @ instruction: 0xf8dc4638 │ │ │ │ strls r4, [r2], #-256 @ 0xffffff00 │ │ │ │ strls r2, [r1], #-1024 @ 0xfffffc00 │ │ │ │ - @ instruction: 0xf884f78b │ │ │ │ + @ instruction: 0xfffcf78a │ │ │ │ andcs fp, r0, r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec33074 │ │ │ │ + bl 0xfec33184 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r0 @ │ │ │ │ strmi r4, [pc], -r4, lsl #12 │ │ │ │ vmin.s8 d20, d3, d6 │ │ │ │ vand d16, d3, d26 │ │ │ │ movwls r0, #21032 @ 0x5228 │ │ │ │ svclt 0x00082801 │ │ │ │ andls r4, r4, #10485760 @ 0xa00000 │ │ │ │ - @ instruction: 0xffe6f773 │ │ │ │ + @ instruction: 0xff5ef773 │ │ │ │ msrvs R12_usr, r6 │ │ │ │ orrscs pc, r6, r0, asr #5 │ │ │ │ strmi r9, [r5], -r4, lsl #20 │ │ │ │ @ instruction: 0xf7786809 │ │ │ │ - vrecps.f32 , , │ │ │ │ - vqdmulh.s d18, d0, d0[3] │ │ │ │ - blls 0x3def88 │ │ │ │ + vmax.f32 , , │ │ │ │ + vmov.i32 , #3327 @ 0x00000cff │ │ │ │ + blls 0x3df098 │ │ │ │ vstmiaeq r4, {d14-d19} │ │ │ │ strtmi r9, [sl], -r0, lsl #6 │ │ │ │ ldrtmi r9, [r1], -r5, lsl #22 │ │ │ │ @ instruction: 0xf8dc4638 │ │ │ │ strls r4, [r2], #-272 @ 0xfffffef0 │ │ │ │ strls r2, [r1], #-1024 @ 0xfffffc00 │ │ │ │ - @ instruction: 0xf848f78b │ │ │ │ + @ instruction: 0xffc0f78a │ │ │ │ andcs fp, r0, r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec330ec │ │ │ │ + bl 0xfec331fc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r0 @ │ │ │ │ strmi r4, [pc], -r4, lsl #12 │ │ │ │ vmin.s8 d20, d3, d6 │ │ │ │ vand d16, d3, d26 │ │ │ │ movwls r0, #21032 @ 0x5228 │ │ │ │ svclt 0x00082801 │ │ │ │ andls r4, r4, #10485760 @ 0xa00000 │ │ │ │ - @ instruction: 0xffaaf773 │ │ │ │ + @ instruction: 0xff22f773 │ │ │ │ msrvs R12_usr, r6 │ │ │ │ orrscs pc, r6, r0, asr #5 │ │ │ │ strmi r9, [r5], -r4, lsl #20 │ │ │ │ @ instruction: 0xf7786809 │ │ │ │ - vrecps.f32 d31, d17, d21 │ │ │ │ - vqdmulh.s d18, d0, d0[3] │ │ │ │ - blls 0x3df000 │ │ │ │ + vmax.f32 d31, d1, d29 │ │ │ │ + vmov.i32 , #3327 @ 0x00000cff │ │ │ │ + blls 0x3df110 │ │ │ │ vstmiaeq r4, {d14-d19} │ │ │ │ strtmi r9, [sl], -r0, lsl #6 │ │ │ │ ldrtmi r9, [r1], -r5, lsl #22 │ │ │ │ @ instruction: 0xf8dc4638 │ │ │ │ strls r4, [r2], #-288 @ 0xfffffee0 │ │ │ │ strls r2, [r1], #-1024 @ 0xfffffc00 │ │ │ │ - @ instruction: 0xf80cf78b │ │ │ │ + @ instruction: 0xff84f78a │ │ │ │ andcs fp, r0, r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec33164 │ │ │ │ + bl 0xfec33274 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r0 @ │ │ │ │ strmi r4, [pc], -r4, lsl #12 │ │ │ │ vmin.s8 d20, d3, d6 │ │ │ │ vand d16, d3, d26 │ │ │ │ movwls r0, #21032 @ 0x5228 │ │ │ │ svclt 0x00082801 │ │ │ │ andls r4, r4, #10485760 @ 0xa00000 │ │ │ │ - @ instruction: 0xff6ef773 │ │ │ │ + mcr2 7, 7, pc, cr6, cr3, {3} @ │ │ │ │ msrvs R12_usr, r6 │ │ │ │ orrscs pc, r6, r0, asr #5 │ │ │ │ strmi r9, [r5], -r4, lsl #20 │ │ │ │ @ instruction: 0xf7786809 │ │ │ │ - vrecps.f32 , , │ │ │ │ - vqdmulh.s d18, d0, d0[3] │ │ │ │ - blls 0x3df078 │ │ │ │ + @ instruction: 0xf241fef1 │ │ │ │ + vmov.i32 , #3327 @ 0x00000cff │ │ │ │ + blls 0x3df188 │ │ │ │ vstmiaeq r4, {d14-d19} │ │ │ │ strtmi r9, [sl], -r0, lsl #6 │ │ │ │ ldrtmi r9, [r1], -r5, lsl #22 │ │ │ │ @ instruction: 0xf8dc4638 │ │ │ │ @ instruction: 0xf64d4130 │ │ │ │ - vmull.s8 , d16, d8 │ │ │ │ + @ instruction: 0xf2c02c98 │ │ │ │ strls r0, [r2], #-3124 @ 0xfffff3cc │ │ │ │ mulmi r4, ip, r8 │ │ │ │ @ instruction: 0xf78a9401 │ │ │ │ - andlt pc, r7, fp, asr #31 │ │ │ │ + andlt pc, r7, r3, asr #30 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bdf0 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec331e8 │ │ │ │ + bl 0xfec332f8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r0 @ │ │ │ │ strmi r4, [pc], -r4, lsl #12 │ │ │ │ vmin.s8 d20, d3, d6 │ │ │ │ vand d16, d3, d26 │ │ │ │ movwls r0, #21032 @ 0x5228 │ │ │ │ svclt 0x00082801 │ │ │ │ andls r4, r4, #10485760 @ 0xa00000 │ │ │ │ - @ instruction: 0xff2cf773 │ │ │ │ + mcr2 7, 5, pc, cr4, cr3, {3} @ │ │ │ │ msrvs R12_usr, r6 │ │ │ │ orrscs pc, r6, r0, asr #5 │ │ │ │ strmi r9, [r5], -r4, lsl #20 │ │ │ │ @ instruction: 0xf7786809 │ │ │ │ - vrecps.f32 d31, d1, d23 │ │ │ │ - vqdmulh.s d18, d0, d0[3] │ │ │ │ - blls 0x3df0fc │ │ │ │ + vceq.f32 d31, d17, d31 │ │ │ │ + vmov.i32 , #3327 @ 0x00000cff │ │ │ │ + blls 0x3df20c │ │ │ │ vstmiaeq r4, {d14-d19} │ │ │ │ strtmi r9, [sl], -r0, lsl #6 │ │ │ │ ldrtmi r9, [r1], -r5, lsl #22 │ │ │ │ @ instruction: 0xf8dc4638 │ │ │ │ @ instruction: 0xf64d4140 │ │ │ │ - vmull.s8 , d16, d8 │ │ │ │ + @ instruction: 0xf2c02c98 │ │ │ │ strls r0, [r2], #-3124 @ 0xfffff3cc │ │ │ │ mulmi r4, ip, r8 │ │ │ │ @ instruction: 0xf78a9401 │ │ │ │ - andlt pc, r7, r9, lsl #31 │ │ │ │ + andlt pc, r7, r1, lsl #30 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bdf0 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec3326c │ │ │ │ + bl 0xfec3337c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r0 @ │ │ │ │ ldrmi r4, [r6], -pc, lsl #12 │ │ │ │ teqpeq sl, r3, asr #4 @ p-variant is OBSOLETE │ │ │ │ vmax.s8 d20, d3, d4 │ │ │ │ movwls r0, #21032 @ 0x5228 │ │ │ │ svclt 0x00082801 │ │ │ │ andls r4, r4, #10485760 @ 0xa00000 │ │ │ │ - mcr2 7, 7, pc, cr10, cr3, {3} @ │ │ │ │ + mcr2 7, 3, pc, cr2, cr3, {3} @ │ │ │ │ msrvs R12_usr, r6 │ │ │ │ orrscs pc, r6, r0, asr #5 │ │ │ │ strmi r9, [r5], -r4, lsl #20 │ │ │ │ @ instruction: 0xf7786809 │ │ │ │ - @ instruction: 0xf241fef5 │ │ │ │ - vmvn.i32 , #3327 @ 0x00000cff │ │ │ │ - blls 0x3df180 │ │ │ │ + vceq.f32 , , │ │ │ │ + vmull.s8 q10, d16, d12 │ │ │ │ + blls 0x3df290 │ │ │ │ strtmi r9, [sl], -r0, lsl #6 │ │ │ │ ldrtmi r9, [r1], -r5, lsl #22 │ │ │ │ eormi pc, r4, ip, asr r8 @ │ │ │ │ - stcne 6, cr15, [r8], {77} @ 0x4d │ │ │ │ + ldccs 6, cr15, [r8], {77} @ 0x4d │ │ │ │ ldceq 2, cr15, [r4], #-768 @ 0xfffffd00 │ │ │ │ ldrtmi r9, [r8], -r2, lsl #8 │ │ │ │ mulmi r0, ip, r8 │ │ │ │ @ instruction: 0xf78a9401 │ │ │ │ - andlt pc, r7, r9, asr #30 │ │ │ │ + andlt pc, r7, r1, asr #29 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bdf0 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec332ec │ │ │ │ + bl 0xfec333fc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r0 @ │ │ │ │ ldrmi r4, [r6], -pc, lsl #12 │ │ │ │ teqpeq sl, r3, asr #4 @ p-variant is OBSOLETE │ │ │ │ vmax.s8 d20, d3, d4 │ │ │ │ movwls r0, #21032 @ 0x5228 │ │ │ │ svclt 0x00082801 │ │ │ │ andls r4, r4, #10485760 @ 0xa00000 │ │ │ │ - mcr2 7, 5, pc, cr10, cr3, {3} @ │ │ │ │ + mcr2 7, 1, pc, cr2, cr3, {3} @ │ │ │ │ msrvs R12_usr, r6 │ │ │ │ orrscs pc, r6, r0, asr #5 │ │ │ │ strmi r9, [r5], -r4, lsl #20 │ │ │ │ @ instruction: 0xf7786809 │ │ │ │ - @ instruction: 0xf241feb5 │ │ │ │ - vmull.s8 , d16, d12 │ │ │ │ - blls 0x3df200 │ │ │ │ + vceq.f32 d31, d1, d29 │ │ │ │ + @ instruction: 0xf2c04c9c │ │ │ │ + blls 0x3df310 │ │ │ │ strtmi r9, [sl], -r0, lsl #6 │ │ │ │ ldrtmi r9, [r1], -r5, lsl #22 │ │ │ │ eormi pc, r4, ip, asr r8 @ │ │ │ │ - stcne 6, cr15, [r8], {77} @ 0x4d │ │ │ │ + ldccs 6, cr15, [r8], {77} @ 0x4d │ │ │ │ ldceq 2, cr15, [r4], #-768 @ 0xfffffd00 │ │ │ │ ldrtmi r9, [r8], -r2, lsl #8 │ │ │ │ mulmi r0, ip, r8 │ │ │ │ @ instruction: 0xf78a9401 │ │ │ │ - andlt pc, r7, r9, lsl #30 │ │ │ │ + andlt pc, r7, r1, lsl #29 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bdf0 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec3336c │ │ │ │ + bl 0xfec3347c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r0 @ │ │ │ │ ldrmi r4, [r6], -pc, lsl #12 │ │ │ │ teqpeq sl, r3, asr #4 @ p-variant is OBSOLETE │ │ │ │ vmax.s8 d20, d3, d4 │ │ │ │ movwls r0, #21032 @ 0x5228 │ │ │ │ svclt 0x00082801 │ │ │ │ andls r4, r4, #10485760 @ 0xa00000 │ │ │ │ - mcr2 7, 3, pc, cr10, cr3, {3} @ │ │ │ │ + stc2l 7, cr15, [r2, #460]! @ 0x1cc │ │ │ │ msrvs R12_usr, r6 │ │ │ │ orrscs pc, r6, r0, asr #5 │ │ │ │ strmi r9, [r5], -r4, lsl #20 │ │ │ │ @ instruction: 0xf7786809 │ │ │ │ - @ instruction: 0xf241fe75 │ │ │ │ - vmvn.i32 , #3327 @ 0x00000cff │ │ │ │ - blls 0x3df280 │ │ │ │ + vadd.f32 , , │ │ │ │ + vmull.s8 q10, d16, d12 │ │ │ │ + blls 0x3df390 │ │ │ │ strtmi r9, [sl], -r0, lsl #6 │ │ │ │ ldrtmi r9, [r1], -r5, lsl #22 │ │ │ │ eormi pc, r4, ip, asr r8 @ │ │ │ │ - stcne 6, cr15, [r8], {77} @ 0x4d │ │ │ │ + ldccs 6, cr15, [r8], {77} @ 0x4d │ │ │ │ ldceq 2, cr15, [r4], #-768 @ 0xfffffd00 │ │ │ │ ldrtmi r9, [r8], -r2, lsl #8 │ │ │ │ mulmi r1, ip, r8 │ │ │ │ @ instruction: 0xf78a9401 │ │ │ │ - andlt pc, r7, r9, asr #29 │ │ │ │ + andlt pc, r7, r1, asr #28 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bdf0 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec333ec │ │ │ │ + bl 0xfec334fc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r0 @ │ │ │ │ ldrmi r4, [r6], -pc, lsl #12 │ │ │ │ teqpeq sl, r3, asr #4 @ p-variant is OBSOLETE │ │ │ │ vmax.s8 d20, d3, d4 │ │ │ │ movwls r0, #21032 @ 0x5228 │ │ │ │ svclt 0x00082801 │ │ │ │ andls r4, r4, #10485760 @ 0xa00000 │ │ │ │ - mcr2 7, 1, pc, cr10, cr3, {3} @ │ │ │ │ + stc2 7, cr15, [r2, #460]! @ 0x1cc │ │ │ │ msrvs R12_usr, r6 │ │ │ │ orrscs pc, r6, r0, asr #5 │ │ │ │ strmi r9, [r5], -r4, lsl #20 │ │ │ │ @ instruction: 0xf7786809 │ │ │ │ - @ instruction: 0xf241fe35 │ │ │ │ - vmull.s8 , d16, d12 │ │ │ │ - blls 0x3df300 │ │ │ │ + vadd.f32 d31, d17, d29 │ │ │ │ + @ instruction: 0xf2c04c9c │ │ │ │ + blls 0x3df410 │ │ │ │ strtmi r9, [sl], -r0, lsl #6 │ │ │ │ ldrtmi r9, [r1], -r5, lsl #22 │ │ │ │ eormi pc, r4, ip, asr r8 @ │ │ │ │ - stcne 6, cr15, [r8], {77} @ 0x4d │ │ │ │ + ldccs 6, cr15, [r8], {77} @ 0x4d │ │ │ │ ldceq 2, cr15, [r4], #-768 @ 0xfffffd00 │ │ │ │ ldrtmi r9, [r8], -r2, lsl #8 │ │ │ │ mulmi r1, ip, r8 │ │ │ │ @ instruction: 0xf78a9401 │ │ │ │ - andlt pc, r7, r9, lsl #29 │ │ │ │ + andlt pc, r7, r1, lsl #28 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bdf0 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec3346c │ │ │ │ + bl 0xfec3357c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r0 @ │ │ │ │ ldrmi r4, [r6], -pc, lsl #12 │ │ │ │ teqpeq sl, r3, asr #4 @ p-variant is OBSOLETE │ │ │ │ vmax.s8 d20, d3, d4 │ │ │ │ movwls r0, #21032 @ 0x5228 │ │ │ │ svclt 0x00082801 │ │ │ │ andls r4, r4, #10485760 @ 0xa00000 │ │ │ │ - stc2l 7, cr15, [sl, #460]! @ 0x1cc │ │ │ │ + stc2l 7, cr15, [r2, #-460]! @ 0xfffffe34 │ │ │ │ msrvs R12_usr, r6 │ │ │ │ orrscs pc, r6, r0, asr #5 │ │ │ │ strmi r9, [r5], -r4, lsl #20 │ │ │ │ @ instruction: 0xf7786809 │ │ │ │ - vmla.f32 , , │ │ │ │ - vmvn.i32 , #3327 @ 0x00000cff │ │ │ │ - blls 0x3df380 │ │ │ │ + vadd.f32 , , │ │ │ │ + vmull.s8 q10, d16, d12 │ │ │ │ + blls 0x3df490 │ │ │ │ strtmi r9, [sl], -r0, lsl #6 │ │ │ │ ldrtmi r9, [r1], -r5, lsl #22 │ │ │ │ eormi pc, r4, ip, asr r8 @ │ │ │ │ - stcne 6, cr15, [r8], {77} @ 0x4d │ │ │ │ + ldccs 6, cr15, [r8], {77} @ 0x4d │ │ │ │ ldceq 2, cr15, [r4], #-768 @ 0xfffffd00 │ │ │ │ ldrtmi r9, [r8], -r2, lsl #8 │ │ │ │ mulmi r2, ip, r8 │ │ │ │ @ instruction: 0xf78a9401 │ │ │ │ - andlt pc, r7, r9, asr #28 │ │ │ │ + andlt pc, r7, r1, asr #27 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bdf0 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec334ec │ │ │ │ + bl 0xfec335fc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r0 @ │ │ │ │ ldrmi r4, [r6], -pc, lsl #12 │ │ │ │ teqpeq sl, r3, asr #4 @ p-variant is OBSOLETE │ │ │ │ vmax.s8 d20, d3, d4 │ │ │ │ movwls r0, #21032 @ 0x5228 │ │ │ │ svclt 0x00082801 │ │ │ │ andls r4, r4, #10485760 @ 0xa00000 │ │ │ │ - stc2 7, cr15, [sl, #460]! @ 0x1cc │ │ │ │ + stc2 7, cr15, [r2, #-460]! @ 0xfffffe34 │ │ │ │ msrvs R12_usr, r6 │ │ │ │ orrscs pc, r6, r0, asr #5 │ │ │ │ strmi r9, [r5], -r4, lsl #20 │ │ │ │ @ instruction: 0xf7786809 │ │ │ │ - vmla.f32 d31, d17, d21 │ │ │ │ - vmull.s8 , d16, d12 │ │ │ │ - blls 0x3df400 │ │ │ │ + vadd.f32 d31, d1, d29 │ │ │ │ + @ instruction: 0xf2c04c9c │ │ │ │ + blls 0x3df510 │ │ │ │ strtmi r9, [sl], -r0, lsl #6 │ │ │ │ ldrtmi r9, [r1], -r5, lsl #22 │ │ │ │ eormi pc, r4, ip, asr r8 @ │ │ │ │ - stcne 6, cr15, [r8], {77} @ 0x4d │ │ │ │ + ldccs 6, cr15, [r8], {77} @ 0x4d │ │ │ │ ldceq 2, cr15, [r4], #-768 @ 0xfffffd00 │ │ │ │ ldrtmi r9, [r8], -r2, lsl #8 │ │ │ │ mulmi r2, ip, r8 │ │ │ │ @ instruction: 0xf78a9401 │ │ │ │ - andlt pc, r7, r9, lsl #28 │ │ │ │ + andlt pc, r7, r1, lsl #27 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bdf0 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec3356c │ │ │ │ + bl 0xfec3367c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r0 @ │ │ │ │ strmi r4, [pc], -r4, lsl #12 │ │ │ │ vmin.s8 d20, d3, d6 │ │ │ │ vand d16, d3, d26 │ │ │ │ movwls r0, #21032 @ 0x5228 │ │ │ │ svclt 0x00082801 │ │ │ │ andls r4, r4, #10485760 @ 0xa00000 │ │ │ │ - stc2l 7, cr15, [sl, #-460]! @ 0xfffffe34 │ │ │ │ + stc2l 7, cr15, [r2], #460 @ 0x1cc │ │ │ │ msrvs R12_usr, r6 │ │ │ │ orrscs pc, r6, r0, asr #5 │ │ │ │ strmi r9, [r5], -r4, lsl #20 │ │ │ │ @ instruction: 0xf7786809 │ │ │ │ - vmla.f32 , , │ │ │ │ - vqdmulh.s d18, d0, d0[3] │ │ │ │ - blls 0x3df480 │ │ │ │ + sha1c.32 , , │ │ │ │ + vmov.i32 , #3327 @ 0x00000cff │ │ │ │ + blls 0x3df590 │ │ │ │ vstmiaeq r4, {d14-d19} │ │ │ │ strtmi r9, [sl], -r0, lsl #6 │ │ │ │ ldrtmi r9, [r1], -r5, lsl #22 │ │ │ │ @ instruction: 0xf8dc4638 │ │ │ │ @ instruction: 0xf64d4150 │ │ │ │ - vmull.s8 , d16, d8 │ │ │ │ + @ instruction: 0xf2c02c98 │ │ │ │ strls r0, [r2], #-3124 @ 0xfffff3cc │ │ │ │ mulmi r0, ip, r8 │ │ │ │ @ instruction: 0xf78a9401 │ │ │ │ - andlt pc, r7, r7, asr #27 │ │ │ │ + andlt pc, r7, pc, lsr sp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bdf0 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec335f0 │ │ │ │ + bl 0xfec33700 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r0 @ │ │ │ │ ldrmi r4, [r6], -pc, lsl #12 │ │ │ │ teqpeq sl, r3, asr #4 @ p-variant is OBSOLETE │ │ │ │ vmax.s8 d20, d3, d4 │ │ │ │ movwls r0, #21032 @ 0x5228 │ │ │ │ svclt 0x00082801 │ │ │ │ andls r4, r4, #10485760 @ 0xa00000 │ │ │ │ - stc2 7, cr15, [r8, #-460]! @ 0xfffffe34 │ │ │ │ + stc2 7, cr15, [r0], #460 @ 0x1cc │ │ │ │ msrvs R12_usr, r6 │ │ │ │ orrscs pc, r6, r0, asr #5 │ │ │ │ strmi r9, [r5], -r4, lsl #20 │ │ │ │ @ instruction: 0xf7786809 │ │ │ │ - vmla.f32 d31, d1, d19 │ │ │ │ - @ instruction: 0xf2c03c9c │ │ │ │ - blls 0x3df504 │ │ │ │ + @ instruction: 0xf241fcab │ │ │ │ + vmull.s8 q10, d16, d28 │ │ │ │ + blls 0x3df614 │ │ │ │ strtmi r9, [sl], -r0, lsl #6 │ │ │ │ ldrtmi r9, [r1], -r5, lsl #22 │ │ │ │ eormi pc, r4, ip, asr r8 @ │ │ │ │ - stcne 6, cr15, [r8], {77} @ 0x4d │ │ │ │ + ldccs 6, cr15, [r8], {77} @ 0x4d │ │ │ │ ldceq 2, cr15, [r4], #-768 @ 0xfffffd00 │ │ │ │ ldrtmi r9, [r8], -r2, lsl #8 │ │ │ │ mulmi r4, ip, r8 │ │ │ │ @ instruction: 0xf78a9401 │ │ │ │ - andlt pc, r7, r7, lsl #27 │ │ │ │ + strdlt pc, [r7], -pc @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bdf0 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec33670 │ │ │ │ + bl 0xfec33780 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r0 @ │ │ │ │ ldrmi r4, [r6], -pc, lsl #12 │ │ │ │ teqpeq sl, r3, asr #4 @ p-variant is OBSOLETE │ │ │ │ vmax.s8 d20, d3, d4 │ │ │ │ movwls r0, #21032 @ 0x5228 │ │ │ │ svclt 0x00082801 │ │ │ │ andls r4, r4, #10485760 @ 0xa00000 │ │ │ │ - stc2l 7, cr15, [r8], #460 @ 0x1cc │ │ │ │ + stc2l 7, cr15, [r0], #-460 @ 0xfffffe34 │ │ │ │ msrvs R12_usr, r6 │ │ │ │ orrscs pc, r6, r0, asr #5 │ │ │ │ strmi r9, [r5], -r4, lsl #20 │ │ │ │ @ instruction: 0xf7786809 │ │ │ │ - vfma.f32 , , │ │ │ │ - @ instruction: 0xf2c03c9c │ │ │ │ - blls 0x3df584 │ │ │ │ + sha1c.32 , , │ │ │ │ + vmull.s8 q10, d16, d28 │ │ │ │ + blls 0x3df694 │ │ │ │ strtmi r9, [sl], -r0, lsl #6 │ │ │ │ ldrtmi r9, [r1], -r5, lsl #22 │ │ │ │ eormi pc, r4, ip, asr r8 @ │ │ │ │ - stcne 6, cr15, [r8], {77} @ 0x4d │ │ │ │ + ldccs 6, cr15, [r8], {77} @ 0x4d │ │ │ │ ldceq 2, cr15, [r4], #-768 @ 0xfffffd00 │ │ │ │ ldrtmi r9, [r8], -r2, lsl #8 │ │ │ │ mulmi r3, ip, r8 │ │ │ │ @ instruction: 0xf78a9401 │ │ │ │ - andlt pc, r7, r7, asr #26 │ │ │ │ + @ instruction: 0xb007fcbf │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bdf0 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec336f0 │ │ │ │ + bl 0xfec33800 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r0 @ │ │ │ │ ldrmi r4, [r6], -pc, lsl #12 │ │ │ │ teqpeq sl, r3, asr #4 @ p-variant is OBSOLETE │ │ │ │ vmax.s8 d20, d3, d4 │ │ │ │ movwls r0, #21032 @ 0x5228 │ │ │ │ svclt 0x00082801 │ │ │ │ andls r4, r4, #10485760 @ 0xa00000 │ │ │ │ - stc2 7, cr15, [r8], #460 @ 0x1cc │ │ │ │ + stc2 7, cr15, [r0], #-460 @ 0xfffffe34 │ │ │ │ msrvs R12_usr, r6 │ │ │ │ orrscs pc, r6, r0, asr #5 │ │ │ │ strmi r9, [r5], -r4, lsl #20 │ │ │ │ @ instruction: 0xf7786809 │ │ │ │ - vfma.f32 d31, d17, d19 │ │ │ │ - @ instruction: 0xf2c03c9c │ │ │ │ - blls 0x3df604 │ │ │ │ + @ instruction: 0xf241fc2b │ │ │ │ + vmull.s8 q10, d16, d28 │ │ │ │ + blls 0x3df714 │ │ │ │ strtmi r9, [sl], -r0, lsl #6 │ │ │ │ ldrtmi r9, [r1], -r5, lsl #22 │ │ │ │ eormi pc, r4, ip, asr r8 @ │ │ │ │ - stcne 6, cr15, [r8], {77} @ 0x4d │ │ │ │ + ldccs 6, cr15, [r8], {77} @ 0x4d │ │ │ │ ldceq 2, cr15, [r4], #-768 @ 0xfffffd00 │ │ │ │ ldrtmi r9, [r8], -r2, lsl #8 │ │ │ │ mulmi r2, ip, r8 │ │ │ │ @ instruction: 0xf78a9401 │ │ │ │ - andlt pc, r7, r7, lsl #26 │ │ │ │ + andlt pc, r7, pc, ror ip @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bdf0 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec33770 │ │ │ │ + bl 0xfec33880 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r0 @ │ │ │ │ ldrmi r4, [r6], -pc, lsl #12 │ │ │ │ teqpeq sl, r3, asr #4 @ p-variant is OBSOLETE │ │ │ │ vmax.s8 d20, d3, d4 │ │ │ │ movwls r0, #21032 @ 0x5228 │ │ │ │ svclt 0x00082801 │ │ │ │ andls r4, r4, #10485760 @ 0xa00000 │ │ │ │ - stc2l 7, cr15, [r8], #-460 @ 0xfffffe34 │ │ │ │ + blx 0xff91a472 │ │ │ │ msrvs R12_usr, r6 │ │ │ │ orrscs pc, r6, r0, asr #5 │ │ │ │ strmi r9, [r5], -r4, lsl #20 │ │ │ │ @ instruction: 0xf7786809 │ │ │ │ - vfma.f32 , , │ │ │ │ - @ instruction: 0xf2c03c9c │ │ │ │ - blls 0x3df684 │ │ │ │ + vqdmulh.s , , │ │ │ │ + vmull.s8 q10, d16, d28 │ │ │ │ + blls 0x3df794 │ │ │ │ strtmi r9, [sl], -r0, lsl #6 │ │ │ │ ldrtmi r9, [r1], -r5, lsl #22 │ │ │ │ eormi pc, r4, ip, asr r8 @ │ │ │ │ - stcne 6, cr15, [r8], {77} @ 0x4d │ │ │ │ + ldccs 6, cr15, [r8], {77} @ 0x4d │ │ │ │ ldceq 2, cr15, [r4], #-768 @ 0xfffffd00 │ │ │ │ ldrtmi r9, [r8], -r2, lsl #8 │ │ │ │ mulmi r1, ip, r8 │ │ │ │ @ instruction: 0xf78a9401 │ │ │ │ - andlt pc, r7, r7, asr #25 │ │ │ │ + andlt pc, r7, pc, lsr ip @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bdf0 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -209064,80 +209134,80 @@ │ │ │ │ ldmib r1, {r1, r2, r8, ip, lr, pc}^ │ │ │ │ @ instruction: 0x432c5401 │ │ │ │ @ instruction: 0x432c680d │ │ │ │ ldrle r0, [r7], #-1765 @ 0xfffff91b │ │ │ │ stmdbvs fp, {r1, r4, r5, r7, r8, ip, sp, pc} │ │ │ │ ldmib r1, {r0, r1, r5, r8, ip, sp, pc}^ │ │ │ │ @ instruction: 0x43234301 │ │ │ │ - strle r0, [pc], #-2012 @ 0xdc62c │ │ │ │ + strle r0, [pc], #-2012 @ 0xdc73c │ │ │ │ @ instruction: 0x460c4617 │ │ │ │ - blx 0x698664 │ │ │ │ + blx 0x718774 │ │ │ │ mulcs r1, r8, r9 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ andlt r2, r2, r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ stmdavs r5!, {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ @ instruction: 0xf77368e6 │ │ │ │ - pkhbtmi pc, r1, r7, lsl #23 @ │ │ │ │ + strmi pc, [r1], pc, lsl #22 │ │ │ │ cdpcs 1, 0, cr1, cr1, cr10, {1} │ │ │ │ @ instruction: 0xf005d033 │ │ │ │ movwcs r0, #8463 @ 0x210f │ │ │ │ - blx 0x169a5f4 │ │ │ │ - blx 0xfe41a44a │ │ │ │ - bvs 0xa19f98 │ │ │ │ - bcs 0xfe699184 │ │ │ │ + blx 0xd9a704 │ │ │ │ + blx 0x21a55a │ │ │ │ + bvs 0xa1a0a8 │ │ │ │ + bcs 0xfe699294 │ │ │ │ strcs r4, [r0, #-1664] @ 0xfffff980 │ │ │ │ - blx 0xfe21a45a │ │ │ │ + blx 0x1a568 │ │ │ │ ands r4, r6, r6, lsl #12 │ │ │ │ @ instruction: 0xf7df6861 │ │ │ │ - strtmi pc, [sl], -r7, asr #20 │ │ │ │ + strtmi pc, [sl], -r3, lsr #20 │ │ │ │ movwcs r6, #10401 @ 0x28a1 │ │ │ │ @ instruction: 0xf7df4630 │ │ │ │ - strls pc, [r0], -r1, asr #20 │ │ │ │ + @ instruction: 0x9600fa1d │ │ │ │ strbmi r4, [r2], -fp, asr #12 │ │ │ │ ldrdne pc, [r0], -sl │ │ │ │ @ instruction: 0x47b84630 │ │ │ │ strcc r4, [r1, #-1578] @ 0xfffff9d6 │ │ │ │ movwcs r6, #10401 @ 0x28a1 │ │ │ │ @ instruction: 0xf7df4630 │ │ │ │ - stmdbvs r1!, {r0, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdbvs r1!, {r0, r2, r3, r4, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ strtmi r2, [sl], -r2, lsl #6 │ │ │ │ stmdbcs r0, {r6, r9, sl, lr} │ │ │ │ ldrmi fp, [r9], -ip, lsl #30 │ │ │ │ addmi r2, sp, #4, 2 │ │ │ │ ldrdcs sp, [r1], -lr │ │ │ │ movwcs lr, #10160 @ 0x27b0 │ │ │ │ tstpeq r7, r5 @ p-variant is OBSOLETE │ │ │ │ - blx 0x99a65c │ │ │ │ + @ instruction: 0xf9fef7df │ │ │ │ ldrle r0, [r4, #-1835] @ 0xfffff8d5 │ │ │ │ - blx 0x169a4b6 │ │ │ │ + blx 0xff49a5c4 │ │ │ │ strmi r4, [r5], -r9, asr #12 │ │ │ │ @ instruction: 0xf6cf2200 │ │ │ │ @ instruction: 0x464872ff │ │ │ │ - @ instruction: 0xff90f778 │ │ │ │ + @ instruction: 0xff08f778 │ │ │ │ strtmi r4, [r8], -r9, asr #12 │ │ │ │ @ instruction: 0xf7782210 │ │ │ │ - strtmi pc, [sl], -sp, asr #30 │ │ │ │ + strtmi pc, [sl], -r5, asr #29 │ │ │ │ strbmi r4, [r8], -r9, asr #12 │ │ │ │ - ldc2l 7, cr15, [ip], {120} @ 0x78 │ │ │ │ + mrrc2 7, 7, pc, r4, cr8 @ │ │ │ │ @ instruction: 0xf773e7b4 │ │ │ │ - strbmi pc, [r9], -r1, asr #22 @ │ │ │ │ + @ instruction: 0x4649fab9 │ │ │ │ strbmi r4, [r8], -r5, lsl #12 │ │ │ │ - @ instruction: 0xff9ef77a │ │ │ │ + @ instruction: 0xff16f77a │ │ │ │ strtmi r4, [r8], -r9, asr #12 │ │ │ │ @ instruction: 0xf7782210 │ │ │ │ - @ instruction: 0x462afddd │ │ │ │ + @ instruction: 0x462afd55 │ │ │ │ strbmi r4, [r8], -r9, asr #12 │ │ │ │ - stc2l 7, cr15, [sl], {120} @ 0x78 │ │ │ │ + mcrr2 7, 7, pc, r2, cr8 @ │ │ │ │ svclt 0x0000e7a2 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrsbmi pc, [r0], #128 @ 0x80 @ │ │ │ │ strcs pc, [r0], #-964 @ 0xfffffc3c │ │ │ │ @@ -209149,76 +209219,76 @@ │ │ │ │ strbteq r4, [r5], ip, lsr #6 │ │ │ │ @ instruction: 0xb1b2d417 │ │ │ │ @ instruction: 0xb124690c │ │ │ │ strpl lr, [r1], #-2513 @ 0xfffff62f │ │ │ │ strbeq r4, [r4, ip, lsr #6]! │ │ │ │ ldrmi sp, [pc], -pc, lsl #8 │ │ │ │ @ instruction: 0x460c4691 │ │ │ │ - @ instruction: 0xf970f00c │ │ │ │ + @ instruction: 0xf972f00c │ │ │ │ andcs fp, r1, r8, lsl #19 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ strdcs r8, [r0], -r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ stmdavs r5!, {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ @ instruction: 0xf77368e6 │ │ │ │ - @ instruction: 0x4682faf3 │ │ │ │ + strmi pc, [r2], fp, ror #20 │ │ │ │ cdpcs 1, 0, cr1, cr1, cr10, {1} │ │ │ │ @ instruction: 0xf005d030 │ │ │ │ movwcs r0, #8463 @ 0x210f │ │ │ │ - @ instruction: 0xf9b2f7df │ │ │ │ - blx 0xffb1a590 │ │ │ │ + @ instruction: 0xf98ef7df │ │ │ │ + blx 0x191a6a0 │ │ │ │ strmi r2, [r6], -r0, lsl #10 │ │ │ │ stmdavs r1!, {r0, r1, r3, r4, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf7df4630 │ │ │ │ - ldrbmi pc, [r2], -r9, lsr #19 @ │ │ │ │ + ldrbmi pc, [r2], -r5, lsl #19 @ │ │ │ │ @ instruction: 0x46304631 │ │ │ │ cmplt pc, r8, asr #15 │ │ │ │ - blx 0xff79a5ac │ │ │ │ + blx 0x159a6bc │ │ │ │ strmi r6, [r0], r1, lsr #17 │ │ │ │ movwcs r4, #9770 @ 0x262a │ │ │ │ - @ instruction: 0xf99cf7df │ │ │ │ + @ instruction: 0xf978f7df │ │ │ │ @ instruction: 0x46414632 │ │ │ │ @ instruction: 0x47b84630 │ │ │ │ strcc r4, [r1, #-1578] @ 0xfffff9d6 │ │ │ │ movwcs r6, #10401 @ 0x28a1 │ │ │ │ @ instruction: 0xf7df4630 │ │ │ │ - stmdbvs r1!, {r0, r1, r2, r3, r4, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdbvs r1!, {r0, r1, r3, r4, r5, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ strtmi r2, [sl], -r2, lsl #6 │ │ │ │ svclt 0x000c2900 │ │ │ │ tstcs r4, r9, lsl r6 │ │ │ │ - blle 0xff76d248 │ │ │ │ + blle 0xff76d358 │ │ │ │ ldr r2, [r5, r1]! │ │ │ │ @ instruction: 0xf0052302 │ │ │ │ @ instruction: 0xf7df0107 │ │ │ │ - streq pc, [fp, -r1, lsl #19]! │ │ │ │ + @ instruction: 0x072bf95d │ │ │ │ @ instruction: 0xf773d514 │ │ │ │ - @ instruction: 0x4651fab5 │ │ │ │ + ldrbmi pc, [r1], -sp, lsr #20 @ │ │ │ │ andcs r4, r0, #5242880 @ 0x500000 │ │ │ │ rscsvc pc, pc, #217055232 @ 0xcf00000 │ │ │ │ @ instruction: 0xf7784650 │ │ │ │ - ldrbmi pc, [r1], -pc, ror #29 @ │ │ │ │ + ldrbmi pc, [r1], -r7, ror #28 @ │ │ │ │ andscs r4, r0, #40, 12 @ 0x2800000 │ │ │ │ - mcr2 7, 5, pc, cr12, cr8, {3} @ │ │ │ │ + mcr2 7, 1, pc, cr4, cr8, {3} @ │ │ │ │ ldrbmi r4, [r1], -sl, lsr #12 │ │ │ │ @ instruction: 0xf7784650 │ │ │ │ - @ instruction: 0xe7b7fc3b │ │ │ │ - blx 0xfe91a620 │ │ │ │ + @ instruction: 0xe7b7fbb3 │ │ │ │ + blx 0x71a730 │ │ │ │ @ instruction: 0x46054651 │ │ │ │ @ instruction: 0xf77a4650 │ │ │ │ - @ instruction: 0x4651fefd │ │ │ │ + @ instruction: 0x4651fe75 │ │ │ │ andscs r4, r0, #40, 12 @ 0x2800000 │ │ │ │ - ldc2 7, cr15, [ip, #-480]! @ 0xfffffe20 │ │ │ │ + ldc2 7, cr15, [r4], #480 @ 0x1e0 │ │ │ │ ldrbmi r4, [r1], -sl, lsr #12 │ │ │ │ @ instruction: 0xf7784650 │ │ │ │ - str pc, [r5, r9, lsr #24]! │ │ │ │ + str pc, [r5, r1, lsr #23]! │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ stcls 0, cr11, [lr], {136} @ 0x88 │ │ │ │ @ instruction: 0x0c04ea43 │ │ │ │ @ instruction: 0x0c02ea4c │ │ │ │ @@ -209236,77 +209306,77 @@ │ │ │ │ andcs sp, r0, r8 │ │ │ │ tstcs r0, r8 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ ldrmi r4, [r7], -ip, lsl #12 │ │ │ │ @ instruction: 0xf00c461e │ │ │ │ - stmdacs r0, {r0, r1, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r2, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ stccs 0, cr13, [r0], {54} @ 0x36 │ │ │ │ ldreq pc, [r2, #-79] @ 0xffffffb1 │ │ │ │ strcs fp, [r8], #-3852 @ 0xfffff0f4 │ │ │ │ @ instruction: 0xf7732410 │ │ │ │ - @ instruction: 0xf646fabb │ │ │ │ + @ instruction: 0xf646fa33 │ │ │ │ vsubw.s8 q11, q0, d20 │ │ │ │ @ instruction: 0xf6422396 │ │ │ │ pkhbtmi r7, r0, r8, lsl #5 │ │ │ │ - blls 0x4f6964 │ │ │ │ + blls 0x4f6a74 │ │ │ │ andcs pc, r3, #5120 @ 0x1400 │ │ │ │ @ instruction: 0xf778463d │ │ │ │ - ldrtmi pc, [r9], -r1, asr #21 @ │ │ │ │ + @ instruction: 0x4639fa39 │ │ │ │ @ instruction: 0xf7df2001 │ │ │ │ - ldrtmi pc, [r1], -fp, ror #17 @ │ │ │ │ + ldrtmi pc, [r1], -r7, asr #17 @ │ │ │ │ andcs r4, r1, r7, lsl #12 │ │ │ │ - @ instruction: 0xf8e6f7df │ │ │ │ + @ instruction: 0xf8c2f7df │ │ │ │ strmi r9, [r6], -lr, lsl #18 │ │ │ │ @ instruction: 0xf7df2001 │ │ │ │ - strtmi pc, [r9], -r1, ror #17 │ │ │ │ + @ instruction: 0x4629f8bd │ │ │ │ andcs r9, r1, r7 │ │ │ │ - @ instruction: 0xf8dcf7df │ │ │ │ + @ instruction: 0xf8b8f7df │ │ │ │ strls r9, [r4, #-3345] @ 0xfffff2ef │ │ │ │ - stcls 6, cr4, [pc, #-12] @ 0xdc92c │ │ │ │ - bls 0x2ae200 │ │ │ │ + stcls 6, cr4, [pc, #-12] @ 0xdca3c │ │ │ │ + bls 0x2ae310 │ │ │ │ @ instruction: 0xf8cd4638 │ │ │ │ stmib sp, {pc}^ │ │ │ │ strls r4, [r1], #-1282 @ 0xfffffafe │ │ │ │ - blx 0x161a776 │ │ │ │ + blx 0xff41a884 │ │ │ │ andlt r2, r8, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x000081f0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec33b6c │ │ │ │ + bl 0xfec33c7c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00fe8 │ │ │ │ addlt ip, r4, r0, asr r0 │ │ │ │ ldrsbtcc pc, [r8], #140 @ 0x8c @ │ │ │ │ eorsle r0, fp, fp, lsl pc │ │ │ │ stmvs r9, {r1, r3, r9, sl, lr} │ │ │ │ - b 0x11b69d4 │ │ │ │ + b 0x11b6ae4 │ │ │ │ ldmibvs r3, {r0, r7, r8} │ │ │ │ tstle r7, r1, lsl #22 │ │ │ │ @ instruction: 0x3098f8dc │ │ │ │ @ instruction: 0xf4134686 │ │ │ │ eorsle r6, r5, r0, ror r0 │ │ │ │ ldrdcc pc, [r4], -ip │ │ │ │ cmnpeq r0, #318767104 @ p-variant is OBSOLETE @ 0x13000000 │ │ │ │ tstls r1, r8, lsr #32 │ │ │ │ ldrbtmi r2, [r0], -r6, lsl #2 │ │ │ │ stceq 0, cr15, [r9], {79} @ 0x4f │ │ │ │ - blx 0x1b6b02 │ │ │ │ - @ instruction: 0xf648f101 │ │ │ │ - vrsra.s64 , , #64 │ │ │ │ + blx 0x1b6c12 │ │ │ │ + vrhadd.s8 d31, d9, d1 │ │ │ │ + vorr.i32 d17, #3328 @ 0x00000d00 │ │ │ │ and r0, sl, sp, lsl #6 │ │ │ │ tstcs r6, r1, lsl #2 │ │ │ │ stceq 0, cr15, [r8], {79} @ 0x4f │ │ │ │ - blx 0x1b6b1a │ │ │ │ - @ instruction: 0xf648f101 │ │ │ │ - vsubw.s8 , q8, d13 │ │ │ │ + blx 0x1b6c2a │ │ │ │ + vrhadd.s8 d31, d9, d1 │ │ │ │ + vrsra.s64 d16, d17, #64 │ │ │ │ ldmvs r4, {r0, r2, r3, r8, r9}^ │ │ │ │ stmib sp, {sl, ip, pc}^ │ │ │ │ ldmib r2, {r1, r8, r9, lr, pc}^ │ │ │ │ @ instruction: 0xf7ff3204 │ │ │ │ andlt pc, r4, r7, asr #30 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @@ -209328,139 +209398,139 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi r4, [ip], -r5, lsl #12 │ │ │ │ movweq lr, #6609 @ 0x19d1 │ │ │ │ ldrmi fp, [r0], r4, lsl #1 │ │ │ │ svclt 0x000c2b00 │ │ │ │ ldrcs r2, [r0, -r8, lsl #14] │ │ │ │ - @ instruction: 0xf834f7df │ │ │ │ + @ instruction: 0xf810f7df │ │ │ │ stmdavs r0!, {r0, r7, r9, sl, lr} │ │ │ │ - @ instruction: 0xf830f7df │ │ │ │ + @ instruction: 0xf80cf7df │ │ │ │ @ instruction: 0xf8d54682 │ │ │ │ vshr.u64 q8, q0, #64 │ │ │ │ stmdacs r0, {sp} │ │ │ │ stmdbvs r2!, {r0, r1, r4, r5, ip, lr, pc} │ │ │ │ - bcs 0x137f14 │ │ │ │ + bcs 0x138024 │ │ │ │ ldmdavs r8, {r2, r3, r4, r5, ip, lr, pc} │ │ │ │ movwcs lr, #2516 @ 0x9d4 │ │ │ │ andeq pc, lr, r0, lsl r0 @ │ │ │ │ movweq lr, #10819 @ 0x2a43 │ │ │ │ stmiavs r2!, {r0, r4, r5, ip, lr, pc} │ │ │ │ svclt 0x00184213 │ │ │ │ @ instruction: 0xd1222000 │ │ │ │ @ instruction: 0xf00b4628 │ │ │ │ - mvnlt pc, fp, ror #31 │ │ │ │ + mvnlt pc, sp, ror #31 │ │ │ │ vmla.i8 d22, d3, d19 │ │ │ │ vqsub.s8 d16, d3, d26 │ │ │ │ - blcs 0x11df38 │ │ │ │ + blcs 0x11e048 │ │ │ │ ldrmi fp, [r5], -r8, lsl #30 │ │ │ │ - @ instruction: 0xf9e2f773 │ │ │ │ + @ instruction: 0xf95af773 │ │ │ │ msrvs CPSR_s, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ strmi r4, [r6], -sl, lsr #12 │ │ │ │ @ instruction: 0xf7786819 │ │ │ │ - @ instruction: 0xf8cdf9ed │ │ │ │ + @ instruction: 0xf8cdf965 │ │ │ │ ldrtmi r8, [r2], -r8 │ │ │ │ stmiavs r3!, {r0, r4, r6, r9, sl, lr}^ │ │ │ │ movwls r4, #5704 @ 0x1648 │ │ │ │ smladxls r0, fp, r6, r4 │ │ │ │ - blx 0x141a8f0 │ │ │ │ + @ instruction: 0xf9c4f78a │ │ │ │ andlt r2, r4, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0x06da87f0 │ │ │ │ @ instruction: 0xe7cad4f3 │ │ │ │ @ instruction: 0x0098f8d3 │ │ │ │ rsbsvs pc, r0, r0, lsl r4 @ │ │ │ │ ldmdavs r8, {r2, ip, lr, pc}^ │ │ │ │ rsbseq pc, r0, r0, lsl r4 @ │ │ │ │ @ instruction: 0xe7e8d1b9 │ │ │ │ @ instruction: 0xf00279da │ │ │ │ - bcs 0x15d33c │ │ │ │ + bcs 0x15d44c │ │ │ │ ldr sp, [r2, r3, ror #19]! │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ strmi r6, [ip], -fp, lsl #18 │ │ │ │ addlt r4, r6, r5, lsl #12 │ │ │ │ stmvs r8, {r8, r9, fp, sp} │ │ │ │ svclt 0x000c4617 │ │ │ │ stmdaeq r8, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ ldmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0xffc2f7de │ │ │ │ + @ instruction: 0xff9ef7de │ │ │ │ stmdavs r0!, {r0, r7, r9, sl, lr}^ │ │ │ │ - @ instruction: 0xffbef7de │ │ │ │ + @ instruction: 0xff9af7de │ │ │ │ @ instruction: 0xf8d54682 │ │ │ │ vshr.u64 q8, q0, #64 │ │ │ │ biclt r2, r0, r0 │ │ │ │ ldmdavs r8, {r0, r1, r3, r5, r8, sl, fp, sp, lr} │ │ │ │ andeq pc, lr, r0, lsl r0 @ │ │ │ │ ldmib r4, {r1, r2, r8, ip, lr, pc}^ │ │ │ │ stmdavs r3!, {r0, r9, ip} │ │ │ │ tstmi sl, #671088640 @ 0x28000000 │ │ │ │ strle r0, [ip], #-1746 @ 0xfffff92e │ │ │ │ stmdbvs r3!, {r0, r1, r2, r3, r5, r7, r8, ip, sp, pc} │ │ │ │ ldmib r4, {r0, r1, r5, r8, ip, sp, pc}^ │ │ │ │ tstmi r3, #67108864 @ 0x4000000 │ │ │ │ strle r0, [lr], #-2011 @ 0xfffff825 │ │ │ │ @ instruction: 0xf00b4628 │ │ │ │ - stmiblt r8!, {r0, r1, r2, r4, r5, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmiblt r8!, {r0, r3, r4, r5, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ andlt r2, r6, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ strdcs r8, [r0], -r0 │ │ │ │ tstcs r0, r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ stmdavs r1!, {r1, r5, r6, r7, fp, sp, lr} │ │ │ │ ldrtle r1, [r0], #-3219 @ 0xfffff36d │ │ │ │ andcc r3, r2, #126976 @ 0x1f000 │ │ │ │ - blx 0x953464 │ │ │ │ + blx 0x953574 │ │ │ │ @ instruction: 0xf005f503 │ │ │ │ movtlt r0, #13571 @ 0x3503 │ │ │ │ msreq CPSR_, #-1073741776 @ 0xc0000030 │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ ldrdmi r4, [r8], -r8 │ │ │ │ @ instruction: 0xf7de6020 │ │ │ │ - stmiavs r2!, {r0, r2, r4, r5, r6, r8, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + stmiavs r2!, {r0, r4, r6, r8, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ teqpeq sl, #805306372 @ p-variant is OBSOLETE @ 0x30000004 │ │ │ │ vmax.s8 d20, d3, d6 │ │ │ │ - bcs 0x11dc78 │ │ │ │ + bcs 0x11dd88 │ │ │ │ ldrmi fp, [ip], -r8, lsl #30 │ │ │ │ - @ instruction: 0xf942f773 │ │ │ │ + @ instruction: 0xf8baf773 │ │ │ │ msrvs R12_usr, r6 │ │ │ │ orrscs pc, r6, r0, asr #5 │ │ │ │ andls r4, r5, r2, lsr #12 │ │ │ │ @ instruction: 0xf7786809 │ │ │ │ - strbmi pc, [r8], -sp, asr #18 @ │ │ │ │ + strbmi pc, [r8], -r5, asr #17 @ │ │ │ │ ldrtmi r9, [r2], -r5, lsl #22 │ │ │ │ stmib sp, {r0, r4, r6, r9, sl, lr}^ │ │ │ │ stmib sp, {r1, r8, r9, sl, ip, lr}^ │ │ │ │ @ instruction: 0xf78a8800 │ │ │ │ - andcs pc, r1, pc, lsr #19 │ │ │ │ + andcs pc, r1, r7, lsr #18 │ │ │ │ @ instruction: 0xf733e7b5 │ │ │ │ - svclt 0x0000fb77 │ │ │ │ + svclt 0x0000faef │ │ │ │ @ instruction: 0xf8d26d02 │ │ │ │ @ instruction: 0xf4133108 │ │ │ │ eorle r0, lr, r0, ror r3 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ addlt r6, r5, r3, lsl r8 │ │ │ │ @ instruction: 0xf013684a │ │ │ │ tstle r5, lr, lsl #6 │ │ │ │ - b 0x1176c6c │ │ │ │ + b 0x1176d7c │ │ │ │ @ instruction: 0xf01c0c04 │ │ │ │ tstle r1, r0, lsl pc │ │ │ │ movweq pc, #4114 @ 0x1012 @ │ │ │ │ tstle sp, sp, lsl r6 │ │ │ │ movwls r6, #10443 @ 0x28cb │ │ │ │ svclt 0x00182b01 │ │ │ │ andsle r4, r7, r8, lsr #12 │ │ │ │ @@ -209473,312 +209543,312 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ ssub8mi r8, r8, r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ @ instruction: 0xf00b460c │ │ │ │ - stmdacs r0, {r0, r3, r5, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r3, r5, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf773d050 │ │ │ │ - @ instruction: 0xf646f8e7 │ │ │ │ + @ instruction: 0xf646f85f │ │ │ │ vsubw.s8 q11, q0, d20 │ │ │ │ vcge.s8 d18, d19, d6 │ │ │ │ strmi r0, [r6], -r8, lsr #4 │ │ │ │ ldmdavs r9, {r1, r3, r5, r7, r9, sl, lr} │ │ │ │ - @ instruction: 0xf8f0f778 │ │ │ │ - @ instruction: 0xf8a6f773 │ │ │ │ - @ instruction: 0xf7734607 │ │ │ │ - strmi pc, [r0], pc, ror #16 │ │ │ │ - @ instruction: 0xf86cf773 │ │ │ │ + @ instruction: 0xf868f778 │ │ │ │ + @ instruction: 0xf81ef773 │ │ │ │ + @ instruction: 0xf7724607 │ │ │ │ + strmi pc, [r0], r7, ror #31 │ │ │ │ + @ instruction: 0xffe4f772 │ │ │ │ strmi r4, [r3], sl, lsr #12 │ │ │ │ movwcs r6, #14433 @ 0x3861 │ │ │ │ @ instruction: 0xf7de4638 │ │ │ │ - blmi 0x7dcac0 │ │ │ │ + blmi 0x7dcb40 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ @ instruction: 0x11a4f64c │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf8cd4689 │ │ │ │ stmiapl sl!, {r2, r3, pc}^ │ │ │ │ movwls r1, #2451 @ 0x993 │ │ │ │ strbmi r1, [r2], #-2515 @ 0xfffff62d │ │ │ │ - @ instruction: 0xf7746808 │ │ │ │ - @ instruction: 0xf8ddf839 │ │ │ │ + @ instruction: 0xf7736808 │ │ │ │ + @ instruction: 0xf8ddffb1 │ │ │ │ stmdavs r1!, {r3, pc}^ │ │ │ │ strbmi r2, [r2], -r3, lsl #6 │ │ │ │ @ instruction: 0xf7de4638 │ │ │ │ - blmi 0x49ca88 │ │ │ │ + blmi 0x49cb08 │ │ │ │ ldrbtmi r4, [fp], #-1609 @ 0xfffff9b7 │ │ │ │ stmiapl sl!, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ movwls r1, #2451 @ 0x993 │ │ │ │ ldrbmi r1, [sl], #-2515 @ 0xfffff62d │ │ │ │ ldrdeq pc, [r0], -r9 │ │ │ │ - @ instruction: 0xf824f774 │ │ │ │ + @ instruction: 0xff9cf773 │ │ │ │ stmdavs r1!, {r0, r1, fp, ip, pc} │ │ │ │ movwcs r4, #9810 @ 0x2652 │ │ │ │ - @ instruction: 0xff8cf7de │ │ │ │ + @ instruction: 0xff68f7de │ │ │ │ movwcs r6, #10273 @ 0x2821 │ │ │ │ ldrbmi r4, [r8], -r2, asr #12 │ │ │ │ - @ instruction: 0xff86f7de │ │ │ │ + @ instruction: 0xff62f7de │ │ │ │ str r2, [pc, r1] │ │ │ │ - umulleq r2, r4, ip, lr │ │ │ │ - addeq r2, r4, lr, ror #28 │ │ │ │ + addeq r2, r4, ip, lsl #27 │ │ │ │ + addeq r2, r4, lr, asr sp │ │ │ │ ldrsbcc pc, [r0], #128 @ 0x80 @ │ │ │ │ movwcs pc, #963 @ 0x3c3 @ │ │ │ │ stcvs 3, cr11, [r2, #-332] @ 0xfffffeb4 │ │ │ │ @ instruction: 0xf0136853 │ │ │ │ eorle r6, r5, r0, ror r3 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ addlt r6, r7, r3, lsl r8 │ │ │ │ @ instruction: 0xf013680a │ │ │ │ tstle r5, lr, lsl #6 │ │ │ │ - b 0x1176ea4 │ │ │ │ + b 0x1176fb4 │ │ │ │ @ instruction: 0xf01c0c04 │ │ │ │ tstle lr, r0, lsl pc │ │ │ │ movweq pc, #4114 @ 0x1012 @ │ │ │ │ tstle sl, r3, lsl #6 │ │ │ │ - blcs 0x1370b4 │ │ │ │ + blcs 0x1371c4 │ │ │ │ svclt 0x0018461d │ │ │ │ andle r9, lr, r3, lsl #16 │ │ │ │ tstcs r0, r7 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ tstcs r0, r8, lsl r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x460c4770 │ │ │ │ - cdp2 0, 5, cr15, cr6, cr11, {0} │ │ │ │ + cdp2 0, 5, cr15, cr8, cr11, {0} │ │ │ │ andcs fp, r1, r0, asr r9 │ │ │ │ andcs lr, r0, sl, ror #15 │ │ │ │ tstcs r0, r7 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - @ instruction: 0xf84af773 │ │ │ │ + @ instruction: 0xffc2f772 │ │ │ │ msrvs CPSR_s, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ eoreq pc, r8, #805306372 @ 0x30000004 │ │ │ │ movwls r4, #17927 @ 0x4607 │ │ │ │ ldmdavs r9, {r0, r1, r3, r5, r7, r9, sl, lr} │ │ │ │ - @ instruction: 0xf852f778 │ │ │ │ - @ instruction: 0xffd4f772 │ │ │ │ + @ instruction: 0xffcaf777 │ │ │ │ + @ instruction: 0xff4cf772 │ │ │ │ strmi r9, [r6], -r4, lsl #22 │ │ │ │ subsvc pc, r0, #69206016 @ 0x4200000 │ │ │ │ @ instruction: 0xf77a6819 │ │ │ │ - strtmi pc, [fp], -r9, ror #30 │ │ │ │ + strtmi pc, [fp], -r1, ror #29 │ │ │ │ andscs r4, sl, #51380224 @ 0x3100000 │ │ │ │ @ instruction: 0xf7794630 │ │ │ │ - @ instruction: 0xf772fe9f │ │ │ │ - strmi pc, [r2], r5, asr #31 │ │ │ │ - @ instruction: 0xffc2f772 │ │ │ │ + @ instruction: 0xf772fe17 │ │ │ │ + @ instruction: 0x4682ff3d │ │ │ │ + @ instruction: 0xff3af772 │ │ │ │ @ instruction: 0xf7724680 │ │ │ │ - stmdavs r1!, {r0, r1, r2, r3, r4, r5, r7, r8, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + stmdavs r1!, {r0, r1, r2, r4, r5, r8, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ movwcs r9, #10755 @ 0x2a03 │ │ │ │ @ instruction: 0xf7de4681 │ │ │ │ - strtmi pc, [sl], -r1, lsl #29 │ │ │ │ + @ instruction: 0x462afe5d │ │ │ │ movwcs r6, #10337 @ 0x2861 │ │ │ │ @ instruction: 0xf7de4640 │ │ │ │ - @ instruction: 0x4649fe7b │ │ │ │ + @ instruction: 0x4649fe57 │ │ │ │ mrc 6, 0, r4, cr13, cr0, {2} │ │ │ │ @ instruction: 0xf77a5f70 │ │ │ │ - blmi 0xfdbe78 │ │ │ │ + blmi 0xfdbd68 │ │ │ │ subsvc pc, ip, r9, asr #12 │ │ │ │ addseq pc, r5, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ andsge pc, r4, sp, asr #17 │ │ │ │ - bl 0x1731f8 │ │ │ │ + bl 0x173308 │ │ │ │ ldmibne r1, {r1, r3, r8, r9} │ │ │ │ tstls r1, sl, lsr r4 │ │ │ │ strmi r9, [r1], -r0, lsl #4 │ │ │ │ tstls r4, sl, lsl r6 │ │ │ │ @ instruction: 0xf7736800 │ │ │ │ - @ instruction: 0xf8ddffab │ │ │ │ - bls 0x1c4ebc │ │ │ │ + @ instruction: 0xf8ddff23 │ │ │ │ + bls 0x1c4fcc │ │ │ │ stmdavs r1!, {r1, r8, r9, sp} │ │ │ │ @ instruction: 0xf7de4650 │ │ │ │ - strbmi pc, [r9], -r5, ror #29 @ │ │ │ │ + strbmi pc, [r9], -r1, asr #29 @ │ │ │ │ andscs r4, r0, #72, 12 @ 0x4800000 │ │ │ │ - blx 0xfe49ac62 │ │ │ │ + blx 0x29ad72 │ │ │ │ stmdbls r4, {r1, r3, r5, r8, r9, fp, lr} │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ andls pc, ip, sp, asr #17 │ │ │ │ stmiapl sl!, {r3, fp, sp, lr}^ │ │ │ │ movweq lr, #39682 @ 0x9b02 │ │ │ │ @ instruction: 0x0c06eb02 │ │ │ │ @ instruction: 0xf8cd443a │ │ │ │ andls ip, r0, #4 │ │ │ │ @ instruction: 0xf773461a │ │ │ │ - ldrbmi pc, [sl], -fp, lsl #31 @ │ │ │ │ + ldrbmi pc, [sl], -r3, lsl #30 @ │ │ │ │ movwcs r9, #10243 @ 0x2803 │ │ │ │ @ instruction: 0xf7de6821 │ │ │ │ - strbmi pc, [r1], -r7, asr #29 @ │ │ │ │ + strbmi pc, [r1], -r3, lsr #29 @ │ │ │ │ @ instruction: 0xf77a4650 │ │ │ │ - blmi 0x85bdf8 │ │ │ │ + blmi 0x85bce8 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ andsge pc, r4, sp, asr #17 │ │ │ │ - blls 0x1f3270 │ │ │ │ + blls 0x1f3380 │ │ │ │ @ instruction: 0x0c06eb02 │ │ │ │ @ instruction: 0x46194699 │ │ │ │ - bl 0x176f34 │ │ │ │ + bl 0x177044 │ │ │ │ @ instruction: 0xf8cd030a │ │ │ │ ldrtmi ip, [sl], #-4 │ │ │ │ ldrmi r9, [sl], -r0, lsl #4 │ │ │ │ - @ instruction: 0xff6cf773 │ │ │ │ + mcr2 7, 7, pc, cr4, cr3, {3} @ │ │ │ │ ldrmi r2, [sl], -r2, lsl #6 │ │ │ │ stmdavs r1!, {r0, r2, fp, ip, pc} │ │ │ │ - mcr2 7, 5, pc, cr8, cr14, {6} @ │ │ │ │ + mcr2 7, 4, pc, cr4, cr14, {6} @ │ │ │ │ strbmi r4, [r0], -r1, asr #12 │ │ │ │ @ instruction: 0xf7782210 │ │ │ │ - blmi 0x49bc40 │ │ │ │ + blmi 0x49bb30 │ │ │ │ ldrbtmi r4, [fp], #-1609 @ 0xfffff9b7 │ │ │ │ stmiapl fp!, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ andls r1, r1, #2523136 @ 0x268000 │ │ │ │ andls r1, r0, #3571712 @ 0x368000 │ │ │ │ @ instruction: 0xf8d94443 │ │ │ │ ldrmi r0, [sl], -r0 │ │ │ │ - @ instruction: 0xff52f773 │ │ │ │ + mcr2 7, 6, pc, cr10, cr3, {3} @ │ │ │ │ movwcs r6, #10273 @ 0x2821 │ │ │ │ strbmi r2, [r0], -r3, lsl #4 │ │ │ │ - mcr2 7, 4, pc, cr14, cr14, {6} @ │ │ │ │ + mcr2 7, 3, pc, cr10, cr14, {6} @ │ │ │ │ svclt 0x0000e747 │ │ │ │ - addeq r2, r4, r0, lsr sp │ │ │ │ - strdeq r2, [r4], r0 │ │ │ │ - @ instruction: 0x00842cb8 │ │ │ │ - addeq r2, r4, r6, ror ip │ │ │ │ + addeq r2, r4, r0, lsr #24 │ │ │ │ + addeq r2, r4, r0, ror #23 │ │ │ │ + addeq r2, r4, r8, lsr #23 │ │ │ │ + addeq r2, r4, r6, ror #22 │ │ │ │ ldrsbcc pc, [r0], #128 @ 0x80 @ │ │ │ │ movwcs pc, #963 @ 0x3c3 @ │ │ │ │ stcvs 3, cr11, [r2, #-332] @ 0xfffffeb4 │ │ │ │ @ instruction: 0xf0136853 │ │ │ │ eorle r6, r5, r0, ror r3 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ addlt r6, r7, r3, lsl r8 │ │ │ │ @ instruction: 0xf013684a │ │ │ │ tstle r5, lr, lsl #6 │ │ │ │ - b 0x1176f9c │ │ │ │ + b 0x11770ac │ │ │ │ @ instruction: 0xf01c0c04 │ │ │ │ tstle lr, r0, lsl pc │ │ │ │ movweq pc, #4114 @ 0x1012 @ │ │ │ │ tstle sl, r3, lsl #6 │ │ │ │ - blcs 0x1372ac │ │ │ │ + blcs 0x1373bc │ │ │ │ svclt 0x0018461d │ │ │ │ andle r9, lr, r3, lsl #16 │ │ │ │ tstcs r0, r7 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ tstcs r0, r8, lsl r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x460c4770 │ │ │ │ - ldc2l 0, cr15, [sl, #-44] @ 0xffffffd4 │ │ │ │ + ldc2l 0, cr15, [ip, #-44] @ 0xffffffd4 │ │ │ │ andcs fp, r1, r0, asr r9 │ │ │ │ andcs lr, r0, sl, ror #15 │ │ │ │ tstcs r0, r7 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - @ instruction: 0xff4ef772 │ │ │ │ + mcr2 7, 6, pc, cr6, cr2, {3} @ │ │ │ │ msrvs CPSR_s, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ eoreq pc, r8, #805306372 @ 0x30000004 │ │ │ │ movwls r4, #17927 @ 0x4607 │ │ │ │ ldmdavs r9, {r1, r3, r5, r7, r9, sl, lr} │ │ │ │ - @ instruction: 0xff56f777 │ │ │ │ - mrc2 7, 6, pc, cr8, cr2, {3} │ │ │ │ + mcr2 7, 6, pc, cr14, cr7, {3} @ │ │ │ │ + mrc2 7, 2, pc, cr0, cr2, {3} │ │ │ │ strmi r9, [r6], -r4, lsl #22 │ │ │ │ subsvc pc, r0, #69206016 @ 0x4200000 │ │ │ │ @ instruction: 0xf77a6819 │ │ │ │ - strtmi pc, [fp], -sp, ror #28 │ │ │ │ + strtmi pc, [fp], -r5, ror #27 │ │ │ │ andscs r4, sl, #51380224 @ 0x3100000 │ │ │ │ mrc 6, 0, r4, cr13, cr0, {1} │ │ │ │ @ instruction: 0xf7795f70 │ │ │ │ - @ instruction: 0xf772fda1 │ │ │ │ - stmdavs r1!, {r0, r1, r2, r6, r7, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + @ instruction: 0xf772fd19 │ │ │ │ + stmdavs r1!, {r0, r1, r2, r3, r4, r5, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ movwcs r9, #10755 @ 0x2a03 │ │ │ │ @ instruction: 0xf7de4680 │ │ │ │ - blmi 0x121c638 │ │ │ │ + blmi 0x121c6b8 │ │ │ │ sbcsvs pc, r8, r9, asr #12 │ │ │ │ addseq pc, r5, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ andshi pc, r0, sp, asr #17 │ │ │ │ - bl 0x1733d0 │ │ │ │ + bl 0x1734e0 │ │ │ │ ldmibne r1, {r3, r8, r9} │ │ │ │ tstls r1, sl, lsr r4 │ │ │ │ strmi r9, [r1], -r0, lsl #4 │ │ │ │ pkhbtmi r4, r8, sl, lsl #12 │ │ │ │ strbmi r6, [r3], r0, lsl #16 │ │ │ │ - mrc2 7, 5, pc, cr14, cr3, {3} │ │ │ │ - mcr2 7, 5, pc, cr8, cr2, {3} @ │ │ │ │ + mrc2 7, 1, pc, cr6, cr3, {3} │ │ │ │ + mcr2 7, 1, pc, cr0, cr2, {3} @ │ │ │ │ ldrbmi r6, [r2], -r1, ror #16 │ │ │ │ strmi r2, [r1], r2, lsl #6 │ │ │ │ - stc2l 7, cr15, [sl, #-888]! @ 0xfffffc88 │ │ │ │ + stc2l 7, cr15, [r6, #-888] @ 0xfffffc88 │ │ │ │ @ instruction: 0x46414b35 │ │ │ │ ldrdeq pc, [r0], -r8 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ andsls pc, r4, sp, asr #17 │ │ │ │ - bl 0x17340c │ │ │ │ - bl 0x15dc8c │ │ │ │ + bl 0x17351c │ │ │ │ + bl 0x15dd9c │ │ │ │ ldrtmi r0, [sl], #-3078 @ 0xfffff3fa │ │ │ │ andgt pc, r4, sp, asr #17 │ │ │ │ ldrmi r9, [sl], -r0, lsl #4 │ │ │ │ - mcr2 7, 5, pc, cr2, cr3, {3} @ │ │ │ │ + mrc2 7, 0, pc, cr10, cr3, {3} │ │ │ │ @ instruction: 0x8014f8dd │ │ │ │ @ instruction: 0x46412210 │ │ │ │ @ instruction: 0xf7784640 │ │ │ │ - @ instruction: 0xf8ddf92d │ │ │ │ + @ instruction: 0xf8ddf8a5 │ │ │ │ @ instruction: 0x46419010 │ │ │ │ strbmi r4, [sl], -r0, asr #12 │ │ │ │ - @ instruction: 0xf818f778 │ │ │ │ + @ instruction: 0xff90f777 │ │ │ │ stmdavs r1!, {r1, r8, r9, sp}^ │ │ │ │ @ instruction: 0x4648461a │ │ │ │ - stc2l 7, cr15, [r2, #-888] @ 0xfffffc88 │ │ │ │ + ldc2 7, cr15, [lr, #-888] @ 0xfffffc88 │ │ │ │ @ instruction: 0xf8db4b22 │ │ │ │ ldrbmi r0, [r9], -r0 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ andsls pc, r0, sp, asr #17 │ │ │ │ - bl 0x17345c │ │ │ │ - bl 0x15dcdc │ │ │ │ + bl 0x17356c │ │ │ │ + bl 0x15ddec │ │ │ │ ldrtmi r0, [sl], #-3078 @ 0xfffff3fa │ │ │ │ andgt pc, r4, sp, asr #17 │ │ │ │ ldrmi r9, [sl], -r0, lsl #4 │ │ │ │ - mrc2 7, 3, pc, cr10, cr3, {3} │ │ │ │ - mcr2 7, 3, pc, cr4, cr2, {3} @ │ │ │ │ + ldc2l 7, cr15, [r2, #460]! @ 0x1cc │ │ │ │ + ldc2l 7, cr15, [ip, #456] @ 0x1c8 │ │ │ │ movwcs r6, #10337 @ 0x2861 │ │ │ │ strmi r2, [r1], r3, lsl #4 │ │ │ │ - stc2 7, cr15, [r6, #-888]! @ 0xfffffc88 │ │ │ │ + stc2 7, cr15, [r2, #-888] @ 0xfffffc88 │ │ │ │ strbmi r9, [r0], -r3, lsl #20 │ │ │ │ movwcs r6, #10273 @ 0x2821 │ │ │ │ - stc2 7, cr15, [lr, #888]! @ 0x378 │ │ │ │ + stc2 7, cr15, [sl, #888] @ 0x378 │ │ │ │ @ instruction: 0x46594b12 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldmibne sl, {r0, r1, r3, r5, r6, r7, fp, ip, lr} │ │ │ │ ldmibne sl, {r0, r9, ip, pc}^ │ │ │ │ strbmi r9, [fp], #-512 @ 0xfffffe00 │ │ │ │ @ instruction: 0xf8db461a │ │ │ │ @ instruction: 0xf7730000 │ │ │ │ - @ instruction: 0x4649fe5d │ │ │ │ + @ instruction: 0x4649fdd5 │ │ │ │ andscs r4, r0, #72, 12 @ 0x4800000 │ │ │ │ - @ instruction: 0xf8eaf778 │ │ │ │ + @ instruction: 0xf862f778 │ │ │ │ strbmi r9, [r9], -r4, lsl #20 │ │ │ │ @ instruction: 0xf7774648 │ │ │ │ - stmdavs r1!, {r0, r1, r2, r4, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r1!, {r0, r1, r2, r3, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbmi r2, [r2], -r2, lsl #6 │ │ │ │ @ instruction: 0xf7de4648 │ │ │ │ - strb pc, [r4, -pc, lsl #27] @ │ │ │ │ - addeq r2, r4, r8, asr fp │ │ │ │ - addeq r2, r4, ip, lsl fp │ │ │ │ - addeq r2, r4, ip, asr #21 │ │ │ │ - addeq r2, r4, ip, lsl #21 │ │ │ │ + strb pc, [r4, -fp, ror #26] @ │ │ │ │ + addeq r2, r4, r8, asr #20 │ │ │ │ + addeq r2, r4, ip, lsl #20 │ │ │ │ + @ instruction: 0x008429bc │ │ │ │ + addeq r2, r4, ip, ror r9 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ strbtgt pc, [r0], #-2271 @ 0xfffff721 @ │ │ │ │ @ instruction: 0xf6cf2210 │ │ │ │ addlt r6, pc, r0, lsl #5 │ │ │ │ @@ -209808,43 +209878,43 @@ │ │ │ │ @ instruction: 0xf5b2856c │ │ │ │ @ instruction: 0xf0016f10 │ │ │ │ @ instruction: 0xf5b2838d │ │ │ │ @ instruction: 0xf0016f20 │ │ │ │ @ instruction: 0xf5b28373 │ │ │ │ cmnle r9, r0, lsl #30 │ │ │ │ @ instruction: 0xf7fca808 │ │ │ │ - blls 0x41ccd0 │ │ │ │ + blls 0x41cdf8 │ │ │ │ rsble r2, r3, r3, lsl #22 │ │ │ │ ldrtmi sl, [r8], -r8, lsl #18 │ │ │ │ rsbne pc, r1, #70254592 @ 0x4300000 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ - mrc2 7, 4, pc, cr14, cr6, {7} │ │ │ │ + mcr2 7, 5, pc, cr8, cr6, {7} @ │ │ │ │ tstcs r0, fp, asr r0 │ │ │ │ orrcs pc, r0, pc, asr #5 │ │ │ │ cmple r5, sl, lsl #5 │ │ │ │ stceq 0, cr15, [r0], {19} │ │ │ │ msrhi CPSR_xc, r0, asr #32 │ │ │ │ @ instruction: 0xf1000299 │ │ │ │ @ instruction: 0xf413840f │ │ │ │ @ instruction: 0xf0401180 │ │ │ │ tsteq sl, #1962934272 @ 0x75000000 │ │ │ │ orrhi pc, r2, #64, 2 │ │ │ │ rsbsvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andne pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf1b2401a │ │ │ │ @ instruction: 0xf0032f01 │ │ │ │ - vmin.s8 d8, d0, d6 │ │ │ │ + vmin.s8 d8, d0, d4 │ │ │ │ @ instruction: 0xf5b287c4 │ │ │ │ @ instruction: 0xf0036fe0 │ │ │ │ - vaba.s8 q4, , │ │ │ │ + vaba.s8 q4, , │ │ │ │ @ instruction: 0xf5b2864e │ │ │ │ @ instruction: 0xf0037f00 │ │ │ │ - vqshl.s8 d8, d24, d18 │ │ │ │ - bcs 0xfe330 │ │ │ │ - ldrbhi pc, [r8], #3 @ │ │ │ │ + vqshl.s8 d8, d22, d18 │ │ │ │ + bcs 0xfe440 │ │ │ │ + ldrbhi pc, [r6], #3 @ │ │ │ │ @ instruction: 0xf0030859 │ │ │ │ ldceq 12, cr0, [sl], {15} │ │ │ │ tstpeq r0, r1 @ p-variant is OBSOLETE │ │ │ │ tsteq ip, r1, asr #20 │ │ │ │ andseq pc, r0, #2 │ │ │ │ stccc 3, cr15, [r3], {195} @ 0xc3 │ │ │ │ cdpne 3, 8, cr15, cr0, cr3, {6} │ │ │ │ @@ -209854,25 +209924,25 @@ │ │ │ │ vmla.i8 d26, d3, d8 │ │ │ │ vsubl.s8 , d0, d9 │ │ │ │ @ instruction: 0xf1cc020a │ │ │ │ @ instruction: 0xf04f0308 │ │ │ │ stmib sp, {sl, fp}^ │ │ │ │ @ instruction: 0xf8cde30a │ │ │ │ @ instruction: 0xf7f6c030 │ │ │ │ - strd pc, [sl], -r7 │ │ │ │ + and pc, sl, r1, lsl #30 │ │ │ │ ldrmi sl, [r9], -r8, lsl #16 │ │ │ │ strmi r9, [r4], -r5, lsl #6 │ │ │ │ - mcr2 7, 5, pc, cr10, cr12, {7} @ │ │ │ │ + mcr2 7, 5, pc, cr14, cr12, {7} @ │ │ │ │ bicseq r9, fp, r5, lsl #22 │ │ │ │ rschi pc, r0, #64, 2 │ │ │ │ - blmi 0xff1a529c │ │ │ │ - blls 0x437308 │ │ │ │ + blmi 0xff1a53ac │ │ │ │ + blls 0x437418 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xf0440300 │ │ │ │ - andlt r8, pc, r8, lsl r4 @ │ │ │ │ + andlt r8, pc, r6, lsl r4 @ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0xf4018ff0 │ │ │ │ @ instruction: 0xf04f1240 │ │ │ │ @ instruction: 0xf5b20800 │ │ │ │ rsbsle r1, r4, r0, asr #30 │ │ │ │ @@ -209882,38 +209952,38 @@ │ │ │ │ vmax.f32 q3, q8, q12 │ │ │ │ @ instruction: 0xf5b28169 │ │ │ │ @ instruction: 0xf0017f50 │ │ │ │ vabd.s8 d8, d0, d14 │ │ │ │ @ instruction: 0xf5b2821d │ │ │ │ @ instruction: 0xf0027fa0 │ │ │ │ vqadd.s8 q4, q8, │ │ │ │ - bcs 0x10fece0 │ │ │ │ + bcs 0x10fedf0 │ │ │ │ ldrbhi pc, [r2, -r1] @ │ │ │ │ svcvc 0x0080f5b2 │ │ │ │ strhi pc, [r1, -r1]! │ │ │ │ bicle r2, r9, r0, lsl #20 │ │ │ │ stmdage r8, {r0, r3, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf8cd9305 │ │ │ │ @ instruction: 0xf7fc8030 │ │ │ │ - blls 0x25cc28 │ │ │ │ + blls 0x25cd50 │ │ │ │ bicseq r9, r9, fp, lsl #20 │ │ │ │ ldrhi pc, [pc, -r2, lsl #2] │ │ │ │ ldrsbcc pc, [r0], #135 @ 0x87 @ │ │ │ │ svclt 0x00142a02 │ │ │ │ - ldclcc 0, cr15, [pc], #316 @ 0xdd464 │ │ │ │ + ldclcc 0, cr15, [pc], #316 @ 0xdd574 │ │ │ │ stceq 0, cr15, [sl], {79} @ 0x4f │ │ │ │ ldrle r0, [r3, #1499]! @ 0x5db │ │ │ │ - movtcs pc, #49729 @ 0xc241 @ │ │ │ │ + cmppcc ip, #268435460 @ p-variant is OBSOLETE @ 0x10000004 │ │ │ │ teqpeq r5, #192, 4 @ p-variant is OBSOLETE │ │ │ │ addeq lr, r2, #3072 @ 0xc00 │ │ │ │ ldrtmi sl, [r8], -r8, lsl #18 │ │ │ │ @ instruction: 0xcc00e9cd │ │ │ │ andcc pc, r0, #13762560 @ 0xd20000 │ │ │ │ andscs pc, r0, #13762560 @ 0xd20000 │ │ │ │ - @ instruction: 0xf832f7fc │ │ │ │ + @ instruction: 0xf83cf7fc │ │ │ │ vst1.32 {d30}, [pc :128], r3 │ │ │ │ vmvn.i32 q11, #0 @ 0x00000000 │ │ │ │ andmi r1, sl, r0, lsl #4 │ │ │ │ svcvc 0x0080f1b2 │ │ │ │ movthi pc, #40960 @ 0xa000 @ │ │ │ │ rschi pc, sl, r0, lsl #4 │ │ │ │ svcvs 0x0000f5b2 │ │ │ │ @@ -209923,53 +209993,53 @@ │ │ │ │ teqphi r2, #0 @ p-variant is OBSOLETE │ │ │ │ ldrbhi pc, [r5, #-512] @ 0xfffffe00 @ │ │ │ │ svcvc 0x0000f5b2 │ │ │ │ ldrthi pc, [sl], #-1 @ │ │ │ │ rschi pc, r1, r1, lsl #4 │ │ │ │ @ instruction: 0xf0012a00 │ │ │ │ stmdage r8, {r3, r7, sl, pc} │ │ │ │ - ldc2l 7, cr15, [sl, #1008] @ 0x3f0 │ │ │ │ - blcs 0x1c3fcc │ │ │ │ + stc2l 7, cr15, [r0, #1008]! @ 0x3f0 │ │ │ │ + blcs 0x1c40dc │ │ │ │ svcge 0x007cf43f │ │ │ │ ldrtmi sl, [r8], -r8, lsl #18 │ │ │ │ addscs pc, sp, #68, 4 @ 0x40000004 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ - ldc2 7, cr15, [r6, #984]! @ 0x3d8 │ │ │ │ + stc2l 7, cr15, [r0, #984] @ 0x3d8 │ │ │ │ biceq lr, lr, r3, ror r7 │ │ │ │ eorhi pc, r0, #64, 2 │ │ │ │ addcs pc, r1, #67108867 @ 0x4000003 │ │ │ │ @ instruction: 0xf0012a02 │ │ │ │ - bcs 0x1bd4e0 │ │ │ │ + bcs 0x1bd5f0 │ │ │ │ andshi pc, r2, r1 │ │ │ │ vst1.8 {d18-d19}, [pc], r1 │ │ │ │ vmlal.s , d0, d0[4] │ │ │ │ - b 0x15dbe0 │ │ │ │ + b 0x15dcf0 │ │ │ │ @ instruction: 0xf0000201 │ │ │ │ @ instruction: 0xf5b287e1 │ │ │ │ @ instruction: 0xf0043f00 │ │ │ │ - vcgt.s8 d8, d18, d17 │ │ │ │ + vcge.s8 d8, d18, d15 │ │ │ │ @ instruction: 0xf5b28299 │ │ │ │ @ instruction: 0xf0043f80 │ │ │ │ - vqshl.s8 q4, , q9 │ │ │ │ + vqshl.s8 q4, , q9 │ │ │ │ @ instruction: 0xf5b28535 │ │ │ │ @ instruction: 0xf0047f00 │ │ │ │ - vshl.s8 d8, d15, d20 │ │ │ │ - bcs 0xfe0fd700 │ │ │ │ - strhi pc, [r5, #-4] │ │ │ │ + vshl.s8 d8, d13, d20 │ │ │ │ + bcs 0xfe0fd808 │ │ │ │ + strhi pc, [r3, #-4] │ │ │ │ svcvc 0x0080f5b2 │ │ │ │ - ldrbhi pc, [r7], -r4 @ │ │ │ │ + ldrbhi pc, [r5], -r4 @ │ │ │ │ @ instruction: 0xf47f2a00 │ │ │ │ stmdage r8, {r0, r1, r3, r4, r6, r8, r9, sl, fp, sp, pc} │ │ │ │ @ instruction: 0xf8cd9105 │ │ │ │ @ instruction: 0xf7fc8030 │ │ │ │ vceq.f32 , q2, │ │ │ │ vsubl.s8 , d16, d17 │ │ │ │ stmdbge r8, {r1, r3, r9} │ │ │ │ @ instruction: 0xf7f64638 │ │ │ │ - blls 0x25cb6c │ │ │ │ + blls 0x25cca4 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ andcs sl, r1, r9, asr #30 │ │ │ │ vst1.8 {d30}, [pc :128] │ │ │ │ vmvn.i32 q11, #0 @ 0x00000000 │ │ │ │ andsmi r1, sl, r0, lsl #4 │ │ │ │ svccs 0x0001f1b2 │ │ │ │ msrhi CPSR_c, r2 │ │ │ │ @@ -209981,29 +210051,29 @@ │ │ │ │ sbchi pc, fp, r2 │ │ │ │ svcvc 0x0000f5b2 │ │ │ │ adchi pc, r2, r2 │ │ │ │ @ instruction: 0xf47f2a00 │ │ │ │ ldmdaeq r9, {r0, r1, r4, r8, r9, sl, fp, sp, pc}^ │ │ │ │ stceq 0, cr15, [pc], {3} │ │ │ │ @ instruction: 0xf0010c9a │ │ │ │ - b 0x111d8c0 │ │ │ │ + b 0x111d9d0 │ │ │ │ @ instruction: 0xf002010c │ │ │ │ vmov.i32 d16, #45056 @ 0x0000b000 │ │ │ │ vmull.u8 , d3, d3 │ │ │ │ - b 0x1164e90 │ │ │ │ + b 0x1164fa0 │ │ │ │ vsubl.u8 q8, d3, d12 │ │ │ │ stmib sp, {r0, r2, sl, fp, lr}^ │ │ │ │ stmdbge r8, {r3, r9, ip} │ │ │ │ adcmi pc, r1, #805306372 @ 0x30000004 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ movteq pc, #460 @ 0x1cc @ │ │ │ │ stceq 0, cr15, [r3], {79} @ 0x4f │ │ │ │ movw lr, #43469 @ 0xa9cd │ │ │ │ eorsgt pc, r0, sp, asr #17 │ │ │ │ - ldc2l 7, cr15, [ip, #984] @ 0x3d8 │ │ │ │ + stc2l 7, cr15, [r6, #984]! @ 0x3d8 │ │ │ │ vst1.64 {d30-d32}, [pc :128] │ │ │ │ vaddl.s8 q11, d0, d0 │ │ │ │ addmi r1, r2, #0 │ │ │ │ msrhi CPSR_xc, r1 │ │ │ │ adchi pc, pc, r0, lsl #4 │ │ │ │ addvs pc, r0, pc, asr #8 │ │ │ │ andne pc, r0, r0, asr #5 │ │ │ │ @@ -210016,27 +210086,27 @@ │ │ │ │ cmppvc r0, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ smlabtne r0, r0, r2, pc @ │ │ │ │ @ instruction: 0xf001428a │ │ │ │ @ instruction: 0xf1b281fc │ │ │ │ @ instruction: 0xf47f2f01 │ │ │ │ ldrmi sl, [r9], -fp, asr #29 │ │ │ │ movwls sl, #22536 @ 0x5808 │ │ │ │ - stc2 7, cr15, [r8], #1008 @ 0x3f0 │ │ │ │ + stc2 7, cr15, [lr], #1008 @ 0x3f0 │ │ │ │ stmdbge r8, {r0, r2, r8, r9, fp, ip, pc} │ │ │ │ vmvn.i32 d20, #-1207959552 @ 0xb8000000 │ │ │ │ - blcs 0x17211c │ │ │ │ + blcs 0x17222c │ │ │ │ strhi pc, [sp, r2] │ │ │ │ @ instruction: 0xf0022b03 │ │ │ │ - blcs 0x13f32c │ │ │ │ + blcs 0x13f43c │ │ │ │ @ instruction: 0xf649bf15 │ │ │ │ vhsub.s8 d23, d7, d1 │ │ │ │ - vsubl.s8 q8, d16, d17 │ │ │ │ + vmlal.s , d16, d1[1] │ │ │ │ vsubl.s8 q8, d0, d6 │ │ │ │ @ instruction: 0xf7f6020d │ │ │ │ - @ instruction: 0xe6aefcf1 │ │ │ │ + @ instruction: 0xe6aefcfb │ │ │ │ andvs pc, r0, pc, asr #8 │ │ │ │ andne pc, r0, r0, asr #5 │ │ │ │ @ instruction: 0xf0014282 │ │ │ │ vqshl.s8 d8, d18, d0 │ │ │ │ vst4.32 {d24-d27}, [pc :256], sl │ │ │ │ vaddl.s8 q11, d16, d0 │ │ │ │ addmi r1, r2, #0 │ │ │ │ @@ -210048,21 +210118,21 @@ │ │ │ │ vst1.32 {d24-d27}, [pc], ip │ │ │ │ vmla.f d23, d0, d0[0] │ │ │ │ addmi r1, sl, #0, 2 │ │ │ │ rsbshi pc, r3, #1 │ │ │ │ svccs 0x0001f1b2 │ │ │ │ mcrge 4, 4, pc, cr10, cr15, {3} @ │ │ │ │ stmdage r8, {r0, r3, r4, r9, sl, lr} │ │ │ │ - stc2l 7, cr15, [r0], #1008 @ 0x3f0 │ │ │ │ - blcs 0x1c41c0 │ │ │ │ + stc2l 7, cr15, [r6], #1008 @ 0x3f0 │ │ │ │ + blcs 0x1c42d0 │ │ │ │ mcrge 4, 4, pc, cr2, cr15, {1} @ │ │ │ │ ldrtmi sl, [r8], -r8, lsl #18 │ │ │ │ rscscs pc, r9, #68, 4 @ 0x40000004 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ - ldc2 7, cr15, [ip], #984 @ 0x3d8 │ │ │ │ + stc2l 7, cr15, [r6], {246} @ 0xf6 │ │ │ │ svclt 0x0000e679 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcvs 0x0034f5b2 │ │ │ │ ldrthi pc, [r2], r1 @ │ │ │ │ svcvs 0x0034f5b2 │ │ │ │ rschi pc, fp, r0, lsl #4 │ │ │ │ svcvs 0x0014f5b2 │ │ │ │ @@ -210073,29 +210143,29 @@ │ │ │ │ svcvs 0x0010f5b2 │ │ │ │ strhi pc, [r4, -r1] │ │ │ │ svcvs 0x0000f5b2 │ │ │ │ mrcge 4, 2, APSR_nzcv, cr12, cr15, {3} │ │ │ │ stmdage r8, {r0, r3, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf8cd9305 │ │ │ │ @ instruction: 0xf7fc8030 │ │ │ │ - @ instruction: 0xf8d7fcd7 │ │ │ │ + @ instruction: 0xf8d7fcdd │ │ │ │ @ instruction: 0x463820d0 │ │ │ │ @ instruction: 0xf8dd9b05 │ │ │ │ vaddl.u8 q14, d2, d28 │ │ │ │ bicseq r2, lr, r0, lsl #4 │ │ │ │ strhi pc, [sp, #-258] @ 0xfffffefe │ │ │ │ @ instruction: 0xf43f2a00 │ │ │ │ vceq.f32 q13, , │ │ │ │ - vqdmlal.s q10, d0, d0[3] │ │ │ │ + vorr.i32 , #3072 @ 0x00000c00 │ │ │ │ vcge.s8 d16, d1, d21 │ │ │ │ - vsubl.s8 , d16, d12 │ │ │ │ + vrshr.s64 d22, d12, #64 │ │ │ │ stmdbge r8, {r0, r2, r4, r5, r9} │ │ │ │ eorcc pc, ip, r3, asr r8 @ │ │ │ │ eorcs pc, ip, r2, asr r8 @ │ │ │ │ - @ instruction: 0xff7ef7fb │ │ │ │ + @ instruction: 0xff88f7fb │ │ │ │ vst1.8 {d30-d32}, [pc :256], r7 │ │ │ │ vmla.i d22, d0, d0[0] │ │ │ │ addmi r1, r2, #0 │ │ │ │ subshi pc, r2, r1 │ │ │ │ rschi pc, r8, #0, 4 │ │ │ │ msrvs CPSR_, pc, asr #8 │ │ │ │ smlabtne r0, r0, r2, pc @ │ │ │ │ @@ -210105,35 +210175,35 @@ │ │ │ │ addmi r1, sl, #0, 2 │ │ │ │ rschi pc, r4, r1 │ │ │ │ tstpvs r0, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ smlabtne r0, r0, r2, pc @ │ │ │ │ @ instruction: 0xf47f428a │ │ │ │ @ instruction: 0x4619ae19 │ │ │ │ @ instruction: 0xf7fca808 │ │ │ │ - blls 0x41c82c │ │ │ │ + blls 0x41c954 │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ stmdbge r8, {r0, r4, r9, sl, fp, sp, pc} │ │ │ │ vmin.s8 d20, d4, d24 │ │ │ │ - vsubl.s8 q10, d0, d17 │ │ │ │ + vmlal.s , d0, d1[1] │ │ │ │ @ instruction: 0xf7f6020d │ │ │ │ - str pc, [r8], -fp, asr #24 │ │ │ │ + @ instruction: 0xe608fc55 │ │ │ │ svcvc 0x0040f5b2 │ │ │ │ rsbshi pc, r4, r1 │ │ │ │ msrhi CPSR_fs, #0, 4 │ │ │ │ svcvc 0x0080f5b2 │ │ │ │ addhi pc, ip, r1 │ │ │ │ svcvc 0x0000f5b2 │ │ │ │ rsbshi pc, fp, r1 │ │ │ │ @ instruction: 0xf47f2a00 │ │ │ │ stmdage r8, {r0, r1, r2, r4, r5, r6, r7, r8, sl, fp, sp, pc} │ │ │ │ - mcrr2 7, 15, pc, lr, cr12 @ │ │ │ │ + mrrc2 7, 15, pc, r4, cr12 @ │ │ │ │ ldrtmi sl, [r8], -r8, lsl #18 │ │ │ │ sbcpl pc, r9, #70254592 @ 0x4300000 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ - stc2 7, cr15, [lr], #-984 @ 0xfffffc28 │ │ │ │ + ldc2 7, cr15, [r8], #-984 @ 0xfffffc28 │ │ │ │ vst3. {d30,d32,d34}, [pc :128], fp │ │ │ │ vmla.f d22, d0, d0[0] │ │ │ │ addmi r1, sl, #0, 2 │ │ │ │ msrhi CPSR_x, #1 │ │ │ │ msrhi SPSR_fxc, #0, 4 │ │ │ │ msrvs CPSR_, pc, asr #8 │ │ │ │ smlabtne r0, r0, r2, pc @ │ │ │ │ @@ -210143,75 +210213,75 @@ │ │ │ │ addmi r1, sl, #0, 2 │ │ │ │ bicshi pc, sp, r1 │ │ │ │ tstpvs r0, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ smlabtne r0, r0, r2, pc @ │ │ │ │ @ instruction: 0xf47f428a │ │ │ │ ldrmi sl, [r9], -sp, asr #27 │ │ │ │ @ instruction: 0xf7fca808 │ │ │ │ - blls 0x41c794 │ │ │ │ + blls 0x41c8bc │ │ │ │ @ instruction: 0xf43f2b03 │ │ │ │ stmdbge r8, {r0, r2, r6, r7, r8, sl, fp, sp, pc} │ │ │ │ @ instruction: 0xf6434638 │ │ │ │ vmvn.i32 d17, #2304 @ 0x00000900 │ │ │ │ @ instruction: 0xf7f6020a │ │ │ │ - ldr pc, [ip, #3071]! @ 0xbff │ │ │ │ + ldr pc, [ip, #3081]! @ 0xc09 │ │ │ │ svcvs 0x00a8f5b2 │ │ │ │ strbhi pc, [lr], #-1 @ │ │ │ │ ldrhi pc, [r7], #512 @ 0x200 │ │ │ │ svcvs 0x0088f5b2 │ │ │ │ ldrbhi pc, [r8, #1] @ │ │ │ │ svcvs 0x00a0f5b2 │ │ │ │ strhi pc, [lr, #1]! │ │ │ │ svcvs 0x0080f5b2 │ │ │ │ stcge 4, cr15, [sl, #508]! @ 0x1fc │ │ │ │ stmdage r8, {r0, r3, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf8cd9305 │ │ │ │ @ instruction: 0xf7fc8030 │ │ │ │ - @ instruction: 0xf8d7fc25 │ │ │ │ + @ instruction: 0xf8d7fc2b │ │ │ │ @ instruction: 0x463820d0 │ │ │ │ @ instruction: 0xf8dd9b05 │ │ │ │ vaddl.u8 q14, d2, d28 │ │ │ │ bicseq r2, lr, r0, lsl #4 │ │ │ │ strhi pc, [r8, #258] @ 0x102 │ │ │ │ @ instruction: 0xf43f2a00 │ │ │ │ vmla.f32 d26, d17, d5 │ │ │ │ - vqdmlal.s q9, d0, d0[3] │ │ │ │ - bl 0x19e44c │ │ │ │ + vorr.i32 , #3072 @ 0x00000c00 │ │ │ │ + bl 0x19e55c │ │ │ │ vcgt.s8 d16, d17, d12 │ │ │ │ - vmlal.s q10, d0, d0[3] │ │ │ │ + vmov.i32 , #3072 @ 0x00000c00 │ │ │ │ stmdbge r8, {r0, r2, r4, r5, r9} │ │ │ │ rsbscc pc, r0, #13828096 @ 0xd30000 │ │ │ │ eorcs pc, ip, r2, asr r8 @ │ │ │ │ - @ instruction: 0xffa6f7fb │ │ │ │ + @ instruction: 0xffb0f7fb │ │ │ │ @ instruction: 0xf5b2e583 │ │ │ │ @ instruction: 0xf0016f54 │ │ │ │ vmax.s8 q4, q0, │ │ │ │ @ instruction: 0xf5b283c4 │ │ │ │ @ instruction: 0xf0016f44 │ │ │ │ @ instruction: 0xf5b28565 │ │ │ │ @ instruction: 0xf0016f50 │ │ │ │ @ instruction: 0xf5b28541 │ │ │ │ @ instruction: 0xf47f6f40 │ │ │ │ @ instruction: 0x4619ad71 │ │ │ │ movwls sl, #22536 @ 0x5808 │ │ │ │ eorshi pc, r0, sp, asr #17 │ │ │ │ - blx 0xffc1b7b6 │ │ │ │ + blx 0xffd9b8c6 │ │ │ │ ldrsbcs pc, [r0], #135 @ 0x87 @ │ │ │ │ - blls 0x22f0ac │ │ │ │ + blls 0x22f1bc │ │ │ │ @ instruction: 0xf3c2990b │ │ │ │ @ instruction: 0xf0132200 │ │ │ │ @ instruction: 0xf0427380 │ │ │ │ - bcs 0xfeb60 │ │ │ │ + bcs 0xfec70 │ │ │ │ ldclge 4, cr15, [ip, #-252] @ 0xffffff04 │ │ │ │ - subcs pc, ip, #268435460 @ 0x10000004 │ │ │ │ + subscc pc, ip, #268435460 @ 0x10000004 │ │ │ │ eorseq pc, r5, #192, 4 │ │ │ │ addeq lr, r1, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf8d2a908 │ │ │ │ @ instruction: 0xf7fb2340 │ │ │ │ - ldrb pc, [r0, #-3735] @ 0xfffff169 @ │ │ │ │ + ldrb pc, [r0, #-3745] @ 0xfffff15f @ │ │ │ │ vmull.u8 q8, d17, d10 │ │ │ │ @ instruction: 0xf0023103 │ │ │ │ @ instruction: 0xf0030210 │ │ │ │ tstmi r1, #3840 @ 0xf00 │ │ │ │ strmi r9, [r8], ip, lsl #2 │ │ │ │ vmov.i16 q8, #185 @ 0x00b9 │ │ │ │ @ instruction: 0xf0012203 │ │ │ │ @@ -210220,34 +210290,34 @@ │ │ │ │ ldmeq sl, {r0, r3, r9, ip, pc}^ │ │ │ │ tsteq ip, r1, asr #20 │ │ │ │ andseq pc, r0, #2 │ │ │ │ stcge 1, cr9, [r8], {10} │ │ │ │ smlabtmi r3, r3, r3, pc @ │ │ │ │ movwmi r9, #41733 @ 0xa305 │ │ │ │ andls r4, fp, #34603008 @ 0x2100000 │ │ │ │ - stc2 7, cr15, [r8], {249} @ 0xf9 │ │ │ │ + ldc2 7, cr15, [r2], {249} @ 0xf9 │ │ │ │ stmdacs r0, {r0, r2, r8, r9, fp, ip, pc} │ │ │ │ ldclge 4, cr15, [r9, #508]! @ 0x1fc │ │ │ │ rsbsvs pc, r4, #50331648 @ 0x3000000 │ │ │ │ svcvs 0x00e8f5b2 │ │ │ │ stclge 4, cr15, [r1, #-508] @ 0xfffffe04 │ │ │ │ @ instruction: 0x46204619 │ │ │ │ - blx 0xff29b84a │ │ │ │ + blx 0xff39b95a │ │ │ │ ldrsbcc pc, [r0], #135 @ 0x87 @ │ │ │ │ - ldrbeq r4, [pc, #1592] @ 0xdde98 │ │ │ │ + ldrbeq r4, [pc, #1592] @ 0xddfa8 │ │ │ │ ldcge 5, cr15, [sl, #-508] @ 0xfffffe04 │ │ │ │ ldrdgt pc, [ip], -sp @ │ │ │ │ - cmnppl ip, #268435460 @ p-variant is OBSOLETE @ 0x10000004 │ │ │ │ + orrvs pc, ip, #268435460 @ 0x10000004 │ │ │ │ teqpeq r5, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - adcspl pc, ip, #268435460 @ 0x10000004 │ │ │ │ + sbcvs pc, ip, #268435460 @ 0x10000004 │ │ │ │ eorseq pc, r5, #192, 4 │ │ │ │ @ instruction: 0xf8534621 │ │ │ │ @ instruction: 0xf852302c │ │ │ │ @ instruction: 0xf7fc202c │ │ │ │ - str pc, [r8, #-2079] @ 0xfffff7e1 │ │ │ │ + str pc, [r8, #-2089] @ 0xfffff7d7 │ │ │ │ asrvs pc, pc, #8 @ │ │ │ │ smlabtne r0, r0, r2, pc @ │ │ │ │ @ instruction: 0xf001428a │ │ │ │ vaba.s8 d8, d16, d19 │ │ │ │ vst3. {d24-d26}, [pc :64], r0 │ │ │ │ vmla.f d23, d0, d0[0] │ │ │ │ addmi r1, sl, #0, 2 │ │ │ │ @@ -210272,98 +210342,98 @@ │ │ │ │ vmla.i8 d26, d3, d8 │ │ │ │ vmlal.s q11, d0, d1[2] │ │ │ │ @ instruction: 0xf1cc020a │ │ │ │ @ instruction: 0xf04f0340 │ │ │ │ stmib sp, {r0, r1, sl, fp}^ │ │ │ │ @ instruction: 0xf8cde30a │ │ │ │ @ instruction: 0xf7f6c030 │ │ │ │ - strb pc, [r6], #2995 @ 0xbb3 @ │ │ │ │ + strb pc, [r6], #3005 @ 0xbbd @ │ │ │ │ vmov.i16 d16, #47104 @ 0xb800 │ │ │ │ @ instruction: 0xf0001840 │ │ │ │ stmdbcs fp, {r0, r1, r2, r3, r8} │ │ │ │ andcs fp, r0, ip, lsl #31 │ │ │ │ andeq pc, r1, r0 │ │ │ │ @ instruction: 0xf0402800 │ │ │ │ vst1.8 {d8-d10}, [r3], r5 │ │ │ │ @ instruction: 0xf5b26272 │ │ │ │ @ instruction: 0xf43f6f72 │ │ │ │ @ instruction: 0xf648acb3 │ │ │ │ - vmul.f d19, d16, d1[2] │ │ │ │ + vmul.f d20, d16, d1[7] │ │ │ │ @ instruction: 0xf8d7090d │ │ │ │ ldrbeq r2, [r6, #208] @ 0xd0 │ │ │ │ stcge 5, cr15, [sl], #508 @ 0x1fc │ │ │ │ ldceq 13, cr6, [r8], {58} @ 0x3a │ │ │ │ andseq pc, r0, r0 │ │ │ │ ldrdgt pc, [r0], -r2 │ │ │ │ andcc pc, r3, #201326595 @ 0xc000003 │ │ │ │ @ instruction: 0xf01c4302 │ │ │ │ tstle r2, lr, lsl #30 │ │ │ │ @ instruction: 0xf53f06d5 │ │ │ │ @ instruction: 0xf3c3ac9b │ │ │ │ - eormi r1, r2, #128, 8 @ 0x80000000 │ │ │ │ + andsmi r1, r4, #128, 8 @ 0x80000000 │ │ │ │ ldcge 4, cr15, [r6], {127} @ 0x7f │ │ │ │ stmib sp, {r3, r4, r5, r9, sl, lr}^ │ │ │ │ tstls r7, r5, lsl #6 │ │ │ │ - @ instruction: 0xf874f00b │ │ │ │ + @ instruction: 0xf876f00b │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ ldmib sp, {r2, r3, r4, r6, r8, sl, fp, sp, pc}^ │ │ │ │ @ instruction: 0xf0030305 │ │ │ │ - bleq 0x7609c4 │ │ │ │ + bleq 0x760ad4 │ │ │ │ @ instruction: 0xf0020c5b │ │ │ │ @ instruction: 0xf0030270 │ │ │ │ - b 0x115e794 │ │ │ │ - b 0xfe19e1c8 │ │ │ │ + b 0x115e8a4 │ │ │ │ + b 0xfe19e2d8 │ │ │ │ @ instruction: 0xf7de0502 │ │ │ │ - stccs 8, cr15, [r0], {139} @ 0x8b │ │ │ │ + stccs 8, cr15, [r0], {103} @ 0x67 │ │ │ │ strbmi r4, [r2], -r6, lsl #12 │ │ │ │ strtmi r9, [r8], -r7, lsl #18 │ │ │ │ movwcs fp, #36620 @ 0x8f0c │ │ │ │ movwls r2, #21264 @ 0x5310 │ │ │ │ - @ instruction: 0xf8f8f7ca │ │ │ │ + @ instruction: 0xf8d0f7ca │ │ │ │ stmib sp, {r0, r2, r8, r9, fp, ip, pc}^ │ │ │ │ ldrtmi r0, [r2], -r0, lsl #2 │ │ │ │ andcs r4, r3, r1, lsr r6 │ │ │ │ movwcc lr, #10701 @ 0x29cd │ │ │ │ ldr r4, [r6, #-1992]! @ 0xfffff838 │ │ │ │ @ instruction: 0xf7fca808 │ │ │ │ - stmdbge r8, {r0, r1, r2, r3, r4, r5, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r8, {r0, r2, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf6434638 │ │ │ │ vrshr.s64 q10, , #64 │ │ │ │ @ instruction: 0xf7f6020a │ │ │ │ - ldrb pc, [ip], #-2719 @ 0xfffff561 @ │ │ │ │ + ldrb pc, [ip], #-2729 @ 0xfffff557 @ │ │ │ │ @ instruction: 0xf7fca808 │ │ │ │ - stmdbge r8, {r0, r2, r3, r5, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r8, {r0, r1, r2, r4, r5, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf6434638 │ │ │ │ vrshr.s64 d17, d17, #64 │ │ │ │ @ instruction: 0xf7f6020a │ │ │ │ - ldrb pc, [r0], #-2707 @ 0xfffff56d @ │ │ │ │ + ldrb pc, [r0], #-2717 @ 0xfffff563 @ │ │ │ │ @ instruction: 0xf7fca808 │ │ │ │ - blls 0x41c49c │ │ │ │ + blls 0x41c5c4 │ │ │ │ @ instruction: 0xf43f2b03 │ │ │ │ stmdbge r8, {r0, r3, r6, sl, fp, sp, pc} │ │ │ │ vmin.s8 d20, d4, d24 │ │ │ │ vrshr.s64 d17, d29, #64 │ │ │ │ @ instruction: 0xf7f6020a │ │ │ │ - strb pc, [r0], #-2691 @ 0xfffff57d @ │ │ │ │ + strb pc, [r0], #-2701 @ 0xfffff573 @ │ │ │ │ rsbsvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andne pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf1b2401a │ │ │ │ @ instruction: 0xf0022f01 │ │ │ │ - vaba.s8 q4, q0, │ │ │ │ + vaba.s8 q4, q0, │ │ │ │ @ instruction: 0xf5b2809e │ │ │ │ @ instruction: 0xf0026f10 │ │ │ │ - vmax.s8 d8, d0, d31 │ │ │ │ + vmax.s8 d8, d0, d30 │ │ │ │ @ instruction: 0xf5b28431 │ │ │ │ @ instruction: 0xf0027f40 │ │ │ │ - vmax.s8 d8, d1, d4 │ │ │ │ + vmax.s8 d8, d1, d3 │ │ │ │ @ instruction: 0xf5b28586 │ │ │ │ @ instruction: 0xf0027f80 │ │ │ │ - @ instruction: 0xf5b287f7 │ │ │ │ + @ instruction: 0xf5b287f5 │ │ │ │ @ instruction: 0xf0027f00 │ │ │ │ - bcs 0xff990 │ │ │ │ + bcs 0xffa98 │ │ │ │ ldcge 4, cr15, [lr], {127} @ 0x7f │ │ │ │ @ instruction: 0xf0030859 │ │ │ │ ldceq 12, cr0, [sl], {15} │ │ │ │ tstpeq r0, r1 @ p-variant is OBSOLETE │ │ │ │ tsteq ip, r1, asr #20 │ │ │ │ andseq pc, r0, #2 │ │ │ │ stccc 3, cr15, [r3], {195} @ 0xc3 │ │ │ │ @@ -210374,46 +210444,46 @@ │ │ │ │ vmla.i8 d26, d3, d8 │ │ │ │ vsubl.s8 q10, d16, d17 │ │ │ │ @ instruction: 0xf1cc020a │ │ │ │ @ instruction: 0xf04f0320 │ │ │ │ stmib sp, {r1, sl, fp}^ │ │ │ │ @ instruction: 0xf8cde30a │ │ │ │ @ instruction: 0xf7f6c030 │ │ │ │ - @ instruction: 0xf7fffae7 │ │ │ │ + @ instruction: 0xf7fffaf1 │ │ │ │ @ instruction: 0xf5b2bbfa │ │ │ │ @ instruction: 0xf0016f40 │ │ │ │ vqadd.s8 d8, d16, d24 │ │ │ │ @ instruction: 0xf5b281d5 │ │ │ │ @ instruction: 0xf0006f20 │ │ │ │ @ instruction: 0xf5b2879c │ │ │ │ @ instruction: 0xf0006f30 │ │ │ │ @ instruction: 0xf5b28786 │ │ │ │ @ instruction: 0xf47f6f10 │ │ │ │ stmdage r8, {r0, r1, r2, r5, r6, r7, r8, r9, fp, sp, pc} │ │ │ │ - blx 0x109bac0 │ │ │ │ - blcs 0x1c4704 │ │ │ │ - blge 0xff91abd4 │ │ │ │ + blx 0x121bbd0 │ │ │ │ + blcs 0x1c4814 │ │ │ │ + blge 0xff91ace4 │ │ │ │ ldrtmi sl, [r8], -r8, lsl #18 │ │ │ │ andsne pc, r1, #70254592 @ 0x4300000 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ - blx 0x79bac0 │ │ │ │ - bllt 0xff6dbae8 │ │ │ │ + blx 0xa1bbd0 │ │ │ │ + bllt 0xff6dbbf8 │ │ │ │ rsbsvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andne pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf1b2401a │ │ │ │ @ instruction: 0xf0032f01 │ │ │ │ - vhsub.s8 q4, q0, │ │ │ │ + vhsub.s8 q4, q0, │ │ │ │ @ instruction: 0xf5b2830d │ │ │ │ @ instruction: 0xf0036fe0 │ │ │ │ - vhsub.s8 d8, d17, d23 │ │ │ │ + vhsub.s8 d8, d17, d21 │ │ │ │ @ instruction: 0xf5b281a1 │ │ │ │ @ instruction: 0xf0037f00 │ │ │ │ - vqadd.s8 q4, , q15 │ │ │ │ - bcs 0xffaf8 │ │ │ │ - andshi pc, ip, r3 │ │ │ │ + vqadd.s8 q4, , q14 │ │ │ │ + bcs 0xffc08 │ │ │ │ + andshi pc, sl, r3 │ │ │ │ @ instruction: 0xf0030859 │ │ │ │ ldceq 12, cr0, [sl], {15} │ │ │ │ tstpeq r0, r1 @ p-variant is OBSOLETE │ │ │ │ tsteq ip, r1, asr #20 │ │ │ │ andseq pc, r0, #2 │ │ │ │ stccc 3, cr15, [r3], {195} @ 0xc3 │ │ │ │ cdpne 3, 8, cr15, cr0, cr3, {6} │ │ │ │ @@ -210423,393 +210493,393 @@ │ │ │ │ vmla.i8 d26, d3, d8 │ │ │ │ vsubl.s8 , d0, d9 │ │ │ │ @ instruction: 0xf1cc020a │ │ │ │ @ instruction: 0xf04f0310 │ │ │ │ stmib sp, {r0, sl, fp}^ │ │ │ │ @ instruction: 0xf8cde30a │ │ │ │ @ instruction: 0xf7f6c030 │ │ │ │ - @ instruction: 0xf7fffa85 │ │ │ │ + @ instruction: 0xf7fffa8f │ │ │ │ @ instruction: 0xf44fbb98 │ │ │ │ vaddw.s8 q11, q0, d0 │ │ │ │ addmi r1, sl, #0, 2 │ │ │ │ ldrhi pc, [r6, #-2] │ │ │ │ bichi pc, r0, #0, 4 │ │ │ │ asrvs pc, pc, #8 @ │ │ │ │ smlabtne r0, r0, r2, pc @ │ │ │ │ @ instruction: 0xf002428a │ │ │ │ - vst1.8 {d24}, [pc :64], r1 │ │ │ │ + vst1.8 {d24}, [pc] │ │ │ │ vaddw.s8 q11, q8, d16 │ │ │ │ addmi r1, sl, #0, 2 │ │ │ │ ldrbthi pc, [ip], r1, lsl #4 @ │ │ │ │ cmppvc r0, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ smlabtne r0, r0, r2, pc @ │ │ │ │ @ instruction: 0xf002428a │ │ │ │ - vst3. {d24,d26,d28}, [pc], r7 │ │ │ │ + vst3. {d24,d26,d28}, [pc], r5 │ │ │ │ vaddw.s8 q11, q8, d0 │ │ │ │ addmi r1, sl, #0, 2 │ │ │ │ - ldrhi pc, [fp, #2] │ │ │ │ + ldrhi pc, [r9, #2] │ │ │ │ tstpvc r0, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ smlabtne r0, r0, r2, pc @ │ │ │ │ @ instruction: 0xf47f428a │ │ │ │ ldmdaeq r9, {r0, r1, r3, r5, r6, r8, r9, fp, sp, pc}^ │ │ │ │ stceq 0, cr15, [pc], {3} │ │ │ │ @ instruction: 0xf0010c9a │ │ │ │ - b 0x111e010 │ │ │ │ + b 0x111e120 │ │ │ │ @ instruction: 0xf002010c │ │ │ │ vmov.i32 d16, #45056 @ 0x0000b000 │ │ │ │ vmull.u8 , d3, d3 │ │ │ │ - b 0x11655e0 │ │ │ │ + b 0x11656f0 │ │ │ │ vsubl.u8 q8, d3, d12 │ │ │ │ stmib sp, {r2, sl, fp, lr}^ │ │ │ │ stmdbge r8, {r3, r9, ip} │ │ │ │ subvs pc, r9, #805306372 @ 0x30000004 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ msreq CPSR_, #204, 2 @ 0x33 │ │ │ │ stceq 0, cr15, [r2], {79} @ 0x4f │ │ │ │ movw lr, #43469 @ 0xa9cd │ │ │ │ eorsgt pc, r0, sp, asr #17 │ │ │ │ - blx 0xe1bbe0 │ │ │ │ - bllt 0x12dbc08 │ │ │ │ + blx 0x109bcf0 │ │ │ │ + bllt 0x12dbd18 │ │ │ │ msrvs SPSR_, pc, asr #8 │ │ │ │ smlabtne r0, r0, r2, pc @ │ │ │ │ @ instruction: 0xf000428a │ │ │ │ vst3.8 {d24,d26,d28}, [pc :256], r9 │ │ │ │ vbic.i32 q11, #0 @ 0x00000000 │ │ │ │ addmi r1, sl, #0, 2 │ │ │ │ strhi pc, [r3, #-0] │ │ │ │ cmppvs r0, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ smlabtne r0, r0, r2, pc @ │ │ │ │ @ instruction: 0xf47f428a │ │ │ │ stmdage r8, {r0, r4, r5, r8, r9, fp, sp, pc} │ │ │ │ @ instruction: 0x46044619 │ │ │ │ @ instruction: 0xf7fc9305 │ │ │ │ - blls 0x25c1b0 │ │ │ │ + blls 0x25c2d8 │ │ │ │ @ instruction: 0xf53f0298 │ │ │ │ - blls 0x4088e8 │ │ │ │ + blls 0x4089f8 │ │ │ │ @ instruction: 0xf0432b01 │ │ │ │ - ldcvs 3, cr8, [fp, #-492]! @ 0xfffffe14 │ │ │ │ + ldcvs 3, cr8, [fp, #-484]! @ 0xfffffe1c │ │ │ │ @ instruction: 0x2098f8d3 │ │ │ │ svcvs 0x0070f412 │ │ │ │ - ldrbhi pc, [r8], -r3 @ │ │ │ │ + ldrbhi pc, [r6], -r3 @ │ │ │ │ @ instruction: 0xf413685b │ │ │ │ svclt 0x00140f70 │ │ │ │ movwcs r2, #769 @ 0x301 │ │ │ │ @ instruction: 0xf43f2b00 │ │ │ │ @ instruction: 0x4621ab13 │ │ │ │ vmin.s8 d20, d11, d24 │ │ │ │ - vmlal.s , d16, d1[7] │ │ │ │ + vrshr.s64 q11, , #64 │ │ │ │ @ instruction: 0xf7f6020d │ │ │ │ - @ instruction: 0xf7fff94d │ │ │ │ + @ instruction: 0xf7fff957 │ │ │ │ @ instruction: 0xf5b2bb0a │ │ │ │ @ instruction: 0xf0006f50 │ │ │ │ @ instruction: 0xf5b284a9 │ │ │ │ @ instruction: 0xf0006f70 │ │ │ │ @ instruction: 0xf5b2847e │ │ │ │ @ instruction: 0xf47f6f40 │ │ │ │ stmdage r8, {r0, r2, r3, r4, r5, r6, r7, r9, fp, sp, pc} │ │ │ │ strmi r9, [r4], -r5, lsl #2 │ │ │ │ - @ instruction: 0xf928f7fc │ │ │ │ - bls 0x4048c0 │ │ │ │ + @ instruction: 0xf92ef7fc │ │ │ │ + bls 0x4049d0 │ │ │ │ @ instruction: 0xf102029b │ │ │ │ - bcs 0x13ddc4 │ │ │ │ + bcs 0x13ded4 │ │ │ │ rsbshi pc, fp, r2, asr #32 │ │ │ │ @ instruction: 0xf8d36d3b │ │ │ │ @ instruction: 0xf4122098 │ │ │ │ @ instruction: 0xf0036f70 │ │ │ │ - ldmdavs fp, {r0, r2, r3, r4, r8, r9, pc}^ │ │ │ │ + ldmdavs fp, {r0, r1, r3, r4, r8, r9, pc}^ │ │ │ │ svceq 0x0070f413 │ │ │ │ movwcs fp, #7956 @ 0x1f14 │ │ │ │ - blcs 0xe68d4 │ │ │ │ - bge 0xff91add4 │ │ │ │ + blcs 0xe69e4 │ │ │ │ + bge 0xff91aee4 │ │ │ │ ldrtmi r4, [r8], -r1, lsr #12 │ │ │ │ - sbcseq pc, sp, #-1342177276 @ 0xb0000004 │ │ │ │ + rscne pc, sp, #-1342177276 @ 0xb0000004 │ │ │ │ andeq pc, sp, #192, 4 │ │ │ │ - @ instruction: 0xf91af7f6 │ │ │ │ - blt 0xff6dbce8 │ │ │ │ + @ instruction: 0xf924f7f6 │ │ │ │ + blt 0xff6dbdf8 │ │ │ │ svcvs 0x00a0f5b2 │ │ │ │ ldrthi pc, [r0], -r0 @ │ │ │ │ svcvs 0x00c0f5b2 │ │ │ │ ldrhi pc, [fp], -r0 │ │ │ │ svcvs 0x0080f5b2 │ │ │ │ - bge 0xff39af00 │ │ │ │ + bge 0xff39b010 │ │ │ │ @ instruction: 0xf7fca808 │ │ │ │ - stmdbge r8, {r0, r1, r3, r4, r6, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r8, {r0, r2, r5, r6, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf6434638 │ │ │ │ vmvn.i32 q9, #256 @ 0x00000100 │ │ │ │ @ instruction: 0xf7f6020a │ │ │ │ - @ instruction: 0xf7fff901 │ │ │ │ + @ instruction: 0xf7fff90b │ │ │ │ vst1.32 {d27-d28}, [pc :256], lr │ │ │ │ vmla.f d22, d16, d0[0] │ │ │ │ addmi r1, sl, #0, 2 │ │ │ │ ldrhi pc, [r4, #-0] │ │ │ │ mvnvs pc, pc, asr #8 │ │ │ │ smlabtne r0, r0, r2, pc @ │ │ │ │ @ instruction: 0xf000428a │ │ │ │ vst3. {d24-d26}, [pc :256], fp │ │ │ │ vaddw.s8 q11, q8, d16 │ │ │ │ addmi r1, sl, #0, 2 │ │ │ │ - bge 0xfeb1af44 │ │ │ │ + bge 0xfeb1b054 │ │ │ │ stmdage r8, {r0, r3, r4, r9, sl, lr} │ │ │ │ - @ instruction: 0xf838f7fc │ │ │ │ + @ instruction: 0xf842f7fc │ │ │ │ ldrtmi sl, [r8], -r8, lsl #18 │ │ │ │ addcc pc, r5, #70254592 @ 0x4300000 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ - @ instruction: 0xf8def7f6 │ │ │ │ - blt 0xfe7dbd60 │ │ │ │ + @ instruction: 0xf8e8f7f6 │ │ │ │ + blt 0xfe7dbe70 │ │ │ │ bicvs pc, r0, pc, asr #8 │ │ │ │ smlabtne r0, r0, r2, pc @ │ │ │ │ @ instruction: 0xf000428a │ │ │ │ vst1.64 {d24-d26}, [pc :64], r8 │ │ │ │ vmla.f d22, d16, d0[4] │ │ │ │ addmi r1, sl, #0, 2 │ │ │ │ ldrthi pc, [pc], r0 @ │ │ │ │ asrvs pc, pc, #8 @ │ │ │ │ smlabtne r0, r0, r2, pc @ │ │ │ │ @ instruction: 0xf47f428a │ │ │ │ ldrmi sl, [r9], -r5, lsl #21 │ │ │ │ @ instruction: 0xf7fca808 │ │ │ │ - stmdbge r8, {r0, r2, r4, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r8, {r0, r1, r2, r3, r4, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf6434638 │ │ │ │ vsubl.s8 q9, d0, d21 │ │ │ │ @ instruction: 0xf7f6020a │ │ │ │ - @ instruction: 0xf7fff8bb │ │ │ │ + @ instruction: 0xf7fff8c5 │ │ │ │ vst1.16 {d27-d28}, [pc :256], r8 │ │ │ │ vmla.f d22, d0, d0[4] │ │ │ │ addmi r1, sl, #0, 2 │ │ │ │ strhi pc, [r6, r0] │ │ │ │ cmnpvs r0, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ smlabtne r0, r0, r2, pc @ │ │ │ │ @ instruction: 0xf000428a │ │ │ │ vst3. {d24,d26,d28}, [pc :64], r4 │ │ │ │ vorr.i32 q11, #0 @ 0x00000000 │ │ │ │ addmi r1, sl, #0, 2 │ │ │ │ - bge 0x199afd0 │ │ │ │ + bge 0x199b0e0 │ │ │ │ setend be │ │ │ │ stmdage r8, {r1, r2, r4, r5, r8, r9, sl, pc} │ │ │ │ movwls r4, #22041 @ 0x5619 │ │ │ │ @ instruction: 0xf7fc4604 │ │ │ │ - blls 0x25bf6c │ │ │ │ + blls 0x25c094 │ │ │ │ @ instruction: 0xf53f065d │ │ │ │ - blls 0x408744 │ │ │ │ + blls 0x408854 │ │ │ │ @ instruction: 0xf0432b01 │ │ │ │ - ldcvs 4, cr8, [fp, #-964]! @ 0xfffffc3c │ │ │ │ + ldcvs 4, cr8, [fp, #-956]! @ 0xfffffc44 │ │ │ │ @ instruction: 0x2098f8d3 │ │ │ │ svcvs 0x0070f412 │ │ │ │ - addhi pc, ip, #4 │ │ │ │ + addhi pc, sl, #4 │ │ │ │ @ instruction: 0xf413685b │ │ │ │ svclt 0x00140f70 │ │ │ │ movwcs r2, #769 @ 0x301 │ │ │ │ @ instruction: 0xf43f2b00 │ │ │ │ strtmi sl, [r1], -r1, asr #20 │ │ │ │ @ instruction: 0xf64a4638 │ │ │ │ - vmlal.s , d16, d1[3] │ │ │ │ + vrshr.s64 q10, , #64 │ │ │ │ @ instruction: 0xf7f6020d │ │ │ │ - @ instruction: 0xf7fff87b │ │ │ │ + @ instruction: 0xf7fff885 │ │ │ │ @ instruction: 0xf5b2ba38 │ │ │ │ @ instruction: 0xf0006fc0 │ │ │ │ @ instruction: 0xf5b28607 │ │ │ │ @ instruction: 0xf0006fe0 │ │ │ │ @ instruction: 0xf5b285f2 │ │ │ │ @ instruction: 0xf47f6fa0 │ │ │ │ stmdage r8, {r0, r1, r3, r5, r9, fp, sp, pc} │ │ │ │ - @ instruction: 0xffbcf7fb │ │ │ │ + @ instruction: 0xffc6f7fb │ │ │ │ ldrtmi sl, [r8], -r8, lsl #18 │ │ │ │ sbcsne pc, r9, #70254592 @ 0x4300000 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ - @ instruction: 0xf862f7f6 │ │ │ │ - blt 0x8dbe58 │ │ │ │ + @ instruction: 0xf86cf7f6 │ │ │ │ + blt 0x8dbf68 │ │ │ │ svcvs 0x0060f5b2 │ │ │ │ strthi pc, [r5], r0 │ │ │ │ svcvs 0x0070f5b2 │ │ │ │ ldrbthi pc, [sl], -r0 @ │ │ │ │ svcvs 0x0050f5b2 │ │ │ │ - bge 0x59b070 │ │ │ │ + bge 0x59b180 │ │ │ │ tstls r5, r8, lsl #16 │ │ │ │ @ instruction: 0xf7fc4604 │ │ │ │ - blls 0x25bf74 │ │ │ │ + blls 0x25c09c │ │ │ │ addseq r9, sp, #12, 20 @ 0xc000 │ │ │ │ strhi pc, [r2, -r1, lsl #2] │ │ │ │ @ instruction: 0xf0412a01 │ │ │ │ ldcvs 7, cr8, [fp, #-656]! @ 0xfffffd70 │ │ │ │ @ instruction: 0x2098f8d3 │ │ │ │ svcvs 0x0070f412 │ │ │ │ - adchi pc, r6, #3 │ │ │ │ + adchi pc, r4, #3 │ │ │ │ @ instruction: 0xf413685b │ │ │ │ svclt 0x00140f70 │ │ │ │ movwcs r2, #769 @ 0x301 │ │ │ │ @ instruction: 0xf43f2b00 │ │ │ │ @ instruction: 0x4621a9f5 │ │ │ │ - vmin.s8 d20, d10, d24 │ │ │ │ - vrshr.s64 d23, d5, #64 │ │ │ │ + @ instruction: 0xf64a4638 │ │ │ │ + vsubl.s8 q8, d16, d21 │ │ │ │ @ instruction: 0xf7f6020d │ │ │ │ - @ instruction: 0xf7fff82f │ │ │ │ + @ instruction: 0xf7fff839 │ │ │ │ @ instruction: 0xf5b2b9ec │ │ │ │ @ instruction: 0xf0016f24 │ │ │ │ @ instruction: 0xf5b282eb │ │ │ │ @ instruction: 0xf0016f30 │ │ │ │ @ instruction: 0xf5b282c1 │ │ │ │ @ instruction: 0xf47f6f20 │ │ │ │ @ instruction: 0x4619a9df │ │ │ │ movwls sl, #22536 @ 0x5808 │ │ │ │ eorshi pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xf85af7fc │ │ │ │ + @ instruction: 0xf860f7fc │ │ │ │ ldrsbcs pc, [r0], #135 @ 0x87 @ │ │ │ │ - blls 0x22f7d0 │ │ │ │ + blls 0x22f8e0 │ │ │ │ ldrdgt pc, [ip], -sp @ │ │ │ │ andcs pc, r0, #134217731 @ 0x8000003 │ │ │ │ cps #25 │ │ │ │ - bcs 0xfe29c │ │ │ │ + bcs 0xfe3ac │ │ │ │ stmibge sl, {r0, r1, r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ - orrsmi pc, ip, #268435460 @ 0x10000004 │ │ │ │ + @ instruction: 0x53acf241 │ │ │ │ teqpeq r5, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - addpl pc, ip, #268435460 @ 0x10000004 │ │ │ │ + addsvs pc, ip, #268435460 @ 0x10000004 │ │ │ │ eorseq pc, r5, #192, 4 │ │ │ │ @ instruction: 0xf853a908 │ │ │ │ @ instruction: 0xf852302c │ │ │ │ @ instruction: 0xf7fb202c │ │ │ │ - @ instruction: 0xf7fffb01 │ │ │ │ + @ instruction: 0xf7fffb0b │ │ │ │ @ instruction: 0xf5b2b9ba │ │ │ │ @ instruction: 0xf0016f64 │ │ │ │ @ instruction: 0xf5b28169 │ │ │ │ @ instruction: 0xf0016f74 │ │ │ │ @ instruction: 0xf5b2814d │ │ │ │ @ instruction: 0xf47f6f60 │ │ │ │ ldrmi sl, [r9], -sp, lsr #19 │ │ │ │ movwls sl, #22536 @ 0x5808 │ │ │ │ - @ instruction: 0xf82af7fc │ │ │ │ + @ instruction: 0xf830f7fc │ │ │ │ bicseq r9, sp, r5, lsl #22 │ │ │ │ stmibge r4!, {r0, r1, r2, r3, r4, r5, r8, sl, ip, sp, lr, pc} │ │ │ │ ldrsbcc pc, [r0], #135 @ 0x87 @ │ │ │ │ @ instruction: 0xf57f05dc │ │ │ │ @ instruction: 0x6d39a99f │ │ │ │ stcls 8, cr9, [r9], {8} │ │ │ │ strmi r6, [r5], -fp, lsl #16 │ │ │ │ strtmi r9, [r6], -sl, lsl #20 │ │ │ │ svceq 0x000ef013 │ │ │ │ - b 0x1112384 │ │ │ │ + b 0x1112494 │ │ │ │ tstmi r3, #4, 6 @ 0x10000000 │ │ │ │ @ instruction: 0xf53f06d8 │ │ │ │ ldrbeq sl, [r3, pc, lsl #19] │ │ │ │ stmibge ip, {r0, r1, r2, r3, r4, r5, r8, sl, ip, sp, lr, pc} │ │ │ │ - blcs 0x104bb0 │ │ │ │ - sbchi pc, r8, #4 │ │ │ │ + blcs 0x104cc0 │ │ │ │ + sbchi pc, r6, #4 │ │ │ │ @ instruction: 0xf47f2b02 │ │ │ │ @ instruction: 0xf8d1a985 │ │ │ │ @ instruction: 0xf01330f8 │ │ │ │ @ instruction: 0xf43f0fe0 │ │ │ │ vmul.i8 q13, , │ │ │ │ - vrsra.s64 d18, d17, #64 │ │ │ │ + vrsra.s64 , , #64 │ │ │ │ ldrtmi r0, [r8], -sp, lsl #6 │ │ │ │ movwcs lr, #22989 @ 0x59cd │ │ │ │ - ldc2l 0, cr15, [sl, #-40] @ 0xffffffd8 │ │ │ │ + ldc2l 0, cr15, [ip, #-40] @ 0xffffffd8 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ stmdals r5, {r1, r6, r9, fp, sp, pc} │ │ │ │ - ldc2l 7, cr15, [lr, #-884]! @ 0xfffffc8c │ │ │ │ + ldc2l 7, cr15, [sl, #-884] @ 0xfffffc8c │ │ │ │ ldrtmi r4, [r0], -r4, lsl #12 │ │ │ │ - ldc2l 7, cr15, [sl, #-884]! @ 0xfffffc8c │ │ │ │ + ldc2l 7, cr15, [r6, #-884] @ 0xfffffc8c │ │ │ │ strtmi r9, [r8], -r5 │ │ │ │ - ldc2l 7, cr15, [r6, #-884]! @ 0xfffffc8c │ │ │ │ + ldc2l 7, cr15, [r2, #-884] @ 0xfffffc8c │ │ │ │ @ instruction: 0xf04f9b06 │ │ │ │ @ instruction: 0x46020c10 │ │ │ │ andcs r9, r0, r2, lsl #6 │ │ │ │ strbtmi r9, [r3], -r5, lsl #18 │ │ │ │ strtmi r9, [r0], -r1 │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ - cdp2 7, 13, cr15, cr12, cr8, {4} │ │ │ │ - blt 0xadbfe4 │ │ │ │ + cdp2 7, 5, cr15, cr4, cr8, {4} │ │ │ │ + blt 0xadc0f4 │ │ │ │ svcvc 0x0010f5b2 │ │ │ │ eorshi pc, ip, r1 │ │ │ │ svcvc 0x0040f5b2 │ │ │ │ andhi pc, fp, r1 │ │ │ │ svcvc 0x0000f5b2 │ │ │ │ stmdbge ip, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ stmdage r8, {r0, r3, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf8cd9305 │ │ │ │ @ instruction: 0xf7fb8030 │ │ │ │ - blls 0x25df2c │ │ │ │ + blls 0x25e054 │ │ │ │ bicseq r9, r9, fp, lsl #20 │ │ │ │ addhi pc, r2, r2, lsl #2 │ │ │ │ ldrsbcc pc, [r0], #135 @ 0x87 @ │ │ │ │ svclt 0x00142a02 │ │ │ │ - ldclcc 0, cr15, [pc], #316 @ 0xde160 │ │ │ │ + ldclcc 0, cr15, [pc], #316 @ 0xde270 │ │ │ │ stceq 0, cr15, [sl], {79} @ 0x4f │ │ │ │ @ instruction: 0xf57f05db │ │ │ │ vmul.i8 d26, d1, d21 │ │ │ │ - vqdmlal.s q9, d0, d0[3] │ │ │ │ - bl 0x19ed0c │ │ │ │ + vorr.i32 , #3072 @ 0x00000c00 │ │ │ │ + bl 0x19ee1c │ │ │ │ stmib sp, {r1, r7, r8, r9}^ │ │ │ │ @ instruction: 0xf241cc00 │ │ │ │ - vmov.i32 q10, #3327 @ 0x00000cff │ │ │ │ + vqdmulh.s d21, d0, d0[7] │ │ │ │ stmdbge r8, {r0, r2, r4, r5, sl, fp} │ │ │ │ @ instruction: 0xf8d34638 │ │ │ │ @ instruction: 0xf85c3250 │ │ │ │ @ instruction: 0xf7fb2022 │ │ │ │ - @ instruction: 0xf7fff9af │ │ │ │ + @ instruction: 0xf7fff9b9 │ │ │ │ @ instruction: 0xf5b2b920 │ │ │ │ @ instruction: 0xf0016fc8 │ │ │ │ @ instruction: 0xf5b28199 │ │ │ │ @ instruction: 0xf0016fe0 │ │ │ │ @ instruction: 0xf5b28173 │ │ │ │ @ instruction: 0xf47f6fc0 │ │ │ │ @ instruction: 0x4619a913 │ │ │ │ movwls sl, #22536 @ 0x5808 │ │ │ │ eorshi pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xff8ef7fb │ │ │ │ + @ instruction: 0xff94f7fb │ │ │ │ ldrsbcs pc, [r0], #135 @ 0x87 @ │ │ │ │ - blls 0x22f968 │ │ │ │ + blls 0x22fa78 │ │ │ │ ldrdgt pc, [ip], -sp @ │ │ │ │ andcs pc, r0, #134217731 @ 0x8000003 │ │ │ │ cps #28 │ │ │ │ - bcs 0xfe40c │ │ │ │ + bcs 0xfe51c │ │ │ │ ldmge lr!, {r0, r1, r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ - @ instruction: 0x43bcf241 │ │ │ │ + bicpl pc, ip, #268435460 @ 0x10000004 │ │ │ │ teqpeq r5, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - addsmi pc, ip, #268435460 @ 0x10000004 │ │ │ │ + adcpl pc, ip, #268435460 @ 0x10000004 │ │ │ │ eorseq pc, r5, #192, 4 │ │ │ │ @ instruction: 0xf853a908 │ │ │ │ @ instruction: 0xf852302c │ │ │ │ @ instruction: 0xf7fb202c │ │ │ │ - @ instruction: 0xf7fffb11 │ │ │ │ + @ instruction: 0xf7fffb1b │ │ │ │ @ instruction: 0xf5b2b8ee │ │ │ │ @ instruction: 0xf0016fe0 │ │ │ │ @ instruction: 0xf1b2832e │ │ │ │ @ instruction: 0xf0017f80 │ │ │ │ @ instruction: 0xf5b28305 │ │ │ │ @ instruction: 0xf47f6fa0 │ │ │ │ - b 0x14c845c │ │ │ │ + b 0x14c856c │ │ │ │ @ instruction: 0xf0030e53 │ │ │ │ - b 0x149e91c │ │ │ │ + b 0x149ea2c │ │ │ │ @ instruction: 0xf00e4c93 │ │ │ │ - b 0x1461928 │ │ │ │ + b 0x1461a38 │ │ │ │ @ instruction: 0xf00c0e02 │ │ │ │ vmov.i32 d16, #45311 @ 0x0000b0ff │ │ │ │ stmdbge r8, {r0, r1, r9, ip, sp} │ │ │ │ @ instruction: 0x0c02ea4c │ │ │ │ rscsmi pc, r9, #-1610612732 @ 0xa0000004 │ │ │ │ andeq pc, r6, #192, 4 │ │ │ │ strne pc, [r0], #963 @ 0x3c3 │ │ │ │ @ instruction: 0xec08e9cd │ │ │ │ movwmi pc, #21443 @ 0x53c3 @ │ │ │ │ movwls r9, #46090 @ 0xb40a │ │ │ │ movwls r2, #49923 @ 0xc303 │ │ │ │ - @ instruction: 0xffacf7f5 │ │ │ │ + @ instruction: 0xffb6f7f5 │ │ │ │ ldmlt pc!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} @ │ │ │ │ bicvs pc, r0, pc, asr #8 │ │ │ │ smlabtne r0, r0, r2, pc @ │ │ │ │ @ instruction: 0xf002428a │ │ │ │ - vaba.s8 q4, q0, q10 │ │ │ │ + vaba.s8 q4, q0, q9 │ │ │ │ vst1.16 {d24-d26}, [pc]! │ │ │ │ vaddw.s8 q11, q8, d0 │ │ │ │ addmi r1, sl, #0, 2 │ │ │ │ - strhi pc, [r1, -r2]! │ │ │ │ + ldrhi pc, [pc, -r2] │ │ │ │ @ instruction: 0x81b8f202 │ │ │ │ tstpvc r0, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ smlabtne r0, r0, r2, pc @ │ │ │ │ @ instruction: 0xf002428a │ │ │ │ - vst1.32 {d24-d26}, [pc :128], r0 │ │ │ │ + vst1.32 {d24-d26}, [pc :64], lr │ │ │ │ vmla.f d23, d0, d0[0] │ │ │ │ addmi r1, sl, #0, 2 │ │ │ │ ldmge lr, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf0030859 │ │ │ │ ldceq 12, cr0, [sl], {15} │ │ │ │ tstpeq r0, r1 @ p-variant is OBSOLETE │ │ │ │ tsteq ip, r1, asr #20 │ │ │ │ @@ -210822,31 +210892,31 @@ │ │ │ │ vmla.i8 d26, d3, d8 │ │ │ │ vsubl.s8 q11, d16, d17 │ │ │ │ @ instruction: 0xf1cc020a │ │ │ │ @ instruction: 0xf04f0310 │ │ │ │ stmib sp, {r0, sl, fp}^ │ │ │ │ @ instruction: 0xf8cde30a │ │ │ │ @ instruction: 0xf7f5c030 │ │ │ │ - @ instruction: 0xf7ffff67 │ │ │ │ + @ instruction: 0xf7ffff71 │ │ │ │ vst2.16 {d27-d28}, [pc :256], sl │ │ │ │ vmla.f d22, d16, d0[0] │ │ │ │ addmi r1, sl, #0, 2 │ │ │ │ - ldrbhi pc, [fp, r2] @ │ │ │ │ + ldrbhi pc, [r9, r2] @ │ │ │ │ bicvs pc, r0, pc, asr #8 │ │ │ │ smlabtne r0, r0, r2, pc @ │ │ │ │ vhsub.s8 d4, d16, d10 │ │ │ │ vst1.32 {d24-d26}, [pc :256]! │ │ │ │ vaddw.s8 q11, q8, d0 │ │ │ │ addmi r1, sl, #0, 2 │ │ │ │ - strhi pc, [r5, r2] │ │ │ │ + strhi pc, [r3, r2] │ │ │ │ sbcshi pc, r6, r2, lsl #4 │ │ │ │ tstpvc r0, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ smlabtne r0, r0, r2, pc @ │ │ │ │ @ instruction: 0xf002428a │ │ │ │ - vst1.32 {d24-d26}, [pc :128], r9 │ │ │ │ + vst1.32 {d24-d26}, [pc :128], r7 │ │ │ │ vmla.f d23, d0, d0[0] │ │ │ │ addmi r1, sl, #0, 2 │ │ │ │ ldmdage r4, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf0030859 │ │ │ │ ldceq 12, cr0, [sl], {15} │ │ │ │ tstpeq r0, r1 @ p-variant is OBSOLETE │ │ │ │ tsteq ip, r1, asr #20 │ │ │ │ @@ -210859,47 +210929,47 @@ │ │ │ │ vmla.i8 d26, d3, d8 │ │ │ │ vsubl.s8 q11, d16, d17 │ │ │ │ @ instruction: 0xf1cc020a │ │ │ │ @ instruction: 0xf04f0308 │ │ │ │ stmib sp, {sl, fp}^ │ │ │ │ @ instruction: 0xf8cde30a │ │ │ │ @ instruction: 0xf7f5c030 │ │ │ │ - @ instruction: 0xf7ffff1d │ │ │ │ + @ instruction: 0xf7ffff27 │ │ │ │ vst2.8 {d27-d28}, [pc :256], r0 │ │ │ │ vmla.f d22, d16, d0[0] │ │ │ │ addmi r1, sl, #0, 2 │ │ │ │ rscshi pc, sp, #1 │ │ │ │ mvnvs pc, pc, asr #8 │ │ │ │ smlabtne r0, r0, r2, pc @ │ │ │ │ @ instruction: 0xf47f428a │ │ │ │ - b 0x14c82dc │ │ │ │ + b 0x14c83ec │ │ │ │ @ instruction: 0xf0030e53 │ │ │ │ - b 0x149ea9c │ │ │ │ + b 0x149ebac │ │ │ │ @ instruction: 0xf00e4c93 │ │ │ │ - b 0x1461aa8 │ │ │ │ + b 0x1461bb8 │ │ │ │ @ instruction: 0xf00c0e02 │ │ │ │ vmov.i32 d16, #45311 @ 0x0000b0ff │ │ │ │ stmdbge r8, {r0, r1, r9, ip, sp} │ │ │ │ @ instruction: 0x0c02ea4c │ │ │ │ andsmi pc, r5, #70254592 @ 0x4300000 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ strne pc, [r0], #963 @ 0x3c3 │ │ │ │ @ instruction: 0xec08e9cd │ │ │ │ movwmi pc, #21443 @ 0x53c3 @ │ │ │ │ movwls r9, #46090 @ 0xb40a │ │ │ │ movwls r2, #49923 @ 0xc303 │ │ │ │ - mcr2 7, 7, pc, cr12, cr5, {7} @ │ │ │ │ + mrc2 7, 7, pc, cr6, cr5, {7} │ │ │ │ svclt 0x00fff7fe │ │ │ │ svcvs 0x0060f5b2 │ │ │ │ - adcshi pc, lr, #2 │ │ │ │ + adcshi pc, ip, #2 │ │ │ │ bicshi pc, r8, #268435456 @ 0x10000000 │ │ │ │ svcvs 0x0040f5b2 │ │ │ │ - addshi pc, r0, #2 │ │ │ │ + addhi pc, lr, #2 │ │ │ │ svcvs 0x0050f5b2 │ │ │ │ - rsbhi pc, r3, #2 │ │ │ │ + rsbhi pc, r1, #2 │ │ │ │ svcvs 0x0020f5b2 │ │ │ │ svcge 0x00ecf47e │ │ │ │ mcrreq 0, 1, pc, r0, cr3 @ │ │ │ │ svcge 0x00e8f47e │ │ │ │ @ instruction: 0xf0030859 │ │ │ │ @ instruction: 0xf001020f │ │ │ │ @ instruction: 0xf8cd0110 │ │ │ │ @@ -210907,69 +210977,69 @@ │ │ │ │ @ instruction: 0xf3c30c9a │ │ │ │ @ instruction: 0xf0024c04 │ │ │ │ vmov.i32 d16, #45056 @ 0x0000b000 │ │ │ │ tstmi r3, #201326592 @ 0xc000000 │ │ │ │ movwne lr, #35277 @ 0x89cd │ │ │ │ movwcs sl, #10504 @ 0x2908 │ │ │ │ movwgt lr, #47565 @ 0xb9cd │ │ │ │ - stc2 7, cr15, [r6, #-1000]! @ 0xfffffc18 │ │ │ │ + ldc2 7, cr15, [r0, #-1000]! @ 0xfffffc18 │ │ │ │ svclt 0x00cff7fe │ │ │ │ cmppvs r0, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ smlabtne r0, r0, r2, pc @ │ │ │ │ @ instruction: 0xf002428a │ │ │ │ - vst2.32 {d24-d27}, [pc :256], lr │ │ │ │ + vst2.32 {d24-d27}, [pc :256], ip │ │ │ │ vorr.i32 q11, #0 @ 0x00000000 │ │ │ │ addmi r1, sl, #0, 2 │ │ │ │ msrhi SPSR_fsc, #268435456 @ 0x10000000 │ │ │ │ msrvs CPSR_, pc, asr #8 │ │ │ │ smlabtne r0, r0, r2, pc @ │ │ │ │ @ instruction: 0xf002428a │ │ │ │ - vst2. {d24-d27}, [pc :256], fp │ │ │ │ + vst2. {d24-d27}, [pc :256], r9 │ │ │ │ vmla.f d22, d0, d0[0] │ │ │ │ addmi r1, sl, #0, 2 │ │ │ │ - msrhi SPSR_xc, r2 │ │ │ │ + msrhi SPSR_x, r2 │ │ │ │ tstpvs r0, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ smlabtne r0, r0, r2, pc @ │ │ │ │ @ instruction: 0xf47e428a │ │ │ │ - b 0x14ca1f0 │ │ │ │ + b 0x14ca300 │ │ │ │ @ instruction: 0xf0030c53 │ │ │ │ ldceq 1, cr0, [sl], {15} │ │ │ │ ldceq 0, cr15, [r0], {12} │ │ │ │ + cdpmi 3, 0, cr15, cr4, cr3, {6} │ │ │ │ andseq pc, r0, #2 │ │ │ │ @ instruction: 0x0c01ea4c │ │ │ │ - cdpmi 3, 0, cr15, cr4, cr3, {6} │ │ │ │ smlabtcc r3, r3, r3, pc @ │ │ │ │ - @ instruction: 0xf1ce430a │ │ │ │ - @ instruction: 0xf0130e20 │ │ │ │ + cdpeq 1, 2, cr15, cr0, cr14, {6} │ │ │ │ + @ instruction: 0xf013430a │ │ │ │ @ instruction: 0xf0430440 │ │ │ │ - stmib sp, {r0, r4, r6, r8, r9, pc}^ │ │ │ │ + stmib sp, {r0, r1, r2, r3, r6, r8, r9, pc}^ │ │ │ │ stmdbge r8, {r0, r3, sl, sp} │ │ │ │ - @ instruction: 0x63bdf647 │ │ │ │ + mvnvc pc, #74448896 @ 0x4700000 │ │ │ │ movweq pc, #53952 @ 0xd2c0 @ │ │ │ │ rscspl pc, r5, #64, 4 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ eorgt pc, r0, sp, asr #17 │ │ │ │ stceq 0, cr15, [r3], {79} @ 0x4f │ │ │ │ eor pc, ip, sp, asr #17 │ │ │ │ eorsgt pc, r0, sp, asr #17 │ │ │ │ - mcrr2 7, 15, pc, r6, cr11 @ │ │ │ │ + mrrc2 7, 15, pc, r0, cr11 @ │ │ │ │ svclt 0x007ff7fe │ │ │ │ svccc 0x0000f5b2 │ │ │ │ - orrshi pc, sp, #3 │ │ │ │ + orrshi pc, fp, #3 │ │ │ │ rsbshi pc, r0, #268435456 @ 0x10000000 │ │ │ │ svcvc 0x0060f5b2 │ │ │ │ - ldrhi pc, [fp], #3 │ │ │ │ + ldrhi pc, [r9], #3 │ │ │ │ ldrhi pc, [fp, #-513] @ 0xfffffdff │ │ │ │ svcvc 0x00c0f5b2 │ │ │ │ - andhi pc, r2, r4 │ │ │ │ - msrhi (UNDEF: 101), r3 │ │ │ │ + andhi pc, r0, r4 │ │ │ │ + msrhi (UNDEF: 99), r3 │ │ │ │ @ instruction: 0xf0042a80 │ │ │ │ - @ instruction: 0xf5b2802f │ │ │ │ + @ instruction: 0xf5b2802d │ │ │ │ @ instruction: 0xf0047f80 │ │ │ │ - bcs 0xfe418 │ │ │ │ + bcs 0xfe520 │ │ │ │ svcge 0x007af47e │ │ │ │ tstls r5, r8, lsl #16 │ │ │ │ eorshi pc, r0, sp, asr #17 │ │ │ │ mcr2 7, 4, pc, cr12, cr11, {7} @ │ │ │ │ subscc pc, r5, #68, 4 @ 0x40000004 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ ldmdalt sp, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ @@ -210980,1139 +211050,1139 @@ │ │ │ │ @ instruction: 0xf47e3f80 │ │ │ │ vqrdmlsh.s q13, , d3[4] │ │ │ │ andls r4, r8, #536870916 @ 0x20000004 │ │ │ │ addne pc, r0, #67108867 @ 0x4000003 │ │ │ │ @ instruction: 0xf0030849 │ │ │ │ andls r0, r9, #3840 @ 0xf00 │ │ │ │ tstpeq r0, r1 @ p-variant is OBSOLETE │ │ │ │ - b 0x1121684 │ │ │ │ + b 0x1121794 │ │ │ │ @ instruction: 0xf002010c │ │ │ │ tstls sl, r0, lsl r2 │ │ │ │ smlabtcc r3, r3, r3, pc @ │ │ │ │ stmdbge r8, {r1, r3, r8, r9, lr} │ │ │ │ @ instruction: 0xf8cd9305 │ │ │ │ andls r8, fp, #48 @ 0x30 │ │ │ │ - blx 0x29c426 │ │ │ │ + blx 0x51c536 │ │ │ │ stmdacs r0, {r0, r2, r8, r9, fp, ip, pc} │ │ │ │ svcge 0x00fbf47e │ │ │ │ rsbsvs pc, r4, #50331648 @ 0x3000000 │ │ │ │ svcvs 0x00e8f5b2 │ │ │ │ ldmge r4!, {r0, r1, r2, r3, r4, r5, r9, sl, ip, sp, lr, pc} │ │ │ │ svclt 0x0045f7fe │ │ │ │ @ instruction: 0xf8d00c8a │ │ │ │ @ instruction: 0xf00210d0 │ │ │ │ vmov.i32 d16, #45056 @ 0x0000b000 │ │ │ │ - b 0x116a46c │ │ │ │ + b 0x116a57c │ │ │ │ strtmi r0, [r8], r0, lsl #10 │ │ │ │ @ instruction: 0xf14105c8 │ │ │ │ ldmdaeq sl, {r0, r1, r3, r7, r9, pc}^ │ │ │ │ tstpeq pc, r3 @ p-variant is OBSOLETE │ │ │ │ andseq pc, r0, #2 │ │ │ │ andmi pc, r3, r3, asr #7 │ │ │ │ streq lr, [r1], -r2, asr #20 │ │ │ │ ldmeq sl, {r0, r3, r4, r5, r8, sl, fp, sp, lr}^ │ │ │ │ andseq pc, r0, #2 │ │ │ │ movwmi r6, #10249 @ 0x2809 │ │ │ │ svceq 0x000ef011 │ │ │ │ - b 0x12928a4 │ │ │ │ + b 0x12929b4 │ │ │ │ tstmi r1, #1073741825 @ 0x40000001 │ │ │ │ @ instruction: 0xf10106c9 │ │ │ │ vmvn.i32 q12, #45824 @ 0x0000b300 │ │ │ │ strmi r2, [ip], -r1, lsl #2 │ │ │ │ ldrmi r3, [r1], #-257 @ 0xfffffeff │ │ │ │ vmls.i8 d2, d1, d16 │ │ │ │ ldrtmi r8, [r8], -fp, ror #4 │ │ │ │ movwcs lr, #22989 @ 0x59cd │ │ │ │ - blx 0xff69a4dc │ │ │ │ + blx 0xff71a5ec │ │ │ │ @ instruction: 0xf43e2800 │ │ │ │ - bls 0x24a3b4 │ │ │ │ + bls 0x24a4c4 │ │ │ │ addeq lr, r2, r4, asr #20 │ │ │ │ - @ instruction: 0xf924f772 │ │ │ │ + @ instruction: 0xf89cf772 │ │ │ │ @ instruction: 0xf7714605 │ │ │ │ - blls 0x29d730 │ │ │ │ + blls 0x29d620 │ │ │ │ ldrbeq r4, [fp], -r7, lsl #12 │ │ │ │ - cmnphi ip, r3, asr #2 @ p-variant is OBSOLETE │ │ │ │ + cmnphi sl, r3, asr #2 @ p-variant is OBSOLETE │ │ │ │ andcs r2, r0, #201326592 @ 0xc000000 │ │ │ │ @ instruction: 0xf7dd4641 │ │ │ │ - @ instruction: 0xf771fb73 │ │ │ │ - ldrtmi pc, [r1], -sp, lsl #25 @ │ │ │ │ + @ instruction: 0xf771fb4f │ │ │ │ + ldrtmi pc, [r1], -r5, lsl #24 @ │ │ │ │ andcs r2, r0, #201326592 @ 0xc000000 │ │ │ │ @ instruction: 0xf7dd4604 │ │ │ │ - blmi 0xff11d29c │ │ │ │ + blmi 0xff11d31c │ │ │ │ svccs 0x0070ee1d │ │ │ │ orrsvs pc, r8, r9, asr #4 │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldmne fp!, {r1, r4, r6, r7, fp, ip, lr} │ │ │ │ stmiane fp!, {r1, r8, r9, ip, pc} │ │ │ │ @ instruction: 0xf6469300 │ │ │ │ vsubw.s8 q11, q0, d20 │ │ │ │ ldmdavs fp, {r1, r2, r4, r7, r8, r9, sp} │ │ │ │ strtmi r4, [r2], #-1043 @ 0xfffffbed │ │ │ │ stmdavs r8, {r0, r9, ip, pc} │ │ │ │ - ldc2l 7, cr15, [ip], #-456 @ 0xfffffe38 │ │ │ │ + blx 0xffe1c3fa │ │ │ │ andcs r2, r0, #201326592 @ 0xc000000 │ │ │ │ strtmi r4, [r0], -r1, asr #12 │ │ │ │ - blx 0xff31c4a2 │ │ │ │ + blx 0xfea1c5b2 │ │ │ │ svclt 0x0083f7fe │ │ │ │ submi pc, sp, sl, asr #4 │ │ │ │ andeq pc, r6, r0, asr #5 │ │ │ │ adcscs pc, sp, #-1610612732 @ 0xa0000004 │ │ │ │ andeq pc, r6, #192, 4 │ │ │ │ svceq 0x0000f1b8 │ │ │ │ strmi fp, [r1], ip, lsl #30 │ │ │ │ @ instruction: 0xf7ff4691 │ │ │ │ @ instruction: 0xf5b2b9f6 │ │ │ │ @ instruction: 0xf47e7f40 │ │ │ │ stmdage r8, {r0, r5, r7, r9, sl, fp, sp, pc} │ │ │ │ - ldc2l 7, cr15, [r8], #1004 @ 0x3ec │ │ │ │ - blcs 0x1c5190 │ │ │ │ + ldc2l 7, cr15, [lr], #1004 @ 0x3ec │ │ │ │ + blcs 0x1c52a0 │ │ │ │ mrcge 4, 4, APSR_nzcv, cr10, cr14, {1} │ │ │ │ ldrtmi sl, [r8], -r8, lsl #18 │ │ │ │ - andsne pc, r1, #68, 4 @ 0x40000004 │ │ │ │ + eorscs pc, r5, #68, 4 @ 0x40000004 │ │ │ │ andeq pc, sp, #192, 4 │ │ │ │ - ldc2l 7, cr15, [r4], {245} @ 0xf5 │ │ │ │ + ldc2l 7, cr15, [lr], {245} @ 0xf5 │ │ │ │ mrclt 7, 4, APSR_nzcv, cr1, cr14, {7} │ │ │ │ @ instruction: 0xf7fba808 │ │ │ │ - stmdbge r8, {r0, r5, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r8, {r0, r1, r3, r5, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf6434638 │ │ │ │ vmlal.s q9, d16, d1[3] │ │ │ │ @ instruction: 0xf7f5020a │ │ │ │ - @ instruction: 0xf7fefcc7 │ │ │ │ + @ instruction: 0xf7fefcd1 │ │ │ │ stmdage r8, {r2, r7, r9, sl, fp, ip, sp, pc} │ │ │ │ strmi r9, [r4], -r5, lsl #2 │ │ │ │ - stc2 7, cr15, [lr], #1004 @ 0x3ec │ │ │ │ - bls 0x4051b4 │ │ │ │ + ldc2 7, cr15, [r4], #1004 @ 0x3ec │ │ │ │ + bls 0x4052c4 │ │ │ │ setend be │ │ │ │ - bcs 0x13f45c │ │ │ │ + bcs 0x13f56c │ │ │ │ strhi pc, [fp], #-65 @ 0xffffffbf │ │ │ │ @ instruction: 0xf8d36d3b │ │ │ │ @ instruction: 0xf4122098 │ │ │ │ @ instruction: 0xf0026f70 │ │ │ │ - ldmdavs fp, {r2, r3, r5, r7, r9, sl, pc}^ │ │ │ │ + ldmdavs fp, {r1, r3, r5, r7, r9, sl, pc}^ │ │ │ │ svceq 0x0070f413 │ │ │ │ movwcs fp, #7956 @ 0x1f14 │ │ │ │ - blcs 0xe71c8 │ │ │ │ + blcs 0xe72d8 │ │ │ │ mcrge 4, 3, pc, cr6, cr14, {1} @ │ │ │ │ ldrtmi r4, [r8], -r1, lsr #12 │ │ │ │ - eorsmi pc, sp, #-1342177276 @ 0xb0000004 │ │ │ │ + subpl pc, sp, #-1342177276 @ 0xb0000004 │ │ │ │ andeq pc, sp, #192, 4 │ │ │ │ - stc2 7, cr15, [r0], #980 @ 0x3d4 │ │ │ │ + stc2 7, cr15, [sl], #980 @ 0x3d4 │ │ │ │ mrclt 7, 2, APSR_nzcv, cr13, cr14, {7} │ │ │ │ tstls r5, r8, lsl #16 │ │ │ │ @ instruction: 0xf7fb4604 │ │ │ │ - blls 0x25d808 │ │ │ │ + blls 0x25d930 │ │ │ │ addseq r9, lr, #12, 20 @ 0xc000 │ │ │ │ msrhi SPSR_fc, #1073741824 @ 0x40000000 │ │ │ │ @ instruction: 0xf0412a01 │ │ │ │ ldcvs 4, cr8, [fp, #-548]! @ 0xfffffddc │ │ │ │ @ instruction: 0x2098f8d3 │ │ │ │ svcvs 0x0070f412 │ │ │ │ - ldrhi pc, [r7], r2 │ │ │ │ + ldrhi pc, [r5], r2 │ │ │ │ @ instruction: 0xf413685b │ │ │ │ svclt 0x00140f70 │ │ │ │ movwcs r2, #769 @ 0x301 │ │ │ │ @ instruction: 0xf43e2b00 │ │ │ │ @ instruction: 0x4621ae3f │ │ │ │ vmin.s8 d20, d11, d24 │ │ │ │ - vsubl.s8 q9, d16, d13 │ │ │ │ + vrshr.s64 d19, d13, #64 │ │ │ │ @ instruction: 0xf7f5020d │ │ │ │ - @ instruction: 0xf7fefc79 │ │ │ │ + @ instruction: 0xf7fefc83 │ │ │ │ @ instruction: 0x4619be36 │ │ │ │ movwls sl, #22536 @ 0x5808 │ │ │ │ @ instruction: 0xf7fb4604 │ │ │ │ - @ instruction: 0xf8d7fc5f │ │ │ │ - blls 0x226980 │ │ │ │ + @ instruction: 0xf8d7fc65 │ │ │ │ + blls 0x226a90 │ │ │ │ @ instruction: 0xf3c2990c │ │ │ │ addseq r6, fp, #128, 4 │ │ │ │ sbcshi pc, sp, #1073741824 @ 0x40000000 │ │ │ │ @ instruction: 0xf43e2a00 │ │ │ │ stmdbcs r1, {r0, r1, r5, r9, sl, fp, sp, pc} │ │ │ │ - ldrhi pc, [r8], -r2, asr #32 │ │ │ │ + ldrhi pc, [r6], -r2, asr #32 │ │ │ │ @ instruction: 0xf8d36d3b │ │ │ │ @ instruction: 0xf4122098 │ │ │ │ @ instruction: 0xf0036f70 │ │ │ │ - ldmdavs fp, {r3, r4, r7, pc}^ │ │ │ │ + ldmdavs fp, {r1, r2, r4, r7, pc}^ │ │ │ │ svceq 0x0070f413 │ │ │ │ movwcs fp, #7956 @ 0x1f14 │ │ │ │ - blcs 0xe7274 │ │ │ │ + blcs 0xe7384 │ │ │ │ mrcge 4, 0, APSR_nzcv, cr0, cr14, {1} │ │ │ │ ldrtmi r4, [r8], -r1, lsr #12 │ │ │ │ - rsbseq pc, r5, #78643200 @ 0x4b00000 │ │ │ │ + addne pc, r5, #78643200 @ 0x4b00000 │ │ │ │ andeq pc, sp, #192, 4 │ │ │ │ - mcrr2 7, 15, pc, sl, cr5 @ │ │ │ │ + mrrc2 7, 15, pc, r4, cr5 @ │ │ │ │ mcrlt 7, 0, pc, cr7, cr14, {7} @ │ │ │ │ stmdage r8, {r0, r3, r4, r9, sl, lr} │ │ │ │ strmi r9, [r4], -r5, lsl #6 │ │ │ │ - ldc2 7, cr15, [r0], #-1004 @ 0xfffffc14 │ │ │ │ - bls 0x4052b0 │ │ │ │ + ldc2 7, cr15, [r6], #-1004 @ 0xfffffc14 │ │ │ │ + bls 0x4053c0 │ │ │ │ setend be │ │ │ │ - bcs 0x13f084 │ │ │ │ + bcs 0x13f194 │ │ │ │ strthi pc, [r8], #-65 @ 0xffffffbf │ │ │ │ @ instruction: 0xf8d36d3b │ │ │ │ @ instruction: 0xf4122098 │ │ │ │ @ instruction: 0xf0026f70 │ │ │ │ - ldmdavs fp, {r0, r1, r2, r4, r5, r9, sl, pc}^ │ │ │ │ + ldmdavs fp, {r0, r2, r4, r5, r9, sl, pc}^ │ │ │ │ svceq 0x0070f413 │ │ │ │ movwcs fp, #7956 @ 0x1f14 │ │ │ │ - blcs 0xe72c4 │ │ │ │ + blcs 0xe73d4 │ │ │ │ stclge 4, cr15, [r8, #248]! @ 0xf8 │ │ │ │ ldrtmi r4, [r8], -r1, lsr #12 │ │ │ │ - sbcvs pc, r5, #-1342177276 @ 0xb0000004 │ │ │ │ + sbcsvc pc, r5, #-1342177276 @ 0xb0000004 │ │ │ │ andeq pc, sp, #192, 4 │ │ │ │ - stc2 7, cr15, [r2], #-980 @ 0xfffffc2c │ │ │ │ - ldcllt 7, cr15, [pc, #1016] @ 0xdead4 │ │ │ │ + stc2 7, cr15, [ip], #-980 @ 0xfffffc2c │ │ │ │ + ldcllt 7, cr15, [pc, #1016] @ 0xdebe4 │ │ │ │ @ instruction: 0xf7fba808 │ │ │ │ - ldcvs 12, cr15, [fp, #-212]! @ 0xffffff2c │ │ │ │ + ldcvs 12, cr15, [fp, #-236]! @ 0xffffff14 │ │ │ │ ldrsbtcc pc, [r8], #131 @ 0x83 @ │ │ │ │ svcvs 0x0070f013 │ │ │ │ ldclge 4, cr15, [r4, #248] @ 0xf8 │ │ │ │ - blcc 0x145324 │ │ │ │ + blcc 0x145434 │ │ │ │ @ instruction: 0xf63e2b01 │ │ │ │ stmdbge r8, {r0, r1, r2, r3, r6, r7, r8, sl, fp, sp, pc} │ │ │ │ vmin.s8 d20, d3, d24 │ │ │ │ vmlal.s q9, d16, d1[3] │ │ │ │ @ instruction: 0xf7f5020a │ │ │ │ - @ instruction: 0xf7fefc09 │ │ │ │ + @ instruction: 0xf7fefc13 │ │ │ │ stmdage r8, {r1, r2, r6, r7, r8, sl, fp, ip, sp, pc} │ │ │ │ - ldc2 7, cr15, [ip], {251} @ 0xfb │ │ │ │ - blcs 0x1c5348 │ │ │ │ + stc2 7, cr15, [r2], #-1004 @ 0xfffffc14 │ │ │ │ + blcs 0x1c5458 │ │ │ │ ldcge 4, cr15, [lr, #248]! @ 0xf8 │ │ │ │ ldrtmi sl, [r8], -r8, lsl #18 │ │ │ │ - rscsne pc, r1, #68, 4 @ 0x40000004 │ │ │ │ + andscc pc, r5, #68, 4 @ 0x40000004 │ │ │ │ andeq pc, sp, #192, 4 │ │ │ │ - blx 0xfff1c702 │ │ │ │ + stc2 7, cr15, [r2], {245} @ 0xf5 │ │ │ │ ldclt 7, cr15, [r5, #1016]! @ 0x3f8 │ │ │ │ stmdage r8, {r0, r3, r4, r9, sl, lr} │ │ │ │ - stc2 7, cr15, [sl], {251} @ 0xfb │ │ │ │ - blcs 0x1c536c │ │ │ │ + ldc2 7, cr15, [r0], {251} @ 0xfb │ │ │ │ + blcs 0x1c547c │ │ │ │ stcge 4, cr15, [ip, #248]! @ 0xf8 │ │ │ │ ldrtmi sl, [r8], -r8, lsl #18 │ │ │ │ rscsvc pc, r1, #70254592 @ 0x4300000 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ - blx 0xffa9c726 │ │ │ │ + blx 0xffd1c836 │ │ │ │ stclt 7, cr15, [r3, #1016]! @ 0x3f8 │ │ │ │ stmdage r8, {r0, r3, r4, r9, sl, lr} │ │ │ │ - blx 0xfff1c74a │ │ │ │ - blcs 0x1c5390 │ │ │ │ + blx 0x9c85a │ │ │ │ + blcs 0x1c54a0 │ │ │ │ ldcge 4, cr15, [sl, #248] @ 0xf8 │ │ │ │ ldrtmi sl, [r8], -r8, lsl #18 │ │ │ │ andmi pc, sp, #76546048 @ 0x4900000 │ │ │ │ andeq pc, r6, #192, 4 │ │ │ │ - blx 0xff61c74a │ │ │ │ + blx 0xff89c85a │ │ │ │ ldclt 7, cr15, [r1, #1016] @ 0x3f8 │ │ │ │ @ instruction: 0xf7fba808 │ │ │ │ - blls 0x41d71c │ │ │ │ + blls 0x41d844 │ │ │ │ @ instruction: 0xf43e2b03 │ │ │ │ stmdbge r8, {r0, r3, r7, r8, sl, fp, sp, pc} │ │ │ │ vmin.s8 d20, d4, d24 │ │ │ │ - vsubl.s8 , d16, d1 │ │ │ │ + vsubl.s8 q9, d16, d21 │ │ │ │ @ instruction: 0xf7f5020d │ │ │ │ - @ instruction: 0xf7fefbc3 │ │ │ │ + @ instruction: 0xf7fefbcd │ │ │ │ stmdage r8, {r7, r8, sl, fp, ip, sp, pc} │ │ │ │ - blx 0xff69c78e │ │ │ │ + blx 0xff81c89e │ │ │ │ ldrtmi sl, [r8], -r8, lsl #18 │ │ │ │ eorsvc pc, r5, #70254592 @ 0x4300000 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ - blx 0xfee9c786 │ │ │ │ + blx 0xff11c896 │ │ │ │ ldcllt 7, cr15, [r3, #-1016]! @ 0xfffffc08 │ │ │ │ tstls r5, r8, lsl #16 │ │ │ │ - blx 0x151c7aa │ │ │ │ + blx 0x169c8ba │ │ │ │ stmdbge r8, {r0, r2, r8, r9, fp, ip, pc} │ │ │ │ vmvn.i32 d20, #-1207959552 @ 0xb8000000 │ │ │ │ - blcs 0x1733cc │ │ │ │ + blcs 0x1734dc │ │ │ │ strbhi pc, [r5], -r1 @ │ │ │ │ @ instruction: 0xf0012b03 │ │ │ │ - blcs 0x1400bc │ │ │ │ + blcs 0x1401cc │ │ │ │ @ instruction: 0xf649bf15 │ │ │ │ @ instruction: 0xf6496201 │ │ │ │ vrshr.s64 d23, d5, #64 │ │ │ │ vsubl.s8 q8, d0, d6 │ │ │ │ @ instruction: 0xf7f50206 │ │ │ │ - @ instruction: 0xf7fefb99 │ │ │ │ + @ instruction: 0xf7fefba3 │ │ │ │ svclt 0x0000bd56 │ │ │ │ - addeq r1, r4, r8, ror r6 │ │ │ │ + addeq r1, r4, r8, ror #10 │ │ │ │ tstls r5, r8, lsl #16 │ │ │ │ - blx 0x39c7ea │ │ │ │ + blx 0x51c8fa │ │ │ │ ldrbeq r9, [sl], -r5, lsl #22 │ │ │ │ stclge 5, cr15, [sl, #-248] @ 0xffffff08 │ │ │ │ - blcs 0x1c5438 │ │ │ │ + blcs 0x1c5548 │ │ │ │ stclge 4, cr15, [r6, #-248] @ 0xffffff08 │ │ │ │ ldrtmi sl, [r8], -r8, lsl #18 │ │ │ │ andseq pc, r9, #68, 4 @ 0x40000004 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ - blx 0xfe11c7f2 │ │ │ │ + blx 0xfe39c902 │ │ │ │ ldclt 7, cr15, [sp, #-1016]! @ 0xfffffc08 │ │ │ │ stmdage r8, {r0, r3, r4, r9, sl, lr} │ │ │ │ - blx 0xfe59c816 │ │ │ │ + blx 0xfe71c926 │ │ │ │ @ instruction: 0xf8d36d3b │ │ │ │ @ instruction: 0xf01330f8 │ │ │ │ @ instruction: 0xf43e6f70 │ │ │ │ - blls 0x409cfc │ │ │ │ - blcs 0x12d440 │ │ │ │ + blls 0x409e0c │ │ │ │ + blcs 0x12d550 │ │ │ │ stcge 6, cr15, [ip, #-248]! @ 0xffffff08 │ │ │ │ ldrtmi sl, [r8], -r8, lsl #18 │ │ │ │ rsbcs pc, r1, #805306372 @ 0x30000004 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ - blx 0x1a9c826 │ │ │ │ + blx 0x1d1c936 │ │ │ │ stclt 7, cr15, [r3, #-1016]! @ 0xfffffc08 │ │ │ │ stmdage r8, {r0, r3, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fb9305 │ │ │ │ - blls 0x25d3c4 │ │ │ │ + blls 0x25d4ec │ │ │ │ @ instruction: 0xf53e065c │ │ │ │ - blls 0x409ccc │ │ │ │ + blls 0x409ddc │ │ │ │ @ instruction: 0xf43e2b03 │ │ │ │ stmdbge r8, {r0, r2, r4, r8, sl, fp, sp, pc} │ │ │ │ vmin.s8 d20, d4, d24 │ │ │ │ vmlal.s , d0, d1[2] │ │ │ │ @ instruction: 0xf7f5020a │ │ │ │ - @ instruction: 0xf7fefb4f │ │ │ │ + @ instruction: 0xf7fefb59 │ │ │ │ stmdage r8, {r2, r3, r8, sl, fp, ip, sp, pc} │ │ │ │ - blx 0x199c876 │ │ │ │ - blcs 0x1c54bc │ │ │ │ + blx 0x1b1c986 │ │ │ │ + blcs 0x1c55cc │ │ │ │ stcge 4, cr15, [r4, #-248] @ 0xffffff08 │ │ │ │ ldrtmi sl, [r8], -r8, lsl #18 │ │ │ │ sbcvc pc, r9, #70254592 @ 0x4300000 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ - blx 0x109c876 │ │ │ │ + blx 0x131c986 │ │ │ │ ldcllt 7, cr15, [fp], #1016 @ 0x3f8 │ │ │ │ tstls r5, r8, lsl #16 │ │ │ │ - blx 0xfed9c898 │ │ │ │ + blx 0xfef1c9a8 │ │ │ │ ldrbeq r9, [r9], -r5, lsl #22 │ │ │ │ ldclge 5, cr15, [r2], #248 @ 0xf8 │ │ │ │ - blcs 0x1c54e8 │ │ │ │ + blcs 0x1c55f8 │ │ │ │ stclge 4, cr15, [lr], #248 @ 0xf8 │ │ │ │ ldrtmi sl, [r8], -r8, lsl #18 │ │ │ │ adcseq pc, r1, #68, 4 @ 0x40000004 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ - blx 0xb1c8a2 │ │ │ │ + blx 0xd9c9b2 │ │ │ │ stcllt 7, cr15, [r5], #1016 @ 0x3f8 │ │ │ │ @ instruction: 0xf7fba808 │ │ │ │ - blls 0x41d5c4 │ │ │ │ + blls 0x41d6ec │ │ │ │ @ instruction: 0xf43e2b03 │ │ │ │ stmdbge r8, {r0, r2, r3, r4, r6, r7, sl, fp, sp, pc} │ │ │ │ @ instruction: 0xf6494638 │ │ │ │ vsubl.s8 , d16, d17 │ │ │ │ @ instruction: 0xf7f50206 │ │ │ │ - @ instruction: 0xf7fefb17 │ │ │ │ + @ instruction: 0xf7fefb21 │ │ │ │ @ instruction: 0x4619bcd4 │ │ │ │ @ instruction: 0xf7fba808 │ │ │ │ - blls 0x41d5a0 │ │ │ │ + blls 0x41d6c8 │ │ │ │ @ instruction: 0xf43e2b03 │ │ │ │ stmdbge r8, {r0, r1, r3, r6, r7, sl, fp, sp, pc} │ │ │ │ vmin.s8 d20, d4, d24 │ │ │ │ - vrshr.s64 d17, d25, #64 │ │ │ │ + vrshr.s64 q9, , #64 │ │ │ │ @ instruction: 0xf7f5020d │ │ │ │ - @ instruction: 0xf7fefb05 │ │ │ │ + @ instruction: 0xf7fefb0f │ │ │ │ ldrmi fp, [r9], -r2, asr #25 │ │ │ │ @ instruction: 0xf7fba808 │ │ │ │ - stmdbge r8, {r0, r1, r2, r4, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r8, {r0, r2, r3, r4, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf6434638 │ │ │ │ vmlal.s q11, d0, d1[4] │ │ │ │ @ instruction: 0xf7f5020a │ │ │ │ - @ instruction: 0xf7fefaf7 │ │ │ │ + @ instruction: 0xf7fefb01 │ │ │ │ stmdage r8, {r2, r4, r5, r7, sl, fp, ip, sp, pc} │ │ │ │ - blx 0x39c926 │ │ │ │ - blcs 0x1c556c │ │ │ │ + blx 0x51ca36 │ │ │ │ + blcs 0x1c567c │ │ │ │ stcge 4, cr15, [ip], #248 @ 0xf8 │ │ │ │ ldrtmi sl, [r8], -r8, lsl #18 │ │ │ │ adcscc pc, r9, #76546048 @ 0x4900000 │ │ │ │ andeq pc, r6, #192, 4 │ │ │ │ - blx 0xffa9c924 │ │ │ │ + blx 0xffd1ca34 │ │ │ │ stclt 7, cr15, [r3], #1016 @ 0x3f8 │ │ │ │ @ instruction: 0xf7fba808 │ │ │ │ - stmdbge r8, {r0, r1, r4, r5, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r8, {r0, r2, r3, r4, r5, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf6434638 │ │ │ │ vsubl.s8 , d0, d25 │ │ │ │ @ instruction: 0xf7f5020a │ │ │ │ - @ instruction: 0xf7fefad9 │ │ │ │ + @ instruction: 0xf7fefae3 │ │ │ │ @ instruction: 0x4619bc96 │ │ │ │ movwls sl, #22536 @ 0x5808 │ │ │ │ @ instruction: 0xf7fb4604 │ │ │ │ - blls 0x25d3d8 │ │ │ │ + blls 0x25d500 │ │ │ │ vmlal.s q9, d0, d0[0] │ │ │ │ stmdbls ip, {r5, r9} │ │ │ │ - bcs 0xee9f0 │ │ │ │ + bcs 0xeeb00 │ │ │ │ addshi pc, r9, #1 │ │ │ │ svcne 0x0000f5b2 │ │ │ │ stcge 4, cr15, [r2], {126} @ 0x7e │ │ │ │ @ instruction: 0xf0422901 │ │ │ │ - ldcvs 5, cr8, [fp, #-36]! @ 0xffffffdc │ │ │ │ + ldcvs 5, cr8, [fp, #-28]! @ 0xffffffe4 │ │ │ │ @ instruction: 0x2098f8d3 │ │ │ │ svcvs 0x0070f412 │ │ │ │ - ldrbhi pc, [r9, -r2] @ │ │ │ │ + ldrbhi pc, [r7, -r2] @ │ │ │ │ @ instruction: 0xf413685b │ │ │ │ svclt 0x00140f70 │ │ │ │ movwcs r2, #769 @ 0x301 │ │ │ │ @ instruction: 0xf43e2b00 │ │ │ │ strtmi sl, [r1], -pc, ror #24 │ │ │ │ vmin.s8 d20, d11, d24 │ │ │ │ - vsubl.s8 q8, d0, d5 │ │ │ │ + vmov.i32 d17, #1280 @ 0x00000500 │ │ │ │ @ instruction: 0xf7f5020d │ │ │ │ - @ instruction: 0xf7fefaa9 │ │ │ │ + @ instruction: 0xf7fefab3 │ │ │ │ stmdage r8, {r1, r2, r5, r6, sl, fp, ip, sp, pc} │ │ │ │ - blx 0xff01c9c0 │ │ │ │ - blcc 0x145608 │ │ │ │ + blx 0xff19cad0 │ │ │ │ + blcc 0x145718 │ │ │ │ @ instruction: 0xf63e2b01 │ │ │ │ stmdbge r8, {r0, r2, r3, r4, r6, sl, fp, sp, pc} │ │ │ │ vmin.s8 d20, d3, d24 │ │ │ │ vsubl.s8 , d16, d9 │ │ │ │ @ instruction: 0xf7f5020a │ │ │ │ - @ instruction: 0xf7fefa97 │ │ │ │ + @ instruction: 0xf7fefaa1 │ │ │ │ stmdage r8, {r2, r4, r6, sl, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fb9105 │ │ │ │ - blls 0x25d228 │ │ │ │ + blls 0x25d350 │ │ │ │ @ instruction: 0xf53e065e │ │ │ │ - blls 0x409b30 │ │ │ │ + blls 0x409c40 │ │ │ │ @ instruction: 0xf43e2b03 │ │ │ │ stmdbge r8, {r0, r1, r2, r6, sl, fp, sp, pc} │ │ │ │ vmin.s8 d20, d4, d24 │ │ │ │ vmlal.s q8, d0, d1[5] │ │ │ │ @ instruction: 0xf7f5020a │ │ │ │ - @ instruction: 0xf7fefa81 │ │ │ │ + @ instruction: 0xf7fefa8b │ │ │ │ stmdage r8, {r1, r2, r3, r4, r5, sl, fp, ip, sp, pc} │ │ │ │ - blx 0xfe61ca10 │ │ │ │ - blcs 0x1c5658 │ │ │ │ + blx 0xfe79cb20 │ │ │ │ + blcs 0x1c5768 │ │ │ │ ldcge 4, cr15, [r6], #-248 @ 0xffffff08 │ │ │ │ ldrtmi sl, [r8], -r8, lsl #18 │ │ │ │ rsbsvc pc, r9, #70254592 @ 0x4300000 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ - blx 0x1d1ca10 │ │ │ │ + blx 0x1f9cb20 │ │ │ │ stclt 7, cr15, [sp], #-1016 @ 0xfffffc08 │ │ │ │ @ instruction: 0xf7fba808 │ │ │ │ - blls 0x41d454 │ │ │ │ + blls 0x41d57c │ │ │ │ @ instruction: 0xf43e2b03 │ │ │ │ stmdbge r8, {r0, r2, r5, sl, fp, sp, pc} │ │ │ │ @ instruction: 0xf6494638 │ │ │ │ vmlal.s q10, d0, d1[4] │ │ │ │ @ instruction: 0xf7f50206 │ │ │ │ - @ instruction: 0xf7fefa5f │ │ │ │ + @ instruction: 0xf7fefa69 │ │ │ │ @ instruction: 0x4619bc1c │ │ │ │ @ instruction: 0xf7fba808 │ │ │ │ - blls 0x41d430 │ │ │ │ + blls 0x41d558 │ │ │ │ @ instruction: 0xf43e2b03 │ │ │ │ stmdbge r8, {r0, r1, r4, sl, fp, sp, pc} │ │ │ │ vmin.s8 d20, d4, d24 │ │ │ │ - vmlal.s , d0, d1[2] │ │ │ │ + vmlal.s q9, d0, d1[7] │ │ │ │ @ instruction: 0xf7f5020d │ │ │ │ - @ instruction: 0xf7fefa4d │ │ │ │ + @ instruction: 0xf7fefa57 │ │ │ │ ldrmi fp, [r9], -sl, lsl #24 │ │ │ │ @ instruction: 0xf7fba808 │ │ │ │ - blls 0x41d40c │ │ │ │ + blls 0x41d534 │ │ │ │ @ instruction: 0xf43e2b03 │ │ │ │ stmdbge r8, {r0, sl, fp, sp, pc} │ │ │ │ vmin.s8 d20, d4, d24 │ │ │ │ vmlal.s q9, d0, d1[0] │ │ │ │ @ instruction: 0xf7f5020a │ │ │ │ - @ instruction: 0xf7fefa3b │ │ │ │ + @ instruction: 0xf7fefa45 │ │ │ │ @ instruction: 0x4619bbf8 │ │ │ │ @ instruction: 0xf7fba808 │ │ │ │ - blls 0x41d3e8 │ │ │ │ - blcs 0x12d6bc │ │ │ │ - blge 0xffc9c3b4 │ │ │ │ + blls 0x41d510 │ │ │ │ + blcs 0x12d7cc │ │ │ │ + blge 0xffc9c4c4 │ │ │ │ ldrtmi sl, [r8], -r8, lsl #18 │ │ │ │ rscsne pc, r5, #805306372 @ 0x30000004 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ - blx 0xb1caa0 │ │ │ │ - bllt 0xffa5cac8 │ │ │ │ + blx 0xd9cbb0 │ │ │ │ + bllt 0xffa5cbd8 │ │ │ │ stmdage r8, {r0, r3, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fb9305 │ │ │ │ - blls 0x25d148 │ │ │ │ + blls 0x25d270 │ │ │ │ @ instruction: 0xf53e065b │ │ │ │ - blls 0x409a50 │ │ │ │ + blls 0x409b60 │ │ │ │ @ instruction: 0xf43e2b03 │ │ │ │ stmdbge r8, {r0, r1, r2, r4, r6, r7, r8, r9, fp, sp, pc} │ │ │ │ vmin.s8 d20, d4, d24 │ │ │ │ vrshr.s64 q8, , #64 │ │ │ │ @ instruction: 0xf7f5020a │ │ │ │ - @ instruction: 0xf7fefa11 │ │ │ │ + @ instruction: 0xf7fefa1b │ │ │ │ ldrmi fp, [r9], -lr, asr #23 │ │ │ │ @ instruction: 0xf7fba808 │ │ │ │ - blls 0x41d394 │ │ │ │ + blls 0x41d4bc │ │ │ │ @ instruction: 0xf43e2b03 │ │ │ │ stmdbge r8, {r0, r2, r6, r7, r8, r9, fp, sp, pc} │ │ │ │ @ instruction: 0xf6434638 │ │ │ │ vsubl.s8 , d16, d17 │ │ │ │ @ instruction: 0xf7f5020a │ │ │ │ - @ instruction: 0xf7fef9ff │ │ │ │ + @ instruction: 0xf7fefa09 │ │ │ │ @ instruction: 0x4619bbbc │ │ │ │ @ instruction: 0xf7fba808 │ │ │ │ - blls 0x41d370 │ │ │ │ + blls 0x41d498 │ │ │ │ @ instruction: 0xf43e2b03 │ │ │ │ stmdbge r8, {r0, r1, r4, r5, r7, r8, r9, fp, sp, pc} │ │ │ │ @ instruction: 0xf6494638 │ │ │ │ vrshr.s64 d20, d21, #64 │ │ │ │ @ instruction: 0xf7f50206 │ │ │ │ - @ instruction: 0xf7fef9ed │ │ │ │ + @ instruction: 0xf7fef9f7 │ │ │ │ stmdage r8, {r1, r3, r5, r7, r8, r9, fp, ip, sp, pc} │ │ │ │ - blx 0x11cb38 │ │ │ │ + blx 0x29cc48 │ │ │ │ ldrtmi sl, [r8], -r8, lsl #18 │ │ │ │ sbcsvs pc, r5, #-1879048188 @ 0x90000004 │ │ │ │ andeq pc, r6, #192, 4 │ │ │ │ - @ instruction: 0xf9e0f7f5 │ │ │ │ - bllt 0xfe85cb58 │ │ │ │ + @ instruction: 0xf9eaf7f5 │ │ │ │ + bllt 0xfe85cc68 │ │ │ │ tstls r5, r8, lsl #16 │ │ │ │ @ instruction: 0xf7fb4604 │ │ │ │ - blls 0x25d288 │ │ │ │ + blls 0x25d3b0 │ │ │ │ addseq r9, r9, #12, 20 @ 0xc000 │ │ │ │ eorhi pc, ip, r1, lsl #2 │ │ │ │ @ instruction: 0xf0412a01 │ │ │ │ ldcvs 2, cr8, [fp, #-288]! @ 0xfffffee0 │ │ │ │ @ instruction: 0x2098f8d3 │ │ │ │ svcvs 0x0070f412 │ │ │ │ - ldrbthi pc, [pc], #-2 @ 0xdeb88 @ │ │ │ │ + ldrbthi pc, [sp], #-2 @ │ │ │ │ @ instruction: 0xf413685b │ │ │ │ svclt 0x00140f70 │ │ │ │ movwcs r2, #769 @ 0x301 │ │ │ │ @ instruction: 0xf43e2b00 │ │ │ │ @ instruction: 0x4621ab7f │ │ │ │ @ instruction: 0xf64a4638 │ │ │ │ - vmov.i32 d18, #3328 @ 0x00000d00 │ │ │ │ + vsubl.s8 , d0, d29 │ │ │ │ @ instruction: 0xf7f5020d │ │ │ │ - @ instruction: 0xf7fef9b9 │ │ │ │ + @ instruction: 0xf7fef9c3 │ │ │ │ stmdage r8, {r1, r2, r4, r5, r6, r8, r9, fp, ip, sp, pc} │ │ │ │ strmi r9, [r4], -r5, lsl #2 │ │ │ │ - @ instruction: 0xf9a0f7fb │ │ │ │ + @ instruction: 0xf9a6f7fb │ │ │ │ addseq r9, r8, #5120 @ 0x1400 │ │ │ │ - blge 0x1c1c0b8 │ │ │ │ - blcs 0x1457f4 │ │ │ │ - ldrbhi pc, [r5], #-66 @ 0xffffffbe @ │ │ │ │ + blge 0x1c1c1c8 │ │ │ │ + blcs 0x145904 │ │ │ │ + ldrbhi pc, [r3], #-66 @ 0xffffffbe @ │ │ │ │ @ instruction: 0xf8d36d3b │ │ │ │ @ instruction: 0xf4122098 │ │ │ │ @ instruction: 0xf0026f70 │ │ │ │ - ldmdavs fp, {r0, r3, r4, r5, r9, sl, pc}^ │ │ │ │ + ldmdavs fp, {r0, r1, r2, r4, r5, r9, sl, pc}^ │ │ │ │ svceq 0x0070f413 │ │ │ │ movwcs fp, #7956 @ 0x1f14 │ │ │ │ - blcs 0xe77e4 │ │ │ │ - blge 0x171bce0 │ │ │ │ + blcs 0xe78f4 │ │ │ │ + blge 0x171bdf0 │ │ │ │ ldrtmi r4, [r8], -r1, lsr #12 │ │ │ │ - subne pc, r5, #77594624 @ 0x4a00000 │ │ │ │ + subscs pc, r5, #77594624 @ 0x4a00000 │ │ │ │ andeq pc, sp, #192, 4 │ │ │ │ - @ instruction: 0xf992f7f5 │ │ │ │ - bllt 0x14dcbf4 │ │ │ │ + @ instruction: 0xf99cf7f5 │ │ │ │ + bllt 0x14dcd04 │ │ │ │ @ instruction: 0xf7fba808 │ │ │ │ - blls 0x41d298 │ │ │ │ + blls 0x41d3c0 │ │ │ │ @ instruction: 0xf43e2b03 │ │ │ │ stmdbge r8, {r0, r1, r2, r6, r8, r9, fp, sp, pc} │ │ │ │ vmin.s8 d20, d4, d24 │ │ │ │ vmlal.s , d16, d1[5] │ │ │ │ @ instruction: 0xf7f5020a │ │ │ │ - @ instruction: 0xf7fef981 │ │ │ │ + @ instruction: 0xf7fef98b │ │ │ │ vstmiaeq sl, {d11-} │ │ │ │ @ instruction: 0xf0020848 │ │ │ │ vmov.i32 d16, #36864 @ 0x00009000 │ │ │ │ - b 0x116b038 │ │ │ │ + b 0x116b148 │ │ │ │ ldmeq r9, {r0, r9, sl, fp}^ │ │ │ │ vmlal.s q9, d0, d0[0] │ │ │ │ @ instruction: 0xf0010230 │ │ │ │ andsmi r0, sl, r0, lsl r1 │ │ │ │ stceq 0, cr15, [pc], {3} │ │ │ │ movwmi pc, #13251 @ 0x33c3 @ │ │ │ │ andseq pc, r0, r0 │ │ │ │ cmpcs r0, fp, lsl #6 │ │ │ │ smlawteq r0, r0, r2, pc @ │ │ │ │ @ instruction: 0x0c0cea40 │ │ │ │ @ instruction: 0xf002428a │ │ │ │ - vcgt.s8 d8, d1, d17 │ │ │ │ - bcs 0x10ff8ec │ │ │ │ - teqphi r5, #2 @ p-variant is OBSOLETE │ │ │ │ + vcge.s8 d8, d1, d15 │ │ │ │ + bcs 0x10ff9fc │ │ │ │ + teqphi r3, #2 @ p-variant is OBSOLETE │ │ │ │ vmla.f d18, d0, d0[0] │ │ │ │ addmi r0, sl, #16, 2 │ │ │ │ - blge 0x61be68 │ │ │ │ + blge 0x61bf78 │ │ │ │ @ instruction: 0x46386d3a │ │ │ │ ldrsbtcs pc, [r8], #130 @ 0x82 @ │ │ │ │ svcvs 0x0070f412 │ │ │ │ - blge 0x41bd78 │ │ │ │ + blge 0x41be88 │ │ │ │ vmla.i8 d26, d4, d8 │ │ │ │ - vmvn.i32 q9, #256 @ 0x00000100 │ │ │ │ + vrshr.s64 d19, d5, #64 │ │ │ │ strcs r0, [r1], #-525 @ 0xfffffdf3 │ │ │ │ movwgt lr, #35277 @ 0x89cd │ │ │ │ strls r2, [fp], #-768 @ 0xfffffd00 │ │ │ │ eor pc, r8, sp, asr #17 │ │ │ │ @ instruction: 0xf7f5930c │ │ │ │ - @ instruction: 0xf7fef93f │ │ │ │ + @ instruction: 0xf7fef949 │ │ │ │ stmdage r8, {r2, r3, r4, r5, r6, r7, r9, fp, ip, sp, pc} │ │ │ │ - @ instruction: 0xf952f7fb │ │ │ │ - blcs 0x1c58dc │ │ │ │ - bge 0xffe1bda8 │ │ │ │ + @ instruction: 0xf958f7fb │ │ │ │ + blcs 0x1c59ec │ │ │ │ + bge 0xffe1beb8 │ │ │ │ ldrtmi sl, [r8], -r8, lsl #18 │ │ │ │ addsne pc, r5, #68, 4 @ 0x40000004 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ - @ instruction: 0xf92ef7f5 │ │ │ │ - blt 0xffbdccbc │ │ │ │ + @ instruction: 0xf938f7f5 │ │ │ │ + blt 0xffbdcdcc │ │ │ │ ldrmi sl, [r9], -r8, lsl #16 │ │ │ │ movwls r4, #22020 @ 0x5604 │ │ │ │ - @ instruction: 0xf914f7fb │ │ │ │ - bls 0x4058e8 │ │ │ │ + @ instruction: 0xf91af7fb │ │ │ │ + bls 0x4059f8 │ │ │ │ setend be │ │ │ │ - bcs 0x13ee10 │ │ │ │ + bcs 0x13ef20 │ │ │ │ rschi pc, r5, r1, asr #32 │ │ │ │ @ instruction: 0xf8d36d3b │ │ │ │ @ instruction: 0xf4122098 │ │ │ │ @ instruction: 0xf0026f70 │ │ │ │ - ldmdavs fp, {r0, r1, r2, r3, r5, r7, r8, r9, pc}^ │ │ │ │ + ldmdavs fp, {r0, r2, r3, r5, r7, r8, r9, pc}^ │ │ │ │ svceq 0x0070f413 │ │ │ │ movwcs fp, #7956 @ 0x1f14 │ │ │ │ - blcs 0xe78fc │ │ │ │ - bge 0xff41bdf8 │ │ │ │ + blcs 0xe7a0c │ │ │ │ + bge 0xff41bf08 │ │ │ │ ldrtmi r4, [r8], -r1, lsr #12 │ │ │ │ - rsbspl pc, sp, #77594624 @ 0x4a00000 │ │ │ │ + addvs pc, sp, #77594624 @ 0x4a00000 │ │ │ │ andeq pc, sp, #192, 4 │ │ │ │ - @ instruction: 0xf906f7f5 │ │ │ │ - blt 0xff1dcd0c │ │ │ │ + @ instruction: 0xf910f7f5 │ │ │ │ + blt 0xff1dce1c │ │ │ │ @ instruction: 0xf3c30c9a │ │ │ │ @ instruction: 0xf0023103 │ │ │ │ ldmdaeq r8, {r4, r9}^ │ │ │ │ vmlseq.f32 s28, s2, s4 │ │ │ │ subcs r0, r0, #14221312 @ 0xd90000 │ │ │ │ eorseq pc, r0, #192, 4 │ │ │ │ tstpeq r0, r1 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf003401a │ │ │ │ vmull.u8 q8, d3, d15 │ │ │ │ @ instruction: 0xf0004303 │ │ │ │ movwmi r0, #45072 @ 0xb010 │ │ │ │ vmla.f d18, d0, d0[0] │ │ │ │ - b 0x10df188 │ │ │ │ + b 0x10df298 │ │ │ │ addmi r0, sl, #12, 24 @ 0xc00 │ │ │ │ - strbhi pc, [fp, #1] @ │ │ │ │ + strbhi pc, [r9, #1] @ │ │ │ │ vmla.f d18, d0, d0[0] │ │ │ │ addmi r0, sl, #32, 2 │ │ │ │ - strhi pc, [ip, #1]! │ │ │ │ + strhi pc, [sl, #1]! │ │ │ │ @ instruction: 0xf47e2a40 │ │ │ │ vldmdbvs sl!, {s20-s174} │ │ │ │ @ instruction: 0xf8d24638 │ │ │ │ @ instruction: 0xf41220f8 │ │ │ │ @ instruction: 0xf43e4f70 │ │ │ │ stmdbge r8, {r0, r1, r4, r7, r9, fp, sp, pc} │ │ │ │ - subcc pc, r9, #68, 4 @ 0x40000004 │ │ │ │ + rsbmi pc, sp, #68, 4 @ 0x40000004 │ │ │ │ andeq pc, sp, #192, 4 │ │ │ │ stmib sp, {r0, sl, sp}^ │ │ │ │ movwcs ip, #776 @ 0x308 │ │ │ │ @ instruction: 0xf8cd940b │ │ │ │ movwls lr, #49192 @ 0xc028 │ │ │ │ - @ instruction: 0xf8c6f7f5 │ │ │ │ - blt 0xfe1dcd8c │ │ │ │ + @ instruction: 0xf8d0f7f5 │ │ │ │ + blt 0xfe1dce9c │ │ │ │ @ instruction: 0xf7fba808 │ │ │ │ - stmdbge r8, {r0, r1, r4, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r8, {r0, r2, r3, r4, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf6434638 │ │ │ │ vsubl.s8 , d16, d9 │ │ │ │ @ instruction: 0xf7f5020a │ │ │ │ - @ instruction: 0xf7fef8b9 │ │ │ │ + @ instruction: 0xf7fef8c3 │ │ │ │ stmdage r8, {r1, r2, r4, r5, r6, r9, fp, ip, sp, pc} │ │ │ │ - @ instruction: 0xf8ccf7fb │ │ │ │ + @ instruction: 0xf8d2f7fb │ │ │ │ ldrtmi sl, [r8], -r8, lsl #18 │ │ │ │ subne pc, sp, #76546048 @ 0x4900000 │ │ │ │ andeq pc, r6, #192, 4 │ │ │ │ - @ instruction: 0xf8acf7f5 │ │ │ │ - blt 0x1b5cdc0 │ │ │ │ + @ instruction: 0xf8b6f7f5 │ │ │ │ + blt 0x1b5ced0 │ │ │ │ tstpvs r0, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ smlabtne r0, r0, r2, pc @ │ │ │ │ @ instruction: 0xf001428a │ │ │ │ - vabd.s8 q4, , q7 │ │ │ │ + vabd.s8 q4, , q6 │ │ │ │ vst2.16 {d24-d27}, [pc], r6 │ │ │ │ vmla.f d22, d16, d0[4] │ │ │ │ addmi r1, sl, #0, 2 │ │ │ │ - ldrbhi pc, [r2, -r1]! @ │ │ │ │ + ldrbhi pc, [r0, -r1]! @ │ │ │ │ tstpvs r0, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ smlabtne r0, r0, r2, pc @ │ │ │ │ @ instruction: 0xf47e428a │ │ │ │ - b 0x14c973c │ │ │ │ + b 0x14c984c │ │ │ │ @ instruction: 0xf0030c53 │ │ │ │ ldceq 1, cr0, [sl], {15} │ │ │ │ ldceq 0, cr15, [r0], {12} │ │ │ │ + cdpmi 3, 0, cr15, cr3, cr3, {6} │ │ │ │ andseq pc, r0, #2 │ │ │ │ @ instruction: 0x0c01ea4c │ │ │ │ - cdpmi 3, 0, cr15, cr3, cr3, {6} │ │ │ │ smlabtcc r3, r3, r3, pc @ │ │ │ │ - @ instruction: 0xf1ce430a │ │ │ │ - @ instruction: 0xf0130e10 │ │ │ │ + cdpeq 1, 1, cr15, cr0, cr14, {6} │ │ │ │ + @ instruction: 0xf013430a │ │ │ │ @ instruction: 0xf0420440 │ │ │ │ - stmib sp, {r0, r3, r6, r7, r8, sl, pc}^ │ │ │ │ + stmib sp, {r0, r1, r2, r6, r7, r8, sl, pc}^ │ │ │ │ stmdbge r8, {r0, r3, sl, sp} │ │ │ │ - msrpl CPSR_fsc, #74448896 @ 0x4700000 │ │ │ │ + cmppvs r1, #74448896 @ p-variant is OBSOLETE @ 0x4700000 │ │ │ │ movweq pc, #53952 @ 0xd2c0 @ │ │ │ │ adcscc pc, r9, #68157440 @ 0x4100000 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ eorgt pc, r0, sp, asr #17 │ │ │ │ stceq 0, cr15, [r2], {79} @ 0x4f │ │ │ │ eor pc, ip, sp, asr #17 │ │ │ │ eorsgt pc, r0, sp, asr #17 │ │ │ │ - mcr2 7, 2, pc, cr12, cr10, {7} @ │ │ │ │ - blt 0xa5ce48 │ │ │ │ + mrc2 7, 2, pc, cr6, cr10, {7} │ │ │ │ + blt 0xa5cf58 │ │ │ │ svcvs 0x0020f5b2 │ │ │ │ - msrhi CPSR_xc, r2 │ │ │ │ + msrhi CPSR_c, r2 │ │ │ │ rsbhi pc, r9, #268435456 @ 0x10000000 │ │ │ │ svcvs 0x0000f5b2 │ │ │ │ - @ instruction: 0x81a6f002 │ │ │ │ + @ instruction: 0x81a4f002 │ │ │ │ svcvs 0x0010f5b2 │ │ │ │ - bge 0x69c064 │ │ │ │ + bge 0x69c174 │ │ │ │ mrrceq 10, 4, lr, r3, cr15 │ │ │ │ tstpeq pc, r3 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf00c0c9a │ │ │ │ - @ instruction: 0xf0020c10 │ │ │ │ - b 0x13df6c0 │ │ │ │ + vmov.i32 d16, #45311 @ 0x0000b0ff │ │ │ │ + @ instruction: 0xf0024e03 │ │ │ │ + b 0x13df7d4 │ │ │ │ vmull.u8 q8, d3, d1 │ │ │ │ - vmull.p8 q10, d3, d3 │ │ │ │ - movwmi r3, #41219 @ 0xa103 │ │ │ │ - cdpeq 1, 1, cr15, cr0, cr14, {6} │ │ │ │ + @ instruction: 0xf1ce3103 │ │ │ │ + movwmi r0, #44560 @ 0xae10 │ │ │ │ strbeq pc, [r0], #-19 @ 0xffffffed @ │ │ │ │ - strbhi pc, [r1], #66 @ 0x42 @ │ │ │ │ + ldrthi pc, [pc], #66 @ 0xdefa8 @ │ │ │ │ strcs lr, [r9], #-2509 @ 0xfffff633 │ │ │ │ @ instruction: 0xf647a908 │ │ │ │ - vorr.i32 d22, #3328 @ 0x00000d00 │ │ │ │ + vqdmlal.s , d0, d1[0] │ │ │ │ @ instruction: 0xf641030d │ │ │ │ vrshr.s64 d19, d25, #64 │ │ │ │ @ instruction: 0xf8cd020a │ │ │ │ @ instruction: 0xf04fc020 │ │ │ │ @ instruction: 0xf8cd0c02 │ │ │ │ @ instruction: 0xf8cde02c │ │ │ │ @ instruction: 0xf7fac030 │ │ │ │ - @ instruction: 0xf7fefe11 │ │ │ │ + @ instruction: 0xf7fefe1b │ │ │ │ @ instruction: 0xf5b2b9ea │ │ │ │ @ instruction: 0xf0016f20 │ │ │ │ - vmin.s8 d8, d17, d19 │ │ │ │ + vmin.s8 d8, d17, d17 │ │ │ │ @ instruction: 0xf5b28281 │ │ │ │ @ instruction: 0xf0026f00 │ │ │ │ - @ instruction: 0xf5b28198 │ │ │ │ + @ instruction: 0xf5b28196 │ │ │ │ @ instruction: 0xf47e6f10 │ │ │ │ - b 0x14c9650 │ │ │ │ + b 0x14c9760 │ │ │ │ @ instruction: 0xf0030c53 │ │ │ │ ldceq 1, cr0, [sl], {15} │ │ │ │ ldceq 0, cr15, [r0], {12} │ │ │ │ + cdpmi 3, 0, cr15, cr2, cr3, {6} │ │ │ │ andseq pc, r0, #2 │ │ │ │ @ instruction: 0x0c01ea4c │ │ │ │ - cdpmi 3, 0, cr15, cr2, cr3, {6} │ │ │ │ smlabtcc r3, r3, r3, pc @ │ │ │ │ - @ instruction: 0xf1ce430a │ │ │ │ - @ instruction: 0xf0130e08 │ │ │ │ + cdpeq 1, 0, cr15, cr8, cr14, {6} │ │ │ │ + @ instruction: 0xf013430a │ │ │ │ @ instruction: 0xf0420440 │ │ │ │ - stmib sp, {r1, r2, r5, r7, r8, sl, pc}^ │ │ │ │ + stmib sp, {r2, r5, r7, r8, sl, pc}^ │ │ │ │ stmdbge r8, {r0, r3, sl, sp} │ │ │ │ - msrvs SPSR_fsc, #74448896 @ 0x4700000 │ │ │ │ + orrsvc pc, r1, #74448896 @ 0x4700000 │ │ │ │ movweq pc, #53952 @ 0xd2c0 @ │ │ │ │ - rsbvs pc, sp, #72, 4 @ 0x80000004 │ │ │ │ + addsvc pc, r1, #72, 4 @ 0x80000004 │ │ │ │ andeq pc, sp, #192, 4 │ │ │ │ eorgt pc, r0, sp, asr #17 │ │ │ │ stceq 0, cr15, [r1], {79} @ 0x4f │ │ │ │ eor pc, ip, sp, asr #17 │ │ │ │ eorsgt pc, r0, sp, asr #17 │ │ │ │ - ldc2l 7, cr15, [r6, #1000] @ 0x3e8 │ │ │ │ + stc2l 7, cr15, [r0, #1000]! @ 0x3e8 │ │ │ │ stmiblt pc!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} @ │ │ │ │ tstpvs r0, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ smlabtne r0, r0, r2, pc @ │ │ │ │ @ instruction: 0xf001428a │ │ │ │ - vabd.s8 d8, d1, d30 │ │ │ │ + vabd.s8 d8, d1, d28 │ │ │ │ vst4. {d24,d26,d28,d30}, [pc], sl │ │ │ │ vmla.f d22, d16, d0[4] │ │ │ │ addmi r1, sl, #0, 2 │ │ │ │ - ldrbhi pc, [r2, -r1] @ │ │ │ │ + ldrbhi pc, [r0, -r1] @ │ │ │ │ tstpvs r0, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ smlabtne r0, r0, r2, pc @ │ │ │ │ @ instruction: 0xf47e428a │ │ │ │ - b 0x14c95c8 │ │ │ │ + b 0x14c96d8 │ │ │ │ @ instruction: 0xf0030c53 │ │ │ │ ldceq 1, cr0, [sl], {15} │ │ │ │ ldceq 0, cr15, [r0], {12} │ │ │ │ + cdpmi 3, 0, cr15, cr2, cr3, {6} │ │ │ │ andseq pc, r0, #2 │ │ │ │ @ instruction: 0x0c01ea4c │ │ │ │ - cdpmi 3, 0, cr15, cr2, cr3, {6} │ │ │ │ smlabtcc r3, r3, r3, pc @ │ │ │ │ - @ instruction: 0xf1ce430a │ │ │ │ - @ instruction: 0xf0130e08 │ │ │ │ + cdpeq 1, 0, cr15, cr8, cr14, {6} │ │ │ │ + @ instruction: 0xf013430a │ │ │ │ @ instruction: 0xf0420440 │ │ │ │ - stmib sp, {r0, r2, r3, r4, r5, r6, sl, pc}^ │ │ │ │ + stmib sp, {r0, r1, r3, r4, r5, r6, sl, pc}^ │ │ │ │ stmdbge r8, {r0, r3, sl, sp} │ │ │ │ - cmnppl sp, #74448896 @ p-variant is OBSOLETE @ 0x4700000 │ │ │ │ + @ instruction: 0x63a1f647 │ │ │ │ movweq pc, #53952 @ 0xd2c0 @ │ │ │ │ - rsbvs pc, sp, #72, 4 @ 0x80000004 │ │ │ │ + addsvc pc, r1, #72, 4 @ 0x80000004 │ │ │ │ andeq pc, sp, #192, 4 │ │ │ │ eorgt pc, r0, sp, asr #17 │ │ │ │ stceq 0, cr15, [r1], {79} @ 0x4f │ │ │ │ eor pc, ip, sp, asr #17 │ │ │ │ eorsgt pc, r0, sp, asr #17 │ │ │ │ - ldc2 7, cr15, [r2, #1000] @ 0x3e8 │ │ │ │ + ldc2 7, cr15, [ip, #1000] @ 0x3e8 │ │ │ │ stmdblt fp!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ stmdage r8, {r0, r3, r4, r9, sl, lr} │ │ │ │ - @ instruction: 0xf832f7fb │ │ │ │ - bcs 0x1457fc │ │ │ │ + @ instruction: 0xf836f7fb │ │ │ │ + bcs 0x14590c │ │ │ │ ldcvs 1, cr13, [fp, #-60]! @ 0xffffffc4 │ │ │ │ @ instruction: 0x1098f8d3 │ │ │ │ svcvs 0x0070f411 │ │ │ │ - cmpphi r2, r2 @ p-variant is OBSOLETE │ │ │ │ + cmpphi r0, r2 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf413685b │ │ │ │ svclt 0x00140f70 │ │ │ │ movwcs r2, #769 @ 0x301 │ │ │ │ @ instruction: 0xf43e2b00 │ │ │ │ vmul.i8 q13, , │ │ │ │ - vqdmlal.s q9, d0, d0[3] │ │ │ │ - bl 0x19fcd0 │ │ │ │ + vorr.i32 , #3072 @ 0x00000c00 │ │ │ │ + bl 0x19fde0 │ │ │ │ stmdbge r8, {r1, r7, r8, r9} │ │ │ │ @ instruction: 0xf8d34638 │ │ │ │ @ instruction: 0xf7fd22a0 │ │ │ │ @ instruction: 0xf7fefd7d │ │ │ │ ldrmi fp, [r9], -r6, asr #18 │ │ │ │ movwls sl, #22536 @ 0x5808 │ │ │ │ eorshi pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xffc0f7fa │ │ │ │ - bls 0x3c5c34 │ │ │ │ + @ instruction: 0xffc6f7fa │ │ │ │ + bls 0x3c5d44 │ │ │ │ setend le │ │ │ │ @ instruction: 0xf8d78010 │ │ │ │ - bcs 0x16b36c │ │ │ │ + bcs 0x16b47c │ │ │ │ @ instruction: 0xf04fbf14 │ │ │ │ strdcs r3, [sl, -pc] │ │ │ │ @ instruction: 0xf57e05d8 │ │ │ │ vmla.i8 d26, d1, d31 │ │ │ │ - vrsra.s64 d20, d12, #64 │ │ │ │ + vsubw.s8 , q8, d28 │ │ │ │ vcge.s8 d16, d1, d21 │ │ │ │ - vmov.i32 q10, #3327 @ 0x00000cff │ │ │ │ + vqdmulh.s d21, d0, d0[7] │ │ │ │ tstls r1, r5, lsr ip │ │ │ │ @ instruction: 0xf8534638 │ │ │ │ stmdbge r8, {r1, r5, ip, sp} │ │ │ │ eorcs pc, r2, ip, asr r8 @ │ │ │ │ stceq 0, cr15, [r3], {79} @ 0x4f │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xf9a8f7fa │ │ │ │ + @ instruction: 0xf9b2f7fa │ │ │ │ ldmdblt r9, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ stmdage r8, {r0, r3, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fa9305 │ │ │ │ - @ instruction: 0xf8d7ffb9 │ │ │ │ + @ instruction: 0xf8d7ffbd │ │ │ │ @ instruction: 0x463820d0 │ │ │ │ @ instruction: 0xf8dd9b05 │ │ │ │ vaddl.u8 q14, d2, d28 │ │ │ │ bicseq r2, sp, r0, lsl #4 │ │ │ │ adchi pc, pc, r1, lsl #2 │ │ │ │ @ instruction: 0xf43e2a00 │ │ │ │ vmla.i8 d26, d1, d5 │ │ │ │ - vqdmlal.s q9, d0, d0[3] │ │ │ │ - bl 0x19fd6c │ │ │ │ + vorr.i32 , #3072 @ 0x00000c00 │ │ │ │ + bl 0x19fe7c │ │ │ │ vcgt.s8 d16, d17, d12 │ │ │ │ - vmov.i32 , #3072 @ 0x00000c00 │ │ │ │ + vmlal.s q11, d0, d0[7] │ │ │ │ stmdbge r8, {r0, r2, r4, r5, r9} │ │ │ │ rsbcc pc, r0, #13828096 @ 0xd30000 │ │ │ │ eorcs pc, ip, r2, asr r8 @ │ │ │ │ - stc2 7, cr15, [sl], {250} @ 0xfa │ │ │ │ + ldc2 7, cr15, [r4], {250} @ 0xfa │ │ │ │ ldmlt r3!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ stmdage r8, {r0, r3, r4, r9, sl, lr} │ │ │ │ - @ instruction: 0xffbaf7fa │ │ │ │ - bcs 0x1458ec │ │ │ │ + @ instruction: 0xffbef7fa │ │ │ │ + bcs 0x1459fc │ │ │ │ ldcvs 1, cr13, [fp, #-60]! @ 0xffffffc4 │ │ │ │ @ instruction: 0x1098f8d3 │ │ │ │ svcvs 0x0070f411 │ │ │ │ - strhi pc, [r9, -r1]! │ │ │ │ + strhi pc, [r7, -r1]! │ │ │ │ @ instruction: 0xf413685b │ │ │ │ svclt 0x00140f70 │ │ │ │ movwcs r2, #769 @ 0x301 │ │ │ │ @ instruction: 0xf43e2b00 │ │ │ │ vtst.8 q13, , │ │ │ │ - vqdmlal.s q9, d0, d0[3] │ │ │ │ - bl 0x19fdc0 │ │ │ │ + vorr.i32 , #3072 @ 0x00000c00 │ │ │ │ + bl 0x19fed0 │ │ │ │ stmdbge r8, {r1, r7, r8, r9} │ │ │ │ @ instruction: 0xf8d34638 │ │ │ │ @ instruction: 0xf7fd2300 │ │ │ │ @ instruction: 0xf7fefd05 │ │ │ │ ldrmi fp, [r9], -lr, asr #17 │ │ │ │ movwls sl, #22536 @ 0x5808 │ │ │ │ - @ instruction: 0xff6ef7fa │ │ │ │ + @ instruction: 0xff72f7fa │ │ │ │ bicseq r9, fp, r5, lsl #22 │ │ │ │ stmiage r4, {r1, r2, r3, r4, r5, r8, sl, ip, sp, lr, pc}^ │ │ │ │ ldrsbcc pc, [r0], #135 @ 0x87 @ │ │ │ │ - ldrbeq r4, [pc, #1592] @ 0xdf750 │ │ │ │ + ldrbeq r4, [pc, #1592] @ 0xdf860 │ │ │ │ ldmge lr!, {r1, r2, r3, r4, r5, r6, r8, sl, ip, sp, lr, pc} │ │ │ │ ldrdgt pc, [ip], -sp @ │ │ │ │ - teqppl ip, #268435460 @ p-variant is OBSOLETE @ 0x10000004 │ │ │ │ + movtvs pc, #49729 @ 0xc241 @ │ │ │ │ teqpeq r5, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - adcspl pc, ip, #268435460 @ 0x10000004 │ │ │ │ + sbcvs pc, ip, #268435460 @ 0x10000004 │ │ │ │ eorseq pc, r5, #192, 4 │ │ │ │ @ instruction: 0xf853a908 │ │ │ │ @ instruction: 0xf852302c │ │ │ │ @ instruction: 0xf7fa202c │ │ │ │ - @ instruction: 0xf7fefbc3 │ │ │ │ + @ instruction: 0xf7fefbcd │ │ │ │ ldrmi fp, [r9], -ip, lsr #17 │ │ │ │ movwls sl, #22536 @ 0x5808 │ │ │ │ eorshi pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xff26f7fa │ │ │ │ - bls 0x3c5d68 │ │ │ │ + @ instruction: 0xff2cf7fa │ │ │ │ + bls 0x3c5e78 │ │ │ │ setend le │ │ │ │ @ instruction: 0xf8d7805a │ │ │ │ - bcs 0x16b4a0 │ │ │ │ + bcs 0x16b5b0 │ │ │ │ @ instruction: 0xf04fbf14 │ │ │ │ strdcs r3, [sl, -pc] │ │ │ │ @ instruction: 0xf57e05dd │ │ │ │ vtst.8 d26, d17, d5 │ │ │ │ - vqdmlal.s q10, d0, d0[3] │ │ │ │ + vorr.i32 , #3072 @ 0x00000c00 │ │ │ │ vcge.s8 d16, d1, d21 │ │ │ │ - vmov.i32 q10, #3327 @ 0x00000cff │ │ │ │ + vqdmulh.s d21, d0, d0[7] │ │ │ │ tstls r1, r5, lsr ip │ │ │ │ @ instruction: 0xf8534638 │ │ │ │ stmdbge r8, {r1, r5, ip, sp} │ │ │ │ eorcs pc, r2, ip, asr r8 @ │ │ │ │ stceq 0, cr15, [r3], {79} @ 0x4f │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xf90ef7fa │ │ │ │ + @ instruction: 0xf918f7fa │ │ │ │ ldmdalt pc!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ @ │ │ │ │ stmdage r8, {r0, r3, r4, r9, sl, lr} │ │ │ │ - @ instruction: 0xff46f7fa │ │ │ │ + @ instruction: 0xff4af7fa │ │ │ │ ldrdgt pc, [ip], -sp @ │ │ │ │ - movtcs pc, #49729 @ 0xc241 @ │ │ │ │ + cmppcc ip, #268435460 @ p-variant is OBSOLETE @ 0x10000004 │ │ │ │ teqpeq r5, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - eorpl pc, ip, #268435460 @ 0x10000004 │ │ │ │ + eorsvs pc, ip, #268435460 @ 0x10000004 │ │ │ │ eorseq pc, r5, #192, 4 │ │ │ │ orreq lr, ip, #3072 @ 0xc00 │ │ │ │ ldrtmi sl, [r8], -r8, lsl #18 │ │ │ │ eorcs pc, ip, r2, asr r8 @ │ │ │ │ eorscc pc, r0, #13828096 @ 0xd30000 │ │ │ │ - blx 0xfee1d1c0 │ │ │ │ + blx 0xfee1d2d0 │ │ │ │ stmdalt r5!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ stmdage r8, {r0, r3, r4, r9, sl, lr} │ │ │ │ - @ instruction: 0xff2cf7fa │ │ │ │ + @ instruction: 0xff30f7fa │ │ │ │ ldrsbcc pc, [r0], #135 @ 0x87 @ │ │ │ │ ldrbeq r4, [ip, #1592] @ 0x638 │ │ │ │ ldmdage sl, {r1, r2, r3, r4, r5, r6, r8, sl, ip, sp, lr, pc}^ │ │ │ │ vpmax.s8 d25, d1, d11 │ │ │ │ - vqdmlal.s q9, d0, d0[3] │ │ │ │ + vorr.i32 , #3072 @ 0x00000c00 │ │ │ │ stmdbge r8, {r0, r2, r4, r5, r8, r9} │ │ │ │ orreq lr, r2, #3072 @ 0xc00 │ │ │ │ movcs pc, #13828096 @ 0xd30000 │ │ │ │ @ instruction: 0xf9f6f7fd │ │ │ │ stmdalt sp, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ stmdage r8, {r0, r3, r4, r9, sl, lr} │ │ │ │ - @ instruction: 0xff14f7fa │ │ │ │ + @ instruction: 0xff18f7fa │ │ │ │ ldrsbcc pc, [r0], #135 @ 0x87 @ │ │ │ │ ldrbeq r4, [sp, #1592] @ 0x638 │ │ │ │ stmdage r2, {r1, r2, r3, r4, r5, r6, r8, sl, ip, sp, lr, pc}^ │ │ │ │ vpmax.s8 d25, d1, d11 │ │ │ │ - vqdmlal.s q9, d0, d0[3] │ │ │ │ + vorr.i32 , #3072 @ 0x00000c00 │ │ │ │ stmdbge r8, {r0, r2, r4, r5, r8, r9} │ │ │ │ orreq lr, r2, #3072 @ 0xc00 │ │ │ │ orrscs pc, r0, #13828096 @ 0xd30000 │ │ │ │ @ instruction: 0xf9def7fd │ │ │ │ ldmdalt r5!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ stmdage r8, {r0, r3, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf8cd9305 │ │ │ │ @ instruction: 0xf7fa8030 │ │ │ │ - blls 0x25ecfc │ │ │ │ + blls 0x25ee24 │ │ │ │ orrvc pc, r0, #19 │ │ │ │ stmdage r8!, {r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ ldrsbcs pc, [r0], #135 @ 0x87 @ │ │ │ │ ldrbeq r4, [r6, #1592] @ 0x638 │ │ │ │ stmdage r2!, {r1, r2, r3, r4, r5, r6, r8, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf2419c0b │ │ │ │ - vmlal.s q9, d0, d0[3] │ │ │ │ + vmov.i32 , #3072 @ 0x00000c00 │ │ │ │ stmdbge r8, {r0, r2, r4, r5, r9} │ │ │ │ addeq lr, r4, #2048 @ 0x800 │ │ │ │ cmnpcs r0, #13762560 @ p-variant is OBSOLETE @ 0xd20000 │ │ │ │ - @ instruction: 0xf95cf7fa │ │ │ │ + @ instruction: 0xf966f7fa │ │ │ │ ldmdalt r5, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ stmdage r8, {r0, r3, r4, r9, sl, lr} │ │ │ │ - mrc2 7, 6, pc, cr12, cr10, {7} │ │ │ │ + mcr2 7, 7, pc, cr0, cr10, {7} @ │ │ │ │ vadd.i8 d25, d1, d11 │ │ │ │ - vmlal.s q9, d0, d0[3] │ │ │ │ + vmov.i32 , #3072 @ 0x00000c00 │ │ │ │ movwcs r0, #565 @ 0x235 │ │ │ │ - bl 0x1896a8 │ │ │ │ + bl 0x1897b8 │ │ │ │ ldrtmi r0, [r8], -r0, lsl #5 │ │ │ │ msrcs SPSR_, #13762560 @ 0xd20000 │ │ │ │ - blx 0x151d288 │ │ │ │ + blx 0x151d398 │ │ │ │ stmdalt r1, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ stmdage r8, {r0, r3, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf8cd9305 │ │ │ │ @ instruction: 0xf7fa8030 │ │ │ │ - @ instruction: 0xf8d7fe7b │ │ │ │ + @ instruction: 0xf8d7fe81 │ │ │ │ @ instruction: 0x463820d0 │ │ │ │ @ instruction: 0xf8dd9b05 │ │ │ │ vaddl.u8 q14, d2, d28 │ │ │ │ bicseq r2, sp, r0, lsl #4 │ │ │ │ ldrhi pc, [ip, -r0, lsl #2] │ │ │ │ @ instruction: 0xf43d2a00 │ │ │ │ vmax.f32 q13, , │ │ │ │ - vqdmlal.s q10, d0, d0[3] │ │ │ │ + vorr.i32 , #3072 @ 0x00000c00 │ │ │ │ vcge.s8 d16, d1, d21 │ │ │ │ - vsubl.s8 , d0, d12 │ │ │ │ + vmov.i32 d22, #3072 @ 0x00000c00 │ │ │ │ stmdbge r8, {r0, r2, r4, r5, r9} │ │ │ │ eorcc pc, ip, r3, asr r8 @ │ │ │ │ eorcs pc, ip, r2, asr r8 @ │ │ │ │ - @ instruction: 0xf922f7fa │ │ │ │ + @ instruction: 0xf92cf7fa │ │ │ │ svclt 0x00dbf7fd │ │ │ │ stmdage r8, {r0, r3, r4, r9, sl, lr} │ │ │ │ - mcr2 7, 5, pc, cr2, cr10, {7} @ │ │ │ │ + mcr2 7, 5, pc, cr6, cr10, {7} @ │ │ │ │ ldrdgt pc, [ip], -sp @ │ │ │ │ - movtcs pc, #49729 @ 0xc241 @ │ │ │ │ + cmppcc ip, #268435460 @ p-variant is OBSOLETE @ 0x10000004 │ │ │ │ teqpeq r5, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - eorpl pc, ip, #268435460 @ 0x10000004 │ │ │ │ + eorsvs pc, ip, #268435460 @ 0x10000004 │ │ │ │ eorseq pc, r5, #192, 4 │ │ │ │ orreq lr, ip, #3072 @ 0xc00 │ │ │ │ ldrtmi sl, [r8], -r8, lsl #18 │ │ │ │ eorcs pc, ip, r2, asr r8 @ │ │ │ │ addscc pc, r0, #13828096 @ 0xd30000 │ │ │ │ - blx 0x51d308 │ │ │ │ + blx 0x51d418 │ │ │ │ svclt 0x00c1f7fd │ │ │ │ stmdage r8, {r0, r3, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fa9305 │ │ │ │ - blls 0x25eca8 │ │ │ │ + blls 0x25edc8 │ │ │ │ orrvc pc, r0, #19 │ │ │ │ svcge 0x00b6f47d │ │ │ │ ldrsbcs pc, [r0], #135 @ 0x87 @ │ │ │ │ ldrbeq r4, [r7, #1592] @ 0x638 │ │ │ │ svcge 0x00b0f57d │ │ │ │ @ instruction: 0xf2419c0b │ │ │ │ - vrshr.s64 d21, d28, #64 │ │ │ │ + vmlal.s q11, d16, d0[3] │ │ │ │ stmdbge r8, {r0, r2, r4, r5, r9} │ │ │ │ eorcs pc, r4, r2, asr r8 @ │ │ │ │ - blx 0xff01d334 │ │ │ │ + blx 0xff29d444 │ │ │ │ svclt 0x00a5f7fd │ │ │ │ stmdage r8, {r0, r3, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf8cd9305 │ │ │ │ @ instruction: 0xf7fa8030 │ │ │ │ - @ instruction: 0xf8d7fe1f │ │ │ │ + @ instruction: 0xf8d7fe25 │ │ │ │ @ instruction: 0x463820d0 │ │ │ │ stmdbls fp, {r0, r2, r8, r9, fp, ip, pc} │ │ │ │ andcs pc, r0, #134217731 @ 0x8000003 │ │ │ │ orrvc pc, r0, #19 │ │ │ │ ldrhi pc, [fp], r0, asr #32 │ │ │ │ @ instruction: 0xf43d2a00 │ │ │ │ vmax.f32 d26, d17, d15 │ │ │ │ - vmlal.s q9, d0, d0[3] │ │ │ │ - bl 0x15fc58 │ │ │ │ + vmov.i32 , #3072 @ 0x00000c00 │ │ │ │ + bl 0x15fd68 │ │ │ │ stmdbge r8, {r0, r7, r9} │ │ │ │ sbccs pc, r0, #13762560 @ 0xd20000 │ │ │ │ - @ instruction: 0xf8caf7fa │ │ │ │ + @ instruction: 0xf8d4f7fa │ │ │ │ svclt 0x0083f7fd │ │ │ │ stmdage r8, {r0, r3, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fa9305 │ │ │ │ - @ instruction: 0xf8d7fe23 │ │ │ │ + @ instruction: 0xf8d7fe27 │ │ │ │ @ instruction: 0x463820d0 │ │ │ │ @ instruction: 0xf8dd9b05 │ │ │ │ vaddl.u8 q14, d2, d28 │ │ │ │ bicseq r2, r9, r0, lsl #4 │ │ │ │ strhi pc, [r5, -r0, lsl #2] │ │ │ │ @ instruction: 0xf43d2a00 │ │ │ │ vmax.f32 q13, , │ │ │ │ - vqdmlal.s q9, d0, d0[3] │ │ │ │ - bl 0x1a0098 │ │ │ │ + vorr.i32 , #3072 @ 0x00000c00 │ │ │ │ + bl 0x1a01a8 │ │ │ │ vcgt.s8 d16, d17, d12 │ │ │ │ - vmov.i32 , #3072 @ 0x00000c00 │ │ │ │ + vmlal.s q11, d0, d0[7] │ │ │ │ stmdbge r8, {r0, r2, r4, r5, r9} │ │ │ │ adcscc pc, r0, #13828096 @ 0xd30000 │ │ │ │ eorcs pc, ip, r2, asr r8 @ │ │ │ │ - blx 0x1e1d3c4 │ │ │ │ + blx 0x209d4d4 │ │ │ │ svclt 0x005df7fd │ │ │ │ stmdage r8, {r0, r3, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf8cd9305 │ │ │ │ @ instruction: 0xf7fa8030 │ │ │ │ - blls 0x25eb4c │ │ │ │ + blls 0x25ec74 │ │ │ │ @ instruction: 0xf53d01dd │ │ │ │ @ instruction: 0xf8d7af51 │ │ │ │ @ instruction: 0x463830d0 │ │ │ │ @ instruction: 0xf57d05dc │ │ │ │ @ instruction: 0xf8ddaf4b │ │ │ │ vhadd.s8 d28, d1, d28 │ │ │ │ - vqdmlal.s q9, d0, d0[3] │ │ │ │ + vorr.i32 , #3072 @ 0x00000c00 │ │ │ │ vcge.s8 d16, d1, d21 │ │ │ │ - vrshr.s64 d21, d28, #64 │ │ │ │ + vmlal.s q11, d16, d0[3] │ │ │ │ stmdbge r8, {r0, r2, r4, r5, r9} │ │ │ │ orreq lr, ip, #3072 @ 0xc00 │ │ │ │ eorcs pc, ip, r2, asr r8 @ │ │ │ │ rscscc pc, r0, #13828096 @ 0xd30000 │ │ │ │ - @ instruction: 0xf87ef7fa │ │ │ │ + @ instruction: 0xf888f7fa │ │ │ │ svclt 0x0037f7fd │ │ │ │ stmdage r8, {r0, r3, r4, r9, sl, lr} │ │ │ │ - ldc2l 7, cr15, [lr, #1000]! @ 0x3e8 │ │ │ │ + mcr2 7, 0, pc, cr2, cr10, {7} @ │ │ │ │ vadd.i8 d25, d1, d11 │ │ │ │ - vmlal.s q9, d0, d0[3] │ │ │ │ + vmov.i32 , #3072 @ 0x00000c00 │ │ │ │ movwcs r0, #565 @ 0x235 │ │ │ │ - bl 0x189864 │ │ │ │ + bl 0x189974 │ │ │ │ ldrtmi r0, [r8], -r0, lsl #5 │ │ │ │ orrcs pc, r0, #13762560 @ 0xd20000 │ │ │ │ @ instruction: 0xf972f7fd │ │ │ │ svclt 0x0023f7fd │ │ │ │ stmdage r8, {r0, r3, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf8cd9305 │ │ │ │ @ instruction: 0xf7fa8030 │ │ │ │ - blls 0x25ead8 │ │ │ │ + blls 0x25ec00 │ │ │ │ @ instruction: 0xf53d01da │ │ │ │ @ instruction: 0xf8d7af17 │ │ │ │ @ instruction: 0x463830d0 │ │ │ │ @ instruction: 0xf57d05db │ │ │ │ @ instruction: 0xf8ddaf11 │ │ │ │ vhadd.s8 d28, d1, d28 │ │ │ │ - vqdmlal.s q9, d0, d0[3] │ │ │ │ + vorr.i32 , #3072 @ 0x00000c00 │ │ │ │ vcge.s8 d16, d1, d21 │ │ │ │ - vrshr.s64 d21, d28, #64 │ │ │ │ + vmlal.s q11, d16, d0[3] │ │ │ │ stmdbge r8, {r0, r2, r4, r5, r9} │ │ │ │ orreq lr, ip, #3072 @ 0xc00 │ │ │ │ eorcs pc, ip, r2, asr r8 @ │ │ │ │ teqpcc r0, #13828096 @ p-variant is OBSOLETE @ 0xd30000 │ │ │ │ - @ instruction: 0xf844f7fa │ │ │ │ + @ instruction: 0xf84ef7fa │ │ │ │ mrclt 7, 7, APSR_nzcv, cr13, cr13, {7} │ │ │ │ stmdage r8, {r0, r3, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fa9305 │ │ │ │ - @ instruction: 0xf8d7fd9d │ │ │ │ + @ instruction: 0xf8d7fda1 │ │ │ │ @ instruction: 0x463820d0 │ │ │ │ stmdbls fp, {r0, r2, r8, r9, fp, ip, pc} │ │ │ │ andcs pc, r0, #134217731 @ 0x8000003 │ │ │ │ orrvc pc, r0, #19 │ │ │ │ strbhi pc, [r4, #64]! @ 0x40 @ │ │ │ │ @ instruction: 0xf43d2a00 │ │ │ │ vceq.f32 q13, , │ │ │ │ - vmlal.s q9, d0, d0[3] │ │ │ │ - bl 0x15fda4 │ │ │ │ + vmov.i32 , #3072 @ 0x00000c00 │ │ │ │ + bl 0x15feb4 │ │ │ │ stmdbge r8, {r0, r7, r9} │ │ │ │ tstpcs r0, #13762560 @ p-variant is OBSOLETE @ 0xd20000 │ │ │ │ - @ instruction: 0xf9f4f7fa │ │ │ │ + @ instruction: 0xf9fef7fa │ │ │ │ mrclt 7, 6, APSR_nzcv, cr13, cr13, {7} │ │ │ │ stmdage r8, {r0, r3, r4, r9, sl, lr} │ │ │ │ - stc2 7, cr15, [r4, #1000]! @ 0x3e8 │ │ │ │ - bcs 0x145d18 │ │ │ │ + stc2 7, cr15, [r8, #1000]! @ 0x3e8 │ │ │ │ + bcs 0x145e28 │ │ │ │ ldcvs 1, cr13, [fp, #-60]! @ 0xffffffc4 │ │ │ │ @ instruction: 0x1098f8d3 │ │ │ │ svcvs 0x0070f411 │ │ │ │ - ldrthi pc, [sp], r1 @ │ │ │ │ + ldrthi pc, [fp], r1 @ │ │ │ │ @ instruction: 0xf413685b │ │ │ │ svclt 0x00140f70 │ │ │ │ movwcs r2, #769 @ 0x301 │ │ │ │ @ instruction: 0xf43d2b00 │ │ │ │ vceq.f32 q13, , │ │ │ │ - vqdmlal.s q9, d0, d0[3] │ │ │ │ - bl 0x1a01ec │ │ │ │ + vorr.i32 , #3072 @ 0x00000c00 │ │ │ │ + bl 0x1a02fc │ │ │ │ stmdbge r8, {r1, r7, r8, r9} │ │ │ │ @ instruction: 0xf8d34638 │ │ │ │ @ instruction: 0xf7fd2240 │ │ │ │ @ instruction: 0xf7fdfaef │ │ │ │ @ instruction: 0x4619beb8 │ │ │ │ @ instruction: 0xf7faa808 │ │ │ │ - stmdals fp, {r0, r1, r2, r3, r4, r5, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ - subcs pc, ip, #268435460 @ 0x10000004 │ │ │ │ + stmdals fp, {r0, r1, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + subscc pc, ip, #268435460 @ 0x10000004 │ │ │ │ eorseq pc, r5, #192, 4 │ │ │ │ stmdbge r8, {r8, r9, sp} │ │ │ │ addeq lr, r0, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf8d24638 │ │ │ │ @ instruction: 0xf7fd22e0 │ │ │ │ @ instruction: 0xf7fdf8f3 │ │ │ │ @ instruction: 0xf5b2bea4 │ │ │ │ @ instruction: 0xf0016fe0 │ │ │ │ @ instruction: 0xf5b28002 │ │ │ │ @ instruction: 0xf0006f00 │ │ │ │ @ instruction: 0xf5b287d1 │ │ │ │ @ instruction: 0xf47d6fa0 │ │ │ │ - b 0x14cafc8 │ │ │ │ + b 0x14cb0d8 │ │ │ │ @ instruction: 0xf0030e53 │ │ │ │ - b 0x149fdb0 │ │ │ │ + b 0x149fec0 │ │ │ │ @ instruction: 0xf00e4c93 │ │ │ │ - b 0x1462dbc │ │ │ │ + b 0x1462ecc │ │ │ │ @ instruction: 0xf00c0e02 │ │ │ │ vmov.i32 d16, #45311 @ 0x0000b0ff │ │ │ │ stmdbge r8, {r0, r1, r9, ip, sp} │ │ │ │ @ instruction: 0x0c02ea4c │ │ │ │ rscsmi pc, r9, #-1610612732 @ 0xa0000004 │ │ │ │ andeq pc, r6, #192, 4 │ │ │ │ strne pc, [r0], #963 @ 0x3c3 │ │ │ │ @ instruction: 0xec08e9cd │ │ │ │ movwmi pc, #17347 @ 0x43c3 @ │ │ │ │ movwls r9, #46090 @ 0xb40a │ │ │ │ movwls r2, #49922 @ 0xc302 │ │ │ │ - stc2l 7, cr15, [r2, #-976]! @ 0xfffffc30 │ │ │ │ + stc2l 7, cr15, [ip, #-976]! @ 0xfffffc30 │ │ │ │ mrclt 7, 3, APSR_nzcv, cr5, cr13, {7} │ │ │ │ @ instruction: 0xf0030859 │ │ │ │ ldceq 12, cr0, [sl], {15} │ │ │ │ tstpeq r0, r1 @ p-variant is OBSOLETE │ │ │ │ tsteq ip, r1, asr #20 │ │ │ │ andseq pc, r0, #2 │ │ │ │ stccc 3, cr15, [r3], {195} @ 0xc3 │ │ │ │ @@ -212123,36 +212193,36 @@ │ │ │ │ vmla.i8 d26, d3, d8 │ │ │ │ vsubl.s8 , d16, d17 │ │ │ │ @ instruction: 0xf1cc020a │ │ │ │ @ instruction: 0xf04f0340 │ │ │ │ stmib sp, {r0, r1, sl, fp}^ │ │ │ │ @ instruction: 0xf8cde30a │ │ │ │ @ instruction: 0xf7f4c030 │ │ │ │ - @ instruction: 0xf7fdfd3d │ │ │ │ + @ instruction: 0xf7fdfd47 │ │ │ │ ldmdaeq sl, {r4, r6, r9, sl, fp, ip, sp, pc}^ │ │ │ │ tstpeq pc, r3 @ p-variant is OBSOLETE │ │ │ │ vldmiami r3, {s28-s106} │ │ │ │ andseq pc, r0, #2 │ │ │ │ @ instruction: 0xf00c430a │ │ │ │ vmov.i32 d16, #45311 @ 0x0000b0ff │ │ │ │ vaddw.u8 , , d3 │ │ │ │ - b 0x13f2e2c │ │ │ │ + b 0x13f2f3c │ │ │ │ andls r0, r8, #256 @ 0x100 │ │ │ │ vmla.i8 d26, d3, d8 │ │ │ │ vsubl.s8 , d0, d9 │ │ │ │ @ instruction: 0xf1ce020a │ │ │ │ vmls.i q8, , d0[0] │ │ │ │ @ instruction: 0xf04f1380 │ │ │ │ strls r0, [fp], #-3587 @ 0xfffff1fd │ │ │ │ eors pc, r0, sp, asr #17 │ │ │ │ movwgt lr, #39373 @ 0x99cd │ │ │ │ - ldc2 7, cr15, [r8, #-976] @ 0xfffffc30 │ │ │ │ + stc2 7, cr15, [r2, #-976]! @ 0xfffffc30 │ │ │ │ mcrlt 7, 1, pc, cr11, cr13, {7} @ │ │ │ │ @ instruction: 0xf003085a │ │ │ │ - b 0x149fa88 │ │ │ │ + b 0x149fb98 │ │ │ │ @ instruction: 0xf0024c93 │ │ │ │ movwmi r0, #41488 @ 0xa210 │ │ │ │ ldceq 0, cr15, [r0], {12} │ │ │ │ smlabtcc r3, r3, r3, pc @ │ │ │ │ cdpmi 3, 0, cr15, cr5, cr3, {6} │ │ │ │ @ instruction: 0x0c01ea4c │ │ │ │ stmdbge r8, {r3, r9, ip, pc} │ │ │ │ @@ -212160,33 +212230,33 @@ │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ strbeq pc, [r0], #-462 @ 0xfffffe32 @ │ │ │ │ orrne pc, r0, #201326595 @ 0xc000003 │ │ │ │ cdpeq 0, 0, cr15, cr3, cr15, {2} │ │ │ │ @ instruction: 0xf8cd940b │ │ │ │ stmib sp, {r4, r5, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf7f4c309 │ │ │ │ - @ instruction: 0xf7fdfcf3 │ │ │ │ + @ instruction: 0xf7fdfcfd │ │ │ │ ldmdaeq sl, {r1, r2, r9, sl, fp, ip, sp, pc}^ │ │ │ │ tstpeq pc, r3 @ p-variant is OBSOLETE │ │ │ │ vldmiami r3, {s28-s106} │ │ │ │ andseq pc, r0, #2 │ │ │ │ @ instruction: 0xf00c430a │ │ │ │ vmov.i32 d16, #45311 @ 0x0000b0ff │ │ │ │ vaddw.u8 , , d3 │ │ │ │ - b 0x13f2ec0 │ │ │ │ + b 0x13f2fd0 │ │ │ │ andls r0, r8, #256 @ 0x100 │ │ │ │ vmla.i8 d26, d3, d8 │ │ │ │ vmov.i32 , #1280 @ 0x00000500 │ │ │ │ @ instruction: 0xf1ce020a │ │ │ │ vmls.i q8, , d0[0] │ │ │ │ @ instruction: 0xf04f1380 │ │ │ │ strls r0, [fp], #-3587 @ 0xfffff1fd │ │ │ │ eors pc, r0, sp, asr #17 │ │ │ │ movwgt lr, #39373 @ 0x99cd │ │ │ │ - stc2l 7, cr15, [lr], {244} @ 0xf4 │ │ │ │ + ldc2l 7, cr15, [r8], {244} @ 0xf4 │ │ │ │ stcllt 7, cr15, [r1, #1012]! @ 0x3f4 │ │ │ │ @ instruction: 0xf0030859 │ │ │ │ ldceq 12, cr0, [sl], {15} │ │ │ │ tstpeq r0, r1 @ p-variant is OBSOLETE │ │ │ │ tsteq ip, r1, asr #20 │ │ │ │ andseq pc, r0, #2 │ │ │ │ stccc 3, cr15, [r3], {195} @ 0xc3 │ │ │ │ @@ -212197,15 +212267,15 @@ │ │ │ │ vmla.i8 d26, d3, d8 │ │ │ │ vmlal.s q10, d16, d1[2] │ │ │ │ @ instruction: 0xf1cc020a │ │ │ │ @ instruction: 0xf04f0340 │ │ │ │ stmib sp, {r0, r1, sl, fp}^ │ │ │ │ @ instruction: 0xf8cde30a │ │ │ │ @ instruction: 0xf7f4c030 │ │ │ │ - @ instruction: 0xf7fdfca9 │ │ │ │ + @ instruction: 0xf7fdfcb3 │ │ │ │ ldmdaeq sl, {r2, r3, r4, r5, r7, r8, sl, fp, ip, sp, pc}^ │ │ │ │ tstpeq pc, r3 @ p-variant is OBSOLETE │ │ │ │ vldmiami r3, {s28-s106} │ │ │ │ andseq pc, r0, #2 │ │ │ │ @ instruction: 0xf00c430a │ │ │ │ vmov.i32 d16, #45311 @ 0x0000b0ff │ │ │ │ andls r3, r8, #-1073741824 @ 0xc0000000 │ │ │ │ @@ -212214,15 +212284,15 @@ │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ @ instruction: 0xf3c3a908 │ │ │ │ @ instruction: 0xf8cd1e80 │ │ │ │ vaddl.u8 q14, d3, d20 │ │ │ │ @ instruction: 0xf8cd4305 │ │ │ │ movwls lr, #45096 @ 0xb028 │ │ │ │ movwls r2, #49923 @ 0xc303 │ │ │ │ - stc2 7, cr15, [r6], {244} @ 0xf4 │ │ │ │ + ldc2 7, cr15, [r0], {244} @ 0xf4 │ │ │ │ ldclt 7, cr15, [r9, #1012] @ 0x3f4 │ │ │ │ @ instruction: 0xf0030859 │ │ │ │ ldceq 12, cr0, [sl], {15} │ │ │ │ tstpeq r0, r1 @ p-variant is OBSOLETE │ │ │ │ tsteq ip, r1, asr #20 │ │ │ │ andseq pc, r0, #2 │ │ │ │ stccc 3, cr15, [r3], {195} @ 0xc3 │ │ │ │ @@ -212233,51 +212303,51 @@ │ │ │ │ vmla.i8 d26, d3, d8 │ │ │ │ vmlal.s q11, d16, d1[0] │ │ │ │ @ instruction: 0xf1cc020a │ │ │ │ @ instruction: 0xf04f0340 │ │ │ │ stmib sp, {r0, r1, sl, fp}^ │ │ │ │ @ instruction: 0xf8cde30a │ │ │ │ @ instruction: 0xf7f4c030 │ │ │ │ - @ instruction: 0xf7fdfc61 │ │ │ │ + @ instruction: 0xf7fdfc6b │ │ │ │ ldmdaeq sl, {r2, r4, r5, r6, r8, sl, fp, ip, sp, pc}^ │ │ │ │ tstpeq pc, r3 @ p-variant is OBSOLETE │ │ │ │ vldmiami r3, {s28-s106} │ │ │ │ andseq pc, r0, #2 │ │ │ │ @ instruction: 0xf00c430a │ │ │ │ vmov.i32 d16, #45311 @ 0x0000b0ff │ │ │ │ vaddw.u8 , , d3 │ │ │ │ - b 0x13f2fe4 │ │ │ │ + b 0x13f30f4 │ │ │ │ andls r0, r8, #256 @ 0x100 │ │ │ │ vmla.i8 d26, d3, d8 │ │ │ │ vsubl.s8 q11, d16, d17 │ │ │ │ @ instruction: 0xf1ce020a │ │ │ │ vmls.i q8, , d0[0] │ │ │ │ @ instruction: 0xf04f1380 │ │ │ │ strls r0, [fp], #-3587 @ 0xfffff1fd │ │ │ │ eors pc, r0, sp, asr #17 │ │ │ │ movwgt lr, #39373 @ 0x99cd │ │ │ │ - ldc2 7, cr15, [ip], #-976 @ 0xfffffc30 │ │ │ │ - stcllt 7, cr15, [pc, #-1012] @ 0xdf408 │ │ │ │ + mcrr2 7, 15, pc, r6, cr4 @ │ │ │ │ + stcllt 7, cr15, [pc, #-1012] @ 0xdf518 │ │ │ │ @ instruction: 0xf003085a │ │ │ │ - b 0x149fc40 │ │ │ │ + b 0x149fd50 │ │ │ │ @ instruction: 0xf0024c93 │ │ │ │ movwmi r0, #41488 @ 0xa210 │ │ │ │ ldceq 0, cr15, [r0], {12} │ │ │ │ smlabtcc r3, r3, r3, pc @ │ │ │ │ - b 0x1404038 │ │ │ │ + b 0x1404148 │ │ │ │ @ instruction: 0xf2430c01 │ │ │ │ vrshr.s64 , , #64 │ │ │ │ stmdbge r8, {r1, r3, r9} │ │ │ │ cdpne 3, 8, cr15, cr0, cr3, {6} │ │ │ │ eorgt pc, r4, sp, asr #17 │ │ │ │ movwmi pc, #21443 @ 0x53c3 @ │ │ │ │ eor pc, r8, sp, asr #17 │ │ │ │ movwcs r9, #13067 @ 0x330b │ │ │ │ @ instruction: 0xf7f4930c │ │ │ │ - @ instruction: 0xf7fdfc19 │ │ │ │ + @ instruction: 0xf7fdfc23 │ │ │ │ ldmdaeq sl, {r2, r3, r5, r8, sl, fp, ip, sp, pc}^ │ │ │ │ tstpeq pc, r3 @ p-variant is OBSOLETE │ │ │ │ vldmiami r3, {s28-s106} │ │ │ │ andseq pc, r0, #2 │ │ │ │ @ instruction: 0xf00c430a │ │ │ │ vmov.i32 d16, #45311 @ 0x0000b0ff │ │ │ │ andls r3, r8, #-1073741824 @ 0xc0000000 │ │ │ │ @@ -212286,134 +212356,134 @@ │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ @ instruction: 0xf3c3a908 │ │ │ │ @ instruction: 0xf8cd1e80 │ │ │ │ vaddl.u8 q14, d3, d20 │ │ │ │ @ instruction: 0xf8cd4305 │ │ │ │ movwls lr, #45096 @ 0xb028 │ │ │ │ movwls r2, #49923 @ 0xc303 │ │ │ │ - blx 0xffe9d856 │ │ │ │ + stc2 7, cr15, [r0], {244} @ 0xf4 │ │ │ │ stclt 7, cr15, [r9, #-1012] @ 0xfffffc0c │ │ │ │ svccc 0x0040f5b2 │ │ │ │ - strbthi pc, [r2], #-2 @ │ │ │ │ + strbthi pc, [r0], #-2 @ │ │ │ │ tstpvc r0, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ movthi pc, #16896 @ 0x4200 @ │ │ │ │ smlabteq r2, r0, r2, pc @ │ │ │ │ @ instruction: 0xf002428a │ │ │ │ - vshl.s8 d8, d21, d1 │ │ │ │ - vst1.32 {d24-d26}, [pc], r4 │ │ │ │ + vshl.s8 d8, d19, d1 │ │ │ │ + vst1.32 {d24-d26}, [pc], r2 │ │ │ │ vaddw.s8 , q8, d0 │ │ │ │ addmi r0, sl, #-2147483648 @ 0x80000000 │ │ │ │ - teqphi r5, #2 @ p-variant is OBSOLETE │ │ │ │ + teqphi r3, #2 @ p-variant is OBSOLETE │ │ │ │ bicvc pc, r0, pc, asr #8 │ │ │ │ smlabteq r2, r0, r2, pc @ │ │ │ │ @ instruction: 0xf002428a │ │ │ │ - orrcs r8, r0, r9, lsl #6 │ │ │ │ + orrcs r8, r0, r7, lsl #6 │ │ │ │ smlabteq r2, r0, r2, pc @ │ │ │ │ @ instruction: 0xf47d428a │ │ │ │ stmdage r8, {r0, r2, r3, r4, r5, r6, r7, sl, fp, sp, pc} │ │ │ │ movwls r4, #22041 @ 0x5619 │ │ │ │ @ instruction: 0xf8cd4604 │ │ │ │ @ instruction: 0xf7fa8030 │ │ │ │ @ instruction: 0xf8d7fc0d │ │ │ │ - blls 0x227c24 │ │ │ │ + blls 0x227d34 │ │ │ │ svcvs 0x0080f012 │ │ │ │ stclge 4, cr15, [lr], #244 @ 0xf4 │ │ │ │ - bcs 0x14611c │ │ │ │ - orrshi pc, r5, r3 │ │ │ │ + bcs 0x14622c │ │ │ │ + orrshi pc, r3, r3 │ │ │ │ @ instruction: 0xf47d2a02 │ │ │ │ strtmi sl, [r1], -r7, ror #25 │ │ │ │ @ instruction: 0xf64b4638 │ │ │ │ - vmov.i32 d20, #256 @ 0x00000100 │ │ │ │ + vsubl.s8 , d0, d17 │ │ │ │ movwls r0, #21005 @ 0x520d │ │ │ │ - blx 0x191d8de │ │ │ │ + blx 0x1b9d9ee │ │ │ │ stmdacs r0, {r0, r2, r8, r9, fp, ip, pc} │ │ │ │ ldcge 4, cr15, [r1, #500] @ 0x1f4 │ │ │ │ ldcllt 7, cr15, [r8], {253} @ 0xfd │ │ │ │ svccc 0x0040f5b2 │ │ │ │ - ldrhi pc, [fp, #2] │ │ │ │ + ldrhi pc, [r9, #2] │ │ │ │ tstpvc r0, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ teqphi r1, #0, 4 @ p-variant is OBSOLETE │ │ │ │ smlabteq r2, r0, r2, pc @ │ │ │ │ @ instruction: 0xf002428a │ │ │ │ - vqshl.s8 q4, , │ │ │ │ - vst1.64 {d24-d26}, [pc :256], r3 │ │ │ │ + vqshl.s8 q4, , │ │ │ │ + vst1.64 {d24-d26}, [pc :256], r1 │ │ │ │ vaddw.s8 , q8, d0 │ │ │ │ addmi r0, sl, #-2147483648 @ 0x80000000 │ │ │ │ - cmpphi fp, r2 @ p-variant is OBSOLETE │ │ │ │ + cmpphi r9, r2 @ p-variant is OBSOLETE │ │ │ │ bicvc pc, r0, pc, asr #8 │ │ │ │ smlabteq r2, r0, r2, pc @ │ │ │ │ @ instruction: 0xf002428a │ │ │ │ - orrcs r8, r0, r7, lsr r1 │ │ │ │ + orrcs r8, r0, r5, lsr r1 │ │ │ │ smlabteq r2, r0, r2, pc @ │ │ │ │ @ instruction: 0xf47d428a │ │ │ │ @ instruction: 0x4619acb5 │ │ │ │ movwls sl, #22536 @ 0x5808 │ │ │ │ eorshi pc, r0, sp, asr #17 │ │ │ │ - blx 0xff29d956 │ │ │ │ + blx 0xff29da66 │ │ │ │ ldrtmi sl, [r8], -r8, lsl #18 │ │ │ │ - mcr2 7, 7, pc, cr0, cr7, {7} @ │ │ │ │ + mcr2 7, 7, pc, cr10, cr7, {7} @ │ │ │ │ stmdacs r0, {r0, r2, r8, r9, fp, ip, pc} │ │ │ │ stcge 4, cr15, [r6], #244 @ 0xf4 │ │ │ │ ldcllt 7, cr15, [fp, #-1012] @ 0xfffffc0c │ │ │ │ rsbsvs pc, r4, #50331648 @ 0x3000000 │ │ │ │ svcvs 0x00e8f5b2 │ │ │ │ stcge 4, cr15, [r3], #500 @ 0x1f4 │ │ │ │ stclt 7, cr15, [r4], {253} @ 0xfd │ │ │ │ bicvs pc, r0, pc, asr #8 │ │ │ │ smlabtne r0, r0, r2, pc @ │ │ │ │ @ instruction: 0xf001428a │ │ │ │ - vst4.32 {d24-d27}, [pc :64], ip │ │ │ │ + vst4.32 {d24-d27}, [pc :64], sl │ │ │ │ vmla.f d22, d16, d0[4] │ │ │ │ addmi r1, sl, #0, 2 │ │ │ │ ldclge 4, cr15, [r6], #-500 @ 0xfffffe0c │ │ │ │ vnmlaeq.f32 s29, s6, s30 │ │ │ │ andeq pc, pc, #3 │ │ │ │ vldmiami r3, {s28-s106} │ │ │ │ cdpeq 0, 1, cr15, cr0, cr14, {0} │ │ │ │ vmlseq.f32 s28, s4, s28 │ │ │ │ ldceq 0, cr15, [r0], {12} │ │ │ │ andcc pc, r3, #201326595 @ 0xc000003 │ │ │ │ - b 0x1409dec │ │ │ │ + b 0x1409efc │ │ │ │ @ instruction: 0xf6430c02 │ │ │ │ vmov.i32 d20, #1280 @ 0x00000500 │ │ │ │ vsubl.u8 q8, d3, d10 │ │ │ │ stmib sp, {r7, sl, ip}^ │ │ │ │ vmull.u8 q15, d3, d8 │ │ │ │ strls r4, [sl], #-772 @ 0xfffffcfc │ │ │ │ movwcs r9, #8971 @ 0x230b │ │ │ │ @ instruction: 0xf7f4930c │ │ │ │ - @ instruction: 0xf7fdfb41 │ │ │ │ + @ instruction: 0xf7fdfb4b │ │ │ │ @ instruction: 0xf44fbc54 │ │ │ │ vmla.f d22, d0, d0[4] │ │ │ │ addmi r1, sl, #0, 2 │ │ │ │ - ldrhi pc, [r5, -r0]! │ │ │ │ + ldrhi pc, [r3, -r0]! │ │ │ │ cmnpvs r0, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ smlabtne r0, r0, r2, pc @ │ │ │ │ @ instruction: 0xf47d428a │ │ │ │ ldmdaeq r9, {r0, r2, r6, sl, fp, sp, pc}^ │ │ │ │ stceq 0, cr15, [pc], {3} │ │ │ │ @ instruction: 0xf0010c9a │ │ │ │ - b 0x111fe5c │ │ │ │ + b 0x111ff6c │ │ │ │ @ instruction: 0xf002010c │ │ │ │ vmov.i32 d16, #45056 @ 0x0000b000 │ │ │ │ vmull.u8 , d3, d3 │ │ │ │ - b 0x116742c │ │ │ │ + b 0x116753c │ │ │ │ vsubl.u8 q8, d3, d12 │ │ │ │ stmib sp, {r2, sl, fp, lr}^ │ │ │ │ stmdbge r8, {r3, r9, ip} │ │ │ │ - subvc pc, r9, #1342177284 @ 0x50000004 │ │ │ │ + rsbeq pc, sp, #72351744 @ 0x4500000 │ │ │ │ andeq pc, sp, #192, 4 │ │ │ │ msreq CPSR_, #204, 2 @ 0x33 │ │ │ │ stceq 0, cr15, [r2], {79} @ 0x4f │ │ │ │ movw lr, #43469 @ 0xa9cd │ │ │ │ eorsgt pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xffe8f7fc │ │ │ │ stclt 7, cr15, [r1], #-1012 @ 0xfffffc0c │ │ │ │ svcvs 0x0070f5b2 │ │ │ │ - strhi pc, [r1, r0] │ │ │ │ + ldrbhi pc, [pc, -r0]! @ │ │ │ │ svcvc 0x0080f1b2 │ │ │ │ ldcge 4, cr15, [r8], {125} @ 0x7d │ │ │ │ @ instruction: 0xf0030859 │ │ │ │ ldceq 12, cr0, [sl], {15} │ │ │ │ tstpeq r0, r1 @ p-variant is OBSOLETE │ │ │ │ tsteq ip, r1, asr #20 │ │ │ │ andseq pc, r0, #2 │ │ │ │ @@ -212425,539 +212495,539 @@ │ │ │ │ vmla.i8 d26, d3, d8 │ │ │ │ vmlal.s q10, d16, d1[2] │ │ │ │ @ instruction: 0xf1cc020a │ │ │ │ @ instruction: 0xf04f0320 │ │ │ │ stmib sp, {r1, sl, fp}^ │ │ │ │ @ instruction: 0xf8cde30a │ │ │ │ @ instruction: 0xf7f4c030 │ │ │ │ - @ instruction: 0xf7fdfae1 │ │ │ │ + @ instruction: 0xf7fdfaeb │ │ │ │ @ instruction: 0xf5b2bbf4 │ │ │ │ @ instruction: 0xf0017f40 │ │ │ │ - @ instruction: 0xf5b28151 │ │ │ │ + @ instruction: 0xf5b2814f │ │ │ │ @ instruction: 0xf47d6fa0 │ │ │ │ - b 0x14caa70 │ │ │ │ + b 0x14cab80 │ │ │ │ @ instruction: 0xf0030e53 │ │ │ │ - b 0x14a0308 │ │ │ │ + b 0x14a0418 │ │ │ │ @ instruction: 0xf00e4c93 │ │ │ │ - b 0x1463314 │ │ │ │ + b 0x1463424 │ │ │ │ @ instruction: 0xf00c0e02 │ │ │ │ vmov.i32 d16, #45311 @ 0x0000b0ff │ │ │ │ stmdbge r8, {r0, r1, r9, ip, sp} │ │ │ │ @ instruction: 0x0c02ea4c │ │ │ │ rscsmi pc, r9, #-1610612732 @ 0xa0000004 │ │ │ │ andeq pc, r6, #192, 4 │ │ │ │ strne pc, [r0], #963 @ 0x3c3 │ │ │ │ @ instruction: 0xec08e9cd │ │ │ │ movwmi pc, #9155 @ 0x23c3 @ │ │ │ │ movwls r9, #46090 @ 0xb40a │ │ │ │ movwls r2, #49920 @ 0xc300 │ │ │ │ - blx 0xfee9dad4 │ │ │ │ - bllt 0xff35dafc │ │ │ │ + blx 0xff11dbe4 │ │ │ │ + bllt 0xff35dc0c │ │ │ │ svcvc 0x0040f5b2 │ │ │ │ mvnhi pc, r1 │ │ │ │ svcvs 0x00a0f5b2 │ │ │ │ - blge 0xff11cd0c │ │ │ │ + blge 0xff11ce1c │ │ │ │ vnmlaeq.f32 s29, s6, s30 │ │ │ │ andeq pc, pc, #3 │ │ │ │ vldmiami r3, {s28-s106} │ │ │ │ cdpeq 0, 1, cr15, cr0, cr14, {0} │ │ │ │ vmlseq.f32 s28, s4, s28 │ │ │ │ ldceq 0, cr15, [r0], {12} │ │ │ │ andcc pc, r3, #201326595 @ 0xc000003 │ │ │ │ - b 0x1409f58 │ │ │ │ + b 0x140a068 │ │ │ │ @ instruction: 0xf24a0c02 │ │ │ │ vrshr.s64 q10, , #64 │ │ │ │ vsubl.u8 q8, d3, d6 │ │ │ │ stmib sp, {r7, sl, ip}^ │ │ │ │ vmull.u8 q15, d3, d8 │ │ │ │ strls r4, [sl], #-771 @ 0xfffffcfd │ │ │ │ movwcs r9, #4875 @ 0x130b │ │ │ │ @ instruction: 0xf7f4930c │ │ │ │ - @ instruction: 0xf7fdfa8b │ │ │ │ + @ instruction: 0xf7fdfa95 │ │ │ │ stmdaeq sl, {r1, r2, r3, r4, r7, r8, r9, fp, ip, sp, pc}^ │ │ │ │ vldmiami r3, {s28-s106} │ │ │ │ tstpeq pc, r1 @ p-variant is OBSOLETE │ │ │ │ andseq pc, r0, #2 │ │ │ │ @ instruction: 0xf00c430a │ │ │ │ vmov.i32 d16, #45311 @ 0x0000b0ff │ │ │ │ vaddw.u8 , , d3 │ │ │ │ - b 0x13e757c │ │ │ │ + b 0x13e768c │ │ │ │ orrseq r0, sp, #256 @ 0x100 │ │ │ │ - ldrthi pc, [fp], #-257 @ 0xfffffeff @ │ │ │ │ + ldrthi pc, [r9], #-257 @ 0xfffffeff @ │ │ │ │ setend be │ │ │ │ - @ instruction: 0xf04f860f │ │ │ │ + @ instruction: 0xf04f860d │ │ │ │ @ instruction: 0xf7fe0802 │ │ │ │ - bcs 0x14ecf0 │ │ │ │ - ldrhi pc, [lr], #-65 @ 0xffffffbf │ │ │ │ + bcs 0x14ee00 │ │ │ │ + ldrhi pc, [ip], #-65 @ 0xffffffbf │ │ │ │ @ instruction: 0xf8d36d3b │ │ │ │ @ instruction: 0xf4122098 │ │ │ │ @ instruction: 0xf0016f70 │ │ │ │ - ldmdavs fp, {r1, r2, r3, r4, r5, r6, r7, r9, sl, pc}^ │ │ │ │ + ldmdavs fp, {r2, r3, r4, r5, r6, r7, r9, sl, pc}^ │ │ │ │ svceq 0x0070f413 │ │ │ │ movwcs fp, #7956 @ 0x1f14 │ │ │ │ - blcs 0xe87b4 │ │ │ │ - blge 0x1d1ccac │ │ │ │ + blcs 0xe88c4 │ │ │ │ + blge 0x1d1cdbc │ │ │ │ ldrtmi r4, [r8], -r1, lsr #12 │ │ │ │ - addsvc pc, sp, #-1342177276 @ 0xb0000004 │ │ │ │ + adceq pc, sp, #78643200 @ 0x4b00000 │ │ │ │ andeq pc, sp, #192, 4 │ │ │ │ - @ instruction: 0xf9aaf7f4 │ │ │ │ - bllt 0x1addbc0 │ │ │ │ + @ instruction: 0xf9b4f7f4 │ │ │ │ + bllt 0x1addcd0 │ │ │ │ @ instruction: 0xf0412a01 │ │ │ │ - ldcvs 4, cr8, [fp, #-280]! @ 0xfffffee8 │ │ │ │ + ldcvs 4, cr8, [fp, #-272]! @ 0xfffffef0 │ │ │ │ @ instruction: 0x2098f8d3 │ │ │ │ svcvs 0x0070f412 │ │ │ │ - strhi pc, [pc], r1 │ │ │ │ + strhi pc, [sp], r1 │ │ │ │ @ instruction: 0xf413685b │ │ │ │ svclt 0x00140f70 │ │ │ │ movwcs r2, #769 @ 0x301 │ │ │ │ @ instruction: 0xf43d2b00 │ │ │ │ @ instruction: 0x4621ab53 │ │ │ │ @ instruction: 0xf64a4638 │ │ │ │ - vrshr.s64 q9, , #64 │ │ │ │ + vsubl.s8 q10, d0, d5 │ │ │ │ @ instruction: 0xf7f4020d │ │ │ │ - @ instruction: 0xf7fdf98d │ │ │ │ - bcs 0x10e930 │ │ │ │ - blge 0x129cd00 │ │ │ │ + @ instruction: 0xf7fdf997 │ │ │ │ + bcs 0x10ea40 │ │ │ │ + blge 0x129ce10 │ │ │ │ @ instruction: 0xf0412901 │ │ │ │ - ldcvs 5, cr8, [fp, #-736]! @ 0xfffffd20 │ │ │ │ + ldcvs 5, cr8, [fp, #-728]! @ 0xfffffd28 │ │ │ │ @ instruction: 0x2098f8d3 │ │ │ │ svcvs 0x0070f412 │ │ │ │ - ldrbhi pc, [r4, -r1] @ │ │ │ │ + ldrbhi pc, [r2, -r1] @ │ │ │ │ @ instruction: 0xf413685b │ │ │ │ svclt 0x00140f70 │ │ │ │ movwcs r2, #769 @ 0x301 │ │ │ │ @ instruction: 0xf43d2b00 │ │ │ │ @ instruction: 0x4621ab33 │ │ │ │ @ instruction: 0xf64b4638 │ │ │ │ - vmlal.s , d0, d1[3] │ │ │ │ + vmov.i32 q9, #3328 @ 0x00000d00 │ │ │ │ @ instruction: 0xf7f4020d │ │ │ │ - @ instruction: 0xf7fdf96d │ │ │ │ + @ instruction: 0xf7fdf977 │ │ │ │ ldrmi fp, [r9], -sl, lsr #22 │ │ │ │ @ instruction: 0xf7faa808 │ │ │ │ - blls 0x41e1a4 │ │ │ │ - blcs 0x14ac74 │ │ │ │ - movhi pc, #65 @ 0x41 │ │ │ │ + blls 0x41e2cc │ │ │ │ + blcs 0x14ad84 │ │ │ │ + orrshi pc, lr, #65 @ 0x41 │ │ │ │ @ instruction: 0xf8d36d3b │ │ │ │ @ instruction: 0xf4122098 │ │ │ │ @ instruction: 0xf0016f70 │ │ │ │ - ldmdavs fp, {r3, r5, r8, r9, sl, pc}^ │ │ │ │ + ldmdavs fp, {r1, r2, r5, r8, r9, sl, pc}^ │ │ │ │ svceq 0x0070f413 │ │ │ │ movwcs fp, #7956 @ 0x1f14 │ │ │ │ - blcs 0xe8874 │ │ │ │ - blge 0x51cd6c │ │ │ │ + blcs 0xe8984 │ │ │ │ + blge 0x51ce7c │ │ │ │ ldrtmi r4, [r8], -r1, lsr #12 │ │ │ │ - adcmi pc, r5, #77594624 @ 0x4a00000 │ │ │ │ + adcspl pc, r5, #77594624 @ 0x4a00000 │ │ │ │ andeq pc, sp, #192, 4 │ │ │ │ - @ instruction: 0xf94af7f4 │ │ │ │ - bllt 0x2ddc80 │ │ │ │ + @ instruction: 0xf954f7f4 │ │ │ │ + bllt 0x2ddd90 │ │ │ │ @ instruction: 0xf0412a01 │ │ │ │ - ldcvs 3, cr8, [fp, #-804]! @ 0xfffffcdc │ │ │ │ + ldcvs 3, cr8, [fp, #-796]! @ 0xfffffce4 │ │ │ │ @ instruction: 0x2098f8d3 │ │ │ │ svcvs 0x0070f412 │ │ │ │ - strbthi pc, [r6], -r1 @ │ │ │ │ + strbthi pc, [r4], -r1 @ │ │ │ │ @ instruction: 0xf413685b │ │ │ │ svclt 0x00140f70 │ │ │ │ movwcs r2, #769 @ 0x301 │ │ │ │ @ instruction: 0xf43d2b00 │ │ │ │ @ instruction: 0x4621aaf3 │ │ │ │ @ instruction: 0xf64a4638 │ │ │ │ - vmlal.s q8, d0, d1[7] │ │ │ │ + vmvn.i32 , #3328 @ 0x00000d00 │ │ │ │ @ instruction: 0xf7f4020d │ │ │ │ - @ instruction: 0xf7fdf92d │ │ │ │ - bcs 0x14e870 │ │ │ │ - cmpphi r2, #65 @ p-variant is OBSOLETE @ 0x41 │ │ │ │ + @ instruction: 0xf7fdf937 │ │ │ │ + bcs 0x14e980 │ │ │ │ + cmpphi r0, #65 @ p-variant is OBSOLETE @ 0x41 │ │ │ │ @ instruction: 0xf8d36d3b │ │ │ │ @ instruction: 0xf4122098 │ │ │ │ @ instruction: 0xf0016f70 │ │ │ │ - ldmdavs fp, {r0, r3, r6, r7, r8, sl, pc}^ │ │ │ │ + ldmdavs fp, {r0, r1, r2, r6, r7, r8, sl, pc}^ │ │ │ │ svceq 0x0070f413 │ │ │ │ movwcs fp, #7956 @ 0x1f14 │ │ │ │ - blcs 0xe88e8 │ │ │ │ - bge 0xff69cde0 │ │ │ │ + blcs 0xe89f8 │ │ │ │ + bge 0xff69cef0 │ │ │ │ ldrtmi r4, [r8], -r1, lsr #12 │ │ │ │ - rsbcc pc, r5, #-1342177276 @ 0xb0000004 │ │ │ │ + rsbsmi pc, r5, #-1342177276 @ 0xb0000004 │ │ │ │ andeq pc, sp, #192, 4 │ │ │ │ - @ instruction: 0xf910f7f4 │ │ │ │ - blt 0xff45dcf4 │ │ │ │ + @ instruction: 0xf91af7f4 │ │ │ │ + blt 0xff45de04 │ │ │ │ @ instruction: 0xf0412a01 │ │ │ │ - ldcvs 3, cr8, [fp, #-612]! @ 0xfffffd9c │ │ │ │ + ldcvs 3, cr8, [fp, #-604]! @ 0xfffffda4 │ │ │ │ @ instruction: 0x2098f8d3 │ │ │ │ svcvs 0x0070f412 │ │ │ │ - ldrthi pc, [r5], -r1 @ │ │ │ │ + ldrthi pc, [r3], -r1 @ │ │ │ │ @ instruction: 0xf413685b │ │ │ │ svclt 0x00140f70 │ │ │ │ movwcs r2, #769 @ 0x301 │ │ │ │ @ instruction: 0xf43d2b00 │ │ │ │ @ instruction: 0x4621aab9 │ │ │ │ vmin.s8 d20, d11, d24 │ │ │ │ - vmov.i32 d21, #1280 @ 0x00000500 │ │ │ │ + vsubl.s8 q11, d0, d21 │ │ │ │ @ instruction: 0xf7f4020d │ │ │ │ - @ instruction: 0xf7fdf8f3 │ │ │ │ - bcs 0x14e7fc │ │ │ │ - movwhi pc, #57409 @ 0xe041 @ │ │ │ │ + @ instruction: 0xf7fdf8fd │ │ │ │ + bcs 0x14e90c │ │ │ │ + movwhi pc, #49217 @ 0xc041 @ │ │ │ │ @ instruction: 0xf8d36d3b │ │ │ │ @ instruction: 0xf4122098 │ │ │ │ @ instruction: 0xf0016f70 │ │ │ │ - ldmdavs fp, {r0, r1, r2, r3, r6, r7, r8, sl, pc}^ │ │ │ │ + ldmdavs fp, {r0, r2, r3, r6, r7, r8, sl, pc}^ │ │ │ │ svceq 0x0070f413 │ │ │ │ movwcs fp, #7956 @ 0x1f14 │ │ │ │ - blcs 0xe895c │ │ │ │ - bge 0xfe81ce54 │ │ │ │ + blcs 0xe8a6c │ │ │ │ + bge 0xfe81cf64 │ │ │ │ ldrtmi r4, [r8], -r1, lsr #12 │ │ │ │ - adcsne pc, r5, #-1342177276 @ 0xb0000004 │ │ │ │ + sbccs pc, r5, #-1342177276 @ 0xb0000004 │ │ │ │ andeq pc, sp, #192, 4 │ │ │ │ - @ instruction: 0xf8d6f7f4 │ │ │ │ - blt 0xfe5ddd68 │ │ │ │ + @ instruction: 0xf8e0f7f4 │ │ │ │ + blt 0xfe5dde78 │ │ │ │ @ instruction: 0xf0412a01 │ │ │ │ - ldcvs 3, cr8, [fp, #-20]! @ 0xffffffec │ │ │ │ + ldcvs 3, cr8, [fp, #-12]! │ │ │ │ @ instruction: 0x2098f8d3 │ │ │ │ svcvs 0x0070f412 │ │ │ │ - ldrbhi pc, [fp, #-1]! @ │ │ │ │ + ldrbhi pc, [r9, #-1]! @ │ │ │ │ @ instruction: 0xf413685b │ │ │ │ svclt 0x00140f70 │ │ │ │ movwcs r2, #769 @ 0x301 │ │ │ │ @ instruction: 0xf43d2b00 │ │ │ │ @ instruction: 0x4621aa7f │ │ │ │ @ instruction: 0xf64a4638 │ │ │ │ - vmov.i32 q11, #1280 @ 0x00000500 │ │ │ │ + vmlal.s , d0, d1[5] │ │ │ │ @ instruction: 0xf7f4020d │ │ │ │ - @ instruction: 0xf7fdf8b9 │ │ │ │ + @ instruction: 0xf7fdf8c3 │ │ │ │ @ instruction: 0x4621ba76 │ │ │ │ vmin.s8 d20, d11, d24 │ │ │ │ - vmvn.i32 q8, #256 @ 0x00000100 │ │ │ │ + vsubl.s8 , d16, d1 │ │ │ │ @ instruction: 0xf7f4020d │ │ │ │ - @ instruction: 0xf7fdf8af │ │ │ │ + @ instruction: 0xf7fdf8b9 │ │ │ │ strtmi fp, [r1], -ip, ror #20 │ │ │ │ vmin.s8 d20, d11, d24 │ │ │ │ - vrshr.s64 , , #64 │ │ │ │ + vmlal.s q10, d16, d1[4] │ │ │ │ @ instruction: 0xf7f4020d │ │ │ │ - @ instruction: 0xf7fdf8a5 │ │ │ │ + @ instruction: 0xf7fdf8af │ │ │ │ strtmi fp, [r1], -r2, ror #20 │ │ │ │ - vmin.s8 d20, d10, d24 │ │ │ │ - vsubl.s8 , d0, d25 │ │ │ │ + @ instruction: 0xf64a4638 │ │ │ │ + vmvn.i32 d16, #2304 @ 0x00000900 │ │ │ │ @ instruction: 0xf7f4020d │ │ │ │ - @ instruction: 0xf7fdf89b │ │ │ │ + @ instruction: 0xf7fdf8a5 │ │ │ │ vst1.16 {d27-d28}, [pc :64], r8 │ │ │ │ vmla.f d23, d16, d0[0] │ │ │ │ addmi r0, sl, #1073741824 @ 0x40000000 │ │ │ │ - orrhi pc, pc, r2 │ │ │ │ - ldrbhi pc, [pc], #-513 @ 0xdfdfc @ │ │ │ │ + orrhi pc, sp, r2 │ │ │ │ + ldrbhi pc, [sp], #-513 @ 0xfffffdff @ │ │ │ │ vaddw.s8 q9, q8, d0 │ │ │ │ addmi r0, sl, #1073741824 @ 0x40000000 │ │ │ │ - ldrhi pc, [r3, r1]! │ │ │ │ + ldrhi pc, [r1, r1]! │ │ │ │ orrvc pc, r0, pc, asr #8 │ │ │ │ smlabteq r1, r0, r2, pc @ │ │ │ │ @ instruction: 0xf001428a │ │ │ │ - @ instruction: 0xf5b2878d │ │ │ │ + @ instruction: 0xf5b2878b │ │ │ │ @ instruction: 0xf47d3f80 │ │ │ │ stmdage r8, {r0, r2, r4, r6, r9, fp, sp, pc} │ │ │ │ movwls r4, #22041 @ 0x5619 │ │ │ │ @ instruction: 0xf8cd4604 │ │ │ │ @ instruction: 0xf7fa8030 │ │ │ │ - bls 0x3de3c4 │ │ │ │ - bcs 0x146a48 │ │ │ │ - strbhi pc, [r0], #2 @ │ │ │ │ + bls 0x3de4d4 │ │ │ │ + bcs 0x146b58 │ │ │ │ + ldrthi pc, [lr], #2 @ │ │ │ │ @ instruction: 0xf47d2a02 │ │ │ │ strtmi sl, [r1], -r5, asr #20 │ │ │ │ @ instruction: 0xf64b4638 │ │ │ │ - vrshr.s64 d17, d25, #64 │ │ │ │ + vmlal.s q9, d16, d1[2] │ │ │ │ movwls r0, #21005 @ 0x520d │ │ │ │ - @ instruction: 0xf8bef7f4 │ │ │ │ + @ instruction: 0xf8c8f7f4 │ │ │ │ stmdacs r0, {r0, r2, r8, r9, fp, ip, pc} │ │ │ │ - bge 0xffcdd04c │ │ │ │ - blt 0xe9de50 │ │ │ │ + bge 0xffcdd15c │ │ │ │ + blt 0xe9df60 │ │ │ │ svccc 0x0081f5b2 │ │ │ │ - addhi pc, r2, r2 │ │ │ │ - tstphi r8, #268435456 @ p-variant is OBSOLETE @ 0x10000000 │ │ │ │ + addhi pc, r0, r2 │ │ │ │ + tstphi r6, #268435456 @ p-variant is OBSOLETE @ 0x10000000 │ │ │ │ orrvc pc, r0, pc, asr #8 │ │ │ │ smlabteq r1, r0, r2, pc @ │ │ │ │ @ instruction: 0xf002428a │ │ │ │ - vst4.32 {d24-d27}, [pc :64], r2 │ │ │ │ + vst4.32 {d24-d27}, [pc :64], r0 │ │ │ │ vmla.f d23, d16, d0[0] │ │ │ │ addmi r0, sl, #1073741824 @ 0x40000000 │ │ │ │ - rsbshi pc, lr, r2 │ │ │ │ + rsbshi pc, ip, r2 │ │ │ │ vaddw.s8 q9, q8, d0 │ │ │ │ addmi r0, sl, #1073741824 @ 0x40000000 │ │ │ │ - bge 0x81d084 │ │ │ │ + bge 0x81d194 │ │ │ │ stmdage r8, {r0, r3, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf8cd9305 │ │ │ │ @ instruction: 0xf7fa8030 │ │ │ │ vmla.i8 d31, d3, d29 │ │ │ │ vmlal.s , d16, d1[2] │ │ │ │ @ instruction: 0xf7fd020a │ │ │ │ @ instruction: 0x4621babe │ │ │ │ @ instruction: 0xf64a4638 │ │ │ │ - vmov.i32 d21, #256 @ 0x00000100 │ │ │ │ + vsubl.s8 q11, d0, d17 │ │ │ │ @ instruction: 0xf7f4020d │ │ │ │ - @ instruction: 0xf7fdf831 │ │ │ │ + @ instruction: 0xf7fdf83b │ │ │ │ stmdbcs r1, {r1, r2, r3, r5, r6, r7, r8, fp, ip, sp, pc} │ │ │ │ - rsbshi pc, lr, #65 @ 0x41 │ │ │ │ + rsbshi pc, ip, #65 @ 0x41 │ │ │ │ @ instruction: 0xf8d36d3b │ │ │ │ @ instruction: 0xf4122098 │ │ │ │ @ instruction: 0xf0016f70 │ │ │ │ - ldmdavs fp, {r0, r1, r2, r3, r4, r6, r8, sl, pc}^ │ │ │ │ + ldmdavs fp, {r0, r2, r3, r4, r6, r8, sl, pc}^ │ │ │ │ svceq 0x0070f413 │ │ │ │ movwcs fp, #7956 @ 0x1f14 │ │ │ │ - blcs 0xe8ae0 │ │ │ │ + blcs 0xe8bf0 │ │ │ │ ldmibge sl, {r0, r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ ldrtmi r4, [r8], -r1, lsr #12 │ │ │ │ - eorvc pc, sp, #77594624 @ 0x4a00000 │ │ │ │ + eorseq pc, sp, #-1342177276 @ 0xb0000004 │ │ │ │ andeq pc, sp, #192, 4 │ │ │ │ - @ instruction: 0xf814f7f4 │ │ │ │ + @ instruction: 0xf81ef7f4 │ │ │ │ ldmiblt r1, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldrtmi r4, [r8], -r1, lsr #12 │ │ │ │ - subsvs pc, r9, #-1342177276 @ 0xb0000004 │ │ │ │ + rsbvc pc, r9, #-1342177276 @ 0xb0000004 │ │ │ │ andeq pc, sp, #192, 4 │ │ │ │ - @ instruction: 0xf80af7f4 │ │ │ │ + @ instruction: 0xf814f7f4 │ │ │ │ stmiblt r7, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldrtmi r4, [r8], -r1, lsr #12 │ │ │ │ - eorcs pc, r1, #-1342177276 @ 0xb0000004 │ │ │ │ + eorscc pc, r1, #-1342177276 @ 0xb0000004 │ │ │ │ andeq pc, sp, #192, 4 │ │ │ │ - @ instruction: 0xf800f7f4 │ │ │ │ + @ instruction: 0xf80af7f4 │ │ │ │ ldmiblt sp!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ smlabteq r3, r0, r2, pc @ │ │ │ │ @ instruction: 0xf001428a │ │ │ │ - vmax.s8 d8, d17, d5 │ │ │ │ - vst2.16 {d24-d27}, [pc :256], sl │ │ │ │ + vmax.s8 d8, d17, d3 │ │ │ │ + vst2.16 {d24-d27}, [pc :256], r8 │ │ │ │ vaddw.s8 , q8, d0 │ │ │ │ addmi r0, sl, #-1073741824 @ 0xc0000000 │ │ │ │ - cmpphi r4, r2 @ p-variant is OBSOLETE │ │ │ │ + cmpphi r2, r2 @ p-variant is OBSOLETE │ │ │ │ bicvc pc, r0, pc, asr #8 │ │ │ │ smlabteq r3, r0, r2, pc @ │ │ │ │ @ instruction: 0xf002428a │ │ │ │ - orrcs r8, r0, lr, lsl r1 │ │ │ │ + orrcs r8, r0, ip, lsl r1 │ │ │ │ smlabteq r3, r0, r2, pc @ │ │ │ │ @ instruction: 0xf47d428a │ │ │ │ @ instruction: 0x4619a9b9 │ │ │ │ movwls sl, #22536 @ 0x5808 │ │ │ │ eorshi pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xf8caf7fa │ │ │ │ - blls 0x246794 │ │ │ │ + blls 0x2468a4 │ │ │ │ @ instruction: 0xf47d2a02 │ │ │ │ stmdbge r8, {r0, r2, r3, r5, r7, r8, fp, sp, pc} │ │ │ │ @ instruction: 0xf6444638 │ │ │ │ vsubl.s8 q8, d16, d13 │ │ │ │ @ instruction: 0xf7f4020a │ │ │ │ - blls 0x25e01c │ │ │ │ + blls 0x25e154 │ │ │ │ @ instruction: 0xf47d2800 │ │ │ │ @ instruction: 0xf7fdaa58 │ │ │ │ @ instruction: 0xf2c0b99f │ │ │ │ addmi r0, sl, #-1073741824 @ 0xc0000000 │ │ │ │ - mvnshi pc, r2 │ │ │ │ - adcshi pc, r9, #268435456 @ 0x10000000 │ │ │ │ + mvnhi pc, r2 │ │ │ │ + adcshi pc, r7, #268435456 @ 0x10000000 │ │ │ │ orrvc pc, r0, pc, asr #8 │ │ │ │ smlabteq r3, r0, r2, pc @ │ │ │ │ @ instruction: 0xf002428a │ │ │ │ - vst4.16 {d24-d27}, [pc :128], r5 │ │ │ │ + vst4.16 {d24-d27}, [pc :128], r3 │ │ │ │ vmla.f d23, d16, d0[0] │ │ │ │ addmi r0, sl, #-1073741824 @ 0xc0000000 │ │ │ │ - eorshi pc, r9, r2 │ │ │ │ + eorshi pc, r7, r2 │ │ │ │ vaddw.s8 q9, q8, d0 │ │ │ │ addmi r0, sl, #-1073741824 @ 0xc0000000 │ │ │ │ stmibge r4, {r0, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ ldrmi sl, [r9], -r8, lsl #16 │ │ │ │ strmi r9, [r4], -r5, lsl #6 │ │ │ │ eorshi pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xf894f7fa │ │ │ │ ldrsbcs pc, [r0], #135 @ 0x87 @ │ │ │ │ @ instruction: 0xf0129b05 │ │ │ │ @ instruction: 0xf43d6f80 │ │ │ │ - bls 0x3ca5b4 │ │ │ │ + bls 0x3ca6c4 │ │ │ │ @ instruction: 0xf0022a01 │ │ │ │ - bcs 0x180eb4 │ │ │ │ + bcs 0x180fbc │ │ │ │ stmdbge lr!, {r0, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ ldrtmi r4, [r8], -r1, lsr #12 │ │ │ │ - sbcsvc pc, sp, #78643200 @ 0x4b00000 │ │ │ │ + rsceq pc, sp, #76, 4 @ 0xc0000004 │ │ │ │ andeq pc, sp, #192, 4 │ │ │ │ @ instruction: 0xf7f39305 │ │ │ │ - blls 0x25ff9c │ │ │ │ + blls 0x2600d4 │ │ │ │ @ instruction: 0xf47d2800 │ │ │ │ @ instruction: 0xf7fdaa18 │ │ │ │ @ instruction: 0x4621b95f │ │ │ │ @ instruction: 0xf64a4638 │ │ │ │ - vrshr.s64 d17, d17, #64 │ │ │ │ + vmlal.s q9, d16, d1[0] │ │ │ │ @ instruction: 0xf7f3020d │ │ │ │ - @ instruction: 0xf7fdff81 │ │ │ │ - bcs 0x10e518 │ │ │ │ + @ instruction: 0xf7fdff8b │ │ │ │ + bcs 0x10e628 │ │ │ │ ldmdbge sl!, {r0, r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ - movtmi pc, #49729 @ 0xc241 @ │ │ │ │ + cmpppl ip, #268435460 @ p-variant is OBSOLETE @ 0x10000004 │ │ │ │ teqpeq r5, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - addspl pc, ip, #268435460 @ 0x10000004 │ │ │ │ + adcvs pc, ip, #268435460 @ 0x10000004 │ │ │ │ eorseq pc, r5, #192, 4 │ │ │ │ @ instruction: 0xf853a908 │ │ │ │ @ instruction: 0xf852302c │ │ │ │ @ instruction: 0xf7f9202c │ │ │ │ - @ instruction: 0xf7fdfa71 │ │ │ │ + @ instruction: 0xf7fdfa7b │ │ │ │ @ instruction: 0xf8d7b92a │ │ │ │ - bcs 0x16438c │ │ │ │ + bcs 0x16449c │ │ │ │ @ instruction: 0xf04fbf14 │ │ │ │ movwcs r3, #9215 @ 0x23ff │ │ │ │ strbeq r4, [r9, #1592] @ 0x638 │ │ │ │ ldmdbge lr, {r0, r2, r3, r4, r5, r6, r8, sl, ip, sp, lr, pc} │ │ │ │ vcgt.s8 d25, d1, d1 │ │ │ │ - vqdmulh.s d20, d0, d0[7] │ │ │ │ + vmvn.i32 , #3327 @ 0x00000cff │ │ │ │ vfma.f32 d16, d1, d21 │ │ │ │ - vrsra.s64 d20, d12, #64 │ │ │ │ + vsubw.s8 , q8, d28 │ │ │ │ stmdbge r8, {r0, r2, r4, r5, r8, r9} │ │ │ │ eorcc pc, r2, r3, asr r8 @ │ │ │ │ eorcs pc, r2, ip, asr r8 @ │ │ │ │ stceq 0, cr15, [r3], {79} @ 0x4f │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xf998f7f9 │ │ │ │ + @ instruction: 0xf9a2f7f9 │ │ │ │ stmdblt r9, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf43d2a00 │ │ │ │ vmla.i8 d26, d1, d5 │ │ │ │ - vqdmlal.s q9, d0, d0[3] │ │ │ │ - bl 0x1a0d6c │ │ │ │ + vorr.i32 , #3072 @ 0x00000c00 │ │ │ │ + bl 0x1a0e7c │ │ │ │ movwcs r0, #641 @ 0x281 │ │ │ │ @ instruction: 0xf8d2a908 │ │ │ │ @ instruction: 0xf7f92320 │ │ │ │ - @ instruction: 0xf7fdfc0f │ │ │ │ - bcs 0x10e48c │ │ │ │ + @ instruction: 0xf7fdfc19 │ │ │ │ + bcs 0x10e59c │ │ │ │ ldmge r4!, {r0, r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ - movtcs pc, #49729 @ 0xc241 @ │ │ │ │ + cmppcc ip, #268435460 @ p-variant is OBSOLETE @ 0x10000004 │ │ │ │ teqpeq r5, #192, 4 @ p-variant is OBSOLETE │ │ │ │ addeq lr, r1, #3072 @ 0xc00 │ │ │ │ stmdbge r8, {r8, r9, sp} │ │ │ │ sbcscs pc, r0, #13762560 @ 0xd20000 │ │ │ │ - blx 0xc9e0ac │ │ │ │ + blx 0xf1e1bc │ │ │ │ stmialt r7!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf43d2a00 │ │ │ │ vadd.i8 q13, , │ │ │ │ - vrsra.s64 d20, d12, #64 │ │ │ │ + vsubw.s8 , q8, d28 │ │ │ │ vcge.s8 d16, d1, d21 │ │ │ │ - vrshr.s64 d21, d12, #64 │ │ │ │ + vsubl.s8 q11, d16, d28 │ │ │ │ stmdbge r8, {r0, r2, r4, r5, r9} │ │ │ │ eorcc pc, ip, r3, asr r8 @ │ │ │ │ eorcs pc, ip, r2, asr r8 @ │ │ │ │ - blx 0x79e0d4 │ │ │ │ + blx 0xa1e1e4 │ │ │ │ ldmlt r3, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf43d2a00 │ │ │ │ vadd.i8 q13, , │ │ │ │ - vqdmlal.s q10, d0, d0[3] │ │ │ │ + vorr.i32 , #3072 @ 0x00000c00 │ │ │ │ vcge.s8 d16, d1, d21 │ │ │ │ - vmov.i32 d21, #3072 @ 0x00000c00 │ │ │ │ + vsubl.s8 q11, d0, d28 │ │ │ │ stmdbge r8, {r0, r2, r4, r5, r9} │ │ │ │ eorcc pc, ip, r3, asr r8 @ │ │ │ │ eorcs pc, ip, r2, asr r8 @ │ │ │ │ - blx 0x29e0fc │ │ │ │ + blx 0x51e20c │ │ │ │ ldmlt pc!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} @ │ │ │ │ ldrsbcc pc, [r0], #135 @ 0x87 @ │ │ │ │ svclt 0x00142a02 │ │ │ │ - ldclcc 0, cr15, [pc], #316 @ 0xe0264 │ │ │ │ + ldclcc 0, cr15, [pc], #316 @ 0xe0374 │ │ │ │ stceq 0, cr15, [r2], {79} @ 0x4f │ │ │ │ ldrbeq r4, [lr, #1592] @ 0x638 │ │ │ │ ldmge r2!, {r0, r2, r3, r4, r5, r6, r8, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xcc00e9cd │ │ │ │ - orrsmi pc, ip, #268435460 @ 0x10000004 │ │ │ │ + @ instruction: 0x53acf241 │ │ │ │ teqpeq r5, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - stclmi 2, cr15, [ip], #-260 @ 0xfffffefc │ │ │ │ + ldclpl 2, cr15, [ip], #-260 @ 0xfffffefc │ │ │ │ ldceq 2, cr15, [r5], #-768 @ 0xfffffd00 │ │ │ │ @ instruction: 0xf853a908 │ │ │ │ @ instruction: 0xf85c3022 │ │ │ │ @ instruction: 0xf7f92022 │ │ │ │ - @ instruction: 0xf7fdf92f │ │ │ │ + @ instruction: 0xf7fdf939 │ │ │ │ @ instruction: 0xf8d7b8a0 │ │ │ │ - bcs 0x16c4a0 │ │ │ │ + bcs 0x16c5b0 │ │ │ │ svclt 0x00144638 │ │ │ │ - ldclcc 0, cr15, [pc], #316 @ 0xe02a4 │ │ │ │ + ldclcc 0, cr15, [pc], #316 @ 0xe03b4 │ │ │ │ stceq 0, cr15, [r2], {79} @ 0x4f │ │ │ │ @ instruction: 0xf57d05df │ │ │ │ stmib sp, {r0, r1, r4, r7, fp, sp, pc}^ │ │ │ │ @ instruction: 0xf241cc00 │ │ │ │ - vqdmulh.s d18, d0, d0[3] │ │ │ │ + vmov.i32 , #3327 @ 0x00000cff │ │ │ │ vfma.f32 d16, d1, d21 │ │ │ │ - vqdmlal.s q10, d0, d0[3] │ │ │ │ - bl 0x3e0e5c │ │ │ │ + vorr.i32 , #3072 @ 0x00000c00 │ │ │ │ + bl 0x3e0f6c │ │ │ │ stmdbge r8, {r1, r7, sl, fp} │ │ │ │ eorcc pc, r2, r3, asr r8 @ │ │ │ │ eorcs pc, r0, #220, 16 @ 0xdc0000 │ │ │ │ - @ instruction: 0xf90ef7f9 │ │ │ │ + @ instruction: 0xf918f7f9 │ │ │ │ ldmdalt pc!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ @ │ │ │ │ @ instruction: 0xf43d2a00 │ │ │ │ vtst.8 q13, , │ │ │ │ - vqdmlal.s q9, d0, d0[3] │ │ │ │ - bl 0x1a0e80 │ │ │ │ + vorr.i32 , #3072 @ 0x00000c00 │ │ │ │ + bl 0x1a0f90 │ │ │ │ movwcs r0, #641 @ 0x281 │ │ │ │ @ instruction: 0xf8d2a908 │ │ │ │ @ instruction: 0xf7f92350 │ │ │ │ - @ instruction: 0xf7fdf9b5 │ │ │ │ - bcs 0x10e378 │ │ │ │ + @ instruction: 0xf7fdf9bf │ │ │ │ + bcs 0x10e488 │ │ │ │ stmdage sl!, {r0, r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ - mvnsmi pc, #268435460 @ 0x10000004 │ │ │ │ + movwvs pc, #49729 @ 0xc241 @ │ │ │ │ teqpeq r5, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - rsbpl pc, ip, #268435460 @ 0x10000004 │ │ │ │ + rsbsvs pc, ip, #268435460 @ 0x10000004 │ │ │ │ eorseq pc, r5, #192, 4 │ │ │ │ @ instruction: 0xf853a908 │ │ │ │ @ instruction: 0xf852302c │ │ │ │ @ instruction: 0xf7f9202c │ │ │ │ - @ instruction: 0xf7fdfb71 │ │ │ │ - bcs 0x10e350 │ │ │ │ + @ instruction: 0xf7fdfb7b │ │ │ │ + bcs 0x10e460 │ │ │ │ ldmdage r6, {r0, r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ - @ instruction: 0x43acf241 │ │ │ │ + @ instruction: 0x53bcf241 │ │ │ │ teqpeq r5, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - rsbpl pc, ip, #268435460 @ 0x10000004 │ │ │ │ + rsbsvs pc, ip, #268435460 @ 0x10000004 │ │ │ │ eorseq pc, r5, #192, 4 │ │ │ │ @ instruction: 0xf853a908 │ │ │ │ @ instruction: 0xf852302c │ │ │ │ @ instruction: 0xf7f9202c │ │ │ │ - @ instruction: 0xf7fdfb5d │ │ │ │ + @ instruction: 0xf7fdfb67 │ │ │ │ @ instruction: 0xf8d7b846 │ │ │ │ - bcs 0x164554 │ │ │ │ + bcs 0x164664 │ │ │ │ @ instruction: 0xf04fbf14 │ │ │ │ movwcs r3, #9215 @ 0x23ff │ │ │ │ strbeq r4, [ip, #1592] @ 0x638 │ │ │ │ ldmdage sl!, {r0, r2, r3, r4, r5, r6, r8, sl, ip, sp, lr, pc} │ │ │ │ vcgt.s8 d25, d1, d1 │ │ │ │ - vqdmulh.s d20, d0, d0[7] │ │ │ │ + vmvn.i32 , #3327 @ 0x00000cff │ │ │ │ vfma.f32 d16, d1, d21 │ │ │ │ - vqdmlal.s q10, d0, d0[3] │ │ │ │ + vorr.i32 , #3072 @ 0x00000c00 │ │ │ │ stmdbge r8, {r0, r2, r4, r5, r8, r9} │ │ │ │ eorcc pc, r2, r3, asr r8 @ │ │ │ │ eorcs pc, r2, ip, asr r8 @ │ │ │ │ stceq 0, cr15, [r3], {79} @ 0x4f │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xf8b4f7f9 │ │ │ │ + @ instruction: 0xf8bef7f9 │ │ │ │ stmdalt r5!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf43d2a00 │ │ │ │ vadd.i8 d26, d1, d17 │ │ │ │ - vqdmlal.s q10, d16, d0[3] │ │ │ │ + vrsra.s64 , q6, #64 │ │ │ │ vcge.s8 d16, d1, d21 │ │ │ │ - vrshr.s64 d20, d12, #64 │ │ │ │ + vsubl.s8 , d16, d28 │ │ │ │ stmdbge r8, {r0, r2, r4, r5, r9} │ │ │ │ eorcc pc, ip, r3, asr r8 @ │ │ │ │ eorcs pc, ip, r2, asr r8 @ │ │ │ │ - blx 0xe1e258 │ │ │ │ + blx 0x109e368 │ │ │ │ ldmdalt r1, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf43d2a00 │ │ │ │ vadd.i8 d26, d1, d13 │ │ │ │ - vqdmlal.s q9, d0, d0[3] │ │ │ │ - bl 0x1a0f5c │ │ │ │ + vorr.i32 , #3072 @ 0x00000c00 │ │ │ │ + bl 0x1a106c │ │ │ │ vcgt.s8 d16, d17, d12 │ │ │ │ - vmlal.s q10, d0, d0[3] │ │ │ │ + vmov.i32 , #3072 @ 0x00000c00 │ │ │ │ stmdbge r8, {r0, r2, r4, r5, r9} │ │ │ │ addcc pc, r0, #13828096 @ 0xd30000 │ │ │ │ eorcs pc, ip, r2, asr r8 @ │ │ │ │ - blx 0x89e284 │ │ │ │ + blx 0xb1e394 │ │ │ │ svclt 0x00fbf7fc │ │ │ │ vmla.f d18, d0, d0[0] │ │ │ │ addmi r0, sl, #48, 2 │ │ │ │ svcge 0x00f4f47c │ │ │ │ @ instruction: 0x46386d3a │ │ │ │ ldrsbtcs pc, [r8], #130 @ 0x82 @ │ │ │ │ svcvs 0x0070f412 │ │ │ │ svcge 0x00ecf43c │ │ │ │ vmla.i8 d26, d4, d8 │ │ │ │ - vsubl.s8 , d0, d1 │ │ │ │ + vsubl.s8 q10, d0, d21 │ │ │ │ strcs r0, [r1], #-525 @ 0xfffffdf3 │ │ │ │ movwgt lr, #35277 @ 0x89cd │ │ │ │ strls r2, [fp], #-768 @ 0xfffffd00 │ │ │ │ eor pc, r8, sp, asr #17 │ │ │ │ @ instruction: 0xf7f3930c │ │ │ │ - @ instruction: 0xf7fcfe1f │ │ │ │ + @ instruction: 0xf7fcfe29 │ │ │ │ @ instruction: 0xf44fbfdc │ │ │ │ vaddw.s8 q11, q0, d16 │ │ │ │ addmi r1, sl, #0, 2 │ │ │ │ svcge 0x00d4f47c │ │ │ │ mcrreq 0, 1, pc, r0, cr3 @ │ │ │ │ svcge 0x00d0f47c │ │ │ │ @ instruction: 0xf0030859 │ │ │ │ @@ -212965,59 +213035,59 @@ │ │ │ │ @ instruction: 0xf8cd0110 │ │ │ │ tstmi r1, #40 @ 0x28 │ │ │ │ @ instruction: 0x91080c9a │ │ │ │ andseq pc, r0, #2 │ │ │ │ eorsgt pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xf3c3a908 │ │ │ │ vmull.u8 , d3, d3 │ │ │ │ - b 0x1170f28 │ │ │ │ + b 0x1171038 │ │ │ │ movwls r0, #45580 @ 0xb20c │ │ │ │ @ instruction: 0xf7f89209 │ │ │ │ - @ instruction: 0xf7fcfd19 │ │ │ │ + @ instruction: 0xf7fcfd23 │ │ │ │ @ instruction: 0xf1b2bfb6 │ │ │ │ @ instruction: 0xf47c7f80 │ │ │ │ ldmdaeq r9, {r0, r4, r5, r7, r8, r9, sl, fp, sp, pc}^ │ │ │ │ stceq 0, cr15, [pc], {3} │ │ │ │ @ instruction: 0xf0010c9a │ │ │ │ - b 0x1120784 │ │ │ │ + b 0x1120894 │ │ │ │ @ instruction: 0xf002010c │ │ │ │ vmov.i32 d16, #45056 @ 0x0000b000 │ │ │ │ vmull.u8 , d3, d3 │ │ │ │ - b 0x1167d54 │ │ │ │ + b 0x1167e64 │ │ │ │ vsubl.u8 q8, d3, d12 │ │ │ │ stmib sp, {r0, r1, sl, fp, lr}^ │ │ │ │ stmdbge r8, {r3, r9, ip} │ │ │ │ sbcmi pc, r9, #805306372 @ 0x30000004 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ tstpeq r0, #204, 2 @ p-variant is OBSOLETE @ 0x33 │ │ │ │ stceq 0, cr15, [r1], {79} @ 0x4f │ │ │ │ movw lr, #43469 @ 0xa9cd │ │ │ │ eorsgt pc, r0, sp, asr #17 │ │ │ │ - mrc2 7, 3, pc, cr10, cr3, {7} │ │ │ │ + mcr2 7, 4, pc, cr4, cr3, {7} @ │ │ │ │ svclt 0x008df7fc │ │ │ │ asrvs pc, pc, #8 @ │ │ │ │ smlabtne r0, r0, r2, pc @ │ │ │ │ @ instruction: 0xf47c428a │ │ │ │ - b 0x14cc1a4 │ │ │ │ + b 0x14cc2b4 │ │ │ │ @ instruction: 0xf0030e53 │ │ │ │ - b 0x14a0bd4 │ │ │ │ + b 0x14a0ce4 │ │ │ │ @ instruction: 0xf00e4c93 │ │ │ │ - b 0x1463be0 │ │ │ │ + b 0x1463cf0 │ │ │ │ @ instruction: 0xf00c0e02 │ │ │ │ vmov.i32 d16, #45311 @ 0x0000b0ff │ │ │ │ stmdbge r8, {r0, r1, r9, ip, sp} │ │ │ │ @ instruction: 0x0c02ea4c │ │ │ │ rscsvc pc, r1, #805306372 @ 0x30000004 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ strne pc, [r0], #963 @ 0x3c3 │ │ │ │ @ instruction: 0xec08e9cd │ │ │ │ movwmi pc, #9155 @ 0x23c3 @ │ │ │ │ movwls r9, #46090 @ 0xb40a │ │ │ │ movwls r2, #49920 @ 0xc300 │ │ │ │ - mrc2 7, 2, pc, cr0, cr3, {7} │ │ │ │ + mrc2 7, 2, pc, cr10, cr3, {7} │ │ │ │ svclt 0x0063f7fc │ │ │ │ svcvc 0x0080f1b2 │ │ │ │ svcge 0x005ef47c │ │ │ │ @ instruction: 0xf0030859 │ │ │ │ ldceq 12, cr0, [sl], {15} │ │ │ │ tstpeq r0, r1 @ p-variant is OBSOLETE │ │ │ │ tsteq ip, r1, asr #20 │ │ │ │ @@ -213030,31 +213100,31 @@ │ │ │ │ vmla.i8 d26, d3, d8 │ │ │ │ vmlal.s q10, d16, d1[2] │ │ │ │ @ instruction: 0xf1cc020a │ │ │ │ @ instruction: 0xf04f0308 │ │ │ │ stmib sp, {sl, fp}^ │ │ │ │ @ instruction: 0xf8cde30a │ │ │ │ @ instruction: 0xf7f3c030 │ │ │ │ - @ instruction: 0xf7fcfe27 │ │ │ │ + @ instruction: 0xf7fcfe31 │ │ │ │ vrecps.f32 d27, d7, d26 │ │ │ │ - vmov.i32 d17, #256 @ 0x00000100 │ │ │ │ + vmvn.i32 d18, #1280 @ 0x00000500 │ │ │ │ @ instruction: 0xf7f3020d │ │ │ │ - @ instruction: 0xf7fcfd75 │ │ │ │ + @ instruction: 0xf7fcfd7f │ │ │ │ vrecps.f32 d27, d7, d18 │ │ │ │ - vrshr.s64 q8, , #64 │ │ │ │ + vrshr.s64 , , #64 │ │ │ │ @ instruction: 0xf7f3020d │ │ │ │ - @ instruction: 0xf7fcfd6d │ │ │ │ + @ instruction: 0xf7fcfd77 │ │ │ │ vmax.f32 d27, d10, d26 │ │ │ │ vsubl.s8 q8, d0, d29 │ │ │ │ @ instruction: 0xf7f30206 │ │ │ │ - @ instruction: 0xf7fcfd65 │ │ │ │ + @ instruction: 0xf7fcfd6f │ │ │ │ @ instruction: 0xf649bf22 │ │ │ │ vsubl.s8 q11, d16, d1 │ │ │ │ @ instruction: 0xf7f30206 │ │ │ │ - @ instruction: 0xf7fcfd5d │ │ │ │ + @ instruction: 0xf7fcfd67 │ │ │ │ @ instruction: 0xf44fbf1a │ │ │ │ vaddw.s8 q11, q0, d16 │ │ │ │ addmi r1, sl, #0, 2 │ │ │ │ svcge 0x0012f47c │ │ │ │ mcrreq 0, 1, pc, r0, cr3 @ │ │ │ │ svcge 0x000ef47c │ │ │ │ @ instruction: 0xf0030859 │ │ │ │ @@ -213064,177 +213134,176 @@ │ │ │ │ @ instruction: 0xf3c30c9a │ │ │ │ @ instruction: 0xf0024c03 │ │ │ │ vmov.i32 d16, #45056 @ 0x0000b000 │ │ │ │ tstmi r3, #201326592 @ 0xc000000 │ │ │ │ movwne lr, #35277 @ 0x89cd │ │ │ │ movwcs sl, #6408 @ 0x1908 │ │ │ │ movwgt lr, #47565 @ 0xb9cd │ │ │ │ - mrrc2 7, 15, pc, r8, cr8 @ │ │ │ │ + stc2l 7, cr15, [r2], #-992 @ 0xfffffc20 │ │ │ │ mrclt 7, 7, APSR_nzcv, cr5, cr12, {7} │ │ │ │ asrvs pc, pc, #8 @ │ │ │ │ smlabtne r0, r0, r2, pc @ │ │ │ │ @ instruction: 0xf47c428a │ │ │ │ - b 0x14cc074 │ │ │ │ + b 0x14cc184 │ │ │ │ @ instruction: 0xf0030e53 │ │ │ │ - b 0x14a0d04 │ │ │ │ + b 0x14a0e14 │ │ │ │ @ instruction: 0xf00e4c93 │ │ │ │ - b 0x1463d10 │ │ │ │ + b 0x1463e20 │ │ │ │ @ instruction: 0xf00c0e02 │ │ │ │ vmov.i32 d16, #45311 @ 0x0000b0ff │ │ │ │ stmdbge r8, {r0, r1, r9, ip, sp} │ │ │ │ @ instruction: 0x0c02ea4c │ │ │ │ rscsvc pc, r1, #805306372 @ 0x30000004 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ strne pc, [r0], #963 @ 0x3c3 │ │ │ │ @ instruction: 0xec08e9cd │ │ │ │ movwmi pc, #13251 @ 0x33c3 @ │ │ │ │ movwls r9, #46090 @ 0xb40a │ │ │ │ movwls r2, #49921 @ 0xc301 │ │ │ │ - ldc2 7, cr15, [r8, #972]! @ 0x3cc │ │ │ │ + stc2l 7, cr15, [r2, #972] @ 0x3cc │ │ │ │ mcrlt 7, 6, pc, cr11, cr12, {7} @ │ │ │ │ mrrceq 10, 4, lr, r3, cr15 │ │ │ │ tstpeq pc, r3 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf00c0c9a │ │ │ │ - @ instruction: 0xf0020c10 │ │ │ │ - b 0x13e0d58 │ │ │ │ + vmov.i32 d16, #45311 @ 0x0000b0ff │ │ │ │ + @ instruction: 0xf0024e04 │ │ │ │ + b 0x13e0e6c │ │ │ │ vmull.u8 q8, d3, d1 │ │ │ │ - vmull.p8 q10, d3, d4 │ │ │ │ - movwmi r3, #41219 @ 0xa103 │ │ │ │ - cdpeq 1, 2, cr15, cr0, cr14, {6} │ │ │ │ + @ instruction: 0xf1ce3103 │ │ │ │ + movwmi r0, #44576 @ 0xae20 │ │ │ │ strbeq pc, [r0], #-19 @ 0xffffffed @ │ │ │ │ - andhi pc, r7, #65 @ 0x41 │ │ │ │ + andhi pc, r5, #65 @ 0x41 │ │ │ │ strcs lr, [r9], #-2509 @ 0xfffff633 │ │ │ │ @ instruction: 0xf648a908 │ │ │ │ - vqdmlal.s q8, d0, d1[3] │ │ │ │ + vbic.i32 , #256 @ 0x00000100 │ │ │ │ vcgt.s8 d16, d0, d13 │ │ │ │ vrshr.s64 , , #64 │ │ │ │ @ instruction: 0xf8cd020a │ │ │ │ @ instruction: 0xf04fc020 │ │ │ │ @ instruction: 0xf8cd0c03 │ │ │ │ @ instruction: 0xf8cde02c │ │ │ │ @ instruction: 0xf7f9c030 │ │ │ │ - @ instruction: 0xf7fcfb65 │ │ │ │ - b 0x14cffd8 │ │ │ │ + @ instruction: 0xf7fcfb6f │ │ │ │ + b 0x14d00e8 │ │ │ │ @ instruction: 0xf0030e53 │ │ │ │ - b 0x14a0da4 │ │ │ │ + b 0x14a0eb4 │ │ │ │ @ instruction: 0xf00e4c93 │ │ │ │ - b 0x1463db0 │ │ │ │ + b 0x1463ec0 │ │ │ │ @ instruction: 0xf00c0e02 │ │ │ │ vmov.i32 d16, #45311 @ 0x0000b0ff │ │ │ │ stmdbge r8, {r0, r1, r9, ip, sp} │ │ │ │ @ instruction: 0x0c02ea4c │ │ │ │ rsccc pc, r1, #70254592 @ 0x4300000 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ strne pc, [r0], #963 @ 0x3c3 │ │ │ │ @ instruction: 0xec08e9cd │ │ │ │ movwmi pc, #17347 @ 0x43c3 @ │ │ │ │ movwls r9, #46090 @ 0xb40a │ │ │ │ movwls r2, #49922 @ 0xc302 │ │ │ │ - stc2l 7, cr15, [r8, #-972]! @ 0xfffffc34 │ │ │ │ + ldc2l 7, cr15, [r2, #-972]! @ 0xfffffc34 │ │ │ │ mrclt 7, 3, APSR_nzcv, cr11, cr12, {7} │ │ │ │ @ instruction: 0xf0030859 │ │ │ │ - @ instruction: 0xf001020f │ │ │ │ - vorr.i32 d16, #176 @ 0x000000b0 │ │ │ │ - tstmi r1, #3, 28 @ 0x30 │ │ │ │ - @ instruction: 0xf0020c9a │ │ │ │ - @ instruction: 0xf0130210 │ │ │ │ - b 0x11616c0 │ │ │ │ - vsubl.u8 q8, d3, d14 │ │ │ │ - tstls r8, r4, lsl #28 │ │ │ │ - bicsmi pc, sp, #74448896 @ 0x4700000 │ │ │ │ - movweq pc, #53952 @ 0xd2c0 @ │ │ │ │ - cdpeq 1, 2, cr15, cr0, cr14, {6} │ │ │ │ - @ instruction: 0xf041a908 │ │ │ │ - stmib sp, {r1, r4, r5, r9, pc}^ │ │ │ │ - @ instruction: 0xf6412409 │ │ │ │ - vmov.i32 q10, #3328 @ 0x00000d00 │ │ │ │ - @ instruction: 0xf04f020a │ │ │ │ - @ instruction: 0xf8cd0c03 │ │ │ │ - @ instruction: 0xf8cde02c │ │ │ │ - @ instruction: 0xf7f9c030 │ │ │ │ - @ instruction: 0xf7fcfb17 │ │ │ │ - sbcseq fp, r9, #80, 28 @ 0x500 │ │ │ │ - mcrge 5, 2, pc, cr12, cr12, {3} @ │ │ │ │ - @ instruction: 0xf0030859 │ │ │ │ - ldceq 12, cr0, [sl], {15} │ │ │ │ + ldceq 4, cr0, [sl], {15} │ │ │ │ tstpeq r0, r1 @ p-variant is OBSOLETE │ │ │ │ - tsteq ip, r1, asr #20 │ │ │ │ - andseq pc, r0, #2 │ │ │ │ - stccc 3, cr15, [r3], {195} @ 0xc3 │ │ │ │ - cdpne 3, 8, cr15, cr0, cr3, {6} │ │ │ │ - andeq lr, ip, #270336 @ 0x42000 │ │ │ │ - stcmi 3, cr15, [r3], {195} @ 0xc3 │ │ │ │ - andne lr, r8, #3358720 @ 0x334000 │ │ │ │ - vmla.i8 d26, d5, d8 │ │ │ │ - vmlal.s q11, d0, d1[0] │ │ │ │ - @ instruction: 0xf1cc020d │ │ │ │ - @ instruction: 0xf04f0310 │ │ │ │ - stmib sp, {r0, sl, fp}^ │ │ │ │ - @ instruction: 0xf8cde30a │ │ │ │ - @ instruction: 0xf7fcc030 │ │ │ │ - @ instruction: 0xf7fcf9ef │ │ │ │ - ldmdaeq r9, {r3, r5, r9, sl, fp, ip, sp, pc}^ │ │ │ │ + vsubw.u8 q10, , d17 │ │ │ │ + vmull.p8 q10, d3, d4 │ │ │ │ + @ instruction: 0xf0023403 │ │ │ │ + @ instruction: 0x43220210 │ │ │ │ + @ instruction: 0xf0139108 │ │ │ │ + @ instruction: 0xf1ce0440 │ │ │ │ + @ instruction: 0xf6470e20 │ │ │ │ + vsubw.s8 q11, q0, d1 │ │ │ │ + stmdbge r8, {r0, r2, r3, r8, r9} │ │ │ │ + eorshi pc, r1, #65 @ 0x41 │ │ │ │ + strcs lr, [r9], #-2509 @ 0xfffff633 │ │ │ │ + subsmi pc, sp, #68157440 @ 0x4100000 │ │ │ │ + andeq pc, sl, #192, 4 │ │ │ │ + stceq 0, cr15, [r3], {79} @ 0x4f │ │ │ │ + eor pc, ip, sp, asr #17 │ │ │ │ + eorsgt pc, r0, sp, asr #17 │ │ │ │ + blx 0x99e6ea │ │ │ │ + mrclt 7, 2, APSR_nzcv, cr1, cr12, {7} │ │ │ │ + @ instruction: 0xf57c02d9 │ │ │ │ + ldmdaeq r9, {r0, r2, r3, r6, r9, sl, fp, sp, pc}^ │ │ │ │ stceq 0, cr15, [pc], {3} │ │ │ │ @ instruction: 0xf0010c9a │ │ │ │ - b 0x1120a98 │ │ │ │ + b 0x1120b5c │ │ │ │ @ instruction: 0xf002010c │ │ │ │ vmov.i32 d16, #45056 @ 0x0000b000 │ │ │ │ vmull.u8 , d3, d3 │ │ │ │ - b 0x1168068 │ │ │ │ + b 0x116812c │ │ │ │ vsubl.u8 q8, d3, d12 │ │ │ │ - stmib sp, {r2, sl, fp, lr}^ │ │ │ │ + stmib sp, {r0, r1, sl, fp, lr}^ │ │ │ │ stmdbge r8, {r3, r9, ip} │ │ │ │ - rscspl pc, sp, #805306372 @ 0x30000004 │ │ │ │ - andeq pc, sl, #192, 4 │ │ │ │ - msreq CPSR_, #204, 2 @ 0x33 │ │ │ │ - stceq 0, cr15, [r2], {79} @ 0x4f │ │ │ │ + rsbvc pc, r5, #1342177284 @ 0x50000004 │ │ │ │ + andeq pc, sp, #192, 4 │ │ │ │ + tstpeq r0, #204, 2 @ p-variant is OBSOLETE @ 0x33 │ │ │ │ + stceq 0, cr15, [r1], {79} @ 0x4f │ │ │ │ movw lr, #43469 @ 0xa9cd │ │ │ │ eorsgt pc, r0, sp, asr #17 │ │ │ │ - ldc2l 7, cr15, [r0], #972 @ 0x3cc │ │ │ │ - mcrlt 7, 0, pc, cr3, cr12, {7} @ │ │ │ │ + @ instruction: 0xf9f0f7fc │ │ │ │ + mcrlt 7, 1, pc, cr9, cr12, {7} @ │ │ │ │ @ instruction: 0xf0030859 │ │ │ │ - @ instruction: 0xf001020f │ │ │ │ - vorr.i32 d16, #176 @ 0x000000b0 │ │ │ │ - tstmi r1, #3, 28 @ 0x30 │ │ │ │ - @ instruction: 0xf0020c9a │ │ │ │ - @ instruction: 0xf0130210 │ │ │ │ - b 0x11617b0 │ │ │ │ - vsubl.u8 q8, d3, d14 │ │ │ │ - tstls r8, r4, lsl #28 │ │ │ │ - bicpl pc, sp, #74448896 @ 0x4700000 │ │ │ │ - movweq pc, #53952 @ 0xd2c0 @ │ │ │ │ + ldceq 12, cr0, [sl], {15} │ │ │ │ + tstpeq r0, r1 @ p-variant is OBSOLETE │ │ │ │ + tsteq ip, r1, asr #20 │ │ │ │ + andseq pc, r0, #2 │ │ │ │ + stccc 3, cr15, [r3], {195} @ 0xc3 │ │ │ │ + cdpne 3, 8, cr15, cr0, cr3, {6} │ │ │ │ + andeq lr, ip, #270336 @ 0x42000 │ │ │ │ + stcmi 3, cr15, [r4], {195} @ 0xc3 │ │ │ │ + andne lr, r8, #3358720 @ 0x334000 │ │ │ │ + vmla.i8 d26, d3, d8 │ │ │ │ + vrshr.s64 , , #64 │ │ │ │ + @ instruction: 0xf1cc020a │ │ │ │ + @ instruction: 0xf04f0320 │ │ │ │ + stmib sp, {r1, sl, fp}^ │ │ │ │ + @ instruction: 0xf8cde30a │ │ │ │ + @ instruction: 0xf7f3c030 │ │ │ │ + @ instruction: 0xf7fcfcfb │ │ │ │ + ldmdaeq r9, {r2, r9, sl, fp, ip, sp, pc}^ │ │ │ │ + streq pc, [pc], #-3 @ 0xe07a8 │ │ │ │ + @ instruction: 0xf0010c9a │ │ │ │ + @ instruction: 0x43210110 │ │ │ │ + cdpmi 3, 0, cr15, cr4, cr3, {6} │ │ │ │ + strcc pc, [r3], #-963 @ 0xfffffc3d │ │ │ │ + andseq pc, r0, #2 │ │ │ │ + tstls r8, r2, lsr #6 │ │ │ │ + strbeq pc, [r0], #-19 @ 0xffffffed @ │ │ │ │ cdpeq 1, 2, cr15, cr0, cr14, {6} │ │ │ │ + mvnsvs pc, #74448896 @ 0x4700000 │ │ │ │ + movweq pc, #53952 @ 0xd2c0 @ │ │ │ │ @ instruction: 0xf041a908 │ │ │ │ stmib sp, {r2, r3, r5, r8, pc}^ │ │ │ │ @ instruction: 0xf6412409 │ │ │ │ vmov.i32 q10, #3328 @ 0x00000d00 │ │ │ │ @ instruction: 0xf04f020a │ │ │ │ @ instruction: 0xf8cd0c03 │ │ │ │ @ instruction: 0xf8cde02c │ │ │ │ @ instruction: 0xf7f9c030 │ │ │ │ - @ instruction: 0xf7fcfa9f │ │ │ │ - ldmdaeq r9, {r3, r4, r6, r7, r8, sl, fp, ip, sp, pc}^ │ │ │ │ + @ instruction: 0xf7fcfaab │ │ │ │ + ldmdaeq r9, {r1, r3, r4, r6, r7, r8, sl, fp, ip, sp, pc}^ │ │ │ │ stceq 0, cr15, [pc], {3} │ │ │ │ @ instruction: 0xf0010c9a │ │ │ │ - b 0x1120b38 │ │ │ │ + b 0x1120c44 │ │ │ │ @ instruction: 0xf002010c │ │ │ │ vmov.i32 d16, #45056 @ 0x0000b000 │ │ │ │ vmull.u8 , d3, d3 │ │ │ │ - b 0x1168108 │ │ │ │ + b 0x1168214 │ │ │ │ vsubl.u8 q8, d3, d12 │ │ │ │ stmib sp, {r2, sl, fp, lr}^ │ │ │ │ stmdbge r8, {r3, r9, ip} │ │ │ │ sbcvs pc, r1, #805306372 @ 0x30000004 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ msreq CPSR_, #204, 2 @ 0x33 │ │ │ │ stceq 0, cr15, [r2], {79} @ 0x4f │ │ │ │ movw lr, #43469 @ 0xa9cd │ │ │ │ eorsgt pc, r0, sp, asr #17 │ │ │ │ - stc2 7, cr15, [r0], #972 @ 0x3cc │ │ │ │ - ldclt 7, cr15, [r3, #1008]! @ 0x3f0 │ │ │ │ + stc2 7, cr15, [ip], #972 @ 0x3cc │ │ │ │ + ldclt 7, cr15, [r5, #1008]! @ 0x3f0 │ │ │ │ @ instruction: 0xf0030859 │ │ │ │ ldceq 12, cr0, [sl], {15} │ │ │ │ tstpeq r0, r1 @ p-variant is OBSOLETE │ │ │ │ tsteq ip, r1, asr #20 │ │ │ │ andseq pc, r0, #2 │ │ │ │ stccc 3, cr15, [r3], {195} @ 0xc3 │ │ │ │ cdpne 3, 8, cr15, cr0, cr3, {6} │ │ │ │ @@ -213244,120 +213313,120 @@ │ │ │ │ vmla.i8 d26, d3, d8 │ │ │ │ vsubl.s8 q11, d16, d17 │ │ │ │ @ instruction: 0xf1cc020a │ │ │ │ @ instruction: 0xf04f0320 │ │ │ │ stmib sp, {r1, sl, fp}^ │ │ │ │ @ instruction: 0xf8cde30a │ │ │ │ @ instruction: 0xf7f3c030 │ │ │ │ - @ instruction: 0xf7fcfc7b │ │ │ │ - sbcseq fp, r8, #9088 @ 0x2380 │ │ │ │ - stcge 5, cr15, [sl, #496] @ 0x1f0 │ │ │ │ + @ instruction: 0xf7fcfc87 │ │ │ │ + sbcseq fp, r8, #144, 26 @ 0x2400 │ │ │ │ + stcge 5, cr15, [ip, #496] @ 0x1f0 │ │ │ │ @ instruction: 0xf0030859 │ │ │ │ ldceq 12, cr0, [sl], {15} │ │ │ │ tstpeq r0, r1 @ p-variant is OBSOLETE │ │ │ │ tsteq ip, r1, asr #20 │ │ │ │ andseq pc, r0, #2 │ │ │ │ stccc 3, cr15, [r3], {195} @ 0xc3 │ │ │ │ - b 0x1172080 │ │ │ │ + b 0x117218c │ │ │ │ vsubl.u8 q8, d3, d12 │ │ │ │ stmib sp, {r0, r1, sl, fp, lr}^ │ │ │ │ stmdbge r8, {r3, r9, ip} │ │ │ │ - eorspl pc, r9, #1342177284 @ 0x50000004 │ │ │ │ + subsvs pc, sp, #1342177284 @ 0x50000004 │ │ │ │ andeq pc, sp, #192, 4 │ │ │ │ cdpne 3, 8, cr15, cr0, cr3, {6} │ │ │ │ tstpeq r0, #204, 2 @ p-variant is OBSOLETE @ 0x33 │ │ │ │ stceq 0, cr15, [r1], {79} @ 0x4f │ │ │ │ movw lr, #43469 @ 0xa9cd │ │ │ │ eorsgt pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xf92cf7fc │ │ │ │ - stcllt 7, cr15, [r5, #-1008]! @ 0xfffffc10 │ │ │ │ + @ instruction: 0xf92ef7fc │ │ │ │ + stcllt 7, cr15, [r7, #-1008]! @ 0xfffffc10 │ │ │ │ @ instruction: 0xf57c02dc │ │ │ │ - ldmdaeq r9, {r0, r5, r6, r8, sl, fp, sp, pc}^ │ │ │ │ + ldmdaeq r9, {r0, r1, r5, r6, r8, sl, fp, sp, pc}^ │ │ │ │ stceq 0, cr15, [pc], {3} │ │ │ │ @ instruction: 0xf0010c9a │ │ │ │ - b 0x1120c24 │ │ │ │ + b 0x1120d30 │ │ │ │ @ instruction: 0xf002010c │ │ │ │ vmov.i32 d16, #45056 @ 0x0000b000 │ │ │ │ vmull.u8 , d3, d3 │ │ │ │ - b 0x11681f4 │ │ │ │ + b 0x1168300 │ │ │ │ vsubl.u8 q8, d3, d12 │ │ │ │ stmib sp, {r0, r1, sl, fp, lr}^ │ │ │ │ stmdbge r8, {r3, r9, ip} │ │ │ │ - rscmi pc, r1, #1342177284 @ 0x50000004 │ │ │ │ + andvs pc, r5, #1342177284 @ 0x50000004 │ │ │ │ andeq pc, sp, #192, 4 │ │ │ │ tstpeq r0, #204, 2 @ p-variant is OBSOLETE @ 0x33 │ │ │ │ stceq 0, cr15, [r1], {79} @ 0x4f │ │ │ │ movw lr, #43469 @ 0xa9cd │ │ │ │ eorsgt pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xf904f7fc │ │ │ │ - ldclt 7, cr15, [sp, #-1008]! @ 0xfffffc10 │ │ │ │ + @ instruction: 0xf906f7fc │ │ │ │ + ldclt 7, cr15, [pc, #-1008]! @ 0xe053c │ │ │ │ @ instruction: 0xf0030859 │ │ │ │ ldceq 12, cr0, [sl], {15} │ │ │ │ tstpeq r0, r1 @ p-variant is OBSOLETE │ │ │ │ tsteq ip, r1, asr #20 │ │ │ │ andseq pc, r0, #2 │ │ │ │ stccc 3, cr15, [r3], {195} @ 0xc3 │ │ │ │ cdpne 3, 8, cr15, cr0, cr3, {6} │ │ │ │ andeq lr, ip, #270336 @ 0x42000 │ │ │ │ stcmi 3, cr15, [r4], {195} @ 0xc3 │ │ │ │ andne lr, r8, #3358720 @ 0x334000 │ │ │ │ vmla.i8 d26, d5, d8 │ │ │ │ - vrshr.s64 d21, d1, #64 │ │ │ │ + vrshr.s64 d22, d21, #64 │ │ │ │ @ instruction: 0xf1cc020d │ │ │ │ @ instruction: 0xf04f0320 │ │ │ │ stmib sp, {r1, sl, fp}^ │ │ │ │ @ instruction: 0xf8cde30a │ │ │ │ @ instruction: 0xf7fcc030 │ │ │ │ - @ instruction: 0xf7fcf8df │ │ │ │ - ldmdaeq r9, {r3, r4, r8, sl, fp, ip, sp, pc}^ │ │ │ │ + @ instruction: 0xf7fcf8e1 │ │ │ │ + ldmdaeq r9, {r1, r3, r4, r8, sl, fp, ip, sp, pc}^ │ │ │ │ stceq 0, cr15, [pc], {3} │ │ │ │ @ instruction: 0xf0010c9a │ │ │ │ - b 0x1120cb8 │ │ │ │ + b 0x1120dc4 │ │ │ │ @ instruction: 0xf002010c │ │ │ │ vmov.i32 d16, #45056 @ 0x0000b000 │ │ │ │ vmull.u8 , d3, d3 │ │ │ │ - b 0x1168288 │ │ │ │ + b 0x1168394 │ │ │ │ vsubl.u8 q8, d3, d12 │ │ │ │ stmib sp, {r2, sl, fp, lr}^ │ │ │ │ stmdbge r8, {r3, r9, ip} │ │ │ │ - rscsvs pc, r1, #1342177284 @ 0x50000004 │ │ │ │ + andseq pc, r5, #72351744 @ 0x4500000 │ │ │ │ andeq pc, sp, #192, 4 │ │ │ │ msreq CPSR_, #204, 2 @ 0x33 │ │ │ │ stceq 0, cr15, [r2], {79} @ 0x4f │ │ │ │ movw lr, #43469 @ 0xa9cd │ │ │ │ eorsgt pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xf8baf7fc │ │ │ │ - ldcllt 7, cr15, [r3], #1008 @ 0x3f0 │ │ │ │ + @ instruction: 0xf8bcf7fc │ │ │ │ + ldcllt 7, cr15, [r5], #1008 @ 0x3f0 │ │ │ │ @ instruction: 0x46386d3a │ │ │ │ ldrsbtcs pc, [r8], #130 @ 0x82 @ │ │ │ │ svcmi 0x0070f412 │ │ │ │ - stclge 4, cr15, [sl], #240 @ 0xf0 │ │ │ │ + stclge 4, cr15, [ip], #240 @ 0xf0 │ │ │ │ vmla.i8 d26, d4, d8 │ │ │ │ - vrshr.s64 , , #64 │ │ │ │ + vrshr.s64 q10, , #64 │ │ │ │ strcs r0, [r1], #-525 @ 0xfffffdf3 │ │ │ │ movwgt lr, #35277 @ 0x89cd │ │ │ │ strls r2, [fp], #-768 @ 0xfffffd00 │ │ │ │ eor pc, r8, sp, asr #17 │ │ │ │ @ instruction: 0xf7f3930c │ │ │ │ - @ instruction: 0xf7fcfb1d │ │ │ │ - ldcvs 12, cr11, [sl, #-872]! @ 0xfffffc98 │ │ │ │ + @ instruction: 0xf7fcfb29 │ │ │ │ + ldcvs 12, cr11, [sl, #-880]! @ 0xfffffc90 │ │ │ │ @ instruction: 0xf8d24638 │ │ │ │ @ instruction: 0xf41220f8 │ │ │ │ @ instruction: 0xf43c4f70 │ │ │ │ - stmdbge r8, {r0, r4, r6, r7, sl, fp, sp, pc} │ │ │ │ - addscc pc, r1, #68, 4 @ 0x40000004 │ │ │ │ + stmdbge r8, {r0, r1, r4, r6, r7, sl, fp, sp, pc} │ │ │ │ + adcsmi pc, r5, #68, 4 @ 0x40000004 │ │ │ │ andeq pc, sp, #192, 4 │ │ │ │ stmib sp, {r0, sl, sp}^ │ │ │ │ movwcs ip, #776 @ 0x308 │ │ │ │ @ instruction: 0xf8cd940b │ │ │ │ movwls lr, #49192 @ 0xc028 │ │ │ │ - blx 0x21e8e2 │ │ │ │ - stcllt 7, cr15, [r1], {252} @ 0xfc │ │ │ │ + blx 0x51e9ee │ │ │ │ + stcllt 7, cr15, [r3], {252} @ 0xfc │ │ │ │ @ instruction: 0xf003085a │ │ │ │ - b 0x14a0d5c │ │ │ │ + b 0x14a0e68 │ │ │ │ @ instruction: 0xf0024c93 │ │ │ │ movwmi r0, #41488 @ 0xa210 │ │ │ │ ldceq 0, cr15, [r0], {12} │ │ │ │ smlabtcc r3, r3, r3, pc @ │ │ │ │ cdpmi 3, 0, cr15, cr4, cr3, {6} │ │ │ │ @ instruction: 0x0c01ea4c │ │ │ │ stmdbge r8, {r3, r9, ip, pc} │ │ │ │ @@ -213365,70 +213434,70 @@ │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ strteq pc, [r0], #-462 @ 0xfffffe32 │ │ │ │ orrne pc, r0, #201326595 @ 0xc000003 │ │ │ │ cdpeq 0, 0, cr15, cr2, cr15, {2} │ │ │ │ @ instruction: 0xf8cd940b │ │ │ │ stmib sp, {r4, r5, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf7f3c309 │ │ │ │ - @ instruction: 0xf7fcfb89 │ │ │ │ - ldmdaeq r9, {r2, r3, r4, r7, sl, fp, ip, sp, pc}^ │ │ │ │ + @ instruction: 0xf7fcfb95 │ │ │ │ + ldmdaeq r9, {r1, r2, r3, r4, r7, sl, fp, ip, sp, pc}^ │ │ │ │ stceq 0, cr15, [pc], {3} │ │ │ │ @ instruction: 0xf0010c9a │ │ │ │ - b 0x1120db0 │ │ │ │ + b 0x1120ebc │ │ │ │ @ instruction: 0xf002010c │ │ │ │ vmov.i32 d16, #45056 @ 0x0000b000 │ │ │ │ vmull.u8 , d3, d3 │ │ │ │ - b 0x1168380 │ │ │ │ + b 0x116848c │ │ │ │ vsubl.u8 q8, d3, d12 │ │ │ │ stmib sp, {r2, sl, fp, lr}^ │ │ │ │ stmdbge r8, {r3, r9, ip} │ │ │ │ - rscpl pc, r9, #1342177284 @ 0x50000004 │ │ │ │ + andvc pc, sp, #1342177284 @ 0x50000004 │ │ │ │ andeq pc, sp, #192, 4 │ │ │ │ msreq CPSR_, #204, 2 @ 0x33 │ │ │ │ stceq 0, cr15, [r2], {79} @ 0x4f │ │ │ │ movw lr, #43469 @ 0xa9cd │ │ │ │ eorsgt pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xf83ef7fc │ │ │ │ - ldcllt 7, cr15, [r7], #-1008 @ 0xfffffc10 │ │ │ │ + @ instruction: 0xf840f7fc │ │ │ │ + ldcllt 7, cr15, [r9], #-1008 @ 0xfffffc10 │ │ │ │ vnmlaeq.f32 s29, s6, s30 │ │ │ │ andeq pc, pc, #3 │ │ │ │ vldmiami r3, {s28-s106} │ │ │ │ cdpeq 0, 1, cr15, cr0, cr14, {0} │ │ │ │ vmlseq.f32 s28, s4, s28 │ │ │ │ ldceq 0, cr15, [r0], {12} │ │ │ │ andcc pc, r3, #201326595 @ 0xc000003 │ │ │ │ - b 0x140adec │ │ │ │ + b 0x140aef8 │ │ │ │ @ instruction: 0xf2430c02 │ │ │ │ vrshr.s64 , , #64 │ │ │ │ vsubl.u8 q8, d3, d10 │ │ │ │ stmib sp, {r7, sl, ip}^ │ │ │ │ vmull.u8 q15, d3, d8 │ │ │ │ strls r4, [sl], #-772 @ 0xfffffcfc │ │ │ │ movwcs r9, #8971 @ 0x230b │ │ │ │ @ instruction: 0xf7f3930c │ │ │ │ - @ instruction: 0xf7fcfb41 │ │ │ │ - ldmdaeq r9, {r2, r4, r6, sl, fp, ip, sp, pc}^ │ │ │ │ + @ instruction: 0xf7fcfb4d │ │ │ │ + ldmdaeq r9, {r1, r2, r4, r6, sl, fp, ip, sp, pc}^ │ │ │ │ stceq 0, cr15, [pc], {3} │ │ │ │ @ instruction: 0xf0010c9a │ │ │ │ - b 0x1120e40 │ │ │ │ + b 0x1120f4c │ │ │ │ @ instruction: 0xf002010c │ │ │ │ vmov.i32 d16, #45056 @ 0x0000b000 │ │ │ │ vmull.u8 , d3, d3 │ │ │ │ - b 0x1168410 │ │ │ │ + b 0x116851c │ │ │ │ vsubl.u8 q8, d3, d12 │ │ │ │ stmib sp, {r2, sl, fp, lr}^ │ │ │ │ stmdbge r8, {r3, r9, ip} │ │ │ │ adcpl pc, r1, #805306372 @ 0x30000004 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ msreq CPSR_, #204, 2 @ 0x33 │ │ │ │ stceq 0, cr15, [r2], {79} @ 0x4f │ │ │ │ movw lr, #43469 @ 0xa9cd │ │ │ │ eorsgt pc, r0, sp, asr #17 │ │ │ │ - blx 0x81ea06 │ │ │ │ - stclt 7, cr15, [pc], #-1008 @ 0xe064c │ │ │ │ + blx 0xb1eb12 │ │ │ │ + ldclt 7, cr15, [r1], #-1008 @ 0xfffffc10 │ │ │ │ @ instruction: 0xf0030859 │ │ │ │ ldceq 12, cr0, [sl], {15} │ │ │ │ tstpeq r0, r1 @ p-variant is OBSOLETE │ │ │ │ tsteq ip, r1, asr #20 │ │ │ │ andseq pc, r0, #2 │ │ │ │ stccc 3, cr15, [r3], {195} @ 0xc3 │ │ │ │ cdpne 3, 8, cr15, cr0, cr3, {6} │ │ │ │ @@ -213438,68 +213507,68 @@ │ │ │ │ vmla.i8 d26, d3, d8 │ │ │ │ vsubl.s8 , d0, d9 │ │ │ │ @ instruction: 0xf1cc020a │ │ │ │ @ instruction: 0xf04f0320 │ │ │ │ stmib sp, {r1, sl, fp}^ │ │ │ │ @ instruction: 0xf8cde30a │ │ │ │ @ instruction: 0xf7f3c030 │ │ │ │ - @ instruction: 0xf7fcfaf7 │ │ │ │ - sbcseq fp, sl, #2560 @ 0xa00 │ │ │ │ - stcge 5, cr15, [r6], {124} @ 0x7c │ │ │ │ + @ instruction: 0xf7fcfb03 │ │ │ │ + sbcseq fp, sl, #12, 24 @ 0xc00 │ │ │ │ + stcge 5, cr15, [r8], {124} @ 0x7c │ │ │ │ @ instruction: 0xf0030859 │ │ │ │ ldceq 12, cr0, [sl], {15} │ │ │ │ tstpeq r0, r1 @ p-variant is OBSOLETE │ │ │ │ tsteq ip, r1, asr #20 │ │ │ │ andseq pc, r0, #2 │ │ │ │ stccc 3, cr15, [r3], {195} @ 0xc3 │ │ │ │ cdpne 3, 8, cr15, cr0, cr3, {6} │ │ │ │ andeq lr, ip, #270336 @ 0x42000 │ │ │ │ stcmi 3, cr15, [r3], {195} @ 0xc3 │ │ │ │ andne lr, r8, #3358720 @ 0x334000 │ │ │ │ vmla.i8 d26, d5, d8 │ │ │ │ - vrshr.s64 d22, d9, #64 │ │ │ │ + vrshr.s64 d23, d29, #64 │ │ │ │ @ instruction: 0xf1cc020d │ │ │ │ @ instruction: 0xf04f0310 │ │ │ │ stmib sp, {r0, sl, fp}^ │ │ │ │ @ instruction: 0xf8cde30a │ │ │ │ @ instruction: 0xf7fbc030 │ │ │ │ - @ instruction: 0xf7fcffa9 │ │ │ │ - b 0x14cfa60 │ │ │ │ + @ instruction: 0xf7fcffab │ │ │ │ + b 0x14cfb74 │ │ │ │ @ instruction: 0xf0030e53 │ │ │ │ - b 0x14a131c │ │ │ │ + b 0x14a1428 │ │ │ │ @ instruction: 0xf00e4c93 │ │ │ │ - b 0x1464328 │ │ │ │ + b 0x1464434 │ │ │ │ @ instruction: 0xf00c0e02 │ │ │ │ vmov.i32 d16, #45311 @ 0x0000b0ff │ │ │ │ stmdbge r8, {r0, r1, r9, ip, sp} │ │ │ │ @ instruction: 0x0c02ea4c │ │ │ │ submi pc, r9, #70254592 @ 0x4300000 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ strne pc, [r0], #963 @ 0x3c3 │ │ │ │ @ instruction: 0xec08e9cd │ │ │ │ movwmi pc, #17347 @ 0x43c3 @ │ │ │ │ movwls r9, #46090 @ 0xb40a │ │ │ │ movwls r2, #49922 @ 0xc302 │ │ │ │ - blx 0xfec1eae4 │ │ │ │ - bllt 0xff0deb0c │ │ │ │ + blx 0xfef1ebf0 │ │ │ │ + bllt 0xff15ec18 │ │ │ │ mcrreq 0, 1, pc, r0, cr3 @ │ │ │ │ - blge 0xfef9dd14 │ │ │ │ + blge 0xff01de20 │ │ │ │ @ instruction: 0xf0030859 │ │ │ │ @ instruction: 0xf001020f │ │ │ │ @ instruction: 0xf8cd0110 │ │ │ │ tstmi r1, #40 @ 0x28 │ │ │ │ @ instruction: 0xf3c30c9a │ │ │ │ @ instruction: 0xf0024c04 │ │ │ │ vmov.i32 d16, #45056 @ 0x0000b000 │ │ │ │ tstmi r3, #201326592 @ 0xc000000 │ │ │ │ movwne lr, #35277 @ 0x89cd │ │ │ │ movwcs sl, #10504 @ 0x2908 │ │ │ │ movwgt lr, #47565 @ 0xb9cd │ │ │ │ - @ instruction: 0xf904f7f8 │ │ │ │ - bllt 0xfe95eb48 │ │ │ │ + @ instruction: 0xf910f7f8 │ │ │ │ + bllt 0xfe9dec54 │ │ │ │ @ instruction: 0xf0030859 │ │ │ │ ldceq 12, cr0, [sl], {15} │ │ │ │ tstpeq r0, r1 @ p-variant is OBSOLETE │ │ │ │ tsteq ip, r1, asr #20 │ │ │ │ andseq pc, r0, #2 │ │ │ │ stccc 3, cr15, [r3], {195} @ 0xc3 │ │ │ │ cdpne 3, 8, cr15, cr0, cr3, {6} │ │ │ │ @@ -213509,34 +213578,34 @@ │ │ │ │ vmla.i8 d26, d3, d8 │ │ │ │ vsubl.s8 q10, d16, d17 │ │ │ │ @ instruction: 0xf1cc020a │ │ │ │ @ instruction: 0xf04f0310 │ │ │ │ stmib sp, {r0, sl, fp}^ │ │ │ │ @ instruction: 0xf8cde30a │ │ │ │ @ instruction: 0xf7f3c030 │ │ │ │ - @ instruction: 0xf7fcfa69 │ │ │ │ - ldmdaeq r9, {r2, r3, r4, r5, r6, r8, r9, fp, ip, sp, pc}^ │ │ │ │ + @ instruction: 0xf7fcfa75 │ │ │ │ + ldmdaeq r9, {r1, r2, r3, r4, r5, r6, r8, r9, fp, ip, sp, pc}^ │ │ │ │ stceq 0, cr15, [pc], {3} │ │ │ │ @ instruction: 0xf0010c9a │ │ │ │ - b 0x1120ff0 │ │ │ │ + b 0x11210fc │ │ │ │ @ instruction: 0xf002010c │ │ │ │ vmov.i32 d16, #45056 @ 0x0000b000 │ │ │ │ vmull.u8 , d3, d3 │ │ │ │ - b 0x11685c0 │ │ │ │ + b 0x11686cc │ │ │ │ vsubl.u8 q8, d3, d12 │ │ │ │ stmib sp, {r1, sl, fp, lr}^ │ │ │ │ stmdbge r8, {r3, r9, ip} │ │ │ │ adcpl pc, r1, #805306372 @ 0x30000004 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ movweq pc, #33228 @ 0x81cc @ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ movw lr, #43469 @ 0xa9cd │ │ │ │ eorsgt pc, r0, sp, asr #17 │ │ │ │ - blx 0x121ebb4 │ │ │ │ - bllt 0x16debdc │ │ │ │ + blx 0x151ecc0 │ │ │ │ + bllt 0x175ece8 │ │ │ │ mrrceq 10, 4, lr, r3, cr15 │ │ │ │ tstpeq pc, r3 @ p-variant is OBSOLETE │ │ │ │ ldceq 0, cr15, [r0], {12} │ │ │ │ cdpne 3, 8, cr15, cr0, cr3, {6} │ │ │ │ @ instruction: 0x0c01ea4c │ │ │ │ @ instruction: 0xf8cd0c99 │ │ │ │ @ instruction: 0xf001c020 │ │ │ │ @@ -213545,90 +213614,90 @@ │ │ │ │ tsteq ip, r1, asr #20 │ │ │ │ adcmi pc, r1, #805306372 @ 0x30000004 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ stcmi 3, cr15, [r2], {195} @ 0xc3 │ │ │ │ @ instruction: 0x1e09e9cd │ │ │ │ @ instruction: 0xf1cca908 │ │ │ │ movwls r0, #45832 @ 0xb308 │ │ │ │ - blx 0x91ebfc │ │ │ │ - bllt 0xddec24 │ │ │ │ + blx 0xc1ed08 │ │ │ │ + bllt 0xe5ed30 │ │ │ │ mcrreq 0, 1, pc, r0, cr3 @ │ │ │ │ - blge 0xc9de2c │ │ │ │ + blge 0xd1df38 │ │ │ │ @ instruction: 0xf0030859 │ │ │ │ @ instruction: 0xf001020f │ │ │ │ @ instruction: 0xf8cd0110 │ │ │ │ tstmi r1, #40 @ 0x28 │ │ │ │ @ instruction: 0x91080c9a │ │ │ │ andseq pc, r0, #2 │ │ │ │ eorsgt pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xf3c3a908 │ │ │ │ vmull.u8 , d3, d3 │ │ │ │ - b 0x117186c │ │ │ │ + b 0x1171978 │ │ │ │ movwls r0, #45580 @ 0xb20c │ │ │ │ @ instruction: 0xf7f89209 │ │ │ │ - @ instruction: 0xf7fcf86b │ │ │ │ - b 0x14cf8c4 │ │ │ │ + @ instruction: 0xf7fcf877 │ │ │ │ + b 0x14cf9d8 │ │ │ │ @ instruction: 0xf0030c53 │ │ │ │ ldceq 1, cr0, [sl], {15} │ │ │ │ ldceq 0, cr15, [r0], {12} │ │ │ │ + cdpmi 3, 0, cr15, cr3, cr3, {6} │ │ │ │ andseq pc, r0, #2 │ │ │ │ @ instruction: 0x0c01ea4c │ │ │ │ - cdpmi 3, 0, cr15, cr3, cr3, {6} │ │ │ │ smlabtcc r3, r3, r3, pc @ │ │ │ │ - @ instruction: 0xf1ce430a │ │ │ │ - @ instruction: 0xf0130e10 │ │ │ │ + cdpeq 1, 1, cr15, cr0, cr14, {6} │ │ │ │ + @ instruction: 0xf013430a │ │ │ │ @ instruction: 0xf0400440 │ │ │ │ stmib sp, {r1, r5, r7, r9, sl, pc}^ │ │ │ │ stmdbge r8, {r0, r3, sl, sp} │ │ │ │ - movwvc pc, #54855 @ 0xd647 @ │ │ │ │ + teqpeq r1, #72, 4 @ p-variant is OBSOLETE @ 0x80000004 │ │ │ │ movweq pc, #53952 @ 0xd2c0 @ │ │ │ │ adcsmi pc, r1, #64, 4 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ eorgt pc, r0, sp, asr #17 │ │ │ │ stceq 0, cr15, [r2], {79} @ 0x4f │ │ │ │ eor pc, ip, sp, asr #17 │ │ │ │ eorsgt pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xff0ef7f8 │ │ │ │ - blt 0xffadecbc │ │ │ │ + @ instruction: 0xff1af7f8 │ │ │ │ + blt 0xffb5edc8 │ │ │ │ vnmlaeq.f32 s29, s6, s30 │ │ │ │ andeq pc, pc, #3 │ │ │ │ vldmiami r3, {s28-s106} │ │ │ │ cdpeq 0, 1, cr15, cr0, cr14, {0} │ │ │ │ vmlseq.f32 s28, s4, s28 │ │ │ │ ldceq 0, cr15, [r0], {12} │ │ │ │ andcc pc, r3, #201326595 @ 0xc000003 │ │ │ │ - b 0x140b10c │ │ │ │ + b 0x140b218 │ │ │ │ @ instruction: 0xf6430c02 │ │ │ │ vmov.i32 d20, #1280 @ 0x00000500 │ │ │ │ vsubl.u8 q8, d3, d10 │ │ │ │ stmib sp, {r7, sl, ip}^ │ │ │ │ vmull.u8 q15, d3, d8 │ │ │ │ strls r4, [sl], #-771 @ 0xfffffcfd │ │ │ │ movwcs r9, #4875 @ 0x130b │ │ │ │ @ instruction: 0xf7f3930c │ │ │ │ - @ instruction: 0xf7fcf9b1 │ │ │ │ - ldmdaeq r9, {r2, r6, r7, r9, fp, ip, sp, pc}^ │ │ │ │ + @ instruction: 0xf7fcf9bd │ │ │ │ + ldmdaeq r9, {r1, r2, r6, r7, r9, fp, ip, sp, pc}^ │ │ │ │ stceq 0, cr15, [pc], {3} │ │ │ │ @ instruction: 0xf0010c9a │ │ │ │ - b 0x1121160 │ │ │ │ + b 0x112126c │ │ │ │ @ instruction: 0xf002010c │ │ │ │ vmov.i32 d16, #45056 @ 0x0000b000 │ │ │ │ vmull.u8 , d3, d3 │ │ │ │ - b 0x1168730 │ │ │ │ + b 0x116883c │ │ │ │ vsubl.u8 q8, d3, d12 │ │ │ │ stmib sp, {r0, r1, sl, fp, lr}^ │ │ │ │ stmdbge r8, {r3, r9, ip} │ │ │ │ adcpl pc, r1, #805306372 @ 0x30000004 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ tstpeq r0, #204, 2 @ p-variant is OBSOLETE @ 0x33 │ │ │ │ stceq 0, cr15, [r1], {79} @ 0x4f │ │ │ │ movw lr, #43469 @ 0xa9cd │ │ │ │ eorsgt pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xf98cf7f3 │ │ │ │ - blt 0xfe8ded4c │ │ │ │ + @ instruction: 0xf998f7f3 │ │ │ │ + blt 0xfe95ee58 │ │ │ │ @ instruction: 0xf0030859 │ │ │ │ ldceq 12, cr0, [sl], {15} │ │ │ │ tstpeq r0, r1 @ p-variant is OBSOLETE │ │ │ │ tsteq ip, r1, asr #20 │ │ │ │ andseq pc, r0, #2 │ │ │ │ stccc 3, cr15, [r3], {195} @ 0xc3 │ │ │ │ cdpne 3, 8, cr15, cr0, cr3, {6} │ │ │ │ @@ -213638,92 +213707,92 @@ │ │ │ │ vmla.i8 d26, d3, d8 │ │ │ │ vrshr.s64 , , #64 │ │ │ │ @ instruction: 0xf1cc020a │ │ │ │ @ instruction: 0xf04f0308 │ │ │ │ stmib sp, {sl, fp}^ │ │ │ │ @ instruction: 0xf8cde30a │ │ │ │ @ instruction: 0xf7f3c030 │ │ │ │ - @ instruction: 0xf7fcf967 │ │ │ │ - b 0x14cf790 │ │ │ │ + @ instruction: 0xf7fcf973 │ │ │ │ + b 0x14cf8a4 │ │ │ │ @ instruction: 0xf0030c53 │ │ │ │ ldceq 1, cr0, [sl], {15} │ │ │ │ ldceq 0, cr15, [r0], {12} │ │ │ │ + cdpmi 3, 0, cr15, cr2, cr3, {6} │ │ │ │ andseq pc, r0, #2 │ │ │ │ @ instruction: 0x0c01ea4c │ │ │ │ - cdpmi 3, 0, cr15, cr2, cr3, {6} │ │ │ │ smlabtcc r3, r3, r3, pc @ │ │ │ │ - @ instruction: 0xf1ce430a │ │ │ │ - @ instruction: 0xf0130e08 │ │ │ │ + cdpeq 1, 0, cr15, cr8, cr14, {6} │ │ │ │ + @ instruction: 0xf013430a │ │ │ │ @ instruction: 0xf0400440 │ │ │ │ stmib sp, {r1, r2, r4, r5, r6, r8, sl, pc}^ │ │ │ │ stmdbge r8, {r0, r3, sl, sp} │ │ │ │ - cmppvc sp, #74448896 @ p-variant is OBSOLETE @ 0x4700000 │ │ │ │ + orreq pc, r1, #72, 4 @ 0x80000004 │ │ │ │ movweq pc, #53952 @ 0xd2c0 @ │ │ │ │ - sbcpl pc, sp, #72, 4 @ 0x80000004 │ │ │ │ + rscsvs pc, r1, #72, 4 @ 0x80000004 │ │ │ │ andeq pc, sp, #192, 4 │ │ │ │ eorgt pc, r0, sp, asr #17 │ │ │ │ stceq 0, cr15, [r1], {79} @ 0x4f │ │ │ │ eor pc, ip, sp, asr #17 │ │ │ │ eorsgt pc, r0, sp, asr #17 │ │ │ │ - mrc2 7, 3, pc, cr4, cr8, {7} │ │ │ │ - blt 0x145edf0 │ │ │ │ + mcr2 7, 4, pc, cr0, cr8, {7} @ │ │ │ │ + blt 0x14deefc │ │ │ │ vnmlaeq.f32 s29, s6, s30 │ │ │ │ andeq pc, pc, #3 │ │ │ │ vldmiami r3, {s28-s106} │ │ │ │ cdpeq 0, 1, cr15, cr0, cr14, {0} │ │ │ │ vmlseq.f32 s28, s4, s28 │ │ │ │ ldceq 0, cr15, [r0], {12} │ │ │ │ andcc pc, r3, #201326595 @ 0xc000003 │ │ │ │ - b 0x140b240 │ │ │ │ + b 0x140b34c │ │ │ │ @ instruction: 0xf6430c02 │ │ │ │ vmov.i32 d20, #1280 @ 0x00000500 │ │ │ │ vsubl.u8 q8, d3, d10 │ │ │ │ stmib sp, {r7, sl, ip}^ │ │ │ │ vmull.u8 q15, d3, d8 │ │ │ │ strls r4, [sl], #-770 @ 0xfffffcfe │ │ │ │ movwcs r9, #779 @ 0x30b │ │ │ │ @ instruction: 0xf7f3930c │ │ │ │ - @ instruction: 0xf7fcf917 │ │ │ │ - b 0x14cf6f0 │ │ │ │ + @ instruction: 0xf7fcf923 │ │ │ │ + b 0x14cf804 │ │ │ │ @ instruction: 0xf0030c53 │ │ │ │ tstls ip, pc, lsl #28 │ │ │ │ ldceq 0, cr15, [r0], {12} │ │ │ │ - b 0x13e40bc │ │ │ │ + b 0x13e41c8 │ │ │ │ @ instruction: 0xf0010c0e │ │ │ │ @ instruction: 0xf8cd0110 │ │ │ │ vaddl.u8 q14, d3, d16 │ │ │ │ vmull.u8 , d3, d3 │ │ │ │ - b 0x112886c │ │ │ │ + b 0x1128978 │ │ │ │ vrhadd.s8 d16, d3, d12 │ │ │ │ vmov.i32 , #1280 @ 0x00000500 │ │ │ │ vsubl.u8 q8, d3, d10 │ │ │ │ stmib sp, {r1, sl, fp, lr}^ │ │ │ │ stmdbge r8, {r0, r3, r9, sl, fp, ip} │ │ │ │ movweq pc, #33228 @ 0x81cc @ │ │ │ │ @ instruction: 0xf7f3930b │ │ │ │ - @ instruction: 0xf7fcf8f3 │ │ │ │ - ldmdaeq r9, {r1, r2, r9, fp, ip, sp, pc}^ │ │ │ │ + @ instruction: 0xf7fcf8ff │ │ │ │ + ldmdaeq r9, {r3, r9, fp, ip, sp, pc}^ │ │ │ │ stceq 0, cr15, [pc], {3} │ │ │ │ @ instruction: 0xf0010c9a │ │ │ │ - b 0x11212dc │ │ │ │ + b 0x11213e8 │ │ │ │ @ instruction: 0xf002010c │ │ │ │ vmov.i32 d16, #45056 @ 0x0000b000 │ │ │ │ vmull.u8 , d3, d3 │ │ │ │ - b 0x11688ac │ │ │ │ + b 0x11689b8 │ │ │ │ vsubl.u8 q8, d3, d12 │ │ │ │ stmib sp, {r0, r1, sl, fp, lr}^ │ │ │ │ stmdbge r8, {r3, r9, ip} │ │ │ │ subvs pc, r9, #805306372 @ 0x30000004 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ tstpeq r0, #204, 2 @ p-variant is OBSOLETE @ 0x33 │ │ │ │ stceq 0, cr15, [r1], {79} @ 0x4f │ │ │ │ movw lr, #43469 @ 0xa9cd │ │ │ │ eorsgt pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xf8cef7f3 │ │ │ │ - stmiblt r1!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + @ instruction: 0xf8daf7f3 │ │ │ │ + stmiblt r3!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf0030859 │ │ │ │ ldceq 12, cr0, [sl], {15} │ │ │ │ tstpeq r0, r1 @ p-variant is OBSOLETE │ │ │ │ tsteq ip, r1, asr #20 │ │ │ │ andseq pc, r0, #2 │ │ │ │ stccc 3, cr15, [r3], {195} @ 0xc3 │ │ │ │ cdpne 3, 8, cr15, cr0, cr3, {6} │ │ │ │ @@ -213733,20 +213802,20 @@ │ │ │ │ vmla.i8 d26, d3, d8 │ │ │ │ vrshr.s64 , , #64 │ │ │ │ @ instruction: 0xf1cc020a │ │ │ │ @ instruction: 0xf04f0310 │ │ │ │ stmib sp, {r0, sl, fp}^ │ │ │ │ @ instruction: 0xf8cde30a │ │ │ │ @ instruction: 0xf7f3c030 │ │ │ │ - @ instruction: 0xf7fcf8a9 │ │ │ │ - ldmibvc fp, {r2, r3, r4, r5, r7, r8, fp, ip, sp, pc}^ │ │ │ │ + @ instruction: 0xf7fcf8b5 │ │ │ │ + ldmibvc fp, {r1, r2, r3, r4, r5, r7, r8, fp, ip, sp, pc}^ │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ svclt 0x00942b02 │ │ │ │ movwcs r2, #4864 @ 0x1300 │ │ │ │ - ldmlt r4, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + ldmlt r6, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf0030859 │ │ │ │ ldceq 12, cr0, [sl], {15} │ │ │ │ tstpeq r0, r1 @ p-variant is OBSOLETE │ │ │ │ tsteq ip, r1, asr #20 │ │ │ │ andseq pc, r0, #2 │ │ │ │ stccc 3, cr15, [r3], {195} @ 0xc3 │ │ │ │ cdpne 3, 8, cr15, cr0, cr3, {6} │ │ │ │ @@ -213756,36 +213825,36 @@ │ │ │ │ vmla.i8 d26, d3, d8 │ │ │ │ vmlal.s q11, d0, d1[2] │ │ │ │ @ instruction: 0xf1cc020a │ │ │ │ @ instruction: 0xf04f0308 │ │ │ │ stmib sp, {sl, fp}^ │ │ │ │ @ instruction: 0xf8cde30a │ │ │ │ @ instruction: 0xf7f3c030 │ │ │ │ - @ instruction: 0xf7fcf87b │ │ │ │ - ldmdaeq r9, {r1, r2, r3, r7, r8, fp, ip, sp, pc}^ │ │ │ │ + @ instruction: 0xf7fcf887 │ │ │ │ + ldmdaeq r9, {r4, r7, r8, fp, ip, sp, pc}^ │ │ │ │ stceq 0, cr15, [pc], {3} │ │ │ │ @ instruction: 0xf0010c9a │ │ │ │ - b 0x11213cc │ │ │ │ + b 0x11214d8 │ │ │ │ @ instruction: 0xf002010c │ │ │ │ vmov.i32 d16, #45056 @ 0x0000b000 │ │ │ │ vmull.u8 , d3, d3 │ │ │ │ - b 0x116899c │ │ │ │ + b 0x1168aa8 │ │ │ │ vsubl.u8 q8, d3, d12 │ │ │ │ stmib sp, {r0, r1, sl, fp, lr}^ │ │ │ │ stmdbge r8, {r3, r9, ip} │ │ │ │ sbcvs pc, r1, #805306372 @ 0x30000004 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ tstpeq r0, #204, 2 @ p-variant is OBSOLETE @ 0x33 │ │ │ │ stceq 0, cr15, [r1], {79} @ 0x4f │ │ │ │ movw lr, #43469 @ 0xa9cd │ │ │ │ eorsgt pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xf856f7f3 │ │ │ │ - stmdblt r9!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + @ instruction: 0xf862f7f3 │ │ │ │ + stmdblt fp!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf003085a │ │ │ │ - b 0x14a140c │ │ │ │ + b 0x14a1518 │ │ │ │ @ instruction: 0xf0024c93 │ │ │ │ movwmi r0, #41488 @ 0xa210 │ │ │ │ ldceq 0, cr15, [r0], {12} │ │ │ │ smlabtcc r3, r3, r3, pc @ │ │ │ │ cdpmi 3, 0, cr15, cr3, cr3, {6} │ │ │ │ @ instruction: 0x0c01ea4c │ │ │ │ stmdbge r8, {r3, r9, ip, pc} │ │ │ │ @@ -213793,16 +213862,16 @@ │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ ldreq pc, [r0], #-462 @ 0xfffffe32 │ │ │ │ orrne pc, r0, #201326595 @ 0xc000003 │ │ │ │ cdpeq 0, 0, cr15, cr1, cr15, {2} │ │ │ │ @ instruction: 0xf8cd940b │ │ │ │ stmib sp, {r4, r5, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf7f3c309 │ │ │ │ - @ instruction: 0xf7fcf831 │ │ │ │ - ldmdaeq sl, {r2, r6, r8, fp, ip, sp, pc}^ │ │ │ │ + @ instruction: 0xf7fcf83d │ │ │ │ + ldmdaeq sl, {r1, r2, r6, r8, fp, ip, sp, pc}^ │ │ │ │ tstpeq pc, r3 @ p-variant is OBSOLETE │ │ │ │ vldmiami r3, {s28-s106} │ │ │ │ andseq pc, r0, #2 │ │ │ │ @ instruction: 0xf00c430a │ │ │ │ vmov.i32 d16, #45311 @ 0x0000b0ff │ │ │ │ andls r3, r8, #-1073741824 @ 0xc0000000 │ │ │ │ @ instruction: 0x0c01ea4c │ │ │ │ @@ -213810,2034 +213879,2032 @@ │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ @ instruction: 0xf3c3a908 │ │ │ │ @ instruction: 0xf8cd1e80 │ │ │ │ vaddl.u8 q14, d3, d20 │ │ │ │ @ instruction: 0xf8cd4303 │ │ │ │ movwls lr, #45096 @ 0xb028 │ │ │ │ movwls r2, #49921 @ 0xc301 │ │ │ │ - @ instruction: 0xf80ef7f3 │ │ │ │ - stmdblt r1!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf81af7f3 │ │ │ │ + stmdblt r3!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf003085a │ │ │ │ - b 0x14a149c │ │ │ │ + b 0x14a15a8 │ │ │ │ @ instruction: 0xf0024c93 │ │ │ │ movwmi r0, #41488 @ 0xa210 │ │ │ │ ldceq 0, cr15, [r0], {12} │ │ │ │ smlabtcc r3, r3, r3, pc @ │ │ │ │ - b 0x1405894 │ │ │ │ + b 0x14059a0 │ │ │ │ @ instruction: 0xf6430c01 │ │ │ │ vmlal.s , d16, d1[4] │ │ │ │ stmdbge r8, {r1, r3, r9} │ │ │ │ cdpne 3, 8, cr15, cr0, cr3, {6} │ │ │ │ eorgt pc, r4, sp, asr #17 │ │ │ │ movwmi pc, #13251 @ 0x33c3 @ │ │ │ │ eor pc, r8, sp, asr #17 │ │ │ │ movwcs r9, #4875 @ 0x130b │ │ │ │ @ instruction: 0xf7f2930c │ │ │ │ - @ instruction: 0xf7fcffeb │ │ │ │ - @ instruction: 0xf013b8fe │ │ │ │ + @ instruction: 0xf7fcfff7 │ │ │ │ + @ instruction: 0xf013b900 │ │ │ │ @ instruction: 0xf47c0c40 │ │ │ │ - ldmdaeq r9, {r0, r3, r4, r5, r6, r7, fp, sp, pc}^ │ │ │ │ + ldmdaeq r9, {r0, r1, r3, r4, r5, r6, r7, fp, sp, pc}^ │ │ │ │ andeq pc, pc, #3 │ │ │ │ tstpeq r0, r1 @ p-variant is OBSOLETE │ │ │ │ eorgt pc, r8, sp, asr #17 │ │ │ │ ldceq 3, cr4, [sl], {17} │ │ │ │ stcmi 3, cr15, [r3], {195} @ 0xc3 │ │ │ │ andseq pc, r0, #2 │ │ │ │ movwcc pc, #13251 @ 0x33c3 @ │ │ │ │ stmib sp, {r0, r1, r4, r8, r9, lr}^ │ │ │ │ stmdbge r8, {r3, r8, r9, ip} │ │ │ │ stmib sp, {r0, r8, r9, sp}^ │ │ │ │ @ instruction: 0xf7f7c30b │ │ │ │ - @ instruction: 0xf7fcfe37 │ │ │ │ - ldmdaeq r9, {r5, r6, r7, fp, ip, sp, pc}^ │ │ │ │ + @ instruction: 0xf7fcfe43 │ │ │ │ + ldmdaeq r9, {r1, r5, r6, r7, fp, ip, sp, pc}^ │ │ │ │ stceq 0, cr15, [pc], {3} │ │ │ │ @ instruction: 0xf0010c9a │ │ │ │ - b 0x1121528 │ │ │ │ + b 0x1121634 │ │ │ │ @ instruction: 0xf002010c │ │ │ │ vmov.i32 d16, #45056 @ 0x0000b000 │ │ │ │ vmull.u8 , d3, d3 │ │ │ │ - b 0x1168af8 │ │ │ │ + b 0x1168c04 │ │ │ │ vsubl.u8 q8, d3, d12 │ │ │ │ stmib sp, {r1, sl, fp, lr}^ │ │ │ │ stmdbge r8, {r3, r9, ip} │ │ │ │ sbcvs pc, r1, #805306372 @ 0x30000004 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ movweq pc, #33228 @ 0x81cc @ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ movw lr, #43469 @ 0xa9cd │ │ │ │ eorsgt pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xffa8f7f2 │ │ │ │ - ldmlt fp!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xffb4f7f2 │ │ │ │ + poplt {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ vnmlaeq.f32 s29, s6, s30 │ │ │ │ andeq pc, pc, #3 │ │ │ │ vldmiami r3, {s28-s106} │ │ │ │ cdpeq 0, 1, cr15, cr0, cr14, {0} │ │ │ │ vmlseq.f32 s28, s4, s28 │ │ │ │ ldceq 0, cr15, [r0], {12} │ │ │ │ andcc pc, r3, #201326595 @ 0xc000003 │ │ │ │ - b 0x140b564 │ │ │ │ + b 0x140b670 │ │ │ │ @ instruction: 0xf6430c02 │ │ │ │ vmlal.s , d16, d1[4] │ │ │ │ vsubl.u8 q8, d3, d10 │ │ │ │ stmib sp, {r7, sl, ip}^ │ │ │ │ vmull.u8 q15, d3, d8 │ │ │ │ strls r4, [sl], #-770 @ 0xfffffcfe │ │ │ │ movwcs r9, #779 @ 0x30b │ │ │ │ @ instruction: 0xf7f2930c │ │ │ │ - @ instruction: 0xf7fcff85 │ │ │ │ - b 0x14cf3cc │ │ │ │ + @ instruction: 0xf7fcff91 │ │ │ │ + b 0x14cf4e0 │ │ │ │ @ instruction: 0xf0030e53 │ │ │ │ - b 0x14a19b0 │ │ │ │ + b 0x14a1abc │ │ │ │ @ instruction: 0xf00e4c93 │ │ │ │ - b 0x14649bc │ │ │ │ + b 0x1464ac8 │ │ │ │ @ instruction: 0xf00c0e02 │ │ │ │ vmov.i32 d16, #45311 @ 0x0000b0ff │ │ │ │ stmdbge r8, {r0, r1, r9, ip, sp} │ │ │ │ @ instruction: 0x0c02ea4c │ │ │ │ submi pc, r9, #70254592 @ 0x4300000 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ strne pc, [r0], #963 @ 0x3c3 │ │ │ │ @ instruction: 0xec08e9cd │ │ │ │ movwmi pc, #9155 @ 0x23c3 @ │ │ │ │ movwls r9, #46090 @ 0xb40a │ │ │ │ movwls r2, #49920 @ 0xc300 │ │ │ │ - @ instruction: 0xff62f7f2 │ │ │ │ - ldmdalt r5!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + @ instruction: 0xff6ef7f2 │ │ │ │ + ldmdalt r7!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ mrrceq 10, 4, lr, r3, cr15 │ │ │ │ tstpeq pc, r3 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf00c0c9a │ │ │ │ - @ instruction: 0xf0020c10 │ │ │ │ - b 0x13e1a04 │ │ │ │ + vmov.i32 d16, #45311 @ 0x0000b0ff │ │ │ │ + @ instruction: 0xf0024e03 │ │ │ │ + b 0x13e1b14 │ │ │ │ vmull.u8 q8, d3, d1 │ │ │ │ - vmull.p8 q10, d3, d3 │ │ │ │ - movwmi r3, #41219 @ 0xa103 │ │ │ │ - cdpeq 1, 1, cr15, cr0, cr14, {6} │ │ │ │ + @ instruction: 0xf1ce3103 │ │ │ │ + movwmi r0, #44560 @ 0xae10 │ │ │ │ strbeq pc, [r0], #-19 @ 0xffffffed @ │ │ │ │ ldrbhi pc, [r6], #-64 @ 0xffffffc0 @ │ │ │ │ strcs lr, [r9], #-2509 @ 0xfffff633 │ │ │ │ @ instruction: 0xf648a908 │ │ │ │ - vorr.i32 q8, #1280 @ 0x00000500 │ │ │ │ + vbic.i32 , #2304 @ 0x00000900 │ │ │ │ vcgt.s8 d16, d0, d13 │ │ │ │ vrshr.s64 d20, d17, #64 │ │ │ │ @ instruction: 0xf8cd020a │ │ │ │ @ instruction: 0xf04fc020 │ │ │ │ @ instruction: 0xf8cd0c02 │ │ │ │ @ instruction: 0xf8cde02c │ │ │ │ @ instruction: 0xf7f8c030 │ │ │ │ - @ instruction: 0xf7fcfc6f │ │ │ │ - b 0x14cf32c │ │ │ │ + @ instruction: 0xf7fcfc7b │ │ │ │ + b 0x14cf440 │ │ │ │ @ instruction: 0xf0030c53 │ │ │ │ ldceq 1, cr0, [sl], {15} │ │ │ │ ldceq 0, cr15, [r0], {12} │ │ │ │ + cdpmi 3, 0, cr15, cr2, cr3, {6} │ │ │ │ andseq pc, r0, #2 │ │ │ │ @ instruction: 0x0c01ea4c │ │ │ │ - cdpmi 3, 0, cr15, cr2, cr3, {6} │ │ │ │ smlabtcc r3, r3, r3, pc @ │ │ │ │ - @ instruction: 0xf1ce430a │ │ │ │ - @ instruction: 0xf0130e08 │ │ │ │ + cdpeq 1, 0, cr15, cr8, cr14, {6} │ │ │ │ + @ instruction: 0xf013430a │ │ │ │ @ instruction: 0xf0400440 │ │ │ │ stmib sp, {r0, r1, r3, r4, r6, r7, r9, pc}^ │ │ │ │ stmdbge r8, {r0, r3, sl, sp} │ │ │ │ - cmnpeq sp, #72, 12 @ p-variant is OBSOLETE @ 0x4800000 │ │ │ │ + @ instruction: 0x13a1f648 │ │ │ │ movweq pc, #53952 @ 0xd2c0 @ │ │ │ │ - sbcpl pc, sp, #72, 4 @ 0x80000004 │ │ │ │ + rscsvs pc, r1, #72, 4 @ 0x80000004 │ │ │ │ andeq pc, sp, #192, 4 │ │ │ │ eorgt pc, r0, sp, asr #17 │ │ │ │ stceq 0, cr15, [r1], {79} @ 0x4f │ │ │ │ eor pc, ip, sp, asr #17 │ │ │ │ eorsgt pc, r0, sp, asr #17 │ │ │ │ - mcrr2 7, 15, pc, r2, cr8 @ │ │ │ │ - ldmdalt fp, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + mcrr2 7, 15, pc, lr, cr8 @ │ │ │ │ + ldmdalt sp, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf00379db │ │ │ │ - blcs 0x161ea8 │ │ │ │ + blcs 0x161fb4 │ │ │ │ movwcs fp, #3988 @ 0xf94 │ │ │ │ @ instruction: 0xf7fd2301 │ │ │ │ - ldmibvc fp, {r0, r1, r3, r4, r5, r7, r9, sl, fp, ip, sp, pc}^ │ │ │ │ + ldmibvc fp, {r0, r2, r3, r4, r5, r7, r9, sl, fp, ip, sp, pc}^ │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ svclt 0x00942b02 │ │ │ │ movwcs r2, #4864 @ 0x1300 │ │ │ │ - stmdblt r0, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmdblt r2, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldrtmi r4, [r8], -r1, lsr #12 │ │ │ │ - andeq pc, r9, #78643200 @ 0x4b00000 │ │ │ │ + andsne pc, r9, #78643200 @ 0x4b00000 │ │ │ │ andeq pc, sp, #192, 4 │ │ │ │ - mcr2 7, 2, pc, cr2, cr2, {7} @ │ │ │ │ - svclt 0x00fff7fb │ │ │ │ + mcr2 7, 2, pc, cr14, cr2, {7} @ │ │ │ │ + stmdalt r1, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x46386d3a │ │ │ │ ldrsbtcs pc, [r8], #130 @ 0x82 @ │ │ │ │ svcvs 0x0070f412 │ │ │ │ - svcge 0x00f6f43b │ │ │ │ + svcge 0x00f8f43b │ │ │ │ vmla.i8 d26, d4, d8 │ │ │ │ - vrshr.s64 d18, d25, #64 │ │ │ │ + vrshr.s64 , , #64 │ │ │ │ strcs r0, [r1], #-525 @ 0xfffffdf3 │ │ │ │ movwgt lr, #35277 @ 0x89cd │ │ │ │ strls r2, [fp], #-768 @ 0xfffffd00 │ │ │ │ eor pc, r8, sp, asr #17 │ │ │ │ @ instruction: 0xf7f2930c │ │ │ │ - @ instruction: 0xf7fbfe29 │ │ │ │ - ldcvs 15, cr11, [sl, #-920]! @ 0xfffffc68 │ │ │ │ + @ instruction: 0xf7fbfe35 │ │ │ │ + ldcvs 15, cr11, [sl, #-928]! @ 0xfffffc60 │ │ │ │ @ instruction: 0xf8d24638 │ │ │ │ @ instruction: 0xf41220f8 │ │ │ │ @ instruction: 0xf43b6f70 │ │ │ │ - stmdbge r8, {r0, r2, r3, r4, r6, r7, r8, r9, sl, fp, sp, pc} │ │ │ │ - eorcs pc, r9, #68, 4 @ 0x40000004 │ │ │ │ + stmdbge r8, {r0, r1, r2, r3, r4, r6, r7, r8, r9, sl, fp, sp, pc} │ │ │ │ + subcc pc, sp, #68, 4 @ 0x40000004 │ │ │ │ andeq pc, sp, #192, 4 │ │ │ │ stmib sp, {r0, sl, sp}^ │ │ │ │ movwcs ip, #776 @ 0x308 │ │ │ │ @ instruction: 0xf8cd940b │ │ │ │ movwls lr, #49192 @ 0xc028 │ │ │ │ - mrc2 7, 0, pc, cr0, cr2, {7} │ │ │ │ - svclt 0x00cdf7fb │ │ │ │ + mrc2 7, 0, pc, cr12, cr2, {7} │ │ │ │ + svclt 0x00cff7fb │ │ │ │ @ instruction: 0xf00379db │ │ │ │ - blcs 0x161f44 │ │ │ │ + blcs 0x162050 │ │ │ │ movwcs fp, #3988 @ 0xf94 │ │ │ │ @ instruction: 0xf7fc2301 │ │ │ │ - ldmibvc fp, {r5, r6, r7, sl, fp, ip, sp, pc}^ │ │ │ │ + ldmibvc fp, {r1, r5, r6, r7, sl, fp, ip, sp, pc}^ │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ svclt 0x00942b02 │ │ │ │ movwcs r2, #4864 @ 0x1300 │ │ │ │ - ldmdblt r1, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + ldmdblt r3, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf00379db │ │ │ │ - blcs 0x161f68 │ │ │ │ + blcs 0x162074 │ │ │ │ movwcs fp, #3988 @ 0xf94 │ │ │ │ @ instruction: 0xf7fd2301 │ │ │ │ - ldmibvc fp, {r1, r2, r6, r7, r8, fp, ip, sp, pc}^ │ │ │ │ + ldmibvc fp, {r3, r6, r7, r8, fp, ip, sp, pc}^ │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ svclt 0x00942b02 │ │ │ │ movwcs r2, #4864 @ 0x1300 │ │ │ │ - stmdblt r6!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmdblt r8!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldrtmi r4, [r8], -r1, lsr #12 │ │ │ │ - addpl pc, r1, #-1342177276 @ 0xb0000004 │ │ │ │ + addsvs pc, r1, #-1342177276 @ 0xb0000004 │ │ │ │ andeq pc, sp, #192, 4 │ │ │ │ - stc2l 7, cr15, [r2, #968]! @ 0x3c8 │ │ │ │ - svclt 0x009ff7fb │ │ │ │ + stc2l 7, cr15, [lr, #968]! @ 0x3c8 │ │ │ │ + svclt 0x00a1f7fb │ │ │ │ ldrtmi r4, [r8], -r1, lsr #12 │ │ │ │ - subne pc, r9, #-1342177276 @ 0xb0000004 │ │ │ │ + subscs pc, r9, #-1342177276 @ 0xb0000004 │ │ │ │ andeq pc, sp, #192, 4 │ │ │ │ - ldc2l 7, cr15, [r8, #968] @ 0x3c8 │ │ │ │ - svclt 0x0095f7fb │ │ │ │ + stc2l 7, cr15, [r4, #968]! @ 0x3c8 │ │ │ │ + svclt 0x0097f7fb │ │ │ │ ldrtmi r4, [r8], -r1, lsr #12 │ │ │ │ - rscscs pc, r9, #-1342177276 @ 0xb0000004 │ │ │ │ + andmi pc, r9, #-1342177276 @ 0xb0000004 │ │ │ │ andeq pc, sp, #192, 4 │ │ │ │ - stc2l 7, cr15, [lr, #968] @ 0x3c8 │ │ │ │ - svclt 0x008bf7fb │ │ │ │ + ldc2l 7, cr15, [sl, #968] @ 0x3c8 │ │ │ │ + svclt 0x008df7fb │ │ │ │ ldrtmi r4, [r8], -r1, lsr #12 │ │ │ │ - rscpl pc, r9, #77594624 @ 0x4a00000 │ │ │ │ + rscsvs pc, r9, #77594624 @ 0x4a00000 │ │ │ │ andeq pc, sp, #192, 4 │ │ │ │ - stc2l 7, cr15, [r4, #968] @ 0x3c8 │ │ │ │ - svclt 0x0081f7fb │ │ │ │ + ldc2l 7, cr15, [r0, #968] @ 0x3c8 │ │ │ │ + svclt 0x0083f7fb │ │ │ │ ldrtmi r4, [r8], -r1, lsr #12 │ │ │ │ - eorsmi pc, r9, #77594624 @ 0x4a00000 │ │ │ │ + subpl pc, r9, #77594624 @ 0x4a00000 │ │ │ │ andeq pc, sp, #192, 4 │ │ │ │ - ldc2 7, cr15, [sl, #968]! @ 0x3c8 │ │ │ │ - svclt 0x0077f7fb │ │ │ │ + stc2l 7, cr15, [r6, #968] @ 0x3c8 │ │ │ │ + svclt 0x0079f7fb │ │ │ │ ldrtmi r4, [r8], -r1, lsr #12 │ │ │ │ - addsvc pc, r9, #77594624 @ 0x4a00000 │ │ │ │ + adceq pc, r9, #-1342177276 @ 0xb0000004 │ │ │ │ andeq pc, sp, #192, 4 │ │ │ │ - ldc2 7, cr15, [r0, #968]! @ 0x3c8 │ │ │ │ - svclt 0x006df7fb │ │ │ │ + ldc2 7, cr15, [ip, #968]! @ 0x3c8 │ │ │ │ + svclt 0x006ff7fb │ │ │ │ ldrtmi r4, [r8], -r1, lsr #12 │ │ │ │ - sbcvs pc, r1, #77594624 @ 0x4a00000 │ │ │ │ + sbcsvc pc, r1, #77594624 @ 0x4a00000 │ │ │ │ andeq pc, sp, #192, 4 │ │ │ │ - stc2 7, cr15, [r6, #968]! @ 0x3c8 │ │ │ │ - svclt 0x0063f7fb │ │ │ │ + ldc2 7, cr15, [r2, #968]! @ 0x3c8 │ │ │ │ + svclt 0x0065f7fb │ │ │ │ ldrtmi r4, [r8], -r1, lsr #12 │ │ │ │ - eorsvc pc, r1, #-1342177276 @ 0xb0000004 │ │ │ │ + subeq pc, r1, #78643200 @ 0x4b00000 │ │ │ │ andeq pc, sp, #192, 4 │ │ │ │ - ldc2 7, cr15, [ip, #968] @ 0x3c8 │ │ │ │ - svclt 0x0059f7fb │ │ │ │ + stc2 7, cr15, [r8, #968]! @ 0x3c8 │ │ │ │ + svclt 0x005bf7fb │ │ │ │ @ instruction: 0xf00379db │ │ │ │ - blcs 0x16202c │ │ │ │ + blcs 0x162138 │ │ │ │ movwcs fp, #3988 @ 0xf94 │ │ │ │ @ instruction: 0xf7fc2301 │ │ │ │ - stmdbge r8, {r0, r1, r2, r4, r6, r8, sl, fp, ip, sp, pc} │ │ │ │ + stmdbge r8, {r0, r3, r4, r6, r8, sl, fp, ip, sp, pc} │ │ │ │ and lr, r9, #3358720 @ 0x334000 │ │ │ │ andcs r9, r1, #335544320 @ 0x14000000 │ │ │ │ andgt lr, fp, #3358720 @ 0x334000 │ │ │ │ stcmi 3, cr15, [r1], {195} @ 0xc3 │ │ │ │ eorgt pc, r0, sp, asr #17 │ │ │ │ - blx 0x71f3f6 │ │ │ │ + blx 0xa1f502 │ │ │ │ @ instruction: 0xf47c2800 │ │ │ │ - blls 0x24b454 │ │ │ │ + blls 0x24b568 │ │ │ │ stmdaeq r1, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ - stmdalt lr, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + ldmdalt r0, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ ldrtmi r4, [r8], -r1, lsr #12 │ │ │ │ - andeq pc, r1, #77594624 @ 0x4a00000 │ │ │ │ + andsne pc, r1, #77594624 @ 0x4a00000 │ │ │ │ andeq pc, sp, #192, 4 │ │ │ │ - ldc2l 7, cr15, [r4, #-968]! @ 0xfffffc38 │ │ │ │ - svclt 0x0031f7fb │ │ │ │ + stc2 7, cr15, [r0, #968] @ 0x3c8 │ │ │ │ + svclt 0x0033f7fb │ │ │ │ ldrtmi r4, [r8], -r1, lsr #12 │ │ │ │ - adcmi pc, r9, #-1342177276 @ 0xb0000004 │ │ │ │ + adcspl pc, r9, #-1342177276 @ 0xb0000004 │ │ │ │ andeq pc, sp, #192, 4 │ │ │ │ - stc2l 7, cr15, [sl, #-968]! @ 0xfffffc38 │ │ │ │ - svclt 0x0027f7fb │ │ │ │ + ldc2l 7, cr15, [r6, #-968]! @ 0xfffffc38 │ │ │ │ + svclt 0x0029f7fb │ │ │ │ @ instruction: 0xf00379db │ │ │ │ - blcs 0x162090 │ │ │ │ + blcs 0x16219c │ │ │ │ movwcs fp, #3988 @ 0xf94 │ │ │ │ @ instruction: 0xf7fd2301 │ │ │ │ - strtmi fp, [r1], -lr, asr #24 │ │ │ │ + @ instruction: 0x4621bc50 │ │ │ │ @ instruction: 0xf64a4638 │ │ │ │ - vsubl.s8 q9, d16, d9 │ │ │ │ + vrshr.s64 d19, d9, #64 │ │ │ │ @ instruction: 0xf7f2020d │ │ │ │ - @ instruction: 0xf7fbfd57 │ │ │ │ - qadd16mi fp, r1, r4 │ │ │ │ + @ instruction: 0xf7fbfd63 │ │ │ │ + qadd16mi fp, r1, r6 │ │ │ │ @ instruction: 0xf64a4638 │ │ │ │ - vrshr.s64 q8, , #64 │ │ │ │ + vmlal.s , d16, d1[6] │ │ │ │ @ instruction: 0xf7f2020d │ │ │ │ - @ instruction: 0xf7fbfd4d │ │ │ │ - ldmibvc fp, {r1, r3, r8, r9, sl, fp, ip, sp, pc}^ │ │ │ │ + @ instruction: 0xf7fbfd59 │ │ │ │ + ldmibvc fp, {r2, r3, r8, r9, sl, fp, ip, sp, pc}^ │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ svclt 0x00942b02 │ │ │ │ movwcs r2, #4864 @ 0x1300 │ │ │ │ - bllt 0x209f48c │ │ │ │ + bllt 0xfe11f598 │ │ │ │ cmppvc r0, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ smlabteq r1, r0, r2, pc @ │ │ │ │ @ instruction: 0xf000428a │ │ │ │ vst1.64 {d24}, [pc], fp │ │ │ │ vmla.f d23, d0, d0[4] │ │ │ │ addmi r0, sl, #1073741824 @ 0x40000000 │ │ │ │ strthi pc, [r7], r0 │ │ │ │ msrvc CPSR_, pc, asr #8 │ │ │ │ smlabteq r1, r0, r2, pc @ │ │ │ │ @ instruction: 0xf47b428a │ │ │ │ - ldrmi sl, [r9], -r3, lsl #30 │ │ │ │ + ldrmi sl, [r9], -r5, lsl #30 │ │ │ │ movwls sl, #22536 @ 0x5808 │ │ │ │ eorshi pc, r0, sp, asr #17 │ │ │ │ - ldc2l 7, cr15, [r8, #992] @ 0x3e0 │ │ │ │ + ldc2l 7, cr15, [lr, #992] @ 0x3e0 │ │ │ │ ldrbeq r9, [lr], -r5, lsl #22 │ │ │ │ - mrcge 5, 7, APSR_nzcv, cr8, cr11, {3} │ │ │ │ + mrcge 5, 7, APSR_nzcv, cr10, cr11, {3} │ │ │ │ @ instruction: 0xf8d26d3a │ │ │ │ @ instruction: 0xf41220f8 │ │ │ │ @ instruction: 0xf43b6f70 │ │ │ │ - bls 0x3cd0ac │ │ │ │ + bls 0x3cd1c0 │ │ │ │ @ instruction: 0xf47b2a02 │ │ │ │ - stmdbge r8, {r0, r2, r3, r5, r6, r7, r9, sl, fp, sp, pc} │ │ │ │ + stmdbge r8, {r0, r1, r2, r3, r5, r6, r7, r9, sl, fp, sp, pc} │ │ │ │ vmin.s8 d20, d7, d24 │ │ │ │ - vmov.i32 , #3328 @ 0x00000d00 │ │ │ │ + vsubl.s8 q10, d16, d1 │ │ │ │ @ instruction: 0xf7f2020d │ │ │ │ - blls 0x260a9c │ │ │ │ + blls 0x260bd8 │ │ │ │ @ instruction: 0xf47b2800 │ │ │ │ - @ instruction: 0xf7fbaf98 │ │ │ │ - @ instruction: 0xf44fbedf │ │ │ │ + @ instruction: 0xf7fbaf9a │ │ │ │ + @ instruction: 0xf44fbee1 │ │ │ │ vmla.f d23, d0, d0[0] │ │ │ │ addmi r0, sl, #-1073741824 @ 0xc0000000 │ │ │ │ ldrthi pc, [r9], #0 @ │ │ │ │ msrvc SPSR_, pc, asr #8 │ │ │ │ smlabteq r3, r0, r2, pc @ │ │ │ │ @ instruction: 0xf000428a │ │ │ │ vst3.32 {d24-d26}, [pc]! │ │ │ │ vaddw.s8 , q0, d16 │ │ │ │ addmi r0, sl, #-1073741824 @ 0xc0000000 │ │ │ │ - mcrge 4, 6, pc, cr10, cr11, {3} @ │ │ │ │ + mcrge 4, 6, pc, cr12, cr11, {3} @ │ │ │ │ ldrmi sl, [r9], -r8, lsl #16 │ │ │ │ strmi r9, [r4], -r5, lsl #6 │ │ │ │ eorshi pc, r0, sp, asr #17 │ │ │ │ - ldc2l 7, cr15, [sl, #992] @ 0x3e0 │ │ │ │ + ldc2l 7, cr15, [ip, #992] @ 0x3e0 │ │ │ │ ldrsbcs pc, [r0], #135 @ 0x87 @ │ │ │ │ @ instruction: 0xf0129b05 │ │ │ │ @ instruction: 0xf43b6f80 │ │ │ │ - bls 0x3cd040 │ │ │ │ + bls 0x3cd154 │ │ │ │ @ instruction: 0xf0012a01 │ │ │ │ - bcs 0x181cf4 │ │ │ │ - mrcge 4, 5, APSR_nzcv, cr4, cr11, {3} │ │ │ │ + bcs 0x181e00 │ │ │ │ + mrcge 4, 5, APSR_nzcv, cr6, cr11, {3} │ │ │ │ ldrtmi r4, [r8], -r1, lsr #12 │ │ │ │ - rscne pc, r1, #76, 4 @ 0xc0000004 │ │ │ │ + rscscs pc, r1, #76, 4 @ 0xc0000004 │ │ │ │ andeq pc, sp, #192, 4 │ │ │ │ @ instruction: 0xf7f29305 │ │ │ │ - blls 0x260a28 │ │ │ │ + blls 0x260b64 │ │ │ │ @ instruction: 0xf47b2800 │ │ │ │ - @ instruction: 0xf7fbaf5e │ │ │ │ - @ instruction: 0xf5b2bea5 │ │ │ │ + @ instruction: 0xf7fbaf60 │ │ │ │ + @ instruction: 0xf5b2bea7 │ │ │ │ @ instruction: 0xf0007f40 │ │ │ │ @ instruction: 0xf5b286d4 │ │ │ │ @ instruction: 0xf0007f60 │ │ │ │ @ instruction: 0xf5b286a3 │ │ │ │ @ instruction: 0xf47b7f20 │ │ │ │ - stmdage r8, {r0, r3, r4, r7, r9, sl, fp, sp, pc} │ │ │ │ + stmdage r8, {r0, r1, r3, r4, r7, r9, sl, fp, sp, pc} │ │ │ │ @ instruction: 0xf8cd9105 │ │ │ │ @ instruction: 0xf7f88030 │ │ │ │ - vadd.f32 d31, d20, d27 │ │ │ │ + vadd.f32 d31, d20, d29 │ │ │ │ vrshr.s64 q11, , #64 │ │ │ │ @ instruction: 0xf7fb020a │ │ │ │ - @ instruction: 0xf44fbf3c │ │ │ │ + @ instruction: 0xf44fbf3e │ │ │ │ vmla.f d23, d0, d0[0] │ │ │ │ addmi r0, sl, #-2147483648 @ 0x80000000 │ │ │ │ orrhi pc, r0, #0 │ │ │ │ msrvc SPSR_, pc, asr #8 │ │ │ │ smlabteq r2, r0, r2, pc @ │ │ │ │ @ instruction: 0xf000428a │ │ │ │ vst2.16 {d24-d27}, [pc :64], r4 │ │ │ │ vaddw.s8 , q0, d16 │ │ │ │ addmi r0, sl, #-2147483648 @ 0x80000000 │ │ │ │ - mrcge 4, 3, APSR_nzcv, cr8, cr11, {3} │ │ │ │ + mrcge 4, 3, APSR_nzcv, cr10, cr11, {3} │ │ │ │ ldrmi sl, [r9], -r8, lsl #16 │ │ │ │ strmi r9, [r4], -r5, lsl #6 │ │ │ │ eorshi pc, r0, sp, asr #17 │ │ │ │ - stc2 7, cr15, [r8, #992] @ 0x3e0 │ │ │ │ + stc2 7, cr15, [sl, #992] @ 0x3e0 │ │ │ │ ldrsbcs pc, [r0], #135 @ 0x87 @ │ │ │ │ @ instruction: 0xf0129b05 │ │ │ │ @ instruction: 0xf43b6f80 │ │ │ │ - bls 0x3ccf9c │ │ │ │ + bls 0x3cd0b0 │ │ │ │ @ instruction: 0xf0012a01 │ │ │ │ - bcs 0x181a04 │ │ │ │ - mcrge 4, 3, pc, cr2, cr11, {3} @ │ │ │ │ + bcs 0x181b10 │ │ │ │ + mcrge 4, 3, pc, cr4, cr11, {3} @ │ │ │ │ ldrtmi r4, [r8], -r1, lsr #12 │ │ │ │ - rscmi pc, r5, #76, 4 @ 0xc0000004 │ │ │ │ + rscspl pc, r5, #76, 4 @ 0xc0000004 │ │ │ │ andeq pc, sp, #192, 4 │ │ │ │ @ instruction: 0xf7f29305 │ │ │ │ - blls 0x260984 │ │ │ │ + blls 0x260ac0 │ │ │ │ @ instruction: 0xf47b2800 │ │ │ │ - @ instruction: 0xf7fbaf0c │ │ │ │ - @ instruction: 0xf44fbe53 │ │ │ │ + @ instruction: 0xf7fbaf0e │ │ │ │ + @ instruction: 0xf44fbe55 │ │ │ │ vmla.f d23, d0, d0[0] │ │ │ │ addmi r0, sl, #-1073741824 @ 0xc0000000 │ │ │ │ ldrbhi pc, [r5, -r0] @ │ │ │ │ msrvc SPSR_, pc, asr #8 │ │ │ │ smlabteq r3, r0, r2, pc @ │ │ │ │ @ instruction: 0xf000428a │ │ │ │ vst1.8 {d24}, [pc :128] │ │ │ │ vaddw.s8 , q0, d16 │ │ │ │ addmi r0, sl, #-1073741824 @ 0xc0000000 │ │ │ │ - mrcge 4, 1, APSR_nzcv, cr14, cr11, {3} │ │ │ │ + mcrge 4, 2, pc, cr0, cr11, {3} @ │ │ │ │ ldrmi sl, [r9], -r8, lsl #16 │ │ │ │ strmi r9, [r4], -r5, lsl #6 │ │ │ │ eorshi pc, r0, sp, asr #17 │ │ │ │ - stc2l 7, cr15, [lr, #-992] @ 0xfffffc20 │ │ │ │ - blls 0x247e8c │ │ │ │ + ldc2l 7, cr15, [r0, #-992] @ 0xfffffc20 │ │ │ │ + blls 0x247f98 │ │ │ │ @ instruction: 0xf0012a01 │ │ │ │ - bcs 0x18187c │ │ │ │ - mcrge 4, 1, pc, cr14, cr11, {3} @ │ │ │ │ + bcs 0x181988 │ │ │ │ + mrcge 4, 1, APSR_nzcv, cr0, cr11, {3} │ │ │ │ ldrtmi r4, [r8], -r1, lsr #12 │ │ │ │ - rscspl pc, r1, #78643200 @ 0x4b00000 │ │ │ │ + andvc pc, r1, #78643200 @ 0x4b00000 │ │ │ │ andeq pc, sp, #192, 4 │ │ │ │ @ instruction: 0xf7f29305 │ │ │ │ - blls 0x26091c │ │ │ │ + blls 0x260a58 │ │ │ │ @ instruction: 0xf47b2800 │ │ │ │ - @ instruction: 0xf7fbaed8 │ │ │ │ - @ instruction: 0xf5b2be1f │ │ │ │ + @ instruction: 0xf7fbaeda │ │ │ │ + @ instruction: 0xf5b2be21 │ │ │ │ @ instruction: 0xf0007f20 │ │ │ │ @ instruction: 0xf5b283b2 │ │ │ │ @ instruction: 0xf0007f40 │ │ │ │ @ instruction: 0xf5b28395 │ │ │ │ @ instruction: 0xf47b7f00 │ │ │ │ - stmdage r8, {r0, r1, r4, r9, sl, fp, sp, pc} │ │ │ │ + stmdage r8, {r0, r2, r4, r9, sl, fp, sp, pc} │ │ │ │ @ instruction: 0xf8cd9105 │ │ │ │ @ instruction: 0xf7f88030 │ │ │ │ - vadd.f32 d31, d4, d21 │ │ │ │ + vadd.f32 d31, d4, d23 │ │ │ │ vmvn.i32 q11, #3328 @ 0x00000d00 │ │ │ │ @ instruction: 0xf7fb020a │ │ │ │ - @ instruction: 0xf44fbeb6 │ │ │ │ + @ instruction: 0xf44fbeb8 │ │ │ │ vmla.f d23, d0, d0[0] │ │ │ │ addmi r0, sl, #1073741824 @ 0x40000000 │ │ │ │ strbhi pc, [r7, #0]! @ │ │ │ │ msrvc SPSR_, pc, asr #8 │ │ │ │ smlabteq r1, r0, r2, pc @ │ │ │ │ @ instruction: 0xf000428a │ │ │ │ @ instruction: 0xf5b285c1 │ │ │ │ @ instruction: 0xf47b3f81 │ │ │ │ - stmdage r8, {r0, r2, r4, r5, r6, r7, r8, sl, fp, sp, pc} │ │ │ │ + stmdage r8, {r0, r1, r2, r4, r5, r6, r7, r8, sl, fp, sp, pc} │ │ │ │ movwls r4, #22041 @ 0x5619 │ │ │ │ @ instruction: 0xf8cd4604 │ │ │ │ @ instruction: 0xf7f88030 │ │ │ │ - bls 0x3e0b04 │ │ │ │ - bcs 0x148308 │ │ │ │ + bls 0x3e0c18 │ │ │ │ + bcs 0x148414 │ │ │ │ ldrhi pc, [lr, -r0]! │ │ │ │ @ instruction: 0xf47b2a02 │ │ │ │ - strtmi sl, [r1], -r5, ror #27 │ │ │ │ + strtmi sl, [r1], -r7, ror #27 │ │ │ │ @ instruction: 0xf64b4638 │ │ │ │ - vrshr.s64 d19, d9, #64 │ │ │ │ + vsubl.s8 q10, d16, d25 │ │ │ │ movwls r0, #21005 @ 0x520d │ │ │ │ - mrrc2 7, 15, pc, lr, cr2 @ │ │ │ │ + stc2l 7, cr15, [sl], #-968 @ 0xfffffc38 │ │ │ │ stmdacs r0, {r0, r2, r8, r9, fp, ip, pc} │ │ │ │ - mcrge 4, 4, pc, cr15, cr11, {3} @ │ │ │ │ - ldcllt 7, cr15, [r6, #1004] @ 0x3ec │ │ │ │ + mrcge 4, 4, APSR_nzcv, cr1, cr11, {3} │ │ │ │ + ldcllt 7, cr15, [r8, #1004] @ 0x3ec │ │ │ │ cmppvc r0, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ smlabteq r2, r0, r2, pc @ │ │ │ │ @ instruction: 0xf000428a │ │ │ │ vst3.16 {d24-d26}, [pc :128], r9 │ │ │ │ vmla.f d23, d0, d0[4] │ │ │ │ addmi r0, sl, #-2147483648 @ 0x80000000 │ │ │ │ ldrthi pc, [lr], #-0 @ │ │ │ │ msrvc CPSR_, pc, asr #8 │ │ │ │ smlabteq r2, r0, r2, pc @ │ │ │ │ @ instruction: 0xf47b428a │ │ │ │ - ldrmi sl, [r9], -r1, asr #27 │ │ │ │ + ldrmi sl, [r9], -r3, asr #27 │ │ │ │ movwls sl, #22536 @ 0x5808 │ │ │ │ eorshi pc, r0, sp, asr #17 │ │ │ │ - ldc2 7, cr15, [r4], #992 @ 0x3e0 │ │ │ │ + ldc2 7, cr15, [r8], #992 @ 0x3e0 │ │ │ │ stmdals fp, {r0, r2, r8, r9, fp, ip, pc} │ │ │ │ @ instruction: 0xf1000659 │ │ │ │ vabd.s8 q12, , q10 │ │ │ │ - vmlal.s q9, d0, d0[3] │ │ │ │ - bl 0x16203c │ │ │ │ + vmov.i32 , #3072 @ 0x00000c00 │ │ │ │ + bl 0x162148 │ │ │ │ stmdbge r8, {r7, r9} │ │ │ │ @ instruction: 0xf8d24638 │ │ │ │ @ instruction: 0xf7f721c0 │ │ │ │ - blls 0x260e34 │ │ │ │ + blls 0x260f70 │ │ │ │ @ instruction: 0xf43b2800 │ │ │ │ - @ instruction: 0xf7fbada5 │ │ │ │ - @ instruction: 0x4621be5a │ │ │ │ + @ instruction: 0xf7fbada7 │ │ │ │ + @ instruction: 0x4621be5c │ │ │ │ @ instruction: 0xf64b4638 │ │ │ │ - vmlal.s q8, d16, d1[4] │ │ │ │ + vrshr.s64 , , #64 │ │ │ │ @ instruction: 0xf7f2020d │ │ │ │ - @ instruction: 0xf7fbfbc5 │ │ │ │ - ldmibvc fp, {r1, r7, r8, sl, fp, ip, sp, pc}^ │ │ │ │ + @ instruction: 0xf7fbfbd1 │ │ │ │ + ldmibvc fp, {r2, r7, r8, sl, fp, ip, sp, pc}^ │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ svclt 0x00942b02 │ │ │ │ movwcs r2, #4864 @ 0x1300 │ │ │ │ - svclt 0x0065f7fc │ │ │ │ + svclt 0x0067f7fc │ │ │ │ stmib sp, {r3, r8, fp, sp, pc}^ │ │ │ │ movwls lr, #21001 @ 0x5209 │ │ │ │ stmib sp, {r1, r9, sp}^ │ │ │ │ vsubl.u8 q14, d3, d11 │ │ │ │ andls r4, r8, #192, 4 │ │ │ │ - @ instruction: 0xf942f7f8 │ │ │ │ + @ instruction: 0xf94ef7f8 │ │ │ │ stmdacs r0, {r0, r2, r8, r9, fp, ip, pc} │ │ │ │ - stmibge r1!, {r1, r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ - mrclt 7, 1, APSR_nzcv, cr5, cr11, {7} │ │ │ │ + stmibge r3!, {r1, r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ + mrclt 7, 1, APSR_nzcv, cr7, cr11, {7} │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ - blx 0xfe71f5ae │ │ │ │ - mcrlt 7, 4, pc, cr3, cr12, {7} @ │ │ │ │ + blx 0x59f6ba │ │ │ │ + mcrlt 7, 4, pc, cr5, cr12, {7} @ │ │ │ │ ldrtmi r4, [r8], -r1, lsr #12 │ │ │ │ - rsbcc pc, r1, #77594624 @ 0x4a00000 │ │ │ │ + rsbsmi pc, r1, #77594624 @ 0x4a00000 │ │ │ │ andeq pc, sp, #192, 4 │ │ │ │ - blx 0xfe79f7b2 │ │ │ │ - ldcllt 7, cr15, [r7, #-1004] @ 0xfffffc14 │ │ │ │ + blx 0xfea9f8be │ │ │ │ + ldcllt 7, cr15, [r9, #-1004] @ 0xfffffc14 │ │ │ │ andgt lr, r8, #3358720 @ 0x334000 │ │ │ │ @ instruction: 0xf648a908 │ │ │ │ - vbic.i32 q8, #3328 @ 0x00000d00 │ │ │ │ + vsubw.s8 , q8, d17 │ │ │ │ vcgt.s8 d16, d8, d13 │ │ │ │ - vmov.i32 d22, #3328 @ 0x00000d00 │ │ │ │ + vmlal.s , d0, d1[0] │ │ │ │ strcs r0, [r0], #-525 @ 0xfffffdf3 │ │ │ │ stceq 0, cr15, [r1], {79} @ 0x4f │ │ │ │ eor pc, ip, sp, asr #17 │ │ │ │ @ instruction: 0xf8cd940a │ │ │ │ @ instruction: 0xf7f8c030 │ │ │ │ - @ instruction: 0xf7fbf967 │ │ │ │ - stmib sp, {r6, r8, sl, fp, ip, sp, pc}^ │ │ │ │ + @ instruction: 0xf7fbf973 │ │ │ │ + stmib sp, {r1, r6, r8, sl, fp, ip, sp, pc}^ │ │ │ │ stmdbge r8, {r3, r9, lr, pc} │ │ │ │ - tstpvs sp, #74448896 @ p-variant is OBSOLETE @ 0x4700000 │ │ │ │ + movtvc pc, #5703 @ 0x1647 @ │ │ │ │ movweq pc, #53952 @ 0xd2c0 @ │ │ │ │ - subsvc pc, sp, #72, 4 @ 0x80000004 │ │ │ │ + addeq pc, r1, #72, 12 @ 0x4800000 │ │ │ │ andeq pc, sp, #192, 4 │ │ │ │ @ instruction: 0xf04f2400 │ │ │ │ @ instruction: 0xf8cd0c02 │ │ │ │ strls lr, [sl], #-44 @ 0xffffffd4 │ │ │ │ eorsgt pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xf950f7f8 │ │ │ │ - stclt 7, cr15, [r9, #-1004]! @ 0xfffffc14 │ │ │ │ + @ instruction: 0xf95cf7f8 │ │ │ │ + stclt 7, cr15, [fp, #-1004]! @ 0xfffffc14 │ │ │ │ @ instruction: 0xf00379db │ │ │ │ - blcs 0x16248c │ │ │ │ + blcs 0x162598 │ │ │ │ movwcs fp, #3988 @ 0xf94 │ │ │ │ @ instruction: 0xf7fd2301 │ │ │ │ - ldmibvc fp, {r2, r6, r7, r8, fp, ip, sp, pc}^ │ │ │ │ + ldmibvc fp, {r1, r2, r6, r7, r8, fp, ip, sp, pc}^ │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ svclt 0x00942b02 │ │ │ │ movwcs r2, #4864 @ 0x1300 │ │ │ │ - stmialt r4!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + stmialt r6!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf00379db │ │ │ │ - blcs 0x1624b0 │ │ │ │ + blcs 0x1625bc │ │ │ │ movwcs fp, #3988 @ 0xf94 │ │ │ │ @ instruction: 0xf7fe2301 │ │ │ │ - ldmibvc fp, {r2, r4, r5, r9, fp, ip, sp, pc}^ │ │ │ │ + ldmibvc fp, {r1, r2, r4, r5, r9, fp, ip, sp, pc}^ │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ svclt 0x00942b02 │ │ │ │ movwcs r2, #4864 @ 0x1300 │ │ │ │ - blt 0xfe19f888 │ │ │ │ + blt 0xfe21f994 │ │ │ │ andgt lr, r8, #3358720 @ 0x334000 │ │ │ │ @ instruction: 0xf647a908 │ │ │ │ - vbic.i32 , #3328 @ 0x00000d00 │ │ │ │ + vsubw.s8 q11, q8, d17 │ │ │ │ vcgt.s8 d16, d8, d13 │ │ │ │ - vrshr.s64 d22, d29, #64 │ │ │ │ + vmlal.s , d16, d1[4] │ │ │ │ strcs r0, [r0], #-525 @ 0xfffffdf3 │ │ │ │ stceq 0, cr15, [r1], {79} @ 0x4f │ │ │ │ eor pc, ip, sp, asr #17 │ │ │ │ @ instruction: 0xf8cd940a │ │ │ │ @ instruction: 0xf7f8c030 │ │ │ │ - @ instruction: 0xf7fbf915 │ │ │ │ - stmib sp, {r1, r2, r3, r5, r6, r7, sl, fp, ip, sp, pc}^ │ │ │ │ + @ instruction: 0xf7fbf921 │ │ │ │ + stmib sp, {r4, r5, r6, r7, sl, fp, ip, sp, pc}^ │ │ │ │ stmdbge r8, {r3, r9, lr, pc} │ │ │ │ - cmppvc sp, #74448896 @ p-variant is OBSOLETE @ 0x4700000 │ │ │ │ + orreq pc, r1, #72, 4 @ 0x80000004 │ │ │ │ movweq pc, #53952 @ 0xd2c0 @ │ │ │ │ - andsvs pc, sp, #72, 4 @ 0x80000004 │ │ │ │ + subvc pc, r1, #72, 4 @ 0x80000004 │ │ │ │ andeq pc, sp, #192, 4 │ │ │ │ @ instruction: 0xf04f2400 │ │ │ │ @ instruction: 0xf8cd0c01 │ │ │ │ strls lr, [sl], #-44 @ 0xffffffd4 │ │ │ │ eorsgt pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xf8fef7f8 │ │ │ │ - ldcllt 7, cr15, [r7], {251} @ 0xfb │ │ │ │ + @ instruction: 0xf90af7f8 │ │ │ │ + ldcllt 7, cr15, [r9], {251} @ 0xfb │ │ │ │ @ instruction: 0xf00379db │ │ │ │ - blcs 0x162530 │ │ │ │ + blcs 0x16263c │ │ │ │ movwcs fp, #3988 @ 0xf94 │ │ │ │ @ instruction: 0xf7fe2301 │ │ │ │ - ldmibvc fp, {r1, r2, r3, r5, r9, fp, ip, sp, pc}^ │ │ │ │ + ldmibvc fp, {r4, r5, r9, fp, ip, sp, pc}^ │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ svclt 0x00942b02 │ │ │ │ movwcs r2, #4864 @ 0x1300 │ │ │ │ - stmdblt lr!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + ldmdblt r0!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf00379db │ │ │ │ - blcs 0x162554 │ │ │ │ + blcs 0x162660 │ │ │ │ movwcs fp, #3988 @ 0xf94 │ │ │ │ @ instruction: 0xf7fc2301 │ │ │ │ - stmib sp, {r0, r2, r5, r7, r8, fp, ip, sp, pc}^ │ │ │ │ - @ instruction: 0xf2482c09 │ │ │ │ - vrshr.s64 , , #64 │ │ │ │ + stmib sp, {r0, r1, r2, r5, r7, r8, fp, ip, sp, pc}^ │ │ │ │ + @ instruction: 0xf6482c09 │ │ │ │ + vsubl.s8 , d0, d17 │ │ │ │ strcs r0, [r3], #-525 @ 0xfffffdf3 │ │ │ │ eor pc, ip, sp, asr #17 │ │ │ │ @ instruction: 0xf7f8940c │ │ │ │ - @ instruction: 0xf7fbf975 │ │ │ │ - stmib sp, {r1, r2, r3, r5, r7, sl, fp, ip, sp, pc}^ │ │ │ │ + @ instruction: 0xf7fbf981 │ │ │ │ + stmib sp, {r4, r5, r7, sl, fp, ip, sp, pc}^ │ │ │ │ stmdbge r8, {r3, r9, lr, pc} │ │ │ │ - movteq pc, #54856 @ 0xd648 @ │ │ │ │ + cmnpne r1, #72, 12 @ p-variant is OBSOLETE @ 0x4800000 │ │ │ │ movweq pc, #53952 @ 0xd2c0 @ │ │ │ │ - adcvc pc, sp, #72, 4 @ 0x80000004 │ │ │ │ + sbcseq pc, r1, #72, 12 @ 0x4800000 │ │ │ │ andeq pc, sp, #192, 4 │ │ │ │ @ instruction: 0xf04f2400 │ │ │ │ @ instruction: 0xf8cd0c03 │ │ │ │ strls lr, [sl], #-44 @ 0xffffffd4 │ │ │ │ eorsgt pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xf95ef7f8 │ │ │ │ - ldclt 7, cr15, [r7], {251} @ 0xfb │ │ │ │ + @ instruction: 0xf96af7f8 │ │ │ │ + ldclt 7, cr15, [r9], {251} @ 0xfb │ │ │ │ @ instruction: 0xf00379db │ │ │ │ - blcs 0x1625b0 │ │ │ │ + blcs 0x1626bc │ │ │ │ movwcs fp, #3988 @ 0xf94 │ │ │ │ @ instruction: 0xf7fe2301 │ │ │ │ - ldmibvc fp, {r0, r1, r2, r4, r7, r8, fp, ip, sp, pc}^ │ │ │ │ + ldmibvc fp, {r0, r3, r4, r7, r8, fp, ip, sp, pc}^ │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ svclt 0x00942b02 │ │ │ │ movwcs r2, #4864 @ 0x1300 │ │ │ │ - stmiblt r8, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmiblt sl, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf00379db │ │ │ │ - blcs 0x1625d4 │ │ │ │ + blcs 0x1626e0 │ │ │ │ movwcs fp, #3988 @ 0xf94 │ │ │ │ @ instruction: 0xf7fe2301 │ │ │ │ - ldmibvc fp, {r1, r2, r3, r4, r7, r9, fp, ip, sp, pc}^ │ │ │ │ + ldmibvc fp, {r5, r7, r9, fp, ip, sp, pc}^ │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ svclt 0x00942b02 │ │ │ │ movwcs r2, #4864 @ 0x1300 │ │ │ │ - ldmlt pc!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ @ │ │ │ │ + stmdblt r1, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ andgt lr, r8, #3358720 @ 0x334000 │ │ │ │ @ instruction: 0xf647a908 │ │ │ │ - vsubw.s8 , q0, d29 │ │ │ │ - vcgt.s8 d16, d8, d13 │ │ │ │ - vmov.i32 , #3328 @ 0x00000d00 │ │ │ │ + vorr.i32 q11, #256 @ 0x00000100 │ │ │ │ + @ instruction: 0xf648030d │ │ │ │ + vsubl.s8 q8, d16, d1 │ │ │ │ strcs r0, [r0], #-525 @ 0xfffffdf3 │ │ │ │ stceq 0, cr15, [r2], {79} @ 0x4f │ │ │ │ eor pc, ip, sp, asr #17 │ │ │ │ @ instruction: 0xf8cd940a │ │ │ │ @ instruction: 0xf7f8c030 │ │ │ │ - @ instruction: 0xf7fbf883 │ │ │ │ - stmib sp, {r2, r3, r4, r6, sl, fp, ip, sp, pc}^ │ │ │ │ + @ instruction: 0xf7fbf88f │ │ │ │ + stmib sp, {r1, r2, r3, r4, r6, sl, fp, ip, sp, pc}^ │ │ │ │ stmdbge r8, {r3, r9, lr, pc} │ │ │ │ - movwvc pc, #54855 @ 0xd647 @ │ │ │ │ + teqpeq r1, #72, 4 @ p-variant is OBSOLETE @ 0x80000004 │ │ │ │ movweq pc, #53952 @ 0xd2c0 @ │ │ │ │ - andvc pc, sp, #72, 4 @ 0x80000004 │ │ │ │ + eorseq pc, r1, #72, 12 @ 0x4800000 │ │ │ │ andeq pc, sp, #192, 4 │ │ │ │ @ instruction: 0xf04f2400 │ │ │ │ @ instruction: 0xf8cd0c02 │ │ │ │ strls lr, [sl], #-44 @ 0xffffffd4 │ │ │ │ eorsgt pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xf86cf7f8 │ │ │ │ - mcrrlt 7, 15, pc, r5, cr11 @ │ │ │ │ + @ instruction: 0xf878f7f8 │ │ │ │ + mcrrlt 7, 15, pc, r7, cr11 @ │ │ │ │ andgt lr, r8, #3358720 @ 0x334000 │ │ │ │ @ instruction: 0xf647a908 │ │ │ │ - vrsra.s64 d22, d29, #64 │ │ │ │ - vcgt.s8 d16, d8, d13 │ │ │ │ - vsubl.s8 , d16, d29 │ │ │ │ + vqdmlal.s , d16, d1[4] │ │ │ │ + @ instruction: 0xf648030d │ │ │ │ + vrshr.s64 q8, , #64 │ │ │ │ strcs r0, [r0], #-525 @ 0xfffffdf3 │ │ │ │ stceq 0, cr15, [r3], {79} @ 0x4f │ │ │ │ eor pc, ip, sp, asr #17 │ │ │ │ @ instruction: 0xf8cd940a │ │ │ │ @ instruction: 0xf7f8c030 │ │ │ │ - @ instruction: 0xf7fbf8f5 │ │ │ │ - stmib sp, {r1, r2, r3, r5, sl, fp, ip, sp, pc}^ │ │ │ │ - @ instruction: 0xf2482c09 │ │ │ │ - vrshr.s64 , , #64 │ │ │ │ + @ instruction: 0xf7fbf901 │ │ │ │ + stmib sp, {r4, r5, sl, fp, ip, sp, pc}^ │ │ │ │ + @ instruction: 0xf6482c09 │ │ │ │ + vsubl.s8 , d0, d17 │ │ │ │ strcs r0, [r3], #-525 @ 0xfffffdf3 │ │ │ │ eor pc, ip, sp, asr #17 │ │ │ │ @ instruction: 0xf7f8940c │ │ │ │ - @ instruction: 0xf7fbf8e7 │ │ │ │ - stmib sp, {r5, sl, fp, ip, sp, pc}^ │ │ │ │ + @ instruction: 0xf7fbf8f3 │ │ │ │ + stmib sp, {r1, r5, sl, fp, ip, sp, pc}^ │ │ │ │ stmdbge r8, {r3, r9, lr, pc} │ │ │ │ - msrvs SPSR_fsc, #74448896 @ 0x4700000 │ │ │ │ + orrsvc pc, r1, #74448896 @ 0x4700000 │ │ │ │ movweq pc, #53952 @ 0xd2c0 @ │ │ │ │ - adcsvs pc, sp, #72, 4 @ 0x80000004 │ │ │ │ + rscvc pc, r1, #72, 4 @ 0x80000004 │ │ │ │ andeq pc, sp, #192, 4 │ │ │ │ @ instruction: 0xf04f2400 │ │ │ │ @ instruction: 0xf8cd0c01 │ │ │ │ strls lr, [sl], #-44 @ 0xffffffd4 │ │ │ │ eorsgt pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xf830f7f8 │ │ │ │ - stclt 7, cr15, [r9], {251} @ 0xfb │ │ │ │ + @ instruction: 0xf83cf7f8 │ │ │ │ + stclt 7, cr15, [fp], {251} @ 0xfb │ │ │ │ andgt lr, r8, #3358720 @ 0x334000 │ │ │ │ @ instruction: 0xf648a908 │ │ │ │ - vorr.i32 q8, #1280 @ 0x00000500 │ │ │ │ - vcgt.s8 d16, d8, d13 │ │ │ │ - vsubl.s8 , d0, d13 │ │ │ │ + vbic.i32 , #2304 @ 0x00000900 │ │ │ │ + @ instruction: 0xf648030d │ │ │ │ + vmvn.i32 d16, #256 @ 0x00000100 │ │ │ │ strcs r0, [r0], #-525 @ 0xfffffdf3 │ │ │ │ stceq 0, cr15, [r2], {79} @ 0x4f │ │ │ │ eor pc, ip, sp, asr #17 │ │ │ │ @ instruction: 0xf8cd940a │ │ │ │ @ instruction: 0xf7f8c030 │ │ │ │ - @ instruction: 0xf7fbf819 │ │ │ │ - ldmibvc fp, {r1, r4, r5, r6, r7, r8, r9, fp, ip, sp, pc}^ │ │ │ │ + @ instruction: 0xf7fbf825 │ │ │ │ + ldmibvc fp, {r2, r4, r5, r6, r7, r8, r9, fp, ip, sp, pc}^ │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ svclt 0x00942b02 │ │ │ │ movwcs r2, #4864 @ 0x1300 │ │ │ │ - ldmlt r5, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + ldmlt r7, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf00379db │ │ │ │ - blcs 0x16270c │ │ │ │ + blcs 0x162818 │ │ │ │ movwcs fp, #3988 @ 0xf94 │ │ │ │ @ instruction: 0xf7fe2301 │ │ │ │ - @ instruction: 0xf1d8b8a9 │ │ │ │ - stmdage r8, {r0, r3, r4, r5, r6, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf1d8b8ab │ │ │ │ + stmdage r8, {r0, r1, r4, r5, r6, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf8cd9105 │ │ │ │ @ instruction: 0xf7f88030 │ │ │ │ - @ instruction: 0xf8d7fb07 │ │ │ │ - blls 0x229e30 │ │ │ │ + @ instruction: 0xf8d7fb09 │ │ │ │ + blls 0x229f3c │ │ │ │ svcvs 0x0080f012 │ │ │ │ - blge 0xffb1ebe4 │ │ │ │ - bcs 0x148328 │ │ │ │ + blge 0xffb9ecf0 │ │ │ │ + bcs 0x148434 │ │ │ │ strbhi pc, [r4] @ │ │ │ │ @ instruction: 0xf47b2a02 │ │ │ │ - stmdbge r8, {r0, r5, r6, r7, r8, r9, fp, sp, pc} │ │ │ │ + stmdbge r8, {r0, r1, r5, r6, r7, r8, r9, fp, sp, pc} │ │ │ │ vmin.s8 d20, d12, d24 │ │ │ │ - vmlal.s , d0, d1[4] │ │ │ │ + vmvn.i32 q10, #256 @ 0x00000100 │ │ │ │ movwls r0, #21005 @ 0x520d │ │ │ │ - blx 0x179fae0 │ │ │ │ + blx 0x1a9fbec │ │ │ │ stmdacs r0, {r0, r2, r8, r9, fp, ip, pc} │ │ │ │ - stcge 4, cr15, [fp], {123} @ 0x7b │ │ │ │ - bllt 0xff59fb10 │ │ │ │ + stcge 4, cr15, [sp], {123} @ 0x7b │ │ │ │ + bllt 0xff61fc1c │ │ │ │ tstls r5, r8, lsl #16 │ │ │ │ - blx 0xffa9fb0c │ │ │ │ + blx 0xffb1fc18 │ │ │ │ ldrsbcs pc, [r0], #135 @ 0x87 @ │ │ │ │ @ instruction: 0xf4129b05 │ │ │ │ @ instruction: 0xf43b7f80 │ │ │ │ - fldmdbxvs sl!, {d10-d108} @ Deprecated │ │ │ │ + fldmdbxvs sl!, {d10-d109} @ Deprecated │ │ │ │ stcls 8, cr9, [r9], {8} │ │ │ │ @ instruction: 0x46066812 │ │ │ │ @ instruction: 0xf01246a1 │ │ │ │ @ instruction: 0xf0000f0e │ │ │ │ - b 0x110320c │ │ │ │ + b 0x1103318 │ │ │ │ stcls 2, cr0, [sl], {4} │ │ │ │ eormi r9, r2, fp, lsl #18 │ │ │ │ ldrmi r4, [r5], -sl, lsl #6 │ │ │ │ - blge 0xfee1ed4c │ │ │ │ + blge 0xfee9ee58 │ │ │ │ @ instruction: 0xf0064638 │ │ │ │ - stmdacs r0, {r0, r2, r3, r4, r5, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - stclge 4, cr15, [r5], #-236 @ 0xffffff14 │ │ │ │ - @ instruction: 0xf946f76e │ │ │ │ + stmdacs r0, {r0, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stclge 4, cr15, [r7], #-236 @ 0xffffff14 │ │ │ │ + @ instruction: 0xf8c0f76e │ │ │ │ @ instruction: 0xf76e4607 │ │ │ │ - @ instruction: 0x2c00f943 │ │ │ │ + stccs 8, cr15, [r0], {189} @ 0xbd │ │ │ │ svclt 0x00144683 │ │ │ │ - beq 0x19dcbc │ │ │ │ - beq 0x15dcc0 │ │ │ │ + beq 0x19ddc8 │ │ │ │ + beq 0x15ddcc │ │ │ │ movwcs r4, #13866 @ 0x362a │ │ │ │ ldrtmi r4, [r8], -r9, asr #12 │ │ │ │ - @ instruction: 0xf81af7da │ │ │ │ + @ instruction: 0xfff8f7d9 │ │ │ │ movwcs r4, #13866 @ 0x362a │ │ │ │ @ instruction: 0x46584631 │ │ │ │ - @ instruction: 0xf814f7da │ │ │ │ + @ instruction: 0xfff2f7d9 │ │ │ │ movwcs r4, #13866 @ 0x362a │ │ │ │ @ instruction: 0x46384631 │ │ │ │ - @ instruction: 0xf88af7da │ │ │ │ + @ instruction: 0xf868f7da │ │ │ │ strtmi r2, [sl], -r3, lsl #6 │ │ │ │ ldrbmi r4, [r8], -r9, asr #12 │ │ │ │ - @ instruction: 0xf884f7da │ │ │ │ + @ instruction: 0xf862f7da │ │ │ │ ldrmi r1, [sp], -fp, ror #24 │ │ │ │ mvnle r4, r3, asr r5 │ │ │ │ - ldclt 7, cr15, [fp], #-1004 @ 0xfffffc14 │ │ │ │ + ldclt 7, cr15, [sp], #-1004 @ 0xfffffc14 │ │ │ │ stmdage r8, {r0, r3, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf8cd9305 │ │ │ │ @ instruction: 0xf7f88030 │ │ │ │ - ldmib sp, {r0, r2, r4, r7, r9, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmib sp, {r0, r1, r2, r4, r7, r9, fp, ip, sp, lr, pc}^ │ │ │ │ vhadd.s8 d19, d1, d10 │ │ │ │ - vmlal.s q9, d0, d0[3] │ │ │ │ + vmov.i32 , #3072 @ 0x00000c00 │ │ │ │ stmdbge r8, {r0, r2, r4, r5, r9} │ │ │ │ addeq lr, r3, r0, lsl #22 │ │ │ │ addeq lr, r0, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf8d24638 │ │ │ │ @ instruction: 0xf7f82180 │ │ │ │ - blls 0x260b9c │ │ │ │ + blls 0x260cb0 │ │ │ │ @ instruction: 0xf43b2800 │ │ │ │ - @ instruction: 0xf7fbab69 │ │ │ │ - @ instruction: 0x4619bc1e │ │ │ │ + @ instruction: 0xf7fbab6b │ │ │ │ + ldrmi fp, [r9], -r0, lsr #24 │ │ │ │ movwls sl, #22536 @ 0x5808 │ │ │ │ eorshi pc, r0, sp, asr #17 │ │ │ │ - blx 0x1f1fbe8 │ │ │ │ + blx 0x1f9fcf4 │ │ │ │ ldrdcc lr, [sl], -sp │ │ │ │ - subcs pc, ip, #268435460 @ 0x10000004 │ │ │ │ + subscc pc, ip, #268435460 @ 0x10000004 │ │ │ │ eorseq pc, r5, #192, 4 │ │ │ │ - bl 0x10c038 │ │ │ │ - bl 0x161e28 │ │ │ │ + bl 0x10c144 │ │ │ │ + bl 0x161f34 │ │ │ │ ldrtmi r0, [r8], -r0, lsl #5 │ │ │ │ ldrdcs pc, [r0, #-130]! @ 0xffffff7e │ │ │ │ - blx 0xff49fc0a │ │ │ │ + blx 0xff51fd16 │ │ │ │ stmdacs r0, {r0, r2, r8, r9, fp, ip, pc} │ │ │ │ - blge 0x141ed1c │ │ │ │ - stclt 7, cr15, [r1], {251} @ 0xfb │ │ │ │ + blge 0x149ee28 │ │ │ │ + stclt 7, cr15, [r3], {251} @ 0xfb │ │ │ │ ldrmi sl, [r9], -r8, lsl #16 │ │ │ │ strmi r9, [r4], -r5, lsl #6 │ │ │ │ eorshi pc, r0, sp, asr #17 │ │ │ │ - blx 0x179fc24 │ │ │ │ - blls 0x248474 │ │ │ │ + blx 0x181fd30 │ │ │ │ + blls 0x248580 │ │ │ │ @ instruction: 0xf0002a01 │ │ │ │ - bcs 0x183128 │ │ │ │ - blge 0xf9ee40 │ │ │ │ + bcs 0x183234 │ │ │ │ + blge 0x101ef4c │ │ │ │ ldrtmi r4, [r8], -r1, lsr #12 │ │ │ │ - rsbspl pc, r9, #78643200 @ 0x4b00000 │ │ │ │ + addvs pc, r9, #78643200 @ 0x4b00000 │ │ │ │ andeq pc, sp, #192, 4 │ │ │ │ @ instruction: 0xf7f29305 │ │ │ │ - blls 0x260334 │ │ │ │ + blls 0x260470 │ │ │ │ @ instruction: 0xf47b2800 │ │ │ │ - @ instruction: 0xf7fbabe4 │ │ │ │ - stmdage r8, {r0, r1, r3, r5, r8, r9, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7fbabe6 │ │ │ │ + stmdage r8, {r0, r2, r3, r5, r8, r9, fp, ip, sp, pc} │ │ │ │ movwls r4, #22041 @ 0x5619 │ │ │ │ @ instruction: 0xf8cd4604 │ │ │ │ @ instruction: 0xf7f88030 │ │ │ │ - @ instruction: 0xf8d7fa3b │ │ │ │ - blls 0x229fc8 │ │ │ │ + @ instruction: 0xf8d7fa3d │ │ │ │ + blls 0x22a0d4 │ │ │ │ svcvs 0x0080f012 │ │ │ │ - blge 0x81ed7c │ │ │ │ - bcs 0x1484c0 │ │ │ │ + blge 0x89ee88 │ │ │ │ + bcs 0x1485cc │ │ │ │ strhi pc, [r3, #-0]! │ │ │ │ @ instruction: 0xf47b2a02 │ │ │ │ - @ instruction: 0x4621ab15 │ │ │ │ + @ instruction: 0x4621ab17 │ │ │ │ vmin.s8 d20, d12, d24 │ │ │ │ - vmlal.s , d0, d1[5] │ │ │ │ + vmvn.i32 q11, #1280 @ 0x00000500 │ │ │ │ movwls r0, #21005 @ 0x520d │ │ │ │ - @ instruction: 0xf98ef7f2 │ │ │ │ + @ instruction: 0xf99af7f2 │ │ │ │ stmdacs r0, {r0, r2, r8, r9, fp, ip, pc} │ │ │ │ - blge 0xff0deea4 │ │ │ │ - bllt 0x29fca8 │ │ │ │ + blge 0xff15efb0 │ │ │ │ + bllt 0x31fdb4 │ │ │ │ stmdage r8, {r0, r3, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf8cd9305 │ │ │ │ @ instruction: 0xf7f88030 │ │ │ │ - blls 0x2604b0 │ │ │ │ + blls 0x2605cc │ │ │ │ @ instruction: 0xf53b065c │ │ │ │ - stmdbge r8, {r0, r1, r3, r4, r5, r6, r7, r9, fp, sp, pc} │ │ │ │ + stmdbge r8, {r0, r2, r3, r4, r5, r6, r7, r9, fp, sp, pc} │ │ │ │ @ instruction: 0xf7fb4638 │ │ │ │ - blls 0x25fda8 │ │ │ │ + blls 0x25febc │ │ │ │ @ instruction: 0xf43b2800 │ │ │ │ - @ instruction: 0xf7fbaaf3 │ │ │ │ - stmdage r8, {r3, r5, r7, r8, r9, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7fbaaf5 │ │ │ │ + stmdage r8, {r1, r3, r5, r7, r8, r9, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf8cd9105 │ │ │ │ @ instruction: 0xf7f88030 │ │ │ │ - stmdals fp, {r0, r1, r9, fp, ip, sp, lr, pc} │ │ │ │ - subcs pc, ip, #268435460 @ 0x10000004 │ │ │ │ + stmdals fp, {r0, r2, r9, fp, ip, sp, lr, pc} │ │ │ │ + subscc pc, ip, #268435460 @ 0x10000004 │ │ │ │ eorseq pc, r5, #192, 4 │ │ │ │ - bl 0x18c120 │ │ │ │ + bl 0x18c22c │ │ │ │ ldrtmi r0, [r8], -r0, lsl #5 │ │ │ │ ldrsbcs pc, [r0, #130]! @ 0x82 @ │ │ │ │ - ldc2 7, cr15, [r8], {247} @ 0xf7 │ │ │ │ + stc2 7, cr15, [r4], #988 @ 0x3dc │ │ │ │ stmdacs r0, {r0, r2, r8, r9, fp, ip, pc} │ │ │ │ - bge 0xff79ee00 │ │ │ │ - bllt 0xfe4dfd04 │ │ │ │ + bge 0xff81ef0c │ │ │ │ + bllt 0xfe55fe10 │ │ │ │ tstls r5, r8, lsl #16 │ │ │ │ eorshi pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xf9eaf7f8 │ │ │ │ + @ instruction: 0xf9ecf7f8 │ │ │ │ eorvs pc, r9, #68, 4 @ 0x40000004 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ - bllt 0x1fdfd1c │ │ │ │ + bllt 0x205fe28 │ │ │ │ ldrmi sl, [r9], -r8, lsl #16 │ │ │ │ strmi r9, [r4], -r5, lsl #6 │ │ │ │ eorshi pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xf9dcf7f8 │ │ │ │ - blls 0x248570 │ │ │ │ + @ instruction: 0xf9def7f8 │ │ │ │ + blls 0x24867c │ │ │ │ @ instruction: 0xf0002a01 │ │ │ │ - bcs 0x183270 │ │ │ │ - bge 0xff01ef3c │ │ │ │ + bcs 0x18337c │ │ │ │ + bge 0xff09f048 │ │ │ │ ldrtmi r4, [r8], -r1, lsr #12 │ │ │ │ - adccs pc, r9, #78643200 @ 0x4b00000 │ │ │ │ + adcscc pc, r9, #78643200 @ 0x4b00000 │ │ │ │ andeq pc, sp, #192, 4 │ │ │ │ @ instruction: 0xf7f29305 │ │ │ │ - blls 0x260238 │ │ │ │ + blls 0x260374 │ │ │ │ @ instruction: 0xf47b2800 │ │ │ │ - @ instruction: 0xf7fbab66 │ │ │ │ - stmdage r8, {r0, r2, r3, r5, r7, r9, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7fbab68 │ │ │ │ + stmdage r8, {r0, r1, r2, r3, r5, r7, r9, fp, ip, sp, pc} │ │ │ │ movwls r4, #22041 @ 0x5619 │ │ │ │ @ instruction: 0xf8cd4604 │ │ │ │ @ instruction: 0xf7f88030 │ │ │ │ - bls 0x3e0474 │ │ │ │ - bcs 0x148998 │ │ │ │ + bls 0x3e0588 │ │ │ │ + bcs 0x148aa4 │ │ │ │ ldrthi pc, [sp], #0 @ │ │ │ │ @ instruction: 0xf47b2a02 │ │ │ │ - @ instruction: 0x4621aa9d │ │ │ │ + @ instruction: 0x4621aa9f │ │ │ │ @ instruction: 0xf64b4638 │ │ │ │ - vmvn.i32 d18, #256 @ 0x00000100 │ │ │ │ + vmlal.s , d0, d1[0] │ │ │ │ movwls r0, #21005 @ 0x520d │ │ │ │ - @ instruction: 0xf916f7f2 │ │ │ │ + @ instruction: 0xf922f7f2 │ │ │ │ stmdacs r0, {r0, r2, r8, r9, fp, ip, pc} │ │ │ │ - blge 0x12def94 │ │ │ │ - blt 0xfe49fd98 │ │ │ │ + blge 0x135f0a0 │ │ │ │ + blt 0xfe51fea4 │ │ │ │ tstls r5, r8, lsl #16 │ │ │ │ eorshi pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xf9a0f7f8 │ │ │ │ + @ instruction: 0xf9a2f7f8 │ │ │ │ subsmi pc, r9, #805306372 @ 0x30000004 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ - bllt 0xd5fdb0 │ │ │ │ + bllt 0xddfebc │ │ │ │ tstls r5, r8, lsl #16 │ │ │ │ eorshi pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xf994f7f8 │ │ │ │ + @ instruction: 0xf996f7f8 │ │ │ │ vadd.i8 d25, d1, d11 │ │ │ │ - vmlal.s q9, d0, d0[3] │ │ │ │ + vmov.i32 , #3072 @ 0x00000c00 │ │ │ │ stmdbge r8, {r0, r2, r4, r5, r9} │ │ │ │ addeq lr, r0, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf8d24638 │ │ │ │ @ instruction: 0xf7f721e0 │ │ │ │ - blls 0x260e90 │ │ │ │ + blls 0x260fcc │ │ │ │ @ instruction: 0xf43b2800 │ │ │ │ - @ instruction: 0xf7fbaa6b │ │ │ │ - stmdage r8, {r5, r8, r9, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7fbaa6d │ │ │ │ + stmdage r8, {r1, r5, r8, r9, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf8cd9105 │ │ │ │ @ instruction: 0xf7f88030 │ │ │ │ - vmul.i8 , q2, │ │ │ │ + vmul.i8 , q2, │ │ │ │ vsubl.s8 , d0, d21 │ │ │ │ @ instruction: 0xf7fb020a │ │ │ │ - stmdage r8, {r2, r3, r8, r9, fp, ip, sp, pc} │ │ │ │ + stmdage r8, {r1, r2, r3, r8, r9, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf8cd9105 │ │ │ │ @ instruction: 0xf7f88030 │ │ │ │ - bls 0x3e03d8 │ │ │ │ - bcs 0x148a34 │ │ │ │ - bge 0x159f710 │ │ │ │ + bls 0x3e04ec │ │ │ │ + bcs 0x148b40 │ │ │ │ + bge 0x161f81c │ │ │ │ ldrtmi sl, [r8], -r8, lsl #18 │ │ │ │ eorpl pc, r5, #68, 4 @ 0x40000004 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ - @ instruction: 0xf8ccf7f2 │ │ │ │ + @ instruction: 0xf8d8f7f2 │ │ │ │ stmdacs r0, {r0, r2, r8, r9, fp, ip, pc} │ │ │ │ - bge 0x5f028 │ │ │ │ - blt 0x121fe2c │ │ │ │ + bge 0xdf134 │ │ │ │ + blt 0x129ff38 │ │ │ │ ldrmi sl, [r9], -r8, lsl #16 │ │ │ │ strmi r9, [r4], -r5, lsl #6 │ │ │ │ eorshi pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xf954f7f8 │ │ │ │ + @ instruction: 0xf956f7f8 │ │ │ │ ldrsbcs pc, [r0], #135 @ 0x87 @ │ │ │ │ @ instruction: 0xf0129b05 │ │ │ │ @ instruction: 0xf43b6f80 │ │ │ │ - bls 0x3cc734 │ │ │ │ + bls 0x3cc848 │ │ │ │ @ instruction: 0xf0002a01 │ │ │ │ - bcs 0x18342c │ │ │ │ - bge 0xc9f058 │ │ │ │ + bcs 0x183538 │ │ │ │ + bge 0xd1f164 │ │ │ │ ldrtmi r4, [r8], -r1, lsr #12 │ │ │ │ - rsccs pc, r1, #76, 4 @ 0xc0000004 │ │ │ │ + rscscc pc, r1, #76, 4 @ 0xc0000004 │ │ │ │ andeq pc, sp, #192, 4 │ │ │ │ @ instruction: 0xf7f29305 │ │ │ │ - blls 0x26011c │ │ │ │ + blls 0x260258 │ │ │ │ @ instruction: 0xf47b2800 │ │ │ │ - @ instruction: 0xf7fbaad8 │ │ │ │ - stmdage r8, {r0, r1, r2, r3, r4, r9, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7fbaada │ │ │ │ + stmdage r8, {r0, r5, r9, fp, ip, sp, pc} │ │ │ │ movwls r4, #22041 @ 0x5619 │ │ │ │ @ instruction: 0xf8cd4604 │ │ │ │ @ instruction: 0xf7f88030 │ │ │ │ - @ instruction: 0xf8d7f92f │ │ │ │ - blls 0x22a1e0 │ │ │ │ + @ instruction: 0xf8d7f931 │ │ │ │ + blls 0x22a2ec │ │ │ │ svcvs 0x0080f012 │ │ │ │ - bge 0x51ef94 │ │ │ │ - bcs 0x1486d8 │ │ │ │ + bge 0x59f0a0 │ │ │ │ + bcs 0x1487e4 │ │ │ │ ldrhi pc, [r8, #-0] │ │ │ │ @ instruction: 0xf47b2a02 │ │ │ │ - strtmi sl, [r1], -r9, lsl #20 │ │ │ │ + strtmi sl, [r1], -fp, lsl #20 │ │ │ │ vmin.s8 d20, d12, d24 │ │ │ │ - vmlal.s q9, d0, d1[4] │ │ │ │ + vmvn.i32 , #256 @ 0x00000100 │ │ │ │ movwls r0, #21005 @ 0x520d │ │ │ │ - @ instruction: 0xf882f7f2 │ │ │ │ + @ instruction: 0xf88ef7f2 │ │ │ │ stmdacs r0, {r0, r2, r8, r9, fp, ip, pc} │ │ │ │ - bge 0xfeddf0bc │ │ │ │ - ldmiblt sl!, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + bge 0xfee5f1c8 │ │ │ │ + ldmiblt ip!, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldrmi sl, [r9], -r8, lsl #16 │ │ │ │ strmi r9, [r4], -r5, lsl #6 │ │ │ │ eorshi pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xf90af7f8 │ │ │ │ + @ instruction: 0xf90cf7f8 │ │ │ │ ldrsbcs pc, [r0], #135 @ 0x87 @ │ │ │ │ @ instruction: 0xf0129b05 │ │ │ │ @ instruction: 0xf43b6f80 │ │ │ │ - bls 0x3cc6a0 │ │ │ │ + bls 0x3cc7b4 │ │ │ │ @ instruction: 0xf0002a01 │ │ │ │ - bcs 0x183310 │ │ │ │ - stmibge r4!, {r0, r1, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ + bcs 0x18341c │ │ │ │ + stmibge r6!, {r0, r1, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ ldrtmi r4, [r8], -r1, lsr #12 │ │ │ │ - rsbmi pc, r5, #76, 4 @ 0xc0000004 │ │ │ │ + rsbspl pc, r5, #76, 4 @ 0xc0000004 │ │ │ │ andeq pc, sp, #192, 4 │ │ │ │ @ instruction: 0xf7f29305 │ │ │ │ - blls 0x260088 │ │ │ │ + blls 0x2601c4 │ │ │ │ @ instruction: 0xf47b2800 │ │ │ │ - @ instruction: 0xf7fbaa8e │ │ │ │ - stmdage r8, {r0, r2, r4, r6, r7, r8, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7fbaa90 │ │ │ │ + stmdage r8, {r0, r1, r2, r4, r6, r7, r8, fp, ip, sp, pc} │ │ │ │ movwls r4, #22041 @ 0x5619 │ │ │ │ @ instruction: 0xf8cd4604 │ │ │ │ @ instruction: 0xf7f88030 │ │ │ │ - @ instruction: 0xf8d7f8e5 │ │ │ │ - blls 0x22a274 │ │ │ │ + @ instruction: 0xf8d7f8e7 │ │ │ │ + blls 0x22a380 │ │ │ │ svcvs 0x0080f012 │ │ │ │ - stmibge r6, {r0, r1, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ - bcs 0x14876c │ │ │ │ + stmibge r8, {r0, r1, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ + bcs 0x148878 │ │ │ │ strhi pc, [r2], #0 │ │ │ │ @ instruction: 0xf47b2a02 │ │ │ │ - @ instruction: 0x4621a9bf │ │ │ │ + strtmi sl, [r1], -r1, asr #19 │ │ │ │ vmin.s8 d20, d12, d24 │ │ │ │ - vmlal.s , d16, d1[5] │ │ │ │ + vrshr.s64 q10, , #64 │ │ │ │ movwls r0, #21005 @ 0x520d │ │ │ │ - @ instruction: 0xf838f7f2 │ │ │ │ + @ instruction: 0xf844f7f2 │ │ │ │ stmdacs r0, {r0, r2, r8, r9, fp, ip, pc} │ │ │ │ - bge 0x1b5f150 │ │ │ │ - ldmiblt r0!, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + bge 0x1bdf25c │ │ │ │ + ldmiblt r2!, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ tstls r5, r8, lsl #16 │ │ │ │ eorshi pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xf8c2f7f8 │ │ │ │ + @ instruction: 0xf8c4f7f8 │ │ │ │ andsmi pc, r1, #805306372 @ 0x30000004 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ - blt 0x15dff6c │ │ │ │ + blt 0x1660078 │ │ │ │ stmdage r8, {r0, r3, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf8cd9305 │ │ │ │ @ instruction: 0xf7f88030 │ │ │ │ - vtst.8 d31, d19, d21 │ │ │ │ + vtst.8 d31, d19, d23 │ │ │ │ vsubl.s8 , d16, d1 │ │ │ │ @ instruction: 0xf7fb020a │ │ │ │ - ldrmi fp, [r9], -r6, asr #20 │ │ │ │ + ldrmi fp, [r9], -r8, asr #20 │ │ │ │ movwls sl, #22536 @ 0x5808 │ │ │ │ eorshi pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xf8a8f7f8 │ │ │ │ + @ instruction: 0xf8aaf7f8 │ │ │ │ eorscc pc, r9, #805306372 @ 0x30000004 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ - blt 0xf5ffa0 │ │ │ │ + blt 0xfe00ac │ │ │ │ stmdage r8, {r0, r3, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf8cd9305 │ │ │ │ @ instruction: 0xf7f88030 │ │ │ │ - ldcvs 8, cr15, [r9, #-380]! @ 0xfffffe84 │ │ │ │ - bls 0x3c8bdc │ │ │ │ + ldcvs 8, cr15, [r9, #-404]! @ 0xfffffe6c │ │ │ │ + bls 0x3c8ce8 │ │ │ │ ldrsbtne pc, [r8], #129 @ 0x81 @ │ │ │ │ @ instruction: 0xf100065e │ │ │ │ @ instruction: 0xf41182a9 │ │ │ │ @ instruction: 0xf43b6f70 │ │ │ │ - bcs 0x18c5b8 │ │ │ │ - ldmdbge r4!, {r0, r1, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ + bcs 0x18c6cc │ │ │ │ + ldmdbge r6!, {r0, r1, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ ldrtmi sl, [r8], -r8, lsl #18 │ │ │ │ - addscc pc, sp, #1879048196 @ 0x70000004 │ │ │ │ + sbcmi pc, r1, #1879048196 @ 0x70000004 │ │ │ │ andeq pc, sp, #192, 4 │ │ │ │ - @ instruction: 0xffeef7f1 │ │ │ │ + @ instruction: 0xfffaf7f1 │ │ │ │ stmdacs r0, {r0, r2, r8, r9, fp, ip, pc} │ │ │ │ - bge 0x8df1e4 │ │ │ │ - stmdblt r6!, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + bge 0x95f2f0 │ │ │ │ + stmdblt r8!, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ stmdage r8, {r0, r3, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf8cd9305 │ │ │ │ @ instruction: 0xf7f88030 │ │ │ │ - blls 0x260170 │ │ │ │ + blls 0x26028c │ │ │ │ @ instruction: 0xf53b065a │ │ │ │ - stmdbge r8, {r0, r1, r3, r4, r6, r8, fp, sp, pc} │ │ │ │ + stmdbge r8, {r0, r2, r3, r4, r6, r8, fp, sp, pc} │ │ │ │ @ instruction: 0xf7f64638 │ │ │ │ - blls 0x261438 │ │ │ │ + blls 0x261574 │ │ │ │ @ instruction: 0xf43b2800 │ │ │ │ - @ instruction: 0xf7fba953 │ │ │ │ - stmdage r8, {r3, r9, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7fba955 │ │ │ │ + stmdage r8, {r1, r3, r9, fp, ip, sp, pc} │ │ │ │ movwls r4, #22041 @ 0x5619 │ │ │ │ @ instruction: 0xf8cd4604 │ │ │ │ @ instruction: 0xf7f88030 │ │ │ │ - @ instruction: 0xf8d7f861 │ │ │ │ - blls 0x22a37c │ │ │ │ + @ instruction: 0xf8d7f863 │ │ │ │ + blls 0x22a488 │ │ │ │ svcvs 0x0080f012 │ │ │ │ - stmdbge r2, {r0, r1, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ - bcs 0x148874 │ │ │ │ + stmdbge r4, {r0, r1, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ + bcs 0x148980 │ │ │ │ addhi pc, r2, #0 │ │ │ │ @ instruction: 0xf47b2a02 │ │ │ │ - @ instruction: 0x4621a93b │ │ │ │ + @ instruction: 0x4621a93d │ │ │ │ vmin.s8 d20, d12, d24 │ │ │ │ - vmlal.s q8, d16, d1[4] │ │ │ │ + vrshr.s64 , , #64 │ │ │ │ movwls r0, #21005 @ 0x520d │ │ │ │ - @ instruction: 0xffb4f7f1 │ │ │ │ + @ instruction: 0xffc0f7f1 │ │ │ │ stmdacs r0, {r0, r2, r8, r9, fp, ip, pc} │ │ │ │ - stmibge r5!, {r0, r1, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ - stmdblt ip!, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + stmibge r7!, {r0, r1, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ + stmdblt lr!, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ ldrmi sl, [r9], -r8, lsl #16 │ │ │ │ strmi r9, [r4], -r5, lsl #6 │ │ │ │ eorshi pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xf83cf7f8 │ │ │ │ + @ instruction: 0xf83ef7f8 │ │ │ │ ldrsbcs pc, [r0], #135 @ 0x87 @ │ │ │ │ @ instruction: 0xf0129b05 │ │ │ │ @ instruction: 0xf43b6f80 │ │ │ │ - bls 0x3cc504 │ │ │ │ + bls 0x3cc618 │ │ │ │ @ instruction: 0xf0002a01 │ │ │ │ - bcs 0x183094 │ │ │ │ - ldmdbge r6, {r0, r1, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ + bcs 0x1831a0 │ │ │ │ + ldmdbge r8, {r0, r1, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ ldrtmi r4, [r8], -r1, lsr #12 │ │ │ │ - rsbeq pc, r1, #76, 4 @ 0xc0000004 │ │ │ │ + rsbsne pc, r1, #76, 4 @ 0xc0000004 │ │ │ │ andeq pc, sp, #192, 4 │ │ │ │ @ instruction: 0xf7f19305 │ │ │ │ - blls 0x261eec │ │ │ │ + blls 0x262028 │ │ │ │ @ instruction: 0xf47b2800 │ │ │ │ - @ instruction: 0xf7fba9c0 │ │ │ │ - stmdage r8, {r0, r1, r2, r8, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7fba9c2 │ │ │ │ + stmdage r8, {r0, r3, r8, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf8cd9105 │ │ │ │ @ instruction: 0xf7f88030 │ │ │ │ - bls 0x3e012c │ │ │ │ - bcs 0x108ce0 │ │ │ │ - ldmge ip!, {r0, r1, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ + bls 0x3e0240 │ │ │ │ + bcs 0x108dec │ │ │ │ + ldmge lr!, {r0, r1, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ ldrtmi sl, [r8], -r8, lsl #18 │ │ │ │ sbcmi pc, r5, #68, 4 @ 0x40000004 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ - @ instruction: 0xff76f7f1 │ │ │ │ + @ instruction: 0xff82f7f1 │ │ │ │ stmdacs r0, {r0, r2, r8, r9, fp, ip, pc} │ │ │ │ - stmibge r7!, {r0, r1, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ - stmialt lr!, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmibge r9!, {r0, r1, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ + ldmlt r0!, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ stmdage r8, {r0, r3, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf8cd9305 │ │ │ │ @ instruction: 0xf7f78030 │ │ │ │ - blls 0x262080 │ │ │ │ + blls 0x26219c │ │ │ │ @ instruction: 0xf100065d │ │ │ │ stmdbge r8, {r1, r7, r9, pc} │ │ │ │ @ instruction: 0xf7fa4638 │ │ │ │ - blls 0x261d68 │ │ │ │ + blls 0x261e7c │ │ │ │ @ instruction: 0xf43b2800 │ │ │ │ - @ instruction: 0xf7fba8db │ │ │ │ - stmdage r8, {r4, r7, r8, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7fba8dd │ │ │ │ + stmdage r8, {r1, r4, r7, r8, fp, ip, sp, pc} │ │ │ │ movwls r4, #22041 @ 0x5619 │ │ │ │ @ instruction: 0xf8cd4604 │ │ │ │ @ instruction: 0xf7f78030 │ │ │ │ - bls 0x3e20cc │ │ │ │ - bcs 0x148d40 │ │ │ │ + bls 0x3e21e0 │ │ │ │ + bcs 0x148e4c │ │ │ │ addshi pc, sl, #0 │ │ │ │ @ instruction: 0xf47b2a02 │ │ │ │ - strtmi sl, [r1], -r9, asr #17 │ │ │ │ + strtmi sl, [r1], -fp, asr #17 │ │ │ │ @ instruction: 0xf64b4638 │ │ │ │ - vsubl.s8 , d0, d17 │ │ │ │ + vmvn.i32 d20, #256 @ 0x00000100 │ │ │ │ movwls r0, #21005 @ 0x520d │ │ │ │ - @ instruction: 0xff42f7f1 │ │ │ │ + @ instruction: 0xff4ef7f1 │ │ │ │ stmdacs r0, {r0, r2, r8, r9, fp, ip, pc} │ │ │ │ - ldmdbge r3!, {r0, r1, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ - ldmlt sl!, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + ldmdbge r5!, {r0, r1, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ + ldmlt ip!, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ tstls r5, r8, lsl #16 │ │ │ │ eorshi pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xffccf7f7 │ │ │ │ - blls 0x248990 │ │ │ │ + @ instruction: 0xffcef7f7 │ │ │ │ + blls 0x248a9c │ │ │ │ @ instruction: 0xf47b2a02 │ │ │ │ - stmdbge r8, {r0, r1, r2, r3, r5, r7, fp, sp, pc} │ │ │ │ + stmdbge r8, {r0, r4, r5, r7, fp, sp, pc} │ │ │ │ @ instruction: 0xf6444638 │ │ │ │ vsubl.s8 q8, d0, d25 │ │ │ │ @ instruction: 0xf7f1020a │ │ │ │ - blls 0x261e20 │ │ │ │ + blls 0x261f5c │ │ │ │ @ instruction: 0xf47b2800 │ │ │ │ - @ instruction: 0xf7fba95a │ │ │ │ - stmdage r8, {r0, r5, r7, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7fba95c │ │ │ │ + stmdage r8, {r0, r1, r5, r7, fp, ip, sp, pc} │ │ │ │ movwls r4, #22041 @ 0x5619 │ │ │ │ @ instruction: 0xf8cd4604 │ │ │ │ @ instruction: 0xf7f78030 │ │ │ │ - bls 0x3e205c │ │ │ │ - bcs 0x148db0 │ │ │ │ + bls 0x3e2170 │ │ │ │ + bcs 0x148ebc │ │ │ │ eorshi pc, lr, #0 │ │ │ │ @ instruction: 0xf47b2a02 │ │ │ │ - @ instruction: 0x4621a891 │ │ │ │ + @ instruction: 0x4621a893 │ │ │ │ @ instruction: 0xf64b4638 │ │ │ │ - vsubl.s8 , d0, d1 │ │ │ │ + vmov.i32 d22, #256 @ 0x00000100 │ │ │ │ movwls r0, #21005 @ 0x520d │ │ │ │ - @ instruction: 0xff0af7f1 │ │ │ │ + @ instruction: 0xff16f7f1 │ │ │ │ stmdacs r0, {r0, r2, r8, r9, fp, ip, pc} │ │ │ │ - ldmdbge fp!, {r0, r1, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ - stmlt r2, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + ldmdbge sp!, {r0, r1, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ + stmlt r4, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ ldrmi sl, [r9], -r8, lsl #16 │ │ │ │ strmi r9, [r4], -r5, lsl #6 │ │ │ │ eorshi pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xff92f7f7 │ │ │ │ - blls 0x248a04 │ │ │ │ + @ instruction: 0xff94f7f7 │ │ │ │ + blls 0x248b10 │ │ │ │ @ instruction: 0xf0002a01 │ │ │ │ - bcs 0x182aa4 │ │ │ │ - ldmdage r2!, {r0, r1, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ + bcs 0x182bb0 │ │ │ │ + ldmdage r4!, {r0, r1, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ ldrtmi r4, [r8], -r1, lsr #12 │ │ │ │ - addmi pc, r9, #78643200 @ 0x4b00000 │ │ │ │ + addspl pc, r9, #78643200 @ 0x4b00000 │ │ │ │ andeq pc, sp, #192, 4 │ │ │ │ @ instruction: 0xf7f19305 │ │ │ │ - blls 0x261da4 │ │ │ │ + blls 0x261ee0 │ │ │ │ @ instruction: 0xf47b2800 │ │ │ │ - @ instruction: 0xf7fba91c │ │ │ │ - ldrmi fp, [r9], -r3, ror #16 │ │ │ │ + @ instruction: 0xf7fba91e │ │ │ │ + ldrmi fp, [r9], -r5, ror #16 │ │ │ │ movwls sl, #22536 @ 0x5808 │ │ │ │ eorshi pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xff74f7f7 │ │ │ │ + @ instruction: 0xff76f7f7 │ │ │ │ rsbpl pc, r9, #76546048 @ 0x4900000 │ │ │ │ andeq pc, r6, #192, 4 │ │ │ │ - stmdblt r5, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + stmdblt r7, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ stmdage r8, {r0, r3, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf8cd9305 │ │ │ │ @ instruction: 0xf7f78030 │ │ │ │ - blls 0x261f50 │ │ │ │ + blls 0x26206c │ │ │ │ ldrbeq r9, [ip], -fp, lsl #16 │ │ │ │ bichi pc, r4, r0, lsl #2 │ │ │ │ - subcs pc, ip, #268435460 @ 0x10000004 │ │ │ │ + subscc pc, ip, #268435460 @ 0x10000004 │ │ │ │ eorseq pc, r5, #192, 4 │ │ │ │ addeq lr, r0, #2048 @ 0x800 │ │ │ │ ldrtmi sl, [r8], -r8, lsl #18 │ │ │ │ ldrdcs pc, [r0, r2]! │ │ │ │ - @ instruction: 0xf844f7f7 │ │ │ │ + @ instruction: 0xf850f7f7 │ │ │ │ stmdacs r0, {r0, r2, r8, r9, fp, ip, pc} │ │ │ │ - ldmdage sl!, {r0, r1, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ - stmialt pc!, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ @ │ │ │ │ + ldmdage ip!, {r0, r1, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ + ldmlt r1!, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldrmi sl, [r9], -r8, lsl #16 │ │ │ │ strmi r9, [r4], -r5, lsl #6 │ │ │ │ eorshi pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xff48f7f7 │ │ │ │ - blls 0x248a98 │ │ │ │ + @ instruction: 0xff4af7f7 │ │ │ │ + blls 0x248ba4 │ │ │ │ @ instruction: 0xf0002a01 │ │ │ │ - bcs 0x182954 │ │ │ │ - stmdage r8!, {r0, r1, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ + bcs 0x182a60 │ │ │ │ + stmdage sl!, {r0, r1, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ ldrtmi r4, [r8], -r1, lsr #12 │ │ │ │ sbcsvc pc, r5, #68, 4 @ 0x40000004 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ @ instruction: 0xf7f19305 │ │ │ │ - blls 0x261d10 │ │ │ │ + blls 0x261e4c │ │ │ │ @ instruction: 0xf47b2800 │ │ │ │ - @ instruction: 0xf7fba8d2 │ │ │ │ - stmdage r8, {r0, r3, r4, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7fba8d4 │ │ │ │ + stmdage r8, {r0, r1, r3, r4, fp, ip, sp, pc} │ │ │ │ movwls r4, #22041 @ 0x5619 │ │ │ │ @ instruction: 0xf8cd4604 │ │ │ │ @ instruction: 0xf7f78030 │ │ │ │ - bls 0x3e1f4c │ │ │ │ - bcs 0x148ec0 │ │ │ │ + bls 0x3e2060 │ │ │ │ + bcs 0x148fcc │ │ │ │ cmnphi r4, r0 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf47b2a02 │ │ │ │ - strtmi sl, [r1], -r9, lsl #16 │ │ │ │ + strtmi sl, [r1], -fp, lsl #16 │ │ │ │ vmin.s8 d20, d4, d24 │ │ │ │ vmvn.i32 , #2304 @ 0x00000900 │ │ │ │ movwls r0, #21002 @ 0x520a │ │ │ │ - mcr2 7, 4, pc, cr2, cr1, {7} @ │ │ │ │ + mcr2 7, 4, pc, cr14, cr1, {7} @ │ │ │ │ stmdacs r0, {r0, r2, r8, r9, fp, ip, pc} │ │ │ │ - ldmge r3!, {r0, r1, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ - svclt 0x00faf7fa │ │ │ │ + ldmge r5!, {r0, r1, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ + svclt 0x00fcf7fa │ │ │ │ tstls r5, r8, lsl #16 │ │ │ │ eorshi pc, r0, sp, asr #17 │ │ │ │ - mrc2 7, 6, pc, cr0, cr7, {7} │ │ │ │ + mrc2 7, 6, pc, cr6, cr7, {7} │ │ │ │ @ instruction: 0x46386d3a │ │ │ │ stmdbls fp, {r0, r2, r8, r9, fp, ip, pc} │ │ │ │ ldrsbtcs pc, [r8], #130 @ 0x82 @ │ │ │ │ @ instruction: 0xf002065c │ │ │ │ @ instruction: 0xf10002f0 │ │ │ │ - bcs 0x102e7c │ │ │ │ - svcge 0x00e6f43a │ │ │ │ + bcs 0x102f88 │ │ │ │ + svcge 0x00e8f43a │ │ │ │ @ instruction: 0xf47a2900 │ │ │ │ - stmdbge r8, {r0, r1, r5, r6, r7, r8, r9, sl, fp, sp, pc} │ │ │ │ - sbcscs pc, sp, #1879048196 @ 0x70000004 │ │ │ │ + stmdbge r8, {r0, r2, r5, r6, r7, r8, r9, sl, fp, sp, pc} │ │ │ │ + andmi pc, r1, #1879048196 @ 0x70000004 │ │ │ │ andeq pc, sp, #192, 4 │ │ │ │ - mrc2 7, 2, pc, cr14, cr1, {7} │ │ │ │ + mcr2 7, 3, pc, cr10, cr1, {7} @ │ │ │ │ stmdacs r0, {r0, r2, r8, r9, fp, ip, pc} │ │ │ │ - stmge pc, {r0, r1, r3, r4, r5, r6, sl, ip, sp, lr, pc} @ │ │ │ │ - svclt 0x00d6f7fa │ │ │ │ + ldmge r1, {r0, r1, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ + svclt 0x00d8f7fa │ │ │ │ @ instruction: 0xf00379db │ │ │ │ - blcs 0x162f60 │ │ │ │ + blcs 0x16306c │ │ │ │ movwcs fp, #3988 @ 0xf94 │ │ │ │ @ instruction: 0xf7fb2301 │ │ │ │ - stmdage r8, {r0, r4, r5, r6, r8, sl, fp, ip, sp, pc} │ │ │ │ + stmdage r8, {r0, r1, r4, r5, r6, r8, sl, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf8cd9105 │ │ │ │ @ instruction: 0xf7f78030 │ │ │ │ - ldcvs 14, cr15, [sl, #-652]! @ 0xfffffd74 │ │ │ │ - blls 0x233c20 │ │ │ │ + ldcvs 14, cr15, [sl, #-676]! @ 0xfffffd5c │ │ │ │ + blls 0x233d2c │ │ │ │ @ instruction: 0xf8d2990b │ │ │ │ @ instruction: 0x065d20f8 │ │ │ │ rscseq pc, r0, #2 │ │ │ │ addhi pc, lr, #0, 2 │ │ │ │ @ instruction: 0xf43a2a00 │ │ │ │ - stmdbcs r0, {r0, r3, r4, r5, r7, r8, r9, sl, fp, sp, pc} │ │ │ │ - svcge 0x00b6f47a │ │ │ │ + stmdbcs r0, {r0, r1, r3, r4, r5, r7, r8, r9, sl, fp, sp, pc} │ │ │ │ + svcge 0x00b8f47a │ │ │ │ vmla.i8 d26, d4, d8 │ │ │ │ - vmlal.s q10, d0, d1[6] │ │ │ │ + vsubl.s8 , d16, d13 │ │ │ │ @ instruction: 0xf7f1020d │ │ │ │ - blls 0x261c30 │ │ │ │ + blls 0x261d6c │ │ │ │ @ instruction: 0xf47b2800 │ │ │ │ - @ instruction: 0xf7faa862 │ │ │ │ - stmdage r8, {r0, r3, r5, r7, r8, r9, sl, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7faa864 │ │ │ │ + stmdage r8, {r0, r1, r3, r5, r7, r8, r9, sl, fp, ip, sp, pc} │ │ │ │ movwls r4, #22041 @ 0x5619 │ │ │ │ @ instruction: 0xf8cd4604 │ │ │ │ @ instruction: 0xf7f78030 │ │ │ │ - @ instruction: 0xf8d7feb9 │ │ │ │ - blls 0x22a6cc │ │ │ │ + @ instruction: 0xf8d7febb │ │ │ │ + blls 0x22a7d8 │ │ │ │ svcvs 0x0080f012 │ │ │ │ - svcge 0x009af43a │ │ │ │ - bcs 0x148bc4 │ │ │ │ + svcge 0x009cf43a │ │ │ │ + bcs 0x148cd0 │ │ │ │ mvnshi pc, r0 │ │ │ │ @ instruction: 0xf47a2a02 │ │ │ │ - qadd8mi sl, r1, r3 │ │ │ │ + qadd8mi sl, r1, r5 │ │ │ │ vmin.s8 d20, d12, d24 │ │ │ │ - vmlal.s , d0, d1[4] │ │ │ │ + vmvn.i32 q9, #256 @ 0x00000100 │ │ │ │ movwls r0, #21005 @ 0x520d │ │ │ │ - mcr2 7, 0, pc, cr12, cr1, {7} @ │ │ │ │ + mrc2 7, 0, pc, cr8, cr1, {7} │ │ │ │ stmdacs r0, {r0, r2, r8, r9, fp, ip, pc} │ │ │ │ - ldmdage sp!, {r0, r1, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ - svclt 0x0084f7fa │ │ │ │ + ldmdage pc!, {r0, r1, r3, r4, r5, r6, sl, ip, sp, lr, pc} @ │ │ │ │ + svclt 0x0086f7fa │ │ │ │ tstls r5, r8, lsl #16 │ │ │ │ eorshi pc, r0, sp, asr #17 │ │ │ │ - mrc2 7, 4, pc, cr6, cr7, {7} │ │ │ │ - blls 0x248bfc │ │ │ │ + mrc2 7, 4, pc, cr8, cr7, {7} │ │ │ │ + blls 0x248d08 │ │ │ │ @ instruction: 0xf47a2a00 │ │ │ │ - stmdbge r8, {r0, r3, r4, r5, r6, r8, r9, sl, fp, sp, pc} │ │ │ │ + stmdbge r8, {r0, r1, r3, r4, r5, r6, r8, r9, sl, fp, sp, pc} │ │ │ │ vmin.s8 d20, d9, d24 │ │ │ │ vsubl.s8 , d0, d5 │ │ │ │ @ instruction: 0xf7f10206 │ │ │ │ - blls 0x261bb4 │ │ │ │ + blls 0x261cf0 │ │ │ │ @ instruction: 0xf47b2800 │ │ │ │ - @ instruction: 0xf7faa824 │ │ │ │ - stmdage r8, {r0, r1, r3, r5, r6, r8, r9, sl, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7faa826 │ │ │ │ + stmdage r8, {r0, r2, r3, r5, r6, r8, r9, sl, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf8cd9105 │ │ │ │ @ instruction: 0xf7f78030 │ │ │ │ - bls 0x3e1df4 │ │ │ │ - bcs 0x109018 │ │ │ │ - svcge 0x0060f47a │ │ │ │ + bls 0x3e1f08 │ │ │ │ + bcs 0x109124 │ │ │ │ + svcge 0x0062f47a │ │ │ │ ldrtmi sl, [r8], -r8, lsl #18 │ │ │ │ rscscc pc, sp, #68, 4 @ 0x40000004 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ - ldc2l 7, cr15, [sl, #964] @ 0x3c4 │ │ │ │ + stc2l 7, cr15, [r6, #964]! @ 0x3c4 │ │ │ │ stmdacs r0, {r0, r2, r8, r9, fp, ip, pc} │ │ │ │ - stmdage fp, {r0, r1, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ - svclt 0x0052f7fa │ │ │ │ + stmdage sp, {r0, r1, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ + svclt 0x0054f7fa │ │ │ │ tstls r5, r8, lsl #16 │ │ │ │ eorshi pc, r0, sp, asr #17 │ │ │ │ - mcr2 7, 3, pc, cr4, cr7, {7} @ │ │ │ │ + mcr2 7, 3, pc, cr6, cr7, {7} @ │ │ │ │ adccc pc, r9, #68, 4 @ 0x40000004 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ - svclt 0x00f5f7fa │ │ │ │ + svclt 0x00f7f7fa │ │ │ │ stmdage r8, {r0, r3, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf8cd9305 │ │ │ │ @ instruction: 0xf7f78030 │ │ │ │ - @ instruction: 0xf649fe57 │ │ │ │ + @ instruction: 0xf649fe59 │ │ │ │ vrshr.s64 d21, d21, #64 │ │ │ │ @ instruction: 0xf7fa0206 │ │ │ │ - stmdage r8, {r3, r5, r6, r7, r8, r9, sl, fp, ip, sp, pc} │ │ │ │ + stmdage r8, {r1, r3, r5, r6, r7, r8, r9, sl, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf8cd9105 │ │ │ │ @ instruction: 0xf7f78030 │ │ │ │ - @ instruction: 0xf8d7fe4b │ │ │ │ - blls 0x22a7a8 │ │ │ │ + @ instruction: 0xf8d7fe4d │ │ │ │ + blls 0x22a8b4 │ │ │ │ svcvs 0x0080f012 │ │ │ │ - svcge 0x002cf43a │ │ │ │ - bcs 0x148ca0 │ │ │ │ + svcge 0x002ef43a │ │ │ │ + bcs 0x148dac │ │ │ │ rsbshi pc, r9, #0 │ │ │ │ @ instruction: 0xf47a2a02 │ │ │ │ - stmdbge r8, {r0, r2, r5, r8, r9, sl, fp, sp, pc} │ │ │ │ - @ instruction: 0xf64b4638 │ │ │ │ - vmov.i32 , #2304 @ 0x00000900 │ │ │ │ + stmdbge r8, {r0, r1, r2, r5, r8, r9, sl, fp, sp, pc} │ │ │ │ + vmin.s8 d20, d12, d24 │ │ │ │ + vmlal.s q8, d0, d1[6] │ │ │ │ movwls r0, #21005 @ 0x520d │ │ │ │ - ldc2 7, cr15, [lr, #964] @ 0x3c4 │ │ │ │ + stc2 7, cr15, [sl, #964]! @ 0x3c4 │ │ │ │ stmdacs r0, {r0, r2, r8, r9, fp, ip, pc} │ │ │ │ - svcge 0x00cff47a │ │ │ │ - svclt 0x0016f7fa │ │ │ │ + svcge 0x00d1f47a │ │ │ │ + svclt 0x0018f7fa │ │ │ │ ldrmi sl, [r9], -r8, lsl #16 │ │ │ │ strmi r9, [r4], -r5, lsl #6 │ │ │ │ eorshi pc, r0, sp, asr #17 │ │ │ │ - mcr2 7, 1, pc, cr6, cr7, {7} @ │ │ │ │ - blls 0x248cdc │ │ │ │ + mcr2 7, 1, pc, cr8, cr7, {7} @ │ │ │ │ + blls 0x248de8 │ │ │ │ @ instruction: 0xf0002a01 │ │ │ │ - bcs 0x182e64 │ │ │ │ - svcge 0x0006f47a │ │ │ │ + bcs 0x182f70 │ │ │ │ + svcge 0x0008f47a │ │ │ │ ldrtmi r4, [r8], -r1, lsr #12 │ │ │ │ - rscvs pc, r1, #78643200 @ 0x4b00000 │ │ │ │ + rscsvc pc, r1, #78643200 @ 0x4b00000 │ │ │ │ andeq pc, sp, #192, 4 │ │ │ │ @ instruction: 0xf7f19305 │ │ │ │ - blls 0x261acc │ │ │ │ + blls 0x261c08 │ │ │ │ @ instruction: 0xf47a2800 │ │ │ │ - @ instruction: 0xf7faafb0 │ │ │ │ - stmdage r8, {r0, r1, r2, r4, r5, r6, r7, r9, sl, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7faafb2 │ │ │ │ + stmdage r8, {r0, r3, r4, r5, r6, r7, r9, sl, fp, ip, sp, pc} │ │ │ │ movwls r4, #22041 @ 0x5619 │ │ │ │ @ instruction: 0xf8cd4604 │ │ │ │ @ instruction: 0xf7f78030 │ │ │ │ - bls 0x3e1d08 │ │ │ │ - bcs 0x149104 │ │ │ │ + bls 0x3e1e1c │ │ │ │ + bcs 0x149210 │ │ │ │ orrshi pc, r8, r0 │ │ │ │ @ instruction: 0xf47a2a02 │ │ │ │ - strtmi sl, [r1], -r7, ror #29 │ │ │ │ + strtmi sl, [r1], -r9, ror #29 │ │ │ │ @ instruction: 0xf64b4638 │ │ │ │ - vmlal.s q11, d0, d1[6] │ │ │ │ + vmvn.i32 , #2304 @ 0x00000900 │ │ │ │ movwls r0, #21005 @ 0x520d │ │ │ │ - stc2l 7, cr15, [r0, #-964]! @ 0xfffffc3c │ │ │ │ + stc2l 7, cr15, [ip, #-964]! @ 0xfffffc3c │ │ │ │ stmdacs r0, {r0, r2, r8, r9, fp, ip, pc} │ │ │ │ - svcge 0x0091f47a │ │ │ │ - mrclt 7, 6, APSR_nzcv, cr8, cr10, {7} │ │ │ │ - movwcc pc, #37445 @ 0x9245 @ │ │ │ │ + svcge 0x0093f47a │ │ │ │ + mrclt 7, 6, APSR_nzcv, cr10, cr10, {7} │ │ │ │ + msrmi CPSR_fsc, #1342177284 @ 0x50000004 │ │ │ │ movweq pc, #53952 @ 0xd2c0 @ │ │ │ │ - ldclt 7, cr15, [pc, #-1004]! @ 0xe2138 │ │ │ │ + stcllt 7, cr15, [r1, #-1004] @ 0xfffffc14 │ │ │ │ svcmi 0x0070f411 │ │ │ │ - mcrge 4, 6, pc, cr14, cr10, {1} @ │ │ │ │ + mrcge 4, 6, APSR_nzcv, cr0, cr10, {1} │ │ │ │ @ instruction: 0xf47a2a02 │ │ │ │ - stmdbge r8, {r0, r1, r3, r6, r7, r9, sl, fp, sp, pc} │ │ │ │ + stmdbge r8, {r0, r2, r3, r6, r7, r9, sl, fp, sp, pc} │ │ │ │ vmin.s8 d20, d7, d24 │ │ │ │ - vrshr.s64 , , #64 │ │ │ │ + vsubl.s8 , d0, d1 │ │ │ │ movwls r0, #21005 @ 0x520d │ │ │ │ - stc2l 7, cr15, [r4, #-964] @ 0xfffffc3c │ │ │ │ + ldc2l 7, cr15, [r0, #-964] @ 0xfffffc3c │ │ │ │ stmdacs r0, {r0, r2, r8, r9, fp, ip, pc} │ │ │ │ - svcge 0x0075f47a │ │ │ │ - mrclt 7, 5, APSR_nzcv, cr12, cr10, {7} │ │ │ │ + svcge 0x0077f47a │ │ │ │ + mrclt 7, 5, APSR_nzcv, cr14, cr10, {7} │ │ │ │ @ instruction: 0xf8d26d3a │ │ │ │ @ instruction: 0xf4111098 │ │ │ │ @ instruction: 0xf0006f70 │ │ │ │ ldmdavs r2, {r4, r5, r6, r9, pc}^ │ │ │ │ svceq 0x0070f412 │ │ │ │ andcs fp, r1, #20, 30 @ 0x50 │ │ │ │ - bcs 0xead6c │ │ │ │ + bcs 0xeae78 │ │ │ │ ldclge 4, cr15, [r1, #-508]! @ 0xfffffe04 │ │ │ │ - mcrlt 7, 5, pc, cr10, cr10, {7} @ │ │ │ │ + mcrlt 7, 5, pc, cr12, cr10, {7} @ │ │ │ │ @ instruction: 0xf8d26d3a │ │ │ │ @ instruction: 0xf4111098 │ │ │ │ @ instruction: 0xf0006f70 │ │ │ │ ldmdavs r2, {r1, r5, r6, r7, r9, pc}^ │ │ │ │ svceq 0x0070f412 │ │ │ │ andcs fp, r1, #20, 30 @ 0x50 │ │ │ │ - bcs 0xead90 │ │ │ │ + bcs 0xeae9c │ │ │ │ ldmge r5!, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ - mrclt 7, 4, APSR_nzcv, cr8, cr10, {7} │ │ │ │ + mrclt 7, 4, APSR_nzcv, cr10, cr10, {7} │ │ │ │ @ instruction: 0xf8d26d3a │ │ │ │ @ instruction: 0xf4111098 │ │ │ │ @ instruction: 0xf0006f70 │ │ │ │ ldmdavs r2, {r2, r3, r4, r6, r7, r9, pc}^ │ │ │ │ svceq 0x0070f412 │ │ │ │ andcs fp, r1, #20, 30 @ 0x50 │ │ │ │ - bcs 0xeadb4 │ │ │ │ + bcs 0xeaec0 │ │ │ │ mrcge 4, 3, APSR_nzcv, cr15, cr15, {3} │ │ │ │ - mcrlt 7, 4, pc, cr6, cr10, {7} @ │ │ │ │ - subcs pc, ip, #268435460 @ 0x10000004 │ │ │ │ + mcrlt 7, 4, pc, cr8, cr10, {7} @ │ │ │ │ + subscc pc, ip, #268435460 @ 0x10000004 │ │ │ │ eorseq pc, r5, #192, 4 │ │ │ │ addeq lr, r0, #2048 @ 0x800 │ │ │ │ ldrtmi sl, [r8], -r8, lsl #18 │ │ │ │ @ instruction: 0xf8d29305 │ │ │ │ @ instruction: 0xf7f621b0 │ │ │ │ - blls 0x261fd4 │ │ │ │ + blls 0x262110 │ │ │ │ @ instruction: 0xf43a2800 │ │ │ │ - @ instruction: 0xf7faae75 │ │ │ │ - ldcvs 15, cr11, [sl, #-168]! @ 0xffffff58 │ │ │ │ + @ instruction: 0xf7faae77 │ │ │ │ + ldcvs 15, cr11, [sl, #-176]! @ 0xffffff50 │ │ │ │ @ instruction: 0x1098f8d2 │ │ │ │ svcvs 0x0070f411 │ │ │ │ addshi pc, pc, #0 │ │ │ │ @ instruction: 0xf4126852 │ │ │ │ svclt 0x00140f70 │ │ │ │ andcs r2, r0, #268435456 @ 0x10000000 │ │ │ │ @ instruction: 0xf47f2a00 │ │ │ │ @ instruction: 0xf7faae3b │ │ │ │ - stmdbge r8, {r0, r5, r6, r9, sl, fp, ip, sp, pc} │ │ │ │ + stmdbge r8, {r0, r1, r5, r6, r9, sl, fp, ip, sp, pc} │ │ │ │ movwls r4, #22072 @ 0x5638 │ │ │ │ - blx 0x1205fa │ │ │ │ + blx 0x1a0706 │ │ │ │ stmdacs r0, {r0, r2, r8, r9, fp, ip, pc} │ │ │ │ - mrcge 4, 2, APSR_nzcv, cr8, cr10, {1} │ │ │ │ - svclt 0x000df7fa │ │ │ │ + mrcge 4, 2, APSR_nzcv, cr10, cr10, {1} │ │ │ │ + svclt 0x000ff7fa │ │ │ │ @ instruction: 0xf8d26d3a │ │ │ │ @ instruction: 0xf4111098 │ │ │ │ @ instruction: 0xf0006f70 │ │ │ │ ldmdavs r2, {r1, r3, r4, r5, r9, pc}^ │ │ │ │ svceq 0x0070f412 │ │ │ │ andcs fp, r1, #20, 30 @ 0x50 │ │ │ │ - bcs 0xeae38 │ │ │ │ + bcs 0xeaf44 │ │ │ │ ldcge 4, cr15, [r5, #508]! @ 0x1fc │ │ │ │ - mcrlt 7, 2, pc, cr4, cr10, {7} @ │ │ │ │ + mcrlt 7, 2, pc, cr6, cr10, {7} @ │ │ │ │ @ instruction: 0xf8d26d3a │ │ │ │ @ instruction: 0xf4111098 │ │ │ │ @ instruction: 0xf0006f70 │ │ │ │ ldmdavs r2, {r2, r3, r6, r9, pc}^ │ │ │ │ svceq 0x0070f412 │ │ │ │ andcs fp, r1, #20, 30 @ 0x50 │ │ │ │ - bcs 0xeae5c │ │ │ │ + bcs 0xeaf68 │ │ │ │ stclge 4, cr15, [r2, #508] @ 0x1fc │ │ │ │ - mrclt 7, 1, APSR_nzcv, cr2, cr10, {7} │ │ │ │ + mrclt 7, 1, APSR_nzcv, cr4, cr10, {7} │ │ │ │ @ instruction: 0xf8d26d3a │ │ │ │ @ instruction: 0xf4111098 │ │ │ │ @ instruction: 0xf0006f70 │ │ │ │ ldmdavs r2, {r1, r2, r6, r9, pc}^ │ │ │ │ svceq 0x0070f412 │ │ │ │ andcs fp, r1, #20, 30 @ 0x50 │ │ │ │ - bcs 0xeae80 │ │ │ │ + bcs 0xeaf8c │ │ │ │ ldclge 4, cr15, [r9, #-508] @ 0xfffffe04 │ │ │ │ - mcrlt 7, 1, pc, cr0, cr10, {7} @ │ │ │ │ + mcrlt 7, 1, pc, cr2, cr10, {7} @ │ │ │ │ @ instruction: 0xf8d26d3a │ │ │ │ @ instruction: 0xf4111098 │ │ │ │ @ instruction: 0xf0006f70 │ │ │ │ ldmdavs r2, {r3, r4, r5, r7, r9, pc}^ │ │ │ │ svceq 0x0070f412 │ │ │ │ andcs fp, r1, #20, 30 @ 0x50 │ │ │ │ - bcs 0xeaea4 │ │ │ │ - bge 0xcdf8a4 │ │ │ │ - mcrlt 7, 0, pc, cr14, cr10, {7} @ │ │ │ │ + bcs 0xeafb0 │ │ │ │ + bge 0xcdf9b0 │ │ │ │ + mrclt 7, 0, APSR_nzcv, cr0, cr10, {7} │ │ │ │ andeq lr, r4, #64, 20 @ 0x40000 │ │ │ │ @ instruction: 0xf53a06d5 │ │ │ │ - @ instruction: 0xf7ffae09 │ │ │ │ + @ instruction: 0xf7ffae0b │ │ │ │ vldmdbvs sl!, {s22-s97} │ │ │ │ @ instruction: 0x1098f8d2 │ │ │ │ svcvs 0x0070f411 │ │ │ │ eorhi pc, r7, #0 │ │ │ │ @ instruction: 0xf4126852 │ │ │ │ svclt 0x00140f70 │ │ │ │ andcs r2, r0, #268435456 @ 0x10000000 │ │ │ │ @ instruction: 0xf47f2a00 │ │ │ │ @ instruction: 0xf7faaabd │ │ │ │ - ldcvs 13, cr11, [sl, #-980]! @ 0xfffffc2c │ │ │ │ + ldcvs 13, cr11, [sl, #-988]! @ 0xfffffc24 │ │ │ │ @ instruction: 0x1098f8d2 │ │ │ │ svcvs 0x0070f411 │ │ │ │ @ instruction: 0x81b5f000 │ │ │ │ @ instruction: 0xf4126852 │ │ │ │ svclt 0x00140f70 │ │ │ │ andcs r2, r0, #268435456 @ 0x10000000 │ │ │ │ @ instruction: 0xf47f2a00 │ │ │ │ @ instruction: 0xf7faaad0 │ │ │ │ - ldcvs 13, cr11, [sl, #-908]! @ 0xfffffc74 │ │ │ │ + ldcvs 13, cr11, [sl, #-916]! @ 0xfffffc6c │ │ │ │ @ instruction: 0x1098f8d2 │ │ │ │ svcvs 0x0070f411 │ │ │ │ bicshi pc, pc, r0 │ │ │ │ @ instruction: 0xf4126852 │ │ │ │ svclt 0x00140f70 │ │ │ │ andcs r2, r0, #268435456 @ 0x10000000 │ │ │ │ @ instruction: 0xf47f2a00 │ │ │ │ @ instruction: 0xf7faab36 │ │ │ │ - vmla.f32 , , │ │ │ │ - vmlal.s q9, d0, d0[3] │ │ │ │ - bl 0x163004 │ │ │ │ + vmla.f32 , , │ │ │ │ + vmov.i32 , #3072 @ 0x00000c00 │ │ │ │ + bl 0x163110 │ │ │ │ stmdbge r8, {r7, r9} │ │ │ │ movwls r4, #22072 @ 0x5638 │ │ │ │ ldrsbcs pc, [r0, #130] @ 0x82 @ │ │ │ │ - stc2l 7, cr15, [sl, #984] @ 0x3d8 │ │ │ │ + ldc2l 7, cr15, [r6, #984] @ 0x3d8 │ │ │ │ stmdacs r0, {r0, r2, r8, r9, fp, ip, pc} │ │ │ │ - stclge 4, cr15, [r0, #232] @ 0xe8 │ │ │ │ - mrclt 7, 3, APSR_nzcv, cr5, cr10, {7} │ │ │ │ + stclge 4, cr15, [r2, #232] @ 0xe8 │ │ │ │ + mrclt 7, 3, APSR_nzcv, cr7, cr10, {7} │ │ │ │ @ instruction: 0xf8d26d3a │ │ │ │ @ instruction: 0xf4111098 │ │ │ │ @ instruction: 0xf0006f70 │ │ │ │ ldmdavs r2, {r1, r6, r8, pc}^ │ │ │ │ svceq 0x0070f412 │ │ │ │ andcs fp, r1, #20, 30 @ 0x50 │ │ │ │ - bcs 0xeaf68 │ │ │ │ - mcrrge 4, 7, pc, r0, cr13 @ │ │ │ │ - stclt 7, cr15, [ip, #1000]! @ 0x3e8 │ │ │ │ + bcs 0xeb074 │ │ │ │ + mcrrge 4, 7, pc, r2, cr13 @ │ │ │ │ + stclt 7, cr15, [lr, #1000]! @ 0x3e8 │ │ │ │ @ instruction: 0xf8d26d3a │ │ │ │ @ instruction: 0xf4111098 │ │ │ │ @ instruction: 0xf0006f70 │ │ │ │ ldmdavs r2, {r2, r3, r5, r9, pc}^ │ │ │ │ svceq 0x0070f412 │ │ │ │ andcs fp, r1, #20, 30 @ 0x50 │ │ │ │ - bcs 0xeaf8c │ │ │ │ + bcs 0xeb098 │ │ │ │ svcge 0x006ef47e │ │ │ │ - ldclt 7, cr15, [sl, #1000] @ 0x3e8 │ │ │ │ + ldclt 7, cr15, [ip, #1000] @ 0x3e8 │ │ │ │ @ instruction: 0xf8d26d3a │ │ │ │ @ instruction: 0xf4111098 │ │ │ │ @ instruction: 0xf0006f70 │ │ │ │ ldmdavs r2, {r1, r2, r5, r9, pc}^ │ │ │ │ svceq 0x0070f412 │ │ │ │ andcs fp, r1, #20, 30 @ 0x50 │ │ │ │ - bcs 0xeafb0 │ │ │ │ + bcs 0xeb0bc │ │ │ │ ldclge 4, cr15, [r7, #508]! @ 0x1fc │ │ │ │ - stclt 7, cr15, [r8, #1000] @ 0x3e8 │ │ │ │ + stclt 7, cr15, [sl, #1000] @ 0x3e8 │ │ │ │ @ instruction: 0xf8d26d3a │ │ │ │ @ instruction: 0xf4111098 │ │ │ │ @ instruction: 0xf0006f70 │ │ │ │ ldmdavs r2, {r4, r5, r6, r7, r8, pc}^ │ │ │ │ svceq 0x0070f412 │ │ │ │ andcs fp, r1, #20, 30 @ 0x50 │ │ │ │ - bcs 0xeafd4 │ │ │ │ - blge 0xddf9cc │ │ │ │ - ldcllt 7, cr15, [r6, #-1000]! @ 0xfffffc18 │ │ │ │ + bcs 0xeb0e0 │ │ │ │ + blge 0xe5fad8 │ │ │ │ + ldcllt 7, cr15, [r8, #-1000]! @ 0xfffffc18 │ │ │ │ @ instruction: 0xf8d26d3a │ │ │ │ @ instruction: 0xf4111098 │ │ │ │ @ instruction: 0xf0006f70 │ │ │ │ ldmdavs r2, {r1, r3, r5, r6, r7, r8, pc}^ │ │ │ │ svceq 0x0070f412 │ │ │ │ andcs fp, r1, #20, 30 @ 0x50 │ │ │ │ - bcs 0xeaff8 │ │ │ │ - bge 0xfeb9f9f8 │ │ │ │ - stcllt 7, cr15, [r4, #-1000]! @ 0xfffffc18 │ │ │ │ + bcs 0xeb104 │ │ │ │ + bge 0xfeb9fb04 │ │ │ │ + stcllt 7, cr15, [r6, #-1000]! @ 0xfffffc18 │ │ │ │ @ instruction: 0xf8d26d3a │ │ │ │ @ instruction: 0xf4111098 │ │ │ │ @ instruction: 0xf0006f70 │ │ │ │ ldmdavs r2, {r2, r4, r5, r7, r8, pc}^ │ │ │ │ svceq 0x0070f412 │ │ │ │ andcs fp, r1, #20, 30 @ 0x50 │ │ │ │ - bcs 0xeb01c │ │ │ │ + bcs 0xeb128 │ │ │ │ mrcge 4, 7, APSR_nzcv, cr2, cr14, {3} │ │ │ │ - ldcllt 7, cr15, [r2, #-1000] @ 0xfffffc18 │ │ │ │ + ldcllt 7, cr15, [r4, #-1000] @ 0xfffffc18 │ │ │ │ @ instruction: 0xf8d26d3a │ │ │ │ @ instruction: 0xf4111098 │ │ │ │ @ instruction: 0xf0006f70 │ │ │ │ ldmdavs r2, {r1, r2, r3, r5, r7, r8, pc}^ │ │ │ │ svceq 0x0070f412 │ │ │ │ andcs fp, r1, #20, 30 @ 0x50 │ │ │ │ - bcs 0xeb040 │ │ │ │ + bcs 0xeb14c │ │ │ │ mrcge 4, 2, APSR_nzcv, cr11, cr15, {3} │ │ │ │ - stcllt 7, cr15, [r0, #-1000] @ 0xfffffc18 │ │ │ │ + stcllt 7, cr15, [r2, #-1000] @ 0xfffffc18 │ │ │ │ @ instruction: 0xf8d26d3a │ │ │ │ @ instruction: 0xf4111098 │ │ │ │ @ instruction: 0xf0006f70 │ │ │ │ ldmdavs r2, {r4, r5, r8, pc}^ │ │ │ │ svceq 0x0070f412 │ │ │ │ andcs fp, r1, #20, 30 @ 0x50 │ │ │ │ - bcs 0xeb064 │ │ │ │ - blge 0x1d5fa64 │ │ │ │ - stclt 7, cr15, [lr, #-1000]! @ 0xfffffc18 │ │ │ │ + bcs 0xeb170 │ │ │ │ + blge 0x1d5fb70 │ │ │ │ + ldclt 7, cr15, [r0, #-1000]! @ 0xfffffc18 │ │ │ │ @ instruction: 0xf43a2a00 │ │ │ │ - stmdbcs r0, {r0, r1, r3, r5, r8, sl, fp, sp, pc} │ │ │ │ - stcge 4, cr15, [r8, #-488]! @ 0xfffffe18 │ │ │ │ + stmdbcs r0, {r0, r2, r3, r5, r8, sl, fp, sp, pc} │ │ │ │ + stcge 4, cr15, [sl, #-488]! @ 0xfffffe18 │ │ │ │ vmla.i8 d26, d4, d8 │ │ │ │ - vsubl.s8 q10, d16, d29 │ │ │ │ + vrshr.s64 , , #64 │ │ │ │ movwls r0, #21005 @ 0x520d │ │ │ │ - blx 0xfe9a084e │ │ │ │ + blx 0xfeca095a │ │ │ │ stmdacs r0, {r0, r2, r8, r9, fp, ip, pc} │ │ │ │ - ldclge 4, cr15, [r3, #488] @ 0x1e8 │ │ │ │ - ldclt 7, cr15, [sl, #-1000] @ 0xfffffc18 │ │ │ │ + ldclge 4, cr15, [r5, #488] @ 0x1e8 │ │ │ │ + ldclt 7, cr15, [ip, #-1000] @ 0xfffffc18 │ │ │ │ @ instruction: 0xf8d26d3a │ │ │ │ @ instruction: 0xf4111098 │ │ │ │ @ instruction: 0xf0006f70 │ │ │ │ ldmdavs r2, {r1, r6, r7, pc}^ │ │ │ │ svceq 0x0070f412 │ │ │ │ andcs fp, r1, #20, 30 @ 0x50 │ │ │ │ - bcs 0xeb0b0 │ │ │ │ - blge 0xffe1fab0 │ │ │ │ - stclt 7, cr15, [r8, #-1000] @ 0xfffffc18 │ │ │ │ + bcs 0xeb1bc │ │ │ │ + blge 0xffe1fbbc │ │ │ │ + stclt 7, cr15, [sl, #-1000] @ 0xfffffc18 │ │ │ │ @ instruction: 0xf43a2a00 │ │ │ │ - stmdbcs r0, {r0, r2, r8, sl, fp, sp, pc} │ │ │ │ - stcge 4, cr15, [r2, #-488] @ 0xfffffe18 │ │ │ │ + stmdbcs r0, {r0, r1, r2, r8, sl, fp, sp, pc} │ │ │ │ + stcge 4, cr15, [r4, #-488] @ 0xfffffe18 │ │ │ │ vmla.i8 d26, d7, d8 │ │ │ │ - vmov.i32 d19, #3328 @ 0x00000d00 │ │ │ │ + vmlal.s q10, d0, d1[0] │ │ │ │ movwls r0, #21005 @ 0x520d │ │ │ │ - blx 0x202089a │ │ │ │ + blx 0xfe3209a6 │ │ │ │ stmdacs r0, {r0, r2, r8, r9, fp, ip, pc} │ │ │ │ - stcge 4, cr15, [sp, #488]! @ 0x1e8 │ │ │ │ - ldcllt 7, cr15, [r4], #1000 @ 0x3e8 │ │ │ │ + stcge 4, cr15, [pc, #488]! @ 0xe2bd0 │ │ │ │ + ldcllt 7, cr15, [r6], #1000 @ 0x3e8 │ │ │ │ @ instruction: 0xf8d26d3a │ │ │ │ @ instruction: 0xf4111098 │ │ │ │ @ instruction: 0xf0006f70 │ │ │ │ ldmdavs r2, {r2, r7, pc}^ │ │ │ │ svceq 0x0070f412 │ │ │ │ andcs fp, r1, #20, 30 @ 0x50 │ │ │ │ - bcs 0xeb0fc │ │ │ │ - bge 0xff7dfafc │ │ │ │ - stcllt 7, cr15, [r2], #1000 @ 0x3e8 │ │ │ │ + bcs 0xeb208 │ │ │ │ + bge 0xff7dfc08 │ │ │ │ + stcllt 7, cr15, [r4], #1000 @ 0x3e8 │ │ │ │ @ instruction: 0xf8d26d3a │ │ │ │ @ instruction: 0xf4111098 │ │ │ │ rsbsle r6, lr, r0, ror pc │ │ │ │ @ instruction: 0xf4126852 │ │ │ │ svclt 0x00140f70 │ │ │ │ andcs r2, r0, #268435456 @ 0x10000000 │ │ │ │ @ instruction: 0xf47f2a00 │ │ │ │ @ instruction: 0xf7faaaef │ │ │ │ - ldcvs 12, cr11, [sl, #-836]! @ 0xfffffcbc │ │ │ │ + ldcvs 12, cr11, [sl, #-844]! @ 0xfffffcb4 │ │ │ │ @ instruction: 0x1098f8d2 │ │ │ │ svcvs 0x0070f411 │ │ │ │ ldmdavs r2, {r0, r3, r6, ip, lr, pc}^ │ │ │ │ svceq 0x0070f412 │ │ │ │ andcs fp, r1, #20, 30 @ 0x50 │ │ │ │ - bcs 0xeb140 │ │ │ │ + bcs 0xeb24c │ │ │ │ mcrge 4, 0, pc, cr14, cr14, {3} @ │ │ │ │ - stcllt 7, cr15, [r0], {250} @ 0xfa │ │ │ │ + stcllt 7, cr15, [r2], {250} @ 0xfa │ │ │ │ @ instruction: 0xf8d26d3a │ │ │ │ @ instruction: 0xf4111098 │ │ │ │ eorle r6, ip, r0, ror pc │ │ │ │ @ instruction: 0xf4126852 │ │ │ │ svclt 0x00140f70 │ │ │ │ andcs r2, r0, #268435456 @ 0x10000000 │ │ │ │ @ instruction: 0xf47f2a00 │ │ │ │ @ instruction: 0xf7faaa83 │ │ │ │ - ldcvs 12, cr11, [sl, #-700]! @ 0xfffffd44 │ │ │ │ + ldcvs 12, cr11, [sl, #-708]! @ 0xfffffd3c │ │ │ │ @ instruction: 0x1098f8d2 │ │ │ │ svcvs 0x0070f411 │ │ │ │ ldmdavs r2, {r0, r1, r3, r4, r5, r6, ip, lr, pc}^ │ │ │ │ svceq 0x0070f412 │ │ │ │ andcs fp, r1, #20, 30 @ 0x50 │ │ │ │ - bcs 0xeb184 │ │ │ │ + bcs 0xeb290 │ │ │ │ ldclge 4, cr15, [fp, #-508]! @ 0xfffffe04 │ │ │ │ - ldclt 7, cr15, [lr], {250} @ 0xfa │ │ │ │ + stclt 7, cr15, [r0], #1000 @ 0x3e8 │ │ │ │ @ instruction: 0xf8d26d3a │ │ │ │ @ instruction: 0xf4111098 │ │ │ │ rsbsle r6, r6, r0, ror pc │ │ │ │ @ instruction: 0xf4126852 │ │ │ │ svclt 0x00140f70 │ │ │ │ andcs r2, r0, #268435456 @ 0x10000000 │ │ │ │ @ instruction: 0xf47f2a00 │ │ │ │ @ instruction: 0xf7faad89 │ │ │ │ - ldmibvc r2, {r0, r2, r3, r7, sl, fp, ip, sp, pc}^ │ │ │ │ + ldmibvc r2, {r0, r1, r2, r3, r7, sl, fp, ip, sp, pc}^ │ │ │ │ andeq pc, pc, #2 │ │ │ │ svclt 0x00942a02 │ │ │ │ andcs r2, r1, #0, 4 │ │ │ │ @ instruction: 0xf47f2a00 │ │ │ │ @ instruction: 0xf7faaa55 │ │ │ │ - ldmibvc r2, {r0, r7, sl, fp, ip, sp, pc}^ │ │ │ │ + ldmibvc r2, {r0, r1, r7, sl, fp, ip, sp, pc}^ │ │ │ │ andeq pc, pc, #2 │ │ │ │ svclt 0x00942a02 │ │ │ │ andcs r2, r1, #0, 4 │ │ │ │ @ instruction: 0xf47e2a00 │ │ │ │ @ instruction: 0xf7faadc3 │ │ │ │ - ldmibvc r2, {r0, r2, r4, r5, r6, sl, fp, ip, sp, pc}^ │ │ │ │ + ldmibvc r2, {r0, r1, r2, r4, r5, r6, sl, fp, ip, sp, pc}^ │ │ │ │ andeq pc, pc, #2 │ │ │ │ svclt 0x00942a02 │ │ │ │ andcs r2, r1, #0, 4 │ │ │ │ @ instruction: 0xf47d2a00 │ │ │ │ - @ instruction: 0xf7faaafd │ │ │ │ - ldmibvc r2, {r0, r3, r5, r6, sl, fp, ip, sp, pc}^ │ │ │ │ + @ instruction: 0xf7faaaff │ │ │ │ + ldmibvc r2, {r0, r1, r3, r5, r6, sl, fp, ip, sp, pc}^ │ │ │ │ andeq pc, pc, #2 │ │ │ │ svclt 0x00942a02 │ │ │ │ andcs r2, r1, #0, 4 │ │ │ │ @ instruction: 0xf47f2a00 │ │ │ │ @ instruction: 0xf7faaa56 │ │ │ │ - ldmibvc r2, {r0, r2, r3, r4, r6, sl, fp, ip, sp, pc}^ │ │ │ │ + ldmibvc r2, {r0, r1, r2, r3, r4, r6, sl, fp, ip, sp, pc}^ │ │ │ │ andeq pc, pc, #2 │ │ │ │ svclt 0x00942a02 │ │ │ │ andcs r2, r1, #0, 4 │ │ │ │ @ instruction: 0xf47f2a00 │ │ │ │ @ instruction: 0xf7faaa6f │ │ │ │ - ldmibvc r2, {r0, r4, r6, sl, fp, ip, sp, pc}^ │ │ │ │ + ldmibvc r2, {r0, r1, r4, r6, sl, fp, ip, sp, pc}^ │ │ │ │ andeq pc, pc, #2 │ │ │ │ svclt 0x00942a02 │ │ │ │ andcs r2, r1, #0, 4 │ │ │ │ @ instruction: 0xf47f2a00 │ │ │ │ @ instruction: 0xf7faab31 │ │ │ │ - ldmibvc r2, {r0, r2, r6, sl, fp, ip, sp, pc}^ │ │ │ │ + ldmibvc r2, {r0, r1, r2, r6, sl, fp, ip, sp, pc}^ │ │ │ │ andeq pc, pc, #2 │ │ │ │ svclt 0x00942a02 │ │ │ │ andcs r2, r1, #0, 4 │ │ │ │ @ instruction: 0xf47f2a00 │ │ │ │ @ instruction: 0xf7faab00 │ │ │ │ - ldmibvc r2, {r0, r3, r4, r5, sl, fp, ip, sp, pc}^ │ │ │ │ + ldmibvc r2, {r0, r1, r3, r4, r5, sl, fp, ip, sp, pc}^ │ │ │ │ andeq pc, pc, #2 │ │ │ │ svclt 0x00942a02 │ │ │ │ andcs r2, r1, #0, 4 │ │ │ │ @ instruction: 0xf47f2a00 │ │ │ │ @ instruction: 0xf7faa91a │ │ │ │ - ldmibvc r2, {r0, r2, r3, r5, sl, fp, ip, sp, pc}^ │ │ │ │ + ldmibvc r2, {r0, r1, r2, r3, r5, sl, fp, ip, sp, pc}^ │ │ │ │ andeq pc, pc, #2 │ │ │ │ svclt 0x00942a02 │ │ │ │ andcs r2, r1, #0, 4 │ │ │ │ @ instruction: 0xf47f2a00 │ │ │ │ @ instruction: 0xf7faacfe │ │ │ │ - ldmibvc r2, {r0, r5, sl, fp, ip, sp, pc}^ │ │ │ │ + ldmibvc r2, {r0, r1, r5, sl, fp, ip, sp, pc}^ │ │ │ │ andeq pc, pc, #2 │ │ │ │ svclt 0x00942a02 │ │ │ │ andcs r2, r1, #0, 4 │ │ │ │ @ instruction: 0xf47f2a00 │ │ │ │ @ instruction: 0xf7faad11 │ │ │ │ - ldmibvc r2, {r0, r2, r4, sl, fp, ip, sp, pc}^ │ │ │ │ + ldmibvc r2, {r0, r1, r2, r4, sl, fp, ip, sp, pc}^ │ │ │ │ andeq pc, pc, #2 │ │ │ │ svclt 0x00942a02 │ │ │ │ andcs r2, r1, #0, 4 │ │ │ │ @ instruction: 0xf47f2a00 │ │ │ │ @ instruction: 0xf7faab7a │ │ │ │ - ldmibvc r2, {r0, r3, sl, fp, ip, sp, pc}^ │ │ │ │ + ldmibvc r2, {r0, r1, r3, sl, fp, ip, sp, pc}^ │ │ │ │ andeq pc, pc, #2 │ │ │ │ svclt 0x00942a02 │ │ │ │ andcs r2, r1, #0, 4 │ │ │ │ @ instruction: 0xf47f2a00 │ │ │ │ @ instruction: 0xf7faaa40 │ │ │ │ - ldmibvc r2, {r0, r2, r3, r4, r5, r6, r7, r8, r9, fp, ip, sp, pc}^ │ │ │ │ + ldmibvc r2, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, fp, ip, sp, pc}^ │ │ │ │ andeq pc, pc, #2 │ │ │ │ svclt 0x00942a02 │ │ │ │ andcs r2, r1, #0, 4 │ │ │ │ @ instruction: 0xf47f2a00 │ │ │ │ @ instruction: 0xf7faa956 │ │ │ │ - ldmibvc r2, {r0, r4, r5, r6, r7, r8, r9, fp, ip, sp, pc}^ │ │ │ │ + ldmibvc r2, {r0, r1, r4, r5, r6, r7, r8, r9, fp, ip, sp, pc}^ │ │ │ │ andeq pc, pc, #2 │ │ │ │ svclt 0x00942a02 │ │ │ │ andcs r2, r1, #0, 4 │ │ │ │ @ instruction: 0xf47f2a00 │ │ │ │ @ instruction: 0xf7faab75 │ │ │ │ - ldmibvc r2, {r0, r2, r5, r6, r7, r8, r9, fp, ip, sp, pc}^ │ │ │ │ + ldmibvc r2, {r0, r1, r2, r5, r6, r7, r8, r9, fp, ip, sp, pc}^ │ │ │ │ andeq pc, pc, #2 │ │ │ │ svclt 0x00942a02 │ │ │ │ andcs r2, r1, #0, 4 │ │ │ │ @ instruction: 0xf47f2a00 │ │ │ │ @ instruction: 0xf7faab12 │ │ │ │ - ldmibvc r2, {r0, r3, r4, r6, r7, r8, r9, fp, ip, sp, pc}^ │ │ │ │ + ldmibvc r2, {r0, r1, r3, r4, r6, r7, r8, r9, fp, ip, sp, pc}^ │ │ │ │ andeq pc, pc, #2 │ │ │ │ svclt 0x00942a02 │ │ │ │ andcs r2, r1, #0, 4 │ │ │ │ @ instruction: 0xf47f2a00 │ │ │ │ @ instruction: 0xf7faa895 │ │ │ │ - ldmibvc r2, {r0, r2, r3, r6, r7, r8, r9, fp, ip, sp, pc}^ │ │ │ │ + ldmibvc r2, {r0, r1, r2, r3, r6, r7, r8, r9, fp, ip, sp, pc}^ │ │ │ │ andeq pc, pc, #2 │ │ │ │ svclt 0x00942a02 │ │ │ │ andcs r2, r1, #0, 4 │ │ │ │ @ instruction: 0xf47f2a00 │ │ │ │ @ instruction: 0xf7faab9b │ │ │ │ - ldmibvc r2, {r0, r6, r7, r8, r9, fp, ip, sp, pc}^ │ │ │ │ + ldmibvc r2, {r0, r1, r6, r7, r8, r9, fp, ip, sp, pc}^ │ │ │ │ andeq pc, pc, #2 │ │ │ │ svclt 0x00942a02 │ │ │ │ andcs r2, r1, #0, 4 │ │ │ │ @ instruction: 0xf47e2a00 │ │ │ │ @ instruction: 0xf7faadd2 │ │ │ │ - ldmibvc r2, {r0, r2, r4, r5, r7, r8, r9, fp, ip, sp, pc}^ │ │ │ │ + ldmibvc r2, {r0, r1, r2, r4, r5, r7, r8, r9, fp, ip, sp, pc}^ │ │ │ │ andeq pc, pc, #2 │ │ │ │ svclt 0x00942a02 │ │ │ │ andcs r2, r1, #0, 4 │ │ │ │ @ instruction: 0xf47f2a00 │ │ │ │ @ instruction: 0xf7faaba2 │ │ │ │ - ldmibvc r2, {r0, r3, r5, r7, r8, r9, fp, ip, sp, pc}^ │ │ │ │ + ldmibvc r2, {r0, r1, r3, r5, r7, r8, r9, fp, ip, sp, pc}^ │ │ │ │ andeq pc, pc, #2 │ │ │ │ svclt 0x00942a02 │ │ │ │ andcs r2, r1, #0, 4 │ │ │ │ @ instruction: 0xf47e2a00 │ │ │ │ @ instruction: 0xf7faad3d │ │ │ │ - ldmibvc r2, {r0, r2, r3, r4, r7, r8, r9, fp, ip, sp, pc}^ │ │ │ │ + ldmibvc r2, {r0, r1, r2, r3, r4, r7, r8, r9, fp, ip, sp, pc}^ │ │ │ │ andeq pc, pc, #2 │ │ │ │ svclt 0x00942a02 │ │ │ │ andcs r2, r1, #0, 4 │ │ │ │ @ instruction: 0xf47f2a00 │ │ │ │ @ instruction: 0xf7faacac │ │ │ │ - ldmibvc r2, {r0, r4, r7, r8, r9, fp, ip, sp, pc}^ │ │ │ │ + ldmibvc r2, {r0, r1, r4, r7, r8, r9, fp, ip, sp, pc}^ │ │ │ │ andeq pc, pc, #2 │ │ │ │ svclt 0x00942a02 │ │ │ │ andcs r2, r1, #0, 4 │ │ │ │ @ instruction: 0xf47d2a00 │ │ │ │ - @ instruction: 0xf7faa942 │ │ │ │ - ldmibvc r2, {r0, r2, r7, r8, r9, fp, ip, sp, pc}^ │ │ │ │ + @ instruction: 0xf7faa944 │ │ │ │ + ldmibvc r2, {r0, r1, r2, r7, r8, r9, fp, ip, sp, pc}^ │ │ │ │ andeq pc, pc, #2 │ │ │ │ svclt 0x00942a02 │ │ │ │ andcs r2, r1, #0, 4 │ │ │ │ @ instruction: 0xf47f2a00 │ │ │ │ @ instruction: 0xf7faa8bf │ │ │ │ - ldmibvc r2, {r0, r3, r4, r5, r6, r8, r9, fp, ip, sp, pc}^ │ │ │ │ + ldmibvc r2, {r0, r1, r3, r4, r5, r6, r8, r9, fp, ip, sp, pc}^ │ │ │ │ andeq pc, pc, #2 │ │ │ │ svclt 0x00942a02 │ │ │ │ andcs r2, r1, #0, 4 │ │ │ │ @ instruction: 0xf47e2a00 │ │ │ │ @ instruction: 0xf7faad41 │ │ │ │ - ldmibvc r2, {r0, r2, r3, r5, r6, r8, r9, fp, ip, sp, pc}^ │ │ │ │ + ldmibvc r2, {r0, r1, r2, r3, r5, r6, r8, r9, fp, ip, sp, pc}^ │ │ │ │ andeq pc, pc, #2 │ │ │ │ svclt 0x00942a02 │ │ │ │ andcs r2, r1, #0, 4 │ │ │ │ @ instruction: 0xf47f2a00 │ │ │ │ @ instruction: 0xf7faabd0 │ │ │ │ - ldmibvc r2, {r0, r5, r6, r8, r9, fp, ip, sp, pc}^ │ │ │ │ + ldmibvc r2, {r0, r1, r5, r6, r8, r9, fp, ip, sp, pc}^ │ │ │ │ andeq pc, pc, #2 │ │ │ │ svclt 0x00942a02 │ │ │ │ andcs r2, r1, #0, 4 │ │ │ │ @ instruction: 0xf47e2a00 │ │ │ │ @ instruction: 0xf7faaf76 │ │ │ │ - fldmdbxvs sl!, {d11-d52} @ Deprecated │ │ │ │ + fldmdbxvs sl!, {d11-d53} @ Deprecated │ │ │ │ @ instruction: 0x1098f8d2 │ │ │ │ svcvs 0x0070f411 │ │ │ │ ldmdavs r2, {r1, r3, ip, lr, pc}^ │ │ │ │ svceq 0x0070f412 │ │ │ │ andcs fp, r1, #20, 30 @ 0x50 │ │ │ │ - bcs 0xeb438 │ │ │ │ - mrcge 4, 2, APSR_nzcv, cr15, cr12, {3} │ │ │ │ - bllt 0x1220c28 │ │ │ │ + bcs 0xeb544 │ │ │ │ + mcrge 4, 3, pc, cr1, cr12, {3} @ │ │ │ │ + bllt 0x12a0d34 │ │ │ │ @ instruction: 0xf00279d2 │ │ │ │ - bcs 0x163484 │ │ │ │ + bcs 0x163590 │ │ │ │ andcs fp, r0, #148, 30 @ 0x250 │ │ │ │ - bcs 0xeb454 │ │ │ │ - mrcge 4, 2, APSR_nzcv, cr3, cr12, {3} │ │ │ │ - bllt 0xf20c40 │ │ │ │ + bcs 0xeb560 │ │ │ │ + mrcge 4, 2, APSR_nzcv, cr5, cr12, {3} │ │ │ │ + bllt 0xfa0d4c │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0068f8cc │ │ │ │ - blmi 0xfee0eee0 │ │ │ │ + blmi 0xfed8efec │ │ │ │ eorcs r4, r4, #13631488 @ 0xd00000 │ │ │ │ andls r2, r3, r0, lsl #2 │ │ │ │ ldmdavs fp, {r1, r4, fp, sp, pc} │ │ │ │ @ instruction: 0xf04f931b │ │ │ │ @ instruction: 0xf1c50300 │ │ │ │ - movwcs lr, #3442 @ 0xd72 │ │ │ │ + movwcs lr, #3436 @ 0xd6c │ │ │ │ orrsvc pc, r0, #217055232 @ 0xcf00000 │ │ │ │ @ instruction: 0xf1b3402b │ │ │ │ - suble r4, r1, r4, ror pc │ │ │ │ + suble r4, r2, r4, ror pc │ │ │ │ svcvs 0x0038f113 │ │ │ │ andcs sp, r0, r0, lsl r0 │ │ │ │ - ldmdavs sl, {r3, r5, r7, r8, r9, fp, lr} │ │ │ │ + ldmdavs sl, {r1, r2, r5, r7, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, fp, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - addshi pc, r0, #64 @ 0x40 │ │ │ │ + addhi pc, sp, #64 @ 0x40 │ │ │ │ tstcs r0, sp, lsl r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - vmull.u8 q8, d21, d25 │ │ │ │ - @ instruction: 0xf0013303 │ │ │ │ - vorr.i32 d16, #208 @ 0x000000d0 │ │ │ │ - tstmi r9, #129 @ 0x81 │ │ │ │ + vmull.u8 q8, d21, d28 │ │ │ │ + @ instruction: 0xf0043203 │ │ │ │ + vmov.i32 d16, #13631488 @ 0x00d00000 │ │ │ │ + tstmi r4, #67108866 @ 0x4000002 │ │ │ │ + streq pc, [pc, -r5] │ │ │ │ + andmi pc, r3, #335544323 @ 0x14000003 │ │ │ │ strcs pc, [r1], -r5, asr #7 │ │ │ │ - vrsubhn.i16 d20, , q4 │ │ │ │ - @ instruction: 0xf0054203 │ │ │ │ - stmdbeq ip!, {r0, r1, r2, r3, r8, r9, sl} │ │ │ │ - @ instruction: 0xf0002802 │ │ │ │ - stmdacs r3, {r0, r8, pc} │ │ │ │ - stmdacs r1, {r0, r2, r5, r6, ip, lr, pc} │ │ │ │ - @ instruction: 0xf0009118 │ │ │ │ - stmdals r3, {r1, r4, r8, pc} │ │ │ │ - @ instruction: 0xf004a912 │ │ │ │ - movwcs r0, #5121 @ 0x1401 │ │ │ │ + @ instruction: 0x1c15ea4f │ │ │ │ + blcs 0x174868 │ │ │ │ + mrshi pc, (UNDEF: 2) @ │ │ │ │ + rsble r2, r5, r3, lsl #22 │ │ │ │ + @ instruction: 0xf0002b01 │ │ │ │ + stmdals r3, {r2, r4, r8, pc} │ │ │ │ + movwcs sl, #6418 @ 0x1912 │ │ │ │ ldrcs lr, [r3], -sp, asr #19 │ │ │ │ - stmib sp, {r9, sp}^ │ │ │ │ - vorr.i32 d20, #-704643072 @ 0xd6000000 │ │ │ │ - stmib sp, {r6, sl, ip, lr}^ │ │ │ │ - vorr.i32 d18, #55552 @ 0x0000d900 │ │ │ │ - ldrls r1, [r2], #-1346 @ 0xfffffabe │ │ │ │ - @ instruction: 0xf7f79515 │ │ │ │ - bfi pc, r1, (invalid: 20:1) @ │ │ │ │ - vmlsl.u8 , d5, d3 │ │ │ │ - ldrmi r1, [fp], r1, lsl #7 │ │ │ │ - ldrsbeq pc, [r0], #130 @ 0x82 @ │ │ │ │ - andcs pc, r0, r0, asr #7 │ │ │ │ - adcsle r2, r7, r0, lsl #16 │ │ │ │ - stceq 13, cr6, [r9], #72 @ 0x48 │ │ │ │ - tstpeq r0, r1 @ p-variant is OBSOLETE │ │ │ │ - andcc pc, r3, r5, asr #7 │ │ │ │ - tstls r4, r1, lsl #6 │ │ │ │ - @ instruction: 0xf0126812 │ │ │ │ - eorsle r0, r2, lr, lsl #4 │ │ │ │ - @ instruction: 0xf0020a2a │ │ │ │ - stmdbcs sl, {r0, r1, r2, r3, r8} │ │ │ │ - @ instruction: 0xf002d8a5 │ │ │ │ - vsubl.u8 q8, d5, d12 │ │ │ │ - bcs 0x1e8958 │ │ │ │ - mvnhi pc, r0 │ │ │ │ - @ instruction: 0xf0002a08 │ │ │ │ - @ instruction: 0x200c81ba │ │ │ │ - subcs pc, ip, #268435460 @ 0x10000004 │ │ │ │ - eorseq pc, r5, #192, 4 │ │ │ │ - blx 0xed97a │ │ │ │ - stmdals r3, {r0, r9, sp} │ │ │ │ - ldrdvs pc, [r8], r0 │ │ │ │ - bls 0xffc1d4c0 │ │ │ │ - @ instruction: 0x23b8f8d2 │ │ │ │ - @ instruction: 0xf0409205 │ │ │ │ - b 0x1383100 │ │ │ │ - bcs 0x123590 │ │ │ │ - movwls sp, #24965 @ 0x6185 │ │ │ │ - cdp2 0, 6, cr15, cr8, cr5, {0} │ │ │ │ - stmdacs r0, {r1, r2, r8, r9, fp, ip, pc} │ │ │ │ - orrshi pc, fp, r0 │ │ │ │ - @ instruction: 0xf8d29a03 │ │ │ │ - blx 0xfedf2fb0 │ │ │ │ - ldmdbeq r2, {r2, r7, r9, ip, sp, lr, pc}^ │ │ │ │ - @ instruction: 0x06c9e0d9 │ │ │ │ - svcge 0x0075f53f │ │ │ │ - @ instruction: 0xf415e7c8 │ │ │ │ - @ instruction: 0xf43f1000 │ │ │ │ - blls 0x1ceb7c │ │ │ │ - ldrsbeq pc, [r0], #131 @ 0x83 @ │ │ │ │ - andcs pc, r0, r0, asr #7 │ │ │ │ - @ instruction: 0xf43f2800 │ │ │ │ - ldcvs 15, cr10, [fp, #-420] @ 0xfffffe5c │ │ │ │ - @ instruction: 0xf013681b │ │ │ │ - tstle r2, lr, lsl #6 │ │ │ │ - @ instruction: 0xf53f06cb │ │ │ │ - @ instruction: 0xf004af60 │ │ │ │ - vmlsl.u8 q8, d5, d1 │ │ │ │ - strcc r1, [r1], -r1, lsl #9 │ │ │ │ - stmdbne r0, {r0, r2, r6, r7, r8, r9, ip, sp, lr, pc}^ │ │ │ │ - @ instruction: 0xf0002c03 │ │ │ │ - strls r8, [r6], #-469 @ 0xfffffe2b │ │ │ │ - svceq 0x0000f1ba │ │ │ │ - @ instruction: 0x81bbf000 │ │ │ │ - @ instruction: 0xf43f2e03 │ │ │ │ - cdpcs 15, 0, cr10, cr4, cr14, {2} │ │ │ │ - mvnshi pc, r0 │ │ │ │ - @ instruction: 0xf0002e02 │ │ │ │ - stccs 1, cr8, [r0], {229} @ 0xe5 │ │ │ │ - mvnhi pc, r0 │ │ │ │ - andls r9, r4, #196608 @ 0x30000 │ │ │ │ - cdp2 0, 2, cr15, cr6, cr5, {0} │ │ │ │ + @ instruction: 0xf00c931a │ │ │ │ + movwcs r0, #513 @ 0x201 │ │ │ │ + @ instruction: 0x97179216 │ │ │ │ + subpl pc, r0, #335544323 @ 0x14000003 │ │ │ │ + vmov.i32 d25, #14155776 @ 0x00d80000 │ │ │ │ + andsls r1, r2, #276824064 @ 0x10800000 │ │ │ │ + tstls r9, #88080384 @ 0x5400000 │ │ │ │ + blx 0x5a0dfc │ │ │ │ + bls 0x1dcd24 │ │ │ │ + orrne pc, r1, #335544323 @ 0x14000003 │ │ │ │ + @ instruction: 0xf8d2469b │ │ │ │ + vshr.u64 q8, q0, #64 │ │ │ │ + stmdacs r0, {sp} │ │ │ │ + ldcvs 0, cr13, [r2, #-728] @ 0xfffffd28 │ │ │ │ + @ instruction: 0xf0010ca9 │ │ │ │ + vorr.i32 d16, #208 @ 0x000000d0 │ │ │ │ + movwmi r3, #4099 @ 0x1003 │ │ │ │ + ldmdavs r2, {r2, r8, ip, pc} │ │ │ │ + andeq pc, lr, #18 │ │ │ │ + beq 0xb96f18 │ │ │ │ + tstpeq pc, r2 @ p-variant is OBSOLETE │ │ │ │ + stmiale r4!, {r1, r3, r8, fp, sp} │ │ │ │ + andeq pc, ip, #2 │ │ │ │ + strne pc, [r1, -r5, asr #7] │ │ │ │ + @ instruction: 0xf0002a04 │ │ │ │ + bcs 0x3035d4 │ │ │ │ + @ instruction: 0x81b5f000 │ │ │ │ + vhadd.s8 d18, d1, d12 │ │ │ │ + vmov.i32 , #3072 @ 0x00000c00 │ │ │ │ + blcs 0x1a374c │ │ │ │ + andcs pc, r1, #0, 22 │ │ │ │ + @ instruction: 0xf8d09803 │ │ │ │ + ldmib r2, {r3, r7, sp, lr}^ │ │ │ │ + @ instruction: 0xf8d29aec │ │ │ │ + andls r2, r5, #184, 6 @ 0xe0000002 │ │ │ │ + sbcshi pc, sl, r0, asr #32 │ │ │ │ + andeq lr, r2, #303104 @ 0x4a000 │ │ │ │ + orrle r2, r4, r1, lsl #20 │ │ │ │ + @ instruction: 0xf0059306 │ │ │ │ + blls 0x2a284c │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ - bls 0x203384 │ │ │ │ - stmdbeq r1, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ - beq 0xff91ef34 │ │ │ │ - streq pc, [r2, #-425] @ 0xfffffe57 │ │ │ │ - blx 0xfee2ba30 │ │ │ │ - b 0x14e0444 │ │ │ │ - adcmi r0, r3, r9, asr #3 │ │ │ │ - stmdbeq sp!, {r2, r8, ip, pc}^ │ │ │ │ - andls r9, r7, #671088640 @ 0x28000000 │ │ │ │ - @ instruction: 0xffaaf76c │ │ │ │ - @ instruction: 0xf76c9005 │ │ │ │ - bls 0x2e2ce4 │ │ │ │ - andls r4, r8, r1, lsl #12 │ │ │ │ - andls r9, r9, #196608 @ 0x30000 │ │ │ │ - @ instruction: 0xff8ef7c4 │ │ │ │ - @ instruction: 0xf8dd2300 │ │ │ │ - movwls fp, #28712 @ 0x7028 │ │ │ │ + bls 0x1c3500 │ │ │ │ + ldrdmi pc, [r4], r2 │ │ │ │ + @ instruction: 0xf284fab4 │ │ │ │ + sbcs r0, r4, r2, asr r9 │ │ │ │ + @ instruction: 0xf53f06c9 │ │ │ │ + @ instruction: 0xe7c8af74 │ │ │ │ + andne pc, r0, r5, lsl r4 @ │ │ │ │ + svcge 0x0070f43f │ │ │ │ + @ instruction: 0xf8d39b03 │ │ │ │ + vshr.u64 q8, q0, #64 │ │ │ │ + stmdacs r0, {sp} │ │ │ │ + svcge 0x0068f43f │ │ │ │ + ldmdavs fp, {r0, r1, r3, r4, r8, sl, fp, sp, lr} │ │ │ │ + movweq pc, #57363 @ 0xe013 @ │ │ │ │ + strbteq sp, [r3], r2, lsl #2 │ │ │ │ + svcge 0x005ff53f │ │ │ │ + strne pc, [r1], #965 @ 0x3c5 │ │ │ │ + stmdbeq r1, {r2, r3, ip, sp, lr, pc} │ │ │ │ + vrsubhn.i16 d19, , │ │ │ │ + @ instruction: 0x2c031a40 │ │ │ │ + bicshi pc, r1, r0 │ │ │ │ + @ instruction: 0xf1b99406 │ │ │ │ + @ instruction: 0xf0000f00 │ │ │ │ + mcrcs 1, 0, r8, cr3, cr7, {5} │ │ │ │ + svcge 0x004df43f │ │ │ │ + @ instruction: 0xf0002e04 │ │ │ │ + mcrcs 1, 0, r8, cr2, cr10, {7} │ │ │ │ + mvnhi pc, r0 │ │ │ │ + @ instruction: 0xf0002c00 │ │ │ │ + stmdals r3, {r2, r3, r4, r6, r7, r8, pc} │ │ │ │ + @ instruction: 0xf0059204 │ │ │ │ + stmdacs r0, {r0, r3, r5, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + cmpphi r5, r0 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0xf10a9a04 │ │ │ │ + @ instruction: 0xf0440a01 │ │ │ │ + @ instruction: 0xf1aa09e0 │ │ │ │ + movwcs r0, #5378 @ 0x1502 │ │ │ │ + @ instruction: 0xf585fab5 │ │ │ │ + biceq lr, sl, pc, asr #20 │ │ │ │ + smlatbls r4, r3, r0, r4 │ │ │ │ + movwls r0, #47469 @ 0xb96d │ │ │ │ + @ instruction: 0xf76c9207 │ │ │ │ + andls pc, r5, r3, lsr #30 │ │ │ │ + @ instruction: 0xff20f76c │ │ │ │ + strmi r9, [r1], -r7, lsl #20 │ │ │ │ + stmdals r3, {r3, ip, pc} │ │ │ │ + @ instruction: 0xf7c4920a │ │ │ │ + movwcs pc, #3943 @ 0xf67 @ │ │ │ │ + movwls r9, #30473 @ 0x7709 │ │ │ │ + @ instruction: 0xb70ae9dd │ │ │ │ @ instruction: 0xf7d8e017 │ │ │ │ - blls 0x262708 │ │ │ │ + blls 0x262788 │ │ │ │ strmi r9, [r1], -r0, lsl #6 │ │ │ │ strtmi r9, [r0], -r4, lsl #22 │ │ │ │ @ instruction: 0xf786461a │ │ │ │ - stmdbls r8, {r0, r1, r2, r5, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ - strbmi r4, [r8], #1626 @ 0x65a │ │ │ │ - beq 0xff91ef24 │ │ │ │ - @ instruction: 0xf7724608 │ │ │ │ - blls 0x2e0e98 │ │ │ │ + stmdbls r8, {r0, r1, r2, r3, r4, r6, fp, ip, sp, lr, pc} │ │ │ │ + ldrbmi r4, [r0], #1594 @ 0x63a │ │ │ │ + stmibeq r0!, {r0, r3, r5, ip, sp, lr, pc}^ │ │ │ │ + @ instruction: 0xf7714608 │ │ │ │ + blls 0x2e2d88 │ │ │ │ movwls r3, #29441 @ 0x7301 │ │ │ │ vqsub.u8 d20, d16, d14 │ │ │ │ - stmdals r3, {r0, r1, r5, r6, r8, pc} │ │ │ │ - andge pc, r0, sp, asr #17 │ │ │ │ + stmdals r3, {r0, r2, r3, r4, r6, r8, pc} │ │ │ │ + andls pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xf8d09a08 │ │ │ │ stmdbls r5, {r3, r7, ip, sp} │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ - blx 0xfe720dc6 │ │ │ │ - b 0x6f47a8 │ │ │ │ + blx 0x1d20ed6 │ │ │ │ + b 0x6f48b8 │ │ │ │ sbcsle r0, r8, r5, lsl #30 │ │ │ │ - mcr2 7, 0, pc, cr2, cr8, {6} @ │ │ │ │ + ldc2l 7, cr15, [lr, #864] @ 0x360 │ │ │ │ movwls r9, #2821 @ 0xb05 │ │ │ │ strmi r2, [r1], -r8, lsl #6 │ │ │ │ @ instruction: 0x4620461a │ │ │ │ - @ instruction: 0xf8c0f786 │ │ │ │ + @ instruction: 0xf838f786 │ │ │ │ andeq pc, r1, r8, lsl #2 │ │ │ │ - ldc2l 7, cr15, [r6, #864]! @ 0x360 │ │ │ │ + ldc2l 7, cr15, [r2, #864] @ 0x360 │ │ │ │ strbmi r9, [r0], -sl │ │ │ │ - ldc2l 7, cr15, [r2, #864]! @ 0x360 │ │ │ │ + stc2l 7, cr15, [lr, #864] @ 0x360 │ │ │ │ strmi r2, [r2], -r8, lsl #6 │ │ │ │ andcs r9, r0, sl, lsl #18 │ │ │ │ - @ instruction: 0xf7869300 │ │ │ │ - strb pc, [r8, r1, ror #16] @ │ │ │ │ - andsne lr, r8, sp, asr #19 │ │ │ │ - orrne pc, r0, #335544323 @ 0x14000003 │ │ │ │ + @ instruction: 0xf7859300 │ │ │ │ + @ instruction: 0xe7c8ffd9 │ │ │ │ ldmdbge r2, {r0, r1, fp, ip, pc} │ │ │ │ - streq pc, [r3], #-4 │ │ │ │ - stmib sp, {r0, r8, r9, ip, sp}^ │ │ │ │ - vmov.i32 d18, #-754974720 @ 0xd3000000 │ │ │ │ - stmib sp, {r6, r9, ip, lr}^ │ │ │ │ - vorr.i32 d20, #-704643072 @ 0xd6000000 │ │ │ │ - tstls sl, #192, 10 @ 0x30000000 │ │ │ │ - ldrls r9, [r5, #-530] @ 0xfffffdee │ │ │ │ + vorr.i32 d25, #55552 @ 0x0000d900 │ │ │ │ + stmib sp, {r7, r8, r9, ip}^ │ │ │ │ + @ instruction: 0xf00c2613 │ │ │ │ + andsls r0, r6, #805306368 @ 0x30000000 │ │ │ │ + subpl pc, r0, #335544323 @ 0x14000003 │ │ │ │ + strbne pc, [r0, #965] @ 0x3c5 @ │ │ │ │ + ldrls r9, [r8], #-1815 @ 0xfffff8e9 │ │ │ │ + ldrls r3, [r5, #-769] @ 0xfffffcff │ │ │ │ + tstls sl, #536870913 @ 0x20000001 │ │ │ │ @ instruction: 0xf914f7f7 │ │ │ │ - vmlsl.u q15, d21, d0[1] │ │ │ │ - andsls r1, r9, r0, asr #6 │ │ │ │ - stmdals r3, {r1, r4, r8, fp, sp, pc} │ │ │ │ - streq pc, [r1], #-4 │ │ │ │ - stmib sp, {r0, r8, r9, ip, sp}^ │ │ │ │ - vmov.i32 d18, #-754974720 @ 0xd3000000 │ │ │ │ - stmib sp, {r6, r9, ip, lr}^ │ │ │ │ - vorr.i32 d20, #-704643072 @ 0xd6000000 │ │ │ │ - tstls sl, #541065216 @ 0x20400000 │ │ │ │ - ldrls r9, [r5, #-530] @ 0xfffffdee │ │ │ │ - @ instruction: 0xf8fef7f7 │ │ │ │ - svclt 0x0000e6ae │ │ │ │ + tstls r9, #203423744 @ 0xc200000 │ │ │ │ + vorr.i16 d26, #210 @ 0x00d2 │ │ │ │ + stmib sp, {r6, r8, r9, ip}^ │ │ │ │ + stmdals r3, {r0, r1, r4, r9, sl, sp} │ │ │ │ + andeq pc, r1, #12 │ │ │ │ + andsls r9, r6, #6029312 @ 0x5c0000 │ │ │ │ + subpl pc, r0, #335544323 @ 0x14000003 │ │ │ │ + vmov.i32 d25, #14155776 @ 0x00d80000 │ │ │ │ + strb r1, [r7, r1, lsl #11]! │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ movwls r9, #26627 @ 0x6803 │ │ │ │ - stc2 0, cr15, [ip, #20] │ │ │ │ + ldc2 0, cr15, [r4, #20] │ │ │ │ stmdacs r0, {r1, r9, sl, lr} │ │ │ │ adcshi pc, pc, r0 │ │ │ │ ldrmi r9, [ip], -r6, lsl #22 │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ - @ instruction: 0xf1baaf1f │ │ │ │ + @ instruction: 0xf1baaf24 │ │ │ │ svclt 0x00140f01 │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ stmdaeq r1, {r1, ip, sp, lr, pc} │ │ │ │ - andmi pc, r3, #335544323 @ 0x14000003 │ │ │ │ - @ instruction: 0xf005920f │ │ │ │ - andsls r0, r0, #-268435456 @ 0xf0000000 │ │ │ │ + andeq pc, pc, #5 │ │ │ │ + vsubl.u8 , d5, d15 │ │ │ │ + andsls r4, r0, #805306368 @ 0x30000000 │ │ │ │ @ instruction: 0xf0402f00 │ │ │ │ - bls 0x1c32c8 │ │ │ │ + bls 0x1c33cc │ │ │ │ smlalcs pc, r8, r2, r8 @ │ │ │ │ @ instruction: 0xf0402a00 │ │ │ │ ldrmi r8, [r0, #215] @ 0xd7 │ │ │ │ movwcs fp, #16156 @ 0x3f1c │ │ │ │ - bleq 0x1df0cc │ │ │ │ + bleq 0x1df1d0 │ │ │ │ @ instruction: 0xf76c9307 │ │ │ │ - @ instruction: 0x4680ff33 │ │ │ │ - cdp2 7, 15, cr15, cr12, cr12, {3} │ │ │ │ + @ instruction: 0x4680feb1 │ │ │ │ + cdp2 7, 7, cr15, cr10, cr12, {3} │ │ │ │ andmi pc, r3, #335544323 @ 0x14000003 │ │ │ │ strmi r4, [r7], -r1, lsl #12 │ │ │ │ @ instruction: 0xf7c49803 │ │ │ │ - @ instruction: 0xf1b9fee3 │ │ │ │ + @ instruction: 0xf1b9fec1 │ │ │ │ vpmax.f32 d16, d0, d0 │ │ │ │ andcs r8, r8, #132 @ 0x84 │ │ │ │ movweq pc, #61446 @ 0xf006 @ │ │ │ │ @ instruction: 0xf6469306 │ │ │ │ vmull.s8 q11, d0, d20 │ │ │ │ - blx 0x116e21c │ │ │ │ + blx 0x116e320 │ │ │ │ andls pc, ip, #-1342177280 @ 0xb0000000 │ │ │ │ - blls 0x2ab7d0 │ │ │ │ + blls 0x2ab8d4 │ │ │ │ vpmax.s8 d15, d11, d2 │ │ │ │ - bls 0x2077f0 │ │ │ │ + bls 0x2078f4 │ │ │ │ eorgt pc, r4, sp, asr #17 │ │ │ │ @ instruction: 0x0c03ea44 │ │ │ │ - bl 0x334a38 │ │ │ │ + bl 0x334b3c │ │ │ │ @ instruction: 0xf8cd0602 │ │ │ │ movwls r9, #32836 @ 0x8044 │ │ │ │ strls r9, [lr, #-1549] @ 0xfffff9f3 │ │ │ │ svceq 0x0000f1ba │ │ │ │ movwcs fp, #4060 @ 0xfdc │ │ │ │ @ instruction: 0xdd53990c │ │ │ │ @ instruction: 0xf04f9b0e │ │ │ │ @@ -215846,228 +215913,228 @@ │ │ │ │ movwls r1, #17152 @ 0x4300 │ │ │ │ strbtmi r9, [r5], -fp, lsl #28 │ │ │ │ @ instruction: 0xf8cd2400 │ │ │ │ eor ip, r6, r8, lsr #32 │ │ │ │ ldrtmi r9, [sl], -r6, lsl #22 │ │ │ │ strbmi r9, [r1], -r3, lsl #16 │ │ │ │ @ instruction: 0xf7c89500 │ │ │ │ - bls 0x321a48 │ │ │ │ + bls 0x321ac4 │ │ │ │ ldrtmi r4, [r0], -r9, asr #12 │ │ │ │ - stc2l 7, cr15, [lr, #-864] @ 0xfffffca0 │ │ │ │ + ldc2 7, cr15, [r0, #-864]! @ 0xfffffca0 │ │ │ │ strmi r9, [r2], -r9, lsl #22 │ │ │ │ svceq 0x0002f1bb │ │ │ │ ldmdavs r9, {r6, r9, sl, lr} │ │ │ │ @ instruction: 0xf1bbd05e │ │ │ │ subsle r0, r8, r3, lsl #30 │ │ │ │ svceq 0x0001f1bb │ │ │ │ @ instruction: 0xf775d052 │ │ │ │ - bls 0x2e14a8 │ │ │ │ + bls 0x2e13a4 │ │ │ │ @ instruction: 0x46384639 │ │ │ │ @ instruction: 0xf7713401 │ │ │ │ - blls 0x262cc4 │ │ │ │ + blls 0x262bc0 │ │ │ │ strbeq pc, [r0, #37]! @ 0x25 @ │ │ │ │ ldrmi r4, [lr], #-1442 @ 0xfffffa5e │ │ │ │ - blls 0x217198 │ │ │ │ + blls 0x21729c │ │ │ │ bicsle r2, r5, r0, lsl #22 │ │ │ │ strbmi r9, [r9], -r8, lsl #20 │ │ │ │ @ instruction: 0xf7d84630 │ │ │ │ - blls 0x362520 │ │ │ │ + blls 0x3625ac │ │ │ │ @ instruction: 0xf1bb4602 │ │ │ │ strbmi r0, [r0], -r2, lsl #30 │ │ │ │ eorsle r6, r2, r9, lsl r8 │ │ │ │ svceq 0x0003f1bb │ │ │ │ @ instruction: 0xf1bbd02c │ │ │ │ eorle r0, r6, r1, lsl #30 │ │ │ │ - @ instruction: 0xff76f774 │ │ │ │ + mrc2 7, 7, pc, cr4, cr4, {3} │ │ │ │ ldrtmi r9, [sl], -r6, lsl #22 │ │ │ │ strbmi r9, [r1], -r3, lsl #16 │ │ │ │ @ instruction: 0xf7c89500 │ │ │ │ - @ instruction: 0xe7d4fa73 │ │ │ │ + @ instruction: 0xe7d4fa51 │ │ │ │ addsmi r1, r1, #23040 @ 0x5a00 │ │ │ │ movwcc sp, #8194 @ 0x2002 │ │ │ │ mvnsle r4, fp, lsl #5 │ │ │ │ @ instruction: 0xf10e9b0d │ │ │ │ ldrbmi r0, [r3, #-3585]! @ 0xfffff1ff │ │ │ │ @ instruction: 0xf8ddd19a │ │ │ │ - ldmdbls r0, {r2, r6, ip, pc} │ │ │ │ + stmdbls pc, {r2, r6, ip, pc} @ │ │ │ │ andle r2, r6, pc, lsl #18 │ │ │ │ vqrdmulh.s d15, d9, d10 │ │ │ │ - stmdals r3, {r0, r1, r2, r3, r9, fp, ip, pc} │ │ │ │ + stmdals r3, {r4, r9, fp, ip, pc} │ │ │ │ @ instruction: 0xf7f600db │ │ │ │ - andcs pc, r1, r5, lsr #28 │ │ │ │ - svccs 0x0003e5e2 │ │ │ │ - mcrge 4, 2, pc, cr3, cr15, {3} @ │ │ │ │ - @ instruction: 0xf774e5dd │ │ │ │ - @ instruction: 0xe7d7ffbd │ │ │ │ - @ instruction: 0xf896f775 │ │ │ │ - @ instruction: 0xf775e7d4 │ │ │ │ - ldrb pc, [r1, r5, lsr #16] @ │ │ │ │ - @ instruction: 0xf8e8f775 │ │ │ │ + andcs pc, r1, r5, lsr lr @ │ │ │ │ + svccs 0x0003e5e6 │ │ │ │ + mcrge 4, 2, pc, cr8, cr15, {3} @ │ │ │ │ + @ instruction: 0xf774e5e1 │ │ │ │ + @ instruction: 0xe7d7ff3b │ │ │ │ + @ instruction: 0xf814f775 │ │ │ │ + @ instruction: 0xf774e7d4 │ │ │ │ + ldrb pc, [r1, r3, lsr #31] @ │ │ │ │ + @ instruction: 0xf866f775 │ │ │ │ @ instruction: 0xf775e7ab │ │ │ │ - str pc, [r8, sp, lsr #18]! │ │ │ │ - @ instruction: 0xf906f775 │ │ │ │ + str pc, [r8, fp, lsr #17]! │ │ │ │ + @ instruction: 0xf884f775 │ │ │ │ @ instruction: 0xf8dde7a5 │ │ │ │ @ instruction: 0xf109c028 │ │ │ │ - blls 0x3e550c │ │ │ │ + blls 0x3e5610 │ │ │ │ stcleq 0, cr15, [r0], #176 @ 0xb0 │ │ │ │ @ instruction: 0xf47f4599 │ │ │ │ @ instruction: 0xf8ddaf7b │ │ │ │ strb lr, [r9, ip, lsr #32] │ │ │ │ @ instruction: 0xf57f06aa │ │ │ │ - ldr sl, [sl, #3616]! @ 0xe20 │ │ │ │ + ldr sl, [lr, #3621]! @ 0xe25 │ │ │ │ movwls r1, #27832 @ 0x6cb8 │ │ │ │ - @ instruction: 0xf98cf7c8 │ │ │ │ + @ instruction: 0xf96af7c8 │ │ │ │ @ instruction: 0xf1b89b06 │ │ │ │ tstle r7, r0, lsl #30 │ │ │ │ str r4, [sp, -r4, lsl #6]! │ │ │ │ svceq 0x0000f1b8 │ │ │ │ @ instruction: 0xf044d108 │ │ │ │ str r0, [r7, -r0, ror #9]! │ │ │ │ andle r2, r3, r0, ror #17 │ │ │ │ movwmi r2, #17155 @ 0x4303 │ │ │ │ @ instruction: 0xe721469b │ │ │ │ @ instruction: 0xf7c84618 │ │ │ │ - @ instruction: 0xe7f7f977 │ │ │ │ - svccs 0x000f9a09 │ │ │ │ - blls 0x297440 │ │ │ │ - stmdals r3, {r0, r3, r4, r5, r9, sl, lr} │ │ │ │ - vpmax.u8 d15, d3, d6 │ │ │ │ - ldc2l 7, cr15, [r8, #984] @ 0x3d8 │ │ │ │ - stmdals r3, {r0, r4, r5, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ - @ instruction: 0xf0059204 │ │ │ │ - stmdacs r0, {r0, r1, r2, r4, r5, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ - cdpcs 0, 0, cr13, cr1, cr11, {5} │ │ │ │ - @ instruction: 0xf1099a04 │ │ │ │ - svclt 0x00080901 │ │ │ │ - @ instruction: 0xf43f46a2 │ │ │ │ - movwcs sl, #7759 @ 0x1e4f │ │ │ │ - tstcs r8, r5, asr r6 │ │ │ │ - adcmi r4, r3, r2, lsr #13 │ │ │ │ - ldrb r9, [r1], -r4, lsl #2 │ │ │ │ - streq pc, [r1, #-138] @ 0xffffff76 │ │ │ │ - svclt 0x00182e04 │ │ │ │ - streq pc, [r1, #-69] @ 0xffffffbb │ │ │ │ - @ instruction: 0xf47f2d00 │ │ │ │ - stmdals r3, {r3, r4, r5, r6, r8, sl, fp, sp, pc} │ │ │ │ - @ instruction: 0xf0059205 │ │ │ │ - stmdacs r0, {r0, r3, r4, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ - andcs sp, r8, #141 @ 0x8d │ │ │ │ - andls r2, r4, #33554432 @ 0x2000000 │ │ │ │ - stmdbeq r1, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ - movwcs r9, #18949 @ 0x4a05 │ │ │ │ - beq 0xfe19f300 │ │ │ │ - ldrt r9, [r7], -r6, lsl #8 │ │ │ │ - stc2 1, cr15, [r2, #-856] @ 0xfffffca8 │ │ │ │ - strb r4, [r3, #-1568]! @ 0xfffff9e0 │ │ │ │ - andls r1, r4, #96, 24 @ 0x6000 │ │ │ │ - @ instruction: 0xf934f7c8 │ │ │ │ - stmdals r3, {r1, r7, r9, sl, lr} │ │ │ │ - mcrr2 0, 0, pc, r0, cr5 @ │ │ │ │ - stmdacs r0, {r2, r9, fp, ip, pc} │ │ │ │ - svcge 0x0073f43f │ │ │ │ - tstcs r8, r1, lsl #6 │ │ │ │ - stmdbeq r1, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ - beq 0x39db04 │ │ │ │ - strcs r4, [r0, #-163] @ 0xffffff5d │ │ │ │ - ldr r9, [sp], -r4, lsl #2 │ │ │ │ - andsle r2, r5, r2, lsl #24 │ │ │ │ - andls r1, r5, #160, 24 @ 0xa000 │ │ │ │ - @ instruction: 0xf91cf7c8 │ │ │ │ - stmdals r3, {r1, r7, r9, sl, lr} │ │ │ │ - stc2 0, cr15, [r8], #-20 @ 0xffffffec │ │ │ │ + ubfx pc, r5, #18, #24 │ │ │ │ + ldrbmi r9, [sl], -r9, lsl #30 │ │ │ │ + adcsle r2, r8, pc, lsl #30 │ │ │ │ + ldrtmi r9, [r9], -r6, lsl #22 │ │ │ │ + blx 0x289274 │ │ │ │ + @ instruction: 0xf7f6f303 │ │ │ │ + ldr pc, [r0, r7, ror #27]! │ │ │ │ + andls r9, r4, #196608 @ 0x30000 │ │ │ │ + ldc2l 0, cr15, [lr], #-20 @ 0xffffffec │ │ │ │ + adcle r2, sl, r0, lsl #16 │ │ │ │ + bls 0x1eea84 │ │ │ │ + beq 0x15f6ac │ │ │ │ + strtmi fp, [r1], r8, lsl #30 │ │ │ │ + mrcge 4, 2, APSR_nzcv, cr3, cr15, {1} │ │ │ │ + strbmi r2, [sp], -r1, lsl #6 │ │ │ │ + strtmi r2, [r1], r8, lsl #2 │ │ │ │ + smlatbls r4, r3, r0, r4 │ │ │ │ + @ instruction: 0xf089e655 │ │ │ │ + cdpcs 5, 0, cr0, cr4, cr1, {0} │ │ │ │ + @ instruction: 0xf045bf18 │ │ │ │ + stccs 5, cr0, [r0, #-4] │ │ │ │ + ldclge 4, cr15, [fp, #-508]! @ 0xfffffe04 │ │ │ │ + andls r9, r5, #196608 @ 0x30000 │ │ │ │ + stc2l 0, cr15, [r0], #-20 @ 0xffffffec │ │ │ │ + addle r2, ip, r0, lsl #16 │ │ │ │ + strcs r2, [r2], #-520 @ 0xfffffdf8 │ │ │ │ + @ instruction: 0xf10a9204 │ │ │ │ + bls 0x225ac8 │ │ │ │ + @ instruction: 0xf04f2304 │ │ │ │ + strls r0, [r6], #-2434 @ 0xfffff67e │ │ │ │ + @ instruction: 0xf1d6e63b │ │ │ │ + @ instruction: 0x4620fcff │ │ │ │ + stclne 5, cr14, [r0], #-408 @ 0xfffffe68 │ │ │ │ + @ instruction: 0xf7c89204 │ │ │ │ + pkhbtmi pc, r1, r1, lsl #18 @ │ │ │ │ + @ instruction: 0xf0059803 │ │ │ │ + bls 0x222404 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ - movwcs sl, #8028 @ 0x1f5c │ │ │ │ - @ instruction: 0xf1092208 │ │ │ │ - andls r0, r4, #16384 @ 0x4000 │ │ │ │ - beq 0x39db34 │ │ │ │ - adcmi r9, r3, r5, lsl #20 │ │ │ │ - str r2, [r5], -r0, lsl #10 │ │ │ │ - andls r2, r4, #3 │ │ │ │ - @ instruction: 0xf906f7c8 │ │ │ │ - stmdals r3, {r1, r7, r9, sl, lr} │ │ │ │ - ldc2 0, cr15, [r2], {5} │ │ │ │ - stmdacs r0, {r2, r9, fp, ip, pc} │ │ │ │ - svcge 0x0045f43f │ │ │ │ - @ instruction: 0xf1092108 │ │ │ │ - @ instruction: 0xf04a0901 │ │ │ │ - ldrtmi r0, [r3], -r2, lsl #20 │ │ │ │ + movwcs sl, #8050 @ 0x1f72 │ │ │ │ + @ instruction: 0xf10a2108 │ │ │ │ + b 0x11e5afc │ │ │ │ + adcmi r0, r3, r9, lsl #18 │ │ │ │ tstls r4, r0, lsl #10 │ │ │ │ - svclt 0x0000e5f0 │ │ │ │ + stccs 6, cr14, [r2], {33} @ 0x21 │ │ │ │ + stcne 0, cr13, [r0], #84 @ 0x54 │ │ │ │ + @ instruction: 0xf7c89205 │ │ │ │ + @ instruction: 0x4681f8f9 │ │ │ │ + @ instruction: 0xf0059803 │ │ │ │ + stmdacs r0, {r0, r1, r2, r3, r5, sl, fp, ip, sp, lr, pc} │ │ │ │ + svcge 0x005bf43f │ │ │ │ + andcs r2, r8, #67108864 @ 0x4000000 │ │ │ │ + beq 0x15f74c │ │ │ │ + b 0x1207b38 │ │ │ │ + bls 0x225750 │ │ │ │ + strcs r4, [r0, #-163] @ 0xffffff5d │ │ │ │ + andcs lr, r3, r9, lsl #12 │ │ │ │ + @ instruction: 0xf7c89204 │ │ │ │ + strmi pc, [r1], r3, ror #17 │ │ │ │ + @ instruction: 0xf0059803 │ │ │ │ + bls 0x2223a8 │ │ │ │ + @ instruction: 0xf43f2800 │ │ │ │ + tstcs r8, r4, asr #30 │ │ │ │ + beq 0x15f778 │ │ │ │ + stmdbeq r2, {r0, r3, r6, ip, sp, lr, pc} │ │ │ │ + strcs r4, [r0, #-1587] @ 0xfffff9cd │ │ │ │ + ldrb r9, [r4, #260]! @ 0x104 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ - strbgt pc, [r0, #-2271]! @ 0xfffff721 @ │ │ │ │ + strbgt pc, [r8, #-2271]! @ 0xfffff721 @ │ │ │ │ vst4.32 {d27-d30}, [pc] │ │ │ │ @ instruction: 0xf6cf6371 │ │ │ │ @ instruction: 0xf8dc6300 │ │ │ │ @ instruction: 0xf8cdc000 │ │ │ │ @ instruction: 0xf04fc034 │ │ │ │ andmi r0, fp, r0, lsl #24 │ │ │ │ mrrcvs 4, 4, pc, r1, cr15 @ │ │ │ │ stcmi 6, cr15, [r0], {207} @ 0xcf │ │ │ │ strmi r2, [ip], -r0, lsl #4 │ │ │ │ strbmi r4, [r3, #-1542]! @ 0xfffff9fa │ │ │ │ andcs lr, r6, #3358720 @ 0x334000 │ │ │ │ andcs lr, r8, #3358720 @ 0x334000 │ │ │ │ andcs lr, sl, #3358720 @ 0x334000 │ │ │ │ @ instruction: 0xf000920c │ │ │ │ - ldmdale pc!, {r1, r2, r3, r5, r9, pc} @ │ │ │ │ + ldmdale pc!, {r0, r4, r5, r9, pc} @ │ │ │ │ mcrrvs 4, 4, pc, r0, cr15 @ │ │ │ │ stcmi 6, cr15, [r0], {207} @ 0xcf │ │ │ │ @ instruction: 0xf0004563 │ │ │ │ - vrhadd.s8 q4, q8, q13 │ │ │ │ + vrhadd.s8 q4, q8, │ │ │ │ vst4.32 {d24-d27}, [pc], r6 │ │ │ │ @ instruction: 0xf6cf6200 │ │ │ │ addsmi r4, r3, #0, 4 │ │ │ │ - rscshi pc, fp, r0 │ │ │ │ + rscshi pc, sp, r0 │ │ │ │ andvs pc, r1, #1325400064 @ 0x4f000000 │ │ │ │ andmi pc, r0, #217055232 @ 0xcf00000 │ │ │ │ @ instruction: 0xf0404293 │ │ │ │ - @ instruction: 0xf00180e3 │ │ │ │ + @ instruction: 0xf00180e5 │ │ │ │ @ instruction: 0xf5b37398 │ │ │ │ @ instruction: 0xf0001f00 │ │ │ │ - @ instruction: 0xf5b382a5 │ │ │ │ + @ instruction: 0xf5b382a9 │ │ │ │ @ instruction: 0xf0401f40 │ │ │ │ - stmdage r6, {r0, r3, r4, r6, r7, pc} │ │ │ │ - stc2l 7, cr15, [r6, #-984] @ 0xfffffc28 │ │ │ │ + stmdage r6, {r0, r1, r3, r4, r6, r7, pc} │ │ │ │ + ldc2l 7, cr15, [r6, #-984] @ 0xfffffc28 │ │ │ │ @ instruction: 0xf1000222 │ │ │ │ - ldcvs 0, cr8, [r3, #-844]! @ 0xfffffcb4 │ │ │ │ + ldcvs 0, cr8, [r3, #-852]! @ 0xfffffcac │ │ │ │ @ instruction: 0xf8d34630 │ │ │ │ @ instruction: 0xf4133108 │ │ │ │ @ instruction: 0xf0000f70 │ │ │ │ - stcls 0, cr8, [r7], {203} @ 0xcb │ │ │ │ + stcls 0, cr8, [r7], {205} @ 0xcd │ │ │ │ @ instruction: 0xf6482108 │ │ │ │ - vmlal.s q11, d0, d1[2] │ │ │ │ + vmlal.s , d0, d1[7] │ │ │ │ stmib sp, {r0, r2, r3, r9}^ │ │ │ │ tstcs r7, r2, lsl #4 │ │ │ │ andls r9, r1, #24576 @ 0x6000 │ │ │ │ - bls 0x349f40 │ │ │ │ + bls 0x34a044 │ │ │ │ @ instruction: 0xf7f99400 │ │ │ │ - adcs pc, sl, r7, lsr #21 │ │ │ │ + adcs pc, ip, sp, lsr #21 │ │ │ │ cmppvs r0, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ smlabtvs r0, pc, r6, pc @ │ │ │ │ @ instruction: 0xf000428b │ │ │ │ - vand q4, q0, │ │ │ │ - vst4.8 {d24,d26,d28,d30}, [pc :256], r6 │ │ │ │ + vand q4, q0, q11 │ │ │ │ + vst4.8 {d24,d26,d28,d30}, [pc :256], r9 │ │ │ │ @ instruction: 0xf6cf6100 │ │ │ │ addmi r6, fp, #0, 2 │ │ │ │ vst4.16 {d29-d32}, [pc :256], r6 │ │ │ │ @ instruction: 0xf6cf6201 │ │ │ │ addsmi r6, r3, #0, 4 │ │ │ │ - adchi pc, r4, r0, asr #32 │ │ │ │ + adchi pc, r6, r0, asr #32 │ │ │ │ bicsvc pc, r0, #20 │ │ │ │ - adcshi pc, r0, #0 │ │ │ │ + adcshi pc, r7, #0 │ │ │ │ svcne 0x0000f5b3 │ │ │ │ - addshi pc, ip, r0, asr #32 │ │ │ │ + addshi pc, lr, r0, asr #32 │ │ │ │ @ instruction: 0xf14002e3 │ │ │ │ - stcvs 0, cr8, [r3, #-612] @ 0xfffffd9c │ │ │ │ + stcvs 0, cr8, [r3, #-620] @ 0xfffffd94 │ │ │ │ ldrdcc pc, [r8, -r3] │ │ │ │ svceq 0x0070f413 │ │ │ │ - addshi pc, r2, r0 │ │ │ │ + addshi pc, r4, r0 │ │ │ │ vmul.i q8, q10, d3[4] │ │ │ │ @ instruction: 0xf0034103 │ │ │ │ vorr.i32 d16, #49152 @ 0x0000c000 │ │ │ │ movwmi r0, #48320 @ 0xbcc0 │ │ │ │ @ instruction: 0x0ca20921 │ │ │ │ tstpeq r2, r1 @ p-variant is OBSOLETE │ │ │ │ tsteq ip, r1, asr #20 │ │ │ │ @@ -216076,920 +216143,924 @@ │ │ │ │ andeq lr, ip, #270336 @ 0x42000 │ │ │ │ stcne 3, cr15, [r0], {196} @ 0xc4 │ │ │ │ cmpeq r1, ip, asr #20 │ │ │ │ streq pc, [r7], #-4 │ │ │ │ tstcs r6, r1, lsl #2 │ │ │ │ strcs r9, [r8], #-1024 @ 0xfffffc00 │ │ │ │ vshl.s8 d25, d2, d9 │ │ │ │ - vmls.i d16, d0, d1[5] │ │ │ │ + vaddhn.i16 d17, q8, │ │ │ │ strls r0, [r3], #-1037 @ 0xfffffbf3 │ │ │ │ - blx 0x17213a8 │ │ │ │ - vst4.16 {d30-d33}, [pc :128], fp │ │ │ │ + blx 0x18a14ac │ │ │ │ + vst4.16 {d30-d33}, [pc :128]! │ │ │ │ @ instruction: 0xf6cf6c41 │ │ │ │ strbmi r4, [r3, #-3072]! @ 0xfffff400 │ │ │ │ - vst4.16 {d29-d32}, [pc :64], sl │ │ │ │ + vst4.16 {d29-d32}, [pc :64], ip │ │ │ │ @ instruction: 0xf6cf6050 │ │ │ │ addmi r4, r3, #0 │ │ │ │ - stmdage r6, {r1, r2, r3, r4, r6, r8, ip, lr, pc} │ │ │ │ + stmdage r6, {r5, r6, r8, ip, lr, pc} │ │ │ │ ldrbvc pc, [r8], #4 @ │ │ │ │ - stc2l 7, cr15, [sl], {246} @ 0xf6 │ │ │ │ + ldc2l 7, cr15, [sl], {246} @ 0xf6 │ │ │ │ svcne 0x0000f5b4 │ │ │ │ @ instruction: 0x1c06e9dd │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ ldrdcc lr, [r8], -sp │ │ │ │ - adcshi pc, r5, #0 │ │ │ │ + adcshi pc, ip, #0 │ │ │ │ svceq 0x0020f5b4 │ │ │ │ - @ instruction: 0x81b6f000 │ │ │ │ - cmple r9, r0, lsl #24 │ │ │ │ + @ instruction: 0x81b9f000 │ │ │ │ + cmple fp, r0, lsl #24 │ │ │ │ @ instruction: 0xf8d26d32 │ │ │ │ @ instruction: 0xf4122108 │ │ │ │ - suble r0, r3, r0, ror pc │ │ │ │ + suble r0, r5, r0, ror pc │ │ │ │ strcs r4, [r0], #-1538 @ 0xfffff9fe │ │ │ │ biceq lr, r1, r1, asr #23 │ │ │ │ ldrtmi r9, [r0], -r1, lsl #8 │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ - strtvc pc, [r1], #-1608 @ 0xfffff9b8 │ │ │ │ + strbeq pc, [r5], #-585 @ 0xfffffdb7 @ │ │ │ │ streq pc, [sp], #-704 @ 0xfffffd40 │ │ │ │ @ instruction: 0xf7f59402 │ │ │ │ - eors pc, r4, r7, lsl #29 │ │ │ │ + mlas r6, r7, lr, pc @ │ │ │ │ bicpl pc, r1, #196, 6 @ 0x10000003 │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ - blcs 0x143cb8 │ │ │ │ - stmdaeq r3!, {r2, r3, r5, r8, ip, lr, pc}^ │ │ │ │ - stceq 0, cr15, [pc], {4} │ │ │ │ + blcs 0x143dd4 │ │ │ │ + stmiaeq r3!, {r1, r2, r3, r5, r8, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf0039208 │ │ │ │ - andcs r0, r2, #16, 6 @ 0x40000000 │ │ │ │ - stceq 2, cr9, [r2], #48 @ 0x30 │ │ │ │ - movweq lr, #51779 @ 0xca43 │ │ │ │ - andseq pc, r0, #2 │ │ │ │ - vsubw.u8 , q2, d9 │ │ │ │ - stmdbge r6, {r0, r1, r8, r9, ip, sp} │ │ │ │ - stmiaeq r3!, {r1, r3, r4, r8, r9, lr}^ │ │ │ │ - @ instruction: 0xf003920b │ │ │ │ vorr.i32 d16, #49152 @ 0x0000c000 │ │ │ │ tstmi r3, #805306368 @ 0x30000000 │ │ │ │ - andpl pc, r1, #196, 6 @ 0x10000003 │ │ │ │ - vsubw.u8 , q2, d10 │ │ │ │ - stmib sp, {r7, sl, ip}^ │ │ │ │ - @ instruction: 0xf7f92406 │ │ │ │ - and pc, sl, pc, ror #20 │ │ │ │ + @ instruction: 0xf04f0ca2 │ │ │ │ + movwls r0, #44034 @ 0xac02 │ │ │ │ + eorsgt pc, r0, sp, asr #17 │ │ │ │ + vmul.i q8, q2, d3[4] │ │ │ │ + @ instruction: 0xf0023c03 │ │ │ │ + b 0x1163dac │ │ │ │ + stmdbge r6, {r2, r3, r9} │ │ │ │ + @ instruction: 0xf003920b │ │ │ │ + vorr.i32 d16, #49152 @ 0x0000c000 │ │ │ │ + andls r5, r6, #268435456 @ 0x10000000 │ │ │ │ + addne pc, r0, #196, 6 @ 0x10000003 │ │ │ │ + streq pc, [pc], #-4 @ 0xe3584 │ │ │ │ + andls r4, r7, #-1946157056 @ 0x8c000000 │ │ │ │ + @ instruction: 0xf7f99309 │ │ │ │ + and pc, sl, r3, ror sl @ │ │ │ │ vqdmlal.s q9, d0, d0[0] │ │ │ │ @ instruction: 0x400b13b0 │ │ │ │ vmla.f d18, d0, d0[0] │ │ │ │ addmi r0, fp, #32, 2 │ │ │ │ - addshi pc, r3, #0 │ │ │ │ - blmi 0xff3ab4a0 │ │ │ │ - blls 0x43d50c │ │ │ │ + addshi pc, r8, #0 │ │ │ │ + blmi 0xff3eb5a8 │ │ │ │ + blls 0x43d614 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xf0400300 │ │ │ │ - andlt r8, pc, r2, lsl r3 @ │ │ │ │ + andlt r8, pc, r9, lsl r3 @ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ stmdaeq fp, {r4, r5, r6, r7, r8, r9, sl, fp, pc}^ │ │ │ │ andeq pc, pc, #1 │ │ │ │ tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ - stccc 3, cr15, [r3], {196} @ 0xc4 │ │ │ │ - beq 0x19dddc │ │ │ │ - @ instruction: 0xf0020ca2 │ │ │ │ - stmiaeq r3!, {r4, r9}^ │ │ │ │ + beq 0x19dee0 │ │ │ │ + stceq 8, cr0, [sl], {203} @ 0xcb │ │ │ │ tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ - stmdaeq ip, {r1, r6, r9, fp, sp, lr, pc} │ │ │ │ - andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - orrne pc, r0, r1, asr #7 │ │ │ │ - adceq r4, r2, #1275068416 @ 0x4c000000 │ │ │ │ - cmnphi r0, r0, lsl #2 @ p-variant is OBSOLETE │ │ │ │ + smlabtmi r3, r1, r3, pc @ │ │ │ │ + andseq pc, r0, #2 │ │ │ │ + vsubw.u8 q10, q2, d11 │ │ │ │ + b 0x116f9f8 │ │ │ │ + vmlal.u8 q8, d4, d1 │ │ │ │ + adceq r1, r2, #128, 2 │ │ │ │ + cmnphi r2, r0, lsl #2 @ p-variant is OBSOLETE │ │ │ │ ldrble r0, [r3, #551] @ 0x227 │ │ │ │ @ instruction: 0xf8d06d00 │ │ │ │ svceq 0x001220f8 │ │ │ │ vmla.i , q10, d2[3] │ │ │ │ ldrmi r5, [r3], r0, lsl #4 │ │ │ │ @ instruction: 0xf0002a00 │ │ │ │ - stmdavs r0, {r1, r3, r6, r7, r9, pc} │ │ │ │ - andeq lr, sl, #72, 20 @ 0x48000 │ │ │ │ - @ instruction: 0xf010431a │ │ │ │ - tstle r1, lr, lsl #30 │ │ │ │ - ldrtle r0, [pc], #1749 @ 0xe351c │ │ │ │ - @ instruction: 0xd1bd4211 │ │ │ │ - stmib sp, {r4, r5, r9, sl, lr}^ │ │ │ │ - @ instruction: 0xf0051304 │ │ │ │ - bicslt pc, r0, #634880 @ 0x9b000 │ │ │ │ - @ instruction: 0xf3c49904 │ │ │ │ - @ instruction: 0xf6426700 │ │ │ │ - @ instruction: 0x31017498 │ │ │ │ - @ instruction: 0xf76c00cd │ │ │ │ - @ instruction: 0xf04ffc93 │ │ │ │ - @ instruction: 0xf1cb0c12 │ │ │ │ - @ instruction: 0xf6460209 │ │ │ │ - vaddw.s8 q11, q0, d20 │ │ │ │ - pkhbtmi r2, r1, r6, lsl #3 │ │ │ │ - andmi pc, r2, #12, 22 @ 0x3000 │ │ │ │ - strcc pc, [sp], #1606 @ 0x646 │ │ │ │ - streq pc, [sp], #-704 @ 0xfffffd40 │ │ │ │ - @ instruction: 0xf7716809 │ │ │ │ - @ instruction: 0x4641fc95 │ │ │ │ - @ instruction: 0xf6462001 │ │ │ │ - vsubl.s8 , d0, d25 │ │ │ │ - @ instruction: 0xf1bb020d │ │ │ │ - svclt 0x00180f00 │ │ │ │ - @ instruction: 0xf7d84614 │ │ │ │ - stmdbls r5, {r0, r1, r2, r4, r5, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ - andcs r4, r1, r0, lsl #13 │ │ │ │ - blx 0xfeda14e4 │ │ │ │ - @ instruction: 0x46064651 │ │ │ │ + stmdavs r0, {r0, r4, r6, r7, r9, pc} │ │ │ │ + andeq lr, sl, #274432 @ 0x43000 │ │ │ │ + andeq lr, r8, #270336 @ 0x42000 │ │ │ │ + svceq 0x000ef010 │ │ │ │ + ldrbeq sp, [r5], r1, lsl #2 │ │ │ │ + andsmi sp, r1, #-1107296256 @ 0xbe000000 │ │ │ │ + @ instruction: 0x4630d1bc │ │ │ │ + movwne lr, #18893 @ 0x49cd │ │ │ │ + blx 0xfe91f648 │ │ │ │ + stmdbls r4, {r4, r6, r7, r8, r9, ip, sp, pc} │ │ │ │ + strvs pc, [r0, -r4, asr #7] │ │ │ │ + ldrvc pc, [r8], #1602 @ 0x642 │ │ │ │ + sbceq r3, sp, r1, lsl #2 │ │ │ │ + stc2 7, cr15, [lr], {108} @ 0x6c │ │ │ │ + ldceq 0, cr15, [r2], {79} @ 0x4f │ │ │ │ + andeq pc, r9, #-1073741774 @ 0xc0000032 │ │ │ │ + msrvs R12_usr, r6 │ │ │ │ + orrscs pc, r6, r0, asr #5 │ │ │ │ + blx 0x3f5062 │ │ │ │ + @ instruction: 0xf6464202 │ │ │ │ + @ instruction: 0xf2c044b1 │ │ │ │ + stmdavs r9, {r0, r2, r3, sl} │ │ │ │ + ldc2 7, cr15, [r0], {113} @ 0x71 │ │ │ │ + andcs r4, r1, r1, asr #12 │ │ │ │ + submi pc, sp, #73400320 @ 0x4600000 │ │ │ │ + andeq pc, sp, #192, 4 │ │ │ │ + svceq 0x0000f1bb │ │ │ │ + sadd16mi fp, r4, r8 │ │ │ │ + blx 0xfe6a15e4 │ │ │ │ + strmi r9, [r0], r5, lsl #18 │ │ │ │ @ instruction: 0xf7d82001 │ │ │ │ - strbmi pc, [fp], -sp, lsr #21 @ │ │ │ │ - ldrtmi r4, [r1], -r2, lsl #12 │ │ │ │ - stmib sp, {r6, r9, sl, lr}^ │ │ │ │ - stmib sp, {r1, sl, ip, sp, lr}^ │ │ │ │ - @ instruction: 0xf7835500 │ │ │ │ - andcs pc, r1, r1, ror #25 │ │ │ │ - vst1.16 {d30}, [pc :256], fp │ │ │ │ - @ instruction: 0xf6cf6251 │ │ │ │ - addsmi r6, r3, #0, 4 │ │ │ │ - svcge 0x0074f47f │ │ │ │ - vmull.u8 q8, d20, d19 │ │ │ │ - @ instruction: 0xf0033203 │ │ │ │ - vorr.i32 d16, #49152 @ 0x0000c000 │ │ │ │ - tstmi sl, #768 @ 0x300 │ │ │ │ - @ instruction: 0xf00408e3 │ │ │ │ - @ instruction: 0xf00371d8 │ │ │ │ - b 0x14a4210 │ │ │ │ - b 0x11ab024 │ │ │ │ - @ instruction: 0xf5b1030c │ │ │ │ - @ instruction: 0xf0041f00 │ │ │ │ - vmull.u8 q8, d4, d15 │ │ │ │ - @ instruction: 0xf0001440 │ │ │ │ - @ instruction: 0xf5b18195 │ │ │ │ + @ instruction: 0x4651fa91 │ │ │ │ + andcs r4, r1, r6, lsl #12 │ │ │ │ + blx 0xfe4215f8 │ │ │ │ + strmi r4, [r2], -fp, asr #12 │ │ │ │ + @ instruction: 0x46404631 │ │ │ │ + strvc lr, [r2], #-2509 @ 0xfffff633 │ │ │ │ + strpl lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ + mrrc2 7, 8, pc, ip, cr3 @ │ │ │ │ + ldrb r2, [sl, -r1]! │ │ │ │ + subsvs pc, r1, #1325400064 @ 0x4f000000 │ │ │ │ + andvs pc, r0, #217055232 @ 0xcf00000 │ │ │ │ + @ instruction: 0xf47f4293 │ │ │ │ + stmiaeq r3!, {r0, r1, r4, r5, r6, r8, r9, sl, fp, sp, pc}^ │ │ │ │ + andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ + smlabtcc r3, r4, r3, pc @ │ │ │ │ + stceq 3, cr4, [r2], #76 @ 0x4c │ │ │ │ + andseq pc, r0, #2 │ │ │ │ + cdpne 3, 4, cr15, cr0, cr4, {6} │ │ │ │ + @ instruction: 0xf004430a │ │ │ │ + @ instruction: 0xf00471d8 │ │ │ │ + @ instruction: 0xf5b10c0f │ │ │ │ + b 0x14ab2e8 │ │ │ │ + @ instruction: 0xf0001494 │ │ │ │ + @ instruction: 0xf5b18199 │ │ │ │ @ instruction: 0xf47f0f00 │ │ │ │ stcvs 15, cr10, [r1, #-348] @ 0xfffffea4 │ │ │ │ ldrdne pc, [r8, -r1] │ │ │ │ svcvs 0x0070f011 │ │ │ │ svcge 0x0050f43f │ │ │ │ - tstpeq r1, lr @ p-variant is OBSOLETE │ │ │ │ - @ instruction: 0xf8cd9401 │ │ │ │ - vhadd.s8 d28, d7, d0 │ │ │ │ - vmvn.i32 d16, #851968 @ 0x000d0000 │ │ │ │ - bl 0x124644 │ │ │ │ - strls r0, [r2], #-321 @ 0xfffffebf │ │ │ │ - @ instruction: 0xf7f50049 │ │ │ │ - @ instruction: 0xe740fdfb │ │ │ │ - vmull.u8 q8, d20, d19 │ │ │ │ - @ instruction: 0xf0033203 │ │ │ │ - vorr.i32 d16, #49152 @ 0x0000c000 │ │ │ │ - tstmi sl, #-1073741824 @ 0xc0000000 │ │ │ │ - @ instruction: 0xf00308e3 │ │ │ │ - b 0x14a4274 │ │ │ │ - movwmi r1, #48276 @ 0xbc94 │ │ │ │ - bicsvc pc, r8, r4 │ │ │ │ - cdpeq 0, 0, cr15, cr15, cr4, {0} │ │ │ │ - svcne 0x0000f5b1 │ │ │ │ - strbne pc, [r0], #-964 @ 0xfffffc3c @ │ │ │ │ - @ instruction: 0x81a3f000 │ │ │ │ - svceq 0x0000f5b1 │ │ │ │ - adchi pc, r4, r0 │ │ │ │ - @ instruction: 0xf47f2900 │ │ │ │ - stcvs 15, cr10, [r1, #-132] @ 0xffffff7c │ │ │ │ - ldrdne pc, [r8, -r1] │ │ │ │ - svceq 0x0070f411 │ │ │ │ - svcge 0x001af43f │ │ │ │ - stceq 0, cr15, [r1], {12} │ │ │ │ - @ instruction: 0xf8cd9401 │ │ │ │ - vhadd.s8 d30, d9, d0 │ │ │ │ - @ instruction: 0xf2c004d1 │ │ │ │ - bl 0x3e46b0 │ │ │ │ - strls r0, [r2], #-3148 @ 0xfffff3b4 │ │ │ │ - cmpeq ip, pc, asr #20 │ │ │ │ - ldc2l 7, cr15, [ip, #-980] @ 0xfffffc2c │ │ │ │ - b 0x14dd2b0 │ │ │ │ - b 0x14b70d4 │ │ │ │ - @ instruction: 0xf00e0c51 │ │ │ │ - stmiaeq fp, {r4, r9, sl, fp}^ │ │ │ │ - strcc pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ - vmla.f d18, d0, d0[0] │ │ │ │ - @ instruction: 0xf00311b0 │ │ │ │ - eormi r0, r1, r0, lsl r3 │ │ │ │ - streq lr, [r5, #-2638] @ 0xfffff5b2 │ │ │ │ - cdpeq 0, 0, cr15, cr15, cr4, {0} │ │ │ │ - strmi pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ - ldceq 0, cr15, [r0], {12} │ │ │ │ - strbcs r4, [r0], #-803 @ 0xfffffcdd │ │ │ │ - strteq pc, [r0], #-704 @ 0xfffffd40 │ │ │ │ - @ instruction: 0x0c0eea4c │ │ │ │ - @ instruction: 0xf00042a1 │ │ │ │ - strbcs r8, [r0], #-314 @ 0xfffffec6 │ │ │ │ - strteq pc, [r0], #704 @ 0x2c0 │ │ │ │ - eorsle r4, r9, r1, lsr #5 │ │ │ │ - @ instruction: 0xf47f2940 │ │ │ │ - stcvs 14, cr10, [r1, #-900] @ 0xfffffc7c │ │ │ │ - ldrdne pc, [r8, -r1] │ │ │ │ - svceq 0x0070f411 │ │ │ │ - mrcge 4, 6, APSR_nzcv, cr10, cr15, {1} │ │ │ │ - tstcs r7, r1, lsl #4 │ │ │ │ - @ instruction: 0xf8cd462a │ │ │ │ - @ instruction: 0xf648c000 │ │ │ │ - @ instruction: 0xf2c064b5 │ │ │ │ + streq pc, [r1], #-4 │ │ │ │ + and pc, r4, sp, asr #17 │ │ │ │ + andgt pc, r0, sp, asr #17 │ │ │ │ + strbeq lr, [r4], #-2820 @ 0xfffff4fc │ │ │ │ + vhadd.s8 q8, , │ │ │ │ + vmls.i d17, d0, d1[4] │ │ │ │ strls r0, [r2], #-1037 @ 0xfffffbf3 │ │ │ │ - stc2 7, cr15, [r0, #-980]! @ 0xfffffc2c │ │ │ │ - stmdage r6, {r0, r2, r3, r6, r7, r9, sl, sp, lr, pc} │ │ │ │ - ldrbvc pc, [r8], #4 @ │ │ │ │ - blx 0xf216e6 │ │ │ │ - svcne 0x0000f5b4 │ │ │ │ - andeq pc, r0, #79 @ 0x4f │ │ │ │ - mcrge 4, 6, pc, cr2, cr15, {3} @ │ │ │ │ - @ instruction: 0x46306d33 │ │ │ │ - ldrdcc pc, [r8, -r3] │ │ │ │ - svceq 0x00f0f013 │ │ │ │ - mrcge 4, 5, APSR_nzcv, cr10, cr15, {1} │ │ │ │ - @ instruction: 0xf6469906 │ │ │ │ - vmls.i d22, d0, d1[2] │ │ │ │ - stmib sp, {r0, r2, r3, sl}^ │ │ │ │ - stcls 4, cr2, [r7], {1} │ │ │ │ - bl 0xff14a35c │ │ │ │ - bls 0x323e44 │ │ │ │ - @ instruction: 0xf7f59400 │ │ │ │ - strt pc, [sl], r5, ror #26 │ │ │ │ + mcr2 7, 0, pc, cr8, cr5, {7} @ │ │ │ │ + stmiaeq r3!, {r0, r1, r2, r3, r4, r5, r8, r9, sl, sp, lr, pc}^ │ │ │ │ + andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ + smlabtcc r3, r4, r3, pc @ │ │ │ │ + stceq 3, cr4, [r2], #76 @ 0x4c │ │ │ │ + andseq pc, r0, #2 │ │ │ │ + cdpne 3, 4, cr15, cr0, cr4, {6} │ │ │ │ + @ instruction: 0xf004430a │ │ │ │ + @ instruction: 0xf00471d8 │ │ │ │ + @ instruction: 0xf5b10c0f │ │ │ │ + b 0x14ab350 │ │ │ │ + @ instruction: 0xf0001494 │ │ │ │ + @ instruction: 0xf5b181a7 │ │ │ │ + @ instruction: 0xf0000f00 │ │ │ │ + stmdbcs r0, {r2, r5, r7, pc} │ │ │ │ + svcge 0x0020f47f │ │ │ │ @ instruction: 0xf8d16d01 │ │ │ │ - @ instruction: 0xf0111108 │ │ │ │ - @ instruction: 0xf43f6f70 │ │ │ │ - andls sl, r1, #2608 @ 0xa30 │ │ │ │ - strtmi r2, [sl], -r7, lsl #2 │ │ │ │ - andgt pc, r0, sp, asr #17 │ │ │ │ - ldrtmi pc, [r9], #1606 @ 0x646 @ │ │ │ │ + @ instruction: 0xf4111108 │ │ │ │ + @ instruction: 0xf43f0f70 │ │ │ │ + @ instruction: 0xf004af19 │ │ │ │ + @ instruction: 0xf8cd0401 │ │ │ │ + @ instruction: 0xf8cde004 │ │ │ │ + bl 0x213780 │ │ │ │ + rsbeq r0, r1, r4, asr #8 │ │ │ │ + ldrbtne pc, [r5], #585 @ 0x249 @ │ │ │ │ streq pc, [sp], #-704 @ 0xfffffd40 │ │ │ │ @ instruction: 0xf7f59402 │ │ │ │ - @ instruction: 0xe696fd51 │ │ │ │ - @ instruction: 0xf8d46d34 │ │ │ │ - @ instruction: 0xf0144108 │ │ │ │ - @ instruction: 0xf43f6f70 │ │ │ │ - andls sl, r1, #2288 @ 0x8f0 │ │ │ │ - biceq lr, r1, r1, asr #23 │ │ │ │ - @ instruction: 0xf8cd4602 │ │ │ │ - ldrtmi ip, [r0], -r0 │ │ │ │ - strbtpl pc, [r5], #1606 @ 0x646 @ │ │ │ │ + str pc, [r8, -r9, ror #26] │ │ │ │ + vfnmami.f32 s28, s2, s30 │ │ │ │ + mrrceq 10, 4, lr, r1, cr15 │ │ │ │ + cdpeq 0, 1, cr15, cr0, cr14, {0} │ │ │ │ + vmul.i q8, q10, d3[2] │ │ │ │ + cmpcs r0, r3, lsl #10 │ │ │ │ + asrsne pc, r0, #5 @ │ │ │ │ + tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ + b 0x1473838 │ │ │ │ + @ instruction: 0xf0040505 │ │ │ │ + vmull.p8 q8, d4, d15 │ │ │ │ + @ instruction: 0xf00c4403 │ │ │ │ + @ instruction: 0x43230c10 │ │ │ │ + vmls.i d18, d0, d0[0] │ │ │ │ + b 0x13e484c │ │ │ │ + adcmi r0, r1, #3584 @ 0xe00 │ │ │ │ + teqphi lr, r0 @ p-variant is OBSOLETE │ │ │ │ + vmls.i d18, d0, d0[0] │ │ │ │ + adcmi r0, r1, #160, 8 @ 0xa0000000 │ │ │ │ + stmdbcs r0, {r0, r3, r4, r5, ip, lr, pc}^ │ │ │ │ + mcrge 4, 7, pc, cr0, cr15, {3} @ │ │ │ │ + @ instruction: 0xf8d16d01 │ │ │ │ + @ instruction: 0xf4111108 │ │ │ │ + @ instruction: 0xf43f0f70 │ │ │ │ + andls sl, r1, #3472 @ 0xd90 │ │ │ │ + strtmi r2, [sl], -r7, lsl #2 │ │ │ │ + andgt pc, r0, sp, asr #17 │ │ │ │ + ldrbvc pc, [r9], #1608 @ 0x648 @ │ │ │ │ streq pc, [sp], #-704 @ 0xfffffd40 │ │ │ │ @ instruction: 0xf7f59402 │ │ │ │ - @ instruction: 0xe680fd3b │ │ │ │ - @ instruction: 0xf8d16d01 │ │ │ │ - @ instruction: 0xf0111108 │ │ │ │ - @ instruction: 0xf43f6f70 │ │ │ │ - @ instruction: 0xf00cae79 │ │ │ │ - strls r0, [r1], #-3073 @ 0xfffff3ff │ │ │ │ - and pc, r0, sp, asr #17 │ │ │ │ - ldrbtvc pc, [r5], #-1606 @ 0xfffff9ba @ │ │ │ │ + strb pc, [ip], sp, lsr #26 @ │ │ │ │ + @ instruction: 0xf004a806 │ │ │ │ + @ instruction: 0xf7f674d8 │ │ │ │ + @ instruction: 0xf5b4fb45 │ │ │ │ + @ instruction: 0xf04f1f00 │ │ │ │ + @ instruction: 0xf47f0200 │ │ │ │ + ldcvs 14, cr10, [r3, #-772]! @ 0xfffffcfc │ │ │ │ + @ instruction: 0xf8d34630 │ │ │ │ + @ instruction: 0xf0133108 │ │ │ │ + @ instruction: 0xf43f0ff0 │ │ │ │ + stmdbls r6, {r0, r3, r4, r5, r7, r9, sl, fp, sp, pc} │ │ │ │ + strbtvc pc, [sp], #-1606 @ 0xfffff9ba @ │ │ │ │ streq pc, [sp], #-704 @ 0xfffffd40 │ │ │ │ - mcrreq 11, 0, lr, ip, cr12 │ │ │ │ - b 0x14c87cc │ │ │ │ - @ instruction: 0xf7f5014c │ │ │ │ - strbt pc, [r8], -r3, lsr #26 @ │ │ │ │ + strcs lr, [r1], #-2509 @ 0xfffff633 │ │ │ │ + blls 0x30a860 │ │ │ │ + biceq lr, r1, r1, asr #23 │ │ │ │ + strls r9, [r0], #-2569 @ 0xfffff5f7 │ │ │ │ + ldc2l 7, cr15, [r2, #-980]! @ 0xfffffc2c │ │ │ │ + stcvs 6, cr14, [r1, #-676] @ 0xfffffd5c │ │ │ │ + ldrdne pc, [r8, -r1] │ │ │ │ + svcvs 0x0070f011 │ │ │ │ + mcrge 4, 5, pc, cr2, cr15, {1} @ │ │ │ │ + tstcs r7, r1, lsl #4 │ │ │ │ + @ instruction: 0xf8cd462a │ │ │ │ + @ instruction: 0xf646c000 │ │ │ │ + @ instruction: 0xf2c054dd │ │ │ │ + strls r0, [r2], #-1037 @ 0xfffffbf3 │ │ │ │ + ldc2l 7, cr15, [lr, #-980] @ 0xfffffc2c │ │ │ │ + ldcvs 6, cr14, [r4, #-596]! @ 0xfffffdac │ │ │ │ + ldrdmi pc, [r8, -r4] │ │ │ │ + svcvs 0x0070f014 │ │ │ │ + mcrge 4, 4, pc, cr14, cr15, {1} @ │ │ │ │ + bl 0xff148090 │ │ │ │ + strmi r0, [r2], -r1, asr #3 │ │ │ │ + andgt pc, r0, sp, asr #17 │ │ │ │ + @ instruction: 0xf6464630 │ │ │ │ + vaddhn.i16 d23, q0, │ │ │ │ + strls r0, [r2], #-1037 @ 0xfffffbf3 │ │ │ │ + stc2l 7, cr15, [r8, #-980] @ 0xfffffc2c │ │ │ │ + stcvs 6, cr14, [r1, #-508] @ 0xfffffe04 │ │ │ │ + ldrdne pc, [r8, -r1] │ │ │ │ + svcvs 0x0070f011 │ │ │ │ + mrcge 4, 3, APSR_nzcv, cr8, cr15, {1} │ │ │ │ + streq pc, [r1], #-4 │ │ │ │ + and pc, r4, sp, asr #17 │ │ │ │ + andgt pc, r0, sp, asr #17 │ │ │ │ + strbeq lr, [r4], #-2820 @ 0xfffff4fc │ │ │ │ + vhadd.s8 q8, , │ │ │ │ + @ instruction: 0xf2c00499 │ │ │ │ + strls r0, [r2], #-1037 @ 0xfffffbf3 │ │ │ │ + ldc2 7, cr15, [r0, #-980]! @ 0xfffffc2c │ │ │ │ + svclt 0x0000e667 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ ldrsbgt pc, [r0], #-128 @ 0xffffff80 @ │ │ │ │ ldrsbtcs pc, [r8], #140 @ 0x8c @ │ │ │ │ @ instruction: 0xf43f0f12 │ │ │ │ - vmov.i8 q13, #207 @ 0xcf │ │ │ │ + vmov.i8 q13, #205 @ 0xcd │ │ │ │ rsceq r5, r4, #3088 @ 0xc10 │ │ │ │ - mrshi pc, (UNDEF: 81) @ │ │ │ │ + mrshi pc, (UNDEF: 86) @ │ │ │ │ @ instruction: 0x2098f8dc │ │ │ │ svcvs 0x0070f412 │ │ │ │ - mrshi pc, (UNDEF: 76) @ │ │ │ │ + cmpphi r1, r0 @ p-variant is OBSOLETE │ │ │ │ ldrdcs pc, [r4], -ip │ │ │ │ svceq 0x0070f412 │ │ │ │ andcs fp, r1, #20, 30 @ 0x50 │ │ │ │ - bcs 0xec004 │ │ │ │ - mcrge 4, 2, pc, cr10, cr15, {1} @ │ │ │ │ + bcs 0xec110 │ │ │ │ + mcrge 4, 2, pc, cr8, cr15, {1} @ │ │ │ │ strbmi r2, [r2], -r9, lsl #8 │ │ │ │ - bl 0xff148818 │ │ │ │ + bl 0xff148924 │ │ │ │ ldrtmi r0, [r0], -r1, asr #3 │ │ │ │ and pc, r4, sp, asr #17 │ │ │ │ andge pc, r0, sp, asr #17 │ │ │ │ - ldrbpl pc, [sp], #1608 @ 0x648 @ │ │ │ │ + strvc pc, [r1], #-1608 @ 0xfffff9b8 │ │ │ │ streq pc, [sp], #-704 @ 0xfffffd40 │ │ │ │ @ instruction: 0xf7f99403 │ │ │ │ - ldrt pc, [r8], -r5, lsr #16 @ │ │ │ │ + ldrt pc, [r6], -r7, lsr #16 @ │ │ │ │ vmull.u8 q8, d17, d11 │ │ │ │ @ instruction: 0xf0033203 │ │ │ │ vorr.i32 d16, #36864 @ 0x00009000 │ │ │ │ - tstmi r3, #192, 24 @ 0xc000 │ │ │ │ - @ instruction: 0x0c220949 │ │ │ │ - vfnmane.f32 s29, s8, s30 │ │ │ │ + b 0x14bb448 │ │ │ │ + tstmi r3, #4352 @ 0x1100 │ │ │ │ strbeq pc, [r0, #-20] @ 0xffffffec @ │ │ │ │ - rschi pc, r0, r0, asr #32 │ │ │ │ + sbcsne lr, r1, #323584 @ 0x4f000 │ │ │ │ + cmpne r1, pc, asr #20 │ │ │ │ + rschi pc, r1, r0, asr #32 │ │ │ │ @ instruction: 0xf0010064 │ │ │ │ movwls r0, #37121 @ 0x9101 │ │ │ │ - @ instruction: 0xf0040053 │ │ │ │ - @ instruction: 0xf00e021e │ │ │ │ - movwmi r0, #44545 @ 0xae01 │ │ │ │ - tstpeq lr, #3 @ p-variant is OBSOLETE │ │ │ │ - b 0x11cdc80 │ │ │ │ - strls r0, [sl, #-782] @ 0xfffffcf2 │ │ │ │ - andsgt pc, r8, sp, asr #17 │ │ │ │ - movwcs lr, #31181 @ 0x79cd │ │ │ │ - @ instruction: 0xffbef7f5 │ │ │ │ - stceq 6, cr14, [r3], #68 @ 0x44 │ │ │ │ - stccc 3, cr15, [r3], {196} @ 0xc4 │ │ │ │ + ldreq pc, [lr], #-4 │ │ │ │ + movteq lr, #51791 @ 0xca4f │ │ │ │ + @ instruction: 0xf002430c │ │ │ │ + @ instruction: 0xf0030201 │ │ │ │ + stmdbge r6, {r1, r2, r3, r4, r8, r9} │ │ │ │ + strls r4, [sl, #-787] @ 0xfffffced │ │ │ │ + ands pc, r8, sp, asr #17 │ │ │ │ + movwmi lr, #31181 @ 0x79cd │ │ │ │ + @ instruction: 0xffc8f7f5 │ │ │ │ + stmiaeq r2!, {r0, r2, r3, r9, sl, sp, lr, pc}^ │ │ │ │ + movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ + andseq pc, r0, #2 │ │ │ │ + tstmi sl, #98304 @ 0x18000 │ │ │ │ + andls r0, sl, #41728 @ 0xa300 │ │ │ │ tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ - b 0x11ac08c │ │ │ │ - stmib sp, {r2, r3, r8, r9}^ │ │ │ │ - stmiaeq r3!, {r0, r1, r3, r9, ip, sp}^ │ │ │ │ - andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - @ instruction: 0xf003a906 │ │ │ │ - tstmi r3, #16, 6 @ 0x40000000 │ │ │ │ - andpl pc, r1, #196, 6 @ 0x10000003 │ │ │ │ - vsubw.u8 , q2, d10 │ │ │ │ - andls r1, r6, #64, 6 │ │ │ │ - addne pc, r0, #196, 6 @ 0x10000003 │ │ │ │ - streq pc, [pc], #-4 @ 0xe38b0 │ │ │ │ - movwcs lr, #31181 @ 0x79cd │ │ │ │ - @ instruction: 0xf7f99409 │ │ │ │ - ldrb pc, [r0, #2133]! @ 0x855 @ │ │ │ │ - vmull.u8 q8, d20, d19 │ │ │ │ - @ instruction: 0xf0033203 │ │ │ │ - vorr.i32 d16, #49152 @ 0x0000c000 │ │ │ │ - tstmi r3, #0, 2 │ │ │ │ - strbeq pc, [r0, #964] @ 0x3c4 @ │ │ │ │ - b 0x14a5e5c │ │ │ │ - b 0x14b6928 │ │ │ │ - @ instruction: 0xf0141ed4 │ │ │ │ - movwls r0, #42560 @ 0xa640 │ │ │ │ - adchi pc, ip, r0, asr #32 │ │ │ │ - b 0x14a3a78 │ │ │ │ - @ instruction: 0xf002034c │ │ │ │ - @ instruction: 0xf0040201 │ │ │ │ - tstmi r4, #234881024 @ 0xe000000 │ │ │ │ - strne lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ - andeq pc, r1, #14 │ │ │ │ + andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + stceq 0, cr15, [r1], {79} @ 0x4f │ │ │ │ + @ instruction: 0xf8cd4313 │ │ │ │ + vmvn.i32 d28, #192 @ 0x000000c0 │ │ │ │ + movwls r5, #45569 @ 0xb201 │ │ │ │ + vsubl.u8 , d4, d6 │ │ │ │ + @ instruction: 0xf3c41340 │ │ │ │ + @ instruction: 0xf0041280 │ │ │ │ + stmib sp, {r0, r1, r2, r3, sl}^ │ │ │ │ + strls r2, [r9], #-775 @ 0xfffffcf9 │ │ │ │ + @ instruction: 0xf854f7f9 │ │ │ │ + stceq 5, cr14, [r2], #940 @ 0x3ac │ │ │ │ + movwcc pc, #13252 @ 0x33c4 @ │ │ │ │ + andseq pc, r0, #2 │ │ │ │ + strpl pc, [r0, #-964] @ 0xfffffc3c │ │ │ │ + vorr.i32 d20, #51712 @ 0x0000ca00 │ │ │ │ + stceq 14, cr0, [r3], #-768 @ 0xfffffd00 │ │ │ │ + vldmiane r4, {s29-s107} │ │ │ │ + @ instruction: 0xf0140961 │ │ │ │ + @ instruction: 0xf0400640 │ │ │ │ + rsbeq r8, r4, lr, lsr #1 │ │ │ │ + tstpeq r1, r1 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0xf004005b │ │ │ │ + movwmi r0, #50190 @ 0xc40e │ │ │ │ + stceq 0, cr15, [r1], {12} │ │ │ │ tstpeq lr, #3 @ p-variant is OBSOLETE │ │ │ │ - tstmi r3, #98304 @ 0x18000 │ │ │ │ - stmib sp, {r0, r1, r3, r9, sl, ip, pc}^ │ │ │ │ - @ instruction: 0xf7f34308 │ │ │ │ - strb pc, [r6, #4091] @ 0xffb @ │ │ │ │ + b 0x11cde24 │ │ │ │ + stmib sp, {r2, r3, r8, r9}^ │ │ │ │ + stmib sp, {r1, r3, r9, sl, sp}^ │ │ │ │ + stmib sp, {r1, r2, r9, sl, fp, ip, lr}^ │ │ │ │ + @ instruction: 0xf7f44308 │ │ │ │ + strb pc, [r2, #2053] @ 0x805 @ │ │ │ │ @ instruction: 0xf8d16d01 │ │ │ │ @ instruction: 0xf0111108 │ │ │ │ @ instruction: 0xf43f0ff0 │ │ │ │ - @ instruction: 0xf00eadbf │ │ │ │ - strls r0, [r1], #-257 @ 0xfffffeff │ │ │ │ - andgt pc, r0, sp, asr #17 │ │ │ │ - ldrbvc pc, [r9], #1606 @ 0x646 @ │ │ │ │ + @ instruction: 0xf004adbb │ │ │ │ + @ instruction: 0xf8cd0401 │ │ │ │ + @ instruction: 0xf8cde004 │ │ │ │ + bl 0x213a3c │ │ │ │ + rsbeq r0, r1, r4, asr #8 │ │ │ │ + ldrbteq pc, [sp], #583 @ 0x247 @ │ │ │ │ streq pc, [sp], #-704 @ 0xfffffd40 │ │ │ │ - cmpeq r1, r1, lsl #22 │ │ │ │ - subeq r9, r9, r2, lsl #8 │ │ │ │ - stc2l 7, cr15, [sl], #-980 @ 0xfffffc2c │ │ │ │ - stcvs 5, cr14, [r1, #-700] @ 0xfffffd44 │ │ │ │ - ldrdne pc, [r8, -r1] │ │ │ │ - svcvs 0x0070f011 │ │ │ │ - stcge 4, cr15, [r8, #252]! @ 0xfc │ │ │ │ - tstcs r7, r1, lsl #4 │ │ │ │ - @ instruction: 0xf8cd462a │ │ │ │ - @ instruction: 0xf646c000 │ │ │ │ - vmov.i32 q10, #327680 @ 0x00050000 │ │ │ │ - strls r0, [r2], #-1037 @ 0xfffffbf3 │ │ │ │ - mrrc2 7, 15, pc, r6, cr5 @ │ │ │ │ - ldcvs 5, cr14, [r4, #-620]! @ 0xfffffd94 │ │ │ │ - ldrdmi pc, [r8, -r4] │ │ │ │ - svceq 0x00f0f014 │ │ │ │ - ldcge 4, cr15, [r4, #252] @ 0xfc │ │ │ │ - bl 0xff14817c │ │ │ │ - strmi r0, [r2], -r1, asr #3 │ │ │ │ + @ instruction: 0xf7f59402 │ │ │ │ + str pc, [sl, #3187]! @ 0xc73 │ │ │ │ + @ instruction: 0xf8d16d01 │ │ │ │ + @ instruction: 0xf0111108 │ │ │ │ + @ instruction: 0xf43f6f70 │ │ │ │ + andls sl, r1, #10432 @ 0x28c0 │ │ │ │ + strtmi r2, [sl], -r7, lsl #2 │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xf6464630 │ │ │ │ - vaddhn.i16 d21, q8, │ │ │ │ - strls r0, [r2], #-1037 @ 0xfffffbf3 │ │ │ │ - mcrr2 7, 15, pc, r0, cr5 @ │ │ │ │ - stcvs 5, cr14, [r1, #-532] @ 0xfffffdec │ │ │ │ - ldrdne pc, [r8, -r1] │ │ │ │ - svceq 0x00f0f011 │ │ │ │ - ldclge 4, cr15, [lr, #-252]! @ 0xffffff04 │ │ │ │ - stceq 0, cr15, [r1], {12} │ │ │ │ - @ instruction: 0xf8cd9401 │ │ │ │ - @ instruction: 0xf646e000 │ │ │ │ - vmov.i32 d23, #65536 @ 0x00010000 │ │ │ │ - bl 0x3e49e8 │ │ │ │ - strls r0, [r2], #-3148 @ 0xfffff3b4 │ │ │ │ - cmpeq ip, pc, asr #20 │ │ │ │ - stc2 7, cr15, [r8], #-980 @ 0xfffffc2c │ │ │ │ - stcvs 5, cr14, [r3, #-436] @ 0xfffffe4c │ │ │ │ - ldrdcc pc, [r8, -r3] │ │ │ │ - svcvs 0x0070f013 │ │ │ │ - stclge 4, cr15, [r6, #-252]! @ 0xffffff04 │ │ │ │ - vmul.i q8, q10, d3[4] │ │ │ │ - @ instruction: 0xf0034103 │ │ │ │ - andls r0, r1, #16, 6 @ 0x40000000 │ │ │ │ - stceq 3, cr4, [r2], #44 @ 0x2c │ │ │ │ - vmul.i q8, q2, d1[4] │ │ │ │ - @ instruction: 0xf0013c03 │ │ │ │ - @ instruction: 0xf0020110 │ │ │ │ - @ instruction: 0xf0040210 │ │ │ │ - b 0x1164a30 │ │ │ │ - movwmi r0, #49676 @ 0xc20c │ │ │ │ - strls r2, [r0], #-263 @ 0xfffffef9 │ │ │ │ - ldrpl pc, [sp], #-1606 @ 0xfffff9ba │ │ │ │ + ldrbtpl pc, [r9], #-1606 @ 0xfffff9ba @ │ │ │ │ streq pc, [sp], #-704 @ 0xfffffd40 │ │ │ │ @ instruction: 0xf7f59402 │ │ │ │ - strb pc, [r8, #-3075] @ 0xfffff3fd @ │ │ │ │ - tsteq fp, r9, lsl #6 │ │ │ │ - streq pc, [pc], #-4 @ 0xe3a14 │ │ │ │ - tstne lr, pc, asr #20 │ │ │ │ - tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ - andeq pc, pc, #2 │ │ │ │ - @ instruction: 0xf0014323 │ │ │ │ - stmdbge r6, {r4, sl} │ │ │ │ - @ instruction: 0xf8cd4322 │ │ │ │ - stmib sp, {r3, r4, lr, pc}^ │ │ │ │ - movwcs r3, #4615 @ 0x1207 │ │ │ │ - @ instruction: 0xf7f5930a │ │ │ │ - ldr pc, [r0, #-3805]! @ 0xfffff123 │ │ │ │ - b 0x14a3b8c │ │ │ │ - @ instruction: 0xf003120e │ │ │ │ - tstls r6, r2, lsl #6 │ │ │ │ - stmdbge r6, {r0, r1, r3, r5, r8, r9, lr} │ │ │ │ - @ instruction: 0xf0029307 │ │ │ │ - @ instruction: 0xf00c0310 │ │ │ │ - @ instruction: 0xf004020f │ │ │ │ - tstmi r3, #117440512 @ 0x7000000 │ │ │ │ - movwmi lr, #35277 @ 0x89cd │ │ │ │ - movwls r2, #45825 @ 0xb301 │ │ │ │ - @ instruction: 0xff4ef7f3 │ │ │ │ - strcs lr, [r8], #-1305 @ 0xfffffae7 │ │ │ │ - strls r4, [r2], #-1602 @ 0xfffff9be │ │ │ │ + ldr pc, [r6, #3167] @ 0xc5f │ │ │ │ + @ instruction: 0xf8d46d34 │ │ │ │ + @ instruction: 0xf0144108 │ │ │ │ + @ instruction: 0xf43f0ff0 │ │ │ │ + andls sl, r1, #9152 @ 0x23c0 │ │ │ │ biceq lr, r1, r1, asr #23 │ │ │ │ - and pc, r4, sp, asr #17 │ │ │ │ - ldrbtpl pc, [r1], #-1608 @ 0xfffff9b8 @ │ │ │ │ + @ instruction: 0xf8cd4602 │ │ │ │ + ldrtmi ip, [r0], -r0 │ │ │ │ + strtvs pc, [r5], #1606 @ 0x646 │ │ │ │ streq pc, [sp], #-704 @ 0xfffffd40 │ │ │ │ - andge pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xf7f89403 │ │ │ │ - str pc, [r8, #-3829] @ 0xfffff10b │ │ │ │ - mulcs r7, ip, r8 │ │ │ │ + @ instruction: 0xf7f59402 │ │ │ │ + str pc, [r0, #3145] @ 0xc49 │ │ │ │ + @ instruction: 0xf8d16d01 │ │ │ │ + @ instruction: 0xf0111108 │ │ │ │ + @ instruction: 0xf43f0ff0 │ │ │ │ + @ instruction: 0xf004ad79 │ │ │ │ + @ instruction: 0xf8cd0401 │ │ │ │ + @ instruction: 0xf8cde004 │ │ │ │ + bl 0x213ac0 │ │ │ │ + rsbeq r0, r1, r4, asr #8 │ │ │ │ + ldrteq pc, [r5], #-583 @ 0xfffffdb9 @ │ │ │ │ + streq pc, [sp], #-704 @ 0xfffffd40 │ │ │ │ + @ instruction: 0xf7f59402 │ │ │ │ + strb pc, [r8, #-3121]! @ 0xfffff3cf @ │ │ │ │ + @ instruction: 0xf8d36d03 │ │ │ │ + @ instruction: 0xf0133108 │ │ │ │ + @ instruction: 0xf43f6f70 │ │ │ │ + stmiaeq r3!, {r0, r5, r6, r8, sl, fp, sp, pc}^ │ │ │ │ + smlabtmi r3, r4, r3, pc @ │ │ │ │ + tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ + movwmi r9, #45569 @ 0xb201 │ │ │ │ + stmdaeq r1!, {r1, r5, r7, sl, fp}^ │ │ │ │ + stccc 3, cr15, [r3], {196} @ 0xc4 │ │ │ │ + tstpeq r0, r1 @ p-variant is OBSOLETE │ │ │ │ + andseq pc, r0, #2 │ │ │ │ + streq pc, [pc], #-4 @ 0xe3b04 │ │ │ │ + andeq lr, ip, #270336 @ 0x42000 │ │ │ │ + tstcs r7, ip, lsl #6 │ │ │ │ + @ instruction: 0xf6469400 │ │ │ │ + vmls.i d22, d0, d1[0] │ │ │ │ + strls r0, [r2], #-1037 @ 0xfffffbf3 │ │ │ │ + stc2 7, cr15, [ip], {245} @ 0xf5 │ │ │ │ + movwls lr, #38211 @ 0x9543 │ │ │ │ + tsteq fp, r2, lsl r1 │ │ │ │ + streq pc, [pc], #-4 @ 0xe3b28 │ │ │ │ + stceq 0, cr15, [pc], {12} │ │ │ │ + tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ + andseq pc, r0, #2 │ │ │ │ + @ instruction: 0x4323a906 │ │ │ │ + andeq lr, ip, #270336 @ 0x42000 │ │ │ │ + ands pc, r8, sp, asr #17 │ │ │ │ + andcc lr, r7, #3358720 @ 0x334000 │ │ │ │ + movwls r2, #41729 @ 0xa301 │ │ │ │ + mcr2 7, 7, pc, cr6, cr5, {7} @ │ │ │ │ + andls lr, sl, #180355072 @ 0xac00000 │ │ │ │ + @ instruction: 0xf002004a │ │ │ │ + b 0x14a4360 │ │ │ │ + b 0x1167f8c │ │ │ │ + @ instruction: 0xf003020e │ │ │ │ + andls r0, r7, #1006632960 @ 0x3c000000 │ │ │ │ + andseq pc, r0, #1 │ │ │ │ + tstmi r3, #98304 @ 0x18000 │ │ │ │ + streq pc, [r7], #-4 │ │ │ │ + stmib sp, {r1, r2, r8, sl, ip, pc}^ │ │ │ │ + movwcs r4, #4872 @ 0x1308 │ │ │ │ + @ instruction: 0xf7f3930b │ │ │ │ + ldr pc, [r2, #-3925] @ 0xfffff0ab │ │ │ │ + strbmi r2, [r2], -r8, lsl #8 │ │ │ │ + bl 0xff148b90 │ │ │ │ + @ instruction: 0xf8cd01c1 │ │ │ │ + @ instruction: 0xf648e004 │ │ │ │ + @ instruction: 0xf2c06495 │ │ │ │ + @ instruction: 0xf8cd040d │ │ │ │ + strls sl, [r3], #-0 │ │ │ │ + mrc2 7, 7, pc, cr2, cr8, {7} │ │ │ │ + @ instruction: 0xf89ce501 │ │ │ │ + @ instruction: 0xf0022007 │ │ │ │ + bcs 0x1643e8 │ │ │ │ + andcs fp, r0, #148, 30 @ 0x250 │ │ │ │ + strt r2, [ip], r1, lsl #4 │ │ │ │ + @ instruction: 0x2098f8d0 │ │ │ │ + svcvs 0x0070f412 │ │ │ │ + stmdavs r2, {r0, r3, ip, lr, pc}^ │ │ │ │ + svceq 0x0070f412 │ │ │ │ + andcs fp, r1, #20, 30 @ 0x50 │ │ │ │ + bcs 0xec3cc │ │ │ │ + stcge 4, cr15, [r1, #-508]! @ 0xfffffe04 │ │ │ │ + stmibvc r2, {r3, r5, r6, r7, sl, sp, lr, pc}^ │ │ │ │ andeq pc, pc, #2 │ │ │ │ svclt 0x00942a02 │ │ │ │ andcs r2, r1, #0, 4 │ │ │ │ - @ instruction: 0xf8d0e6b1 │ │ │ │ - @ instruction: 0xf4122098 │ │ │ │ - andle r6, r9, r0, ror pc │ │ │ │ - @ instruction: 0xf4126842 │ │ │ │ - svclt 0x00140f70 │ │ │ │ - andcs r2, r0, #268435456 @ 0x10000000 │ │ │ │ @ instruction: 0xf47f2a00 │ │ │ │ - strbt sl, [pc], #3368 @ 0xe3abc │ │ │ │ - @ instruction: 0xf00279c2 │ │ │ │ - bcs 0x164300 │ │ │ │ - andcs fp, r0, #148, 30 @ 0x250 │ │ │ │ - bcs 0xec2d0 │ │ │ │ - ldcge 4, cr15, [sp, #-508] @ 0xfffffe04 │ │ │ │ - @ instruction: 0xf1d6e4e4 │ │ │ │ - svclt 0x0000f87d │ │ │ │ + ldrb sl, [sp], #3350 @ 0xd16 │ │ │ │ + @ instruction: 0xf872f1d6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec3ace0 │ │ │ │ + bl 0xfec3adf4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6460ff0 │ │ │ │ vsubw.s8 q11, q0, d20 │ │ │ │ @ instruction: 0x46052396 │ │ │ │ ldmdavs ip, {sp} │ │ │ │ - @ instruction: 0xfff8f7d7 │ │ │ │ + @ instruction: 0xffd2f7d7 │ │ │ │ strtmi r4, [r8], -r2, lsl #12 │ │ │ │ pop {r0, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7744038 │ │ │ │ - svclt 0x0000b8e3 │ │ │ │ + svclt 0x0000b859 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec3ad10 │ │ │ │ + bl 0xfec3ae24 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6460ff0 │ │ │ │ vsubw.s8 q11, q0, d20 │ │ │ │ @ instruction: 0x46052396 │ │ │ │ ldmdavs ip, {sp} │ │ │ │ - @ instruction: 0xffe0f7d7 │ │ │ │ + @ instruction: 0xffbaf7d7 │ │ │ │ strtmi r4, [r8], -r2, lsl #12 │ │ │ │ pop {r0, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7744038 │ │ │ │ - svclt 0x0000b937 │ │ │ │ + svclt 0x0000b8ad │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec3ad40 │ │ │ │ + bl 0xfec3ae54 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6460ff0 │ │ │ │ vsubw.s8 q11, q0, d20 │ │ │ │ @ instruction: 0x46052396 │ │ │ │ ldmdavs ip, {r0, sp} │ │ │ │ - @ instruction: 0xffc8f7d7 │ │ │ │ + @ instruction: 0xffa2f7d7 │ │ │ │ strtmi r4, [r8], -r2, lsl #12 │ │ │ │ pop {r0, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7744038 │ │ │ │ - svclt 0x0000bbf5 │ │ │ │ + svclt 0x0000bb6b │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec3ad70 │ │ │ │ + bl 0xfec3ae84 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6460ff0 │ │ │ │ vsubw.s8 q11, q0, d20 │ │ │ │ @ instruction: 0x46052396 │ │ │ │ ldmdavs ip, {r0, sp} │ │ │ │ - @ instruction: 0xffb0f7d7 │ │ │ │ + @ instruction: 0xff8af7d7 │ │ │ │ strtmi r4, [r8], -r2, lsl #12 │ │ │ │ pop {r0, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7744038 │ │ │ │ - svclt 0x0000bb3d │ │ │ │ + svclt 0x0000bab3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec3ada0 │ │ │ │ + bl 0xfec3aeb4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0ff0 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r3, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ strbtmi ip, [r3], #-12 │ │ │ │ - bl 0x4087c4 │ │ │ │ + bl 0x4088d8 │ │ │ │ @ instruction: 0xf64d0301 │ │ │ │ vorr.i32 d17, #12 @ 0x0000000c │ │ │ │ - bl 0x3e4220 │ │ │ │ + bl 0x3e4334 │ │ │ │ @ instruction: 0xf8cd0e02 │ │ │ │ - bl 0x41bbd4 │ │ │ │ + bl 0x41bce8 │ │ │ │ stmdavs r8, {r9} │ │ │ │ - @ instruction: 0xf8f0f76d │ │ │ │ + @ instruction: 0xf866f76d │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq fp, r3, r4, asr #31 │ │ │ │ + @ instruction: 0x0083beb0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec3adf8 │ │ │ │ + bl 0xfec3af0c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0ff0 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r3, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ strbtmi ip, [r3], #-12 │ │ │ │ - bl 0x40881c │ │ │ │ + bl 0x408930 │ │ │ │ @ instruction: 0xf64d0301 │ │ │ │ vbic.i32 d20, #4 @ 0x00000004 │ │ │ │ - bl 0x3e4278 │ │ │ │ + bl 0x3e438c │ │ │ │ @ instruction: 0xf8cd0e02 │ │ │ │ - bl 0x41bc2c │ │ │ │ + bl 0x41bd40 │ │ │ │ stmdavs r8, {r9} │ │ │ │ - @ instruction: 0xf8c4f76d │ │ │ │ + @ instruction: 0xf83af76d │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq fp, r3, ip, ror #30 │ │ │ │ + addeq fp, r3, r8, asr lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec3ae50 │ │ │ │ + bl 0xfec3af64 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0ff0 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r3, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ strbtmi ip, [r3], #-12 │ │ │ │ - bl 0x408874 │ │ │ │ + bl 0x408988 │ │ │ │ @ instruction: 0xf64d0301 │ │ │ │ vaddw.s8 q9, q8, d24 │ │ │ │ - bl 0x3e42d0 │ │ │ │ + bl 0x3e43e4 │ │ │ │ @ instruction: 0xf8cd0e02 │ │ │ │ - bl 0x41bc84 │ │ │ │ + bl 0x41bd98 │ │ │ │ stmdavs r8, {r9} │ │ │ │ - @ instruction: 0xf898f76d │ │ │ │ + @ instruction: 0xf80ef76d │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq fp, r3, r4, lsl pc │ │ │ │ + addeq fp, r3, r0, lsl #28 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec3aea8 │ │ │ │ + bl 0xfec3afbc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0ff0 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r3, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ strbtmi ip, [r3], #-12 │ │ │ │ - bl 0x4088cc │ │ │ │ + bl 0x4089e0 │ │ │ │ vcgt.s8 d16, d13, d1 │ │ │ │ vsra.s64 d23, d0, #64 │ │ │ │ - bl 0x3e4328 │ │ │ │ + bl 0x3e443c │ │ │ │ @ instruction: 0xf8cd0e02 │ │ │ │ - bl 0x41bcdc │ │ │ │ + bl 0x41bdf0 │ │ │ │ stmdavs r8, {r9} │ │ │ │ - @ instruction: 0xf86cf76d │ │ │ │ + @ instruction: 0xffe2f76c │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0x0083bebc │ │ │ │ + addeq fp, r3, r8, lsr #27 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec3af00 │ │ │ │ + bl 0xfec3b014 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0ff0 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r3, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ strbtmi ip, [r3], #-12 │ │ │ │ - bl 0x408924 │ │ │ │ + bl 0x408a38 │ │ │ │ @ instruction: 0xf64d0301 │ │ │ │ vsra.s64 d16, d8, #64 │ │ │ │ - bl 0x3e4380 │ │ │ │ + bl 0x3e4494 │ │ │ │ @ instruction: 0xf8cd0e02 │ │ │ │ - bl 0x41bd34 │ │ │ │ + bl 0x41be48 │ │ │ │ stmdavs r8, {r9} │ │ │ │ - @ instruction: 0xf840f76d │ │ │ │ + @ instruction: 0xffb6f76c │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq fp, r3, r4, ror #28 │ │ │ │ + addeq fp, r3, r0, asr sp │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec3af58 │ │ │ │ + bl 0xfec3b06c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0ff0 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r3, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ strbtmi ip, [r3], #-12 │ │ │ │ - bl 0x40897c │ │ │ │ + bl 0x408a90 │ │ │ │ @ instruction: 0xf64d0301 │ │ │ │ vsra.s64 d19, d16, #64 │ │ │ │ - bl 0x3e43d8 │ │ │ │ + bl 0x3e44ec │ │ │ │ @ instruction: 0xf8cd0e02 │ │ │ │ - bl 0x41bd8c │ │ │ │ + bl 0x41bea0 │ │ │ │ stmdavs r8, {r9} │ │ │ │ - @ instruction: 0xf814f76d │ │ │ │ + @ instruction: 0xff8af76c │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq fp, r3, ip, lsl #28 │ │ │ │ + strdeq fp, [r3], r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec3afb0 │ │ │ │ + bl 0xfec3b0c4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0ff0 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r3, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ strbtmi ip, [r3], #-12 │ │ │ │ - bl 0x4089d4 │ │ │ │ + bl 0x408ae8 │ │ │ │ @ instruction: 0xf64d0301 │ │ │ │ vaddw.s8 q9, q0, d20 │ │ │ │ - bl 0x3e4430 │ │ │ │ + bl 0x3e4544 │ │ │ │ @ instruction: 0xf8cd0e02 │ │ │ │ - bl 0x41bde4 │ │ │ │ + bl 0x41bef8 │ │ │ │ stmdavs r8, {r9} │ │ │ │ - @ instruction: 0xffe8f76c │ │ │ │ + @ instruction: 0xff5ef76c │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0x0083bdb4 │ │ │ │ + addeq fp, r3, r0, lsr #25 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec3b008 │ │ │ │ + bl 0xfec3b11c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0ff0 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r3, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ strbtmi ip, [r3], #-12 │ │ │ │ - bl 0x408a2c │ │ │ │ + bl 0x408b40 │ │ │ │ vcgt.s8 d16, d13, d1 │ │ │ │ vaddw.s8 , q0, d12 │ │ │ │ - bl 0x3e4488 │ │ │ │ + bl 0x3e459c │ │ │ │ @ instruction: 0xf8cd0e02 │ │ │ │ - bl 0x41be3c │ │ │ │ + bl 0x41bf50 │ │ │ │ stmdavs r8, {r9} │ │ │ │ - @ instruction: 0xffbcf76c │ │ │ │ + @ instruction: 0xff32f76c │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq fp, r3, ip, asr sp │ │ │ │ + addeq fp, r3, r8, asr #24 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec3b060 │ │ │ │ + bl 0xfec3b174 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0ff0 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r3, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ strbtmi ip, [r3], #-12 │ │ │ │ - bl 0x408a84 │ │ │ │ + bl 0x408b98 │ │ │ │ @ instruction: 0xf64d0301 │ │ │ │ vorr.i32 d16, #4 @ 0x00000004 │ │ │ │ - bl 0x3e44e0 │ │ │ │ + bl 0x3e45f4 │ │ │ │ @ instruction: 0xf8cd0e02 │ │ │ │ - bl 0x41be94 │ │ │ │ + bl 0x41bfa8 │ │ │ │ stmdavs r8, {r9} │ │ │ │ - @ instruction: 0xff90f76c │ │ │ │ + @ instruction: 0xff06f76c │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq fp, r3, r4, lsl #26 │ │ │ │ + strdeq fp, [r3], r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec3b0b8 │ │ │ │ + bl 0xfec3b1cc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0ff0 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r3, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ strbtmi ip, [r3], #-12 │ │ │ │ - bl 0x408adc │ │ │ │ + bl 0x408bf0 │ │ │ │ @ instruction: 0xf64d0301 │ │ │ │ vaddw.s8 , q0, d28 │ │ │ │ - bl 0x3e4538 │ │ │ │ + bl 0x3e464c │ │ │ │ @ instruction: 0xf8cd0e02 │ │ │ │ - bl 0x41beec │ │ │ │ + bl 0x41c000 │ │ │ │ stmdavs r8, {r9} │ │ │ │ - @ instruction: 0xff64f76c │ │ │ │ + cdp2 7, 13, cr15, cr10, cr12, {3} │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq fp, r3, ip, lsr #25 │ │ │ │ + umulleq fp, r3, r8, fp │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec3b110 │ │ │ │ + bl 0xfec3b224 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0ff0 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r3, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ strbtmi ip, [r3], #-12 │ │ │ │ - bl 0x408b34 │ │ │ │ + bl 0x408c48 │ │ │ │ vcgt.s8 d16, d13, d1 │ │ │ │ vaddw.s8 q11, q8, d8 │ │ │ │ - bl 0x3e4590 │ │ │ │ + bl 0x3e46a4 │ │ │ │ @ instruction: 0xf8cd0e02 │ │ │ │ - bl 0x41bf44 │ │ │ │ + bl 0x41c058 │ │ │ │ stmdavs r8, {r9} │ │ │ │ - @ instruction: 0xff38f76c │ │ │ │ + cdp2 7, 10, cr15, cr14, cr12, {3} │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq fp, r3, r4, asr ip │ │ │ │ + addeq fp, r3, r0, asr #22 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec3b168 │ │ │ │ + bl 0xfec3b27c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0ff0 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r3, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ strbtmi ip, [r3], #-12 │ │ │ │ - bl 0x408b8c │ │ │ │ + bl 0x408ca0 │ │ │ │ @ instruction: 0xf64d0301 │ │ │ │ vaddw.s8 , q8, d16 │ │ │ │ - bl 0x3e45e8 │ │ │ │ + bl 0x3e46fc │ │ │ │ @ instruction: 0xf8cd0e02 │ │ │ │ - bl 0x41bf9c │ │ │ │ + bl 0x41c0b0 │ │ │ │ stmdavs r8, {r9} │ │ │ │ - @ instruction: 0xff0cf76c │ │ │ │ + cdp2 7, 8, cr15, cr2, cr12, {3} │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - strdeq fp, [r3], ip │ │ │ │ + addeq fp, r3, r8, ror #21 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec3b1c0 │ │ │ │ + bl 0xfec3b2d4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0ff0 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r3, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ strbtmi ip, [r3], #-12 │ │ │ │ - bl 0x408be4 │ │ │ │ + bl 0x408cf8 │ │ │ │ vcgt.s8 d16, d13, d1 │ │ │ │ vmla.f d18, d16, d0[7] │ │ │ │ - bl 0x3e4640 │ │ │ │ + bl 0x3e4754 │ │ │ │ @ instruction: 0xf8cd0e02 │ │ │ │ - bl 0x41bff4 │ │ │ │ + bl 0x41c108 │ │ │ │ stmdavs r8, {r9} │ │ │ │ - cdp2 7, 14, cr15, cr0, cr12, {3} │ │ │ │ + cdp2 7, 5, cr15, cr6, cr12, {3} │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq fp, r3, r4, lsr #23 │ │ │ │ + umulleq fp, r3, r0, sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec3b218 │ │ │ │ + bl 0xfec3b32c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0ff0 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r3, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ strbtmi ip, [r3], #-12 │ │ │ │ - bl 0x408c3c │ │ │ │ + bl 0x408d50 │ │ │ │ vcgt.s8 d16, d13, d1 │ │ │ │ vmla.f d17, d0, d0[4] │ │ │ │ - bl 0x3e4698 │ │ │ │ + bl 0x3e47ac │ │ │ │ @ instruction: 0xf8cd0e02 │ │ │ │ - bl 0x41c04c │ │ │ │ + bl 0x41c160 │ │ │ │ stmdavs r8, {r9} │ │ │ │ - cdp2 7, 11, cr15, cr4, cr12, {3} │ │ │ │ + cdp2 7, 2, cr15, cr10, cr12, {3} │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq fp, r3, ip, asr #22 │ │ │ │ + addeq fp, r3, r8, lsr sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec3b270 │ │ │ │ + bl 0xfec3b384 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0ff0 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r3, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ strbtmi ip, [r3], #-12 │ │ │ │ - bl 0x408c94 │ │ │ │ + bl 0x408da8 │ │ │ │ vcgt.s8 d16, d13, d1 │ │ │ │ vmla.f d18, d0, d0[6] │ │ │ │ - bl 0x3e46f0 │ │ │ │ + bl 0x3e4804 │ │ │ │ @ instruction: 0xf8cd0e02 │ │ │ │ - bl 0x41c0a4 │ │ │ │ + bl 0x41c1b8 │ │ │ │ stmdavs r8, {r9} │ │ │ │ - cdp2 7, 8, cr15, cr8, cr12, {3} │ │ │ │ + ldc2l 7, cr15, [lr, #432]! @ 0x1b0 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - strdeq fp, [r3], r4 │ │ │ │ + addeq fp, r3, r0, ror #19 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec3b2c8 │ │ │ │ + bl 0xfec3b3dc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0ff0 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r3, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ strbtmi ip, [r3], #-12 │ │ │ │ - bl 0x408cec │ │ │ │ + bl 0x408e00 │ │ │ │ vcgt.s8 d16, d13, d1 │ │ │ │ vsra.s64 q8, q6, #64 │ │ │ │ - bl 0x3e4748 │ │ │ │ + bl 0x3e485c │ │ │ │ @ instruction: 0xf8cd0e02 │ │ │ │ - bl 0x41c0fc │ │ │ │ + bl 0x41c210 │ │ │ │ stmdavs r8, {r9} │ │ │ │ - cdp2 7, 5, cr15, cr12, cr12, {3} │ │ │ │ + ldc2l 7, cr15, [r2, #432] @ 0x1b0 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - umulleq fp, r3, ip, sl │ │ │ │ + addeq fp, r3, r8, lsl #19 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec3b320 │ │ │ │ + bl 0xfec3b434 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0ff0 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r3, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ strbtmi ip, [r3], #-12 │ │ │ │ - bl 0x408d44 │ │ │ │ + bl 0x408e58 │ │ │ │ vcgt.s8 d16, d13, d1 │ │ │ │ vmla.f d17, d16, d0[5] │ │ │ │ - bl 0x3e47a0 │ │ │ │ + bl 0x3e48b4 │ │ │ │ @ instruction: 0xf8cd0e02 │ │ │ │ - bl 0x41c154 │ │ │ │ + bl 0x41c268 │ │ │ │ stmdavs r8, {r9} │ │ │ │ - cdp2 7, 3, cr15, cr0, cr12, {3} │ │ │ │ + stc2 7, cr15, [r6, #432]! @ 0x1b0 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq fp, r3, r4, asr #20 │ │ │ │ + addeq fp, r3, r0, lsr r9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec3b378 │ │ │ │ + bl 0xfec3b48c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0ff0 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r3, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ strbtmi ip, [r3], #-12 │ │ │ │ - bl 0x408d9c │ │ │ │ + bl 0x408eb0 │ │ │ │ vcgt.s8 d16, d13, d1 │ │ │ │ vorr.i32 q8, #8 @ 0x00000008 │ │ │ │ - bl 0x3e47f8 │ │ │ │ + bl 0x3e490c │ │ │ │ @ instruction: 0xf8cd0e02 │ │ │ │ - bl 0x41c1ac │ │ │ │ + bl 0x41c2c0 │ │ │ │ stmdavs r8, {r9} │ │ │ │ - cdp2 7, 0, cr15, cr4, cr12, {3} │ │ │ │ + ldc2l 7, cr15, [sl, #-432]! @ 0xfffffe50 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq fp, r3, ip, ror #19 │ │ │ │ + ldrdeq fp, [r3], r8 │ │ │ │ andmi pc, r0, #79 @ 0x4f │ │ │ │ - ldmdalt sl, {r0, r4, r5, r6, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + svclt 0x0090f770 │ │ │ │ andmi pc, r0, #111 @ 0x6f │ │ │ │ - blt 0x921f9c │ │ │ │ + ldmiblt r6, {r0, r4, r5, r6, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec3b3e0 │ │ │ │ + bl 0xfec3b4f4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00ff0 │ │ │ │ umulllt ip, r3, r0, r0 │ │ │ │ svceq 0x0000f1bc │ │ │ │ @ instruction: 0xf890d12a │ │ │ │ ldmdblt sl, {r2, r3, r5, r6, r7, sp}^ │ │ │ │ umlalcs pc, ip, r0, r8 @ │ │ │ │ @@ -216997,78 +217068,78 @@ │ │ │ │ andlt r4, r3, r8, lsl #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ strbtmi r6, [r1], -r3, asr #26 │ │ │ │ @ instruction: 0xf04f6882 │ │ │ │ vmull.s8 q8, d7, d1 │ │ │ │ - bne 0xff57f220 │ │ │ │ + bne 0xff57f334 │ │ │ │ vsubw.s8 q9, , d1 │ │ │ │ - bcs 0x174e28 │ │ │ │ + bcs 0x174f3c │ │ │ │ uqadd16mi fp, r3, r8 │ │ │ │ @ instruction: 0xf7cb2201 │ │ │ │ - smlabtcs r0, r9, ip, pc @ │ │ │ │ + @ instruction: 0x2100fc9f │ │ │ │ andlt r4, r3, r8, lsl #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r0, #-0] │ │ │ │ ldrsbne pc, [r0], #128 @ 0x80 @ │ │ │ │ @ instruction: 0xf6c1230a │ │ │ │ andcs r7, r1, #224, 6 @ 0x80000003 │ │ │ │ svcvs 0x0080f011 │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xf04fbf18 │ │ │ │ strdcs r5, [r0, -pc] │ │ │ │ - blx 0xfec22196 │ │ │ │ + blx 0xfe1a22aa │ │ │ │ @ instruction: 0xf8d0e7e3 │ │ │ │ ldreq r3, [fp, #208] @ 0xd0 │ │ │ │ @ instruction: 0xf7d7d402 │ │ │ │ - ldrb pc, [ip, r5, asr #23] @ │ │ │ │ - orrvs pc, r0, #268435460 @ 0x10000004 │ │ │ │ + bfc pc, #23, #6 @ │ │ │ │ + orrsvc pc, r0, #268435460 @ 0x10000004 │ │ │ │ teqpeq r5, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - msrvs R12_fiq, sl │ │ │ │ + teqpvc ip, sl, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - subvs pc, ip, sl, asr #4 │ │ │ │ + subsvc pc, ip, sl, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf1a022fa │ │ │ │ - svclt 0x0000fcdf │ │ │ │ + svclt 0x0000fcd5 │ │ │ │ @ instruction: 0xf04f2200 │ │ │ │ @ instruction: 0xf7744300 │ │ │ │ - svclt 0x0000bb43 │ │ │ │ + svclt 0x0000bab9 │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ movwmi pc, #111 @ 0x6f @ │ │ │ │ - bllt 0x422080 │ │ │ │ - strlt r0, [r0, #-3018] @ 0xfffff436 │ │ │ │ - mcrreq 10, 4, lr, r1, cr15 │ │ │ │ - vmull.u q8, d17, d3[2] │ │ │ │ - @ instruction: 0xf0021ec0 │ │ │ │ - @ instruction: 0xf00c021e │ │ │ │ - b 0x1167340 │ │ │ │ - @ instruction: 0xf003020e │ │ │ │ - subvs r0, r2, lr, lsl r3 │ │ │ │ - subne pc, r0, #67108867 @ 0x4000003 │ │ │ │ - orrpl pc, r0, r1, asr #7 │ │ │ │ - andeq lr, ip, #270336 @ 0x42000 │ │ │ │ - andvs r4, r2, fp, lsl #6 │ │ │ │ - andcs r6, r0, r3, lsl #1 │ │ │ │ + blt 0xfe1a2194 │ │ │ │ + strlt r0, [r0, #-2762] @ 0xfffff536 │ │ │ │ + b 0x14a72f8 │ │ │ │ + vqdmulh.s q8, , d1[0] │ │ │ │ + @ instruction: 0xf0025e80 │ │ │ │ + @ instruction: 0xf003021e │ │ │ │ + b 0x1165054 │ │ │ │ + @ instruction: 0xf00c020e │ │ │ │ + addvs r0, r2, lr, lsl ip │ │ │ │ + sbcne pc, r0, #67108867 @ 0x4000003 │ │ │ │ + smlalbtne pc, r0, r1, r3 @ │ │ │ │ + b 0x113503c │ │ │ │ + stmib r0, {r2, r3, r8}^ │ │ │ │ + andcs r1, r0, r0, lsl #6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - vmul.i q8, , d3[2] │ │ │ │ - @ instruction: 0xf0034203 │ │ │ │ + vmull.u8 q8, d17, d11 │ │ │ │ + @ instruction: 0xf0033203 │ │ │ │ @ instruction: 0xf0010310 │ │ │ │ tstmi r3, #3840 @ 0xf00 │ │ │ │ - subvs r0, r3, sl, asr #16 │ │ │ │ - @ instruction: 0xf0020c8b │ │ │ │ - @ instruction: 0xf0030210 │ │ │ │ - vorr.i32 d16, #36864 @ 0x00009000 │ │ │ │ - b 0x1170720 │ │ │ │ - movwmi r0, #45580 @ 0xb20c │ │ │ │ - addvs r6, r3, r2 │ │ │ │ + addvs r0, r3, sl, asr #17 │ │ │ │ + @ instruction: 0xf002084b │ │ │ │ + vmov.i32 d16, #36864 @ 0x00009000 │ │ │ │ + @ instruction: 0xf0034103 │ │ │ │ + movwmi r0, #41744 @ 0xa310 │ │ │ │ + movweq lr, #51779 @ 0xca43 │ │ │ │ + andcc lr, r0, #192, 18 @ 0x300000 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ subeq r0, sl, fp, asr #21 │ │ │ │ stcpl 3, cr15, [r0], {193} @ 0xc1 │ │ │ │ tstpeq lr, #3 @ p-variant is OBSOLETE │ │ │ │ @@ -217098,658 +217169,658 @@ │ │ │ │ tstpeq r0, r1 @ p-variant is OBSOLETE │ │ │ │ movweq lr, #51779 @ 0xca43 │ │ │ │ stmib r0, {r0, r4, r8, r9, lr}^ │ │ │ │ andcs r1, r0, r0, lsl #6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - beq 0xff3d17b4 │ │ │ │ - vmla.i q8, , d2[2] │ │ │ │ - vqdmulh.s , , d0[0] │ │ │ │ - @ instruction: 0xf0035e80 │ │ │ │ - @ instruction: 0xf002031e │ │ │ │ - @ instruction: 0xf8c0021e │ │ │ │ - vaddl.u8 q14, d1, d4 │ │ │ │ - vmull.u8 q10, d1, d0 │ │ │ │ - b 0x11a88d4 │ │ │ │ - tstmi r1, #939524096 @ 0x38000000 │ │ │ │ - andgt pc, r0, r0, asr #17 │ │ │ │ - smlabtcc r2, r0, r9, lr │ │ │ │ - mrscs r2, (UNDEF: 0) │ │ │ │ - movwcs r2, #512 @ 0x200 │ │ │ │ - stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - svclt 0x0000bd00 │ │ │ │ - @ instruction: 0xf3c10bcb │ │ │ │ - stceq 12, cr1, [sl], {192} @ 0xc0 │ │ │ │ - movweq pc, #8195 @ 0x2003 @ │ │ │ │ - movweq lr, #51779 @ 0xca43 │ │ │ │ - andeq pc, r4, #2 │ │ │ │ - beq 0xff3b4570 │ │ │ │ - stcpl 3, cr15, [r0], {193} @ 0xc1 │ │ │ │ - tstpeq lr, #3 @ p-variant is OBSOLETE │ │ │ │ - movweq lr, #51779 @ 0xca43 │ │ │ │ - mcrreq 10, 4, lr, r1, cr15 │ │ │ │ + b 0x14d18c8 │ │ │ │ + beq 0xff3a75d0 │ │ │ │ + subne pc, r0, #67108867 @ 0x4000003 │ │ │ │ ldceq 0, cr15, [lr], {12} │ │ │ │ - smlalbtne pc, r0, r1, r3 @ │ │ │ │ - tsteq ip, r1, asr #20 │ │ │ │ - stmib r0, {r1, r7, sp, lr}^ │ │ │ │ - andcs r3, r0, r0, lsl #2 │ │ │ │ + cdppl 3, 8, cr15, cr0, cr1, {6} │ │ │ │ + tstpeq lr, #3 @ p-variant is OBSOLETE │ │ │ │ + andeq lr, ip, #270336 @ 0x42000 │ │ │ │ + movweq lr, #59971 @ 0xea43 │ │ │ │ + stclne 3, cr15, [r0], {193} @ 0xc1 │ │ │ │ + vmla.i q11, , d2[0] │ │ │ │ + @ instruction: 0xf8c04100 │ │ │ │ + andvs ip, r1, r4 │ │ │ │ + andcs r6, r0, r3, lsl #1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ - ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - beq 0xff3d183c │ │ │ │ - vmla.i q8, , d2[2] │ │ │ │ - vmull.p8 , d17, d0 │ │ │ │ - @ instruction: 0xf0031cc0 │ │ │ │ - @ instruction: 0xf002031e │ │ │ │ - vmov.i32 d16, #40448 @ 0x00009e00 │ │ │ │ - b 0x11a8954 │ │ │ │ - tstmi r1, #939524096 @ 0x38000000 │ │ │ │ - andgt pc, r0, r0, asr #17 │ │ │ │ - addvs r6, r1, r3, asr #32 │ │ │ │ - mrscs r2, (UNDEF: 0) │ │ │ │ - movwcs r2, #512 @ 0x200 │ │ │ │ - stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - svclt 0x0000bd00 │ │ │ │ - beq 0xff3d1874 │ │ │ │ - vmla.i q8, , d2[2] │ │ │ │ - vmull.p8 , d17, d0 │ │ │ │ - @ instruction: 0xf0031cc0 │ │ │ │ - @ instruction: 0xf002031e │ │ │ │ - vmov.i32 d16, #40448 @ 0x00009e00 │ │ │ │ - b 0x11a898c │ │ │ │ - tstmi r1, #939524096 @ 0x38000000 │ │ │ │ - andgt pc, r0, r0, asr #17 │ │ │ │ - addvs r6, r1, r3, asr #32 │ │ │ │ + stclt 12, cr0, [r0, #-0] │ │ │ │ + b 0x14a4630 │ │ │ │ + @ instruction: 0xf3c13cd1 │ │ │ │ + @ instruction: 0xf0021340 │ │ │ │ + strlt r0, [r0, #-542] @ 0xfffffde2 │ │ │ │ + vorr.i32 d20, #37632 @ 0x00009300 │ │ │ │ + beq 0xff36c01c │ │ │ │ + stceq 0, cr15, [r2], {12} │ │ │ │ + stceq 0, cr6, [fp], {67} @ 0x43 │ │ │ │ + @ instruction: 0x0c0eea4c │ │ │ │ + movweq pc, #16387 @ 0x4003 @ │ │ │ │ + andseq pc, lr, #2 │ │ │ │ + orrpl pc, r0, r1, asr #7 │ │ │ │ + b 0xfe1b5160 │ │ │ │ + andvs r0, r2, ip, lsl #6 │ │ │ │ + andcs r6, r0, r3, lsl #1 │ │ │ │ + andcs r2, r0, #0, 2 │ │ │ │ + @ instruction: 0xf04f2300 │ │ │ │ + stclt 12, cr0, [r0, #-0] │ │ │ │ + mcrreq 10, 4, lr, r1, cr15 │ │ │ │ + vmull.u q8, d17, d3[2] │ │ │ │ + @ instruction: 0xf00c1240 │ │ │ │ + b 0x11675d4 │ │ │ │ + @ instruction: 0xf003020c │ │ │ │ + vorr.i32 d16, #40448 @ 0x00009e00 │ │ │ │ + addvs r5, r2, r0, lsl #25 │ │ │ │ + bicne pc, r0, r1, asr #7 │ │ │ │ + movweq lr, #51779 @ 0xca43 │ │ │ │ + movwne lr, #2496 @ 0x9c0 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - svclt 0x0000bd00 │ │ │ │ - b 0x14d18ac │ │ │ │ - beq 0xff3a75b4 │ │ │ │ + svclt 0x00004770 │ │ │ │ + b 0x14d1988 │ │ │ │ + beq 0xff3a7690 │ │ │ │ + subne pc, r0, #67108867 @ 0x4000003 │ │ │ │ + cdpne 3, 12, cr15, cr0, cr1, {6} │ │ │ │ + ldceq 0, cr15, [lr], {12} │ │ │ │ + tstpeq lr, #3 @ p-variant is OBSOLETE │ │ │ │ + orrpl pc, r0, r1, asr #7 │ │ │ │ + andeq lr, ip, #270336 @ 0x42000 │ │ │ │ + @ instruction: 0xf8c0430b │ │ │ │ + addvs lr, r2, r0 │ │ │ │ + andcs r6, r0, r3, asr #32 │ │ │ │ + andcs r2, r0, #0, 2 │ │ │ │ + @ instruction: 0xf04f2300 │ │ │ │ + stclt 12, cr0, [r0, #-0] │ │ │ │ + b 0x14d19c0 │ │ │ │ + beq 0xff3a76c8 │ │ │ │ subne pc, r0, #67108867 @ 0x4000003 │ │ │ │ ldceq 0, cr15, [lr], {12} │ │ │ │ cdppl 3, 8, cr15, cr0, cr1, {6} │ │ │ │ tstpeq lr, #3 @ p-variant is OBSOLETE │ │ │ │ andeq lr, ip, #270336 @ 0x42000 │ │ │ │ movweq lr, #59971 @ 0xea43 │ │ │ │ stcmi 3, cr15, [r0], {193} @ 0xc1 │ │ │ │ - andcc lr, r2, #192, 18 @ 0x300000 │ │ │ │ - bicne pc, r0, r1, asr #7 │ │ │ │ - andgt pc, r0, r0, asr #17 │ │ │ │ - andcs r6, r0, r1, asr #32 │ │ │ │ + vmla.i q11, , d2[0] │ │ │ │ + @ instruction: 0xf8c011c0 │ │ │ │ + stmib r0, {lr, pc}^ │ │ │ │ + andcs r1, r0, r1, lsl #6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec3b6f0 │ │ │ │ + bl 0xfec3b804 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0ff0 │ │ │ │ strmi ip, [r4], -r4, asr #32 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #130 @ 0x82 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andeq pc, ip, r0, asr r8 @ │ │ │ │ movwls r4, #5123 @ 0x1403 │ │ │ │ @ instruction: 0xf64d1843 │ │ │ │ vorr.i32 d17, #12 @ 0x0000000c │ │ │ │ - bl 0xe4b70 │ │ │ │ + bl 0xe4c84 │ │ │ │ @ instruction: 0xf8cd0c02 │ │ │ │ stmdbne r2, {lr, pc} │ │ │ │ @ instruction: 0xf76c6808 │ │ │ │ - @ instruction: 0xf44ffc49 │ │ │ │ + @ instruction: 0xf44ffbbf │ │ │ │ strtmi r4, [r1], -r0, lsl #4 │ │ │ │ andlt r4, r2, r0, lsr #12 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ - mcrlt 7, 3, pc, cr4, cr0, {3} @ │ │ │ │ - addeq fp, r3, r2, ror r6 │ │ │ │ + ldcllt 7, cr15, [sl, #448] @ 0x1c0 │ │ │ │ + addeq fp, r3, lr, asr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec3b748 │ │ │ │ + bl 0xfec3b85c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0ff0 │ │ │ │ strmi ip, [r4], -r4, asr #32 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #130 @ 0x82 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andeq pc, ip, r0, asr r8 @ │ │ │ │ movwls r4, #5123 @ 0x1403 │ │ │ │ @ instruction: 0xf64d1843 │ │ │ │ vsra.s64 d16, d8, #64 │ │ │ │ - bl 0xe4bc8 │ │ │ │ + bl 0xe4cdc │ │ │ │ @ instruction: 0xf8cd0c02 │ │ │ │ stmdbne r2, {lr, pc} │ │ │ │ @ instruction: 0xf76c6808 │ │ │ │ - @ instruction: 0xf04ffc1d │ │ │ │ + @ instruction: 0xf04ffb93 │ │ │ │ strtmi r4, [r1], -r0, lsl #4 │ │ │ │ andlt r4, r2, r0, lsr #12 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ - mrclt 7, 1, APSR_nzcv, cr8, cr0, {3} │ │ │ │ - addeq fp, r3, sl, lsl r6 │ │ │ │ + stclt 7, cr15, [lr, #448]! @ 0x1c0 │ │ │ │ + addeq fp, r3, r6, lsl #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec3b7a0 │ │ │ │ + bl 0xfec3b8b4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0ff0 │ │ │ │ strmi ip, [r4], -r8, asr #32 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #130 @ 0x82 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andeq pc, ip, r0, asr r8 @ │ │ │ │ movwls r4, #5123 @ 0x1403 │ │ │ │ @ instruction: 0xf64d1843 │ │ │ │ vorr.i32 d16, #4 @ 0x00000004 │ │ │ │ - bl 0xe4c20 │ │ │ │ + bl 0xe4d34 │ │ │ │ @ instruction: 0xf8cd0c02 │ │ │ │ stmdbne r2, {lr, pc} │ │ │ │ @ instruction: 0xf76c6808 │ │ │ │ - andcs pc, r0, #246784 @ 0x3c400 │ │ │ │ + andcs pc, r0, #105472 @ 0x19c00 │ │ │ │ movwmi pc, #79 @ 0x4f @ │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7744010 │ │ │ │ - svclt 0x0000b99d │ │ │ │ - addeq fp, r3, r2, asr #11 │ │ │ │ + svclt 0x0000b913 │ │ │ │ + addeq fp, r3, lr, lsr #9 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec3b7fc │ │ │ │ + bl 0xfec3b910 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ @ instruction: 0x4607461c │ │ │ │ svcvs 0x0070ee1d │ │ │ │ smlabtcs r2, sp, r9, lr │ │ │ │ - blx 0xff1223c2 │ │ │ │ + blx 0xea24d6 │ │ │ │ @ instruction: 0x46054b17 │ │ │ │ ldrbtmi r9, [fp], #-2307 @ 0xfffff6fd │ │ │ │ - bls 0x17e68c │ │ │ │ + bls 0x17e7a0 │ │ │ │ stmdane r3, {r4, r5, r6, r7, fp, ip, lr}^ │ │ │ │ tstpne ip, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ andls r4, r0, #33554432 @ 0x2000000 │ │ │ │ andls r1, r1, #32768 @ 0x8000 │ │ │ │ stmdavs r8, {r1, r6, r8, fp, ip} │ │ │ │ - blx 0xff1223ee │ │ │ │ + blx 0xea2502 │ │ │ │ @ instruction: 0xf64d4b0e │ │ │ │ vbic.i32 d20, #4 @ 0x00000004 │ │ │ │ ldrbtmi r0, [fp], #-405 @ 0xfffffe6b │ │ │ │ ldmpl r2!, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrmi r4, [r5], #-1044 @ 0xfffffbec │ │ │ │ strpl lr, [r0], #-2509 @ 0xfffff633 │ │ │ │ @ instruction: 0x461a18bb │ │ │ │ @ instruction: 0xf76c6808 │ │ │ │ - andlt pc, r5, pc, lsr #23 │ │ │ │ + andlt pc, r5, r5, lsr #22 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bdf0 │ │ │ │ - addeq fp, r3, sl, asr r5 │ │ │ │ - addeq fp, r3, lr, lsr #10 │ │ │ │ + addeq fp, r3, r6, asr #8 │ │ │ │ + addeq fp, r3, sl, lsl r4 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec3b884 │ │ │ │ + bl 0xfec3b998 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ @ instruction: 0x4607461c │ │ │ │ svcvs 0x0070ee1d │ │ │ │ smlabtcs r2, sp, r9, lr │ │ │ │ - blx 0x202244a │ │ │ │ + blx 0xffda255c │ │ │ │ @ instruction: 0x46054b17 │ │ │ │ ldrbtmi r9, [fp], #-2307 @ 0xfffff6fd │ │ │ │ - bls 0x17e714 │ │ │ │ + bls 0x17e828 │ │ │ │ stmdane r3, {r4, r5, r6, r7, fp, ip, lr}^ │ │ │ │ orrseq pc, r8, sp, asr #12 │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ andls r4, r0, #33554432 @ 0x2000000 │ │ │ │ andls r1, r1, #32768 @ 0x8000 │ │ │ │ stmdavs r8, {r1, r6, r8, fp, ip} │ │ │ │ - blx 0x2022476 │ │ │ │ + blx 0xffda2588 │ │ │ │ @ instruction: 0xf64d4b0e │ │ │ │ vsra.s64 d19, d16, #64 │ │ │ │ ldrbtmi r0, [fp], #-405 @ 0xfffffe6b │ │ │ │ ldmpl r2!, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrmi r4, [r5], #-1044 @ 0xfffffbec │ │ │ │ strpl lr, [r0], #-2509 @ 0xfffff633 │ │ │ │ @ instruction: 0x461a18bb │ │ │ │ @ instruction: 0xf76c6808 │ │ │ │ - andlt pc, r5, fp, ror #22 │ │ │ │ + andlt pc, r5, r1, ror #21 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bdf0 │ │ │ │ - ldrdeq fp, [r3], r2 │ │ │ │ - addeq fp, r3, r6, lsr #9 │ │ │ │ + @ instruction: 0x0083b3be │ │ │ │ + umulleq fp, r3, r2, r3 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec3b90c │ │ │ │ + bl 0xfec3ba20 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ @ instruction: 0x4607461c │ │ │ │ svcvs 0x0070ee1d │ │ │ │ smlabtcs r2, sp, r9, lr │ │ │ │ - blx 0x1c224d2 │ │ │ │ + blx 0xff9a25e4 │ │ │ │ @ instruction: 0x46054b17 │ │ │ │ ldrbtmi r9, [fp], #-2307 @ 0xfffff6fd │ │ │ │ - bls 0x17e79c │ │ │ │ + bls 0x17e8b0 │ │ │ │ stmdane r3, {r4, r5, r6, r7, fp, ip, lr}^ │ │ │ │ tstpeq r4, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ andls r4, r0, #33554432 @ 0x2000000 │ │ │ │ andls r1, r1, #32768 @ 0x8000 │ │ │ │ stmdavs r8, {r1, r6, r8, fp, ip} │ │ │ │ - blx 0xf224fe │ │ │ │ + blx 0xfeca2610 │ │ │ │ @ instruction: 0xf64d4b0e │ │ │ │ vaddw.s8 , q0, d28 │ │ │ │ ldrbtmi r0, [fp], #-405 @ 0xfffffe6b │ │ │ │ ldmpl r2!, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrmi r4, [r5], #-1044 @ 0xfffffbec │ │ │ │ strpl lr, [r0], #-2509 @ 0xfffff633 │ │ │ │ @ instruction: 0x461a18bb │ │ │ │ @ instruction: 0xf76c6808 │ │ │ │ - andlt pc, r5, r7, lsr #22 │ │ │ │ + mullt r5, sp, sl │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bdf0 │ │ │ │ - addeq fp, r3, sl, asr #8 │ │ │ │ - addeq fp, r3, lr, lsl r4 │ │ │ │ + addeq fp, r3, r6, lsr r3 │ │ │ │ + addeq fp, r3, sl, lsl #6 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec3b994 │ │ │ │ + bl 0xfec3baa8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ ldrmi r4, [sp], -r4, lsl #12 │ │ │ │ svcvc 0x0070ee1d │ │ │ │ smlabtcs r2, sp, r9, lr │ │ │ │ - blx 0xffe22558 │ │ │ │ + blx 0x1ba266c │ │ │ │ @ instruction: 0x46064b1a │ │ │ │ ldrbtmi r9, [fp], #-2307 @ 0xfffff6fd │ │ │ │ - bls 0x17e824 │ │ │ │ + bls 0x17e938 │ │ │ │ stmdane r3, {r3, r4, r5, r6, r7, fp, ip, lr}^ │ │ │ │ tstpne ip, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ andls r4, r0, #33554432 @ 0x2000000 │ │ │ │ andls r1, r1, #1081344 @ 0x108000 │ │ │ │ stmdavs r8, {r1, r7, r8, fp, ip} │ │ │ │ - blx 0xffe22584 │ │ │ │ + blx 0x1ba2698 │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ andmi pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ - ldc2 7, cr15, [r2, #-448] @ 0xfffffe40 │ │ │ │ + stc2 7, cr15, [r8], {112} @ 0x70 │ │ │ │ @ instruction: 0xf64d4b0e │ │ │ │ vbic.i32 d20, #4 @ 0x00000004 │ │ │ │ ldrbtmi r0, [fp], #-405 @ 0xfffffe6b │ │ │ │ ldmpl sl!, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrmi r4, [r6], #-1045 @ 0xfffffbeb │ │ │ │ strvs lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0x461a1913 │ │ │ │ @ instruction: 0xf76c6808 │ │ │ │ - ldrdlt pc, [r5], -sp │ │ │ │ + andlt pc, r5, r3, asr sl @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bdf0 │ │ │ │ - addeq fp, r3, r2, asr #7 │ │ │ │ - addeq fp, r3, sl, lsl #7 │ │ │ │ + addeq fp, r3, lr, lsr #5 │ │ │ │ + addeq fp, r3, r6, ror r2 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec3ba28 │ │ │ │ + bl 0xfec3bb3c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ @ instruction: 0x4607461c │ │ │ │ svcvs 0x0070ee1d │ │ │ │ smlabtcs r2, sp, r9, lr │ │ │ │ - blx 0xfeba25ec │ │ │ │ + blx 0x922700 │ │ │ │ @ instruction: 0x46054b1a │ │ │ │ ldrbtmi r9, [fp], #-2307 @ 0xfffff6fd │ │ │ │ - bls 0x17e8b8 │ │ │ │ + bls 0x17e9cc │ │ │ │ stmdane r3, {r4, r5, r6, r7, fp, ip, lr}^ │ │ │ │ tstpne ip, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ andls r4, r0, #33554432 @ 0x2000000 │ │ │ │ andls r1, r1, #32768 @ 0x8000 │ │ │ │ stmdavs r8, {r1, r6, r8, fp, ip} │ │ │ │ - blx 0xfeba2618 │ │ │ │ + blx 0x92272c │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ andmi pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ - stc2l 7, cr15, [r8], {112} @ 0x70 │ │ │ │ + ldc2 7, cr15, [lr], #-448 @ 0xfffffe40 │ │ │ │ @ instruction: 0xf64d4b0e │ │ │ │ vbic.i32 d20, #4 @ 0x00000004 │ │ │ │ ldrbtmi r0, [fp], #-405 @ 0xfffffe6b │ │ │ │ ldmpl r2!, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrmi r4, [r5], #-1044 @ 0xfffffbec │ │ │ │ strpl lr, [r0], #-2509 @ 0xfffff633 │ │ │ │ @ instruction: 0x461a18bb │ │ │ │ @ instruction: 0xf76c6808 │ │ │ │ - mullt r5, r3, sl │ │ │ │ + andlt pc, r5, r9, lsl #20 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bdf0 │ │ │ │ - addeq fp, r3, lr, lsr #6 │ │ │ │ - strdeq fp, [r3], r6 │ │ │ │ + addeq fp, r3, sl, lsl r2 │ │ │ │ + addeq fp, r3, r2, ror #3 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec3babc │ │ │ │ + bl 0xfec3bbd0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ ldrmi r4, [sp], -r4, lsl #12 │ │ │ │ svcvc 0x0070ee1d │ │ │ │ smlabtcs r2, sp, r9, lr │ │ │ │ - blx 0x1922680 │ │ │ │ + @ instruction: 0xf9d6f76b │ │ │ │ @ instruction: 0x46064b1a │ │ │ │ ldrbtmi r9, [fp], #-2307 @ 0xfffff6fd │ │ │ │ - bls 0x17e94c │ │ │ │ + bls 0x17ea60 │ │ │ │ stmdane r3, {r3, r4, r5, r6, r7, fp, ip, lr}^ │ │ │ │ orrseq pc, r8, sp, asr #12 │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ andls r4, r0, #33554432 @ 0x2000000 │ │ │ │ andls r1, r1, #1081344 @ 0x108000 │ │ │ │ stmdavs r8, {r1, r7, r8, fp, ip} │ │ │ │ - blx 0x19226ac │ │ │ │ + @ instruction: 0xf9d6f76c │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ andmi pc, r0, #79 @ 0x4f │ │ │ │ - ldc2l 7, cr15, [lr], #-448 @ 0xfffffe40 │ │ │ │ + blx 0xffe227de │ │ │ │ @ instruction: 0xf64d4b0e │ │ │ │ vsra.s64 d19, d16, #64 │ │ │ │ ldrbtmi r0, [fp], #-405 @ 0xfffffe6b │ │ │ │ ldmpl sl!, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrmi r4, [r6], #-1045 @ 0xfffffbeb │ │ │ │ strvs lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0x461a1913 │ │ │ │ @ instruction: 0xf76c6808 │ │ │ │ - andlt pc, r5, r9, asr #20 │ │ │ │ + @ instruction: 0xb005f9bf │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bdf0 │ │ │ │ - umulleq fp, r3, sl, r2 │ │ │ │ - addeq fp, r3, r2, ror #4 │ │ │ │ + addeq fp, r3, r6, lsl #3 │ │ │ │ + addeq fp, r3, lr, asr #2 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec3bb50 │ │ │ │ + bl 0xfec3bc64 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ @ instruction: 0x4607461c │ │ │ │ svcvs 0x0070ee1d │ │ │ │ smlabtcs r2, sp, r9, lr │ │ │ │ - blx 0x6a2714 │ │ │ │ + @ instruction: 0xf98cf76b │ │ │ │ @ instruction: 0x46054b1a │ │ │ │ ldrbtmi r9, [fp], #-2307 @ 0xfffff6fd │ │ │ │ - bls 0x17e9e0 │ │ │ │ + bls 0x17eaf4 │ │ │ │ stmdane r3, {r4, r5, r6, r7, fp, ip, lr}^ │ │ │ │ orrseq pc, r8, sp, asr #12 │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ andls r4, r0, #33554432 @ 0x2000000 │ │ │ │ andls r1, r1, #32768 @ 0x8000 │ │ │ │ stmdavs r8, {r1, r6, r8, fp, ip} │ │ │ │ - blx 0x6a2740 │ │ │ │ + @ instruction: 0xf98cf76c │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ andmi pc, r0, #79 @ 0x4f │ │ │ │ - ldc2 7, cr15, [r4], #-448 @ 0xfffffe40 │ │ │ │ + blx 0xfeba2872 │ │ │ │ @ instruction: 0xf64d4b0e │ │ │ │ vsra.s64 d19, d16, #64 │ │ │ │ ldrbtmi r0, [fp], #-405 @ 0xfffffe6b │ │ │ │ ldmpl r2!, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrmi r4, [r5], #-1044 @ 0xfffffbec │ │ │ │ strpl lr, [r0], #-2509 @ 0xfffff633 │ │ │ │ @ instruction: 0x461a18bb │ │ │ │ @ instruction: 0xf76c6808 │ │ │ │ - strdlt pc, [r5], -pc @ │ │ │ │ + andlt pc, r5, r5, ror r9 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bdf0 │ │ │ │ - addeq fp, r3, r6, lsl #4 │ │ │ │ - addeq fp, r3, lr, asr #3 │ │ │ │ + strdeq fp, [r3], r2 │ │ │ │ + strheq fp, [r3], sl │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec3bbe4 │ │ │ │ + bl 0xfec3bcf8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ @ instruction: 0x4607461c │ │ │ │ svcvs 0x0070ee1d │ │ │ │ smlabtcs r2, sp, r9, lr │ │ │ │ - blx 0x1227a8 │ │ │ │ + @ instruction: 0xf976f76b │ │ │ │ @ instruction: 0x46054b1a │ │ │ │ ldrbtmi r9, [fp], #-2307 @ 0xfffff6fd │ │ │ │ - bls 0x17ea74 │ │ │ │ + bls 0x17eb88 │ │ │ │ stmdane r3, {r4, r5, r6, r7, fp, ip, lr}^ │ │ │ │ tstpeq r4, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ andls r4, r0, #33554432 @ 0x2000000 │ │ │ │ andls r1, r1, #32768 @ 0x8000 │ │ │ │ stmdavs r8, {r1, r6, r8, fp, ip} │ │ │ │ - @ instruction: 0xf9ccf76c │ │ │ │ + @ instruction: 0xf942f76c │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ @ instruction: 0xf04f2200 │ │ │ │ @ instruction: 0xf7734300 │ │ │ │ - blmi 0x4a4820 │ │ │ │ + blmi 0x4a470c │ │ │ │ msrcc R12_fiq, sp │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldrmi r5, [r4], #-2290 @ 0xfffff70e │ │ │ │ stmib sp, {r0, r2, r4, sl, lr}^ │ │ │ │ ldmne fp!, {sl, ip, lr} │ │ │ │ stmdavs r8, {r1, r3, r4, r9, sl, lr} │ │ │ │ - @ instruction: 0xf9b4f76c │ │ │ │ + @ instruction: 0xf92af76c │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ - addeq fp, r3, r2, ror r1 │ │ │ │ - addeq fp, r3, r8, lsr r1 │ │ │ │ + addeq fp, r3, lr, asr r0 │ │ │ │ + addeq fp, r3, r4, lsr #32 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec3bc78 │ │ │ │ + bl 0xfec3bd8c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ ldrmi r4, [sp], -r4, lsl #12 │ │ │ │ svcvc 0x0070ee1d │ │ │ │ smlabtcs r2, sp, r9, lr │ │ │ │ - @ instruction: 0xf9b6f76b │ │ │ │ + @ instruction: 0xf92cf76b │ │ │ │ @ instruction: 0x46064b1a │ │ │ │ ldrbtmi r9, [fp], #-2307 @ 0xfffff6fd │ │ │ │ - bls 0x17eb08 │ │ │ │ + bls 0x17ec1c │ │ │ │ stmdane r3, {r3, r4, r5, r6, r7, fp, ip, lr}^ │ │ │ │ tstpeq r4, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ andls r4, r0, #33554432 @ 0x2000000 │ │ │ │ andls r1, r1, #1081344 @ 0x108000 │ │ │ │ stmdavs r8, {r1, r7, r8, fp, ip} │ │ │ │ - @ instruction: 0xf982f76c │ │ │ │ + @ instruction: 0xf8f8f76c │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ @ instruction: 0xf04f2200 │ │ │ │ @ instruction: 0xf7734300 │ │ │ │ - blmi 0x4a478c │ │ │ │ + blmi 0x4a4678 │ │ │ │ msrcc R12_fiq, sp │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldrmi r5, [r5], #-2298 @ 0xfffff706 │ │ │ │ stmib sp, {r1, r2, r4, sl, lr}^ │ │ │ │ ldmdbne r3, {r8, sl, sp, lr} │ │ │ │ stmdavs r8, {r1, r3, r4, r9, sl, lr} │ │ │ │ - @ instruction: 0xf96af76c │ │ │ │ + @ instruction: 0xf8e0f76c │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ - ldrdeq fp, [r3], lr │ │ │ │ - addeq fp, r3, r4, lsr #1 │ │ │ │ + addeq sl, r3, sl, asr #31 │ │ │ │ + umulleq sl, r3, r0, pc @ │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec3bd0c │ │ │ │ + bl 0xfec3be20 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ ldrmi r4, [sp], -r4, lsl #12 │ │ │ │ svcvc 0x0070ee1d │ │ │ │ smlabtcs r2, sp, r9, lr │ │ │ │ - @ instruction: 0xf938f76b │ │ │ │ + @ instruction: 0xf8aef76b │ │ │ │ @ instruction: 0x46064b1d │ │ │ │ ldrbtmi r9, [fp], #-2307 @ 0xfffff6fd │ │ │ │ - bls 0x17eb9c │ │ │ │ + bls 0x17ecb0 │ │ │ │ stmdane r3, {r3, r4, r5, r6, r7, fp, ip, lr}^ │ │ │ │ tstpne ip, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ andls r4, r0, #33554432 @ 0x2000000 │ │ │ │ andls r1, r1, #1081344 @ 0x108000 │ │ │ │ stmdavs r8, {r1, r7, r8, fp, ip} │ │ │ │ - @ instruction: 0xf938f76c │ │ │ │ + @ instruction: 0xf8aef76c │ │ │ │ @ instruction: 0x46304631 │ │ │ │ andmi pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ - blx 0x16a291a │ │ │ │ + blx 0xff422a2c │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ andmi pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ - blx 0x1522926 │ │ │ │ + blx 0xff2a2a38 │ │ │ │ @ instruction: 0xf64d4b0e │ │ │ │ vbic.i32 d20, #4 @ 0x00000004 │ │ │ │ ldrbtmi r0, [fp], #-405 @ 0xfffffe6b │ │ │ │ ldmpl sl!, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrmi r4, [r6], #-1045 @ 0xfffffbeb │ │ │ │ strvs lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0x461a1913 │ │ │ │ @ instruction: 0xf76c6808 │ │ │ │ - andlt pc, r5, fp, lsl r9 @ │ │ │ │ + mullt r5, r1, r8 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bdf0 │ │ │ │ - addeq fp, r3, sl, asr #32 │ │ │ │ - addeq fp, r3, r6 │ │ │ │ + addeq sl, r3, r6, lsr pc │ │ │ │ + strdeq sl, [r3], r2 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec3bdac │ │ │ │ + bl 0xfec3bec0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ ldrmi r4, [sp], -r4, lsl #12 │ │ │ │ svcvc 0x0070ee1d │ │ │ │ smlabtcs r2, sp, r9, lr │ │ │ │ - @ instruction: 0xf8e8f76b │ │ │ │ + @ instruction: 0xf85ef76b │ │ │ │ @ instruction: 0x46064b1d │ │ │ │ ldrbtmi r9, [fp], #-2307 @ 0xfffff6fd │ │ │ │ - bls 0x17ec3c │ │ │ │ + bls 0x17ed50 │ │ │ │ stmdane r3, {r3, r4, r5, r6, r7, fp, ip, lr}^ │ │ │ │ orrseq pc, r8, sp, asr #12 │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ andls r4, r0, #33554432 @ 0x2000000 │ │ │ │ andls r1, r1, #1081344 @ 0x108000 │ │ │ │ stmdavs r8, {r1, r7, r8, fp, ip} │ │ │ │ - @ instruction: 0xf8e8f76c │ │ │ │ + @ instruction: 0xf85ef76c │ │ │ │ @ instruction: 0x46304631 │ │ │ │ andmi pc, r0, #79 @ 0x4f │ │ │ │ - blx 0x2a29ba │ │ │ │ + blx 0x2022acc │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ andmi pc, r0, #79 @ 0x4f │ │ │ │ - blx 0x1229c6 │ │ │ │ + blx 0x1ea2ad8 │ │ │ │ @ instruction: 0xf64d4b0e │ │ │ │ vsra.s64 d19, d16, #64 │ │ │ │ ldrbtmi r0, [fp], #-405 @ 0xfffffe6b │ │ │ │ ldmpl sl!, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrmi r4, [r6], #-1045 @ 0xfffffbeb │ │ │ │ strvs lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0x461a1913 │ │ │ │ @ instruction: 0xf76c6808 │ │ │ │ - andlt pc, r5, fp, asr #17 │ │ │ │ + andlt pc, r5, r1, asr #16 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bdf0 │ │ │ │ - addeq sl, r3, sl, lsr #31 │ │ │ │ - addeq sl, r3, r6, ror #30 │ │ │ │ + umulleq sl, r3, r6, lr │ │ │ │ + addeq sl, r3, r2, asr lr │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec3be4c │ │ │ │ + bl 0xfec3bf60 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ ldrmi r4, [sp], -r4, lsl #12 │ │ │ │ svcvc 0x0070ee1d │ │ │ │ smlabtcs r2, sp, r9, lr │ │ │ │ - @ instruction: 0xf8ccf76b │ │ │ │ + @ instruction: 0xf842f76b │ │ │ │ @ instruction: 0x46064b1e │ │ │ │ ldrbtmi r9, [fp], #-2307 @ 0xfffff6fd │ │ │ │ - bls 0x17ecdc │ │ │ │ + bls 0x17edf0 │ │ │ │ stmdane r3, {r3, r4, r5, r6, r7, fp, ip, lr}^ │ │ │ │ tstpeq r4, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ andls r4, r0, #33554432 @ 0x2000000 │ │ │ │ andls r1, r1, #1081344 @ 0x108000 │ │ │ │ stmdavs r8, {r1, r7, r8, fp, ip} │ │ │ │ - @ instruction: 0xf898f76c │ │ │ │ + @ instruction: 0xf80ef76c │ │ │ │ @ instruction: 0x46304631 │ │ │ │ @ instruction: 0xf04f2200 │ │ │ │ @ instruction: 0xf7734300 │ │ │ │ - strtmi pc, [r1], -r7, asr #28 │ │ │ │ + @ instruction: 0x4621fdbd │ │ │ │ andcs r4, r0, #32, 12 @ 0x2000000 │ │ │ │ movwmi pc, #79 @ 0x4f @ │ │ │ │ - mcr2 7, 2, pc, cr0, cr3, {3} @ │ │ │ │ + ldc2 7, cr15, [r6, #460]! @ 0x1cc │ │ │ │ @ instruction: 0xf64d4b0e │ │ │ │ vaddw.s8 , q0, d28 │ │ │ │ ldrbtmi r0, [fp], #-405 @ 0xfffffe6b │ │ │ │ ldmpl sl!, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrmi r4, [r6], #-1045 @ 0xfffffbeb │ │ │ │ strvs lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0x461a1913 │ │ │ │ - @ instruction: 0xf76c6808 │ │ │ │ - andlt pc, r5, r9, ror r8 @ │ │ │ │ + @ instruction: 0xf76b6808 │ │ │ │ + andlt pc, r5, pc, ror #31 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bdf0 │ │ │ │ - addeq sl, r3, sl, lsl #30 │ │ │ │ - addeq sl, r3, r2, asr #29 │ │ │ │ + strdeq sl, [r3], r6 │ │ │ │ + addeq sl, r3, lr, lsr #27 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec3bef0 │ │ │ │ + bl 0xfec3c004 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r5, r0, ror #31 │ │ │ │ strmi r4, [r5], -ip, lsl #12 │ │ │ │ - @ instruction: 0xf8b2f76b │ │ │ │ + @ instruction: 0xf828f76b │ │ │ │ msrvs CPSR_s, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ addsvc pc, r8, #69206016 @ 0x4200000 │ │ │ │ ldmdavs r9, {r0, r1, ip, pc} │ │ │ │ - @ instruction: 0xf8bcf770 │ │ │ │ + @ instruction: 0xf832f770 │ │ │ │ vnmls.f64 d4, d13, d14 │ │ │ │ @ instruction: 0xf64c2f70 │ │ │ │ vorr.i32 , #0 @ 0x00000000 │ │ │ │ ldrbtmi r0, [fp], #-405 @ 0xfffffe6b │ │ │ │ stmdals r3, {r0, r1, r3, r4, fp, sp, lr} │ │ │ │ - bl 0x17b074 │ │ │ │ + bl 0x17b188 │ │ │ │ stmiane r3!, {sl, fp} │ │ │ │ strtmi r6, [sl], #-2056 @ 0xfffff7f8 │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xf814f76c │ │ │ │ + @ instruction: 0xff8af76b │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq sl, r3, r2, asr lr │ │ │ │ + addeq sl, r3, lr, lsr sp │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec3bf5c │ │ │ │ + bl 0xfec3c070 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r5, r0, ror #31 │ │ │ │ strmi r4, [r5], -ip, lsl #12 │ │ │ │ - @ instruction: 0xf87cf76b │ │ │ │ + @ instruction: 0xfff2f76a │ │ │ │ msrvs CPSR_s, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ addsvc pc, r8, #69206016 @ 0x4200000 │ │ │ │ ldmdavs r9, {r0, r1, ip, pc} │ │ │ │ - @ instruction: 0xf886f770 │ │ │ │ + @ instruction: 0xfffcf76f │ │ │ │ vnmls.f64 d4, d13, d14 │ │ │ │ @ instruction: 0xf64c2f70 │ │ │ │ vmla.f d22, d16, d0[3] │ │ │ │ ldrbtmi r0, [fp], #-405 @ 0xfffffe6b │ │ │ │ stmdals r3, {r0, r1, r3, r4, fp, sp, lr} │ │ │ │ - bl 0x17b0e0 │ │ │ │ + bl 0x17b1f4 │ │ │ │ stmiane r3!, {sl, fp} │ │ │ │ strtmi r6, [sl], #-2056 @ 0xfffff7f8 │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xffdef76b │ │ │ │ + @ instruction: 0xff54f76b │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq sl, r3, r6, ror #27 │ │ │ │ + ldrdeq sl, [r3], r2 │ │ │ │ ldrsbcc pc, [r0], #128 @ 0x80 @ │ │ │ │ movtcs pc, #963 @ 0x3c3 @ │ │ │ │ @ instruction: 0x6d02b963 │ │ │ │ @ instruction: 0xf0126812 │ │ │ │ strdle r0, [r7], -r0 @ │ │ │ │ ldrdgt pc, [r4], -r1 │ │ │ │ svceq 0x0000f1bc │ │ │ │ @@ -217758,15 +217829,15 @@ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf0124770 │ │ │ │ mvnsle r0, r0, ror #31 │ │ │ │ push {r0, r8, r9, sp} │ │ │ │ vst4. {d20,d22,d24,d26}, [pc :256], r0 │ │ │ │ - bl 0xfec3c004 │ │ │ │ + bl 0xfec3c118 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r4], r8 │ │ │ │ strmi r4, [lr], -ip, lsl #12 │ │ │ │ @ instruction: 0x46074619 │ │ │ │ @ instruction: 0xf9e0f7ff │ │ │ │ ldmib r4, {r3, r6, r8, r9, ip, sp, pc}^ │ │ │ │ orrlt r2, sl, #0, 6 │ │ │ │ @@ -217776,163 +217847,163 @@ │ │ │ │ @ instruction: 0x0606065d │ │ │ │ andeq r0, fp, fp, lsl #22 │ │ │ │ ldrdcs pc, [r4], #135 @ 0x87 │ │ │ │ @ instruction: 0xf0002a01 │ │ │ │ @ instruction: 0xf64680de │ │ │ │ vmlal.s8 q11, d0, d20 │ │ │ │ movwls r2, #14486 @ 0x3896 │ │ │ │ - @ instruction: 0xffa4f76a │ │ │ │ + @ instruction: 0xff1af76a │ │ │ │ strmi r9, [r4], -r3, lsl #22 │ │ │ │ ldrdne pc, [r0], -r8 │ │ │ │ bicscc pc, r6, #3145728 @ 0x300000 │ │ │ │ @ instruction: 0xf772009a │ │ │ │ - ldmvs r1!, {r0, r1, r2, r4, r5, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + ldmvs r1!, {r0, r2, r3, r5, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf000290f │ │ │ │ @ instruction: 0x462280b1 │ │ │ │ @ instruction: 0xf7c34638 │ │ │ │ - andcs pc, r1, pc, lsr r8 @ │ │ │ │ + andcs pc, r1, r5, lsl r8 @ │ │ │ │ tstcs r0, r4 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ ldmdale r7!, {r1, r3, r8, r9, fp, sp} │ │ │ │ @ instruction: 0xf852a201 │ │ │ │ svclt 0x0000f023 │ │ │ │ - andeq r4, lr, fp, ror #28 │ │ │ │ - andeq r4, lr, r1, asr #30 │ │ │ │ - strdeq r4, [lr], -r5 │ │ │ │ - strdeq r4, [lr], -r5 │ │ │ │ - strdeq r4, [lr], -r5 │ │ │ │ - andeq r4, lr, fp, ror #28 │ │ │ │ - andeq r4, lr, fp, ror #28 │ │ │ │ - andeq r4, lr, fp, ror #28 │ │ │ │ - andeq r4, lr, sp, lsl #31 │ │ │ │ - @ instruction: 0x000e4eb9 │ │ │ │ - @ instruction: 0x000e4eb9 │ │ │ │ + andeq r4, lr, pc, ror pc │ │ │ │ + andeq r5, lr, r5, asr r0 │ │ │ │ + andeq r5, lr, r9 │ │ │ │ + andeq r5, lr, r9 │ │ │ │ + andeq r5, lr, r9 │ │ │ │ + andeq r4, lr, pc, ror pc │ │ │ │ + andeq r4, lr, pc, ror pc │ │ │ │ + andeq r4, lr, pc, ror pc │ │ │ │ + andeq r5, lr, r1, lsr #1 │ │ │ │ + andeq r4, lr, sp, asr #31 │ │ │ │ + andeq r4, lr, sp, asr #31 │ │ │ │ andls r6, r3, #10616832 @ 0xa20000 │ │ │ │ - @ instruction: 0xff68f76a │ │ │ │ + cdp2 7, 13, cr15, cr14, cr10, {3} │ │ │ │ strmi r9, [r1], -r3, lsl #20 │ │ │ │ ldrtmi r9, [r8], -r3 │ │ │ │ - @ instruction: 0xff50f7c2 │ │ │ │ + @ instruction: 0xff26f7c2 │ │ │ │ stmdals r3, {r0, r1, r5, r6, fp, sp, lr} │ │ │ │ @ instruction: 0xf6032204 │ │ │ │ @ instruction: 0x009933d6 │ │ │ │ - @ instruction: 0xff20f7c2 │ │ │ │ + cdp2 7, 15, cr15, cr6, cr2, {6} │ │ │ │ andcs lr, r0, r5, asr #15 │ │ │ │ - msrvs R12_fiq, sl │ │ │ │ + teqpvc ip, sl, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ @ instruction: 0xf44f4b58 │ │ │ │ andls r7, r0, r3, asr r2 │ │ │ │ - ldc2l 1, cr15, [r6, #-416] @ 0xfffffe60 │ │ │ │ + stc2l 1, cr15, [ip, #-416] @ 0xfffffe60 │ │ │ │ vhadd.s8 d18, d10, d0 │ │ │ │ - vaddw.s8 q11, q0, d28 │ │ │ │ - blmi 0x15a53c0 │ │ │ │ + vbic.i32 d23, #12 @ 0x0000000c │ │ │ │ + blmi 0x15a54d4 │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ @ instruction: 0xf1683273 │ │ │ │ - stmiavs r3!, {r0, r1, r3, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmiavs r3!, {r0, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ subsle r2, pc, pc, lsl #22 │ │ │ │ - @ instruction: 0xff3ef76a │ │ │ │ + cdp2 7, 11, cr15, cr4, cr10, {3} │ │ │ │ vnmla.f64 d4, d13, d14 │ │ │ │ @ instruction: 0xf64d2f70 │ │ │ │ vbic.i32 d21, #12 @ 0x0000000c │ │ │ │ ldrbtmi r0, [fp], #-405 @ 0xfffffe6b │ │ │ │ @ instruction: 0x4604681b │ │ │ │ @ instruction: 0xf64658d2 │ │ │ │ vsubw.s8 q11, q0, d20 │ │ │ │ ldmdavs fp, {r1, r2, r4, r7, r8, r9, sp} │ │ │ │ strmi r4, [r2], #-1043 @ 0xfffffbed │ │ │ │ @ instruction: 0xf76b6808 │ │ │ │ - @ instruction: 0xe78cfefb │ │ │ │ + @ instruction: 0xe78cfe71 │ │ │ │ andls r6, r3, #10616832 @ 0xa20000 │ │ │ │ - @ instruction: 0xff24f76a │ │ │ │ + cdp2 7, 9, cr15, cr10, cr10, {3} │ │ │ │ strmi r9, [r1], -r3, lsl #20 │ │ │ │ ldrtmi r9, [r8], -r3 │ │ │ │ - @ instruction: 0xff0cf7c2 │ │ │ │ + cdp2 7, 14, cr15, cr2, cr2, {6} │ │ │ │ @ instruction: 0xee1d4a3f │ │ │ │ @ instruction: 0xf6460f70 │ │ │ │ vsubw.s8 q11, q0, d20 │ │ │ │ ldrbtmi r2, [sl], #-918 @ 0xfffffc6a │ │ │ │ stmdbls r3, {r1, r4, fp, sp, lr} │ │ │ │ ldrdgt pc, [r0], -r3 │ │ │ │ andcs r5, r0, #8585216 @ 0x830000 │ │ │ │ tstls r0, r9, lsl r4 │ │ │ │ @ instruction: 0x41b8f64d │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ stmdavs r8, {r0, r1, r5, r6, sl, lr} │ │ │ │ - cdp2 7, 14, cr15, cr14, cr11, {3} │ │ │ │ + cdp2 7, 6, cr15, cr4, cr11, {3} │ │ │ │ @ instruction: 0xf7d64638 │ │ │ │ - @ instruction: 0xe76efd73 │ │ │ │ + strb pc, [lr, -sp, asr #26]! @ │ │ │ │ andls r6, r3, #10616832 @ 0xa20000 │ │ │ │ - cdp2 7, 15, cr15, cr14, cr10, {3} │ │ │ │ + cdp2 7, 7, cr15, cr4, cr10, {3} │ │ │ │ strmi r9, [r1], -r3, lsl #20 │ │ │ │ ldrtmi r9, [r8], -r3 │ │ │ │ - cdp2 7, 14, cr15, cr6, cr2, {6} │ │ │ │ + cdp2 7, 11, cr15, cr12, cr2, {6} │ │ │ │ @ instruction: 0xf04f9903 │ │ │ │ strmi r4, [r8], -r0, lsl #5 │ │ │ │ - blx 0xe22d72 │ │ │ │ + blx 0xfeba2e84 │ │ │ │ stmdals r3, {r0, r1, r5, r6, fp, sp, lr} │ │ │ │ @ instruction: 0xf6032204 │ │ │ │ @ instruction: 0x009933d6 │ │ │ │ - cdp2 7, 11, cr15, cr0, cr2, {6} │ │ │ │ + cdp2 7, 8, cr15, cr6, cr2, {6} │ │ │ │ @ instruction: 0xf7d64638 │ │ │ │ - @ instruction: 0xe752fd57 │ │ │ │ + smmulr r2, r1, sp │ │ │ │ cmnpmi r0, pc, asr #32 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf7c54620 │ │ │ │ - @ instruction: 0xe74cfbf5 │ │ │ │ - cdp2 7, 13, cr15, cr14, cr10, {3} │ │ │ │ + strb pc, [ip, -fp, asr #23] @ │ │ │ │ + cdp2 7, 5, cr15, cr4, cr10, {3} │ │ │ │ msrvs CPSR_s, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ @ instruction: 0xf6424604 │ │ │ │ ldmdavs r9, {r3, r6, r9, ip, sp, lr} │ │ │ │ - mrc2 7, 3, pc, cr0, cr2, {3} │ │ │ │ + stc2l 7, cr15, [r6, #456]! @ 0x1c8 │ │ │ │ rsbsmi pc, r0, #79 @ 0x4f │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ - blx 0x522dba │ │ │ │ + blx 0xfe2a2ecc │ │ │ │ @ instruction: 0x4638e731 │ │ │ │ - @ instruction: 0xf9dcf7c6 │ │ │ │ + @ instruction: 0xf9b2f7c6 │ │ │ │ ldrtmi r2, [r8], -r0, lsl #2 │ │ │ │ - @ instruction: 0xf9faf7c6 │ │ │ │ + @ instruction: 0xf9d0f7c6 │ │ │ │ msrvs CPSR_s, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ ldrmi r6, [r8], r0, lsr #17 │ │ │ │ tstls r3, r9, lsl r8 │ │ │ │ - blx 0x1f22dca │ │ │ │ + blx 0xffca2edc │ │ │ │ stmdavs r0!, {r0, r2, r9, sl, lr}^ │ │ │ │ - blx 0x1e22dd2 │ │ │ │ + blx 0xffba2ee4 │ │ │ │ vnmls.f32 s8, s26, s26 │ │ │ │ stmdbls r3, {r4, r5, r6, r8, r9, sl, fp, ip, sp} │ │ │ │ ldmdavs r2, {r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldrmi r5, [r8], #-2203 @ 0xfffff765 │ │ │ │ strmi r1, [fp], #-2282 @ 0xfffff716 │ │ │ │ mvnsne pc, r9, asr #4 │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ andls r9, r1, r0, lsl #4 │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - cdp2 7, 11, cr15, cr8, cr11, {3} │ │ │ │ + cdp2 7, 2, cr15, cr14, cr11, {3} │ │ │ │ ldrbt r6, [sl], r3, ror #16 │ │ │ │ - mlaseq r5, r4, r6, r1 │ │ │ │ - addeq sl, r3, lr, asr #24 │ │ │ │ - addeq sl, r3, lr, lsl #24 │ │ │ │ - addeq sl, r3, r8, asr #22 │ │ │ │ + eorseq r1, r5, r4, lsr #15 │ │ │ │ + addeq sl, r3, sl, lsr fp │ │ │ │ + strdeq sl, [r3], sl @ │ │ │ │ + addeq sl, r3, r4, lsr sl │ │ │ │ eorle r2, sp, r2, lsl #16 │ │ │ │ andsle r2, r6, r3, lsl #16 │ │ │ │ teqle pc, r1, lsl #16 │ │ │ │ svceq 0x0040f011 │ │ │ │ sbcsne lr, r1, #323584 @ 0x4f000 │ │ │ │ teqpeq pc, #1 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf44fbf0c │ │ │ │ vst4.32 {d20-d23}, [pc], r0 │ │ │ │ tstcs r0, r0, asr #32 │ │ │ │ sbccc lr, r2, r0, asr #20 │ │ │ │ addne lr, r3, r0, asr #20 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf0114770 │ │ │ │ - b 0x14a8d9c │ │ │ │ + b 0x14a8eb0 │ │ │ │ svclt 0x000c12d1 │ │ │ │ orrmi pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ cmnppl pc, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ biccc lr, r2, #274432 @ 0x43000 │ │ │ │ teqpeq pc, r1 @ p-variant is OBSOLETE │ │ │ │ andcs r4, r0, r9, lsl r3 │ │ │ │ andcs r0, r0, #150994944 @ 0x9000000 │ │ │ │ @@ -217946,79 +218017,79 @@ │ │ │ │ tstcs r0, r8, ror r0 │ │ │ │ sbccc lr, r2, r0, asr #20 │ │ │ │ sbceq lr, r3, r0, asr #20 │ │ │ │ andcs r0, r0, #0, 8 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec3c2f4 │ │ │ │ + bl 0xfec3c408 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ vhadd.s8 d18, d10, d0 │ │ │ │ - vaddw.s8 q11, q0, d28 │ │ │ │ - blmi 0x1655c4 │ │ │ │ + vbic.i32 d23, #12 @ 0x0000000c │ │ │ │ + blmi 0x1656d8 │ │ │ │ andls r2, r0, r5, asr r2 │ │ │ │ - mcrr2 1, 6, pc, sl, cr8 @ │ │ │ │ - eorseq r1, r5, r4, lsr #13 │ │ │ │ + mcrr2 1, 6, pc, r0, cr8 @ │ │ │ │ + ldrhteq r1, [r5], -r4 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec3c31c │ │ │ │ + bl 0xfec3c430 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00fd8 │ │ │ │ umulllt ip, r5, r0, r0 │ │ │ │ svceq 0x0000f1bc │ │ │ │ @ instruction: 0xf890d159 │ │ │ │ @ instruction: 0x460430bd │ │ │ │ stmdblt fp, {r0, r2, r3, r9, sl, lr}^ │ │ │ │ rsble r2, r9, r0, lsl #18 │ │ │ │ andlt r2, r5, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0] │ │ │ │ - mrc2 7, 1, pc, cr2, cr0, {4} │ │ │ │ + stc2 7, cr15, [r8, #576]! @ 0x240 │ │ │ │ movwcs fp, #16648 @ 0x4108 │ │ │ │ - blmi 0x1bbd4e4 │ │ │ │ + blmi 0x1bbd5f8 │ │ │ │ svccs 0x0070ee1d │ │ │ │ eorvs pc, r4, r6, asr #12 │ │ │ │ addscs pc, r6, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ mvnne pc, lr, asr #4 │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ @ instruction: 0x46064617 │ │ │ │ stmdavs r3, {r1, r4, r6, r7, fp, ip, lr} │ │ │ │ ldrmi r6, [r3], #-2056 @ 0xfffff7f8 │ │ │ │ @ instruction: 0xf76b2200 │ │ │ │ - movwcs pc, #3547 @ 0xddb @ │ │ │ │ + movwcs pc, #3409 @ 0xd51 @ │ │ │ │ adcscc pc, sp, r4, lsl #17 │ │ │ │ teqle ip, r0, lsl #26 │ │ │ │ umlalscs pc, ip, r4, r8 @ │ │ │ │ umlalscc pc, fp, r4, r8 @ │ │ │ │ @ instruction: 0xf0402a00 │ │ │ │ andcs r8, sp, #138 @ 0x8a │ │ │ │ rscpl pc, lr, r4, lsl #17 │ │ │ │ - blcs 0xfd52c │ │ │ │ + blcs 0xfd640 │ │ │ │ @ instruction: 0xf76ad0ca │ │ │ │ - ldmdavs r1!, {r0, r2, r4, r5, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + ldmdavs r1!, {r0, r1, r3, r5, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ subvs pc, r9, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf7729002 │ │ │ │ - @ instruction: 0xf894fd8b │ │ │ │ + @ instruction: 0xf894fd01 │ │ │ │ stmdals r2, {r0, r3, r4, r5, r7, ip, sp} │ │ │ │ @ instruction: 0xf0402b00 │ │ │ │ @ instruction: 0x46018099 │ │ │ │ andeq pc, r4, #111 @ 0x6f │ │ │ │ @ instruction: 0xf7709002 │ │ │ │ - stmdals r2, {r0, r2, r5, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdals r2, {r0, r1, r3, r4, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ vst1.8 {d18-d21}, [pc], r4 │ │ │ │ @ instruction: 0xf7c26149 │ │ │ │ - movwcs pc, #3491 @ 0xda3 @ │ │ │ │ + movwcs pc, #3449 @ 0xd79 @ │ │ │ │ adcscc pc, fp, r4, lsl #17 │ │ │ │ @ instruction: 0xf04fe01e │ │ │ │ andscs r7, r1, #0, 6 │ │ │ │ @ instruction: 0xf8cd2100 │ │ │ │ @ instruction: 0xf7cac000 │ │ │ │ - andcs pc, r0, r7, ror #23 │ │ │ │ + @ instruction: 0x2000fbbd │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ andcs fp, sp, #240, 26 @ 0x3c00 │ │ │ │ rsccc pc, lr, r4, lsl #17 │ │ │ │ ldr r6, [r5, r2, ror #1] │ │ │ │ @@ -218030,65 +218101,65 @@ │ │ │ │ addle r2, r9, r0, lsl #22 │ │ │ │ strtvs pc, [r4], -r6, asr #12 │ │ │ │ ldrcs pc, [r6], r0, asr #5 │ │ │ │ svcvc 0x0070ee1d │ │ │ │ umlalscs pc, r9, r4, r8 @ │ │ │ │ eorcc pc, r5, #536870912 @ 0x20000000 │ │ │ │ andls r0, r3, #146 @ 0x92 │ │ │ │ - stc2 7, cr15, [r8, #424]! @ 0x1a8 │ │ │ │ + ldc2 7, cr15, [lr, #-424] @ 0xfffffe58 │ │ │ │ ldmdavs r1!, {r0, r1, r9, fp, ip, pc} │ │ │ │ @ instruction: 0xf7729002 │ │ │ │ - blmi 0xca474c │ │ │ │ + blmi 0xca4638 │ │ │ │ @ instruction: 0x41b8f64d │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ ldrbtmi r9, [fp], #-2050 @ 0xfffff7fe │ │ │ │ ldmdavs r2!, {r0, r1, r3, r4, fp, sp, lr} │ │ │ │ ldrmi r5, [r8], #-2299 @ 0xfffff705 │ │ │ │ ldrmi r9, [r3], #-0 │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - ldc2l 7, cr15, [sl, #-428]! @ 0xfffffe54 │ │ │ │ + ldc2l 7, cr15, [r0], #428 @ 0x1ac │ │ │ │ @ instruction: 0xf8d36d23 │ │ │ │ @ instruction: 0xf4122098 │ │ │ │ andsle r6, fp, r0, ror pc │ │ │ │ @ instruction: 0xf413685b │ │ │ │ andsle r6, r0, r0, ror r3 │ │ │ │ @ instruction: 0xf76b2000 │ │ │ │ - andcs pc, r4, #266240 @ 0x41000 │ │ │ │ + andcs pc, r4, #2998272 @ 0x2dc000 │ │ │ │ @ instruction: 0x41acf640 │ │ │ │ - stc2l 7, cr15, [r6, #-776] @ 0xfffffcf8 │ │ │ │ + ldc2 7, cr15, [ip, #-776] @ 0xfffffcf8 │ │ │ │ @ instruction: 0xf8d36d23 │ │ │ │ @ instruction: 0xf4122098 │ │ │ │ andle r6, r9, r0, ror pc │ │ │ │ vst2.16 {d6-d7}, [r3 :64], fp │ │ │ │ - blcc 0xfe068 │ │ │ │ + blcc 0xfe17c │ │ │ │ movwcs fp, #7960 @ 0x1f18 │ │ │ │ - blcs 0x11d2bc │ │ │ │ + blcs 0x11d3d0 │ │ │ │ ldrb sp, [r8, -r0, asr #1]! │ │ │ │ @ instruction: 0xf8942300 │ │ │ │ @ instruction: 0xf88420b9 │ │ │ │ - bcs 0xf1678 │ │ │ │ + bcs 0xf178c │ │ │ │ strcs fp, [ip, #-3860] @ 0xfffff0ec │ │ │ │ @ instruction: 0xf76a2504 │ │ │ │ - ldmdavs r1!, {r0, r2, r5, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + ldmdavs r1!, {r0, r1, r3, r4, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ subvs pc, r1, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf7729002 │ │ │ │ - stmdals r2, {r0, r1, r3, r4, r5, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdals r2, {r0, r4, r5, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ strmi r4, [r1], -sl, lsr #12 │ │ │ │ - @ instruction: 0xff18f76f │ │ │ │ + cdp2 7, 8, cr15, cr14, cr15, {3} │ │ │ │ andcs r9, r4, #131072 @ 0x20000 │ │ │ │ cmppvs r1, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ - ldc2 7, cr15, [sl, #-776] @ 0xfffffcf8 │ │ │ │ + ldc2l 7, cr15, [r0], #776 @ 0x308 │ │ │ │ @ instruction: 0xf8842300 │ │ │ │ @ instruction: 0xe72330bc │ │ │ │ andcs r4, r4, #1048576 @ 0x100000 │ │ │ │ @ instruction: 0xf76f9002 │ │ │ │ - stmdals r2, {r0, r3, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdals r2, {r0, r1, r2, r3, r4, r5, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ svclt 0x0000e766 │ │ │ │ - addeq sl, r3, r0, lsl sl │ │ │ │ - addeq sl, r3, sl, lsl r9 │ │ │ │ + strdeq sl, [r3], ip │ │ │ │ + addeq sl, r3, r6, lsl #16 │ │ │ │ ldmvs fp, {r0, r1, r8, sl, fp, sp, lr} │ │ │ │ movwne pc, #13251 @ 0x33c3 @ │ │ │ │ stmdale r6, {r1, r8, r9, fp, sp} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrblt r4, [r0, #1904]! @ 0x770 │ │ │ │ @@ -218099,46 +218170,46 @@ │ │ │ │ ldrdlt r1, [r5], r0 │ │ │ │ smlalbtcs pc, r0, r1, r3 @ │ │ │ │ suble r2, r2, r0, lsl #18 │ │ │ │ @ instruction: 0xf7ff2100 │ │ │ │ movlt pc, #3664 @ 0xe50 │ │ │ │ strtvs pc, [r4], #-1606 @ 0xfffff9ba │ │ │ │ ldrcs pc, [r6], #704 @ 0x2c0 │ │ │ │ - ldc2 7, cr15, [lr, #-424] @ 0xfffffe58 │ │ │ │ + ldc2 7, cr15, [r4], {106} @ 0x6a │ │ │ │ strmi r6, [r7], -r9, lsr #16 │ │ │ │ stmdavs r6!, {sp} │ │ │ │ - blx 0xff1a32be │ │ │ │ + blx 0xfe8233d2 │ │ │ │ ldrtmi r4, [r8], -r2, lsl #12 │ │ │ │ @ instruction: 0xf7724631 │ │ │ │ - @ instruction: 0xf76afcaf │ │ │ │ - stmdavs r1!, {r0, r3, r4, r5, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf76afc25 │ │ │ │ + stmdavs r1!, {r0, r1, r2, r3, r5, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ addsvc pc, r8, #69206016 @ 0x4200000 │ │ │ │ @ instruction: 0xf76f9003 │ │ │ │ - blmi 0x62499c │ │ │ │ + blmi 0x624888 │ │ │ │ svccs 0x0070ee1d │ │ │ │ ldrbtmi r9, [fp], #-2051 @ 0xfffff7fd │ │ │ │ vtst.8 d22, d9, d11 │ │ │ │ vaddw.s8 q10, q0, d4 │ │ │ │ ldmpl r3, {r0, r2, r4, r7, r8}^ │ │ │ │ andls r4, r0, r8, lsl r4 │ │ │ │ stmdavs r8, {r0, r1, r3, r4, r5, sl, lr} │ │ │ │ @ instruction: 0xf76b461a │ │ │ │ - stmdavs r4!, {r0, r5, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r4!, {r0, r1, r2, r4, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ andcs r6, r0, r9, ror #16 │ │ │ │ - blx 0xfe8a3306 │ │ │ │ + blx 0x1f2341a │ │ │ │ strmi r4, [r2], -r1, lsr #12 │ │ │ │ @ instruction: 0xf7724638 │ │ │ │ - strdcs pc, [r1], -r7 │ │ │ │ + andcs pc, r1, sp, ror #24 │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf7febdf0 │ │ │ │ ldr pc, [ip, r5, lsl #30]! │ │ │ │ - addeq sl, r3, lr, ror #15 │ │ │ │ + ldrdeq sl, [r3], sl @ │ │ │ │ ldmvs fp, {r0, r1, r8, sl, fp, sp, lr} │ │ │ │ movwne pc, #13251 @ 0x33c3 @ │ │ │ │ stmdale r6, {r1, r8, r9, fp, sp} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrblt r4, [r0, #1904]! @ 0x770 │ │ │ │ @@ -218149,219 +218220,219 @@ │ │ │ │ ldrdlt r1, [r5], r0 │ │ │ │ smlalbtcs pc, r0, r1, r3 @ │ │ │ │ suble r2, r2, r0, lsl #18 │ │ │ │ @ instruction: 0xf7ff2100 │ │ │ │ movlt pc, #2064 @ 0x810 │ │ │ │ strtvs pc, [r4], #-1606 @ 0xfffff9ba │ │ │ │ ldrcs pc, [r6], #704 @ 0x2c0 │ │ │ │ - ldc2 7, cr15, [sl], #424 @ 0x1a8 │ │ │ │ + ldc2 7, cr15, [r0], #-424 @ 0xfffffe58 │ │ │ │ strmi r6, [r7], -r9, lsr #16 │ │ │ │ stmdavs r6!, {sp} │ │ │ │ - blx 0x18a3386 │ │ │ │ + blx 0xf2349a │ │ │ │ ldrtmi r4, [r8], -r2, lsl #12 │ │ │ │ @ instruction: 0xf7724631 │ │ │ │ - @ instruction: 0xf76afc4b │ │ │ │ - stmdavs r1!, {r0, r2, r4, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf76afbc1 │ │ │ │ + stmdavs r1!, {r0, r1, r3, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ addsvc pc, r8, #69206016 @ 0x4200000 │ │ │ │ @ instruction: 0xf76f9003 │ │ │ │ - blmi 0x6248d4 │ │ │ │ + blmi 0x6247c0 │ │ │ │ svccs 0x0070ee1d │ │ │ │ ldrbtmi r9, [fp], #-2051 @ 0xfffff7fd │ │ │ │ vtst.8 d22, d9, d11 │ │ │ │ vsra.s64 d21, d0, #64 │ │ │ │ ldmpl r3, {r0, r2, r4, r7, r8}^ │ │ │ │ andls r4, r0, r8, lsl r4 │ │ │ │ stmdavs r8, {r0, r1, r3, r4, r5, sl, lr} │ │ │ │ @ instruction: 0xf76b461a │ │ │ │ - stmdavs r4!, {r0, r2, r3, r4, r5, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r4!, {r0, r1, r4, r5, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ andcs r6, r0, r9, ror #16 │ │ │ │ - blx 0xfa33ce │ │ │ │ + blx 0x6234e2 │ │ │ │ strmi r4, [r2], -r1, lsr #12 │ │ │ │ @ instruction: 0xf7724638 │ │ │ │ - mulcs r1, r3, ip │ │ │ │ + andcs pc, r1, r9, lsl #24 │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf7febdf0 │ │ │ │ ldr pc, [ip, r1, lsr #29]! │ │ │ │ - addeq sl, r3, r6, lsr #14 │ │ │ │ + addeq sl, r3, r2, lsl r6 │ │ │ │ ldmdavs fp, {r0, r1, r8, sl, fp, sp, lr} │ │ │ │ rsbsvs pc, r0, #318767104 @ 0x13000000 │ │ │ │ @ instruction: 0xf013d060 │ │ │ │ tstle r2, lr, lsl #6 │ │ │ │ ldrbeq r6, [r2], sl, asr #16 │ │ │ │ push {r0, r5, r6, sl, ip, lr, pc} │ │ │ │ vst4. {d20,d22,d24,d26}, [pc :256], r0 │ │ │ │ - bl 0xfec3c6bc │ │ │ │ + bl 0xfec3c7d0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00fd8 │ │ │ │ @ instruction: 0x460d30d0 │ │ │ │ vaddl.u8 , d19, d4 │ │ │ │ stmdbcs r0, {r6, r8, sp} │ │ │ │ tstcs r0, r7, asr #32 │ │ │ │ mrc2 7, 0, pc, cr14, cr15, {7} │ │ │ │ eorsle r2, r7, r0, lsl #16 │ │ │ │ strtvs pc, [r4], #-1606 @ 0xfffff9ba │ │ │ │ ldrcs pc, [r6], #704 @ 0x2c0 │ │ │ │ - mrrc2 7, 6, pc, r6, cr10 @ │ │ │ │ + blx 0xff4233a6 │ │ │ │ @ instruction: 0xf76a4607 │ │ │ │ - stmdavs r9!, {r0, r1, r2, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r9!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ strmi r6, [r0], r6, lsr #16 │ │ │ │ @ instruction: 0xf7d62000 │ │ │ │ - @ instruction: 0x4631faf7 │ │ │ │ + @ instruction: 0x4631fad1 │ │ │ │ ldrtmi r4, [r8], -r2, lsl #12 │ │ │ │ - blx 0xffa232ce │ │ │ │ - stc2 7, cr15, [lr], #424 @ 0x1a8 │ │ │ │ + blx 0x17a33e2 │ │ │ │ + stc2 7, cr15, [r4], #-424 @ 0xfffffe58 │ │ │ │ @ instruction: 0xf6426821 │ │ │ │ mulls r3, r8, r2 │ │ │ │ - ldc2 7, cr15, [ip], #444 @ 0x1bc │ │ │ │ + ldc2 7, cr15, [r2], #-444 @ 0xfffffe44 │ │ │ │ vmov.32 r4, d13[0] │ │ │ │ stmdals r3, {r4, r5, r6, r8, r9, sl, fp, sp} │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ teqpcc r0, ip, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ ldrmi r5, [r0], #-2258 @ 0xfffff72e │ │ │ │ ldmne fp!, {ip, pc} │ │ │ │ stmdavs r8, {r1, r6, sl, lr} │ │ │ │ - ldc2 7, cr15, [r6], {107} @ 0x6b │ │ │ │ + blx 0xfe4233fa │ │ │ │ stmdavs r9!, {r2, r5, fp, sp, lr}^ │ │ │ │ @ instruction: 0xf7d62001 │ │ │ │ - @ instruction: 0x4621fad3 │ │ │ │ + strtmi pc, [r1], -sp, lsr #21 │ │ │ │ strbmi r4, [r0], -r2, lsl #12 │ │ │ │ - @ instruction: 0xff02f772 │ │ │ │ + mrc2 7, 3, pc, cr8, cr2, {3} │ │ │ │ andlt r2, r4, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf7fe81f0 │ │ │ │ @ instruction: 0xe7b7fe39 │ │ │ │ tstcs r0, r0, lsl r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x46184770 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - addeq sl, r3, r8, asr r6 │ │ │ │ + addeq sl, r3, r4, asr #10 │ │ │ │ ldmdavs fp, {r0, r1, r8, sl, fp, sp, lr} │ │ │ │ rsbsvs pc, r0, #318767104 @ 0x13000000 │ │ │ │ @ instruction: 0xf013d060 │ │ │ │ tstle r2, lr, lsl #6 │ │ │ │ ldrbeq r6, [r2], sl, lsl #16 │ │ │ │ push {r0, r5, r6, sl, ip, lr, pc} │ │ │ │ vst4. {d20,d22,d24,d26}, [pc :256], r0 │ │ │ │ - bl 0xfec3c7a8 │ │ │ │ + bl 0xfec3c8bc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00fd8 │ │ │ │ @ instruction: 0x460d30d0 │ │ │ │ vaddl.u8 , d19, d4 │ │ │ │ stmdbcs r0, {r6, r8, sp} │ │ │ │ tstcs r0, r7, asr #32 │ │ │ │ stc2 7, cr15, [r8, #1020]! @ 0x3fc │ │ │ │ eorsle r2, r7, r0, lsl #16 │ │ │ │ strtvs pc, [r4], #-1606 @ 0xfffff9ba │ │ │ │ ldrcs pc, [r6], #704 @ 0x2c0 │ │ │ │ - blx 0xff92337e │ │ │ │ + blx 0x16a3492 │ │ │ │ @ instruction: 0xf76a4680 │ │ │ │ - stmdavs r9!, {r0, r4, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r9!, {r0, r1, r2, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ strmi r6, [r7], -r6, lsr #16 │ │ │ │ @ instruction: 0xf7d62001 │ │ │ │ - ldrtmi pc, [r1], -r1, lsl #21 @ │ │ │ │ + @ instruction: 0x4631fa5b │ │ │ │ ldrtmi r4, [r8], -r2, lsl #12 │ │ │ │ - mrc2 7, 0, pc, cr0, cr2, {3} │ │ │ │ - ldc2 7, cr15, [r8], #-424 @ 0xfffffe58 │ │ │ │ + stc2 7, cr15, [r6, #456] @ 0x1c8 │ │ │ │ + blx 0xfeca34b2 │ │ │ │ @ instruction: 0xf6426821 │ │ │ │ mulls r3, r8, r2 │ │ │ │ - mcrr2 7, 6, pc, r6, cr15 @ │ │ │ │ + blx 0xff0234d2 │ │ │ │ vmov.32 r4, d13[0] │ │ │ │ stmdals r3, {r4, r5, r6, r8, r9, sl, fp, sp} │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0x21acf64c │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ ldrmi r5, [r0], #-2258 @ 0xfffff72e │ │ │ │ ldmne fp!, {ip, pc} │ │ │ │ stmdavs r8, {r1, r6, sl, lr} │ │ │ │ - blx 0xfe9233d2 │ │ │ │ + blx 0x6a34e6 │ │ │ │ stmdavs r9!, {r2, r5, fp, sp, lr}^ │ │ │ │ @ instruction: 0xf7d62000 │ │ │ │ - @ instruction: 0x4621fa5d │ │ │ │ + @ instruction: 0x4621fa37 │ │ │ │ strbmi r4, [r0], -r2, lsl #12 │ │ │ │ - blx 0xfeea3402 │ │ │ │ + blx 0xc23516 │ │ │ │ andlt r2, r4, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf7fe81f0 │ │ │ │ ldr pc, [r7, r3, asr #27]! │ │ │ │ tstcs r0, r0, lsl r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x46184770 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - addeq sl, r3, ip, ror #10 │ │ │ │ + addeq sl, r3, r8, asr r4 │ │ │ │ @ instruction: 0xf8d26d02 │ │ │ │ @ instruction: 0xf4133098 │ │ │ │ subsle r6, r5, r0, ror r3 │ │ │ │ @ instruction: 0xf4136853 │ │ │ │ subsle r0, r6, r0, ror r3 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec3c890 │ │ │ │ + bl 0xfec3c9a4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00fd8 │ │ │ │ @ instruction: 0x460d30d0 │ │ │ │ vaddl.u8 , d19, d5 │ │ │ │ stmdbcs r0, {r6, r8, sp} │ │ │ │ tstcs r0, lr, asr #32 │ │ │ │ ldc2 7, cr15, [r4, #-1020]! @ 0xfffffc04 │ │ │ │ @ instruction: 0xf646b3a0 │ │ │ │ vaddhn.i16 d22, q0, q10 │ │ │ │ @ instruction: 0xf76a2496 │ │ │ │ - stmdavs r9!, {r0, r2, r3, r5, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r9!, {r0, r1, r5, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ andcs r4, r0, r7, lsl #12 │ │ │ │ @ instruction: 0xf7d66826 │ │ │ │ - @ instruction: 0x4602fa11 │ │ │ │ + strmi pc, [r2], -fp, ror #19 │ │ │ │ @ instruction: 0x46314638 │ │ │ │ - blx 0xfeea3498 │ │ │ │ - blx 0xff32347e │ │ │ │ + blx 0xc235ac │ │ │ │ + blx 0x10a3592 │ │ │ │ @ instruction: 0xf6426821 │ │ │ │ @ instruction: 0x900372bc │ │ │ │ - blx 0xff6a349e │ │ │ │ + blx 0x14235b2 │ │ │ │ vmov.32 r4, d13[0] │ │ │ │ stmdals r3, {r4, r5, r6, r8, r9, sl, fp, sp} │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ tstpvs r4, r9, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ ldrmi r5, [r8], #-2259 @ 0xfffff72d │ │ │ │ ldrtmi r9, [fp], #-0 │ │ │ │ ldrmi r6, [sl], -r8, lsl #16 │ │ │ │ - blx 0xd234b2 │ │ │ │ + blx 0xfeaa35c4 │ │ │ │ stmdavs r9!, {r2, r5, fp, sp, lr}^ │ │ │ │ @ instruction: 0xf7d62000 │ │ │ │ - strtmi pc, [r1], -sp, ror #19 │ │ │ │ + strtmi pc, [r1], -r7, asr #19 │ │ │ │ ldrtmi r4, [r8], -r2, lsl #12 │ │ │ │ - blx 0x12a34e2 │ │ │ │ + blx 0xff0235f4 │ │ │ │ andlt r2, r5, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ @ instruction: 0xf00279d2 │ │ │ │ - bcs 0x165f70 │ │ │ │ + bcs 0x166084 │ │ │ │ ldrmi sp, [r8], -r8, lsr #17 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ stc2l 7, cr15, [r8, #-1016] @ 0xfffffc08 │ │ │ │ svclt 0x0000e7b0 │ │ │ │ - addeq sl, r3, ip, lsl #9 │ │ │ │ + addeq sl, r3, r8, ror r3 │ │ │ │ ldmdavs fp, {r0, r1, r8, sl, fp, sp, lr}^ │ │ │ │ cmnpvs r0, #19 @ p-variant is OBSOLETE │ │ │ │ ldrmi sp, [r8], -r6, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ @@ -218373,58 +218444,58 @@ │ │ │ │ smlalbtcs pc, r0, r1, r3 @ │ │ │ │ subsle r2, r9, r0, lsl #18 │ │ │ │ @ instruction: 0xf7ff2100 │ │ │ │ stmdacs r0, {r0, r1, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf646d049 │ │ │ │ vaddhn.i16 d22, q0, q10 │ │ │ │ @ instruction: 0xf76a2496 │ │ │ │ - @ instruction: 0xf642fb63 │ │ │ │ + @ instruction: 0xf642fad9 │ │ │ │ pkhbtmi r7, r0, r8, lsl #5 │ │ │ │ stmdavs r1!, {r0, r1, r2, r5, r9, sl, lr} │ │ │ │ - blx 0x1d2356a │ │ │ │ - blx 0xffda3558 │ │ │ │ + blx 0xffaa367c │ │ │ │ + blx 0x1b2366c │ │ │ │ strmi r6, [r5], -r1, lsr #16 │ │ │ │ subsvc pc, r0, #69206016 @ 0x4200000 │ │ │ │ - blx 0xfe323584 │ │ │ │ + @ instruction: 0xf9fef772 │ │ │ │ movwcs r2, #4634 @ 0x121a │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ - @ instruction: 0xf9bef771 │ │ │ │ - blx 0xffa23574 │ │ │ │ + @ instruction: 0xf934f771 │ │ │ │ + blx 0x17a3688 │ │ │ │ ldmvs r1!, {r0, r1, r4, r5, fp, sp, lr} │ │ │ │ andcs r4, r0, r1, lsl #13 │ │ │ │ stmdavs r4!, {r0, r1, r8, r9, ip, pc} │ │ │ │ - @ instruction: 0xf986f7d6 │ │ │ │ + @ instruction: 0xf960f7d6 │ │ │ │ strmi r9, [r2], -r3, lsl #22 │ │ │ │ @ instruction: 0x4621bb7b │ │ │ │ @ instruction: 0xf7724648 │ │ │ │ - blmi 0x6e4090 │ │ │ │ + blmi 0x6e3f7c │ │ │ │ svccs 0x0070ee1d │ │ │ │ cmppvc ip, r9, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ stmiane sl!, {r0, r1, r4, r6, r7, fp, ip, lr}^ │ │ │ │ - bl 0x30a008 │ │ │ │ + bl 0x30a11c │ │ │ │ andls r0, r0, #805306368 @ 0x30000000 │ │ │ │ stmdavs r8, {r0, r1, r3, r6, sl, lr} │ │ │ │ @ instruction: 0xf76b461a │ │ │ │ - ldmdavs sp!, {r0, r2, r4, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ + ldmdavs sp!, {r0, r1, r3, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ andcs r6, r0, r1, ror r8 │ │ │ │ - @ instruction: 0xf966f7d6 │ │ │ │ + @ instruction: 0xf940f7d6 │ │ │ │ strmi r4, [r2], -r9, lsr #12 │ │ │ │ @ instruction: 0xf7724648 │ │ │ │ - @ instruction: 0x2001fabf │ │ │ │ + andcs pc, r1, r5, lsr sl @ │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ stc2l 7, cr15, [ip], {254} @ 0xfe │ │ │ │ andcc lr, r2, #43253760 @ 0x2940000 │ │ │ │ svclt 0x0000e7cd │ │ │ │ - addeq sl, r3, ip, ror r3 │ │ │ │ + addeq sl, r3, r8, ror #4 │ │ │ │ ldmdavs fp, {r0, r1, r8, sl, fp, sp, lr}^ │ │ │ │ cmnpvs r0, #19 @ p-variant is OBSOLETE │ │ │ │ ldrmi sp, [r8], -r6, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ @@ -218436,58 +218507,58 @@ │ │ │ │ smlalbtcs pc, r0, r1, r3 @ │ │ │ │ subsle r2, r9, r0, lsl #18 │ │ │ │ @ instruction: 0xf7ff2100 │ │ │ │ stmdacs r0, {r0, r2, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf646d049 │ │ │ │ vaddhn.i16 d22, q0, q10 │ │ │ │ @ instruction: 0xf76a2496 │ │ │ │ - @ instruction: 0xf642fae5 │ │ │ │ + @ instruction: 0xf642fa5b │ │ │ │ pkhbtmi r7, r1, r8, lsl #5 │ │ │ │ @ instruction: 0xf76f6821 │ │ │ │ - @ instruction: 0xf76afaf3 │ │ │ │ - stmdavs r1!, {r0, r2, r4, r5, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf76afa69 │ │ │ │ + stmdavs r1!, {r0, r1, r3, r5, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf6424680 │ │ │ │ @ instruction: 0xf7727250 │ │ │ │ - movwcs pc, #6667 @ 0x1a0b @ │ │ │ │ + movwcs pc, #6529 @ 0x1981 @ │ │ │ │ @ instruction: 0x4641221a │ │ │ │ @ instruction: 0xf7714640 │ │ │ │ - @ instruction: 0xf76af941 │ │ │ │ - stmdavs r6!, {r0, r1, r2, r5, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf76af8b7 │ │ │ │ + stmdavs r6!, {r0, r2, r3, r4, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ stmiavs r9!, {r0, r1, r2, r9, sl, lr} │ │ │ │ @ instruction: 0xf7d62000 │ │ │ │ - ldrtmi pc, [r1], -fp, lsl #18 @ │ │ │ │ + ldrtmi pc, [r1], -r5, ror #17 @ │ │ │ │ ldrtmi r4, [r8], -r2, lsl #12 │ │ │ │ - @ instruction: 0xf9f8f772 │ │ │ │ + @ instruction: 0xf96ef772 │ │ │ │ vmov.32 r4, d13[0] │ │ │ │ @ instruction: 0xf6492f70 │ │ │ │ vsra.s64 q11, q4, #64 │ │ │ │ ldrbtmi r0, [fp], #-405 @ 0xfffffe6b │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ andeq lr, r3, #8, 22 @ 0x2000 │ │ │ │ - bl 0x34a0fc │ │ │ │ + bl 0x34a210 │ │ │ │ andls r0, r0, #805306368 @ 0x30000000 │ │ │ │ @ instruction: 0x461a443b │ │ │ │ @ instruction: 0xf76b6808 │ │ │ │ - stmdavs fp!, {r0, r1, r3, r4, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs fp!, {r0, r4, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ andcs r6, r0, r9, ror #16 │ │ │ │ stmdavs r4!, {r0, r1, r8, r9, ip, pc} │ │ │ │ - @ instruction: 0xf8eaf7d6 │ │ │ │ + @ instruction: 0xf8c4f7d6 │ │ │ │ strmi r9, [r2], -r3, lsl #22 │ │ │ │ strtmi fp, [r1], -fp, lsl #19 │ │ │ │ @ instruction: 0xf7724638 │ │ │ │ - andcs pc, r1, sp, lsl sl @ │ │ │ │ + mulcs r1, r3, r9 │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ mcrr2 7, 15, pc, lr, cr14 @ │ │ │ │ andcc lr, r2, #43253760 @ 0x2940000 │ │ │ │ svclt 0x0000e7eb │ │ │ │ - addeq sl, r3, sl, lsl #5 │ │ │ │ + addeq sl, r3, r6, ror r1 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ stcvs 6, cr4, [r3, #-120] @ 0xffffff88 │ │ │ │ ldrsbtpl pc, [r0], r0 @ │ │ │ │ ldrmi fp, [r4], -r3, lsl #1 │ │ │ │ @@ -218509,58 +218580,58 @@ │ │ │ │ svceq 0x0018f016 │ │ │ │ @ instruction: 0xf04fbf08 │ │ │ │ @ instruction: 0xf1030a00 │ │ │ │ movwls r0, #769 @ 0x301 │ │ │ │ @ instruction: 0x469abf18 │ │ │ │ strvs pc, [r4, -r6, asr #12]! │ │ │ │ ldrcs pc, [r6, r0, asr #5] │ │ │ │ - @ instruction: 0xf9eaf76a │ │ │ │ + @ instruction: 0xf960f76a │ │ │ │ @ instruction: 0xf76a4681 │ │ │ │ - ldrtmi pc, [r1], -r7, ror #19 @ │ │ │ │ + @ instruction: 0x4631f95d │ │ │ │ @ instruction: 0xf8d74680 │ │ │ │ andcs fp, r0, r0 │ │ │ │ ldrtmi lr, [r1], -r8 │ │ │ │ @ instruction: 0xf1ba3d01 │ │ │ │ eorsle r0, r9, r0, lsl #30 │ │ │ │ ldrdlt pc, [r0], -r7 │ │ │ │ streq pc, [r2], #-866 @ 0xfffffc9e │ │ │ │ - @ instruction: 0xf880f7d6 │ │ │ │ + @ instruction: 0xf85af7d6 │ │ │ │ @ instruction: 0x46024659 │ │ │ │ @ instruction: 0xf7724648 │ │ │ │ - blls 0x163fa8 │ │ │ │ + blls 0x163e94 │ │ │ │ strbmi r4, [r0], -r9, asr #12 │ │ │ │ @ instruction: 0xf8d74798 │ │ │ │ strtmi fp, [r1], -r0 │ │ │ │ @ instruction: 0xf7d62000 │ │ │ │ - @ instruction: 0x4659f871 │ │ │ │ + ldrbmi pc, [r9], -fp, asr #16 @ │ │ │ │ strbmi r4, [r0], -r2, lsl #12 │ │ │ │ - @ instruction: 0xf9caf772 │ │ │ │ - bl 0x38c214 │ │ │ │ + @ instruction: 0xf940f772 │ │ │ │ + bl 0x38c328 │ │ │ │ andcs r0, r0, r6, lsl #6 │ │ │ │ vsub.i32 d17, d19, d18 │ │ │ │ stccs 6, cr0, [r0, #-8] │ │ │ │ ldrdcs sp, [r1], -r7 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - blx 0xff4a3a36 │ │ │ │ + blx 0xff4a3b4a │ │ │ │ ldrmi lr, [r8], -r7, lsr #15 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ andcs r9, r0, r0, lsl #22 │ │ │ │ stmiane r3!, {r1, r2, r3, r4, r5, fp, sp, lr}^ │ │ │ │ streq pc, [r2], #-867 @ 0xfffffc9d │ │ │ │ @ instruction: 0xf7d64621 │ │ │ │ - ldrtmi pc, [r1], -r3, asr #16 @ │ │ │ │ + @ instruction: 0x4631f81d │ │ │ │ strbmi r4, [r0], -r2, lsl #12 │ │ │ │ - @ instruction: 0xf99cf772 │ │ │ │ + @ instruction: 0xf912f772 │ │ │ │ rscle r3, pc, #1, 26 @ 0x40 │ │ │ │ @ instruction: 0x4628e7d7 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ @ instruction: 0x469a461d │ │ │ │ @@ -218570,15 +218641,15 @@ │ │ │ │ ldmdavs fp, {r0, r1, r8, sl, fp, sp, lr} │ │ │ │ rsbsvs pc, r0, #318767104 @ 0x13000000 │ │ │ │ @ instruction: 0xf013d06c │ │ │ │ tstle r2, lr, lsl #6 │ │ │ │ ldrbeq r6, [r2], sl, asr #16 │ │ │ │ push {r0, r2, r3, r5, r6, sl, ip, lr, pc} │ │ │ │ vst4. {d20,d22,d24,d26}, [pc :256], r0 │ │ │ │ - bl 0xfec3ccb4 │ │ │ │ + bl 0xfec3cdc8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00fd8 │ │ │ │ @ instruction: 0x460d30d0 │ │ │ │ vaddl.u8 , d19, d4 │ │ │ │ cmnlt r1, r0, asr #2 │ │ │ │ @ instruction: 0xf7ff2100 │ │ │ │ ldmdblt r0!, {r0, r1, r5, r8, r9, fp, ip, sp, lr, pc}^ │ │ │ │ @@ -218588,41 +218659,41 @@ │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf7fe81f0 │ │ │ │ stmdacs r0, {r0, r1, r2, r4, r5, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf646d0f0 │ │ │ │ vaddhn.i16 d22, q0, q10 │ │ │ │ @ instruction: 0xf76a2496 │ │ │ │ - strmi pc, [r7], -sp, asr #18 │ │ │ │ - @ instruction: 0xf97ef76a │ │ │ │ + strmi pc, [r7], -r3, asr #17 │ │ │ │ + @ instruction: 0xf8f4f76a │ │ │ │ stmdavs r6!, {r0, r3, r5, r7, fp, sp, lr} │ │ │ │ andcs r4, r0, r0, lsl #13 │ │ │ │ - @ instruction: 0xffeef7d5 │ │ │ │ + @ instruction: 0xffc8f7d5 │ │ │ │ @ instruction: 0x46024631 │ │ │ │ @ instruction: 0xf7724638 │ │ │ │ - @ instruction: 0xf76af8db │ │ │ │ - stmdavs r1!, {r0, r2, r5, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf76af851 │ │ │ │ + stmdavs r1!, {r0, r1, r3, r4, r8, fp, ip, sp, lr, pc} │ │ │ │ addsvc pc, r8, #69206016 @ 0x4200000 │ │ │ │ @ instruction: 0xf76f9003 │ │ │ │ - blmi 0x8e41f4 │ │ │ │ + blmi 0x8e40e0 │ │ │ │ svccs 0x0070ee1d │ │ │ │ ldrbtmi r6, [fp], #-2089 @ 0xfffff7d7 │ │ │ │ stmdals r3, {r0, r1, r3, r4, fp, sp, lr} │ │ │ │ ldrmi r5, [r0], #-2258 @ 0xfffff72e │ │ │ │ @ instruction: 0x900018bb │ │ │ │ - bllt 0x1336c48 │ │ │ │ + bllt 0x1336d5c │ │ │ │ tstpeq r8, ip, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ @ instruction: 0xf76b6808 │ │ │ │ - stmdavs r4!, {r0, r1, r3, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r4!, {r0, r7, fp, ip, sp, lr, pc} │ │ │ │ stmdavs r9!, {r0, sp}^ │ │ │ │ - @ instruction: 0xffc8f7d5 │ │ │ │ + @ instruction: 0xffa2f7d5 │ │ │ │ strmi r4, [r2], -r1, lsr #12 │ │ │ │ @ instruction: 0xf7724640 │ │ │ │ - strdcs pc, [r1], -r7 │ │ │ │ + andcs pc, r1, sp, ror #22 │ │ │ │ tstcs r0, r4 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ tstcs r0, r0, lsl r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @@ -218630,59 +218701,59 @@ │ │ │ │ @ instruction: 0x46184770 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ orrvs pc, ip, ip, asr #4 │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ @ instruction: 0xf76b6808 │ │ │ │ - ldrb pc, [r4, r1, ror #17] @ │ │ │ │ - addeq sl, r3, r6, asr #32 │ │ │ │ + @ instruction: 0xe7d4f857 │ │ │ │ + addeq r9, r3, r2, lsr pc │ │ │ │ @ instruction: 0xf8d26d02 │ │ │ │ @ instruction: 0xf4133098 │ │ │ │ subsle r6, r8, r0, ror r3 │ │ │ │ @ instruction: 0xf4136853 │ │ │ │ subsle r0, r9, r0, ror r3 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec3cdc4 │ │ │ │ + bl 0xfec3ced8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00fd8 │ │ │ │ @ instruction: 0x460d30d0 │ │ │ │ vaddl.u8 , d19, d5 │ │ │ │ stmdbcs r0, {r6, r8, sp} │ │ │ │ qaddcs sp, r1, r0 │ │ │ │ - blx 0xfe7a3bdc │ │ │ │ + blx 0xfe7a3cf0 │ │ │ │ eorsle r2, r6, r0, lsl #16 │ │ │ │ strtvs pc, [r4], #-1606 @ 0xfffff9ba │ │ │ │ ldrcs pc, [r6], #704 @ 0x2c0 │ │ │ │ - @ instruction: 0xf8d2f76a │ │ │ │ + @ instruction: 0xf848f76a │ │ │ │ strmi r6, [r7], -r9, lsr #17 │ │ │ │ stmdavs r6!, {sp} │ │ │ │ - @ instruction: 0xff76f7d5 │ │ │ │ + @ instruction: 0xff50f7d5 │ │ │ │ ldrtmi r4, [r8], -r2, lsl #12 │ │ │ │ - @ instruction: 0xf7724631 │ │ │ │ - @ instruction: 0xf76af863 │ │ │ │ - @ instruction: 0xf642f92d │ │ │ │ + @ instruction: 0xf7714631 │ │ │ │ + @ instruction: 0xf76affd9 │ │ │ │ + @ instruction: 0xf642f8a3 │ │ │ │ stmdavs r1!, {r2, r3, r4, r5, r7, r9, ip, sp, lr} │ │ │ │ @ instruction: 0xf76f9003 │ │ │ │ - blmi 0x924104 │ │ │ │ + blmi 0x923ff0 │ │ │ │ svccs 0x0070ee1d │ │ │ │ ldrbtmi r9, [fp], #-2051 @ 0xfffff7fd │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrmi r6, [r8], #-2090 @ 0xfffff7d6 │ │ │ │ andls r4, r0, fp, lsr r4 │ │ │ │ @ instruction: 0xf64cbb52 │ │ │ │ vaddw.s8 , q0, d16 │ │ │ │ @ instruction: 0x461a0195 │ │ │ │ @ instruction: 0xf76b6808 │ │ │ │ - stmdavs r4!, {r0, r1, r4, r7, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r4!, {r0, r3, fp, ip, sp, lr, pc} │ │ │ │ stmdavs r9!, {sp}^ │ │ │ │ - @ instruction: 0xff50f7d5 │ │ │ │ + @ instruction: 0xff2af7d5 │ │ │ │ strmi r4, [r2], -r1, lsr #12 │ │ │ │ @ instruction: 0xf7724638 │ │ │ │ - andcs pc, r1, r9, lsr #17 │ │ │ │ + andcs pc, r1, pc, lsl r8 @ │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldmibvc r2, {r4, r5, r6, r7, r8, sl, fp, ip, sp, pc}^ │ │ │ │ andeq pc, pc, #2 │ │ │ │ stmiale r5!, {r1, r9, fp, sp} │ │ │ │ @@ -218690,170 +218761,170 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf7fe4770 │ │ │ │ str pc, [sp, fp, lsr #21]! │ │ │ │ orrsvc pc, r4, ip, asr #4 │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ stmdavs r8, {r1, r3, r4, r9, sl, lr} │ │ │ │ - @ instruction: 0xf868f76b │ │ │ │ + @ instruction: 0xffdef76a │ │ │ │ svclt 0x0000e7d3 │ │ │ │ - addeq r9, r3, r6, asr pc │ │ │ │ + addeq r9, r3, r2, asr #28 │ │ │ │ ldmvs fp, {r0, r1, r8, sl, fp, sp, lr} │ │ │ │ movwne pc, #13251 @ 0x33c3 @ │ │ │ │ stmdale r6, {r1, r8, r9, fp, sp} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ push {r4, r5, r6, r8, r9, sl, lr} │ │ │ │ vst4. {d20,d22,d24,d26}, [pc :256], r0 │ │ │ │ - bl 0xfec3cec0 │ │ │ │ + bl 0xfec3cfd4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r6], r0 @ │ │ │ │ @ instruction: 0xf8d09103 │ │ │ │ vshr.u64 , q0, #63 │ │ │ │ stmdbcs r0, {r6, r8, sp} │ │ │ │ tstcs r0, r0, ror r0 │ │ │ │ - blx 0x823cd8 │ │ │ │ + blx 0x823dec │ │ │ │ rsble r2, r0, r0, lsl #16 │ │ │ │ strtvs pc, [r4], #-1606 @ 0xfffff9ba │ │ │ │ ldrcs pc, [r6], #704 @ 0x2c0 │ │ │ │ - @ instruction: 0xf854f76a │ │ │ │ + @ instruction: 0xffcaf769 │ │ │ │ strmi r9, [r0], r3, lsl #22 │ │ │ │ stmdavs r5!, {sp} │ │ │ │ @ instruction: 0xf7d56819 │ │ │ │ - @ instruction: 0x4629fef7 │ │ │ │ + @ instruction: 0x4629fed1 │ │ │ │ strbmi r4, [r0], -r2, lsl #12 │ │ │ │ - @ instruction: 0xffe4f771 │ │ │ │ + @ instruction: 0xff5af771 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ - @ instruction: 0xf8acf76a │ │ │ │ + @ instruction: 0xf822f76a │ │ │ │ @ instruction: 0xf6426821 │ │ │ │ @ instruction: 0x46067298 │ │ │ │ - @ instruction: 0xf8baf76f │ │ │ │ - orrne pc, r8, #80740352 @ 0x4d00000 │ │ │ │ + @ instruction: 0xf830f76f │ │ │ │ + orrscs pc, r8, #80740352 @ 0x4d00000 │ │ │ │ teqpeq r4, #192, 4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf76a78d8 │ │ │ │ - @ instruction: 0x4607fcf3 │ │ │ │ - @ instruction: 0xf834f76a │ │ │ │ + strmi pc, [r7], -r9, ror #24 │ │ │ │ + @ instruction: 0xffaaf769 │ │ │ │ ldrbtmi r4, [fp], #-2852 @ 0xfffff4dc │ │ │ │ andls r6, r5, fp, lsl r8 │ │ │ │ ldmne fp!, {r1, r3, r5, r6, r7, fp, ip, lr} │ │ │ │ strbvc pc, [r0, r9, asr #12]! @ │ │ │ │ ldreq pc, [r5, r0, asr #5] │ │ │ │ @ instruction: 0x91001991 │ │ │ │ ldrtmi r4, [r9], -r2, lsl #8 │ │ │ │ - @ instruction: 0xf76b6838 │ │ │ │ - blmi 0x863d7c │ │ │ │ + @ instruction: 0xf76a6838 │ │ │ │ + blmi 0x865c68 │ │ │ │ tstpmi r4, r9, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ andshi pc, r0, sp, asr #17 │ │ │ │ - bl 0x17c10c │ │ │ │ + bl 0x17c220 │ │ │ │ ldrtmi r0, [r2], #-776 @ 0xfffffcf8 │ │ │ │ ldrmi r9, [sl], -r0, lsl #4 │ │ │ │ @ instruction: 0xf76a6808 │ │ │ │ - blmi 0x665d58 │ │ │ │ + blmi 0x665c44 │ │ │ │ ldrbtmi r9, [fp], #-2309 @ 0xfffff6fb │ │ │ │ stmiapl sl!, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrtmi r1, [r2], #-2131 @ 0xfffff7ad │ │ │ │ ldrtmi r9, [r9], -r0, lsl #4 │ │ │ │ ldmdavs r8!, {r1, r3, r4, r9, sl, lr} │ │ │ │ - @ instruction: 0xffecf76a │ │ │ │ + @ instruction: 0xff62f76a │ │ │ │ stmdavs r4!, {r0, r1, r8, r9, fp, ip, pc} │ │ │ │ ldmdavs r9, {sp}^ │ │ │ │ - mcr2 7, 5, pc, cr8, cr5, {6} @ │ │ │ │ + mcr2 7, 4, pc, cr2, cr5, {6} @ │ │ │ │ strmi r4, [r2], -r1, lsr #12 │ │ │ │ - @ instruction: 0xf7729804 │ │ │ │ - andcs pc, r1, r1, lsl #16 │ │ │ │ + @ instruction: 0xf7719804 │ │ │ │ + andcs pc, r1, r7, ror pc @ │ │ │ │ tstcs r0, r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ - blx 0x4a3db4 │ │ │ │ + blx 0x4a3ec8 │ │ │ │ svclt 0x0000e78e │ │ │ │ - addeq r9, r3, r6, asr #28 │ │ │ │ - addeq r9, r3, ip, lsl lr │ │ │ │ - strdeq r9, [r3], lr │ │ │ │ + addeq r9, r3, r2, lsr sp │ │ │ │ + addeq r9, r3, r8, lsl #26 │ │ │ │ + addeq r9, r3, sl, ror #25 │ │ │ │ @ instruction: 0xf8d26d02 │ │ │ │ @ instruction: 0xf4133098 │ │ │ │ rsble r6, r7, r0, ror r3 │ │ │ │ @ instruction: 0xf4136853 │ │ │ │ rsble r0, r8, r0, ror r3 │ │ │ │ tstlt r3, fp, lsl #16 │ │ │ │ - blcs 0x100114 │ │ │ │ + blcs 0x100228 │ │ │ │ push {r0, r1, r5, r6, r8, ip, lr, pc} │ │ │ │ vst4. {d20,d22,d24,d26}, [pc :256], r0 │ │ │ │ - bl 0xfec3cff4 │ │ │ │ + bl 0xfec3d108 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ pkhtbmi r0, r8, r8, asr #31 │ │ │ │ ldrsbne pc, [r0], #128 @ 0x80 @ │ │ │ │ vaddl.u8 , d17, d4 │ │ │ │ stmdbcs r0, {r6, r8, sp} │ │ │ │ @ instruction: 0x4619d05a │ │ │ │ @ instruction: 0xf982f7ff │ │ │ │ eorsle r2, lr, r0, lsl #16 │ │ │ │ - @ instruction: 0xffbef769 │ │ │ │ + @ instruction: 0xff34f769 │ │ │ │ @ instruction: 0xf7694606 │ │ │ │ - @ instruction: 0xf646ffbb │ │ │ │ + @ instruction: 0xf646ff31 │ │ │ │ vsubw.s8 q11, q0, d20 │ │ │ │ @ instruction: 0xf8d82396 │ │ │ │ strmi r1, [r7], -r8 │ │ │ │ movwls r2, #12288 @ 0x3000 │ │ │ │ @ instruction: 0xf7d5681d │ │ │ │ - @ instruction: 0x4602fe59 │ │ │ │ + @ instruction: 0x4602fe33 │ │ │ │ @ instruction: 0x46294630 │ │ │ │ - mrc2 7, 7, pc, cr14, cr1, {3} │ │ │ │ + mrc2 7, 3, pc, cr4, cr1, {3} │ │ │ │ ldrdeq pc, [r0], -r8 │ │ │ │ stmdacs r0, {r0, r1, r8, r9, fp, ip, pc} │ │ │ │ ldmdavs ip, {r0, r2, r3, r4, r5, r8, ip, lr, pc} │ │ │ │ ldrdne pc, [ip], -r8 │ │ │ │ @ instruction: 0xf7d59303 │ │ │ │ - strtmi pc, [r1], -r9, asr #28 │ │ │ │ + strtmi pc, [r1], -r3, lsr #28 │ │ │ │ ldrtmi r4, [r8], -r2, lsl #12 │ │ │ │ - mcr2 7, 7, pc, cr14, cr1, {3} @ │ │ │ │ + mcr2 7, 3, pc, cr4, cr1, {3} @ │ │ │ │ stmdbmi r6!, {r0, r1, r8, r9, fp, ip, pc} │ │ │ │ mrc 8, 0, r6, cr13, cr8, {0} │ │ │ │ ldrbtmi r3, [r9], #-3952 @ 0xfffff090 │ │ │ │ @ instruction: 0xf8d86809 │ │ │ │ ldmdapl r9, {r2, sp}^ │ │ │ │ - bl 0x2ac044 │ │ │ │ + bl 0x2ac158 │ │ │ │ strmi r0, [r8], #-3073 @ 0xfffff3ff │ │ │ │ @ instruction: 0xf64cb34a │ │ │ │ vsra.s64 d20, d28, #64 │ │ │ │ stmib sp, {r0, r2, r4, r7, r8}^ │ │ │ │ andcs ip, r0, #0 │ │ │ │ @ instruction: 0xf76a6808 │ │ │ │ - mulcs r1, r5, pc @ │ │ │ │ + andcs pc, r1, fp, lsl #30 │ │ │ │ tstcs r0, r4 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ @ instruction: 0xf00279d2 │ │ │ │ - bcs 0x1666ec │ │ │ │ + bcs 0x166800 │ │ │ │ mulcs r0, r6, r8 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ @ instruction: 0xf98af7fe │ │ │ │ smlatbcs r0, r4, r7, lr │ │ │ │ @ instruction: 0xf76e4638 │ │ │ │ - blls 0x1e5d1c │ │ │ │ + blls 0x1e5c08 │ │ │ │ @ instruction: 0xf64ce7c7 │ │ │ │ vmla.f d22, d0, d0[2] │ │ │ │ mulls r1, r5, r1 │ │ │ │ @ instruction: 0xf8cd6808 │ │ │ │ @ instruction: 0xf76ac000 │ │ │ │ - andcs pc, r1, fp, ror #30 │ │ │ │ + andcs pc, r1, r1, ror #29 │ │ │ │ tstcs r0, r4 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ - addeq r9, r3, sl, lsl #26 │ │ │ │ + strdeq r9, [r3], r6 │ │ │ │ @ instruction: 0xf8d26d02 │ │ │ │ @ instruction: 0xf4133098 │ │ │ │ @ instruction: 0xf0006370 │ │ │ │ ldmdavs r3, {r1, r2, r7, pc}^ │ │ │ │ cmnpeq r0, #318767104 @ p-variant is OBSOLETE @ 0x13000000 │ │ │ │ addhi pc, r7, r0 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ @@ -218865,85 +218936,85 @@ │ │ │ │ smlalbtcs pc, r0, r1, r3 @ │ │ │ │ rsbsle r2, sp, r0, lsl #18 │ │ │ │ @ instruction: 0xf7ff2100 │ │ │ │ stmdacs r0, {r0, r1, r3, r5, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf646d060 │ │ │ │ vaddhn.i16 d22, q0, q10 │ │ │ │ @ instruction: 0xf7692496 │ │ │ │ - blls 0x1e5bdc │ │ │ │ + blls 0x1e5ac8 │ │ │ │ andcs r4, r0, r0, lsl #13 │ │ │ │ ldmdavs r9, {r0, r2, r5, fp, sp, lr} │ │ │ │ - stc2l 7, cr15, [r6, #852] @ 0x354 │ │ │ │ + stc2 7, cr15, [r0, #852]! @ 0x354 │ │ │ │ strmi r4, [r2], -r9, lsr #12 │ │ │ │ @ instruction: 0xf7714640 │ │ │ │ - cdp 14, 1, cr15, cr13, cr11, {3} │ │ │ │ + cdp 13, 1, cr15, cr13, cr1, {7} │ │ │ │ @ instruction: 0xf7695f70 │ │ │ │ - stmdavs r1!, {r0, r1, r3, r4, r5, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r1!, {r0, r4, r5, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ adcsvc pc, ip, #69206016 @ 0x4200000 │ │ │ │ @ instruction: 0xf76e4606 │ │ │ │ - @ instruction: 0xf64dff89 │ │ │ │ - vsubw.s8 , q8, d8 │ │ │ │ + @ instruction: 0xf64dfeff │ │ │ │ + vrsra.s64 d18, d8, #64 │ │ │ │ ldmvc r8, {r2, r4, r5, r8, r9}^ │ │ │ │ - blx 0xff1a3d32 │ │ │ │ + blx 0xf23e46 │ │ │ │ @ instruction: 0xf7694607 │ │ │ │ - blmi 0xbe5b9c │ │ │ │ + blmi 0xbe5a88 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ stmiapl sl!, {r0, r2, ip, pc}^ │ │ │ │ @ instruction: 0xf64918bb │ │ │ │ vqdmlsl.s , d16, d0[4] │ │ │ │ ldmibne r1, {r0, r2, r4, r7, r8, r9, sl} │ │ │ │ strmi r9, [r2], #-256 @ 0xffffff00 │ │ │ │ ldmdavs r8!, {r0, r3, r4, r5, r9, sl, lr} │ │ │ │ - cdp2 7, 13, cr15, cr10, cr10, {3} │ │ │ │ + cdp2 7, 5, cr15, cr0, cr10, {3} │ │ │ │ vqdmulh.s d20, d9, d19 │ │ │ │ vaddw.s8 q10, q8, d8 │ │ │ │ ldrbtmi r0, [fp], #-405 @ 0xfffffe6b │ │ │ │ @ instruction: 0xf8cd681b │ │ │ │ stmiapl sl!, {r4, pc}^ │ │ │ │ movweq lr, #35586 @ 0x8b02 │ │ │ │ andls r4, r0, #838860800 @ 0x32000000 │ │ │ │ stmdavs r8, {r1, r3, r4, r9, sl, lr} │ │ │ │ - cdp2 7, 12, cr15, cr8, cr10, {3} │ │ │ │ + cdp2 7, 3, cr15, cr14, cr10, {3} │ │ │ │ stmdbls r5, {r0, r1, r3, r4, r8, r9, fp, lr} │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldmdane r3, {r1, r3, r5, r6, r7, fp, ip, lr}^ │ │ │ │ andls r4, r0, #838860800 @ 0x32000000 │ │ │ │ @ instruction: 0x461a4639 │ │ │ │ @ instruction: 0xf76a6838 │ │ │ │ - blls 0x1e5adc │ │ │ │ + blls 0x1e59c8 │ │ │ │ andcs r6, r0, r4, lsr #16 │ │ │ │ @ instruction: 0xf7d56859 │ │ │ │ - @ instruction: 0x4621fd77 │ │ │ │ + @ instruction: 0x4621fd51 │ │ │ │ stmdals r4, {r1, r9, sl, lr} │ │ │ │ - mrc2 7, 6, pc, cr0, cr1, {3} │ │ │ │ + mcr2 7, 2, pc, cr6, cr1, {3} @ │ │ │ │ andlt r2, r6, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ ldmibvc r2, {r4, r5, r6, r7, r8, pc}^ │ │ │ │ andeq pc, pc, #2 │ │ │ │ @ instruction: 0xf63f2a02 │ │ │ │ ssub16mi sl, r8, r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ @ instruction: 0xf8d0f7fe │ │ │ │ svclt 0x0000e781 │ │ │ │ - addeq r9, r3, r4, ror #23 │ │ │ │ - @ instruction: 0x00839bba │ │ │ │ - umulleq r9, r3, ip, fp │ │ │ │ + ldrdeq r9, [r3], r0 │ │ │ │ + addeq r9, r3, r6, lsr #21 │ │ │ │ + addeq r9, r3, r8, lsl #21 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ stcvs 6, cr4, [r2, #-84] @ 0xffffffac │ │ │ │ ldmdavs r2, {r0, r2, r7, ip, sp, pc} │ │ │ │ streq pc, [lr], #-18 @ 0xffffffee │ │ │ │ - b 0x125a474 │ │ │ │ + b 0x125a588 │ │ │ │ ldrbteq r0, [r6], r3, lsl #12 │ │ │ │ @ instruction: 0xf8d0d476 │ │ │ │ @ instruction: 0xf01240b0 │ │ │ │ tstle r5, r0, ror r2 │ │ │ │ cmnle r8, r0, lsl #24 │ │ │ │ ldrsbtcs pc, [r4], r0 @ │ │ │ │ cmnle fp, r0, lsl #20 │ │ │ │ @@ -218961,40 +219032,40 @@ │ │ │ │ svceq 0x000cf016 │ │ │ │ cmneq r3, #323584 @ 0x4f000 │ │ │ │ movweq pc, #4355 @ 0x1103 @ │ │ │ │ svclt 0x00089303 │ │ │ │ movwls r2, #4864 @ 0x1300 │ │ │ │ strvs pc, [r4, -r6, asr #12]! │ │ │ │ ldrcs pc, [r6, r0, asr #5] │ │ │ │ - cdp2 7, 9, cr15, cr6, cr9, {3} │ │ │ │ + cdp2 7, 0, cr15, cr12, cr9, {3} │ │ │ │ @ instruction: 0xf7694681 │ │ │ │ - @ instruction: 0x4631fe93 │ │ │ │ + ldrtmi pc, [r1], -r9, lsl #28 @ │ │ │ │ ldrdge pc, [r0], -r7 │ │ │ │ andcs r4, r1, r0, lsl #13 │ │ │ │ - stc2 7, cr15, [r2, #-852] @ 0xfffffcac │ │ │ │ + ldc2l 7, cr15, [ip], {213} @ 0xd5 │ │ │ │ @ instruction: 0x46024651 │ │ │ │ @ instruction: 0xf7724648 │ │ │ │ - blls 0x164334 │ │ │ │ + blls 0x164220 │ │ │ │ ldrtmi r4, [r3], #-1706 @ 0xfffff956 │ │ │ │ movweq pc, #12291 @ 0x3003 @ │ │ │ │ and r9, lr, r2, lsl #6 │ │ │ │ @ instruction: 0x3c019a01 │ │ │ │ suble r2, r1, r0, lsl #20 │ │ │ │ ldmdavs sp!, {r1, r9, fp, ip, pc} │ │ │ │ - beq 0x1e0a14 │ │ │ │ - stc2l 7, cr15, [ip], #852 @ 0x354 │ │ │ │ + beq 0x1e0b28 │ │ │ │ + stc2l 7, cr15, [r6], {213} @ 0xd5 │ │ │ │ strmi r4, [r2], -r9, lsr #12 │ │ │ │ - @ instruction: 0xf7724648 │ │ │ │ - @ instruction: 0x4649f87b │ │ │ │ + @ instruction: 0xf7714648 │ │ │ │ + @ instruction: 0x4649fff1 │ │ │ │ ldrbmi r4, [r8, r0, asr #12] │ │ │ │ @ instruction: 0x4651683d │ │ │ │ @ instruction: 0xf7d52001 │ │ │ │ - @ instruction: 0x4629fcdf │ │ │ │ + @ instruction: 0x4629fcb9 │ │ │ │ strbmi r4, [r0], -r2, lsl #12 │ │ │ │ - @ instruction: 0xf90ef772 │ │ │ │ + @ instruction: 0xf884f772 │ │ │ │ @ instruction: 0xf0262001 │ │ │ │ ldrtmi r0, [r1], -r3, lsl #6 │ │ │ │ bicsle r2, sp, r0, lsl #24 │ │ │ │ andlt r2, r5, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @@ -219009,22 +219080,22 @@ │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ movwls r4, #13852 @ 0x361c │ │ │ │ ldr r9, [sp, r1, lsl #6] │ │ │ │ ldrdls pc, [ip], -sp │ │ │ │ - bl 0x237ae4 │ │ │ │ + bl 0x237bf8 │ │ │ │ ldmdavs lr!, {r0, r3, r8, r9} │ │ │ │ vhadd.u32 d18, d3, d1 │ │ │ │ strtmi r0, [r9], -r1, lsl #10 │ │ │ │ - stc2 7, cr15, [r4], #852 @ 0x354 │ │ │ │ + ldc2l 7, cr15, [lr], #-852 @ 0xfffffcac │ │ │ │ @ instruction: 0x46024631 │ │ │ │ @ instruction: 0xf7724640 │ │ │ │ - stccc 8, cr15, [r1], {211} @ 0xd3 │ │ │ │ + stccc 8, cr15, [r1], {73} @ 0x49 │ │ │ │ andcs sp, r1, pc, ror #5 │ │ │ │ movwcs lr, #1991 @ 0x7c7 │ │ │ │ movwls r9, #4867 @ 0x1303 │ │ │ │ svclt 0x0000e784 │ │ │ │ ldrsbgt pc, [r0], #-128 @ 0xffffff80 @ │ │ │ │ ldrdcs pc, [r0], -ip │ │ │ │ cmnpvs r0, #301989888 @ p-variant is OBSOLETE @ 0x12000000 │ │ │ │ @@ -219042,48 +219113,48 @@ │ │ │ │ ldrdlt r1, [r2], r0 │ │ │ │ smlalbtcs pc, r0, r1, r3 @ │ │ │ │ suble r2, r5, r0, lsl #18 │ │ │ │ @ instruction: 0xf7fe2100 │ │ │ │ cmnplt r8, #540 @ p-variant is OBSOLETE @ 0x21c │ │ │ │ strtvs pc, [r4], #-1606 @ 0xfffff9ba │ │ │ │ ldrcs pc, [r6], #704 @ 0x2c0 │ │ │ │ - ldc2l 7, cr15, [r4, #420]! @ 0x1a4 │ │ │ │ + stc2l 7, cr15, [sl, #-420]! @ 0xfffffe5c │ │ │ │ @ instruction: 0xf7694607 │ │ │ │ - stmdavs r9!, {r0, r2, r3, r4, r5, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r9!, {r0, r1, r4, r5, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ strmi r6, [r0], r6, lsr #16 │ │ │ │ @ instruction: 0xf7d52001 │ │ │ │ - ldrtmi pc, [r1], -r1, ror #24 @ │ │ │ │ + @ instruction: 0x4631fc3b │ │ │ │ ldrtmi r4, [r8], -r2, lsl #12 │ │ │ │ - @ instruction: 0xfff0f771 │ │ │ │ + @ instruction: 0xff66f771 │ │ │ │ vmov.32 r4, d13[0] │ │ │ │ stmdavs r0!, {r4, r5, r6, r8, r9, sl, fp, sp} │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ mvnscs pc, r9, asr #4 │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ ldrmi r5, [r0], #-2258 @ 0xfffff72e │ │ │ │ ldmne fp!, {ip, pc} │ │ │ │ stmdavs r8, {r1, r6, sl, lr} │ │ │ │ - stc2 7, cr15, [r8, #424] @ 0x1a8 │ │ │ │ + ldc2l 7, cr15, [lr], #424 @ 0x1a8 │ │ │ │ stmdavs r9!, {r2, r5, fp, sp, lr}^ │ │ │ │ @ instruction: 0xf7d52000 │ │ │ │ - strtmi pc, [r1], -r5, asr #24 │ │ │ │ + @ instruction: 0x4621fc1f │ │ │ │ strbmi r4, [r0], -r2, lsl #12 │ │ │ │ - ldc2 7, cr15, [lr, #452] @ 0x1c4 │ │ │ │ + ldc2 7, cr15, [r4, #-452] @ 0xfffffe3c │ │ │ │ andlt r2, r2, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0x461881f0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ @ instruction: 0xffa4f7fd │ │ │ │ svclt 0x0000e7b9 │ │ │ │ - addeq r9, r3, ip, lsr r9 │ │ │ │ + addeq r9, r3, r8, lsr #16 │ │ │ │ ldmdavs fp, {r0, r1, r8, sl, fp, sp, lr} │ │ │ │ mvnseq pc, #19 │ │ │ │ ldrmi sp, [r8], -r6, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ @@ -219095,71 +219166,71 @@ │ │ │ │ smlalbtcs pc, r0, r1, r3 @ │ │ │ │ suble r2, sp, r0, lsl #18 │ │ │ │ @ instruction: 0xf7fe2100 │ │ │ │ stmdacs r0, {r0, r1, r2, r3, r4, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf646d03d │ │ │ │ vaddhn.i16 d22, q0, q10 │ │ │ │ @ instruction: 0xf7692496 │ │ │ │ - @ instruction: 0xf642fdbf │ │ │ │ + @ instruction: 0xf642fd35 │ │ │ │ @ instruction: 0x46077298 │ │ │ │ stmdavs r1!, {r0, r5, r7, r9, sl, lr} │ │ │ │ - stc2l 7, cr15, [ip, #440] @ 0x1b8 │ │ │ │ - stc2l 7, cr15, [lr, #-420] @ 0xfffffe5c │ │ │ │ + stc2l 7, cr15, [r2, #-440] @ 0xfffffe48 │ │ │ │ + stc2l 7, cr15, [r4], {105} @ 0x69 │ │ │ │ strmi r6, [r6], -r5, lsr #16 │ │ │ │ ldrdne pc, [ip], -r8 │ │ │ │ @ instruction: 0xf7d52000 │ │ │ │ - @ instruction: 0x4629fbf1 │ │ │ │ + strtmi pc, [r9], -fp, asr #23 │ │ │ │ ldrtmi r4, [r0], -r2, lsl #12 │ │ │ │ - ldc2l 7, cr15, [lr], {113} @ 0x71 │ │ │ │ + mrrc2 7, 7, pc, r4, cr1 @ │ │ │ │ vnmls.f64 d4, d13, d20 │ │ │ │ @ instruction: 0xf8d82f70 │ │ │ │ ldrbtmi r0, [fp], #-0 │ │ │ │ @ instruction: 0xf8d8681b │ │ │ │ ldmpl r3, {r2, ip}^ │ │ │ │ ldrtmi r1, [r3], #-2298 @ 0xfffff706 │ │ │ │ ldrmi r9, [sl], -r0, lsl #4 │ │ │ │ movtlt fp, #39688 @ 0x9b08 │ │ │ │ mvnscc pc, ip, asr #4 │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ @ instruction: 0xf76a6808 │ │ │ │ - @ instruction: 0xf8d9fd13 │ │ │ │ + @ instruction: 0xf8d9fc89 │ │ │ │ andcs r4, r0, r0 │ │ │ │ ldrdne pc, [r8], -r8 │ │ │ │ - blx 0xff4a42a2 │ │ │ │ + blx 0xfeb243b6 │ │ │ │ strmi r4, [r2], -r1, lsr #12 │ │ │ │ @ instruction: 0xf7714630 │ │ │ │ - andcs pc, r1, r7, lsr #26 │ │ │ │ + mulcs r1, sp, ip │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ @ instruction: 0xff34f7fd │ │ │ │ ldrhlt lr, [r9, #-113]! @ 0xffffff8f │ │ │ │ mvneq pc, ip, asr #4 │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ @ instruction: 0xf76a6808 │ │ │ │ - @ instruction: 0xe7dcfcf1 │ │ │ │ + ldrb pc, [ip, r7, ror #24] @ │ │ │ │ orrpl pc, r4, ip, asr #4 │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ @ instruction: 0xf76a6808 │ │ │ │ - ldrb pc, [r4, r9, ror #25] @ │ │ │ │ + @ instruction: 0xe7d4fc5f │ │ │ │ msrcs (UNDEF: 108), ip │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ @ instruction: 0xf76a6808 │ │ │ │ - strb pc, [ip, r1, ror #25] @ │ │ │ │ - addeq r9, r3, sl, asr r8 │ │ │ │ + @ instruction: 0xe7ccfc57 │ │ │ │ + addeq r9, r3, r6, asr #14 │ │ │ │ ldmdavs fp, {r0, r1, r8, sl, fp, sp, lr} │ │ │ │ rsbsvs pc, r0, #318767104 @ 0x13000000 │ │ │ │ @ instruction: 0xf013d070 │ │ │ │ tstle r2, lr, lsl #6 │ │ │ │ ldrbeq r6, [r2], sl, asr #17 │ │ │ │ push {r0, r4, r5, r6, sl, ip, lr, pc} │ │ │ │ vst2. {d20-d23}, [pc :256], r0 │ │ │ │ - bl 0xfec3d5c8 │ │ │ │ + bl 0xfec3d6dc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00fd8 │ │ │ │ @ instruction: 0x460d30d0 │ │ │ │ vaddl.u8 , d19, d3 │ │ │ │ cmnlt r1, r0, asr #2 │ │ │ │ @ instruction: 0xf7fe2100 │ │ │ │ ldmdblt r0!, {r0, r3, r4, r7, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ @@ -219169,43 +219240,43 @@ │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf7fd83f0 │ │ │ │ stmdacs r0, {r0, r2, r3, r5, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf646d0f0 │ │ │ │ vaddhn.i16 d22, q0, q10 │ │ │ │ @ instruction: 0xf7692496 │ │ │ │ - @ instruction: 0xf642fd2b │ │ │ │ + @ instruction: 0xf642fca1 │ │ │ │ pkhbtmi r7, r0, r8, lsl #5 │ │ │ │ stmdavs r1!, {r0, r5, r7, r9, sl, lr} │ │ │ │ - ldc2 7, cr15, [r8, #-440]! @ 0xfffffe48 │ │ │ │ - stc2l 7, cr15, [lr], #420 @ 0x1a4 │ │ │ │ + stc2 7, cr15, [lr], #440 @ 0x1b8 │ │ │ │ + stc2l 7, cr15, [r4], #-420 @ 0xfffffe5c │ │ │ │ @ instruction: 0xf7694606 │ │ │ │ - stmdavs r4!, {r0, r1, r2, r4, r5, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r4!, {r0, r2, r3, r5, sl, fp, ip, sp, lr, pc} │ │ │ │ strmi r6, [r7], -r9, ror #17 │ │ │ │ @ instruction: 0xf7d52001 │ │ │ │ - @ instruction: 0x4621fb5b │ │ │ │ + @ instruction: 0x4621fb35 │ │ │ │ ldrtmi r4, [r0], -r2, lsl #12 │ │ │ │ - mcr2 7, 7, pc, cr10, cr1, {3} @ │ │ │ │ + mcr2 7, 3, pc, cr0, cr1, {3} @ │ │ │ │ vnmls.f64 d4, d13, d25 │ │ │ │ ldrbtmi r2, [fp], #-3952 @ 0xfffff090 │ │ │ │ ldmib r5, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldmpl r2, {lr}^ │ │ │ │ tsteq r2, r8, lsl #22 │ │ │ │ @ instruction: 0x910018b3 │ │ │ │ - bllt 0x17f7540 │ │ │ │ + bllt 0x17f7654 │ │ │ │ vcge.s8 d27, d28, d8 │ │ │ │ vbic.i32 , #4 @ 0x00000004 │ │ │ │ stmdavs r8, {r0, r2, r4, r7, r8} │ │ │ │ - ldc2l 7, cr15, [lr], #-424 @ 0xfffffe58 │ │ │ │ + blx 0xffe24326 │ │ │ │ ldrdmi pc, [r0], -r9 │ │ │ │ stmiavs r9!, {sp} │ │ │ │ - blx 0xfa43ca │ │ │ │ + blx 0x6244de │ │ │ │ strmi r4, [r2], -r1, lsr #12 │ │ │ │ @ instruction: 0xf7714638 │ │ │ │ - mulcs r1, r3, ip │ │ │ │ + andcs pc, r1, r9, lsl #24 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ tstcs r0, r0, lsl r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @@ -219213,31 +219284,31 @@ │ │ │ │ @ instruction: 0x46184770 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ vand , q6, q12 │ │ │ │ vorr.i32 q8, #12 @ 0x0000000c │ │ │ │ stmdavs r8, {r0, r2, r4, r7, r8} │ │ │ │ - mrrc2 7, 6, pc, r2, cr10 @ │ │ │ │ + blx 0xff32437e │ │ │ │ vaba.s8 q15, q14, q1 │ │ │ │ vaddw.s8 , q0, d0 │ │ │ │ stmdavs r8, {r0, r2, r4, r7, r8} │ │ │ │ - mcrr2 7, 6, pc, sl, cr10 @ │ │ │ │ + blx 0xff12438e │ │ │ │ vabd.s8 q15, q14, q5 │ │ │ │ vmla.f d17, d16, d0[6] │ │ │ │ stmdavs r8, {r0, r2, r4, r7, r8} │ │ │ │ - mcrr2 7, 6, pc, r2, cr10 @ │ │ │ │ + blx 0xfef2439e │ │ │ │ svclt 0x0000e7c2 │ │ │ │ - addeq r9, r3, r2, lsr r7 │ │ │ │ + addeq r9, r3, lr, lsl r6 │ │ │ │ ldrsbgt pc, [r0], #-128 @ 0xffffff80 @ │ │ │ │ ldrdcc pc, [r0], -ip │ │ │ │ rsbsvs pc, r0, #318767104 @ 0x13000000 │ │ │ │ @ instruction: 0xf8dcd05f │ │ │ │ vaddl.u8 q9, d2, d8 │ │ │ │ - bcs 0x16ad0c │ │ │ │ + bcs 0x16ae20 │ │ │ │ ldrblt sp, [r0, #2393]! @ 0x959 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ @ instruction: 0xf013b085 │ │ │ │ tstle r6, lr, lsl #6 │ │ │ │ andmi lr, r0, #3424256 @ 0x344000 │ │ │ │ @@ -219247,55 +219318,55 @@ │ │ │ │ ldrsbne pc, [r0], #128 @ 0x80 @ │ │ │ │ smlalbtcs pc, r0, r1, r3 @ │ │ │ │ suble r2, r7, r0, lsl #18 │ │ │ │ @ instruction: 0xf7fe2100 │ │ │ │ movlt pc, #15168 @ 0x3b40 │ │ │ │ strtvs pc, [r4], #-1606 @ 0xfffff9ba │ │ │ │ ldrcs pc, [r6], #704 @ 0x2c0 │ │ │ │ - mrrc2 7, 6, pc, sl, cr9 @ │ │ │ │ + blx 0xff524402 │ │ │ │ strmi r6, [r7], -r9, lsr #16 │ │ │ │ stmdavs r6!, {r0, sp} │ │ │ │ - blx 0xff3a44a8 │ │ │ │ + blx 0xfea245bc │ │ │ │ ldrtmi r4, [r8], -r2, lsl #12 │ │ │ │ @ instruction: 0xf7714631 │ │ │ │ - @ instruction: 0xf769fe59 │ │ │ │ - stmdavs r1!, {r0, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf769fdcf │ │ │ │ + stmdavs r1!, {r0, r1, r2, r4, r5, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ addsvc pc, r8, #69206016 @ 0x4200000 │ │ │ │ @ instruction: 0xf76e9003 │ │ │ │ - blmi 0x6e57ac │ │ │ │ + blmi 0x6e5698 │ │ │ │ svccs 0x0070ee1d │ │ │ │ ldrbtmi r9, [fp], #-2051 @ 0xfffff7fd │ │ │ │ vtst.8 d22, d9, d11 │ │ │ │ vaddw.s8 , q8, d0 │ │ │ │ ldmpl r3, {r0, r2, r4, r7, r8}^ │ │ │ │ andls r4, r0, r8, lsl r4 │ │ │ │ stmdavs r8, {r0, r1, r3, r4, r5, sl, lr} │ │ │ │ @ instruction: 0xf76a461a │ │ │ │ - stmdavs r4!, {r0, r3, r5, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r4!, {r0, r1, r2, r3, r4, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ andcs r6, r1, r9, ror #16 │ │ │ │ - blx 0xfeaa44f0 │ │ │ │ + blx 0xfe124604 │ │ │ │ strmi r4, [r2], -r1, lsr #12 │ │ │ │ @ instruction: 0xf7714638 │ │ │ │ - ldrdcs pc, [r1], -r5 │ │ │ │ + andcs pc, r1, fp, asr #28 │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ strdcs fp, [r0], -r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ mcr2 7, 0, pc, cr8, cr13, {7} @ │ │ │ │ svclt 0x0000e7b7 │ │ │ │ - strdeq r9, [r3], lr │ │ │ │ + addeq r9, r3, sl, ror #9 │ │ │ │ ldrsbgt pc, [r0], #-128 @ 0xffffff80 @ │ │ │ │ ldrdcc pc, [r0], -ip │ │ │ │ rsbsvs pc, r0, #318767104 @ 0x13000000 │ │ │ │ @ instruction: 0xf8dcd05f │ │ │ │ vaddl.u8 q9, d2, d8 │ │ │ │ - bcs 0x16adf4 │ │ │ │ + bcs 0x16af08 │ │ │ │ ldrblt sp, [r0, #2393]! @ 0x959 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ @ instruction: 0xf013b085 │ │ │ │ tstle r6, lr, lsl #6 │ │ │ │ andmi lr, r0, #3424256 @ 0x344000 │ │ │ │ @@ -219305,49 +219376,49 @@ │ │ │ │ ldrsbne pc, [r0], #128 @ 0x80 @ │ │ │ │ smlalbtcs pc, r0, r1, r3 @ │ │ │ │ suble r2, r7, r0, lsl #18 │ │ │ │ @ instruction: 0xf7fe2100 │ │ │ │ movlt pc, #7744 @ 0x1e40 │ │ │ │ strtvs pc, [r4], #-1606 @ 0xfffff9ba │ │ │ │ ldrcs pc, [r6], #704 @ 0x2c0 │ │ │ │ - blx 0xffaa43d6 │ │ │ │ + blx 0x18244ea │ │ │ │ strmi r6, [r7], -r9, lsr #16 │ │ │ │ stmdavs r6!, {r0, sp} │ │ │ │ - blx 0x16a4590 │ │ │ │ + blx 0xd246a4 │ │ │ │ ldrtmi r4, [r8], -r2, lsl #12 │ │ │ │ @ instruction: 0xf7714631 │ │ │ │ - @ instruction: 0xf769fde5 │ │ │ │ - stmdavs r1!, {r0, r2, r3, sl, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf769fd5b │ │ │ │ + stmdavs r1!, {r0, r1, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ addsvc pc, r8, #69206016 @ 0x4200000 │ │ │ │ @ instruction: 0xf76e9003 │ │ │ │ - blmi 0x6e56c4 │ │ │ │ + blmi 0x6e55b0 │ │ │ │ svccs 0x0070ee1d │ │ │ │ ldrbtmi r9, [fp], #-2051 @ 0xfffff7fd │ │ │ │ vtst.8 d22, d9, d11 │ │ │ │ vaddw.s8 , q0, d12 │ │ │ │ ldmpl r3, {r0, r2, r4, r7, r8}^ │ │ │ │ andls r4, r0, r8, lsl r4 │ │ │ │ stmdavs r8, {r0, r1, r3, r4, r5, sl, lr} │ │ │ │ @ instruction: 0xf76a461a │ │ │ │ - stmdavs r4!, {r0, r2, r4, r5, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r4!, {r0, r1, r3, r5, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ andcs r6, r1, r9, ror #16 │ │ │ │ - blx 0xda45d8 │ │ │ │ + blx 0x4246ec │ │ │ │ strmi r4, [r2], -r1, lsr #12 │ │ │ │ @ instruction: 0xf7714638 │ │ │ │ - andcs pc, r1, r1, ror #28 │ │ │ │ + ldrdcs pc, [r1], -r7 │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ strdcs fp, [r0], -r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ ldc2 7, cr15, [r4, #1012] @ 0x3f4 │ │ │ │ svclt 0x0000e7b7 │ │ │ │ - addeq r9, r3, r6, lsl r5 │ │ │ │ + addeq r9, r3, r2, lsl #8 │ │ │ │ @ instruction: 0xf8d26d02 │ │ │ │ @ instruction: 0xf4133098 │ │ │ │ rsble r6, r1, r0, ror r3 │ │ │ │ @ instruction: 0xf4136853 │ │ │ │ rsble r0, r2, r0, ror r3 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -219358,69 +219429,69 @@ │ │ │ │ smlalbtcs pc, r0, r3, r3 @ │ │ │ │ subsle r2, r9, r0, lsl #18 │ │ │ │ @ instruction: 0xf7fe2100 │ │ │ │ stmdacs r0, {r0, r4, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf646d03d │ │ │ │ vaddhn.i16 d22, q0, q10 │ │ │ │ @ instruction: 0xf7692496 │ │ │ │ - @ instruction: 0xf642fbb1 │ │ │ │ + @ instruction: 0xf642fb27 │ │ │ │ @ instruction: 0x460772bc │ │ │ │ stmdavs r1!, {r0, r5, r7, r9, sl, lr} │ │ │ │ - blx 0xff0a44ca │ │ │ │ - blx 0x11244ba │ │ │ │ + blx 0xe245de │ │ │ │ + blx 0xfeea45cc │ │ │ │ strmi r6, [r6], -r5, lsr #16 │ │ │ │ ldrdne pc, [ip], -r8 │ │ │ │ @ instruction: 0xf7d52000 │ │ │ │ - strtmi pc, [r9], -r3, ror #19 │ │ │ │ + @ instruction: 0x4629f9bd │ │ │ │ ldrtmi r4, [r0], -r2, lsl #12 │ │ │ │ - blx 0xfe3244f0 │ │ │ │ + @ instruction: 0xf9fef771 │ │ │ │ vnmls.f64 d4, d13, d26 │ │ │ │ @ instruction: 0xf8d82f70 │ │ │ │ ldrbtmi r0, [fp], #-0 │ │ │ │ @ instruction: 0xf8d8681b │ │ │ │ ldmpl r3, {r2, ip}^ │ │ │ │ ldrtmi r1, [r3], #-2298 @ 0xfffff706 │ │ │ │ ldrmi r9, [sl], -r0, lsl #4 │ │ │ │ @ instruction: 0xb3a9bb68 │ │ │ │ cmnpmi ip, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ @ instruction: 0xf76a6808 │ │ │ │ - @ instruction: 0xf8d9fb05 │ │ │ │ + @ instruction: 0xf8d9fa7b │ │ │ │ andcs r4, r0, r0 │ │ │ │ ldrdne pc, [r8], -r8 │ │ │ │ - @ instruction: 0xf9c0f7d5 │ │ │ │ + @ instruction: 0xf99af7d5 │ │ │ │ strmi r4, [r2], -r1, lsr #12 │ │ │ │ @ instruction: 0xf7714630 │ │ │ │ - andcs pc, r1, r9, lsl fp @ │ │ │ │ + andcs pc, r1, pc, lsl #21 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ @ instruction: 0xf00279d2 │ │ │ │ - bcs 0x166fcc │ │ │ │ + bcs 0x1670e0 │ │ │ │ @ instruction: 0x4618d89c │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ ldc2 7, cr15, [sl, #-1012] @ 0xfffffc0c │ │ │ │ cmnlt r9, r5, lsr #15 │ │ │ │ msrne (UNDEF: 100), ip │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ @ instruction: 0xf76a6808 │ │ │ │ - @ instruction: 0xe7d0fad7 │ │ │ │ + ldrb pc, [r0, sp, asr #20] @ │ │ │ │ tstpvs r8, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ @ instruction: 0xf76a6808 │ │ │ │ - strb pc, [r8, pc, asr #21] @ │ │ │ │ + strb pc, [r8, r5, asr #20] @ │ │ │ │ mvnscs pc, ip, asr #4 │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ @ instruction: 0xf76a6808 │ │ │ │ - strb pc, [r0, r7, asr #21] @ │ │ │ │ - addeq r9, r3, lr, lsr r4 │ │ │ │ + @ instruction: 0xe7c0fa3d │ │ │ │ + addeq r9, r3, sl, lsr #6 │ │ │ │ ldmdavs fp, {r0, r1, r8, sl, fp, sp, lr} │ │ │ │ rsbsvs pc, r0, #318767104 @ 0x13000000 │ │ │ │ stmdavs sl, {r1, r3, r5, r6, ip, lr, pc} │ │ │ │ stmiavs sl, {r1, r4, r8, ip, sp, pc}^ │ │ │ │ cmnle r5, r0, lsl #20 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -219434,64 +219505,64 @@ │ │ │ │ strmi sp, [r8], sl, asr #8 │ │ │ │ ldrsbne pc, [r0], #128 @ 0x80 @ │ │ │ │ smlalbtcs pc, r0, r1, r3 @ │ │ │ │ subsle r2, r2, r0, lsl #18 │ │ │ │ @ instruction: 0xf7fe2100 │ │ │ │ stmdacs r0, {r0, r2, r4, r5, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf769d03d │ │ │ │ - strmi pc, [r6], -r5, ror #21 │ │ │ │ - blx 0xff9a45dc │ │ │ │ + @ instruction: 0x4606fa5b │ │ │ │ + blx 0x17246f0 │ │ │ │ msrvs CPSR_s, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ ldrdne pc, [r8], -r8 │ │ │ │ andcs r4, r1, r7, lsl #12 │ │ │ │ ldmdavs sp, {r0, r3, r4, r7, r9, sl, lr} │ │ │ │ - @ instruction: 0xf94cf7d5 │ │ │ │ + @ instruction: 0xf926f7d5 │ │ │ │ ldrtmi r4, [r0], -r2, lsl #12 │ │ │ │ @ instruction: 0xf7714629 │ │ │ │ - @ instruction: 0xf8d8fcdb │ │ │ │ - bllt 0xfefb2860 │ │ │ │ + @ instruction: 0xf8d8fc51 │ │ │ │ + bllt 0xfefb2974 │ │ │ │ ldrdmi pc, [r0], -r9 │ │ │ │ @ instruction: 0xf8d82001 │ │ │ │ @ instruction: 0xf7d5100c │ │ │ │ - @ instruction: 0x4621f93d │ │ │ │ + @ instruction: 0x4621f917 │ │ │ │ ldrtmi r4, [r8], -r2, lsl #12 │ │ │ │ - stc2l 7, cr15, [ip], {113} @ 0x71 │ │ │ │ + mcrr2 7, 7, pc, r2, cr1 @ │ │ │ │ vmov.32 r4, d13[0] │ │ │ │ @ instruction: 0xf8d81f70 │ │ │ │ ldrbtmi r2, [fp], #-4 │ │ │ │ @ instruction: 0xf8d9681b │ │ │ │ stmiapl r9, {}^ @ │ │ │ │ - bl 0x2aca5c │ │ │ │ + bl 0x2acb70 │ │ │ │ strmi r0, [r8], #-3073 @ 0xfffff3ff │ │ │ │ @ instruction: 0xf64cb312 │ │ │ │ vsra.s64 d19, d20, #64 │ │ │ │ stmib sp, {r0, r2, r4, r7, r8}^ │ │ │ │ andcs ip, r0, #0 │ │ │ │ @ instruction: 0xf76a6808 │ │ │ │ - andcs pc, r1, r9, lsl #21 │ │ │ │ + strdcs pc, [r1], -pc @ │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf7fd4770 │ │ │ │ str pc, [ip, r5, lsl #25]! │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @ instruction: 0xf7714638 │ │ │ │ - bfi pc, r5, (invalid: 22:13) @ │ │ │ │ + strb pc, [sp, fp, lsl #21] @ │ │ │ │ cmpppl r0, ip, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ stmdavs r8, {r0, ip, pc} │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ - blx 0x1aa4698 │ │ │ │ + @ instruction: 0xf9dcf76a │ │ │ │ ldrb r2, [fp, r1] │ │ │ │ - strdeq r9, [r3], r2 │ │ │ │ + ldrdeq r9, [r3], lr │ │ │ │ ldrsbgt pc, [r0], #-128 @ 0xffffff80 @ │ │ │ │ ldrdcs pc, [r0], -ip │ │ │ │ cmnpvs r0, #301989888 @ p-variant is OBSOLETE @ 0x12000000 │ │ │ │ @ instruction: 0xf8dcd028 │ │ │ │ @ instruction: 0xf0133004 │ │ │ │ eorle r6, r3, r0, ror #6 │ │ │ │ movweq pc, #57362 @ 0xe012 @ │ │ │ │ @@ -219501,73 +219572,73 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ @ instruction: 0xf8d0460e │ │ │ │ ldrdlt r1, [r5], r0 │ │ │ │ smlalbtcs pc, r0, r1, r3 @ │ │ │ │ smlatbcs r0, r9, r1, fp │ │ │ │ - blx 0xffba493a │ │ │ │ + blx 0xffba4a4e │ │ │ │ andcs fp, r1, r8, lsr #19 │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ tstcs r0, r8, lsl r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf7fd4770 │ │ │ │ stmdacs r0, {r0, r1, r2, r4, r5, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf646d0e9 │ │ │ │ vaddhn.i16 d22, q0, q10 │ │ │ │ @ instruction: 0xf7692496 │ │ │ │ - @ instruction: 0xf642fa75 │ │ │ │ + @ instruction: 0xf642f9eb │ │ │ │ pkhbtmi r7, r0, r8, lsl #5 │ │ │ │ stmdavs r1!, {r0, r1, r2, r5, r9, sl, lr} │ │ │ │ - blx 0xfe1a4740 │ │ │ │ - blx 0x224730 │ │ │ │ + @ instruction: 0xf9f8f76e │ │ │ │ + @ instruction: 0xf97af769 │ │ │ │ strmi r6, [r5], -r1, lsr #16 │ │ │ │ subsvc pc, r0, #69206016 @ 0x4200000 │ │ │ │ @ instruction: 0xf7714681 │ │ │ │ - andscs pc, sl, #2506752 @ 0x264000 │ │ │ │ + andscs pc, sl, #245760 @ 0x3c000 │ │ │ │ movwcs r4, #5673 @ 0x1629 │ │ │ │ @ instruction: 0xf7704628 │ │ │ │ - @ instruction: 0xf769f8cf │ │ │ │ - ldmdavs r3!, {r0, r2, r4, r5, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf769f845 │ │ │ │ + ldmdavs r3!, {r0, r1, r3, r5, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x460568b1 │ │ │ │ movwls r2, #12288 @ 0x3000 │ │ │ │ @ instruction: 0xf7d56824 │ │ │ │ - blls 0x1e4c18 │ │ │ │ + blls 0x1e4c94 │ │ │ │ tstlt r3, r2, lsl #12 │ │ │ │ strtmi r3, [r1], -r2, lsl #4 │ │ │ │ @ instruction: 0xf7714628 │ │ │ │ - @ instruction: 0xf769f939 │ │ │ │ - blmi 0x66522c │ │ │ │ + @ instruction: 0xf769f8af │ │ │ │ + blmi 0x665118 │ │ │ │ svccs 0x0070ee1d │ │ │ │ cmppvs r4, r9, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldmpl r2, {r2, r9, sl, lr}^ │ │ │ │ movweq lr, #11017 @ 0x2b09 │ │ │ │ - bl 0x30b5f0 │ │ │ │ + bl 0x30b704 │ │ │ │ movwls r0, #770 @ 0x302 │ │ │ │ strmi r1, [r2], #-2219 @ 0xfffff755 │ │ │ │ @ instruction: 0xf76a6808 │ │ │ │ - ldmdavs sp!, {r0, r5, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ + ldmdavs sp!, {r0, r1, r2, r4, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ andcs r6, r1, r1, ror r8 │ │ │ │ - @ instruction: 0xf872f7d5 │ │ │ │ + @ instruction: 0xf84cf7d5 │ │ │ │ strmi r4, [r2], -r9, lsr #12 │ │ │ │ @ instruction: 0xf7714620 │ │ │ │ - andcs pc, r1, r1, lsr #25 │ │ │ │ + andcs pc, r1, r7, lsl ip @ │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ - umulleq r9, r3, r8, r1 │ │ │ │ + addeq r9, r3, r4, lsl #1 │ │ │ │ ldrsbgt pc, [r0], #-128 @ 0xffffff80 @ │ │ │ │ ldrdcs pc, [r0], -ip │ │ │ │ cmnpvs r0, #301989888 @ p-variant is OBSOLETE @ 0x12000000 │ │ │ │ @ instruction: 0xf8dcd028 │ │ │ │ @ instruction: 0xf0133004 │ │ │ │ eorle r6, r3, r0, ror #6 │ │ │ │ movweq pc, #57362 @ 0xe012 @ │ │ │ │ @@ -219577,156 +219648,156 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ @ instruction: 0xf8d0460d │ │ │ │ ldrdlt r1, [r4], r0 │ │ │ │ smlalbtcs pc, r0, r1, r3 @ │ │ │ │ smlatbcs r0, r9, r1, fp │ │ │ │ - blx 0x15a4a6a │ │ │ │ + blx 0x15a4b7e │ │ │ │ andcs fp, r1, r8, lsr #19 │ │ │ │ tstcs r0, r4 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ tstcs r0, r8, lsl r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf7fd4770 │ │ │ │ stmdacs r0, {r0, r1, r2, r3, r4, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf646d0e9 │ │ │ │ vaddhn.i16 d22, q0, q10 │ │ │ │ @ instruction: 0xf7692496 │ │ │ │ - @ instruction: 0xf642f9dd │ │ │ │ + @ instruction: 0xf642f953 │ │ │ │ pkhbtmi r7, r2, r8, lsl #5 │ │ │ │ @ instruction: 0xf76e6821 │ │ │ │ - @ instruction: 0xf769f9eb │ │ │ │ - stmdavs r1!, {r0, r2, r3, r5, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf769f961 │ │ │ │ + stmdavs r1!, {r0, r1, r5, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf6424607 │ │ │ │ @ instruction: 0xf7717250 │ │ │ │ - movwcs pc, #6403 @ 0x1903 @ │ │ │ │ + movwcs pc, #6265 @ 0x1879 @ │ │ │ │ @ instruction: 0x4639221a │ │ │ │ - @ instruction: 0xf7704638 │ │ │ │ - @ instruction: 0xf769f839 │ │ │ │ - pkhtbmi pc, r1, pc, asr #18 @ │ │ │ │ - @ instruction: 0xf990f769 │ │ │ │ + @ instruction: 0xf76f4638 │ │ │ │ + @ instruction: 0xf769ffaf │ │ │ │ + pkhtbmi pc, r1, r5, asr #17 @ │ │ │ │ + @ instruction: 0xf906f769 │ │ │ │ strmi r6, [r0], r6, lsr #16 │ │ │ │ andcs r6, r1, r9, lsr #17 │ │ │ │ - @ instruction: 0xf800f7d5 │ │ │ │ + @ instruction: 0xffdaf7d4 │ │ │ │ @ instruction: 0x46024631 │ │ │ │ @ instruction: 0xf7714640 │ │ │ │ - blmi 0x6e5930 │ │ │ │ + blmi 0x6e581c │ │ │ │ svccs 0x0070ee1d │ │ │ │ bicspl pc, r0, r9, asr #12 │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldmne fp!, {r1, r4, r6, r7, fp, ip, lr} │ │ │ │ - bl 0x38b710 │ │ │ │ + bl 0x38b824 │ │ │ │ movwls r0, #770 @ 0x302 │ │ │ │ movweq lr, #11016 @ 0x2b08 │ │ │ │ stmdavs r8, {r1, r3, r6, sl, lr} │ │ │ │ - @ instruction: 0xf950f76a │ │ │ │ + @ instruction: 0xf8c6f76a │ │ │ │ stmdavs r9!, {r0, r1, r3, r5, fp, sp, lr}^ │ │ │ │ movwls r2, #12288 @ 0x3000 │ │ │ │ @ instruction: 0xf7d46824 │ │ │ │ - blls 0x1e6aa8 │ │ │ │ + blls 0x1e6b24 │ │ │ │ tstlt r3, r2, lsl #12 │ │ │ │ strbmi r3, [r8], -r2, lsl #4 │ │ │ │ @ instruction: 0xf7714621 │ │ │ │ - andcs pc, r1, r1, lsl r9 @ │ │ │ │ + andcs pc, r1, r7, lsl #17 │ │ │ │ tstcs r0, r4 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ - addeq r9, r3, r4, ror r0 │ │ │ │ + addeq r8, r3, r0, ror #30 │ │ │ │ ldrsbgt pc, [r0], #-128 @ 0xffffff80 @ │ │ │ │ ldrdcc pc, [r0], -ip │ │ │ │ rsbsvs pc, r0, #318767104 @ 0x13000000 │ │ │ │ addshi pc, r0, r0 │ │ │ │ ldrdcs pc, [r8], -ip │ │ │ │ andne pc, r3, #134217731 @ 0x8000003 │ │ │ │ vpmax.s8 d18, d0, d2 │ │ │ │ push {r0, r3, r7, pc} │ │ │ │ vst4. {d20,d22,d24,d26}, [pc :256], r0 │ │ │ │ - bl 0xfec3dd7c │ │ │ │ + bl 0xfec3de90 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r6], r0 @ │ │ │ │ movweq pc, #57363 @ 0xe013 @ │ │ │ │ ldmib r1, {r1, r2, r8, ip, lr, pc}^ │ │ │ │ @ instruction: 0x43224200 │ │ │ │ svclt 0x004806d2 │ │ │ │ strbtle r4, [sp], #-1560 @ 0xfffff9e8 │ │ │ │ @ instruction: 0xf8d09103 │ │ │ │ vshr.u64 , q0, #63 │ │ │ │ stmdbcs r0, {r6, r8, sp} │ │ │ │ tstcs r0, r5, ror r0 │ │ │ │ - blx 0xfee24ba4 │ │ │ │ + blx 0xfee24cb8 │ │ │ │ rsble r2, r0, r0, lsl #16 │ │ │ │ strtvs pc, [r4], #-1606 @ 0xfffff9ba │ │ │ │ ldrcs pc, [r6], #704 @ 0x2c0 │ │ │ │ - @ instruction: 0xf920f769 │ │ │ │ + @ instruction: 0xf896f769 │ │ │ │ strmi r9, [r0], r3, lsl #22 │ │ │ │ stmdavs r5!, {r0, sp} │ │ │ │ @ instruction: 0xf7d46819 │ │ │ │ - strtmi pc, [r9], -pc, lsl #31 │ │ │ │ + strtmi pc, [r9], -r9, ror #30 │ │ │ │ strbmi r4, [r0], -r2, lsl #12 │ │ │ │ - blx 0x8a499a │ │ │ │ + blx 0xfe624aac │ │ │ │ svcpl 0x0070ee1d │ │ │ │ - @ instruction: 0xf944f769 │ │ │ │ + @ instruction: 0xf8baf769 │ │ │ │ @ instruction: 0xf6426821 │ │ │ │ @ instruction: 0x46067298 │ │ │ │ - @ instruction: 0xf952f76e │ │ │ │ - orrne pc, r8, #80740352 @ 0x4d00000 │ │ │ │ + @ instruction: 0xf8c8f76e │ │ │ │ + orrscs pc, r8, #80740352 @ 0x4d00000 │ │ │ │ teqpeq r4, #192, 4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf76978d8 │ │ │ │ - strmi pc, [r7], -fp, lsl #27 │ │ │ │ - @ instruction: 0xf8ccf769 │ │ │ │ + strmi pc, [r7], -r1, lsl #26 │ │ │ │ + @ instruction: 0xf842f769 │ │ │ │ ldrbtmi r4, [fp], #-2854 @ 0xfffff4da │ │ │ │ andls r6, r5, fp, lsl r8 │ │ │ │ ldmne fp!, {r1, r3, r5, r6, r7, fp, ip, lr} │ │ │ │ strbvc pc, [r0, r9, asr #12]! @ │ │ │ │ ldreq pc, [r5, r0, asr #5] │ │ │ │ @ instruction: 0x91001991 │ │ │ │ ldrtmi r4, [r9], -r2, lsl #8 │ │ │ │ @ instruction: 0xf76a6838 │ │ │ │ - blmi 0x8e4eac │ │ │ │ + blmi 0x8e4d98 │ │ │ │ orrcc pc, r0, r9, asr #4 │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ andshi pc, r0, sp, asr #17 │ │ │ │ - bl 0x17cfdc │ │ │ │ + bl 0x17d0f0 │ │ │ │ ldrtmi r0, [r2], #-776 @ 0xfffffcf8 │ │ │ │ ldrmi r9, [sl], -r0, lsl #4 │ │ │ │ @ instruction: 0xf76a6808 │ │ │ │ - blmi 0x6e4e88 │ │ │ │ + blmi 0x6e4d74 │ │ │ │ ldrbtmi r9, [fp], #-2309 @ 0xfffff6fb │ │ │ │ stmiapl sl!, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrtmi r1, [r2], #-2131 @ 0xfffff7ad │ │ │ │ ldrtmi r9, [r9], -r0, lsl #4 │ │ │ │ ldmdavs r8!, {r1, r3, r4, r9, sl, lr} │ │ │ │ - @ instruction: 0xf884f76a │ │ │ │ + @ instruction: 0xfffaf769 │ │ │ │ stmdavs r4!, {r0, r1, r8, r9, fp, ip, pc} │ │ │ │ ldmdavs r9, {r0, sp}^ │ │ │ │ - @ instruction: 0xff40f7d4 │ │ │ │ + @ instruction: 0xff1af7d4 │ │ │ │ strmi r4, [r2], -r1, lsr #12 │ │ │ │ @ instruction: 0xf7719804 │ │ │ │ - andcs pc, r1, pc, ror #22 │ │ │ │ + andcs pc, r1, r5, ror #21 │ │ │ │ tstcs r0, r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf7fd4770 │ │ │ │ str pc, [r9, r1, lsr #21] │ │ │ │ - addeq r8, r3, r6, ror pc │ │ │ │ - addeq r8, r3, ip, asr #30 │ │ │ │ - addeq r8, r3, lr, lsr #30 │ │ │ │ + addeq r8, r3, r2, ror #28 │ │ │ │ + addeq r8, r3, r8, lsr lr │ │ │ │ + addeq r8, r3, sl, lsl lr │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ stcvs 6, cr4, [r3, #-116] @ 0xffffff8c │ │ │ │ ldrmi fp, [r4], -r7, lsl #1 │ │ │ │ @ instruction: 0xf89d681b │ │ │ │ @@ -219745,85 +219816,85 @@ │ │ │ │ vshr.u64 , q0, #63 │ │ │ │ stmdbcs r0, {r6, r8, sp} │ │ │ │ addshi pc, pc, r0 │ │ │ │ @ instruction: 0xf7fe2100 │ │ │ │ stmdacs r0, {r0, r3, r9, fp, ip, sp, lr, pc} │ │ │ │ addshi pc, r0, r0 │ │ │ │ svclt 0x00dc2e00 │ │ │ │ - beq 0x122e4c │ │ │ │ + beq 0x122f60 │ │ │ │ andge pc, ip, sp, asr #17 │ │ │ │ @ instruction: 0xf014dd0e │ │ │ │ @ instruction: 0xf0000318 │ │ │ │ @ instruction: 0xf8d7809c │ │ │ │ - bls 0x4f2ff4 │ │ │ │ - beq 0x163134 │ │ │ │ + bls 0x4f3108 │ │ │ │ + beq 0x163248 │ │ │ │ svceq 0x0018f012 │ │ │ │ uadd16mi fp, r3, r4 │ │ │ │ movwls r2, #13056 @ 0x3300 │ │ │ │ strvs pc, [r4, -r6, asr #12]! │ │ │ │ ldrcs pc, [r6, r0, asr #5] │ │ │ │ - @ instruction: 0xf82af769 │ │ │ │ - @ instruction: 0xf7694681 │ │ │ │ - andls pc, r1, r7, lsr #16 │ │ │ │ - @ instruction: 0xf824f769 │ │ │ │ - @ instruction: 0xf7694680 │ │ │ │ - @ instruction: 0xf642f889 │ │ │ │ + @ instruction: 0xffa0f768 │ │ │ │ + @ instruction: 0xf7684681 │ │ │ │ + mulls r1, sp, pc @ │ │ │ │ + @ instruction: 0xff9af768 │ │ │ │ + @ instruction: 0xf7684680 │ │ │ │ + @ instruction: 0xf642ffff │ │ │ │ ldmdavs r9!, {r3, r4, r7, r9, ip, sp, lr} │ │ │ │ @ instruction: 0xf76e9005 │ │ │ │ - @ instruction: 0xf8d7f897 │ │ │ │ + @ instruction: 0xf8d7f80d │ │ │ │ strtmi fp, [r9], -r0 │ │ │ │ @ instruction: 0xf7d42000 │ │ │ │ - @ instruction: 0x4659febf │ │ │ │ + @ instruction: 0x4659fe99 │ │ │ │ strbmi r4, [r8], -r2, lsl #12 │ │ │ │ - @ instruction: 0xffacf770 │ │ │ │ + @ instruction: 0xff22f770 │ │ │ │ ldrdlt pc, [r0], -r7 │ │ │ │ andcs r9, r0, r0, lsl r9 │ │ │ │ - mrc2 7, 5, pc, cr4, cr4, {6} │ │ │ │ + mcr2 7, 4, pc, cr14, cr4, {6} @ │ │ │ │ @ instruction: 0x46024659 │ │ │ │ @ instruction: 0xf7709801 │ │ │ │ - strls pc, [r0], -r1, lsr #31 │ │ │ │ - blcs 0x10d998 │ │ │ │ - blls 0x25b28c │ │ │ │ - bls 0x1386bc │ │ │ │ + @ instruction: 0x9600ff17 │ │ │ │ + blcs 0x10daac │ │ │ │ + blls 0x25b3a0 │ │ │ │ + bls 0x1387d0 │ │ │ │ cdpls 6, 0, cr4, cr4, cr0, {2} │ │ │ │ @ instruction: 0xf8d747b0 │ │ │ │ strtmi fp, [r1], -r0 │ │ │ │ @ instruction: 0xf7d42000 │ │ │ │ - @ instruction: 0x4659fe9f │ │ │ │ + @ instruction: 0x4659fe79 │ │ │ │ strbmi r4, [r0], -r2, lsl #12 │ │ │ │ - @ instruction: 0xfff8f770 │ │ │ │ - blcs 0x10d9b8 │ │ │ │ - blcc 0x15ae94 │ │ │ │ - bl 0x38b9c0 │ │ │ │ + @ instruction: 0xff6ef770 │ │ │ │ + blcs 0x10dacc │ │ │ │ + blcc 0x15afa8 │ │ │ │ + bl 0x38bad4 │ │ │ │ @ instruction: 0xf8d70305 │ │ │ │ andcs fp, r0, r0 │ │ │ │ streq pc, [r2, #-867] @ 0xfffffc9d │ │ │ │ movweq lr, #19210 @ 0x4b0a │ │ │ │ vmax.u32 d20, d3, d25 │ │ │ │ @ instruction: 0xf7d40402 │ │ │ │ - ldrbmi pc, [r9], -r7, lsl #29 @ │ │ │ │ + ldrbmi pc, [r9], -r1, ror #28 @ │ │ │ │ strbmi r4, [r8], -r2, lsl #12 │ │ │ │ - @ instruction: 0xff74f770 │ │ │ │ - blcs 0x10d9f4 │ │ │ │ - bls 0x51b12c │ │ │ │ + mcr2 7, 7, pc, cr10, cr0, {3} @ │ │ │ │ + blcs 0x10db08 │ │ │ │ + bls 0x51b240 │ │ │ │ @ instruction: 0xf8d72000 │ │ │ │ ldrmi fp, [r3], #-0 │ │ │ │ andeq pc, r2, #-1946157055 @ 0x8c000001 │ │ │ │ @ instruction: 0x46119210 │ │ │ │ - mrc2 7, 3, pc, cr4, cr4, {6} │ │ │ │ + mcr2 7, 2, pc, cr14, cr4, {6} @ │ │ │ │ @ instruction: 0x46024659 │ │ │ │ @ instruction: 0xf7709801 │ │ │ │ - blls 0x1a6b90 │ │ │ │ + blls 0x1a6a7c │ │ │ │ sbcle r2, r0, r0, lsl #22 │ │ │ │ ldrdlt pc, [r0], -r7 │ │ │ │ andcs r4, r0, r1, lsr #12 │ │ │ │ - mcr2 7, 3, pc, cr6, cr4, {6} @ │ │ │ │ + mcr2 7, 2, pc, cr0, cr4, {6} @ │ │ │ │ @ instruction: 0x46024659 │ │ │ │ @ instruction: 0xf7704640 │ │ │ │ - sbfx pc, r3, #30, #21 │ │ │ │ + ldr pc, [r4, r9, asr #29]! │ │ │ │ andlt r2, r7, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0xf7fd8ff0 │ │ │ │ strb pc, [r0, -sp, asr #19]! @ │ │ │ │ @ instruction: 0xe7f24630 │ │ │ │ @@ -219836,15 +219907,15 @@ │ │ │ │ svclt 0x0000e76a │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ addlt r6, r4, sp, asr #17 │ │ │ │ stmdbvs fp, {r0, r2, r3, r8, r9, ip, sp, pc} │ │ │ │ - blcs 0x8f7f28 │ │ │ │ + blcs 0x8f803c │ │ │ │ stmvs fp, {r0, r2, r3, r4, sl, fp, ip, lr, pc} │ │ │ │ tstle r1, pc, lsl #22 │ │ │ │ stmiblt r3, {r0, r1, r3, fp, sp, lr}^ │ │ │ │ @ instruction: 0xf8d0460c │ │ │ │ movwcs r1, #4304 @ 0x10d0 │ │ │ │ @ instruction: 0xf8804606 │ │ │ │ vmvn.i32 , #156 @ 0x0000009c │ │ │ │ @@ -219861,117 +219932,117 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ @ instruction: 0xf984f7fd │ │ │ │ rscle r2, r7, r0, lsl #16 │ │ │ │ andcs r6, r0, #10551296 @ 0xa10000 │ │ │ │ @ instruction: 0xf7c04630 │ │ │ │ - stmdbvs r3!, {r0, r2, r3, r4, r6, r8, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ - blcs 0xf88e4 │ │ │ │ + stmdbvs r3!, {r0, r1, r4, r5, r8, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + blcs 0xf89f8 │ │ │ │ @ instruction: 0xf896d158 │ │ │ │ ldrhlt r3, [r3, -sl] │ │ │ │ - blcs 0x44117c │ │ │ │ + blcs 0x441290 │ │ │ │ @ instruction: 0xf768d059 │ │ │ │ - stccs 15, cr15, [r0, #-316] @ 0xfffffec4 │ │ │ │ + stccs 14, cr15, [r0, #-788] @ 0xfffffcec │ │ │ │ stclle 6, cr4, [r0, #-516] @ 0xfffffdfc │ │ │ │ - bvs 0xa24818 │ │ │ │ - bcs 0xfe6a3a04 │ │ │ │ + bvs 0xa2492c │ │ │ │ + bcs 0xfe6a3b18 │ │ │ │ ands r2, lr, r0, lsl #14 │ │ │ │ movwls r2, #994 @ 0x3e2 │ │ │ │ ldrtmi r4, [r0], -r9, asr #12 │ │ │ │ ldrdcc pc, [r8], r6 │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ - blx 0x1824e2e │ │ │ │ + blx 0xda4f42 │ │ │ │ @ instruction: 0xf8da6921 │ │ │ │ andcs r3, r0, r0 │ │ │ │ movwls r4, #13369 @ 0x3439 │ │ │ │ - ldc2l 7, cr15, [lr, #848] @ 0x350 │ │ │ │ + ldc2 7, cr15, [r8, #848]! @ 0x350 │ │ │ │ strmi r9, [r2], -r3, lsl #18 │ │ │ │ @ instruction: 0xf7704648 │ │ │ │ - andcs pc, r4, #55, 30 @ 0xdc │ │ │ │ + andcs pc, r4, #2768 @ 0xad0 │ │ │ │ strbmi r4, [r0], -r1, asr #12 │ │ │ │ @ instruction: 0xf76d3701 │ │ │ │ - adcsmi pc, sp, #660 @ 0x294 │ │ │ │ + adcsmi pc, sp, #27, 30 @ 0x6c │ │ │ │ stmdavs r0!, {r0, r1, r3, r4, ip, lr, pc}^ │ │ │ │ stmdacs r0, {r1, r6, r9, sl, lr} │ │ │ │ stmdbvs r1!, {r2, r3, r4, r6, r7, r8, ip, lr, pc} │ │ │ │ ldrdcc pc, [r0], -sl │ │ │ │ movwls r4, #13369 @ 0x3439 │ │ │ │ - stc2l 7, cr15, [r6, #848] @ 0x350 │ │ │ │ + stc2 7, cr15, [r0, #848]! @ 0x350 │ │ │ │ strmi r9, [r2], -r3, lsl #18 │ │ │ │ @ instruction: 0xf7704648 │ │ │ │ - mvncs pc, #2864 @ 0xb30 │ │ │ │ + mvncs pc, #656 @ 0x290 │ │ │ │ strbmi r9, [r2], -r0, lsl #6 │ │ │ │ ldrtmi r4, [r0], -r9, asr #12 │ │ │ │ ldrdcc pc, [r8], r6 │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ - ldc2l 7, cr15, [sl, #-784]! @ 0xfffffcf0 │ │ │ │ + ldc2l 7, cr15, [r0, #-784] @ 0xfffffcf0 │ │ │ │ stmdavs r3!, {r0, r1, r3, r4, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ stmdbvs r3!, {r0, r1, r4, r5, r8, ip, sp, pc}^ │ │ │ │ stmiavs r1!, {r0, r1, r4, r6, r8, r9, fp, ip, sp, pc} │ │ │ │ ldrtmi r4, [r0], -r2, asr #12 │ │ │ │ - @ instruction: 0xffaef7c0 │ │ │ │ + @ instruction: 0xff84f7c0 │ │ │ │ @ instruction: 0xf7c34630 │ │ │ │ - @ instruction: 0xe785ffd9 │ │ │ │ + str pc, [r5, pc, lsr #31] │ │ │ │ strmi r6, [r1], -r2, ror #17 │ │ │ │ subsmi r0, r2, #146 @ 0x92 │ │ │ │ - @ instruction: 0xff74f76d │ │ │ │ + cdp2 7, 14, cr15, cr10, cr13, {3} │ │ │ │ stmdavs r3!, {r0, r1, r2, r3, r4, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ adcle r2, r2, r0, lsl #22 │ │ │ │ vnmls.f64 d4, d13, d15 │ │ │ │ @ instruction: 0xf6462f70 │ │ │ │ vmlsl.s8 q11, d0, d20 │ │ │ │ ldrbtmi r2, [fp], #-2710 @ 0xfffff56a │ │ │ │ @ instruction: 0xf64c681b │ │ │ │ vsra.s64 q8, q4, #64 │ │ │ │ ldmpl r2, {r1, r4, r7, r8}^ │ │ │ │ ldrdcc pc, [r0], -sl │ │ │ │ strbmi r4, [r2], #-1043 @ 0xfffffbed │ │ │ │ andcs r9, r0, #0, 4 │ │ │ │ @ instruction: 0xf7696808 │ │ │ │ - str pc, [sl, r5, asr #29] │ │ │ │ + @ instruction: 0xe78afe3b │ │ │ │ strbmi r0, [r1], -sl, lsr #1 │ │ │ │ @ instruction: 0x46404252 │ │ │ │ - @ instruction: 0xff52f76d │ │ │ │ + cdp2 7, 12, cr15, cr8, cr13, {3} │ │ │ │ svclt 0x0000e7cd │ │ │ │ - @ instruction: 0x00838bba │ │ │ │ + addeq r8, r3, r6, lsr #21 │ │ │ │ ldmdavs fp, {r0, r1, r8, sl, fp, sp, lr} │ │ │ │ rsbvs pc, r0, #318767104 @ 0x13000000 │ │ │ │ @ instruction: 0xf013d055 │ │ │ │ tstle r2, lr, lsl #6 │ │ │ │ ldrbeq r6, [r2], sl, lsl #16 │ │ │ │ push {r1, r2, r4, r6, sl, ip, lr, pc} │ │ │ │ vst4. {d20,d22,d24,d26}, [pc :256], r0 │ │ │ │ - bl 0xfec3e210 │ │ │ │ + bl 0xfec3e324 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r0, ror #31 │ │ │ │ ldrsbne pc, [r0], #128 @ 0x80 @ │ │ │ │ vaddl.u8 , d17, d2 │ │ │ │ orrlt r2, r9, #64, 2 │ │ │ │ @ instruction: 0xf7fe2100 │ │ │ │ orrlt pc, r8, #7667712 @ 0x750000 │ │ │ │ andcc lr, r1, #212, 18 @ 0x350000 │ │ │ │ strvs pc, [r4, #-1606]! @ 0xfffff9ba │ │ │ │ ldrcs pc, [r6, #704] @ 0x2c0 │ │ │ │ svclt 0x004c07d2 │ │ │ │ stmdaeq r0!, {r0, r1, r6, r7, r8, ip, sp, lr, pc} │ │ │ │ ldmdaeq r0, {r0, r1, r6, r7, r8, ip, sp, lr, pc} │ │ │ │ - cdp2 7, 13, cr15, cr10, cr8, {3} │ │ │ │ + cdp2 7, 5, cr15, cr0, cr8, {3} │ │ │ │ strmi r6, [r7], -lr, lsr #16 │ │ │ │ andcs r6, r1, r1, lsr #16 │ │ │ │ - stc2l 7, cr15, [sl, #-848] @ 0xfffffcb0 │ │ │ │ + stc2 7, cr15, [r4, #-848]! @ 0xfffffcb0 │ │ │ │ @ instruction: 0x46024631 │ │ │ │ @ instruction: 0xf7714638 │ │ │ │ - @ instruction: 0xf768f8d9 │ │ │ │ - stmdavs r9!, {r0, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf768f84f │ │ │ │ + stmdavs r9!, {r0, r1, r2, r4, r5, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ addsvc pc, r8, #69206016 @ 0x4200000 │ │ │ │ @ instruction: 0xf76d4606 │ │ │ │ - strbmi pc, [r0], -pc, lsl #30 @ │ │ │ │ - blx 0x1424e1a │ │ │ │ - blcs 0x2c1304 │ │ │ │ + strbmi pc, [r0], -r5, lsl #29 @ │ │ │ │ + blx 0xff1a4f2c │ │ │ │ + blcs 0x2c1418 │ │ │ │ sbcshi pc, r7, r0, lsl #4 │ │ │ │ @ instruction: 0xf003e8df │ │ │ │ ldrbhi r5, [r1, #-3401]! @ 0xfffff2b7 │ │ │ │ @ instruction: 0x21c1ad99 │ │ │ │ @ instruction: 0xf8a6f7fd │ │ │ │ bicle r2, sp, r0, lsl #16 │ │ │ │ andlt r2, r2, r1 │ │ │ │ @@ -219982,119 +220053,119 @@ │ │ │ │ @ instruction: 0x461081f0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ tstcs r0, r8, lsl r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - blmi 0x18b8e84 │ │ │ │ + blmi 0x18b8f98 │ │ │ │ svccs 0x0070ee1d │ │ │ │ @ instruction: 0x11a8f64b │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldmne r2!, {r0, r1, r4, r6, r7, fp, ip, lr}^ │ │ │ │ andls r4, r1, #24, 8 @ 0x18000000 │ │ │ │ andls r4, r0, fp, lsr r4 │ │ │ │ stmdavs r8, {r1, r3, r4, r9, sl, lr} │ │ │ │ - cdp2 7, 6, cr15, cr10, cr9, {3} │ │ │ │ + stc2l 7, cr15, [r0, #420]! @ 0x1a4 │ │ │ │ andcs r6, r1, r1, lsr #16 │ │ │ │ @ instruction: 0xf7d4682c │ │ │ │ - @ instruction: 0x4602fcfb │ │ │ │ + @ instruction: 0x4602fcd5 │ │ │ │ @ instruction: 0x46214638 │ │ │ │ - @ instruction: 0xf92af771 │ │ │ │ + @ instruction: 0xf8a0f771 │ │ │ │ andlt r2, r2, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ - blmi 0x14078d4 │ │ │ │ + blmi 0x14079e8 │ │ │ │ svccs 0x0070ee1d │ │ │ │ tstpmi r0, sl, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldmne r2!, {r0, r1, r4, r6, r7, fp, ip, lr}^ │ │ │ │ andls r4, r1, #24, 8 @ 0x18000000 │ │ │ │ andls r4, r0, fp, lsr r4 │ │ │ │ stmdavs r8, {r1, r3, r4, r9, sl, lr} │ │ │ │ - cdp2 7, 4, cr15, cr2, cr9, {3} │ │ │ │ - blmi 0x11e1094 │ │ │ │ + ldc2 7, cr15, [r8, #420]! @ 0x1a4 │ │ │ │ + blmi 0x11e11a8 │ │ │ │ svccs 0x0070ee1d │ │ │ │ cmnpcc ip, sl, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldmne r2!, {r0, r1, r4, r6, r7, fp, ip, lr}^ │ │ │ │ andls r4, r1, #24, 8 @ 0x18000000 │ │ │ │ andls r4, r0, fp, lsr r4 │ │ │ │ stmdavs r8, {r1, r3, r4, r9, sl, lr} │ │ │ │ - cdp2 7, 2, cr15, cr14, cr9, {3} │ │ │ │ - blmi 0xfa106c │ │ │ │ + stc2 7, cr15, [r4, #420]! @ 0x1a4 │ │ │ │ + blmi 0xfa1180 │ │ │ │ svccs 0x0070ee1d │ │ │ │ mvnscs pc, sl, asr #4 │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldmne r2!, {r0, r1, r4, r6, r7, fp, ip, lr}^ │ │ │ │ andls r4, r1, #24, 8 @ 0x18000000 │ │ │ │ andls r4, r0, fp, lsr r4 │ │ │ │ stmdavs r8, {r1, r3, r4, r9, sl, lr} │ │ │ │ - cdp2 7, 1, cr15, cr10, cr9, {3} │ │ │ │ - blmi 0xd61044 │ │ │ │ + ldc2 7, cr15, [r0, #420] @ 0x1a4 │ │ │ │ + blmi 0xd61158 │ │ │ │ svccs 0x0070ee1d │ │ │ │ cmnpcs r4, sl, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldmne r2!, {r0, r1, r4, r6, r7, fp, ip, lr}^ │ │ │ │ andls r4, r1, #24, 8 @ 0x18000000 │ │ │ │ andls r4, r0, fp, lsr r4 │ │ │ │ stmdavs r8, {r1, r3, r4, r9, sl, lr} │ │ │ │ - cdp2 7, 0, cr15, cr6, cr9, {3} │ │ │ │ - blmi 0xb2101c │ │ │ │ + ldc2l 7, cr15, [ip, #-420]! @ 0xfffffe5c │ │ │ │ + blmi 0xb21130 │ │ │ │ svccs 0x0070ee1d │ │ │ │ @ instruction: 0x31b8f64b │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldmne r2!, {r0, r1, r4, r6, r7, fp, ip, lr}^ │ │ │ │ andls r4, r1, #24, 8 @ 0x18000000 │ │ │ │ andls r4, r0, fp, lsr r4 │ │ │ │ stmdavs r8, {r1, r3, r4, r9, sl, lr} │ │ │ │ - ldc2l 7, cr15, [r2, #420]! @ 0x1a4 │ │ │ │ - blmi 0x8e0ff4 │ │ │ │ + stc2l 7, cr15, [r8, #-420]! @ 0xfffffe5c │ │ │ │ + blmi 0x8e1108 │ │ │ │ svccs 0x0070ee1d │ │ │ │ teqpcc r4, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldmne r2!, {r0, r1, r4, r6, r7, fp, ip, lr}^ │ │ │ │ andls r4, r1, #24, 8 @ 0x18000000 │ │ │ │ andls r4, r0, fp, lsr r4 │ │ │ │ stmdavs r8, {r1, r3, r4, r9, sl, lr} │ │ │ │ - ldc2l 7, cr15, [lr, #420] @ 0x1a4 │ │ │ │ - blmi 0x6a0fcc │ │ │ │ + ldc2l 7, cr15, [r4, #-420] @ 0xfffffe5c │ │ │ │ + blmi 0x6a10e0 │ │ │ │ svccs 0x0070ee1d │ │ │ │ msrcs R12_fiq, fp │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldmne r2!, {r0, r1, r4, r6, r7, fp, ip, lr}^ │ │ │ │ andls r4, r1, #24, 8 @ 0x18000000 │ │ │ │ andls r4, r0, fp, lsr r4 │ │ │ │ stmdavs r8, {r1, r3, r4, r9, sl, lr} │ │ │ │ - stc2l 7, cr15, [sl, #420] @ 0x1a4 │ │ │ │ + stc2l 7, cr15, [r0, #-420] @ 0xfffffe5c │ │ │ │ andcs lr, r0, lr, asr r7 │ │ │ │ - msrvs R12_fiq, sl │ │ │ │ + teqpvc ip, sl, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ andls r4, r0, sl, lsl #22 │ │ │ │ adcsmi pc, r8, #64, 12 @ 0x4000000 │ │ │ │ - blx 0xfeda37da │ │ │ │ - addeq r8, r3, r4, lsr #21 │ │ │ │ - addeq r8, r3, r4, asr sl │ │ │ │ - addeq r8, r3, ip, lsr #20 │ │ │ │ - addeq r8, r3, r4, lsl #20 │ │ │ │ - ldrdeq r8, [r3], ip │ │ │ │ - @ instruction: 0x008389b4 │ │ │ │ - addeq r8, r3, ip, lsl #19 │ │ │ │ - addeq r8, r3, r4, ror #18 │ │ │ │ - ldrhteq r1, [r5], -r4 │ │ │ │ + blx 0xfeb238ee │ │ │ │ + umulleq r8, r3, r0, r9 │ │ │ │ + addeq r8, r3, r0, asr #18 │ │ │ │ + addeq r8, r3, r8, lsl r9 │ │ │ │ + strdeq r8, [r3], r0 │ │ │ │ + addeq r8, r3, r8, asr #17 │ │ │ │ + addeq r8, r3, r0, lsr #17 │ │ │ │ + addeq r8, r3, r8, ror r8 │ │ │ │ + addeq r8, r3, r0, asr r8 │ │ │ │ + eorseq r1, r5, r4, asr #15 │ │ │ │ ldmdavs fp, {r0, r1, r8, sl, fp, sp, lr} │ │ │ │ mvneq pc, #19 │ │ │ │ ldrmi sp, [r8], -r6, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ @@ -220109,26 +220180,26 @@ │ │ │ │ ldmib r4, {r3, r7, r8, r9, ip, sp, pc}^ │ │ │ │ @ instruction: 0xf6463201 │ │ │ │ vabal.s8 q11, d0, d20 │ │ │ │ bfieq r2, r6, #11, #8 │ │ │ │ @ instruction: 0xf1c3bf4c │ │ │ │ @ instruction: 0xf1c30820 │ │ │ │ @ instruction: 0xf7680810 │ │ │ │ - stmdavs lr!, {r0, r1, r3, r5, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs lr!, {r0, r5, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ stmdavs r1!, {r0, r1, r2, r9, sl, lr} │ │ │ │ @ instruction: 0xf7d42000 │ │ │ │ - ldrtmi pc, [r1], -pc, lsl #24 @ │ │ │ │ + ldrtmi pc, [r1], -r9, ror #23 @ │ │ │ │ ldrtmi r4, [r8], -r2, lsl #12 │ │ │ │ - ldc2l 7, cr15, [ip], #448 @ 0x1c0 │ │ │ │ - stc2l 7, cr15, [r6, #416] @ 0x1a0 │ │ │ │ + ldc2l 7, cr15, [r2], #-448 @ 0xfffffe40 │ │ │ │ + ldc2 7, cr15, [ip, #-416]! @ 0xfffffe60 │ │ │ │ @ instruction: 0xf6426829 │ │ │ │ @ instruction: 0x46067298 │ │ │ │ - ldc2l 7, cr15, [r4, #436] @ 0x1b4 │ │ │ │ + stc2l 7, cr15, [sl, #-436] @ 0xfffffe4c │ │ │ │ @ instruction: 0xf7694640 │ │ │ │ - stmiavs r3!, {r0, r4, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmiavs r3!, {r0, r1, r2, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ vqdmulh.s d2, d0, d7 │ │ │ │ ldm pc, {r0, r3, r6, r7, pc}^ @ │ │ │ │ svcmi 0x003bf003 │ │ │ │ svcls 0x008b7763 │ │ │ │ @ instruction: 0xf7fc13b3 │ │ │ │ stmdacs r0, {r0, r1, r3, r5, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ andcs sp, r1, sp, asr #3 │ │ │ │ @@ -220142,110 +220213,110 @@ │ │ │ │ vbic.i32 d20, #12 @ 0x0000000c │ │ │ │ ldrbtmi r0, [fp], #-405 @ 0xfffffe6b │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrmi r1, [r8], #-2290 @ 0xfffff70e │ │ │ │ ldrtmi r9, [fp], #-513 @ 0xfffffdff │ │ │ │ ldrmi r9, [sl], -r0 │ │ │ │ @ instruction: 0xf7696808 │ │ │ │ - stmdavs r1!, {r0, r2, r3, r4, r5, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r1!, {r0, r1, r4, r5, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ stmdavs ip!, {sp} │ │ │ │ - blx 0xff4a529e │ │ │ │ + blx 0xfeb253b2 │ │ │ │ ldrtmi r4, [r8], -r2, lsl #12 │ │ │ │ @ instruction: 0xf7704621 │ │ │ │ - andcs pc, r1, r7, lsr #26 │ │ │ │ + mulcs r1, sp, ip │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ vnmla.f64 d4, d13, d12 │ │ │ │ vrecps.f32 q9, q5, q8 │ │ │ │ vorr.i32 d22, #0 @ 0x00000000 │ │ │ │ ldrbtmi r0, [fp], #-405 @ 0xfffffe6b │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrmi r1, [r8], #-2290 @ 0xfffff70e │ │ │ │ ldrtmi r9, [fp], #-513 @ 0xfffffdff │ │ │ │ ldrmi r9, [sl], -r0 │ │ │ │ @ instruction: 0xf7696808 │ │ │ │ - bfi pc, r5, (invalid: 26:22) @ │ │ │ │ + ldrb pc, [r6, fp, lsl #25] @ │ │ │ │ vnmla.f64 d4, d13, d3 │ │ │ │ vrecps.f32 q9, q5, q8 │ │ │ │ vaddw.s8 , q8, d12 │ │ │ │ ldrbtmi r0, [fp], #-405 @ 0xfffffe6b │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrmi r1, [r8], #-2290 @ 0xfffff70e │ │ │ │ ldrtmi r9, [fp], #-513 @ 0xfffffdff │ │ │ │ ldrmi r9, [sl], -r0 │ │ │ │ @ instruction: 0xf7696808 │ │ │ │ - strb pc, [r2, r1, lsl #26] @ │ │ │ │ + @ instruction: 0xe7c2fc77 │ │ │ │ vmov.s16 r4, d13[0] │ │ │ │ vrecps.f32 q9, q5, q8 │ │ │ │ vaddw.s8 , q0, d8 │ │ │ │ ldrbtmi r0, [fp], #-405 @ 0xfffffe6b │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrmi r1, [r8], #-2290 @ 0xfffff70e │ │ │ │ ldrtmi r9, [fp], #-513 @ 0xfffffdff │ │ │ │ ldrmi r9, [sl], -r0 │ │ │ │ @ instruction: 0xf7696808 │ │ │ │ - str pc, [lr, sp, ror #25]! │ │ │ │ + str pc, [lr, r3, ror #24]! │ │ │ │ vmov.s16 r4, d13[0] │ │ │ │ vrecps.f32 q9, q5, q8 │ │ │ │ vaddw.s8 q10, q8, d4 │ │ │ │ ldrbtmi r0, [fp], #-405 @ 0xfffffe6b │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrmi r1, [r8], #-2290 @ 0xfffff70e │ │ │ │ ldrtmi r9, [fp], #-513 @ 0xfffffdff │ │ │ │ ldrmi r9, [sl], -r0 │ │ │ │ @ instruction: 0xf7696808 │ │ │ │ - @ instruction: 0xe79afcd9 │ │ │ │ + ldr pc, [sl, pc, asr #24] │ │ │ │ vnmls.f64 d4, d13, d24 │ │ │ │ @ instruction: 0xf64b2f70 │ │ │ │ vmla.f d21, d16, d0[2] │ │ │ │ ldrbtmi r0, [fp], #-405 @ 0xfffffe6b │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrmi r1, [r8], #-2290 @ 0xfffff70e │ │ │ │ ldrtmi r9, [fp], #-513 @ 0xfffffdff │ │ │ │ ldrmi r9, [sl], -r0 │ │ │ │ @ instruction: 0xf7696808 │ │ │ │ - str pc, [r6, r5, asr #25] │ │ │ │ + @ instruction: 0xe786fc3b │ │ │ │ vmov.32 r4, d13[0] │ │ │ │ @ instruction: 0xf64b2f70 │ │ │ │ vmla.f d21, d0, d0[1] │ │ │ │ ldrbtmi r0, [fp], #-405 @ 0xfffffe6b │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrmi r1, [r8], #-2290 @ 0xfffff70e │ │ │ │ ldrtmi r9, [fp], #-513 @ 0xfffffdff │ │ │ │ ldrmi r9, [sl], -r0 │ │ │ │ @ instruction: 0xf7696808 │ │ │ │ - @ instruction: 0xe772fcb1 │ │ │ │ + ldrb pc, [r2, -r7, lsr #24]! @ │ │ │ │ vmov.32 r4, d13[0] │ │ │ │ @ instruction: 0xf64b2f70 │ │ │ │ vmla.f d20, d16, d0[0] │ │ │ │ ldrbtmi r0, [fp], #-405 @ 0xfffffe6b │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrmi r1, [r8], #-2290 @ 0xfffff70e │ │ │ │ ldrtmi r9, [fp], #-513 @ 0xfffffdff │ │ │ │ ldrmi r9, [sl], -r0 │ │ │ │ @ instruction: 0xf7696808 │ │ │ │ - @ instruction: 0xe75efc9d │ │ │ │ + smmul lr, r3, ip │ │ │ │ vhadd.s8 d18, d10, d0 │ │ │ │ - vaddw.s8 q11, q0, d28 │ │ │ │ - blmi 0x3a794c │ │ │ │ + vbic.i32 d23, #12 @ 0x0000000c │ │ │ │ + blmi 0x3a7a60 │ │ │ │ @ instruction: 0xf6409000 │ │ │ │ @ instruction: 0xf166427a │ │ │ │ - svclt 0x0000fa85 │ │ │ │ - addeq r8, r3, sl, asr #16 │ │ │ │ - strdeq r8, [r3], sl │ │ │ │ - ldrdeq r8, [r3], r2 │ │ │ │ - addeq r8, r3, sl, lsr #15 │ │ │ │ - addeq r8, r3, r2, lsl #15 │ │ │ │ - addeq r8, r3, sl, asr r7 │ │ │ │ - addeq r8, r3, r2, lsr r7 │ │ │ │ - addeq r8, r3, sl, lsl #14 │ │ │ │ - eorseq r1, r5, r8, asr #13 │ │ │ │ + svclt 0x0000fa7b │ │ │ │ + addeq r8, r3, r6, lsr r7 │ │ │ │ + addeq r8, r3, r6, ror #13 │ │ │ │ + @ instruction: 0x008386be │ │ │ │ + umulleq r8, r3, r6, r6 │ │ │ │ + addeq r8, r3, lr, ror #12 │ │ │ │ + addeq r8, r3, r6, asr #12 │ │ │ │ + addeq r8, r3, lr, lsl r6 │ │ │ │ + strdeq r8, [r3], r6 │ │ │ │ + ldrsbteq r1, [r5], -r8 │ │ │ │ @ instruction: 0xf8d26d02 │ │ │ │ @ instruction: 0xf4133098 │ │ │ │ suble r6, r6, r0, ror r3 │ │ │ │ @ instruction: 0xf4136853 │ │ │ │ suble r0, r7, r0, ror r3 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -220260,30 +220331,30 @@ │ │ │ │ ldmib r4, {r0, r2, r3, r4, r5, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf6463201 │ │ │ │ vabal.s8 q11, d0, d20 │ │ │ │ bfieq r2, r6, #11, #8 │ │ │ │ @ instruction: 0xf1c3bf4c │ │ │ │ @ instruction: 0xf1c30820 │ │ │ │ @ instruction: 0xf7680810 │ │ │ │ - stmdavs lr!, {r0, r2, r3, r4, r5, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs lr!, {r0, r1, r4, r5, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ stmdavs r1!, {r0, r1, r2, r9, sl, lr} │ │ │ │ @ instruction: 0xf7d42000 │ │ │ │ - ldrtmi pc, [r1], -r1, ror #21 @ │ │ │ │ + @ instruction: 0x4631fabb │ │ │ │ ldrtmi r4, [r8], -r2, lsl #12 │ │ │ │ - blx 0xff4a52f2 │ │ │ │ - ldc2 7, cr15, [r8], {104} @ 0x68 │ │ │ │ + blx 0x1225406 │ │ │ │ + stc2 7, cr15, [lr], {104} @ 0x68 │ │ │ │ @ instruction: 0xf6426829 │ │ │ │ @ instruction: 0x460672bc │ │ │ │ - stc2 7, cr15, [r6], #436 @ 0x1b4 │ │ │ │ + ldc2 7, cr15, [ip], {109} @ 0x6d │ │ │ │ @ instruction: 0xf7694640 │ │ │ │ - stmiavs r3!, {r0, r1, r5, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ + stmiavs r3!, {r0, r3, r4, r6, fp, ip, sp, lr, pc} │ │ │ │ vqdmulh.s d2, d0, d7 │ │ │ │ ldm pc, {r0, r2, r4, r6, r7, pc}^ @ │ │ │ │ - blpl 0x12e3560 │ │ │ │ - blge 0xfe6c8314 │ │ │ │ + blpl 0x12e3674 │ │ │ │ + blge 0xfe6c8428 │ │ │ │ ldmibvc r2, {r0, r1, r2, r3, r4, r5, r7, r8, r9, sl, fp, ip}^ │ │ │ │ andeq pc, pc, #2 │ │ │ │ ldmle r7!, {r1, r9, fp, sp} │ │ │ │ tstcs r0, r8, lsl r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf7fc4770 │ │ │ │ @@ -220299,210 +220370,210 @@ │ │ │ │ vmla.f d22, d0, d0[3] │ │ │ │ ldrbtmi r0, [fp], #-405 @ 0xfffffe6b │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrmi r1, [r8], #-2290 @ 0xfffff70e │ │ │ │ ldrtmi r9, [fp], #-513 @ 0xfffffdff │ │ │ │ ldrmi r9, [sl], -r0 │ │ │ │ @ instruction: 0xf7696808 │ │ │ │ - stmdavs r1!, {r0, r1, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r1!, {r0, r3, r4, r5, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ stmdavs ip!, {sp} │ │ │ │ - blx 0xfe625510 │ │ │ │ + blx 0x1ca5624 │ │ │ │ ldrtmi r4, [r8], -r2, lsl #12 │ │ │ │ @ instruction: 0xf7704621 │ │ │ │ - andcs pc, r1, sp, ror #23 │ │ │ │ + andcs pc, r1, r3, ror #22 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ vnmla.f64 d4, d13, d12 │ │ │ │ vrecps.f32 q9, q5, q8 │ │ │ │ vsra.s64 , q8, #64 │ │ │ │ ldrbtmi r0, [fp], #-405 @ 0xfffffe6b │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrmi r1, [r8], #-2290 @ 0xfffff70e │ │ │ │ ldrtmi r9, [fp], #-513 @ 0xfffffdff │ │ │ │ ldrmi r9, [sl], -r0 │ │ │ │ @ instruction: 0xf7696808 │ │ │ │ - @ instruction: 0xe7d6fbdb │ │ │ │ + @ instruction: 0xe7d6fb51 │ │ │ │ vnmla.f64 d4, d13, d3 │ │ │ │ vrecps.f32 q9, q5, q8 │ │ │ │ vmla.f d16, d16, d0[6] │ │ │ │ ldrbtmi r0, [fp], #-405 @ 0xfffffe6b │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrmi r1, [r8], #-2290 @ 0xfffff70e │ │ │ │ ldrtmi r9, [fp], #-513 @ 0xfffffdff │ │ │ │ ldrmi r9, [sl], -r0 │ │ │ │ @ instruction: 0xf7696808 │ │ │ │ - strb pc, [r2, r7, asr #23] @ │ │ │ │ + @ instruction: 0xe7c2fb3d │ │ │ │ vmov.s16 r4, d13[0] │ │ │ │ vrecps.f32 q9, q5, q8 │ │ │ │ vmla.f d17, d0, d0[7] │ │ │ │ ldrbtmi r0, [fp], #-405 @ 0xfffffe6b │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrmi r1, [r8], #-2290 @ 0xfffff70e │ │ │ │ ldrtmi r9, [fp], #-513 @ 0xfffffdff │ │ │ │ ldrmi r9, [sl], -r0 │ │ │ │ @ instruction: 0xf7696808 │ │ │ │ - @ instruction: 0xe7aefbb3 │ │ │ │ + str pc, [lr, r9, lsr #22]! │ │ │ │ vmov.s16 r4, d13[0] │ │ │ │ vrecps.f32 q9, q5, q8 │ │ │ │ vmla.f d16, d0, d0[5] │ │ │ │ ldrbtmi r0, [fp], #-405 @ 0xfffffe6b │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrmi r1, [r8], #-2290 @ 0xfffff70e │ │ │ │ ldrtmi r9, [fp], #-513 @ 0xfffffdff │ │ │ │ ldrmi r9, [sl], -r0 │ │ │ │ @ instruction: 0xf7696808 │ │ │ │ - @ instruction: 0xe79afb9f │ │ │ │ + @ instruction: 0xe79afb15 │ │ │ │ vnmls.f64 d4, d13, d24 │ │ │ │ @ instruction: 0xf64b2f70 │ │ │ │ vsra.s64 , q4, #64 │ │ │ │ ldrbtmi r0, [fp], #-405 @ 0xfffffe6b │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrmi r1, [r8], #-2290 @ 0xfffff70e │ │ │ │ ldrtmi r9, [fp], #-513 @ 0xfffffdff │ │ │ │ ldrmi r9, [sl], -r0 │ │ │ │ @ instruction: 0xf7696808 │ │ │ │ - str pc, [r6, fp, lsl #23] │ │ │ │ + str pc, [r6, r1, lsl #22] │ │ │ │ vmov.32 r4, d13[0] │ │ │ │ @ instruction: 0xf64b2f70 │ │ │ │ vorr.i32 , #4 @ 0x00000004 │ │ │ │ ldrbtmi r0, [fp], #-405 @ 0xfffffe6b │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrmi r1, [r8], #-2290 @ 0xfffff70e │ │ │ │ ldrtmi r9, [fp], #-513 @ 0xfffffdff │ │ │ │ ldrmi r9, [sl], -r0 │ │ │ │ @ instruction: 0xf7696808 │ │ │ │ - @ instruction: 0xe772fb77 │ │ │ │ + ldrb pc, [r2, -sp, ror #21]! @ │ │ │ │ vmov.32 r4, d13[0] │ │ │ │ @ instruction: 0xf64b2f70 │ │ │ │ vsra.s64 q11, q0, #64 │ │ │ │ ldrbtmi r0, [fp], #-405 @ 0xfffffe6b │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrmi r1, [r8], #-2290 @ 0xfffff70e │ │ │ │ ldrtmi r9, [fp], #-513 @ 0xfffffdff │ │ │ │ ldrmi r9, [sl], -r0 │ │ │ │ @ instruction: 0xf7696808 │ │ │ │ - ldrb pc, [lr, -r3, ror #22] @ │ │ │ │ + smmls lr, r9, sl, pc @ │ │ │ │ vhadd.s8 d18, d10, d0 │ │ │ │ - vaddw.s8 q11, q0, d28 │ │ │ │ - blmi 0x3a7bc0 │ │ │ │ + vbic.i32 d23, #12 @ 0x0000000c │ │ │ │ + blmi 0x3a7cd4 │ │ │ │ @ instruction: 0xf6409000 │ │ │ │ @ instruction: 0xf1664242 │ │ │ │ - svclt 0x0000f94b │ │ │ │ - ldrdeq r8, [r3], r6 │ │ │ │ - addeq r8, r3, r6, lsl #11 │ │ │ │ - addeq r8, r3, lr, asr r5 │ │ │ │ - addeq r8, r3, r6, lsr r5 │ │ │ │ - addeq r8, r3, lr, lsl #10 │ │ │ │ - addeq r8, r3, r6, ror #9 │ │ │ │ - @ instruction: 0x008384be │ │ │ │ - umulleq r8, r3, r6, r4 │ │ │ │ - ldrsbteq r1, [r5], -ip │ │ │ │ + svclt 0x0000f941 │ │ │ │ + addeq r8, r3, r2, asr #9 │ │ │ │ + addeq r8, r3, r2, ror r4 │ │ │ │ + addeq r8, r3, sl, asr #8 │ │ │ │ + addeq r8, r3, r2, lsr #8 │ │ │ │ + strdeq r8, [r3], sl │ │ │ │ + ldrdeq r8, [r3], r2 │ │ │ │ + addeq r8, r3, sl, lsr #7 │ │ │ │ + addeq r8, r3, r2, lsl #7 │ │ │ │ + eorseq r1, r5, ip, ror #15 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ ldrsb pc, [r0], #-128 @ 0xffffff80 @ │ │ │ │ @ instruction: 0xf8deb087 │ │ │ │ vaddl.u8 q10, d4, d8 │ │ │ │ @ instruction: 0xf1bc1c03 │ │ │ │ vmax.f32 d16, d0, d2 │ │ │ │ ldcls 0, cr8, [r0], {195} @ 0xc3 │ │ │ │ @ instruction: 0xf0002c03 │ │ │ │ ldcls 0, cr8, [r0], {167} @ 0xa7 │ │ │ │ @ instruction: 0xf0002c01 │ │ │ │ movwls r8, #12487 @ 0x30c7 │ │ │ │ - orrvs pc, r0, #268435460 @ 0x10000004 │ │ │ │ + orrsvc pc, r0, #268435460 @ 0x10000004 │ │ │ │ teqpeq r5, #192, 4 @ p-variant is OBSOLETE │ │ │ │ strmi r4, [fp], #-1683 @ 0xfffff96d │ │ │ │ ldrsbne pc, [r0], #128 @ 0x80 @ │ │ │ │ @ instruction: 0x3070f893 │ │ │ │ smlalbtcs pc, r0, r1, r3 @ │ │ │ │ stmdbcs r0, {r2, r3, r4, r9, sl, lr} │ │ │ │ adcshi pc, r3, r0 │ │ │ │ @ instruction: 0xf7fd2100 │ │ │ │ stmdacs r0, {r0, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ addhi pc, r1, r0 │ │ │ │ - blcs 0x14e3dc │ │ │ │ + blcs 0x14e4f0 │ │ │ │ rschi pc, r7, r0 │ │ │ │ - blx 0x1925546 │ │ │ │ + blx 0xff6a5658 │ │ │ │ msrvs CPSR_s, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ addsvc pc, r8, #69206016 @ 0x4200000 │ │ │ │ ldrmi r4, [sl], r0, lsl #13 │ │ │ │ @ instruction: 0xf76d6819 │ │ │ │ - @ instruction: 0x2c05fb69 │ │ │ │ + @ instruction: 0x2c05fadf │ │ │ │ rschi pc, pc, r0, lsl #4 │ │ │ │ - orrne pc, r8, #80740352 @ 0x4d00000 │ │ │ │ + orrscs pc, r8, #80740352 @ 0x4d00000 │ │ │ │ teqpeq r4, #192, 4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf7685d18 │ │ │ │ - @ instruction: 0x4604ff9f │ │ │ │ - blx 0xff925574 │ │ │ │ + @ instruction: 0x4604ff15 │ │ │ │ + blx 0x16a5688 │ │ │ │ andls r4, r5, r8, ror fp │ │ │ │ svccs 0x0070ee1d │ │ │ │ ldrbtmi r4, [fp], #-1681 @ 0xfffff96f │ │ │ │ ldmpl r2, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ @ instruction: 0xf64918a3 │ │ │ │ vmls.i d23, d16, d0[4] │ │ │ │ - bl 0x168a44 │ │ │ │ + bl 0x168b58 │ │ │ │ tstls r0, r8, lsl #2 │ │ │ │ strtmi r4, [r1], -r2, lsl #8 │ │ │ │ stmdavs r0!, {r2, sl, ip, pc} │ │ │ │ - blx 0xfeda55a4 │ │ │ │ - blcs 0x1ce444 │ │ │ │ + blx 0xb256b8 │ │ │ │ + blcs 0x1ce558 │ │ │ │ addhi pc, r5, r0 │ │ │ │ - blx 0xff2255ac │ │ │ │ + blx 0xfa56c0 │ │ │ │ @ instruction: 0xf7684605 │ │ │ │ - @ instruction: 0xf8dafac1 │ │ │ │ + @ instruction: 0xf8dafa37 │ │ │ │ strmi r4, [r6], -r0 │ │ │ │ andcs r4, r0, r9, asr r6 │ │ │ │ - @ instruction: 0xf964f7d4 │ │ │ │ + @ instruction: 0xf93ef7d4 │ │ │ │ strmi r4, [r2], -r1, lsr #12 │ │ │ │ @ instruction: 0xf7704628 │ │ │ │ - blmi 0x1a26170 │ │ │ │ + blmi 0x1a2605c │ │ │ │ ldrbtmi r9, [fp], #-2064 @ 0xfffff7f0 │ │ │ │ stmdacs r1, {r0, r1, r3, r4, fp, sp, lr} │ │ │ │ andne pc, r3, r9, asr r8 @ │ │ │ │ andeq lr, r6, #1024 @ 0x400 │ │ │ │ movweq lr, #6917 @ 0x1b05 │ │ │ │ tstls r0, r1, asr #8 │ │ │ │ vmax.f32 d27, d9, d11 │ │ │ │ vrhadd.s8 d20, d25, d8 │ │ │ │ vaddw.s8 q10, q0, d4 │ │ │ │ vsra.s64 d16, d5, #64 │ │ │ │ stmdavs r8, {r0, r2, r4, r7, r8} │ │ │ │ - blx 0xfe225600 │ │ │ │ + @ instruction: 0xf9faf769 │ │ │ │ ldrdmi pc, [r0], -sl │ │ │ │ andcs r9, r0, r3, lsl #18 │ │ │ │ - @ instruction: 0xf940f7d4 │ │ │ │ + @ instruction: 0xf91af7d4 │ │ │ │ strmi r4, [r2], -r1, lsr #12 │ │ │ │ @ instruction: 0xf7704630 │ │ │ │ - blmi 0x15e62d8 │ │ │ │ + blmi 0x15e61c4 │ │ │ │ mvnvc pc, r9, asr #12 │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ ldrbtmi r9, [fp], #-2564 @ 0xfffff5fc │ │ │ │ ldmdavs r0, {r0, r1, r3, r4, fp, sp, lr} │ │ │ │ andcs pc, r3, r9, asr r8 @ │ │ │ │ - bl 0x30e4a0 │ │ │ │ + bl 0x30e5b4 │ │ │ │ @ instruction: 0xf8cd0c02 │ │ │ │ ldrmi ip, [r3], #-0 │ │ │ │ @ instruction: 0xf769461a │ │ │ │ - andcs pc, r1, r5, ror #20 │ │ │ │ + ldrdcs pc, [r1], -fp │ │ │ │ tstcs r0, r7 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ ldrd pc, [r0], -lr │ │ │ │ ldclvs 4, cr15, [r0], #-120 @ 0xffffff88 │ │ │ │ @ instruction: 0xf01ed009 │ │ │ │ @ instruction: 0xf47f0c0e │ │ │ │ - b 0x1193614 │ │ │ │ + b 0x1193728 │ │ │ │ @ instruction: 0xf01e0e03 │ │ │ │ @ instruction: 0xf43f0f10 │ │ │ │ strbtmi sl, [r0], -lr, asr #30 │ │ │ │ tstcs r0, r7 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ @@ -220515,60 +220586,60 @@ │ │ │ │ @ instruction: 0x4098f8de │ │ │ │ ldclvs 4, cr15, [r0], #-80 @ 0xffffffb0 │ │ │ │ @ instruction: 0xf8ded043 │ │ │ │ @ instruction: 0xf41cc004 │ │ │ │ @ instruction: 0xf47f0c70 │ │ │ │ strbtmi sl, [r0], -lr, lsr #30 │ │ │ │ @ instruction: 0xf768e7de │ │ │ │ - @ instruction: 0x4606fa73 │ │ │ │ - blx 0x1d256bc │ │ │ │ + strmi pc, [r6], -r9, ror #19 │ │ │ │ + @ instruction: 0xf9e6f768 │ │ │ │ ldrdpl pc, [r0], -sl │ │ │ │ ldrbmi r4, [r9], -r7, lsl #12 │ │ │ │ @ instruction: 0xf7d42001 │ │ │ │ - @ instruction: 0x4629f8df │ │ │ │ + @ instruction: 0x4629f8b9 │ │ │ │ ldrtmi r4, [r0], -r2, lsl #12 │ │ │ │ - stc2l 7, cr15, [lr], #-448 @ 0xfffffe40 │ │ │ │ + blx 0xffa2580a │ │ │ │ vqdmulh.s d20, d9, d19 │ │ │ │ vaddw.s8 , q8, d0 │ │ │ │ ldrbtmi r0, [fp], #-405 @ 0xfffffe6b │ │ │ │ @ instruction: 0xf859681b │ │ │ │ - bl 0x16f954 │ │ │ │ + bl 0x16fa68 │ │ │ │ andls r0, r0, r8 │ │ │ │ ldrtmi r1, [sl], #-2227 @ 0xfffff74d │ │ │ │ @ instruction: 0xf7696808 │ │ │ │ - @ instruction: 0xf8dafa07 │ │ │ │ + @ instruction: 0xf8daf97d │ │ │ │ stmdbls r3, {lr} │ │ │ │ @ instruction: 0xf7d42001 │ │ │ │ - strtmi pc, [r1], -r3, asr #17 │ │ │ │ + @ instruction: 0x4621f89d │ │ │ │ ldrtmi r4, [r8], -r2, lsl #12 │ │ │ │ - ldc2l 7, cr15, [r2], #448 @ 0x1c0 │ │ │ │ + stc2l 7, cr15, [r8], #-448 @ 0xfffffe40 │ │ │ │ @ instruction: 0xf768e781 │ │ │ │ - @ instruction: 0xf646fa79 │ │ │ │ + @ instruction: 0xf646f9ef │ │ │ │ vsubw.s8 q11, q0, d20 │ │ │ │ @ instruction: 0xf6422396 │ │ │ │ @ instruction: 0x468072bc │ │ │ │ ldmdavs r9, {r1, r3, r4, r7, r9, sl, lr} │ │ │ │ - blx 0xfe1a573c │ │ │ │ + @ instruction: 0xf9f8f76d │ │ │ │ @ instruction: 0xf89ee717 │ │ │ │ @ instruction: 0xf00ee007 │ │ │ │ @ instruction: 0xf1be0e0f │ │ │ │ @ instruction: 0xf63f0f02 │ │ │ │ strbtmi sl, [r0], -r8, ror #29 │ │ │ │ vaba.s8 d30, d18, d8 │ │ │ │ - vsra.s64 d20, d0, #64 │ │ │ │ + vaddw.s8 , q8, d16 │ │ │ │ vrhadd.s8 d16, d10, d31 │ │ │ │ - vmvn.i32 q11, #0 @ 0x00000000 │ │ │ │ - blmi 0x267a6c │ │ │ │ + vaddl.s8 , d16, d0 │ │ │ │ + blmi 0x267b80 │ │ │ │ sbcvc pc, r6, #1325400064 @ 0x4f000000 │ │ │ │ - @ instruction: 0xf94ef19d │ │ │ │ - umulleq r8, r3, r6, r3 │ │ │ │ - addeq r8, r3, r6, asr #6 │ │ │ │ - strdeq r8, [r3], r6 │ │ │ │ - addeq r8, r3, r6, lsr r2 │ │ │ │ - ldrshteq r1, [r5], -r4 │ │ │ │ + @ instruction: 0xf944f19d │ │ │ │ + addeq r8, r3, r2, lsl #5 │ │ │ │ + addeq r8, r3, r2, lsr r2 │ │ │ │ + addeq r8, r3, r2, ror #3 │ │ │ │ + addeq r8, r3, r2, lsr #2 │ │ │ │ + eorseq r1, r5, r4, lsl #16 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ stcvs 6, cr4, [r3, #-116] @ 0xffffff8c │ │ │ │ ldrmi fp, [r4], -r7, lsl #1 │ │ │ │ @ instruction: 0xf89d681b │ │ │ │ @@ -220580,102 +220651,102 @@ │ │ │ │ @ instruction: 0x4326432e │ │ │ │ @ instruction: 0xf10006f6 │ │ │ │ @ instruction: 0xf8d080ae │ │ │ │ @ instruction: 0xf01360b0 │ │ │ │ tstle r7, r0, ror r3 │ │ │ │ @ instruction: 0xf0402e00 │ │ │ │ @ instruction: 0xf8d080c1 │ │ │ │ - blcs 0xf3cec │ │ │ │ + blcs 0xf3e00 │ │ │ │ adcshi pc, sl, r0, asr #32 │ │ │ │ strmi r9, [r7], -r4, lsl #2 │ │ │ │ ldrsbne pc, [r0], #128 @ 0x80 @ │ │ │ │ smlalbtcs pc, r0, r1, r3 @ │ │ │ │ @ instruction: 0xf0002900 │ │ │ │ smlatbcs r0, r1, r0, r8 │ │ │ │ - blx 0x1ca5a2e │ │ │ │ + blx 0x1ca5b42 │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ cdpcs 0, 0, cr8, cr0, cr0, {5} │ │ │ │ @ instruction: 0xf04fbfdc │ │ │ │ @ instruction: 0xf8cd0a00 │ │ │ │ ldcle 0, cr10, [r0, #-48] @ 0xffffffd0 │ │ │ │ movweq pc, #49172 @ 0xc014 @ │ │ │ │ adchi pc, fp, r0 │ │ │ │ ldrsbtcc pc, [r4], r7 @ │ │ │ │ - b 0x14ce29c │ │ │ │ + b 0x14ce3b0 │ │ │ │ @ instruction: 0xf0120a63 │ │ │ │ @ instruction: 0xf10a0f0c │ │ │ │ svclt 0x000c0a01 │ │ │ │ ldrbmi r2, [r3], -r0, lsl #6 │ │ │ │ @ instruction: 0xf6469303 │ │ │ │ vabdl.s8 q11, d0, d20 │ │ │ │ @ instruction: 0xf7682796 │ │ │ │ - strmi pc, [r1], r1, asr #19 │ │ │ │ - @ instruction: 0xf9bef768 │ │ │ │ + @ instruction: 0x4681f937 │ │ │ │ + @ instruction: 0xf934f768 │ │ │ │ @ instruction: 0xf7689001 │ │ │ │ - @ instruction: 0x4680f9bb │ │ │ │ - @ instruction: 0xf9ecf768 │ │ │ │ + @ instruction: 0x4680f931 │ │ │ │ + @ instruction: 0xf962f768 │ │ │ │ addsvc pc, r8, #69206016 @ 0x4200000 │ │ │ │ andls r6, r5, r9, lsr r8 │ │ │ │ - @ instruction: 0xf9faf76d │ │ │ │ + @ instruction: 0xf970f76d │ │ │ │ ldrdlt pc, [r0], -r7 │ │ │ │ andcs r4, r1, r9, lsr #12 │ │ │ │ - @ instruction: 0xf822f7d4 │ │ │ │ + @ instruction: 0xfffcf7d3 │ │ │ │ @ instruction: 0x46024659 │ │ │ │ @ instruction: 0xf7704648 │ │ │ │ - @ instruction: 0xf8d7fbb1 │ │ │ │ + @ instruction: 0xf8d7fb27 │ │ │ │ ldmdbls r0, {ip, sp, pc} │ │ │ │ - @ instruction: 0xf7d42001 │ │ │ │ - @ instruction: 0x4659f817 │ │ │ │ + @ instruction: 0xf7d32001 │ │ │ │ + usub8mi pc, r9, r1 @ │ │ │ │ stmdals r1, {r1, r9, sl, lr} │ │ │ │ - blx 0xfeaa5886 │ │ │ │ - blls 0x18d2c8 │ │ │ │ + blx 0x82599a │ │ │ │ + blls 0x18d3dc │ │ │ │ teqle lr, r0, lsl #22 │ │ │ │ strbmi r9, [r9], -r5, lsl #22 │ │ │ │ strbmi r9, [r0], -r1, lsl #20 │ │ │ │ ldrmi r9, [r0, r4, lsl #28]! │ │ │ │ ldrdlt pc, [r0], -r7 │ │ │ │ andcs r4, r1, r1, lsr #12 │ │ │ │ - @ instruction: 0xf802f7d4 │ │ │ │ + @ instruction: 0xffdcf7d3 │ │ │ │ @ instruction: 0x46024659 │ │ │ │ @ instruction: 0xf7704640 │ │ │ │ - blls 0x126bb4 │ │ │ │ + blls 0x126aa0 │ │ │ │ suble r2, r4, r0, lsl #22 │ │ │ │ movwls r3, #2817 @ 0xb01 │ │ │ │ movweq lr, #23306 @ 0x5b0a │ │ │ │ ldrdlt pc, [r0], -r7 │ │ │ │ vhadd.u32 d18, d3, d1 │ │ │ │ - bl 0x368f0c │ │ │ │ + bl 0x369020 │ │ │ │ strtmi r0, [r9], -r4, lsl #6 │ │ │ │ streq pc, [r1], #-867 @ 0xfffffc9d │ │ │ │ - @ instruction: 0xffeaf7d3 │ │ │ │ + @ instruction: 0xffc4f7d3 │ │ │ │ @ instruction: 0x46024659 │ │ │ │ @ instruction: 0xf7704648 │ │ │ │ - blls 0x1e6904 │ │ │ │ + blls 0x1e67f0 │ │ │ │ sbcsle r2, r0, r0, lsl #22 │ │ │ │ andcs r9, r1, r0, lsl sl │ │ │ │ ldrdlt pc, [r0], -r7 │ │ │ │ vqshl.u32 d20, d3, d3 │ │ │ │ andsls r0, r0, #268435456 @ 0x10000000 │ │ │ │ @ instruction: 0xf7d34611 │ │ │ │ - @ instruction: 0x4659ffd7 │ │ │ │ + @ instruction: 0x4659ffb1 │ │ │ │ stmdals r1, {r1, r9, sl, lr} │ │ │ │ - blx 0x1aa5906 │ │ │ │ - blcs 0x10e750 │ │ │ │ + blx 0xff825a18 │ │ │ │ + blcs 0x10e864 │ │ │ │ @ instruction: 0xf8d7d0c0 │ │ │ │ strtmi fp, [r1], -r0 │ │ │ │ @ instruction: 0xf7d32001 │ │ │ │ - ldrbmi pc, [r9], -r9, asr #31 @ │ │ │ │ + ldrbmi pc, [r9], -r3, lsr #31 @ │ │ │ │ strbmi r4, [r0], -r2, lsl #12 │ │ │ │ - blx 0x1725922 │ │ │ │ + blx 0xff4a5a34 │ │ │ │ @ instruction: 0x4610e7b4 │ │ │ │ tstcs r0, r7 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - blx 0xd25b6a │ │ │ │ + blx 0xd25c7e │ │ │ │ @ instruction: 0xf47f2800 │ │ │ │ andcs sl, r1, r0, ror #30 │ │ │ │ tstcs r0, r7 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ @@ -220704,15 +220775,15 @@ │ │ │ │ ldrsbt pc, [r4], r0 @ │ │ │ │ svceq 0x0000f1be │ │ │ │ pkhbtmi sp, sl, sp, lsl #2 │ │ │ │ ldrsbne pc, [r0], #128 @ 0x80 @ │ │ │ │ @ instruction: 0x4691461d │ │ │ │ smlalbtcs pc, r0, r1, r3 @ │ │ │ │ @ instruction: 0x4671b339 │ │ │ │ - blx 0xfe225c00 │ │ │ │ + blx 0xfe225d14 │ │ │ │ andcs fp, r1, r8, lsr fp │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ mul r7, lr, r8 │ │ │ │ @@ -220728,141 +220799,141 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0xf7fc8ff0 │ │ │ │ stmdacs r0, {r0, r1, r2, r3, r4, r5, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf646d0d7 │ │ │ │ vaddhn.i16 d22, q0, q10 │ │ │ │ @ instruction: 0xf7682496 │ │ │ │ - @ instruction: 0x4607f895 │ │ │ │ - @ instruction: 0xf892f768 │ │ │ │ + strmi pc, [r7], -fp, lsl #16 │ │ │ │ + @ instruction: 0xf808f768 │ │ │ │ @ instruction: 0xf7684606 │ │ │ │ - andls pc, r0, pc, lsl #17 │ │ │ │ - @ instruction: 0xf8f4f768 │ │ │ │ + andls pc, r0, r5, lsl #16 │ │ │ │ + @ instruction: 0xf86af768 │ │ │ │ @ instruction: 0xf6426821 │ │ │ │ @ instruction: 0x900172bc │ │ │ │ - @ instruction: 0xf902f76d │ │ │ │ + @ instruction: 0xf878f76d │ │ │ │ stmdavs r5!, {r0, r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7d32000 │ │ │ │ - strmi pc, [r2], -fp, lsr #30 │ │ │ │ + strmi pc, [r2], -r5, lsl #30 │ │ │ │ ldrtmi r4, [r8], -r9, lsr #12 │ │ │ │ - @ instruction: 0xffd0f76f │ │ │ │ + @ instruction: 0xff46f76f │ │ │ │ stmdavs r4!, {r0, r1, r5, r7, r9, sl, lr} │ │ │ │ stmdbls ip, {sp} │ │ │ │ - @ instruction: 0xff20f7d3 │ │ │ │ + mrc2 7, 7, pc, cr10, cr3, {6} │ │ │ │ strmi r4, [r2], -r1, lsr #12 │ │ │ │ @ instruction: 0xf76f4630 │ │ │ │ - @ instruction: 0xf1b8ffc5 │ │ │ │ + @ instruction: 0xf1b8ff3b │ │ │ │ tstle r1, r0, lsl #30 │ │ │ │ ldrtmi r9, [r2], -r0, lsl #26 │ │ │ │ ldrtmi r9, [r9], -r1, lsl #22 │ │ │ │ ldrbmi r4, [r0, r8, lsr #12] │ │ │ │ ldrdmi pc, [r0], -fp │ │ │ │ andcs r4, r0, r9, asr #12 │ │ │ │ - @ instruction: 0xff0cf7d3 │ │ │ │ + mcr2 7, 7, pc, cr6, cr3, {6} @ │ │ │ │ strmi r4, [r2], -r1, lsr #12 │ │ │ │ - @ instruction: 0xf7704628 │ │ │ │ - ldr pc, [r8, r5, ror #16] │ │ │ │ + @ instruction: 0xf76f4628 │ │ │ │ + @ instruction: 0xe798ffdb │ │ │ │ ldrdmi pc, [r0], -fp │ │ │ │ andcs r4, r0, r9, asr #12 │ │ │ │ - @ instruction: 0xff00f7d3 │ │ │ │ + mrc2 7, 6, pc, cr10, cr3, {6} │ │ │ │ strmi r4, [r2], -r1, lsr #12 │ │ │ │ @ instruction: 0xf76f9800 │ │ │ │ - strb pc, [r1, r5, lsr #31]! @ │ │ │ │ + @ instruction: 0xe7e1ff1b │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ ldrsb pc, [r0], #-128 @ 0xffffff80 @ │ │ │ │ @ instruction: 0xf8deb087 │ │ │ │ @ instruction: 0xf0144008 │ │ │ │ @ instruction: 0xf0000ce0 │ │ │ │ ldcls 0, cr8, [r1], {183} @ 0xb7 │ │ │ │ @ instruction: 0xf0002c03 │ │ │ │ ldcls 0, cr8, [r1], {174} @ 0xae │ │ │ │ @ instruction: 0xf0002c01 │ │ │ │ ldrmi r8, [sl], sp, asr #1 │ │ │ │ - orrvs pc, r0, #268435460 @ 0x10000004 │ │ │ │ + orrsvc pc, r0, #268435460 @ 0x10000004 │ │ │ │ teqpeq r5, #192, 4 @ p-variant is OBSOLETE │ │ │ │ strmi r4, [fp], #-1683 @ 0xfffff96d │ │ │ │ ldrsbne pc, [r0], #128 @ 0x80 @ │ │ │ │ @ instruction: 0x3070f893 │ │ │ │ smlalbtcs pc, r0, r1, r3 @ │ │ │ │ stmdbcs r0, {r2, r3, r4, r9, sl, lr} │ │ │ │ adchi pc, lr, r0 │ │ │ │ @ instruction: 0xf7fd2100 │ │ │ │ stmdacs r0, {r0, r1, r5, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ addhi pc, r8, r0 │ │ │ │ - blcs 0x14e99c │ │ │ │ + blcs 0x14eab0 │ │ │ │ adcshi pc, lr, r0 │ │ │ │ - @ instruction: 0xf882f768 │ │ │ │ + @ instruction: 0xfff8f767 │ │ │ │ msrvs CPSR_s, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ addsvc pc, r8, #69206016 @ 0x4200000 │ │ │ │ ldrmi r4, [r9], r7, lsl #12 │ │ │ │ @ instruction: 0xf76d6819 │ │ │ │ - andcs pc, r0, fp, lsl #17 │ │ │ │ - stc2l 7, cr15, [r8], {104} @ 0x68 │ │ │ │ + andcs pc, r0, r1, lsl #16 │ │ │ │ + ldc2 7, cr15, [lr], #-416 @ 0xfffffe60 │ │ │ │ andls r2, r4, r5, lsl #24 │ │ │ │ tstphi r3, r0, lsl #4 @ p-variant is OBSOLETE │ │ │ │ - orrne pc, r8, #80740352 @ 0x4d00000 │ │ │ │ + orrscs pc, r8, #80740352 @ 0x4d00000 │ │ │ │ teqpeq r4, #192, 4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf7685d18 │ │ │ │ - @ instruction: 0x4604fcbd │ │ │ │ - @ instruction: 0xfffef767 │ │ │ │ + @ instruction: 0x4604fc33 │ │ │ │ + @ instruction: 0xff74f767 │ │ │ │ andls r4, r3, sl, lsl #23 │ │ │ │ svccs 0x0070ee1d │ │ │ │ ldrbtmi r4, [fp], #-1680 @ 0xfffff970 │ │ │ │ ldmpl r2, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ @ instruction: 0xf64918a3 │ │ │ │ vmls.i d23, d16, d0[4] │ │ │ │ ldmibne r1, {r0, r2, r4, r7, sl}^ │ │ │ │ strmi r9, [r2], #-256 @ 0xffffff00 │ │ │ │ strls r4, [r2], #-1569 @ 0xfffff9df │ │ │ │ @ instruction: 0xf7686820 │ │ │ │ - blls 0x567d08 │ │ │ │ + blls 0x567bf4 │ │ │ │ @ instruction: 0xf0002b03 │ │ │ │ @ instruction: 0xf7678095 │ │ │ │ - strmi pc, [r5], -r3, ror #31 │ │ │ │ - @ instruction: 0xffe0f767 │ │ │ │ + @ instruction: 0x4605ff59 │ │ │ │ + @ instruction: 0xff56f767 │ │ │ │ ldrdmi pc, [r0], -r9 │ │ │ │ ldrbmi r4, [r1], -r6, lsl #12 │ │ │ │ @ instruction: 0xf7d32000 │ │ │ │ - strtmi pc, [r1], -r3, lsl #29 │ │ │ │ + @ instruction: 0x4621fe5d │ │ │ │ strtmi r4, [r8], -r2, lsl #12 │ │ │ │ - @ instruction: 0xff70f76f │ │ │ │ - bls 0x1fabc8 │ │ │ │ + cdp2 7, 14, cr15, cr6, cr15, {3} │ │ │ │ + bls 0x1facdc │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ stccs 12, cr9, [r1], {17} │ │ │ │ andne pc, r3, r8, asr r8 @ │ │ │ │ andeq lr, r1, r2, lsl #22 │ │ │ │ movweq lr, #6917 @ 0x1b05 │ │ │ │ andeq lr, r6, #1024 @ 0x400 │ │ │ │ stmib sp, {r0, r3, r4, r5, sl, lr}^ │ │ │ │ suble r0, ip, r0, lsl #2 │ │ │ │ svceq 0x0000f1bb │ │ │ │ adcshi pc, r1, r0 │ │ │ │ tstppl r4, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ @ instruction: 0xf7686808 │ │ │ │ - @ instruction: 0xf8d9ffcb │ │ │ │ + @ instruction: 0xf8d9ff41 │ │ │ │ andcs r4, r0, r0 │ │ │ │ @ instruction: 0xf7d39910 │ │ │ │ - @ instruction: 0x4621fe5b │ │ │ │ + @ instruction: 0x4621fe35 │ │ │ │ ldrtmi r4, [r0], -r2, lsl #12 │ │ │ │ - @ instruction: 0xffb4f76f │ │ │ │ + @ instruction: 0xff2af76f │ │ │ │ @ instruction: 0xf6494b63 │ │ │ │ vmla.f d23, d16, d0[4] │ │ │ │ - bls 0x16849c │ │ │ │ + bls 0x1685b0 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf8586810 │ │ │ │ - blls 0x1afe60 │ │ │ │ + blls 0x1aff74 │ │ │ │ @ instruction: 0x0c02eb07 │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0x461a4413 │ │ │ │ - @ instruction: 0xff80f768 │ │ │ │ + cdp2 7, 15, cr15, cr6, cr8, {3} │ │ │ │ andlt r2, r7, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf8de8ff0 │ │ │ │ @ instruction: 0xf41ee000 │ │ │ │ @@ -220877,90 +220948,90 @@ │ │ │ │ @ instruction: 0xe740d4f0 │ │ │ │ @ instruction: 0xf998f7fc │ │ │ │ @ instruction: 0xf1bbe751 │ │ │ │ rsbsle r0, r4, r0, lsl #30 │ │ │ │ tstpvc r4, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ @ instruction: 0xf7686808 │ │ │ │ - @ instruction: 0xe7b2ff7f │ │ │ │ + @ instruction: 0xe7b2fef5 │ │ │ │ @ instruction: 0x4098f8de │ │ │ │ ldclvs 4, cr15, [r0], #-80 @ 0xffffffb0 │ │ │ │ @ instruction: 0xf8ded04f │ │ │ │ @ instruction: 0xf41cc004 │ │ │ │ @ instruction: 0xf47f0c70 │ │ │ │ ldrb sl, [r5, r8, lsr #30] │ │ │ │ - @ instruction: 0xffc4f767 │ │ │ │ + @ instruction: 0xff3af767 │ │ │ │ msrvs CPSR_s, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ adcsvc pc, ip, #69206016 @ 0x4200000 │ │ │ │ ldrmi r4, [r9], r7, lsl #12 │ │ │ │ @ instruction: 0xf76c6819 │ │ │ │ - strb pc, [r0, -sp, asr #31] @ │ │ │ │ - @ instruction: 0xff82f767 │ │ │ │ + strb pc, [r0, -r3, asr #30] @ │ │ │ │ + cdp2 7, 15, cr15, cr8, cr7, {3} │ │ │ │ @ instruction: 0xf7674605 │ │ │ │ - @ instruction: 0x4606ff7f │ │ │ │ - @ instruction: 0xff48f767 │ │ │ │ + @ instruction: 0x4606fef5 │ │ │ │ + cdp2 7, 11, cr15, cr14, cr7, {3} │ │ │ │ ldrdmi pc, [r0], -r9 │ │ │ │ andls r4, r5, r1, asr r6 │ │ │ │ @ instruction: 0xf7d32001 │ │ │ │ - strtmi pc, [r1], -fp, ror #27 │ │ │ │ + strtmi pc, [r1], -r5, asr #27 │ │ │ │ strtmi r4, [r8], -r2, lsl #12 │ │ │ │ - @ instruction: 0xf97af770 │ │ │ │ - bls 0x1fabd0 │ │ │ │ + @ instruction: 0xf8f0f770 │ │ │ │ + bls 0x1face4 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ andne pc, r3, r8, asr r8 @ │ │ │ │ stmdane fp!, {r4, r6, fp, ip}^ │ │ │ │ ldrtmi r1, [r9], #-2442 @ 0xfffff676 │ │ │ │ smlabteq r0, sp, r9, lr │ │ │ │ svceq 0x0000f1bb │ │ │ │ vhadd.s8 d29, d11, d23 │ │ │ │ vmla.f d17, d16, d0[7] │ │ │ │ stmdavs r8, {r0, r2, r4, r7, r8} │ │ │ │ - @ instruction: 0xff3af768 │ │ │ │ + cdp2 7, 11, cr15, cr0, cr8, {3} │ │ │ │ ldrtmi r9, [r1], -r5, lsl #26 │ │ │ │ @ instruction: 0xf7744628 │ │ │ │ - @ instruction: 0xf8d9fcc5 │ │ │ │ + @ instruction: 0xf8d9fc3b │ │ │ │ ldmdbls r0, {lr} │ │ │ │ @ instruction: 0xf7d32000 │ │ │ │ - strtmi pc, [r1], -r5, asr #27 │ │ │ │ + @ instruction: 0x4621fd9f │ │ │ │ strtmi r4, [r8], -r2, lsl #12 │ │ │ │ - @ instruction: 0xff1ef76f │ │ │ │ + cdp2 7, 9, cr15, cr4, cr15, {3} │ │ │ │ @ instruction: 0xf89ee768 │ │ │ │ @ instruction: 0xf00ee007 │ │ │ │ @ instruction: 0xf1be0e0f │ │ │ │ stmible r5, {r1, r8, r9, sl, fp} │ │ │ │ vmin.s8 q15, , │ │ │ │ vbic.i32 , #8 @ 0x00000008 │ │ │ │ stmdavs r8, {r0, r2, r4, r7, r8} │ │ │ │ - @ instruction: 0xff1af768 │ │ │ │ + cdp2 7, 9, cr15, cr0, cr8, {3} │ │ │ │ vabd.s8 q15, , │ │ │ │ vmla.f d16, d0, d0[4] │ │ │ │ stmdavs r8, {r0, r2, r4, r7, r8} │ │ │ │ - @ instruction: 0xff12f768 │ │ │ │ + cdp2 7, 8, cr15, cr8, cr8, {3} │ │ │ │ vaba.s8 q15, , q3 │ │ │ │ vsra.s64 d23, d8, #64 │ │ │ │ stmdavs r8, {r0, r2, r4, r7, r8} │ │ │ │ - @ instruction: 0xff0af768 │ │ │ │ + cdp2 7, 8, cr15, cr0, cr8, {3} │ │ │ │ vaba.s8 d30, d2, d29 │ │ │ │ - vsra.s64 d20, d0, #64 │ │ │ │ + vaddw.s8 , q8, d16 │ │ │ │ vrhadd.s8 d16, d10, d31 │ │ │ │ - vmvn.i32 q11, #0 @ 0x00000000 │ │ │ │ - blmi 0x268078 │ │ │ │ + vaddl.s8 , d16, d0 │ │ │ │ + blmi 0x26818c │ │ │ │ sbcvc pc, r6, #1325400064 @ 0x4f000000 │ │ │ │ - mcr2 1, 2, pc, cr8, cr12, {4} @ │ │ │ │ - ldrdeq r7, [r3], r2 │ │ │ │ - addeq r7, r3, r4, lsl #27 │ │ │ │ - addeq r7, r3, ip, lsr #26 │ │ │ │ - addeq r7, r3, r4, asr ip │ │ │ │ - ldrshteq r1, [r5], -r4 │ │ │ │ + mrc2 1, 1, pc, cr14, cr12, {4} │ │ │ │ + @ instruction: 0x00837cbe │ │ │ │ + addeq r7, r3, r0, ror ip │ │ │ │ + addeq r7, r3, r8, lsl ip │ │ │ │ + addeq r7, r3, r0, asr #22 │ │ │ │ + eorseq r1, r5, r4, lsl #16 │ │ │ │ ldmvs r3, {r1, r8, sl, fp, sp, lr} │ │ │ │ mvnseq pc, #19 │ │ │ │ push {r0, r1, r2, r3, r5, r6, ip, lr, pc} │ │ │ │ @ instruction: 0xf44f4ff0 │ │ │ │ - bl 0xfec3f1ec │ │ │ │ + bl 0xfec3f300 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdbvs ip, {r3, r4, r5, r7, r8, r9, sl, fp} │ │ │ │ stccs 0, cr11, [r3], {137} @ 0x89 │ │ │ │ stccs 0, cr13, [r1], {72} @ 0x48 │ │ │ │ addshi pc, fp, r0 │ │ │ │ ldrmi r6, [fp], fp, asr #16 │ │ │ │ movwls r6, #14475 @ 0x388b │ │ │ │ @@ -220972,201 +221043,201 @@ │ │ │ │ @ instruction: 0xf7fd2100 │ │ │ │ stmdacs r0, {r0, r3, r4, r5, r6, fp, ip, sp, lr, pc} │ │ │ │ andcs sp, r0, r9, ror r0 │ │ │ │ @ instruction: 0xf0002c03 │ │ │ │ @ instruction: 0xf6468090 │ │ │ │ vabal.s8 q11, d0, d20 │ │ │ │ @ instruction: 0xf7682596 │ │ │ │ - andls pc, r5, r9, ror #22 │ │ │ │ - cdp2 7, 10, cr15, cr10, cr7, {3} │ │ │ │ + ldrdls pc, [r5], -pc @ │ │ │ │ + cdp2 7, 2, cr15, cr0, cr7, {3} │ │ │ │ @ instruction: 0xf7674680 │ │ │ │ - strmi pc, [r7], -r7, lsr #29 │ │ │ │ - cdp2 7, 10, cr15, cr4, cr7, {3} │ │ │ │ + @ instruction: 0x4607fe1d │ │ │ │ + cdp2 7, 1, cr15, cr10, cr7, {3} │ │ │ │ stmdbls r3, {r1, r2, r3, r5, fp, sp, lr} │ │ │ │ andcs r4, r0, r1, lsl #13 │ │ │ │ @ instruction: 0xf7d39503 │ │ │ │ - ldrtmi pc, [r1], -r7, asr #26 @ │ │ │ │ + ldrtmi pc, [r1], -r1, lsr #26 @ │ │ │ │ strbmi r4, [r0], -r2, lsl #12 │ │ │ │ - cdp2 7, 3, cr15, cr4, cr15, {3} │ │ │ │ + stc2 7, cr15, [sl, #444]! @ 0x1bc │ │ │ │ ldrbmi r6, [r9], -sp, lsr #16 │ │ │ │ @ instruction: 0xf7d32000 │ │ │ │ - @ instruction: 0x4629fd3d │ │ │ │ + @ instruction: 0x4629fd17 │ │ │ │ ldrtmi r4, [r8], -r2, lsl #12 │ │ │ │ - cdp2 7, 2, cr15, cr10, cr15, {3} │ │ │ │ + stc2 7, cr15, [r0, #444]! @ 0x1bc │ │ │ │ ldmdavs fp, {r2, r8, r9, fp, ip, pc} │ │ │ │ ldmdale lr!, {r0, r1, r8, r9, fp, sp} │ │ │ │ @ instruction: 0xf013e8df │ │ │ │ tsteq lr, r1, lsl #2 │ │ │ │ sbcseq r0, r9, r6, lsr #32 │ │ │ │ @ instruction: 0xf4126812 │ │ │ │ andle r6, sp, r0, ror r3 │ │ │ │ @ instruction: 0xf012684d │ │ │ │ stmiavs pc, {r1, r2, r3, r8, r9}^ @ │ │ │ │ strtmi r6, [fp], lr, lsl #17 │ │ │ │ @ instruction: 0x960346ba │ │ │ │ - b 0x125c770 │ │ │ │ + b 0x125c884 │ │ │ │ teqmi sl, #1610612736 @ 0x60000000 │ │ │ │ strle r0, [sp, #1746]! @ 0x6d2 │ │ │ │ andlt r4, r9, r8, lsl r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ ssub8mi r8, r8, r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - cdp2 7, 6, cr15, cr0, cr7, {3} │ │ │ │ + ldc2l 7, cr15, [r6, #412] @ 0x19c │ │ │ │ @ instruction: 0x23b8f24e │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ ldmdavs sl, {r0, r2, r9, sl, lr} │ │ │ │ biccs pc, r4, #-536870908 @ 0xe0000004 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ - @ instruction: 0xf76d6819 │ │ │ │ - blls 0x266284 │ │ │ │ + @ instruction: 0xf76c6819 │ │ │ │ + blls 0x268170 │ │ │ │ strbmi r4, [r9], -sl, lsr #12 │ │ │ │ stmib sp, {r0, r1, sp}^ │ │ │ │ @ instruction: 0xf76e8700 │ │ │ │ - stccs 13, cr15, [r1], {225} @ 0xe1 │ │ │ │ + stccs 13, cr15, [r1], {87} @ 0x57 │ │ │ │ sbcshi pc, fp, r0 │ │ │ │ ldrbmi r9, [r1], -r3, lsl #22 │ │ │ │ ldmdavs ip, {sp} │ │ │ │ - stc2l 7, cr15, [ip], #844 @ 0x34c │ │ │ │ + stc2l 7, cr15, [r6], {211} @ 0xd3 │ │ │ │ strbmi r4, [r8], -r2, lsl #12 │ │ │ │ @ instruction: 0xf76f4621 │ │ │ │ - andcs pc, r1, r5, asr #28 │ │ │ │ + @ instruction: 0x2001fdbb │ │ │ │ tstcs r0, r9 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ @ instruction: 0xf852f7fc │ │ │ │ @ instruction: 0xf8d2e775 │ │ │ │ @ instruction: 0xf4133098 │ │ │ │ rsbsle r6, r2, r0, ror r3 │ │ │ │ @ instruction: 0xf4136853 │ │ │ │ @ instruction: 0xf47f0370 │ │ │ │ ssaxmi sl, r8, fp │ │ │ │ @ instruction: 0x2100e7b1 │ │ │ │ - blx 0xffea5ef4 │ │ │ │ + blx 0x1c26008 │ │ │ │ @ instruction: 0xf7679005 │ │ │ │ - pkhtbmi pc, r1, r1, asr #28 @ │ │ │ │ - cdp2 7, 4, cr15, cr14, cr7, {3} │ │ │ │ + strmi pc, [r1], r7, asr #27 │ │ │ │ + stc2l 7, cr15, [r4, #412] @ 0x19c │ │ │ │ @ instruction: 0xf7674680 │ │ │ │ - strmi pc, [r4], -fp, asr #28 │ │ │ │ - cdp2 7, 4, cr15, cr8, cr7, {3} │ │ │ │ + strmi pc, [r4], -r1, asr #27 │ │ │ │ + ldc2 7, cr15, [lr, #412]! @ 0x19c │ │ │ │ @ instruction: 0xf7674607 │ │ │ │ - strmi pc, [r6], -r5, asr #28 │ │ │ │ + @ instruction: 0x4606fdbb │ │ │ │ @ instruction: 0xf7679007 │ │ │ │ - vceq.f32 , q7, │ │ │ │ + vmla.f32 d31, d30, d23 │ │ │ │ vrsra.s64 d18, d28, #64 │ │ │ │ @ instruction: 0x46052396 │ │ │ │ ldrtmi r9, [r8], -r6 │ │ │ │ @ instruction: 0xf7746819 │ │ │ │ - vpadd.i8 , q15, │ │ │ │ + vpadd.i8 , q7, │ │ │ │ vrsra.s64 d18, d24, #64 │ │ │ │ @ instruction: 0x46302396 │ │ │ │ @ instruction: 0xf7746819 │ │ │ │ - @ instruction: 0xf24efc0b │ │ │ │ + vqdmulh.s d31, d30, d1 │ │ │ │ vqdmlal.s q9, d16, d0[1] │ │ │ │ @ instruction: 0x46282396 │ │ │ │ strvs pc, [r4, #-1606]! @ 0xfffff9ba │ │ │ │ ldrcs pc, [r6, #704] @ 0x2c0 │ │ │ │ @ instruction: 0xf7746819 │ │ │ │ - stmdavs lr!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs lr!, {r0, r2, r4, r5, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ andcs r9, r1, r3, lsl #18 │ │ │ │ @ instruction: 0xf7d39503 │ │ │ │ - @ instruction: 0x4631fc93 │ │ │ │ + ldrtmi pc, [r1], -sp, ror #24 @ │ │ │ │ strbmi r4, [r8], -r2, lsl #12 │ │ │ │ - @ instruction: 0xf822f770 │ │ │ │ + @ instruction: 0xff98f76f │ │ │ │ ldrbmi r6, [r9], -sp, lsr #16 │ │ │ │ @ instruction: 0xf7d32001 │ │ │ │ - strtmi pc, [r9], -r9, lsl #25 │ │ │ │ + strtmi pc, [r9], -r3, ror #24 │ │ │ │ strbmi r4, [r0], -r2, lsl #12 │ │ │ │ - @ instruction: 0xf818f770 │ │ │ │ + @ instruction: 0xff8ef76f │ │ │ │ ldmdavs fp, {r2, r8, r9, fp, ip, pc} │ │ │ │ ldmdale r2, {r0, r1, r8, r9, fp, sp} │ │ │ │ @ instruction: 0xf003e8df │ │ │ │ @ instruction: 0x6e028a93 │ │ │ │ - cdp2 7, 0, cr15, cr4, cr7, {3} │ │ │ │ + ldc2l 7, cr15, [sl, #-412]! @ 0xfffffe64 │ │ │ │ ldmib sp, {r0, r2, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf7701206 │ │ │ │ - blls 0x266824 │ │ │ │ + blls 0x266710 │ │ │ │ strtmi r4, [r1], -sl, lsr #12 │ │ │ │ stmib sp, {r0, r1, sp}^ │ │ │ │ @ instruction: 0xf7739800 │ │ │ │ - blls 0x1e77dc │ │ │ │ + blls 0x1e76c8 │ │ │ │ andcs r4, r1, r1, asr r6 │ │ │ │ @ instruction: 0xf7d3681d │ │ │ │ - strmi pc, [r2], -r7, ror #24 │ │ │ │ + strmi pc, [r2], -r1, asr #24 │ │ │ │ strtmi r4, [r9], -r0, lsr #12 │ │ │ │ - @ instruction: 0xf896f770 │ │ │ │ + @ instruction: 0xf80cf770 │ │ │ │ ldmibvc r2, {r0, r3, r4, r5, r6, r8, r9, sl, sp, lr, pc}^ │ │ │ │ andeq pc, pc, #2 │ │ │ │ @ instruction: 0xf63f2a02 │ │ │ │ ldrmi sl, [r8], -r7, ror #29 │ │ │ │ vaba.s8 d30, d14, d29 │ │ │ │ vrsra.s64 d18, d28, #64 │ │ │ │ @ instruction: 0xf8cd2396 │ │ │ │ ldrtmi r8, [sp], -r0 │ │ │ │ strbmi r9, [r9], -r1, lsl #14 │ │ │ │ andcs r9, r9, r5, lsl #30 │ │ │ │ @ instruction: 0x463b681a │ │ │ │ - ldc2 7, cr15, [r6, #-440]! @ 0xfffffe48 │ │ │ │ - ldc2 7, cr15, [lr, #412] @ 0x19c │ │ │ │ + stc2 7, cr15, [ip], #440 @ 0x1b8 │ │ │ │ + ldc2 7, cr15, [r4, #-412] @ 0xfffffe64 │ │ │ │ @ instruction: 0x23b8f24e │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ ldmdavs sl, {r7, r9, sl, lr} │ │ │ │ biccs pc, r4, #-536870908 @ 0xe0000004 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ @ instruction: 0xf76c6819 │ │ │ │ - ldrtmi pc, [fp], -r3, lsr #31 @ │ │ │ │ + shadd16mi pc, fp, r9 @ │ │ │ │ strbmi r4, [r9], -r2, asr #12 │ │ │ │ strls r2, [r1, #-3] │ │ │ │ andls pc, r0, sp, asr #17 │ │ │ │ - ldc2 7, cr15, [lr, #-440] @ 0xfffffe48 │ │ │ │ + ldc2 7, cr15, [r4], {110} @ 0x6e │ │ │ │ vaba.s8 d30, d14, d27 │ │ │ │ vrshr.s64 d18, d28, #64 │ │ │ │ stmib sp, {r1, r2, r4, r7, r9, sp}^ │ │ │ │ strbmi r8, [r9], -r0, lsl #14 │ │ │ │ andcs r9, r8, r5, lsl #22 │ │ │ │ @ instruction: 0xf76e6812 │ │ │ │ - @ instruction: 0xe72efd11 │ │ │ │ + str pc, [lr, -r7, lsl #25]! │ │ │ │ sbccs pc, r4, #-536870908 @ 0xe0000004 │ │ │ │ addscs pc, r6, #192, 4 │ │ │ │ strhi lr, [r0, -sp, asr #19] │ │ │ │ - blls 0x239bd4 │ │ │ │ + blls 0x239ce8 │ │ │ │ ldmdavs r2, {r1, sp} │ │ │ │ - stc2 7, cr15, [r4, #-440] @ 0xfffffe48 │ │ │ │ + ldc2l 7, cr15, [sl], #-440 @ 0xfffffe48 │ │ │ │ strbmi lr, [r9], -r1, lsr #14 │ │ │ │ @ instruction: 0xf64f4648 │ │ │ │ @ instruction: 0xf76d72ff │ │ │ │ - ldr pc, [sp, -r9, lsr #19] │ │ │ │ + sdiv sp, pc, r9 │ │ │ │ ldrtmi r9, [sl], -r5, lsl #28 │ │ │ │ andcs r4, r9, r1, lsr #12 │ │ │ │ @ instruction: 0xf8cd4633 │ │ │ │ @ instruction: 0xf8cd9000 │ │ │ │ @ instruction: 0xf7738004 │ │ │ │ - @ instruction: 0xf767fd0b │ │ │ │ - strmi pc, [r7], -sp, lsl #27 │ │ │ │ + @ instruction: 0xf767fc81 │ │ │ │ + strmi pc, [r7], -r3, lsl #26 │ │ │ │ andne lr, r6, #3620864 @ 0x374000 │ │ │ │ - @ instruction: 0xf912f770 │ │ │ │ + @ instruction: 0xf888f770 │ │ │ │ @ instruction: 0x463a4633 │ │ │ │ andcs r4, r3, r1, lsr #12 │ │ │ │ andhi pc, r4, sp, asr #17 │ │ │ │ @ instruction: 0xf7739400 │ │ │ │ - @ instruction: 0xe786fcfb │ │ │ │ + @ instruction: 0xe786fc71 │ │ │ │ andcc lr, r5, #3620864 @ 0x374000 │ │ │ │ andcs r4, r2, r1, lsr #12 │ │ │ │ stmdals r0, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ - ldc2l 7, cr15, [r2], #460 @ 0x1cc │ │ │ │ - blls 0x262108 │ │ │ │ + stc2l 7, cr15, [r8], #-460 @ 0xfffffe34 │ │ │ │ + blls 0x26221c │ │ │ │ @ instruction: 0x4621463a │ │ │ │ stmib sp, {r3, sp}^ │ │ │ │ @ instruction: 0xf7739800 │ │ │ │ - ldrb pc, [r4, -r9, ror #25]! @ │ │ │ │ + @ instruction: 0xe774fc5f │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ stcvs 6, cr4, [r3, #-116] @ 0xffffff8c │ │ │ │ ldmdavs ip, {r0, r1, r2, r7, ip, sp, pc}^ │ │ │ │ @ instruction: 0x7c14ea5f │ │ │ │ @@ -221187,75 +221258,75 @@ │ │ │ │ smlalbtcs pc, r0, r1, r3 @ │ │ │ │ rsble r2, pc, r0, lsl #18 │ │ │ │ @ instruction: 0xf7fc4619 │ │ │ │ stmdacs r0, {r0, r1, r2, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf646d05f │ │ │ │ vaddhn.i16 d22, q0, q10 │ │ │ │ @ instruction: 0xf7672496 │ │ │ │ - @ instruction: 0x4680fcff │ │ │ │ - ldc2l 7, cr15, [ip], #412 @ 0x19c │ │ │ │ + sxtab16mi pc, r0, r5, ror #24 @ │ │ │ │ + ldc2l 7, cr15, [r2], #-412 @ 0xfffffe64 │ │ │ │ @ instruction: 0xf7674607 │ │ │ │ - stmdavs r6!, {r0, r3, r4, r5, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r6!, {r0, r1, r2, r3, r5, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrdne pc, [r4], -r9 │ │ │ │ andcs r4, r0, r2, lsl #13 │ │ │ │ @ instruction: 0xf7d39405 │ │ │ │ - @ instruction: 0x4631fb9b │ │ │ │ + @ instruction: 0x4631fb75 │ │ │ │ strbmi r4, [r0], -r2, lsl #12 │ │ │ │ - stc2 7, cr15, [r8], {111} @ 0x6f │ │ │ │ + blx 0xa628e │ │ │ │ @ instruction: 0xf8d96824 │ │ │ │ andcs r1, r0, r0 │ │ │ │ - blx 0xfe526316 │ │ │ │ + blx 0x1ba642a │ │ │ │ strmi r4, [r2], -r1, lsr #12 │ │ │ │ @ instruction: 0xf76f4638 │ │ │ │ - @ instruction: 0xf1bbfc7d │ │ │ │ + @ instruction: 0xf1bbfbf3 │ │ │ │ cmple sp, r0, lsl #30 │ │ │ │ andcs r9, r0, r5, lsl #22 │ │ │ │ ldrdne pc, [r8], -r9 │ │ │ │ @ instruction: 0xf7d3681c │ │ │ │ - strmi pc, [r2], -r1, lsl #23 │ │ │ │ + @ instruction: 0x4602fb5b │ │ │ │ @ instruction: 0x46214650 │ │ │ │ - stc2l 7, cr15, [lr], #-444 @ 0xfffffe44 │ │ │ │ - blcs 0x10f004 │ │ │ │ + blx 0xffa262c2 │ │ │ │ + blcs 0x10f118 │ │ │ │ @ instruction: 0xf767d137 │ │ │ │ - stcls 13, cr15, [r5], {53} @ 0x35 │ │ │ │ + stcls 12, cr15, [r5], {171} @ 0xab │ │ │ │ addsvc pc, r8, #69206016 @ 0x4200000 │ │ │ │ stmdavs r1!, {r2, ip, pc} │ │ │ │ - stc2l 7, cr15, [r2, #-432] @ 0xfffffe50 │ │ │ │ + ldc2 7, cr15, [r8], #432 @ 0x1b0 │ │ │ │ vmov.32 r4, d13[0] │ │ │ │ stmdals r4, {r4, r5, r6, r8, r9, sl, fp, sp} │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ bicmi pc, r8, r9, asr #12 │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ ldrmi r5, [r0], #-2258 @ 0xfffff72e │ │ │ │ @ instruction: 0x900218bb │ │ │ │ - bl 0x30d028 │ │ │ │ + bl 0x30d13c │ │ │ │ ldrbmi r0, [r2], #-770 @ 0xfffffcfe │ │ │ │ stmdavs r8, {r0, r9, ip, pc} │ │ │ │ - ldc2l 7, cr15, [r2], #416 @ 0x1a0 │ │ │ │ + stc2l 7, cr15, [r8], #-416 @ 0xfffffe60 │ │ │ │ @ instruction: 0xf8d96824 │ │ │ │ andcs r1, r0, r8 │ │ │ │ - blx 0x162638e │ │ │ │ + blx 0xca64a2 │ │ │ │ strmi r4, [r2], -r1, lsr #12 │ │ │ │ @ instruction: 0xf76f4650 │ │ │ │ - andcs pc, r1, sp, lsr #25 │ │ │ │ + andcs pc, r1, r3, lsr #24 │ │ │ │ andcs lr, r0, r7, lsl #15 │ │ │ │ tstcs r0, r7 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ mrc2 7, 5, pc, cr10, cr11, {7} │ │ │ │ @ instruction: 0xf04fe78f │ │ │ │ ldrbmi r4, [r1], -r0, lsl #4 │ │ │ │ @ instruction: 0xf76c4650 │ │ │ │ - strb pc, [r0, r9, asr #29] @ │ │ │ │ + @ instruction: 0xe7c0fe3f │ │ │ │ andmi pc, r0, #79 @ 0x4f │ │ │ │ strbmi r4, [r0], -r1, asr #12 │ │ │ │ - cdp2 7, 12, cr15, cr2, cr12, {3} │ │ │ │ + cdp2 7, 3, cr15, cr8, cr12, {3} │ │ │ │ svclt 0x0000e7aa │ │ │ │ - addeq r7, r3, r4, ror #14 │ │ │ │ + addeq r7, r3, r0, asr r6 │ │ │ │ @ instruction: 0xf8d26d02 │ │ │ │ @ instruction: 0xf4133098 │ │ │ │ andle r6, sl, r0, ror r3 │ │ │ │ @ instruction: 0xf4136853 │ │ │ │ tstle fp, r0, ror r3 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @@ -221264,251 +221335,251 @@ │ │ │ │ andeq pc, pc, #2 │ │ │ │ ldmible r3!, {r1, r9, fp, sp}^ │ │ │ │ ldrsbtcc pc, [r0], r0 @ │ │ │ │ mvnle r2, r0, lsl #22 │ │ │ │ ldrsbtcs pc, [r4], r0 @ │ │ │ │ mvnle r2, r0, lsl #20 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec3f6cc │ │ │ │ + bl 0xfec3f7e0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdavs fp, {r3, r4, r6, r7, r8, r9, sl, fp}^ │ │ │ │ ldrmi fp, [pc], -r5, lsl #1 │ │ │ │ @ instruction: 0xf8d0680b │ │ │ │ @ instruction: 0x461d10d0 │ │ │ │ smlalbtcs pc, r0, r1, r3 @ │ │ │ │ suble r2, r2, r0, lsl #18 │ │ │ │ @ instruction: 0xf7fc4611 │ │ │ │ movlt pc, #304 @ 0x130 │ │ │ │ strtvs pc, [r4], #-1606 @ 0xfffff9ba │ │ │ │ ldrcs pc, [r6], #704 @ 0x2c0 │ │ │ │ - mcrr2 7, 6, pc, ip, cr7 @ │ │ │ │ + blx 0xff1a63ae │ │ │ │ strmi r4, [r6], -r9, lsr #12 │ │ │ │ stmdavs r5!, {sp} │ │ │ │ - blx 0xffd26454 │ │ │ │ + blx 0xff3a6568 │ │ │ │ ldrtmi r4, [r0], -r2, lsl #12 │ │ │ │ @ instruction: 0xf76f4629 │ │ │ │ - @ instruction: 0xf767fb95 │ │ │ │ - stmdavs r1!, {r0, r1, r2, r5, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf767fb0b │ │ │ │ + stmdavs r1!, {r0, r2, r3, r4, sl, fp, ip, sp, lr, pc} │ │ │ │ adcsvc pc, ip, #69206016 @ 0x4200000 │ │ │ │ @ instruction: 0xf76c9003 │ │ │ │ - blmi 0x6277f8 │ │ │ │ + blmi 0x6276e4 │ │ │ │ svccs 0x0070ee1d │ │ │ │ ldrbtmi r9, [fp], #-2051 @ 0xfffff7fd │ │ │ │ @ instruction: 0xf64c681b │ │ │ │ vsra.s64 , q2, #64 │ │ │ │ ldmpl r3, {r0, r2, r4, r7, r8}^ │ │ │ │ andls r4, r0, r8, lsl r4 │ │ │ │ stmdavs r8, {r0, r1, r4, r5, sl, lr} │ │ │ │ @ instruction: 0xf768461a │ │ │ │ - stmdavs r4!, {r0, r1, r2, r3, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r4!, {r0, r2, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ andcs r4, r0, r9, lsr r6 │ │ │ │ - blx 0xff42649c │ │ │ │ + blx 0xfeaa65b0 │ │ │ │ strmi r4, [r2], -r1, lsr #12 │ │ │ │ @ instruction: 0xf76f4630 │ │ │ │ - andcs pc, r1, r5, lsr #24 │ │ │ │ + mulcs r1, fp, fp │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf7fbbdf0 │ │ │ │ @ instruction: 0xe7bcfe33 │ │ │ │ - addeq r7, r3, sl, asr #12 │ │ │ │ + addeq r7, r3, r6, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ ldrsb pc, [r0], #-128 @ 0xffffff80 @ │ │ │ │ @ instruction: 0xf8deb087 │ │ │ │ - b 0x18b85a4 │ │ │ │ + b 0x18b86b8 │ │ │ │ @ instruction: 0xf0007c14 │ │ │ │ @ instruction: 0xf8de808e │ │ │ │ @ instruction: 0xf41ee000 │ │ │ │ @ instruction: 0xf0006c70 │ │ │ │ @ instruction: 0xf8d08088 │ │ │ │ @ instruction: 0xf1bcc0b0 │ │ │ │ @ instruction: 0xf0400f00 │ │ │ │ @ instruction: 0xf8d0808b │ │ │ │ stccs 0, cr4, [r0], {180} @ 0xb4 │ │ │ │ addhi pc, r6, r0, asr #32 │ │ │ │ stceq 0, cr15, [lr], {30} │ │ │ │ ldmib r1, {r0, r3, r8, ip, lr, pc}^ │ │ │ │ - b 0x11fd5cc │ │ │ │ + b 0x11fd6e0 │ │ │ │ stmdavs ip, {r0, r2, r9, sl, fp} │ │ │ │ vmlseq.f32 s28, s8, s28 │ │ │ │ svceq 0x0010f01e │ │ │ │ strmi sp, [r9], pc, ror #2 │ │ │ │ ldrsbne pc, [r0], #128 @ 0x80 @ │ │ │ │ movwls r4, #18067 @ 0x4693 │ │ │ │ smlalbtcs pc, r0, r1, r3 @ │ │ │ │ rsbsle r2, r8, r0, lsl #18 │ │ │ │ @ instruction: 0xf7fc2100 │ │ │ │ stmdacs r0, {r0, r1, r4, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf646d05f │ │ │ │ vaddhn.i16 d22, q0, q10 │ │ │ │ @ instruction: 0xf7672496 │ │ │ │ - @ instruction: 0x4680fbff │ │ │ │ - blx 0x263a2 │ │ │ │ + @ instruction: 0x4680fb75 │ │ │ │ + blx 0x1da64b6 │ │ │ │ @ instruction: 0xf7674607 │ │ │ │ - stmdavs r6!, {r0, r3, r4, r5, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r6!, {r0, r1, r2, r3, r5, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ ldrdne pc, [r4], -r9 │ │ │ │ andcs r4, r1, r2, lsl #13 │ │ │ │ @ instruction: 0xf7d39405 │ │ │ │ - ldrtmi pc, [r1], -r7, ror #20 @ │ │ │ │ + ldrtmi pc, [r1], -r1, asr #20 @ │ │ │ │ strbmi r4, [r0], -r2, lsl #12 │ │ │ │ - ldc2l 7, cr15, [r6, #444]! @ 0x1bc │ │ │ │ + stc2l 7, cr15, [ip, #-444]! @ 0xfffffe44 │ │ │ │ @ instruction: 0xf8d96824 │ │ │ │ andcs r1, r1, r0 │ │ │ │ - blx 0x182657c │ │ │ │ + blx 0xea6690 │ │ │ │ strmi r4, [r2], -r1, lsr #12 │ │ │ │ @ instruction: 0xf76f4638 │ │ │ │ - @ instruction: 0xf1bbfdeb │ │ │ │ + @ instruction: 0xf1bbfd61 │ │ │ │ cmple r7, r0, lsl #30 │ │ │ │ andcs r9, r1, r5, lsl #22 │ │ │ │ ldrdne pc, [r8], -r9 │ │ │ │ @ instruction: 0xf7d3681c │ │ │ │ - strmi pc, [r2], -sp, asr #20 │ │ │ │ + strmi pc, [r2], -r7, lsr #20 │ │ │ │ @ instruction: 0x46214650 │ │ │ │ - ldc2l 7, cr15, [ip, #444] @ 0x1bc │ │ │ │ - blcs 0x10f26c │ │ │ │ + ldc2l 7, cr15, [r2, #-444] @ 0xfffffe44 │ │ │ │ + blcs 0x10f380 │ │ │ │ @ instruction: 0xf767d140 │ │ │ │ - stcls 12, cr15, [r5], {1} │ │ │ │ + @ instruction: 0x9c05fb77 │ │ │ │ addsvc pc, r8, #69206016 @ 0x4200000 │ │ │ │ stmdavs r1!, {r2, ip, pc} │ │ │ │ - stc2 7, cr15, [lr], {108} @ 0x6c │ │ │ │ + blx 0xfe226536 │ │ │ │ vnmls.f64 d4, d13, d19 │ │ │ │ stmdals r4, {r4, r5, r6, r8, r9, sl, fp, sp} │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ cmpppl ip, r9, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ ldrmi r5, [r0], #-2258 @ 0xfffff72e │ │ │ │ @ instruction: 0x900218bb │ │ │ │ - bl 0x30d290 │ │ │ │ + bl 0x30d3a4 │ │ │ │ ldrbmi r0, [r2], #-770 @ 0xfffffcfe │ │ │ │ stmdavs r8, {r0, r9, ip, pc} │ │ │ │ - blx 0xff0a643e │ │ │ │ + blx 0xe26552 │ │ │ │ @ instruction: 0xf8d96824 │ │ │ │ andcs r1, r1, r8 │ │ │ │ - blx 0x9265f4 │ │ │ │ + @ instruction: 0xf9faf7d3 │ │ │ │ strmi r4, [r2], -r1, lsr #12 │ │ │ │ @ instruction: 0xf76f4650 │ │ │ │ - andcs pc, r1, pc, asr #28 │ │ │ │ + andcs pc, r1, r5, asr #27 │ │ │ │ strbtmi lr, [r0], -r0 │ │ │ │ tstcs r0, r7 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ andlt r2, r7, r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0xf7fb8ff0 │ │ │ │ @ instruction: 0xe786fd7d │ │ │ │ @ instruction: 0x46504651 │ │ │ │ @ instruction: 0xf04f2200 │ │ │ │ @ instruction: 0xf7704300 │ │ │ │ - @ instruction: 0xe7b6f91d │ │ │ │ + @ instruction: 0xe7b6f893 │ │ │ │ strbmi r4, [r0], -r1, asr #12 │ │ │ │ @ instruction: 0xf04f2200 │ │ │ │ @ instruction: 0xf7704300 │ │ │ │ - @ instruction: 0xe79ff915 │ │ │ │ - strdeq r7, [r3], ip │ │ │ │ + ldr pc, [pc, fp, lsl #17] │ │ │ │ + addeq r7, r3, r8, ror #7 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ stcvs 6, cr4, [r3, #-116] @ 0xffffff8c │ │ │ │ @ instruction: 0xf8d3b087 │ │ │ │ @ instruction: 0xf8d34098 │ │ │ │ @ instruction: 0xf414e004 │ │ │ │ @ instruction: 0xf0006c70 │ │ │ │ @ instruction: 0xf41e8086 │ │ │ │ @ instruction: 0xf0000c70 │ │ │ │ - b 0x18c8950 │ │ │ │ + b 0x18c8a64 │ │ │ │ @ instruction: 0xf0007c1e │ │ │ │ ldmdavs fp, {r0, r1, r7, pc} │ │ │ │ ldcleq 0, cr15, [r0], #76 @ 0x4c │ │ │ │ @ instruction: 0xf8d0d07e │ │ │ │ @ instruction: 0xf1bcc0b0 │ │ │ │ @ instruction: 0xf0400f00 │ │ │ │ @ instruction: 0xf8d08082 │ │ │ │ - blcs 0xf4a24 │ │ │ │ + blcs 0xf4b38 │ │ │ │ @ instruction: 0x4689d174 │ │ │ │ ldrsbne pc, [r0], #128 @ 0x80 @ │ │ │ │ strls r4, [r4, #-1683] @ 0xfffff96d │ │ │ │ smlalbtcs pc, r0, r1, r3 @ │ │ │ │ rsbsle r2, r6, r0, lsl #18 │ │ │ │ @ instruction: 0xf7fc4619 │ │ │ │ stmdacs r0, {r0, r1, r4, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf646d05f │ │ │ │ vaddhn.i16 d22, q0, q10 │ │ │ │ @ instruction: 0xf7672496 │ │ │ │ - strmi pc, [r0], fp, lsl #22 │ │ │ │ - blx 0x326522 │ │ │ │ + strmi pc, [r0], r1, lsl #21 │ │ │ │ + blx 0x20a6634 │ │ │ │ @ instruction: 0xf7674607 │ │ │ │ - stmdavs r6!, {r0, r2, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r6!, {r0, r1, r3, r4, r5, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ ldrdne pc, [r4], -r9 │ │ │ │ andcs r4, r0, r2, lsl #13 │ │ │ │ @ instruction: 0xf7d39405 │ │ │ │ - ldrtmi pc, [r1], -r7, lsr #19 @ │ │ │ │ + ldrtmi pc, [r1], -r1, lsl #19 @ │ │ │ │ strbmi r4, [r0], -r2, lsl #12 │ │ │ │ - blx 0x1426560 │ │ │ │ + @ instruction: 0xf9c2f76f │ │ │ │ @ instruction: 0xf8d96824 │ │ │ │ andcs r1, r0, r0 │ │ │ │ - @ instruction: 0xf99cf7d3 │ │ │ │ + @ instruction: 0xf976f7d3 │ │ │ │ strmi r4, [r2], -r1, lsr #12 │ │ │ │ @ instruction: 0xf76f4638 │ │ │ │ - @ instruction: 0xf1bbfa41 │ │ │ │ + @ instruction: 0xf1bbf9b7 │ │ │ │ cmple r4, r0, lsl #30 │ │ │ │ andcs r9, r0, r5, lsl #22 │ │ │ │ ldrdne pc, [r8], -r9 │ │ │ │ @ instruction: 0xf7d3681c │ │ │ │ - strmi pc, [r2], -sp, lsl #19 │ │ │ │ + strmi pc, [r2], -r7, ror #18 │ │ │ │ @ instruction: 0x46214650 │ │ │ │ - blx 0xda6594 │ │ │ │ - blcs 0x10f3ec │ │ │ │ + @ instruction: 0xf9a8f76f │ │ │ │ + blcs 0x10f500 │ │ │ │ @ instruction: 0xf767d13e │ │ │ │ - @ instruction: 0x9c05fb41 │ │ │ │ + @ instruction: 0x9c05fab7 │ │ │ │ adcsvc pc, ip, #69206016 @ 0x4200000 │ │ │ │ stmdavs r1!, {r2, ip, pc} │ │ │ │ - blx 0x14a65a2 │ │ │ │ + blx 0xff2266b4 │ │ │ │ vnmls.f64 d4, d13, d17 │ │ │ │ stmdals r4, {r4, r5, r6, r8, r9, sl, fp, sp} │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ cmppmi r4, r9, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ ldrmi r5, [r0], #-2258 @ 0xfffff72e │ │ │ │ @ instruction: 0x900218bb │ │ │ │ - bl 0x30d410 │ │ │ │ + bl 0x30d524 │ │ │ │ ldrbmi r0, [r2], #-770 @ 0xfffffcfe │ │ │ │ stmdavs r8, {r0, r9, ip, pc} │ │ │ │ - blx 0xa65bc │ │ │ │ + blx 0x1e266d0 │ │ │ │ @ instruction: 0xf8d96824 │ │ │ │ andcs r1, r0, r8 │ │ │ │ - @ instruction: 0xf960f7d3 │ │ │ │ + @ instruction: 0xf93af7d3 │ │ │ │ strmi r4, [r2], -r1, lsr #12 │ │ │ │ @ instruction: 0xf76f4650 │ │ │ │ - @ instruction: 0x2001fab9 │ │ │ │ + andcs pc, r1, pc, lsr #20 │ │ │ │ vaddl.u8 q15, d14, d5 │ │ │ │ stccs 4, cr6, [r2], {3} │ │ │ │ svcge 0x0079f63f │ │ │ │ andlt r4, r7, r0, ror #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ strdcs r8, [r0], -r0 │ │ │ │ @ instruction: 0xf7fbe7f5 │ │ │ │ @ instruction: 0xe788fcbf │ │ │ │ andmi pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0x46504651 │ │ │ │ - stc2l 7, cr15, [lr], {108} @ 0x6c │ │ │ │ + mcrr2 7, 6, pc, r4, cr12 @ │ │ │ │ vst1.32 {d30}, [pc :256], r9 │ │ │ │ strbmi r4, [r1], -r0, lsl #4 │ │ │ │ @ instruction: 0xf76c4640 │ │ │ │ - str pc, [r3, r7, asr #25]! │ │ │ │ - addeq r7, r3, ip, ror r3 │ │ │ │ + @ instruction: 0xe7a3fc3d │ │ │ │ + addeq r7, r3, r8, ror #4 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ addlt r6, r4, r2, lsl #26 │ │ │ │ ldmdavs r7, {r1, r2, r9, sl, lr} │ │ │ │ svceq 0x00f0f017 │ │ │ │ @@ -221529,536 +221600,531 @@ │ │ │ │ andcs r2, r0, r1 │ │ │ │ stmvs sl, {r1, r2, r5, r6, r7, sl, fp, ip, lr, pc} │ │ │ │ andsle r2, lr, pc, lsl #20 │ │ │ │ @ instruction: 0xf0072b10 │ │ │ │ svclt 0x00d4070e │ │ │ │ movwcs r2, #4864 @ 0x1300 │ │ │ │ svclt 0x00182f00 │ │ │ │ - blcs 0xf14f0 │ │ │ │ + blcs 0xf1604 │ │ │ │ @ instruction: 0x460dd1d9 │ │ │ │ ldrsbne pc, [r0], #134 @ 0x86 @ │ │ │ │ @ instruction: 0xf8862201 │ │ │ │ vmvn.i32 q9, #156 @ 0x0000009c │ │ │ │ teqlt r1, r0, asr #2 │ │ │ │ @ instruction: 0x46304619 │ │ │ │ stc2 7, cr15, [r4], {252} @ 0xfc │ │ │ │ andcs fp, r1, r8, asr #18 │ │ │ │ ldrtmi lr, [r0], -r9, asr #15 │ │ │ │ stc2l 7, cr15, [r0], #-1004 @ 0xfffffc14 │ │ │ │ stmdavs sl, {r3, r4, r5, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ sbcsle r2, sp, r0, lsl #20 │ │ │ │ stmiavs r9!, {r0, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ ldrtmi r2, [r0], -r0, lsl #4 │ │ │ │ - blx 0xea6828 │ │ │ │ + blx 0x42693c │ │ │ │ strmi r6, [r1], fp, ror #18 │ │ │ │ cmnle fp, r0, lsl #22 │ │ │ │ umlalscc pc, sl, r6, r8 @ │ │ │ │ cmple sl, r0, lsl #22 │ │ │ │ - blx 0x18a66dc │ │ │ │ + @ instruction: 0xf9d4f767 │ │ │ │ strmi r2, [r0], r0, lsl #24 │ │ │ │ strcs fp, [r0, -r2, asr #31] │ │ │ │ - bvs 0xa26264 │ │ │ │ - bcs 0xfe6a5450 │ │ │ │ + bvs 0xa26378 │ │ │ │ + bcs 0xfe6a5564 │ │ │ │ rsbs sp, r7, r0, lsr #24 │ │ │ │ movwls r2, #835 @ 0x343 │ │ │ │ strbmi r4, [r1], -sl, asr #12 │ │ │ │ ldrdcc pc, [r8], r6 │ │ │ │ @ instruction: 0xf0034630 │ │ │ │ @ instruction: 0xf7c3030f │ │ │ │ - stmdbvs r9!, {r0, r1, r2, r5, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdbvs r9!, {r0, r2, r3, r4, r5, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ ldrdcc pc, [r0], -sl │ │ │ │ ldrtmi r2, [r9], #-1 │ │ │ │ @ instruction: 0xf7d39303 │ │ │ │ - stmdbls r3, {r0, r1, r2, r4, r5, r7, fp, ip, sp, lr, pc} │ │ │ │ + stmdbls r3, {r0, r4, r7, fp, ip, sp, lr, pc} │ │ │ │ strbmi r4, [r0], -r2, lsl #12 │ │ │ │ - stc2l 7, cr15, [r6], #444 @ 0x1bc │ │ │ │ + mrrc2 7, 6, pc, ip, cr15 @ │ │ │ │ strbmi r2, [r9], -r8, lsl #4 │ │ │ │ strcc r4, [r1, -r8, asr #12] │ │ │ │ - blx 0x20a6740 │ │ │ │ + @ instruction: 0xf9f4f76c │ │ │ │ @ instruction: 0xd01b42bc │ │ │ │ - blcs 0x102b44 │ │ │ │ + blcs 0x102c58 │ │ │ │ stmdbvs r9!, {r2, r3, r4, r6, r7, r8, ip, lr, pc} │ │ │ │ @ instruction: 0xf8da2001 │ │ │ │ ldrtmi r3, [r9], #-0 │ │ │ │ @ instruction: 0xf7d39303 │ │ │ │ - stmdbls r3, {r0, r1, r2, r3, r4, r7, fp, ip, sp, lr, pc} │ │ │ │ + stmdbls r3, {r0, r3, r4, r5, r6, fp, ip, sp, lr, pc} │ │ │ │ strbmi r4, [r0], -r2, lsl #12 │ │ │ │ - stc2 7, cr15, [lr], #-444 @ 0xfffffe44 │ │ │ │ + blx 0xfea26886 │ │ │ │ movwls r2, #835 @ 0x343 │ │ │ │ strbmi r4, [r1], -sl, asr #12 │ │ │ │ @ instruction: 0xf8d64630 │ │ │ │ @ instruction: 0xf0033088 │ │ │ │ @ instruction: 0xf7c3030f │ │ │ │ - @ instruction: 0xe7dbf9f1 │ │ │ │ + ldrb pc, [fp, r7, asr #19] @ │ │ │ │ cmnlt r3, fp, lsr #16 │ │ │ │ orrslt r6, r3, #1753088 @ 0x1ac000 │ │ │ │ subsmi r0, sl, #227 @ 0xe3 │ │ │ │ strbmi r4, [r8], -r9, asr #12 │ │ │ │ - blx 0x16a6790 │ │ │ │ + @ instruction: 0xf9ccf76c │ │ │ │ strbmi r6, [sl], -r9, lsr #17 │ │ │ │ @ instruction: 0xf7bf4630 │ │ │ │ - ldrtmi pc, [r0], -r1, lsl #21 @ │ │ │ │ - blx 0xfec268f8 │ │ │ │ + @ instruction: 0x4630fa57 │ │ │ │ + blx 0xfe1a6a0c │ │ │ │ stmiavs fp!, {r0, r2, r3, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ @ instruction: 0xd1a12b0d │ │ │ │ - blcs 0x102aa8 │ │ │ │ - blmi 0x6dcc78 │ │ │ │ + blcs 0x102bbc │ │ │ │ + blmi 0x6dcd8c │ │ │ │ svccs 0x0070ee1d │ │ │ │ bicseq pc, r8, ip, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf64658d2 │ │ │ │ vsubw.s8 q11, q0, d20 │ │ │ │ ldmdavs fp, {r1, r2, r4, r7, r8, r9, sp} │ │ │ │ strbmi r4, [sl], #-1043 @ 0xfffffbed │ │ │ │ andcs r9, r0, #0, 4 │ │ │ │ @ instruction: 0xf7686808 │ │ │ │ - @ instruction: 0xe787f99d │ │ │ │ + usad8 r7, r3, r9 │ │ │ │ strmi r6, [r1], -sl, ror #17 │ │ │ │ subsmi r0, r2, #146 @ 0x92 │ │ │ │ - blx 0xba67e8 │ │ │ │ + @ instruction: 0xf9a0f76c │ │ │ │ stmiavs fp!, {r2, r3, r4, r5, r6, r8, r9, sl, sp, lr, pc}^ │ │ │ │ - strble r0, [pc, #2011] @ 0xe921b │ │ │ │ + strble r0, [pc, #2011] @ 0xe932f │ │ │ │ strb r2, [r9, r4, lsl #4] │ │ │ │ - blcs 0x102af4 │ │ │ │ + blcs 0x102c08 │ │ │ │ stmdbvs fp!, {r0, r1, r2, r3, r6, r7, ip, lr, pc}^ │ │ │ │ rscsle r2, r4, r0, lsl #22 │ │ │ │ rsbmi r0, r2, #228 @ 0xe4 │ │ │ │ sbcle r2, r3, r0, lsl #24 │ │ │ │ svclt 0x0000e7be │ │ │ │ - addeq r7, r3, r8, ror #2 │ │ │ │ + addeq r7, r3, r4, asr r0 │ │ │ │ ldrsbne pc, [r0], #128 @ 0x80 @ │ │ │ │ smlalbtcs pc, r0, r1, r3 @ │ │ │ │ tstcs r0, r1, lsl r1 │ │ │ │ - bllt 0x15a6a60 │ │ │ │ - bllt 0xfeda6a60 │ │ │ │ + bllt 0x15a6b74 │ │ │ │ + bllt 0xfeda6b74 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ @ instruction: 0xf8dfb08a │ │ │ │ - pkhbtmi lr, ip, ip, lsl #10 │ │ │ │ + strmi lr, [ip], r8, lsl #10 │ │ │ │ rsbsvs pc, r5, #1325400064 @ 0x4f000000 │ │ │ │ addvc pc, r0, #217055232 @ 0xcf00000 │ │ │ │ tstpvs r4, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ orrvs pc, r0, pc, asr #13 │ │ │ │ andeq lr, r2, #12, 20 @ 0xc000 │ │ │ │ ldrd pc, [r0], -lr │ │ │ │ eor pc, r4, sp, asr #17 │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ strmi r2, [r6], r0, lsl #6 │ │ │ │ stmib sp, {r1, r3, r7, r9, lr}^ │ │ │ │ stmib sp, {r2, r8, r9, ip, sp}^ │ │ │ │ movwls r3, #33542 @ 0x8306 │ │ │ │ - cmnphi sp, r0 @ p-variant is OBSOLETE │ │ │ │ + cmnphi r4, r0 @ p-variant is OBSOLETE │ │ │ │ teqpvs r0, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ addhi pc, lr, r0, asr #4 │ │ │ │ orrvs pc, r0, pc, asr #13 │ │ │ │ @ instruction: 0xf000428a │ │ │ │ - vand d8, d16, d15 │ │ │ │ - vst4. {d24-d27}, [pc :256], r5 │ │ │ │ + vand d8, d16, d6 │ │ │ │ + vst4. {d24-d27}, [pc :128], ip │ │ │ │ @ instruction: 0xf6cf6120 │ │ │ │ addmi r6, sl, #128, 2 │ │ │ │ - rschi pc, r8, r0 │ │ │ │ + sbcshi pc, pc, r0 │ │ │ │ msrvs CPSR_s, pc, asr #8 │ │ │ │ orrvs pc, r0, pc, asr #13 │ │ │ │ @ instruction: 0xf040428a │ │ │ │ - vmla.i q12, q14, d1[5] │ │ │ │ - bcs 0xfd2fc │ │ │ │ - eorhi pc, sl, #0 │ │ │ │ + vshr.u64 q12, q6, #52 │ │ │ │ + bcs 0xfd410 │ │ │ │ + eorhi pc, r1, #0 │ │ │ │ @ instruction: 0xf0402a03 │ │ │ │ - vshr.u64 q12, , #52 │ │ │ │ + vshr.u64 q12, q2, #52 │ │ │ │ stmdacs r2, {r0, r7, lr} │ │ │ │ - adchi pc, r0, #0 │ │ │ │ + addshi pc, r6, #0 │ │ │ │ @ instruction: 0xf0002803 │ │ │ │ - stmdacs r0, {r7, r9, pc} │ │ │ │ - subhi pc, r3, #64 @ 0x40 │ │ │ │ + stmdacs r0, {r1, r2, r4, r5, r6, r9, pc} │ │ │ │ + eorshi pc, sl, #64 @ 0x40 │ │ │ │ sbcscs lr, ip, #323584 @ 0x4f000 │ │ │ │ orrpl pc, r0, ip, asr #7 │ │ │ │ andseq pc, lr, #2 │ │ │ │ stmdaeq r1, {r1, r6, r9, fp, sp, lr, pc} │ │ │ │ subeq lr, ip, #323584 @ 0x4f000 │ │ │ │ andseq pc, lr, #2 │ │ │ │ smlalbtne pc, r0, ip, r3 @ │ │ │ │ addcs r4, r0, #1140850688 @ 0x44000000 │ │ │ │ andeq pc, r3, #192, 4 │ │ │ │ andeq lr, r2, #12, 20 @ 0xc000 │ │ │ │ @ instruction: 0xf0002a00 │ │ │ │ - bcs 0xfe1095c0 │ │ │ │ + bcs 0xfe1096ac │ │ │ │ addhi pc, r1, r0, asr #32 │ │ │ │ ldrsbcc pc, [r0], #-142 @ 0xffffff72 @ │ │ │ │ @ instruction: 0x2098f8d3 │ │ │ │ svcvs 0x0070f412 │ │ │ │ - sbchi pc, lr, #0 │ │ │ │ + sbchi pc, r4, #0 │ │ │ │ @ instruction: 0xf413685b │ │ │ │ svclt 0x00140f70 │ │ │ │ andcs r2, r0, r1 │ │ │ │ rsbsle r2, r0, r0, lsl #16 │ │ │ │ ldrsbteq pc, [r0], lr @ │ │ │ │ @ instruction: 0xf0402800 │ │ │ │ - @ instruction: 0xf8de8214 │ │ │ │ + @ instruction: 0xf8de820b │ │ │ │ @ instruction: 0x462640b4 │ │ │ │ cmnle r6, r0, lsl #24 │ │ │ │ tstls r2, r0, ror r6 │ │ │ │ @ instruction: 0xff6cf7ff │ │ │ │ @ instruction: 0xf767b350 │ │ │ │ - strmi pc, [r7], -r3, lsl #18 │ │ │ │ - @ instruction: 0xf900f767 │ │ │ │ + @ instruction: 0x4607f879 │ │ │ │ + @ instruction: 0xf876f767 │ │ │ │ msrvs CPSR_s, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ strtmi r4, [r0], -r5, lsl #12 │ │ │ │ movwls r9, #10498 @ 0x2902 │ │ │ │ @ instruction: 0xf7d2681c │ │ │ │ - @ instruction: 0x4602ff9f │ │ │ │ + @ instruction: 0x4602ff79 │ │ │ │ @ instruction: 0x46214638 │ │ │ │ - @ instruction: 0xf844f76f │ │ │ │ + @ instruction: 0xffbaf76e │ │ │ │ strbmi r9, [r1], -r2, lsl #22 │ │ │ │ ldmdavs ip, {r4, r5, r9, sl, lr} │ │ │ │ - @ instruction: 0xff94f7d2 │ │ │ │ + @ instruction: 0xff6ef7d2 │ │ │ │ strtmi r4, [r8], -r2, lsl #12 │ │ │ │ - @ instruction: 0xf76f4621 │ │ │ │ - tstpcs r0, #3735552 @ p-variant is OBSOLETE @ 0x390000 │ │ │ │ + @ instruction: 0xf76e4621 │ │ │ │ + tstpcs r0, #700 @ p-variant is OBSOLETE @ 0x2bc │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ movwls r4, #1594 @ 0x63a │ │ │ │ - @ instruction: 0xff3cf76d │ │ │ │ + cdp2 7, 11, cr15, cr2, cr13, {3} │ │ │ │ strtmi r4, [r8], -r1, asr #12 │ │ │ │ @ instruction: 0xff94f7fa │ │ │ │ eors r2, r4, r1 │ │ │ │ smlabtvs r0, pc, r6, pc @ │ │ │ │ @ instruction: 0xf000428a │ │ │ │ - vst4. {d24-d27}, [pc], r3 │ │ │ │ + vst4.32 {d24-d27}, [pc :256], sl │ │ │ │ vand d6, d0, d0 │ │ │ │ - @ instruction: 0xf6cf8092 │ │ │ │ + @ instruction: 0xf6cf8089 │ │ │ │ addmi r6, sl, #0, 2 │ │ │ │ vst4.8 {d29-d32}, [pc :256], r7 │ │ │ │ @ instruction: 0xf6cf6120 │ │ │ │ addmi r6, sl, #0, 2 │ │ │ │ - b 0x14dd16c │ │ │ │ + b 0x14dd25c │ │ │ │ vrsra.u64 q9, q6, #52 │ │ │ │ - b 0x14bd614 │ │ │ │ - @ instruction: 0xf0030e4c │ │ │ │ - tstmi r3, #2013265920 @ 0x78000000 │ │ │ │ + @ instruction: 0xf0035280 │ │ │ │ + b 0x14a99a4 │ │ │ │ + tstmi r3, #76, 28 @ 0x4c0 │ │ │ │ cdpeq 0, 1, cr15, cr14, cr14, {0} │ │ │ │ subne pc, r0, #204, 6 @ 0x30000003 │ │ │ │ - b 0x14cd844 │ │ │ │ - b 0x1175b9c │ │ │ │ - @ instruction: 0xf003020e │ │ │ │ - andls r0, r5, #2013265920 @ 0x78000000 │ │ │ │ - @ instruction: 0xf3cca904 │ │ │ │ - tstmi r3, #192, 4 │ │ │ │ - stcpl 3, cr15, [r1], {204} @ 0xcc │ │ │ │ - movwls r2, #25090 @ 0x6202 │ │ │ │ - andsgt pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xf7ff9208 │ │ │ │ - blmi 0xff667364 │ │ │ │ - blls 0x342cbc │ │ │ │ + b 0x14cd958 │ │ │ │ + b 0x1175cb0 │ │ │ │ + stmdbge r4, {r1, r2, r3, r9} │ │ │ │ + @ instruction: 0xf0039205 │ │ │ │ + vrsra.u8 d16, d14, #4 │ │ │ │ + andcs r1, r2, #192, 28 @ 0xc00 │ │ │ │ + movweq lr, #59971 @ 0xea43 │ │ │ │ + movwls r9, #25096 @ 0x6208 │ │ │ │ + andpl pc, r1, #204, 6 @ 0x30000003 │ │ │ │ + @ instruction: 0xf7ff9204 │ │ │ │ + blmi 0xff527478 │ │ │ │ + blls 0x342dd0 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xf0400300 │ │ │ │ - andlt r8, sl, r5, asr r2 │ │ │ │ + andlt r8, sl, fp, asr #4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ - b 0x14c9430 │ │ │ │ + b 0x14c9544 │ │ │ │ vrsra.u64 q9, q6, #52 │ │ │ │ - b 0x14bd678 │ │ │ │ - @ instruction: 0xf0030e4c │ │ │ │ - tstmi r3, #2013265920 @ 0x78000000 │ │ │ │ + @ instruction: 0xf0035280 │ │ │ │ + b 0x14a9a08 │ │ │ │ + tstmi r3, #76, 28 @ 0x4c0 │ │ │ │ cdpeq 0, 1, cr15, cr14, cr14, {0} │ │ │ │ subne pc, r0, #204, 6 @ 0x30000003 │ │ │ │ - b 0x14cd8a8 │ │ │ │ - b 0x1175c00 │ │ │ │ + b 0x14cd9bc │ │ │ │ + b 0x1175d14 │ │ │ │ stmdbge r4, {r1, r2, r3, r9} │ │ │ │ @ instruction: 0xf0039205 │ │ │ │ vrsra.u8 d16, d14, #4 │ │ │ │ - tstmi r3, #192, 4 │ │ │ │ - stcpl 3, cr15, [r1], {204} @ 0xcc │ │ │ │ - movwls r2, #25089 @ 0x6201 │ │ │ │ - andsgt pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xf7ff9208 │ │ │ │ - bfi pc, r3, (invalid: 19:12) @ │ │ │ │ - subne pc, r0, #28, 8 @ 0x1c000000 │ │ │ │ - sbcshi pc, r5, r0 │ │ │ │ - bfi r4, r8, (invalid: 12:6) │ │ │ │ - teqpvs r4, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ - orrvs pc, r0, pc, asr #13 │ │ │ │ - mvnsle r4, sl, lsl #5 │ │ │ │ - andpl pc, r1, #204, 6 @ 0x30000003 │ │ │ │ - @ instruction: 0xf0002a00 │ │ │ │ - bcs 0x1c9130 │ │ │ │ - vsra.u64 , q8, #52 │ │ │ │ - stmdbcs r2, {r0, r7, r8, lr} │ │ │ │ - msrhi SPSR_x, r0 │ │ │ │ - mvnle r2, r3, lsl #18 │ │ │ │ - cmpeq ip, #323584 @ 0x4f000 │ │ │ │ - vfnmacs.f32 s29, s24, s30 │ │ │ │ - andeq pc, pc, #12 │ │ │ │ - @ instruction: 0xf0039101 │ │ │ │ - vrsra.u8 d16, d0, #4 │ │ │ │ - @ instruction: 0xf00e5180 │ │ │ │ - tstmi r3, #480 @ 0x1e0 │ │ │ │ - vmlseq.f32 s28, s2, s28 │ │ │ │ - sbcne pc, r0, #204, 6 @ 0x30000003 │ │ │ │ - smlabtmi r1, ip, r3, pc @ │ │ │ │ - and pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xffeef7fe │ │ │ │ - @ instruction: 0xf6cfe799 │ │ │ │ + andcs r1, r1, #192, 28 @ 0xc00 │ │ │ │ + @ instruction: 0xf41ce7cc │ │ │ │ + @ instruction: 0xf0001240 │ │ │ │ + @ instruction: 0x461880d5 │ │ │ │ + vst1.64 {d30}, [pc] │ │ │ │ + @ instruction: 0xf6cf6134 │ │ │ │ addmi r6, sl, #128, 2 │ │ │ │ - @ instruction: 0xf41cd1cc │ │ │ │ - bicle r1, r9, r0, asr #4 │ │ │ │ - ldmvs fp, {r0, r1, r8, sl, fp, sp, lr} │ │ │ │ - biceq pc, r0, #19 │ │ │ │ - b 0x14dd044 │ │ │ │ - vrsra.u64 , q6, #52 │ │ │ │ - @ instruction: 0xf00311c0 │ │ │ │ - andls r0, r1, #2013265920 @ 0x78000000 │ │ │ │ - b 0x14b9970 │ │ │ │ - b 0x14b18b8 │ │ │ │ - vmla.f q8, q6, d0[3] │ │ │ │ - @ instruction: 0xf0015e80 │ │ │ │ - @ instruction: 0xf002011e │ │ │ │ - vrshr.u8 d16, d14, #4 │ │ │ │ - b 0x116fe5c │ │ │ │ - b 0x13e9598 │ │ │ │ - @ instruction: 0xf6430c01 │ │ │ │ - vsra.s64 d23, d21, #64 │ │ │ │ - @ instruction: 0xf8cd010e │ │ │ │ - @ instruction: 0xf7fec000 │ │ │ │ - strb pc, [ip, -r1, lsr #30]! @ │ │ │ │ - orrsmi lr, ip, #323584 @ 0x4f000 │ │ │ │ - andcc pc, r3, #204, 6 @ 0x30000003 │ │ │ │ - tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ - cdpeq 0, 0, cr15, cr15, cr12, {0} │ │ │ │ - b 0x14b99d4 │ │ │ │ - movwls r0, #29276 @ 0x725c │ │ │ │ - andseq pc, r0, #2 │ │ │ │ - bicseq lr, ip, #323584 @ 0x4f000 │ │ │ │ - andeq lr, lr, #270336 @ 0x42000 │ │ │ │ - andls sl, r5, #4, 18 @ 0x10000 │ │ │ │ + vsra.u64 , , #52 │ │ │ │ + bcs 0xfd5d8 │ │ │ │ + tstphi r6, r0 @ p-variant is OBSOLETE │ │ │ │ + mvnsle r2, r3, lsl #20 │ │ │ │ + orrmi pc, r1, ip, asr #7 │ │ │ │ + @ instruction: 0xf0002902 │ │ │ │ + stmdbcs r3, {r0, r5, r6, r8, pc} │ │ │ │ + b 0x14dd590 │ │ │ │ + b 0x14a9b60 │ │ │ │ + @ instruction: 0xf00c2edc │ │ │ │ + tstls r1, pc, lsl #4 │ │ │ │ tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ - andmi pc, r3, #204, 6 @ 0x30000003 │ │ │ │ - vrsra.u8 d20, d3, #4 │ │ │ │ - andcs r5, r3, #256 @ 0x100 │ │ │ │ - @ instruction: 0xf8cd9306 │ │ │ │ - andls ip, r8, #16 │ │ │ │ - @ instruction: 0xf910f7ff │ │ │ │ - @ instruction: 0xf3cce749 │ │ │ │ - bcs 0xfd5c4 │ │ │ │ - bcs 0x1dcfa4 │ │ │ │ - svcge 0x007af47f │ │ │ │ - addmi pc, r1, #204, 6 @ 0x30000003 │ │ │ │ - @ instruction: 0xf0002a02 │ │ │ │ - bcs 0x1c91e4 │ │ │ │ - svcge 0x0072f47f │ │ │ │ - movteq lr, #51791 @ 0xca4f │ │ │ │ - vfnmacs.f32 s29, s24, s30 │ │ │ │ - subne pc, r0, #204, 6 @ 0x30000003 │ │ │ │ orrpl pc, r0, ip, asr #7 │ │ │ │ - tstpeq lr, #3 @ p-variant is OBSOLETE │ │ │ │ cdpeq 0, 1, cr15, cr14, cr14, {0} │ │ │ │ - vmlseq.f32 s28, s2, s28 │ │ │ │ - vrsra.u8 d20, d3, #4 │ │ │ │ - vaddw.u8 q10, q6, d1 │ │ │ │ - @ instruction: 0xf8cd12c0 │ │ │ │ - @ instruction: 0xf04fe000 │ │ │ │ - @ instruction: 0xf8cd0c01 │ │ │ │ - @ instruction: 0xf7fec004 │ │ │ │ - @ instruction: 0xe71eff73 │ │ │ │ + b 0x1479a54 │ │ │ │ + vmull.p8 q8, d12, d1 │ │ │ │ + vmlal.u , d28, d0[0] │ │ │ │ + @ instruction: 0xf8cd4101 │ │ │ │ + @ instruction: 0xf7fee000 │ │ │ │ + @ instruction: 0xe7a2fff7 │ │ │ │ + orrvs pc, r0, pc, asr #13 │ │ │ │ + bicle r4, ip, sl, lsl #5 │ │ │ │ subne pc, r0, #28, 8 @ 0x1c000000 │ │ │ │ - svcge 0x0052f47f │ │ │ │ - ldmvs fp, {r0, r1, r8, sl, fp, sp, lr} │ │ │ │ - biceq pc, r0, #19 │ │ │ │ - svcge 0x004cf43f │ │ │ │ - bicseq lr, ip, #323584 @ 0x4f000 │ │ │ │ - smlabtmi r3, ip, r3, pc @ │ │ │ │ - tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ - movwmi r9, #45569 @ 0xb201 │ │ │ │ - addsmi lr, ip, #323584 @ 0x4f000 │ │ │ │ - cmpeq ip, pc, asr #20 │ │ │ │ - cdpcc 3, 0, cr15, cr3, cr12, {6} │ │ │ │ - tstpeq r0, r1 @ p-variant is OBSOLETE │ │ │ │ - andseq pc, r0, #2 │ │ │ │ - stceq 0, cr15, [pc], {12} │ │ │ │ - andeq lr, lr, #270336 @ 0x42000 │ │ │ │ - @ instruction: 0x0c0cea41 │ │ │ │ - tstpne r5, r4, asr #4 @ p-variant is OBSOLETE │ │ │ │ - smlabteq lr, r0, r2, pc @ │ │ │ │ - andgt pc, r0, sp, asr #17 │ │ │ │ - ldc2 7, cr15, [r4, #1016]! @ 0x3f8 │ │ │ │ - stcvs 6, cr14, [r3, #-972] @ 0xfffffc34 │ │ │ │ + stcvs 1, cr13, [r3, #-804] @ 0xfffffcdc │ │ │ │ @ instruction: 0xf013689b │ │ │ │ - @ instruction: 0xf43f03c0 │ │ │ │ - b 0x14d4b08 │ │ │ │ - vrsra.u64 , q6, #52 │ │ │ │ - @ instruction: 0xf00311c0 │ │ │ │ - andls r0, r1, #2013265920 @ 0x78000000 │ │ │ │ - b 0x14b9ab0 │ │ │ │ - b 0x14b19f8 │ │ │ │ - vmla.f q8, q6, d0[3] │ │ │ │ - @ instruction: 0xf0015e80 │ │ │ │ - @ instruction: 0xf002011e │ │ │ │ - vrshr.u8 d16, d14, #4 │ │ │ │ - b 0x116ff9c │ │ │ │ - b 0x13e96d8 │ │ │ │ - @ instruction: 0xf2440c01 │ │ │ │ - vmla.f d16, d0, d1[5] │ │ │ │ - @ instruction: 0xf8cd010e │ │ │ │ - @ instruction: 0xf7fdc000 │ │ │ │ - @ instruction: 0xe6ccfef9 │ │ │ │ - ldmvs fp, {r0, r1, r8, sl, fp, sp, lr} │ │ │ │ - biceq pc, r0, #19 │ │ │ │ - mrcge 4, 7, APSR_nzcv, cr14, cr15, {1} │ │ │ │ + sbcle r0, r4, r0, asr #7 │ │ │ │ bicscc lr, ip, #323584 @ 0x4f000 │ │ │ │ bicne pc, r0, ip, asr #7 │ │ │ │ tstpeq lr, #3 @ p-variant is OBSOLETE │ │ │ │ movwmi r9, #45569 @ 0xb201 │ │ │ │ sbcscs lr, ip, #323584 @ 0x4f000 │ │ │ │ cmpeq ip, pc, asr #20 │ │ │ │ cdppl 3, 8, cr15, cr0, cr12, {6} │ │ │ │ tstpeq lr, r1 @ p-variant is OBSOLETE │ │ │ │ andseq pc, lr, #2 │ │ │ │ mcrrne 3, 12, pc, r0, cr12 @ │ │ │ │ andeq lr, lr, #270336 @ 0x42000 │ │ │ │ @ instruction: 0x0c01ea4c │ │ │ │ - tstpeq sp, r4, asr #4 @ p-variant is OBSOLETE │ │ │ │ + biceq pc, r9, r4, asr #4 │ │ │ │ smlabteq lr, r0, r2, pc @ │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ - mrc2 7, 2, pc, cr10, cr14, {7} │ │ │ │ - stcvs 6, cr14, [r3, #-660] @ 0xfffffd6c │ │ │ │ + @ instruction: 0xff2af7fe │ │ │ │ + b 0x14e2c4c │ │ │ │ + vrsra.u64 d20, d12, #52 │ │ │ │ + @ instruction: 0xf0033203 │ │ │ │ + @ instruction: 0xf00c0310 │ │ │ │ + tstmi r3, #15, 28 @ 0xf0 │ │ │ │ + subseq lr, ip, #323584 @ 0x4f000 │ │ │ │ + @ instruction: 0xf0029307 │ │ │ │ + b 0x14a96d4 │ │ │ │ + b 0x1169e08 │ │ │ │ + stmdbge r4, {r1, r2, r3, r9} │ │ │ │ + cdpmi 3, 0, cr15, cr3, cr12, {6} │ │ │ │ + tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ + b 0x11cd6bc │ │ │ │ + andcs r0, r3, #939524096 @ 0x38000000 │ │ │ │ + andls r9, r8, #402653184 @ 0x18000000 │ │ │ │ + andpl pc, r1, #204, 6 @ 0x30000003 │ │ │ │ + @ instruction: 0xf7ff9204 │ │ │ │ + smmul r2, r9, r9 │ │ │ │ + andpl pc, r1, #204, 6 @ 0x30000003 │ │ │ │ + rsbsle r2, r8, r0, lsl #20 │ │ │ │ + @ instruction: 0xf47f2a03 │ │ │ │ + @ instruction: 0xf3ccaf7a │ │ │ │ + bcs 0x1798d4 │ │ │ │ + mrshi pc, (UNDEF: 3) @ │ │ │ │ + @ instruction: 0xf47f2a03 │ │ │ │ + b 0x14d4ca4 │ │ │ │ + b 0x14a9c10 │ │ │ │ + @ instruction: 0xf3cc2edc │ │ │ │ + vmlal.u , d12, d0[0] │ │ │ │ + @ instruction: 0xf0035180 │ │ │ │ + @ instruction: 0xf00e031e │ │ │ │ + b 0x146c76c │ │ │ │ + tstmi r3, #1, 28 │ │ │ │ + smlabtmi r1, ip, r3, pc @ │ │ │ │ + sbcne pc, r0, #204, 6 @ 0x30000003 │ │ │ │ + and pc, r0, sp, asr #17 │ │ │ │ + stceq 0, cr15, [r1], {79} @ 0x4f │ │ │ │ + andgt pc, r4, sp, asr #17 │ │ │ │ + @ instruction: 0xff7cf7fe │ │ │ │ + @ instruction: 0xf41ce727 │ │ │ │ + @ instruction: 0xf47f1240 │ │ │ │ + stcvs 15, cr10, [r3, #-328] @ 0xfffffeb8 │ │ │ │ @ instruction: 0xf013689b │ │ │ │ @ instruction: 0xf43f03c0 │ │ │ │ - b 0x14d4a6c │ │ │ │ + b 0x14d4c58 │ │ │ │ vrsra.u64 q8, q6, #52 │ │ │ │ @ instruction: 0xf0034103 │ │ │ │ andls r0, r1, #16, 6 @ 0x40000000 │ │ │ │ - b 0x14b9b4c │ │ │ │ - b 0x14b9994 │ │ │ │ + b 0x14b9b64 │ │ │ │ + b 0x14b99ac │ │ │ │ vsra.u8 q8, q6, #4 │ │ │ │ @ instruction: 0xf0013e03 │ │ │ │ @ instruction: 0xf0020110 │ │ │ │ @ instruction: 0xf00c0210 │ │ │ │ - b 0x116bf74 │ │ │ │ - b 0x1129774 │ │ │ │ + b 0x116bf8c │ │ │ │ + b 0x112978c │ │ │ │ @ instruction: 0xf2440c0c │ │ │ │ - vmla.f d17, d0, d1[7] │ │ │ │ + vaddw.s8 q9, q0, d25 │ │ │ │ @ instruction: 0xf8cd010e │ │ │ │ @ instruction: 0xf7fec000 │ │ │ │ - @ instruction: 0xe67efd3f │ │ │ │ + @ instruction: 0xe6fcfdbd │ │ │ │ ldmvs fp, {r0, r1, r8, sl, fp, sp, lr} │ │ │ │ biceq pc, r0, #19 │ │ │ │ - mrcge 4, 5, APSR_nzcv, cr0, cr15, {1} │ │ │ │ + svcge 0x0025f43f │ │ │ │ bicscc lr, ip, #323584 @ 0x4f000 │ │ │ │ bicne pc, r0, ip, asr #7 │ │ │ │ tstpeq lr, #3 @ p-variant is OBSOLETE │ │ │ │ movwmi r9, #45569 @ 0xb201 │ │ │ │ sbcscs lr, ip, #323584 @ 0x4f000 │ │ │ │ cmpeq ip, pc, asr #20 │ │ │ │ cdppl 3, 8, cr15, cr0, cr12, {6} │ │ │ │ tstpeq lr, r1 @ p-variant is OBSOLETE │ │ │ │ andseq pc, lr, #2 │ │ │ │ mcrrne 3, 12, pc, r0, cr12 @ │ │ │ │ andeq lr, lr, #270336 @ 0x42000 │ │ │ │ @ instruction: 0x0c01ea4c │ │ │ │ - @ instruction: 0x01bdf244 │ │ │ │ + cmnpne r9, r4, asr #4 @ p-variant is OBSOLETE │ │ │ │ + smlabteq lr, r0, r2, pc @ │ │ │ │ + andgt pc, r0, sp, asr #17 │ │ │ │ + @ instruction: 0xff02f7fd │ │ │ │ + stcvs 6, cr14, [r3, #-852] @ 0xfffffcac │ │ │ │ + @ instruction: 0xf013689b │ │ │ │ + @ instruction: 0xf43f03c0 │ │ │ │ + b 0x14d4bbc │ │ │ │ + vrsra.u64 , q6, #52 │ │ │ │ + @ instruction: 0xf00311c0 │ │ │ │ + andls r0, r1, #2013265920 @ 0x78000000 │ │ │ │ + b 0x14b9c00 │ │ │ │ + b 0x14b1b48 │ │ │ │ + vmla.f q8, q6, d0[3] │ │ │ │ + @ instruction: 0xf0015e80 │ │ │ │ + @ instruction: 0xf002011e │ │ │ │ + vrshr.u8 d16, d14, #4 │ │ │ │ + b 0x11700ec │ │ │ │ + b 0x13e9828 │ │ │ │ + @ instruction: 0xf2440c01 │ │ │ │ + vaddw.s8 , q0, d17 │ │ │ │ + @ instruction: 0xf8cd010e │ │ │ │ + @ instruction: 0xf7fec000 │ │ │ │ + strt pc, [lr], r3, ror #28 │ │ │ │ + ldmvs fp, {r0, r1, r8, sl, fp, sp, lr} │ │ │ │ + biceq pc, r0, #19 │ │ │ │ + mrcge 4, 6, APSR_nzcv, cr7, cr15, {1} │ │ │ │ + bicseq lr, ip, #323584 @ 0x4f000 │ │ │ │ + smlabtmi r3, ip, r3, pc @ │ │ │ │ + tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ + movwmi r9, #45569 @ 0xb201 │ │ │ │ + addsmi lr, ip, #323584 @ 0x4f000 │ │ │ │ + cmpeq ip, pc, asr #20 │ │ │ │ + cdpcc 3, 0, cr15, cr3, cr12, {6} │ │ │ │ + tstpeq r0, r1 @ p-variant is OBSOLETE │ │ │ │ + andseq pc, r0, #2 │ │ │ │ + stceq 0, cr15, [pc], {12} │ │ │ │ + andeq lr, lr, #270336 @ 0x42000 │ │ │ │ + @ instruction: 0x0c0cea41 │ │ │ │ + orrcs pc, r1, r4, asr #4 │ │ │ │ smlabteq lr, r0, r2, pc @ │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ - mcr2 7, 4, pc, cr4, cr13, {7} @ │ │ │ │ - andcs lr, r0, r7, asr r6 │ │ │ │ - svclt 0x0000e655 │ │ │ │ + stc2l 7, cr15, [r8, #-1016] @ 0xfffffc08 │ │ │ │ + stcvs 6, cr14, [r3, #-540] @ 0xfffffde4 │ │ │ │ + @ instruction: 0xf013689b │ │ │ │ + @ instruction: 0xf43f03c0 │ │ │ │ + b 0x14d4b20 │ │ │ │ + vrsra.u64 , q6, #52 │ │ │ │ + @ instruction: 0xf00311c0 │ │ │ │ + andls r0, r1, #2013265920 @ 0x78000000 │ │ │ │ + b 0x14b9c9c │ │ │ │ + b 0x14b1be4 │ │ │ │ + vmla.f q8, q6, d0[3] │ │ │ │ + @ instruction: 0xf0015e80 │ │ │ │ + @ instruction: 0xf002011e │ │ │ │ + vrshr.u8 d16, d14, #4 │ │ │ │ + b 0x1170188 │ │ │ │ + b 0x13e98c4 │ │ │ │ + @ instruction: 0xf2440c01 │ │ │ │ + vsra.s64 , , #64 │ │ │ │ + @ instruction: 0xf8cd010e │ │ │ │ + @ instruction: 0xf7fdc000 │ │ │ │ + strbt pc, [r0], -sp, lsl #29 @ │ │ │ │ + ldrb r2, [lr], -r0 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svceq 0x0080f01c │ │ │ │ - mcrge 4, 4, pc, cr6, cr15, {3} @ │ │ │ │ + mcrge 4, 4, pc, cr7, cr15, {3} @ │ │ │ │ orrsmi lr, ip, #323584 @ 0x4f000 │ │ │ │ - b 0x14cd7b8 │ │ │ │ + b 0x14cd8b8 │ │ │ │ vrshr.u8 q8, q6, #4 │ │ │ │ @ instruction: 0xf00c3103 │ │ │ │ @ instruction: 0xf0030e0f │ │ │ │ @ instruction: 0xf0020310 │ │ │ │ movwmi r0, #45584 @ 0xb210 │ │ │ │ andeq lr, lr, #270336 @ 0x42000 │ │ │ │ smlabtmi r1, ip, r3, pc @ │ │ │ │ - blx 0xfeca6fd2 │ │ │ │ - @ instruction: 0xf01ce639 │ │ │ │ + blx 0xfef270d2 │ │ │ │ + @ instruction: 0xf01ce643 │ │ │ │ @ instruction: 0xf47f0f80 │ │ │ │ - b 0x14d4998 │ │ │ │ + b 0x14d4a9c │ │ │ │ vrsra.u64 q9, q6, #52 │ │ │ │ @ instruction: 0xf0035280 │ │ │ │ vrsra.u8 d16, d14, #4 │ │ │ │ tstmi r3, #64, 28 @ 0x400 │ │ │ │ subeq lr, ip, #323584 @ 0x4f000 │ │ │ │ andseq pc, lr, #2 │ │ │ │ smlabtmi r1, ip, r3, pc @ │ │ │ │ andeq lr, r2, #319488 @ 0x4e000 │ │ │ │ stceq 0, cr15, [r1], {79} @ 0x4f │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ - blx 0xfe5a700a │ │ │ │ - b 0x14e2888 │ │ │ │ - b 0x14a9d48 │ │ │ │ + blx 0xfe82710a │ │ │ │ + b 0x14e29b0 │ │ │ │ + b 0x14a9e48 │ │ │ │ vsra.u64 q9, q6, #52 │ │ │ │ @ instruction: 0xf0011240 │ │ │ │ @ instruction: 0xf003011e │ │ │ │ @ instruction: 0x4670031e │ │ │ │ cdppl 3, 8, cr15, cr0, cr12, {6} │ │ │ │ - b 0x1139c7c │ │ │ │ + b 0x1139d7c │ │ │ │ vmull.p8 q8, d12, d14 │ │ │ │ vmlal.u , d28, d0[0] │ │ │ │ @ instruction: 0xf8cd4101 │ │ │ │ @ instruction: 0xf04fe000 │ │ │ │ @ instruction: 0xf8cd0c02 │ │ │ │ @ instruction: 0xf7fec004 │ │ │ │ - @ instruction: 0xe600fe55 │ │ │ │ + @ instruction: 0xe60afe5f │ │ │ │ svceq 0x0080f01c │ │ │ │ - b 0x14dd6e8 │ │ │ │ + b 0x14dd7ec │ │ │ │ vrsra.u64 q9, q6, #52 │ │ │ │ @ instruction: 0xf0035280 │ │ │ │ vrsra.u8 d16, d14, #4 │ │ │ │ tstmi r3, #64 @ 0x40 │ │ │ │ subeq lr, ip, #323584 @ 0x4f000 │ │ │ │ andseq pc, lr, #2 │ │ │ │ smlabtmi r1, ip, r3, pc @ │ │ │ │ @ instruction: 0xf04f4302 │ │ │ │ ldrbtmi r0, [r0], -r2, lsl #24 │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ - blx 0x17a707a │ │ │ │ - @ instruction: 0xf8dee5e5 │ │ │ │ + blx 0x1a2717a │ │ │ │ + @ instruction: 0xf8dee5ef │ │ │ │ @ instruction: 0xf8d33050 │ │ │ │ @ instruction: 0xf4122098 │ │ │ │ eorle r6, fp, r0, ror pc │ │ │ │ @ instruction: 0xf413685b │ │ │ │ svclt 0x00140f70 │ │ │ │ andcs r2, r0, r1 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ - @ instruction: 0xf8deadd6 │ │ │ │ + @ instruction: 0xf8deade0 │ │ │ │ stmdacs r0, {r4, r5, r7} │ │ │ │ - svcge 0x0079f47f │ │ │ │ + svcge 0x007af47f │ │ │ │ ldrsbtcs pc, [r4], lr @ │ │ │ │ @ instruction: 0xf47f2a00 │ │ │ │ - ldrbtmi sl, [r0], -ip, asr #27 │ │ │ │ + @ instruction: 0x4670add6 │ │ │ │ @ instruction: 0xf7ff9102 │ │ │ │ - stmdbls r2, {r0, r4, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbls r2, {r0, r1, r3, r4, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ - smlabbls r3, sp, sp, sl │ │ │ │ - cdp2 7, 6, cr15, cr4, cr6, {3} │ │ │ │ + @ instruction: 0x9103ad97 │ │ │ │ + stc2l 7, cr15, [r4, #408]! @ 0x198 │ │ │ │ andls r9, r2, r3, lsl #18 │ │ │ │ - stc2 7, cr15, [r2, #-1000] @ 0xfffffc18 │ │ │ │ + stc2 7, cr15, [ip, #-1000] @ 0xfffffc18 │ │ │ │ andscs r9, r0, #131072 @ 0x20000 │ │ │ │ @ instruction: 0xf76c4601 │ │ │ │ - stmdals r2, {r0, r1, r2, r3, r4, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdals r2, {r0, r1, r2, r3, r4, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fa4641 │ │ │ │ - ldrb pc, [fp, #-3345]! @ 0xfffff2ef @ │ │ │ │ + str pc, [r5, #3355] @ 0xd1b │ │ │ │ @ instruction: 0xf00379db │ │ │ │ - blcs 0x169d2c │ │ │ │ + blcs 0x169e2c │ │ │ │ mulcs r0, r4, pc @ │ │ │ │ ldrb r2, [r1, r1] │ │ │ │ @ instruction: 0xf00379db │ │ │ │ - blcs 0x169d3c │ │ │ │ + blcs 0x169e3c │ │ │ │ mulcs r0, r4, pc @ │ │ │ │ - str r2, [pc, #-1]! @ 0xe9107 │ │ │ │ + ldr r2, [r9, #-1]! │ │ │ │ stc2l 1, cr15, [r2, #-832]! @ 0xfffffcc0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec40314 │ │ │ │ + bl 0xfec40414 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00ff0 │ │ │ │ addlt lr, r2, r0, asr r0 │ │ │ │ @ instruction: 0x4098f8de │ │ │ │ ldclvs 4, cr15, [r0], #-80 @ 0xffffffb0 │ │ │ │ @ instruction: 0xf8ded004 │ │ │ │ @ instruction: 0xf41cc004 │ │ │ │ @@ -222069,154 +222135,154 @@ │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ tstpeq r1, r1 @ p-variant is OBSOLETE │ │ │ │ addsmi r6, sl, r0, lsl #31 │ │ │ │ sbceq lr, r1, #2048 @ 0x800 │ │ │ │ ldmdale lr, {r0, r2, fp, sp} │ │ │ │ @ instruction: 0xf853a301 │ │ │ │ svclt 0x0000f020 │ │ │ │ - andeq r9, lr, r1, lsr r1 │ │ │ │ - andeq r9, lr, r5, lsl #3 │ │ │ │ - andeq r9, lr, fp, ror r1 │ │ │ │ - andeq r9, lr, pc, lsl #3 │ │ │ │ - andeq r9, lr, r1, ror r1 │ │ │ │ - andeq r9, lr, r1, ror r1 │ │ │ │ + andeq r9, lr, r1, lsr r2 │ │ │ │ + andeq r9, lr, r5, lsl #5 │ │ │ │ + andeq r9, lr, fp, ror r2 │ │ │ │ + andeq r9, lr, pc, lsl #5 │ │ │ │ + andeq r9, lr, r1, ror r2 │ │ │ │ + andeq r9, lr, r1, ror r2 │ │ │ │ svclt 0x00cc2a0b │ │ │ │ andcs r2, r1, r0 │ │ │ │ - bcs 0x2e30ec │ │ │ │ + bcs 0x2e31ec │ │ │ │ andcs fp, r0, ip, asr #31 │ │ │ │ ldrb r2, [r6, r1] │ │ │ │ svclt 0x00cc2a03 │ │ │ │ andcs r2, r1, r0 │ │ │ │ ldrdcs lr, [r0], -r1 │ │ │ │ - msrvs R12_fiq, sl │ │ │ │ + teqpvc ip, sl, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ andls r4, r0, r2, lsl #22 │ │ │ │ rsbcs pc, r7, #64, 4 │ │ │ │ - blx 0xa573a │ │ │ │ - eorseq r1, r5, r4, lsl #14 │ │ │ │ + blx 0xa583a │ │ │ │ + eorseq r1, r5, r4, lsl r8 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec403b4 │ │ │ │ + bl 0xfec404b4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcvs 15, cr0, [r2, #-928] @ 0xfffffc60 │ │ │ │ strmi fp, [r4], -r2, lsl #1 │ │ │ │ @ instruction: 0xf8d2460d │ │ │ │ @ instruction: 0xf4133098 │ │ │ │ andsle r6, r6, r0, ror r3 │ │ │ │ @ instruction: 0xf4116851 │ │ │ │ andsle r6, r2, r0, ror pc │ │ │ │ @ instruction: 0xf0106810 │ │ │ │ tstle r2, lr │ │ │ │ ldrbeq r6, [fp], fp, ror #16 │ │ │ │ strtmi sp, [r0], -r4, lsl #8 │ │ │ │ - @ instruction: 0xf9faf7e5 │ │ │ │ + blx 0x4a727c │ │ │ │ andcs fp, r1, r8, asr #19 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ stmiavs r9!, {r4, r5, r6, r8, sl, fp, ip, sp, pc} │ │ │ │ eorle r2, lr, r2, lsl #18 │ │ │ │ ldrsbne pc, [r0], #132 @ 0x84 @ │ │ │ │ svclt 0x005805c8 │ │ │ │ - strble r2, [pc, #0]! @ 0xe920c │ │ │ │ + strble r2, [pc, #0]! @ 0xe930c │ │ │ │ @ instruction: 0xf0116811 │ │ │ │ tstle r2, lr │ │ │ │ strbeq r6, [r9], r9, ror #16 │ │ │ │ - blcs 0x11e5bc │ │ │ │ + blcs 0x11e6bc │ │ │ │ @ instruction: 0xf8d4d139 │ │ │ │ vshr.u64 , q0, #63 │ │ │ │ mvnslt r2, r0, asr #2 │ │ │ │ strtmi r2, [r0], -r0, lsl #2 │ │ │ │ - @ instruction: 0xff72f7fb │ │ │ │ + @ instruction: 0xff7cf7fb │ │ │ │ sbcsle r2, sl, r0, lsl #16 │ │ │ │ andcc lr, r2, #3489792 @ 0x354000 │ │ │ │ stmdavs r9!, {r5, r9, sl, lr}^ │ │ │ │ @ instruction: 0xff66f7ff │ │ │ │ stcvs 1, cr11, [r3, #-704]! @ 0xfffffd40 │ │ │ │ @ instruction: 0x2098f8d3 │ │ │ │ svcvs 0x0070f412 │ │ │ │ ldmdavs fp, {r0, r2, r3, r6, r7, ip, lr, pc}^ │ │ │ │ svcvs 0x0070f413 │ │ │ │ strtmi sp, [r0], -r9, asr #1 │ │ │ │ - @ instruction: 0xf9f4f7e5 │ │ │ │ + blx 0x3272f0 │ │ │ │ ldmdavs r1, {r0, r2, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ rscseq pc, r0, r1, lsl r0 @ │ │ │ │ @ instruction: 0xe7c1d1d3 │ │ │ │ @ instruction: 0xf7fa4620 │ │ │ │ - @ instruction: 0xe7dfffb5 │ │ │ │ + @ instruction: 0xe7dfffbf │ │ │ │ andls r6, r1, #2752512 @ 0x2a0000 │ │ │ │ - stc2 7, cr15, [lr, #408] @ 0x198 │ │ │ │ + stc2 7, cr15, [lr, #-408] @ 0xfffffe68 │ │ │ │ strmi r9, [r6], -r1, lsl #20 │ │ │ │ strtmi r4, [r0], -r1, lsl #12 │ │ │ │ - ldc2l 7, cr15, [r6, #-760]! @ 0xfffffd08 │ │ │ │ + ldc2l 7, cr15, [r6, #-760] @ 0xfffffd08 │ │ │ │ ldmib r5, {r0, r3, r5, r6, fp, sp, lr}^ │ │ │ │ ldrtmi r3, [r0], -r2, lsl #4 │ │ │ │ - ldc2l 7, cr15, [r8], {210} @ 0xd2 │ │ │ │ + ldc2 7, cr15, [ip], #840 @ 0x348 │ │ │ │ ldmdavs r3, {r0, r1, r2, r4, r6, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ svcvs 0x0070f413 │ │ │ │ str sp, [r2, r1, asr #1]! │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec404a4 │ │ │ │ + bl 0xfec405a4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcvs 15, cr0, [r2, #-960] @ 0xfffffc40 │ │ │ │ strmi r4, [sp], -r4, lsl #12 │ │ │ │ @ instruction: 0x3098f8d2 │ │ │ │ cmnpvs r0, #318767104 @ p-variant is OBSOLETE @ 0x13000000 │ │ │ │ ldmdavs r1, {r0, r2, r4, ip, lr, pc}^ │ │ │ │ svcvs 0x0070f411 │ │ │ │ ldmdavs r0, {r0, r4, ip, lr, pc} │ │ │ │ andeq pc, lr, r0, lsl r0 @ │ │ │ │ stmiavs fp!, {r1, r8, ip, lr, pc} │ │ │ │ strle r0, [r4], #-1755 @ 0xfffff925 │ │ │ │ @ instruction: 0xf7e54620 │ │ │ │ - stmiblt r0, {r0, r1, r7, r8, fp, ip, sp, lr, pc}^ │ │ │ │ + stmiblt r0, {r0, r1, r2, r4, r7, r8, fp, ip, sp, lr, pc}^ │ │ │ │ tstcs r0, r1 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ stmiavs r9!, {r4, r5, r6, r8, sl, fp, ip, sp, pc}^ │ │ │ │ eorle r2, lr, r2, lsl #18 │ │ │ │ ldrsbne pc, [r0], #132 @ 0x84 @ │ │ │ │ svclt 0x005805c8 │ │ │ │ ldrble r2, [r0, #0]! │ │ │ │ @ instruction: 0xf0116811 │ │ │ │ tstle r2, lr │ │ │ │ strbeq r6, [r9], r9, lsr #17 │ │ │ │ - blcs 0x11e6ac │ │ │ │ + blcs 0x11e7ac │ │ │ │ @ instruction: 0xf8d4d141 │ │ │ │ vshr.u64 , q0, #63 │ │ │ │ @ instruction: 0xb3212140 │ │ │ │ strtmi r2, [r0], -r0, lsl #2 │ │ │ │ - mrc2 7, 7, pc, cr12, cr11, {7} │ │ │ │ + @ instruction: 0xff06f7fb │ │ │ │ sbcsle r2, fp, r0, lsl #16 │ │ │ │ andcc lr, r3, #3489792 @ 0x354000 │ │ │ │ stmiavs r9!, {r5, r9, sl, lr} │ │ │ │ mrc2 7, 7, pc, cr0, cr15, {7} │ │ │ │ stcvs 1, cr11, [r3, #-864]! @ 0xfffffca0 │ │ │ │ @ instruction: 0x2098f8d3 │ │ │ │ svcvs 0x0070f412 │ │ │ │ ldmdavs fp, {r1, r2, r3, r6, r7, ip, lr, pc}^ │ │ │ │ svcvs 0x0070f413 │ │ │ │ strtmi sp, [r0], -sl, asr #1 │ │ │ │ - @ instruction: 0xf97ef7e5 │ │ │ │ + @ instruction: 0xf992f7e5 │ │ │ │ ldmdavs r1, {r1, r2, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ rscseq pc, r0, r1, lsl r0 @ │ │ │ │ ldrdcs sp, [r0, -r3] │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x4620bd70 │ │ │ │ - @ instruction: 0xff3af7fa │ │ │ │ + @ instruction: 0xff44f7fa │ │ │ │ @ instruction: 0xf766e7da │ │ │ │ - stmdavs fp!, {r0, r2, r4, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs fp!, {r0, r2, r4, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ strmi r6, [r6], -sl, ror #17 │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ ldmdbeq fp, {r0, r3, r5, r7, fp, sp, lr}^ │ │ │ │ biceq lr, r3, #270336 @ 0x42000 │ │ │ │ @ instruction: 0xf7d2692a │ │ │ │ - stmdavs r9!, {r0, r4, r6, r7, r8, r9, fp, ip, sp, lr, pc}^ │ │ │ │ + stmdavs r9!, {r0, r2, r4, r5, r7, r8, r9, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0x46204632 │ │ │ │ - ldc2 7, cr15, [r0, #760]! @ 0x2f8 │ │ │ │ + ldc2 7, cr15, [r0, #760] @ 0x2f8 │ │ │ │ ldmdavs r3, {r0, r1, r2, r3, r6, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ svcvs 0x0070f413 │ │ │ │ @ instruction: 0xe79bd0b9 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ @@ -222250,16 +222316,16 @@ │ │ │ │ andseq r3, sl, #49152 @ 0xc000 │ │ │ │ msrhi CPSR_s, #0, 2 │ │ │ │ vrshr.s64 q9, q0, #64 │ │ │ │ andsmi r0, sl, r0, ror #4 │ │ │ │ vorr.i32 d18, #0 @ 0x00000000 │ │ │ │ addmi r0, sl, #64, 2 │ │ │ │ mvnhi pc, #0 │ │ │ │ - blmi 0xfef31434 │ │ │ │ - blls 0x3c34a0 │ │ │ │ + blmi 0xfef31534 │ │ │ │ + blls 0x3c35a0 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xf0410300 │ │ │ │ andlt r8, ip, r4, lsl #5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ vst1.64 {d24}, [pc :256], r0 │ │ │ │ @@ -222274,54 +222340,54 @@ │ │ │ │ addmi r6, r2, #0 │ │ │ │ subscs sp, r0, #-2147483594 @ 0x80000036 │ │ │ │ adceq pc, r0, #192, 4 │ │ │ │ subcs r4, r0, sl │ │ │ │ eoreq pc, r0, r0, asr #5 │ │ │ │ @ instruction: 0xf0004282 │ │ │ │ vqshl.s8 q4, , q0 │ │ │ │ - bcs 0x1109cf4 │ │ │ │ + bcs 0x1109df4 │ │ │ │ rsbhi pc, fp, #0 │ │ │ │ mvnhi pc, #0, 4 │ │ │ │ @ instruction: 0xf0002a00 │ │ │ │ eorcs r8, pc, #140, 8 @ 0x8c000000 │ │ │ │ subeq pc, r0, #192, 4 │ │ │ │ - bcs 0xf94d4 │ │ │ │ + bcs 0xf95d4 │ │ │ │ ldcvs 1, cr13, [sl, #-768]! @ 0xfffffd00 │ │ │ │ strcc pc, [r3, #-961] @ 0xfffffc3f │ │ │ │ @ instruction: 0x1098f8d2 │ │ │ │ svcvs 0x0070f411 │ │ │ │ rsbhi pc, r0, r1 │ │ │ │ @ instruction: 0xf4126852 │ │ │ │ svclt 0x00140f70 │ │ │ │ strcs r2, [r0], #-1025 @ 0xfffffbff │ │ │ │ streq pc, [r1], #-132 @ 0xffffff7c │ │ │ │ svclt 0x00082d0f │ │ │ │ streq pc, [r1], #-68 @ 0xffffffbc │ │ │ │ @ instruction: 0xd1a92c00 │ │ │ │ @ instruction: 0x46b84638 │ │ │ │ @ instruction: 0xf7ff9302 │ │ │ │ - stmdacs r0, {r0, r2, r3, r4, r5, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r2, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ tstphi r4, r0 @ p-variant is OBSOLETE │ │ │ │ - bleq 0xff7900f8 │ │ │ │ + bleq 0xff7901f8 │ │ │ │ bicne pc, r0, r3, asr #7 │ │ │ │ andseq pc, lr, #2 │ │ │ │ - b 0x116a05c │ │ │ │ + b 0x116a15c │ │ │ │ @ instruction: 0xf1410601 │ │ │ │ @ instruction: 0xf7668207 │ │ │ │ - @ instruction: 0xf646fc47 │ │ │ │ + @ instruction: 0xf646fbc7 │ │ │ │ vsubw.s8 q11, q0, d20 │ │ │ │ @ instruction: 0x46072396 │ │ │ │ ldrtmi r4, [r1], -r0, lsr #12 │ │ │ │ @ instruction: 0xf7d2681c │ │ │ │ - strmi pc, [r2], -r7, ror #21 │ │ │ │ + strmi pc, [r2], -fp, asr #21 │ │ │ │ @ instruction: 0x46214638 │ │ │ │ - blx 0xfe4272de │ │ │ │ + blx 0x4273de │ │ │ │ @ instruction: 0x4629463a │ │ │ │ @ instruction: 0xf7be4640 │ │ │ │ - ldrsbt pc, [r1], #207 @ 0xcf @ │ │ │ │ + ldrht pc, [r1], #207 @ 0xcf @ │ │ │ │ stmdami r3, {r0, r1, r6, r7, r8, r9, ip, sp, lr, pc} │ │ │ │ andseq r0, r8, #25600 @ 0x6400 │ │ │ │ sbcshi pc, r0, #0, 2 │ │ │ │ vrshr.s64 q9, q0, #64 │ │ │ │ andsmi r0, sl, r0, ror #4 │ │ │ │ vmov.i32 d18, #0 @ 0x00000000 │ │ │ │ addmi r0, r2, #64 @ 0x40 │ │ │ │ @@ -222332,40 +222398,40 @@ │ │ │ │ @ instruction: 0xf4100098 │ │ │ │ @ instruction: 0xf43f6f70 │ │ │ │ ldmdavs r2, {r0, r2, r5, r6, r8, r9, sl, fp, sp, pc}^ │ │ │ │ svcvs 0x0070f412 │ │ │ │ svcge 0x0060f43f │ │ │ │ stmib sp, {r3, r4, r5, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf7ff1302 │ │ │ │ - stmdacs r0, {r0, r1, r4, r5, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r2, r3, r4, r5, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ sbchi pc, sl, r0 │ │ │ │ stmdbls r2, {r0, r1, r8, r9, fp, ip, pc} │ │ │ │ vmov.i32 q8, #186 @ 0x000000ba │ │ │ │ @ instruction: 0xf0021440 │ │ │ │ @ instruction: 0xf001021e │ │ │ │ tstmi r4, #62914560 @ 0x3c00000 │ │ │ │ @ instruction: 0xf10402d9 │ │ │ │ @ instruction: 0xf1400601 │ │ │ │ @ instruction: 0xf76687c5 │ │ │ │ - @ instruction: 0x4621fbf9 │ │ │ │ + @ instruction: 0x4621fb79 │ │ │ │ @ instruction: 0xf7fa9002 │ │ │ │ - @ instruction: 0x4629fa97 │ │ │ │ + strtmi pc, [r9], -r1, lsr #21 │ │ │ │ ldrtmi r9, [r8], -r2, lsl #20 │ │ │ │ - ldc2 7, cr15, [ip], {190} @ 0xbe │ │ │ │ - blx 0xffca7352 │ │ │ │ + ldc2l 7, cr15, [ip], #-760 @ 0xfffffd08 │ │ │ │ + blx 0x1ca7452 │ │ │ │ @ instruction: 0x46044631 │ │ │ │ - blx 0xfe4275a8 │ │ │ │ + blx 0xfe6a76a8 │ │ │ │ strbmi r4, [r1], -r2, lsr #12 │ │ │ │ @ instruction: 0xf7be4638 │ │ │ │ - umlal pc, r3, r1, ip @ │ │ │ │ + adc pc, r3, r1, ror ip @ │ │ │ │ andsne pc, r0, #1 │ │ │ │ @ instruction: 0xf5b24615 │ │ │ │ @ instruction: 0xf0001f80 │ │ │ │ vqsub.s8 q4, q8, q8 │ │ │ │ - bcs 0x10a060 │ │ │ │ + bcs 0x10a160 │ │ │ │ orrshi pc, fp, r0 │ │ │ │ vsubl.s8 q9, d0, d15 │ │ │ │ andmi r0, sl, r0, lsl #5 │ │ │ │ @ instruction: 0xf0002a00 │ │ │ │ @ instruction: 0xf5b284ad │ │ │ │ @ instruction: 0xf47f0f00 │ │ │ │ @ instruction: 0x064eaf1b │ │ │ │ @@ -222376,205 +222442,205 @@ │ │ │ │ @ instruction: 0xf00208da │ │ │ │ vmov.i32 d16, #45056 @ 0x0000b000 │ │ │ │ tstmi r0, #3 │ │ │ │ strmi r6, [r0], sl, lsl #16 │ │ │ │ svceq 0x000ef012 │ │ │ │ strbeq sp, [r4], r2, lsl #2 │ │ │ │ svcge 0x0004f53f │ │ │ │ - subne pc, r0, #201326595 @ 0xc000003 │ │ │ │ strbpl pc, [r0], #-963 @ 0xfffffc3d @ │ │ │ │ + subne pc, r0, #201326595 @ 0xc000003 │ │ │ │ @ instruction: 0xf1410258 │ │ │ │ - bcs 0x109988 │ │ │ │ + bcs 0x109a88 │ │ │ │ mrcge 4, 7, APSR_nzcv, cr10, cr15, {3} │ │ │ │ @ instruction: 0xf0012c00 │ │ │ │ @ instruction: 0xf01882cb │ │ │ │ @ instruction: 0xf47f0401 │ │ │ │ @ instruction: 0x2610aef3 │ │ │ │ movwls r4, #9784 @ 0x2638 │ │ │ │ - blx 0x2a7650 │ │ │ │ + blx 0x527750 │ │ │ │ subsle r2, sp, r0, lsl #16 │ │ │ │ - blx 0xfe8273f6 │ │ │ │ + blx 0x8274f6 │ │ │ │ strmi r9, [r1], -r2, lsl #22 │ │ │ │ @ instruction: 0x460d4638 │ │ │ │ andcc pc, r3, #201326595 @ 0xc000003 │ │ │ │ - blx 0xfe1a7566 │ │ │ │ + blx 0x19a7666 │ │ │ │ @ instruction: 0xf7d24640 │ │ │ │ - ldrtmi pc, [r3], -r1, lsr #20 @ │ │ │ │ + ldrtmi pc, [r3], -r5, lsl #20 @ │ │ │ │ ldrtmi r4, [r2], -r1, lsl #12 │ │ │ │ strls r4, [r0, #-1568] @ 0xfffff9e0 │ │ │ │ - stc2l 7, cr15, [r0], #508 @ 0x1fc │ │ │ │ + stc2l 7, cr15, [r0], #-508 @ 0xfffffe04 │ │ │ │ @ instruction: 0xf6c0e048 │ │ │ │ addmi r5, sl, #0, 2 │ │ │ │ mrcge 4, 6, APSR_nzcv, cr2, cr15, {3} │ │ │ │ @ instruction: 0xf3c30ada │ │ │ │ @ instruction: 0xf0025180 │ │ │ │ vmov.i32 d16, #48640 @ 0x0000be00 │ │ │ │ - b 0x117aaa8 │ │ │ │ + b 0x117aba8 │ │ │ │ addseq r0, lr, #65536 @ 0x10000 │ │ │ │ mvnshi pc, r0, lsl #2 │ │ │ │ ldmdavs r1, {r1, r8, sl, fp, sp, lr} │ │ │ │ svceq 0x00f0f011 │ │ │ │ @ instruction: 0xf8d2d10a │ │ │ │ @ instruction: 0xf4111098 │ │ │ │ @ instruction: 0xf43f6f70 │ │ │ │ ldmdavs r2, {r0, r1, r3, r4, r5, r7, r9, sl, fp, sp, pc}^ │ │ │ │ svcvs 0x0070f412 │ │ │ │ mrcge 4, 5, APSR_nzcv, cr6, cr15, {1} │ │ │ │ movwls r4, #9784 @ 0x2638 │ │ │ │ - @ instruction: 0xf9caf7ff │ │ │ │ - blls 0x196310 │ │ │ │ + @ instruction: 0xf9d4f7ff │ │ │ │ + blls 0x196410 │ │ │ │ movwls r4, #9769 @ 0x2629 │ │ │ │ andseq r0, r8, #154 @ 0x9a │ │ │ │ rsbsvc pc, pc, #33554432 @ 0x2000000 │ │ │ │ svclt 0x00584638 │ │ │ │ @ instruction: 0xf7be4252 │ │ │ │ - @ instruction: 0x4605fb59 │ │ │ │ - blx 0x1627486 │ │ │ │ + @ instruction: 0x4605fb39 │ │ │ │ + blx 0xff627584 │ │ │ │ strmi r9, [r4], -r2, lsl #22 │ │ │ │ @ instruction: 0xf14002d9 │ │ │ │ @ instruction: 0xf8d7830b │ │ │ │ ldrtmi r3, [r8], -r8, lsl #1 │ │ │ │ strtmi r2, [sl], -r2, ror #3 │ │ │ │ @ instruction: 0xf0039100 │ │ │ │ strtmi r0, [r1], -pc, lsl #6 │ │ │ │ - @ instruction: 0xff64f7c1 │ │ │ │ + @ instruction: 0xff44f7c1 │ │ │ │ strtmi r4, [r0], -r1, asr #12 │ │ │ │ - @ instruction: 0xf9faf7fa │ │ │ │ + blx 0x2277fc │ │ │ │ str r2, [ip], r1 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vmull.u8 q8, d17, d10 │ │ │ │ @ instruction: 0xf0023103 │ │ │ │ vmov.i32 d16, #45056 @ 0x0000b000 │ │ │ │ - b 0x117ab38 │ │ │ │ + b 0x117ac38 │ │ │ │ addseq r0, lr, #65536 @ 0x10000 │ │ │ │ orrhi pc, r5, r0, lsl #2 │ │ │ │ ldmdavs r1, {r1, r8, sl, fp, sp, lr} │ │ │ │ svceq 0x00f0f011 │ │ │ │ rschi pc, r1, r0 │ │ │ │ svceq 0x000ef011 │ │ │ │ @ instruction: 0xf018d103 │ │ │ │ @ instruction: 0xf47f0f10 │ │ │ │ @ instruction: 0x4638ae71 │ │ │ │ @ instruction: 0xf7ff9302 │ │ │ │ - stmdacs r0, {r0, r2, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ - blls 0x19dacc │ │ │ │ + stmdacs r0, {r0, r1, r2, r3, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ + blls 0x19dbcc │ │ │ │ movwls r4, #9784 @ 0x2638 │ │ │ │ andseq r0, r9, #154 @ 0x9a │ │ │ │ rsbsvc pc, pc, #33554432 @ 0x2000000 │ │ │ │ svclt 0x00584629 │ │ │ │ @ instruction: 0xf7be4252 │ │ │ │ - @ instruction: 0x4605fb13 │ │ │ │ - blx 0x11a7512 │ │ │ │ + @ instruction: 0x4605faf3 │ │ │ │ + blx 0xff1a7610 │ │ │ │ strmi r9, [r4], -r2, lsl #22 │ │ │ │ @ instruction: 0xf14002de │ │ │ │ @ instruction: 0xf8d782d6 │ │ │ │ ldrtmi r3, [r8], -r8, lsl #1 │ │ │ │ cmpcs r3, sl, lsr #12 │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ strtmi r9, [r1], -r0, lsl #2 │ │ │ │ - blx 0xff5276a0 │ │ │ │ + blx 0xfed277a0 │ │ │ │ strtmi r4, [r0], -r1, asr #12 │ │ │ │ - @ instruction: 0xf9ccf7fa │ │ │ │ + @ instruction: 0xf9d6f7fa │ │ │ │ addseq lr, ip, #184, 14 @ 0x2e00000 │ │ │ │ mcrge 5, 2, pc, cr4, cr15, {1} @ │ │ │ │ ldmdavs r1, {r1, r8, sl, fp, sp, lr} │ │ │ │ svceq 0x00f0f011 │ │ │ │ @ instruction: 0xf8d2d10a │ │ │ │ @ instruction: 0xf4111098 │ │ │ │ @ instruction: 0xf43f6f70 │ │ │ │ ldmdavs r2, {r0, r3, r4, r5, r9, sl, fp, sp, pc}^ │ │ │ │ svcvs 0x0070f412 │ │ │ │ mrcge 4, 1, APSR_nzcv, cr4, cr15, {1} │ │ │ │ movwls r4, #9784 @ 0x2638 │ │ │ │ - @ instruction: 0xf948f7ff │ │ │ │ + @ instruction: 0xf952f7ff │ │ │ │ addsle r2, pc, r0, lsl #16 │ │ │ │ movwls r9, #11010 @ 0x2b02 │ │ │ │ ldrsbeq r0, [sl], #-172 @ 0xffffff54 │ │ │ │ addpl pc, r0, r3, asr #7 │ │ │ │ rscsvc pc, pc, #33554432 @ 0x2000000 │ │ │ │ ldreq pc, [lr], #-4 │ │ │ │ smlabtmi r3, r3, r3, pc @ │ │ │ │ andseq r4, r8, #4, 6 @ 0x10000000 │ │ │ │ svclt 0x00584638 │ │ │ │ @ instruction: 0xf7be4252 │ │ │ │ - strmi pc, [r6], -pc, asr #21 │ │ │ │ - blx 0xff3a7598 │ │ │ │ + strmi pc, [r6], -pc, lsr #21 │ │ │ │ + blx 0x13a7698 │ │ │ │ strmi r9, [r5], -r2, lsl #22 │ │ │ │ @ instruction: 0xf14002db │ │ │ │ @ instruction: 0xf8d783e5 │ │ │ │ ldrtmi r3, [r8], -r8, lsl #1 │ │ │ │ mvncs r4, r2, lsr r6 │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ strtmi r9, [r9], -r0, lsl #2 │ │ │ │ - cdp2 7, 13, cr15, cr10, cr1, {6} │ │ │ │ + cdp2 7, 11, cr15, cr10, cr1, {6} │ │ │ │ strtmi r4, [r8], -r1, lsr #12 │ │ │ │ - @ instruction: 0xf970f7fa │ │ │ │ + @ instruction: 0xf97af7fa │ │ │ │ subscs lr, r0, #116, 14 @ 0x1d00000 │ │ │ │ adceq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf5b2400a │ │ │ │ @ instruction: 0xf0000f00 │ │ │ │ vcgt.s8 d8, d0, d4 │ │ │ │ - bcs 0x1109bb4 │ │ │ │ + bcs 0x1109cb4 │ │ │ │ adcshi pc, pc, r0 │ │ │ │ orrshi pc, r4, r0, lsl #4 │ │ │ │ @ instruction: 0xf0002a00 │ │ │ │ eorcs r8, pc, #1207959552 @ 0x48000000 │ │ │ │ subeq pc, r0, #192, 4 │ │ │ │ - bcs 0xf9880 │ │ │ │ + bcs 0xf9980 │ │ │ │ stclge 4, cr15, [sl, #508]! @ 0x1fc │ │ │ │ ldmdavs r1, {r1, r8, sl, fp, sp, lr} │ │ │ │ svceq 0x00f0f011 │ │ │ │ @ instruction: 0xf8d2d10a │ │ │ │ @ instruction: 0xf4111098 │ │ │ │ @ instruction: 0xf43f6f70 │ │ │ │ ldmdavs r2, {r0, r1, r2, r3, r4, r6, r7, r8, sl, fp, sp, pc}^ │ │ │ │ svcvs 0x0070f412 │ │ │ │ ldclge 4, cr15, [sl, #252] @ 0xfc │ │ │ │ movwls r4, #9784 @ 0x2638 │ │ │ │ - @ instruction: 0xf8eef7ff │ │ │ │ + @ instruction: 0xf8f8f7ff │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ - blls 0x1955a0 │ │ │ │ + blls 0x1956a0 │ │ │ │ @ instruction: 0xf3c30bdc │ │ │ │ @ instruction: 0xf00412c0 │ │ │ │ vmov.i32 d16, #12451840 @ 0x00be0000 │ │ │ │ tstmi r4, #12582912 @ 0xc00000 │ │ │ │ @ instruction: 0xf14002de │ │ │ │ @ instruction: 0xf76687db │ │ │ │ - @ instruction: 0x4621fa77 │ │ │ │ + @ instruction: 0x4621f9f7 │ │ │ │ @ instruction: 0xf7fa9002 │ │ │ │ - stmdals r2, {r0, r2, r4, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdals r2, {r0, r1, r2, r3, r4, r8, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf0012d0f │ │ │ │ @ instruction: 0x46028159 │ │ │ │ ldrtmi r4, [r8], -r9, lsr #12 │ │ │ │ - blx 0x6a77ba │ │ │ │ + blx 0xffea78b8 │ │ │ │ @ instruction: 0xf5b2e728 │ │ │ │ rsble r0, sp, r0, lsr #30 │ │ │ │ mvnshi pc, r0, lsl #4 │ │ │ │ svceq 0x0000f5b2 │ │ │ │ eorshi pc, lr, #0 │ │ │ │ vmla.f d18, d0, d0[0] │ │ │ │ addmi r0, sl, #128, 2 │ │ │ │ stcge 4, cr15, [r8, #508]! @ 0x1fc │ │ │ │ stmdage r4, {r0, r3, r4, r9, sl, lr} │ │ │ │ strls r9, [r7], #-770 @ 0xfffffcfe │ │ │ │ - stc2l 7, cr15, [r2], #1000 @ 0x3e8 │ │ │ │ + stc2l 7, cr15, [ip], #1000 @ 0x3e8 │ │ │ │ sbcseq r9, r9, #2048 @ 0x800 │ │ │ │ ldcge 5, cr15, [lr, #508] @ 0x1fc │ │ │ │ stmdbge r4, {r0, r8, r9, sp} │ │ │ │ @ instruction: 0x4638461a │ │ │ │ - @ instruction: 0xff02f7fe │ │ │ │ + @ instruction: 0xff0cf7fe │ │ │ │ @ instruction: 0xf8d2e597 │ │ │ │ @ instruction: 0xf4100098 │ │ │ │ @ instruction: 0xf43f6f70 │ │ │ │ ldmdavs r2, {r0, r4, r7, r8, sl, fp, sp, pc}^ │ │ │ │ svcvs 0x0070f412 │ │ │ │ stcge 4, cr15, [ip, #252] @ 0xfc │ │ │ │ stmdage r4, {r1, r4, r8, r9, sl, sp, lr, pc} │ │ │ │ andls r9, r7, #-2147483648 @ 0x80000000 │ │ │ │ - stc2l 7, cr15, [r6], #1000 @ 0x3e8 │ │ │ │ + ldc2l 7, cr15, [r0], #1000 @ 0x3e8 │ │ │ │ cmpcs r0, r2, lsl #22 │ │ │ │ asreq pc, r0, #5 @ │ │ │ │ vmla.i d18, d0, d0[0] │ │ │ │ andsmi r0, r9, r0, lsr #32 │ │ │ │ addmi r9, r1, #4, 24 @ 0x400 │ │ │ │ andcc lr, r5, #3620864 @ 0x374000 │ │ │ │ strbthi pc, [r2], #0 @ │ │ │ │ @@ -222582,90 +222648,90 @@ │ │ │ │ @ instruction: 0xf0002940 │ │ │ │ @ instruction: 0xf5b184d1 │ │ │ │ @ instruction: 0xf0001f00 │ │ │ │ stmdbcs r0, {r0, r6, r7, sl, pc} │ │ │ │ stclge 4, cr15, [ip, #-508]! @ 0xfffffe04 │ │ │ │ ldrtmi r2, [r8], -r1, lsl #2 │ │ │ │ smlabtmi r0, sp, r9, lr │ │ │ │ - tstpvc r1, r4, asr #4 @ p-variant is OBSOLETE │ │ │ │ + tstpeq r5, r4, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlabteq lr, r0, r2, pc @ │ │ │ │ - @ instruction: 0xf830f7fe │ │ │ │ + @ instruction: 0xf83af7fe │ │ │ │ stmdage r4, {r0, r5, r6, r8, sl, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fa9102 │ │ │ │ - blls 0x1a8bec │ │ │ │ + blls 0x1a8d14 │ │ │ │ strcs r9, [r1], #-2308 @ 0xfffff6fc │ │ │ │ svcne 0x0080f413 │ │ │ │ strne lr, [r0], #-2509 @ 0xfffff633 │ │ │ │ ldrtmi r9, [r8], -r6, lsl #20 │ │ │ │ @ instruction: 0xf644bf0c │ │ │ │ - @ instruction: 0xf644011d │ │ │ │ - blls 0x235d98 │ │ │ │ + @ instruction: 0xf6441131 │ │ │ │ + blls 0x239ee8 │ │ │ │ @ instruction: 0xf2c0bf0c │ │ │ │ vaddw.s8 q8, q0, d14 │ │ │ │ @ instruction: 0xf7fe010e │ │ │ │ - strb pc, [r6, #-2313] @ 0xfffff6f7 @ │ │ │ │ + strb pc, [r6, #-2323] @ 0xfffff6ed @ │ │ │ │ strne pc, [r0], #1041 @ 0x411 │ │ │ │ bichi pc, r1, #64 @ 0x40 │ │ │ │ strls sl, [r7], #-2052 @ 0xfffff7fc │ │ │ │ - ldc2l 7, cr15, [lr], #-1000 @ 0xfffffc18 │ │ │ │ + stc2 7, cr15, [r8], {250} @ 0xfa │ │ │ │ strtmi r4, [r2], -r3, lsr #12 │ │ │ │ ldrtmi sl, [r8], -r4, lsl #18 │ │ │ │ - mcr2 7, 5, pc, cr2, cr14, {7} @ │ │ │ │ + mcr2 7, 5, pc, cr12, cr14, {7} @ │ │ │ │ stmdage r4, {r0, r1, r2, r4, r5, r8, sl, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fa9102 │ │ │ │ - blls 0x1a8b98 │ │ │ │ + blls 0x1a8cc0 │ │ │ │ strcs r9, [r1], #-2308 @ 0xfffff6fc │ │ │ │ svcne 0x0080f413 │ │ │ │ strne lr, [r0], #-2509 @ 0xfffff633 │ │ │ │ ldrtmi r9, [r8], -r6, lsl #20 │ │ │ │ @ instruction: 0xf644bf0c │ │ │ │ - @ instruction: 0xf6441145 │ │ │ │ - blls 0x23606c │ │ │ │ + @ instruction: 0xf6442159 │ │ │ │ + blls 0x23a1bc │ │ │ │ @ instruction: 0xf2c0bf0c │ │ │ │ vaddw.s8 q8, q0, d14 │ │ │ │ @ instruction: 0xf7fd010e │ │ │ │ - ldr pc, [ip, #-2391] @ 0xfffff6a9 │ │ │ │ + ldr pc, [ip, #-2401] @ 0xfffff69f │ │ │ │ ldceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ stceq 2, cr15, [r0], #768 @ 0x300 │ │ │ │ @ instruction: 0xf0004562 │ │ │ │ @ instruction: 0xf04f8207 │ │ │ │ vhadd.s8 q0, q0, q0 │ │ │ │ vmla.f d24, d0, d1[6] │ │ │ │ addmi r0, r2, #128 @ 0x80 │ │ │ │ mvnhi pc, r0 │ │ │ │ svceq 0x0020f5b2 │ │ │ │ stcge 4, cr15, [r8, #-508] @ 0xfffffe04 │ │ │ │ @ instruction: 0xf10002d9 │ │ │ │ @ instruction: 0x461983dc │ │ │ │ strls sl, [r7], #-2052 @ 0xfffff7fc │ │ │ │ - mcrr2 7, 15, pc, r0, cr10 @ │ │ │ │ + mcrr2 7, 15, pc, sl, cr10 @ │ │ │ │ stmdbge r4, {r8, r9, sp} │ │ │ │ @ instruction: 0x4638461a │ │ │ │ - ldc2l 7, cr15, [r4], #-1016 @ 0xfffffc08 │ │ │ │ + ldc2l 7, cr15, [lr], #-1016 @ 0xfffffc08 │ │ │ │ andcs lr, r1, #-117440512 @ 0xf9000000 │ │ │ │ @ instruction: 0xf8cd940a │ │ │ │ andseq r8, ip, #32 │ │ │ │ @ instruction: 0xf53f9209 │ │ │ │ stmdbge r4, {r0, r4, r5, r6, r7, sl, fp, sp, pc} │ │ │ │ vsubl.u8 , d3, d4 │ │ │ │ sbcslt r5, fp, #0, 4 │ │ │ │ strcs lr, [r5, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf7fe9307 │ │ │ │ - strbt pc, [r6], #3853 @ 0xf0d @ │ │ │ │ + strbt pc, [r6], #3863 @ 0xf17 @ │ │ │ │ andls fp, r7, #-1610612723 @ 0xa000000d │ │ │ │ stmdbge r4, {r1, r3, r4, r7, sl, fp} │ │ │ │ andseq pc, r0, #2 │ │ │ │ - b 0x118ea98 │ │ │ │ + b 0x118eb98 │ │ │ │ vsubl.u8 q8, d3, d9 │ │ │ │ @ instruction: 0xf8cd5440 │ │ │ │ vmov.i32 d24, #184 @ 0x000000b8 │ │ │ │ andls r5, r8, #0, 6 │ │ │ │ movwmi lr, #18893 @ 0x49cd │ │ │ │ movwls r2, #41729 @ 0xa301 │ │ │ │ - mrc2 7, 7, pc, cr6, cr14, {7} │ │ │ │ + @ instruction: 0xff00f7fe │ │ │ │ andcs lr, r1, #-822083584 @ 0xcf000000 │ │ │ │ andls r9, r9, #167772160 @ 0xa000000 │ │ │ │ @ instruction: 0xf8cd021a │ │ │ │ @ instruction: 0xf53f8020 │ │ │ │ stcvs 12, cr10, [r2, #-796] @ 0xfffffce4 │ │ │ │ @ instruction: 0xf0116811 │ │ │ │ strdle r0, [sl, -r0] │ │ │ │ @@ -222676,15 +222742,15 @@ │ │ │ │ @ instruction: 0xf43f6f70 │ │ │ │ stmdbge r4, {r0, r1, r2, r4, r5, r7, sl, fp, sp, pc} │ │ │ │ strcs r4, [r1], #-1592 @ 0xfffff9c8 │ │ │ │ sbcslt r9, sl, #25165824 @ 0x1800000 │ │ │ │ movwpl pc, #963 @ 0x3c3 @ │ │ │ │ stmib sp, {r0, r1, r2, r9, ip, pc}^ │ │ │ │ @ instruction: 0xf7fd4304 │ │ │ │ - strt pc, [sl], #2499 @ 0x9c3 │ │ │ │ + strt pc, [sl], #2509 @ 0x9cd │ │ │ │ subeq r6, r9, r8, lsr sp │ │ │ │ tstpeq lr, r1 @ p-variant is OBSOLETE │ │ │ │ addpl pc, r0, #201326595 @ 0xc000003 │ │ │ │ andls r4, r8, #671088640 @ 0x28000000 │ │ │ │ tstcs r1, r2, lsl #16 │ │ │ │ @ instruction: 0xf0129409 │ │ │ │ strdls r0, [sl, -r0] │ │ │ │ @@ -222697,15 +222763,15 @@ │ │ │ │ ldrtmi sl, [r8], -r4, lsl #18 │ │ │ │ strbpl pc, [r0], #-963 @ 0xfffffc3d @ │ │ │ │ andshi pc, r8, sp, asr #17 │ │ │ │ @ instruction: 0xf1b2e7d5 │ │ │ │ @ instruction: 0xf47f1f10 │ │ │ │ andcs sl, pc, #34048 @ 0x8500 │ │ │ │ subeq pc, r0, #192, 4 │ │ │ │ - bcs 0xf9b58 │ │ │ │ + bcs 0xf9c58 │ │ │ │ eorhi pc, ip, #0 │ │ │ │ svceq 0x0080f5b2 │ │ │ │ ldclge 4, cr15, [sl], #-508 @ 0xfffffe04 │ │ │ │ stcleq 4, cr9, [ip], {7} │ │ │ │ subne pc, r1, #67108867 @ 0x4000003 │ │ │ │ streq pc, [r4], #-4 │ │ │ │ ldmeq sl, {r2, r4, r8, r9, lr}^ │ │ │ │ @@ -222720,440 +222786,440 @@ │ │ │ │ strbt pc, [r0], #-2967 @ 0xfffff469 @ │ │ │ │ svcne 0x0000f5b2 │ │ │ │ orrshi pc, r9, r0 │ │ │ │ vmla.i d18, d0, d0[0] │ │ │ │ addmi r0, r2, #32 │ │ │ │ mrrcge 4, 7, pc, r6, cr15 @ │ │ │ │ tstls r2, r4, lsl #16 │ │ │ │ - blx 0xfe5a7b76 │ │ │ │ + blx 0xfe827c76 │ │ │ │ stmdbls r4, {r1, r8, r9, fp, ip, pc} │ │ │ │ @ instruction: 0xf4132400 │ │ │ │ stmib sp, {r7, r8, r9, sl, fp, ip}^ │ │ │ │ - bls 0x26eb9c │ │ │ │ + bls 0x26ec9c │ │ │ │ svclt 0x000c4638 │ │ │ │ - teqppl sp, r4, asr #4 @ p-variant is OBSOLETE │ │ │ │ - @ instruction: 0x51a5f643 │ │ │ │ + cmppvs r1, r4, asr #4 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0x61b9f643 │ │ │ │ svclt 0x000c9b05 │ │ │ │ smlabteq lr, r0, r2, pc @ │ │ │ │ smlabteq lr, r0, r2, pc @ │ │ │ │ - @ instruction: 0xf876f7fd │ │ │ │ + @ instruction: 0xf880f7fd │ │ │ │ subcs lr, r0, fp, lsr r4 │ │ │ │ adceq pc, r0, r0, asr #5 │ │ │ │ andeq lr, r0, #4096 @ 0x1000 │ │ │ │ svceq 0x0000f5b2 │ │ │ │ @ instruction: 0x83b7f000 │ │ │ │ @ instruction: 0x81a4f200 │ │ │ │ svcne 0x0000f5b2 │ │ │ │ @ instruction: 0x83bdf000 │ │ │ │ msrhi SPSR_xc, #0, 4 │ │ │ │ @ instruction: 0xf0002a00 │ │ │ │ stmdage r4, {r0, r3, r6, r7, r8, r9, pc} │ │ │ │ @ instruction: 0xf7fa2401 │ │ │ │ - stmdbls r4, {r0, r1, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdbls r4, {r0, r2, r3, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ strne lr, [r0], #-2509 @ 0xfffff633 │ │ │ │ ldmib sp, {r3, r4, r5, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf6443205 │ │ │ │ - vmla.f d20, d0, d1[0] │ │ │ │ + vorr.i32 , #5 @ 0x00000005 │ │ │ │ @ instruction: 0xf7fd010e │ │ │ │ - ldr pc, [r6], #-3813 @ 0xfffff11b │ │ │ │ + ldr pc, [r6], #-3823 @ 0xfffff111 │ │ │ │ ldmdavs r1, {r1, r8, sl, fp, sp, lr} │ │ │ │ svceq 0x00f0f011 │ │ │ │ @ instruction: 0xf8d2d10a │ │ │ │ @ instruction: 0xf4100098 │ │ │ │ @ instruction: 0xf43f6f70 │ │ │ │ ldmdavs r2, {r0, r1, r3, sl, fp, sp, pc}^ │ │ │ │ svcvs 0x0070f412 │ │ │ │ stcge 4, cr15, [r6], {63} @ 0x3f │ │ │ │ @ instruction: 0xf003085c │ │ │ │ @ instruction: 0xf004020f │ │ │ │ @ instruction: 0xf0110410 │ │ │ │ - b 0x11ed86c │ │ │ │ + b 0x11ed96c │ │ │ │ tstle r2, r2, lsl #8 │ │ │ │ @ instruction: 0xf53f06e6 │ │ │ │ @ instruction: 0x4638abf9 │ │ │ │ @ instruction: 0xf7fe9302 │ │ │ │ - stmdacs r0, {r0, r2, r3, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r2, r4, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ stclge 4, cr15, [r4, #-252]! @ 0xffffff04 │ │ │ │ rsbeq r9, r4, r2, lsl #22 │ │ │ │ - beq 0x166064 │ │ │ │ + beq 0x166164 │ │ │ │ @ instruction: 0xf14002dd │ │ │ │ @ instruction: 0xf766844d │ │ │ │ - @ instruction: 0x4621f89b │ │ │ │ + @ instruction: 0x4621f81b │ │ │ │ @ instruction: 0xf7f99002 │ │ │ │ - @ instruction: 0x4649ff39 │ │ │ │ + strbmi pc, [r9], -r3, asr #30 @ │ │ │ │ ldrtmi r9, [r8], -r2, lsl #20 │ │ │ │ - @ instruction: 0xf93ef7be │ │ │ │ - @ instruction: 0xf890f766 │ │ │ │ + @ instruction: 0xf91ef7be │ │ │ │ + @ instruction: 0xf810f766 │ │ │ │ strmi r1, [r4], -r1, ror #24 │ │ │ │ @ instruction: 0xf5b2e4a0 │ │ │ │ @ instruction: 0xf47f1f00 │ │ │ │ stmdage r4, {r0, r1, r2, r4, r6, r7, r8, r9, fp, sp, pc} │ │ │ │ @ instruction: 0xf7fa9102 │ │ │ │ - blls 0x1a88d8 │ │ │ │ - bls 0x2900a0 │ │ │ │ + blls 0x1a8a00 │ │ │ │ + bls 0x2901a0 │ │ │ │ strne pc, [r0], #1043 @ 0x413 │ │ │ │ eorshi pc, lr, #64 @ 0x40 │ │ │ │ strne lr, [r0], #-2509 @ 0xfffff633 │ │ │ │ - blls 0x23b580 │ │ │ │ - orrscc pc, r5, r3, asr #12 │ │ │ │ + blls 0x23b680 │ │ │ │ + @ instruction: 0x41a9f643 │ │ │ │ smlabteq lr, r0, r2, pc @ │ │ │ │ - @ instruction: 0xff84f7fd │ │ │ │ - bllt 0xff167cac │ │ │ │ + @ instruction: 0xff8ef7fd │ │ │ │ + bllt 0xff167dac │ │ │ │ vmla.f d18, d0, d0[0] │ │ │ │ addmi r0, sl, #160, 2 @ 0x28 │ │ │ │ - blge 0xfefa6eb8 │ │ │ │ + blge 0xfefa6fb8 │ │ │ │ addne pc, r0, #318767104 @ 0x13000000 │ │ │ │ orrshi pc, r8, r0, asr #32 │ │ │ │ stmdage r4, {r0, r3, r4, r9, sl, lr} │ │ │ │ strls r9, [r7], #-514 @ 0xfffffdfe │ │ │ │ - blx 0xffd27cb8 │ │ │ │ + blx 0xfffa7db8 │ │ │ │ andcs r9, r1, #2048 @ 0x800 │ │ │ │ ldrtmi sl, [r8], -r4, lsl #18 │ │ │ │ - ldc2 7, cr15, [r4, #-1016] @ 0xfffffc08 │ │ │ │ - bllt 0xfeb67cdc │ │ │ │ + ldc2 7, cr15, [lr, #-1016] @ 0xfffffc08 │ │ │ │ + bllt 0xfeb67ddc │ │ │ │ adceq pc, r0, r0, asr #5 │ │ │ │ @ instruction: 0xf47f4282 │ │ │ │ @ instruction: 0xf411aba3 │ │ │ │ @ instruction: 0xf0401280 │ │ │ │ stmdage r4, {r4, r5, r6, r7, r8, pc} │ │ │ │ andls r9, r2, #1879048192 @ 0x70000000 │ │ │ │ - blx 0xff7a7ce4 │ │ │ │ + blx 0xffa27de4 │ │ │ │ andcs r9, r1, #2048 @ 0x800 │ │ │ │ ldrtmi sl, [r8], -r4, lsl #18 │ │ │ │ - blx 0x4a7d02 │ │ │ │ - bllt 0xfe5e7d08 │ │ │ │ + blx 0x727e02 │ │ │ │ + bllt 0xfe5e7e08 │ │ │ │ @ instruction: 0xf7f94641 │ │ │ │ - @ instruction: 0xf8d7fee3 │ │ │ │ + @ instruction: 0xf8d7feed │ │ │ │ @ instruction: 0xf04f3088 │ │ │ │ ldrtmi r0, [r8], -r2, ror #25 │ │ │ │ @ instruction: 0xf003462a │ │ │ │ strtmi r0, [r1], -pc, lsl #6 │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ - cdp2 7, 10, cr15, cr2, cr1, {6} │ │ │ │ + cdp2 7, 8, cr15, cr2, cr1, {6} │ │ │ │ @ instruction: 0x4641e4f2 │ │ │ │ - @ instruction: 0xff1af7f9 │ │ │ │ + @ instruction: 0xff24f7f9 │ │ │ │ ldrdcc pc, [r8], r7 │ │ │ │ mcrreq 0, 4, pc, r3, cr15 @ │ │ │ │ @ instruction: 0x462a4638 │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ @ instruction: 0xf8cd4621 │ │ │ │ @ instruction: 0xf7c2c000 │ │ │ │ - strbt pc, [r1], #2095 @ 0x82f @ │ │ │ │ + strbt pc, [r1], #2063 @ 0x80f @ │ │ │ │ tstls r2, r4, lsl #16 │ │ │ │ @ instruction: 0xf7fa9407 │ │ │ │ - blls 0x1a8808 │ │ │ │ + blls 0x1a8930 │ │ │ │ orrne pc, r0, r3, lsl r4 @ │ │ │ │ eorhi pc, sp, #64 @ 0x40 │ │ │ │ movwmi lr, #18909 @ 0x49dd │ │ │ │ smlabtmi r0, sp, r9, lr │ │ │ │ ldrtmi r9, [r8], -r6, lsl #20 │ │ │ │ - orrsmi pc, sp, r3, asr #12 │ │ │ │ + @ instruction: 0x51b1f643 │ │ │ │ smlabteq lr, r0, r2, pc @ │ │ │ │ - @ instruction: 0xff1cf7fd │ │ │ │ - bllt 0x1767d7c │ │ │ │ + @ instruction: 0xff26f7fd │ │ │ │ + bllt 0x1767e7c │ │ │ │ tstls r2, r4, lsl #16 │ │ │ │ - blx 0xfe627d70 │ │ │ │ + blx 0xfe8a7e70 │ │ │ │ stmdbls r4, {r1, r8, r9, fp, ip, pc} │ │ │ │ @ instruction: 0xf4134638 │ │ │ │ - bls 0x270f94 │ │ │ │ + bls 0x271094 │ │ │ │ stmib sp, {r0, r1, r3, r8, r9, sl, fp, ip, sp, pc}^ │ │ │ │ stmib sp, {sl, fp, ip}^ │ │ │ │ vshl.s8 d17, d0, d4 │ │ │ │ - @ instruction: 0xf64341e5 │ │ │ │ - blls 0x23a2bc │ │ │ │ + @ instruction: 0xf64351f9 │ │ │ │ + blls 0x23e40c │ │ │ │ @ instruction: 0xf2c0bf0c │ │ │ │ vaddw.s8 q8, q0, d14 │ │ │ │ @ instruction: 0xf7fd010e │ │ │ │ - @ instruction: 0xf7fffeff │ │ │ │ + @ instruction: 0xf7ffff09 │ │ │ │ stmdage r4, {r2, r3, r4, r5, r8, r9, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fa9102 │ │ │ │ - blls 0x1a87a0 │ │ │ │ + blls 0x1a88c8 │ │ │ │ strcs r9, [r1], #-2308 @ 0xfffff6fc │ │ │ │ svcne 0x0080f413 │ │ │ │ strne lr, [r0], #-2509 @ 0xfffff633 │ │ │ │ ldrtmi r9, [r8], -r6, lsl #20 │ │ │ │ vmax.f32 d27, d4, d12 │ │ │ │ - vand , q10, │ │ │ │ - blls 0x246404 │ │ │ │ + @ instruction: 0xf6447105 │ │ │ │ + blls 0x22a554 │ │ │ │ @ instruction: 0xf2c0bf0c │ │ │ │ vaddw.s8 q8, q0, d14 │ │ │ │ @ instruction: 0xf7fd010e │ │ │ │ - @ instruction: 0xf7fffee3 │ │ │ │ + @ instruction: 0xf7fffeed │ │ │ │ stmdage r4, {r5, r8, r9, fp, ip, sp, pc} │ │ │ │ strls r9, [r7], #-258 @ 0xfffffefe │ │ │ │ - blx 0x17a7de4 │ │ │ │ + blx 0x1a27ee4 │ │ │ │ sbcseq r9, r8, #2048 @ 0x800 │ │ │ │ - blge 0x6a7400 │ │ │ │ + blge 0x6a7500 │ │ │ │ stmdbge r4, {r0, r8, r9, sp} │ │ │ │ @ instruction: 0x4638461a │ │ │ │ - blx 0xfe3a7e08 │ │ │ │ - bllt 0x4e7e10 │ │ │ │ + blx 0xfe627f08 │ │ │ │ + bllt 0x4e7f10 │ │ │ │ vsubl.s8 q9, d16, d31 │ │ │ │ andmi r0, sl, r0, asr #4 │ │ │ │ svceq 0x0080f5b2 │ │ │ │ - blge 0x2a7020 │ │ │ │ + blge 0x2a7120 │ │ │ │ @ instruction: 0xf3c3a904 │ │ │ │ strls r5, [r7], #-512 @ 0xfffffe00 │ │ │ │ vsubl.u8 , d3, d4 │ │ │ │ vsubl.u8 q10, d3, d3 │ │ │ │ stmib sp, {r0, r1, r8, r9, ip, sp}^ │ │ │ │ @ instruction: 0xf7fa2305 │ │ │ │ - @ instruction: 0xf7ffffc1 │ │ │ │ + @ instruction: 0xf7ffffcb │ │ │ │ stmdage r4, {r3, r4, r5, r6, r7, r9, fp, ip, sp, pc} │ │ │ │ strls r9, [r7], #-258 @ 0xfffffefe │ │ │ │ - blx 0xda7e34 │ │ │ │ + blx 0x1027f34 │ │ │ │ @ instruction: 0xf4139b02 │ │ │ │ @ instruction: 0xf0401180 │ │ │ │ ldmib sp, {r2, r3, r4, r5, r7, r8, pc}^ │ │ │ │ stmib sp, {r2, r8, r9, lr}^ │ │ │ │ - bls 0x27a260 │ │ │ │ + bls 0x27a360 │ │ │ │ @ instruction: 0xf6434638 │ │ │ │ - vsra.s64 , , #64 │ │ │ │ + vorr.i32 d23, #1 @ 0x00000001 │ │ │ │ @ instruction: 0xf7fc010e │ │ │ │ - @ instruction: 0xf7ffff1b │ │ │ │ + @ instruction: 0xf7ffff25 │ │ │ │ stmdage r4, {r5, r6, r7, r9, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fa9102 │ │ │ │ - blls 0x1a86e8 │ │ │ │ + blls 0x1a8810 │ │ │ │ strcs r9, [r1], #-2308 @ 0xfffff6fc │ │ │ │ svcne 0x0080f413 │ │ │ │ strne lr, [r0], #-2509 @ 0xfffff633 │ │ │ │ ldrtmi r9, [r8], -r6, lsl #20 │ │ │ │ vmax.f32 d27, d4, d12 │ │ │ │ - @ instruction: 0xf6446179 │ │ │ │ - blls 0x22a55c │ │ │ │ + @ instruction: 0xf644718d │ │ │ │ + blls 0x22e6ac │ │ │ │ @ instruction: 0xf2c0bf0c │ │ │ │ vaddw.s8 q8, q0, d14 │ │ │ │ @ instruction: 0xf7fc010e │ │ │ │ - @ instruction: 0xf7fffeff │ │ │ │ + @ instruction: 0xf7ffff09 │ │ │ │ stmdage r4, {r2, r6, r7, r9, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fa9102 │ │ │ │ - blls 0x1a86b0 │ │ │ │ + blls 0x1a87d8 │ │ │ │ ldrtmi r9, [r8], -r4, lsl #18 │ │ │ │ stcne 4, cr15, [r0], {19} │ │ │ │ svclt 0x000b9a06 │ │ │ │ @ instruction: 0x1c00e9cd │ │ │ │ strne lr, [r0], #-2509 @ 0xfffff633 │ │ │ │ - mvnsmi pc, r3, asr #12 │ │ │ │ - cmpppl sp, r3, asr #12 @ p-variant is OBSOLETE │ │ │ │ + tstpvs r9, r3, asr #12 @ p-variant is OBSOLETE │ │ │ │ + msrvs (UNDEF: 97), r3 │ │ │ │ svclt 0x000c9b05 │ │ │ │ smlabteq lr, r0, r2, pc @ │ │ │ │ smlabteq lr, r0, r2, pc @ │ │ │ │ - mcr2 7, 7, pc, cr2, cr12, {7} @ │ │ │ │ - blt 0xfeae7ee0 │ │ │ │ + mcr2 7, 7, pc, cr12, cr12, {7} @ │ │ │ │ + blt 0xfeae7fe0 │ │ │ │ svceq 0x0020f5b1 │ │ │ │ andshi pc, pc, #0 │ │ │ │ vmla.i d18, d0, d0[0] │ │ │ │ addmi r0, r1, #160 @ 0xa0 │ │ │ │ andshi pc, r1, #0 │ │ │ │ svceq 0x0000f5b1 │ │ │ │ - bge 0xfe7270fc │ │ │ │ + bge 0xfe7271fc │ │ │ │ ldrtmi r2, [r8], -r0, lsl #2 │ │ │ │ smlabtmi r0, sp, r9, lr │ │ │ │ - tstpvc r5, r3, asr #12 @ p-variant is OBSOLETE │ │ │ │ + tstpeq r9, r4, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlabteq lr, r0, r2, pc @ │ │ │ │ - ldc2l 7, cr15, [ip, #-1012] @ 0xfffffc0c │ │ │ │ - blt 0xfe467f14 │ │ │ │ + stc2l 7, cr15, [r6, #-1012]! @ 0xfffffc0c │ │ │ │ + blt 0xfe468014 │ │ │ │ svceq 0x0020f5b2 │ │ │ │ addhi pc, r1, #0 │ │ │ │ @ instruction: 0xf0004282 │ │ │ │ cmpcs r0, pc, asr #4 │ │ │ │ orreq pc, r0, r0, asr #5 │ │ │ │ @ instruction: 0xf47f428a │ │ │ │ @ instruction: 0x4619aa7f │ │ │ │ strls sl, [r7], #-2052 @ 0xfffff7fc │ │ │ │ - @ instruction: 0xf9daf7fa │ │ │ │ + @ instruction: 0xf9e4f7fa │ │ │ │ stmdbge r4, {r0, r8, r9, sp} │ │ │ │ @ instruction: 0x4638461a │ │ │ │ - blx 0x727f42 │ │ │ │ - blt 0x1de7f48 │ │ │ │ + blx 0x9a8042 │ │ │ │ + blt 0x1de8048 │ │ │ │ vmul.i q8, , d1[2] │ │ │ │ @ instruction: 0xf0014403 │ │ │ │ - vorr.i32 d16, #176 @ 0x000000b0 │ │ │ │ - movwmi r3, #52739 @ 0xce03 │ │ │ │ - mrrcpl 10, 4, lr, r3, cr15 │ │ │ │ + b 0x14aa498 │ │ │ │ + movwmi r5, #52307 @ 0xcc53 │ │ │ │ + cdpcc 3, 0, cr15, cr3, cr3, {6} │ │ │ │ @ instruction: 0xf1000259 │ │ │ │ ldreq r8, [sl], r5, lsr #6 │ │ │ │ rscshi pc, r8, #0, 2 │ │ │ │ @ instruction: 0xf53f065b │ │ │ │ stmdbge r4, {r0, r1, r2, r3, r4, r6, r9, fp, sp, pc} │ │ │ │ movweq pc, #4108 @ 0x100c @ │ │ │ │ @ instruction: 0xf8cd2202 │ │ │ │ stmib sp, {r4, sp, lr, pc}^ │ │ │ │ movwls r4, #29189 @ 0x7205 │ │ │ │ @ instruction: 0xf912f7ff │ │ │ │ - blt 0x15e7f88 │ │ │ │ + blt 0x15e8088 │ │ │ │ vmul.i q8, , d2[2] │ │ │ │ @ instruction: 0xf0023403 │ │ │ │ vmov.i32 d16, #36864 @ 0x00009000 │ │ │ │ movwmi r4, #41219 @ 0xa103 │ │ │ │ - b 0x14aba14 │ │ │ │ + b 0x14abb14 │ │ │ │ @ instruction: 0xf1005153 │ │ │ │ @ instruction: 0xf00181f9 │ │ │ │ tstls r8, r1, lsl #2 │ │ │ │ vmla.f d18, d0, d0[0] │ │ │ │ andsmi r0, r9, r0, lsl #3 │ │ │ │ @ instruction: 0xf47f2900 │ │ │ │ stmdbge r4, {r0, r1, r3, r4, r5, r9, fp, sp, pc} │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ strls r2, [r5], #-770 @ 0xfffffcfe │ │ │ │ andsgt pc, r0, sp, asr #17 │ │ │ │ movwcs lr, #27085 @ 0x69cd │ │ │ │ @ instruction: 0xf966f7ff │ │ │ │ - blt 0xce7fd0 │ │ │ │ + blt 0xce80d0 │ │ │ │ strbtcs r4, [r1], #1569 @ 0x621 │ │ │ │ - ldc2l 7, cr15, [lr, #-996]! @ 0xfffffc1c │ │ │ │ + stc2 7, cr15, [r8, #996] @ 0x3e4 │ │ │ │ ldrdcc pc, [r8], r7 │ │ │ │ @ instruction: 0x46324638 │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ strls r4, [r0], #-1577 @ 0xfffff9d7 │ │ │ │ - stc2l 7, cr15, [r0, #-772] @ 0xfffffcfc │ │ │ │ - bllt 0xfe527ff0 │ │ │ │ + stc2 7, cr15, [r0, #-772]! @ 0xfffffcfc │ │ │ │ + bllt 0xfe5280f0 │ │ │ │ eorcs pc, r0, #50331648 @ 0x3000000 │ │ │ │ svccs 0x0000f5b2 │ │ │ │ rscshi pc, r6, #0 │ │ │ │ sbchi pc, r7, #0, 4 │ │ │ │ @ instruction: 0xf0002a00 │ │ │ │ vst2.8 {d8-d11}, [r3], r4 │ │ │ │ @ instruction: 0xf5b222a0 │ │ │ │ @ instruction: 0xf0002f80 │ │ │ │ @ instruction: 0xf5b28515 │ │ │ │ @ instruction: 0xf0002fa0 │ │ │ │ @ instruction: 0xf5b284fa │ │ │ │ @ instruction: 0xf47f3f80 │ │ │ │ ldrmi sl, [r9], -r5, lsl #20 │ │ │ │ @ instruction: 0xf7faa804 │ │ │ │ - vldmdbvs fp!, {s30-s62} │ │ │ │ + vldmdbvs fp!, {s30-s72} │ │ │ │ @ instruction: 0xf8d34638 │ │ │ │ @ instruction: 0xf4133108 │ │ │ │ @ instruction: 0xf43f0f70 │ │ │ │ @ instruction: 0xf8d7a9f9 │ │ │ │ ldmib sp, {r4, r6, r7, ip, sp}^ │ │ │ │ @ instruction: 0x9d068904 │ │ │ │ smlalbtcs pc, r0, r3, r3 @ │ │ │ │ @ instruction: 0xf140059e │ │ │ │ smlattcs r0, r1, r6, r8 │ │ │ │ - @ instruction: 0xf85ef7fb │ │ │ │ + @ instruction: 0xf868f7fb │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ @ instruction: 0xf646ab5b │ │ │ │ vaddhn.i16 d22, q0, q10 │ │ │ │ @ instruction: 0xf7652496 │ │ │ │ - @ instruction: 0xf642fefd │ │ │ │ + @ instruction: 0xf642fe7d │ │ │ │ @ instruction: 0x46077298 │ │ │ │ @ instruction: 0xf76a6821 │ │ │ │ - @ instruction: 0xf765ff0b │ │ │ │ - strtmi pc, [r9], -sp, lsl #29 │ │ │ │ + @ instruction: 0xf765fe8b │ │ │ │ + strtmi pc, [r9], -sp, lsl #28 │ │ │ │ strmi r6, [r6], -r5, lsr #16 │ │ │ │ @ instruction: 0xf7d12000 │ │ │ │ - @ instruction: 0x4629fd31 │ │ │ │ + @ instruction: 0x4629fd15 │ │ │ │ ldrtmi r4, [r0], -r2, lsl #12 │ │ │ │ - cdp2 7, 1, cr15, cr14, cr13, {3} │ │ │ │ + ldc2 7, cr15, [lr, #436] @ 0x1b4 │ │ │ │ vnmla.f64 d4, d29, d11 │ │ │ │ @ instruction: 0xf64c2f70 │ │ │ │ vaddw.s8 q9, q0, d24 │ │ │ │ ldrbtmi r0, [fp], #-405 @ 0xfffffe6b │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ andls r1, r0, #16384000 @ 0xfa0000 │ │ │ │ stmdavs r8, {r0, r1, r4, r5, sl, lr} │ │ │ │ @ instruction: 0xf766461a │ │ │ │ - andcs pc, r0, r9, asr lr @ │ │ │ │ + ldrdcs pc, [r0], -r9 │ │ │ │ stmdavs r4!, {r0, r3, r6, r9, sl, lr} │ │ │ │ - ldc2 7, cr15, [r6, #-836] @ 0xfffffcbc │ │ │ │ + ldc2l 7, cr15, [sl], #836 @ 0x344 │ │ │ │ @ instruction: 0xf1b84602 │ │ │ │ andle r0, r0, r0, lsl #30 │ │ │ │ strtmi r3, [r1], -r2, lsl #4 │ │ │ │ @ instruction: 0xf76d4630 │ │ │ │ - @ instruction: 0xf7fffe47 │ │ │ │ + @ instruction: 0xf7fffdc7 │ │ │ │ @ instruction: 0xf401bb21 │ │ │ │ ldrmi r2, [r5], -r0, lsr #4 │ │ │ │ svccs 0x0000f5b2 │ │ │ │ rscshi pc, r9, #0 │ │ │ │ rsbshi pc, r6, #0, 4 │ │ │ │ @ instruction: 0xf0002a00 │ │ │ │ vst2.16 {d8-d11}, [r1], sl │ │ │ │ @ instruction: 0xf5b222a0 │ │ │ │ @ instruction: 0xf0002f80 │ │ │ │ vqrshl.s8 q4, q10, q0 │ │ │ │ - bcs 0x10b510 │ │ │ │ + bcs 0x10b610 │ │ │ │ ldrhi pc, [r4, #-0] │ │ │ │ strls sl, [r7], #-2052 @ 0xfffff7fc │ │ │ │ - @ instruction: 0xf9b4f7fa │ │ │ │ + @ instruction: 0xf9bef7fa │ │ │ │ ldrtmi sl, [r8], -r4, lsl #18 │ │ │ │ - blx 0xfe8a80fe │ │ │ │ + blx 0xfeb281fe │ │ │ │ stmiblt pc, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} @ │ │ │ │ - blls 0x233118 │ │ │ │ + blls 0x233218 │ │ │ │ strne lr, [r0], #-2509 @ 0xfffff633 │ │ │ │ @ instruction: 0xf6434638 │ │ │ │ - vmla.f d19, d16, d1[7] │ │ │ │ + vaddw.s8 , q0, d1 │ │ │ │ @ instruction: 0xf7fd010e │ │ │ │ - @ instruction: 0xf7fffd45 │ │ │ │ + @ instruction: 0xf7fffd4f │ │ │ │ @ instruction: 0xf011b982 │ │ │ │ @ instruction: 0xf47f0fa0 │ │ │ │ @ instruction: 0x6d3aa97d │ │ │ │ @ instruction: 0x1098f8d2 │ │ │ │ svcvs 0x0070f411 │ │ │ │ orrhi pc, r2, #0 │ │ │ │ @ instruction: 0xf4126852 │ │ │ │ svclt 0x00140f70 │ │ │ │ andcs r2, r0, #268435456 @ 0x10000000 │ │ │ │ @ instruction: 0xf43f2a00 │ │ │ │ @ instruction: 0xf8d7a96d │ │ │ │ @ instruction: 0x463820b0 │ │ │ │ @ instruction: 0xf47f2a00 │ │ │ │ @ instruction: 0xf8d7a967 │ │ │ │ - bcs 0xf2438 │ │ │ │ + bcs 0xf2538 │ │ │ │ stmdbge r2!, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf7fe9302 │ │ │ │ - stmdacs r0, {r0, r1, r2, r4, r5, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ - bge 0xff4a7274 │ │ │ │ + stmdacs r0, {r0, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ + bge 0xff4a7374 │ │ │ │ @ instruction: 0xf0039b02 │ │ │ │ - bleq 0x72a9bc │ │ │ │ + bleq 0x72aabc │ │ │ │ @ instruction: 0xf0010adc │ │ │ │ vsra.u64 q8, q8, #61 │ │ │ │ movwmi r5, #41856 @ 0xa380 │ │ │ │ svceq 0x0040f011 │ │ │ │ eorseq pc, pc, #2 │ │ │ │ bicsne lr, r1, pc, asr #20 │ │ │ │ @ instruction: 0xf44fbf0c │ │ │ │ vst4.32 {d20-d23}, [pc], r0 │ │ │ │ orrseq r5, r2, r0, asr #32 │ │ │ │ ldreq pc, [lr], #-4 │ │ │ │ sbccc lr, r1, #270336 @ 0x42000 │ │ │ │ tstmi r0, #28, 6 @ 0x70000000 │ │ │ │ - blx 0xfec27f4c │ │ │ │ + blx 0xc2804c │ │ │ │ @ instruction: 0xf7f94621 │ │ │ │ - @ instruction: 0xf7fffca7 │ │ │ │ + @ instruction: 0xf7fffcb1 │ │ │ │ movwcs fp, #6827 @ 0x1aab │ │ │ │ stmdbge r4, {r9, sp} │ │ │ │ @ instruction: 0xf7fe4638 │ │ │ │ - @ instruction: 0xf7fffa9d │ │ │ │ + @ instruction: 0xf7fffaa7 │ │ │ │ movwcs fp, #6450 @ 0x1932 │ │ │ │ stmdbge r4, {r1, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fe4638 │ │ │ │ - @ instruction: 0xf7fff8a5 │ │ │ │ + @ instruction: 0xf7fff8af │ │ │ │ @ instruction: 0xf013b92a │ │ │ │ ldrmi r0, [r1], r0, lsr #5 │ │ │ │ stmdbge r4!, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ ldmdavs r1, {r1, r3, r4, r5, r8, sl, fp, sp, lr} │ │ │ │ svceq 0x00e0f011 │ │ │ │ ldmdbge lr, {r0, r1, r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf3c30ada │ │ │ │ @ instruction: 0xf0025080 │ │ │ │ @ instruction: 0xf011021e │ │ │ │ - b 0x1185fc4 │ │ │ │ + b 0x11860c4 │ │ │ │ @ instruction: 0xf8d70500 │ │ │ │ @ instruction: 0x469020b0 │ │ │ │ ldrhi pc, [r6], #64 @ 0x40 │ │ │ │ @ instruction: 0xf47f2a00 │ │ │ │ @ instruction: 0xf8d7a90d │ │ │ │ - bcs 0xf24ec │ │ │ │ + bcs 0xf25ec │ │ │ │ stmdbge r8, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ movwls r4, #9784 @ 0x2638 │ │ │ │ - ldc2 7, cr15, [ip], {254} @ 0xfe │ │ │ │ + stc2 7, cr15, [r6], #-1016 @ 0xfffffc08 │ │ │ │ stmdacs r0, {r1, r8, r9, fp, ip, pc} │ │ │ │ - bge 0x1da732c │ │ │ │ + bge 0x1da742c │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf0030b1a │ │ │ │ @ instruction: 0xf002000f │ │ │ │ @ instruction: 0xf64603f0 │ │ │ │ vaddhn.i16 d22, q0, q10 │ │ │ │ tstmi r8, #-1778384896 @ 0x96000000 │ │ │ │ eorseq pc, pc, r0 │ │ │ │ @@ -223161,88 +223227,88 @@ │ │ │ │ bicsne lr, r3, #323584 @ 0x4f000 │ │ │ │ sbceq lr, r0, pc, asr #20 │ │ │ │ sbccc lr, r3, r0, asr #20 │ │ │ │ @ instruction: 0xf44fbf0c │ │ │ │ vst2.32 {d20-d23}, [pc], r0 │ │ │ │ tstmi r8, #120, 6 @ 0xe0000001 │ │ │ │ @ instruction: 0xf7660400 │ │ │ │ - strmi pc, [r7], -pc, asr #20 │ │ │ │ + strmi pc, [r7], -pc, asr #19 │ │ │ │ ldrtmi lr, [r2], -r7 │ │ │ │ movweq lr, #39686 @ 0x9b06 │ │ │ │ ldmcc pc!, {r3, r8, ip, sp, lr, pc}^ @ │ │ │ │ andeq pc, r2, #-1946157055 @ 0x8c000001 │ │ │ │ @ instruction: 0x46294615 │ │ │ │ stmdavs r5!, {r1, r2, r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7d12000 │ │ │ │ - strmi pc, [r2], -sp, lsr #24 │ │ │ │ + @ instruction: 0x4602fc11 │ │ │ │ ldrtmi r4, [r8], -r9, lsr #12 │ │ │ │ - stc2 7, cr15, [r6, #436] @ 0x1b4 │ │ │ │ + stc2 7, cr15, [r6, #-436] @ 0xfffffe4c │ │ │ │ svceq 0x0000f1b8 │ │ │ │ @ instruction: 0xf7ffd1e9 │ │ │ │ cmpcs r0, r9, lsr sl │ │ │ │ smlawteq r0, r0, r2, pc @ │ │ │ │ @ instruction: 0xf47f428a │ │ │ │ ldrmi sl, [r9], -r1, asr #17 │ │ │ │ @ instruction: 0xf7faa804 │ │ │ │ - stmdbls r4, {r0, r2, r3, r4, fp, ip, sp, lr, pc} │ │ │ │ + stmdbls r4, {r0, r1, r2, r5, fp, ip, sp, lr, pc} │ │ │ │ ldrtmi r2, [r8], -r0, lsl #8 │ │ │ │ strne lr, [r0], #-2509 @ 0xfffff633 │ │ │ │ - cmppvc sp, r3, asr #12 @ p-variant is OBSOLETE │ │ │ │ + cmnpeq r1, r4, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlabteq lr, r0, r2, pc @ │ │ │ │ andcc lr, r5, #3620864 @ 0x374000 │ │ │ │ - blx 0x20a82c6 │ │ │ │ + blx 0xfe3283c6 │ │ │ │ stmialt pc!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} @ │ │ │ │ ldrtmi r2, [r8], -r0, lsl #2 │ │ │ │ smlabtmi r0, sp, r9, lr │ │ │ │ - cmppvs r5, r3, asr #12 @ p-variant is OBSOLETE │ │ │ │ + msrvc (UNDEF: 105), r3 │ │ │ │ smlabteq lr, r0, r2, pc @ │ │ │ │ - blx 0x1da82de │ │ │ │ + blx 0x20283de │ │ │ │ stmialt r3!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ ldrtmi r2, [r8], -r1, lsl #2 │ │ │ │ smlabtmi r0, sp, r9, lr │ │ │ │ - bicsne pc, r9, r4, asr #12 │ │ │ │ + mvncs pc, r4, asr #12 │ │ │ │ smlabteq lr, r0, r2, pc @ │ │ │ │ - blx 0x1aa82f6 │ │ │ │ + blx 0x1d283f6 │ │ │ │ ldmlt r7, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ stmib sp, {r3, r4, r5, r9, sl, lr}^ │ │ │ │ vrshl.s8 d20, d0, d4 │ │ │ │ - vsra.s64 d21, d5, #64 │ │ │ │ + vaddw.s8 q11, q8, d25 │ │ │ │ @ instruction: 0xf7fd010e │ │ │ │ - @ instruction: 0xf7fffb5b │ │ │ │ + @ instruction: 0xf7fffb65 │ │ │ │ movwcs fp, #2188 @ 0x88c │ │ │ │ stmdbge r4, {r0, r9, sp} │ │ │ │ @ instruction: 0xf7fe4638 │ │ │ │ - @ instruction: 0xf7fff929 │ │ │ │ + @ instruction: 0xf7fff933 │ │ │ │ movwcs fp, #2180 @ 0x884 │ │ │ │ ldrmi sl, [sl], -r4, lsl #18 │ │ │ │ @ instruction: 0xf7fe4638 │ │ │ │ - @ instruction: 0xf7fff921 │ │ │ │ + @ instruction: 0xf7fff92b │ │ │ │ stmdage r4, {r2, r3, r4, r5, r6, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f99407 │ │ │ │ - movwcs pc, #8151 @ 0x1fd7 @ │ │ │ │ + movwcs pc, #8161 @ 0x1fe1 @ │ │ │ │ stmdbge r4, {r1, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fe4638 │ │ │ │ - @ instruction: 0xf7fff915 │ │ │ │ + @ instruction: 0xf7fff91f │ │ │ │ stmdage r4, {r4, r5, r6, fp, ip, sp, pc} │ │ │ │ - @ instruction: 0xffccf7f9 │ │ │ │ + @ instruction: 0xffd6f7f9 │ │ │ │ ldmib sp, {r1, r2, r9, fp, ip, pc}^ │ │ │ │ stmib sp, {r2, r8, r9, ip}^ │ │ │ │ ldrtmi r1, [r8], -r0, lsl #8 │ │ │ │ - @ instruction: 0x61adf643 │ │ │ │ + bicvc pc, r1, r3, asr #12 │ │ │ │ smlabteq lr, r0, r2, pc @ │ │ │ │ - blx 0xca8366 │ │ │ │ + blx 0xf28466 │ │ │ │ ldmdalt pc, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ @ │ │ │ │ strcs sl, [r1], #-2052 @ 0xfffff7fc │ │ │ │ - @ instruction: 0xffbaf7f9 │ │ │ │ + @ instruction: 0xffc4f7f9 │ │ │ │ stmib sp, {r2, r8, fp, ip, pc}^ │ │ │ │ ldrtmi r1, [r8], -r0, lsl #8 │ │ │ │ andcc lr, r5, #3620864 @ 0x374000 │ │ │ │ - msrcs (UNDEF: 109), r4 │ │ │ │ + orrcc pc, r1, r4, asr #12 │ │ │ │ smlabteq lr, r0, r2, pc @ │ │ │ │ - blx 0x82838a │ │ │ │ + blx 0xaa848a │ │ │ │ stmdalt sp, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ strls r0, [r5], #-73 @ 0xffffffb7 │ │ │ │ @ instruction: 0xf0019206 │ │ │ │ andcs r0, r1, #33554432 @ 0x2000000 │ │ │ │ andls sl, r7, #4, 18 @ 0x10000 │ │ │ │ addne pc, r0, #201326595 @ 0xc000003 │ │ │ │ vsubw.u8 q10, , d18 │ │ │ │ @@ -223256,106 +223322,106 @@ │ │ │ │ addhi pc, r1, #0 │ │ │ │ andshi pc, r1, #0, 4 │ │ │ │ @ instruction: 0xf0002a00 │ │ │ │ vst1.16 {d8-d11}, [r1]! │ │ │ │ @ instruction: 0xf5b222a0 │ │ │ │ @ instruction: 0xf0002f80 │ │ │ │ vqshl.s8 q4, q1, q8 │ │ │ │ - bcs 0x10b900 │ │ │ │ + bcs 0x10ba00 │ │ │ │ strhi pc, [r9, #-0]! │ │ │ │ sbcne pc, r0, #201326595 @ 0xc000003 │ │ │ │ andls r9, r4, #117440512 @ 0x7000000 │ │ │ │ ldmdaeq sl, {r2, r3, r4, r6, r7, r9, fp}^ │ │ │ │ stcpl 3, cr15, [r0], {195} @ 0xc3 │ │ │ │ andseq pc, r0, #2 │ │ │ │ ldrtmi sl, [r8], -r4, lsl #18 │ │ │ │ ldreq pc, [lr], #-4 │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ streq lr, [ip], #-2628 @ 0xfffff5bc │ │ │ │ stmib sp, {r0, r1, r4, r8, r9, lr}^ │ │ │ │ @ instruction: 0xf7fc4305 │ │ │ │ - @ instruction: 0xf7fffb05 │ │ │ │ + @ instruction: 0xf7fffb0f │ │ │ │ @ instruction: 0xf011b808 │ │ │ │ ldrmi r0, [r1], r0, lsr #5 │ │ │ │ stmdage r2, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ ldmdavs r2, {r1, r3, r4, r5, r8, sl, fp, sp, lr} │ │ │ │ svcvs 0x0060f412 │ │ │ │ svcge 0x00fcf43e │ │ │ │ vmull.u8 q8, d19, d9 │ │ │ │ @ instruction: 0xf0013003 │ │ │ │ @ instruction: 0xf0120110 │ │ │ │ - b 0x112e080 │ │ │ │ + b 0x112e180 │ │ │ │ strmi r0, [sp], -r0, lsl #2 │ │ │ │ strbeq sp, [r9], r2, lsl #2 │ │ │ │ svcge 0x00eef53e │ │ │ │ ldrsbteq pc, [r0], r7 @ │ │ │ │ svcvs 0x0070f012 │ │ │ │ @ instruction: 0xf0404680 │ │ │ │ stmdacs r0, {r0, r1, r3, r5, r8, sl, pc} │ │ │ │ svcge 0x00e4f47e │ │ │ │ ldrsbtcs pc, [r4], r7 @ │ │ │ │ @ instruction: 0xf47e2a00 │ │ │ │ @ instruction: 0x4638afdf │ │ │ │ @ instruction: 0xf7fe9302 │ │ │ │ - blls 0x1a9048 │ │ │ │ + blls 0x1a9170 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ @ instruction: 0xf04fa949 │ │ │ │ - bleq 0x76c488 │ │ │ │ + bleq 0x76c588 │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ rscseq pc, r0, #2 │ │ │ │ @ instruction: 0xf0122000 │ │ │ │ - b 0x11ae198 │ │ │ │ - b 0x14ab0a4 │ │ │ │ + b 0x11ae298 │ │ │ │ + b 0x14ab1a4 │ │ │ │ svclt 0x000c12d2 │ │ │ │ orrmi pc, r0, pc, asr #8 │ │ │ │ cmnppl pc, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ teqpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ biccc lr, r2, r1, asr #20 │ │ │ │ strtvs pc, [r4], #-1606 @ 0xfffff9ba │ │ │ │ ldrcs pc, [r6], #704 @ 0x2c0 │ │ │ │ streq r4, [r9], #-793 @ 0xfffffce7 │ │ │ │ - @ instruction: 0xf940f766 │ │ │ │ + @ instruction: 0xf8c0f766 │ │ │ │ and r4, r7, r7, lsl #12 │ │ │ │ - bl 0x27bd90 │ │ │ │ + bl 0x27be90 │ │ │ │ @ instruction: 0xf1080309 │ │ │ │ vceq.i32 , , │ │ │ │ ldrmi r0, [r5], -r1, lsl #4 │ │ │ │ strtmi r4, [lr], -r9, lsr #12 │ │ │ │ andcs r6, r1, r5, lsr #16 │ │ │ │ - blx 0x228426 │ │ │ │ + blx 0xffb28524 │ │ │ │ strtmi r4, [r9], -r2, lsl #12 │ │ │ │ @ instruction: 0xf76d4638 │ │ │ │ - @ instruction: 0xf1b8ff33 │ │ │ │ + @ instruction: 0xf1b8feb3 │ │ │ │ mvnle r0, r0, lsl #30 │ │ │ │ ldmdblt r0, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - mcrr2 7, 6, pc, lr, cr5 @ │ │ │ │ + blx 0xff4a838e │ │ │ │ strmi r4, [r1], -sl, asr #12 │ │ │ │ ldrtmi r9, [r8], -r2 │ │ │ │ - ldc2 7, cr15, [r6], #-756 @ 0xfffffd0c │ │ │ │ + ldc2 7, cr15, [r6], {189} @ 0xbd │ │ │ │ stmdals r2, {r0, r5, r9, sl, lr} │ │ │ │ - blx 0xa84f0 │ │ │ │ - mcrr2 7, 6, pc, r2, cr5 @ │ │ │ │ + blx 0x3285f2 │ │ │ │ + blx 0xff1a83a6 │ │ │ │ strmi r4, [r4], -r2, asr #12 │ │ │ │ ldrtmi r4, [r8], -r1, lsl #12 │ │ │ │ - stc2 7, cr15, [sl], #-756 @ 0xfffffd0c │ │ │ │ + stc2 7, cr15, [sl], {189} @ 0xbd │ │ │ │ @ instruction: 0x46204651 │ │ │ │ - blx 0xffda8508 │ │ │ │ + blx 0x28608 │ │ │ │ ldmlt r6!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - ldc2 7, cr15, [r4], #-404 @ 0xfffffe6c │ │ │ │ + blx 0xfee283c2 │ │ │ │ strmi r4, [r1], -sl, lsr #12 │ │ │ │ ldrtmi r9, [r8], -r2 │ │ │ │ - ldc2 7, cr15, [ip], {189} @ 0xbd │ │ │ │ + blx 0x2852e │ │ │ │ stmdals r2, {r0, r5, r9, sl, lr} │ │ │ │ - blx 0xffa28524 │ │ │ │ - stc2 7, cr15, [r8], #-404 @ 0xfffffe6c │ │ │ │ + blx 0xffca8624 │ │ │ │ + blx 0xfeb283da │ │ │ │ strmi r4, [r4], -r2, asr #12 │ │ │ │ ldrtmi r4, [r8], -r1, lsl #12 │ │ │ │ - ldc2 7, cr15, [r0], {189} @ 0xbd │ │ │ │ + blx 0xffd28546 │ │ │ │ @ instruction: 0x46204631 │ │ │ │ - blx 0xff72853c │ │ │ │ + blx 0xff9a863c │ │ │ │ ldmlt ip, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ subeq lr, ip, #323584 @ 0x4f000 │ │ │ │ orrne pc, r0, #201326595 @ 0xc000003 │ │ │ │ andeq pc, r2, #2 │ │ │ │ tstmi r3, #4, 18 @ 0x10000 │ │ │ │ ands pc, r0, sp, asr #17 │ │ │ │ strls r2, [r5], #-513 @ 0xfffffdff │ │ │ │ @@ -223366,314 +223432,314 @@ │ │ │ │ stccs 4, cr0, [r2], {15} │ │ │ │ strcs fp, [r0], #-3988 @ 0xfffff06c │ │ │ │ @ instruction: 0xf7fe2401 │ │ │ │ @ instruction: 0xf5b2bf9d │ │ │ │ @ instruction: 0xf47e2f20 │ │ │ │ ldrmi sl, [r9], -fp, asr #30 │ │ │ │ strls sl, [r7], #-2052 @ 0xfffff7fc │ │ │ │ - @ instruction: 0xff26f7f9 │ │ │ │ + @ instruction: 0xff30f7f9 │ │ │ │ ldrtmi sl, [r8], -r4, lsl #18 │ │ │ │ - @ instruction: 0xff8af7fc │ │ │ │ + @ instruction: 0xff94f7fc │ │ │ │ svclt 0x0041f7fe │ │ │ │ str lr, [r4], #-2509 @ 0xfffff633 │ │ │ │ streq lr, [ip], #2639 @ 0xa4f │ │ │ │ streq pc, [r4], #-4 │ │ │ │ movtne pc, #5059 @ 0x13c3 @ │ │ │ │ @ instruction: 0x4323a904 │ │ │ │ movwcs lr, #27085 @ 0x69cd │ │ │ │ ldc2l 7, cr15, [r0, #1016]! @ 0x3f8 │ │ │ │ svclt 0x0031f7fe │ │ │ │ svccs 0x0020f5b2 │ │ │ │ svcge 0x002cf47e │ │ │ │ strls sl, [r7], #-2052 @ 0xfffff7fc │ │ │ │ - @ instruction: 0xff08f7f9 │ │ │ │ + @ instruction: 0xff12f7f9 │ │ │ │ ldrtmi sl, [r8], -r4, lsl #18 │ │ │ │ - mrc2 7, 1, pc, cr14, cr12, {7} │ │ │ │ + mcr2 7, 2, pc, cr8, cr12, {7} @ │ │ │ │ svclt 0x0023f7fe │ │ │ │ cmpeq sl, #26214400 @ 0x1900000 │ │ │ │ @ instruction: 0x81a2f100 │ │ │ │ movwls sl, #10244 @ 0x2804 │ │ │ │ @ instruction: 0xf7f99407 │ │ │ │ - blls 0x1aa274 │ │ │ │ + blls 0x1aa39c │ │ │ │ @ instruction: 0xf53e03db │ │ │ │ stmdbge r4, {r0, r2, r4, r8, r9, sl, fp, sp, pc} │ │ │ │ @ instruction: 0xf7fb4638 │ │ │ │ - @ instruction: 0xf7fefacd │ │ │ │ + @ instruction: 0xf7fefad7 │ │ │ │ sadd16mi fp, r9, r0 │ │ │ │ @ instruction: 0xf100035a │ │ │ │ stmdage r4, {r0, r4, r5, r6, r7, r8, pc} │ │ │ │ stmib sp, {r1, r8, r9, ip, pc}^ │ │ │ │ @ instruction: 0xf7f94406 │ │ │ │ - blls 0x1aa034 │ │ │ │ + blls 0x1aa15c │ │ │ │ vsubl.s8 q9, d16, d0 │ │ │ │ andsmi r0, r3, r1, lsl #4 │ │ │ │ stmdami r4, {r0, r2, r3, r4, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ svccc 0x0080f5b3 │ │ │ │ rschi pc, r1, #0 │ │ │ │ @ instruction: 0xf0004293 │ │ │ │ - blcs 0xfe10b2a0 │ │ │ │ + blcs 0xfe10b3a0 │ │ │ │ mrcge 4, 7, APSR_nzcv, cr4, cr14, {3} │ │ │ │ @ instruction: 0xf8d36d3b │ │ │ │ @ instruction: 0xf4122098 │ │ │ │ @ instruction: 0xf0006f70 │ │ │ │ ldmdavs fp, {r2, r3, r6, sl, pc}^ │ │ │ │ svceq 0x0070f413 │ │ │ │ movwcs fp, #7956 @ 0x1f14 │ │ │ │ - blcs 0xf3264 │ │ │ │ + blcs 0xf3364 │ │ │ │ mcrge 4, 7, pc, cr4, cr14, {1} @ │ │ │ │ ldrsbtcc pc, [r0], r7 @ │ │ │ │ - blcs 0xfbf50 │ │ │ │ + blcs 0xfc050 │ │ │ │ mrcge 4, 6, APSR_nzcv, cr14, cr14, {3} │ │ │ │ ldrsbtpl pc, [r4], r7 @ │ │ │ │ @ instruction: 0xf47e2d00 │ │ │ │ @ instruction: 0xf7feaed9 │ │ │ │ - stmdacs r0, {r0, r1, r2, r3, r5, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r3, r4, r5, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ stmdage r6, {r0, r1, r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ - blx 0xfe228422 │ │ │ │ + blx 0x228522 │ │ │ │ msrvs CPSR_s, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ strmi r4, [r6], -r1, lsr #12 │ │ │ │ movwls r4, #9768 @ 0x2628 │ │ │ │ @ instruction: 0xf7d1681c │ │ │ │ - strmi pc, [r2], -r3, lsr #20 │ │ │ │ + strmi pc, [r2], -r7, lsl #20 │ │ │ │ @ instruction: 0x46214630 │ │ │ │ - blx 0xff328460 │ │ │ │ + blx 0x1328560 │ │ │ │ @ instruction: 0x46304631 │ │ │ │ rscsvc pc, pc, #74448896 @ 0x4700000 │ │ │ │ - @ instruction: 0xffb0f76a │ │ │ │ + @ instruction: 0xff30f76a │ │ │ │ strbmi r9, [r1], -r2, lsl #22 │ │ │ │ ldmdavs ip, {r3, r5, r9, sl, lr} │ │ │ │ - blx 0x5a8608 │ │ │ │ + @ instruction: 0xf9f6f7d1 │ │ │ │ strmi r4, [r2], -r1, lsr #12 │ │ │ │ @ instruction: 0xf76d4630 │ │ │ │ - @ instruction: 0xf7fffb6b │ │ │ │ + @ instruction: 0xf7fffaeb │ │ │ │ movteq fp, #55329 @ 0xd821 │ │ │ │ orrhi pc, r9, r0, lsl #2 │ │ │ │ tstls r2, r4, lsl #16 │ │ │ │ - mcr2 7, 5, pc, cr12, cr9, {7} @ │ │ │ │ + mrc2 7, 5, pc, cr6, cr9, {7} │ │ │ │ @ instruction: 0xf4139b02 │ │ │ │ @ instruction: 0xf47e3380 │ │ │ │ ldcvs 14, cr10, [sl, #-652]! @ 0xfffffd74 │ │ │ │ ldmdavs r2, {r3, r4, r5, r9, sl, lr} │ │ │ │ svceq 0x00f0f012 │ │ │ │ mrcge 4, 4, APSR_nzcv, cr12, cr14, {1} │ │ │ │ ldrsbcs pc, [r0], #135 @ 0x87 @ │ │ │ │ stmdals r4, {r0, r2, r3, r4, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf3c29d06 │ │ │ │ ldreq r2, [r4, #320] @ 0x140 │ │ │ │ cmpphi r7, #64, 2 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf7fa4619 │ │ │ │ - stmdacs r0, {r0, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r3, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ svcge 0x00fef43e │ │ │ │ strtvs pc, [r4], #-1606 @ 0xfffff9ba │ │ │ │ ldrcs pc, [r6], #704 @ 0x2c0 │ │ │ │ - blx 0xf284ba │ │ │ │ + blx 0xfef285b8 │ │ │ │ strmi r4, [r6], -r9, lsr #12 │ │ │ │ stmdavs r5!, {sp} │ │ │ │ - @ instruction: 0xf9dcf7d1 │ │ │ │ + @ instruction: 0xf9c0f7d1 │ │ │ │ ldrtmi r4, [r0], -r2, lsl #12 │ │ │ │ @ instruction: 0xf76d4629 │ │ │ │ - @ instruction: 0xf765fac9 │ │ │ │ - @ instruction: 0xf642fb93 │ │ │ │ + @ instruction: 0xf765fa49 │ │ │ │ + @ instruction: 0xf642fb13 │ │ │ │ stmdavs r1!, {r3, r4, r7, r9, ip, sp, lr} │ │ │ │ @ instruction: 0xf76a9002 │ │ │ │ - blmi 0xfefa95d0 │ │ │ │ + blmi 0xfefa94d0 │ │ │ │ svccs 0x0070ee1d │ │ │ │ ldrbtmi r9, [fp], #-2050 @ 0xfffff7fe │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrtmi r4, [r3], #-1048 @ 0xfffffbe8 │ │ │ │ andls r4, r0, sl, lsl r6 │ │ │ │ svceq 0x0000f1b9 │ │ │ │ mvnshi pc, #0 │ │ │ │ tstpvc r0, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ @ instruction: 0xf7666808 │ │ │ │ - stmdavs r4!, {r0, r1, r2, r4, r5, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r4!, {r0, r1, r2, r4, r5, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ andcs r4, r0, r1, asr #12 │ │ │ │ movteq lr, #42912 @ 0xa7a0 │ │ │ │ rschi pc, r5, r0, lsl #2 │ │ │ │ tstls r2, r4, lsl #16 │ │ │ │ - ldc2l 7, cr15, [r0, #996] @ 0x3e4 │ │ │ │ + ldc2l 7, cr15, [sl, #996] @ 0x3e4 │ │ │ │ orrcs r9, r0, r2, lsl #22 │ │ │ │ smlabteq r1, r0, r2, pc @ │ │ │ │ stmdals r4, {r0, r1, r3, lr} │ │ │ │ @ instruction: 0xf5b39a05 │ │ │ │ @ instruction: 0xf0003f80 │ │ │ │ vcge.s8 d8, d0, d29 │ │ │ │ - blcs 0x10af44 │ │ │ │ + blcs 0x10b044 │ │ │ │ rsbhi pc, r8, #0 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r8, sl, fp, sp, lr} │ │ │ │ svceq 0x00f0f013 │ │ │ │ mrcge 4, 1, APSR_nzcv, cr12, cr14, {1} │ │ │ │ ldmdavs r9, {r0, r1, r2, r3, r4, r7, r8, r9, fp, lr} │ │ │ │ subsmi r9, r9, fp, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ sbchi pc, r1, r0, asr #32 │ │ │ │ - bicne pc, sp, r4, asr #4 │ │ │ │ + mvncs pc, r4, asr #4 │ │ │ │ smlabteq lr, r0, r2, pc @ │ │ │ │ ldrtmi r4, [r8], -r3, lsl #12 │ │ │ │ pop {r2, r3, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fb47f0 │ │ │ │ - stccs 8, cr11, [r0], {181} @ 0xb5 │ │ │ │ + stccs 8, cr11, [r0], {191} @ 0xbf │ │ │ │ tstphi r5, r0 @ p-variant is OBSOLETE │ │ │ │ svceq 0x0001f018 │ │ │ │ mcrge 4, 1, pc, cr2, cr14, {3} @ │ │ │ │ @ instruction: 0xf1c22610 │ │ │ │ @ instruction: 0xf7fe0402 │ │ │ │ @ instruction: 0xf5b2bf2b │ │ │ │ @ instruction: 0xf47e2f20 │ │ │ │ - b 0x14d6064 │ │ │ │ + b 0x14d6164 │ │ │ │ @ instruction: 0xf3c13cd1 │ │ │ │ strls r1, [r7], #-704 @ 0xfffffd40 │ │ │ │ stceq 0, cr15, [r2], {12} │ │ │ │ - b 0x13ed880 │ │ │ │ - b 0x14ad81c │ │ │ │ + b 0x13ed980 │ │ │ │ + b 0x14ad91c │ │ │ │ stceq 14, cr0, [sl], {67} @ 0x43 │ │ │ │ streq pc, [r4], #-4 │ │ │ │ cdpeq 0, 1, cr15, cr14, cr14, {0} │ │ │ │ streq lr, [ip], #-2692 @ 0xfffff57c │ │ │ │ andseq pc, r0, #2 │ │ │ │ stmdbge r4, {r1, r2, sl, ip, pc} │ │ │ │ strcc pc, [r3], #-963 @ 0xfffffc3d │ │ │ │ vmvn.i32 d20, #-1207959552 @ 0xb8000000 │ │ │ │ @ instruction: 0x43221340 │ │ │ │ movweq lr, #59971 @ 0xea43 │ │ │ │ movwcs lr, #18893 @ 0x49cd │ │ │ │ - blx 0xff6a8836 │ │ │ │ + blx 0xff928936 │ │ │ │ ldcllt 7, cr15, [r5, #1016]! @ 0x3f8 │ │ │ │ @ instruction: 0xf00279d2 │ │ │ │ - bcs 0x16b08c │ │ │ │ + bcs 0x16b18c │ │ │ │ andcs fp, r0, #148, 30 @ 0x250 │ │ │ │ ldrbt r2, [fp], #-513 @ 0xfffffdff │ │ │ │ - blx 0xfe8285f0 │ │ │ │ + blx 0x8286f0 │ │ │ │ strmi r4, [r1], -sl, lsr #12 │ │ │ │ ldrtmi r9, [r8], -r2 │ │ │ │ - blx 0xfe22875c │ │ │ │ + blx 0x1a2885c │ │ │ │ strtmi r9, [r1], -r2, lsl #16 │ │ │ │ - @ instruction: 0xf94cf7f9 │ │ │ │ + @ instruction: 0xf956f7f9 │ │ │ │ svclt 0x0050f7fe │ │ │ │ @ instruction: 0xf100034e │ │ │ │ stmdage r4, {r0, r1, r4, r7, r8, pc} │ │ │ │ @ instruction: 0xf7f99102 │ │ │ │ - blls 0x1a9e88 │ │ │ │ + blls 0x1a9fb0 │ │ │ │ vaddw.s8 q9, q8, d0 │ │ │ │ andmi r0, fp, r1, lsl #2 │ │ │ │ - bls 0x2518a0 │ │ │ │ + bls 0x2519a0 │ │ │ │ svccc 0x0080f5b3 │ │ │ │ andhi pc, pc, #0 │ │ │ │ eorshi pc, sp, #0, 4 │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ ldcvs 2, cr8, [fp, #-116]! @ 0xffffff8c │ │ │ │ @ instruction: 0xf413681b │ │ │ │ @ instruction: 0xf43e6f70 │ │ │ │ - blmi 0x1995fb4 │ │ │ │ - blls 0x3c4918 │ │ │ │ + blmi 0x19960b4 │ │ │ │ + blls 0x3c4a18 │ │ │ │ @ instruction: 0xf04f4059 │ │ │ │ mrsle r0, SPSR_und │ │ │ │ - @ instruction: 0x21a1f244 │ │ │ │ + @ instruction: 0x31b5f244 │ │ │ │ smlabteq lr, r0, r2, pc @ │ │ │ │ ldrtmi r4, [r8], -r3, lsr #12 │ │ │ │ pop {r2, r3, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fb47f0 │ │ │ │ - cmpeq r9, #191488 @ 0x2ec00 │ │ │ │ + cmpeq r9, #201728 @ 0x31400 │ │ │ │ tstphi r4, #0, 2 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf10003da │ │ │ │ ldceq 2, cr8, [sl], {220} @ 0xdc │ │ │ │ vraddhn.i16 d25, , │ │ │ │ strls r1, [r4], #-1216 @ 0xfffffb40 │ │ │ │ vmov.i32 q8, #188 @ 0x000000bc │ │ │ │ @ instruction: 0xf0043c03 │ │ │ │ stmdbge r4, {r1, r2, r3, r4, sl} │ │ │ │ @ instruction: 0xf0024638 │ │ │ │ vmov.i32 d16, #45056 @ 0x0000b000 │ │ │ │ - b 0x116f600 │ │ │ │ + b 0x116f700 │ │ │ │ @ instruction: 0x4323020c │ │ │ │ movwcs lr, #22989 @ 0x59cd │ │ │ │ - @ instruction: 0xf8c4f7fb │ │ │ │ + @ instruction: 0xf8cef7fb │ │ │ │ ldclt 7, cr15, [r1, #1016] @ 0x3f8 │ │ │ │ - blx 0x11286a8 │ │ │ │ + @ instruction: 0xf9c0f765 │ │ │ │ strmi r4, [r4], -sl, lsr #12 │ │ │ │ ldrtmi r4, [r8], -r1, lsl #12 │ │ │ │ - blx 0xb28814 │ │ │ │ + blx 0x328914 │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ rscsvc pc, pc, #82837504 @ 0x4f00000 │ │ │ │ - cdp2 7, 7, cr15, cr6, cr10, {3} │ │ │ │ + ldc2l 7, cr15, [r6, #424]! @ 0x1a8 │ │ │ │ @ instruction: 0x46204631 │ │ │ │ - @ instruction: 0xf8eaf7f9 │ │ │ │ + @ instruction: 0xf8f4f7f9 │ │ │ │ mcrlt 7, 7, pc, cr14, cr14, {7} @ │ │ │ │ @ instruction: 0xf7f9a804 │ │ │ │ - stmdbge r4, {r0, r3, r4, r5, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r4, {r0, r1, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fb4638 │ │ │ │ - @ instruction: 0xf7fefeb9 │ │ │ │ + @ instruction: 0xf7fefec3 │ │ │ │ @ instruction: 0xf1cfbd74 │ │ │ │ stmdage r4, {r0, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ - stc2 7, cr15, [sl, #996]! @ 0x3e4 │ │ │ │ + ldc2 7, cr15, [r4, #996]! @ 0x3e4 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r8, sl, fp, sp, lr} │ │ │ │ svceq 0x00f0f013 │ │ │ │ stclge 4, cr15, [r8, #-248]! @ 0xffffff08 │ │ │ │ - bls 0x2d1574 │ │ │ │ + bls 0x2d1674 │ │ │ │ strls lr, [r5], #-2525 @ 0xfffff623 │ │ │ │ - blcs 0xfc3b4 │ │ │ │ + blcs 0xfc4b4 │ │ │ │ eorhi pc, ip, #0 │ │ │ │ @ instruction: 0xf47e2a00 │ │ │ │ @ instruction: 0x4638ad5d │ │ │ │ - @ instruction: 0xf872f7fe │ │ │ │ + @ instruction: 0xf87cf7fe │ │ │ │ @ instruction: 0xf43e2800 │ │ │ │ @ instruction: 0xf765aec9 │ │ │ │ - strmi pc, [r0], r7, lsl #20 │ │ │ │ - blx 0x228720 │ │ │ │ + strmi pc, [r0], r7, lsl #19 │ │ │ │ + @ instruction: 0xf984f765 │ │ │ │ @ instruction: 0xf6464621 │ │ │ │ vaddhn.i16 d22, q0, q10 │ │ │ │ @ instruction: 0x46072496 │ │ │ │ strtmi r4, [r8], -lr, lsr #12 │ │ │ │ @ instruction: 0xf7d16825 │ │ │ │ - strmi pc, [r2], -r3, lsr #17 │ │ │ │ + strmi pc, [r2], -r7, lsl #17 │ │ │ │ strtmi r4, [r9], -r0, asr #12 │ │ │ │ - @ instruction: 0xf990f76d │ │ │ │ + @ instruction: 0xf910f76d │ │ │ │ @ instruction: 0x46384631 │ │ │ │ - blx 0x92875c │ │ │ │ + @ instruction: 0xf9a0f76a │ │ │ │ vnmls.f64 d4, d13, d17 │ │ │ │ stmdavs r0!, {r4, r5, r6, r8, r9, sl, fp, sp} │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ - bl 0x300d0c │ │ │ │ + bl 0x300e0c │ │ │ │ ldmne ip!, {r1, r8, r9} │ │ │ │ @ instruction: 0xf1b94410 │ │ │ │ @ instruction: 0xf0000f00 │ │ │ │ @ instruction: 0xf64c82c3 │ │ │ │ vbic.i32 d20, #8 @ 0x00000008 │ │ │ │ stmib sp, {r0, r2, r4, r7, r8}^ │ │ │ │ andcs r4, r0, #0 │ │ │ │ @ instruction: 0xf7666808 │ │ │ │ - @ instruction: 0xf7fef9eb │ │ │ │ + @ instruction: 0xf7fef96b │ │ │ │ stmdage r4, {r0, r2, r4, r7, r9, sl, fp, ip, sp, pc} │ │ │ │ - stc2l 7, cr15, [r0], #996 @ 0x3e4 │ │ │ │ + stc2l 7, cr15, [sl], #996 @ 0x3e4 │ │ │ │ ldrtmi sl, [r8], -r4, lsl #18 │ │ │ │ - mrrc2 7, 15, pc, r0, cr11 @ │ │ │ │ + mrrc2 7, 15, pc, sl, cr11 @ │ │ │ │ ldclt 7, cr15, [fp, #-1016] @ 0xfffffc08 │ │ │ │ @ instruction: 0xf7f9a804 │ │ │ │ - stmdbge r4, {r0, r1, r4, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r4, {r0, r2, r3, r4, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fb4638 │ │ │ │ - @ instruction: 0xf7fef9e1 │ │ │ │ + @ instruction: 0xf7fef9eb │ │ │ │ @ instruction: 0x2608bd12 │ │ │ │ ldrmi lr, [r9], -sp, ror #13 │ │ │ │ movwls sl, #10244 @ 0x2804 │ │ │ │ strmi lr, [r6], #-2509 @ 0xfffff633 │ │ │ │ - stc2 7, cr15, [r6], {249} @ 0xf9 │ │ │ │ + ldc2 7, cr15, [r0], {249} @ 0xf9 │ │ │ │ ldreq r9, [r9], -r2, lsl #22 │ │ │ │ stcge 5, cr15, [r4, #-248] @ 0xffffff08 │ │ │ │ ldrtmi sl, [r8], -r4, lsl #18 │ │ │ │ - mcr2 7, 1, pc, cr2, cr10, {7} @ │ │ │ │ - ldcllt 7, cr15, [pc], #1016 @ 0xeae2c │ │ │ │ - addeq r5, r3, r2, lsr #8 │ │ │ │ + mcr2 7, 1, pc, cr12, cr10, {7} @ │ │ │ │ + ldcllt 7, cr15, [pc], #1016 @ 0xeaf2c │ │ │ │ + addeq r5, r3, r2, lsr #6 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - @ instruction: 0x008351b8 │ │ │ │ + strheq r5, [r3], r8 │ │ │ │ stmdage r4, {r0, r3, r4, r9, sl, lr} │ │ │ │ stmib sp, {r1, r8, r9, ip, pc}^ │ │ │ │ @ instruction: 0xf7f94406 │ │ │ │ - blls 0x1a9c0c │ │ │ │ + blls 0x1a9d34 │ │ │ │ @ instruction: 0xf100061d │ │ │ │ ldcvs 1, cr8, [fp, #-592]! @ 0xfffffdb0 │ │ │ │ @ instruction: 0x2098f8d3 │ │ │ │ svcvs 0x0070f412 │ │ │ │ msrhi SPSR_fsxc, r0 │ │ │ │ @ instruction: 0xf413685b │ │ │ │ svclt 0x00140f70 │ │ │ │ @@ -223681,186 +223747,186 @@ │ │ │ │ @ instruction: 0xf43e2b00 │ │ │ │ @ instruction: 0xf8d7acdd │ │ │ │ @ instruction: 0x463830d0 │ │ │ │ stmdavs r4, {r0, r2, r3, r4, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ smlalbtcs pc, r0, r3, r3 @ │ │ │ │ @ instruction: 0xf140059c │ │ │ │ tstcs r0, r7, ror r2 │ │ │ │ - blx 0x11a8a7a │ │ │ │ + blx 0x1428b7a │ │ │ │ @ instruction: 0xf43e2800 │ │ │ │ @ instruction: 0xf646ae3f │ │ │ │ vaddhn.i16 d22, q0, q10 │ │ │ │ @ instruction: 0xf7652496 │ │ │ │ - @ instruction: 0x4631f979 │ │ │ │ + @ instruction: 0x4631f8f9 │ │ │ │ andcs r4, r0, r5, lsl #12 │ │ │ │ @ instruction: 0xf7d16826 │ │ │ │ - @ instruction: 0x4602f81d │ │ │ │ + strmi pc, [r2], -r1, lsl #16 │ │ │ │ ldrtmi r4, [r1], -r8, lsr #12 │ │ │ │ - @ instruction: 0xf8c2f76d │ │ │ │ - @ instruction: 0xf9d4f765 │ │ │ │ + @ instruction: 0xf842f76d │ │ │ │ + @ instruction: 0xf954f765 │ │ │ │ @ instruction: 0xf6426821 │ │ │ │ @ instruction: 0x900272bc │ │ │ │ - @ instruction: 0xf9e2f76a │ │ │ │ + @ instruction: 0xf962f76a │ │ │ │ vmov.s16 r4, d29[0] │ │ │ │ stmdals r2, {r4, r5, r6, r8, r9, sl, fp, sp} │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ orrmi pc, r8, r9, asr #4 │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ ldrmi r5, [r8], #-2259 @ 0xfffff72d │ │ │ │ strtmi r9, [fp], #-0 │ │ │ │ stmdavs r8, {r1, r3, r4, r9, sl, lr} │ │ │ │ - @ instruction: 0xf93cf766 │ │ │ │ + @ instruction: 0xf8bcf766 │ │ │ │ strbmi r6, [r1], -r4, lsr #16 │ │ │ │ @ instruction: 0xf7d02000 │ │ │ │ - qsub8mi pc, r1, r9 @ │ │ │ │ + @ instruction: 0x4621ffdd │ │ │ │ strtmi r4, [r8], -r2, lsl #12 │ │ │ │ - @ instruction: 0xf952f76d │ │ │ │ + @ instruction: 0xf8d2f76d │ │ │ │ mcrlt 7, 0, pc, cr8, cr14, {7} @ │ │ │ │ svccs 0x00a0f5b2 │ │ │ │ ldcge 4, cr15, [r2], {126} @ 0x7e │ │ │ │ @ instruction: 0xf100060e │ │ │ │ stmdage r4, {r5, r8, pc} │ │ │ │ strmi lr, [r6], #-2509 @ 0xfffff633 │ │ │ │ - stc2 7, cr15, [r8], {249} @ 0xf9 │ │ │ │ + ldc2 7, cr15, [r2], {249} @ 0xf9 │ │ │ │ ldrtmi sl, [r8], -r4, lsl #18 │ │ │ │ - mrrc2 7, 15, pc, r8, cr10 @ │ │ │ │ + stc2l 7, cr15, [r2], #-1000 @ 0xfffffc18 │ │ │ │ stclt 7, cr15, [r5], {254} @ 0xfe │ │ │ │ strls sl, [r7], #-2052 @ 0xfffff7fc │ │ │ │ - stc2 7, cr15, [r0], #996 @ 0x3e4 │ │ │ │ + stc2 7, cr15, [sl], #996 @ 0x3e4 │ │ │ │ ldrtmi sl, [r8], -r4, lsl #18 │ │ │ │ - mcr2 7, 0, pc, cr12, cr10, {7} @ │ │ │ │ + mrc2 7, 0, pc, cr6, cr10, {7} │ │ │ │ ldcllt 7, cr15, [fp], #-1016 @ 0xfffffc08 │ │ │ │ movwls r4, #9784 @ 0x2638 │ │ │ │ - @ instruction: 0xff8ef7fd │ │ │ │ + @ instruction: 0xff98f7fd │ │ │ │ @ instruction: 0xf43e2800 │ │ │ │ - blls 0x1962e0 │ │ │ │ + blls 0x1963e0 │ │ │ │ svceq 0x0000f1b8 │ │ │ │ - blge 0x1d28950 │ │ │ │ + blge 0x1d28a50 │ │ │ │ svceq 0x0018f015 │ │ │ │ - blge 0x1ba7c58 │ │ │ │ + blge 0x1ba7d58 │ │ │ │ ldrsbtcs pc, [r4], r7 @ │ │ │ │ stmdbeq r1, {r1, r8, ip, sp, lr, pc} │ │ │ │ - bllt 0x1aa8b64 │ │ │ │ + bllt 0x1aa8c64 │ │ │ │ cmnpmi r0, pc, asr #32 @ p-variant is OBSOLETE │ │ │ │ - mcr2 7, 1, pc, cr6, cr15, {5} @ │ │ │ │ + mcr2 7, 0, pc, cr6, cr15, {5} @ │ │ │ │ ldcllt 7, cr15, [r0, #1016] @ 0x3f8 │ │ │ │ @ instruction: 0xf47e428b │ │ │ │ ldcvs 12, cr10, [fp, #-364]! @ 0xfffffe94 │ │ │ │ @ instruction: 0xf013681b │ │ │ │ @ instruction: 0xf43e0ff0 │ │ │ │ - blmi 0xfe4d5cdc │ │ │ │ - blls 0x3c4bf0 │ │ │ │ + blmi 0xfe4d5ddc │ │ │ │ + blls 0x3c4cf0 │ │ │ │ @ instruction: 0xf04f4059 │ │ │ │ @ instruction: 0xf47f0300 │ │ │ │ @ instruction: 0xf644aeda │ │ │ │ - vmla.f d20, d16, d1[5] │ │ │ │ + vsra.s64 , , #64 │ │ │ │ ldr r0, [r7], -lr, lsl #2 │ │ │ │ vmull.u8 q8, d17, d10 │ │ │ │ @ instruction: 0xf0023c03 │ │ │ │ vmov.i32 d16, #45056 @ 0x0000b000 │ │ │ │ - b 0x117bbb0 │ │ │ │ + b 0x117bcb0 │ │ │ │ andls r0, r6, #12, 4 @ 0xc0000000 │ │ │ │ @ instruction: 0xf003085a │ │ │ │ strls r0, [r4], #-3087 @ 0xfffff3f1 │ │ │ │ @ instruction: 0xf3c3a904 │ │ │ │ ldrtmi r1, [r8], -r0, asr #9 │ │ │ │ tstpeq r0, #2 @ p-variant is OBSOLETE │ │ │ │ - b 0x11cfbe0 │ │ │ │ + b 0x11cfce0 │ │ │ │ movwls r0, #29452 @ 0x730c │ │ │ │ - mcr2 7, 0, pc, cr4, cr11, {7} @ │ │ │ │ + mcr2 7, 0, pc, cr14, cr11, {7} @ │ │ │ │ stclt 7, cr15, [sp], #-1016 @ 0xfffffc08 │ │ │ │ @ instruction: 0xf7fe2608 │ │ │ │ stmdage r4, {r0, r1, r2, r4, r5, r8, sl, fp, ip, sp, pc} │ │ │ │ stmib sp, {r1, r8, ip, pc}^ │ │ │ │ @ instruction: 0xf7f94406 │ │ │ │ - blls 0x1a9a70 │ │ │ │ + blls 0x1a9b98 │ │ │ │ stmdbge r4, {r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf100061f │ │ │ │ @ instruction: 0xf7fa8178 │ │ │ │ - @ instruction: 0xf7fefb89 │ │ │ │ + @ instruction: 0xf7fefb93 │ │ │ │ ldcvs 12, cr11, [fp, #-104]! @ 0xffffff98 │ │ │ │ @ instruction: 0x2098f8d3 │ │ │ │ svcvs 0x0070f412 │ │ │ │ sbchi pc, pc, r0 │ │ │ │ @ instruction: 0xf413685b │ │ │ │ svclt 0x00140f70 │ │ │ │ movwcs r2, #769 @ 0x301 │ │ │ │ @ instruction: 0xf43e2b00 │ │ │ │ @ instruction: 0xf8d7ac09 │ │ │ │ @ instruction: 0x463830b0 │ │ │ │ @ instruction: 0xf47e2b00 │ │ │ │ @ instruction: 0xf8d7ac03 │ │ │ │ stccs 0, cr5, [r0, #-720] @ 0xfffffd30 │ │ │ │ - blge 0xa7e2c │ │ │ │ - @ instruction: 0xff14f7fd │ │ │ │ + blge 0xa7f2c │ │ │ │ + @ instruction: 0xff1ef7fd │ │ │ │ @ instruction: 0xf43e2800 │ │ │ │ @ instruction: 0xf765ad6b │ │ │ │ - @ instruction: 0xf646f8a9 │ │ │ │ + @ instruction: 0xf646f829 │ │ │ │ vsubw.s8 q11, q0, d20 │ │ │ │ @ instruction: 0x46212396 │ │ │ │ strtmi r4, [r8], -r6, lsl #12 │ │ │ │ ldmdavs ip, {r1, r8, r9, ip, pc} │ │ │ │ - @ instruction: 0xff48f7d0 │ │ │ │ + @ instruction: 0xff2cf7d0 │ │ │ │ ldrtmi r4, [r0], -r2, lsl #12 │ │ │ │ @ instruction: 0xf76c4621 │ │ │ │ - @ instruction: 0xf44fffed │ │ │ │ + @ instruction: 0xf44fff6d │ │ │ │ ldrtmi r4, [r1], -r0, lsl #4 │ │ │ │ @ instruction: 0xf76a4630 │ │ │ │ - str pc, [r3, #-2763]! @ 0xfffff535 │ │ │ │ + str pc, [r3, #-2635]! @ 0xfffff5b5 │ │ │ │ ldrtmi sl, [r8], -r4, lsl #18 │ │ │ │ - stc2 7, cr15, [r8], {253} @ 0xfd │ │ │ │ - bllt 0xff7e8c74 │ │ │ │ + ldc2 7, cr15, [r2], {253} @ 0xfd │ │ │ │ + bllt 0xff7e8d74 │ │ │ │ ldmdavs r9, {r0, r1, r3, r4, r5, r8, sl, fp, sp, lr} │ │ │ │ svceq 0x00f0f011 │ │ │ │ @ instruction: 0xf8d3d10a │ │ │ │ @ instruction: 0xf4111098 │ │ │ │ @ instruction: 0xf43e6f70 │ │ │ │ ldmdavs fp, {r0, r1, r2, r3, r6, r7, r8, r9, fp, sp, pc}^ │ │ │ │ svcvs 0x0070f413 │ │ │ │ - blge 0xff3a7d94 │ │ │ │ + blge 0xff3a7e94 │ │ │ │ ldmdavs r9, {r0, r3, r6, r8, r9, fp, lr} │ │ │ │ subsmi r9, r9, fp, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ mcrge 4, 2, pc, cr15, cr15, {3} @ │ │ │ │ @ instruction: 0x51bdf644 │ │ │ │ smlabteq r5, r0, r2, pc @ │ │ │ │ ldcvs 5, cr14, [fp, #-560]! @ 0xfffffdd0 │ │ │ │ @ instruction: 0xf413681b │ │ │ │ @ instruction: 0xf43e6f70 │ │ │ │ - blmi 0x1115ba0 │ │ │ │ - blls 0x3c4d2c │ │ │ │ + blmi 0x1115ca0 │ │ │ │ + blls 0x3c4e2c │ │ │ │ @ instruction: 0xf04f4059 │ │ │ │ @ instruction: 0xf47f0300 │ │ │ │ @ instruction: 0xf244ae3c │ │ │ │ - vsra.s64 d18, d5, #64 │ │ │ │ + vaddw.s8 , q8, d25 │ │ │ │ ldrb r0, [r3, #270]! @ 0x10e │ │ │ │ stmdavs fp, {r0, r3, r4, r5, r8, sl, fp, sp, lr} │ │ │ │ svcvs 0x0070f413 │ │ │ │ @ instruction: 0xf8d1d10a │ │ │ │ @ instruction: 0xf4133098 │ │ │ │ @ instruction: 0xf43e6f70 │ │ │ │ stmdavs fp, {r0, r1, r2, r3, r4, r7, r8, r9, fp, sp, pc}^ │ │ │ │ svcvs 0x0070f413 │ │ │ │ - blge 0xfe7a7df4 │ │ │ │ + blge 0xfe7a7ef4 │ │ │ │ ldmdavs r9, {r0, r4, r5, r8, r9, fp, lr} │ │ │ │ subsmi r9, r9, fp, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ mrcge 4, 0, APSR_nzcv, cr15, cr15, {3} │ │ │ │ teqpvs r1, r7, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlabteq r5, r0, r2, pc @ │ │ │ │ addmi lr, fp, #897581056 @ 0x35800000 │ │ │ │ - blge 0xfe3a7f14 │ │ │ │ + blge 0xfe3a8014 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r8, sl, fp, sp, lr} │ │ │ │ svcvs 0x0070f413 │ │ │ │ - blge 0xfe227e20 │ │ │ │ + blge 0xfe227f20 │ │ │ │ ldmdavs r9, {r1, r2, r5, r8, r9, fp, lr} │ │ │ │ subsmi r9, r9, fp, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ mcrge 4, 0, pc, cr9, cr15, {3} @ │ │ │ │ - cmpppl r1, r4, asr #12 @ p-variant is OBSOLETE │ │ │ │ + msrvs (UNDEF: 101), r4 │ │ │ │ smlabteq lr, r0, r2, pc @ │ │ │ │ ldmibvc fp, {r6, r7, r8, sl, sp, lr, pc}^ │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ svclt 0x00942b02 │ │ │ │ movwcs r2, #4864 @ 0x1300 │ │ │ │ stmib sp, {r1, r2, r3, r7, r9, sl, sp, lr, pc}^ │ │ │ │ subseq r4, ip, r6, lsl #8 │ │ │ │ @@ -223868,143 +223934,143 @@ │ │ │ │ ldreq pc, [lr], #-4 │ │ │ │ ldceq 3, cr4, [sl], {20} │ │ │ │ andseq pc, r0, #2 │ │ │ │ ldrtmi sl, [r8], -r4, lsl #18 │ │ │ │ movwcc pc, #13251 @ 0x33c3 @ │ │ │ │ stmib sp, {r0, r1, r4, r8, r9, lr}^ │ │ │ │ @ instruction: 0xf7fa4304 │ │ │ │ - @ instruction: 0xf7fefb91 │ │ │ │ + @ instruction: 0xf7fefb9b │ │ │ │ stmdbge r4, {r1, r3, r4, r6, r8, r9, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fb4638 │ │ │ │ - @ instruction: 0xf7fef8bd │ │ │ │ + @ instruction: 0xf7fef8c7 │ │ │ │ stmdage r4, {r2, r4, r6, r8, r9, fp, ip, sp, pc} │ │ │ │ stmib sp, {r1, r8, ip, pc}^ │ │ │ │ @ instruction: 0xf7f94406 │ │ │ │ - blls 0x1a9974 │ │ │ │ + blls 0x1a9a9c │ │ │ │ ldrtmi sl, [r8], -r4, lsl #18 │ │ │ │ @ instruction: 0xf100061d │ │ │ │ @ instruction: 0xf7fb80e7 │ │ │ │ - @ instruction: 0xf7fefba1 │ │ │ │ + @ instruction: 0xf7fefbab │ │ │ │ ldmibvc fp, {r2, r6, r8, r9, fp, ip, sp, pc}^ │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ svclt 0x00942b02 │ │ │ │ movwcs r2, #4864 @ 0x1300 │ │ │ │ @ instruction: 0xf7f9e72e │ │ │ │ - strt pc, [r8], #2573 @ 0xa0d │ │ │ │ - addeq r5, r3, r4, lsr #1 │ │ │ │ + strt pc, [r8], #2583 @ 0xa17 │ │ │ │ + addeq r4, r3, r4, lsr #31 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ @ instruction: 0xf7fd4638 │ │ │ │ - stmdacs r0, {r0, r3, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r4, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ stcge 4, cr15, [r0], #248 @ 0xf8 │ │ │ │ - @ instruction: 0xffdef764 │ │ │ │ + @ instruction: 0xff5ef764 │ │ │ │ @ instruction: 0xf7644680 │ │ │ │ - @ instruction: 0x4621ffdb │ │ │ │ + qsaxmi pc, r1, fp @ │ │ │ │ strtvs pc, [r4], #-1606 @ 0xfffff9ba │ │ │ │ ldrcs pc, [r6], #704 @ 0x2c0 │ │ │ │ strtmi r4, [lr], -r7, lsl #12 │ │ │ │ stmdavs r5!, {r3, r5, r9, sl, lr} │ │ │ │ - mrc2 7, 3, pc, cr10, cr0, {6} │ │ │ │ + mrc2 7, 2, pc, cr14, cr0, {6} │ │ │ │ strbmi r4, [r0], -r2, lsl #12 │ │ │ │ @ instruction: 0xf76c4629 │ │ │ │ - stmdavs r5!, {r0, r1, r2, r5, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r5!, {r0, r1, r2, r5, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x46304651 │ │ │ │ - mrc2 7, 3, pc, cr0, cr0, {6} │ │ │ │ + mrc2 7, 2, pc, cr4, cr0, {6} │ │ │ │ strmi r4, [r2], -r9, lsr #12 │ │ │ │ @ instruction: 0xf76c4638 │ │ │ │ - strb pc, [pc, #3933] @ 0xebd71 @ │ │ │ │ - @ instruction: 0xf9e0f7f9 │ │ │ │ + strb pc, [pc, #3805] @ 0xebdf1 @ │ │ │ │ + @ instruction: 0xf9eaf7f9 │ │ │ │ ldmdblt lr, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r8, sl, fp, sp, lr} │ │ │ │ svceq 0x00f0f013 │ │ │ │ - blge 0x227f20 │ │ │ │ + blge 0x228020 │ │ │ │ ldmdavs r9, {r0, r2, r4, r6, r8, r9, fp, lr} │ │ │ │ subsmi r9, r9, fp, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ stcge 4, cr15, [r9, #508] @ 0x1fc │ │ │ │ - bicne pc, r5, r4, asr #4 │ │ │ │ + bicscs pc, r9, r4, asr #4 │ │ │ │ smlabteq lr, r0, r2, pc @ │ │ │ │ ldceq 4, cr14, [sl], {198} @ 0xc6 │ │ │ │ vraddhn.i16 d25, , │ │ │ │ strls r1, [r4], #-1216 @ 0xfffffb40 │ │ │ │ vmov.i32 q8, #188 @ 0x000000bc │ │ │ │ @ instruction: 0xf0043c03 │ │ │ │ stmdbge r4, {r1, r2, r3, r4, sl} │ │ │ │ @ instruction: 0xf0024638 │ │ │ │ vmov.i32 d16, #45056 @ 0x0000b000 │ │ │ │ - b 0x116fb64 │ │ │ │ + b 0x116fc64 │ │ │ │ @ instruction: 0x4323020c │ │ │ │ movwcs lr, #22989 @ 0x59cd │ │ │ │ - stc2l 7, cr15, [r4, #-1004] @ 0xfffffc14 │ │ │ │ - blt 0xff8e8e6c │ │ │ │ + stc2l 7, cr15, [lr, #-1004] @ 0xfffffc14 │ │ │ │ + blt 0xff8e8f6c │ │ │ │ svccs 0x00a0f5b2 │ │ │ │ - bge 0xff7a8074 │ │ │ │ + bge 0xff7a8174 │ │ │ │ strmi lr, [r6], #-2509 @ 0xfffff633 │ │ │ │ streq sl, [ip], -r4, lsl #16 │ │ │ │ @ instruction: 0xf7f9d458 │ │ │ │ - stmdbge r4, {r0, r2, r3, r4, r5, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r4, {r0, r1, r2, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fb4638 │ │ │ │ - @ instruction: 0xf7fefb9f │ │ │ │ + @ instruction: 0xf7fefba9 │ │ │ │ ldrmi fp, [r9], -lr, asr #21 │ │ │ │ movwls sl, #10244 @ 0x2804 │ │ │ │ strmi lr, [r6], #-2509 @ 0xfffff633 │ │ │ │ - blx 0x17a8e88 │ │ │ │ + blx 0x1a28f88 │ │ │ │ ldreq r9, [lr], -r2, lsl #22 │ │ │ │ - bge 0xff1a84a4 │ │ │ │ + bge 0xff1a85a4 │ │ │ │ ldrtmi sl, [r8], -r4, lsl #18 │ │ │ │ - @ instruction: 0xf984f7fb │ │ │ │ - blt 0xff068eb0 │ │ │ │ + @ instruction: 0xf98ef7fb │ │ │ │ + blt 0xff068fb0 │ │ │ │ movwls r4, #9784 @ 0x2638 │ │ │ │ - ldc2l 7, cr15, [r0, #1012] @ 0x3f4 │ │ │ │ + ldc2l 7, cr15, [sl, #1012] @ 0x3f4 │ │ │ │ @ instruction: 0xf43e2800 │ │ │ │ - blls 0x195f64 │ │ │ │ + blls 0x196064 │ │ │ │ svceq 0x0000f1b8 │ │ │ │ - bge 0xff7e8ccc │ │ │ │ + bge 0xff7e8dcc │ │ │ │ svceq 0x000cf015 │ │ │ │ - bge 0xff667fd4 │ │ │ │ + bge 0xff6680d4 │ │ │ │ ldrsbtcs pc, [r4], r7 @ │ │ │ │ @ instruction: 0xf1021052 │ │ │ │ @ instruction: 0xf7ff0901 │ │ │ │ @ instruction: 0xf7fabad0 │ │ │ │ - @ instruction: 0xf7fefed9 │ │ │ │ + @ instruction: 0xf7fefee3 │ │ │ │ ldmibvc fp, {r1, r5, r7, r9, fp, ip, sp, pc}^ │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ svclt 0x00942b02 │ │ │ │ movwcs r2, #4864 @ 0x1300 │ │ │ │ - bllt 0xfed68efc │ │ │ │ + bllt 0xfed68ffc │ │ │ │ @ instruction: 0xf3c30ada │ │ │ │ @ instruction: 0xf0025c80 │ │ │ │ vmov.i32 d16, #48640 @ 0x0000be00 │ │ │ │ - b 0x117bf10 │ │ │ │ + b 0x117c010 │ │ │ │ andls r0, r6, #12, 4 @ 0xc0000000 │ │ │ │ @ instruction: 0xf003085a │ │ │ │ strls r0, [r4], #-3087 @ 0xfffff3f1 │ │ │ │ @ instruction: 0xf3c3a904 │ │ │ │ ldrtmi r1, [r8], -r0, asr #9 │ │ │ │ tstpeq r0, #2 @ p-variant is OBSOLETE │ │ │ │ - b 0x11cff40 │ │ │ │ + b 0x11d0040 │ │ │ │ movwls r0, #29452 @ 0x730c │ │ │ │ - blx 0xfa8f20 │ │ │ │ - blt 0x2068f30 │ │ │ │ - blx 0x4a8f20 │ │ │ │ + blx 0x1229020 │ │ │ │ + blt 0x2069030 │ │ │ │ + blx 0x729020 │ │ │ │ ldrtmi sl, [r8], -r4, lsl #18 │ │ │ │ - blx 0x9a8f2e │ │ │ │ - blt 0x1e68f40 │ │ │ │ + blx 0xc2902e │ │ │ │ + blt 0x1e69040 │ │ │ │ orrseq pc, ip, ip, asr #12 │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ @ instruction: 0xf7656808 │ │ │ │ - str pc, [lr], #-3847 @ 0xfffff0f9 │ │ │ │ + str pc, [lr], #-3719 @ 0xfffff179 │ │ │ │ bicpl pc, r4, ip, asr #12 │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ strbmi r9, [sl], -r1 │ │ │ │ strls r6, [r0], #-2056 @ 0xfffff7f8 │ │ │ │ - @ instruction: 0xff28f765 │ │ │ │ - bllt 0xff5a8f68 │ │ │ │ - ldc2l 7, cr15, [r0, #1004]! @ 0x3ec │ │ │ │ - blt 0x1868f70 │ │ │ │ - @ instruction: 0xf92ef7f9 │ │ │ │ + cdp2 7, 10, cr15, cr8, cr5, {3} │ │ │ │ + bllt 0xff5a9068 │ │ │ │ + ldc2l 7, cr15, [sl, #1004]! @ 0x3ec │ │ │ │ + blt 0x1869070 │ │ │ │ + @ instruction: 0xf938f7f9 │ │ │ │ svclt 0x0000e588 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ orreq lr, r1, #0, 22 │ │ │ │ stccc 8, cr15, [ip], {211} @ 0xd3 │ │ │ │ @ instruction: 0xf8d0b921 │ │ │ │ @ instruction: 0xf0022c10 │ │ │ │ tstmi r3, #4, 4 @ 0x40000000 │ │ │ │ @@ -224077,19 +224143,19 @@ │ │ │ │ svceq 0x0001f013 │ │ │ │ @ instruction: 0xf04fbf08 │ │ │ │ @ instruction: 0xf8d04178 │ │ │ │ @ instruction: 0xf8d04210 │ │ │ │ @ instruction: 0xf8d03218 │ │ │ │ @ instruction: 0xf0032228 │ │ │ │ @ instruction: 0xf8904300 │ │ │ │ - b 0x11e35f4 │ │ │ │ + b 0x11e36f4 │ │ │ │ @ instruction: 0xf8d07344 │ │ │ │ - b 0x11bb948 │ │ │ │ + b 0x11bba48 │ │ │ │ @ instruction: 0xf8d063c4 │ │ │ │ - b 0x11bb960 │ │ │ │ + b 0x11bba60 │ │ │ │ @ instruction: 0xf8d04304 │ │ │ │ @ instruction: 0x43234c48 │ │ │ │ andsmi pc, r4, #208, 16 @ 0xd00000 │ │ │ │ andseq pc, ip, #208, 16 @ 0xd00000 │ │ │ │ vldmiaeq r4, {s29-s107} │ │ │ │ stcpl 0, cr15, [r0], {12} │ │ │ │ movweq lr, #51779 @ 0xca43 │ │ │ │ @@ -224105,64 +224171,64 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ andcs fp, r0, r0, lsl sp │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec42330 │ │ │ │ + bl 0xfec42430 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ - vhadd.s8 d18, d1, d0 │ │ │ │ - vorr.i32 d23, #1024 @ 0x00000400 │ │ │ │ + @ instruction: 0xf6412000 │ │ │ │ + vsubw.s8 q8, q0, d20 │ │ │ │ vcge.s8 d16, d10, d21 │ │ │ │ - vaddw.s8 q11, q8, d20 │ │ │ │ + vsra.s64 d23, d20, #64 │ │ │ │ rsbcs r0, ip, #-1073741813 @ 0xc000000b │ │ │ │ @ instruction: 0xf1629000 │ │ │ │ svclt 0x0000fc29 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec4235c │ │ │ │ + bl 0xfec4245c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ vhadd.s8 d18, d10, d0 │ │ │ │ - vaddw.s8 q11, q8, d20 │ │ │ │ - blmi 0x16b62c │ │ │ │ + vsra.s64 d23, d20, #64 │ │ │ │ + blmi 0x16b72c │ │ │ │ andls r2, r0, r2, ror r2 │ │ │ │ ldc2 1, cr15, [r6], {98} @ 0x62 │ │ │ │ - eorseq r1, r5, r4, lsr #14 │ │ │ │ + eorseq r1, r5, r4, lsr r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec42384 │ │ │ │ + bl 0xfec42484 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ vhadd.s8 d18, d10, d0 │ │ │ │ - vaddw.s8 q11, q8, d20 │ │ │ │ - blmi 0x16b654 │ │ │ │ + vsra.s64 d23, d20, #64 │ │ │ │ + blmi 0x16b754 │ │ │ │ andls r2, r0, r8, ror r2 │ │ │ │ stc2 1, cr15, [r2], {98} @ 0x62 │ │ │ │ - eorseq r1, r5, r8, lsr r7 │ │ │ │ + eorseq r1, r5, r8, asr #16 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec423ac │ │ │ │ + bl 0xfec424ac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ vhadd.s8 d18, d10, d0 │ │ │ │ - vaddw.s8 q11, q8, d20 │ │ │ │ - blmi 0x16b67c │ │ │ │ + vsra.s64 d23, d20, #64 │ │ │ │ + blmi 0x16b77c │ │ │ │ andls r2, r0, lr, ror r2 │ │ │ │ - blx 0xffca7752 │ │ │ │ - eorseq r1, r5, r8, asr r7 │ │ │ │ + blx 0xffca7852 │ │ │ │ + eorseq r1, r5, r8, ror #16 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec423d4 │ │ │ │ + bl 0xfec424d4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ vhadd.s8 d18, d10, d0 │ │ │ │ - vaddw.s8 q11, q8, d20 │ │ │ │ - blmi 0x16b6a4 │ │ │ │ + vsra.s64 d23, d20, #64 │ │ │ │ + blmi 0x16b7a4 │ │ │ │ andls r2, r0, r4, lsl #5 │ │ │ │ - blx 0xff7a777a │ │ │ │ - eorseq r1, r5, ip, ror #14 │ │ │ │ + blx 0xff7a787a │ │ │ │ + eorseq r1, r5, ip, ror r8 │ │ │ │ ldrbmi r2, [r0, -r0]! │ │ │ │ ldrbmi r2, [r0, -r0, asr #32]! │ │ │ │ @ instruction: 0xf8d0401a │ │ │ │ addsmi r3, r9, #96, 24 @ 0x6000 │ │ │ │ @ instruction: 0xb12ad00c │ │ │ │ rscscc pc, r8, r0, lsl #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @@ -224172,24 +224238,24 @@ │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ mcrrcc 8, 13, pc, r8, cr0 @ │ │ │ │ movwcs fp, #331 @ 0x14b │ │ │ │ svclt 0x000c429a │ │ │ │ @ instruction: 0xf5003034 │ │ │ │ tstcs r0, pc, lsr r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ - bl 0xfcffc │ │ │ │ + bl 0xfd0fc │ │ │ │ @ instruction: 0xf8910181 │ │ │ │ vmull.u8 , d3, d12 │ │ │ │ strb r0, [pc, r0, asr #6]! │ │ │ │ eorcc pc, r8, #208, 16 @ 0xd00000 │ │ │ │ tstle r7, sl, lsl r7 │ │ │ │ - blcs 0x22d6c0 │ │ │ │ + blcs 0x22d7c0 │ │ │ │ ldm pc, {r2, r5, fp, ip, lr, pc}^ @ │ │ │ │ - blne 0x1e7268 │ │ │ │ - bleq 0x3b3eac │ │ │ │ + blne 0x1e7368 │ │ │ │ + bleq 0x3b3fac │ │ │ │ rscsvc pc, pc, pc, asr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ rsbsmi pc, r0, pc, asr #8 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @@ -224199,45 +224265,45 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ rscsvc pc, r0, pc, asr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec424a8 │ │ │ │ + bl 0xfec425a8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ - vhadd.s8 d18, d1, d0 │ │ │ │ - vsubw.s8 , q8, d0 │ │ │ │ + @ instruction: 0xf6412000 │ │ │ │ + vrsra.s64 d16, d0, #64 │ │ │ │ vcge.s8 d16, d10, d21 │ │ │ │ - vmla.f d22, d16, d0[0] │ │ │ │ + vsra.s64 , q0, #64 │ │ │ │ eorscs r0, r7, #-1073741813 @ 0xc000000b │ │ │ │ @ instruction: 0xf1629000 │ │ │ │ svclt 0x0000fb6d │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec424d4 │ │ │ │ + bl 0xfec425d4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00ff0 │ │ │ │ addlt r2, r3, ip, lsr #25 │ │ │ │ stcne 8, cr15, [r8], #832 @ 0x340 │ │ │ │ svccs 0x0070f412 │ │ │ │ @ instruction: 0xf043b293 │ │ │ │ svclt 0x00080cff │ │ │ │ @ instruction: 0xf4124663 │ │ │ │ @ instruction: 0xf4430f70 │ │ │ │ svclt 0x0008427f │ │ │ │ stmdbcs r3, {r0, r1, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf1c1d81f │ │ │ │ @ instruction: 0xf04f0e04 │ │ │ │ - blvs 0xfe16e310 │ │ │ │ + blvs 0xfe16e410 │ │ │ │ stc2 10, cr15, [lr], {12} @ │ │ │ │ ldmdale r6, {r1, r5, r6, r8, sl, lr} │ │ │ │ - bcs 0x4fb540 │ │ │ │ + bcs 0x4fb640 │ │ │ │ orrslt sp, r2, #5111808 @ 0x4e0000 │ │ │ │ - ldclcc 0, cr15, [pc], #316 @ 0xeb45c │ │ │ │ + ldclcc 0, cr15, [pc], #316 @ 0xeb55c │ │ │ │ smlalbteq pc, r0, r2, r1 @ │ │ │ │ cdpeq 1, 2, cr15, cr0, cr2, {5} │ │ │ │ eoreq pc, r0, #-2147483600 @ 0x80000030 │ │ │ │ @ instruction: 0xf101fa2c │ │ │ │ vseleq.f32 s30, s28, s24 │ │ │ │ tsteq lr, r1, asr #20 │ │ │ │ vpmax.s8 d15, d2, d28 │ │ │ │ @@ -224262,50 +224328,50 @@ │ │ │ │ @ instruction: 0xf023e7dd │ │ │ │ ldreq r0, [fp], #-783 @ 0xfffffcf1 │ │ │ │ @ instruction: 0x46180c1b │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ andcs fp, r0, r0, lsl #26 │ │ │ │ - orrvc pc, r0, #268435460 @ 0x10000004 │ │ │ │ + orrseq pc, r0, #68157440 @ 0x4100000 │ │ │ │ teqpeq r5, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - bicvs pc, r0, sl, asr #4 │ │ │ │ + bicsvc pc, r0, sl, asr #4 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ andls r2, r0, r7, lsr r2 │ │ │ │ - blx 0xffea7940 │ │ │ │ - bicvs pc, r0, sl, asr #4 │ │ │ │ + blx 0xffea7a40 │ │ │ │ + bicsvc pc, r0, sl, asr #4 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - sbcsvs pc, ip, sl, asr #4 │ │ │ │ + rscvc pc, ip, sl, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ rsbcs r4, r0, #1024 @ 0x400 │ │ │ │ mcrr2 1, 9, pc, r2, cr9 @ │ │ │ │ - mlaseq r5, r0, r7, r1 │ │ │ │ + eorseq r1, r5, r0, lsr #17 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec425dc │ │ │ │ + bl 0xfec426dc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00ff0 │ │ │ │ addlt r3, r3, r8, lsr #4 │ │ │ │ stcgt 8, cr15, [ip], #832 @ 0x340 │ │ │ │ tstpeq pc, r3, lsl r0 @ p-variant is OBSOLETE @ │ │ │ │ ldmdbeq sl, {r0, r1, r2, r3, r4, r5, r8, ip, lr, pc} │ │ │ │ stmdale r8, {r0, r2, r9, fp, sp}^ │ │ │ │ @ instruction: 0xf002e8df │ │ │ │ smlaldxmi r4, r1, lr, r4 │ │ │ │ vst2.8 {d16-d19}, [pc], r3 │ │ │ │ @ instruction: 0xf1a34e70 │ │ │ │ - blx 0xfedac14c │ │ │ │ + blx 0xfedac24c │ │ │ │ ldmdbeq fp, {r0, r1, r7, r8, r9, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf8c00119 │ │ │ │ @ instruction: 0xf41c1228 │ │ │ │ eorle r0, r2, pc, ror pc │ │ │ │ smlabtmi r3, ip, r3, pc @ │ │ │ │ andpl pc, r3, #204, 6 @ 0x30000003 │ │ │ │ svclt 0x00942908 │ │ │ │ cmnpmi pc, #234881024 @ p-variant is OBSOLETE @ 0xe000000 │ │ │ │ - bcs 0x2fcdfc │ │ │ │ + bcs 0x2fcefc │ │ │ │ cmpmi r1, pc, asr #20 │ │ │ │ sbcslt fp, fp, #152, 30 @ 0x260 │ │ │ │ msrcs SPSR_, r1, lsl #8 │ │ │ │ movweq lr, #51843 @ 0xca83 │ │ │ │ svceq 0x00f0f01e │ │ │ │ ldclcs 4, cr15, [r0], #-140 @ 0xffffff74 │ │ │ │ subpl lr, r2, #323584 @ 0x4f000 │ │ │ │ @@ -224321,20 +224387,20 @@ │ │ │ │ @ instruction: 0xf64fbd00 │ │ │ │ @ instruction: 0xe7ce7eff │ │ │ │ cdpvc 6, 15, cr15, cr15, cr15, {2} │ │ │ │ vst1.64 {d30}, [pc], r3 │ │ │ │ @ instruction: 0xe7c64e7f │ │ │ │ cdpvc 6, 15, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x2000e7bd │ │ │ │ - orrvc pc, r0, #268435460 @ 0x10000004 │ │ │ │ + orrseq pc, r0, #68157440 @ 0x4100000 │ │ │ │ teqpeq r5, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - bicvs pc, r0, sl, asr #4 │ │ │ │ + bicsvc pc, r0, sl, asr #4 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ andls r2, r0, r7, lsr r2 │ │ │ │ - blx 0xfe127a2c │ │ │ │ + blx 0xfe127b2c │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ ldrmi fp, [r1], r3, lsl #1 │ │ │ │ svcne 0x001e468a │ │ │ │ @ instruction: 0xf7ff4683 │ │ │ │ @@ -224343,68 +224409,68 @@ │ │ │ │ ldmib sp, {r0, r4, r8, r9, ip}^ │ │ │ │ andmi r8, r3, ip, lsl #8 │ │ │ │ svclt 0x000c2b00 │ │ │ │ @ instruction: 0xf047463a │ │ │ │ @ instruction: 0xf1aa0201 │ │ │ │ @ instruction: 0xf1a90104 │ │ │ │ @ instruction: 0xf6410304 │ │ │ │ - vmull.s q10, d16, d0[2] │ │ │ │ + @ instruction: 0xf2c05ad8 │ │ │ │ @ instruction: 0xf1090a35 │ │ │ │ strcs r0, [r0, -ip, lsl #18] │ │ │ │ andls r4, r1, #190840832 @ 0xb600000 │ │ │ │ svccs 0x0004f85e │ │ │ │ svcpl 0x0004f853 │ │ │ │ andeq lr, r2, #136, 20 @ 0x88000 │ │ │ │ svcvs 0x0004f851 │ │ │ │ sbclt r1, r5, #1343488 @ 0x148000 │ │ │ │ @ instruction: 0x0c07eb47 │ │ │ │ - b 0xfe171958 │ │ │ │ + b 0xfe171a58 │ │ │ │ @ instruction: 0xf14c0206 │ │ │ │ @ instruction: 0xf85a0c00 │ │ │ │ @ instruction: 0xf0105035 │ │ │ │ svclt 0x00180f01 │ │ │ │ vmlsl.u q10, d0, d0[5] │ │ │ │ eormi r1, sl, pc │ │ │ │ - b 0xfe17cb90 │ │ │ │ + b 0xfe17cc90 │ │ │ │ andvs r0, sl, r6, lsl #4 │ │ │ │ - bls 0x15fcb4 │ │ │ │ + bls 0x15fdb4 │ │ │ │ @ instruction: 0xf50bb16a │ │ │ │ tstcs r0, sp, lsr r3 │ │ │ │ @ instruction: 0xf8533310 │ │ │ │ @ instruction: 0xf8432c08 │ │ │ │ @ instruction: 0xf0221c04 │ │ │ │ - b 0x117bf0c │ │ │ │ + b 0x117c00c │ │ │ │ @ instruction: 0xf8437244 │ │ │ │ ldrbmi r2, [r8], -r8, lsl #24 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xe73b4ff0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ - blmi 0x103cdec │ │ │ │ + blmi 0x103ceec │ │ │ │ strmi fp, [r2], fp, lsl #1 │ │ │ │ movwls r6, #38939 @ 0x981b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - bl 0x13cfcc │ │ │ │ + bl 0x13d0cc │ │ │ │ @ instruction: 0xf7ff0847 │ │ │ │ @ instruction: 0xf50afea3 │ │ │ │ @ instruction: 0xf50a533d │ │ │ │ eorslt r5, pc, #64, 24 @ 0x4000 │ │ │ │ - bgt 0x1a5cc8 │ │ │ │ + bgt 0x1a5dc8 │ │ │ │ @ instruction: 0xf10c4605 │ │ │ │ @ instruction: 0x7cde0928 │ │ │ │ @ instruction: 0xf89c007f │ │ │ │ @ instruction: 0xf10c2031 │ │ │ │ andls r0, r1, #40, 20 @ 0x28000 │ │ │ │ streq pc, [r0], r6, asr #7 │ │ │ │ streq pc, [r1], -r6, lsl #1 │ │ │ │ movwls fp, #755 @ 0x2f3 │ │ │ │ @ instruction: 0xf6412300 │ │ │ │ - vmlsl.s q10, d16, d0[2] │ │ │ │ + @ instruction: 0xf2c056d8 │ │ │ │ @ instruction: 0x461c0635 │ │ │ │ movwcc lr, #18893 @ 0x49cd │ │ │ │ movwcc lr, #27085 @ 0x69cd │ │ │ │ eorcc pc, r0, sp, lsr #17 │ │ │ │ eorscc pc, r1, ip, lsl #17 │ │ │ │ eorle r0, r6, sl, lsr #14 │ │ │ │ svclt 0x004807eb │ │ │ │ @@ -224415,94 +224481,94 @@ │ │ │ │ ldrdeq pc, [r0], -r9 │ │ │ │ ldrdne pc, [r4], -r9 │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ @ instruction: 0xf8b9aa04 │ │ │ │ @ instruction: 0xf8ac3010 │ │ │ │ @ instruction: 0xf85b3000 │ │ │ │ stmdbls r0, {r2, r5} │ │ │ │ - @ instruction: 0xf92cf745 │ │ │ │ + @ instruction: 0xf8acf745 │ │ │ │ vpmax.u8 , , │ │ │ │ @ instruction: 0xf856b2db │ │ │ │ @ instruction: 0xf8382033 │ │ │ │ andsmi r3, r0, r4, lsr #32 │ │ │ │ movweq lr, #10787 @ 0x2a23 │ │ │ │ @ instruction: 0xf8284303 │ │ │ │ strcc r3, [r1], #-36 @ 0xffffffdc │ │ │ │ - strne pc, [pc, #-965] @ 0xeb263 │ │ │ │ + strne pc, [pc, #-965] @ 0xeb363 │ │ │ │ bicsle r2, r1, r4, lsl #24 │ │ │ │ ldmib sp, {r0, r8, r9, fp, ip, pc}^ │ │ │ │ @ instruction: 0xf88cc002 │ │ │ │ @ instruction: 0xf7ff3031 │ │ │ │ - blmi 0x3ab170 │ │ │ │ - blls 0x3456a8 │ │ │ │ + blmi 0x3ab270 │ │ │ │ + blls 0x3457a8 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, fp │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1ce8ff0 │ │ │ │ svclt 0x0000fab7 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ - beq 0x11e6284 │ │ │ │ - blmi 0xf97ef0 │ │ │ │ + beq 0x11e6384 │ │ │ │ + blmi 0xf97ff0 │ │ │ │ strmi fp, [r3], fp, lsl #1 │ │ │ │ ldmdavs fp, {r3, r7, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9309 │ │ │ │ @ instruction: 0xf7ff0300 │ │ │ │ @ instruction: 0xf50bfe1d │ │ │ │ @ instruction: 0xf50b533d │ │ │ │ rsbeq r5, r4, r0, asr #24 │ │ │ │ stmdbeq r1, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ - blgt 0x1a5dd8 │ │ │ │ + blgt 0x1a5ed8 │ │ │ │ ldclvc 6, cr4, [lr], {5} │ │ │ │ @ instruction: 0xf904fa09 │ │ │ │ mlascs r3, ip, r8, pc @ │ │ │ │ streq pc, [r8, -ip, lsl #2]! │ │ │ │ - bleq 0xb27ae8 │ │ │ │ + bleq 0xb27be8 │ │ │ │ vsubl.u8 , d6, d1 │ │ │ │ @ instruction: 0xf0860680 │ │ │ │ rscslt r0, r3, #1048576 @ 0x100000 │ │ │ │ movwcs r9, #768 @ 0x300 │ │ │ │ - strbmi pc, [r8], r1, asr #12 @ │ │ │ │ + ldrbpl pc, [r8], r1, asr #12 @ │ │ │ │ ldrteq pc, [r5], -r0, asr #5 @ │ │ │ │ stmib sp, {r2, r3, r4, r9, sl, lr}^ │ │ │ │ stmib sp, {r2, r8, r9, ip, sp}^ │ │ │ │ @ instruction: 0xf8ad3306 │ │ │ │ @ instruction: 0xf88c3020 │ │ │ │ @ instruction: 0x072b3033 │ │ │ │ - b 0x65f764 │ │ │ │ + b 0x65f864 │ │ │ │ svclt 0x00180f09 │ │ │ │ tstle fp, sl, asr r6 │ │ │ │ ldceq 1, cr15, [r0], {13} │ │ │ │ ldmvs fp!, {r1, r3, r4, r5, r7, fp, sp, lr}^ │ │ │ │ ldmdavs r9!, {r3, r4, r5, fp, sp, lr}^ │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ - bhi 0xfd5f14 │ │ │ │ + bhi 0xfd6014 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ eoreq pc, r4, sl, lsr r8 @ │ │ │ │ @ instruction: 0xf7449900 │ │ │ │ - rsclt pc, fp, #884 @ 0x374 │ │ │ │ + rsclt pc, fp, #372 @ 0x174 │ │ │ │ eorscs pc, r3, r6, asr r8 @ │ │ │ │ eorcc pc, r4, r8, asr r8 @ │ │ │ │ andsmi r4, r0, r8, asr r0 │ │ │ │ @ instruction: 0xf8484058 │ │ │ │ strcc r0, [r1], #-36 @ 0xffffffdc │ │ │ │ - strne pc, [pc, #-965] @ 0xeb367 │ │ │ │ + strne pc, [pc, #-965] @ 0xeb467 │ │ │ │ bicsle r2, r8, r4, lsl #24 │ │ │ │ ldmib sp, {r0, r8, r9, fp, ip, pc}^ │ │ │ │ @ instruction: 0xf88cc002 │ │ │ │ @ instruction: 0xf7ff3033 │ │ │ │ - blmi 0x3ab06c │ │ │ │ - blls 0x3457ac │ │ │ │ + blmi 0x3ab16c │ │ │ │ + blls 0x3458ac │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, fp │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -224516,54 +224582,54 @@ │ │ │ │ ldrbtmi r4, [r3], r1, lsl #13 │ │ │ │ ldrmi r4, [r2], pc, lsl #12 │ │ │ │ stc2 7, cr15, [r2, #1020]! @ 0x3fc │ │ │ │ strbmi r4, [r8], -r6, lsl #12 │ │ │ │ @ instruction: 0xf7ff2400 │ │ │ │ @ instruction: 0x4605fd5b │ │ │ │ @ instruction: 0xf7a04648 │ │ │ │ - @ instruction: 0xf000fcff │ │ │ │ + @ instruction: 0xf000fc7f │ │ │ │ vst2.8 {d16-d17}, [r8] │ │ │ │ - blx 0x1245924 │ │ │ │ - blx 0x12a83b8 │ │ │ │ + blx 0x1245a24 │ │ │ │ + blx 0x12a84b8 │ │ │ │ ldrbeq pc, [fp, r4] @ │ │ │ │ @ instruction: 0xf010d503 │ │ │ │ tstle r7, r1 │ │ │ │ strcc r5, [r1], #-1336 @ 0xfffffac8 │ │ │ │ mvnsle r2, r0, lsl ip │ │ │ │ pop {r3, r6, r9, sl, lr} │ │ │ │ @ instruction: 0xe6074ff8 │ │ │ │ @ instruction: 0x4642465b │ │ │ │ tsteq r4, sl, lsl #22 │ │ │ │ @ instruction: 0xf78d4648 │ │ │ │ - ubfx pc, r1, #22, #16 │ │ │ │ + ubfx pc, r1, #21, #16 │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrbtmi r4, [r3], r0, lsl #13 │ │ │ │ ldrmi r4, [r2], r9, lsl #13 │ │ │ │ stc2l 7, cr15, [lr, #-1020]! @ 0xfffffc04 │ │ │ │ strbmi r4, [r0], -r6, lsl #12 │ │ │ │ @ instruction: 0xf7ff2400 │ │ │ │ strmi pc, [r5], -r7, lsr #26 │ │ │ │ @ instruction: 0xf7a04640 │ │ │ │ - @ instruction: 0xf000fccb │ │ │ │ + @ instruction: 0xf000fc4b │ │ │ │ vst1.8 {d16}, [r7] │ │ │ │ and r6, r4, r1, ror #14 │ │ │ │ andeq pc, r4, r9, lsr #16 │ │ │ │ ldccs 4, cr3, [r0], {2} │ │ │ │ - blx 0x125f858 │ │ │ │ - blx 0x12a842c │ │ │ │ + blx 0x125f958 │ │ │ │ + blx 0x12a852c │ │ │ │ ldrbeq pc, [fp, r4] @ │ │ │ │ @ instruction: 0xf010d5f6 │ │ │ │ rscsle r0, r1, r1 │ │ │ │ @ instruction: 0x463a465b │ │ │ │ tsteq r4, sl, lsl #22 │ │ │ │ @ instruction: 0xf78d4640 │ │ │ │ - strb pc, [r9, fp, asr #22]! @ │ │ │ │ + strb pc, [r9, fp, asr #21]! @ │ │ │ │ pop {r6, r9, sl, lr} │ │ │ │ strb r4, [r9, #4088] @ 0xff8 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [r7], -r2, lsl #1 │ │ │ │ @@ -224584,215 +224650,215 @@ │ │ │ │ strcc r0, [r4], #-4 │ │ │ │ mvnsle r2, r0, lsl ip │ │ │ │ andlt r4, r2, r8, lsr r6 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ @ instruction: 0x464be59a │ │ │ │ tsteq r4, sl, lsl #22 │ │ │ │ andls r4, r1, #56, 12 @ 0x3800000 │ │ │ │ - blx 0xba96e2 │ │ │ │ + blx 0xfeba97e0 │ │ │ │ strb r9, [ip, r1, lsl #20]! │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [r7], -r2, lsl #1 │ │ │ │ @ instruction: 0x468946f2 │ │ │ │ @ instruction: 0xf7ff4690 │ │ │ │ @ instruction: 0x4605fcff │ │ │ │ @ instruction: 0xf7a04638 │ │ │ │ - @ instruction: 0xf000fc61 │ │ │ │ + @ instruction: 0xf000fbe1 │ │ │ │ vst1.8 {d16-d18}, [r6] │ │ │ │ strcs r6, [r0], #-1632 @ 0xfffff9a0 │ │ │ │ strcc lr, [r1], #-2 │ │ │ │ andsle r2, r0, r0, lsl ip │ │ │ │ vpmax.u8 , q2, │ │ │ │ ldrble r0, [r8, #2011]! @ 0x7db │ │ │ │ andcs pc, r4, r9, lsl r8 @ │ │ │ │ tsteq r4, r8, lsl #22 │ │ │ │ @ instruction: 0x46384633 │ │ │ │ @ instruction: 0xf8cd3401 │ │ │ │ @ instruction: 0xf78da000 │ │ │ │ - @ instruction: 0x2c10fb5f │ │ │ │ + @ instruction: 0x2c10fadf │ │ │ │ ldrtmi sp, [r8], -lr, ror #3 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ - ldrb r4, [pc, #-2032] @ 0xeb124 │ │ │ │ + ldrb r4, [pc, #-2032] @ 0xeb224 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [r7], -r2, lsl #1 │ │ │ │ @ instruction: 0x468946f2 │ │ │ │ @ instruction: 0xf7ff4690 │ │ │ │ strmi pc, [r5], -sp, asr #25 │ │ │ │ @ instruction: 0xf7a04638 │ │ │ │ - @ instruction: 0xf000fc2f │ │ │ │ + @ instruction: 0xf000fbaf │ │ │ │ vst1.8 {d16-d18}, [r6] │ │ │ │ strcs r6, [r0], #-1633 @ 0xfffff99f │ │ │ │ strcc lr, [r2], #-2 │ │ │ │ andsle r2, r0, r0, lsl ip │ │ │ │ vpmax.u8 , q2, │ │ │ │ ldrble r0, [r8, #2011]! @ 0x7db │ │ │ │ andcs pc, r4, r9, lsr r8 @ │ │ │ │ tsteq r4, r8, lsl #22 │ │ │ │ @ instruction: 0x46384633 │ │ │ │ @ instruction: 0xf8cd3402 │ │ │ │ @ instruction: 0xf78da000 │ │ │ │ - @ instruction: 0x2c10fb33 │ │ │ │ + @ instruction: 0x2c10fab3 │ │ │ │ ldrtmi sp, [r8], -lr, ror #3 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ str r4, [sp, #-2032]! @ 0xfffff810 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [r7], -r2, lsl #1 │ │ │ │ @ instruction: 0x468946f2 │ │ │ │ @ instruction: 0xf7ff4690 │ │ │ │ @ instruction: 0x4606fc9b │ │ │ │ @ instruction: 0xf7a04638 │ │ │ │ - @ instruction: 0xf000fbfd │ │ │ │ + @ instruction: 0xf000fb7d │ │ │ │ vst3.8 {d16,d18,d20}, [r5] │ │ │ │ strcs r6, [r0], #-1378 @ 0xfffffa9e │ │ │ │ vpmax.u8 , q2, q3 │ │ │ │ strle r0, [r7], #-2011 @ 0xfffff825 │ │ │ │ ldccs 4, cr3, [r0], {4} │ │ │ │ @ instruction: 0x4638d1f8 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ str r4, [r9, #-2032] @ 0xfffff810 │ │ │ │ andcs pc, r4, r9, asr r8 @ │ │ │ │ - bl 0x2fd274 │ │ │ │ + bl 0x2fd374 │ │ │ │ ldrtmi r0, [r8], -r4, lsl #2 │ │ │ │ andge pc, r0, sp, asr #17 │ │ │ │ - blx 0x22980a │ │ │ │ + blx 0xfe229908 │ │ │ │ svclt 0x0000e7ec │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrbtmi r4, [r3], r0, lsl #13 │ │ │ │ ldrmi r4, [r2], r9, lsl #13 │ │ │ │ stc2l 7, cr15, [ip], #-1020 @ 0xfffffc04 │ │ │ │ strbmi r4, [r0], -r6, lsl #12 │ │ │ │ @ instruction: 0xf7ff2400 │ │ │ │ strmi pc, [r5], -r5, lsr #24 │ │ │ │ @ instruction: 0xf7a04640 │ │ │ │ - @ instruction: 0xf000fbc9 │ │ │ │ + @ instruction: 0xf000fb49 │ │ │ │ vst1.8 {d16}, [r7] │ │ │ │ and r6, r6, r8, ror #14 │ │ │ │ andeq pc, r4, r9, lsr #16 │ │ │ │ @ instruction: 0xf10a3402 │ │ │ │ @ instruction: 0x2c100a01 │ │ │ │ - blx 0x125fa60 │ │ │ │ - blx 0x12a8634 │ │ │ │ + blx 0x125fb60 │ │ │ │ + blx 0x12a8734 │ │ │ │ ldrbeq pc, [fp, r4] @ │ │ │ │ @ instruction: 0xf010d5f4 │ │ │ │ rscle r0, pc, r1 │ │ │ │ @ instruction: 0x463a465b │ │ │ │ @ instruction: 0x46404651 │ │ │ │ - blx 0x829870 │ │ │ │ + @ instruction: 0xf99cf78d │ │ │ │ strb fp, [r7, r0, asr #4]! │ │ │ │ pop {r6, r9, sl, lr} │ │ │ │ strb r4, [r5], #4088 @ 0xff8 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [r0], r2, lsl #1 │ │ │ │ usatmi r4, #18, r5, lsl #12 │ │ │ │ @ instruction: 0xf7ff4689 │ │ │ │ @ instruction: 0x4607fc33 │ │ │ │ @ instruction: 0xf7ff4640 │ │ │ │ strmi pc, [r6], -sp, ror #23 │ │ │ │ strcs r4, [r0], #-1600 @ 0xfffff9c0 │ │ │ │ - blx 0xfe5298fa │ │ │ │ + blx 0x5299fa │ │ │ │ andeq pc, pc, #0 │ │ │ │ rsbvs pc, r8, #1107296256 @ 0x42000000 │ │ │ │ vpmax.u8 , q2, q3 │ │ │ │ @ instruction: 0xf004fa47 │ │ │ │ strle r0, [r4, #-2011] @ 0xfffff825 │ │ │ │ andeq pc, r1, r0, lsl r0 @ │ │ │ │ @ instruction: 0xf849d10a │ │ │ │ strcc r0, [r4], #-4 │ │ │ │ ldccs 5, cr3, [r0], {1} │ │ │ │ @ instruction: 0x4640d1f0 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ ldr r4, [r5], #2032 @ 0x7f0 │ │ │ │ @ instruction: 0x46294653 │ │ │ │ andls r4, r1, #64, 12 @ 0x4000000 │ │ │ │ - @ instruction: 0xf9e0f78d │ │ │ │ + @ instruction: 0xf960f78d │ │ │ │ sublt r9, r0, #4096 @ 0x1000 │ │ │ │ svclt 0x0000e7eb │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrbtmi r4, [r3], r0, lsl #13 │ │ │ │ ldrmi r4, [r2], r9, lsl #13 │ │ │ │ - blx 0xfffa9ad6 │ │ │ │ + blx 0xfffa9bd6 │ │ │ │ strbmi r4, [r0], -r6, lsl #12 │ │ │ │ @ instruction: 0xf7ff2400 │ │ │ │ @ instruction: 0x4605fbb3 │ │ │ │ @ instruction: 0xf7a04640 │ │ │ │ - @ instruction: 0xf000fb57 │ │ │ │ + @ instruction: 0xf000fad7 │ │ │ │ vst1.8 {d16}, [r7] │ │ │ │ and r6, r6, r0, ror #14 │ │ │ │ andeq pc, r4, r9, lsr #16 │ │ │ │ @ instruction: 0xf10a3402 │ │ │ │ @ instruction: 0x2c100a01 │ │ │ │ - blx 0x125fb40 │ │ │ │ - blx 0x12a8718 │ │ │ │ + blx 0x125fc40 │ │ │ │ + blx 0x12a8818 │ │ │ │ ldrbeq pc, [fp, r4] @ │ │ │ │ @ instruction: 0xf010d5f4 │ │ │ │ rscle r0, pc, r1 │ │ │ │ @ instruction: 0x463a465b │ │ │ │ @ instruction: 0x46404651 │ │ │ │ - @ instruction: 0xf9aaf78d │ │ │ │ + @ instruction: 0xf92af78d │ │ │ │ strbmi lr, [r0], -r8, ror #15 │ │ │ │ svcmi 0x00f8e8bd │ │ │ │ svclt 0x0000e454 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [r0], r2, lsl #1 │ │ │ │ usatmi r4, #18, r5, lsl #12 │ │ │ │ @ instruction: 0xf7ff4689 │ │ │ │ strmi pc, [r7], -r1, asr #23 │ │ │ │ @ instruction: 0xf7ff4640 │ │ │ │ @ instruction: 0x4606fb7b │ │ │ │ strcs r4, [r0], #-1600 @ 0xfffff9c0 │ │ │ │ - blx 0x8a99de │ │ │ │ + blx 0xfe8a9adc │ │ │ │ andeq pc, pc, #0 │ │ │ │ rsbvs pc, r0, #1107296256 @ 0x42000000 │ │ │ │ vpmax.u8 , q2, q3 │ │ │ │ @ instruction: 0xf004fa47 │ │ │ │ strle r0, [r4, #-2011] @ 0xfffff825 │ │ │ │ andeq pc, r1, r0, lsl r0 @ │ │ │ │ @ instruction: 0xf849d10a │ │ │ │ strcc r0, [r4], #-4 │ │ │ │ ldccs 5, cr3, [r0], {1} │ │ │ │ @ instruction: 0x4640d1f0 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ strt r4, [r3], #-2032 @ 0xfffff810 │ │ │ │ @ instruction: 0x46294653 │ │ │ │ andls r4, r1, #64, 12 @ 0x4000000 │ │ │ │ - @ instruction: 0xf96ef78d │ │ │ │ + @ instruction: 0xf8eef78d │ │ │ │ strb r9, [ip, r1, lsl #20]! │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [r0], r2, lsl #1 │ │ │ │ usatmi r4, #18, r5, lsl #12 │ │ │ │ @ instruction: 0xf7ff4689 │ │ │ │ strmi pc, [r7], -r9, lsl #23 │ │ │ │ @ instruction: 0xf7ff4640 │ │ │ │ strmi pc, [r6], -r3, asr #22 │ │ │ │ strcs r4, [r0], #-1600 @ 0xfffff9c0 │ │ │ │ - blx 0xffaa9a4c │ │ │ │ + blx 0x1aa9b4c │ │ │ │ andeq pc, pc, #0 │ │ │ │ rsbvs pc, r9, #1107296256 @ 0x42000000 │ │ │ │ vpmax.u8 , q2, q3 │ │ │ │ @ instruction: 0xf004fa47 │ │ │ │ strle r0, [r4, #-2011] @ 0xfffff825 │ │ │ │ andeq pc, r1, r0, lsl r0 @ │ │ │ │ @ instruction: 0xf849d10b │ │ │ │ @@ -224800,28 +224866,28 @@ │ │ │ │ ldccs 5, cr3, [r0], {2} │ │ │ │ @ instruction: 0x4640d1f0 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7ff47f0 │ │ │ │ ldrbmi fp, [r3], -fp, ror #23 │ │ │ │ strbmi r4, [r0], -r9, lsr #12 │ │ │ │ @ instruction: 0xf78d9201 │ │ │ │ - bls 0x16a190 │ │ │ │ + bls 0x16a090 │ │ │ │ strb fp, [sl, r0, lsl #4]! │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [r0], r2, lsl #1 │ │ │ │ usatmi r4, #18, r5, lsl #12 │ │ │ │ @ instruction: 0xf7ff4689 │ │ │ │ strmi pc, [r7], -pc, asr #22 │ │ │ │ @ instruction: 0xf7ff4640 │ │ │ │ strmi pc, [r6], -r9, lsl #22 │ │ │ │ strcs r4, [r0], #-1600 @ 0xfffff9c0 │ │ │ │ - blx 0xfec29ac0 │ │ │ │ + blx 0xc29bc0 │ │ │ │ andeq pc, pc, #0 │ │ │ │ rsbvs pc, r1, #1107296256 @ 0x42000000 │ │ │ │ vpmax.u8 , q2, q3 │ │ │ │ @ instruction: 0xf004fa47 │ │ │ │ strle r0, [r4, #-2011] @ 0xfffff825 │ │ │ │ andeq pc, r1, r0, lsl r0 @ │ │ │ │ @ instruction: 0xf849d10b │ │ │ │ @@ -224829,134 +224895,134 @@ │ │ │ │ ldccs 5, cr3, [r0], {2} │ │ │ │ @ instruction: 0x4640d1f0 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7ff47f0 │ │ │ │ @ instruction: 0x4653bbb1 │ │ │ │ strbmi r4, [r0], -r9, lsr #12 │ │ │ │ @ instruction: 0xf78d9201 │ │ │ │ - bls 0x16a11c │ │ │ │ + bls 0x16a01c │ │ │ │ svclt 0x0000e7eb │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [r0], r2, lsl #1 │ │ │ │ @ instruction: 0x468946f2 │ │ │ │ @ instruction: 0xf7ff4615 │ │ │ │ @ instruction: 0x4606fb15 │ │ │ │ @ instruction: 0xf7a04640 │ │ │ │ - @ instruction: 0xf000fa77 │ │ │ │ + @ instruction: 0xf000f9f7 │ │ │ │ vst1.8 {d16}, [r7] │ │ │ │ strcs r6, [r0], #-1888 @ 0xfffff8a0 │ │ │ │ strcc lr, [r2], #-3 │ │ │ │ ldccs 5, cr3, [r0], {1} │ │ │ │ - blx 0x129fd00 │ │ │ │ + blx 0x129fe00 │ │ │ │ ldrbeq pc, [fp, r4, lsl #6] @ │ │ │ │ @ instruction: 0xf819d5f7 │ │ │ │ strtmi r2, [r9], -r4 │ │ │ │ @ instruction: 0x4640463b │ │ │ │ @ instruction: 0xf8cd3402 │ │ │ │ @ instruction: 0xf78da000 │ │ │ │ - strcc pc, [r1, #-2421] @ 0xfffff68b │ │ │ │ + strcc pc, [r1, #-2293] @ 0xfffff70b │ │ │ │ mvnle r2, r0, lsl ip │ │ │ │ andlt r4, r2, r0, asr #12 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ - bllt 0x1e29ce8 │ │ │ │ + bllt 0x1e29de8 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [r0], r2, lsl #1 │ │ │ │ @ instruction: 0x468946f2 │ │ │ │ @ instruction: 0xf7ff4615 │ │ │ │ strmi pc, [r7], -r1, ror #21 │ │ │ │ @ instruction: 0xf7a04640 │ │ │ │ - @ instruction: 0xf000fa43 │ │ │ │ + @ instruction: 0xf000f9c3 │ │ │ │ vst1.8 {d16-d18}, [r6] │ │ │ │ strcs r6, [r0], #-1632 @ 0xfffff9a0 │ │ │ │ vpmax.u8 , q2, │ │ │ │ strle r0, [r9], #-2011 @ 0xfffff825 │ │ │ │ strcc r3, [r1, #-1028] @ 0xfffffbfc │ │ │ │ mvnsle r2, r0, lsl ip │ │ │ │ andlt r4, r2, r0, asr #12 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ - bllt 0x14a9d34 │ │ │ │ + bllt 0x14a9e34 │ │ │ │ andcs pc, r4, r9, lsl r8 @ │ │ │ │ @ instruction: 0x46294633 │ │ │ │ @ instruction: 0xf8cd4640 │ │ │ │ @ instruction: 0xf78da000 │ │ │ │ - @ instruction: 0xe7ebf93d │ │ │ │ + @ instruction: 0xe7ebf8bd │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [r0], r2, lsl #1 │ │ │ │ @ instruction: 0x468946f2 │ │ │ │ @ instruction: 0xf7ff4615 │ │ │ │ @ instruction: 0x4607fab1 │ │ │ │ @ instruction: 0xf7a04640 │ │ │ │ - @ instruction: 0xf000fa13 │ │ │ │ + @ instruction: 0xf000f993 │ │ │ │ vst1.8 {d16-d18}, [r6] │ │ │ │ strcs r6, [r0], #-1633 @ 0xfffff99f │ │ │ │ vpmax.u8 , q2, │ │ │ │ strle r0, [r9], #-2011 @ 0xfffff825 │ │ │ │ strcc r3, [r2, #-1028] @ 0xfffffbfc │ │ │ │ mvnsle r2, r0, lsl ip │ │ │ │ andlt r4, r2, r0, asr #12 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ - bllt 0x8a9d94 │ │ │ │ + bllt 0x8a9e94 │ │ │ │ andcs pc, r4, r9, lsr r8 @ │ │ │ │ @ instruction: 0x46294633 │ │ │ │ @ instruction: 0xf8cd4640 │ │ │ │ @ instruction: 0xf78da000 │ │ │ │ - @ instruction: 0xe7ebf913 │ │ │ │ + @ instruction: 0xe7ebf893 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r1], r3, lsl #1 │ │ │ │ ldrmi r4, [r2], r8, lsl #13 │ │ │ │ strcs r4, [r0], #-1691 @ 0xfffff965 │ │ │ │ and pc, r4, sp, asr #17 │ │ │ │ - blx 0x20a9dcc │ │ │ │ + blx 0x20a9ecc │ │ │ │ strbmi r4, [r8], -r5, lsl #12 │ │ │ │ - blx 0xf29dd4 │ │ │ │ + blx 0xf29ed4 │ │ │ │ strbmi r4, [r8], -r6, lsl #12 │ │ │ │ - @ instruction: 0xf9dcf7a0 │ │ │ │ + @ instruction: 0xf95cf7a0 │ │ │ │ streq pc, [pc, -r0] │ │ │ │ strbvs pc, [r8, -r7, asr #8]! @ │ │ │ │ @ instruction: 0xf828e008 │ │ │ │ strcc r0, [r1], #-20 @ 0xffffffec │ │ │ │ - streq pc, [pc, #965] @ 0xec1b9 │ │ │ │ + streq pc, [pc, #965] @ 0xec2b9 │ │ │ │ streq pc, [pc], r6, asr #7 │ │ │ │ andle r2, lr, r8, lsl #24 │ │ │ │ ldrble r0, [r6, #2035]! @ 0x7f3 │ │ │ │ andeq pc, r1, r5, lsl r0 @ │ │ │ │ @ instruction: 0xf83ad0f1 │ │ │ │ @ instruction: 0x463a1014 │ │ │ │ strbmi r9, [r8], -r1, lsl #22 │ │ │ │ - @ instruction: 0xf78d4459 │ │ │ │ - sublt pc, r0, #3080192 @ 0x2f0000 │ │ │ │ + @ instruction: 0xf78c4459 │ │ │ │ + sublt pc, r0, #700 @ 0x2bc │ │ │ │ strbmi lr, [r8], -r7, ror #15 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7ff4ff0 │ │ │ │ svclt 0x0000bad7 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r7], -r3, lsl #1 │ │ │ │ usatmi r4, #18, r1, lsl #13 │ │ │ │ ldrmi r4, [fp], r8, lsl #13 │ │ │ │ - blx 0x11a9e44 │ │ │ │ + blx 0x11a9f44 │ │ │ │ ldrtmi r4, [r8], -r5, lsl #12 │ │ │ │ @ instruction: 0xf7ff2400 │ │ │ │ @ instruction: 0x4606f9fb │ │ │ │ @ instruction: 0xf7a04638 │ │ │ │ - @ instruction: 0xf000f99f │ │ │ │ + @ instruction: 0xf000f91f │ │ │ │ vst1.8 {d16-d19}, [r2] │ │ │ │ ldrbeq r6, [r3, r8, ror #4]! │ │ │ │ @ instruction: 0xf015d504 │ │ │ │ tstle lr, r1 │ │ │ │ eoreq pc, r4, r8, asr #16 │ │ │ │ vraddhn.i16 d19, , │ │ │ │ vabal.u8 , d6, d15 │ │ │ │ @@ -224964,29 +225030,29 @@ │ │ │ │ @ instruction: 0x4638d1f1 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7ff4ff0 │ │ │ │ @ instruction: 0xf859baa5 │ │ │ │ ldrbmi r1, [r3], -r4, lsr #32 │ │ │ │ andls r4, r1, #56, 12 @ 0x3800000 │ │ │ │ @ instruction: 0xf78c4459 │ │ │ │ - bls 0x16be50 │ │ │ │ + bls 0x16bd50 │ │ │ │ strb fp, [r5, r0, asr #4]! │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r7], -r3, lsl #1 │ │ │ │ usatmi r4, #18, r1, lsl #13 │ │ │ │ ldrmi r4, [fp], r8, lsl #13 │ │ │ │ - blx 0x2a9ebc │ │ │ │ + blx 0x2a9fbc │ │ │ │ ldrtmi r4, [r8], -r5, lsl #12 │ │ │ │ @ instruction: 0xf7ff2400 │ │ │ │ @ instruction: 0x4606f9bf │ │ │ │ @ instruction: 0xf7a04638 │ │ │ │ - @ instruction: 0xf000f963 │ │ │ │ + @ instruction: 0xf000f8e3 │ │ │ │ vst1.8 {d16-d19}, [r2] │ │ │ │ ldrbeq r6, [r3, r9, ror #4]! │ │ │ │ @ instruction: 0xf015d504 │ │ │ │ tstle lr, r1 │ │ │ │ eoreq pc, r4, r8, asr #16 │ │ │ │ vraddhn.i16 d19, , │ │ │ │ vabal.u8 , d6, d15 │ │ │ │ @@ -224994,73 +225060,73 @@ │ │ │ │ @ instruction: 0x4638d1f1 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7ff4ff0 │ │ │ │ @ instruction: 0xf859ba69 │ │ │ │ ldrbmi r1, [r3], -r4, lsr #32 │ │ │ │ andls r4, r1, #56, 12 @ 0x3800000 │ │ │ │ @ instruction: 0xf78c4459 │ │ │ │ - bls 0x16be88 │ │ │ │ + bls 0x16bd88 │ │ │ │ strb fp, [r5, r0, lsl #4]! │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r2], r3, lsl #1 │ │ │ │ ldrmi r4, [r7], -ip, lsl #12 │ │ │ │ @ instruction: 0xf104469b │ │ │ │ @ instruction: 0xf8cd0810 │ │ │ │ @ instruction: 0xf7ffe004 │ │ │ │ strmi pc, [r5], -r7, asr #19 │ │ │ │ @ instruction: 0xf7ff4650 │ │ │ │ strmi pc, [r6], -r1, lsl #19 │ │ │ │ @ instruction: 0xf7a04650 │ │ │ │ - @ instruction: 0xf000f925 │ │ │ │ + @ instruction: 0xf000f8a5 │ │ │ │ vst2.8 {d16,d18}, [r9] │ │ │ │ ldrbeq r6, [r3, r0, ror #18]! │ │ │ │ @ instruction: 0xf015d503 │ │ │ │ tstle lr, r1 │ │ │ │ strcc r7, [r1], #-32 @ 0xffffffe0 │ │ │ │ - strbeq pc, [pc, #-965] @ 0xebba3 @ │ │ │ │ + strbeq pc, [pc, #-965] @ 0xebca3 @ │ │ │ │ strbeq pc, [pc], -r6, asr #7 @ │ │ │ │ strbmi r3, [r4, #-1793] @ 0xfffff8ff │ │ │ │ @ instruction: 0x4650d1f1 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7ff4ff0 │ │ │ │ ldmdavc r9!, {r0, r1, r3, r5, r9, fp, ip, sp, pc} │ │ │ │ - blls 0x13d8ac │ │ │ │ + blls 0x13d9ac │ │ │ │ ldrbmi r4, [r9], #-1616 @ 0xfffff9b0 │ │ │ │ - @ instruction: 0xff74f78c │ │ │ │ + cdp2 7, 15, cr15, cr4, cr12, {4} │ │ │ │ svclt 0x0000e7e8 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r1], r3, lsl #1 │ │ │ │ ldrmi r4, [r2], r8, lsl #13 │ │ │ │ strcs r4, [r0], #-1691 @ 0xfffff965 │ │ │ │ and pc, r4, sp, asr #17 │ │ │ │ @ instruction: 0xf98cf7ff │ │ │ │ strbmi r4, [r8], -r5, lsl #12 │ │ │ │ @ instruction: 0xf946f7ff │ │ │ │ strbmi r4, [r8], -r6, lsl #12 │ │ │ │ - @ instruction: 0xf8eaf7a0 │ │ │ │ + @ instruction: 0xf86af7a0 │ │ │ │ streq pc, [pc, -r0] │ │ │ │ strbvs pc, [r0, -r7, asr #8]! @ │ │ │ │ @ instruction: 0xf828e008 │ │ │ │ strcc r0, [r1], #-20 @ 0xffffffec │ │ │ │ - streq pc, [pc, #965] @ 0xec39d │ │ │ │ + streq pc, [pc, #965] @ 0xec49d │ │ │ │ streq pc, [pc], r6, asr #7 │ │ │ │ andle r2, sp, r8, lsl #24 │ │ │ │ ldrble r0, [r6, #2035]! @ 0x7f3 │ │ │ │ andeq pc, r1, r5, lsl r0 @ │ │ │ │ @ instruction: 0xf83ad0f1 │ │ │ │ @ instruction: 0x463a1014 │ │ │ │ strbmi r9, [r8], -r1, lsl #22 │ │ │ │ @ instruction: 0xf78c4459 │ │ │ │ - @ instruction: 0xe7e8ff3d │ │ │ │ + @ instruction: 0xe7e8febd │ │ │ │ andlt r4, r3, r8, asr #12 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ stmiblt r6!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ @@ -225068,15 +225134,15 @@ │ │ │ │ usatmi r4, #18, r1, lsl #13 │ │ │ │ ldrmi r4, [fp], r8, lsl #13 │ │ │ │ @ instruction: 0xf952f7ff │ │ │ │ ldrtmi r4, [r8], -r5, lsl #12 │ │ │ │ @ instruction: 0xf7ff2400 │ │ │ │ strmi pc, [r6], -fp, lsl #18 │ │ │ │ @ instruction: 0xf7a04638 │ │ │ │ - @ instruction: 0xf000f8af │ │ │ │ + @ instruction: 0xf000f82f │ │ │ │ vst1.8 {d16-d19}, [r2] │ │ │ │ ldrbeq r6, [r3, r0, ror #4]! │ │ │ │ @ instruction: 0xf015d504 │ │ │ │ tstle lr, r1 │ │ │ │ eoreq pc, r4, r8, asr #16 │ │ │ │ vraddhn.i16 d19, , │ │ │ │ vabal.u8 , d6, d15 │ │ │ │ @@ -225084,59 +225150,59 @@ │ │ │ │ @ instruction: 0x4638d1f1 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7ff4ff0 │ │ │ │ @ instruction: 0xf859b9b5 │ │ │ │ ldrbmi r1, [r3], -r4, lsr #32 │ │ │ │ andls r4, r1, #56, 12 @ 0x3800000 │ │ │ │ @ instruction: 0xf78c4459 │ │ │ │ - bls 0x16bc70 │ │ │ │ + bls 0x16bb70 │ │ │ │ svclt 0x0000e7e6 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r1], r3, lsl #1 │ │ │ │ ldrmi r4, [r2], r8, lsl #13 │ │ │ │ strcs r4, [r0], #-1691 @ 0xfffff965 │ │ │ │ and pc, r4, sp, asr #17 │ │ │ │ @ instruction: 0xf914f7ff │ │ │ │ strbmi r4, [r8], -r5, lsl #12 │ │ │ │ @ instruction: 0xf8cef7ff │ │ │ │ strbmi r4, [r8], -r6, lsl #12 │ │ │ │ - @ instruction: 0xf872f7a0 │ │ │ │ + @ instruction: 0xfff2f79f │ │ │ │ streq pc, [pc, -r0] │ │ │ │ strbvs pc, [r1, -r7, asr #8]! @ │ │ │ │ @ instruction: 0xf828e008 │ │ │ │ strcc r0, [r1], #-20 @ 0xffffffec │ │ │ │ - streq pc, [pc, #965] @ 0xec48d │ │ │ │ + streq pc, [pc, #965] @ 0xec58d │ │ │ │ streq pc, [pc], r6, asr #7 │ │ │ │ andle r2, sp, r8, lsl #24 │ │ │ │ ldrble r0, [r6, #2035]! @ 0x7f3 │ │ │ │ andeq pc, r1, r5, lsl r0 @ │ │ │ │ @ instruction: 0xf83ad0f1 │ │ │ │ @ instruction: 0x463a1014 │ │ │ │ strbmi r9, [r8], -r1, lsl #22 │ │ │ │ @ instruction: 0xf78c4459 │ │ │ │ - @ instruction: 0xe7e8fef1 │ │ │ │ + @ instruction: 0xe7e8fe71 │ │ │ │ andlt r4, r3, r8, asr #12 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ stmdblt lr!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r7], -r3, lsl #1 │ │ │ │ usatmi r4, #18, r1, lsl #13 │ │ │ │ ldrmi r4, [fp], r8, lsl #13 │ │ │ │ @ instruction: 0xf8daf7ff │ │ │ │ ldrtmi r4, [r8], -r5, lsl #12 │ │ │ │ @ instruction: 0xf7ff2400 │ │ │ │ @ instruction: 0x4606f893 │ │ │ │ - @ instruction: 0xf7a04638 │ │ │ │ - @ instruction: 0xf000f837 │ │ │ │ + @ instruction: 0xf79f4638 │ │ │ │ + @ instruction: 0xf000ffb7 │ │ │ │ vst1.8 {d16-d19}, [r2] │ │ │ │ ldrbeq r6, [r3, r1, ror #4]! │ │ │ │ @ instruction: 0xf015d504 │ │ │ │ tstle lr, r1 │ │ │ │ eoreq pc, r4, r8, asr #16 │ │ │ │ vraddhn.i16 d19, , │ │ │ │ vabal.u8 , d6, d15 │ │ │ │ @@ -225144,29 +225210,29 @@ │ │ │ │ @ instruction: 0x4638d1f1 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7ff4ff0 │ │ │ │ @ instruction: 0xf859b93d │ │ │ │ ldrbmi r1, [r3], -r4, lsr #32 │ │ │ │ andls r4, r1, #56, 12 @ 0x3800000 │ │ │ │ @ instruction: 0xf78c4459 │ │ │ │ - bls 0x16bc30 │ │ │ │ + bls 0x16bb30 │ │ │ │ svclt 0x0000e7e6 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r7], -r3, lsl #1 │ │ │ │ usatmi r4, #18, r1, lsl #13 │ │ │ │ ldrmi r4, [fp], r8, lsl #13 │ │ │ │ @ instruction: 0xf89ef7ff │ │ │ │ ldrtmi r4, [r8], -r5, lsl #12 │ │ │ │ @ instruction: 0xf7ff2400 │ │ │ │ @ instruction: 0x4606f857 │ │ │ │ @ instruction: 0xf79f4638 │ │ │ │ - @ instruction: 0xf000fffb │ │ │ │ + @ instruction: 0xf000ff7b │ │ │ │ vst1.8 {d16-d19}, [r2] │ │ │ │ ldrbeq r6, [r3, r2, ror #4]! │ │ │ │ @ instruction: 0xf015d504 │ │ │ │ tstle lr, r1 │ │ │ │ eoreq pc, r4, r8, asr #16 │ │ │ │ vraddhn.i16 d19, , │ │ │ │ vabal.u8 , d6, d15 │ │ │ │ @@ -225174,29 +225240,29 @@ │ │ │ │ @ instruction: 0x4638d1f1 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7ff4ff0 │ │ │ │ @ instruction: 0xf859b901 │ │ │ │ ldrbmi r1, [r3], -r4, lsr #32 │ │ │ │ andls r4, r1, #56, 12 @ 0x3800000 │ │ │ │ @ instruction: 0xf78c4459 │ │ │ │ - bls 0x16bc20 │ │ │ │ + bls 0x16bb20 │ │ │ │ svclt 0x0000e7e6 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r7], -r3, lsl #1 │ │ │ │ usatmi r4, #17, r2, lsl #13 │ │ │ │ ldrmi r4, [fp], r8, lsl #13 │ │ │ │ @ instruction: 0xf862f7ff │ │ │ │ ldrtmi r4, [r8], -r5, lsl #12 │ │ │ │ @ instruction: 0xf7ff2400 │ │ │ │ @ instruction: 0x4606f81b │ │ │ │ @ instruction: 0xf79f4638 │ │ │ │ - @ instruction: 0xf000ffbf │ │ │ │ + @ instruction: 0xf000ff3f │ │ │ │ vst1.8 {d16-d19}, [r2] │ │ │ │ ldrbeq r6, [r3, r2, ror #4]! │ │ │ │ @ instruction: 0xf015d504 │ │ │ │ tstle lr, r1 │ │ │ │ eoreq pc, r4, r8, asr #16 │ │ │ │ vraddhn.i16 d19, , │ │ │ │ vabal.u8 , d6, d15 │ │ │ │ @@ -225204,32 +225270,32 @@ │ │ │ │ @ instruction: 0x4638d1f1 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7ff4ff0 │ │ │ │ @ instruction: 0xf024b8c5 │ │ │ │ ldrtmi r0, [r8], -r1, lsl #6 │ │ │ │ @ instruction: 0xf85a9201 │ │ │ │ @ instruction: 0xf0041023 │ │ │ │ - bl 0x3ace60 │ │ │ │ + bl 0x3acf60 │ │ │ │ ldrmi r0, [r9], #-899 @ 0xfffffc7d │ │ │ │ @ instruction: 0xf78c464b │ │ │ │ - bls 0x16bb9c │ │ │ │ + bls 0x16ba9c │ │ │ │ svclt 0x0000e7e0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r7], -r3, lsl #1 │ │ │ │ usatmi r4, #18, r1, lsl #13 │ │ │ │ ldrmi r4, [fp], r8, lsl #13 │ │ │ │ @ instruction: 0xf820f7ff │ │ │ │ ldrtmi r4, [r8], -r5, lsl #12 │ │ │ │ @ instruction: 0xf7fe2400 │ │ │ │ @ instruction: 0x4606ffd9 │ │ │ │ @ instruction: 0xf79f4638 │ │ │ │ - @ instruction: 0xf000ff7d │ │ │ │ + @ instruction: 0xf000fefd │ │ │ │ vst1.8 {d16-d19}, [r2] │ │ │ │ ldrbeq r6, [r3, r9, ror #4]! │ │ │ │ @ instruction: 0xf015d504 │ │ │ │ tstle lr, r1 │ │ │ │ eoreq pc, r4, r8, asr #16 │ │ │ │ vraddhn.i16 d19, , │ │ │ │ vabal.u8 , d6, d15 │ │ │ │ @@ -225237,44 +225303,44 @@ │ │ │ │ @ instruction: 0x4638d1f1 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7ff4ff0 │ │ │ │ @ instruction: 0xf859b883 │ │ │ │ ldrbmi r1, [r3], -r4, lsr #32 │ │ │ │ andls r4, r1, #56, 12 @ 0x3800000 │ │ │ │ cmpeq r1, fp, lsl #22 │ │ │ │ - ldc2l 7, cr15, [r6, #560]! @ 0x230 │ │ │ │ + ldc2l 7, cr15, [r6, #-560]! @ 0xfffffdd0 │ │ │ │ andlt r9, r0, #4096 @ 0x1000 │ │ │ │ svclt 0x0000e7e4 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r1], r3, lsl #1 │ │ │ │ ldrmi r4, [r2], r8, lsl #13 │ │ │ │ strcs r4, [r0], #-1691 @ 0xfffff965 │ │ │ │ and pc, r4, sp, asr #17 │ │ │ │ @ instruction: 0xffe0f7fe │ │ │ │ strbmi r4, [r8], -r5, lsl #12 │ │ │ │ @ instruction: 0xff9af7fe │ │ │ │ strbmi r4, [r8], -r6, lsl #12 │ │ │ │ - @ instruction: 0xff3ef79f │ │ │ │ + mrc2 7, 5, pc, cr14, cr15, {4} │ │ │ │ streq pc, [pc, -r0] │ │ │ │ strbvs pc, [r1, -r7, asr #8]! @ │ │ │ │ @ instruction: 0xf828e008 │ │ │ │ strcc r0, [r1], #-20 @ 0xffffffec │ │ │ │ - streq pc, [pc, #965] @ 0xec6f5 │ │ │ │ + streq pc, [pc, #965] @ 0xec7f5 │ │ │ │ streq pc, [pc], r6, asr #7 │ │ │ │ andle r2, lr, r8, lsl #24 │ │ │ │ ldrble r0, [r6, #2035]! @ 0x7f3 │ │ │ │ andeq pc, r1, r5, lsl r0 @ │ │ │ │ @ instruction: 0xf83ad0f1 │ │ │ │ @ instruction: 0x463a1014 │ │ │ │ strbmi r9, [r8], -r1, lsl #22 │ │ │ │ cmpeq r1, fp, lsl #22 │ │ │ │ - ldc2 7, cr15, [ip, #560]! @ 0x230 │ │ │ │ + ldc2 7, cr15, [ip, #-560]! @ 0xfffffdd0 │ │ │ │ strbmi lr, [r8], -r7, ror #15 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7ff4ff0 │ │ │ │ svclt 0x0000b839 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -225283,15 +225349,15 @@ │ │ │ │ usatmi r4, #18, r1, lsl #13 │ │ │ │ ldrmi r4, [fp], r8, lsl #13 │ │ │ │ @ instruction: 0xffa4f7fe │ │ │ │ ldrtmi r4, [r8], -r5, lsl #12 │ │ │ │ @ instruction: 0xf7fe2400 │ │ │ │ @ instruction: 0x4606ff5d │ │ │ │ @ instruction: 0xf79f4638 │ │ │ │ - @ instruction: 0xf000ff01 │ │ │ │ + @ instruction: 0xf000fe81 │ │ │ │ vst1.8 {d16-d19}, [r2] │ │ │ │ ldrbeq r6, [r3, r1, ror #4]! │ │ │ │ @ instruction: 0xf015d504 │ │ │ │ tstle lr, r1 │ │ │ │ eoreq pc, r4, r8, asr #16 │ │ │ │ vraddhn.i16 d19, , │ │ │ │ vabal.u8 , d6, d15 │ │ │ │ @@ -225299,29 +225365,29 @@ │ │ │ │ @ instruction: 0x4638d1f1 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7ff4ff0 │ │ │ │ @ instruction: 0xf859b807 │ │ │ │ ldrbmi r1, [r3], -r4, lsr #32 │ │ │ │ andls r4, r1, #56, 12 @ 0x3800000 │ │ │ │ cmpeq r1, fp, lsl #22 │ │ │ │ - ldc2l 7, cr15, [sl, #-560]! @ 0xfffffdd0 │ │ │ │ + ldc2l 7, cr15, [sl], #560 @ 0x230 │ │ │ │ strb r9, [r5, r1, lsl #20]! │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r7], -r3, lsl #1 │ │ │ │ usatmi r4, #18, r1, lsl #13 │ │ │ │ ldrmi r4, [fp], r8, lsl #13 │ │ │ │ @ instruction: 0xff68f7fe │ │ │ │ ldrtmi r4, [r8], -r5, lsl #12 │ │ │ │ @ instruction: 0xf7fe2400 │ │ │ │ strmi pc, [r6], -r1, lsr #30 │ │ │ │ @ instruction: 0xf79f4638 │ │ │ │ - @ instruction: 0xf000fec5 │ │ │ │ + @ instruction: 0xf000fe45 │ │ │ │ vst1.8 {d16-d19}, [r2] │ │ │ │ ldrbeq r6, [r3, r2, ror #4]! │ │ │ │ @ instruction: 0xf015d504 │ │ │ │ tstle lr, r1 │ │ │ │ eoreq pc, r4, r8, asr #16 │ │ │ │ vraddhn.i16 d19, , │ │ │ │ vabal.u8 , d6, d15 │ │ │ │ @@ -225329,29 +225395,29 @@ │ │ │ │ @ instruction: 0x4638d1f1 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fe4ff0 │ │ │ │ @ instruction: 0xf859bfcb │ │ │ │ ldrbmi r1, [r3], -r4, lsr #32 │ │ │ │ andls r4, r1, #56, 12 @ 0x3800000 │ │ │ │ orreq lr, r1, fp, lsl #22 │ │ │ │ - ldc2l 7, cr15, [r8, #-560] @ 0xfffffdd0 │ │ │ │ + ldc2l 7, cr15, [r8], {140} @ 0x8c │ │ │ │ strb r9, [r5, r1, lsl #20]! │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r7], -r3, lsl #1 │ │ │ │ usatmi r4, #17, r2, lsl #13 │ │ │ │ ldrmi r4, [fp], r8, lsl #13 │ │ │ │ @ instruction: 0xff2cf7fe │ │ │ │ ldrtmi r4, [r8], -r5, lsl #12 │ │ │ │ @ instruction: 0xf7fe2400 │ │ │ │ strmi pc, [r6], -r5, ror #29 │ │ │ │ @ instruction: 0xf79f4638 │ │ │ │ - @ instruction: 0xf000fe89 │ │ │ │ + @ instruction: 0xf000fe09 │ │ │ │ vst1.8 {d16-d19}, [r2] │ │ │ │ ldrbeq r6, [r3, r2, ror #4]! │ │ │ │ @ instruction: 0xf015d504 │ │ │ │ tstle lr, r1 │ │ │ │ eoreq pc, r4, r8, asr #16 │ │ │ │ vraddhn.i16 d19, , │ │ │ │ vabal.u8 , d6, d15 │ │ │ │ @@ -225359,46 +225425,46 @@ │ │ │ │ @ instruction: 0x4638d1f1 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fe4ff0 │ │ │ │ @ instruction: 0xf024bf8f │ │ │ │ ldrtmi r0, [r8], -r1, lsl #6 │ │ │ │ @ instruction: 0xf85a9201 │ │ │ │ @ instruction: 0xf0041023 │ │ │ │ - bl 0x3ad0cc │ │ │ │ - bl 0x1ad2d8 │ │ │ │ + bl 0x3ad1cc │ │ │ │ + bl 0x1ad3d8 │ │ │ │ strbmi r0, [fp], -r1, asr #3 │ │ │ │ - ldc2 7, cr15, [r6, #-560] @ 0xfffffdd0 │ │ │ │ + ldc2 7, cr15, [r6], {140} @ 0x8c │ │ │ │ ldrb r9, [pc, r1, lsl #20] │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ strmi fp, [r2], r5, lsl #1 │ │ │ │ @ instruction: 0x460f4614 │ │ │ │ @ instruction: 0xf104469b │ │ │ │ @ instruction: 0xf8cd0810 │ │ │ │ @ instruction: 0xf7fee00c │ │ │ │ strmi pc, [r6], -r7, ror #29 │ │ │ │ @ instruction: 0xf7fe4650 │ │ │ │ strmi pc, [r5], -r1, lsr #29 │ │ │ │ @ instruction: 0xf79f4650 │ │ │ │ - @ instruction: 0xf000fe45 │ │ │ │ + @ instruction: 0xf000fdc5 │ │ │ │ vst2.8 {d16,d18}, [r9] │ │ │ │ and r6, r7, r0, ror #18 │ │ │ │ vraddhn.i16 d19, q3, │ │ │ │ vmlsl.u q8, d5, d3[3] │ │ │ │ strcc r0, [r1, -pc, asr #10] │ │ │ │ andle r4, sp, r4, asr #10 │ │ │ │ ldrble r0, [r5, #2026]! @ 0x7ea │ │ │ │ ldrble r0, [r3, #2035]! @ 0x7f3 │ │ │ │ strbmi r7, [fp], -r1, lsr #16 │ │ │ │ ldmdavc sl!, {r0, r1, fp, ip, pc} │ │ │ │ andls r4, r0, r9, asr r4 │ │ │ │ @ instruction: 0xf78c4650 │ │ │ │ - strb pc, [r9, r1, asr #26]! @ │ │ │ │ + strb pc, [r9, r1, asr #25]! @ │ │ │ │ andlt r4, r5, r0, asr r6 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ svclt 0x0042f7fe │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ @@ -225406,33 +225472,33 @@ │ │ │ │ @ instruction: 0x469b4691 │ │ │ │ strcs r4, [r0], #-1674 @ 0xfffff976 │ │ │ │ and pc, ip, sp, asr #17 │ │ │ │ mcr2 7, 5, pc, cr12, cr14, {7} @ │ │ │ │ strbmi r4, [r0], -r6, lsl #12 │ │ │ │ mcr2 7, 3, pc, cr6, cr14, {7} @ │ │ │ │ strbmi r4, [r0], -r5, lsl #12 │ │ │ │ - mcr2 7, 0, pc, cr10, cr15, {4} @ │ │ │ │ + stc2 7, cr15, [sl, #636] @ 0x27c │ │ │ │ @ instruction: 0xf000465b │ │ │ │ strbmi r0, [fp], pc, lsl #14 │ │ │ │ strbvs pc, [r0, -r7, asr #8]! @ │ │ │ │ ldrmi r4, [r8], r1, asr #13 │ │ │ │ strcc lr, [r1], #-6 │ │ │ │ streq pc, [pc], r6, asr #7 │ │ │ │ - streq pc, [pc, #965] @ 0xec965 │ │ │ │ + streq pc, [pc, #965] @ 0xeca65 │ │ │ │ andsle r2, r5, r8, lsl #24 │ │ │ │ ldrble r0, [r6, #2026]! @ 0x7ea │ │ │ │ ldrble r0, [r4, #2035]! @ 0x7f3 │ │ │ │ andsne pc, r4, fp, lsr r8 @ │ │ │ │ - blls 0x1bded4 │ │ │ │ + blls 0x1bdfd4 │ │ │ │ streq pc, [pc], r6, asr #7 │ │ │ │ andscs pc, r4, sl, lsl r8 @ │ │ │ │ movwls r4, #1089 @ 0x441 │ │ │ │ ldrtmi r3, [fp], -r1, lsl #8 │ │ │ │ - streq pc, [pc, #965] @ 0xec98d │ │ │ │ - ldc2l 7, cr15, [ip], #560 @ 0x230 │ │ │ │ + streq pc, [pc, #965] @ 0xeca8d │ │ │ │ + ldc2l 7, cr15, [ip], #-560 @ 0xfffffdd0 │ │ │ │ mvnle r2, r8, lsl #24 │ │ │ │ andlt r4, r5, r8, asr #12 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ mrclt 7, 7, APSR_nzcv, cr12, cr14, {7} │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -225441,62 +225507,62 @@ │ │ │ │ @ instruction: 0x468b46f2 │ │ │ │ strcs r4, [r0, #-1681] @ 0xfffff96f │ │ │ │ @ instruction: 0xf7fe9303 │ │ │ │ strmi pc, [r6], -r7, ror #28 │ │ │ │ @ instruction: 0xf7fe4638 │ │ │ │ strmi pc, [r4], -r1, lsr #28 │ │ │ │ @ instruction: 0xf79f4638 │ │ │ │ - @ instruction: 0xf000fdc5 │ │ │ │ + @ instruction: 0xf000fd45 │ │ │ │ vst4.8 {d16-d19}, [r0] │ │ │ │ strbeq r6, [r2, r0, ror #16]! │ │ │ │ ldrbeq sp, [r3, r1, lsl #10]! │ │ │ │ strcc sp, [r1, #-1036] @ 0xfffffbf4 │ │ │ │ strne pc, [pc], -r6, asr #7 │ │ │ │ - strne pc, [pc], #-964 @ 0xec628 │ │ │ │ + strne pc, [pc], #-964 @ 0xec728 │ │ │ │ mvnsle r2, r4, lsl #26 │ │ │ │ andlt r4, r5, r8, lsr r6 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ mcrlt 7, 6, pc, cr14, cr14, {7} @ │ │ │ │ eorne pc, r5, r9, asr r8 @ │ │ │ │ - blls 0x1bdf20 │ │ │ │ + blls 0x1be020 │ │ │ │ eorcs pc, r5, fp, lsl r8 @ │ │ │ │ @ instruction: 0xf8cd4419 │ │ │ │ strbmi sl, [r3], -r0 │ │ │ │ - ldc2 7, cr15, [sl], #560 @ 0x230 │ │ │ │ + ldc2 7, cr15, [sl], #-560 @ 0xfffffdd0 │ │ │ │ svclt 0x0000e7e5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ strmi fp, [r0], r5, lsl #1 │ │ │ │ @ instruction: 0x469b4691 │ │ │ │ strcs r4, [r0], #-1674 @ 0xfffff976 │ │ │ │ and pc, ip, sp, asr #17 │ │ │ │ mcr2 7, 1, pc, cr10, cr14, {7} @ │ │ │ │ strbmi r4, [r0], -r6, lsl #12 │ │ │ │ stc2l 7, cr15, [r4, #1016]! @ 0x3f8 │ │ │ │ strbmi r4, [r0], -r5, lsl #12 │ │ │ │ - stc2 7, cr15, [r8, #636] @ 0x27c │ │ │ │ + stc2 7, cr15, [r8, #-636] @ 0xfffffd84 │ │ │ │ @ instruction: 0xf000465b │ │ │ │ strbmi r0, [fp], pc, lsl #14 │ │ │ │ strbvs pc, [r1, -r7, asr #8]! @ │ │ │ │ ldrmi r4, [r8], r1, asr #13 │ │ │ │ strcc lr, [r1], #-6 │ │ │ │ streq pc, [pc], r6, asr #7 │ │ │ │ - streq pc, [pc, #965] @ 0xeca69 │ │ │ │ + streq pc, [pc, #965] @ 0xecb69 │ │ │ │ andsle r2, r5, r8, lsl #24 │ │ │ │ ldrble r0, [r6, #2026]! @ 0x7ea │ │ │ │ ldrble r0, [r4, #2035]! @ 0x7f3 │ │ │ │ andsne pc, r4, fp, lsr r8 @ │ │ │ │ - blls 0x1bdfd8 │ │ │ │ + blls 0x1be0d8 │ │ │ │ streq pc, [pc], r6, asr #7 │ │ │ │ andscs pc, r4, sl, lsr r8 @ │ │ │ │ movwls r4, #1089 @ 0x441 │ │ │ │ ldrtmi r3, [fp], -r1, lsl #8 │ │ │ │ - streq pc, [pc, #965] @ 0xeca91 │ │ │ │ + streq pc, [pc, #965] @ 0xecb91 │ │ │ │ stc2 7, cr15, [r0], {140} @ 0x8c │ │ │ │ mvnle r2, r8, lsl #24 │ │ │ │ andlt r4, r5, r8, asr #12 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ mrclt 7, 3, APSR_nzcv, cr10, cr14, {7} │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -225506,94 +225572,94 @@ │ │ │ │ @ instruction: 0x468b46f2 │ │ │ │ strcs r4, [r0, #-1681] @ 0xfffff96f │ │ │ │ @ instruction: 0xf7fe9303 │ │ │ │ strmi pc, [r6], -r5, ror #27 │ │ │ │ @ instruction: 0xf7fe4638 │ │ │ │ @ instruction: 0x4604fd9f │ │ │ │ @ instruction: 0xf79f4638 │ │ │ │ - @ instruction: 0xf000fd43 │ │ │ │ + @ instruction: 0xf000fcc3 │ │ │ │ vst4.8 {d16-d19}, [r0] │ │ │ │ strbeq r6, [r2, r1, ror #16]! │ │ │ │ ldrbeq sp, [r3, r1, lsl #10]! │ │ │ │ strcc sp, [r1, #-1036] @ 0xfffffbf4 │ │ │ │ strne pc, [pc], -r6, asr #7 │ │ │ │ - strne pc, [pc], #-964 @ 0xec72c │ │ │ │ + strne pc, [pc], #-964 @ 0xec82c │ │ │ │ mvnsle r2, r4, lsl #26 │ │ │ │ andlt r4, r5, r8, lsr r6 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ mcrlt 7, 2, pc, cr12, cr14, {7} @ │ │ │ │ eorne pc, r5, r9, asr r8 @ │ │ │ │ - blls 0x1be024 │ │ │ │ + blls 0x1be124 │ │ │ │ eorcs pc, r5, fp, lsr r8 @ │ │ │ │ @ instruction: 0xf8cd4419 │ │ │ │ strbmi sl, [r3], -r0 │ │ │ │ - ldc2 7, cr15, [lr], #-560 @ 0xfffffdd0 │ │ │ │ + blx 0xff0aa686 │ │ │ │ svclt 0x0000e7e5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ strmi fp, [r7], -r5, lsl #1 │ │ │ │ @ instruction: 0x468b46f2 │ │ │ │ strcs r4, [r0, #-1681] @ 0xfffff96f │ │ │ │ @ instruction: 0xf7fe9303 │ │ │ │ strmi pc, [r6], -r9, lsr #27 │ │ │ │ @ instruction: 0xf7fe4638 │ │ │ │ strmi pc, [r4], -r3, ror #26 │ │ │ │ @ instruction: 0xf79f4638 │ │ │ │ - @ instruction: 0xf000fd07 │ │ │ │ + @ instruction: 0xf000fc87 │ │ │ │ vst4.8 {d16-d19}, [r0] │ │ │ │ strbeq r6, [r2, r2, ror #16]! │ │ │ │ ldrbeq sp, [r3, r1, lsl #10]! │ │ │ │ strcc sp, [r1, #-1036] @ 0xfffffbf4 │ │ │ │ strne pc, [pc], -r6, asr #7 │ │ │ │ - strne pc, [pc], #-964 @ 0xec7a4 │ │ │ │ + strne pc, [pc], #-964 @ 0xec8a4 │ │ │ │ mvnsle r2, r4, lsl #26 │ │ │ │ andlt r4, r5, r8, lsr r6 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ mrclt 7, 0, APSR_nzcv, cr0, cr14, {7} │ │ │ │ eorne pc, r5, r9, asr r8 @ │ │ │ │ - blls 0x1be09c │ │ │ │ + blls 0x1be19c │ │ │ │ eorcs pc, r5, fp, asr r8 @ │ │ │ │ @ instruction: 0xf8cd4419 │ │ │ │ strbmi sl, [r3], -r0 │ │ │ │ - stc2 7, cr15, [r8], {140} @ 0x8c │ │ │ │ + blx 0xfe32a6fe │ │ │ │ svclt 0x0000e7e5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ addlt r4, r5, r7, lsl #12 │ │ │ │ usatmi r4, #16, fp, lsl #13 │ │ │ │ ldrmi r4, [r2], r9, lsl #13 │ │ │ │ stc2l 7, cr15, [lr, #-1016]! @ 0xfffffc08 │ │ │ │ ldrtmi r4, [r8], -r6, lsl #12 │ │ │ │ @ instruction: 0xf7fe2400 │ │ │ │ strmi pc, [r5], -r7, lsr #26 │ │ │ │ @ instruction: 0xf79f4638 │ │ │ │ - @ instruction: 0xf000fccb │ │ │ │ + @ instruction: 0xf000fc4b │ │ │ │ vst4.8 {d16-d19}, [r0] │ │ │ │ ldrtmi r6, [r8], -r2, ror #6 │ │ │ │ @ instruction: 0x07ea461f │ │ │ │ ldrbeq sp, [r3, r1, lsl #10]! │ │ │ │ strcc sp, [r1], #-1035 @ 0xfffffbf5 │ │ │ │ strne pc, [pc], -r6, asr #7 │ │ │ │ - strne pc, [pc, #-965] @ 0xec45b │ │ │ │ + strne pc, [pc, #-965] @ 0xec55b │ │ │ │ mvnsle r2, r4, lsl #24 │ │ │ │ pop {r0, r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fe4ff0 │ │ │ │ @ instruction: 0xf024bdd3 │ │ │ │ @ instruction: 0xf0040301 │ │ │ │ andls r0, r3, r1, lsl #4 │ │ │ │ addeq lr, r2, #11264 @ 0x2c00 │ │ │ │ eorne pc, r3, sl, asr r8 @ │ │ │ │ ldrmi r4, [r1], #-1595 @ 0xfffff9c5 │ │ │ │ eorcs pc, r4, r9, asr r8 @ │ │ │ │ andhi pc, r0, sp, asr #17 │ │ │ │ - blx 0xff2aa682 │ │ │ │ + blx 0x12aa782 │ │ │ │ strb r9, [r0, r3, lsl #16]! │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ strmi fp, [r0], r5, lsl #1 │ │ │ │ @ instruction: 0x469b4691 │ │ │ │ @@ -225606,27 +225672,27 @@ │ │ │ │ stc2 7, cr15, [r8], {159} @ 0x9f │ │ │ │ @ instruction: 0xf000465b │ │ │ │ strbmi r0, [fp], pc, lsl #14 │ │ │ │ strbvs pc, [r1, -r7, asr #8]! @ │ │ │ │ ldrmi r4, [r8], r1, asr #13 │ │ │ │ strcc lr, [r1], #-6 │ │ │ │ streq pc, [pc], r6, asr #7 │ │ │ │ - streq pc, [pc, #965] @ 0xecc69 │ │ │ │ + streq pc, [pc, #965] @ 0xecd69 │ │ │ │ andsle r2, r6, r8, lsl #24 │ │ │ │ ldrble r0, [r6, #2026]! @ 0x7ea │ │ │ │ ldrble r0, [r4, #2035]! @ 0x7f3 │ │ │ │ andsne pc, r4, fp, lsr r8 @ │ │ │ │ - blls 0x1be1d8 │ │ │ │ + blls 0x1be2d8 │ │ │ │ streq pc, [pc], r6, asr #7 │ │ │ │ andscs pc, r4, sl, lsr r8 @ │ │ │ │ movwls r3, #1025 @ 0x401 │ │ │ │ cmpeq r1, r8, lsl #22 │ │ │ │ vmvn.i32 d20, #-620756992 @ 0xdb000000 │ │ │ │ @ instruction: 0xf78c058f │ │ │ │ - @ instruction: 0x2c08fb7f │ │ │ │ + @ instruction: 0x2c08faff │ │ │ │ strbmi sp, [r8], -r8, ror #3 │ │ │ │ pop {r0, r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fe4ff0 │ │ │ │ svclt 0x0000bd79 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -225635,110 +225701,110 @@ │ │ │ │ @ instruction: 0x468b46f2 │ │ │ │ strcs r4, [r0, #-1681] @ 0xfffff96f │ │ │ │ @ instruction: 0xf7fe9303 │ │ │ │ strmi pc, [r6], -r3, ror #25 │ │ │ │ @ instruction: 0xf7fe4638 │ │ │ │ @ instruction: 0x4604fc9d │ │ │ │ @ instruction: 0xf79f4638 │ │ │ │ - @ instruction: 0xf000fc41 │ │ │ │ + @ instruction: 0xf000fbc1 │ │ │ │ vst4.8 {d16-d19}, [r0] │ │ │ │ strbeq r6, [r2, r1, ror #16]! │ │ │ │ ldrbeq sp, [r3, r1, lsl #10]! │ │ │ │ strcc sp, [r1, #-1036] @ 0xfffffbf4 │ │ │ │ strne pc, [pc], -r6, asr #7 │ │ │ │ - strne pc, [pc], #-964 @ 0xec930 │ │ │ │ + strne pc, [pc], #-964 @ 0xeca30 │ │ │ │ mvnsle r2, r4, lsl #26 │ │ │ │ andlt r4, r5, r8, lsr r6 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ stcllt 7, cr15, [sl, #-1016] @ 0xfffffc08 │ │ │ │ eorne pc, r5, r9, asr r8 @ │ │ │ │ - blls 0x1be228 │ │ │ │ + blls 0x1be328 │ │ │ │ eorcs pc, r5, fp, lsr r8 @ │ │ │ │ andge pc, r0, sp, asr #17 │ │ │ │ cmpeq r1, r3, lsl #22 │ │ │ │ @ instruction: 0xf78c4643 │ │ │ │ - @ instruction: 0xe7e4fb3b │ │ │ │ + @ instruction: 0xe7e4fabb │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ strmi fp, [r7], -r5, lsl #1 │ │ │ │ @ instruction: 0x468b46f2 │ │ │ │ strcs r4, [r0, #-1681] @ 0xfffff96f │ │ │ │ @ instruction: 0xf7fe9303 │ │ │ │ strmi pc, [r6], -r7, lsr #25 │ │ │ │ @ instruction: 0xf7fe4638 │ │ │ │ strmi pc, [r4], -r1, ror #24 │ │ │ │ @ instruction: 0xf79f4638 │ │ │ │ - @ instruction: 0xf000fc05 │ │ │ │ + @ instruction: 0xf000fb85 │ │ │ │ vst4.8 {d16-d19}, [r0] │ │ │ │ strbeq r6, [r2, r2, ror #16]! │ │ │ │ ldrbeq sp, [r3, r1, lsl #10]! │ │ │ │ strcc sp, [r1, #-1036] @ 0xfffffbf4 │ │ │ │ strne pc, [pc], -r6, asr #7 │ │ │ │ - strne pc, [pc], #-964 @ 0xec9a8 │ │ │ │ + strne pc, [pc], #-964 @ 0xecaa8 │ │ │ │ mvnsle r2, r4, lsl #26 │ │ │ │ andlt r4, r5, r8, lsr r6 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ stclt 7, cr15, [lr, #-1016] @ 0xfffffc08 │ │ │ │ eorne pc, r5, r9, asr r8 @ │ │ │ │ - blls 0x1be2a0 │ │ │ │ + blls 0x1be3a0 │ │ │ │ eorcs pc, r5, fp, asr r8 @ │ │ │ │ andge pc, r0, sp, asr #17 │ │ │ │ orreq lr, r1, r3, lsl #22 │ │ │ │ @ instruction: 0xf78c4643 │ │ │ │ - strb pc, [r4, r5, lsl #22]! @ │ │ │ │ + strb pc, [r4, r5, lsl #21]! @ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ addlt r4, r5, r7, lsl #12 │ │ │ │ usatmi r4, #16, fp, lsl #13 │ │ │ │ ldrmi r4, [r2], r9, lsl #13 │ │ │ │ stc2l 7, cr15, [ip], #-1016 @ 0xfffffc08 │ │ │ │ ldrtmi r4, [r8], -r6, lsl #12 │ │ │ │ @ instruction: 0xf7fe2400 │ │ │ │ strmi pc, [r5], -r5, lsr #24 │ │ │ │ @ instruction: 0xf79f4638 │ │ │ │ - @ instruction: 0xf000fbc9 │ │ │ │ + @ instruction: 0xf000fb49 │ │ │ │ vst4.8 {d16-d19}, [r0] │ │ │ │ ldrtmi r6, [r8], -r2, ror #6 │ │ │ │ @ instruction: 0x07ea461f │ │ │ │ ldrbeq sp, [r3, r1, lsl #10]! │ │ │ │ strcc sp, [r1], #-1035 @ 0xfffffbf5 │ │ │ │ strne pc, [pc], -r6, asr #7 │ │ │ │ - strne pc, [pc, #-965] @ 0xec65f │ │ │ │ + strne pc, [pc, #-965] @ 0xec75f │ │ │ │ mvnsle r2, r4, lsl #24 │ │ │ │ pop {r0, r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fe4ff0 │ │ │ │ @ instruction: 0xf024bcd1 │ │ │ │ @ instruction: 0xf0040301 │ │ │ │ andls r0, r3, r1, lsl #4 │ │ │ │ addeq lr, r2, #11264 @ 0x2c00 │ │ │ │ eorne pc, r3, sl, asr r8 @ │ │ │ │ - bl 0x17e334 │ │ │ │ + bl 0x17e434 │ │ │ │ @ instruction: 0xf85901c1 │ │ │ │ @ instruction: 0xf8cd2024 │ │ │ │ @ instruction: 0xf78c8000 │ │ │ │ - stmdals r3, {r0, r1, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdals r3, {r0, r1, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ svclt 0x0000e7df │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r1], r3, lsl #1 │ │ │ │ @ instruction: 0x460c469a │ │ │ │ @ instruction: 0x46cb4615 │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ stc2 7, cr15, [r6], #-1016 @ 0xfffffc08 │ │ │ │ strbmi r4, [r8], -r6, lsl #12 │ │ │ │ - blx 0xff92aa82 │ │ │ │ + blx 0xff92ab82 │ │ │ │ strbmi r4, [r8], -r7, lsl #12 │ │ │ │ @ instruction: 0xf79f46d1 │ │ │ │ - @ instruction: 0xf000fb83 │ │ │ │ + @ instruction: 0xf000fb03 │ │ │ │ vst4.8 {d16-d19}, [r0] │ │ │ │ @ instruction: 0xf1046262 │ │ │ │ @ instruction: 0x07fb0a10 │ │ │ │ stmdavs fp!, {r3, r8, sl, ip, lr, pc} │ │ │ │ andeq pc, r1, r6, lsl r0 @ │ │ │ │ stmdaeq r3, {r0, r3, r8, r9, fp, sp, lr, pc} │ │ │ │ eorvs sp, r0, r0, lsl r1 │ │ │ │ @@ -225748,468 +225814,468 @@ │ │ │ │ strcc r1, [r4, #-1807] @ 0xfffff8f1 │ │ │ │ mvnle r4, r4, asr r5 │ │ │ │ andlt r4, r3, r8, asr r6 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ stclt 7, cr15, [r2], {254} @ 0xfe │ │ │ │ strbmi r9, [r1], -r0, lsl #22 │ │ │ │ andls r4, r1, #88, 12 @ 0x5800000 │ │ │ │ - blx 0x5aa90c │ │ │ │ + @ instruction: 0xf992f78c │ │ │ │ strb r9, [r6, r1, lsl #20]! │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ strmi fp, [r2], r5, lsl #1 │ │ │ │ pkhbtmi r4, fp, r1, lsl #13 │ │ │ │ @ instruction: 0xf8cd2400 │ │ │ │ movwls lr, #4 │ │ │ │ - blx 0xffa2aafe │ │ │ │ + blx 0xffa2abfe │ │ │ │ ldrbmi r4, [r0], -r5, lsl #12 │ │ │ │ - blx 0xfe8aab06 │ │ │ │ + blx 0xfe8aac06 │ │ │ │ ldrbmi r4, [r0], -r6, lsl #12 │ │ │ │ - blx 0x11aa992 │ │ │ │ + blx 0xff1aaa90 │ │ │ │ andeq pc, pc, #0 │ │ │ │ rsbvs pc, r2, #1107296256 @ 0x42000000 │ │ │ │ stmdaeq r1, {r2, r5, ip, sp, lr, pc} │ │ │ │ streq pc, [r1, -r4] │ │ │ │ ldrle r0, [r7, #-2035] @ 0xfffff80d │ │ │ │ @ instruction: 0xf0159b00 │ │ │ │ - bl 0x1acb34 │ │ │ │ + bl 0x1acc34 │ │ │ │ @ instruction: 0xf8590187 │ │ │ │ ldrmi r3, [r9], #-40 @ 0xffffffd8 │ │ │ │ stmdbcc r4, {r0, r1, r5, r8, ip, lr, pc} │ │ │ │ eoreq pc, r4, fp, asr #16 │ │ │ │ @ instruction: 0xf3c6b997 │ │ │ │ strcc r1, [r1], #-1551 @ 0xfffff9f1 │ │ │ │ - strne pc, [pc, #-965] @ 0xec787 │ │ │ │ + strne pc, [pc, #-965] @ 0xec887 │ │ │ │ stmdaeq r1, {r2, r5, ip, sp, lr, pc} │ │ │ │ streq pc, [r1, -r4] │ │ │ │ strbtle r0, [r7], #2035 @ 0x7f3 │ │ │ │ vraddhn.i16 d19, , │ │ │ │ stccs 5, cr1, [r4], {15} │ │ │ │ vaddl.u8 , d6, d9 │ │ │ │ ldrb r1, [r9, pc, lsl #12] │ │ │ │ vraddhn.i16 d19, , │ │ │ │ stccs 5, cr1, [r4], {15} │ │ │ │ eorne pc, r8, r9, asr #16 │ │ │ │ @ instruction: 0x4650d1f5 │ │ │ │ pop {r0, r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fe4ff0 │ │ │ │ - blls 0x15bc28 │ │ │ │ + blls 0x15bd28 │ │ │ │ stmib sp, {r4, r6, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf78c1202 │ │ │ │ - ldmib sp, {r0, r3, r4, r5, r7, r8, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmib sp, {r0, r3, r4, r5, r8, fp, ip, sp, lr, pc}^ │ │ │ │ ldrb r1, [r2, r2, lsl #4] │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ addlt r4, r5, r1, lsl #13 │ │ │ │ @ instruction: 0x460f469a │ │ │ │ usatmi r4, #19, r4, lsl #12 │ │ │ │ - blx 0xfe42abae │ │ │ │ + blx 0xfe42acae │ │ │ │ strbmi r4, [r8], -r6, lsl #12 │ │ │ │ @ instruction: 0xf7fe46b8 │ │ │ │ strmi pc, [r5], -r5, asr #22 │ │ │ │ ldrtmi r4, [r7], -r8, asr #12 │ │ │ │ - blx 0xffb2aa44 │ │ │ │ + blx 0x1b2ab44 │ │ │ │ movweq pc, #61440 @ 0xf000 @ │ │ │ │ msrvs SPSR_x, #1124073472 @ 0x43000000 │ │ │ │ ldrbmi r4, [r1], r8, asr #12 │ │ │ │ - beq 0x528fe8 │ │ │ │ + beq 0x5290e8 │ │ │ │ strle r0, [r4, #-2025] @ 0xfffff817 │ │ │ │ ldrbeq r6, [sl, r6, lsr #16]! │ │ │ │ strle r4, [lr], #-1102 @ 0xfffffbb2 │ │ │ │ strcc r6, [r4], #-38 @ 0xffffffda │ │ │ │ strne pc, [pc, -r7, asr #7] │ │ │ │ - strne pc, [pc, #-965] @ 0xec82b │ │ │ │ + strne pc, [pc, #-965] @ 0xec92b │ │ │ │ stmdaeq r4, {r3, r8, ip, sp, lr, pc} │ │ │ │ mvnle r4, r4, asr r5 │ │ │ │ pop {r0, r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fe4ff0 │ │ │ │ @ instruction: 0xf8cdbbe9 │ │ │ │ ldrtmi fp, [r1], -r0 │ │ │ │ @ instruction: 0xf8d89303 │ │ │ │ andls r2, r2, r0 │ │ │ │ - @ instruction: 0xf9e4f78c │ │ │ │ + @ instruction: 0xf964f78c │ │ │ │ movweq lr, #10717 @ 0x29dd │ │ │ │ svclt 0x0000e7e4 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ strmi fp, [r2], r7, lsl #1 │ │ │ │ @ instruction: 0x4691469b │ │ │ │ stmib sp, {sl, sp}^ │ │ │ │ @ instruction: 0xf7fee102 │ │ │ │ strmi pc, [r5], -r7, asr #22 │ │ │ │ @ instruction: 0xf7fe4650 │ │ │ │ strmi pc, [r6], -r1, lsl #22 │ │ │ │ @ instruction: 0xf79f4650 │ │ │ │ - @ instruction: 0xf000faa5 │ │ │ │ + @ instruction: 0xf000fa25 │ │ │ │ vst2.8 {d16-d19}, [r3] │ │ │ │ ldrbmi r6, [r0], -r2, ror #6 │ │ │ │ @ instruction: 0x46cb46da │ │ │ │ stmdbeq r1, {r2, r5, ip, sp, lr, pc} │ │ │ │ stmdaeq r1, {r2, ip, sp, lr, pc} │ │ │ │ ldrle r0, [r5, #-2033] @ 0xfffff80f │ │ │ │ eorcs pc, r9, fp, asr r8 @ │ │ │ │ streq lr, [r8, sl, lsl #22] │ │ │ │ @ instruction: 0x07ea4417 │ │ │ │ svccc 0x0004d422 │ │ │ │ svceq 0x0000f1b8 │ │ │ │ vorr.i32 d29, #226 @ 0x000000e2 │ │ │ │ strcc r1, [r1], #-1551 @ 0xfffff9f1 │ │ │ │ - strne pc, [pc, #-965] @ 0xec8c3 │ │ │ │ + strne pc, [pc, #-965] @ 0xec9c3 │ │ │ │ stmdbeq r1, {r2, r5, ip, sp, lr, pc} │ │ │ │ stmdaeq r1, {r2, ip, sp, lr, pc} │ │ │ │ strbtle r0, [r9], #2033 @ 0x7f1 │ │ │ │ vraddhn.i16 d19, , │ │ │ │ stccs 5, cr1, [r4], {15} │ │ │ │ vaddl.u8 , d6, d9 │ │ │ │ ldrb r1, [fp, pc, lsl #12] │ │ │ │ vraddhn.i16 d19, , │ │ │ │ stccs 5, cr1, [r4], {15} │ │ │ │ eorvc pc, r9, fp, asr #16 │ │ │ │ strdlt sp, [r7], -r5 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ - bllt 0xfe42acb4 │ │ │ │ + bllt 0xfe42adb4 │ │ │ │ stmdbls r2, {r0, r1, r9, fp, ip, pc} │ │ │ │ @ instruction: 0xf8529305 │ │ │ │ tstls r0, r4, lsr #32 │ │ │ │ andls r4, r4, r9, lsr r6 │ │ │ │ - @ instruction: 0xf986f78c │ │ │ │ + @ instruction: 0xf906f78c │ │ │ │ movweq lr, #18909 @ 0x49dd │ │ │ │ svclt 0x0000e7cf │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r0], r3, lsl #1 │ │ │ │ - bcs 0x1678f0 │ │ │ │ + bcs 0x1679f0 │ │ │ │ @ instruction: 0xf50a4c1b │ │ │ │ @ instruction: 0xf8cd6980 │ │ │ │ stcne 0, cr14, [r7, #-0] │ │ │ │ @ instruction: 0xf7fe9201 │ │ │ │ strmi pc, [r5], -r3, lsr #21 │ │ │ │ @ instruction: 0xf79f4640 │ │ │ │ - @ instruction: 0xf000fa47 │ │ │ │ + @ instruction: 0xf000f9c7 │ │ │ │ vst4.8 {d16-d19}, [r0] │ │ │ │ strbeq r6, [fp, r2, ror #22]! │ │ │ │ strcc sp, [r1], #-1039 @ 0xfffffbf1 │ │ │ │ - strne pc, [pc, #-965] @ 0xec957 │ │ │ │ + strne pc, [pc, #-965] @ 0xeca57 │ │ │ │ ldrhle r4, [r8, #44]! @ 0x2c │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ stmdavc r6!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ stmdbls r1, {r1, r3, r4, r6, r9, sl, lr} │ │ │ │ - blls 0xfe640 │ │ │ │ + blls 0xfe740 │ │ │ │ orreq lr, r6, r1, lsl #22 │ │ │ │ - @ instruction: 0xf8dcf78c │ │ │ │ + @ instruction: 0xf85cf78c │ │ │ │ movweq lr, #27402 @ 0x6b0a │ │ │ │ @ instruction: 0xf883444e │ │ │ │ @ instruction: 0xf5030cf0 │ │ │ │ - beq 0x109b58 │ │ │ │ + beq 0x109c58 │ │ │ │ ldrhle r4, [r8, #35]! @ 0x23 │ │ │ │ svclt 0x0000e7db │ │ │ │ - eorseq r1, r5, r4, lsr #15 │ │ │ │ + ldrhteq r1, [r5], -r4 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r0], r3, lsl #1 │ │ │ │ - bcs 0x16797c │ │ │ │ + bcs 0x167a7c │ │ │ │ @ instruction: 0xf50a4c1b │ │ │ │ @ instruction: 0xf8cd6980 │ │ │ │ stcne 0, cr14, [r7, #-0] │ │ │ │ @ instruction: 0xf7fe9201 │ │ │ │ @ instruction: 0x4605fa5d │ │ │ │ @ instruction: 0xf79f4640 │ │ │ │ - @ instruction: 0xf000fa01 │ │ │ │ + @ instruction: 0xf000f981 │ │ │ │ vst4.8 {d16-d19}, [r0] │ │ │ │ strbeq r6, [fp, r2, ror #22]! │ │ │ │ strcc sp, [r1], #-1039 @ 0xfffffbf1 │ │ │ │ - strne pc, [pc, #-965] @ 0xec9e3 │ │ │ │ + strne pc, [pc, #-965] @ 0xecae3 │ │ │ │ ldrhle r4, [r8, #44]! @ 0x2c │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ stmdavc r6!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ stmdbls r1, {r1, r3, r4, r6, r9, sl, lr} │ │ │ │ - blls 0xfe6cc │ │ │ │ + blls 0xfe7cc │ │ │ │ orreq lr, r6, r1, lsl #22 │ │ │ │ - @ instruction: 0xf896f78c │ │ │ │ + @ instruction: 0xf816f78c │ │ │ │ movweq lr, #27402 @ 0x6b0a │ │ │ │ @ instruction: 0xf883444e │ │ │ │ @ instruction: 0xf5030cf0 │ │ │ │ - beq 0x109be4 │ │ │ │ + beq 0x109ce4 │ │ │ │ ldrhle r4, [r8, #35]! @ 0x23 │ │ │ │ svclt 0x0000e7db │ │ │ │ - eorseq r1, r5, r8, lsr #15 │ │ │ │ + ldrhteq r1, [r5], -r8 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r0], r3, lsl #1 │ │ │ │ - bcs 0x167a08 │ │ │ │ + bcs 0x167b08 │ │ │ │ @ instruction: 0xf50a4c1b │ │ │ │ @ instruction: 0xf8cd6980 │ │ │ │ stcne 0, cr14, [r7, #-0] │ │ │ │ @ instruction: 0xf7fe9201 │ │ │ │ @ instruction: 0x4605fa17 │ │ │ │ @ instruction: 0xf79f4640 │ │ │ │ - @ instruction: 0xf000f9bb │ │ │ │ + @ instruction: 0xf000f93b │ │ │ │ vst4.8 {d16-d19}, [r0] │ │ │ │ strbeq r6, [fp, r2, ror #22]! │ │ │ │ strcc sp, [r1], #-1039 @ 0xfffffbf1 │ │ │ │ - strne pc, [pc, #-965] @ 0xeca6f │ │ │ │ + strne pc, [pc, #-965] @ 0xecb6f │ │ │ │ ldrhle r4, [r8, #44]! @ 0x2c │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ stmdavc r6!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ stmdbls r1, {r1, r3, r4, r6, r9, sl, lr} │ │ │ │ - blls 0xfe758 │ │ │ │ + blls 0xfe858 │ │ │ │ orreq lr, r6, r1, lsl #22 │ │ │ │ - @ instruction: 0xf850f78c │ │ │ │ + @ instruction: 0xffd0f78b │ │ │ │ movweq lr, #27402 @ 0x6b0a │ │ │ │ @ instruction: 0xf883444e │ │ │ │ @ instruction: 0xf5030cf0 │ │ │ │ - beq 0x109c70 │ │ │ │ + beq 0x109d70 │ │ │ │ ldrhle r4, [r8, #35]! @ 0x23 │ │ │ │ svclt 0x0000e7db │ │ │ │ - eorseq r1, r5, ip, lsr #15 │ │ │ │ + ldrhteq r1, [r5], -ip │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r0], r3, lsl #1 │ │ │ │ - bcs 0x167a94 │ │ │ │ + bcs 0x167b94 │ │ │ │ @ instruction: 0xf50a4c1b │ │ │ │ @ instruction: 0xf8cd6980 │ │ │ │ stcne 0, cr14, [r7, #-0] │ │ │ │ @ instruction: 0xf7fe9201 │ │ │ │ @ instruction: 0x4605f9d1 │ │ │ │ @ instruction: 0xf79f4640 │ │ │ │ - @ instruction: 0xf000f975 │ │ │ │ + @ instruction: 0xf000f8f5 │ │ │ │ vst4.8 {d16-d19}, [r0] │ │ │ │ strbeq r6, [fp, r2, ror #22]! │ │ │ │ strcc sp, [r1], #-1039 @ 0xfffffbf1 │ │ │ │ - strne pc, [pc, #-965] @ 0xecafb │ │ │ │ + strne pc, [pc, #-965] @ 0xecbfb │ │ │ │ ldrhle r4, [r8, #44]! @ 0x2c │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ stmdavc r6!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ stmdbls r1, {r1, r3, r4, r6, r9, sl, lr} │ │ │ │ - blls 0xfe7e4 │ │ │ │ + blls 0xfe8e4 │ │ │ │ orreq lr, r6, r1, lsl #22 │ │ │ │ - @ instruction: 0xf80af78c │ │ │ │ + @ instruction: 0xff8af78b │ │ │ │ movweq lr, #27402 @ 0x6b0a │ │ │ │ @ instruction: 0xf883444e │ │ │ │ @ instruction: 0xf5030cf0 │ │ │ │ - beq 0x109cfc │ │ │ │ + beq 0x109dfc │ │ │ │ ldrhle r4, [r8, #35]! @ 0x23 │ │ │ │ svclt 0x0000e7db │ │ │ │ - ldrhteq r1, [r5], -r0 │ │ │ │ + eorseq r1, r5, r0, asr #17 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ svcmi 0x0023b085 │ │ │ │ strcs r4, [r0], -r1, lsl #13 │ │ │ │ - bleq 0x229340 │ │ │ │ + bleq 0x229440 │ │ │ │ @ instruction: 0xf8cd463c │ │ │ │ stmib sp, {r2, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf7fe1202 │ │ │ │ strmi pc, [r5], -fp, lsl #19 │ │ │ │ @ instruction: 0xf79f4648 │ │ │ │ - @ instruction: 0xf000f92f │ │ │ │ + @ instruction: 0xf000f8af │ │ │ │ vst2.8 {d16-d17}, [r8] │ │ │ │ @ instruction: 0xf04f6362 │ │ │ │ movwls r0, #2056 @ 0x808 │ │ │ │ @ instruction: 0xf0151be1 │ │ │ │ @ instruction: 0xf0010f01 │ │ │ │ andsle r0, r6, r1, lsl #2 │ │ │ │ mulge r0, r4, r8 │ │ │ │ - blls 0x1ad180 │ │ │ │ - blx 0x77e882 │ │ │ │ + blls 0x1ad280 │ │ │ │ + blx 0x77e982 │ │ │ │ ldrmi r1, [r9], #-264 @ 0xfffffef8 │ │ │ │ movwcs lr, #2525 @ 0x9dd │ │ │ │ - @ instruction: 0xffcaf78b │ │ │ │ + @ instruction: 0xff4af78b │ │ │ │ ldmne r3!, {r1, r8, r9, fp, ip, pc}^ │ │ │ │ movwcs lr, #15113 @ 0x3b09 │ │ │ │ movteq lr, #43779 @ 0xab03 │ │ │ │ ldcleq 8, cr15, [r0], #652 @ 0x28c │ │ │ │ @ instruction: 0xf8a30c00 │ │ │ │ strcc r0, [r1], #-3568 @ 0xfffff210 │ │ │ │ - strne pc, [pc, #-965] @ 0xecbc3 │ │ │ │ + strne pc, [pc, #-965] @ 0xeccc3 │ │ │ │ streq pc, [r2], -r6, lsl #1 │ │ │ │ bicsle r4, fp, ip, asr r5 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff0 │ │ │ │ - ldrhteq r1, [r5], -r4 │ │ │ │ + eorseq r1, r5, r4, asr #17 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ svcmi 0x0023b085 │ │ │ │ strcs r4, [r0], -r1, lsl #13 │ │ │ │ - bleq 0x2293e4 │ │ │ │ + bleq 0x2294e4 │ │ │ │ @ instruction: 0xf8cd463c │ │ │ │ stmib sp, {r2, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf7fe1202 │ │ │ │ @ instruction: 0x4605f939 │ │ │ │ @ instruction: 0xf79f4648 │ │ │ │ - @ instruction: 0xf000f8dd │ │ │ │ + @ instruction: 0xf000f85d │ │ │ │ vst2.8 {d16-d17}, [r8] │ │ │ │ @ instruction: 0xf04f6362 │ │ │ │ movwls r0, #2056 @ 0x808 │ │ │ │ @ instruction: 0xf0151be1 │ │ │ │ @ instruction: 0xf0010f01 │ │ │ │ andsle r0, r6, r1, lsl #2 │ │ │ │ mulge r0, r4, r8 │ │ │ │ - blls 0x1ad224 │ │ │ │ - blx 0x77e926 │ │ │ │ + blls 0x1ad324 │ │ │ │ + blx 0x77ea26 │ │ │ │ ldrmi r1, [r9], #-264 @ 0xfffffef8 │ │ │ │ movwcs lr, #2525 @ 0x9dd │ │ │ │ - @ instruction: 0xff78f78b │ │ │ │ + cdp2 7, 15, cr15, cr8, cr11, {4} │ │ │ │ ldmne r3!, {r1, r8, r9, fp, ip, pc}^ │ │ │ │ movwcs lr, #15113 @ 0x3b09 │ │ │ │ movteq lr, #43779 @ 0xab03 │ │ │ │ ldcleq 8, cr15, [r0], #652 @ 0x28c │ │ │ │ @ instruction: 0xf8a30c00 │ │ │ │ strcc r0, [r1], #-3568 @ 0xfffff210 │ │ │ │ - strne pc, [pc, #-965] @ 0xecc67 │ │ │ │ + strne pc, [pc, #-965] @ 0xecd67 │ │ │ │ streq pc, [r2], -r6, lsl #1 │ │ │ │ bicsle r4, fp, ip, asr r5 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff0 │ │ │ │ - ldrhteq r1, [r5], -r8 │ │ │ │ + eorseq r1, r5, r8, asr #17 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ svcmi 0x0023b085 │ │ │ │ strcs r4, [r0], -r1, lsl #13 │ │ │ │ - bleq 0x229488 │ │ │ │ + bleq 0x229588 │ │ │ │ @ instruction: 0xf8cd463c │ │ │ │ stmib sp, {r2, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf7fe1202 │ │ │ │ strmi pc, [r5], -r7, ror #17 │ │ │ │ @ instruction: 0xf79f4648 │ │ │ │ - @ instruction: 0xf000f88b │ │ │ │ + @ instruction: 0xf000f80b │ │ │ │ vst2.8 {d16-d17}, [r8] │ │ │ │ @ instruction: 0xf04f6362 │ │ │ │ movwls r0, #2056 @ 0x808 │ │ │ │ @ instruction: 0xf0151be1 │ │ │ │ @ instruction: 0xf0010f01 │ │ │ │ andsle r0, r6, r1, lsl #2 │ │ │ │ mulge r0, r4, r8 │ │ │ │ - blls 0x1ad2c8 │ │ │ │ - blx 0x77e9ca │ │ │ │ + blls 0x1ad3c8 │ │ │ │ + blx 0x77eaca │ │ │ │ ldrmi r1, [r9], #-264 @ 0xfffffef8 │ │ │ │ movwcs lr, #2525 @ 0x9dd │ │ │ │ - @ instruction: 0xff26f78b │ │ │ │ + cdp2 7, 10, cr15, cr6, cr11, {4} │ │ │ │ ldmne r3!, {r1, r8, r9, fp, ip, pc}^ │ │ │ │ movwcs lr, #15113 @ 0x3b09 │ │ │ │ movteq lr, #43779 @ 0xab03 │ │ │ │ ldcleq 8, cr15, [r0], #652 @ 0x28c │ │ │ │ @ instruction: 0xf8a30c00 │ │ │ │ strcc r0, [r1], #-3568 @ 0xfffff210 │ │ │ │ - strne pc, [pc, #-965] @ 0xecd0b │ │ │ │ + strne pc, [pc, #-965] @ 0xece0b │ │ │ │ streq pc, [r2], -r6, lsl #1 │ │ │ │ bicsle r4, fp, ip, asr r5 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff0 │ │ │ │ - ldrhteq r1, [r5], -ip │ │ │ │ + eorseq r1, r5, ip, asr #17 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ svcmi 0x0023b085 │ │ │ │ strcs r4, [r0], -r1, lsl #13 │ │ │ │ - bleq 0x22952c │ │ │ │ + bleq 0x22962c │ │ │ │ @ instruction: 0xf8cd463c │ │ │ │ stmib sp, {r2, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf7fe1202 │ │ │ │ @ instruction: 0x4605f895 │ │ │ │ - @ instruction: 0xf79f4648 │ │ │ │ - @ instruction: 0xf000f839 │ │ │ │ + @ instruction: 0xf79e4648 │ │ │ │ + @ instruction: 0xf000ffb9 │ │ │ │ vst2.8 {d16-d17}, [r8] │ │ │ │ @ instruction: 0xf04f6362 │ │ │ │ movwls r0, #2056 @ 0x808 │ │ │ │ @ instruction: 0xf0151be1 │ │ │ │ @ instruction: 0xf0010f01 │ │ │ │ andsle r0, r6, r1, lsl #2 │ │ │ │ mulge r0, r4, r8 │ │ │ │ - blls 0x1ad36c │ │ │ │ - blx 0x77ea6e │ │ │ │ + blls 0x1ad46c │ │ │ │ + blx 0x77eb6e │ │ │ │ ldrmi r1, [r9], #-264 @ 0xfffffef8 │ │ │ │ movwcs lr, #2525 @ 0x9dd │ │ │ │ - cdp2 7, 13, cr15, cr4, cr11, {4} │ │ │ │ + cdp2 7, 5, cr15, cr4, cr11, {4} │ │ │ │ ldmne r3!, {r1, r8, r9, fp, ip, pc}^ │ │ │ │ movwcs lr, #15113 @ 0x3b09 │ │ │ │ movteq lr, #43779 @ 0xab03 │ │ │ │ ldcleq 8, cr15, [r0], #652 @ 0x28c │ │ │ │ @ instruction: 0xf8a30c00 │ │ │ │ strcc r0, [r1], #-3568 @ 0xfffff210 │ │ │ │ - strne pc, [pc, #-965] @ 0xecdaf │ │ │ │ + strne pc, [pc, #-965] @ 0xeceaf │ │ │ │ streq pc, [r2], -r6, lsl #1 │ │ │ │ bicsle r4, fp, ip, asr r5 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff0 │ │ │ │ - eorseq r1, r5, r0, asr #15 │ │ │ │ + ldrsbteq r1, [r5], -r0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r1], r3, lsl #1 │ │ │ │ strcs lr, [r1, #-2816] @ 0xfffff500 │ │ │ │ - vmin.s8 q10, , │ │ │ │ - vaddhn.i16 d23, q8, q10 │ │ │ │ + @ instruction: 0xf64146f3 │ │ │ │ + @ instruction: 0xf2c004b4 │ │ │ │ andls r0, r1, #889192448 @ 0x35000000 │ │ │ │ @ instruction: 0xf844f7fe │ │ │ │ strbmi r4, [r8], -r6, lsl #12 │ │ │ │ - @ instruction: 0xffe8f79e │ │ │ │ + @ instruction: 0xff68f79e │ │ │ │ stmdaeq pc, {ip, sp, lr, pc} @ │ │ │ │ stmdavs r2!, {r3, r6, sl, ip, sp, lr, pc}^ │ │ │ │ - strbvs pc, [pc, #-1285] @ 0xecccf @ │ │ │ │ - beq 0x2295e8 │ │ │ │ + strbvs pc, [pc, #-1285] @ 0xecdcf @ │ │ │ │ + beq 0x2296e8 │ │ │ │ @ instruction: 0x4642465b │ │ │ │ ldrbeq r4, [r1, r8, asr #12]! │ │ │ │ stmdavc r7!, {r3, r8, sl, ip, lr, pc} │ │ │ │ - bl 0x1535ec │ │ │ │ + bl 0x1536ec │ │ │ │ ldmeq pc!, {r0, r1, r2, r7, r8} @ │ │ │ │ - cdp2 7, 8, cr15, cr8, cr11, {4} │ │ │ │ + cdp2 7, 0, cr15, cr8, cr11, {4} │ │ │ │ eoreq pc, r7, r5, asr #16 │ │ │ │ vraddhn.i16 d19, q3, │ │ │ │ @ instruction: 0xf505160f │ │ │ │ ldrbmi r7, [r4, #-1408] @ 0xfffffa80 │ │ │ │ andlt sp, r3, sl, ror #3 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @@ -226218,29 +226284,29 @@ │ │ │ │ svchi 0x00f0e8bd │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r1], r3, lsl #1 │ │ │ │ @ instruction: 0x468b46f2 │ │ │ │ - strvc pc, [r8, r1, asr #4]! │ │ │ │ + ldreq pc, [r8, r1, asr #12]! │ │ │ │ ldreq pc, [r5, -r0, asr #5]! │ │ │ │ @ instruction: 0xf7fe9201 │ │ │ │ strmi pc, [r6], -r5, lsl #16 │ │ │ │ @ instruction: 0xf79e4648 │ │ │ │ - @ instruction: 0xf000ffa9 │ │ │ │ + @ instruction: 0xf000ff29 │ │ │ │ vst2.8 {d16-d17}, [r8] │ │ │ │ strcs r6, [r2, #-2146] @ 0xfffff79e │ │ │ │ @ instruction: 0x46424653 │ │ │ │ ldrbeq r4, [r1, r8, asr #12]! │ │ │ │ ldmdavc ip!, {r0, r1, r2, r3, r8, sl, ip, lr, pc} │ │ │ │ - bl 0x153664 │ │ │ │ + bl 0x153764 │ │ │ │ @ instruction: 0xf0040184 │ │ │ │ @ instruction: 0xf78b04fc │ │ │ │ - @ instruction: 0xf005fe4b │ │ │ │ + @ instruction: 0xf005fdcb │ │ │ │ ldrbmi r0, [fp], #-771 @ 0xfffffcfd │ │ │ │ strcs lr, [r3], #-2820 @ 0xfffff4fc │ │ │ │ @ instruction: 0xf8c4444c │ │ │ │ strcc r0, [r1, #-3312] @ 0xfffff310 │ │ │ │ strne pc, [pc], -r6, asr #7 │ │ │ │ stccs 7, cr3, [r6, #-4] │ │ │ │ andlt sp, r3, r4, ror #3 │ │ │ │ @@ -226251,30 +226317,30 @@ │ │ │ │ svchi 0x00f0e8bd │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r1], r3, lsl #1 │ │ │ │ strcs lr, [r1, #-2816] @ 0xfffff500 │ │ │ │ - vmin.s8 q10, , │ │ │ │ - vaddhn.i16 d23, q8, q14 │ │ │ │ + @ instruction: 0xf64146f3 │ │ │ │ + @ instruction: 0xf2c004bc │ │ │ │ andls r0, r1, #889192448 @ 0x35000000 │ │ │ │ @ instruction: 0xffc2f7fd │ │ │ │ strbmi r4, [r8], -r6, lsl #12 │ │ │ │ - @ instruction: 0xff66f79e │ │ │ │ + mcr2 7, 7, pc, cr6, cr14, {4} @ │ │ │ │ stmdaeq pc, {ip, sp, lr, pc} @ │ │ │ │ stmdavs r2!, {r3, r6, sl, ip, sp, lr, pc}^ │ │ │ │ - strbvs pc, [pc, #-1285] @ 0xecdd3 @ │ │ │ │ - beq 0x2296ec │ │ │ │ + strbvs pc, [pc, #-1285] @ 0xeced3 @ │ │ │ │ + beq 0x2297ec │ │ │ │ @ instruction: 0x4642465b │ │ │ │ ldrbeq r4, [r1, r8, asr #12]! │ │ │ │ stmdavc r7!, {r3, r8, sl, ip, lr, pc} │ │ │ │ - bl 0x1536f0 │ │ │ │ + bl 0x1537f0 │ │ │ │ ldmeq pc!, {r0, r1, r2, r7, r8} @ │ │ │ │ - cdp2 7, 0, cr15, cr6, cr11, {4} │ │ │ │ + stc2 7, cr15, [r6, #556] @ 0x22c │ │ │ │ eoreq pc, r7, r5, asr #16 │ │ │ │ vraddhn.i16 d19, q3, │ │ │ │ @ instruction: 0xf505160f │ │ │ │ ldrbmi r7, [r4, #-1408] @ 0xfffffa80 │ │ │ │ andlt sp, r3, sl, ror #3 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @@ -226283,29 +226349,29 @@ │ │ │ │ svchi 0x00f0e8bd │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r1], r3, lsl #1 │ │ │ │ @ instruction: 0x468b46f2 │ │ │ │ - ldrvc pc, [r0, r1, asr #4]! │ │ │ │ + strbeq pc, [r0, r1, asr #12] @ │ │ │ │ ldreq pc, [r5, -r0, asr #5]! │ │ │ │ @ instruction: 0xf7fd9201 │ │ │ │ strmi pc, [r6], -r3, lsl #31 │ │ │ │ @ instruction: 0xf79e4648 │ │ │ │ - @ instruction: 0xf000ff27 │ │ │ │ + @ instruction: 0xf000fea7 │ │ │ │ vst2.8 {d16-d17}, [r8] │ │ │ │ strcs r6, [r2, #-2146] @ 0xfffff79e │ │ │ │ @ instruction: 0x46424653 │ │ │ │ ldrbeq r4, [r1, r8, asr #12]! │ │ │ │ ldmdavc ip!, {r0, r1, r2, r3, r8, sl, ip, lr, pc} │ │ │ │ - bl 0x153768 │ │ │ │ + bl 0x153868 │ │ │ │ @ instruction: 0xf0040184 │ │ │ │ @ instruction: 0xf78b04fc │ │ │ │ - @ instruction: 0xf005fdc9 │ │ │ │ + @ instruction: 0xf005fd49 │ │ │ │ ldrbmi r0, [fp], #-771 @ 0xfffffcfd │ │ │ │ strcs lr, [r3], #-2820 @ 0xfffff4fc │ │ │ │ @ instruction: 0xf8c4444c │ │ │ │ strcc r0, [r1, #-3312] @ 0xfffff310 │ │ │ │ strne pc, [pc], -r6, asr #7 │ │ │ │ stccs 7, cr3, [r6, #-4] │ │ │ │ andlt sp, r3, r4, ror #3 │ │ │ │ @@ -226319,397 +226385,397 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r6], -r3, lsl #1 │ │ │ │ @ instruction: 0x468846f3 │ │ │ │ andls r4, r1, #28, 24 @ 0x1c00 │ │ │ │ @ instruction: 0xff44f7fd │ │ │ │ ldrtmi r4, [r0], -r5, lsl #12 │ │ │ │ - mcr2 7, 7, pc, cr8, cr14, {4} @ │ │ │ │ + mcr2 7, 3, pc, cr8, cr14, {4} @ │ │ │ │ andeq pc, pc, r0 │ │ │ │ - bvs 0x19aa4d0 │ │ │ │ + bvs 0x19aa5d0 │ │ │ │ stmdbeq r4, {r2, r8, ip, sp, lr, pc} │ │ │ │ - strle r0, [pc], #-2027 @ 0xed3d8 │ │ │ │ + strle r0, [pc], #-2027 @ 0xed4d8 │ │ │ │ vraddhn.i16 d19, , │ │ │ │ strmi r1, [r1, #1295]! @ 0x50f │ │ │ │ strdlt sp, [r3], -r8 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ ldrbmi r7, [r2], -r7, lsr #16 │ │ │ │ ldrbmi r9, [fp], -r1, lsl #18 │ │ │ │ - bl 0x13ecc4 │ │ │ │ + bl 0x13edc4 │ │ │ │ @ instruction: 0xf78b0147 │ │ │ │ - andcs pc, r0, #7872 @ 0x1ec0 │ │ │ │ + andcs pc, r0, #64256 @ 0xfb00 │ │ │ │ movweq pc, #4098 @ 0x1002 @ │ │ │ │ - bl 0x27e520 │ │ │ │ + bl 0x27e620 │ │ │ │ ldrtmi r2, [fp], #-771 @ 0xfffffcfd │ │ │ │ cmneq r2, #3072 @ 0xc00 │ │ │ │ - bcs 0x1f9c24 │ │ │ │ + bcs 0x1f9d24 │ │ │ │ ldcleq 8, cr15, [r0], #524 @ 0x20c │ │ │ │ andscs lr, r0, pc, asr #20 │ │ │ │ @ instruction: 0xe7d5d1f0 │ │ │ │ - eorseq r1, r5, r4, asr #15 │ │ │ │ + ldrsbteq r1, [r5], -r4 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r6], -r3, lsl #1 │ │ │ │ @ instruction: 0x468846f3 │ │ │ │ andls r4, r1, #28, 24 @ 0x1c00 │ │ │ │ mrc2 7, 7, pc, cr12, cr13, {7} │ │ │ │ ldrtmi r4, [r0], -r5, lsl #12 │ │ │ │ - mcr2 7, 5, pc, cr0, cr14, {4} @ │ │ │ │ + mcr2 7, 1, pc, cr0, cr14, {4} @ │ │ │ │ andeq pc, pc, r0 │ │ │ │ - bvs 0x19aa560 │ │ │ │ + bvs 0x19aa660 │ │ │ │ stmdbeq r4, {r2, r8, ip, sp, lr, pc} │ │ │ │ - strle r0, [pc], #-2027 @ 0xed468 │ │ │ │ + strle r0, [pc], #-2027 @ 0xed568 │ │ │ │ vraddhn.i16 d19, , │ │ │ │ strmi r1, [r1, #1295]! @ 0x50f │ │ │ │ strdlt sp, [r3], -r8 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ ldrbmi r7, [r2], -r7, lsr #16 │ │ │ │ ldrbmi r9, [fp], -r1, lsl #18 │ │ │ │ - bl 0x13ed54 │ │ │ │ + bl 0x13ee54 │ │ │ │ @ instruction: 0xf78b0147 │ │ │ │ - andcs pc, r0, #3264 @ 0xcc0 │ │ │ │ + andcs pc, r0, #45824 @ 0xb300 │ │ │ │ movweq pc, #4098 @ 0x1002 @ │ │ │ │ - bl 0x27e5b0 │ │ │ │ + bl 0x27e6b0 │ │ │ │ ldrtmi r2, [fp], #-771 @ 0xfffffcfd │ │ │ │ cmneq r2, #3072 @ 0xc00 │ │ │ │ - bcs 0x1f9cb4 │ │ │ │ + bcs 0x1f9db4 │ │ │ │ ldcleq 8, cr15, [r0], #524 @ 0x20c │ │ │ │ andscs lr, r0, pc, asr #20 │ │ │ │ @ instruction: 0xe7d5d1f0 │ │ │ │ - eorseq r1, r5, r8, asr #15 │ │ │ │ + ldrsbteq r1, [r5], -r8 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r7], -r3, lsl #1 │ │ │ │ ldcmi 6, cr4, [ip], {14} │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ stmdaeq r4, {r2, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fd9201 │ │ │ │ @ instruction: 0x4605feb1 │ │ │ │ @ instruction: 0xf79e4638 │ │ │ │ - eorseq pc, r1, #1360 @ 0x550 │ │ │ │ - bvs 0x14ea8f8 │ │ │ │ + eorseq pc, r1, #13632 @ 0x3540 │ │ │ │ + bvs 0x14ea9f8 │ │ │ │ andeq pc, pc, r0 │ │ │ │ cmppvs pc, r1, lsl #10 @ p-variant is OBSOLETE │ │ │ │ - blvs 0x19aa600 │ │ │ │ + blvs 0x19aa700 │ │ │ │ ldmdane lr!, {r1, r3, r4, r5, r7, sl, lr}^ │ │ │ │ - strle r0, [pc], #-2027 @ 0xed508 │ │ │ │ + strle r0, [pc], #-2027 @ 0xed608 │ │ │ │ vraddhn.i16 d19, , │ │ │ │ strbmi r1, [r4, #-1295] @ 0xfffffaf1 │ │ │ │ strdlt sp, [r3], -r8 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ mulls r0, r4, r8 │ │ │ │ stmdbls r1, {r1, r3, r4, r6, r9, sl, lr} │ │ │ │ - blls 0xfee14 │ │ │ │ + blls 0xfef14 │ │ │ │ orreq lr, r9, r1, lsl #22 │ │ │ │ - stc2l 7, cr15, [r2], #556 @ 0x22c │ │ │ │ + stc2l 7, cr15, [r2], #-556 @ 0xfffffdd4 │ │ │ │ andseq pc, r9, sl, lsr #16 │ │ │ │ @ instruction: 0xf8260c00 │ │ │ │ bfi r0, r9, #0, #32 │ │ │ │ - eorseq r1, r5, ip, asr #15 │ │ │ │ + ldrsbteq r1, [r5], -ip │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r7], -r3, lsl #1 │ │ │ │ ldcmi 6, cr4, [ip], {14} │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ stmdaeq r4, {r2, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fd9201 │ │ │ │ strmi pc, [r5], -fp, ror #28 │ │ │ │ @ instruction: 0xf79e4638 │ │ │ │ - eorseq pc, r1, #15, 28 @ 0xf0 │ │ │ │ - bvs 0x14ea984 │ │ │ │ + eorseq pc, r1, #9152 @ 0x23c0 │ │ │ │ + bvs 0x14eaa84 │ │ │ │ andeq pc, pc, r0 │ │ │ │ cmppvs pc, r1, lsl #10 @ p-variant is OBSOLETE │ │ │ │ - blvs 0x19aa68c │ │ │ │ + blvs 0x19aa78c │ │ │ │ ldmdane lr!, {r1, r3, r4, r5, r7, sl, lr}^ │ │ │ │ - strle r0, [pc], #-2027 @ 0xed594 │ │ │ │ + strle r0, [pc], #-2027 @ 0xed694 │ │ │ │ vraddhn.i16 d19, , │ │ │ │ strbmi r1, [r4, #-1295] @ 0xfffffaf1 │ │ │ │ strdlt sp, [r3], -r8 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ mulls r0, r4, r8 │ │ │ │ stmdbls r1, {r1, r3, r4, r6, r9, sl, lr} │ │ │ │ - blls 0xfeea0 │ │ │ │ + blls 0xfefa0 │ │ │ │ orreq lr, r9, r1, lsl #22 │ │ │ │ ldc2 7, cr15, [ip], {139} @ 0x8b │ │ │ │ andseq pc, r9, sl, lsr #16 │ │ │ │ @ instruction: 0xf8260c00 │ │ │ │ bfi r0, r9, #0, #32 │ │ │ │ - ldrsbteq r1, [r5], -r0 │ │ │ │ + eorseq r1, r5, r0, ror #17 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r0], r3, lsl #1 │ │ │ │ @ instruction: 0x468b46f1 │ │ │ │ ldrdge pc, [r4], #-143 @ 0xffffff71 @ │ │ │ │ andls r2, r1, #0, 10 │ │ │ │ mcr2 7, 1, pc, cr6, cr13, {7} @ │ │ │ │ strbmi r4, [r0], -r6, lsl #12 │ │ │ │ - stc2l 7, cr15, [sl, #632] @ 0x278 │ │ │ │ + stc2l 7, cr15, [sl, #-632] @ 0xfffffd88 │ │ │ │ streq pc, [pc, -r0] │ │ │ │ strbvs pc, [r2, -r7, asr #8]! @ │ │ │ │ ldrtmi r4, [sl], -fp, asr #12 │ │ │ │ ldrbeq r4, [r1, r0, asr #12]! │ │ │ │ @ instruction: 0xf815d50f │ │ │ │ stmdbls r1, {r1, r3, lr} │ │ │ │ stmiaeq r4!, {r0, r5, r6, fp, ip}^ │ │ │ │ - stc2l 7, cr15, [lr], #-556 @ 0xfffffdd4 │ │ │ │ + blx 0xffcab552 │ │ │ │ movweq pc, #4101 @ 0x1005 @ │ │ │ │ adceq r4, r4, fp, asr r4 │ │ │ │ strcs lr, [r3], #-2820 @ 0xfffff4fc │ │ │ │ @ instruction: 0xf8c44444 │ │ │ │ strcc r0, [r1, #-3312] @ 0xfffff310 │ │ │ │ strne pc, [pc], -r6, asr #7 │ │ │ │ mvnle r2, r4, lsl #26 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff0 │ │ │ │ - ldrsbteq r1, [r5], -r4 │ │ │ │ + eorseq r1, r5, r4, ror #17 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r0], r3, lsl #1 │ │ │ │ @ instruction: 0x468b46f1 │ │ │ │ ldrdge pc, [r4], #-143 @ 0xffffff71 @ │ │ │ │ andls r2, r1, #0, 10 │ │ │ │ stc2l 7, cr15, [r4, #1012]! @ 0x3f4 │ │ │ │ strbmi r4, [r0], -r6, lsl #12 │ │ │ │ - stc2 7, cr15, [r8, #632] @ 0x278 │ │ │ │ + stc2 7, cr15, [r8, #-632] @ 0xfffffd88 │ │ │ │ streq pc, [pc, -r0] │ │ │ │ strbvs pc, [r2, -r7, asr #8]! @ │ │ │ │ ldrtmi r4, [sl], -fp, asr #12 │ │ │ │ ldrbeq r4, [r1, r0, asr #12]! │ │ │ │ @ instruction: 0xf815d50f │ │ │ │ stmdbls r1, {r1, r3, lr} │ │ │ │ stmiaeq r4!, {r0, r5, r6, fp, ip}^ │ │ │ │ - stc2 7, cr15, [ip], #-556 @ 0xfffffdd4 │ │ │ │ + blx 0xfec2b5d6 │ │ │ │ movweq pc, #4101 @ 0x1005 @ │ │ │ │ adceq r4, r4, fp, asr r4 │ │ │ │ strcs lr, [r3], #-2820 @ 0xfffff4fc │ │ │ │ @ instruction: 0xf8c44444 │ │ │ │ strcc r0, [r1, #-3312] @ 0xfffff310 │ │ │ │ strne pc, [pc], -r6, asr #7 │ │ │ │ mvnle r2, r4, lsl #26 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff0 │ │ │ │ - ldrsbteq r1, [r5], -r8 │ │ │ │ + eorseq r1, r5, r8, ror #17 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ strmi fp, [r0], r5, lsl #1 │ │ │ │ - blcs 0x1682f8 │ │ │ │ - strtvc pc, [r4], #577 @ 0x241 │ │ │ │ + blcs 0x1683f8 │ │ │ │ + ldrteq pc, [r4], #1601 @ 0x641 @ │ │ │ │ ldrteq pc, [r5], #-704 @ 0xfffffd40 @ │ │ │ │ - bvs 0xfe12adb0 │ │ │ │ + bvs 0xfe12aeb0 │ │ │ │ and pc, r8, sp, asr #17 │ │ │ │ andls r1, r3, #2496 @ 0x9c0 │ │ │ │ ldc2 7, cr15, [ip, #1012] @ 0x3f4 │ │ │ │ strbmi r4, [r0], -r5, lsl #12 │ │ │ │ - stc2l 7, cr15, [r0, #-632] @ 0xfffffd88 │ │ │ │ + stc2l 7, cr15, [r0], {158} @ 0x9e │ │ │ │ streq pc, [pc], -r0 │ │ │ │ strbtvs pc, [r2], -r6, asr #8 @ │ │ │ │ stmdbeq r4, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ - strle r0, [pc], #-2027 @ 0xed728 │ │ │ │ + strle r0, [pc], #-2027 @ 0xed828 │ │ │ │ vraddhn.i16 d19, , │ │ │ │ adcsmi r1, ip, #62914560 @ 0x3c00000 │ │ │ │ strdlt sp, [r5], -r8 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ andcs r7, r0, #2162688 @ 0x210000 │ │ │ │ - bl 0x3d375c │ │ │ │ - bl 0x36e358 │ │ │ │ - blx 0x53075e │ │ │ │ + bl 0x3d385c │ │ │ │ + bl 0x36e458 │ │ │ │ + blx 0x53085e │ │ │ │ @ instruction: 0xf8930109 │ │ │ │ @ instruction: 0xf5a30ff0 │ │ │ │ ldrmi r7, [ip, #896] @ 0x380 │ │ │ │ andcs lr, r2, #64, 20 @ 0x40000 │ │ │ │ - blls 0x1a1f48 │ │ │ │ + blls 0x1a2048 │ │ │ │ movwls r4, #1600 @ 0x640 │ │ │ │ @ instruction: 0xf78b4633 │ │ │ │ - @ instruction: 0xe7d7fc33 │ │ │ │ + @ instruction: 0xe7d7fbb3 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ strmi fp, [r0], r5, lsl #1 │ │ │ │ - blcs 0x168390 │ │ │ │ - strtvc pc, [r8], #577 @ 0x241 │ │ │ │ + blcs 0x168490 │ │ │ │ + ldrteq pc, [r8], #1601 @ 0x641 @ │ │ │ │ ldrteq pc, [r5], #-704 @ 0xfffffd40 @ │ │ │ │ - bvs 0xfe12ae48 │ │ │ │ + bvs 0xfe12af48 │ │ │ │ and pc, r8, sp, asr #17 │ │ │ │ andls r1, r3, #2496 @ 0x9c0 │ │ │ │ ldc2l 7, cr15, [r0, #-1012] @ 0xfffffc0c │ │ │ │ strbmi r4, [r0], -r5, lsl #12 │ │ │ │ - ldc2l 7, cr15, [r4], #632 @ 0x278 │ │ │ │ + ldc2l 7, cr15, [r4], #-632 @ 0xfffffd88 │ │ │ │ streq pc, [pc], -r0 │ │ │ │ strbtvs pc, [r2], -r6, asr #8 @ │ │ │ │ stmdbeq r4, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ - strle r0, [pc], #-2027 @ 0xed7c0 │ │ │ │ + strle r0, [pc], #-2027 @ 0xed8c0 │ │ │ │ vraddhn.i16 d19, , │ │ │ │ adcsmi r1, ip, #62914560 @ 0x3c00000 │ │ │ │ strdlt sp, [r5], -r8 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ andcs r7, r0, #2162688 @ 0x210000 │ │ │ │ - bl 0x3d37f4 │ │ │ │ - bl 0x36e3f0 │ │ │ │ - blx 0x5307f6 │ │ │ │ + bl 0x3d38f4 │ │ │ │ + bl 0x36e4f0 │ │ │ │ + blx 0x5308f6 │ │ │ │ @ instruction: 0xf8930109 │ │ │ │ @ instruction: 0xf5a30ff0 │ │ │ │ ldrmi r7, [ip, #896] @ 0x380 │ │ │ │ andcs lr, r2, #64, 20 @ 0x40000 │ │ │ │ - blls 0x1a1fe0 │ │ │ │ + blls 0x1a20e0 │ │ │ │ movwls r4, #1600 @ 0x640 │ │ │ │ @ instruction: 0xf78b4633 │ │ │ │ - ldrb pc, [r7, r7, ror #23] @ │ │ │ │ + ldrb pc, [r7, r7, ror #22] @ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ strmi fp, [r0], r5, lsl #1 │ │ │ │ - blcs 0x168428 │ │ │ │ - strtvc pc, [ip], #577 @ 0x241 │ │ │ │ + blcs 0x168528 │ │ │ │ + ldrteq pc, [ip], #1601 @ 0x641 @ │ │ │ │ ldrteq pc, [r5], #-704 @ 0xfffffd40 @ │ │ │ │ - bvs 0xfe12aee0 │ │ │ │ + bvs 0xfe12afe0 │ │ │ │ and pc, r8, sp, asr #17 │ │ │ │ andls r1, r3, #2496 @ 0x9c0 │ │ │ │ stc2 7, cr15, [r4, #-1012] @ 0xfffffc0c │ │ │ │ strbmi r4, [r0], -r5, lsl #12 │ │ │ │ - stc2 7, cr15, [r8], #632 @ 0x278 │ │ │ │ + stc2 7, cr15, [r8], #-632 @ 0xfffffd88 │ │ │ │ streq pc, [pc], -r0 │ │ │ │ strbtvs pc, [r2], -r6, asr #8 @ │ │ │ │ stmdbeq r4, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ - strle r0, [pc], #-2027 @ 0xed858 │ │ │ │ + strle r0, [pc], #-2027 @ 0xed958 │ │ │ │ vraddhn.i16 d19, , │ │ │ │ adcsmi r1, ip, #62914560 @ 0x3c00000 │ │ │ │ strdlt sp, [r5], -r8 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ andcs r7, r0, #2162688 @ 0x210000 │ │ │ │ - bl 0x3d388c │ │ │ │ - bl 0x36e488 │ │ │ │ - blx 0x53088e │ │ │ │ + bl 0x3d398c │ │ │ │ + bl 0x36e588 │ │ │ │ + blx 0x53098e │ │ │ │ @ instruction: 0xf8930109 │ │ │ │ @ instruction: 0xf5a30ff0 │ │ │ │ ldrmi r7, [ip, #896] @ 0x380 │ │ │ │ andcs lr, r2, #64, 20 @ 0x40000 │ │ │ │ - blls 0x1a2078 │ │ │ │ + blls 0x1a2178 │ │ │ │ movwls r4, #1600 @ 0x640 │ │ │ │ @ instruction: 0xf78b4633 │ │ │ │ - bfi pc, fp, #23, #1 @ │ │ │ │ + bfi pc, fp, #22, #2 @ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ strmi fp, [r0], r5, lsl #1 │ │ │ │ - blcs 0x1684c0 │ │ │ │ - ldrtvc pc, [r0], #577 @ 0x241 @ │ │ │ │ + blcs 0x1685c0 │ │ │ │ + strbeq pc, [r0], #1601 @ 0x641 @ │ │ │ │ ldrteq pc, [r5], #-704 @ 0xfffffd40 @ │ │ │ │ - bvs 0xfe12af78 │ │ │ │ + bvs 0xfe12b078 │ │ │ │ and pc, r8, sp, asr #17 │ │ │ │ andls r1, r3, #2496 @ 0x9c0 │ │ │ │ ldc2 7, cr15, [r8], #1012 @ 0x3f4 │ │ │ │ strbmi r4, [r0], -r5, lsl #12 │ │ │ │ - mrrc2 7, 9, pc, ip, cr14 @ │ │ │ │ + blx 0xff82b85a │ │ │ │ streq pc, [pc], -r0 │ │ │ │ strbtvs pc, [r2], -r6, asr #8 @ │ │ │ │ stmdbeq r4, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ - strle r0, [pc], #-2027 @ 0xed8f0 │ │ │ │ + strle r0, [pc], #-2027 @ 0xed9f0 │ │ │ │ vraddhn.i16 d19, , │ │ │ │ adcsmi r1, ip, #62914560 @ 0x3c00000 │ │ │ │ strdlt sp, [r5], -r8 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ andcs r7, r0, #2162688 @ 0x210000 │ │ │ │ - bl 0x3d3924 │ │ │ │ - bl 0x36e520 │ │ │ │ - blx 0x530926 │ │ │ │ + bl 0x3d3a24 │ │ │ │ + bl 0x36e620 │ │ │ │ + blx 0x530a26 │ │ │ │ @ instruction: 0xf8930109 │ │ │ │ @ instruction: 0xf5a30ff0 │ │ │ │ ldrmi r7, [ip, #896] @ 0x380 │ │ │ │ andcs lr, r2, #64, 20 @ 0x40000 │ │ │ │ - blls 0x1a2110 │ │ │ │ + blls 0x1a2210 │ │ │ │ movwls r4, #1600 @ 0x640 │ │ │ │ @ instruction: 0xf78b4633 │ │ │ │ - ldrb pc, [r7, pc, asr #22] @ │ │ │ │ + ldrb pc, [r7, pc, asr #21] @ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ strmi fp, [r0], r7, lsl #1 │ │ │ │ strcs r4, [r0], -sl, lsl #13 │ │ │ │ - bleq 0x329a98 │ │ │ │ + bleq 0x329b98 │ │ │ │ ands pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xf7fd9205 │ │ │ │ @ instruction: 0x4605fc71 │ │ │ │ @ instruction: 0xf79e4640 │ │ │ │ - @ instruction: 0xf000fc15 │ │ │ │ + @ instruction: 0xf000fb95 │ │ │ │ vst1.8 {d16}, [r7] │ │ │ │ - vcgt.s8 q11, , q9 │ │ │ │ - vqshl.s64 d23, d20, #0 │ │ │ │ + @ instruction: 0xf6416362 │ │ │ │ + vqdmlsl.s q8, d16, d0[1] │ │ │ │ movwls r0, #14133 @ 0x3735 │ │ │ │ stmdbeq r4, {r0, r1, r2, r8, ip, sp, lr, pc} │ │ │ │ - bl 0x27f278 │ │ │ │ + bl 0x27f378 │ │ │ │ strbeq r0, [sl, sl, lsl #6]! │ │ │ │ - blne 0xff9a2df0 │ │ │ │ + blne 0xff9a2ef0 │ │ │ │ @ instruction: 0xf0027821 │ │ │ │ - bl 0x2ee19c │ │ │ │ + bl 0x2ee29c │ │ │ │ strbmi r2, [r0], -r3, lsl #6 │ │ │ │ - bl 0x1adbe8 │ │ │ │ - blx 0x52e6aa │ │ │ │ - bls 0x235dd4 │ │ │ │ + bl 0x1adce8 │ │ │ │ + blx 0x52e7aa │ │ │ │ + bls 0x235ed4 │ │ │ │ @ instruction: 0xf8b34411 │ │ │ │ @ instruction: 0xf8b32cf0 │ │ │ │ - b 0x117d174 │ │ │ │ - blls 0x1fe1c4 │ │ │ │ - blls 0x1d25bc │ │ │ │ - blx 0x4ab7ee │ │ │ │ + b 0x117d274 │ │ │ │ + blls 0x1fe2c4 │ │ │ │ + blls 0x1d26bc │ │ │ │ + blx 0xfe4ab8ec │ │ │ │ vraddhn.i16 d19, , │ │ │ │ @ instruction: 0xf086150f │ │ │ │ strbmi r0, [ip, #-1538] @ 0xfffff9fe │ │ │ │ ldrdlt sp, [r7], -fp │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -226717,40 +226783,40 @@ │ │ │ │ svchi 0x00f0e8bd │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ strmi fp, [r0], r7, lsl #1 │ │ │ │ strcs r4, [r0], -sl, lsl #13 │ │ │ │ - bleq 0x329b3c │ │ │ │ + bleq 0x329c3c │ │ │ │ ands pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xf7fd9205 │ │ │ │ @ instruction: 0x4605fc1f │ │ │ │ @ instruction: 0xf79e4640 │ │ │ │ - @ instruction: 0xf000fbc3 │ │ │ │ + @ instruction: 0xf000fb43 │ │ │ │ vst1.8 {d16}, [r7] │ │ │ │ - vcgt.s8 q11, , q9 │ │ │ │ - vqshl.s64 d23, d24, #0 │ │ │ │ + @ instruction: 0xf6416362 │ │ │ │ + vqdmlsl.s q8, d16, d0[2] │ │ │ │ movwls r0, #14133 @ 0x3735 │ │ │ │ stmdbeq r4, {r0, r1, r2, r8, ip, sp, lr, pc} │ │ │ │ - bl 0x27f31c │ │ │ │ + bl 0x27f41c │ │ │ │ strbeq r0, [sl, sl, lsl #6]! │ │ │ │ - blne 0xff9a2e94 │ │ │ │ + blne 0xff9a2f94 │ │ │ │ @ instruction: 0xf0027821 │ │ │ │ - bl 0x2ee240 │ │ │ │ + bl 0x2ee340 │ │ │ │ strbmi r2, [r0], -r3, lsl #6 │ │ │ │ - bl 0x1adc8c │ │ │ │ - blx 0x52e74e │ │ │ │ - bls 0x235e78 │ │ │ │ + bl 0x1add8c │ │ │ │ + blx 0x52e84e │ │ │ │ + bls 0x235f78 │ │ │ │ @ instruction: 0xf8b34411 │ │ │ │ @ instruction: 0xf8b32cf0 │ │ │ │ - b 0x117d218 │ │ │ │ - blls 0x1fe268 │ │ │ │ - blls 0x1d2660 │ │ │ │ - blx 0xff02b890 │ │ │ │ + b 0x117d318 │ │ │ │ + blls 0x1fe368 │ │ │ │ + blls 0x1d2760 │ │ │ │ + blx 0x102b990 │ │ │ │ vraddhn.i16 d19, , │ │ │ │ @ instruction: 0xf086150f │ │ │ │ strbmi r0, [ip, #-1538] @ 0xfffff9fe │ │ │ │ ldrdlt sp, [r7], -fp │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -226758,40 +226824,40 @@ │ │ │ │ svchi 0x00f0e8bd │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ strmi fp, [r0], r7, lsl #1 │ │ │ │ strcs r4, [r0], -sl, lsl #13 │ │ │ │ - bleq 0x329be0 │ │ │ │ + bleq 0x329ce0 │ │ │ │ ands pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xf7fd9205 │ │ │ │ strmi pc, [r5], -sp, asr #23 │ │ │ │ @ instruction: 0xf79e4640 │ │ │ │ - @ instruction: 0xf000fb71 │ │ │ │ + @ instruction: 0xf000faf1 │ │ │ │ vst1.8 {d16}, [r7] │ │ │ │ - vcgt.s8 q11, , q9 │ │ │ │ - vqshl.s64 d23, d28, #0 │ │ │ │ + @ instruction: 0xf6416362 │ │ │ │ + vqdmlsl.s q8, d16, d0[3] │ │ │ │ movwls r0, #14133 @ 0x3735 │ │ │ │ stmdbeq r4, {r0, r1, r2, r8, ip, sp, lr, pc} │ │ │ │ - bl 0x27f3c0 │ │ │ │ + bl 0x27f4c0 │ │ │ │ strbeq r0, [sl, sl, lsl #6]! │ │ │ │ - blne 0xff9a2f38 │ │ │ │ + blne 0xff9a3038 │ │ │ │ @ instruction: 0xf0027821 │ │ │ │ - bl 0x2ee2e4 │ │ │ │ + bl 0x2ee3e4 │ │ │ │ strbmi r2, [r0], -r3, lsl #6 │ │ │ │ - bl 0x1add30 │ │ │ │ - blx 0x52e7f2 │ │ │ │ - bls 0x235f1c │ │ │ │ + bl 0x1ade30 │ │ │ │ + blx 0x52e8f2 │ │ │ │ + bls 0x23601c │ │ │ │ @ instruction: 0xf8b34411 │ │ │ │ @ instruction: 0xf8b32cf0 │ │ │ │ - b 0x117d2bc │ │ │ │ - blls 0x1fe30c │ │ │ │ - blls 0x1d2704 │ │ │ │ - blx 0x1bab934 │ │ │ │ + b 0x117d3bc │ │ │ │ + blls 0x1fe40c │ │ │ │ + blls 0x1d2804 │ │ │ │ + @ instruction: 0xf9eaf78b │ │ │ │ vraddhn.i16 d19, , │ │ │ │ @ instruction: 0xf086150f │ │ │ │ strbmi r0, [ip, #-1538] @ 0xfffff9fe │ │ │ │ ldrdlt sp, [r7], -fp │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -226799,40 +226865,40 @@ │ │ │ │ svchi 0x00f0e8bd │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ strmi fp, [r0], r7, lsl #1 │ │ │ │ strcs r4, [r0], -sl, lsl #13 │ │ │ │ - bleq 0x329c84 │ │ │ │ + bleq 0x329d84 │ │ │ │ ands pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xf7fd9205 │ │ │ │ @ instruction: 0x4605fb7b │ │ │ │ @ instruction: 0xf79e4640 │ │ │ │ - @ instruction: 0xf000fb1f │ │ │ │ + @ instruction: 0xf000fa9f │ │ │ │ vst1.8 {d16}, [r7] │ │ │ │ - vcgt.s8 q11, , q9 │ │ │ │ - vqdmlsl.s , d16, d0[0] │ │ │ │ + @ instruction: 0xf6416362 │ │ │ │ + vqshl.s64 q8, q0, #0 │ │ │ │ movwls r0, #14133 @ 0x3735 │ │ │ │ stmdbeq r4, {r0, r1, r2, r8, ip, sp, lr, pc} │ │ │ │ - bl 0x27f464 │ │ │ │ + bl 0x27f564 │ │ │ │ strbeq r0, [sl, sl, lsl #6]! │ │ │ │ - blne 0xff9a2fdc │ │ │ │ + blne 0xff9a30dc │ │ │ │ @ instruction: 0xf0027821 │ │ │ │ - bl 0x2ee388 │ │ │ │ + bl 0x2ee488 │ │ │ │ strbmi r2, [r0], -r3, lsl #6 │ │ │ │ - bl 0x1addd4 │ │ │ │ - blx 0x52e896 │ │ │ │ - bls 0x235fc0 │ │ │ │ + bl 0x1aded4 │ │ │ │ + blx 0x52e996 │ │ │ │ + bls 0x2360c0 │ │ │ │ @ instruction: 0xf8b34411 │ │ │ │ @ instruction: 0xf8b32cf0 │ │ │ │ - b 0x117d360 │ │ │ │ - blls 0x1fe3b0 │ │ │ │ - blls 0x1d27a8 │ │ │ │ - blx 0x72b9d8 │ │ │ │ + b 0x117d460 │ │ │ │ + blls 0x1fe4b0 │ │ │ │ + blls 0x1d28a8 │ │ │ │ + @ instruction: 0xf998f78b │ │ │ │ vraddhn.i16 d19, , │ │ │ │ @ instruction: 0xf086150f │ │ │ │ strbmi r0, [ip, #-1538] @ 0xfffff9fe │ │ │ │ ldrdlt sp, [r7], -fp │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -226841,30 +226907,30 @@ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r0], r3, lsl #1 │ │ │ │ strcs lr, [r1, #-2816] @ 0xfffff500 │ │ │ │ @ instruction: 0x469246f3 │ │ │ │ - blx 0xc2bbe6 │ │ │ │ + blx 0xc2bce6 │ │ │ │ strbmi r4, [r0], -r6, lsl #12 │ │ │ │ - strtvc pc, [r4], #577 @ 0x241 │ │ │ │ + ldrteq pc, [r4], #1601 @ 0x641 @ │ │ │ │ ldrteq pc, [r5], #-704 @ 0xfffffd40 @ │ │ │ │ - blx 0xff42ba78 │ │ │ │ + blx 0x142bb78 │ │ │ │ streq pc, [pc, -r0] │ │ │ │ strbvs pc, [r2, -r7, asr #8]! @ │ │ │ │ - strbvs pc, [pc, #-1285] @ 0xed707 @ │ │ │ │ + strbvs pc, [pc, #-1285] @ 0xed807 @ │ │ │ │ stmdbeq r4, {r2, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x4640463b │ │ │ │ strle r0, [r9, #-2034] @ 0xfffff80e │ │ │ │ stmeq sl, {r0, r5, fp, ip, sp, lr} │ │ │ │ orreq lr, r1, sl, lsl #22 │ │ │ │ eorcs pc, r2, r5, asr r8 @ │ │ │ │ andlt pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xf9d8f78b │ │ │ │ + @ instruction: 0xf958f78b │ │ │ │ vraddhn.i16 d19, q3, │ │ │ │ @ instruction: 0xf505160f │ │ │ │ strbmi r7, [ip, #-1408] @ 0xfffffa80 │ │ │ │ andlt sp, r3, sl, ror #3 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -226875,61 +226941,61 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r0], r3, lsl #1 │ │ │ │ @ instruction: 0x468946f3 │ │ │ │ @ instruction: 0xf7fd4692 │ │ │ │ strmi pc, [r5], -sp, ror #21 │ │ │ │ @ instruction: 0xf79e4640 │ │ │ │ - @ instruction: 0xf000fa91 │ │ │ │ - vabd.s8 d16, d1, d15 │ │ │ │ - vsubhn.i16 d23, q8, q12 │ │ │ │ + @ instruction: 0xf000fa11 │ │ │ │ + @ instruction: 0xf641070f │ │ │ │ + @ instruction: 0xf2c006b8 │ │ │ │ vst1.8 {d16-d18}, [r7 :256], r5 │ │ │ │ strcs r6, [r2], #-1890 @ 0xfffff89e │ │ │ │ andeq pc, r3, #4 │ │ │ │ strbmi r4, [sl], #-1595 @ 0xfffff9c5 │ │ │ │ strbeq r4, [r9, r0, asr #12]! │ │ │ │ ldmdavc r1!, {r0, r2, r3, r8, sl, ip, lr, pc} │ │ │ │ ldcleq 0, cr15, [ip], #4 │ │ │ │ andcs lr, r2, #12, 22 @ 0x3000 │ │ │ │ orreq lr, r1, sl, lsl #22 │ │ │ │ @ instruction: 0xf8d24442 │ │ │ │ @ instruction: 0xf8cd2cf0 │ │ │ │ @ instruction: 0xf78bb000 │ │ │ │ - strcc pc, [r1], #-2453 @ 0xfffff66b │ │ │ │ - strne pc, [pc, #-965] @ 0xed8f3 │ │ │ │ + strcc pc, [r1], #-2325 @ 0xfffff6eb │ │ │ │ + strne pc, [pc, #-965] @ 0xed9f3 │ │ │ │ stccs 6, cr3, [r6], {1} │ │ │ │ andlt sp, r3, r4, ror #3 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r0], r3, lsl #1 │ │ │ │ strcs lr, [r1, #-2816] @ 0xfffff500 │ │ │ │ @ instruction: 0x469246f3 │ │ │ │ - blx 0xfebabce8 │ │ │ │ + blx 0xfebabde8 │ │ │ │ strbmi r4, [r0], -r6, lsl #12 │ │ │ │ - strtvc pc, [ip], #577 @ 0x241 │ │ │ │ + ldrteq pc, [ip], #1601 @ 0x641 @ │ │ │ │ ldrteq pc, [r5], #-704 @ 0xfffffd40 @ │ │ │ │ - blx 0x13abb7c │ │ │ │ + @ instruction: 0xf9caf79e │ │ │ │ streq pc, [pc, -r0] │ │ │ │ strbvs pc, [r2, -r7, asr #8]! @ │ │ │ │ - strbvs pc, [pc, #-1285] @ 0xed80b @ │ │ │ │ + strbvs pc, [pc, #-1285] @ 0xed90b @ │ │ │ │ stmdbeq r4, {r2, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x4640463b │ │ │ │ strle r0, [r9, #-2034] @ 0xfffff80e │ │ │ │ stmeq sl, {r0, r5, fp, ip, sp, lr} │ │ │ │ orreq lr, r1, sl, lsl #22 │ │ │ │ eorcs pc, r2, r5, asr r8 @ │ │ │ │ andlt pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xf956f78b │ │ │ │ + @ instruction: 0xf8d6f78b │ │ │ │ vraddhn.i16 d19, q3, │ │ │ │ @ instruction: 0xf505160f │ │ │ │ strbmi r7, [ip, #-1408] @ 0xfffffa80 │ │ │ │ andlt sp, r3, sl, ror #3 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -226940,186 +227006,186 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r0], r3, lsl #1 │ │ │ │ @ instruction: 0x468946f3 │ │ │ │ @ instruction: 0xf7fd4692 │ │ │ │ strmi pc, [r5], -fp, ror #20 │ │ │ │ @ instruction: 0xf79e4640 │ │ │ │ - @ instruction: 0xf000fa0f │ │ │ │ - vabd.s8 d16, d1, d15 │ │ │ │ - @ instruction: 0xf2c076b0 │ │ │ │ + @ instruction: 0xf000f98f │ │ │ │ + @ instruction: 0xf641070f │ │ │ │ + vmlsl.s q8, d16, d0[0] │ │ │ │ vst1.8 {d16-d18}, [r7 :256], r5 │ │ │ │ strcs r6, [r2], #-1890 @ 0xfffff89e │ │ │ │ andeq pc, r3, #4 │ │ │ │ strbmi r4, [sl], #-1595 @ 0xfffff9c5 │ │ │ │ strbeq r4, [r9, r0, asr #12]! │ │ │ │ ldmdavc r1!, {r0, r2, r3, r8, sl, ip, lr, pc} │ │ │ │ ldcleq 0, cr15, [ip], #4 │ │ │ │ andcs lr, r2, #12, 22 @ 0x3000 │ │ │ │ orreq lr, r1, sl, lsl #22 │ │ │ │ @ instruction: 0xf8d24442 │ │ │ │ @ instruction: 0xf8cd2cf0 │ │ │ │ @ instruction: 0xf78bb000 │ │ │ │ - strcc pc, [r1], #-2323 @ 0xfffff6ed │ │ │ │ - strne pc, [pc, #-965] @ 0xed9f7 │ │ │ │ + strcc pc, [r1], #-2195 @ 0xfffff76d │ │ │ │ + strne pc, [pc, #-965] @ 0xedaf7 │ │ │ │ stccs 6, cr3, [r6], {1} │ │ │ │ andlt sp, r3, r4, ror #3 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ strmi fp, [r6], -r5, lsl #1 │ │ │ │ ldrmi r4, [r3], pc, lsl #12 │ │ │ │ - strbvc pc, [r4], #577 @ 0x241 @ │ │ │ │ + ldrbeq pc, [r4], #1601 @ 0x641 @ │ │ │ │ ldrteq pc, [r5], #-704 @ 0xfffffd40 @ │ │ │ │ and pc, ip, sp, asr #17 │ │ │ │ - blx 0xa2bdf4 │ │ │ │ + blx 0xa2bef4 │ │ │ │ ldrtmi r4, [r0], -r5, lsl #12 │ │ │ │ - @ instruction: 0xf9c8f79e │ │ │ │ + @ instruction: 0xf948f79e │ │ │ │ stmdaeq pc, {ip, sp, lr, pc} @ │ │ │ │ stmdavs r2!, {r3, r6, sl, ip, sp, lr, pc}^ │ │ │ │ stmdbeq r4, {r2, r8, ip, sp, lr, pc} │ │ │ │ - beq 0x1a9f54 │ │ │ │ - strle r0, [pc], #-2027 @ 0xede1c │ │ │ │ + beq 0x1aa054 │ │ │ │ + strle r0, [pc], #-2027 @ 0xedf1c │ │ │ │ vraddhn.i16 d19, , │ │ │ │ strmi r1, [r1, #1295]! @ 0x50f │ │ │ │ strdlt sp, [r5], -r8 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ mul r0, r4, r8 │ │ │ │ @ instruction: 0xf04f2200 │ │ │ │ - blx 0x870e56 │ │ │ │ + blx 0x870f56 │ │ │ │ @ instruction: 0xf00cb10a │ │ │ │ ldrtmi r0, [fp], #-769 @ 0xfffffcff │ │ │ │ movwcs lr, #15110 @ 0x3b06 │ │ │ │ - bl 0x1bf024 │ │ │ │ + bl 0x1bf124 │ │ │ │ @ instruction: 0xf10c036c │ │ │ │ @ instruction: 0xf1bc3cff │ │ │ │ @ instruction: 0xf8933fff │ │ │ │ - b 0x11bd228 │ │ │ │ + b 0x11bd328 │ │ │ │ mvnle r2, r2, lsl #4 │ │ │ │ ldrtmi r9, [r0], -r3, lsl #22 │ │ │ │ strbmi r9, [r3], -r0, lsl #6 │ │ │ │ - @ instruction: 0xf8b2f78b │ │ │ │ + @ instruction: 0xf832f78b │ │ │ │ svclt 0x0000e7d0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ strmi fp, [r6], -r5, lsl #1 │ │ │ │ ldrmi r4, [r3], pc, lsl #12 │ │ │ │ - strbvc pc, [r8], #577 @ 0x241 @ │ │ │ │ + ldrbeq pc, [r8], #1601 @ 0x641 @ │ │ │ │ ldrteq pc, [r5], #-704 @ 0xfffffd40 @ │ │ │ │ and pc, ip, sp, asr #17 │ │ │ │ @ instruction: 0xf9d2f7fd │ │ │ │ ldrtmi r4, [r0], -r5, lsl #12 │ │ │ │ - @ instruction: 0xf976f79e │ │ │ │ + @ instruction: 0xf8f6f79e │ │ │ │ stmdaeq pc, {ip, sp, lr, pc} @ │ │ │ │ stmdavs r2!, {r3, r6, sl, ip, sp, lr, pc}^ │ │ │ │ stmdbeq r4, {r2, r8, ip, sp, lr, pc} │ │ │ │ - beq 0x1a9ff8 │ │ │ │ - strle r0, [pc], #-2027 @ 0xedec0 │ │ │ │ + beq 0x1aa0f8 │ │ │ │ + strle r0, [pc], #-2027 @ 0xedfc0 │ │ │ │ vraddhn.i16 d19, , │ │ │ │ strmi r1, [r1, #1295]! @ 0x50f │ │ │ │ strdlt sp, [r5], -r8 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ mul r0, r4, r8 │ │ │ │ @ instruction: 0xf04f2200 │ │ │ │ - blx 0x870efa │ │ │ │ + blx 0x870ffa │ │ │ │ @ instruction: 0xf00cb10a │ │ │ │ ldrtmi r0, [fp], #-769 @ 0xfffffcff │ │ │ │ movwcs lr, #15110 @ 0x3b06 │ │ │ │ - bl 0x1bf0c8 │ │ │ │ + bl 0x1bf1c8 │ │ │ │ @ instruction: 0xf10c036c │ │ │ │ @ instruction: 0xf1bc3cff │ │ │ │ @ instruction: 0xf8933fff │ │ │ │ - b 0x11bd2cc │ │ │ │ + b 0x11bd3cc │ │ │ │ mvnle r2, r2, lsl #4 │ │ │ │ ldrtmi r9, [r0], -r3, lsl #22 │ │ │ │ strbmi r9, [r3], -r0, lsl #6 │ │ │ │ - @ instruction: 0xf860f78b │ │ │ │ + @ instruction: 0xffe0f78a │ │ │ │ svclt 0x0000e7d0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ mcrrne 0, 8, fp, lr, cr5 │ │ │ │ ldrmi r4, [r3], r0, lsl #13 │ │ │ │ - vqsub.s8 d16, d1, d22 │ │ │ │ - vmls.i d23, d16, d0[3] │ │ │ │ + @ instruction: 0xf6410236 │ │ │ │ + @ instruction: 0xf2c004dc │ │ │ │ @ instruction: 0xf8cd0435 │ │ │ │ @ instruction: 0xf7fde008 │ │ │ │ @ instruction: 0x4605f97f │ │ │ │ @ instruction: 0xf5064640 │ │ │ │ @ instruction: 0xf79e6a4f │ │ │ │ - @ instruction: 0xf000f921 │ │ │ │ + @ instruction: 0xf000f8a1 │ │ │ │ @ instruction: 0xf506000f │ │ │ │ vst1.8 {d22-d24}, [r0 :256] │ │ │ │ strbmi r6, [r2], #1890 @ 0x762 │ │ │ │ stmdbeq r4, {r2, r8, ip, sp, lr, pc} │ │ │ │ strls r4, [r3], -r6, asr #8 │ │ │ │ @ instruction: 0x07ea463b │ │ │ │ @ instruction: 0xf894d50f │ │ │ │ strbmi ip, [r0], -r0 │ │ │ │ vmlals.f32 s18, s4, s6 │ │ │ │ orreq lr, ip, fp, lsl #22 │ │ │ │ ands pc, ip, sl, lsr r8 @ │ │ │ │ andscs pc, ip, r2, lsr r8 @ │ │ │ │ - b 0x119378c │ │ │ │ - @ instruction: 0xf78b420e │ │ │ │ - strcc pc, [r1], #-2085 @ 0xfffff7db │ │ │ │ - strne pc, [pc, #-965] @ 0xedbd3 │ │ │ │ + b 0x119388c │ │ │ │ + @ instruction: 0xf78a420e │ │ │ │ + strcc pc, [r1], #-4005 @ 0xfffff05b │ │ │ │ + strne pc, [pc, #-965] @ 0xedcd3 │ │ │ │ mvnle r4, ip, asr #10 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x00008ff0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ mcrrne 0, 8, fp, lr, cr5 │ │ │ │ ldrmi r4, [r3], r0, lsl #13 │ │ │ │ - vqsub.s8 d16, d1, d22 │ │ │ │ - @ instruction: 0xf2c074d0 │ │ │ │ + @ instruction: 0xf6410236 │ │ │ │ + vmls.i d16, d16, d0[4] │ │ │ │ @ instruction: 0xf8cd0435 │ │ │ │ @ instruction: 0xf7fde008 │ │ │ │ @ instruction: 0x4605f937 │ │ │ │ @ instruction: 0xf5064640 │ │ │ │ @ instruction: 0xf79e6a4f │ │ │ │ - @ instruction: 0xf000f8d9 │ │ │ │ + @ instruction: 0xf000f859 │ │ │ │ @ instruction: 0xf506000f │ │ │ │ vst1.8 {d22-d24}, [r0 :256] │ │ │ │ strbmi r6, [r2], #1890 @ 0x762 │ │ │ │ stmdbeq r4, {r2, r8, ip, sp, lr, pc} │ │ │ │ strls r4, [r3], -r6, asr #8 │ │ │ │ @ instruction: 0x07ea463b │ │ │ │ @ instruction: 0xf894d50f │ │ │ │ strbmi ip, [r0], -r0 │ │ │ │ vmlals.f32 s18, s4, s6 │ │ │ │ orreq lr, ip, fp, lsl #22 │ │ │ │ ands pc, ip, sl, lsr r8 @ │ │ │ │ andscs pc, ip, r2, lsr r8 @ │ │ │ │ - b 0x119381c │ │ │ │ + b 0x119391c │ │ │ │ @ instruction: 0xf78a420e │ │ │ │ - strcc pc, [r1], #-4061 @ 0xfffff023 │ │ │ │ - strne pc, [pc, #-965] @ 0xedc63 │ │ │ │ + strcc pc, [r1], #-3933 @ 0xfffff0a3 │ │ │ │ + strne pc, [pc, #-965] @ 0xedd63 │ │ │ │ mvnle r4, ip, asr #10 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x00008ff0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ @@ -227127,30 +227193,30 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r7], -r3, lsl #1 │ │ │ │ @ instruction: 0x468946f3 │ │ │ │ @ instruction: 0xf7fd4692 │ │ │ │ @ instruction: 0x4605f8f5 │ │ │ │ @ instruction: 0xf79e4638 │ │ │ │ - @ instruction: 0xf000f899 │ │ │ │ - vmax.s8 d16, d1, d15 │ │ │ │ - @ instruction: 0xf2c078d4 │ │ │ │ + @ instruction: 0xf000f819 │ │ │ │ + @ instruction: 0xf641060f │ │ │ │ + vmul.i d16, d16, d0[5] │ │ │ │ vst2.8 {d16-d17}, [r6 :256], r5 │ │ │ │ strcs r6, [r0], #-1634 @ 0xfffff99e │ │ │ │ stceq 0, cr15, [r1], {4} │ │ │ │ strbmi r4, [ip], #1587 @ 0x633 │ │ │ │ @ instruction: 0x07ea4638 │ │ │ │ @ instruction: 0xf818d50e │ │ │ │ - bl 0x17609c │ │ │ │ + bl 0x17619c │ │ │ │ ldmeq r2, {r1, r3, r8}^ │ │ │ │ - bl 0x16e2dc │ │ │ │ + bl 0x16e3dc │ │ │ │ ldrtmi r2, [sl], #-524 @ 0xfffffdf4 │ │ │ │ ldclcs 8, cr15, [r0], #840 @ 0x348 │ │ │ │ andlt pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xff9cf78a │ │ │ │ + @ instruction: 0xff1cf78a │ │ │ │ vraddhn.i16 d19, , │ │ │ │ stccs 5, cr1, [r4], {15} │ │ │ │ andlt sp, r3, r4, ror #3 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @@ -227159,69 +227225,69 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r7], -r3, lsl #1 │ │ │ │ @ instruction: 0x468946f3 │ │ │ │ @ instruction: 0xf7fd4692 │ │ │ │ @ instruction: 0x4605f8b3 │ │ │ │ - @ instruction: 0xf79e4638 │ │ │ │ - @ instruction: 0xf000f857 │ │ │ │ - vmax.s8 d16, d1, d15 │ │ │ │ - @ instruction: 0xf2c078d8 │ │ │ │ + @ instruction: 0xf79d4638 │ │ │ │ + @ instruction: 0xf000ffd7 │ │ │ │ + @ instruction: 0xf641060f │ │ │ │ + vmul.i d16, d16, d0[6] │ │ │ │ vst2.8 {d16-d17}, [r6 :256], r5 │ │ │ │ strcs r6, [r0], #-1634 @ 0xfffff99e │ │ │ │ stceq 0, cr15, [r1], {4} │ │ │ │ strbmi r4, [ip], #1587 @ 0x633 │ │ │ │ @ instruction: 0x07ea4638 │ │ │ │ @ instruction: 0xf818d50e │ │ │ │ - bl 0x176120 │ │ │ │ + bl 0x176220 │ │ │ │ ldmeq r2, {r1, r3, r8}^ │ │ │ │ - bl 0x16e360 │ │ │ │ + bl 0x16e460 │ │ │ │ ldrtmi r2, [sl], #-524 @ 0xfffffdf4 │ │ │ │ ldclcs 8, cr15, [r0], #840 @ 0x348 │ │ │ │ andlt pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xff5af78a │ │ │ │ + cdp2 7, 13, cr15, cr10, cr10, {4} │ │ │ │ vraddhn.i16 d19, , │ │ │ │ stccs 5, cr1, [r4], {15} │ │ │ │ andlt sp, r3, r4, ror #3 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec45350 │ │ │ │ + bl 0xfec45450 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ strmi r4, [r6], -ip, lsl #12 │ │ │ │ - strbmi pc, [r8, #1601] @ 0x641 @ │ │ │ │ + ldrbpl pc, [r8, #1601] @ 0x641 @ │ │ │ │ ldreq pc, [r5, #-704]! @ 0xfffffd40 │ │ │ │ @ instruction: 0xf7fd9201 │ │ │ │ - bls 0x16c430 │ │ │ │ + bls 0x16c530 │ │ │ │ stceq 1, cr15, [r4], {164} @ 0xa4 │ │ │ │ - blx 0x18bb1a4 │ │ │ │ + blx 0x18bb2a4 │ │ │ │ @ instruction: 0xf85cfe80 │ │ │ │ @ instruction: 0xf3c01f04 │ │ │ │ - b 0xfe1721bc │ │ │ │ + b 0xfe1722bc │ │ │ │ strbmi r0, [r4, #-769]! @ 0xfffffcff │ │ │ │ eors pc, lr, r5, asr r8 @ │ │ │ │ movweq lr, #59907 @ 0xea03 │ │ │ │ movweq lr, #6787 @ 0x1a83 │ │ │ │ andcc pc, r0, ip, asr #17 │ │ │ │ ldrtmi sp, [r0], -sp, ror #3 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fd4070 │ │ │ │ svclt 0x0000b919 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec453ac │ │ │ │ + bl 0xfec454ac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ stmib sp, {r2, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf7fd2100 │ │ │ │ - bls 0x12c3dc │ │ │ │ + bls 0x12c4dc │ │ │ │ @ instruction: 0xf1029901 │ │ │ │ andcc r3, pc, #65280 @ 0xff00 │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ strle r0, [r7, #-1987] @ 0xfffff83d │ │ │ │ mulcc r0, ip, r9 │ │ │ │ mvnvc lr, #536576 @ 0x83000 │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ @@ -227229,22 +227295,22 @@ │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ ldrmi r3, [r4, #257] @ 0x101 │ │ │ │ strtmi sp, [r0], -lr, ror #3 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fd4010 │ │ │ │ svclt 0x0000b8ef │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec45400 │ │ │ │ + bl 0xfec45500 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460d0ff0 │ │ │ │ @ instruction: 0x46064614 │ │ │ │ @ instruction: 0xf85ef7fd │ │ │ │ cdpeq 1, 0, cr15, cr2, cr4, {5} │ │ │ │ strcc r1, [lr], #-3753 @ 0xfffff157 │ │ │ │ - strbmi pc, [r8, #1601] @ 0x641 @ │ │ │ │ + ldrbpl pc, [r8, #1601] @ 0x641 @ │ │ │ │ ldreq pc, [r5, #-704]! @ 0xfffffd40 │ │ │ │ svccc 0x0002f93e │ │ │ │ @ instruction: 0xf831b2c2 │ │ │ │ @ instruction: 0xf3c0cf02 │ │ │ │ ldrbmi r0, [r4, #-143]! @ 0xffffff71 │ │ │ │ mvnvc lr, #536576 @ 0x83000 │ │ │ │ eorscs pc, r2, r5, asr r8 @ │ │ │ │ @@ -227254,25 +227320,25 @@ │ │ │ │ andeq lr, r3, #8192 @ 0x2000 │ │ │ │ movweq lr, #10828 @ 0x2a4c │ │ │ │ mvnle r8, fp │ │ │ │ pop {r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fd4070 │ │ │ │ svclt 0x0000b8bd │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec45464 │ │ │ │ + bl 0xfec45564 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r4, r0 │ │ │ │ strmi r4, [r6], -sp, lsl #12 │ │ │ │ @ instruction: 0xf82cf7fd │ │ │ │ cdpeq 1, 0, cr15, cr4, cr4, {5} │ │ │ │ andeq pc, ip, #4, 2 │ │ │ │ @ instruction: 0xf6411f29 │ │ │ │ - vmls.i d20, d16, d0[2] │ │ │ │ + @ instruction: 0xf2c054d8 │ │ │ │ @ instruction: 0xf85e0435 │ │ │ │ - blx 0x18bde9c │ │ │ │ + blx 0x18bdf9c │ │ │ │ @ instruction: 0xf851fc80 │ │ │ │ @ instruction: 0xf3c05f04 │ │ │ │ ldrbmi r1, [r2, #-15]! │ │ │ │ mvnvc lr, #536576 @ 0x83000 │ │ │ │ eorsgt pc, ip, r4, asr r8 @ │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ mvnscc pc, #-1073741824 @ 0xc0000000 │ │ │ │ @@ -227280,112 +227346,112 @@ │ │ │ │ movweq lr, #51715 @ 0xca03 │ │ │ │ movweq lr, #23171 @ 0x5a83 │ │ │ │ mvnle r6, fp │ │ │ │ pop {r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fd4070 │ │ │ │ svclt 0x0000b889 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec454cc │ │ │ │ + bl 0xfec455cc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ stmib sp, {r2, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf7fc2100 │ │ │ │ ldmib sp, {r0, r1, r2, r4, r5, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ - bcc 0x1366e4 │ │ │ │ + bcc 0x1367e4 │ │ │ │ ldceq 1, cr15, [r0], {1} │ │ │ │ strbeq r3, [r3, r1, lsl #4] │ │ │ │ tstpeq r1, r1, lsl #2 @ p-variant is OBSOLETE │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ ldmdavc r3, {r0, r6, r8, r9, sl, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ @ instruction: 0xf8013b18 │ │ │ │ strbmi r3, [r1, #-3073]! @ 0xfffff3ff │ │ │ │ @ instruction: 0x4620d1f0 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fd4010 │ │ │ │ svclt 0x0000b861 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4551c │ │ │ │ + bl 0xfec4561c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460d0ff0 │ │ │ │ @ instruction: 0x46064614 │ │ │ │ @ instruction: 0xffd0f7fc │ │ │ │ cdpne 14, 10, cr1, cr9, cr2, {5} │ │ │ │ @ instruction: 0xf641340e │ │ │ │ - vmls.f d20, d16, d0[2] │ │ │ │ - blx 0x18af810 │ │ │ │ + vshl.s64 , q4, #0 │ │ │ │ + blx 0x18af910 │ │ │ │ @ instruction: 0xf832fe80 │ │ │ │ @ instruction: 0xf8313f02 │ │ │ │ @ instruction: 0xf3c0cf02 │ │ │ │ - blx 0xfedae588 │ │ │ │ + blx 0xfedae688 │ │ │ │ addsmi pc, r4, #201326594 @ 0xc000002 │ │ │ │ eors pc, lr, r5, asr r8 @ │ │ │ │ tstpeq r0, #-1073741784 @ p-variant is OBSOLETE @ 0xc0000028 │ │ │ │ movweq lr, #59907 @ 0xea03 │ │ │ │ @ instruction: 0x0c0eea2c │ │ │ │ movweq lr, #51779 @ 0xca43 │ │ │ │ mvnle r8, fp │ │ │ │ pop {r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fd4070 │ │ │ │ svclt 0x0000b831 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4557c │ │ │ │ + bl 0xfec4567c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460d0ff0 │ │ │ │ @ instruction: 0x46064614 │ │ │ │ @ instruction: 0xffa0f7fc │ │ │ │ cdpeq 1, 0, cr15, cr4, cr4, {5} │ │ │ │ strcc r1, [ip], #-3881 @ 0xfffff0d7 │ │ │ │ - strbmi pc, [r8, #1601] @ 0x641 @ │ │ │ │ + ldrbpl pc, [r8, #1601] @ 0x641 @ │ │ │ │ ldreq pc, [r5, #-704]! @ 0xfffffd40 │ │ │ │ stc2 10, cr15, [r0], {95} @ 0x5f @ │ │ │ │ svccc 0x0004f85e │ │ │ │ svccs 0x0004f851 │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ @ instruction: 0xf8554574 │ │ │ │ - b 0xfe1de4a8 │ │ │ │ - b 0x1aefc4 │ │ │ │ - b 0xfe1aeff0 │ │ │ │ + b 0xfe1de5a8 │ │ │ │ + b 0x1af0c4 │ │ │ │ + b 0xfe1af0f0 │ │ │ │ andvs r0, fp, r2, lsl #6 │ │ │ │ ldrtmi sp, [r0], -sl, ror #3 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ stmdalt r2, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec455d8 │ │ │ │ + bl 0xfec456d8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460d0ff0 │ │ │ │ @ instruction: 0x46064614 │ │ │ │ @ instruction: 0xff72f7fc │ │ │ │ cdpne 14, 10, cr1, cr9, cr2, {5} │ │ │ │ @ instruction: 0xf641340e │ │ │ │ - vmls.f d20, d16, d0[2] │ │ │ │ - blx 0x18af8cc │ │ │ │ + vshl.s64 , q4, #0 │ │ │ │ + blx 0x18af9cc │ │ │ │ @ instruction: 0xf832fe80 │ │ │ │ @ instruction: 0xf831cf02 │ │ │ │ @ instruction: 0xf3c03f02 │ │ │ │ - blx 0xfe7ee644 │ │ │ │ + blx 0xfe7ee744 │ │ │ │ addsmi pc, r4, #156, 24 @ 0x9c00 │ │ │ │ eors pc, lr, r5, asr r8 @ │ │ │ │ movweq lr, #59939 @ 0xea23 │ │ │ │ @ instruction: 0x0c0eea0c │ │ │ │ movweq lr, #51779 @ 0xca43 │ │ │ │ mvnle r8, fp │ │ │ │ pop {r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fc4070 │ │ │ │ svclt 0x0000bfd5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec45634 │ │ │ │ + bl 0xfec45734 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460d0ff0 │ │ │ │ @ instruction: 0x46064614 │ │ │ │ @ instruction: 0xff44f7fc │ │ │ │ cdpeq 1, 0, cr15, cr4, cr4, {5} │ │ │ │ strcc r1, [ip], #-3881 @ 0xfffff0d7 │ │ │ │ - strbmi pc, [r8, #1601] @ 0x641 @ │ │ │ │ + ldrbpl pc, [r8, #1601] @ 0x641 @ │ │ │ │ ldreq pc, [r5, #-704]! @ 0xfffffd40 │ │ │ │ stc2 10, cr15, [r0], {95} @ 0x5f @ │ │ │ │ svccc 0x0004f85e │ │ │ │ svccs 0x0004f851 │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ ldrbmi fp, [r4, #-2587]! @ 0xfffff5e5 │ │ │ │ eorsgt pc, ip, r5, asr r8 @ │ │ │ │ @@ -227393,62 +227459,62 @@ │ │ │ │ movweq lr, #51715 @ 0xca03 │ │ │ │ movweq lr, #10883 @ 0x2a83 │ │ │ │ mvnle r6, fp │ │ │ │ pop {r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fc4070 │ │ │ │ svclt 0x0000bfa7 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec45690 │ │ │ │ + bl 0xfec45790 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460d0ff0 │ │ │ │ @ instruction: 0x46064614 │ │ │ │ @ instruction: 0xff16f7fc │ │ │ │ cdpeq 1, 0, cr15, cr4, cr4, {5} │ │ │ │ strcc r1, [ip], #-3881 @ 0xfffff0d7 │ │ │ │ - strbmi pc, [r8, #1601] @ 0x641 @ │ │ │ │ + ldrbpl pc, [r8, #1601] @ 0x641 @ │ │ │ │ ldreq pc, [r5, #-704]! @ 0xfffffd40 │ │ │ │ stc2 10, cr15, [r0], {95} @ 0x5f @ │ │ │ │ svccs 0x0004f851 │ │ │ │ svccc 0x0004f85e │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ eorsgt pc, ip, r5, asr r8 @ │ │ │ │ - b 0xfe17fa98 │ │ │ │ - b 0x1bf198 │ │ │ │ - b 0xfe1af100 │ │ │ │ + b 0xfe17fb98 │ │ │ │ + b 0x1bf298 │ │ │ │ + b 0xfe1af200 │ │ │ │ andvs r0, fp, r2, lsl #6 │ │ │ │ ldrtmi sp, [r0], -ip, ror #3 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ svclt 0x007af7fc │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec456e8 │ │ │ │ + bl 0xfec457e8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ stmib sp, {r0, r2, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf7fc2100 │ │ │ │ strmi pc, [r4], -r9, ror #29 │ │ │ │ strtmi r9, [r8], -r0, lsl #20 │ │ │ │ - cdpmi 6, 12, cr15, cr8, cr1, {2} │ │ │ │ + cdppl 6, 13, cr15, cr8, cr1, {2} │ │ │ │ cdpeq 2, 3, cr15, cr5, cr0, {6} │ │ │ │ stmdbls r1, {r0, r2, r5, r6, r7, r9, ip, sp, pc} │ │ │ │ - strcs pc, [pc], #-964 @ 0xee510 │ │ │ │ - bl 0x488560 │ │ │ │ + strcs pc, [pc], #-964 @ 0xee610 │ │ │ │ + bl 0x488660 │ │ │ │ @ instruction: 0xf85e07c5 │ │ │ │ - blx 0xfe5c65f0 │ │ │ │ + blx 0xfe5c66f0 │ │ │ │ ldmdavs r3, {r0, r1, r7, sl, fp, ip, sp, lr, pc}^ │ │ │ │ stmdavs pc, {r0, r2, r3, r4, r5, r6, fp, sp, lr} @ │ │ │ │ rsbsmi fp, fp, fp, lsl sl │ │ │ │ stmdavs lr, {r0, r1, r4, r5, lr}^ │ │ │ │ andvs r4, fp, fp, ror r0 │ │ │ │ movweq lr, #51846 @ 0xca86 │ │ │ │ rsbsmi r4, r3, fp, lsr #32 │ │ │ │ - bl 0x486668 │ │ │ │ + bl 0x486768 │ │ │ │ @ instruction: 0xf85e03c4 │ │ │ │ stmvs ip, {r2, r4, r5, sp, lr} │ │ │ │ ldmib r2, {r0, r2, r3, r4, r6, fp, sp, lr}^ │ │ │ │ - blt 0x57ad54 │ │ │ │ + blt 0x57ae54 │ │ │ │ rsbmi fp, r2, fp, lsl sl │ │ │ │ rsbmi r4, r2, r2, lsr r0 │ │ │ │ stmiavs sl, {r1, r3, r7, sp, lr}^ │ │ │ │ eormi r4, fp, r3, asr r0 │ │ │ │ sbcvs r4, fp, r3, asr r0 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fc40f0 │ │ │ │ @@ -227457,312 +227523,312 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ @ instruction: 0x460d4614 │ │ │ │ @ instruction: 0xf1044683 │ │ │ │ @ instruction: 0xf7fc0a08 │ │ │ │ @ instruction: 0xf641fea1 │ │ │ │ - vqrdmlah.s d20, d16, d0[2] │ │ │ │ + @ instruction: 0xf2c05ed8 │ │ │ │ @ instruction: 0xf1a40e35 │ │ │ │ @ instruction: 0xf1a50c08 │ │ │ │ @ instruction: 0xf85c0108 │ │ │ │ @ instruction: 0xf8519f08 │ │ │ │ strbmi r5, [r2, #3848]! @ 0xf08 │ │ │ │ movwmi lr, #39503 @ 0x9a4f │ │ │ │ ldrdcs pc, [r4], -ip │ │ │ │ ldrdmi pc, [r4], -ip │ │ │ │ - b 0x11c86f0 │ │ │ │ + b 0x11c87f0 │ │ │ │ sbclt r4, r2, #1207959552 @ 0x48000000 │ │ │ │ andcs pc, pc, r0, asr #7 │ │ │ │ stmiaeq r2, {r1, r2, r3, r8, r9, fp, sp, lr, pc}^ │ │ │ │ eorsvs pc, r2, lr, asr r8 @ │ │ │ │ andsmi lr, r3, #323584 @ 0x4f000 │ │ │ │ - b 0x14db038 │ │ │ │ + b 0x14db138 │ │ │ │ @ instruction: 0xf8d84202 │ │ │ │ - b 0x118e5e4 │ │ │ │ - b 0x11bee3c │ │ │ │ - b 0xfe17f1ec │ │ │ │ - b 0xfe1aedfc │ │ │ │ - b 0x16f1f8 │ │ │ │ - b 0x1aee08 │ │ │ │ - b 0xfe16f204 │ │ │ │ - b 0xfe1aee0c │ │ │ │ + b 0x118e6e4 │ │ │ │ + b 0x11bef3c │ │ │ │ + b 0xfe17f2ec │ │ │ │ + b 0xfe1aeefc │ │ │ │ + b 0x16f2f8 │ │ │ │ + b 0x1aef08 │ │ │ │ + b 0xfe16f304 │ │ │ │ + b 0xfe1aef0c │ │ │ │ subvs r0, sl, r5, lsl #6 │ │ │ │ bicsle r6, r0, fp │ │ │ │ pop {r3, r4, r6, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fc4ff8 │ │ │ │ svclt 0x0000bee9 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strmi fp, [r5], -r2, lsl #1 │ │ │ │ smlabtcs r0, sp, r9, lr │ │ │ │ mrc2 7, 2, pc, cr6, cr12, {7} │ │ │ │ - blx 0x18d4a28 │ │ │ │ - bls 0x12d828 │ │ │ │ - cdpmi 6, 12, cr15, cr8, cr1, {2} │ │ │ │ + blx 0x18d4b28 │ │ │ │ + bls 0x12d928 │ │ │ │ + cdppl 6, 13, cr15, cr8, cr1, {2} │ │ │ │ cdpeq 2, 3, cr15, cr5, cr0, {6} │ │ │ │ - strcs pc, [pc], #-960 @ 0xee634 │ │ │ │ + strcs pc, [pc], #-960 @ 0xee734 │ │ │ │ strtmi r6, [r8], -fp, lsl #16 │ │ │ │ - bl 0x488798 │ │ │ │ + bl 0x488898 │ │ │ │ @ instruction: 0xf85e05cc │ │ │ │ - b 0xfe2c6734 │ │ │ │ + b 0xfe2c6834 │ │ │ │ @ instruction: 0xf8d20c03 │ │ │ │ - b 0x40e64c │ │ │ │ + b 0x40e74c │ │ │ │ stmdavs sp!, {r1, r2, sl, fp}^ │ │ │ │ streq lr, [r3], -ip, lsl #21 │ │ │ │ stmdavs lr, {r1, r2, r3, sp, lr}^ │ │ │ │ movweq lr, #27272 @ 0x6a88 │ │ │ │ @ instruction: 0xf85e402b │ │ │ │ rsbsmi r5, r3, r4, lsr r0 │ │ │ │ - bl 0x486794 │ │ │ │ + bl 0x486894 │ │ │ │ ldmib r1, {r2, r6, r7, r8, r9}^ │ │ │ │ ldmdavs lr, {r1, r9, sl, fp, lr}^ │ │ │ │ movwgt lr, #10706 @ 0x29d2 │ │ │ │ andeq lr, lr, #140, 20 @ 0x8c000 │ │ │ │ eorsmi r4, r2, r3, rrx │ │ │ │ - b 0xfe17e72c │ │ │ │ + b 0xfe17e82c │ │ │ │ rsbmi r0, r3, lr, lsl #4 │ │ │ │ addvs r6, fp, sl, asr #1 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fc41f0 │ │ │ │ svclt 0x0000bea1 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4589c │ │ │ │ + bl 0xfec4599c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ @ instruction: 0x46054614 │ │ │ │ @ instruction: 0xf7fc9101 │ │ │ │ stmdbls r1, {r0, r1, r2, r3, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ mcr2 10, 4, pc, cr0, cr15, {2} @ │ │ │ │ - bicmi pc, r8, #68157440 @ 0x4100000 │ │ │ │ + bicspl pc, r8, #68157440 @ 0x4100000 │ │ │ │ teqpeq r5, #192, 4 @ p-variant is OBSOLETE │ │ │ │ vmlal.u8 q11, d0, d18 │ │ │ │ strtmi r2, [r8], -pc, lsl #24 │ │ │ │ - bl 0x1c86fc │ │ │ │ + bl 0x1c87fc │ │ │ │ subsmi r0, r5, lr, asr #13 │ │ │ │ eorscs pc, lr, r3, asr r8 @ │ │ │ │ vmlaeq.f32 s28, s10, s5 │ │ │ │ stmdavs r5!, {r1, r3, fp, sp, lr}^ │ │ │ │ andeq lr, r2, #581632 @ 0x8e000 │ │ │ │ ldrd pc, [r4], -r6 │ │ │ │ andvs r6, sl, lr, asr #16 │ │ │ │ andeq lr, r5, #548864 @ 0x86000 │ │ │ │ vmlaeq.f32 s28, s4, s29 │ │ │ │ andeq lr, r6, #581632 @ 0x8e000 │ │ │ │ - bl 0x1c681c │ │ │ │ + bl 0x1c691c │ │ │ │ @ instruction: 0xf85302cc │ │ │ │ ldmib r1, {r2, r3, r4, r5, lr, pc}^ │ │ │ │ ldmdavs r3, {r1, r8, sl, sp, lr}^ │ │ │ │ and lr, r2, #212, 18 @ 0x350000 │ │ │ │ - b 0xfe27e8b0 │ │ │ │ - b 0xbf1f44 │ │ │ │ - b 0x9b1748 │ │ │ │ + b 0xfe27e9b0 │ │ │ │ + b 0xbf2044 │ │ │ │ + b 0x9b1848 │ │ │ │ rsbmi r0, fp, r2, lsl #6 │ │ │ │ andeq lr, r6, #140, 20 @ 0x8c000 │ │ │ │ movwcs lr, #10689 @ 0x29c1 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fc4070 │ │ │ │ svclt 0x0000be57 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec45930 │ │ │ │ + bl 0xfec45a30 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ stmib sp, {r2, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf7fc2100 │ │ │ │ ldmib sp, {r0, r2, r6, r7, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ - bcc 0x136b48 │ │ │ │ + bcc 0x136c48 │ │ │ │ ldceq 1, cr15, [r0], {1} │ │ │ │ strbeq r3, [r3, r1, lsl #4] │ │ │ │ @ instruction: 0xf992d505 │ │ │ │ - blcs 0xfa758 │ │ │ │ + blcs 0xfa858 │ │ │ │ subsmi fp, fp, #184, 30 @ 0x2e0 │ │ │ │ tstcc r1, fp │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ mvnsle r4, r1, ror #10 │ │ │ │ andlt r4, r2, r0, lsr #12 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ mrclt 7, 1, APSR_nzcv, cr0, cr12, {7} │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4597c │ │ │ │ + bl 0xfec45a7c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460d0ff0 │ │ │ │ @ instruction: 0x46064614 │ │ │ │ stc2 7, cr15, [r0, #1008]! @ 0x3f0 │ │ │ │ cdpne 14, 10, cr1, cr9, cr2, {5} │ │ │ │ @ instruction: 0xf641340e │ │ │ │ - vmls.f d20, d16, d0[2] │ │ │ │ - blx 0x18afc70 │ │ │ │ + vshl.s64 , q4, #0 │ │ │ │ + blx 0x18afd70 │ │ │ │ @ instruction: 0xf932fe80 │ │ │ │ @ instruction: 0xf8313f02 │ │ │ │ @ instruction: 0xf3c0cf02 │ │ │ │ - blcs 0xee9e8 │ │ │ │ + blcs 0xeeae8 │ │ │ │ eors pc, lr, r5, asr r8 @ │ │ │ │ subsmi fp, fp, #184, 30 @ 0x2e0 │ │ │ │ - b 0x1bf208 │ │ │ │ - b 0xbef3f4 │ │ │ │ - b 0x11b17f8 │ │ │ │ + b 0x1bf308 │ │ │ │ + b 0xbef4f4 │ │ │ │ + b 0x11b18f8 │ │ │ │ andhi r0, fp, ip, lsl #6 │ │ │ │ ldrtmi sp, [r0], -r9, ror #3 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ mcrlt 7, 0, pc, cr2, cr12, {7} @ │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec459d8 │ │ │ │ + bl 0xfec45ad8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460d0ff0 │ │ │ │ @ instruction: 0x46064614 │ │ │ │ ldc2l 7, cr15, [r2, #-1008]! @ 0xfffffc10 │ │ │ │ cdpeq 1, 0, cr15, cr4, cr4, {5} │ │ │ │ strcc r1, [ip], #-3881 @ 0xfffff0d7 │ │ │ │ - strbmi pc, [r8, #1601] @ 0x641 @ │ │ │ │ + ldrbpl pc, [r8, #1601] @ 0x641 @ │ │ │ │ ldreq pc, [r5, #-704]! @ 0xfffffd40 │ │ │ │ svccc 0x0004f85e │ │ │ │ stc2 10, cr15, [r0], {95} @ 0x5f @ │ │ │ │ svccs 0x0004f851 │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ svclt 0x00b82b00 │ │ │ │ @ instruction: 0xf855425b │ │ │ │ subsmi ip, r3, ip, lsr r0 │ │ │ │ - b 0x1bfde8 │ │ │ │ - b 0xfe1af44c │ │ │ │ + b 0x1bfee8 │ │ │ │ + b 0xfe1af54c │ │ │ │ andvs r0, fp, r2, lsl #6 │ │ │ │ ldrtmi sp, [r0], -sl, ror #3 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ ldcllt 7, cr15, [r4, #1008] @ 0x3f0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec45a34 │ │ │ │ + bl 0xfec45b34 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ stmib sp, {r0, r2, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf7fc2100 │ │ │ │ - bls 0x12dd54 │ │ │ │ + bls 0x12de54 │ │ │ │ stmdbls r1, {r2, r9, sl, lr} │ │ │ │ @ instruction: 0xf6414628 │ │ │ │ - vqrdmlah.s d20, d16, d0[2] │ │ │ │ + @ instruction: 0xf2c05ed8 │ │ │ │ ldmdavs r3, {r0, r2, r4, r5, r9, sl, fp} │ │ │ │ vmlal.u , d20, d1[5] │ │ │ │ @ instruction: 0xf023240f │ │ │ │ stmdavs fp, {r7, sl, fp, sp} │ │ │ │ @ instruction: 0x0c03ea8c │ │ │ │ biceq lr, r5, #14336 @ 0x3800 │ │ │ │ eorspl pc, r5, lr, asr r8 @ │ │ │ │ @ instruction: 0x0c05ea0c │ │ │ │ - b 0xfe4088ac │ │ │ │ + b 0xfe4089ac │ │ │ │ ldmdavs sp, {r0, r2, sl, fp}^ │ │ │ │ @ instruction: 0xf8c16853 │ │ │ │ @ instruction: 0xf8d1c000 │ │ │ │ @ instruction: 0xf023c004 │ │ │ │ - b 0xfe1b768c │ │ │ │ + b 0xfe1b778c │ │ │ │ eormi r0, fp, ip, lsl #6 │ │ │ │ movweq lr, #51843 @ 0xca83 │ │ │ │ - bl 0x4869c4 │ │ │ │ + bl 0x486ac4 │ │ │ │ @ instruction: 0xf85e03c4 │ │ │ │ ldmdavs sp, {r2, r4, r5, sp, lr, pc}^ │ │ │ │ movwmi lr, #10706 @ 0x29d2 │ │ │ │ addcs pc, r0, #36 @ 0x24 │ │ │ │ @ instruction: 0xf023688c │ │ │ │ rsbmi r2, r2, r0, lsl #7 │ │ │ │ andeq lr, lr, #8192 @ 0x2000 │ │ │ │ addvs r4, sl, r2, rrx │ │ │ │ subsmi r6, r3, sl, asr #17 │ │ │ │ subsmi r4, r3, fp, lsr #32 │ │ │ │ andlt r6, r3, fp, asr #1 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ stclt 7, cr15, [r4, #1008] @ 0x3f0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec45ad4 │ │ │ │ + bl 0xfec45bd4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ stmib sp, {r0, r2, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf7fc2100 │ │ │ │ - bls 0x12dcb4 │ │ │ │ + bls 0x12ddb4 │ │ │ │ stmdbls r1, {r2, r9, sl, lr} │ │ │ │ @ instruction: 0xf6414628 │ │ │ │ - vqrdmlah.s d20, d16, d0[2] │ │ │ │ + @ instruction: 0xf2c05ed8 │ │ │ │ ldmdavs r3, {r0, r2, r4, r5, r9, sl, fp} │ │ │ │ vmlal.u , d20, d1[5] │ │ │ │ @ instruction: 0xf023240f │ │ │ │ stmdavs fp, {sl, fp, lr} │ │ │ │ @ instruction: 0x0c03ea8c │ │ │ │ biceq lr, r5, #14336 @ 0x3800 │ │ │ │ eorspl pc, r5, lr, asr r8 @ │ │ │ │ @ instruction: 0x0c05ea0c │ │ │ │ - b 0xfe40894c │ │ │ │ + b 0xfe408a4c │ │ │ │ ldmdavs sp, {r0, r2, sl, fp}^ │ │ │ │ @ instruction: 0xf8c16853 │ │ │ │ @ instruction: 0xf8d1c000 │ │ │ │ @ instruction: 0xf023c004 │ │ │ │ - b 0xfe1bf52c │ │ │ │ + b 0xfe1bf62c │ │ │ │ eormi r0, fp, ip, lsl #6 │ │ │ │ movweq lr, #51843 @ 0xca83 │ │ │ │ - bl 0x486a64 │ │ │ │ + bl 0x486b64 │ │ │ │ @ instruction: 0xf85e03c4 │ │ │ │ ldmdavs sp, {r2, r4, r5, sp, lr, pc}^ │ │ │ │ movwmi lr, #10706 @ 0x29d2 │ │ │ │ andmi pc, r0, #36 @ 0x24 │ │ │ │ @ instruction: 0xf023688c │ │ │ │ rsbmi r4, r2, r0, lsl #6 │ │ │ │ andeq lr, lr, #8192 @ 0x2000 │ │ │ │ addvs r4, sl, r2, rrx │ │ │ │ subsmi r6, r3, sl, asr #17 │ │ │ │ subsmi r4, r3, fp, lsr #32 │ │ │ │ andlt r6, r3, fp, asr #1 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ ldclt 7, cr15, [r4, #-1008]! @ 0xfffffc10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec45b74 │ │ │ │ + bl 0xfec45c74 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ stmib sp, {r2, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf7fc2100 │ │ │ │ ldmib sp, {r0, r1, r5, r7, sl, fp, ip, sp, lr, pc}^ │ │ │ │ - bcc 0x136d8c │ │ │ │ + bcc 0x136e8c │ │ │ │ ldceq 1, cr15, [r0], {1} │ │ │ │ strbeq r3, [r3, r1, lsl #4] │ │ │ │ tstpeq r1, r1, lsl #2 @ p-variant is OBSOLETE │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ ldmdavc r3, {r1, r6, r8, r9, sl, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf801425b │ │ │ │ strbmi r3, [r1, #-3073]! @ 0xfffff3ff │ │ │ │ @ instruction: 0x4620d1f2 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fc4010 │ │ │ │ svclt 0x0000bd0f │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec45bc0 │ │ │ │ + bl 0xfec45cc0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460d0ff0 │ │ │ │ @ instruction: 0x46064614 │ │ │ │ ldc2l 7, cr15, [lr], #-1008 @ 0xfffffc10 │ │ │ │ cdpne 14, 10, cr1, cr9, cr2, {5} │ │ │ │ @ instruction: 0xf641340e │ │ │ │ - vmls.f d20, d16, d0[2] │ │ │ │ - blx 0x18afeb4 │ │ │ │ + vshl.s64 , q4, #0 │ │ │ │ + blx 0x18affb4 │ │ │ │ @ instruction: 0xf832fe80 │ │ │ │ @ instruction: 0xf8313f02 │ │ │ │ @ instruction: 0xf3c0cf02 │ │ │ │ subsmi r0, fp, #143 @ 0x8f │ │ │ │ @ instruction: 0xf8554294 │ │ │ │ - b 0x1e6af0 │ │ │ │ - b 0xbef634 │ │ │ │ - b 0x11b1a38 │ │ │ │ + b 0x1e6bf0 │ │ │ │ + b 0xbef734 │ │ │ │ + b 0x11b1b38 │ │ │ │ andhi r0, fp, ip, lsl #6 │ │ │ │ ldrtmi sp, [r0], -fp, ror #3 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ stcllt 7, cr15, [r2], #1008 @ 0x3f0 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec45c18 │ │ │ │ + bl 0xfec45d18 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460d0ff0 │ │ │ │ @ instruction: 0x46064614 │ │ │ │ mrrc2 7, 15, pc, r2, cr12 @ │ │ │ │ cdpeq 1, 0, cr15, cr4, cr4, {5} │ │ │ │ strcc r1, [ip], #-3881 @ 0xfffff0d7 │ │ │ │ - strbmi pc, [r8, #1601] @ 0x641 @ │ │ │ │ + ldrbpl pc, [r8, #1601] @ 0x641 @ │ │ │ │ ldreq pc, [r5, #-704]! @ 0xfffffd40 │ │ │ │ stc2 10, cr15, [r0], {95} @ 0x5f @ │ │ │ │ svccc 0x0004f85e │ │ │ │ svccs 0x0004f851 │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ ldrbmi r4, [r4, #-603]! @ 0xfffffda5 │ │ │ │ eorsgt pc, ip, r5, asr r8 @ │ │ │ │ @@ -227770,110 +227836,110 @@ │ │ │ │ movweq lr, #51715 @ 0xca03 │ │ │ │ movweq lr, #10883 @ 0x2a83 │ │ │ │ mvnle r6, fp │ │ │ │ pop {r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fc4070 │ │ │ │ svclt 0x0000bcb5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec45c74 │ │ │ │ + bl 0xfec45d74 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ stmib sp, {r0, r2, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf7fc2100 │ │ │ │ stmdbls r1, {r0, r1, r5, sl, fp, ip, sp, lr, pc} │ │ │ │ - bls 0x10029c │ │ │ │ + bls 0x10039c │ │ │ │ @ instruction: 0xf6414628 │ │ │ │ - vqrdmlah.s d20, d16, d0[2] │ │ │ │ + @ instruction: 0xf2c05ed8 │ │ │ │ rsclt r0, r5, #848 @ 0x350 │ │ │ │ ldmdavs r3, {r1, r2, r3, fp, sp, lr} │ │ │ │ - strcs pc, [pc], #-964 @ 0xeeaa0 │ │ │ │ + strcs pc, [pc], #-964 @ 0xeeba0 │ │ │ │ @ instruction: 0x0c03ea86 │ │ │ │ biceq lr, r5, #14336 @ 0x3800 │ │ │ │ eorspl pc, r5, lr, asr r8 @ │ │ │ │ stccs 0, cr15, [r0], {140} @ 0x8c │ │ │ │ @ instruction: 0x0c05ea0c │ │ │ │ - b 0xfe408c2c │ │ │ │ + b 0xfe408d2c │ │ │ │ ldmdavs r3, {r1, r2, r9, sl}^ │ │ │ │ stmdavs lr, {r1, r2, r3, sp, lr}^ │ │ │ │ @ instruction: 0xf0834073 │ │ │ │ eormi r2, fp, r0, lsl #7 │ │ │ │ subvs r4, fp, r3, ror r0 │ │ │ │ biceq lr, r4, #14336 @ 0x3800 │ │ │ │ eorsvs pc, r4, lr, asr r8 @ │ │ │ │ str lr, [r2], #-2513 @ 0xfffff62f │ │ │ │ ldmib r2, {r0, r2, r3, r4, r6, fp, sp, lr}^ │ │ │ │ - b 0xfe49f6e8 │ │ │ │ + b 0xfe49f7e8 │ │ │ │ rsbmi r0, r3, ip, lsl #4 │ │ │ │ addcs pc, r0, #130 @ 0x82 │ │ │ │ orrcs pc, r0, #131 @ 0x83 │ │ │ │ eormi r4, fp, r2, lsr r0 │ │ │ │ andeq lr, lr, #532480 @ 0x82000 │ │ │ │ stmib r1, {r0, r1, r5, r6, lr}^ │ │ │ │ andlt r2, r2, r2, lsl #6 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ stcllt 7, cr15, [r8], #-1008 @ 0xfffffc10 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec45d0c │ │ │ │ + bl 0xfec45e0c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ stmib sp, {r0, r2, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf7fc2100 │ │ │ │ stmdbls r1, {r0, r1, r2, r4, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ - bls 0x100334 │ │ │ │ + bls 0x100434 │ │ │ │ @ instruction: 0xf6414628 │ │ │ │ - vqrdmlah.s d20, d16, d0[2] │ │ │ │ + @ instruction: 0xf2c05ed8 │ │ │ │ rsclt r0, r5, #848 @ 0x350 │ │ │ │ ldmdavs r3, {r1, r2, r3, fp, sp, lr} │ │ │ │ - strcs pc, [pc], #-964 @ 0xeeb38 │ │ │ │ + strcs pc, [pc], #-964 @ 0xeec38 │ │ │ │ @ instruction: 0x0c03ea86 │ │ │ │ biceq lr, r5, #14336 @ 0x3800 │ │ │ │ eorspl pc, r5, lr, asr r8 @ │ │ │ │ stcmi 1, cr15, [r0], {12} │ │ │ │ @ instruction: 0x0c05ea0c │ │ │ │ - b 0xfe408cc4 │ │ │ │ + b 0xfe408dc4 │ │ │ │ ldmdavs r3, {r1, r2, r9, sl}^ │ │ │ │ stmdavs lr, {r1, r2, r3, sp, lr}^ │ │ │ │ @ instruction: 0xf1034073 │ │ │ │ eormi r4, fp, r0, lsl #6 │ │ │ │ subvs r4, fp, r3, ror r0 │ │ │ │ biceq lr, r4, #14336 @ 0x3800 │ │ │ │ eorsvs pc, r4, lr, asr r8 @ │ │ │ │ str lr, [r2], #-2513 @ 0xfffff62f │ │ │ │ ldmib r2, {r0, r2, r3, r4, r6, fp, sp, lr}^ │ │ │ │ - b 0xfe49f780 │ │ │ │ + b 0xfe49f880 │ │ │ │ rsbmi r0, r3, ip, lsl #4 │ │ │ │ andmi pc, r0, #-2147483648 @ 0x80000000 │ │ │ │ movwmi pc, #259 @ 0x103 @ │ │ │ │ eormi r4, fp, r2, lsr r0 │ │ │ │ andeq lr, lr, #532480 @ 0x82000 │ │ │ │ stmib r1, {r0, r1, r5, r6, lr}^ │ │ │ │ andlt r2, r2, r2, lsl #6 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ ldclt 7, cr15, [ip], {252} @ 0xfc │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec45da4 │ │ │ │ + bl 0xfec45ea4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ stmib sp, {r0, r2, r9, sl, lr}^ │ │ │ │ movwls r2, #4354 @ 0x1102 │ │ │ │ - blx 0xfe3acbaa │ │ │ │ + blx 0xfe3accaa │ │ │ │ stmdbls r3, {r2, r9, sl, lr} │ │ │ │ @ instruction: 0xf6414628 │ │ │ │ - vqdmulh.s d20, d16, d0[2] │ │ │ │ + @ instruction: 0xf2c05cd8 │ │ │ │ rsclt r0, r5, #13568 @ 0x3500 │ │ │ │ - strcs pc, [pc], #-964 @ 0xeebcc │ │ │ │ - bl 0x408bfc │ │ │ │ - bls 0x1706e8 │ │ │ │ + strcs pc, [pc], #-964 @ 0xeeccc │ │ │ │ + bl 0x408cfc │ │ │ │ + bls 0x1707e8 │ │ │ │ eorsvc pc, r5, ip, asr r8 @ │ │ │ │ vdiveq.f64 d30, d4, d12 │ │ │ │ @ instruction: 0xf85c6875 │ │ │ │ - b 0xfe186cb4 │ │ │ │ - b 0x3f1bf4 │ │ │ │ + b 0xfe186db4 │ │ │ │ + b 0x3f1cf4 │ │ │ │ @ instruction: 0xf8de0c07 │ │ │ │ - b 0xfe3fec00 │ │ │ │ + b 0xfe3fed00 │ │ │ │ stmvs fp, {r0, r1, r8, r9, sl} │ │ │ │ ldrd pc, [ip], -r1 │ │ │ │ andvs r4, pc, sl, asr r0 @ │ │ │ │ subsmi r4, sl, r2, lsr r0 │ │ │ │ addvs r9, sl, r1, lsl #22 │ │ │ │ subsmi r6, sl, sl, asr #16 │ │ │ │ movweq lr, #60035 @ 0xea83 │ │ │ │ @@ -227881,75 +227947,75 @@ │ │ │ │ rsbmi r4, sl, r3, lsr #32 │ │ │ │ movweq lr, #60035 @ 0xea83 │ │ │ │ sbcvs r6, fp, sl, asr #32 │ │ │ │ pop {r0, r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fc40f0 │ │ │ │ svclt 0x0000bbd7 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec45e30 │ │ │ │ + bl 0xfec45f30 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ stmib sp, {r0, r2, r9, sl, lr}^ │ │ │ │ movwls r2, #4354 @ 0x1102 │ │ │ │ - blx 0x122cc36 │ │ │ │ + blx 0x122cd36 │ │ │ │ stmdbls r3, {r2, r9, sl, lr} │ │ │ │ @ instruction: 0xf6414628 │ │ │ │ - vqdmulh.s d20, d16, d0[2] │ │ │ │ + @ instruction: 0xf2c05cd8 │ │ │ │ rsclt r0, r5, #13568 @ 0x3500 │ │ │ │ - strcs pc, [pc], #-964 @ 0xeec58 │ │ │ │ - bl 0x408c88 │ │ │ │ - bls 0x170774 │ │ │ │ + strcs pc, [pc], #-964 @ 0xeed58 │ │ │ │ + bl 0x408d88 │ │ │ │ + bls 0x170874 │ │ │ │ eorsvc pc, r5, ip, asr r8 @ │ │ │ │ vdiveq.f64 d30, d4, d12 │ │ │ │ @ instruction: 0xf85c6875 │ │ │ │ - b 0x9c6d40 │ │ │ │ - b 0x3f1c7c │ │ │ │ + b 0x9c6e40 │ │ │ │ + b 0x3f1d7c │ │ │ │ @ instruction: 0xf8de0c07 │ │ │ │ - b 0xfe3fec8c │ │ │ │ + b 0xfe3fed8c │ │ │ │ stmvs fp, {r0, r1, r8, r9, sl} │ │ │ │ ldrd pc, [ip], -r1 │ │ │ │ andeq lr, r2, #143360 @ 0x23000 │ │ │ │ eorsmi r6, r2, pc │ │ │ │ - blls 0x13edf8 │ │ │ │ + blls 0x13eef8 │ │ │ │ stmdavs sl, {r1, r3, r7, sp, lr}^ │ │ │ │ andeq lr, r3, #139264 @ 0x22000 │ │ │ │ movweq lr, #14894 @ 0x3a2e │ │ │ │ stmdavs sp, {r1, r3, r5, lr}^ │ │ │ │ rsbmi r4, sl, r3, lsr #32 │ │ │ │ movweq lr, #60035 @ 0xea83 │ │ │ │ sbcvs r6, fp, sl, asr #32 │ │ │ │ pop {r0, r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fc40f0 │ │ │ │ svclt 0x0000bb8f │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec45ec0 │ │ │ │ + bl 0xfec45fc0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ stmib sp, {r0, r2, r9, sl, lr}^ │ │ │ │ movwls r2, #4354 @ 0x1102 │ │ │ │ - blx 0x2ccc4 │ │ │ │ + blx 0x2cdc4 │ │ │ │ stmdbls r3, {r2, r9, sl, lr} │ │ │ │ @ instruction: 0xf6414628 │ │ │ │ - vqdmulh.s d20, d16, d0[2] │ │ │ │ + @ instruction: 0xf2c05cd8 │ │ │ │ rsclt r0, r5, #13568 @ 0x3500 │ │ │ │ - strcs pc, [pc], #-964 @ 0xeece8 │ │ │ │ - bl 0x408d18 │ │ │ │ - bls 0x170804 │ │ │ │ + strcs pc, [pc], #-964 @ 0xeede8 │ │ │ │ + bl 0x408e18 │ │ │ │ + bls 0x170904 │ │ │ │ eorsvc pc, r5, ip, asr r8 @ │ │ │ │ vdiveq.f64 d30, d4, d12 │ │ │ │ @ instruction: 0xf85c6875 │ │ │ │ - b 0x986dd0 │ │ │ │ - b 0x3f1d10 │ │ │ │ + b 0x986ed0 │ │ │ │ + b 0x3f1e10 │ │ │ │ @ instruction: 0xf8de0c07 │ │ │ │ - b 0xfe3fed1c │ │ │ │ + b 0xfe3fee1c │ │ │ │ stmvs fp, {r0, r1, r8, r9, sl} │ │ │ │ ldrd pc, [ip], -r1 │ │ │ │ andeq lr, r3, #139264 @ 0x22000 │ │ │ │ eorsmi r6, r2, pc │ │ │ │ - blls 0x13ee88 │ │ │ │ + blls 0x13ef88 │ │ │ │ stmdavs sl, {r1, r3, r7, sp, lr}^ │ │ │ │ andeq lr, r2, #143360 @ 0x23000 │ │ │ │ movweq lr, #59939 @ 0xea23 │ │ │ │ stmdavs sp, {r1, r3, r5, lr}^ │ │ │ │ rsbmi r4, sl, r3, lsr #32 │ │ │ │ movweq lr, #60035 @ 0xea83 │ │ │ │ sbcvs r6, fp, sl, asr #32 │ │ │ │ @@ -227958,18 +228024,18 @@ │ │ │ │ svclt 0x0000bb47 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ pkhbtmi r4, r1, lr, lsl #12 │ │ │ │ - blx 0xfee2cd54 │ │ │ │ + blx 0xfee2ce54 │ │ │ │ smlatbeq r8, r4, r1, pc @ │ │ │ │ stceq 1, cr15, [r8], {165} @ 0xa5 │ │ │ │ - strbmi pc, [r8], #1601 @ 0x641 @ │ │ │ │ + ldrbpl pc, [r8], #1601 @ 0x641 @ │ │ │ │ ldrteq pc, [r5], #-704 @ 0xfffffd40 @ │ │ │ │ cdpeq 1, 0, cr15, cr8, cr6, {5} │ │ │ │ sbclt r3, r6, #8, 10 @ 0x2000000 │ │ │ │ svccc 0x0008f85c │ │ │ │ svccs 0x0008f85e │ │ │ │ andcs pc, pc, r0, asr #7 │ │ │ │ svcvc 0x0008f851 │ │ │ │ @@ -227977,41 +228043,41 @@ │ │ │ │ @ instruction: 0xf8544013 │ │ │ │ rsbsmi r6, fp, r6, lsr r0 │ │ │ │ ldrdcs pc, [r4], -ip │ │ │ │ @ instruction: 0xf8d84033 │ │ │ │ rsbsmi r6, fp, r4 │ │ │ │ ldrdvc pc, [r4], -lr │ │ │ │ strbmi r6, [r5, #-11]! │ │ │ │ - b 0x188edc │ │ │ │ - b 0xfe16f5d0 │ │ │ │ - b 0x16f5c4 │ │ │ │ - b 0xfe16f5d4 │ │ │ │ + b 0x188fdc │ │ │ │ + b 0xfe16f6d0 │ │ │ │ + b 0x16f6c4 │ │ │ │ + b 0xfe16f6d4 │ │ │ │ subvs r0, sl, r3, lsl #4 │ │ │ │ @ instruction: 0x4648d1db │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ - bllt 0x22cdbc │ │ │ │ + bllt 0x22cebc │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ pkhbtmi r4, r1, lr, lsl #12 │ │ │ │ - blx 0x1dacdd8 │ │ │ │ + blx 0x1daced8 │ │ │ │ smlatbeq r8, r4, r1, pc @ │ │ │ │ stceq 1, cr15, [r8], {165} @ 0xa5 │ │ │ │ - strbmi pc, [r8], #1601 @ 0x641 @ │ │ │ │ + ldrbpl pc, [r8], #1601 @ 0x641 @ │ │ │ │ ldrteq pc, [r5], #-704 @ 0xfffffd40 @ │ │ │ │ cdpeq 1, 0, cr15, cr8, cr6, {5} │ │ │ │ @ instruction: 0xf85e3508 │ │ │ │ @ instruction: 0xf85c2f08 │ │ │ │ @ instruction: 0xf8513f08 │ │ │ │ - b 0x9caa2c │ │ │ │ + b 0x9cab2c │ │ │ │ sbclt r0, r2, #134217728 @ 0x8000000 │ │ │ │ @ instruction: 0xf8de4073 │ │ │ │ - bl 0x20ae28 │ │ │ │ + bl 0x20af28 │ │ │ │ vmul.i q8, q8, d2[0] │ │ │ │ @ instruction: 0xf854200f │ │ │ │ strbmi r2, [r5, #-50]! @ 0xffffffce │ │ │ │ movweq lr, #10755 @ 0x2a03 │ │ │ │ ldrdcs pc, [r4], -ip │ │ │ │ movweq lr, #27267 @ 0x6a83 │ │ │ │ stmdavs fp, {r0, r1, r3, sp, lr}^ │ │ │ │ @@ -228026,18 +228092,18 @@ │ │ │ │ svclt 0x0000babf │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ pkhbtmi r4, r1, lr, lsl #12 │ │ │ │ - blx 0xc2ce64 │ │ │ │ + blx 0xc2cf64 │ │ │ │ smlatbeq r8, r4, r1, pc @ │ │ │ │ stceq 1, cr15, [r8], {165} @ 0xa5 │ │ │ │ - strbmi pc, [r8], #1601 @ 0x641 @ │ │ │ │ + ldrbpl pc, [r8], #1601 @ 0x641 @ │ │ │ │ ldrteq pc, [r5], #-704 @ 0xfffffd40 @ │ │ │ │ cdpeq 1, 0, cr15, cr8, cr6, {5} │ │ │ │ sbclt r3, r6, #8, 10 @ 0x2000000 │ │ │ │ svccc 0x0008f85c │ │ │ │ svccs 0x0008f85e │ │ │ │ andcs pc, pc, r0, asr #7 │ │ │ │ svcvc 0x0008f851 │ │ │ │ @@ -228045,41 +228111,41 @@ │ │ │ │ @ instruction: 0xf8544313 │ │ │ │ rsbsmi r6, fp, r6, lsr r0 │ │ │ │ ldrdcs pc, [r4], -ip │ │ │ │ @ instruction: 0xf8d84033 │ │ │ │ rsbsmi r6, fp, r4 │ │ │ │ ldrdvc pc, [r4], -lr │ │ │ │ strbmi r6, [r5, #-11]! │ │ │ │ - b 0x1188fec │ │ │ │ - b 0xfe16f6e0 │ │ │ │ - b 0x16f6d4 │ │ │ │ - b 0xfe16f6e4 │ │ │ │ + b 0x11890ec │ │ │ │ + b 0xfe16f7e0 │ │ │ │ + b 0x16f7d4 │ │ │ │ + b 0xfe16f7e4 │ │ │ │ subvs r0, sl, r3, lsl #4 │ │ │ │ @ instruction: 0x4648d1db │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ - blt 0x202cecc │ │ │ │ + blt 0x202cfcc │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ pkhbtmi r4, r1, lr, lsl #12 │ │ │ │ @ instruction: 0xf9eaf7fc │ │ │ │ smlatbeq r8, r4, r1, pc @ │ │ │ │ stceq 1, cr15, [r8], {165} @ 0xa5 │ │ │ │ - strbmi pc, [r8], #1601 @ 0x641 @ │ │ │ │ + ldrbpl pc, [r8], #1601 @ 0x641 @ │ │ │ │ ldrteq pc, [r5], #-704 @ 0xfffffd40 @ │ │ │ │ cdpeq 1, 0, cr15, cr8, cr6, {5} │ │ │ │ @ instruction: 0xf85e3508 │ │ │ │ @ instruction: 0xf85c2f08 │ │ │ │ @ instruction: 0xf8513f08 │ │ │ │ - b 0x19cab3c │ │ │ │ + b 0x19cac3c │ │ │ │ sbclt r0, r2, #134217728 @ 0x8000000 │ │ │ │ @ instruction: 0xf8de4073 │ │ │ │ - bl 0x20af38 │ │ │ │ + bl 0x20b038 │ │ │ │ vmul.i q8, q8, d2[0] │ │ │ │ @ instruction: 0xf854200f │ │ │ │ strbmi r2, [r5, #-50]! @ 0xffffffce │ │ │ │ movweq lr, #10755 @ 0x2a03 │ │ │ │ ldrdcs pc, [r4], -ip │ │ │ │ movweq lr, #27267 @ 0x6a83 │ │ │ │ stmdavs fp, {r0, r1, r3, sp, lr}^ │ │ │ │ @@ -228097,15 +228163,15 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ pkhbtmi r4, r1, lr, lsl #12 │ │ │ │ @ instruction: 0xf9a4f7fc │ │ │ │ smlatbeq r8, r4, r1, pc @ │ │ │ │ stceq 1, cr15, [r8], {165} @ 0xa5 │ │ │ │ - strbmi pc, [r8], #1601 @ 0x641 @ │ │ │ │ + ldrbpl pc, [r8], #1601 @ 0x641 @ │ │ │ │ ldrteq pc, [r5], #-704 @ 0xfffffd40 @ │ │ │ │ cdpeq 1, 0, cr15, cr8, cr6, {5} │ │ │ │ sbclt r3, r6, #8, 10 @ 0x2000000 │ │ │ │ svccc 0x0008f85c │ │ │ │ svccs 0x0008f85e │ │ │ │ andcs pc, pc, r0, asr #7 │ │ │ │ svcvc 0x0008f851 │ │ │ │ @@ -228113,31 +228179,31 @@ │ │ │ │ @ instruction: 0xf8544053 │ │ │ │ rsbsmi r6, fp, r6, lsr r0 │ │ │ │ ldrdcs pc, [r4], -ip │ │ │ │ @ instruction: 0xf8d84033 │ │ │ │ rsbsmi r6, fp, r4 │ │ │ │ ldrdvc pc, [r4], -lr │ │ │ │ strbmi r6, [r5, #-11]! │ │ │ │ - b 0xfe1890fc │ │ │ │ - b 0xfe16f7f0 │ │ │ │ - b 0x16f7e4 │ │ │ │ - b 0xfe16f7f4 │ │ │ │ + b 0xfe1891fc │ │ │ │ + b 0xfe16f8f0 │ │ │ │ + b 0x16f8e4 │ │ │ │ + b 0xfe16f8f4 │ │ │ │ subvs r0, sl, r3, lsl #4 │ │ │ │ @ instruction: 0x4648d1db │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ ldmiblt r4!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec461f4 │ │ │ │ + bl 0xfec462f4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ @ instruction: 0x4605461c │ │ │ │ smlabtcs r0, sp, r9, lr │ │ │ │ @ instruction: 0xf962f7fc │ │ │ │ ldrdcs lr, [r0, -sp] │ │ │ │ - bcc 0x13699c │ │ │ │ + bcc 0x136a9c │ │ │ │ cdpeq 1, 1, cr15, cr0, cr1, {0} │ │ │ │ movwcc r3, #4609 @ 0x1201 │ │ │ │ @ instruction: 0xf10107c4 │ │ │ │ vaddw.u8 q8, q0, d1 │ │ │ │ svclt 0x0041004f │ │ │ │ mulgt r0, r2, r8 │ │ │ │ strtmi r7, [r4], #2076 @ 0x81c │ │ │ │ @@ -228150,15 +228216,15 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r5], -lr, lsl #12 │ │ │ │ pkhbtmi r1, r0, ip, lsl #29 │ │ │ │ @ instruction: 0xf938f7fc │ │ │ │ mcrne 14, 5, r1, cr11, cr1, {5} │ │ │ │ - strbmi pc, [r8], r1, asr #12 @ │ │ │ │ + ldrbpl pc, [r8], r1, asr #12 @ │ │ │ │ ldrteq pc, [r5], -r0, asr #5 @ │ │ │ │ sbclt r3, r2, #58720256 @ 0x3800000 │ │ │ │ svcgt 0x0002f833 │ │ │ │ svcvc 0x0002f834 │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ svc 0x0002f831 │ │ │ │ @ instruction: 0xf856429d │ │ │ │ @@ -228175,89 +228241,89 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r4], -sp, lsl #12 │ │ │ │ pkhbtmi r4, r0, lr, lsl #12 │ │ │ │ @ instruction: 0xf908f7fc │ │ │ │ @ instruction: 0xf1a41f29 │ │ │ │ @ instruction: 0xf6410e04 │ │ │ │ - vmls.f d20, d16, d0[2] │ │ │ │ + vshl.s64 , q4, #0 │ │ │ │ svcne 0x00330535 │ │ │ │ - blx 0x18bc100 │ │ │ │ + blx 0x18bc200 │ │ │ │ @ instruction: 0xf85efc80 │ │ │ │ @ instruction: 0xf8532f04 │ │ │ │ @ instruction: 0xf3c07f04 │ │ │ │ @ instruction: 0xf851100f │ │ │ │ ldrbmi r6, [r4, #-3844]! @ 0xfffff0fc │ │ │ │ eorsgt pc, ip, r5, asr r8 @ │ │ │ │ - b 0xfe1801d4 │ │ │ │ - b 0x16f908 │ │ │ │ - b 0xfe16f924 │ │ │ │ + b 0xfe1802d4 │ │ │ │ + b 0x16fa08 │ │ │ │ + b 0xfe16fa24 │ │ │ │ andvs r0, sl, r6, lsl #4 │ │ │ │ strbmi sp, [r0], -r9, ror #3 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ stmdblt r8!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4630c │ │ │ │ + bl 0xfec4640c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ @ instruction: 0x4605461c │ │ │ │ smlabtcs r0, sp, r9, lr │ │ │ │ @ instruction: 0xf8d6f7fc │ │ │ │ ldrdcs lr, [r0, -sp] │ │ │ │ - bcc 0x136ab4 │ │ │ │ + bcc 0x136bb4 │ │ │ │ cdpeq 1, 1, cr15, cr0, cr1, {0} │ │ │ │ movwcc r3, #4609 @ 0x1201 │ │ │ │ @ instruction: 0xf10107c4 │ │ │ │ vaddw.u8 q8, q0, d1 │ │ │ │ svclt 0x0041004f │ │ │ │ mulgt r0, r2, r8 │ │ │ │ - bl 0xfec0d1b4 │ │ │ │ + bl 0xfec0d2b4 │ │ │ │ @ instruction: 0xf8010c04 │ │ │ │ ldrbmi ip, [r1, #-3073]! @ 0xfffff3ff │ │ │ │ strtmi sp, [r8], -lr, ror #3 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fc4030 │ │ │ │ svclt 0x0000b93d │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r5], -lr, lsl #12 │ │ │ │ pkhbtmi r1, r0, ip, lsl #29 │ │ │ │ @ instruction: 0xf8aaf7fc │ │ │ │ mcrne 14, 5, r1, cr11, cr1, {5} │ │ │ │ - strbmi pc, [r8], r1, asr #12 @ │ │ │ │ + ldrbpl pc, [r8], r1, asr #12 @ │ │ │ │ ldrteq pc, [r5], -r0, asr #5 @ │ │ │ │ sbclt r3, r2, #58720256 @ 0x3800000 │ │ │ │ svcgt 0x0002f833 │ │ │ │ svcvc 0x0002f834 │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ svc 0x0002f831 │ │ │ │ @ instruction: 0xf856429d │ │ │ │ - bl 0xfebf7268 │ │ │ │ - b 0x3f21c0 │ │ │ │ - b 0xc721b0 │ │ │ │ - b 0x13f29b4 │ │ │ │ + bl 0xfebf7368 │ │ │ │ + b 0x3f22c0 │ │ │ │ + b 0xc722b0 │ │ │ │ + b 0x13f2ab4 │ │ │ │ @ instruction: 0xf8a10c0e │ │ │ │ mvnle ip, r0 │ │ │ │ pop {r6, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fc41f0 │ │ │ │ svclt 0x0000b90b │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r4], -sp, lsl #12 │ │ │ │ pkhbtmi r4, r0, lr, lsl #12 │ │ │ │ @ instruction: 0xf878f7fc │ │ │ │ @ instruction: 0xf1a41f29 │ │ │ │ @ instruction: 0xf6410e04 │ │ │ │ - vmls.f d20, d16, d0[2] │ │ │ │ + vshl.s64 , q4, #0 │ │ │ │ svcne 0x00330535 │ │ │ │ - blx 0x18bc220 │ │ │ │ + blx 0x18bc320 │ │ │ │ @ instruction: 0xf85efc80 │ │ │ │ @ instruction: 0xf8532f04 │ │ │ │ @ instruction: 0xf3c07f04 │ │ │ │ @ instruction: 0xf851100f │ │ │ │ ldrbmi r6, [r4, #-3844]! @ 0xfffff0fc │ │ │ │ eorsgt pc, ip, r5, asr r8 @ │ │ │ │ andeq lr, r7, #165888 @ 0x28800 │ │ │ │ @@ -228265,73 +228331,73 @@ │ │ │ │ andeq lr, ip, #8192 @ 0x2000 │ │ │ │ andeq lr, r6, #532480 @ 0x82000 │ │ │ │ mvnle r6, sl │ │ │ │ pop {r6, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fc41f0 │ │ │ │ svclt 0x0000b8d7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec46430 │ │ │ │ + bl 0xfec46530 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ @ instruction: 0x4605461c │ │ │ │ smlabtcs r0, sp, r9, lr │ │ │ │ @ instruction: 0xf844f7fc │ │ │ │ ldrdcs lr, [r0, -sp] │ │ │ │ - bcc 0x136bd8 │ │ │ │ + bcc 0x136cd8 │ │ │ │ cdpeq 1, 1, cr15, cr0, cr1, {0} │ │ │ │ movwcc r3, #4609 @ 0x1201 │ │ │ │ @ instruction: 0xf10107c4 │ │ │ │ vaddw.u8 q8, q0, d1 │ │ │ │ svclt 0x0041004f │ │ │ │ mulgt r0, r2, r8 │ │ │ │ - blx 0x80d2da │ │ │ │ + blx 0x80d3da │ │ │ │ @ instruction: 0xf801fc04 │ │ │ │ ldrbmi ip, [r1, #-3073]! @ 0xfffff3ff │ │ │ │ strtmi sp, [r8], -lr, ror #3 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fc4030 │ │ │ │ svclt 0x0000b8ab │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r5], -lr, lsl #12 │ │ │ │ pkhbtmi r1, r0, ip, lsl #29 │ │ │ │ @ instruction: 0xf818f7fc │ │ │ │ mcrne 14, 5, r1, cr11, cr1, {5} │ │ │ │ - strbmi pc, [r8], r1, asr #12 @ │ │ │ │ + ldrbpl pc, [r8], r1, asr #12 @ │ │ │ │ ldrteq pc, [r5], -r0, asr #5 @ │ │ │ │ @ instruction: 0xf833350e │ │ │ │ sbclt ip, r2, #2, 30 │ │ │ │ svcvc 0x0002f834 │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ svc 0x0002f831 │ │ │ │ @ instruction: 0xf856429d │ │ │ │ - blx 0x7f738e │ │ │ │ - b 0xcae2e4 │ │ │ │ - b 0x3f2ad4 │ │ │ │ - b 0x13f22d8 │ │ │ │ + blx 0x7f748e │ │ │ │ + b 0xcae3e4 │ │ │ │ + b 0x3f2bd4 │ │ │ │ + b 0x13f23d8 │ │ │ │ @ instruction: 0xf8a10c0e │ │ │ │ mvnle ip, r0 │ │ │ │ pop {r6, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fc41f0 │ │ │ │ svclt 0x0000b879 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r4], -sp, lsl #12 │ │ │ │ pkhbtmi r4, r0, lr, lsl #12 │ │ │ │ @ instruction: 0xffe6f7fb │ │ │ │ @ instruction: 0xf1a41f29 │ │ │ │ @ instruction: 0xf6410e04 │ │ │ │ - vmls.f d20, d16, d0[2] │ │ │ │ + vshl.s64 , q4, #0 │ │ │ │ svcne 0x00330535 │ │ │ │ @ instruction: 0xf85e340c │ │ │ │ - blx 0x18baf28 │ │ │ │ + blx 0x18bb028 │ │ │ │ @ instruction: 0xf853fc80 │ │ │ │ @ instruction: 0xf3c07f04 │ │ │ │ @ instruction: 0xf851100f │ │ │ │ ldrbmi r6, [r4, #-3844]! @ 0xfffff0fc │ │ │ │ vqdmulh.s d15, d2, d7 │ │ │ │ eorsvc pc, ip, r5, asr r8 @ │ │ │ │ andeq lr, r6, #532480 @ 0x82000 │ │ │ │ @@ -228343,31 +228409,31 @@ │ │ │ │ svclt 0x0000b845 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strmi fp, [r0], r2, lsl #1 │ │ │ │ @ instruction: 0xf6411e8c │ │ │ │ - vmlsl.s q10, d16, d0[2] │ │ │ │ + @ instruction: 0xf2c056d8 │ │ │ │ stmib sp, {r0, r2, r4, r5, r9, sl}^ │ │ │ │ @ instruction: 0xf7fb3200 │ │ │ │ ldmib sp, {r0, r2, r3, r5, r7, r8, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ strmi r3, [r5], -r0, lsl #4 │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ andsgt pc, lr, r2, lsl r9 @ │ │ │ │ @ instruction: 0xf913b2e8 │ │ │ │ @ instruction: 0xf10e701e │ │ │ │ @ instruction: 0xf8340e01 │ │ │ │ @ instruction: 0xf3c51f02 │ │ │ │ @ instruction: 0xf856058f │ │ │ │ @ instruction: 0xf1be0030 │ │ │ │ - blx 0x7f2fbe │ │ │ │ - b 0x96e3bc │ │ │ │ - b 0x3ef7a4 │ │ │ │ - b 0x13f23a8 │ │ │ │ + blx 0x7f30be │ │ │ │ + b 0x96e4bc │ │ │ │ + b 0x3ef8a4 │ │ │ │ + b 0x13f24a8 │ │ │ │ @ instruction: 0xf8a40c01 │ │ │ │ mvnle ip, r0 │ │ │ │ andlt r4, r2, r0, asr #12 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ stmdalt ip, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -228376,93 +228442,93 @@ │ │ │ │ strmi fp, [sp], -r2, lsl #1 │ │ │ │ stmib sp, {r7, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf7fb3200 │ │ │ │ ldmib sp, {r0, r3, r4, r5, r6, r8, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ strmi r3, [r4], -r0, lsl #4 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf6411f28 │ │ │ │ - vmls.f d20, d16, d0[2] │ │ │ │ + vshl.s64 , q4, #0 │ │ │ │ @ instruction: 0xf8330535 │ │ │ │ - blx 0x18cb4a4 │ │ │ │ + blx 0x18cb5a4 │ │ │ │ @ instruction: 0xf832fe84 │ │ │ │ @ instruction: 0xf10c102c │ │ │ │ @ instruction: 0xf8500c01 │ │ │ │ @ instruction: 0xf3c46f04 │ │ │ │ @ instruction: 0xf1bc140f │ │ │ │ - blx 0x53301e │ │ │ │ + blx 0x53311e │ │ │ │ @ instruction: 0xf855f107 │ │ │ │ - b 0xfe14b50c │ │ │ │ - b 0x12f830 │ │ │ │ - b 0xfe12f838 │ │ │ │ + b 0xfe14b60c │ │ │ │ + b 0x12f930 │ │ │ │ + b 0xfe12f938 │ │ │ │ andvs r0, r1, r6, lsl #2 │ │ │ │ strbmi sp, [r0], -r5, ror #3 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fb41f0 │ │ │ │ svclt 0x0000bfd3 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec46638 │ │ │ │ + bl 0xfec46738 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ stmib sp, {r0, r2, r9, sl, lr}^ │ │ │ │ movwls r2, #4354 @ 0x1102 │ │ │ │ @ instruction: 0xff40f7fb │ │ │ │ vmlsl.u8 , d0, d2 │ │ │ │ - blls 0x138490 │ │ │ │ + blls 0x138590 │ │ │ │ strtmi fp, [r8], -r6, asr #5 │ │ │ │ - cdpmi 6, 12, cr15, cr8, cr1, {2} │ │ │ │ + cdppl 6, 13, cr15, cr8, cr1, {2} │ │ │ │ cdpeq 2, 3, cr15, cr5, cr0, {6} │ │ │ │ ldmdavs r9, {r0, r2, r4, fp, sp, lr} │ │ │ │ strgt pc, [r5, #-2945] @ 0xfffff47f │ │ │ │ stmdavs pc, {r0, r1, r8, fp, ip, pc} @ │ │ │ │ @ instruction: 0x0c07ea8c │ │ │ │ strbeq lr, [r6, lr, lsl #22] │ │ │ │ eorsvs pc, r6, lr, asr r8 @ │ │ │ │ @ instruction: 0x0c06ea0c │ │ │ │ - b 0xfe4094b8 │ │ │ │ + b 0xfe4095b8 │ │ │ │ andvs r0, lr, r6, lsl #12 │ │ │ │ stmdavs pc, {r1, r2, r3, r4, r5, r6, fp, sp, lr}^ @ │ │ │ │ @ instruction: 0x0c07ea85 │ │ │ │ @ instruction: 0x0c06ea0c │ │ │ │ eorsvs pc, r4, lr, asr r8 @ │ │ │ │ streq lr, [r7, #-2700] @ 0xfffff574 │ │ │ │ - bl 0x4875d0 │ │ │ │ + bl 0x4876d0 │ │ │ │ stmvs ip, {r2, r6, r7, r8, sl} │ │ │ │ ldmvs fp, {r1, r4, r7, fp, sp, lr} │ │ │ │ - blx 0xfe18965e │ │ │ │ + blx 0xfe18975e │ │ │ │ rsbmi r2, r2, r3, lsl #6 │ │ │ │ rsbmi r4, r2, r2, lsr r0 │ │ │ │ stmiavs sl, {r1, r3, r7, sp, lr}^ │ │ │ │ eormi r4, fp, r3, asr r0 │ │ │ │ sbcvs r4, fp, r3, asr r0 │ │ │ │ pop {r0, r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fb40f0 │ │ │ │ svclt 0x0000bf87 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strmi fp, [r0], r2, lsl #1 │ │ │ │ @ instruction: 0xf6411e8c │ │ │ │ - vmlsl.s q10, d16, d0[2] │ │ │ │ + @ instruction: 0xf2c056d8 │ │ │ │ stmib sp, {r0, r2, r4, r5, r9, sl}^ │ │ │ │ @ instruction: 0xf7fb3200 │ │ │ │ ldmib sp, {r0, r1, r2, r3, r5, r6, r7, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ strmi r3, [r5], -r0, lsl #4 │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ andsgt pc, lr, r2, lsl r8 @ │ │ │ │ @ instruction: 0xf813b2e8 │ │ │ │ @ instruction: 0xf10e701e │ │ │ │ @ instruction: 0xf8340e01 │ │ │ │ @ instruction: 0xf3c51f02 │ │ │ │ @ instruction: 0xf856058f │ │ │ │ @ instruction: 0xf1be0030 │ │ │ │ - blx 0x7f313a │ │ │ │ - b 0x96e538 │ │ │ │ - b 0x3ef920 │ │ │ │ - b 0x13f2524 │ │ │ │ + blx 0x7f323a │ │ │ │ + b 0x96e638 │ │ │ │ + b 0x3efa20 │ │ │ │ + b 0x13f2624 │ │ │ │ @ instruction: 0xf8a40c01 │ │ │ │ mvnle ip, r0 │ │ │ │ andlt r4, r2, r0, asr #12 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ svclt 0x004ef7fb │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -228471,62 +228537,62 @@ │ │ │ │ strmi fp, [sp], -r2, lsl #1 │ │ │ │ stmib sp, {r7, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf7fb3200 │ │ │ │ ldmib sp, {r0, r1, r3, r4, r5, r7, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ strmi r3, [r4], -r0, lsl #4 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf6411f28 │ │ │ │ - vmls.f d20, d16, d0[2] │ │ │ │ + vshl.s64 , q4, #0 │ │ │ │ @ instruction: 0xf8330535 │ │ │ │ - blx 0x18cb620 │ │ │ │ + blx 0x18cb720 │ │ │ │ @ instruction: 0xf832fe84 │ │ │ │ @ instruction: 0xf10c102c │ │ │ │ @ instruction: 0xf8500c01 │ │ │ │ @ instruction: 0xf3c46f04 │ │ │ │ @ instruction: 0xf1bc140f │ │ │ │ - blx 0x2b319a │ │ │ │ + blx 0x2b329a │ │ │ │ @ instruction: 0xf855f101 │ │ │ │ - b 0xfe14b688 │ │ │ │ - b 0x12f9ac │ │ │ │ - b 0xfe12f9b4 │ │ │ │ + b 0xfe14b788 │ │ │ │ + b 0x12faac │ │ │ │ + b 0xfe12fab4 │ │ │ │ andvs r0, r1, r6, lsl #2 │ │ │ │ strbmi sp, [r0], -r5, ror #3 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fb41f0 │ │ │ │ svclt 0x0000bf15 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec467b4 │ │ │ │ + bl 0xfec468b4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ stmib sp, {r0, r2, r9, sl, lr}^ │ │ │ │ movwls r2, #4354 @ 0x1102 │ │ │ │ mcr2 7, 4, pc, cr2, cr11, {7} @ │ │ │ │ vmlsl.u8 , d0, d2 │ │ │ │ - blls 0x13860c │ │ │ │ + blls 0x13870c │ │ │ │ strtmi fp, [r8], -r6, asr #5 │ │ │ │ - cdpmi 6, 12, cr15, cr8, cr1, {2} │ │ │ │ + cdppl 6, 13, cr15, cr8, cr1, {2} │ │ │ │ cdpeq 2, 3, cr15, cr5, cr0, {6} │ │ │ │ ldmdavs r9, {r0, r2, r4, fp, sp, lr} │ │ │ │ strgt pc, [r5, #-2977] @ 0xfffff45f │ │ │ │ stmdavs pc, {r0, r1, r8, fp, ip, pc} @ │ │ │ │ @ instruction: 0x0c07ea8c │ │ │ │ strbeq lr, [r6, lr, lsl #22] │ │ │ │ eorsvs pc, r6, lr, asr r8 @ │ │ │ │ @ instruction: 0x0c06ea0c │ │ │ │ - b 0xfe409634 │ │ │ │ + b 0xfe409734 │ │ │ │ andvs r0, lr, r6, lsl #12 │ │ │ │ stmdavs pc, {r1, r2, r3, r4, r5, r6, fp, sp, lr}^ @ │ │ │ │ @ instruction: 0x0c07ea85 │ │ │ │ @ instruction: 0x0c06ea0c │ │ │ │ eorsvs pc, r4, lr, asr r8 @ │ │ │ │ streq lr, [r7, #-2700] @ 0xfffff574 │ │ │ │ - bl 0x48774c │ │ │ │ + bl 0x48784c │ │ │ │ stmvs ip, {r2, r6, r7, r8, sl} │ │ │ │ ldmvs fp, {r1, r4, r7, fp, sp, lr} │ │ │ │ - blx 0xfe9897da │ │ │ │ + blx 0xfe9898da │ │ │ │ rsbmi r2, r2, r3, lsl #6 │ │ │ │ rsbmi r4, r2, r2, lsr r0 │ │ │ │ stmiavs sl, {r1, r3, r7, sp, lr}^ │ │ │ │ eormi r4, fp, r3, asr r0 │ │ │ │ sbcvs r4, fp, r3, asr r0 │ │ │ │ pop {r0, r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fb40f0 │ │ │ │ @@ -228536,15 +228602,15 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ strmi r4, [r0], ip, lsl #12 │ │ │ │ mrrcne 12, 5, r1, sp, cr6 │ │ │ │ mrc2 7, 1, pc, cr6, cr11, {7} │ │ │ │ @ instruction: 0xf04f1ea1 │ │ │ │ @ instruction: 0xf6410e00 │ │ │ │ - vmls.i d20, d16, d0[2] │ │ │ │ + @ instruction: 0xf2c054d8 │ │ │ │ @ instruction: 0xf9160435 │ │ │ │ sbclt ip, r2, #30 │ │ │ │ andsvc pc, lr, r5, lsl r9 @ │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ svccc 0x0002f831 │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ eorscs pc, r2, r4, asr r8 @ │ │ │ │ @@ -228560,63 +228626,63 @@ │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldcne 6, cr4, [r5], {14} │ │ │ │ ldcne 6, cr4, [ip], {128} @ 0x80 │ │ │ │ mcr2 7, 0, pc, cr2, cr11, {7} @ │ │ │ │ - sbcmi pc, r8, #68157440 @ 0x4100000 │ │ │ │ + sbcspl pc, r8, #68157440 @ 0x4100000 │ │ │ │ eorseq pc, r5, #192, 4 │ │ │ │ @ instruction: 0xf04f1f31 │ │ │ │ @ instruction: 0xf8340c00 │ │ │ │ - blx 0x18cb78c │ │ │ │ + blx 0x18cb88c │ │ │ │ @ instruction: 0xf835fe80 │ │ │ │ @ instruction: 0xf10c302c │ │ │ │ @ instruction: 0xf8510c01 │ │ │ │ @ instruction: 0xf3c06f04 │ │ │ │ @ instruction: 0xf1bc100f │ │ │ │ - blx 0x5b3306 │ │ │ │ + blx 0x5b3406 │ │ │ │ @ instruction: 0xf852f307 │ │ │ │ - b 0xfe1cb7f4 │ │ │ │ - b 0x1b0318 │ │ │ │ - b 0xfe1b0320 │ │ │ │ + b 0xfe1cb8f4 │ │ │ │ + b 0x1b0418 │ │ │ │ + b 0xfe1b0420 │ │ │ │ andvs r0, fp, r6, lsl #6 │ │ │ │ strbmi sp, [r0], -r5, ror #3 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ mcrlt 7, 3, pc, cr0, cr11, {7} @ │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4691c │ │ │ │ + bl 0xfec46a1c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ stmib sp, {r0, r2, r9, sl, lr}^ │ │ │ │ movwls r2, #4354 @ 0x1102 │ │ │ │ stc2l 7, cr15, [lr, #1004] @ 0x3ec │ │ │ │ @ instruction: 0xf3c09b01 │ │ │ │ - bls 0x178774 │ │ │ │ + bls 0x178874 │ │ │ │ strtmi fp, [r8], -r6, asr #5 │ │ │ │ - cdpmi 6, 12, cr15, cr8, cr1, {2} │ │ │ │ + cdppl 6, 13, cr15, cr8, cr1, {2} │ │ │ │ cdpeq 2, 3, cr15, cr5, cr0, {6} │ │ │ │ ldmdavs r1, {r0, r2, r3, r4, r6, fp, sp, lr}^ │ │ │ │ strgt pc, [r5, #-2945] @ 0xfffff47f │ │ │ │ stmdavs pc, {r0, r1, r8, fp, ip, pc} @ │ │ │ │ @ instruction: 0x0c07ea8c │ │ │ │ strbeq lr, [r6, lr, lsl #22] │ │ │ │ eorsvs pc, r6, lr, asr r8 @ │ │ │ │ @ instruction: 0x0c06ea0c │ │ │ │ - b 0xfe40979c │ │ │ │ + b 0xfe40989c │ │ │ │ andvs r0, lr, r6, lsl #12 │ │ │ │ stmdavs pc, {r1, r2, r3, r4, r5, r6, fp, sp, lr}^ @ │ │ │ │ @ instruction: 0x0c07ea85 │ │ │ │ @ instruction: 0x0c06ea0c │ │ │ │ eorsvs pc, r4, lr, asr r8 @ │ │ │ │ streq lr, [r7, #-2700] @ 0xfffff574 │ │ │ │ - bl 0x4878b4 │ │ │ │ + bl 0x4879b4 │ │ │ │ stmvs ip, {r2, r6, r7, r8, sl} │ │ │ │ ldmvs fp, {r1, r4, r6, r7, fp, sp, lr}^ │ │ │ │ - blx 0xfe189942 │ │ │ │ + blx 0xfe189a42 │ │ │ │ rsbmi r2, r2, r3, lsl #6 │ │ │ │ rsbmi r4, r2, r2, lsr r0 │ │ │ │ stmiavs sl, {r1, r3, r7, sp, lr}^ │ │ │ │ eormi r4, fp, r3, asr r0 │ │ │ │ sbcvs r4, fp, r3, asr r0 │ │ │ │ pop {r0, r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fb40f0 │ │ │ │ @@ -228626,15 +228692,15 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ strmi r4, [r0], ip, lsl #12 │ │ │ │ mrrcne 12, 5, r1, sp, cr6 │ │ │ │ stc2 7, cr15, [r2, #1004] @ 0x3ec │ │ │ │ @ instruction: 0xf04f1ea1 │ │ │ │ @ instruction: 0xf6410e00 │ │ │ │ - vmls.i d20, d16, d0[2] │ │ │ │ + @ instruction: 0xf2c054d8 │ │ │ │ @ instruction: 0xf8160435 │ │ │ │ sbclt ip, r2, #30 │ │ │ │ andsvc pc, lr, r5, lsl r8 @ │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ svccc 0x0002f831 │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ eorscs pc, r2, r4, asr r8 @ │ │ │ │ @@ -228650,76 +228716,76 @@ │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldcne 6, cr4, [r5], {14} │ │ │ │ ldcne 6, cr4, [ip], {128} @ 0x80 │ │ │ │ stc2l 7, cr15, [lr, #-1004] @ 0xfffffc14 │ │ │ │ - sbcmi pc, r8, #68157440 @ 0x4100000 │ │ │ │ + sbcspl pc, r8, #68157440 @ 0x4100000 │ │ │ │ eorseq pc, r5, #192, 4 │ │ │ │ @ instruction: 0xf04f1f31 │ │ │ │ @ instruction: 0xf8340c00 │ │ │ │ - blx 0x18cb8f4 │ │ │ │ + blx 0x18cb9f4 │ │ │ │ @ instruction: 0xf835fe80 │ │ │ │ @ instruction: 0xf10c302c │ │ │ │ @ instruction: 0xf8510c01 │ │ │ │ @ instruction: 0xf3c06f04 │ │ │ │ @ instruction: 0xf1bc100f │ │ │ │ - blx 0x2b346e │ │ │ │ + blx 0x2b356e │ │ │ │ @ instruction: 0xf852f303 │ │ │ │ - b 0xfe1cb95c │ │ │ │ - b 0x1b0480 │ │ │ │ - b 0xfe1b0488 │ │ │ │ + b 0xfe1cba5c │ │ │ │ + b 0x1b0580 │ │ │ │ + b 0xfe1b0588 │ │ │ │ andvs r0, fp, r6, lsl #6 │ │ │ │ strbmi sp, [r0], -r5, ror #3 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ stclt 7, cr15, [ip, #1004]! @ 0x3ec │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec46a84 │ │ │ │ + bl 0xfec46b84 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ stmib sp, {r0, r2, r9, sl, lr}^ │ │ │ │ movwls r2, #4354 @ 0x1102 │ │ │ │ ldc2 7, cr15, [sl, #-1004] @ 0xfffffc14 │ │ │ │ @ instruction: 0xf3c09b01 │ │ │ │ - bls 0x1788dc │ │ │ │ + bls 0x1789dc │ │ │ │ strtmi fp, [r8], -r6, asr #5 │ │ │ │ - cdpmi 6, 12, cr15, cr8, cr1, {2} │ │ │ │ + cdppl 6, 13, cr15, cr8, cr1, {2} │ │ │ │ cdpeq 2, 3, cr15, cr5, cr0, {6} │ │ │ │ ldmdavs r1, {r0, r2, r3, r4, r6, fp, sp, lr}^ │ │ │ │ strgt pc, [r5, #-2977] @ 0xfffff45f │ │ │ │ stmdavs pc, {r0, r1, r8, fp, ip, pc} @ │ │ │ │ @ instruction: 0x0c07ea8c │ │ │ │ strbeq lr, [r6, lr, lsl #22] │ │ │ │ eorsvs pc, r6, lr, asr r8 @ │ │ │ │ @ instruction: 0x0c06ea0c │ │ │ │ - b 0xfe409904 │ │ │ │ + b 0xfe409a04 │ │ │ │ andvs r0, lr, r6, lsl #12 │ │ │ │ stmdavs pc, {r1, r2, r3, r4, r5, r6, fp, sp, lr}^ @ │ │ │ │ @ instruction: 0x0c07ea85 │ │ │ │ @ instruction: 0x0c06ea0c │ │ │ │ eorsvs pc, r4, lr, asr r8 @ │ │ │ │ streq lr, [r7, #-2700] @ 0xfffff574 │ │ │ │ - bl 0x487a1c │ │ │ │ + bl 0x487b1c │ │ │ │ stmvs ip, {r2, r6, r7, r8, sl} │ │ │ │ ldmvs fp, {r1, r4, r6, r7, fp, sp, lr}^ │ │ │ │ - blx 0xfe989aaa │ │ │ │ + blx 0xfe989baa │ │ │ │ rsbmi r2, r2, r3, lsl #6 │ │ │ │ rsbmi r4, r2, r2, lsr r0 │ │ │ │ stmiavs sl, {r1, r3, r7, sp, lr}^ │ │ │ │ eormi r4, fp, r3, asr r0 │ │ │ │ sbcvs r4, fp, r3, asr r0 │ │ │ │ pop {r0, r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fb40f0 │ │ │ │ svclt 0x0000bd61 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ - strbmi pc, [r8, r1, asr #12] @ │ │ │ │ + ldrbpl pc, [r8, r1, asr #12] @ │ │ │ │ ldreq pc, [r5, -r0, asr #5]! │ │ │ │ @ instruction: 0xf1a14682 │ │ │ │ @ instruction: 0xf1a20408 │ │ │ │ @ instruction: 0xf1020608 │ │ │ │ @ instruction: 0xf1a30908 │ │ │ │ @ instruction: 0xf7fb0808 │ │ │ │ strmi pc, [r5], -r5, asr #25 │ │ │ │ @@ -228729,29 +228795,29 @@ │ │ │ │ @ instruction: 0xf854b2eb │ │ │ │ @ instruction: 0xf3c52f08 │ │ │ │ strbmi r2, [lr, #-1295] @ 0xfffffaf1 │ │ │ │ fstmiaxeq r3, {d30-d32} @ Deprecated │ │ │ │ andeq lr, r2, r0, lsl #21 │ │ │ │ eorscc pc, r3, r7, asr r8 @ │ │ │ │ andeq lr, r3, r0, lsl #20 │ │ │ │ - b 0xfe109afc │ │ │ │ + b 0xfe109bfc │ │ │ │ @ instruction: 0xf8dc0002 │ │ │ │ - b 0xfe137988 │ │ │ │ + b 0xfe137a88 │ │ │ │ eorvs r0, r0, r3, lsl #2 │ │ │ │ tsteq r2, r1, lsl #20 │ │ │ │ smlabbeq r3, r1, sl, lr │ │ │ │ bicsle r6, sp, r1, rrx │ │ │ │ pop {r4, r6, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fb47f0 │ │ │ │ svclt 0x0000bd21 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ - strbmi pc, [r8, r1, asr #12] @ │ │ │ │ + ldrbpl pc, [r8, r1, asr #12] @ │ │ │ │ ldreq pc, [r5, -r0, asr #5]! │ │ │ │ @ instruction: 0xf1a14682 │ │ │ │ @ instruction: 0xf1a20408 │ │ │ │ @ instruction: 0xf1020608 │ │ │ │ @ instruction: 0xf1a30908 │ │ │ │ @ instruction: 0xf7fb0808 │ │ │ │ strmi pc, [r5], -r5, lsl #25 │ │ │ │ @@ -228761,29 +228827,29 @@ │ │ │ │ @ instruction: 0xf854b2eb │ │ │ │ @ instruction: 0xf3c52f08 │ │ │ │ strbmi r2, [lr, #-1295] @ 0xfffffaf1 │ │ │ │ fstmiaxeq r3, {d30-d32} @ Deprecated │ │ │ │ andeq lr, r2, r0, lsl #21 │ │ │ │ eorscc pc, r3, r7, asr r8 @ │ │ │ │ andeq lr, r3, r0, lsl #20 │ │ │ │ - b 0xfe109b7c │ │ │ │ + b 0xfe109c7c │ │ │ │ @ instruction: 0xf8dc0002 │ │ │ │ - b 0xfe137a08 │ │ │ │ + b 0xfe137b08 │ │ │ │ eorvs r0, r0, r3, lsl #2 │ │ │ │ tsteq r2, r1, lsl #20 │ │ │ │ smlabbeq r3, r1, sl, lr │ │ │ │ bicsle r6, sp, r1, rrx │ │ │ │ pop {r4, r6, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fb47f0 │ │ │ │ svclt 0x0000bce1 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ - strbmi pc, [r8, r1, asr #12] @ │ │ │ │ + ldrbpl pc, [r8, r1, asr #12] @ │ │ │ │ ldreq pc, [r5, -r0, asr #5]! │ │ │ │ @ instruction: 0xf1a14682 │ │ │ │ @ instruction: 0xf1a20408 │ │ │ │ @ instruction: 0xf1020608 │ │ │ │ @ instruction: 0xf1a30908 │ │ │ │ @ instruction: 0xf7fb0808 │ │ │ │ strmi pc, [r5], -r5, asr #24 │ │ │ │ @@ -228793,29 +228859,29 @@ │ │ │ │ @ instruction: 0xf854b2eb │ │ │ │ @ instruction: 0xf3c52f08 │ │ │ │ strbmi r2, [lr, #-1295] @ 0xfffffaf1 │ │ │ │ fstmiaxeq r3, {d30-d32} @ Deprecated │ │ │ │ andeq lr, r2, r0, lsl #21 │ │ │ │ eorscc pc, r3, r7, asr r8 @ │ │ │ │ andeq lr, r3, r0, lsl #20 │ │ │ │ - b 0xfe109bfc │ │ │ │ + b 0xfe109cfc │ │ │ │ @ instruction: 0xf8dc0002 │ │ │ │ - b 0xfe137a88 │ │ │ │ + b 0xfe137b88 │ │ │ │ eorvs r0, r0, r3, lsl #2 │ │ │ │ tsteq r2, r1, lsl #20 │ │ │ │ smlabbeq r3, r1, sl, lr │ │ │ │ bicsle r6, sp, r1, rrx │ │ │ │ pop {r4, r6, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fb47f0 │ │ │ │ svclt 0x0000bca1 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ - strbmi pc, [r8, r1, asr #12] @ │ │ │ │ + ldrbpl pc, [r8, r1, asr #12] @ │ │ │ │ ldreq pc, [r5, -r0, asr #5]! │ │ │ │ @ instruction: 0xf1a14682 │ │ │ │ @ instruction: 0xf1a20408 │ │ │ │ @ instruction: 0xf1020608 │ │ │ │ @ instruction: 0xf1a30908 │ │ │ │ @ instruction: 0xf7fb0808 │ │ │ │ strmi pc, [r5], -r5, lsl #24 │ │ │ │ @@ -228825,33 +228891,33 @@ │ │ │ │ @ instruction: 0xf854b2eb │ │ │ │ @ instruction: 0xf3c52f08 │ │ │ │ strbmi r2, [lr, #-1295] @ 0xfffffaf1 │ │ │ │ fstmiaxeq r3, {d30-d32} @ Deprecated │ │ │ │ andeq lr, r2, r0, lsl #21 │ │ │ │ eorscc pc, r3, r7, asr r8 @ │ │ │ │ andeq lr, r3, r0, lsl #20 │ │ │ │ - b 0xfe109c7c │ │ │ │ + b 0xfe109d7c │ │ │ │ @ instruction: 0xf8dc0002 │ │ │ │ - b 0xfe137b08 │ │ │ │ + b 0xfe137c08 │ │ │ │ eorvs r0, r0, r3, lsl #2 │ │ │ │ tsteq r2, r1, lsl #20 │ │ │ │ smlabbeq r3, r1, sl, lr │ │ │ │ bicsle r6, sp, r1, rrx │ │ │ │ pop {r4, r6, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fb47f0 │ │ │ │ svclt 0x0000bc61 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec46d1c │ │ │ │ + bl 0xfec46e1c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ @ instruction: 0x4605461c │ │ │ │ smlabtcs r0, sp, r9, lr │ │ │ │ - blx 0xff4adb1e │ │ │ │ + blx 0xff4adc1e │ │ │ │ ldrdcs lr, [r0, -sp] │ │ │ │ - bcc 0x1374c4 │ │ │ │ + bcc 0x1375c4 │ │ │ │ cdpeq 1, 1, cr15, cr0, cr1, {0} │ │ │ │ movwcc r3, #4609 @ 0x1201 │ │ │ │ strle r0, [r9, #-1988] @ 0xfffff83c │ │ │ │ mulgt r0, r2, r9 │ │ │ │ mulmi r0, r3, r9 │ │ │ │ stc2 11, cr15, [r4], {28} @ │ │ │ │ @ instruction: 0x2c2cea4f │ │ │ │ @@ -228864,137 +228930,137 @@ │ │ │ │ svclt 0x0000bc33 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r5], -lr, lsl #12 │ │ │ │ pkhbtmi r1, r0, ip, lsl #29 │ │ │ │ - blx 0xfe92db7a │ │ │ │ + blx 0xfe92dc7a │ │ │ │ mcrne 14, 5, r1, cr11, cr1, {5} │ │ │ │ - strbmi pc, [r8], r1, asr #12 @ │ │ │ │ + ldrbpl pc, [r8], r1, asr #12 @ │ │ │ │ ldrteq pc, [r5], -r0, asr #5 @ │ │ │ │ @ instruction: 0xf833350e │ │ │ │ sbclt lr, r2, #2, 30 │ │ │ │ svcvc 0x0002f834 │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ svcgt 0x0002f831 │ │ │ │ @ instruction: 0xf856429d │ │ │ │ - blx 0x877c7e │ │ │ │ - b 0xc2f3d4 │ │ │ │ - b 0x172bc4 │ │ │ │ - b 0x1180478 │ │ │ │ + blx 0x877d7e │ │ │ │ + b 0xc2f4d4 │ │ │ │ + b 0x172cc4 │ │ │ │ + b 0x1180578 │ │ │ │ andhi r0, sl, ip, lsl #4 │ │ │ │ strbmi sp, [r0], -r9, ror #3 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ stclt 7, cr15, [r2], {251} @ 0xfb │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r4], -sp, lsl #12 │ │ │ │ pkhbtmi r4, r0, lr, lsl #12 │ │ │ │ - blx 0x1d2dbda │ │ │ │ + blx 0x1d2dcda │ │ │ │ @ instruction: 0xf1a41f29 │ │ │ │ @ instruction: 0xf6410e04 │ │ │ │ - vmls.f d20, d16, d0[2] │ │ │ │ + vshl.s64 , q4, #0 │ │ │ │ svcne 0x00330535 │ │ │ │ @ instruction: 0xf85e340c │ │ │ │ - blx 0x18bb814 │ │ │ │ + blx 0x18bb914 │ │ │ │ @ instruction: 0xf853fc80 │ │ │ │ @ instruction: 0xf3c07f04 │ │ │ │ @ instruction: 0xf851100f │ │ │ │ ldrbmi r6, [r4, #-3844]! @ 0xfffff0fc │ │ │ │ andvc pc, r2, #138240 @ 0x21c00 │ │ │ │ eorsvc pc, ip, r5, asr r8 @ │ │ │ │ andeq lr, r6, #532480 @ 0x82000 │ │ │ │ andeq lr, r7, #8192 @ 0x2000 │ │ │ │ andeq lr, r6, #532480 @ 0x82000 │ │ │ │ mvnle r6, sl │ │ │ │ pop {r6, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fb41f0 │ │ │ │ svclt 0x0000bbcf │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec46e40 │ │ │ │ + bl 0xfec46f40 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ @ instruction: 0x4605461c │ │ │ │ smlabtcs r0, sp, r9, lr │ │ │ │ - blx 0x102dc42 │ │ │ │ + blx 0x102dd42 │ │ │ │ ldrdcs lr, [r0, -sp] │ │ │ │ - bcc 0x1375e8 │ │ │ │ + bcc 0x1376e8 │ │ │ │ cdpeq 1, 1, cr15, cr0, cr1, {0} │ │ │ │ movwcc r3, #4609 @ 0x1201 │ │ │ │ strle r0, [r8, #-1988] @ 0xfffff83c │ │ │ │ mulgt r0, r2, r8 │ │ │ │ - blx 0x80dce2 │ │ │ │ - b 0x14eec84 │ │ │ │ + blx 0x80dde2 │ │ │ │ + b 0x14eed84 │ │ │ │ @ instruction: 0xf8812c2c │ │ │ │ mrscc ip, (UNDEF: 1) │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ mvnle r4, r1, ror r5 │ │ │ │ andlt r4, r3, r8, lsr #12 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ - bllt 0xfe9adc7c │ │ │ │ + bllt 0xfe9add7c │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r5], -lr, lsl #12 │ │ │ │ pkhbtmi r1, r0, ip, lsl #29 │ │ │ │ - blx 0x52dc9a │ │ │ │ + blx 0x52dd9a │ │ │ │ mcrne 14, 5, r1, cr11, cr1, {5} │ │ │ │ - strbmi pc, [r8], r1, asr #12 @ │ │ │ │ + ldrbpl pc, [r8], r1, asr #12 @ │ │ │ │ ldrteq pc, [r5], -r0, asr #5 @ │ │ │ │ @ instruction: 0xf833350e │ │ │ │ sbclt lr, r2, #2, 30 │ │ │ │ svcvc 0x0002f834 │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ svcgt 0x0002f831 │ │ │ │ @ instruction: 0xf856429d │ │ │ │ - blx 0x2b7d9e │ │ │ │ - b 0xc2f510 │ │ │ │ - b 0x172ce4 │ │ │ │ - b 0x1180598 │ │ │ │ + blx 0x2b7e9e │ │ │ │ + b 0xc2f610 │ │ │ │ + b 0x172de4 │ │ │ │ + b 0x1180698 │ │ │ │ andhi r0, sl, ip, lsl #4 │ │ │ │ strbmi sp, [r0], -r9, ror #3 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - bllt 0x1dadcdc │ │ │ │ + bllt 0x1dadddc │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r4], -sp, lsl #12 │ │ │ │ pkhbtmi r4, r0, lr, lsl #12 │ │ │ │ - blx 0xff92dcf8 │ │ │ │ + blx 0xff92ddf8 │ │ │ │ @ instruction: 0xf1a41f29 │ │ │ │ @ instruction: 0xf6410e04 │ │ │ │ - vmls.f d20, d16, d0[2] │ │ │ │ + vshl.s64 , q4, #0 │ │ │ │ svcne 0x00330535 │ │ │ │ @ instruction: 0xf85e340c │ │ │ │ - blx 0x18cf934 │ │ │ │ + blx 0x18cfa34 │ │ │ │ @ instruction: 0xf853fc80 │ │ │ │ @ instruction: 0xf3c02f04 │ │ │ │ @ instruction: 0xf851100f │ │ │ │ ldrbmi r6, [r4, #-3844]! @ 0xfffff0fc │ │ │ │ andvc pc, r2, #171008 @ 0x29c00 │ │ │ │ eorsvc pc, ip, r5, asr r8 @ │ │ │ │ andeq lr, r6, #532480 @ 0x82000 │ │ │ │ andeq lr, r7, #8192 @ 0x2000 │ │ │ │ andeq lr, r6, #532480 @ 0x82000 │ │ │ │ mvnle r6, sl │ │ │ │ pop {r6, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fb41f0 │ │ │ │ svclt 0x0000bb3f │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec46f60 │ │ │ │ + bl 0xfec47060 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ @ instruction: 0x461c4615 │ │ │ │ tstls r1, r6, lsl #12 │ │ │ │ - blx 0xfec2dd60 │ │ │ │ + blx 0xfec2de60 │ │ │ │ @ instruction: 0x1e6a9901 │ │ │ │ strcs r1, [r0, #3683] @ 0xe63 │ │ │ │ cdpeq 1, 1, cr15, cr0, cr1, {0} │ │ │ │ movwcc r3, #4609 @ 0x1201 │ │ │ │ strle r0, [r9, #-1988] @ 0xfffff83c │ │ │ │ mulgt r0, r2, r9 │ │ │ │ mulmi r0, r3, r9 │ │ │ │ @@ -229010,142 +229076,142 @@ │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r5], -lr, lsl #12 │ │ │ │ pkhbtmi r1, r1, ip, lsl #29 │ │ │ │ strmi pc, [r0, -pc, asr #8] │ │ │ │ - blx 0x202ddc0 │ │ │ │ + blx 0x202dec0 │ │ │ │ mcrne 14, 5, r1, cr11, cr1, {5} │ │ │ │ - strbmi pc, [r8], r1, asr #12 @ │ │ │ │ + ldrbpl pc, [r8], r1, asr #12 @ │ │ │ │ ldrteq pc, [r5], -r0, asr #5 @ │ │ │ │ @ instruction: 0xf833350e │ │ │ │ sbclt lr, r2, #2, 30 │ │ │ │ svchi 0x0002f834 │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ svcgt 0x0002f831 │ │ │ │ @ instruction: 0xf856429d │ │ │ │ - blx 0x877ec6 │ │ │ │ - b 0xc0f620 │ │ │ │ - b 0x172e0c │ │ │ │ - b 0x1180680 │ │ │ │ + blx 0x877fc6 │ │ │ │ + b 0xc0f720 │ │ │ │ + b 0x172f0c │ │ │ │ + b 0x1180780 │ │ │ │ andhi r0, sl, ip, lsl #4 │ │ │ │ strbmi sp, [r8], -r9, ror #3 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ - blt 0xff8ade04 │ │ │ │ + blt 0xff8adf04 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x461e4615 │ │ │ │ strmi r4, [r2], ip, lsl #12 │ │ │ │ - blx 0x142de20 │ │ │ │ + blx 0x142df20 │ │ │ │ @ instruction: 0xf1a51f33 │ │ │ │ @ instruction: 0xf6410e04 │ │ │ │ - vmlsl.s q10, d16, d0[2] │ │ │ │ + @ instruction: 0xf2c056d8 │ │ │ │ svcne 0x00210635 │ │ │ │ @ instruction: 0xf85e350c │ │ │ │ @ instruction: 0xf04f8f04 │ │ │ │ @ instruction: 0xf8534900 │ │ │ │ andcs ip, r0, #4, 30 │ │ │ │ svcvc 0x0004f851 │ │ │ │ - blx 0xff301432 │ │ │ │ - blx 0x18d4690 │ │ │ │ + blx 0xff301532 │ │ │ │ + blx 0x18d4790 │ │ │ │ vmull.u8 , d16, d0 │ │ │ │ - b 0xfe173ea4 │ │ │ │ + b 0xfe173fa4 │ │ │ │ @ instruction: 0xf8560207 │ │ │ │ - b 0x19ff60 │ │ │ │ - b 0xfe1706a4 │ │ │ │ + b 0x1a0060 │ │ │ │ + b 0xfe1707a4 │ │ │ │ andvs r0, sl, r7, lsl #4 │ │ │ │ ldrbmi sp, [r0], -r5, ror #3 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ - blt 0xfeb2de70 │ │ │ │ + blt 0xfeb2df70 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4708c │ │ │ │ + bl 0xfec4718c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ @ instruction: 0x461c4615 │ │ │ │ tstls r1, r6, lsl #12 │ │ │ │ - blx 0x6ade8c │ │ │ │ + blx 0x6adf8c │ │ │ │ @ instruction: 0x1e6a9901 │ │ │ │ strcs r1, [r0, #3683] @ 0xe63 │ │ │ │ cdpeq 1, 1, cr15, cr0, cr1, {0} │ │ │ │ movwcc r3, #4609 @ 0x1201 │ │ │ │ strle r0, [r8, #-1988] @ 0xfffff83c │ │ │ │ mulgt r0, r2, r8 │ │ │ │ - blx 0x80df2e │ │ │ │ - b 0x14c6ed0 │ │ │ │ + blx 0x80e02e │ │ │ │ + b 0x14c6fd0 │ │ │ │ @ instruction: 0xf8812c1c │ │ │ │ mrscc ip, (UNDEF: 1) │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ mvnle r4, lr, lsl #11 │ │ │ │ andlt r4, r2, r0, lsr r6 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ - blt 0x202dec8 │ │ │ │ + blt 0x202dfc8 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r5], -lr, lsl #12 │ │ │ │ pkhbtmi r1, r0, ip, lsl #29 │ │ │ │ @ instruction: 0xf9eaf7fb │ │ │ │ mcrne 14, 5, r1, cr11, cr1, {5} │ │ │ │ - strbmi pc, [r8], r1, asr #12 @ │ │ │ │ + ldrbpl pc, [r8], r1, asr #12 @ │ │ │ │ ldrteq pc, [r5], -r0, asr #5 @ │ │ │ │ @ instruction: 0xf833350e │ │ │ │ sbclt ip, r2, #2, 30 │ │ │ │ svcvc 0x0002f834 │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ svc 0x0002f831 │ │ │ │ @ instruction: 0xf856429d │ │ │ │ - blx 0x2b7fea │ │ │ │ - b 0xcaef54 │ │ │ │ + blx 0x2b80ea │ │ │ │ + b 0xcaf054 │ │ │ │ @ instruction: 0xf50c0e02 │ │ │ │ - b 0x182f2c │ │ │ │ - b 0x11807a0 │ │ │ │ + b 0x18302c │ │ │ │ + b 0x11808a0 │ │ │ │ andhi r0, sl, lr, lsl #4 │ │ │ │ strbmi sp, [r0], -r7, ror #3 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - blt 0x13adf2c │ │ │ │ + blt 0x13ae02c │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x461e4615 │ │ │ │ strmi r4, [r2], ip, lsl #12 │ │ │ │ @ instruction: 0xf9b8f7fb │ │ │ │ @ instruction: 0xf1a51f33 │ │ │ │ @ instruction: 0xf6410e04 │ │ │ │ - vmlsl.s q10, d16, d0[2] │ │ │ │ + @ instruction: 0xf2c056d8 │ │ │ │ svcne 0x00210635 │ │ │ │ @ instruction: 0xf85e350c │ │ │ │ @ instruction: 0xf04f8f04 │ │ │ │ @ instruction: 0xf8534900 │ │ │ │ andcs ip, r0, #4, 30 │ │ │ │ svcvc 0x0004f851 │ │ │ │ - blx 0xffb0155a │ │ │ │ - blx 0x18d47b8 │ │ │ │ + blx 0xffb0165a │ │ │ │ + blx 0x18d48b8 │ │ │ │ vmull.u8 , d16, d0 │ │ │ │ - b 0xfe173fcc │ │ │ │ + b 0xfe1740cc │ │ │ │ @ instruction: 0xf8560207 │ │ │ │ - b 0x1a0088 │ │ │ │ - b 0xfe1707cc │ │ │ │ + b 0x1a0188 │ │ │ │ + b 0xfe1708cc │ │ │ │ andvs r0, sl, r7, lsl #4 │ │ │ │ ldrbmi sp, [r0], -r5, ror #3 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ - blt 0x62df98 │ │ │ │ + blt 0x62e098 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec471b4 │ │ │ │ + bl 0xfec472b4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ @ instruction: 0x4605461c │ │ │ │ smlabtcs r0, sp, r9, lr │ │ │ │ @ instruction: 0xf982f7fb │ │ │ │ ldrdcs lr, [r0, -sp] │ │ │ │ - bcc 0x13795c │ │ │ │ + bcc 0x137a5c │ │ │ │ cdpeq 1, 1, cr15, cr0, cr1, {0} │ │ │ │ movwcc r3, #4609 @ 0x1201 │ │ │ │ strle r0, [r8, #-1988] @ 0xfffff83c │ │ │ │ mulgt r0, r2, r9 │ │ │ │ mulmi r0, r3, r9 │ │ │ │ svclt 0x00b845a4 │ │ │ │ @ instruction: 0xf88146a4 │ │ │ │ @@ -229159,67 +229225,67 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r5], -lr, lsl #12 │ │ │ │ pkhbtmi r1, r1, ip, lsl #29 │ │ │ │ @ instruction: 0xf956f7fb │ │ │ │ mcrne 14, 5, r1, cr11, cr1, {5} │ │ │ │ - strbmi pc, [r8], r1, asr #12 @ │ │ │ │ + ldrbpl pc, [r8], r1, asr #12 @ │ │ │ │ ldrteq pc, [r5], -r0, asr #5 @ │ │ │ │ - blx 0x18bd468 │ │ │ │ + blx 0x18bd568 │ │ │ │ @ instruction: 0xf933fc80 │ │ │ │ @ instruction: 0xf9348f02 │ │ │ │ @ instruction: 0xf3c07f02 │ │ │ │ @ instruction: 0xf831008f │ │ │ │ @ instruction: 0xf856ef02 │ │ │ │ ldrmi r2, [r8, #60]! @ 0x3c │ │ │ │ - b 0x19fefc │ │ │ │ - b 0x173070 │ │ │ │ - b 0xc73070 │ │ │ │ - b 0x13f3860 │ │ │ │ + b 0x19fffc │ │ │ │ + b 0x173170 │ │ │ │ + b 0xc73170 │ │ │ │ + b 0x13f3960 │ │ │ │ addsmi r0, sp, #3584 @ 0xe00 │ │ │ │ andgt pc, r0, r1, lsr #17 │ │ │ │ strbmi sp, [r8], -r5, ror #3 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ ldmiblt r4!, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r5], -lr, lsl #12 │ │ │ │ svcne 0x001c4681 │ │ │ │ @ instruction: 0xf922f7fb │ │ │ │ @ instruction: 0xf1a51f31 │ │ │ │ @ instruction: 0xf6410e04 │ │ │ │ - vmlsl.s q10, d16, d0[2] │ │ │ │ + @ instruction: 0xf2c056d8 │ │ │ │ strcc r0, [ip, #-1589] @ 0xfffff9cb │ │ │ │ stc2 10, cr15, [r0], {95} @ 0x5f @ │ │ │ │ svccc 0x0004f851 │ │ │ │ svchi 0x0004f85e │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ svcvc 0x0004f854 │ │ │ │ eorsgt pc, ip, r6, asr r8 @ │ │ │ │ svclt 0x00ac45b8 │ │ │ │ andeq lr, r8, #536576 @ 0x83000 │ │ │ │ andeq lr, r7, #536576 @ 0x83000 │ │ │ │ - b 0x181694 │ │ │ │ - b 0xfe1708f4 │ │ │ │ + b 0x181794 │ │ │ │ + b 0xfe1709f4 │ │ │ │ andvs r0, sl, r3, lsl #4 │ │ │ │ strbmi sp, [r8], -r6, ror #3 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ stmiblt r0, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec472dc │ │ │ │ + bl 0xfec473dc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ @ instruction: 0x4605461c │ │ │ │ smlabtcs r0, sp, r9, lr │ │ │ │ @ instruction: 0xf8eef7fb │ │ │ │ ldrdcs lr, [r0, -sp] │ │ │ │ - bcc 0x137a84 │ │ │ │ + bcc 0x137b84 │ │ │ │ cdpeq 1, 1, cr15, cr0, cr1, {0} │ │ │ │ movwcc r3, #4609 @ 0x1201 │ │ │ │ strle r0, [r7, #-1988] @ 0xfffff83c │ │ │ │ mulgt r0, r2, r8 │ │ │ │ strmi r7, [r4, #2076]! @ 0x81c │ │ │ │ ssat16mi fp, #5, r8 │ │ │ │ andgt pc, r0, r1, lsl #17 │ │ │ │ @@ -229233,67 +229299,67 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r5], -lr, lsl #12 │ │ │ │ pkhbtmi r1, r1, ip, lsl #29 │ │ │ │ @ instruction: 0xf8c2f7fb │ │ │ │ mcrne 14, 5, r1, cr11, cr1, {5} │ │ │ │ - strbmi pc, [r8], r1, asr #12 @ │ │ │ │ + ldrbpl pc, [r8], r1, asr #12 @ │ │ │ │ ldrteq pc, [r5], -r0, asr #5 @ │ │ │ │ - blx 0x18bd590 │ │ │ │ + blx 0x18bd690 │ │ │ │ @ instruction: 0xf833fc80 │ │ │ │ @ instruction: 0xf8348f02 │ │ │ │ @ instruction: 0xf3c07f02 │ │ │ │ @ instruction: 0xf831008f │ │ │ │ @ instruction: 0xf856ef02 │ │ │ │ ldrmi r2, [r8, #60]! @ 0x3c │ │ │ │ - b 0x19fe24 │ │ │ │ - b 0x173198 │ │ │ │ - b 0xc73198 │ │ │ │ - b 0x13f3988 │ │ │ │ + b 0x19ff24 │ │ │ │ + b 0x173298 │ │ │ │ + b 0xc73298 │ │ │ │ + b 0x13f3a88 │ │ │ │ addsmi r0, sp, #3584 @ 0xe00 │ │ │ │ andgt pc, r0, r1, lsr #17 │ │ │ │ strbmi sp, [r8], -r5, ror #3 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ stmdblt r0!, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r5], -lr, lsl #12 │ │ │ │ svcne 0x001c4681 │ │ │ │ @ instruction: 0xf88ef7fb │ │ │ │ @ instruction: 0xf1a51f31 │ │ │ │ @ instruction: 0xf6410e04 │ │ │ │ - vmlsl.s q10, d16, d0[2] │ │ │ │ + @ instruction: 0xf2c056d8 │ │ │ │ strcc r0, [ip, #-1589] @ 0xfffff9cb │ │ │ │ stc2 10, cr15, [r0], {95} @ 0x5f @ │ │ │ │ svccc 0x0004f851 │ │ │ │ svchi 0x0004f85e │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ svcvc 0x0004f854 │ │ │ │ eorsgt pc, ip, r6, asr r8 @ │ │ │ │ svclt 0x002c45b8 │ │ │ │ andeq lr, r8, #536576 @ 0x83000 │ │ │ │ andeq lr, r7, #536576 @ 0x83000 │ │ │ │ - b 0x1817bc │ │ │ │ - b 0xfe170a1c │ │ │ │ + b 0x1818bc │ │ │ │ + b 0xfe170b1c │ │ │ │ andvs r0, sl, r3, lsl #4 │ │ │ │ strbmi sp, [r8], -r6, ror #3 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ stmialt ip!, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec47404 │ │ │ │ + bl 0xfec47504 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ @ instruction: 0x46054614 │ │ │ │ movwls r9, #257 @ 0x101 │ │ │ │ @ instruction: 0xf85af7fb │ │ │ │ ldrdcc lr, [r0, -sp] │ │ │ │ - blcc 0x137ba8 │ │ │ │ + blcc 0x137ca8 │ │ │ │ cdpeq 1, 1, cr15, cr0, cr1, {0} │ │ │ │ andcc r3, r1, #67108864 @ 0x4000000 │ │ │ │ strle r0, [r8, #-1988] @ 0xfffff83c │ │ │ │ mulgt r0, r3, r9 │ │ │ │ mulmi r0, r2, r9 │ │ │ │ svclt 0x00a845a4 │ │ │ │ @ instruction: 0xf88146a4 │ │ │ │ @@ -229307,67 +229373,67 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [sp], -lr, lsl #12 │ │ │ │ pkhbtmi r1, r1, r4, lsl #29 │ │ │ │ @ instruction: 0xf82ef7fb │ │ │ │ mcrne 14, 5, r1, cr10, cr1, {5} │ │ │ │ - strbmi pc, [r8], r1, asr #12 @ │ │ │ │ + ldrbpl pc, [r8], r1, asr #12 @ │ │ │ │ ldrteq pc, [r5], -r0, asr #5 @ │ │ │ │ - blx 0x18bd6b8 │ │ │ │ + blx 0x18bd7b8 │ │ │ │ @ instruction: 0xf932fc80 │ │ │ │ @ instruction: 0xf9348f02 │ │ │ │ @ instruction: 0xf3c07f02 │ │ │ │ @ instruction: 0xf831008f │ │ │ │ @ instruction: 0xf856ef02 │ │ │ │ ldrmi r3, [r8, #60]! @ 0x3c │ │ │ │ - b 0x1e01ec │ │ │ │ - b 0x1b32c0 │ │ │ │ - b 0xc732c0 │ │ │ │ - b 0x13f3ab4 │ │ │ │ + b 0x1e02ec │ │ │ │ + b 0x1b33c0 │ │ │ │ + b 0xc733c0 │ │ │ │ + b 0x13f3bb4 │ │ │ │ addsmi r0, r5, #3584 @ 0xe00 │ │ │ │ andgt pc, r0, r1, lsr #17 │ │ │ │ strbmi sp, [r8], -r5, ror #3 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ stmlt ip, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [sp], -lr, lsl #12 │ │ │ │ svcne 0x00144681 │ │ │ │ @ instruction: 0xfffaf7fa │ │ │ │ @ instruction: 0xf1a51f31 │ │ │ │ @ instruction: 0xf6410e04 │ │ │ │ - vmlsl.s q10, d16, d0[2] │ │ │ │ + @ instruction: 0xf2c056d8 │ │ │ │ strcc r0, [ip, #-1589] @ 0xfffff9cb │ │ │ │ stc2 10, cr15, [r0], {95} @ 0x5f @ │ │ │ │ svccs 0x0004f851 │ │ │ │ svchi 0x0004f85e │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ svcvc 0x0004f854 │ │ │ │ eorsgt pc, ip, r6, asr r8 @ │ │ │ │ svclt 0x00d445b8 │ │ │ │ movweq lr, #35458 @ 0x8a82 │ │ │ │ movweq lr, #31362 @ 0x7a82 │ │ │ │ - b 0x1c18e4 │ │ │ │ - b 0xfe1b0f44 │ │ │ │ + b 0x1c19e4 │ │ │ │ + b 0xfe1b1044 │ │ │ │ andvs r0, fp, r2, lsl #6 │ │ │ │ strbmi sp, [r8], -r6, ror #3 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ ldmdalt r8, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4752c │ │ │ │ + bl 0xfec4762c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ @ instruction: 0x46054614 │ │ │ │ movwls r9, #257 @ 0x101 │ │ │ │ @ instruction: 0xffc6f7fa │ │ │ │ ldrdcc lr, [r0, -sp] │ │ │ │ - blcc 0x137cd0 │ │ │ │ + blcc 0x137dd0 │ │ │ │ cdpeq 1, 1, cr15, cr0, cr1, {0} │ │ │ │ andcc r3, r1, #67108864 @ 0x4000000 │ │ │ │ strle r0, [r7, #-1988] @ 0xfffff83c │ │ │ │ mulgt r0, r3, r8 │ │ │ │ strmi r7, [r4, #2068]! @ 0x814 │ │ │ │ strtmi fp, [r4], r8, lsr #30 │ │ │ │ andgt pc, r0, r1, lsl #17 │ │ │ │ @@ -229381,71 +229447,71 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [sp], -lr, lsl #12 │ │ │ │ pkhbtmi r1, r1, r4, lsl #29 │ │ │ │ @ instruction: 0xff9af7fa │ │ │ │ mcrne 14, 5, r1, cr10, cr1, {5} │ │ │ │ - strbmi pc, [r8], r1, asr #12 @ │ │ │ │ + ldrbpl pc, [r8], r1, asr #12 @ │ │ │ │ ldrteq pc, [r5], -r0, asr #5 @ │ │ │ │ - blx 0x18bd7e0 │ │ │ │ + blx 0x18bd8e0 │ │ │ │ @ instruction: 0xf832fc80 │ │ │ │ @ instruction: 0xf8348f02 │ │ │ │ @ instruction: 0xf3c07f02 │ │ │ │ @ instruction: 0xf831008f │ │ │ │ @ instruction: 0xf856ef02 │ │ │ │ ldrmi r3, [r8, #60]! @ 0x3c │ │ │ │ - b 0x1e0214 │ │ │ │ - b 0x1b33e8 │ │ │ │ - b 0xc733e8 │ │ │ │ - b 0x13f3bdc │ │ │ │ + b 0x1e0314 │ │ │ │ + b 0x1b34e8 │ │ │ │ + b 0xc734e8 │ │ │ │ + b 0x13f3cdc │ │ │ │ addsmi r0, r5, #3584 @ 0xe00 │ │ │ │ andgt pc, r0, r1, lsr #17 │ │ │ │ strbmi sp, [r8], -r5, ror #3 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ svclt 0x00f8f7fa │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [sp], -lr, lsl #12 │ │ │ │ svcne 0x00144681 │ │ │ │ @ instruction: 0xff66f7fa │ │ │ │ @ instruction: 0xf1a51f31 │ │ │ │ @ instruction: 0xf6410e04 │ │ │ │ - vmlsl.s q10, d16, d0[2] │ │ │ │ + @ instruction: 0xf2c056d8 │ │ │ │ strcc r0, [ip, #-1589] @ 0xfffff9cb │ │ │ │ stc2 10, cr15, [r0], {95} @ 0x5f @ │ │ │ │ svccs 0x0004f851 │ │ │ │ svchi 0x0004f85e │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ svcvc 0x0004f854 │ │ │ │ eorsgt pc, ip, r6, asr r8 @ │ │ │ │ svclt 0x009445b8 │ │ │ │ movweq lr, #35458 @ 0x8a82 │ │ │ │ movweq lr, #31362 @ 0x7a82 │ │ │ │ - b 0x1c1a0c │ │ │ │ - b 0xfe1b106c │ │ │ │ + b 0x1c1b0c │ │ │ │ + b 0xfe1b116c │ │ │ │ andvs r0, fp, r2, lsl #6 │ │ │ │ strbmi sp, [r8], -r6, ror #3 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ svclt 0x00c4f7fa │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec47654 │ │ │ │ + bl 0xfec47754 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ @ instruction: 0x461c4615 │ │ │ │ tstls r1, r6, lsl #12 │ │ │ │ @ instruction: 0xff32f7fa │ │ │ │ @ instruction: 0x1e6a9901 │ │ │ │ @ instruction: 0xf1011e63 │ │ │ │ @ instruction: 0xf9120510 │ │ │ │ tstcc r1, r1, lsl #30 │ │ │ │ svcgt 0x0001f913 │ │ │ │ - bl 0xfec01c18 │ │ │ │ + bl 0xfec01d18 │ │ │ │ svclt 0x00a8040e │ │ │ │ streq lr, [ip], #-2990 @ 0xfffff452 │ │ │ │ svceq 0x0001f010 │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf801bf18 │ │ │ │ adcmi r4, r9, #256 @ 0x100 │ │ │ │ ldrtmi sp, [r0], -fp, ror #3 │ │ │ │ @@ -229456,23 +229522,23 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r5], -lr, lsl #12 │ │ │ │ pkhbtmi r1, r0, ip, lsl #29 │ │ │ │ @ instruction: 0xff04f7fa │ │ │ │ mcrne 14, 5, r1, cr11, cr1, {5} │ │ │ │ - strbmi pc, [r8], r1, asr #12 @ │ │ │ │ + ldrbpl pc, [r8], r1, asr #12 @ │ │ │ │ ldrteq pc, [r5], -r0, asr #5 @ │ │ │ │ @ instruction: 0xf933350e │ │ │ │ - blx 0x18e40e0 │ │ │ │ + blx 0x18e41e0 │ │ │ │ @ instruction: 0xf934fe80 │ │ │ │ @ instruction: 0xf3c02f02 │ │ │ │ strbmi r0, [r2, #-143]! @ 0xffffff71 │ │ │ │ streq lr, [ip, -r2, lsr #23] │ │ │ │ - bl 0xfec2044c │ │ │ │ + bl 0xfec2054c │ │ │ │ @ instruction: 0xf8310702 │ │ │ │ @ instruction: 0xf856cf02 │ │ │ │ addsmi r2, sp, #62 @ 0x3e │ │ │ │ @ instruction: 0x0c02ea2c │ │ │ │ andeq lr, r7, #8192 @ 0x2000 │ │ │ │ @ instruction: 0x0c02ea4c │ │ │ │ andgt pc, r0, r1, lsr #17 │ │ │ │ @@ -229483,69 +229549,69 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r5], -lr, lsl #12 │ │ │ │ pkhbtmi r1, r0, ip, lsl #30 │ │ │ │ mcr2 7, 6, pc, cr14, cr10, {7} @ │ │ │ │ svcne 0x002b1f31 │ │ │ │ - strbmi pc, [r8], r1, asr #12 @ │ │ │ │ + ldrbpl pc, [r8], r1, asr #12 @ │ │ │ │ ldrteq pc, [r5], -r0, asr #5 @ │ │ │ │ @ instruction: 0xf853350c │ │ │ │ @ instruction: 0xf8547f04 │ │ │ │ adcsmi r2, sl, #4, 30 │ │ │ │ @ instruction: 0x0c07eba2 │ │ │ │ - bl 0xfeae04b0 │ │ │ │ + bl 0xfeae05b0 │ │ │ │ @ instruction: 0xf8510c02 │ │ │ │ addsmi r7, sp, #4, 30 │ │ │ │ andeq lr, r7, #140, 20 @ 0x8c000 │ │ │ │ stc2 10, cr15, [r0], {95} @ 0x5f @ │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ eorsgt pc, ip, r6, asr r8 @ │ │ │ │ andeq lr, ip, #8192 @ 0x2000 │ │ │ │ andeq lr, r7, #532480 @ 0x82000 │ │ │ │ mvnle r6, sl │ │ │ │ pop {r6, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fa41f0 │ │ │ │ svclt 0x0000bf2b │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec47788 │ │ │ │ + bl 0xfec47888 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ @ instruction: 0x461c4615 │ │ │ │ tstls r1, r6, lsl #12 │ │ │ │ mrc2 7, 4, pc, cr8, cr10, {7} │ │ │ │ @ instruction: 0x1e6a9901 │ │ │ │ @ instruction: 0xf1011e63 │ │ │ │ @ instruction: 0xf8120510 │ │ │ │ tstcc r1, r1, lsl #30 │ │ │ │ svcgt 0x0001f813 │ │ │ │ - bl 0xfec01d4c │ │ │ │ + bl 0xfec01e4c │ │ │ │ svclt 0x0028040e │ │ │ │ streq lr, [ip], #-2990 @ 0xfffff452 │ │ │ │ svceq 0x0001f010 │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf801bf18 │ │ │ │ adcmi r4, r9, #256 @ 0x100 │ │ │ │ ldrtmi sp, [r0], -fp, ror #3 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fa4070 │ │ │ │ svclt 0x0000befd │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec477e4 │ │ │ │ + bl 0xfec478e4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [lr], -r8, ror #31 │ │ │ │ mrcne 6, 4, r4, cr12, cr5, {0} │ │ │ │ @ instruction: 0xf7fa4607 │ │ │ │ cdpne 14, 11, cr15, cr1, cr11, {3} │ │ │ │ @ instruction: 0xf6411eab │ │ │ │ - vmlsl.s q10, d16, d0[2] │ │ │ │ + @ instruction: 0xf2c056d8 │ │ │ │ strcc r0, [lr, #-1589] @ 0xfffff9cb │ │ │ │ svcgt 0x0002f833 │ │ │ │ svccs 0x0002f834 │ │ │ │ - bl 0xfe981b98 │ │ │ │ + bl 0xfe981c98 │ │ │ │ svclt 0x00980e0c │ │ │ │ vmlaeq.f64 d14, d18, d28 │ │ │ │ @ instruction: 0xf831b2c2 │ │ │ │ @ instruction: 0xf3c0cf02 │ │ │ │ addsmi r0, sp, #143 @ 0x8f │ │ │ │ eorscs pc, r2, r6, asr r8 @ │ │ │ │ @ instruction: 0x0c02ea2c │ │ │ │ @@ -229559,49 +229625,49 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r5], -lr, lsl #12 │ │ │ │ pkhbtmi r1, r0, ip, lsl #30 │ │ │ │ mrc2 7, 1, pc, cr6, cr10, {7} │ │ │ │ svcne 0x002b1f31 │ │ │ │ - strbmi pc, [r8], r1, asr #12 @ │ │ │ │ + ldrbpl pc, [r8], r1, asr #12 @ │ │ │ │ ldrteq pc, [r5], -r0, asr #5 @ │ │ │ │ @ instruction: 0xf853350c │ │ │ │ @ instruction: 0xf8547f04 │ │ │ │ adcsmi r2, sl, #4, 30 │ │ │ │ @ instruction: 0x0c07eba2 │ │ │ │ - bl 0xfeae04e0 │ │ │ │ + bl 0xfeae05e0 │ │ │ │ @ instruction: 0xf8510c02 │ │ │ │ addsmi r7, sp, #4, 30 │ │ │ │ andeq lr, r7, #140, 20 @ 0x8c000 │ │ │ │ stc2 10, cr15, [r0], {95} @ 0x5f @ │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ eorsgt pc, ip, r6, asr r8 @ │ │ │ │ andeq lr, ip, #8192 @ 0x2000 │ │ │ │ andeq lr, r7, #532480 @ 0x82000 │ │ │ │ mvnle r6, sl │ │ │ │ pop {r6, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fa41f0 │ │ │ │ svclt 0x0000be93 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec478b8 │ │ │ │ + bl 0xfec479b8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ @ instruction: 0x4605461c │ │ │ │ smlabtcs r0, sp, r9, lr │ │ │ │ mcr2 7, 0, pc, cr0, cr10, {7} @ │ │ │ │ ldrdcs lr, [r0, -sp] │ │ │ │ - bcc 0x138060 │ │ │ │ + bcc 0x138160 │ │ │ │ ldreq pc, [r0], #-257 @ 0xfffffeff │ │ │ │ movwcc r3, #4609 @ 0x1201 │ │ │ │ svceq 0x0001f010 │ │ │ │ @ instruction: 0xf992d009 │ │ │ │ @ instruction: 0xf993c000 │ │ │ │ - bl 0x8286ec │ │ │ │ - b 0x14b3728 │ │ │ │ + bl 0x8287ec │ │ │ │ + b 0x14b3828 │ │ │ │ @ instruction: 0xf8810c5c │ │ │ │ mrscc ip, (UNDEF: 1) │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ mvnle r4, r1, lsr #5 │ │ │ │ andlt r4, r3, r8, lsr #12 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ mcrlt 7, 3, pc, cr4, cr10, {7} @ │ │ │ │ @@ -229609,26 +229675,26 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x460d4614 │ │ │ │ pkhbtmi r4, r1, lr, lsl #12 │ │ │ │ ldc2l 7, cr15, [r2, #1000] @ 0x3e8 │ │ │ │ cdpne 14, 10, cr1, cr3, cr9, {5} │ │ │ │ - strbmi pc, [r8, #1601] @ 0x641 @ │ │ │ │ + ldrbpl pc, [r8, #1601] @ 0x641 @ │ │ │ │ ldreq pc, [r5, #-704]! @ 0xfffffd40 │ │ │ │ strcc r1, [lr], #-3762 @ 0xfffff14e │ │ │ │ svc 0x0002f932 │ │ │ │ svcvs 0x0002f933 │ │ │ │ svcvc 0x0002f831 │ │ │ │ @ instruction: 0x0c0eeb16 │ │ │ │ vfmsvc.f32 s29, s28, s30 │ │ │ │ vfmsvc.f64 d30, d6, d14 │ │ │ │ - b 0x14dd26c │ │ │ │ + b 0x14dd36c │ │ │ │ vmov.i32 q8, #36095 @ 0x00008cff │ │ │ │ - b 0x13f0998 │ │ │ │ + b 0x13f0a98 │ │ │ │ addsmi r7, ip, #52736 @ 0xce00 │ │ │ │ eorshi pc, r6, r5, asr r8 @ │ │ │ │ streq lr, [r8], -r7, lsr #20 │ │ │ │ @ instruction: 0x0c08ea0c │ │ │ │ @ instruction: 0x0c06ea4c │ │ │ │ andgt pc, r0, r1, lsr #17 │ │ │ │ strbmi sp, [r8], -r0, ror #3 │ │ │ │ @@ -229639,50 +229705,50 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r4], -sp, lsl #12 │ │ │ │ pkhbtmi r4, r1, lr, lsl #12 │ │ │ │ ldc2 7, cr15, [r8, #1000] @ 0x3e8 │ │ │ │ @ instruction: 0xf1a41f29 │ │ │ │ @ instruction: 0xf6410e04 │ │ │ │ - vmls.f d20, d16, d0[2] │ │ │ │ + vshl.s64 , q4, #0 │ │ │ │ svcne 0x00330535 │ │ │ │ @ instruction: 0xf853340c │ │ │ │ sbclt r2, r7, #4, 30 │ │ │ │ svchi 0x0004f85e │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ svcvs 0x0004f851 │ │ │ │ @ instruction: 0x0c02eb18 │ │ │ │ rscvc lr, r2, #323584 @ 0x4f000 │ │ │ │ rscvc lr, r8, #67584 @ 0x10800 │ │ │ │ eorsvc pc, r7, r5, asr r8 @ │ │ │ │ mrrceq 10, 4, lr, ip, cr15 │ │ │ │ - b 0x1401da8 │ │ │ │ - b 0xfe28fae4 │ │ │ │ - b 0x171010 │ │ │ │ - b 0xfe171000 │ │ │ │ + b 0x1401ea8 │ │ │ │ + b 0xfe28fbe4 │ │ │ │ + b 0x171110 │ │ │ │ + b 0xfe171100 │ │ │ │ andvs r0, sl, r6, lsl #4 │ │ │ │ strbmi sp, [r8], -r1, ror #3 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ ldcllt 7, cr15, [r0, #1000]! @ 0x3e8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec479fc │ │ │ │ + bl 0xfec47afc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ @ instruction: 0x4605461c │ │ │ │ smlabtcs r0, sp, r9, lr │ │ │ │ ldc2l 7, cr15, [lr, #-1000] @ 0xfffffc18 │ │ │ │ ldrdcs lr, [r0, -sp] │ │ │ │ - bcc 0x1381a4 │ │ │ │ + bcc 0x1382a4 │ │ │ │ ldreq pc, [r0], #-257 @ 0xfffffeff │ │ │ │ movwcc r3, #4609 @ 0x1201 │ │ │ │ svceq 0x0001f010 │ │ │ │ @ instruction: 0xf892d009 │ │ │ │ @ instruction: 0xf893c000 │ │ │ │ - bl 0x828830 │ │ │ │ - b 0x14b386c │ │ │ │ + bl 0x828930 │ │ │ │ + b 0x14b396c │ │ │ │ @ instruction: 0xf8810c5c │ │ │ │ mrscc ip, (UNDEF: 1) │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ mvnle r4, ip, lsl #5 │ │ │ │ andlt r4, r3, r8, lsr #12 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ stcllt 7, cr15, [r2, #1000] @ 0x3e8 │ │ │ │ @@ -229691,79 +229757,79 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x461e4615 │ │ │ │ strmi r4, [r1], ip, lsl #12 │ │ │ │ ldc2 7, cr15, [r0, #-1000]! @ 0xfffffc18 │ │ │ │ mcrne 14, 5, r1, cr1, cr2, {5} │ │ │ │ @ instruction: 0xf6411eab │ │ │ │ - vmlsl.s q10, d16, d0[2] │ │ │ │ + @ instruction: 0xf2c056d8 │ │ │ │ strcc r0, [lr, #-1589] @ 0xfffff9cb │ │ │ │ @ instruction: 0xf8332400 │ │ │ │ sbclt ip, r7, #2, 30 │ │ │ │ svchi 0x0002f832 │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ svc 0x0002f831 │ │ │ │ @ instruction: 0x0c08eb1c │ │ │ │ eorsvc pc, r7, r6, asr r8 @ │ │ │ │ stmdaeq r4, {r2, r6, r8, r9, fp, sp, lr, pc} │ │ │ │ - b 0x14c1314 │ │ │ │ - b 0xc73a14 │ │ │ │ - b 0x13f40c4 │ │ │ │ - b 0x40fbcc │ │ │ │ - b 0x13f38cc │ │ │ │ + b 0x14c1414 │ │ │ │ + b 0xc73b14 │ │ │ │ + b 0x13f41c4 │ │ │ │ + b 0x40fccc │ │ │ │ + b 0x13f39cc │ │ │ │ @ instruction: 0xf8a10c0e │ │ │ │ mvnle ip, r0 │ │ │ │ pop {r3, r6, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fa43f8 │ │ │ │ svclt 0x0000bd89 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ pkhbtmi r4, r1, lr, lsl #12 │ │ │ │ ldc2l 7, cr15, [r6], #1000 @ 0x3e8 │ │ │ │ svcne 0x00211f33 │ │ │ │ cdpeq 1, 0, cr15, cr4, cr5, {5} │ │ │ │ - strbmi pc, [r8], r1, asr #12 @ │ │ │ │ + ldrbpl pc, [r8], r1, asr #12 @ │ │ │ │ ldrteq pc, [r5], -r0, asr #5 @ │ │ │ │ strcs r3, [r0], #-1292 @ 0xfffffaf4 │ │ │ │ svccs 0x0004f85e │ │ │ │ svcgt 0x0004f853 │ │ │ │ svcvc 0x0004f851 │ │ │ │ @ instruction: 0x0c0ceb12 │ │ │ │ vmlal.u , d16, d2[0] │ │ │ │ - b 0x14b4948 │ │ │ │ + b 0x14b4a48 │ │ │ │ @ instruction: 0xf8560c5c │ │ │ │ - bl 0x12109dc │ │ │ │ + bl 0x1210adc │ │ │ │ ldrbmi r0, [r5, #-516]! @ 0xfffffdfc │ │ │ │ vstmiavc r2, {s29-s104} │ │ │ │ andeq lr, ip, #552960 @ 0x87000 │ │ │ │ andeq lr, r8, #8192 @ 0x2000 │ │ │ │ andeq lr, r7, #532480 @ 0x82000 │ │ │ │ mvnle r6, sl │ │ │ │ pop {r3, r6, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fa43f8 │ │ │ │ svclt 0x0000bd4f │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec47b40 │ │ │ │ + bl 0xfec47c40 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ @ instruction: 0x4605461c │ │ │ │ smlabtcs r0, sp, r9, lr │ │ │ │ ldc2 7, cr15, [ip], #1000 @ 0x3e8 │ │ │ │ ldrdcs lr, [r0, -sp] │ │ │ │ - bcc 0x1382e8 │ │ │ │ + bcc 0x1383e8 │ │ │ │ ldreq pc, [r0], #-257 @ 0xfffffeff │ │ │ │ movwcc r3, #4609 @ 0x1201 │ │ │ │ svceq 0x0001f010 │ │ │ │ @ instruction: 0xf992d009 │ │ │ │ @ instruction: 0xf993c000 │ │ │ │ - bl 0xff028974 │ │ │ │ - b 0x14b39b0 │ │ │ │ + bl 0xff028a74 │ │ │ │ + b 0x14b3ab0 │ │ │ │ @ instruction: 0xf8810c5c │ │ │ │ mrscc ip, (UNDEF: 1) │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ mvnle r4, r1, lsr #5 │ │ │ │ andlt r4, r3, r8, lsr #12 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ stclt 7, cr15, [r0, #-1000]! @ 0xfffffc18 │ │ │ │ @@ -229771,26 +229837,26 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x460d4614 │ │ │ │ pkhbtmi r4, r1, lr, lsl #12 │ │ │ │ stc2 7, cr15, [lr], {250} @ 0xfa │ │ │ │ cdpne 14, 10, cr1, cr3, cr9, {5} │ │ │ │ - strbmi pc, [r8, #1601] @ 0x641 @ │ │ │ │ + ldrbpl pc, [r8, #1601] @ 0x641 @ │ │ │ │ ldreq pc, [r5, #-704]! @ 0xfffffd40 │ │ │ │ strcc r1, [lr], #-3762 @ 0xfffff14e │ │ │ │ svc 0x0002f933 │ │ │ │ @ instruction: 0xf932b2c7 │ │ │ │ @ instruction: 0xf3c08f02 │ │ │ │ @ instruction: 0xf831008f │ │ │ │ - bl 0xff08c5dc │ │ │ │ - b 0x14b39f8 │ │ │ │ - bl 0x1c90594 │ │ │ │ + bl 0xff08c6dc │ │ │ │ + b 0x14b3af8 │ │ │ │ + bl 0x1c90694 │ │ │ │ @ instruction: 0xf8557ee8 │ │ │ │ - b 0x14ccac0 │ │ │ │ + b 0x14ccbc0 │ │ │ │ addsmi r0, ip, #92, 24 @ 0x5c00 │ │ │ │ vstmiavc lr, {s29-s104} │ │ │ │ vmlaeq.f32 s28, s14, s13 │ │ │ │ @ instruction: 0x0c07ea0c │ │ │ │ @ instruction: 0x0c0eea4c │ │ │ │ andgt pc, r0, r1, lsr #17 │ │ │ │ strbmi sp, [r8], -r0, ror #3 │ │ │ │ @@ -229800,76 +229866,76 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r5], -lr, lsl #12 │ │ │ │ pkhbtmi r1, r1, ip, lsl #30 │ │ │ │ mrrc2 7, 15, pc, r4, cr10 @ │ │ │ │ svcne 0x002b1f31 │ │ │ │ - strbmi pc, [r8], r1, asr #12 @ │ │ │ │ + ldrbpl pc, [r8], r1, asr #12 @ │ │ │ │ ldrteq pc, [r5], -r0, asr #5 @ │ │ │ │ @ instruction: 0xf853350c │ │ │ │ @ instruction: 0xf8542f04 │ │ │ │ @ instruction: 0xf8518f04 │ │ │ │ - bl 0xfed90650 │ │ │ │ - b 0x14b3a64 │ │ │ │ - bl 0x1c905d0 │ │ │ │ - blx 0x18cd5ec │ │ │ │ - b 0x14f0450 │ │ │ │ + bl 0xfed90750 │ │ │ │ + b 0x14b3b64 │ │ │ │ + bl 0x1c906d0 │ │ │ │ + blx 0x18cd6ec │ │ │ │ + b 0x14f0550 │ │ │ │ vmov.i32 q8, #36095 @ 0x00008cff │ │ │ │ - b 0x13f4a94 │ │ │ │ + b 0x13f4b94 │ │ │ │ addsmi r7, sp, #49664 @ 0xc200 │ │ │ │ eors pc, lr, r6, asr r8 @ │ │ │ │ andeq lr, ip, #552960 @ 0x87000 │ │ │ │ andeq lr, lr, #8192 @ 0x2000 │ │ │ │ andeq lr, r7, #532480 @ 0x82000 │ │ │ │ mvnle r6, sl │ │ │ │ pop {r3, r6, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fa43f8 │ │ │ │ svclt 0x0000bcad │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec47c84 │ │ │ │ + bl 0xfec47d84 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ @ instruction: 0x4605461c │ │ │ │ smlabtcs r0, sp, r9, lr │ │ │ │ ldc2 7, cr15, [sl], {250} @ 0xfa │ │ │ │ ldrdcs lr, [r0, -sp] │ │ │ │ - bcc 0x13842c │ │ │ │ + bcc 0x13852c │ │ │ │ ldreq pc, [r0], #-257 @ 0xfffffeff │ │ │ │ movwcc r3, #4609 @ 0x1201 │ │ │ │ svceq 0x0001f010 │ │ │ │ @ instruction: 0xf892d009 │ │ │ │ @ instruction: 0xf893c000 │ │ │ │ - bl 0xff028ab8 │ │ │ │ - b 0x14b3af4 │ │ │ │ + bl 0xff028bb8 │ │ │ │ + b 0x14b3bf4 │ │ │ │ @ instruction: 0xf8810c5c │ │ │ │ mrscc ip, (UNDEF: 1) │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ mvnle r4, r1, lsr #5 │ │ │ │ andlt r4, r3, r8, lsr #12 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ ldcllt 7, cr15, [lr], #-1000 @ 0xfffffc18 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ @ instruction: 0x460d4614 │ │ │ │ pkhbtmi r4, r0, lr, lsl #12 │ │ │ │ - blx 0xffc2eade │ │ │ │ + blx 0xffc2ebde │ │ │ │ cdpne 14, 10, cr1, cr3, cr9, {5} │ │ │ │ - strbmi pc, [r8, #1601] @ 0x641 @ │ │ │ │ + ldrbpl pc, [r8, #1601] @ 0x641 @ │ │ │ │ ldreq pc, [r5, #-704]! @ 0xfffffd40 │ │ │ │ strcc r1, [lr], #-3762 @ 0xfffff14e │ │ │ │ svcgt 0x0002f833 │ │ │ │ @ instruction: 0xf832b2c6 │ │ │ │ @ instruction: 0xf3c07f02 │ │ │ │ @ instruction: 0xf831008f │ │ │ │ - bl 0xff02c720 │ │ │ │ + bl 0xff02c820 │ │ │ │ @ instruction: 0xf8550c07 │ │ │ │ - bl 0x1ac8bf8 │ │ │ │ + bl 0x1ac8cf8 │ │ │ │ addsmi r0, ip, #1835008 @ 0x1c0000 │ │ │ │ mrrceq 10, 4, lr, ip, cr15 │ │ │ │ vmlaeq.f32 s28, s12, s29 │ │ │ │ vstmiavc r7, {s29-s104} │ │ │ │ @ instruction: 0x0c06ea0c │ │ │ │ @ instruction: 0x0c0eea4c │ │ │ │ andgt pc, r0, r1, lsr #17 │ │ │ │ @@ -229878,43 +229944,43 @@ │ │ │ │ mcrrlt 7, 15, pc, r6, cr10 @ │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r5], -lr, lsl #12 │ │ │ │ pkhbtmi r1, r0, ip, lsl #30 │ │ │ │ - blx 0xfee2eb4e │ │ │ │ + blx 0xfee2ec4e │ │ │ │ svcne 0x002b1f31 │ │ │ │ - strbmi pc, [r8], r1, asr #12 @ │ │ │ │ + ldrbpl pc, [r8], r1, asr #12 @ │ │ │ │ ldrteq pc, [r5], -r0, asr #5 @ │ │ │ │ @ instruction: 0xf853350c │ │ │ │ - blx 0x18bc788 │ │ │ │ + blx 0x18bc888 │ │ │ │ @ instruction: 0xf854fe80 │ │ │ │ @ instruction: 0xf3c0cf04 │ │ │ │ @ instruction: 0xf851100f │ │ │ │ - bl 0xfed90798 │ │ │ │ + bl 0xfed90898 │ │ │ │ @ instruction: 0xf8560c0c │ │ │ │ - bl 0x19a8c88 │ │ │ │ + bl 0x19a8d88 │ │ │ │ addsmi r0, sp, #536870912 @ 0x20000000 │ │ │ │ mrrceq 10, 4, lr, ip, cr15 │ │ │ │ vstmiavc r2, {s29-s104} │ │ │ │ andeq lr, ip, #552960 @ 0x87000 │ │ │ │ andeq lr, lr, #8192 @ 0x2000 │ │ │ │ andeq lr, r7, #532480 @ 0x82000 │ │ │ │ mvnle r6, sl │ │ │ │ pop {r6, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fa41f0 │ │ │ │ svclt 0x0000bc0f │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec47dc0 │ │ │ │ + bl 0xfec47ec0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ @ instruction: 0x461c4615 │ │ │ │ tstls r1, r6, lsl #12 │ │ │ │ - blx 0x202ebbe │ │ │ │ + blx 0x202ecbe │ │ │ │ @ instruction: 0x1e6a9901 │ │ │ │ @ instruction: 0xf1011e63 │ │ │ │ @ instruction: 0xf9130510 │ │ │ │ @ instruction: 0xf912cf01 │ │ │ │ @ instruction: 0xf11c4f01 │ │ │ │ svclt 0x00b80f07 │ │ │ │ vfmsvc.f32 s29, s8, s30 │ │ │ │ @@ -229929,95 +229995,95 @@ │ │ │ │ @ instruction: 0xf10107c4 │ │ │ │ svclt 0x00480101 │ │ │ │ stc 8, cr15, [r1], {1} │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ bicsle r4, ip, r9, lsr #5 │ │ │ │ andlt r4, r2, r0, lsr r6 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ - bllt 0xff5aec18 │ │ │ │ + bllt 0xff5aed18 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec47e38 │ │ │ │ + bl 0xfec47f38 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [lr], -r8, ror #31 │ │ │ │ mrcne 6, 4, r4, cr12, cr5, {0} │ │ │ │ @ instruction: 0xf7fa4607 │ │ │ │ vnegne.f64 d15, d1 │ │ │ │ @ instruction: 0xf6411eab │ │ │ │ - vmlsl.s q10, d16, d0[2] │ │ │ │ + @ instruction: 0xf2c056d8 │ │ │ │ strcc r0, [lr, #-1589] @ 0xfffff9cb │ │ │ │ svccs 0x0002f914 │ │ │ │ svcgt 0x0002f933 │ │ │ │ svceq 0x000ff112 │ │ │ │ - b 0x14e0b48 │ │ │ │ - blle 0x41081c │ │ │ │ + b 0x14e0c48 │ │ │ │ + blle 0x41091c │ │ │ │ cdpeq 1, 0, cr15, cr0, cr2, {6} │ │ │ │ svclt 0x00b82a00 │ │ │ │ @ instruction: 0xfe0efa4c │ │ │ │ - bcs 0x4e7890 │ │ │ │ + bcs 0x4e7990 │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ - blx 0x420be4 │ │ │ │ + blx 0x420ce4 │ │ │ │ sbclt pc, r2, #2, 28 │ │ │ │ svcgt 0x0002f831 │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf856429d │ │ │ │ - b 0xbf8d60 │ │ │ │ - b 0x473ca4 │ │ │ │ - b 0x13f44a8 │ │ │ │ + b 0xbf8e60 │ │ │ │ + b 0x473da4 │ │ │ │ + b 0x13f45a8 │ │ │ │ @ instruction: 0xf8a10c0e │ │ │ │ bicsle ip, r7, r0 │ │ │ │ pop {r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fa40f8 │ │ │ │ svclt 0x0000bb91 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r5], -lr, lsl #12 │ │ │ │ pkhbtmi r1, r0, ip, lsl #30 │ │ │ │ - blx 0xaecb8 │ │ │ │ + blx 0xaedb8 │ │ │ │ svcne 0x002b1f31 │ │ │ │ - strbmi pc, [r8], r1, asr #12 @ │ │ │ │ + ldrbpl pc, [r8], r1, asr #12 @ │ │ │ │ ldrteq pc, [r5], -r0, asr #5 @ │ │ │ │ @ instruction: 0xf914350c │ │ │ │ @ instruction: 0xf8532f04 │ │ │ │ @ instruction: 0xf1127f04 │ │ │ │ svclt 0x00b80f1f │ │ │ │ vstmiavc r7!, {s29-s107} │ │ │ │ @ instruction: 0xf1c2db0c │ │ │ │ - bcs 0xf3cf8 │ │ │ │ - blx 0x12e0bdc │ │ │ │ - blle 0x26fd30 │ │ │ │ + bcs 0xf3df8 │ │ │ │ + blx 0x12e0cdc │ │ │ │ + blle 0x26fe30 │ │ │ │ @ instruction: 0xf04f2a1f │ │ │ │ svclt 0x00d80c00 │ │ │ │ stc2 10, cr15, [r2], {7} @ │ │ │ │ svcvc 0x0004f851 │ │ │ │ - b 0xfe401788 │ │ │ │ - blx 0x18b1534 │ │ │ │ + b 0xfe401888 │ │ │ │ + blx 0x18b1634 │ │ │ │ vmull.u8 , d16, d0 │ │ │ │ @ instruction: 0xf856100f │ │ │ │ - b 0x1a0e14 │ │ │ │ - b 0xfe171558 │ │ │ │ + b 0x1a0f14 │ │ │ │ + b 0xfe171658 │ │ │ │ andvs r0, sl, r7, lsl #4 │ │ │ │ @ instruction: 0x4640d1d7 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - bllt 0x14aed20 │ │ │ │ + bllt 0x14aee20 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec47f40 │ │ │ │ + bl 0xfec48040 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ @ instruction: 0x461c4615 │ │ │ │ tstls r1, r6, lsl #12 │ │ │ │ - blx 0xff02ed3c │ │ │ │ + blx 0xff02ee3c │ │ │ │ @ instruction: 0x1e6a9901 │ │ │ │ @ instruction: 0xf1011e63 │ │ │ │ @ instruction: 0xf9130510 │ │ │ │ andcc ip, r1, #1, 30 │ │ │ │ svceq 0x0007f11c │ │ │ │ @ instruction: 0xf04fbfb8 │ │ │ │ - blle 0x4b4570 │ │ │ │ + blle 0x4b4670 │ │ │ │ @ instruction: 0xf1cc7814 │ │ │ │ @ instruction: 0xf1bc0e00 │ │ │ │ svclt 0x00b80f00 │ │ │ │ vseleq.f32 s30, s28, s9 │ │ │ │ @ instruction: 0xf1bcdb06 │ │ │ │ @ instruction: 0xf04f0f07 │ │ │ │ svclt 0x00d80e00 │ │ │ │ @@ -230025,194 +230091,194 @@ │ │ │ │ @ instruction: 0xf10107c4 │ │ │ │ svclt 0x00480101 │ │ │ │ stc 8, cr15, [r1], {1} │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ bicsle r4, ip, r9, lsr #5 │ │ │ │ andlt r4, r2, r0, lsr r6 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ - bllt 0x5aed98 │ │ │ │ + bllt 0x5aee98 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec47fb8 │ │ │ │ + bl 0xfec480b8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [lr], -r8, ror #31 │ │ │ │ mrcne 6, 4, r4, cr12, cr5, {0} │ │ │ │ @ instruction: 0xf7fa4607 │ │ │ │ @ instruction: 0x1eb1fa81 │ │ │ │ @ instruction: 0xf6411eab │ │ │ │ - vmlsl.s q10, d16, d0[2] │ │ │ │ + @ instruction: 0xf2c056d8 │ │ │ │ strcc r0, [lr, #-1589] @ 0xfffff9cb │ │ │ │ svccs 0x0002f914 │ │ │ │ @ instruction: 0xf1123302 │ │ │ │ svclt 0x00b80f0f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf8b3db0e │ │ │ │ @ instruction: 0xf1c2c000 │ │ │ │ - bcs 0xf45f4 │ │ │ │ - blx 0xc20cd8 │ │ │ │ - blle 0x270634 │ │ │ │ + bcs 0xf46f4 │ │ │ │ + blx 0xc20dd8 │ │ │ │ + blle 0x270734 │ │ │ │ @ instruction: 0xf04f2a0f │ │ │ │ svclt 0x00d80e00 │ │ │ │ vseleq.f32 s30, s4, s24 │ │ │ │ @ instruction: 0xf831b2c2 │ │ │ │ @ instruction: 0xf3c0cf02 │ │ │ │ addsmi r0, sp, #143 @ 0x8f │ │ │ │ eorscs pc, r2, r6, asr r8 @ │ │ │ │ @ instruction: 0x0c02ea2c │ │ │ │ vmlaeq.f32 s28, s4, s28 │ │ │ │ @ instruction: 0x0c0eea4c │ │ │ │ andgt pc, r0, r1, lsr #17 │ │ │ │ @ instruction: 0x4638d1d6 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ - blt 0xff52ee1c │ │ │ │ + blt 0xff52ef1c │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r5], -lr, lsl #12 │ │ │ │ pkhbtmi r1, r0, ip, lsl #30 │ │ │ │ - blx 0x10aee38 │ │ │ │ + blx 0x10aef38 │ │ │ │ svcne 0x002b1f31 │ │ │ │ - strbmi pc, [r8], r1, asr #12 @ │ │ │ │ + ldrbpl pc, [r8], r1, asr #12 @ │ │ │ │ ldrteq pc, [r5], -r0, asr #5 @ │ │ │ │ @ instruction: 0xf914350c │ │ │ │ movwcc r2, #20228 @ 0x4f04 │ │ │ │ svceq 0x001ff112 │ │ │ │ @ instruction: 0xf04fbfb8 │ │ │ │ - blle 0x433e70 │ │ │ │ + blle 0x433f70 │ │ │ │ @ instruction: 0xf1c2681f │ │ │ │ - bcs 0xf3e78 │ │ │ │ - blx 0xae0d5c │ │ │ │ - blle 0x26feb0 │ │ │ │ + bcs 0xf3f78 │ │ │ │ + blx 0xae0e5c │ │ │ │ + blle 0x26ffb0 │ │ │ │ @ instruction: 0xf04f2a1f │ │ │ │ svclt 0x00d80c00 │ │ │ │ stc2 10, cr15, [r2], {7} @ │ │ │ │ svcvc 0x0004f851 │ │ │ │ - b 0xfe401908 │ │ │ │ - blx 0x18b16b4 │ │ │ │ + b 0xfe401a08 │ │ │ │ + blx 0x18b17b4 │ │ │ │ vmull.u8 , d16, d0 │ │ │ │ @ instruction: 0xf856100f │ │ │ │ - b 0x1a0f94 │ │ │ │ - b 0xfe1716d8 │ │ │ │ + b 0x1a1094 │ │ │ │ + b 0xfe1717d8 │ │ │ │ andvs r0, sl, r7, lsl #4 │ │ │ │ @ instruction: 0x4640d1d7 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - blt 0xfe4aeea0 │ │ │ │ + blt 0xfe4aefa0 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec480c0 │ │ │ │ + bl 0xfec481c0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ ldrmi r4, [sp], -ip, lsl #12 │ │ │ │ andls r4, r1, #6291456 @ 0x600000 │ │ │ │ @ instruction: 0xf9fcf7fa │ │ │ │ vmulne.f32 s19, s22, s2 │ │ │ │ @ instruction: 0xf1044621 │ │ │ │ - bcc 0x132320 │ │ │ │ + bcc 0x132420 │ │ │ │ @ instruction: 0xf1bce010 │ │ │ │ @ instruction: 0xf04f0f07 │ │ │ │ svclt 0x00d80e00 │ │ │ │ vseleq.f32 s30, s24, s8 │ │ │ │ @ instruction: 0xf10107c4 │ │ │ │ svclt 0x00480101 │ │ │ │ stc 8, cr15, [r1], {1} │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ andsle r4, r5, sp, lsl #5 │ │ │ │ svcgt 0x0001f913 │ │ │ │ @ instruction: 0xf04f3201 │ │ │ │ @ instruction: 0xf11c0e00 │ │ │ │ - blle 0xffc34b30 │ │ │ │ + blle 0xffc34c30 │ │ │ │ mulmi r0, r2, r9 │ │ │ │ vmlseq.f32 s28, s24, s31 │ │ │ │ svceq 0x0000f1bc │ │ │ │ - blx 0x1227aa0 │ │ │ │ + blx 0x1227ba0 │ │ │ │ @ instruction: 0xf004f40e │ │ │ │ - bl 0x474730 │ │ │ │ + bl 0x474830 │ │ │ │ ldrb r0, [pc, r4, ror #28] │ │ │ │ andlt r4, r2, r0, lsr r6 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ - blt 0x142ef24 │ │ │ │ + blt 0x142f024 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec48144 │ │ │ │ + bl 0xfec48244 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [lr], -r8, ror #31 │ │ │ │ mrcne 6, 4, r4, cr12, cr5, {0} │ │ │ │ @ instruction: 0xf7fa4607 │ │ │ │ mrcne 9, 5, APSR_nzcv, cr1, cr11, {5} @ │ │ │ │ @ instruction: 0xf6411eab │ │ │ │ - vmlsl.s q10, d16, d0[2] │ │ │ │ + @ instruction: 0xf2c056d8 │ │ │ │ strcc r0, [lr, #-1589] @ 0xfffff9cb │ │ │ │ - bcs 0x4e8fc0 │ │ │ │ + bcs 0x4e90c0 │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ - blx 0x420ed0 │ │ │ │ + blx 0x420fd0 │ │ │ │ sbclt pc, r2, #2, 28 │ │ │ │ svcgt 0x0002f831 │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf856429d │ │ │ │ - b 0xbf904c │ │ │ │ - b 0x473f90 │ │ │ │ - b 0x13f4794 │ │ │ │ + b 0xbf914c │ │ │ │ + b 0x474090 │ │ │ │ + b 0x13f4894 │ │ │ │ @ instruction: 0xf8a10c0e │ │ │ │ andsle ip, r4, r0 │ │ │ │ svccs 0x0002f914 │ │ │ │ @ instruction: 0xf04f3302 │ │ │ │ @ instruction: 0xf1120e00 │ │ │ │ - blle 0xffa74be0 │ │ │ │ + blle 0xffa74ce0 │ │ │ │ @ instruction: 0xc000f9b3 │ │ │ │ vmlseq.f32 s28, s4, s31 │ │ │ │ - ble 0xff77b7b0 │ │ │ │ + ble 0xff77b8b0 │ │ │ │ stc2 10, cr15, [lr], {76} @ 0x4c @ │ │ │ │ cdpeq 0, 0, cr15, cr1, cr12, {0} │ │ │ │ vmuleq.f64 d30, d12, d14 │ │ │ │ @ instruction: 0x4638e7d9 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ - blt 0x2aefb0 │ │ │ │ + blt 0x2af0b0 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r5], -lr, lsl #12 │ │ │ │ pkhbtmi r1, r0, ip, lsl #30 │ │ │ │ @ instruction: 0xf974f7fa │ │ │ │ svcne 0x002b1f31 │ │ │ │ - strbmi pc, [r8], r1, asr #12 @ │ │ │ │ + ldrbpl pc, [r8], r1, asr #12 @ │ │ │ │ ldrteq pc, [r5], -r0, asr #5 @ │ │ │ │ @ instruction: 0xf914350c │ │ │ │ movwcc r2, #20228 @ 0x4f04 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svceq 0x001ff112 │ │ │ │ ldmdavs pc, {r1, r3, r8, r9, fp, ip, lr, pc} @ │ │ │ │ @ instruction: 0x0c02ea6f │ │ │ │ - blle 0x7bb80c │ │ │ │ + blle 0x7bb90c │ │ │ │ @ instruction: 0xf04f2a1f │ │ │ │ svclt 0x00d80c00 │ │ │ │ stc2 10, cr15, [r2], {7} @ │ │ │ │ svcvc 0x0004f851 │ │ │ │ - b 0xfe401a94 │ │ │ │ - blx 0x18b1840 │ │ │ │ + b 0xfe401b94 │ │ │ │ + blx 0x18b1940 │ │ │ │ vmull.u8 , d16, d0 │ │ │ │ @ instruction: 0xf856100f │ │ │ │ - b 0x1a1120 │ │ │ │ - b 0xfe171864 │ │ │ │ + b 0x1a1220 │ │ │ │ + b 0xfe171964 │ │ │ │ andvs r0, sl, r7, lsl #4 │ │ │ │ @ instruction: 0x4640d1db │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ stmiblt r8, {r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf70cfa47 │ │ │ │ stceq 0, cr15, [r1], {7} │ │ │ │ @ instruction: 0x0c67eb0c │ │ │ │ svclt 0x0000e7e2 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4825c │ │ │ │ + bl 0xfec4835c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ ldrmi r4, [sp], -ip, lsl #12 │ │ │ │ andls r4, r1, #6291456 @ 0x600000 │ │ │ │ @ instruction: 0xf92ef7fa │ │ │ │ vmulne.f32 s19, s22, s2 │ │ │ │ @ instruction: 0xf1044621 │ │ │ │ - bcc 0x1324bc │ │ │ │ + bcc 0x1325bc │ │ │ │ @ instruction: 0xf1bce010 │ │ │ │ @ instruction: 0xf04f0f07 │ │ │ │ svclt 0x00d80e00 │ │ │ │ vseleq.f32 s30, s24, s8 │ │ │ │ @ instruction: 0xf10107c4 │ │ │ │ svclt 0x00480101 │ │ │ │ stc 8, cr15, [r1], {1} │ │ │ │ @@ -230221,109 +230287,109 @@ │ │ │ │ svcgt 0x0001f913 │ │ │ │ @ instruction: 0xf11c3201 │ │ │ │ svclt 0x00b80f08 │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldmdavc r4, {r2, r3, r5, r6, r7, r8, r9, fp, ip, lr, pc} │ │ │ │ vmlseq.f32 s28, s24, s31 │ │ │ │ svceq 0x0000f1bc │ │ │ │ - blx 0xa27c3c │ │ │ │ + blx 0xa27d3c │ │ │ │ @ instruction: 0xf004f40e │ │ │ │ - bl 0x4748cc │ │ │ │ + bl 0x4749cc │ │ │ │ @ instruction: 0xe7df0e54 │ │ │ │ andlt r4, r2, r0, lsr r6 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ ldmdblt lr!, {r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec482e0 │ │ │ │ + bl 0xfec483e0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [lr], -r8, ror #31 │ │ │ │ mrcne 6, 4, r4, cr12, cr5, {0} │ │ │ │ @ instruction: 0xf7fa4607 │ │ │ │ cdpne 8, 11, cr15, cr1, cr13, {7} │ │ │ │ @ instruction: 0xf6411eab │ │ │ │ - vmlsl.s q10, d16, d0[2] │ │ │ │ + @ instruction: 0xf2c056d8 │ │ │ │ strcc r0, [lr, #-1589] @ 0xfffff9cb │ │ │ │ - bcs 0x4e915c │ │ │ │ + bcs 0x4e925c │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ - blx 0x42106c │ │ │ │ + blx 0x42116c │ │ │ │ sbclt pc, r2, #2, 28 │ │ │ │ svcgt 0x0002f831 │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf85642ab │ │ │ │ - b 0xbf91e8 │ │ │ │ - b 0x47412c │ │ │ │ - b 0x13f4930 │ │ │ │ + b 0xbf92e8 │ │ │ │ + b 0x47422c │ │ │ │ + b 0x13f4a30 │ │ │ │ @ instruction: 0xf8a10c0e │ │ │ │ andsle ip, r5, r0 │ │ │ │ svccs 0x0002f914 │ │ │ │ @ instruction: 0xf1123302 │ │ │ │ svclt 0x00b80f10 │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf8b3dbe5 │ │ │ │ - b 0x1ce1148 │ │ │ │ - bcs 0xf4954 │ │ │ │ - blx 0xc27cb4 │ │ │ │ + b 0x1ce1248 │ │ │ │ + bcs 0xf4a54 │ │ │ │ + blx 0xc27db4 │ │ │ │ @ instruction: 0xf00cfc0e │ │ │ │ - bl 0x47495c │ │ │ │ + bl 0x474a5c │ │ │ │ @ instruction: 0xe7d80e5c │ │ │ │ pop {r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fa40f8 │ │ │ │ svclt 0x0000b937 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r5], -lr, lsl #12 │ │ │ │ pkhbtmi r1, r0, ip, lsl #30 │ │ │ │ @ instruction: 0xf8a4f7fa │ │ │ │ svcne 0x002b1f31 │ │ │ │ - strbmi pc, [r8], r1, asr #12 @ │ │ │ │ + ldrbpl pc, [r8], r1, asr #12 @ │ │ │ │ ldrteq pc, [r5], -r0, asr #5 @ │ │ │ │ @ instruction: 0xf914350c │ │ │ │ movwcc r2, #20228 @ 0x4f04 │ │ │ │ svceq 0x0020f112 │ │ │ │ @ instruction: 0xf04fbfb8 │ │ │ │ - blle 0x3741a4 │ │ │ │ - b 0x1ccb224 │ │ │ │ - bcs 0xf41b4 │ │ │ │ - bcs 0x8e7e1c │ │ │ │ + blle 0x3742a4 │ │ │ │ + b 0x1ccb324 │ │ │ │ + bcs 0xf42b4 │ │ │ │ + bcs 0x8e7f1c │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - blx 0x2e1118 │ │ │ │ + blx 0x2e1218 │ │ │ │ @ instruction: 0xf851fc02 │ │ │ │ addsmi r7, sp, #4, 30 │ │ │ │ andeq lr, r7, #140, 20 @ 0x8c000 │ │ │ │ stc2 10, cr15, [r0], {95} @ 0x5f @ │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ eorsgt pc, ip, r6, asr r8 @ │ │ │ │ andeq lr, ip, #8192 @ 0x2000 │ │ │ │ andeq lr, r7, #532480 @ 0x82000 │ │ │ │ bicsle r6, sl, sl │ │ │ │ pop {r6, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fa41f0 │ │ │ │ - blx 0xadf5c4 │ │ │ │ + blx 0xadf6c4 │ │ │ │ @ instruction: 0xf007f70c │ │ │ │ - bl 0x3f41f4 │ │ │ │ + bl 0x3f42f4 │ │ │ │ ubfx r0, r7, #24, #3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec483fc │ │ │ │ + bl 0xfec484fc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ @ instruction: 0x4605461c │ │ │ │ smlabtcs r0, sp, r9, lr │ │ │ │ @ instruction: 0xf85ef7fa │ │ │ │ ldrdcs lr, [r0, -sp] │ │ │ │ - bcc 0x138ba4 │ │ │ │ + bcc 0x138ca4 │ │ │ │ ldreq pc, [r0], #-257 @ 0xfffffeff │ │ │ │ movwcc r3, #4609 @ 0x1201 │ │ │ │ svceq 0x0001f010 │ │ │ │ @ instruction: 0xf992d00b │ │ │ │ @ instruction: 0xf993c000 │ │ │ │ - bl 0x829230 │ │ │ │ + bl 0x829330 │ │ │ │ @ instruction: 0xf11c0c0e │ │ │ │ - b 0x14b423c │ │ │ │ + b 0x14b433c │ │ │ │ @ instruction: 0xf8810c5c │ │ │ │ mrscc ip, (UNDEF: 1) │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ mvnle r4, r1, lsr #5 │ │ │ │ andlt r4, r3, r8, lsr #12 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ stmialt r0, {r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ @@ -230331,28 +230397,28 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x460d4614 │ │ │ │ pkhbtmi r4, r1, lr, lsl #12 │ │ │ │ @ instruction: 0xf82ef7fa │ │ │ │ cdpne 14, 10, cr1, cr3, cr9, {5} │ │ │ │ - strbmi pc, [r8, #1601] @ 0x641 @ │ │ │ │ + ldrbpl pc, [r8, #1601] @ 0x641 @ │ │ │ │ ldreq pc, [r5, #-704]! @ 0xfffffd40 │ │ │ │ strcc r1, [lr], #-3762 @ 0xfffff14e │ │ │ │ svc 0x0002f932 │ │ │ │ @ instruction: 0xf933b2c7 │ │ │ │ @ instruction: 0xf3c08f02 │ │ │ │ @ instruction: 0xf831008f │ │ │ │ - bl 0x70ce9c │ │ │ │ - b 0x14b42d0 │ │ │ │ - bl 0x1490e54 │ │ │ │ + bl 0x70cf9c │ │ │ │ + b 0x14b43d0 │ │ │ │ + bl 0x1490f54 │ │ │ │ @ instruction: 0xf11c7ee8 │ │ │ │ @ instruction: 0xf14e0c01 │ │ │ │ @ instruction: 0xf8550e00 │ │ │ │ - b 0x14cd388 │ │ │ │ + b 0x14cd488 │ │ │ │ addsmi r0, ip, #92, 24 @ 0x5c00 │ │ │ │ vstmiavc lr, {s29-s104} │ │ │ │ streq lr, [r7], -r6, lsr #20 │ │ │ │ @ instruction: 0x0c07ea0c │ │ │ │ @ instruction: 0x0c06ea4c │ │ │ │ andgt pc, r0, r1, lsr #17 │ │ │ │ @ instruction: 0x4648d1dc │ │ │ │ @@ -230363,53 +230429,53 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r4], -sp, lsl #12 │ │ │ │ pkhbtmi r4, r1, lr, lsl #12 │ │ │ │ @ instruction: 0xfff0f7f9 │ │ │ │ @ instruction: 0xf1a41f29 │ │ │ │ @ instruction: 0xf6410e04 │ │ │ │ - vmls.f d20, d16, d0[2] │ │ │ │ + vshl.s64 , q4, #0 │ │ │ │ svcne 0x00330535 │ │ │ │ @ instruction: 0xf853340c │ │ │ │ sbclt r2, r7, #4, 30 │ │ │ │ svchi 0x0004f85e │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ svcvs 0x0004f851 │ │ │ │ @ instruction: 0x0c02eb18 │ │ │ │ rscvc lr, r2, #323584 @ 0x4f000 │ │ │ │ rscvc lr, r8, #67584 @ 0x10800 │ │ │ │ stceq 1, cr15, [r1], {28} │ │ │ │ andeq pc, r0, #-2147483632 @ 0x80000010 │ │ │ │ eorsvc pc, r7, r5, asr r8 @ │ │ │ │ mrrceq 10, 4, lr, ip, cr15 │ │ │ │ - b 0x1402900 │ │ │ │ - b 0xfe29063c │ │ │ │ - b 0x171b68 │ │ │ │ - b 0xfe171b58 │ │ │ │ + b 0x1402a00 │ │ │ │ + b 0xfe29073c │ │ │ │ + b 0x171c68 │ │ │ │ + b 0xfe171c58 │ │ │ │ andvs r0, sl, r6, lsl #4 │ │ │ │ @ instruction: 0x4648d1dd │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ stmdalt r4, {r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec48554 │ │ │ │ + bl 0xfec48654 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ @ instruction: 0x4605461c │ │ │ │ smlabtcs r0, sp, r9, lr │ │ │ │ @ instruction: 0xffb2f7f9 │ │ │ │ ldrdcs lr, [r0, -sp] │ │ │ │ - bcc 0x138cfc │ │ │ │ + bcc 0x138dfc │ │ │ │ ldreq pc, [r0], #-257 @ 0xfffffeff │ │ │ │ movwcc r3, #4609 @ 0x1201 │ │ │ │ svceq 0x0001f010 │ │ │ │ @ instruction: 0xf892d00b │ │ │ │ @ instruction: 0xf893c000 │ │ │ │ - bl 0x829388 │ │ │ │ + bl 0x829488 │ │ │ │ @ instruction: 0xf10c0c0e │ │ │ │ - b 0x14b4394 │ │ │ │ + b 0x14b4494 │ │ │ │ @ instruction: 0xf8810c5c │ │ │ │ mrscc ip, (UNDEF: 1) │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ mvnle r4, r1, lsr #5 │ │ │ │ andlt r4, r3, r8, lsr #12 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ ldmdalt r4, {r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ @@ -230418,26 +230484,26 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x460d4614 │ │ │ │ pkhbtmi r4, r1, lr, lsl #12 │ │ │ │ @ instruction: 0xff82f7f9 │ │ │ │ @ instruction: 0xf1a41ea9 │ │ │ │ @ instruction: 0xf6410e02 │ │ │ │ - vmls.f d20, d16, d0[2] │ │ │ │ + vshl.s64 , q4, #0 │ │ │ │ mrcne 5, 5, r0, cr3, cr5, {1} │ │ │ │ andcs r3, r0, #234881024 @ 0xe000000 │ │ │ │ svcgt 0x0002f83e │ │ │ │ @ instruction: 0xf833b2c7 │ │ │ │ @ instruction: 0xf3c08f02 │ │ │ │ @ instruction: 0xf831008f │ │ │ │ - bl 0x80cff8 │ │ │ │ + bl 0x80d0f8 │ │ │ │ @ instruction: 0xf8550c08 │ │ │ │ @ instruction: 0xf10c7037 │ │ │ │ - bl 0x1174400 │ │ │ │ - b 0xa73408 │ │ │ │ + bl 0x1174500 │ │ │ │ + b 0xa73508 │ │ │ │ ldrbmi r0, [r4, #-1543]! @ 0xfffff9f9 │ │ │ │ mrrceq 10, 4, lr, ip, cr15 │ │ │ │ vstmiavc r8, {s29-s104} │ │ │ │ @ instruction: 0x0c07ea0c │ │ │ │ @ instruction: 0x0c06ea4c │ │ │ │ andgt pc, r0, r1, lsr #17 │ │ │ │ strbmi sp, [r8], -r0, ror #3 │ │ │ │ @@ -230448,38 +230514,38 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ pkhbtmi r4, r1, lr, lsl #12 │ │ │ │ @ instruction: 0xff46f7f9 │ │ │ │ svcne 0x00211f33 │ │ │ │ cdpeq 1, 0, cr15, cr4, cr5, {5} │ │ │ │ - strbmi pc, [r8], r1, asr #12 @ │ │ │ │ + ldrbpl pc, [r8], r1, asr #12 @ │ │ │ │ ldrteq pc, [r5], -r0, asr #5 @ │ │ │ │ strcs r3, [r0], #-1292 @ 0xfffffaf4 │ │ │ │ svccs 0x0004f85e │ │ │ │ svcgt 0x0004f853 │ │ │ │ svcvc 0x0004f851 │ │ │ │ @ instruction: 0x0c0ceb12 │ │ │ │ vmlal.u , d16, d2[0] │ │ │ │ @ instruction: 0xf856100f │ │ │ │ - bl 0x1211538 │ │ │ │ + bl 0x1211638 │ │ │ │ @ instruction: 0xf11c0204 │ │ │ │ @ instruction: 0xf1420c01 │ │ │ │ ldrbmi r0, [r5, #-512]! @ 0xfffffe00 │ │ │ │ mrrceq 10, 4, lr, ip, cr15 │ │ │ │ vstmiavc r2, {s29-s104} │ │ │ │ andeq lr, ip, #552960 @ 0x87000 │ │ │ │ andeq lr, r8, #8192 @ 0x2000 │ │ │ │ andeq lr, r7, #532480 @ 0x82000 │ │ │ │ bicsle r6, pc, sl │ │ │ │ pop {r3, r6, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f943f8 │ │ │ │ svclt 0x0000bf9b │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec486a8 │ │ │ │ + bl 0xfec487a8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5000fe8 │ │ │ │ addlt r5, r5, sp, lsr ip │ │ │ │ ldceq 1, cr15, [r0], {12} │ │ │ │ stcgt 8, cr15, [r5], {28} │ │ │ │ mcrrne 3, 12, pc, r0, cr12 @ │ │ │ │ andgt pc, r4, sp, asr #17 │ │ │ │ @@ -230489,79 +230555,79 @@ │ │ │ │ @ instruction: 0xffe8f7f9 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec486f0 │ │ │ │ + bl 0xfec487f0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5000fe8 │ │ │ │ addlt r5, r5, sp, lsr ip │ │ │ │ ldceq 1, cr15, [r0], {12} │ │ │ │ stcgt 8, cr15, [r5], {28} │ │ │ │ mcrrne 3, 12, pc, r0, cr12 @ │ │ │ │ andgt pc, r4, sp, asr #17 │ │ │ │ - ldclcc 0, cr15, [pc], #316 @ 0xf164c │ │ │ │ + ldclcc 0, cr15, [pc], #316 @ 0xf174c │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ andgt pc, r8, sp, asr #17 │ │ │ │ @ instruction: 0xffc2f7f9 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec4873c │ │ │ │ + bl 0xfec4883c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r5, r8, ror #31 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr1, cr15, {2} │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xce01e9cd │ │ │ │ @ instruction: 0xffa6f7f9 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec48770 │ │ │ │ + bl 0xfec48870 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r5, r8, ror #31 │ │ │ │ stceq 0, cr15, [r1], {79} @ 0x4f │ │ │ │ @ instruction: 0xcc01e9cd │ │ │ │ - ldclcc 0, cr15, [pc], #316 @ 0xf16c0 │ │ │ │ + ldclcc 0, cr15, [pc], #316 @ 0xf17c0 │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xff8cf7f9 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r0, #-0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec487a8 │ │ │ │ + bl 0xfec488a8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r9, r8, asr #31 │ │ │ │ - blmi 0xb02e28 │ │ │ │ + blmi 0xb02f28 │ │ │ │ @ instruction: 0x46071e54 │ │ │ │ ldmdavs fp, {r0, r8, ip, pc} │ │ │ │ @ instruction: 0xf04f9307 │ │ │ │ @ instruction: 0xf7f90300 │ │ │ │ movwcs pc, #3715 @ 0xe83 @ │ │ │ │ ldrmi r9, [lr], r1, lsl #18 │ │ │ │ movwcc lr, #14797 @ 0x39cd │ │ │ │ movwcc lr, #22989 @ 0x59cd │ │ │ │ movweq pc, #45325 @ 0xb10d @ │ │ │ │ ldrmi r1, [sp], -sl, ror #24 │ │ │ │ streq pc, [r1], -lr │ │ │ │ svcgt 0x0001f914 │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ @ instruction: 0xf812b96e │ │ │ │ - bl 0xfec0c1f4 │ │ │ │ + bl 0xfec0c2f4 │ │ │ │ @ instruction: 0xf8050c06 │ │ │ │ @ instruction: 0xf00ecf01 │ │ │ │ @ instruction: 0xf10e0601 │ │ │ │ @ instruction: 0xf9140e01 │ │ │ │ cdpcs 15, 0, cr12, cr0, cr1, {0} │ │ │ │ @ instruction: 0xf812d0f1 │ │ │ │ @ instruction: 0xf1be6c02 │ │ │ │ @@ -230571,64 +230637,64 @@ │ │ │ │ @ instruction: 0xf10de7e0 │ │ │ │ movwcc r0, #4635 @ 0x121b │ │ │ │ @ instruction: 0xf10107c4 │ │ │ │ vaddw.u8 q8, q0, d1 │ │ │ │ svclt 0x0044004f │ │ │ │ @ instruction: 0xf801781c │ │ │ │ addsmi r4, r3, #256 @ 0x100 │ │ │ │ - blmi 0x2e5e04 │ │ │ │ - blls 0x2cb6a4 │ │ │ │ + blmi 0x2e5f04 │ │ │ │ + blls 0x2cb7a4 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SP_abt │ │ │ │ andlt r4, r9, r8, lsr r6 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ mcrlt 7, 6, pc, cr2, cr9, {7} @ │ │ │ │ - blx 0xff0add74 │ │ │ │ + blx 0xff0ade74 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec48860 │ │ │ │ + bl 0xfec48960 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r0 @ │ │ │ │ - blmi 0xc82ee4 │ │ │ │ + blmi 0xc82fe4 │ │ │ │ cdpne 6, 9, cr4, cr5, cr12, {0} │ │ │ │ ldmdavs fp, {r0, r1, r2, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ @ instruction: 0xf7f90300 │ │ │ │ movwcs pc, #3623 @ 0xe27 @ │ │ │ │ smlatbeq r2, sp, r1, pc @ │ │ │ │ stmib sp, {r2, r3, r4, r7, r9, sl, lr}^ │ │ │ │ stmib sp, {r8, r9, ip, sp}^ │ │ │ │ ldcne 3, cr3, [r2], #8 │ │ │ │ @ instruction: 0xf00c460b │ │ │ │ @ instruction: 0xf9350601 │ │ │ │ @ instruction: 0xf10cef02 │ │ │ │ stmdblt lr!, {r0, sl, fp}^ │ │ │ │ - blvs 0x1af76c │ │ │ │ + blvs 0x1af86c │ │ │ │ vmlaeq.f64 d14, d22, d30 │ │ │ │ svc 0x0002f823 │ │ │ │ streq pc, [r1], -ip │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ svc 0x0002f935 │ │ │ │ rscsle r2, r1, r0, lsl #28 │ │ │ │ stcvs 8, cr15, [r4], {50} @ 0x32 │ │ │ │ svceq 0x0008f1bc │ │ │ │ @ instruction: 0xf82344b6 │ │ │ │ andle lr, r1, r2, lsl #30 │ │ │ │ strb r3, [r0, r2, lsl #4]! │ │ │ │ stceq 1, cr15, [r2], {164} @ 0xa4 │ │ │ │ - strbmi pc, [r8], r1, asr #12 @ │ │ │ │ + ldrbpl pc, [r8], r1, asr #12 @ │ │ │ │ ldrteq pc, [r5], -r0, asr #5 @ │ │ │ │ sbclt r3, r2, #234881024 @ 0xe000000 │ │ │ │ svccc 0x0002f83c │ │ │ │ svcpl 0x0002f831 │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf8564564 │ │ │ │ - b 0x9b97bc │ │ │ │ - b 0x172300 │ │ │ │ - b 0x11b1f10 │ │ │ │ + b 0x9b98bc │ │ │ │ + b 0x172400 │ │ │ │ + b 0x11b2010 │ │ │ │ @ instruction: 0xf8ac0302 │ │ │ │ mvnle r3, r0 │ │ │ │ ldmdavs sl, {r0, r1, r2, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ ldrtmi sp, [r8], -r5, lsl #2 │ │ │ │ pop {r0, r1, r2, ip, sp, pc} │ │ │ │ @@ -230663,18 +230729,18 @@ │ │ │ │ @ instruction: 0xf8530c01 │ │ │ │ svccs 0x00002f04 │ │ │ │ @ instruction: 0xf856d0f2 │ │ │ │ @ instruction: 0xf1bc702c │ │ │ │ ldrtmi r0, [sl], #-3844 @ 0xfffff0fc │ │ │ │ andle r6, r1, sl, lsr #32 │ │ │ │ strb r3, [r2, r4, lsl #10]! │ │ │ │ - strbmi pc, [r8], r1, asr #12 @ │ │ │ │ + ldrbpl pc, [r8], r1, asr #12 @ │ │ │ │ ldrteq pc, [r5], -r0, asr #5 @ │ │ │ │ @ instruction: 0xf1011f0a │ │ │ │ - blx 0x18b27e4 │ │ │ │ + blx 0x18b28e4 │ │ │ │ @ instruction: 0xf852fc80 │ │ │ │ @ instruction: 0xf85e1f04 │ │ │ │ @ instruction: 0xf3c03b04 │ │ │ │ addsmi r1, r4, #15 │ │ │ │ eorspl pc, ip, r6, asr r8 @ │ │ │ │ movweq lr, #6787 @ 0x1a83 │ │ │ │ movweq lr, #23043 @ 0x5a03 │ │ │ │ @@ -230686,18 +230752,18 @@ │ │ │ │ strbmi sp, [r0], -r5, lsl #2 │ │ │ │ pop {r3, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f941f0 │ │ │ │ @ instruction: 0xf1c8bdf1 │ │ │ │ svclt 0x0000f9ed │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec48a04 │ │ │ │ + bl 0xfec48b04 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r9, r8, asr #31 │ │ │ │ - blmi 0xb03084 │ │ │ │ + blmi 0xb03184 │ │ │ │ @ instruction: 0x46071e54 │ │ │ │ ldmdavs fp, {r0, r8, ip, pc} │ │ │ │ @ instruction: 0xf04f9307 │ │ │ │ @ instruction: 0xf7f90300 │ │ │ │ movwcs pc, #3413 @ 0xd55 @ │ │ │ │ ldrmi r9, [lr], r1, lsl #18 │ │ │ │ movwcc lr, #14797 @ 0x39cd │ │ │ │ @@ -230722,64 +230788,64 @@ │ │ │ │ @ instruction: 0xf10de7e0 │ │ │ │ movwcc r0, #4635 @ 0x121b │ │ │ │ @ instruction: 0xf10107c4 │ │ │ │ vaddw.u8 q8, q0, d1 │ │ │ │ svclt 0x0044004f │ │ │ │ @ instruction: 0xf801781c │ │ │ │ addsmi r4, r3, #256 @ 0x100 │ │ │ │ - blmi 0x2e6060 │ │ │ │ - blls 0x2cb900 │ │ │ │ + blmi 0x2e6160 │ │ │ │ + blls 0x2cba00 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SP_abt │ │ │ │ andlt r4, r9, r8, lsr r6 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ ldclt 7, cr15, [r4, #996] @ 0x3e4 │ │ │ │ @ instruction: 0xf990f1c8 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec48abc │ │ │ │ + bl 0xfec48bbc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r0 @ │ │ │ │ - blmi 0xc83140 │ │ │ │ + blmi 0xc83240 │ │ │ │ cdpne 6, 9, cr4, cr5, cr12, {0} │ │ │ │ ldmdavs fp, {r0, r1, r2, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ @ instruction: 0xf7f90300 │ │ │ │ movwcs pc, #3321 @ 0xcf9 @ │ │ │ │ smlatbeq r2, sp, r1, pc @ │ │ │ │ stmib sp, {r2, r3, r4, r7, r9, sl, lr}^ │ │ │ │ stmib sp, {r8, r9, ip, sp}^ │ │ │ │ ldcne 3, cr3, [r2], #8 │ │ │ │ @ instruction: 0xf00c460b │ │ │ │ @ instruction: 0xf9350601 │ │ │ │ @ instruction: 0xf10cef02 │ │ │ │ stmdblt r6!, {r0, sl, fp}^ │ │ │ │ - blvs 0x1af9c8 │ │ │ │ + blvs 0x1afac8 │ │ │ │ @ instruction: 0xf82344b6 │ │ │ │ @ instruction: 0xf00cef02 │ │ │ │ @ instruction: 0xf10c0601 │ │ │ │ @ instruction: 0xf9350c01 │ │ │ │ cdpcs 15, 0, cr14, cr0, cr2, {0} │ │ │ │ @ instruction: 0xf832d0f2 │ │ │ │ @ instruction: 0xf1bc6c04 │ │ │ │ - bl 0xfec75540 │ │ │ │ + bl 0xfec75640 │ │ │ │ @ instruction: 0xf8230e06 │ │ │ │ andle lr, r1, r2, lsl #30 │ │ │ │ strb r3, [r0, r2, lsl #4]! │ │ │ │ stceq 1, cr15, [r2], {164} @ 0xa4 │ │ │ │ - strbmi pc, [r8], r1, asr #12 @ │ │ │ │ + ldrbpl pc, [r8], r1, asr #12 @ │ │ │ │ ldrteq pc, [r5], -r0, asr #5 @ │ │ │ │ sbclt r3, r2, #234881024 @ 0xe000000 │ │ │ │ svccc 0x0002f83c │ │ │ │ svcpl 0x0002f831 │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf8564564 │ │ │ │ - b 0x9b9a18 │ │ │ │ - b 0x17255c │ │ │ │ - b 0x11b216c │ │ │ │ + b 0x9b9b18 │ │ │ │ + b 0x17265c │ │ │ │ + b 0x11b226c │ │ │ │ @ instruction: 0xf8ac0302 │ │ │ │ mvnle r3, r0 │ │ │ │ ldmdavs sl, {r0, r1, r2, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ ldrtmi sp, [r8], -r5, lsl #2 │ │ │ │ pop {r0, r1, r2, ip, sp, pc} │ │ │ │ @@ -230811,32 +230877,32 @@ │ │ │ │ @ instruction: 0xf845443a │ │ │ │ @ instruction: 0xf00c2b04 │ │ │ │ @ instruction: 0xf10c0701 │ │ │ │ @ instruction: 0xf8530c01 │ │ │ │ svccs 0x00002f04 │ │ │ │ @ instruction: 0xf856d0f2 │ │ │ │ @ instruction: 0xf1bc702c │ │ │ │ - bl 0xfe975608 │ │ │ │ + bl 0xfe975708 │ │ │ │ eorvs r0, sl, r7, lsl #4 │ │ │ │ strcc sp, [r4, #-1] │ │ │ │ @ instruction: 0xf641e7e1 │ │ │ │ - vmlsl.s q10, d16, d0[2] │ │ │ │ + @ instruction: 0xf2c056d8 │ │ │ │ svcne 0x000a0635 │ │ │ │ streq pc, [ip], #-257 @ 0xfffffeff │ │ │ │ stc2 10, cr15, [r0], {95} @ 0x5f @ │ │ │ │ svcne 0x0004f852 │ │ │ │ - blcc 0x22fb94 │ │ │ │ + blcc 0x22fc94 │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf8564294 │ │ │ │ - b 0xfe1c5b18 │ │ │ │ - b 0x1b2630 │ │ │ │ - b 0xfe1b2644 │ │ │ │ + b 0xfe1c5c18 │ │ │ │ + b 0x1b2730 │ │ │ │ + b 0xfe1b2744 │ │ │ │ andsvs r0, r3, r1, lsl #6 │ │ │ │ - blmi 0x2e61e8 │ │ │ │ - blls 0x2cbaa4 │ │ │ │ + blmi 0x2e62e8 │ │ │ │ + blls 0x2cbba4 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SP_abt │ │ │ │ andlt r4, r8, r0, asr #12 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ stcllt 7, cr15, [r2], {249} @ 0xf9 │ │ │ │ @ instruction: 0xf8bef1c8 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ @@ -230854,24 +230920,24 @@ │ │ │ │ ldrmi r9, [r6], -r1, lsl #18 │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ stmib sp, {r0, r1, r8, r9, ip, sp}^ │ │ │ │ @ instruction: 0xf0033305 │ │ │ │ @ instruction: 0xf9150701 │ │ │ │ movwcc ip, #7937 @ 0x1f01 │ │ │ │ @ instruction: 0xf914b977 │ │ │ │ - bl 0xff0106a8 │ │ │ │ + bl 0xff0107a8 │ │ │ │ @ instruction: 0xf0030c07 │ │ │ │ movwcc r0, #5889 @ 0x1701 │ │ │ │ mrrceq 10, 4, lr, ip, cr15 │ │ │ │ svcgt 0x0001f806 │ │ │ │ svcgt 0x0001f915 │ │ │ │ rscsle r2, r0, r0, lsl #30 │ │ │ │ @ instruction: 0xec02f914 │ │ │ │ vmoveq.32 d12[0], lr │ │ │ │ - b 0x14bc708 │ │ │ │ + b 0x14bc808 │ │ │ │ @ instruction: 0xf8060e5e │ │ │ │ andle lr, r1, r1, lsl #30 │ │ │ │ ldrb r3, [lr, r1, lsl #8] │ │ │ │ tstpeq fp, #1073741827 @ p-variant is OBSOLETE @ 0x40000003 │ │ │ │ strbeq r3, [r4, r1, lsl #4] │ │ │ │ tstpeq r1, r1, lsl #2 @ p-variant is OBSOLETE │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ @@ -230884,15 +230950,15 @@ │ │ │ │ strbmi sp, [r0], -r5, lsl #2 │ │ │ │ pop {r3, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f941f0 │ │ │ │ @ instruction: 0xf1c8bc65 │ │ │ │ svclt 0x0000f861 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec48d1c │ │ │ │ + bl 0xfec48e1c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x461e0fd0 │ │ │ │ addlt r4, r7, r0, lsr fp │ │ │ │ ldmdavs fp, {r2, r3, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ cdpne 3, 9, cr0, cr5, cr0, {0} │ │ │ │ @ instruction: 0xf7f94607 │ │ │ │ @@ -230901,15 +230967,15 @@ │ │ │ │ @ instruction: 0x469e1cb2 │ │ │ │ stmib sp, {r1, r2, r3, r9, sl, lr}^ │ │ │ │ stmib sp, {r8, r9, ip, sp}^ │ │ │ │ @ instruction: 0xf00e3302 │ │ │ │ @ instruction: 0xf9350301 │ │ │ │ @ instruction: 0xf10ecf02 │ │ │ │ ldmdblt fp!, {r0, r9, sl, fp}^ │ │ │ │ - blcc 0x1b0028 │ │ │ │ + blcc 0x1b0128 │ │ │ │ @ instruction: 0x0c03ebbc │ │ │ │ movweq pc, #4110 @ 0x100e @ │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ mrrceq 10, 4, lr, ip, cr15 │ │ │ │ svcgt 0x0002f826 │ │ │ │ svcgt 0x0002f935 │ │ │ │ rscle r2, pc, r0, lsl #22 │ │ │ │ @@ -230917,104 +230983,104 @@ │ │ │ │ movweq lr, #51987 @ 0xcb13 │ │ │ │ svceq 0x0008f1be │ │ │ │ cmpeq r3, #323584 @ 0x4f000 │ │ │ │ svccc 0x0002f826 │ │ │ │ andcc sp, r2, #1 │ │ │ │ @ instruction: 0xf1a4e7db │ │ │ │ @ instruction: 0xf6410c02 │ │ │ │ - vmlsl.s q10, d16, d0[2] │ │ │ │ + @ instruction: 0xf2c056d8 │ │ │ │ strcc r0, [lr], #-1589 @ 0xfffff9cb │ │ │ │ @ instruction: 0xf83cb2c2 │ │ │ │ @ instruction: 0xf8313f02 │ │ │ │ @ instruction: 0xf3c05f02 │ │ │ │ strmi r0, [r4, #143]! @ 0x8f │ │ │ │ eorscs pc, r2, r6, asr r8 @ │ │ │ │ movweq lr, #10787 @ 0x2a23 │ │ │ │ andeq lr, r5, #8192 @ 0x2000 │ │ │ │ movweq lr, #10819 @ 0x2a43 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ - blmi 0x2e637c │ │ │ │ - blls 0x24bc38 │ │ │ │ + blmi 0x2e647c │ │ │ │ + blls 0x24bd38 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SP_abt │ │ │ │ andlt r4, r7, r8, lsr r6 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ - bllt 0xfff2fbc8 │ │ │ │ + bllt 0xfff2fcc8 │ │ │ │ @ instruction: 0xfff4f1c7 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ svcne 0x0014b089 │ │ │ │ @ instruction: 0x46814a35 │ │ │ │ smlabtcc r0, sp, r9, lr │ │ │ │ andls r6, r7, #1179648 @ 0x120000 │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ - blx 0x182fbfa │ │ │ │ + blx 0x182fcfa │ │ │ │ andcs r9, r0, #0, 22 │ │ │ │ cdpeq 1, 0, cr15, cr12, cr13, {0} │ │ │ │ ldrmi r9, [r4], r1, lsl #18 │ │ │ │ @ instruction: 0xf1a34675 │ │ │ │ stmib sp, {r3, r9, sl}^ │ │ │ │ stmib sp, {r0, r1, r9, sp}^ │ │ │ │ @ instruction: 0xf00c2205 │ │ │ │ @ instruction: 0xf8540701 │ │ │ │ @ instruction: 0xf10c2f04 │ │ │ │ ldmiblt pc, {r0, sl, fp} @ │ │ │ │ eorhi pc, ip, r3, asr r8 @ │ │ │ │ - bl 0xfed77ba0 │ │ │ │ - bl 0x1ab2468 │ │ │ │ + bl 0xfed77ca0 │ │ │ │ + bl 0x1ab2568 │ │ │ │ ldmdaeq r2, {r3, r5, r6, r7, r8, r9, sl, ip, sp, lr}^ │ │ │ │ sbcvc lr, r7, #270336 @ 0x42000 │ │ │ │ - blcs 0x22fd68 │ │ │ │ + blcs 0x22fe68 │ │ │ │ streq pc, [r1, -ip] │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ svccs 0x0004f854 │ │ │ │ rscle r2, fp, r0, lsl #30 │ │ │ │ eorvc pc, ip, r6, asr r8 @ │ │ │ │ stmiavc r2!, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ - bl 0x12f7f58 │ │ │ │ + bl 0x12f8058 │ │ │ │ @ instruction: 0xf1bc77e7 │ │ │ │ - b 0x14b5888 │ │ │ │ - b 0x11725c4 │ │ │ │ + b 0x14b5988 │ │ │ │ + b 0x11726c4 │ │ │ │ eorvs r7, sl, r7, asr #5 │ │ │ │ strcc sp, [r4, #-1] │ │ │ │ @ instruction: 0xf641e7d3 │ │ │ │ - vmlsl.s q10, d16, d0[2] │ │ │ │ + @ instruction: 0xf2c056d8 │ │ │ │ svcne 0x000a0635 │ │ │ │ streq pc, [ip], #-257 @ 0xfffffeff │ │ │ │ stc2 10, cr15, [r0], {95} @ 0x5f @ │ │ │ │ svcne 0x0004f852 │ │ │ │ - blcc 0x22fe18 │ │ │ │ + blcc 0x22ff18 │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf8564294 │ │ │ │ - b 0xfe1c5d9c │ │ │ │ - b 0x1b28b4 │ │ │ │ - b 0xfe1b28c8 │ │ │ │ + b 0xfe1c5e9c │ │ │ │ + b 0x1b29b4 │ │ │ │ + b 0xfe1b29c8 │ │ │ │ andsvs r0, r3, r1, lsl #6 │ │ │ │ - blmi 0x2e646c │ │ │ │ - blls 0x2cbd28 │ │ │ │ + blmi 0x2e656c │ │ │ │ + blls 0x2cbe28 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SP_abt │ │ │ │ andlt r4, r9, r8, asr #12 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ - bllt 0xfe12fcb8 │ │ │ │ + bllt 0xfe12fdb8 │ │ │ │ @ instruction: 0xff7cf1c7 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ mrrcne 0, 8, fp, ip, cr8 │ │ │ │ vnmlsne.f64 d20, d5, d24 │ │ │ │ smlabbls r1, r0, r6, r4 │ │ │ │ movwls r6, #30747 @ 0x781b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - blx 0xffa2fce8 │ │ │ │ + blx 0xffa2fde8 │ │ │ │ andeq pc, fp, #1073741827 @ 0x40000003 │ │ │ │ ldrmi r9, [r6], -r1, lsl #18 │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ stmib sp, {r0, r1, r8, r9, ip, sp}^ │ │ │ │ @ instruction: 0xf0033305 │ │ │ │ @ instruction: 0xf9150701 │ │ │ │ movwcc ip, #7937 @ 0x1f01 │ │ │ │ @@ -231024,15 +231090,15 @@ │ │ │ │ vmoveq.32 d12[0], lr │ │ │ │ vnmlaeq.f32 s29, s28, s30 │ │ │ │ svc 0x0001f806 │ │ │ │ svcgt 0x0001f915 │ │ │ │ rscsle r2, r0, r0, lsl #30 │ │ │ │ @ instruction: 0x7c02f914 │ │ │ │ @ instruction: 0x0c07ebbc │ │ │ │ - b 0x14bc98c │ │ │ │ + b 0x14bca8c │ │ │ │ @ instruction: 0xf8060c5c │ │ │ │ andle ip, r1, r1, lsl #30 │ │ │ │ ldrb r3, [lr, r1, lsl #8] │ │ │ │ tstpeq fp, #1073741827 @ p-variant is OBSOLETE @ 0x40000003 │ │ │ │ strbeq r3, [r4, r1, lsl #4] │ │ │ │ tstpeq r1, r1, lsl #2 @ p-variant is OBSOLETE │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ @@ -231045,15 +231111,15 @@ │ │ │ │ strbmi sp, [r0], -r5, lsl #2 │ │ │ │ pop {r3, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f941f0 │ │ │ │ @ instruction: 0xf1c7bb23 │ │ │ │ svclt 0x0000ff1f │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec48fa0 │ │ │ │ + bl 0xfec490a0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x461e0fd0 │ │ │ │ addlt r4, r7, r0, lsr fp │ │ │ │ ldmdavs fp, {r2, r3, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ cdpne 3, 9, cr0, cr5, cr0, {0} │ │ │ │ @ instruction: 0xf7f94607 │ │ │ │ @@ -231062,39 +231128,39 @@ │ │ │ │ @ instruction: 0x469e1cb2 │ │ │ │ stmib sp, {r1, r2, r3, r9, sl, lr}^ │ │ │ │ stmib sp, {r8, r9, ip, sp}^ │ │ │ │ @ instruction: 0xf00e3302 │ │ │ │ @ instruction: 0xf9350301 │ │ │ │ @ instruction: 0xf10ecf02 │ │ │ │ ldmdblt r3!, {r0, r9, sl, fp}^ │ │ │ │ - blcc 0x1b02ac │ │ │ │ + blcc 0x1b03ac │ │ │ │ movweq lr, #51987 @ 0xcb13 │ │ │ │ @ instruction: 0xf826085b │ │ │ │ @ instruction: 0xf00e3f02 │ │ │ │ @ instruction: 0xf10e0301 │ │ │ │ @ instruction: 0xf9350e01 │ │ │ │ - blcs 0x125a04 │ │ │ │ + blcs 0x125b04 │ │ │ │ @ instruction: 0xf932d0f0 │ │ │ │ - bl 0xff000e14 │ │ │ │ + bl 0xff000f14 │ │ │ │ @ instruction: 0xf1be0c03 │ │ │ │ - b 0x14b5a2c │ │ │ │ + b 0x14b5b2c │ │ │ │ @ instruction: 0xf8260c5c │ │ │ │ andle ip, r1, r2, lsl #30 │ │ │ │ ldrb r3, [ip, r2, lsl #4] │ │ │ │ stceq 1, cr15, [r2], {164} @ 0xa4 │ │ │ │ - strbmi pc, [r8], r1, asr #12 @ │ │ │ │ + ldrbpl pc, [r8], r1, asr #12 @ │ │ │ │ ldrteq pc, [r5], -r0, asr #5 @ │ │ │ │ sbclt r3, r2, #234881024 @ 0xe000000 │ │ │ │ svccc 0x0002f83c │ │ │ │ svcpl 0x0002f831 │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf85645a4 │ │ │ │ - b 0x9b9f04 │ │ │ │ - b 0x172a48 │ │ │ │ - b 0x11b2658 │ │ │ │ + b 0x9ba004 │ │ │ │ + b 0x172b48 │ │ │ │ + b 0x11b2758 │ │ │ │ @ instruction: 0xf8ac0302 │ │ │ │ mvnle r3, r0 │ │ │ │ ldmdavs sl, {r0, r1, r2, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ ldrtmi sp, [r8], -r5, lsl #2 │ │ │ │ pop {r0, r1, r2, ip, sp, pc} │ │ │ │ @@ -231107,63 +231173,63 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ svcne 0x0014b089 │ │ │ │ @ instruction: 0x46814a35 │ │ │ │ smlabtcc r0, sp, r9, lr │ │ │ │ andls r6, r7, #1179648 @ 0x120000 │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ - blx 0x7afe7c │ │ │ │ + blx 0x7aff7c │ │ │ │ andcs r9, r0, #0, 22 │ │ │ │ cdpeq 1, 0, cr15, cr12, cr13, {0} │ │ │ │ ldrmi r9, [r4], r1, lsl #18 │ │ │ │ @ instruction: 0xf1a34675 │ │ │ │ stmib sp, {r3, r9, sl}^ │ │ │ │ stmib sp, {r0, r1, r9, sp}^ │ │ │ │ @ instruction: 0xf00c2205 │ │ │ │ @ instruction: 0xf8540701 │ │ │ │ @ instruction: 0xf10c2f04 │ │ │ │ ldmiblt pc, {r0, sl, fp} @ │ │ │ │ eorvc pc, ip, r3, asr r8 @ │ │ │ │ stmiavc r2!, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ - bl 0x12f81b4 │ │ │ │ + bl 0x12f82b4 │ │ │ │ ldmdaeq r2, {r0, r1, r2, r5, r6, r7, r8, r9, sl, ip, sp, lr}^ │ │ │ │ sbcvc lr, r7, #270336 @ 0x42000 │ │ │ │ - blcs 0x22ffec │ │ │ │ + blcs 0x2300ec │ │ │ │ streq pc, [r1, -ip] │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ svccs 0x0004f854 │ │ │ │ rscle r2, fp, r0, lsl #30 │ │ │ │ eorhi pc, ip, r6, asr r8 @ │ │ │ │ - bl 0xfed77e4c │ │ │ │ - bl 0x1ab2714 │ │ │ │ + bl 0xfed77f4c │ │ │ │ + bl 0x1ab2814 │ │ │ │ @ instruction: 0xf1bc77e8 │ │ │ │ - b 0x14b5b0c │ │ │ │ - b 0x1172848 │ │ │ │ + b 0x14b5c0c │ │ │ │ + b 0x1172948 │ │ │ │ eorvs r7, sl, r7, asr #5 │ │ │ │ strcc sp, [r4, #-1] │ │ │ │ @ instruction: 0xf641e7d3 │ │ │ │ - vmlsl.s q10, d16, d0[2] │ │ │ │ + @ instruction: 0xf2c056d8 │ │ │ │ svcne 0x000a0635 │ │ │ │ streq pc, [ip], #-257 @ 0xfffffeff │ │ │ │ stc2 10, cr15, [r0], {95} @ 0x5f @ │ │ │ │ svcne 0x0004f852 │ │ │ │ - blcc 0x23009c │ │ │ │ + blcc 0x23019c │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf8564294 │ │ │ │ - b 0xfe1c6020 │ │ │ │ - b 0x1b2b38 │ │ │ │ - b 0xfe1b2b4c │ │ │ │ + b 0xfe1c6120 │ │ │ │ + b 0x1b2c38 │ │ │ │ + b 0xfe1b2c4c │ │ │ │ andsvs r0, r3, r1, lsl #6 │ │ │ │ - blmi 0x2e66f0 │ │ │ │ - blls 0x2cbfac │ │ │ │ + blmi 0x2e67f0 │ │ │ │ + blls 0x2cc0ac │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SP_abt │ │ │ │ andlt r4, r9, r8, asr #12 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ - blt 0x10aff3c │ │ │ │ + blt 0x10b003c │ │ │ │ cdp2 1, 3, cr15, cr10, cr7, {6} │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [lr], -pc, lsl #12 │ │ │ │ @@ -231175,20 +231241,20 @@ │ │ │ │ movweq pc, #4096 @ 0x1000 @ │ │ │ │ svchi 0x0001f912 │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ stmdagt r8, {r2, r3, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ vldmiane ip, {s29-s107} │ │ │ │ mcrrvs 10, 4, lr, r8, cr12 │ │ │ │ @ instruction: 0xf1ac46e1 │ │ │ │ - b 0x17f51a8 │ │ │ │ + b 0x17f52a8 │ │ │ │ svclt 0x00041ce8 │ │ │ │ ldmdbeq pc!, {r0, r1, r2, r3, r6, ip, sp, lr, pc}^ @ │ │ │ │ @ instruction: 0xb10b469e │ │ │ │ andls pc, r0, r1, lsl #17 │ │ │ │ - b 0x127e3c0 │ │ │ │ + b 0x127e4c0 │ │ │ │ vrsubhn.i16 d16, q0, q7 │ │ │ │ adcsmi r0, r9, #79 @ 0x4f │ │ │ │ ldrdlt sp, [r6, -lr]! │ │ │ │ movwpl pc, #1284 @ 0x504 @ │ │ │ │ @ instruction: 0xf8c32201 │ │ │ │ qasxmi r2, r0, r0 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ @@ -231198,24 +231264,24 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x461f4616 │ │ │ │ strmi r4, [r4], -sp, lsl #12 │ │ │ │ @ instruction: 0xf96af7f9 │ │ │ │ mcrne 14, 5, r1, cr9, cr10, {5} │ │ │ │ @ instruction: 0xf6411eb3 │ │ │ │ - vqdmlsl.s q10, d16, d0[2] │ │ │ │ + vqshl.s64 , q4, #0 │ │ │ │ @ instruction: 0x360e0735 │ │ │ │ @ instruction: 0xf9332500 │ │ │ │ @ instruction: 0xf04fef02 │ │ │ │ @ instruction: 0xf9320800 │ │ │ │ - blx 0xfe425c22 │ │ │ │ - b 0x14e5854 │ │ │ │ - b 0x1401390 │ │ │ │ + blx 0xfe425d22 │ │ │ │ + b 0x14e5954 │ │ │ │ + b 0x1401490 │ │ │ │ @ instruction: 0xf5ac4c4e │ │ │ │ - b 0x1744428 │ │ │ │ + b 0x1744528 │ │ │ │ @ instruction: 0xf83139ee │ │ │ │ svclt 0x0008ef02 │ │ │ │ stmdaeq r1, {ip, sp, lr, pc} │ │ │ │ streq lr, [r8, #-2629] @ 0xfffff5bb │ │ │ │ @ instruction: 0xf880fa5f │ │ │ │ @ instruction: 0xf647bf08 │ │ │ │ @ instruction: 0xf3c07cff │ │ │ │ @@ -231236,104 +231302,104 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x460e4617 │ │ │ │ @ instruction: 0x46041f1d │ │ │ │ @ instruction: 0xf91ef7f9 │ │ │ │ @ instruction: 0xf1a72300 │ │ │ │ @ instruction: 0xf6410e04 │ │ │ │ - vmul.i d20, d16, d0[2] │ │ │ │ + @ instruction: 0xf2c058d8 │ │ │ │ svcne 0x00310835 │ │ │ │ @ instruction: 0xf04f370c │ │ │ │ ldrmi r4, [r9], r0, lsl #20 │ │ │ │ svcgt 0x0004f85e │ │ │ │ @ instruction: 0xf8552600 │ │ │ │ - blx 0xfe17dcc6 │ │ │ │ - b 0x14e28e8 │ │ │ │ - b 0x141142c │ │ │ │ + blx 0xfe17ddc6 │ │ │ │ + b 0x14e29e8 │ │ │ │ + b 0x141152c │ │ │ │ ldrbne r0, [r2, r2, asr #24] │ │ │ │ svclt 0x0008454a │ │ │ │ sbclt r4, r2, #212, 10 @ 0x35000000 │ │ │ │ @ instruction: 0xf000bf04 │ │ │ │ @ instruction: 0xf06f0601 │ │ │ │ teqmi r3, #0, 24 │ │ │ │ svcvs 0x0004f851 │ │ │ │ eorscs pc, r2, r8, asr r8 @ │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0x0c0cea86 │ │ │ │ - b 0x4037e0 │ │ │ │ - b 0xfe1728f4 │ │ │ │ + b 0x4038e0 │ │ │ │ + b 0xfe1729f4 │ │ │ │ andvs r0, sl, r6, lsl #4 │ │ │ │ ldrdlt sp, [r3, -sl]! │ │ │ │ movwpl pc, #1284 @ 0x504 @ │ │ │ │ @ instruction: 0xf8c32201 │ │ │ │ qasxmi r2, r0, r0 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ stmdblt r6!, {r0, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ strmi fp, [lr], -r5, lsl #1 │ │ │ │ mrcne 6, 2, r4, cr5, cr12, {0} │ │ │ │ - bleq 0x52e53c │ │ │ │ + bleq 0x52e63c │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ strcs r9, [r0, -r3] │ │ │ │ @ instruction: 0xf8cef7f9 │ │ │ │ @ instruction: 0xf1044631 │ │ │ │ @ instruction: 0x26403eff │ │ │ │ svcge 0x0001f915 │ │ │ │ @ instruction: 0xf91e4632 │ │ │ │ ldrtmi r9, [fp], -r1, lsl #30 │ │ │ │ streq pc, [r1], #-0 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ orrcs pc, r9, #206848 @ 0x32800 │ │ │ │ @ instruction: 0x469a4691 │ │ │ │ - bls 0x12c88c │ │ │ │ - blls 0x1348a4 │ │ │ │ + bls 0x12c98c │ │ │ │ + blls 0x1349a4 │ │ │ │ subvs lr, r3, #270336 @ 0x42000 │ │ │ │ - bcc 0xfe103ba8 │ │ │ │ + bcc 0xfe103ca8 │ │ │ │ rscne lr, r3, #335872 @ 0x52000 │ │ │ │ @ instruction: 0xf04fbf04 │ │ │ │ @ instruction: 0x46a4097f │ │ │ │ @ instruction: 0xf881b10c │ │ │ │ mrscc r9, (UNDEF: 1) │ │ │ │ stmdaeq ip, {r3, r6, r9, fp, sp, lr, pc} │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ bicsle r4, r9, r9, asr r5 │ │ │ │ svceq 0x0000f1b8 │ │ │ │ - blls 0x1e61a0 │ │ │ │ + blls 0x1e62a0 │ │ │ │ @ instruction: 0xf5032201 │ │ │ │ @ instruction: 0xf8c35300 │ │ │ │ stmdals r3, {r4, r5, r8, r9, sl, fp, sp} │ │ │ │ pop {r0, r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f94ff0 │ │ │ │ svclt 0x0000b919 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ strmi fp, [ip], -r5, lsl #1 │ │ │ │ @ instruction: 0x461d4692 │ │ │ │ - blmi 0xff32fac4 │ │ │ │ - bleq 0xe6ecc4 │ │ │ │ + blpl 0xff72fbc4 │ │ │ │ + bleq 0xe6edc4 │ │ │ │ strcs r9, [r0, -r3] │ │ │ │ @ instruction: 0xf880f7f9 │ │ │ │ cdpeq 1, 0, cr15, cr2, cr5, {5} │ │ │ │ @ instruction: 0xf1aa1ea1 │ │ │ │ @ instruction: 0xf44f0c02 │ │ │ │ @ instruction: 0xf10a4480 │ │ │ │ strcs r0, [r0, #-2574] @ 0xfffff5f2 │ │ │ │ svchi 0x0002f83c │ │ │ │ @ instruction: 0xf83e4622 │ │ │ │ strtmi r9, [fp], -r2, lsl #30 │ │ │ │ - blx 0xff33b9f2 │ │ │ │ + blx 0xff33baf2 │ │ │ │ ldrmi r2, [r0], r8, lsl #7 │ │ │ │ stmib sp, {r0, r3, r4, r7, r9, sl, lr}^ │ │ │ │ - bleq 0xff5945fc │ │ │ │ - b 0x1198e04 │ │ │ │ + bleq 0xff5946fc │ │ │ │ + b 0x1198f04 │ │ │ │ ldrmi r4, [r0], r3, asr #4 │ │ │ │ andmi pc, r0, #679477248 @ 0x28800000 │ │ │ │ rsccc lr, r3, #335872 @ 0x52000 │ │ │ │ @ instruction: 0xf831b2c2 │ │ │ │ svclt 0x00043f02 │ │ │ │ streq pc, [r1], -r0 │ │ │ │ ldmvc pc!, {r0, r1, r2, r6, r9, sl, ip, sp, lr, pc}^ @ │ │ │ │ @@ -231353,26 +231419,26 @@ │ │ │ │ stmialt r0, {r0, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ ldrmi fp, [r1], r3, lsl #1 │ │ │ │ svcne 0x001e460c │ │ │ │ - bmi 0xff32fb74 │ │ │ │ - beq 0xe6ed74 │ │ │ │ + bpl 0xff72fc74 │ │ │ │ + beq 0xe6ee74 │ │ │ │ strcs r9, [r0, #-1] │ │ │ │ @ instruction: 0xf828f7f9 │ │ │ │ - blmi 0x12e3bc │ │ │ │ + blmi 0x12e4bc │ │ │ │ movweq pc, #16809 @ 0x41a9 @ │ │ │ │ @ instruction: 0xf1091f21 │ │ │ │ strcs r0, [r0, -ip, lsl #18] │ │ │ │ svccs 0x0004f853 │ │ │ │ svcmi 0x0004f856 │ │ │ │ @ instruction: 0xf04f46be │ │ │ │ - blx 0xff20549e │ │ │ │ + blx 0xff20559e │ │ │ │ sbclt ip, r4, #2, 28 │ │ │ │ sbcsvc lr, ip, #323584 @ 0x4f000 │ │ │ │ subeq lr, lr, #270336 @ 0x42000 │ │ │ │ vfmsvc.f32 s29, s28, s30 │ │ │ │ svclt 0x000845be │ │ │ │ svclt 0x0004455a │ │ │ │ streq pc, [r1, -r0] │ │ │ │ @@ -231381,15 +231447,15 @@ │ │ │ │ @ instruction: 0xf8517034 │ │ │ │ @ instruction: 0xf3c04f04 │ │ │ │ strbmi r1, [fp, #-15] │ │ │ │ andeq lr, r4, #532480 @ 0x82000 │ │ │ │ andeq lr, r7, #8192 @ 0x2000 │ │ │ │ andeq lr, r4, #532480 @ 0x82000 │ │ │ │ bicsle r6, r6, sl │ │ │ │ - blls 0x15e794 │ │ │ │ + blls 0x15e894 │ │ │ │ @ instruction: 0xf5032201 │ │ │ │ @ instruction: 0xf8c35300 │ │ │ │ stmdals r1, {r4, r5, r8, r9, sl, fp, sp} │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f94ff0 │ │ │ │ svclt 0x0000b86f │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ @@ -231401,21 +231467,21 @@ │ │ │ │ @ instruction: 0xffdcf7f8 │ │ │ │ strcs r4, [r0, #-1577] @ 0xfffff9d7 │ │ │ │ @ instruction: 0xf1013f01 │ │ │ │ ssatmi r0, #9, r0, lsl #18 │ │ │ │ svc 0x0001f816 │ │ │ │ movweq pc, #4096 @ 0x1000 @ │ │ │ │ svcgt 0x0001f817 │ │ │ │ - bl 0x7fab30 │ │ │ │ - bl 0x12f536c │ │ │ │ + bl 0x7fac30 │ │ │ │ + bl 0x12f546c │ │ │ │ @ instruction: 0xf5bc0e08 │ │ │ │ @ instruction: 0xf17e7f80 │ │ │ │ strbtmi r0, [r2], r0, lsl #28 │ │ │ │ ldrmi fp, [sl], -r4, lsr #31 │ │ │ │ - beq 0xee484 │ │ │ │ + beq 0xee584 │ │ │ │ @ instruction: 0xf881b10b │ │ │ │ mrscc sl, (UNDEF: 1) │ │ │ │ vorr.i32 d20, #34048 @ 0x00008500 │ │ │ │ strbmi r0, [r9, #-79] @ 0xffffffb1 │ │ │ │ @ instruction: 0xb125d1e2 │ │ │ │ movwpl pc, #1284 @ 0x504 @ │ │ │ │ @ instruction: 0xf8c32201 │ │ │ │ @@ -231427,21 +231493,21 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x460e4617 │ │ │ │ @ instruction: 0x46041e9d │ │ │ │ @ instruction: 0xffa0f7f8 │ │ │ │ cdpne 2, 11, cr2, cr1, cr0, {0} │ │ │ │ @ instruction: 0xf6411ebb │ │ │ │ - vmul.i d20, d16, d0[2] │ │ │ │ + @ instruction: 0xf2c058d8 │ │ │ │ smladxcc lr, r5, r8, r0 │ │ │ │ @ instruction: 0xf8334616 │ │ │ │ @ instruction: 0xf04fef02 │ │ │ │ @ instruction: 0xf8350900 │ │ │ │ - bl 0x825fb4 │ │ │ │ - bl 0x12753e8 │ │ │ │ + bl 0x8260b4 │ │ │ │ + bl 0x12754e8 │ │ │ │ @ instruction: 0xf5bc0e06 │ │ │ │ @ instruction: 0xf17e3f80 │ │ │ │ @ instruction: 0xf8310e00 │ │ │ │ svclt 0x00a8ef02 │ │ │ │ stmdbeq r1, {ip, sp, lr, pc} │ │ │ │ andeq lr, r9, #270336 @ 0x42000 │ │ │ │ @ instruction: 0xf980fa5f │ │ │ │ @@ -231465,27 +231531,27 @@ │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x460d461f │ │ │ │ @ instruction: 0x46044616 │ │ │ │ @ instruction: 0xff56f7f8 │ │ │ │ @ instruction: 0xf1a72300 │ │ │ │ svcne 0x00290e04 │ │ │ │ stceq 1, cr15, [r4], {166} @ 0xa6 │ │ │ │ - strbmi pc, [r8, r1, asr #12] @ │ │ │ │ + ldrbpl pc, [r8, r1, asr #12] @ │ │ │ │ ldreq pc, [r5, -r0, asr #5]! │ │ │ │ ldrmi r3, [sp], -ip, lsl #12 │ │ │ │ svcls 0x0004f85c │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ svccs 0x0004f85e │ │ │ │ andeq lr, r9, #18432 @ 0x4800 │ │ │ │ stmdbeq r5, {r0, r2, r6, r8, r9, fp, sp, lr, pc} │ │ │ │ svceq 0x0000f1b9 │ │ │ │ @ instruction: 0xf000d003 │ │ │ │ @ instruction: 0xf04f0801 │ │ │ │ - b 0x11bf058 │ │ │ │ - blx 0x18b3080 │ │ │ │ + b 0x11bf158 │ │ │ │ + blx 0x18b3180 │ │ │ │ @ instruction: 0xf851f880 │ │ │ │ @ instruction: 0xf3c09f04 │ │ │ │ strbmi r1, [r6, #-15]! │ │ │ │ eorshi pc, r8, r7, asr r8 @ │ │ │ │ andeq lr, r2, #561152 @ 0x89000 │ │ │ │ andeq lr, r8, #8192 @ 0x2000 │ │ │ │ andeq lr, r9, #532480 @ 0x82000 │ │ │ │ @@ -231505,22 +231571,22 @@ │ │ │ │ ldmdaeq r0, {r0, r1, r2, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xff0af7f8 │ │ │ │ @ instruction: 0x46391e72 │ │ │ │ @ instruction: 0xf9122600 │ │ │ │ @ instruction: 0xf000cf01 │ │ │ │ @ instruction: 0xf9150301 │ │ │ │ @ instruction: 0xf04faf01 │ │ │ │ - bl 0x775cd0 │ │ │ │ - b 0x14b4904 │ │ │ │ - bl 0x1411888 │ │ │ │ + bl 0x775dd0 │ │ │ │ + b 0x14b4a04 │ │ │ │ + bl 0x1411988 │ │ │ │ @ instruction: 0xf1b97cea │ │ │ │ @ instruction: 0xf17c0f80 │ │ │ │ strbmi r0, [pc], -r0, lsl #20 │ │ │ │ ldrmi fp, [lr], r4, lsr #31 │ │ │ │ - ble 0x2fc2e8 │ │ │ │ + ble 0x2fc3e8 │ │ │ │ svceq 0x0080f119 │ │ │ │ stceq 1, cr15, [r0], {92} @ 0x5c │ │ │ │ @ instruction: 0xf000bfbe │ │ │ │ strcs r0, [r0, r1, lsl #6] │ │ │ │ @ instruction: 0xb103469e │ │ │ │ tstcc r1, pc │ │ │ │ streq lr, [lr], -r6, asr #20 │ │ │ │ @@ -231537,41 +231603,41 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x460e4615 │ │ │ │ @ instruction: 0x4604461f │ │ │ │ mcr2 7, 6, pc, cr4, cr8, {7} @ │ │ │ │ @ instruction: 0xf1a51eb1 │ │ │ │ @ instruction: 0xf6410e02 │ │ │ │ - vmlsl.s q10, d16, d0[2] │ │ │ │ + @ instruction: 0xf2c056d8 │ │ │ │ mrcne 6, 5, r0, cr11, cr5, {1} │ │ │ │ andcs r3, r0, #58720256 @ 0x3800000 │ │ │ │ @ instruction: 0xf519e01c │ │ │ │ @ instruction: 0xf15c4f00 │ │ │ │ svclt 0x00bc0c00 │ │ │ │ stmdaeq r1, {ip, sp, lr, pc} │ │ │ │ strmi pc, [r0, -pc, asr #8] │ │ │ │ andeq lr, r8, #270336 @ 0x42000 │ │ │ │ @ instruction: 0xf880fa5f │ │ │ │ svcgt 0x0002f831 │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf85645ae │ │ │ │ - b 0xc12664 │ │ │ │ - b 0x2b55a8 │ │ │ │ - b 0x13f41ac │ │ │ │ + b 0xc12764 │ │ │ │ + b 0x2b56a8 │ │ │ │ + b 0x13f42ac │ │ │ │ @ instruction: 0xf8a10c07 │ │ │ │ andsle ip, r6, r0 │ │ │ │ svcgt 0x0002f93e │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ svcge 0x0002f933 │ │ │ │ stmdbeq ip, {r1, r3, r4, r8, r9, fp, sp, lr, pc} │ │ │ │ vstmiavc ip!, {s29-s107} │ │ │ │ vstmiavc sl!, {d30-} │ │ │ │ svcmi 0x0000f5b9 │ │ │ │ @ instruction: 0xf17c464f │ │ │ │ - blle 0xff4f4db8 │ │ │ │ + blle 0xff4f4eb8 │ │ │ │ stmdaeq r1, {ip, sp, lr, pc} │ │ │ │ ldrbvc pc, [pc, r7, asr #12]! @ │ │ │ │ ldrdlt lr, [r2, -r4]! │ │ │ │ movwpl pc, #1284 @ 0x504 @ │ │ │ │ @ instruction: 0xf8c32201 │ │ │ │ qasxmi r2, r0, r0 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ @@ -231581,15 +231647,15 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r5], -lr, lsl #12 │ │ │ │ @ instruction: 0x4604461f │ │ │ │ mcr2 7, 3, pc, cr12, cr8, {7} @ │ │ │ │ @ instruction: 0xf1a51f31 │ │ │ │ @ instruction: 0xf6410c04 │ │ │ │ - vmlsl.s q10, d16, d0[2] │ │ │ │ + @ instruction: 0xf2c056d8 │ │ │ │ svcne 0x003b0635 │ │ │ │ @ instruction: 0xf04f350c │ │ │ │ @ instruction: 0xf85c0e00 │ │ │ │ @ instruction: 0xf04f2f04 │ │ │ │ @ instruction: 0xf8530800 │ │ │ │ ldrbne r9, [r7, r4, lsl #30] │ │ │ │ andeq lr, r2, #25600 @ 0x6400 │ │ │ │ @@ -231598,17 +231664,17 @@ │ │ │ │ stmdbeq r0, {r0, r1, r2, r4, r5, r6, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf1b2da27 │ │ │ │ @ instruction: 0xf1774f00 │ │ │ │ svclt 0x00bc37ff │ │ │ │ stmdaeq r1, {ip, sp, lr, pc} │ │ │ │ andmi pc, r0, #79 @ 0x4f │ │ │ │ @ instruction: 0xf851b2c7 │ │ │ │ - b 0x149a254 │ │ │ │ + b 0x149a354 │ │ │ │ vmull.p8 q8, d0, d8 │ │ │ │ - b 0xfe176688 │ │ │ │ + b 0xfe176788 │ │ │ │ strbmi r0, [r5, #-521]! @ 0xfffffdf7 │ │ │ │ eorsvc pc, r7, r6, asr r8 @ │ │ │ │ andeq lr, r7, #8192 @ 0x2000 │ │ │ │ andeq lr, r9, #532480 @ 0x82000 │ │ │ │ bicsle r6, r4, sl │ │ │ │ svceq 0x0000f1be │ │ │ │ @ instruction: 0xf504d004 │ │ │ │ @@ -231627,16 +231693,16 @@ │ │ │ │ mrcne 14, 2, r1, cr13, cr6, {2} │ │ │ │ ldmdaeq r0, {r0, r1, r2, r8, ip, sp, lr, pc} │ │ │ │ mrc2 7, 0, pc, cr4, cr8, {7} │ │ │ │ smladxcs r0, r9, r6, r4 │ │ │ │ svc 0x0001f815 │ │ │ │ @ instruction: 0xf8162300 │ │ │ │ @ instruction: 0xf000cf01 │ │ │ │ - bl 0xfeff2ebc │ │ │ │ - bl 0x1c756f4 │ │ │ │ + bl 0xfeff2fbc │ │ │ │ + bl 0x1c757f4 │ │ │ │ ldrmi r0, [lr, #3598] @ 0xe0e │ │ │ │ @ instruction: 0x469cbfbc │ │ │ │ tstlt sl, r3, lsl r6 │ │ │ │ andgt pc, r0, r1, lsl #17 │ │ │ │ tstmi pc, #1073741824 @ 0x40000000 │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ mvnle r4, r1, asr #10 │ │ │ │ @@ -231651,31 +231717,31 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x461f4616 │ │ │ │ strmi r4, [r4], -sp, lsl #12 │ │ │ │ stc2l 7, cr15, [r0, #992]! @ 0x3e0 │ │ │ │ mcrne 14, 5, r1, cr9, cr10, {5} │ │ │ │ @ instruction: 0xf6411eb3 │ │ │ │ - vqdmlsl.s q10, d16, d0[2] │ │ │ │ + vqshl.s64 , q4, #0 │ │ │ │ @ instruction: 0x360e0735 │ │ │ │ @ instruction: 0xf8332500 │ │ │ │ - blx 0x18e632c │ │ │ │ + blx 0x18e642c │ │ │ │ @ instruction: 0xf832f880 │ │ │ │ @ instruction: 0xf04fef02 │ │ │ │ - bl 0xfeff4b30 │ │ │ │ + bl 0xfeff4c30 │ │ │ │ @ instruction: 0xf8570e0e │ │ │ │ - bl 0x1c12818 │ │ │ │ + bl 0x1c12918 │ │ │ │ strbmi r0, [ip, #3084] @ 0xc0c │ │ │ │ svcgt 0x0002f831 │ │ │ │ @ instruction: 0xf04fbfbc │ │ │ │ @ instruction: 0xf0000e00 │ │ │ │ - b 0xbf4b50 │ │ │ │ - b 0x475770 │ │ │ │ - b 0x13f5f74 │ │ │ │ - b 0x1235790 │ │ │ │ + b 0xbf4c50 │ │ │ │ + b 0x475870 │ │ │ │ + b 0x13f6074 │ │ │ │ + b 0x1235890 │ │ │ │ vabal.u8 q8, d0, d9 │ │ │ │ addsmi r0, lr, #143 @ 0x8f │ │ │ │ andgt pc, r0, r1, lsr #17 │ │ │ │ ldrdlt sp, [r5, -fp]! │ │ │ │ movwpl pc, #1284 @ 0x504 @ │ │ │ │ @ instruction: 0xf8c32201 │ │ │ │ qasxmi r2, r0, r0 │ │ │ │ @@ -231686,32 +231752,32 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r5], -lr, lsl #12 │ │ │ │ @ instruction: 0x4604461f │ │ │ │ ldc2 7, cr15, [sl, #992] @ 0x3e0 │ │ │ │ @ instruction: 0xf1a51f31 │ │ │ │ @ instruction: 0xf6410c04 │ │ │ │ - vmlsl.s q10, d16, d0[2] │ │ │ │ + @ instruction: 0xf2c056d8 │ │ │ │ svcne 0x003b0635 │ │ │ │ @ instruction: 0xf04f350c │ │ │ │ @ instruction: 0xf85c0e00 │ │ │ │ @ instruction: 0xf04f2f04 │ │ │ │ @ instruction: 0xf8530900 │ │ │ │ @ instruction: 0xf8517f04 │ │ │ │ - blne 0xff5963d0 │ │ │ │ + blne 0xff5964d0 │ │ │ │ streq lr, [r7, -r7, ror #22] │ │ │ │ sbclt r4, r7, #331350016 @ 0x13c00000 │ │ │ │ andcs fp, r0, #188, 30 @ 0x2f0 │ │ │ │ stmdbeq r1, {ip, sp, lr, pc} │ │ │ │ andeq lr, r2, #136, 20 @ 0x88000 │ │ │ │ vmlseq.f32 s28, s18, s28 │ │ │ │ eorsvc pc, r7, r6, asr r8 @ │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ - b 0x183d78 │ │ │ │ - b 0xfe173004 │ │ │ │ + b 0x183e78 │ │ │ │ + b 0xfe173104 │ │ │ │ andvs r0, sl, r8, lsl #4 │ │ │ │ @ instruction: 0xf1bed1df │ │ │ │ andle r0, r4, r0, lsl #30 │ │ │ │ movwpl pc, #1284 @ 0x504 @ │ │ │ │ @ instruction: 0xf8c32201 │ │ │ │ qasxmi r2, r0, r0 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ @@ -231725,22 +231791,22 @@ │ │ │ │ ldmdaeq r0, {r0, r1, r2, r8, ip, sp, lr, pc} │ │ │ │ ldc2l 7, cr15, [r2, #-992] @ 0xfffffc20 │ │ │ │ @ instruction: 0x46391e72 │ │ │ │ @ instruction: 0xf9152600 │ │ │ │ @ instruction: 0xf000cf01 │ │ │ │ @ instruction: 0xf9120301 │ │ │ │ @ instruction: 0xf04faf01 │ │ │ │ - bl 0xfeff6040 │ │ │ │ - b 0x14b4c6c │ │ │ │ - bl 0x1c11bf8 │ │ │ │ + bl 0xfeff6140 │ │ │ │ + b 0x14b4d6c │ │ │ │ + bl 0x1c11cf8 │ │ │ │ @ instruction: 0xf1b97cea │ │ │ │ @ instruction: 0xf17c0f80 │ │ │ │ strbmi r0, [pc], -r0, lsl #20 │ │ │ │ ldrmi fp, [lr], r4, lsr #31 │ │ │ │ - ble 0x2fc658 │ │ │ │ + ble 0x2fc758 │ │ │ │ svceq 0x0080f119 │ │ │ │ stceq 1, cr15, [r0], {92} @ 0x5c │ │ │ │ @ instruction: 0xf000bfbe │ │ │ │ strcs r0, [r0, r1, lsl #6] │ │ │ │ @ instruction: 0xb103469e │ │ │ │ tstcc r1, pc │ │ │ │ streq lr, [lr], -r6, asr #20 │ │ │ │ @@ -231757,41 +231823,41 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x460e4615 │ │ │ │ @ instruction: 0x4604461f │ │ │ │ stc2 7, cr15, [ip, #-992] @ 0xfffffc20 │ │ │ │ @ instruction: 0xf1a51eb1 │ │ │ │ @ instruction: 0xf6410e02 │ │ │ │ - vmlsl.s q10, d16, d0[2] │ │ │ │ + @ instruction: 0xf2c056d8 │ │ │ │ mrcne 6, 5, r0, cr11, cr5, {1} │ │ │ │ andcs r3, r0, #58720256 @ 0x3800000 │ │ │ │ @ instruction: 0xf519e01c │ │ │ │ @ instruction: 0xf15c4f00 │ │ │ │ svclt 0x00bc0c00 │ │ │ │ stmdaeq r1, {ip, sp, lr, pc} │ │ │ │ strmi pc, [r0, -pc, asr #8] │ │ │ │ andeq lr, r8, #270336 @ 0x42000 │ │ │ │ @ instruction: 0xf880fa5f │ │ │ │ svcgt 0x0002f831 │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf85645ae │ │ │ │ - b 0xc129d4 │ │ │ │ - b 0x2b5918 │ │ │ │ - b 0x13f451c │ │ │ │ + b 0xc12ad4 │ │ │ │ + b 0x2b5a18 │ │ │ │ + b 0x13f461c │ │ │ │ @ instruction: 0xf8a10c07 │ │ │ │ andsle ip, r6, r0 │ │ │ │ svcgt 0x0002f93e │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ svcge 0x0002f933 │ │ │ │ stmdbeq sl, {r2, r3, r4, r5, r7, r8, r9, fp, sp, lr, pc} │ │ │ │ vstmiavc ip!, {s29-s107} │ │ │ │ vstmiavc sl!, {d30-} │ │ │ │ svcmi 0x0000f5b9 │ │ │ │ @ instruction: 0xf17c464f │ │ │ │ - blle 0xff4f5128 │ │ │ │ + blle 0xff4f5228 │ │ │ │ stmdaeq r1, {ip, sp, lr, pc} │ │ │ │ ldrbvc pc, [pc, r7, asr #12]! @ │ │ │ │ ldrdlt lr, [r2, -r4]! │ │ │ │ movwpl pc, #1284 @ 0x504 @ │ │ │ │ @ instruction: 0xf8c32201 │ │ │ │ qasxmi r2, r0, r0 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ @@ -231801,15 +231867,15 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r5], -lr, lsl #12 │ │ │ │ @ instruction: 0x4604461f │ │ │ │ ldc2 7, cr15, [r4], #992 @ 0x3e0 │ │ │ │ @ instruction: 0xf1a51f31 │ │ │ │ @ instruction: 0xf6410c04 │ │ │ │ - vmlsl.s q10, d16, d0[2] │ │ │ │ + @ instruction: 0xf2c056d8 │ │ │ │ svcne 0x003b0635 │ │ │ │ @ instruction: 0xf04f350c │ │ │ │ @ instruction: 0xf85c0e00 │ │ │ │ @ instruction: 0xf04f2f04 │ │ │ │ @ instruction: 0xf8530800 │ │ │ │ ldrbne r9, [r7, r4, lsl #30] │ │ │ │ andeq lr, r9, #182272 @ 0x2c800 │ │ │ │ @@ -231818,17 +231884,17 @@ │ │ │ │ stmdbeq r0, {r0, r1, r2, r4, r5, r6, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf1b2da27 │ │ │ │ @ instruction: 0xf1774f00 │ │ │ │ svclt 0x00bc37ff │ │ │ │ stmdaeq r1, {ip, sp, lr, pc} │ │ │ │ andmi pc, r0, #79 @ 0x4f │ │ │ │ @ instruction: 0xf851b2c7 │ │ │ │ - b 0x149a5c4 │ │ │ │ + b 0x149a6c4 │ │ │ │ vmull.p8 q8, d0, d8 │ │ │ │ - b 0xfe1769f8 │ │ │ │ + b 0xfe176af8 │ │ │ │ strbmi r0, [r5, #-521]! @ 0xfffffdf7 │ │ │ │ eorsvc pc, r7, r6, asr r8 @ │ │ │ │ andeq lr, r7, #8192 @ 0x2000 │ │ │ │ andeq lr, r9, #532480 @ 0x82000 │ │ │ │ bicsle r6, r4, sl │ │ │ │ svceq 0x0000f1be │ │ │ │ @ instruction: 0xf504d004 │ │ │ │ @@ -231836,27 +231902,27 @@ │ │ │ │ svccs 0x0030f8c3 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f843f8 │ │ │ │ @ instruction: 0xf000bcf5 │ │ │ │ @ instruction: 0xf06f0801 │ │ │ │ ldrb r4, [fp, r0, lsl #4] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec49bfc │ │ │ │ + bl 0xfec49cfc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [pc], -r8, ror #31 │ │ │ │ @ instruction: 0x461d4616 │ │ │ │ @ instruction: 0xf7f84604 │ │ │ │ mrcne 12, 3, APSR_nzcv, cr2, cr15, {2} │ │ │ │ cdpcc 1, 15, cr15, cr15, cr5, {0} │ │ │ │ @ instruction: 0xf1074639 │ │ │ │ @ instruction: 0x26000510 │ │ │ │ svcgt 0x0001f91e │ │ │ │ svccc 0x0001f912 │ │ │ │ svceq 0x0007f11c │ │ │ │ - b 0x14e9294 │ │ │ │ + b 0x14e9394 │ │ │ │ @ instruction: 0xf0007ce3 │ │ │ │ movwcs r0, #1793 @ 0x701 │ │ │ │ @ instruction: 0xf881b10f │ │ │ │ teqmi r3, #0 │ │ │ │ @ instruction: 0xf0033101 │ │ │ │ vrsubhn.i16 d16, q0, │ │ │ │ adcmi r0, r9, #79 @ 0x4f │ │ │ │ @@ -231872,15 +231938,15 @@ │ │ │ │ stc2 10, cr15, [ip], {3} @ │ │ │ │ @ instruction: 0xf78cfa4f │ │ │ │ svclt 0x000445bc │ │ │ │ @ instruction: 0xf0002300 │ │ │ │ sbcsle r0, r9, r1, lsl #14 │ │ │ │ @ instruction: 0x0c03ea6f │ │ │ │ movweq pc, #4096 @ 0x1000 @ │ │ │ │ - b 0x14c4308 │ │ │ │ + b 0x14c4408 │ │ │ │ @ instruction: 0xf1cc7cdc │ │ │ │ strb r0, [pc, r0, lsl #25] │ │ │ │ stceq 1, cr15, [r0], {204} @ 0xcc │ │ │ │ streq pc, [r1, -r0] │ │ │ │ stc2 10, cr15, [ip], {67} @ 0x43 @ │ │ │ │ strb r2, [r7, r0, lsl #6] │ │ │ │ mvnle r2, r0, lsl #22 │ │ │ │ @@ -231889,129 +231955,129 @@ │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r6], -pc, lsl #12 │ │ │ │ @ instruction: 0x46041e9d │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ - blx 0xb0ab2 │ │ │ │ + blx 0xb0bb2 │ │ │ │ mrcne 14, 5, r1, cr3, cr9, {5} │ │ │ │ - strbmi pc, [r8, r1, asr #12] @ │ │ │ │ + ldrbpl pc, [r8, r1, asr #12] @ │ │ │ │ ldreq pc, [r5, -r0, asr #5]! │ │ │ │ eor r3, r5, lr, lsl #12 │ │ │ │ svceq 0x000ff1bc │ │ │ │ - blx 0x1a9bc0 │ │ │ │ - blx 0x4f231c │ │ │ │ + blx 0x1a9cc0 │ │ │ │ + blx 0x4f241c │ │ │ │ strbmi pc, [r6, #3214]! @ 0xc8e @ │ │ │ │ andcs fp, r0, #8, 30 │ │ │ │ bicsmi sp, r2, #5 │ │ │ │ @ instruction: 0xf5c20fd2 │ │ │ │ @ instruction: 0xf0004e00 │ │ │ │ - b 0x12f3308 │ │ │ │ + b 0x12f3408 │ │ │ │ @ instruction: 0xf8310202 │ │ │ │ @ instruction: 0xf002cf02 │ │ │ │ sbclt r0, r2, #65536 @ 0x10000 │ │ │ │ vrshr.u64 d20, d19, #64 │ │ │ │ @ instruction: 0xf857008f │ │ │ │ - b 0xbfabe4 │ │ │ │ - b 0x475b28 │ │ │ │ - b 0x13f632c │ │ │ │ + b 0xbface4 │ │ │ │ + b 0x475c28 │ │ │ │ + b 0x13f642c │ │ │ │ @ instruction: 0xf8a10c0e │ │ │ │ andsle ip, r7, r0 │ │ │ │ svccs 0x0002f933 │ │ │ │ svcgt 0x0002f915 │ │ │ │ svceq 0x000ff11c │ │ │ │ - b 0x14e2a2c │ │ │ │ + b 0x14e2b2c │ │ │ │ andcs r7, r0, #3616 @ 0xe20 │ │ │ │ @ instruction: 0xf1bcdbdf │ │ │ │ - ble 0xff3b6748 │ │ │ │ + ble 0xff3b6848 │ │ │ │ stceq 1, cr15, [r0], {204} @ 0xcc │ │ │ │ @ instruction: 0xfe0cfa42 │ │ │ │ ldrb r2, [r6, r0, lsl #4] │ │ │ │ - bcs 0x1045b0 │ │ │ │ + bcs 0x1046b0 │ │ │ │ ldrb sp, [r2, sp, asr #3] │ │ │ │ svceq 0x0000f1b8 │ │ │ │ @ instruction: 0xf504d004 │ │ │ │ andcs r5, r1, #0, 6 │ │ │ │ svccs 0x0030f8c3 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f843f8 │ │ │ │ svclt 0x0000bc2f │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r5], -lr, lsl #12 │ │ │ │ @ instruction: 0x4604461f │ │ │ │ - blx 0xfe830b76 │ │ │ │ + blx 0xfe830c76 │ │ │ │ cdpeq 1, 0, cr15, cr4, cr7, {5} │ │ │ │ @ instruction: 0xf1a51f31 │ │ │ │ @ instruction: 0xf6410c04 │ │ │ │ - vmlsl.s q10, d16, d0[2] │ │ │ │ + @ instruction: 0xf2c056d8 │ │ │ │ strcc r0, [ip, #-1589] @ 0xfffff9cb │ │ │ │ @ instruction: 0xf85c2700 │ │ │ │ @ instruction: 0xf91e3f04 │ │ │ │ @ instruction: 0xf1188f04 │ │ │ │ svclt 0x00bc0f1f │ │ │ │ movwcs r1, #2010 @ 0x7da │ │ │ │ @ instruction: 0xf1b8db13 │ │ │ │ - blle 0xc767c4 │ │ │ │ + blle 0xc768c4 │ │ │ │ svceq 0x001ff1b8 │ │ │ │ - blx 0x1e9c90 │ │ │ │ - blx 0x11af3f0 │ │ │ │ + blx 0x1e9d90 │ │ │ │ + blx 0x11af4f0 │ │ │ │ strbmi pc, [r3, #-2056] @ 0xfffff7f8 @ │ │ │ │ movwcs fp, #3848 @ 0xf08 │ │ │ │ bicsmi sp, fp, #5 │ │ │ │ @ instruction: 0xf1c30fdb │ │ │ │ @ instruction: 0xf0004200 │ │ │ │ teqmi fp, #67108864 @ 0x4000000 │ │ │ │ svchi 0x0004f851 │ │ │ │ streq pc, [r1, -r3] │ │ │ │ - b 0xfe31f700 │ │ │ │ + b 0xfe31f800 │ │ │ │ vsubl.u8 q8, d0, d2 │ │ │ │ strbmi r1, [r5, #-15]! │ │ │ │ eorscc pc, r3, r6, asr r8 @ │ │ │ │ andeq lr, r3, #8192 @ 0x2000 │ │ │ │ andeq lr, r8, #532480 @ 0x82000 │ │ │ │ bicle r6, lr, sl │ │ │ │ @ instruction: 0xf504b127 │ │ │ │ andcs r5, r1, #0, 6 │ │ │ │ svccs 0x0030f8c3 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f843f8 │ │ │ │ @ instruction: 0xf1c8bbd9 │ │ │ │ - blx 0x11b4c28 │ │ │ │ + blx 0x11b4d28 │ │ │ │ movwcs pc, #520 @ 0x208 @ │ │ │ │ @ instruction: 0x461ae7db │ │ │ │ bicsle r2, r2, r0, lsl #22 │ │ │ │ svclt 0x0000e7d7 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r5], -pc, lsl #12 │ │ │ │ cdpne 6, 5, cr4, cr14, cr4, {0} │ │ │ │ ldmdaeq r0, {r0, r1, r2, r8, ip, sp, lr, pc} │ │ │ │ - blx 0xfb0c3a │ │ │ │ + blx 0xfb0d3a │ │ │ │ @ instruction: 0xf1054639 │ │ │ │ @ instruction: 0x27003eff │ │ │ │ svcgt 0x0001f916 │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ svceq 0x0007f11c │ │ │ │ @ instruction: 0xf89edb29 │ │ │ │ @ instruction: 0xf1bc2000 │ │ │ │ - blle 0xb36878 │ │ │ │ + blle 0xb36978 │ │ │ │ svceq 0x0007f1bc │ │ │ │ - blx 0x1a9d38 │ │ │ │ + blx 0x1a9e38 │ │ │ │ @ instruction: 0xf1bcfc0c │ │ │ │ svclt 0x009c0fff │ │ │ │ @ instruction: 0xf0002300 │ │ │ │ stmdble r4, {r0, r8, sl} │ │ │ │ streq pc, [r1, #-0] │ │ │ │ - ldcleq 0, cr15, [pc], #316 @ 0xf2dd4 │ │ │ │ + ldcleq 0, cr15, [pc], #316 @ 0xf2ed4 │ │ │ │ tstlt sp, fp, lsr #12 │ │ │ │ andgt pc, r0, r1, lsl #17 │ │ │ │ tstmi pc, #1073741824 @ 0x40000000 │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ bicsle r4, r9, r1, asr #10 │ │ │ │ @ instruction: 0xf504b127 │ │ │ │ andcs r5, r1, #0, 6 │ │ │ │ @@ -232019,29 +232085,29 @@ │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f841f0 │ │ │ │ movwcs fp, #2953 @ 0xb89 │ │ │ │ streq pc, [r1, #-0] │ │ │ │ @ instruction: 0xe7e6469c │ │ │ │ stceq 1, cr15, [r0], {204} @ 0xcc │ │ │ │ @ instruction: 0xf0002300 │ │ │ │ - blx 0x9740dc │ │ │ │ + blx 0x9741dc │ │ │ │ ldrb pc, [lr, ip, lsl #24] @ │ │ │ │ bicsle r2, r7, r0, lsl #20 │ │ │ │ @ instruction: 0xf0004613 │ │ │ │ ldrmi r0, [r4], r1, lsl #10 │ │ │ │ svclt 0x0000e7d7 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r7], -lr, lsl #12 │ │ │ │ @ instruction: 0x46041e9d │ │ │ │ - stmiami r8, {r0, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + ldmpl r8, {r0, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldmdaeq r5!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ - blx 0xff8b0cf0 │ │ │ │ + blx 0xff8b0df0 │ │ │ │ mrcne 14, 5, r1, cr11, cr1, {5} │ │ │ │ strcc r2, [lr, -r0, lsl #12] │ │ │ │ ldmdahi sl, {r1, r2, r5, sp, lr, pc} │ │ │ │ svceq 0x0000f1bc │ │ │ │ @ instruction: 0xf1bcdb2c │ │ │ │ ldcle 15, cr0, [r0], #-60 @ 0xffffffc4 │ │ │ │ vseleq.f32 s30, s24, s4 │ │ │ │ @@ -232051,62 +232117,62 @@ │ │ │ │ @ instruction: 0xf000d303 │ │ │ │ @ instruction: 0xf64f0e01 │ │ │ │ sbclt r7, r2, #4177920 @ 0x3fc000 │ │ │ │ svcgt 0x0002f831 │ │ │ │ streq lr, [lr], -r6, asr #20 │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf85842bb │ │ │ │ - b 0xbfae20 │ │ │ │ - b 0x335d64 │ │ │ │ - b 0x13f3568 │ │ │ │ + b 0xbfaf20 │ │ │ │ + b 0x335e64 │ │ │ │ + b 0x13f3668 │ │ │ │ @ instruction: 0xf8a10c02 │ │ │ │ andsle ip, r5, r0 │ │ │ │ svcgt 0x0002f915 │ │ │ │ @ instruction: 0xf11c3302 │ │ │ │ - ble 0xff5769b0 │ │ │ │ + ble 0xff576ab0 │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xe7e246f1 │ │ │ │ stceq 1, cr15, [r0], {204} @ 0xcc │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf90cfa22 │ │ │ │ - bcs 0x12ccf8 │ │ │ │ + bcs 0x12cdf8 │ │ │ │ @ instruction: 0x4696d1d5 │ │ │ │ bfi r4, r1, #13, #10 │ │ │ │ @ instruction: 0xf504b126 │ │ │ │ andcs r5, r1, #0, 6 │ │ │ │ svccs 0x0030f8c3 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f843f8 │ │ │ │ svclt 0x0000bb15 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r6], -sp, lsl #12 │ │ │ │ @ instruction: 0x4604461f │ │ │ │ - blx 0xfe1b0da8 │ │ │ │ + blx 0xfe1b0ea8 │ │ │ │ svcne 0x00291f3b │ │ │ │ cdpeq 1, 0, cr15, cr4, cr6, {5} │ │ │ │ - strbmi pc, [r8, r1, asr #12] @ │ │ │ │ + ldrbpl pc, [r8, r1, asr #12] @ │ │ │ │ ldreq pc, [r5, -r0, asr #5]! │ │ │ │ strcs r3, [r0, #-1548] @ 0xfffff9f4 │ │ │ │ svcgt 0x0004f913 │ │ │ │ cdpeq 1, 0, cr15, cr4, cr14, {0} │ │ │ │ svceq 0x001ff11c │ │ │ │ @ instruction: 0xf8dedb2f │ │ │ │ @ instruction: 0xf1bc2000 │ │ │ │ - blle 0xc769f4 │ │ │ │ + blle 0xc76af4 │ │ │ │ svceq 0x001ff1bc │ │ │ │ - blx 0x1a9ec4 │ │ │ │ - blx 0xb30e30 │ │ │ │ + blx 0x1a9fc4 │ │ │ │ + blx 0xb30f30 │ │ │ │ strbmi pc, [r2, #-3084]! @ 0xfffff3f4 @ │ │ │ │ @ instruction: 0xf000d030 │ │ │ │ @ instruction: 0xf04f0c01 │ │ │ │ - b 0x123fa0c │ │ │ │ - blx 0x18b4244 │ │ │ │ + b 0x123fb0c │ │ │ │ + blx 0x18b4344 │ │ │ │ @ instruction: 0xf851fc80 │ │ │ │ @ instruction: 0xf3c08f04 │ │ │ │ ldrbmi r1, [r6, #-15]! │ │ │ │ eorsgt pc, ip, r7, asr r8 @ │ │ │ │ andeq lr, r8, #532480 @ 0x82000 │ │ │ │ andeq lr, ip, #8192 @ 0x2000 │ │ │ │ andeq lr, r8, #532480 @ 0x82000 │ │ │ │ @@ -232115,114 +232181,114 @@ │ │ │ │ andcs r5, r1, #0, 6 │ │ │ │ svccs 0x0030f8c3 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f841f0 │ │ │ │ @ instruction: 0xf04fbac5 │ │ │ │ strbtmi r0, [r2], -r0, lsl #24 │ │ │ │ @ instruction: 0xf1cce7dd │ │ │ │ - blx 0x975e58 │ │ │ │ + blx 0x975f58 │ │ │ │ @ instruction: 0xf04ff20c │ │ │ │ ldrb r0, [r6, r0, lsl #24] │ │ │ │ - bcs 0x1048b4 │ │ │ │ + bcs 0x1049b4 │ │ │ │ ldrb sp, [r2, pc, asr #3] │ │ │ │ @ instruction: 0xf04f4642 │ │ │ │ strb r0, [lr, r0, lsl #24] │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r6], -pc, lsl #12 │ │ │ │ cdpne 6, 5, cr4, cr13, cr0, {4} │ │ │ │ - blx 0x930e6c │ │ │ │ + blx 0x930f6c │ │ │ │ mrcne 6, 3, r4, cr2, cr9, {1} │ │ │ │ ldreq pc, [r0], -r7, lsl #2 │ │ │ │ @ instruction: 0xf9152700 │ │ │ │ andcc ip, r1, #1, 30 │ │ │ │ svceq 0x0007f11c │ │ │ │ @ instruction: 0xf992db30 │ │ │ │ @ instruction: 0xf1bc3000 │ │ │ │ - blle 0xd36aac │ │ │ │ + blle 0xd36bac │ │ │ │ svceq 0x0007f1bc │ │ │ │ - blx 0x1e9f9c │ │ │ │ - blx 0x14f1ee8 │ │ │ │ + blx 0x1ea09c │ │ │ │ + blx 0x14f1fe8 │ │ │ │ ldrbmi pc, [r4, #3724]! @ 0xe8c @ │ │ │ │ movwcs fp, #3844 @ 0xf04 │ │ │ │ streq pc, [r1], #-0 │ │ │ │ - b 0x1ce6ee8 │ │ │ │ + b 0x1ce6fe8 │ │ │ │ @ instruction: 0xf0000c03 │ │ │ │ ldrmi r0, [ip], -r1, lsl #6 │ │ │ │ vldmiavc ip, {s29-s107} │ │ │ │ stceq 1, cr15, [r0], {204} @ 0xcc │ │ │ │ @ instruction: 0xf881b10c │ │ │ │ teqmi fp, #0 │ │ │ │ @ instruction: 0xf0033101 │ │ │ │ vabdl.u8 q8, d0, d1 │ │ │ │ addmi r0, lr, #79 @ 0x4f │ │ │ │ ldrdlt sp, [r7, -r3]! │ │ │ │ movwpl pc, #1288 @ 0x508 @ │ │ │ │ @ instruction: 0xf8c32201 │ │ │ │ @ instruction: 0x46402f30 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - blt 0x1b30ee4 │ │ │ │ + blt 0x1b30fe4 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ streq pc, [r1], #-0 │ │ │ │ strb r4, [r3, r3, ror #12]! │ │ │ │ @ instruction: 0x0c0cea6f │ │ │ │ streq pc, [r1], #-0 │ │ │ │ stc2 10, cr15, [ip], {67} @ 0x43 @ │ │ │ │ @ instruction: 0xf00c2300 │ │ │ │ - bl 0x476728 │ │ │ │ + bl 0x476828 │ │ │ │ ldrb r0, [r7, ip, ror #24] │ │ │ │ bicle r2, ip, r0, lsl #22 │ │ │ │ @ instruction: 0xf000469c │ │ │ │ ldrb r0, [r1, r1, lsl #8] │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r6], -pc, lsl #12 │ │ │ │ @ instruction: 0x46041e9d │ │ │ │ @ instruction: 0xf9bef7f8 │ │ │ │ mrcne 14, 5, r1, cr3, cr9, {5} │ │ │ │ - strbmi pc, [r8, r1, asr #12] @ │ │ │ │ + ldrbpl pc, [r8, r1, asr #12] @ │ │ │ │ ldreq pc, [r5, -r0, asr #5]! │ │ │ │ @ instruction: 0xf04f360e │ │ │ │ eor r0, r8, r0, lsl #28 │ │ │ │ svceq 0x000ff1bc │ │ │ │ - blx 0x32a064 │ │ │ │ - blx 0x4ef7a0 │ │ │ │ + blx 0x32a164 │ │ │ │ + blx 0x4ef8a0 │ │ │ │ strbmi pc, [r2, #-3202]! @ 0xfffff37e @ │ │ │ │ @ instruction: 0xf04fbf08 │ │ │ │ andle r0, r6, r0, lsl #16 │ │ │ │ andeq lr, r8, #454656 @ 0x6f000 │ │ │ │ stmdaeq r1, {ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf5c20fd2 │ │ │ │ - b 0x148378c │ │ │ │ - blx 0x18b67b0 │ │ │ │ + b 0x148388c │ │ │ │ + blx 0x18b68b0 │ │ │ │ @ instruction: 0xf831f880 │ │ │ │ @ instruction: 0xf00ecf02 │ │ │ │ vmull.p8 q8, d0, d1 │ │ │ │ addsmi r0, lr, #143 @ 0x8f │ │ │ │ eorshi pc, r8, r7, asr r8 @ │ │ │ │ @ instruction: 0x0c08ea2c │ │ │ │ andeq lr, r8, #8192 @ 0x2000 │ │ │ │ @ instruction: 0x0c02ea4c │ │ │ │ andgt pc, r0, r1, lsr #17 │ │ │ │ @ instruction: 0xf915d01d │ │ │ │ movwcc ip, #12034 @ 0x2f02 │ │ │ │ svceq 0x000ff11c │ │ │ │ andcs fp, r0, #188, 30 @ 0x2f0 │ │ │ │ - blle 0xff904a08 │ │ │ │ + blle 0xff904b08 │ │ │ │ @ instruction: 0x8000f9b3 │ │ │ │ svceq 0x0000f1bc │ │ │ │ - b 0x1ce9af4 │ │ │ │ - blx 0x12f3808 │ │ │ │ + b 0x1ce9bf4 │ │ │ │ + blx 0x12f3908 │ │ │ │ @ instruction: 0xf04ff202 │ │ │ │ @ instruction: 0xf0020800 │ │ │ │ - bl 0x3f5fe8 │ │ │ │ + bl 0x3f60e8 │ │ │ │ ldrb r0, [r0, r2, ror #4] │ │ │ │ @ instruction: 0xf1b84642 │ │ │ │ bicle r0, r5, r0, lsl #30 │ │ │ │ @ instruction: 0xf1bee7cb │ │ │ │ andle r0, r4, r0, lsl #30 │ │ │ │ movwpl pc, #1284 @ 0x504 @ │ │ │ │ @ instruction: 0xf8c32201 │ │ │ │ @@ -232234,83 +232300,83 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r6], -sp, lsl #12 │ │ │ │ @ instruction: 0x4604461f │ │ │ │ @ instruction: 0xf952f7f8 │ │ │ │ svcne 0x00291f3b │ │ │ │ cdpeq 1, 0, cr15, cr4, cr6, {5} │ │ │ │ - strbmi pc, [r8, r1, asr #12] @ │ │ │ │ + ldrbpl pc, [r8, r1, asr #12] @ │ │ │ │ ldreq pc, [r5, -r0, asr #5]! │ │ │ │ strcs r3, [r0, #-1548] @ 0xfffff9f4 │ │ │ │ svchi 0x0004f913 │ │ │ │ cdpeq 1, 0, cr15, cr4, cr14, {0} │ │ │ │ svceq 0x001ff118 │ │ │ │ @ instruction: 0xf04fbfbc │ │ │ │ strbtmi r0, [r2], -r0, lsl #24 │ │ │ │ @ instruction: 0xf8dedb17 │ │ │ │ @ instruction: 0xf1b82000 │ │ │ │ - blle 0xd36c5c │ │ │ │ + blle 0xd36d5c │ │ │ │ svceq 0x001ff1b8 │ │ │ │ - blx 0x1aa144 │ │ │ │ - blx 0x1432088 │ │ │ │ + blx 0x1aa244 │ │ │ │ + blx 0x1432188 │ │ │ │ strbmi pc, [r2, #-2056] @ 0xfffff7f8 @ │ │ │ │ andcs fp, r0, #8, 30 │ │ │ │ - b 0x1ce7090 │ │ │ │ + b 0x1ce7190 │ │ │ │ @ instruction: 0xf0000c02 │ │ │ │ - b 0x14b3880 │ │ │ │ + b 0x14b3980 │ │ │ │ @ instruction: 0xf1cc7cdc │ │ │ │ @ instruction: 0xf8514c00 │ │ │ │ @ instruction: 0x432a8f04 │ │ │ │ streq pc, [r1, #-2] │ │ │ │ - b 0xfe304668 │ │ │ │ - blx 0x18b38c4 │ │ │ │ + b 0xfe304768 │ │ │ │ + blx 0x18b39c4 │ │ │ │ vmull.u8 , d16, d0 │ │ │ │ @ instruction: 0xf857100f │ │ │ │ - b 0x1a3190 │ │ │ │ - b 0xfe1738d4 │ │ │ │ + b 0x1a3290 │ │ │ │ + b 0xfe1739d4 │ │ │ │ andvs r0, sl, r8, lsl #4 │ │ │ │ smlawtlt r5, r8, r1, sp │ │ │ │ movwpl pc, #1284 @ 0x504 @ │ │ │ │ @ instruction: 0xf8c32201 │ │ │ │ qasxmi r2, r0, r0 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ stmiblt sl, {r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ stmdaeq r8, {r0, r1, r2, r3, r5, r6, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf808fa42 │ │ │ │ @ instruction: 0xf0082200 │ │ │ │ - bl 0x3f60d4 │ │ │ │ + bl 0x3f61d4 │ │ │ │ ldrb r0, [r6, r8, ror #24] │ │ │ │ - bcs 0x104b28 │ │ │ │ + bcs 0x104c28 │ │ │ │ ldrb sp, [r2, fp, asr #3] │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r6], -pc, lsl #12 │ │ │ │ cdpne 6, 5, cr4, cr13, cr4, {0} │ │ │ │ @ instruction: 0xf8eaf7f8 │ │ │ │ mrcne 6, 3, r4, cr2, cr9, {1} │ │ │ │ @ instruction: 0x26003710 │ │ │ │ svcgt 0x0001f915 │ │ │ │ @ instruction: 0xf11c3201 │ │ │ │ - blle 0xbb6d2c │ │ │ │ + blle 0xbb6e2c │ │ │ │ mulhi r0, r2, r8 │ │ │ │ svceq 0x0000f1bc │ │ │ │ @ instruction: 0xf1bcdb2c │ │ │ │ ldcle 15, cr0, [r6], #-28 @ 0xffffffe4 │ │ │ │ stc2 10, cr15, [ip], {8} @ │ │ │ │ svceq 0x00fff1bc │ │ │ │ @ instruction: 0xf04fbf9c │ │ │ │ @ instruction: 0xf0000e00 │ │ │ │ stmdble r4, {r0, r8, r9} │ │ │ │ movweq pc, #4096 @ 0x1000 @ │ │ │ │ - ldcleq 0, cr15, [pc], #316 @ 0xf3274 │ │ │ │ + ldcleq 0, cr15, [pc], #316 @ 0xf3374 │ │ │ │ @ instruction: 0xb10b469e │ │ │ │ andgt pc, r0, r1, lsl #17 │ │ │ │ - b 0x127f548 │ │ │ │ + b 0x127f648 │ │ │ │ vrsubhn.i16 d16, q0, q7 │ │ │ │ adcsmi r0, r9, #79 @ 0x4f │ │ │ │ ldrdlt sp, [r6, -r8]! │ │ │ │ movwpl pc, #1284 @ 0x504 @ │ │ │ │ @ instruction: 0xf8c32201 │ │ │ │ qasxmi r2, r0, r0 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ @@ -232331,15 +232397,15 @@ │ │ │ │ svclt 0x0000e7cf │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r7], -lr, lsl #12 │ │ │ │ @ instruction: 0x46041e9d │ │ │ │ - stmiami r8, {r0, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + ldmpl r8, {r0, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldmdaeq r5!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf886f7f8 │ │ │ │ mrcne 14, 5, r1, cr11, cr1, {5} │ │ │ │ strcc r2, [lr, -r0, lsl #12] │ │ │ │ ldmdahi sl, {r1, r2, r5, sp, lr, pc} │ │ │ │ svceq 0x0000f1bc │ │ │ │ @ instruction: 0xf1bcdb2c │ │ │ │ @@ -232351,30 +232417,30 @@ │ │ │ │ @ instruction: 0xf000d303 │ │ │ │ @ instruction: 0xf64f0e01 │ │ │ │ sbclt r7, r2, #4177920 @ 0x3fc000 │ │ │ │ svcgt 0x0002f831 │ │ │ │ streq lr, [lr], -r6, asr #20 │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf858429f │ │ │ │ - b 0xbfb2d0 │ │ │ │ - b 0x336214 │ │ │ │ - b 0x13f3a18 │ │ │ │ + b 0xbfb3d0 │ │ │ │ + b 0x336314 │ │ │ │ + b 0x13f3b18 │ │ │ │ @ instruction: 0xf8a10c02 │ │ │ │ andsle ip, r9, r0 │ │ │ │ svcgt 0x0002f915 │ │ │ │ @ instruction: 0xf11c3302 │ │ │ │ - ble 0xff576e64 │ │ │ │ + ble 0xff576f64 │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xe7e246f1 │ │ │ │ @ instruction: 0x0c0cea6f │ │ │ │ vseleq.f32 s30, s24, s5 │ │ │ │ andeq pc, r1, #14 │ │ │ │ ldmdbeq lr, {r1, r8, r9, fp, sp, lr, pc}^ │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ - bcs 0x12d1a0 │ │ │ │ + bcs 0x12d2a0 │ │ │ │ @ instruction: 0x4696d1d1 │ │ │ │ bfi r4, r1, #13, #6 │ │ │ │ @ instruction: 0xf504b126 │ │ │ │ andcs r5, r1, #0, 6 │ │ │ │ svccs 0x0030f8c3 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f843f8 │ │ │ │ @@ -232384,31 +232450,31 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r6], -sp, lsl #12 │ │ │ │ @ instruction: 0x4604461f │ │ │ │ @ instruction: 0xf826f7f8 │ │ │ │ svcne 0x00291f3b │ │ │ │ cdpeq 1, 0, cr15, cr4, cr6, {5} │ │ │ │ - strbmi pc, [r8, r1, asr #12] @ │ │ │ │ + ldrbpl pc, [r8, r1, asr #12] @ │ │ │ │ ldreq pc, [r5, -r0, asr #5]! │ │ │ │ strcs r3, [r0, #-1548] @ 0xfffff9f4 │ │ │ │ svcgt 0x0004f913 │ │ │ │ cdpeq 1, 0, cr15, cr4, cr14, {0} │ │ │ │ svceq 0x0020f11c │ │ │ │ @ instruction: 0xf8dedb2f │ │ │ │ @ instruction: 0xf1bc2000 │ │ │ │ - blle 0xc76eac │ │ │ │ + blle 0xc76fac │ │ │ │ svceq 0x001ff1bc │ │ │ │ - blx 0x1aa38c │ │ │ │ - blx 0xb312e8 │ │ │ │ + blx 0x1aa48c │ │ │ │ + blx 0xb313e8 │ │ │ │ strbmi pc, [r2, #-3084]! @ 0xfffff3f4 @ │ │ │ │ @ instruction: 0xf000d034 │ │ │ │ @ instruction: 0xf04f0801 │ │ │ │ - blx 0x18bfec4 │ │ │ │ - b 0x12724cc │ │ │ │ + blx 0x18bffc4 │ │ │ │ + b 0x12725cc │ │ │ │ @ instruction: 0xf8510508 │ │ │ │ @ instruction: 0xf3c08f04 │ │ │ │ ldrbmi r1, [r6, #-15]! │ │ │ │ eorsgt pc, ip, r7, asr r8 @ │ │ │ │ andeq lr, r8, #532480 @ 0x82000 │ │ │ │ andeq lr, ip, #8192 @ 0x2000 │ │ │ │ andeq lr, r8, #532480 @ 0x82000 │ │ │ │ @@ -232416,21 +232482,21 @@ │ │ │ │ @ instruction: 0xf504b125 │ │ │ │ andcs r5, r1, #0, 6 │ │ │ │ svccs 0x0030f8c3 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f841f0 │ │ │ │ @ instruction: 0xf04fb869 │ │ │ │ strbmi r0, [r2], -r0, lsl #16 │ │ │ │ - b 0x1ced280 │ │ │ │ + b 0x1ced380 │ │ │ │ @ instruction: 0xf04f0c0c │ │ │ │ - blx 0x975314 │ │ │ │ + blx 0x975414 │ │ │ │ @ instruction: 0xf00cfc0c │ │ │ │ - bl 0x173b20 │ │ │ │ + bl 0x173c20 │ │ │ │ @ instruction: 0xe7d2025c │ │ │ │ - bcs 0x104d64 │ │ │ │ + bcs 0x104e64 │ │ │ │ strb sp, [lr, fp, asr #3] │ │ │ │ @ instruction: 0xf04f4642 │ │ │ │ strb r0, [sl, r0, lsl #16] │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ @@ -232443,33 +232509,33 @@ │ │ │ │ @ instruction: 0xf00c4650 │ │ │ │ cps #1 │ │ │ │ stmdbcs r0, {r0, sl, fp} │ │ │ │ @ instruction: 0xf990d138 │ │ │ │ @ instruction: 0xf99e2001 │ │ │ │ @ instruction: 0xf9903001 │ │ │ │ @ instruction: 0xf99ea000 │ │ │ │ - blx 0xfe19f37a │ │ │ │ + blx 0xfe19f47a │ │ │ │ strtmi r4, [r2], -r3, lsl #10 │ │ │ │ - blx 0xff384c2e │ │ │ │ - bl 0x57c1b0 │ │ │ │ + blx 0xff384d2e │ │ │ │ + bl 0x57c2b0 │ │ │ │ cmpmi fp, r2, lsl #22 │ │ │ │ svcmi 0x0000f5bb │ │ │ │ - beq 0x12f95c │ │ │ │ + beq 0x12fa5c │ │ │ │ @ instruction: 0xf007bfa2 │ │ │ │ rsbscs r0, pc, #67108864 @ 0x4000000 │ │ │ │ - ble 0x444c00 │ │ │ │ + ble 0x444d00 │ │ │ │ svcmi 0x0000f51b │ │ │ │ mvnscc pc, #-1073741796 @ 0xc000001c │ │ │ │ @ instruction: 0xf007bfbd │ │ │ │ addcs r0, r0, #67108864 @ 0x4000000 │ │ │ │ - b 0x14c4c14 │ │ │ │ + b 0x14c4d14 │ │ │ │ svclt 0x00a8222b │ │ │ │ movweq pc, #4103 @ 0x1007 @ │ │ │ │ @ instruction: 0xf809b10b │ │ │ │ - b 0x12fb3f0 │ │ │ │ + b 0x12fb4f0 │ │ │ │ vmlal.u8 q8, d7, d1 │ │ │ │ @ instruction: 0xf00c074f │ │ │ │ andcc r0, r1, r1, lsl #2 │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ sbcle r2, r6, r0, lsl #18 │ │ │ │ svceq 0x0010f1bc │ │ │ │ @@ -232490,51 +232556,51 @@ │ │ │ │ umulllt r4, r3, r8, r6 │ │ │ │ @ instruction: 0x460f4691 │ │ │ │ @ instruction: 0xf7f74683 │ │ │ │ @ instruction: 0x4641ff55 │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ strbmi r4, [r6], r6, lsl #12 │ │ │ │ @ instruction: 0xf6414648 │ │ │ │ - vmul.f d20, d16, d0[2] │ │ │ │ + @ instruction: 0xf2c059d8 │ │ │ │ stmib sp, {r0, r2, r4, r5, r8, fp}^ │ │ │ │ @ instruction: 0xf00e4500 │ │ │ │ @ instruction: 0xf10e0301 │ │ │ │ - blcs 0xf6c48 │ │ │ │ + blcs 0xf6d48 │ │ │ │ @ instruction: 0x469cd13f │ │ │ │ @ instruction: 0x2002f9b0 │ │ │ │ @ instruction: 0x3002f9b1 │ │ │ │ @ instruction: 0xa000f8b1 │ │ │ │ - blx 0xfe19546a │ │ │ │ + blx 0xfe19556a │ │ │ │ stmib sp, {r0, r1, r9, ip, sp}^ │ │ │ │ ldmib sp, {r9, ip, sp}^ │ │ │ │ - blx 0xff1fc066 │ │ │ │ - bl 0x57c290 │ │ │ │ + blx 0xff1fc166 │ │ │ │ + bl 0x57c390 │ │ │ │ cmpmi fp, r2, lsl #20 │ │ │ │ svcmi 0x0000f1ba │ │ │ │ streq pc, [r0], #-371 @ 0xfffffe8d │ │ │ │ eormi lr, sl, #323584 @ 0x4f000 │ │ │ │ @ instruction: 0xf006bfa4 │ │ │ │ @ instruction: 0xf6470c01 │ │ │ │ - ble 0x310080 │ │ │ │ + ble 0x310180 │ │ │ │ svcmi 0x0000f1ba │ │ │ │ mvnscc pc, #-1073741796 @ 0xc000001c │ │ │ │ @ instruction: 0xf006bfbc │ │ │ │ @ instruction: 0xf44f0c01 │ │ │ │ - b 0x1303c98 │ │ │ │ - blx 0x18b54cc │ │ │ │ + b 0x1303d98 │ │ │ │ + blx 0x18b55cc │ │ │ │ ldmdahi fp!, {r1, r2, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ tstcc r2, r2 │ │ │ │ streq pc, [pc], r6, asr #7 │ │ │ │ eorsgt pc, ip, r9, asr r8 @ │ │ │ │ movweq lr, #51747 @ 0xca23 │ │ │ │ andeq lr, ip, #8192 @ 0x2000 │ │ │ │ @ instruction: 0xf8274313 │ │ │ │ @ instruction: 0xf00e3b02 │ │ │ │ @ instruction: 0xf10e0301 │ │ │ │ - blcs 0xf6cc8 │ │ │ │ + blcs 0xf6dc8 │ │ │ │ @ instruction: 0xf1bed0bf │ │ │ │ andle r0, r5, r8, lsl #30 │ │ │ │ streq pc, [pc], r6, asr #7 │ │ │ │ andcc r3, r2, r2, lsl #14 │ │ │ │ ldr r3, [r0, r2, lsl #2]! │ │ │ │ svceq 0x0000f1b8 │ │ │ │ @ instruction: 0xf50bd004 │ │ │ │ @@ -232545,55 +232611,55 @@ │ │ │ │ svclt 0x0070f7f7 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ ldrmi fp, [lr], -r3, lsl #1 │ │ │ │ @ instruction: 0x460d4617 │ │ │ │ - blmi 0xff330e14 │ │ │ │ - bleq 0xe70014 │ │ │ │ + blpl 0xff730f14 │ │ │ │ + bleq 0xe70114 │ │ │ │ @ instruction: 0xf7f79001 │ │ │ │ @ instruction: 0x4632fed9 │ │ │ │ ldrtmi r2, [r9], -r0, lsl #12 │ │ │ │ @ instruction: 0xf00e46b6 │ │ │ │ @ instruction: 0xf10e0301 │ │ │ │ - bllt 0x1fb6d30 │ │ │ │ + bllt 0x1fb6e30 │ │ │ │ ldmdavs r7, {r2, r3, fp, sp, lr} │ │ │ │ @ instruction: 0x8c07fb84 │ │ │ │ ldmdavs r7, {r2, r3, r6, fp, sp, lr}^ │ │ │ │ stmdbge r7, {r2, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ stmdaeq sl, {r3, r4, r8, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0x0c09eb5c │ │ │ │ movwcs fp, #8040 @ 0x1f68 │ │ │ │ - bllt 0x11c50d0 │ │ │ │ + bllt 0x11c51d0 │ │ │ │ stmdaeq r8, {r3, r4, r8, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0x0c0ceb5c │ │ │ │ movwcs fp, #8040 @ 0x1f68 │ │ │ │ - bllt 0x1c50e0 │ │ │ │ + bllt 0x1c51e0 │ │ │ │ sbclt r4, r3, #2013265920 @ 0x78000000 │ │ │ │ ldrdhi pc, [r0], -r5 │ │ │ │ andcc r3, r4, #4, 2 │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ eorsls pc, r3, fp, asr r8 @ │ │ │ │ movweq lr, #35468 @ 0x8a8c │ │ │ │ movweq lr, #39427 @ 0x9a03 │ │ │ │ movweq lr, #35459 @ 0x8a83 │ │ │ │ - blcc 0x231694 │ │ │ │ + blcc 0x231794 │ │ │ │ movweq pc, #4110 @ 0x100e @ │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ sbcle r2, pc, r0, lsl #22 │ │ │ │ svceq 0x0004f1be │ │ │ │ vaddl.u8 , d0, d12 │ │ │ │ strcc r1, [r4, #-15] │ │ │ │ andcc r3, r4, #4, 2 │ │ │ │ - b 0x14ed4a4 │ │ │ │ + b 0x14ed5a4 │ │ │ │ @ instruction: 0xf00079e9 │ │ │ │ @ instruction: 0xf1090301 │ │ │ │ ldrb r4, [r7, r0, lsl #24] │ │ │ │ - blls 0x15fa68 │ │ │ │ + blls 0x15fb68 │ │ │ │ @ instruction: 0xf5032201 │ │ │ │ @ instruction: 0xf8c35300 │ │ │ │ stmdals r1, {r4, r5, r8, r9, sl, fp, sp} │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f74ff0 │ │ │ │ svclt 0x0000bf07 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ @@ -232614,35 +232680,35 @@ │ │ │ │ andcc r0, r1, pc, asr #14 │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ svceq 0x0001f01c │ │ │ │ @ instruction: 0xf990d0f5 │ │ │ │ @ instruction: 0xf99e2000 │ │ │ │ @ instruction: 0xf99e3001 │ │ │ │ @ instruction: 0xf9909000 │ │ │ │ - blx 0xfe19b62a │ │ │ │ + blx 0xfe19b72a │ │ │ │ strtmi r4, [r2], -r3, lsl #10 │ │ │ │ - blx 0xff384eda │ │ │ │ - bl 0x57c454 │ │ │ │ + blx 0xff384fda │ │ │ │ + bl 0x57c554 │ │ │ │ cmpmi fp, r2, lsl #20 │ │ │ │ svcmi 0x0000f5ba │ │ │ │ stmdbeq r0, {r0, r1, r4, r5, r6, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf007bfa2 │ │ │ │ rsbscs r0, pc, #67108864 @ 0x4000000 │ │ │ │ - ble 0x4c50ac │ │ │ │ + ble 0x4c51ac │ │ │ │ svcmi 0x0000f51a │ │ │ │ mvnscc pc, #-1073741796 @ 0xc000001c │ │ │ │ @ instruction: 0xf007bfbd │ │ │ │ addcs r0, r0, #67108864 @ 0x4000000 │ │ │ │ - b 0x14c50c0 │ │ │ │ + b 0x14c51c0 │ │ │ │ svclt 0x00a4222a │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ movweq pc, #4103 @ 0x1007 @ │ │ │ │ @ instruction: 0xf801b10b │ │ │ │ @ instruction: 0xf10c200c │ │ │ │ - b 0x12f6678 │ │ │ │ + b 0x12f6778 │ │ │ │ @ instruction: 0xf1bc0809 │ │ │ │ andle r0, r5, r0, lsl pc │ │ │ │ strbeq pc, [pc, -r7, asr #7] @ │ │ │ │ @ instruction: 0xf10e3001 │ │ │ │ ldr r0, [r7, r1, lsl #28]! │ │ │ │ svceq 0x0000f1b8 │ │ │ │ @ instruction: 0xf506d004 │ │ │ │ @@ -232658,45 +232724,45 @@ │ │ │ │ addlt r4, r3, pc, lsl r6 │ │ │ │ ldrmi r4, [r1], sl, lsl #13 │ │ │ │ @ instruction: 0xf7f74680 │ │ │ │ @ instruction: 0xf1a7fe05 │ │ │ │ strcs r0, [r0, -r2, lsl #28] │ │ │ │ @ instruction: 0xf1a94606 │ │ │ │ ldrbmi r0, [r0], -r2, lsl #2 │ │ │ │ - stmibmi r8, {r0, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + ldmibpl r8, {r0, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldmdbeq r5!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x970146bc │ │ │ │ svceq 0x0001f01c │ │ │ │ @ instruction: 0xf10cd10a │ │ │ │ vmull.u8 q8, d6, d1 │ │ │ │ andcc r0, r2, pc, lsl #13 │ │ │ │ @ instruction: 0xf10e3102 │ │ │ │ @ instruction: 0xf01c0e02 │ │ │ │ rscsle r0, r4, r1, lsl #30 │ │ │ │ @ instruction: 0x2000f9b1 │ │ │ │ - bleq 0x12f83c │ │ │ │ + bleq 0x12f93c │ │ │ │ @ instruction: 0x3002f9be │ │ │ │ @ instruction: 0xa002f8b1 │ │ │ │ @ instruction: 0x7000f8be │ │ │ │ strmi pc, [r3, #-2946] @ 0xfffff47e │ │ │ │ strtmi r4, [fp], -r2, lsr #12 │ │ │ │ orrcs pc, r7, #206848 @ 0x32800 │ │ │ │ - beq 0x1ae364 │ │ │ │ + beq 0x1ae464 │ │ │ │ @ instruction: 0xf1ba415b │ │ │ │ @ instruction: 0xf1734f00 │ │ │ │ - b 0x14b5328 │ │ │ │ + b 0x14b5428 │ │ │ │ svclt 0x00a4422a │ │ │ │ - bleq 0x16f748 │ │ │ │ + bleq 0x16f848 │ │ │ │ rscsvc pc, pc, #74448896 @ 0x4700000 │ │ │ │ @ instruction: 0xf1bada08 │ │ │ │ @ instruction: 0xf1734f00 │ │ │ │ svclt 0x00bc33ff │ │ │ │ - bleq 0x16f75c │ │ │ │ + bleq 0x16f85c │ │ │ │ andmi pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ - blx 0xfe2b20c8 │ │ │ │ + blx 0xfe2b21c8 │ │ │ │ andcc r9, r2, r1, lsl #22 │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ movweq lr, #47683 @ 0xba43 │ │ │ │ @ instruction: 0xf8599301 │ │ │ │ vmvn.i32 d26, #234 @ 0x000000ea │ │ │ │ @ instruction: 0xf830068f │ │ │ │ tstcc r2, r2, lsl #24 │ │ │ │ @@ -232715,29 +232781,29 @@ │ │ │ │ mrclt 7, 0, APSR_nzcv, cr12, cr7, {7} │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ ldrmi fp, [sp], -r3, lsl #1 │ │ │ │ @ instruction: 0xf6414616 │ │ │ │ - vqdmull.s q10, d16, d0[2] │ │ │ │ + @ instruction: 0xf2c05bd8 │ │ │ │ stmib sp, {r0, r2, r4, r5, r8, r9, fp}^ │ │ │ │ @ instruction: 0xf7f70100 │ │ │ │ svcne 0x002bfd85 │ │ │ │ strcs r9, [r0, #-2305] @ 0xfffff6ff │ │ │ │ ssat16mi r1, #15, r2 │ │ │ │ svceq 0x0001f01e │ │ │ │ @ instruction: 0xf10ed108 │ │ │ │ vmull.p8 q8, d0, d1 │ │ │ │ andcc r1, r4, #15 │ │ │ │ @ instruction: 0xf01e3304 │ │ │ │ rscsle r0, r6, r1, lsl #30 │ │ │ │ @ instruction: 0xf04f6854 │ │ │ │ ldmdavs pc, {r8, fp} @ │ │ │ │ - blx 0xfe20d96a │ │ │ │ + blx 0xfe20da6a │ │ │ │ ldmdavs r4, {r0, r1, r2, sl, fp, ip, sp, lr} │ │ │ │ stmdage r6, {r2, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ smladeq sl, r7, fp, lr │ │ │ │ @ instruction: 0x0c08eb5c │ │ │ │ @ instruction: 0xf04fbf68 │ │ │ │ strbtmi r0, [r0], r1, lsl #18 │ │ │ │ svceq 0x0000f1b9 │ │ │ │ @@ -232782,25 +232848,25 @@ │ │ │ │ @ instruction: 0xf00c4650 │ │ │ │ cps #1 │ │ │ │ stmdbcs r0, {r0, sl, fp} │ │ │ │ @ instruction: 0xf990d139 │ │ │ │ @ instruction: 0xf99e2001 │ │ │ │ @ instruction: 0xf9903001 │ │ │ │ @ instruction: 0xf99ea000 │ │ │ │ - blx 0xfe19f8c6 │ │ │ │ + blx 0xfe19f9c6 │ │ │ │ strtmi r4, [r2], -r3, lsl #10 │ │ │ │ - blx 0xff38517a │ │ │ │ + blx 0xff38527a │ │ │ │ ldmne r2, {r0, r1, r3, r7, r8, r9, sp} │ │ │ │ addcc r4, r0, #-1073741802 @ 0xc0000016 │ │ │ │ movweq pc, #323 @ 0x143 @ │ │ │ │ svcmi 0x0000f5b2 │ │ │ │ - beq 0x12feac │ │ │ │ + beq 0x12ffac │ │ │ │ @ instruction: 0xf007bfa2 │ │ │ │ cmncs pc, #268435456 @ 0x10000000 │ │ │ │ - ble 0x405130 │ │ │ │ + ble 0x405230 │ │ │ │ svcmi 0x0000f512 │ │ │ │ mvnscc pc, #-1073741796 @ 0xc000001c │ │ │ │ @ instruction: 0xf007bfb7 │ │ │ │ andsne r0, r3, #268435456 @ 0x10000000 │ │ │ │ ldrmi r2, [r1], -r0, lsl #7 │ │ │ │ @ instruction: 0xf007bfa8 │ │ │ │ tstlt sl, r1, lsl #4 │ │ │ │ @@ -232829,33 +232895,33 @@ │ │ │ │ svceq 0x00d0f8cc │ │ │ │ umulllt r4, r3, r9, r6 │ │ │ │ strmi r4, [r3], r8, lsl #13 │ │ │ │ @ instruction: 0xf7f74616 │ │ │ │ strmi pc, [r7], -sp, lsr #25 │ │ │ │ @ instruction: 0xf04f4648 │ │ │ │ @ instruction: 0xf6410900 │ │ │ │ - vmull.s q10, d16, d0[2] │ │ │ │ + @ instruction: 0xf2c05ad8 │ │ │ │ @ instruction: 0x46490a35 │ │ │ │ strmi lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ movweq pc, #4097 @ 0x1001 @ │ │ │ │ - blcs 0xffd94 │ │ │ │ + blcs 0xffe94 │ │ │ │ ldrmi sp, [ip], r2, asr #2 │ │ │ │ @ instruction: 0x2002f9b6 │ │ │ │ @ instruction: 0x3002f9b0 │ │ │ │ @ instruction: 0xe000f8b0 │ │ │ │ - blx 0xfe195a76 │ │ │ │ + blx 0xfe195b76 │ │ │ │ stmib sp, {r0, r1, r9, ip, sp}^ │ │ │ │ ldmib sp, {r9, ip, sp}^ │ │ │ │ - blx 0xff1fc5b2 │ │ │ │ + blx 0xff1fc6b2 │ │ │ │ ldmne r2, {r1, r2, r3, r7, r8, r9, sp} │ │ │ │ @ instruction: 0xf512415b │ │ │ │ @ instruction: 0xf1434e00 │ │ │ │ @ instruction: 0xf1be0300 │ │ │ │ @ instruction: 0xf1734f00 │ │ │ │ - b 0x14b49c8 │ │ │ │ + b 0x14b4ac8 │ │ │ │ svclt 0x00a4422e │ │ │ │ stceq 0, cr15, [r1], {7} │ │ │ │ rscsvc pc, pc, #74448896 @ 0x4700000 │ │ │ │ @ instruction: 0xf1beda08 │ │ │ │ @ instruction: 0xf1734f00 │ │ │ │ svclt 0x00bc33ff │ │ │ │ stceq 0, cr15, [r1], {7} │ │ │ │ @@ -232886,50 +232952,50 @@ │ │ │ │ svclt 0x0000bcc7 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ ldrmi fp, [lr], -r3, lsl #1 │ │ │ │ @ instruction: 0x460d4617 │ │ │ │ - blmi 0xff331368 │ │ │ │ - bleq 0xe70568 │ │ │ │ + blpl 0xff731468 │ │ │ │ + bleq 0xe70668 │ │ │ │ @ instruction: 0xf7f79001 │ │ │ │ ldrtmi pc, [r2], -pc, lsr #24 @ │ │ │ │ ldrtmi r2, [r9], -r0, lsl #12 │ │ │ │ @ instruction: 0xf00e46b6 │ │ │ │ @ instruction: 0xf10e0301 │ │ │ │ - blcs 0xf7284 │ │ │ │ + blcs 0xf7384 │ │ │ │ stmdavs ip, {r0, r1, r2, r4, r5, r8, ip, lr, pc} │ │ │ │ - blx 0xfe20dae6 │ │ │ │ + blx 0xfe20dbe6 │ │ │ │ stmdavs ip, {r0, r1, r2, sl, fp, ip, pc}^ │ │ │ │ - blx 0xfe20dbee │ │ │ │ - bl 0x75dab0 │ │ │ │ - bl 0x17f62c0 │ │ │ │ + blx 0xfe20dcee │ │ │ │ + bl 0x75dbb0 │ │ │ │ + bl 0x17f63c0 │ │ │ │ svclt 0x00680c08 │ │ │ │ strbtmi r2, [r1], r1, lsl #6 │ │ │ │ @ instruction: 0xf11abb83 │ │ │ │ @ instruction: 0xf15c4880 │ │ │ │ svclt 0x00680c00 │ │ │ │ strbtmi r2, [r1], r1, lsl #6 │ │ │ │ - bl 0x7227c0 │ │ │ │ - bl 0x17f5ad8 │ │ │ │ + bl 0x7228c0 │ │ │ │ + bl 0x17f5bd8 │ │ │ │ svclt 0x00680c0c │ │ │ │ strbtmi r2, [r1], r1, lsl #6 │ │ │ │ tstmi lr, #3072 @ 0xc00 │ │ │ │ @ instruction: 0xf8d5b2c3 │ │ │ │ mrscc r8, (UNDEF: 4) │ │ │ │ vsubl.u8 , d0, d4 │ │ │ │ @ instruction: 0xf85b100f │ │ │ │ - b 0xfe417ba4 │ │ │ │ - b 0x1b46fc │ │ │ │ - b 0xfe1b4704 │ │ │ │ + b 0xfe417ca4 │ │ │ │ + b 0x1b47fc │ │ │ │ + b 0xfe1b4804 │ │ │ │ @ instruction: 0xf8450308 │ │ │ │ @ instruction: 0xf00e3b04 │ │ │ │ @ instruction: 0xf10e0301 │ │ │ │ - blcs 0xf72f4 │ │ │ │ + blcs 0xf73f4 │ │ │ │ @ instruction: 0xf1bed0c7 │ │ │ │ andle r0, ip, r4, lsl #30 │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ tstcc r4, r4, lsl #10 │ │ │ │ ldr r3, [r8, r4, lsl #4]! │ │ │ │ stmibvc r9!, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ movweq pc, #4096 @ 0x1000 @ │ │ │ │ @@ -232944,46 +233010,46 @@ │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrmi fp, [r9], r2, lsl #1 │ │ │ │ @ instruction: 0x46064617 │ │ │ │ tstls r1, r1, lsl #30 │ │ │ │ - blx 0xff131b2a │ │ │ │ + blx 0xff131c2a │ │ │ │ strmi r9, [r0], r1, lsl #18 │ │ │ │ rscscc pc, pc, r9, lsl #2 │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf01e46ce │ │ │ │ tstle r8, r1, lsl #30 │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ stmdaeq pc, {r3, r6, r7, r8, r9, ip, sp, lr, pc}^ @ │ │ │ │ andcc r3, r1, r1, lsl #14 │ │ │ │ svceq 0x0001f01e │ │ │ │ @ instruction: 0xf997d0f6 │ │ │ │ @ instruction: 0xf9902000 │ │ │ │ @ instruction: 0xf9903001 │ │ │ │ @ instruction: 0xf997c000 │ │ │ │ - blx 0xfe19bb8a │ │ │ │ + blx 0xfe19bc8a │ │ │ │ strtmi r4, [r2], -r3, lsl #10 │ │ │ │ - blx 0xff38543a │ │ │ │ - bl 0x57c9c0 │ │ │ │ + blx 0xff38553a │ │ │ │ + bl 0x57cac0 │ │ │ │ cmpmi fp, r2, lsl #24 │ │ │ │ stceq 1, cr15, [r0], {28} │ │ │ │ movweq pc, #323 @ 0x143 @ │ │ │ │ svcmi 0x0000f5bc │ │ │ │ andeq pc, r0, #-1073741796 @ 0xc000001c │ │ │ │ @ instruction: 0xf008bfa2 │ │ │ │ @ instruction: 0xf04f0301 │ │ │ │ @ instruction: 0x461a0c7f │ │ │ │ @ instruction: 0xf51cda0f │ │ │ │ @ instruction: 0xf1734f00 │ │ │ │ svclt 0x00bd33ff │ │ │ │ movweq pc, #4104 @ 0x1008 @ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - b 0x14c5430 │ │ │ │ + b 0x14c5530 │ │ │ │ svclt 0x00a42c2c │ │ │ │ @ instruction: 0xf0082200 │ │ │ │ tstlt fp, r1, lsl #6 │ │ │ │ andgt pc, lr, r1, lsl #16 │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ stmdbeq r2, {r0, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ svceq 0x0010f1be │ │ │ │ @@ -232992,50 +233058,50 @@ │ │ │ │ ldr r3, [r4, r1]! │ │ │ │ svceq 0x0000f1b9 │ │ │ │ @ instruction: 0xf506d004 │ │ │ │ andcs r5, r1, #0, 6 │ │ │ │ svccs 0x0030f8c3 │ │ │ │ andlt r4, r2, r0, lsr r6 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ - bllt 0xffa31be8 │ │ │ │ + bllt 0xffa31ce8 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ umulllt r4, r3, r8, r6 │ │ │ │ @ instruction: 0x460e4692 │ │ │ │ @ instruction: 0xf7f74681 │ │ │ │ @ instruction: 0xf1a8fb51 │ │ │ │ @ instruction: 0xf04f0102 │ │ │ │ strmi r0, [r7], -r0, lsl #16 │ │ │ │ @ instruction: 0xf1aa46c6 │ │ │ │ @ instruction: 0xf6410002 │ │ │ │ - vmull.s q10, d16, d0[2] │ │ │ │ + @ instruction: 0xf2c05ad8 │ │ │ │ stmib sp, {r0, r2, r4, r5, r9, fp}^ │ │ │ │ @ instruction: 0xf01e4500 │ │ │ │ tstle r9, r1, lsl #30 │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ streq pc, [pc, r7, asr #7] │ │ │ │ andcc r3, r2, r2, lsl #12 │ │ │ │ @ instruction: 0xf01e3102 │ │ │ │ rscsle r0, r5, r1, lsl #30 │ │ │ │ @ instruction: 0x2000f9b0 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x3002f9b1 │ │ │ │ @ instruction: 0xb002f8b0 │ │ │ │ - blx 0xfe195ca6 │ │ │ │ + blx 0xfe195da6 │ │ │ │ stmib sp, {r0, r1, r9, ip, sp}^ │ │ │ │ ldmib sp, {r9, ip, sp}^ │ │ │ │ - blx 0xff3bc882 │ │ │ │ + blx 0xff3bc982 │ │ │ │ ldmne r2, {r2, r7, r8, r9, sp} │ │ │ │ @ instruction: 0xf512415b │ │ │ │ @ instruction: 0xf1434b00 │ │ │ │ @ instruction: 0xf1bb0300 │ │ │ │ @ instruction: 0xf1734f00 │ │ │ │ - b 0x14b4c98 │ │ │ │ + b 0x14b4d98 │ │ │ │ svclt 0x00a4422b │ │ │ │ stceq 0, cr15, [r1], {7} │ │ │ │ rscsvc pc, pc, #74448896 @ 0x4700000 │ │ │ │ @ instruction: 0xf1bbda08 │ │ │ │ @ instruction: 0xf1734f00 │ │ │ │ svclt 0x00bc33ff │ │ │ │ stceq 0, cr15, [r1], {7} │ │ │ │ @@ -233066,93 +233132,93 @@ │ │ │ │ svceq 0x00d0f8cc │ │ │ │ ldrmi fp, [sp], -r3, lsl #1 │ │ │ │ pkhbtmi r4, r3, r6, lsl #12 │ │ │ │ @ instruction: 0xf7f79101 │ │ │ │ svcne 0x002bfad3 │ │ │ │ strcs r9, [r0, #-2305] @ 0xfffff6ff │ │ │ │ ssat16mi r1, #15, r2 │ │ │ │ - strbmi pc, [r8], r1, asr #12 @ │ │ │ │ + ldrbpl pc, [r8], r1, asr #12 @ │ │ │ │ ldrteq pc, [r5], -r0, asr #5 @ │ │ │ │ svceq 0x0001f01e │ │ │ │ @ instruction: 0xf10ed108 │ │ │ │ vmull.p8 q8, d0, d1 │ │ │ │ andcc r1, r4, #15 │ │ │ │ @ instruction: 0xf01e3304 │ │ │ │ rscsle r0, r6, r1, lsl #30 │ │ │ │ @ instruction: 0xf04f6857 │ │ │ │ ldmdavs ip, {fp} │ │ │ │ @ instruction: 0x9c04fb87 │ │ │ │ ldmdavs r4, {r0, r1, r2, r3, r4, r6, fp, sp, lr} │ │ │ │ strge pc, [r7, -r4, lsl #23] │ │ │ │ - beq 0x3ae9cc │ │ │ │ + beq 0x3aeacc │ │ │ │ @ instruction: 0x0c07eb5c │ │ │ │ @ instruction: 0xf04fbf68 │ │ │ │ strbtmi r0, [r1], r1, lsl #16 │ │ │ │ svceq 0x0000f1b8 │ │ │ │ @ instruction: 0xf11ad12d │ │ │ │ @ instruction: 0xf15c4780 │ │ │ │ svclt 0x00680c00 │ │ │ │ stmdaeq r1, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf1b846e1 │ │ │ │ @ instruction: 0xd1220f00 │ │ │ │ - bl 0x17fa590 │ │ │ │ + bl 0x17fa690 │ │ │ │ svclt 0x00680c0c │ │ │ │ stmdaeq r1, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf1b846e1 │ │ │ │ tstle r8, r0, lsl #30 │ │ │ │ - b 0x12608c4 │ │ │ │ + b 0x12609c4 │ │ │ │ @ instruction: 0xf1be0508 │ │ │ │ @ instruction: 0xf8560f03 │ │ │ │ @ instruction: 0xf8518037 │ │ │ │ - b 0xfe40fe70 │ │ │ │ - b 0x3f6dd8 │ │ │ │ - b 0xfe3f6de0 │ │ │ │ + b 0xfe40ff70 │ │ │ │ + b 0x3f6ed8 │ │ │ │ + b 0xfe3f6ee0 │ │ │ │ @ instruction: 0xf8410707 │ │ │ │ andle r7, sp, lr, lsr #32 │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ movwcc r3, #16900 @ 0x4204 │ │ │ │ cdpeq 0, 0, cr15, cr2, cr15, {2} │ │ │ │ - b 0x14edc98 │ │ │ │ + b 0x14edd98 │ │ │ │ @ instruction: 0xf00079e9 │ │ │ │ @ instruction: 0xf1090801 │ │ │ │ ldrb r4, [pc, r0, lsl #24] │ │ │ │ @ instruction: 0xf50bb125 │ │ │ │ andcs r5, r1, #0, 6 │ │ │ │ svccs 0x0030f8c3 │ │ │ │ andlt r4, r3, r8, asr r6 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ - blt 0xffc31dd8 │ │ │ │ + blt 0xffc31ed8 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x460f461e │ │ │ │ @ instruction: 0x46044690 │ │ │ │ - blx 0x17b1df4 │ │ │ │ + blx 0x17b1ef4 │ │ │ │ @ instruction: 0x26004632 │ │ │ │ svccc 0x00014605 │ │ │ │ ldrtmi r4, [r1], -r0, asr #12 │ │ │ │ movweq pc, #4097 @ 0x1001 @ │ │ │ │ - blcs 0x100230 │ │ │ │ + blcs 0x100330 │ │ │ │ @ instruction: 0xf990d13c │ │ │ │ @ instruction: 0xf992c000 │ │ │ │ @ instruction: 0xf990e000 │ │ │ │ @ instruction: 0xf9928001 │ │ │ │ - blx 0xfe417e46 │ │ │ │ - blx 0xfe32767e │ │ │ │ - bl 0xff01626c │ │ │ │ - bl 0x1c76e6c │ │ │ │ - bl 0x7f7674 │ │ │ │ - bl 0x1476e84 │ │ │ │ + blx 0xfe417f46 │ │ │ │ + blx 0xfe32777e │ │ │ │ + bl 0xff01636c │ │ │ │ + bl 0x1c76f6c │ │ │ │ + bl 0x7f7774 │ │ │ │ + bl 0x1476f84 │ │ │ │ @ instruction: 0xf5bc0e0e │ │ │ │ @ instruction: 0xf17e4f00 │ │ │ │ svclt 0x00a20800 │ │ │ │ cdpeq 0, 0, cr15, cr1, cr5, {0} │ │ │ │ - ldcleq 0, cr15, [pc], #-316 @ 0xf3d2c │ │ │ │ - ble 0x485838 │ │ │ │ + ldcleq 0, cr15, [pc], #-316 @ 0xf3e2c │ │ │ │ + ble 0x485938 │ │ │ │ svcmi 0x0000f51c │ │ │ │ mcreq 1, 0, pc, cr0, cr14, {2} @ │ │ │ │ @ instruction: 0xf005bfbd │ │ │ │ @ instruction: 0xf04f0e01 │ │ │ │ ldrbtmi r0, [r3], -r0, lsl #25 │ │ │ │ @ instruction: 0x2c2cea4f │ │ │ │ @ instruction: 0xf005bfa8 │ │ │ │ @@ -233161,118 +233227,118 @@ │ │ │ │ andgt pc, r1, r7, lsl #16 │ │ │ │ vorr.i32 d20, #56832 @ 0x0000de00 │ │ │ │ @ instruction: 0xf001054f │ │ │ │ andcc r0, r1, r1, lsl #6 │ │ │ │ tstcc r1, r1, lsl #4 │ │ │ │ sbcle r2, r2, r0, lsl #22 │ │ │ │ andle r2, r4, r0, lsl r9 │ │ │ │ - strbeq pc, [pc, #-965] @ 0xf3aeb @ │ │ │ │ + strbeq pc, [pc, #-965] @ 0xf3beb @ │ │ │ │ andcc r3, r1, #1 │ │ │ │ @ instruction: 0xb126e7b6 │ │ │ │ movwpl pc, #1284 @ 0x504 @ │ │ │ │ @ instruction: 0xf8c32201 │ │ │ │ qasxmi r2, r0, r0 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ - blt 0xfe231ea8 │ │ │ │ + blt 0xfe231fa8 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x4690461f │ │ │ │ strmi r4, [r4], -lr, lsl #12 │ │ │ │ @ instruction: 0xf9f2f7f7 │ │ │ │ smladxcs r0, r9, r6, r4 │ │ │ │ ldrtmi r4, [sl], -r5, lsl #12 │ │ │ │ @ instruction: 0xf6414640 │ │ │ │ - vmul.i d20, d16, d0[2] │ │ │ │ + @ instruction: 0xf2c058d8 │ │ │ │ @ instruction: 0xf0020835 │ │ │ │ andcc r0, r1, #67108864 @ 0x4000000 │ │ │ │ teqle pc, r0, lsl #22 │ │ │ │ @ instruction: 0xc000f9b0 │ │ │ │ @ instruction: 0xe000f9b1 │ │ │ │ @ instruction: 0x9002f9b0 │ │ │ │ @ instruction: 0xa002f9b1 │ │ │ │ vmlagt.f64 d15, d30, d12 │ │ │ │ - bls 0x3b2d40 │ │ │ │ + bls 0x3b2e40 │ │ │ │ @ instruction: 0x0c09ebbc │ │ │ │ vmlseq.f64 d14, d10, d30 │ │ │ │ @ instruction: 0x0c0ceb1c │ │ │ │ vmlseq.f64 d14, d14, d14 │ │ │ │ svcmi 0x0000f1bc │ │ │ │ - beq 0x13052c │ │ │ │ + beq 0x13062c │ │ │ │ stmdbmi ip!, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf005bfa4 │ │ │ │ @ instruction: 0xf6470301 │ │ │ │ - ble 0x312740 │ │ │ │ + ble 0x312840 │ │ │ │ svcmi 0x0000f1bc │ │ │ │ mcreq 1, 0, pc, cr0, cr14, {2} @ │ │ │ │ @ instruction: 0xf005bfbc │ │ │ │ vst2.8 {d16-d19}, [pc], r1 │ │ │ │ tstmi pc, #0, 18 │ │ │ │ @ instruction: 0xf8b6b2eb │ │ │ │ andcc ip, r2, r0 │ │ │ │ vaddw.u8 , , d2 │ │ │ │ @ instruction: 0xf858058f │ │ │ │ - b 0xc2c038 │ │ │ │ - b 0x334ba8 │ │ │ │ - b 0x11b63ac │ │ │ │ + b 0xc2c138 │ │ │ │ + b 0x334ca8 │ │ │ │ + b 0x11b64ac │ │ │ │ @ instruction: 0xf8260309 │ │ │ │ @ instruction: 0xf0023b02 │ │ │ │ andcc r0, r1, #67108864 @ 0x4000000 │ │ │ │ adcsle r2, pc, r0, lsl #22 │ │ │ │ andle r2, r5, r8, lsl #20 │ │ │ │ - streq pc, [pc, #965] @ 0xf4351 │ │ │ │ + streq pc, [pc, #965] @ 0xf4451 │ │ │ │ andcc r3, r2, r2, lsl #12 │ │ │ │ ldr r3, [r2, r2, lsl #2]! │ │ │ │ @ instruction: 0xf504b127 │ │ │ │ andcs r5, r1, #0, 6 │ │ │ │ svccs 0x0030f8c3 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f747f0 │ │ │ │ svclt 0x0000ba15 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ ldrmi fp, [lr], -r3, lsl #1 │ │ │ │ @ instruction: 0x460d4617 │ │ │ │ - blmi 0xff3318cc │ │ │ │ - bleq 0xe70acc │ │ │ │ + blpl 0xff7319cc │ │ │ │ + bleq 0xe70bcc │ │ │ │ @ instruction: 0xf7f79001 │ │ │ │ @ instruction: 0x4633f97d │ │ │ │ ldrtmi r2, [sl], -r0, lsl #12 │ │ │ │ @ instruction: 0xf00e46b6 │ │ │ │ @ instruction: 0xf10e0c01 │ │ │ │ strbtmi r0, [r1], -r1, lsl #28 │ │ │ │ svceq 0x0000f1bc │ │ │ │ ldmdavs r4, {r2, r4, r5, r8, ip, lr, pc} │ │ │ │ - blx 0xfe20e06e │ │ │ │ + blx 0xfe20e16e │ │ │ │ ldmdavs r4, {r0, r1, r2, sl, fp, pc}^ │ │ │ │ - blx 0xfe20e176 │ │ │ │ - bl 0xfef1a818 │ │ │ │ - bl 0x1bf6024 │ │ │ │ - bl 0x6f702c │ │ │ │ - bl 0x17f6028 │ │ │ │ + blx 0xfe20e276 │ │ │ │ + bl 0xfef1a918 │ │ │ │ + bl 0x1bf6124 │ │ │ │ + bl 0x6f712c │ │ │ │ + bl 0x17f6128 │ │ │ │ svclt 0x00680c0c │ │ │ │ strbtmi r2, [r0], r1, lsl #2 │ │ │ │ - b 0x14e04b8 │ │ │ │ + b 0x14e05b8 │ │ │ │ @ instruction: 0xf0007cec │ │ │ │ cps #1 │ │ │ │ - blx 0x18c6020 │ │ │ │ + blx 0x18c6120 │ │ │ │ @ instruction: 0xf8d5fc80 │ │ │ │ movwmi r9, #57344 @ 0xe000 │ │ │ │ - b 0xfe30083c │ │ │ │ + b 0xfe30093c │ │ │ │ movwcc r0, #16649 @ 0x4109 │ │ │ │ eorsgt pc, ip, fp, asr r8 @ │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ tsteq ip, r1, lsl #20 │ │ │ │ stceq 0, cr15, [r1], {14} │ │ │ │ smlabbeq r9, r1, sl, lr │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ - blne 0x232160 │ │ │ │ + blne 0x232260 │ │ │ │ @ instruction: 0xf1bc4661 │ │ │ │ sbcle r0, sl, r0, lsl #30 │ │ │ │ svceq 0x0004f1be │ │ │ │ vaddl.u8 , d0, d5 │ │ │ │ strcc r1, [r4, #-15] │ │ │ │ movwcc r3, #16900 @ 0x4204 │ │ │ │ @ instruction: 0xb12ee7b9 │ │ │ │ @@ -233290,15 +233356,15 @@ │ │ │ │ @ instruction: 0x46044617 │ │ │ │ @ instruction: 0xf7f79101 │ │ │ │ mrcne 9, 3, APSR_nzcv, cr2, cr7, {0} @ │ │ │ │ strcs r9, [r0], -r1, lsl #18 │ │ │ │ ldrtmi r4, [r3], -r5, lsl #12 │ │ │ │ @ instruction: 0x07df1e78 │ │ │ │ movwcc sp, #5126 @ 0x1406 │ │ │ │ - strbeq pc, [pc, #-965] @ 0xf3cef @ │ │ │ │ + strbeq pc, [pc, #-965] @ 0xf3def @ │ │ │ │ andcc r3, r1, #1 │ │ │ │ ldrble r0, [r8, #2015]! @ 0x7df │ │ │ │ mulgt r1, r0, r9 │ │ │ │ mul r0, r2, r9 │ │ │ │ mulvc r0, r0, r9 │ │ │ │ mulhi r1, r2, r9 │ │ │ │ vmlagt.f64 d15, d30, d12 │ │ │ │ @@ -233313,23 +233379,23 @@ │ │ │ │ @ instruction: 0xf04f0701 │ │ │ │ sxtahmi r0, lr, pc, ror #24 @ │ │ │ │ @ instruction: 0xf51cda10 │ │ │ │ @ instruction: 0xf15e4f00 │ │ │ │ svclt 0x00bd0e00 │ │ │ │ streq pc, [r1, -r5] │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - b 0x14c5c08 │ │ │ │ + b 0x14c5d08 │ │ │ │ svclt 0x00a42c2c │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ streq pc, [r1, -r5] │ │ │ │ @ instruction: 0xf801b10f │ │ │ │ movwcc ip, #4099 @ 0x1003 │ │ │ │ streq lr, [lr], -r6, asr #20 │ │ │ │ andle r2, r4, r0, lsl fp │ │ │ │ - strbeq pc, [pc, #-965] @ 0xf3d6b @ │ │ │ │ + strbeq pc, [pc, #-965] @ 0xf3e6b @ │ │ │ │ andcc r3, r1, #1 │ │ │ │ @ instruction: 0xb126e7b9 │ │ │ │ movwpl pc, #1284 @ 0x504 @ │ │ │ │ @ instruction: 0xf8c32201 │ │ │ │ qasxmi r2, r0, r0 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f741f0 │ │ │ │ @@ -233340,66 +233406,66 @@ │ │ │ │ svceq 0x00e0f8cc │ │ │ │ pkhbtmi r4, r8, lr, lsl #12 │ │ │ │ @ instruction: 0x46044617 │ │ │ │ @ instruction: 0xf8b0f7f7 │ │ │ │ @ instruction: 0x26001eb2 │ │ │ │ cdpne 6, 11, cr4, cr9, cr5, {0} │ │ │ │ ldrtmi r4, [r3], -r0, asr #12 │ │ │ │ - stmiami r8, {r0, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + ldmpl r8, {r0, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldmdaeq r5!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ strle r0, [r7], #-2015 @ 0xfffff821 │ │ │ │ vsubw.u8 , , d1 │ │ │ │ andcc r0, r2, pc, lsl #11 │ │ │ │ andcc r3, r2, #-2147483648 @ 0x80000000 │ │ │ │ ldrble r0, [r7, #2015]! @ 0x7df │ │ │ │ @ instruction: 0xc002f9b1 │ │ │ │ @ instruction: 0xf9b22700 │ │ │ │ @ instruction: 0xf9b1e000 │ │ │ │ @ instruction: 0xf9b29000 │ │ │ │ - blx 0xfe41c1b2 │ │ │ │ - blx 0xfe3679e6 │ │ │ │ - bl 0xff01a9d8 │ │ │ │ - bl 0x1c771d8 │ │ │ │ - bl 0x7f79e0 │ │ │ │ - bl 0x14771ec │ │ │ │ + blx 0xfe41c2b2 │ │ │ │ + blx 0xfe367ae6 │ │ │ │ + bl 0xff01aad8 │ │ │ │ + bl 0x1c772d8 │ │ │ │ + bl 0x7f7ae0 │ │ │ │ + bl 0x14772ec │ │ │ │ @ instruction: 0xf1bc0e0e │ │ │ │ @ instruction: 0xf17e4f00 │ │ │ │ - b 0x14b69c8 │ │ │ │ + b 0x14b6ac8 │ │ │ │ svclt 0x00a4492c │ │ │ │ streq pc, [r1, -r5] │ │ │ │ ldmibvc pc!, {r0, r1, r2, r6, r9, sl, ip, sp, lr, pc}^ @ │ │ │ │ @ instruction: 0xf1bcda08 │ │ │ │ @ instruction: 0xf15e4f00 │ │ │ │ svclt 0x00bc0e00 │ │ │ │ streq pc, [r1, -r5] │ │ │ │ stmdbmi r0, {r0, r1, r2, r3, r6, sl, ip, sp, lr, pc} │ │ │ │ rsclt r4, pc, #-134217728 @ 0xf8000000 │ │ │ │ @ instruction: 0xc000f8b0 │ │ │ │ movwcc r3, #4098 @ 0x1002 │ │ │ │ - streq pc, [pc, #965] @ 0xf45bd │ │ │ │ + streq pc, [pc, #965] @ 0xf46bd │ │ │ │ eors pc, r7, r8, asr r8 @ │ │ │ │ andcc r3, r2, #-2147483648 @ 0x80000000 │ │ │ │ - b 0xbfee24 │ │ │ │ - b 0x335e40 │ │ │ │ - b 0x12b6644 │ │ │ │ + b 0xbfef24 │ │ │ │ + b 0x335f40 │ │ │ │ + b 0x12b6744 │ │ │ │ @ instruction: 0xf8200709 │ │ │ │ @ instruction: 0xd1b57c02 │ │ │ │ @ instruction: 0xf504b126 │ │ │ │ andcs r5, r1, #0, 6 │ │ │ │ svccs 0x0030f8c3 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f747f0 │ │ │ │ svclt 0x0000b8d5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ ldrmi fp, [r6], -r3, lsl #1 │ │ │ │ @ instruction: 0xf641461d │ │ │ │ - vqdmull.s q10, d16, d0[2] │ │ │ │ + @ instruction: 0xf2c05bd8 │ │ │ │ stmib sp, {r0, r2, r4, r5, r8, r9, fp}^ │ │ │ │ @ instruction: 0xf7f70100 │ │ │ │ svcne 0x0032f83d │ │ │ │ strcs r9, [r0], -r1, lsl #18 │ │ │ │ ldrtmi r1, [r6], fp, lsr #30 │ │ │ │ @ instruction: 0xf01e2500 │ │ │ │ tstle r9, r1, lsl #30 │ │ │ │ @@ -233407,34 +233473,34 @@ │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ movwcc r3, #16900 @ 0x4204 │ │ │ │ @ instruction: 0xf01e2500 │ │ │ │ rscsle r0, r5, r1, lsl #30 │ │ │ │ ldmdavs pc, {r2, r4, r6, fp, sp, lr} @ │ │ │ │ @ instruction: 0x8c07fb84 │ │ │ │ ldmdavs pc, {r2, r4, fp, sp, lr}^ @ │ │ │ │ - bls 0x2f3098 │ │ │ │ + bls 0x2f3198 │ │ │ │ stmdaeq r9, {r3, r4, r5, r7, r8, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0x0c0aeb6c │ │ │ │ stmdaeq r8, {r3, r4, r8, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0x0c0ceb5c │ │ │ │ strcs fp, [r1, #-3944] @ 0xfffff098 │ │ │ │ strtmi r4, [r9], r0, ror #13 │ │ │ │ - b 0x14e0758 │ │ │ │ + b 0x14e0858 │ │ │ │ @ instruction: 0xf0007cec │ │ │ │ @ instruction: 0xf10c0901 │ │ │ │ - blx 0x18c62b0 │ │ │ │ - b 0x12b34b4 │ │ │ │ + blx 0x18c63b0 │ │ │ │ + b 0x12b35b4 │ │ │ │ @ instruction: 0xf8510609 │ │ │ │ andcc r9, r4, #46 @ 0x2e │ │ │ │ vsubw.u8 , q0, d4 │ │ │ │ @ instruction: 0xf85b100f │ │ │ │ - b 0xfe3243b8 │ │ │ │ + b 0xfe3244b8 │ │ │ │ @ instruction: 0xf1be0509 │ │ │ │ - b 0x237edc │ │ │ │ - b 0xfe235704 │ │ │ │ + b 0x237fdc │ │ │ │ + b 0xfe235804 │ │ │ │ @ instruction: 0xf8410509 │ │ │ │ andle r5, r2, lr, lsr #32 │ │ │ │ cdpeq 0, 0, cr15, cr2, cr15, {2} │ │ │ │ @ instruction: 0xb12ee7bc │ │ │ │ andcs r9, r1, #0, 22 │ │ │ │ movwpl pc, #1283 @ 0x503 @ │ │ │ │ svccs 0x0030f8c3 │ │ │ │ @@ -233464,16 +233530,16 @@ │ │ │ │ @ instruction: 0x0c0ceb1c │ │ │ │ @ instruction: 0xf11c417f │ │ │ │ @ instruction: 0xf1470c80 │ │ │ │ @ instruction: 0xf5bc0700 │ │ │ │ @ instruction: 0xf1774f00 │ │ │ │ svclt 0x00a20800 │ │ │ │ streq pc, [r1, -r0] │ │ │ │ - ldcleq 0, cr15, [pc], #-316 @ 0xf4230 │ │ │ │ - ble 0x485c54 │ │ │ │ + ldcleq 0, cr15, [pc], #-316 @ 0xf4330 │ │ │ │ + ble 0x485d54 │ │ │ │ svcmi 0x0000f51c │ │ │ │ @ instruction: 0x37fff177 │ │ │ │ @ instruction: 0xf000bfbd │ │ │ │ @ instruction: 0xf04f0701 │ │ │ │ ldrtmi r0, [r9], -r0, lsl #25 │ │ │ │ @ instruction: 0x2c2cea4f │ │ │ │ @ instruction: 0xf000bfa8 │ │ │ │ @@ -233500,104 +233566,104 @@ │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x4690461f │ │ │ │ strmi r4, [r4], -lr, lsl #12 │ │ │ │ @ instruction: 0xff70f7f6 │ │ │ │ smladxcs r0, r9, r6, r4 │ │ │ │ ldrtmi r4, [sl], -r5, lsl #12 │ │ │ │ @ instruction: 0xf6414640 │ │ │ │ - vmul.i d20, d16, d0[2] │ │ │ │ + @ instruction: 0xf2c058d8 │ │ │ │ @ instruction: 0xf0020835 │ │ │ │ andcc r0, r1, #67108864 @ 0x4000000 │ │ │ │ cmple r3, r0, lsl #22 │ │ │ │ @ instruction: 0xc000f9b0 │ │ │ │ @ instruction: 0xe000f9b1 │ │ │ │ @ instruction: 0x9002f9b0 │ │ │ │ @ instruction: 0xa002f9b1 │ │ │ │ vmlagt.f64 d15, d30, d12 │ │ │ │ - bls 0x3b3244 │ │ │ │ + bls 0x3b3344 │ │ │ │ @ instruction: 0x0c09ebbc │ │ │ │ vmlseq.f64 d14, d10, d30 │ │ │ │ @ instruction: 0x0c0ceb1c │ │ │ │ vmlseq.f64 d14, d14, d14 │ │ │ │ stcmi 5, cr15, [r0], {28} │ │ │ │ cdpeq 1, 0, cr15, cr0, cr14, {2} │ │ │ │ svcmi 0x0000f1bc │ │ │ │ - beq 0x130a38 │ │ │ │ + beq 0x130b38 │ │ │ │ stmdbmi ip!, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf005bfa4 │ │ │ │ @ instruction: 0xf6470301 │ │ │ │ - ble 0x312c4c │ │ │ │ + ble 0x312d4c │ │ │ │ svcmi 0x0000f1bc │ │ │ │ mcreq 1, 0, pc, cr0, cr14, {2} @ │ │ │ │ @ instruction: 0xf005bfbc │ │ │ │ vst2.8 {d16-d19}, [pc], r1 │ │ │ │ tstmi pc, #0, 18 │ │ │ │ @ instruction: 0xf8b6b2eb │ │ │ │ andcc ip, r2, r0 │ │ │ │ vaddw.u8 , , d2 │ │ │ │ @ instruction: 0xf858058f │ │ │ │ - b 0xc2c544 │ │ │ │ - b 0x3350b4 │ │ │ │ - b 0x11b68b8 │ │ │ │ + b 0xc2c644 │ │ │ │ + b 0x3351b4 │ │ │ │ + b 0x11b69b8 │ │ │ │ @ instruction: 0xf8260309 │ │ │ │ @ instruction: 0xf0023b02 │ │ │ │ andcc r0, r1, #67108864 @ 0x4000000 │ │ │ │ adcsle r2, fp, r0, lsl #22 │ │ │ │ andle r2, r5, r8, lsl #20 │ │ │ │ - streq pc, [pc, #965] @ 0xf485d │ │ │ │ + streq pc, [pc, #965] @ 0xf495d │ │ │ │ andcc r3, r2, r2, lsl #12 │ │ │ │ str r3, [lr, r2, lsl #2]! │ │ │ │ @ instruction: 0xf504b127 │ │ │ │ andcs r5, r1, #0, 6 │ │ │ │ svccs 0x0030f8c3 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f647f0 │ │ │ │ svclt 0x0000bf8f │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ ldrmi fp, [lr], -r3, lsl #1 │ │ │ │ @ instruction: 0x460d4617 │ │ │ │ - blmi 0xff331dd8 │ │ │ │ - bleq 0xe70fd8 │ │ │ │ + blpl 0xff731ed8 │ │ │ │ + bleq 0xe710d8 │ │ │ │ @ instruction: 0xf7f69001 │ │ │ │ @ instruction: 0x4633fef7 │ │ │ │ ldrtmi r2, [sl], -r0, lsl #12 │ │ │ │ @ instruction: 0xf00e46b6 │ │ │ │ @ instruction: 0xf10e0c01 │ │ │ │ strbtmi r0, [r1], -r1, lsl #28 │ │ │ │ svceq 0x0000f1bc │ │ │ │ ldmdavs r4, {r3, r4, r5, r8, ip, lr, pc} │ │ │ │ - blx 0xfe20e57a │ │ │ │ + blx 0xfe20e67a │ │ │ │ ldmdavs r4, {r0, r1, r2, sl, fp, pc}^ │ │ │ │ - blx 0xfe20e682 │ │ │ │ - bl 0xfef1ad24 │ │ │ │ - bl 0x1bf6530 │ │ │ │ + blx 0xfe20e782 │ │ │ │ + bl 0xfef1ae24 │ │ │ │ + bl 0x1bf6630 │ │ │ │ @ instruction: 0xf1180c0a │ │ │ │ @ instruction: 0xf14c4880 │ │ │ │ - bl 0x6f7518 │ │ │ │ - bl 0x17f653c │ │ │ │ + bl 0x6f7618 │ │ │ │ + bl 0x17f663c │ │ │ │ svclt 0x00680c0c │ │ │ │ strbtmi r2, [r0], r1, lsl #2 │ │ │ │ - b 0x14e09cc │ │ │ │ + b 0x14e0acc │ │ │ │ @ instruction: 0xf0007cec │ │ │ │ cps #1 │ │ │ │ - blx 0x18c6534 │ │ │ │ + blx 0x18c6634 │ │ │ │ @ instruction: 0xf8d5fc80 │ │ │ │ movwmi r9, #57344 @ 0xe000 │ │ │ │ - b 0xfe300d50 │ │ │ │ + b 0xfe300e50 │ │ │ │ movwcc r0, #16649 @ 0x4109 │ │ │ │ eorsgt pc, ip, fp, asr r8 @ │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ tsteq ip, r1, lsl #20 │ │ │ │ stceq 0, cr15, [r1], {14} │ │ │ │ smlabbeq r9, r1, sl, lr │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ - blne 0x232674 │ │ │ │ + blne 0x232774 │ │ │ │ @ instruction: 0xf1bc4661 │ │ │ │ sbcle r0, r6, r0, lsl #30 │ │ │ │ svceq 0x0004f1be │ │ │ │ vaddl.u8 , d0, d5 │ │ │ │ strcc r1, [r4, #-15] │ │ │ │ movwcc r3, #16900 @ 0x4204 │ │ │ │ @ instruction: 0xb12ee7b5 │ │ │ │ @@ -233615,15 +233681,15 @@ │ │ │ │ @ instruction: 0x46044617 │ │ │ │ @ instruction: 0xf7f69101 │ │ │ │ cdpne 14, 7, cr15, cr2, cr13, {4} │ │ │ │ strcs r9, [r0], -r1, lsl #18 │ │ │ │ ldrtmi r4, [r3], -r5, lsl #12 │ │ │ │ @ instruction: 0x07df1e78 │ │ │ │ movwcc sp, #5126 @ 0x1406 │ │ │ │ - strbeq pc, [pc, #-965] @ 0xf4203 @ │ │ │ │ + strbeq pc, [pc, #-965] @ 0xf4303 @ │ │ │ │ andcc r3, r1, #1 │ │ │ │ ldrble r0, [r8, #2015]! @ 0x7df │ │ │ │ mulgt r1, r0, r9 │ │ │ │ mul r0, r2, r9 │ │ │ │ mulvc r0, r0, r9 │ │ │ │ mulhi r1, r2, r9 │ │ │ │ vmlagt.f64 d15, d30, d12 │ │ │ │ @@ -233640,23 +233706,23 @@ │ │ │ │ @ instruction: 0xf04f0701 │ │ │ │ sxtahmi r0, lr, pc, ror #24 @ │ │ │ │ @ instruction: 0xf51cda10 │ │ │ │ @ instruction: 0xf15e4f00 │ │ │ │ svclt 0x00bd0e00 │ │ │ │ streq pc, [r1, -r5] │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - b 0x14c6124 │ │ │ │ + b 0x14c6224 │ │ │ │ svclt 0x00a42c2c │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ streq pc, [r1, -r5] │ │ │ │ @ instruction: 0xf801b10f │ │ │ │ movwcc ip, #4099 @ 0x1003 │ │ │ │ streq lr, [lr], -r6, asr #20 │ │ │ │ andle r2, r4, r0, lsl fp │ │ │ │ - strbeq pc, [pc, #-965] @ 0xf4287 @ │ │ │ │ + strbeq pc, [pc, #-965] @ 0xf4387 @ │ │ │ │ andcc r3, r1, #1 │ │ │ │ @ instruction: 0xb126e7b5 │ │ │ │ movwpl pc, #1284 @ 0x504 @ │ │ │ │ @ instruction: 0xf8c32201 │ │ │ │ qasxmi r2, r0, r0 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f641f0 │ │ │ │ @@ -233667,68 +233733,68 @@ │ │ │ │ svceq 0x00e0f8cc │ │ │ │ pkhbtmi r4, r8, lr, lsl #12 │ │ │ │ @ instruction: 0x46044617 │ │ │ │ mcr2 7, 1, pc, cr2, cr6, {7} @ │ │ │ │ @ instruction: 0x26001eb2 │ │ │ │ cdpne 6, 11, cr4, cr9, cr5, {0} │ │ │ │ ldrtmi r4, [r3], -r0, asr #12 │ │ │ │ - stmiami r8, {r0, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + ldmpl r8, {r0, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldmdaeq r5!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ strle r0, [r7], #-2015 @ 0xfffff821 │ │ │ │ vsubw.u8 , , d1 │ │ │ │ andcc r0, r2, pc, lsl #11 │ │ │ │ andcc r3, r2, #-2147483648 @ 0x80000000 │ │ │ │ ldrble r0, [r7, #2015]! @ 0x7df │ │ │ │ @ instruction: 0xc002f9b1 │ │ │ │ @ instruction: 0xf9b22700 │ │ │ │ @ instruction: 0xf9b1e000 │ │ │ │ @ instruction: 0xf9b29000 │ │ │ │ - blx 0xfe41c6ce │ │ │ │ - blx 0xfe367f02 │ │ │ │ - bl 0xff01aef4 │ │ │ │ - bl 0x1c776f4 │ │ │ │ - bl 0x7f7efc │ │ │ │ - bl 0x1477708 │ │ │ │ + blx 0xfe41c7ce │ │ │ │ + blx 0xfe368002 │ │ │ │ + bl 0xff01aff4 │ │ │ │ + bl 0x1c777f4 │ │ │ │ + bl 0x7f7ffc │ │ │ │ + bl 0x1477808 │ │ │ │ @ instruction: 0xf51c0e0e │ │ │ │ @ instruction: 0xf14e4c00 │ │ │ │ @ instruction: 0xf1bc0e00 │ │ │ │ @ instruction: 0xf17e4f00 │ │ │ │ - b 0x14b6eec │ │ │ │ + b 0x14b6fec │ │ │ │ svclt 0x00a4492c │ │ │ │ streq pc, [r1, -r5] │ │ │ │ ldmibvc pc!, {r0, r1, r2, r6, r9, sl, ip, sp, lr, pc}^ @ │ │ │ │ @ instruction: 0xf1bcda08 │ │ │ │ @ instruction: 0xf15e4f00 │ │ │ │ svclt 0x00bc0e00 │ │ │ │ streq pc, [r1, -r5] │ │ │ │ stmdbmi r0, {r0, r1, r2, r3, r6, sl, ip, sp, lr, pc} │ │ │ │ rsclt r4, pc, #-134217728 @ 0xf8000000 │ │ │ │ @ instruction: 0xc000f8b0 │ │ │ │ movwcc r3, #4098 @ 0x1002 │ │ │ │ - streq pc, [pc, #965] @ 0xf4ae1 │ │ │ │ + streq pc, [pc, #965] @ 0xf4be1 │ │ │ │ eors pc, r7, r8, asr r8 @ │ │ │ │ andcc r3, r2, #-2147483648 @ 0x80000000 │ │ │ │ - b 0xbff348 │ │ │ │ - b 0x336364 │ │ │ │ - b 0x12b6b68 │ │ │ │ + b 0xbff448 │ │ │ │ + b 0x336464 │ │ │ │ + b 0x12b6c68 │ │ │ │ @ instruction: 0xf8200709 │ │ │ │ @ instruction: 0xd1b17c02 │ │ │ │ @ instruction: 0xf504b126 │ │ │ │ andcs r5, r1, #0, 6 │ │ │ │ svccs 0x0030f8c3 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f647f0 │ │ │ │ svclt 0x0000be43 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ ldrmi fp, [r6], -r3, lsl #1 │ │ │ │ @ instruction: 0xf641461d │ │ │ │ - vqdmull.s q10, d16, d0[2] │ │ │ │ + @ instruction: 0xf2c05bd8 │ │ │ │ stmib sp, {r0, r2, r4, r5, r8, r9, fp}^ │ │ │ │ @ instruction: 0xf7f60100 │ │ │ │ svcne 0x0032fdab │ │ │ │ strcs r9, [r0], -r1, lsl #18 │ │ │ │ ldrtmi r1, [r6], fp, lsr #30 │ │ │ │ @ instruction: 0xf01e2500 │ │ │ │ tstle r9, r1, lsl #30 │ │ │ │ @@ -233736,190 +233802,190 @@ │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ movwcc r3, #16900 @ 0x4204 │ │ │ │ @ instruction: 0xf01e2500 │ │ │ │ rscsle r0, r5, r1, lsl #30 │ │ │ │ ldmdavs pc, {r2, r4, r6, fp, sp, lr} @ │ │ │ │ @ instruction: 0x8c07fb84 │ │ │ │ ldmdavs pc, {r2, r4, fp, sp, lr}^ @ │ │ │ │ - bls 0x2f35bc │ │ │ │ + bls 0x2f36bc │ │ │ │ stmdaeq r9, {r3, r4, r5, r7, r8, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0x0c0aeb6c │ │ │ │ stmmi r0, {r3, r4, r8, ip, sp, lr, pc} │ │ │ │ stceq 1, cr15, [r0], {76} @ 0x4c │ │ │ │ stmdaeq r8, {r3, r4, r8, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0x0c0ceb5c │ │ │ │ strcs fp, [r1, #-3944] @ 0xfffff098 │ │ │ │ strtmi r4, [r9], r0, ror #13 │ │ │ │ - b 0x14e0c84 │ │ │ │ + b 0x14e0d84 │ │ │ │ @ instruction: 0xf0007cec │ │ │ │ @ instruction: 0xf10c0901 │ │ │ │ - blx 0x18c67dc │ │ │ │ - b 0x12b39e0 │ │ │ │ + blx 0x18c68dc │ │ │ │ + b 0x12b3ae0 │ │ │ │ @ instruction: 0xf8510609 │ │ │ │ andcc r9, r4, #46 @ 0x2e │ │ │ │ vsubw.u8 , q0, d4 │ │ │ │ @ instruction: 0xf85b100f │ │ │ │ - b 0xfe3248e4 │ │ │ │ + b 0xfe3249e4 │ │ │ │ @ instruction: 0xf1be0509 │ │ │ │ - b 0x238408 │ │ │ │ - b 0xfe235c30 │ │ │ │ + b 0x238508 │ │ │ │ + b 0xfe235d30 │ │ │ │ @ instruction: 0xf8410509 │ │ │ │ andle r5, r2, lr, lsr #32 │ │ │ │ cdpeq 0, 0, cr15, cr2, cr15, {2} │ │ │ │ @ instruction: 0xb12ee7b8 │ │ │ │ andcs r9, r1, #0, 22 │ │ │ │ movwpl pc, #1283 @ 0x503 @ │ │ │ │ svccs 0x0030f8c3 │ │ │ │ andlt r9, r3, r0, lsl #16 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ ldcllt 7, cr15, [r6, #984] @ 0x3d8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec4ba30 │ │ │ │ + bl 0xfec4bb30 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ stmib sp, {r2, r9, sl, lr}^ │ │ │ │ movwls r2, #4354 @ 0x1102 │ │ │ │ stc2l 7, cr15, [r4, #-984] @ 0xfffffc28 │ │ │ │ ldrdcs lr, [r2, -sp] │ │ │ │ - bcc 0x15b450 │ │ │ │ + bcc 0x15b550 │ │ │ │ cdpeq 1, 1, cr15, cr0, cr1, {0} │ │ │ │ svceq 0x0001f010 │ │ │ │ tstpeq r1, r1, lsl #2 @ p-variant is OBSOLETE │ │ │ │ andeq pc, r1, #-2147483648 @ 0x80000000 │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf892bf1e │ │ │ │ ldrmi ip, [ip], #0 │ │ │ │ stcgt 8, cr15, [r1], {1} │ │ │ │ mvnle r4, r1, ror r5 │ │ │ │ andlt r4, r4, r0, lsr #12 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ stclt 7, cr15, [ip, #984]! @ 0x3d8 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4ba84 │ │ │ │ + bl 0xfec4bb84 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ @ instruction: 0xf6414607 │ │ │ │ - vmlsl.s q10, d16, d0[2] │ │ │ │ + @ instruction: 0xf2c056d8 │ │ │ │ movwls r0, #5685 @ 0x1635 │ │ │ │ ldc2 7, cr15, [r6, #-984] @ 0xfffffc28 │ │ │ │ vfmane.f64 d9, d1, d1 │ │ │ │ strcc r1, [lr, #-3756] @ 0xfffff154 │ │ │ │ @ instruction: 0xf834b2c2 │ │ │ │ @ instruction: 0xf831cf02 │ │ │ │ @ instruction: 0xf3c0ef02 │ │ │ │ ldrmi r0, [ip], #143 @ 0x8f │ │ │ │ @ instruction: 0xf85642a5 │ │ │ │ - b 0x3fc988 │ │ │ │ - b 0xc778cc │ │ │ │ - b 0x13f80d0 │ │ │ │ + b 0x3fca88 │ │ │ │ + b 0xc779cc │ │ │ │ + b 0x13f81d0 │ │ │ │ @ instruction: 0xf8a10c0e │ │ │ │ mvnle ip, r0 │ │ │ │ andlt r4, r3, r8, lsr r6 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ ldcllt 7, cr15, [ip, #-984]! @ 0xfffffc28 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4bae4 │ │ │ │ + bl 0xfec4bbe4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ ldrmi r4, [r4], -sp, lsl #12 │ │ │ │ movwls r4, #5639 @ 0x1607 │ │ │ │ stc2l 7, cr15, [sl], #984 @ 0x3d8 │ │ │ │ svcne 0x00299b01 │ │ │ │ cdpeq 1, 0, cr15, cr4, cr4, {5} │ │ │ │ - strbmi pc, [r8, #1601] @ 0x641 @ │ │ │ │ + ldrbpl pc, [r8, #1601] @ 0x641 @ │ │ │ │ ldreq pc, [r5, #-704]! @ 0xfffffd40 │ │ │ │ - blx 0x18c193c │ │ │ │ + blx 0x18c1a3c │ │ │ │ @ instruction: 0xf85efc80 │ │ │ │ @ instruction: 0xf8512f04 │ │ │ │ @ instruction: 0xf3c06f04 │ │ │ │ ldrmi r1, [sl], #-15 │ │ │ │ @ instruction: 0xf8554574 │ │ │ │ - b 0xfe1a4a14 │ │ │ │ - b 0x175140 │ │ │ │ - b 0xfe17515c │ │ │ │ + b 0xfe1a4b14 │ │ │ │ + b 0x175240 │ │ │ │ + b 0xfe17525c │ │ │ │ andvs r0, sl, r6, lsl #4 │ │ │ │ ldrtmi sp, [r8], -fp, ror #3 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f640f0 │ │ │ │ svclt 0x0000bd4b │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec4bb48 │ │ │ │ + bl 0xfec4bc48 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ stmib sp, {r2, r9, sl, lr}^ │ │ │ │ movwls r2, #4354 @ 0x1102 │ │ │ │ ldc2 7, cr15, [r8], #984 @ 0x3d8 │ │ │ │ ldrdcs lr, [r2, -sp] │ │ │ │ - bcc 0x15b568 │ │ │ │ + bcc 0x15b668 │ │ │ │ cdpeq 1, 1, cr15, cr0, cr1, {0} │ │ │ │ svceq 0x0001f010 │ │ │ │ tstpeq r1, r1, lsl #2 @ p-variant is OBSOLETE │ │ │ │ andeq pc, r1, #-2147483648 @ 0x80000000 │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf892bf1e │ │ │ │ - bl 0xfec24980 │ │ │ │ + bl 0xfec24a80 │ │ │ │ @ instruction: 0xf8010c03 │ │ │ │ ldrbmi ip, [r1, #-3073]! @ 0xfffff3ff │ │ │ │ strtmi sp, [r0], -lr, ror #3 │ │ │ │ pop {r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f64010 │ │ │ │ svclt 0x0000bd1f │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4bba0 │ │ │ │ + bl 0xfec4bca0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ @ instruction: 0xf6414607 │ │ │ │ - vmlsl.s q10, d16, d0[2] │ │ │ │ + @ instruction: 0xf2c056d8 │ │ │ │ movwls r0, #5685 @ 0x1635 │ │ │ │ stc2 7, cr15, [r8], {246} @ 0xf6 │ │ │ │ vfmane.f64 d9, d1, d1 │ │ │ │ strcc r1, [lr, #-3756] @ 0xfffff154 │ │ │ │ @ instruction: 0xf834b2c2 │ │ │ │ @ instruction: 0xf831cf02 │ │ │ │ @ instruction: 0xf3c0ef02 │ │ │ │ - bl 0xfebf4c10 │ │ │ │ + bl 0xfebf4d10 │ │ │ │ adcmi r0, r5, #768 @ 0x300 │ │ │ │ eorscs pc, r2, r6, asr r8 @ │ │ │ │ @ instruction: 0x0c02ea0c │ │ │ │ vmlaeq.f32 s28, s4, s29 │ │ │ │ @ instruction: 0x0c0eea4c │ │ │ │ andgt pc, r0, r1, lsr #17 │ │ │ │ ldrtmi sp, [r8], -sl, ror #3 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f640f0 │ │ │ │ svclt 0x0000bced │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4bc04 │ │ │ │ + bl 0xfec4bd04 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ ldrmi r4, [r4], -sp, lsl #12 │ │ │ │ movwls r4, #5639 @ 0x1607 │ │ │ │ mrrc2 7, 15, pc, sl, cr6 @ │ │ │ │ svcne 0x00299b01 │ │ │ │ cdpeq 1, 0, cr15, cr4, cr4, {5} │ │ │ │ - strbmi pc, [r8, #1601] @ 0x641 @ │ │ │ │ + ldrbpl pc, [r8, #1601] @ 0x641 @ │ │ │ │ ldreq pc, [r5, #-704]! @ 0xfffffd40 │ │ │ │ - blx 0x18c1a5c │ │ │ │ + blx 0x18c1b5c │ │ │ │ @ instruction: 0xf85efc80 │ │ │ │ @ instruction: 0xf8512f04 │ │ │ │ @ instruction: 0xf3c06f04 │ │ │ │ - bne 0xff578a78 │ │ │ │ + bne 0xff578b78 │ │ │ │ @ instruction: 0xf8554574 │ │ │ │ - b 0xfe1a4b34 │ │ │ │ - b 0x175260 │ │ │ │ - b 0xfe17527c │ │ │ │ + b 0xfe1a4c34 │ │ │ │ + b 0x175360 │ │ │ │ + b 0xfe17537c │ │ │ │ andvs r0, sl, r6, lsl #4 │ │ │ │ ldrtmi sp, [r8], -fp, ror #3 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f640f0 │ │ │ │ svclt 0x0000bcbb │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4bc68 │ │ │ │ + bl 0xfec4bd68 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ sbcslt r4, ip, #5242880 @ 0x500000 │ │ │ │ smlabtcs r0, sp, r9, lr │ │ │ │ stc2 7, cr15, [r8], #-984 @ 0xfffffc28 │ │ │ │ ldrdcs lr, [r0, -sp] │ │ │ │ @ instruction: 0xf1013a01 │ │ │ │ @@ -233931,22 +233997,22 @@ │ │ │ │ stc2 11, cr15, [r4], {28} @ │ │ │ │ stcgt 8, cr15, [r1], {1} │ │ │ │ mvnsle r4, r1, ror r5 │ │ │ │ andlt r4, r3, r8, lsr #12 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ ldclt 7, cr15, [r2], {246} @ 0xf6 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4bcb8 │ │ │ │ + bl 0xfec4bdb8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ @ instruction: 0xf6414607 │ │ │ │ - vmlsl.s q10, d16, d0[2] │ │ │ │ + @ instruction: 0xf2c056d8 │ │ │ │ movwls r0, #5685 @ 0x1635 │ │ │ │ - blx 0x32aae │ │ │ │ + blx 0x32bae │ │ │ │ vfmane.f64 d9, d1, d1 │ │ │ │ strcc r1, [lr, #-3756] @ 0xfffff154 │ │ │ │ svcgt 0x0002f834 │ │ │ │ @ instruction: 0xf831b2c2 │ │ │ │ @ instruction: 0xf3c0ef02 │ │ │ │ adcmi r0, r5, #143 @ 0x8f │ │ │ │ eorscs pc, r2, r6, asr r8 @ │ │ │ │ @@ -233956,317 +234022,317 @@ │ │ │ │ @ instruction: 0x0c0eea4c │ │ │ │ andgt pc, r0, r1, lsr #17 │ │ │ │ ldrtmi sp, [r8], -sl, ror #3 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f640f0 │ │ │ │ svclt 0x0000bc61 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4bd1c │ │ │ │ + bl 0xfec4be1c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ ldrmi r4, [r4], -sp, lsl #12 │ │ │ │ movwls r4, #5639 @ 0x1607 │ │ │ │ - blx 0xff4b2b0a │ │ │ │ + blx 0xff4b2c0a │ │ │ │ svcne 0x00299b01 │ │ │ │ cdpeq 1, 0, cr15, cr4, cr4, {5} │ │ │ │ - strbmi pc, [r8, #1601] @ 0x641 @ │ │ │ │ + ldrbpl pc, [r8, #1601] @ 0x641 @ │ │ │ │ ldreq pc, [r5, #-704]! @ 0xfffffd40 │ │ │ │ @ instruction: 0xf85e340c │ │ │ │ - blx 0x18c0758 │ │ │ │ + blx 0x18c0858 │ │ │ │ @ instruction: 0xf851fc80 │ │ │ │ @ instruction: 0xf3c06f04 │ │ │ │ ldrbmi r1, [r4, #-15]! │ │ │ │ eorsgt pc, ip, r5, asr r8 @ │ │ │ │ vqdmulh.s d15, d2, d3 │ │ │ │ andeq lr, r6, #532480 @ 0x82000 │ │ │ │ andeq lr, ip, #8192 @ 0x2000 │ │ │ │ andeq lr, r6, #532480 @ 0x82000 │ │ │ │ mvnle r6, sl │ │ │ │ andlt r4, r3, r8, lsr r6 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ stclt 7, cr15, [lr], #-984 @ 0xfffffc28 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec4bd80 │ │ │ │ + bl 0xfec4be80 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ stmib sp, {r2, r9, sl, lr}^ │ │ │ │ movwls r2, #4354 @ 0x1102 │ │ │ │ - blx 0xfe832b6e │ │ │ │ - bls 0x19afa4 │ │ │ │ + blx 0xfe832c6e │ │ │ │ + bls 0x19b0a4 │ │ │ │ mulcc r4, sp, r9 │ │ │ │ cdpeq 1, 1, cr15, cr0, cr1, {0} │ │ │ │ andcc r3, r1, #4096 @ 0x1000 │ │ │ │ svceq 0x0001f010 │ │ │ │ @ instruction: 0xf992d007 │ │ │ │ - bl 0x824bb0 │ │ │ │ - b 0x14b7bc0 │ │ │ │ + bl 0x824cb0 │ │ │ │ + b 0x14b7cc0 │ │ │ │ @ instruction: 0xf8810c5c │ │ │ │ mrscc ip, (UNDEF: 1) │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ mvnle r4, lr, lsl #11 │ │ │ │ andlt r4, r4, r0, lsr #12 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ stclt 7, cr15, [r2], {246} @ 0xf6 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x4614461e │ │ │ │ strmi r4, [r1], sp, lsl #12 │ │ │ │ - blx 0x1d32bc6 │ │ │ │ + blx 0x1d32cc6 │ │ │ │ mcrne 2, 5, fp, cr9, cr2, {1} │ │ │ │ @ instruction: 0xf6411ea3 │ │ │ │ - vmls.f d20, d16, d0[2] │ │ │ │ + vshl.s64 , q4, #0 │ │ │ │ @ instruction: 0x17d60535 │ │ │ │ @ instruction: 0xf933340e │ │ │ │ - blx 0x18f080c │ │ │ │ + blx 0x18f090c │ │ │ │ @ instruction: 0xf831f880 │ │ │ │ @ instruction: 0xf3c07f02 │ │ │ │ - bl 0x874e4c │ │ │ │ - bl 0x1277c1c │ │ │ │ + bl 0x874f4c │ │ │ │ + bl 0x1277d1c │ │ │ │ @ instruction: 0xf8557eee │ │ │ │ - b 0x14d4cfc │ │ │ │ + b 0x14d4dfc │ │ │ │ adcmi r0, r3, #92, 24 @ 0x5c00 │ │ │ │ vstmiavc lr, {s29-s104} │ │ │ │ vmlaeq.f32 s28, s16, s15 │ │ │ │ @ instruction: 0x0c08ea0c │ │ │ │ @ instruction: 0x0c0eea4c │ │ │ │ andgt pc, r0, r1, lsr #17 │ │ │ │ strbmi sp, [r8], -r3, ror #3 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ - bllt 0xff3b2c18 │ │ │ │ + bllt 0xff3b2d18 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [sp], -r3, lsl #1 │ │ │ │ pkhbtmi r4, r1, r4, lsl #12 │ │ │ │ @ instruction: 0xf7f69301 │ │ │ │ - blls 0x17393c │ │ │ │ + blls 0x173a3c │ │ │ │ @ instruction: 0xf1a41f29 │ │ │ │ @ instruction: 0xf6410e04 │ │ │ │ - vmls.f d20, d16, d0[2] │ │ │ │ + vshl.s64 , q4, #0 │ │ │ │ strcc r0, [ip], #-1333 @ 0xfffffacb │ │ │ │ @ instruction: 0xf85e17de │ │ │ │ @ instruction: 0xf8512f04 │ │ │ │ - bl 0x59488c │ │ │ │ - bl 0x1277c8c │ │ │ │ + bl 0x59498c │ │ │ │ + bl 0x1277d8c │ │ │ │ ldrbmi r7, [r4, #-738]! @ 0xfffffd1e │ │ │ │ mrrceq 10, 4, lr, ip, cr15 │ │ │ │ vstmiavc r2, {s29-s104} │ │ │ │ andeq lr, ip, #552960 @ 0x87000 │ │ │ │ stc2 10, cr15, [r0], {95} @ 0x5f @ │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ eorsgt pc, ip, r5, asr r8 @ │ │ │ │ andeq lr, ip, #8192 @ 0x2000 │ │ │ │ andeq lr, r7, #532480 @ 0x82000 │ │ │ │ mvnle r6, sl │ │ │ │ andlt r4, r3, r8, asr #12 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ - bllt 0xfe532c8c │ │ │ │ + bllt 0xfe532d8c │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec4bebc │ │ │ │ + bl 0xfec4bfbc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ stmib sp, {r2, r9, sl, lr}^ │ │ │ │ movwls r2, #4354 @ 0x1102 │ │ │ │ - blx 0xb2ca8 │ │ │ │ - bls 0x19b0e0 │ │ │ │ + blx 0xb2da8 │ │ │ │ + bls 0x19b1e0 │ │ │ │ mulcc r4, sp, r8 │ │ │ │ cdpeq 1, 1, cr15, cr0, cr1, {0} │ │ │ │ andcc r3, r1, #4096 @ 0x1000 │ │ │ │ svceq 0x0001f010 │ │ │ │ @ instruction: 0xf892d007 │ │ │ │ - bl 0x824cec │ │ │ │ - b 0x14b7cfc │ │ │ │ + bl 0x824dec │ │ │ │ + b 0x14b7dfc │ │ │ │ @ instruction: 0xf8810c5c │ │ │ │ mrscc ip, (UNDEF: 1) │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ mvnle r4, lr, lsl #11 │ │ │ │ andlt r4, r4, r0, lsr #12 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ - bllt 0x1a32ce4 │ │ │ │ + bllt 0x1a32de4 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x4614461e │ │ │ │ strmi r4, [r1], sp, lsl #12 │ │ │ │ - blx 0xff5b2d00 │ │ │ │ + blx 0xff5b2e00 │ │ │ │ mcrne 2, 5, fp, cr9, cr2, {5} │ │ │ │ @ instruction: 0xf6411ea3 │ │ │ │ - vmls.f d20, d16, d0[2] │ │ │ │ + vshl.s64 , q4, #0 │ │ │ │ @ instruction: 0x26000535 │ │ │ │ @ instruction: 0xf833340e │ │ │ │ sbclt ip, r7, #2, 30 │ │ │ │ svc 0x0002f831 │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0x0c02eb1c │ │ │ │ stmdaeq r0, {r1, r2, r6, r8, ip, sp, lr, pc} │ │ │ │ eorsvc pc, r7, r5, asr r8 @ │ │ │ │ mrrceq 10, 4, lr, ip, cr15 │ │ │ │ - b 0x14057cc │ │ │ │ - b 0xc94080 │ │ │ │ - b 0x3f8580 │ │ │ │ - b 0x13f7d84 │ │ │ │ + b 0x14058cc │ │ │ │ + b 0xc94180 │ │ │ │ + b 0x3f8680 │ │ │ │ + b 0x13f7e84 │ │ │ │ @ instruction: 0xf8a10c0e │ │ │ │ mvnle ip, r0 │ │ │ │ pop {r3, r6, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f643f8 │ │ │ │ svclt 0x0000bb2d │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [sp], -r3, lsl #1 │ │ │ │ pkhbtmi r4, r1, r4, lsl #12 │ │ │ │ movwls r2, #5632 @ 0x1600 │ │ │ │ - blx 0xfe732d74 │ │ │ │ + blx 0xfe732e74 │ │ │ │ svcne 0x00299b01 │ │ │ │ cdpeq 1, 0, cr15, cr4, cr4, {5} │ │ │ │ - strbmi pc, [r8, #1601] @ 0x641 @ │ │ │ │ + ldrbpl pc, [r8, #1601] @ 0x641 @ │ │ │ │ ldreq pc, [r5, #-704]! @ 0xfffffd40 │ │ │ │ @ instruction: 0xf85e340c │ │ │ │ @ instruction: 0xf8512f04 │ │ │ │ - bl 0x5949c8 │ │ │ │ + bl 0x594ac8 │ │ │ │ sbclt r0, r2, #768 @ 0x300 │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ mrrceq 10, 4, lr, ip, cr15 │ │ │ │ eorshi pc, r2, r5, asr r8 @ │ │ │ │ andeq pc, r0, #-2147483631 @ 0x80000011 │ │ │ │ - b 0x14063a0 │ │ │ │ - b 0xfe2d40dc │ │ │ │ - b 0x175608 │ │ │ │ - b 0xfe1755fc │ │ │ │ + b 0x14064a0 │ │ │ │ + b 0xfe2d41dc │ │ │ │ + b 0x175708 │ │ │ │ + b 0xfe1756fc │ │ │ │ andvs r0, sl, r7, lsl #4 │ │ │ │ strbmi sp, [r8], -r5, ror #3 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f643f0 │ │ │ │ svclt 0x0000baf3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec4bff8 │ │ │ │ + bl 0xfec4c0f8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ stmib sp, {r2, r9, sl, lr}^ │ │ │ │ movwls r2, #4354 @ 0x1102 │ │ │ │ - blx 0x1932de4 │ │ │ │ - bls 0x19b21c │ │ │ │ + blx 0x1932ee4 │ │ │ │ + bls 0x19b31c │ │ │ │ mulcc r4, sp, r9 │ │ │ │ cdpeq 1, 1, cr15, cr0, cr1, {0} │ │ │ │ andcc r3, r1, #4096 @ 0x1000 │ │ │ │ svceq 0x0001f010 │ │ │ │ @ instruction: 0xf992d007 │ │ │ │ - bl 0xff024e28 │ │ │ │ - b 0x14b7e38 │ │ │ │ + bl 0xff024f28 │ │ │ │ + b 0x14b7f38 │ │ │ │ @ instruction: 0xf8810c5c │ │ │ │ mrscc ip, (UNDEF: 1) │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ mvnle r4, r1, ror r5 │ │ │ │ andlt r4, r4, r0, lsr #12 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ - blt 0xff2b2e20 │ │ │ │ + blt 0xff2b2f20 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x4614461e │ │ │ │ strmi r4, [r1], sp, lsl #12 │ │ │ │ - blx 0xe32e3c │ │ │ │ + blx 0xe32f3c │ │ │ │ mcrne 2, 5, fp, cr9, cr2, {1} │ │ │ │ @ instruction: 0xf6411ea3 │ │ │ │ - vmls.f d20, d16, d0[2] │ │ │ │ + vshl.s64 , q4, #0 │ │ │ │ @ instruction: 0x17d60535 │ │ │ │ @ instruction: 0xf933340e │ │ │ │ - blx 0x18f0a84 │ │ │ │ + blx 0x18f0b84 │ │ │ │ @ instruction: 0xf831f880 │ │ │ │ @ instruction: 0xf3c07f02 │ │ │ │ - bl 0xff0750c4 │ │ │ │ - b 0x14b7e94 │ │ │ │ + bl 0xff0751c4 │ │ │ │ + b 0x14b7f94 │ │ │ │ @ instruction: 0xf8557eee │ │ │ │ - bl 0x1c94f74 │ │ │ │ - b 0x14b86b0 │ │ │ │ - b 0xab800c │ │ │ │ + bl 0x1c95074 │ │ │ │ + b 0x14b87b0 │ │ │ │ + b 0xab810c │ │ │ │ adcmi r0, r3, #8, 14 @ 0x200000 │ │ │ │ vstmiavc lr, {s29-s104} │ │ │ │ @ instruction: 0x0c08ea0c │ │ │ │ @ instruction: 0x0c07ea4c │ │ │ │ andgt pc, r0, r1, lsr #17 │ │ │ │ strbmi sp, [r8], -r1, ror #3 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ - blt 0xfe432e94 │ │ │ │ + blt 0xfe432f94 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [sp], -r3, lsl #1 │ │ │ │ pkhbtmi r4, r1, r4, lsl #12 │ │ │ │ @ instruction: 0xf7f69301 │ │ │ │ - blls 0x1736c0 │ │ │ │ + blls 0x1737c0 │ │ │ │ @ instruction: 0xf1a41f29 │ │ │ │ @ instruction: 0xf6410e04 │ │ │ │ - vmls.f d20, d16, d0[2] │ │ │ │ + vshl.s64 , q4, #0 │ │ │ │ strcc r0, [ip], #-1333 @ 0xfffffacb │ │ │ │ @ instruction: 0xf85e17de │ │ │ │ @ instruction: 0xf8512f04 │ │ │ │ - bl 0xfed94b08 │ │ │ │ - b 0x14b7f08 │ │ │ │ - bl 0x1b13288 │ │ │ │ - b 0x14b571c │ │ │ │ + bl 0xfed94c08 │ │ │ │ + b 0x14b8008 │ │ │ │ + bl 0x1b13388 │ │ │ │ + b 0x14b581c │ │ │ │ ldrbmi r0, [r4, #-3164]! @ 0xfffff3a4 │ │ │ │ vstmiavc r2, {s29-s104} │ │ │ │ andeq lr, ip, #552960 @ 0x87000 │ │ │ │ stc2 10, cr15, [r0], {95} @ 0x5f @ │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ eorsgt pc, ip, r5, asr r8 @ │ │ │ │ andeq lr, ip, #8192 @ 0x2000 │ │ │ │ andeq lr, r7, #532480 @ 0x82000 │ │ │ │ mvnle r6, sl │ │ │ │ andlt r4, r3, r8, asr #12 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ - blt 0x1532f0c │ │ │ │ + blt 0x153300c │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec4c13c │ │ │ │ + bl 0xfec4c23c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ stmib sp, {r2, r9, sl, lr}^ │ │ │ │ movwls r2, #4354 @ 0x1102 │ │ │ │ @ instruction: 0xf9bef7f6 │ │ │ │ - bls 0x19b360 │ │ │ │ + bls 0x19b460 │ │ │ │ mulcc r4, sp, r8 │ │ │ │ cdpeq 1, 1, cr15, cr0, cr1, {0} │ │ │ │ andcc r3, r1, #4096 @ 0x1000 │ │ │ │ svceq 0x0001f010 │ │ │ │ @ instruction: 0xf892d007 │ │ │ │ - bl 0xff024f6c │ │ │ │ - b 0x14b7f7c │ │ │ │ + bl 0xff02506c │ │ │ │ + b 0x14b807c │ │ │ │ @ instruction: 0xf8810c5c │ │ │ │ mrscc ip, (UNDEF: 1) │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ mvnle r4, r1, ror r5 │ │ │ │ andlt r4, r4, r0, lsr #12 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ - blt 0xa32f64 │ │ │ │ + blt 0xa33064 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ @ instruction: 0x4614461e │ │ │ │ strmi r4, [r0], sp, lsl #12 │ │ │ │ @ instruction: 0xf992f7f6 │ │ │ │ cdpne 14, 10, cr1, cr3, cr9, {5} │ │ │ │ - strbmi pc, [r8, #1601] @ 0x641 @ │ │ │ │ + ldrbpl pc, [r8, #1601] @ 0x641 @ │ │ │ │ ldreq pc, [r5, #-704]! @ 0xfffffd40 │ │ │ │ strcc fp, [lr], #-690 @ 0xfffffd4e │ │ │ │ svcgt 0x0002f833 │ │ │ │ @ instruction: 0xf831b2c6 │ │ │ │ @ instruction: 0xf3c0ef02 │ │ │ │ - bl 0xfeff5204 │ │ │ │ - bl 0x1ab7fd4 │ │ │ │ + bl 0xfeff5304 │ │ │ │ + bl 0x1ab80d4 │ │ │ │ @ instruction: 0xf8550707 │ │ │ │ - b 0x14cd0ac │ │ │ │ + b 0x14cd1ac │ │ │ │ addsmi r0, ip, #92, 24 @ 0x5c00 │ │ │ │ vstmiavc r7, {s29-s104} │ │ │ │ vmlaeq.f32 s28, s12, s29 │ │ │ │ @ instruction: 0x0c06ea0c │ │ │ │ @ instruction: 0x0c0eea4c │ │ │ │ andgt pc, r0, r1, lsr #17 │ │ │ │ strbmi sp, [r0], -r4, ror #3 │ │ │ │ @@ -234274,27 +234340,27 @@ │ │ │ │ stmiblt lr!, {r1, r2, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strmi fp, [ip], -r2, lsl #1 │ │ │ │ pkhbtmi r4, r0, r5, lsl #12 │ │ │ │ - strbmi pc, [r8], r1, asr #12 @ │ │ │ │ + ldrbpl pc, [r8], r1, asr #12 @ │ │ │ │ ldrteq pc, [r5], -r0, asr #5 @ │ │ │ │ @ instruction: 0xf7f69301 │ │ │ │ - blls 0x17357c │ │ │ │ + blls 0x17367c │ │ │ │ svcne 0x002c1f21 │ │ │ │ @ instruction: 0xf854350c │ │ │ │ - blx 0x18c0c3c │ │ │ │ + blx 0x18c0d3c │ │ │ │ @ instruction: 0xf851fe80 │ │ │ │ @ instruction: 0xf3c07f04 │ │ │ │ - bl 0xfed79074 │ │ │ │ - bl 0x1978048 │ │ │ │ + bl 0xfed79174 │ │ │ │ + bl 0x1978148 │ │ │ │ @ instruction: 0xf8560202 │ │ │ │ - b 0x14ed13c │ │ │ │ + b 0x14ed23c │ │ │ │ adcmi r0, r5, #92, 24 @ 0x5c00 │ │ │ │ vstmiavc r2, {s29-s104} │ │ │ │ andeq lr, ip, #552960 @ 0x87000 │ │ │ │ andeq lr, lr, #8192 @ 0x2000 │ │ │ │ andeq lr, r7, #532480 @ 0x82000 │ │ │ │ mvnle r6, sl │ │ │ │ andlt r4, r2, r0, asr #12 │ │ │ │ @@ -234308,21 +234374,21 @@ │ │ │ │ strmi r4, [r4], -pc, lsl #12 │ │ │ │ sbcslt r1, lr, #1360 @ 0x550 │ │ │ │ ldmdbeq r0, {r0, r1, r2, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf920f7f6 │ │ │ │ @ instruction: 0x46474639 │ │ │ │ svcgt 0x0001f815 │ │ │ │ movweq pc, #4096 @ 0x1000 @ │ │ │ │ - bl 0x7fd89c │ │ │ │ + bl 0x7fd99c │ │ │ │ @ instruction: 0xf1480c06 │ │ │ │ @ instruction: 0xf5bc0e00 │ │ │ │ @ instruction: 0xf17e7f80 │ │ │ │ strbtmi r0, [r2], r0, lsl #28 │ │ │ │ ldrmi fp, [sl], -r4, lsr #31 │ │ │ │ - beq 0xf11f0 │ │ │ │ + beq 0xf12f0 │ │ │ │ @ instruction: 0xf881b10b │ │ │ │ mrscc sl, (UNDEF: 1) │ │ │ │ vorr.i32 d20, #34560 @ 0x00008700 │ │ │ │ strbmi r0, [r9, #-79] @ 0xffffffb1 │ │ │ │ @ instruction: 0xb127d1e4 │ │ │ │ movwpl pc, #1284 @ 0x504 @ │ │ │ │ @ instruction: 0xf8c32201 │ │ │ │ @@ -234335,19 +234401,19 @@ │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x4616461f │ │ │ │ @ instruction: 0xf04f460d │ │ │ │ strmi r0, [r4], -r0, lsl #16 │ │ │ │ @ instruction: 0xf8e8f7f6 │ │ │ │ mcrne 2, 5, fp, cr9, cr10, {5} │ │ │ │ @ instruction: 0xf6411eb3 │ │ │ │ - vqdmlsl.s q10, d16, d0[2] │ │ │ │ + vqshl.s64 , q4, #0 │ │ │ │ @ instruction: 0x360e0735 │ │ │ │ @ instruction: 0xf8334645 │ │ │ │ @ instruction: 0xf04fcf02 │ │ │ │ - bl 0x7f7518 │ │ │ │ + bl 0x7f7618 │ │ │ │ @ instruction: 0xf1480c02 │ │ │ │ @ instruction: 0xf5bc0e00 │ │ │ │ @ instruction: 0xf17e3f80 │ │ │ │ @ instruction: 0xf8310e00 │ │ │ │ svclt 0x00a8ef02 │ │ │ │ stmdbeq r1, {ip, sp, lr, pc} │ │ │ │ streq lr, [r9, #-2629] @ 0xfffff5bb │ │ │ │ @@ -234372,32 +234438,32 @@ │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [lr], -r2, lsl #1 │ │ │ │ @ instruction: 0x46044615 │ │ │ │ movwls r2, #5888 @ 0x1700 │ │ │ │ @ instruction: 0xf89ef7f6 │ │ │ │ svcne 0x00319b01 │ │ │ │ stceq 1, cr15, [r4], {165} @ 0xa5 │ │ │ │ - strbmi pc, [r8], r1, asr #12 @ │ │ │ │ + ldrbpl pc, [r8], r1, asr #12 @ │ │ │ │ ldrteq pc, [r5], -r0, asr #5 @ │ │ │ │ ldrtmi r3, [lr], ip, lsl #10 │ │ │ │ svccs 0x0004f85c │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf14718d2 │ │ │ │ @ instruction: 0xf1b90900 │ │ │ │ andle r0, r3, r0, lsl #30 │ │ │ │ stmdaeq r1, {ip, sp, lr, pc} │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ vmlseq.f32 s28, s16, s28 │ │ │ │ @ instruction: 0xf880fa5f │ │ │ │ svcls 0x0004f851 │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf85645ac │ │ │ │ - b 0xfe3552b8 │ │ │ │ - b 0x1759e4 │ │ │ │ - b 0xfe175a00 │ │ │ │ + b 0xfe3553b8 │ │ │ │ + b 0x175ae4 │ │ │ │ + b 0xfe175b00 │ │ │ │ andvs r0, sl, r9, lsl #4 │ │ │ │ @ instruction: 0xf1bed1de │ │ │ │ andle r0, r4, r0, lsl #30 │ │ │ │ movwpl pc, #1284 @ 0x504 @ │ │ │ │ @ instruction: 0xf8c32201 │ │ │ │ qasxmi r2, r0, r0 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @@ -234412,21 +234478,21 @@ │ │ │ │ @ instruction: 0xf856f7f6 │ │ │ │ @ instruction: 0x4631b27a │ │ │ │ ldmdaeq r0, {r1, r2, r8, ip, sp, lr, pc} │ │ │ │ stmibvc r2!, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf9152600 │ │ │ │ @ instruction: 0xf000cf01 │ │ │ │ @ instruction: 0xf04f0301 │ │ │ │ - bl 0x7f8a3c │ │ │ │ - bl 0x1337a48 │ │ │ │ + bl 0x7f8b3c │ │ │ │ + bl 0x1337b48 │ │ │ │ @ instruction: 0xf1ba7cec │ │ │ │ @ instruction: 0xf17c0f80 │ │ │ │ ldrbmi r0, [r7], -r0, lsl #22 │ │ │ │ ldrmi fp, [lr], r4, lsr #31 │ │ │ │ - ble 0x2ff050 │ │ │ │ + ble 0x2ff150 │ │ │ │ svceq 0x0080f11a │ │ │ │ stceq 1, cr15, [r0], {92} @ 0x5c │ │ │ │ @ instruction: 0xf000bfbe │ │ │ │ strcs r0, [r0, r1, lsl #6] │ │ │ │ @ instruction: 0xb103469e │ │ │ │ tstcc r1, pc │ │ │ │ streq lr, [lr], -r6, asr #20 │ │ │ │ @@ -234443,39 +234509,39 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x4616461f │ │ │ │ strmi r4, [r4], -sp, lsl #12 │ │ │ │ @ instruction: 0xf810f7f6 │ │ │ │ mcrne 2, 5, fp, cr9, cr10, {1} │ │ │ │ @ instruction: 0xf6411eb3 │ │ │ │ - vqdmlsl.s q10, d16, d0[2] │ │ │ │ - b 0x14b6f90 │ │ │ │ + vqshl.s64 , q4, #0 │ │ │ │ + b 0x14b7090 │ │ │ │ strcc r7, [lr], -r2, ror #17 │ │ │ │ ands r2, ip, r0, lsl #10 │ │ │ │ svcmi 0x0000f51e │ │ │ │ stceq 1, cr15, [r0], {92} @ 0x5c │ │ │ │ @ instruction: 0xf000bfbc │ │ │ │ vst2.8 {d16,d18}, [pc], r1 │ │ │ │ - b 0x1248ad8 │ │ │ │ - blx 0x18b6700 │ │ │ │ + b 0x1248bd8 │ │ │ │ + blx 0x18b6800 │ │ │ │ @ instruction: 0xf831f980 │ │ │ │ @ instruction: 0xf3c0cf02 │ │ │ │ adcsmi r0, r3, #143 @ 0x8f │ │ │ │ eorsls pc, r9, r7, asr r8 @ │ │ │ │ @ instruction: 0x0c09ea2c │ │ │ │ vmlaeq.f32 s28, s18, s28 │ │ │ │ vmlseq.f32 s28, s28, s24 │ │ │ │ and pc, r0, r1, lsr #17 │ │ │ │ @ instruction: 0xf933d011 │ │ │ │ @ instruction: 0xf04fcf02 │ │ │ │ - bl 0x7f7708 │ │ │ │ - bl 0x12f8b14 │ │ │ │ + bl 0x7f7808 │ │ │ │ + bl 0x12f8c14 │ │ │ │ @ instruction: 0xf5be7cec │ │ │ │ @ instruction: 0xf17c4f00 │ │ │ │ - blle 0xff637b18 │ │ │ │ + blle 0xff637c18 │ │ │ │ stmdbeq r1, {ip, sp, lr, pc} │ │ │ │ cdpvc 6, 15, cr15, cr15, cr7, {2} │ │ │ │ ldrdlt lr, [r5, -r9]! │ │ │ │ movwpl pc, #1284 @ 0x504 @ │ │ │ │ @ instruction: 0xf8c32201 │ │ │ │ qasxmi r2, r0, r0 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ @@ -234486,29 +234552,29 @@ │ │ │ │ svceq 0x00d8f8cc │ │ │ │ @ instruction: 0x460f461d │ │ │ │ @ instruction: 0x46044616 │ │ │ │ stmiavc r5!, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ @ instruction: 0xffbaf7f5 │ │ │ │ @ instruction: 0xf1a61f39 │ │ │ │ @ instruction: 0xf6410e04 │ │ │ │ - vqdmlsl.s q10, d16, d0[2] │ │ │ │ + vqshl.s64 , q4, #0 │ │ │ │ @ instruction: 0x360c0735 │ │ │ │ @ instruction: 0xf85e2300 │ │ │ │ @ instruction: 0xf04f2f04 │ │ │ │ - bl 0x577774 │ │ │ │ - bl 0x12f838c │ │ │ │ + bl 0x577874 │ │ │ │ + bl 0x12f848c │ │ │ │ @ instruction: 0xf1bc72e2 │ │ │ │ @ instruction: 0xf1724f00 │ │ │ │ - ble 0xa77b84 │ │ │ │ + ble 0xa77c84 │ │ │ │ svcmi 0x0000f1bc │ │ │ │ rscscc pc, pc, #-2147483620 @ 0x8000001c │ │ │ │ @ instruction: 0xf000bfbc │ │ │ │ @ instruction: 0xf04f0901 │ │ │ │ @ instruction: 0xf8514c00 │ │ │ │ - b 0x11e0fac │ │ │ │ + b 0x11e10ac │ │ │ │ ldrmi r0, [r6, #777]! @ 0x309 │ │ │ │ andeq lr, sl, #140, 20 @ 0x8c000 │ │ │ │ stc2 10, cr15, [r0], {95} @ 0x5f @ │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ eorsgt pc, ip, r7, asr r8 @ │ │ │ │ andeq lr, ip, #8192 @ 0x2000 │ │ │ │ andeq lr, sl, #532480 @ 0x82000 │ │ │ │ @@ -234529,21 +234595,21 @@ │ │ │ │ sbcslt r4, sp, #4, 12 @ 0x400000 │ │ │ │ ldmdaeq r0, {r1, r2, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xff68f7f5 │ │ │ │ mrcne 6, 3, r4, cr10, cr1, {1} │ │ │ │ @ instruction: 0xf8122600 │ │ │ │ @ instruction: 0xf04fcf01 │ │ │ │ @ instruction: 0xf0000e00 │ │ │ │ - bl 0xfeff6014 │ │ │ │ - bl 0x1ab8428 │ │ │ │ + bl 0xfeff6114 │ │ │ │ + bl 0x1ab8528 │ │ │ │ ldrbmi r0, [r7, #-1799]! @ 0xfffff8f9 │ │ │ │ @ instruction: 0x46f4bfbc │ │ │ │ @ instruction: 0xb10b469e │ │ │ │ andgt pc, r0, r1, lsl #17 │ │ │ │ - b 0x128182c │ │ │ │ + b 0x128192c │ │ │ │ vrsubhn.i16 d16, q0, q7 │ │ │ │ strbmi r0, [r1, #-79] @ 0xffffffb1 │ │ │ │ @ instruction: 0xb126d1e7 │ │ │ │ movwpl pc, #1284 @ 0x504 @ │ │ │ │ @ instruction: 0xf8c32201 │ │ │ │ qasxmi r2, r0, r0 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ @@ -234553,30 +234619,30 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x4616461f │ │ │ │ strmi r4, [r4], -sp, lsl #12 │ │ │ │ @ instruction: 0xff34f7f5 │ │ │ │ mcrne 2, 5, fp, cr9, cr10, {5} │ │ │ │ @ instruction: 0xf6411eb3 │ │ │ │ - vqdmlsl.s q10, d16, d0[2] │ │ │ │ + vqshl.s64 , q4, #0 │ │ │ │ @ instruction: 0x360e0735 │ │ │ │ @ instruction: 0xf8332500 │ │ │ │ - blx 0x18e9084 │ │ │ │ + blx 0x18e9184 │ │ │ │ @ instruction: 0xf04ff880 │ │ │ │ - bl 0xfeff7884 │ │ │ │ - bl 0x1bf8c90 │ │ │ │ + bl 0xfeff7984 │ │ │ │ + bl 0x1bf8d90 │ │ │ │ @ instruction: 0xf8570c0c │ │ │ │ strbmi r8, [ip, #56] @ 0x38 │ │ │ │ svcgt 0x0002f831 │ │ │ │ @ instruction: 0xf04fbfbc │ │ │ │ @ instruction: 0xf0000e00 │ │ │ │ - b 0xbf78a4 │ │ │ │ - b 0x4784c4 │ │ │ │ - b 0x13f8cc8 │ │ │ │ - b 0x12384e4 │ │ │ │ + b 0xbf79a4 │ │ │ │ + b 0x4785c4 │ │ │ │ + b 0x13f8dc8 │ │ │ │ + b 0x12385e4 │ │ │ │ vabal.u8 q8, d0, d9 │ │ │ │ adcsmi r0, r3, #143 @ 0x8f │ │ │ │ andgt pc, r0, r1, lsr #17 │ │ │ │ ldrdlt sp, [r5, -sp]! @ │ │ │ │ movwpl pc, #1284 @ 0x504 @ │ │ │ │ @ instruction: 0xf8c32201 │ │ │ │ qasxmi r2, r0, r0 │ │ │ │ @@ -234585,29 +234651,29 @@ │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [lr], -r3, lsl #1 │ │ │ │ @ instruction: 0x46044615 │ │ │ │ @ instruction: 0xf7f59301 │ │ │ │ - blls 0x1750ac │ │ │ │ + blls 0x1751ac │ │ │ │ @ instruction: 0xf1a51f31 │ │ │ │ @ instruction: 0xf6410c04 │ │ │ │ - vmlsl.s q10, d16, d0[2] │ │ │ │ + @ instruction: 0xf2c056d8 │ │ │ │ strcc r0, [ip, #-1589] @ 0xfffff9cb │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svccs 0x0004f85c │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ svchi 0x0004f851 │ │ │ │ - bl 0x1abc05c │ │ │ │ - strbmi r0, [pc, #-1799] @ 0xf4e11 │ │ │ │ + bl 0x1abc15c │ │ │ │ + strbmi r0, [pc, #-1799] @ 0xf4f11 │ │ │ │ svclt 0x00bcb2c7 │ │ │ │ @ instruction: 0xf0002200 │ │ │ │ - b 0xfe177928 │ │ │ │ - b 0x1475d48 │ │ │ │ + b 0xfe177a28 │ │ │ │ + b 0x1475e48 │ │ │ │ @ instruction: 0xf8560e09 │ │ │ │ vmvn.i32 d23, #135 @ 0x00000087 │ │ │ │ strmi r1, [ip, #15]! │ │ │ │ andeq lr, r7, #8192 @ 0x2000 │ │ │ │ andeq lr, r8, #532480 @ 0x82000 │ │ │ │ mvnle r6, sl │ │ │ │ svceq 0x0000f1be │ │ │ │ @@ -234621,24 +234687,24 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ @ instruction: 0x460fb25d │ │ │ │ cdpne 6, 5, cr4, cr6, cr4, {0} │ │ │ │ ldmdbeq r0, {r0, r1, r2, r8, ip, sp, lr, pc} │ │ │ │ mcr2 7, 5, pc, cr8, cr5, {7} @ │ │ │ │ - bvc 0xffa6febc │ │ │ │ + bvc 0xffa6ffbc │ │ │ │ smladxcs r0, r9, r6, r4 │ │ │ │ svcgt 0x0001f916 │ │ │ │ movweq pc, #4096 @ 0x1000 @ │ │ │ │ - bl 0xfeffdd90 │ │ │ │ - b 0x14b8da8 │ │ │ │ + bl 0xfeffde90 │ │ │ │ + b 0x14b8ea8 │ │ │ │ ldrbtmi r7, [r0], ip, ror #25 │ │ │ │ @ instruction: 0x0c0aeb6c │ │ │ │ svceq 0x0080f1be │ │ │ │ - bleq 0x131b94 │ │ │ │ + bleq 0x131c94 │ │ │ │ @ instruction: 0xf04fbfa4 │ │ │ │ @ instruction: 0x461a087f │ │ │ │ @ instruction: 0xf11eda09 │ │ │ │ @ instruction: 0xf15c0f80 │ │ │ │ svclt 0x00be0c00 │ │ │ │ movweq pc, #4096 @ 0x1000 @ │ │ │ │ stmeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ @@ -234655,41 +234721,41 @@ │ │ │ │ svclt 0x0000bef5 │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ @ instruction: 0x460eb21d │ │ │ │ @ instruction: 0x46044617 │ │ │ │ - stmiami r8, {r0, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + ldmpl r8, {r0, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldmdaeq r5!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ mrc2 7, 2, pc, cr14, cr5, {7} │ │ │ │ stmibvc r5!, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ mrcne 14, 5, r1, cr11, cr1, {5} │ │ │ │ strcc r2, [lr, -r0, lsl #12] │ │ │ │ @ instruction: 0xf51ee01a │ │ │ │ @ instruction: 0xf15c4f00 │ │ │ │ svclt 0x00bc0c00 │ │ │ │ andeq pc, r1, #0 │ │ │ │ - bmi 0x13276c │ │ │ │ + bmi 0x13286c │ │ │ │ sbclt r4, r2, #1476395008 @ 0x58000000 │ │ │ │ svcgt 0x0002f831 │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf85842bb │ │ │ │ - b 0xc2d70c │ │ │ │ - b 0x375e80 │ │ │ │ - b 0x1177e84 │ │ │ │ + b 0xc2d80c │ │ │ │ + b 0x375f80 │ │ │ │ + b 0x1177f84 │ │ │ │ @ instruction: 0xf8a10a0a │ │ │ │ andsle sl, r3, r0 │ │ │ │ svcgt 0x0002f933 │ │ │ │ - bl 0xfeffde5c │ │ │ │ - b 0x14b8e74 │ │ │ │ + bl 0xfeffdf5c │ │ │ │ + b 0x14b8f74 │ │ │ │ ldrbtmi r7, [r2], ip, ror #25 │ │ │ │ @ instruction: 0x0c09eb6c │ │ │ │ svcmi 0x0000f5be │ │ │ │ - bleq 0x131c60 │ │ │ │ + bleq 0x131d60 │ │ │ │ @ instruction: 0xf000dbd5 │ │ │ │ @ instruction: 0xf6470201 │ │ │ │ @ instruction: 0xe7d97aff │ │ │ │ @ instruction: 0xf504b126 │ │ │ │ andcs r5, r1, #0, 6 │ │ │ │ svccs 0x0030f8c3 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @@ -234698,40 +234764,40 @@ │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [lr], -r2, lsl #1 │ │ │ │ @ instruction: 0x46044615 │ │ │ │ @ instruction: 0xf7f59301 │ │ │ │ - blls 0x174ee8 │ │ │ │ + blls 0x174fe8 │ │ │ │ @ instruction: 0xf1a51f31 │ │ │ │ @ instruction: 0xf6410c04 │ │ │ │ - vmlsl.s q10, d16, d0[2] │ │ │ │ + @ instruction: 0xf2c056d8 │ │ │ │ strcc r0, [ip, #-1589] @ 0xfffff9cb │ │ │ │ @ instruction: 0xf04f17df │ │ │ │ @ instruction: 0xf85c0e00 │ │ │ │ @ instruction: 0xf04f2f04 │ │ │ │ - b 0x14b7ad4 │ │ │ │ - bne 0xff593a60 │ │ │ │ + b 0x14b7bd4 │ │ │ │ + bne 0xff593b60 │ │ │ │ stmdaeq r7, {r3, r5, r6, r8, r9, fp, sp, lr, pc} │ │ │ │ svcmi 0x0000f1b2 │ │ │ │ - beq 0x131cc4 │ │ │ │ + beq 0x131dc4 │ │ │ │ @ instruction: 0xf1b2da29 │ │ │ │ @ instruction: 0xf1584f00 │ │ │ │ svclt 0x00bc0800 │ │ │ │ stmdbeq r1, {ip, sp, lr, pc} │ │ │ │ andmi pc, r0, #79 @ 0x4f │ │ │ │ vmlseq.f32 s28, s18, s28 │ │ │ │ @ instruction: 0xf980fa5f │ │ │ │ svchi 0x0004f851 │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf85645ac │ │ │ │ - b 0xfe1997f4 │ │ │ │ - b 0x175f34 │ │ │ │ - b 0xfe175f3c │ │ │ │ + b 0xfe1998f4 │ │ │ │ + b 0x176034 │ │ │ │ + b 0xfe17603c │ │ │ │ andvs r0, sl, r8, lsl #4 │ │ │ │ @ instruction: 0xf1bed1d5 │ │ │ │ andle r0, r4, r0, lsl #30 │ │ │ │ movwpl pc, #1284 @ 0x504 @ │ │ │ │ @ instruction: 0xf8c32201 │ │ │ │ qasxmi r2, r0, r0 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @@ -234751,20 +234817,20 @@ │ │ │ │ svcgt 0x0001f912 │ │ │ │ movweq pc, #4096 @ 0x1000 @ │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ stmdagt r5, {r2, r3, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ vldmiane ip, {s29-s107} │ │ │ │ mcrrvs 10, 4, lr, r8, cr12 │ │ │ │ @ instruction: 0xf1ac46e1 │ │ │ │ - b 0x17f8988 │ │ │ │ + b 0x17f8a88 │ │ │ │ svclt 0x00041ce8 │ │ │ │ ldmdbeq pc!, {r0, r1, r2, r3, r6, ip, sp, lr, pc}^ @ │ │ │ │ @ instruction: 0xb10b469e │ │ │ │ andls pc, r0, r1, lsl #17 │ │ │ │ - b 0x1281ba0 │ │ │ │ + b 0x1281ca0 │ │ │ │ vrsubhn.i16 d16, q0, q7 │ │ │ │ adcsmi r0, r9, #79 @ 0x4f │ │ │ │ @ instruction: 0xb126d1e0 │ │ │ │ movwpl pc, #1284 @ 0x504 @ │ │ │ │ @ instruction: 0xf8c32201 │ │ │ │ qasxmi r2, r0, r0 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ @@ -234773,35 +234839,35 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x460f4616 │ │ │ │ @ instruction: 0x4604b21d │ │ │ │ ldc2l 7, cr15, [sl, #-980]! @ 0xfffffc2c │ │ │ │ mrcne 14, 5, r1, cr3, cr9, {5} │ │ │ │ - strbmi pc, [r8, r1, asr #12] @ │ │ │ │ + ldrbpl pc, [r8, r1, asr #12] @ │ │ │ │ ldreq pc, [r5, -r0, asr #5]! │ │ │ │ andcs r3, r0, #14680064 @ 0xe00000 │ │ │ │ svcgt 0x0002f933 │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ stmdbgt r5, {r2, r3, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ vldmiacc ip, {s29-s107} │ │ │ │ mcrrmi 10, 4, lr, r9, cr12 │ │ │ │ cdpmi 5, 0, cr15, cr0, cr12, {5} │ │ │ │ @ instruction: 0x3ee9ea5e │ │ │ │ svc 0x0002f831 │ │ │ │ @ instruction: 0xf000bf08 │ │ │ │ - b 0x1177814 │ │ │ │ - blx 0x18b6034 │ │ │ │ + b 0x1177914 │ │ │ │ + blx 0x18b6134 │ │ │ │ svclt 0x0008f880 │ │ │ │ - ldclvc 6, cr15, [pc], #284 @ 0xf5938 │ │ │ │ + ldclvc 6, cr15, [pc], #284 @ 0xf5a38 │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf857429e │ │ │ │ - b 0xc95908 │ │ │ │ - b 0x3f904c │ │ │ │ - b 0x1478850 │ │ │ │ + b 0xc95a08 │ │ │ │ + b 0x3f914c │ │ │ │ + b 0x1478950 │ │ │ │ @ instruction: 0xf8a10c0c │ │ │ │ bicsle ip, r7, r0 │ │ │ │ @ instruction: 0xf504b122 │ │ │ │ andcs r5, r1, #0, 6 │ │ │ │ svccs 0x0030f8c3 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f543f8 │ │ │ │ @@ -234811,68 +234877,68 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x460d4617 │ │ │ │ @ instruction: 0x4604461e │ │ │ │ ldc2 7, cr15, [r0, #-980]! @ 0xfffffc2c │ │ │ │ @ instruction: 0xf1a72300 │ │ │ │ @ instruction: 0xf6410e04 │ │ │ │ - vmul.i d20, d16, d0[2] │ │ │ │ + @ instruction: 0xf2c058d8 │ │ │ │ svcne 0x00290835 │ │ │ │ @ instruction: 0xf04f370c │ │ │ │ ldrmi r4, [r9], r0, lsl #20 │ │ │ │ svccs 0x0004f85e │ │ │ │ - blx 0xfe27ec8e │ │ │ │ - b 0x14e6098 │ │ │ │ - b 0x1414c04 │ │ │ │ + blx 0xfe27ed8e │ │ │ │ + b 0x14e6198 │ │ │ │ + b 0x1414d04 │ │ │ │ ldrbne r0, [r2, r2, asr #24] │ │ │ │ svclt 0x0008454a │ │ │ │ sbclt r4, r2, #212, 10 @ 0x35000000 │ │ │ │ @ instruction: 0xf000bf04 │ │ │ │ @ instruction: 0xf06f0501 │ │ │ │ @ instruction: 0x432b4c00 │ │ │ │ svcpl 0x0004f851 │ │ │ │ eorscs pc, r2, r8, asr r8 @ │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0x0c0cea85 │ │ │ │ - b 0x406e9c │ │ │ │ - b 0xfe1760cc │ │ │ │ + b 0x406f9c │ │ │ │ + b 0xfe1761cc │ │ │ │ andvs r0, sl, r5, lsl #4 │ │ │ │ ldrdlt sp, [r3, -ip]! │ │ │ │ movwpl pc, #1284 @ 0x504 @ │ │ │ │ @ instruction: 0xf8c32201 │ │ │ │ qasxmi r2, r0, r0 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ ldcllt 7, cr15, [sl, #-980]! @ 0xfffffc2c │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ addlt r4, r3, ip, lsl #12 │ │ │ │ - blx 0x14c710c │ │ │ │ + blx 0x14c720c │ │ │ │ @ instruction: 0xf102f883 │ │ │ │ @ instruction: 0xf10439ff │ │ │ │ @ instruction: 0xf7f50b10 │ │ │ │ @ instruction: 0xf04ffce3 │ │ │ │ strtmi r0, [r1], -r0, lsl #20 │ │ │ │ strcs r2, [r0, -r0, asr #12] │ │ │ │ svcgt 0x0001f919 │ │ │ │ @ instruction: 0x463b4632 │ │ │ │ streq pc, [r1], #-0 │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ orrcs pc, r8, #204, 22 @ 0x33000 │ │ │ │ movwcs lr, #2509 @ 0x9cd │ │ │ │ - b 0x14dc52c │ │ │ │ - blls 0x13cc7c │ │ │ │ + b 0x14dc62c │ │ │ │ + blls 0x13cd7c │ │ │ │ mcrrvs 10, 4, lr, r3, cr12 │ │ │ │ @ instruction: 0xf1ac4662 │ │ │ │ - b 0x17f8b3c │ │ │ │ + b 0x17f8c3c │ │ │ │ svclt 0x00041ce3 │ │ │ │ @ instruction: 0x46a6227f │ │ │ │ andvc fp, sl, r4, lsl #2 │ │ │ │ - b 0x1381d50 │ │ │ │ + b 0x1381e50 │ │ │ │ vmlsl.u8 q8, d0, d14 │ │ │ │ strmi r0, [fp, #79] @ 0x4f │ │ │ │ @ instruction: 0xf1bad1dc │ │ │ │ andle r0, r4, r0, lsl #30 │ │ │ │ movwpl pc, #1285 @ 0x505 @ │ │ │ │ @ instruction: 0xf8c32201 │ │ │ │ qasxmi r2, r8, r0 │ │ │ │ @@ -234882,42 +234948,42 @@ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ ldrmi r4, [r2], ip, lsl #12 │ │ │ │ strmi fp, [r6], -r3, lsl #1 │ │ │ │ @ instruction: 0xf6414698 │ │ │ │ - vqdmull.s q10, d16, d0[2] │ │ │ │ + @ instruction: 0xf2c05bd8 │ │ │ │ @ instruction: 0xf7f50b35 │ │ │ │ @ instruction: 0xf04ffc99 │ │ │ │ @ instruction: 0x1ea10900 │ │ │ │ cdpeq 1, 0, cr15, cr2, cr10, {5} │ │ │ │ strmi pc, [r0], #1103 @ 0x44f │ │ │ │ - beq 0x4b1dd4 │ │ │ │ + beq 0x4b1ed4 │ │ │ │ @ instruction: 0xf83e2500 │ │ │ │ strtmi ip, [r2], -r2, lsl #30 │ │ │ │ strcs r4, [r0, -fp, lsr #12] │ │ │ │ orrcs pc, r8, #204, 22 @ 0x33000 │ │ │ │ movwcs lr, #2509 @ 0x9cd │ │ │ │ - b 0x14dc5c4 │ │ │ │ - blls 0x144d14 │ │ │ │ + b 0x14dc6c4 │ │ │ │ + blls 0x144e14 │ │ │ │ mcrrmi 10, 4, lr, r3, cr12 │ │ │ │ @ instruction: 0xf5ac4662 │ │ │ │ - b 0x18089d4 │ │ │ │ + b 0x1808ad4 │ │ │ │ @ instruction: 0xf8313ce3 │ │ │ │ svclt 0x00083f02 │ │ │ │ streq pc, [r1, -r0] │ │ │ │ stmdbeq r7, {r0, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ svclt 0x0008b2c7 │ │ │ │ rscsvc pc, pc, #74448896 @ 0x4700000 │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf85b45f2 │ │ │ │ - b 0x9d1ad4 │ │ │ │ - b 0x176618 │ │ │ │ - b 0x117621c │ │ │ │ + b 0x9d1bd4 │ │ │ │ + b 0x176718 │ │ │ │ + b 0x117631c │ │ │ │ andhi r0, sl, r3, lsl #4 │ │ │ │ @ instruction: 0xf1b9d1d3 │ │ │ │ andle r0, r4, r0, lsl #30 │ │ │ │ movwpl pc, #1286 @ 0x506 @ │ │ │ │ @ instruction: 0xf8c32201 │ │ │ │ shasxmi r2, r0, r0 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @@ -234929,29 +234995,29 @@ │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrmi r4, [r6], -pc, lsl #12 │ │ │ │ @ instruction: 0x4604461d │ │ │ │ stmdami r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ mcrr2 7, 15, pc, r4, cr5 @ │ │ │ │ @ instruction: 0xf1a61f39 │ │ │ │ @ instruction: 0xf6410c04 │ │ │ │ - vqdmlsl.s q10, d16, d0[2] │ │ │ │ + vqshl.s64 , q4, #0 │ │ │ │ movwcs r0, #1845 @ 0x735 │ │ │ │ @ instruction: 0xf04f360c │ │ │ │ @ instruction: 0xf85c0900 │ │ │ │ strbmi fp, [sl], r4, lsl #30 │ │ │ │ addmi pc, r0, #79 @ 0x4f │ │ │ │ - bcs 0x274994 │ │ │ │ - b 0x11799b4 │ │ │ │ - b 0x14b6398 │ │ │ │ + bcs 0x274a94 │ │ │ │ + b 0x1179ab4 │ │ │ │ + b 0x14b6498 │ │ │ │ strbmi r7, [sl, #2794] @ 0xaea │ │ │ │ strbmi fp, [r2, #-3848] @ 0xfffff0f8 │ │ │ │ @ instruction: 0xf000bf04 │ │ │ │ @ instruction: 0xf06f0901 │ │ │ │ - b 0x11c6284 │ │ │ │ - blx 0x18b66ac │ │ │ │ + b 0x11c6384 │ │ │ │ + blx 0x18b67ac │ │ │ │ strbmi pc, [r6, #-2432]! @ 0xfffff680 @ │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ eorsge pc, r9, r7, asr r8 @ │ │ │ │ svcls 0x0004f851 │ │ │ │ andeq lr, r2, #561152 @ 0x89000 │ │ │ │ andeq lr, sl, #8192 @ 0x2000 │ │ │ │ andeq lr, r9, #532480 @ 0x82000 │ │ │ │ @@ -234964,18 +235030,18 @@ │ │ │ │ svclt 0x0000bc8b │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ @ instruction: 0xf04f460f │ │ │ │ svccc 0x00010a00 │ │ │ │ - blx 0x14c72f4 │ │ │ │ + blx 0x14c73f4 │ │ │ │ cdpne 8, 5, cr15, cr4, cr3, {4} │ │ │ │ - bleq 0x4f1eec │ │ │ │ - blx 0xffdb3abe │ │ │ │ + bleq 0x4f1fec │ │ │ │ + blx 0xffdb3bbe │ │ │ │ svcgt 0x0001f914 │ │ │ │ mrseq pc, (UNDEF: 1) @ │ │ │ │ svccc 0x0001f917 │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ vmlagt.f64 d15, d24, d12 │ │ │ │ andseq r1, sp, #57147392 @ 0x3680000 │ │ │ │ @ instruction: 0x0c0ceb1c │ │ │ │ @@ -234984,21 +235050,21 @@ │ │ │ │ vmlseq.f64 d14, d14, d14 │ │ │ │ @ instruction: 0x0c05eb1c │ │ │ │ vmlseq.f64 d14, d2, d14 │ │ │ │ svcmi 0x0000f5bc │ │ │ │ andeq pc, r0, #-2147483617 @ 0x8000001f │ │ │ │ @ instruction: 0x232cea4f │ │ │ │ strmi fp, [r9], r4, lsr #31 │ │ │ │ - ble 0x2fe928 │ │ │ │ + ble 0x2fea28 │ │ │ │ svcmi 0x0000f51c │ │ │ │ mcreq 1, 0, pc, cr0, cr14, {2} @ │ │ │ │ @ instruction: 0xf000bfbe │ │ │ │ orrcs r0, r0, #1073741824 @ 0x40000000 │ │ │ │ smlabblt r1, r9, r6, r4 │ │ │ │ - b 0x1391c30 │ │ │ │ + b 0x1391d30 │ │ │ │ vmlsl.u8 q8, d0, d9 │ │ │ │ ldrbmi r0, [ip, #-79] @ 0xffffffb1 │ │ │ │ @ instruction: 0xf1bad1cc │ │ │ │ andle r0, r4, r0, lsl #30 │ │ │ │ movwpl pc, #1286 @ 0x506 @ │ │ │ │ @ instruction: 0xf8c32201 │ │ │ │ shasxmi r2, r0, r0 │ │ │ │ @@ -235006,43 +235072,43 @@ │ │ │ │ ldclt 7, cr15, [r6], #-980 @ 0xfffffc2c │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrmi r4, [r0], sp, lsl #12 │ │ │ │ andslt r4, lr, #4, 12 @ 0x400000 │ │ │ │ - stmibmi r8, {r0, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + ldmibpl r8, {r0, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldmdbeq r5!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ - blx 0xfe933b62 │ │ │ │ + blx 0xfe933c62 │ │ │ │ cdpne 7, 10, cr2, cr9, cr0, {0} │ │ │ │ streq pc, [r2, #-424] @ 0xfffffe58 │ │ │ │ stmdaeq lr, {r3, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf1bee01b │ │ │ │ - b 0x14c97a0 │ │ │ │ + b 0x14c98a0 │ │ │ │ @ instruction: 0xf1724e2e │ │ │ │ svclt 0x00bc32ff │ │ │ │ - bleq 0x171bac │ │ │ │ + bleq 0x171cac │ │ │ │ cdpmi 4, 0, cr15, cr0, cr15, {2} │ │ │ │ - b 0x12e26c0 │ │ │ │ + b 0x12e27c0 │ │ │ │ vabdl.u8 q8, d0, d11 │ │ │ │ strmi r0, [r8, #143]! @ 0x8f │ │ │ │ eorscc pc, r3, r9, asr r8 @ │ │ │ │ @ instruction: 0x0c03ea2c │ │ │ │ vmlaeq.f32 s28, s6, s28 │ │ │ │ @ instruction: 0x0c0eea4c │ │ │ │ andgt pc, r0, r1, lsr #17 │ │ │ │ @ instruction: 0xf935d020 │ │ │ │ @ instruction: 0xf04fef02 │ │ │ │ @ instruction: 0xf9310b00 │ │ │ │ - blx 0xfe4a97ea │ │ │ │ - b 0x14ee3fc │ │ │ │ - b 0x14d2b98 │ │ │ │ - bl 0x88841c │ │ │ │ - b 0x14b9428 │ │ │ │ - b 0x11c6800 │ │ │ │ + blx 0xfe4a98ea │ │ │ │ + b 0x14ee4fc │ │ │ │ + b 0x14d2c98 │ │ │ │ + bl 0x88851c │ │ │ │ + b 0x14b9528 │ │ │ │ + b 0x11c6900 │ │ │ │ cmpmi r2, ip, lsl r3 │ │ │ │ vmoveq.32 d10[0], lr │ │ │ │ andeq lr, r3, #67584 @ 0x10800 │ │ │ │ svcmi 0x0000f1be │ │ │ │ movweq pc, #370 @ 0x172 @ │ │ │ │ @ instruction: 0xf000dbc7 │ │ │ │ @ instruction: 0xf6470b01 │ │ │ │ @@ -235055,17 +235121,17 @@ │ │ │ │ svclt 0x0000bbd5 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r7], -lr, lsl #12 │ │ │ │ @ instruction: 0x4604461d │ │ │ │ - stmiami r8, {r0, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + ldmpl r8, {r0, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldmdaeq r5!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ - blx 0x10b3c26 │ │ │ │ + blx 0x10b3d26 │ │ │ │ svcne 0x003b1f31 │ │ │ │ strcc r2, [ip, -r0, lsl #12] │ │ │ │ svccs 0x0004f851 │ │ │ │ svcls 0x0004f853 │ │ │ │ stcmi 0, cr15, [r0], {2} │ │ │ │ mrrceq 10, 4, lr, r2, cr12 │ │ │ │ @ instruction: 0x7ec2ea4f │ │ │ │ @@ -235074,114 +235140,114 @@ │ │ │ │ vmoveq.32 d14[0], lr │ │ │ │ @ instruction: 0x0c0ceb5c │ │ │ │ @ instruction: 0xf04fbf68 │ │ │ │ strbtmi r0, [r6], r1, lsl #18 │ │ │ │ @ instruction: 0xf1b946ca │ │ │ │ andle r0, r5, r0, lsl #30 │ │ │ │ vstmiavc ip!, {s29-s107} │ │ │ │ - beq 0x171c94 │ │ │ │ + beq 0x171d94 │ │ │ │ cdpmi 1, 0, cr15, cr0, cr12, {0} │ │ │ │ stc2 10, cr15, [r0], {95} @ 0x5f @ │ │ │ │ vmlaeq.f32 s28, s5, s28 │ │ │ │ streq lr, [sl], -r6, asr #20 │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf85842bb │ │ │ │ - b 0x4a5da0 │ │ │ │ - b 0xfe4794e4 │ │ │ │ + b 0x4a5ea0 │ │ │ │ + b 0xfe4795e4 │ │ │ │ andvs r0, sl, r2, lsl #4 │ │ │ │ smlawtlt r6, lr, r1, sp │ │ │ │ movwpl pc, #1284 @ 0x504 @ │ │ │ │ @ instruction: 0xf8c32201 │ │ │ │ qasxmi r2, r0, r0 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ - bllt 0xfe1b3ca4 │ │ │ │ + bllt 0xfe1b3da4 │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ mcrne 6, 2, r4, cr13, cr1, {4} │ │ │ │ subslt r4, lr, #4, 12 @ 0x400000 │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ - blx 0xffcb3cc4 │ │ │ │ + blx 0xffcb3dc4 │ │ │ │ mvnscc pc, r9, lsl #2 │ │ │ │ stmdbeq pc, {r0, r3, r8, ip, sp, lr, pc} @ │ │ │ │ svcgt 0x0001f911 │ │ │ │ movweq pc, #4096 @ 0x1000 @ │ │ │ │ svccs 0x0001f915 │ │ │ │ - blx 0xfe3ff90a │ │ │ │ - b 0x14e8924 │ │ │ │ - b 0x14d4898 │ │ │ │ - bl 0x80151c │ │ │ │ - b 0x14b8d48 │ │ │ │ - b 0x1380544 │ │ │ │ - bl 0x13d0568 │ │ │ │ + blx 0xfe3ffa0a │ │ │ │ + b 0x14e8a24 │ │ │ │ + b 0x14d4998 │ │ │ │ + bl 0x80161c │ │ │ │ + b 0x14b8e48 │ │ │ │ + b 0x1380644 │ │ │ │ + bl 0x13d0668 │ │ │ │ @ instruction: 0xf11e020b │ │ │ │ @ instruction: 0xf14a0e80 │ │ │ │ - bl 0x7f852c │ │ │ │ - bl 0x1179568 │ │ │ │ + bl 0x7f862c │ │ │ │ + bl 0x1179668 │ │ │ │ @ instruction: 0xf5be020a │ │ │ │ @ instruction: 0xf1724f00 │ │ │ │ - b 0x14b853c │ │ │ │ + b 0x14b863c │ │ │ │ svclt 0x00a42c2e │ │ │ │ @ instruction: 0xf04f461f │ │ │ │ - ble 0x338f44 │ │ │ │ + ble 0x339044 │ │ │ │ svcmi 0x0000f51e │ │ │ │ rscscc pc, pc, #-2147483620 @ 0x8000001c │ │ │ │ @ instruction: 0xf000bfbe │ │ │ │ @ instruction: 0xf04f0301 │ │ │ │ ldrmi r0, [pc], -r0, lsl #25 │ │ │ │ @ instruction: 0xf885b10b │ │ │ │ - b 0x1325d64 │ │ │ │ + b 0x1325e64 │ │ │ │ vmlal.u8 q8, d0, d7 │ │ │ │ strbmi r0, [r9, #-79] @ 0xffffffb1 │ │ │ │ @ instruction: 0xf1b8d1c4 │ │ │ │ andle r0, r4, r0, lsl #30 │ │ │ │ movwpl pc, #1284 @ 0x504 @ │ │ │ │ @ instruction: 0xf8c32201 │ │ │ │ qasxmi r2, r0, r0 │ │ │ │ svcmi 0x00f8e8bd │ │ │ │ - bllt 0xab3d5c │ │ │ │ + bllt 0xab3e5c │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrmi r4, [r0], sp, lsl #12 │ │ │ │ andslt r4, lr, #4, 12 @ 0x400000 │ │ │ │ - stmibmi r8, {r0, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + ldmibpl r8, {r0, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldmdbeq r5!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ - blx 0xfe533d80 │ │ │ │ + blx 0xfe533e80 │ │ │ │ cdpne 7, 10, cr2, cr9, cr0, {0} │ │ │ │ streq pc, [r2, #-424] @ 0xfffffe58 │ │ │ │ stmdaeq lr, {r3, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf1bce01b │ │ │ │ - b 0x14c99c0 │ │ │ │ + b 0x14c9ac0 │ │ │ │ @ instruction: 0xf1734e2c │ │ │ │ svclt 0x00bc33ff │ │ │ │ - bleq 0x171dcc │ │ │ │ + bleq 0x171ecc │ │ │ │ cdpmi 4, 0, cr15, cr0, cr15, {2} │ │ │ │ - b 0x12e28e0 │ │ │ │ + b 0x12e29e0 │ │ │ │ vabdl.u8 q8, d0, d11 │ │ │ │ strmi r0, [r8, #143]! @ 0x8f │ │ │ │ eorscc pc, r3, r9, asr r8 @ │ │ │ │ @ instruction: 0x0c03ea22 │ │ │ │ vmlaeq.f32 s28, s6, s28 │ │ │ │ @ instruction: 0x0c0eea4c │ │ │ │ andgt pc, r0, r1, lsr #17 │ │ │ │ @ instruction: 0xf935d024 │ │ │ │ @ instruction: 0xf04fef02 │ │ │ │ @ instruction: 0xf9310b00 │ │ │ │ - blx 0xfe481a0a │ │ │ │ - b 0x14eea1c │ │ │ │ - b 0x14d4990 │ │ │ │ - bl 0x888e14 │ │ │ │ - b 0x14b9648 │ │ │ │ + blx 0xfe481b0a │ │ │ │ + b 0x14eeb1c │ │ │ │ + b 0x14d4a90 │ │ │ │ + bl 0x888f14 │ │ │ │ + b 0x14b9748 │ │ │ │ cmpmi fp, sl, lsl #20 │ │ │ │ - bmi 0x5b0740 │ │ │ │ + bmi 0x5b0840 │ │ │ │ stcmi 5, cr15, [r0], {28} │ │ │ │ - beq 0x132348 │ │ │ │ + beq 0x132448 │ │ │ │ @ instruction: 0x0c0ceb1e │ │ │ │ movweq lr, #43843 @ 0xab43 │ │ │ │ svcmi 0x0000f1bc │ │ │ │ mcreq 1, 0, pc, cr0, cr3, {3} @ │ │ │ │ @ instruction: 0xf000dbc3 │ │ │ │ @ instruction: 0xf6470b01 │ │ │ │ @ instruction: 0xe7c97eff │ │ │ │ @@ -235193,40 +235259,40 @@ │ │ │ │ svclt 0x0000bac1 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r6], -pc, lsl #12 │ │ │ │ @ instruction: 0x4604461d │ │ │ │ - blx 0xcb3e44 │ │ │ │ + blx 0xcb3f44 │ │ │ │ @ instruction: 0xf1a61f39 │ │ │ │ @ instruction: 0xf6410e04 │ │ │ │ - vqdmlsl.s q10, d16, d0[2] │ │ │ │ + vqshl.s64 , q4, #0 │ │ │ │ @ instruction: 0x360c0735 │ │ │ │ @ instruction: 0xf8512300 │ │ │ │ @ instruction: 0xf85e2f04 │ │ │ │ @ instruction: 0xf0029f04 │ │ │ │ - b 0x1408e90 │ │ │ │ - b 0x14b8fdc │ │ │ │ - blx 0xff3541a2 │ │ │ │ + b 0x1408f90 │ │ │ │ + b 0x14b90dc │ │ │ │ + blx 0xff3542a2 │ │ │ │ @ instruction: 0xf04f8c05 │ │ │ │ @ instruction: 0xf1180900 │ │ │ │ @ instruction: 0xf14c4880 │ │ │ │ - bl 0x6f8ea8 │ │ │ │ - bl 0x17f7ecc │ │ │ │ + bl 0x6f8fa8 │ │ │ │ + bl 0x17f7fcc │ │ │ │ svclt 0x00680c0c │ │ │ │ stmdbeq r1, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ strbmi r4, [sl], r0, ror #13 │ │ │ │ svceq 0x0000f1b9 │ │ │ │ - b 0x14e9ed4 │ │ │ │ + b 0x14e9fd4 │ │ │ │ @ instruction: 0xf0007cec │ │ │ │ @ instruction: 0xf10c0a01 │ │ │ │ - blx 0x18c7ecc │ │ │ │ - b 0xfe3350d0 │ │ │ │ - b 0x11b7edc │ │ │ │ + blx 0x18c7fcc │ │ │ │ + b 0xfe3351d0 │ │ │ │ + b 0x11b7fdc │ │ │ │ vsubw.u8 q8, q0, d10 │ │ │ │ ldrmi r1, [r6, #15]! │ │ │ │ eorsgt pc, ip, r7, asr r8 @ │ │ │ │ stmdaeq ip, {r3, r9, fp, sp, lr, pc} │ │ │ │ andeq lr, r2, #136, 20 @ 0x88000 │ │ │ │ bicle r6, sl, sl │ │ │ │ @ instruction: 0xf504b123 │ │ │ │ @@ -235238,33 +235304,33 @@ │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ @ instruction: 0x460d4698 │ │ │ │ @ instruction: 0x46044617 │ │ │ │ @ instruction: 0xf9d6f7f5 │ │ │ │ - blx 0x14bd8c8 │ │ │ │ + blx 0x14bd9c8 │ │ │ │ @ instruction: 0xf107f588 │ │ │ │ vacge.f32 , q12, │ │ │ │ strcc r1, [pc, -r0, asr #17] │ │ │ │ strcs r0, [r0], -sp, lsr #4 │ │ │ │ svcgt 0x0001f91e │ │ │ │ movweq pc, #4096 @ 0x1000 @ │ │ │ │ svcls 0x0001f911 │ │ │ │ - blx 0xfe3fe746 │ │ │ │ - bl 0x82836c │ │ │ │ - bl 0x1338f7c │ │ │ │ - bl 0x7f8374 │ │ │ │ - bl 0x12f8f68 │ │ │ │ + blx 0xfe3fe846 │ │ │ │ + bl 0x82846c │ │ │ │ + bl 0x133907c │ │ │ │ + bl 0x7f8474 │ │ │ │ + bl 0x12f9068 │ │ │ │ @ instruction: 0xf5bc0909 │ │ │ │ @ instruction: 0xf1794f00 │ │ │ │ - b 0x14b8b60 │ │ │ │ + b 0x14b8c60 │ │ │ │ svclt 0x00a42a2c │ │ │ │ @ instruction: 0xf04f461a │ │ │ │ - ble 0x338968 │ │ │ │ + ble 0x338a68 │ │ │ │ svcmi 0x0000f51c │ │ │ │ stmdbeq r0, {r0, r3, r4, r6, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf000bfbe │ │ │ │ @ instruction: 0xf04f0301 │ │ │ │ ldrmi r0, [sl], -r0, lsl #21 │ │ │ │ @ instruction: 0xf881b10b │ │ │ │ tstmi r6, #0 │ │ │ │ @@ -235281,78 +235347,78 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ @ instruction: 0x4617461d │ │ │ │ strmi r4, [r4], -lr, lsl #12 │ │ │ │ @ instruction: 0xf984f7f5 │ │ │ │ cdpne 2, 11, cr11, cr1, cr11, {1} │ │ │ │ cdpeq 1, 0, cr15, cr2, cr7, {5} │ │ │ │ - stmiami r8, {r0, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + ldmpl r8, {r0, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldmdaeq r5!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ stmdbmi r3!, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ smladcc lr, sl, r4, r0 │ │ │ │ ands r2, sl, r0, lsl #12 │ │ │ │ svcmi 0x0000f1b3 │ │ │ │ @ instruction: 0x4323ea4f │ │ │ │ - beq 0x132554 │ │ │ │ + beq 0x132654 │ │ │ │ @ instruction: 0xf000bfbc │ │ │ │ vst3.8 {d16,d18,d20}, [pc], r1 │ │ │ │ @ instruction: 0x432e4300 │ │ │ │ ldrbmi fp, [r7, #-709]! @ 0xfffffd3b │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ eorspl pc, r5, r8, asr r8 @ │ │ │ │ @ instruction: 0x0c05ea2c │ │ │ │ movweq lr, #23043 @ 0x5a03 │ │ │ │ @ instruction: 0x0c03ea4c │ │ │ │ andgt pc, r0, r1, lsr #17 │ │ │ │ @ instruction: 0xf931d016 │ │ │ │ strcs ip, [r0, #-3842] @ 0xfffff0fe │ │ │ │ svccc 0x0002f93e │ │ │ │ - bcc 0x434e30 │ │ │ │ - bl 0x137c394 │ │ │ │ + bcc 0x434f30 │ │ │ │ + bl 0x137c494 │ │ │ │ ldmne fp, {r1, r3, r9, fp} │ │ │ │ - beq 0x3b0d54 │ │ │ │ + beq 0x3b0e54 │ │ │ │ svcmi 0x0000f1b3 │ │ │ │ - bleq 0x132620 │ │ │ │ + bleq 0x132720 │ │ │ │ @ instruction: 0xf000dbd2 │ │ │ │ @ instruction: 0xf6470501 │ │ │ │ @ instruction: 0xe7d873ff │ │ │ │ @ instruction: 0xf504b126 │ │ │ │ andcs r5, r1, #0, 6 │ │ │ │ svccs 0x0030f8c3 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f54ff8 │ │ │ │ svclt 0x0000b9bd │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrmi r4, [r7], -lr, lsl #12 │ │ │ │ - b 0x14c7884 │ │ │ │ + b 0x14c7984 │ │ │ │ ldrbeq r0, [sp, r3, ror #18] │ │ │ │ - stmiami r8, {r0, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + ldmpl r8, {r0, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldmdaeq r5!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf924f7f5 │ │ │ │ svcne 0x003a1f31 │ │ │ │ strcc r2, [ip, -r0, lsl #12] │ │ │ │ svccc 0x0004f851 │ │ │ │ @ instruction: 0xf85246ae │ │ │ │ strbmi fp, [ip], r4, lsl #30 │ │ │ │ - beq 0x1321d8 │ │ │ │ + beq 0x1322d8 │ │ │ │ @ instruction: 0xec0bfbc3 │ │ │ │ vmoveq.32 d14[0], lr │ │ │ │ @ instruction: 0x0c0ceb5c │ │ │ │ @ instruction: 0xf04fbf68 │ │ │ │ strbtmi r0, [r6], r1, lsl #20 │ │ │ │ svceq 0x0000f1ba │ │ │ │ - b 0x14ea0cc │ │ │ │ + b 0x14ea1cc │ │ │ │ @ instruction: 0xf0007cec │ │ │ │ @ instruction: 0xf10c0a01 │ │ │ │ - blx 0x18c98c4 │ │ │ │ - b 0xfe4b52c8 │ │ │ │ - b 0x12798d8 │ │ │ │ + blx 0x18c99c4 │ │ │ │ + b 0xfe4b53c8 │ │ │ │ + b 0x12799d8 │ │ │ │ vrsubhn.i16 d16, q0, q5 │ │ │ │ adcsmi r1, sl, #15 │ │ │ │ eorsgt pc, ip, r8, asr r8 @ │ │ │ │ vmlaeq.f32 s28, s24, s28 │ │ │ │ movweq lr, #14990 @ 0x3a8e │ │ │ │ bicsle r6, r3, fp │ │ │ │ @ instruction: 0xf504b126 │ │ │ │ @@ -235366,39 +235432,39 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ @ instruction: 0x460d461f │ │ │ │ @ instruction: 0x46044690 │ │ │ │ @ instruction: 0xf8daf7f5 │ │ │ │ rsbslt r1, sp, #1680 @ 0x690 │ │ │ │ strbne pc, [r0, r7, asr #6] @ │ │ │ │ - ldclcc 1, cr15, [pc], #32 @ 0xf6144 │ │ │ │ + ldclcc 1, cr15, [pc], #32 @ 0xf6244 │ │ │ │ eoreq r2, sp, #0, 12 │ │ │ │ stmdaeq pc, {r3, r8, ip, sp, lr, pc} @ │ │ │ │ @ instruction: 0xf1473580 │ │ │ │ @ instruction: 0xf91c0700 │ │ │ │ @ instruction: 0xf0003f01 │ │ │ │ @ instruction: 0xf9110201 │ │ │ │ @ instruction: 0xf04f9f01 │ │ │ │ - blx 0xfe1b9946 │ │ │ │ + blx 0xfe1b9a46 │ │ │ │ ldmne fp, {r0, r3, r8, fp, ip, sp}^ │ │ │ │ stmdbeq r9, {r0, r3, r6, r8, r9, fp, sp, lr, pc} │ │ │ │ - bl 0x12bc6bc │ │ │ │ + bl 0x12bc7bc │ │ │ │ @ instruction: 0xf5b30909 │ │ │ │ @ instruction: 0xf1794f00 │ │ │ │ - b 0x14b8d5c │ │ │ │ + b 0x14b8e5c │ │ │ │ svclt 0x00a42a23 │ │ │ │ @ instruction: 0xf04f4696 │ │ │ │ - ble 0x338b64 │ │ │ │ + ble 0x338c64 │ │ │ │ svcmi 0x0000f513 │ │ │ │ stmdbeq r0, {r0, r3, r4, r6, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf000bfbe │ │ │ │ @ instruction: 0xf04f0201 │ │ │ │ ldrmi r0, [r6], r0, lsl #21 │ │ │ │ @ instruction: 0xf881b10a │ │ │ │ - b 0x129e184 │ │ │ │ + b 0x129e284 │ │ │ │ vrsubhn.i16 d16, q0, q7 │ │ │ │ strbmi r0, [r0, #79]! @ 0x4f │ │ │ │ ldrdlt sp, [r6, -r1]! │ │ │ │ movwpl pc, #1284 @ 0x504 @ │ │ │ │ @ instruction: 0xf8c32201 │ │ │ │ qasxmi r2, r0, r0 │ │ │ │ svcmi 0x00f8e8bd │ │ │ │ @@ -235410,41 +235476,41 @@ │ │ │ │ @ instruction: 0x460d461f │ │ │ │ @ instruction: 0x46044690 │ │ │ │ @ instruction: 0xf886f7f5 │ │ │ │ ldrteq r1, [sp], #-3753 @ 0xfffff157 │ │ │ │ strbcc pc, [r0, r7, asr #6] @ │ │ │ │ andmi pc, r0, #88080384 @ 0x5400000 │ │ │ │ cdpeq 1, 0, cr15, cr2, cr8, {5} │ │ │ │ - stmibmi r8, {r0, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + ldmibpl r8, {r0, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldmdbeq r5!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ streq pc, [r0, -r7, asr #2] │ │ │ │ stmdaeq lr, {r3, r8, ip, sp, lr, pc} │ │ │ │ ands r2, sl, r0, lsl #12 │ │ │ │ svcmi 0x0000f1b3 │ │ │ │ @ instruction: 0x4323ea4f │ │ │ │ - beq 0x132758 │ │ │ │ + beq 0x132858 │ │ │ │ @ instruction: 0xf000bfbc │ │ │ │ vst3.8 {d16,d18,d20}, [pc], r1 │ │ │ │ @ instruction: 0x432e4300 │ │ │ │ ldrbmi fp, [r0, #709]! @ 0x2c5 │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ eorspl pc, r5, r9, asr r8 @ │ │ │ │ @ instruction: 0x0c05ea2c │ │ │ │ movweq lr, #23043 @ 0x5a03 │ │ │ │ @ instruction: 0x0c03ea4c │ │ │ │ andgt pc, r0, r1, lsr #17 │ │ │ │ @ instruction: 0xf931d016 │ │ │ │ strcs ip, [r0, #-3842] @ 0xfffff0fe │ │ │ │ svccc 0x0002f93e │ │ │ │ - bcc 0x435034 │ │ │ │ - bl 0x137c598 │ │ │ │ + bcc 0x435134 │ │ │ │ + bl 0x137c698 │ │ │ │ ldmne fp, {r1, r3, r9, fp} │ │ │ │ - beq 0x3b0f50 │ │ │ │ + beq 0x3b1050 │ │ │ │ svcmi 0x0000f1b3 │ │ │ │ - bleq 0x132824 │ │ │ │ + bleq 0x132924 │ │ │ │ @ instruction: 0xf000dbd2 │ │ │ │ @ instruction: 0xf6470501 │ │ │ │ @ instruction: 0xe7d873ff │ │ │ │ @ instruction: 0xf504b126 │ │ │ │ andcs r5, r1, #0, 6 │ │ │ │ svccs 0x0030f8c3 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @@ -235456,76 +235522,76 @@ │ │ │ │ svceq 0x00d8f8cc │ │ │ │ @ instruction: 0x4616461d │ │ │ │ strmi r4, [r4], -pc, lsl #12 │ │ │ │ stmdaeq r5!, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf826f7f5 │ │ │ │ @ instruction: 0x07ea1f39 │ │ │ │ cdpeq 1, 0, cr15, cr4, cr6, {5} │ │ │ │ - strbmi pc, [r8, r1, asr #12] @ │ │ │ │ + ldrbpl pc, [r8, r1, asr #12] @ │ │ │ │ ldreq pc, [r5, -r0, asr #5]! │ │ │ │ strcs r3, [r0, #-1548] @ 0xfffff9f4 │ │ │ │ svccc 0x0004f851 │ │ │ │ @ instruction: 0xf85e4692 │ │ │ │ strbmi fp, [r4], r4, lsl #30 │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xac0bfbc3 │ │ │ │ - bmi 0xfe132714 │ │ │ │ + bmi 0xfe132814 │ │ │ │ stceq 1, cr15, [r0], {76} @ 0x4c │ │ │ │ - beq 0x3b0f1c │ │ │ │ + beq 0x3b101c │ │ │ │ @ instruction: 0x0c0ceb5c │ │ │ │ @ instruction: 0xf04fbf68 │ │ │ │ strbtmi r0, [r2], r1, lsl #18 │ │ │ │ svceq 0x0000f1b9 │ │ │ │ - b 0x14ea2dc │ │ │ │ + b 0x14ea3dc │ │ │ │ @ instruction: 0xf0007cec │ │ │ │ @ instruction: 0xf10c0901 │ │ │ │ - blx 0x18c8ad4 │ │ │ │ - b 0xfe3b54d8 │ │ │ │ - b 0x1238ae8 │ │ │ │ + blx 0x18c8bd4 │ │ │ │ + b 0xfe3b55d8 │ │ │ │ + b 0x1238be8 │ │ │ │ vabal.u8 q8, d0, d9 │ │ │ │ ldrmi r1, [r6, #15]! │ │ │ │ eorsgt pc, ip, r7, asr r8 @ │ │ │ │ - beq 0x430b14 │ │ │ │ + beq 0x430c14 │ │ │ │ movweq lr, #14986 @ 0x3a8a │ │ │ │ bicle r6, pc, fp │ │ │ │ @ instruction: 0xf504b125 │ │ │ │ andcs r5, r1, #0, 6 │ │ │ │ svccs 0x0030f8c3 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f54ff8 │ │ │ │ svclt 0x0000b865 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4d514 │ │ │ │ + bl 0xfec4d614 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ sbcslt r4, ip, #5242880 @ 0x500000 │ │ │ │ smlabtcs r0, sp, r9, lr │ │ │ │ @ instruction: 0xffd2f7f4 │ │ │ │ stmdbls r1, {r9, fp, ip, pc} │ │ │ │ - ldclcc 1, cr15, [pc], #8 @ 0xf6338 │ │ │ │ + ldclcc 1, cr15, [pc], #8 @ 0xf6438 │ │ │ │ stmdbcc r1, {r0, r1, r2, r3, r9, ip, sp} │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ strbeq r3, [r3, r1, lsl #2] │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf89cbf41 │ │ │ │ @ instruction: 0xf8913000 │ │ │ │ - blx 0x1ee34e │ │ │ │ + blx 0x1ee44e │ │ │ │ @ instruction: 0xf881ee04 │ │ │ │ ldrmi lr, [r4] │ │ │ │ strtmi sp, [r8], -lr, ror #3 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f54030 │ │ │ │ svclt 0x0000b839 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4d56c │ │ │ │ + bl 0xfec4d66c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ @ instruction: 0xf6414607 │ │ │ │ - vmlsl.s q10, d16, d0[2] │ │ │ │ + @ instruction: 0xf2c056d8 │ │ │ │ movwls r0, #5685 @ 0x1635 │ │ │ │ @ instruction: 0xffa2f7f4 │ │ │ │ vfmane.f64 d9, d1, d1 │ │ │ │ strcc r1, [lr, #-3756] @ 0xfffff154 │ │ │ │ svc 0x0002f831 │ │ │ │ @ instruction: 0xf834b2c2 │ │ │ │ @ instruction: 0xf3c0cf02 │ │ │ │ @@ -235537,68 +235603,68 @@ │ │ │ │ @ instruction: 0x0c0eea4c │ │ │ │ andgt pc, r0, r1, lsr #17 │ │ │ │ ldrtmi sp, [r8], -sl, ror #3 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f540f0 │ │ │ │ svclt 0x0000b807 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4d5d0 │ │ │ │ + bl 0xfec4d6d0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ @ instruction: 0xf6414607 │ │ │ │ - vmlsl.s q10, d16, d0[2] │ │ │ │ + @ instruction: 0xf2c056d8 │ │ │ │ movwls r0, #5685 @ 0x1635 │ │ │ │ @ instruction: 0xff70f7f4 │ │ │ │ @ instruction: 0xf1a49b01 │ │ │ │ svcne 0x002c0e04 │ │ │ │ @ instruction: 0xf85e350c │ │ │ │ - blx 0x18be00c │ │ │ │ + blx 0x18be10c │ │ │ │ @ instruction: 0xf854fc80 │ │ │ │ @ instruction: 0xf3c02f04 │ │ │ │ @ instruction: 0xf856100f │ │ │ │ adcmi ip, r5, #60 @ 0x3c │ │ │ │ andne pc, r3, #2048 @ 0x800 │ │ │ │ andeq lr, r1, #532480 @ 0x82000 │ │ │ │ andeq lr, ip, #8192 @ 0x2000 │ │ │ │ andeq lr, r1, #532480 @ 0x82000 │ │ │ │ andcs pc, r0, lr, asr #17 │ │ │ │ ldrtmi sp, [r8], -r9, ror #3 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f440f0 │ │ │ │ svclt 0x0000bfd3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4d638 │ │ │ │ + bl 0xfec4d738 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ @ instruction: 0x46054614 │ │ │ │ movwls r9, #257 @ 0x101 │ │ │ │ @ instruction: 0xff40f7f4 │ │ │ │ @ instruction: 0xf1049901 │ │ │ │ - blls 0x105850 │ │ │ │ + blls 0x105950 │ │ │ │ andeq pc, pc, #4, 2 │ │ │ │ @ instruction: 0xf10c3901 │ │ │ │ tstcc r1, r1, lsl #24 │ │ │ │ @ instruction: 0xf3c007c4 │ │ │ │ svclt 0x0041004f │ │ │ │ mulmi r0, ip, r8 │ │ │ │ mul r0, r1, r8 │ │ │ │ vmlacc.f64 d15, d14, d4 │ │ │ │ and pc, r0, r1, lsl #17 │ │ │ │ @ instruction: 0xd1ee4594 │ │ │ │ andlt r4, r3, r8, lsr #12 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ svclt 0x00a6f7f4 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4d690 │ │ │ │ + bl 0xfec4d790 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ @ instruction: 0xf6414607 │ │ │ │ - vmlsl.s q10, d16, d0[2] │ │ │ │ + @ instruction: 0xf2c056d8 │ │ │ │ movwls r0, #5685 @ 0x1635 │ │ │ │ @ instruction: 0xff10f7f4 │ │ │ │ vfmane.f64 d9, d1, d1 │ │ │ │ strcc r1, [lr, #-3756] @ 0xfffff154 │ │ │ │ svc 0x0002f831 │ │ │ │ @ instruction: 0xf834b2c2 │ │ │ │ @ instruction: 0xf3c0cf02 │ │ │ │ @@ -235610,26 +235676,26 @@ │ │ │ │ @ instruction: 0x0c0eea4c │ │ │ │ andgt pc, r0, r1, lsr #17 │ │ │ │ ldrtmi sp, [r8], -sl, ror #3 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f440f0 │ │ │ │ svclt 0x0000bf75 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4d6f4 │ │ │ │ + bl 0xfec4d7f4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ @ instruction: 0xf6414607 │ │ │ │ - vmlsl.s q10, d16, d0[2] │ │ │ │ + @ instruction: 0xf2c056d8 │ │ │ │ movwls r0, #5685 @ 0x1635 │ │ │ │ mrc2 7, 6, pc, cr14, cr4, {7} │ │ │ │ @ instruction: 0xf1a49b01 │ │ │ │ svcne 0x002c0e04 │ │ │ │ @ instruction: 0xf85e350c │ │ │ │ - blx 0x18be130 │ │ │ │ + blx 0x18be230 │ │ │ │ @ instruction: 0xf854fc80 │ │ │ │ @ instruction: 0xf3c02f04 │ │ │ │ @ instruction: 0xf856100f │ │ │ │ adcmi ip, r5, #60 @ 0x3c │ │ │ │ andcc pc, r1, #2048 @ 0x800 │ │ │ │ andeq lr, r1, #532480 @ 0x82000 │ │ │ │ andeq lr, ip, #8192 @ 0x2000 │ │ │ │ @@ -235642,31 +235708,31 @@ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ andslt fp, lr, #131 @ 0x83 │ │ │ │ strmi r2, [r7], -r0, lsl #10 │ │ │ │ ldrmi r1, [r0], ip, lsl #30 │ │ │ │ - stmibmi r8, {r0, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + ldmibpl r8, {r0, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldmdbeq r5!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ mcr2 7, 5, pc, cr8, cr4, {7} @ │ │ │ │ - blmi 0x1326bc │ │ │ │ + blmi 0x1327bc │ │ │ │ strtmi r4, [sl], r9, lsr #12 │ │ │ │ @ instruction: 0x468446b6 │ │ │ │ @ instruction: 0xf9389701 │ │ │ │ - blx 0x18c2614 │ │ │ │ + blx 0x18c2714 │ │ │ │ @ instruction: 0xf854f28c │ │ │ │ tstcc r1, r4, lsl #30 │ │ │ │ eorsvs pc, r2, r9, asr r8 @ │ │ │ │ strcc pc, [lr, -r3, lsl #23] │ │ │ │ - b 0xfe0fc910 │ │ │ │ + b 0xfe0fca10 │ │ │ │ cmnmi pc, r3, lsl #4 │ │ │ │ svclt 0x00084557 │ │ │ │ - b 0x187b1c │ │ │ │ - b 0xfe176dcc │ │ │ │ + b 0x187c1c │ │ │ │ + b 0xfe176ecc │ │ │ │ svclt 0x00010200 │ │ │ │ andmi pc, r0, #111 @ 0x6f │ │ │ │ @ instruction: 0xf00c4042 │ │ │ │ eorsmi r0, r2, r1, lsl #6 │ │ │ │ movwcs fp, #3860 @ 0xf14 │ │ │ │ tstmi sp, #66 @ 0x42 │ │ │ │ stcne 3, cr15, [pc], {204} @ 0xcc │ │ │ │ @@ -235680,38 +235746,38 @@ │ │ │ │ mrclt 7, 7, APSR_nzcv, cr2, cr4, {7} │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r5], -r3, lsl #1 │ │ │ │ ldrmi r4, [r1], ip, lsl #12 │ │ │ │ - stmiami r8, {r0, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + ldmpl r8, {r0, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldmdaeq r5!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7f49300 │ │ │ │ @ instruction: 0xf04ffe5b │ │ │ │ @ instruction: 0xf1a40e00 │ │ │ │ ldrbtmi r0, [r2], -r8, lsl #2 │ │ │ │ strls r4, [r1, #-1778] @ 0xfffff90e │ │ │ │ @ instruction: 0xf859b2c5 │ │ │ │ @ instruction: 0xf8513032 │ │ │ │ @ instruction: 0xf04f7f08 │ │ │ │ - bl 0x2f9634 │ │ │ │ + bl 0x2f9734 │ │ │ │ @ instruction: 0xf85804c5 │ │ │ │ stcls 0, cr6, [r0, #-212] @ 0xffffff2c │ │ │ │ @ instruction: 0xf8d16864 │ │ │ │ - blx 0xfe262656 │ │ │ │ + blx 0xfe262756 │ │ │ │ @ instruction: 0xf1b53503 │ │ │ │ svclt 0x00084f80 │ │ │ │ eorle r4, r1, r3, asr r5 │ │ │ │ ldrdmi r1, [sp, #-139]! @ 0xffffff75 │ │ │ │ - b 0xfe246844 │ │ │ │ + b 0xfe246944 │ │ │ │ eorsmi r0, r3, fp, lsl #10 │ │ │ │ subsmi r4, pc, r5, lsr #32 │ │ │ │ streq lr, [fp, #-2693] @ 0xfffff57b │ │ │ │ - b 0x147d7b4 │ │ │ │ + b 0x147d8b4 │ │ │ │ vmull.p8 q8, d0, d12 │ │ │ │ andcs r2, r1, #15 │ │ │ │ stmib r1, {r1, r8, r9, fp, sp}^ │ │ │ │ bicsle r7, r5, r0, lsl #10 │ │ │ │ @ instruction: 0xf1be9d01 │ │ │ │ andle r0, r3, r0, lsl #30 │ │ │ │ movwpl pc, #1285 @ 0x505 @ │ │ │ │ @@ -235721,29 +235787,29 @@ │ │ │ │ mcrlt 7, 5, pc, cr0, cr4, {7} @ │ │ │ │ strmi pc, [r0, #-111] @ 0xffffff91 │ │ │ │ svceq 0x0011f010 │ │ │ │ streq lr, [r5, #-2699] @ 0xfffff575 │ │ │ │ streq lr, [r6, -r7, asr #20] │ │ │ │ streq lr, [r5], #-2564 @ 0xfffff5fc │ │ │ │ @ instruction: 0xf04fbf18 │ │ │ │ - b 0xfe1f96b4 │ │ │ │ + b 0xfe1f97b4 │ │ │ │ svclt 0x0008050b │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000e7d4 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ addlt r4, r3, r4, lsl r6 │ │ │ │ andslt r4, sp, #136, 12 @ 0x8800000 │ │ │ │ @ instruction: 0xf7f44606 │ │ │ │ @ instruction: 0x4622fdf9 │ │ │ │ @ instruction: 0xf1a82400 │ │ │ │ @ instruction: 0xf6410304 │ │ │ │ - vmul.f d20, d16, d0[2] │ │ │ │ + @ instruction: 0xf2c059d8 │ │ │ │ @ instruction: 0xf1080935 │ │ │ │ @ instruction: 0xf04f080c │ │ │ │ strtmi r4, [r2], r0, lsl #22 │ │ │ │ strls r4, [r1], -lr, lsr #13 │ │ │ │ @ instruction: 0x1002f9b2 │ │ │ │ @ instruction: 0xf853b2c5 │ │ │ │ @ instruction: 0xf04f6f04 │ │ │ │ @@ -235754,15 +235820,15 @@ │ │ │ │ svclt 0x00084557 │ │ │ │ svclt 0x00094559 │ │ │ │ tstpmi r0, pc, rrx @ p-variant is OBSOLETE │ │ │ │ rsbsmi r4, r1, r1, ror r0 │ │ │ │ stceq 3, cr15, [r0], {192} @ 0xc0 │ │ │ │ eormi fp, r9, r5, lsl pc │ │ │ │ submi r4, lr, r9, lsr #32 │ │ │ │ - b 0x120686c │ │ │ │ + b 0x120696c │ │ │ │ vraddhn.i16 d16, q0, q6 │ │ │ │ ldrmi r1, [r8, #15] │ │ │ │ bicsle r6, fp, lr, lsl r0 │ │ │ │ @ instruction: 0xb1249e01 │ │ │ │ movwpl pc, #1286 @ 0x506 @ │ │ │ │ @ instruction: 0xf8c32201 │ │ │ │ shasxmi r2, r0, r0 │ │ │ │ @@ -235771,34 +235837,34 @@ │ │ │ │ svclt 0x0000be3d │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [lr], -r3, lsl #1 │ │ │ │ ldrmi r4, [r4], -r5, lsl #12 │ │ │ │ - stmiami r8, {r0, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + ldmpl r8, {r0, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldmdaeq r5!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7f49300 │ │ │ │ smlatbcs r0, r5, sp, pc @ │ │ │ │ @ instruction: 0xf1a64622 │ │ │ │ strmi r0, [sl], r8, lsl #28 │ │ │ │ stmdbeq r8, {r1, r2, r8, ip, sp, lr, pc} │ │ │ │ sbclt r9, r5, #4194304 @ 0x400000 │ │ │ │ @ instruction: 0xf85e6853 │ │ │ │ @ instruction: 0xf04f7f08 │ │ │ │ - bl 0x2f97a0 │ │ │ │ + bl 0x2f98a0 │ │ │ │ @ instruction: 0xf85804c5 │ │ │ │ stcls 0, cr6, [r0, #-212] @ 0xffffff2c │ │ │ │ @ instruction: 0xf8de6864 │ │ │ │ - blx 0xfe2627c2 │ │ │ │ + blx 0xfe2628c2 │ │ │ │ @ instruction: 0xf1b53503 │ │ │ │ svclt 0x00084f80 │ │ │ │ andsle r4, pc, r3, asr r5 @ │ │ │ │ ldrdmi r1, [sp, #-139]! @ 0xffffff75 │ │ │ │ - b 0xfe2469b0 │ │ │ │ + b 0xfe246ab0 │ │ │ │ eorsmi r0, r3, fp, lsl #10 │ │ │ │ subsmi r4, pc, r5, lsr #32 │ │ │ │ streq lr, [fp, #-2693] @ 0xfffff57b │ │ │ │ tsteq ip, r1, asr #20 │ │ │ │ andcs pc, pc, r0, asr #7 │ │ │ │ ldrbmi r3, [r1, #520]! @ 0x208 │ │ │ │ strvc lr, [r0, #-2510] @ 0xfffff632 │ │ │ │ @@ -235811,43 +235877,43 @@ │ │ │ │ stcllt 7, cr15, [ip, #976]! @ 0x3d0 │ │ │ │ strmi pc, [r0, #-111] @ 0xffffff91 │ │ │ │ svceq 0x0011f010 │ │ │ │ streq lr, [r5, #-2699] @ 0xfffff575 │ │ │ │ streq lr, [r6, -r7, asr #20] │ │ │ │ streq lr, [r5], #-2564 @ 0xfffff5fc │ │ │ │ @ instruction: 0xf04fbf18 │ │ │ │ - b 0xfe1f981c │ │ │ │ + b 0xfe1f991c │ │ │ │ svclt 0x0008050b │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000e7d6 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ addlt r4, r3, ip, lsl #12 │ │ │ │ ldrmi r4, [r7], -r5, lsl #12 │ │ │ │ @ instruction: 0xf7f44698 │ │ │ │ svcne 0x0022fd45 │ │ │ │ strmi r2, [r4], r0, lsl #8 │ │ │ │ - cdpmi 6, 12, cr15, cr8, cr1, {2} │ │ │ │ + cdppl 6, 13, cr15, cr8, cr1, {2} │ │ │ │ cdpeq 2, 3, cr15, cr5, cr0, {6} │ │ │ │ @ instruction: 0xf04f4620 │ │ │ │ strtmi r4, [r1], r0, lsl #20 │ │ │ │ - blmi 0x132a18 │ │ │ │ + blmi 0x132b18 │ │ │ │ @ instruction: 0xf9389501 │ │ │ │ - blx 0x18ba8e4 │ │ │ │ + blx 0x18ba9e4 │ │ │ │ @ instruction: 0xf937f38c │ │ │ │ andcc r5, r1, r0, lsr #32 │ │ │ │ eorsvs pc, r3, lr, asr r8 @ │ │ │ │ svccc 0x0004f852 │ │ │ │ strne pc, [r5, #-2945] @ 0xfffff47f │ │ │ │ cmnmi sp, r9, asr #16 │ │ │ │ svclt 0x0008454d │ │ │ │ svclt 0x00154551 │ │ │ │ - b 0xfe1c69ec │ │ │ │ + b 0xfe1c6aec │ │ │ │ eorsmi r0, r1, fp, lsl #2 │ │ │ │ svclt 0x00154031 │ │ │ │ submi r4, fp, fp, asr #32 │ │ │ │ @ instruction: 0xf00c2100 │ │ │ │ movwmi r0, #49409 @ 0xc101 │ │ │ │ stcne 3, cr15, [pc], {204} @ 0xcc │ │ │ │ andsvs r2, r3, r4, lsl #16 │ │ │ │ @@ -235864,77 +235930,77 @@ │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [pc], -r3, lsl #1 │ │ │ │ ldrmi r4, [r1], r4, lsl #12 │ │ │ │ @ instruction: 0xf7f4461e │ │ │ │ andcs pc, r0, #63232 @ 0xf700 │ │ │ │ smlatbeq r8, r7, r1, pc @ │ │ │ │ @ instruction: 0xf6414696 │ │ │ │ - vqdmlsl.s q10, d16, d0[2] │ │ │ │ + vqshl.s64 , q4, #0 │ │ │ │ strls r0, [r1], #-1845 @ 0xfffff8cb │ │ │ │ eorscc pc, lr, r6, asr r8 @ │ │ │ │ - blx 0xfe135274 │ │ │ │ + blx 0xfe135374 │ │ │ │ eorsmi pc, lr, r9, asr r8 @ │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ svcpl 0x0008f851 │ │ │ │ eorslt pc, sl, r7, asr r8 @ │ │ │ │ @ instruction: 0x4c03fb84 │ │ │ │ biceq lr, sl, #7168 @ 0x1c00 │ │ │ │ svcmi 0x0080f1bc │ │ │ │ strbmi fp, [r4, #-3848] @ 0xfffff0f8 │ │ │ │ ldrdge pc, [r4], -r3 │ │ │ │ eorle r6, r4, fp, asr #16 │ │ │ │ - bl 0x13fcdb4 │ │ │ │ + bl 0x13fceb4 │ │ │ │ rsbmi r0, ip, ip, lsl #24 │ │ │ │ @ instruction: 0x0c03ea8c │ │ │ │ streq lr, [fp], #-2564 @ 0xfffff5fc │ │ │ │ @ instruction: 0x0c0aea0c │ │ │ │ - b 0xfe406ae8 │ │ │ │ + b 0xfe406be8 │ │ │ │ stmib r1, {r0, r1, r8, r9}^ │ │ │ │ @ instruction: 0xf10e4300 │ │ │ │ - b 0x1177548 │ │ │ │ + b 0x1177648 │ │ │ │ vsubl.u8 q8, d0, d8 │ │ │ │ @ instruction: 0xf04f200f │ │ │ │ - blcs 0x17a154 │ │ │ │ + blcs 0x17a254 │ │ │ │ stcls 1, cr13, [r1], {206} @ 0xce │ │ │ │ @ instruction: 0xf504b11a │ │ │ │ @ instruction: 0xf8c35300 │ │ │ │ qasxmi lr, r0, r0 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f44ff0 │ │ │ │ - b 0x13e5e40 │ │ │ │ + b 0x13e5f40 │ │ │ │ @ instruction: 0xf06f0405 │ │ │ │ subsmi r4, sp, r0, lsl #10 │ │ │ │ svceq 0x0011f010 │ │ │ │ streq lr, [sl, #-2565] @ 0xfffff5fb │ │ │ │ @ instruction: 0xf04fbf18 │ │ │ │ - b 0xfe1b8988 │ │ │ │ + b 0xfe1b8a88 │ │ │ │ svclt 0x00080305 │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ svclt 0x0000e7d5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ addlt r4, r3, ip, lsl #12 │ │ │ │ ldrmi r4, [r7], -r5, lsl #12 │ │ │ │ stmdaeq r2, {r0, r1, r8, ip, sp, lr, pc} │ │ │ │ stc2 7, cr15, [lr], {244} @ 0xf4 │ │ │ │ strcs r1, [r0], #-3873 @ 0xfffff0df │ │ │ │ - cdpmi 6, 12, cr15, cr8, cr1, {2} │ │ │ │ + cdppl 6, 13, cr15, cr8, cr1, {2} │ │ │ │ cdpeq 2, 3, cr15, cr5, cr0, {6} │ │ │ │ @ instruction: 0xf04f3702 │ │ │ │ strtmi r4, [r1], r0, lsl #20 │ │ │ │ - blmi 0x132b84 │ │ │ │ + blmi 0x132c84 │ │ │ │ strls r4, [r1, #-1700] @ 0xfffff95c │ │ │ │ eorcc pc, ip, r8, lsr r9 @ │ │ │ │ @ instruction: 0xf937b2c2 │ │ │ │ @ instruction: 0xf10c502c │ │ │ │ @ instruction: 0xf85e0c01 │ │ │ │ @ instruction: 0xf8516032 │ │ │ │ - blx 0xfe1c25f6 │ │ │ │ + blx 0xfe1c26f6 │ │ │ │ ldmne fp, {r0, r2, r8, sl, ip, sp}^ │ │ │ │ strbmi r4, [sp, #-365] @ 0xfffffe93 │ │ │ │ ldrbmi fp, [r3, #-3848] @ 0xfffff0f8 │ │ │ │ subsmi fp, r3, r5, lsl pc │ │ │ │ movweq lr, #47746 @ 0xba82 │ │ │ │ eorsmi r4, r3, r3, lsr r0 │ │ │ │ subsmi fp, sl, r5, lsl pc │ │ │ │ @@ -235955,20 +236021,20 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ ldrmi fp, [r7], -r3, lsl #1 │ │ │ │ strmi r4, [sp], -r4, lsl #12 │ │ │ │ stmdaeq r4, {r0, r1, r8, ip, sp, lr, pc} │ │ │ │ ldc2 7, cr15, [lr], #-976 @ 0xfffffc30 │ │ │ │ @ instruction: 0xf6412200 │ │ │ │ - vmul.f d20, d16, d0[2] │ │ │ │ + @ instruction: 0xf2c059d8 │ │ │ │ @ instruction: 0xf1a50935 │ │ │ │ strcc r0, [r4, -r8, lsl #2] │ │ │ │ strls r4, [r1], #-1684 @ 0xfffff96c │ │ │ │ eorsmi pc, ip, r8, asr r8 @ │ │ │ │ - blx 0xfe1353e8 │ │ │ │ + blx 0xfe1354e8 │ │ │ │ eorsvs pc, ip, r7, asr r8 @ │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svcpl 0x0008f851 │ │ │ │ biceq lr, sl, #9216 @ 0x2400 │ │ │ │ eorslt pc, sl, r9, asr r8 @ │ │ │ │ strmi pc, [r6], -r4, lsl #23 │ │ │ │ ldrdge pc, [r4], -r3 │ │ │ │ @@ -235991,47 +236057,47 @@ │ │ │ │ svcgt 0x0030f8c3 │ │ │ │ andlt r4, r3, r0, lsr #12 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ ldcllt 7, cr15, [lr], #-976 @ 0xfffffc30 │ │ │ │ streq lr, [r5], #-2635 @ 0xfffff5b5 │ │ │ │ strmi pc, [r0, #-111] @ 0xffffff91 │ │ │ │ @ instruction: 0xf010405d │ │ │ │ - b 0x23a72c │ │ │ │ + b 0x23a82c │ │ │ │ svclt 0x0018050a │ │ │ │ cdpeq 0, 0, cr15, cr1, cr15, {2} │ │ │ │ movweq lr, #23171 @ 0x5a83 │ │ │ │ @ instruction: 0xf04fbf08 │ │ │ │ ldrb r0, [r5, r0, lsl #28] │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x460e461c │ │ │ │ pkhbtmi r4, r1, r5, lsl #12 │ │ │ │ - blx 0xff7b4aea │ │ │ │ + blx 0xff7b4bea │ │ │ │ cdpne 2, 6, cr11, cr10, cr3, {7} │ │ │ │ @ instruction: 0xf0044631 │ │ │ │ @ instruction: 0xf10604f8 │ │ │ │ @ instruction: 0xf1c30e10 │ │ │ │ andcc r0, r1, #8, 10 @ 0x2000000 │ │ │ │ movwlt r4, #13980 @ 0x369c │ │ │ │ teqeq lr, r7, lsl r8 │ │ │ │ ldrne lr, [r7], -r6, asr #20 │ │ │ │ - b 0x14e3718 │ │ │ │ + b 0x14e3818 │ │ │ │ rscseq r0, r6, r6, asr #24 │ │ │ │ mcrreq 0, 0, pc, r4, cr12 @ │ │ │ │ ldrbteq pc, [r7], -r6, lsr #32 @ │ │ │ │ stmiaeq r7!, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ @ instruction: 0x0c06ea4c │ │ │ │ @ instruction: 0xf008107f │ │ │ │ @ instruction: 0xf0070611 │ │ │ │ - b 0x13f87e4 │ │ │ │ - b 0x13f9b78 │ │ │ │ - blx 0x18b9b80 │ │ │ │ - blx 0xc35d98 │ │ │ │ + b 0x13f88e4 │ │ │ │ + b 0x13f9c78 │ │ │ │ + blx 0x18b9c80 │ │ │ │ + blx 0xc35e98 │ │ │ │ rscslt pc, r6, #5242880 @ 0x500000 │ │ │ │ svclt 0x00082c00 │ │ │ │ @ instruction: 0x07c646b4 │ │ │ │ tstpeq r1, r1, lsl #2 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf801bf48 │ │ │ │ vmull.u8 q14, d0, d1 │ │ │ │ strmi r0, [lr, #79] @ 0x4f │ │ │ │ @@ -236045,70 +236111,70 @@ │ │ │ │ addlt r4, r3, sp, lsl r6 │ │ │ │ @ instruction: 0x460c4690 │ │ │ │ @ instruction: 0xf7f44683 │ │ │ │ rsclt pc, fp, #146432 @ 0x23c00 │ │ │ │ vceq.f32 d17, d31, d17 │ │ │ │ @ instruction: 0xf6cf07f0 │ │ │ │ @ instruction: 0xf64177ff │ │ │ │ - vmls.i d20, d16, d0[2] │ │ │ │ + @ instruction: 0xf2c054d8 │ │ │ │ @ instruction: 0xf6480435 │ │ │ │ @ instruction: 0xf6cf0688 │ │ │ │ @ instruction: 0xf00576ff │ │ │ │ @ instruction: 0xf1c305f0 │ │ │ │ @ instruction: 0xf1a80910 │ │ │ │ @ instruction: 0xf1080e02 │ │ │ │ @ instruction: 0xf8cd020e │ │ │ │ @ instruction: 0xf640b004 │ │ │ │ @ instruction: 0xf10e780f │ │ │ │ ldrmi r0, [ip], r2, lsl #28 │ │ │ │ @ instruction: 0xf8beb353 │ │ │ │ vhadd.s8 d28, d4, d0 │ │ │ │ - blx 0xfe809904 │ │ │ │ + blx 0xfe809a04 │ │ │ │ @ instruction: 0xf3ccfc9c │ │ │ │ - b 0x2bd428 │ │ │ │ - b 0x37dc30 │ │ │ │ - b 0x13f9424 │ │ │ │ - blx 0x8b9c30 │ │ │ │ - b 0x3f563c │ │ │ │ - b 0x279940 │ │ │ │ - b 0x13b9f44 │ │ │ │ + b 0x2bd528 │ │ │ │ + b 0x37dd30 │ │ │ │ + b 0x13f9524 │ │ │ │ + blx 0x8b9d30 │ │ │ │ + b 0x3f573c │ │ │ │ + b 0x279a40 │ │ │ │ + b 0x13ba044 │ │ │ │ vqdmulh.s d16, d1, d12 │ │ │ │ - b 0x3fdc60 │ │ │ │ - b 0x13b9f88 │ │ │ │ + b 0x3fdd60 │ │ │ │ + b 0x13ba088 │ │ │ │ @ instruction: 0xf2420c0c │ │ │ │ - b 0x3c18b0 │ │ │ │ - b 0x13f9594 │ │ │ │ - blx 0x8b9c58 │ │ │ │ - blx 0xc35e64 │ │ │ │ - blx 0x8f545c │ │ │ │ + b 0x3c19b0 │ │ │ │ + b 0x13f9694 │ │ │ │ + blx 0x8b9d58 │ │ │ │ + blx 0xc35f64 │ │ │ │ + blx 0x8f555c │ │ │ │ vstrcs s30, [r0, #-552] @ 0xfffffdd8 │ │ │ │ ldrbmi fp, [r4], r8, lsl #30 │ │ │ │ - blx 0xfe1355c0 │ │ │ │ + blx 0xfe1356c0 │ │ │ │ vsli.64 d20, d6, #0 │ │ │ │ @ instruction: 0xf854008f │ │ │ │ @ instruction: 0xf831b03a │ │ │ │ - b 0x42285c │ │ │ │ - b 0xb79c84 │ │ │ │ - b 0x1379488 │ │ │ │ + b 0x42295c │ │ │ │ + b 0xb79d84 │ │ │ │ + b 0x1379588 │ │ │ │ @ instruction: 0xf8a10a0c │ │ │ │ @ instruction: 0xd1bea000 │ │ │ │ andlt r9, r3, r1, lsl #16 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ - bllt 0xfedb4c40 │ │ │ │ + bllt 0xfedb4d40 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x460c461e │ │ │ │ pkhbtmi r4, r2, r7, lsl #12 │ │ │ │ - blx 0x934c5e │ │ │ │ + blx 0x934d5e │ │ │ │ rscslt r1, r4, #33, 30 @ 0x84 │ │ │ │ cdpeq 1, 0, cr15, cr4, cr7, {5} │ │ │ │ andeq pc, ip, #-1073741823 @ 0xc0000001 │ │ │ │ - strbmi pc, [r8, #1601] @ 0x641 @ │ │ │ │ + ldrbpl pc, [r8, #1601] @ 0x641 @ │ │ │ │ ldreq pc, [r5, #-704]! @ 0xfffffd40 │ │ │ │ strbteq pc, [r0], r6 @ │ │ │ │ streq pc, [r0, -r4, asr #3]! │ │ │ │ cdpeq 1, 0, cr15, cr4, cr14, {0} │ │ │ │ teqlt ip, #164, 12 @ 0xa400000 │ │ │ │ ldrdcc pc, [r0], -lr │ │ │ │ stc2 10, cr15, [r3], {147} @ 0x93 @ │ │ │ │ @@ -236121,32 +236187,32 @@ │ │ │ │ ldmdaeq r3, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ stmdacc r2!, {r3, ip, sp, lr, pc} │ │ │ │ ldccc 0, cr15, [r1], {12} │ │ │ │ @ instruction: 0x0c08ea4c │ │ │ │ stmdaeq r3, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ stmdacc r4, {r3, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf00300db │ │ │ │ - b 0x1403b10 │ │ │ │ - b 0x13f9d14 │ │ │ │ - blx 0xbf9d04 │ │ │ │ + b 0x1403c10 │ │ │ │ + b 0x13f9e14 │ │ │ │ + blx 0xbf9e04 │ │ │ │ cdpcs 3, 0, cr15, cr0, cr7, {0} │ │ │ │ ldrmi fp, [ip], r8, lsl #30 │ │ │ │ svchi 0x0004f851 │ │ │ │ - b 0xfe4082d0 │ │ │ │ - blx 0x18b792c │ │ │ │ + b 0xfe4083d0 │ │ │ │ + blx 0x18b7a2c │ │ │ │ vmull.u8 , d16, d0 │ │ │ │ @ instruction: 0xf855100f │ │ │ │ - b 0x1e6e08 │ │ │ │ - b 0xfe1b794c │ │ │ │ + b 0x1e6f08 │ │ │ │ + b 0xfe1b7a4c │ │ │ │ andvs r0, fp, r8, lsl #6 │ │ │ │ ldrbmi sp, [r0], -r2, asr #3 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ - bllt 0x1634cfc │ │ │ │ + bllt 0x1634dfc │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4df34 │ │ │ │ + bl 0xfec4e034 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ stmib sp, {r1, r2, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf7f42100 │ │ │ │ ldmib sp, {r0, r1, r6, r7, r9, fp, ip, sp, lr, pc}^ │ │ │ │ movwcs r4, #1286 @ 0x506 │ │ │ │ ldrdcs lr, [r0, -sp] │ │ │ │ @@ -236162,52 +236228,52 @@ │ │ │ │ strtmi pc, [r0], -pc, lsr #22 │ │ │ │ andlt r4, r2, r9, lsr #12 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4df94 │ │ │ │ + bl 0xfec4e094 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ stmib sp, {r1, r2, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf7f42100 │ │ │ │ stmdbls r1, {r0, r1, r4, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldmib sp, {r9, fp, ip, pc}^ │ │ │ │ tstcc r2, r6, lsl #10 │ │ │ │ @ instruction: 0xf10c3a02 │ │ │ │ @ instruction: 0xf0100301 │ │ │ │ andle r0, r8, r1, lsl #30 │ │ │ │ ands pc, r3, r2, lsr r9 @ │ │ │ │ svceq 0x0001f01c │ │ │ │ @ instruction: 0xf831d017 │ │ │ │ - blx 0xff429de2 │ │ │ │ + blx 0xff429ee2 │ │ │ │ vabal.u8 q10, d16, d14 │ │ │ │ smlabbcc r2, pc, r0, r0 @ │ │ │ │ andle r2, r1, r8, lsl #22 │ │ │ │ @ instruction: 0xe7ea469c │ │ │ │ @ instruction: 0xf7f44630 │ │ │ │ @ instruction: 0x4620faf7 │ │ │ │ andlt r4, r2, r9, lsr #12 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf831bd70 │ │ │ │ @ instruction: 0xf3c0cb02 │ │ │ │ - blx 0xff3f7042 │ │ │ │ + blx 0xff3f7142 │ │ │ │ ldrmi r4, [ip], lr, lsl #11 │ │ │ │ svclt 0x0000e7d5 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strmi fp, [r0], r2, lsl #1 │ │ │ │ smlabtcs r0, sp, r9, lr │ │ │ │ - blx 0x15b4df8 │ │ │ │ + blx 0x15b4ef8 │ │ │ │ strmi lr, [r8, #-2525] @ 0xfffff623 │ │ │ │ ldmib sp, {r8, r9, sp}^ │ │ │ │ strbeq r2, [r6, r0, lsl #2] │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf851bf44 │ │ │ │ @ instruction: 0xf8526023 │ │ │ │ @ instruction: 0xf1037023 │ │ │ │ @@ -236218,46 +236284,46 @@ │ │ │ │ @ instruction: 0x4620fabf │ │ │ │ andlt r4, r2, r9, lsr #12 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4e074 │ │ │ │ + bl 0xfec4e174 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ @ instruction: 0x46074616 │ │ │ │ @ instruction: 0xf7f49101 │ │ │ │ ldmib sp, {r0, r1, r5, r9, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf1a64508 │ │ │ │ stmdbls r1, {r2, r9, sl, fp} │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ movweq pc, #4364 @ 0x110c @ │ │ │ │ strle r0, [sl, #-1986] @ 0xfffff83e │ │ │ │ eorcs pc, r3, lr, asr r8 @ │ │ │ │ streq pc, [r8], -r1, lsr #3 │ │ │ │ svceq 0x0001f01c │ │ │ │ @ instruction: 0xf856d016 │ │ │ │ - blx 0xff28ef3e │ │ │ │ + blx 0xff28f03e │ │ │ │ vabal.u8 q10, d0, d2 │ │ │ │ - blcs 0x1faef4 │ │ │ │ + blcs 0x1faff4 │ │ │ │ ldrmi sp, [ip], r1 │ │ │ │ ldrtmi lr, [r8], -sl, ror #15 │ │ │ │ - blx 0xfe334e94 │ │ │ │ + blx 0xfe334f94 │ │ │ │ strtmi r4, [r9], -r0, lsr #12 │ │ │ │ andcs fp, r0, #3 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ eorvs pc, r3, r1, asr r8 @ │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ - blx 0xff288956 │ │ │ │ + blx 0xff288a56 │ │ │ │ ldrb r4, [r5, r2, lsl #10] │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4e0f0 │ │ │ │ + bl 0xfec4e1f0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ stmib sp, {r1, r2, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf7f42100 │ │ │ │ ldmib sp, {r0, r2, r5, r6, r7, r8, fp, ip, sp, lr, pc}^ │ │ │ │ movwcs r4, #1286 @ 0x506 │ │ │ │ ldrdcs lr, [r0, -sp] │ │ │ │ @@ -236297,304 +236363,304 @@ │ │ │ │ strtmi pc, [r0], -r1, lsr #20 │ │ │ │ andlt r4, r2, r9, lsr #12 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4e1b0 │ │ │ │ + bl 0xfec4e2b0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ stmib sp, {r1, r2, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf7f42100 │ │ │ │ ldmib sp, {r0, r2, r7, r8, fp, ip, sp, lr, pc}^ │ │ │ │ movwcs r4, #1286 @ 0x506 │ │ │ │ ldrdcs lr, [r0, -sp] │ │ │ │ svceq 0x0001f010 │ │ │ │ @ instruction: 0xf931d00d │ │ │ │ @ instruction: 0xf013c013 │ │ │ │ @ instruction: 0xf9320f01 │ │ │ │ - blx 0xfe42f02e │ │ │ │ + blx 0xfe42f12e │ │ │ │ andsle ip, r6, lr, lsl #28 │ │ │ │ @ instruction: 0x0c0cebb4 │ │ │ │ - bl 0x1a4897c │ │ │ │ + bl 0x1a48a7c │ │ │ │ movwcc r0, #5390 @ 0x150e │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ mvnle r2, r8, lsl #22 │ │ │ │ @ instruction: 0xf7f44630 │ │ │ │ strtmi pc, [r0], -fp, ror #19 │ │ │ │ andlt r4, r2, r9, lsr #12 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ - bl 0x6265d4 │ │ │ │ + bl 0x6266d4 │ │ │ │ @ instruction: 0xf1030c0c │ │ │ │ strbtmi r0, [r4], -r1, lsl #6 │ │ │ │ streq lr, [r5, #-2894] @ 0xfffff4b2 │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ svclt 0x0000e7d2 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4e230 │ │ │ │ + bl 0xfec4e330 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ stmib sp, {r1, r2, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf7f42100 │ │ │ │ stmdbls r1, {r0, r2, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldmib sp, {r9, fp, ip, pc}^ │ │ │ │ tstcc r2, r6, lsl #10 │ │ │ │ @ instruction: 0xf10c3a02 │ │ │ │ @ instruction: 0xf0100301 │ │ │ │ andle r0, lr, r1, lsl #30 │ │ │ │ ands pc, r3, r2, lsr r9 @ │ │ │ │ svceq 0x0001f01c │ │ │ │ @ instruction: 0xf931d01d │ │ │ │ - blx 0xfe42a07e │ │ │ │ - bl 0xfee2a8a8 │ │ │ │ - bl 0x1a3a0a4 │ │ │ │ + blx 0xfe42a17e │ │ │ │ + bl 0xfee2a9a8 │ │ │ │ + bl 0x1a3a1a4 │ │ │ │ strbtmi r0, [r4], -lr, lsl #28 │ │ │ │ vmvn.i32 q10, #-2063597568 @ 0x85000000 │ │ │ │ smlabbcc r2, pc, r0, r0 @ │ │ │ │ andle r2, r1, r8, lsl #22 │ │ │ │ @ instruction: 0xe7e4469c │ │ │ │ @ instruction: 0xf7f44630 │ │ │ │ strtmi pc, [r0], -r3, lsr #19 │ │ │ │ andlt r4, r2, r9, lsr #12 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf831bd70 │ │ │ │ @ instruction: 0xf3c0cb02 │ │ │ │ - blx 0xff3f72ea │ │ │ │ + blx 0xff3f73ea │ │ │ │ ldrmi r4, [ip], lr, lsl #11 │ │ │ │ svclt 0x0000e7cf │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strmi fp, [r0], r2, lsl #1 │ │ │ │ smlabtcs r0, sp, r9, lr │ │ │ │ @ instruction: 0xf8fef7f4 │ │ │ │ strmi lr, [r8, #-2525] @ 0xfffff623 │ │ │ │ ldmib sp, {r8, r9, sp}^ │ │ │ │ strbeq r2, [r7, r0, lsl #2] │ │ │ │ @ instruction: 0xf851d50c │ │ │ │ @ instruction: 0xf8526023 │ │ │ │ - blx 0xfe293176 │ │ │ │ + blx 0xfe293276 │ │ │ │ ldrbeq ip, [lr, r7, lsl #28] │ │ │ │ - bl 0xfee2c54c │ │ │ │ - bl 0x1a3a124 │ │ │ │ + bl 0xfee2c64c │ │ │ │ + bl 0x1a3a224 │ │ │ │ strbtmi r0, [r4], -lr, lsl #10 │ │ │ │ vsubw.u8 , q0, d1 │ │ │ │ - blcs 0x1fb13c │ │ │ │ + blcs 0x1fb23c │ │ │ │ strbmi sp, [r0], -fp, ror #3 │ │ │ │ @ instruction: 0xf966f7f4 │ │ │ │ strtmi r4, [r9], -r0, lsr #12 │ │ │ │ andcs fp, r0, #2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ - bl 0x6178e0 │ │ │ │ + bl 0x6179e0 │ │ │ │ @ instruction: 0xf1030c0c │ │ │ │ - bl 0x1477d2c │ │ │ │ + bl 0x1477e2c │ │ │ │ strbtmi r0, [r4], -r5, lsl #10 │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ svclt 0x0000e7d3 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4e33c │ │ │ │ + bl 0xfec4e43c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ @ instruction: 0x46074616 │ │ │ │ @ instruction: 0xf7f49101 │ │ │ │ ldmib sp, {r0, r1, r2, r3, r4, r5, r7, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf1a64508 │ │ │ │ stmdbls r1, {r2, r9, sl, fp} │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ movweq pc, #4364 @ 0x110c @ │ │ │ │ strle r0, [lr, #-1986] @ 0xfffff83e │ │ │ │ eorcs pc, r3, lr, asr r8 @ │ │ │ │ streq pc, [r8], -r1, lsr #3 │ │ │ │ svceq 0x0001f01c │ │ │ │ @ instruction: 0xf856d01a │ │ │ │ - blx 0xfe18f206 │ │ │ │ - bne 0xfe982194 │ │ │ │ - bl 0x1a489d0 │ │ │ │ + blx 0xfe18f306 │ │ │ │ + bne 0xfe982294 │ │ │ │ + bl 0x1a48ad0 │ │ │ │ vabal.u8 q8, d0, d12 │ │ │ │ - blcs 0x1fb1c4 │ │ │ │ + blcs 0x1fb2c4 │ │ │ │ ldrmi sp, [ip], r1 │ │ │ │ ldrtmi lr, [r8], -r6, ror #15 │ │ │ │ @ instruction: 0xf920f7f4 │ │ │ │ strtmi r4, [r9], -r0, lsr #12 │ │ │ │ andcs fp, r0, #3 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ eorvs pc, r3, r1, asr r8 @ │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ - blx 0xff288c26 │ │ │ │ + blx 0xff288d26 │ │ │ │ ldrb r4, [r1, r2, lsl #10] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4e3c0 │ │ │ │ + bl 0xfec4e4c0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ @ instruction: 0x4605461c │ │ │ │ smlabtcs r0, sp, r9, lr │ │ │ │ @ instruction: 0xf87cf7f4 │ │ │ │ ldrdcs lr, [r0, -sp] │ │ │ │ tstpeq r0, #1073741824 @ p-variant is OBSOLETE @ 0x40000000 │ │ │ │ svceq 0x0001f010 │ │ │ │ tstpeq r1, r1, lsl #2 @ p-variant is OBSOLETE │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ andeq pc, r1, #-2147483648 @ 0x80000000 │ │ │ │ @ instruction: 0xf911bf1e │ │ │ │ @ instruction: 0xf912ec01 │ │ │ │ - blx 0x8aa1fe │ │ │ │ + blx 0x8aa2fe │ │ │ │ addmi r4, fp, #12, 8 @ 0xc000000 │ │ │ │ strtmi sp, [r8], -lr, ror #3 │ │ │ │ @ instruction: 0xf8e8f7f4 │ │ │ │ andlt r4, r3, r0, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4e420 │ │ │ │ + bl 0xfec4e520 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ ldrmi r4, [ip], -r5, lsl #12 │ │ │ │ smlabtcs r0, sp, r9, lr │ │ │ │ @ instruction: 0xf84cf7f4 │ │ │ │ ldrdcs lr, [r0, -sp] │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf3c007c3 │ │ │ │ svclt 0x0044008f │ │ │ │ ands pc, ip, r1, lsr r8 @ │ │ │ │ andscc pc, ip, r2, lsr r8 @ │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ - blx 0x8a6f76 │ │ │ │ + blx 0x8a7076 │ │ │ │ @ instruction: 0xf1bc4403 │ │ │ │ mvnle r0, r8, lsl #30 │ │ │ │ @ instruction: 0xf7f44628 │ │ │ │ @ instruction: 0x4620f8b9 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4e480 │ │ │ │ + bl 0xfec4e580 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ ldrmi r4, [ip], -r6, lsl #12 │ │ │ │ smlabtcs r0, sp, r9, lr │ │ │ │ @ instruction: 0xf81cf7f4 │ │ │ │ ldrdcs lr, [r0, -sp] │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf3c007c3 │ │ │ │ svclt 0x0044100f │ │ │ │ eorcc pc, ip, r1, asr r8 @ │ │ │ │ eorpl pc, ip, r2, asr r8 @ │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ - blx 0x266fd6 │ │ │ │ + blx 0x2670d6 │ │ │ │ @ instruction: 0xf1bc4403 │ │ │ │ mvnle r0, r4, lsl #30 │ │ │ │ @ instruction: 0xf7f44630 │ │ │ │ strtmi pc, [r0], -r9, lsl #17 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4e4e0 │ │ │ │ + bl 0xfec4e5e0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ @ instruction: 0x4605461c │ │ │ │ smlabtcs r0, sp, r9, lr │ │ │ │ @ instruction: 0xffecf7f3 │ │ │ │ ldrdcs lr, [r0, -sp] │ │ │ │ tstpeq r0, #1073741824 @ p-variant is OBSOLETE @ 0x40000000 │ │ │ │ svceq 0x0001f010 │ │ │ │ tstpeq r1, r1, lsl #2 @ p-variant is OBSOLETE │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ andeq pc, r1, #-2147483648 @ 0x80000000 │ │ │ │ @ instruction: 0xf811bf1e │ │ │ │ @ instruction: 0xf812ec01 │ │ │ │ - blx 0x8aa31e │ │ │ │ + blx 0x8aa41e │ │ │ │ addmi r4, fp, #12, 8 @ 0xc000000 │ │ │ │ strtmi sp, [r8], -lr, ror #3 │ │ │ │ @ instruction: 0xf858f7f4 │ │ │ │ andlt r4, r3, r0, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4e540 │ │ │ │ + bl 0xfec4e640 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ ldrmi r4, [ip], -r5, lsl #12 │ │ │ │ smlabtcs r0, sp, r9, lr │ │ │ │ @ instruction: 0xffbcf7f3 │ │ │ │ ldrdcs lr, [r0, -sp] │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf3c007c3 │ │ │ │ svclt 0x0044008f │ │ │ │ andscc pc, ip, r1, lsr r8 @ │ │ │ │ ands pc, ip, r2, lsr r8 @ │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ - blx 0x4a7096 │ │ │ │ + blx 0x4a7196 │ │ │ │ @ instruction: 0xf1bc4403 │ │ │ │ mvnle r0, r8, lsl #30 │ │ │ │ @ instruction: 0xf7f44628 │ │ │ │ strtmi pc, [r0], -r9, lsr #16 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4e5a0 │ │ │ │ + bl 0xfec4e6a0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ ldrmi r4, [ip], -r6, lsl #12 │ │ │ │ smlabtcs r0, sp, r9, lr │ │ │ │ @ instruction: 0xff8cf7f3 │ │ │ │ ldrdcs lr, [r0, -sp] │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf3c007c3 │ │ │ │ svclt 0x0044100f │ │ │ │ eorcc pc, ip, r1, asr r8 @ │ │ │ │ eorpl pc, ip, r2, asr r8 @ │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ - blx 0x2670f6 │ │ │ │ + blx 0x2671f6 │ │ │ │ @ instruction: 0xf1bc4403 │ │ │ │ mvnle r0, r4, lsl #30 │ │ │ │ @ instruction: 0xf7f34630 │ │ │ │ qsub8mi pc, r0, r9 @ │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4e600 │ │ │ │ + bl 0xfec4e700 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ ldrmi r4, [ip], -r5, lsl #12 │ │ │ │ smlabtcs r0, sp, r9, lr │ │ │ │ @ instruction: 0xff5cf7f3 │ │ │ │ ldrdcs lr, [r0, -sp] │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrle r0, [r2, #-1987] @ 0xfffff83d │ │ │ │ and pc, ip, r1, lsl r9 @ │ │ │ │ svceq 0x0001f01c │ │ │ │ andcc pc, ip, r2, lsl r9 @ │ │ │ │ mcr2 11, 0, pc, cr3, cr14, {0} @ │ │ │ │ - bl 0xfea27094 │ │ │ │ + bl 0xfea27194 │ │ │ │ tstle r6, lr, lsl #8 │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf10c4474 │ │ │ │ strbeq r0, [r3, r1, lsl #24] │ │ │ │ @ instruction: 0xf10cd4ec │ │ │ │ vmull.u8 q8, d0, d1 │ │ │ │ @ instruction: 0xf1bc004f │ │ │ │ @@ -236603,28 +236669,28 @@ │ │ │ │ @ instruction: 0x4620ffbd │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4e678 │ │ │ │ + bl 0xfec4e778 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ ldrmi r4, [ip], -r5, lsl #12 │ │ │ │ smlabtcs r0, sp, r9, lr │ │ │ │ @ instruction: 0xff20f7f3 │ │ │ │ ldrdcs lr, [r0, -sp] │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrle r0, [r2, #-1987] @ 0xfffff83d │ │ │ │ ands pc, ip, r1, lsr r8 @ │ │ │ │ svceq 0x0001f01c │ │ │ │ andscc pc, ip, r2, lsr r8 @ │ │ │ │ mcr2 11, 0, pc, cr3, cr14, {0} @ │ │ │ │ - bl 0xfea2710c │ │ │ │ + bl 0xfea2720c │ │ │ │ tstle r6, lr, lsl #8 │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf10c4474 │ │ │ │ strbeq r0, [r3, r1, lsl #24] │ │ │ │ @ instruction: 0xf10cd4ec │ │ │ │ vmull.u8 q8, d0, d1 │ │ │ │ @ instruction: 0xf1bc008f │ │ │ │ @@ -236633,28 +236699,28 @@ │ │ │ │ strtmi pc, [r0], -r1, lsl #31 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4e6f0 │ │ │ │ + bl 0xfec4e7f0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ ldrmi r4, [ip], -r6, lsl #12 │ │ │ │ smlabtcs r0, sp, r9, lr │ │ │ │ mcr2 7, 7, pc, cr4, cr3, {7} @ │ │ │ │ ldrdcs lr, [r0, -sp] │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrle r0, [r1, #-1987] @ 0xfffff83d │ │ │ │ eorcc pc, ip, r1, asr r8 @ │ │ │ │ svceq 0x0001f01c │ │ │ │ eorpl pc, ip, r2, asr r8 @ │ │ │ │ vqrdmulh.s d15, d3, d5 │ │ │ │ - bne 0xffa27184 │ │ │ │ + bne 0xffa27284 │ │ │ │ vaddw.u8 , q0, d6 │ │ │ │ ldrmi r1, [ip], #-15 │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ strbtle r0, [sp], #1987 @ 0x7c3 │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ svceq 0x0004f1bc │ │ │ │ @@ -236662,91 +236728,91 @@ │ │ │ │ @ instruction: 0xff46f7f3 │ │ │ │ andlt r4, r2, r0, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4e764 │ │ │ │ + bl 0xfec4e864 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ ldrmi r4, [ip], -r5, lsl #12 │ │ │ │ smlabtcs r0, sp, r9, lr │ │ │ │ mcr2 7, 5, pc, cr10, cr3, {7} @ │ │ │ │ @ instruction: 0xf04f9901 │ │ │ │ - bls 0xfad80 │ │ │ │ - bcc 0x143988 │ │ │ │ + bls 0xfae80 │ │ │ │ + bcc 0x143a88 │ │ │ │ stceq 1, cr15, [r1], {14} │ │ │ │ strle r0, [r8, #-1987] @ 0xfffff83d │ │ │ │ andcc pc, ip, r2, lsl r9 @ │ │ │ │ svceq 0x0001f01e │ │ │ │ @ instruction: 0xf911d018 │ │ │ │ - blx 0x8b25a6 │ │ │ │ + blx 0x8b26a6 │ │ │ │ vraddhn.i16 d20, q0, │ │ │ │ tstcc r1, pc, asr #32 │ │ │ │ svceq 0x0010f1bc │ │ │ │ strbtmi sp, [r6], r1 │ │ │ │ strtmi lr, [r8], -sl, ror #15 │ │ │ │ @ instruction: 0xff10f7f3 │ │ │ │ andlt r4, r3, r0, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - bl 0x175a10 │ │ │ │ + bl 0x175b10 │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ strmi pc, [r3], #-2846 @ 0xfffff4e2 │ │ │ │ ldrb r4, [r5, r6, ror #13] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4e7e0 │ │ │ │ + bl 0xfec4e8e0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ ldrmi r4, [ip], -r5, lsl #12 │ │ │ │ smlabtcs r0, sp, r9, lr │ │ │ │ mcr2 7, 3, pc, cr12, cr3, {7} @ │ │ │ │ @ instruction: 0xf04f9901 │ │ │ │ - bls 0xfadfc │ │ │ │ - bcc 0x183a08 │ │ │ │ + bls 0xfaefc │ │ │ │ + bcc 0x183b08 │ │ │ │ stceq 1, cr15, [r1], {14} │ │ │ │ strle r0, [r8, #-1987] @ 0xfffff83d │ │ │ │ andscc pc, ip, r2, lsr r9 @ │ │ │ │ svceq 0x0001f01e │ │ │ │ @ instruction: 0xf831d018 │ │ │ │ - blx 0x8b262a │ │ │ │ + blx 0x8b272a │ │ │ │ vraddhn.i16 d20, q0, │ │ │ │ smlabbcc r2, pc, r0, r0 @ │ │ │ │ svceq 0x0008f1bc │ │ │ │ strbtmi sp, [r6], r1 │ │ │ │ strtmi lr, [r8], -sl, ror #15 │ │ │ │ mrc2 7, 6, pc, cr2, cr3, {7} │ │ │ │ andlt r4, r3, r0, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - bl 0x1b570c │ │ │ │ + bl 0x1b580c │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ strmi pc, [r3], #-2846 @ 0xfffff4e2 │ │ │ │ ldrb r4, [r5, r6, ror #13] │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4e85c │ │ │ │ + bl 0xfec4e95c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ @ instruction: 0x46064615 │ │ │ │ tstls r1, ip, lsl r6 │ │ │ │ mcr2 7, 1, pc, cr14, cr3, {7} @ │ │ │ │ svcne 0x002a9901 │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ stceq 1, cr15, [r1], {14} │ │ │ │ strle r0, [sl, #-1987] @ 0xfffff83d │ │ │ │ eorcc pc, ip, r2, asr r8 @ │ │ │ │ streq pc, [r8, #-417] @ 0xfffffe5f │ │ │ │ svceq 0x0001f01e │ │ │ │ @ instruction: 0xf855d017 │ │ │ │ - blx 0x24b746 │ │ │ │ + blx 0x24b846 │ │ │ │ vraddhn.i16 d20, q0, │ │ │ │ @ instruction: 0xf1bc100f │ │ │ │ andle r0, r1, r4, lsl #30 │ │ │ │ strb r4, [r9, r6, ror #13]! │ │ │ │ @ instruction: 0xf7f34630 │ │ │ │ @ instruction: 0x4620fe95 │ │ │ │ tstcs r0, r2 │ │ │ │ @@ -236755,91 +236821,91 @@ │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf851bd70 │ │ │ │ vaddl.u8 , d0, d28 │ │ │ │ strbtmi r1, [r6], pc │ │ │ │ strmi pc, [r3], #-2821 @ 0xfffff4fb │ │ │ │ svclt 0x0000e7d4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4e8d8 │ │ │ │ + bl 0xfec4e9d8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ ldrmi r4, [ip], -r5, lsl #12 │ │ │ │ smlabtcs r0, sp, r9, lr │ │ │ │ ldc2l 7, cr15, [r0, #972]! @ 0x3cc │ │ │ │ @ instruction: 0xf04f9901 │ │ │ │ - bls 0xfaef4 │ │ │ │ - bcc 0x143afc │ │ │ │ + bls 0xfaff4 │ │ │ │ + bcc 0x143bfc │ │ │ │ stceq 1, cr15, [r1], {14} │ │ │ │ strle r0, [r8, #-1987] @ 0xfffff83d │ │ │ │ andcc pc, ip, r2, lsl r9 @ │ │ │ │ svceq 0x0001f01e │ │ │ │ @ instruction: 0xf911d018 │ │ │ │ - blx 0x4b271a │ │ │ │ + blx 0x4b281a │ │ │ │ vmov.i32 d20, #8585216 @ 0x00830000 │ │ │ │ tstcc r1, pc, asr #32 │ │ │ │ svceq 0x0010f1bc │ │ │ │ strbtmi sp, [r6], r1 │ │ │ │ strtmi lr, [r8], -sl, ror #15 │ │ │ │ mrc2 7, 2, pc, cr6, cr3, {7} │ │ │ │ andlt r4, r3, r0, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - bl 0x175b84 │ │ │ │ + bl 0x175c84 │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ strmi pc, [r3], #-2846 @ 0xfffff4e2 │ │ │ │ ldrb r4, [r5, r6, ror #13] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4e954 │ │ │ │ + bl 0xfec4ea54 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ ldrmi r4, [ip], -r5, lsl #12 │ │ │ │ smlabtcs r0, sp, r9, lr │ │ │ │ ldc2 7, cr15, [r2, #972]! @ 0x3cc │ │ │ │ @ instruction: 0xf04f9901 │ │ │ │ - bls 0xfaf70 │ │ │ │ - bcc 0x183b7c │ │ │ │ + bls 0xfb070 │ │ │ │ + bcc 0x183c7c │ │ │ │ stceq 1, cr15, [r1], {14} │ │ │ │ strle r0, [r8, #-1987] @ 0xfffff83d │ │ │ │ andscc pc, ip, r2, lsr r9 @ │ │ │ │ svceq 0x0001f01e │ │ │ │ @ instruction: 0xf931d018 │ │ │ │ - blx 0x4b279e │ │ │ │ + blx 0x4b289e │ │ │ │ vmov.i32 d20, #8585216 @ 0x00830000 │ │ │ │ smlabbcc r2, pc, r0, r0 @ │ │ │ │ svceq 0x0008f1bc │ │ │ │ strbtmi sp, [r6], r1 │ │ │ │ strtmi lr, [r8], -sl, ror #15 │ │ │ │ mrc2 7, 0, pc, cr8, cr3, {7} │ │ │ │ andlt r4, r3, r0, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - bl 0x1b5880 │ │ │ │ + bl 0x1b5980 │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ strmi pc, [r3], #-2846 @ 0xfffff4e2 │ │ │ │ ldrb r4, [r5, r6, ror #13] │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4e9d0 │ │ │ │ + bl 0xfec4ead0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ @ instruction: 0x46064615 │ │ │ │ tstls r1, ip, lsl r6 │ │ │ │ ldc2l 7, cr15, [r4, #-972]! @ 0xfffffc34 │ │ │ │ svcne 0x002a9901 │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ stceq 1, cr15, [r1], {14} │ │ │ │ strle r0, [sl, #-1987] @ 0xfffff83d │ │ │ │ eorcc pc, ip, r2, asr r8 @ │ │ │ │ streq pc, [r8, #-417] @ 0xfffffe5f │ │ │ │ svceq 0x0001f01e │ │ │ │ @ instruction: 0xf855d017 │ │ │ │ - blx 0x24b8ba │ │ │ │ + blx 0x24b9ba │ │ │ │ vmov.i32 d20, #8585216 @ 0x00830000 │ │ │ │ @ instruction: 0xf1bc100f │ │ │ │ andle r0, r1, r4, lsl #30 │ │ │ │ strb r4, [r9, r6, ror #13]! │ │ │ │ @ instruction: 0xf7f34630 │ │ │ │ @ instruction: 0x4620fddb │ │ │ │ tstcs r0, r2 │ │ │ │ @@ -236848,27 +236914,27 @@ │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf851bd70 │ │ │ │ vaddl.u8 , d0, d28 │ │ │ │ strbtmi r1, [r6], pc │ │ │ │ strmi pc, [r3], #-2821 @ 0xfffff4fb │ │ │ │ svclt 0x0000e7d4 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4ea4c │ │ │ │ + bl 0xfec4eb4c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ stmib sp, {r0, r1, r2, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf7f32100 │ │ │ │ ldmib sp, {r0, r1, r2, r4, r5, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf04f4508 │ │ │ │ ldmib sp, {r9, sl, fp}^ │ │ │ │ strbeq r2, [r3, r0, lsl #2] │ │ │ │ @ instruction: 0xf852d513 │ │ │ │ @ instruction: 0xf851602e │ │ │ │ - blx 0xfe1c3932 │ │ │ │ - beq 0x886894 │ │ │ │ + blx 0xfe1c3a32 │ │ │ │ + beq 0x886994 │ │ │ │ bicne pc, r0, #201326595 @ 0xc000003 │ │ │ │ strvs lr, [ip], -r6, asr #20 │ │ │ │ @ instruction: 0x2c2cea4f │ │ │ │ @ instruction: 0xf14c199b │ │ │ │ ldmdbne fp, {sl, fp} │ │ │ │ streq lr, [ip, #-2885] @ 0xfffff4bb │ │ │ │ @ instruction: 0xf10e461c │ │ │ │ @@ -236879,15 +236945,15 @@ │ │ │ │ @ instruction: 0x4620fd95 │ │ │ │ andlt r4, r3, r9, lsr #12 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bdf0 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4eac8 │ │ │ │ + bl 0xfec4ebc8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ @ instruction: 0x46074616 │ │ │ │ @ instruction: 0xf7f39101 │ │ │ │ ldmib sp, {r0, r3, r4, r5, r6, r7, sl, fp, ip, sp, lr, pc}^ │ │ │ │ svcne 0x00324508 │ │ │ │ @ instruction: 0xf04f9901 │ │ │ │ @@ -236898,18 +236964,18 @@ │ │ │ │ @ instruction: 0xf01e0608 │ │ │ │ eorle r0, r7, r1, lsl #30 │ │ │ │ eorvs pc, ip, r6, asr r8 @ │ │ │ │ strcc pc, [r6], -r3, lsl #23 │ │ │ │ vnmlacs.f32 s28, s6, s30 │ │ │ │ bicne pc, r0, #201326595 @ 0xc000003 │ │ │ │ vmlsvs.f32 s28, s12, s28 │ │ │ │ - bl 0x87c1ec │ │ │ │ + bl 0x87c2ec │ │ │ │ @ instruction: 0xf1460e03 │ │ │ │ - bl 0x87911c │ │ │ │ - bl 0x123b130 │ │ │ │ + bl 0x87921c │ │ │ │ + bl 0x123b230 │ │ │ │ ldrbtmi r0, [r4], -r6, lsl #10 │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ svceq 0x0004f1bc │ │ │ │ strbtmi sp, [r6], r1 │ │ │ │ @ instruction: 0x4638e7d9 │ │ │ │ stc2l 7, cr15, [lr, #-972] @ 0xfffffc34 │ │ │ │ strtmi r4, [r9], -r0, lsr #12 │ │ │ │ @@ -236917,23 +236983,23 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ eorvs pc, ip, r1, asr r8 @ │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ vmlacc.f64 d15, d22, d3 │ │ │ │ vmov.i16 d16, #48640 @ 0xbe00 │ │ │ │ - b 0x127c860 │ │ │ │ - b 0x14d119c │ │ │ │ + b 0x127c960 │ │ │ │ + b 0x14d129c │ │ │ │ ldmibne fp, {r1, r2, r3, r5, r9, sl, fp, sp} │ │ │ │ cdpeq 1, 0, cr15, cr0, cr14, {2} │ │ │ │ - bl 0x123dddc │ │ │ │ + bl 0x123dedc │ │ │ │ ldrmi r0, [ip], -lr, lsl #10 │ │ │ │ ldr r4, [r6, r6, ror #13]! │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4eb80 │ │ │ │ + bl 0xfec4ec80 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ stmib sp, {r0, r1, r2, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf7f32100 │ │ │ │ ldmib sp, {r0, r2, r3, r4, r7, sl, fp, ip, sp, lr, pc}^ │ │ │ │ strmi r4, [r6], -r8, lsl #10 │ │ │ │ ldrdcs lr, [r0, -sp] │ │ │ │ @@ -236956,35 +237022,35 @@ │ │ │ │ ldc2l 7, cr15, [sl], #972 @ 0x3cc │ │ │ │ strtmi r4, [r9], -r0, lsr #12 │ │ │ │ andcs fp, r0, #3 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4ebfc │ │ │ │ + bl 0xfec4ecfc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ stmib sp, {r0, r1, r2, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf7f32100 │ │ │ │ ldmib sp, {r0, r1, r2, r3, r4, r6, sl, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf04f4508 │ │ │ │ ldmib sp, {sl, fp}^ │ │ │ │ strbeq r2, [r3, r0, lsl #2] │ │ │ │ @ instruction: 0xf851d51c │ │ │ │ @ instruction: 0xf01c302c │ │ │ │ @ instruction: 0xf8520f01 │ │ │ │ - blx 0xfe1cfade │ │ │ │ + blx 0xfe1cfbde │ │ │ │ @ instruction: 0xd1273e06 │ │ │ │ vmov.i16 d16, #48640 @ 0xbe00 │ │ │ │ - b 0x127c938 │ │ │ │ + b 0x127ca38 │ │ │ │ vrsubhn.i16 d22, q0, q7 │ │ │ │ ldmibne fp, {r0, r1, r2, r3, ip} │ │ │ │ vnmulcs.f32 s28, s28, s30 │ │ │ │ cdpeq 1, 0, cr15, cr0, cr14, {2} │ │ │ │ - bl 0x123deb8 │ │ │ │ + bl 0x123dfb8 │ │ │ │ ldrmi r0, [ip], -lr, lsl #10 │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ strbtle r0, [r2], #1987 @ 0x7c3 │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ svceq 0x0004f1bc │ │ │ │ @ instruction: 0x4638d1d9 │ │ │ │ @@ -236992,27 +237058,27 @@ │ │ │ │ strtmi r4, [r9], -r0, lsr #12 │ │ │ │ andcs fp, r0, #3 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ @ instruction: 0xf10c425b │ │ │ │ vmull.u8 q8, d0, d1 │ │ │ │ - bl 0x1c7bac8 │ │ │ │ - beq 0x87b3c8 │ │ │ │ + bl 0x1c7bbc8 │ │ │ │ + beq 0x87b4c8 │ │ │ │ bicne pc, r0, #201326595 @ 0xc000003 │ │ │ │ strvs lr, [lr], -r6, asr #20 │ │ │ │ vnmulcs.f32 s28, s28, s30 │ │ │ │ @ instruction: 0xf14e18f6 │ │ │ │ ldmdbne r6!, {r9, sl, fp} │ │ │ │ streq lr, [lr, #-2885] @ 0xfffff4bb │ │ │ │ @ instruction: 0xf1bc4634 │ │ │ │ @ instruction: 0xd1b40f04 │ │ │ │ svclt 0x0000e7d9 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4ecbc │ │ │ │ + bl 0xfec4edbc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ @ instruction: 0x46074616 │ │ │ │ @ instruction: 0xf7f39101 │ │ │ │ ldmib sp, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, fp, ip, sp, lr, pc}^ │ │ │ │ svcne 0x00324508 │ │ │ │ strcs r9, [r0], -r1, lsl #18 │ │ │ │ @@ -237024,15 +237090,15 @@ │ │ │ │ eorvs pc, lr, ip, asr r8 @ │ │ │ │ strgt pc, [r6], -r3, lsl #23 │ │ │ │ stceq 1, cr15, [r0], {220} @ 0xdc │ │ │ │ strbeq lr, [r6], -r6, ror #22 │ │ │ │ tstcs ip, #323584 @ 0x4f000 │ │ │ │ stclne 3, cr15, [r0], {204} @ 0xcc │ │ │ │ movwvs lr, #27203 @ 0x6a43 │ │ │ │ - bl 0x5bc3e4 │ │ │ │ + bl 0x5bc4e4 │ │ │ │ @ instruction: 0xf146030c │ │ │ │ ldmdbne fp, {r9, sl} │ │ │ │ streq lr, [r6, #-2885] @ 0xfffff4bb │ │ │ │ vmov.i32 d20, #-1946157056 @ 0x8c000000 │ │ │ │ @ instruction: 0xf1be100f │ │ │ │ andle r0, r1, r4, lsl #30 │ │ │ │ @ instruction: 0xe7d74676 │ │ │ │ @@ -237040,26 +237106,26 @@ │ │ │ │ @ instruction: 0x4620fc53 │ │ │ │ andlt r4, r3, r9, lsr #12 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf851bdf0 │ │ │ │ vaddl.u8 q11, d0, d30 │ │ │ │ - blx 0xfe1bbb8a │ │ │ │ - b 0x14c5368 │ │ │ │ + blx 0xfe1bbc8a │ │ │ │ + b 0x14c5468 │ │ │ │ vmov.i32 d18, #46079 @ 0x0000b3ff │ │ │ │ - b 0x13fca58 │ │ │ │ + b 0x13fcb58 │ │ │ │ eorsne r6, r6, #1536 @ 0x600 │ │ │ │ movweq lr, #51987 @ 0xcb13 │ │ │ │ streq pc, [r0], -r6, asr #2 │ │ │ │ - bl 0x123dfd4 │ │ │ │ + bl 0x123e0d4 │ │ │ │ ldrmi r0, [ip], -r6, lsl #10 │ │ │ │ @ instruction: 0xe7b34676 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4ed78 │ │ │ │ + bl 0xfec4ee78 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ ldrmi r4, [r4], -r5, lsl #12 │ │ │ │ @ instruction: 0xf7f39101 │ │ │ │ stmdbls r1, {r0, r5, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ tstpeq r0, #1073741824 @ p-variant is OBSOLETE @ 0x40000000 │ │ │ │ @ instruction: 0xf10107c2 │ │ │ │ @@ -237071,120 +237137,120 @@ │ │ │ │ ldc2 7, cr15, [r4], {243} @ 0xf3 │ │ │ │ andlt r4, r3, r0, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4edc8 │ │ │ │ + bl 0xfec4eec8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ ldrmi r4, [r4], -r5, lsl #12 │ │ │ │ @ instruction: 0xf7f39101 │ │ │ │ stmdbls r1, {r0, r3, r4, r5, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ tstpeq r0, #1073741824 @ p-variant is OBSOLETE @ 0x40000000 │ │ │ │ @ instruction: 0xf10107c2 │ │ │ │ vaddw.u8 q8, q0, d2 │ │ │ │ svclt 0x0044008f │ │ │ │ @ instruction: 0x2c02f931 │ │ │ │ addsmi r1, r9, #164, 16 @ 0xa40000 │ │ │ │ @ instruction: 0x4628d1f4 │ │ │ │ - blx 0xffc35bca │ │ │ │ + blx 0xffc35cca │ │ │ │ andlt r4, r3, r0, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4ee18 │ │ │ │ + bl 0xfec4ef18 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ ldrmi r4, [r4], -r5, lsl #12 │ │ │ │ @ instruction: 0xf7f39101 │ │ │ │ stmdbls r1, {r0, r4, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ tstpeq r0, #1073741824 @ p-variant is OBSOLETE @ 0x40000000 │ │ │ │ @ instruction: 0xf10107c2 │ │ │ │ vaddw.u8 q8, q0, d4 │ │ │ │ svclt 0x0044100f │ │ │ │ stccs 8, cr15, [r4], {81} @ 0x51 │ │ │ │ addsmi r1, r9, #164, 16 @ 0xa40000 │ │ │ │ @ instruction: 0x4628d1f4 │ │ │ │ - blx 0xff235c1a │ │ │ │ + blx 0xff235d1a │ │ │ │ andlt r4, r3, r0, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4ee68 │ │ │ │ + bl 0xfec4ef68 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ ldrmi r4, [r4], -r5, lsl #12 │ │ │ │ @ instruction: 0xf7f39101 │ │ │ │ stmdbls r1, {r0, r3, r5, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ tstpeq r0, #1073741824 @ p-variant is OBSOLETE @ 0x40000000 │ │ │ │ @ instruction: 0xf10107c2 │ │ │ │ vaddw.u8 q8, q0, d1 │ │ │ │ svclt 0x0044004f │ │ │ │ stccs 8, cr15, [r1], {17} │ │ │ │ addsmi r1, r9, #164, 16 @ 0xa40000 │ │ │ │ @ instruction: 0x4628d1f4 │ │ │ │ - blx 0xfe835c6a │ │ │ │ + blx 0xfe835d6a │ │ │ │ andlt r4, r3, r0, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4eeb8 │ │ │ │ + bl 0xfec4efb8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ ldrmi r4, [r4], -r5, lsl #12 │ │ │ │ @ instruction: 0xf7f39101 │ │ │ │ stmdbls r1, {r0, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ tstpeq r0, #1073741824 @ p-variant is OBSOLETE @ 0x40000000 │ │ │ │ @ instruction: 0xf10107c2 │ │ │ │ vaddw.u8 q8, q0, d2 │ │ │ │ svclt 0x0044008f │ │ │ │ stccs 8, cr15, [r2], {49} @ 0x31 │ │ │ │ addsmi r1, r9, #164, 16 @ 0xa40000 │ │ │ │ @ instruction: 0x4628d1f4 │ │ │ │ - blx 0x1e35cba │ │ │ │ + blx 0x1e35dba │ │ │ │ andlt r4, r3, r0, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4ef08 │ │ │ │ + bl 0xfec4f008 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ ldrmi r4, [r4], -r5, lsl #12 │ │ │ │ @ instruction: 0xf7f39101 │ │ │ │ stmdbls r1, {r0, r3, r4, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ tstpeq r0, #1073741824 @ p-variant is OBSOLETE @ 0x40000000 │ │ │ │ @ instruction: 0xf10107c2 │ │ │ │ vaddw.u8 q8, q0, d4 │ │ │ │ svclt 0x0044100f │ │ │ │ stccs 8, cr15, [r4], {81} @ 0x51 │ │ │ │ addsmi r1, r9, #164, 16 @ 0xa40000 │ │ │ │ @ instruction: 0x4628d1f4 │ │ │ │ - blx 0x1435d0a │ │ │ │ + blx 0x1435e0a │ │ │ │ andlt r4, r3, r0, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4ef58 │ │ │ │ + bl 0xfec4f058 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ subslt r0, r4, #240, 30 @ 0x3c0 │ │ │ │ strmi r4, [r6], -sp, lsl #12 │ │ │ │ - blx 0xfedb5d34 │ │ │ │ - b 0x14c9610 │ │ │ │ + blx 0xfedb5e34 │ │ │ │ + b 0x14c9710 │ │ │ │ @ instruction: 0xf1057ee4 │ │ │ │ bfieq r0, r0, (invalid: 4:3) │ │ │ │ @ instruction: 0xf991d509 │ │ │ │ addsmi r3, ip, #0 │ │ │ │ vstmiavc r3!, {s29-s107} │ │ │ │ streq lr, [ip, #-2942] @ 0xfffff482 │ │ │ │ @ instruction: 0x461cbfbc │ │ │ │ @@ -237194,20 +237260,20 @@ │ │ │ │ @ instruction: 0xf7f34630 │ │ │ │ @ instruction: 0x4620fb1d │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4efb4 │ │ │ │ + bl 0xfec4f0b4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ andslt r0, r4, #240, 30 @ 0x3c0 │ │ │ │ strmi r4, [r6], -sp, lsl #12 │ │ │ │ - blx 0xfe235d90 │ │ │ │ - b 0x14c966c │ │ │ │ + blx 0xfe235e90 │ │ │ │ + b 0x14c976c │ │ │ │ @ instruction: 0xf1057ee4 │ │ │ │ bfieq r0, r0, (invalid: 24:3) │ │ │ │ @ instruction: 0xf9b1d509 │ │ │ │ addsmi r3, ip, #0 │ │ │ │ rscvc lr, r3, #323584 @ 0x4f000 │ │ │ │ streq lr, [r2, #-2942] @ 0xfffff482 │ │ │ │ @ instruction: 0x461cbfbc │ │ │ │ @@ -237217,15 +237283,15 @@ │ │ │ │ @ instruction: 0xf7f34630 │ │ │ │ strtmi pc, [r0], -pc, ror #21 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4f010 │ │ │ │ + bl 0xfec4f110 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r4], -r8, ror #31 │ │ │ │ addlt r4, r2, sp, lsl #12 │ │ │ │ @ instruction: 0xf7f34606 │ │ │ │ @ instruction: 0x4622fa55 │ │ │ │ strbne r4, [r4, r9, lsr #12]! │ │ │ │ ldceq 1, cr15, [r0], {5} │ │ │ │ @@ -237234,44 +237300,44 @@ │ │ │ │ vfmsvc.f32 s29, s6, s30 │ │ │ │ streq lr, [lr, #-2932] @ 0xfffff48c │ │ │ │ @ instruction: 0x461abfbc │ │ │ │ tstcc r4, r4, ror r6 │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ mvnle r4, r1, ror #10 │ │ │ │ andls r4, r1, #48, 12 @ 0x3000000 │ │ │ │ - blx 0xff135e20 │ │ │ │ + blx 0xff135f20 │ │ │ │ andlt r9, r2, r1, lsl #16 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4f070 │ │ │ │ + bl 0xfec4f170 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ @ instruction: 0x4605b2d4 │ │ │ │ @ instruction: 0xf7f39101 │ │ │ │ stmdbls r1, {r0, r2, r5, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf1012200 │ │ │ │ bfieq r0, r0, (invalid: 24:3) │ │ │ │ stmdavc fp, {r1, r2, r8, sl, ip, lr, pc} │ │ │ │ @ instruction: 0xf172429c │ │ │ │ svclt 0x00bc0e00 │ │ │ │ andcs r4, r0, #28, 12 @ 0x1c00000 │ │ │ │ vaddw.u8 , q0, d1 │ │ │ │ strbmi r0, [r1, #-79]! @ 0xffffffb1 │ │ │ │ @ instruction: 0x4628d1f1 │ │ │ │ - blx 0xfe635e78 │ │ │ │ + blx 0xfe635f78 │ │ │ │ andlt r4, r3, r0, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4f0c8 │ │ │ │ + bl 0xfec4f1c8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ @ instruction: 0x4605b294 │ │ │ │ @ instruction: 0xf7f39101 │ │ │ │ stmdbls r1, {r0, r3, r4, r5, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ andseq pc, r0, #1073741824 @ 0x40000000 │ │ │ │ @@ -237279,22 +237345,22 @@ │ │ │ │ addsmi r8, ip, #720896 @ 0xb0000 │ │ │ │ mcreq 1, 0, pc, cr0, cr12, {3} @ │ │ │ │ @ instruction: 0x461cbfbc │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ vaddw.u8 , q0, d2 │ │ │ │ addsmi r0, r1, #143 @ 0x8f │ │ │ │ @ instruction: 0x4628d1f0 │ │ │ │ - blx 0x1ab5ed4 │ │ │ │ + blx 0x1ab5fd4 │ │ │ │ andlt r4, r3, r0, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4f124 │ │ │ │ + bl 0xfec4f224 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ @ instruction: 0x46054614 │ │ │ │ @ instruction: 0xf7f39101 │ │ │ │ stmdbls r1, {r0, r1, r3, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf04f4622 │ │ │ │ @ instruction: 0xf1010e00 │ │ │ │ @@ -237311,20 +237377,20 @@ │ │ │ │ stmdals r1, {r0, r2, r4, r5, r9, fp, ip, sp, lr, pc} │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4f188 │ │ │ │ + bl 0xfec4f288 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ subslt r0, r4, #240, 30 @ 0x3c0 │ │ │ │ strmi r4, [r6], -sp, lsl #12 │ │ │ │ @ instruction: 0xf99af7f3 │ │ │ │ - b 0x14c9840 │ │ │ │ + b 0x14c9940 │ │ │ │ @ instruction: 0xf1057ee4 │ │ │ │ bfieq r0, r0, (invalid: 4:3) │ │ │ │ @ instruction: 0xf991d509 │ │ │ │ adcmi r3, r3, #0 │ │ │ │ vstmiavc r3!, {s29-s107} │ │ │ │ streq lr, [lr, #-2940] @ 0xfffff484 │ │ │ │ @ instruction: 0x461cbfbc │ │ │ │ @@ -237334,20 +237400,20 @@ │ │ │ │ @ instruction: 0xf7f34630 │ │ │ │ strtmi pc, [r0], -r5, lsl #20 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4f1e4 │ │ │ │ + bl 0xfec4f2e4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ andslt r0, r4, #240, 30 @ 0x3c0 │ │ │ │ strmi r4, [r6], -sp, lsl #12 │ │ │ │ @ instruction: 0xf96cf7f3 │ │ │ │ - b 0x14c989c │ │ │ │ + b 0x14c999c │ │ │ │ @ instruction: 0xf1057ee4 │ │ │ │ bfieq r0, r0, (invalid: 24:3) │ │ │ │ @ instruction: 0xf9b1d509 │ │ │ │ adcmi r3, r3, #0 │ │ │ │ rscvc lr, r3, #323584 @ 0x4f000 │ │ │ │ streq lr, [lr, #-2930] @ 0xfffff48e │ │ │ │ @ instruction: 0x461cbfbc │ │ │ │ @@ -237357,15 +237423,15 @@ │ │ │ │ @ instruction: 0xf7f34630 │ │ │ │ @ instruction: 0x4620f9d7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4f240 │ │ │ │ + bl 0xfec4f340 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r4], -r8, ror #31 │ │ │ │ addlt r4, r2, sp, lsl #12 │ │ │ │ @ instruction: 0xf7f34606 │ │ │ │ @ instruction: 0x4622f93d │ │ │ │ strbne r4, [r4, r9, lsr #12]! │ │ │ │ ldceq 1, cr15, [r0], {5} │ │ │ │ @@ -237381,15 +237447,15 @@ │ │ │ │ @ instruction: 0xf9a8f7f3 │ │ │ │ andlt r9, r2, r1, lsl #16 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4f2a0 │ │ │ │ + bl 0xfec4f3a0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ @ instruction: 0x4605b2d4 │ │ │ │ @ instruction: 0xf7f39101 │ │ │ │ stmdbls r1, {r0, r2, r3, r8, fp, ip, sp, lr, pc} │ │ │ │ andseq pc, r0, #1073741824 @ 0x40000000 │ │ │ │ strle r0, [r3, #-1987] @ 0xfffff83d │ │ │ │ @@ -237401,15 +237467,15 @@ │ │ │ │ @ instruction: 0xf980f7f3 │ │ │ │ andlt r4, r3, r0, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4f2f0 │ │ │ │ + bl 0xfec4f3f0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ @ instruction: 0x4605b294 │ │ │ │ @ instruction: 0xf7f39101 │ │ │ │ stmdbls r1, {r0, r2, r5, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ andseq pc, r0, #1073741824 @ 0x40000000 │ │ │ │ strle r0, [r3, #-1987] @ 0xfffff83d │ │ │ │ @@ -237421,15 +237487,15 @@ │ │ │ │ @ instruction: 0xf958f7f3 │ │ │ │ andlt r4, r3, r0, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec4f340 │ │ │ │ + bl 0xfec4f440 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ stmib sp, {r2, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf7f32100 │ │ │ │ ldmib sp, {r0, r2, r3, r4, r5, r7, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf1012100 │ │ │ │ bfieq r0, r0, (invalid: 24:3) │ │ │ │ @@ -237442,24 +237508,24 @@ │ │ │ │ @ instruction: 0xf92ef7f3 │ │ │ │ andlt r9, r2, r0, lsl #16 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4f394 │ │ │ │ + bl 0xfec4f494 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ @ instruction: 0x4605b2d4 │ │ │ │ @ instruction: 0xf7f39101 │ │ │ │ stmdbls r1, {r0, r1, r4, r7, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf1012200 │ │ │ │ bfieq r0, r0, (invalid: 24:3) │ │ │ │ @ instruction: 0xf991d50b │ │ │ │ - blcs 0x1041b8 │ │ │ │ + blcs 0x1042b8 │ │ │ │ subsmi fp, fp, #184, 30 @ 0x2e0 │ │ │ │ addsmi fp, ip, #-1342177267 @ 0xb000000d │ │ │ │ mcreq 1, 0, pc, cr0, cr2, {3} @ │ │ │ │ @ instruction: 0x461cbfbc │ │ │ │ mrscc r2, R9_usr │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ mvnle r4, r1, ror #10 │ │ │ │ @@ -237467,15 +237533,15 @@ │ │ │ │ @ instruction: 0x4620f8fd │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4f3f8 │ │ │ │ + bl 0xfec4f4f8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ @ instruction: 0x4605b294 │ │ │ │ @ instruction: 0xf7f39101 │ │ │ │ stmdbls r1, {r0, r5, r6, fp, ip, sp, lr, pc} │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ andseq pc, r0, #1073741824 @ 0x40000000 │ │ │ │ @@ -237493,15 +237559,15 @@ │ │ │ │ strtmi pc, [r0], -r9, asr #17 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4f460 │ │ │ │ + bl 0xfec4f560 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ @ instruction: 0x46054614 │ │ │ │ @ instruction: 0xf7f39101 │ │ │ │ stmdbls r1, {r0, r2, r3, r5, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf04f4622 │ │ │ │ @ instruction: 0xf1010e00 │ │ │ │ @@ -237519,15 +237585,15 @@ │ │ │ │ stmdals r1, {r0, r2, r4, r7, fp, ip, sp, lr, pc} │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4f4c8 │ │ │ │ + bl 0xfec4f5c8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ @ instruction: 0x4605b2d4 │ │ │ │ @ instruction: 0xf7f29101 │ │ │ │ stmdbls r1, {r0, r3, r4, r5, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ andseq pc, r0, #1073741824 @ 0x40000000 │ │ │ │ strle r0, [r8, #-1987] @ 0xfffff83d │ │ │ │ @@ -237542,15 +237608,15 @@ │ │ │ │ strtmi pc, [r0], -r7, ror #16 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4f524 │ │ │ │ + bl 0xfec4f624 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ @ instruction: 0x4605b294 │ │ │ │ @ instruction: 0xf7f29101 │ │ │ │ stmdbls r1, {r0, r1, r3, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ andseq pc, r0, #1073741824 @ 0x40000000 │ │ │ │ strle r0, [r8, #-1987] @ 0xfffff83d │ │ │ │ @@ -237565,15 +237631,15 @@ │ │ │ │ @ instruction: 0x4620f839 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec4f580 │ │ │ │ + bl 0xfec4f680 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ stmib sp, {r2, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf7f22100 │ │ │ │ ldmib sp, {r0, r2, r3, r4, r7, r8, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf1012100 │ │ │ │ bfieq r0, r0, (invalid: 24:3) │ │ │ │ @@ -237588,187 +237654,187 @@ │ │ │ │ stmdals r0, {r0, r1, r3, fp, ip, sp, lr, pc} │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4f5dc │ │ │ │ + bl 0xfec4f6dc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ @ instruction: 0x46064615 │ │ │ │ tstls r1, ip, lsl r6 │ │ │ │ @ instruction: 0xff6ef7f2 │ │ │ │ strtmi r9, [sl], -r1, lsl #18 │ │ │ │ ldreq pc, [r0, #-257] @ 0xfffffeff │ │ │ │ strle r0, [sl, #-1987] @ 0xfffff83d │ │ │ │ mul r0, r1, r9 │ │ │ │ mulgt r0, r2, r9 │ │ │ │ - bl 0xfec09ba0 │ │ │ │ + bl 0xfec09ca0 │ │ │ │ svclt 0x00a8030e │ │ │ │ movweq lr, #52142 @ 0xcbae │ │ │ │ tstcc r1, ip, lsl r4 │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ adcmi r3, r9, #268435456 @ 0x10000000 │ │ │ │ ldrtmi sp, [r0], -ip, ror #3 │ │ │ │ @ instruction: 0xffd8f7f2 │ │ │ │ andlt r4, r2, r0, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4f640 │ │ │ │ + bl 0xfec4f740 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ ldrmi r4, [r5], -r6, lsl #12 │ │ │ │ tstls r1, ip, lsl r6 │ │ │ │ @ instruction: 0xff3cf7f2 │ │ │ │ @ instruction: 0xf04f9901 │ │ │ │ strbeq r0, [r3, r0, lsl #24] │ │ │ │ @ instruction: 0xf931d50a │ │ │ │ @ instruction: 0xf935301c │ │ │ │ ldrbmi lr, [r3, #-28]! @ 0xffffffe4 │ │ │ │ andeq lr, r3, #178176 @ 0x2b800 │ │ │ │ - bl 0xfe9e8310 │ │ │ │ + bl 0xfe9e8410 │ │ │ │ ldrmi r0, [r4], #-526 @ 0xfffffdf2 │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ svceq 0x0008f1bc │ │ │ │ ldrtmi sp, [r0], -fp, ror #3 │ │ │ │ @ instruction: 0xffa6f7f2 │ │ │ │ andlt r4, r2, r0, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4f6a4 │ │ │ │ + bl 0xfec4f7a4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ ldrmi r4, [r5], -r6, lsl #12 │ │ │ │ tstls r1, ip, lsl r6 │ │ │ │ @ instruction: 0xff0af7f2 │ │ │ │ @ instruction: 0xf04f9901 │ │ │ │ strbeq r0, [r3, r0, lsl #24] │ │ │ │ @ instruction: 0xf851d50a │ │ │ │ @ instruction: 0xf855202c │ │ │ │ addsmi r3, sl, #44 @ 0x2c │ │ │ │ vmlaeq.f64 d14, d18, d19 │ │ │ │ - bl 0xfe9a8374 │ │ │ │ + bl 0xfe9a8474 │ │ │ │ ldrbtmi r0, [r4], #-3587 @ 0xfffff1fd │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ svceq 0x0004f1bc │ │ │ │ ldrtmi sp, [r0], -fp, ror #3 │ │ │ │ @ instruction: 0xff74f7f2 │ │ │ │ andlt r4, r2, r0, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4f708 │ │ │ │ + bl 0xfec4f808 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ @ instruction: 0x46064615 │ │ │ │ tstls r1, ip, lsl r6 │ │ │ │ mrc2 7, 6, pc, cr8, cr2, {7} │ │ │ │ strtmi r9, [sl], -r1, lsl #18 │ │ │ │ ldreq pc, [r0, #-257] @ 0xfffffeff │ │ │ │ strle r0, [sl, #-1987] @ 0xfffff83d │ │ │ │ mul r0, r1, r8 │ │ │ │ mulgt r0, r2, r8 │ │ │ │ - bl 0xfec09ccc │ │ │ │ + bl 0xfec09dcc │ │ │ │ svclt 0x0028030e │ │ │ │ movweq lr, #52142 @ 0xcbae │ │ │ │ tstcc r1, ip, lsl r4 │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ adcmi r3, r9, #268435456 @ 0x10000000 │ │ │ │ ldrtmi sp, [r0], -ip, ror #3 │ │ │ │ @ instruction: 0xff42f7f2 │ │ │ │ andlt r4, r2, r0, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4f76c │ │ │ │ + bl 0xfec4f86c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ ldrmi r4, [r5], -r6, lsl #12 │ │ │ │ tstls r1, ip, lsl r6 │ │ │ │ mcr2 7, 5, pc, cr6, cr2, {7} @ │ │ │ │ @ instruction: 0xf04f9901 │ │ │ │ strbeq r0, [r3, r0, lsl #24] │ │ │ │ @ instruction: 0xf831d50a │ │ │ │ @ instruction: 0xf835301c │ │ │ │ ldrbmi lr, [r3, #-28]! @ 0xffffffe4 │ │ │ │ andeq lr, r3, #178176 @ 0x2b800 │ │ │ │ - bl 0xfe9e823c │ │ │ │ + bl 0xfe9e833c │ │ │ │ ldrmi r0, [r4], #-526 @ 0xfffffdf2 │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ svceq 0x0008f1bc │ │ │ │ ldrtmi sp, [r0], -fp, ror #3 │ │ │ │ @ instruction: 0xff10f7f2 │ │ │ │ andlt r4, r2, r0, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4f7d0 │ │ │ │ + bl 0xfec4f8d0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ ldrmi r4, [r5], -r6, lsl #12 │ │ │ │ tstls r1, ip, lsl r6 │ │ │ │ mrc2 7, 3, pc, cr4, cr2, {7} │ │ │ │ @ instruction: 0xf04f9901 │ │ │ │ strbeq r0, [r3, r0, lsl #24] │ │ │ │ @ instruction: 0xf851d50a │ │ │ │ @ instruction: 0xf855202c │ │ │ │ addsmi r3, sl, #44 @ 0x2c │ │ │ │ vmlaeq.f64 d14, d18, d19 │ │ │ │ - bl 0xfe9a82a0 │ │ │ │ + bl 0xfe9a83a0 │ │ │ │ ldrbtmi r0, [r4], #-3587 @ 0xfffff1fd │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ svceq 0x0004f1bc │ │ │ │ ldrtmi sp, [r0], -fp, ror #3 │ │ │ │ mrc2 7, 6, pc, cr14, cr2, {7} │ │ │ │ andlt r4, r2, r0, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4f834 │ │ │ │ + bl 0xfec4f934 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ @ instruction: 0x4606461d │ │ │ │ tstls r1, r4, lsl r6 │ │ │ │ mcr2 7, 2, pc, cr2, cr2, {7} @ │ │ │ │ ldrdgt pc, [r4], -sp │ │ │ │ tstpeq r0, #12, 2 @ p-variant is OBSOLETE │ │ │ │ strle r0, [r4, #-1986] @ 0xfffff83e │ │ │ │ ldrdcs pc, [r0], -ip │ │ │ │ - bl 0x123eaac │ │ │ │ + bl 0x123ebac │ │ │ │ @ instruction: 0xf10c75e2 │ │ │ │ vmull.u8 q8, d0, d4 │ │ │ │ ldrmi r1, [ip, #15] │ │ │ │ @ instruction: 0x4630d1f2 │ │ │ │ mrc2 7, 5, pc, cr2, cr2, {7} │ │ │ │ strtmi r4, [r9], -r0, lsr #12 │ │ │ │ andcs fp, r0, #2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4f88c │ │ │ │ + bl 0xfec4f98c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ @ instruction: 0x46064614 │ │ │ │ tstls r1, sp, lsl r6 │ │ │ │ mrc2 7, 0, pc, cr6, cr2, {7} │ │ │ │ ldrdgt pc, [r4], -sp │ │ │ │ andseq pc, r0, #12, 2 │ │ │ │ @@ -237782,31 +237848,31 @@ │ │ │ │ mcr2 7, 4, pc, cr6, cr2, {7} @ │ │ │ │ strtmi r4, [r9], -r0, lsr #12 │ │ │ │ andcs fp, r0, #2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4f8e4 │ │ │ │ + bl 0xfec4f9e4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ ldrmi r4, [r4], -sp, lsl #12 │ │ │ │ movwls r4, #5638 @ 0x1606 │ │ │ │ stc2l 7, cr15, [sl, #968]! @ 0x3c8 │ │ │ │ mulcc r4, sp, r9 │ │ │ │ cdpne 6, 6, cr4, cr2, cr9, {1} │ │ │ │ ldreq pc, [r0], #-261 @ 0xfffffefb │ │ │ │ @ instruction: 0xf113425d │ │ │ │ @ instruction: 0xf1020f07 │ │ │ │ svclt 0x00b80201 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf892db0c │ │ │ │ - blcs 0x13071c │ │ │ │ - blx 0xca8600 │ │ │ │ - blle 0x277738 │ │ │ │ + blcs 0x13081c │ │ │ │ + blx 0xca8700 │ │ │ │ + blle 0x277838 │ │ │ │ @ instruction: 0xf04f2b07 │ │ │ │ svclt 0x00d80c00 │ │ │ │ stc2 10, cr15, [r3], {14} @ │ │ │ │ svceq 0x0001f010 │ │ │ │ tstpeq r1, r1, lsl #2 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf801bf18 │ │ │ │ vmull.u8 q14, d0, d1 │ │ │ │ @@ -237820,23 +237886,23 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r5], -lr, lsl #12 │ │ │ │ pkhtbmi fp, r0, ip, asr #4 │ │ │ │ @ instruction: 0xf7f24267 │ │ │ │ cdpne 13, 11, cr15, cr1, cr13, {5} │ │ │ │ @ instruction: 0xf6411eab │ │ │ │ - vmlsl.s q10, d16, d0[2] │ │ │ │ + @ instruction: 0xf2c056d8 │ │ │ │ strcc r0, [lr, #-1589] @ 0xfffff9cb │ │ │ │ svceq 0x000ff114 │ │ │ │ movweq pc, #8451 @ 0x2103 @ │ │ │ │ @ instruction: 0xf04fbfb8 │ │ │ │ - blle 0x3bbf90 │ │ │ │ + blle 0x3bc090 │ │ │ │ stccs 8, cr8, [r0], {26} │ │ │ │ - blx 0x9a8678 │ │ │ │ - blle 0x277fb8 │ │ │ │ + blx 0x9a8778 │ │ │ │ + blle 0x2780b8 │ │ │ │ @ instruction: 0xf04f2c0f │ │ │ │ svclt 0x00d80e00 │ │ │ │ vseleq.f32 s30, s8, s4 │ │ │ │ @ instruction: 0xf831b2c2 │ │ │ │ @ instruction: 0xf3c0cf02 │ │ │ │ addsmi r0, sp, #143 @ 0x8f │ │ │ │ eorscs pc, r2, r6, asr r8 @ │ │ │ │ @@ -237852,54 +237918,54 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r5], -lr, lsl #12 │ │ │ │ pkhtbmi fp, r1, ip, asr #4 │ │ │ │ @ instruction: 0xf7f24267 │ │ │ │ svcne 0x0031fd6d │ │ │ │ @ instruction: 0xf6411f2b │ │ │ │ - vmlsl.s q10, d16, d0[2] │ │ │ │ + @ instruction: 0xf2c056d8 │ │ │ │ strcc r0, [ip, #-1589] @ 0xfffff9cb │ │ │ │ svceq 0x001ff114 │ │ │ │ movweq pc, #16643 @ 0x4103 @ │ │ │ │ @ instruction: 0xf04fbfb8 │ │ │ │ - blle 0x3bb810 │ │ │ │ + blle 0x3bb910 │ │ │ │ stccs 8, cr6, [r0], {26} │ │ │ │ - blx 0x9a86f8 │ │ │ │ - blle 0x277838 │ │ │ │ + blx 0x9a87f8 │ │ │ │ + blle 0x277938 │ │ │ │ @ instruction: 0xf04f2c1f │ │ │ │ svclt 0x00d80c00 │ │ │ │ stc2 10, cr15, [r4], {2} @ │ │ │ │ svchi 0x0004f851 │ │ │ │ - b 0xfe4092dc │ │ │ │ - blx 0x18b9054 │ │ │ │ + b 0xfe4093dc │ │ │ │ + blx 0x18b9154 │ │ │ │ vmull.u8 , d16, d0 │ │ │ │ @ instruction: 0xf856100f │ │ │ │ - b 0x1a8930 │ │ │ │ - b 0xfe179074 │ │ │ │ + b 0x1a8a30 │ │ │ │ + b 0xfe179174 │ │ │ │ andvs r0, sl, r8, lsl #4 │ │ │ │ @ instruction: 0x4648d1da │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ stcllt 7, cr15, [r0, #968] @ 0x3c8 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4fa5c │ │ │ │ + bl 0xfec4fb5c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ ldrmi r4, [r4], -sp, lsl #12 │ │ │ │ movwls r4, #5638 @ 0x1606 │ │ │ │ stc2 7, cr15, [lr, #-968]! @ 0xfffffc38 │ │ │ │ mulcc r4, sp, r9 │ │ │ │ cdpne 6, 6, cr4, cr2, cr9, {1} │ │ │ │ ldreq pc, [r0], #-261 @ 0xfffffefb │ │ │ │ @ instruction: 0xf912425d │ │ │ │ @ instruction: 0xf113cf01 │ │ │ │ svclt 0x00b80f07 │ │ │ │ vfmsvc.f32 s29, s24, s30 │ │ │ │ - blcs 0x12f4b8 │ │ │ │ - blx 0x1428774 │ │ │ │ - blle 0x2780ac │ │ │ │ + blcs 0x12f5b8 │ │ │ │ + blx 0x1428874 │ │ │ │ + blle 0x2781ac │ │ │ │ @ instruction: 0xf04f2b07 │ │ │ │ svclt 0x00d80e00 │ │ │ │ vseleq.f32 s30, s6, s24 │ │ │ │ svceq 0x0001f010 │ │ │ │ tstpeq r1, r1, lsl #2 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf801bf18 │ │ │ │ vmull.u8 q15, d0, d1 │ │ │ │ @@ -237913,65 +237979,65 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r5], -lr, lsl #12 │ │ │ │ pkhtbmi fp, r0, ip, asr #4 │ │ │ │ @ instruction: 0xf7f24267 │ │ │ │ mrcne 12, 5, APSR_nzcv, cr1, cr3, {7} │ │ │ │ @ instruction: 0xf6411eab │ │ │ │ - vmlsl.s q10, d16, d0[2] │ │ │ │ + @ instruction: 0xf2c056d8 │ │ │ │ strcc r0, [lr, #-1589] @ 0xfffff9cb │ │ │ │ svccs 0x0002f933 │ │ │ │ svceq 0x000ff114 │ │ │ │ - b 0x14e87e0 │ │ │ │ - blle 0x39848c │ │ │ │ + b 0x14e88e0 │ │ │ │ + blle 0x39858c │ │ │ │ svclt 0x00b82c00 │ │ │ │ @ instruction: 0xfe07fa42 │ │ │ │ @ instruction: 0x2c0fdb05 │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ - blx 0x1a8878 │ │ │ │ + blx 0x1a8978 │ │ │ │ sbclt pc, r2, #4, 28 @ 0x40 │ │ │ │ svcgt 0x0002f831 │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf856429d │ │ │ │ - b 0xc009f4 │ │ │ │ - b 0x47b938 │ │ │ │ - b 0x13fc13c │ │ │ │ + b 0xc00af4 │ │ │ │ + b 0x47ba38 │ │ │ │ + b 0x13fc23c │ │ │ │ @ instruction: 0xf8a10c0e │ │ │ │ bicsle ip, fp, r0 │ │ │ │ pop {r6, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f241f0 │ │ │ │ svclt 0x0000bd47 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r5], -lr, lsl #12 │ │ │ │ pkhtbmi fp, r0, ip, asr #4 │ │ │ │ ldc2 7, cr15, [r4], #968 @ 0x3c8 │ │ │ │ svcne 0x002b1f31 │ │ │ │ - strbmi pc, [r8], r1, asr #12 @ │ │ │ │ + ldrbpl pc, [r8], r1, asr #12 @ │ │ │ │ ldrteq pc, [r5], -r0, asr #5 @ │ │ │ │ @ instruction: 0xf853350c │ │ │ │ @ instruction: 0xf1142f04 │ │ │ │ svclt 0x00b80f1f │ │ │ │ vstmiavc r2!, {s29-s107} │ │ │ │ @ instruction: 0xf1c4db0c │ │ │ │ stccs 12, cr0, [r0], {-0} │ │ │ │ - blx 0x11a886c │ │ │ │ - blle 0x2779c0 │ │ │ │ + blx 0x11a896c │ │ │ │ + blle 0x277ac0 │ │ │ │ @ instruction: 0xf04f2c1f │ │ │ │ svclt 0x00d80c00 │ │ │ │ stc2 10, cr15, [r4], {2} @ │ │ │ │ svcvc 0x0004f851 │ │ │ │ - b 0xfe409418 │ │ │ │ - blx 0x18b91c4 │ │ │ │ + b 0xfe409518 │ │ │ │ + blx 0x18b92c4 │ │ │ │ vmull.u8 , d16, d0 │ │ │ │ @ instruction: 0xf856100f │ │ │ │ - b 0x1a8aa4 │ │ │ │ - b 0xfe1791e8 │ │ │ │ + b 0x1a8ba4 │ │ │ │ + b 0xfe1792e8 │ │ │ │ andvs r0, sl, r7, lsl #4 │ │ │ │ @ instruction: 0x4640d1d9 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ stclt 7, cr15, [r6, #-968] @ 0xfffffc38 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -238004,152 +238070,152 @@ │ │ │ │ andcs r5, r1, #0, 6 │ │ │ │ svccs 0x0030f8c3 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f241f0 │ │ │ │ @ instruction: 0xf04fbcc3 │ │ │ │ @ instruction: 0xf0000c00 │ │ │ │ strbtmi r0, [r6], -r1, lsl #6 │ │ │ │ - blx 0xab29f0 │ │ │ │ + blx 0xab2af0 │ │ │ │ @ instruction: 0xf04ff608 │ │ │ │ @ instruction: 0xf0000c00 │ │ │ │ ldrb r0, [lr, r1, lsl #6] │ │ │ │ bicsle r2, r8, r0, lsl #28 │ │ │ │ @ instruction: 0xf00046b4 │ │ │ │ ldrb r0, [r8, r1, lsl #6] │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r7], -lr, lsl #12 │ │ │ │ @ instruction: 0x4604b25d │ │ │ │ - stmiami r8, {r0, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + ldmpl r8, {r0, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldmdaeq r5!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ ldc2 7, cr15, [sl], {242} @ 0xf2 │ │ │ │ stmdbeq r0, {r0, r2, r6, r7, r8, ip, sp, lr, pc} │ │ │ │ mrcne 14, 5, r1, cr11, cr1, {5} │ │ │ │ strcc r2, [lr, -r0, lsl #12] │ │ │ │ ldmdahi sl, {r0, r3, r5, sp, lr, pc} │ │ │ │ svclt 0x00bc2d00 │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ - blx 0x37733c │ │ │ │ - vstrcs d13, [pc, #-56] @ 0xf8a80 │ │ │ │ - blx 0x1afb58 │ │ │ │ + blx 0x37743c │ │ │ │ + vstrcs d13, [pc, #-56] @ 0xf8b80 │ │ │ │ + blx 0x1afc58 │ │ │ │ @ instruction: 0xf5befe05 │ │ │ │ svclt 0x003c3f80 │ │ │ │ @ instruction: 0xf04f46f2 │ │ │ │ movwle r0, #15872 @ 0x3e00 │ │ │ │ cdpeq 0, 0, cr15, cr1, cr0, {0} │ │ │ │ - bvc 0xf6410 │ │ │ │ + bvc 0xf6510 │ │ │ │ @ instruction: 0xf831b2c2 │ │ │ │ - b 0x12ac6e4 │ │ │ │ + b 0x12ac7e4 │ │ │ │ vrsubhn.i16 d16, q0, q7 │ │ │ │ adcsmi r0, fp, #143 @ 0x8f │ │ │ │ eorscs pc, r2, r8, asr r8 @ │ │ │ │ @ instruction: 0x0c02ea2c │ │ │ │ - beq 0x1b3318 │ │ │ │ + beq 0x1b3418 │ │ │ │ @ instruction: 0x0c0aea4c │ │ │ │ andgt pc, r0, r1, lsr #17 │ │ │ │ movwcc sp, #8204 @ 0x200c │ │ │ │ svceq 0x000ff115 │ │ │ │ @ instruction: 0xf04fdad1 │ │ │ │ ldrbtmi r0, [r2], r0, lsl #28 │ │ │ │ - bcs 0x132a9c │ │ │ │ + bcs 0x132b9c │ │ │ │ @ instruction: 0x4696d1de │ │ │ │ bfi r4, r2, #13, #19 │ │ │ │ @ instruction: 0xf504b126 │ │ │ │ andcs r5, r1, #0, 6 │ │ │ │ svccs 0x0030f8c3 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f247f0 │ │ │ │ svclt 0x0000bc55 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x460d461f │ │ │ │ @ instruction: 0x46044616 │ │ │ │ - blx 0xff1b6b12 │ │ │ │ + blx 0xff1b6c12 │ │ │ │ svcne 0x0029b27b │ │ │ │ cdpeq 1, 0, cr15, cr4, cr6, {5} │ │ │ │ - strbmi pc, [r8, r1, asr #12] @ │ │ │ │ + ldrbpl pc, [r8, r1, asr #12] @ │ │ │ │ ldreq pc, [r5, -r0, asr #5]! │ │ │ │ strcs r3, [r0, #-1548] @ 0xfffff9f4 │ │ │ │ stmdaeq r0, {r0, r1, r6, r7, r8, ip, sp, lr, pc} │ │ │ │ cdpeq 1, 0, cr15, cr4, cr14, {0} │ │ │ │ svceq 0x001ff113 │ │ │ │ @ instruction: 0xf8dedb32 │ │ │ │ - blcs 0x100b70 │ │ │ │ + blcs 0x100c70 │ │ │ │ @ instruction: 0xf04fbfbc │ │ │ │ - blx 0x97bb78 │ │ │ │ - blle 0x3f539c │ │ │ │ + blx 0x97bc78 │ │ │ │ + blle 0x3f549c │ │ │ │ @ instruction: 0xdc2b2b1f │ │ │ │ stc2 10, cr15, [r3], {2} @ │ │ │ │ @ instruction: 0xf903fa2c │ │ │ │ eorle r4, r9, sl, asr #10 │ │ │ │ stceq 0, cr15, [r1], {-0} │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ streq lr, [ip, #-2629] @ 0xfffff5bb │ │ │ │ stc2 10, cr15, [r0], {95} @ 0x5f @ │ │ │ │ vbic.i32 q10, #8781824 @ 0x00860000 │ │ │ │ @ instruction: 0xf857100f │ │ │ │ @ instruction: 0xf851903c │ │ │ │ - b 0xfe1ac7bc │ │ │ │ - b 0x1793e0 │ │ │ │ - b 0xfe1793d8 │ │ │ │ + b 0xfe1ac8bc │ │ │ │ + b 0x1794e0 │ │ │ │ + b 0xfe1794d8 │ │ │ │ andvs r0, sl, ip, lsl #4 │ │ │ │ ldrdlt sp, [r5, -r2]! │ │ │ │ movwpl pc, #1284 @ 0x504 @ │ │ │ │ @ instruction: 0xf8c32201 │ │ │ │ qasxmi r2, r0, r0 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ stclt 7, cr15, [r2], {242} @ 0xf2 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrb r4, [sp, r2, ror #12] │ │ │ │ - bcs 0x10a62c │ │ │ │ + bcs 0x10a72c │ │ │ │ @ instruction: 0xe7d9d1d6 │ │ │ │ @ instruction: 0xf04f4662 │ │ │ │ ldrb r0, [r5, r0, lsl #24] │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x460e461f │ │ │ │ pkhbtmi r4, r1, r5, lsl #12 │ │ │ │ - blx 0x1a36bce │ │ │ │ + blx 0x1a36cce │ │ │ │ vminnm.f32 s30, s14, s30 │ │ │ │ mcrne 6, 3, r4, cr10, cr1, {1} │ │ │ │ strcs r3, [r0, #-1552] @ 0xfffff9f0 │ │ │ │ streq pc, [r0, -lr, asr #3] │ │ │ │ svccc 0x0001f912 │ │ │ │ svceq 0x0007f11e │ │ │ │ - b 0x14ef488 │ │ │ │ + b 0x14ef588 │ │ │ │ @ instruction: 0xf0007ce3 │ │ │ │ movwcs r0, #1025 @ 0x401 │ │ │ │ @ instruction: 0xf881b10c │ │ │ │ @ instruction: 0x432bc000 │ │ │ │ @ instruction: 0xf0033101 │ │ │ │ vabal.u8 q8, d0, d1 │ │ │ │ adcsmi r0, r1, #79 @ 0x4f │ │ │ │ @ instruction: 0xb125d1ea │ │ │ │ movwpl pc, #1289 @ 0x509 @ │ │ │ │ @ instruction: 0xf8c32201 │ │ │ │ @ instruction: 0x46482f30 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ - bllt 0xff136c1c │ │ │ │ + bllt 0xff136d1c │ │ │ │ svceq 0x0000f1be │ │ │ │ @ instruction: 0xf1bedb16 │ │ │ │ ldcle 15, cr0, [r9], {7} │ │ │ │ stc2 10, cr15, [lr], {3} @ │ │ │ │ @ instruction: 0xf88cfa4f │ │ │ │ svclt 0x000445c4 │ │ │ │ @ instruction: 0xf0002300 │ │ │ │ sbcsle r0, r9, r1, lsl #8 │ │ │ │ @ instruction: 0x0c03ea6f │ │ │ │ movweq pc, #4096 @ 0x1000 @ │ │ │ │ - b 0x14ca4f0 │ │ │ │ + b 0x14ca5f0 │ │ │ │ @ instruction: 0xf1cc7cdc │ │ │ │ strb r0, [pc, r0, lsl #25] │ │ │ │ stc2 10, cr15, [r7], {67} @ 0x43 @ │ │ │ │ streq pc, [r1], #-0 │ │ │ │ strb r2, [r9, r0, lsl #6] │ │ │ │ mvnle r2, r0, lsl #22 │ │ │ │ @ instruction: 0xf000469c │ │ │ │ @@ -238157,18 +238223,18 @@ │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r6], -pc, lsl #12 │ │ │ │ @ instruction: 0x4604b25d │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ - blx 0x2b6c8a │ │ │ │ + blx 0x2b6d8a │ │ │ │ stmdaeq r0, {r0, r2, r6, r7, r8, ip, sp, lr, pc} │ │ │ │ mrcne 14, 5, r1, cr3, cr9, {5} │ │ │ │ - strbmi pc, [r8, r1, asr #12] @ │ │ │ │ + ldrbpl pc, [r8, r1, asr #12] @ │ │ │ │ ldreq pc, [r5, -r0, asr #5]! │ │ │ │ eor r3, r2, lr, lsl #12 │ │ │ │ vseleq.f32 s30, s10, s4 │ │ │ │ stc2 10, cr15, [lr], {15} @ │ │ │ │ svclt 0x000845e6 │ │ │ │ andle r2, r5, r0, lsl #4 │ │ │ │ svceq 0x00d243d2 │ │ │ │ @@ -238184,88 +238250,88 @@ │ │ │ │ vmlaeq.f32 s28, s4, s28 │ │ │ │ @ instruction: 0x0c0eea4c │ │ │ │ andgt pc, r0, r1, lsr #17 │ │ │ │ @ instruction: 0xf933d014 │ │ │ │ @ instruction: 0xf1152f02 │ │ │ │ svclt 0x00bc0f0f │ │ │ │ vfmsvc.f32 s29, s4, s30 │ │ │ │ - blle 0xff94152c │ │ │ │ + blle 0xff94162c │ │ │ │ svclt 0x00bc2d00 │ │ │ │ @ instruction: 0xfe08fa42 │ │ │ │ - blle 0xff7c1538 │ │ │ │ + blle 0xff7c1638 │ │ │ │ stclle 13, cr2, [fp, #60] @ 0x3c │ │ │ │ - bcs 0x10a798 │ │ │ │ + bcs 0x10a898 │ │ │ │ @ instruction: 0xe7d5d1d0 │ │ │ │ svceq 0x0000f1b9 │ │ │ │ @ instruction: 0xf504d004 │ │ │ │ andcs r5, r1, #0, 6 │ │ │ │ svccs 0x0030f8c3 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f247f0 │ │ │ │ svclt 0x0000bb3b │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x460e461f │ │ │ │ @ instruction: 0x46044615 │ │ │ │ - blx 0xfeb36d44 │ │ │ │ + blx 0xfeb36e44 │ │ │ │ @ instruction: 0xf1a51f31 │ │ │ │ @ instruction: 0xf6410c04 │ │ │ │ - vmlsl.s q10, d16, d0[2] │ │ │ │ + @ instruction: 0xf2c056d8 │ │ │ │ rsbslt r0, fp, #55574528 @ 0x3500000 │ │ │ │ @ instruction: 0xf04f350c │ │ │ │ @ instruction: 0xf85c0e00 │ │ │ │ @ instruction: 0xf1137f04 │ │ │ │ svclt 0x00bc0f1f │ │ │ │ @ instruction: 0x270017fa │ │ │ │ - blcs 0x12f9e8 │ │ │ │ - blcs 0x8efa68 │ │ │ │ - blx 0x2efe78 │ │ │ │ - blx 0x11b55bc │ │ │ │ + blcs 0x12fae8 │ │ │ │ + blcs 0x8efb68 │ │ │ │ + blx 0x2eff78 │ │ │ │ + blx 0x11b56bc │ │ │ │ strbmi pc, [r7, #-2051] @ 0xfffff7fd @ │ │ │ │ strcs fp, [r0, -r8, lsl #30] │ │ │ │ mvnsmi sp, #5 │ │ │ │ @ instruction: 0xf1c70fff │ │ │ │ @ instruction: 0xf0004200 │ │ │ │ - b 0x147a9cc │ │ │ │ + b 0x147aacc │ │ │ │ @ instruction: 0xf8510707 │ │ │ │ @ instruction: 0xf0078f04 │ │ │ │ sbclt r0, r7, #1, 28 │ │ │ │ andeq lr, r2, #136, 20 @ 0x88000 │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf8564565 │ │ │ │ - b 0x194ec0 │ │ │ │ - b 0xfe179604 │ │ │ │ + b 0x194fc0 │ │ │ │ + b 0xfe179704 │ │ │ │ andvs r0, sl, r8, lsl #4 │ │ │ │ @ instruction: 0xf1bed1d1 │ │ │ │ andle r0, r4, r0, lsl #30 │ │ │ │ movwpl pc, #1284 @ 0x504 @ │ │ │ │ @ instruction: 0xf8c32201 │ │ │ │ qasxmi r2, r0, r0 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ - blt 0xffab6dd0 │ │ │ │ - blx 0x12c9774 │ │ │ │ + blt 0xffab6ed0 │ │ │ │ + blx 0x12c9874 │ │ │ │ strcs pc, [r0, -r2, lsl #4] │ │ │ │ @ instruction: 0x463ae7d9 │ │ │ │ bicsle r2, r0, r0, lsl #30 │ │ │ │ svclt 0x0000e7d5 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r7], -sp, lsl #12 │ │ │ │ @ instruction: 0x4604b25e │ │ │ │ stmdaeq r0, {r1, r2, r6, r7, r8, ip, sp, lr, pc} │ │ │ │ - blx 0x1336e04 │ │ │ │ - ldclcc 1, cr15, [pc], #28 @ 0xf8e5c │ │ │ │ + blx 0x1336f04 │ │ │ │ + ldclcc 1, cr15, [pc], #28 @ 0xf8f5c │ │ │ │ @ instruction: 0xf1054629 │ │ │ │ @ instruction: 0xf04f0710 │ │ │ │ @ instruction: 0xf91c0e00 │ │ │ │ - blcs 0x108a54 │ │ │ │ + blcs 0x108b54 │ │ │ │ @ instruction: 0xf000da19 │ │ │ │ movwcs r0, #513 @ 0x201 │ │ │ │ tstlt r2, r5, lsl r6 │ │ │ │ tstcc r1, fp │ │ │ │ vmlseq.f32 s28, s10, s28 │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ mvnle r4, pc, lsl #5 │ │ │ │ @@ -238287,116 +238353,116 @@ │ │ │ │ movwcs lr, #2007 @ 0x7d7 │ │ │ │ andeq pc, r1, #0 │ │ │ │ bfi r4, sp, #12, #7 │ │ │ │ vpmax.u8 d15, d8, d19 │ │ │ │ @ instruction: 0xf0002500 │ │ │ │ strb r0, [ip, r1, lsl #4] │ │ │ │ andeq pc, r1, #0 │ │ │ │ - blcs 0x10a73c │ │ │ │ + blcs 0x10a83c │ │ │ │ mvnscs sp, #199 @ 0xc7 │ │ │ │ bfi r4, r5, (invalid: 12:4) │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x460f4616 │ │ │ │ @ instruction: 0x4604b25d │ │ │ │ stmdaeq r0, {r0, r2, r6, r7, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf9eef7f2 │ │ │ │ mrcne 14, 5, r1, cr3, cr9, {5} │ │ │ │ - strbmi pc, [r8, r1, asr #12] @ │ │ │ │ + ldrbpl pc, [r8, r1, asr #12] @ │ │ │ │ ldreq pc, [r5, -r0, asr #5]! │ │ │ │ andcs r3, r0, #14680064 @ 0xe00000 │ │ │ │ stccs 0, cr14, [r0, #-160] @ 0xffffff60 │ │ │ │ - blx 0xc28df8 │ │ │ │ + blx 0xc28ef8 │ │ │ │ @ instruction: 0xf04ffc08 │ │ │ │ - blle 0x43c710 │ │ │ │ + blle 0x43c810 │ │ │ │ ldcle 13, cr2, [fp], #-60 @ 0xffffffc4 │ │ │ │ stc2 10, cr15, [r5], {12} @ │ │ │ │ svccc 0x0080f5bc │ │ │ │ @ instruction: 0xf04fbf38 │ │ │ │ movwle r0, #15872 @ 0x3e00 │ │ │ │ cdpeq 0, 0, cr15, cr1, cr0, {0} │ │ │ │ - ldclvc 6, cr15, [pc], #316 @ 0xf9068 │ │ │ │ + ldclvc 6, cr15, [pc], #316 @ 0xf9168 │ │ │ │ @ instruction: 0xf980fa5f │ │ │ │ andeq lr, lr, #270336 @ 0x42000 │ │ │ │ svc 0x0002f831 │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf85742b3 │ │ │ │ - b 0xc9d028 │ │ │ │ - b 0x3fc76c │ │ │ │ - b 0x147bf70 │ │ │ │ + b 0xc9d128 │ │ │ │ + b 0x3fc86c │ │ │ │ + b 0x147c070 │ │ │ │ @ instruction: 0xf8a10c0c │ │ │ │ andsle ip, r0, r0 │ │ │ │ svcgt 0x0002f933 │ │ │ │ svceq 0x0000f1bc │ │ │ │ @ instruction: 0xf000bfbc │ │ │ │ @ instruction: 0xf04f0e01 │ │ │ │ - blle 0xff93bf68 │ │ │ │ + blle 0xff93c068 │ │ │ │ svceq 0x000ff115 │ │ │ │ @ instruction: 0xf04fdac9 │ │ │ │ strbtmi r0, [r6], r0, lsl #24 │ │ │ │ ldrdlt lr, [r2, -sl]! │ │ │ │ movwpl pc, #1284 @ 0x504 @ │ │ │ │ @ instruction: 0xf8c32201 │ │ │ │ qasxmi r2, r0, r0 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ - blt 0xa36f54 │ │ │ │ + blt 0xa37054 │ │ │ │ svceq 0x0000f1bc │ │ │ │ strbtmi sp, [r6], r8, asr #3 │ │ │ │ svclt 0x0000e7ca │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r6], -pc, lsl #12 │ │ │ │ @ instruction: 0x4604b25d │ │ │ │ @ instruction: 0xf98cf7f2 │ │ │ │ @ instruction: 0xf1a61f39 │ │ │ │ @ instruction: 0xf6410e04 │ │ │ │ - vqdmlsl.s q10, d16, d0[2] │ │ │ │ + vqshl.s64 , q4, #0 │ │ │ │ @ instruction: 0x360c0735 │ │ │ │ @ instruction: 0xf85e2300 │ │ │ │ - bcs 0x104bdc │ │ │ │ + bcs 0x104cdc │ │ │ │ @ instruction: 0xf000bfbc │ │ │ │ andcs r0, r0, #256 @ 0x100 │ │ │ │ @ instruction: 0xf115db0c │ │ │ │ - blle 0xabcc58 │ │ │ │ - blle 0xb043e0 │ │ │ │ + blle 0xabcd58 │ │ │ │ + blle 0xb044e0 │ │ │ │ stcle 13, cr2, [sp, #-124]! @ 0xffffff84 │ │ │ │ @ instruction: 0xb11a4694 │ │ │ │ stceq 0, cr15, [r1], {-0} │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ movweq lr, #51779 @ 0xca43 │ │ │ │ stc2 10, cr15, [r0], {95} @ 0x5f @ │ │ │ │ svchi 0x0004f851 │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf8574576 │ │ │ │ - b 0xfe3290f8 │ │ │ │ - b 0x179814 │ │ │ │ - b 0xfe179840 │ │ │ │ + b 0xfe3291f8 │ │ │ │ + b 0x179914 │ │ │ │ + b 0xfe179940 │ │ │ │ andvs r0, sl, r8, lsl #4 │ │ │ │ ldrdlt sp, [r3, -r7]! │ │ │ │ movwpl pc, #1284 @ 0x504 @ │ │ │ │ @ instruction: 0xf8c32201 │ │ │ │ qasxmi r2, r0, r0 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ ldmiblt r4, {r1, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldrmi r2, [r4], r0, lsl #4 │ │ │ │ @ instruction: 0xf1c5e7de │ │ │ │ - blx 0x97c038 │ │ │ │ + blx 0x97c138 │ │ │ │ @ instruction: 0xf04ff20c │ │ │ │ ldrb r0, [r7, r0, lsl #24] │ │ │ │ stc2 10, cr15, [r5], {2} @ │ │ │ │ @ instruction: 0xf805fa2c │ │ │ │ bicle r4, sp, r2, asr #10 │ │ │ │ @ instruction: 0xf04f4662 │ │ │ │ strb r0, [sp, r0, lsl #24] │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec5025c │ │ │ │ + bl 0xfec5035c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ ldrmi r4, [r4], -sp, lsl #12 │ │ │ │ movwls r4, #5638 @ 0x1606 │ │ │ │ @ instruction: 0xf92ef7f2 │ │ │ │ mulcc r4, sp, r9 │ │ │ │ cdpne 6, 6, cr4, cr2, cr9, {1} │ │ │ │ @@ -238411,49 +238477,49 @@ │ │ │ │ vmull.u8 q14, d0, d1 │ │ │ │ addmi r0, ip, #79 @ 0x4f │ │ │ │ @ instruction: 0xf113d012 │ │ │ │ @ instruction: 0xf1020f08 │ │ │ │ svclt 0x00b80201 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf892dbec │ │ │ │ - blcs 0x1310b8 │ │ │ │ - blx 0xcafc44 │ │ │ │ + blcs 0x1311b8 │ │ │ │ + blx 0xcafd44 │ │ │ │ @ instruction: 0xf00efe05 │ │ │ │ - bl 0x3fc0c8 │ │ │ │ + bl 0x3fc1c8 │ │ │ │ ubfx r0, lr, #24, #2 │ │ │ │ andlt r4, r2, r0, lsr r6 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ stmiblt r0, {r1, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r5], -lr, lsl #12 │ │ │ │ pkhtbmi fp, r0, ip, asr #4 │ │ │ │ @ instruction: 0xf7f243e7 │ │ │ │ cdpne 8, 11, cr15, cr1, cr13, {7} │ │ │ │ @ instruction: 0xf6411eab │ │ │ │ - vmlsl.s q10, d16, d0[2] │ │ │ │ + @ instruction: 0xf2c056d8 │ │ │ │ strcc r0, [lr, #-1589] @ 0xfffff9cb │ │ │ │ stccs 0, cr14, [pc], {22} │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ - blx 0x1a906c │ │ │ │ + blx 0x1a916c │ │ │ │ sbclt pc, r2, #4, 28 @ 0x40 │ │ │ │ svcgt 0x0002f831 │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf85642ab │ │ │ │ - b 0xc011e8 │ │ │ │ - b 0x47c12c │ │ │ │ - b 0x13fc930 │ │ │ │ + b 0xc012e8 │ │ │ │ + b 0x47c22c │ │ │ │ + b 0x13fca30 │ │ │ │ @ instruction: 0xf8a10c0e │ │ │ │ andsle ip, r0, r0 │ │ │ │ svceq 0x0010f114 │ │ │ │ movweq pc, #8451 @ 0x2103 @ │ │ │ │ @ instruction: 0xf04fbfb8 │ │ │ │ - blle 0xffa7c940 │ │ │ │ + blle 0xffa7ca40 │ │ │ │ stccs 8, cr8, [r0], {26} │ │ │ │ ldrsbtmi sp, [sl], #173 @ 0xad │ │ │ │ cdpeq 0, 0, cr15, cr1, cr2, {0} │ │ │ │ vnmlseq.f64 d30, d2, d14 │ │ │ │ @ instruction: 0x4640e7dd │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ ldmdblt ip!, {r1, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ @@ -238462,23 +238528,23 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x460d461e │ │ │ │ pkhbtmi r4, r1, r4, lsl #12 │ │ │ │ @ instruction: 0xf8aaf7f2 │ │ │ │ svcne 0x0029b273 │ │ │ │ cdpeq 1, 0, cr15, cr4, cr4, {5} │ │ │ │ - strbmi pc, [r8, #1601] @ 0x641 @ │ │ │ │ + ldrbpl pc, [r8, #1601] @ 0x641 @ │ │ │ │ ldreq pc, [r5, #-704]! @ 0xfffffd40 │ │ │ │ bicsmi r3, lr, #12, 8 @ 0xc000000 │ │ │ │ svceq 0x0020f113 │ │ │ │ cdpeq 1, 0, cr15, cr4, cr14, {0} │ │ │ │ @ instruction: 0xf04fbfb8 │ │ │ │ - blle 0x33c19c │ │ │ │ + blle 0x33c29c │ │ │ │ ldrdcs pc, [r0], -lr │ │ │ │ - blle 0x783da4 │ │ │ │ + blle 0x783ea4 │ │ │ │ @ instruction: 0xf04f2b1f │ │ │ │ svclt 0x00d80c00 │ │ │ │ stc2 10, cr15, [r3], {2} @ │ │ │ │ @ instruction: 0xf851b2c7 │ │ │ │ @ instruction: 0xf3c08f04 │ │ │ │ ldrbmi r1, [r4, #-15]! │ │ │ │ andeq lr, r8, #140, 20 @ 0x8c000 │ │ │ │ @@ -238489,15 +238555,15 @@ │ │ │ │ pop {r3, r6, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f243f8 │ │ │ │ ldrshtmi fp, [r2], #141 @ 0x8d │ │ │ │ stceq 0, cr15, [r1], {2} │ │ │ │ mrrceq 11, 0, lr, r2, cr12 │ │ │ │ svclt 0x0000e7e4 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec503f0 │ │ │ │ + bl 0xfec504f0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ ldrmi r4, [r4], -sp, lsl #12 │ │ │ │ movwls r4, #5638 @ 0x1606 │ │ │ │ @ instruction: 0xf864f7f2 │ │ │ │ mulcc r4, sp, r9 │ │ │ │ cdpne 6, 6, cr4, cr2, cr9, {1} │ │ │ │ @@ -238512,76 +238578,76 @@ │ │ │ │ vmull.u8 q14, d0, d1 │ │ │ │ addmi r0, ip, #79 @ 0x4f │ │ │ │ @ instruction: 0xf113d012 │ │ │ │ @ instruction: 0xf1020f07 │ │ │ │ svclt 0x00b80201 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf992dbec │ │ │ │ - blcs 0x13124c │ │ │ │ - blx 0x14afdd8 │ │ │ │ + blcs 0x13134c │ │ │ │ + blx 0x14afed8 │ │ │ │ @ instruction: 0xf00efe05 │ │ │ │ - bl 0x3fc25c │ │ │ │ + bl 0x3fc35c │ │ │ │ strb r0, [r1, lr, ror #24]! │ │ │ │ andlt r4, r2, r0, lsr r6 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ ldmlt r6!, {r1, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r5], -lr, lsl #12 │ │ │ │ pkhtbmi fp, r0, ip, asr #4 │ │ │ │ @ instruction: 0xf7f243e7 │ │ │ │ cdpne 8, 11, cr15, cr1, cr3, {1} │ │ │ │ @ instruction: 0xf6411eab │ │ │ │ - vmlsl.s q10, d16, d0[2] │ │ │ │ + @ instruction: 0xf2c056d8 │ │ │ │ strcc r0, [lr, #-1589] @ 0xfffff9cb │ │ │ │ stccs 0, cr14, [pc], {22} │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ - blx 0x1a9200 │ │ │ │ + blx 0x1a9300 │ │ │ │ sbclt pc, r2, #4, 28 @ 0x40 │ │ │ │ svcgt 0x0002f831 │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf856429d │ │ │ │ - b 0xc0137c │ │ │ │ - b 0x47c2c0 │ │ │ │ - b 0x13fcac4 │ │ │ │ + b 0xc0147c │ │ │ │ + b 0x47c3c0 │ │ │ │ + b 0x13fcbc4 │ │ │ │ @ instruction: 0xf8a10c0e │ │ │ │ andsle ip, r1, r0 │ │ │ │ svceq 0x000ff114 │ │ │ │ movweq pc, #8451 @ 0x2103 @ │ │ │ │ @ instruction: 0xf04fbfb8 │ │ │ │ - blle 0xffa7cad4 │ │ │ │ + blle 0xffa7cbd4 │ │ │ │ @ instruction: 0x2000f9b3 │ │ │ │ - ble 0xff8042dc │ │ │ │ + ble 0xff8043dc │ │ │ │ @ instruction: 0xf002413a │ │ │ │ - bl 0x47cae8 │ │ │ │ + bl 0x47cbe8 │ │ │ │ ldrb r0, [ip, r2, ror #28] │ │ │ │ pop {r6, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f241f0 │ │ │ │ svclt 0x0000b871 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r5], -lr, lsl #12 │ │ │ │ pkhtbmi fp, r0, ip, asr #4 │ │ │ │ @ instruction: 0xffdef7f1 │ │ │ │ svcne 0x002b1f31 │ │ │ │ - strbmi pc, [r8], r1, asr #12 @ │ │ │ │ + ldrbpl pc, [r8], r1, asr #12 @ │ │ │ │ ldrteq pc, [r5], -r0, asr #5 @ │ │ │ │ @ instruction: 0xf114350c │ │ │ │ @ instruction: 0xf1030f1f │ │ │ │ svclt 0x00b80304 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, ip, lr, pc} │ │ │ │ stccs 3, cr4, [r0], {231} @ 0xe7 │ │ │ │ @ instruction: 0x2c1fdb1b │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - blx 0x1a92a0 │ │ │ │ + blx 0x1a93a0 │ │ │ │ @ instruction: 0xf851fc04 │ │ │ │ addsmi r7, sp, #4, 30 │ │ │ │ andeq lr, r7, #140, 20 @ 0x8c000 │ │ │ │ stc2 10, cr15, [r0], {95} @ 0x5f @ │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ eorsgt pc, ip, r6, asr r8 @ │ │ │ │ andeq lr, ip, #8192 @ 0x2000 │ │ │ │ @@ -238600,18 +238666,18 @@ │ │ │ │ ldrmi r4, [r6], -pc, lsl #12 │ │ │ │ @ instruction: 0x4604b25d │ │ │ │ stmdaeq r5, {r0, r1, r2, r3, r5, r6, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xff98f7f1 │ │ │ │ mrcne 6, 3, r4, cr2, cr9, {1} │ │ │ │ @ instruction: 0x26003710 │ │ │ │ @ instruction: 0xf1153201 │ │ │ │ - blle 0xafcfcc │ │ │ │ + blle 0xafd0cc │ │ │ │ stccs 8, cr7, [r0, #-76] @ 0xffffffb4 │ │ │ │ vstrcs d13, [r7, #-172] @ 0xffffff54 │ │ │ │ - blx 0x1f0488 │ │ │ │ + blx 0x1f0588 │ │ │ │ @ instruction: 0xf1befe05 │ │ │ │ svclt 0x009c0fff │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ movweq pc, #4096 @ 0x1000 @ │ │ │ │ @ instruction: 0xf000d904 │ │ │ │ @ instruction: 0xf04f0301 │ │ │ │ @ instruction: 0x469c0eff │ │ │ │ @@ -238624,64 +238690,64 @@ │ │ │ │ andcs r5, r1, #0, 6 │ │ │ │ svccs 0x0030f8c3 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f143f8 │ │ │ │ @ instruction: 0xf04fbfeb │ │ │ │ @ instruction: 0xf0000c00 │ │ │ │ strbtmi r0, [r6], r1, lsl #6 │ │ │ │ - blx 0x9f339c │ │ │ │ + blx 0x9f349c │ │ │ │ @ instruction: 0xf04ff908 │ │ │ │ @ instruction: 0xf0090c00 │ │ │ │ @ instruction: 0xf0000e01 │ │ │ │ - bl 0x47a020 │ │ │ │ + bl 0x47a120 │ │ │ │ @ instruction: 0xe7d90e59 │ │ │ │ bicsle r2, r2, r0, lsl #22 │ │ │ │ @ instruction: 0xf000469c │ │ │ │ strbtmi r0, [r6], r1, lsl #6 │ │ │ │ svclt 0x0000e7d2 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x4616461f │ │ │ │ strmi r4, [r4], -sp, lsl #12 │ │ │ │ @ instruction: 0xff40f7f1 │ │ │ │ mcrne 2, 5, fp, cr9, cr10, {3} │ │ │ │ @ instruction: 0xf6411eb3 │ │ │ │ - vqdmlsl.s q10, d16, d0[2] │ │ │ │ + vqshl.s64 , q4, #0 │ │ │ │ @ instruction: 0x360e0735 │ │ │ │ - b 0x1cc2860 │ │ │ │ + b 0x1cc2960 │ │ │ │ eor r0, r6, r2, lsl #16 │ │ │ │ @ instruction: 0xa000f8b3 │ │ │ │ - blle 0xb83c6c │ │ │ │ + blle 0xb83d6c │ │ │ │ @ instruction: 0xdc312a0f │ │ │ │ vseleq.f32 s30, s4, s20 │ │ │ │ svccc 0x0080f5be │ │ │ │ @ instruction: 0x46f1bf3c │ │ │ │ - beq 0x1355bc │ │ │ │ + beq 0x1356bc │ │ │ │ @ instruction: 0xf000d303 │ │ │ │ @ instruction: 0xf64f0a01 │ │ │ │ - blx 0x18d7c88 │ │ │ │ + blx 0x18d7d88 │ │ │ │ @ instruction: 0xf831fe80 │ │ │ │ - b 0x126d09c │ │ │ │ + b 0x126d19c │ │ │ │ vabal.u8 q8, d0, d10 │ │ │ │ addsmi r0, lr, #143 @ 0x8f │ │ │ │ eors pc, lr, r7, asr r8 @ │ │ │ │ @ instruction: 0x0c0eea2c │ │ │ │ vmlaeq.f32 s28, s28, s18 │ │ │ │ @ instruction: 0x0c0eea4c │ │ │ │ andgt pc, r0, r1, lsr #17 │ │ │ │ movwcc sp, #8213 @ 0x2015 │ │ │ │ svceq 0x0010f112 │ │ │ │ @ instruction: 0xf04fdad4 │ │ │ │ ldrbmi r0, [r1], r0, lsl #20 │ │ │ │ - blx 0xbb3450 │ │ │ │ + blx 0xbb3550 │ │ │ │ @ instruction: 0xf04ffe08 │ │ │ │ @ instruction: 0xf00e0a00 │ │ │ │ - bl 0x3fc4d4 │ │ │ │ + bl 0x3fc5d4 │ │ │ │ @ instruction: 0xe7da095e │ │ │ │ @ instruction: 0xf1ba46d1 │ │ │ │ bicsle r0, r2, r0, lsl #30 │ │ │ │ ldrdlt lr, [r5, -r5]! │ │ │ │ movwpl pc, #1284 @ 0x504 @ │ │ │ │ @ instruction: 0xf8c32201 │ │ │ │ qasxmi r2, r0, r0 │ │ │ │ @@ -238692,30 +238758,30 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x460d461f │ │ │ │ @ instruction: 0x46044616 │ │ │ │ mrc2 7, 6, pc, cr14, cr1, {7} │ │ │ │ svcne 0x0029b27b │ │ │ │ cdpeq 1, 0, cr15, cr4, cr6, {5} │ │ │ │ - strbmi pc, [r8, r1, asr #12] @ │ │ │ │ + ldrbpl pc, [r8, r1, asr #12] @ │ │ │ │ ldreq pc, [r5, -r0, asr #5]! │ │ │ │ strcs r3, [r0, #-1548] @ 0xfffff9f4 │ │ │ │ stmdaeq r3, {r0, r1, r2, r3, r5, r6, r9, fp, sp, lr, pc} │ │ │ │ cdpeq 1, 0, cr15, cr4, cr14, {0} │ │ │ │ svceq 0x0020f113 │ │ │ │ @ instruction: 0xf8dedb2d │ │ │ │ - blcs 0x101538 │ │ │ │ - blcs 0x8f01f0 │ │ │ │ - blx 0x1b0610 │ │ │ │ - blx 0xc38550 │ │ │ │ + blcs 0x101638 │ │ │ │ + blcs 0x8f02f0 │ │ │ │ + blx 0x1b0710 │ │ │ │ + blx 0xc38650 │ │ │ │ strbmi pc, [sl, #-2307] @ 0xfffff6fd @ │ │ │ │ @ instruction: 0xf000d032 │ │ │ │ @ instruction: 0xf04f0c01 │ │ │ │ - b 0x1246150 │ │ │ │ - blx 0x18ba988 │ │ │ │ + b 0x1246250 │ │ │ │ + blx 0x18baa88 │ │ │ │ ldrbmi pc, [r6, #-3200]! @ 0xfffff380 @ │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ eorsls pc, ip, r7, asr r8 @ │ │ │ │ svcgt 0x0004f851 │ │ │ │ andeq lr, ip, #532480 @ 0x82000 │ │ │ │ andeq lr, r9, #8192 @ 0x2000 │ │ │ │ andeq lr, ip, #532480 @ 0x82000 │ │ │ │ @@ -238723,46 +238789,46 @@ │ │ │ │ @ instruction: 0xf504b125 │ │ │ │ andcs r5, r1, #0, 6 │ │ │ │ svccs 0x0030f8c3 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f143f8 │ │ │ │ @ instruction: 0xf04fbf23 │ │ │ │ strbtmi r0, [r2], -r0, lsl #24 │ │ │ │ - blx 0x9b350c │ │ │ │ + blx 0x9b360c │ │ │ │ @ instruction: 0xf04ff208 │ │ │ │ @ instruction: 0xf0020c00 │ │ │ │ - bl 0x33b9a8 │ │ │ │ + bl 0x33baa8 │ │ │ │ @ instruction: 0xe7d40252 │ │ │ │ - bcs 0x10affc │ │ │ │ + bcs 0x10b0fc │ │ │ │ ldrb sp, [r0, sp, asr #3] │ │ │ │ @ instruction: 0xf04f4662 │ │ │ │ strb r0, [ip, r0, lsl #24] │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x460e461f │ │ │ │ pkhbtmi r4, r1, r5, lsl #12 │ │ │ │ mrc2 7, 3, pc, cr12, cr1, {7} │ │ │ │ vminnm.f32 s30, s14, s30 │ │ │ │ mcrne 6, 3, r4, cr10, cr1, {1} │ │ │ │ @ instruction: 0xf1062700 │ │ │ │ - b 0x1cbaa24 │ │ │ │ + b 0x1cbab24 │ │ │ │ andcc r0, r1, #14680064 @ 0xe00000 │ │ │ │ svceq 0x0007f11e │ │ │ │ @ instruction: 0xf992db30 │ │ │ │ @ instruction: 0xf1be3000 │ │ │ │ - blle 0xd3d1f8 │ │ │ │ + blle 0xd3d2f8 │ │ │ │ svceq 0x0007f1be │ │ │ │ - blx 0x1f06e0 │ │ │ │ - blx 0x14f863c │ │ │ │ + blx 0x1f07e0 │ │ │ │ + blx 0x14f873c │ │ │ │ strbmi pc, [r4, #2188] @ 0x88c @ │ │ │ │ movwcs fp, #3844 @ 0xf04 │ │ │ │ streq pc, [r1], #-0 │ │ │ │ - b 0x1ced634 │ │ │ │ + b 0x1ced734 │ │ │ │ @ instruction: 0xf0000c03 │ │ │ │ ldrmi r0, [ip], -r1, lsl #6 │ │ │ │ vldmiavc ip, {s29-s107} │ │ │ │ stceq 1, cr15, [r0], {204} @ 0xcc │ │ │ │ @ instruction: 0xf881b10c │ │ │ │ teqmi fp, #0 │ │ │ │ @ instruction: 0xf0033101 │ │ │ │ @@ -238776,30 +238842,30 @@ │ │ │ │ mcrlt 7, 6, pc, cr2, cr1, {7} @ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ streq pc, [r1], #-0 │ │ │ │ strb r4, [r3, r3, ror #12]! │ │ │ │ @ instruction: 0xf806fa43 │ │ │ │ streq pc, [r1], #-0 │ │ │ │ stceq 0, cr15, [r1], {8} │ │ │ │ - bl 0x40226c │ │ │ │ + bl 0x40236c │ │ │ │ ldrb r0, [r9, r8, ror #24] │ │ │ │ bicle r2, lr, r0, lsl #22 │ │ │ │ @ instruction: 0xf000469c │ │ │ │ ldrb r0, [r3, r1, lsl #8] │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r6], -pc, lsl #12 │ │ │ │ @ instruction: 0x4604b25d │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ mrc2 7, 0, pc, cr8, cr1, {7} │ │ │ │ stmdaeq r5, {r0, r1, r2, r3, r5, r6, r9, fp, sp, lr, pc} │ │ │ │ mrcne 14, 5, r1, cr3, cr9, {5} │ │ │ │ - strbmi pc, [r8, r1, asr #12] @ │ │ │ │ + ldrbpl pc, [r8, r1, asr #12] @ │ │ │ │ ldreq pc, [r5, -r0, asr #5]! │ │ │ │ eor r3, r4, lr, lsl #12 │ │ │ │ ldcle 13, cr2, [r7], #-60 @ 0xffffffc4 │ │ │ │ vseleq.f32 s30, s10, s4 │ │ │ │ stc2 10, cr15, [lr], {15} @ │ │ │ │ svclt 0x000845e6 │ │ │ │ andle r2, r5, r0, lsl #4 │ │ │ │ @@ -238816,22 +238882,22 @@ │ │ │ │ vmlaeq.f32 s28, s4, s28 │ │ │ │ @ instruction: 0x0c0eea4c │ │ │ │ andgt pc, r0, r1, lsr #17 │ │ │ │ @ instruction: 0xf115d018 │ │ │ │ @ instruction: 0xf1030f0f │ │ │ │ svclt 0x00bc0302 │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ - blle 0xff94b0d4 │ │ │ │ + blle 0xff94b1d4 │ │ │ │ @ instruction: 0x2000f9b3 │ │ │ │ - ble 0xff444b14 │ │ │ │ + ble 0xff444c14 │ │ │ │ stc2 10, cr15, [r8], {66} @ 0x42 @ │ │ │ │ @ instruction: 0xf00c2200 │ │ │ │ - bl 0x47cf24 │ │ │ │ + bl 0x47d024 │ │ │ │ ldrb r0, [r5, ip, ror #28] │ │ │ │ - bcs 0x10b180 │ │ │ │ + bcs 0x10b280 │ │ │ │ ldrb sp, [r1, ip, asr #3] │ │ │ │ svceq 0x0000f1b9 │ │ │ │ @ instruction: 0xf504d004 │ │ │ │ andcs r5, r1, #0, 6 │ │ │ │ svccs 0x0030f8c3 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f147f0 │ │ │ │ @@ -238841,54 +238907,54 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x460d461f │ │ │ │ @ instruction: 0x46044616 │ │ │ │ ldc2 7, cr15, [r4, #964]! @ 0x3c4 │ │ │ │ svcne 0x0029b27b │ │ │ │ cdpeq 1, 0, cr15, cr4, cr6, {5} │ │ │ │ - strbmi pc, [r8, r1, asr #12] @ │ │ │ │ + ldrbpl pc, [r8, r1, asr #12] @ │ │ │ │ ldreq pc, [r5, -r0, asr #5]! │ │ │ │ strcs r3, [r0, #-1548] @ 0xfffff9f4 │ │ │ │ svceq 0x001ff113 │ │ │ │ cdpeq 1, 0, cr15, cr4, cr14, {0} │ │ │ │ @ instruction: 0xf04fbfbc │ │ │ │ strbtmi r0, [r2], -r0, lsl #24 │ │ │ │ @ instruction: 0xf8dedb15 │ │ │ │ - blcs 0x101790 │ │ │ │ - blcs 0x8f0454 │ │ │ │ - blx 0x1b0878 │ │ │ │ - blx 0x14387a8 │ │ │ │ + blcs 0x101890 │ │ │ │ + blcs 0x8f0554 │ │ │ │ + blx 0x1b0978 │ │ │ │ + blx 0x14388a8 │ │ │ │ strbmi pc, [r2, #-2051] @ 0xfffff7fd @ │ │ │ │ andcs fp, r0, #8, 30 │ │ │ │ - b 0x1ced7c4 │ │ │ │ + b 0x1ced8c4 │ │ │ │ @ instruction: 0xf0000c02 │ │ │ │ - b 0x14b9fb4 │ │ │ │ + b 0x14ba0b4 │ │ │ │ @ instruction: 0xf1cc7cdc │ │ │ │ @ instruction: 0xf8514c00 │ │ │ │ @ instruction: 0x432a8f04 │ │ │ │ streq pc, [r1, #-2] │ │ │ │ - b 0xfe30ad9c │ │ │ │ - blx 0x18b9ff8 │ │ │ │ + b 0xfe30ae9c │ │ │ │ + blx 0x18ba0f8 │ │ │ │ vmull.u8 , d16, d0 │ │ │ │ @ instruction: 0xf857100f │ │ │ │ - b 0x1a98c4 │ │ │ │ - b 0xfe17a008 │ │ │ │ + b 0x1a99c4 │ │ │ │ + b 0xfe17a108 │ │ │ │ andvs r0, sl, r8, lsl #4 │ │ │ │ smlawtlt r5, ip, r1, sp │ │ │ │ movwpl pc, #1284 @ 0x504 @ │ │ │ │ @ instruction: 0xf8c32201 │ │ │ │ qasxmi r2, r0, r0 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ ldcllt 7, cr15, [r0, #964]! @ 0x3c4 │ │ │ │ stmdaeq r3, {r0, r1, r2, r3, r5, r6, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf808fa42 │ │ │ │ @ instruction: 0xf0082200 │ │ │ │ - bl 0x3fc808 │ │ │ │ + bl 0x3fc908 │ │ │ │ ldrb r0, [r6, r8, ror #24] │ │ │ │ - bcs 0x10b25c │ │ │ │ + bcs 0x10b35c │ │ │ │ ldrb sp, [r2, fp, asr #3] │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ strmi fp, [r3], r5, lsl #1 │ │ │ │ rsbsle r2, lr, r8, lsl #22 │ │ │ │ @@ -238898,125 +238964,125 @@ │ │ │ │ strdls r3, [r1, -pc] │ │ │ │ stc2l 7, cr15, [r8, #-964] @ 0xfffffc3c │ │ │ │ strmi r9, [r7], -r3, lsl #22 │ │ │ │ @ instruction: 0xf04f9a02 │ │ │ │ @ instruction: 0xf1033901 │ │ │ │ @ instruction: 0xf1030638 │ │ │ │ @ instruction: 0xf1c60518 │ │ │ │ - blx 0x18bc8d4 │ │ │ │ - blx 0xa37a74 │ │ │ │ + blx 0x18bc9d4 │ │ │ │ + blx 0xa37b74 │ │ │ │ vaddl.u8 , d7, d6 │ │ │ │ - blx 0x20349c │ │ │ │ - blx 0xa38894 │ │ │ │ - b 0x1136c7c │ │ │ │ + blx 0x20359c │ │ │ │ + blx 0xa38994 │ │ │ │ + b 0x1136d7c │ │ │ │ @ instruction: 0x4328000c │ │ │ │ ldmib r2, {r2, r4, r5, r6, r7, lr}^ │ │ │ │ - blx 0xa92c74 │ │ │ │ + blx 0xa92d74 │ │ │ │ @ instruction: 0xf1c3fc03 │ │ │ │ - blx 0xa3b0fc │ │ │ │ - blx 0x27908c │ │ │ │ - b 0x143709c │ │ │ │ + blx 0xa3b1fc │ │ │ │ + blx 0x27918c │ │ │ │ + b 0x143719c │ │ │ │ @ instruction: 0xf1a30c06 │ │ │ │ - blx 0xa3b10c │ │ │ │ + blx 0xa3b20c │ │ │ │ @ instruction: 0xf641f606 │ │ │ │ - vmls.f d20, d16, d0[2] │ │ │ │ - b 0x13fad6c │ │ │ │ - blx 0x33c8b6 │ │ │ │ - blx 0x3770a2 │ │ │ │ - blx 0xfe9128b6 │ │ │ │ + vshl.s64 , q4, #0 │ │ │ │ + b 0x13fae6c │ │ │ │ + blx 0x33c9b6 │ │ │ │ + blx 0x3771a2 │ │ │ │ + blx 0xfe9129b6 │ │ │ │ stmdbls r1, {r0, r3, ip} │ │ │ │ eorsls pc, r8, r5, asr r8 @ │ │ │ │ - beq 0x1344c0 │ │ │ │ + beq 0x1345c0 │ │ │ │ sbceq lr, r8, r5, lsl #22 │ │ │ │ @ instruction: 0xf8d0680c │ │ │ │ stmdavs r8, {r2, pc} │ │ │ │ andeq lr, r0, ip, lsl #21 │ │ │ │ ldrdgt pc, [r4], -r1 │ │ │ │ - b 0x109988 │ │ │ │ + b 0x109a88 │ │ │ │ rsbmi r0, r0, r9 │ │ │ │ - b 0xfe4918f0 │ │ │ │ + b 0xfe4919f0 │ │ │ │ @ instruction: 0xf1c3000c │ │ │ │ - b 0xfd158 │ │ │ │ - b 0xf9904 │ │ │ │ - b 0xfe0f9900 │ │ │ │ + b 0xfd258 │ │ │ │ + b 0xf9a04 │ │ │ │ + b 0xfe0f9a00 │ │ │ │ subvs r0, r8, ip │ │ │ │ stceq 1, cr15, [r0], #-652 @ 0xfffffd74 │ │ │ │ ldrdcs lr, [r2], -r2 │ │ │ │ vseleq.f32 s30, s28, s0 │ │ │ │ - blx 0x909c5c │ │ │ │ - b 0x11b8928 │ │ │ │ - blx 0x8fa134 │ │ │ │ - bl 0x27650c │ │ │ │ + blx 0x909d5c │ │ │ │ + b 0x11b8a28 │ │ │ │ + blx 0x8fa234 │ │ │ │ + bl 0x27660c │ │ │ │ @ instruction: 0xf85500c7 │ │ │ │ - b 0x11959e4 │ │ │ │ + b 0x1195ae4 │ │ │ │ stmvs sp, {r2, r3, r9} │ │ │ │ rsbmi r6, sl, r0, asr #16 │ │ │ │ eorsmi r4, sl, r2, lsr r0 │ │ │ │ addvs r4, sl, sl, rrx │ │ │ │ subsmi r6, r3, sl, asr #17 │ │ │ │ movweq lr, #43523 @ 0xaa03 │ │ │ │ subsmi r4, r3, r3 │ │ │ │ ldrbmi r6, [r8], -fp, asr #1 │ │ │ │ pop {r0, r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f14ff0 │ │ │ │ vmla.f32 , q5, │ │ │ │ - vmla.f d22, d16, d0[0] │ │ │ │ + vsra.s64 , q0, #64 │ │ │ │ vrhadd.s8 d16, d10, d31 │ │ │ │ - vmla.i d22, d16, d0[7] │ │ │ │ - blmi 0x179a00 │ │ │ │ + vshr.s64 , q14, #64 │ │ │ │ + blmi 0x179b00 │ │ │ │ subseq pc, sp, #64, 12 @ 0x4000000 │ │ │ │ @ instruction: 0xf984f18b │ │ │ │ - ldrsbteq r1, [r5], -ip │ │ │ │ + eorseq r1, r5, ip, ror #17 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r0], r5, lsl #1 │ │ │ │ @ instruction: 0xf0002b10 │ │ │ │ - blcs 0x4d9b98 │ │ │ │ + blcs 0x4d9c98 │ │ │ │ addhi pc, lr, r0, lsl #4 │ │ │ │ smlabtcs r1, sp, r9, lr │ │ │ │ - ldrbtcc pc, [pc], #79 @ 0xf9978 @ │ │ │ │ + ldrbtcc pc, [pc], #79 @ 0xf9a78 @ │ │ │ │ @ instruction: 0xf7f19303 │ │ │ │ - blls 0x1f8c1c │ │ │ │ - bls 0x14b198 │ │ │ │ + blls 0x1f8d1c │ │ │ │ + bls 0x14b298 │ │ │ │ ldreq pc, [r0, -r3, lsl #2]! │ │ │ │ andseq pc, r0, r3, lsl #2 │ │ │ │ stceq 1, cr15, [r0], #-796 @ 0xfffffce4 │ │ │ │ @ instruction: 0xf607fa24 │ │ │ │ stc2 10, cr15, [ip], {4} @ │ │ │ │ @ instruction: 0xf000fa24 │ │ │ │ streq lr, [ip], -r6, asr #20 │ │ │ │ rscsmi r4, ip, r6, lsl #6 │ │ │ │ rsclt r6, pc, #80, 16 @ 0x500000 │ │ │ │ vmlsmi.f32 s28, s8, s30 │ │ │ │ @ instruction: 0x4c06ea4f │ │ │ │ @ instruction: 0x0c06eb1c │ │ │ │ vnmlami.f32 s28, s12, s28 │ │ │ │ vmlseq.f64 d14, d14, d4 │ │ │ │ - strcs pc, [pc, #-965] @ 0xf95fb │ │ │ │ + strcs pc, [pc, #-965] @ 0xf96fb │ │ │ │ vmlsmi.f32 s28, s28, s30 │ │ │ │ vnmlami.f32 s28, s24, s28 │ │ │ │ @ instruction: 0x4c0cea4f │ │ │ │ @ instruction: 0x0c06eb1c │ │ │ │ vmlseq.f64 d14, d14, d4 │ │ │ │ vmlsmi.f32 s28, s28, s30 │ │ │ │ vnmlami.f32 s28, s24, s28 │ │ │ │ @ instruction: 0x4c0cea4f │ │ │ │ @ instruction: 0x0c06eb1c │ │ │ │ strteq pc, [r0], -r3, asr #3 │ │ │ │ vmlseq.f64 d14, d14, d4 │ │ │ │ - blx 0x113a40 │ │ │ │ + blx 0x113b40 │ │ │ │ sbcsmi pc, ip, r6, lsl #12 │ │ │ │ @ instruction: 0xf1a34334 │ │ │ │ - blx 0x8fb27c │ │ │ │ + blx 0x8fb37c │ │ │ │ teqpmi r4, #6291456 @ p-variant is OBSOLETE @ 0x600000 │ │ │ │ - strbmi pc, [r8], r1, asr #12 @ │ │ │ │ + ldrbpl pc, [r8], r1, asr #12 @ │ │ │ │ ldrteq pc, [r5], -r0, asr #5 @ │ │ │ │ - bl 0x289d6c │ │ │ │ + bl 0x289e6c │ │ │ │ @ instruction: 0xf85601c7 │ │ │ │ @ instruction: 0xf8d17037 │ │ │ │ stmdbls r2, {r2, ip, pc} │ │ │ │ stmdavs pc, {r0, r8, r9, sl, ip, pc} @ │ │ │ │ svcls 0x0001407c │ │ │ │ streq lr, [ip], #-2564 @ 0xfffff5fc │ │ │ │ stmdavs pc, {r2, r3, r4, r5, lr} @ │ │ │ │ @@ -239025,607 +239091,607 @@ │ │ │ │ rsbmi r0, r0, r0, lsr #14 │ │ │ │ andeq lr, lr, r0, lsl #20 │ │ │ │ andeq lr, r9, r0, lsl #20 │ │ │ │ subvs r4, r8, r0, rrx │ │ │ │ strteq pc, [r0], #-419 @ 0xfffffe5d │ │ │ │ ldrdcs lr, [r2], -r2 │ │ │ │ @ instruction: 0xf707fa00 │ │ │ │ - blx 0x909db8 │ │ │ │ + blx 0x909eb8 │ │ │ │ teqpmi sl, #4, 8 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ stmvs ip, {r1, r5, r8, r9, lr} │ │ │ │ vpmax.u8 d15, d3, d16 │ │ │ │ sbceq lr, r5, r6, lsl #22 │ │ │ │ @ instruction: 0xf8564062 │ │ │ │ - b 0x18db3c │ │ │ │ + b 0x18dc3c │ │ │ │ eormi r0, sl, ip, lsl #4 │ │ │ │ rsbmi r6, r2, r0, asr #16 │ │ │ │ stmiavs sl, {r1, r3, r7, sp, lr}^ │ │ │ │ - b 0x1c9bc4 │ │ │ │ + b 0x1c9cc4 │ │ │ │ andmi r0, r3, lr, lsl #6 │ │ │ │ sbcvs r4, fp, r3, asr r0 │ │ │ │ andlt r4, r5, r0, asr #12 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ stclt 7, cr15, [r4], #964 @ 0x3c4 │ │ │ │ - bicvs pc, r0, sl, asr #4 │ │ │ │ + bicsvc pc, r0, sl, asr #4 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - rscsvs pc, ip, sl, asr #4 │ │ │ │ + andeq pc, ip, sl, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf6404b02 │ │ │ │ @ instruction: 0xf18b025e │ │ │ │ svclt 0x0000f8d7 │ │ │ │ - ldrshteq r1, [r5], -r0 │ │ │ │ + eorseq r1, r5, r0, lsl #18 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ strmi fp, [r3], r5, lsl #1 │ │ │ │ rsbsle r2, r3, r0, lsr #22 │ │ │ │ ldmdale r7!, {r0, r1, r2, r3, r4, r8, r9, fp, sp}^ │ │ │ │ movwcs lr, #10701 @ 0x29cd │ │ │ │ @ instruction: 0xf7f19101 │ │ │ │ - bls 0x1b8ac8 │ │ │ │ - blls 0x1cb2f4 │ │ │ │ + bls 0x1b8bc8 │ │ │ │ + blls 0x1cb3f4 │ │ │ │ @ instruction: 0xf887fa5f │ │ │ │ ldmib r2, {r0, r8, fp, ip, pc}^ │ │ │ │ @ instruction: 0xf1c30500 │ │ │ │ @ instruction: 0xf1030620 │ │ │ │ @ instruction: 0xf1c30420 │ │ │ │ @ instruction: 0xf3c70900 │ │ │ │ - blx 0x903730 │ │ │ │ + blx 0x903830 │ │ │ │ @ instruction: 0xf04ffc03 │ │ │ │ - blx 0x245ef8 │ │ │ │ - b 0x1437318 │ │ │ │ + blx 0x245ff8 │ │ │ │ + b 0x1437418 │ │ │ │ @ instruction: 0xf1a30c06 │ │ │ │ - blx 0xa3b388 │ │ │ │ - blx 0x139318 │ │ │ │ - blx 0xa77f34 │ │ │ │ - blx 0x93732c │ │ │ │ - b 0x1436f28 │ │ │ │ - blx 0x8fcb34 │ │ │ │ - b 0x1276b30 │ │ │ │ + blx 0xa3b488 │ │ │ │ + blx 0x139418 │ │ │ │ + blx 0xa78034 │ │ │ │ + blx 0x93742c │ │ │ │ + b 0x1437028 │ │ │ │ + blx 0x8fcc34 │ │ │ │ + b 0x1276c30 │ │ │ │ sbcsmi r0, r8, r9, lsl #10 │ │ │ │ - strbmi pc, [r8], r1, asr #12 @ │ │ │ │ + ldrbpl pc, [r8], r1, asr #12 @ │ │ │ │ ldrteq pc, [r5], -r0, asr #5 @ │ │ │ │ - bl 0x28a744 │ │ │ │ - bl 0x1f9e54 │ │ │ │ + bl 0x28a844 │ │ │ │ + bl 0x1f9f54 │ │ │ │ stmdavs ip, {r0, r2, r9, fp} │ │ │ │ eorsls pc, r8, r6, asr r8 @ │ │ │ │ ldrdhi pc, [r4], -r0 │ │ │ │ - b 0xfe413b64 │ │ │ │ + b 0xfe413c64 │ │ │ │ @ instruction: 0xf8d10000 │ │ │ │ eormi ip, r8, r4 │ │ │ │ andeq lr, r9, r0, lsl #20 │ │ │ │ andvs r4, r8, r0, rrx │ │ │ │ andeq lr, ip, lr, lsl #21 │ │ │ │ cdpeq 1, 2, cr15, cr0, cr3, {6} │ │ │ │ andeq lr, sl, r0, lsl #20 │ │ │ │ andeq lr, r8, r0, lsl #20 │ │ │ │ andeq lr, ip, r0, lsl #21 │ │ │ │ @ instruction: 0xf1a36048 │ │ │ │ ldmib r2, {r5, sl, fp}^ │ │ │ │ - blx 0x101b7c │ │ │ │ + blx 0x101c7c │ │ │ │ sbcsmi pc, sl, lr, lsl #28 │ │ │ │ stc2 10, cr15, [ip], {32} @ │ │ │ │ andeq lr, lr, #270336 @ 0x42000 │ │ │ │ vpmax.u8 d15, d3, d16 │ │ │ │ sbceq lr, r7, r6, lsl #22 │ │ │ │ eorsvc pc, r7, r6, asr r8 @ │ │ │ │ andeq lr, ip, #270336 @ 0x42000 │ │ │ │ stmdavs r0, {r1, r2, r3, r7, fp, sp, lr}^ │ │ │ │ eormi r4, sl, r2, ror r0 │ │ │ │ rsbsmi r4, r2, sl, lsr r0 │ │ │ │ stmiavs sl, {r1, r3, r7, sp, lr}^ │ │ │ │ - b 0x1c9cf0 │ │ │ │ + b 0x1c9df0 │ │ │ │ andmi r0, r3, sl, lsl #6 │ │ │ │ sbcvs r4, fp, r3, asr r0 │ │ │ │ andlt r4, r5, r8, asr r6 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ stclt 7, cr15, [lr], {241} @ 0xf1 │ │ │ │ - bicvs pc, r0, sl, asr #4 │ │ │ │ + bicsvc pc, r0, sl, asr #4 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - andvc pc, ip, sl, asr #4 │ │ │ │ + andseq pc, ip, sl, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf6404b02 │ │ │ │ @ instruction: 0xf18b025f │ │ │ │ svclt 0x0000f841 │ │ │ │ - eorseq r1, r5, r4, lsl #16 │ │ │ │ + eorseq r1, r5, r4, lsl r9 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r1], r5, lsl #1 │ │ │ │ rsbsle r2, r6, r8, lsl #22 │ │ │ │ ldmdale sl!, {r0, r1, r2, r8, r9, fp, sp}^ │ │ │ │ smlabtcs r1, sp, r9, lr │ │ │ │ ldrbtcc pc, [pc], pc, asr #32 @ │ │ │ │ @ instruction: 0xf7f19303 │ │ │ │ - blls 0x1f8998 │ │ │ │ + blls 0x1f8a98 │ │ │ │ strcc pc, [r1, -pc, asr #32] │ │ │ │ @ instruction: 0xf1039a01 │ │ │ │ @ instruction: 0xf1c40438 │ │ │ │ - blx 0xa7b094 │ │ │ │ - blx 0x2b6c28 │ │ │ │ + blx 0xa7b194 │ │ │ │ + blx 0x2b6d28 │ │ │ │ msrmi CPSR_fs, #20971520 @ 0x1400000 │ │ │ │ ldreq pc, [r8, #-259] @ 0xfffffefd │ │ │ │ @ instruction: 0xf505fa26 │ │ │ │ strcs pc, [pc], -r0, asr #7 │ │ │ │ addsmi r4, ip, ip, lsr #6 │ │ │ │ cdpeq 0, 15, cr15, cr15, cr4, {0} │ │ │ │ strmi lr, [r0, #-2514] @ 0xfffff62e │ │ │ │ @ instruction: 0xf80efb07 │ │ │ │ str pc, [r7, -lr, lsr #23] │ │ │ │ stc2 10, cr15, [r3], {5} @ │ │ │ │ @ instruction: 0xf1a3b2c5 │ │ │ │ - bl 0x2f9cc8 │ │ │ │ - blx 0x1fd468 │ │ │ │ - b 0x1435c50 │ │ │ │ + bl 0x2f9dc8 │ │ │ │ + blx 0x1fd568 │ │ │ │ + b 0x1435d50 │ │ │ │ @ instruction: 0xf1c30c00 │ │ │ │ - blx 0x9f9cd8 │ │ │ │ - b 0x1435c5c │ │ │ │ - blx 0x1fcc60 │ │ │ │ + blx 0x9f9dd8 │ │ │ │ + b 0x1435d5c │ │ │ │ + blx 0x1fcd60 │ │ │ │ @ instruction: 0xf641f003 │ │ │ │ - vmls.i d20, d16, d0[2] │ │ │ │ - bl 0x1fad40 │ │ │ │ + @ instruction: 0xf2c054d8 │ │ │ │ + bl 0x1fae40 │ │ │ │ @ instruction: 0xf85401c5 │ │ │ │ stmdavs r9, {r0, r2, r4, r5, ip, lr}^ │ │ │ │ stmdbls r2, {r0, r8, ip, pc} │ │ │ │ rsbsmi r6, r8, pc, lsl #16 │ │ │ │ andeq lr, r8, r0, lsl #20 │ │ │ │ stcls 0, cr4, [r1, #-160] @ 0xffffff60 │ │ │ │ stmdavs pc, {r3, r4, r5, r6, lr}^ @ │ │ │ │ - b 0xfe411cac │ │ │ │ + b 0xfe411dac │ │ │ │ @ instruction: 0xf1a30007 │ │ │ │ - b 0xfcd14 │ │ │ │ + b 0xfce14 │ │ │ │ eormi r0, r8, lr │ │ │ │ subvs r4, r8, r8, ror r0 │ │ │ │ streq pc, [r0, -r3, asr #3]! │ │ │ │ andeq lr, r2, #3440640 @ 0x348000 │ │ │ │ stc2 10, cr15, [ip], {-0} @ │ │ │ │ - blx 0x909f14 │ │ │ │ - b 0x11b78cc │ │ │ │ - blx 0xfa4e4 │ │ │ │ - bl 0x2368c4 │ │ │ │ + blx 0x90a014 │ │ │ │ + b 0x11b79cc │ │ │ │ + blx 0xfa5e4 │ │ │ │ + bl 0x2369c4 │ │ │ │ @ instruction: 0xf85400c6 │ │ │ │ teqmi sl, #54 @ 0x36 │ │ │ │ stmdavs r0, {r2, r3, r7, fp, sp, lr}^ │ │ │ │ - b 0x1c9e54 │ │ │ │ + b 0x1c9f54 │ │ │ │ eorsmi r0, r3, r8, lsl #6 │ │ │ │ addvs r4, fp, r3, rrx │ │ │ │ subsmi r6, sl, fp, asr #17 │ │ │ │ andeq lr, lr, #8192 @ 0x2000 │ │ │ │ subsmi r4, sl, r2 │ │ │ │ strbmi r6, [r8], -sl, asr #1 │ │ │ │ pop {r0, r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f143f0 │ │ │ │ vpadd.i8 , q5, │ │ │ │ - vmla.f d22, d16, d0[0] │ │ │ │ + vsra.s64 , q0, #64 │ │ │ │ vrhadd.s8 d16, d10, d31 │ │ │ │ - vmla.i d22, d16, d0[7] │ │ │ │ - blmi 0x179db8 │ │ │ │ + vshr.s64 , q14, #64 │ │ │ │ + blmi 0x179eb8 │ │ │ │ andvs pc, r6, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xffa8f18a │ │ │ │ - eorseq r1, r5, r8, lsl r8 │ │ │ │ + eorseq r1, r5, r8, lsr #18 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r0], r5, lsl #1 │ │ │ │ @ instruction: 0xf0002b10 │ │ │ │ - blcs 0x4d9f60 │ │ │ │ + blcs 0x4da060 │ │ │ │ addshi pc, r2, r0, lsl #4 │ │ │ │ smlabtcs r1, sp, r9, lr │ │ │ │ - ldrbcc pc, [pc, #79]! @ 0xf9d7f @ │ │ │ │ + ldrbcc pc, [pc, #79]! @ 0xf9e7f @ │ │ │ │ @ instruction: 0xf7f19303 │ │ │ │ - blls 0x1f8864 │ │ │ │ - bls 0x166858 │ │ │ │ + blls 0x1f8964 │ │ │ │ + bls 0x166958 │ │ │ │ ldceq 1, cr15, [r0], #-12 │ │ │ │ strteq pc, [r0], #-460 @ 0xfffffe34 │ │ │ │ stc2 10, cr15, [ip], {37} @ 0x25 @ │ │ │ │ vst1.8 {d15-d16}, [r4], r5 │ │ │ │ @ instruction: 0x0c04ea4c │ │ │ │ ldreq pc, [r0], #-259 @ 0xfffffefd │ │ │ │ vst1.8 {d15-d16}, [r4 :128], r5 │ │ │ │ @ instruction: 0x0c04ea4c │ │ │ │ ldmib r2, {sl, sp}^ │ │ │ │ - blx 0x413164 │ │ │ │ - blx 0x278d74 │ │ │ │ - blx 0x8f9578 │ │ │ │ - b 0x14f73a0 │ │ │ │ - bl 0x80cda4 │ │ │ │ + blx 0x413264 │ │ │ │ + blx 0x278e74 │ │ │ │ + blx 0x8f9678 │ │ │ │ + b 0x14f74a0 │ │ │ │ + bl 0x80cea4 │ │ │ │ @ instruction: 0xf1440c05 │ │ │ │ strteq r0, [r4], #-1024 @ 0xfffffc00 │ │ │ │ ldrmi lr, [ip], #-2628 @ 0xfffff5bc │ │ │ │ @ instruction: 0x4c0cea4f │ │ │ │ @ instruction: 0x0c05eb1c │ │ │ │ streq pc, [r0], #-324 @ 0xfffffebc │ │ │ │ - b 0x11fae20 │ │ │ │ - b 0x14cae04 │ │ │ │ - bl 0x80cdc8 │ │ │ │ + b 0x11faf20 │ │ │ │ + b 0x14caf04 │ │ │ │ + bl 0x80cec8 │ │ │ │ vmull.u8 q8, d0, d5 │ │ │ │ @ instruction: 0xf1a3250f │ │ │ │ @ instruction: 0xf1440020 │ │ │ │ - blx 0x27ada8 │ │ │ │ - b 0x14b5dac │ │ │ │ + blx 0x27aea8 │ │ │ │ + b 0x14b5eac │ │ │ │ @ instruction: 0xf1c30e00 │ │ │ │ - blx 0xa79e34 │ │ │ │ - b 0x14b5db8 │ │ │ │ - blx 0x27d5bc │ │ │ │ + blx 0xa79f34 │ │ │ │ + b 0x14b5eb8 │ │ │ │ + blx 0x27d6bc │ │ │ │ @ instruction: 0xf641f003 │ │ │ │ - vmlsl.s q10, d16, d0[2] │ │ │ │ - bl 0x27b69c │ │ │ │ + @ instruction: 0xf2c056d8 │ │ │ │ + bl 0x27b79c │ │ │ │ @ instruction: 0xf85601c7 │ │ │ │ @ instruction: 0xf8d17037 │ │ │ │ stmdbls r2, {r2, ip, pc} │ │ │ │ stmdavs pc, {r0, r8, r9, sl, ip, pc} @ │ │ │ │ svcls 0x00014078 │ │ │ │ andeq lr, ip, r0, lsl #20 │ │ │ │ stmdavs pc, {r3, r4, r5, lr} @ │ │ │ │ andvs r4, r8, r8, ror r0 │ │ │ │ @ instruction: 0xf1a36848 │ │ │ │ - b 0xfe47ba70 │ │ │ │ - b 0x47d5f4 │ │ │ │ - b 0x47d608 │ │ │ │ - b 0xfe47d620 │ │ │ │ + b 0xfe47bb70 │ │ │ │ + b 0x47d6f4 │ │ │ │ + b 0x47d708 │ │ │ │ + b 0xfe47d720 │ │ │ │ subvs r0, r8, r0 │ │ │ │ cdpeq 1, 2, cr15, cr0, cr3, {6} │ │ │ │ andeq lr, r2, #3440640 @ 0x348000 │ │ │ │ @ instruction: 0xf707fa00 │ │ │ │ - blx 0x90a078 │ │ │ │ + blx 0x90a178 │ │ │ │ teqpmi sl, #14, 28 @ p-variant is OBSOLETE @ 0xe0 │ │ │ │ vpmax.u8 d15, d3, d0 │ │ │ │ sbceq lr, r5, r6, lsl #22 │ │ │ │ eorsvs pc, r5, r6, asr r8 @ │ │ │ │ andeq lr, lr, #270336 @ 0x42000 │ │ │ │ stmdavs r0, {r0, r2, r3, r7, fp, sp, lr}^ │ │ │ │ - b 0x1c9fd8 │ │ │ │ + b 0x1ca0d8 │ │ │ │ eorsmi r0, r3, ip, lsl #6 │ │ │ │ addvs r4, fp, fp, rrx │ │ │ │ subsmi r6, sl, fp, asr #17 │ │ │ │ andmi r4, r2, r2, lsr #32 │ │ │ │ sbcvs r4, sl, sl, asr r0 │ │ │ │ andlt r4, r5, r0, asr #12 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ - blt 0xff237e10 │ │ │ │ - bicvs pc, r0, sl, asr #4 │ │ │ │ + blt 0xff237f10 │ │ │ │ + bicsvc pc, r0, sl, asr #4 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - rscsvs pc, ip, sl, asr #4 │ │ │ │ + andeq pc, ip, sl, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf6404b02 │ │ │ │ @ instruction: 0xf18a0261 │ │ │ │ svclt 0x0000fef7 │ │ │ │ - eorseq r1, r5, ip, lsr #16 │ │ │ │ + eorseq r1, r5, ip, lsr r9 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r0], r5, lsl #1 │ │ │ │ rsble r2, sl, r0, lsr #22 │ │ │ │ stmdale lr!, {r0, r1, r2, r3, r4, r8, r9, fp, sp}^ │ │ │ │ movwcs lr, #10701 @ 0x29cd │ │ │ │ @ instruction: 0xf7f19101 │ │ │ │ - bls 0x1b8708 │ │ │ │ + bls 0x1b8808 │ │ │ │ ldmib r2, {r0, r1, r8, r9, fp, ip, pc}^ │ │ │ │ @ instruction: 0xf1034500 │ │ │ │ subsmi r0, lr, #32, 28 @ 0x200 │ │ │ │ stc2 10, cr15, [r3], {5} @ │ │ │ │ - ldrbcc pc, [pc, #79]! @ 0xf9ef7 @ │ │ │ │ + ldrbcc pc, [pc, #79]! @ 0xf9ff7 @ │ │ │ │ @ instruction: 0xf606fa05 │ │ │ │ vseleq.f32 s30, s28, s11 │ │ │ │ vmlseq.f32 s28, s12, s28 │ │ │ │ sbclt r4, r6, #221 @ 0xdd │ │ │ │ vmlseq.f32 s28, s10, s28 │ │ │ │ - strcs pc, [pc, #-960] @ 0xf9b00 │ │ │ │ + strcs pc, [pc, #-960] @ 0xf9c00 │ │ │ │ eoreq pc, r0, r3, lsr #3 │ │ │ │ vseleq.f32 s30, s6, s28 │ │ │ │ @ instruction: 0xf000fa04 │ │ │ │ @ instruction: 0x0c00ea4c │ │ │ │ eoreq pc, r0, r3, asr #3 │ │ │ │ @ instruction: 0xf000fa24 │ │ │ │ @ instruction: 0x0c00ea4c │ │ │ │ @ instruction: 0xf003fa04 │ │ │ │ - strbmi pc, [r8], #1601 @ 0x641 @ │ │ │ │ + ldrbpl pc, [r8], #1601 @ 0x641 @ │ │ │ │ ldrteq pc, [r5], #-704 @ 0xfffffd40 @ │ │ │ │ biceq lr, r6, r4, lsl #22 │ │ │ │ eorsls pc, r6, r4, asr r8 @ │ │ │ │ stmdbls r1, {r0, r1, r2, r3, r6, fp, sp, lr} │ │ │ │ rsbsmi r6, r0, lr, lsl #16 │ │ │ │ andeq lr, lr, r0, lsl #20 │ │ │ │ andeq lr, r9, r0, lsl #20 │ │ │ │ stmdavs lr, {r4, r5, r6, lr}^ │ │ │ │ - b 0xfe411f28 │ │ │ │ + b 0xfe412028 │ │ │ │ @ instruction: 0xf1c30006 │ │ │ │ - b 0xfcf90 │ │ │ │ + b 0xfd090 │ │ │ │ eorsmi r0, r8, lr │ │ │ │ subvs r4, r8, r0, ror r0 │ │ │ │ strteq pc, [r0], -r3, lsr #3 │ │ │ │ andeq lr, r2, #3440640 @ 0x348000 │ │ │ │ @ instruction: 0xf606fa00 │ │ │ │ - blx 0x90a190 │ │ │ │ + blx 0x90a290 │ │ │ │ teqpmi r2, #12, 24 @ p-variant is OBSOLETE @ 0xc00 │ │ │ │ vpmax.u8 d15, d3, d0 │ │ │ │ sbceq lr, r5, r4, lsl #22 │ │ │ │ eorspl pc, r5, r4, asr r8 @ │ │ │ │ andeq lr, ip, #270336 @ 0x42000 │ │ │ │ stmvs r8, {r2, r6, fp, sp, lr} │ │ │ │ - b 0x1ca050 │ │ │ │ + b 0x1ca150 │ │ │ │ eormi r0, fp, lr, lsl #6 │ │ │ │ addvs r4, fp, r3, asr #32 │ │ │ │ subsmi r6, sl, fp, asr #17 │ │ │ │ andeq lr, lr, #8192 @ 0x2000 │ │ │ │ subsmi r4, sl, r2, lsr #32 │ │ │ │ strbmi r6, [r0], -sl, asr #1 │ │ │ │ pop {r0, r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f143f0 │ │ │ │ vpmin.s8 d27, d10, d23 │ │ │ │ - vmla.f d22, d16, d0[0] │ │ │ │ - vrhadd.s8 d16, d10, d31 │ │ │ │ - vaddl.s8 , d0, d12 │ │ │ │ - blmi 0x17a034 │ │ │ │ + vsra.s64 , q0, #64 │ │ │ │ + @ instruction: 0xf64a012f │ │ │ │ + vmov.i32 d16, #12 @ 0x0000000c │ │ │ │ + blmi 0x17a134 │ │ │ │ rsbeq pc, r2, #64, 12 @ 0x4000000 │ │ │ │ cdp2 1, 6, cr15, cr10, cr10, {4} │ │ │ │ - eorseq r1, r5, r0, asr #16 │ │ │ │ + eorseq r1, r5, r0, asr r9 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec5118c │ │ │ │ + bl 0xfec5128c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ strmi r4, [ip], -r7, lsl #12 │ │ │ │ andcc lr, r0, #3358720 @ 0x334000 │ │ │ │ @ instruction: 0xf996f7f1 │ │ │ │ - bls 0x160ba4 │ │ │ │ + bls 0x160ca4 │ │ │ │ stmdale r5!, {r4, r8, r9, fp, sp} │ │ │ │ - strbmi pc, [r8], r1, asr #12 @ │ │ │ │ + ldrbpl pc, [r8], r1, asr #12 @ │ │ │ │ ldrteq pc, [r5], -r0, asr #5 @ │ │ │ │ stccc 6, cr4, [r2], {5} │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf912b2e8 │ │ │ │ @ instruction: 0xf834c01e │ │ │ │ @ instruction: 0xf10e1f02 │ │ │ │ vmull.p8 q8, d5, d1 │ │ │ │ @ instruction: 0xf1be058f │ │ │ │ @ instruction: 0xf8560f08 │ │ │ │ - blx 0x3fa094 │ │ │ │ - b 0x438fe4 │ │ │ │ - b 0x93cfdc │ │ │ │ - b 0x13fa3e0 │ │ │ │ + blx 0x3fa194 │ │ │ │ + b 0x4390e4 │ │ │ │ + b 0x93d0dc │ │ │ │ + b 0x13fa4e0 │ │ │ │ @ instruction: 0xf8a40c01 │ │ │ │ mvnle ip, r0 │ │ │ │ andlt r4, r3, r8, lsr r6 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ ldmiblt r0!, {r0, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - bicvs pc, r0, sl, asr #4 │ │ │ │ + bicsvc pc, r0, sl, asr #4 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - andsvc pc, ip, sl, asr #4 │ │ │ │ + eoreq pc, ip, sl, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf6404b02 │ │ │ │ @ instruction: 0xf18a0281 │ │ │ │ svclt 0x0000fe23 │ │ │ │ - eorseq r1, r5, r4, asr r8 │ │ │ │ + eorseq r1, r5, r4, ror #18 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec5121c │ │ │ │ + bl 0xfec5131c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ strmi r4, [ip], -r7, lsl #12 │ │ │ │ andcc lr, r0, #3358720 @ 0x334000 │ │ │ │ @ instruction: 0xf94ef7f1 │ │ │ │ - bls 0x160c34 │ │ │ │ + bls 0x160d34 │ │ │ │ stmdale r5!, {r4, r8, r9, fp, sp} │ │ │ │ - strbmi pc, [r8], r1, asr #12 @ │ │ │ │ + ldrbpl pc, [r8], r1, asr #12 @ │ │ │ │ ldrteq pc, [r5], -r0, asr #5 @ │ │ │ │ stccc 6, cr4, [r2], {5} │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf812b2e8 │ │ │ │ @ instruction: 0xf834c01e │ │ │ │ @ instruction: 0xf10e1f02 │ │ │ │ vmull.p8 q8, d5, d1 │ │ │ │ @ instruction: 0xf1be058f │ │ │ │ @ instruction: 0xf8560f08 │ │ │ │ - blx 0x3fa124 │ │ │ │ - b 0x439074 │ │ │ │ - b 0x93d06c │ │ │ │ - b 0x13fa470 │ │ │ │ + blx 0x3fa224 │ │ │ │ + b 0x439174 │ │ │ │ + b 0x93d16c │ │ │ │ + b 0x13fa570 │ │ │ │ @ instruction: 0xf8a40c01 │ │ │ │ mvnle ip, r0 │ │ │ │ andlt r4, r3, r8, lsr r6 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ stmiblt r8!, {r0, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - bicvs pc, r0, sl, asr #4 │ │ │ │ + bicsvc pc, r0, sl, asr #4 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - andsvc pc, ip, sl, asr #4 │ │ │ │ + eoreq pc, ip, sl, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf6404b02 │ │ │ │ @ instruction: 0xf18a0281 │ │ │ │ svclt 0x0000fddb │ │ │ │ - eorseq r1, r5, r8, ror #16 │ │ │ │ + eorseq r1, r5, r8, ror r9 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec512ac │ │ │ │ + bl 0xfec513ac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ strmi r4, [sp], -r7, lsl #12 │ │ │ │ andcc lr, r0, #3358720 @ 0x334000 │ │ │ │ @ instruction: 0xf906f7f1 │ │ │ │ - bls 0x160cc4 │ │ │ │ + bls 0x160dc4 │ │ │ │ stmdale r5!, {r4, r8, r9, fp, sp} │ │ │ │ @ instruction: 0xf04f4604 │ │ │ │ svcne 0x00280c00 │ │ │ │ - strbmi pc, [r8, #1601] @ 0x641 @ │ │ │ │ + ldrbpl pc, [r8, #1601] @ 0x641 @ │ │ │ │ ldreq pc, [r5, #-704]! @ 0xfffffd40 │ │ │ │ eorne pc, ip, r2, lsr r9 @ │ │ │ │ mcr2 10, 4, pc, cr4, cr15, {2} @ │ │ │ │ svcvs 0x0004f850 │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ - strne pc, [pc], #-964 @ 0xfa0ec │ │ │ │ + strne pc, [pc], #-964 @ 0xfa1ec │ │ │ │ svceq 0x0004f1bc │ │ │ │ eors pc, lr, r5, asr r8 @ │ │ │ │ @ instruction: 0xf103fa01 │ │ │ │ smlabbeq r6, r1, sl, lr │ │ │ │ tsteq lr, r1, lsl #20 │ │ │ │ smlabbeq r6, r1, sl, lr │ │ │ │ mvnle r6, r1 │ │ │ │ andlt r4, r3, r8, lsr r6 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ stmdblt r0!, {r0, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - bicvs pc, r0, sl, asr #4 │ │ │ │ + bicsvc pc, r0, sl, asr #4 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - andsvc pc, ip, sl, asr #4 │ │ │ │ + eoreq pc, ip, sl, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf6404b02 │ │ │ │ @ instruction: 0xf18a0281 │ │ │ │ svclt 0x0000fd93 │ │ │ │ - eorseq r1, r5, ip, ror r8 │ │ │ │ + eorseq r1, r5, ip, lsl #19 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec5133c │ │ │ │ + bl 0xfec5143c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ strmi r4, [sp], -r7, lsl #12 │ │ │ │ andcc lr, r0, #3358720 @ 0x334000 │ │ │ │ @ instruction: 0xf8bef7f1 │ │ │ │ - bls 0x160d54 │ │ │ │ + bls 0x160e54 │ │ │ │ stmdale r5!, {r4, r8, r9, fp, sp} │ │ │ │ @ instruction: 0xf04f4604 │ │ │ │ svcne 0x00280c00 │ │ │ │ - strbmi pc, [r8, #1601] @ 0x641 @ │ │ │ │ + ldrbpl pc, [r8, #1601] @ 0x641 @ │ │ │ │ ldreq pc, [r5, #-704]! @ 0xfffffd40 │ │ │ │ eorne pc, ip, r2, lsr r8 @ │ │ │ │ mcr2 10, 4, pc, cr4, cr15, {2} @ │ │ │ │ svcvs 0x0004f850 │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ - strne pc, [pc], #-964 @ 0xfa17c │ │ │ │ + strne pc, [pc], #-964 @ 0xfa27c │ │ │ │ svceq 0x0004f1bc │ │ │ │ eors pc, lr, r5, asr r8 @ │ │ │ │ @ instruction: 0xf103fa01 │ │ │ │ smlabbeq r6, r1, sl, lr │ │ │ │ tsteq lr, r1, lsl #20 │ │ │ │ smlabbeq r6, r1, sl, lr │ │ │ │ mvnle r6, r1 │ │ │ │ andlt r4, r3, r8, lsr r6 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ ldmdblt r8, {r0, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - bicvs pc, r0, sl, asr #4 │ │ │ │ + bicsvc pc, r0, sl, asr #4 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - andsvc pc, ip, sl, asr #4 │ │ │ │ + eoreq pc, ip, sl, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf6404b02 │ │ │ │ @ instruction: 0xf18a0281 │ │ │ │ svclt 0x0000fd4b │ │ │ │ - mlaseq r5, r0, r8, r1 │ │ │ │ + eorseq r1, r5, r0, lsr #19 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec513cc │ │ │ │ + bl 0xfec514cc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ strmi r4, [sp], -r7, lsl #12 │ │ │ │ movwls r4, #5654 @ 0x1616 │ │ │ │ @ instruction: 0xf876f7f1 │ │ │ │ - blcs 0x520de8 │ │ │ │ + blcs 0x520ee8 │ │ │ │ strmi sp, [r4], -r4, lsr #16 │ │ │ │ cdpeq 1, 0, cr15, cr2, cr5, {5} │ │ │ │ strcc r4, [lr, #-1584] @ 0xfffff9d0 │ │ │ │ - strbmi pc, [r8], r1, asr #12 @ │ │ │ │ + ldrbpl pc, [r8], r1, asr #12 @ │ │ │ │ ldrteq pc, [r5], -r0, asr #5 @ │ │ │ │ @ instruction: 0xf990b2e2 │ │ │ │ @ instruction: 0xf83ec001 │ │ │ │ andcc r1, r2, r2, lsl #30 │ │ │ │ - streq pc, [pc], #964 @ 0xfa208 │ │ │ │ + streq pc, [pc], #964 @ 0xfa308 │ │ │ │ eorscs pc, r2, r6, asr r8 @ │ │ │ │ stc2 10, cr15, [r3], {12} @ │ │ │ │ - b 0x40b7e8 │ │ │ │ - b 0x93d220 │ │ │ │ - b 0x13fa624 │ │ │ │ + b 0x40b8e8 │ │ │ │ + b 0x93d320 │ │ │ │ + b 0x13fa724 │ │ │ │ @ instruction: 0xf8ae0c01 │ │ │ │ mvnle ip, r0 │ │ │ │ andlt r4, r3, r8, lsr r6 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ ldmlt r2, {r0, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - bicvs pc, r0, sl, asr #4 │ │ │ │ + bicsvc pc, r0, sl, asr #4 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - andsvc pc, ip, sl, asr #4 │ │ │ │ + eoreq pc, ip, sl, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf6404b02 │ │ │ │ @ instruction: 0xf18a0282 │ │ │ │ svclt 0x0000fd05 │ │ │ │ - eorseq r1, r5, r4, lsr #17 │ │ │ │ + ldrhteq r1, [r5], -r4 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec51458 │ │ │ │ + bl 0xfec51558 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ strmi r4, [sp], -r7, lsl #12 │ │ │ │ movwls r4, #5654 @ 0x1616 │ │ │ │ @ instruction: 0xf830f7f1 │ │ │ │ - blcs 0x520e74 │ │ │ │ + blcs 0x520f74 │ │ │ │ strmi sp, [r4], -r4, lsr #16 │ │ │ │ cdpeq 1, 0, cr15, cr2, cr5, {5} │ │ │ │ strcc r4, [lr, #-1584] @ 0xfffff9d0 │ │ │ │ - strbmi pc, [r8], r1, asr #12 @ │ │ │ │ + ldrbpl pc, [r8], r1, asr #12 @ │ │ │ │ ldrteq pc, [r5], -r0, asr #5 @ │ │ │ │ @ instruction: 0xf890b2e2 │ │ │ │ @ instruction: 0xf83ec001 │ │ │ │ andcc r1, r2, r2, lsl #30 │ │ │ │ - streq pc, [pc], #964 @ 0xfa294 │ │ │ │ + streq pc, [pc], #964 @ 0xfa394 │ │ │ │ eorscs pc, r2, r6, asr r8 @ │ │ │ │ stc2 10, cr15, [r3], {12} @ │ │ │ │ - b 0x40b874 │ │ │ │ - b 0x93d2ac │ │ │ │ - b 0x13fa6b0 │ │ │ │ + b 0x40b974 │ │ │ │ + b 0x93d3ac │ │ │ │ + b 0x13fa7b0 │ │ │ │ @ instruction: 0xf8ae0c01 │ │ │ │ mvnle ip, r0 │ │ │ │ andlt r4, r3, r8, lsr r6 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ stmlt ip, {r0, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - bicvs pc, r0, sl, asr #4 │ │ │ │ + bicsvc pc, r0, sl, asr #4 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - andsvc pc, ip, sl, asr #4 │ │ │ │ + eoreq pc, ip, sl, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf6404b02 │ │ │ │ @ instruction: 0xf18a0282 │ │ │ │ svclt 0x0000fcbf │ │ │ │ - ldrhteq r1, [r5], -r8 │ │ │ │ + eorseq r1, r5, r8, asr #19 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec514e4 │ │ │ │ + bl 0xfec515e4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ strmi r4, [ip], -r7, lsl #12 │ │ │ │ movwls r4, #5653 @ 0x1615 │ │ │ │ @ instruction: 0xffeaf7f0 │ │ │ │ - blcs 0x520f00 │ │ │ │ + blcs 0x521000 │ │ │ │ strtmi sp, [sl], -r2, lsr #16 │ │ │ │ stceq 1, cr15, [r4], {164} @ 0xa4 │ │ │ │ - strbmi pc, [r8, #1601] @ 0x641 @ │ │ │ │ + ldrbpl pc, [r8, #1601] @ 0x641 @ │ │ │ │ ldreq pc, [r5, #-704]! @ 0xfffffd40 │ │ │ │ @ instruction: 0xf9b2340c │ │ │ │ - blx 0x18be31c │ │ │ │ + blx 0x18be41c │ │ │ │ @ instruction: 0xf85cfe80 │ │ │ │ andcc r6, r4, #4, 30 │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ eors pc, lr, r5, asr r8 @ │ │ │ │ @ instruction: 0x40714099 │ │ │ │ - b 0x14b8bc │ │ │ │ - b 0xfe13a768 │ │ │ │ + b 0x14b9bc │ │ │ │ + b 0xfe13a868 │ │ │ │ @ instruction: 0xf8cc0106 │ │ │ │ mvnle r1, r0 │ │ │ │ andlt r4, r3, r8, lsr r6 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ stmdalt r8, {r0, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - bicvs pc, r0, sl, asr #4 │ │ │ │ + bicsvc pc, r0, sl, asr #4 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - andsvc pc, ip, sl, asr #4 │ │ │ │ + eoreq pc, ip, sl, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf6404b02 │ │ │ │ @ instruction: 0xf18a0282 │ │ │ │ svclt 0x0000fc7b │ │ │ │ - eorseq r1, r5, ip, asr #17 │ │ │ │ + ldrsbteq r1, [r5], -ip │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec5156c │ │ │ │ + bl 0xfec5166c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ strmi r4, [ip], -r7, lsl #12 │ │ │ │ movwls r4, #5653 @ 0x1615 │ │ │ │ @ instruction: 0xffa6f7f0 │ │ │ │ - blcs 0x520f88 │ │ │ │ + blcs 0x521088 │ │ │ │ strtmi sp, [sl], -r1, lsr #16 │ │ │ │ stceq 1, cr15, [r4], {164} @ 0xa4 │ │ │ │ - strbmi pc, [r8, #1601] @ 0x641 @ │ │ │ │ + ldrbpl pc, [r8, #1601] @ 0x641 @ │ │ │ │ ldreq pc, [r5, #-704]! @ 0xfffffd40 │ │ │ │ ldmdahi r1, {r2, r3, sl, ip, sp}^ │ │ │ │ mcr2 10, 4, pc, cr0, cr15, {2} @ │ │ │ │ svcvs 0x0004f85c │ │ │ │ vsubl.u8 , d0, d4 │ │ │ │ @ instruction: 0xf855100f │ │ │ │ addsmi lr, r9, lr, lsr r0 │ │ │ │ @@ -239633,107 +239699,107 @@ │ │ │ │ tsteq lr, r1, lsl #20 │ │ │ │ smlabbeq r6, r1, sl, lr │ │ │ │ andne pc, r0, ip, asr #17 │ │ │ │ ldrtmi sp, [r8], -fp, ror #3 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f140f0 │ │ │ │ vadd.i8 d27, d10, d5 │ │ │ │ - vmla.f d22, d16, d0[0] │ │ │ │ - vrhadd.s8 d16, d10, d31 │ │ │ │ - vmov.i32 d23, #12 @ 0x0000000c │ │ │ │ - blmi 0x17a498 │ │ │ │ + vsra.s64 , q0, #64 │ │ │ │ + @ instruction: 0xf64a012f │ │ │ │ + vaddl.s8 q8, d0, d28 │ │ │ │ + blmi 0x17a598 │ │ │ │ addeq pc, r2, #64, 12 @ 0x4000000 │ │ │ │ ldc2 1, cr15, [r8], #-552 @ 0xfffffdd8 │ │ │ │ - eorseq r1, r5, r0, ror #17 │ │ │ │ + ldrshteq r1, [r5], -r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec515f0 │ │ │ │ + bl 0xfec516f0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ stmib sp, {r2, r9, sl, lr}^ │ │ │ │ movwls r2, #4354 @ 0x1102 │ │ │ │ @ instruction: 0xff64f7f0 │ │ │ │ @ instruction: 0xf04f9a02 │ │ │ │ stmdbls r3, {sl, fp} │ │ │ │ - bcc 0x1a1014 │ │ │ │ + bcc 0x1a1114 │ │ │ │ svceq 0x0001f010 │ │ │ │ andeq pc, r2, #-2147483648 @ 0x80000000 │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf8b2bf1e │ │ │ │ - blx 0x14b2424 │ │ │ │ + blx 0x14b2524 │ │ │ │ @ instruction: 0xf801fe03 │ │ │ │ @ instruction: 0xf10ce01c │ │ │ │ @ instruction: 0xf1bc0c01 │ │ │ │ mvnle r0, r8, lsl #30 │ │ │ │ andlt r4, r4, r0, lsr #12 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ svclt 0x00caf7f0 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strmi fp, [r0], r2, lsl #1 │ │ │ │ @ instruction: 0xf6411f15 │ │ │ │ - vmlsl.s q10, d16, d0[2] │ │ │ │ + @ instruction: 0xf2c056d8 │ │ │ │ stmib sp, {r0, r2, r4, r5, r9, sl}^ │ │ │ │ @ instruction: 0xf7f03100 │ │ │ │ ldmib sp, {r0, r1, r4, r5, r8, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ strmi r3, [r4], -r0, lsl #2 │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ stc2 10, cr15, [r4], {95} @ 0x5f @ │ │ │ │ svccs 0x0004f855 │ │ │ │ eoreq pc, lr, r1, lsr r8 @ │ │ │ │ - strne pc, [pc], #-964 @ 0xfa480 │ │ │ │ + strne pc, [pc], #-964 @ 0xfa580 │ │ │ │ eorsvc pc, ip, r6, asr r8 @ │ │ │ │ stc2 10, cr15, [r3], {34} @ 0x22 @ │ │ │ │ @ instruction: 0x0c07ea0c │ │ │ │ andeq lr, r7, #32, 20 @ 0x20000 │ │ │ │ @ instruction: 0x0c02ea4c │ │ │ │ eorgt pc, lr, r1, lsr #16 │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ svceq 0x0004f1be │ │ │ │ strbmi sp, [r0], -r6, ror #3 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f041f0 │ │ │ │ svclt 0x0000bf93 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec516b8 │ │ │ │ + bl 0xfec517b8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ stmib sp, {r2, r9, sl, lr}^ │ │ │ │ movwls r2, #4354 @ 0x1102 │ │ │ │ @ instruction: 0xff00f7f0 │ │ │ │ vmlsl.u8 , d0, d2 │ │ │ │ stmdbls r3, {r0, r1, r2, r3, r6} │ │ │ │ @ instruction: 0xf1a29b01 │ │ │ │ andcc r0, lr, #512 @ 0x200 │ │ │ │ svceq 0x0001f010 │ │ │ │ stceq 1, cr15, [r2], {12} │ │ │ │ addseq lr, r0, pc, asr #20 │ │ │ │ tstpeq r2, r1, lsl #2 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf8bcbf1e │ │ │ │ - blx 0x14b24f4 │ │ │ │ + blx 0x14b25f4 │ │ │ │ @ instruction: 0xf801fe03 │ │ │ │ ldrmi lr, [r4, #3073] @ 0xc01 │ │ │ │ strtmi sp, [r0], -lr, ror #3 │ │ │ │ pop {r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f04010 │ │ │ │ svclt 0x0000bf65 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strmi fp, [ip], -r2, lsl #1 │ │ │ │ pkhbtmi r4, r0, r5, lsl #12 │ │ │ │ - strbmi pc, [r8], r1, asr #12 @ │ │ │ │ + ldrbpl pc, [r8], r1, asr #12 @ │ │ │ │ ldrteq pc, [r5], -r0, asr #5 @ │ │ │ │ @ instruction: 0xf7f09301 │ │ │ │ - blls 0x17a068 │ │ │ │ + blls 0x17a168 │ │ │ │ vrsubhn.i16 d20, q0, │ │ │ │ svcne 0x002c008f │ │ │ │ - blx 0x18c7970 │ │ │ │ + blx 0x18c7a70 │ │ │ │ @ instruction: 0xf854fc80 │ │ │ │ @ instruction: 0xf8b12f04 │ │ │ │ tstcc r4, r2 │ │ │ │ adcmi r0, r5, #0, 18 │ │ │ │ eorsvc pc, ip, r6, asr r8 @ │ │ │ │ stc2 10, cr15, [r3], {34} @ 0x22 @ │ │ │ │ @ instruction: 0x0c07ea0c │ │ │ │ @@ -239741,71 +239807,71 @@ │ │ │ │ @ instruction: 0x0c0eea4c │ │ │ │ stcgt 8, cr15, [r2], {33} @ 0x21 │ │ │ │ strbmi sp, [r0], -r9, ror #3 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f041f0 │ │ │ │ svclt 0x0000bf2f │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec51780 │ │ │ │ + bl 0xfec51880 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ @ instruction: 0x46061e94 │ │ │ │ smlabtcc r0, sp, r9, lr │ │ │ │ mrc2 7, 4, pc, cr12, cr0, {7} │ │ │ │ andcs r9, r0, #0, 22 │ │ │ │ @ instruction: 0x1e5d9901 │ │ │ │ - blcs 0x10c75a8 │ │ │ │ + blcs 0x10c76a8 │ │ │ │ @ instruction: 0xf8b4d819 │ │ │ │ - blx 0xcb25a8 │ │ │ │ + blx 0xcb26a8 │ │ │ │ @ instruction: 0xf00cfc05 │ │ │ │ - blx 0xc7d5b4 │ │ │ │ - bl 0x839dc0 │ │ │ │ + blx 0xc7d6b4 │ │ │ │ + bl 0x839ec0 │ │ │ │ @ instruction: 0xf0100c0e │ │ │ │ svclt 0x00180f01 │ │ │ │ andsgt pc, r2, r1, lsl #16 │ │ │ │ vsubl.u8 , d0, d1 │ │ │ │ - bcs 0x2fa804 │ │ │ │ + bcs 0x2fa904 │ │ │ │ ldrtmi sp, [r0], -r8, ror #3 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f04070 │ │ │ │ @ instruction: 0xf04fbeff │ │ │ │ strb r0, [ip, r0, lsl #24]! │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ svcne 0x0014b082 │ │ │ │ @ instruction: 0xf6414680 │ │ │ │ - vmls.f d20, d16, d0[2] │ │ │ │ + vshl.s64 , q4, #0 │ │ │ │ stmib sp, {r0, r2, r4, r5, r8, sl}^ │ │ │ │ @ instruction: 0xf7f03100 │ │ │ │ - blls 0x139f98 │ │ │ │ + blls 0x13a098 │ │ │ │ stmdbls r1, {r9, sp} │ │ │ │ strcc r1, [r4], #-3678 @ 0xfffff1a2 │ │ │ │ stmdale r0!, {r0, r1, r2, r3, r4, r5, r8, r9, fp, sp} │ │ │ │ - blx 0xad46b0 │ │ │ │ - blx 0xaf9630 │ │ │ │ + blx 0xad47b0 │ │ │ │ + blx 0xaf9730 │ │ │ │ @ instruction: 0xf00cfe03 │ │ │ │ - bl 0x7fd624 │ │ │ │ + bl 0x7fd724 │ │ │ │ sbclt r0, r7, #3584 @ 0xe00 │ │ │ │ eor pc, r2, r1, lsr r8 @ │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ eorsvc pc, r7, r5, asr r8 @ │ │ │ │ vmlaeq.f32 s28, s14, s29 │ │ │ │ @ instruction: 0x0c07ea0c │ │ │ │ @ instruction: 0x0c0cea4e │ │ │ │ eorgt pc, r2, r1, lsr #16 │ │ │ │ - bcs 0x206e48 │ │ │ │ + bcs 0x206f48 │ │ │ │ strbmi sp, [r0], -r1, ror #3 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f041f0 │ │ │ │ @ instruction: 0xf04fbec1 │ │ │ │ strb r0, [r4, r0, lsl #24]! │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec51860 │ │ │ │ + bl 0xfec51960 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ @ instruction: 0x461c4615 │ │ │ │ tstls r1, r6, lsl #12 │ │ │ │ mcr2 7, 1, pc, cr12, cr0, {7} @ │ │ │ │ @ instruction: 0xf3c09b01 │ │ │ │ @ instruction: 0xf105014f │ │ │ │ @@ -239833,69 +239899,69 @@ │ │ │ │ svceq 0x00e8f8cc │ │ │ │ @ instruction: 0x460d4616 │ │ │ │ pkhbtmi r4, r0, ip, lsl #12 │ │ │ │ ldc2l 7, cr15, [r6, #960]! @ 0x3c0 │ │ │ │ vrsubhn.i16 d20, q0, │ │ │ │ @ instruction: 0xf106038f │ │ │ │ svcne 0x0030020c │ │ │ │ - strbmi pc, [r8, #1601] @ 0x641 @ │ │ │ │ + ldrbpl pc, [r8, #1601] @ 0x641 @ │ │ │ │ ldreq pc, [r5, #-704]! @ 0xfffffd40 │ │ │ │ andcc r1, r4, r6, ror #28 │ │ │ │ ldmdale lr, {r0, r1, r2, r3, r4, r5, sl, fp, sp} │ │ │ │ - blx 0xad471c │ │ │ │ - blx 0xaf971c │ │ │ │ + blx 0xad481c │ │ │ │ + blx 0xaf981c │ │ │ │ @ instruction: 0xf00cfe04 │ │ │ │ - bl 0x7fd710 │ │ │ │ + bl 0x7fd810 │ │ │ │ sbcslt r0, pc, #3584 @ 0xe00 │ │ │ │ @ instruction: 0xe002f8b1 │ │ │ │ ldmdbeq fp, {r2, r8, ip, sp} │ │ │ │ @ instruction: 0xf8554282 │ │ │ │ - b 0xc967fc │ │ │ │ - b 0x3fdf40 │ │ │ │ - b 0x147d744 │ │ │ │ + b 0xc968fc │ │ │ │ + b 0x3fe040 │ │ │ │ + b 0x147d844 │ │ │ │ @ instruction: 0xf8210c0c │ │ │ │ mvnle ip, r2, lsl #24 │ │ │ │ pop {r6, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f041f0 │ │ │ │ @ instruction: 0xf04fbe4d │ │ │ │ strb r0, [r6, r0, lsl #24]! │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [r4], -r2, lsl #1 │ │ │ │ stmib sp, {r1, r2, r4, r7, r9, sl, fp, ip}^ │ │ │ │ @ instruction: 0xf7f03100 │ │ │ │ - blls 0x139e3c │ │ │ │ + blls 0x139f3c │ │ │ │ stmdbls r1, {r0, r2, r9, sl, lr} │ │ │ │ @ instruction: 0xf1c32000 │ │ │ │ strmi r0, [r7], -r0, lsr #16 │ │ │ │ svcgt 0x0002f936 │ │ │ │ eoreq pc, r0, #-1073741780 @ 0xc000002c │ │ │ │ vfmsvc.f32 s29, s24, s30 │ │ │ │ stc2 10, cr15, [r3], {44} @ 0x2c @ │ │ │ │ @ instruction: 0xf908fa0e │ │ │ │ vpmax.s8 , q1, q7 │ │ │ │ @ instruction: 0x0c09ea4c │ │ │ │ - b 0x142a4ec │ │ │ │ - blx 0x147d798 │ │ │ │ + b 0x142a5ec │ │ │ │ + blx 0x147d898 │ │ │ │ @ instruction: 0xf1bcfe03 │ │ │ │ @ instruction: 0xf17e0f80 │ │ │ │ @ instruction: 0xf0050200 │ │ │ │ svclt 0x00a40201 │ │ │ │ - beq 0x20f68e0 │ │ │ │ - ble 0x38c1ec │ │ │ │ + beq 0x20f69e0 │ │ │ │ + ble 0x38c2ec │ │ │ │ svceq 0x0080f11c │ │ │ │ @ instruction: 0xf15e46e2 │ │ │ │ @ instruction: 0xf04f0e00 │ │ │ │ svclt 0x00bc0900 │ │ │ │ - beq 0xfe1368f8 │ │ │ │ + beq 0xfe1369f8 │ │ │ │ @ instruction: 0xb10a4691 │ │ │ │ andsge pc, r0, r1, lsl #16 │ │ │ │ - b 0x12c67cc │ │ │ │ + b 0x12c68cc │ │ │ │ vabdl.u8 q8, d5, d9 │ │ │ │ stmdacs r8, {r0, r1, r2, r3, r7, r8, sl} │ │ │ │ smlawtlt r7, ip, r1, sp │ │ │ │ movwpl pc, #1284 @ 0x504 @ │ │ │ │ @ instruction: 0xf8c32201 │ │ │ │ qasxmi r2, r0, r0 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @@ -239910,19 +239976,19 @@ │ │ │ │ movwls r2, #5632 @ 0x1600 │ │ │ │ stc2l 7, cr15, [r0, #-960]! @ 0xfffffc40 │ │ │ │ vmovne.f64 d9, #145 @ 0xc0880000 -4.250 │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf1c3370e │ │ │ │ @ instruction: 0xf9310820 │ │ │ │ @ instruction: 0xf1b3cf02 │ │ │ │ - b 0x14bb0a4 │ │ │ │ - blx 0xc1a3d8 │ │ │ │ - blx 0x4b9838 │ │ │ │ - blx 0x14b8c50 │ │ │ │ - b 0x143703c │ │ │ │ + b 0x14bb1a4 │ │ │ │ + blx 0xc1a4d8 │ │ │ │ + blx 0x4b9938 │ │ │ │ + blx 0x14b8d50 │ │ │ │ + b 0x143713c │ │ │ │ svclt 0x00580c09 │ │ │ │ @ instruction: 0x0c02ea4c │ │ │ │ @ instruction: 0xfe03fa4e │ │ │ │ svceq 0x0080f1bc │ │ │ │ andeq pc, r0, #-2147483617 @ 0x8000001f │ │ │ │ andeq pc, r1, #0 │ │ │ │ @ instruction: 0xf04fbfa4 │ │ │ │ @@ -239930,15 +239996,15 @@ │ │ │ │ @ instruction: 0xf11cda0a │ │ │ │ strbtmi r0, [r2], r0, lsl #31 │ │ │ │ mcreq 1, 0, pc, cr0, cr14, {2} @ │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf04fbfbc │ │ │ │ ldrmi r0, [r1], r0, lsl #21 │ │ │ │ @ instruction: 0xf885b10a │ │ │ │ - b 0x12a2878 │ │ │ │ + b 0x12a2978 │ │ │ │ stmeq r0, {r0, r3, r9, sl} │ │ │ │ adcsmi r3, r9, #8388608 @ 0x800000 │ │ │ │ smlawtlt r6, sp, r1, sp │ │ │ │ movwpl pc, #1284 @ 0x504 @ │ │ │ │ @ instruction: 0xf8c32201 │ │ │ │ qasxmi r2, r0, r0 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @@ -239946,46 +240012,46 @@ │ │ │ │ svclt 0x0000bd9f │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ svcne 0x0015b082 │ │ │ │ @ instruction: 0xf6414604 │ │ │ │ - vqdmlsl.s q10, d16, d0[2] │ │ │ │ + vqshl.s64 , q4, #0 │ │ │ │ stmib sp, {r0, r2, r4, r5, r8, r9, sl}^ │ │ │ │ @ instruction: 0xf7f03100 │ │ │ │ - blls 0x139cdc │ │ │ │ + blls 0x139ddc │ │ │ │ stmdbls r1, {r9, sp} │ │ │ │ @ instruction: 0xf1c34616 │ │ │ │ @ instruction: 0xf8550820 │ │ │ │ - b 0x14ee4e0 │ │ │ │ - blx 0xc1a484 │ │ │ │ - blx 0x4b98e4 │ │ │ │ - b 0x1438cfc │ │ │ │ + b 0x14ee5e0 │ │ │ │ + blx 0xc1a584 │ │ │ │ + blx 0x4b99e4 │ │ │ │ + b 0x1438dfc │ │ │ │ @ instruction: 0xf1b30c09 │ │ │ │ - blx 0x147cd64 │ │ │ │ + blx 0x147ce64 │ │ │ │ svclt 0x005cfa03 │ │ │ │ @ instruction: 0xf909fa4e │ │ │ │ @ instruction: 0x0c09ea4c │ │ │ │ svcmi 0x0000f5bc │ │ │ │ mcreq 1, 0, pc, cr0, cr10, {3} @ │ │ │ │ @ instruction: 0xf51cda2c │ │ │ │ strbtmi r4, [r1], r0, lsl #30 │ │ │ │ - beq 0x136e6c │ │ │ │ + beq 0x136f6c │ │ │ │ @ instruction: 0xf04fbfae │ │ │ │ @ instruction: 0xf0000c00 │ │ │ │ @ instruction: 0xf44f0c01 │ │ │ │ - blx 0x18ccd14 │ │ │ │ + blx 0x18cce14 │ │ │ │ @ instruction: 0xf831fe80 │ │ │ │ - b 0x12a29a4 │ │ │ │ + b 0x12a2aa4 │ │ │ │ vrsubhn.i16 d16, q0, q6 │ │ │ │ @ instruction: 0xf857100f │ │ │ │ - b 0xbaaa20 │ │ │ │ - b 0x33e15c │ │ │ │ - b 0x147d960 │ │ │ │ + b 0xbaab20 │ │ │ │ + b 0x33e25c │ │ │ │ + b 0x147da60 │ │ │ │ @ instruction: 0xf8210c0c │ │ │ │ andcc ip, r1, #34 @ 0x22 │ │ │ │ bicle r2, r6, r4, lsl #20 │ │ │ │ @ instruction: 0xf504b126 │ │ │ │ andcs r5, r1, #0, 6 │ │ │ │ svccs 0x0030f8c3 │ │ │ │ andlt r4, r2, r0, lsr #12 │ │ │ │ @@ -239996,71 +240062,71 @@ │ │ │ │ svclt 0x0000e7d9 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [sp], -r2, lsl #1 │ │ │ │ @ instruction: 0x46044617 │ │ │ │ - stmiami r8, {r0, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + ldmpl r8, {r0, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldmdaeq r5!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7f09301 │ │ │ │ - blls 0x179c14 │ │ │ │ + blls 0x179d14 │ │ │ │ vrsubhn.i16 d20, q0, │ │ │ │ svcne 0x003d008f │ │ │ │ strcc r2, [ip, -r0, lsl #12] │ │ │ │ stmdbeq r0!, {r0, r1, r6, r7, r8, ip, sp, lr, pc} │ │ │ │ svccs 0x0004f855 │ │ │ │ vfmsvc.f32 s29, s4, s30 │ │ │ │ stc2 10, cr15, [r3], {34} @ 0x22 @ │ │ │ │ - blx 0x3791e0 │ │ │ │ + blx 0x3792e0 │ │ │ │ @ instruction: 0x0c0aea4c │ │ │ │ - beq 0x93707c │ │ │ │ + beq 0x93717c │ │ │ │ vpmax.s8 , , q7 │ │ │ │ - blx 0x14aa728 │ │ │ │ - b 0x14391e4 │ │ │ │ + blx 0x14aa828 │ │ │ │ + b 0x14392e4 │ │ │ │ @ instruction: 0xf5bc0c0a │ │ │ │ @ instruction: 0xf1724f00 │ │ │ │ - ble 0xb3e1c8 │ │ │ │ + ble 0xb3e2c8 │ │ │ │ svcmi 0x0000f51c │ │ │ │ rscscc pc, pc, #-2147483620 @ 0x8000001c │ │ │ │ @ instruction: 0xf04fbfae │ │ │ │ @ instruction: 0xf0000a00 │ │ │ │ vst1.8 {d16-d17}, [pc], r1 │ │ │ │ sbclt r4, r2, #0, 24 │ │ │ │ @ instruction: 0xe002f8b1 │ │ │ │ - b 0x1286df8 │ │ │ │ + b 0x1286ef8 │ │ │ │ stmdbeq r0, {r1, r3, r9, sl} │ │ │ │ @ instruction: 0xf85842bd │ │ │ │ - b 0xc82abc │ │ │ │ - b 0x3fe200 │ │ │ │ - b 0x147da04 │ │ │ │ + b 0xc82bbc │ │ │ │ + b 0x3fe300 │ │ │ │ + b 0x147db04 │ │ │ │ @ instruction: 0xf8210c0c │ │ │ │ bicle ip, r9, r2, lsl #24 │ │ │ │ @ instruction: 0xf504b126 │ │ │ │ andcs r5, r1, #0, 6 │ │ │ │ svccs 0x0030f8c3 │ │ │ │ andlt r4, r2, r0, lsr #12 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ ldcllt 7, cr15, [ip], {240} @ 0xf0 │ │ │ │ - beq 0x176a20 │ │ │ │ - ldclvc 6, cr15, [pc], #284 @ 0xfab40 │ │ │ │ + beq 0x176b20 │ │ │ │ + ldclvc 6, cr15, [pc], #284 @ 0xfac40 │ │ │ │ svclt 0x0000e7db │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi fp, [r6], -r2, lsl #1 │ │ │ │ @ instruction: 0x4604461d │ │ │ │ @ instruction: 0xf7f09101 │ │ │ │ @ instruction: 0xf04ffc43 │ │ │ │ stmdbls r1, {r9, sl, fp} │ │ │ │ @ instruction: 0x46771eb3 │ │ │ │ svcgt 0x0002f833 │ │ │ │ andeq pc, r1, #0 │ │ │ │ - blx 0xc0425c │ │ │ │ + blx 0xc0435c │ │ │ │ @ instruction: 0xf5bcfc05 │ │ │ │ strbtmi r7, [r0], r0, lsl #31 │ │ │ │ ldrmi fp, [r6], -r4, lsr #30 │ │ │ │ ldmeq pc!, {r0, r1, r2, r3, r6, ip, sp, lr, pc}^ @ │ │ │ │ @ instruction: 0xf801b10a │ │ │ │ @ instruction: 0xf10e801e │ │ │ │ teqmi r7, #1, 28 │ │ │ │ @@ -240082,15 +240148,15 @@ │ │ │ │ stc2 7, cr15, [sl], {240} @ 0xf0 │ │ │ │ @ instruction: 0xf1a84631 │ │ │ │ vmull.p8 q8, d0, d2 │ │ │ │ cps #15 │ │ │ │ strcs r0, [r0], -lr, lsl #16 │ │ │ │ svcgt 0x0002f83e │ │ │ │ andeq pc, r1, #0 │ │ │ │ - blx 0xc036d4 │ │ │ │ + blx 0xc037d4 │ │ │ │ @ instruction: 0xf5bcfc05 │ │ │ │ strbtmi r7, [r7], -r0, lsl #31 │ │ │ │ ldrmi fp, [r3], -r4, lsr #30 │ │ │ │ strdlt r2, [r2, -pc] │ │ │ │ tstmi lr, #79 @ 0x4f │ │ │ │ smlabbcc r2, r0, r8, r0 │ │ │ │ strdle r4, [fp, #80]! @ 0x50 │ │ │ │ @@ -240102,33 +240168,33 @@ │ │ │ │ svclt 0x0000bc67 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrmi fp, [sp], -r3, lsl #1 │ │ │ │ svcne 0x00164604 │ │ │ │ - stmiami r8, {r0, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + ldmpl r8, {r0, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldmdaeq r5!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7f09101 │ │ │ │ stmdbls r1, {r0, r1, r2, r3, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ andcs r4, r0, r3, lsl #12 │ │ │ │ @ instruction: 0xf8564607 │ │ │ │ @ instruction: 0xf04f2f04 │ │ │ │ - blx 0x97cf40 │ │ │ │ + blx 0x97d040 │ │ │ │ sbcslt pc, sl, #1280 @ 0x500 │ │ │ │ svccc 0x0080f5bc │ │ │ │ usat16mi fp, #6, r8 │ │ │ │ eorgt pc, r0, r1, lsr r8 @ │ │ │ │ eorscs pc, r2, r8, asr r8 @ │ │ │ │ @ instruction: 0xf64fbf24 │ │ │ │ @ instruction: 0xf0037eff │ │ │ │ @ instruction: 0xf3c30901 │ │ │ │ - b 0xbff7a0 │ │ │ │ - b 0x47db70 │ │ │ │ - b 0x13fe374 │ │ │ │ + b 0xbff8a0 │ │ │ │ + b 0x47dc70 │ │ │ │ + b 0x13fe474 │ │ │ │ @ instruction: 0xf8210c0e │ │ │ │ andcc ip, r1, r0, lsr #32 │ │ │ │ streq lr, [r9, -r7, asr #20] │ │ │ │ bicsle r2, ip, r4, lsl #16 │ │ │ │ @ instruction: 0xf504b127 │ │ │ │ andcs r5, r1, #0, 6 │ │ │ │ svccs 0x0030f8c3 │ │ │ │ @@ -240137,34 +240203,34 @@ │ │ │ │ stclt 7, cr15, [r0], #-960 @ 0xfffffc40 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r7], -lr, lsl #12 │ │ │ │ @ instruction: 0x4604461d │ │ │ │ - stmiami r8, {r0, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + ldmpl r8, {r0, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldmdaeq r5!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ - blx 0xfe3b8b7a │ │ │ │ + blx 0xfe3b8c7a │ │ │ │ svcne 0x003b4631 │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ strcs r3, [r0], -ip, lsl #14 │ │ │ │ svccs 0x0004f853 │ │ │ │ @ instruction: 0xf04f3104 │ │ │ │ - blx 0x97cfd0 │ │ │ │ + blx 0x97d0d0 │ │ │ │ sbclt pc, r2, #1280 @ 0x500 │ │ │ │ svccc 0x0080f5bc │ │ │ │ usat16mi fp, #6, r8 │ │ │ │ stcgt 8, cr15, [r2], {49} @ 0x31 │ │ │ │ eorscs pc, r2, r8, asr r8 @ │ │ │ │ @ instruction: 0xf000bf24 │ │ │ │ @ instruction: 0xf64f0901 │ │ │ │ - b 0x129a7ec │ │ │ │ - b 0xbfc418 │ │ │ │ - b 0x47dc00 │ │ │ │ - b 0x13fe404 │ │ │ │ + b 0x129a8ec │ │ │ │ + b 0xbfc518 │ │ │ │ + b 0x47dd00 │ │ │ │ + b 0x13fe504 │ │ │ │ stmdbeq r0, {r1, r2, r3, sl, fp} │ │ │ │ @ instruction: 0xf82142bb │ │ │ │ bicsle ip, sp, r2, lsl #24 │ │ │ │ @ instruction: 0xf504b126 │ │ │ │ andcs r5, r1, #0, 6 │ │ │ │ svccs 0x0030f8c3 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @@ -240173,65 +240239,65 @@ │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [r4], -r3, lsl #1 │ │ │ │ stmib sp, {r1, r2, r4, r7, r9, sl, fp, ip}^ │ │ │ │ @ instruction: 0xf7f03100 │ │ │ │ - blls 0x13995c │ │ │ │ + blls 0x139a5c │ │ │ │ stmdbls r1, {r0, r2, r9, sl, lr} │ │ │ │ @ instruction: 0xf1c32000 │ │ │ │ strmi r0, [r7], -r0, lsr #16 │ │ │ │ svcgt 0x0002f936 │ │ │ │ eoreq pc, r0, #-1073741780 @ 0xc000002c │ │ │ │ vfmsvc.f32 s29, s24, s30 │ │ │ │ stc2 10, cr15, [r3], {44} @ 0x2c @ │ │ │ │ @ instruction: 0xf908fa0e │ │ │ │ vpmax.s8 , q1, q7 │ │ │ │ @ instruction: 0x0c09ea4c │ │ │ │ - b 0x142a9cc │ │ │ │ - blx 0x147dc78 │ │ │ │ + b 0x142aacc │ │ │ │ + blx 0x147dd78 │ │ │ │ @ instruction: 0xf5bcfe03 │ │ │ │ @ instruction: 0xf17e7f80 │ │ │ │ @ instruction: 0xf0050200 │ │ │ │ svclt 0x00a40201 │ │ │ │ - ldcleq 0, cr15, [pc], #316 @ 0xfadc0 │ │ │ │ - ble 0x24c6cc │ │ │ │ + ldcleq 0, cr15, [pc], #316 @ 0xfaec0 │ │ │ │ + ble 0x24c7cc │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ svclt 0x00bc45ce │ │ │ │ ldrmi r4, [r1], ip, asr #13 │ │ │ │ @ instruction: 0xf801b10a │ │ │ │ andcc ip, r1, r0, lsl r0 │ │ │ │ streq lr, [r9, -r7, asr #20] │ │ │ │ - streq pc, [pc, #965] @ 0xfb069 │ │ │ │ + streq pc, [pc, #965] @ 0xfb169 │ │ │ │ bicsle r2, r1, r8, lsl #16 │ │ │ │ @ instruction: 0xf504b127 │ │ │ │ andcs r5, r1, #0, 6 │ │ │ │ svccs 0x0030f8c3 │ │ │ │ andlt r4, r3, r0, lsr #12 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ - bllt 0xfe3b8c80 │ │ │ │ + bllt 0xfe3b8d80 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrmi fp, [r7], -r3, lsl #1 │ │ │ │ strmi r4, [r4], -sp, lsl #12 │ │ │ │ movwls r2, #5632 @ 0x1600 │ │ │ │ - blx 0xffeb8ca0 │ │ │ │ + blx 0xffeb8da0 │ │ │ │ vmovne.f64 d9, #145 @ 0xc0880000 -4.250 │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf1c3370e │ │ │ │ @ instruction: 0xf9310820 │ │ │ │ @ instruction: 0xf1b3cf02 │ │ │ │ - b 0x14bb578 │ │ │ │ - blx 0xc1a8ac │ │ │ │ - blx 0x4b9d0c │ │ │ │ - blx 0x14b9124 │ │ │ │ - b 0x1437510 │ │ │ │ + b 0x14bb678 │ │ │ │ + blx 0xc1a9ac │ │ │ │ + blx 0x4b9e0c │ │ │ │ + blx 0x14b9224 │ │ │ │ + b 0x1437610 │ │ │ │ svclt 0x00580c09 │ │ │ │ @ instruction: 0x0c02ea4c │ │ │ │ @ instruction: 0xfe03fa4e │ │ │ │ svcvc 0x0080f5bc │ │ │ │ andeq pc, r0, #-2147483617 @ 0x8000001f │ │ │ │ andeq pc, r1, #0 │ │ │ │ @ instruction: 0xf04fbfa4 │ │ │ │ @@ -240245,169 +240311,169 @@ │ │ │ │ strcc r0, [r2, #-2176] @ 0xfffff780 │ │ │ │ ldrhle r4, [r2, #41] @ 0x29 │ │ │ │ @ instruction: 0xf504b126 │ │ │ │ andcs r5, r1, #0, 6 │ │ │ │ svccs 0x0030f8c3 │ │ │ │ andlt r4, r3, r0, lsr #12 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ - bllt 0xfb8d20 │ │ │ │ + bllt 0xfb8e20 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ svcne 0x0015b082 │ │ │ │ @ instruction: 0xf6414604 │ │ │ │ - vqdmlsl.s q10, d16, d0[2] │ │ │ │ + vqshl.s64 , q4, #0 │ │ │ │ stmib sp, {r0, r2, r4, r5, r8, r9, sl}^ │ │ │ │ @ instruction: 0xf7f03100 │ │ │ │ - blls 0x139814 │ │ │ │ + blls 0x139914 │ │ │ │ stmdbls r1, {r9, sp} │ │ │ │ @ instruction: 0xf1c34616 │ │ │ │ @ instruction: 0xf8550820 │ │ │ │ - b 0x14ee9a8 │ │ │ │ - blx 0xc1a94c │ │ │ │ - blx 0x4b9dac │ │ │ │ - b 0x14391c4 │ │ │ │ + b 0x14eeaa8 │ │ │ │ + blx 0xc1aa4c │ │ │ │ + blx 0x4b9eac │ │ │ │ + b 0x14392c4 │ │ │ │ @ instruction: 0xf1b30c09 │ │ │ │ - blx 0x147d22c │ │ │ │ + blx 0x147d32c │ │ │ │ svclt 0x005cfa03 │ │ │ │ @ instruction: 0xf909fa4e │ │ │ │ @ instruction: 0x0c09ea4c │ │ │ │ svccc 0x0080f5bc │ │ │ │ mcreq 1, 0, pc, cr0, cr10, {3} @ │ │ │ │ @ instruction: 0xf1bada2a │ │ │ │ svclt 0x00ab0f00 │ │ │ │ @ instruction: 0xf00046e1 │ │ │ │ @ instruction: 0xf04f0c01 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ - blx 0x18bd1d8 │ │ │ │ + blx 0x18bd2d8 │ │ │ │ @ instruction: 0xf831fe80 │ │ │ │ - b 0x12a2e68 │ │ │ │ + b 0x12a2f68 │ │ │ │ vrsubhn.i16 d16, q0, q6 │ │ │ │ @ instruction: 0xf857100f │ │ │ │ - b 0xbaaee4 │ │ │ │ - b 0x33e620 │ │ │ │ - b 0x147de24 │ │ │ │ + b 0xbaafe4 │ │ │ │ + b 0x33e720 │ │ │ │ + b 0x147df24 │ │ │ │ @ instruction: 0xf8210c0c │ │ │ │ andcc ip, r1, #34 @ 0x22 │ │ │ │ bicle r2, r8, r4, lsl #20 │ │ │ │ @ instruction: 0xf504b126 │ │ │ │ andcs r5, r1, #0, 6 │ │ │ │ svccs 0x0030f8c3 │ │ │ │ andlt r4, r2, r0, lsr #12 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ - blt 0xff8b8dd8 │ │ │ │ + blt 0xff8b8ed8 │ │ │ │ stceq 0, cr15, [r1], {-0} │ │ │ │ ldmibvc pc!, {r0, r1, r2, r3, r6, r9, sl, ip, sp, lr, pc}^ @ │ │ │ │ svclt 0x0000e7d9 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [sp], -r2, lsl #1 │ │ │ │ @ instruction: 0x46044617 │ │ │ │ - stmiami r8, {r0, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + ldmpl r8, {r0, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldmdaeq r5!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7f09301 │ │ │ │ - blls 0x179750 │ │ │ │ + blls 0x179850 │ │ │ │ vrsubhn.i16 d20, q0, │ │ │ │ svcne 0x003d008f │ │ │ │ strcc r2, [ip, -r0, lsl #12] │ │ │ │ stmdbeq r0!, {r0, r1, r6, r7, r8, ip, sp, lr, pc} │ │ │ │ svccs 0x0004f855 │ │ │ │ vfmsvc.f32 s29, s4, s30 │ │ │ │ stc2 10, cr15, [r3], {34} @ 0x22 @ │ │ │ │ vpmax.s8 d15, d9, d14 │ │ │ │ @ instruction: 0x0c02ea4c │ │ │ │ eoreq pc, r0, #-1073741780 @ 0xc000002c │ │ │ │ - blx 0x1f97b0 │ │ │ │ - blx 0x14aabec │ │ │ │ - b 0x1437688 │ │ │ │ + blx 0x1f98b0 │ │ │ │ + blx 0x14aacec │ │ │ │ + b 0x1437788 │ │ │ │ @ instruction: 0xf5bc0c02 │ │ │ │ @ instruction: 0xf17a3f80 │ │ │ │ - ble 0xabb68c │ │ │ │ + ble 0xabb78c │ │ │ │ svceq 0x0000f1ba │ │ │ │ @ instruction: 0xf04fbfae │ │ │ │ @ instruction: 0xf0000a00 │ │ │ │ @ instruction: 0xf04f0a01 │ │ │ │ sbclt r0, r2, #0, 24 │ │ │ │ @ instruction: 0xe002f8b1 │ │ │ │ - b 0x12872b8 │ │ │ │ + b 0x12873b8 │ │ │ │ stmdbeq r0, {r1, r3, r9, sl} │ │ │ │ @ instruction: 0xf85842bd │ │ │ │ - b 0xc82f7c │ │ │ │ - b 0x3fe6c0 │ │ │ │ - b 0x147dec4 │ │ │ │ + b 0xc8307c │ │ │ │ + b 0x3fe7c0 │ │ │ │ + b 0x147dfc4 │ │ │ │ @ instruction: 0xf8210c0c │ │ │ │ bicle ip, fp, r2, lsl #24 │ │ │ │ @ instruction: 0xf504b126 │ │ │ │ andcs r5, r1, #0, 6 │ │ │ │ svccs 0x0030f8c3 │ │ │ │ andlt r4, r2, r0, lsr #12 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ - blt 0x2038e9c │ │ │ │ - beq 0x176ee0 │ │ │ │ - ldclvc 6, cr15, [pc], #316 @ 0xfb020 │ │ │ │ + blt 0x2038f9c │ │ │ │ + beq 0x176fe0 │ │ │ │ + ldclvc 6, cr15, [pc], #316 @ 0xfb120 │ │ │ │ svclt 0x0000e7db │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ cdpne 0, 9, cr11, cr6, cr2, {4} │ │ │ │ stmib sp, {r2, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf7f03100 │ │ │ │ - blls 0x139694 │ │ │ │ + blls 0x139794 │ │ │ │ stmdbls r1, {r9, sp} │ │ │ │ ldrmi r4, [r7], -r5, lsl #12 │ │ │ │ @ instruction: 0x36021e58 │ │ │ │ ldmdale r7, {r0, r1, r2, r3, r4, r5, r8, r9, fp, sp}^ │ │ │ │ @ instruction: 0x8000f9b6 │ │ │ │ stmdbeq r0!, {r6, r7, r8, ip, sp, lr, pc} │ │ │ │ - beq 0x9375e4 │ │ │ │ + beq 0x9376e4 │ │ │ │ vfmsvc.f32 s29, s16, s30 │ │ │ │ stc2 10, cr15, [r0], {40} @ 0x28 @ │ │ │ │ @ instruction: 0xf803fa28 │ │ │ │ @ instruction: 0xf909fa0e │ │ │ │ @ instruction: 0x0c09ea4c │ │ │ │ stmdbeq r0!, {r0, r1, r6, r7, r8, ip, sp, lr, pc} │ │ │ │ - blx 0x14aaca0 │ │ │ │ - blx 0x4b976c │ │ │ │ + blx 0x14aada0 │ │ │ │ + blx 0x4b986c │ │ │ │ svclt 0x0058f909 │ │ │ │ @ instruction: 0x0c0aea4c │ │ │ │ stmdaeq r9, {r3, r6, r9, fp, sp, lr, pc} │ │ │ │ stmdbeq r0!, {r0, r1, r4, r5, r7, r8, ip, sp, lr, pc} │ │ │ │ stceq 0, cr15, [r1], {12} │ │ │ │ - blx 0x14aaccc │ │ │ │ - b 0x1339384 │ │ │ │ - blx 0x147cf88 │ │ │ │ - bl 0x83a774 │ │ │ │ + blx 0x14aadcc │ │ │ │ + b 0x1339484 │ │ │ │ + blx 0x147d088 │ │ │ │ + bl 0x83a874 │ │ │ │ @ instruction: 0xf14e0c08 │ │ │ │ @ instruction: 0xf1bc0e00 │ │ │ │ @ instruction: 0xf17e0f80 │ │ │ │ svclt 0x00a20800 │ │ │ │ cdpeq 0, 0, cr15, cr1, cr5, {0} │ │ │ │ - ldcleq 0, cr15, [pc], #-316 @ 0xfae44 │ │ │ │ - ble 0x34cb44 │ │ │ │ + ldcleq 0, cr15, [pc], #-316 @ 0xfaf44 │ │ │ │ + ble 0x34cc44 │ │ │ │ svceq 0x0080f11c │ │ │ │ mcreq 1, 0, pc, cr0, cr14, {2} @ │ │ │ │ @ instruction: 0xf005da1e │ │ │ │ @ instruction: 0xf04f0e01 │ │ │ │ ldrbtmi r0, [r0], r0, lsl #25 │ │ │ │ svceq 0x0000f1be │ │ │ │ @ instruction: 0xf801d001 │ │ │ │ andcc ip, r1, #18 │ │ │ │ streq lr, [r8, -r7, asr #20] │ │ │ │ - streq pc, [pc, #965] @ 0xfb371 │ │ │ │ + streq pc, [pc, #965] @ 0xfb471 │ │ │ │ lslsle r2, r8, #20 │ │ │ │ @ instruction: 0xf504b127 │ │ │ │ andcs r5, r1, #0, 6 │ │ │ │ svccs 0x0030f8c3 │ │ │ │ andlt r4, r2, r0, lsr #12 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ - blt 0x2b8f88 │ │ │ │ + blt 0x2b9088 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ cdpeq 0, 0, cr15, cr1, cr5, {0} │ │ │ │ svclt 0x0000e7e0 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -240415,29 +240481,29 @@ │ │ │ │ ldrmi fp, [r7], -r2, lsl #1 │ │ │ │ strmi r4, [r4], -sp, lsl #12 │ │ │ │ movwls r2, #5632 @ 0x1600 │ │ │ │ @ instruction: 0xf96af7f0 │ │ │ │ @ instruction: 0xf3c09b01 │ │ │ │ cdpne 1, 11, cr0, cr8, cr15, {2} │ │ │ │ cdpne 7, 5, cr3, cr10, cr14, {0} │ │ │ │ - blcs 0x10c7010 │ │ │ │ + blcs 0x10c7110 │ │ │ │ @ instruction: 0xf9b0d856 │ │ │ │ @ instruction: 0xf1c28000 │ │ │ │ @ instruction: 0xf1b20920 │ │ │ │ - b 0x14bd898 │ │ │ │ - blx 0xb1abbc │ │ │ │ - blx 0xb3a028 │ │ │ │ - blx 0x4b9030 │ │ │ │ - b 0x143944c │ │ │ │ + b 0x14bd998 │ │ │ │ + blx 0xb1acbc │ │ │ │ + blx 0xb3a128 │ │ │ │ + blx 0x4b9130 │ │ │ │ + b 0x143954c │ │ │ │ @ instruction: 0xf1c30c09 │ │ │ │ svclt 0x00580920 │ │ │ │ - blx 0x3b996c │ │ │ │ + blx 0x3b9a6c │ │ │ │ @ instruction: 0xf909fa0e │ │ │ │ - b 0x142ad9c │ │ │ │ - b 0x12fe068 │ │ │ │ + b 0x142ae9c │ │ │ │ + b 0x12fe168 │ │ │ │ @ instruction: 0xf1b30809 │ │ │ │ @ instruction: 0xf00c0920 │ │ │ │ svclt 0x005c0c01 │ │ │ │ @ instruction: 0xf909fa4e │ │ │ │ stmdaeq r9, {r3, r6, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xfe03fa4e │ │ │ │ @ instruction: 0x0c08eb1c │ │ │ │ @@ -240445,15 +240511,15 @@ │ │ │ │ svceq 0x0080f1bc │ │ │ │ stmdaeq r0, {r1, r2, r3, r4, r5, r6, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf001bfa2 │ │ │ │ @ instruction: 0xf04f0e01 │ │ │ │ uxtahmi r0, r0, pc, ror #24 @ │ │ │ │ @ instruction: 0xf11cda09 │ │ │ │ @ instruction: 0xf15e0f80 │ │ │ │ - ble 0x83e880 │ │ │ │ + ble 0x83e980 │ │ │ │ cdpeq 0, 0, cr15, cr1, cr1, {0} │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf1be46f0 │ │ │ │ andle r0, r1, r0, lsl #30 │ │ │ │ andgt pc, r1, r5, lsl #17 │ │ │ │ streq lr, [r8], -r6, asr #20 │ │ │ │ strcc r0, [r2, #-2185] @ 0xfffff777 │ │ │ │ @@ -240470,124 +240536,124 @@ │ │ │ │ svclt 0x0000e7e1 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ svcne 0x0016b082 │ │ │ │ @ instruction: 0xf6414604 │ │ │ │ - vmul.i d20, d16, d0[2] │ │ │ │ + @ instruction: 0xf2c058d8 │ │ │ │ stmib sp, {r0, r2, r4, r5, fp}^ │ │ │ │ @ instruction: 0xf7f03100 │ │ │ │ - blls 0x1394ac │ │ │ │ + blls 0x1395ac │ │ │ │ stmdbls r1, {r9, sp} │ │ │ │ mrcne 6, 2, r4, cr13, cr7, {0} │ │ │ │ - blcs 0x10c890c │ │ │ │ + blcs 0x10c8a0c │ │ │ │ @ instruction: 0xf8d6d859 │ │ │ │ @ instruction: 0xf1c59000 │ │ │ │ - b 0x14bd988 │ │ │ │ - blx 0xb5acb0 │ │ │ │ - blx 0xb7a124 │ │ │ │ - blx 0x4b9520 │ │ │ │ - b 0x1439940 │ │ │ │ + b 0x14bda88 │ │ │ │ + blx 0xb5adb0 │ │ │ │ + blx 0xb7a224 │ │ │ │ + blx 0x4b9620 │ │ │ │ + b 0x1439a40 │ │ │ │ @ instruction: 0xf1b50c0a │ │ │ │ svclt 0x005c0a20 │ │ │ │ - blx 0x3b9a5c │ │ │ │ + blx 0x3b9b5c │ │ │ │ @ instruction: 0x0c0aea4c │ │ │ │ - beq 0x937838 │ │ │ │ + beq 0x937938 │ │ │ │ stceq 0, cr15, [r1], {12} │ │ │ │ - blx 0x3b996c │ │ │ │ + blx 0x3b9a6c │ │ │ │ stmdbeq sl, {r0, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ - beq 0x937808 │ │ │ │ - blx 0x14aaeb0 │ │ │ │ - b 0x137996c │ │ │ │ - blx 0x147d570 │ │ │ │ - bl 0x83a958 │ │ │ │ + beq 0x937908 │ │ │ │ + blx 0x14aafb0 │ │ │ │ + b 0x1379a6c │ │ │ │ + blx 0x147d670 │ │ │ │ + bl 0x83aa58 │ │ │ │ @ instruction: 0xf14e0c09 │ │ │ │ @ instruction: 0xf5bc0e00 │ │ │ │ @ instruction: 0xf17e4f00 │ │ │ │ - ble 0xcbd55c │ │ │ │ + ble 0xcbd65c │ │ │ │ svcmi 0x0000f51c │ │ │ │ mcreq 1, 0, pc, cr0, cr14, {2} @ │ │ │ │ @ instruction: 0xf000bfbc │ │ │ │ @ instruction: 0xf44f0e01 │ │ │ │ - ble 0x98e170 │ │ │ │ + ble 0x98e270 │ │ │ │ streq lr, [lr, -r7, asr #20] │ │ │ │ mcr2 10, 4, pc, cr0, cr15, {2} @ │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ eorsls pc, lr, r8, asr r8 @ │ │ │ │ eor pc, r2, r1, lsr r8 @ │ │ │ │ @ instruction: 0x0c09ea0c │ │ │ │ vmlaeq.f32 s28, s18, s29 │ │ │ │ @ instruction: 0x0c0cea4e │ │ │ │ eorgt pc, r2, r1, lsr #16 │ │ │ │ - bcs 0x20799c │ │ │ │ + bcs 0x207a9c │ │ │ │ @ instruction: 0xb127d1ae │ │ │ │ movwpl pc, #1284 @ 0x504 @ │ │ │ │ @ instruction: 0xf8c32201 │ │ │ │ qasxmi r2, r0, r0 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f047f0 │ │ │ │ @ instruction: 0xf04fb911 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldrb r0, [r9, r0, lsl #28] │ │ │ │ cdpeq 0, 0, cr15, cr1, cr0, {0} │ │ │ │ - ldclvc 6, cr15, [pc], #284 @ 0xfb2e0 │ │ │ │ + ldclvc 6, cr15, [pc], #284 @ 0xfb3e0 │ │ │ │ svclt 0x0000e7d4 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [sp], -r2, lsl #1 │ │ │ │ @ instruction: 0x46044617 │ │ │ │ - stmiami r8, {r0, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + ldmpl r8, {r0, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldmdaeq r5!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7f09301 │ │ │ │ - blls 0x1793ac │ │ │ │ + blls 0x1794ac │ │ │ │ svcne 0x003a4629 │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ strcs r3, [r0], -ip, lsl #14 │ │ │ │ andcc r1, r4, #1488 @ 0x5d0 │ │ │ │ ldmdale r9, {r0, r1, r2, r3, r4, r5, r8, r9, fp, sp}^ │ │ │ │ ldrdls pc, [r0], -r2 │ │ │ │ - beq 0x937920 │ │ │ │ + beq 0x937a20 │ │ │ │ vfmsvc.f32 s29, s18, s30 │ │ │ │ stc2 10, cr15, [r5], {41} @ 0x29 @ │ │ │ │ @ instruction: 0xf903fa29 │ │ │ │ - blx 0x3b9a54 │ │ │ │ + blx 0x3b9b54 │ │ │ │ @ instruction: 0x0c0aea4c │ │ │ │ - beq 0x9378f8 │ │ │ │ - blx 0x14aaf98 │ │ │ │ - b 0x1439a54 │ │ │ │ + beq 0x9379f8 │ │ │ │ + blx 0x14ab098 │ │ │ │ + b 0x1439b54 │ │ │ │ @ instruction: 0xf1c30c0a │ │ │ │ @ instruction: 0xf00c0a20 │ │ │ │ - blx 0x47e23c │ │ │ │ - b 0x1379a64 │ │ │ │ + blx 0x47e33c │ │ │ │ + b 0x1379b64 │ │ │ │ @ instruction: 0xf1b3090a │ │ │ │ svclt 0x005c0a20 │ │ │ │ - blx 0x3b9b80 │ │ │ │ + blx 0x3b9c80 │ │ │ │ stmdbeq sl, {r0, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xfe03fa4e │ │ │ │ @ instruction: 0x0c09eb1c │ │ │ │ cdpeq 1, 0, cr15, cr0, cr14, {2} │ │ │ │ svcmi 0x0000f5bc │ │ │ │ stmdbeq r0, {r1, r2, r3, r4, r5, r6, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf51cda2f │ │ │ │ @ instruction: 0xf15e4f00 │ │ │ │ svclt 0x00bc0e00 │ │ │ │ cdpeq 0, 0, cr15, cr1, cr0, {0} │ │ │ │ stcmi 4, cr15, [r0], {79} @ 0x4f │ │ │ │ tstcc r4, r2, lsr #20 │ │ │ │ streq lr, [lr], -r6, asr #20 │ │ │ │ mcr2 10, 4, pc, cr0, cr15, {2} @ │ │ │ │ - b 0x14cbce0 │ │ │ │ + b 0x14cbde0 │ │ │ │ @ instruction: 0xf8581010 │ │ │ │ @ instruction: 0xf831903e │ │ │ │ - b 0x436298 │ │ │ │ - b 0xc7e2b8 │ │ │ │ - b 0x147eabc │ │ │ │ + b 0x436398 │ │ │ │ + b 0xc7e3b8 │ │ │ │ + b 0x147ebbc │ │ │ │ @ instruction: 0xf8210c0c │ │ │ │ @ instruction: 0xd1aecc02 │ │ │ │ @ instruction: 0xf504b126 │ │ │ │ andcs r5, r1, #0, 6 │ │ │ │ svccs 0x0030f8c3 │ │ │ │ andlt r4, r2, r0, lsr #12 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ @@ -240604,26 +240670,26 @@ │ │ │ │ ldrmi fp, [r6], -r3, lsl #1 │ │ │ │ @ instruction: 0x4604461d │ │ │ │ ldmcc pc!, {r0, r2, r8, ip, sp, lr, pc}^ @ │ │ │ │ @ instruction: 0xf7ef9101 │ │ │ │ andcs pc, r0, #956 @ 0x3bc │ │ │ │ @ instruction: 0x1eb39901 │ │ │ │ @ instruction: 0x46164617 │ │ │ │ - ldccs 3, cr3, [pc, #-8]! @ 0xfb2f4 │ │ │ │ + ldccs 3, cr3, [pc, #-8]! @ 0xfb3f4 │ │ │ │ @ instruction: 0xf8b3d832 │ │ │ │ - blx 0xcb3304 │ │ │ │ + blx 0xcb3404 │ │ │ │ @ instruction: 0xf00cfc08 │ │ │ │ - blx 0xc7e310 │ │ │ │ - bl 0x83ab24 │ │ │ │ - bl 0x12be34c │ │ │ │ + blx 0xc7e410 │ │ │ │ + bl 0x83ac24 │ │ │ │ + bl 0x12be44c │ │ │ │ @ instruction: 0xf5bc0e07 │ │ │ │ @ instruction: 0xf17e7f80 │ │ │ │ svclt 0x00220e00 │ │ │ │ cdpeq 0, 0, cr15, cr1, cr0, {0} │ │ │ │ - ldcleq 0, cr15, [pc], #316 @ 0xfb464 │ │ │ │ + ldcleq 0, cr15, [pc], #316 @ 0xfb564 │ │ │ │ andle r4, r3, #252706816 @ 0xf100000 │ │ │ │ cdpeq 0, 0, cr15, cr1, cr0, {0} │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ svceq 0x0000f1be │ │ │ │ @ instruction: 0xf801d001 │ │ │ │ andcc ip, r1, #18 │ │ │ │ streq lr, [r9], -r6, asr #20 │ │ │ │ @@ -240678,43 +240744,43 @@ │ │ │ │ strb r0, [r2, r0, lsl #24]! │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrmi fp, [r6], -r2, lsl #1 │ │ │ │ @ instruction: 0x4604461d │ │ │ │ - strbmi pc, [r8, r1, asr #12] @ │ │ │ │ + ldrbpl pc, [r8, r1, asr #12] @ │ │ │ │ ldreq pc, [r5, -r0, asr #5]! │ │ │ │ @ instruction: 0xf7ef9101 │ │ │ │ @ instruction: 0xf04fff4f │ │ │ │ stmdbls r1, {r9, sl, fp} │ │ │ │ uhasxmi r1, r3, r2 │ │ │ │ @ instruction: 0xf1054676 │ │ │ │ andcc r3, r4, #16711680 @ 0xff0000 │ │ │ │ ldmdale fp!, {r0, r1, r2, r3, r4, r5, r8, sl, fp, sp} │ │ │ │ ldrdls pc, [r0], -r2 │ │ │ │ stc2 10, cr15, [r8], {41} @ 0x29 @ │ │ │ │ stceq 0, cr15, [r1], {12} │ │ │ │ @ instruction: 0xf905fa29 │ │ │ │ @ instruction: 0x0c09eb1c │ │ │ │ - beq 0x2b6174 │ │ │ │ + beq 0x2b6274 │ │ │ │ svccc 0x0080f5bc │ │ │ │ - beq 0x137a4c │ │ │ │ + beq 0x137b4c │ │ │ │ svclt 0x002446e1 │ │ │ │ stceq 0, cr15, [r1], {-0} │ │ │ │ ldmibvc pc!, {r0, r1, r2, r3, r6, r9, sl, ip, sp, lr, pc}^ @ │ │ │ │ @ instruction: 0xf04fd201 │ │ │ │ - blx 0x18be478 │ │ │ │ - b 0x11f9e7c │ │ │ │ + blx 0x18be578 │ │ │ │ + b 0x11f9f7c │ │ │ │ @ instruction: 0xf831030c │ │ │ │ vaddl.u8 q14, d0, d30 │ │ │ │ @ instruction: 0xf857100f │ │ │ │ - b 0xc23574 │ │ │ │ - b 0x33e4b8 │ │ │ │ - b 0x13fd8bc │ │ │ │ + b 0xc23674 │ │ │ │ + b 0x33e5b8 │ │ │ │ + b 0x13fd9bc │ │ │ │ @ instruction: 0xf8210c09 │ │ │ │ @ instruction: 0xf10ec02e │ │ │ │ @ instruction: 0xf1be0e01 │ │ │ │ bicle r0, ip, r4, lsl #30 │ │ │ │ @ instruction: 0xf504b123 │ │ │ │ andcs r5, r1, #0, 6 │ │ │ │ svccs 0x0030f8c3 │ │ │ │ @@ -240728,35 +240794,35 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x460f4616 │ │ │ │ @ instruction: 0x4604461d │ │ │ │ cdp2 7, 15, cr15, cr6, cr15, {7} │ │ │ │ ldrtmi r2, [r9], -r0, lsl #6 │ │ │ │ cdpeq 1, 0, cr15, cr4, cr6, {5} │ │ │ │ - strbmi pc, [r8, r1, asr #12] @ │ │ │ │ + ldrbpl pc, [r8, r1, asr #12] @ │ │ │ │ ldreq pc, [r5, -r0, asr #5]! │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ ldrmi r3, [sl], -ip, lsl #12 │ │ │ │ ldmcc pc!, {r0, r2, r8, ip, sp, lr, pc}^ @ │ │ │ │ cdpeq 1, 0, cr15, cr4, cr14, {0} │ │ │ │ ldmdale r7!, {r0, r1, r2, r3, r4, r5, r8, sl, fp, sp} │ │ │ │ ldrdls pc, [r0], -lr │ │ │ │ stc2 10, cr15, [r8], {41} @ 0x29 @ │ │ │ │ stceq 0, cr15, [r1], {12} │ │ │ │ @ instruction: 0xf905fa29 │ │ │ │ @ instruction: 0x0c09eb1c │ │ │ │ - beq 0x1b6224 │ │ │ │ + beq 0x1b6324 │ │ │ │ svccc 0x0080f5bc │ │ │ │ - beq 0x137b0c │ │ │ │ + beq 0x137c0c │ │ │ │ svclt 0x002446e1 │ │ │ │ stceq 0, cr15, [r1], {-0} │ │ │ │ ldmibvc pc!, {r0, r1, r2, r3, r6, r9, sl, ip, sp, lr, pc}^ @ │ │ │ │ @ instruction: 0xf04fd201 │ │ │ │ - blx 0x18be538 │ │ │ │ - b 0x11f9f3c │ │ │ │ + blx 0x18be638 │ │ │ │ + b 0x11fa03c │ │ │ │ tstcc r4, ip, lsl #6 │ │ │ │ stcgt 8, cr15, [r2], {49} @ 0x31 │ │ │ │ ldrbmi r0, [r6, #-2304]! @ 0xfffff700 │ │ │ │ eorsge pc, sl, r7, asr r8 @ │ │ │ │ @ instruction: 0x0c0aea2c │ │ │ │ stmdbeq sl, {r0, r3, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0x0c09ea4c │ │ │ │ @@ -240772,55 +240838,55 @@ │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ cdpne 0, 9, cr11, cr6, cr2, {4} │ │ │ │ stmib sp, {r2, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf7ef3100 │ │ │ │ - blls 0x13b000 │ │ │ │ + blls 0x13b100 │ │ │ │ stmdbls r1, {r9, sp} │ │ │ │ ldrmi r4, [r7], -r5, lsl #12 │ │ │ │ @ instruction: 0x36021e58 │ │ │ │ ldmdale r5, {r0, r1, r2, r3, r4, r5, r8, r9, fp, sp}^ │ │ │ │ @ instruction: 0xe000f9b6 │ │ │ │ stmdaeq r0!, {r6, r7, r8, ip, sp, lr, pc} │ │ │ │ - beq 0x937c78 │ │ │ │ + beq 0x937d78 │ │ │ │ stmibvc lr!, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ stc2 10, cr15, [r0], {46} @ 0x2e @ │ │ │ │ vseleq.f32 s30, s6, s29 │ │ │ │ @ instruction: 0xf808fa09 │ │ │ │ @ instruction: 0x0c08ea4c │ │ │ │ stmdaeq r0!, {r0, r1, r6, r7, r8, ip, sp, lr, pc} │ │ │ │ - blx 0x136b334 │ │ │ │ - blx 0x379e00 │ │ │ │ + blx 0x136b434 │ │ │ │ + blx 0x379f00 │ │ │ │ svclt 0x0058f808 │ │ │ │ @ instruction: 0x0c0aea4c │ │ │ │ vmlseq.f32 s28, s16, s28 │ │ │ │ stmdaeq r0!, {r0, r1, r4, r5, r7, r8, ip, sp, lr, pc} │ │ │ │ stceq 0, cr15, [r1], {12} │ │ │ │ - blx 0x136b360 │ │ │ │ - b 0x14b9614 │ │ │ │ - blx 0x133ee18 │ │ │ │ - bl 0x839608 │ │ │ │ + blx 0x136b460 │ │ │ │ + b 0x14b9714 │ │ │ │ + blx 0x133ef18 │ │ │ │ + bl 0x839708 │ │ │ │ @ instruction: 0xf1480c0e │ │ │ │ @ instruction: 0xf5bc0e00 │ │ │ │ @ instruction: 0xf17e7f80 │ │ │ │ svclt 0x00a20800 │ │ │ │ cdpeq 0, 0, cr15, cr1, cr5, {0} │ │ │ │ - ldcleq 0, cr15, [pc], #316 @ 0xfb750 │ │ │ │ - ble 0x2cd1d8 │ │ │ │ + ldcleq 0, cr15, [pc], #316 @ 0xfb850 │ │ │ │ + ble 0x2cd2d8 │ │ │ │ svceq 0x0000f1be │ │ │ │ @ instruction: 0xf005da1e │ │ │ │ @ instruction: 0xf04f0e01 │ │ │ │ ldrbtmi r0, [r0], r0, lsl #24 │ │ │ │ svceq 0x0000f1be │ │ │ │ @ instruction: 0xf801d001 │ │ │ │ andcc ip, r1, #18 │ │ │ │ streq lr, [r8, -r7, asr #20] │ │ │ │ - streq pc, [pc, #965] @ 0xfba01 │ │ │ │ + streq pc, [pc, #965] @ 0xfbb01 │ │ │ │ @ instruction: 0xd1b22a08 │ │ │ │ @ instruction: 0xf504b127 │ │ │ │ andcs r5, r1, #0, 6 │ │ │ │ svccs 0x0030f8c3 │ │ │ │ andlt r4, r2, r0, lsr #12 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ cdplt 7, 11, cr15, cr14, cr15, {7} │ │ │ │ @@ -240835,44 +240901,44 @@ │ │ │ │ ldrmi fp, [r7], -r2, lsl #1 │ │ │ │ strmi r4, [r4], -sp, lsl #12 │ │ │ │ movwls r2, #5632 @ 0x1600 │ │ │ │ cdp2 7, 2, cr15, cr2, cr15, {7} │ │ │ │ @ instruction: 0xf3c09b01 │ │ │ │ cdpne 1, 11, cr0, cr8, cr15, {2} │ │ │ │ cdpne 7, 5, cr3, cr10, cr14, {0} │ │ │ │ - blcs 0x10c76a0 │ │ │ │ + blcs 0x10c77a0 │ │ │ │ @ instruction: 0xf9b0d854 │ │ │ │ @ instruction: 0xf1c2e000 │ │ │ │ @ instruction: 0xf1b20820 │ │ │ │ - b 0x14bdf28 │ │ │ │ - blx 0xc99e64 │ │ │ │ - blx 0xcba6b8 │ │ │ │ - blx 0x37aec0 │ │ │ │ - b 0x14396d8 │ │ │ │ + b 0x14be028 │ │ │ │ + blx 0xc99f64 │ │ │ │ + blx 0xcba7b8 │ │ │ │ + blx 0x37afc0 │ │ │ │ + b 0x14397d8 │ │ │ │ @ instruction: 0xf1c30c08 │ │ │ │ svclt 0x00580820 │ │ │ │ - blx 0x3b9fe8 │ │ │ │ + blx 0x3ba0e8 │ │ │ │ @ instruction: 0xf808fa09 │ │ │ │ - b 0x142b42c │ │ │ │ - b 0x147e6f8 │ │ │ │ + b 0x142b52c │ │ │ │ + b 0x147e7f8 │ │ │ │ @ instruction: 0xf1b30e08 │ │ │ │ @ instruction: 0xf00c0820 │ │ │ │ svclt 0x005c0c01 │ │ │ │ @ instruction: 0xf808fa49 │ │ │ │ vmlseq.f32 s28, s16, s28 │ │ │ │ @ instruction: 0xf803fa49 │ │ │ │ @ instruction: 0x0c0eeb1c │ │ │ │ cdpeq 1, 0, cr15, cr0, cr8, {2} │ │ │ │ svcvc 0x0080f5bc │ │ │ │ stmdaeq r0, {r1, r2, r3, r4, r5, r6, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf001bfa2 │ │ │ │ @ instruction: 0xf04f0e01 │ │ │ │ @ instruction: 0x46f00cff │ │ │ │ @ instruction: 0xf1beda07 │ │ │ │ - ble 0x83f30c │ │ │ │ + ble 0x83f40c │ │ │ │ cdpeq 0, 0, cr15, cr1, cr1, {0} │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf1be46f0 │ │ │ │ andle r0, r1, r0, lsl #30 │ │ │ │ andgt pc, r1, r5, lsl #17 │ │ │ │ streq lr, [r8], -r6, asr #20 │ │ │ │ strcc r0, [r2, #-2185] @ 0xfffff777 │ │ │ │ @@ -240889,57 +240955,57 @@ │ │ │ │ svclt 0x0000e7e1 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ svcne 0x0015b082 │ │ │ │ @ instruction: 0xf6414604 │ │ │ │ - vqdmlsl.s q10, d16, d0[2] │ │ │ │ + vqshl.s64 , q4, #0 │ │ │ │ stmib sp, {r0, r2, r4, r5, r8, r9, sl}^ │ │ │ │ @ instruction: 0xf7ef3100 │ │ │ │ - blls 0x13ae20 │ │ │ │ + blls 0x13af20 │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrbtmi r9, [r6], -r1, lsl #18 │ │ │ │ strcc r1, [r4, #-3674] @ 0xfffff1a6 │ │ │ │ ldmdale r9, {r0, r1, r2, r3, r4, r5, r8, r9, fp, sp}^ │ │ │ │ ldrdhi pc, [r0], -r5 │ │ │ │ - beq 0x937e9c │ │ │ │ + beq 0x937f9c │ │ │ │ stmibvc r8!, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ stc2 10, cr15, [r2], {40} @ 0x28 @ │ │ │ │ @ instruction: 0xf803fa28 │ │ │ │ - blx 0x3b9fc8 │ │ │ │ + blx 0x3ba0c8 │ │ │ │ @ instruction: 0x0c0aea4c │ │ │ │ - beq 0x937e74 │ │ │ │ - blx 0x136b520 │ │ │ │ - b 0x1439fdc │ │ │ │ + beq 0x937f74 │ │ │ │ + blx 0x136b620 │ │ │ │ + b 0x143a0dc │ │ │ │ @ instruction: 0xf1c30c0a │ │ │ │ @ instruction: 0xf00c0a20 │ │ │ │ - blx 0x33e7c4 │ │ │ │ - b 0x1339fec │ │ │ │ + blx 0x33e8c4 │ │ │ │ + b 0x133a0ec │ │ │ │ @ instruction: 0xf1b3080a │ │ │ │ svclt 0x005c0a20 │ │ │ │ - blx 0x3ba0f4 │ │ │ │ + blx 0x3ba1f4 │ │ │ │ stmdaeq sl, {r3, r6, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf903fa49 │ │ │ │ @ instruction: 0x0c08eb1c │ │ │ │ stmdbeq r0, {r0, r3, r6, r8, ip, sp, lr, pc} │ │ │ │ svccc 0x0080f5bc │ │ │ │ stmdaeq r0, {r0, r3, r4, r5, r6, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf1b9da2f │ │ │ │ svclt 0x00bc0f00 │ │ │ │ stmdaeq r1, {ip, sp, lr, pc} │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - b 0x12b208c │ │ │ │ - blx 0x18bd020 │ │ │ │ + b 0x12b218c │ │ │ │ + blx 0x18bd120 │ │ │ │ vmlal.u8 , d16, d0 │ │ │ │ @ instruction: 0xf857100f │ │ │ │ @ instruction: 0xf8319038 │ │ │ │ - b 0x41b8c8 │ │ │ │ - b 0xafe838 │ │ │ │ - b 0x12fd83c │ │ │ │ + b 0x41b9c8 │ │ │ │ + b 0xafe938 │ │ │ │ + b 0x12fd93c │ │ │ │ @ instruction: 0xf8210c0c │ │ │ │ @ instruction: 0xf10ec02e │ │ │ │ @ instruction: 0xf1be0e01 │ │ │ │ @ instruction: 0xd1ae0f04 │ │ │ │ @ instruction: 0xf504b126 │ │ │ │ andcs r5, r1, #0, 6 │ │ │ │ svccs 0x0030f8c3 │ │ │ │ @@ -240953,98 +241019,98 @@ │ │ │ │ @ instruction: 0xe7d27cff │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrmi fp, [r6], -r2, lsl #1 │ │ │ │ strmi r4, [r4], -sp, lsl #12 │ │ │ │ - strbmi pc, [r8, r1, asr #12] @ │ │ │ │ + ldrbpl pc, [r8, r1, asr #12] @ │ │ │ │ ldreq pc, [r5, -r0, asr #5]! │ │ │ │ @ instruction: 0xf7ef9301 │ │ │ │ - blls 0x17ad20 │ │ │ │ + blls 0x17ae20 │ │ │ │ @ instruction: 0xf1a64629 │ │ │ │ vmull.p8 q8, d0, d4 │ │ │ │ strcc r0, [ip], -pc, lsl #1 │ │ │ │ cdpne 5, 5, cr2, cr10, cr0, {0} │ │ │ │ cdpeq 1, 0, cr15, cr4, cr14, {0} │ │ │ │ ldmdale r7, {r0, r1, r2, r3, r4, r5, r8, r9, fp, sp}^ │ │ │ │ ldrdhi pc, [r0], -lr │ │ │ │ - beq 0x937fa4 │ │ │ │ + beq 0x9380a4 │ │ │ │ stmibvc r8!, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ stc2 10, cr15, [r2], {40} @ 0x28 @ │ │ │ │ @ instruction: 0xf803fa28 │ │ │ │ - blx 0x3ba0d0 │ │ │ │ + blx 0x3ba1d0 │ │ │ │ @ instruction: 0x0c0aea4c │ │ │ │ - beq 0x937f7c │ │ │ │ - blx 0x136b628 │ │ │ │ - b 0x143a0e4 │ │ │ │ + beq 0x93807c │ │ │ │ + blx 0x136b728 │ │ │ │ + b 0x143a1e4 │ │ │ │ @ instruction: 0xf1c30c0a │ │ │ │ @ instruction: 0xf00c0a20 │ │ │ │ - blx 0x33e8cc │ │ │ │ - b 0x133a0f4 │ │ │ │ + blx 0x33e9cc │ │ │ │ + b 0x133a1f4 │ │ │ │ @ instruction: 0xf1b3080a │ │ │ │ svclt 0x005c0a20 │ │ │ │ - blx 0x3ba1fc │ │ │ │ + blx 0x3ba2fc │ │ │ │ stmdaeq sl, {r3, r6, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf903fa49 │ │ │ │ @ instruction: 0x0c08eb1c │ │ │ │ stmdbeq r0, {r0, r3, r6, r8, ip, sp, lr, pc} │ │ │ │ svccc 0x0080f5bc │ │ │ │ stmdaeq r0, {r0, r3, r4, r5, r6, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf1b9da2d │ │ │ │ svclt 0x00bc0f00 │ │ │ │ stmdaeq r1, {ip, sp, lr, pc} │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ tstcc r4, r2, lsr #20 │ │ │ │ streq lr, [r8, #-2629] @ 0xfffff5bb │ │ │ │ @ instruction: 0xf880fa5f │ │ │ │ - b 0x14ccee8 │ │ │ │ + b 0x14ccfe8 │ │ │ │ @ instruction: 0xf8571010 │ │ │ │ @ instruction: 0xf8319038 │ │ │ │ - b 0x41e924 │ │ │ │ - b 0xafe944 │ │ │ │ - b 0x12fd948 │ │ │ │ + b 0x41ea24 │ │ │ │ + b 0xafea44 │ │ │ │ + b 0x12fda48 │ │ │ │ @ instruction: 0xf8210c0c │ │ │ │ @ instruction: 0xd1afcc02 │ │ │ │ @ instruction: 0xf504b125 │ │ │ │ andcs r5, r1, #0, 6 │ │ │ │ svccs 0x0030f8c3 │ │ │ │ andlt r4, r2, r0, lsr #12 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ stcllt 7, cr15, [r8, #-956] @ 0xfffffc44 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf000e7d9 │ │ │ │ @ instruction: 0xf64f0801 │ │ │ │ @ instruction: 0xe7d47cff │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec52b60 │ │ │ │ + bl 0xfec52c60 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ stmib sp, {r2, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf7ef2100 │ │ │ │ - bls 0x13ac28 │ │ │ │ + bls 0x13ad28 │ │ │ │ stmdbls r1, {r8, r9, sp} │ │ │ │ @ instruction: 0xf0103a02 │ │ │ │ @ instruction: 0xf1020f01 │ │ │ │ vsubl.u8 q8, d0, d2 │ │ │ │ svclt 0x001c008f │ │ │ │ @ instruction: 0xc000f8b2 │ │ │ │ andsgt pc, r3, r1, lsl #16 │ │ │ │ - blcs 0x308598 │ │ │ │ + blcs 0x308698 │ │ │ │ @ instruction: 0x4620d1f1 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7ef4010 │ │ │ │ svclt 0x0000bd19 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec52bac │ │ │ │ + bl 0xfec52cac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ svcne 0x00144607 │ │ │ │ - strbmi pc, [r8], r1, asr #12 @ │ │ │ │ + ldrbpl pc, [r8], r1, asr #12 @ │ │ │ │ ldrteq pc, [r5], -r0, asr #5 @ │ │ │ │ @ instruction: 0xf7ef9101 │ │ │ │ stmdbls r1, {r0, r1, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ mcr2 10, 4, pc, cr0, cr15, {2} @ │ │ │ │ eorcc pc, ip, r1, lsr r8 @ │ │ │ │ svcpl 0x0004f854 │ │ │ │ @@ -241056,39 +241122,39 @@ │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ svceq 0x0004f1bc │ │ │ │ ldrtmi sp, [r8], -sl, ror #3 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7ef40f0 │ │ │ │ svclt 0x0000bce9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec52c0c │ │ │ │ + bl 0xfec52d0c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ stmib sp, {r2, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf7ef2100 │ │ │ │ - bls 0x13ab7c │ │ │ │ + bls 0x13ac7c │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0x1e939901 │ │ │ │ @ instruction: 0xf010320e │ │ │ │ @ instruction: 0xf1030f01 │ │ │ │ - b 0x14bc63c │ │ │ │ + b 0x14bc73c │ │ │ │ setend le │ │ │ │ svclt 0x001c0102 │ │ │ │ @ instruction: 0xc000f8b3 │ │ │ │ stcgt 8, cr15, [r1], {1} │ │ │ │ @ instruction: 0xd1f04293 │ │ │ │ andlt r4, r2, r0, lsr #12 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ stcllt 7, cr15, [r0], {239} @ 0xef │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec52c5c │ │ │ │ + bl 0xfec52d5c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r4], -r8, ror #31 │ │ │ │ strmi r4, [r7], -sp, lsl #12 │ │ │ │ - strbmi pc, [r8], r1, asr #12 @ │ │ │ │ + ldrbpl pc, [r8], r1, asr #12 @ │ │ │ │ ldrteq pc, [r5], -r0, asr #5 @ │ │ │ │ stc2 7, cr15, [ip], #-956 @ 0xfffffc44 │ │ │ │ cdpeq 1, 0, cr15, cr4, cr4, {5} │ │ │ │ strcc r4, [ip], #-1577 @ 0xfffff9d7 │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ stc2 10, cr15, [r0], {95} @ 0x5f @ │ │ │ │ @ instruction: 0xf85e884b │ │ │ │ @@ -241107,15 +241173,15 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r6], -sp, lsl #12 │ │ │ │ @ instruction: 0xf7ef4604 │ │ │ │ @ instruction: 0xf04ffc01 │ │ │ │ cdpne 12, 11, cr0, cr1, cr0, {0} │ │ │ │ @ instruction: 0xf9314667 │ │ │ │ - blcs 0xfe10b6e0 │ │ │ │ + blcs 0xfe10b7e0 │ │ │ │ vfmsvc.f32 s29, s6, s30 │ │ │ │ andeq pc, r0, #-2147483617 @ 0x8000001f │ │ │ │ andeq pc, r1, #0 │ │ │ │ @ instruction: 0xf04fbfa4 │ │ │ │ @ instruction: 0x4616087f │ │ │ │ ldrmi sp, [r8], r9, lsl #20 │ │ │ │ @ instruction: 0xf15e3380 │ │ │ │ @@ -241136,25 +241202,25 @@ │ │ │ │ svclt 0x0000bc53 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ @ instruction: 0x460d4690 │ │ │ │ strcs r4, [r0], -r4, lsl #12 │ │ │ │ - blx 0xff139b0a │ │ │ │ + blx 0xff139c0a │ │ │ │ cdpeq 1, 0, cr15, cr2, cr8, {5} │ │ │ │ @ instruction: 0xf1084629 │ │ │ │ vmlal.u8 q8, d0, d14 │ │ │ │ @ instruction: 0xf93e004f │ │ │ │ - blcs 0xfe10b768 │ │ │ │ + blcs 0xfe10b868 │ │ │ │ vstmiavc r3!, {s29-s107} │ │ │ │ andeq pc, r0, #124, 2 │ │ │ │ andeq pc, r1, #0 │ │ │ │ ldrbcs fp, [pc, -r4, lsr #31]! │ │ │ │ - ble 0x30d3c8 │ │ │ │ + ble 0x30d4c8 │ │ │ │ orrcc r4, r0, #32505856 @ 0x1f00000 │ │ │ │ stceq 1, cr15, [r0], {92} @ 0x5c │ │ │ │ streq pc, [r0, #-79] @ 0xffffffb1 │ │ │ │ @ instruction: 0x2780bfbc │ │ │ │ tstlt r2, r5, lsl r6 │ │ │ │ @ instruction: 0x432e704f │ │ │ │ smlabbcc r2, r0, r8, r0 │ │ │ │ @@ -241167,17 +241233,17 @@ │ │ │ │ svclt 0x0000bc15 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strmi fp, [r4], -r2, lsl #1 │ │ │ │ @ instruction: 0xf6411f15 │ │ │ │ - vqdmlsl.s q10, d16, d0[2] │ │ │ │ + vqshl.s64 , q4, #0 │ │ │ │ tstls r1, r5, lsr r7 │ │ │ │ - blx 0x20b9b8e │ │ │ │ + blx 0x20b9c8e │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrbtmi r9, [r6], -r1, lsl #18 │ │ │ │ svccc 0x0004f855 │ │ │ │ svcmi 0x0000f5b3 │ │ │ │ rscvc lr, r3, #323584 @ 0x4f000 │ │ │ │ stceq 1, cr15, [r0], {114} @ 0x72 │ │ │ │ @ instruction: 0xf513da2d │ │ │ │ @@ -241208,24 +241274,24 @@ │ │ │ │ @ instruction: 0xe7d87cff │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r6], -sp, lsl #12 │ │ │ │ @ instruction: 0xf6414604 │ │ │ │ - vqdmlsl.s q10, d16, d0[2] │ │ │ │ + vqshl.s64 , q4, #0 │ │ │ │ @ instruction: 0xf7ef0735 │ │ │ │ svcne 0x0032fb2d │ │ │ │ strcc r4, [ip], -r9, lsr #12 │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf8522500 │ │ │ │ @ instruction: 0xf5b33f04 │ │ │ │ - b 0x14cf888 │ │ │ │ + b 0x14cf988 │ │ │ │ @ instruction: 0xf17e7ee3 │ │ │ │ - ble 0xb3ec90 │ │ │ │ + ble 0xb3ed90 │ │ │ │ svcmi 0x0000f513 │ │ │ │ @ instruction: 0xf15e469c │ │ │ │ svclt 0x00ae0e00 │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ stmdaeq r1, {ip, sp, lr, pc} │ │ │ │ stcmi 4, cr15, [r0], {79} @ 0x4f │ │ │ │ mcr2 10, 4, pc, cr0, cr15, {2} @ │ │ │ │ @@ -241238,24 +241304,24 @@ │ │ │ │ movweq lr, #51779 @ 0xca43 │ │ │ │ stccc 8, cr15, [r2], {33} @ 0x21 │ │ │ │ ldrdlt sp, [r5, -r7]! │ │ │ │ movwpl pc, #1284 @ 0x504 @ │ │ │ │ @ instruction: 0xf8c32201 │ │ │ │ qasxmi r2, r0, r0 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - bllt 0x1f39ca0 │ │ │ │ + bllt 0x1f39da0 │ │ │ │ stmdaeq r1, {ip, sp, lr, pc} │ │ │ │ - ldclvc 6, cr15, [pc], #284 @ 0xfbe08 │ │ │ │ + ldclvc 6, cr15, [pc], #284 @ 0xfbf08 │ │ │ │ svclt 0x0000e7dc │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec52ef8 │ │ │ │ + bl 0xfec52ff8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r6], -r8, ror #31 │ │ │ │ strmi r4, [sp], -r4, lsl #12 │ │ │ │ - blx 0xff9b9cc4 │ │ │ │ + blx 0xff9b9dc4 │ │ │ │ @ instruction: 0xf1a62300 │ │ │ │ ldrmi r0, [lr], -r2, lsl #28 │ │ │ │ svcgt 0x0002f83e │ │ │ │ andeq pc, r1, #0 │ │ │ │ @ instruction: 0xf1bc2100 │ │ │ │ uqsub8mi r0, r7, pc @ │ │ │ │ ldrmi fp, [r1], -r4, lsl #31 │ │ │ │ @@ -241267,19 +241333,19 @@ │ │ │ │ @ instruction: 0xf504b126 │ │ │ │ andcs r5, r1, #0, 6 │ │ │ │ svccs 0x0030f8c3 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7ef40f8 │ │ │ │ svclt 0x0000bb43 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec52f58 │ │ │ │ + bl 0xfec53058 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [sp], -r8, ror #31 │ │ │ │ @ instruction: 0x46044617 │ │ │ │ - blx 0xfedb9d24 │ │ │ │ + blx 0xfedb9e24 │ │ │ │ @ instruction: 0x46291ebb │ │ │ │ vabdl.u8 , d0, d14 │ │ │ │ strcs r0, [r0, #-79] @ 0xffffffb1 │ │ │ │ svcgt 0x0002f833 │ │ │ │ andeq pc, r1, #0 │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svceq 0x00fff1bc │ │ │ │ @@ -241297,89 +241363,89 @@ │ │ │ │ svclt 0x0000bb11 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strmi fp, [r4], -r2, lsl #1 │ │ │ │ @ instruction: 0xf6411f15 │ │ │ │ - vqdmlsl.s q10, d16, d0[2] │ │ │ │ + vqshl.s64 , q4, #0 │ │ │ │ tstls r1, r5, lsr r7 │ │ │ │ - blx 0x1fb9d94 │ │ │ │ + blx 0x1fb9e94 │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrbtmi r9, [r6], -r1, lsl #18 │ │ │ │ @ instruction: 0xf855b2c2 │ │ │ │ @ instruction: 0xf8313f04 │ │ │ │ @ instruction: 0xf04fc02e │ │ │ │ @ instruction: 0xf5b30800 │ │ │ │ @ instruction: 0xf8573f80 │ │ │ │ svclt 0x00242032 │ │ │ │ stmdaeq r1, {ip, sp, lr, pc} │ │ │ │ mvnsvc pc, #82837504 @ 0x4f00000 │ │ │ │ streq lr, [r8], -r6, asr #20 │ │ │ │ @ instruction: 0x0c02ea2c │ │ │ │ - b 0x140be58 │ │ │ │ + b 0x140bf58 │ │ │ │ @ instruction: 0xf8210303 │ │ │ │ @ instruction: 0xf10e302e │ │ │ │ vmull.p8 q8, d0, d1 │ │ │ │ @ instruction: 0xf1be100f │ │ │ │ bicsle r0, pc, r4, lsl #30 │ │ │ │ @ instruction: 0xf504b126 │ │ │ │ andcs r5, r1, #0, 6 │ │ │ │ svccs 0x0030f8c3 │ │ │ │ andlt r4, r2, r0, lsr #12 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - blt 0xff4b9df4 │ │ │ │ + blt 0xff4b9ef4 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r6], -sp, lsl #12 │ │ │ │ @ instruction: 0xf6414604 │ │ │ │ - vqdmlsl.s q10, d16, d0[2] │ │ │ │ + vqshl.s64 , q4, #0 │ │ │ │ @ instruction: 0xf7ef0735 │ │ │ │ svcne 0x0032fa39 │ │ │ │ strcc r4, [ip], -r9, lsr #12 │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ - blx 0x18c5268 │ │ │ │ + blx 0x18c5368 │ │ │ │ @ instruction: 0xf852fe80 │ │ │ │ @ instruction: 0xf8b13f04 │ │ │ │ tstcc r4, r2 │ │ │ │ svccc 0x0080f5b3 │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ eors pc, lr, r7, asr r8 @ │ │ │ │ @ instruction: 0xf000bf24 │ │ │ │ @ instruction: 0xf64f0801 │ │ │ │ - b 0x1258e88 │ │ │ │ - b 0xbfd2b0 │ │ │ │ - b 0x1beecc │ │ │ │ - b 0x13fcad0 │ │ │ │ + b 0x1258f88 │ │ │ │ + b 0xbfd3b0 │ │ │ │ + b 0x1befcc │ │ │ │ + b 0x13fcbd0 │ │ │ │ stmdbeq r0, {r0, r1, r8, r9} │ │ │ │ @ instruction: 0xf82142b2 │ │ │ │ mvnle r3, r2, lsl #24 │ │ │ │ @ instruction: 0xf504b125 │ │ │ │ andcs r5, r1, #0, 6 │ │ │ │ svccs 0x0030f8c3 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7ef41f0 │ │ │ │ svclt 0x0000ba8d │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec530c4 │ │ │ │ + bl 0xfec531c4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [sp], -r8, ror #31 │ │ │ │ @ instruction: 0x46044616 │ │ │ │ @ instruction: 0xf9fcf7ef │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x46671eb1 │ │ │ │ svccc 0x0002f931 │ │ │ │ svcvc 0x0080f5b3 │ │ │ │ vfmsvc.f32 s29, s6, s30 │ │ │ │ andeq pc, r0, #-2147483617 @ 0x8000001f │ │ │ │ andeq pc, r1, #0 │ │ │ │ mvnscs fp, #164, 30 @ 0x290 │ │ │ │ - ble 0x20d750 │ │ │ │ + ble 0x20d850 │ │ │ │ ldrmi r2, [r6, #1536]! @ 0x600 │ │ │ │ @ instruction: 0x4633bfbc │ │ │ │ tstlt sl, r6, lsl r6 │ │ │ │ andscc pc, ip, r5, lsl #16 │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ vbic.i32 d20, #34560 @ 0x00008700 │ │ │ │ @ instruction: 0xf1bc008f │ │ │ │ @@ -241387,25 +241453,25 @@ │ │ │ │ @ instruction: 0xf504b127 │ │ │ │ andcs r5, r1, #0, 6 │ │ │ │ svccs 0x0030f8c3 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7ef40f8 │ │ │ │ svclt 0x0000ba53 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec53138 │ │ │ │ + bl 0xfec53238 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r7], -r8, ror #31 │ │ │ │ strmi r4, [r4], -sp, lsl #12 │ │ │ │ @ instruction: 0xf7ef2600 │ │ │ │ @ instruction: 0xf1a7f9c1 │ │ │ │ strtmi r0, [r9], -r2, lsl #24 │ │ │ │ vabdl.u8 , d0, d14 │ │ │ │ @ instruction: 0xf93c004f │ │ │ │ @ instruction: 0xf5b33f02 │ │ │ │ - b 0x14dbd60 │ │ │ │ + b 0x14dbe60 │ │ │ │ @ instruction: 0xf17e7ee3 │ │ │ │ @ instruction: 0xf0000200 │ │ │ │ svclt 0x00a40201 │ │ │ │ @ instruction: 0x461523ff │ │ │ │ strcs sp, [r0, #-2564] @ 0xfffff5fc │ │ │ │ svclt 0x00bc45ae │ │ │ │ ldrmi r4, [r5], -fp, lsr #12 │ │ │ │ @@ -241413,39 +241479,39 @@ │ │ │ │ stmeq r0, {r1, r2, r3, r5, r8, r9, lr} │ │ │ │ ldrmi r3, [ip, #258]! @ 0x102 │ │ │ │ @ instruction: 0xb126d1e5 │ │ │ │ movwpl pc, #1284 @ 0x504 @ │ │ │ │ @ instruction: 0xf8c32201 │ │ │ │ qasxmi r2, r0, r0 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ - blt 0x7b9f5c │ │ │ │ + blt 0x7ba05c │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strmi fp, [r4], -r2, lsl #1 │ │ │ │ @ instruction: 0xf6411f15 │ │ │ │ - vqdmlsl.s q10, d16, d0[2] │ │ │ │ + vqshl.s64 , q4, #0 │ │ │ │ tstls r1, r5, lsr r7 │ │ │ │ @ instruction: 0xf984f7ef │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrbtmi r9, [r6], -r1, lsl #18 │ │ │ │ svccc 0x0004f855 │ │ │ │ svccc 0x0080f5b3 │ │ │ │ rscvc lr, r3, #323584 @ 0x4f000 │ │ │ │ stceq 1, cr15, [r0], {114} @ 0x72 │ │ │ │ - bcs 0x13287c │ │ │ │ + bcs 0x13297c │ │ │ │ @ instruction: 0xf04fbfae │ │ │ │ @ instruction: 0xf0000800 │ │ │ │ movwcs r0, #2049 @ 0x801 │ │ │ │ @ instruction: 0xf831b2c2 │ │ │ │ - b 0x12ac0ac │ │ │ │ + b 0x12ac1ac │ │ │ │ vrsubhn.i16 d16, q0, q4 │ │ │ │ @ instruction: 0xf857100f │ │ │ │ - b 0xc040c8 │ │ │ │ + b 0xc041c8 │ │ │ │ andsmi r0, r3, r2, lsl #24 │ │ │ │ movweq lr, #14924 @ 0x3a4c │ │ │ │ eorcc pc, lr, r1, lsr #16 │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ svceq 0x0004f1be │ │ │ │ ldrdlt sp, [r6, -sl]! │ │ │ │ movwpl pc, #1284 @ 0x504 @ │ │ │ │ @@ -241458,36 +241524,36 @@ │ │ │ │ @ instruction: 0xe7d973ff │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r6], -sp, lsl #12 │ │ │ │ @ instruction: 0xf6414604 │ │ │ │ - vqdmlsl.s q10, d16, d0[2] │ │ │ │ + vqshl.s64 , q4, #0 │ │ │ │ @ instruction: 0xf7ef0735 │ │ │ │ svcne 0x0032f939 │ │ │ │ strcc r4, [ip], -r9, lsr #12 │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf8522500 │ │ │ │ @ instruction: 0xf5b33f04 │ │ │ │ - b 0x14cbe70 │ │ │ │ + b 0x14cbf70 │ │ │ │ @ instruction: 0xf17c7ce3 │ │ │ │ - ble 0xa7f878 │ │ │ │ + ble 0xa7f978 │ │ │ │ svceq 0x0000f1bc │ │ │ │ @ instruction: 0xf04fbfae │ │ │ │ @ instruction: 0xf0000800 │ │ │ │ movwcs r0, #2049 @ 0x801 │ │ │ │ mcr2 10, 4, pc, cr0, cr15, {2} @ │ │ │ │ @ instruction: 0xc002f8b1 │ │ │ │ - b 0x12484a4 │ │ │ │ + b 0x12485a4 │ │ │ │ stmdbeq r0, {r3, r8, sl} │ │ │ │ @ instruction: 0xf85742b2 │ │ │ │ - b 0xc34198 │ │ │ │ - b 0x1bf0dc │ │ │ │ - b 0x13fcce0 │ │ │ │ + b 0xc34298 │ │ │ │ + b 0x1bf1dc │ │ │ │ + b 0x13fcde0 │ │ │ │ @ instruction: 0xf8210303 │ │ │ │ bicsle r3, sl, r2, lsl #24 │ │ │ │ @ instruction: 0xf504b125 │ │ │ │ andcs r5, r1, #0, 6 │ │ │ │ svccs 0x0030f8c3 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7ef41f0 │ │ │ │ @@ -241497,29 +241563,29 @@ │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [r2], r2, lsl #1 │ │ │ │ ldrmi r4, [r6], -pc, lsl #12 │ │ │ │ @ instruction: 0xf7ef9301 │ │ │ │ - blls 0x17a4ac │ │ │ │ + blls 0x17a5ac │ │ │ │ @ instruction: 0xf641bb5b │ │ │ │ - vmls.f d20, d16, d0[2] │ │ │ │ + vshl.s64 , q4, #0 │ │ │ │ svcne 0x003a0535 │ │ │ │ cdpeq 1, 0, cr15, cr12, cr7, {0} │ │ │ │ svcvc 0x0004f852 │ │ │ │ svceq 0x0001f010 │ │ │ │ ldrtmi fp, [r4], -r8, lsl #30 │ │ │ │ movweq lr, #27271 @ 0x6a87 │ │ │ │ svclt 0x0018b2c6 │ │ │ │ vmvn.i32 d20, #-1946157056 @ 0x8c000000 │ │ │ │ ldrbmi r1, [r2, #-15]! │ │ │ │ eorsne pc, r6, r5, asr r8 @ │ │ │ │ - b 0x1cd9bc │ │ │ │ - b 0xfe1bcd2c │ │ │ │ + b 0x1cdabc │ │ │ │ + b 0xfe1bce2c │ │ │ │ andsvs r0, r3, r7, lsl #6 │ │ │ │ ldrbmi sp, [r0], -r8, ror #3 │ │ │ │ @ instruction: 0xf950f7ef │ │ │ │ andlt r4, r2, r0, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @@ -241527,32 +241593,32 @@ │ │ │ │ @ instruction: 0xf04f87f0 │ │ │ │ @ instruction: 0x463431ff │ │ │ │ eoreq pc, r0, #-1073741784 @ 0xc0000028 │ │ │ │ strbeq pc, [r0], -r3, asr #3 @ │ │ │ │ stceq 1, cr15, [r4], {167} @ 0xa7 │ │ │ │ cdpeq 1, 0, cr15, cr12, cr7, {0} │ │ │ │ vpmax.s8 d15, d2, d1 │ │ │ │ - strbmi pc, [r8, #1601] @ 0x641 @ │ │ │ │ + ldrbpl pc, [r8, #1601] @ 0x641 @ │ │ │ │ ldreq pc, [r5, #-704]! @ 0xfffffd40 │ │ │ │ @ instruction: 0xf606fa21 │ │ │ │ @ instruction: 0xf1c34316 │ │ │ │ @ instruction: 0xf1c30220 │ │ │ │ - blx 0x93ddfc │ │ │ │ + blx 0x93defc │ │ │ │ tstpmi r6, #536870912 @ p-variant is OBSOLETE @ 0x20000000 │ │ │ │ svcne 0x0004f85c │ │ │ │ @ instruction: 0xf010b2c2 │ │ │ │ @ instruction: 0xf3c00f01 │ │ │ │ @ instruction: 0xf855100f │ │ │ │ - blx 0x15c25c │ │ │ │ - b 0x2ba5a4 │ │ │ │ - b 0x117c9ac │ │ │ │ - b 0xfe17c9c4 │ │ │ │ - b 0x17c9a8 │ │ │ │ - b 0xfe17c9c8 │ │ │ │ - blx 0x93c9b0 │ │ │ │ + blx 0x15c35c │ │ │ │ + b 0x2ba6a4 │ │ │ │ + b 0x117caac │ │ │ │ + b 0xfe17cac4 │ │ │ │ + b 0x17caa8 │ │ │ │ + b 0xfe17cac8 │ │ │ │ + blx 0x93cab0 │ │ │ │ svclt 0x0018f107 │ │ │ │ @ instruction: 0xf8cc460c │ │ │ │ ldrbmi r2, [r4, #0]! │ │ │ │ ldrbmi sp, [r0], -r2, ror #3 │ │ │ │ @ instruction: 0xf90af7ef │ │ │ │ andlt r4, r2, r0, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @@ -241560,48 +241626,48 @@ │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x000087f0 │ │ │ │ @ instruction: 0xf99db500 │ │ │ │ submi r1, r8, #4 │ │ │ │ svceq 0x003ff110 │ │ │ │ @ instruction: 0x17d8bfbc │ │ │ │ - blle 0x68d9f0 │ │ │ │ - blle 0x7461f0 │ │ │ │ + blle 0x68daf0 │ │ │ │ + blle 0x7462f0 │ │ │ │ svclt 0x00c4283f │ │ │ │ strmi r2, [r1], -r0 │ │ │ │ @ instruction: 0xf1a0dc0f │ │ │ │ @ instruction: 0xf1c00e20 │ │ │ │ - blx 0x1bf284 │ │ │ │ - blx 0x1b8608 │ │ │ │ - blx 0x9bba44 │ │ │ │ - b 0x117b240 │ │ │ │ - blx 0x17c64c │ │ │ │ - b 0x1178218 │ │ │ │ + blx 0x1bf384 │ │ │ │ + blx 0x1b8708 │ │ │ │ + blx 0x9bbb44 │ │ │ │ + b 0x117b340 │ │ │ │ + blx 0x17c74c │ │ │ │ + b 0x1178318 │ │ │ │ andcs r0, r0, #12, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ stceq 1, cr15, [r0], #-772 @ 0xfffffcfc │ │ │ │ @ instruction: 0xf001fa22 │ │ │ │ eoreq pc, r0, #1073741868 @ 0x4000002c │ │ │ │ @ instruction: 0xf101fa43 │ │ │ │ stc2 10, cr15, [ip], {3} @ │ │ │ │ andeq lr, ip, r0, asr #20 │ │ │ │ - blx 0x11ebfb0 │ │ │ │ + blx 0x11ec0b0 │ │ │ │ tstpmi r0, #536870912 @ p-variant is OBSOLETE @ 0x20000000 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ @ instruction: 0xf99db500 │ │ │ │ @ instruction: 0xf1100004 │ │ │ │ - b 0x14bff58 │ │ │ │ + b 0x14c0058 │ │ │ │ @ instruction: 0xf15171e0 │ │ │ │ - blle 0x77f264 │ │ │ │ - blle 0x8c6668 │ │ │ │ + blle 0x77f364 │ │ │ │ + blle 0x8c6768 │ │ │ │ @ instruction: 0xf1712840 │ │ │ │ - ble 0x5fc670 │ │ │ │ + ble 0x5fc770 │ │ │ │ cdpeq 1, 2, cr15, cr0, cr0, {5} │ │ │ │ stceq 1, cr15, [r0], #-768 @ 0xfffffd00 │ │ │ │ @ instruction: 0xf100fa03 │ │ │ │ vseleq.f32 s30, s28, s4 │ │ │ │ stc2 10, cr15, [ip], {34} @ 0x22 @ │ │ │ │ tsteq lr, r1, asr #20 │ │ │ │ @ instruction: 0xf000fa02 │ │ │ │ @@ -241612,65 +241678,65 @@ │ │ │ │ andcs r4, r0, #1048576 @ 0x100000 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ stceq 1, cr15, [r0], {192} @ 0xc0 │ │ │ │ msreq CPSR_, r0, lsl #2 │ │ │ │ @ instruction: 0xf00cfa22 │ │ │ │ @ instruction: 0xf101fa03 │ │ │ │ - blx 0x9ccedc │ │ │ │ + blx 0x9ccfdc │ │ │ │ @ instruction: 0xf1acf10c │ │ │ │ - blx 0x9bf344 │ │ │ │ - b 0x113b2f8 │ │ │ │ + blx 0x9bf444 │ │ │ │ + b 0x113b3f8 │ │ │ │ andcs r0, r0, #12 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ @ instruction: 0xf99db570 │ │ │ │ @ instruction: 0xf11cc010 │ │ │ │ - b 0x14bffdc │ │ │ │ + b 0x14c00dc │ │ │ │ @ instruction: 0xf17e7eec │ │ │ │ svclt 0x00bc31ff │ │ │ │ @ instruction: 0x461117da │ │ │ │ @ instruction: 0xf1bedb13 │ │ │ │ - blle 0x67fef4 │ │ │ │ + blle 0x67fff4 │ │ │ │ svceq 0x0040f1bc │ │ │ │ mcreq 1, 0, pc, cr0, cr14, {3} @ │ │ │ │ tstmi sl, #41984 @ 0xa400 │ │ │ │ @ instruction: 0xf06fd04f │ │ │ │ - b 0x1ccc708 │ │ │ │ - b 0xfe158e98 │ │ │ │ + b 0x1ccc808 │ │ │ │ + b 0xfe158f98 │ │ │ │ @ instruction: 0xf04f71e3 │ │ │ │ @ instruction: 0xf8c00c01 │ │ │ │ ldrmi ip, [r0], -r0, lsr #4 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf1ccbd70 │ │ │ │ cpsid │ │ │ │ @ instruction: 0xf1b00c20 │ │ │ │ - blx 0x97c7b0 │ │ │ │ - blx 0x1f8b34 │ │ │ │ - b 0x11bb368 │ │ │ │ + blx 0x97c8b0 │ │ │ │ + blx 0x1f8c34 │ │ │ │ + b 0x11bb468 │ │ │ │ svclt 0x005c020c │ │ │ │ @ instruction: 0xf101fa43 │ │ │ │ - blx 0x11ccf6c │ │ │ │ + blx 0x11cd06c │ │ │ │ ldrmi pc, [r0], -r0, lsl #2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf1acbd70 │ │ │ │ @ instruction: 0xf1cc0120 │ │ │ │ @ instruction: 0xf1cc0e20 │ │ │ │ - blx 0x17d7e0 │ │ │ │ - blx 0x1f9368 │ │ │ │ - blx 0x9b8798 │ │ │ │ + blx 0x17d8e0 │ │ │ │ + blx 0x1f9468 │ │ │ │ + blx 0x9b8898 │ │ │ │ msrmi CPSR_c, #14, 28 @ 0xe0 │ │ │ │ vst1.8 {d15-d16}, [ip], r2 │ │ │ │ tsteq lr, r1, asr #20 │ │ │ │ - blx 0xa0dc10 │ │ │ │ + blx 0xa0dd10 │ │ │ │ @ instruction: 0xf1bcfe0c │ │ │ │ - blx 0x13d400 │ │ │ │ - b 0x14b9798 │ │ │ │ + blx 0x13d500 │ │ │ │ + b 0x14b9898 │ │ │ │ svclt 0x005c0e05 │ │ │ │ vst1.16 {d15-d16}, [r4], r1 │ │ │ │ vmlseq.f32 s28, s8, s28 │ │ │ │ stc2 10, cr15, [ip], {65} @ 0x41 @ │ │ │ │ svclt 0x00084563 │ │ │ │ svclt 0x00084572 │ │ │ │ lsrsle r4, r2, r6 │ │ │ │ @@ -241680,46 +241746,46 @@ │ │ │ │ mulsgt r0, sp, r9 │ │ │ │ svceq 0x003ff11c │ │ │ │ mvnvc lr, pc, asr #20 │ │ │ │ rscscc pc, pc, r1, ror r1 @ │ │ │ │ stmdbcs r0, {r1, r2, r3, r5, r8, r9, fp, ip, lr, pc} │ │ │ │ @ instruction: 0xf1bcdb15 │ │ │ │ @ instruction: 0xf1710f40 │ │ │ │ - blle 0xc7c7cc │ │ │ │ + blle 0xc7c8cc │ │ │ │ tsteq r3, r2, asr sl │ │ │ │ ldrmi fp, [r0], -r4, lsl #30 │ │ │ │ andle r4, r5, r9, lsl r6 │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ strmi r2, [r1], -r1, lsl #6 │ │ │ │ eorcc pc, r0, #12976128 @ 0xc60000 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf1ccbd70 │ │ │ │ @ instruction: 0xf10c0e00 │ │ │ │ - blx 0x97f478 │ │ │ │ - blx 0x9f8434 │ │ │ │ + blx 0x97f578 │ │ │ │ + blx 0x9f8534 │ │ │ │ @ instruction: 0xf1aef10e │ │ │ │ - blx 0x1bfc84 │ │ │ │ - b 0x113b438 │ │ │ │ - blx 0x9bc43c │ │ │ │ - b 0x113bc48 │ │ │ │ + blx 0x1bfd84 │ │ │ │ + b 0x113b538 │ │ │ │ + blx 0x9bc53c │ │ │ │ + b 0x113bd48 │ │ │ │ andcs r0, r0, #14 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ strmi r2, [r1], -r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf1acbd70 │ │ │ │ @ instruction: 0xf1cc0e20 │ │ │ │ - blx 0x1bc4b4 │ │ │ │ + blx 0x1bc5b4 │ │ │ │ @ instruction: 0xf1ccf10c │ │ │ │ - blx 0x17d4bc │ │ │ │ + blx 0x17d5bc │ │ │ │ @ instruction: 0xf1acfe0e │ │ │ │ - blx 0x97d8c4 │ │ │ │ - b 0x1178448 │ │ │ │ + blx 0x97d9c4 │ │ │ │ + b 0x1178548 │ │ │ │ movwmi r0, #4366 @ 0x110e │ │ │ │ @ instruction: 0xf00cfa02 │ │ │ │ vst1.8 {d15-d16}, [r4], r1 │ │ │ │ vseleq.f32 s30, s24, s1 │ │ │ │ @ instruction: 0xf505fa21 │ │ │ │ vmlseq.f32 s28, s8, s28 │ │ │ │ vmlseq.f32 s28, s10, s28 │ │ │ │ @@ -241728,60 +241794,60 @@ │ │ │ │ @ instruction: 0xd1b34572 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd70 │ │ │ │ @ instruction: 0xf99db530 │ │ │ │ @ instruction: 0xf1ccc00c │ │ │ │ @ instruction: 0xf11e0e00 │ │ │ │ - blle 0x6c0188 │ │ │ │ + blle 0x6c0288 │ │ │ │ svceq 0x0000f1be │ │ │ │ @ instruction: 0x4604db1b │ │ │ │ svceq 0x003ff1be │ │ │ │ tstmi sl, #3520 @ 0xdc0 │ │ │ │ @ instruction: 0xf04fd00e │ │ │ │ @ instruction: 0xf8c40c01 │ │ │ │ @ instruction: 0xf06fc220 │ │ │ │ - b 0x1ccc8ac │ │ │ │ - b 0xfe15883c │ │ │ │ + b 0x1ccc9ac │ │ │ │ + b 0xfe15893c │ │ │ │ andcs r7, r0, #-1073741768 @ 0xc0000038 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ strmi r2, [r1], -r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf10cbd30 │ │ │ │ @ instruction: 0xf1cc31ff │ │ │ │ @ instruction: 0xf1b10c21 │ │ │ │ - blx 0x97c558 │ │ │ │ - blx 0x1f8ce0 │ │ │ │ - b 0x11bb510 │ │ │ │ + blx 0x97c658 │ │ │ │ + blx 0x1f8de0 │ │ │ │ + b 0x11bb610 │ │ │ │ svclt 0x005c020c │ │ │ │ @ instruction: 0xf000fa43 │ │ │ │ - blx 0x11cd0f4 │ │ │ │ + blx 0x11cd1f4 │ │ │ │ ldmdaeq r0, {r0, r8, ip, sp, lr, pc}^ │ │ │ │ andeq pc, r1, #2 │ │ │ │ sbcvc lr, r1, r0, asr #20 │ │ │ │ stmne r0, {r0, r3, r6, ip} │ │ │ │ tstpeq r0, r1, asr #2 @ p-variant is OBSOLETE │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf1aebd30 │ │ │ │ @ instruction: 0xf1ce0c20 │ │ │ │ - blx 0x1bc594 │ │ │ │ - blx 0x1b8950 │ │ │ │ - blx 0x9bb54c │ │ │ │ - b 0x1178520 │ │ │ │ + blx 0x1bc694 │ │ │ │ + blx 0x1b8a50 │ │ │ │ + blx 0x9bb64c │ │ │ │ + b 0x1178620 │ │ │ │ movwmi r0, #4364 @ 0x110c │ │ │ │ stceq 1, cr15, [r0], #-824 @ 0xfffffcc8 │ │ │ │ @ instruction: 0xf00efa02 │ │ │ │ - blx 0x14dd44 │ │ │ │ - blx 0x93b564 │ │ │ │ - b 0x1138570 │ │ │ │ + blx 0x14de44 │ │ │ │ + blx 0x93b664 │ │ │ │ + b 0x1138670 │ │ │ │ @ instruction: 0xf1be000c │ │ │ │ - blx 0x113f5c0 │ │ │ │ + blx 0x113f6c0 │ │ │ │ svclt 0x005cfe0e │ │ │ │ stc2 10, cr15, [ip], {65} @ 0x41 @ │ │ │ │ andeq lr, ip, r0, asr #20 │ │ │ │ svclt 0x00084573 │ │ │ │ svclt 0x00084282 │ │ │ │ @ instruction: 0xd1a24628 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @@ -241791,35 +241857,35 @@ │ │ │ │ mulsgt r0, sp, r9 │ │ │ │ svceq 0x0040f11c │ │ │ │ mvnvc lr, pc, asr #20 │ │ │ │ rscscc pc, pc, r1, ror r1 @ │ │ │ │ stmdbcs r0, {r0, r1, r2, r4, r5, r8, r9, fp, ip, lr, pc} │ │ │ │ @ instruction: 0xf1bcdb15 │ │ │ │ @ instruction: 0xf1710f40 │ │ │ │ - blle 0xebc988 │ │ │ │ + blle 0xebca88 │ │ │ │ tsteq r3, r2, asr sl │ │ │ │ ldrmi fp, [r0], -r4, lsl #30 │ │ │ │ andle r4, r5, r9, lsl r6 │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ strmi r2, [r1], -r1, lsl #6 │ │ │ │ eorcc pc, r0, #12976128 @ 0xc60000 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - b 0x1cebb6c │ │ │ │ + b 0x1cebc6c │ │ │ │ @ instruction: 0xf1cc0c0c │ │ │ │ @ instruction: 0xf1ac0120 │ │ │ │ - blx 0x97fe38 │ │ │ │ - blx 0x1f85ec │ │ │ │ - blx 0x9f89c4 │ │ │ │ + blx 0x97ff38 │ │ │ │ + blx 0x1f86ec │ │ │ │ + blx 0x9f8ac4 │ │ │ │ movwmi pc, #36366 @ 0x8e0e @ │ │ │ │ andeq lr, lr, r0, asr #20 │ │ │ │ stc2 10, cr15, [ip], {35} @ 0x23 @ │ │ │ │ movweq pc, #4096 @ 0x1000 @ │ │ │ │ - b 0x14be6d4 │ │ │ │ - b 0x10fcb48 │ │ │ │ + b 0x14be7d4 │ │ │ │ + b 0x10fcc48 │ │ │ │ stmiane r0, {r2, r3, r6, r7, ip, sp, lr}^ │ │ │ │ tstpeq r0, r1, asr #2 @ p-variant is OBSOLETE │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ andcs fp, r0, r0, ror sp │ │ │ │ andcs r4, r0, #1048576 @ 0x100000 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @@ -241828,48 +241894,48 @@ │ │ │ │ eoreq pc, r0, ip, asr #3 │ │ │ │ @ instruction: 0xf10cfa03 │ │ │ │ strteq pc, [r0], #-460 @ 0xfffffe34 │ │ │ │ vseleq.f32 s30, s28, s4 │ │ │ │ streq pc, [r0, #-428]! @ 0xfffffe54 │ │ │ │ @ instruction: 0xf000fa22 │ │ │ │ tsteq lr, r1, asr #20 │ │ │ │ - blx 0x18d220 │ │ │ │ - blx 0x178650 │ │ │ │ - blx 0x939634 │ │ │ │ - blx 0x97be58 │ │ │ │ - b 0x14b9a40 │ │ │ │ - b 0x147fe40 │ │ │ │ - blx 0x93fe48 │ │ │ │ + blx 0x18d320 │ │ │ │ + blx 0x178750 │ │ │ │ + blx 0x939734 │ │ │ │ + blx 0x97bf58 │ │ │ │ + b 0x14b9b40 │ │ │ │ + b 0x147ff40 │ │ │ │ + blx 0x93ff48 │ │ │ │ strbmi pc, [r3, #-3084]! @ 0xfffff3f4 @ │ │ │ │ ldrbmi fp, [r2, #-3848]! @ 0xfffff0f8 │ │ │ │ andcs sp, r0, #-2147483606 @ 0x8000002a │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ @ instruction: 0xf99db5f0 │ │ │ │ @ instruction: 0xf1c11014 │ │ │ │ @ instruction: 0xf11e0e00 │ │ │ │ - blle 0x12c0314 │ │ │ │ + blle 0x12c0414 │ │ │ │ @ instruction: 0xf1be461e │ │ │ │ - blle 0x13c0260 │ │ │ │ + blle 0x13c0360 │ │ │ │ svceq 0x002ff1be │ │ │ │ @ instruction: 0xf1aedc3e │ │ │ │ @ instruction: 0xf1ce0120 │ │ │ │ - blx 0x17f6f0 │ │ │ │ - blx 0x1f9678 │ │ │ │ - blx 0x9b8ab0 │ │ │ │ + blx 0x17f7f0 │ │ │ │ + blx 0x1f9778 │ │ │ │ + blx 0x9b8bb0 │ │ │ │ msrmi CPSR_c, #12, 24 @ 0xc00 │ │ │ │ tsteq ip, r1, asr #20 │ │ │ │ stc2 10, cr15, [lr], {2} @ │ │ │ │ - b 0x113d6ac │ │ │ │ - blx 0x8ccafc │ │ │ │ + b 0x113d7ac │ │ │ │ + blx 0x8ccbfc │ │ │ │ strne pc, [ip], #-3212 @ 0xfffff374 │ │ │ │ @ instruction: 0x4c01ea4c │ │ │ │ smlawteq r0, lr, r1, pc @ │ │ │ │ - blx 0x20df38 │ │ │ │ - blx 0xc39aa4 │ │ │ │ + blx 0x20e038 │ │ │ │ + blx 0xc39ba4 │ │ │ │ msrmi CPSR_fc, #-2147483645 @ 0x80000003 │ │ │ │ streq pc, [r0, #-446]! @ 0xfffffe42 │ │ │ │ @ instruction: 0xfe0efa47 │ │ │ │ @ instruction: 0x412cbf5c │ │ │ │ ldrbmi r4, [r3, #-801]! @ 0xfffffcdf │ │ │ │ addmi fp, sl, #8, 30 │ │ │ │ strbtmi fp, [r3], -r4, lsl #30 │ │ │ │ @@ -241884,115 +241950,115 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0] │ │ │ │ mvnle r4, sl, lsl r3 │ │ │ │ ldrmi r2, [r9], -r0, lsl #6 │ │ │ │ andcs r4, r0, #24, 12 @ 0x1800000 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0] │ │ │ │ - ldclcc 1, cr15, [pc], #4 @ 0xfc700 │ │ │ │ + ldclcc 1, cr15, [pc], #4 @ 0xfc800 │ │ │ │ smlawteq r1, r1, r1, pc @ │ │ │ │ vpmax.s8 d15, d12, d18 │ │ │ │ @ instruction: 0xf101fa03 │ │ │ │ @ instruction: 0xf1bc430a │ │ │ │ svclt 0x005c0120 │ │ │ │ @ instruction: 0xf101fa43 │ │ │ │ - blx 0x11cd340 │ │ │ │ + blx 0x11cd440 │ │ │ │ strmi pc, [lr], -ip, lsl #2 │ │ │ │ @ instruction: 0xf0020853 │ │ │ │ - b 0x11bcf28 │ │ │ │ - b 0x14d962c │ │ │ │ + b 0x11bd028 │ │ │ │ + b 0x14d972c │ │ │ │ ldmne sl, {r0, r5, r6, sl, fp} │ │ │ │ stceq 1, cr15, [r0], {76} @ 0x4c │ │ │ │ - b 0x14e9180 │ │ │ │ - b 0x114cb68 │ │ │ │ - b 0x11ccb84 │ │ │ │ + b 0x14e9280 │ │ │ │ + b 0x114cc68 │ │ │ │ + b 0x11ccc84 │ │ │ │ strne r4, [r9], #-769 @ 0xfffffcff │ │ │ │ svclt 0x0008458c │ │ │ │ @ instruction: 0xd1bb429a │ │ │ │ svclt 0x0000e7d0 │ │ │ │ @ instruction: 0x4686b570 │ │ │ │ mulsgt r0, sp, r9 │ │ │ │ svceq 0x0030f11c │ │ │ │ mvnvc lr, pc, asr #20 │ │ │ │ rscscc pc, pc, r1, ror r1 @ │ │ │ │ stmdbcs r0, {r3, r4, r6, r8, r9, fp, ip, lr, pc} │ │ │ │ @ instruction: 0xf1bcdb31 │ │ │ │ @ instruction: 0xf1710f30 │ │ │ │ - ble 0x16fcb70 │ │ │ │ + ble 0x16fcc70 │ │ │ │ msreq CPSR_, ip, lsr #3 │ │ │ │ eoreq pc, r0, ip, asr #3 │ │ │ │ streq pc, [r0, #-428]! @ 0xfffffe54 │ │ │ │ vst1.8 {d15-d16}, [r1], r2 │ │ │ │ @ instruction: 0xf10cfa03 │ │ │ │ @ instruction: 0xf000fa22 │ │ │ │ movwmi r4, #4897 @ 0x1321 │ │ │ │ strteq pc, [r0], #-460 @ 0xfffffe34 │ │ │ │ @ instruction: 0xf00cfa02 │ │ │ │ - blx 0x9291bc │ │ │ │ - blx 0x179fcc │ │ │ │ - blx 0x9797b0 │ │ │ │ + blx 0x9292bc │ │ │ │ + blx 0x17a0cc │ │ │ │ + blx 0x9798b0 │ │ │ │ teqpmi r4, #20971520 @ p-variant is OBSOLETE @ 0x1400000 │ │ │ │ - blx 0x94d458 │ │ │ │ + blx 0x94d558 │ │ │ │ strbmi pc, [r3, #-3084]! @ 0xfffff3f4 @ │ │ │ │ adcmi fp, r2, #8, 30 │ │ │ │ @ instruction: 0xf04fd006 │ │ │ │ movwcs r3, #4351 @ 0x10ff │ │ │ │ mvnsvc pc, pc, asr #12 │ │ │ │ eorcc pc, r0, #13500416 @ 0xce0000 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - b 0x1cebd8c │ │ │ │ + b 0x1cebe8c │ │ │ │ @ instruction: 0xf1cc0c0c │ │ │ │ - blx 0x97cc54 │ │ │ │ - blx 0x1f9008 │ │ │ │ + blx 0x97cd54 │ │ │ │ + blx 0x1f9108 │ │ │ │ movwmi pc, #41217 @ 0xa101 @ │ │ │ │ msreq CPSR_, ip, lsr #3 │ │ │ │ stc2 10, cr15, [ip], {35} @ 0x23 @ │ │ │ │ @ instruction: 0xf101fa23 │ │ │ │ - b 0x14cd414 │ │ │ │ + b 0x14cd514 │ │ │ │ @ instruction: 0xf002015c │ │ │ │ ldmdaeq r2, {r0, r8, r9}^ │ │ │ │ sbcvc lr, ip, #270336 @ 0x42000 │ │ │ │ @ instruction: 0xf14118d0 │ │ │ │ @ instruction: 0xf5b10100 │ │ │ │ bicsle r3, sp, #128, 30 @ 0x200 │ │ │ │ @ instruction: 0xf04f2301 │ │ │ │ @ instruction: 0xf8ce30ff │ │ │ │ @ instruction: 0xf64f3220 │ │ │ │ @ instruction: 0xe7d571ff │ │ │ │ strmi r2, [r1], -r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - b 0x15abde4 │ │ │ │ + b 0x15abee4 │ │ │ │ svclt 0x00040103 │ │ │ │ @ instruction: 0x46194610 │ │ │ │ strb sp, [r7, r1, asr #3] │ │ │ │ @ instruction: 0xf112b252 │ │ │ │ svclt 0x00b80f1f │ │ │ │ - blle 0x48543c │ │ │ │ + blle 0x48553c │ │ │ │ svclt 0x00bc2a00 │ │ │ │ - blx 0x94d18c │ │ │ │ - blle 0x339450 │ │ │ │ + blx 0x94d28c │ │ │ │ + blle 0x339550 │ │ │ │ vstrle s4, [fp, #-124] @ 0xffffff84 │ │ │ │ @ instruction: 0xb121460b │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ @ instruction: 0xf8c02201 │ │ │ │ ldrmi r2, [r8], -r0, lsr #4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ vpmax.u8 d15, d2, d1 │ │ │ │ vpmax.s8 d15, d2, d19 │ │ │ │ @ instruction: 0xd1ef4291 │ │ │ │ svclt 0x0000e7f3 │ │ │ │ @ instruction: 0xf112b252 │ │ │ │ - ble 0x2004f8 │ │ │ │ + ble 0x2005f8 │ │ │ │ smlabtcs r0, r8, r7, r1 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ - bcs 0x10e648 │ │ │ │ - bcs 0x8f34c0 │ │ │ │ + bcs 0x10e748 │ │ │ │ + bcs 0x8f35c0 │ │ │ │ mvnlt sp, r2, lsl sp │ │ │ │ movwcs r4, #5065 @ 0x13c9 │ │ │ │ eorcc pc, r0, #192, 16 @ 0xc00000 │ │ │ │ @ instruction: 0xf1c10fc9 │ │ │ │ mrscs r4, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ subsmi r4, r2, #112, 14 @ 0x1c00000 │ │ │ │ @@ -242005,119 +242071,119 @@ │ │ │ │ tstcs r0, r8, lsl r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @ instruction: 0x46084770 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ @ instruction: 0xf112b252 │ │ │ │ svclt 0x00b80f20 │ │ │ │ - blle 0x3854e0 │ │ │ │ - blle 0x4470e4 │ │ │ │ + blle 0x3855e0 │ │ │ │ + blle 0x4471e4 │ │ │ │ vldrle s4, [r6, #-124] @ 0xffffff84 │ │ │ │ @ instruction: 0xb121460b │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ @ instruction: 0xf8c02201 │ │ │ │ ldrmi r2, [r8], -r0, lsr #4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ ldrsbmi r4, [r1], #50 @ 0x32 │ │ │ │ movweq pc, #4097 @ 0x1001 @ │ │ │ │ cmpeq r1, #3072 @ 0xc00 │ │ │ │ tstcs r0, r8, lsl r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ - blx 0x14e6d8 │ │ │ │ - blx 0x9f9524 │ │ │ │ + blx 0x14e7d8 │ │ │ │ + blx 0x9f9624 │ │ │ │ addsmi pc, r1, #536870912 @ 0x20000000 │ │ │ │ strb sp, [r8, r4, ror #3]! │ │ │ │ subsmi fp, r3, #536870917 @ 0x20000005 │ │ │ │ svceq 0x001ff113 │ │ │ │ - blcs 0x13356c │ │ │ │ - blcs 0x8f357c │ │ │ │ + blcs 0x13366c │ │ │ │ + blcs 0x8f367c │ │ │ │ cmplt r1, fp, lsl sp │ │ │ │ movwcs r4, #5065 @ 0x13c9 │ │ │ │ eorcc pc, r0, #192, 16 @ 0xc00000 │ │ │ │ @ instruction: 0xf1c10fc9 │ │ │ │ mrscs r4, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ andcs r4, r0, r0, ror r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ - blx 0x114b160 │ │ │ │ + blx 0x114b260 │ │ │ │ @ instruction: 0xf000f002 │ │ │ │ - bl 0x1bd568 │ │ │ │ + bl 0x1bd668 │ │ │ │ tstcs r0, r0, rrx │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ - blx 0x14e730 │ │ │ │ - blx 0x11b9180 │ │ │ │ + blx 0x14e830 │ │ │ │ + blx 0x11b9280 │ │ │ │ addsmi pc, r9, #201326592 @ 0xc000000 │ │ │ │ @ instruction: 0x4610d1de │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec53b8c │ │ │ │ + bl 0xfec53c8c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ stmib sp, {r2, r9, sl, lr}^ │ │ │ │ movwls r2, #4354 @ 0x1102 │ │ │ │ ldc2 7, cr15, [r6], {238} @ 0xee │ │ │ │ - bls 0x1a2db0 │ │ │ │ + bls 0x1a2eb0 │ │ │ │ @ instruction: 0xf1019b01 │ │ │ │ @ instruction: 0x46940e10 │ │ │ │ svceq 0x0001f010 │ │ │ │ tstpeq r1, r1, lsl #2 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf801bf18 │ │ │ │ vmull.u8 q14, d0, d1 │ │ │ │ ldrmi r0, [ip], #79 @ 0x4f │ │ │ │ mvnsle r4, r1, ror r5 │ │ │ │ - bl 0x18e248 │ │ │ │ + bl 0x18e348 │ │ │ │ @ instruction: 0xf7ee1403 │ │ │ │ strtmi pc, [r0], -r3, lsl #26 │ │ │ │ tstcs r0, r4 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strmi fp, [sp], -r2, lsl #1 │ │ │ │ pkhbtmi r4, r0, ip, lsl #12 │ │ │ │ - strbmi pc, [r8], r1, asr #12 @ │ │ │ │ + ldrbpl pc, [r8], r1, asr #12 @ │ │ │ │ ldrteq pc, [r5], -r0, asr #5 @ │ │ │ │ @ instruction: 0xf7ee9201 │ │ │ │ - bls 0x17bb90 │ │ │ │ + bls 0x17bc90 │ │ │ │ cdpeq 1, 0, cr15, cr2, cr5, {5} │ │ │ │ ldrmi r3, [r3], -lr, lsl #10 │ │ │ │ @ instruction: 0xf83eb2c1 │ │ │ │ @ instruction: 0xf3c0cf02 │ │ │ │ ldrbmi r0, [r5, #-143]! @ 0xffffff71 │ │ │ │ eorsne pc, r1, r6, asr r8 @ │ │ │ │ streq lr, [r3, -r1, lsl #20] │ │ │ │ @ instruction: 0x0c01ea2c │ │ │ │ @ instruction: 0x0c07ea4c │ │ │ │ @ instruction: 0xf8ae4423 │ │ │ │ mvnle ip, r0 │ │ │ │ - bl 0x18e33c │ │ │ │ + bl 0x18e43c │ │ │ │ @ instruction: 0xf7ee04c4 │ │ │ │ strtmi pc, [r0], -r9, asr #25 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strmi fp, [lr], -r2, lsl #1 │ │ │ │ pkhbtmi r4, r0, ip, lsl #12 │ │ │ │ - strbmi pc, [r8, r1, asr #12] @ │ │ │ │ + ldrbpl pc, [r8, r1, asr #12] @ │ │ │ │ ldreq pc, [r5, -r0, asr #5]! │ │ │ │ @ instruction: 0xf7ee9201 │ │ │ │ - bls 0x17bb1c │ │ │ │ + bls 0x17bc1c │ │ │ │ stceq 1, cr15, [r4], {166} @ 0xa6 │ │ │ │ ldrmi r3, [r3], -ip, lsl #12 │ │ │ │ mcr2 10, 4, pc, cr0, cr15, {2} @ │ │ │ │ svcpl 0x0004f85c │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ smlabbeq r3, r5, sl, lr │ │ │ │ @ instruction: 0xf8574566 │ │ │ │ @@ -242131,20 +242197,20 @@ │ │ │ │ andlt r4, r2, r0, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x000081f0 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec53cd8 │ │ │ │ + bl 0xfec53dd8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ @ instruction: 0x46064614 │ │ │ │ movwls r9, #257 @ 0x101 │ │ │ │ - blx 0xffd3aaa6 │ │ │ │ + blx 0xffd3aba6 │ │ │ │ @ instruction: 0x9d069901 │ │ │ │ @ instruction: 0xf1019b00 │ │ │ │ @ instruction: 0xf0100210 │ │ │ │ @ instruction: 0xf1010f01 │ │ │ │ svclt 0x00180101 │ │ │ │ stcmi 8, cr15, [r1], {1} │ │ │ │ adcmi r4, r3, #44, 8 @ 0x2c000000 │ │ │ │ @@ -242160,27 +242226,27 @@ │ │ │ │ svclt 0x0000bd70 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strmi fp, [lr], -r2, lsl #1 │ │ │ │ ldrmi r4, [r4], -r0, lsl #13 │ │ │ │ - strbmi pc, [r8, r1, asr #12] @ │ │ │ │ + ldrbpl pc, [r8, r1, asr #12] @ │ │ │ │ ldreq pc, [r5, -r0, asr #5]! │ │ │ │ @ instruction: 0xf7ee9301 │ │ │ │ vstrls d15, [r8, #-748] @ 0xfffffd14 │ │ │ │ stceq 1, cr15, [r2], {166} @ 0xa6 │ │ │ │ strcc r9, [lr], -r1, lsl #22 │ │ │ │ mcr2 10, 4, pc, cr0, cr15, {2} @ │ │ │ │ svccs 0x0002f83c │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ eorsne pc, lr, r7, asr r8 @ │ │ │ │ vmlaeq.f32 s28, s8, s2 │ │ │ │ andeq lr, r1, #139264 @ 0x22000 │ │ │ │ - b 0x118dc2c │ │ │ │ + b 0x118dd2c │ │ │ │ adcmi r0, r3, #-536870912 @ 0xe0000000 │ │ │ │ strcs fp, [r0], #-3848 @ 0xfffff0f8 │ │ │ │ andcs pc, r0, ip, lsr #17 │ │ │ │ mvnle r4, r6, ror #10 │ │ │ │ @ instruction: 0xf7ee4640 │ │ │ │ strtmi pc, [r0], -r1, lsr #24 │ │ │ │ tstcs r0, r2 │ │ │ │ @@ -242190,53 +242256,53 @@ │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strmi fp, [lr], -r2, lsl #1 │ │ │ │ ldrmi r4, [r4], -r0, lsl #13 │ │ │ │ - strbmi pc, [r8, r1, asr #12] @ │ │ │ │ + ldrbpl pc, [r8, r1, asr #12] @ │ │ │ │ ldreq pc, [r5, -r0, asr #5]! │ │ │ │ @ instruction: 0xf7ee9301 │ │ │ │ vstrls d15, [r8, #-508] @ 0xfffffe04 │ │ │ │ stceq 1, cr15, [r4], {166} @ 0xa6 │ │ │ │ strcc r9, [ip], -r1, lsl #22 │ │ │ │ mcr2 10, 4, pc, cr0, cr15, {2} @ │ │ │ │ svcne 0x0004f85c │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ andeq lr, r1, #132, 20 @ 0x84000 │ │ │ │ @ instruction: 0xf857442c │ │ │ │ adcmi lr, r3, #62 @ 0x3e │ │ │ │ strcs fp, [r0], #-3848 @ 0xfffff0f8 │ │ │ │ - b 0x18e190 │ │ │ │ - b 0xfe17d434 │ │ │ │ + b 0x18e290 │ │ │ │ + b 0xfe17d534 │ │ │ │ @ instruction: 0xf8cc0201 │ │ │ │ mvnle r2, r0 │ │ │ │ @ instruction: 0xf7ee4640 │ │ │ │ strtmi pc, [r0], -r5, ror #23 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec53e28 │ │ │ │ + bl 0xfec53f28 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ @ instruction: 0x46064614 │ │ │ │ movwls r9, #257 @ 0x101 │ │ │ │ - blx 0x133abf6 │ │ │ │ + blx 0x133acf6 │ │ │ │ @ instruction: 0x9d069901 │ │ │ │ @ instruction: 0xf1019b00 │ │ │ │ @ instruction: 0xf0100210 │ │ │ │ @ instruction: 0xf1010f01 │ │ │ │ svclt 0x00180101 │ │ │ │ stcmi 8, cr15, [r1], {1} │ │ │ │ svclt 0x00082c00 │ │ │ │ - blne 0x1a0e4cc │ │ │ │ + blne 0x1a0e5cc │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ mvnsle r4, sl, lsl #5 │ │ │ │ @ instruction: 0xf7ee4630 │ │ │ │ @ instruction: 0x4620fbb5 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -242244,29 +242310,29 @@ │ │ │ │ svclt 0x0000bd70 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strmi fp, [lr], -r2, lsl #1 │ │ │ │ ldrmi r4, [r4], -r0, lsl #13 │ │ │ │ - strbmi pc, [r8, r1, asr #12] @ │ │ │ │ + ldrbpl pc, [r8, r1, asr #12] @ │ │ │ │ ldreq pc, [r5, -r0, asr #5]! │ │ │ │ @ instruction: 0xf7ee9301 │ │ │ │ vstrls d15, [r8, #-76] @ 0xffffffb4 │ │ │ │ stceq 1, cr15, [r2], {166} @ 0xa6 │ │ │ │ strcc r9, [lr], -r1, lsl #22 │ │ │ │ mcr2 10, 4, pc, cr0, cr15, {2} @ │ │ │ │ svccs 0x0002f83c │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ eorsne pc, lr, r7, asr r8 @ │ │ │ │ vmlaeq.f32 s28, s8, s2 │ │ │ │ andeq lr, r1, #139264 @ 0x22000 │ │ │ │ svclt 0x00082c00 │ │ │ │ - b 0x118e540 │ │ │ │ - blne 0x19fd50c │ │ │ │ + b 0x118e640 │ │ │ │ + blne 0x19fd60c │ │ │ │ @ instruction: 0xf8ac4566 │ │ │ │ mvnle r2, r0 │ │ │ │ @ instruction: 0xf7ee4640 │ │ │ │ @ instruction: 0x4620fb79 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -242274,29 +242340,29 @@ │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strmi fp, [lr], -r2, lsl #1 │ │ │ │ ldrmi r4, [r4], -r0, lsl #13 │ │ │ │ - strbmi pc, [r8, r1, asr #12] @ │ │ │ │ + ldrbpl pc, [r8, r1, asr #12] @ │ │ │ │ ldreq pc, [r5, -r0, asr #5]! │ │ │ │ @ instruction: 0xf7ee9301 │ │ │ │ vstrls s30, [r8, #-860] @ 0xfffffca4 │ │ │ │ stceq 1, cr15, [r4], {166} @ 0xa6 │ │ │ │ strcc r9, [ip], -r1, lsl #22 │ │ │ │ mcr2 10, 4, pc, cr0, cr15, {2} @ │ │ │ │ svcne 0x0004f85c │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ andeq lr, r1, #132, 20 @ 0x84000 │ │ │ │ svclt 0x00082c00 │ │ │ │ @ instruction: 0xf857461c │ │ │ │ - blne 0x1a34e3c │ │ │ │ - b 0x18e2e0 │ │ │ │ - b 0xfe17d584 │ │ │ │ + blne 0x1a34f3c │ │ │ │ + b 0x18e3e0 │ │ │ │ + b 0xfe17d684 │ │ │ │ @ instruction: 0xf8cc0201 │ │ │ │ mvnle r2, r0 │ │ │ │ @ instruction: 0xf7ee4640 │ │ │ │ @ instruction: 0x4620fb3d │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -242317,24 +242383,24 @@ │ │ │ │ svcpl 0x0001f810 │ │ │ │ vmlseq.f32 s29, s6, s30 │ │ │ │ svcne 0x0001f812 │ │ │ │ svclt 0x0018428d │ │ │ │ addmi r2, r7, #0, 6 │ │ │ │ @ instruction: 0x0c03ea4c │ │ │ │ vshll.u8 , d15, #6 │ │ │ │ - b 0x331580 │ │ │ │ + b 0x331680 │ │ │ │ @ instruction: 0xf8d40206 │ │ │ │ - b 0x40c078 │ │ │ │ + b 0x40c178 │ │ │ │ strtmi r0, [r0], -r2, lsl #24 │ │ │ │ movweq lr, #27171 @ 0x6a23 │ │ │ │ stc2 10, cr15, [ip], {31} @ │ │ │ │ movweq lr, #51779 @ 0xca43 │ │ │ │ stccc 8, cr15, [ip], #784 @ 0x310 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - blt 0xfff3ad9c │ │ │ │ + blt 0xfff3ae9c │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ strmi r4, [pc], -r4, lsl #12 │ │ │ │ @ instruction: 0xf7ee4615 │ │ │ │ strmi pc, [r0], r7, ror #20 │ │ │ │ @@ -242349,17 +242415,17 @@ │ │ │ │ svclt 0x0018428d │ │ │ │ strbmi r2, [r7, #-768]! @ 0xfffffd00 │ │ │ │ vmlseq.f32 s28, s6, s28 │ │ │ │ mvnsle fp, r3, lsl #5 │ │ │ │ andeq lr, r6, #8, 20 @ 0x8000 │ │ │ │ stccc 8, cr15, [ip], #848 @ 0x350 │ │ │ │ vmlaeq.f32 s28, s4, s28 │ │ │ │ - b 0x9ce6c0 │ │ │ │ - blx 0x8bda5c │ │ │ │ - b 0x11fc880 │ │ │ │ + b 0x9ce7c0 │ │ │ │ + blx 0x8bdb5c │ │ │ │ + b 0x11fc980 │ │ │ │ @ instruction: 0xf8c4030e │ │ │ │ pop {r2, r3, r5, r7, sl, fp, ip, sp} │ │ │ │ @ instruction: 0xf7ee41f0 │ │ │ │ svclt 0x0000babf │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -242373,26 +242439,26 @@ │ │ │ │ @ instruction: 0xf1060e04 │ │ │ │ movwcs r0, #61708 @ 0xf10c │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svcvc 0x0004f85e │ │ │ │ @ instruction: 0xf8520118 │ │ │ │ adcsmi r6, r7, #4, 30 │ │ │ │ movwcs fp, #3864 @ 0xf18 │ │ │ │ - b 0x140e464 │ │ │ │ + b 0x140e564 │ │ │ │ addlt r0, r3, #768 @ 0x300 │ │ │ │ - b 0x331670 │ │ │ │ + b 0x331770 │ │ │ │ @ instruction: 0xf8d40205 │ │ │ │ - b 0x40c160 │ │ │ │ + b 0x40c260 │ │ │ │ strtmi r0, [r0], -r2, lsl #24 │ │ │ │ movweq lr, #23075 @ 0x5a23 │ │ │ │ stc2 10, cr15, [ip], {31} @ │ │ │ │ movweq lr, #51779 @ 0xca43 │ │ │ │ stccc 8, cr15, [ip], #784 @ 0x310 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - blt 0xfe23ae84 │ │ │ │ + blt 0xfe23af84 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ strmi r4, [sp], -r4, lsl #12 │ │ │ │ @ instruction: 0xf7eeb2d6 │ │ │ │ @ instruction: 0x4680f9f3 │ │ │ │ @@ -242406,17 +242472,17 @@ │ │ │ │ @ instruction: 0xf04f469e │ │ │ │ addlt r0, fp, #0, 28 │ │ │ │ @ instruction: 0x0c0eea4c │ │ │ │ mvnsle r4, r5, lsl #5 │ │ │ │ andeq lr, r7, #8, 20 @ 0x8000 │ │ │ │ stccc 8, cr15, [ip], #848 @ 0x350 │ │ │ │ @ instruction: 0x0c02ea0c │ │ │ │ - b 0x9ce7a4 │ │ │ │ - blx 0x8bdb44 │ │ │ │ - b 0x11fc15c │ │ │ │ + b 0x9ce8a4 │ │ │ │ + blx 0x8bdc44 │ │ │ │ + b 0x11fc25c │ │ │ │ @ instruction: 0xf8c4030c │ │ │ │ pop {r2, r3, r5, r7, sl, fp, ip, sp} │ │ │ │ @ instruction: 0xf7ee41f0 │ │ │ │ svclt 0x0000ba4d │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -242434,17 +242500,17 @@ │ │ │ │ ldrmi fp, [r8], -ip, lsl #30 │ │ │ │ addlt r2, fp, #0 │ │ │ │ vmlseq.f32 s28, s0, s28 │ │ │ │ mvnsle r4, r5, ror #10 │ │ │ │ andeq lr, r7, #8, 20 @ 0x8000 │ │ │ │ stccc 8, cr15, [ip], #848 @ 0x350 │ │ │ │ vmlaeq.f32 s28, s4, s28 │ │ │ │ - b 0x9ce814 │ │ │ │ - blx 0x8bdbb4 │ │ │ │ - b 0x11fc9d4 │ │ │ │ + b 0x9ce914 │ │ │ │ + blx 0x8bdcb4 │ │ │ │ + b 0x11fcad4 │ │ │ │ @ instruction: 0xf8c4030e │ │ │ │ pop {r2, r3, r5, r7, sl, fp, ip, sp} │ │ │ │ @ instruction: 0xf7ee41f0 │ │ │ │ svclt 0x0000ba15 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -242454,18 +242520,18 @@ │ │ │ │ strmi pc, [r0], r3, lsl #19 │ │ │ │ @ instruction: 0xf7ee4620 │ │ │ │ @ instruction: 0xf1a5f93d │ │ │ │ strmi r0, [r7], -r4, lsl #28 │ │ │ │ tstpeq ip, r5, lsl #2 @ p-variant is OBSOLETE │ │ │ │ stceq 0, cr15, [pc], {79} @ 0x4f │ │ │ │ @ instruction: 0xf85e2300 │ │ │ │ - b 0x14d4bf4 │ │ │ │ + b 0x14d4cf4 │ │ │ │ adcsmi r1, r5, #12, 4 @ 0xc0000000 │ │ │ │ strbtmi fp, [r0], -ip, lsl #30 │ │ │ │ - blx 0x8c4ff0 │ │ │ │ + blx 0x8c50f0 │ │ │ │ movwmi pc, #15490 @ 0x3c82 @ │ │ │ │ mvnsle r4, r1, ror r5 │ │ │ │ tsteq r7, r8, lsl #20 │ │ │ │ stccs 8, cr15, [ip], #848 @ 0x350 │ │ │ │ strtmi r4, [r0], -fp │ │ │ │ andeq lr, r7, #139264 @ 0x22000 │ │ │ │ tstmi sl, #-1342177271 @ 0xb0000009 │ │ │ │ @@ -242487,17 +242553,17 @@ │ │ │ │ svcpl 0x0001f810 │ │ │ │ vmlseq.f32 s29, s6, s30 │ │ │ │ svcne 0x0001f812 │ │ │ │ svclt 0x0008428d │ │ │ │ addmi r2, r7, #0, 6 │ │ │ │ @ instruction: 0x0c03ea4c │ │ │ │ vshll.u8 , d15, #6 │ │ │ │ - b 0x331828 │ │ │ │ + b 0x331928 │ │ │ │ @ instruction: 0xf8d40206 │ │ │ │ - b 0x40c320 │ │ │ │ + b 0x40c420 │ │ │ │ strtmi r0, [r0], -r2, lsl #24 │ │ │ │ movweq lr, #27171 @ 0x6a23 │ │ │ │ stc2 10, cr15, [ip], {31} @ │ │ │ │ movweq lr, #51779 @ 0xca43 │ │ │ │ stccc 8, cr15, [ip], #784 @ 0x310 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ stmiblt r4!, {r1, r2, r3, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ @@ -242519,17 +242585,17 @@ │ │ │ │ svclt 0x0008428d │ │ │ │ strbmi r2, [r7, #-768]! @ 0xfffffd00 │ │ │ │ vmlseq.f32 s28, s6, s28 │ │ │ │ mvnsle fp, r3, lsl #5 │ │ │ │ andeq lr, r6, #8, 20 @ 0x8000 │ │ │ │ stccc 8, cr15, [ip], #848 @ 0x350 │ │ │ │ vmlaeq.f32 s28, s4, s28 │ │ │ │ - b 0x9ce968 │ │ │ │ - blx 0x8bdd04 │ │ │ │ - b 0x11fcb28 │ │ │ │ + b 0x9cea68 │ │ │ │ + blx 0x8bde04 │ │ │ │ + b 0x11fcc28 │ │ │ │ @ instruction: 0xf8c4030e │ │ │ │ pop {r2, r3, r5, r7, sl, fp, ip, sp} │ │ │ │ @ instruction: 0xf7ee41f0 │ │ │ │ svclt 0x0000b96b │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -242543,19 +242609,19 @@ │ │ │ │ @ instruction: 0xf1060e04 │ │ │ │ movwcs r0, #61708 @ 0xf10c │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svcvc 0x0004f85e │ │ │ │ @ instruction: 0xf8520118 │ │ │ │ adcsmi r6, r7, #4, 30 │ │ │ │ movwcs fp, #3848 @ 0xf08 │ │ │ │ - b 0x140e70c │ │ │ │ + b 0x140e80c │ │ │ │ addlt r0, r3, #768 @ 0x300 │ │ │ │ - b 0x331918 │ │ │ │ + b 0x331a18 │ │ │ │ @ instruction: 0xf8d40205 │ │ │ │ - b 0x40c408 │ │ │ │ + b 0x40c508 │ │ │ │ strtmi r0, [r0], -r2, lsl #24 │ │ │ │ movweq lr, #23075 @ 0x5a23 │ │ │ │ stc2 10, cr15, [ip], {31} @ │ │ │ │ movweq lr, #51779 @ 0xca43 │ │ │ │ stccc 8, cr15, [ip], #784 @ 0x310 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ ldmdblt r0!, {r1, r2, r3, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ @@ -242576,17 +242642,17 @@ │ │ │ │ @ instruction: 0xf04f469e │ │ │ │ addlt r0, fp, #0, 28 │ │ │ │ @ instruction: 0x0c0eea4c │ │ │ │ mvnsle r4, r5, lsl #5 │ │ │ │ andeq lr, r7, #8, 20 @ 0x8000 │ │ │ │ stccc 8, cr15, [ip], #848 @ 0x350 │ │ │ │ @ instruction: 0x0c02ea0c │ │ │ │ - b 0x9cea4c │ │ │ │ - blx 0x8bddec │ │ │ │ - b 0x11fc404 │ │ │ │ + b 0x9ceb4c │ │ │ │ + blx 0x8bdeec │ │ │ │ + b 0x11fc504 │ │ │ │ @ instruction: 0xf8c4030c │ │ │ │ pop {r2, r3, r5, r7, sl, fp, ip, sp} │ │ │ │ @ instruction: 0xf7ee41f0 │ │ │ │ svclt 0x0000b8f9 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -242604,17 +242670,17 @@ │ │ │ │ sadd16mi fp, r8, r4 │ │ │ │ addlt r2, fp, #0 │ │ │ │ vmlseq.f32 s28, s0, s28 │ │ │ │ mvnsle r4, r5, ror #10 │ │ │ │ andeq lr, r7, #8, 20 @ 0x8000 │ │ │ │ stccc 8, cr15, [ip], #848 @ 0x350 │ │ │ │ vmlaeq.f32 s28, s4, s28 │ │ │ │ - b 0x9ceabc │ │ │ │ - blx 0x8bde5c │ │ │ │ - b 0x11fcc7c │ │ │ │ + b 0x9cebbc │ │ │ │ + blx 0x8bdf5c │ │ │ │ + b 0x11fcd7c │ │ │ │ @ instruction: 0xf8c4030e │ │ │ │ pop {r2, r3, r5, r7, sl, fp, ip, sp} │ │ │ │ @ instruction: 0xf7ee41f0 │ │ │ │ svclt 0x0000b8c1 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -242624,18 +242690,18 @@ │ │ │ │ strmi pc, [r0], pc, lsr #16 │ │ │ │ @ instruction: 0xf7ed4620 │ │ │ │ @ instruction: 0xf1a5ffe9 │ │ │ │ strmi r0, [r7], -r4, lsl #28 │ │ │ │ tstpeq ip, r5, lsl #2 @ p-variant is OBSOLETE │ │ │ │ stceq 0, cr15, [pc], {79} @ 0x4f │ │ │ │ @ instruction: 0xf85e2300 │ │ │ │ - b 0x14d4e9c │ │ │ │ + b 0x14d4f9c │ │ │ │ adcsmi r1, r5, #12, 4 @ 0xc0000000 │ │ │ │ uqadd16mi fp, r0, r4 │ │ │ │ - blx 0x8c5298 │ │ │ │ + blx 0x8c5398 │ │ │ │ movwmi pc, #15490 @ 0x3c82 @ │ │ │ │ mvnsle r4, r1, ror r5 │ │ │ │ tsteq r7, r8, lsl #20 │ │ │ │ stccs 8, cr15, [ip], #848 @ 0x350 │ │ │ │ strtmi r4, [r0], -fp │ │ │ │ andeq lr, r7, #139264 @ 0x22000 │ │ │ │ tstmi sl, #-1342177271 @ 0xb0000009 │ │ │ │ @@ -242657,17 +242723,17 @@ │ │ │ │ svcpl 0x0001f810 │ │ │ │ vmlseq.f32 s29, s6, s30 │ │ │ │ svcne 0x0001f812 │ │ │ │ svclt 0x0038428d │ │ │ │ addmi r2, r7, #0, 6 │ │ │ │ @ instruction: 0x0c03ea4c │ │ │ │ vshll.u8 , d15, #6 │ │ │ │ - b 0x331ad0 │ │ │ │ + b 0x331bd0 │ │ │ │ @ instruction: 0xf8d40206 │ │ │ │ - b 0x40c5c8 │ │ │ │ + b 0x40c6c8 │ │ │ │ strtmi r0, [r0], -r2, lsl #24 │ │ │ │ movweq lr, #27171 @ 0x6a23 │ │ │ │ stc2 10, cr15, [ip], {31} @ │ │ │ │ movweq lr, #51779 @ 0xca43 │ │ │ │ stccc 8, cr15, [ip], #784 @ 0x310 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ ldmdalt r0, {r1, r2, r3, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ @@ -242689,17 +242755,17 @@ │ │ │ │ svclt 0x0038428d │ │ │ │ strbmi r2, [r7, #-768]! @ 0xfffffd00 │ │ │ │ vmlseq.f32 s28, s6, s28 │ │ │ │ mvnsle fp, r3, lsl #5 │ │ │ │ andeq lr, r6, #8, 20 @ 0x8000 │ │ │ │ stccc 8, cr15, [ip], #848 @ 0x350 │ │ │ │ vmlaeq.f32 s28, s4, s28 │ │ │ │ - b 0x9cec10 │ │ │ │ - blx 0x8bdfac │ │ │ │ - b 0x11fcdd0 │ │ │ │ + b 0x9ced10 │ │ │ │ + blx 0x8be0ac │ │ │ │ + b 0x11fced0 │ │ │ │ @ instruction: 0xf8c4030e │ │ │ │ pop {r2, r3, r5, r7, sl, fp, ip, sp} │ │ │ │ @ instruction: 0xf7ee41f0 │ │ │ │ svclt 0x0000b817 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -242713,19 +242779,19 @@ │ │ │ │ @ instruction: 0xf1060e04 │ │ │ │ movwcs r0, #61708 @ 0xf10c │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svcvc 0x0004f85e │ │ │ │ @ instruction: 0xf8520118 │ │ │ │ adcsmi r6, r7, #4, 30 │ │ │ │ movwcs fp, #3896 @ 0xf38 │ │ │ │ - b 0x140e9b4 │ │ │ │ + b 0x140eab4 │ │ │ │ addlt r0, r3, #768 @ 0x300 │ │ │ │ - b 0x331bc0 │ │ │ │ + b 0x331cc0 │ │ │ │ @ instruction: 0xf8d40205 │ │ │ │ - b 0x40c6b0 │ │ │ │ + b 0x40c7b0 │ │ │ │ strtmi r0, [r0], -r2, lsl #24 │ │ │ │ movweq lr, #23075 @ 0x5a23 │ │ │ │ stc2 10, cr15, [ip], {31} @ │ │ │ │ movweq lr, #51779 @ 0xca43 │ │ │ │ stccc 8, cr15, [ip], #784 @ 0x310 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ svclt 0x00dcf7ed │ │ │ │ @@ -242746,17 +242812,17 @@ │ │ │ │ @ instruction: 0xf04f469e │ │ │ │ addlt r0, fp, #0, 28 │ │ │ │ @ instruction: 0x0c0eea4c │ │ │ │ mvnsle r4, r5, lsl #5 │ │ │ │ andeq lr, r7, #8, 20 @ 0x8000 │ │ │ │ stccc 8, cr15, [ip], #848 @ 0x350 │ │ │ │ @ instruction: 0x0c02ea0c │ │ │ │ - b 0x9cecf4 │ │ │ │ - blx 0x8be094 │ │ │ │ - b 0x11fc6ac │ │ │ │ + b 0x9cedf4 │ │ │ │ + blx 0x8be194 │ │ │ │ + b 0x11fc7ac │ │ │ │ @ instruction: 0xf8c4030c │ │ │ │ pop {r2, r3, r5, r7, sl, fp, ip, sp} │ │ │ │ @ instruction: 0xf7ed41f0 │ │ │ │ svclt 0x0000bfa5 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -242774,17 +242840,17 @@ │ │ │ │ ldrmi fp, [r8], -ip, lsr #30 │ │ │ │ addlt r2, fp, #0 │ │ │ │ vmlseq.f32 s28, s0, s28 │ │ │ │ mvnsle r4, r5, ror #10 │ │ │ │ andeq lr, r7, #8, 20 @ 0x8000 │ │ │ │ stccc 8, cr15, [ip], #848 @ 0x350 │ │ │ │ vmlaeq.f32 s28, s4, s28 │ │ │ │ - b 0x9ced64 │ │ │ │ - blx 0x8be104 │ │ │ │ - b 0x11fcf24 │ │ │ │ + b 0x9cee64 │ │ │ │ + blx 0x8be204 │ │ │ │ + b 0x11fd024 │ │ │ │ @ instruction: 0xf8c4030e │ │ │ │ pop {r2, r3, r5, r7, sl, fp, ip, sp} │ │ │ │ @ instruction: 0xf7ed41f0 │ │ │ │ svclt 0x0000bf6d │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -242794,18 +242860,18 @@ │ │ │ │ pkhtbmi pc, r0, fp, asr #29 @ │ │ │ │ @ instruction: 0xf7ed4620 │ │ │ │ @ instruction: 0xf1a5fe95 │ │ │ │ strmi r0, [r7], -r4, lsl #28 │ │ │ │ tstpeq ip, r5, lsl #2 @ p-variant is OBSOLETE │ │ │ │ stceq 0, cr15, [pc], {79} @ 0x4f │ │ │ │ @ instruction: 0xf85e2300 │ │ │ │ - b 0x14d5144 │ │ │ │ + b 0x14d5244 │ │ │ │ adcsmi r1, r5, #12, 4 @ 0xc0000000 │ │ │ │ strbtmi fp, [r0], -ip, lsr #30 │ │ │ │ - blx 0x8c5540 │ │ │ │ + blx 0x8c5640 │ │ │ │ movwmi pc, #15490 @ 0x3c82 @ │ │ │ │ mvnsle r4, r1, ror r5 │ │ │ │ tsteq r7, r8, lsl #20 │ │ │ │ stccs 8, cr15, [ip], #848 @ 0x350 │ │ │ │ strtmi r4, [r0], -fp │ │ │ │ andeq lr, r7, #139264 @ 0x22000 │ │ │ │ tstmi sl, #-1342177271 @ 0xb0000009 │ │ │ │ @@ -242827,17 +242893,17 @@ │ │ │ │ svcpl 0x0001f810 │ │ │ │ vmlseq.f32 s29, s6, s30 │ │ │ │ svcne 0x0001f812 │ │ │ │ svclt 0x0098428d │ │ │ │ addmi r2, r7, #0, 6 │ │ │ │ @ instruction: 0x0c03ea4c │ │ │ │ vshll.u8 , d15, #6 │ │ │ │ - b 0x331d78 │ │ │ │ + b 0x331e78 │ │ │ │ @ instruction: 0xf8d40206 │ │ │ │ - b 0x40c870 │ │ │ │ + b 0x40c970 │ │ │ │ strtmi r0, [r0], -r2, lsl #24 │ │ │ │ movweq lr, #27171 @ 0x6a23 │ │ │ │ stc2 10, cr15, [ip], {31} @ │ │ │ │ movweq lr, #51779 @ 0xca43 │ │ │ │ stccc 8, cr15, [ip], #784 @ 0x310 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ cdplt 7, 15, cr15, cr12, cr13, {7} │ │ │ │ @@ -242859,17 +242925,17 @@ │ │ │ │ svclt 0x0098428d │ │ │ │ strbmi r2, [r7, #-768]! @ 0xfffffd00 │ │ │ │ vmlseq.f32 s28, s6, s28 │ │ │ │ mvnsle fp, r3, lsl #5 │ │ │ │ andeq lr, r6, #8, 20 @ 0x8000 │ │ │ │ stccc 8, cr15, [ip], #848 @ 0x350 │ │ │ │ vmlaeq.f32 s28, s4, s28 │ │ │ │ - b 0x9ceeb8 │ │ │ │ - blx 0x8be254 │ │ │ │ - b 0x11fd078 │ │ │ │ + b 0x9cefb8 │ │ │ │ + blx 0x8be354 │ │ │ │ + b 0x11fd178 │ │ │ │ @ instruction: 0xf8c4030e │ │ │ │ pop {r2, r3, r5, r7, sl, fp, ip, sp} │ │ │ │ @ instruction: 0xf7ed41f0 │ │ │ │ svclt 0x0000bec3 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -242883,19 +242949,19 @@ │ │ │ │ @ instruction: 0xf1060e04 │ │ │ │ movwcs r0, #61708 @ 0xf10c │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svcvc 0x0004f85e │ │ │ │ @ instruction: 0xf8520118 │ │ │ │ adcsmi r6, r7, #4, 30 │ │ │ │ movwcs fp, #3992 @ 0xf98 │ │ │ │ - b 0x140ec5c │ │ │ │ + b 0x140ed5c │ │ │ │ addlt r0, r3, #768 @ 0x300 │ │ │ │ - b 0x331e68 │ │ │ │ + b 0x331f68 │ │ │ │ @ instruction: 0xf8d40205 │ │ │ │ - b 0x40c958 │ │ │ │ + b 0x40ca58 │ │ │ │ strtmi r0, [r0], -r2, lsl #24 │ │ │ │ movweq lr, #23075 @ 0x5a23 │ │ │ │ stc2 10, cr15, [ip], {31} @ │ │ │ │ movweq lr, #51779 @ 0xca43 │ │ │ │ stccc 8, cr15, [ip], #784 @ 0x310 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ cdplt 7, 8, cr15, cr8, cr13, {7} │ │ │ │ @@ -242916,17 +242982,17 @@ │ │ │ │ @ instruction: 0xf04f469e │ │ │ │ addlt r0, fp, #0, 28 │ │ │ │ @ instruction: 0x0c0eea4c │ │ │ │ mvnsle r4, r5, lsl #5 │ │ │ │ andeq lr, r7, #8, 20 @ 0x8000 │ │ │ │ stccc 8, cr15, [ip], #848 @ 0x350 │ │ │ │ @ instruction: 0x0c02ea0c │ │ │ │ - b 0x9cef9c │ │ │ │ - blx 0x8be33c │ │ │ │ - b 0x11fc954 │ │ │ │ + b 0x9cf09c │ │ │ │ + blx 0x8be43c │ │ │ │ + b 0x11fca54 │ │ │ │ @ instruction: 0xf8c4030c │ │ │ │ pop {r2, r3, r5, r7, sl, fp, ip, sp} │ │ │ │ @ instruction: 0xf7ed41f0 │ │ │ │ svclt 0x0000be51 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -242944,17 +243010,17 @@ │ │ │ │ ldrmi fp, [r8], -ip, lsl #31 │ │ │ │ addlt r2, fp, #0 │ │ │ │ vmlseq.f32 s28, s0, s28 │ │ │ │ mvnsle r4, r5, ror #10 │ │ │ │ andeq lr, r7, #8, 20 @ 0x8000 │ │ │ │ stccc 8, cr15, [ip], #848 @ 0x350 │ │ │ │ vmlaeq.f32 s28, s4, s28 │ │ │ │ - b 0x9cf00c │ │ │ │ - blx 0x8be3ac │ │ │ │ - b 0x11fd1cc │ │ │ │ + b 0x9cf10c │ │ │ │ + blx 0x8be4ac │ │ │ │ + b 0x11fd2cc │ │ │ │ @ instruction: 0xf8c4030e │ │ │ │ pop {r2, r3, r5, r7, sl, fp, ip, sp} │ │ │ │ @ instruction: 0xf7ed41f0 │ │ │ │ svclt 0x0000be19 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -242964,18 +243030,18 @@ │ │ │ │ strmi pc, [r0], r7, lsl #27 │ │ │ │ @ instruction: 0xf7ed4620 │ │ │ │ @ instruction: 0xf1a5fd41 │ │ │ │ strmi r0, [r7], -r4, lsl #28 │ │ │ │ tstpeq ip, r5, lsl #2 @ p-variant is OBSOLETE │ │ │ │ stceq 0, cr15, [pc], {79} @ 0x4f │ │ │ │ @ instruction: 0xf85e2300 │ │ │ │ - b 0x14d53ec │ │ │ │ + b 0x14d54ec │ │ │ │ adcsmi r1, r5, #12, 4 @ 0xc0000000 │ │ │ │ strbtmi fp, [r0], -ip, lsl #31 │ │ │ │ - blx 0x8c57e8 │ │ │ │ + blx 0x8c58e8 │ │ │ │ movwmi pc, #15490 @ 0x3c82 @ │ │ │ │ mvnsle r4, r1, ror r5 │ │ │ │ tsteq r7, r8, lsl #20 │ │ │ │ stccs 8, cr15, [ip], #848 @ 0x350 │ │ │ │ strtmi r4, [r0], -fp │ │ │ │ andeq lr, r7, #139264 @ 0x22000 │ │ │ │ tstmi sl, #-1342177271 @ 0xb0000009 │ │ │ │ @@ -242997,17 +243063,17 @@ │ │ │ │ svcpl 0x0001f910 │ │ │ │ vmlseq.f32 s29, s6, s30 │ │ │ │ svcne 0x0001f912 │ │ │ │ svclt 0x00b8428d │ │ │ │ addmi r2, r7, #0, 6 │ │ │ │ @ instruction: 0x0c03ea4c │ │ │ │ vshll.u8 , d15, #6 │ │ │ │ - b 0x332020 │ │ │ │ + b 0x332120 │ │ │ │ @ instruction: 0xf8d40206 │ │ │ │ - b 0x40cb18 │ │ │ │ + b 0x40cc18 │ │ │ │ strtmi r0, [r0], -r2, lsl #24 │ │ │ │ movweq lr, #27171 @ 0x6a23 │ │ │ │ stc2 10, cr15, [ip], {31} @ │ │ │ │ movweq lr, #51779 @ 0xca43 │ │ │ │ stccc 8, cr15, [ip], #784 @ 0x310 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ stclt 7, cr15, [r8, #948]! @ 0x3b4 │ │ │ │ @@ -243029,17 +243095,17 @@ │ │ │ │ svclt 0x00b8428d │ │ │ │ strbmi r2, [r7, #-768]! @ 0xfffffd00 │ │ │ │ vmlseq.f32 s28, s6, s28 │ │ │ │ mvnsle fp, r3, lsl #5 │ │ │ │ andeq lr, r6, #8, 20 @ 0x8000 │ │ │ │ stccc 8, cr15, [ip], #848 @ 0x350 │ │ │ │ vmlaeq.f32 s28, s4, s28 │ │ │ │ - b 0x9cf160 │ │ │ │ - blx 0x8be4fc │ │ │ │ - b 0x11fd320 │ │ │ │ + b 0x9cf260 │ │ │ │ + blx 0x8be5fc │ │ │ │ + b 0x11fd420 │ │ │ │ @ instruction: 0xf8c4030e │ │ │ │ pop {r2, r3, r5, r7, sl, fp, ip, sp} │ │ │ │ @ instruction: 0xf7ed41f0 │ │ │ │ svclt 0x0000bd6f │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -243053,19 +243119,19 @@ │ │ │ │ @ instruction: 0xf1060e04 │ │ │ │ movwcs r0, #61708 @ 0xf10c │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svcvc 0x0004f85e │ │ │ │ @ instruction: 0xf8520118 │ │ │ │ adcsmi r6, r7, #4, 30 │ │ │ │ movwcs fp, #4024 @ 0xfb8 │ │ │ │ - b 0x140ef04 │ │ │ │ + b 0x140f004 │ │ │ │ addlt r0, r3, #768 @ 0x300 │ │ │ │ - b 0x332110 │ │ │ │ + b 0x332210 │ │ │ │ @ instruction: 0xf8d40205 │ │ │ │ - b 0x40cc00 │ │ │ │ + b 0x40cd00 │ │ │ │ strtmi r0, [r0], -r2, lsl #24 │ │ │ │ movweq lr, #23075 @ 0x5a23 │ │ │ │ stc2 10, cr15, [ip], {31} @ │ │ │ │ movweq lr, #51779 @ 0xca43 │ │ │ │ stccc 8, cr15, [ip], #784 @ 0x310 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ ldclt 7, cr15, [r4, #-948]! @ 0xfffffc4c │ │ │ │ @@ -243086,17 +243152,17 @@ │ │ │ │ @ instruction: 0xf04f469e │ │ │ │ addlt r0, fp, #0, 28 │ │ │ │ @ instruction: 0x0c0eea4c │ │ │ │ mvnsle r4, r5, lsl #5 │ │ │ │ andeq lr, r7, #8, 20 @ 0x8000 │ │ │ │ stccc 8, cr15, [ip], #848 @ 0x350 │ │ │ │ @ instruction: 0x0c02ea0c │ │ │ │ - b 0x9cf244 │ │ │ │ - blx 0x8be5e4 │ │ │ │ - b 0x11fcbfc │ │ │ │ + b 0x9cf344 │ │ │ │ + blx 0x8be6e4 │ │ │ │ + b 0x11fccfc │ │ │ │ @ instruction: 0xf8c4030c │ │ │ │ pop {r2, r3, r5, r7, sl, fp, ip, sp} │ │ │ │ @ instruction: 0xf7ed41f0 │ │ │ │ svclt 0x0000bcfd │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -243114,17 +243180,17 @@ │ │ │ │ ldrmi fp, [r8], -ip, lsr #31 │ │ │ │ addlt r2, fp, #0 │ │ │ │ vmlseq.f32 s28, s0, s28 │ │ │ │ mvnsle r4, r5, ror #10 │ │ │ │ andeq lr, r7, #8, 20 @ 0x8000 │ │ │ │ stccc 8, cr15, [ip], #848 @ 0x350 │ │ │ │ vmlaeq.f32 s28, s4, s28 │ │ │ │ - b 0x9cf2b4 │ │ │ │ - blx 0x8be654 │ │ │ │ - b 0x11fd474 │ │ │ │ + b 0x9cf3b4 │ │ │ │ + blx 0x8be754 │ │ │ │ + b 0x11fd574 │ │ │ │ @ instruction: 0xf8c4030e │ │ │ │ pop {r2, r3, r5, r7, sl, fp, ip, sp} │ │ │ │ @ instruction: 0xf7ed41f0 │ │ │ │ svclt 0x0000bcc5 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -243134,18 +243200,18 @@ │ │ │ │ @ instruction: 0x4680fc33 │ │ │ │ @ instruction: 0xf7ed4620 │ │ │ │ @ instruction: 0xf1a5fbed │ │ │ │ strmi r0, [r7], -r4, lsl #28 │ │ │ │ tstpeq ip, r5, lsl #2 @ p-variant is OBSOLETE │ │ │ │ stceq 0, cr15, [pc], {79} @ 0x4f │ │ │ │ @ instruction: 0xf85e2300 │ │ │ │ - b 0x14d5694 │ │ │ │ + b 0x14d5794 │ │ │ │ adcsmi r1, r5, #12, 4 @ 0xc0000000 │ │ │ │ strbtmi fp, [r0], -ip, lsr #31 │ │ │ │ - blx 0x8c5a90 │ │ │ │ + blx 0x8c5b90 │ │ │ │ movwmi pc, #15490 @ 0x3c82 @ │ │ │ │ mvnsle r4, r1, ror r5 │ │ │ │ tsteq r7, r8, lsl #20 │ │ │ │ stccs 8, cr15, [ip], #848 @ 0x350 │ │ │ │ strtmi r4, [r0], -fp │ │ │ │ andeq lr, r7, #139264 @ 0x22000 │ │ │ │ tstmi sl, #-1342177271 @ 0xb0000009 │ │ │ │ @@ -243167,17 +243233,17 @@ │ │ │ │ svcpl 0x0001f910 │ │ │ │ vmlseq.f32 s29, s6, s30 │ │ │ │ svcne 0x0001f912 │ │ │ │ svclt 0x00a8428d │ │ │ │ addmi r2, r7, #0, 6 │ │ │ │ @ instruction: 0x0c03ea4c │ │ │ │ vshll.u8 , d15, #6 │ │ │ │ - b 0x3322c8 │ │ │ │ + b 0x3323c8 │ │ │ │ @ instruction: 0xf8d40206 │ │ │ │ - b 0x40cdc0 │ │ │ │ + b 0x40cec0 │ │ │ │ strtmi r0, [r0], -r2, lsl #24 │ │ │ │ movweq lr, #27171 @ 0x6a23 │ │ │ │ stc2 10, cr15, [ip], {31} @ │ │ │ │ movweq lr, #51779 @ 0xca43 │ │ │ │ stccc 8, cr15, [ip], #784 @ 0x310 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ mrrclt 7, 14, pc, r4, cr13 @ │ │ │ │ @@ -243199,17 +243265,17 @@ │ │ │ │ svclt 0x00a8428d │ │ │ │ strbmi r2, [r7, #-768]! @ 0xfffffd00 │ │ │ │ vmlseq.f32 s28, s6, s28 │ │ │ │ mvnsle fp, r3, lsl #5 │ │ │ │ andeq lr, r6, #8, 20 @ 0x8000 │ │ │ │ stccc 8, cr15, [ip], #848 @ 0x350 │ │ │ │ vmlaeq.f32 s28, s4, s28 │ │ │ │ - b 0x9cf408 │ │ │ │ - blx 0x8be7a4 │ │ │ │ - b 0x11fd5c8 │ │ │ │ + b 0x9cf508 │ │ │ │ + blx 0x8be8a4 │ │ │ │ + b 0x11fd6c8 │ │ │ │ @ instruction: 0xf8c4030e │ │ │ │ pop {r2, r3, r5, r7, sl, fp, ip, sp} │ │ │ │ @ instruction: 0xf7ed41f0 │ │ │ │ svclt 0x0000bc1b │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -243223,26 +243289,26 @@ │ │ │ │ @ instruction: 0xf1060e04 │ │ │ │ movwcs r0, #61708 @ 0xf10c │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svcvc 0x0004f85e │ │ │ │ @ instruction: 0xf8520118 │ │ │ │ adcsmi r6, r7, #4, 30 │ │ │ │ movwcs fp, #4008 @ 0xfa8 │ │ │ │ - b 0x140f1ac │ │ │ │ + b 0x140f2ac │ │ │ │ addlt r0, r3, #768 @ 0x300 │ │ │ │ - b 0x3323b8 │ │ │ │ + b 0x3324b8 │ │ │ │ @ instruction: 0xf8d40205 │ │ │ │ - b 0x40cea8 │ │ │ │ + b 0x40cfa8 │ │ │ │ strtmi r0, [r0], -r2, lsl #24 │ │ │ │ movweq lr, #23075 @ 0x5a23 │ │ │ │ stc2 10, cr15, [ip], {31} @ │ │ │ │ movweq lr, #51779 @ 0xca43 │ │ │ │ stccc 8, cr15, [ip], #784 @ 0x310 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - bllt 0xff93bbc8 │ │ │ │ + bllt 0xff93bcc8 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ strmi r4, [sp], -r4, lsl #12 │ │ │ │ @ instruction: 0xf7edb256 │ │ │ │ strmi pc, [r0], pc, asr #22 │ │ │ │ @@ -243256,17 +243322,17 @@ │ │ │ │ @ instruction: 0xf04f469e │ │ │ │ addlt r0, fp, #0, 28 │ │ │ │ @ instruction: 0x0c0eea4c │ │ │ │ mvnsle r4, r5, lsl #5 │ │ │ │ andeq lr, r7, #8, 20 @ 0x8000 │ │ │ │ stccc 8, cr15, [ip], #848 @ 0x350 │ │ │ │ @ instruction: 0x0c02ea0c │ │ │ │ - b 0x9cf4ec │ │ │ │ - blx 0x8be88c │ │ │ │ - b 0x11fcea4 │ │ │ │ + b 0x9cf5ec │ │ │ │ + blx 0x8be98c │ │ │ │ + b 0x11fcfa4 │ │ │ │ @ instruction: 0xf8c4030c │ │ │ │ pop {r2, r3, r5, r7, sl, fp, ip, sp} │ │ │ │ @ instruction: 0xf7ed41f0 │ │ │ │ svclt 0x0000bba9 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -243284,17 +243350,17 @@ │ │ │ │ @ instruction: 0x4618bfb4 │ │ │ │ addlt r2, fp, #0 │ │ │ │ vmlseq.f32 s28, s0, s28 │ │ │ │ mvnsle r4, r5, ror #10 │ │ │ │ andeq lr, r7, #8, 20 @ 0x8000 │ │ │ │ stccc 8, cr15, [ip], #848 @ 0x350 │ │ │ │ vmlaeq.f32 s28, s4, s28 │ │ │ │ - b 0x9cf55c │ │ │ │ - blx 0x8be8fc │ │ │ │ - b 0x11fd71c │ │ │ │ + b 0x9cf65c │ │ │ │ + blx 0x8be9fc │ │ │ │ + b 0x11fd81c │ │ │ │ @ instruction: 0xf8c4030e │ │ │ │ pop {r2, r3, r5, r7, sl, fp, ip, sp} │ │ │ │ @ instruction: 0xf7ed41f0 │ │ │ │ svclt 0x0000bb71 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -243304,28 +243370,28 @@ │ │ │ │ pkhtbmi pc, r0, pc, asr #21 @ │ │ │ │ @ instruction: 0xf7ed4620 │ │ │ │ @ instruction: 0xf1a5fa99 │ │ │ │ strmi r0, [r7], -r4, lsl #28 │ │ │ │ tstpeq ip, r5, lsl #2 @ p-variant is OBSOLETE │ │ │ │ stceq 0, cr15, [pc], {79} @ 0x4f │ │ │ │ @ instruction: 0xf85e2300 │ │ │ │ - b 0x14d593c │ │ │ │ + b 0x14d5a3c │ │ │ │ adcsmi r1, r5, #12, 4 @ 0xc0000000 │ │ │ │ @ instruction: 0x4660bfb4 │ │ │ │ - blx 0x8c5d38 │ │ │ │ + blx 0x8c5e38 │ │ │ │ movwmi pc, #15490 @ 0x3c82 @ │ │ │ │ mvnsle r4, r1, ror r5 │ │ │ │ tsteq r7, r8, lsl #20 │ │ │ │ stccs 8, cr15, [ip], #848 @ 0x350 │ │ │ │ strtmi r4, [r0], -fp │ │ │ │ andeq lr, r7, #139264 @ 0x22000 │ │ │ │ tstmi sl, #-1342177271 @ 0xb0000009 │ │ │ │ stccs 8, cr15, [ip], #784 @ 0x310 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - bllt 0xfbbd14 │ │ │ │ + bllt 0xfbbe14 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ strmi r4, [pc], -r4, lsl #12 │ │ │ │ @ instruction: 0xf7ed4615 │ │ │ │ strmi pc, [r0], r9, lsr #21 │ │ │ │ @@ -243337,24 +243403,24 @@ │ │ │ │ svcpl 0x0001f910 │ │ │ │ vmlseq.f32 s29, s6, s30 │ │ │ │ svcne 0x0001f912 │ │ │ │ svclt 0x00d8428d │ │ │ │ addmi r2, r7, #0, 6 │ │ │ │ @ instruction: 0x0c03ea4c │ │ │ │ vshll.u8 , d15, #6 │ │ │ │ - b 0x332570 │ │ │ │ + b 0x332670 │ │ │ │ @ instruction: 0xf8d40206 │ │ │ │ - b 0x40d068 │ │ │ │ + b 0x40d168 │ │ │ │ strtmi r0, [r0], -r2, lsl #24 │ │ │ │ movweq lr, #27171 @ 0x6a23 │ │ │ │ stc2 10, cr15, [ip], {31} @ │ │ │ │ movweq lr, #51779 @ 0xca43 │ │ │ │ stccc 8, cr15, [ip], #784 @ 0x310 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - bllt 0x13bd88 │ │ │ │ + bllt 0x13be88 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ strmi r4, [pc], -r4, lsl #12 │ │ │ │ @ instruction: 0xf7ed4615 │ │ │ │ strmi pc, [r0], pc, ror #20 │ │ │ │ @@ -243369,17 +243435,17 @@ │ │ │ │ svclt 0x00d8428d │ │ │ │ strbmi r2, [r7, #-768]! @ 0xfffffd00 │ │ │ │ vmlseq.f32 s28, s6, s28 │ │ │ │ mvnsle fp, r3, lsl #5 │ │ │ │ andeq lr, r6, #8, 20 @ 0x8000 │ │ │ │ stccc 8, cr15, [ip], #848 @ 0x350 │ │ │ │ vmlaeq.f32 s28, s4, s28 │ │ │ │ - b 0x9cf6b0 │ │ │ │ - blx 0x8bea4c │ │ │ │ - b 0x11fd870 │ │ │ │ + b 0x9cf7b0 │ │ │ │ + blx 0x8beb4c │ │ │ │ + b 0x11fd970 │ │ │ │ @ instruction: 0xf8c4030e │ │ │ │ pop {r2, r3, r5, r7, sl, fp, ip, sp} │ │ │ │ @ instruction: 0xf7ed41f0 │ │ │ │ svclt 0x0000bac7 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -243393,26 +243459,26 @@ │ │ │ │ @ instruction: 0xf1060e04 │ │ │ │ movwcs r0, #61708 @ 0xf10c │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svcvc 0x0004f85e │ │ │ │ @ instruction: 0xf8520118 │ │ │ │ adcsmi r6, r7, #4, 30 │ │ │ │ movwcs fp, #4056 @ 0xfd8 │ │ │ │ - b 0x140f454 │ │ │ │ + b 0x140f554 │ │ │ │ addlt r0, r3, #768 @ 0x300 │ │ │ │ - b 0x332660 │ │ │ │ + b 0x332760 │ │ │ │ @ instruction: 0xf8d40205 │ │ │ │ - b 0x40d150 │ │ │ │ + b 0x40d250 │ │ │ │ strtmi r0, [r0], -r2, lsl #24 │ │ │ │ movweq lr, #23075 @ 0x5a23 │ │ │ │ stc2 10, cr15, [ip], {31} @ │ │ │ │ movweq lr, #51779 @ 0xca43 │ │ │ │ stccc 8, cr15, [ip], #784 @ 0x310 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - blt 0xfe43be70 │ │ │ │ + blt 0xfe43bf70 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ strmi r4, [sp], -r4, lsl #12 │ │ │ │ @ instruction: 0xf7edb256 │ │ │ │ @ instruction: 0x4680f9fb │ │ │ │ @@ -243426,17 +243492,17 @@ │ │ │ │ @ instruction: 0xf04f469e │ │ │ │ addlt r0, fp, #0, 28 │ │ │ │ @ instruction: 0x0c0eea4c │ │ │ │ mvnsle r4, r5, lsl #5 │ │ │ │ andeq lr, r7, #8, 20 @ 0x8000 │ │ │ │ stccc 8, cr15, [ip], #848 @ 0x350 │ │ │ │ @ instruction: 0x0c02ea0c │ │ │ │ - b 0x9cf794 │ │ │ │ - blx 0x8beb34 │ │ │ │ - b 0x11fd14c │ │ │ │ + b 0x9cf894 │ │ │ │ + blx 0x8bec34 │ │ │ │ + b 0x11fd24c │ │ │ │ @ instruction: 0xf8c4030c │ │ │ │ pop {r2, r3, r5, r7, sl, fp, ip, sp} │ │ │ │ @ instruction: 0xf7ed41f0 │ │ │ │ svclt 0x0000ba55 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -243454,17 +243520,17 @@ │ │ │ │ ldrmi fp, [r8], -ip, asr #31 │ │ │ │ addlt r2, fp, #0 │ │ │ │ vmlseq.f32 s28, s0, s28 │ │ │ │ mvnsle r4, r5, ror #10 │ │ │ │ andeq lr, r7, #8, 20 @ 0x8000 │ │ │ │ stccc 8, cr15, [ip], #848 @ 0x350 │ │ │ │ vmlaeq.f32 s28, s4, s28 │ │ │ │ - b 0x9cf804 │ │ │ │ - blx 0x8beba4 │ │ │ │ - b 0x11fd9c4 │ │ │ │ + b 0x9cf904 │ │ │ │ + blx 0x8beca4 │ │ │ │ + b 0x11fdac4 │ │ │ │ @ instruction: 0xf8c4030e │ │ │ │ pop {r2, r3, r5, r7, sl, fp, ip, sp} │ │ │ │ @ instruction: 0xf7ed41f0 │ │ │ │ svclt 0x0000ba1d │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -243474,18 +243540,18 @@ │ │ │ │ strmi pc, [r0], fp, lsl #19 │ │ │ │ @ instruction: 0xf7ed4620 │ │ │ │ @ instruction: 0xf1a5f945 │ │ │ │ strmi r0, [r7], -r4, lsl #28 │ │ │ │ tstpeq ip, r5, lsl #2 @ p-variant is OBSOLETE │ │ │ │ stceq 0, cr15, [pc], {79} @ 0x4f │ │ │ │ @ instruction: 0xf85e2300 │ │ │ │ - b 0x14d5be4 │ │ │ │ + b 0x14d5ce4 │ │ │ │ adcsmi r1, r5, #12, 4 @ 0xc0000000 │ │ │ │ strbtmi fp, [r0], -ip, asr #31 │ │ │ │ - blx 0x8c5fe0 │ │ │ │ + blx 0x8c60e0 │ │ │ │ movwmi pc, #15490 @ 0x3c82 @ │ │ │ │ mvnsle r4, r1, ror r5 │ │ │ │ tsteq r7, r8, lsl #20 │ │ │ │ stccs 8, cr15, [ip], #848 @ 0x350 │ │ │ │ strtmi r4, [r0], -fp │ │ │ │ andeq lr, r7, #139264 @ 0x22000 │ │ │ │ tstmi sl, #-1342177271 @ 0xb0000009 │ │ │ │ @@ -243507,17 +243573,17 @@ │ │ │ │ svcpl 0x0001f910 │ │ │ │ vmlseq.f32 s29, s6, s30 │ │ │ │ svcne 0x0001f912 │ │ │ │ svclt 0x00c8428d │ │ │ │ addmi r2, r7, #0, 6 │ │ │ │ @ instruction: 0x0c03ea4c │ │ │ │ vshll.u8 , d15, #6 │ │ │ │ - b 0x332818 │ │ │ │ + b 0x332918 │ │ │ │ @ instruction: 0xf8d40206 │ │ │ │ - b 0x40d310 │ │ │ │ + b 0x40d410 │ │ │ │ strtmi r0, [r0], -r2, lsl #24 │ │ │ │ movweq lr, #27171 @ 0x6a23 │ │ │ │ stc2 10, cr15, [ip], {31} @ │ │ │ │ movweq lr, #51779 @ 0xca43 │ │ │ │ stccc 8, cr15, [ip], #784 @ 0x310 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ stmiblt ip!, {r0, r2, r3, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ @@ -243539,17 +243605,17 @@ │ │ │ │ svclt 0x00c8428d │ │ │ │ strbmi r2, [r7, #-768]! @ 0xfffffd00 │ │ │ │ vmlseq.f32 s28, s6, s28 │ │ │ │ mvnsle fp, r3, lsl #5 │ │ │ │ andeq lr, r6, #8, 20 @ 0x8000 │ │ │ │ stccc 8, cr15, [ip], #848 @ 0x350 │ │ │ │ vmlaeq.f32 s28, s4, s28 │ │ │ │ - b 0x9cf958 │ │ │ │ - blx 0x8becf4 │ │ │ │ - b 0x11fdb18 │ │ │ │ + b 0x9cfa58 │ │ │ │ + blx 0x8bedf4 │ │ │ │ + b 0x11fdc18 │ │ │ │ @ instruction: 0xf8c4030e │ │ │ │ pop {r2, r3, r5, r7, sl, fp, ip, sp} │ │ │ │ @ instruction: 0xf7ed41f0 │ │ │ │ svclt 0x0000b973 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -243563,19 +243629,19 @@ │ │ │ │ @ instruction: 0xf1060e04 │ │ │ │ movwcs r0, #61708 @ 0xf10c │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svcvc 0x0004f85e │ │ │ │ @ instruction: 0xf8520118 │ │ │ │ adcsmi r6, r7, #4, 30 │ │ │ │ movwcs fp, #4040 @ 0xfc8 │ │ │ │ - b 0x140f6fc │ │ │ │ + b 0x140f7fc │ │ │ │ addlt r0, r3, #768 @ 0x300 │ │ │ │ - b 0x332908 │ │ │ │ + b 0x332a08 │ │ │ │ @ instruction: 0xf8d40205 │ │ │ │ - b 0x40d3f8 │ │ │ │ + b 0x40d4f8 │ │ │ │ strtmi r0, [r0], -r2, lsl #24 │ │ │ │ movweq lr, #23075 @ 0x5a23 │ │ │ │ stc2 10, cr15, [ip], {31} @ │ │ │ │ movweq lr, #51779 @ 0xca43 │ │ │ │ stccc 8, cr15, [ip], #784 @ 0x310 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ ldmdblt r8!, {r0, r2, r3, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ @@ -243596,17 +243662,17 @@ │ │ │ │ @ instruction: 0xf04f469e │ │ │ │ addlt r0, fp, #0, 28 │ │ │ │ @ instruction: 0x0c0eea4c │ │ │ │ mvnsle r4, r5, lsl #5 │ │ │ │ andeq lr, r7, #8, 20 @ 0x8000 │ │ │ │ stccc 8, cr15, [ip], #848 @ 0x350 │ │ │ │ @ instruction: 0x0c02ea0c │ │ │ │ - b 0x9cfa3c │ │ │ │ - blx 0x8beddc │ │ │ │ - b 0x11fd3f4 │ │ │ │ + b 0x9cfb3c │ │ │ │ + blx 0x8beedc │ │ │ │ + b 0x11fd4f4 │ │ │ │ @ instruction: 0xf8c4030c │ │ │ │ pop {r2, r3, r5, r7, sl, fp, ip, sp} │ │ │ │ @ instruction: 0xf7ed41f0 │ │ │ │ svclt 0x0000b901 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -243624,17 +243690,17 @@ │ │ │ │ @ instruction: 0x4618bfd4 │ │ │ │ addlt r2, fp, #0 │ │ │ │ vmlseq.f32 s28, s0, s28 │ │ │ │ mvnsle r4, r5, ror #10 │ │ │ │ andeq lr, r7, #8, 20 @ 0x8000 │ │ │ │ stccc 8, cr15, [ip], #848 @ 0x350 │ │ │ │ vmlaeq.f32 s28, s4, s28 │ │ │ │ - b 0x9cfaac │ │ │ │ - blx 0x8bee4c │ │ │ │ - b 0x11fdc6c │ │ │ │ + b 0x9cfbac │ │ │ │ + blx 0x8bef4c │ │ │ │ + b 0x11fdd6c │ │ │ │ @ instruction: 0xf8c4030e │ │ │ │ pop {r2, r3, r5, r7, sl, fp, ip, sp} │ │ │ │ @ instruction: 0xf7ed41f0 │ │ │ │ svclt 0x0000b8c9 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -243644,18 +243710,18 @@ │ │ │ │ @ instruction: 0x4680f837 │ │ │ │ @ instruction: 0xf7ec4620 │ │ │ │ @ instruction: 0xf1a5fff1 │ │ │ │ strmi r0, [r7], -r4, lsl #28 │ │ │ │ tstpeq ip, r5, lsl #2 @ p-variant is OBSOLETE │ │ │ │ stceq 0, cr15, [pc], {79} @ 0x4f │ │ │ │ @ instruction: 0xf85e2300 │ │ │ │ - b 0x14d5e8c │ │ │ │ + b 0x14d5f8c │ │ │ │ adcsmi r1, r5, #12, 4 @ 0xc0000000 │ │ │ │ @ instruction: 0x4660bfd4 │ │ │ │ - blx 0x8c6288 │ │ │ │ + blx 0x8c6388 │ │ │ │ movwmi pc, #15490 @ 0x3c82 @ │ │ │ │ mvnsle r4, r1, ror r5 │ │ │ │ tsteq r7, r8, lsl #20 │ │ │ │ stccs 8, cr15, [ip], #848 @ 0x350 │ │ │ │ strtmi r4, [r0], -fp │ │ │ │ andeq lr, r7, #139264 @ 0x22000 │ │ │ │ tstmi sl, #-1342177271 @ 0xb0000009 │ │ │ │ @@ -243668,50 +243734,50 @@ │ │ │ │ svceq 0x00d0f8cc │ │ │ │ addlt r4, r3, r4, lsl #12 │ │ │ │ ldrmi r4, [fp], lr, lsl #12 │ │ │ │ @ instruction: 0xf7ec4617 │ │ │ │ @ instruction: 0xf8b4ffff │ │ │ │ @ instruction: 0xf1a69cac │ │ │ │ @ instruction: 0xf6410108 │ │ │ │ - vqdmulh.s d20, d16, d0[2] │ │ │ │ + @ instruction: 0xf2c05cd8 │ │ │ │ @ instruction: 0xf1ab0c35 │ │ │ │ strmi r0, [r0], r8, lsl #12 │ │ │ │ @ instruction: 0xf10b3f08 │ │ │ │ strls r0, [r1], #-2824 @ 0xfffff4f8 │ │ │ │ @ instruction: 0xf589fa5f │ │ │ │ svcmi 0x0008f856 │ │ │ │ svccc 0x0008f857 │ │ │ │ @ instruction: 0xf088fa5f │ │ │ │ svc 0x0008f851 │ │ │ │ - beq 0xff278f34 │ │ │ │ + beq 0xff279034 │ │ │ │ eorspl pc, r5, ip, asr r8 @ │ │ │ │ - b 0xfe20e498 │ │ │ │ + b 0xfe20e598 │ │ │ │ ldmdavs r2!, {r1, r2, r3, sl}^ │ │ │ │ @ instruction: 0xf8da402b │ │ │ │ subsmi r5, ip, r4 │ │ │ │ - b 0x14d8508 │ │ │ │ + b 0x14d8608 │ │ │ │ vqshrn.u16 d18, , #8 │ │ │ │ subsmi r2, r3, pc, lsl #16 │ │ │ │ - b 0x1cf9f4 │ │ │ │ - bl 0x3fef40 │ │ │ │ + b 0x1cfaf4 │ │ │ │ + bl 0x3ff040 │ │ │ │ @ instruction: 0xf85c05c0 │ │ │ │ - b 0x1fe3f4 │ │ │ │ + b 0x1fe4f4 │ │ │ │ stmdavs r8, {sl}^ │ │ │ │ streq lr, [lr], #-2692 @ 0xfffff57c │ │ │ │ - b 0xfe196370 │ │ │ │ + b 0xfe196470 │ │ │ │ stmdavs ip!, {r9}^ │ │ │ │ movweq lr, #10883 @ 0x2a83 │ │ │ │ movweq lr, #18947 @ 0x4a03 │ │ │ │ movweq lr, #2691 @ 0xa83 │ │ │ │ bicle r6, fp, fp, asr #32 │ │ │ │ andlt r9, r3, r1, lsl #16 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ ldmdalt sl!, {r0, r2, r3, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec55568 │ │ │ │ + bl 0xfec55668 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff0 │ │ │ │ @ instruction: 0xffacf7ec │ │ │ │ strtmi r4, [r0], -r5, lsl #12 │ │ │ │ @ instruction: 0xff66f7ec │ │ │ │ movweq lr, #2565 @ 0xa05 │ │ │ │ stccs 8, cr15, [ip], #848 @ 0x350 │ │ │ │ @@ -243719,62 +243785,62 @@ │ │ │ │ andeq lr, r0, #139264 @ 0x22000 │ │ │ │ addslt r4, fp, #32, 12 @ 0x2000000 │ │ │ │ @ instruction: 0xf8c44313 │ │ │ │ pop {r2, r3, r5, r7, sl, fp, ip, sp} │ │ │ │ @ instruction: 0xf7ed4038 │ │ │ │ svclt 0x0000b81b │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec555a8 │ │ │ │ + bl 0xfec556a8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ tstls r1, r4, lsl #12 │ │ │ │ @ instruction: 0xff8af7ec │ │ │ │ strtmi r4, [r0], -r5, lsl #12 │ │ │ │ @ instruction: 0xff44f7ec │ │ │ │ ldmdbcs r0, {r0, r8, fp, ip, pc} │ │ │ │ strmi sp, [r2], -r2, lsr #16 │ │ │ │ @ instruction: 0xf04fb199 │ │ │ │ @ instruction: 0xf1c13cff │ │ │ │ @ instruction: 0xf1a10340 │ │ │ │ @ instruction: 0xf1c10e20 │ │ │ │ - blx 0xbfe85c │ │ │ │ + blx 0xbfe95c │ │ │ │ eormi pc, r8, r3, lsl #6 │ │ │ │ vseleq.f32 s30, s28, s24 │ │ │ │ @ instruction: 0xf101fa2c │ │ │ │ movweq lr, #59971 @ 0xea43 │ │ │ │ andmi r4, r3, fp, lsl #6 │ │ │ │ @ instruction: 0xf8d4b299 │ │ │ │ strtmi r3, [r0], -ip, lsr #25 │ │ │ │ movweq lr, #10787 @ 0x2a23 │ │ │ │ @ instruction: 0xf8c4430b │ │ │ │ andlt r3, r3, ip, lsr #25 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ svclt 0x00e4f7ec │ │ │ │ - bicvs pc, r0, sl, asr #4 │ │ │ │ + bicsvc pc, r0, sl, asr #4 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - sbcsvs pc, ip, sl, asr #4 │ │ │ │ + rscvc pc, ip, sl, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf6404b02 │ │ │ │ @ instruction: 0xf18622b9 │ │ │ │ svclt 0x0000fc17 │ │ │ │ - ldrshteq r1, [r5], -r4 │ │ │ │ + eorseq r1, r5, r4, lsl #20 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec55634 │ │ │ │ + bl 0xfec55734 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460e0ff0 │ │ │ │ @ instruction: 0x46044615 │ │ │ │ @ instruction: 0xff44f7ec │ │ │ │ @ instruction: 0xf1054631 │ │ │ │ @ instruction: 0x36103eff │ │ │ │ @ instruction: 0xf91e2500 │ │ │ │ @ instruction: 0xf0003f01 │ │ │ │ @ instruction: 0xf04f0201 │ │ │ │ - blcs 0x10145c │ │ │ │ + blcs 0x10155c │ │ │ │ subsmi fp, fp, #184, 30 @ 0x2e0 │ │ │ │ - blcs 0xfe12afd0 │ │ │ │ + blcs 0xfe12b0d0 │ │ │ │ cmncs pc, #4, 30 │ │ │ │ @ instruction: 0xb1024694 │ │ │ │ tstcc r1, fp │ │ │ │ streq lr, [ip, #-2629] @ 0xfffff5bb │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ strhle r4, [r8, #33]! @ 0x21 │ │ │ │ @ instruction: 0xf504b125 │ │ │ │ @@ -243788,23 +243854,23 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ @ instruction: 0x460e4615 │ │ │ │ @ instruction: 0xf7ec4604 │ │ │ │ @ instruction: 0xf1a5ff0f │ │ │ │ cdpne 14, 11, cr0, cr1, cr2, {0} │ │ │ │ @ instruction: 0xf641350e │ │ │ │ - vmlsl.s q10, d16, d0[2] │ │ │ │ + @ instruction: 0xf2c056d8 │ │ │ │ andcs r0, r0, #55574528 @ 0x3500000 │ │ │ │ svccc 0x0002f93e │ │ │ │ @ instruction: 0xf831b2c7 │ │ │ │ @ instruction: 0xf04fcf02 │ │ │ │ - blcs 0x1004d0 │ │ │ │ + blcs 0x1005d0 │ │ │ │ subsmi fp, fp, #184, 30 @ 0x2e0 │ │ │ │ eorsvc pc, r7, r6, asr r8 @ │ │ │ │ - b 0xc2af48 │ │ │ │ + b 0xc2b048 │ │ │ │ @ instruction: 0xf5b30c07 │ │ │ │ svclt 0x00084f00 │ │ │ │ stmdaeq r1, {ip, sp, lr, pc} │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf647bf08 │ │ │ │ ldrshtmi r7, [fp], -pc │ │ │ │ movweq lr, #14924 @ 0x3a4c │ │ │ │ @@ -243821,76 +243887,76 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ @ instruction: 0x460e4615 │ │ │ │ @ instruction: 0xf7ec4604 │ │ │ │ @ instruction: 0xf1a5fecd │ │ │ │ svcne 0x00310e04 │ │ │ │ @ instruction: 0xf641350c │ │ │ │ - vmlsl.s q10, d16, d0[2] │ │ │ │ + @ instruction: 0xf2c056d8 │ │ │ │ andcs r0, r0, #55574528 @ 0x3500000 │ │ │ │ svccc 0x0004f85e │ │ │ │ stc2 10, cr15, [r0], {95} @ 0x5f @ │ │ │ │ svcvc 0x0004f851 │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ svclt 0x00b82b00 │ │ │ │ @ instruction: 0xf856425b │ │ │ │ @ instruction: 0xf1b3c03c │ │ │ │ svclt 0x00044f00 │ │ │ │ movwmi pc, #111 @ 0x6f @ │ │ │ │ stmdaeq r1, {ip, sp, lr, pc} │ │ │ │ - b 0x118e75c │ │ │ │ - b 0x1bed94 │ │ │ │ + b 0x118e85c │ │ │ │ + b 0x1bee94 │ │ │ │ vsubw.u8 q8, q0, d12 │ │ │ │ rsbsmi r1, fp, pc │ │ │ │ andvs r4, fp, lr, lsr #11 │ │ │ │ @ instruction: 0xb122d1e0 │ │ │ │ movwpl pc, #1284 @ 0x504 @ │ │ │ │ @ instruction: 0xf8c32201 │ │ │ │ qasxmi r2, r0, r0 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ svclt 0x001ef7ec │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec557a0 │ │ │ │ + bl 0xfec558a0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460e0ff0 │ │ │ │ @ instruction: 0x46044615 │ │ │ │ cdp2 7, 8, cr15, cr14, cr12, {7} │ │ │ │ @ instruction: 0xf1054631 │ │ │ │ @ instruction: 0x36103eff │ │ │ │ @ instruction: 0xf91e2500 │ │ │ │ @ instruction: 0xf0003f01 │ │ │ │ @ instruction: 0xf04f0201 │ │ │ │ @ instruction: 0xf1130c00 │ │ │ │ svclt 0x00040f80 │ │ │ │ @ instruction: 0x4694237f │ │ │ │ subsmi sp, fp, #0 │ │ │ │ andvc fp, fp, r2, lsl #2 │ │ │ │ - b 0x124a9e0 │ │ │ │ + b 0x124aae0 │ │ │ │ vabal.u8 q8, d0, d12 │ │ │ │ addmi r0, lr, #79 @ 0x4f │ │ │ │ @ instruction: 0xb125d1e9 │ │ │ │ movwpl pc, #1284 @ 0x504 @ │ │ │ │ @ instruction: 0xf8c32201 │ │ │ │ qasxmi r2, r0, r0 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ cdplt 7, 14, cr15, cr12, cr12, {7} │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r6], -sp, lsl #12 │ │ │ │ @ instruction: 0xf6414604 │ │ │ │ - vqdmlsl.s q10, d16, d0[2] │ │ │ │ + vqshl.s64 , q4, #0 │ │ │ │ @ instruction: 0xf7ec0735 │ │ │ │ mrcne 14, 5, APSR_nzcv, cr2, cr7, {2} │ │ │ │ strcc r1, [lr], -r9, lsr #29 │ │ │ │ ands r2, r3, r0, lsl #10 │ │ │ │ - blx 0x18cef98 │ │ │ │ + blx 0x18cf098 │ │ │ │ @ instruction: 0xf831fe80 │ │ │ │ - b 0x127223c │ │ │ │ + b 0x127233c │ │ │ │ vabal.u8 q8, d0, d8 │ │ │ │ adcsmi r0, r2, #143 @ 0x8f │ │ │ │ eors pc, lr, r7, asr r8 @ │ │ │ │ @ instruction: 0x0c0eea2c │ │ │ │ movweq lr, #59907 @ 0xea03 │ │ │ │ movweq lr, #14924 @ 0x3a4c │ │ │ │ andle r8, fp, fp │ │ │ │ @@ -243911,15 +243977,15 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ @ instruction: 0x460e4615 │ │ │ │ @ instruction: 0xf7ec4604 │ │ │ │ @ instruction: 0xf1a5fe19 │ │ │ │ svcne 0x00310e04 │ │ │ │ @ instruction: 0xf641350c │ │ │ │ - vmlsl.s q10, d16, d0[2] │ │ │ │ + @ instruction: 0xf2c056d8 │ │ │ │ andcs r0, r0, #55574528 @ 0x3500000 │ │ │ │ svccc 0x0004f85e │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ svcmi 0x0000f1b3 │ │ │ │ subsmi sp, fp, #29 │ │ │ │ stc2 10, cr15, [r0], {95} @ 0x5f @ │ │ │ │ svcvc 0x0004f851 │ │ │ │ @@ -243935,20 +244001,20 @@ │ │ │ │ svccs 0x0030f8c3 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7ec41f0 │ │ │ │ @ instruction: 0xf000be6f │ │ │ │ @ instruction: 0xf06f0801 │ │ │ │ ldrb r4, [sp, r0, lsl #6] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec55908 │ │ │ │ + bl 0xfec55a08 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ stmib sp, {r2, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf7ec2100 │ │ │ │ - bls 0x13de80 │ │ │ │ + bls 0x13df80 │ │ │ │ @ instruction: 0x1e539901 │ │ │ │ stmdbcc r1, {r0, r1, r2, r3, r9, ip, sp} │ │ │ │ tstcc r1, r1, lsl #6 │ │ │ │ svceq 0x0001f010 │ │ │ │ @ instruction: 0xf993d00f │ │ │ │ @ instruction: 0xf891c000 │ │ │ │ @ instruction: 0xf1bce000 │ │ │ │ @@ -243960,71 +244026,71 @@ │ │ │ │ vaddl.u8 q14, d0, d0 │ │ │ │ addsmi r0, r3, #79 @ 0x4f │ │ │ │ strtmi sp, [r0], -r6, ror #3 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7ec4010 │ │ │ │ svclt 0x0000be39 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec5596c │ │ │ │ + bl 0xfec55a6c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [sp], -r8, ror #31 │ │ │ │ @ instruction: 0x46074614 │ │ │ │ stc2 7, cr15, [r8, #944]! @ 0x3b0 │ │ │ │ cdpne 14, 10, cr1, cr9, cr2, {5} │ │ │ │ @ instruction: 0xf641340e │ │ │ │ - vmls.f d20, d16, d0[2] │ │ │ │ + vshl.s64 , q4, #0 │ │ │ │ @ instruction: 0xf9320535 │ │ │ │ - blx 0x18ce398 │ │ │ │ + blx 0x18ce498 │ │ │ │ @ instruction: 0xf831fe80 │ │ │ │ @ instruction: 0xf3c0cf02 │ │ │ │ - blcs 0xfe9d8 │ │ │ │ + blcs 0xfead8 │ │ │ │ subsmi fp, fp, #184, 30 @ 0x2e0 │ │ │ │ eorsvs pc, lr, r5, asr r8 @ │ │ │ │ ldrmi fp, [ip, #667] @ 0x29b │ │ │ │ - b 0x2ae45c │ │ │ │ - b 0x281fe0 │ │ │ │ - b 0xc01fc0 │ │ │ │ - b 0x14817d0 │ │ │ │ + b 0x2ae55c │ │ │ │ + b 0x2820e0 │ │ │ │ + b 0xc020c0 │ │ │ │ + b 0x14818d0 │ │ │ │ addsmi r0, r4, #12, 6 @ 0x30000000 │ │ │ │ mvnle r8, fp │ │ │ │ pop {r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7ec40f8 │ │ │ │ svclt 0x0000be05 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec559d4 │ │ │ │ + bl 0xfec55ad4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [lr], -r8, ror #31 │ │ │ │ svcne 0x00144607 │ │ │ │ streq pc, [ip, #-258] @ 0xfffffefe │ │ │ │ ldc2l 7, cr15, [r2, #-944]! @ 0xfffffc50 │ │ │ │ @ instruction: 0xf6411f31 │ │ │ │ - vmlsl.s q10, d16, d0[2] │ │ │ │ + @ instruction: 0xf2c056d8 │ │ │ │ @ instruction: 0xf8540635 │ │ │ │ @ instruction: 0xf8513f04 │ │ │ │ - b 0xfe1ca40c │ │ │ │ - bl 0xfec1db8c │ │ │ │ + b 0xfe1ca50c │ │ │ │ + bl 0xfec1dc8c │ │ │ │ sbclt r7, r3, #58112 @ 0xe300 │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ eors pc, r3, r6, asr r8 @ │ │ │ │ svclt 0x002c4562 │ │ │ │ movweq lr, #10882 @ 0x2a82 │ │ │ │ movweq lr, #51842 @ 0xca82 │ │ │ │ - b 0x1cf2b0 │ │ │ │ - b 0xfe1bf458 │ │ │ │ + b 0x1cf3b0 │ │ │ │ + b 0xfe1bf558 │ │ │ │ andvs r0, fp, r2, lsl #6 │ │ │ │ ldrtmi sp, [r8], -r5, ror #3 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ ldcllt 7, cr15, [r2, #944] @ 0x3b0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec55a38 │ │ │ │ + bl 0xfec55b38 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ stmib sp, {r2, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf7ec2100 │ │ │ │ - bls 0x13dd50 │ │ │ │ + bls 0x13de50 │ │ │ │ @ instruction: 0x1e539901 │ │ │ │ stmdbcc r1, {r0, r1, r2, r3, r9, ip, sp} │ │ │ │ tstcc r1, r1, lsl #6 │ │ │ │ svceq 0x0001f010 │ │ │ │ @ instruction: 0xf993d00f │ │ │ │ @ instruction: 0xf891c000 │ │ │ │ @ instruction: 0xf1bce000 │ │ │ │ @@ -244036,100 +244102,100 @@ │ │ │ │ vaddl.u8 q14, d0, d0 │ │ │ │ addsmi r0, r3, #79 @ 0x4f │ │ │ │ strtmi sp, [r0], -r6, ror #3 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7ec4010 │ │ │ │ svclt 0x0000bda1 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec55a9c │ │ │ │ + bl 0xfec55b9c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [sp], -r8, ror #31 │ │ │ │ @ instruction: 0x46074614 │ │ │ │ ldc2 7, cr15, [r0, #-944] @ 0xfffffc50 │ │ │ │ cdpne 14, 10, cr1, cr9, cr2, {5} │ │ │ │ @ instruction: 0xf641340e │ │ │ │ - vmls.f d20, d16, d0[2] │ │ │ │ + vshl.s64 , q4, #0 │ │ │ │ @ instruction: 0xf9320535 │ │ │ │ - blx 0x18ce4c8 │ │ │ │ + blx 0x18ce5c8 │ │ │ │ @ instruction: 0xf831fe80 │ │ │ │ @ instruction: 0xf3c0cf02 │ │ │ │ - blcs 0xfeb08 │ │ │ │ + blcs 0xfec08 │ │ │ │ subsmi fp, fp, #184, 30 @ 0x2e0 │ │ │ │ eorsvs pc, lr, r5, asr r8 @ │ │ │ │ ldrmi fp, [ip, #667] @ 0x29b │ │ │ │ - b 0x2ae72c │ │ │ │ - b 0x282110 │ │ │ │ - b 0xc020f0 │ │ │ │ - b 0x1481900 │ │ │ │ + b 0x2ae82c │ │ │ │ + b 0x282210 │ │ │ │ + b 0xc021f0 │ │ │ │ + b 0x1481a00 │ │ │ │ addsmi r0, r4, #12, 6 @ 0x30000000 │ │ │ │ mvnle r8, fp │ │ │ │ pop {r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7ec40f8 │ │ │ │ svclt 0x0000bd6d │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec55b04 │ │ │ │ + bl 0xfec55c04 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [lr], -r8, ror #31 │ │ │ │ svcne 0x00144607 │ │ │ │ streq pc, [ip, #-258] @ 0xfffffefe │ │ │ │ ldc2l 7, cr15, [sl], {236} @ 0xec │ │ │ │ @ instruction: 0xf6411f31 │ │ │ │ - vmlsl.s q10, d16, d0[2] │ │ │ │ + @ instruction: 0xf2c056d8 │ │ │ │ @ instruction: 0xf8540635 │ │ │ │ @ instruction: 0xf8513f04 │ │ │ │ - b 0xfe1ca53c │ │ │ │ - bl 0xfec1dcbc │ │ │ │ + b 0xfe1ca63c │ │ │ │ + bl 0xfec1ddbc │ │ │ │ sbclt r7, r3, #58112 @ 0xe300 │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ eors pc, r3, r6, asr r8 @ │ │ │ │ svclt 0x00944562 │ │ │ │ movweq lr, #10882 @ 0x2a82 │ │ │ │ movweq lr, #51842 @ 0xca82 │ │ │ │ - b 0x1cf3e0 │ │ │ │ - b 0xfe1bf588 │ │ │ │ + b 0x1cf4e0 │ │ │ │ + b 0xfe1bf688 │ │ │ │ andvs r0, fp, r2, lsl #6 │ │ │ │ ldrtmi sp, [r8], -r5, ror #3 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ ldclt 7, cr15, [sl, #-944]! @ 0xfffffc50 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ strmi fp, [r3], r7, lsl #1 │ │ │ │ - blmi 0xbd03dc │ │ │ │ + blmi 0xbd04dc │ │ │ │ strbpl pc, [r0, -fp, lsl #10] @ │ │ │ │ ldmdavs fp, {r1, r2, r3, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ ldrmi r0, [r2], r0, lsl #6 │ │ │ │ - stmiami r8, {r0, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + ldmpl r8, {r0, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldmdaeq r5!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ ldc2 7, cr15, [ip], {236} @ 0xec │ │ │ │ @ instruction: 0x4605373a │ │ │ │ stmib sp, {sl, sp}^ │ │ │ │ stmib sp, {sl, lr}^ │ │ │ │ @ instruction: 0xf8ad4402 │ │ │ │ @ instruction: 0x07aa4010 │ │ │ │ @ instruction: 0x07ebd01f │ │ │ │ @ instruction: 0xf50bbf44 │ │ │ │ eorscc r5, sl, #64, 4 │ │ │ │ strbtmi sp, [ip], sl, lsl #8 │ │ │ │ ldmvs fp!, {r1, r3, r4, r5, r7, fp, sp, lr}^ │ │ │ │ ldmdavs r9!, {r3, r4, r5, fp, sp, lr}^ │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ - bhi 0xfd0370 │ │ │ │ + bhi 0xfd0470 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ andsne pc, r4, r9, lsr r8 @ │ │ │ │ andseq pc, r4, sl, lsr r8 @ │ │ │ │ - @ instruction: 0xf928f725 │ │ │ │ + @ instruction: 0xf8a8f725 │ │ │ │ ldmdahi r3!, {r1, r3, r5, r6, r7, r9, ip, sp, pc} │ │ │ │ eorscs pc, r2, r8, asr r8 @ │ │ │ │ movweq lr, #10787 @ 0x2a23 │ │ │ │ movwmi r4, #12304 @ 0x3010 │ │ │ │ strcc r8, [r1], #-51 @ 0xffffffcd │ │ │ │ - streq pc, [pc, #965] @ 0xfedb5 │ │ │ │ + streq pc, [pc, #965] @ 0xfeeb5 │ │ │ │ stccs 6, cr3, [r8], {2} │ │ │ │ @ instruction: 0x4658d1d7 │ │ │ │ stc2l 7, cr15, [ip], #944 @ 0x3b0 │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r7, sl, lsl #2 │ │ │ │ @@ -244141,39 +244207,39 @@ │ │ │ │ @ instruction: 0xf8d6f1bb │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ strmi fp, [r1], r7, lsl #1 │ │ │ │ - blmi 0xbd04a8 │ │ │ │ + blmi 0xbd05a8 │ │ │ │ strbpl pc, [r0], -r9, lsl #10 @ │ │ │ │ ldmdavs fp, {r0, r1, r2, r3, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ ldrmi r0, [r3], r0, lsl #6 │ │ │ │ - stmiami r8, {r0, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + ldmpl r8, {r0, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldmdaeq r5!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ ldc2 7, cr15, [r8], #-944 @ 0xfffffc50 │ │ │ │ strmi r3, [r5], -r8, lsr #12 │ │ │ │ stmib sp, {sl, sp}^ │ │ │ │ stmib sp, {sl, lr}^ │ │ │ │ @ instruction: 0xf8ad4402 │ │ │ │ @ instruction: 0x072a4010 │ │ │ │ strbeq sp, [fp, r0, lsr #32]! │ │ │ │ @ instruction: 0xf509bf44 │ │ │ │ eorcc r5, r8, #64, 4 │ │ │ │ strbtmi sp, [ip], sl, lsl #8 │ │ │ │ ldmvs r3!, {r1, r4, r5, r7, fp, sp, lr}^ │ │ │ │ ldmdavs r1!, {r4, r5, fp, sp, lr}^ │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ - bhi 0xdd0438 │ │ │ │ + bhi 0xdd0538 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ eorne pc, r4, sl, asr r8 @ │ │ │ │ eoreq pc, r4, fp, asr r8 @ │ │ │ │ - @ instruction: 0xf8ccf725 │ │ │ │ + @ instruction: 0xf84cf725 │ │ │ │ @ instruction: 0xf857b2ea │ │ │ │ @ instruction: 0xf8583024 │ │ │ │ subsmi r2, r8, r2, lsr r0 │ │ │ │ subsmi r4, r8, r0, lsl r0 │ │ │ │ eoreq pc, r4, r7, asr #16 │ │ │ │ vraddhn.i16 d19, , │ │ │ │ stccs 5, cr1, [r4], {15} │ │ │ │ @@ -244191,45 +244257,45 @@ │ │ │ │ @ instruction: 0xf872f1bb │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ strmi fp, [r3], r7, lsl #1 │ │ │ │ - blmi 0xbd056c │ │ │ │ + blmi 0xbd066c │ │ │ │ strbpl pc, [r0, -fp, lsl #10] @ │ │ │ │ ldmdavs fp, {r1, r2, r3, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ ldrmi r0, [r2], r0, lsl #6 │ │ │ │ - stmiami r8, {r0, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + ldmpl r8, {r0, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldmdaeq r5!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ - blx 0xff63cad6 │ │ │ │ + blx 0xff63cbd6 │ │ │ │ @ instruction: 0x4605373a │ │ │ │ stmib sp, {sl, sp}^ │ │ │ │ stmib sp, {sl, lr}^ │ │ │ │ @ instruction: 0xf8ad4402 │ │ │ │ @ instruction: 0x07aa4010 │ │ │ │ @ instruction: 0x07ebd01f │ │ │ │ @ instruction: 0xf50bbf44 │ │ │ │ eorscc r5, sl, #64, 4 │ │ │ │ strbtmi sp, [ip], sl, lsl #8 │ │ │ │ ldmvs fp!, {r1, r3, r4, r5, r7, fp, sp, lr}^ │ │ │ │ ldmdavs r9!, {r3, r4, r5, fp, sp, lr}^ │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ - bhi 0xfd0500 │ │ │ │ + bhi 0xfd0600 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ andsne pc, r4, r9, lsr r8 @ │ │ │ │ andseq pc, r4, sl, lsr r8 @ │ │ │ │ - @ instruction: 0xf864f725 │ │ │ │ + @ instruction: 0xffe4f724 │ │ │ │ ldmdahi r3!, {r1, r3, r5, r6, r7, r9, ip, sp, pc} │ │ │ │ eorscs pc, r2, r8, asr r8 @ │ │ │ │ movweq lr, #10787 @ 0x2a23 │ │ │ │ movwmi r4, #12304 @ 0x3010 │ │ │ │ strcc r8, [r1], #-51 @ 0xffffffcd │ │ │ │ - streq pc, [pc, #965] @ 0xfef45 │ │ │ │ + streq pc, [pc, #965] @ 0xff045 │ │ │ │ stccs 6, cr3, [r8], {2} │ │ │ │ @ instruction: 0x4658d1d7 │ │ │ │ stc2 7, cr15, [r4], #-944 @ 0xfffffc50 │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r7, sl, lsl #2 │ │ │ │ @@ -244241,48 +244307,48 @@ │ │ │ │ @ instruction: 0xf80ef1bb │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ strmi fp, [r1], r7, lsl #1 │ │ │ │ - blmi 0xbd0638 │ │ │ │ + blmi 0xbd0738 │ │ │ │ strbpl pc, [r0], -r9, lsl #10 @ │ │ │ │ ldmdavs fp, {r0, r1, r2, r3, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ ldrmi r0, [r3], r0, lsl #6 │ │ │ │ - stmiami r8, {r0, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + ldmpl r8, {r0, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldmdaeq r5!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ - blx 0x1d3cb9e │ │ │ │ + blx 0x1d3cc9e │ │ │ │ strmi r3, [r5], -r8, lsr #12 │ │ │ │ stmib sp, {sl, sp}^ │ │ │ │ stmib sp, {sl, lr}^ │ │ │ │ @ instruction: 0xf8ad4402 │ │ │ │ @ instruction: 0x072a4010 │ │ │ │ strbeq sp, [fp, r0, lsr #32]! │ │ │ │ @ instruction: 0xf509bf44 │ │ │ │ eorcc r5, r8, #64, 4 │ │ │ │ strbtmi sp, [ip], sl, lsl #8 │ │ │ │ ldmvs r3!, {r1, r4, r5, r7, fp, sp, lr}^ │ │ │ │ ldmdavs r1!, {r4, r5, fp, sp, lr}^ │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ - bhi 0xdd05c8 │ │ │ │ + bhi 0xdd06c8 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ eorne pc, r4, sl, asr r8 @ │ │ │ │ eoreq pc, r4, fp, asr r8 @ │ │ │ │ - @ instruction: 0xf884f725 │ │ │ │ + @ instruction: 0xf804f725 │ │ │ │ @ instruction: 0xf857b2ea │ │ │ │ @ instruction: 0xf8583024 │ │ │ │ subsmi r2, r8, r2, lsr r0 │ │ │ │ subsmi r4, r8, r0, lsl r0 │ │ │ │ eoreq pc, r4, r7, asr #16 │ │ │ │ vraddhn.i16 d19, , │ │ │ │ stccs 5, cr1, [r4], {15} │ │ │ │ @ instruction: 0x4648d1d7 │ │ │ │ - blx 0xff13cc06 │ │ │ │ + blx 0xff13cd06 │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r7, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -244291,48 +244357,48 @@ │ │ │ │ @ instruction: 0xffaaf1ba │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ strmi fp, [r3], r7, lsl #1 │ │ │ │ - blmi 0xbd06fc │ │ │ │ + blmi 0xbd07fc │ │ │ │ strbpl pc, [r0, -fp, lsl #10] @ │ │ │ │ ldmdavs fp, {r1, r2, r3, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ ldrmi r0, [r2], r0, lsl #6 │ │ │ │ - stmiami r8, {r0, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + ldmpl r8, {r0, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldmdaeq r5!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ - blx 0x43cc66 │ │ │ │ + blx 0x43cd66 │ │ │ │ @ instruction: 0x4605373a │ │ │ │ stmib sp, {sl, sp}^ │ │ │ │ stmib sp, {sl, lr}^ │ │ │ │ @ instruction: 0xf8ad4402 │ │ │ │ @ instruction: 0x07aa4010 │ │ │ │ @ instruction: 0x07ebd01f │ │ │ │ @ instruction: 0xf50bbf44 │ │ │ │ eorscc r5, sl, #64, 4 │ │ │ │ strbtmi sp, [ip], sl, lsl #8 │ │ │ │ ldmvs fp!, {r1, r3, r4, r5, r7, fp, sp, lr}^ │ │ │ │ ldmdavs r9!, {r3, r4, r5, fp, sp, lr}^ │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ - bhi 0xfd0690 │ │ │ │ + bhi 0xfd0790 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ andsne pc, r4, r9, lsr r8 @ │ │ │ │ andseq pc, r4, sl, lsr r8 @ │ │ │ │ - blx 0xff53c98e │ │ │ │ + blx 0x153ca8e │ │ │ │ ldmdahi r3!, {r1, r3, r5, r6, r7, r9, ip, sp, pc} │ │ │ │ eorscs pc, r2, r8, asr r8 @ │ │ │ │ movweq lr, #10787 @ 0x2a23 │ │ │ │ movwmi r4, #12304 @ 0x3010 │ │ │ │ strcc r8, [r1], #-51 @ 0xffffffcd │ │ │ │ - streq pc, [pc, #965] @ 0xff0d5 │ │ │ │ + streq pc, [pc, #965] @ 0xff1d5 │ │ │ │ stccs 6, cr3, [r8], {2} │ │ │ │ @ instruction: 0x4658d1d7 │ │ │ │ - blx 0x183ccce │ │ │ │ + blx 0x183cdce │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r7, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -244341,48 +244407,48 @@ │ │ │ │ @ instruction: 0xff46f1ba │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ strmi fp, [r1], r7, lsl #1 │ │ │ │ - blmi 0xbd07c8 │ │ │ │ + blmi 0xbd08c8 │ │ │ │ strbpl pc, [r0], -r9, lsl #10 @ │ │ │ │ ldmdavs fp, {r0, r1, r2, r3, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ ldrmi r0, [r3], r0, lsl #6 │ │ │ │ - stmiami r8, {r0, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + ldmpl r8, {r0, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldmdaeq r5!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ - blx 0xfeb3cd2c │ │ │ │ + blx 0xfeb3ce2c │ │ │ │ strmi r3, [r5], -r8, lsr #12 │ │ │ │ stmib sp, {sl, sp}^ │ │ │ │ stmib sp, {sl, lr}^ │ │ │ │ @ instruction: 0xf8ad4402 │ │ │ │ @ instruction: 0x072a4010 │ │ │ │ strbeq sp, [fp, r0, lsr #32]! │ │ │ │ @ instruction: 0xf509bf44 │ │ │ │ eorcc r5, r8, #64, 4 │ │ │ │ strbtmi sp, [ip], sl, lsl #8 │ │ │ │ ldmvs r3!, {r1, r4, r5, r7, fp, sp, lr}^ │ │ │ │ ldmdavs r1!, {r4, r5, fp, sp, lr}^ │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ - bhi 0xdd0758 │ │ │ │ + bhi 0xdd0858 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ eorne pc, r4, sl, asr r8 @ │ │ │ │ eoreq pc, r4, fp, asr r8 @ │ │ │ │ - @ instruction: 0xff3af725 │ │ │ │ + cdp2 7, 11, cr15, cr10, cr5, {1} │ │ │ │ @ instruction: 0xf857b2ea │ │ │ │ @ instruction: 0xf8583024 │ │ │ │ subsmi r2, r8, r2, lsr r0 │ │ │ │ subsmi r4, r8, r0, lsl r0 │ │ │ │ eoreq pc, r4, r7, asr #16 │ │ │ │ vraddhn.i16 d19, , │ │ │ │ stccs 5, cr1, [r4], {15} │ │ │ │ @ instruction: 0x4648d1d7 │ │ │ │ - blx 0xfff3cd94 │ │ │ │ + blx 0xfff3ce94 │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r7, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -244391,49 +244457,49 @@ │ │ │ │ mcr2 1, 7, pc, cr2, cr10, {5} @ │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ strmi fp, [r3], r7, lsl #1 │ │ │ │ - blmi 0xc1088c │ │ │ │ + blmi 0xc1098c │ │ │ │ strbpl pc, [r0, -fp, lsl #10] @ │ │ │ │ ldmdavs fp, {r1, r2, r3, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ ldrmi r0, [r2], r0, lsl #6 │ │ │ │ - stmiami r8, {r0, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + ldmpl r8, {r0, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldmdaeq r5!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ - blx 0x123cdf4 │ │ │ │ + blx 0x123cef4 │ │ │ │ @ instruction: 0x4605373a │ │ │ │ stmib sp, {sl, sp}^ │ │ │ │ stmib sp, {sl, lr}^ │ │ │ │ @ instruction: 0xf8ad4402 │ │ │ │ @ instruction: 0x07aa4010 │ │ │ │ strbeq sp, [fp, r1, lsr #32]! │ │ │ │ @ instruction: 0xf50bbf44 │ │ │ │ eorscc r5, sl, #64, 4 │ │ │ │ strbtmi sp, [ip], sl, lsl #8 │ │ │ │ ldmvs fp!, {r1, r3, r4, r5, r7, fp, sp, lr}^ │ │ │ │ ldmdavs r9!, {r3, r4, r5, fp, sp, lr}^ │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ - bhi 0xfd0820 │ │ │ │ + bhi 0xfd0920 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ andsne pc, r4, r9, lsr r8 @ │ │ │ │ andseq pc, r4, sl, lsr r8 @ │ │ │ │ - cdp2 7, 13, cr15, cr4, cr4, {1} │ │ │ │ + cdp2 7, 5, cr15, cr4, cr4, {1} │ │ │ │ ldmdahi r3!, {r1, r3, r5, r6, r7, r9, ip, sp, pc} │ │ │ │ eorscs pc, r2, r8, asr r8 @ │ │ │ │ - b 0x9ceed4 │ │ │ │ + b 0x9cefd4 │ │ │ │ vsubw.u8 q8, q0, d2 │ │ │ │ movwmi r0, #12302 @ 0x300e │ │ │ │ strcc r8, [r1], #-51 @ 0xffffffcd │ │ │ │ - streq pc, [pc, #965] @ 0xff269 │ │ │ │ + streq pc, [pc, #965] @ 0xff369 │ │ │ │ stccs 6, cr3, [r8], {2} │ │ │ │ @ instruction: 0x4658d1d5 │ │ │ │ - blx 0xfe5bce60 │ │ │ │ + blx 0xfe5bcf60 │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r7, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -244442,49 +244508,49 @@ │ │ │ │ mrc2 1, 3, pc, cr12, cr10, {5} │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ strmi fp, [r1], r7, lsl #1 │ │ │ │ - blmi 0xc1095c │ │ │ │ + blmi 0xc10a5c │ │ │ │ strbpl pc, [r0], -r9, lsl #10 @ │ │ │ │ ldmdavs fp, {r0, r1, r2, r3, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ ldrmi r0, [r3], r0, lsl #6 │ │ │ │ - stmiami r8, {r0, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + ldmpl r8, {r0, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldmdaeq r5!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf9def7ec │ │ │ │ strmi r3, [r5], -r8, lsr #12 │ │ │ │ stmib sp, {sl, sp}^ │ │ │ │ stmib sp, {sl, lr}^ │ │ │ │ @ instruction: 0xf8ad4402 │ │ │ │ @ instruction: 0x072a4010 │ │ │ │ strbeq sp, [fp, r2, lsr #32]! │ │ │ │ @ instruction: 0xf509bf44 │ │ │ │ eorcc r5, r8, #64, 4 │ │ │ │ strbtmi sp, [ip], sl, lsl #8 │ │ │ │ ldmvs r3!, {r1, r4, r5, r7, fp, sp, lr}^ │ │ │ │ ldmdavs r1!, {r4, r5, fp, sp, lr}^ │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ - bhi 0xdd08ec │ │ │ │ + bhi 0xdd09ec │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ eorne pc, r4, sl, asr r8 @ │ │ │ │ eoreq pc, r4, fp, asr r8 @ │ │ │ │ - cdp2 7, 15, cr15, cr2, cr4, {1} │ │ │ │ + cdp2 7, 7, cr15, cr2, cr4, {1} │ │ │ │ @ instruction: 0xf857b2e9 │ │ │ │ @ instruction: 0xf0202024 │ │ │ │ @ instruction: 0xf8584300 │ │ │ │ subsmi r1, r3, r1, lsr r0 │ │ │ │ subsmi r4, r3, fp │ │ │ │ eorcc pc, r4, r7, asr #16 │ │ │ │ vraddhn.i16 d19, , │ │ │ │ stccs 5, cr1, [r4], {15} │ │ │ │ @ instruction: 0x4648d1d5 │ │ │ │ - blx 0xc3cf2c │ │ │ │ + blx 0xc3d02c │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r7, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -244493,45 +244559,45 @@ │ │ │ │ mrc2 1, 0, pc, cr6, cr10, {5} │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ strmi fp, [r3], r7, lsl #1 │ │ │ │ - blmi 0xbd0a24 │ │ │ │ + blmi 0xbd0b24 │ │ │ │ strbpl pc, [r0, -fp, lsl #10] @ │ │ │ │ ldmdavs fp, {r1, r2, r3, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ ldrmi r0, [r2], r0, lsl #6 │ │ │ │ - stmiami r8, {r0, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + ldmpl r8, {r0, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldmdaeq r5!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf978f7ec │ │ │ │ @ instruction: 0x4605373a │ │ │ │ stmib sp, {sl, sp}^ │ │ │ │ stmib sp, {sl, lr}^ │ │ │ │ @ instruction: 0xf8ad4402 │ │ │ │ @ instruction: 0x07aa4010 │ │ │ │ @ instruction: 0x07ebd01f │ │ │ │ @ instruction: 0xf50bbf44 │ │ │ │ eorscc r5, sl, #64, 4 │ │ │ │ strbtmi sp, [ip], sl, lsl #8 │ │ │ │ ldmvs fp!, {r1, r3, r4, r5, r7, fp, sp, lr}^ │ │ │ │ ldmdavs r9!, {r3, r4, r5, fp, sp, lr}^ │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ - bhi 0xfd09b8 │ │ │ │ + bhi 0xfd0ab8 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ andsne pc, r4, r9, lsr r8 @ │ │ │ │ andseq pc, r4, sl, lsr r8 @ │ │ │ │ - @ instruction: 0xf9aef739 │ │ │ │ + @ instruction: 0xf92ef739 │ │ │ │ ldmdahi r3!, {r1, r3, r5, r6, r7, r9, ip, sp, pc} │ │ │ │ eorscs pc, r2, r8, asr r8 @ │ │ │ │ movweq lr, #10787 @ 0x2a23 │ │ │ │ movwmi r4, #12304 @ 0x3010 │ │ │ │ strcc r8, [r1], #-51 @ 0xffffffcd │ │ │ │ - streq pc, [pc, #965] @ 0xff3fd │ │ │ │ + streq pc, [pc, #965] @ 0xff4fd │ │ │ │ stccs 6, cr3, [r8], {2} │ │ │ │ @ instruction: 0x4658d1d7 │ │ │ │ @ instruction: 0xf9c8f7ec │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r7, sl, lsl #2 │ │ │ │ @@ -244543,39 +244609,39 @@ │ │ │ │ ldc2 1, cr15, [r2, #744]! @ 0x2e8 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ strmi fp, [r1], r7, lsl #1 │ │ │ │ - blmi 0xbd0af0 │ │ │ │ + blmi 0xbd0bf0 │ │ │ │ strbpl pc, [r0], -r9, lsl #10 @ │ │ │ │ ldmdavs fp, {r0, r1, r2, r3, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ ldrmi r0, [r3], r0, lsl #6 │ │ │ │ - stmiami r8, {r0, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + ldmpl r8, {r0, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldmdaeq r5!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf914f7ec │ │ │ │ strmi r3, [r5], -r8, lsr #12 │ │ │ │ stmib sp, {sl, sp}^ │ │ │ │ stmib sp, {sl, lr}^ │ │ │ │ @ instruction: 0xf8ad4402 │ │ │ │ @ instruction: 0x072a4010 │ │ │ │ strbeq sp, [fp, r0, lsr #32]! │ │ │ │ @ instruction: 0xf509bf44 │ │ │ │ eorcc r5, r8, #64, 4 │ │ │ │ strbtmi sp, [ip], sl, lsl #8 │ │ │ │ ldmvs r3!, {r1, r4, r5, r7, fp, sp, lr}^ │ │ │ │ ldmdavs r1!, {r4, r5, fp, sp, lr}^ │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ - bhi 0xdd0a80 │ │ │ │ + bhi 0xdd0b80 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ eorne pc, r4, sl, asr r8 @ │ │ │ │ eoreq pc, r4, fp, asr r8 @ │ │ │ │ - @ instruction: 0xf98af739 │ │ │ │ + @ instruction: 0xf90af739 │ │ │ │ @ instruction: 0xf857b2ea │ │ │ │ @ instruction: 0xf8583024 │ │ │ │ subsmi r2, r8, r2, lsr r0 │ │ │ │ subsmi r4, r8, r0, lsl r0 │ │ │ │ eoreq pc, r4, r7, asr #16 │ │ │ │ vraddhn.i16 d19, , │ │ │ │ stccs 5, cr1, [r4], {15} │ │ │ │ @@ -244593,45 +244659,45 @@ │ │ │ │ stc2l 1, cr15, [lr, #-744] @ 0xfffffd18 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ strmi fp, [r3], r7, lsl #1 │ │ │ │ - blmi 0xbd0bb4 │ │ │ │ + blmi 0xbd0cb4 │ │ │ │ strbpl pc, [r0, -fp, lsl #10] @ │ │ │ │ ldmdavs fp, {r1, r2, r3, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ ldrmi r0, [r2], r0, lsl #6 │ │ │ │ - stmiami r8, {r0, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + ldmpl r8, {r0, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldmdaeq r5!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf8b0f7ec │ │ │ │ @ instruction: 0x4605373a │ │ │ │ stmib sp, {sl, sp}^ │ │ │ │ stmib sp, {sl, lr}^ │ │ │ │ @ instruction: 0xf8ad4402 │ │ │ │ @ instruction: 0x07aa4010 │ │ │ │ @ instruction: 0x07ebd01f │ │ │ │ @ instruction: 0xf50bbf44 │ │ │ │ eorscc r5, sl, #64, 4 │ │ │ │ strbtmi sp, [ip], sl, lsl #8 │ │ │ │ ldmvs fp!, {r1, r3, r4, r5, r7, fp, sp, lr}^ │ │ │ │ ldmdavs r9!, {r3, r4, r5, fp, sp, lr}^ │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ - bhi 0xfd0b48 │ │ │ │ + bhi 0xfd0c48 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ andsne pc, r4, r9, lsr r8 @ │ │ │ │ andseq pc, r4, sl, lsr r8 @ │ │ │ │ - @ instruction: 0xf8f6f739 │ │ │ │ + @ instruction: 0xf876f739 │ │ │ │ ldmdahi r3!, {r1, r3, r5, r6, r7, r9, ip, sp, pc} │ │ │ │ eorscs pc, r2, r8, asr r8 @ │ │ │ │ movweq lr, #10787 @ 0x2a23 │ │ │ │ movwmi r4, #12304 @ 0x3010 │ │ │ │ strcc r8, [r1], #-51 @ 0xffffffcd │ │ │ │ - streq pc, [pc, #965] @ 0xff58d │ │ │ │ + streq pc, [pc, #965] @ 0xff68d │ │ │ │ stccs 6, cr3, [r8], {2} │ │ │ │ @ instruction: 0x4658d1d7 │ │ │ │ @ instruction: 0xf900f7ec │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r7, sl, lsl #2 │ │ │ │ @@ -244643,39 +244709,39 @@ │ │ │ │ stc2l 1, cr15, [sl], #744 @ 0x2e8 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ strmi fp, [r1], r7, lsl #1 │ │ │ │ - blmi 0xbd0c80 │ │ │ │ + blmi 0xbd0d80 │ │ │ │ strbpl pc, [r0], -r9, lsl #10 @ │ │ │ │ ldmdavs fp, {r0, r1, r2, r3, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ ldrmi r0, [r3], r0, lsl #6 │ │ │ │ - stmiami r8, {r0, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + ldmpl r8, {r0, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldmdaeq r5!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf84cf7ec │ │ │ │ strmi r3, [r5], -r8, lsr #12 │ │ │ │ stmib sp, {sl, sp}^ │ │ │ │ stmib sp, {sl, lr}^ │ │ │ │ @ instruction: 0xf8ad4402 │ │ │ │ @ instruction: 0x072a4010 │ │ │ │ strbeq sp, [fp, r0, lsr #32]! │ │ │ │ @ instruction: 0xf509bf44 │ │ │ │ eorcc r5, r8, #64, 4 │ │ │ │ strbtmi sp, [ip], sl, lsl #8 │ │ │ │ ldmvs r3!, {r1, r4, r5, r7, fp, sp, lr}^ │ │ │ │ ldmdavs r1!, {r4, r5, fp, sp, lr}^ │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ - bhi 0xdd0c10 │ │ │ │ + bhi 0xdd0d10 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ eorne pc, r4, sl, asr r8 @ │ │ │ │ eoreq pc, r4, fp, asr r8 @ │ │ │ │ - @ instruction: 0xf8d2f739 │ │ │ │ + @ instruction: 0xf852f739 │ │ │ │ @ instruction: 0xf857b2ea │ │ │ │ @ instruction: 0xf8583024 │ │ │ │ subsmi r2, r8, r2, lsr r0 │ │ │ │ subsmi r4, r8, r0, lsl r0 │ │ │ │ eoreq pc, r4, r7, asr #16 │ │ │ │ vraddhn.i16 d19, , │ │ │ │ stccs 5, cr1, [r4], {15} │ │ │ │ @@ -244693,47 +244759,47 @@ │ │ │ │ stc2 1, cr15, [r6], {186} @ 0xba │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ strmi fp, [r3], r7, lsl #1 │ │ │ │ - blmi 0xc50d44 │ │ │ │ + blmi 0xc50e44 │ │ │ │ strbpl pc, [r0, -fp, lsl #10] @ │ │ │ │ ldmdavs fp, {r1, r2, r3, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ ldrmi r0, [r2], r0, lsl #6 │ │ │ │ - stmiami r8, {r0, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + ldmpl r8, {r0, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldmdaeq r5!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xffe8f7eb │ │ │ │ @ instruction: 0x4605373a │ │ │ │ stmib sp, {sl, sp}^ │ │ │ │ stmib sp, {sl, lr}^ │ │ │ │ @ instruction: 0xf8ad4402 │ │ │ │ @ instruction: 0x07aa4010 │ │ │ │ strbeq sp, [fp, r3, lsr #32]! │ │ │ │ @ instruction: 0xf50bbf44 │ │ │ │ eorscc r5, sl, #64, 4 │ │ │ │ strbtmi sp, [ip], sl, lsl #8 │ │ │ │ ldmvs fp!, {r1, r3, r4, r5, r7, fp, sp, lr}^ │ │ │ │ ldmdavs r9!, {r3, r4, r5, fp, sp, lr}^ │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ - bhi 0xfd0cd8 │ │ │ │ + bhi 0xfd0dd8 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ andsne pc, r4, r9, lsr r8 @ │ │ │ │ andseq pc, r4, sl, lsr r8 @ │ │ │ │ smlabteq lr, r1, r3, pc @ │ │ │ │ andeq pc, lr, r0, asr #7 │ │ │ │ - @ instruction: 0xf81af739 │ │ │ │ + @ instruction: 0xff9af738 │ │ │ │ ldmdahi r3!, {r1, r3, r5, r6, r7, r9, ip, sp, pc} │ │ │ │ eorscs pc, r2, r8, asr r8 @ │ │ │ │ movweq lr, #10787 @ 0x2a23 │ │ │ │ movwmi r4, #12304 @ 0x3010 │ │ │ │ strcc r8, [r1], #-51 @ 0xffffffcd │ │ │ │ - streq pc, [pc, #965] @ 0xff725 │ │ │ │ + streq pc, [pc, #965] @ 0xff825 │ │ │ │ stccs 6, cr3, [r8], {2} │ │ │ │ @ instruction: 0x4658d1d3 │ │ │ │ @ instruction: 0xf834f7ec │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r7, sl, lsl #2 │ │ │ │ @@ -244745,41 +244811,41 @@ │ │ │ │ ldc2 1, cr15, [lr], {186} @ 0xba │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ strmi fp, [r1], r7, lsl #1 │ │ │ │ - blmi 0xc50e18 │ │ │ │ + blmi 0xc50f18 │ │ │ │ strbpl pc, [r0], -r9, lsl #10 @ │ │ │ │ ldmdavs fp, {r0, r1, r2, r3, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ ldrmi r0, [r3], r0, lsl #6 │ │ │ │ - stmiami r8, {r0, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + ldmpl r8, {r0, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldmdaeq r5!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xff80f7eb │ │ │ │ strmi r3, [r5], -r8, lsr #12 │ │ │ │ stmib sp, {sl, sp}^ │ │ │ │ stmib sp, {sl, lr}^ │ │ │ │ @ instruction: 0xf8ad4402 │ │ │ │ @ instruction: 0x072a4010 │ │ │ │ strbeq sp, [fp, r4, lsr #32]! │ │ │ │ @ instruction: 0xf509bf44 │ │ │ │ eorcc r5, r8, #64, 4 │ │ │ │ strbtmi sp, [ip], sl, lsl #8 │ │ │ │ ldmvs r3!, {r1, r4, r5, r7, fp, sp, lr}^ │ │ │ │ ldmdavs r1!, {r4, r5, fp, sp, lr}^ │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ - bhi 0xdd0da8 │ │ │ │ + bhi 0xdd0ea8 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ eorne pc, r4, sl, asr r8 @ │ │ │ │ eoreq pc, r4, fp, asr r8 @ │ │ │ │ tstpmi r0, r1, lsr #32 @ p-variant is OBSOLETE │ │ │ │ andmi pc, r0, r0, lsr #32 │ │ │ │ - @ instruction: 0xfff2f738 │ │ │ │ + @ instruction: 0xff72f738 │ │ │ │ @ instruction: 0xf857b2ea │ │ │ │ @ instruction: 0xf8583024 │ │ │ │ subsmi r2, r8, r2, lsr r0 │ │ │ │ subsmi r4, r8, r0, lsl r0 │ │ │ │ eoreq pc, r4, r7, asr #16 │ │ │ │ vraddhn.i16 d19, , │ │ │ │ stccs 5, cr1, [r4], {15} │ │ │ │ @@ -244790,100 +244856,100 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r7, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - blx 0xfeebbb4e │ │ │ │ + blx 0xfeebbc4e │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ strmi fp, [r3], r7, lsl #1 │ │ │ │ - blmi 0xc50ee4 │ │ │ │ + blmi 0xc50fe4 │ │ │ │ strbpl pc, [r0, -fp, lsl #10] @ │ │ │ │ ldmdavs fp, {r1, r2, r3, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ ldrmi r0, [r2], r0, lsl #6 │ │ │ │ - stmiami r8, {r0, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + ldmpl r8, {r0, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldmdaeq r5!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xff18f7eb │ │ │ │ @ instruction: 0x4605373a │ │ │ │ stmib sp, {sl, sp}^ │ │ │ │ stmib sp, {sl, lr}^ │ │ │ │ @ instruction: 0xf8ad4402 │ │ │ │ @ instruction: 0x07aa4010 │ │ │ │ strbeq sp, [fp, r3, lsr #32]! │ │ │ │ @ instruction: 0xf50bbf44 │ │ │ │ eorscc r5, sl, #64, 4 │ │ │ │ strbtmi sp, [ip], sl, lsl #8 │ │ │ │ ldmvs fp!, {r1, r3, r4, r5, r7, fp, sp, lr}^ │ │ │ │ ldmdavs r9!, {r3, r4, r5, fp, sp, lr}^ │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ - bhi 0xfd0e78 │ │ │ │ + bhi 0xfd0f78 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ andsne pc, r4, r9, lsr r8 @ │ │ │ │ andseq pc, r4, sl, lsr r8 @ │ │ │ │ smlabteq lr, r1, r3, pc @ │ │ │ │ andeq pc, lr, r0, asr #7 │ │ │ │ - @ instruction: 0xff5af738 │ │ │ │ + mrc2 7, 6, pc, cr10, cr8, {1} │ │ │ │ ldmdahi r3!, {r1, r3, r5, r6, r7, r9, ip, sp, pc} │ │ │ │ eorscs pc, r2, r8, asr r8 @ │ │ │ │ movweq lr, #10787 @ 0x2a23 │ │ │ │ movwmi r4, #12304 @ 0x3010 │ │ │ │ strcc r8, [r1], #-51 @ 0xffffffcd │ │ │ │ - streq pc, [pc, #965] @ 0xff8c5 │ │ │ │ + streq pc, [pc, #965] @ 0xff9c5 │ │ │ │ stccs 6, cr3, [r8], {2} │ │ │ │ @ instruction: 0x4658d1d3 │ │ │ │ @ instruction: 0xff64f7eb │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r7, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - blx 0x14bbc1e │ │ │ │ + blx 0x14bbd1e │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ strmi fp, [r1], r7, lsl #1 │ │ │ │ - blmi 0xc50fb8 │ │ │ │ + blmi 0xc510b8 │ │ │ │ strbpl pc, [r0], -r9, lsl #10 @ │ │ │ │ ldmdavs fp, {r0, r1, r2, r3, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ ldrmi r0, [r3], r0, lsl #6 │ │ │ │ - stmiami r8, {r0, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + ldmpl r8, {r0, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldmdaeq r5!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ cdp2 7, 11, cr15, cr0, cr11, {7} │ │ │ │ strmi r3, [r5], -r8, lsr #12 │ │ │ │ stmib sp, {sl, sp}^ │ │ │ │ stmib sp, {sl, lr}^ │ │ │ │ @ instruction: 0xf8ad4402 │ │ │ │ @ instruction: 0x072a4010 │ │ │ │ strbeq sp, [fp, r4, lsr #32]! │ │ │ │ @ instruction: 0xf509bf44 │ │ │ │ eorcc r5, r8, #64, 4 │ │ │ │ strbtmi sp, [ip], sl, lsl #8 │ │ │ │ ldmvs r3!, {r1, r4, r5, r7, fp, sp, lr}^ │ │ │ │ ldmdavs r1!, {r4, r5, fp, sp, lr}^ │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ - bhi 0xdd0f48 │ │ │ │ + bhi 0xdd1048 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ eorne pc, r4, sl, asr r8 @ │ │ │ │ eoreq pc, r4, fp, asr r8 @ │ │ │ │ tstpmi r0, r1, lsr #32 @ p-variant is OBSOLETE │ │ │ │ andmi pc, r0, r0, lsr #32 │ │ │ │ - @ instruction: 0xff32f738 │ │ │ │ + mrc2 7, 5, pc, cr2, cr8, {1} │ │ │ │ @ instruction: 0xf857b2ea │ │ │ │ @ instruction: 0xf8583024 │ │ │ │ subsmi r2, r8, r2, lsr r0 │ │ │ │ subsmi r4, r8, r0, lsl r0 │ │ │ │ eoreq pc, r4, r7, asr #16 │ │ │ │ vraddhn.i16 d19, , │ │ │ │ stccs 5, cr1, [r4], {15} │ │ │ │ @@ -244894,15 +244960,15 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r7, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - blx 0xffabbcec │ │ │ │ + blx 0xffabbdec │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0098f8cc │ │ │ │ @ instruction: 0x461fb091 │ │ │ │ strmi r4, [r3], r5, asr #22 │ │ │ │ @@ -244912,64 +244978,64 @@ │ │ │ │ ldmdbeq sl!, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ movwls r6, #63515 @ 0xf81b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ strpl lr, [sl, #-2509] @ 0xfffff633 │ │ │ │ strpl lr, [ip, #-2509] @ 0xfffff633 │ │ │ │ cdp2 7, 4, cr15, cr4, cr11, {7} │ │ │ │ stceq 1, cr15, [r6], #-52 @ 0xffffffcc │ │ │ │ - beq 0xebba80 │ │ │ │ + beq 0xebbb80 │ │ │ │ strmi r4, [r4], -r6, ror #12 │ │ │ │ strpl lr, [r5, #-2509] @ 0xfffff633 │ │ │ │ strpl lr, [r7, #-2509] @ 0xfffff633 │ │ │ │ eorpl pc, r4, sp, lsr #17 │ │ │ │ @ instruction: 0x0c02e9cd │ │ │ │ ldmdahi r9!, {r0, r2, r3, sp, lr, pc} │ │ │ │ @ instruction: 0x0000f8b8 │ │ │ │ - blx 0xff9bd2fc │ │ │ │ + blx 0x19bd3fc │ │ │ │ svceq 0x0002f826 │ │ │ │ - streq pc, [pc], #964 @ 0xff674 │ │ │ │ + streq pc, [pc], #964 @ 0xff774 │ │ │ │ stmdaeq r2, {r3, r8, ip, sp, lr, pc} │ │ │ │ ldrmi r3, [r2, #1794]! @ 0x702 │ │ │ │ strtmi sp, [ip], r6, lsr #32 │ │ │ │ andeq pc, r3, r4, lsl r0 @ │ │ │ │ streq pc, [r1, #-261] @ 0xfffffefb │ │ │ │ @ instruction: 0x07e3d0f0 │ │ │ │ @ instruction: 0xf50bbf44 │ │ │ │ eorscc r5, sl, #64, 4 │ │ │ │ @ instruction: 0xf10dd410 │ │ │ │ @ instruction: 0xf8d90e14 │ │ │ │ @ instruction: 0xf8d92008 │ │ │ │ @ instruction: 0xf8d9300c │ │ │ │ @ instruction: 0xf8d90000 │ │ │ │ stmia lr!, {r2, ip} │ │ │ │ - bge 0x23f6ec │ │ │ │ + bge 0x23f7ec │ │ │ │ @ instruction: 0x3010f8b9 │ │ │ │ andcc pc, r0, lr, lsr #17 │ │ │ │ svceq 0x0001f01c │ │ │ │ @ instruction: 0xf837d0d1 │ │ │ │ @ instruction: 0xf8b81c04 │ │ │ │ @ instruction: 0xf7240000 │ │ │ │ - strb pc, [pc, pc, lsr #21] @ │ │ │ │ + strb pc, [pc, pc, lsr #20] @ │ │ │ │ @ instruction: 0xf6419b01 │ │ │ │ - vmlsl.s q10, d16, d0[2] │ │ │ │ + @ instruction: 0xf2c056d8 │ │ │ │ ldmib sp, {r0, r2, r4, r5, r9, sl}^ │ │ │ │ cdpne 12, 9, cr1, cr8, cr2, {0} │ │ │ │ streq pc, [lr, #-259] @ 0xfffffefd │ │ │ │ @ instruction: 0xf830b2ca │ │ │ │ @ instruction: 0xf83c3f02 │ │ │ │ @ instruction: 0xf3c14f02 │ │ │ │ addmi r0, r5, #-1073741789 @ 0xc0000023 │ │ │ │ eorscs pc, r2, r6, asr r8 @ │ │ │ │ movweq lr, #10787 @ 0x2a23 │ │ │ │ andeq lr, r4, #8192 @ 0x2000 │ │ │ │ movweq lr, #10819 @ 0x2a43 │ │ │ │ mvnle r8, r3 │ │ │ │ @ instruction: 0xf7eb4658 │ │ │ │ - blmi 0x3bf0a0 │ │ │ │ - blls 0x4d9778 │ │ │ │ + blmi 0x3bf1a0 │ │ │ │ + blls 0x4d9878 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r1, lsl r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -245002,50 +245068,50 @@ │ │ │ │ svclt 0x004407e3 │ │ │ │ subpl pc, r0, #37748736 @ 0x2400000 │ │ │ │ strle r3, [fp], #-552 @ 0xfffffdd8 │ │ │ │ cdpeq 1, 0, cr15, cr8, cr13, {0} │ │ │ │ ldmvs fp!, {r1, r3, r4, r5, r7, fp, sp, lr}^ │ │ │ │ ldmdavs r9!, {r3, r4, r5, fp, sp, lr}^ │ │ │ │ andeq lr, pc, lr, lsr #17 │ │ │ │ - bhi 0xfe9fbc │ │ │ │ + bhi 0xfea0bc │ │ │ │ andcc pc, r0, lr, lsr #17 │ │ │ │ svceq 0x0001f01c │ │ │ │ @ instruction: 0xf855d11c │ │ │ │ @ instruction: 0xf3c41b04 │ │ │ │ @ instruction: 0xf856140f │ │ │ │ @ instruction: 0xf7240b04 │ │ │ │ - @ instruction: 0x46d4fab5 │ │ │ │ - bleq 0x23d8f4 │ │ │ │ - beq 0x17bc08 │ │ │ │ + @ instruction: 0x46d4fa35 │ │ │ │ + bleq 0x23d9f4 │ │ │ │ + beq 0x17bd08 │ │ │ │ andeq pc, pc, r4, lsl r0 @ │ │ │ │ @ instruction: 0xf1bad1da │ │ │ │ @ instruction: 0xf8c80f04 │ │ │ │ andsle r0, r1, r0 │ │ │ │ stmdaeq r4, {r3, r8, ip, sp, lr, pc} │ │ │ │ - strne pc, [pc], #-964 @ 0xff7f0 │ │ │ │ + strne pc, [pc], #-964 @ 0xff8f0 │ │ │ │ strcc r3, [r4, #-1540] @ 0xfffff9fc │ │ │ │ ubfx r4, r4, #13, #14 │ │ │ │ stcne 8, cr15, [r8], {85} @ 0x55 │ │ │ │ @ instruction: 0xf7246830 │ │ │ │ - @ instruction: 0xf1bafa1b │ │ │ │ + @ instruction: 0xf1baf99b │ │ │ │ @ instruction: 0xf8c80f04 │ │ │ │ mvnle r0, r0 │ │ │ │ @ instruction: 0xae00e9dd │ │ │ │ andeq pc, r4, #-1073741782 @ 0xc000002a │ │ │ │ - strbmi pc, [r8, #1601] @ 0x641 @ │ │ │ │ + ldrbpl pc, [r8, #1601] @ 0x641 @ │ │ │ │ ldreq pc, [r5, #-704]! @ 0xfffffd40 │ │ │ │ - bleq 0x43bc4c │ │ │ │ + bleq 0x43bd4c │ │ │ │ @ instruction: 0xf18afa5f │ │ │ │ svceq 0x0004f852 │ │ │ │ - blcc 0x23d9a4 │ │ │ │ - bne 0x4fc758 │ │ │ │ + blcc 0x23daa4 │ │ │ │ + bne 0x4fc858 │ │ │ │ @ instruction: 0xf8554593 │ │ │ │ - b 0xfe1c38fc │ │ │ │ - b 0x1c043c │ │ │ │ - b 0xfe1c0444 │ │ │ │ + b 0xfe1c39fc │ │ │ │ + b 0x1c053c │ │ │ │ + b 0xfe1c0544 │ │ │ │ andsvs r0, r3, r0, lsl #6 │ │ │ │ strbmi sp, [r8], -ip, ror #3 │ │ │ │ stc2l 7, cr15, [r4, #940] @ 0x3ac │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, fp, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, sp, sl, lsl #2 │ │ │ │ @@ -245068,64 +245134,64 @@ │ │ │ │ ldmdbeq sl!, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ movwls r6, #63515 @ 0xf81b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ strpl lr, [sl, #-2509] @ 0xfffff633 │ │ │ │ strpl lr, [ip, #-2509] @ 0xfffff633 │ │ │ │ stc2 7, cr15, [ip, #-940] @ 0xfffffc54 │ │ │ │ stceq 1, cr15, [r6], #-52 @ 0xffffffcc │ │ │ │ - beq 0xebbcf0 │ │ │ │ + beq 0xebbdf0 │ │ │ │ strmi r4, [r4], -r6, ror #12 │ │ │ │ strpl lr, [r5, #-2509] @ 0xfffff633 │ │ │ │ strpl lr, [r7, #-2509] @ 0xfffff633 │ │ │ │ eorpl pc, r4, sp, lsr #17 │ │ │ │ @ instruction: 0x0c02e9cd │ │ │ │ ldmdahi r9!, {r0, r2, r3, sp, lr, pc} │ │ │ │ @ instruction: 0x0000f8b8 │ │ │ │ - @ instruction: 0xf9a6f724 │ │ │ │ + @ instruction: 0xf926f724 │ │ │ │ svceq 0x0002f826 │ │ │ │ - streq pc, [pc], #964 @ 0xff8e4 │ │ │ │ + streq pc, [pc], #964 @ 0xff9e4 │ │ │ │ stmdaeq r2, {r3, r8, ip, sp, lr, pc} │ │ │ │ ldrmi r3, [r2, #1794]! @ 0x702 │ │ │ │ strtmi sp, [ip], r6, lsr #32 │ │ │ │ andeq pc, r3, r4, lsl r0 @ │ │ │ │ streq pc, [r1, #-261] @ 0xfffffefb │ │ │ │ @ instruction: 0x07e3d0f0 │ │ │ │ @ instruction: 0xf50bbf44 │ │ │ │ eorscc r5, sl, #64, 4 │ │ │ │ @ instruction: 0xf10dd410 │ │ │ │ @ instruction: 0xf8d90e14 │ │ │ │ @ instruction: 0xf8d92008 │ │ │ │ @ instruction: 0xf8d9300c │ │ │ │ @ instruction: 0xf8d90000 │ │ │ │ stmia lr!, {r2, ip} │ │ │ │ - bge 0x23f95c │ │ │ │ + bge 0x23fa5c │ │ │ │ @ instruction: 0x3010f8b9 │ │ │ │ andcc pc, r0, lr, lsr #17 │ │ │ │ svceq 0x0001f01c │ │ │ │ @ instruction: 0xf837d0d1 │ │ │ │ @ instruction: 0xf8b81c04 │ │ │ │ @ instruction: 0xf7240000 │ │ │ │ - @ instruction: 0xe7cff97b │ │ │ │ + @ instruction: 0xe7cff8fb │ │ │ │ @ instruction: 0xf6419b01 │ │ │ │ - vmlsl.s q10, d16, d0[2] │ │ │ │ + @ instruction: 0xf2c056d8 │ │ │ │ ldmib sp, {r0, r2, r4, r5, r9, sl}^ │ │ │ │ cdpne 12, 9, cr1, cr8, cr2, {0} │ │ │ │ streq pc, [lr, #-259] @ 0xfffffefd │ │ │ │ @ instruction: 0xf830b2ca │ │ │ │ @ instruction: 0xf83c3f02 │ │ │ │ @ instruction: 0xf3c14f02 │ │ │ │ addmi r0, r5, #-1073741789 @ 0xc0000023 │ │ │ │ eorscs pc, r2, r6, asr r8 @ │ │ │ │ movweq lr, #10787 @ 0x2a23 │ │ │ │ andeq lr, r4, #8192 @ 0x2000 │ │ │ │ movweq lr, #10819 @ 0x2a43 │ │ │ │ mvnle r8, r3 │ │ │ │ @ instruction: 0xf7eb4658 │ │ │ │ - blmi 0x3bee30 │ │ │ │ - blls 0x4d99e8 │ │ │ │ + blmi 0x3bef30 │ │ │ │ + blls 0x4d9ae8 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r1, lsl r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -245158,50 +245224,50 @@ │ │ │ │ svclt 0x004407e3 │ │ │ │ subpl pc, r0, #37748736 @ 0x2400000 │ │ │ │ strle r3, [fp], #-552 @ 0xfffffdd8 │ │ │ │ cdpeq 1, 0, cr15, cr8, cr13, {0} │ │ │ │ ldmvs fp!, {r1, r3, r4, r5, r7, fp, sp, lr}^ │ │ │ │ ldmdavs r9!, {r3, r4, r5, fp, sp, lr}^ │ │ │ │ andeq lr, pc, lr, lsr #17 │ │ │ │ - bhi 0xfea22c │ │ │ │ + bhi 0xfea32c │ │ │ │ andcc pc, r0, lr, lsr #17 │ │ │ │ svceq 0x0001f01c │ │ │ │ @ instruction: 0xf855d11c │ │ │ │ @ instruction: 0xf3c41b04 │ │ │ │ @ instruction: 0xf856140f │ │ │ │ @ instruction: 0xf7240b04 │ │ │ │ - @ instruction: 0x46d4f8fd │ │ │ │ - bleq 0x23db64 │ │ │ │ - beq 0x17be78 │ │ │ │ + @ instruction: 0x46d4f87d │ │ │ │ + bleq 0x23dc64 │ │ │ │ + beq 0x17bf78 │ │ │ │ andeq pc, pc, r4, lsl r0 @ │ │ │ │ @ instruction: 0xf1bad1da │ │ │ │ @ instruction: 0xf8c80f04 │ │ │ │ andsle r0, r1, r0 │ │ │ │ stmdaeq r4, {r3, r8, ip, sp, lr, pc} │ │ │ │ - strne pc, [pc], #-964 @ 0xffa60 │ │ │ │ + strne pc, [pc], #-964 @ 0xffb60 │ │ │ │ strcc r3, [r4, #-1540] @ 0xfffff9fc │ │ │ │ ubfx r4, r4, #13, #14 │ │ │ │ stcne 8, cr15, [r8], {85} @ 0x55 │ │ │ │ @ instruction: 0xf7246830 │ │ │ │ - @ instruction: 0xf1baf963 │ │ │ │ + @ instruction: 0xf1baf8e3 │ │ │ │ @ instruction: 0xf8c80f04 │ │ │ │ mvnle r0, r0 │ │ │ │ @ instruction: 0xae00e9dd │ │ │ │ andeq pc, r4, #-1073741782 @ 0xc000002a │ │ │ │ - strbmi pc, [r8, #1601] @ 0x641 @ │ │ │ │ + ldrbpl pc, [r8, #1601] @ 0x641 @ │ │ │ │ ldreq pc, [r5, #-704]! @ 0xfffffd40 │ │ │ │ - bleq 0x43bebc │ │ │ │ + bleq 0x43bfbc │ │ │ │ @ instruction: 0xf18afa5f │ │ │ │ svceq 0x0004f852 │ │ │ │ - blcc 0x23dc14 │ │ │ │ - bne 0x4fc9c8 │ │ │ │ + blcc 0x23dd14 │ │ │ │ + bne 0x4fcac8 │ │ │ │ @ instruction: 0xf8554593 │ │ │ │ - b 0xfe1c3b6c │ │ │ │ - b 0x1c06ac │ │ │ │ - b 0xfe1c06b4 │ │ │ │ + b 0xfe1c3c6c │ │ │ │ + b 0x1c07ac │ │ │ │ + b 0xfe1c07b4 │ │ │ │ andsvs r0, r3, r0, lsl #6 │ │ │ │ strbmi sp, [r8], -ip, ror #3 │ │ │ │ stc2 7, cr15, [ip], {235} @ 0xeb │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, fp, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, sp, sl, lsl #2 │ │ │ │ @@ -245213,47 +245279,47 @@ │ │ │ │ @ instruction: 0xf876f1ba │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ strmi fp, [r3], r9, lsl #1 │ │ │ │ - blmi 0xc51564 │ │ │ │ + blmi 0xc51664 │ │ │ │ strbpl pc, [r0, -fp, lsl #10] @ │ │ │ │ ldmdavs fp, {r1, r2, r3, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9307 │ │ │ │ ldrmi r0, [r2], r0, lsl #6 │ │ │ │ - stmiami r8, {r0, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + ldmpl r8, {r0, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldmdaeq r5!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ - blx 0xff73daca │ │ │ │ + blx 0xff73dbca │ │ │ │ @ instruction: 0x4605373a │ │ │ │ stmib sp, {sl, sp}^ │ │ │ │ stmib sp, {r1, sl, lr}^ │ │ │ │ @ instruction: 0xf8ad4404 │ │ │ │ @ instruction: 0x07aa4018 │ │ │ │ strbeq sp, [fp, r3, lsr #32]! │ │ │ │ @ instruction: 0xf50bbf44 │ │ │ │ teqcc sl, #64, 6 │ │ │ │ @ instruction: 0xf10dd40b │ │ │ │ ldmvs fp!, {r3, sl, fp}^ │ │ │ │ ldmdavs r9!, {r3, r4, r5, fp, sp, lr}^ │ │ │ │ stmia ip!, {r1, r3, r4, r5, r7, fp, sp, lr} │ │ │ │ - bhi 0xfbfb8c │ │ │ │ + bhi 0xfbfc8c │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ @ instruction: 0xf83aab02 │ │ │ │ @ instruction: 0xf8390014 │ │ │ │ movwls r1, #20 │ │ │ │ ldmdahi r2!, {r8, r9, sp} │ │ │ │ - cdp2 7, 7, cr15, cr2, cr8, {1} │ │ │ │ + ldc2l 7, cr15, [r2, #160]! @ 0xa0 │ │ │ │ ldmdahi r3!, {r1, r3, r5, r6, r7, r9, ip, sp, pc} │ │ │ │ eorscs pc, r2, r8, asr r8 @ │ │ │ │ movweq lr, #10787 @ 0x2a23 │ │ │ │ movwmi r4, #12304 @ 0x3010 │ │ │ │ strcc r8, [r1], #-51 @ 0xffffffcd │ │ │ │ - streq pc, [pc, #965] @ 0xfff45 │ │ │ │ + streq pc, [pc, #965] @ 0x100045 │ │ │ │ stccs 6, cr3, [r8], {2} │ │ │ │ @ instruction: 0x4658d1d3 │ │ │ │ stc2 7, cr15, [r4], #-940 @ 0xfffffc54 │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r7, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r9, sl, lsl #2 │ │ │ │ @@ -245265,51 +245331,51 @@ │ │ │ │ @ instruction: 0xf80ef1ba │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ strmi fp, [r1], r9, lsl #1 │ │ │ │ - blmi 0xc51638 │ │ │ │ + blmi 0xc51738 │ │ │ │ strbpl pc, [r0, -r9, lsl #10] @ │ │ │ │ ldmdavs fp, {r1, r2, r3, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9307 │ │ │ │ ldrmi r0, [r3], r0, lsl #6 │ │ │ │ - stmiami r8, {r0, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + ldmpl r8, {r0, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldmdaeq r5!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ - blx 0x1d3db9a │ │ │ │ + blx 0x1d3dc9a │ │ │ │ strmi r3, [r5], -r8, lsr #14 │ │ │ │ stmib sp, {sl, sp}^ │ │ │ │ stmib sp, {r1, sl, lr}^ │ │ │ │ @ instruction: 0xf8ad4404 │ │ │ │ @ instruction: 0x072a4018 │ │ │ │ strbeq sp, [fp, r2, lsr #32]! │ │ │ │ @ instruction: 0xf509bf44 │ │ │ │ @ instruction: 0x33285340 │ │ │ │ @ instruction: 0xf10dd40b │ │ │ │ ldmvs fp!, {r3, sl, fp}^ │ │ │ │ ldmdavs r9!, {r3, r4, r5, fp, sp, lr}^ │ │ │ │ stmia ip!, {r1, r3, r4, r5, r7, fp, sp, lr} │ │ │ │ - bhi 0xfbfc5c │ │ │ │ + bhi 0xfbfd5c │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ @ instruction: 0xf85bab02 │ │ │ │ @ instruction: 0xf85a0024 │ │ │ │ movwls r1, #36 @ 0x24 │ │ │ │ ldmdavs r2!, {r8, r9, sp} │ │ │ │ - @ instruction: 0xff20f72a │ │ │ │ + cdp2 7, 10, cr15, cr0, cr10, {1} │ │ │ │ ldmdavs r3!, {r1, r3, r5, r6, r7, r9, ip, sp, pc} │ │ │ │ eorscs pc, r2, r8, asr r8 @ │ │ │ │ andsmi r4, r0, r8, asr r0 │ │ │ │ eorsvs r4, r0, r8, asr r0 │ │ │ │ vraddhn.i16 d19, , │ │ │ │ strcc r1, [r4], -pc, lsl #10 │ │ │ │ bicsle r2, r4, r4, lsl #24 │ │ │ │ @ instruction: 0xf7eb4648 │ │ │ │ - blmi 0x3beb50 │ │ │ │ - blls 0x2d9cc8 │ │ │ │ + blmi 0x3bec50 │ │ │ │ + blls 0x2d9dc8 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -245317,51 +245383,51 @@ │ │ │ │ svclt 0x0000ffa7 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ strmi fp, [r3], r9, lsl #1 │ │ │ │ - blmi 0xc91704 │ │ │ │ + blmi 0xc91804 │ │ │ │ strbpl pc, [r0, -fp, lsl #10] @ │ │ │ │ ldmdavs fp, {r1, r2, r3, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9307 │ │ │ │ ldrmi r0, [r2], r0, lsl #6 │ │ │ │ - stmiami r8, {r0, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + ldmpl r8, {r0, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldmdaeq r5!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ - blx 0x33dc6a │ │ │ │ + blx 0x33dd6a │ │ │ │ @ instruction: 0x4605373a │ │ │ │ stmib sp, {sl, sp}^ │ │ │ │ stmib sp, {r1, sl, lr}^ │ │ │ │ @ instruction: 0xf8ad4404 │ │ │ │ @ instruction: 0x07aa4018 │ │ │ │ strbeq sp, [fp, r5, lsr #32]! │ │ │ │ @ instruction: 0xf50bbf44 │ │ │ │ teqcc sl, #64, 6 │ │ │ │ @ instruction: 0xf10dd40b │ │ │ │ ldmvs fp!, {r3, sl, fp}^ │ │ │ │ ldmdavs r9!, {r3, r4, r5, fp, sp, lr}^ │ │ │ │ stmia ip!, {r1, r3, r4, r5, r7, fp, sp, lr} │ │ │ │ - bhi 0xfbfd2c │ │ │ │ + bhi 0xfbfe2c │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ @ instruction: 0xf83aab02 │ │ │ │ @ instruction: 0xf8390014 │ │ │ │ movwls r1, #20 │ │ │ │ andmi pc, r0, r0, lsl #9 │ │ │ │ ldmdahi r2!, {r8, r9, sp} │ │ │ │ - stc2 7, cr15, [r0, #160]! @ 0xa0 │ │ │ │ + stc2 7, cr15, [r0, #-160]! @ 0xffffff60 │ │ │ │ ldmdahi r3!, {r1, r3, r5, r6, r7, r9, ip, sp, pc} │ │ │ │ eorscs pc, r2, r8, asr r8 @ │ │ │ │ movweq lr, #10787 @ 0x2a23 │ │ │ │ movwmi r4, #12304 @ 0x3010 │ │ │ │ strcc r8, [r1], #-51 @ 0xffffffcd │ │ │ │ - streq pc, [pc, #965] @ 0x1000e9 │ │ │ │ + streq pc, [pc, #965] @ 0x1001e9 │ │ │ │ stccs 6, cr3, [r8], {2} │ │ │ │ @ instruction: 0x4658d1d1 │ │ │ │ - blx 0x15bdcde │ │ │ │ + blx 0x15bddde │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r7, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r9, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -245370,52 +245436,52 @@ │ │ │ │ @ instruction: 0xff3cf1b9 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ strmi fp, [r1], r9, lsl #1 │ │ │ │ - blmi 0xc917dc │ │ │ │ + blmi 0xc918dc │ │ │ │ strbpl pc, [r0, -r9, lsl #10] @ │ │ │ │ ldmdavs fp, {r1, r2, r3, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9307 │ │ │ │ ldrmi r0, [r3], r0, lsl #6 │ │ │ │ - stmiami r8, {r0, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + ldmpl r8, {r0, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldmdaeq r5!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ - blx 0xfe8bdd3c │ │ │ │ + blx 0xfe8bde3c │ │ │ │ strmi r3, [r5], -r8, lsr #14 │ │ │ │ stmib sp, {sl, sp}^ │ │ │ │ stmib sp, {r1, sl, lr}^ │ │ │ │ @ instruction: 0xf8ad4404 │ │ │ │ @ instruction: 0x072a4018 │ │ │ │ strbeq sp, [fp, r4, lsr #32]! │ │ │ │ @ instruction: 0xf509bf44 │ │ │ │ @ instruction: 0x33285340 │ │ │ │ @ instruction: 0xf10dd40b │ │ │ │ ldmvs fp!, {r3, sl, fp}^ │ │ │ │ ldmdavs r9!, {r3, r4, r5, fp, sp, lr}^ │ │ │ │ stmia ip!, {r1, r3, r4, r5, r7, fp, sp, lr} │ │ │ │ - bhi 0xfbfe00 │ │ │ │ + bhi 0xfbff00 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ @ instruction: 0xf85bab02 │ │ │ │ @ instruction: 0xf85a0024 │ │ │ │ movwls r1, #36 @ 0x24 │ │ │ │ andmi pc, r0, r0, lsl #2 │ │ │ │ ldmdavs r2!, {r8, r9, sp} │ │ │ │ - cdp2 7, 4, cr15, cr12, cr10, {1} │ │ │ │ + stc2l 7, cr15, [ip, #168] @ 0xa8 │ │ │ │ ldmdavs r3!, {r1, r3, r5, r6, r7, r9, ip, sp, pc} │ │ │ │ eorscs pc, r2, r8, asr r8 @ │ │ │ │ andsmi r4, r0, r8, asr r0 │ │ │ │ eorsvs r4, r0, r8, asr r0 │ │ │ │ vraddhn.i16 d19, , │ │ │ │ strcc r1, [r4], -pc, lsl #10 │ │ │ │ bicsle r2, r2, r4, lsl #24 │ │ │ │ @ instruction: 0xf7eb4648 │ │ │ │ - blmi 0x3be9a8 │ │ │ │ - blls 0x2d9e70 │ │ │ │ + blmi 0x3beaa8 │ │ │ │ + blls 0x2d9f70 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -245423,22 +245489,22 @@ │ │ │ │ svclt 0x0000fed3 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ strmi fp, [r7], -fp, lsl #1 │ │ │ │ - blmi 0x14118a8 │ │ │ │ - blpl 0x113d268 │ │ │ │ + blmi 0x14119a8 │ │ │ │ + blpl 0x113d368 │ │ │ │ andls r4, r2, lr, lsl #12 │ │ │ │ - bleq 0xfbc280 │ │ │ │ + bleq 0xfbc380 │ │ │ │ strcs r9, [r0], #-515 @ 0xfffffdfd │ │ │ │ movwls r6, #38939 @ 0x981b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - blx 0xe3de10 │ │ │ │ + blx 0xe3df10 │ │ │ │ stmib sp, {r0, r2, r9, sl, lr}^ │ │ │ │ stmib sp, {r2, sl, lr}^ │ │ │ │ @ instruction: 0xf8ad4406 │ │ │ │ streq r4, [r9, -r0, lsr #32]! │ │ │ │ strbeq sp, [sl, r2, rrx]! │ │ │ │ svclt 0x0048465f │ │ │ │ ldrle r4, [r3], #-1753 @ 0xfffff927 │ │ │ │ @@ -245465,20 +245531,20 @@ │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ @ instruction: 0xf1089b03 │ │ │ │ strbmi r0, [sl], -r2, lsl #2 │ │ │ │ andsge pc, r4, r3, lsr r8 @ │ │ │ │ andscc pc, r4, r1, lsr r8 @ │ │ │ │ @ instruction: 0xf8384650 │ │ │ │ movwls r1, #4116 @ 0x1014 │ │ │ │ - blx 0xff63db80 │ │ │ │ + blx 0x163dc80 │ │ │ │ stmdbls r1, {r1, r3, r4, r5, r9, sl, lr} │ │ │ │ ldrbmi r4, [r0], -r1, lsl #13 │ │ │ │ - blx 0xff4bdb8c │ │ │ │ + blx 0x14bdc8c │ │ │ │ @ instruction: 0xf641b2ea │ │ │ │ - vqdmlal.s q10, d16, d0[2] │ │ │ │ + vrsra.s64 , q4, #64 │ │ │ │ tstcs r0, r5, lsr r3 │ │ │ │ eorsvc pc, r2, r3, asr r8 @ │ │ │ │ addeq pc, r7, #335544323 @ 0x14000003 │ │ │ │ eorscs pc, r2, r3, asr r8 @ │ │ │ │ vcgt.u32 d18, d7, d0 │ │ │ │ vrhadd.u32 d16, d7, d15 │ │ │ │ vcgt.u32 d16, d2, d15 │ │ │ │ @@ -245489,16 +245555,16 @@ │ │ │ │ ldmdavs r3!, {r1, r3, r4, lr} │ │ │ │ movweq lr, #6691 @ 0x1a23 │ │ │ │ eorsvs r4, r3, r3, lsl r3 │ │ │ │ vraddhn.i16 d19, , q1 │ │ │ │ strcc r1, [r4], -pc, lsl #10 │ │ │ │ orrsle r2, r4, r8, lsl #24 │ │ │ │ @ instruction: 0xf7eb9802 │ │ │ │ - blmi 0x3be85c │ │ │ │ - blls 0x359fbc │ │ │ │ + blmi 0x3be95c │ │ │ │ + blls 0x35a0bc │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, fp │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -245526,38 +245592,38 @@ │ │ │ │ strbmi fp, [r6], r8, asr #30 │ │ │ │ @ instruction: 0xf50ad40f │ │ │ │ stcge 12, cr5, [r4, #-256] @ 0xffffff00 │ │ │ │ @ instruction: 0xf8dc46ae │ │ │ │ @ instruction: 0xf8dc3034 │ │ │ │ @ instruction: 0xf8dc0028 │ │ │ │ @ instruction: 0xf8dc102c │ │ │ │ - strgt r2, [pc, #-48] @ 0xfffb4 │ │ │ │ + strgt r2, [pc, #-48] @ 0x1000b4 │ │ │ │ ldrhtcc pc, [r8], -ip @ │ │ │ │ ldrbteq r8, [r3], fp, lsr #32 │ │ │ │ @ instruction: 0xf50ad40f │ │ │ │ stcge 12, cr5, [r4, #-256] @ 0xffffff00 │ │ │ │ @ instruction: 0xf8dc46a8 │ │ │ │ @ instruction: 0xf8dc3034 │ │ │ │ @ instruction: 0xf8dc0028 │ │ │ │ @ instruction: 0xf8dc102c │ │ │ │ - strgt r2, [pc, #-48] @ 0xfffd8 │ │ │ │ + strgt r2, [pc, #-48] @ 0x1000d8 │ │ │ │ ldrhtcc pc, [r8], -ip @ │ │ │ │ - blls 0x1e00bc │ │ │ │ + blls 0x1e01bc │ │ │ │ tstpeq r4, fp, lsl #2 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf8534672 │ │ │ │ @ instruction: 0xf8515024 │ │ │ │ strtmi r3, [r8], -r4, lsr #32 │ │ │ │ eorne pc, r4, fp, asr r8 @ │ │ │ │ @ instruction: 0xf7249301 │ │ │ │ - stmdbls r1, {r0, r2, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbls r1, {r0, r2, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ andls r4, r2, r2, asr #12 │ │ │ │ @ instruction: 0xf7244628 │ │ │ │ - @ instruction: 0xf3c6fdff │ │ │ │ + vmvn.i32 , #15728639 @ 0x00efffff │ │ │ │ @ instruction: 0xf6411107 │ │ │ │ - vqdmlal.s q10, d16, d0[2] │ │ │ │ + vrsra.s64 , q4, #64 │ │ │ │ stcls 3, cr0, [r2, #-212] @ 0xffffff2c │ │ │ │ eorscs pc, r9, r3, asr r8 @ │ │ │ │ eorsne pc, r1, r3, asr r8 @ │ │ │ │ subsmi r6, r8, fp, ror r8 │ │ │ │ subsmi r4, r8, r8 │ │ │ │ rsbsvs r6, r8, fp, lsr r8 │ │ │ │ andsmi r4, r5, sp, asr r0 │ │ │ │ @@ -245595,48 +245661,48 @@ │ │ │ │ ldmdbeq sl!, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ strmi lr, [r4], #-2509 @ 0xfffff633 │ │ │ │ strmi lr, [r6], #-2509 @ 0xfffff633 │ │ │ │ eormi pc, r0, sp, lsr #17 │ │ │ │ rsble r0, r5, r9, lsr #14 │ │ │ │ strbmi r0, [pc], -sl, ror #15 │ │ │ │ strbmi fp, [sl], r8, asr #30 │ │ │ │ - blls 0x1b5144 │ │ │ │ + blls 0x1b5244 │ │ │ │ ldceq 1, cr15, [r0], {13} │ │ │ │ @ instruction: 0xf50346e2 │ │ │ │ @ instruction: 0xf8de5e40 │ │ │ │ @ instruction: 0xf8de3046 │ │ │ │ @ instruction: 0xf8de003a │ │ │ │ @ instruction: 0xf8de103e │ │ │ │ stmia ip!, {r1, r6, sp} │ │ │ │ @ instruction: 0xf8be000f │ │ │ │ @ instruction: 0xf8ac304a │ │ │ │ strbeq r3, [fp, -r0]! │ │ │ │ - blls 0x1b5170 │ │ │ │ + blls 0x1b5270 │ │ │ │ ldceq 1, cr15, [r0], {13} │ │ │ │ @ instruction: 0xf5034667 │ │ │ │ @ instruction: 0xf8de5e40 │ │ │ │ @ instruction: 0xf8de3046 │ │ │ │ @ instruction: 0xf8de003a │ │ │ │ @ instruction: 0xf8de103e │ │ │ │ stmia ip!, {r1, r6, sp} │ │ │ │ @ instruction: 0xf8be000f │ │ │ │ @ instruction: 0xf8ac304a │ │ │ │ - blls 0x1cc14c │ │ │ │ + blls 0x1cc24c │ │ │ │ tstpeq r2, r8, lsl #2 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf8384652 │ │ │ │ movwcc fp, #8212 @ 0x2014 │ │ │ │ andsne pc, r4, r1, lsr r8 @ │ │ │ │ andsge pc, r4, r3, lsr r8 @ │ │ │ │ smlabbmi r0, r1, r4, pc @ │ │ │ │ @ instruction: 0xf7244650 │ │ │ │ - @ instruction: 0x463af997 │ │ │ │ + @ instruction: 0x463af917 │ │ │ │ andls r4, r1, r9, asr r6 │ │ │ │ @ instruction: 0xf7244650 │ │ │ │ - rsclt pc, sl, #2375680 @ 0x244000 │ │ │ │ - bicmi pc, r8, #68157440 @ 0x4100000 │ │ │ │ + rsclt pc, sl, #278528 @ 0x44000 │ │ │ │ + bicspl pc, r8, #68157440 @ 0x4100000 │ │ │ │ teqpeq r5, #192, 4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf8532100 │ │ │ │ vmvn.i32 d23, #210 @ 0x000000d2 │ │ │ │ @ instruction: 0xf8530287 │ │ │ │ movwcs r2, #50 @ 0x32 │ │ │ │ tstpeq pc, r7, ror #6 @ p-variant is OBSOLETE │ │ │ │ movweq pc, #62311 @ 0xf367 @ │ │ │ │ @@ -245648,16 +245714,16 @@ │ │ │ │ ldmdavs r3!, {r1, r3, r4, lr} │ │ │ │ movweq lr, #6691 @ 0x1a23 │ │ │ │ eorsvs r4, r3, r3, lsl r3 │ │ │ │ vraddhn.i16 d19, , q1 │ │ │ │ strcc r1, [r4], -pc, lsl #10 │ │ │ │ orrsle r2, r1, r8, lsl #24 │ │ │ │ @ instruction: 0xf7eb9802 │ │ │ │ - blmi 0x3be5e0 │ │ │ │ - blls 0x35a238 │ │ │ │ + blmi 0x3be6e0 │ │ │ │ + blls 0x35a338 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, fp │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -245685,55 +245751,55 @@ │ │ │ │ strbmi fp, [r6], r8, asr #30 │ │ │ │ @ instruction: 0xf50ad40f │ │ │ │ stcge 12, cr5, [r4, #-256] @ 0xffffff00 │ │ │ │ @ instruction: 0xf8dc46ae │ │ │ │ @ instruction: 0xf8dc3034 │ │ │ │ @ instruction: 0xf8dc0028 │ │ │ │ @ instruction: 0xf8dc102c │ │ │ │ - strgt r2, [pc, #-48] @ 0x100230 │ │ │ │ + strgt r2, [pc, #-48] @ 0x100330 │ │ │ │ ldrhtcc pc, [r8], -ip @ │ │ │ │ ldrbteq r8, [r3], fp, lsr #32 │ │ │ │ @ instruction: 0xf50ad40f │ │ │ │ stcge 12, cr5, [r4, #-256] @ 0xffffff00 │ │ │ │ @ instruction: 0xf8dc46a8 │ │ │ │ @ instruction: 0xf8dc3034 │ │ │ │ @ instruction: 0xf8dc0028 │ │ │ │ @ instruction: 0xf8dc102c │ │ │ │ - strgt r2, [pc, #-48] @ 0x100254 │ │ │ │ + strgt r2, [pc, #-48] @ 0x100354 │ │ │ │ ldrhtcc pc, [r8], -ip @ │ │ │ │ - blls 0x1e0338 │ │ │ │ + blls 0x1e0438 │ │ │ │ tstpeq r4, fp, lsl #2 @ p-variant is OBSOLETE │ │ │ │ movwcc r4, #18034 @ 0x4672 │ │ │ │ eorne pc, r4, r1, asr r8 @ │ │ │ │ eorpl pc, r4, r3, asr r8 @ │ │ │ │ tstpmi r0, r1, lsl #2 @ p-variant is OBSOLETE │ │ │ │ eorcc pc, r4, fp, asr r8 @ │ │ │ │ movwls r4, #5672 @ 0x1628 │ │ │ │ - stc2l 7, cr15, [r4], {36} @ 0x24 │ │ │ │ + mcrr2 7, 2, pc, r4, cr4 @ │ │ │ │ strbmi r9, [r2], -r1, lsl #18 │ │ │ │ strtmi r9, [r8], -r2 │ │ │ │ - ldc2 7, cr15, [lr], #144 @ 0x90 │ │ │ │ + ldc2 7, cr15, [lr], #-144 @ 0xffffff70 │ │ │ │ smlabtne r7, r6, r3, pc @ │ │ │ │ - bicmi pc, r8, #68157440 @ 0x4100000 │ │ │ │ + bicspl pc, r8, #68157440 @ 0x4100000 │ │ │ │ teqpeq r5, #192, 4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf8539d02 │ │ │ │ @ instruction: 0xf8532039 │ │ │ │ ldmdavs fp!, {r0, r4, r5, ip}^ │ │ │ │ andmi r4, r8, r8, asr r0 │ │ │ │ ldmdavs fp!, {r3, r4, r6, lr} │ │ │ │ subsmi r6, sp, r8, ror r0 │ │ │ │ subsmi r4, sp, r5, lsl r0 │ │ │ │ ldmdblt ip!, {r0, r2, r3, r4, r5, sp, lr} │ │ │ │ stmdbcs pc, {r1, r2, r6, r7, r8, r9, ip, sp, lr, pc} @ │ │ │ │ strbmi r3, [lr], -r8, lsl #14 │ │ │ │ @ instruction: 0xf1b92402 │ │ │ │ lslle r0, r0, #30 │ │ │ │ @ instruction: 0xf7eb4650 │ │ │ │ - blmi 0x3be4b0 │ │ │ │ - blls 0x35a368 │ │ │ │ + blmi 0x3be5b0 │ │ │ │ + blls 0x35a468 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, fp │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -245741,18 +245807,18 @@ │ │ │ │ svclt 0x0000fc57 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ strmi fp, [r7], -fp, lsl #1 │ │ │ │ - blmi 0x13d1da4 │ │ │ │ - blpl 0x113d760 │ │ │ │ + blmi 0x13d1ea4 │ │ │ │ + blpl 0x113d860 │ │ │ │ andls r4, r2, lr, lsl #12 │ │ │ │ - bleq 0xfbc778 │ │ │ │ + bleq 0xfbc878 │ │ │ │ strcs r9, [r0], #-515 @ 0xfffffdfd │ │ │ │ movwls r6, #38939 @ 0x981b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xffb8f7ea │ │ │ │ stmib sp, {r0, r2, r9, sl, lr}^ │ │ │ │ stmib sp, {r2, sl, lr}^ │ │ │ │ @ instruction: 0xf8ad4406 │ │ │ │ @@ -245765,15 +245831,15 @@ │ │ │ │ @ instruction: 0xf8dc5c40 │ │ │ │ @ instruction: 0xf8dc3046 │ │ │ │ @ instruction: 0xf8dc003a │ │ │ │ @ instruction: 0xf8dc103e │ │ │ │ strgt r2, [pc, -r2, asr #32] │ │ │ │ strhcc pc, [sl], #-140 @ 0xffffff74 @ │ │ │ │ @ instruction: 0x076b803b │ │ │ │ - blls 0x1b53e0 │ │ │ │ + blls 0x1b54e0 │ │ │ │ ldrtmi sl, [r8], r4, lsl #30 │ │ │ │ mcrrpl 5, 0, pc, r0, cr3 @ │ │ │ │ ldrdcc pc, [r6], #-140 @ 0xffffff74 │ │ │ │ ldrsbteq pc, [sl], -ip @ │ │ │ │ ldrsbtne pc, [lr], -ip @ │ │ │ │ ldrdcs pc, [r2], #-140 @ 0xffffff74 │ │ │ │ @ instruction: 0xf8bcc70f │ │ │ │ @@ -245781,20 +245847,20 @@ │ │ │ │ @ instruction: 0xf1099b03 │ │ │ │ ldrbtmi r0, [r2], -r2, lsl #2 │ │ │ │ andsge pc, r4, r3, lsr r8 @ │ │ │ │ andsvc pc, r4, r1, lsr r8 @ │ │ │ │ andsne pc, r4, r9, lsr r8 @ │ │ │ │ vst3.16 @ instruction: 0xf4874650 │ │ │ │ vst4.16 {d4[0],d5[0],d6[0],d7[0]}, [r1], r0 │ │ │ │ - @ instruction: 0xf7244100 │ │ │ │ - @ instruction: 0x4639f85b │ │ │ │ + @ instruction: 0xf7234100 │ │ │ │ + @ instruction: 0x4639ffdb │ │ │ │ andls r4, r1, r2, asr #12 │ │ │ │ - @ instruction: 0xf7244650 │ │ │ │ - rsclt pc, sl, #5570560 @ 0x550000 │ │ │ │ - bicmi pc, r8, #68157440 @ 0x4100000 │ │ │ │ + @ instruction: 0xf7234650 │ │ │ │ + rsclt pc, sl, #852 @ 0x354 │ │ │ │ + bicspl pc, r8, #68157440 @ 0x4100000 │ │ │ │ teqpeq r5, #192, 4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf8532100 │ │ │ │ vmvn.i32 d23, #210 @ 0x000000d2 │ │ │ │ @ instruction: 0xf8530287 │ │ │ │ movwcs r2, #50 @ 0x32 │ │ │ │ tstpeq pc, r7, ror #6 @ p-variant is OBSOLETE │ │ │ │ movweq pc, #62311 @ 0xf367 @ │ │ │ │ @@ -245806,16 +245872,16 @@ │ │ │ │ ldmdavs r3!, {r1, r3, r4, lr} │ │ │ │ movweq lr, #6691 @ 0x1a23 │ │ │ │ eorsvs r4, r3, r3, lsl r3 │ │ │ │ vraddhn.i16 d19, , q1 │ │ │ │ strcc r1, [r4], -pc, lsl #10 │ │ │ │ orrsle r2, r6, r8, lsl #24 │ │ │ │ @ instruction: 0xf7ea9802 │ │ │ │ - blmi 0x3c0368 │ │ │ │ - blls 0x35a4b0 │ │ │ │ + blmi 0x3c0468 │ │ │ │ + blls 0x35a5b0 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, fp │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -245830,53 +245896,53 @@ │ │ │ │ strcs r4, [r0], #-2885 @ 0xfffff4bb │ │ │ │ strmi r4, [pc], -r1, lsl #13 │ │ │ │ ldmdavs fp, {r0, r1, r9, ip, pc} │ │ │ │ @ instruction: 0xf04f9309 │ │ │ │ @ instruction: 0xf7ea0300 │ │ │ │ stmib sp, {r0, r3, r4, r8, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ strmi r4, [r6], -r4, lsl #8 │ │ │ │ - beq 0xfc4e4 │ │ │ │ + beq 0xfc5e4 │ │ │ │ strmi lr, [r6], #-2509 @ 0xfffff633 │ │ │ │ eormi pc, r0, sp, lsr #17 │ │ │ │ @ instruction: 0xf509d057 │ │ │ │ ldrbeq r5, [r2, r0, asr #16]! │ │ │ │ stmdaeq r8!, {r3, r8, ip, sp, lr, pc} │ │ │ │ strbmi fp, [r6], r8, asr #30 │ │ │ │ @ instruction: 0xf509d40f │ │ │ │ stcge 12, cr5, [r4, #-256] @ 0xffffff00 │ │ │ │ @ instruction: 0xf8dc46ae │ │ │ │ @ instruction: 0xf8dc3034 │ │ │ │ @ instruction: 0xf8dc0028 │ │ │ │ @ instruction: 0xf8dc102c │ │ │ │ - strgt r2, [pc, #-48] @ 0x1004a8 │ │ │ │ + strgt r2, [pc, #-48] @ 0x1005a8 │ │ │ │ ldrhtcc pc, [r8], -ip @ │ │ │ │ ldrbteq r8, [r3], fp, lsr #32 │ │ │ │ @ instruction: 0xf509d40f │ │ │ │ stcge 12, cr5, [r4, #-256] @ 0xffffff00 │ │ │ │ @ instruction: 0xf8dc46a8 │ │ │ │ @ instruction: 0xf8dc3034 │ │ │ │ @ instruction: 0xf8dc0028 │ │ │ │ @ instruction: 0xf8dc102c │ │ │ │ - strgt r2, [pc, #-48] @ 0x1004cc │ │ │ │ + strgt r2, [pc, #-48] @ 0x1005cc │ │ │ │ ldrhtcc pc, [r8], -ip @ │ │ │ │ stmdals r3, {r0, r1, r3, r5, pc} │ │ │ │ movweq pc, #16651 @ 0x410b @ │ │ │ │ eorne pc, r4, fp, asr r8 @ │ │ │ │ @ instruction: 0xf8504672 │ │ │ │ @ instruction: 0xf1015024 │ │ │ │ @ instruction: 0xf8534100 │ │ │ │ strtmi r3, [r8], -r4, lsr #32 │ │ │ │ movwmi pc, #259 @ 0x103 @ │ │ │ │ @ instruction: 0xf7249301 │ │ │ │ - stmdbls r1, {r0, r1, r2, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdbls r1, {r0, r1, r2, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ andls r4, r2, r2, asr #12 │ │ │ │ @ instruction: 0xf7244628 │ │ │ │ - @ instruction: 0xf3c6fb81 │ │ │ │ + @ instruction: 0xf3c6fb01 │ │ │ │ @ instruction: 0xf6411107 │ │ │ │ - vqdmlal.s q10, d16, d0[2] │ │ │ │ + vrsra.s64 , q4, #64 │ │ │ │ stcls 3, cr0, [r2, #-212] @ 0xffffff2c │ │ │ │ eorscs pc, sl, r3, asr r8 @ │ │ │ │ eorsne pc, r1, r3, asr r8 @ │ │ │ │ subsmi r6, r8, fp, ror r8 │ │ │ │ subsmi r4, r8, r8 │ │ │ │ rsbsvs r6, r8, fp, lsr r8 │ │ │ │ andsmi r4, r5, sp, asr r0 │ │ │ │ @@ -245892,25 +245958,25 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, fp, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - blx 0x7bcc82 │ │ │ │ + blx 0x7bcd82 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ strmi fp, [r7], -fp, lsl #1 │ │ │ │ - blmi 0x139201c │ │ │ │ - blpl 0x113d9d8 │ │ │ │ + blmi 0x139211c │ │ │ │ + blpl 0x113dad8 │ │ │ │ andls r4, r2, lr, lsl #12 │ │ │ │ - bleq 0xfbc9f0 │ │ │ │ + bleq 0xfbcaf0 │ │ │ │ strcs r9, [r0], #-515 @ 0xfffffdfd │ │ │ │ movwls r6, #38939 @ 0x981b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ cdp2 7, 7, cr15, cr12, cr10, {7} │ │ │ │ stmib sp, {r0, r2, r9, sl, lr}^ │ │ │ │ stmib sp, {r2, sl, lr}^ │ │ │ │ @ instruction: 0xf8ad4406 │ │ │ │ @@ -245923,15 +245989,15 @@ │ │ │ │ @ instruction: 0xf8dc5c40 │ │ │ │ @ instruction: 0xf8dc3046 │ │ │ │ @ instruction: 0xf8dc003a │ │ │ │ @ instruction: 0xf8dc103e │ │ │ │ strgt r2, [pc, -r2, asr #32] │ │ │ │ strhcc pc, [sl], #-140 @ 0xffffff74 @ │ │ │ │ @ instruction: 0x076b803b │ │ │ │ - blls 0x1b5658 │ │ │ │ + blls 0x1b5758 │ │ │ │ ldrtmi sl, [r8], r4, lsl #30 │ │ │ │ mcrrpl 5, 0, pc, r0, cr3 @ │ │ │ │ ldrdcc pc, [r6], #-140 @ 0xffffff74 │ │ │ │ ldrsbteq pc, [sl], -ip @ │ │ │ │ ldrsbtne pc, [lr], -ip @ │ │ │ │ ldrdcs pc, [r2], #-140 @ 0xffffff74 │ │ │ │ @ instruction: 0xf8bcc70f │ │ │ │ @@ -245939,116 +246005,116 @@ │ │ │ │ @ instruction: 0xf1099b03 │ │ │ │ @ instruction: 0xf8390102 │ │ │ │ @ instruction: 0x46727014 │ │ │ │ @ instruction: 0xf8313302 │ │ │ │ vst1.8 @ instruction: 0xf4871014 │ │ │ │ @ instruction: 0xf8334700 │ │ │ │ @ instruction: 0x4650a014 │ │ │ │ - @ instruction: 0xff20f723 │ │ │ │ + cdp2 7, 10, cr15, cr0, cr3, {1} │ │ │ │ @ instruction: 0x46424639 │ │ │ │ ldrbmi r9, [r0], -r1 │ │ │ │ - @ instruction: 0xff1af723 │ │ │ │ + cdp2 7, 9, cr15, cr10, cr3, {1} │ │ │ │ @ instruction: 0xf641b2ea │ │ │ │ - vqdmlal.s q10, d16, d0[2] │ │ │ │ + vrsra.s64 , q4, #64 │ │ │ │ tstcs r0, r5, lsr r3 │ │ │ │ eorsvc pc, r2, r3, asr r8 @ │ │ │ │ addeq pc, r7, #335544323 @ 0x14000003 │ │ │ │ eorscs pc, r2, r3, asr r8 @ │ │ │ │ vcgt.u32 d18, d7, d0 │ │ │ │ vrhadd.u32 d16, d7, d15 │ │ │ │ svcls 0x0001030f │ │ │ │ tstpmi pc, r2, ror #6 @ p-variant is OBSOLETE │ │ │ │ tstpmi pc, #-2013265919 @ p-variant is OBSOLETE @ 0x88000001 │ │ │ │ vhsub.u32 d18, d7, d0 │ │ │ │ vhsub.u32 d16, d0, d15 │ │ │ │ andsmi r4, sl, pc, lsl r2 │ │ │ │ - b 0x9da76c │ │ │ │ + b 0x9da86c │ │ │ │ tstmi r3, #67108864 @ 0x4000000 │ │ │ │ strcc r6, [r2], #-51 @ 0xffffffcd │ │ │ │ - strne pc, [pc, #-965] @ 0x1002e7 │ │ │ │ + strne pc, [pc, #-965] @ 0x1003e7 │ │ │ │ stccs 6, cr3, [r8], {4} │ │ │ │ stmdals r2, {r0, r1, r2, r4, r7, r8, ip, lr, pc} │ │ │ │ cdp2 7, 8, cr15, cr14, cr10, {7} │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r9, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, fp, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - blx 0x1f3cdc4 │ │ │ │ + blx 0x1f3cec4 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ ldrmi fp, [fp], fp, lsl #1 │ │ │ │ strcs r4, [r0], #-2885 @ 0xfffff4bb │ │ │ │ strmi r4, [pc], -r1, lsl #13 │ │ │ │ ldmdavs fp, {r0, r1, r9, ip, pc} │ │ │ │ @ instruction: 0xf04f9309 │ │ │ │ @ instruction: 0xf7ea0300 │ │ │ │ stmib sp, {r0, r1, r2, r3, r4, r6, r7, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ strmi r4, [r6], -r4, lsl #8 │ │ │ │ - beq 0xfc758 │ │ │ │ + beq 0xfc858 │ │ │ │ strmi lr, [r6], #-2509 @ 0xfffff633 │ │ │ │ eormi pc, r0, sp, lsr #17 │ │ │ │ @ instruction: 0xf509d056 │ │ │ │ ldrbeq r5, [r2, r0, asr #16]! │ │ │ │ stmdaeq r8!, {r3, r8, ip, sp, lr, pc} │ │ │ │ strbmi fp, [r6], r8, asr #30 │ │ │ │ @ instruction: 0xf509d40f │ │ │ │ stcge 12, cr5, [r4, #-256] @ 0xffffff00 │ │ │ │ @ instruction: 0xf8dc46ae │ │ │ │ @ instruction: 0xf8dc3034 │ │ │ │ @ instruction: 0xf8dc0028 │ │ │ │ @ instruction: 0xf8dc102c │ │ │ │ - strgt r2, [pc, #-48] @ 0x10071c │ │ │ │ + strgt r2, [pc, #-48] @ 0x10081c │ │ │ │ ldrhtcc pc, [r8], -ip @ │ │ │ │ ldrbteq r8, [r3], fp, lsr #32 │ │ │ │ @ instruction: 0xf509d40f │ │ │ │ stcge 12, cr5, [r4, #-256] @ 0xffffff00 │ │ │ │ @ instruction: 0xf8dc46a8 │ │ │ │ @ instruction: 0xf8dc3034 │ │ │ │ @ instruction: 0xf8dc0028 │ │ │ │ @ instruction: 0xf8dc102c │ │ │ │ - strgt r2, [pc, #-48] @ 0x100740 │ │ │ │ + strgt r2, [pc, #-48] @ 0x100840 │ │ │ │ ldrhtcc pc, [r8], -ip @ │ │ │ │ - blls 0x1e0824 │ │ │ │ + blls 0x1e0924 │ │ │ │ tstpeq r4, fp, lsl #2 @ p-variant is OBSOLETE │ │ │ │ eoreq pc, r4, fp, asr r8 @ │ │ │ │ movwcc r4, #18034 @ 0x4672 │ │ │ │ eorne pc, r4, r1, asr r8 @ │ │ │ │ eorpl pc, r4, r3, asr r8 @ │ │ │ │ movwmi pc, #256 @ 0x100 @ │ │ │ │ strtmi r9, [r8], -r1, lsl #6 │ │ │ │ - blx 0x14be428 │ │ │ │ + @ instruction: 0xf9cef724 │ │ │ │ strbmi r9, [r2], -r1, lsl #18 │ │ │ │ strtmi r9, [r8], -r2 │ │ │ │ - blx 0x133e434 │ │ │ │ + @ instruction: 0xf9c8f724 │ │ │ │ smlabtne r7, r6, r3, pc @ │ │ │ │ - bicmi pc, r8, #68157440 @ 0x4100000 │ │ │ │ + bicspl pc, r8, #68157440 @ 0x4100000 │ │ │ │ teqpeq r5, #192, 4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf8539d02 │ │ │ │ @ instruction: 0xf853203a │ │ │ │ ldmdavs fp!, {r0, r4, r5, ip}^ │ │ │ │ andmi r4, r8, r8, asr r0 │ │ │ │ ldmdavs fp!, {r3, r4, r6, lr} │ │ │ │ subsmi r6, sp, r8, ror r0 │ │ │ │ subsmi r4, sp, r5, lsl r0 │ │ │ │ ldmdblt ip!, {r0, r2, r3, r4, r5, sp, lr} │ │ │ │ - bcs 0x4fd6ec │ │ │ │ + bcs 0x4fd7ec │ │ │ │ ldrbmi r3, [r6], -r8, lsl #14 │ │ │ │ @ instruction: 0xf1ba2402 │ │ │ │ lslle r0, r0, #30 │ │ │ │ @ instruction: 0xf7ea4648 │ │ │ │ - blmi 0x3bffc4 │ │ │ │ - blls 0x35a854 │ │ │ │ + blmi 0x3c00c4 │ │ │ │ + blls 0x35a954 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, fp │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -246064,22 +246130,22 @@ │ │ │ │ strcs r4, [r0], #-1550 @ 0xfffff9f2 │ │ │ │ ldmdavs fp, {r0, r2, r9, ip, pc} │ │ │ │ @ instruction: 0xf04f930b │ │ │ │ @ instruction: 0xf7ea0300 │ │ │ │ @ instruction: 0xf8cdfd47 │ │ │ │ @ instruction: 0xf50aa010 │ │ │ │ strmi r5, [r5], -r0, asr #20 │ │ │ │ - beq 0xfbcc74 │ │ │ │ + beq 0xfbcd74 │ │ │ │ strmi lr, [r6], #-2509 @ 0xfffff633 │ │ │ │ strmi lr, [r8], #-2509 @ 0xfffff633 │ │ │ │ eormi pc, r8, sp, lsr #17 │ │ │ │ rsble r0, r2, r9, lsr #14 │ │ │ │ ldrbmi r0, [r0], sl, ror #15 │ │ │ │ ldrbmi fp, [r4], r8, asr #30 │ │ │ │ - blls 0x2358a8 │ │ │ │ + blls 0x2359a8 │ │ │ │ ldrtmi sl, [ip], r6, lsl #30 │ │ │ │ cdppl 5, 4, cr15, cr0, cr3, {0} │ │ │ │ ldrdcc pc, [r6], #-142 @ 0xffffff72 │ │ │ │ ldrsbteq pc, [sl], -lr @ │ │ │ │ ldrsbtne pc, [lr], -lr @ │ │ │ │ ldrdcs pc, [r2], #-142 @ 0xffffff72 │ │ │ │ @ instruction: 0xf8bec70f │ │ │ │ @@ -246089,45 +246155,45 @@ │ │ │ │ @ instruction: 0xf50346b8 │ │ │ │ @ instruction: 0xf8de5e40 │ │ │ │ @ instruction: 0xf8de3046 │ │ │ │ @ instruction: 0xf8de003a │ │ │ │ @ instruction: 0xf8de103e │ │ │ │ strgt r2, [pc, -r2, asr #32] │ │ │ │ strhcc pc, [sl], #-142 @ 0xffffff72 @ │ │ │ │ - blls 0x26099c │ │ │ │ + blls 0x260a9c │ │ │ │ andsne pc, r4, r9, lsr r8 @ │ │ │ │ andsvc pc, r4, r3, lsr r8 @ │ │ │ │ movweq pc, #8457 @ 0x2109 @ │ │ │ │ @ instruction: 0xf8334638 │ │ │ │ movwcs fp, #20 │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xf7278832 │ │ │ │ - @ instruction: 0xf8cdffbf │ │ │ │ + @ instruction: 0xf8cdff3f │ │ │ │ ldrbmi r8, [r9], -r0 │ │ │ │ ldmdahi r2!, {r8, r9, sp}^ │ │ │ │ ldrtmi r9, [r8], -r3 │ │ │ │ - @ instruction: 0xffb6f727 │ │ │ │ + @ instruction: 0xff36f727 │ │ │ │ @ instruction: 0xf641b2ea │ │ │ │ - vqdmlal.s q10, d16, d0[2] │ │ │ │ + vrsra.s64 , q4, #64 │ │ │ │ tstcs r0, r5, lsr r3 │ │ │ │ eorsvc pc, r2, r3, asr r8 @ │ │ │ │ addeq pc, r7, #335544323 @ 0x14000003 │ │ │ │ eorscs pc, r2, r3, asr r8 @ │ │ │ │ vcgt.u32 d18, d7, d0 │ │ │ │ vrhadd.u32 d16, d7, d15 │ │ │ │ svcls 0x0003030f │ │ │ │ tstpmi pc, r2, ror #6 @ p-variant is OBSOLETE │ │ │ │ tstpmi pc, #-2013265919 @ p-variant is OBSOLETE @ 0x88000001 │ │ │ │ vhsub.u32 d18, d7, d0 │ │ │ │ vhsub.u32 d16, d0, d15 │ │ │ │ andsmi r4, sl, pc, lsl r2 │ │ │ │ - b 0x9da9e8 │ │ │ │ + b 0x9daae8 │ │ │ │ tstmi r3, #67108864 @ 0x4000000 │ │ │ │ strcc r6, [r2], #-51 @ 0xffffffcd │ │ │ │ - strne pc, [pc, #-965] @ 0x100563 │ │ │ │ + strne pc, [pc, #-965] @ 0x100663 │ │ │ │ stccs 6, cr3, [r8], {4} │ │ │ │ stmdals r4, {r2, r4, r7, r8, ip, lr, pc} │ │ │ │ ldc2l 7, cr15, [r0, #-936] @ 0xfffffc58 │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, fp, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, sp, sl, lsl #2 │ │ │ │ @@ -246170,30 +246236,30 @@ │ │ │ │ cdpge 14, 0, cr5, cr6, cr0, {2} │ │ │ │ @ instruction: 0xf8de46b0 │ │ │ │ @ instruction: 0xf8de3034 │ │ │ │ @ instruction: 0xf8de0028 │ │ │ │ @ instruction: 0xf8de102c │ │ │ │ @ instruction: 0xc60f2030 │ │ │ │ ldrhtcc pc, [r8], -lr @ │ │ │ │ - bls 0x260ac0 │ │ │ │ + bls 0x260bc0 │ │ │ │ movweq pc, #16650 @ 0x410a @ │ │ │ │ eorne pc, r4, sl, asr r8 @ │ │ │ │ eorvs pc, r4, r2, asr r8 @ │ │ │ │ eorcc pc, r4, r3, asr r8 @ │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ movwls r4, #13872 @ 0x3630 │ │ │ │ stmdavs sl!, {r8, r9, sp} │ │ │ │ - @ instruction: 0xf832f72a │ │ │ │ + @ instruction: 0xffb2f729 │ │ │ │ andhi pc, r0, sp, asr #17 │ │ │ │ movwcs r9, #2307 @ 0x903 │ │ │ │ andls r6, r4, sl, ror #16 │ │ │ │ - @ instruction: 0xf72a4630 │ │ │ │ - vmlal.u8 , d7, d25 │ │ │ │ + @ instruction: 0xf7294630 │ │ │ │ + @ instruction: 0xf3c7ffa9 │ │ │ │ @ instruction: 0xf6411107 │ │ │ │ - vqdmlal.s q10, d16, d0[2] │ │ │ │ + vrsra.s64 , q4, #64 │ │ │ │ mcrls 3, 0, r0, cr4, cr5, {1} │ │ │ │ eorscs pc, r9, r3, asr r8 @ │ │ │ │ eorsne pc, r1, r3, asr r8 @ │ │ │ │ subsmi r6, r8, fp, ror #16 │ │ │ │ subsmi r4, r8, r8 │ │ │ │ rsbvs r6, r8, fp, lsr #16 │ │ │ │ andsmi r4, r6, lr, asr r0 │ │ │ │ @@ -246224,22 +246290,22 @@ │ │ │ │ strcs r4, [r0], #-1550 @ 0xfffff9f2 │ │ │ │ ldmdavs fp, {r0, r2, r9, ip, pc} │ │ │ │ @ instruction: 0xf04f930b │ │ │ │ @ instruction: 0xf7ea0300 │ │ │ │ @ instruction: 0xf8cdfc07 │ │ │ │ @ instruction: 0xf50aa010 │ │ │ │ strmi r5, [r5], -r0, asr #20 │ │ │ │ - beq 0xfbcef4 │ │ │ │ + beq 0xfbcff4 │ │ │ │ strmi lr, [r6], #-2509 @ 0xfffff633 │ │ │ │ strmi lr, [r8], #-2509 @ 0xfffff633 │ │ │ │ eormi pc, r8, sp, lsr #17 │ │ │ │ rsble r0, r5, r9, lsr #14 │ │ │ │ ldrbmi r0, [r0], sl, ror #15 │ │ │ │ ldrbmi fp, [r4], r8, asr #30 │ │ │ │ - blls 0x235b28 │ │ │ │ + blls 0x235c28 │ │ │ │ ldrtmi sl, [ip], r6, lsl #30 │ │ │ │ cdppl 5, 4, cr15, cr0, cr3, {0} │ │ │ │ ldrdcc pc, [r6], #-142 @ 0xffffff72 │ │ │ │ ldrsbteq pc, [sl], -lr @ │ │ │ │ ldrsbtne pc, [lr], -lr @ │ │ │ │ ldrdcs pc, [r2], #-142 @ 0xffffff72 │ │ │ │ @ instruction: 0xf8bec70f │ │ │ │ @@ -246249,30 +246315,30 @@ │ │ │ │ @ instruction: 0xf50346b8 │ │ │ │ @ instruction: 0xf8de5e40 │ │ │ │ @ instruction: 0xf8de3046 │ │ │ │ @ instruction: 0xf8de003a │ │ │ │ @ instruction: 0xf8de103e │ │ │ │ strgt r2, [pc, -r2, asr #32] │ │ │ │ strhcc pc, [sl], #-142 @ 0xffffff72 @ │ │ │ │ - blls 0x260c1c │ │ │ │ + blls 0x260d1c │ │ │ │ andslt pc, r4, r9, lsr r8 @ │ │ │ │ @ instruction: 0xf8333302 │ │ │ │ @ instruction: 0xf1097014 │ │ │ │ ldrtmi r0, [r8], -r2, lsl #6 │ │ │ │ andsne pc, r4, r3, lsr r8 @ │ │ │ │ @ instruction: 0xf8cd2300 │ │ │ │ vst1.8 {d12[0]}, [r1], r0 │ │ │ │ ldmdahi r2!, {r8, lr} │ │ │ │ - cdp2 7, 7, cr15, cr12, cr7, {1} │ │ │ │ + ldc2l 7, cr15, [ip, #156]! @ 0x9c │ │ │ │ andhi pc, r0, sp, asr #17 │ │ │ │ movwcs r4, #1625 @ 0x659 │ │ │ │ andls r8, r3, r2, ror r8 │ │ │ │ @ instruction: 0xf7274638 │ │ │ │ - rsclt pc, sl, #1840 @ 0x730 │ │ │ │ - bicmi pc, r8, #68157440 @ 0x4100000 │ │ │ │ + rsclt pc, sl, #15552 @ 0x3cc0 │ │ │ │ + bicspl pc, r8, #68157440 @ 0x4100000 │ │ │ │ teqpeq r5, #192, 4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf8532100 │ │ │ │ vmvn.i32 d23, #210 @ 0x000000d2 │ │ │ │ @ instruction: 0xf8530287 │ │ │ │ movwcs r2, #50 @ 0x32 │ │ │ │ tstpeq pc, r7, ror #6 @ p-variant is OBSOLETE │ │ │ │ movweq pc, #62311 @ 0xf367 @ │ │ │ │ @@ -246284,16 +246350,16 @@ │ │ │ │ ldmdavs r3!, {r1, r3, r4, lr} │ │ │ │ movweq lr, #6691 @ 0x1a23 │ │ │ │ eorsvs r4, r3, r3, lsl r3 │ │ │ │ vraddhn.i16 d19, , q1 │ │ │ │ strcc r1, [r4], -pc, lsl #10 │ │ │ │ orrsle r2, r1, r8, lsl #24 │ │ │ │ @ instruction: 0xf7ea9804 │ │ │ │ - blmi 0x3bfbf0 │ │ │ │ - blls 0x3dac28 │ │ │ │ + blmi 0x3bfcf0 │ │ │ │ + blls 0x3dad28 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, sp │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -246332,47 +246398,47 @@ │ │ │ │ cdpge 14, 0, cr5, cr6, cr0, {2} │ │ │ │ @ instruction: 0xf8de46b0 │ │ │ │ @ instruction: 0xf8de3034 │ │ │ │ @ instruction: 0xf8de0028 │ │ │ │ @ instruction: 0xf8de102c │ │ │ │ @ instruction: 0xc60f2030 │ │ │ │ ldrhtcc pc, [r8], -lr @ │ │ │ │ - blls 0x260d48 │ │ │ │ + blls 0x260e48 │ │ │ │ @ instruction: 0xf8533304 │ │ │ │ @ instruction: 0xf10a6024 │ │ │ │ ldrtmi r0, [r0], -r4, lsl #6 │ │ │ │ eorne pc, r4, r3, asr r8 @ │ │ │ │ eorcc pc, r4, sl, asr r8 @ │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ tstpmi r0, r1, lsl #2 @ p-variant is OBSOLETE │ │ │ │ movwcs r9, #771 @ 0x303 │ │ │ │ @ instruction: 0xf729682a │ │ │ │ - @ instruction: 0xf8cdfeeb │ │ │ │ + @ instruction: 0xf8cdfe6b │ │ │ │ stmdbls r3, {pc} │ │ │ │ stmdavs sl!, {r8, r9, sp}^ │ │ │ │ ldrtmi r9, [r0], -r4 │ │ │ │ - cdp2 7, 14, cr15, cr2, cr9, {1} │ │ │ │ + cdp2 7, 6, cr15, cr2, cr9, {1} │ │ │ │ smlabtne r7, r7, r3, pc @ │ │ │ │ - bicmi pc, r8, #68157440 @ 0x4100000 │ │ │ │ + bicspl pc, r8, #68157440 @ 0x4100000 │ │ │ │ teqpeq r5, #192, 4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf8539e04 │ │ │ │ @ instruction: 0xf8532039 │ │ │ │ stmdavs fp!, {r0, r4, r5, ip}^ │ │ │ │ andmi r4, r8, r8, asr r0 │ │ │ │ stmdavs fp!, {r3, r4, r6, lr} │ │ │ │ subsmi r6, lr, r8, rrx │ │ │ │ subsmi r4, lr, r6, lsl r0 │ │ │ │ ldmdblt ip!, {r1, r2, r3, r5, sp, lr} │ │ │ │ stmdbcs pc, {r0, r1, r2, r6, r7, r8, r9, ip, sp, lr, pc} @ │ │ │ │ strbmi r3, [pc], -r8, lsl #10 │ │ │ │ @ instruction: 0xf1b92402 │ │ │ │ orrsle r0, sl, r0, lsl #30 │ │ │ │ @ instruction: 0xf7ea4658 │ │ │ │ - blmi 0x3bfab4 │ │ │ │ - blls 0x3dad64 │ │ │ │ + blmi 0x3bfbb4 │ │ │ │ + blls 0x3dae64 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, sp │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -246388,22 +246454,22 @@ │ │ │ │ strcs r4, [r0], #-1550 @ 0xfffff9f2 │ │ │ │ ldmdavs fp, {r0, r2, r9, ip, pc} │ │ │ │ @ instruction: 0xf04f930b │ │ │ │ @ instruction: 0xf7ea0300 │ │ │ │ @ instruction: 0xf8cdfabf │ │ │ │ @ instruction: 0xf50bb010 │ │ │ │ strmi r5, [r5], -r0, asr #22 │ │ │ │ - bleq 0xfbd188 │ │ │ │ + bleq 0xfbd288 │ │ │ │ strmi lr, [r6], #-2509 @ 0xfffff633 │ │ │ │ strmi lr, [r8], #-2509 @ 0xfffff633 │ │ │ │ eormi pc, r8, sp, lsr #17 │ │ │ │ rsble r0, r6, r9, lsr #14 │ │ │ │ ldrbmi r0, [r9], sl, ror #15 │ │ │ │ ldrbmi fp, [ip], r8, asr #30 │ │ │ │ - blls 0x235db8 │ │ │ │ + blls 0x235eb8 │ │ │ │ ldrtmi sl, [ip], r6, lsl #30 │ │ │ │ cdppl 5, 4, cr15, cr0, cr3, {0} │ │ │ │ ldrdcc pc, [r6], #-142 @ 0xffffff72 │ │ │ │ ldrsbteq pc, [sl], -lr @ │ │ │ │ ldrsbtne pc, [lr], -lr @ │ │ │ │ ldrdcs pc, [r2], #-142 @ 0xffffff72 │ │ │ │ @ instruction: 0xf8bec70f │ │ │ │ @@ -246413,50 +246479,50 @@ │ │ │ │ @ instruction: 0xf50346b9 │ │ │ │ @ instruction: 0xf8de5e40 │ │ │ │ @ instruction: 0xf8de3046 │ │ │ │ @ instruction: 0xf8de003a │ │ │ │ @ instruction: 0xf8de103e │ │ │ │ strgt r2, [pc, -r2, asr #32] │ │ │ │ strhcc pc, [sl], #-142 @ 0xffffff72 @ │ │ │ │ - blls 0x260eac │ │ │ │ + blls 0x260fac │ │ │ │ andsne pc, r4, sl, lsr r8 @ │ │ │ │ andshi pc, r4, r3, lsr r8 @ │ │ │ │ movweq pc, #8458 @ 0x210a @ │ │ │ │ smlabbmi r0, r1, r4, pc @ │ │ │ │ @ instruction: 0xf8334640 │ │ │ │ movwcs r7, #20 │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ strmi pc, [r0, -r7, lsl #9] │ │ │ │ @ instruction: 0xf7278832 │ │ │ │ - @ instruction: 0xf8cdfd33 │ │ │ │ + @ instruction: 0xf8cdfcb3 │ │ │ │ ldrtmi r9, [r9], -r0 │ │ │ │ ldmdahi r2!, {r8, r9, sp}^ │ │ │ │ strbmi r9, [r0], -r3 │ │ │ │ - stc2 7, cr15, [sl, #-156]! @ 0xffffff64 │ │ │ │ + stc2 7, cr15, [sl], #156 @ 0x9c │ │ │ │ @ instruction: 0xf641b2ea │ │ │ │ - vqdmlal.s q10, d16, d0[2] │ │ │ │ + vrsra.s64 , q4, #64 │ │ │ │ tstcs r0, r5, lsr r3 │ │ │ │ eorsvc pc, r2, r3, asr r8 @ │ │ │ │ addeq pc, r7, #335544323 @ 0x14000003 │ │ │ │ eorscs pc, r2, r3, asr r8 @ │ │ │ │ vcgt.u32 d18, d7, d0 │ │ │ │ vrhadd.u32 d16, d7, d15 │ │ │ │ svcls 0x0003030f │ │ │ │ tstpmi pc, r2, ror #6 @ p-variant is OBSOLETE │ │ │ │ tstpmi pc, #-2013265919 @ p-variant is OBSOLETE @ 0x88000001 │ │ │ │ vhsub.u32 d18, d7, d0 │ │ │ │ vhsub.u32 d16, d0, d15 │ │ │ │ andsmi r4, sl, pc, lsl r2 │ │ │ │ - b 0x9daf00 │ │ │ │ + b 0x9db000 │ │ │ │ tstmi r3, #67108864 @ 0x4000000 │ │ │ │ strcc r6, [r2], #-51 @ 0xffffffcd │ │ │ │ - strne pc, [pc, #-965] @ 0x100a7b │ │ │ │ + strne pc, [pc, #-965] @ 0x100b7b │ │ │ │ stccs 6, cr3, [r8], {4} │ │ │ │ stmdals r4, {r4, r7, r8, ip, lr, pc} │ │ │ │ - blx 0xff23edf4 │ │ │ │ + blx 0xff23eef4 │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, fp, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, sp, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -246472,15 +246538,15 @@ │ │ │ │ strcs r4, [r0], #-2888 @ 0xfffff4b8 │ │ │ │ strmi r4, [sp], -r1, lsl #13 │ │ │ │ ldmdavs fp, {r0, r2, r9, ip, pc} │ │ │ │ @ instruction: 0xf04f930b │ │ │ │ @ instruction: 0xf7ea0300 │ │ │ │ stmib sp, {r0, r2, r4, r9, fp, ip, sp, lr, pc}^ │ │ │ │ strmi r4, [r7], -r6, lsl #8 │ │ │ │ - beq 0xfceec │ │ │ │ + beq 0xfcfec │ │ │ │ strmi lr, [r8], #-2509 @ 0xfffff633 │ │ │ │ eormi pc, r8, sp, lsr #17 │ │ │ │ @ instruction: 0xf509d05d │ │ │ │ ldrbeq r5, [sl, r0, asr #16]! │ │ │ │ stmdaeq r8!, {r3, r8, ip, sp, lr, pc} │ │ │ │ strbmi fp, [r4], r8, asr #30 │ │ │ │ @ instruction: 0xf509d40f │ │ │ │ @@ -246496,46 +246562,46 @@ │ │ │ │ cdpge 14, 0, cr5, cr6, cr0, {2} │ │ │ │ @ instruction: 0xf8de46b0 │ │ │ │ @ instruction: 0xf8de3034 │ │ │ │ @ instruction: 0xf8de0028 │ │ │ │ @ instruction: 0xf8de102c │ │ │ │ @ instruction: 0xc60f2030 │ │ │ │ ldrhtcc pc, [r8], -lr @ │ │ │ │ - bls 0x260fd8 │ │ │ │ + bls 0x2610d8 │ │ │ │ movweq pc, #16651 @ 0x410b @ │ │ │ │ eorne pc, r4, fp, asr r8 @ │ │ │ │ eorvs pc, r4, r2, asr r8 @ │ │ │ │ tstpmi r0, r1, lsl #2 @ p-variant is OBSOLETE │ │ │ │ eorcc pc, r4, r3, asr r8 @ │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xf1034630 │ │ │ │ movwls r4, #13056 @ 0x3300 │ │ │ │ movwcs r6, #2090 @ 0x82a │ │ │ │ - stc2 7, cr15, [r2, #164]! @ 0xa4 │ │ │ │ + stc2 7, cr15, [r2, #-164]! @ 0xffffff5c │ │ │ │ andhi pc, r0, sp, asr #17 │ │ │ │ movwcs r9, #2307 @ 0x903 │ │ │ │ andls r6, r4, sl, ror #16 │ │ │ │ @ instruction: 0xf7294630 │ │ │ │ - @ instruction: 0xf3c7fd99 │ │ │ │ + vmov.i32 d31, #16383999 @ 0x00f9ffff │ │ │ │ @ instruction: 0xf6411107 │ │ │ │ - vqdmlal.s q10, d16, d0[2] │ │ │ │ + vrsra.s64 , q4, #64 │ │ │ │ mcrls 3, 0, r0, cr4, cr5, {1} │ │ │ │ eorscs pc, sl, r3, asr r8 @ │ │ │ │ eorsne pc, r1, r3, asr r8 @ │ │ │ │ subsmi r6, r8, fp, ror #16 │ │ │ │ subsmi r4, r8, r8 │ │ │ │ rsbvs r6, r8, fp, lsr #16 │ │ │ │ andsmi r4, r6, lr, asr r0 │ │ │ │ eorvs r4, lr, lr, asr r0 │ │ │ │ vbic.i16 d27, #252 @ 0x00fc │ │ │ │ strcc r2, [r8, #-2575] @ 0xfffff5f1 │ │ │ │ strcs r4, [r2], #-1623 @ 0xfffff9a9 │ │ │ │ svceq 0x0000f1ba │ │ │ │ @ instruction: 0x4648d199 │ │ │ │ - blx 0xabef30 │ │ │ │ + blx 0xabf030 │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, fp, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, sp, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -246552,22 +246618,22 @@ │ │ │ │ strcs r4, [r0], #-1550 @ 0xfffff9f2 │ │ │ │ ldmdavs fp, {r0, r2, r9, ip, pc} │ │ │ │ @ instruction: 0xf04f930b │ │ │ │ @ instruction: 0xf7ea0300 │ │ │ │ @ instruction: 0xf8cdf977 │ │ │ │ @ instruction: 0xf50bb010 │ │ │ │ strmi r5, [r5], -r0, asr #22 │ │ │ │ - bleq 0xfbd418 │ │ │ │ + bleq 0xfbd518 │ │ │ │ strmi lr, [r6], #-2509 @ 0xfffff633 │ │ │ │ strmi lr, [r8], #-2509 @ 0xfffff633 │ │ │ │ eormi pc, r8, sp, lsr #17 │ │ │ │ rsble r0, r5, r9, lsr #14 │ │ │ │ ldrbmi r0, [r9], sl, ror #15 │ │ │ │ ldrbmi fp, [ip], r8, asr #30 │ │ │ │ - blls 0x236048 │ │ │ │ + blls 0x236148 │ │ │ │ ldrtmi sl, [ip], r6, lsl #30 │ │ │ │ cdppl 5, 4, cr15, cr0, cr3, {0} │ │ │ │ ldrdcc pc, [r6], #-142 @ 0xffffff72 │ │ │ │ ldrsbteq pc, [sl], -lr @ │ │ │ │ ldrsbtne pc, [lr], -lr @ │ │ │ │ ldrdcs pc, [r2], #-142 @ 0xffffff72 │ │ │ │ @ instruction: 0xf8bec70f │ │ │ │ @@ -246577,30 +246643,30 @@ │ │ │ │ @ instruction: 0xf50346b9 │ │ │ │ @ instruction: 0xf8de5e40 │ │ │ │ @ instruction: 0xf8de3046 │ │ │ │ @ instruction: 0xf8de003a │ │ │ │ @ instruction: 0xf8de103e │ │ │ │ strgt r2, [pc, -r2, asr #32] │ │ │ │ strhcc pc, [sl], #-142 @ 0xffffff72 @ │ │ │ │ - blls 0x26113c │ │ │ │ + blls 0x26123c │ │ │ │ andsvc pc, r4, sl, lsr r8 @ │ │ │ │ vst4.8 {d3[0],d4[0],d5[0],d6[0]}, [r7], r2 │ │ │ │ @ instruction: 0xf8334700 │ │ │ │ @ instruction: 0xf10a8014 │ │ │ │ strbmi r0, [r0], -r2, lsl #6 │ │ │ │ andsne pc, r4, r3, lsr r8 @ │ │ │ │ @ instruction: 0xf8cd2300 │ │ │ │ ldmdahi r2!, {lr, pc} │ │ │ │ - blx 0xffc3ed12 │ │ │ │ + blx 0x1c3ee12 │ │ │ │ andls pc, r0, sp, asr #17 │ │ │ │ movwcs r4, #1593 @ 0x639 │ │ │ │ andls r8, r3, r2, ror r8 │ │ │ │ @ instruction: 0xf7274640 │ │ │ │ - rsclt pc, sl, #232448 @ 0x38c00 │ │ │ │ - bicmi pc, r8, #68157440 @ 0x4100000 │ │ │ │ + rsclt pc, sl, #101376 @ 0x18c00 │ │ │ │ + bicspl pc, r8, #68157440 @ 0x4100000 │ │ │ │ teqpeq r5, #192, 4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf8532100 │ │ │ │ vmvn.i32 d23, #210 @ 0x000000d2 │ │ │ │ @ instruction: 0xf8530287 │ │ │ │ movwcs r2, #50 @ 0x32 │ │ │ │ tstpeq pc, r7, ror #6 @ p-variant is OBSOLETE │ │ │ │ movweq pc, #62311 @ 0xf367 @ │ │ │ │ @@ -246612,16 +246678,16 @@ │ │ │ │ ldmdavs r3!, {r1, r3, r4, lr} │ │ │ │ movweq lr, #6691 @ 0x1a23 │ │ │ │ eorsvs r4, r3, r3, lsl r3 │ │ │ │ vraddhn.i16 d19, , q1 │ │ │ │ strcc r1, [r4], -pc, lsl #10 │ │ │ │ orrsle r2, r1, r8, lsl #24 │ │ │ │ @ instruction: 0xf7ea9804 │ │ │ │ - blmi 0x3bf6d0 │ │ │ │ - blls 0x3db148 │ │ │ │ + blmi 0x3bf7d0 │ │ │ │ + blls 0x3db248 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, sp │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -246636,15 +246702,15 @@ │ │ │ │ strcs r4, [r0], #-2888 @ 0xfffff4b8 │ │ │ │ strmi r4, [sp], -r1, lsl #13 │ │ │ │ ldmdavs fp, {r0, r2, r9, ip, pc} │ │ │ │ @ instruction: 0xf04f930b │ │ │ │ @ instruction: 0xf7ea0300 │ │ │ │ stmib sp, {r0, r2, r3, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ strmi r4, [r7], -r6, lsl #8 │ │ │ │ - beq 0xfd17c │ │ │ │ + beq 0xfd27c │ │ │ │ strmi lr, [r8], #-2509 @ 0xfffff633 │ │ │ │ eormi pc, r8, sp, lsr #17 │ │ │ │ @ instruction: 0xf509d05c │ │ │ │ ldrbeq r5, [sl, r0, asr #16]! │ │ │ │ stmdaeq r8!, {r3, r8, ip, sp, lr, pc} │ │ │ │ strbmi fp, [r4], r8, asr #30 │ │ │ │ @ instruction: 0xf509d40f │ │ │ │ @@ -246660,47 +246726,47 @@ │ │ │ │ cdpge 14, 0, cr5, cr6, cr0, {2} │ │ │ │ @ instruction: 0xf8de46b0 │ │ │ │ @ instruction: 0xf8de3034 │ │ │ │ @ instruction: 0xf8de0028 │ │ │ │ @ instruction: 0xf8de102c │ │ │ │ @ instruction: 0xc60f2030 │ │ │ │ ldrhtcc pc, [r8], -lr @ │ │ │ │ - blls 0x261268 │ │ │ │ + blls 0x261368 │ │ │ │ @ instruction: 0xf8533304 │ │ │ │ @ instruction: 0xf10b6024 │ │ │ │ ldrtmi r0, [r0], -r4, lsl #6 │ │ │ │ eorne pc, r4, r3, asr r8 @ │ │ │ │ eorcc pc, r4, fp, asr r8 @ │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ movwmi pc, #259 @ 0x103 @ │ │ │ │ stmdavs sl!, {r0, r1, r8, r9, ip, pc} │ │ │ │ @ instruction: 0xf7292300 │ │ │ │ - @ instruction: 0xf8cdfc5b │ │ │ │ + @ instruction: 0xf8cdfbdb │ │ │ │ stmdbls r3, {pc} │ │ │ │ stmdavs sl!, {r8, r9, sp}^ │ │ │ │ ldrtmi r9, [r0], -r4 │ │ │ │ - mrrc2 7, 2, pc, r2, cr9 @ │ │ │ │ + blx 0xff5bef7a │ │ │ │ smlabtne r7, r7, r3, pc @ │ │ │ │ - bicmi pc, r8, #68157440 @ 0x4100000 │ │ │ │ + bicspl pc, r8, #68157440 @ 0x4100000 │ │ │ │ teqpeq r5, #192, 4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf8539e04 │ │ │ │ @ instruction: 0xf853203a │ │ │ │ stmdavs fp!, {r0, r4, r5, ip}^ │ │ │ │ andmi r4, r8, r8, asr r0 │ │ │ │ stmdavs fp!, {r3, r4, r6, lr} │ │ │ │ subsmi r6, lr, r8, rrx │ │ │ │ subsmi r4, lr, r6, lsl r0 │ │ │ │ ldmdblt ip!, {r1, r2, r3, r5, sp, lr} │ │ │ │ - bcs 0x4fe120 │ │ │ │ + bcs 0x4fe220 │ │ │ │ ldrbmi r3, [r7], -r8, lsl #10 │ │ │ │ @ instruction: 0xf1ba2402 │ │ │ │ orrsle r0, sl, r0, lsl #30 │ │ │ │ @ instruction: 0xf7ea4648 │ │ │ │ - blmi 0x3bf594 │ │ │ │ - blls 0x3db284 │ │ │ │ + blmi 0x3bf694 │ │ │ │ + blls 0x3db384 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, sp │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -246708,21 +246774,21 @@ │ │ │ │ svclt 0x0000fcc9 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ strmi fp, [r3], r7, lsl #1 │ │ │ │ - blx 0xfe1ffad8 │ │ │ │ + blx 0xfe1ffbd8 │ │ │ │ strmi r4, [ip], -fp, lsr #22 │ │ │ │ strbpl pc, [r0, -fp, lsl #10] @ │ │ │ │ movwls r6, #22555 @ 0x581b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xf6414616 │ │ │ │ - vmul.f d20, d16, d0[2] │ │ │ │ + @ instruction: 0xf2c059d8 │ │ │ │ @ instruction: 0xf7ea0935 │ │ │ │ ldrcc pc, [sl, -r9, lsr #16]! │ │ │ │ @ instruction: 0xf1044605 │ │ │ │ movwcs r0, #2064 @ 0x810 │ │ │ │ movwcc lr, #2509 @ 0x9cd │ │ │ │ movwcc lr, #10701 @ 0x29cd │ │ │ │ andscc pc, r0, sp, lsr #17 │ │ │ │ @@ -246733,25 +246799,25 @@ │ │ │ │ ldmvs sl!, {r2, r3, r5, r6, r7, r9, sl, lr} │ │ │ │ ldmdavs r8!, {r0, r1, r3, r4, r5, r6, r7, fp, sp, lr} │ │ │ │ stmia ip!, {r0, r3, r4, r5, r6, fp, sp, lr} │ │ │ │ strbtmi r0, [sl], -pc │ │ │ │ @ instruction: 0xf8ac8a3b │ │ │ │ ldmdahi r0!, {ip, sp} │ │ │ │ @ instruction: 0xf7224651 │ │ │ │ - rsclt pc, sl, #46336 @ 0xb500 │ │ │ │ + rsclt pc, sl, #13568 @ 0x3500 │ │ │ │ @ instruction: 0xf8598823 │ │ │ │ - b 0x9c9390 │ │ │ │ + b 0x9c9490 │ │ │ │ andsmi r0, r0, r2, lsl #6 │ │ │ │ eorhi r4, r3, r3, lsl #6 │ │ │ │ vraddhn.i16 d19, , q1 │ │ │ │ strcc r0, [r2], -pc, lsl #11 │ │ │ │ bicsle r4, r9, r4, asr #10 │ │ │ │ @ instruction: 0xf7ea4658 │ │ │ │ - blmi 0x3bf4c8 │ │ │ │ - blls 0x25b350 │ │ │ │ + blmi 0x3bf5c8 │ │ │ │ + blls 0x25b450 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -246759,20 +246825,20 @@ │ │ │ │ svclt 0x0000fc63 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ strmi fp, [r2], r7, lsl #1 │ │ │ │ - blmi 0xbd2d94 │ │ │ │ + blmi 0xbd2e94 │ │ │ │ @ instruction: 0xf50a4615 │ │ │ │ ldmdavs fp, {r6, r8, r9, sl, ip, lr} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ strmi r0, [lr], -r0, lsl #6 │ │ │ │ - stmiami r8, {r0, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + ldmpl r8, {r0, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldmdaeq r5!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xffc4f7e9 │ │ │ │ strmi r3, [r4], -r8, lsr #14 │ │ │ │ ldmdbeq r0, {r0, r2, r8, ip, sp, lr, pc} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ stmib sp, {r8, r9, ip, sp}^ │ │ │ │ @ instruction: 0xf8ad3302 │ │ │ │ @@ -246780,28 +246846,28 @@ │ │ │ │ @ instruction: 0x07e3d01c │ │ │ │ @ instruction: 0xf50abf44 │ │ │ │ eorcc r5, r8, #64, 4 │ │ │ │ strbtmi sp, [ip], sl, lsl #8 │ │ │ │ ldmvs fp!, {r1, r3, r4, r5, r7, fp, sp, lr}^ │ │ │ │ ldmdavs r9!, {r3, r4, r5, fp, sp, lr}^ │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ - bhi 0xfd2d24 │ │ │ │ + bhi 0xfd2e24 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ ldrbmi r6, [r9], -r8, lsr #16 │ │ │ │ - mrrc2 7, 2, pc, r8, cr2 @ │ │ │ │ + blx 0xff73f112 │ │ │ │ ldmdavs r3!, {r1, r5, r6, r7, r9, ip, sp, pc} │ │ │ │ eorscs pc, r2, r8, asr r8 @ │ │ │ │ andsmi r4, r0, r8, asr r0 │ │ │ │ eorsvs r4, r0, r8, asr r0 │ │ │ │ vabal.u8 , d4, d4 │ │ │ │ strcc r1, [r4], -pc, lsl #8 │ │ │ │ bicsle r4, sl, sp, asr #10 │ │ │ │ @ instruction: 0xf7ea4650 │ │ │ │ - blmi 0x3bf400 │ │ │ │ - blls 0x25b418 │ │ │ │ + blmi 0x3bf500 │ │ │ │ + blls 0x25b518 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -246809,21 +246875,21 @@ │ │ │ │ svclt 0x0000fbff │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ strmi fp, [r3], r7, lsl #1 │ │ │ │ - blx 0xfe1ffc6c │ │ │ │ + blx 0xfe1ffd6c │ │ │ │ strmi r4, [ip], -fp, lsr #22 │ │ │ │ strbpl pc, [r0, -fp, lsl #10] @ │ │ │ │ movwls r6, #22555 @ 0x581b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xf6414616 │ │ │ │ - vmul.f d20, d16, d0[2] │ │ │ │ + @ instruction: 0xf2c059d8 │ │ │ │ @ instruction: 0xf7e90935 │ │ │ │ @ instruction: 0x373aff5f │ │ │ │ @ instruction: 0xf1044605 │ │ │ │ movwcs r0, #2064 @ 0x810 │ │ │ │ movwcc lr, #2509 @ 0x9cd │ │ │ │ movwcc lr, #10701 @ 0x29cd │ │ │ │ andscc pc, r0, sp, lsr #17 │ │ │ │ @@ -246834,25 +246900,25 @@ │ │ │ │ ldmvs sl!, {r2, r3, r5, r6, r7, r9, sl, lr} │ │ │ │ ldmdavs r8!, {r0, r1, r3, r4, r5, r6, r7, fp, sp, lr} │ │ │ │ stmia ip!, {r0, r3, r4, r5, r6, fp, sp, lr} │ │ │ │ strbtmi r0, [sl], -pc │ │ │ │ @ instruction: 0xf8ac8a3b │ │ │ │ ldmdahi r0!, {ip, sp} │ │ │ │ @ instruction: 0xf7224651 │ │ │ │ - rsclt pc, sl, #244736 @ 0x3bc00 │ │ │ │ + rsclt pc, sl, #113664 @ 0x1bc00 │ │ │ │ @ instruction: 0xf8598823 │ │ │ │ - b 0x9c9524 │ │ │ │ + b 0x9c9624 │ │ │ │ andsmi r0, r0, r2, lsl #6 │ │ │ │ eorhi r4, r3, r3, lsl #6 │ │ │ │ vraddhn.i16 d19, , q1 │ │ │ │ strcc r0, [r2], -pc, lsl #11 │ │ │ │ bicsle r4, r9, r4, asr #10 │ │ │ │ @ instruction: 0xf7e94658 │ │ │ │ - blmi 0x3c1334 │ │ │ │ - blls 0x25b4e4 │ │ │ │ + blmi 0x3c1434 │ │ │ │ + blls 0x25b5e4 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -246860,20 +246926,20 @@ │ │ │ │ svclt 0x0000fb99 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ strmi fp, [r2], r7, lsl #1 │ │ │ │ - blmi 0xbd2f28 │ │ │ │ + blmi 0xbd3028 │ │ │ │ @ instruction: 0xf50a4615 │ │ │ │ ldmdavs fp, {r6, r8, r9, sl, ip, lr} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ strmi r0, [lr], -r0, lsl #6 │ │ │ │ - stmiami r8, {r0, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + ldmpl r8, {r0, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldmdaeq r5!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ cdp2 7, 15, cr15, cr10, cr9, {7} │ │ │ │ strmi r3, [r4], -r8, lsr #14 │ │ │ │ ldmdbeq r0, {r0, r2, r8, ip, sp, lr, pc} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ stmib sp, {r8, r9, ip, sp}^ │ │ │ │ @ instruction: 0xf8ad3302 │ │ │ │ @@ -246881,28 +246947,28 @@ │ │ │ │ @ instruction: 0x07e3d01c │ │ │ │ @ instruction: 0xf50abf44 │ │ │ │ eorcc r5, r8, #64, 4 │ │ │ │ strbtmi sp, [ip], sl, lsl #8 │ │ │ │ ldmvs fp!, {r1, r3, r4, r5, r7, fp, sp, lr}^ │ │ │ │ ldmdavs r9!, {r3, r4, r5, fp, sp, lr}^ │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ - bhi 0xfd2eb8 │ │ │ │ + bhi 0xfd2fb8 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ ldrbmi r6, [r9], -r8, lsr #16 │ │ │ │ - stc2 7, cr15, [lr], {34} @ 0x22 │ │ │ │ + blx 0xfe4bf2a6 │ │ │ │ ldmdavs r3!, {r1, r5, r6, r7, r9, ip, sp, pc} │ │ │ │ eorscs pc, r2, r8, asr r8 @ │ │ │ │ andsmi r4, r0, r8, asr r0 │ │ │ │ eorsvs r4, r0, r8, asr r0 │ │ │ │ vabal.u8 , d4, d4 │ │ │ │ strcc r1, [r4], -pc, lsl #8 │ │ │ │ bicsle r4, sl, sp, asr #10 │ │ │ │ @ instruction: 0xf7e94650 │ │ │ │ - blmi 0x3c126c │ │ │ │ - blls 0x25b5ac │ │ │ │ + blmi 0x3c136c │ │ │ │ + blls 0x25b6ac │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -246910,21 +246976,21 @@ │ │ │ │ svclt 0x0000fb35 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ strmi fp, [r3], r7, lsl #1 │ │ │ │ - blx 0xfe1ffe00 │ │ │ │ + blx 0xfe1fff00 │ │ │ │ strmi r4, [ip], -fp, lsr #22 │ │ │ │ strbpl pc, [r0, -fp, lsl #10] @ │ │ │ │ movwls r6, #22555 @ 0x581b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xf6414616 │ │ │ │ - vmul.f d20, d16, d0[2] │ │ │ │ + @ instruction: 0xf2c059d8 │ │ │ │ @ instruction: 0xf7e90935 │ │ │ │ @ instruction: 0x373afe95 │ │ │ │ @ instruction: 0xf1044605 │ │ │ │ movwcs r0, #2064 @ 0x810 │ │ │ │ movwcc lr, #2509 @ 0x9cd │ │ │ │ movwcc lr, #10701 @ 0x29cd │ │ │ │ andscc pc, r0, sp, lsr #17 │ │ │ │ @@ -246935,25 +247001,25 @@ │ │ │ │ ldmvs sl!, {r2, r3, r5, r6, r7, r9, sl, lr} │ │ │ │ ldmdavs r8!, {r0, r1, r3, r4, r5, r6, r7, fp, sp, lr} │ │ │ │ stmia ip!, {r0, r3, r4, r5, r6, fp, sp, lr} │ │ │ │ strbtmi r0, [sl], -pc │ │ │ │ @ instruction: 0xf8ac8a3b │ │ │ │ ldmdahi r0!, {ip, sp} │ │ │ │ @ instruction: 0xf7224651 │ │ │ │ - rsclt pc, sl, #356 @ 0x164 │ │ │ │ + rsclt pc, sl, #3472 @ 0xd90 │ │ │ │ @ instruction: 0xf8598823 │ │ │ │ - b 0x9c96b8 │ │ │ │ + b 0x9c97b8 │ │ │ │ andsmi r0, r0, r2, lsl #6 │ │ │ │ eorhi r4, r3, r3, lsl #6 │ │ │ │ vraddhn.i16 d19, , q1 │ │ │ │ strcc r0, [r2], -pc, lsl #11 │ │ │ │ bicsle r4, r9, r4, asr #10 │ │ │ │ @ instruction: 0xf7e94658 │ │ │ │ - blmi 0x3c11a0 │ │ │ │ - blls 0x25b678 │ │ │ │ + blmi 0x3c12a0 │ │ │ │ + blls 0x25b778 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -246961,20 +247027,20 @@ │ │ │ │ svclt 0x0000facf │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ strmi fp, [r2], r7, lsl #1 │ │ │ │ - blmi 0xbd30bc │ │ │ │ + blmi 0xbd31bc │ │ │ │ @ instruction: 0xf50a4615 │ │ │ │ ldmdavs fp, {r6, r8, r9, sl, ip, lr} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ strmi r0, [lr], -r0, lsl #6 │ │ │ │ - stmiami r8, {r0, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + ldmpl r8, {r0, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldmdaeq r5!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ cdp2 7, 3, cr15, cr0, cr9, {7} │ │ │ │ strmi r3, [r4], -r8, lsr #14 │ │ │ │ ldmdbeq r0, {r0, r2, r8, ip, sp, lr, pc} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ stmib sp, {r8, r9, ip, sp}^ │ │ │ │ @ instruction: 0xf8ad3302 │ │ │ │ @@ -246982,28 +247048,28 @@ │ │ │ │ @ instruction: 0x07e3d01c │ │ │ │ @ instruction: 0xf50abf44 │ │ │ │ eorcc r5, r8, #64, 4 │ │ │ │ strbtmi sp, [ip], sl, lsl #8 │ │ │ │ ldmvs fp!, {r1, r3, r4, r5, r7, fp, sp, lr}^ │ │ │ │ ldmdavs r9!, {r3, r4, r5, fp, sp, lr}^ │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ - bhi 0xfd304c │ │ │ │ + bhi 0xfd314c │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ ldrbmi r6, [r9], -r8, lsr #16 │ │ │ │ - blx 0xff1bf33c │ │ │ │ + blx 0x11bf43c │ │ │ │ ldmdavs r3!, {r1, r5, r6, r7, r9, ip, sp, pc} │ │ │ │ eorscs pc, r2, r8, asr r8 @ │ │ │ │ andsmi r4, r0, r8, asr r0 │ │ │ │ eorsvs r4, r0, r8, asr r0 │ │ │ │ vabal.u8 , d4, d4 │ │ │ │ strcc r1, [r4], -pc, lsl #8 │ │ │ │ bicsle r4, sl, sp, asr #10 │ │ │ │ @ instruction: 0xf7e94650 │ │ │ │ - blmi 0x3c10d8 │ │ │ │ - blls 0x25b740 │ │ │ │ + blmi 0x3c11d8 │ │ │ │ + blls 0x25b840 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -247011,21 +247077,21 @@ │ │ │ │ svclt 0x0000fa6b │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ strmi fp, [r3], r9, lsl #1 │ │ │ │ - blx 0xfe1fff94 │ │ │ │ + blx 0xfe200094 │ │ │ │ strmi r4, [ip], -sp, lsr #22 │ │ │ │ strbpl pc, [r0, -fp, lsl #10] @ │ │ │ │ movwls r6, #30747 @ 0x781b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xf6414616 │ │ │ │ - vmul.f d20, d16, d0[2] │ │ │ │ + @ instruction: 0xf2c059d8 │ │ │ │ @ instruction: 0xf7e90935 │ │ │ │ ldrcc pc, [sl, -fp, asr #27]! │ │ │ │ @ instruction: 0xf1044605 │ │ │ │ movwcs r0, #2064 @ 0x810 │ │ │ │ movwcc lr, #10701 @ 0x29cd │ │ │ │ movwcc lr, #18893 @ 0x49cd │ │ │ │ andscc pc, r8, sp, lsr #17 │ │ │ │ @@ -247033,30 +247099,30 @@ │ │ │ │ svclt 0x004407eb │ │ │ │ cmpppl r0, fp, lsl #10 @ p-variant is OBSOLETE │ │ │ │ strle r3, [fp], #-314 @ 0xfffffec6 │ │ │ │ stceq 1, cr15, [r8], {13} │ │ │ │ ldmvs fp!, {r0, r3, r4, r5, r6, fp, sp, lr}^ │ │ │ │ ldmvs sl!, {r3, r4, r5, fp, sp, lr} │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ - bhi 0xfebb78 │ │ │ │ + bhi 0xfebc78 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ movwcs r8, #2082 @ 0x822 │ │ │ │ ldrbmi r9, [r1], -r0, lsl #2 │ │ │ │ - @ instruction: 0xf7278830 │ │ │ │ - rsclt pc, sl, #6619136 @ 0x650000 │ │ │ │ + @ instruction: 0xf7268830 │ │ │ │ + rsclt pc, sl, #916 @ 0x394 │ │ │ │ @ instruction: 0xf8598823 │ │ │ │ - b 0x9c9854 │ │ │ │ + b 0x9c9954 │ │ │ │ andsmi r0, r0, r2, lsl #6 │ │ │ │ eorhi r4, r3, r3, lsl #6 │ │ │ │ vraddhn.i16 d19, , q1 │ │ │ │ strcc r0, [r2], -pc, lsl #11 │ │ │ │ bicsle r4, r5, r4, asr #10 │ │ │ │ @ instruction: 0xf7e94658 │ │ │ │ - blmi 0x3c1004 │ │ │ │ - blls 0x2db814 │ │ │ │ + blmi 0x3c1104 │ │ │ │ + blls 0x2db914 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -247064,20 +247130,20 @@ │ │ │ │ svclt 0x0000fa01 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ strmi fp, [r2], r9, lsl #1 │ │ │ │ - blmi 0xc53258 │ │ │ │ + blmi 0xc53358 │ │ │ │ @ instruction: 0xf50a460c │ │ │ │ ldmdavs fp, {r6, r8, r9, sl, ip, lr} │ │ │ │ @ instruction: 0xf04f9307 │ │ │ │ ldrmi r0, [r6], -r0, lsl #6 │ │ │ │ - stmiami r8, {r0, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + ldmpl r8, {r0, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldmdaeq r5!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ stc2l 7, cr15, [r2, #-932]! @ 0xfffffc5c │ │ │ │ strmi r3, [r5], -r8, lsr #14 │ │ │ │ ldmdbeq r0, {r2, r8, ip, sp, lr, pc} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ stmib sp, {r1, r8, r9, ip, sp}^ │ │ │ │ @ instruction: 0xf8ad3304 │ │ │ │ @@ -247090,25 +247156,25 @@ │ │ │ │ ldmdavs r8!, {r0, r1, r3, r4, r5, r6, r7, fp, sp, lr} │ │ │ │ stmia ip!, {r1, r3, r4, r5, r7, fp, sp, lr} │ │ │ │ stmdbge r2, {r0, r1, r2, r3} │ │ │ │ @ instruction: 0xf8ac8a3b │ │ │ │ stmdavs r2!, {ip, sp} │ │ │ │ mrsls r2, LR_irq │ │ │ │ ldmdavs r0!, {r0, r3, r4, r6, r9, sl, lr} │ │ │ │ - @ instruction: 0xf912f729 │ │ │ │ + @ instruction: 0xf892f729 │ │ │ │ stmdavs r3!, {r1, r3, r5, r6, r7, r9, ip, sp, pc} │ │ │ │ eorscs pc, r2, r8, asr r8 @ │ │ │ │ andsmi r4, r0, r8, asr r0 │ │ │ │ eorvs r4, r0, r8, asr r0 │ │ │ │ vraddhn.i16 d19, , q2 │ │ │ │ strcc r1, [r4], -pc, lsl #10 │ │ │ │ bicsle r4, r6, ip, asr #10 │ │ │ │ @ instruction: 0xf7e94650 │ │ │ │ - blmi 0x3c0f34 │ │ │ │ - blls 0x2db8e4 │ │ │ │ + blmi 0x3c1034 │ │ │ │ + blls 0x2db9e4 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -247116,21 +247182,21 @@ │ │ │ │ svclt 0x0000f999 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ strmi fp, [r3], r9, lsl #1 │ │ │ │ - blx 0xfe200138 │ │ │ │ + blx 0xfe200238 │ │ │ │ strmi r4, [ip], -sp, lsr #22 │ │ │ │ strbpl pc, [r0, -fp, lsl #10] @ │ │ │ │ movwls r6, #30747 @ 0x781b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xf6414616 │ │ │ │ - vmul.f d20, d16, d0[2] │ │ │ │ + @ instruction: 0xf2c059d8 │ │ │ │ @ instruction: 0xf7e90935 │ │ │ │ @ instruction: 0x373afcf9 │ │ │ │ @ instruction: 0xf1044605 │ │ │ │ movwcs r0, #2064 @ 0x810 │ │ │ │ movwcc lr, #10701 @ 0x29cd │ │ │ │ movwcc lr, #18893 @ 0x49cd │ │ │ │ andscc pc, r8, sp, lsr #17 │ │ │ │ @@ -247138,30 +247204,30 @@ │ │ │ │ svclt 0x004407eb │ │ │ │ subpl pc, r0, #46137344 @ 0x2c00000 │ │ │ │ strle r3, [fp], #-570 @ 0xfffffdc6 │ │ │ │ stceq 1, cr15, [r8], {13} │ │ │ │ ldmvs fp!, {r1, r3, r4, r5, r7, fp, sp, lr}^ │ │ │ │ ldmdavs r9!, {r3, r4, r5, fp, sp, lr}^ │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ - bhi 0xfec11c │ │ │ │ + bhi 0xfec21c │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ movwcs r8, #2081 @ 0x821 │ │ │ │ andls r8, r0, #48, 16 @ 0x300000 │ │ │ │ @ instruction: 0xf7264652 │ │ │ │ - rsclt pc, sl, #588 @ 0x24c │ │ │ │ + rsclt pc, sl, #19, 30 @ 0x4c │ │ │ │ @ instruction: 0xf8598823 │ │ │ │ - b 0x9c99f8 │ │ │ │ + b 0x9c9af8 │ │ │ │ andsmi r0, r0, r2, lsl #6 │ │ │ │ eorhi r4, r3, r3, lsl #6 │ │ │ │ vraddhn.i16 d19, , q1 │ │ │ │ strcc r0, [r2], -pc, lsl #11 │ │ │ │ bicsle r4, r5, r4, asr #10 │ │ │ │ @ instruction: 0xf7e94658 │ │ │ │ - blmi 0x3c0e60 │ │ │ │ - blls 0x2db9b8 │ │ │ │ + blmi 0x3c0f60 │ │ │ │ + blls 0x2dbab8 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -247169,20 +247235,20 @@ │ │ │ │ svclt 0x0000f92f │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ strmi fp, [r2], r9, lsl #1 │ │ │ │ - blmi 0xc533fc │ │ │ │ + blmi 0xc534fc │ │ │ │ @ instruction: 0xf50a460c │ │ │ │ ldmdavs fp, {r6, r8, r9, sl, ip, lr} │ │ │ │ @ instruction: 0xf04f9307 │ │ │ │ ldrmi r0, [r6], -r0, lsl #6 │ │ │ │ - stmiami r8, {r0, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + ldmpl r8, {r0, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldmdaeq r5!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ ldc2 7, cr15, [r0], {233} @ 0xe9 │ │ │ │ strmi r3, [r5], -r8, lsr #14 │ │ │ │ ldmdbeq r0, {r2, r8, ip, sp, lr, pc} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ stmib sp, {r1, r8, r9, ip, sp}^ │ │ │ │ @ instruction: 0xf8ad3304 │ │ │ │ @@ -247190,30 +247256,30 @@ │ │ │ │ strbeq sp, [fp, r0, lsr #32]! │ │ │ │ @ instruction: 0xf50abf44 │ │ │ │ eorcc r5, r8, #64, 4 │ │ │ │ @ instruction: 0xf10dd40b │ │ │ │ ldmvs sl!, {r3, sl, fp} │ │ │ │ ldmdavs r8!, {r0, r1, r3, r4, r5, r6, r7, fp, sp, lr} │ │ │ │ stmia ip!, {r0, r3, r4, r5, r6, fp, sp, lr} │ │ │ │ - bge 0x181a20 │ │ │ │ + bge 0x181b20 │ │ │ │ @ instruction: 0xf8ac8a3b │ │ │ │ andls r3, r0, #0 │ │ │ │ ldrbmi r2, [sl], -r0, lsl #6 │ │ │ │ ldmdavs r0!, {r0, r5, fp, sp, lr} │ │ │ │ - @ instruction: 0xf840f729 │ │ │ │ + @ instruction: 0xffc0f728 │ │ │ │ stmdavs r3!, {r1, r3, r5, r6, r7, r9, ip, sp, pc} │ │ │ │ eorscs pc, r2, r8, asr r8 @ │ │ │ │ andsmi r4, r0, r8, asr r0 │ │ │ │ eorvs r4, r0, r8, asr r0 │ │ │ │ vraddhn.i16 d19, , q2 │ │ │ │ strcc r1, [r4], -pc, lsl #10 │ │ │ │ bicsle r4, r6, ip, asr #10 │ │ │ │ @ instruction: 0xf7e94650 │ │ │ │ - blmi 0x3c0d90 │ │ │ │ - blls 0x2dba88 │ │ │ │ + blmi 0x3c0e90 │ │ │ │ + blls 0x2dbb88 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -247232,302 +247298,302 @@ │ │ │ │ and r4, r4, r5, lsl #12 │ │ │ │ vraddhn.i16 d19, , q1 │ │ │ │ strbmi r0, [ip, #-1423] @ 0xfffffa71 │ │ │ │ @ instruction: 0x07ebd018 │ │ │ │ @ instruction: 0x4639d5f8 │ │ │ │ @ instruction: 0xf8b44630 │ │ │ │ @ instruction: 0xf7218000 │ │ │ │ - bllt 0x1141530 │ │ │ │ + bllt 0x1141430 │ │ │ │ @ instruction: 0x46404639 │ │ │ │ - cdp2 7, 10, cr15, cr4, cr1, {1} │ │ │ │ + cdp2 7, 2, cr15, cr4, cr1, {1} │ │ │ │ @ instruction: 0x4630b9b8 │ │ │ │ @ instruction: 0x4641463a │ │ │ │ @ instruction: 0xf7363402 │ │ │ │ - vqdmulh.s , , d1[7] │ │ │ │ + @ instruction: 0xf3c5fbed │ │ │ │ strmi r0, [r6], -pc, lsl #11 │ │ │ │ mvnle r4, ip, asr #10 │ │ │ │ @ instruction: 0xf7e94650 │ │ │ │ @ instruction: 0x4630fc91 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0x464087f0 │ │ │ │ @ instruction: 0xf7394639 │ │ │ │ - @ instruction: 0xf50afcad │ │ │ │ + @ instruction: 0xf50afc2d │ │ │ │ strmi r5, [r0], r0, asr #4 │ │ │ │ @ instruction: 0xf0438f53 │ │ │ │ ldrbhi r0, [r3, -r1, lsl #6] │ │ │ │ @ instruction: 0x4630e7db │ │ │ │ @ instruction: 0xf7394639 │ │ │ │ - @ instruction: 0xf50afca1 │ │ │ │ + @ instruction: 0xf50afc21 │ │ │ │ strmi r5, [r6], -r0, asr #4 │ │ │ │ @ instruction: 0xf0438f53 │ │ │ │ ldrbhi r0, [r3, -r1, lsl #6] │ │ │ │ svclt 0x0000e7ca │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strmi r4, [ip], -r2, lsl #13 │ │ │ │ strbpl pc, [r0, -sl, lsl #10] @ │ │ │ │ @ instruction: 0x37284616 │ │ │ │ - blx 0xff7bfabe │ │ │ │ + blx 0xff7bfbbe │ │ │ │ ldmdbeq r0, {r2, r8, ip, sp, lr, pc} │ │ │ │ strbeq r4, [fp, r5, lsl #12]! │ │ │ │ strcc sp, [r4], #-1041 @ 0xfffffbef │ │ │ │ - strne pc, [pc, #-965] @ 0x101763 │ │ │ │ + strne pc, [pc, #-965] @ 0x101863 │ │ │ │ mvnsle r4, ip, asr #10 │ │ │ │ @ instruction: 0xf7e94650 │ │ │ │ @ instruction: 0x4630fc51 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0x463987f0 │ │ │ │ @ instruction: 0xf8d44630 │ │ │ │ @ instruction: 0xf7218000 │ │ │ │ - ldmdblt r8, {r0, r1, r3, r4, r5, r7, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmdblt r8, {r0, r1, r3, r4, r5, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0x46404639 │ │ │ │ - cdp2 7, 11, cr15, cr6, cr1, {1} │ │ │ │ + cdp2 7, 3, cr15, cr6, cr1, {1} │ │ │ │ @ instruction: 0x4630b9b8 │ │ │ │ @ instruction: 0x4641463a │ │ │ │ - mcrr2 7, 3, pc, sl, cr6 @ │ │ │ │ + blx 0xff3bf942 │ │ │ │ ldrb r4, [sl, r6, lsl #12] │ │ │ │ @ instruction: 0x46394630 │ │ │ │ stc2 7, cr15, [r4], {57} @ 0x39 │ │ │ │ subpl pc, r0, #41943040 @ 0x2800000 │ │ │ │ ldrtmi r4, [r9], -r6, lsl #12 │ │ │ │ ldchi 6, cr4, [r3, #-256] @ 0xffffff00 │ │ │ │ movweq pc, #4163 @ 0x1043 @ │ │ │ │ @ instruction: 0xf7218513 │ │ │ │ - stmdacs r0, {r0, r1, r2, r3, r4, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r2, r3, r4, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ strbmi sp, [r0], -r7, ror #1 │ │ │ │ @ instruction: 0xf7394639 │ │ │ │ - @ instruction: 0xf50afc73 │ │ │ │ + @ instruction: 0xf50afbf3 │ │ │ │ strmi r5, [r0], r0, asr #4 │ │ │ │ @ instruction: 0xf0438d13 │ │ │ │ ldrhi r0, [r3, #-769] @ 0xfffffcff │ │ │ │ svclt 0x0000e7db │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strmi r4, [ip], -r2, lsl #13 │ │ │ │ strbpl pc, [r0, -sl, lsl #10] @ │ │ │ │ @ instruction: 0x373ab296 │ │ │ │ - blx 0xfe1bfb6e │ │ │ │ + blx 0xfe1bfc6e │ │ │ │ ldmdbeq r0, {r2, r8, ip, sp, lr, pc} │ │ │ │ and r4, r4, r5, lsl #12 │ │ │ │ vraddhn.i16 d19, , q1 │ │ │ │ strbmi r0, [ip, #-1423] @ 0xfffffa71 │ │ │ │ @ instruction: 0x07ebd018 │ │ │ │ @ instruction: 0x4639d5f8 │ │ │ │ @ instruction: 0xf8b44630 │ │ │ │ @ instruction: 0xf7218000 │ │ │ │ - bllt 0x11413d0 │ │ │ │ + bllt 0x11412d0 │ │ │ │ @ instruction: 0x46404639 │ │ │ │ - ldc2l 7, cr15, [r4, #132]! @ 0x84 │ │ │ │ + ldc2l 7, cr15, [r4, #-132]! @ 0xffffff7c │ │ │ │ @ instruction: 0x4630b9b8 │ │ │ │ @ instruction: 0x4641463a │ │ │ │ @ instruction: 0xf7363402 │ │ │ │ - @ instruction: 0xf3c5fbcd │ │ │ │ + @ instruction: 0xf3c5fb4d │ │ │ │ strmi r0, [r6], -pc, lsl #11 │ │ │ │ mvnle r4, ip, asr #10 │ │ │ │ @ instruction: 0xf7e94650 │ │ │ │ ldrtmi pc, [r0], -r1, ror #23 @ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0x464087f0 │ │ │ │ @ instruction: 0xf7394639 │ │ │ │ - @ instruction: 0xf50afbfd │ │ │ │ + @ instruction: 0xf50afb7d │ │ │ │ strmi r5, [r0], r0, asr #4 │ │ │ │ @ instruction: 0xf0438f53 │ │ │ │ ldrbhi r0, [r3, -r1, lsl #6] │ │ │ │ @ instruction: 0x4630e7db │ │ │ │ @ instruction: 0xf7394639 │ │ │ │ - @ instruction: 0xf50afbf1 │ │ │ │ + @ instruction: 0xf50afb71 │ │ │ │ strmi r5, [r6], -r0, asr #4 │ │ │ │ @ instruction: 0xf0438f53 │ │ │ │ ldrbhi r0, [r3, -r1, lsl #6] │ │ │ │ svclt 0x0000e7ca │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strmi r4, [ip], -r2, lsl #13 │ │ │ │ strbpl pc, [r0, -sl, lsl #10] @ │ │ │ │ @ instruction: 0x37284616 │ │ │ │ - blx 0xbbfc1e │ │ │ │ + blx 0xbbfd1e │ │ │ │ ldmdbeq r0, {r2, r8, ip, sp, lr, pc} │ │ │ │ strbeq r4, [fp, r5, lsl #12]! │ │ │ │ strcc sp, [r4], #-1041 @ 0xfffffbef │ │ │ │ - strne pc, [pc, #-965] @ 0x1018c3 │ │ │ │ + strne pc, [pc, #-965] @ 0x1019c3 │ │ │ │ mvnsle r4, ip, asr #10 │ │ │ │ @ instruction: 0xf7e94650 │ │ │ │ ldrtmi pc, [r0], -r1, lsr #23 @ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0x463987f0 │ │ │ │ @ instruction: 0xf8d44630 │ │ │ │ @ instruction: 0xf7218000 │ │ │ │ - ldmdblt r8, {r0, r1, r3, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmdblt r8, {r0, r1, r3, r7, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0x46404639 │ │ │ │ - cdp2 7, 0, cr15, cr6, cr1, {1} │ │ │ │ + stc2 7, cr15, [r6, #132] @ 0x84 │ │ │ │ @ instruction: 0x4630b9b8 │ │ │ │ @ instruction: 0x4641463a │ │ │ │ - blx 0xfebbf9a2 │ │ │ │ + blx 0xbbfaa2 │ │ │ │ ldrb r4, [sl, r6, lsl #12] │ │ │ │ @ instruction: 0x46394630 │ │ │ │ - blx 0xff63f9ba │ │ │ │ + blx 0x163faba │ │ │ │ subpl pc, r0, #41943040 @ 0x2800000 │ │ │ │ ldrtmi r4, [r9], -r6, lsl #12 │ │ │ │ ldchi 6, cr4, [r3, #-256] @ 0xffffff00 │ │ │ │ movweq pc, #4163 @ 0x1043 @ │ │ │ │ @ instruction: 0xf7218513 │ │ │ │ - stmdacs r0, {r0, r1, r2, r3, r5, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r2, r3, r5, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ strbmi sp, [r0], -r7, ror #1 │ │ │ │ @ instruction: 0xf7394639 │ │ │ │ - @ instruction: 0xf50afbc3 │ │ │ │ + @ instruction: 0xf50afb43 │ │ │ │ strmi r5, [r0], r0, asr #4 │ │ │ │ @ instruction: 0xf0438d13 │ │ │ │ ldrhi r0, [r3, #-769] @ 0xfffffcff │ │ │ │ svclt 0x0000e7db │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strmi r4, [ip], -r2, lsl #13 │ │ │ │ strbpl pc, [r0, -sl, lsl #10] @ │ │ │ │ @ instruction: 0x373ab296 │ │ │ │ - blx 0xff5bfccc │ │ │ │ + blx 0xff5bfdcc │ │ │ │ ldmdbeq r0, {r2, r8, ip, sp, lr, pc} │ │ │ │ and r4, r4, r5, lsl #12 │ │ │ │ vraddhn.i16 d19, , q1 │ │ │ │ strbmi r0, [ip, #-1423] @ 0xfffffa71 │ │ │ │ @ instruction: 0x07ebd019 │ │ │ │ @ instruction: 0x4639d5f8 │ │ │ │ @ instruction: 0xf8b44630 │ │ │ │ @ instruction: 0xf7218000 │ │ │ │ - bllt 0x1341270 │ │ │ │ + bllt 0x1341170 │ │ │ │ @ instruction: 0x46404639 │ │ │ │ - stc2l 7, cr15, [r4, #-132] @ 0xffffff7c │ │ │ │ + stc2l 7, cr15, [r4], {33} @ 0x21 │ │ │ │ ldrtmi fp, [r0], -r0, asr #19 │ │ │ │ vqshlu.s8 d20, d26, #0 │ │ │ │ strcc r0, [r2], #-270 @ 0xfffffef2 │ │ │ │ - blx 0x43fa3e │ │ │ │ - streq pc, [pc, #965] @ 0x10212d │ │ │ │ + blx 0xfe43fb3c │ │ │ │ + streq pc, [pc, #965] @ 0x10222d │ │ │ │ strbmi r4, [ip, #-1542] @ 0xfffff9fa │ │ │ │ ldrbmi sp, [r0], -r5, ror #3 │ │ │ │ - blx 0xd3fd1a │ │ │ │ + blx 0xd3fe1a │ │ │ │ tstcs r0, r0, lsr r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ ldrtmi r4, [r9], -r0, asr #12 │ │ │ │ - blx 0x143fa76 │ │ │ │ + blx 0xff43fb74 │ │ │ │ subpl pc, r0, #41943040 @ 0x2800000 │ │ │ │ svchi 0x00534680 │ │ │ │ movweq pc, #4163 @ 0x1043 @ │ │ │ │ @ instruction: 0xe7da8753 │ │ │ │ @ instruction: 0x46394630 │ │ │ │ - blx 0x113fa8e │ │ │ │ + blx 0xff13fb8c │ │ │ │ subpl pc, r0, #41943040 @ 0x2800000 │ │ │ │ svchi 0x00534606 │ │ │ │ movweq pc, #4163 @ 0x1043 @ │ │ │ │ @ instruction: 0xe7c98753 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strmi r4, [ip], -r2, lsl #13 │ │ │ │ strbpl pc, [r0, -sl, lsl #10] @ │ │ │ │ @ instruction: 0x37284616 │ │ │ │ - blx 0x1fbfd7c │ │ │ │ + blx 0x1fbfe7c │ │ │ │ ldmdbeq r0, {r2, r8, ip, sp, lr, pc} │ │ │ │ strbeq r4, [fp, r5, lsl #12]! │ │ │ │ strcc sp, [r4], #-1041 @ 0xfffffbef │ │ │ │ - strne pc, [pc, #-965] @ 0x101a23 │ │ │ │ + strne pc, [pc, #-965] @ 0x101b23 │ │ │ │ mvnsle r4, ip, asr #10 │ │ │ │ @ instruction: 0xf7e94650 │ │ │ │ @ instruction: 0x4630faf1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0x463987f0 │ │ │ │ @ instruction: 0xf8d44630 │ │ │ │ @ instruction: 0xf7218000 │ │ │ │ - stmdblt r0!, {r0, r1, r3, r4, r6, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + stmdblt r0!, {r0, r1, r3, r4, r6, r7, sl, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0x46404639 │ │ │ │ - ldc2l 7, cr15, [r6, #-132] @ 0xffffff7c │ │ │ │ + ldc2l 7, cr15, [r6], {33} @ 0x21 │ │ │ │ ldrtmi fp, [r0], -r0, asr #19 │ │ │ │ @ instruction: 0xf028463a │ │ │ │ @ instruction: 0xf7364100 │ │ │ │ - strmi pc, [r6], -r9, ror #21 │ │ │ │ + strmi pc, [r6], -r9, ror #20 │ │ │ │ @ instruction: 0x4630e7d9 │ │ │ │ @ instruction: 0xf7394639 │ │ │ │ - @ instruction: 0xf50afb23 │ │ │ │ + @ instruction: 0xf50afaa3 │ │ │ │ strmi r5, [r6], -r0, asr #4 │ │ │ │ @ instruction: 0x46404639 │ │ │ │ @ instruction: 0xf0438d13 │ │ │ │ ldrhi r0, [r3, #-769] @ 0xfffffcff │ │ │ │ - ldc2 7, cr15, [lr, #-132]! @ 0xffffff7c │ │ │ │ + ldc2 7, cr15, [lr], #132 @ 0x84 │ │ │ │ rscle r2, r6, r0, lsl #16 │ │ │ │ ldrtmi r4, [r9], -r0, asr #12 │ │ │ │ - blx 0x5bfb3e │ │ │ │ + blx 0xfe5bfc3c │ │ │ │ subpl pc, r0, #41943040 @ 0x2800000 │ │ │ │ ldchi 6, cr4, [r3, #-512] @ 0xfffffe00 │ │ │ │ movweq pc, #4163 @ 0x1043 @ │ │ │ │ bfi r8, r3, #10, #17 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strmi r4, [ip], -r2, lsl #13 │ │ │ │ strbpl pc, [r0, -sl, lsl #10] @ │ │ │ │ @ instruction: 0x373ab296 │ │ │ │ - blx 0x9bfe2c │ │ │ │ + blx 0x9bff2c │ │ │ │ ldmdbeq r0, {r2, r8, ip, sp, lr, pc} │ │ │ │ and r4, r4, r5, lsl #12 │ │ │ │ vraddhn.i16 d19, , q1 │ │ │ │ strbmi r0, [ip, #-1423] @ 0xfffffa71 │ │ │ │ @ instruction: 0x07ebd019 │ │ │ │ @ instruction: 0x4639d5f8 │ │ │ │ @ instruction: 0xf8b44630 │ │ │ │ @ instruction: 0xf7218000 │ │ │ │ - bllt 0x1341110 │ │ │ │ + bllt 0x1341010 │ │ │ │ @ instruction: 0x46404639 │ │ │ │ ldc2 7, cr15, [r4], {33} @ 0x21 │ │ │ │ ldrtmi fp, [r0], -r0, asr #19 │ │ │ │ vqshlu.s8 d20, d26, #0 │ │ │ │ strcc r0, [r2], #-270 @ 0xfffffef2 │ │ │ │ - blx 0x1c3fb9c │ │ │ │ - streq pc, [pc, #965] @ 0x10228d │ │ │ │ + @ instruction: 0xf9ecf736 │ │ │ │ + streq pc, [pc, #965] @ 0x10238d │ │ │ │ strbmi r4, [ip, #-1542] @ 0xfffff9fa │ │ │ │ ldrbmi sp, [r0], -r5, ror #3 │ │ │ │ - blx 0xfe13fe78 │ │ │ │ + blx 0xfe13ff78 │ │ │ │ tstcs r0, r0, lsr r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ ldrtmi r4, [r9], -r0, asr #12 │ │ │ │ - blx 0xfe83fbd4 │ │ │ │ + blx 0x83fcd4 │ │ │ │ subpl pc, r0, #41943040 @ 0x2800000 │ │ │ │ svchi 0x00534680 │ │ │ │ movweq pc, #4163 @ 0x1043 @ │ │ │ │ @ instruction: 0xe7da8753 │ │ │ │ @ instruction: 0x46394630 │ │ │ │ - blx 0xfe53fbec │ │ │ │ + blx 0x53fcec │ │ │ │ subpl pc, r0, #41943040 @ 0x2800000 │ │ │ │ svchi 0x00534606 │ │ │ │ movweq pc, #4163 @ 0x1043 @ │ │ │ │ @ instruction: 0xe7c98753 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -247535,43 +247601,43 @@ │ │ │ │ strmi r4, [ip], -r2, lsl #13 │ │ │ │ strbpl pc, [r0, -sl, lsl #10] @ │ │ │ │ @ instruction: 0x37284616 │ │ │ │ @ instruction: 0xf9caf7e9 │ │ │ │ ldmdbeq r0, {r2, r8, ip, sp, lr, pc} │ │ │ │ strbeq r4, [fp, r5, lsl #12]! │ │ │ │ strcc sp, [r4], #-1041 @ 0xfffffbef │ │ │ │ - strne pc, [pc, #-965] @ 0x101b83 │ │ │ │ + strne pc, [pc, #-965] @ 0x101c83 │ │ │ │ mvnsle r4, ip, asr #10 │ │ │ │ @ instruction: 0xf7e94650 │ │ │ │ ldrtmi pc, [r0], -r1, asr #20 @ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0x463987f0 │ │ │ │ @ instruction: 0xf8d44630 │ │ │ │ @ instruction: 0xf7218000 │ │ │ │ - stmdblt r0!, {r0, r1, r3, r5, r7, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + stmdblt r0!, {r0, r1, r3, r5, sl, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0x46404639 │ │ │ │ - stc2 7, cr15, [r6], #132 @ 0x84 │ │ │ │ + stc2 7, cr15, [r6], #-132 @ 0xffffff7c │ │ │ │ ldrtmi fp, [r0], -r0, asr #19 │ │ │ │ @ instruction: 0xf028463a │ │ │ │ @ instruction: 0xf7364100 │ │ │ │ - strmi pc, [r6], -r9, asr #20 │ │ │ │ + strmi pc, [r6], -r9, asr #19 │ │ │ │ @ instruction: 0x4630e7d9 │ │ │ │ @ instruction: 0xf7394639 │ │ │ │ - @ instruction: 0xf50afa73 │ │ │ │ + @ instruction: 0xf50af9f3 │ │ │ │ strmi r5, [r6], -r0, asr #4 │ │ │ │ @ instruction: 0x46404639 │ │ │ │ @ instruction: 0xf0438d13 │ │ │ │ ldrhi r0, [r3, #-769] @ 0xfffffcff │ │ │ │ stc2 7, cr15, [lr], {33} @ 0x21 │ │ │ │ rscle r2, r6, r0, lsl #16 │ │ │ │ ldrtmi r4, [r9], -r0, asr #12 │ │ │ │ - blx 0x19bfc9c │ │ │ │ + @ instruction: 0xf9e2f739 │ │ │ │ subpl pc, r0, #41943040 @ 0x2800000 │ │ │ │ ldchi 6, cr4, [r3, #-512] @ 0xfffffe00 │ │ │ │ movweq pc, #4163 @ 0x1043 @ │ │ │ │ bfi r8, r3, #10, #17 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -247587,30 +247653,30 @@ │ │ │ │ strmi r2, [r6], -r3, lsl #10 │ │ │ │ strbmi r4, [r8], -r7, lsr #12 │ │ │ │ @ instruction: 0xf922f7e9 │ │ │ │ strmi lr, [r2], #-2509 @ 0xfffff633 │ │ │ │ stmib sp, {r0, ip, pc}^ │ │ │ │ @ instruction: 0xf8ad4404 │ │ │ │ eormi r4, lr, #24 │ │ │ │ - blx 0x12b60a4 │ │ │ │ + blx 0x12b61a4 │ │ │ │ ldrbeq pc, [fp, r4, lsl #6] @ │ │ │ │ @ instruction: 0xf509bf44 │ │ │ │ eorscc r5, sl, #64, 4 │ │ │ │ @ instruction: 0xf10dd410 │ │ │ │ @ instruction: 0xf8d80c08 │ │ │ │ @ instruction: 0xf8d82008 │ │ │ │ @ instruction: 0xf8d8300c │ │ │ │ @ instruction: 0xf8d80000 │ │ │ │ stmia ip!, {r2, ip} │ │ │ │ - bge 0x18207c │ │ │ │ + bge 0x18217c │ │ │ │ @ instruction: 0x3010f8b8 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ andne pc, r4, sl, lsr r8 @ │ │ │ │ andeq pc, r4, fp, lsr r8 @ │ │ │ │ - mcr2 7, 4, pc, cr0, cr6, {1} @ │ │ │ │ + mcr2 7, 0, pc, cr0, cr6, {1} @ │ │ │ │ svclt 0x000c2800 │ │ │ │ movwcs r4, #1579 @ 0x62b │ │ │ │ adceq r4, sp, pc, lsl r3 │ │ │ │ ldccs 4, cr3, [r0], {2} │ │ │ │ bicsle fp, r4, sp, lsr #5 │ │ │ │ strbmi r9, [r8], -r1, lsl #20 │ │ │ │ stccc 8, cr15, [ip], #868 @ 0x364 │ │ │ │ @@ -247635,15 +247701,15 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ addlt r4, r9, r4, lsr fp │ │ │ │ strcs r4, [r0, #-1665] @ 0xfffff97f │ │ │ │ stmdapl r0, {r0, r3, r8, sl, ip, sp, lr, pc}^ │ │ │ │ movwls r6, #30747 @ 0x781b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - blx 0x8d3b04 │ │ │ │ + blx 0x8d3c04 │ │ │ │ @ instruction: 0xf108fa82 │ │ │ │ @ instruction: 0xf7e9083a │ │ │ │ strcs pc, [r3], #-2293 @ 0xfffff70b │ │ │ │ strtmi r4, [pc], -r6, lsl #12 │ │ │ │ @ instruction: 0xf7e94648 │ │ │ │ stmib sp, {r0, r2, r3, r5, r7, fp, ip, sp, lr, pc}^ │ │ │ │ andls r5, r1, r2, lsl #10 │ │ │ │ @@ -247660,15 +247726,15 @@ │ │ │ │ ldrdeq pc, [r0], -r8 │ │ │ │ ldrdne pc, [r4], -r8 │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ @ instruction: 0xf8b8aa02 │ │ │ │ @ instruction: 0xf8ac3010 │ │ │ │ @ instruction: 0xf83b3000 │ │ │ │ ldrbmi r0, [r1], -r5 │ │ │ │ - mcr2 7, 0, pc, cr12, cr6, {1} @ │ │ │ │ + stc2 7, cr15, [ip, #216] @ 0xd8 │ │ │ │ svclt 0x000c2800 │ │ │ │ movwcs r4, #1571 @ 0x623 │ │ │ │ adceq r4, r4, pc, lsl r3 │ │ │ │ ldccs 5, cr3, [r0, #-8] │ │ │ │ bicsle fp, r5, r4, lsr #5 │ │ │ │ strbmi r9, [r8], -r1, lsl #20 │ │ │ │ stccc 8, cr15, [ip], #868 @ 0x364 │ │ │ │ @@ -247703,30 +247769,30 @@ │ │ │ │ strmi r2, [r7], -pc, lsl #10 │ │ │ │ strbmi r4, [r8], -r6, lsr #12 │ │ │ │ @ instruction: 0xf83af7e9 │ │ │ │ strmi lr, [r2], #-2509 @ 0xfffff633 │ │ │ │ stmib sp, {r0, ip, pc}^ │ │ │ │ @ instruction: 0xf8ad4404 │ │ │ │ eormi r4, pc, #24 │ │ │ │ - blx 0x12f6274 │ │ │ │ + blx 0x12f6374 │ │ │ │ ldrbeq pc, [fp, r4, lsl #6] @ │ │ │ │ @ instruction: 0xf509bf44 │ │ │ │ eorcc r5, r8, #64, 4 │ │ │ │ @ instruction: 0xf10dd410 │ │ │ │ @ instruction: 0xf8d80c08 │ │ │ │ @ instruction: 0xf8d82008 │ │ │ │ @ instruction: 0xf8d8300c │ │ │ │ @ instruction: 0xf8d80000 │ │ │ │ stmia ip!, {r2, ip} │ │ │ │ - bge 0x18224c │ │ │ │ + bge 0x18234c │ │ │ │ @ instruction: 0x3010f8b8 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ andne pc, r4, sl, asr r8 @ │ │ │ │ andeq pc, r4, fp, asr r8 @ │ │ │ │ - stc2 7, cr15, [r0, #216]! @ 0xd8 │ │ │ │ + stc2 7, cr15, [r0, #-216]! @ 0xffffff28 │ │ │ │ svclt 0x000c2800 │ │ │ │ movwcs r4, #1579 @ 0x62b │ │ │ │ @ instruction: 0x012d431e │ │ │ │ ldccs 4, cr3, [r0], {4} │ │ │ │ bicsle fp, r4, sp, lsr #5 │ │ │ │ strbmi r9, [r8], -r1, lsl #20 │ │ │ │ stccc 8, cr15, [ip], #868 @ 0x364 │ │ │ │ @@ -247761,43 +247827,43 @@ │ │ │ │ strmi r2, [r7], -pc, lsl #10 │ │ │ │ strbmi r4, [r8], -r6, lsr #12 │ │ │ │ @ instruction: 0xffc6f7e8 │ │ │ │ strmi lr, [r2], #-2509 @ 0xfffff633 │ │ │ │ stmib sp, {r0, ip, pc}^ │ │ │ │ @ instruction: 0xf8ad4404 │ │ │ │ eormi r4, pc, #24 │ │ │ │ - blx 0x12f6358 │ │ │ │ + blx 0x12f6458 │ │ │ │ ldrbeq pc, [fp, r4, lsl #6] @ │ │ │ │ @ instruction: 0xf509bf44 │ │ │ │ eorcc r5, r8, #64, 4 │ │ │ │ @ instruction: 0xf10dd410 │ │ │ │ @ instruction: 0xf8d80c08 │ │ │ │ @ instruction: 0xf8d82008 │ │ │ │ @ instruction: 0xf8d8300c │ │ │ │ @ instruction: 0xf8d80000 │ │ │ │ stmia ip!, {r2, ip} │ │ │ │ - bge 0x182334 │ │ │ │ + bge 0x182434 │ │ │ │ @ instruction: 0x3010f8b8 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ andeq pc, r4, fp, asr r8 @ │ │ │ │ @ instruction: 0xf7364651 │ │ │ │ - stmdacs r0, {r0, r2, r3, r5, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r2, r3, r5, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ strtmi fp, [fp], -ip, lsl #30 │ │ │ │ tstmi lr, #0, 6 │ │ │ │ strcc r0, [r4], #-301 @ 0xfffffed3 │ │ │ │ adclt r2, sp, #16, 24 @ 0x1000 │ │ │ │ - bls 0x176a74 │ │ │ │ + bls 0x176b74 │ │ │ │ @ instruction: 0xf8d94648 │ │ │ │ andsmi r3, r7, ip, lsr #25 │ │ │ │ - b 0x9d2424 │ │ │ │ + b 0x9d2524 │ │ │ │ adcslt r0, r6, #134217728 @ 0x8000000 │ │ │ │ @ instruction: 0xf8c94333 │ │ │ │ @ instruction: 0xf7e93cac │ │ │ │ - blmi 0x3c0470 │ │ │ │ - blls 0x2dc3a8 │ │ │ │ + blmi 0x3c0570 │ │ │ │ + blls 0x2dc4a8 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -247819,30 +247885,30 @@ │ │ │ │ strmi r2, [r6], -r3, lsl #10 │ │ │ │ strbmi r4, [r8], -r7, lsr #12 │ │ │ │ @ instruction: 0xff52f7e8 │ │ │ │ strmi lr, [r2], #-2509 @ 0xfffff633 │ │ │ │ stmib sp, {r0, ip, pc}^ │ │ │ │ @ instruction: 0xf8ad4404 │ │ │ │ eormi r4, lr, #24 │ │ │ │ - blx 0x12b6444 │ │ │ │ + blx 0x12b6544 │ │ │ │ ldrbeq pc, [fp, r4, lsl #6] @ │ │ │ │ @ instruction: 0xf509bf44 │ │ │ │ eorscc r5, sl, #64, 4 │ │ │ │ @ instruction: 0xf10dd410 │ │ │ │ @ instruction: 0xf8d80c08 │ │ │ │ @ instruction: 0xf8d82008 │ │ │ │ @ instruction: 0xf8d8300c │ │ │ │ @ instruction: 0xf8d80000 │ │ │ │ stmia ip!, {r2, ip} │ │ │ │ - bge 0x18241c │ │ │ │ + bge 0x18251c │ │ │ │ @ instruction: 0x3010f8b8 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ andne pc, r4, sl, lsr r8 @ │ │ │ │ andeq pc, r4, fp, lsr r8 @ │ │ │ │ - ldc2 7, cr15, [r0], #216 @ 0xd8 │ │ │ │ + ldc2 7, cr15, [r0], #-216 @ 0xffffff28 │ │ │ │ svclt 0x00142800 │ │ │ │ movwcs r4, #1579 @ 0x62b │ │ │ │ adceq r4, sp, pc, lsl r3 │ │ │ │ ldccs 4, cr3, [r0], {2} │ │ │ │ bicsle fp, r4, sp, lsr #5 │ │ │ │ strbmi r9, [r8], -r1, lsl #20 │ │ │ │ stccc 8, cr15, [ip], #868 @ 0x364 │ │ │ │ @@ -247856,26 +247922,26 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r9, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - blx 0xff1beb2a │ │ │ │ + blx 0xff1bec2a │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ addlt r4, r9, r4, lsr fp │ │ │ │ strcs r4, [r0, #-1665] @ 0xfffff97f │ │ │ │ stmdapl r0, {r0, r3, r8, sl, ip, sp, lr, pc}^ │ │ │ │ movwls r6, #30747 @ 0x781b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - blx 0x8d3ea4 │ │ │ │ + blx 0x8d3fa4 │ │ │ │ @ instruction: 0xf108fa82 │ │ │ │ @ instruction: 0xf7e8083a │ │ │ │ strcs pc, [r3], #-3877 @ 0xfffff0db │ │ │ │ strtmi r4, [pc], -r6, lsl #12 │ │ │ │ @ instruction: 0xf7e84648 │ │ │ │ stmib sp, {r0, r2, r3, r4, r6, r7, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ andls r5, r1, r2, lsl #10 │ │ │ │ @@ -247892,15 +247958,15 @@ │ │ │ │ ldrdeq pc, [r0], -r8 │ │ │ │ ldrdne pc, [r4], -r8 │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ @ instruction: 0xf8b8aa02 │ │ │ │ @ instruction: 0xf8ac3010 │ │ │ │ @ instruction: 0xf83b3000 │ │ │ │ ldrbmi r0, [r1], -r5 │ │ │ │ - ldc2 7, cr15, [ip], #-216 @ 0xffffff28 │ │ │ │ + blx 0xff0402b6 │ │ │ │ svclt 0x00142800 │ │ │ │ movwcs r4, #1571 @ 0x623 │ │ │ │ adceq r4, r4, pc, lsl r3 │ │ │ │ ldccs 5, cr3, [r0, #-8] │ │ │ │ bicsle fp, r5, r4, lsr #5 │ │ │ │ strbmi r9, [r8], -r1, lsl #20 │ │ │ │ stccc 8, cr15, [ip], #868 @ 0x364 │ │ │ │ @@ -247914,15 +247980,15 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r9, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - blx 0x14bec12 │ │ │ │ + blx 0x14bed12 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ addlt r4, r9, r4, lsr fp │ │ │ │ strcs r4, [r0], #-1665 @ 0xfffff97f │ │ │ │ @@ -247935,30 +248001,30 @@ │ │ │ │ strmi r2, [r7], -pc, lsl #10 │ │ │ │ strbmi r4, [r8], -r6, lsr #12 │ │ │ │ cdp2 7, 6, cr15, cr10, cr8, {7} │ │ │ │ strmi lr, [r2], #-2509 @ 0xfffff633 │ │ │ │ stmib sp, {r0, ip, pc}^ │ │ │ │ @ instruction: 0xf8ad4404 │ │ │ │ eormi r4, pc, #24 │ │ │ │ - blx 0x12f6614 │ │ │ │ + blx 0x12f6714 │ │ │ │ ldrbeq pc, [fp, r4, lsl #6] @ │ │ │ │ @ instruction: 0xf509bf44 │ │ │ │ eorcc r5, r8, #64, 4 │ │ │ │ @ instruction: 0xf10dd410 │ │ │ │ @ instruction: 0xf8d80c08 │ │ │ │ @ instruction: 0xf8d82008 │ │ │ │ @ instruction: 0xf8d8300c │ │ │ │ @ instruction: 0xf8d80000 │ │ │ │ stmia ip!, {r2, ip} │ │ │ │ - bge 0x1825ec │ │ │ │ + bge 0x1826ec │ │ │ │ @ instruction: 0x3010f8b8 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ andne pc, r4, sl, asr r8 @ │ │ │ │ andeq pc, r4, fp, asr r8 @ │ │ │ │ - blx 0xff54029e │ │ │ │ + blx 0x154039e │ │ │ │ svclt 0x00142800 │ │ │ │ movwcs r4, #1579 @ 0x62b │ │ │ │ @ instruction: 0x012d431e │ │ │ │ ldccs 4, cr3, [r0], {4} │ │ │ │ bicsle fp, r4, sp, lsr #5 │ │ │ │ strbmi r9, [r8], -r1, lsl #20 │ │ │ │ stccc 8, cr15, [ip], #868 @ 0x364 │ │ │ │ @@ -247972,15 +248038,15 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r9, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - blx 0xff7becf8 │ │ │ │ + blx 0xff7bedf8 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ addlt r4, r9, r4, lsr fp │ │ │ │ strcs r4, [r0], #-1665 @ 0xfffff97f │ │ │ │ @@ -247993,43 +248059,43 @@ │ │ │ │ strmi r2, [r7], -pc, lsl #10 │ │ │ │ strbmi r4, [r8], -r6, lsr #12 │ │ │ │ ldc2l 7, cr15, [r6, #928]! @ 0x3a0 │ │ │ │ strmi lr, [r2], #-2509 @ 0xfffff633 │ │ │ │ stmib sp, {r0, ip, pc}^ │ │ │ │ @ instruction: 0xf8ad4404 │ │ │ │ eormi r4, pc, #24 │ │ │ │ - blx 0x12f66f8 │ │ │ │ + blx 0x12f67f8 │ │ │ │ ldrbeq pc, [fp, r4, lsl #6] @ │ │ │ │ @ instruction: 0xf509bf44 │ │ │ │ eorcc r5, r8, #64, 4 │ │ │ │ @ instruction: 0xf10dd410 │ │ │ │ @ instruction: 0xf8d80c08 │ │ │ │ @ instruction: 0xf8d82008 │ │ │ │ @ instruction: 0xf8d8300c │ │ │ │ @ instruction: 0xf8d80000 │ │ │ │ stmia ip!, {r2, ip} │ │ │ │ - bge 0x1826d4 │ │ │ │ + bge 0x1827d4 │ │ │ │ @ instruction: 0x3010f8b8 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ andeq pc, r4, fp, asr r8 @ │ │ │ │ @ instruction: 0xf7364651 │ │ │ │ - stmdacs r0, {r0, r2, r3, r4, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r2, r3, r4, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ qadd16mi fp, fp, r4 │ │ │ │ tstmi lr, #0, 6 │ │ │ │ strcc r0, [r4], #-301 @ 0xfffffed3 │ │ │ │ adclt r2, sp, #16, 24 @ 0x1000 │ │ │ │ - bls 0x176e14 │ │ │ │ + bls 0x176f14 │ │ │ │ @ instruction: 0xf8d94648 │ │ │ │ andsmi r3, r7, ip, lsr #25 │ │ │ │ - b 0x9d27c4 │ │ │ │ + b 0x9d28c4 │ │ │ │ adcslt r0, r6, #134217728 @ 0x8000000 │ │ │ │ @ instruction: 0xf8c94333 │ │ │ │ @ instruction: 0xf7e83cac │ │ │ │ - blmi 0x3c20d0 │ │ │ │ - blls 0x2dc748 │ │ │ │ + blmi 0x3c21d0 │ │ │ │ + blls 0x2dc848 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -248051,30 +248117,30 @@ │ │ │ │ strmi r2, [r6], -r3, lsl #10 │ │ │ │ strbmi r4, [r8], -r7, lsr #12 │ │ │ │ stc2 7, cr15, [r2, #928] @ 0x3a0 │ │ │ │ strmi lr, [r2], #-2509 @ 0xfffff633 │ │ │ │ stmib sp, {r0, ip, pc}^ │ │ │ │ @ instruction: 0xf8ad4404 │ │ │ │ eormi r4, lr, #24 │ │ │ │ - blx 0x12b67e4 │ │ │ │ + blx 0x12b68e4 │ │ │ │ ldrbeq pc, [fp, r4, lsl #6] @ │ │ │ │ @ instruction: 0xf509bf44 │ │ │ │ eorscc r5, sl, #64, 4 │ │ │ │ @ instruction: 0xf10dd410 │ │ │ │ @ instruction: 0xf8d80c08 │ │ │ │ @ instruction: 0xf8d82008 │ │ │ │ @ instruction: 0xf8d8300c │ │ │ │ @ instruction: 0xf8d80000 │ │ │ │ stmia ip!, {r2, ip} │ │ │ │ - bge 0x1827bc │ │ │ │ + bge 0x1828bc │ │ │ │ @ instruction: 0x3010f8b8 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ andne pc, r4, fp, lsr r8 @ │ │ │ │ andeq pc, r4, sl, lsr r8 @ │ │ │ │ - blx 0xff94046c │ │ │ │ + blx 0x194056c │ │ │ │ svclt 0x00d42800 │ │ │ │ movwcs r4, #1579 @ 0x62b │ │ │ │ adceq r4, sp, pc, lsl r3 │ │ │ │ ldccs 4, cr3, [r0], {2} │ │ │ │ bicsle fp, r4, sp, lsr #5 │ │ │ │ strbmi r9, [r8], -r1, lsl #20 │ │ │ │ stccc 8, cr15, [ip], #868 @ 0x364 │ │ │ │ @@ -248099,15 +248165,15 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ addlt r4, r9, r4, lsr fp │ │ │ │ strcs r4, [r0, #-1665] @ 0xfffff97f │ │ │ │ stmdapl r0, {r0, r3, r8, sl, ip, sp, lr, pc}^ │ │ │ │ movwls r6, #30747 @ 0x781b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - blx 0x8d4244 │ │ │ │ + blx 0x8d4344 │ │ │ │ @ instruction: 0xf108fa82 │ │ │ │ @ instruction: 0xf7e8083a │ │ │ │ strcs pc, [r3], #-3413 @ 0xfffff2ab │ │ │ │ strtmi r4, [pc], -r6, lsl #12 │ │ │ │ @ instruction: 0xf7e84648 │ │ │ │ stmib sp, {r0, r2, r3, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ andls r5, r1, r2, lsl #10 │ │ │ │ @@ -248124,15 +248190,15 @@ │ │ │ │ ldrdeq pc, [r0], -r8 │ │ │ │ ldrdne pc, [r4], -r8 │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ @ instruction: 0xf8b8aa02 │ │ │ │ @ instruction: 0xf8ac3010 │ │ │ │ @ instruction: 0xf83b3000 │ │ │ │ ldrbmi r1, [r0], -r5 │ │ │ │ - blx 0x1c40554 │ │ │ │ + @ instruction: 0xf9ecf736 │ │ │ │ svclt 0x00d42800 │ │ │ │ movwcs r4, #1571 @ 0x623 │ │ │ │ adceq r4, r4, pc, lsl r3 │ │ │ │ ldccs 5, cr3, [r0, #-8] │ │ │ │ bicsle fp, r5, r4, lsr #5 │ │ │ │ strbmi r9, [r8], -r1, lsl #20 │ │ │ │ stccc 8, cr15, [ip], #868 @ 0x364 │ │ │ │ @@ -248167,30 +248233,30 @@ │ │ │ │ strmi r2, [r7], -pc, lsl #10 │ │ │ │ strbmi r4, [r8], -r6, lsr #12 │ │ │ │ ldc2 7, cr15, [sl], {232} @ 0xe8 │ │ │ │ strmi lr, [r2], #-2509 @ 0xfffff633 │ │ │ │ stmib sp, {r0, ip, pc}^ │ │ │ │ @ instruction: 0xf8ad4404 │ │ │ │ eormi r4, pc, #24 │ │ │ │ - blx 0x12f69b4 │ │ │ │ + blx 0x12f6ab4 │ │ │ │ ldrbeq pc, [fp, r4, lsl #6] @ │ │ │ │ @ instruction: 0xf509bf44 │ │ │ │ eorcc r5, r8, #64, 4 │ │ │ │ @ instruction: 0xf10dd410 │ │ │ │ @ instruction: 0xf8d80c08 │ │ │ │ @ instruction: 0xf8d82008 │ │ │ │ @ instruction: 0xf8d8300c │ │ │ │ @ instruction: 0xf8d80000 │ │ │ │ stmia ip!, {r2, ip} │ │ │ │ - bge 0x18298c │ │ │ │ + bge 0x182a8c │ │ │ │ @ instruction: 0x3010f8b8 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ andne pc, r4, fp, asr r8 @ │ │ │ │ andeq pc, r4, sl, asr r8 @ │ │ │ │ - blx 0x14063c │ │ │ │ + @ instruction: 0xf980f736 │ │ │ │ svclt 0x00d42800 │ │ │ │ movwcs r4, #1579 @ 0x62b │ │ │ │ @ instruction: 0x012d431e │ │ │ │ ldccs 4, cr3, [r0], {4} │ │ │ │ bicsle fp, r4, sp, lsr #5 │ │ │ │ strbmi r9, [r8], -r1, lsl #20 │ │ │ │ stccc 8, cr15, [ip], #868 @ 0x364 │ │ │ │ @@ -248225,43 +248291,43 @@ │ │ │ │ strmi r2, [r7], -pc, lsl #10 │ │ │ │ strbmi r4, [r8], -r6, lsr #12 │ │ │ │ stc2 7, cr15, [r6], #-928 @ 0xfffffc60 │ │ │ │ strmi lr, [r2], #-2509 @ 0xfffff633 │ │ │ │ stmib sp, {r0, ip, pc}^ │ │ │ │ @ instruction: 0xf8ad4404 │ │ │ │ eormi r4, pc, #24 │ │ │ │ - blx 0x12f6a98 │ │ │ │ + blx 0x12f6b98 │ │ │ │ ldrbeq pc, [fp, r4, lsl #6] @ │ │ │ │ @ instruction: 0xf509bf44 │ │ │ │ eorcc r5, r8, #64, 4 │ │ │ │ @ instruction: 0xf10dd410 │ │ │ │ @ instruction: 0xf8d80c08 │ │ │ │ @ instruction: 0xf8d82008 │ │ │ │ @ instruction: 0xf8d8300c │ │ │ │ @ instruction: 0xf8d80000 │ │ │ │ stmia ip!, {r2, ip} │ │ │ │ - bge 0x182a74 │ │ │ │ + bge 0x182b74 │ │ │ │ @ instruction: 0x3010f8b8 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ andne pc, r4, fp, asr r8 @ │ │ │ │ @ instruction: 0xf7364650 │ │ │ │ - stmdacs r0, {r0, r2, r3, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r2, r3, r8, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x462bbfd4 │ │ │ │ tstmi lr, #0, 6 │ │ │ │ strcc r0, [r4], #-301 @ 0xfffffed3 │ │ │ │ adclt r2, sp, #16, 24 @ 0x1000 │ │ │ │ - bls 0x1771b4 │ │ │ │ + bls 0x1772b4 │ │ │ │ @ instruction: 0xf8d94648 │ │ │ │ andsmi r3, r7, ip, lsr #25 │ │ │ │ - b 0x9d2b64 │ │ │ │ + b 0x9d2c64 │ │ │ │ adcslt r0, r6, #134217728 @ 0x8000000 │ │ │ │ @ instruction: 0xf8c94333 │ │ │ │ @ instruction: 0xf7e83cac │ │ │ │ - blmi 0x3c1d30 │ │ │ │ - blls 0x2dcae8 │ │ │ │ + blmi 0x3c1e30 │ │ │ │ + blls 0x2dcbe8 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -248275,38 +248341,38 @@ │ │ │ │ addlt r4, r9, r4, lsr fp │ │ │ │ strcs r4, [r0], #-1665 @ 0xfffff97f │ │ │ │ stmdapl r0, {r0, r3, r8, sl, ip, sp, lr, pc}^ │ │ │ │ movwls r6, #30747 @ 0x781b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ ldrmi r4, [r2], fp, lsl #13 │ │ │ │ ldmdaeq sl!, {r3, r8, ip, sp, lr, pc} │ │ │ │ - blx 0xfffc0a7a │ │ │ │ + blx 0xfffc0b7a │ │ │ │ strmi r2, [r6], -r3, lsl #10 │ │ │ │ strbmi r4, [r8], -r7, lsr #12 │ │ │ │ - blx 0xfedc0a86 │ │ │ │ + blx 0xfedc0b86 │ │ │ │ strmi lr, [r2], #-2509 @ 0xfffff633 │ │ │ │ stmib sp, {r0, ip, pc}^ │ │ │ │ @ instruction: 0xf8ad4404 │ │ │ │ eormi r4, lr, #24 │ │ │ │ - blx 0x12b6b84 │ │ │ │ + blx 0x12b6c84 │ │ │ │ ldrbeq pc, [fp, r4, lsl #6] @ │ │ │ │ @ instruction: 0xf509bf44 │ │ │ │ eorscc r5, sl, #64, 4 │ │ │ │ @ instruction: 0xf10dd410 │ │ │ │ @ instruction: 0xf8d80c08 │ │ │ │ @ instruction: 0xf8d82008 │ │ │ │ @ instruction: 0xf8d8300c │ │ │ │ @ instruction: 0xf8d80000 │ │ │ │ stmia ip!, {r2, ip} │ │ │ │ - bge 0x182b5c │ │ │ │ + bge 0x182c5c │ │ │ │ @ instruction: 0x3010f8b8 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ andne pc, r4, fp, lsr r8 @ │ │ │ │ andeq pc, r4, sl, lsr r8 @ │ │ │ │ - @ instruction: 0xf910f736 │ │ │ │ + @ instruction: 0xf890f736 │ │ │ │ svclt 0x00cc2800 │ │ │ │ movwcs r4, #1579 @ 0x62b │ │ │ │ adceq r4, sp, pc, lsl r3 │ │ │ │ ldccs 4, cr3, [r0], {2} │ │ │ │ bicsle fp, r4, sp, lsr #5 │ │ │ │ strbmi r9, [r8], -r1, lsl #20 │ │ │ │ stccc 8, cr15, [ip], #868 @ 0x364 │ │ │ │ @@ -248331,15 +248397,15 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ addlt r4, r9, r4, lsr fp │ │ │ │ strcs r4, [r0, #-1665] @ 0xfffff97f │ │ │ │ stmdapl r0, {r0, r3, r8, sl, ip, sp, lr, pc}^ │ │ │ │ movwls r6, #30747 @ 0x781b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - blx 0x8d45e4 │ │ │ │ + blx 0x8d46e4 │ │ │ │ @ instruction: 0xf108fa82 │ │ │ │ @ instruction: 0xf7e8083a │ │ │ │ strcs pc, [r3], #-2949 @ 0xfffff47b │ │ │ │ strtmi r4, [pc], -r6, lsl #12 │ │ │ │ @ instruction: 0xf7e84648 │ │ │ │ stmib sp, {r0, r2, r3, r4, r5, r8, r9, fp, ip, sp, lr, pc}^ │ │ │ │ andls r5, r1, r2, lsl #10 │ │ │ │ @@ -248356,27 +248422,27 @@ │ │ │ │ ldrdeq pc, [r0], -r8 │ │ │ │ ldrdne pc, [r4], -r8 │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ @ instruction: 0xf8b8aa02 │ │ │ │ @ instruction: 0xf8ac3010 │ │ │ │ @ instruction: 0xf83b3000 │ │ │ │ ldrbmi r1, [r0], -r5 │ │ │ │ - @ instruction: 0xf89cf736 │ │ │ │ + @ instruction: 0xf81cf736 │ │ │ │ svclt 0x00cc2800 │ │ │ │ movwcs r4, #1571 @ 0x623 │ │ │ │ adceq r4, r4, pc, lsl r3 │ │ │ │ ldccs 5, cr3, [r0, #-8] │ │ │ │ bicsle fp, r5, r4, lsr #5 │ │ │ │ strbmi r9, [r8], -r1, lsl #20 │ │ │ │ stccc 8, cr15, [ip], #868 @ 0x364 │ │ │ │ eorsmi r4, r7, r6, lsl r0 │ │ │ │ movweq lr, #10787 @ 0x2a23 │ │ │ │ teqmi fp, #-268435445 @ 0xf000000b │ │ │ │ stccc 8, cr15, [ip], #804 @ 0x324 │ │ │ │ - blx 0xff240bee │ │ │ │ + blx 0xff240cee │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r7, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r9, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -248391,50 +248457,50 @@ │ │ │ │ addlt r4, r9, r4, lsr fp │ │ │ │ strcs r4, [r0], #-1665 @ 0xfffff97f │ │ │ │ stmdapl r0, {r0, r3, r8, sl, ip, sp, lr, pc}^ │ │ │ │ movwls r6, #30747 @ 0x781b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ ldrmi r4, [r2], fp, lsl #13 │ │ │ │ stmdaeq r8!, {r3, r8, ip, sp, lr, pc} │ │ │ │ - blx 0x5c0c4a │ │ │ │ + blx 0x5c0d4a │ │ │ │ strmi r2, [r7], -pc, lsl #10 │ │ │ │ strbmi r4, [r8], -r6, lsr #12 │ │ │ │ - blx 0xff3c0c54 │ │ │ │ + blx 0xff3c0d54 │ │ │ │ strmi lr, [r2], #-2509 @ 0xfffff633 │ │ │ │ stmib sp, {r0, ip, pc}^ │ │ │ │ @ instruction: 0xf8ad4404 │ │ │ │ eormi r4, pc, #24 │ │ │ │ - blx 0x12f6d54 │ │ │ │ + blx 0x12f6e54 │ │ │ │ ldrbeq pc, [fp, r4, lsl #6] @ │ │ │ │ @ instruction: 0xf509bf44 │ │ │ │ eorcc r5, r8, #64, 4 │ │ │ │ @ instruction: 0xf10dd410 │ │ │ │ @ instruction: 0xf8d80c08 │ │ │ │ @ instruction: 0xf8d82008 │ │ │ │ @ instruction: 0xf8d8300c │ │ │ │ @ instruction: 0xf8d80000 │ │ │ │ stmia ip!, {r2, ip} │ │ │ │ - bge 0x182d2c │ │ │ │ + bge 0x182e2c │ │ │ │ @ instruction: 0x3010f8b8 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ andne pc, r4, fp, asr r8 @ │ │ │ │ andeq pc, r4, sl, asr r8 @ │ │ │ │ - @ instruction: 0xf830f736 │ │ │ │ + @ instruction: 0xffb0f735 │ │ │ │ svclt 0x00cc2800 │ │ │ │ movwcs r4, #1579 @ 0x62b │ │ │ │ @ instruction: 0x012d431e │ │ │ │ ldccs 4, cr3, [r0], {4} │ │ │ │ bicsle fp, r4, sp, lsr #5 │ │ │ │ strbmi r9, [r8], -r1, lsl #20 │ │ │ │ stccc 8, cr15, [ip], #868 @ 0x364 │ │ │ │ eorsmi r4, lr, r7, lsl r0 │ │ │ │ movweq lr, #10787 @ 0x2a23 │ │ │ │ teqmi r3, #1610612747 @ 0x6000000b │ │ │ │ stccc 8, cr15, [ip], #804 @ 0x324 │ │ │ │ - blx 0x1540cd6 │ │ │ │ + blx 0x1540dd6 │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r7, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r9, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -248449,51 +248515,51 @@ │ │ │ │ addlt r4, r9, r4, lsr fp │ │ │ │ strcs r4, [r0], #-1665 @ 0xfffff97f │ │ │ │ stmdapl r0, {r0, r3, r8, sl, ip, sp, lr, pc}^ │ │ │ │ movwls r6, #30747 @ 0x781b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ ldrmi r4, [r2], fp, lsl #13 │ │ │ │ stmdaeq r8!, {r3, r8, ip, sp, lr, pc} │ │ │ │ - blx 0xfe8c0d30 │ │ │ │ + blx 0xfe8c0e30 │ │ │ │ strmi r2, [r7], -pc, lsl #10 │ │ │ │ strbmi r4, [r8], -r6, lsr #12 │ │ │ │ - blx 0x16c0d3c │ │ │ │ + blx 0x16c0e3c │ │ │ │ strmi lr, [r2], #-2509 @ 0xfffff633 │ │ │ │ stmib sp, {r0, ip, pc}^ │ │ │ │ @ instruction: 0xf8ad4404 │ │ │ │ eormi r4, pc, #24 │ │ │ │ - blx 0x12f6e38 │ │ │ │ + blx 0x12f6f38 │ │ │ │ ldrbeq pc, [fp, r4, lsl #6] @ │ │ │ │ @ instruction: 0xf509bf44 │ │ │ │ eorcc r5, r8, #64, 4 │ │ │ │ @ instruction: 0xf10dd410 │ │ │ │ @ instruction: 0xf8d80c08 │ │ │ │ @ instruction: 0xf8d82008 │ │ │ │ @ instruction: 0xf8d8300c │ │ │ │ @ instruction: 0xf8d80000 │ │ │ │ stmia ip!, {r2, ip} │ │ │ │ - bge 0x182e14 │ │ │ │ + bge 0x182f14 │ │ │ │ @ instruction: 0x3010f8b8 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ andne pc, r4, fp, asr r8 @ │ │ │ │ @ instruction: 0xf7354650 │ │ │ │ - stmdacs r0, {r0, r2, r3, r4, r5, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r2, r3, r4, r5, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ strtmi fp, [fp], -ip, asr #31 │ │ │ │ tstmi lr, #0, 6 │ │ │ │ strcc r0, [r4], #-301 @ 0xfffffed3 │ │ │ │ adclt r2, sp, #16, 24 @ 0x1000 │ │ │ │ - bls 0x177554 │ │ │ │ + bls 0x177654 │ │ │ │ @ instruction: 0xf8d94648 │ │ │ │ andsmi r3, r7, ip, lsr #25 │ │ │ │ - b 0x9d2f04 │ │ │ │ + b 0x9d3004 │ │ │ │ adcslt r0, r6, #134217728 @ 0x8000000 │ │ │ │ @ instruction: 0xf8c94333 │ │ │ │ @ instruction: 0xf7e83cac │ │ │ │ - blmi 0x3c1990 │ │ │ │ - blls 0x2dce88 │ │ │ │ + blmi 0x3c1a90 │ │ │ │ + blls 0x2dcf88 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -248507,50 +248573,50 @@ │ │ │ │ addlt r4, r9, r4, lsr fp │ │ │ │ strcs r4, [r0], #-1665 @ 0xfffff97f │ │ │ │ stmdapl r0, {r0, r3, r8, sl, ip, sp, lr, pc}^ │ │ │ │ movwls r6, #30747 @ 0x781b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ ldrmi r4, [r2], fp, lsl #13 │ │ │ │ ldmdaeq sl!, {r3, r8, ip, sp, lr, pc} │ │ │ │ - blx 0xbc0e18 │ │ │ │ + blx 0xbc0f18 │ │ │ │ strmi r2, [r6], -r3, lsl #10 │ │ │ │ strbmi r4, [r8], -r7, lsr #12 │ │ │ │ @ instruction: 0xf9e2f7e8 │ │ │ │ strmi lr, [r2], #-2509 @ 0xfffff633 │ │ │ │ stmib sp, {r0, ip, pc}^ │ │ │ │ @ instruction: 0xf8ad4404 │ │ │ │ eormi r4, lr, #24 │ │ │ │ - blx 0x12b6f24 │ │ │ │ + blx 0x12b7024 │ │ │ │ ldrbeq pc, [fp, r4, lsl #6] @ │ │ │ │ @ instruction: 0xf509bf44 │ │ │ │ eorscc r5, sl, #64, 4 │ │ │ │ @ instruction: 0xf10dd410 │ │ │ │ @ instruction: 0xf8d80c08 │ │ │ │ @ instruction: 0xf8d82008 │ │ │ │ @ instruction: 0xf8d8300c │ │ │ │ @ instruction: 0xf8d80000 │ │ │ │ stmia ip!, {r2, ip} │ │ │ │ - bge 0x182efc │ │ │ │ + bge 0x182ffc │ │ │ │ @ instruction: 0x3010f8b8 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ andne pc, r4, fp, lsr r8 @ │ │ │ │ andeq pc, r4, sl, lsr r8 @ │ │ │ │ - @ instruction: 0xff40f735 │ │ │ │ + mcr2 7, 6, pc, cr0, cr5, {1} @ │ │ │ │ svclt 0x00b42800 │ │ │ │ movwcs r4, #1579 @ 0x62b │ │ │ │ adceq r4, sp, pc, lsl r3 │ │ │ │ ldccs 4, cr3, [r0], {2} │ │ │ │ bicsle fp, r4, sp, lsr #5 │ │ │ │ strbmi r9, [r8], -r1, lsl #20 │ │ │ │ stccc 8, cr15, [ip], #868 @ 0x364 │ │ │ │ eorsmi r4, r7, r6, lsl r0 │ │ │ │ movweq lr, #10787 @ 0x2a23 │ │ │ │ teqmi fp, #-268435445 @ 0xf000000b │ │ │ │ stccc 8, cr15, [ip], #804 @ 0x324 │ │ │ │ - blx 0x1b40ea4 │ │ │ │ + blx 0x1b40fa4 │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r7, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r9, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -248563,15 +248629,15 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ addlt r4, r9, r4, lsr fp │ │ │ │ strcs r4, [r0, #-1665] @ 0xfffff97f │ │ │ │ stmdapl r0, {r0, r3, r8, sl, ip, sp, lr, pc}^ │ │ │ │ movwls r6, #30747 @ 0x781b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - blx 0x8d4984 │ │ │ │ + blx 0x8d4a84 │ │ │ │ @ instruction: 0xf108fa82 │ │ │ │ @ instruction: 0xf7e8083a │ │ │ │ strcs pc, [r3], #-2485 @ 0xfffff64b │ │ │ │ strtmi r4, [pc], -r6, lsl #12 │ │ │ │ @ instruction: 0xf7e84648 │ │ │ │ stmib sp, {r0, r2, r3, r5, r6, r8, fp, ip, sp, lr, pc}^ │ │ │ │ andls r5, r1, r2, lsl #10 │ │ │ │ @@ -248588,15 +248654,15 @@ │ │ │ │ ldrdeq pc, [r0], -r8 │ │ │ │ ldrdne pc, [r4], -r8 │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ @ instruction: 0xf8b8aa02 │ │ │ │ @ instruction: 0xf8ac3010 │ │ │ │ @ instruction: 0xf83b3000 │ │ │ │ ldrbmi r1, [r0], -r5 │ │ │ │ - mcr2 7, 6, pc, cr12, cr5, {1} @ │ │ │ │ + mcr2 7, 2, pc, cr12, cr5, {1} @ │ │ │ │ svclt 0x00b42800 │ │ │ │ movwcs r4, #1571 @ 0x623 │ │ │ │ adceq r4, r4, pc, lsl r3 │ │ │ │ ldccs 5, cr3, [r0, #-8] │ │ │ │ bicsle fp, r5, r4, lsr #5 │ │ │ │ strbmi r9, [r8], -r1, lsl #20 │ │ │ │ stccc 8, cr15, [ip], #868 @ 0x364 │ │ │ │ @@ -248631,30 +248697,30 @@ │ │ │ │ strmi r2, [r7], -pc, lsl #10 │ │ │ │ strbmi r4, [r8], -r6, lsr #12 │ │ │ │ @ instruction: 0xf8faf7e8 │ │ │ │ strmi lr, [r2], #-2509 @ 0xfffff633 │ │ │ │ stmib sp, {r0, ip, pc}^ │ │ │ │ @ instruction: 0xf8ad4404 │ │ │ │ eormi r4, pc, #24 │ │ │ │ - blx 0x12f70f4 │ │ │ │ + blx 0x12f71f4 │ │ │ │ ldrbeq pc, [fp, r4, lsl #6] @ │ │ │ │ @ instruction: 0xf509bf44 │ │ │ │ eorcc r5, r8, #64, 4 │ │ │ │ @ instruction: 0xf10dd410 │ │ │ │ @ instruction: 0xf8d80c08 │ │ │ │ @ instruction: 0xf8d82008 │ │ │ │ @ instruction: 0xf8d8300c │ │ │ │ @ instruction: 0xf8d80000 │ │ │ │ stmia ip!, {r2, ip} │ │ │ │ - bge 0x1830cc │ │ │ │ + bge 0x1831cc │ │ │ │ @ instruction: 0x3010f8b8 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ andne pc, r4, fp, asr r8 @ │ │ │ │ andeq pc, r4, sl, asr r8 @ │ │ │ │ - mcr2 7, 3, pc, cr0, cr5, {1} @ │ │ │ │ + stc2l 7, cr15, [r0, #212]! @ 0xd4 │ │ │ │ svclt 0x00b42800 │ │ │ │ movwcs r4, #1579 @ 0x62b │ │ │ │ @ instruction: 0x012d431e │ │ │ │ ldccs 4, cr3, [r0], {4} │ │ │ │ bicsle fp, r4, sp, lsr #5 │ │ │ │ strbmi r9, [r8], -r1, lsl #20 │ │ │ │ stccc 8, cr15, [ip], #868 @ 0x364 │ │ │ │ @@ -248689,43 +248755,43 @@ │ │ │ │ strmi r2, [r7], -pc, lsl #10 │ │ │ │ strbmi r4, [r8], -r6, lsr #12 │ │ │ │ @ instruction: 0xf886f7e8 │ │ │ │ strmi lr, [r2], #-2509 @ 0xfffff633 │ │ │ │ stmib sp, {r0, ip, pc}^ │ │ │ │ @ instruction: 0xf8ad4404 │ │ │ │ eormi r4, pc, #24 │ │ │ │ - blx 0x12f71d8 │ │ │ │ + blx 0x12f72d8 │ │ │ │ ldrbeq pc, [fp, r4, lsl #6] @ │ │ │ │ @ instruction: 0xf509bf44 │ │ │ │ eorcc r5, r8, #64, 4 │ │ │ │ @ instruction: 0xf10dd410 │ │ │ │ @ instruction: 0xf8d80c08 │ │ │ │ @ instruction: 0xf8d82008 │ │ │ │ @ instruction: 0xf8d8300c │ │ │ │ @ instruction: 0xf8d80000 │ │ │ │ stmia ip!, {r2, ip} │ │ │ │ - bge 0x1831b4 │ │ │ │ + bge 0x1832b4 │ │ │ │ @ instruction: 0x3010f8b8 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ andne pc, r4, fp, asr r8 @ │ │ │ │ @ instruction: 0xf7354650 │ │ │ │ - stmdacs r0, {r0, r2, r3, r5, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r2, r3, r5, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x462bbfb4 │ │ │ │ tstmi lr, #0, 6 │ │ │ │ strcc r0, [r4], #-301 @ 0xfffffed3 │ │ │ │ adclt r2, sp, #16, 24 @ 0x1000 │ │ │ │ - bls 0x1778f4 │ │ │ │ + bls 0x1779f4 │ │ │ │ @ instruction: 0xf8d94648 │ │ │ │ andsmi r3, r7, ip, lsr #25 │ │ │ │ - b 0x9d32a4 │ │ │ │ + b 0x9d33a4 │ │ │ │ adcslt r0, r6, #134217728 @ 0x8000000 │ │ │ │ @ instruction: 0xf8c94333 │ │ │ │ @ instruction: 0xf7e83cac │ │ │ │ - blmi 0x3c15f0 │ │ │ │ - blls 0x2dd228 │ │ │ │ + blmi 0x3c16f0 │ │ │ │ + blls 0x2dd328 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -248747,30 +248813,30 @@ │ │ │ │ strmi r2, [r6], -r3, lsl #10 │ │ │ │ strbmi r4, [r8], -r7, lsr #12 │ │ │ │ @ instruction: 0xf812f7e8 │ │ │ │ strmi lr, [r2], #-2509 @ 0xfffff633 │ │ │ │ stmib sp, {r0, ip, pc}^ │ │ │ │ @ instruction: 0xf8ad4404 │ │ │ │ eormi r4, lr, #24 │ │ │ │ - blx 0x12b72c4 │ │ │ │ + blx 0x12b73c4 │ │ │ │ ldrbeq pc, [fp, r4, lsl #6] @ │ │ │ │ @ instruction: 0xf509bf44 │ │ │ │ eorscc r5, sl, #64, 4 │ │ │ │ @ instruction: 0xf10dd410 │ │ │ │ @ instruction: 0xf8d80c08 │ │ │ │ @ instruction: 0xf8d82008 │ │ │ │ @ instruction: 0xf8d8300c │ │ │ │ @ instruction: 0xf8d80000 │ │ │ │ stmia ip!, {r2, ip} │ │ │ │ - bge 0x18329c │ │ │ │ + bge 0x18339c │ │ │ │ @ instruction: 0x3010f8b8 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ andne pc, r4, fp, lsr r8 @ │ │ │ │ andeq pc, r4, sl, lsr r8 @ │ │ │ │ - ldc2l 7, cr15, [r0, #-212]! @ 0xffffff2c │ │ │ │ + ldc2l 7, cr15, [r0], #212 @ 0xd4 │ │ │ │ svclt 0x00ac2800 │ │ │ │ movwcs r4, #1579 @ 0x62b │ │ │ │ adceq r4, sp, pc, lsl r3 │ │ │ │ ldccs 4, cr3, [r0], {2} │ │ │ │ bicsle fp, r4, sp, lsr #5 │ │ │ │ strbmi r9, [r8], -r1, lsl #20 │ │ │ │ stccc 8, cr15, [ip], #868 @ 0x364 │ │ │ │ @@ -248795,15 +248861,15 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ addlt r4, r9, r4, lsr fp │ │ │ │ strcs r4, [r0, #-1665] @ 0xfffff97f │ │ │ │ stmdapl r0, {r0, r3, r8, sl, ip, sp, lr, pc}^ │ │ │ │ movwls r6, #30747 @ 0x781b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - blx 0x8d4d24 │ │ │ │ + blx 0x8d4e24 │ │ │ │ @ instruction: 0xf108fa82 │ │ │ │ @ instruction: 0xf7e7083a │ │ │ │ strcs pc, [r3], #-4069 @ 0xfffff01b │ │ │ │ strtmi r4, [pc], -r6, lsl #12 │ │ │ │ @ instruction: 0xf7e74648 │ │ │ │ stmib sp, {r0, r2, r3, r4, r7, r8, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ andls r5, r1, r2, lsl #10 │ │ │ │ @@ -248820,15 +248886,15 @@ │ │ │ │ ldrdeq pc, [r0], -r8 │ │ │ │ ldrdne pc, [r4], -r8 │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ @ instruction: 0xf8b8aa02 │ │ │ │ @ instruction: 0xf8ac3010 │ │ │ │ @ instruction: 0xf83b3000 │ │ │ │ ldrbmi r1, [r0], -r5 │ │ │ │ - ldc2l 7, cr15, [ip], #212 @ 0xd4 │ │ │ │ + ldc2l 7, cr15, [ip], #-212 @ 0xffffff2c │ │ │ │ svclt 0x00ac2800 │ │ │ │ movwcs r4, #1571 @ 0x623 │ │ │ │ adceq r4, r4, pc, lsl r3 │ │ │ │ ldccs 5, cr3, [r0, #-8] │ │ │ │ bicsle fp, r5, r4, lsr #5 │ │ │ │ strbmi r9, [r8], -r1, lsl #20 │ │ │ │ stccc 8, cr15, [ip], #868 @ 0x364 │ │ │ │ @@ -248863,25 +248929,25 @@ │ │ │ │ strmi r2, [r7], -pc, lsl #10 │ │ │ │ strbmi r4, [r8], -r6, lsr #12 │ │ │ │ @ instruction: 0xff2af7e7 │ │ │ │ strmi lr, [r2], #-2509 @ 0xfffff633 │ │ │ │ stmib sp, {r0, ip, pc}^ │ │ │ │ @ instruction: 0xf8ad4404 │ │ │ │ eormi r4, pc, #24 │ │ │ │ - blx 0x12f7494 │ │ │ │ + blx 0x12f7594 │ │ │ │ ldrbeq pc, [fp, r4, lsl #6] @ │ │ │ │ @ instruction: 0xf509bf44 │ │ │ │ eorcc r5, r8, #64, 4 │ │ │ │ @ instruction: 0xf10dd410 │ │ │ │ @ instruction: 0xf8d80c08 │ │ │ │ @ instruction: 0xf8d82008 │ │ │ │ @ instruction: 0xf8d8300c │ │ │ │ @ instruction: 0xf8d80000 │ │ │ │ stmia ip!, {r2, ip} │ │ │ │ - bge 0x18346c │ │ │ │ + bge 0x18356c │ │ │ │ @ instruction: 0x3010f8b8 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ andne pc, r4, fp, asr r8 @ │ │ │ │ andeq pc, r4, sl, asr r8 @ │ │ │ │ ldc2 7, cr15, [r0], {53} @ 0x35 │ │ │ │ svclt 0x00ac2800 │ │ │ │ movwcs r4, #1579 @ 0x62b │ │ │ │ @@ -248900,15 +248966,15 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r9, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - blx 0xfe7bfb76 │ │ │ │ + blx 0xfe7bfc76 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ addlt r4, r9, r4, lsr fp │ │ │ │ strcs r4, [r0], #-1665 @ 0xfffff97f │ │ │ │ @@ -248921,43 +248987,43 @@ │ │ │ │ strmi r2, [r7], -pc, lsl #10 │ │ │ │ strbmi r4, [r8], -r6, lsr #12 │ │ │ │ cdp2 7, 11, cr15, cr6, cr7, {7} │ │ │ │ strmi lr, [r2], #-2509 @ 0xfffff633 │ │ │ │ stmib sp, {r0, ip, pc}^ │ │ │ │ @ instruction: 0xf8ad4404 │ │ │ │ eormi r4, pc, #24 │ │ │ │ - blx 0x12f7578 │ │ │ │ + blx 0x12f7678 │ │ │ │ ldrbeq pc, [fp, r4, lsl #6] @ │ │ │ │ @ instruction: 0xf509bf44 │ │ │ │ eorcc r5, r8, #64, 4 │ │ │ │ @ instruction: 0xf10dd410 │ │ │ │ @ instruction: 0xf8d80c08 │ │ │ │ @ instruction: 0xf8d82008 │ │ │ │ @ instruction: 0xf8d8300c │ │ │ │ @ instruction: 0xf8d80000 │ │ │ │ stmia ip!, {r2, ip} │ │ │ │ - bge 0x183554 │ │ │ │ + bge 0x183654 │ │ │ │ @ instruction: 0x3010f8b8 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ andne pc, r4, fp, asr r8 @ │ │ │ │ @ instruction: 0xf7354650 │ │ │ │ - stmdacs r0, {r0, r2, r3, r4, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r2, r3, r4, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ strtmi fp, [fp], -ip, lsr #31 │ │ │ │ tstmi lr, #0, 6 │ │ │ │ strcc r0, [r4], #-301 @ 0xfffffed3 │ │ │ │ adclt r2, sp, #16, 24 @ 0x1000 │ │ │ │ - bls 0x177c94 │ │ │ │ + bls 0x177d94 │ │ │ │ @ instruction: 0xf8d94648 │ │ │ │ andsmi r3, r7, ip, lsr #25 │ │ │ │ - b 0x9d3644 │ │ │ │ + b 0x9d3744 │ │ │ │ adcslt r0, r6, #134217728 @ 0x8000000 │ │ │ │ @ instruction: 0xf8c94333 │ │ │ │ @ instruction: 0xf7e73cac │ │ │ │ - blmi 0x3c3250 │ │ │ │ - blls 0x2dd5c8 │ │ │ │ + blmi 0x3c3350 │ │ │ │ + blls 0x2dd6c8 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -248965,20 +249031,20 @@ │ │ │ │ svclt 0x0000fb27 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ strmi fp, [r3], r7, lsl #1 │ │ │ │ - blmi 0xc15008 │ │ │ │ + blmi 0xc15108 │ │ │ │ @ instruction: 0xf50b460c │ │ │ │ ldmdavs fp, {r6, r8, r9, sl, ip, lr} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ ldrmi r0, [r6], -r0, lsl #6 │ │ │ │ - stmibmi r8, {r0, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + ldmibpl r8, {r0, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldmdbeq r5!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ cdp2 7, 8, cr15, cr8, cr7, {7} │ │ │ │ @ instruction: 0x4605373a │ │ │ │ ldmdaeq r0, {r2, r8, ip, sp, lr, pc} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ stmib sp, {r8, r9, ip, sp}^ │ │ │ │ @ instruction: 0xf8ad3302 │ │ │ │ @@ -248986,29 +249052,29 @@ │ │ │ │ @ instruction: 0x07ebd01e │ │ │ │ @ instruction: 0xf50bbf44 │ │ │ │ eorscc r5, sl, #64, 4 │ │ │ │ strbtmi sp, [ip], sl, lsl #8 │ │ │ │ ldmvs fp!, {r1, r3, r4, r5, r7, fp, sp, lr}^ │ │ │ │ ldmdavs r9!, {r3, r4, r5, fp, sp, lr}^ │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ - bhi 0xfd4f9c │ │ │ │ + bhi 0xfd509c │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ @ instruction: 0x0000f9b6 │ │ │ │ @ instruction: 0xf7954651 │ │ │ │ - rsclt pc, sl, #19456 @ 0x4c00 │ │ │ │ + rsclt pc, sl, #602112 @ 0x93000 │ │ │ │ @ instruction: 0xf8598823 │ │ │ │ - b 0x9cb6d4 │ │ │ │ + b 0x9cb7d4 │ │ │ │ andmi r0, r2, r2, lsl #6 │ │ │ │ eorhi r4, r3, r3, lsl r3 │ │ │ │ vraddhn.i16 d19, , q1 │ │ │ │ strcc r0, [r2], -pc, lsl #11 │ │ │ │ bicsle r4, r8, r4, asr #10 │ │ │ │ @ instruction: 0xf7e74658 │ │ │ │ - blmi 0x3c3184 │ │ │ │ - blls 0x25d694 │ │ │ │ + blmi 0x3c3284 │ │ │ │ + blls 0x25d794 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -249016,20 +249082,20 @@ │ │ │ │ svclt 0x0000fac1 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ strmi fp, [r3], r7, lsl #1 │ │ │ │ - blmi 0xbd50d4 │ │ │ │ + blmi 0xbd51d4 │ │ │ │ @ instruction: 0xf50b460c │ │ │ │ ldmdavs fp, {r6, r8, r9, sl, ip, lr} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ ldrmi r0, [r6], -r0, lsl #6 │ │ │ │ - stmibmi r8, {r0, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + ldmibpl r8, {r0, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldmdbeq r5!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ cdp2 7, 2, cr15, cr2, cr7, {7} │ │ │ │ @ instruction: 0x4605373a │ │ │ │ ldmdaeq r0, {r2, r8, ip, sp, lr, pc} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ stmib sp, {r8, r9, ip, sp}^ │ │ │ │ @ instruction: 0xf8ad3302 │ │ │ │ @@ -249037,49 +249103,49 @@ │ │ │ │ @ instruction: 0x07ebd01d │ │ │ │ @ instruction: 0xf50bbf44 │ │ │ │ eorscc r5, sl, #64, 4 │ │ │ │ strbtmi sp, [ip], sl, lsl #8 │ │ │ │ ldmvs fp!, {r1, r3, r4, r5, r7, fp, sp, lr}^ │ │ │ │ ldmdavs r9!, {r3, r4, r5, fp, sp, lr}^ │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ - bhi 0xfd5068 │ │ │ │ + bhi 0xfd5168 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ @ instruction: 0x46518830 │ │ │ │ - blx 0xfecc1522 │ │ │ │ + blx 0xcc1622 │ │ │ │ stmdahi r3!, {r1, r3, r5, r6, r7, r9, ip, sp, pc} │ │ │ │ eorscs pc, r2, r9, asr r8 @ │ │ │ │ movweq lr, #10787 @ 0x2a23 │ │ │ │ tstmi r3, #2 │ │ │ │ strcc r8, [r2], #-35 @ 0xffffffdd │ │ │ │ - streq pc, [pc, #965] @ 0x103aa9 │ │ │ │ + streq pc, [pc, #965] @ 0x103ba9 │ │ │ │ strbmi r3, [r4, #-1538] @ 0xfffff9fe │ │ │ │ @ instruction: 0x4658d1d9 │ │ │ │ cdp2 7, 7, cr15, cr2, cr7, {7} │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r7, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - blx 0x183fdf0 │ │ │ │ + blx 0x183fef0 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ strmi fp, [r3], r7, lsl #1 │ │ │ │ - blmi 0xc1519c │ │ │ │ + blmi 0xc1529c │ │ │ │ @ instruction: 0xf50b460c │ │ │ │ ldmdavs fp, {r6, r8, r9, sl, ip, lr} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ ldrmi r0, [r6], -r0, lsl #6 │ │ │ │ - stmibmi r8, {r0, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + ldmibpl r8, {r0, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldmdbeq r5!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ ldc2 7, cr15, [lr, #924]! @ 0x39c │ │ │ │ @ instruction: 0x4605373a │ │ │ │ ldmdaeq r0, {r2, r8, ip, sp, lr, pc} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ stmib sp, {r8, r9, ip, sp}^ │ │ │ │ @ instruction: 0xf8ad3302 │ │ │ │ @@ -249087,29 +249153,29 @@ │ │ │ │ @ instruction: 0x07ebd01e │ │ │ │ @ instruction: 0xf50bbf44 │ │ │ │ eorscc r5, sl, #64, 4 │ │ │ │ strbtmi sp, [ip], sl, lsl #8 │ │ │ │ ldmvs fp!, {r1, r3, r4, r5, r7, fp, sp, lr}^ │ │ │ │ ldmdavs r9!, {r3, r4, r5, fp, sp, lr}^ │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ - bhi 0xfd5130 │ │ │ │ + bhi 0xfd5230 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ @ instruction: 0x0000f9b6 │ │ │ │ @ instruction: 0xf7954651 │ │ │ │ - rsclt pc, sl, #495616 @ 0x79000 │ │ │ │ + rsclt pc, sl, #4079616 @ 0x3e4000 │ │ │ │ @ instruction: 0xf8598823 │ │ │ │ - b 0x9cb868 │ │ │ │ + b 0x9cb968 │ │ │ │ andmi r0, r2, r2, lsl #6 │ │ │ │ eorhi r4, r3, r3, lsl r3 │ │ │ │ vraddhn.i16 d19, , q1 │ │ │ │ strcc r0, [r2], -pc, lsl #11 │ │ │ │ bicsle r4, r8, r4, asr #10 │ │ │ │ @ instruction: 0xf7e74658 │ │ │ │ - blmi 0x3c2ff0 │ │ │ │ - blls 0x25d828 │ │ │ │ + blmi 0x3c30f0 │ │ │ │ + blls 0x25d928 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -249117,20 +249183,20 @@ │ │ │ │ svclt 0x0000f9f7 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ strmi fp, [r3], r7, lsl #1 │ │ │ │ - blmi 0xbd5268 │ │ │ │ + blmi 0xbd5368 │ │ │ │ @ instruction: 0xf50b460c │ │ │ │ ldmdavs fp, {r6, r8, r9, sl, ip, lr} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ ldrmi r0, [r6], -r0, lsl #6 │ │ │ │ - stmibmi r8, {r0, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + ldmibpl r8, {r0, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldmdbeq r5!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ ldc2l 7, cr15, [r8, #-924] @ 0xfffffc64 │ │ │ │ @ instruction: 0x4605373a │ │ │ │ ldmdaeq r0, {r2, r8, ip, sp, lr, pc} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ stmib sp, {r8, r9, ip, sp}^ │ │ │ │ @ instruction: 0xf8ad3302 │ │ │ │ @@ -249138,24 +249204,24 @@ │ │ │ │ @ instruction: 0x07ebd01d │ │ │ │ @ instruction: 0xf50bbf44 │ │ │ │ eorscc r5, sl, #64, 4 │ │ │ │ strbtmi sp, [ip], sl, lsl #8 │ │ │ │ ldmvs fp!, {r1, r3, r4, r5, r7, fp, sp, lr}^ │ │ │ │ ldmdavs r9!, {r3, r4, r5, fp, sp, lr}^ │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ - bhi 0xfd51fc │ │ │ │ + bhi 0xfd52fc │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ @ instruction: 0x46518830 │ │ │ │ - blx 0x6416b6 │ │ │ │ + blx 0xfe6417b4 │ │ │ │ stmdahi r3!, {r1, r3, r5, r6, r7, r9, ip, sp, pc} │ │ │ │ eorscs pc, r2, r9, asr r8 @ │ │ │ │ movweq lr, #10787 @ 0x2a23 │ │ │ │ tstmi r3, #2 │ │ │ │ strcc r8, [r2], #-35 @ 0xffffffdd │ │ │ │ - streq pc, [pc, #965] @ 0x103c3d │ │ │ │ + streq pc, [pc, #965] @ 0x103d3d │ │ │ │ strbmi r3, [r4, #-1538] @ 0xfffff9fe │ │ │ │ @ instruction: 0x4658d1d9 │ │ │ │ stc2 7, cr15, [r8, #924]! @ 0x39c │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r7, sl, lsl #2 │ │ │ │ @@ -249167,20 +249233,20 @@ │ │ │ │ @ instruction: 0xf992f1b6 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ strmi fp, [r2], r7, lsl #1 │ │ │ │ - blmi 0xbd5334 │ │ │ │ + blmi 0xbd5434 │ │ │ │ @ instruction: 0xf50a4615 │ │ │ │ ldmdavs fp, {r6, r8, r9, sl, ip, lr} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ strmi r0, [lr], -r0, lsl #6 │ │ │ │ - stmiami r8, {r0, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + ldmpl r8, {r0, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldmdaeq r5!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ ldc2l 7, cr15, [r4], #924 @ 0x39c │ │ │ │ strmi r3, [r4], -r8, lsr #14 │ │ │ │ ldmdbeq r0, {r0, r2, r8, ip, sp, lr, pc} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ stmib sp, {r8, r9, ip, sp}^ │ │ │ │ @ instruction: 0xf8ad3302 │ │ │ │ @@ -249188,28 +249254,28 @@ │ │ │ │ @ instruction: 0x07e3d01c │ │ │ │ @ instruction: 0xf50abf44 │ │ │ │ eorcc r5, r8, #64, 4 │ │ │ │ strbtmi sp, [ip], sl, lsl #8 │ │ │ │ ldmvs fp!, {r1, r3, r4, r5, r7, fp, sp, lr}^ │ │ │ │ ldmdavs r9!, {r3, r4, r5, fp, sp, lr}^ │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ - bhi 0xfd52c4 │ │ │ │ + bhi 0xfd53c4 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ ldrbmi r6, [r9], -r8, lsr #16 │ │ │ │ - @ instruction: 0xf850f795 │ │ │ │ + @ instruction: 0xffd0f794 │ │ │ │ ldmdavs r3!, {r1, r5, r6, r7, r9, ip, sp, pc} │ │ │ │ eorscs pc, r2, r8, asr r8 @ │ │ │ │ andsmi r4, r0, r8, asr r0 │ │ │ │ eorsvs r4, r0, r8, asr r0 │ │ │ │ vabal.u8 , d4, d4 │ │ │ │ strcc r1, [r4], -pc, lsl #8 │ │ │ │ bicsle r4, sl, sp, asr #10 │ │ │ │ @ instruction: 0xf7e74650 │ │ │ │ - blmi 0x3c2e60 │ │ │ │ - blls 0x25d9b8 │ │ │ │ + blmi 0x3c2f60 │ │ │ │ + blls 0x25dab8 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -249217,20 +249283,20 @@ │ │ │ │ svclt 0x0000f92f │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ strmi fp, [r2], r7, lsl #1 │ │ │ │ - blmi 0xbd53fc │ │ │ │ + blmi 0xbd54fc │ │ │ │ @ instruction: 0xf50a4615 │ │ │ │ ldmdavs fp, {r6, r8, r9, sl, ip, lr} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ strmi r0, [lr], -r0, lsl #6 │ │ │ │ - stmiami r8, {r0, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + ldmpl r8, {r0, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldmdaeq r5!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ ldc2 7, cr15, [r0], {231} @ 0xe7 │ │ │ │ strmi r3, [r4], -r8, lsr #14 │ │ │ │ ldmdbeq r0, {r0, r2, r8, ip, sp, lr, pc} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ stmib sp, {r8, r9, ip, sp}^ │ │ │ │ @ instruction: 0xf8ad3302 │ │ │ │ @@ -249238,28 +249304,28 @@ │ │ │ │ @ instruction: 0x07e3d01c │ │ │ │ @ instruction: 0xf50abf44 │ │ │ │ eorcc r5, r8, #64, 4 │ │ │ │ strbtmi sp, [ip], sl, lsl #8 │ │ │ │ ldmvs fp!, {r1, r3, r4, r5, r7, fp, sp, lr}^ │ │ │ │ ldmdavs r9!, {r3, r4, r5, fp, sp, lr}^ │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ - bhi 0xfd538c │ │ │ │ + bhi 0xfd548c │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ ldrbmi r6, [r9], -r8, lsr #16 │ │ │ │ - @ instruction: 0xf8b8f795 │ │ │ │ + @ instruction: 0xf838f795 │ │ │ │ ldmdavs r3!, {r1, r5, r6, r7, r9, ip, sp, pc} │ │ │ │ eorscs pc, r2, r8, asr r8 @ │ │ │ │ andsmi r4, r0, r8, asr r0 │ │ │ │ eorsvs r4, r0, r8, asr r0 │ │ │ │ vabal.u8 , d4, d4 │ │ │ │ strcc r1, [r4], -pc, lsl #8 │ │ │ │ bicsle r4, sl, sp, asr #10 │ │ │ │ @ instruction: 0xf7e74650 │ │ │ │ - blmi 0x3c2d98 │ │ │ │ - blls 0x25da80 │ │ │ │ + blmi 0x3c2e98 │ │ │ │ + blls 0x25db80 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -249267,20 +249333,20 @@ │ │ │ │ svclt 0x0000f8cb │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ strmi fp, [r2], r7, lsl #1 │ │ │ │ - blmi 0xbd54c4 │ │ │ │ + blmi 0xbd55c4 │ │ │ │ @ instruction: 0xf50a4615 │ │ │ │ ldmdavs fp, {r6, r8, r9, sl, ip, lr} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ strmi r0, [lr], -r0, lsl #6 │ │ │ │ - stmiami r8, {r0, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + ldmpl r8, {r0, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldmdaeq r5!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ stc2 7, cr15, [ip], #-924 @ 0xfffffc64 │ │ │ │ strmi r3, [r4], -r8, lsr #14 │ │ │ │ ldmdbeq r0, {r0, r2, r8, ip, sp, lr, pc} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ stmib sp, {r8, r9, ip, sp}^ │ │ │ │ @ instruction: 0xf8ad3302 │ │ │ │ @@ -249288,28 +249354,28 @@ │ │ │ │ @ instruction: 0x07e3d01c │ │ │ │ @ instruction: 0xf50abf44 │ │ │ │ eorcc r5, r8, #64, 4 │ │ │ │ strbtmi sp, [ip], sl, lsl #8 │ │ │ │ ldmvs fp!, {r1, r3, r4, r5, r7, fp, sp, lr}^ │ │ │ │ ldmdavs r9!, {r3, r4, r5, fp, sp, lr}^ │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ - bhi 0xfd5454 │ │ │ │ + bhi 0xfd5554 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ ldrbmi r6, [r9], -r8, lsr #16 │ │ │ │ - @ instruction: 0xffa6f794 │ │ │ │ + @ instruction: 0xff26f794 │ │ │ │ ldmdavs r3!, {r1, r5, r6, r7, r9, ip, sp, pc} │ │ │ │ eorscs pc, r2, r8, asr r8 @ │ │ │ │ andsmi r4, r0, r8, asr r0 │ │ │ │ eorsvs r4, r0, r8, asr r0 │ │ │ │ vabal.u8 , d4, d4 │ │ │ │ strcc r1, [r4], -pc, lsl #8 │ │ │ │ bicsle r4, sl, sp, asr #10 │ │ │ │ @ instruction: 0xf7e74650 │ │ │ │ - blmi 0x3c2cd0 │ │ │ │ - blls 0x25db48 │ │ │ │ + blmi 0x3c2dd0 │ │ │ │ + blls 0x25dc48 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -249317,49 +249383,49 @@ │ │ │ │ svclt 0x0000f867 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ strmi fp, [r2], r7, lsl #1 │ │ │ │ - blmi 0xbd558c │ │ │ │ + blmi 0xbd568c │ │ │ │ @ instruction: 0xf50a4615 │ │ │ │ ldmdavs fp, {r6, r8, r9, sl, ip, lr} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ strmi r0, [lr], -r0, lsl #6 │ │ │ │ - stmiami r8, {r0, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + ldmpl r8, {r0, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldmdaeq r5!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ - blx 0xff341ada │ │ │ │ + blx 0xff341bda │ │ │ │ strmi r3, [r4], -r8, lsr #14 │ │ │ │ ldmdbeq r0, {r0, r2, r8, ip, sp, lr, pc} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ stmib sp, {r8, r9, ip, sp}^ │ │ │ │ @ instruction: 0xf8ad3302 │ │ │ │ @ instruction: 0x07223010 │ │ │ │ @ instruction: 0x07e3d01c │ │ │ │ @ instruction: 0xf50abf44 │ │ │ │ eorcc r5, r8, #64, 4 │ │ │ │ strbtmi sp, [ip], sl, lsl #8 │ │ │ │ ldmvs fp!, {r1, r3, r4, r5, r7, fp, sp, lr}^ │ │ │ │ ldmdavs r9!, {r3, r4, r5, fp, sp, lr}^ │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ - bhi 0xfd551c │ │ │ │ + bhi 0xfd561c │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ ldrbmi r6, [r9], -r8, lsr #16 │ │ │ │ - @ instruction: 0xf80ef795 │ │ │ │ + @ instruction: 0xff8ef794 │ │ │ │ ldmdavs r3!, {r1, r5, r6, r7, r9, ip, sp, pc} │ │ │ │ eorscs pc, r2, r8, asr r8 @ │ │ │ │ andsmi r4, r0, r8, asr r0 │ │ │ │ eorsvs r4, r0, r8, asr r0 │ │ │ │ vabal.u8 , d4, d4 │ │ │ │ strcc r1, [r4], -pc, lsl #8 │ │ │ │ bicsle r4, sl, sp, asr #10 │ │ │ │ @ instruction: 0xf7e74650 │ │ │ │ - blmi 0x3c2c08 │ │ │ │ - blls 0x25dc10 │ │ │ │ + blmi 0x3c2d08 │ │ │ │ + blls 0x25dd10 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -249368,55 +249434,55 @@ │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ strmi fp, [r3], r9, lsl #1 │ │ │ │ strbpl pc, [r0, -fp, lsl #10] @ │ │ │ │ - bmi 0xd55444 │ │ │ │ + bmi 0xd55544 │ │ │ │ movwls r4, #5644 @ 0x160c │ │ │ │ - stmibmi r8, {r0, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + ldmibpl r8, {r0, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldmdbeq r5!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ ldmdaeq r0, {r2, r8, ip, sp, lr, pc} │ │ │ │ andls r6, r7, #1179648 @ 0x120000 │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ - blx 0x19c1ba6 │ │ │ │ + blx 0x19c1ca6 │ │ │ │ mlascc ip, r7, r8, pc @ │ │ │ │ movwls r4, #1541 @ 0x605 │ │ │ │ - blls 0x14c414 │ │ │ │ + blls 0x14c514 │ │ │ │ andcs lr, r2, #3358720 @ 0x334000 │ │ │ │ andcs lr, r4, #3358720 @ 0x334000 │ │ │ │ andscs pc, r8, sp, lsr #17 │ │ │ │ eorscc pc, ip, r7, lsl #17 │ │ │ │ eorle r0, r2, sl, lsr #15 │ │ │ │ svclt 0x004807eb │ │ │ │ eorseq pc, sl, #-1073741823 @ 0xc0000001 │ │ │ │ @ instruction: 0xf10dd410 │ │ │ │ @ instruction: 0xf8d70c08 │ │ │ │ @ instruction: 0xf8d72042 │ │ │ │ @ instruction: 0xf8d73046 │ │ │ │ @ instruction: 0xf8d7003a │ │ │ │ stmia ip!, {r1, r2, r3, r4, r5, ip} │ │ │ │ - bge 0x183c88 │ │ │ │ + bge 0x183d88 │ │ │ │ strhcc pc, [sl], #-135 @ 0xffffff79 @ │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ tstcs r0, r0, lsr r8 │ │ │ │ - @ instruction: 0xf83cf795 │ │ │ │ + @ instruction: 0xffbcf794 │ │ │ │ @ instruction: 0xf859b2eb │ │ │ │ stmdahi r3!, {r0, r1, r4, r5, sp} │ │ │ │ - b 0x9d3ca8 │ │ │ │ + b 0x9d3da8 │ │ │ │ movwmi r0, #13058 @ 0x3302 │ │ │ │ strcc r8, [r2], #-35 @ 0xffffffdd │ │ │ │ - streq pc, [pc, #965] @ 0x104039 │ │ │ │ + streq pc, [pc, #965] @ 0x104139 │ │ │ │ strbmi r3, [r4, #-1538] @ 0xfffff9fe │ │ │ │ - blls 0x1383cc │ │ │ │ + blls 0x1384cc │ │ │ │ @ instruction: 0xf8874658 │ │ │ │ @ instruction: 0xf7e7303c │ │ │ │ - blmi 0x3c2b24 │ │ │ │ - blls 0x2ddcf4 │ │ │ │ + blmi 0x3c2c24 │ │ │ │ + blls 0x2dddf4 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -249425,55 +249491,55 @@ │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ strmi fp, [r3], r9, lsl #1 │ │ │ │ strbpl pc, [r0, -fp, lsl #10] @ │ │ │ │ - bmi 0xd55528 │ │ │ │ + bmi 0xd55628 │ │ │ │ movwls r4, #5644 @ 0x160c │ │ │ │ - stmibmi r8, {r0, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + ldmibpl r8, {r0, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldmdbeq r5!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ ldmdaeq r0, {r2, r8, ip, sp, lr, pc} │ │ │ │ andls r6, r7, #1179648 @ 0x120000 │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ - blx 0xffd41c88 │ │ │ │ + blx 0xffd41d88 │ │ │ │ mlascc ip, r7, r8, pc @ │ │ │ │ movwls r4, #1541 @ 0x605 │ │ │ │ - blls 0x14c4f8 │ │ │ │ + blls 0x14c5f8 │ │ │ │ andcs lr, r2, #3358720 @ 0x334000 │ │ │ │ andcs lr, r4, #3358720 @ 0x334000 │ │ │ │ andscs pc, r8, sp, lsr #17 │ │ │ │ eorscc pc, ip, r7, lsl #17 │ │ │ │ eorle r0, r2, sl, lsr #15 │ │ │ │ svclt 0x004807eb │ │ │ │ eorseq pc, sl, #-1073741823 @ 0xc0000001 │ │ │ │ @ instruction: 0xf10dd410 │ │ │ │ @ instruction: 0xf8d70c08 │ │ │ │ @ instruction: 0xf8d72042 │ │ │ │ @ instruction: 0xf8d73046 │ │ │ │ @ instruction: 0xf8d7003a │ │ │ │ stmia ip!, {r1, r2, r3, r4, r5, ip} │ │ │ │ - bge 0x183d6c │ │ │ │ + bge 0x183e6c │ │ │ │ strhcc pc, [sl], #-135 @ 0xffffff79 @ │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ tstcs r0, r0, lsr r8 │ │ │ │ - @ instruction: 0xf8caf795 │ │ │ │ + @ instruction: 0xf84af795 │ │ │ │ @ instruction: 0xf859b2eb │ │ │ │ stmdahi r3!, {r0, r1, r4, r5, sp} │ │ │ │ - b 0x9d3d8c │ │ │ │ + b 0x9d3e8c │ │ │ │ movwmi r0, #13058 @ 0x3302 │ │ │ │ strcc r8, [r2], #-35 @ 0xffffffdd │ │ │ │ - streq pc, [pc, #965] @ 0x10411d │ │ │ │ + streq pc, [pc, #965] @ 0x10421d │ │ │ │ strbmi r3, [r4, #-1538] @ 0xfffff9fe │ │ │ │ - blls 0x1384b0 │ │ │ │ + blls 0x1385b0 │ │ │ │ @ instruction: 0xf8874658 │ │ │ │ @ instruction: 0xf7e7303c │ │ │ │ - blmi 0x3c2a40 │ │ │ │ - blls 0x2dddd8 │ │ │ │ + blmi 0x3c2b40 │ │ │ │ + blls 0x2dded8 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -249482,52 +249548,52 @@ │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ strmi fp, [r3], r9, lsl #1 │ │ │ │ strbpl pc, [r0, -fp, lsl #10] @ │ │ │ │ - bmi 0xc95608 │ │ │ │ + bmi 0xc95708 │ │ │ │ movwls r4, #5646 @ 0x160e │ │ │ │ - stmiami r8, {r0, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + ldmpl r8, {r0, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldmdaeq r5!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ ldmdbeq r0, {r0, r2, r8, ip, sp, lr, pc} │ │ │ │ andls r6, r7, #1179648 @ 0x120000 │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ - blx 0x20c1d6c │ │ │ │ + blx 0x20c1e6c │ │ │ │ mlacc sl, r7, r8, pc @ │ │ │ │ movwls r4, #1540 @ 0x604 │ │ │ │ - blls 0x14c5dc │ │ │ │ + blls 0x14c6dc │ │ │ │ andcs lr, r2, #3358720 @ 0x334000 │ │ │ │ andcs lr, r4, #3358720 @ 0x334000 │ │ │ │ andscs pc, r8, sp, lsr #17 │ │ │ │ eorcc pc, sl, r7, lsl #17 │ │ │ │ andsle r0, ip, r2, lsr #14 │ │ │ │ svclt 0x004807e3 │ │ │ │ eoreq pc, r8, #-1073741823 @ 0xc0000001 │ │ │ │ @ instruction: 0xf10dd40b │ │ │ │ - blvs 0xf86e20 │ │ │ │ - bvs 0xfef1ebf0 │ │ │ │ + blvs 0xf86f20 │ │ │ │ + bvs 0xfef1ecf0 │ │ │ │ stmia ip!, {r0, r3, r4, r5, r6, r7, r9, fp, sp, lr} │ │ │ │ - bge 0x183e48 │ │ │ │ + bge 0x183f48 │ │ │ │ @ instruction: 0xf8ac8f3b │ │ │ │ stmdavs r8!, {ip, sp} │ │ │ │ @ instruction: 0xf7942100 │ │ │ │ - rsclt pc, r3, #11, 28 @ 0xb0 │ │ │ │ + rsclt pc, r3, #8896 @ 0x22c0 │ │ │ │ eorscs pc, r3, r8, asr r8 @ │ │ │ │ subsmi r6, r8, r3, lsr r8 │ │ │ │ subsmi r4, r8, r0, lsl r0 │ │ │ │ strcc r6, [r4, #-48] @ 0xffffffd0 │ │ │ │ - strne pc, [pc], #-964 @ 0x103e30 │ │ │ │ + strne pc, [pc], #-964 @ 0x103f30 │ │ │ │ strbmi r3, [sp, #-1540] @ 0xfffff9fc │ │ │ │ - blls 0x1385a0 │ │ │ │ + blls 0x1386a0 │ │ │ │ @ instruction: 0xf8874658 │ │ │ │ @ instruction: 0xf7e7302a │ │ │ │ - blmi 0x3c2968 │ │ │ │ - blls 0x2ddeb0 │ │ │ │ + blmi 0x3c2a68 │ │ │ │ + blls 0x2ddfb0 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -249536,52 +249602,52 @@ │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ strmi fp, [r3], r9, lsl #1 │ │ │ │ strbpl pc, [r0, -fp, lsl #10] @ │ │ │ │ - bmi 0xc956e0 │ │ │ │ + bmi 0xc957e0 │ │ │ │ movwls r4, #5646 @ 0x160e │ │ │ │ - stmiami r8, {r0, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + ldmpl r8, {r0, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldmdaeq r5!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ ldmdbeq r0, {r0, r2, r8, ip, sp, lr, pc} │ │ │ │ andls r6, r7, #1179648 @ 0x120000 │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ - blx 0x5c1e44 │ │ │ │ + blx 0x5c1f44 │ │ │ │ mlacc sl, r7, r8, pc @ │ │ │ │ movwls r4, #1540 @ 0x604 │ │ │ │ - blls 0x14c6b4 │ │ │ │ + blls 0x14c7b4 │ │ │ │ andcs lr, r2, #3358720 @ 0x334000 │ │ │ │ andcs lr, r4, #3358720 @ 0x334000 │ │ │ │ andscs pc, r8, sp, lsr #17 │ │ │ │ eorcc pc, sl, r7, lsl #17 │ │ │ │ andsle r0, ip, r2, lsr #14 │ │ │ │ svclt 0x004807e3 │ │ │ │ eoreq pc, r8, #-1073741823 @ 0xc0000001 │ │ │ │ @ instruction: 0xf10dd40b │ │ │ │ - blvs 0xf86ef8 │ │ │ │ - bvs 0xfef1ecc8 │ │ │ │ + blvs 0xf86ff8 │ │ │ │ + bvs 0xfef1edc8 │ │ │ │ stmia ip!, {r0, r3, r4, r5, r6, r7, r9, fp, sp, lr} │ │ │ │ - bge 0x183f20 │ │ │ │ + bge 0x184020 │ │ │ │ @ instruction: 0xf8ac8f3b │ │ │ │ stmdavs r8!, {ip, sp} │ │ │ │ @ instruction: 0xf7942100 │ │ │ │ - rsclt pc, r3, #1712 @ 0x6b0 │ │ │ │ + rsclt pc, r3, #15040 @ 0x3ac0 │ │ │ │ eorscs pc, r3, r8, asr r8 @ │ │ │ │ subsmi r6, r8, r3, lsr r8 │ │ │ │ subsmi r4, r8, r0, lsl r0 │ │ │ │ strcc r6, [r4, #-48] @ 0xffffffd0 │ │ │ │ - strne pc, [pc], #-964 @ 0x103f08 │ │ │ │ + strne pc, [pc], #-964 @ 0x104008 │ │ │ │ strbmi r3, [sp, #-1540] @ 0xfffff9fc │ │ │ │ - blls 0x138678 │ │ │ │ + blls 0x138778 │ │ │ │ @ instruction: 0xf8874658 │ │ │ │ @ instruction: 0xf7e7302a │ │ │ │ - blmi 0x3c2890 │ │ │ │ - blls 0x2ddf88 │ │ │ │ + blmi 0x3c2990 │ │ │ │ + blls 0x2de088 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -249589,19 +249655,19 @@ │ │ │ │ svclt 0x0000fe47 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ strmi fp, [r7], -r9, lsl #1 │ │ │ │ - blpl 0x114137c │ │ │ │ - bmi 0xcd57bc │ │ │ │ + blpl 0x114147c │ │ │ │ + bmi 0xcd58bc │ │ │ │ movwls r4, #5644 @ 0x160c │ │ │ │ - bmi 0xff341870 │ │ │ │ - beq 0xe80a70 │ │ │ │ + bpl 0xff741970 │ │ │ │ + beq 0xe80b70 │ │ │ │ @ instruction: 0xf1049000 │ │ │ │ @ instruction: 0xf10b0810 │ │ │ │ ldmdavs r2, {r1, r3, r4, r5, r8, r9, sl} │ │ │ │ @ instruction: 0xf04f9207 │ │ │ │ @ instruction: 0xf7e70200 │ │ │ │ andcs pc, r0, #2670592 @ 0x28c000 │ │ │ │ stmib sp, {r0, r8, r9, fp, ip, pc}^ │ │ │ │ @@ -249614,18 +249680,18 @@ │ │ │ │ @ instruction: 0x07ebd01c │ │ │ │ @ instruction: 0xf10bbf48 │ │ │ │ strle r0, [fp], #-314 @ 0xfffffec6 │ │ │ │ stceq 1, cr15, [r8], {13} │ │ │ │ ldmvs fp!, {r0, r3, r4, r5, r6, fp, sp, lr}^ │ │ │ │ ldmvs sl!, {r3, r4, r5, fp, sp, lr} │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ - bhi 0xfee3cc │ │ │ │ + bhi 0xfee4cc │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ @ instruction: 0xf7958830 │ │ │ │ - rsclt pc, fp, #2816 @ 0xb00 │ │ │ │ + rsclt pc, fp, #142336 @ 0x22c00 │ │ │ │ eorscs pc, r3, sl, asr r8 @ │ │ │ │ andsmi r8, r0, r3, lsr #16 │ │ │ │ movweq lr, #10787 @ 0x2a23 │ │ │ │ eorhi r4, r3, r3, lsl #6 │ │ │ │ vraddhn.i16 d19, , q1 │ │ │ │ strcc r0, [r2], -pc, lsl #11 │ │ │ │ bicsle r4, sl, r4, asr #10 │ │ │ │ @@ -249644,54 +249710,54 @@ │ │ │ │ ldc2l 1, cr15, [r8, #724] @ 0x2d4 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ strmi fp, [r1], r9, lsl #1 │ │ │ │ - blpl 0x1141460 │ │ │ │ - bmi 0xcd5894 │ │ │ │ + blpl 0x1141560 │ │ │ │ + bmi 0xcd5994 │ │ │ │ movwls r4, #1550 @ 0x60e │ │ │ │ - bmi 0xff34194c │ │ │ │ - beq 0xe80b4c │ │ │ │ + bpl 0xff741a4c │ │ │ │ + beq 0xe80c4c │ │ │ │ ldmdaeq r0, {r0, r2, r8, ip, sp, lr, pc} │ │ │ │ andls r6, r7, #1179648 @ 0x120000 │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ streq pc, [r8, -fp, lsl #2]! │ │ │ │ @ instruction: 0xf936f7e7 │ │ │ │ - blls 0x10c864 │ │ │ │ + blls 0x10c964 │ │ │ │ stmib sp, {r2, r9, sl, lr}^ │ │ │ │ stmib sp, {r1, r9, sp}^ │ │ │ │ @ instruction: 0xf8ad2204 │ │ │ │ @ instruction: 0xf89b2018 │ │ │ │ stmib sp, {r1, r3, r5, sp}^ │ │ │ │ @ instruction: 0xf88b2900 │ │ │ │ streq r3, [r2, -sl, lsr #32]! │ │ │ │ @ instruction: 0x07e3d01b │ │ │ │ @ instruction: 0xf10bbf48 │ │ │ │ strle r0, [fp], #-296 @ 0xfffffed8 │ │ │ │ stceq 1, cr15, [r8], {13} │ │ │ │ ldmvs fp!, {r0, r3, r4, r5, r6, fp, sp, lr}^ │ │ │ │ ldmvs sl!, {r3, r4, r5, fp, sp, lr} │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ - bhi 0xfee4a8 │ │ │ │ + bhi 0xfee5a8 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ @ instruction: 0xf7956828 │ │ │ │ - rsclt pc, r3, #189440 @ 0x2e400 │ │ │ │ + rsclt pc, r3, #58368 @ 0xe400 │ │ │ │ eorscs pc, r3, sl, asr r8 @ │ │ │ │ subsmi r6, r8, r3, lsr r8 │ │ │ │ subsmi r4, r8, r0, lsl r0 │ │ │ │ strcc r6, [r4, #-48] @ 0xffffffd0 │ │ │ │ - strne pc, [pc], #-964 @ 0x1040c0 │ │ │ │ + strne pc, [pc], #-964 @ 0x1041c0 │ │ │ │ strbmi r3, [r5, #-1540] @ 0xfffff9fc │ │ │ │ ldmib sp, {r0, r1, r3, r4, r6, r7, r8, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf88b2000 │ │ │ │ @ instruction: 0xf7e7202a │ │ │ │ - blmi 0x3c26d8 │ │ │ │ - blls 0x2de140 │ │ │ │ + blmi 0x3c27d8 │ │ │ │ + blls 0x2de240 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -249712,15 +249778,15 @@ │ │ │ │ svceq 0x00c8f8cc │ │ │ │ addlt r4, r6, fp, lsr #22 │ │ │ │ strmi r4, [ip], -r2, lsl #13 │ │ │ │ strbpl pc, [r0, -sl, lsl #10] @ │ │ │ │ movwls r6, #22555 @ 0x581b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xf6414616 │ │ │ │ - vmul.f d20, d16, d0[2] │ │ │ │ + @ instruction: 0xf2c059d8 │ │ │ │ @ instruction: 0xf7e70935 │ │ │ │ @ instruction: 0x373af8bd │ │ │ │ @ instruction: 0xf1044605 │ │ │ │ movwcs r0, #2064 @ 0x810 │ │ │ │ movwcc lr, #2509 @ 0x9cd │ │ │ │ movwcc lr, #10701 @ 0x29cd │ │ │ │ andscc pc, r0, sp, lsr #17 │ │ │ │ @@ -249730,21 +249796,21 @@ │ │ │ │ strle r3, [sl], #-314 @ 0xfffffec6 │ │ │ │ ldmdavs r9!, {r2, r3, r5, r6, r7, r9, sl, lr}^ │ │ │ │ ldmdavs r8!, {r0, r1, r3, r4, r5, r6, r7, fp, sp, lr} │ │ │ │ stmia ip!, {r1, r3, r4, r5, r7, fp, sp, lr} │ │ │ │ strbtmi r0, [r9], -pc │ │ │ │ @ instruction: 0xf8ac8a3b │ │ │ │ ldmdahi r0!, {ip, sp} │ │ │ │ - blx 0xffb41e48 │ │ │ │ + blx 0x1b41f48 │ │ │ │ stmdahi r3!, {r1, r3, r5, r6, r7, r9, ip, sp, pc} │ │ │ │ eorscs pc, r2, r9, asr r8 @ │ │ │ │ movweq lr, #10787 @ 0x2a23 │ │ │ │ movwmi r4, #12304 @ 0x3010 │ │ │ │ strcc r8, [r2], #-35 @ 0xffffffdd │ │ │ │ - streq pc, [pc, #965] @ 0x104571 │ │ │ │ + streq pc, [pc, #965] @ 0x104671 │ │ │ │ strbmi r3, [r4, #-1538] @ 0xfffff9fe │ │ │ │ @ instruction: 0x4650d1da │ │ │ │ @ instruction: 0xf90ef7e7 │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r6, sl, lsl #2 │ │ │ │ @@ -249761,15 +249827,15 @@ │ │ │ │ svceq 0x00c8f8cc │ │ │ │ addlt r4, r6, fp, lsr #22 │ │ │ │ ldrmi r4, [r5], -r2, lsl #13 │ │ │ │ strbpl pc, [r0, -sl, lsl #10] @ │ │ │ │ movwls r6, #22555 @ 0x581b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xf641460e │ │ │ │ - vmul.i d20, d16, d0[2] │ │ │ │ + @ instruction: 0xf2c058d8 │ │ │ │ @ instruction: 0xf7e70835 │ │ │ │ @ instruction: 0x3728f85b │ │ │ │ @ instruction: 0xf1054604 │ │ │ │ movwcs r0, #2320 @ 0x910 │ │ │ │ movwcc lr, #2509 @ 0x9cd │ │ │ │ movwcc lr, #10701 @ 0x29cd │ │ │ │ andscc pc, r0, sp, lsr #17 │ │ │ │ @@ -249779,21 +249845,21 @@ │ │ │ │ strle r3, [sl], #-296 @ 0xfffffed8 │ │ │ │ ldmdavs r9!, {r2, r3, r5, r6, r7, r9, sl, lr}^ │ │ │ │ ldmdavs r8!, {r0, r1, r3, r4, r5, r6, r7, fp, sp, lr} │ │ │ │ stmia ip!, {r1, r3, r4, r5, r7, fp, sp, lr} │ │ │ │ strbtmi r0, [r9], -pc │ │ │ │ @ instruction: 0xf8ac8a3b │ │ │ │ stmdavs r8!, {ip, sp} │ │ │ │ - blx 0xfff41f0c │ │ │ │ + blx 0x1f4200c │ │ │ │ ldmdavs r1!, {r1, r5, r6, r7, r9, ip, sp, pc} │ │ │ │ eorscs pc, r2, r8, asr r8 @ │ │ │ │ movweq lr, #6784 @ 0x1a80 │ │ │ │ submi r4, fp, r3, lsl r0 │ │ │ │ strcc r6, [r4, #-51] @ 0xffffffcd │ │ │ │ - strne pc, [pc], #-964 @ 0x104270 │ │ │ │ + strne pc, [pc], #-964 @ 0x104370 │ │ │ │ strbmi r3, [sp, #-1540] @ 0xfffff9fc │ │ │ │ @ instruction: 0x4650d1da │ │ │ │ @ instruction: 0xf8acf7e7 │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r6, sl, lsl #2 │ │ │ │ @@ -249816,217 +249882,217 @@ │ │ │ │ orrscc pc, r9, #0, 10 │ │ │ │ @ instruction: 0xf85333b0 │ │ │ │ vmull.u8 , d3, d8 │ │ │ │ stmiblt r3!, {r6, r8, r9, sp}^ │ │ │ │ @ instruction: 0x314cf890 │ │ │ │ @ instruction: 0xf8d0b98b │ │ │ │ @ instruction: 0xf0033160 │ │ │ │ - blcc 0x504f68 │ │ │ │ + blcc 0x505068 │ │ │ │ svclt 0x008f2b0a │ │ │ │ @ instruction: 0xf6412301 │ │ │ │ - vsubl.s8 , d0, d4 │ │ │ │ + vmov.i32 d18, #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf8520235 │ │ │ │ ldrmi r3, [r8], -r3, lsr #32 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @ instruction: 0xf8d04770 │ │ │ │ vmla.f , , d0[2] │ │ │ │ ldrmi r0, [r8], -r1, lsl #7 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @ instruction: 0xf8d04770 │ │ │ │ - bcs 0x10f43c │ │ │ │ + bcs 0x10f53c │ │ │ │ @ instruction: 0xf8d0d1ef │ │ │ │ - bl 0x1134a4 │ │ │ │ + bl 0x1135a4 │ │ │ │ @ instruction: 0xf8d00083 │ │ │ │ bicsmi r3, fp, #12, 24 @ 0xc00 │ │ │ │ movweq pc, #4099 @ 0x1003 @ │ │ │ │ andcs r4, r0, #24, 12 @ 0x1800000 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec5b540 │ │ │ │ + bl 0xfec5b640 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ vhadd.s8 d18, d2, d0 │ │ │ │ - vsra.s64 d20, d0, #64 │ │ │ │ - blmi 0x1c4810 │ │ │ │ + vaddw.s8 , q8, d16 │ │ │ │ + blmi 0x1c4910 │ │ │ │ subsne pc, r1, #64, 4 │ │ │ │ @ instruction: 0xf1499000 │ │ │ │ svclt 0x0000fb23 │ │ │ │ - eorseq r1, r5, r0, lsr r9 │ │ │ │ + eorseq r1, r5, r0, asr #20 │ │ │ │ orrscc pc, r9, #0, 10 │ │ │ │ @ instruction: 0xf8d34602 │ │ │ │ vaddl.u8 q8, d16, d24 │ │ │ │ ldmiblt r0!, {r6, sp} │ │ │ │ @ instruction: 0x314cf892 │ │ │ │ @ instruction: 0xf8d2b9b3 │ │ │ │ @ instruction: 0xf0033160 │ │ │ │ - blcc 0x505000 │ │ │ │ + blcc 0x505100 │ │ │ │ stmdale fp, {r1, r3, r8, r9, fp, sp} │ │ │ │ - andne pc, r4, #68157440 @ 0x4100000 │ │ │ │ + andscs pc, r4, #68157440 @ 0x4100000 │ │ │ │ eorseq pc, r5, #192, 4 │ │ │ │ eoreq pc, r3, r2, asr r8 @ │ │ │ │ svclt 0x00b82801 │ │ │ │ andcs r2, r0, #1 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ andcs r2, r0, #1 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ ldrdeq pc, [r8, #-130] @ 0xffffff7e │ │ │ │ addeq pc, r1, r0, asr #7 │ │ │ │ svclt 0x00b82801 │ │ │ │ andcs r2, r0, #1 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ vst3.32 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec5b5c4 │ │ │ │ + bl 0xfec5b6c4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5a00ff8 │ │ │ │ strmi r5, [r5], -r8, lsl #14 │ │ │ │ pkhbtmi r4, r8, ip, lsl #12 │ │ │ │ svccc 0x00104616 │ │ │ │ andle r2, lr, r1, lsl #22 │ │ │ │ @ instruction: 0xf7ff4640 │ │ │ │ stmiblt r8!, {r0, r1, r5, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ movwpl pc, #34213 @ 0x85a5 @ │ │ │ │ @ instruction: 0xf8c34638 │ │ │ │ @ instruction: 0xf8c582c0 │ │ │ │ @ instruction: 0xf8c56cb0 │ │ │ │ @ instruction: 0xf7694cc0 │ │ │ │ - @ instruction: 0xf784fff7 │ │ │ │ - tstpeq r3, fp, asr r9 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0xf784ff77 │ │ │ │ + ldrdeq pc, [r3, -fp] │ │ │ │ cdpeq 5, 11, cr13, cr3, cr12, {7} │ │ │ │ - blcs 0x2cd410 │ │ │ │ + blcs 0x2cd510 │ │ │ │ @ instruction: 0xf04fbf08 │ │ │ │ strb r7, [r5, r0, lsl #12]! │ │ │ │ - msrvc R8_fiq, sl │ │ │ │ + teqpeq r8, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - subvc pc, r4, sl, asr #4 │ │ │ │ + subseq pc, r4, sl, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ subcs r4, r2, #1024 @ 0x400 │ │ │ │ ldc2 1, cr15, [r6], {128} @ 0x80 │ │ │ │ - eorseq r1, r5, ip, lsr r9 │ │ │ │ + eorseq r1, r5, ip, asr #20 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec5b634 │ │ │ │ + bl 0xfec5b734 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00ff0 │ │ │ │ addlt r3, r2, r0, ror #2 │ │ │ │ ldmdbcs sl, {r2, r9, sl, lr} │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ addsmi sp, r9, #32 │ │ │ │ ldmdbcs r0, {r0, r4, ip, lr, pc} │ │ │ │ andlt sp, r2, r7 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - bcs 0x4738a4 │ │ │ │ + bcs 0x4739a4 │ │ │ │ stmdale pc!, {r0, r2, r3, r5, ip, lr, pc} @ │ │ │ │ - bcs 0x212c8c │ │ │ │ - blcs 0x57a834 │ │ │ │ + bcs 0x212d8c │ │ │ │ + blcs 0x57a934 │ │ │ │ strtmi sp, [r0], -pc, ror #1 │ │ │ │ @ instruction: 0xf7ff2101 │ │ │ │ stmdacs r1, {r0, r3, r5, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf04f4603 │ │ │ │ svclt 0x00b87200 │ │ │ │ strtmi r2, [r0], -r1, lsl #6 │ │ │ │ @ instruction: 0xff98f7ff │ │ │ │ andle r2, lr, sp, lsl #20 │ │ │ │ - bcs 0x152cd4 │ │ │ │ - blcc 0x6ba51c │ │ │ │ + bcs 0x152dd4 │ │ │ │ + blcc 0x6ba61c │ │ │ │ movweq pc, #16435 @ 0x4033 @ │ │ │ │ andlt sp, r2, r9, ror #3 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - blcs 0x6b38f0 │ │ │ │ + blcs 0x6b39f0 │ │ │ │ ldrdlt sp, [r2], -pc @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - blcs 0x8f3904 │ │ │ │ + blcs 0x8f3a04 │ │ │ │ ldrb sp, [r4, r5, asr #3] │ │ │ │ bicle r2, r2, lr, lsl #20 │ │ │ │ andmi pc, r4, #79 @ 0x4f │ │ │ │ vpmax.u8 d15, d3, d18 │ │ │ │ ldrle r0, [ip, #2011]! @ 0x7db │ │ │ │ andcs lr, r0, fp, asr #15 │ │ │ │ - msrvc R8_fiq, sl │ │ │ │ + teqpeq r8, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ andls r4, r0, r2, lsl #22 │ │ │ │ addcs pc, sl, #64, 4 │ │ │ │ - blx 0x17c0a14 │ │ │ │ - eorseq r1, r5, ip, asr #18 │ │ │ │ + blx 0x17c0b14 │ │ │ │ + eorseq r1, r5, ip, asr sl │ │ │ │ vst3.32 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec5b6fc │ │ │ │ + bl 0xfec5b7fc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff8 │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ ldrmi r4, [r6], -sp, lsl #12 │ │ │ │ ldrmi r9, [pc], -r2, lsl #18 │ │ │ │ @ instruction: 0xf7703810 │ │ │ │ - ldrtmi pc, [fp], -r9, ror #29 @ │ │ │ │ + ldrtmi pc, [fp], -r9, ror #28 @ │ │ │ │ @ instruction: 0x46294632 │ │ │ │ @ instruction: 0xf7ff4620 │ │ │ │ svclt 0x0000ff4d │ │ │ │ svcmi 0x00f0e92d │ │ │ │ @ instruction: 0xf001469a │ │ │ │ addlt r0, r7, r3, lsl #6 │ │ │ │ ldrmi r3, [r1], r1, lsl #6 │ │ │ │ - b 0x14c6760 │ │ │ │ - ldrbcs r0, [pc, #2243]! @ 0x104dff │ │ │ │ + b 0x14c6860 │ │ │ │ + ldrbcs r0, [pc, #2243]! @ 0x104eff │ │ │ │ andcs r9, r0, #4, 4 @ 0x40000000 │ │ │ │ @ instruction: 0x46179c10 │ │ │ │ strls r9, [r2], #-2833 @ 0xfffff4ef │ │ │ │ movwls r9, #12293 @ 0x3005 │ │ │ │ stmdbls r2, {r0, r9, ip, pc} │ │ │ │ strteq pc, [r0], #-450 @ 0xfffffe3e │ │ │ │ stceq 1, cr15, [r0], #-648 @ 0xfffffd78 │ │ │ │ vpmax.u8 d15, d2, d5 │ │ │ │ - blx 0xa5458c │ │ │ │ - blx 0x280574 │ │ │ │ + blx 0xa5468c │ │ │ │ + blx 0x280674 │ │ │ │ movwmi pc, #33036 @ 0x810c @ │ │ │ │ - blx 0x3aa978 │ │ │ │ + blx 0x3aaa78 │ │ │ │ andmi pc, r8, r4, lsl #22 │ │ │ │ @ instruction: 0xf102fa29 │ │ │ │ vseleq.f32 s30, s24, s21 │ │ │ │ tsteq fp, r1, asr #20 │ │ │ │ tsteq lr, r1, asr #20 │ │ │ │ strmi fp, [r8, #713] @ 0x2c9 │ │ │ │ - blls 0x23aa24 │ │ │ │ - bl 0x1ebda0 │ │ │ │ + blls 0x23ab24 │ │ │ │ + bl 0x1ebea0 │ │ │ │ ldrdeq r0, [r9], #1 │ │ │ │ movweq pc, #4096 @ 0x1000 @ │ │ │ │ teqpeq r8, r1 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf1c10840 │ │ │ │ - bl 0x1c7e20 │ │ │ │ + bl 0x1c7f20 │ │ │ │ @ instruction: 0xf1a11340 │ │ │ │ @ instruction: 0xf5030020 │ │ │ │ - bl 0x2a14e8 │ │ │ │ + bl 0x2a15e8 │ │ │ │ @ instruction: 0xf8560bc3 │ │ │ │ sbcmi r3, fp, r3, lsr r0 │ │ │ │ ldrdne pc, [r4], -fp │ │ │ │ vseleq.f32 s30, s28, s2 │ │ │ │ @ instruction: 0xf000fa21 │ │ │ │ movweq lr, #59971 @ 0xea43 │ │ │ │ @ instruction: 0xf0034303 │ │ │ │ - blx 0x1c55c8 │ │ │ │ - blx 0xa00600 │ │ │ │ + blx 0x1c56c8 │ │ │ │ + blx 0xa00700 │ │ │ │ msrmi CPSR_, #4, 8 @ 0x4000000 │ │ │ │ tstmi pc, #147 @ 0x93 │ │ │ │ andcc r9, r8, #1024 @ 0x400 │ │ │ │ - bcs 0x11151ec │ │ │ │ + bcs 0x11152ec │ │ │ │ @ instruction: 0xd1b49301 │ │ │ │ @ instruction: 0x46194638 │ │ │ │ andcs fp, r0, #7 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x00008ff0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec5b800 │ │ │ │ + bl 0xfec5b900 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00ff0 │ │ │ │ addlt r2, r2, r8, asr #24 │ │ │ │ stclcc 8, cr15, [r0], #-832 @ 0xfffffcc0 │ │ │ │ - bl 0x132c5c │ │ │ │ + bl 0x132d5c │ │ │ │ @ instruction: 0xf8d20283 │ │ │ │ streq r4, [r4, ip, lsl #24]! │ │ │ │ @ instruction: 0xf8d2bf48 │ │ │ │ strle r3, [r9, #-3196] @ 0xfffff384 │ │ │ │ movwle r4, #49817 @ 0xc299 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @@ -250041,15 +250107,15 @@ │ │ │ │ vhsub.u8 , q0, │ │ │ │ addslt r4, fp, #7 │ │ │ │ andmi lr, r0, r3, asr #20 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ rscsne pc, pc, r0 │ │ │ │ svclt 0x00004770 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec5b870 │ │ │ │ + bl 0xfec5b970 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ @ instruction: 0x460bb19a │ │ │ │ @ instruction: 0xf1b34611 │ │ │ │ svclt 0x00084f00 │ │ │ │ svccc 0x00fff1b2 │ │ │ │ ldrmi sp, [r8], -r3, lsr #32 │ │ │ │ @@ -250069,15 +250135,15 @@ │ │ │ │ tstpeq r0, #19 @ p-variant is OBSOLETE │ │ │ │ movwcs sp, #4325 @ 0x10e5 │ │ │ │ @ instruction: 0xf8cd2117 │ │ │ │ @ instruction: 0xf7ffe000 │ │ │ │ @ instruction: 0xf04fff11 │ │ │ │ ldrb r4, [ip, r0, lsl #6] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec5b8e0 │ │ │ │ + bl 0xfec5b9e0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ strmi fp, [fp], -sl, ror #2 │ │ │ │ @ instruction: 0x46184611 │ │ │ │ ldc2l 1, cr15, [r0, #468] @ 0x1d4 │ │ │ │ ldrmi r4, [r8], -r3, lsl #12 │ │ │ │ tstcs r0, r3 │ │ │ │ @@ -250106,33 +250172,33 @@ │ │ │ │ @ instruction: 0xf0023011 │ │ │ │ movwmi r3, #33348 @ 0x8244 │ │ │ │ tstmi r0, #219 @ 0xdb │ │ │ │ orrcc pc, r8, #3 │ │ │ │ tstcs r0, r8, lsl r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ svclt 0x00004770 │ │ │ │ - b 0xfe54a9a0 │ │ │ │ + b 0xfe54aaa0 │ │ │ │ strle r0, [r5, #-3843] @ 0xfffff0fd │ │ │ │ svceq 0x0002ea91 │ │ │ │ andcs fp, r1, #92, 30 @ 0x170 │ │ │ │ eorcs pc, r0, #192, 16 @ 0xc00000 │ │ │ │ tstcs r0, r8, lsl r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ svclt 0x00004770 │ │ │ │ - b 0xfe54a9c0 │ │ │ │ + b 0xfe54aac0 │ │ │ │ strle r0, [r9, #-3843] @ 0xfffff0fd │ │ │ │ svceq 0x0002ea91 │ │ │ │ @ instruction: 0xf06fbf5f │ │ │ │ andcs r4, r1, #0, 6 │ │ │ │ mvnvc lr, #536576 @ 0x83000 │ │ │ │ eorcs pc, r0, #192, 16 @ 0xc00000 │ │ │ │ tstcs r0, r8, lsl r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ svclt 0x00004770 │ │ │ │ - b 0xfe54b1e8 │ │ │ │ + b 0xfe54b2e8 │ │ │ │ strle r0, [r9, #-3843] @ 0xfffff0fd │ │ │ │ svceq 0x0002ea91 │ │ │ │ @ instruction: 0xf06fbf41 │ │ │ │ andcs r4, r1, #0, 6 │ │ │ │ mvnvc lr, #536576 @ 0x83000 │ │ │ │ eorcs pc, r0, #192, 16 @ 0xc00000 │ │ │ │ tstcs r0, r8, lsl r6 │ │ │ │ @@ -250146,15 +250212,15 @@ │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ svclt 0x003e1a89 │ │ │ │ movwcs r2, #4352 @ 0x1100 │ │ │ │ eorcc pc, r0, #192, 16 @ 0xc00000 │ │ │ │ tstcs r0, r8, lsl #12 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ svclt 0x00004770 │ │ │ │ - blx 0x114d418 │ │ │ │ + blx 0x114d518 │ │ │ │ @ instruction: 0xf1bcfc02 │ │ │ │ svclt 0x00c80f00 │ │ │ │ eorcc pc, r0, #192, 16 @ 0xc00000 │ │ │ │ vpmax.s8 d15, d2, d3 │ │ │ │ @ instruction: 0xf102bfc8 │ │ │ │ stcle 1, cr3, [r5], {255} @ 0xff │ │ │ │ svccc 0x00fff1bc │ │ │ │ @@ -250162,18 +250228,18 @@ │ │ │ │ subsmi r3, r1, #32, 4 │ │ │ │ tstcs r0, r8, lsl #12 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ andlt fp, fp, #48, 10 @ 0xc000000 │ │ │ │ cdpeq 0, 0, cr15, cr1, cr15, {2} │ │ │ │ - blx 0x11d6068 │ │ │ │ - blx 0x4c0860 │ │ │ │ + blx 0x11d6168 │ │ │ │ + blx 0x4c0960 │ │ │ │ stmdacs r0, {r1, sl, ip, sp, lr, pc} │ │ │ │ - ldclcc 1, cr15, [pc], #16 @ 0x104870 │ │ │ │ + ldclcc 1, cr15, [pc], #16 @ 0x104970 │ │ │ │ strbtmi fp, [r3], -r4, asr #31 │ │ │ │ eor pc, r0, #12910592 @ 0xc50000 │ │ │ │ andcc sp, r1, r4, lsl #24 │ │ │ │ @ instruction: 0xf8c5bfbc │ │ │ │ rsbmi lr, r3, #32, 4 │ │ │ │ addslt r1, fp, #150994944 @ 0x9000000 │ │ │ │ vpmax.s8 , q1, │ │ │ │ @@ -250187,26 +250253,26 @@ │ │ │ │ andmi lr, ip, r3, asr #20 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ @ instruction: 0xf04f2900 │ │ │ │ svclt 0x00bc0301 │ │ │ │ @ instruction: 0xf8c02200 │ │ │ │ - blle 0x2d1138 │ │ │ │ + blle 0x2d1238 │ │ │ │ vpmax.s8 d15, d2, d3 │ │ │ │ addsmi r3, r1, #4096 @ 0x1000 │ │ │ │ @ instruction: 0xf8c0bf8c │ │ │ │ strmi r3, [sl], -r0, lsr #4 │ │ │ │ tstcs r0, r0, lsl r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ svclt 0x00004770 │ │ │ │ stceq 0, cr15, [r1], {79} @ 0x4f │ │ │ │ strmi fp, [r6], r0, lsl #10 │ │ │ │ - blx 0x43110c │ │ │ │ - blcs 0x1410ec │ │ │ │ + blx 0x43120c │ │ │ │ + blcs 0x1411ec │ │ │ │ rscscc pc, pc, #-2147483648 @ 0x80000000 │ │ │ │ @ instruction: 0x2000bfbc │ │ │ │ eorgt pc, r0, #13500416 @ 0xce0000 │ │ │ │ addsmi sp, sl, #5120 @ 0x1400 │ │ │ │ svclt 0x003c4618 │ │ │ │ @ instruction: 0xf8ce4610 │ │ │ │ strne ip, [fp], #-544 @ 0xfffffde0 │ │ │ │ @@ -250221,15 +250287,15 @@ │ │ │ │ tstcs r0, r0, lsr #4 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ ldrdcc pc, [r0, #-128]! @ 0xffffff80 │ │ │ │ movwvc pc, #1155 @ 0x483 @ │ │ │ │ msrcc SPSR_, r0, asr #17 │ │ │ │ - stmialt r2, {r0, r3, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmdalt r2, {r0, r3, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ strbcc pc, [r0], #-2256 @ 0xfffff730 @ │ │ │ │ strle r0, [r6], #-923 @ 0xfffffc65 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ strlt r4, [r0, #-1904] @ 0xfffff890 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -250240,92 +250306,92 @@ │ │ │ │ andne pc, r0, #1107296256 @ 0x42000000 │ │ │ │ @ instruction: 0xf8cd210c │ │ │ │ @ instruction: 0xf7ffe000 │ │ │ │ svclt 0x0000fdbd │ │ │ │ svclt 0x00004770 │ │ │ │ svclt 0x00004770 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec5bb8c │ │ │ │ + bl 0xfec5bc8c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5a00ff8 │ │ │ │ andcs r5, r4, #8, 6 @ 0x20000000 │ │ │ │ andeq pc, r1, #192, 4 │ │ │ │ andseq pc, r0, r3, lsr #3 │ │ │ │ sbccs pc, r0, #12779520 @ 0xc30000 │ │ │ │ - stc2 7, cr15, [r0, #-420]! @ 0xfffffe5c │ │ │ │ + stc2 7, cr15, [r0], #420 @ 0x1a4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec5bbb0 │ │ │ │ + bl 0xfec5bcb0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf7ff0ff8 │ │ │ │ svclt 0x0000ffe5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec5bbc4 │ │ │ │ + bl 0xfec5bcc4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff8 │ │ │ │ @ instruction: 0xf7ff4608 │ │ │ │ cmpplt r0, fp, ror #24 @ p-variant is OBSOLETE │ │ │ │ movwpl pc, #34212 @ 0x85a4 @ │ │ │ │ andpl pc, r8, r4, lsr #11 │ │ │ │ @ instruction: 0xf8c33810 │ │ │ │ @ instruction: 0xf76912c0 │ │ │ │ - vadd.f32 d31, d10, d1 │ │ │ │ - vaddw.s8 , q0, d24 │ │ │ │ + @ instruction: 0xf64afc81 │ │ │ │ + vbic.i32 d16, #8 @ 0x00000008 │ │ │ │ vrhadd.s8 d16, d4, d31 │ │ │ │ - vmov.i32 , #8 @ 0x00000008 │ │ │ │ - blmi 0x184ab4 │ │ │ │ + vmla.i d22, d0, d0[6] │ │ │ │ + blmi 0x184bb4 │ │ │ │ rscsvc pc, sp, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf92af180 │ │ │ │ - eorseq r1, r5, r8, ror #18 │ │ │ │ + eorseq r1, r5, r8, ror sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec5bc0c │ │ │ │ + bl 0xfec5bd0c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf7ff0ff8 │ │ │ │ svclt 0x0000fcd3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec5bc20 │ │ │ │ + bl 0xfec5bd20 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff8 │ │ │ │ @ instruction: 0xf7ff4615 │ │ │ │ stmdacs r1, {r0, r1, r2, r3, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ strtmi r4, [sl], -r3, lsl #12 │ │ │ │ movwcs fp, #8120 @ 0x1fb8 │ │ │ │ @ instruction: 0xf7ff4620 │ │ │ │ svclt 0x0000fcbf │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec5bc48 │ │ │ │ + bl 0xfec5bd48 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf7860ff8 │ │ │ │ - strmi pc, [r3], -r1, lsl #25 │ │ │ │ + strmi pc, [r3], -r1, lsl #24 │ │ │ │ sbcscc pc, pc, r0, asr #4 │ │ │ │ rsceq pc, pc, pc, asr #13 │ │ │ │ movwcs r4, #24 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd08 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec5bc74 │ │ │ │ + bl 0xfec5bd74 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ andls r2, r1, r0, lsl #6 │ │ │ │ - stc2 7, cr15, [r4], #536 @ 0x218 │ │ │ │ + stc2 7, cr15, [r4], #-536 @ 0xfffffde8 │ │ │ │ andlt r9, r3, r1, lsl #16 │ │ │ │ - bl 0x242c00 │ │ │ │ - ldmdalt sl, {r0, r3, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + bl 0x242d00 │ │ │ │ + svclt 0x009af788 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec5bc98 │ │ │ │ + bl 0xfec5bd98 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [r6], -r8, ror #31 │ │ │ │ - vmax.s8 d20, d10, d15 │ │ │ │ - vaddl.s8 , d0, d24 │ │ │ │ + @ instruction: 0xf64a460f │ │ │ │ + vmvn.i32 d16, #8 @ 0x00000008 │ │ │ │ vhadd.s8 d16, d0, d31 │ │ │ │ @ instruction: 0xf5a62121 │ │ │ │ @ instruction: 0xf06f5508 │ │ │ │ @ instruction: 0xf506fecb │ │ │ │ ldccc 3, cr3, [r0, #-600] @ 0xfffffda8 │ │ │ │ - bmi 0xfe642e0c │ │ │ │ + bmi 0xfe642f0c │ │ │ │ @ instruction: 0x4623b13c │ │ │ │ strtmi r6, [r8], -r4, lsr #17 │ │ │ │ ldrdcs lr, [r0, -r3] │ │ │ │ stccs 7, cr4, [r0], {144} @ 0x90 │ │ │ │ @ instruction: 0xf06fd1f7 │ │ │ │ @ instruction: 0xf506febd │ │ │ │ movscc r3, #1677721602 @ 0x64000002 │ │ │ │ @@ -250355,26 +250421,26 @@ │ │ │ │ @ instruction: 0xf0110280 │ │ │ │ shsub16mi r6, r9, r0 │ │ │ │ @ instruction: 0xf442bf18 │ │ │ │ @ instruction: 0xf0131200 │ │ │ │ svclt 0x00180ff0 │ │ │ │ andeq pc, r0, #1107296256 @ 0x42000000 │ │ │ │ @ instruction: 0xf7862301 │ │ │ │ - @ instruction: 0xf896fc3b │ │ │ │ - blvs 0xffdcd090 │ │ │ │ - bcs 0x116420 │ │ │ │ + @ instruction: 0xf896fbbb │ │ │ │ + blvs 0xffdcd190 │ │ │ │ + bcs 0x116520 │ │ │ │ @ instruction: 0xf06fbf0c │ │ │ │ @ instruction: 0xf06f0203 │ │ │ │ andsmi r0, r3, r1, lsl #4 │ │ │ │ @ instruction: 0xf50663f3 │ │ │ │ @ instruction: 0xf7883696 │ │ │ │ - @ instruction: 0xf506ffa7 │ │ │ │ + @ instruction: 0xf506ff27 │ │ │ │ vst1.64 {d23-d25}, [pc :256], r8 │ │ │ │ - vrhadd.s8 d23, d10, d12 │ │ │ │ - vaddl.s8 , d0, d24 │ │ │ │ + @ instruction: 0xf64a710c │ │ │ │ + vmvn.i32 d16, #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf06f002f │ │ │ │ @ instruction: 0xf8d6fe61 │ │ │ │ teqlt ip, r8, lsr #17 │ │ │ │ stmiavs r4!, {r0, r1, r5, r9, sl, lr} │ │ │ │ ldmib r3, {r3, r5, r9, sl, lr}^ │ │ │ │ ldrmi r2, [r0, r0, lsl #2] │ │ │ │ mvnsle r2, r0, lsl #24 │ │ │ │ @@ -250415,15 +250481,15 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ cmncc r2, r0, ror r7 │ │ │ │ eorcs pc, r1, r0, asr #16 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ svclt 0x00004770 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec5be48 │ │ │ │ + bl 0xfec5bf48 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00ff8 │ │ │ │ @ instruction: 0xf0033160 │ │ │ │ addmi r0, fp, #2080374784 @ 0x7c000000 │ │ │ │ movtvs fp, #12040 @ 0x2f08 │ │ │ │ andcs sp, r0, r6, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @@ -250442,19 +250508,19 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r8, #-0] │ │ │ │ ldrb r2, [r3, r5, lsl #6]! │ │ │ │ ldrb r2, [r1, r4, lsl #6]! │ │ │ │ strb r2, [pc, r3, lsl #6]! │ │ │ │ strb r2, [sp, r6, lsl #6]! │ │ │ │ strb r2, [fp, r7, lsl #6]! │ │ │ │ - blx 0x11c2cb2 │ │ │ │ + blx 0x11c2db2 │ │ │ │ strb r2, [r7, r1, lsl #6]! │ │ │ │ strb r2, [r5, r2, lsl #6]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec5bec4 │ │ │ │ + bl 0xfec5bfc4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00ff8 │ │ │ │ strmi r3, [r4], -r0, ror #2 │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ eorsle r2, r0, pc, lsl fp │ │ │ │ svclt 0x0008428b │ │ │ │ tstle r5, r0, asr #22 │ │ │ │ @@ -250484,30 +250550,30 @@ │ │ │ │ stmdacs r1, {r0, r1, r2, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf04f4603 │ │ │ │ svclt 0x00b87200 │ │ │ │ tstcs r1, r1, lsl #6 │ │ │ │ @ instruction: 0xf7ff4620 │ │ │ │ svclt 0x0000fb35 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec5bf5c │ │ │ │ + bl 0xfec5c05c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r5, r0, ror #31 │ │ │ │ @ instruction: 0x460d4614 │ │ │ │ @ instruction: 0x4621461a │ │ │ │ movwls r9, #8195 @ 0x2003 │ │ │ │ - blx 0x1842d72 │ │ │ │ + blx 0x1842e72 │ │ │ │ stmdals r3, {r1, r8, r9, fp, ip, pc} │ │ │ │ andeq pc, r8, #-1073741784 @ 0xc0000028 │ │ │ │ stmdale r9!, {r0, r3, r9, fp, sp}^ │ │ │ │ @ instruction: 0xf002e8df │ │ │ │ streq r0, [r5, #-1285] @ 0xfffffafb │ │ │ │ stmdavs r9, {r0, r2, r8, fp, ip}^ │ │ │ │ ldccs 12, cr3, [r0], {38} @ 0x26 │ │ │ │ ldccs 0, cr13, [r1], {81} @ 0x51 │ │ │ │ - bl 0x1349a8 │ │ │ │ + bl 0x134aa8 │ │ │ │ @ instruction: 0xf8c00083 │ │ │ │ @ instruction: 0xf04051dc │ │ │ │ andlt r8, r5, r3, lsr #1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @@ -250521,18 +250587,18 @@ │ │ │ │ ldrdcc pc, [r0, #-128]! @ 0xffffff80 │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ svclt 0x000842a3 │ │ │ │ msrpl SPSR_s, r0, asr #17 │ │ │ │ ldccc 0, cr13, [r0], {223} @ 0xdf │ │ │ │ ldmdale r3!, {r0, r1, r2, r3, sl, fp, sp} │ │ │ │ @ instruction: 0xf004e8df │ │ │ │ - bvc 0x1da0f5c │ │ │ │ + bvc 0x1da105c │ │ │ │ ldclvc 2, cr3, [r8], #-200 @ 0xffffff38 │ │ │ │ ldrbtvc r3, [r6], #-562 @ 0xfffffdce │ │ │ │ - blpl 0xd916c4 │ │ │ │ + blpl 0xd917c4 │ │ │ │ stmib r0, {r8, r9, sp}^ │ │ │ │ mullt r5, r4, r3 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldccs 13, cr11, [sl], {48} @ 0x30 │ │ │ │ @@ -250546,18 +250612,18 @@ │ │ │ │ cmncc r2, #0, 6 │ │ │ │ eorpl pc, r3, r0, asr #16 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - blx 0x1dc2e50 │ │ │ │ - vhadd.s8 d18, d10, d0 │ │ │ │ - vaddw.s8 , q0, d24 │ │ │ │ - blmi 0xb0531c │ │ │ │ + blx 0x1dc2f50 │ │ │ │ + @ instruction: 0xf64a2000 │ │ │ │ + vbic.i32 d16, #8 @ 0x00000008 │ │ │ │ + blmi 0xb0541c │ │ │ │ eorsvc pc, r5, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf1489000 │ │ │ │ movwcs pc, #3485 @ 0xd9d @ │ │ │ │ @ instruction: 0xf840336a │ │ │ │ andlt r5, r5, r3, lsr #32 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @@ -250584,37 +250650,37 @@ │ │ │ │ strb r2, [r9, r5, lsl #6]! │ │ │ │ strb r2, [r7, r4, lsl #6]! │ │ │ │ strb r2, [r5, r3, lsl #6]! │ │ │ │ strb r2, [r3, r6, lsl #6]! │ │ │ │ strb r2, [r1, r7, lsl #6]! │ │ │ │ ldrb r2, [pc, r1, lsl #6] │ │ │ │ ldrb r2, [sp, r2, lsl #6] │ │ │ │ - vhadd.s8 d18, d10, d0 │ │ │ │ - vaddw.s8 , q0, d24 │ │ │ │ - blmi 0x1c53b0 │ │ │ │ + @ instruction: 0xf64a2000 │ │ │ │ + vbic.i32 d16, #8 @ 0x00000008 │ │ │ │ + blmi 0x1c54b0 │ │ │ │ eorsvc pc, r4, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf1489000 │ │ │ │ svclt 0x0000fd53 │ │ │ │ - eorseq r1, r5, r4, lsl #19 │ │ │ │ + mlaseq r5, r4, sl, r1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec5c10c │ │ │ │ + bl 0xfec5c20c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r7, r0, ror #31 │ │ │ │ andne lr, r4, sp, asr #19 │ │ │ │ @ instruction: 0xf7ff9203 │ │ │ │ - bls 0x20393c │ │ │ │ + bls 0x203a3c │ │ │ │ ldrdne lr, [r4], -sp │ │ │ │ movweq pc, #33186 @ 0x81a2 @ │ │ │ │ stmdale r9!, {r0, r3, r8, r9, fp, sp}^ │ │ │ │ @ instruction: 0xf003e8df │ │ │ │ streq r0, [r5, #-1285] @ 0xfffffafb │ │ │ │ stmdavs r6, {r0, r2, fp, ip}^ │ │ │ │ ldmdbcs r0, {r0, r2, r5, r8, r9, fp, ip, sp} │ │ │ │ ldmdbcs r1, {r1, r3, r4, r6, ip, lr, pc} │ │ │ │ - bl 0x134b54 │ │ │ │ + bl 0x134c54 │ │ │ │ @ instruction: 0xf8d00082 │ │ │ │ @ instruction: 0xf04001dc │ │ │ │ mullt r7, lr, r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r0, #-0] │ │ │ │ @@ -250654,17 +250720,17 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r0, #-0] │ │ │ │ @ instruction: 0xf8503272 │ │ │ │ str r0, [r8, r2, lsr #32]! │ │ │ │ @ instruction: 0xf99cf7ff │ │ │ │ - vhadd.s8 d18, d10, d0 │ │ │ │ - vaddw.s8 , q0, d24 │ │ │ │ - blmi 0xa454c8 │ │ │ │ + @ instruction: 0xf64a2000 │ │ │ │ + vbic.i32 d16, #8 @ 0x00000008 │ │ │ │ + blmi 0xa455c8 │ │ │ │ eorsvc pc, sp, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf1489000 │ │ │ │ movwcs pc, #3271 @ 0xcc7 @ │ │ │ │ @ instruction: 0xf850336a │ │ │ │ andlt r0, r7, r3, lsr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @@ -250689,64 +250755,64 @@ │ │ │ │ movwcs lr, #18413 @ 0x47ed │ │ │ │ movwcs lr, #14315 @ 0x37eb │ │ │ │ movwcs lr, #26601 @ 0x67e9 │ │ │ │ movwcs lr, #30695 @ 0x77e7 │ │ │ │ movwcs lr, #6117 @ 0x17e5 │ │ │ │ movwcs lr, #10211 @ 0x27e3 │ │ │ │ andcs lr, r0, r1, ror #15 │ │ │ │ - msrvc R8_fiq, sl │ │ │ │ + teqpeq r8, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ andls r4, r0, r2, lsl #22 │ │ │ │ rscscs pc, r1, #64, 4 │ │ │ │ stc2 1, cr15, [r2], {72} @ 0x48 │ │ │ │ - mlaseq r5, r8, r9, r1 │ │ │ │ + eorseq r1, r5, r8, lsr #21 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec5c2ac │ │ │ │ + bl 0xfec5c3ac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040fd0 │ │ │ │ addscc pc, r6, r0, lsl #10 │ │ │ │ rscsvc pc, r8, r0, lsl #10 │ │ │ │ ldrmi fp, [r7], -r7, lsl #1 │ │ │ │ @ instruction: 0xf8d0461e │ │ │ │ @ instruction: 0xf7860520 │ │ │ │ - stmdacs r0, {r0, r1, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ rschi pc, r8, r0 │ │ │ │ orrscc pc, r9, #4, 10 @ 0x1000000 │ │ │ │ movscc r4, #1048576 @ 0x100000 │ │ │ │ stcpl 8, cr15, [r8], {83} @ 0x53 │ │ │ │ strle r0, [r2, #-1962] @ 0xfffff856 │ │ │ │ - bcs 0x4634ec │ │ │ │ - blvs 0xff47b604 │ │ │ │ + bcs 0x4635ec │ │ │ │ + blvs 0xff47b704 │ │ │ │ eorsle r2, sl, r0, lsl #26 │ │ │ │ @ instruction: 0x46201e32 │ │ │ │ andcs fp, r1, #24, 30 @ 0x60 │ │ │ │ andls r9, r5, #-1073741824 @ 0xc0000000 │ │ │ │ strmi r9, [r8, r4, lsl #6]! │ │ │ │ orrlt r9, r0, #49152 @ 0xc000 │ │ │ │ @ instruction: 0xf0109b04 │ │ │ │ cmnle sl, r2, lsl #30 │ │ │ │ stcpl 8, cr15, [r8], {83} @ 0x53 │ │ │ │ - bls 0x24f12c │ │ │ │ + bls 0x24f22c │ │ │ │ stmdacc r5, {r0, r1, r2, r3, r4, r5, r6, fp, ip, lr, pc} │ │ │ │ ldmdale lr!, {r0, fp, sp}^ │ │ │ │ stccc 8, cr15, [r8], {83} @ 0x53 │ │ │ │ ldrble r0, [r8], #-1435 @ 0xfffffa65 │ │ │ │ @ instruction: 0x314cf894 │ │ │ │ @ instruction: 0xf0402b00 │ │ │ │ @ instruction: 0xf8d4809d │ │ │ │ @ instruction: 0xf0033160 │ │ │ │ - blcc 0x505db0 │ │ │ │ + blcc 0x505eb0 │ │ │ │ stmdale ip, {r1, r3, r8, r9, fp, sp}^ │ │ │ │ - andne pc, r4, #68157440 @ 0x4100000 │ │ │ │ + andscs pc, r4, #68157440 @ 0x4100000 │ │ │ │ eorseq pc, r5, #192, 4 │ │ │ │ eorcc pc, r3, r2, asr r8 @ │ │ │ │ vstrle d18, [r4, #-4] │ │ │ │ - msrvc R8_fiq, sl │ │ │ │ + teqpeq r8, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - rsbvc pc, r8, sl, asr #4 │ │ │ │ + rsbseq pc, r8, sl, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf44f4b5c │ │ │ │ @ instruction: 0xf17f7261 │ │ │ │ @ instruction: 0x4608fd79 │ │ │ │ tstcs r0, r7 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -250764,150 +250830,150 @@ │ │ │ │ cmple r5, r0, lsl #20 │ │ │ │ strvc pc, [r0, -pc, asr #32] │ │ │ │ ldrle r0, [r4], #-1450 @ 0xfffffa56 │ │ │ │ @ instruction: 0x314cf894 │ │ │ │ cmple r1, r0, lsl #22 │ │ │ │ ldrdcc pc, [r0, #-132]! @ 0xffffff7c │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ - blcs 0x393dfc │ │ │ │ + blcs 0x393efc │ │ │ │ @ instruction: 0xf641d809 │ │ │ │ - vsubl.s8 , d0, d4 │ │ │ │ + vmov.i32 d18, #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf8520235 │ │ │ │ - blcs 0x151258 │ │ │ │ + blcs 0x151358 │ │ │ │ movwcs fp, #8120 @ 0x1fb8 │ │ │ │ movwcs lr, #4096 @ 0x1000 │ │ │ │ ldrtmi r2, [sl], -r1, lsl #2 │ │ │ │ @ instruction: 0xf7ff4620 │ │ │ │ stmdacs r7, {r0, r1, r2, r3, r5, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf853d145 │ │ │ │ @ instruction: 0xf0133c08 │ │ │ │ svclt 0x00146f00 │ │ │ │ tstcs sp, r1, lsl #2 │ │ │ │ svclt 0x00b82b00 │ │ │ │ - blle 0xffc8de04 │ │ │ │ - msrvc R8_fiq, sl │ │ │ │ + blle 0xffc8df04 │ │ │ │ + teqpeq r8, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - adcsvc pc, r4, sl, asr #4 │ │ │ │ + sbceq pc, r4, sl, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ vpadd.i8 d20, d0, d16 │ │ │ │ @ instruction: 0xf17f328b │ │ │ │ stmdacs r8, {r0, r5, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ strhcs sp, [r0], -r7 │ │ │ │ - msrvc R8_fiq, sl │ │ │ │ + teqpeq r8, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ andls r4, r0, fp, lsr #22 │ │ │ │ rsbscc pc, fp, #64, 4 │ │ │ │ - blx 0xff04174e │ │ │ │ + blx 0xff04184e │ │ │ │ stmibvc fp, {r1, r3, r6, r7, fp, sp, lr}^ │ │ │ │ svclt 0x00082a01 │ │ │ │ @ instruction: 0xd1b32b03 │ │ │ │ - blcs 0x1e3a68 │ │ │ │ - blcs 0x174ea0 │ │ │ │ + blcs 0x1e3b68 │ │ │ │ + blcs 0x174fa0 │ │ │ │ stmdbvc sl, {r1, r2, r3, r5, r7, fp, ip, lr, pc}^ │ │ │ │ - blcs 0x2e3874 │ │ │ │ - bcs 0x1350ac │ │ │ │ + blcs 0x2e3974 │ │ │ │ + bcs 0x1351ac │ │ │ │ @ instruction: 0xf04fbf18 │ │ │ │ str r7, [r7, r0, lsl #14]! │ │ │ │ ldrdcc pc, [r8, #-132] @ 0xffffff7c │ │ │ │ orreq pc, r1, #201326595 @ 0xc000003 │ │ │ │ svclt 0x00b82b01 │ │ │ │ ldr r2, [r7, r1, lsl #6]! │ │ │ │ ldrdcc pc, [r8, #-132] @ 0xffffff7c │ │ │ │ orreq pc, r1, #201326595 @ 0xc000003 │ │ │ │ ldmle r2, {r1, r3, r5, r6, r8, r9, sl, sp, lr, pc}^ │ │ │ │ - bcs 0x14cf7c │ │ │ │ + bcs 0x14d07c │ │ │ │ stmdacs r5, {r0, r1, r2, r3, r6, r7, fp, ip, lr, pc} │ │ │ │ svcge 0x004ef43f │ │ │ │ - vmax.s8 d20, d10, d16 │ │ │ │ - vaddw.s8 , q0, d24 │ │ │ │ + @ instruction: 0xf64a4620 │ │ │ │ + vbic.i32 d16, #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf7ff012f │ │ │ │ stmdacs r3, {r0, r5, fp, ip, sp, lr, pc} │ │ │ │ - vqadd.s8 d29, d10, d5 │ │ │ │ - vshr.s64 d23, d12, #64 │ │ │ │ - blmi 0x445354 │ │ │ │ + @ instruction: 0xf64ad015 │ │ │ │ + vaddl.s8 q8, d16, d28 │ │ │ │ + blmi 0x445454 │ │ │ │ rsbvc pc, r2, #1325400064 @ 0x4f000000 │ │ │ │ ldc2l 1, cr15, [sl], {127} @ 0x7f │ │ │ │ - msrvc R8_fiq, sl │ │ │ │ + teqpeq r8, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - subsvc pc, ip, sl, asr #4 │ │ │ │ + rsbeq pc, ip, sl, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ vqdmulh.s d20, d0, d6 │ │ │ │ @ instruction: 0xf17f3201 │ │ │ │ - sha1c.32 , q13, │ │ │ │ - vaddl.s8 , d16, d0 │ │ │ │ - blmi 0x185380 │ │ │ │ + @ instruction: 0xf64afccd │ │ │ │ + vshr.s64 d16, d0, #64 │ │ │ │ + blmi 0x185480 │ │ │ │ addcc pc, r7, #64, 4 │ │ │ │ stc2l 1, cr15, [r4], {127} @ 0x7f │ │ │ │ - eorseq r1, r5, ip, lsr #19 │ │ │ │ - eorseq r1, r5, r8, asr #19 │ │ │ │ + ldrhteq r1, [r5], -ip │ │ │ │ + ldrsbteq r1, [r5], -r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec5c4dc │ │ │ │ + bl 0xfec5c5dc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5000ff8 │ │ │ │ @ instruction: 0xf5003096 │ │ │ │ @ instruction: 0xf8d070f8 │ │ │ │ - @ instruction: 0xf7860520 │ │ │ │ - teqplt r8, pc, lsr #16 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0xf7850520 │ │ │ │ + teqplt r8, pc, lsr #31 @ p-variant is OBSOLETE │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ - msrvc R8_fiq, sl │ │ │ │ + teqpeq r8, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - subsvc pc, ip, sl, asr #4 │ │ │ │ + rsbeq pc, ip, sl, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ vqdmulh.s d20, d0, d2 │ │ │ │ @ instruction: 0xf17f3299 │ │ │ │ svclt 0x0000fc9b │ │ │ │ - eorseq r1, r5, r4, ror #19 │ │ │ │ + ldrshteq r1, [r5], -r4 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec5c52c │ │ │ │ + bl 0xfec5c62c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ @ instruction: 0x46054674 │ │ │ │ @ instruction: 0xf783460e │ │ │ │ - sbceq pc, r3, #3063808 @ 0x2ec000 │ │ │ │ + sbceq pc, r3, #966656 @ 0xec000 │ │ │ │ andlt sp, r2, r9, lsl #8 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ movwcs fp, #11632 @ 0x2d70 │ │ │ │ tstcs r1, r2, lsr r6 │ │ │ │ strls r4, [r0], #-1576 @ 0xfffff9d8 │ │ │ │ @ instruction: 0xf8c8f7ff │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec5c56c │ │ │ │ + bl 0xfec5c66c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ tstcs r0, lr, lsl #12 │ │ │ │ @ instruction: 0x46044675 │ │ │ │ - cdp2 7, 9, cr15, cr14, cr6, {4} │ │ │ │ + cdp2 7, 1, cr15, cr14, cr6, {4} │ │ │ │ andsle r2, ip, r1, lsl r8 │ │ │ │ tstle sp, r8, lsl r8 │ │ │ │ sbccc pc, r4, #212, 16 @ 0xd40000 │ │ │ │ - blle 0x110ff90 │ │ │ │ + blle 0x1110090 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ adcscc pc, r4, #212, 16 @ 0xd40000 │ │ │ │ - ble 0xffd4ffac │ │ │ │ + ble 0xffd500ac │ │ │ │ orrscc pc, r9, #4, 10 @ 0x1000000 │ │ │ │ ldrdcs pc, [r8], r3 @ │ │ │ │ vsubw.u8 q9, q1, d1 │ │ │ │ sbclt r6, r1, #192 @ 0xc0 │ │ │ │ @ instruction: 0xf8d4e00b │ │ │ │ - blcs 0x111eb4 │ │ │ │ + blcs 0x111fb4 │ │ │ │ @ instruction: 0xf504dae4 │ │ │ │ @ instruction: 0xf8d33399 │ │ │ │ movwcs r2, #8360 @ 0x20a8 │ │ │ │ sbcvs pc, r0, r2, asr #7 │ │ │ │ - bcs 0x131edc │ │ │ │ + bcs 0x131fdc │ │ │ │ stmdacs r0, {r1, r5, r9, fp, ip, lr, pc} │ │ │ │ @ instruction: 0xf8d4d0d8 │ │ │ │ vst2. {d1-d4}, [r1], r0 │ │ │ │ ldmdblt r0!, {r7, sp, lr}^ │ │ │ │ stceq 0, cr15, [r1], {1} │ │ │ │ @ instruction: 0x0e00ea5c │ │ │ │ subseq sp, r2, r2, lsr #32 │ │ │ │ @@ -250928,71 +250994,71 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ orrcs pc, r0, r1, lsl #8 │ │ │ │ tsteq ip, r1, asr sl │ │ │ │ strb sp, [r0, r6, lsr #1]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec5c64c │ │ │ │ + bl 0xfec5c74c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdbvs fp, {r3, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ @ instruction: 0xf413b083 │ │ │ │ mrsle r7, LR_und │ │ │ │ ldrd pc, [r4], #-129 @ 0xffffff7f │ │ │ │ strdlt r4, [r3], -r4 @ │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ strmi r4, [ip], -r0, ror #14 │ │ │ │ vmax.s8 d20, d0, d5 │ │ │ │ - vrhadd.s8 , q13, │ │ │ │ - vaddl.s8 , d0, d24 │ │ │ │ + @ instruction: 0xf64a31cf │ │ │ │ + vmvn.i32 d16, #8 @ 0x00000008 │ │ │ │ andls r0, r1, #47 @ 0x2f │ │ │ │ @ instruction: 0xf9e6f06f │ │ │ │ - bls 0x156d08 │ │ │ │ + bls 0x156e08 │ │ │ │ stclvs 3, cr2, [r4], #-0 │ │ │ │ strmi r4, [r0, r8, lsr #12]! │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf06f4030 │ │ │ │ svclt 0x0000b9dd │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec5c6a0 │ │ │ │ + bl 0xfec5c7a0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdbvs sl, {r4, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ ldreq fp, [r3, #130] @ 0x82 │ │ │ │ stcvs 4, cr13, [fp], {10} │ │ │ │ mullt r2, r8, r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ tstls r1, r4, lsl #12 │ │ │ │ - eorvc pc, r8, sl, asr #4 │ │ │ │ + eorseq pc, r8, sl, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ bicscc pc, sp, r0, asr #4 │ │ │ │ @ instruction: 0xf9baf06f │ │ │ │ strtmi r9, [r0], -r1, lsl #22 │ │ │ │ ldcvs 6, cr4, [sl], {25} │ │ │ │ mulls r1, r0, r7 │ │ │ │ @ instruction: 0xf9b4f06f │ │ │ │ andlt r9, r2, r1, lsl #16 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec5c704 │ │ │ │ + bl 0xfec5c804 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdbvs ip, {r3, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ streq fp, [r4, #130]! @ 0x82 │ │ │ │ @ instruction: 0xf8d1d406 │ │ │ │ ldrbtmi lr, [r4], r4, asr #32 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0x47604070 │ │ │ │ strmi r4, [r5], -ip, lsl #12 │ │ │ │ cmnpvc fp, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ - eorvc pc, r8, sl, asr #4 │ │ │ │ + eorseq pc, r8, sl, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ movwcs lr, #2509 @ 0x9cd │ │ │ │ @ instruction: 0xf98af06f │ │ │ │ ldmib sp, {r0, r5, r9, sl, lr}^ │ │ │ │ strtmi r2, [r8], -r0, lsl #6 │ │ │ │ strmi r6, [r0, r4, ror #24]! │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @@ -251001,141 +251067,141 @@ │ │ │ │ ldreq r6, [r3, #2314] @ 0x90a │ │ │ │ stcvs 4, cr13, [fp], {1} │ │ │ │ ldrlt r4, [r0, #-1816] @ 0xfffff8e8 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00f0f8cc │ │ │ │ strmi fp, [r4], -r2, lsl #1 │ │ │ │ - eorvc pc, r8, sl, asr #4 │ │ │ │ + eorseq pc, r8, sl, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ vrhadd.s8 d25, d0, d0 │ │ │ │ @ instruction: 0xf06f31fa │ │ │ │ - blls 0x143b1c │ │ │ │ + blls 0x143c1c │ │ │ │ ldrmi r4, [r9], -r0, lsr #12 │ │ │ │ @ instruction: 0x47906c1a │ │ │ │ smlabteq r0, sp, r9, lr │ │ │ │ @ instruction: 0xf960f06f │ │ │ │ ldrdeq lr, [r0, -sp] │ │ │ │ andcs fp, r0, #2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ orrscc pc, r9, #0, 10 │ │ │ │ @ instruction: 0xf85333b0 │ │ │ │ subseq r3, r9, r8, lsl #24 │ │ │ │ - blcs 0x13a9f4 │ │ │ │ + blcs 0x13aaf4 │ │ │ │ @ instruction: 0xf8d0db0a │ │ │ │ @ instruction: 0x009b33b0 │ │ │ │ andcs sp, r0, sl, lsl #8 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ biccc pc, r0, #208, 16 @ 0xd00000 │ │ │ │ ldrbtle r0, [r4], #1498 @ 0x5da │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec5c7dc │ │ │ │ + bl 0xfec5c8dc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff8 │ │ │ │ mrc2 7, 3, pc, cr2, cr14, {7} │ │ │ │ strmi r2, [r3], -r1, lsl #16 │ │ │ │ andvc pc, r0, #79 @ 0x4f │ │ │ │ movwcs fp, #8120 @ 0x1fb8 │ │ │ │ strtmi r2, [r0], -r1, lsl #2 │ │ │ │ mcr2 7, 7, pc, cr0, cr14, {7} @ │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec5c804 │ │ │ │ + bl 0xfec5c904 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5000fe8 │ │ │ │ @ instruction: 0x460e3399 │ │ │ │ bicne pc, r0, #208, 16 @ 0xd00000 │ │ │ │ @ instruction: 0xb08233b0 │ │ │ │ @ instruction: 0xf8534604 │ │ │ │ @ instruction: 0xf0012c08 │ │ │ │ svceq 0x00d10580 │ │ │ │ ldrtle r0, [r9], #-1426 @ 0xfffffa6e │ │ │ │ @ instruction: 0x214cf890 │ │ │ │ @ instruction: 0xf8d0b9ea │ │ │ │ @ instruction: 0xf0022160 │ │ │ │ - bcc 0x505eb4 │ │ │ │ + bcc 0x505fb4 │ │ │ │ ldmdale r2!, {r1, r3, r9, fp, sp} │ │ │ │ - andne pc, r4, r1, asr #12 │ │ │ │ + andscs pc, r4, r1, asr #12 │ │ │ │ eorseq pc, r5, r0, asr #5 │ │ │ │ eorcs pc, r2, r0, asr r8 @ │ │ │ │ - bcs 0x171cf0 │ │ │ │ + bcs 0x171df0 │ │ │ │ stccs 0, cr13, [r0, #-168] @ 0xffffff58 │ │ │ │ @ instruction: 0xf853d152 │ │ │ │ adcmi r3, fp, #8, 24 @ 0x800 │ │ │ │ andlt sp, r2, lr, asr #20 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8d0bd70 │ │ │ │ vmla.f q9, q1, d0[2] │ │ │ │ stmdbcs r0, {r0, r7, r9} │ │ │ │ strtmi sp, [r0], -r9, ror #3 │ │ │ │ movwcs lr, #2509 @ 0x9cd │ │ │ │ - @ instruction: 0xf81af783 │ │ │ │ + @ instruction: 0xff9af782 │ │ │ │ svcvs 0x0080f411 │ │ │ │ movwcs lr, #2525 @ 0x9dd │ │ │ │ @ instruction: 0xf504d1df │ │ │ │ @ instruction: 0xf5013196 │ │ │ │ @ instruction: 0xf8d171f8 │ │ │ │ stmdbcs r1, {r3, r4, r9, sl, ip} │ │ │ │ ldrd sp, [sp], -r7 @ │ │ │ │ mcrrcs 8, 13, pc, r8, cr0 @ │ │ │ │ biclt fp, r9, r2, ror r1 │ │ │ │ movwls r4, #1568 @ 0x620 │ │ │ │ - @ instruction: 0xf804f783 │ │ │ │ + @ instruction: 0xff84f782 │ │ │ │ @ instruction: 0xf4109b00 │ │ │ │ sbcle r2, ip, r0, lsl #30 │ │ │ │ ldrtmi r2, [r2], -r2, lsl #6 │ │ │ │ strtmi r2, [r0], -ip, lsl #2 │ │ │ │ mrc2 7, 3, pc, cr14, cr14, {7} │ │ │ │ stclcs 8, cr15, [r0], #-832 @ 0xfffffcc0 │ │ │ │ addeq lr, r2, #0, 22 │ │ │ │ stccs 8, cr15, [ip], {210} @ 0xd2 │ │ │ │ strble r0, [r8, #2002]! @ 0x7d2 │ │ │ │ stccs 1, cr11, [r0, #-996] @ 0xfffffc1c │ │ │ │ and sp, pc, r1, asr #1 │ │ │ │ movwls r4, #1568 @ 0x620 │ │ │ │ - @ instruction: 0xffeaf782 │ │ │ │ + @ instruction: 0xff6af782 │ │ │ │ @ instruction: 0xf4119b00 │ │ │ │ bicsle r6, sp, r0, lsl #31 │ │ │ │ addscc pc, r6, #4, 10 @ 0x1000000 │ │ │ │ rscsvc pc, r8, #8388608 @ 0x800000 │ │ │ │ @ instruction: 0x2618f8d2 │ │ │ │ sbcsle r2, r5, r1, lsl #20 │ │ │ │ tstcs r1, r0, lsr #12 │ │ │ │ stc2l 7, cr15, [r6, #1016]! @ 0x3f8 │ │ │ │ strmi r2, [r3], -r1, lsl #16 │ │ │ │ andvc pc, r0, #79 @ 0x4f │ │ │ │ movwcs fp, #8120 @ 0x1fb8 │ │ │ │ @ instruction: 0xf7fe4620 │ │ │ │ movwls pc, #3669 @ 0xe55 @ │ │ │ │ - @ instruction: 0xffcef782 │ │ │ │ + @ instruction: 0xff4ef782 │ │ │ │ @ instruction: 0xf4119b00 │ │ │ │ orrsle r6, r6, r0, lsl #31 │ │ │ │ addscc pc, r6, #4, 10 @ 0x1000000 │ │ │ │ rscsvc pc, r8, #8388608 @ 0x800000 │ │ │ │ @ instruction: 0x2618f8d2 │ │ │ │ addle r2, lr, r1, lsl #20 │ │ │ │ svclt 0x0000e7e2 │ │ │ │ @ instruction: 0xf012b2d3 │ │ │ │ tstle r4, r0, ror #31 │ │ │ │ strmi fp, [fp], -fp, lsr #18 │ │ │ │ tstcs r0, r8, lsl r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @ instruction: 0xf1c34770 │ │ │ │ - blx 0x145fd0 │ │ │ │ + blx 0x1460d0 │ │ │ │ sbcsmi pc, r1, r3, lsl #6 │ │ │ │ tstpeq r1, r1 @ p-variant is OBSOLETE │ │ │ │ andsne pc, r0, #192, 16 @ 0xc00000 │ │ │ │ tstcs r0, r8, lsl r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ - blcs 0x917528 │ │ │ │ + blcs 0x917628 │ │ │ │ movwcs fp, #3868 @ 0xf1c │ │ │ │ andscc pc, r0, #192, 16 @ 0xc00000 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xf001bf04 │ │ │ │ @ instruction: 0xf8c00101 │ │ │ │ @ instruction: 0x46181210 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @@ -251177,92 +251243,92 @@ │ │ │ │ tstpeq pc, #18 @ p-variant is OBSOLETE │ │ │ │ sbcslt sp, r2, #-2147483646 @ 0x80000002 │ │ │ │ svceq 0x00cbb112 │ │ │ │ andscc pc, r0, #192, 16 @ 0xc00000 │ │ │ │ ldrmi r4, [r8], -fp, lsl #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ - blx 0x194d198 │ │ │ │ + blx 0x194d298 │ │ │ │ sbcsmi pc, r1, r3, lsl #6 │ │ │ │ tstpeq r1, r1 @ p-variant is OBSOLETE │ │ │ │ andsne pc, r0, #192, 16 @ 0xc00000 │ │ │ │ tstcs r0, r8, lsl r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ svclt 0x00004770 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrmi fp, [lr], -r3, lsl #1 │ │ │ │ strpl pc, [r0], #1089 @ 0x441 │ │ │ │ rsbmi r4, r2, #148, 12 @ 0x9400000 │ │ │ │ - blls 0x397244 │ │ │ │ + blls 0x397344 │ │ │ │ tstle r1, #-1610612727 @ 0xa0000009 │ │ │ │ strbtmi r9, [r3], -sl, lsl #20 │ │ │ │ and pc, r4, sp, asr #17 │ │ │ │ @ instruction: 0xf7729600 │ │ │ │ - andlt pc, r3, fp, lsr #26 │ │ │ │ + andlt pc, r3, fp, lsr #25 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ stmib sp, {r0, r1, r5, r6, r9, sl, lr}^ │ │ │ │ strbtmi r6, [r0], r0, lsl #28 │ │ │ │ strmi r4, [r1], sp, lsl #12 │ │ │ │ - ldc2 7, cr15, [r8, #-456] @ 0xfffffe38 │ │ │ │ + ldc2 7, cr15, [r8], {114} @ 0x72 │ │ │ │ strbmi r9, [r3], -sl, lsl #20 │ │ │ │ strbmi r1, [r8], -r9, lsr #22 │ │ │ │ stmib sp, {r1, r5, r7, fp, ip}^ │ │ │ │ @ instruction: 0xf7726700 │ │ │ │ - andlt pc, r3, pc, lsl #26 │ │ │ │ + andlt pc, r3, pc, lsl #25 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec5cad0 │ │ │ │ + bl 0xfec5cbd0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff8 │ │ │ │ - cdp2 7, 14, cr15, cr12, cr2, {4} │ │ │ │ + cdp2 7, 6, cr15, cr12, cr2, {4} │ │ │ │ @ instruction: 0xf6c02320 │ │ │ │ andmi r0, r3, r0, lsl #6 │ │ │ │ andle r2, r8, r0, lsr #22 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ strbeq fp, [r1, #3344] @ 0xd10 │ │ │ │ @ instruction: 0xf8d4d5f4 │ │ │ │ ldrbeq r3, [sl, #560] @ 0x230 │ │ │ │ @ instruction: 0xf504d5f0 │ │ │ │ ldmib r3, {r0, r3, r4, r7, r8, r9, ip, sp}^ │ │ │ │ - bcs 0x10ddb8 │ │ │ │ + bcs 0x10deb8 │ │ │ │ bicsvs lr, r2, #323584 @ 0x4f000 │ │ │ │ movtne lr, #6723 @ 0x1a43 │ │ │ │ @ instruction: 0xf013da34 │ │ │ │ subsle r0, r3, r1, lsl #6 │ │ │ │ biccc pc, r0, #212, 16 @ 0xd40000 │ │ │ │ orrvs pc, r0, r3, lsl #8 │ │ │ │ @ instruction: 0xf003bb79 │ │ │ │ - b 0x1505934 │ │ │ │ + b 0x1505a34 │ │ │ │ suble r0, r5, r1, lsl #24 │ │ │ │ @ instruction: 0x00530f90 │ │ │ │ @ instruction: 0xf504d507 │ │ │ │ cmpcc r0, #1744830466 @ 0x68000002 │ │ │ │ vst1.8 {d6-d7}, [r3 :64], fp │ │ │ │ movwmi r6, #45920 @ 0xb360 │ │ │ │ orrcs sp, r0, #31 │ │ │ │ movwmi pc, #704 @ 0x2c0 @ │ │ │ │ mlasle lr, r3, r3, r4 │ │ │ │ msrcc SPSR_f, #212, 16 @ 0xd40000 │ │ │ │ strle r0, [r6, #-1985] @ 0xfffff83f │ │ │ │ orrscc pc, sl, r4, lsl #10 │ │ │ │ - bvs 0x351ea4 │ │ │ │ + bvs 0x351fa4 │ │ │ │ svcvs 0x0060f411 │ │ │ │ orrseq sp, r0, r3, lsr r0 │ │ │ │ vrecps.f32 , q0, q4 │ │ │ │ ldrle r4, [r0, #-518]! @ 0xfffffdfa │ │ │ │ vqdmulh.s d18, d0, d0 │ │ │ │ vqsub.s8 d18, d0, d1 │ │ │ │ svclt 0x00a84306 │ │ │ │ @@ -251277,49 +251343,49 @@ │ │ │ │ @ instruction: 0xf4223b98 │ │ │ │ @ instruction: 0xf8c47280 │ │ │ │ @ instruction: 0xf8c4cb9c │ │ │ │ @ instruction: 0xf5a423b0 │ │ │ │ ldmdacc r0, {r3, ip, lr} │ │ │ │ orrvc pc, r0, pc, asr #8 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ - blt 0x1b435f0 │ │ │ │ + stmiblt r8!, {r2, r3, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ orrcs pc, r0, #50331648 @ 0x3000000 │ │ │ │ mvnle r4, r3, lsl #6 │ │ │ │ vsubw.s8 q9, q8, d0 │ │ │ │ orrsmi r4, r3, #0, 6 │ │ │ │ vrhadd.s8 d29, d0, d7 │ │ │ │ @ instruction: 0xf8d42211 │ │ │ │ @ instruction: 0xf4033ba0 │ │ │ │ tstmi r3, #80, 6 @ 0x40000001 │ │ │ │ @ instruction: 0xf8d4e7d7 │ │ │ │ strb r3, [r0, r8, ror #6] │ │ │ │ andeq r0, r0, r0 │ │ │ │ - bcc 0x14d31c │ │ │ │ + bcc 0x14d41c │ │ │ │ strlt r3, [r0, #-263] @ 0xfffffef9 │ │ │ │ svc 0x0001f913 │ │ │ │ svcgt 0x0001f912 │ │ │ │ - blx 0x896466 │ │ │ │ + blx 0x896566 │ │ │ │ mvnsle r0, ip │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - bcc 0x14d340 │ │ │ │ + bcc 0x14d440 │ │ │ │ strlt r3, [r0, #-263] @ 0xfffffef9 │ │ │ │ svc 0x0001f813 │ │ │ │ svcgt 0x0001f812 │ │ │ │ - blx 0x89648a │ │ │ │ + blx 0x89658a │ │ │ │ mvnsle r0, ip │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - bcc 0x14d364 │ │ │ │ + bcc 0x14d464 │ │ │ │ strlt r3, [r0, #-263] @ 0xfffffef9 │ │ │ │ svc 0x0001f813 │ │ │ │ svcgt 0x0001f912 │ │ │ │ - blx 0x8964ae │ │ │ │ + blx 0x8965ae │ │ │ │ mvnsle r0, ip │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -251327,15 +251393,15 @@ │ │ │ │ @ instruction: 0xf101b087 │ │ │ │ ldrmi r0, [sp], -r8, lsl #12 │ │ │ │ mvnsvc pc, pc, asr #12 │ │ │ │ mvnsvc pc, pc, asr #13 │ │ │ │ ldcls 6, cr4, [r0], {131} @ 0x83 │ │ │ │ svcls 0x00111a89 │ │ │ │ vaddw.u8 , q2, d1 │ │ │ │ - blx 0x18cfe8c │ │ │ │ + blx 0x18cff8c │ │ │ │ @ instruction: 0xf1b9fc84 │ │ │ │ @ instruction: 0xf10c0f02 │ │ │ │ svclt 0x00180c01 │ │ │ │ stmdbeq r1, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ streq pc, [r8], #-258 @ 0xfffffefe │ │ │ │ stmiaeq ip, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ svclt 0x00159005 │ │ │ │ @@ -251353,28 +251419,28 @@ │ │ │ │ @ instruction: 0xf1a447b8 │ │ │ │ ldrtmi r0, [r1], -r8, lsl #4 │ │ │ │ @ instruction: 0xf8554681 │ │ │ │ ldrmi r0, [r8, r8, lsl #24]! │ │ │ │ strmi r4, [r0], r2, lsr #12 │ │ │ │ @ instruction: 0xf8554631 │ │ │ │ ldrcc r0, [r0], #-3076 @ 0xfffff3fc │ │ │ │ - blls 0x1579d0 │ │ │ │ + blls 0x157ad0 │ │ │ │ andge pc, r0, fp, asr #17 │ │ │ │ ldmdbne sl, {r4, r9, sl, ip, sp} │ │ │ │ @ instruction: 0xf8cb9b02 │ │ │ │ stmib fp, {r2, ip, pc}^ │ │ │ │ addsmi r8, r3, #2 │ │ │ │ - bleq 0x541f34 │ │ │ │ + bleq 0x542034 │ │ │ │ ldmib sp, {r0, r2, r4, r6, r7, sl, fp, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf8dd9803 │ │ │ │ strbmi sl, [r8, #20] │ │ │ │ - bl 0x3bbf3c │ │ │ │ + bl 0x3bc03c │ │ │ │ andcs r0, r0, r9, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - bl 0xfe9c5f2c │ │ │ │ + bl 0xfe9c602c │ │ │ │ ldrmi r0, [r0, #522] @ 0x20a │ │ │ │ strdlt sp, [r7], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ @@ -251390,53 +251456,53 @@ │ │ │ │ @ instruction: 0xf8ddc014 │ │ │ │ vmla.i , q0, d0[3] │ │ │ │ sbclt r2, r2, #1, 28 │ │ │ │ svceq 0x0002f1be │ │ │ │ andeq pc, r1, #-2147483648 @ 0x80000000 │ │ │ │ @ instruction: 0xf10ebf18 │ │ │ │ vmull.p8 q8, d0, d1 │ │ │ │ - b 0x14cdd84 │ │ │ │ + b 0x14cde84 │ │ │ │ svclt 0x001602c2 │ │ │ │ @ instruction: 0x0eceea4f │ │ │ │ usatmi r4, #17, r1, lsl #13 │ │ │ │ subeq lr, r0, pc, asr #20 │ │ │ │ stmdaeq r0, {r0, r8, r9, fp, sp, lr, pc} │ │ │ │ - b 0x14d6bb8 │ │ │ │ + b 0x14d6cb8 │ │ │ │ svclt 0x000809a9 │ │ │ │ stmib sp, {r1, r2, r4, r7, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf838e203 │ │ │ │ @ instruction: 0xf8370024 │ │ │ │ strcc r1, [r1], #-36 @ 0xffffffdc │ │ │ │ - b 0xfe12c7f4 │ │ │ │ + b 0xfe12c8f4 │ │ │ │ movwls r0, #10 │ │ │ │ streq r4, [r9], #-1627 @ 0xfffff9a5 │ │ │ │ @ instruction: 0xf8550400 │ │ │ │ @ instruction: 0xf7242f04 │ │ │ │ - strbmi pc, [ip, #-3929] @ 0xfffff0a7 @ │ │ │ │ + strbmi pc, [ip, #-3801] @ 0xfffff127 @ │ │ │ │ svceq 0x0004f846 │ │ │ │ ldmib sp, {r0, r1, r3, r5, r6, r7, r8, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf8dde203 │ │ │ │ ldrbmi ip, [r2, #-20]! @ 0xffffffec │ │ │ │ - bl 0x43c000 │ │ │ │ + bl 0x43c100 │ │ │ │ strcs r0, [r0], #-782 @ 0xfffffcf2 │ │ │ │ stmia r3!, {r8, sl, sp}^ │ │ │ │ - bl 0xfe9d6ff0 │ │ │ │ + bl 0xfe9d70f0 │ │ │ │ addmi r0, sl, #12, 2 │ │ │ │ strdlt sp, [r7], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ strmi fp, [r4], fp, lsl #1 │ │ │ │ movwls r4, #26133 @ 0x6615 │ │ │ │ - bcc 0x680390 │ │ │ │ + bcc 0x680490 │ │ │ │ andsgt pc, r0, sp, asr #17 │ │ │ │ ldrsblt pc, [ip], #-141 @ 0xffffff73 @ │ │ │ │ andcs pc, r1, r3, asr #7 │ │ │ │ stmdacs r2, {r2, r3, r4, r6, r7, r9, ip, sp, pc} │ │ │ │ streq pc, [r1], #-260 @ 0xfffffefc │ │ │ │ andcc fp, r1, r8, lsl pc │ │ │ │ strbeq lr, [r4], #2639 @ 0xa4f │ │ │ │ @@ -251449,39 +251515,39 @@ │ │ │ │ subeq lr, r0, r5, lsl #22 │ │ │ │ stmdaeq r3, {r0, r8, r9, fp, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf04f2a04 │ │ │ │ ldrmi r0, [r6], r0, lsl #2 │ │ │ │ svclt 0x00a84689 │ │ │ │ cdpeq 0, 0, cr15, cr4, cr15, {2} │ │ │ │ stmib sp, {r0, r2, ip, pc}^ │ │ │ │ - blls 0x24f48c │ │ │ │ + blls 0x24f58c │ │ │ │ strbmi r0, [ip], -sp, lsl #1 │ │ │ │ smlabt r2, sp, r9, lr │ │ │ │ eorvc pc, r9, r3, lsr r8 @ │ │ │ │ - blls 0x297044 │ │ │ │ - blls 0x20c1fc │ │ │ │ + blls 0x297144 │ │ │ │ + blls 0x20c2fc │ │ │ │ ldrmi r0, [sp], #-1087 @ 0xfffffbc1 │ │ │ │ eoreq pc, r4, r8, lsr r8 @ │ │ │ │ - blls 0x617574 │ │ │ │ - b 0xfe112c98 │ │ │ │ + blls 0x617674 │ │ │ │ + b 0xfe112d98 │ │ │ │ @ instruction: 0xf856000a │ │ │ │ movwls r2, #2820 @ 0xb04 │ │ │ │ streq r4, [r0], #-1627 @ 0xfffff9a5 │ │ │ │ - cdp2 7, 14, cr15, cr10, cr4, {1} │ │ │ │ + cdp2 7, 6, cr15, cr10, cr4, {1} │ │ │ │ @ instruction: 0xf845454c │ │ │ │ - blle 0xffc488bc │ │ │ │ + blle 0xffc489bc │ │ │ │ ldrd lr, [r2, -sp] │ │ │ │ ldrbtmi r9, [r1], #-2823 @ 0xfffff4f9 │ │ │ │ ldclle 5, cr4, [sl], {75} @ 0x4b │ │ │ │ strvs lr, [r8], #-2525 @ 0xfffff623 │ │ │ │ @ instruction: 0xc010f8dd │ │ │ │ stmdble r8, {r2, r4, r5, r7, r9, lr} │ │ │ │ andcs r4, r0, r6, ror #8 │ │ │ │ stmia r6!, {r8, sp}^ │ │ │ │ - bl 0xfea860d8 │ │ │ │ + bl 0xfea861d8 │ │ │ │ addsmi r0, ip, #12, 6 @ 0x30000000 │ │ │ │ strdlt sp, [fp], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ addcs pc, r4, #192, 6 │ │ │ │ @@ -251493,19 +251559,19 @@ │ │ │ │ bicscc lr, r0, pc, asr #20 │ │ │ │ ldmiblt sl!, {r3, r4, ip, lr, pc}^ │ │ │ │ stc2 10, cr15, [r3], {179} @ 0xb3 @ │ │ │ │ svclt 0x00144293 │ │ │ │ @ instruction: 0xf04e4670 │ │ │ │ @ instruction: 0xf1ac0001 │ │ │ │ @ instruction: 0xf1cc0c15 │ │ │ │ - blx 0x1c96e4 │ │ │ │ + blx 0x1c97e4 │ │ │ │ vst2.8 {d31-d34}, [pc], ip │ │ │ │ vqdmulh.s d20, d0, d0[4] │ │ │ │ - b 0x408f28 │ │ │ │ - b 0x1414e3c │ │ │ │ + b 0x409028 │ │ │ │ + b 0x1414f3c │ │ │ │ addsmi r5, r0, #52736 @ 0xce00 │ │ │ │ strbtmi fp, [r2], -r8, lsl #30 │ │ │ │ sbcvc lr, r1, r2, asr #20 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ cmpeq fp, #112, 4 │ │ │ │ @@ -251520,23 +251586,23 @@ │ │ │ │ svceq 0x00b8f8cc │ │ │ │ strmi fp, [r4], r9, lsl #1 │ │ │ │ eorspl pc, sp, r3, lsl #10 │ │ │ │ ldcls 4, cr2, [r2, #-72] @ 0xffffffb8 │ │ │ │ mulshi r2, r0, r8 │ │ │ │ ldmib sp, {r0, r1, r4, fp, ip, pc}^ │ │ │ │ vqshlu.s8 d30, d4, #0 │ │ │ │ - blx 0x20808e │ │ │ │ + blx 0x20818e │ │ │ │ vsubw.u8 , , d0 │ │ │ │ stmdacs r2, {r0, sp} │ │ │ │ - blpl 0x10c31a4 │ │ │ │ + blpl 0x10c32a4 │ │ │ │ svclt 0x0018b2eb │ │ │ │ @ instruction: 0xf1033001 │ │ │ │ vsubw.u8 q8, , d1 │ │ │ │ @ instruction: 0xf10b25c0 │ │ │ │ - b 0x14c8a0c │ │ │ │ + b 0x14c8b0c │ │ │ │ svclt 0x001b03c3 │ │ │ │ strmi r0, [r4], -r0, asr #1 │ │ │ │ andls r4, r7, ip, lsl r6 │ │ │ │ andseq pc, r0, r4, lsr #3 │ │ │ │ @ instruction: 0xf080fab0 │ │ │ │ strls r4, [r3], #-1124 @ 0xfffffb9c │ │ │ │ subsne lr, r0, pc, asr #20 │ │ │ │ @@ -251544,62 +251610,62 @@ │ │ │ │ streq lr, [r0], #-2565 @ 0xfffff5fb │ │ │ │ streq lr, [r0, #-2597] @ 0xfffff5db │ │ │ │ @ instruction: 0x3c05e9cd │ │ │ │ smultteq sp, r0, r0 │ │ │ │ @ instruction: 0xf851180f │ │ │ │ ldrmi r1, [r0], #-52 @ 0xffffffcc │ │ │ │ eorsmi pc, r4, r2, asr r8 @ │ │ │ │ - blx 0x95ffe8 │ │ │ │ + blx 0x9600e8 │ │ │ │ @ instruction: 0xf1c5f905 │ │ │ │ stmdavs r2, {r5, r8}^ │ │ │ │ - blx 0x284688 │ │ │ │ - blx 0x2cedfc │ │ │ │ - b 0x1382204 │ │ │ │ + blx 0x284788 │ │ │ │ + blx 0x2ceefc │ │ │ │ + b 0x1382304 │ │ │ │ @ instruction: 0xf1a50901 │ │ │ │ - blx 0xac6288 │ │ │ │ - b 0x1382210 │ │ │ │ + blx 0xac6388 │ │ │ │ + b 0x1382310 │ │ │ │ rscmi r0, pc, r1, lsl #18 │ │ │ │ smlabbeq lr, r9, sl, lr │ │ │ │ @ instruction: 0xf1c59104 │ │ │ │ rsbsmi r0, r7, r0, lsr #2 │ │ │ │ - blx 0x1977b8 │ │ │ │ - b 0x13c2228 │ │ │ │ + blx 0x1978b8 │ │ │ │ + b 0x13c2328 │ │ │ │ @ instruction: 0xf1a50a01 │ │ │ │ - blx 0x9862ac │ │ │ │ - blx 0x9c3244 │ │ │ │ - b 0x13c2238 │ │ │ │ + blx 0x9863ac │ │ │ │ + blx 0x9c3344 │ │ │ │ + b 0x13c2338 │ │ │ │ stmdbls r4, {r0, r9, fp} │ │ │ │ eoreq pc, r0, #196, 2 @ 0x31 │ │ │ │ msreq CPSR_, #164, 2 @ 0x29 │ │ │ │ vpmax.s8 d15, d2, d7 │ │ │ │ @ instruction: 0xf004fa21 │ │ │ │ - blx 0xad7750 │ │ │ │ + blx 0xad7850 │ │ │ │ tstpmi r0, #201326592 @ p-variant is OBSOLETE @ 0xc000000 │ │ │ │ @ instruction: 0xf7ff4318 │ │ │ │ @ instruction: 0xf1c4ff49 │ │ │ │ @ instruction: 0xf1a40220 │ │ │ │ strmi r0, [r1], r0, lsr #6 │ │ │ │ vpmax.s8 d15, d2, d5 │ │ │ │ - blx 0xb9776c │ │ │ │ + blx 0xb9786c │ │ │ │ ldrcc pc, [r0], #-4 │ │ │ │ vpmax.u8 d15, d3, d21 │ │ │ │ tstmi r8, #16, 6 @ 0x40000000 │ │ │ │ @ instruction: 0xff38f7ff │ │ │ │ andlt pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0x46019b16 │ │ │ │ @ instruction: 0x46486832 │ │ │ │ - ldc2l 7, cr15, [r8, #144]! @ 0x90 │ │ │ │ + ldc2l 7, cr15, [r8, #-144]! @ 0xffffff70 │ │ │ │ @ instruction: 0xf8469b03 │ │ │ │ addsmi r0, lr, #4, 22 @ 0x1000 │ │ │ │ ldmib sp, {r0, r4, r6, r7, r8, ip, lr, pc}^ │ │ │ │ - bls 0x2d4eac │ │ │ │ + bls 0x2d4fac │ │ │ │ stmdble r8, {r0, r1, r4, r7, r9, lr} │ │ │ │ strcs r4, [r0], #-1122 @ 0xfffffb9e │ │ │ │ stmia r2!, {r8, sl, sp}^ │ │ │ │ - bl 0xfe9972b0 │ │ │ │ + bl 0xfe9973b0 │ │ │ │ addmi r0, fp, #12, 2 │ │ │ │ strdlt sp, [r9], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ @@ -251616,21 +251682,21 @@ │ │ │ │ cdpcs 6, 0, cr2, cr2, cr1, {0} │ │ │ │ @ instruction: 0x3601bf18 │ │ │ │ stmibeq r0, {r0, r3, r6, r7, r8, r9, ip, sp, lr, pc}^ │ │ │ │ stmdahi r2, {r0, r2, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf102b2e2 │ │ │ │ svclt 0x001e0201 │ │ │ │ @ instruction: 0x46b200f6 │ │ │ │ - b 0x14eb720 │ │ │ │ + b 0x14eb820 │ │ │ │ vmlal.u q8, d20, d2[0] │ │ │ │ svclt 0x000826c0 │ │ │ │ vqshlu.s64 d20, d2, #4 │ │ │ │ @ instruction: 0xf1aa3402 │ │ │ │ stmib sp, {r4, r8, r9, sl}^ │ │ │ │ - blx 0xfeeceb30 │ │ │ │ + blx 0xfeecec30 │ │ │ │ svclt 0x0008f787 │ │ │ │ @ instruction: 0xf8309205 │ │ │ │ @ instruction: 0xf5080014 │ │ │ │ ldmdbeq pc!, {r1, r2, r3, r4, r5, fp, ip, lr}^ @ │ │ │ │ ldmdaeq r8, {r3, r8, ip, sp, lr, pc} │ │ │ │ streq lr, [r7], #-2566 @ 0xfffff5fa │ │ │ │ streq lr, [r7], -r6, lsr #20 │ │ │ │ @@ -251638,36 +251704,36 @@ │ │ │ │ vdiveq.f64 d30, d4, d1 │ │ │ │ @ instruction: 0xf8510176 │ │ │ │ @ instruction: 0xf1c67034 │ │ │ │ @ instruction: 0xf8de0120 │ │ │ │ rscsmi r4, r7, r4 │ │ │ │ @ instruction: 0xf101fa04 │ │ │ │ @ instruction: 0xf1a6430f │ │ │ │ - blx 0xa063e4 │ │ │ │ - blx 0xa43780 │ │ │ │ - b 0xfe2c2370 │ │ │ │ + blx 0xa064e4 │ │ │ │ + blx 0xa43880 │ │ │ │ + b 0xfe2c2470 │ │ │ │ movwmi r0, #62988 @ 0xf60c │ │ │ │ rsbmi r4, pc, r9, asr #12 │ │ │ │ mrc2 7, 5, pc, cr8, cr15, {7} │ │ │ │ ldrtmi r9, [sl], -r4, lsl #22 │ │ │ │ strbmi r4, [r7], -r3, lsl #13 │ │ │ │ @ instruction: 0x461d449a │ │ │ │ ldrmi r2, [r0], r0, lsl #8 │ │ │ │ eoreq pc, r0, #196, 2 @ 0x31 │ │ │ │ msreq CPSR_, #164, 2 @ 0x29 │ │ │ │ @ instruction: 0xf004fa28 │ │ │ │ - blx 0x2978bc │ │ │ │ + blx 0x2979bc │ │ │ │ ldrcc pc, [r0], #-514 @ 0xfffffdfe │ │ │ │ vpmax.u8 d15, d3, d22 │ │ │ │ tstmi r8, #16, 6 @ 0x40000000 │ │ │ │ mcr2 7, 5, pc, cr0, cr15, {7} @ │ │ │ │ - blls 0x62bbac │ │ │ │ + blls 0x62bcac │ │ │ │ stmdavs sl!, {r0, r3, r4, r6, r9, sl, lr} │ │ │ │ - stc2l 7, cr15, [r2, #-144]! @ 0xffffff70 │ │ │ │ - bleq 0x2440cc │ │ │ │ + stc2l 7, cr15, [r2], #144 @ 0x90 │ │ │ │ + bleq 0x2441cc │ │ │ │ mvnle r4, r5, asr r5 │ │ │ │ movwcs lr, #14813 @ 0x39dd │ │ │ │ addmi r9, sl, #81920 @ 0x14000 │ │ │ │ ldrmi sp, [r9], #-2311 @ 0xfffff6f9 │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ strmi lr, [r2, #-2273] @ 0xfffff71f │ │ │ │ addmi r1, r2, #200, 20 @ 0xc8000 │ │ │ │ @@ -251681,15 +251747,15 @@ │ │ │ │ @ instruction: 0xf101fb00 │ │ │ │ submi fp, r9, #-1073741824 @ 0xc0000000 │ │ │ │ vstmiane ip, {s28-s106} │ │ │ │ vstmiane r2, {d30-} │ │ │ │ andeq lr, r1, #12, 22 @ 0x3000 │ │ │ │ sbcne pc, r7, r2, asr #6 │ │ │ │ @ instruction: 0xf08317d3 │ │ │ │ - bl 0xfed06e0c │ │ │ │ + bl 0xfed06f0c │ │ │ │ svclt 0x00181fe2 │ │ │ │ tstcs r0, r8, lsl r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ stmdbcc r1, {r4, r5, r8, sl, ip, sp, pc} │ │ │ │ stmdacc r1, {r0, r1, sl, fp, ip, pc} │ │ │ │ @@ -251769,18 +251835,18 @@ │ │ │ │ mvnscc pc, r1, lsl #2 │ │ │ │ rsceq fp, r4, r8, lsl pc │ │ │ │ rscscc pc, pc, #-2147483648 @ 0x80000000 │ │ │ │ sbcseq fp, ip, r8, lsl #30 │ │ │ │ strmi r3, [ip], #-2049 @ 0xfffff7ff │ │ │ │ @ instruction: 0xf9112540 │ │ │ │ @ instruction: 0xf912cf01 │ │ │ │ - blx 0x5d5d76 │ │ │ │ + blx 0x5d5e76 │ │ │ │ vcgt.u8 d21, d3, d12 │ │ │ │ - b 0x14cd494 │ │ │ │ - bl 0xff025d08 │ │ │ │ + b 0x14cd594 │ │ │ │ + bl 0xff025e08 │ │ │ │ @ instruction: 0xf08e1fe3 │ │ │ │ svclt 0x00180e7f │ │ │ │ addmi r4, ip, #244, 12 @ 0xf400000 │ │ │ │ svcgt 0x0001f800 │ │ │ │ andcs sp, r0, fp, ror #3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @@ -251790,25 +251856,25 @@ │ │ │ │ submi fp, r9, #-1073741824 @ 0xc0000000 │ │ │ │ vstmiacc ip, {s28-s106} │ │ │ │ sbccc lr, r2, ip, lsl #22 │ │ │ │ bicne r4, r3, #8, 8 @ 0x8000000 │ │ │ │ sbccc pc, pc, r0, asr #6 │ │ │ │ mulle r6, r8, r2 │ │ │ │ rscsvc pc, pc, r7, asr #12 │ │ │ │ - b 0xfe10e9c8 │ │ │ │ - blls 0x162554 │ │ │ │ + b 0xfe10eac8 │ │ │ │ + blls 0x162654 │ │ │ │ tstcs r0, sl, lsl r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ stc2 10, cr15, [r3], {15} @ │ │ │ │ - b 0x14f3620 │ │ │ │ + b 0x14f3720 │ │ │ │ @ instruction: 0xf50c3ccc │ │ │ │ - blx 0x5593ea │ │ │ │ - b 0x14f91f4 │ │ │ │ + blx 0x5594ea │ │ │ │ + b 0x14f92f4 │ │ │ │ vcge.f32 , q14, q14 │ │ │ │ strbmi r3, [r6, #3279]! @ 0xccf │ │ │ │ @ instruction: 0xf647d008 │ │ │ │ strcs r7, [r1], #-3327 @ 0xfffff301 │ │ │ │ vstmiavc lr!, {s29-s168} │ │ │ │ cdppl 5, 0, cr15, cr0, cr0, {0} │ │ │ │ svcmi 0x0030f8ce │ │ │ │ @@ -251816,15 +251882,15 @@ │ │ │ │ @ instruction: 0x3eceea4f │ │ │ │ cdpmi 5, 8, cr15, cr0, cr14, {0} │ │ │ │ teqp r2, #17408 @ p-variant is OBSOLETE @ 0x4400 │ │ │ │ vcge.u8 , , q5 │ │ │ │ addsmi r3, sl, #1006632963 @ 0x3c000003 │ │ │ │ @ instruction: 0xf500d008 │ │ │ │ @ instruction: 0xf6475000 │ │ │ │ - b 0xfe1e3228 │ │ │ │ + b 0xfe1e3328 │ │ │ │ andcs r7, r1, #-2013265917 @ 0x88000003 │ │ │ │ svccs 0x0030f8c0 │ │ │ │ @ instruction: 0xf08cfa1f │ │ │ │ andmi lr, r3, r0, asr #20 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ @@ -251833,207 +251899,207 @@ │ │ │ │ mrcne 6, 4, r4, cr0, cr9, {4} │ │ │ │ stmdaeq r1, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ rscslt r1, r4, #2720 @ 0xaa0 │ │ │ │ strcs pc, [r1], -r6, asr #7 │ │ │ │ @ instruction: 0xf1042e02 │ │ │ │ svclt 0x00180401 │ │ │ │ @ instruction: 0xf6473601 │ │ │ │ - b 0x14e426c │ │ │ │ + b 0x14e436c │ │ │ │ svclt 0x001404c4 │ │ │ │ @ instruction: 0x462300f3 │ │ │ │ @ instruction: 0xf93218ce │ │ │ │ @ instruction: 0xf931ef02 │ │ │ │ @ instruction: 0xf830cb02 │ │ │ │ - b 0x14f1e90 │ │ │ │ + b 0x14f1f90 │ │ │ │ @ instruction: 0xf50e3ece │ │ │ │ - blx 0x819c92 │ │ │ │ + blx 0x819d92 │ │ │ │ @ instruction: 0xf34cec0a │ │ │ │ - b 0x14d5dd4 │ │ │ │ + b 0x14d5ed4 │ │ │ │ ldrbmi r3, [r4, #3308]! @ 0xcec │ │ │ │ @ instruction: 0xf8c9bf1c │ │ │ │ - b 0xfe2e62a4 │ │ │ │ + b 0xfe2e63a4 │ │ │ │ addmi r7, lr, #236, 28 @ 0xec0 │ │ │ │ and pc, r0, r2, lsr #17 │ │ │ │ addsmi sp, ip, #1073741881 @ 0x40000039 │ │ │ │ strtmi sp, [fp], #-2311 @ 0xfffff6f9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r3, r8, lr │ │ │ │ addsmi r1, r4, #92160 @ 0x16800 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x000087f0 │ │ │ │ stc2 10, cr15, [r3], {15} @ │ │ │ │ - blx 0x57371e │ │ │ │ - b 0x1505ae8 │ │ │ │ + blx 0x57381e │ │ │ │ + b 0x1505be8 │ │ │ │ @ instruction: 0xf50c3ccc │ │ │ │ - bl 0xfec194e8 │ │ │ │ - b 0x14c9324 │ │ │ │ + bl 0xfec195e8 │ │ │ │ + b 0x14c9424 │ │ │ │ vcge.f32 , q14, q14 │ │ │ │ strbmi r3, [r6, #3279]! @ 0xccf │ │ │ │ @ instruction: 0xf647d008 │ │ │ │ strcs r7, [r1], #-3327 @ 0xfffff301 │ │ │ │ vstmiavc lr!, {s29-s168} │ │ │ │ cdppl 5, 0, cr15, cr0, cr0, {0} │ │ │ │ svcmi 0x0030f8ce │ │ │ │ - blx 0x54b37a │ │ │ │ + blx 0x54b47a │ │ │ │ bicseq pc, fp, #-2147483636 @ 0x8000000c │ │ │ │ orrmi pc, r0, #12582912 @ 0xc00000 │ │ │ │ bicsne r1, sl, #372736 @ 0x5b000 │ │ │ │ biccc pc, pc, #201326593 @ 0xc000001 │ │ │ │ mulle r8, sl, r2 │ │ │ │ andpl pc, r0, r0, lsl #10 │ │ │ │ mvnsvc pc, #74448896 @ 0x4700000 │ │ │ │ mvnvc lr, #536576 @ 0x83000 │ │ │ │ @ instruction: 0xf8c02201 │ │ │ │ - blx 0x8d1ff4 │ │ │ │ - b 0x1142568 │ │ │ │ + blx 0x8d20f4 │ │ │ │ + b 0x1142668 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcls 6, cr4, [r8, #-16] │ │ │ │ @ instruction: 0x27014698 │ │ │ │ mcrne 14, 5, r1, cr2, cr3, {4} │ │ │ │ vmlal.u , d21, d0[6] │ │ │ │ stccs 5, cr2, [r2, #-4] │ │ │ │ andeq pc, r1, r0, lsl #2 │ │ │ │ strcc fp, [r1, #-3864] @ 0xfffff0e8 │ │ │ │ ldrbtvc pc, [pc], r7, asr #12 @ │ │ │ │ sbceq lr, r0, pc, asr #20 │ │ │ │ - b 0x14f5fc4 │ │ │ │ + b 0x14f60c4 │ │ │ │ strmi r0, [r6], r5, asr #29 │ │ │ │ streq lr, [lr, #-2817] @ 0xfffff4ff │ │ │ │ svcgt 0x0002f932 │ │ │ │ - blls 0x1c4848 │ │ │ │ + blls 0x1c4948 │ │ │ │ svcge 0x0002f933 │ │ │ │ vstmiacc ip, {s29-s107} │ │ │ │ stcmi 5, cr15, [r0], {12} │ │ │ │ @ instruction: 0xcc19fb0a │ │ │ │ stmibcc pc, {r2, r3, r6, r8, r9, ip, sp, lr, pc}^ @ │ │ │ │ vstmiacc ip!, {s29-s107} │ │ │ │ svclt 0x001c45cc │ │ │ │ andvc pc, r0, r8, asr #17 │ │ │ │ stmibvc ip!, {r1, r2, r7, r9, fp, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf8a2428d │ │ │ │ mvnle r9, r0 │ │ │ │ stmdble r8, {r4, r5, r6, r8, sl, lr} │ │ │ │ strcs r4, [r0], -r6, lsr #9 │ │ │ │ stmia lr!, {r8, r9, sl, sp}^ │ │ │ │ - bl 0xfec9ffc8 │ │ │ │ + bl 0xfeca00c8 │ │ │ │ addsmi r0, r8, #4, 6 @ 0x10000000 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x000087f0 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ mcrls 6, 0, r4, cr7, cr9, {4} │ │ │ │ - bcc 0x197bf4 │ │ │ │ + bcc 0x197cf4 │ │ │ │ @ instruction: 0xf04f3802 │ │ │ │ rscslt r0, r5, #65536 @ 0x10000 │ │ │ │ strcs pc, [r1], -r6, asr #7 │ │ │ │ @ instruction: 0xf1052e02 │ │ │ │ svclt 0x00180501 │ │ │ │ @ instruction: 0xf6471c73 │ │ │ │ - b 0x14e43fc │ │ │ │ + b 0x14e44fc │ │ │ │ svclt 0x001505c5 │ │ │ │ @ instruction: 0x462e00db │ │ │ │ @ instruction: 0x462b461e │ │ │ │ @ instruction: 0xf931440e │ │ │ │ @ instruction: 0xf832eb02 │ │ │ │ - blx 0x83a022 │ │ │ │ + blx 0x83a122 │ │ │ │ @ instruction: 0xf34cfc0e │ │ │ │ - b 0x14d5f5c │ │ │ │ + b 0x14d605c │ │ │ │ ldrbmi r3, [r4, #3308]! @ 0xcec │ │ │ │ @ instruction: 0xf8c9bf1c │ │ │ │ - b 0xfe2e642c │ │ │ │ + b 0xfe2e652c │ │ │ │ adcsmi r7, r1, #236, 28 @ 0xec0 │ │ │ │ svc 0x0002f820 │ │ │ │ addsmi sp, sp, #-1073741766 @ 0xc000003a │ │ │ │ strtmi sp, [r3], #-2311 @ 0xfffff6f9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r3, r8, lr │ │ │ │ addsmi r1, r5, #26624 @ 0x6800 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x000083f0 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcls 6, cr4, [r8], {5} │ │ │ │ - bcc 0x197ecc │ │ │ │ + bcc 0x197fcc │ │ │ │ @ instruction: 0xf44f1eab │ │ │ │ rsclt r4, r0, #128, 12 @ 0x8000000 │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf1002c02 │ │ │ │ svclt 0x00180001 │ │ │ │ @ instruction: 0xf04f3401 │ │ │ │ - b 0x14c8488 │ │ │ │ + b 0x14c8588 │ │ │ │ @ instruction: 0xf64700c0 │ │ │ │ svclt 0x001577ff │ │ │ │ @ instruction: 0x0ec4ea4f │ │ │ │ ldrbtmi r4, [r4], -r4, lsl #12 │ │ │ │ strmi r4, [ip], #-1670 @ 0xfffff97a │ │ │ │ - blgt 0x1c4960 │ │ │ │ + blgt 0x1c4a60 │ │ │ │ svcge 0x0002f832 │ │ │ │ @ instruction: 0x6c0afb1c │ │ │ │ - bcc 0xff5031d8 │ │ │ │ + bcc 0xff5032d8 │ │ │ │ vstmiacc ip!, {s29-s107} │ │ │ │ svclt 0x001c45d4 │ │ │ │ andhi pc, r0, r9, asr #17 │ │ │ │ - bvc 0xffc40ed4 │ │ │ │ + bvc 0xffc40fd4 │ │ │ │ @ instruction: 0xf823428c │ │ │ │ mvnle sl, r2, lsl #30 │ │ │ │ stmdble r8, {r4, r5, r6, r8, sl, lr} │ │ │ │ strcs r4, [r0], -lr, lsr #9 │ │ │ │ stmia lr!, {r8, r9, sl, sp}^ │ │ │ │ - bl 0xfeca00d8 │ │ │ │ + bl 0xfeca01d8 │ │ │ │ addsmi r0, r8, #335544320 @ 0x14000000 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x000087f0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ @ instruction: 0x460d461e │ │ │ │ @ instruction: 0xf1a0b085 │ │ │ │ strcs r0, [r0, -r2, lsl #16] │ │ │ │ vmull.u8 , d4, d14 │ │ │ │ - blx 0x18cf104 │ │ │ │ - blcs 0x1c5f14 │ │ │ │ + blx 0x18cf204 │ │ │ │ + blcs 0x1c6014 │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ movwcc fp, #7960 @ 0x1f18 │ │ │ │ strtcs lr, [r4], #2639 @ 0xa4f │ │ │ │ @ instruction: 0x0eceea4f │ │ │ │ and pc, ip, sp, asr #17 │ │ │ │ sbcseq fp, r9, r5, lsl pc │ │ │ │ @ instruction: 0x468946f1 │ │ │ │ - bl 0x197ee8 │ │ │ │ + bl 0x197fe8 │ │ │ │ @ instruction: 0xf6470b44 │ │ │ │ - b 0x14e3928 │ │ │ │ + b 0x14e3a28 │ │ │ │ stmib sp, {r0, r3, r5, r6, r8, fp}^ │ │ │ │ strbmi r9, [fp], -r1, lsl #2 │ │ │ │ - blcs 0x317d3c │ │ │ │ + blcs 0x317e3c │ │ │ │ movwcs fp, #36776 @ 0x8fa8 │ │ │ │ stmiane fp!, {r1, r3, r4, r6} │ │ │ │ strcs r4, [r1, #-1682] @ 0xfffff96e │ │ │ │ andscs pc, r7, fp, lsr r9 @ │ │ │ │ @ instruction: 0x0c0aeba3 │ │ │ │ @ instruction: 0xf93c46c6 │ │ │ │ - blx 0x18915e │ │ │ │ + blx 0x18925e │ │ │ │ vhadd.u8 d31, d0, d0 │ │ │ │ bicne r3, r0, #3391488 @ 0x33c000 │ │ │ │ svclt 0x001c4548 │ │ │ │ - b 0xfe21e638 │ │ │ │ + b 0xfe21e738 │ │ │ │ ldrmi r7, [ip, #2528] @ 0x9e0 │ │ │ │ svcls 0x0002f82e │ │ │ │ - bls 0x17ad2c │ │ │ │ + bls 0x17ae2c │ │ │ │ @ instruction: 0xf10c3708 │ │ │ │ @ instruction: 0xf1080310 │ │ │ │ adcsmi r0, sl, #16, 16 @ 0x100000 │ │ │ │ @ instruction: 0xf8dddce2 │ │ │ │ strmi lr, [r8], -ip │ │ │ │ strmi r9, [lr, #2306] @ 0x902 │ │ │ │ strmi sp, [r1], #-2311 @ 0xfffff6f9 │ │ │ │ @@ -252047,35 +252113,35 @@ │ │ │ │ svchi 0x00f0e8bd │ │ │ │ svcmi 0x00f0e92d │ │ │ │ @ instruction: 0x460d461f │ │ │ │ @ instruction: 0xf1a0b085 │ │ │ │ @ instruction: 0xf04f0902 │ │ │ │ strcs r0, [r1], -r0, lsl #16 │ │ │ │ vmull.u8 , d4, d14 │ │ │ │ - blx 0x18cf1cc │ │ │ │ - blcs 0x1c5fdc │ │ │ │ + blx 0x18cf2cc │ │ │ │ + blcs 0x1c60dc │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ movwcc fp, #7960 @ 0x1f18 │ │ │ │ strtcs lr, [r4], #2639 @ 0xa4f │ │ │ │ @ instruction: 0x0eceea4f │ │ │ │ and lr, r2, sp, asr #19 │ │ │ │ sbcseq fp, r9, r5, lsl pc │ │ │ │ @ instruction: 0x460b4673 │ │ │ │ - bl 0x197fb0 │ │ │ │ + bl 0x1980b0 │ │ │ │ @ instruction: 0xf44f0b44 │ │ │ │ - b 0x14d77f4 │ │ │ │ + b 0x14d78f4 │ │ │ │ stmib sp, {r0, r1, r5, r6, r9, fp}^ │ │ │ │ ldrbmi sl, [r3], -r0, lsl #2 │ │ │ │ svclt 0x00a82b08 │ │ │ │ subseq r2, sl, r8, lsl #6 │ │ │ │ @ instruction: 0xf64718ab │ │ │ │ @ instruction: 0xf93b75ff │ │ │ │ - bl 0xfe9ee670 │ │ │ │ + bl 0xfe9ee770 │ │ │ │ strbmi r0, [lr], r2, lsl #24 │ │ │ │ - blne 0x1c4b08 │ │ │ │ + blne 0x1c4c08 │ │ │ │ tstpmi sl, r1, lsl #22 @ p-variant is OBSOLETE │ │ │ │ sbccc pc, pc, r1, asr #6 │ │ │ │ addmi r1, r1, #603979779 @ 0x24000003 │ │ │ │ eorsvs fp, lr, ip, lsl pc │ │ │ │ rscvc lr, r1, r5, lsl #21 │ │ │ │ @ instruction: 0xf82e459c │ │ │ │ mvnle r0, r2, lsl #30 │ │ │ │ @@ -252084,41 +252150,41 @@ │ │ │ │ @ instruction: 0xf1090310 │ │ │ │ strbmi r0, [r1, #-2320] @ 0xfffff6f0 │ │ │ │ ldmib sp, {r0, r5, r6, r7, sl, fp, ip, lr, pc}^ │ │ │ │ stmdals r3, {r0, r9, sl, fp, ip} │ │ │ │ stmdble r7, {r1, r2, r3, r7, r8, sl, lr} │ │ │ │ strcs r4, [r0], #-1025 @ 0xfffffbff │ │ │ │ stmia r1!, {r8, sl, sp}^ │ │ │ │ - bne 0x3d7a64 │ │ │ │ + bne 0x3d7b64 │ │ │ │ ldmle sl!, {r1, r2, r3, r4, r7, r8, sl, lr}^ │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x00008ff0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ @ instruction: 0x460d461e │ │ │ │ @ instruction: 0xf1a0b085 │ │ │ │ strcs r0, [r0, -r2, lsl #16] │ │ │ │ vmull.u8 , d4, d14 │ │ │ │ - blx 0x18cf290 │ │ │ │ - blcs 0x1c60a0 │ │ │ │ + blx 0x18cf390 │ │ │ │ + blcs 0x1c61a0 │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ movwcc fp, #7960 @ 0x1f18 │ │ │ │ strtcs lr, [r4], #2639 @ 0xa4f │ │ │ │ @ instruction: 0x0eceea4f │ │ │ │ and pc, ip, sp, asr #17 │ │ │ │ sbcseq fp, r9, r5, lsl pc │ │ │ │ @ instruction: 0x468946f1 │ │ │ │ - bl 0x198074 │ │ │ │ + bl 0x198174 │ │ │ │ @ instruction: 0xf6470b44 │ │ │ │ - b 0x14e3ab4 │ │ │ │ + b 0x14e3bb4 │ │ │ │ stmib sp, {r0, r3, r5, r6, r8, fp}^ │ │ │ │ strbmi r9, [fp], -r1, lsl #2 │ │ │ │ - blcs 0x317ec8 │ │ │ │ + blcs 0x317fc8 │ │ │ │ movwcs fp, #36776 @ 0x8fa8 │ │ │ │ stmiane fp!, {r1, r3, r4, r6} │ │ │ │ strcs r4, [r1, #-1682] @ 0xfffff96e │ │ │ │ andscs pc, r7, fp, lsr r9 @ │ │ │ │ @ instruction: 0x0c0aeba3 │ │ │ │ @ instruction: 0xf93e46c6 │ │ │ │ @ instruction: 0xf93c0f02 │ │ │ │ @@ -252136,41 +252202,41 @@ │ │ │ │ ldmdaeq r0, {r3, r8, ip, sp, lr, pc} │ │ │ │ ldclle 2, cr4, [sp], {186} @ 0xba │ │ │ │ ldrd pc, [ip], -sp │ │ │ │ stmdbls r2, {r3, r9, sl, lr} │ │ │ │ stmdble r7, {r1, r2, r3, r7, r8, sl, lr} │ │ │ │ strcs r4, [r0], #-1025 @ 0xfffffbff │ │ │ │ stmia r1!, {r8, sl, sp}^ │ │ │ │ - bne 0x3d7b34 │ │ │ │ + bne 0x3d7c34 │ │ │ │ ldmle sl!, {r1, r2, r3, r4, r7, r8, sl, lr}^ │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x00008ff0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ @ instruction: 0x460d461e │ │ │ │ @ instruction: 0xf1a0b085 │ │ │ │ strcs r0, [r0, -r2, lsl #16] │ │ │ │ vmull.u8 , d4, d14 │ │ │ │ - blx 0x18cf360 │ │ │ │ - blcs 0x1c6170 │ │ │ │ + blx 0x18cf460 │ │ │ │ + blcs 0x1c6270 │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ movwcc fp, #7960 @ 0x1f18 │ │ │ │ strtcs lr, [r4], #2639 @ 0xa4f │ │ │ │ @ instruction: 0x0eceea4f │ │ │ │ and pc, ip, sp, asr #17 │ │ │ │ sbcseq fp, r9, r5, lsl pc │ │ │ │ @ instruction: 0x468946f1 │ │ │ │ - bl 0x198144 │ │ │ │ + bl 0x198244 │ │ │ │ @ instruction: 0xf6470b44 │ │ │ │ - b 0x14e3b84 │ │ │ │ + b 0x14e3c84 │ │ │ │ stmib sp, {r0, r3, r5, r6, r8, fp}^ │ │ │ │ strbmi r9, [fp], -r1, lsl #2 │ │ │ │ - blcs 0x317f98 │ │ │ │ + blcs 0x318098 │ │ │ │ movwcs fp, #36776 @ 0x8fa8 │ │ │ │ stmiane fp!, {r1, r3, r4, r6} │ │ │ │ strcs r4, [r1, #-1682] @ 0xfffff96e │ │ │ │ andscs pc, r7, fp, lsr r9 @ │ │ │ │ @ instruction: 0x0c0aeba3 │ │ │ │ @ instruction: 0xf93e46c6 │ │ │ │ @ instruction: 0xf93c0f02 │ │ │ │ @@ -252188,57 +252254,57 @@ │ │ │ │ ldmdaeq r0, {r3, r8, ip, sp, lr, pc} │ │ │ │ ldclle 2, cr4, [sp], {186} @ 0xba │ │ │ │ ldrd pc, [ip], -sp │ │ │ │ stmdbls r2, {r3, r9, sl, lr} │ │ │ │ stmdble r7, {r1, r2, r3, r7, r8, sl, lr} │ │ │ │ strcs r4, [r0], #-1025 @ 0xfffffbff │ │ │ │ stmia r1!, {r8, sl, sp}^ │ │ │ │ - bne 0x3d7c04 │ │ │ │ + bne 0x3d7d04 │ │ │ │ ldmle sl!, {r1, r2, r3, r4, r7, r8, sl, lr}^ │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x00008ff0 │ │ │ │ - bcc 0x1b3dd8 │ │ │ │ - blcc 0x1ad82c │ │ │ │ + bcc 0x1b3ed8 │ │ │ │ + blcc 0x1ad92c │ │ │ │ @ instruction: 0xf6473802 │ │ │ │ vqshlu.s64 , , #4 │ │ │ │ stccs 5, cr2, [r2, #-4] │ │ │ │ rsclt fp, r4, #11, 30 @ 0x2c │ │ │ │ strcc r3, [r1], #-1281 @ 0xfffffaff │ │ │ │ svclt 0x000800ed │ │ │ │ strmi r0, [sp], #-229 @ 0xffffff1b │ │ │ │ svc 0x0002f933 │ │ │ │ - blmi 0x1c4d04 │ │ │ │ + blmi 0x1c4e04 │ │ │ │ svcgt 0x0002f832 │ │ │ │ @ instruction: 0x3eceea4f │ │ │ │ cdpmi 5, 8, cr15, cr0, cr14, {0} │ │ │ │ @ instruction: 0xec04fb1c │ │ │ │ cdpcc 3, 12, cr15, cr15, cr12, {2} │ │ │ │ strbtvc lr, [ip], #2694 @ 0xa86 │ │ │ │ svccc 0x00ecebbe │ │ │ │ ssatmi fp, #7, r8, lsl #30 │ │ │ │ @ instruction: 0xf820428d │ │ │ │ mvnle lr, r2, lsl #30 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd70 │ │ │ │ - bcc 0x1b3e3c │ │ │ │ - blcc 0x1ad890 │ │ │ │ + bcc 0x1b3f3c │ │ │ │ + blcc 0x1ad990 │ │ │ │ @ instruction: 0xf6473802 │ │ │ │ vqshlu.s64 , , #4 │ │ │ │ stccs 5, cr2, [r2, #-4] │ │ │ │ rsclt fp, r4, #11, 30 @ 0x2c │ │ │ │ strcc r3, [r1], #-1281 @ 0xfffffaff │ │ │ │ svclt 0x000800ed │ │ │ │ strmi r0, [sp], #-229 @ 0xffffff1b │ │ │ │ svcgt 0x0002f933 │ │ │ │ - blmi 0x1c4d68 │ │ │ │ + blmi 0x1c4e68 │ │ │ │ svc 0x0002f932 │ │ │ │ vstmiacc ip, {s29-s107} │ │ │ │ stcmi 5, cr15, [r0], {12} │ │ │ │ @ instruction: 0xcc14fb0e │ │ │ │ cdpcc 3, 12, cr15, cr15, cr12, {2} │ │ │ │ strbtvc lr, [ip], #2694 @ 0xa86 │ │ │ │ svccc 0x00ecebbe │ │ │ │ @@ -252253,21 +252319,21 @@ │ │ │ │ stccs 4, cr2, [r2], {1} │ │ │ │ sbcslt fp, fp, #10, 30 @ 0x28 │ │ │ │ movwcc r3, #5121 @ 0x1401 │ │ │ │ andeq pc, r2, #-2147483608 @ 0x80000028 │ │ │ │ rsceq fp, r4, r8, lsl pc │ │ │ │ andeq pc, r2, r0, lsr #3 │ │ │ │ sbcseq fp, ip, r8, lsl #30 │ │ │ │ - ldrbvc pc, [pc, #1607]! @ 0x106f47 @ │ │ │ │ + ldrbvc pc, [pc, #1607]! @ 0x107047 @ │ │ │ │ @ instruction: 0xf931440c │ │ │ │ @ instruction: 0xf832cb02 │ │ │ │ - blx 0x5d6516 │ │ │ │ + blx 0x5d6616 │ │ │ │ vcgt.u8 d31, d3, d12 │ │ │ │ - b 0xfe255c50 │ │ │ │ - bl 0xff0264a4 │ │ │ │ + b 0xfe255d50 │ │ │ │ + bl 0xff0265a4 │ │ │ │ svclt 0x00183fe3 │ │ │ │ addmi r4, ip, #244, 12 @ 0xf400000 │ │ │ │ svcgt 0x0002f820 │ │ │ │ andcs sp, r0, sp, ror #3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ @@ -252279,18 +252345,18 @@ │ │ │ │ rsceq fp, r4, r8, lsl pc │ │ │ │ andeq pc, r2, r0, lsr #3 │ │ │ │ sbcseq fp, ip, r8, lsl #30 │ │ │ │ strmi pc, [r0], pc, asr #8 │ │ │ │ @ instruction: 0xf647440c │ │ │ │ @ instruction: 0xf93175ff │ │ │ │ @ instruction: 0xf832cb02 │ │ │ │ - blx 0x5d6572 │ │ │ │ + blx 0x5d6672 │ │ │ │ vcgt.u8 d22, d3, d12 │ │ │ │ - b 0xfe255cac │ │ │ │ - bl 0xff026500 │ │ │ │ + b 0xfe255dac │ │ │ │ + bl 0xff026600 │ │ │ │ svclt 0x00183fe3 │ │ │ │ addmi r4, ip, #244, 12 @ 0xf400000 │ │ │ │ svcgt 0x0002f820 │ │ │ │ andcs sp, r0, sp, ror #3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ @@ -252301,15 +252367,15 @@ │ │ │ │ stmdaeq r1, {r2, r8, ip, sp, lr, pc} │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf101129b │ │ │ │ cdpne 14, 8, cr0, cr7, cr14, {0} │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ stmdbeq r3, {r1, r8, r9, fp, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf6472600 │ │ │ │ - b 0x14e41bc │ │ │ │ + b 0x14e42bc │ │ │ │ @ instruction: 0xf9390868 │ │ │ │ @ instruction: 0xf1ae4016 │ │ │ │ @ instruction: 0x46380110 │ │ │ │ svccc 0x0002f831 │ │ │ │ vqrdmlah.s d15, d4, d3 │ │ │ │ sbccc pc, pc, #201326593 @ 0xc000001 │ │ │ │ vstmiavc r3!, {s29-s161} │ │ │ │ @@ -252328,27 +252394,27 @@ │ │ │ │ strcs pc, [r1], #-963 @ 0xfffffc3d │ │ │ │ svclt 0x000a2c02 │ │ │ │ @ instruction: 0xf983fa5f │ │ │ │ stmdbeq r1, {r2, r8, ip, sp, lr, pc} │ │ │ │ stmdbeq r1, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf101129b │ │ │ │ @ instruction: 0xf1a00e0e │ │ │ │ - b 0x14c8a34 │ │ │ │ - bl 0x189154 │ │ │ │ + b 0x14c8b34 │ │ │ │ + bl 0x189254 │ │ │ │ strcs r0, [r0, -r3, asr #20] │ │ │ │ strmi pc, [r0], pc, asr #8 │ │ │ │ stmdbeq r9!, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ - ldrbvc pc, [pc, #1607]! @ 0x107087 @ │ │ │ │ + ldrbvc pc, [pc, #1607]! @ 0x107187 @ │ │ │ │ andsmi pc, r7, sl, lsr r9 @ │ │ │ │ tstpeq r0, lr, lsr #3 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf8314640 │ │ │ │ - blx 0x5d665a │ │ │ │ + blx 0x5d675a │ │ │ │ vcgt.u8 d22, d3, d4 │ │ │ │ - b 0xfe253594 │ │ │ │ - bl 0xfeda5de8 │ │ │ │ + b 0xfe253694 │ │ │ │ + bl 0xfeda5ee8 │ │ │ │ svclt 0x00183fe3 │ │ │ │ ldrbmi r4, [r1, #-1634]! @ 0xfffff99e │ │ │ │ svccs 0x0002f820 │ │ │ │ strcc sp, [r8, -pc, ror #3] │ │ │ │ cdpeq 1, 1, cr15, cr0, cr1, {0} │ │ │ │ ldmdaeq r0, {r3, r8, ip, sp, lr, pc} │ │ │ │ stclle 5, cr4, [r3], #740 @ 0x2e4 │ │ │ │ @@ -252359,37 +252425,37 @@ │ │ │ │ mulgt r0, sp, r8 │ │ │ │ smlabbeq r1, r0, fp, pc @ │ │ │ │ submi fp, r0, #-1073741820 @ 0xc0000004 │ │ │ │ cmpeq r1, r1, ror #22 │ │ │ │ movwmi pc, #2 @ │ │ │ │ vstmiavc ip, {s28-s106} │ │ │ │ cmpeq r2, #274432 @ 0x43000 │ │ │ │ - bl 0x5889f0 │ │ │ │ - bl 0x11c72dc │ │ │ │ + bl 0x588af0 │ │ │ │ + bl 0x11c73dc │ │ │ │ ldmdane r0, {r2, r3, r5, r6, r7, r8, r9, ip, sp, lr} │ │ │ │ tsteq r3, r1, asr #22 │ │ │ │ - b 0x110a9b8 │ │ │ │ + b 0x110aab8 │ │ │ │ strbne r0, [sl, r1, asr #32] │ │ │ │ - bl 0xfedcc9cc │ │ │ │ + bl 0xfedccacc │ │ │ │ andle r7, r5, r1, ror #31 │ │ │ │ andmi pc, r0, pc, rrx │ │ │ │ subsmi r2, r0, r1, lsl #6 │ │ │ │ andsvs r9, r3, r1, lsl #20 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ stcmi 0, cr15, [r0], {3} │ │ │ │ mrrceq 10, 4, lr, r3, cr12 │ │ │ │ @ instruction: 0xf11307db │ │ │ │ @ instruction: 0xf14c4380 │ │ │ │ - blx 0xff149af2 │ │ │ │ + blx 0xff149bf2 │ │ │ │ svceq 0x00db3c02 │ │ │ │ mvnvc lr, pc, asr #20 │ │ │ │ movteq lr, #51779 @ 0xca43 │ │ │ │ - bl 0xfed8ca68 │ │ │ │ + bl 0xfed8cb68 │ │ │ │ andle r7, r7, ip, ror #31 │ │ │ │ andpl pc, r0, r0, lsl #10 │ │ │ │ movwmi pc, #111 @ 0x6f @ │ │ │ │ andcs r4, r1, #75 @ 0x4b │ │ │ │ svccs 0x0030f8c0 │ │ │ │ tstcs r0, r8, lsl r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @@ -252402,54 +252468,54 @@ │ │ │ │ stceq 1, cr15, [r4], {160} @ 0xa0 │ │ │ │ ldrmi r4, [lr], r3, lsl #13 │ │ │ │ stmdbeq r4, {r0, r2, r5, r7, r8, ip, sp, lr, pc} │ │ │ │ rscslt r9, r4, #12, 28 @ 0xc0 │ │ │ │ strcs pc, [r1], -r6, asr #7 │ │ │ │ @ instruction: 0xf1042e02 │ │ │ │ svclt 0x00180401 │ │ │ │ - b 0x14d4358 │ │ │ │ + b 0x14d4458 │ │ │ │ svclt 0x001404c4 │ │ │ │ @ instruction: 0x462200f2 │ │ │ │ stmne ip, {r1, r5, r7, r9, sl, lr} │ │ │ │ @ instruction: 0xf85c9201 │ │ │ │ @ instruction: 0xf8513f04 │ │ │ │ @ instruction: 0xf0036b04 │ │ │ │ @ instruction: 0xf8594000 │ │ │ │ ldrbeq r5, [sl, r4, lsl #30] │ │ │ │ subseq lr, r3, r0, asr #20 │ │ │ │ addmi pc, r0, #-2147483644 @ 0x80000004 │ │ │ │ andeq pc, r0, r0, asr #2 │ │ │ │ andcs pc, r5, r6, asr #23 │ │ │ │ - b 0x118aad0 │ │ │ │ + b 0x118abd0 │ │ │ │ ldrbne r0, [r3, r0, asr #4] │ │ │ │ svcvc 0x00e0ebb3 │ │ │ │ @ instruction: 0xf8cebf1c │ │ │ │ - b 0xfe2e6b98 │ │ │ │ + b 0xfe2e6c98 │ │ │ │ addmi r7, ip, #224, 4 │ │ │ │ andcs pc, r0, ip, asr #17 │ │ │ │ - bls 0x17b320 │ │ │ │ + bls 0x17b420 │ │ │ │ stmdble r8, {r1, r4, r7, r8, sl, lr} │ │ │ │ andcs r4, r0, sl, asr r4 │ │ │ │ stmia r2!, {r8, sp}^ │ │ │ │ - bl 0xfe986fbc │ │ │ │ + bl 0xfe9870bc │ │ │ │ ldrmi r0, [sl, #779] @ 0x30b │ │ │ │ strdlt sp, [r3], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ stcmi 0, cr15, [r0], {3} │ │ │ │ andne pc, r2, #132096 @ 0x20400 │ │ │ │ mrrceq 10, 4, lr, r3, cr12 │ │ │ │ @ instruction: 0xf11307db │ │ │ │ @ instruction: 0xf14c4380 │ │ │ │ - bne 0x17c9be4 │ │ │ │ + bne 0x17c9ce4 │ │ │ │ @ instruction: 0x0c02eb6c │ │ │ │ - b 0x11cab58 │ │ │ │ - b 0x14c7920 │ │ │ │ + b 0x11cac58 │ │ │ │ + b 0x14c7a20 │ │ │ │ ldrbne r7, [sl, ip, ror #3] │ │ │ │ svcvc 0x00ecebb2 │ │ │ │ @ instruction: 0xf500d007 │ │ │ │ @ instruction: 0xf06f5000 │ │ │ │ submi r4, fp, r0, lsl #6 │ │ │ │ @ instruction: 0xf8c02201 │ │ │ │ sasxmi r2, r8, r0 │ │ │ │ @@ -252458,45 +252524,45 @@ │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ svcmi 0x00f0e92d │ │ │ │ @ instruction: 0x46cc4699 │ │ │ │ @ instruction: 0xf04fb083 │ │ │ │ @ instruction: 0xf06f0801 │ │ │ │ strmi r4, [r3], r0, lsl #14 │ │ │ │ @ instruction: 0x460d1f16 │ │ │ │ - blx 0x18edc64 │ │ │ │ + blx 0x18edd64 │ │ │ │ vmull.p8 , d20, d4 │ │ │ │ stccs 4, cr2, [r2], {1} │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ @ instruction: 0x0eceea4f │ │ │ │ rsceq fp, r3, r4, lsl pc │ │ │ │ svcne 0x00044673 │ │ │ │ stmdbeq r3, {r0, r8, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf8559301 │ │ │ │ @ instruction: 0xf8563b04 │ │ │ │ @ instruction: 0xf8541f04 │ │ │ │ @ instruction: 0xf0000f04 │ │ │ │ - blx 0xfe1d746a │ │ │ │ + blx 0xfe1d756a │ │ │ │ strbeq r1, [r3, r1, lsl #20] │ │ │ │ orrmi pc, r0, #-1073741820 @ 0xc0000004 │ │ │ │ subseq lr, r0, #270336 @ 0x42000 │ │ │ │ andeq pc, r0, #-2147483632 @ 0x80000010 │ │ │ │ - bl 0x198d5e8 │ │ │ │ + bl 0x198d6e8 │ │ │ │ svceq 0x00db020a │ │ │ │ movteq lr, #10819 @ 0x2a43 │ │ │ │ - bl 0xfed4cbec │ │ │ │ + bl 0xfed4ccec │ │ │ │ svclt 0x001c7fe2 │ │ │ │ andhi pc, r0, ip, asr #17 │ │ │ │ mvnvc lr, #552960 @ 0x87000 │ │ │ │ eorvs r4, r3, r9, lsr #11 │ │ │ │ - blls 0x17b410 │ │ │ │ + blls 0x17b510 │ │ │ │ stmdble r8, {r1, r2, r3, r4, r7, r8, sl, lr} │ │ │ │ andcs r4, r0, fp, asr r4 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - bl 0xfe9c70b4 │ │ │ │ + bl 0xfe9c71b4 │ │ │ │ ldrmi r0, [r6, #523] @ 0x20b │ │ │ │ strdlt sp, [r3], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ @@ -252504,117 +252570,117 @@ │ │ │ │ @ instruction: 0xf1a24698 │ │ │ │ svcne 0x002b0e04 │ │ │ │ rsclt r2, r0, #262144 @ 0x40000 │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf1002c02 │ │ │ │ svclt 0x00180001 │ │ │ │ @ instruction: 0xf06f3401 │ │ │ │ - b 0x14d84ec │ │ │ │ + b 0x14d85ec │ │ │ │ svclt 0x001500c0 │ │ │ │ vstmiaeq r4, {s29-s107} │ │ │ │ strbtmi r4, [r4], -r4, lsl #12 │ │ │ │ strmi r4, [ip], #-1668 @ 0xfffff97c │ │ │ │ - blcs 0x244e44 │ │ │ │ + blcs 0x244f44 │ │ │ │ svcls 0x0004f85e │ │ │ │ stmdbcs r9, {r1, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ - b 0x118ac54 │ │ │ │ - b 0x14c7634 │ │ │ │ - bl 0xfefa589c │ │ │ │ + b 0x118ad54 │ │ │ │ + b 0x14c7734 │ │ │ │ + bl 0xfefa599c │ │ │ │ svclt 0x001c7fe9 │ │ │ │ andvc pc, r0, r8, asr #17 │ │ │ │ rscvc lr, r9, #548864 @ 0x86000 │ │ │ │ @ instruction: 0xf84342a1 │ │ │ │ mvnle r2, r4, lsl #30 │ │ │ │ stmdble r8, {r5, r6, r8, sl, lr} │ │ │ │ strcs r4, [r0], -ip, lsr #9 │ │ │ │ stmia ip!, {r8, r9, sl, sp}^ │ │ │ │ - bl 0xfec20940 │ │ │ │ + bl 0xfec20a40 │ │ │ │ addsmi r0, r8, #335544320 @ 0x14000000 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x000087f0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ pkhbtmi r4, r0, fp, lsl #13 │ │ │ │ svcne 0x0010b083 │ │ │ │ streq pc, [r4, #-424] @ 0xfffffe58 │ │ │ │ - beq 0x182ea0 │ │ │ │ + beq 0x182fa0 │ │ │ │ stmdbmi r0, {r0, r1, r2, r3, r5, r6, ip, sp, lr, pc} │ │ │ │ rsclt r9, r6, #12, 24 @ 0xc00 │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf1062c02 │ │ │ │ svclt 0x00180601 │ │ │ │ - b 0x14d3d80 │ │ │ │ + b 0x14d3e80 │ │ │ │ svclt 0x000b06c6 │ │ │ │ rsceq r9, r3, r1, lsl #12 │ │ │ │ @ instruction: 0x461f4637 │ │ │ │ movwls fp, #7960 @ 0x1f18 │ │ │ │ @ instruction: 0xf851440f │ │ │ │ @ instruction: 0xf04f3b04 │ │ │ │ @ instruction: 0xf8504c80 │ │ │ │ @ instruction: 0xf04f2f04 │ │ │ │ - blx 0xff1ca5a2 │ │ │ │ - b 0x14fa5ac │ │ │ │ - b 0x1426118 │ │ │ │ + blx 0xff1ca6a2 │ │ │ │ + b 0x14fa6ac │ │ │ │ + b 0x1426218 │ │ │ │ ldrbne r0, [sl, lr, asr #6] │ │ │ │ svcvc 0x00eeebb2 │ │ │ │ @ instruction: 0xf8cbbf1c │ │ │ │ - b 0xfe36edb8 │ │ │ │ + b 0xfe36eeb8 │ │ │ │ addmi r7, pc, #-1207959549 @ 0xb8000003 │ │ │ │ svccc 0x0004f845 │ │ │ │ - blls 0x17b558 │ │ │ │ + blls 0x17b658 │ │ │ │ stmdble r8, {r1, r2, r3, r4, r7, r9, lr} │ │ │ │ andcs r4, r0, r3, asr #8 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - bl 0xfe9c71dc │ │ │ │ + bl 0xfe9c72dc │ │ │ │ addsmi r0, r6, #8, 4 @ 0x80000000 │ │ │ │ strdlt sp, [r3], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ svcmi 0x00f0e92d │ │ │ │ @ instruction: 0x460c461f │ │ │ │ @ instruction: 0xf04fb085 │ │ │ │ strmi r0, [r3], r0, lsl #24 │ │ │ │ @ instruction: 0xf3c59d0e │ │ │ │ rsclt r2, fp, #1048576 @ 0x100000 │ │ │ │ @ instruction: 0xf1032e02 │ │ │ │ svclt 0x00180301 │ │ │ │ - b 0x14d4614 │ │ │ │ - b 0x14d04a8 │ │ │ │ + b 0x14d4714 │ │ │ │ + b 0x14d05a8 │ │ │ │ movwls r0, #13251 @ 0x33c3 │ │ │ │ rscseq fp, r1, r6, lsl pc │ │ │ │ @ instruction: 0x460e461e │ │ │ │ - beq 0xfe281a2c │ │ │ │ + beq 0xfe281b2c │ │ │ │ ldrmi fp, [r9], -r8, lsl #30 │ │ │ │ strmi pc, [r0, #-111] @ 0xffffff91 │ │ │ │ stmiaeq r6!, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ strbmi r2, [r2], -r1, lsl #12 │ │ │ │ smlabthi r1, sp, r9, lr │ │ │ │ strmi r2, [r1], -r4, lsl #20 │ │ │ │ andcs fp, r4, #168, 30 @ 0x2a0 │ │ │ │ stmibeq r2, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf85a444c │ │ │ │ - bl 0xfea0eefc │ │ │ │ + bl 0xfea0effc │ │ │ │ strmi r0, [lr], r9 │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ - blcc 0x244f98 │ │ │ │ + blcc 0x245098 │ │ │ │ @ instruction: 0x3c02fb83 │ │ │ │ - b 0x11cadcc │ │ │ │ - b 0x14c7b94 │ │ │ │ - bl 0xfef251f4 │ │ │ │ + b 0x11caecc │ │ │ │ + b 0x14c7c94 │ │ │ │ + bl 0xfef252f4 │ │ │ │ svclt 0x001c7fec │ │ │ │ - b 0xfe25ef68 │ │ │ │ + b 0xfe25f068 │ │ │ │ adcmi r7, r0, #236, 6 @ 0xb0000003 │ │ │ │ - blcc 0x244fb0 │ │ │ │ + blcc 0x2450b0 │ │ │ │ @ instruction: 0xf8ddd1ec │ │ │ │ @ instruction: 0xf100c000 │ │ │ │ - blls 0x147ec4 │ │ │ │ + blls 0x147fc4 │ │ │ │ @ instruction: 0xf10c3110 │ │ │ │ strbmi r0, [r3, #-3076]! @ 0xfffff3fc │ │ │ │ ldmib sp, {r0, r1, r3, r4, r6, r7, sl, fp, ip, lr, pc}^ │ │ │ │ addmi r1, fp, #134217728 @ 0x8000000 │ │ │ │ ldrbmi sp, [r9], #-2312 @ 0xfffff6f8 │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ strmi lr, [r2, #-2273] @ 0xfffff71f │ │ │ │ @@ -252635,34 +252701,34 @@ │ │ │ │ andcs pc, r1, r5, asr #7 │ │ │ │ stmdacs r2, {r0, r1, r3, r5, r6, r7, r9, ip, sp, pc} │ │ │ │ movweq pc, #4355 @ 0x1103 @ │ │ │ │ andcc fp, r1, r8, lsl pc │ │ │ │ strcs lr, [r5, #2639]! @ 0xa4f │ │ │ │ biceq lr, r3, #323584 @ 0x4f000 │ │ │ │ svclt 0x00159304 │ │ │ │ - beq 0xff141834 │ │ │ │ + beq 0xff141934 │ │ │ │ @ instruction: 0x4652461a │ │ │ │ - bl 0x218968 │ │ │ │ + bl 0x218a68 │ │ │ │ andls r0, r1, r5, lsl #1 │ │ │ │ @ instruction: 0x46351092 │ │ │ │ ldrmi r2, [r0], -r4, lsl #20 │ │ │ │ andcs fp, r4, r8, lsr #31 │ │ │ │ - bcs 0x1c1648 │ │ │ │ - bleq 0xfe141854 │ │ │ │ + bcs 0x1c1748 │ │ │ │ + bleq 0xfe141954 │ │ │ │ vmlaeq.f64 d14, d11, d1 │ │ │ │ - bl 0xfecadb24 │ │ │ │ + bl 0xfecadc24 │ │ │ │ strtmi r0, [lr], -fp, lsl #2 │ │ │ │ eormi pc, ip, r3, asr r8 @ │ │ │ │ @ instruction: 0xf8514623 │ │ │ │ @ instruction: 0xf04fab04 │ │ │ │ strcs r4, [r0], #-640 @ 0xfffffd80 │ │ │ │ strcs pc, [r3], #-3018 @ 0xfffff436 │ │ │ │ - b 0x118ae84 │ │ │ │ - b 0x14c7850 │ │ │ │ - bl 0xfefa5acc │ │ │ │ + b 0x118af84 │ │ │ │ + b 0x14c7950 │ │ │ │ + bl 0xfefa5bcc │ │ │ │ svclt 0x001c7fe4 │ │ │ │ andhi pc, r0, r9, asr #17 │ │ │ │ rscvc lr, r4, #552960 @ 0x87000 │ │ │ │ @ instruction: 0xf8464571 │ │ │ │ mvnle r2, r4, lsl #22 │ │ │ │ @ instruction: 0xf10c9b02 │ │ │ │ @ instruction: 0xf1010c04 │ │ │ │ @@ -252682,46 +252748,46 @@ │ │ │ │ svclt 0x00008ff0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ pkhbtmi r4, r6, pc, lsl #12 @ │ │ │ │ strmi fp, [r8], -r5, lsl #1 │ │ │ │ @ instruction: 0xf06f2601 │ │ │ │ stcls 5, cr4, [lr], {-0} │ │ │ │ movwcs pc, #5060 @ 0x13c4 @ │ │ │ │ - blcs 0x1b3b38 │ │ │ │ + blcs 0x1b3c38 │ │ │ │ tstpeq r1, r1, lsl #2 @ p-variant is OBSOLETE │ │ │ │ movwcc fp, #7960 @ 0x1f18 │ │ │ │ strtcs lr, [r4], #2639 @ 0xa4f │ │ │ │ biceq lr, r1, pc, asr #20 │ │ │ │ svclt 0x00159103 │ │ │ │ stmiaeq r3, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ strbmi r4, [r3], -fp, lsl #12 │ │ │ │ - bl 0x1989f4 │ │ │ │ + bl 0x198af4 │ │ │ │ ldrbtmi r0, [r1], -r4, lsl #21 │ │ │ │ stmibeq r3!, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0x464b4674 │ │ │ │ stmdals r1, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ svclt 0x00a82b04 │ │ │ │ addseq r2, sl, r4, lsl #6 │ │ │ │ andcs r1, r0, r3, lsl #17 │ │ │ │ @ instruction: 0xf85a4698 │ │ │ │ - bl 0xfeb13078 │ │ │ │ + bl 0xfeb13178 │ │ │ │ strtmi r0, [r6], r2, lsl #24 │ │ │ │ @ instruction: 0xf85e9000 │ │ │ │ @ instruction: 0xf85c0b04 │ │ │ │ @ instruction: 0xf0009b04 │ │ │ │ - b 0x13d9c0c │ │ │ │ + b 0x13d9d0c │ │ │ │ @ instruction: 0x07c00b50 │ │ │ │ - bleq 0x205f38 │ │ │ │ + bleq 0x206038 │ │ │ │ addmi pc, r0, r0, lsl r1 @ │ │ │ │ - bleq 0x143548 │ │ │ │ - b 0x110af20 │ │ │ │ - b 0x14c7150 │ │ │ │ - bl 0xfef657a8 │ │ │ │ + bleq 0x143648 │ │ │ │ + b 0x110b020 │ │ │ │ + b 0x14c7250 │ │ │ │ + bl 0xfef658a8 │ │ │ │ svclt 0x001c7feb │ │ │ │ - b 0xfe25f128 │ │ │ │ + b 0xfe25f228 │ │ │ │ strbmi r7, [r4, #235] @ 0xeb │ │ │ │ stceq 8, cr15, [r4], {78} @ 0x4e │ │ │ │ stmdals r0, {r0, r5, r6, r7, r8, ip, lr, pc} │ │ │ │ ldmdaeq r0, {r2, r3, r8, ip, sp, lr, pc} │ │ │ │ ldrcc r9, [r0], #-2817 @ 0xfffff4ff │ │ │ │ addmi r3, r3, #4 │ │ │ │ @ instruction: 0xf8dddcd3 │ │ │ │ @@ -252743,51 +252809,51 @@ │ │ │ │ cdpls 7, 1, cr2, cr0, cr1, {0} │ │ │ │ andcs pc, r1, r6, asr #7 │ │ │ │ stmdacs r2, {r0, r1, r4, r5, r6, r7, r9, ip, sp, pc} │ │ │ │ movweq pc, #4355 @ 0x1103 @ │ │ │ │ andcc fp, r1, r8, lsl pc │ │ │ │ strtcs lr, [r6], pc, asr #20 │ │ │ │ biceq lr, r3, #323584 @ 0x4f000 │ │ │ │ - b 0x14f6d00 │ │ │ │ + b 0x14f6e00 │ │ │ │ ldrmi r0, [r8], -r0, asr #29 │ │ │ │ - bl 0x198a70 │ │ │ │ + bl 0x198b70 │ │ │ │ svclt 0x00080a86 │ │ │ │ @ instruction: 0xf8cd469e │ │ │ │ - b 0x14ef0ec │ │ │ │ + b 0x14ef1ec │ │ │ │ stmib sp, {r5, r7, r8, fp}^ │ │ │ │ strbmi lr, [sl], -r4, lsl #6 │ │ │ │ - bcs 0x20f0c8 │ │ │ │ + bcs 0x20f1c8 │ │ │ │ strmi pc, [r0], -pc, rrx │ │ │ │ andcs fp, r4, #168, 30 @ 0x2a0 │ │ │ │ @ instruction: 0xf8cd4623 │ │ │ │ - bl 0x16b0f8 │ │ │ │ - b 0x14c86e4 │ │ │ │ - bls 0x1c9ae8 │ │ │ │ + bl 0x16b1f8 │ │ │ │ + b 0x14c87e4 │ │ │ │ + bls 0x1c9be8 │ │ │ │ vmlaeq.f64 d14, d26, d21 │ │ │ │ andls r4, r1, r1, ror #13 │ │ │ │ eorcs pc, r0, r2, asr r8 @ │ │ │ │ - bllt 0x245268 │ │ │ │ - blmi 0x245258 │ │ │ │ + bllt 0x245368 │ │ │ │ + blmi 0x245358 │ │ │ │ andmi pc, r0, r4 │ │ │ │ - b 0x1109080 │ │ │ │ - blx 0xfe3c7252 │ │ │ │ + b 0x1109180 │ │ │ │ + blx 0xfe3c7352 │ │ │ │ @ instruction: 0xf111b402 │ │ │ │ @ instruction: 0xf1404180 │ │ │ │ - bl 0xfed4710c │ │ │ │ - bl 0x190753c │ │ │ │ + bl 0xfed4720c │ │ │ │ + bl 0x190763c │ │ │ │ svceq 0x00c90004 │ │ │ │ cmpeq r0, r1, asr #20 │ │ │ │ - bl 0xfee0d04c │ │ │ │ + bl 0xfee0d14c │ │ │ │ svclt 0x001c7fe0 │ │ │ │ andvc pc, r0, r8, asr #17 │ │ │ │ mvnvc lr, r6, lsl #21 │ │ │ │ @ instruction: 0xf84945ae │ │ │ │ bicsle r1, sp, r4, lsl #24 │ │ │ │ @ instruction: 0xf10e9801 │ │ │ │ - bls 0x188578 │ │ │ │ + bls 0x188678 │ │ │ │ ldceq 1, cr15, [r0], {12} │ │ │ │ addmi r3, r2, #4 │ │ │ │ @ instruction: 0xf8dddccd │ │ │ │ @ instruction: 0x461ce010 │ │ │ │ ldrbmi r9, [r3, #-2821]! @ 0xfffff4fb │ │ │ │ strtmi sp, [r6], #2312 @ 0x908 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ @@ -252808,24 +252874,24 @@ │ │ │ │ rsceq r3, sp, r1, lsl #12 │ │ │ │ rscseq fp, r5, r8, lsl #30 │ │ │ │ strmi pc, [r0], -pc, rrx │ │ │ │ @ instruction: 0xf852440d │ │ │ │ @ instruction: 0xf8518f04 │ │ │ │ @ instruction: 0xf0083b04 │ │ │ │ @ instruction: 0xf8544e00 │ │ │ │ - b 0x14e6dbc │ │ │ │ - b 0x14a64d0 │ │ │ │ + b 0x14e6ebc │ │ │ │ + b 0x14a65d0 │ │ │ │ @ instruction: 0xf11c0e58 │ │ │ │ @ instruction: 0xf14e4c80 │ │ │ │ - blx 0xff2ca9be │ │ │ │ - b 0x14fa9cc │ │ │ │ - b 0x11e4134 │ │ │ │ + blx 0xff2caabe │ │ │ │ + b 0x14faacc │ │ │ │ + b 0x11e4234 │ │ │ │ ldrbne r0, [pc, lr, asr #6] │ │ │ │ svcvc 0x00eeebb7 │ │ │ │ - b 0xfe2b6e30 │ │ │ │ + b 0xfe2b6f30 │ │ │ │ addmi r7, sp, #-1207959549 @ 0xb8000003 │ │ │ │ svccc 0x0004f840 │ │ │ │ ldrdcs sp, [r0], -pc @ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x000081f0 │ │ │ │ @@ -252838,26 +252904,26 @@ │ │ │ │ rsceq r3, sp, r1, lsl #12 │ │ │ │ rscseq fp, r5, r8, lsl #30 │ │ │ │ strmi pc, [r0], -pc, rrx │ │ │ │ @ instruction: 0xf851440d │ │ │ │ @ instruction: 0xf8543b04 │ │ │ │ @ instruction: 0xf8527f04 │ │ │ │ @ instruction: 0xf0088f04 │ │ │ │ - blx 0xfe1daa26 │ │ │ │ - b 0x14d4e44 │ │ │ │ + blx 0xfe1dab26 │ │ │ │ + b 0x14d4f44 │ │ │ │ @ instruction: 0xf11c7cc8 │ │ │ │ - b 0x149a430 │ │ │ │ + b 0x149a530 │ │ │ │ @ instruction: 0xf14e0e58 │ │ │ │ - bl 0xff00aa38 │ │ │ │ - bl 0x1c8a248 │ │ │ │ - b 0x14caa5c │ │ │ │ - b 0x11e41b4 │ │ │ │ + bl 0xff00ab38 │ │ │ │ + bl 0x1c8a348 │ │ │ │ + b 0x14cab5c │ │ │ │ + b 0x11e42b4 │ │ │ │ ldrbne r0, [pc, lr, asr #6] │ │ │ │ svcvc 0x00eeebb7 │ │ │ │ - b 0xfe2b6eb0 │ │ │ │ + b 0xfe2b6fb0 │ │ │ │ addmi r7, sp, #-1207959549 @ 0xb8000003 │ │ │ │ svccc 0x0004f840 │ │ │ │ ldrdcs sp, [r0], -fp │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x000081f0 │ │ │ │ @@ -252868,18 +252934,18 @@ │ │ │ │ cdpeq 1, 0, cr15, cr4, cr2, {5} │ │ │ │ rsceq fp, r4, r8, lsl pc │ │ │ │ andeq pc, r4, r0, lsr #3 │ │ │ │ sbcseq fp, ip, r8, lsl #30 │ │ │ │ strmi pc, [r0, #-111] @ 0xffffff91 │ │ │ │ @ instruction: 0xf851440c │ │ │ │ @ instruction: 0xf85e3b04 │ │ │ │ - blx 0xfe1d2eae │ │ │ │ + blx 0xfe1d2fae │ │ │ │ svceq 0x00db3c02 │ │ │ │ movteq lr, #51779 @ 0xca43 │ │ │ │ - bl 0xfed8d210 │ │ │ │ + bl 0xfed8d310 │ │ │ │ svclt 0x00187fec │ │ │ │ mvnvc lr, #544768 @ 0x85000 │ │ │ │ @ instruction: 0xf840428c │ │ │ │ mvnle r3, r4, lsl #30 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -252893,18 +252959,18 @@ │ │ │ │ cdpeq 1, 0, cr15, cr4, cr0, {5} │ │ │ │ sbcseq fp, lr, r8, lsl #30 │ │ │ │ strmi pc, [r0, -pc, rrx] │ │ │ │ @ instruction: 0xf851440e │ │ │ │ @ instruction: 0xf04f2b04 │ │ │ │ @ instruction: 0xf8544380 │ │ │ │ @ instruction: 0xf04f0f04 │ │ │ │ - blx 0xff10a302 │ │ │ │ + blx 0xff10a402 │ │ │ │ svceq 0x00db3c02 │ │ │ │ movteq lr, #51779 @ 0xca43 │ │ │ │ - bl 0xfed8d274 │ │ │ │ + bl 0xfed8d374 │ │ │ │ svclt 0x00187fec │ │ │ │ mvnvc lr, #552960 @ 0x87000 │ │ │ │ @ instruction: 0xf84e428e │ │ │ │ mvnle r3, r4, lsl #30 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -252912,28 +252978,28 @@ │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ strcs pc, [r1], #-963 @ 0xfffffc3d │ │ │ │ svclt 0x000a2c02 │ │ │ │ stclne 2, cr11, [r7], #-892 @ 0xfffffc84 │ │ │ │ addsne r3, fp, #262144 @ 0x40000 │ │ │ │ strcs r4, [r0], #-1541 @ 0xfffff9fb │ │ │ │ setend le │ │ │ │ - bl 0x18738c │ │ │ │ + bl 0x18748c │ │ │ │ @ instruction: 0xf06f0883 │ │ │ │ adcsne r4, pc, r0, lsl #12 │ │ │ │ eorne pc, r4, r8, asr r8 @ │ │ │ │ cdpeq 1, 1, cr15, cr0, cr0, {5} │ │ │ │ @ instruction: 0xf85e462a │ │ │ │ - blx 0xfe155f76 │ │ │ │ + blx 0xfe156076 │ │ │ │ svceq 0x00db3c03 │ │ │ │ movteq lr, #51779 @ 0xca43 │ │ │ │ stmibvc r3!, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ svcvc 0x00ecebb9 │ │ │ │ - b 0xfe2b6fd8 │ │ │ │ + b 0xfe2b70d8 │ │ │ │ strmi r7, [r6, #1004] @ 0x3ec │ │ │ │ - blcc 0x245488 │ │ │ │ + blcc 0x245588 │ │ │ │ strcc sp, [r4], #-493 @ 0xfffffe13 │ │ │ │ andseq pc, r0, lr, lsl #2 │ │ │ │ adcmi r3, r7, #16, 10 @ 0x4000000 │ │ │ │ andcs sp, r0, r2, ror #25 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @@ -252945,41 +253011,41 @@ │ │ │ │ stmdaeq r1, {r0, r2, r8, ip, sp, lr, pc} │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf101129b │ │ │ │ @ instruction: 0x46060410 │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ stmibeq r3, {r1, r8, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf06f2500 │ │ │ │ - b 0x14d8fd0 │ │ │ │ + b 0x14d90d0 │ │ │ │ @ instruction: 0xf85908a8 │ │ │ │ @ instruction: 0xf1a41025 │ │ │ │ @ instruction: 0x46320e10 │ │ │ │ - blge 0x245558 │ │ │ │ + blge 0x245658 │ │ │ │ orrmi pc, r0, #79 @ 0x4f │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x3c01fbca │ │ │ │ - b 0x11cb35c │ │ │ │ - b 0x14c8124 │ │ │ │ - bl 0xfefa5f84 │ │ │ │ + b 0x11cb45c │ │ │ │ + b 0x14c8224 │ │ │ │ + bl 0xfefa6084 │ │ │ │ svclt 0x00187fec │ │ │ │ mvnvc lr, #552960 @ 0x87000 │ │ │ │ @ instruction: 0xf84245a6 │ │ │ │ mvnle r3, r4, lsl #22 │ │ │ │ @ instruction: 0xf10e3504 │ │ │ │ @ instruction: 0x36100410 │ │ │ │ ldclle 5, cr4, [lr], {168} @ 0xa8 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec5e62c │ │ │ │ + bl 0xfec5e72c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r9, r8, asr #31 │ │ │ │ - blvc 0x1002ab4 │ │ │ │ + blvc 0x1002bb4 │ │ │ │ @ instruction: 0xf89d4d3c │ │ │ │ stmib sp, {r6, ip, sp, lr}^ │ │ │ │ stmdbge r4, {r8} │ │ │ │ stcls 8, cr10, [lr], {2} │ │ │ │ strls r6, [r7, #-2093] @ 0xfffff7d3 │ │ │ │ streq pc, [r0, #-79] @ 0xffffffb1 │ │ │ │ umaalvs pc, r4, sp, r8 @ │ │ │ │ @@ -252997,66 +253063,66 @@ │ │ │ │ ldrtmi r0, [sl], -r0, lsl #24 │ │ │ │ movweq lr, #15292 @ 0x3bbc │ │ │ │ cmpeq r1, r1, ror #22 │ │ │ │ @ instruction: 0xf1413b01 │ │ │ │ @ instruction: 0x468c31ff │ │ │ │ smlsdeq r5, r4, sl, lr │ │ │ │ @ instruction: 0xf04fd01a │ │ │ │ - bl 0x88aca0 │ │ │ │ - b 0x14c74a4 │ │ │ │ - b 0x14e37b8 │ │ │ │ + bl 0x88ada0 │ │ │ │ + b 0x14c75a4 │ │ │ │ + b 0x14e38b8 │ │ │ │ cmpmi r0, r4, asr r4 │ │ │ │ strbvc lr, [r5], #2628 @ 0xa44 │ │ │ │ @ instruction: 0xf04fbf28 │ │ │ │ stmiane r4!, {r0, r9, sl, fp}^ │ │ │ │ movwmi pc, #5 @ │ │ │ │ cmpeq r5, #274432 @ 0x43000 │ │ │ │ - bl 0x1158ccc │ │ │ │ - bl 0x6078d4 │ │ │ │ + bl 0x1158dcc │ │ │ │ + bl 0x6079d4 │ │ │ │ @ instruction: 0xf141030e │ │ │ │ strmi r0, [ip], r0, lsl #2 │ │ │ │ @ instruction: 0xf112b14e │ │ │ │ svclt 0x002c4280 │ │ │ │ andcs r2, r0, r1 │ │ │ │ @ instruction: 0xf14118c0 │ │ │ │ strmi r0, [r3], -r0, lsl #2 │ │ │ │ ldmne fp, {r2, r3, r7, r9, sl, lr}^ │ │ │ │ strbtvc lr, [ip], #2639 @ 0xa4f │ │ │ │ - b 0x11d7a14 │ │ │ │ + b 0x11d7b14 │ │ │ │ @ instruction: 0x17cb70d2 │ │ │ │ svcvc 0x00ecebb3 │ │ │ │ svclt 0x001e4b0c │ │ │ │ tstpmi r0, pc, rrx @ p-variant is OBSOLETE │ │ │ │ rsbmi r4, r1, r0, ror #7 │ │ │ │ - blls 0x2e1570 │ │ │ │ + blls 0x2e1670 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SP_abt │ │ │ │ andcs fp, r0, #9 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0] │ │ │ │ - blx 0x1743bea │ │ │ │ + blx 0x1743cea │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ - blhi 0x1c29f0 │ │ │ │ + blhi 0x1c2af0 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ mcrrmi 0, 8, fp, r7, cr9 │ │ │ │ streq pc, [r8, -r2, lsr #3] │ │ │ │ streq pc, [r8], -r3, lsr #3 │ │ │ │ strls r6, [r7], #-2084 @ 0xfffff7dc │ │ │ │ streq pc, [r0], #-79 @ 0xffffffb1 │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x460c9d14 │ │ │ │ - blhi 0x10c2be0 │ │ │ │ + blhi 0x10c2ce0 │ │ │ │ stmdacs r1, {r0, r2, r6, r7, r8, r9, ip, sp, lr, pc} │ │ │ │ svceq 0x0002f1b8 │ │ │ │ - blx 0x18f7198 │ │ │ │ + blx 0x18f7298 │ │ │ │ @ instruction: 0xf108fc85 │ │ │ │ @ instruction: 0xf10c0801 │ │ │ │ @ instruction: 0xf1a00c01 │ │ │ │ svclt 0x00140508 │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ stmiaeq ip, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf8564488 │ │ │ │ @@ -253065,56 +253131,56 @@ │ │ │ │ movwcs lr, #2509 @ 0x9cd │ │ │ │ movwcs lr, #10743 @ 0x29f7 │ │ │ │ @ instruction: 0xf8d6a802 │ │ │ │ stc 0, cr11, [sp, #16] │ │ │ │ vstr d8, [sp, #8] │ │ │ │ @ instruction: 0xf05b8b04 │ │ │ │ ldmib sp, {r0, r2, r3, r4, r5, r6, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ - b 0x17c01bc │ │ │ │ + b 0x17c02bc │ │ │ │ ldmib sp, {r0, r1, r3, r8}^ │ │ │ │ andsle r0, sl, r4, lsl #4 │ │ │ │ vstmiavc sl, {s29-s107} │ │ │ │ vmoveq.32 d9[0], lr │ │ │ │ - beq 0x17c1f04 │ │ │ │ + beq 0x17c2004 │ │ │ │ @ instruction: 0x0c0ceb53 │ │ │ │ - bvc 0xff401ef8 │ │ │ │ + bvc 0xff401ff8 │ │ │ │ tstpeq r0, pc, asr #32 @ p-variant is OBSOLETE │ │ │ │ tstcs r1, r8, lsr #30 │ │ │ │ - beq 0x142244 │ │ │ │ + beq 0x142344 │ │ │ │ andmi pc, r0, fp │ │ │ │ - b 0x1118f70 │ │ │ │ - bl 0x1187754 │ │ │ │ - bl 0x787dec │ │ │ │ + b 0x1119070 │ │ │ │ + bl 0x1187854 │ │ │ │ + bl 0x787eec │ │ │ │ @ instruction: 0xf1420001 │ │ │ │ @ instruction: 0xf1b30200 │ │ │ │ svclt 0x002c4140 │ │ │ │ movwcs r2, #769 @ 0x301 │ │ │ │ @ instruction: 0xf142181b │ │ │ │ ldmne fp, {r9}^ │ │ │ │ bicsvc lr, r1, #274432 @ 0x43000 │ │ │ │ tsteq r2, r2, asr #22 │ │ │ │ vstmiavc r2!, {s29-s107} │ │ │ │ - bl 0xfed0d534 │ │ │ │ + bl 0xfed0d634 │ │ │ │ svclt 0x00187fe2 │ │ │ │ movweq lr, #51823 @ 0xca6f │ │ │ │ svccc 0x0008f845 │ │ │ │ @ instruction: 0xf06fbf1c │ │ │ │ - b 0xfe417a28 │ │ │ │ + b 0xfe417b28 │ │ │ │ strmi r0, [r0, #257]! @ 0x101 │ │ │ │ @ instruction: 0xd1ac6069 │ │ │ │ ldmdavs sl, {r2, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r7, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r9, sl, lsl #2 │ │ │ │ - blhi 0x1c2938 │ │ │ │ + blhi 0x1c2a38 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - blx 0xff043d20 │ │ │ │ + blx 0xff043e20 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ @@ -253125,18 +253191,18 @@ │ │ │ │ @ instruction: 0xf3c59d0c │ │ │ │ @ instruction: 0xf1b92901 │ │ │ │ svclt 0x000a0f02 │ │ │ │ stc2 10, cr15, [r5], {95} @ 0x5f @ │ │ │ │ stmdbeq r1, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ streq pc, [r8, #-416] @ 0xfffffe60 │ │ │ │ - b 0x14f72f8 │ │ │ │ - b 0x14c9dd0 │ │ │ │ + b 0x14f73f8 │ │ │ │ + b 0x14c9ed0 │ │ │ │ strmi r0, [r9], #2508 @ 0x9cc │ │ │ │ - blvc 0x1c2d0c │ │ │ │ + blvc 0x1c2e0c │ │ │ │ ldm r4!, {r3, r9, sl, ip, sp}^ │ │ │ │ ldmib r7!, {r1, r8}^ │ │ │ │ stmib sp, {r1, r8, r9, sp}^ │ │ │ │ stc 8, cr8, [sp, #8] │ │ │ │ @ instruction: 0xf7ff7b00 │ │ │ │ strbmi pc, [ip, #-3757] @ 0xfffff153 @ │ │ │ │ smlatteq r2, r5, r9, lr │ │ │ │ @@ -253168,27 +253234,27 @@ │ │ │ │ movwcs lr, #10742 @ 0x29f6 │ │ │ │ stc 8, cr10, [sp, #8] │ │ │ │ stmib sp, {r8, r9, fp, ip, sp, lr}^ │ │ │ │ stmib sp, {r1, r8, fp, pc}^ │ │ │ │ @ instruction: 0xf05b8904 │ │ │ │ ldmib sp, {r0, r1, r2, r3, r5, r7, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ stmdbls r3, {r2, ip, sp} │ │ │ │ - bl 0x110dac0 │ │ │ │ - b 0x14c7f58 │ │ │ │ - b 0x11e6adc │ │ │ │ + bl 0x110dbc0 │ │ │ │ + b 0x14c8058 │ │ │ │ + b 0x11e6bdc │ │ │ │ @ instruction: 0x17d173d1 │ │ │ │ svcvc 0x00e0ebb1 │ │ │ │ - b 0x1cf73c8 │ │ │ │ + b 0x1cf74c8 │ │ │ │ @ instruction: 0xf845030c │ │ │ │ svclt 0x001c3f08 │ │ │ │ andmi pc, r0, #111 @ 0x6f │ │ │ │ andeq lr, r2, #140, 20 @ 0x8c000 │ │ │ │ strhtvs r4, [sl], #-44 @ 0xffffffd4 │ │ │ │ - blmi 0x3bbedc │ │ │ │ - blls 0x2e17ec │ │ │ │ + blmi 0x3bbfdc │ │ │ │ + blls 0x2e18ec │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -253221,85 +253287,85 @@ │ │ │ │ @ instruction: 0xf05b8904 │ │ │ │ ldmib sp, {r0, r2, r3, r6, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ stmdbls r5, {r0, r1, r9, ip, sp} │ │ │ │ strhmi pc, [r0], #-19 @ 0xffffffed @ │ │ │ │ movwcs fp, #7980 @ 0x1f2c │ │ │ │ ldmne fp, {r8, r9, sp} │ │ │ │ tstpeq r0, r1, asr #2 @ p-variant is OBSOLETE │ │ │ │ - bl 0x114db94 │ │ │ │ - b 0x11c8030 │ │ │ │ - b 0x14e4770 │ │ │ │ + bl 0x114dc94 │ │ │ │ + b 0x11c8130 │ │ │ │ + b 0x14e4870 │ │ │ │ ldrbne r7, [r0, r1, ror #25] │ │ │ │ svcvc 0x00e1ebb0 │ │ │ │ - b 0x1cf749c │ │ │ │ + b 0x1cf759c │ │ │ │ @ instruction: 0xf845030c │ │ │ │ svclt 0x001c3f08 │ │ │ │ andmi pc, r0, #111 @ 0x6f │ │ │ │ andeq lr, r2, #140, 20 @ 0x8c000 │ │ │ │ strhtvs r4, [sl], #-44 @ 0xffffffd4 │ │ │ │ - blmi 0x3bbf90 │ │ │ │ - blls 0x2e18c0 │ │ │ │ + blmi 0x3bc090 │ │ │ │ + blls 0x2e19c0 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1b283f0 │ │ │ │ svclt 0x0000f9ab │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ - blhi 0x1c2d40 │ │ │ │ + blhi 0x1c2e40 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ ldcmi 0, cr11, [r7], #-556 @ 0xfffffdd4 │ │ │ │ - bleq 0x543ca0 │ │ │ │ - blhi 0xe02f1c │ │ │ │ + bleq 0x543da0 │ │ │ │ + blhi 0xe0301c │ │ │ │ strls r6, [r9], #-2084 @ 0xfffff7dc │ │ │ │ streq pc, [r0], #-79 @ 0xffffffb1 │ │ │ │ - beq 0x1439e8 │ │ │ │ + beq 0x143ae8 │ │ │ │ vaddl.u8 , d3, d3 │ │ │ │ stmdacs r2, {r0, sp} │ │ │ │ - blx 0x18f74e0 │ │ │ │ + blx 0x18f75e0 │ │ │ │ @ instruction: 0xf100f883 │ │ │ │ @ instruction: 0xf1080801 │ │ │ │ addsne r0, fp, #65536 @ 0x10000 │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ stmibeq r3, {r1, r8, r9, fp, sp, lr, pc}^ │ │ │ │ stmiaeq r8!, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf1ab9b03 │ │ │ │ ldmib r9, {r4, r8, r9, sl}^ │ │ │ │ - bl 0x1d8cdc │ │ │ │ + bl 0x1d8ddc │ │ │ │ ldm r7!, {r1, r3, r6, r7, r9, sl}^ │ │ │ │ stmib sp, {r1, r8, r9, sp}^ │ │ │ │ stmdbge r6, {r8, r9, sp} │ │ │ │ strtmi sl, [r2], -r4, lsl #16 │ │ │ │ stc 6, cr4, [sp, #172] @ 0xac │ │ │ │ vstr d8, [sp, #16] │ │ │ │ @ instruction: 0xf05b8b06 │ │ │ │ - bls 0x286c58 │ │ │ │ + bls 0x286d58 │ │ │ │ stmdbls r7, {r1, r2, r8, r9, fp, ip, pc} │ │ │ │ - b 0x11cdc70 │ │ │ │ - bl 0x1164850 │ │ │ │ + b 0x11cdd70 │ │ │ │ + bl 0x1164950 │ │ │ │ ldrbne r0, [r0, r1, lsl #4] │ │ │ │ svcvc 0x00e1ebb0 │ │ │ │ @ instruction: 0xf06fbf1e │ │ │ │ - b 0x1cd8118 │ │ │ │ - b 0xfe1a48a0 │ │ │ │ + b 0x1cd8218 │ │ │ │ + b 0xfe1a49a0 │ │ │ │ ldrmi r7, [fp, #737]! @ 0x2e1 │ │ │ │ andcc lr, r0, #3244032 @ 0x318000 │ │ │ │ streq pc, [r8], -r6, lsl #2 │ │ │ │ @ instruction: 0xf10ad1d9 │ │ │ │ @ instruction: 0xf1090a02 │ │ │ │ @ instruction: 0xf10b0910 │ │ │ │ strbmi r0, [r2, #2832] @ 0xb10 │ │ │ │ - blmi 0x4be864 │ │ │ │ - blls 0x3619a8 │ │ │ │ + blmi 0x4be964 │ │ │ │ + blls 0x361aa8 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, LR_mon │ │ │ │ ldc 0, cr11, [sp], #44 @ 0x2c │ │ │ │ andcs r8, r0, r2, lsl #22 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @@ -253307,64 +253373,64 @@ │ │ │ │ @ instruction: 0xf1b28ff0 │ │ │ │ svclt 0x0000f935 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ - blhi 0x1c2e38 │ │ │ │ + blhi 0x1c2f38 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ ldcmi 0, cr11, [fp], #-556 @ 0xfffffdd4 │ │ │ │ - bleq 0x543d98 │ │ │ │ - blhi 0xf03014 │ │ │ │ + bleq 0x543e98 │ │ │ │ + blhi 0xf03114 │ │ │ │ strls r6, [r9], #-2084 @ 0xfffff7dc │ │ │ │ streq pc, [r0], #-79 @ 0xffffffb1 │ │ │ │ - beq 0x143ae0 │ │ │ │ + beq 0x143be0 │ │ │ │ vaddl.u8 , d3, d3 │ │ │ │ stmdacs r2, {r0, sp} │ │ │ │ - blx 0x18f75d8 │ │ │ │ + blx 0x18f76d8 │ │ │ │ @ instruction: 0xf100f883 │ │ │ │ @ instruction: 0xf1080801 │ │ │ │ addsne r0, fp, #65536 @ 0x10000 │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ stmibeq r3, {r1, r8, r9, fp, sp, lr, pc}^ │ │ │ │ stmiaeq r8!, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf1ab9b03 │ │ │ │ ldmib r9, {r4, r8, r9, sl}^ │ │ │ │ - bl 0x1d8dd4 │ │ │ │ + bl 0x1d8ed4 │ │ │ │ ldm r7!, {r1, r3, r6, r7, r9, sl}^ │ │ │ │ stmib sp, {r1, r8, r9, sp}^ │ │ │ │ stmdbge r6, {r8, r9, sp} │ │ │ │ strtmi sl, [r2], -r4, lsl #16 │ │ │ │ stc 6, cr4, [sp, #172] @ 0xac │ │ │ │ vstr d8, [sp, #16] │ │ │ │ @ instruction: 0xf05b8b06 │ │ │ │ - blls 0x286b60 │ │ │ │ + blls 0x286c60 │ │ │ │ ldrdeq lr, [r6, -sp] │ │ │ │ submi pc, r0, #-1073741780 @ 0xc000002c │ │ │ │ movwcs fp, #7980 @ 0x1f2c │ │ │ │ ldmdane fp, {r8, r9, sp} │ │ │ │ tstpeq r0, r1, asr #2 @ p-variant is OBSOLETE │ │ │ │ - b 0x11cdd78 │ │ │ │ - bl 0x1164958 │ │ │ │ + b 0x11cde78 │ │ │ │ + bl 0x1164a58 │ │ │ │ ldrbne r0, [r0, r1, lsl #4] │ │ │ │ svcvc 0x00e1ebb0 │ │ │ │ @ instruction: 0xf06fbf1e │ │ │ │ - b 0x1cd8220 │ │ │ │ - b 0xfe1a49a8 │ │ │ │ + b 0x1cd8320 │ │ │ │ + b 0xfe1a4aa8 │ │ │ │ ldrmi r7, [fp, #737]! @ 0x2e1 │ │ │ │ andcc lr, r0, #3244032 @ 0x318000 │ │ │ │ streq pc, [r8], -r6, lsl #2 │ │ │ │ @ instruction: 0xf10ad1d1 │ │ │ │ @ instruction: 0xf1090a02 │ │ │ │ @ instruction: 0xf10b0910 │ │ │ │ strbmi r0, [r2, #2832] @ 0xb10 │ │ │ │ - blmi 0x4be94c │ │ │ │ - blls 0x361ab0 │ │ │ │ + blmi 0x4bea4c │ │ │ │ + blls 0x361bb0 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, LR_mon │ │ │ │ ldc 0, cr11, [sp], #44 @ 0x2c │ │ │ │ andcs r8, r0, r2, lsl #22 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @@ -253378,70 +253444,70 @@ │ │ │ │ svcne 0x001c4683 │ │ │ │ stcls 0, cr11, [ip, #-524] @ 0xfffffdf4 │ │ │ │ vmlal.u , d21, d3[7] │ │ │ │ stccs 5, cr2, [r2, #-4] │ │ │ │ streq pc, [r1, -r7, lsl #2] │ │ │ │ strcc fp, [r1, #-3864] @ 0xfffff0e8 │ │ │ │ strbeq lr, [r7, pc, asr #20] │ │ │ │ - b 0x14f76f4 │ │ │ │ + b 0x14f77f4 │ │ │ │ ldrtmi r0, [r8], r5, asr #17 │ │ │ │ - bl 0x14f6c0 │ │ │ │ + bl 0x14f7c0 │ │ │ │ stmib sp, {r3}^ │ │ │ │ @ instruction: 0xf9918700 │ │ │ │ @ instruction: 0xf9926002 │ │ │ │ @ instruction: 0xf991e002 │ │ │ │ @ instruction: 0xf9927003 │ │ │ │ @ instruction: 0xf9918003 │ │ │ │ @ instruction: 0xf9923001 │ │ │ │ @ instruction: 0xf9119001 │ │ │ │ @ instruction: 0xf912cb04 │ │ │ │ addmi sl, r8, #4, 22 @ 0x1000 │ │ │ │ stc2 11, cr15, [sl], {28} @ │ │ │ │ movwgt pc, #39699 @ 0x9b13 @ │ │ │ │ svcgt 0x0004f854 │ │ │ │ - blx 0x6d8c72 │ │ │ │ - blx 0x69570a │ │ │ │ + blx 0x6d8d72 │ │ │ │ + blx 0x69580a │ │ │ │ @ instruction: 0xf845760e │ │ │ │ mvnle r6, r4, lsl #30 │ │ │ │ @ instruction: 0x8700e9dd │ │ │ │ stmdble r8, {r0, r1, r2, r6, r8, sl, lr} │ │ │ │ strcs r4, [r0], #-1240 @ 0xfffffb28 │ │ │ │ stmia r8!, {r8, sl, sp}^ │ │ │ │ - bl 0xfeb18f0c │ │ │ │ + bl 0xfeb1900c │ │ │ │ addsmi r0, pc, #738197504 @ 0x2c000000 │ │ │ │ strdlt sp, [r3], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ cdpeq 1, 0, cr15, cr4, cr3, {5} │ │ │ │ rsclt r9, r5, #8, 24 @ 0x800 │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf1052c02 │ │ │ │ svclt 0x00180501 │ │ │ │ - b 0x14d4b3c │ │ │ │ + b 0x14d4c3c │ │ │ │ svclt 0x001405c5 │ │ │ │ vstmiaeq r4, {s29-s107} │ │ │ │ svcne 0x000446ac │ │ │ │ streq lr, [ip], -r1, lsl #22 │ │ │ │ tstcc r4, fp, lsl #16 │ │ │ │ mulge r0, r2, r8 │ │ │ │ @ instruction: 0xf8113204 │ │ │ │ @ instruction: 0xf8127c03 │ │ │ │ @ instruction: 0xf85e8c03 │ │ │ │ - blx 0x3af772 │ │ │ │ + blx 0x3af872 │ │ │ │ @ instruction: 0xf812f303 │ │ │ │ - blx 0x332b6e │ │ │ │ + blx 0x332c6e │ │ │ │ @ instruction: 0xf8113307 │ │ │ │ @ instruction: 0xf8118c01 │ │ │ │ addmi r7, lr, #512 @ 0x200 │ │ │ │ - blx 0x398ca6 │ │ │ │ + blx 0x398da6 │ │ │ │ @ instruction: 0xf8123308 │ │ │ │ - blx 0x32ab8a │ │ │ │ + blx 0x32ac8a │ │ │ │ @ instruction: 0xf8443307 │ │ │ │ bicsle r3, pc, r4, lsl #30 │ │ │ │ stmdble r8, {r0, r2, r5, r6, r8, sl, lr} │ │ │ │ movweq lr, #51968 @ 0xcb00 │ │ │ │ strcs r2, [r0, -r0, lsl #12] │ │ │ │ strvs lr, [r2, -r3, ror #17] │ │ │ │ addsmi r1, r5, #106496 @ 0x1a000 │ │ │ │ @@ -253452,33 +253518,33 @@ │ │ │ │ svclt 0x000087f0 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ cdpeq 1, 0, cr15, cr4, cr3, {5} │ │ │ │ rsclt r9, r5, #8, 24 @ 0x800 │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf1052c02 │ │ │ │ svclt 0x00180501 │ │ │ │ - b 0x14d4bd0 │ │ │ │ + b 0x14d4cd0 │ │ │ │ svclt 0x001405c5 │ │ │ │ vstmiaeq r4, {s29-s107} │ │ │ │ svcne 0x000446ac │ │ │ │ streq lr, [ip], -r1, lsl #22 │ │ │ │ tstcc r4, fp, lsl #16 │ │ │ │ mulge r0, r2, r9 │ │ │ │ @ instruction: 0xf8113204 │ │ │ │ @ instruction: 0xf9127c03 │ │ │ │ @ instruction: 0xf85e8c03 │ │ │ │ - blx 0x3af806 │ │ │ │ + blx 0x3af906 │ │ │ │ @ instruction: 0xf912f303 │ │ │ │ - blx 0x332c02 │ │ │ │ + blx 0x332d02 │ │ │ │ @ instruction: 0xf8113307 │ │ │ │ @ instruction: 0xf8118c01 │ │ │ │ addmi r7, lr, #512 @ 0x200 │ │ │ │ - blx 0x398d3a │ │ │ │ + blx 0x398e3a │ │ │ │ @ instruction: 0xf9123308 │ │ │ │ - blx 0x32ac1e │ │ │ │ + blx 0x32ad1e │ │ │ │ @ instruction: 0xf8443307 │ │ │ │ bicsle r3, pc, r4, lsl #30 │ │ │ │ stmdble r8, {r0, r2, r5, r6, r8, sl, lr} │ │ │ │ movweq lr, #51968 @ 0xcb00 │ │ │ │ strcs r2, [r0, -r0, lsl #12] │ │ │ │ strvs lr, [r2, -r3, ror #17] │ │ │ │ addsmi r1, r5, #106496 @ 0x1a000 │ │ │ │ @@ -253491,39 +253557,39 @@ │ │ │ │ @ instruction: 0xf1a03b08 │ │ │ │ addlt r0, r7, r8, lsl #24 │ │ │ │ andls r9, r5, r0, lsl ip │ │ │ │ mcr2 10, 4, pc, cr4, cr15, {2} @ │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf10e2c02 │ │ │ │ svclt 0x00180e01 │ │ │ │ - b 0x14d4c6c │ │ │ │ + b 0x14d4d6c │ │ │ │ svclt 0x00140ece │ │ │ │ ldrbtmi r0, [r7], -r7, ror #1 │ │ │ │ stmib sp, {r1, r2, r3, r6, r7, r8, fp, ip}^ │ │ │ │ @ instruction: 0xf9b17e03 │ │ │ │ mrscc r4, (UNDEF: 8) │ │ │ │ @ instruction: 0x0000f9b2 │ │ │ │ @ instruction: 0xf8313208 │ │ │ │ @ instruction: 0xf832ec06 │ │ │ │ - blx 0xfe226c96 │ │ │ │ + blx 0xfe226d96 │ │ │ │ @ instruction: 0xf8328900 │ │ │ │ strbmi r0, [r4], -r6, lsl #24 │ │ │ │ - blx 0xff4995ce │ │ │ │ + blx 0xff4996ce │ │ │ │ @ instruction: 0xf8534580 │ │ │ │ stmib sp, {r3, r8, r9, sl, fp}^ │ │ │ │ stcls 5, cr4, [r0], {-0} │ │ │ │ - bl 0x62f0ac │ │ │ │ + bl 0x62f1ac │ │ │ │ ldmdavs ip, {r9, fp}^ │ │ │ │ stc 8, cr15, [r2], {49} @ 0x31 │ │ │ │ - bleq 0x2829c4 │ │ │ │ + bleq 0x282ac4 │ │ │ │ @ instruction: 0x465d4654 │ │ │ │ stceq 8, cr15, [r4], {49} @ 0x31 │ │ │ │ - blx 0xff498786 │ │ │ │ + blx 0xff498886 │ │ │ │ @ instruction: 0xf8324587 │ │ │ │ - blx 0xff142cda │ │ │ │ + blx 0xff142dda │ │ │ │ stmib ip!, {r1, r2, r3, r7, r8, sl, lr}^ │ │ │ │ bicsle r4, r2, r2, lsl #10 │ │ │ │ @ instruction: 0x7e03e9dd │ │ │ │ ldrmi r9, [lr, #2053]! @ 0x805 │ │ │ │ strmi sp, [r7], #-2311 @ 0xfffff6f9 │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ strmi lr, [r2, #-2279] @ 0xfffff719 │ │ │ │ @@ -253536,39 +253602,39 @@ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ strmi r3, [r5], -r8, lsl #22 │ │ │ │ stmdacc r8, {r0, r1, r7, ip, sp, pc} │ │ │ │ rsclt r9, r6, #12, 24 @ 0xc00 │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf1062c02 │ │ │ │ svclt 0x00180601 │ │ │ │ - b 0x14d4d20 │ │ │ │ + b 0x14d4e20 │ │ │ │ svclt 0x001406c6 │ │ │ │ ldrtmi r0, [r7], -r7, ror #1 │ │ │ │ - beq 0x30292c │ │ │ │ + beq 0x302a2c │ │ │ │ strvc lr, [r0], -sp, asr #19 │ │ │ │ @ instruction: 0x9002f8b2 │ │ │ │ @ instruction: 0xc004f8b1 │ │ │ │ @ instruction: 0xf8b18897 │ │ │ │ @ instruction: 0xf8b28006 │ │ │ │ @ instruction: 0xf8b1e006 │ │ │ │ @ instruction: 0xf832b002 │ │ │ │ @ instruction: 0xf8316b08 │ │ │ │ - blx 0xfea1a96e │ │ │ │ - blx 0xffbe0d6a │ │ │ │ + blx 0xfea1aa6e │ │ │ │ + blx 0xffbe0e6a │ │ │ │ @ instruction: 0xf8536409 │ │ │ │ - bl 0x6af978 │ │ │ │ + bl 0x6afa78 │ │ │ │ ldmdavs lr, {r0, r3, r8, fp}^ │ │ │ │ streq lr, [r6], #-2884 @ 0xfffff4bc │ │ │ │ - blx 0xffb192aa │ │ │ │ - blx 0xffc2cda2 │ │ │ │ + blx 0xffb193aa │ │ │ │ + blx 0xffc2cea2 │ │ │ │ @ instruction: 0xf8409407 │ │ │ │ subvs r9, r4, r8, lsl #30 │ │ │ │ ldmib sp, {r2, r3, r4, r6, r7, r8, ip, lr, pc}^ │ │ │ │ adcsmi r7, lr, #0, 12 │ │ │ │ - strtmi sp, [pc], #-2311 @ 0x107d7c │ │ │ │ + strtmi sp, [pc], #-2311 @ 0x107e7c │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r7, r8, lr │ │ │ │ addsmi r1, lr, #125952 @ 0x1ec00 │ │ │ │ strdlt sp, [r3], -sl │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -253581,15 +253647,15 @@ │ │ │ │ stmdbcs r2, {r0, r1, r3, r5, r6, r7, r9, ip, sp, pc} │ │ │ │ movweq pc, #4355 @ 0x1103 @ │ │ │ │ tstcc r1, r8, lsl pc │ │ │ │ strcs lr, [r5, #2639]! @ 0xa4f │ │ │ │ biceq lr, r3, #323584 @ 0x4f000 │ │ │ │ svclt 0x000c9307 │ │ │ │ sbceq r4, ip, ip, lsl r6 │ │ │ │ - bleq 0xfe2829d8 │ │ │ │ + bleq 0xfe282ad8 │ │ │ │ stmiaeq r1!, {r0, r1, r9, sl, lr} │ │ │ │ strne lr, [r5], #-2509 @ 0xfffff633 │ │ │ │ strmi r2, [sp], -r4, lsl #18 │ │ │ │ strcs fp, [r4, #-3880] @ 0xfffff0d8 │ │ │ │ streq lr, [ip], #2639 @ 0xa4f │ │ │ │ eorls pc, ip, fp, lsl r9 @ │ │ │ │ andeq lr, r4, #11264 @ 0x2c00 │ │ │ │ @@ -253600,30 +253666,30 @@ │ │ │ │ ldmdbne r6, {r2, r9, fp, ip, pc} │ │ │ │ strtmi r9, [r2], #-2563 @ 0xfffff5fd │ │ │ │ @ instruction: 0xf992441c │ │ │ │ @ instruction: 0xf10cb001 │ │ │ │ @ instruction: 0xf9920c01 │ │ │ │ strbmi r0, [r5, #-2]! │ │ │ │ mulge r3, r2, r9 │ │ │ │ - blne 0x246264 │ │ │ │ + blne 0x246364 │ │ │ │ @ instruction: 0xf109fb11 │ │ │ │ tstpne r8, fp, lsl fp @ p-variant is OBSOLETE │ │ │ │ - bllt 0x245f80 │ │ │ │ - blx 0x798f92 │ │ │ │ - blx 0x50e64e │ │ │ │ + bllt 0x246080 │ │ │ │ + blx 0x799092 │ │ │ │ + blx 0x50e74e │ │ │ │ @ instruction: 0xf844a00e │ │ │ │ vstmiale r6!, {d16-d17} │ │ │ │ - blt 0x1825b0 │ │ │ │ + blt 0x1826b0 │ │ │ │ @ instruction: 0xf10a1e6a │ │ │ │ - bl 0xfe98ae48 │ │ │ │ + bl 0xfe98af48 │ │ │ │ strbmi r0, [r5, #-522]! @ 0xfffffdf6 │ │ │ │ andcs fp, r0, #184, 30 @ 0x2e0 │ │ │ │ - beq 0x284278 │ │ │ │ - bl 0x1990a4 │ │ │ │ - bls 0x249280 │ │ │ │ + beq 0x284378 │ │ │ │ + bl 0x1991a4 │ │ │ │ + bls 0x249380 │ │ │ │ stclle 5, cr4, [r1], {98} @ 0x62 │ │ │ │ ldrmi r9, [r8], -r6, lsl #24 │ │ │ │ adcmi r9, r3, #7168 @ 0x1c00 │ │ │ │ strmi sp, [r4], #-2311 @ 0xfffff6f9 │ │ │ │ strcs r2, [r0, -r0, lsl #12] │ │ │ │ strvs lr, [r2, -r4, ror #17] │ │ │ │ addsmi r1, r3, #139264 @ 0x22000 │ │ │ │ @@ -253635,44 +253701,44 @@ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ addlt r4, r7, r7, lsl #12 │ │ │ │ stmib sp, {r4, r8, sl, fp, ip, pc}^ │ │ │ │ vsubw.u8 , , d1 │ │ │ │ rsclt r2, fp, #1073741824 @ 0x40000000 │ │ │ │ @ instruction: 0xf1032902 │ │ │ │ svclt 0x00180301 │ │ │ │ - b 0x14d42ac │ │ │ │ - b 0x14d1540 │ │ │ │ + b 0x14d43ac │ │ │ │ + b 0x14d1640 │ │ │ │ movwls r0, #21443 @ 0x53c3 │ │ │ │ sbceq fp, ip, r4, lsl pc │ │ │ │ - bl 0x199728 │ │ │ │ + bl 0x199828 │ │ │ │ smlabbcs r0, r5, sl, r0 │ │ │ │ - bleq 0xfe6427fc │ │ │ │ + bleq 0xfe6428fc │ │ │ │ strlt lr, [r3], #-2509 @ 0xfffff633 │ │ │ │ stmdacs r4, {r3, r4, r6, r9, sl, lr} │ │ │ │ andcs fp, r4, r8, lsr #30 │ │ │ │ @ instruction: 0xf81a008c │ │ │ │ - bl 0x3a7f58 │ │ │ │ + bl 0x3a8058 │ │ │ │ strmi r0, [r9], r4, lsl #6 │ │ │ │ mul r1, r3, r8 │ │ │ │ mulgt r2, r3, r8 │ │ │ │ - blls 0x1a625c │ │ │ │ - blls 0x14e35c │ │ │ │ + blls 0x1a635c │ │ │ │ + blls 0x14e45c │ │ │ │ ldrtmi r1, [ip], #-2330 @ 0xfffff6e6 │ │ │ │ mullt r0, r2, r8 │ │ │ │ ldmdavc r3, {r0, r8, ip, sp}^ │ │ │ │ @ instruction: 0xf1024288 │ │ │ │ - blx 0x30870e │ │ │ │ - blx 0x4c6b2e │ │ │ │ + blx 0x30880e │ │ │ │ + blx 0x4c6c2e │ │ │ │ @ instruction: 0xf855bb03 │ │ │ │ ldrbmi r3, [fp], #-2820 @ 0xfffff4fc │ │ │ │ stclt 8, cr15, [r1], {18} │ │ │ │ movwcc pc, #47878 @ 0xbb06 @ │ │ │ │ stclt 8, cr15, [r2], {18} │ │ │ │ movwcc pc, #47884 @ 0xbb0c @ │ │ │ │ - blcc 0x24602c │ │ │ │ + blcc 0x24612c │ │ │ │ cdpne 12, 4, cr13, cr3, cr6, {7} │ │ │ │ tstpeq r1, r9, lsl #2 @ p-variant is OBSOLETE │ │ │ │ movweq lr, #39843 @ 0x9ba3 │ │ │ │ stmdbeq r5, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ svclt 0x00b84288 │ │ │ │ ldrmi r2, [r9], #-768 @ 0xfffffd00 │ │ │ │ andeq lr, r9, r3, lsl #22 │ │ │ │ @@ -253696,55 +253762,55 @@ │ │ │ │ stmdbcs r2, {r0, r1, r3, r5, r6, r7, r9, ip, sp, pc} │ │ │ │ movweq pc, #4355 @ 0x1103 @ │ │ │ │ tstcc r1, r8, lsl pc │ │ │ │ strcs lr, [r5, #2639]! @ 0xa4f │ │ │ │ biceq lr, r3, #323584 @ 0x4f000 │ │ │ │ svclt 0x000c9307 │ │ │ │ sbceq r4, ip, ip, lsl r6 │ │ │ │ - bleq 0xfe282ba4 │ │ │ │ + bleq 0xfe282ca4 │ │ │ │ stmiaeq r1!, {r0, r1, r9, sl, lr} │ │ │ │ strne lr, [r5], #-2509 @ 0xfffff633 │ │ │ │ strmi r2, [sp], -r4, lsl #18 │ │ │ │ strcs fp, [r4, #-3880] @ 0xfffff0d8 │ │ │ │ streq lr, [ip], #2639 @ 0xa4f │ │ │ │ eorls pc, ip, fp, lsl r8 @ │ │ │ │ andeq lr, r4, #11264 @ 0x2c00 │ │ │ │ @ instruction: 0xbc01e9cd │ │ │ │ mulhi r1, r2, r8 │ │ │ │ mul r2, r2, r8 │ │ │ │ - bls 0x226324 │ │ │ │ - bls 0x1ce424 │ │ │ │ + bls 0x226424 │ │ │ │ + bls 0x1ce524 │ │ │ │ ldrmi r4, [ip], #-1058 @ 0xfffffbde │ │ │ │ mullt r1, r2, r9 │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ muleq r2, r2, r9 │ │ │ │ @ instruction: 0xf9924565 │ │ │ │ @ instruction: 0xf912a003 │ │ │ │ - blx 0x54ebfa │ │ │ │ - blx 0x744412 │ │ │ │ + blx 0x54ecfa │ │ │ │ + blx 0x744512 │ │ │ │ @ instruction: 0xf856110b │ │ │ │ ldrbmi fp, [r9], #-2820 @ 0xfffff4fc │ │ │ │ - bne 0x3c6c54 │ │ │ │ + bne 0x3c6d54 │ │ │ │ andge pc, r0, lr, lsl fp @ │ │ │ │ - bleq 0x246110 │ │ │ │ + bleq 0x246210 │ │ │ │ ldmib sp, {r1, r2, r5, r6, r7, sl, fp, ip, lr, pc}^ │ │ │ │ vmulne.f32 s23, s20, s2 │ │ │ │ stceq 1, cr15, [r1], {10} │ │ │ │ andeq lr, sl, #165888 @ 0x28800 │ │ │ │ svclt 0x00b84565 │ │ │ │ @ instruction: 0xf10a2200 │ │ │ │ ldrmi r0, [r4], #2565 @ 0xa05 │ │ │ │ streq lr, [sl, #-2818] @ 0xfffff4fe │ │ │ │ strbmi r9, [r2, #-2565]! @ 0xfffff5fb │ │ │ │ stcls 12, cr13, [r6], {194} @ 0xc2 │ │ │ │ - blls 0x2d988c │ │ │ │ + blls 0x2d998c │ │ │ │ stmdble r7, {r0, r1, r5, r7, r9, lr} │ │ │ │ strcs r4, [r0], -r4, lsl #8 │ │ │ │ stmia r4!, {r8, r9, sl, sp}^ │ │ │ │ - bne 0x9a1c44 │ │ │ │ + bne 0x9a1d44 │ │ │ │ ldmle sl!, {r0, r1, r4, r7, r9, lr}^ │ │ │ │ andcs fp, r0, r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x00008ff0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ @@ -253755,15 +253821,15 @@ │ │ │ │ stmdbcs r2, {r0, r1, r3, r5, r6, r7, r9, ip, sp, pc} │ │ │ │ movweq pc, #4355 @ 0x1103 @ │ │ │ │ tstcc r1, r8, lsl pc │ │ │ │ strcs lr, [r5, #2639]! @ 0xa4f │ │ │ │ biceq lr, r3, #323584 @ 0x4f000 │ │ │ │ svclt 0x000c9307 │ │ │ │ sbceq r4, ip, ip, lsl r6 │ │ │ │ - bleq 0xfe282c90 │ │ │ │ + bleq 0xfe282d90 │ │ │ │ stmiaeq r1!, {r0, r1, r9, sl, lr} │ │ │ │ strne lr, [r5], #-2509 @ 0xfffff633 │ │ │ │ strmi r2, [sp], -r4, lsl #18 │ │ │ │ strcs fp, [r4, #-3880] @ 0xfffff0d8 │ │ │ │ streq lr, [ip], #2639 @ 0xa4f │ │ │ │ eorls pc, ip, fp, lsl r9 @ │ │ │ │ andeq lr, r4, #11264 @ 0x2c00 │ │ │ │ @@ -253774,36 +253840,36 @@ │ │ │ │ ldmdbne r6, {r2, r9, fp, ip, pc} │ │ │ │ strtmi r9, [r2], #-2563 @ 0xfffff5fd │ │ │ │ @ instruction: 0xf892441c │ │ │ │ @ instruction: 0xf10cb001 │ │ │ │ ldmvc r0, {r0, sl, fp} │ │ │ │ @ instruction: 0xf8924565 │ │ │ │ @ instruction: 0xf812a003 │ │ │ │ - blx 0x54ece6 │ │ │ │ - blx 0x8044fe │ │ │ │ + blx 0x54ede6 │ │ │ │ + blx 0x8045fe │ │ │ │ @ instruction: 0xf8561108 │ │ │ │ ldrbmi fp, [r9], #-2820 @ 0xfffff4fc │ │ │ │ - bne 0x306d4c │ │ │ │ + bne 0x306e4c │ │ │ │ andge pc, lr, r0, lsl fp @ │ │ │ │ - bleq 0x2461fc │ │ │ │ + bleq 0x2462fc │ │ │ │ ldmib sp, {r0, r1, r2, r5, r6, r7, sl, fp, ip, lr, pc}^ │ │ │ │ vmulne.f32 s23, s20, s2 │ │ │ │ stceq 1, cr15, [r1], {10} │ │ │ │ andeq lr, sl, #165888 @ 0x28800 │ │ │ │ svclt 0x00b84565 │ │ │ │ @ instruction: 0xf10a2200 │ │ │ │ ldrmi r0, [r4], #2565 @ 0xa05 │ │ │ │ streq lr, [sl, #-2818] @ 0xfffff4fe │ │ │ │ strbmi r9, [r2, #-2565]! @ 0xfffff5fb │ │ │ │ stcls 12, cr13, [r6], {194} @ 0xc2 │ │ │ │ - blls 0x2d9978 │ │ │ │ + blls 0x2d9a78 │ │ │ │ stmdble r7, {r0, r1, r5, r7, r9, lr} │ │ │ │ strcs r4, [r0], -r4, lsl #8 │ │ │ │ stmia r4!, {r8, r9, sl, sp}^ │ │ │ │ - bne 0x9a1d30 │ │ │ │ + bne 0x9a1e30 │ │ │ │ ldmle sl!, {r0, r1, r4, r7, r9, lr}^ │ │ │ │ andcs fp, r0, r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x00008ff0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ @@ -253814,25 +253880,25 @@ │ │ │ │ stmdbcs r2, {r0, r1, r5, r6, r7, r9, ip, sp, pc} │ │ │ │ movweq pc, #4355 @ 0x1103 @ │ │ │ │ tstcc r1, r8, lsl pc │ │ │ │ strtcs lr, [r4], #2639 @ 0xa4f │ │ │ │ biceq lr, r3, #323584 @ 0x4f000 │ │ │ │ eorslt pc, r4, sp, asr #17 │ │ │ │ sbceq fp, r9, r4, lsl pc │ │ │ │ - bl 0x1999d8 │ │ │ │ + bl 0x199ad8 │ │ │ │ stmib sp, {r2, r6, r7, fp}^ │ │ │ │ - b 0x14ccdb4 │ │ │ │ + b 0x14cceb4 │ │ │ │ @ instruction: 0x46c10ad1 │ │ │ │ @ instruction: 0xf8cd4652 │ │ │ │ - bcs 0x1b0248 │ │ │ │ + bcs 0x1b0348 │ │ │ │ andcs fp, r2, #40, 30 @ 0xa0 │ │ │ │ @ instruction: 0xf9394696 │ │ │ │ rsceq r3, ip, r5, lsr r0 │ │ │ │ - bl 0x36cda8 │ │ │ │ - blls 0x4485ac │ │ │ │ + bl 0x36cea8 │ │ │ │ + blls 0x4486ac │ │ │ │ ldmdbne sl, {r1, r3, fp, ip, pc} │ │ │ │ strls r9, [r9, #-2827] @ 0xfffff4f5 │ │ │ │ strmi r4, [r4], #-1059 @ 0xfffffbdd │ │ │ │ @ instruction: 0x0002f9b1 │ │ │ │ @ instruction: 0xf9b19005 │ │ │ │ @ instruction: 0xf9b10004 │ │ │ │ andls r1, r6, r6 │ │ │ │ @@ -253844,42 +253910,42 @@ │ │ │ │ ldmib r2, {r1, r2, sl, fp, lr, pc}^ │ │ │ │ andcc r9, r8, #0, 22 │ │ │ │ andne pc, r0, r1, lsl #23 │ │ │ │ stcge 8, cr15, [r2], {51} @ 0x33 │ │ │ │ andne lr, r0, sp, asr #19 │ │ │ │ ldmib sp, {r0, r2, r8, fp, ip, pc}^ │ │ │ │ @ instruction: 0xf8336700 │ │ │ │ - blx 0xff42b1fe │ │ │ │ - bl 0x6a1ff4 │ │ │ │ + blx 0xff42b2fe │ │ │ │ + bl 0x6a20f4 │ │ │ │ strls r0, [r2], -r9, lsl #12 │ │ │ │ tsteq r7, fp, asr #22 │ │ │ │ ldmib sp, {r0, r1, r8, ip, pc}^ │ │ │ │ strmi r6, [lr, #1794]! @ 0x702 │ │ │ │ - blx 0xff3ae622 │ │ │ │ + blx 0xff3ae722 │ │ │ │ ldrtmi r6, [r0], -r1, lsl #15 │ │ │ │ ldrtmi r9, [r9], -r6, lsl #28 │ │ │ │ orreq pc, r6, r8, asr #23 │ │ │ │ smlatteq r2, r4, r8, lr │ │ │ │ ldmib sp, {r2, r4, r6, r7, sl, fp, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf10e9c08 │ │ │ │ ldmib sp, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, ip, sp}^ │ │ │ │ @ instruction: 0xf10c6700 │ │ │ │ - bl 0xfe9c962c │ │ │ │ + bl 0xfe9c972c │ │ │ │ @ instruction: 0xf10c030c │ │ │ │ strmi r0, [lr, #3075]! @ 0xc03 │ │ │ │ movwcs fp, #4024 @ 0xfb8 │ │ │ │ - bl 0x1d92ac │ │ │ │ - blls 0x40ba6c │ │ │ │ + bl 0x1d93ac │ │ │ │ + blls 0x40bb6c │ │ │ │ stcle 2, cr4, [r6], #684 @ 0x2ac │ │ │ │ movwne lr, #59869 @ 0xe9dd │ │ │ │ ldrdls pc, [r8], -sp @ │ │ │ │ stmdble r8, {r0, r1, r3, r7, r9, lr} │ │ │ │ strcs r4, [r0], #-1097 @ 0xfffffbb7 │ │ │ │ stmia r1!, {r8, sl, sp}^ │ │ │ │ - bl 0xfe959660 │ │ │ │ + bl 0xfe959760 │ │ │ │ addsmi r0, r3, #-1879048192 @ 0x90000000 │ │ │ │ @ instruction: 0xb011d8f9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ svcmi 0x00f0e92d │ │ │ │ @@ -253890,52 +253956,52 @@ │ │ │ │ smlabtcs r1, r4, r3, pc @ │ │ │ │ stmdbcs r2, {r0, r1, r5, r6, r7, r9, ip, sp, pc} │ │ │ │ movweq pc, #4355 @ 0x1103 @ │ │ │ │ tstcc r1, r8, lsl pc │ │ │ │ strtcs lr, [r4], #2639 @ 0xa4f │ │ │ │ biceq lr, r3, #323584 @ 0x4f000 │ │ │ │ sbceq fp, r9, r4, lsl pc │ │ │ │ - bl 0x199b08 │ │ │ │ + bl 0x199c08 │ │ │ │ stmib sp, {r2, r6, r7, sl, fp}^ │ │ │ │ stmiaeq sl, {r1, r3, r8, r9, ip}^ │ │ │ │ - bcs 0x1acacc │ │ │ │ + bcs 0x1acbcc │ │ │ │ svclt 0x00284690 │ │ │ │ stmdaeq r2, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf83c00f8 │ │ │ │ - bl 0x43039c │ │ │ │ + bl 0x43049c │ │ │ │ stmib sp, {r8, r9}^ │ │ │ │ ldmdahi sl, {r2, r8, r9, sl, lr, pc}^ │ │ │ │ @ instruction: 0x9004f8b3 │ │ │ │ movwls r8, #14555 @ 0x38db │ │ │ │ andls r9, r2, #9216 @ 0x2400 │ │ │ │ - blls 0x30e348 │ │ │ │ - blls 0x28e340 │ │ │ │ + blls 0x30e448 │ │ │ │ + blls 0x28e440 │ │ │ │ stmhi sp, {r3, r4, sl, lr} │ │ │ │ stmiahi lr, {r3, ip, sp}^ │ │ │ │ @ instruction: 0xf8b13701 │ │ │ │ @ instruction: 0xf831e002 │ │ │ │ strls r3, [r1, #-2824] @ 0xfffff4f8 │ │ │ │ ldmib r4, {r1, r8, sl, fp, ip, pc}^ │ │ │ │ - blx 0xfe9f8afa │ │ │ │ + blx 0xfe9f8bfa │ │ │ │ strcc r3, [r8], #-2826 @ 0xfffff4f6 │ │ │ │ - blcc 0x2872b8 │ │ │ │ - bl 0x5ef710 │ │ │ │ - bl 0x1188f38 │ │ │ │ + blcc 0x2873b8 │ │ │ │ + bl 0x5ef810 │ │ │ │ + bl 0x1189038 │ │ │ │ ldrmi r0, [r8, #523]! @ 0x20b │ │ │ │ andcc pc, r5, #235520 @ 0x39800 │ │ │ │ - blx 0xffa6f71a │ │ │ │ + blx 0xffa6f81a │ │ │ │ stmdb r0, {r0, r3, r9, ip, sp}^ │ │ │ │ stclle 2, cr3, [r0], #8 │ │ │ │ @ instruction: 0xc604e9dd │ │ │ │ mvnscc pc, #8, 2 │ │ │ │ - blne 0xfe7cf504 │ │ │ │ + blne 0xfe7cf604 │ │ │ │ svclt 0x00b845b8 │ │ │ │ strcc r2, [r3], -r0, lsl #6 │ │ │ │ - bl 0x1d93b0 │ │ │ │ - blls 0x2ca350 │ │ │ │ + bl 0x1d94b0 │ │ │ │ + blls 0x2ca450 │ │ │ │ ldcle 2, cr4, [sp], #748 @ 0x2ec │ │ │ │ movwne lr, #43485 @ 0xa9dd │ │ │ │ addmi r9, fp, #6, 28 @ 0x60 │ │ │ │ ldrtmi sp, [r1], #-2311 @ 0xfffff6f9 │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ strmi lr, [r2, #-2273] @ 0xfffff71f │ │ │ │ addsmi r1, r3, #141312 @ 0x22800 │ │ │ │ @@ -253951,32 +254017,32 @@ │ │ │ │ vrshr.u64 , q12, #57 │ │ │ │ svccs 0x00022701 │ │ │ │ andeq pc, r1, r0, lsl #2 │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ sbceq lr, r0, pc, asr #20 │ │ │ │ stmdaeq r2, {r1, r2, r8, ip, sp, lr, pc} │ │ │ │ - b 0x14f7fe8 │ │ │ │ + b 0x14f80e8 │ │ │ │ strmi r0, [r6], r7, asr #29 │ │ │ │ - b 0x14cf65c │ │ │ │ + b 0x14cf75c │ │ │ │ @ instruction: 0xf835099e │ │ │ │ @ instruction: 0xf836302c │ │ │ │ @ instruction: 0xf837a02c │ │ │ │ - blx 0x7b4462 │ │ │ │ + blx 0x7b4562 │ │ │ │ @ instruction: 0xf838fa03 │ │ │ │ @ instruction: 0xf10c302c │ │ │ │ strbmi r0, [ip, #3073] @ 0xc01 │ │ │ │ movwge pc, #47891 @ 0xbb13 @ │ │ │ │ svcge 0x0004f852 │ │ │ │ @ instruction: 0xf8414453 │ │ │ │ mvnle r3, r4, lsl #30 │ │ │ │ stmdble r8, {r4, r5, r6, r8, sl, lr} │ │ │ │ strcs r4, [r0], -r6, lsr #9 │ │ │ │ stmia lr!, {r8, r9, sl, sp}^ │ │ │ │ - bl 0xfeca1fe4 │ │ │ │ + bl 0xfeca20e4 │ │ │ │ addsmi r0, r8, #4, 6 @ 0x10000000 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x00008ff0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ @@ -253985,28 +254051,28 @@ │ │ │ │ @ instruction: 0xf04f3b04 │ │ │ │ @ instruction: 0xf1010e00 │ │ │ │ strmi r0, [r8], -r2, lsl #16 │ │ │ │ rscslt r9, ip, #12, 30 @ 0x30 │ │ │ │ strcs pc, [r1, -r7, asr #7] │ │ │ │ @ instruction: 0xf1042f02 │ │ │ │ svclt 0x00180401 │ │ │ │ - b 0x14d6024 │ │ │ │ + b 0x14d6124 │ │ │ │ svclt 0x001404c4 │ │ │ │ vstmiaeq r7, {s29-s107} │ │ │ │ strtmi r4, [r2], r4, lsr #13 │ │ │ │ - b 0x14cf6ec │ │ │ │ + b 0x14cf7ec │ │ │ │ @ instruction: 0x462c099c │ │ │ │ andgt pc, r4, sp, asr #17 │ │ │ │ eorne pc, lr, r0, lsr r8 @ │ │ │ │ eorvs pc, lr, r4, lsr r8 @ │ │ │ │ eorpl pc, lr, r7, lsr r8 @ │ │ │ │ eorgt pc, lr, r8, lsr r8 @ │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ - blx 0x299b8a │ │ │ │ - blx 0x28485a │ │ │ │ + blx 0x299c8a │ │ │ │ + blx 0x28495a │ │ │ │ @ instruction: 0xf853110c │ │ │ │ strtmi r5, [r9], #-3844 @ 0xfffff0fc │ │ │ │ svcne 0x0004f842 │ │ │ │ @ instruction: 0xf8ddd1ea │ │ │ │ strbmi ip, [r2, #4]! │ │ │ │ ldrbmi sp, [ip], #2312 @ 0x908 │ │ │ │ strcs r2, [r0, -r0, lsl #12] │ │ │ │ @@ -254020,49 +254086,49 @@ │ │ │ │ svclt 0x00008ff0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ @ instruction: 0x4607469b │ │ │ │ strmi fp, [sp], -r5, lsl #1 │ │ │ │ stcls 12, cr1, [lr], {174} @ 0xae │ │ │ │ movwcc fp, #4835 @ 0x12e3 │ │ │ │ vshr.u64 q8, q4, #60 │ │ │ │ - blcs 0x1910b0 │ │ │ │ + blcs 0x1911b0 │ │ │ │ strtcs lr, [r4], #2639 @ 0xa4f │ │ │ │ movwcc fp, #7956 @ 0x1f14 │ │ │ │ - bl 0x199cc4 │ │ │ │ + bl 0x199dc4 │ │ │ │ @ instruction: 0xf04f0984 │ │ │ │ svclt 0x00180200 │ │ │ │ - b 0x14c8830 │ │ │ │ + b 0x14c8930 │ │ │ │ stmib sp, {r0, r1, r4, r7, r9, fp}^ │ │ │ │ ldrbmi sl, [r1], -r2, lsl #6 │ │ │ │ stmdbcs r4, {r1, r7, r9, sl, lr} │ │ │ │ tstcs r4, r8, lsr #30 │ │ │ │ @ instruction: 0xf9390090 │ │ │ │ - bl 0x380564 │ │ │ │ + bl 0x380664 │ │ │ │ ldrmi r0, [r0], r0, lsl #8 │ │ │ │ andls pc, r4, sp, asr #17 │ │ │ │ @ instruction: 0xc002f9b4 │ │ │ │ streq lr, [r0], #-2827 @ 0xfffff4f5 │ │ │ │ @ instruction: 0xf8354438 │ │ │ │ @ instruction: 0xf8363022 │ │ │ │ andcc r9, r1, #34 @ 0x22 │ │ │ │ - blx 0x5d8f42 │ │ │ │ - blx 0x78513a │ │ │ │ + blx 0x5d9042 │ │ │ │ + blx 0x78523a │ │ │ │ @ instruction: 0xf854330c │ │ │ │ strbmi r9, [fp], #-2820 @ 0xfffff4fc │ │ │ │ - blcc 0x24660c │ │ │ │ + blcc 0x24670c │ │ │ │ cdpne 12, 4, cr13, cr8, cr15, {7} │ │ │ │ andeq pc, r1, #8, 2 │ │ │ │ andeq lr, r8, r0, lsr #23 │ │ │ │ addsmi r9, r1, #2048 @ 0x800 │ │ │ │ @ instruction: 0x2000bfb8 │ │ │ │ stmdaeq r5, {r3, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf8dd4402 │ │ │ │ - bl 0x12c53c │ │ │ │ + bl 0x12c63c │ │ │ │ addsmi r0, r3, #8, 2 │ │ │ │ - blls 0x1ff874 │ │ │ │ + blls 0x1ff974 │ │ │ │ ldrmi r4, [sl, #1616] @ 0x650 │ │ │ │ ldrtmi sp, [fp], #-2311 @ 0xfffff6f9 │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ strmi lr, [r2, #-2275] @ 0xfffff71d │ │ │ │ addsmi r1, r0, #223232 @ 0x36800 │ │ │ │ strdlt sp, [r5], -sl │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ @@ -254071,49 +254137,49 @@ │ │ │ │ svchi 0x00f0e8bd │ │ │ │ svcmi 0x00f0e92d │ │ │ │ @ instruction: 0x4607469b │ │ │ │ strmi fp, [sp], -r5, lsl #1 │ │ │ │ stcls 12, cr1, [lr], {174} @ 0xae │ │ │ │ movwcc fp, #4835 @ 0x12e3 │ │ │ │ vshr.u64 q8, q4, #60 │ │ │ │ - blcs 0x19117c │ │ │ │ + blcs 0x19127c │ │ │ │ strtcs lr, [r4], #2639 @ 0xa4f │ │ │ │ movwcc fp, #7956 @ 0x1f14 │ │ │ │ - bl 0x199d90 │ │ │ │ + bl 0x199e90 │ │ │ │ @ instruction: 0xf04f0984 │ │ │ │ svclt 0x00180200 │ │ │ │ - b 0x14c88fc │ │ │ │ + b 0x14c89fc │ │ │ │ stmib sp, {r0, r1, r4, r7, r9, fp}^ │ │ │ │ ldrbmi sl, [r1], -r2, lsl #6 │ │ │ │ stmdbcs r4, {r1, r7, r9, sl, lr} │ │ │ │ tstcs r4, r8, lsr #30 │ │ │ │ @ instruction: 0xf8390090 │ │ │ │ - bl 0x380630 │ │ │ │ + bl 0x380730 │ │ │ │ ldrmi r0, [r0], r0, lsl #8 │ │ │ │ andls pc, r4, sp, asr #17 │ │ │ │ @ instruction: 0xc002f8b4 │ │ │ │ streq lr, [r0], #-2827 @ 0xfffff4f5 │ │ │ │ @ instruction: 0xf8354438 │ │ │ │ @ instruction: 0xf8363022 │ │ │ │ andcc r9, r1, #34 @ 0x22 │ │ │ │ - blx 0x49900e │ │ │ │ - blx 0x4451da │ │ │ │ + blx 0x49910e │ │ │ │ + blx 0x4452da │ │ │ │ @ instruction: 0xf8543309 │ │ │ │ strbmi r9, [fp], #-2820 @ 0xfffff4fc │ │ │ │ - blcc 0x2466d8 │ │ │ │ + blcc 0x2467d8 │ │ │ │ cdpne 12, 4, cr13, cr8, cr15, {7} │ │ │ │ andeq pc, r1, #8, 2 │ │ │ │ andeq lr, r8, r0, lsr #23 │ │ │ │ addsmi r9, r1, #2048 @ 0x800 │ │ │ │ @ instruction: 0x2000bfb8 │ │ │ │ stmdaeq r5, {r3, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf8dd4402 │ │ │ │ - bl 0x12c608 │ │ │ │ + bl 0x12c708 │ │ │ │ addsmi r0, r3, #8, 2 │ │ │ │ - blls 0x1ff940 │ │ │ │ + blls 0x1ffa40 │ │ │ │ ldrmi r4, [sl, #1616] @ 0x650 │ │ │ │ ldrtmi sp, [fp], #-2311 @ 0xfffff6f9 │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ strmi lr, [r2, #-2275] @ 0xfffff71d │ │ │ │ addsmi r1, r0, #223232 @ 0x36800 │ │ │ │ strdlt sp, [r5], -sl │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ @@ -254130,38 +254196,38 @@ │ │ │ │ vst1.8 {d9-d11}, [r7], r3 │ │ │ │ movwls r6, #896 @ 0x380 │ │ │ │ andcs pc, r1, r7, asr #7 │ │ │ │ stc2 10, cr15, [r7], {95} @ 0x5f @ │ │ │ │ @ instruction: 0xf10c2802 │ │ │ │ svclt 0x00180c01 │ │ │ │ vaddl.u8 , d7, d1 │ │ │ │ - b 0x14d3564 │ │ │ │ + b 0x14d3664 │ │ │ │ @ instruction: 0xf1060ccc │ │ │ │ svclt 0x00140702 │ │ │ │ @ instruction: 0x0ec0ea4f │ │ │ │ - bl 0x49a20c │ │ │ │ + bl 0x49a30c │ │ │ │ stmib sp, {r0, r9, fp}^ │ │ │ │ ands lr, sl, r1, lsl #24 │ │ │ │ andmi pc, r0, #40, 8 @ 0x28000000 │ │ │ │ svceq 0x0000f1bb │ │ │ │ @ instruction: 0xf5b2d002 │ │ │ │ stcle 15, cr4, [r1], {248} @ 0xf8 │ │ │ │ stmdami r0, {r3, r7, sl, ip, sp, lr, pc} │ │ │ │ strcc r4, [r4], #-1610 @ 0xfffff9b6 │ │ │ │ - blx 0xff346304 │ │ │ │ + blx 0x1346404 │ │ │ │ strmi r4, [r4], sl, asr #12 │ │ │ │ @ instruction: 0xf8274641 │ │ │ │ ldrtmi ip, [r0], -r2, lsl #24 │ │ │ │ - blx 0xff146314 │ │ │ │ + blx 0x1146414 │ │ │ │ ldrbmi r3, [r4, #-1284] @ 0xfffffafc │ │ │ │ - bleq 0x24674c │ │ │ │ - blls 0x13c6fc │ │ │ │ + bleq 0x24684c │ │ │ │ + blls 0x13c7fc │ │ │ │ @ instruction: 0xf8358829 │ │ │ │ stmdahi r0!, {r1, sl, fp, pc} │ │ │ │ - blcs 0x12a858 │ │ │ │ + blcs 0x12a958 │ │ │ │ vld4. {d13,d15,d17,d19}, [r1 :64], ip │ │ │ │ @ instruction: 0xf1bb4200 │ │ │ │ andle r0, r2, r0, lsl #30 │ │ │ │ svcmi 0x00f8f5b2 │ │ │ │ vst1. @ instruction: 0xf481dcde │ │ │ │ ldrb r4, [fp, r0, lsl #2] │ │ │ │ @ instruction: 0xec01e9dd │ │ │ │ @@ -254186,49 +254252,49 @@ │ │ │ │ vst1.8 {d9-d11}, [r7], r3 │ │ │ │ movwls r6, #896 @ 0x380 │ │ │ │ andcs pc, r1, r7, asr #7 │ │ │ │ stc2 10, cr15, [r7], {95} @ 0x5f @ │ │ │ │ @ instruction: 0xf10c2802 │ │ │ │ svclt 0x00180c01 │ │ │ │ vaddl.u8 , d7, d1 │ │ │ │ - b 0x14d3644 │ │ │ │ + b 0x14d3744 │ │ │ │ @ instruction: 0xf1060ccc │ │ │ │ svclt 0x00140704 │ │ │ │ @ instruction: 0x0ec0ea4f │ │ │ │ - bl 0x49a2ec │ │ │ │ + bl 0x49a3ec │ │ │ │ stmib sp, {r0, r9, fp}^ │ │ │ │ ands lr, sl, r1, lsl #24 │ │ │ │ andmi pc, r0, #40 @ 0x28 │ │ │ │ svceq 0x0000f1bb │ │ │ │ @ instruction: 0xf1b2d002 │ │ │ │ stmdale r1, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ stmdami r0, {r3, r8, ip, sp, lr, pc} │ │ │ │ strcc r4, [r8], #-1610 @ 0xfffff9b6 │ │ │ │ - blx 0x19463e4 │ │ │ │ + @ instruction: 0xf9e0f71b │ │ │ │ strmi r4, [r4], sl, asr #12 │ │ │ │ @ instruction: 0xf8474641 │ │ │ │ ldrtmi ip, [r0], -r4, lsl #24 │ │ │ │ - blx 0x17463f4 │ │ │ │ + @ instruction: 0xf9d8f71b │ │ │ │ ldrbmi r3, [r4, #-1288] @ 0xfffffaf8 │ │ │ │ - bleq 0x3468ac │ │ │ │ - blls 0x13c7d8 │ │ │ │ + bleq 0x3469ac │ │ │ │ + blls 0x13c8d8 │ │ │ │ tsthi r1, r5, asr r9 │ │ │ │ @ instruction: 0x0600e9d4 │ │ │ │ bicsle r2, sp, r0, lsl #22 │ │ │ │ andmi pc, r0, #33 @ 0x21 │ │ │ │ svceq 0x0000f1bb │ │ │ │ @ instruction: 0xf1b2d002 │ │ │ │ ldmle pc, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, fp, lr}^ @ │ │ │ │ tstpmi r0, r1, lsl #2 @ p-variant is OBSOLETE │ │ │ │ ldmib sp, {r2, r3, r4, r6, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ cdpls 12, 0, cr14, cr3, cr1, {0} │ │ │ │ stmdble r8, {r2, r4, r5, r6, r7, r8, sl, lr} │ │ │ │ @ instruction: 0x200044b6 │ │ │ │ stmia lr!, {r8, sp}^ │ │ │ │ - bl 0xfec88bd4 │ │ │ │ + bl 0xfec88cd4 │ │ │ │ ldrmi r0, [ip, #774] @ 0x306 │ │ │ │ strdlt sp, [r5], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ svcmi 0x00f0e92d │ │ │ │ @@ -254244,15 +254310,15 @@ │ │ │ │ ldrtmi sl, [r9], ip, lsr #32 │ │ │ │ eor pc, r0, sp, asr #17 │ │ │ │ andcs pc, r1, r6, asr #7 │ │ │ │ stmdacs r2, {r0, r1, r4, r5, r6, r7, r9, ip, sp, pc} │ │ │ │ movweq pc, #4355 @ 0x1103 @ │ │ │ │ andcc fp, r1, r8, lsl pc │ │ │ │ biceq lr, r3, #323584 @ 0x4f000 │ │ │ │ - b 0x14f847c │ │ │ │ + b 0x14f857c │ │ │ │ ldrmi r0, [fp], r0, asr #23 │ │ │ │ andeq pc, r8, #-1073741782 @ 0xc000002a │ │ │ │ movwlt lr, #39373 @ 0x99cd │ │ │ │ andeq pc, pc, #34 @ 0x22 │ │ │ │ vraddhn.i16 d20, q3, q5 │ │ │ │ smlabtls r7, r0, r1, r2 │ │ │ │ orrvs pc, r0, r6, lsl #8 │ │ │ │ @@ -254262,21 +254328,21 @@ │ │ │ │ stcmi 0, cr15, [r0], {39} @ 0x27 │ │ │ │ stmdbls r8, {r0, r6, r8, sl, lr} │ │ │ │ @ instruction: 0x0c0ceb71 │ │ │ │ @ instruction: 0xf107d301 │ │ │ │ ldmib sp, {r8, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf8cd0102 │ │ │ │ @ instruction: 0xf71b9000 │ │ │ │ - ldrcc pc, [r0, #-2787] @ 0xfffff51d │ │ │ │ + ldrcc pc, [r0, #-2659] @ 0xfffff59d │ │ │ │ smlabteq r0, r6, r9, lr │ │ │ │ ldmib sp, {r1, r6, r9, sl, lr}^ │ │ │ │ ldrtmi r0, [fp], -r4, lsl #2 │ │ │ │ andls pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xf71b3410 │ │ │ │ - @ instruction: 0x3610fad7 │ │ │ │ + @ instruction: 0x3610fa57 │ │ │ │ tsteq r2, r6, asr #18 │ │ │ │ andsle r4, fp, sp, asr r5 │ │ │ │ ldrdeq lr, [r0, -r5] │ │ │ │ smlabteq r2, sp, r9, lr │ │ │ │ ldrdeq lr, [r2, -r5] │ │ │ │ smlabteq r4, sp, r9, lr │ │ │ │ movwcs lr, #10708 @ 0x29d4 │ │ │ │ @@ -254307,147 +254373,147 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ strmi fp, [r4], sp, lsl #1 │ │ │ │ svcls 0x00171c9e │ │ │ │ ldrsbls pc, [r8], #-141 @ 0xffffff73 @ │ │ │ │ eorgt pc, ip, sp, asr #17 │ │ │ │ - beq 0xb408 │ │ │ │ - beq 0x14333c │ │ │ │ + beq 0xb508 │ │ │ │ + beq 0x14343c │ │ │ │ stmdacs r1, {r0, r1, r2, r6, r7, r8, r9, ip, sp, lr, pc} │ │ │ │ movwcc pc, #967 @ 0x3c7 @ │ │ │ │ @ instruction: 0xf00ab2fd │ │ │ │ @ instruction: 0xf1b80a01 │ │ │ │ - b 0xb8c548 │ │ │ │ + b 0xb8c648 │ │ │ │ @ instruction: 0xf1050b03 │ │ │ │ - b 0x389d4c │ │ │ │ + b 0x389e4c │ │ │ │ svclt 0x00180a03 │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ streq pc, [r1], #-4 │ │ │ │ strbeq lr, [r5, #2639] @ 0xa4f │ │ │ │ strbeq lr, [sl, -pc, asr #20] │ │ │ │ - b 0xa2e56c │ │ │ │ - b 0x20a570 │ │ │ │ + b 0xa2e66c │ │ │ │ + b 0x20a670 │ │ │ │ svclt 0x00140403 │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf00046a8 │ │ │ │ mvnseq r0, #1 │ │ │ │ rsbeq r9, r3, r4, lsl #6 │ │ │ │ @ instruction: 0xf0809308 │ │ │ │ - b 0x14c9584 │ │ │ │ + b 0x14c9684 │ │ │ │ subeq r3, r0, fp, asr #23 │ │ │ │ - beq 0x17432c4 │ │ │ │ + beq 0x17433c4 │ │ │ │ streq pc, [r2, -ip, lsl #2] │ │ │ │ strmi r2, [r1], #-1024 @ 0xfffffc00 │ │ │ │ movteq lr, #15106 @ 0x3b02 │ │ │ │ movwls r9, #20743 @ 0x5107 │ │ │ │ stmib sp, {r0, r4, fp, ip}^ │ │ │ │ tstls r6, r9, lsl #10 │ │ │ │ @ instruction: 0xf8339b07 │ │ │ │ - blls 0x2a89f8 │ │ │ │ + blls 0x2a8af8 │ │ │ │ @ instruction: 0xf8334640 │ │ │ │ - blls 0x24ca00 │ │ │ │ + blls 0x24cb00 │ │ │ │ smlabbeq r1, fp, sl, lr │ │ │ │ andspl pc, r4, r3, lsr r8 @ │ │ │ │ - blls 0x2159c4 │ │ │ │ + blls 0x215ac4 │ │ │ │ andls pc, r0, sp, asr #17 │ │ │ │ - blls 0x1d8b38 │ │ │ │ + blls 0x1d8c38 │ │ │ │ stccs 8, cr15, [r2], {54} @ 0x36 │ │ │ │ - @ instruction: 0xff40f71f │ │ │ │ + mcr2 7, 6, pc, cr0, cr15, {0} @ │ │ │ │ stceq 8, cr15, [r2], {39} @ 0x27 │ │ │ │ andls pc, r0, sp, asr #17 │ │ │ │ - blls 0x31a27c │ │ │ │ + blls 0x31a37c │ │ │ │ @ instruction: 0xf8364640 │ │ │ │ @ instruction: 0xf71f2b04 │ │ │ │ - ldrbmi pc, [r4, #-3893] @ 0xfffff0cb @ │ │ │ │ - bleq 0x246a84 │ │ │ │ + ldrbmi pc, [r4, #-3765] @ 0xfffff14b @ │ │ │ │ + bleq 0x246b84 │ │ │ │ ldmib sp, {r1, r3, r4, r6, r7, r8, r9, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf8dd8509 │ │ │ │ strbmi ip, [r5, #-44] @ 0xffffffd4 │ │ │ │ - bl 0x43ee1c │ │ │ │ + bl 0x43ef1c │ │ │ │ andcs r0, r0, r8, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - bl 0xfe9c8e0c │ │ │ │ + bl 0xfe9c8f0c │ │ │ │ addsmi r0, r5, #12, 4 @ 0xc0000000 │ │ │ │ strdlt sp, [sp], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0090f8cc │ │ │ │ @ instruction: 0x4607b093 │ │ │ │ - blls 0x86d66c │ │ │ │ + blls 0x86d76c │ │ │ │ ldrsbthi pc, [r0], #-141 @ 0xffffff73 @ │ │ │ │ strcs r9, [r0, -r8, lsl #14] │ │ │ │ andcs pc, r1, r3, asr #7 │ │ │ │ vldmiacs r3, {s28-s106} │ │ │ │ @ instruction: 0xf00c2802 │ │ │ │ svclt 0x00180e01 │ │ │ │ sbcslt r3, lr, #1 │ │ │ │ - bleq 0x14c365c │ │ │ │ + bleq 0x14c375c │ │ │ │ orrcc pc, r0, r3, asr #7 │ │ │ │ sbceq fp, r4, r8, lsl pc │ │ │ │ sbcscs lr, r3, pc, asr #20 │ │ │ │ movwcc pc, #5059 @ 0x13c3 @ │ │ │ │ streq lr, [ip, #-2688] @ 0xfffff580 │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ andeq pc, r1, r0 │ │ │ │ addeq lr, r3, #2048 @ 0x800 │ │ │ │ movweq pc, #4101 @ 0x1005 @ │ │ │ │ movweq lr, #6691 @ 0x1a23 │ │ │ │ strbeq lr, [r6], pc, asr #20 │ │ │ │ ldrtmi fp, [r4], -r8, lsl #30 │ │ │ │ bicseq r4, fp, #13 │ │ │ │ - b 0x92d6c0 │ │ │ │ + b 0x92d7c0 │ │ │ │ andmi r0, r1, r1, lsl #6 │ │ │ │ strls r0, [r4, #-109] @ 0xffffff93 │ │ │ │ movwls r0, #41947 @ 0xa3db │ │ │ │ movwls r0, #20555 @ 0x504b │ │ │ │ strcs r0, [r0, #-2147] @ 0xfffff79d │ │ │ │ movwls r2, #39688 @ 0x9b08 │ │ │ │ movwcs fp, #36648 @ 0x8f28 │ │ │ │ eors pc, r8, sp, asr #17 │ │ │ │ stmib sp, {r2, r3, r4, r7, r9, sl, lr}^ │ │ │ │ ldcne 6, cr4, [r3], {16} │ │ │ │ movwls r9, #45583 @ 0xb20f │ │ │ │ - bls 0x4af6fc │ │ │ │ + bls 0x4af7fc │ │ │ │ andsls pc, r5, r3, lsr r8 @ │ │ │ │ @ instruction: 0xf8339b0b │ │ │ │ orrslt r3, sl, #21 │ │ │ │ subsmi r9, r3, ip, lsl #20 │ │ │ │ movwls fp, #12955 @ 0x329b │ │ │ │ rsbseq r9, ip, sl, lsl #22 │ │ │ │ - beq 0x28370c │ │ │ │ + beq 0x28380c │ │ │ │ strgt lr, [r6, -sp, asr #19] │ │ │ │ stmdbeq r3, {r0, r3, r7, r9, fp, sp, lr, pc} │ │ │ │ ldmdbne lr, {r0, r2, r3, r8, r9, fp, ip, pc} │ │ │ │ ldrmi r9, [ip], #-2824 @ 0xfffff4f8 │ │ │ │ andsvc pc, r5, fp, lsr r8 @ │ │ │ │ ldmdahi r2!, {r1, r8, sl, ip, sp} │ │ │ │ ldmib sp, {r2, sl, ip, sp}^ │ │ │ │ ldrtmi r1, [r8], -r3, lsl #6 │ │ │ │ andhi pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xf71f3604 │ │ │ │ - @ instruction: 0xf824fea3 │ │ │ │ - blls 0x24bb1c │ │ │ │ + @ instruction: 0xf824fe23 │ │ │ │ + blls 0x24bc1c │ │ │ │ @ instruction: 0xf8364638 │ │ │ │ strbmi r2, [r9], -r2, lsl #24 │ │ │ │ andhi pc, r0, sp, asr #17 │ │ │ │ - mrc2 7, 4, pc, cr8, cr15, {0} │ │ │ │ + mrc2 7, 0, pc, cr8, cr15, {0} │ │ │ │ @ instruction: 0xf8244555 │ │ │ │ - blle 0xff9cbb2c │ │ │ │ + blle 0xff9cbc2c │ │ │ │ @ instruction: 0xc706e9dd │ │ │ │ strbtmi r9, [r7], #-2825 @ 0xfffff4f7 │ │ │ │ stcle 5, cr4, [r9, #-332] @ 0xfffffeb4 │ │ │ │ @ instruction: 0xe7c34655 │ │ │ │ - b 0xfe36f368 │ │ │ │ + b 0xfe36f468 │ │ │ │ ldrmi r0, [r9], r2, lsl #20 │ │ │ │ vshll.u8 , d15, #2 │ │ │ │ strb r9, [r7, r3, lsl #6] │ │ │ │ @ instruction: 0x4610e9dd │ │ │ │ adcmi r9, r6, #8, 30 │ │ │ │ ldrtmi sp, [ip], #-2311 @ 0xfffff6f9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ @@ -254471,85 +254537,85 @@ │ │ │ │ ldmibcs r4, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ vmull.u q8, d20, d0[4] │ │ │ │ vmlal.u8 q9, d4, d1 │ │ │ │ rsclt r3, r5, #0, 6 │ │ │ │ streq lr, [r9], #-2688 @ 0xfffff580 │ │ │ │ streq pc, [r1], #-4 │ │ │ │ svceq 0x0002f1b8 │ │ │ │ - bleq 0x203448 │ │ │ │ + bleq 0x203548 │ │ │ │ streq lr, [r3], #-2564 @ 0xfffff5fc │ │ │ │ andeq pc, r1, r0 │ │ │ │ streq pc, [r1, #-261] @ 0xfffffefb │ │ │ │ @ instruction: 0xf108bf18 │ │ │ │ @ instruction: 0xf0090801 │ │ │ │ - b 0x14cafd4 │ │ │ │ + b 0x14cb0d4 │ │ │ │ strls r0, [r3], #-1092 @ 0xfffffbbc │ │ │ │ streq lr, [r3], #-2592 @ 0xfffff5e0 │ │ │ │ andeq lr, r3, r0, lsl #20 │ │ │ │ strbeq lr, [r5, #2639] @ 0xa4f │ │ │ │ - b 0x14f8844 │ │ │ │ - b 0x14caf08 │ │ │ │ + b 0x14f8944 │ │ │ │ + b 0x14cb008 │ │ │ │ svclt 0x000873c4 │ │ │ │ movwls r4, #18088 @ 0x46a8 │ │ │ │ movwls r0, #32835 @ 0x8043 │ │ │ │ movweq pc, #4233 @ 0x1089 @ │ │ │ │ stmibeq r9, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ - blvc 0xff40353c │ │ │ │ + blvc 0xff40363c │ │ │ │ strcs r4, [r0], #-1097 @ 0xfffffbb7 │ │ │ │ - bl 0x199e4c │ │ │ │ + bl 0x199f4c │ │ │ │ smlabbls r7, r3, r3, r0 │ │ │ │ - b 0x14ed828 │ │ │ │ + b 0x14ed928 │ │ │ │ stmib sp, {r3, r4, r7, r8, r9}^ │ │ │ │ movwls r8, #21769 @ 0x5509 │ │ │ │ @ instruction: 0xf8599b07 │ │ │ │ @ instruction: 0xf8531024 │ │ │ │ - b 0xfe3e8cb4 │ │ │ │ - blls 0x28902c │ │ │ │ + b 0xfe3e8db4 │ │ │ │ + blls 0x28912c │ │ │ │ @ instruction: 0xf8534640 │ │ │ │ strcc r5, [r2], #-36 @ 0xffffffdc │ │ │ │ @ instruction: 0xf8cd9b04 │ │ │ │ subsmi sl, sp, r0 │ │ │ │ @ instruction: 0xf8569b03 │ │ │ │ @ instruction: 0xf7212c04 │ │ │ │ - @ instruction: 0xf847ff1b │ │ │ │ + @ instruction: 0xf847fe9b │ │ │ │ @ instruction: 0xf8cd0c04 │ │ │ │ strtmi sl, [r9], -r0 │ │ │ │ strbmi r9, [r0], -r8, lsl #22 │ │ │ │ - blcs 0x346dac │ │ │ │ - @ instruction: 0xff10f721 │ │ │ │ + blcs 0x346eac │ │ │ │ + cdp2 7, 9, cr15, cr0, cr1, {1} │ │ │ │ @ instruction: 0xf8479b05 │ │ │ │ addsmi r0, ip, #8, 22 @ 0x2000 │ │ │ │ ldmib sp, {r1, r3, r4, r6, r7, r8, r9, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf8dd8509 │ │ │ │ strbmi ip, [r5, #-44] @ 0xffffffd4 │ │ │ │ - bl 0x43f094 │ │ │ │ + bl 0x43f194 │ │ │ │ andcs r0, r0, r8, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - bl 0xfe9c9084 │ │ │ │ + bl 0xfe9c9184 │ │ │ │ addsmi r0, r5, #12, 4 @ 0xc0000000 │ │ │ │ strdlt sp, [sp], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0090f8cc │ │ │ │ @ instruction: 0x4607b093 │ │ │ │ - blls 0x86d8e4 │ │ │ │ + blls 0x86d9e4 │ │ │ │ ldrsbthi pc, [r0], #-141 @ 0xffffff73 @ │ │ │ │ strcs r9, [r0, -r8, lsl #14] │ │ │ │ andcs pc, r1, r3, asr #7 │ │ │ │ vldmiacs r3, {s28-s106} │ │ │ │ @ instruction: 0xf00c2802 │ │ │ │ svclt 0x00180e01 │ │ │ │ sbcslt r3, lr, #1 │ │ │ │ - bleq 0xfe4c38d4 │ │ │ │ + bleq 0xfe4c39d4 │ │ │ │ orrcc pc, r0, r3, asr #7 │ │ │ │ sbceq fp, r4, r8, lsl pc │ │ │ │ sbcscs lr, r3, pc, asr #20 │ │ │ │ streq lr, [ip, #-2688] @ 0xfffff580 │ │ │ │ movwcc pc, #5059 @ 0x13c3 @ │ │ │ │ streq pc, [r1, #-5] │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ @@ -254568,44 +254634,44 @@ │ │ │ │ movwls r0, #20555 @ 0x504b │ │ │ │ movwls r0, #39075 @ 0x98a3 │ │ │ │ stmib sp, {r2, r8, r9, fp, sp}^ │ │ │ │ svclt 0x00284610 │ │ │ │ andls r2, pc, #4, 6 @ 0x10000000 │ │ │ │ ldcne 6, cr4, [r3, #-624] @ 0xfffffd90 │ │ │ │ stmdbls lr, {r2, r3, r8, r9, ip, pc} │ │ │ │ - bls 0x42f978 │ │ │ │ + bls 0x42fa78 │ │ │ │ eorcc pc, r5, r3, asr r8 @ │ │ │ │ eorcs pc, r5, r2, asr r8 @ │ │ │ │ stmdbls sl, {r0, r3, r7, r8, r9, ip, sp, pc} │ │ │ │ - beq 0x1c3750 │ │ │ │ + beq 0x1c3850 │ │ │ │ adcseq r9, ip, fp, lsl #20 │ │ │ │ stmdbeq r5, {r2, r3, r8, r9, fp, sp, lr, pc} │ │ │ │ strgt lr, [r6, -sp, asr #19] │ │ │ │ movwls r4, #12371 @ 0x3053 │ │ │ │ ldmdbne lr, {r0, r2, r3, r8, r9, fp, ip, pc} │ │ │ │ ldrmi r9, [ip], #-2824 @ 0xfffff4f8 │ │ │ │ eorvc pc, r5, fp, asr r8 @ │ │ │ │ ldmdavs r2!, {r0, r4, r6, r9, sl, lr} │ │ │ │ - blls 0x216178 │ │ │ │ + blls 0x216278 │ │ │ │ @ instruction: 0xf8cd4638 │ │ │ │ strcc r8, [r8], -r0 │ │ │ │ - cdp2 7, 7, cr15, cr14, cr1, {1} │ │ │ │ - blls 0x260e00 │ │ │ │ + ldc2l 7, cr15, [lr, #132]! @ 0x84 │ │ │ │ + blls 0x260f00 │ │ │ │ @ instruction: 0xf8564638 │ │ │ │ strcc r2, [r8], #-3076 @ 0xfffff3fc │ │ │ │ @ instruction: 0xf8cd9903 │ │ │ │ @ instruction: 0xf7218000 │ │ │ │ - strbmi pc, [sp, #-3699] @ 0xfffff18d @ │ │ │ │ + strbmi pc, [sp, #-3571] @ 0xfffff20d @ │ │ │ │ stceq 8, cr15, [r4], {68} @ 0x44 │ │ │ │ ldmib sp, {r2, r5, r6, r7, r8, r9, fp, ip, lr, pc}^ │ │ │ │ - blls 0x37a9b8 │ │ │ │ + blls 0x37aab8 │ │ │ │ strbmi r4, [fp, #-1127] @ 0xfffffb99 │ │ │ │ strbmi sp, [sp], -r6, lsl #26 │ │ │ │ stmdbls sl, {r0, r2, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ - beq 0x2037b4 │ │ │ │ + beq 0x2038b4 │ │ │ │ bfi r4, r3, (invalid: 12:11) │ │ │ │ @ instruction: 0x4610e9dd │ │ │ │ adcmi r9, r6, #8, 30 │ │ │ │ ldrtmi sp, [ip], #-2311 @ 0xfffff6f9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r4, r8, lr │ │ │ │ addsmi r1, lr, #232448 @ 0x38c00 │ │ │ │ @@ -254619,81 +254685,81 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ strmi fp, [r0], pc, lsl #1 │ │ │ │ streq pc, [r8, -r3, lsl #2] │ │ │ │ @ instruction: 0xf8cd9819 │ │ │ │ vmvn.i32 d24, #132 @ 0x00000084 │ │ │ │ - blx 0x18d1e0c │ │ │ │ + blx 0x18d1f0c │ │ │ │ @ instruction: 0x2c02f980 │ │ │ │ stmdbeq r1, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ - blcs 0xfe543754 │ │ │ │ + blcs 0xfe543854 │ │ │ │ ldrbcs lr, [r0, #2639] @ 0xa4f │ │ │ │ stmibeq r9, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ - beq 0x184e50 │ │ │ │ + beq 0x184f50 │ │ │ │ rsceq fp, r6, r4, lsl pc │ │ │ │ - b 0xfe25a764 │ │ │ │ + b 0xfe25a864 │ │ │ │ @ instruction: 0xf3c00b0b │ │ │ │ @ instruction: 0xf08a3300 │ │ │ │ @ instruction: 0xf00b0401 │ │ │ │ ldmeq r0!, {r0, r8, r9, fp}^ │ │ │ │ vmlaeq.f32 s28, s6, s23 │ │ │ │ - bleq 0x203670 │ │ │ │ + bleq 0x203770 │ │ │ │ streq pc, [r1, #-5] │ │ │ │ vstmiaeq r4, {s29-s107} │ │ │ │ - bl 0x196e54 │ │ │ │ + bl 0x196f54 │ │ │ │ @ instruction: 0xf020040c │ │ │ │ - b 0x14c8e5c │ │ │ │ + b 0x14c8f5c │ │ │ │ andls r7, r8, #-536870900 @ 0xe000000c │ │ │ │ subeq lr, fp, #323584 @ 0x4f000 │ │ │ │ - b 0xa6d678 │ │ │ │ + b 0xa6d778 │ │ │ │ andsmi r0, sp, r3, lsl #4 │ │ │ │ - b 0x14d9fac │ │ │ │ + b 0x14da0ac │ │ │ │ ldrbeq r0, [r3, sl, asr #21] │ │ │ │ - bleq 0x3c3a78 │ │ │ │ + bleq 0x3c3b78 │ │ │ │ rsbeq r9, fp, r9, lsl #6 │ │ │ │ movwls r4, #30277 @ 0x7645 │ │ │ │ tstpeq r0, #1073741824 @ p-variant is OBSOLETE @ 0x40000000 │ │ │ │ biceq lr, r0, #3072 @ 0xc00 │ │ │ │ stmdbvs fp, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf8cd9306 │ │ │ │ - blls 0x3b8f30 │ │ │ │ + blls 0x3b9030 │ │ │ │ stmdavs r2!, {r4, r8, sl, ip, sp}^ │ │ │ │ - bne 0xff9ef2bc │ │ │ │ + bne 0xff9ef3bc │ │ │ │ stmdbhi r4, {r0, r1, r3, r4, r5, r6, r7, fp, sp, lr, pc} │ │ │ │ - bl 0x1d8fc8 │ │ │ │ + bl 0x1d90c8 │ │ │ │ andls r0, r4, #-2147483646 @ 0x80000002 │ │ │ │ andcs pc, sl, r3, asr r8 @ │ │ │ │ stmdals r5, {r4, sl, ip, sp} │ │ │ │ stmdbls r8, {r0, r1, r3, r6, fp, sp, lr} │ │ │ │ @ instruction: 0xf854404b │ │ │ │ andls r1, r2, r0, lsl ip │ │ │ │ ldmdbls r8, {r1, r2, r3, r9, sl, lr} │ │ │ │ ldmdb r7, {r0, r1, r8, ip, pc}^ │ │ │ │ stmib sp, {r1, r8}^ │ │ │ │ strbmi r0, [r0], -r0, lsl #2 │ │ │ │ @ instruction: 0xf7214649 │ │ │ │ - @ instruction: 0x4632fe9d │ │ │ │ + @ instruction: 0x4632fe1d │ │ │ │ stmdb r5, {r3, r4, r9, sl, fp, ip, pc}^ │ │ │ │ strbmi r0, [r0], -r4, lsl #2 │ │ │ │ strbmi r9, [r9], -r3, lsl #12 │ │ │ │ strls r9, [r2], -r7, lsl #28 │ │ │ │ stmdbhi r4, {r0, r1, r2, r4, r5, r6, r7, fp, sp, lr, pc} │ │ │ │ stmdbhi r0, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf7219b04 │ │ │ │ - blls 0x2c8924 │ │ │ │ + blls 0x2c8824 │ │ │ │ tsteq r2, r5, asr #18 │ │ │ │ bicle r4, sl, fp, asr r5 │ │ │ │ stmdbvs fp, {r0, r2, r3, r4, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ ldrsbthi pc, [r4], -sp @ │ │ │ │ stmdble r8, {r0, r4, r5, r7, r8, sl, lr} │ │ │ │ andcs r4, r0, r6, asr #8 │ │ │ │ stmia r6!, {r8, sp}^ │ │ │ │ - bl 0xfea89318 │ │ │ │ + bl 0xfea89418 │ │ │ │ ldrmi r0, [r9, #776] @ 0x308 │ │ │ │ strdlt sp, [pc], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ @@ -254701,22 +254767,22 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strcs pc, [r1], #-963 @ 0xfffffc3d │ │ │ │ stccs 2, cr11, [r2], {222} @ 0xde │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ - b 0x14da950 │ │ │ │ + b 0x14daa50 │ │ │ │ ldrmi r0, [r1], r6, asr #13 │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ @ instruction: 0x460d4634 │ │ │ │ - bl 0x15097c │ │ │ │ + bl 0x150a7c │ │ │ │ @ instruction: 0xf8350a04 │ │ │ │ strbmi r0, [r9], -r2, lsl #22 │ │ │ │ - @ instruction: 0xf926f790 │ │ │ │ + @ instruction: 0xf8a6f790 │ │ │ │ svceq 0x0002f827 │ │ │ │ mvnsle r4, r5, asr r5 │ │ │ │ stmdble r9, {r1, r2, r5, r7, r9, lr} │ │ │ │ movweq lr, #19208 @ 0x4b08 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r3, r8, lr │ │ │ │ andeq lr, r8, #166912 @ 0x28c00 │ │ │ │ @@ -254730,22 +254796,22 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strcs pc, [r1], #-963 @ 0xfffffc3d │ │ │ │ stccs 2, cr11, [r2], {222} @ 0xde │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ - b 0x14da9c4 │ │ │ │ + b 0x14daac4 │ │ │ │ ldrmi r0, [r1], r6, asr #13 │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ @ instruction: 0x460d4634 │ │ │ │ - bl 0x150bf0 │ │ │ │ + bl 0x150cf0 │ │ │ │ @ instruction: 0xf8550a04 │ │ │ │ strbmi r0, [r9], -r4, lsl #22 │ │ │ │ - @ instruction: 0xf996f790 │ │ │ │ + @ instruction: 0xf916f790 │ │ │ │ svceq 0x0004f847 │ │ │ │ mvnsle r4, sl, lsr #11 │ │ │ │ stmdble r9, {r1, r2, r5, r7, r9, lr} │ │ │ │ movweq lr, #19208 @ 0x4b08 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r3, r8, lr │ │ │ │ andeq lr, r8, #166912 @ 0x28c00 │ │ │ │ @@ -254759,22 +254825,22 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strcs pc, [r1], #-963 @ 0xfffffc3d │ │ │ │ stccs 2, cr11, [r2], {222} @ 0xde │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ - b 0x14daa38 │ │ │ │ + b 0x14dab38 │ │ │ │ ldrmi r0, [r1], r6, asr #13 │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ @ instruction: 0x460d4634 │ │ │ │ - bl 0x150c64 │ │ │ │ + bl 0x150d64 │ │ │ │ @ instruction: 0xf8550a04 │ │ │ │ strbmi r0, [r9], -r4, lsl #22 │ │ │ │ - @ instruction: 0xf960f790 │ │ │ │ + @ instruction: 0xf8e0f790 │ │ │ │ svceq 0x0004f847 │ │ │ │ mvnsle r4, sl, lsr #11 │ │ │ │ stmdble r9, {r1, r2, r5, r7, r9, lr} │ │ │ │ movweq lr, #19208 @ 0x4b08 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r3, r8, lr │ │ │ │ andeq lr, r8, #166912 @ 0x28c00 │ │ │ │ @@ -254788,29 +254854,29 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strcs pc, [r1], #-963 @ 0xfffffc3d │ │ │ │ stccs 2, cr11, [r2], {222} @ 0xde │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ - b 0x14daaac │ │ │ │ + b 0x14dabac │ │ │ │ ldrmi r0, [r2], r6, asr #13 │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ @ instruction: 0x460d4634 │ │ │ │ streq pc, [r8, -r0, lsr #3] │ │ │ │ stmdbeq r4, {r0, r8, r9, fp, sp, lr, pc} │ │ │ │ strdeq lr, [r2, -r5] │ │ │ │ @ instruction: 0xf7904652 │ │ │ │ - stmib r7!, {r0, r3, r5, r8, fp, ip, sp, lr, pc}^ │ │ │ │ + stmib r7!, {r0, r3, r5, r7, fp, ip, sp, lr, pc}^ │ │ │ │ strmi r0, [r9, #258]! @ 0x102 │ │ │ │ adcmi sp, r6, #-2147483587 @ 0x8000003d │ │ │ │ - bl 0x33f4fc │ │ │ │ + bl 0x33f5fc │ │ │ │ andcs r0, r0, r4, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - bl 0xfe9c94ec │ │ │ │ + bl 0xfe9c95ec │ │ │ │ addsmi r0, r6, #8, 4 @ 0x80000000 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x000087f0 │ │ │ │ @@ -254818,22 +254884,22 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strcs pc, [r1], #-963 @ 0xfffffc3d │ │ │ │ stccs 2, cr11, [r2], {222} @ 0xde │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ - b 0x14dab24 │ │ │ │ + b 0x14dac24 │ │ │ │ ldrmi r0, [r1], r6, asr #13 │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ @ instruction: 0x460d4634 │ │ │ │ - bl 0x150b50 │ │ │ │ + bl 0x150c50 │ │ │ │ @ instruction: 0xf8350a04 │ │ │ │ strbmi r0, [r9], -r2, lsl #22 │ │ │ │ - @ instruction: 0xf9b2f790 │ │ │ │ + @ instruction: 0xf932f790 │ │ │ │ svceq 0x0002f827 │ │ │ │ mvnsle r4, r5, asr r5 │ │ │ │ stmdble r9, {r1, r2, r5, r7, r9, lr} │ │ │ │ movweq lr, #19208 @ 0x4b08 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r3, r8, lr │ │ │ │ andeq lr, r8, #166912 @ 0x28c00 │ │ │ │ @@ -254847,22 +254913,22 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strcs pc, [r1], #-963 @ 0xfffffc3d │ │ │ │ stccs 2, cr11, [r2], {222} @ 0xde │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ - b 0x14dab98 │ │ │ │ + b 0x14dac98 │ │ │ │ ldrmi r0, [r1], r6, asr #13 │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ @ instruction: 0x460d4634 │ │ │ │ - bl 0x150dc4 │ │ │ │ + bl 0x150ec4 │ │ │ │ @ instruction: 0xf8550a04 │ │ │ │ strbmi r0, [r9], -r4, lsl #22 │ │ │ │ - @ instruction: 0xf9eef790 │ │ │ │ + @ instruction: 0xf96ef790 │ │ │ │ svceq 0x0004f847 │ │ │ │ mvnsle r4, sl, lsr #11 │ │ │ │ stmdble r9, {r1, r2, r5, r7, r9, lr} │ │ │ │ movweq lr, #19208 @ 0x4b08 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r3, r8, lr │ │ │ │ andeq lr, r8, #166912 @ 0x28c00 │ │ │ │ @@ -254876,22 +254942,22 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strcs pc, [r1], #-963 @ 0xfffffc3d │ │ │ │ stccs 2, cr11, [r2], {222} @ 0xde │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ - b 0x14dac0c │ │ │ │ + b 0x14dad0c │ │ │ │ ldrmi r0, [r1], r6, asr #13 │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ @ instruction: 0x460d4634 │ │ │ │ - bl 0x150e38 │ │ │ │ + bl 0x150f38 │ │ │ │ @ instruction: 0xf8550a04 │ │ │ │ strbmi r0, [r9], -r4, lsl #22 │ │ │ │ - @ instruction: 0xf9b8f790 │ │ │ │ + @ instruction: 0xf938f790 │ │ │ │ svceq 0x0004f847 │ │ │ │ mvnsle r4, sl, lsr #11 │ │ │ │ stmdble r9, {r1, r2, r5, r7, r9, lr} │ │ │ │ movweq lr, #19208 @ 0x4b08 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r3, r8, lr │ │ │ │ andeq lr, r8, #166912 @ 0x28c00 │ │ │ │ @@ -254905,29 +254971,29 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strcs pc, [r1], #-963 @ 0xfffffc3d │ │ │ │ stccs 2, cr11, [r2], {222} @ 0xde │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ - b 0x14dac80 │ │ │ │ + b 0x14dad80 │ │ │ │ ldrmi r0, [r2], r6, asr #13 │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ @ instruction: 0x460d4634 │ │ │ │ streq pc, [r8, -r0, lsr #3] │ │ │ │ stmdbeq r4, {r0, r8, r9, fp, sp, lr, pc} │ │ │ │ strdeq lr, [r2, -r5] │ │ │ │ @ instruction: 0xf7904652 │ │ │ │ - stmib r7!, {r0, r7, r8, fp, ip, sp, lr, pc}^ │ │ │ │ + stmib r7!, {r0, r8, fp, ip, sp, lr, pc}^ │ │ │ │ strmi r0, [r9, #258]! @ 0x102 │ │ │ │ adcmi sp, r6, #-2147483587 @ 0x8000003d │ │ │ │ - bl 0x33f6d0 │ │ │ │ + bl 0x33f7d0 │ │ │ │ andcs r0, r0, r4, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - bl 0xfe9c96c0 │ │ │ │ + bl 0xfe9c97c0 │ │ │ │ addsmi r0, r6, #8, 4 @ 0x80000000 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x000087f0 │ │ │ │ @@ -254935,22 +255001,22 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strcs pc, [r1], #-963 @ 0xfffffc3d │ │ │ │ stccs 2, cr11, [r2], {222} @ 0xde │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ - b 0x14dacf8 │ │ │ │ + b 0x14dadf8 │ │ │ │ ldrmi r0, [r1], r6, asr #13 │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ @ instruction: 0x460d4634 │ │ │ │ - bl 0x150d24 │ │ │ │ + bl 0x150e24 │ │ │ │ @ instruction: 0xf8350a04 │ │ │ │ strbmi r0, [r9], -r2, lsl #22 │ │ │ │ - blx 0xb46fb4 │ │ │ │ + @ instruction: 0xf9a8f728 │ │ │ │ svceq 0x0002f827 │ │ │ │ mvnsle r4, sl, lsr #11 │ │ │ │ stmdble r9, {r1, r2, r5, r7, r9, lr} │ │ │ │ movweq lr, #19208 @ 0x4b08 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r3, r8, lr │ │ │ │ andeq lr, r8, #166912 @ 0x28c00 │ │ │ │ @@ -254964,22 +255030,22 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strcs pc, [r1], #-963 @ 0xfffffc3d │ │ │ │ stccs 2, cr11, [r2], {222} @ 0xde │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ - b 0x14dad6c │ │ │ │ + b 0x14dae6c │ │ │ │ ldrmi r0, [r1], r6, asr #13 │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ @ instruction: 0x460d4634 │ │ │ │ - bl 0x150f98 │ │ │ │ + bl 0x151098 │ │ │ │ @ instruction: 0xf8550a04 │ │ │ │ strbmi r0, [r9], -r4, lsl #22 │ │ │ │ - blx 0x1947028 │ │ │ │ + @ instruction: 0xf9e0f728 │ │ │ │ svceq 0x0004f847 │ │ │ │ mvnsle r4, sl, lsr #11 │ │ │ │ stmdble r9, {r1, r2, r5, r7, r9, lr} │ │ │ │ movweq lr, #19208 @ 0x4b08 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r3, r8, lr │ │ │ │ andeq lr, r8, #166912 @ 0x28c00 │ │ │ │ @@ -254993,22 +255059,22 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strcs pc, [r1], #-963 @ 0xfffffc3d │ │ │ │ stccs 2, cr11, [r2], {222} @ 0xde │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ - b 0x14dade0 │ │ │ │ + b 0x14daee0 │ │ │ │ ldrmi r0, [r1], r6, asr #13 │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ @ instruction: 0x460d4634 │ │ │ │ - bl 0x15100c │ │ │ │ + bl 0x15110c │ │ │ │ @ instruction: 0xf8550a04 │ │ │ │ strbmi r0, [r9], -r4, lsl #22 │ │ │ │ - cdp2 7, 15, cr15, cr0, cr14, {4} │ │ │ │ + cdp2 7, 7, cr15, cr0, cr14, {4} │ │ │ │ svceq 0x0004f847 │ │ │ │ mvnsle r4, r5, asr r5 │ │ │ │ stmdble r9, {r1, r2, r5, r7, r9, lr} │ │ │ │ movweq lr, #19208 @ 0x4b08 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r3, r8, lr │ │ │ │ andeq lr, r8, #166912 @ 0x28c00 │ │ │ │ @@ -255022,22 +255088,22 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strcs pc, [r1], #-963 @ 0xfffffc3d │ │ │ │ stccs 2, cr11, [r2], {222} @ 0xde │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ - b 0x14dae54 │ │ │ │ + b 0x14daf54 │ │ │ │ ldrmi r0, [r1], r6, asr #13 │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ @ instruction: 0x460d4634 │ │ │ │ - bl 0x151080 │ │ │ │ + bl 0x151180 │ │ │ │ @ instruction: 0xf8550a04 │ │ │ │ strbmi r0, [r9], -r4, lsl #22 │ │ │ │ - @ instruction: 0xff4af78e │ │ │ │ + cdp2 7, 12, cr15, cr10, cr14, {4} │ │ │ │ svceq 0x0004f847 │ │ │ │ mvnsle r4, sl, lsr #11 │ │ │ │ stmdble r9, {r1, r2, r5, r7, r9, lr} │ │ │ │ movweq lr, #19208 @ 0x4b08 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r3, r8, lr │ │ │ │ andeq lr, r8, #166912 @ 0x28c00 │ │ │ │ @@ -255051,22 +255117,22 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strcs pc, [r1], #-963 @ 0xfffffc3d │ │ │ │ stccs 2, cr11, [r2], {222} @ 0xde │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ - b 0x14daec8 │ │ │ │ + b 0x14dafc8 │ │ │ │ ldrmi r0, [r1], r6, asr #13 │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ @ instruction: 0x460d4634 │ │ │ │ - bl 0x1510f4 │ │ │ │ + bl 0x1511f4 │ │ │ │ @ instruction: 0xf8550a04 │ │ │ │ strbmi r0, [r9], -r4, lsl #22 │ │ │ │ - cdp2 7, 9, cr15, cr0, cr14, {4} │ │ │ │ + cdp2 7, 1, cr15, cr0, cr14, {4} │ │ │ │ svceq 0x0004f847 │ │ │ │ mvnsle r4, sl, lsr #11 │ │ │ │ stmdble r9, {r1, r2, r5, r7, r9, lr} │ │ │ │ movweq lr, #19208 @ 0x4b08 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r3, r8, lr │ │ │ │ andeq lr, r8, #166912 @ 0x28c00 │ │ │ │ @@ -255080,22 +255146,22 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strcs pc, [r1], #-963 @ 0xfffffc3d │ │ │ │ stccs 2, cr11, [r2], {222} @ 0xde │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ - b 0x14daf3c │ │ │ │ + b 0x14db03c │ │ │ │ ldrmi r0, [r1], r6, asr #13 │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ @ instruction: 0x460d4634 │ │ │ │ - bl 0x151168 │ │ │ │ + bl 0x151268 │ │ │ │ @ instruction: 0xf8550a04 │ │ │ │ strbmi r0, [r9], -r4, lsl #22 │ │ │ │ - cdp2 7, 14, cr15, cr10, cr14, {4} │ │ │ │ + cdp2 7, 6, cr15, cr10, cr14, {4} │ │ │ │ svceq 0x0004f847 │ │ │ │ mvnsle r4, sl, lsr #11 │ │ │ │ stmdble r9, {r1, r2, r5, r7, r9, lr} │ │ │ │ movweq lr, #19208 @ 0x4b08 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r3, r8, lr │ │ │ │ andeq lr, r8, #166912 @ 0x28c00 │ │ │ │ @@ -255109,22 +255175,22 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strcs pc, [r1], #-963 @ 0xfffffc3d │ │ │ │ stccs 2, cr11, [r2], {222} @ 0xde │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ - b 0x14dafb0 │ │ │ │ + b 0x14db0b0 │ │ │ │ ldrmi r0, [r1], r6, asr #13 │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ @ instruction: 0x460d4634 │ │ │ │ - bl 0x150fdc │ │ │ │ + bl 0x1510dc │ │ │ │ @ instruction: 0xf9350a04 │ │ │ │ strbmi r0, [r9], -r2, lsl #22 │ │ │ │ - blx 0xff84727e │ │ │ │ + blx 0x184737e │ │ │ │ svceq 0x0002f827 │ │ │ │ mvnsle r4, sl, lsr #11 │ │ │ │ stmdble r9, {r1, r2, r5, r7, r9, lr} │ │ │ │ movweq lr, #19208 @ 0x4b08 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r3, r8, lr │ │ │ │ andeq lr, r8, #166912 @ 0x28c00 │ │ │ │ @@ -255138,22 +255204,22 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strcs pc, [r1], #-963 @ 0xfffffc3d │ │ │ │ stccs 2, cr11, [r2], {222} @ 0xde │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ - b 0x14db024 │ │ │ │ + b 0x14db124 │ │ │ │ ldrmi r0, [r1], r6, asr #13 │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ @ instruction: 0x460d4634 │ │ │ │ - bl 0x151050 │ │ │ │ + bl 0x151150 │ │ │ │ @ instruction: 0xf8350a04 │ │ │ │ strbmi r0, [r9], -r2, lsl #22 │ │ │ │ - cdp2 7, 10, cr15, cr2, cr13, {1} │ │ │ │ + cdp2 7, 2, cr15, cr2, cr13, {1} │ │ │ │ svceq 0x0002f827 │ │ │ │ mvnsle r4, sl, lsr #11 │ │ │ │ stmdble r9, {r1, r2, r5, r7, r9, lr} │ │ │ │ movweq lr, #19208 @ 0x4b08 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r3, r8, lr │ │ │ │ andeq lr, r8, #166912 @ 0x28c00 │ │ │ │ @@ -255167,31 +255233,31 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strcs pc, [r1], #-963 @ 0xfffffc3d │ │ │ │ stccs 2, cr11, [r2], {222} @ 0xde │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ - b 0x14db098 │ │ │ │ + b 0x14db198 │ │ │ │ ldrmi r0, [r7], -r6, asr #13 │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ @ instruction: 0x460d4634 │ │ │ │ stmdbeq r2, {r5, r7, r8, ip, sp, lr, pc} │ │ │ │ - beq 0x2442b0 │ │ │ │ + beq 0x2443b0 │ │ │ │ ldmdahi fp!, {r0, r1, r2, sp, lr, pc} │ │ │ │ @ instruction: 0xf04345aa │ │ │ │ eorshi r0, fp, r1, lsl #6 │ │ │ │ svcgt 0x0002f829 │ │ │ │ @ instruction: 0xf835d010 │ │ │ │ ldrtmi r0, [r9], -r2, lsl #22 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ movwmi pc, #1056 @ 0x420 @ │ │ │ │ svcmi 0x00f8f5b3 │ │ │ │ @ instruction: 0xf729dced │ │ │ │ - strmi pc, [sl, #3119]! @ 0xc2f │ │ │ │ + strmi pc, [sl, #2991]! @ 0xbaf │ │ │ │ @ instruction: 0xf8294684 │ │ │ │ mvnle ip, r2, lsl #30 │ │ │ │ andle r4, r9, #180, 4 @ 0x4000000b │ │ │ │ movweq lr, #19208 @ 0x4b08 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r3, r8, lr │ │ │ │ andeq lr, r8, #166912 @ 0x28c00 │ │ │ │ @@ -255204,31 +255270,31 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strcs pc, [r1], #-963 @ 0xfffffc3d │ │ │ │ stccs 2, cr11, [r2], {222} @ 0xde │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ - b 0x14db12c │ │ │ │ + b 0x14db22c │ │ │ │ ldrmi r0, [r7], -r6, asr #13 │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ @ instruction: 0x460d4634 │ │ │ │ stmdbeq r2, {r5, r7, r8, ip, sp, lr, pc} │ │ │ │ - beq 0x244344 │ │ │ │ + beq 0x244444 │ │ │ │ ldmdahi fp!, {r0, r1, r2, sp, lr, pc} │ │ │ │ @ instruction: 0xf04345aa │ │ │ │ eorshi r0, fp, r1, lsl #6 │ │ │ │ svcgt 0x0002f829 │ │ │ │ @ instruction: 0xf835d010 │ │ │ │ ldrtmi r0, [r9], -r2, lsl #22 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ movwmi pc, #1056 @ 0x420 @ │ │ │ │ svcmi 0x00f8f5b3 │ │ │ │ @ instruction: 0xf72bdced │ │ │ │ - strmi pc, [sl, #2839]! @ 0xb17 │ │ │ │ + strmi pc, [sl, #2711]! @ 0xa97 │ │ │ │ @ instruction: 0xf8294684 │ │ │ │ mvnle ip, r2, lsl #30 │ │ │ │ andle r4, r9, #180, 4 @ 0x4000000b │ │ │ │ movweq lr, #19208 @ 0x4b08 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r3, r8, lr │ │ │ │ andeq lr, r8, #166912 @ 0x28c00 │ │ │ │ @@ -255241,85 +255307,85 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strcs pc, [r1], #-963 @ 0xfffffc3d │ │ │ │ stccs 2, cr11, [r2], {222} @ 0xde │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ - b 0x14dafdc │ │ │ │ + b 0x14db0dc │ │ │ │ ldrmi r0, [r0], r6, asr #13 │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ @ instruction: 0x460d4634 │ │ │ │ - beq 0x1c5e50 │ │ │ │ + beq 0x1c5f50 │ │ │ │ stmdbeq r4, {r0, r8, r9, fp, sp, lr, pc} │ │ │ │ - blne 0x1c78ac │ │ │ │ + blne 0x1c79ac │ │ │ │ andcs r4, r0, r2, asr #12 │ │ │ │ - blx 0xfefc749c │ │ │ │ - b 0x14dae88 │ │ │ │ + blx 0xfc759c │ │ │ │ + b 0x14daf88 │ │ │ │ @ instruction: 0xf82a70e0 │ │ │ │ mvnsle r0, r2, lsl #30 │ │ │ │ stmdble r7, {r1, r2, r5, r7, r9, lr} │ │ │ │ andcs r1, r0, fp, lsr r9 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - blne 0xff789c04 │ │ │ │ + blne 0xff789d04 │ │ │ │ ldmle sl!, {r1, r2, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strcs pc, [r1], #-963 @ 0xfffffc3d │ │ │ │ stccs 2, cr11, [r2], {222} @ 0xde │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ - b 0x14db054 │ │ │ │ + b 0x14db154 │ │ │ │ ldrmi r0, [r0], r6, asr #13 │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ @ instruction: 0x460d4634 │ │ │ │ - beq 0x245ec8 │ │ │ │ + beq 0x245fc8 │ │ │ │ stmdbeq r4, {r0, r8, r9, fp, sp, lr, pc} │ │ │ │ - blne 0x2479a4 │ │ │ │ + blne 0x247aa4 │ │ │ │ andcs r4, r0, r2, asr #12 │ │ │ │ - blx 0xfe2c7514 │ │ │ │ - b 0x14daf00 │ │ │ │ + blx 0x2c7614 │ │ │ │ + b 0x14db000 │ │ │ │ @ instruction: 0xf84a70e0 │ │ │ │ mvnsle r0, r4, lsl #30 │ │ │ │ stmdble r7, {r1, r2, r5, r7, r9, lr} │ │ │ │ andcs r1, r0, fp, lsr r9 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - blne 0xff789c7c │ │ │ │ + blne 0xff789d7c │ │ │ │ ldmle sl!, {r1, r2, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strcs pc, [r1], #-963 @ 0xfffffc3d │ │ │ │ stccs 2, cr11, [r2], {223} @ 0xdf │ │ │ │ streq pc, [r1, -r7, lsl #2] │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ - b 0x14f5ab8 │ │ │ │ + b 0x14f5bb8 │ │ │ │ strmi r0, [r0], r7, asr #15 │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ @ instruction: 0x4692463c │ │ │ │ @ instruction: 0xf1a0460d │ │ │ │ - bl 0x14b0e4 │ │ │ │ + bl 0x14b1e4 │ │ │ │ ldm r5!, {r2, r8, fp}^ │ │ │ │ andcs r2, r0, r2, lsl #6 │ │ │ │ @ instruction: 0xf8cd2100 │ │ │ │ @ instruction: 0xf72fa000 │ │ │ │ - bfine pc, fp, (invalid: 21:3) @ │ │ │ │ + bfine pc, fp, (invalid: 20:3) @ │ │ │ │ svccc 0x0008f846 │ │ │ │ rsbsvs r4, r3, r9, lsr #11 │ │ │ │ adcmi sp, r7, #1073741884 @ 0x4000003c │ │ │ │ strbmi sp, [r4], #-2312 @ 0xfffff6f8 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r4, r8, lr │ │ │ │ movweq lr, #35748 @ 0x8ba4 │ │ │ │ @@ -255334,23 +255400,23 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strcs pc, [r1], #-963 @ 0xfffffc3d │ │ │ │ stccs 2, cr11, [r2], {222} @ 0xde │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ - b 0x14db150 │ │ │ │ + b 0x14db250 │ │ │ │ ldrmi r0, [r0], r6, asr #13 │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ @ instruction: 0x460d4634 │ │ │ │ - beq 0x1c5fc4 │ │ │ │ + beq 0x1c60c4 │ │ │ │ stmdbeq r4, {r0, r8, r9, fp, sp, lr, pc} │ │ │ │ - blne 0x1c7a20 │ │ │ │ + blne 0x1c7b20 │ │ │ │ andcs r4, r0, r2, asr #12 │ │ │ │ - blx 0x147610 │ │ │ │ + @ instruction: 0xf980f72f │ │ │ │ @ instruction: 0xf04f2800 │ │ │ │ svclt 0x00c830ff │ │ │ │ strmi r2, [r9, #0]! │ │ │ │ svceq 0x0002f82a │ │ │ │ adcmi sp, r6, #240, 2 @ 0x3c │ │ │ │ ldmdbne fp!, {r0, r1, r2, r8, fp, ip, lr, pc} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ @@ -255366,23 +255432,23 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strcs pc, [r1], #-963 @ 0xfffffc3d │ │ │ │ stccs 2, cr11, [r2], {222} @ 0xde │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ - b 0x14db1d0 │ │ │ │ + b 0x14db2d0 │ │ │ │ ldrmi r0, [r0], r6, asr #13 │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ @ instruction: 0x460d4634 │ │ │ │ - beq 0x246044 │ │ │ │ + beq 0x246144 │ │ │ │ stmdbeq r4, {r0, r8, r9, fp, sp, lr, pc} │ │ │ │ - blne 0x247b20 │ │ │ │ + blne 0x247c20 │ │ │ │ andcs r4, r0, r2, asr #12 │ │ │ │ - @ instruction: 0xf9c8f72f │ │ │ │ + @ instruction: 0xf948f72f │ │ │ │ @ instruction: 0xf04f2800 │ │ │ │ svclt 0x00c830ff │ │ │ │ strmi r2, [r9, #0]! │ │ │ │ svceq 0x0004f84a │ │ │ │ adcmi sp, r6, #240, 2 @ 0x3c │ │ │ │ ldmdbne fp!, {r0, r1, r2, r8, fp, ip, lr, pc} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ @@ -255398,25 +255464,25 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strcs pc, [r1], #-963 @ 0xfffffc3d │ │ │ │ stccs 2, cr11, [r2], {223} @ 0xdf │ │ │ │ streq pc, [r1, -r7, lsl #2] │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ - b 0x14f5c3c │ │ │ │ + b 0x14f5d3c │ │ │ │ strmi r0, [r0], r7, asr #15 │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ @ instruction: 0x4692463c │ │ │ │ @ instruction: 0xf1a0460d │ │ │ │ - bl 0x14b268 │ │ │ │ + bl 0x14b368 │ │ │ │ ldm r5!, {r2, r8, fp}^ │ │ │ │ andcs r2, r0, r2, lsl #6 │ │ │ │ @ instruction: 0xf8cd2100 │ │ │ │ @ instruction: 0xf72fa000 │ │ │ │ - stmdacs r0, {r0, r3, r4, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r3, r4, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ andcs fp, r0, r8, asr #31 │ │ │ │ svceq 0x0008f846 │ │ │ │ rsbsvs r4, r0, r9, lsr #11 │ │ │ │ adcmi sp, r7, #1073741883 @ 0x4000003b │ │ │ │ strbmi sp, [r4], #-2312 @ 0xfffff6f8 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ @@ -255433,98 +255499,98 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strcs pc, [r1], #-963 @ 0xfffffc3d │ │ │ │ stccs 2, cr11, [r2], {222} @ 0xde │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ - b 0x14db2dc │ │ │ │ + b 0x14db3dc │ │ │ │ ldrmi r0, [r1], r6, asr #13 │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ @ instruction: 0x460d4634 │ │ │ │ - beq 0x1c6150 │ │ │ │ + beq 0x1c6250 │ │ │ │ stmdaeq r4, {r0, r8, r9, fp, sp, lr, pc} │ │ │ │ - bleq 0x1c7bac │ │ │ │ + bleq 0x1c7cac │ │ │ │ tstcs r0, sl, asr #12 │ │ │ │ - @ instruction: 0xf93ef72f │ │ │ │ + @ instruction: 0xf8bef72f │ │ │ │ @ instruction: 0xf080fab0 │ │ │ │ - b 0x14db188 │ │ │ │ + b 0x14db288 │ │ │ │ @ instruction: 0xf1c01050 │ │ │ │ @ instruction: 0xf82a0000 │ │ │ │ mvnle r0, r2, lsl #30 │ │ │ │ stmdble r7, {r1, r2, r5, r7, r9, lr} │ │ │ │ andcs r4, r0, ip, lsr r4 │ │ │ │ stmia r4!, {r8, sp}^ │ │ │ │ - blne 0xff9c9f0c │ │ │ │ + blne 0xff9ca00c │ │ │ │ ldmle sl!, {r1, r2, r3, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strcs pc, [r1], #-963 @ 0xfffffc3d │ │ │ │ stccs 2, cr11, [r2], {222} @ 0xde │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ - b 0x14db35c │ │ │ │ + b 0x14db45c │ │ │ │ ldrmi r0, [r1], r6, asr #13 │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ @ instruction: 0x460d4634 │ │ │ │ - beq 0x2461d0 │ │ │ │ + beq 0x2462d0 │ │ │ │ stmdaeq r4, {r0, r8, r9, fp, sp, lr, pc} │ │ │ │ - bleq 0x247cac │ │ │ │ + bleq 0x247dac │ │ │ │ tstcs r0, sl, asr #12 │ │ │ │ - @ instruction: 0xf92cf72f │ │ │ │ + @ instruction: 0xf8acf72f │ │ │ │ @ instruction: 0xf080fab0 │ │ │ │ - b 0x14db208 │ │ │ │ + b 0x14db308 │ │ │ │ @ instruction: 0xf1c01050 │ │ │ │ @ instruction: 0xf84a0000 │ │ │ │ mvnle r0, r4, lsl #30 │ │ │ │ stmdble r7, {r1, r2, r5, r7, r9, lr} │ │ │ │ andcs r4, r0, ip, lsr r4 │ │ │ │ stmia r4!, {r8, sp}^ │ │ │ │ - blne 0xff9c9f8c │ │ │ │ + blne 0xff9ca08c │ │ │ │ ldmle sl!, {r1, r2, r3, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strcs pc, [r1], #-963 @ 0xfffffc3d │ │ │ │ stccs 2, cr11, [r2], {223} @ 0xdf │ │ │ │ streq pc, [r1, -r7, lsl #2] │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ - b 0x14f5dc8 │ │ │ │ + b 0x14f5ec8 │ │ │ │ strmi r0, [r0], r7, asr #15 │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ @ instruction: 0x4692463c │ │ │ │ @ instruction: 0xf1a0460d │ │ │ │ - bl 0x14b3f4 │ │ │ │ + bl 0x14b4f4 │ │ │ │ ldm r5!, {r2, r8, fp}^ │ │ │ │ movwcs r0, #258 @ 0x102 │ │ │ │ @ instruction: 0xf8cd2200 │ │ │ │ @ instruction: 0xf72fa000 │ │ │ │ - blx 0xfed48184 │ │ │ │ + blx 0xfed48084 │ │ │ │ strmi pc, [r9, #128]! @ 0x80 │ │ │ │ subsne lr, r0, pc, asr #20 │ │ │ │ movweq pc, #448 @ 0x1c0 @ │ │ │ │ svccc 0x0008f846 │ │ │ │ mvnle r6, r3, ror r0 │ │ │ │ stmdble r8, {r0, r1, r2, r5, r7, r9, lr} │ │ │ │ andcs r4, r0, r4, asr #8 │ │ │ │ stmia r4!, {r8, sp}^ │ │ │ │ - bl 0xfea0a014 │ │ │ │ + bl 0xfea0a114 │ │ │ │ addsmi r0, pc, #8, 6 @ 0x20000000 │ │ │ │ strdlt sp, [r2], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ @@ -255532,85 +255598,85 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strcs pc, [r1], #-963 @ 0xfffffc3d │ │ │ │ stccs 2, cr11, [r2], {222} @ 0xde │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ - b 0x14db468 │ │ │ │ + b 0x14db568 │ │ │ │ ldrmi r0, [r0], r6, asr #13 │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ @ instruction: 0x460d4634 │ │ │ │ - beq 0x1c62dc │ │ │ │ + beq 0x1c63dc │ │ │ │ stmdbeq r4, {r0, r8, r9, fp, sp, lr, pc} │ │ │ │ - bleq 0x1c7d38 │ │ │ │ + bleq 0x1c7e38 │ │ │ │ tstcs r0, r2, asr #12 │ │ │ │ - @ instruction: 0xf874f72f │ │ │ │ - b 0x14db314 │ │ │ │ + @ instruction: 0xfff4f72e │ │ │ │ + b 0x14db414 │ │ │ │ @ instruction: 0xf82a70e0 │ │ │ │ mvnsle r0, r2, lsl #30 │ │ │ │ stmdble r7, {r1, r2, r5, r7, r9, lr} │ │ │ │ andcs r1, r0, fp, lsr r9 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - blne 0xff78a090 │ │ │ │ + blne 0xff78a190 │ │ │ │ ldmle sl!, {r1, r2, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strcs pc, [r1], #-963 @ 0xfffffc3d │ │ │ │ stccs 2, cr11, [r2], {222} @ 0xde │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ - b 0x14db4e0 │ │ │ │ + b 0x14db5e0 │ │ │ │ ldrmi r0, [r0], r6, asr #13 │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ @ instruction: 0x460d4634 │ │ │ │ - beq 0x246354 │ │ │ │ + beq 0x246454 │ │ │ │ stmdbeq r4, {r0, r8, r9, fp, sp, lr, pc} │ │ │ │ - bleq 0x247e30 │ │ │ │ + bleq 0x247f30 │ │ │ │ tstcs r0, r2, asr #12 │ │ │ │ - @ instruction: 0xf840f72f │ │ │ │ - b 0x14db38c │ │ │ │ + @ instruction: 0xffc0f72e │ │ │ │ + b 0x14db48c │ │ │ │ @ instruction: 0xf84a70e0 │ │ │ │ mvnsle r0, r4, lsl #30 │ │ │ │ stmdble r7, {r1, r2, r5, r7, r9, lr} │ │ │ │ andcs r1, r0, fp, lsr r9 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - blne 0xff78a108 │ │ │ │ + blne 0xff78a208 │ │ │ │ ldmle sl!, {r1, r2, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strcs pc, [r1], #-963 @ 0xfffffc3d │ │ │ │ stccs 2, cr11, [r2], {223} @ 0xdf │ │ │ │ streq pc, [r1, -r7, lsl #2] │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ - b 0x14f5f44 │ │ │ │ + b 0x14f6044 │ │ │ │ strmi r0, [r0], r7, asr #15 │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ @ instruction: 0x4692463c │ │ │ │ @ instruction: 0xf1a0460d │ │ │ │ - bl 0x14b570 │ │ │ │ + bl 0x14b670 │ │ │ │ ldm r5!, {r2, r8, fp}^ │ │ │ │ movwcs r0, #258 @ 0x102 │ │ │ │ @ instruction: 0xf8cd2200 │ │ │ │ - @ instruction: 0xf72fa000 │ │ │ │ - @ instruction: 0x17c3f855 │ │ │ │ + @ instruction: 0xf72ea000 │ │ │ │ + @ instruction: 0x17c3ffd5 │ │ │ │ svccc 0x0008f846 │ │ │ │ rsbsvs r4, r3, r9, lsr #11 │ │ │ │ adcmi sp, r7, #1073741884 @ 0x4000003c │ │ │ │ strbmi sp, [r4], #-2312 @ 0xfffff6f8 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r4, r8, lr │ │ │ │ movweq lr, #35748 @ 0x8ba4 │ │ │ │ @@ -255625,23 +255691,23 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strcs pc, [r1], #-963 @ 0xfffffc3d │ │ │ │ stccs 2, cr11, [r2], {222} @ 0xde │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ - b 0x14db5dc │ │ │ │ + b 0x14db6dc │ │ │ │ ldrmi r0, [r0], r6, asr #13 │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ @ instruction: 0x460d4634 │ │ │ │ - beq 0x1c6450 │ │ │ │ + beq 0x1c6550 │ │ │ │ stmdbeq r4, {r0, r8, r9, fp, sp, lr, pc} │ │ │ │ - bleq 0x1c7eac │ │ │ │ + bleq 0x1c7fac │ │ │ │ tstcs r0, r2, asr #12 │ │ │ │ - @ instruction: 0xffbaf72e │ │ │ │ + @ instruction: 0xff3af72e │ │ │ │ @ instruction: 0xf04f2800 │ │ │ │ svclt 0x00c830ff │ │ │ │ strmi r2, [r9, #0]! │ │ │ │ svceq 0x0002f82a │ │ │ │ adcmi sp, r6, #240, 2 @ 0x3c │ │ │ │ ldmdbne fp!, {r0, r1, r2, r8, fp, ip, lr, pc} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ @@ -255657,23 +255723,23 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strcs pc, [r1], #-963 @ 0xfffffc3d │ │ │ │ stccs 2, cr11, [r2], {222} @ 0xde │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ - b 0x14db65c │ │ │ │ + b 0x14db75c │ │ │ │ ldrmi r0, [r0], r6, asr #13 │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ @ instruction: 0x460d4634 │ │ │ │ - beq 0x2464d0 │ │ │ │ + beq 0x2465d0 │ │ │ │ stmdbeq r4, {r0, r8, r9, fp, sp, lr, pc} │ │ │ │ - bleq 0x247fac │ │ │ │ + bleq 0x2480ac │ │ │ │ tstcs r0, r2, asr #12 │ │ │ │ - @ instruction: 0xff82f72e │ │ │ │ + @ instruction: 0xff02f72e │ │ │ │ @ instruction: 0xf04f2800 │ │ │ │ svclt 0x00c830ff │ │ │ │ strmi r2, [r9, #0]! │ │ │ │ svceq 0x0004f84a │ │ │ │ adcmi sp, r6, #240, 2 @ 0x3c │ │ │ │ ldmdbne fp!, {r0, r1, r2, r8, fp, ip, lr, pc} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ @@ -255689,25 +255755,25 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strcs pc, [r1], #-963 @ 0xfffffc3d │ │ │ │ stccs 2, cr11, [r2], {223} @ 0xdf │ │ │ │ streq pc, [r1, -r7, lsl #2] │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ - b 0x14f60c8 │ │ │ │ + b 0x14f61c8 │ │ │ │ strmi r0, [r0], r7, asr #15 │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ @ instruction: 0x4692463c │ │ │ │ @ instruction: 0xf1a0460d │ │ │ │ - bl 0x14b6f4 │ │ │ │ + bl 0x14b7f4 │ │ │ │ ldm r5!, {r2, r8, fp}^ │ │ │ │ andcs r0, r0, #-2147483648 @ 0x80000000 │ │ │ │ @ instruction: 0xf8cd2300 │ │ │ │ @ instruction: 0xf72ea000 │ │ │ │ - stmdacs r0, {r0, r1, r4, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r4, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ andcs fp, r0, r8, asr #31 │ │ │ │ svceq 0x0008f846 │ │ │ │ rsbsvs r4, r0, r9, lsr #11 │ │ │ │ adcmi sp, r7, #1073741883 @ 0x4000003b │ │ │ │ strbmi sp, [r4], #-2312 @ 0xfffff6f8 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ @@ -255727,28 +255793,28 @@ │ │ │ │ strmi r9, [r1], sl, lsl #24 │ │ │ │ @ instruction: 0x460d469a │ │ │ │ mcrne 14, 4, r1, cr7, cr6, {4} │ │ │ │ @ instruction: 0xf884fa5f │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf1082c02 │ │ │ │ svclt 0x00180801 │ │ │ │ - b 0x14d6f5c │ │ │ │ + b 0x14d705c │ │ │ │ svclt 0x001408c8 │ │ │ │ strbmi r0, [r4], -r4, ror #1 │ │ │ │ - bleq 0x244b68 │ │ │ │ - bleq 0x1c803c │ │ │ │ + bleq 0x244c68 │ │ │ │ + bleq 0x1c813c │ │ │ │ @ instruction: 0xf8364652 │ │ │ │ @ instruction: 0xf71a1f02 │ │ │ │ - ldrbmi pc, [sp, #-2467] @ 0xfffff65d @ │ │ │ │ + ldrbmi pc, [sp, #-2339] @ 0xfffff6dd @ │ │ │ │ svceq 0x0002f827 │ │ │ │ strmi sp, [r0, #500]! @ 0x1f4 │ │ │ │ - bl 0x3803a4 │ │ │ │ + bl 0x3804a4 │ │ │ │ andcs r0, r0, r4, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - bl 0xfe9ca394 │ │ │ │ + bl 0xfe9ca494 │ │ │ │ ldrmi r0, [r0, #521] @ 0x209 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff8 │ │ │ │ @@ -255759,28 +255825,28 @@ │ │ │ │ strmi r9, [r1], sl, lsl #24 │ │ │ │ @ instruction: 0x460d469a │ │ │ │ mcrne 14, 4, r1, cr7, cr6, {4} │ │ │ │ @ instruction: 0xf884fa5f │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf1082c02 │ │ │ │ svclt 0x00180801 │ │ │ │ - b 0x14d6fdc │ │ │ │ + b 0x14d70dc │ │ │ │ svclt 0x001408c8 │ │ │ │ strbmi r0, [r4], -r4, ror #1 │ │ │ │ - bleq 0x244be8 │ │ │ │ - bleq 0x1c80bc │ │ │ │ + bleq 0x244ce8 │ │ │ │ + bleq 0x1c81bc │ │ │ │ @ instruction: 0xf8364652 │ │ │ │ @ instruction: 0xf7191f02 │ │ │ │ - ldrbmi pc, [sp, #-3611] @ 0xfffff1e5 @ │ │ │ │ + ldrbmi pc, [sp, #-3483] @ 0xfffff265 @ │ │ │ │ svceq 0x0002f827 │ │ │ │ strmi sp, [r0, #500]! @ 0x1f4 │ │ │ │ - bl 0x380424 │ │ │ │ + bl 0x380524 │ │ │ │ andcs r0, r0, r4, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - bl 0xfe9ca414 │ │ │ │ + bl 0xfe9ca514 │ │ │ │ ldrmi r0, [r0, #521] @ 0x209 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff8 │ │ │ │ @@ -255791,28 +255857,28 @@ │ │ │ │ strmi r9, [r1], sl, lsl #24 │ │ │ │ @ instruction: 0x460d469a │ │ │ │ svcne 0x00071f16 │ │ │ │ @ instruction: 0xf884fa5f │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf1082c02 │ │ │ │ svclt 0x00180801 │ │ │ │ - b 0x14d705c │ │ │ │ + b 0x14d715c │ │ │ │ svclt 0x001408c8 │ │ │ │ strbmi r0, [r4], -r4, ror #1 │ │ │ │ - bleq 0x244c68 │ │ │ │ - bleq 0x2481bc │ │ │ │ + bleq 0x244d68 │ │ │ │ + bleq 0x2482bc │ │ │ │ @ instruction: 0xf8564652 │ │ │ │ @ instruction: 0xf7191f04 │ │ │ │ - ldrbmi pc, [sp, #-3555] @ 0xfffff21d @ │ │ │ │ + ldrbmi pc, [sp, #-3427] @ 0xfffff29d @ │ │ │ │ svceq 0x0004f847 │ │ │ │ strmi sp, [r0, #500]! @ 0x1f4 │ │ │ │ - bl 0x3804a4 │ │ │ │ + bl 0x3805a4 │ │ │ │ andcs r0, r0, r4, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - bl 0xfe9ca494 │ │ │ │ + bl 0xfe9ca594 │ │ │ │ ldrmi r0, [r0, #521] @ 0x209 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff8 │ │ │ │ @@ -255820,33 +255886,33 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r1], r3, lsl #1 │ │ │ │ @ instruction: 0x460d469b │ │ │ │ streq pc, [r8], -r2, lsr #3 │ │ │ │ streq pc, [r8, -r0, lsr #3] │ │ │ │ - blx 0x18f10fc │ │ │ │ + blx 0x18f11fc │ │ │ │ vmlal.u8 , d20, d4 │ │ │ │ stccs 4, cr2, [r2], {1} │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ - bl 0x15b9f8 │ │ │ │ + bl 0x15baf8 │ │ │ │ ldm r5!, {r2, r9, fp}^ │ │ │ │ ldmib r6!, {r1, r8}^ │ │ │ │ @ instruction: 0xf8cd2302 │ │ │ │ @ instruction: 0xf719b000 │ │ │ │ - ldrbmi pc, [r5, #-3743] @ 0xfffff161 @ │ │ │ │ + ldrbmi pc, [r5, #-3615] @ 0xfffff1e1 @ │ │ │ │ smlatteq r2, r7, r9, lr │ │ │ │ strmi sp, [r0, #499]! @ 0x1f3 │ │ │ │ - bl 0x38052c │ │ │ │ + bl 0x38062c │ │ │ │ andcs r0, r0, r4, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - bl 0xfe9ca51c │ │ │ │ + bl 0xfe9ca61c │ │ │ │ ldrmi r0, [r0, #521] @ 0x209 │ │ │ │ strdlt sp, [r3], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ @@ -255857,28 +255923,28 @@ │ │ │ │ strmi r9, [r1], sl, lsl #24 │ │ │ │ @ instruction: 0x460d469a │ │ │ │ mcrne 14, 4, r1, cr7, cr6, {4} │ │ │ │ @ instruction: 0xf884fa5f │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf1082c02 │ │ │ │ svclt 0x00180801 │ │ │ │ - b 0x14d7164 │ │ │ │ + b 0x14d7264 │ │ │ │ svclt 0x001408c8 │ │ │ │ strbmi r0, [r4], -r4, ror #1 │ │ │ │ - bleq 0x244d70 │ │ │ │ - bleq 0x1c8244 │ │ │ │ + bleq 0x244e70 │ │ │ │ + bleq 0x1c8344 │ │ │ │ @ instruction: 0xf8364652 │ │ │ │ @ instruction: 0xf71a1f02 │ │ │ │ - ldrbmi pc, [sp, #-2207] @ 0xfffff761 @ │ │ │ │ + ldrbmi pc, [sp, #-2079] @ 0xfffff7e1 @ │ │ │ │ svceq 0x0002f827 │ │ │ │ strmi sp, [r0, #500]! @ 0x1f4 │ │ │ │ - bl 0x3805ac │ │ │ │ + bl 0x3806ac │ │ │ │ andcs r0, r0, r4, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - bl 0xfe9ca59c │ │ │ │ + bl 0xfe9ca69c │ │ │ │ ldrmi r0, [r0, #521] @ 0x209 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff8 │ │ │ │ @@ -255889,28 +255955,28 @@ │ │ │ │ strmi r9, [r1], sl, lsl #24 │ │ │ │ @ instruction: 0x460d469a │ │ │ │ mcrne 14, 4, r1, cr7, cr6, {4} │ │ │ │ @ instruction: 0xf884fa5f │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf1082c02 │ │ │ │ svclt 0x00180801 │ │ │ │ - b 0x14d71e4 │ │ │ │ + b 0x14d72e4 │ │ │ │ svclt 0x001408c8 │ │ │ │ strbmi r0, [r4], -r4, ror #1 │ │ │ │ - bleq 0x244df0 │ │ │ │ - bleq 0x1c82c4 │ │ │ │ + bleq 0x244ef0 │ │ │ │ + bleq 0x1c83c4 │ │ │ │ @ instruction: 0xf8364652 │ │ │ │ - @ instruction: 0xf71a1f02 │ │ │ │ - ldrbmi pc, [sp, #-2147] @ 0xfffff79d @ │ │ │ │ + @ instruction: 0xf7191f02 │ │ │ │ + ldrbmi pc, [sp, #-4067] @ 0xfffff01d @ │ │ │ │ svceq 0x0002f827 │ │ │ │ strmi sp, [r0, #500]! @ 0x1f4 │ │ │ │ - bl 0x38062c │ │ │ │ + bl 0x38072c │ │ │ │ andcs r0, r0, r4, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - bl 0xfe9ca61c │ │ │ │ + bl 0xfe9ca71c │ │ │ │ ldrmi r0, [r0, #521] @ 0x209 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff8 │ │ │ │ @@ -255921,28 +255987,28 @@ │ │ │ │ strmi r9, [r1], sl, lsl #24 │ │ │ │ @ instruction: 0x460d469a │ │ │ │ mcrne 14, 4, r1, cr7, cr6, {4} │ │ │ │ @ instruction: 0xf884fa5f │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf1082c02 │ │ │ │ svclt 0x00180801 │ │ │ │ - b 0x14d7264 │ │ │ │ + b 0x14d7364 │ │ │ │ svclt 0x001408c8 │ │ │ │ strbmi r0, [r4], -r4, ror #1 │ │ │ │ - bleq 0x244e70 │ │ │ │ - bleq 0x1c8344 │ │ │ │ + bleq 0x244f70 │ │ │ │ + bleq 0x1c8444 │ │ │ │ @ instruction: 0xf8364652 │ │ │ │ @ instruction: 0xf7191f02 │ │ │ │ - ldrbmi pc, [sp, #-3291] @ 0xfffff325 @ │ │ │ │ + ldrbmi pc, [sp, #-3163] @ 0xfffff3a5 @ │ │ │ │ svceq 0x0002f827 │ │ │ │ strmi sp, [r0, #500]! @ 0x1f4 │ │ │ │ - bl 0x3806ac │ │ │ │ + bl 0x3807ac │ │ │ │ andcs r0, r0, r4, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - bl 0xfe9ca69c │ │ │ │ + bl 0xfe9ca79c │ │ │ │ ldrmi r0, [r0, #521] @ 0x209 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff8 │ │ │ │ @@ -255953,28 +256019,28 @@ │ │ │ │ strmi r9, [r1], sl, lsl #24 │ │ │ │ @ instruction: 0x460d469a │ │ │ │ svcne 0x00071f16 │ │ │ │ @ instruction: 0xf884fa5f │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf1082c02 │ │ │ │ svclt 0x00180801 │ │ │ │ - b 0x14d72e4 │ │ │ │ + b 0x14d73e4 │ │ │ │ svclt 0x001408c8 │ │ │ │ strbmi r0, [r4], -r4, ror #1 │ │ │ │ - bleq 0x244ef0 │ │ │ │ - bleq 0x248444 │ │ │ │ + bleq 0x244ff0 │ │ │ │ + bleq 0x248544 │ │ │ │ @ instruction: 0xf8564652 │ │ │ │ @ instruction: 0xf7191f04 │ │ │ │ - ldrbmi pc, [sp, #-3359] @ 0xfffff2e1 @ │ │ │ │ + ldrbmi pc, [sp, #-3231] @ 0xfffff361 @ │ │ │ │ svceq 0x0004f847 │ │ │ │ strmi sp, [r0, #500]! @ 0x1f4 │ │ │ │ - bl 0x38072c │ │ │ │ + bl 0x38082c │ │ │ │ andcs r0, r0, r4, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - bl 0xfe9ca71c │ │ │ │ + bl 0xfe9ca81c │ │ │ │ ldrmi r0, [r0, #521] @ 0x209 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff8 │ │ │ │ @@ -255982,33 +256048,33 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r1], r3, lsl #1 │ │ │ │ @ instruction: 0x460d469b │ │ │ │ streq pc, [r8], -r2, lsr #3 │ │ │ │ streq pc, [r8, -r0, lsr #3] │ │ │ │ - blx 0x18f1384 │ │ │ │ + blx 0x18f1484 │ │ │ │ vmlal.u8 , d20, d4 │ │ │ │ stccs 4, cr2, [r2], {1} │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ - bl 0x15bc80 │ │ │ │ + bl 0x15bd80 │ │ │ │ ldm r5!, {r2, r9, fp}^ │ │ │ │ ldmib r6!, {r1, r8}^ │ │ │ │ @ instruction: 0xf8cd2302 │ │ │ │ @ instruction: 0xf719b000 │ │ │ │ - ldrbmi pc, [r5, #-3609] @ 0xfffff1e7 @ │ │ │ │ + ldrbmi pc, [r5, #-3481] @ 0xfffff267 @ │ │ │ │ smlatteq r2, r7, r9, lr │ │ │ │ strmi sp, [r0, #499]! @ 0x1f3 │ │ │ │ - bl 0x3807b4 │ │ │ │ + bl 0x3808b4 │ │ │ │ andcs r0, r0, r4, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - bl 0xfe9ca7a4 │ │ │ │ + bl 0xfe9ca8a4 │ │ │ │ ldrmi r0, [r0, #521] @ 0x209 │ │ │ │ strdlt sp, [r3], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ @@ -256019,28 +256085,28 @@ │ │ │ │ strmi r9, [r1], sl, lsl #24 │ │ │ │ @ instruction: 0x460d469a │ │ │ │ mcrne 14, 4, r1, cr7, cr6, {4} │ │ │ │ @ instruction: 0xf884fa5f │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf1082c02 │ │ │ │ svclt 0x00180801 │ │ │ │ - b 0x14d73ec │ │ │ │ + b 0x14d74ec │ │ │ │ svclt 0x001408c8 │ │ │ │ strbmi r0, [r4], -r4, ror #1 │ │ │ │ - bleq 0x244ff8 │ │ │ │ - bleq 0x1c84cc │ │ │ │ + bleq 0x2450f8 │ │ │ │ + bleq 0x1c85cc │ │ │ │ @ instruction: 0xf8364652 │ │ │ │ @ instruction: 0xf7191f02 │ │ │ │ - ldrbmi pc, [sp, #-3935] @ 0xfffff0a1 @ │ │ │ │ + ldrbmi pc, [sp, #-3807] @ 0xfffff121 @ │ │ │ │ svceq 0x0002f827 │ │ │ │ strmi sp, [r0, #500]! @ 0x1f4 │ │ │ │ - bl 0x380834 │ │ │ │ + bl 0x380934 │ │ │ │ andcs r0, r0, r4, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - bl 0xfe9ca824 │ │ │ │ + bl 0xfe9ca924 │ │ │ │ ldrmi r0, [r0, #521] @ 0x209 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff8 │ │ │ │ @@ -256051,28 +256117,28 @@ │ │ │ │ strmi r9, [r1], sl, lsl #24 │ │ │ │ @ instruction: 0x460d469a │ │ │ │ mcrne 14, 4, r1, cr7, cr6, {4} │ │ │ │ @ instruction: 0xf884fa5f │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf1082c02 │ │ │ │ svclt 0x00180801 │ │ │ │ - b 0x14d746c │ │ │ │ + b 0x14d756c │ │ │ │ svclt 0x001408c8 │ │ │ │ strbmi r0, [r4], -r4, ror #1 │ │ │ │ - bleq 0x245078 │ │ │ │ - bleq 0x1c854c │ │ │ │ + bleq 0x245178 │ │ │ │ + bleq 0x1c864c │ │ │ │ @ instruction: 0xf8364652 │ │ │ │ @ instruction: 0xf71a1f02 │ │ │ │ - ldrbmi pc, [sp, #-3437] @ 0xfffff293 @ │ │ │ │ + ldrbmi pc, [sp, #-3309] @ 0xfffff313 @ │ │ │ │ svceq 0x0002f827 │ │ │ │ strmi sp, [r0, #500]! @ 0x1f4 │ │ │ │ - bl 0x3808b4 │ │ │ │ + bl 0x3809b4 │ │ │ │ andcs r0, r0, r4, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - bl 0xfe9ca8a4 │ │ │ │ + bl 0xfe9ca9a4 │ │ │ │ ldrmi r0, [r0, #521] @ 0x209 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff8 │ │ │ │ @@ -256083,28 +256149,28 @@ │ │ │ │ strmi r9, [r1], sl, lsl #24 │ │ │ │ @ instruction: 0x460d469a │ │ │ │ mcrne 14, 4, r1, cr7, cr6, {4} │ │ │ │ @ instruction: 0xf884fa5f │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf1082c02 │ │ │ │ svclt 0x00180801 │ │ │ │ - b 0x14d74ec │ │ │ │ + b 0x14d75ec │ │ │ │ svclt 0x001408c8 │ │ │ │ strbmi r0, [r4], -r4, ror #1 │ │ │ │ - bleq 0x2450f8 │ │ │ │ - bleq 0x1c85cc │ │ │ │ + bleq 0x2451f8 │ │ │ │ + bleq 0x1c86cc │ │ │ │ @ instruction: 0xf8364652 │ │ │ │ @ instruction: 0xf7191f02 │ │ │ │ - ldrbmi pc, [sp, #-4043] @ 0xfffff035 @ │ │ │ │ + ldrbmi pc, [sp, #-3915] @ 0xfffff0b5 @ │ │ │ │ svceq 0x0002f827 │ │ │ │ strmi sp, [r0, #500]! @ 0x1f4 │ │ │ │ - bl 0x380934 │ │ │ │ + bl 0x380a34 │ │ │ │ andcs r0, r0, r4, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - bl 0xfe9ca924 │ │ │ │ + bl 0xfe9caa24 │ │ │ │ ldrmi r0, [r0, #521] @ 0x209 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff8 │ │ │ │ @@ -256115,28 +256181,28 @@ │ │ │ │ strmi r9, [r1], sl, lsl #24 │ │ │ │ @ instruction: 0x460d469a │ │ │ │ svcne 0x00071f16 │ │ │ │ @ instruction: 0xf884fa5f │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf1082c02 │ │ │ │ svclt 0x00180801 │ │ │ │ - b 0x14d756c │ │ │ │ + b 0x14d766c │ │ │ │ svclt 0x001408c8 │ │ │ │ strbmi r0, [r4], -r4, ror #1 │ │ │ │ - bleq 0x245178 │ │ │ │ - bleq 0x2486cc │ │ │ │ + bleq 0x245278 │ │ │ │ + bleq 0x2487cc │ │ │ │ @ instruction: 0xf8564652 │ │ │ │ @ instruction: 0xf71a1f04 │ │ │ │ - ldrbmi pc, [sp, #-2905] @ 0xfffff4a7 @ │ │ │ │ + ldrbmi pc, [sp, #-2777] @ 0xfffff527 @ │ │ │ │ svceq 0x0004f847 │ │ │ │ strmi sp, [r0, #500]! @ 0x1f4 │ │ │ │ - bl 0x3809b4 │ │ │ │ + bl 0x380ab4 │ │ │ │ andcs r0, r0, r4, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - bl 0xfe9ca9a4 │ │ │ │ + bl 0xfe9caaa4 │ │ │ │ ldrmi r0, [r0, #521] @ 0x209 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff8 │ │ │ │ @@ -256144,33 +256210,33 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r1], r3, lsl #1 │ │ │ │ @ instruction: 0x460d469b │ │ │ │ streq pc, [r8], -r2, lsr #3 │ │ │ │ streq pc, [r8, -r0, lsr #3] │ │ │ │ - blx 0x18f160c │ │ │ │ + blx 0x18f170c │ │ │ │ vmlal.u8 , d20, d4 │ │ │ │ stccs 4, cr2, [r2], {1} │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ - bl 0x15bf08 │ │ │ │ + bl 0x15c008 │ │ │ │ ldm r5!, {r2, r9, fp}^ │ │ │ │ ldmib r6!, {r1, r8}^ │ │ │ │ @ instruction: 0xf8cd2302 │ │ │ │ @ instruction: 0xf71ab000 │ │ │ │ - ldrbmi pc, [r5, #-2969] @ 0xfffff467 @ │ │ │ │ + ldrbmi pc, [r5, #-2841] @ 0xfffff4e7 @ │ │ │ │ smlatteq r2, r7, r9, lr │ │ │ │ strmi sp, [r0, #499]! @ 0x1f3 │ │ │ │ - bl 0x380a3c │ │ │ │ + bl 0x380b3c │ │ │ │ andcs r0, r0, r4, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - bl 0xfe9caa2c │ │ │ │ + bl 0xfe9cab2c │ │ │ │ ldrmi r0, [r0, #521] @ 0x209 │ │ │ │ strdlt sp, [r3], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ @@ -256185,32 +256251,32 @@ │ │ │ │ vmlal.u , d20, d3[5] │ │ │ │ stccs 4, cr2, [r2], {1} │ │ │ │ streq pc, [r1, -r7, lsl #2] │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ strbeq lr, [r7, pc, asr #20] │ │ │ │ strls fp, [r1, -lr, lsl #30] │ │ │ │ movwls r0, #4323 @ 0x10e3 │ │ │ │ - bl 0x171284 │ │ │ │ + bl 0x171384 │ │ │ │ @ instruction: 0xf8350903 │ │ │ │ ldrbmi r1, [r2], -r2, lsl #22 │ │ │ │ svcmi 0x0002f836 │ │ │ │ @ instruction: 0xf7194608 │ │ │ │ - @ instruction: 0xf3c0ff03 │ │ │ │ - b 0x11cb2d0 │ │ │ │ + vmull.p8 , d16, d3 │ │ │ │ + b 0x11cb3d0 │ │ │ │ vld2. {d3-d6}, [r0], r4 │ │ │ │ addslt r4, fp, #0, 4 │ │ │ │ svcmi 0x00f8f5b2 │ │ │ │ strmi fp, [r3], -r8, asr #31 │ │ │ │ @ instruction: 0xf82b454d │ │ │ │ mvnle r3, r2, lsl #30 │ │ │ │ addsmi r9, pc, #1024 @ 0x400 │ │ │ │ - bl 0x340adc │ │ │ │ + bl 0x340bdc │ │ │ │ andcs r0, r0, r3, lsl #8 │ │ │ │ stmia r4!, {r8, sp}^ │ │ │ │ - bl 0xfea0aacc │ │ │ │ + bl 0xfea0abcc │ │ │ │ addsmi r0, pc, #8, 6 @ 0x20000000 │ │ │ │ strdlt sp, [r3], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ @@ -256221,35 +256287,35 @@ │ │ │ │ ldrmi fp, [fp], r3, lsl #1 │ │ │ │ strmi r4, [lr], -r1, lsl #13 │ │ │ │ stcls 15, cr1, [ip, #-92] @ 0xffffffa4 │ │ │ │ @ instruction: 0xf885fa5f │ │ │ │ strcs pc, [r1, #-965] @ 0xfffffc3b │ │ │ │ @ instruction: 0xf1082d02 │ │ │ │ svclt 0x00180801 │ │ │ │ - b 0x14d7b14 │ │ │ │ + b 0x14d7c14 │ │ │ │ svclt 0x000e08c8 │ │ │ │ andhi pc, r4, sp, asr #17 │ │ │ │ movwls r0, #4331 @ 0x10eb │ │ │ │ - blls 0x152334 │ │ │ │ - beq 0x205328 │ │ │ │ - blne 0x248880 │ │ │ │ + blls 0x152434 │ │ │ │ + beq 0x205428 │ │ │ │ + blne 0x248980 │ │ │ │ @ instruction: 0xf857465a │ │ │ │ strmi r4, [r8], -r4, lsl #30 │ │ │ │ - blx 0xfe14839c │ │ │ │ + blx 0x14849c │ │ │ │ andmi pc, r0, #32 │ │ │ │ strbvc lr, [r4], #2626 @ 0xa42 │ │ │ │ svcmi 0x00fff1b2 │ │ │ │ strmi fp, [r4], -r8, lsl #31 │ │ │ │ @ instruction: 0xf8454556 │ │ │ │ mvnle r4, r4, lsl #30 │ │ │ │ ldrmi r9, [r8, #2817] @ 0xb01 │ │ │ │ - bl 0x380b78 │ │ │ │ + bl 0x380c78 │ │ │ │ andcs r0, r0, r3, lsl #10 │ │ │ │ stmia r5!, {r8, sp}^ │ │ │ │ - bl 0xfea4ab68 │ │ │ │ + bl 0xfea4ac68 │ │ │ │ ldrmi r0, [r8, #777] @ 0x309 │ │ │ │ strdlt sp, [r3], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ @@ -256260,37 +256326,37 @@ │ │ │ │ strmi fp, [r7], -r7, lsl #1 │ │ │ │ @ instruction: 0xf04f4618 │ │ │ │ @ instruction: 0xf6c70a00 │ │ │ │ @ instruction: 0x460c7af0 │ │ │ │ @ instruction: 0xf1a29d10 │ │ │ │ @ instruction: 0xf04f0608 │ │ │ │ strls r0, [r5, -r0, lsl #16] │ │ │ │ - blx 0xfe28912a │ │ │ │ + blx 0xfe28922a │ │ │ │ strcs pc, [r1, #-965] @ 0xfffffc3b │ │ │ │ @ instruction: 0xf10b2d02 │ │ │ │ svclt 0x00180b01 │ │ │ │ - b 0x14d7bc0 │ │ │ │ + b 0x14d7cc0 │ │ │ │ svclt 0x00140bcb │ │ │ │ ldrbmi r0, [fp], -fp, ror #1 │ │ │ │ streq pc, [r8, #-423] @ 0xfffffe59 │ │ │ │ - blcc 0x204f00 │ │ │ │ + blcc 0x205000 │ │ │ │ stmdbeq r3, {r0, r8, r9, fp, sp, lr, pc} │ │ │ │ ldm r4!, {r0, r1, r7, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf8cd2302 │ │ │ │ ldrmi fp, [r0], -r0 │ │ │ │ svcvc 0x0008f856 │ │ │ │ @ instruction: 0xf71a4619 │ │ │ │ - @ instruction: 0xf021faab │ │ │ │ + @ instruction: 0xf021fa2b │ │ │ │ strmi r4, [r0, #768] @ 0x300 │ │ │ │ svceq 0x0008f845 │ │ │ │ andeq lr, r3, #124928 @ 0x1e800 │ │ │ │ - b 0x11fa498 │ │ │ │ + b 0x11fa598 │ │ │ │ strbmi r7, [ip, #-455] @ 0xfffffe39 │ │ │ │ mvnle r6, r9, rrx │ │ │ │ - blcc 0x204f78 │ │ │ │ + blcc 0x205078 │ │ │ │ ldrmi r9, [fp, #3845] @ 0xf05 │ │ │ │ ldrtmi sp, [fp], #-2311 @ 0xfffff6f9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r3, r8, lr │ │ │ │ ldrmi r1, [r3, #3034] @ 0xbda │ │ │ │ strdlt sp, [r7], -sl │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ @@ -256305,22 +256371,22 @@ │ │ │ │ strmi r9, [r0], sl, lsl #24 │ │ │ │ @ instruction: 0x460d469a │ │ │ │ @ instruction: 0xf1a01e96 │ │ │ │ rsclt r0, r7, #2048 @ 0x800 │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf1072c02 │ │ │ │ svclt 0x00180701 │ │ │ │ - b 0x14d7864 │ │ │ │ + b 0x14d7964 │ │ │ │ svclt 0x001407c7 │ │ │ │ ldrtmi r0, [ip], -r4, ror #1 │ │ │ │ stmdbeq r4, {r0, r8, r9, fp, sp, lr, pc} │ │ │ │ - bleq 0x1c8944 │ │ │ │ + bleq 0x1c8a44 │ │ │ │ @ instruction: 0xf8364652 │ │ │ │ @ instruction: 0xf7191f02 │ │ │ │ - strbmi pc, [sp, #-2523] @ 0xfffff625 @ │ │ │ │ + strbmi pc, [sp, #-2395] @ 0xfffff6a5 @ │ │ │ │ andeq pc, lr, r0, asr #7 │ │ │ │ svceq 0x0002f82b │ │ │ │ adcmi sp, r7, #-2147483588 @ 0x8000003c │ │ │ │ strbmi sp, [r4], #-2312 @ 0xfffff6f8 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r4, r8, lr │ │ │ │ movweq lr, #35748 @ 0x8ba4 │ │ │ │ @@ -256337,22 +256403,22 @@ │ │ │ │ strmi r9, [r0], sl, lsl #24 │ │ │ │ @ instruction: 0x460d469a │ │ │ │ @ instruction: 0xf1a01f16 │ │ │ │ rsclt r0, r7, #4, 22 @ 0x1000 │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf1072c02 │ │ │ │ svclt 0x00180701 │ │ │ │ - b 0x14d78e4 │ │ │ │ + b 0x14d79e4 │ │ │ │ svclt 0x001407c7 │ │ │ │ ldrtmi r0, [ip], -r4, ror #1 │ │ │ │ stmdbeq r4, {r0, r8, r9, fp, sp, lr, pc} │ │ │ │ - bleq 0x248a44 │ │ │ │ + bleq 0x248b44 │ │ │ │ @ instruction: 0xf8564652 │ │ │ │ @ instruction: 0xf7191f04 │ │ │ │ - strbmi pc, [sp, #-2591] @ 0xfffff5e1 @ │ │ │ │ + strbmi pc, [sp, #-2463] @ 0xfffff661 @ │ │ │ │ andmi pc, r0, r0, lsr #32 │ │ │ │ svceq 0x0004f84b │ │ │ │ adcmi sp, r7, #-2147483588 @ 0x8000003c │ │ │ │ strbmi sp, [r4], #-2312 @ 0xfffff6f8 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r4, r8, lr │ │ │ │ movweq lr, #35748 @ 0x8ba4 │ │ │ │ @@ -256366,34 +256432,34 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r1], r3, lsl #1 │ │ │ │ @ instruction: 0x460d469b │ │ │ │ streq pc, [r8, -r2, lsr #3] │ │ │ │ streq pc, [r8], -r0, lsr #3 │ │ │ │ - blx 0x18f1984 │ │ │ │ + blx 0x18f1a84 │ │ │ │ vmlal.u8 , d20, d4 │ │ │ │ stccs 4, cr2, [r2], {1} │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ - bl 0x15c280 │ │ │ │ + bl 0x15c380 │ │ │ │ ldm r5!, {r2, r9, fp}^ │ │ │ │ ldmib r7!, {r1, r8}^ │ │ │ │ @ instruction: 0xf8cd2302 │ │ │ │ @ instruction: 0xf719b000 │ │ │ │ - @ instruction: 0xf846fb19 │ │ │ │ + @ instruction: 0xf846fa99 │ │ │ │ @ instruction: 0xf0210f08 │ │ │ │ ldrbmi r4, [r5, #-256] @ 0xffffff00 │ │ │ │ mvnsle r6, r1, ror r0 │ │ │ │ stmdble r8, {r5, r7, r8, sl, lr} │ │ │ │ andcs r4, r0, ip, asr #8 │ │ │ │ stmia r4!, {r8, sp}^ │ │ │ │ - bl 0xfea0ada8 │ │ │ │ + bl 0xfea0aea8 │ │ │ │ ldrmi r0, [r8, #777] @ 0x309 │ │ │ │ strdlt sp, [r3], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ @@ -256404,31 +256470,31 @@ │ │ │ │ strmi r9, [r0], sl, lsl #24 │ │ │ │ @ instruction: 0x460d469a │ │ │ │ @ instruction: 0xf1a01e96 │ │ │ │ rsclt r0, r7, #2048 @ 0x800 │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf1072c02 │ │ │ │ svclt 0x00180701 │ │ │ │ - b 0x14d79f0 │ │ │ │ + b 0x14d7af0 │ │ │ │ svclt 0x001407c7 │ │ │ │ ldrtmi r0, [ip], -r4, ror #1 │ │ │ │ stmdbeq r4, {r0, r8, r9, fp, sp, lr, pc} │ │ │ │ - bleq 0x1c8ad0 │ │ │ │ + bleq 0x1c8bd0 │ │ │ │ @ instruction: 0xf8364652 │ │ │ │ @ instruction: 0xf7191f02 │ │ │ │ - vld2.8 {d15,d17}, [r0 :64], r5 │ │ │ │ + vld2.32 {d15-d16}, [r0 :64], r5 │ │ │ │ @ instruction: 0xf5b34300 │ │ │ │ svclt 0x00d84ff8 │ │ │ │ andeq pc, lr, r0, asr #7 │ │ │ │ @ instruction: 0xf82b454d │ │ │ │ mvnle r0, r2, lsl #30 │ │ │ │ stmdble r8, {r0, r1, r2, r5, r7, r9, lr} │ │ │ │ andcs r4, r0, r4, asr #8 │ │ │ │ stmia r4!, {r8, sp}^ │ │ │ │ - bl 0xfea0ae34 │ │ │ │ + bl 0xfea0af34 │ │ │ │ addsmi r0, pc, #8, 6 @ 0x20000000 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff8 │ │ │ │ @@ -256439,31 +256505,31 @@ │ │ │ │ strmi r9, [r0], sl, lsl #24 │ │ │ │ @ instruction: 0x460d469a │ │ │ │ @ instruction: 0xf1a01f16 │ │ │ │ rsclt r0, r7, #4, 22 @ 0x1000 │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf1072c02 │ │ │ │ svclt 0x00180701 │ │ │ │ - b 0x14d7a7c │ │ │ │ + b 0x14d7b7c │ │ │ │ svclt 0x001407c7 │ │ │ │ ldrtmi r0, [ip], -r4, ror #1 │ │ │ │ stmdbeq r4, {r0, r8, r9, fp, sp, lr, pc} │ │ │ │ - bleq 0x248bdc │ │ │ │ + bleq 0x248cdc │ │ │ │ @ instruction: 0xf8564652 │ │ │ │ @ instruction: 0xf7191f04 │ │ │ │ - @ instruction: 0xf020f953 │ │ │ │ + @ instruction: 0xf020f8d3 │ │ │ │ @ instruction: 0xf1b34300 │ │ │ │ svclt 0x00884fff │ │ │ │ strbmi r4, [sp, #-1539] @ 0xfffff9fd │ │ │ │ svccc 0x0004f84b │ │ │ │ adcmi sp, r7, #-2147483589 @ 0x8000003b │ │ │ │ - bl 0x340ed0 │ │ │ │ + bl 0x340fd0 │ │ │ │ andcs r0, r0, r4, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - bl 0xfe9caec0 │ │ │ │ + bl 0xfe9cafc0 │ │ │ │ addsmi r0, r7, #8, 4 @ 0x80000000 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff8 │ │ │ │ @@ -256472,41 +256538,41 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ ldrmi fp, [sl], r5, lsl #1 │ │ │ │ @ instruction: 0xf1a2460d │ │ │ │ @ instruction: 0xf1a00708 │ │ │ │ @ instruction: 0xf04f0608 │ │ │ │ stcls 8, cr0, [lr], {-0} │ │ │ │ - blx 0xfe24947a │ │ │ │ + blx 0xfe24957a │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf10b2c02 │ │ │ │ svclt 0x00180b01 │ │ │ │ - b 0x14d7b10 │ │ │ │ + b 0x14d7c10 │ │ │ │ svclt 0x00140bcb │ │ │ │ ldrbmi r0, [fp], -r3, ror #1 │ │ │ │ @ instruction: 0xf6c72400 │ │ │ │ stmib sp, {r4, r5, r6, r7, sl, ip, sp, lr}^ │ │ │ │ - bl 0x159728 │ │ │ │ + bl 0x159828 │ │ │ │ strmi r0, [r3], r3, lsl #18 │ │ │ │ movwcs lr, #10743 @ 0x29f7 │ │ │ │ strdeq lr, [r2, -r5] │ │ │ │ andge pc, r0, sp, asr #17 │ │ │ │ - blx 0x1148798 │ │ │ │ + @ instruction: 0xf9c0f719 │ │ │ │ movwmi pc, #33 @ 0x21 @ │ │ │ │ @ instruction: 0xf8464580 │ │ │ │ - bl 0x1e0e760 │ │ │ │ + bl 0x1e0e860 │ │ │ │ svclt 0x00380203 │ │ │ │ strbmi r4, [sp, #-1547] @ 0xfffff9f5 │ │ │ │ mvnle r6, r3, ror r0 │ │ │ │ ldrbmi r9, [r8], -r2, lsl #22 │ │ │ │ ldrdlt pc, [ip], -sp │ │ │ │ stmdble r7, {r0, r1, r3, r4, r7, r8, sl, lr} │ │ │ │ strcs r4, [r0], #-1027 @ 0xfffffbfd │ │ │ │ stmia r3!, {r8, sl, sp}^ │ │ │ │ - bne 0x79bf6c │ │ │ │ + bne 0x79c06c │ │ │ │ ldmle sl!, {r0, r1, r4, r7, r8, sl, lr}^ │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff0 │ │ │ │ @@ -256517,22 +256583,22 @@ │ │ │ │ strmi r9, [r0], sl, lsl #24 │ │ │ │ @ instruction: 0x460d469a │ │ │ │ @ instruction: 0xf1a01e96 │ │ │ │ rsclt r0, r7, #2048 @ 0x800 │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf1072c02 │ │ │ │ svclt 0x00180701 │ │ │ │ - b 0x14d7bb4 │ │ │ │ + b 0x14d7cb4 │ │ │ │ svclt 0x001407c7 │ │ │ │ ldrtmi r0, [ip], -r4, ror #1 │ │ │ │ stmdbeq r4, {r0, r8, r9, fp, sp, lr, pc} │ │ │ │ - bleq 0x1c8c94 │ │ │ │ + bleq 0x1c8d94 │ │ │ │ @ instruction: 0xf8364652 │ │ │ │ @ instruction: 0xf72e1f02 │ │ │ │ - blx 0xfed48ef0 │ │ │ │ + blx 0xfed48df0 │ │ │ │ strbmi pc, [sp, #-128] @ 0xffffff80 @ │ │ │ │ subsne lr, r0, pc, asr #20 │ │ │ │ andeq pc, r0, r0, asr #3 │ │ │ │ svceq 0x0002f82b │ │ │ │ adcmi sp, r7, #-2147483589 @ 0x8000003b │ │ │ │ strbmi sp, [r4], #-2312 @ 0xfffff6f8 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ @@ -256551,22 +256617,22 @@ │ │ │ │ strmi r9, [r0], sl, lsl #24 │ │ │ │ @ instruction: 0x460d469a │ │ │ │ @ instruction: 0xf1a01f16 │ │ │ │ rsclt r0, r7, #4, 22 @ 0x1000 │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf1072c02 │ │ │ │ svclt 0x00180701 │ │ │ │ - b 0x14d7c3c │ │ │ │ + b 0x14d7d3c │ │ │ │ svclt 0x001407c7 │ │ │ │ ldrtmi r0, [ip], -r4, ror #1 │ │ │ │ stmdbeq r4, {r0, r8, r9, fp, sp, lr, pc} │ │ │ │ - bleq 0x248d9c │ │ │ │ + bleq 0x248e9c │ │ │ │ @ instruction: 0xf8564652 │ │ │ │ @ instruction: 0xf72e1f04 │ │ │ │ - blx 0xfed48f20 │ │ │ │ + blx 0xfed48e20 │ │ │ │ strbmi pc, [sp, #-128] @ 0xffffff80 @ │ │ │ │ subsne lr, r0, pc, asr #20 │ │ │ │ andeq pc, r0, r0, asr #3 │ │ │ │ svceq 0x0004f84b │ │ │ │ adcmi sp, r7, #-2147483589 @ 0x8000003b │ │ │ │ strbmi sp, [r4], #-2312 @ 0xfffff6f8 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ @@ -256582,36 +256648,36 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r1], r3, lsl #1 │ │ │ │ @ instruction: 0x460d469b │ │ │ │ streq pc, [r8, -r2, lsr #3] │ │ │ │ streq pc, [r8], -r0, lsr #3 │ │ │ │ - blx 0x18f1ce4 │ │ │ │ + blx 0x18f1de4 │ │ │ │ vmlal.u8 , d20, d4 │ │ │ │ stccs 4, cr2, [r2], {1} │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ - bl 0x15c5e0 │ │ │ │ + bl 0x15c6e0 │ │ │ │ ldmib r7!, {r2, r9, fp}^ │ │ │ │ ldm r5!, {r1, r8, r9, sp}^ │ │ │ │ @ instruction: 0xf8cd0102 │ │ │ │ @ instruction: 0xf72eb000 │ │ │ │ - blx 0xfed49088 │ │ │ │ + blx 0xfed48f88 │ │ │ │ ldrbmi pc, [r5, #-128] @ 0xffffff80 @ │ │ │ │ subsne lr, r0, pc, asr #20 │ │ │ │ movweq pc, #448 @ 0x1c0 @ │ │ │ │ svccc 0x0008f846 │ │ │ │ mvnle r6, r3, ror r0 │ │ │ │ stmdble r8, {r5, r7, r8, sl, lr} │ │ │ │ andcs r4, r0, ip, asr #8 │ │ │ │ stmia r4!, {r8, sp}^ │ │ │ │ - bl 0xfea0b110 │ │ │ │ + bl 0xfea0b210 │ │ │ │ ldrmi r0, [r8, #777] @ 0x309 │ │ │ │ strdlt sp, [r3], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ @@ -256622,30 +256688,30 @@ │ │ │ │ strmi r9, [r0], sl, lsl #24 │ │ │ │ @ instruction: 0x460d469a │ │ │ │ @ instruction: 0xf1a01e96 │ │ │ │ rsclt r0, r7, #2048 @ 0x800 │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf1072c02 │ │ │ │ svclt 0x00180701 │ │ │ │ - b 0x14d7d58 │ │ │ │ + b 0x14d7e58 │ │ │ │ svclt 0x001407c7 │ │ │ │ ldrtmi r0, [ip], -r4, ror #1 │ │ │ │ stmdbeq r4, {r0, r8, r9, fp, sp, lr, pc} │ │ │ │ - blne 0x1c8e38 │ │ │ │ + blne 0x1c8f38 │ │ │ │ @ instruction: 0xf8364652 │ │ │ │ @ instruction: 0xf72d0f02 │ │ │ │ - stmdacs r0, {r0, r1, r4, r5, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r4, r5, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ andcs fp, r0, r8, asr #31 │ │ │ │ @ instruction: 0xf82b454d │ │ │ │ mvnle r0, r2, lsl #30 │ │ │ │ stmdble r8, {r0, r1, r2, r5, r7, r9, lr} │ │ │ │ andcs r4, r0, r4, asr #8 │ │ │ │ stmia r4!, {r8, sp}^ │ │ │ │ - bl 0xfea0b198 │ │ │ │ + bl 0xfea0b298 │ │ │ │ addsmi r0, pc, #8, 6 @ 0x20000000 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff8 │ │ │ │ @@ -256656,30 +256722,30 @@ │ │ │ │ strmi r9, [r0], sl, lsl #24 │ │ │ │ @ instruction: 0x460d469a │ │ │ │ @ instruction: 0xf1a01f16 │ │ │ │ rsclt r0, r7, #4, 22 @ 0x1000 │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf1072c02 │ │ │ │ svclt 0x00180701 │ │ │ │ - b 0x14d7de0 │ │ │ │ + b 0x14d7ee0 │ │ │ │ svclt 0x001407c7 │ │ │ │ ldrtmi r0, [ip], -r4, ror #1 │ │ │ │ stmdbeq r4, {r0, r8, r9, fp, sp, lr, pc} │ │ │ │ - blne 0x248f40 │ │ │ │ + blne 0x249040 │ │ │ │ @ instruction: 0xf8564652 │ │ │ │ @ instruction: 0xf72d0f04 │ │ │ │ - stmdacs r0, {r0, r1, r2, r4, r5, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r2, r4, r5, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ andcs fp, r0, r8, asr #31 │ │ │ │ @ instruction: 0xf84b454d │ │ │ │ mvnle r0, r4, lsl #30 │ │ │ │ stmdble r8, {r0, r1, r2, r5, r7, r9, lr} │ │ │ │ andcs r4, r0, r4, asr #8 │ │ │ │ stmia r4!, {r8, sp}^ │ │ │ │ - bl 0xfea0b220 │ │ │ │ + bl 0xfea0b320 │ │ │ │ addsmi r0, pc, #8, 6 @ 0x20000000 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff8 │ │ │ │ @@ -256687,27 +256753,27 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r1], r3, lsl #1 │ │ │ │ @ instruction: 0x460d469b │ │ │ │ streq pc, [r8, -r2, lsr #3] │ │ │ │ streq pc, [r8], -r0, lsr #3 │ │ │ │ - blx 0x18f1e88 │ │ │ │ + blx 0x18f1f88 │ │ │ │ vmlal.u8 , d20, d4 │ │ │ │ stccs 4, cr2, [r2], {1} │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ - bl 0x15c784 │ │ │ │ + bl 0x15c884 │ │ │ │ ldm r5!, {r2, r9, fp}^ │ │ │ │ ldmib r7!, {r1, r8, r9, sp}^ │ │ │ │ @ instruction: 0xf8cd0102 │ │ │ │ @ instruction: 0xf72db000 │ │ │ │ - stmdacs r0, {r0, r1, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ andcs fp, r0, r8, asr #31 │ │ │ │ svceq 0x0008f846 │ │ │ │ rsbsvs r4, r0, r5, asr r5 │ │ │ │ strmi sp, [r0, #493]! @ 0x1ed │ │ │ │ strbmi sp, [ip], #-2312 @ 0xfffff6f8 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ @@ -256727,22 +256793,22 @@ │ │ │ │ strmi r9, [r0], sl, lsl #24 │ │ │ │ @ instruction: 0x460d469a │ │ │ │ @ instruction: 0xf1a01e96 │ │ │ │ rsclt r0, r7, #2048 @ 0x800 │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf1072c02 │ │ │ │ svclt 0x00180701 │ │ │ │ - b 0x14d7efc │ │ │ │ + b 0x14d7ffc │ │ │ │ svclt 0x001407c7 │ │ │ │ ldrtmi r0, [ip], -r4, ror #1 │ │ │ │ stmdbeq r4, {r0, r8, r9, fp, sp, lr, pc} │ │ │ │ - blne 0x1c8fdc │ │ │ │ + blne 0x1c90dc │ │ │ │ @ instruction: 0xf8364652 │ │ │ │ @ instruction: 0xf72d0f02 │ │ │ │ - strbmi pc, [sp, #-3873] @ 0xfffff0df @ │ │ │ │ + strbmi pc, [sp, #-3745] @ 0xfffff15f @ │ │ │ │ rscvc lr, r0, pc, asr #20 │ │ │ │ svceq 0x0002f82b │ │ │ │ adcmi sp, r7, #-2147483588 @ 0x8000003c │ │ │ │ strbmi sp, [r4], #-2312 @ 0xfffff6f8 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r4, r8, lr │ │ │ │ movweq lr, #35748 @ 0x8ba4 │ │ │ │ @@ -256759,22 +256825,22 @@ │ │ │ │ strmi r9, [r0], sl, lsl #24 │ │ │ │ @ instruction: 0x460d469a │ │ │ │ @ instruction: 0xf1a01f16 │ │ │ │ rsclt r0, r7, #4, 22 @ 0x1000 │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf1072c02 │ │ │ │ svclt 0x00180701 │ │ │ │ - b 0x14d7f7c │ │ │ │ + b 0x14d807c │ │ │ │ svclt 0x001407c7 │ │ │ │ ldrtmi r0, [ip], -r4, ror #1 │ │ │ │ stmdbeq r4, {r0, r8, r9, fp, sp, lr, pc} │ │ │ │ - blne 0x2490dc │ │ │ │ + blne 0x2491dc │ │ │ │ @ instruction: 0xf8564652 │ │ │ │ @ instruction: 0xf72d0f04 │ │ │ │ - strbmi pc, [sp, #-3817] @ 0xfffff117 @ │ │ │ │ + strbmi pc, [sp, #-3689] @ 0xfffff197 @ │ │ │ │ rscvc lr, r0, pc, asr #20 │ │ │ │ svceq 0x0004f84b │ │ │ │ adcmi sp, r7, #-2147483588 @ 0x8000003c │ │ │ │ strbmi sp, [r4], #-2312 @ 0xfffff6f8 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r4, r8, lr │ │ │ │ movweq lr, #35748 @ 0x8ba4 │ │ │ │ @@ -256788,27 +256854,27 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r1], r3, lsl #1 │ │ │ │ @ instruction: 0x460d469b │ │ │ │ streq pc, [r8, -r2, lsr #3] │ │ │ │ streq pc, [r8], -r0, lsr #3 │ │ │ │ - blx 0x18f201c │ │ │ │ + blx 0x18f211c │ │ │ │ vmlal.u8 , d20, d4 │ │ │ │ stccs 4, cr2, [r2], {1} │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ - bl 0x15c918 │ │ │ │ + bl 0x15ca18 │ │ │ │ ldm r5!, {r2, r9, fp}^ │ │ │ │ ldmib r7!, {r1, r8, r9, sp}^ │ │ │ │ @ instruction: 0xf8cd0102 │ │ │ │ @ instruction: 0xf72db000 │ │ │ │ - @ instruction: 0x17c3fef9 │ │ │ │ + @ instruction: 0x17c3fe79 │ │ │ │ svccc 0x0008f846 │ │ │ │ rsbsvs r4, r3, r5, asr r5 │ │ │ │ strmi sp, [r0, #497]! @ 0x1f1 │ │ │ │ strbmi sp, [ip], #-2312 @ 0xfffff6f8 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r4, r8, lr │ │ │ │ movweq lr, #39844 @ 0x9ba4 │ │ │ │ @@ -256826,32 +256892,32 @@ │ │ │ │ strmi r9, [r0], sl, lsl #24 │ │ │ │ @ instruction: 0x460d469a │ │ │ │ @ instruction: 0xf1a01e96 │ │ │ │ rsclt r0, r7, #2048 @ 0x800 │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf1072c02 │ │ │ │ svclt 0x00180701 │ │ │ │ - b 0x14d8088 │ │ │ │ + b 0x14d8188 │ │ │ │ svclt 0x001407c7 │ │ │ │ ldrtmi r0, [ip], -r4, ror #1 │ │ │ │ stmdbeq r4, {r0, r8, r9, fp, sp, lr, pc} │ │ │ │ - blne 0x1c9168 │ │ │ │ + blne 0x1c9268 │ │ │ │ @ instruction: 0xf8364652 │ │ │ │ @ instruction: 0xf3c10f02 │ │ │ │ vaddw.u8 q8, q0, d14 │ │ │ │ @ instruction: 0xf72d000e │ │ │ │ - stmdacs r0, {r0, r1, r2, r4, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r2, r4, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ andcs fp, r0, r8, asr #31 │ │ │ │ @ instruction: 0xf82b454d │ │ │ │ mvnle r0, r2, lsl #30 │ │ │ │ andle r4, r8, #188, 4 @ 0xc000000b │ │ │ │ andcs r4, r0, r4, asr #8 │ │ │ │ stmia r4!, {r8, sp}^ │ │ │ │ - bl 0xfea0b4d0 │ │ │ │ + bl 0xfea0b5d0 │ │ │ │ addsmi r0, pc, #8, 6 @ 0x20000000 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff8 │ │ │ │ @@ -256862,32 +256928,32 @@ │ │ │ │ strmi r9, [r0], sl, lsl #24 │ │ │ │ @ instruction: 0x460d469a │ │ │ │ @ instruction: 0xf1a01f16 │ │ │ │ rsclt r0, r7, #4, 22 @ 0x1000 │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf1072c02 │ │ │ │ svclt 0x00180701 │ │ │ │ - b 0x14d8118 │ │ │ │ + b 0x14d8218 │ │ │ │ svclt 0x001407c7 │ │ │ │ ldrtmi r0, [ip], -r4, ror #1 │ │ │ │ stmdbeq r4, {r0, r8, r9, fp, sp, lr, pc} │ │ │ │ - blne 0x249278 │ │ │ │ + blne 0x249378 │ │ │ │ @ instruction: 0xf8564652 │ │ │ │ @ instruction: 0xf0210f04 │ │ │ │ @ instruction: 0xf0204100 │ │ │ │ @ instruction: 0xf72d4000 │ │ │ │ - stmdacs r0, {r0, r1, r2, r4, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r2, r4, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ andcs fp, r0, r8, asr #31 │ │ │ │ @ instruction: 0xf84b454d │ │ │ │ mvnle r0, r4, lsl #30 │ │ │ │ andle r4, r8, #188, 4 @ 0xc000000b │ │ │ │ andcs r4, r0, r4, asr #8 │ │ │ │ stmia r4!, {r8, sp}^ │ │ │ │ - bl 0xfea0b560 │ │ │ │ + bl 0xfea0b660 │ │ │ │ addsmi r0, pc, #8, 6 @ 0x20000000 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff8 │ │ │ │ @@ -256895,30 +256961,30 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r1], r3, lsl #1 │ │ │ │ @ instruction: 0x460c469b │ │ │ │ streq pc, [r8], -r2, lsr #3 │ │ │ │ streq pc, [r8, -r0, lsr #3] │ │ │ │ - blx 0x18f25c8 │ │ │ │ + blx 0x18f26c8 │ │ │ │ vmlal.u8 , d21, d5 │ │ │ │ stccs 5, cr2, [r2, #-4] │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ strcc fp, [r1, #-3864] @ 0xfffff0e8 │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ rsceq fp, sp, r4, lsl pc │ │ │ │ - bl 0x15cac8 │ │ │ │ + bl 0x15cbc8 │ │ │ │ @ instruction: 0xf8560a05 │ │ │ │ ldmib r4, {r3, r8, r9, sl, fp}^ │ │ │ │ @ instruction: 0xf8cd2300 │ │ │ │ strcc fp, [r8], #-0 │ │ │ │ @ instruction: 0xf0236871 │ │ │ │ @ instruction: 0xf0214300 │ │ │ │ @ instruction: 0xf72d4100 │ │ │ │ - stmdacs r0, {r0, r2, r3, r4, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r2, r3, r4, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ andcs fp, r0, r8, asr #31 │ │ │ │ svceq 0x0008f847 │ │ │ │ rsbsvs r4, r8, r4, asr r5 │ │ │ │ strbmi sp, [r5, #-487] @ 0xfffffe19 │ │ │ │ strbmi sp, [sp], #-520 @ 0xfffffdf8 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ @@ -256938,24 +257004,24 @@ │ │ │ │ strmi r9, [r0], sl, lsl #24 │ │ │ │ @ instruction: 0x460d469a │ │ │ │ @ instruction: 0xf1a01e96 │ │ │ │ rsclt r0, r7, #2048 @ 0x800 │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf1072c02 │ │ │ │ svclt 0x00180701 │ │ │ │ - b 0x14d8248 │ │ │ │ + b 0x14d8348 │ │ │ │ svclt 0x001407c7 │ │ │ │ ldrtmi r0, [ip], -r4, ror #1 │ │ │ │ stmdbeq r4, {r0, r8, r9, fp, sp, lr, pc} │ │ │ │ - blne 0x1c9328 │ │ │ │ + blne 0x1c9428 │ │ │ │ @ instruction: 0xf8364652 │ │ │ │ @ instruction: 0xf3c10f02 │ │ │ │ vaddw.u8 q8, q0, d14 │ │ │ │ @ instruction: 0xf72d000e │ │ │ │ - strbmi pc, [sp, #-3447] @ 0xfffff289 @ │ │ │ │ + strbmi pc, [sp, #-3319] @ 0xfffff309 @ │ │ │ │ rscvc lr, r0, pc, asr #20 │ │ │ │ svceq 0x0002f82b │ │ │ │ adcsmi sp, ip, #-2147483589 @ 0x8000003b │ │ │ │ strbmi sp, [r4], #-520 @ 0xfffffdf8 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r4, r8, lr │ │ │ │ movweq lr, #35748 @ 0x8ba4 │ │ │ │ @@ -256972,24 +257038,24 @@ │ │ │ │ strmi r9, [r0], sl, lsl #24 │ │ │ │ @ instruction: 0x460d469a │ │ │ │ @ instruction: 0xf1a01f16 │ │ │ │ rsclt r0, r7, #4, 22 @ 0x1000 │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf1072c02 │ │ │ │ svclt 0x00180701 │ │ │ │ - b 0x14d82d0 │ │ │ │ + b 0x14d83d0 │ │ │ │ svclt 0x001407c7 │ │ │ │ ldrtmi r0, [ip], -r4, ror #1 │ │ │ │ stmdbeq r4, {r0, r8, r9, fp, sp, lr, pc} │ │ │ │ - blne 0x249430 │ │ │ │ + blne 0x249530 │ │ │ │ @ instruction: 0xf8564652 │ │ │ │ @ instruction: 0xf0210f04 │ │ │ │ @ instruction: 0xf0204100 │ │ │ │ @ instruction: 0xf72d4000 │ │ │ │ - strbmi pc, [sp, #-3387] @ 0xfffff2c5 @ │ │ │ │ + strbmi pc, [sp, #-3259] @ 0xfffff345 @ │ │ │ │ rscvc lr, r0, pc, asr #20 │ │ │ │ svceq 0x0004f84b │ │ │ │ adcsmi sp, ip, #-2147483589 @ 0x8000003b │ │ │ │ strbmi sp, [r4], #-520 @ 0xfffffdf8 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r4, r8, lr │ │ │ │ movweq lr, #35748 @ 0x8ba4 │ │ │ │ @@ -257003,30 +257069,30 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r1], r3, lsl #1 │ │ │ │ @ instruction: 0x460c469b │ │ │ │ streq pc, [r8], -r2, lsr #3 │ │ │ │ streq pc, [r8, -r0, lsr #3] │ │ │ │ - blx 0x18f2778 │ │ │ │ + blx 0x18f2878 │ │ │ │ vmlal.u8 , d21, d5 │ │ │ │ stccs 5, cr2, [r2, #-4] │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ strcc fp, [r1, #-3864] @ 0xfffff0e8 │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ rsceq fp, sp, r4, lsl pc │ │ │ │ - bl 0x15cc78 │ │ │ │ + bl 0x15cd78 │ │ │ │ @ instruction: 0xf8560a05 │ │ │ │ ldmib r4, {r3, r8, r9, sl, fp}^ │ │ │ │ @ instruction: 0xf8cd2300 │ │ │ │ strcc fp, [r8], #-0 │ │ │ │ @ instruction: 0xf0236871 │ │ │ │ @ instruction: 0xf0214300 │ │ │ │ @ instruction: 0xf72d4100 │ │ │ │ - strbne pc, [r3, r5, asr #26] @ │ │ │ │ + strbne pc, [r3, r5, asr #25] @ │ │ │ │ svccc 0x0008f847 │ │ │ │ rsbsvs r4, fp, r4, asr r5 │ │ │ │ strbmi sp, [r5, #-491] @ 0xfffffe15 │ │ │ │ strbmi sp, [sp], #-520 @ 0xfffffdf8 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r5, r8, lr │ │ │ │ movweq lr, #39845 @ 0x9ba5 │ │ │ │ @@ -257044,28 +257110,28 @@ │ │ │ │ strmi r9, [r1], sl, lsl #24 │ │ │ │ @ instruction: 0x460d469a │ │ │ │ mcrne 14, 4, r1, cr7, cr6, {4} │ │ │ │ @ instruction: 0xf884fa5f │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf1082c02 │ │ │ │ svclt 0x00180801 │ │ │ │ - b 0x14d83f0 │ │ │ │ + b 0x14d84f0 │ │ │ │ svclt 0x001408c8 │ │ │ │ strbmi r0, [r4], -r4, ror #1 │ │ │ │ - bleq 0x245ffc │ │ │ │ - bleq 0x1c94d0 │ │ │ │ + bleq 0x2460fc │ │ │ │ + bleq 0x1c95d0 │ │ │ │ @ instruction: 0xf8364652 │ │ │ │ @ instruction: 0xf72c1f02 │ │ │ │ - ldrbmi pc, [sp, #-4023] @ 0xfffff049 @ │ │ │ │ + ldrbmi pc, [sp, #-3895] @ 0xfffff0c9 @ │ │ │ │ svceq 0x0002f827 │ │ │ │ strmi sp, [r0, #500]! @ 0x1f4 │ │ │ │ - bl 0x381838 │ │ │ │ + bl 0x381938 │ │ │ │ andcs r0, r0, r4, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - bl 0xfe9cb828 │ │ │ │ + bl 0xfe9cb928 │ │ │ │ ldrmi r0, [r0, #521] @ 0x209 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff8 │ │ │ │ @@ -257076,28 +257142,28 @@ │ │ │ │ strmi r9, [r1], sl, lsl #24 │ │ │ │ @ instruction: 0x460d469a │ │ │ │ svcne 0x00071f16 │ │ │ │ @ instruction: 0xf884fa5f │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf1082c02 │ │ │ │ svclt 0x00180801 │ │ │ │ - b 0x14d8470 │ │ │ │ + b 0x14d8570 │ │ │ │ svclt 0x001408c8 │ │ │ │ strbmi r0, [r4], -r4, ror #1 │ │ │ │ - bleq 0x24607c │ │ │ │ - bleq 0x2495d0 │ │ │ │ + bleq 0x24617c │ │ │ │ + bleq 0x2496d0 │ │ │ │ @ instruction: 0xf8564652 │ │ │ │ @ instruction: 0xf72c1f04 │ │ │ │ - ldrbmi pc, [sp, #-4023] @ 0xfffff049 @ │ │ │ │ + ldrbmi pc, [sp, #-3895] @ 0xfffff0c9 @ │ │ │ │ svceq 0x0004f847 │ │ │ │ strmi sp, [r0, #500]! @ 0x1f4 │ │ │ │ - bl 0x3818b8 │ │ │ │ + bl 0x3819b8 │ │ │ │ andcs r0, r0, r4, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - bl 0xfe9cb8a8 │ │ │ │ + bl 0xfe9cb9a8 │ │ │ │ ldrmi r0, [r0, #521] @ 0x209 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff8 │ │ │ │ @@ -257105,33 +257171,33 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r1], r3, lsl #1 │ │ │ │ @ instruction: 0x460d469b │ │ │ │ streq pc, [r8], -r2, lsr #3 │ │ │ │ streq pc, [r8, -r0, lsr #3] │ │ │ │ - blx 0x18f2510 │ │ │ │ + blx 0x18f2610 │ │ │ │ vmlal.u8 , d20, d4 │ │ │ │ stccs 4, cr2, [r2], {1} │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ - bl 0x15ce0c │ │ │ │ + bl 0x15cf0c │ │ │ │ ldm r5!, {r2, r9, fp}^ │ │ │ │ ldmib r6!, {r1, r8}^ │ │ │ │ @ instruction: 0xf8cd2302 │ │ │ │ @ instruction: 0xf72cb000 │ │ │ │ - ldrbmi pc, [r5, #-3987] @ 0xfffff06d @ │ │ │ │ + ldrbmi pc, [r5, #-3859] @ 0xfffff0ed @ │ │ │ │ smlatteq r2, r7, r9, lr │ │ │ │ strmi sp, [r0, #499]! @ 0x1f3 │ │ │ │ - bl 0x381940 │ │ │ │ + bl 0x381a40 │ │ │ │ andcs r0, r0, r4, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - bl 0xfe9cb930 │ │ │ │ + bl 0xfe9cba30 │ │ │ │ ldrmi r0, [r0, #521] @ 0x209 │ │ │ │ strdlt sp, [r3], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ @@ -257142,28 +257208,28 @@ │ │ │ │ strmi r9, [r1], sl, lsl #24 │ │ │ │ @ instruction: 0x460d469a │ │ │ │ mcrne 14, 4, r1, cr7, cr6, {4} │ │ │ │ @ instruction: 0xf884fa5f │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf1082c02 │ │ │ │ svclt 0x00180801 │ │ │ │ - b 0x14d8578 │ │ │ │ + b 0x14d8678 │ │ │ │ svclt 0x001408c8 │ │ │ │ strbmi r0, [r4], -r4, ror #1 │ │ │ │ - bleq 0x246184 │ │ │ │ - bleq 0x1c9658 │ │ │ │ + bleq 0x246284 │ │ │ │ + bleq 0x1c9758 │ │ │ │ @ instruction: 0xf8364652 │ │ │ │ @ instruction: 0xf72c1f02 │ │ │ │ - ldrbmi pc, [sp, #-3843] @ 0xfffff0fd @ │ │ │ │ + ldrbmi pc, [sp, #-3715] @ 0xfffff17d @ │ │ │ │ svceq 0x0002f827 │ │ │ │ strmi sp, [r0, #500]! @ 0x1f4 │ │ │ │ - bl 0x3819c0 │ │ │ │ + bl 0x381ac0 │ │ │ │ andcs r0, r0, r4, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - bl 0xfe9cb9b0 │ │ │ │ + bl 0xfe9cbab0 │ │ │ │ ldrmi r0, [r0, #521] @ 0x209 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff8 │ │ │ │ @@ -257174,28 +257240,28 @@ │ │ │ │ strmi r9, [r1], sl, lsl #24 │ │ │ │ @ instruction: 0x460d469a │ │ │ │ svcne 0x00071f16 │ │ │ │ @ instruction: 0xf884fa5f │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf1082c02 │ │ │ │ svclt 0x00180801 │ │ │ │ - b 0x14d85f8 │ │ │ │ + b 0x14d86f8 │ │ │ │ svclt 0x001408c8 │ │ │ │ strbmi r0, [r4], -r4, ror #1 │ │ │ │ - bleq 0x246204 │ │ │ │ - bleq 0x249758 │ │ │ │ + bleq 0x246304 │ │ │ │ + bleq 0x249858 │ │ │ │ @ instruction: 0xf8564652 │ │ │ │ @ instruction: 0xf72c1f04 │ │ │ │ - ldrbmi pc, [sp, #-3843] @ 0xfffff0fd @ │ │ │ │ + ldrbmi pc, [sp, #-3715] @ 0xfffff17d @ │ │ │ │ svceq 0x0004f847 │ │ │ │ strmi sp, [r0, #500]! @ 0x1f4 │ │ │ │ - bl 0x381a40 │ │ │ │ + bl 0x381b40 │ │ │ │ andcs r0, r0, r4, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - bl 0xfe9cba30 │ │ │ │ + bl 0xfe9cbb30 │ │ │ │ ldrmi r0, [r0, #521] @ 0x209 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff8 │ │ │ │ @@ -257203,33 +257269,33 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r1], r3, lsl #1 │ │ │ │ @ instruction: 0x460d469b │ │ │ │ streq pc, [r8], -r2, lsr #3 │ │ │ │ streq pc, [r8, -r0, lsr #3] │ │ │ │ - blx 0x18f2698 │ │ │ │ + blx 0x18f2798 │ │ │ │ vmlal.u8 , d20, d4 │ │ │ │ stccs 4, cr2, [r2], {1} │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ - bl 0x15cf94 │ │ │ │ + bl 0x15d094 │ │ │ │ ldm r5!, {r2, r9, fp}^ │ │ │ │ ldmib r6!, {r1, r8}^ │ │ │ │ @ instruction: 0xf8cd2302 │ │ │ │ @ instruction: 0xf72cb000 │ │ │ │ - ldrbmi pc, [r5, #-3887] @ 0xfffff0d1 @ │ │ │ │ + ldrbmi pc, [r5, #-3759] @ 0xfffff151 @ │ │ │ │ smlatteq r2, r7, r9, lr │ │ │ │ strmi sp, [r0, #499]! @ 0x1f3 │ │ │ │ - bl 0x381ac8 │ │ │ │ + bl 0x381bc8 │ │ │ │ andcs r0, r0, r4, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - bl 0xfe9cbab8 │ │ │ │ + bl 0xfe9cbbb8 │ │ │ │ ldrmi r0, [r0, #521] @ 0x209 │ │ │ │ strdlt sp, [r3], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ @@ -257240,28 +257306,28 @@ │ │ │ │ strmi r9, [r1], sl, lsl #24 │ │ │ │ @ instruction: 0x460d469a │ │ │ │ mcrne 14, 4, r1, cr7, cr6, {4} │ │ │ │ @ instruction: 0xf884fa5f │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf1082c02 │ │ │ │ svclt 0x00180801 │ │ │ │ - b 0x14d8700 │ │ │ │ + b 0x14d8800 │ │ │ │ svclt 0x001408c8 │ │ │ │ strbmi r0, [r4], -r4, ror #1 │ │ │ │ - bleq 0x24630c │ │ │ │ - bleq 0x1c97e0 │ │ │ │ + bleq 0x24640c │ │ │ │ + bleq 0x1c98e0 │ │ │ │ @ instruction: 0xf8364652 │ │ │ │ @ instruction: 0xf72c1f02 │ │ │ │ - ldrbmi pc, [sp, #-3635] @ 0xfffff1cd @ │ │ │ │ + ldrbmi pc, [sp, #-3507] @ 0xfffff24d @ │ │ │ │ svceq 0x0002f827 │ │ │ │ strmi sp, [r0, #500]! @ 0x1f4 │ │ │ │ - bl 0x381b48 │ │ │ │ + bl 0x381c48 │ │ │ │ andcs r0, r0, r4, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - bl 0xfe9cbb38 │ │ │ │ + bl 0xfe9cbc38 │ │ │ │ ldrmi r0, [r0, #521] @ 0x209 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff8 │ │ │ │ @@ -257272,28 +257338,28 @@ │ │ │ │ strmi r9, [r1], sl, lsl #24 │ │ │ │ @ instruction: 0x460d469a │ │ │ │ svcne 0x00071f16 │ │ │ │ @ instruction: 0xf884fa5f │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf1082c02 │ │ │ │ svclt 0x00180801 │ │ │ │ - b 0x14d8780 │ │ │ │ + b 0x14d8880 │ │ │ │ svclt 0x001408c8 │ │ │ │ strbmi r0, [r4], -r4, ror #1 │ │ │ │ - bleq 0x24638c │ │ │ │ - bleq 0x2498e0 │ │ │ │ + bleq 0x24648c │ │ │ │ + bleq 0x2499e0 │ │ │ │ @ instruction: 0xf8564652 │ │ │ │ @ instruction: 0xf72c1f04 │ │ │ │ - ldrbmi pc, [sp, #-3635] @ 0xfffff1cd @ │ │ │ │ + ldrbmi pc, [sp, #-3507] @ 0xfffff24d @ │ │ │ │ svceq 0x0004f847 │ │ │ │ strmi sp, [r0, #500]! @ 0x1f4 │ │ │ │ - bl 0x381bc8 │ │ │ │ + bl 0x381cc8 │ │ │ │ andcs r0, r0, r4, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - bl 0xfe9cbbb8 │ │ │ │ + bl 0xfe9cbcb8 │ │ │ │ ldrmi r0, [r0, #521] @ 0x209 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff8 │ │ │ │ @@ -257301,33 +257367,33 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r1], r3, lsl #1 │ │ │ │ @ instruction: 0x460d469b │ │ │ │ streq pc, [r8], -r2, lsr #3 │ │ │ │ streq pc, [r8, -r0, lsr #3] │ │ │ │ - blx 0x18f2820 │ │ │ │ + blx 0x18f2920 │ │ │ │ vmlal.u8 , d20, d4 │ │ │ │ stccs 4, cr2, [r2], {1} │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ - bl 0x15d11c │ │ │ │ + bl 0x15d21c │ │ │ │ ldm r5!, {r2, r9, fp}^ │ │ │ │ ldmib r6!, {r1, r8}^ │ │ │ │ @ instruction: 0xf8cd2302 │ │ │ │ @ instruction: 0xf72cb000 │ │ │ │ - ldrbmi pc, [r5, #-3619] @ 0xfffff1dd @ │ │ │ │ + ldrbmi pc, [r5, #-3491] @ 0xfffff25d @ │ │ │ │ smlatteq r2, r7, r9, lr │ │ │ │ strmi sp, [r0, #499]! @ 0x1f3 │ │ │ │ - bl 0x381c50 │ │ │ │ + bl 0x381d50 │ │ │ │ andcs r0, r0, r4, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - bl 0xfe9cbc40 │ │ │ │ + bl 0xfe9cbd40 │ │ │ │ ldrmi r0, [r0, #521] @ 0x209 │ │ │ │ strdlt sp, [r3], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ @@ -257338,28 +257404,28 @@ │ │ │ │ strmi r9, [r1], sl, lsl #24 │ │ │ │ @ instruction: 0x460d469a │ │ │ │ mcrne 14, 4, r1, cr7, cr6, {4} │ │ │ │ @ instruction: 0xf884fa5f │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf1082c02 │ │ │ │ svclt 0x00180801 │ │ │ │ - b 0x14d8888 │ │ │ │ + b 0x14d8988 │ │ │ │ svclt 0x001408c8 │ │ │ │ strbmi r0, [r4], -r4, ror #1 │ │ │ │ - bleq 0x246494 │ │ │ │ - bleq 0x1c9968 │ │ │ │ + bleq 0x246594 │ │ │ │ + bleq 0x1c9a68 │ │ │ │ @ instruction: 0xf8364652 │ │ │ │ @ instruction: 0xf72c1f02 │ │ │ │ - ldrbmi pc, [sp, #-3455] @ 0xfffff281 @ │ │ │ │ + ldrbmi pc, [sp, #-3327] @ 0xfffff301 @ │ │ │ │ svceq 0x0002f827 │ │ │ │ strmi sp, [r0, #500]! @ 0x1f4 │ │ │ │ - bl 0x381cd0 │ │ │ │ + bl 0x381dd0 │ │ │ │ andcs r0, r0, r4, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - bl 0xfe9cbcc0 │ │ │ │ + bl 0xfe9cbdc0 │ │ │ │ ldrmi r0, [r0, #521] @ 0x209 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff8 │ │ │ │ @@ -257370,28 +257436,28 @@ │ │ │ │ strmi r9, [r1], sl, lsl #24 │ │ │ │ @ instruction: 0x460d469a │ │ │ │ svcne 0x00071f16 │ │ │ │ @ instruction: 0xf884fa5f │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf1082c02 │ │ │ │ svclt 0x00180801 │ │ │ │ - b 0x14d8908 │ │ │ │ + b 0x14d8a08 │ │ │ │ svclt 0x001408c8 │ │ │ │ strbmi r0, [r4], -r4, ror #1 │ │ │ │ - bleq 0x246514 │ │ │ │ - bleq 0x249a68 │ │ │ │ + bleq 0x246614 │ │ │ │ + bleq 0x249b68 │ │ │ │ @ instruction: 0xf8564652 │ │ │ │ @ instruction: 0xf72c1f04 │ │ │ │ - ldrbmi pc, [sp, #-3455] @ 0xfffff281 @ │ │ │ │ + ldrbmi pc, [sp, #-3327] @ 0xfffff301 @ │ │ │ │ svceq 0x0004f847 │ │ │ │ strmi sp, [r0, #500]! @ 0x1f4 │ │ │ │ - bl 0x381d50 │ │ │ │ + bl 0x381e50 │ │ │ │ andcs r0, r0, r4, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - bl 0xfe9cbd40 │ │ │ │ + bl 0xfe9cbe40 │ │ │ │ ldrmi r0, [r0, #521] @ 0x209 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff8 │ │ │ │ @@ -257399,33 +257465,33 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r1], r3, lsl #1 │ │ │ │ @ instruction: 0x460d469b │ │ │ │ streq pc, [r8], -r2, lsr #3 │ │ │ │ streq pc, [r8, -r0, lsr #3] │ │ │ │ - blx 0x18f29a8 │ │ │ │ + blx 0x18f2aa8 │ │ │ │ vmlal.u8 , d20, d4 │ │ │ │ stccs 4, cr2, [r2], {1} │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ - bl 0x15d2a4 │ │ │ │ + bl 0x15d3a4 │ │ │ │ ldm r5!, {r2, r9, fp}^ │ │ │ │ ldmib r6!, {r1, r8}^ │ │ │ │ @ instruction: 0xf8cd2302 │ │ │ │ @ instruction: 0xf72cb000 │ │ │ │ - ldrbmi pc, [r5, #-3519] @ 0xfffff241 @ │ │ │ │ + ldrbmi pc, [r5, #-3391] @ 0xfffff2c1 @ │ │ │ │ smlatteq r2, r7, r9, lr │ │ │ │ strmi sp, [r0, #499]! @ 0x1f3 │ │ │ │ - bl 0x381dd8 │ │ │ │ + bl 0x381ed8 │ │ │ │ andcs r0, r0, r4, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - bl 0xfe9cbdc8 │ │ │ │ + bl 0xfe9cbec8 │ │ │ │ ldrmi r0, [r0, #521] @ 0x209 │ │ │ │ strdlt sp, [r3], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ @@ -257436,50 +257502,50 @@ │ │ │ │ ldrmi fp, [ip], -r3, lsl #1 │ │ │ │ strmi r4, [sp], -r2, lsl #13 │ │ │ │ svcls 0x000c1e96 │ │ │ │ @ instruction: 0xf987fa5f │ │ │ │ strcs pc, [r1, -r7, asr #7] │ │ │ │ @ instruction: 0xf1092f02 │ │ │ │ svclt 0x00180901 │ │ │ │ - b 0x14d9610 │ │ │ │ + b 0x14d9710 │ │ │ │ svclt 0x000e09c9 │ │ │ │ andls pc, r4, sp, asr #17 │ │ │ │ movwls r0, #4347 @ 0x10fb │ │ │ │ - blls 0x153438 │ │ │ │ + blls 0x153538 │ │ │ │ movwls r1, #2251 @ 0x8cb │ │ │ │ - blcs 0x143a68 │ │ │ │ + blcs 0x143b68 │ │ │ │ @ instruction: 0xf5bcbf08 │ │ │ │ strdle r4, [r5], -r8 @ │ │ │ │ - ldc2 7, cr15, [r4, #-96]! @ 0xffffffa0 │ │ │ │ + ldc2 7, cr15, [r4], #96 @ 0x60 │ │ │ │ strmi r4, [r1], -r2, lsr #12 │ │ │ │ addmi pc, r0, pc, asr #8 │ │ │ │ - @ instruction: 0xf8faf718 │ │ │ │ + @ instruction: 0xf87af718 │ │ │ │ @ instruction: 0xf8279b00 │ │ │ │ addsmi r0, sp, #2, 30 │ │ │ │ @ instruction: 0xf836d01f │ │ │ │ strtmi r8, [r1], -r2, lsl #30 │ │ │ │ - bleq 0x1c9b24 │ │ │ │ - ldc2l 7, cr15, [r2, #188] @ 0xbc │ │ │ │ + bleq 0x1c9c24 │ │ │ │ + ldc2l 7, cr15, [r2, #-188] @ 0xffffff44 │ │ │ │ strmi r4, [r3], r1, lsr #12 │ │ │ │ @ instruction: 0xf72f4640 │ │ │ │ - strmi pc, [r1], -sp, asr #27 │ │ │ │ + strmi pc, [r1], -sp, asr #26 │ │ │ │ movweq pc, #58315 @ 0xe3cb @ │ │ │ │ ldrbmi r4, [r8], -r2, lsr #12 │ │ │ │ stceq 3, cr15, [lr], {193} @ 0xc1 │ │ │ │ svcmi 0x00f8f5b3 │ │ │ │ @ instruction: 0xf1bcd1d7 │ │ │ │ bicsle r0, r9, r0, lsl #30 │ │ │ │ @ instruction: 0xf44f9b00 │ │ │ │ @ instruction: 0xf8274080 │ │ │ │ addsmi r0, sp, #2, 30 │ │ │ │ - blls 0x180204 │ │ │ │ + blls 0x180304 │ │ │ │ stmdble r8, {r0, r3, r4, r7, r8, sl, lr} │ │ │ │ andcs r4, r0, r3, asr r4 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - bl 0xfe9cbea0 │ │ │ │ + bl 0xfe9cbfa0 │ │ │ │ ldrmi r0, [r1, #522] @ 0x20a │ │ │ │ strdlt sp, [r3], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ @@ -257490,50 +257556,50 @@ │ │ │ │ ldrmi fp, [ip], -r3, lsl #1 │ │ │ │ strmi r4, [sp], -r2, lsl #13 │ │ │ │ svcls 0x000c1f16 │ │ │ │ @ instruction: 0xf987fa5f │ │ │ │ strcs pc, [r1, -r7, asr #7] │ │ │ │ @ instruction: 0xf1092f02 │ │ │ │ svclt 0x00180901 │ │ │ │ - b 0x14d96e8 │ │ │ │ + b 0x14d97e8 │ │ │ │ svclt 0x000e09c9 │ │ │ │ andls pc, r4, sp, asr #17 │ │ │ │ movwls r0, #4347 @ 0x10fb │ │ │ │ - blls 0x153710 │ │ │ │ + blls 0x153810 │ │ │ │ movwls r1, #2251 @ 0x8cb │ │ │ │ - blcs 0x143b40 │ │ │ │ + blcs 0x143c40 │ │ │ │ @ instruction: 0xf1bcbf08 │ │ │ │ strdle r4, [r5], -pc @ │ │ │ │ - @ instruction: 0xf896f719 │ │ │ │ + @ instruction: 0xf816f719 │ │ │ │ strmi r4, [r1], -r2, lsr #12 │ │ │ │ addmi pc, r0, pc, asr #32 │ │ │ │ - @ instruction: 0xf912f718 │ │ │ │ + @ instruction: 0xf892f718 │ │ │ │ @ instruction: 0xf8479b00 │ │ │ │ addsmi r0, sp, #4, 30 │ │ │ │ @ instruction: 0xf856d01f │ │ │ │ strtmi r8, [r1], -r4, lsl #30 │ │ │ │ - bleq 0x249c7c │ │ │ │ - ldc2l 7, cr15, [lr, #-188]! @ 0xffffff44 │ │ │ │ + bleq 0x249d7c │ │ │ │ + ldc2l 7, cr15, [lr], #188 @ 0xbc │ │ │ │ strmi r4, [r3], r1, lsr #12 │ │ │ │ @ instruction: 0xf72f4640 │ │ │ │ - @ instruction: 0xf02bfd79 │ │ │ │ + @ instruction: 0xf02bfcf9 │ │ │ │ strmi r4, [r1], -r0, lsl #6 │ │ │ │ ldrbmi r4, [r8], -r2, lsr #12 │ │ │ │ stcmi 0, cr15, [r0], {33} @ 0x21 │ │ │ │ svcmi 0x00fff1b3 │ │ │ │ @ instruction: 0xf1bcd1d7 │ │ │ │ bicsle r0, r9, r0, lsl #30 │ │ │ │ @ instruction: 0xf04f9b00 │ │ │ │ @ instruction: 0xf8474080 │ │ │ │ addsmi r0, sp, #4, 30 │ │ │ │ - blls 0x1802dc │ │ │ │ + blls 0x1803dc │ │ │ │ stmdble r8, {r0, r3, r4, r7, r8, sl, lr} │ │ │ │ andcs r4, r0, r3, asr r4 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - bl 0xfe9cbf78 │ │ │ │ + bl 0xfe9cc078 │ │ │ │ ldrmi r0, [r1, #522] @ 0x20a │ │ │ │ strdlt sp, [r3], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ @@ -257544,45 +257610,45 @@ │ │ │ │ ldrmi fp, [ip], -r3, lsl #1 │ │ │ │ strmi r4, [sp], -r2, lsl #13 │ │ │ │ svcls 0x000c1e96 │ │ │ │ @ instruction: 0xf987fa5f │ │ │ │ strcs pc, [r1, -r7, asr #7] │ │ │ │ @ instruction: 0xf1092f02 │ │ │ │ svclt 0x00180901 │ │ │ │ - b 0x14d97c0 │ │ │ │ + b 0x14d98c0 │ │ │ │ svclt 0x000e09c9 │ │ │ │ andls pc, r4, sp, asr #17 │ │ │ │ movwls r0, #4347 @ 0x10fb │ │ │ │ - blls 0x1535e8 │ │ │ │ + blls 0x1536e8 │ │ │ │ movwls r1, #2251 @ 0x8cb │ │ │ │ - blcs 0x143c2c │ │ │ │ + blcs 0x143d2c │ │ │ │ @ instruction: 0xf5bcbf08 │ │ │ │ strdle r4, [sl], -r8 @ │ │ │ │ - mrrc2 7, 1, pc, ip, cr8 @ │ │ │ │ + blx 0xff849942 │ │ │ │ strmi r4, [r1], -r2, lsr #12 │ │ │ │ addmi pc, r4, pc, asr #8 │ │ │ │ - @ instruction: 0xf822f718 │ │ │ │ + @ instruction: 0xffa2f717 │ │ │ │ vst1.8 {d20-d22}, [pc :128], r2 │ │ │ │ @ instruction: 0xf7224180 │ │ │ │ - blls 0x14a134 │ │ │ │ + blls 0x14a034 │ │ │ │ svceq 0x0002f827 │ │ │ │ mulsle pc, sp, r2 @ │ │ │ │ svchi 0x0002f836 │ │ │ │ @ instruction: 0xf8354621 │ │ │ │ @ instruction: 0xf72f0b02 │ │ │ │ - @ instruction: 0x4621fcf5 │ │ │ │ + @ instruction: 0x4621fc75 │ │ │ │ strbmi r4, [r0], -r3, lsl #13 │ │ │ │ - ldc2l 7, cr15, [r0], #188 @ 0xbc │ │ │ │ + ldc2l 7, cr15, [r0], #-188 @ 0xffffff44 │ │ │ │ vrsubhn.i16 d20, , │ │ │ │ strtmi r0, [r2], -lr, lsl #6 │ │ │ │ vmov.i32 q10, #-1744830464 @ 0x98000000 │ │ │ │ @ instruction: 0xf5b30c0e │ │ │ │ ldrshle r4, [r2, #248] @ 0xf8 │ │ │ │ svceq 0x0000f1bc │ │ │ │ - blls 0x140384 │ │ │ │ + blls 0x140484 │ │ │ │ rsbspl pc, r8, pc, asr #8 │ │ │ │ svceq 0x0002f827 │ │ │ │ @ instruction: 0xd1df429d │ │ │ │ ldrmi r9, [r9, #2817] @ 0xb01 │ │ │ │ ldrbmi sp, [r3], #-2312 @ 0xfffff6f8 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r3, r8, lr │ │ │ │ @@ -257601,189 +257667,189 @@ │ │ │ │ ldrmi fp, [ip], -r5, lsl #1 │ │ │ │ strmi r4, [sp], -r2, lsl #13 │ │ │ │ svcls 0x000e1f16 │ │ │ │ @ instruction: 0xf987fa5f │ │ │ │ strcs pc, [r1, -r7, asr #7] │ │ │ │ @ instruction: 0xf1092f02 │ │ │ │ svclt 0x00180901 │ │ │ │ - b 0x14d98a4 │ │ │ │ + b 0x14d99a4 │ │ │ │ svclt 0x000e09c9 │ │ │ │ andls pc, ip, sp, asr #17 │ │ │ │ movwls r0, #12539 @ 0x30fb │ │ │ │ vsubw.s8 q9, q2, d0 │ │ │ │ movwls r0, #9024 @ 0x2340 │ │ │ │ - blls 0x1d38d4 │ │ │ │ + blls 0x1d39d4 │ │ │ │ movwls r1, #6347 @ 0x18cb │ │ │ │ - blcs 0x143d14 │ │ │ │ + blcs 0x143e14 │ │ │ │ @ instruction: 0xf1bcbf08 │ │ │ │ strdle r4, [r9], -pc @ │ │ │ │ - @ instruction: 0xffb4f718 │ │ │ │ + @ instruction: 0xff34f718 │ │ │ │ strmi r4, [r1], -r2, lsr #12 │ │ │ │ - @ instruction: 0xf7189802 │ │ │ │ - @ instruction: 0x4622f831 │ │ │ │ + @ instruction: 0xf7179802 │ │ │ │ + @ instruction: 0x4622ffb1 │ │ │ │ orrmi pc, r0, pc, asr #32 │ │ │ │ - @ instruction: 0xf942f722 │ │ │ │ + @ instruction: 0xf8c2f722 │ │ │ │ @ instruction: 0xf8479b01 │ │ │ │ addsmi r0, sp, #4, 30 │ │ │ │ @ instruction: 0xf856d01f │ │ │ │ strtmi r8, [r1], -r4, lsl #30 │ │ │ │ - bleq 0x249e48 │ │ │ │ + bleq 0x249f48 │ │ │ │ ldc2 7, cr15, [r8], {47} @ 0x2f │ │ │ │ strmi r4, [r3], r1, lsr #12 │ │ │ │ @ instruction: 0xf72f4640 │ │ │ │ - @ instruction: 0xf02bfc93 │ │ │ │ + @ instruction: 0xf02bfc13 │ │ │ │ strmi r4, [r1], -r0, lsl #6 │ │ │ │ ldrbmi r4, [r8], -r2, lsr #12 │ │ │ │ stcmi 0, cr15, [r0], {33} @ 0x21 │ │ │ │ svcmi 0x00fff1b3 │ │ │ │ @ instruction: 0xf1bcd1d3 │ │ │ │ bicsle r0, r5, r0, lsl #30 │ │ │ │ @ instruction: 0xf04f9b01 │ │ │ │ @ instruction: 0xf847507f │ │ │ │ addsmi r0, sp, #4, 30 │ │ │ │ - blls 0x2004a8 │ │ │ │ + blls 0x2005a8 │ │ │ │ stmdble r8, {r0, r3, r4, r7, r8, sl, lr} │ │ │ │ andcs r4, r0, r3, asr r4 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - bl 0xfe9cc144 │ │ │ │ + bl 0xfe9cc244 │ │ │ │ ldrmi r0, [r1, #522] @ 0x20a │ │ │ │ strdlt sp, [r5], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrmi r9, [r8], sl, lsl #26 │ │ │ │ cdpne 6, 8, cr4, cr15, cr4, {0} │ │ │ │ - blx 0x18d37cc │ │ │ │ + blx 0x18d38cc │ │ │ │ @ instruction: 0xf3c5f985 │ │ │ │ stccs 5, cr2, [r2, #-4] │ │ │ │ stmdbeq r1, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ strcc fp, [r1, #-3864] @ 0xfffff0e8 │ │ │ │ stmibeq r9, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ rsceq fp, sp, r4, lsl pc │ │ │ │ - bl 0x11d6c4 │ │ │ │ + bl 0x11d7c4 │ │ │ │ @ instruction: 0xf8b40a05 │ │ │ │ strbmi fp, [r2], -r0 │ │ │ │ svcne 0x0002f836 │ │ │ │ svceq 0x0002f837 │ │ │ │ - blx 0x1fc9a06 │ │ │ │ + blx 0xfffc9b04 │ │ │ │ strmi r4, [r1], -r2, asr #12 │ │ │ │ @ instruction: 0xf7174658 │ │ │ │ - @ instruction: 0xf824ff3d │ │ │ │ + @ instruction: 0xf824febd │ │ │ │ ldrbmi r0, [r4, #-2818] @ 0xfffff4fe │ │ │ │ strmi sp, [r9, #493]! @ 0x1ed │ │ │ │ andcs sp, r0, r7, lsl #18 │ │ │ │ - blne 0xc541c0 │ │ │ │ + blne 0xc542c0 │ │ │ │ smlatteq r2, r4, r8, lr │ │ │ │ ldrmi r1, [r9, #2403] @ 0x963 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff8 │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrmi r9, [r8], sl, lsl #26 │ │ │ │ svcne 0x000f4604 │ │ │ │ - blx 0x18d3a54 │ │ │ │ + blx 0x18d3b54 │ │ │ │ @ instruction: 0xf3c5f985 │ │ │ │ stccs 5, cr2, [r2, #-4] │ │ │ │ stmdbeq r1, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ strcc fp, [r1, #-3864] @ 0xfffff0e8 │ │ │ │ stmibeq r9, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ rsceq fp, sp, r4, lsl pc │ │ │ │ - bl 0x11d74c │ │ │ │ + bl 0x11d84c │ │ │ │ @ instruction: 0xf8d40a05 │ │ │ │ strbmi fp, [r2], -r0 │ │ │ │ svcne 0x0004f856 │ │ │ │ svceq 0x0004f857 │ │ │ │ - @ instruction: 0xff04f718 │ │ │ │ + mcr2 7, 4, pc, cr4, cr8, {0} @ │ │ │ │ strmi r4, [r1], -r2, asr #12 │ │ │ │ @ instruction: 0xf7174658 │ │ │ │ - @ instruction: 0xf844ff01 │ │ │ │ + @ instruction: 0xf844fe81 │ │ │ │ ldrbmi r0, [r4, #-2820] @ 0xfffff4fc │ │ │ │ strmi sp, [r9, #493]! @ 0x1ed │ │ │ │ andcs sp, r0, r7, lsl #18 │ │ │ │ - blne 0xc54248 │ │ │ │ + blne 0xc54348 │ │ │ │ smlatteq r2, r4, r8, lr │ │ │ │ ldrmi r1, [r9, #2403] @ 0x963 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff8 │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrmi r9, [r8], sl, lsl #26 │ │ │ │ cdpne 6, 8, cr4, cr15, cr4, {0} │ │ │ │ - blx 0x18d38dc │ │ │ │ + blx 0x18d39dc │ │ │ │ @ instruction: 0xf3c5f985 │ │ │ │ stccs 5, cr2, [r2, #-4] │ │ │ │ stmdbeq r1, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ strcc fp, [r1, #-3864] @ 0xfffff0e8 │ │ │ │ stmibeq r9, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ rsceq fp, sp, r4, lsl pc │ │ │ │ - bl 0x11d7d4 │ │ │ │ + bl 0x11d8d4 │ │ │ │ @ instruction: 0xf8b40a05 │ │ │ │ strbmi fp, [r2], -r0 │ │ │ │ svcne 0x0002f836 │ │ │ │ svceq 0x0002f837 │ │ │ │ - blx 0xffdc9b14 │ │ │ │ + blx 0x1dc9c14 │ │ │ │ strmi r4, [r1], -r2, asr #12 │ │ │ │ @ instruction: 0xf7174658 │ │ │ │ - @ instruction: 0xf824feb9 │ │ │ │ + @ instruction: 0xf824fe39 │ │ │ │ ldrbmi r0, [r4, #-2818] @ 0xfffff4fe │ │ │ │ strmi sp, [r9, #493]! @ 0x1ed │ │ │ │ andcs sp, r0, r7, lsl #18 │ │ │ │ - blne 0xc542d0 │ │ │ │ + blne 0xc543d0 │ │ │ │ smlatteq r2, r4, r8, lr │ │ │ │ ldrmi r1, [r9, #2403] @ 0x963 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff8 │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrmi r9, [r8], sl, lsl #26 │ │ │ │ svcne 0x000f4604 │ │ │ │ - blx 0x18d3b64 │ │ │ │ + blx 0x18d3c64 │ │ │ │ @ instruction: 0xf3c5f985 │ │ │ │ stccs 5, cr2, [r2, #-4] │ │ │ │ stmdbeq r1, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ strcc fp, [r1, #-3864] @ 0xfffff0e8 │ │ │ │ stmibeq r9, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ rsceq fp, sp, r4, lsl pc │ │ │ │ - bl 0x11d85c │ │ │ │ + bl 0x11d95c │ │ │ │ @ instruction: 0xf8d40a05 │ │ │ │ strbmi fp, [r2], -r0 │ │ │ │ svcne 0x0004f856 │ │ │ │ svceq 0x0004f857 │ │ │ │ - mrc2 7, 3, pc, cr12, cr8, {0} │ │ │ │ + ldc2l 7, cr15, [ip, #96]! @ 0x60 │ │ │ │ strmi r4, [r1], -r2, asr #12 │ │ │ │ @ instruction: 0xf7174658 │ │ │ │ - @ instruction: 0xf844fef9 │ │ │ │ + @ instruction: 0xf844fe79 │ │ │ │ ldrbmi r0, [r4, #-2820] @ 0xfffff4fc │ │ │ │ strmi sp, [r9, #493]! @ 0x1ed │ │ │ │ andcs sp, r0, r7, lsl #18 │ │ │ │ - blne 0xc54358 │ │ │ │ + blne 0xc54458 │ │ │ │ smlatteq r2, r4, r8, lr │ │ │ │ ldrmi r1, [r9, #2403] @ 0x963 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -257794,25 +257860,25 @@ │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrmi fp, [r9], r2, lsl #1 │ │ │ │ cdpne 6, 8, cr4, cr14, cr4, {0} │ │ │ │ rsclt r9, pc, #640 @ 0x280 │ │ │ │ strcs pc, [r1, #-965] @ 0xfffffc3b │ │ │ │ @ instruction: 0xf1072d02 │ │ │ │ svclt 0x00180701 │ │ │ │ - b 0x14d93a8 │ │ │ │ + b 0x14d94a8 │ │ │ │ svclt 0x001407c7 │ │ │ │ stmiaeq r5, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ mrcne 6, 4, r4, cr5, cr8, {5} │ │ │ │ - beq 0x346bb4 │ │ │ │ + beq 0x346cb4 │ │ │ │ movwcs r8, #2082 @ 0x822 │ │ │ │ svcne 0x0002f835 │ │ │ │ svceq 0x0002f836 │ │ │ │ andls pc, r0, sp, asr #17 │ │ │ │ - mcrr2 7, 1, pc, r2, cr12 @ │ │ │ │ - bleq 0x1ca05c │ │ │ │ + blx 0xff1c9d3a │ │ │ │ + bleq 0x1ca15c │ │ │ │ mvnsle r4, r4, asr r5 │ │ │ │ stmdble r8, {r0, r1, r2, r6, r8, sl, lr} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ andeq lr, r4, #168, 22 @ 0x2a000 │ │ │ │ smlatteq r2, r4, r8, lr │ │ │ │ addsmi r1, pc, #10682368 @ 0xa30000 │ │ │ │ strdlt sp, [r2], -sl │ │ │ │ @@ -257827,25 +257893,25 @@ │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrmi fp, [r9], r2, lsl #1 │ │ │ │ svcne 0x000e4604 │ │ │ │ rsclt r9, pc, #640 @ 0x280 │ │ │ │ strcs pc, [r1, #-965] @ 0xfffffc3b │ │ │ │ @ instruction: 0xf1072d02 │ │ │ │ svclt 0x00180701 │ │ │ │ - b 0x14d942c │ │ │ │ + b 0x14d952c │ │ │ │ svclt 0x001407c7 │ │ │ │ stmiaeq r5, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ svcne 0x001546b8 │ │ │ │ - beq 0x346c38 │ │ │ │ + beq 0x346d38 │ │ │ │ movwcs r6, #2082 @ 0x822 │ │ │ │ svcne 0x0004f855 │ │ │ │ svceq 0x0004f856 │ │ │ │ andls pc, r0, sp, asr #17 │ │ │ │ - ldc2 7, cr15, [r6, #-120] @ 0xffffff88 │ │ │ │ - bleq 0x24a160 │ │ │ │ + ldc2 7, cr15, [r6], {30} │ │ │ │ + bleq 0x24a260 │ │ │ │ mvnsle r4, r4, asr r5 │ │ │ │ stmdble r8, {r0, r1, r2, r6, r8, sl, lr} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ andeq lr, r4, #168, 22 @ 0x2a000 │ │ │ │ smlatteq r2, r4, r8, lr │ │ │ │ addsmi r1, pc, #10682368 @ 0xa30000 │ │ │ │ strdlt sp, [r2], -sl │ │ │ │ @@ -257863,24 +257929,24 @@ │ │ │ │ @ instruction: 0xf1a20708 │ │ │ │ @ instruction: 0xf04f0608 │ │ │ │ @ instruction: 0x9d0e0900 │ │ │ │ @ instruction: 0xf885fa5f │ │ │ │ strcs pc, [r1, #-965] @ 0xfffffc3b │ │ │ │ @ instruction: 0xf1082d02 │ │ │ │ svclt 0x00180801 │ │ │ │ - b 0x14d94bc │ │ │ │ + b 0x14d95bc │ │ │ │ svclt 0x001408c8 │ │ │ │ strbmi r0, [r5], -sp, ror #1 │ │ │ │ - beq 0x286cc4 │ │ │ │ + beq 0x286dc4 │ │ │ │ ldrdeq lr, [r0, -r4] │ │ │ │ movwcs lr, #10742 @ 0x29f6 │ │ │ │ - blls 0x1c6804 │ │ │ │ + blls 0x1c6904 │ │ │ │ smlabteq r0, sp, r9, lr │ │ │ │ strdeq lr, [r2, -r7] │ │ │ │ - ldc2 7, cr15, [r6, #120] @ 0x78 │ │ │ │ + ldc2 7, cr15, [r6, #-120] @ 0xffffff88 │ │ │ │ smlatteq r2, r4, r8, lr │ │ │ │ mvnle r4, r4, asr r5 │ │ │ │ stmdble r7, {r3, r5, r7, r8, sl, lr} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ stmia r4!, {r0, r2, r3, r5, r8, r9, fp, ip}^ │ │ │ │ stmdbne r3!, {r1, r8}^ │ │ │ │ ldmle sl!, {r3, r4, r7, r8, sl, lr}^ │ │ │ │ @@ -257896,25 +257962,25 @@ │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrmi fp, [r9], r2, lsl #1 │ │ │ │ cdpne 6, 8, cr4, cr14, cr4, {0} │ │ │ │ rsclt r9, pc, #640 @ 0x280 │ │ │ │ strcs pc, [r1, #-965] @ 0xfffffc3b │ │ │ │ @ instruction: 0xf1072d02 │ │ │ │ svclt 0x00180701 │ │ │ │ - b 0x14d9540 │ │ │ │ + b 0x14d9640 │ │ │ │ svclt 0x001407c7 │ │ │ │ stmiaeq r5, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ mrcne 6, 4, r4, cr5, cr8, {5} │ │ │ │ - beq 0x346d4c │ │ │ │ + beq 0x346e4c │ │ │ │ movwcs r8, #2082 @ 0x822 │ │ │ │ svcne 0x0002f835 │ │ │ │ svceq 0x0002f836 │ │ │ │ andls pc, r0, sp, asr #17 │ │ │ │ - mrc2 7, 7, pc, cr6, cr14, {0} │ │ │ │ - bleq 0x1ca1f4 │ │ │ │ + mrc2 7, 3, pc, cr6, cr14, {0} │ │ │ │ + bleq 0x1ca2f4 │ │ │ │ mvnsle r4, r4, asr r5 │ │ │ │ stmdble r8, {r0, r1, r2, r6, r8, sl, lr} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ andeq lr, r4, #168, 22 @ 0x2a000 │ │ │ │ smlatteq r2, r4, r8, lr │ │ │ │ addsmi r1, pc, #10682368 @ 0xa30000 │ │ │ │ strdlt sp, [r2], -sl │ │ │ │ @@ -257930,25 +257996,25 @@ │ │ │ │ ldrmi fp, [sl], r2, lsl #1 │ │ │ │ cdpne 6, 8, cr4, cr15, cr4, {0} │ │ │ │ stcls 14, cr1, [sl, #-600] @ 0xfffffda8 │ │ │ │ @ instruction: 0xf885fa5f │ │ │ │ strcs pc, [r1, #-965] @ 0xfffffc3b │ │ │ │ @ instruction: 0xf1082d02 │ │ │ │ svclt 0x00180801 │ │ │ │ - b 0x14d95c8 │ │ │ │ + b 0x14d96c8 │ │ │ │ svclt 0x001408c8 │ │ │ │ strbmi r0, [r5], -sp, ror #1 │ │ │ │ stmdbeq r5, {r8, r9, fp, sp, lr, pc} │ │ │ │ svceq 0x0002f837 │ │ │ │ stmdahi r2!, {r8, r9, sp} │ │ │ │ svcne 0x0002f836 │ │ │ │ andmi pc, r0, r0, lsl #9 │ │ │ │ andge pc, r0, sp, asr #17 │ │ │ │ - blx 0xdc9e5a │ │ │ │ - bleq 0x1ca27c │ │ │ │ + blx 0xfedc9f58 │ │ │ │ + bleq 0x1ca37c │ │ │ │ mvnle r4, ip, asr #10 │ │ │ │ stmdble r7, {r3, r5, r7, r8, sl, lr} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ stmia r4!, {r0, r2, r3, r5, r8, r9, fp, ip}^ │ │ │ │ stmdbne r3!, {r1, r8}^ │ │ │ │ ldmle sl!, {r3, r4, r7, r8, sl, lr}^ │ │ │ │ andcs fp, r0, r2 │ │ │ │ @@ -257964,25 +258030,25 @@ │ │ │ │ ldrmi fp, [sl], r2, lsl #1 │ │ │ │ svcne 0x000f4604 │ │ │ │ stcls 15, cr1, [sl, #-88] @ 0xffffffa8 │ │ │ │ @ instruction: 0xf885fa5f │ │ │ │ strcs pc, [r1, #-965] @ 0xfffffc3b │ │ │ │ @ instruction: 0xf1082d02 │ │ │ │ svclt 0x00180801 │ │ │ │ - b 0x14d9650 │ │ │ │ + b 0x14d9750 │ │ │ │ svclt 0x001408c8 │ │ │ │ strbmi r0, [r5], -sp, ror #1 │ │ │ │ stmdbeq r5, {r8, r9, fp, sp, lr, pc} │ │ │ │ svceq 0x0004f857 │ │ │ │ stmdavs r2!, {r8, r9, sp} │ │ │ │ svcne 0x0004f856 │ │ │ │ andmi pc, r0, r0, lsl #2 │ │ │ │ andge pc, r0, sp, asr #17 │ │ │ │ - stc2 7, cr15, [r4], {30} │ │ │ │ - bleq 0x24a384 │ │ │ │ + blx 0xfe249fea │ │ │ │ + bleq 0x24a484 │ │ │ │ mvnle r4, ip, asr #10 │ │ │ │ stmdble r7, {r3, r5, r7, r8, sl, lr} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ stmia r4!, {r0, r2, r3, r5, r8, r9, fp, ip}^ │ │ │ │ stmdbne r3!, {r1, r8}^ │ │ │ │ ldmle sl!, {r3, r4, r7, r8, sl, lr}^ │ │ │ │ andcs fp, r0, r2 │ │ │ │ @@ -258000,30 +258066,30 @@ │ │ │ │ @ instruction: 0xf1a20508 │ │ │ │ @ instruction: 0xf04f0708 │ │ │ │ @ instruction: 0x9e0e0900 │ │ │ │ @ instruction: 0xf886fa5f │ │ │ │ strcs pc, [r1], -r6, asr #7 │ │ │ │ @ instruction: 0xf1082e02 │ │ │ │ svclt 0x00180801 │ │ │ │ - b 0x14d9ae0 │ │ │ │ + b 0x14d9be0 │ │ │ │ svclt 0x001408c8 │ │ │ │ @ instruction: 0x464600f6 │ │ │ │ - beq 0x2c6ee8 │ │ │ │ + beq 0x2c6fe8 │ │ │ │ svceq 0x0008f855 │ │ │ │ movwcs lr, #2516 @ 0x9d4 │ │ │ │ movwcs lr, #2509 @ 0x9cd │ │ │ │ - blls 0x1c6a2c │ │ │ │ + blls 0x1c6b2c │ │ │ │ ldmib r7!, {r0, r3, r5, r6, fp, sp, lr}^ │ │ │ │ @ instruction: 0xf1012302 │ │ │ │ @ instruction: 0xf71e4100 │ │ │ │ - stmia r4!, {r0, r7, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + stmia r4!, {r0, sl, fp, ip, sp, lr, pc}^ │ │ │ │ ldrbmi r0, [r4, #-258] @ 0xfffffefe │ │ │ │ ldrmi sp, [r0, #492]! @ 0x1ec │ │ │ │ andcs sp, r0, r7, lsl #18 │ │ │ │ - blne 0xe94718 │ │ │ │ + blne 0xe94818 │ │ │ │ smlatteq r2, r4, r8, lr │ │ │ │ ldrmi r1, [r8, #2467] @ 0x9a3 │ │ │ │ strdlt sp, [r5], -sl │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @@ -258035,25 +258101,25 @@ │ │ │ │ ldrmi fp, [sl], r2, lsl #1 │ │ │ │ cdpne 6, 8, cr4, cr15, cr4, {0} │ │ │ │ stcls 14, cr1, [sl, #-600] @ 0xfffffda8 │ │ │ │ @ instruction: 0xf885fa5f │ │ │ │ strcs pc, [r1, #-965] @ 0xfffffc3b │ │ │ │ @ instruction: 0xf1082d02 │ │ │ │ svclt 0x00180801 │ │ │ │ - b 0x14d976c │ │ │ │ + b 0x14d986c │ │ │ │ svclt 0x001408c8 │ │ │ │ strbmi r0, [r5], -sp, ror #1 │ │ │ │ stmdbeq r5, {r8, r9, fp, sp, lr, pc} │ │ │ │ svceq 0x0002f837 │ │ │ │ stmdahi r2!, {r8, r9, sp} │ │ │ │ svcne 0x0002f836 │ │ │ │ andmi pc, r0, r0, lsl #9 │ │ │ │ andge pc, r0, sp, asr #17 │ │ │ │ - stc2l 7, cr15, [r0, #120]! @ 0x78 │ │ │ │ - bleq 0x1ca420 │ │ │ │ + stc2l 7, cr15, [r0, #-120]! @ 0xffffff88 │ │ │ │ + bleq 0x1ca520 │ │ │ │ mvnle r4, ip, asr #10 │ │ │ │ stmdble r7, {r3, r5, r7, r8, sl, lr} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ stmia r4!, {r0, r2, r3, r5, r8, r9, fp, ip}^ │ │ │ │ stmdbne r3!, {r1, r8}^ │ │ │ │ ldmle sl!, {r3, r4, r7, r8, sl, lr}^ │ │ │ │ andcs fp, r0, r2 │ │ │ │ @@ -258068,25 +258134,25 @@ │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrmi fp, [r9], r2, lsl #1 │ │ │ │ cdpne 6, 8, cr4, cr14, cr4, {0} │ │ │ │ rsclt r9, pc, #640 @ 0x280 │ │ │ │ strcs pc, [r1, #-965] @ 0xfffffc3b │ │ │ │ @ instruction: 0xf1072d02 │ │ │ │ svclt 0x00180701 │ │ │ │ - b 0x14d97f0 │ │ │ │ + b 0x14d98f0 │ │ │ │ svclt 0x001407c7 │ │ │ │ stmiaeq r5, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ mrcne 6, 4, r4, cr5, cr8, {5} │ │ │ │ - beq 0x346ffc │ │ │ │ + beq 0x3470fc │ │ │ │ movwcs r8, #10274 @ 0x2822 │ │ │ │ svcne 0x0002f835 │ │ │ │ svceq 0x0002f836 │ │ │ │ andls pc, r0, sp, asr #17 │ │ │ │ - blx 0x8ca080 │ │ │ │ - bleq 0x1ca4a4 │ │ │ │ + @ instruction: 0xf99ef71c │ │ │ │ + bleq 0x1ca5a4 │ │ │ │ mvnsle r4, r4, asr r5 │ │ │ │ stmdble r8, {r0, r1, r2, r6, r8, sl, lr} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ andeq lr, r4, #168, 22 @ 0x2a000 │ │ │ │ smlatteq r2, r4, r8, lr │ │ │ │ addsmi r1, pc, #10682368 @ 0xa30000 │ │ │ │ strdlt sp, [r2], -sl │ │ │ │ @@ -258101,25 +258167,25 @@ │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrmi fp, [r9], r2, lsl #1 │ │ │ │ svcne 0x000e4604 │ │ │ │ rsclt r9, pc, #640 @ 0x280 │ │ │ │ strcs pc, [r1, #-965] @ 0xfffffc3b │ │ │ │ @ instruction: 0xf1072d02 │ │ │ │ svclt 0x00180701 │ │ │ │ - b 0x14d9874 │ │ │ │ + b 0x14d9974 │ │ │ │ svclt 0x001407c7 │ │ │ │ stmiaeq r5, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ svcne 0x001546b8 │ │ │ │ - beq 0x347080 │ │ │ │ + beq 0x347180 │ │ │ │ movwcs r6, #10274 @ 0x2822 │ │ │ │ svcne 0x0004f855 │ │ │ │ svceq 0x0004f856 │ │ │ │ andls pc, r0, sp, asr #17 │ │ │ │ - blx 0xffdca10c │ │ │ │ - bleq 0x24a5a8 │ │ │ │ + blx 0x1dca20c │ │ │ │ + bleq 0x24a6a8 │ │ │ │ mvnsle r4, r4, asr r5 │ │ │ │ stmdble r8, {r0, r1, r2, r6, r8, sl, lr} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ andeq lr, r4, #168, 22 @ 0x2a000 │ │ │ │ smlatteq r2, r4, r8, lr │ │ │ │ addsmi r1, pc, #10682368 @ 0xa30000 │ │ │ │ strdlt sp, [r2], -sl │ │ │ │ @@ -258137,24 +258203,24 @@ │ │ │ │ @ instruction: 0xf1a20708 │ │ │ │ @ instruction: 0xf04f0608 │ │ │ │ @ instruction: 0x9d0e0902 │ │ │ │ @ instruction: 0xf885fa5f │ │ │ │ strcs pc, [r1, #-965] @ 0xfffffc3b │ │ │ │ @ instruction: 0xf1082d02 │ │ │ │ svclt 0x00180801 │ │ │ │ - b 0x14d9904 │ │ │ │ + b 0x14d9a04 │ │ │ │ svclt 0x001408c8 │ │ │ │ strbmi r0, [r5], -sp, ror #1 │ │ │ │ - beq 0x28710c │ │ │ │ + beq 0x28720c │ │ │ │ ldrdeq lr, [r0, -r4] │ │ │ │ movwcs lr, #10742 @ 0x29f6 │ │ │ │ - blls 0x1c6c4c │ │ │ │ + blls 0x1c6d4c │ │ │ │ smlabteq r0, sp, r9, lr │ │ │ │ strdeq lr, [r2, -r7] │ │ │ │ - blx 0x1dca19e │ │ │ │ + blx 0xffdca29c │ │ │ │ smlatteq r2, r4, r8, lr │ │ │ │ mvnle r4, r4, asr r5 │ │ │ │ stmdble r7, {r3, r5, r7, r8, sl, lr} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ stmia r4!, {r0, r2, r3, r5, r8, r9, fp, ip}^ │ │ │ │ stmdbne r3!, {r1, r8}^ │ │ │ │ ldmle sl!, {r3, r4, r7, r8, sl, lr}^ │ │ │ │ @@ -258170,62 +258236,62 @@ │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrmi fp, [r9], r2, lsl #1 │ │ │ │ cdpne 6, 8, cr4, cr14, cr4, {0} │ │ │ │ rsclt r9, pc, #640 @ 0x280 │ │ │ │ strcs pc, [r1, #-965] @ 0xfffffc3b │ │ │ │ @ instruction: 0xf1072d02 │ │ │ │ svclt 0x00180701 │ │ │ │ - b 0x14d9988 │ │ │ │ + b 0x14d9a88 │ │ │ │ svclt 0x001407c7 │ │ │ │ stmiaeq r5, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ mrcne 6, 4, r4, cr5, cr8, {5} │ │ │ │ - beq 0x347194 │ │ │ │ + beq 0x347294 │ │ │ │ movwcs r8, #10274 @ 0x2822 │ │ │ │ svcne 0x0002f835 │ │ │ │ svceq 0x0002f836 │ │ │ │ andls pc, r0, sp, asr #17 │ │ │ │ - ldc2l 7, cr15, [r2], {30} │ │ │ │ - bleq 0x1ca63c │ │ │ │ + mrrc2 7, 1, pc, r2, cr14 @ │ │ │ │ + bleq 0x1ca73c │ │ │ │ mvnsle r4, r4, asr r5 │ │ │ │ stmdble r8, {r0, r1, r2, r6, r8, sl, lr} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ andeq lr, r4, #168, 22 @ 0x2a000 │ │ │ │ smlatteq r2, r4, r8, lr │ │ │ │ addsmi r1, pc, #10682368 @ 0xa30000 │ │ │ │ strdlt sp, [r2], -sl │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ svcmi 0x00f0e92d │ │ │ │ strcs pc, [r1], #-963 @ 0xfffffc3d │ │ │ │ - blx 0x18d75f0 │ │ │ │ + blx 0x18d76f0 │ │ │ │ svclt 0x0018fc83 │ │ │ │ @ instruction: 0xf10c3401 │ │ │ │ addlt r0, r3, r1, lsl #24 │ │ │ │ - b 0x14fc258 │ │ │ │ - b 0x14d010c │ │ │ │ - b 0x14d548c │ │ │ │ + b 0x14fc358 │ │ │ │ + b 0x14d020c │ │ │ │ + b 0x14d558c │ │ │ │ svclt 0x00120ccc │ │ │ │ @ instruction: 0x46674677 │ │ │ │ svccs 0x001046e6 │ │ │ │ svclt 0x00a84688 │ │ │ │ usatmi r2, #2, r0, lsl #14 │ │ │ │ @ instruction: 0x468346b9 │ │ │ │ - b 0x14ce800 │ │ │ │ + b 0x14ce900 │ │ │ │ @ instruction: 0x46070c5e │ │ │ │ strmi r2, [ip], -r0, lsl #12 │ │ │ │ subeq lr, r3, r2, lsl #22 │ │ │ │ and pc, r4, sp, asr #17 │ │ │ │ andspl pc, r6, r0, lsr r8 @ │ │ │ │ @ instruction: 0x46c64639 │ │ │ │ @ instruction: 0xf83e2200 │ │ │ │ andcc r3, r1, #2048 @ 0x800 │ │ │ │ - blx 0x5dd092 │ │ │ │ + blx 0x5dd192 │ │ │ │ @ instruction: 0xf821f305 │ │ │ │ vldmiale r6!, {d19} │ │ │ │ strbmi r4, [r8], #1062 @ 0x426 │ │ │ │ strbmi r4, [r6, #-1103]! @ 0xfffffbb1 │ │ │ │ @ instruction: 0xf8ddd3ec │ │ │ │ ldrbmi lr, [r2, #4]! │ │ │ │ ldrbmi sp, [lr], #2312 @ 0x908 │ │ │ │ @@ -258236,37 +258302,37 @@ │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x00008ff0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ strcs pc, [r1], #-963 @ 0xfffffc3d │ │ │ │ - blx 0x18d7694 │ │ │ │ + blx 0x18d7794 │ │ │ │ svclt 0x0018fc83 │ │ │ │ @ instruction: 0xf10c3401 │ │ │ │ addlt r0, r3, r1, lsl #24 │ │ │ │ - b 0x14fc2fc │ │ │ │ - b 0x14d01b0 │ │ │ │ - b 0x14d5530 │ │ │ │ + b 0x14fc3fc │ │ │ │ + b 0x14d02b0 │ │ │ │ + b 0x14d5630 │ │ │ │ svclt 0x00120ccc │ │ │ │ @ instruction: 0x46674677 │ │ │ │ svccs 0x001046e6 │ │ │ │ svclt 0x00a84688 │ │ │ │ usatmi r2, #2, r0, lsl #14 │ │ │ │ @ instruction: 0x468346b9 │ │ │ │ - b 0x14ce9a4 │ │ │ │ + b 0x14ceaa4 │ │ │ │ @ instruction: 0x46070c9e │ │ │ │ strmi r2, [ip], -r0, lsl #12 │ │ │ │ addeq lr, r3, r2, lsl #22 │ │ │ │ and pc, r4, sp, asr #17 │ │ │ │ eorpl pc, r6, r0, asr r8 @ │ │ │ │ @ instruction: 0x46c64639 │ │ │ │ @ instruction: 0xf85e2200 │ │ │ │ andcc r3, r1, #4, 22 @ 0x1000 │ │ │ │ - blx 0x25d136 │ │ │ │ + blx 0x25d236 │ │ │ │ @ instruction: 0xf841f303 │ │ │ │ vldmiale r6!, {d19-d20} │ │ │ │ strbmi r4, [r8], #1062 @ 0x426 │ │ │ │ strbmi r4, [r6, #-1103]! @ 0xfffffbb1 │ │ │ │ @ instruction: 0xf8ddd3ec │ │ │ │ ldrbmi lr, [r2, #4]! │ │ │ │ ldrbmi sp, [lr], #2312 @ 0x908 │ │ │ │ @@ -258285,38 +258351,38 @@ │ │ │ │ @ instruction: 0xf04f4607 │ │ │ │ sbcseq r0, r2, r0, lsl #16 │ │ │ │ vaddw.u8 , , d1 │ │ │ │ stmdbcs r2, {r0, r8, sp} │ │ │ │ @ instruction: 0x23a3ea4f │ │ │ │ tstcc r1, r2, lsl pc │ │ │ │ @ instruction: 0x46164611 │ │ │ │ - bleq 0xff20708c │ │ │ │ + bleq 0xff20718c │ │ │ │ sbceq fp, lr, r8, lsl pc │ │ │ │ andvs lr, r4, #3358720 @ 0x334000 │ │ │ │ shadd16mi fp, r1, r8 │ │ │ │ ldmdbcs r0, {r9, sp} │ │ │ │ - beq 0xff6c70a0 │ │ │ │ + beq 0xff6c71a0 │ │ │ │ tstcs r0, r8, lsr #31 │ │ │ │ andlt pc, ip, sp, asr #17 │ │ │ │ stmiaeq sp, {r1, r8, ip, pc}^ │ │ │ │ ldmne r8!, {r0, r1, r8, r9, fp, ip, pc} │ │ │ │ andhi pc, r0, sp, asr #17 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - bl 0x35d7cc │ │ │ │ + bl 0x35d8cc │ │ │ │ @ instruction: 0xf8590103 │ │ │ │ stmdavs r9, {r0, r1, sp, lr}^ │ │ │ │ strmi r9, [r8], r1, lsl #22 │ │ │ │ ldmib r4, {r2, r3, r4, r7, fp, ip}^ │ │ │ │ andcc r1, r8, r0, lsl #22 │ │ │ │ cdpeq 1, 0, cr15, cr1, cr12, {0} │ │ │ │ @ instruction: 0xf04f3408 │ │ │ │ ldrbmi r0, [r5, #-3073]! @ 0xfffff3ff │ │ │ │ vqrdmulh.s d15, d8, d1 │ │ │ │ movwcc pc, #47878 @ 0xbb06 @ │ │ │ │ - blne 0x2cb630 │ │ │ │ + blne 0x2cb730 │ │ │ │ stcne 8, cr15, [r8], {64} @ 0x40 │ │ │ │ @ instruction: 0xf840445b │ │ │ │ stclle 12, cr3, [sl], #16 │ │ │ │ ldrdhi pc, [r0], -sp │ │ │ │ strtmi r9, [r8], #2818 @ 0xb02 │ │ │ │ ldrbmi r4, [r0, #1050] @ 0x41a │ │ │ │ ldmib sp, {r2, r4, r6, r7, r8, r9, ip, lr, pc}^ │ │ │ │ @@ -258333,35 +258399,35 @@ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ addlt r4, r5, r7, lsl #12 │ │ │ │ tstls r0, lr, lsl #24 │ │ │ │ vmov.i32 d20, #-922746880 @ 0xc9000000 │ │ │ │ rsclt r2, r0, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0xf1002b02 │ │ │ │ svclt 0x00180001 │ │ │ │ - b 0x14d9414 │ │ │ │ - b 0x14d5aa4 │ │ │ │ + b 0x14d9514 │ │ │ │ + b 0x14d5ba4 │ │ │ │ andls r0, r3, r0, asr #1 │ │ │ │ sbcseq fp, fp, r5, lsl pc │ │ │ │ ldrmi r4, [r8], r0, lsl #13 │ │ │ │ @ instruction: 0xf1b84603 │ │ │ │ - bl 0x190468 │ │ │ │ + bl 0x190568 │ │ │ │ svclt 0x00a80a44 │ │ │ │ ldmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ - b 0x14d5034 │ │ │ │ + b 0x14d5134 │ │ │ │ stmib sp, {r0, r1, r4, r6, r8, fp}^ │ │ │ │ - b 0x14ed440 │ │ │ │ + b 0x14ed540 │ │ │ │ @ instruction: 0x46160458 │ │ │ │ stmdbls r0, {r0, r1, r3, r9, sl, lr} │ │ │ │ @ instruction: 0x0c02eb03 │ │ │ │ andlt pc, r2, sl, lsr r8 @ │ │ │ │ stmne sp, {r3, r4, r5, r7, fp, ip} │ │ │ │ @ instruction: 0xf83c2100 │ │ │ │ tstcc r1, r2, lsl #22 │ │ │ │ - bl 0x1ca930 │ │ │ │ - blx 0x89d292 │ │ │ │ + bl 0x1caa30 │ │ │ │ + blx 0x89d392 │ │ │ │ @ instruction: 0xf8208e0b │ │ │ │ vldmiale r4!, {d30} │ │ │ │ strtmi r9, [r6], #-2305 @ 0xfffff6ff │ │ │ │ strmi r4, [sl], #-1457 @ 0xfffffa4f │ │ │ │ ldmib sp, {r0, r1, r2, r5, r6, r7, fp, ip, lr, pc}^ │ │ │ │ addsmi r3, r8, #2 │ │ │ │ ldrtmi sp, [fp], #-2311 @ 0xfffff6f9 │ │ │ │ @@ -258377,35 +258443,35 @@ │ │ │ │ andcs r4, r0, r7, lsl #12 │ │ │ │ strmi fp, [sl], r5, lsl #1 │ │ │ │ stcls 6, cr4, [lr], {134} @ 0x86 │ │ │ │ vsubw.u8 , q2, d0 │ │ │ │ rsclt r2, r5, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0xf1052b02 │ │ │ │ svclt 0x00180501 │ │ │ │ - b 0x14d94c4 │ │ │ │ - b 0x14d5b54 │ │ │ │ + b 0x14d95c4 │ │ │ │ + b 0x14d5c54 │ │ │ │ svclt 0x001505c5 │ │ │ │ ssatmi r0, #9, fp, asr #1 │ │ │ │ @ instruction: 0x462b4698 │ │ │ │ svceq 0x0010f1b8 │ │ │ │ - bleq 0xfe2474e0 │ │ │ │ + bleq 0xfe2475e0 │ │ │ │ @ instruction: 0xf04fbfa8 │ │ │ │ - b 0x14ce920 │ │ │ │ + b 0x14cea20 │ │ │ │ @ instruction: 0xf8cd0993 │ │ │ │ - b 0x14ec8f8 │ │ │ │ + b 0x14ec9f8 │ │ │ │ stmib sp, {r3, r4, r7, sl}^ │ │ │ │ @ instruction: 0xf85b3502 │ │ │ │ - bl 0x3a48f4 │ │ │ │ - blls 0x10dcf8 │ │ │ │ + bl 0x3a49f4 │ │ │ │ + blls 0x10ddf8 │ │ │ │ andcs r1, r0, #3735552 @ 0x390000 │ │ │ │ - bl 0x1de3c0 │ │ │ │ + bl 0x1de4c0 │ │ │ │ @ instruction: 0xf85c0c00 │ │ │ │ andcc r3, r1, #4, 22 @ 0x1000 │ │ │ │ - blvs 0x24aa60 │ │ │ │ - blx 0x31d362 │ │ │ │ + blvs 0x24ab60 │ │ │ │ + blx 0x31d462 │ │ │ │ @ instruction: 0xf8413306 │ │ │ │ vldmiale r4!, {d19-d20} │ │ │ │ strtmi r9, [r6], #2817 @ 0xb01 │ │ │ │ ldrmi r4, [r8], #-1486 @ 0xfffffa32 │ │ │ │ ldmib sp, {r0, r2, r5, r6, r7, r8, r9, ip, lr, pc}^ │ │ │ │ addsmi r3, sp, #8388608 @ 0x800000 │ │ │ │ ldrtmi sp, [fp], #-2311 @ 0xfffff6f9 │ │ │ │ @@ -258435,81 +258501,81 @@ │ │ │ │ movwne lr, #35277 @ 0x89cd │ │ │ │ andscs fp, r0, r8, lsr #31 │ │ │ │ rsceq r4, r0, r2, lsl #13 │ │ │ │ andsge pc, ip, sp, asr #17 │ │ │ │ ldrbeq lr, [sl, pc, asr #20] │ │ │ │ ldrtmi r9, [lr], r5 │ │ │ │ stmiaeq r8, {r8, r9, sl, sp}^ │ │ │ │ - blls 0x2709b8 │ │ │ │ + blls 0x270ab8 │ │ │ │ streq lr, [r7, #-2827] @ 0xfffff4f5 │ │ │ │ strvs lr, [r1, -sp, asr #19] │ │ │ │ - blls 0x293118 │ │ │ │ + blls 0x293218 │ │ │ │ andeq lr, r1, #9216 @ 0x2400 │ │ │ │ - blls 0x1d311c │ │ │ │ + blls 0x1d321c │ │ │ │ andmi pc, r1, r9, asr r8 @ │ │ │ │ ldrdhi pc, [r4], -r2 │ │ │ │ andcs r1, r0, #3555328 @ 0x364000 │ │ │ │ - bcc 0x14710c │ │ │ │ + bcc 0x14720c │ │ │ │ ldmib r5, {r0, r1, r2, r4, r6, sl, fp, ip}^ │ │ │ │ tstcc r8, r0, lsl #24 │ │ │ │ vqdmulh.s d15, d8, d3 │ │ │ │ - blx 0x2189fe │ │ │ │ + blx 0x218afe │ │ │ │ strcc r2, [r8, #-522] @ 0xfffffdf6 │ │ │ │ - bcc 0x24b870 │ │ │ │ + bcc 0x24b970 │ │ │ │ ldrbmi r1, [r2], #-2459 @ 0xfffff665 │ │ │ │ andeq lr, ip, #67584 @ 0x10800 │ │ │ │ stccc 8, cr15, [r8], {65} @ 0x41 │ │ │ │ stccs 8, cr15, [r4], {65} @ 0x41 │ │ │ │ @ instruction: 0xf04f45be │ │ │ │ stclle 2, cr0, [r5], #4 │ │ │ │ @ instruction: 0x6701e9dd │ │ │ │ ldrbtmi r9, [r6], #-2823 @ 0xfffff4f9 │ │ │ │ - blls 0x21da84 │ │ │ │ + blls 0x21db84 │ │ │ │ bicle r4, ip, #-536870903 @ 0xe0000009 │ │ │ │ movwne lr, #35293 @ 0x89dd │ │ │ │ ldrdls pc, [ip], -sp │ │ │ │ stmdble r8, {r0, r1, r3, r7, r9, lr} │ │ │ │ strcs r4, [r0], #-1097 @ 0xfffffbb7 │ │ │ │ stmia r1!, {r8, sl, sp}^ │ │ │ │ - bl 0xfe95de2c │ │ │ │ + bl 0xfe95df2c │ │ │ │ addsmi r0, r3, #-1879048192 @ 0x90000000 │ │ │ │ strdlt sp, [fp], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ svcmi 0x00f0e92d │ │ │ │ strmi r4, [sl], r7, lsl #12 │ │ │ │ stcls 0, cr11, [lr], {133} @ 0x85 │ │ │ │ vsubw.u8 , q2, d0 │ │ │ │ rsclt r2, r0, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0xf1002b02 │ │ │ │ svclt 0x00180001 │ │ │ │ - b 0x14d9660 │ │ │ │ - b 0x14d5cf0 │ │ │ │ + b 0x14d9760 │ │ │ │ + b 0x14d5df0 │ │ │ │ andls r0, r3, r0, asr #1 │ │ │ │ sbcseq fp, fp, r5, lsl pc │ │ │ │ ldrmi r4, [r8], r0, lsl #13 │ │ │ │ @ instruction: 0xf1b84603 │ │ │ │ - bl 0x1906b4 │ │ │ │ + bl 0x1907b4 │ │ │ │ svclt 0x00a80b44 │ │ │ │ ldmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ - b 0x14d5280 │ │ │ │ + b 0x14d5380 │ │ │ │ @ instruction: 0x46160953 │ │ │ │ ldrbeq lr, [r8], #-2639 @ 0xfffff5b1 │ │ │ │ movwhi lr, #6605 @ 0x19cd │ │ │ │ - bl 0x3b3690 │ │ │ │ + bl 0x3b3790 │ │ │ │ @ instruction: 0xf83b0c02 │ │ │ │ popne {r1, pc} │ │ │ │ vmlaeq.f64 d14, d2, d3 │ │ │ │ @ instruction: 0xf83c2000 │ │ │ │ andcc r1, r1, r2, lsl #22 │ │ │ │ - blcc 0x1caba0 │ │ │ │ - blx 0x55d4be │ │ │ │ - bl 0xfea08ed0 │ │ │ │ + blcc 0x1caca0 │ │ │ │ + blx 0x55d5be │ │ │ │ + bl 0xfea08fd0 │ │ │ │ @ instruction: 0xf8250301 │ │ │ │ vldmiale r2!, {d19} │ │ │ │ strtmi r9, [r6], #-2817 @ 0xfffff4ff │ │ │ │ ldrmi r4, [sl], #-1457 @ 0xfffffa4f │ │ │ │ ldmib sp, {r2, r5, r6, r7, fp, ip, lr, pc}^ │ │ │ │ addsmi r3, r8, #2 │ │ │ │ ldrtmi sp, [fp], #-2311 @ 0xfffff6f9 │ │ │ │ @@ -258525,36 +258591,36 @@ │ │ │ │ strmi r4, [sl], r7, lsl #12 │ │ │ │ @ instruction: 0xf04fb085 │ │ │ │ stcls 14, cr0, [lr], {-0} │ │ │ │ vsubw.u8 , q2, d0 │ │ │ │ rsclt r2, r0, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0xf1002b02 │ │ │ │ svclt 0x00180001 │ │ │ │ - b 0x14d9714 │ │ │ │ - b 0x14d5da4 │ │ │ │ + b 0x14d9814 │ │ │ │ + b 0x14d5ea4 │ │ │ │ svclt 0x001500c0 │ │ │ │ pkhtbmi r0, r0, fp, asr #1 │ │ │ │ @ instruction: 0x46034698 │ │ │ │ svceq 0x0010f1b8 │ │ │ │ - bleq 0xfe247730 │ │ │ │ + bleq 0xfe247830 │ │ │ │ @ instruction: 0xf04fbfa8 │ │ │ │ - b 0x14ceb70 │ │ │ │ + b 0x14cec70 │ │ │ │ @ instruction: 0xf8cd0993 │ │ │ │ - b 0x14ecb48 │ │ │ │ + b 0x14ecc48 │ │ │ │ @ instruction: 0xf04f0498 │ │ │ │ stmib sp, {fp}^ │ │ │ │ - blls 0x118b4c │ │ │ │ + blls 0x118c4c │ │ │ │ streq lr, [lr, #-2826] @ 0xfffff4f6 │ │ │ │ andvs pc, lr, fp, asr r8 @ │ │ │ │ andeq lr, lr, r7, lsl #22 │ │ │ │ @ instruction: 0x0c0eeb03 │ │ │ │ @ instruction: 0xf85c2100 │ │ │ │ tstcc r1, r4, lsl #22 │ │ │ │ - blcs 0x24acb4 │ │ │ │ - blx 0x29d596 │ │ │ │ + blcs 0x24adb4 │ │ │ │ + blx 0x29d696 │ │ │ │ @ instruction: 0xf8403312 │ │ │ │ vldmiale r4!, {d19-d20} │ │ │ │ strtmi r9, [r0], #2817 @ 0xb01 │ │ │ │ ldrmi r4, [lr], #1480 @ 0x5c8 │ │ │ │ ldmib sp, {r0, r2, r5, r6, r7, r8, r9, ip, lr, pc}^ │ │ │ │ addsmi r3, r8, #2 │ │ │ │ ldrtmi sp, [fp], #-2311 @ 0xfffff6f9 │ │ │ │ @@ -258568,55 +258634,55 @@ │ │ │ │ svchi 0x00f0e8bd │ │ │ │ svcmi 0x00f0e92d │ │ │ │ addlt r4, fp, r1, lsl #13 │ │ │ │ stmib sp, {r2, r4, sl, fp, ip, pc}^ │ │ │ │ rsclt r1, r3, #4, 6 @ 0x10000000 │ │ │ │ sbcseq r3, sp, r1, lsl #6 │ │ │ │ movwcs pc, #5060 @ 0x13c4 @ │ │ │ │ - b 0x14d77c4 │ │ │ │ + b 0x14d78c4 │ │ │ │ svclt 0x001324a4 │ │ │ │ strtmi r3, [fp], -r1, lsl #6 │ │ │ │ sbcseq r4, r8, r8, lsr #12 │ │ │ │ streq lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0x4603bf18 │ │ │ │ - b 0x14d7814 │ │ │ │ + b 0x14d7914 │ │ │ │ svclt 0x00a80bd0 │ │ │ │ @ instruction: 0xf8cd2310 │ │ │ │ @ instruction: 0x469ab01c │ │ │ │ @ instruction: 0xf8cd00e3 │ │ │ │ @ instruction: 0x464ca018 │ │ │ │ ldrbeq lr, [sl, pc, asr #20] │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ andcs r4, r0, #153092096 @ 0x9200000 │ │ │ │ - blls 0x1f1804 │ │ │ │ + blls 0x1f1904 │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ ldmne r9, {r0, r9, ip, pc} │ │ │ │ - bl 0x1f3818 │ │ │ │ - bl 0x38fc10 │ │ │ │ + bl 0x1f3918 │ │ │ │ + bl 0x38fd10 │ │ │ │ @ instruction: 0xf85a0301 │ │ │ │ @ instruction: 0xf8d31001 │ │ │ │ strmi r8, [lr], r4 │ │ │ │ ldmne lr, {r2, r8, r9, fp, ip, pc} │ │ │ │ @ instruction: 0xf1032300 │ │ │ │ strcc r0, [r8, #-2305] @ 0xfffff6ff │ │ │ │ - blcc 0x14737c │ │ │ │ + blcc 0x14747c │ │ │ │ ldmib ip, {r3, r9, sl, ip, sp}^ │ │ │ │ cpsid a │ │ │ │ - blx 0x1cfc52 │ │ │ │ - blx 0x4c9456 │ │ │ │ - blx 0xfe9d5466 │ │ │ │ - bne 0xff11b874 │ │ │ │ - bl 0x195dda8 │ │ │ │ + blx 0x1cfd52 │ │ │ │ + blx 0x4c9556 │ │ │ │ + blx 0xfe9d5566 │ │ │ │ + bne 0xff11b974 │ │ │ │ + bl 0x195dea8 │ │ │ │ movwcs r0, #4354 @ 0x1102 │ │ │ │ @ instruction: 0xf845454f │ │ │ │ @ instruction: 0xf8450c08 │ │ │ │ stclle 12, cr1, [r4], #16 │ │ │ │ andls lr, r1, #3620864 @ 0x374000 │ │ │ │ ldrtmi r9, [r9], #2822 @ 0xb06 │ │ │ │ - blls 0x2ddcc4 │ │ │ │ + blls 0x2dddc4 │ │ │ │ bicle r4, sl, #641728512 @ 0x26400000 │ │ │ │ streq lr, [r8, #-2525] @ 0xfffff623 │ │ │ │ addmi r4, r5, #168820736 @ 0xa100000 │ │ │ │ strtmi sp, [r0], #-2312 @ 0xfffff6f8 │ │ │ │ strcs r2, [r0, -r0, lsl #12] │ │ │ │ strvs lr, [r2, -r0, ror #17] │ │ │ │ movweq lr, #39840 @ 0x9ba0 │ │ │ │ @@ -258629,40 +258695,40 @@ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ ldrmi fp, [r9], r7, lsl #1 │ │ │ │ ldcls 6, cr4, [r0], {130} @ 0x82 │ │ │ │ vaddw.u8 , q2, d3 │ │ │ │ - blx 0x18d58b4 │ │ │ │ - blcs 0x1caec4 │ │ │ │ + blx 0x18d59b4 │ │ │ │ + blcs 0x1cafc4 │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ movwcc fp, #7960 @ 0x1f18 │ │ │ │ strtcs lr, [r4], #2639 @ 0xa4f │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ sbcseq fp, lr, r5, lsl pc │ │ │ │ ldrtmi r4, [r7], -r7, asr #12 │ │ │ │ svccs 0x00104646 │ │ │ │ stmdavs r4, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ ldrcs fp, [r0, -r8, lsr #31] │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ movteq lr, #19202 @ 0x4b02 │ │ │ │ ldmdaeq pc!, {r0, r8, r9, ip, pc}^ @ │ │ │ │ movwls r0, #10355 @ 0x2873 │ │ │ │ - b 0x14f38f0 │ │ │ │ + b 0x14f39f0 │ │ │ │ strcs r0, [r0], #-1352 @ 0xfffffab8 │ │ │ │ andsvs pc, r8, r3, lsr r8 @ │ │ │ │ - bl 0x1f3904 │ │ │ │ + bl 0x1f3a04 │ │ │ │ ldrbmi r0, [r5], #-2821 @ 0xfffff4fb │ │ │ │ - bleq 0x1cadec │ │ │ │ + bleq 0x1caeec │ │ │ │ ldrtmi r4, [r1], -sl, asr #12 │ │ │ │ @ instruction: 0xf7183401 │ │ │ │ - adcmi pc, r7, #671744 @ 0xa4000 │ │ │ │ - bleq 0x1cada4 │ │ │ │ - blls 0x1c40e4 │ │ │ │ + adcmi pc, r7, #11075584 @ 0xa90000 │ │ │ │ + bleq 0x1caea4 │ │ │ │ + blls 0x1c41e4 │ │ │ │ ldrmi r4, [r8, #1208] @ 0x4b8 │ │ │ │ ldmib sp, {r1, r2, r5, r6, r7, r8, r9, ip, lr, pc}^ │ │ │ │ ldrmi r6, [r0, #2052]! @ 0x804 │ │ │ │ ldrbmi sp, [r6], #-2312 @ 0xfffff6f8 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r6, r8, lr │ │ │ │ movweq lr, #43942 @ 0xaba6 │ │ │ │ @@ -258676,40 +258742,40 @@ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ ldrmi fp, [r9], r7, lsl #1 │ │ │ │ ldcls 6, cr4, [r0], {130} @ 0x82 │ │ │ │ vaddw.u8 , q2, d3 │ │ │ │ - blx 0x18d5970 │ │ │ │ - blcs 0x1caf80 │ │ │ │ + blx 0x18d5a70 │ │ │ │ + blcs 0x1cb080 │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ movwcc fp, #7960 @ 0x1f18 │ │ │ │ strtcs lr, [r4], #2639 @ 0xa4f │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ sbcseq fp, lr, r5, lsl pc │ │ │ │ ldrtmi r4, [r7], -r7, asr #12 │ │ │ │ svccs 0x00104646 │ │ │ │ stmdavs r4, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ ldrcs fp, [r0, -r8, lsr #31] │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ movteq lr, #19202 @ 0x4b02 │ │ │ │ ldmdaeq pc!, {r0, r8, r9, ip, pc}^ @ │ │ │ │ movwls r0, #10355 @ 0x2873 │ │ │ │ - b 0x14f39ac │ │ │ │ + b 0x14f3aac │ │ │ │ strcs r0, [r0], #-1352 @ 0xfffffab8 │ │ │ │ andsvs pc, r8, r3, lsr r8 @ │ │ │ │ - bl 0x1f39c0 │ │ │ │ + bl 0x1f3ac0 │ │ │ │ ldrbmi r0, [r5], #-2821 @ 0xfffff4fb │ │ │ │ - bleq 0x1caea8 │ │ │ │ + bleq 0x1cafa8 │ │ │ │ ldrtmi r4, [r1], -sl, asr #12 │ │ │ │ @ instruction: 0xf7173401 │ │ │ │ - adcmi pc, r7, #107520 @ 0x1a400 │ │ │ │ - bleq 0x1cae60 │ │ │ │ - blls 0x1c41a0 │ │ │ │ + adcmi pc, r7, #954368 @ 0xe9000 │ │ │ │ + bleq 0x1caf60 │ │ │ │ + blls 0x1c42a0 │ │ │ │ ldrmi r4, [r8, #1208] @ 0x4b8 │ │ │ │ ldmib sp, {r1, r2, r5, r6, r7, r8, r9, ip, lr, pc}^ │ │ │ │ ldrmi r6, [r0, #2052]! @ 0x804 │ │ │ │ ldrbmi sp, [r6], #-2312 @ 0xfffff6f8 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r6, r8, lr │ │ │ │ movweq lr, #43942 @ 0xaba6 │ │ │ │ @@ -258723,40 +258789,40 @@ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ ldrmi fp, [r9], r7, lsl #1 │ │ │ │ ldcls 6, cr4, [r0], {130} @ 0x82 │ │ │ │ vaddw.u8 , q2, d3 │ │ │ │ - blx 0x18d5a2c │ │ │ │ - blcs 0x1cb03c │ │ │ │ + blx 0x18d5b2c │ │ │ │ + blcs 0x1cb13c │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ movwcc fp, #7960 @ 0x1f18 │ │ │ │ strtcs lr, [r4], #2639 @ 0xa4f │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ sbcseq fp, lr, r5, lsl pc │ │ │ │ ldrtmi r4, [r7], -r7, asr #12 │ │ │ │ svccs 0x00104646 │ │ │ │ stmdavs r4, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ ldrcs fp, [r0, -r8, lsr #31] │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ orreq lr, r4, #2048 @ 0x800 │ │ │ │ ldmeq pc!, {r0, r8, r9, ip, pc} @ │ │ │ │ movwls r0, #10419 @ 0x28b3 │ │ │ │ - b 0x14f3a68 │ │ │ │ + b 0x14f3b68 │ │ │ │ strcs r0, [r0], #-1416 @ 0xfffffa78 │ │ │ │ eorvs pc, r8, r3, asr r8 @ │ │ │ │ - bl 0x1f3a7c │ │ │ │ + bl 0x1f3b7c │ │ │ │ ldrbmi r0, [r5], #-2821 @ 0xfffff4fb │ │ │ │ - bleq 0x24afe4 │ │ │ │ + bleq 0x24b0e4 │ │ │ │ ldrtmi r4, [r1], -sl, asr #12 │ │ │ │ @ instruction: 0xf7173401 │ │ │ │ - adcmi pc, r7, #3472 @ 0xd90 │ │ │ │ - bleq 0x24af9c │ │ │ │ - blls 0x1c425c │ │ │ │ + adcmi pc, r7, #1424 @ 0x590 │ │ │ │ + bleq 0x24b09c │ │ │ │ + blls 0x1c435c │ │ │ │ ldrmi r4, [r8, #1208] @ 0x4b8 │ │ │ │ ldmib sp, {r1, r2, r5, r6, r7, r8, r9, ip, lr, pc}^ │ │ │ │ ldrmi r6, [r0, #2052]! @ 0x804 │ │ │ │ ldrbmi sp, [r6], #-2312 @ 0xfffff6f8 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r6, r8, lr │ │ │ │ movweq lr, #43942 @ 0xaba6 │ │ │ │ @@ -258768,55 +258834,55 @@ │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ ldrmi fp, [sl], fp, lsl #1 │ │ │ │ - bleq 0x149018 │ │ │ │ + bleq 0x149118 │ │ │ │ tstls r6, r4, lsl ip │ │ │ │ vaddl.u8 , d4, d3 │ │ │ │ rsclt r2, r6, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0xf1062b02 │ │ │ │ svclt 0x00180601 │ │ │ │ - b 0x14d9af8 │ │ │ │ - b 0x14d6188 │ │ │ │ + b 0x14d9bf8 │ │ │ │ + b 0x14d6288 │ │ │ │ andls r0, r7, #207618048 @ 0xc600000 │ │ │ │ sbcseq fp, pc, r5, lsl pc @ │ │ │ │ @ instruction: 0x46b946b1 │ │ │ │ @ instruction: 0xf1b94637 │ │ │ │ - b 0x14d0b4c │ │ │ │ + b 0x14d0c4c │ │ │ │ svclt 0x00a803c4 │ │ │ │ ldmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ stmib sp, {r2, r8, r9, ip, pc}^ │ │ │ │ ldmeq fp!, {r3, r9, sl, ip, sp, lr}^ │ │ │ │ ldmibeq r9, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ - blls 0x231b38 │ │ │ │ + blls 0x231c38 │ │ │ │ strbeq lr, [fp], #2639 @ 0xa4f │ │ │ │ stmiane r2!, {r8, sl, sp}^ │ │ │ │ ldrmi r9, [sl], #-2823 @ 0xfffff4f9 │ │ │ │ - bl 0x1f3b4c │ │ │ │ - blls 0x1cef48 │ │ │ │ + bl 0x1f3c4c │ │ │ │ + blls 0x1cf048 │ │ │ │ @ instruction: 0x6700e9d2 │ │ │ │ ldm r8!, {r2, r3, r4, sl, lr}^ │ │ │ │ ldrtmi r0, [fp], -r2, lsl #2 │ │ │ │ @ instruction: 0xf8cd4632 │ │ │ │ @ instruction: 0xf717a000 │ │ │ │ - stclne 14, cr15, [fp], #-988 @ 0xfffffc24 │ │ │ │ + stclne 14, cr15, [fp], #-476 @ 0xfffffe24 │ │ │ │ @ instruction: 0xf04f4599 │ │ │ │ stmia r4!, {r0, r8, sl}^ │ │ │ │ ldclle 1, cr0, [r0], #8 │ │ │ │ strbmi r9, [fp], #2821 @ 0xb05 │ │ │ │ bicsle r4, lr, #650117120 @ 0x26c00000 │ │ │ │ @ instruction: 0x7608e9dd │ │ │ │ ldrdlt pc, [ip], -sp │ │ │ │ stmdble r8, {r1, r2, r3, r4, r5, r7, r9, lr} │ │ │ │ andcs r4, r0, pc, asr r4 │ │ │ │ stmia r7!, {r8, sp}^ │ │ │ │ - bl 0xfeacd384 │ │ │ │ + bl 0xfeacd484 │ │ │ │ addsmi r0, lr, #738197504 @ 0x2c000000 │ │ │ │ strdlt sp, [fp], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ @@ -258826,40 +258892,40 @@ │ │ │ │ svceq 0x00c0f8cc │ │ │ │ strmi fp, [r2], r7, lsl #1 │ │ │ │ ldcls 6, cr4, [r0], {155} @ 0x9b │ │ │ │ vaddw.u8 , q2, d2 │ │ │ │ rsclt r2, r5, #1073741824 @ 0x40000000 │ │ │ │ @ instruction: 0xf1052902 │ │ │ │ svclt 0x00180501 │ │ │ │ - b 0x14d93c8 │ │ │ │ - b 0x14d6258 │ │ │ │ + b 0x14d94c8 │ │ │ │ + b 0x14d6358 │ │ │ │ strls r0, [r5, #-1477] @ 0xfffffa3b │ │ │ │ sbceq fp, lr, r5, lsl pc │ │ │ │ ldrtmi r4, [r0], r8, lsr #13 │ │ │ │ @ instruction: 0xf1b8462e │ │ │ │ @ instruction: 0x96040f10 │ │ │ │ @ instruction: 0xf04fbfa8 │ │ │ │ ldmdaeq r7!, {r4, fp}^ │ │ │ │ - bl 0x1967e8 │ │ │ │ - b 0x14cdcfc │ │ │ │ + bl 0x1968e8 │ │ │ │ + b 0x14cddfc │ │ │ │ movwls r0, #6232 @ 0x1858 │ │ │ │ - bls 0x172c00 │ │ │ │ + bls 0x172d00 │ │ │ │ @ instruction: 0x96000073 │ │ │ │ streq lr, [r3, #-2826] @ 0xfffff4f6 │ │ │ │ @ instruction: 0xf8322400 │ │ │ │ - bls 0x1b105c │ │ │ │ + bls 0x1b115c │ │ │ │ @ instruction: 0x463e18d7 │ │ │ │ ldrbmi r8, [sl], -pc, lsr #16 │ │ │ │ @ instruction: 0xf8364649 │ │ │ │ @ instruction: 0xf7170b02 │ │ │ │ - strcc pc, [r1], #-2625 @ 0xfffff5bf │ │ │ │ + strcc pc, [r1], #-2497 @ 0xfffff63f │ │ │ │ ldrbmi r4, [sl], -r1, lsl #12 │ │ │ │ @ instruction: 0xf7164638 │ │ │ │ - strmi pc, [r0, #3587]! @ 0xe03 │ │ │ │ - bleq 0x1cb0bc │ │ │ │ + strmi pc, [r0, #3459]! @ 0xd83 │ │ │ │ + bleq 0x1cb1bc │ │ │ │ cdpls 12, 0, cr13, cr0, cr14, {7} │ │ │ │ strbmi r9, [r6], #-2819 @ 0xfffff4fd │ │ │ │ bicsle r4, lr, #-536870903 @ 0xe0000009 │ │ │ │ strvs lr, [r4, #-2525] @ 0xfffff623 │ │ │ │ stmdble r9, {r0, r2, r4, r5, r7, r9, lr} │ │ │ │ streq lr, [r6, -sl, lsl #22] │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ @@ -258878,40 +258944,40 @@ │ │ │ │ svceq 0x00c0f8cc │ │ │ │ strmi fp, [r2], r7, lsl #1 │ │ │ │ ldcls 6, cr4, [r0], {155} @ 0x9b │ │ │ │ vaddw.u8 , q2, d2 │ │ │ │ rsclt r2, r5, #1073741824 @ 0x40000000 │ │ │ │ @ instruction: 0xf1052902 │ │ │ │ svclt 0x00180501 │ │ │ │ - b 0x14d9498 │ │ │ │ - b 0x14d6328 │ │ │ │ + b 0x14d9598 │ │ │ │ + b 0x14d6428 │ │ │ │ strls r0, [r5, #-1477] @ 0xfffffa3b │ │ │ │ sbceq fp, lr, r5, lsl pc │ │ │ │ ldrtmi r4, [r0], r8, lsr #13 │ │ │ │ @ instruction: 0xf1b8462e │ │ │ │ @ instruction: 0x96040f10 │ │ │ │ @ instruction: 0xf04fbfa8 │ │ │ │ ldmeq r7!, {r4, fp} │ │ │ │ - bl 0x1968b8 │ │ │ │ - b 0x14cdecc │ │ │ │ + bl 0x1969b8 │ │ │ │ + b 0x14cdfcc │ │ │ │ movwls r0, #6296 @ 0x1898 │ │ │ │ - bls 0x172cd0 │ │ │ │ + bls 0x172dd0 │ │ │ │ @ instruction: 0x960000b3 │ │ │ │ streq lr, [r3, #-2826] @ 0xfffff4f6 │ │ │ │ @ instruction: 0xf8522400 │ │ │ │ - bls 0x1a916c │ │ │ │ + bls 0x1a926c │ │ │ │ ldmne r6, {r0, r3, r4, r5, r7, r9, sl, lr}^ │ │ │ │ ldrbmi r6, [sl], -pc, lsr #16 │ │ │ │ @ instruction: 0xf8564649 │ │ │ │ @ instruction: 0xf7170b04 │ │ │ │ - strcc pc, [r1], #-3495 @ 0xfffff259 │ │ │ │ + strcc pc, [r1], #-3367 @ 0xfffff2d9 │ │ │ │ ldrbmi r4, [sl], -r1, lsl #12 │ │ │ │ @ instruction: 0xf7164638 │ │ │ │ - strmi pc, [r0, #3491]! @ 0xda3 │ │ │ │ - bleq 0x24b20c │ │ │ │ + strmi pc, [r0, #3363]! @ 0xd23 │ │ │ │ + bleq 0x24b30c │ │ │ │ cdpls 12, 0, cr13, cr0, cr14, {7} │ │ │ │ strbmi r9, [r6], #-2819 @ 0xfffff4fd │ │ │ │ bicsle r4, lr, #-536870903 @ 0xe0000009 │ │ │ │ strvs lr, [r4, #-2525] @ 0xfffff623 │ │ │ │ stmdble r9, {r0, r2, r4, r5, r7, r9, lr} │ │ │ │ streq lr, [r6, -sl, lsl #22] │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ @@ -258930,40 +258996,40 @@ │ │ │ │ svceq 0x00c0f8cc │ │ │ │ strmi fp, [r2], r7, lsl #1 │ │ │ │ ldcls 6, cr4, [r0], {155} @ 0x9b │ │ │ │ vaddw.u8 , q2, d2 │ │ │ │ rsclt r2, r5, #1073741824 @ 0x40000000 │ │ │ │ @ instruction: 0xf1052902 │ │ │ │ svclt 0x00180501 │ │ │ │ - b 0x14d9568 │ │ │ │ - b 0x14d63f8 │ │ │ │ + b 0x14d9668 │ │ │ │ + b 0x14d64f8 │ │ │ │ strls r0, [r5, #-1477] @ 0xfffffa3b │ │ │ │ sbceq fp, lr, r5, lsl pc │ │ │ │ ldrtmi r4, [r0], r8, lsr #13 │ │ │ │ @ instruction: 0xf1b8462e │ │ │ │ @ instruction: 0x96040f10 │ │ │ │ @ instruction: 0xf04fbfa8 │ │ │ │ ldmdaeq r7!, {r4, fp}^ │ │ │ │ - bl 0x196988 │ │ │ │ - b 0x14cde9c │ │ │ │ + bl 0x196a88 │ │ │ │ + b 0x14cdf9c │ │ │ │ movwls r0, #6232 @ 0x1858 │ │ │ │ - bls 0x172da0 │ │ │ │ + bls 0x172ea0 │ │ │ │ @ instruction: 0x96000073 │ │ │ │ streq lr, [r3, #-2826] @ 0xfffff4f6 │ │ │ │ @ instruction: 0xf8322400 │ │ │ │ - bls 0x1b11fc │ │ │ │ + bls 0x1b12fc │ │ │ │ @ instruction: 0x463e18d7 │ │ │ │ ldrbmi r8, [sl], -pc, lsr #16 │ │ │ │ @ instruction: 0xf8364649 │ │ │ │ @ instruction: 0xf7170b02 │ │ │ │ - strcc pc, [r1], #-2417 @ 0xfffff68f │ │ │ │ + strcc pc, [r1], #-2289 @ 0xfffff70f │ │ │ │ ldrbmi r4, [sl], -r1, lsl #12 │ │ │ │ @ instruction: 0xf7164638 │ │ │ │ - strmi pc, [r0, #3383]! @ 0xd37 │ │ │ │ - bleq 0x1cb25c │ │ │ │ + strmi pc, [r0, #3255]! @ 0xcb7 │ │ │ │ + bleq 0x1cb35c │ │ │ │ cdpls 12, 0, cr13, cr0, cr14, {7} │ │ │ │ strbmi r9, [r6], #-2819 @ 0xfffff4fd │ │ │ │ bicsle r4, lr, #-536870903 @ 0xe0000009 │ │ │ │ strvs lr, [r4, #-2525] @ 0xfffff623 │ │ │ │ stmdble r9, {r0, r2, r4, r5, r7, r9, lr} │ │ │ │ streq lr, [r6, -sl, lsl #22] │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ @@ -258982,40 +259048,40 @@ │ │ │ │ svceq 0x00c0f8cc │ │ │ │ strmi fp, [r2], r7, lsl #1 │ │ │ │ ldcls 6, cr4, [r0], {155} @ 0x9b │ │ │ │ vaddw.u8 , q2, d2 │ │ │ │ rsclt r2, r5, #1073741824 @ 0x40000000 │ │ │ │ @ instruction: 0xf1052902 │ │ │ │ svclt 0x00180501 │ │ │ │ - b 0x14d9638 │ │ │ │ - b 0x14d64c8 │ │ │ │ + b 0x14d9738 │ │ │ │ + b 0x14d65c8 │ │ │ │ strls r0, [r5, #-1477] @ 0xfffffa3b │ │ │ │ sbceq fp, lr, r5, lsl pc │ │ │ │ ldrtmi r4, [r0], r8, lsr #13 │ │ │ │ @ instruction: 0xf1b8462e │ │ │ │ @ instruction: 0x96040f10 │ │ │ │ @ instruction: 0xf04fbfa8 │ │ │ │ ldmeq r7!, {r4, fp} │ │ │ │ - bl 0x196a58 │ │ │ │ - b 0x14ce06c │ │ │ │ + bl 0x196b58 │ │ │ │ + b 0x14ce16c │ │ │ │ movwls r0, #6296 @ 0x1898 │ │ │ │ - bls 0x172e70 │ │ │ │ + bls 0x172f70 │ │ │ │ @ instruction: 0x960000b3 │ │ │ │ streq lr, [r3, #-2826] @ 0xfffff4f6 │ │ │ │ @ instruction: 0xf8522400 │ │ │ │ - bls 0x1a930c │ │ │ │ + bls 0x1a940c │ │ │ │ ldmne r6, {r0, r3, r4, r5, r7, r9, sl, lr}^ │ │ │ │ ldrbmi r6, [sl], -pc, lsr #16 │ │ │ │ @ instruction: 0xf8564649 │ │ │ │ @ instruction: 0xf7170b04 │ │ │ │ - strcc pc, [r1], #-3287 @ 0xfffff329 │ │ │ │ + strcc pc, [r1], #-3159 @ 0xfffff3a9 │ │ │ │ ldrbmi r4, [sl], -r1, lsl #12 │ │ │ │ @ instruction: 0xf7164638 │ │ │ │ - strmi pc, [r0, #3411]! @ 0xd53 │ │ │ │ - bleq 0x24b3ac │ │ │ │ + strmi pc, [r0, #3283]! @ 0xcd3 │ │ │ │ + bleq 0x24b4ac │ │ │ │ cdpls 12, 0, cr13, cr0, cr14, {7} │ │ │ │ strbmi r9, [r6], #-2819 @ 0xfffff4fd │ │ │ │ bicsle r4, lr, #-536870903 @ 0xe0000009 │ │ │ │ strvs lr, [r4, #-2525] @ 0xfffff623 │ │ │ │ stmdble r9, {r0, r2, r4, r5, r7, r9, lr} │ │ │ │ streq lr, [r6, -sl, lsl #22] │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ @@ -259032,50 +259098,50 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ strmi fp, [r3], fp, lsl #1 │ │ │ │ ldmdbls r5, {r1, r2, r8, ip, pc} │ │ │ │ ldrsbge pc, [r0], #-141 @ 0xffffff73 @ │ │ │ │ andlt pc, ip, sp, asr #17 │ │ │ │ - bleq 0x149438 │ │ │ │ + bleq 0x149538 │ │ │ │ andcs pc, r1, r1, asr #7 │ │ │ │ stmdacs r2, {r1, r2, r3, r6, r7, r9, ip, sp, pc} │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ andcc fp, r1, r8, lsl pc │ │ │ │ @ instruction: 0x21a1ea4f │ │ │ │ strbeq lr, [r6], pc, asr #20 │ │ │ │ svclt 0x00159307 │ │ │ │ ldrtmi r0, [r0], r7, asr #1 │ │ │ │ @ instruction: 0x463746b8 │ │ │ │ svceq 0x0010f1b8 │ │ │ │ subeq lr, r1, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf04fbfa8 │ │ │ │ andls r0, r4, #16, 16 @ 0x100000 │ │ │ │ strvc lr, [r8], -sp, asr #19 │ │ │ │ - b 0x14cf520 │ │ │ │ + b 0x14cf620 │ │ │ │ andls r0, r5, #88, 16 @ 0x580000 │ │ │ │ - b 0x14f3f50 │ │ │ │ + b 0x14f4050 │ │ │ │ strcs r0, [r0], #-1355 @ 0xfffffab5 │ │ │ │ andsls pc, fp, r3, lsr r8 @ │ │ │ │ ldmdbne pc, {r1, r2, r8, r9, fp, ip, pc}^ @ │ │ │ │ ldmdbne lr, {r0, r1, r2, r8, r9, fp, ip, pc}^ │ │ │ │ ldrmi r9, [sp], #-2819 @ 0xfffff4fd │ │ │ │ - bleq 0x1cb434 │ │ │ │ + bleq 0x1cb534 │ │ │ │ @ instruction: 0xf8362300 │ │ │ │ strbmi r2, [r9], -r2, lsl #22 │ │ │ │ @ instruction: 0xf8cd3401 │ │ │ │ @ instruction: 0xf71ba000 │ │ │ │ - strmi pc, [r0, #2673]! @ 0xa71 │ │ │ │ - bleq 0x1cb404 │ │ │ │ - blls 0x284734 │ │ │ │ + strmi pc, [r0, #2545]! @ 0x9f1 │ │ │ │ + bleq 0x1cb504 │ │ │ │ + blls 0x284834 │ │ │ │ ldrmi r4, [fp, #1219] @ 0x4c3 │ │ │ │ ldmib sp, {r5, r6, r7, r8, r9, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf8dd7608 │ │ │ │ adcsmi fp, lr, #12 │ │ │ │ - ldrbmi sp, [pc], #-2312 @ 0x10d388 │ │ │ │ + ldrbmi sp, [pc], #-2312 @ 0x10d488 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r7, r8, lr │ │ │ │ movweq lr, #48039 @ 0xbba7 │ │ │ │ ldmle r9!, {r1, r2, r3, r4, r7, r9, lr}^ │ │ │ │ andcs fp, r0, fp │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @@ -259086,50 +259152,50 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ strmi fp, [r3], fp, lsl #1 │ │ │ │ ldmdbls r5, {r1, r2, r8, ip, pc} │ │ │ │ ldrsbge pc, [r0], #-141 @ 0xffffff73 @ │ │ │ │ andlt pc, ip, sp, asr #17 │ │ │ │ - bleq 0x149510 │ │ │ │ + bleq 0x149610 │ │ │ │ andcs pc, r1, r1, asr #7 │ │ │ │ stmdacs r2, {r1, r2, r3, r6, r7, r9, ip, sp, pc} │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ andcc fp, r1, r8, lsl pc │ │ │ │ @ instruction: 0x21a1ea4f │ │ │ │ strbeq lr, [r6], pc, asr #20 │ │ │ │ svclt 0x00159307 │ │ │ │ ldrtmi r0, [r0], r7, asr #1 │ │ │ │ @ instruction: 0x463746b8 │ │ │ │ svceq 0x0010f1b8 │ │ │ │ addeq lr, r1, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf04fbfa8 │ │ │ │ andls r0, r4, #16, 16 @ 0x100000 │ │ │ │ strvc lr, [r8], -sp, asr #19 │ │ │ │ - b 0x14cf6f8 │ │ │ │ + b 0x14cf7f8 │ │ │ │ andls r0, r5, #152, 16 @ 0x980000 │ │ │ │ - b 0x14f4028 │ │ │ │ + b 0x14f4128 │ │ │ │ strcs r0, [r0], #-1419 @ 0xfffffa75 │ │ │ │ eorls pc, fp, r3, asr r8 @ │ │ │ │ ldmdbne pc, {r1, r2, r8, r9, fp, ip, pc}^ @ │ │ │ │ ldmdbne lr, {r0, r1, r2, r8, r9, fp, ip, pc}^ │ │ │ │ ldrmi r9, [sp], #-2819 @ 0xfffff4fd │ │ │ │ - bleq 0x24b58c │ │ │ │ + bleq 0x24b68c │ │ │ │ @ instruction: 0xf8562300 │ │ │ │ strbmi r2, [r9], -r4, lsl #22 │ │ │ │ @ instruction: 0xf8cd3401 │ │ │ │ @ instruction: 0xf71da000 │ │ │ │ - strmi pc, [r0, #2843]! @ 0xb1b │ │ │ │ - bleq 0x24b55c │ │ │ │ - blls 0x28480c │ │ │ │ + strmi pc, [r0, #2715]! @ 0xa9b │ │ │ │ + bleq 0x24b65c │ │ │ │ + blls 0x28490c │ │ │ │ ldrmi r4, [fp, #1219] @ 0x4c3 │ │ │ │ ldmib sp, {r5, r6, r7, r8, r9, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf8dd7608 │ │ │ │ adcsmi fp, lr, #12 │ │ │ │ - ldrbmi sp, [pc], #-2312 @ 0x10d460 │ │ │ │ + ldrbmi sp, [pc], #-2312 @ 0x10d560 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r7, r8, lr │ │ │ │ movweq lr, #48039 @ 0xbba7 │ │ │ │ ldmle r9!, {r1, r2, r3, r4, r7, r9, lr}^ │ │ │ │ andcs fp, r0, fp │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @@ -259137,56 +259203,56 @@ │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ strmi fp, [pc], -pc, lsl #1 │ │ │ │ - bleq 0x1495dc │ │ │ │ - blls 0x7720c8 │ │ │ │ + bleq 0x1496dc │ │ │ │ + blls 0x7721c8 │ │ │ │ andls r9, r6, r8, lsl lr │ │ │ │ stmib sp, {r0, r3, r4, r6, r7, r9, ip, sp, pc}^ │ │ │ │ tstcc r1, sl, lsl #4 │ │ │ │ stmiaeq r1, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ smlabtcs r1, r3, r3, pc @ │ │ │ │ - b 0x14d78c4 │ │ │ │ + b 0x14d79c4 │ │ │ │ svclt 0x001223a3 │ │ │ │ strbmi r3, [r2], r1, lsl #2 │ │ │ │ - b 0x14defcc │ │ │ │ + b 0x14df0cc │ │ │ │ svclt 0x001803c3 │ │ │ │ stmibeq r1, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ eorsls pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0x46cabf18 │ │ │ │ @ instruction: 0xf1ba9307 │ │ │ │ - b 0x14d1120 │ │ │ │ + b 0x14d1220 │ │ │ │ svclt 0x00a801d9 │ │ │ │ - beq 0x549624 │ │ │ │ + beq 0x549724 │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ - b 0x14f1910 │ │ │ │ + b 0x14f1a10 │ │ │ │ @ instruction: 0xf8cd0ada │ │ │ │ - blls 0x2ed5c8 │ │ │ │ + blls 0x2ed6c8 │ │ │ │ strbeq lr, [r9], #2639 @ 0xa4f │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ - blls 0x3d388c │ │ │ │ - blls 0x39e570 │ │ │ │ - blls 0x353988 │ │ │ │ - blls 0x293984 │ │ │ │ + blls 0x3d398c │ │ │ │ + blls 0x39e670 │ │ │ │ + blls 0x353a88 │ │ │ │ + blls 0x293a84 │ │ │ │ ldmib r2, {r2, r3, r4, sl, lr}^ │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ ldm r5!, {r2, r8, r9, sp}^ │ │ │ │ ldm r7!, {r1, r8, r9, sp}^ │ │ │ │ stmib sp, {r1, r8}^ │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ ldmib sp, {r1, r9, sl, ip, sp, pc}^ │ │ │ │ @ instruction: 0xf71d2304 │ │ │ │ - @ instruction: 0xf108fb6b │ │ │ │ + @ instruction: 0xf108faeb │ │ │ │ stmia r4!, {r0, r8, r9}^ │ │ │ │ @ instruction: 0xf04f0102 │ │ │ │ ldrmi r0, [sl, #2049] @ 0x801 │ │ │ │ - blls 0x3448f0 │ │ │ │ + blls 0x3449f0 │ │ │ │ strbmi r4, [fp, #-1233] @ 0xfffffb2f │ │ │ │ ldmib sp, {r0, r2, r4, r6, r7, fp, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf8dd980c │ │ │ │ strbmi ip, [r8, #24] │ │ │ │ strbtmi sp, [r1], #2312 @ 0x908 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r9, r8, lr │ │ │ │ @@ -259202,50 +259268,50 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ strmi fp, [r3], fp, lsl #1 │ │ │ │ ldmdbls r5, {r1, r2, r8, ip, pc} │ │ │ │ ldrsbge pc, [r0], #-141 @ 0xffffff73 @ │ │ │ │ andlt pc, ip, sp, asr #17 │ │ │ │ - bleq 0x1496e0 │ │ │ │ + bleq 0x1497e0 │ │ │ │ andcs pc, r1, r1, asr #7 │ │ │ │ stmdacs r2, {r1, r2, r3, r6, r7, r9, ip, sp, pc} │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ andcc fp, r1, r8, lsl pc │ │ │ │ @ instruction: 0x21a1ea4f │ │ │ │ strbeq lr, [r6], pc, asr #20 │ │ │ │ svclt 0x00159307 │ │ │ │ ldrtmi r0, [r0], r7, asr #1 │ │ │ │ @ instruction: 0x463746b8 │ │ │ │ svceq 0x0010f1b8 │ │ │ │ subeq lr, r1, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf04fbfa8 │ │ │ │ andls r0, r4, #16, 16 @ 0x100000 │ │ │ │ strvc lr, [r8], -sp, asr #19 │ │ │ │ - b 0x14cf7c8 │ │ │ │ + b 0x14cf8c8 │ │ │ │ andls r0, r5, #88, 16 @ 0x580000 │ │ │ │ - b 0x14f41f8 │ │ │ │ + b 0x14f42f8 │ │ │ │ strcs r0, [r0], #-1355 @ 0xfffffab5 │ │ │ │ andsls pc, fp, r3, lsr r8 @ │ │ │ │ ldmdbne pc, {r1, r2, r8, r9, fp, ip, pc}^ @ │ │ │ │ ldmdbne lr, {r0, r1, r2, r8, r9, fp, ip, pc}^ │ │ │ │ ldrmi r9, [sp], #-2819 @ 0xfffff4fd │ │ │ │ - bleq 0x1cb6dc │ │ │ │ + bleq 0x1cb7dc │ │ │ │ @ instruction: 0xf8362300 │ │ │ │ strbmi r2, [r9], -r2, lsl #22 │ │ │ │ @ instruction: 0xf8cd3401 │ │ │ │ @ instruction: 0xf71da000 │ │ │ │ - strmi pc, [r0, #3229]! @ 0xc9d │ │ │ │ - bleq 0x1cb6ac │ │ │ │ - blls 0x2849dc │ │ │ │ + strmi pc, [r0, #3101]! @ 0xc1d │ │ │ │ + bleq 0x1cb7ac │ │ │ │ + blls 0x284adc │ │ │ │ ldrmi r4, [fp, #1219] @ 0x4c3 │ │ │ │ ldmib sp, {r5, r6, r7, r8, r9, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf8dd7608 │ │ │ │ adcsmi fp, lr, #12 │ │ │ │ - ldrbmi sp, [pc], #-2312 @ 0x10d630 │ │ │ │ + ldrbmi sp, [pc], #-2312 @ 0x10d730 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r7, r8, lr │ │ │ │ movweq lr, #48039 @ 0xbba7 │ │ │ │ ldmle r9!, {r1, r2, r3, r4, r7, r9, lr}^ │ │ │ │ andcs fp, r0, fp │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @@ -259256,51 +259322,51 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ strmi fp, [r3], fp, lsl #1 │ │ │ │ ldmdbls r5, {r1, r2, r8, ip, pc} │ │ │ │ ldrsbge pc, [r0], #-141 @ 0xffffff73 @ │ │ │ │ andlt pc, ip, sp, asr #17 │ │ │ │ - bleq 0x1497b8 │ │ │ │ + bleq 0x1498b8 │ │ │ │ andcs pc, r1, r1, asr #7 │ │ │ │ stmdacs r2, {r1, r2, r3, r6, r7, r9, ip, sp, pc} │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ andcc fp, r1, r8, lsl pc │ │ │ │ @ instruction: 0x21a1ea4f │ │ │ │ strbeq lr, [r6], pc, asr #20 │ │ │ │ svclt 0x00159307 │ │ │ │ ldrtmi r0, [r0], r7, asr #1 │ │ │ │ @ instruction: 0x463746b8 │ │ │ │ svceq 0x0010f1b8 │ │ │ │ subeq lr, r1, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf04fbfa8 │ │ │ │ andls r0, r4, #16, 16 @ 0x100000 │ │ │ │ strvc lr, [r8], -sp, asr #19 │ │ │ │ - b 0x14cf8a0 │ │ │ │ + b 0x14cf9a0 │ │ │ │ andls r0, r5, #88, 16 @ 0x580000 │ │ │ │ - b 0x14f42d0 │ │ │ │ + b 0x14f43d0 │ │ │ │ strcs r0, [r0], #-1355 @ 0xfffffab5 │ │ │ │ andsls pc, fp, r3, lsr r8 @ │ │ │ │ ldmdbne pc, {r1, r2, r8, r9, fp, ip, pc}^ @ │ │ │ │ ldmdbne lr, {r0, r1, r2, r8, r9, fp, ip, pc}^ │ │ │ │ ldrmi r9, [sp], #-2819 @ 0xfffff4fd │ │ │ │ - bleq 0x1cb7b4 │ │ │ │ + bleq 0x1cb8b4 │ │ │ │ @ instruction: 0xf8362300 │ │ │ │ strbmi r2, [r9], -r2, lsl #22 │ │ │ │ andmi pc, r0, r0, lsl #9 │ │ │ │ @ instruction: 0xf8cd3401 │ │ │ │ @ instruction: 0xf71ba000 │ │ │ │ - strmi pc, [r0, #2223]! @ 0x8af │ │ │ │ - bleq 0x1cb788 │ │ │ │ - blls 0x284ab0 │ │ │ │ + strmi pc, [r0, #2095]! @ 0x82f │ │ │ │ + bleq 0x1cb888 │ │ │ │ + blls 0x284bb0 │ │ │ │ ldrmi r4, [fp, #1219] @ 0x4c3 │ │ │ │ ldmib sp, {r1, r2, r3, r4, r6, r7, r8, r9, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf8dd7608 │ │ │ │ adcsmi fp, lr, #12 │ │ │ │ - ldrbmi sp, [pc], #-2312 @ 0x10d70c │ │ │ │ + ldrbmi sp, [pc], #-2312 @ 0x10d80c │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r7, r8, lr │ │ │ │ movweq lr, #48039 @ 0xbba7 │ │ │ │ ldmle r9!, {r1, r2, r3, r4, r7, r9, lr}^ │ │ │ │ andcs fp, r0, fp │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @@ -259311,51 +259377,51 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ strmi fp, [r3], fp, lsl #1 │ │ │ │ ldmdbls r5, {r1, r2, r8, ip, pc} │ │ │ │ ldrsbge pc, [r0], #-141 @ 0xffffff73 @ │ │ │ │ andlt pc, ip, sp, asr #17 │ │ │ │ - bleq 0x149894 │ │ │ │ + bleq 0x149994 │ │ │ │ andcs pc, r1, r1, asr #7 │ │ │ │ stmdacs r2, {r1, r2, r3, r6, r7, r9, ip, sp, pc} │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ andcc fp, r1, r8, lsl pc │ │ │ │ @ instruction: 0x21a1ea4f │ │ │ │ strbeq lr, [r6], pc, asr #20 │ │ │ │ svclt 0x00159307 │ │ │ │ ldrtmi r0, [r0], r7, asr #1 │ │ │ │ @ instruction: 0x463746b8 │ │ │ │ svceq 0x0010f1b8 │ │ │ │ addeq lr, r1, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf04fbfa8 │ │ │ │ andls r0, r4, #16, 16 @ 0x100000 │ │ │ │ strvc lr, [r8], -sp, asr #19 │ │ │ │ - b 0x14cfa7c │ │ │ │ + b 0x14cfb7c │ │ │ │ andls r0, r5, #152, 16 @ 0x980000 │ │ │ │ - b 0x14f43ac │ │ │ │ + b 0x14f44ac │ │ │ │ strcs r0, [r0], #-1419 @ 0xfffffa75 │ │ │ │ eorls pc, fp, r3, asr r8 @ │ │ │ │ ldmdbne pc, {r1, r2, r8, r9, fp, ip, pc}^ @ │ │ │ │ ldmdbne lr, {r0, r1, r2, r8, r9, fp, ip, pc}^ │ │ │ │ ldrmi r9, [sp], #-2819 @ 0xfffff4fd │ │ │ │ - bleq 0x24b910 │ │ │ │ + bleq 0x24ba10 │ │ │ │ @ instruction: 0xf8562300 │ │ │ │ strbmi r2, [r9], -r4, lsl #22 │ │ │ │ andmi pc, r0, r0, lsl #2 │ │ │ │ @ instruction: 0xf8cd3401 │ │ │ │ @ instruction: 0xf71da000 │ │ │ │ - strmi pc, [r0, #2391]! @ 0x957 │ │ │ │ - bleq 0x24b8e4 │ │ │ │ - blls 0x284b8c │ │ │ │ + strmi pc, [r0, #2263]! @ 0x8d7 │ │ │ │ + bleq 0x24b9e4 │ │ │ │ + blls 0x284c8c │ │ │ │ ldrmi r4, [fp, #1219] @ 0x4c3 │ │ │ │ ldmib sp, {r1, r2, r3, r4, r6, r7, r8, r9, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf8dd7608 │ │ │ │ adcsmi fp, lr, #12 │ │ │ │ - ldrbmi sp, [pc], #-2312 @ 0x10d7e8 │ │ │ │ + ldrbmi sp, [pc], #-2312 @ 0x10d8e8 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r7, r8, lr │ │ │ │ movweq lr, #48039 @ 0xbba7 │ │ │ │ ldmle r9!, {r1, r2, r3, r4, r7, r9, lr}^ │ │ │ │ andcs fp, r0, fp │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @@ -259363,64 +259429,64 @@ │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ strmi fp, [pc], -pc, lsl #1 │ │ │ │ - bleq 0x149964 │ │ │ │ + bleq 0x149a64 │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ - bls 0x772054 │ │ │ │ + bls 0x772154 │ │ │ │ andls r9, r6, r8, lsl lr │ │ │ │ smlabtcs r1, r2, r3, pc @ │ │ │ │ stmdbcs r2, {r2, r4, r6, r7, r9, ip, sp, pc} │ │ │ │ streq pc, [r1], #-260 @ 0xfffffefc │ │ │ │ tstcc r1, r8, lsl pc │ │ │ │ adccs lr, r2, #323584 @ 0x4f000 │ │ │ │ strbeq lr, [r4], #2639 @ 0xa4f │ │ │ │ movwvc lr, #43469 @ 0xa9cd │ │ │ │ - b 0x14fd4a8 │ │ │ │ + b 0x14fd5a8 │ │ │ │ strtmi r0, [r2], r1, asr #17 │ │ │ │ strtmi r4, [r0], r2, asr #13 │ │ │ │ svceq 0x0010f1ba │ │ │ │ sbceq lr, r2, #323584 @ 0x4f000 │ │ │ │ @ instruction: 0xf04fbfa8 │ │ │ │ - b 0x14d00ac │ │ │ │ + b 0x14d01ac │ │ │ │ andls r0, r7, #216, 2 @ 0x36 │ │ │ │ - beq 0xff7c81b0 │ │ │ │ + beq 0xff7c82b0 │ │ │ │ stmib sp, {r3, r8, ip, pc}^ │ │ │ │ - blls 0x2ee8ac │ │ │ │ + blls 0x2ee9ac │ │ │ │ strbeq lr, [r9, #2639] @ 0xa4f │ │ │ │ @ instruction: 0xf04f9a09 │ │ │ │ stmiane fp!, {fp}^ │ │ │ │ - bls 0x39e8d8 │ │ │ │ - bls 0x3d3de0 │ │ │ │ - bls 0x293df0 │ │ │ │ + bls 0x39e9d8 │ │ │ │ + bls 0x3d3ee0 │ │ │ │ + bls 0x293ef0 │ │ │ │ ldmib r3, {r0, r2, r4, sl, lr}^ │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ ldmib r4, {r2, r8, r9, sp}^ │ │ │ │ strcc r0, [r8], #-256 @ 0xffffff00 │ │ │ │ movwcs lr, #10487 @ 0x28f7 │ │ │ │ movwcs lr, #2509 @ 0x9cd │ │ │ │ tstpmi r0, r1, lsl #2 @ p-variant is OBSOLETE │ │ │ │ strlt lr, [r2], -sp, asr #19 │ │ │ │ movwcs lr, #18909 @ 0x49dd │ │ │ │ - @ instruction: 0xf9a6f71d │ │ │ │ + @ instruction: 0xf926f71d │ │ │ │ movweq pc, #4360 @ 0x1108 @ │ │ │ │ smlatteq r2, r5, r8, lr │ │ │ │ stmdaeq r1, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ stclle 5, cr4, [r8], #616 @ 0x268 │ │ │ │ ldrbmi r9, [r1], #2824 @ 0xb08 │ │ │ │ bicsle r4, r2, #641728512 @ 0x26400000 │ │ │ │ strhi lr, [ip], #-2525 @ 0xfffff623 │ │ │ │ @ instruction: 0xc018f8dd │ │ │ │ stmdble r8, {r2, r6, r8, sl, lr} │ │ │ │ andcs r4, r0, r0, ror #9 │ │ │ │ stmia r8!, {r8, sp}^ │ │ │ │ - bl 0xfeb0dcf4 │ │ │ │ + bl 0xfeb0ddf4 │ │ │ │ addsmi r0, ip, #12, 6 @ 0x30000000 │ │ │ │ strdlt sp, [pc], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ @@ -259428,51 +259494,51 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ strmi fp, [r3], fp, lsl #1 │ │ │ │ ldmdbls r5, {r1, r2, r8, ip, pc} │ │ │ │ ldrsbge pc, [r0], #-141 @ 0xffffff73 @ │ │ │ │ andlt pc, ip, sp, asr #17 │ │ │ │ - bleq 0x149a68 │ │ │ │ + bleq 0x149b68 │ │ │ │ andcs pc, r1, r1, asr #7 │ │ │ │ stmdacs r2, {r1, r2, r3, r6, r7, r9, ip, sp, pc} │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ andcc fp, r1, r8, lsl pc │ │ │ │ @ instruction: 0x21a1ea4f │ │ │ │ strbeq lr, [r6], pc, asr #20 │ │ │ │ svclt 0x00159307 │ │ │ │ ldrtmi r0, [r0], r7, asr #1 │ │ │ │ @ instruction: 0x463746b8 │ │ │ │ svceq 0x0010f1b8 │ │ │ │ subeq lr, r1, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf04fbfa8 │ │ │ │ andls r0, r4, #16, 16 @ 0x100000 │ │ │ │ strvc lr, [r8], -sp, asr #19 │ │ │ │ - b 0x14cfb50 │ │ │ │ + b 0x14cfc50 │ │ │ │ andls r0, r5, #88, 16 @ 0x580000 │ │ │ │ - b 0x14f4580 │ │ │ │ + b 0x14f4680 │ │ │ │ strcs r0, [r0], #-1355 @ 0xfffffab5 │ │ │ │ andsls pc, fp, r3, lsr r8 @ │ │ │ │ ldmdbne pc, {r1, r2, r8, r9, fp, ip, pc}^ @ │ │ │ │ ldmdbne lr, {r0, r1, r2, r8, r9, fp, ip, pc}^ │ │ │ │ ldrmi r9, [sp], #-2819 @ 0xfffff4fd │ │ │ │ - bleq 0x1cba64 │ │ │ │ + bleq 0x1cbb64 │ │ │ │ @ instruction: 0xf8362300 │ │ │ │ strbmi r2, [r9], -r2, lsl #22 │ │ │ │ andmi pc, r0, r0, lsl #9 │ │ │ │ @ instruction: 0xf8cd3401 │ │ │ │ @ instruction: 0xf71da000 │ │ │ │ - strmi pc, [r0, #2775]! @ 0xad7 │ │ │ │ - bleq 0x1cba38 │ │ │ │ - blls 0x284d60 │ │ │ │ + strmi pc, [r0, #2647]! @ 0xa57 │ │ │ │ + bleq 0x1cbb38 │ │ │ │ + blls 0x284e60 │ │ │ │ ldrmi r4, [fp, #1219] @ 0x4c3 │ │ │ │ ldmib sp, {r1, r2, r3, r4, r6, r7, r8, r9, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf8dd7608 │ │ │ │ adcsmi fp, lr, #12 │ │ │ │ - ldrbmi sp, [pc], #-2312 @ 0x10d9bc │ │ │ │ + ldrbmi sp, [pc], #-2312 @ 0x10dabc │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r7, r8, lr │ │ │ │ movweq lr, #48039 @ 0xbba7 │ │ │ │ ldmle r9!, {r1, r2, r3, r4, r7, r9, lr}^ │ │ │ │ andcs fp, r0, fp │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @@ -259483,50 +259549,50 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ strmi fp, [r3], fp, lsl #1 │ │ │ │ ldmdbls r5, {r1, r2, r8, ip, pc} │ │ │ │ ldrsbge pc, [r0], #-141 @ 0xffffff73 @ │ │ │ │ andlt pc, ip, sp, asr #17 │ │ │ │ - bleq 0x149b44 │ │ │ │ + bleq 0x149c44 │ │ │ │ andcs pc, r1, r1, asr #7 │ │ │ │ stmdacs r2, {r1, r2, r3, r6, r7, r9, ip, sp, pc} │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ andcc fp, r1, r8, lsl pc │ │ │ │ @ instruction: 0x21a1ea4f │ │ │ │ strbeq lr, [r6], pc, asr #20 │ │ │ │ svclt 0x00159307 │ │ │ │ ldrtmi r0, [r0], r7, asr #1 │ │ │ │ @ instruction: 0x463746b8 │ │ │ │ svceq 0x0010f1b8 │ │ │ │ subeq lr, r1, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf04fbfa8 │ │ │ │ andls r0, r4, #16, 16 @ 0x100000 │ │ │ │ strvc lr, [r8], -sp, asr #19 │ │ │ │ - b 0x14cfc2c │ │ │ │ + b 0x14cfd2c │ │ │ │ andls r0, r5, #88, 16 @ 0x580000 │ │ │ │ - b 0x14f465c │ │ │ │ + b 0x14f475c │ │ │ │ strcs r0, [r0], #-1355 @ 0xfffffab5 │ │ │ │ andsls pc, fp, r3, lsr r8 @ │ │ │ │ ldmdbne pc, {r1, r2, r8, r9, fp, ip, pc}^ @ │ │ │ │ ldmdbne lr, {r0, r1, r2, r8, r9, fp, ip, pc}^ │ │ │ │ ldrmi r9, [sp], #-2819 @ 0xfffff4fd │ │ │ │ - bleq 0x1cbb40 │ │ │ │ + bleq 0x1cbc40 │ │ │ │ @ instruction: 0xf8362302 │ │ │ │ strbmi r2, [r9], -r2, lsl #22 │ │ │ │ @ instruction: 0xf8cd3401 │ │ │ │ @ instruction: 0xf71aa000 │ │ │ │ - strmi pc, [r0, #3819]! @ 0xeeb │ │ │ │ - bleq 0x1cbb10 │ │ │ │ - blls 0x284e40 │ │ │ │ + strmi pc, [r0, #3691]! @ 0xe6b │ │ │ │ + bleq 0x1cbc10 │ │ │ │ + blls 0x284f40 │ │ │ │ ldrmi r4, [fp, #1219] @ 0x4c3 │ │ │ │ ldmib sp, {r5, r6, r7, r8, r9, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf8dd7608 │ │ │ │ adcsmi fp, lr, #12 │ │ │ │ - ldrbmi sp, [pc], #-2312 @ 0x10da94 │ │ │ │ + ldrbmi sp, [pc], #-2312 @ 0x10db94 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r7, r8, lr │ │ │ │ movweq lr, #48039 @ 0xbba7 │ │ │ │ ldmle r9!, {r1, r2, r3, r4, r7, r9, lr}^ │ │ │ │ andcs fp, r0, fp │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @@ -259537,50 +259603,50 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ strmi fp, [r3], fp, lsl #1 │ │ │ │ ldmdbls r5, {r1, r2, r8, ip, pc} │ │ │ │ ldrsbge pc, [r0], #-141 @ 0xffffff73 @ │ │ │ │ andlt pc, ip, sp, asr #17 │ │ │ │ - bleq 0x149c1c │ │ │ │ + bleq 0x149d1c │ │ │ │ andcs pc, r1, r1, asr #7 │ │ │ │ stmdacs r2, {r1, r2, r3, r6, r7, r9, ip, sp, pc} │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ andcc fp, r1, r8, lsl pc │ │ │ │ @ instruction: 0x21a1ea4f │ │ │ │ strbeq lr, [r6], pc, asr #20 │ │ │ │ svclt 0x00159307 │ │ │ │ ldrtmi r0, [r0], r7, asr #1 │ │ │ │ @ instruction: 0x463746b8 │ │ │ │ svceq 0x0010f1b8 │ │ │ │ addeq lr, r1, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf04fbfa8 │ │ │ │ andls r0, r4, #16, 16 @ 0x100000 │ │ │ │ strvc lr, [r8], -sp, asr #19 │ │ │ │ - b 0x14cfe04 │ │ │ │ + b 0x14cff04 │ │ │ │ andls r0, r5, #152, 16 @ 0x980000 │ │ │ │ - b 0x14f4734 │ │ │ │ + b 0x14f4834 │ │ │ │ strcs r0, [r0], #-1419 @ 0xfffffa75 │ │ │ │ eorls pc, fp, r3, asr r8 @ │ │ │ │ ldmdbne pc, {r1, r2, r8, r9, fp, ip, pc}^ @ │ │ │ │ ldmdbne lr, {r0, r1, r2, r8, r9, fp, ip, pc}^ │ │ │ │ ldrmi r9, [sp], #-2819 @ 0xfffff4fd │ │ │ │ - bleq 0x24bc98 │ │ │ │ + bleq 0x24bd98 │ │ │ │ @ instruction: 0xf8562302 │ │ │ │ strbmi r2, [r9], -r4, lsl #22 │ │ │ │ @ instruction: 0xf8cd3401 │ │ │ │ @ instruction: 0xf71ca000 │ │ │ │ - strmi pc, [r0, #3989]! @ 0xf95 │ │ │ │ - bleq 0x24bc68 │ │ │ │ - blls 0x284f18 │ │ │ │ + strmi pc, [r0, #3861]! @ 0xf15 │ │ │ │ + bleq 0x24bd68 │ │ │ │ + blls 0x285018 │ │ │ │ ldrmi r4, [fp, #1219] @ 0x4c3 │ │ │ │ ldmib sp, {r5, r6, r7, r8, r9, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf8dd7608 │ │ │ │ adcsmi fp, lr, #12 │ │ │ │ - ldrbmi sp, [pc], #-2312 @ 0x10db6c │ │ │ │ + ldrbmi sp, [pc], #-2312 @ 0x10dc6c │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r7, r8, lr │ │ │ │ movweq lr, #48039 @ 0xbba7 │ │ │ │ ldmle r9!, {r1, r2, r3, r4, r7, r9, lr}^ │ │ │ │ andcs fp, r0, fp │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @@ -259588,56 +259654,56 @@ │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ strmi fp, [pc], -pc, lsl #1 │ │ │ │ - bleq 0x1c9ce8 │ │ │ │ - blls 0x7727d4 │ │ │ │ + bleq 0x1c9de8 │ │ │ │ + blls 0x7728d4 │ │ │ │ andls r9, r6, r8, lsl lr │ │ │ │ stmib sp, {r0, r3, r4, r6, r7, r9, ip, sp, pc}^ │ │ │ │ tstcc r1, sl, lsl #4 │ │ │ │ stmiaeq r1, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ smlabtcs r1, r3, r3, pc @ │ │ │ │ - b 0x14d7fd0 │ │ │ │ + b 0x14d80d0 │ │ │ │ svclt 0x001223a3 │ │ │ │ strbmi r3, [r2], r1, lsl #2 │ │ │ │ - b 0x14df6d8 │ │ │ │ + b 0x14df7d8 │ │ │ │ svclt 0x001803c3 │ │ │ │ stmibeq r1, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ svclt 0x00189307 │ │ │ │ @ instruction: 0xf8cd46ca │ │ │ │ @ instruction: 0xf1ba9030 │ │ │ │ - b 0x14d182c │ │ │ │ + b 0x14d192c │ │ │ │ svclt 0x00a803d9 │ │ │ │ - beq 0x549d30 │ │ │ │ + beq 0x549e30 │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ - b 0x14f281c │ │ │ │ + b 0x14f291c │ │ │ │ @ instruction: 0xf8cd0ada │ │ │ │ - blls 0x2edcd4 │ │ │ │ + blls 0x2eddd4 │ │ │ │ strbeq lr, [r9], #2639 @ 0xa4f │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ - blls 0x3d3f98 │ │ │ │ - blls 0x39ec7c │ │ │ │ - blls 0x354094 │ │ │ │ - blls 0x294090 │ │ │ │ + blls 0x3d4098 │ │ │ │ + blls 0x39ed7c │ │ │ │ + blls 0x354194 │ │ │ │ + blls 0x294190 │ │ │ │ ldmib r2, {r2, r3, r4, sl, lr}^ │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ ldm r5!, {r2, r8, r9, sp}^ │ │ │ │ ldm r7!, {r1, r8, r9, sp}^ │ │ │ │ stmib sp, {r1, r8}^ │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ ldmib sp, {r1, r9, sl, ip, sp, pc}^ │ │ │ │ @ instruction: 0xf71c2304 │ │ │ │ - @ instruction: 0xf108ffe5 │ │ │ │ + @ instruction: 0xf108ff65 │ │ │ │ stmia r4!, {r0, r8, r9}^ │ │ │ │ @ instruction: 0xf04f0102 │ │ │ │ ldrmi r0, [sl, #2049] @ 0x801 │ │ │ │ - blls 0x344ffc │ │ │ │ + blls 0x3450fc │ │ │ │ strbmi r4, [fp, #-1233] @ 0xfffffb2f │ │ │ │ ldmib sp, {r0, r2, r4, r6, r7, fp, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf8dd980c │ │ │ │ strbmi ip, [r8, #24] │ │ │ │ strbtmi sp, [r1], #2312 @ 0x908 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r9, r8, lr │ │ │ │ @@ -259653,50 +259719,50 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ strmi fp, [r3], fp, lsl #1 │ │ │ │ ldmdbls r5, {r1, r2, r8, ip, pc} │ │ │ │ ldrsbge pc, [r0], #-141 @ 0xffffff73 @ │ │ │ │ andlt pc, ip, sp, asr #17 │ │ │ │ - bleq 0x149dec │ │ │ │ + bleq 0x149eec │ │ │ │ andcs pc, r1, r1, asr #7 │ │ │ │ stmdacs r2, {r1, r2, r3, r6, r7, r9, ip, sp, pc} │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ andcc fp, r1, r8, lsl pc │ │ │ │ @ instruction: 0x21a1ea4f │ │ │ │ strbeq lr, [r6], pc, asr #20 │ │ │ │ svclt 0x00159307 │ │ │ │ ldrtmi r0, [r0], r7, asr #1 │ │ │ │ @ instruction: 0x463746b8 │ │ │ │ svceq 0x0010f1b8 │ │ │ │ subeq lr, r1, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf04fbfa8 │ │ │ │ andls r0, r4, #16, 16 @ 0x100000 │ │ │ │ strvc lr, [r8], -sp, asr #19 │ │ │ │ - b 0x14cfed4 │ │ │ │ + b 0x14cffd4 │ │ │ │ andls r0, r5, #88, 16 @ 0x580000 │ │ │ │ - b 0x14f4904 │ │ │ │ + b 0x14f4a04 │ │ │ │ strcs r0, [r0], #-1355 @ 0xfffffab5 │ │ │ │ andsls pc, fp, r3, lsr r8 @ │ │ │ │ ldmdbne pc, {r1, r2, r8, r9, fp, ip, pc}^ @ │ │ │ │ ldmdbne lr, {r0, r1, r2, r8, r9, fp, ip, pc}^ │ │ │ │ ldrmi r9, [sp], #-2819 @ 0xfffff4fd │ │ │ │ - bleq 0x1cbde8 │ │ │ │ + bleq 0x1cbee8 │ │ │ │ @ instruction: 0xf8362302 │ │ │ │ strbmi r2, [r9], -r2, lsl #22 │ │ │ │ @ instruction: 0xf8cd3401 │ │ │ │ @ instruction: 0xf71da000 │ │ │ │ - strmi pc, [r0, #2327]! @ 0x917 │ │ │ │ - bleq 0x1cbdb8 │ │ │ │ - blls 0x2850e8 │ │ │ │ + strmi pc, [r0, #2199]! @ 0x897 │ │ │ │ + bleq 0x1cbeb8 │ │ │ │ + blls 0x2851e8 │ │ │ │ ldrmi r4, [fp, #1219] @ 0x4c3 │ │ │ │ ldmib sp, {r5, r6, r7, r8, r9, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf8dd7608 │ │ │ │ adcsmi fp, lr, #12 │ │ │ │ - ldrbmi sp, [pc], #-2312 @ 0x10dd3c │ │ │ │ + ldrbmi sp, [pc], #-2312 @ 0x10de3c │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r7, r8, lr │ │ │ │ movweq lr, #48039 @ 0xbba7 │ │ │ │ ldmle r9!, {r1, r2, r3, r4, r7, r9, lr}^ │ │ │ │ andcs fp, r0, fp │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @@ -259709,96 +259775,96 @@ │ │ │ │ stmdacc r1, {r0, r8, r9, fp, ip, sp} │ │ │ │ vrshr.u64 , , #58 │ │ │ │ cdpcs 6, 0, cr2, cr2, cr1, {0} │ │ │ │ streq pc, [r1, #-261] @ 0xfffffefb │ │ │ │ @ instruction: 0x3601bf18 │ │ │ │ tstpeq r0, pc, asr #32 @ p-variant is OBSOLETE │ │ │ │ strbeq lr, [r5, #2639] @ 0xa4f │ │ │ │ - b 0x14fd9e0 │ │ │ │ + b 0x14fdae0 │ │ │ │ strtmi r0, [lr], r6, asr #29 │ │ │ │ streq lr, [lr, -r2, lsl #22] │ │ │ │ svcvs 0x0001f812 │ │ │ │ svcgt 0x0001f813 │ │ │ │ @ instruction: 0xf1bc44b4 │ │ │ │ svclt 0x00d20fff │ │ │ │ ldrbtcs r4, [pc], r6, ror #12 │ │ │ │ @ instruction: 0xf8002101 │ │ │ │ adcsmi r6, sl, #1, 30 │ │ │ │ @ instruction: 0xb111d1f0 │ │ │ │ @ instruction: 0xf8c82301 │ │ │ │ ldrbmi r3, [r5, #-0]! │ │ │ │ - bl 0x2441e4 │ │ │ │ + bl 0x2442e4 │ │ │ │ andcs r0, r0, lr, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - blne 0x78e1d8 │ │ │ │ + blne 0x78e2d8 │ │ │ │ ldmle sl!, {r0, r2, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcls 6, cr4, [r7, #-548] @ 0xfffffddc │ │ │ │ @ instruction: 0x46044619 │ │ │ │ rsclt r3, lr, #32768 @ 0x8000 │ │ │ │ strcs pc, [r1, #-965] @ 0xfffffc3b │ │ │ │ @ instruction: 0xf1062d02 │ │ │ │ svclt 0x00180601 │ │ │ │ @ instruction: 0xf1a01c6b │ │ │ │ - b 0x14cf210 │ │ │ │ + b 0x14cf310 │ │ │ │ @ instruction: 0xf04f06c6 │ │ │ │ svclt 0x00140000 │ │ │ │ @ instruction: 0x463300db │ │ │ │ stmdaeq r3, {r1, r8, r9, fp, sp, lr, pc} │ │ │ │ - blvc 0x1cbee4 │ │ │ │ + blvc 0x1cbfe4 │ │ │ │ cdpvc 6, 15, cr15, cr15, cr15, {2} │ │ │ │ svcgt 0x0002f831 │ │ │ │ @ instruction: 0xf5bc44bc │ │ │ │ svclt 0x00b43f80 │ │ │ │ andcs r4, r1, r6, ror #13 │ │ │ │ svc 0x0002f825 │ │ │ │ mvnle r4, r2, asr #10 │ │ │ │ andcs fp, r1, #16, 2 │ │ │ │ andcs pc, r0, r9, asr #17 │ │ │ │ stmdble r7, {r1, r2, r3, r4, r7, r9, lr} │ │ │ │ andcs r4, r0, r3, lsr #8 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - blne 0x78e258 │ │ │ │ + blne 0x78e358 │ │ │ │ ldmle sl!, {r1, r2, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcls 6, cr4, [r7], {5} │ │ │ │ smlabbcs r0, r9, r6, r4 │ │ │ │ svcne 0x002e1f18 │ │ │ │ vmlal.u , d20, d3[5] │ │ │ │ stccs 4, cr2, [r2], {1} │ │ │ │ streq pc, [r1, -r7, lsl #2] │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ strbeq lr, [r7, pc, asr #20] │ │ │ │ - b 0x14fdadc │ │ │ │ + b 0x14fdbdc │ │ │ │ ldrtmi r0, [ip], r4, asr #25 │ │ │ │ stmdaeq ip, {r1, r8, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf852460c │ │ │ │ @ instruction: 0xf850eb04 │ │ │ │ - bl 0x5ddab0 │ │ │ │ - bl 0x120eadc │ │ │ │ + bl 0x5ddbb0 │ │ │ │ + bl 0x120ebdc │ │ │ │ @ instruction: 0xf1be0e04 │ │ │ │ svclt 0x001c0f00 │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ @ instruction: 0xf8462101 │ │ │ │ strbmi r3, [r2, #-3844] @ 0xfffff0fc │ │ │ │ tstlt r1, sp, ror #3 │ │ │ │ @ instruction: 0xf8c92301 │ │ │ │ strbmi r3, [r7, #-0]! │ │ │ │ - bl 0x2842e8 │ │ │ │ + bl 0x2843e8 │ │ │ │ andcs r0, r0, ip, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - blne 0x178e2dc │ │ │ │ + blne 0x178e3dc │ │ │ │ ldmle sl!, {r0, r1, r2, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ vmlals.f32 s6, s14, s2 │ │ │ │ @@ -259806,15 +259872,15 @@ │ │ │ │ cdpne 8, 5, cr3, cr9, cr1, {0} │ │ │ │ vrshr.u64 , , #58 │ │ │ │ cdpcs 6, 0, cr2, cr2, cr1, {0} │ │ │ │ streq pc, [r1, #-261] @ 0xfffffefb │ │ │ │ @ instruction: 0x3601bf18 │ │ │ │ streq pc, [r0, -pc, asr #32] │ │ │ │ strbeq lr, [r5, #2639] @ 0xa4f │ │ │ │ - b 0x14fdb64 │ │ │ │ + b 0x14fdc64 │ │ │ │ strtmi r0, [lr], r6, asr #29 │ │ │ │ stmdaeq r2, {r1, r2, r3, r8, r9, fp, sp, lr, pc} │ │ │ │ svcgt 0x0001f912 │ │ │ │ cmnpeq pc, #111 @ p-variant is OBSOLETE @ 0x6f │ │ │ │ svcvs 0x0001f911 │ │ │ │ ldrmi r4, [ip, #1204] @ 0x4b4 │ │ │ │ @ instruction: 0x2701bfb8 │ │ │ │ @@ -259822,18 +259888,18 @@ │ │ │ │ svclt 0x00d20f7f │ │ │ │ cmncs pc, #103809024 @ 0x6300000 │ │ │ │ ldrmi r2, [r0, #1793] @ 0x701 │ │ │ │ svccc 0x0001f800 │ │ │ │ tstlt r7, sl, ror #3 │ │ │ │ @ instruction: 0xf8c92301 │ │ │ │ ldrbmi r3, [r5, #-0]! │ │ │ │ - bl 0x244374 │ │ │ │ + bl 0x244474 │ │ │ │ andcs r0, r0, lr, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - blne 0x78e368 │ │ │ │ + blne 0x78e468 │ │ │ │ ldmle sl!, {r0, r2, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ cdpls 6, 0, cr4, cr9, cr5, {0} │ │ │ │ @@ -259842,24 +259908,24 @@ │ │ │ │ mrcne 8, 4, r7, cr9, cr15, {7} │ │ │ │ vrshr.u64 , q10, #58 │ │ │ │ cdpcs 6, 0, cr2, cr2, cr1, {0} │ │ │ │ streq pc, [r1], #-260 @ 0xfffffefc │ │ │ │ @ instruction: 0x3601bf18 │ │ │ │ andeq pc, r2, r0, lsr #3 │ │ │ │ strbeq lr, [r4], #2639 @ 0xa4f │ │ │ │ - b 0x14fdbf4 │ │ │ │ + b 0x14fdcf4 │ │ │ │ strtmi r0, [r6], r6, asr #29 │ │ │ │ stmdbeq lr, {r1, r8, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf9322600 │ │ │ │ strbmi ip, [r3], -r2, lsl #22 │ │ │ │ svcge 0x0002f931 │ │ │ │ ldrbvc pc, [pc, r7, asr #12]! @ │ │ │ │ @ instruction: 0xf51c44d4 │ │ │ │ svclt 0x00b84f00 │ │ │ │ - blle 0x2577cc │ │ │ │ + blle 0x2578cc │ │ │ │ svcmi 0x0000f5bc │ │ │ │ @ instruction: 0x4663bfb2 │ │ │ │ @ instruction: 0x2601463b │ │ │ │ @ instruction: 0xf820454a │ │ │ │ mvnle r3, r2, lsl #30 │ │ │ │ movwcs fp, #4374 @ 0x1116 │ │ │ │ andcc pc, r0, fp, asr #17 │ │ │ │ @@ -259878,91 +259944,91 @@ │ │ │ │ svcne 0x0018468a │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ vmlal.u , d20, d1[5] │ │ │ │ stccs 4, cr2, [r2], {1} │ │ │ │ streq pc, [r1, #-261] @ 0xfffffefb │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ strbeq lr, [r5, #2639] @ 0xa4f │ │ │ │ - b 0x14fdc84 │ │ │ │ + b 0x14fdd84 │ │ │ │ strtmi r0, [ip], r4, asr #25 │ │ │ │ - bl 0x195d0c │ │ │ │ + bl 0x195e0c │ │ │ │ @ instruction: 0xf850070c │ │ │ │ @ instruction: 0xf04f3f04 │ │ │ │ @ instruction: 0xf8524100 │ │ │ │ - bl 0x774c5c │ │ │ │ - b 0x14d185c │ │ │ │ - bl 0x11eafe0 │ │ │ │ + bl 0x774d5c │ │ │ │ + b 0x14d195c │ │ │ │ + bl 0x11eb0e0 │ │ │ │ strmi r7, [lr, #1001] @ 0x3e9 │ │ │ │ stmdbeq r0, {r0, r1, r4, r6, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf1bedb08 │ │ │ │ @ instruction: 0xf06f4f00 │ │ │ │ @ instruction: 0xf1734100 │ │ │ │ svclt 0x00b80300 │ │ │ │ - blle 0x15fa34 │ │ │ │ + blle 0x15fb34 │ │ │ │ stmdaeq r1, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf84442ba │ │ │ │ mvnle r1, r4, lsl #30 │ │ │ │ svceq 0x0000f1b8 │ │ │ │ movwcs sp, #4098 @ 0x1002 │ │ │ │ andcc pc, r0, sl, asr #17 │ │ │ │ stmdble r8, {r0, r2, r5, r6, r8, sl, lr} │ │ │ │ @ instruction: 0x200044b4 │ │ │ │ stmia ip!, {r8, sp}^ │ │ │ │ - bl 0xfec0e4a0 │ │ │ │ + bl 0xfec0e5a0 │ │ │ │ addsmi r0, sp, #402653184 @ 0x18000000 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x000087f0 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ vstrls s6, [r7, #-4] │ │ │ │ strmi r4, [r9], r4, lsl #12 │ │ │ │ @ instruction: 0xf04f1e58 │ │ │ │ rsclt r0, lr, #0, 16 │ │ │ │ strcs pc, [r1, #-965] @ 0xfffffc3b │ │ │ │ @ instruction: 0xf1062d02 │ │ │ │ svclt 0x00180601 │ │ │ │ - b 0x14db4d8 │ │ │ │ + b 0x14db5d8 │ │ │ │ svclt 0x001406c6 │ │ │ │ @ instruction: 0x0ec5ea4f │ │ │ │ mcrne 6, 3, r4, cr5, cr6, {5} │ │ │ │ streq lr, [lr, -r2, lsl #22] │ │ │ │ svcgt 0x0001f812 │ │ │ │ @ instruction: 0xf8102100 │ │ │ │ - bl 0xff01dcf4 │ │ │ │ + bl 0xff01ddf4 │ │ │ │ svclt 0x00540c03 │ │ │ │ @ instruction: 0xf04f4661 │ │ │ │ @ instruction: 0xf8050801 │ │ │ │ adcsmi r1, sl, #1, 30 │ │ │ │ @ instruction: 0xf1b8d1f0 │ │ │ │ andle r0, r2, r0, lsl #30 │ │ │ │ @ instruction: 0xf8c92301 │ │ │ │ ldrbmi r3, [r6, #-0]! │ │ │ │ - bl 0x244534 │ │ │ │ + bl 0x244634 │ │ │ │ andcs r0, r0, lr, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - blne 0x78e528 │ │ │ │ + blne 0x78e628 │ │ │ │ ldmle sl!, {r1, r2, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcls 6, cr4, [r7, #-16] │ │ │ │ cdpne 6, 9, cr4, cr8, cr9, {4} │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ vmlal.u , d21, d2[7] │ │ │ │ stccs 5, cr2, [r2, #-4] │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ strcc fp, [r1, #-3864] @ 0xfffff0e8 │ │ │ │ strbeq lr, [r6], pc, asr #20 │ │ │ │ - b 0x14fddac │ │ │ │ + b 0x14fdeac │ │ │ │ ldrtmi r0, [r6], r5, asr #29 │ │ │ │ - bl 0x195bf8 │ │ │ │ + bl 0x195cf8 │ │ │ │ @ instruction: 0xf832070e │ │ │ │ tstcs r0, r2, lsl #22 │ │ │ │ svccc 0x0002f830 │ │ │ │ @ instruction: 0x0c03ebbc │ │ │ │ uqsaxmi fp, r1, r4 │ │ │ │ stmdaeq r1, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ svcne 0x0002f825 │ │ │ │ @@ -259983,22 +260049,22 @@ │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcls 6, cr4, [r6, #-16] │ │ │ │ @ instruction: 0xf1a34688 │ │ │ │ rsclt r0, lr, #4, 28 @ 0x40 │ │ │ │ strcs pc, [r1, #-965] @ 0xfffffc3b │ │ │ │ @ instruction: 0xf1062d02 │ │ │ │ svclt 0x00180601 │ │ │ │ - b 0x14db5dc │ │ │ │ + b 0x14db6dc │ │ │ │ svclt 0x001406c6 │ │ │ │ vstmiaeq r5, {s29-s107} │ │ │ │ svcne 0x000546b4 │ │ │ │ streq lr, [ip, -r2, lsl #22] │ │ │ │ @ instruction: 0xf8522000 │ │ │ │ @ instruction: 0xf85e3b04 │ │ │ │ - bne 0x17d5e04 │ │ │ │ + bne 0x17d5f04 │ │ │ │ tsteq r1, r1, ror #22 │ │ │ │ svclt 0x00bc2900 │ │ │ │ andcs r2, r1, r0, lsl #6 │ │ │ │ svccc 0x0004f845 │ │ │ │ ldrhle r4, [r0, #42]! @ 0x2a │ │ │ │ movwcs fp, #4368 @ 0x1110 │ │ │ │ andcc pc, r0, r8, asr #17 │ │ │ │ @@ -260018,23 +260084,23 @@ │ │ │ │ cdpne 8, 5, cr3, cr9, cr1, {0} │ │ │ │ vrshr.u64 , , #58 │ │ │ │ cdpcs 6, 0, cr2, cr2, cr1, {0} │ │ │ │ streq pc, [r1, #-261] @ 0xfffffefb │ │ │ │ @ instruction: 0x3601bf18 │ │ │ │ streq pc, [r0, -pc, asr #32] │ │ │ │ strbeq lr, [r5, #2639] @ 0xa4f │ │ │ │ - b 0x14fdeb4 │ │ │ │ + b 0x14fdfb4 │ │ │ │ strtmi r0, [lr], r6, asr #29 │ │ │ │ stmdaeq lr, {r1, r8, r9, fp, sp, lr, pc} │ │ │ │ svcgt 0x0001f912 │ │ │ │ cmnpeq pc, #111 @ p-variant is OBSOLETE @ 0x6f │ │ │ │ svcvs 0x0001f911 │ │ │ │ @ instruction: 0x0c06ebac │ │ │ │ svclt 0x00b8459c │ │ │ │ - blle 0x257e88 │ │ │ │ + blle 0x257f88 │ │ │ │ svceq 0x007ff1bc │ │ │ │ @ instruction: 0x4663bfd2 │ │ │ │ smlsdxcs r1, pc, r3, r2 @ │ │ │ │ @ instruction: 0xf8004542 │ │ │ │ mvnle r3, r1, lsl #30 │ │ │ │ movwcs fp, #4375 @ 0x1117 │ │ │ │ andcc pc, r0, r9, asr #17 │ │ │ │ @@ -260055,15 +260121,15 @@ │ │ │ │ mrcne 8, 4, r7, cr9, cr15, {7} │ │ │ │ vrshr.u64 , q10, #58 │ │ │ │ cdpcs 6, 0, cr2, cr2, cr1, {0} │ │ │ │ streq pc, [r1], #-260 @ 0xfffffefc │ │ │ │ @ instruction: 0x3601bf18 │ │ │ │ andeq pc, r2, r0, lsr #3 │ │ │ │ strbeq lr, [r4], #2639 @ 0xa4f │ │ │ │ - b 0x14fdf48 │ │ │ │ + b 0x14fe048 │ │ │ │ strtmi r0, [r6], r6, asr #29 │ │ │ │ stmdbeq lr, {r1, r8, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf9322600 │ │ │ │ strbmi ip, [r3], -r2, lsl #22 │ │ │ │ svcge 0x0002f931 │ │ │ │ ldrbvc pc, [pc, r7, asr #12]! @ │ │ │ │ @ instruction: 0x0c0aebac │ │ │ │ @@ -260073,58 +260139,58 @@ │ │ │ │ svclt 0x00b24f00 │ │ │ │ ldrtmi r4, [fp], -r3, ror #12 │ │ │ │ strbmi r2, [sl, #-1537] @ 0xfffff9ff │ │ │ │ svccc 0x0002f820 │ │ │ │ tstlt r6, r7, ror #3 │ │ │ │ @ instruction: 0xf8cb2301 │ │ │ │ ldrbmi r3, [r4, #-0]! │ │ │ │ - bl 0x284760 │ │ │ │ + bl 0x284860 │ │ │ │ andcs r0, r0, lr, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - blne 0x178e754 │ │ │ │ + blne 0x178e854 │ │ │ │ ldmle sl!, {r2, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcls 6, cr4, [r8], {6} │ │ │ │ svcne 0x0018468a │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ vmlal.u , d20, d1[5] │ │ │ │ stccs 4, cr2, [r2], {1} │ │ │ │ streq pc, [r1, #-261] @ 0xfffffefb │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ strbeq lr, [r5, #2639] @ 0xa4f │ │ │ │ - b 0x14fdfd8 │ │ │ │ + b 0x14fe0d8 │ │ │ │ strtmi r0, [ip], r4, asr #25 │ │ │ │ - bl 0x196060 │ │ │ │ + bl 0x196160 │ │ │ │ @ instruction: 0xf852070c │ │ │ │ @ instruction: 0xf04f3b04 │ │ │ │ @ instruction: 0xf8504100 │ │ │ │ - bl 0xfedf5fb0 │ │ │ │ - b 0x14d1bc8 │ │ │ │ - bl 0x19eb334 │ │ │ │ + bl 0xfedf60b0 │ │ │ │ + b 0x14d1cc8 │ │ │ │ + bl 0x19eb434 │ │ │ │ strmi r7, [lr, #1001] @ 0x3e9 │ │ │ │ stmdbeq r0, {r0, r1, r4, r6, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf1bedb08 │ │ │ │ @ instruction: 0xf06f4f00 │ │ │ │ @ instruction: 0xf1734100 │ │ │ │ svclt 0x00b80300 │ │ │ │ - blle 0x15fd88 │ │ │ │ + blle 0x15fe88 │ │ │ │ stmdaeq r1, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf84442ba │ │ │ │ mvnle r1, r4, lsl #30 │ │ │ │ svceq 0x0000f1b8 │ │ │ │ movwcs sp, #4098 @ 0x1002 │ │ │ │ andcc pc, r0, sl, asr #17 │ │ │ │ stmdble r8, {r0, r2, r5, r6, r8, sl, lr} │ │ │ │ @ instruction: 0x200044b4 │ │ │ │ stmia ip!, {r8, sp}^ │ │ │ │ - bl 0xfec0e7f4 │ │ │ │ + bl 0xfec0e8f4 │ │ │ │ addsmi r0, sp, #402653184 @ 0x18000000 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x000087f0 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ @@ -260132,55 +260198,55 @@ │ │ │ │ strmi r4, [r9], r4, lsl #12 │ │ │ │ smlsdcs r0, r8, lr, r1 │ │ │ │ vmlal.u , d21, d2[7] │ │ │ │ stccs 5, cr2, [r2, #-4] │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ strcc fp, [r1, #-3864] @ 0xfffff0e8 │ │ │ │ strbeq lr, [r6], pc, asr #20 │ │ │ │ - b 0x14fe07c │ │ │ │ + b 0x14fe17c │ │ │ │ ldrtmi r0, [r6], r5, asr #29 │ │ │ │ - bl 0x195dc8 │ │ │ │ + bl 0x195ec8 │ │ │ │ @ instruction: 0xf812080e │ │ │ │ tstcs r0, r1, lsl #30 │ │ │ │ svccc 0x0001f910 │ │ │ │ @ instruction: 0x0c03eb1c │ │ │ │ strcs fp, [r1, -r8, asr #30] │ │ │ │ @ instruction: 0xf1bcd405 │ │ │ │ svclt 0x00d20fff │ │ │ │ mvnscs r4, r1, ror #12 │ │ │ │ strbmi r2, [r2, #-1793] @ 0xfffff8ff │ │ │ │ svcne 0x0001f805 │ │ │ │ tstlt r7, fp, ror #3 │ │ │ │ @ instruction: 0xf8c92301 │ │ │ │ ldrbmi r3, [r6, #-0]! │ │ │ │ - bl 0x24488c │ │ │ │ + bl 0x24498c │ │ │ │ andcs r0, r0, lr, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - blne 0x78e880 │ │ │ │ + blne 0x78e980 │ │ │ │ mvnsle r4, #536870923 @ 0x2000000b │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcls 6, cr4, [r8], {5} │ │ │ │ cdpne 6, 9, cr4, cr8, cr10, {4} │ │ │ │ rsclt r2, r6, #0, 14 │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf1062c02 │ │ │ │ svclt 0x00180601 │ │ │ │ - b 0x14db4b0 │ │ │ │ + b 0x14db5b0 │ │ │ │ svclt 0x001406c6 │ │ │ │ @ instruction: 0x0ec4ea4f │ │ │ │ mcrne 6, 5, r4, cr12, cr6, {5} │ │ │ │ stmdbeq lr, {r1, r8, r9, fp, sp, lr, pc} │ │ │ │ - blcc 0x1cc588 │ │ │ │ + blcc 0x1cc688 │ │ │ │ @ instruction: 0xf9302100 │ │ │ │ @ instruction: 0xf64fcf02 │ │ │ │ - bl 0x82c8c8 │ │ │ │ + bl 0x82c9c8 │ │ │ │ svclt 0x00480c03 │ │ │ │ strle r2, [r5], #-1793 @ 0xfffff8ff │ │ │ │ svccc 0x0080f5bc │ │ │ │ @ instruction: 0x4661bfb2 │ │ │ │ strcs r4, [r1, -r1, asr #12] │ │ │ │ @ instruction: 0xf824454a │ │ │ │ mvnle r1, r2, lsl #30 │ │ │ │ @@ -260201,23 +260267,23 @@ │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ svcne 0x0018468b │ │ │ │ rsclt r4, r5, #203423744 @ 0xc200000 │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf1052c02 │ │ │ │ svclt 0x00180501 │ │ │ │ @ instruction: 0xf04f3401 │ │ │ │ - b 0x14dcd3c │ │ │ │ + b 0x14dce3c │ │ │ │ svclt 0x001405c5 │ │ │ │ @ instruction: 0x0ec4ea4f │ │ │ │ svcne 0x003446ae │ │ │ │ streq lr, [lr, -r2, lsl #22] │ │ │ │ svccc 0x0004f850 │ │ │ │ @ instruction: 0xf8522100 │ │ │ │ - bl 0x60116c │ │ │ │ - b 0x14d1590 │ │ │ │ + bl 0x60126c │ │ │ │ + b 0x14d1690 │ │ │ │ @ instruction: 0xf14373e3 │ │ │ │ addmi r0, fp, #0, 6 │ │ │ │ strbmi sp, [r1, #2823]! @ 0xb07 │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ movweq lr, #15226 @ 0x3b7a │ │ │ │ strbtmi fp, [r1], -r8, lsr #31 │ │ │ │ @ instruction: 0xf04fda01 │ │ │ │ @@ -260242,85 +260308,85 @@ │ │ │ │ stmdacc r1, {r0, r8, r9, fp, ip, sp} │ │ │ │ vrshr.u64 , , #58 │ │ │ │ cdpcs 6, 0, cr2, cr2, cr1, {0} │ │ │ │ streq pc, [r1, #-261] @ 0xfffffefb │ │ │ │ @ instruction: 0x3601bf18 │ │ │ │ tstpeq r0, pc, asr #32 @ p-variant is OBSOLETE │ │ │ │ strbeq lr, [r5, #2639] @ 0xa4f │ │ │ │ - b 0x14fe234 │ │ │ │ + b 0x14fe334 │ │ │ │ strtmi r0, [lr], r6, asr #29 │ │ │ │ streq lr, [lr, -r2, lsl #22] │ │ │ │ svcvs 0x0001f912 │ │ │ │ svcgt 0x0001f813 │ │ │ │ @ instruction: 0xf1bc44b4 │ │ │ │ svclt 0x00d20f7f │ │ │ │ ldrbtcs r4, [pc], -r6, ror #12 │ │ │ │ @ instruction: 0xf8002101 │ │ │ │ adcsmi r6, sl, #1, 30 │ │ │ │ @ instruction: 0xb111d1f0 │ │ │ │ @ instruction: 0xf8c82301 │ │ │ │ ldrbmi r3, [r5, #-0]! │ │ │ │ - bl 0x244a38 │ │ │ │ + bl 0x244b38 │ │ │ │ andcs r0, r0, lr, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - blne 0x78ea2c │ │ │ │ + blne 0x78eb2c │ │ │ │ ldmle sl!, {r0, r2, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcls 6, cr4, [r7, #-548] @ 0xfffffddc │ │ │ │ @ instruction: 0x46044619 │ │ │ │ rsclt r3, lr, #32768 @ 0x8000 │ │ │ │ strcs pc, [r1, #-965] @ 0xfffffc3b │ │ │ │ @ instruction: 0xf1062d02 │ │ │ │ svclt 0x00180601 │ │ │ │ @ instruction: 0xf1a01c6b │ │ │ │ - b 0x14cfa64 │ │ │ │ + b 0x14cfb64 │ │ │ │ @ instruction: 0xf04f06c6 │ │ │ │ svclt 0x00140000 │ │ │ │ @ instruction: 0x463300db │ │ │ │ stmdaeq r3, {r1, r8, r9, fp, sp, lr, pc} │ │ │ │ - blvc 0x1ccb38 │ │ │ │ + blvc 0x1ccc38 │ │ │ │ cdpvc 6, 15, cr15, cr15, cr7, {2} │ │ │ │ svcgt 0x0002f831 │ │ │ │ @ instruction: 0xf5bc44bc │ │ │ │ svclt 0x00b44f00 │ │ │ │ andcs r4, r1, r6, ror #13 │ │ │ │ svc 0x0002f825 │ │ │ │ mvnle r4, r2, asr #10 │ │ │ │ andcs fp, r1, #16, 2 │ │ │ │ andcs pc, r0, r9, asr #17 │ │ │ │ stmdble r7, {r1, r2, r3, r4, r7, r9, lr} │ │ │ │ andcs r4, r0, r3, lsr #8 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - blne 0x78eaac │ │ │ │ + blne 0x78ebac │ │ │ │ ldmle sl!, {r1, r2, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcls 6, cr4, [r7], {6} │ │ │ │ svcne 0x00184689 │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ vmlal.u , d20, d1[5] │ │ │ │ stccs 4, cr2, [r2], {1} │ │ │ │ streq pc, [r1, #-261] @ 0xfffffefb │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ strbeq lr, [r5, #2639] @ 0xa4f │ │ │ │ - b 0x14fe330 │ │ │ │ + b 0x14fe430 │ │ │ │ strtmi r0, [lr], r4, asr #29 │ │ │ │ - bl 0x1963b8 │ │ │ │ + bl 0x1964b8 │ │ │ │ @ instruction: 0xf852070e │ │ │ │ @ instruction: 0xf06f3b04 │ │ │ │ @ instruction: 0xf8504100 │ │ │ │ - bl 0x842308 │ │ │ │ - b 0x14d1708 │ │ │ │ + bl 0x842408 │ │ │ │ + b 0x14d1808 │ │ │ │ @ instruction: 0xf14373e3 │ │ │ │ @ instruction: 0xf1bc0300 │ │ │ │ @ instruction: 0xf1734f00 │ │ │ │ svclt 0x00b40300 │ │ │ │ @ instruction: 0xf04f4661 │ │ │ │ @ instruction: 0xf8440801 │ │ │ │ adcsmi r1, sl, #4, 30 │ │ │ │ @@ -260343,23 +260409,23 @@ │ │ │ │ andeq pc, r8, r3, lsr #3 │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ vmlal.u , d20, d3[5] │ │ │ │ stccs 4, cr2, [r2], {1} │ │ │ │ streq pc, [r1, -r7, lsl #2] │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ strbeq lr, [r7, pc, asr #20] │ │ │ │ - b 0x14fe3cc │ │ │ │ + b 0x14fe4cc │ │ │ │ ldrtmi r0, [r8], r4, asr #29 │ │ │ │ @ instruction: 0x46be46f0 │ │ │ │ @ instruction: 0xf1a64490 │ │ │ │ @ instruction: 0xf8500408 │ │ │ │ tstcs r0, r8, lsl #30 │ │ │ │ andge lr, r0, #220, 18 @ 0x370000 │ │ │ │ stceq 1, cr15, [r8], {12} │ │ │ │ - bl 0x5e88ac │ │ │ │ + bl 0x5e89ac │ │ │ │ cmnmi sl, sl, lsl #6 │ │ │ │ tstcs r1, r8, lsr #30 │ │ │ │ svclt 0x00182900 │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ svccc 0x0008f844 │ │ │ │ sadd16mi fp, sl, ip │ │ │ │ stmdbeq r1, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ @@ -260374,15 +260440,15 @@ │ │ │ │ movweq lr, #27566 @ 0x6bae │ │ │ │ ldmle r9!, {r0, r1, r2, r3, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ svcmi 0x00f0e92d │ │ │ │ - blcc 0x32002c │ │ │ │ + blcc 0x32012c │ │ │ │ @ instruction: 0xf1a0b083 │ │ │ │ @ instruction: 0xf04f0c08 │ │ │ │ strmi r0, [r2], r0, lsl #18 │ │ │ │ stcls 6, cr4, [ip], {179} @ 0xb3 │ │ │ │ vmlal.u , d20, d1[4] │ │ │ │ stccs 4, cr2, [r2], {1} │ │ │ │ tstpeq r1, r1, lsl #2 @ p-variant is OBSOLETE │ │ │ │ @@ -260396,27 +260462,27 @@ │ │ │ │ tstcs r0, r8, lsl #30 │ │ │ │ @ instruction: 0x460f6815 │ │ │ │ andcc r6, r8, #5636096 @ 0x560000 │ │ │ │ ldmdavs r8, {r0, r2, r5, r7, r9, lr}^ │ │ │ │ stmdaeq r0, {r1, r2, r4, r5, r6, r8, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf04fbf38 │ │ │ │ movwle r0, #10497 @ 0x2901 │ │ │ │ - bl 0x1a954f0 │ │ │ │ + bl 0x1a955f0 │ │ │ │ @ instruction: 0xf84c0700 │ │ │ │ ldrbmi r1, [r2, #-3848]! @ 0xfffff0f8 │ │ │ │ andvc pc, r4, ip, asr #17 │ │ │ │ ldmib sp, {r0, r1, r2, r5, r6, r7, r8, ip, lr, pc}^ │ │ │ │ ldrbmi r5, [r0], -r0, lsl #2 │ │ │ │ svceq 0x0000f1b9 │ │ │ │ movwcs sp, #4098 @ 0x1002 │ │ │ │ andcc pc, r0, fp, asr #17 │ │ │ │ andle r4, r7, #-805306360 @ 0xd0000008 │ │ │ │ strcs r4, [r0], -r5, lsl #8 │ │ │ │ stmia r5!, {r8, r9, sl, sp}^ │ │ │ │ - bne 0xbe8484 │ │ │ │ + bne 0xbe8584 │ │ │ │ ldmle sl!, {r0, r3, r4, r7, r9, lr}^ │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x00008ff0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ @@ -260424,46 +260490,46 @@ │ │ │ │ @ instruction: 0xf06fb083 │ │ │ │ @ instruction: 0xf1a34800 │ │ │ │ ldrmi r0, [r4], r8, lsl #20 │ │ │ │ rsclt r9, r9, #12, 26 @ 0x300 │ │ │ │ strcs pc, [r1, #-965] @ 0xfffffc3b │ │ │ │ @ instruction: 0xf1012d02 │ │ │ │ svclt 0x00180101 │ │ │ │ - b 0x14dbcc0 │ │ │ │ + b 0x14dbdc0 │ │ │ │ svclt 0x001601c1 │ │ │ │ @ instruction: 0x0ec5ea4f │ │ │ │ ldrbtmi r4, [r7], -pc, lsl #12 │ │ │ │ streq pc, [r8, #-416] @ 0xfffffe60 │ │ │ │ svclt 0x00084417 │ │ │ │ @ instruction: 0xf8cd468e │ │ │ │ @ instruction: 0xf85ae004 │ │ │ │ @ instruction: 0xf10c2f08 │ │ │ │ @ instruction: 0xf85c0c08 │ │ │ │ ldmne r2, {r3, sl, fp, ip, sp}^ │ │ │ │ stccc 8, cr15, [r4], {92} @ 0x5c │ │ │ │ ldrdlt pc, [r4], -sl │ │ │ │ streq lr, [r3], #-2891 @ 0xfffff4b5 │ │ │ │ vfmsvc.f32 s29, s6, s30 │ │ │ │ - bleq 0x209324 │ │ │ │ - b 0x9dea88 │ │ │ │ - blcs 0x10f52c │ │ │ │ + bleq 0x209424 │ │ │ │ + b 0x9deb88 │ │ │ │ + blcs 0x10f62c │ │ │ │ movweq lr, #60015 @ 0xea6f │ │ │ │ @ instruction: 0x461abfb8 │ │ │ │ svccs 0x0008f845 │ │ │ │ vmlaeq.f32 s28, s17, s28 │ │ │ │ @ instruction: 0x2601bfbc │ │ │ │ ldrmi r4, [ip, #1652]! @ 0x674 │ │ │ │ bicsle r6, ip, ip, rrx │ │ │ │ ldrd pc, [r4], -sp │ │ │ │ movwcs fp, #4374 @ 0x1116 │ │ │ │ andcc pc, r0, r9, asr #17 │ │ │ │ stmdble r8, {r0, r4, r5, r6, r8, sl, lr} │ │ │ │ strcs r4, [r0], #-1158 @ 0xfffffb7a │ │ │ │ stmia lr!, {r8, sl, sp}^ │ │ │ │ - bl 0xfec9fd40 │ │ │ │ + bl 0xfec9fe40 │ │ │ │ addmi r0, fp, #0, 6 │ │ │ │ strdlt sp, [r3], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ svcmi 0x00f0e92d │ │ │ │ @@ -260471,66 +260537,66 @@ │ │ │ │ @ instruction: 0xf06fb083 │ │ │ │ @ instruction: 0xf1a34800 │ │ │ │ ldrmi r0, [r4], r8, lsl #20 │ │ │ │ rsclt r9, r9, #12, 26 @ 0x300 │ │ │ │ strcs pc, [r1, #-965] @ 0xfffffc3b │ │ │ │ @ instruction: 0xf1012d02 │ │ │ │ svclt 0x00180101 │ │ │ │ - b 0x14dbd7c │ │ │ │ + b 0x14dbe7c │ │ │ │ svclt 0x001601c1 │ │ │ │ @ instruction: 0x0ec5ea4f │ │ │ │ ldrbtmi r4, [r7], -pc, lsl #12 │ │ │ │ streq pc, [r8, #-416] @ 0xfffffe60 │ │ │ │ svclt 0x00084417 │ │ │ │ @ instruction: 0xf8cd468e │ │ │ │ @ instruction: 0xf85ae004 │ │ │ │ @ instruction: 0xf10c2f08 │ │ │ │ @ instruction: 0xf85c0c08 │ │ │ │ - bne 0xfe79d9c0 │ │ │ │ + bne 0xfe79dac0 │ │ │ │ stccc 8, cr15, [r4], {92} @ 0x5c │ │ │ │ ldrdlt pc, [r4], -sl │ │ │ │ streq lr, [fp], #-2915 @ 0xfffff49d │ │ │ │ vfmsvc.f32 s29, s6, s30 │ │ │ │ - bleq 0x2093e0 │ │ │ │ - b 0x1deb44 │ │ │ │ - blcs 0x10f5e8 │ │ │ │ + bleq 0x2094e0 │ │ │ │ + b 0x1dec44 │ │ │ │ + blcs 0x10f6e8 │ │ │ │ movweq lr, #60015 @ 0xea6f │ │ │ │ @ instruction: 0x461abfb8 │ │ │ │ svccs 0x0008f845 │ │ │ │ vmlaeq.f32 s28, s17, s28 │ │ │ │ @ instruction: 0x2601bfbc │ │ │ │ ldrmi r4, [ip, #1652]! @ 0x674 │ │ │ │ bicsle r6, ip, ip, rrx │ │ │ │ ldrd pc, [r4], -sp │ │ │ │ movwcs fp, #4374 @ 0x1116 │ │ │ │ andcc pc, r0, r9, asr #17 │ │ │ │ stmdble r8, {r0, r4, r5, r6, r8, sl, lr} │ │ │ │ strcs r4, [r0], #-1158 @ 0xfffffb7a │ │ │ │ stmia lr!, {r8, sl, sp}^ │ │ │ │ - bl 0xfec9fdfc │ │ │ │ + bl 0xfec9fefc │ │ │ │ addmi r0, fp, #0, 6 │ │ │ │ strdlt sp, [r3], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ svcmi 0x00f0e92d │ │ │ │ @ instruction: 0xf04f468b │ │ │ │ addlt r0, r5, r0, lsl #20 │ │ │ │ cdpeq 1, 0, cr15, cr8, cr0, {5} │ │ │ │ rscslt r9, r4, #14, 28 @ 0xe0 │ │ │ │ strcs pc, [r1], -r6, asr #7 │ │ │ │ @ instruction: 0xf1042e02 │ │ │ │ svclt 0x00180401 │ │ │ │ - b 0x14dc234 │ │ │ │ + b 0x14dc334 │ │ │ │ stmib sp, {r2, r6, r7, sl}^ │ │ │ │ svclt 0x00154002 │ │ │ │ vstmiaeq r6, {s29-s107} │ │ │ │ strbtmi r4, [r1], r1, lsr #13 │ │ │ │ - bl 0x3604d4 │ │ │ │ + bl 0x3605d4 │ │ │ │ @ instruction: 0xf8cd0102 │ │ │ │ @ instruction: 0xf1a3c004 │ │ │ │ and r0, sp, r8, lsl #24 │ │ │ │ stmdaeq r8, {r0, r3, r4, r6, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf04fd004 │ │ │ │ @ instruction: 0xf04f30ff │ │ │ │ strmi r0, [r7], -r1, lsl #20 │ │ │ │ @@ -260538,19 +260604,19 @@ │ │ │ │ @ instruction: 0xf8ce428a │ │ │ │ eorle r7, r2, r4 │ │ │ │ svcmi 0x0008f85c │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x5600e9d2 │ │ │ │ andcc r4, r8, #202375168 @ 0xc100000 │ │ │ │ ldrdcc pc, [r4], -ip │ │ │ │ - bl 0x1694f24 │ │ │ │ + bl 0x1695024 │ │ │ │ svclt 0x00280703 │ │ │ │ stmdaeq r1, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ - ble 0xff8d9690 │ │ │ │ - bl 0x19df424 │ │ │ │ + ble 0xff8d9790 │ │ │ │ + bl 0x19df524 │ │ │ │ adcmi r0, r5, #201326593 @ 0xc000001 │ │ │ │ movweq lr, #15222 @ 0x3b76 │ │ │ │ andcs sp, r0, r0, ror #5 │ │ │ │ svceq 0x0008f84e │ │ │ │ @ instruction: 0xf04f4607 │ │ │ │ addmi r0, sl, #4096 @ 0x1000 │ │ │ │ andvc pc, r4, lr, asr #17 │ │ │ │ @@ -260558,23 +260624,23 @@ │ │ │ │ stmdals r3, {r0, sl, lr, pc} │ │ │ │ svceq 0x0000f1ba │ │ │ │ movwcs sp, #4098 @ 0x1002 │ │ │ │ andcc pc, r0, fp, asr #17 │ │ │ │ andle r4, r8, #164, 10 @ 0x29000000 │ │ │ │ strcs r4, [r0], -r4, lsl #9 │ │ │ │ stmia ip!, {r8, r9, sl, sp}^ │ │ │ │ - bl 0xfec286dc │ │ │ │ + bl 0xfec287dc │ │ │ │ adcmi r0, r3, #0, 6 │ │ │ │ strdlt sp, [r5], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ svcmi 0x00f0e92d │ │ │ │ - blcc 0x32032c │ │ │ │ + blcc 0x32042c │ │ │ │ @ instruction: 0xf1a0b085 │ │ │ │ @ instruction: 0xf04f0c08 │ │ │ │ @ instruction: 0xf06f0b00 │ │ │ │ @ instruction: 0x9c0e4a00 │ │ │ │ streq lr, [r2], -sp, asr #19 │ │ │ │ vmlal.u , d20, d1[4] │ │ │ │ stccs 4, cr2, [r2], {1} │ │ │ │ @@ -260586,110 +260652,110 @@ │ │ │ │ ldrmi r4, [r1], #1549 @ 0x60d │ │ │ │ smlabtpl r0, sp, r9, lr │ │ │ │ svcne 0x0008f853 │ │ │ │ ldrbtcc pc, [pc], pc, asr #32 @ │ │ │ │ @ instruction: 0x0700e9d2 │ │ │ │ strmi pc, [r0, #-111] @ 0xffffff91 │ │ │ │ @ instruction: 0xf8d33208 │ │ │ │ - b 0x1d06b54 │ │ │ │ - bl 0xfeb90b48 │ │ │ │ + b 0x1d06c54 │ │ │ │ + bl 0xfeb90c48 │ │ │ │ strmi r0, [r8, #1031] @ 0x407 │ │ │ │ streq lr, [lr], #-2932 @ 0xfffff48c │ │ │ │ @ instruction: 0xf04fbf38 │ │ │ │ movwle r0, #11009 @ 0x2b01 │ │ │ │ - bl 0x1494b94 │ │ │ │ + bl 0x1494c94 │ │ │ │ @ instruction: 0xf84c0507 │ │ │ │ strbmi r6, [sl, #-3848] @ 0xfffff0f8 │ │ │ │ andpl pc, r4, ip, asr #17 │ │ │ │ ldmib sp, {r5, r6, r7, r8, ip, lr, pc}^ │ │ │ │ ldmib sp, {r8, ip, lr}^ │ │ │ │ @ instruction: 0xf1bb0602 │ │ │ │ andle r0, r1, r0, lsl #30 │ │ │ │ eorsvs r2, r3, r1, lsl #6 │ │ │ │ stmdble r7, {r0, r3, r5, r7, r9, lr} │ │ │ │ strcs r4, [r0], -r5, lsl #8 │ │ │ │ stmia r5!, {r8, r9, sl, sp}^ │ │ │ │ - bne 0xbe8794 │ │ │ │ + bne 0xbe8894 │ │ │ │ mvnsle r4, #-1342177272 @ 0xb0000008 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x00008ff0 │ │ │ │ vbic.i32 , #10485760 @ 0x00a00000 │ │ │ │ sbcslt r2, r4, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0xf1042b02 │ │ │ │ svclt 0x00180401 │ │ │ │ @ instruction: 0xf1003301 │ │ │ │ - b 0x14ddfb8 │ │ │ │ - b 0x14cfed0 │ │ │ │ + b 0x14de0b8 │ │ │ │ + b 0x14cffd0 │ │ │ │ svclt 0x001425a2 │ │ │ │ @ instruction: 0x0ec3ea4f │ │ │ │ stmdbcc r1, {r1, r2, r5, r7, r9, sl, lr} │ │ │ │ streq lr, [lr], -ip, lsl #22 │ │ │ │ svccc 0x0001f911 │ │ │ │ svccs 0x0001f81c │ │ │ │ strbmi r4, [r6, #-299]! @ 0xfffffed5 │ │ │ │ @ instruction: 0xf88c4413 │ │ │ │ mvnsle r3, r0 │ │ │ │ stmdble r8, {r2, r4, r5, r6, r8, sl, lr} │ │ │ │ movweq lr, #60160 @ 0xeb00 │ │ │ │ - blvc 0x30a26c │ │ │ │ - blvc 0x1c9e80 │ │ │ │ + blvc 0x30a36c │ │ │ │ + blvc 0x1c9f80 │ │ │ │ addsmi r1, r4, #106496 @ 0x1a000 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ vbic.i32 d27, #10485760 @ 0x00a00000 │ │ │ │ sbcslt r2, r4, #4194304 @ 0x400000 │ │ │ │ @ instruction: 0xf1042d02 │ │ │ │ svclt 0x00180401 │ │ │ │ - b 0x14dc02c │ │ │ │ - b 0x14d76b4 │ │ │ │ + b 0x14dc12c │ │ │ │ + b 0x14d77b4 │ │ │ │ @ instruction: 0xf1a104c4 │ │ │ │ svclt 0x00140102 │ │ │ │ strtmi r0, [r5], -sp, ror #1 │ │ │ │ @ instruction: 0xf9311943 │ │ │ │ @ instruction: 0xf9b0ef02 │ │ │ │ - blx 0x14bec44 │ │ │ │ + blx 0x14bed44 │ │ │ │ ldrbtmi pc, [r4], #3586 @ 0xe02 @ │ │ │ │ - blgt 0x1ccccc │ │ │ │ + blgt 0x1ccdcc │ │ │ │ mvnsle r4, r3, lsl #5 │ │ │ │ stmdble r7, {r2, r3, r5, r7, r9, lr} │ │ │ │ - blvc 0x30a2d4 │ │ │ │ + blvc 0x30a3d4 │ │ │ │ vstmia r3!, {s2-s234} │ │ │ │ ldmdane sl, {r1, r8, r9, fp, ip, sp, lr}^ │ │ │ │ ldmle sl!, {r2, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd30 │ │ │ │ ... │ │ │ │ stccs 3, cr15, [r1], {194} @ 0xc2 │ │ │ │ - blx 0x18fc144 │ │ │ │ + blx 0x18fc244 │ │ │ │ @ instruction: 0xf1bcfe82 │ │ │ │ @ instruction: 0xf10e0f02 │ │ │ │ svclt 0x00180e01 │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ adccs lr, r2, #323584 @ 0x4f000 │ │ │ │ @ instruction: 0x0eceea4f │ │ │ │ smlatbeq r4, r1, r1, pc @ │ │ │ │ - b 0x14fe8f4 │ │ │ │ + b 0x14fe9f4 │ │ │ │ ldrbtmi r0, [r4], ip, asr #25 │ │ │ │ streq lr, [ip], #-2816 @ 0xfffff500 │ │ │ │ svccc 0x0004f851 │ │ │ │ tstmi r3, r5, lsl #16 │ │ │ │ @ instruction: 0xf840442b │ │ │ │ adcmi r3, r0, #4, 22 @ 0x1000 │ │ │ │ strbmi sp, [r6, #502]! @ 0x1f6 │ │ │ │ @ instruction: 0xed9fd908 │ │ │ │ - bl 0xfec2d8e8 │ │ │ │ + bl 0xfec2d9e8 │ │ │ │ stc 2, cr0, [r0] │ │ │ │ stmne r3, {r1, r8, r9, fp, ip, sp, lr} │ │ │ │ ldmle sl!, {r1, r2, r3, r4, r7, r8, sl, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd30 │ │ │ │ @@ -260707,104 +260773,104 @@ │ │ │ │ strteq pc, [r0], -ip, asr #3 │ │ │ │ svccc 0x0008f85e │ │ │ │ stmdaeq r0!, {r2, r3, r4, r5, r7, r8, ip, sp, lr, pc} │ │ │ │ ldrdls lr, [r0, -r0] │ │ │ │ andeq pc, r8, r0, lsl #2 │ │ │ │ vpmax.u8 d15, d12, d19 │ │ │ │ ldrdcs pc, [r4], -lr │ │ │ │ - blx 0x2cd53c │ │ │ │ + blx 0x2cd63c │ │ │ │ @ instruction: 0xf808fa42 │ │ │ │ movweq lr, #43587 @ 0xaa43 │ │ │ │ - b 0x11feaa0 │ │ │ │ - blx 0x118f964 │ │ │ │ - bl 0x60b578 │ │ │ │ + b 0x11feba0 │ │ │ │ + blx 0x118fa64 │ │ │ │ + bl 0x60b678 │ │ │ │ @ instruction: 0xf8400309 │ │ │ │ - bl 0x115dd70 │ │ │ │ + bl 0x115de70 │ │ │ │ adcsmi r0, r8, #536870912 @ 0x20000000 │ │ │ │ stccs 8, cr15, [r4], {64} @ 0x40 │ │ │ │ adcmi sp, r5, #-2147483593 @ 0x80000037 │ │ │ │ strcs sp, [r0], -r7, lsl #18 │ │ │ │ - bne 0xa18964 │ │ │ │ + bne 0xa18a64 │ │ │ │ strvs lr, [r2, -r0, ror #17] │ │ │ │ addsmi r1, sp, #49152 @ 0xc000 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x000087f0 │ │ │ │ vbic.i32 , #10485760 @ 0x00a00000 │ │ │ │ sbcslt r2, r4, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0xf1042b02 │ │ │ │ svclt 0x00180401 │ │ │ │ @ instruction: 0xf1003301 │ │ │ │ - b 0x14de194 │ │ │ │ - b 0x14d00ac │ │ │ │ + b 0x14de294 │ │ │ │ + b 0x14d01ac │ │ │ │ svclt 0x001425a2 │ │ │ │ @ instruction: 0x0ec3ea4f │ │ │ │ stmdbcc r1, {r1, r2, r5, r7, r9, sl, lr} │ │ │ │ streq lr, [lr], -ip, lsl #22 │ │ │ │ svccc 0x0001f811 │ │ │ │ svccs 0x0001f81c │ │ │ │ strbmi r4, [r6, #-299]! @ 0xfffffed5 │ │ │ │ @ instruction: 0xf88c4413 │ │ │ │ mvnsle r3, r0 │ │ │ │ stmdble r8, {r2, r4, r5, r6, r8, sl, lr} │ │ │ │ movweq lr, #60160 @ 0xeb00 │ │ │ │ - blvc 0x2ca448 │ │ │ │ - blvc 0x1ca05c │ │ │ │ + blvc 0x2ca548 │ │ │ │ + blvc 0x1ca15c │ │ │ │ addsmi r1, r4, #106496 @ 0x1a000 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ ... │ │ │ │ vbic.i32 d27, #10485760 @ 0x00a00000 │ │ │ │ sbcslt r2, r4, #4194304 @ 0x400000 │ │ │ │ @ instruction: 0xf1042d02 │ │ │ │ svclt 0x00180401 │ │ │ │ - b 0x14dc204 │ │ │ │ - b 0x14d788c │ │ │ │ + b 0x14dc304 │ │ │ │ + b 0x14d798c │ │ │ │ @ instruction: 0xf1a104c4 │ │ │ │ svclt 0x00140102 │ │ │ │ strtmi r0, [r5], -sp, ror #1 │ │ │ │ @ instruction: 0x0c05eb00 │ │ │ │ svccc 0x0002f831 │ │ │ │ @ instruction: 0xe000f8b0 │ │ │ │ ldrbtmi r4, [r3], #-275 @ 0xfffffeed │ │ │ │ - blcc 0x1ccea4 │ │ │ │ + blcc 0x1ccfa4 │ │ │ │ mvnsle r4, r4, lsl #11 │ │ │ │ stmdble r8, {r2, r3, r5, r7, r9, lr} │ │ │ │ - ldc 6, cr4, [pc, #396] @ 0x10efbc │ │ │ │ - bne 0xffb6da50 │ │ │ │ - blvc 0x1ca0c4 │ │ │ │ + ldc 6, cr4, [pc, #396] @ 0x10f0bc │ │ │ │ + bne 0xffb6db50 │ │ │ │ + blvc 0x1ca1c4 │ │ │ │ addsmi r1, r4, #5898240 @ 0x5a0000 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ ... │ │ │ │ stccs 3, cr15, [r1], {194} @ 0xc2 │ │ │ │ - blx 0x18fc31c │ │ │ │ + blx 0x18fc41c │ │ │ │ @ instruction: 0xf1bcfe82 │ │ │ │ @ instruction: 0xf10e0f02 │ │ │ │ svclt 0x00180e01 │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ adccs lr, r2, #323584 @ 0x4f000 │ │ │ │ @ instruction: 0x0eceea4f │ │ │ │ smlatbeq r4, r1, r1, pc @ │ │ │ │ - b 0x14feacc │ │ │ │ + b 0x14febcc │ │ │ │ ldrbtmi r0, [r4], ip, asr #25 │ │ │ │ streq lr, [ip], #-2816 @ 0xfffff500 │ │ │ │ svccc 0x0004f851 │ │ │ │ sbcsmi r6, r3, r5, lsl #16 │ │ │ │ @ instruction: 0xf840442b │ │ │ │ adcmi r3, r0, #4, 22 @ 0x1000 │ │ │ │ strbmi sp, [r6, #502]! @ 0x1f6 │ │ │ │ @ instruction: 0xed9fd908 │ │ │ │ - bl 0xfec2dac0 │ │ │ │ + bl 0xfec2dbc0 │ │ │ │ stc 2, cr0, [r0] │ │ │ │ stmne r3, {r1, r8, r9, fp, ip, sp, lr} │ │ │ │ ldmle sl!, {r1, r2, r3, r4, r7, r8, sl, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd30 │ │ │ │ @@ -260814,120 +260880,120 @@ │ │ │ │ @ instruction: 0xf1beb2d4 │ │ │ │ @ instruction: 0xf1040f02 │ │ │ │ svclt 0x00180401 │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ vstmiacs r2!, {s28-s106} │ │ │ │ strbeq lr, [r4], #2639 @ 0xa4f │ │ │ │ smlatbeq r8, r1, r1, pc @ │ │ │ │ - b 0x14feb3c │ │ │ │ + b 0x14fec3c │ │ │ │ strtmi r0, [r6], lr, asr #29 │ │ │ │ streq lr, [lr, -r0, lsl #22] │ │ │ │ strteq pc, [r0], -ip, asr #3 │ │ │ │ - beq 0x94b5ac │ │ │ │ + beq 0x94b6ac │ │ │ │ svccc 0x0008f851 │ │ │ │ @ instruction: 0xf8d06805 │ │ │ │ - blx 0x9eef18 │ │ │ │ + blx 0x9ef018 │ │ │ │ stmdavs sl, {r2, r3, r8, r9, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf906fa02 │ │ │ │ movweq lr, #39491 @ 0x9a43 │ │ │ │ @ instruction: 0xf90afa22 │ │ │ │ movweq lr, #39491 @ 0x9a43 │ │ │ │ vpmax.s8 d15, d12, d18 │ │ │ │ @ instruction: 0xf840195b │ │ │ │ - bl 0x131db48 │ │ │ │ + bl 0x131dc48 │ │ │ │ adcsmi r0, r8, #536870912 @ 0x20000000 │ │ │ │ stccs 8, cr15, [r4], {64} @ 0x40 │ │ │ │ ldrbmi sp, [r4, #-484]! @ 0xfffffe1c │ │ │ │ strcs sp, [r0], -r9, lsl #18 │ │ │ │ - bl 0xfec98b3c │ │ │ │ + bl 0xfec98c3c │ │ │ │ stmia r0!, {r9, sl, fp}^ │ │ │ │ - bl 0x128b4c │ │ │ │ + bl 0x128c4c │ │ │ │ addsmi r0, ip, #939524096 @ 0x38000000 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x000087f0 │ │ │ │ movwcs pc, #5058 @ 0x13c2 @ │ │ │ │ sbcslt fp, r4, #112, 10 @ 0x1c000000 │ │ │ │ @ instruction: 0xf1042b02 │ │ │ │ svclt 0x00180401 │ │ │ │ - b 0x14dbb74 │ │ │ │ - b 0x14d79fc │ │ │ │ + b 0x14dbc74 │ │ │ │ + b 0x14d7afc │ │ │ │ @ instruction: 0xf10104c4 │ │ │ │ svclt 0x001431ff │ │ │ │ vstmiaeq r3, {s29-s107} │ │ │ │ cdpne 6, 5, cr4, cr5, cr4, {5} │ │ │ │ streq lr, [ip], -r1, lsl #22 │ │ │ │ @ instruction: 0xf9111e42 │ │ │ │ addmi r3, lr, #1, 30 │ │ │ │ vpmax.u8 , , │ │ │ │ cdpeq 0, 0, cr15, cr1, cr3, {0} │ │ │ │ cmneq r3, #14336 @ 0x3800 │ │ │ │ svccc 0x0001f802 │ │ │ │ strbmi sp, [r4, #-499]! @ 0xfffffe0d │ │ │ │ - bl 0x1453c8 │ │ │ │ - ldc 3, cr0, [pc, #48] @ 0x10efdc │ │ │ │ + bl 0x1454c8 │ │ │ │ + ldc 3, cr0, [pc, #48] @ 0x10f0dc │ │ │ │ vstmia r3!, {d7-d10} │ │ │ │ - bne 0x7adbbc │ │ │ │ + bne 0x7adcbc │ │ │ │ ldmle sl!, {r2, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd70 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ movwcs pc, #5058 @ 0x13c2 @ │ │ │ │ sbcslt fp, r4, #112, 10 @ 0x1c000000 │ │ │ │ @ instruction: 0xf1042b02 │ │ │ │ svclt 0x00180401 │ │ │ │ - b 0x14dbbec │ │ │ │ - b 0x14d7a74 │ │ │ │ + b 0x14dbcec │ │ │ │ + b 0x14d7b74 │ │ │ │ @ instruction: 0xf10204c4 │ │ │ │ svclt 0x001435ff │ │ │ │ vstmiaeq r3, {s29-s107} │ │ │ │ cdpne 6, 8, cr4, cr2, cr4, {5} │ │ │ │ streq lr, [ip], -r1, lsl #22 │ │ │ │ - blcc 0x1cd4c8 │ │ │ │ - blx 0x11dfa40 │ │ │ │ + blcc 0x1cd5c8 │ │ │ │ + blx 0x11dfb40 │ │ │ │ @ instruction: 0xf003f305 │ │ │ │ - bl 0x492814 │ │ │ │ + bl 0x492914 │ │ │ │ @ instruction: 0xf8220363 │ │ │ │ mvnsle r3, r2, lsl #30 │ │ │ │ stmdble r8, {r2, r5, r6, r8, sl, lr} │ │ │ │ movweq lr, #51968 @ 0xcb00 │ │ │ │ - blvc 0x2ca6a0 │ │ │ │ - blvc 0x1ca2b4 │ │ │ │ + blvc 0x2ca7a0 │ │ │ │ + blvc 0x1ca3b4 │ │ │ │ addsmi r1, r4, #106496 @ 0x1a000 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ ... │ │ │ │ movwcs pc, #5058 @ 0x13c2 @ │ │ │ │ sbcslt fp, r4, #112, 10 @ 0x1c000000 │ │ │ │ @ instruction: 0xf1042b02 │ │ │ │ svclt 0x00180401 │ │ │ │ - b 0x14dbc5c │ │ │ │ - b 0x14d7ae4 │ │ │ │ + b 0x14dbd5c │ │ │ │ + b 0x14d7be4 │ │ │ │ @ instruction: 0xf10204c4 │ │ │ │ svclt 0x001435ff │ │ │ │ vstmiaeq r3, {s29-s107} │ │ │ │ svcne 0x000246a4 │ │ │ │ streq lr, [ip], -r1, lsl #22 │ │ │ │ - blcc 0x24d1b8 │ │ │ │ - blx 0x11dfab0 │ │ │ │ + blcc 0x24d2b8 │ │ │ │ + blx 0x11dfbb0 │ │ │ │ @ instruction: 0xf003f305 │ │ │ │ - bl 0x492884 │ │ │ │ + bl 0x492984 │ │ │ │ @ instruction: 0xf8420363 │ │ │ │ mvnsle r3, r4, lsl #30 │ │ │ │ stmdble r8, {r2, r5, r6, r8, sl, lr} │ │ │ │ movweq lr, #51968 @ 0xcb00 │ │ │ │ - blvc 0x2ca710 │ │ │ │ - blvc 0x1ca324 │ │ │ │ + blvc 0x2ca810 │ │ │ │ + blvc 0x1ca424 │ │ │ │ addsmi r1, r4, #106496 @ 0x1a000 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ ... │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ @@ -260941,79 +261007,79 @@ │ │ │ │ svclt 0x00144606 │ │ │ │ @ instruction: 0x0eceea4f │ │ │ │ @ instruction: 0xf10246ae │ │ │ │ @ instruction: 0xf1c23cff │ │ │ │ stmdacc r8, {r0, r5, sl} │ │ │ │ streq lr, [lr, -r1, lsl #22] │ │ │ │ andcc lr, r0, #3424256 @ 0x344000 │ │ │ │ - beq 0x94b7e4 │ │ │ │ + beq 0x94b8e4 │ │ │ │ tstpeq r8, r1, lsl #2 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf90cfa42 │ │ │ │ - blx 0x3cda08 │ │ │ │ + blx 0x3cdb08 │ │ │ │ vpmax.u8 d15, d12, d19 │ │ │ │ stmdaeq r9!, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ vpmax.s8 d15, d4, d2 │ │ │ │ movweq lr, #10819 @ 0x2a43 │ │ │ │ - b 0x11fee74 │ │ │ │ + b 0x11fef74 │ │ │ │ @ instruction: 0xf003030a │ │ │ │ ldmdaeq fp, {r0, r9}^ │ │ │ │ bicvc lr, r9, #274432 @ 0x43000 │ │ │ │ @ instruction: 0xf840189b │ │ │ │ @ instruction: 0xf1483f08 │ │ │ │ addmi r0, pc, #0, 6 │ │ │ │ bicsle r6, sp, r3, asr #32 │ │ │ │ stmdble r8, {r0, r2, r4, r5, r6, r8, sl, lr} │ │ │ │ @ instruction: 0x200044b6 │ │ │ │ stmia lr!, {r8, sp}^ │ │ │ │ - bl 0xfec8f548 │ │ │ │ + bl 0xfec8f648 │ │ │ │ addsmi r0, sp, #402653184 @ 0x18000000 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x000087f0 │ │ │ │ movwcs pc, #5058 @ 0x13c2 @ │ │ │ │ sbcslt fp, r5, #112, 10 @ 0x1c000000 │ │ │ │ @ instruction: 0xf1052b02 │ │ │ │ svclt 0x00180501 │ │ │ │ strmi r3, [r4], -r1, lsl #6 │ │ │ │ strbeq lr, [r5, #2639] @ 0xa4f │ │ │ │ adccs lr, r2, #323584 @ 0x4f000 │ │ │ │ - b 0x14fedc8 │ │ │ │ + b 0x14feec8 │ │ │ │ strtmi r0, [ip], r3, asr #25 │ │ │ │ @ instruction: 0x1e503901 │ │ │ │ cdpcc 1, 15, cr15, cr15, cr4, {0} │ │ │ │ streq lr, [ip], -r1, lsl #22 │ │ │ │ svccc 0x0001f811 │ │ │ │ - blx 0x11dfbc8 │ │ │ │ + blx 0x11dfcc8 │ │ │ │ @ instruction: 0xf003f300 │ │ │ │ vsubl.u8 q8, d3, d1 │ │ │ │ ldrmi r0, [r3], #-838 @ 0xfffffcba │ │ │ │ svccc 0x0001f80e │ │ │ │ strbmi sp, [r5, #-498]! @ 0xfffffe0e │ │ │ │ - bl 0x2455c8 │ │ │ │ + bl 0x2456c8 │ │ │ │ andcs r0, r0, ip, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - blne 0x78f5bc │ │ │ │ + blne 0x78f6bc │ │ │ │ ldmle sl!, {r0, r2, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd70 │ │ │ │ movwcs pc, #5058 @ 0x13c2 @ │ │ │ │ sbcslt fp, r5, #112, 10 @ 0x1c000000 │ │ │ │ @ instruction: 0xf1052b02 │ │ │ │ svclt 0x00180501 │ │ │ │ strmi r3, [r4], -r1, lsl #6 │ │ │ │ strbeq lr, [r5, #2639] @ 0xa4f │ │ │ │ adccs lr, r2, #323584 @ 0x4f000 │ │ │ │ - b 0x14fee38 │ │ │ │ + b 0x14fef38 │ │ │ │ strtmi r0, [ip], r3, asr #25 │ │ │ │ @ instruction: 0xf1a41e50 │ │ │ │ - bl 0x1529fc │ │ │ │ + bl 0x152afc │ │ │ │ @ instruction: 0xf831060c │ │ │ │ addmi r3, lr, #2048 @ 0x800 │ │ │ │ vpmax.u8 , q0, │ │ │ │ andeq pc, r1, #3 │ │ │ │ movteq pc, #58307 @ 0xe3c3 @ │ │ │ │ @ instruction: 0xf82e4413 │ │ │ │ mvnsle r3, r2, lsl #30 │ │ │ │ @@ -261026,31 +261092,31 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ movwcs pc, #5058 @ 0x13c2 @ │ │ │ │ sbcslt fp, r4, #112, 10 @ 0x1c000000 │ │ │ │ @ instruction: 0xf1042b02 │ │ │ │ svclt 0x00180401 │ │ │ │ - b 0x14dbe4c │ │ │ │ - b 0x14d7cd4 │ │ │ │ + b 0x14dbf4c │ │ │ │ + b 0x14d7dd4 │ │ │ │ @ instruction: 0xf10204c4 │ │ │ │ svclt 0x001435ff │ │ │ │ vstmiaeq r3, {s29-s107} │ │ │ │ svcne 0x000246a4 │ │ │ │ streq lr, [ip], -r1, lsl #22 │ │ │ │ - blcc 0x24d3a8 │ │ │ │ - blx 0x9dfca0 │ │ │ │ + blcc 0x24d4a8 │ │ │ │ + blx 0x9dfda0 │ │ │ │ @ instruction: 0xf003f305 │ │ │ │ - bl 0x492a74 │ │ │ │ + bl 0x492b74 │ │ │ │ @ instruction: 0xf8420353 │ │ │ │ mvnsle r3, r4, lsl #30 │ │ │ │ stmdble r8, {r2, r5, r6, r8, sl, lr} │ │ │ │ movweq lr, #51968 @ 0xcb00 │ │ │ │ - blvc 0x2ca900 │ │ │ │ - blvc 0x1ca514 │ │ │ │ + blvc 0x2caa00 │ │ │ │ + blvc 0x1ca614 │ │ │ │ addsmi r1, r4, #106496 @ 0x1a000 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ ... │ │ │ │ stccs 3, cr15, [r1], {194} @ 0xc2 │ │ │ │ @@ -261065,55 +261131,55 @@ │ │ │ │ vstmiaeq ip, {s29-s107} │ │ │ │ cdpne 6, 5, cr4, cr0, cr12, {5} │ │ │ │ cdpeq 1, 0, cr15, cr8, cr6, {5} │ │ │ │ stmdaeq ip, {r0, r8, r9, fp, sp, lr, pc} │ │ │ │ streq pc, [r1, -r2, asr #3]! │ │ │ │ strteq pc, [r1], #-418 @ 0xfffffe5e │ │ │ │ andcc lr, r0, #3424256 @ 0x344000 │ │ │ │ - blx 0x19b708 │ │ │ │ + blx 0x19b808 │ │ │ │ sbcmi pc, r3, r7, lsl #18 │ │ │ │ movweq lr, #39491 @ 0x9a43 │ │ │ │ @ instruction: 0xf904fa22 │ │ │ │ movweq lr, #39491 @ 0x9a43 │ │ │ │ - b 0x14df604 │ │ │ │ + b 0x14df704 │ │ │ │ @ instruction: 0xf0030953 │ │ │ │ - b 0x134ff08 │ │ │ │ + b 0x1350008 │ │ │ │ ldmdaeq r2, {r1, r6, r7, r8, fp, ip, sp, lr}^ │ │ │ │ movweq lr, #15129 @ 0x3b19 │ │ │ │ svccc 0x0008f84e │ │ │ │ andeq pc, r0, #-2147483632 @ 0x80000010 │ │ │ │ @ instruction: 0xf8ce4588 │ │ │ │ mvnle r2, r4 │ │ │ │ stmdble r8, {r0, r2, r5, r6, r8, sl, lr} │ │ │ │ @ instruction: 0x200044b4 │ │ │ │ stmia ip!, {r8, sp}^ │ │ │ │ - bl 0xfec0f734 │ │ │ │ + bl 0xfec0f834 │ │ │ │ addsmi r0, sp, #402653184 @ 0x18000000 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x000083f0 │ │ │ │ vsli.64 , q8, #2 │ │ │ │ sbcslt r2, r5, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0xf1052b02 │ │ │ │ svclt 0x00180501 │ │ │ │ - b 0x14dbf5c │ │ │ │ - b 0x14d7de4 │ │ │ │ + b 0x14dc05c │ │ │ │ + b 0x14d7ee4 │ │ │ │ @ instruction: 0xf10105c5 │ │ │ │ svclt 0x001431ff │ │ │ │ @ instruction: 0x0ec3ea4f │ │ │ │ cdpne 6, 5, cr4, cr6, cr14, {5} │ │ │ │ cdpne 6, 4, cr4, cr2, cr4, {0} │ │ │ │ streq lr, [lr, -r1, lsl #22] │ │ │ │ svcgt 0x0001f911 │ │ │ │ svceq 0x0001f812 │ │ │ │ - blx 0x141fdbc │ │ │ │ + blx 0x141febc │ │ │ │ @ instruction: 0xf00cfc06 │ │ │ │ - bl 0x1cff8c │ │ │ │ + bl 0x1d008c │ │ │ │ strmi r0, [r3], #-876 @ 0xfffffc94 │ │ │ │ mvnsle r7, r3, lsl r0 │ │ │ │ stmdble r8, {r0, r2, r4, r5, r6, r8, sl, lr} │ │ │ │ movweq lr, #60164 @ 0xeb04 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r3, r8, lr │ │ │ │ addsmi r1, r5, #26624 @ 0x6800 │ │ │ │ @@ -261121,54 +261187,54 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0] │ │ │ │ vsli.64 , q8, #2 │ │ │ │ sbcslt r2, r5, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0xf1052b02 │ │ │ │ svclt 0x00180501 │ │ │ │ - b 0x14dbfcc │ │ │ │ - b 0x14d7e54 │ │ │ │ + b 0x14dc0cc │ │ │ │ + b 0x14d7f54 │ │ │ │ @ instruction: 0xf10205c5 │ │ │ │ svclt 0x001436ff │ │ │ │ @ instruction: 0x0ec3ea4f │ │ │ │ strmi r4, [r4], -lr, lsr #13 │ │ │ │ - bl 0x156de8 │ │ │ │ + bl 0x156ee8 │ │ │ │ @ instruction: 0xf931070e │ │ │ │ @ instruction: 0xf832cb02 │ │ │ │ addmi r0, pc, #2, 30 │ │ │ │ stc2 10, cr15, [r6], {76} @ 0x4c @ │ │ │ │ movweq pc, #4108 @ 0x100c @ │ │ │ │ cmneq ip, #3072 @ 0xc00 │ │ │ │ andshi r4, r3, r3, lsl #8 │ │ │ │ ldrbmi sp, [r5, #-497]! @ 0xfffffe0f │ │ │ │ - bl 0x245824 │ │ │ │ + bl 0x245924 │ │ │ │ andcs r0, r0, lr, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - blne 0x78f818 │ │ │ │ + blne 0x78f918 │ │ │ │ ldmle sl!, {r0, r2, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bdf0 │ │ │ │ vsli.64 , q8, #2 │ │ │ │ sbcslt r2, r5, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0xf1052b02 │ │ │ │ svclt 0x00180501 │ │ │ │ - b 0x14dc03c │ │ │ │ - b 0x14d7ec4 │ │ │ │ + b 0x14dc13c │ │ │ │ + b 0x14d7fc4 │ │ │ │ strmi r0, [r4], -r5, asr #11 │ │ │ │ - b 0x14ff094 │ │ │ │ + b 0x14ff194 │ │ │ │ strtmi r0, [lr], r3, asr #29 │ │ │ │ stmdacc r4, {r1, r2, r4, r6, r9, sl, fp, ip} │ │ │ │ streq lr, [lr, -r1, lsl #22] │ │ │ │ - blcc 0x24d598 │ │ │ │ + blcc 0x24d698 │ │ │ │ svccs 0x0004f850 │ │ │ │ - blx 0x11dfe98 │ │ │ │ + blx 0x11dff98 │ │ │ │ @ instruction: 0xf003f306 │ │ │ │ - bl 0x412468 │ │ │ │ + bl 0x412568 │ │ │ │ ldrmi r0, [r3], #-867 @ 0xfffffc9d │ │ │ │ mvnsle r6, r3 │ │ │ │ stmdble r8, {r0, r2, r4, r5, r6, r8, sl, lr} │ │ │ │ movweq lr, #60164 @ 0xeb04 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r3, r8, lr │ │ │ │ addsmi r1, r5, #26624 @ 0x6800 │ │ │ │ @@ -261187,31 +261253,31 @@ │ │ │ │ cdpcc 1, 15, cr15, cr15, cr2, {0} │ │ │ │ sbceq fp, r0, r8, lsl pc │ │ │ │ strteq pc, [r1], #-450 @ 0xfffffe3e │ │ │ │ stceq 1, cr15, [r8], {166} @ 0xa6 │ │ │ │ ldmib r1, {r0, r1, r2, r3, fp, ip}^ │ │ │ │ @ instruction: 0xf1be3200 │ │ │ │ @ instruction: 0xf1010a20 │ │ │ │ - blx 0x18f8f0 │ │ │ │ - blx 0xa0d4e4 │ │ │ │ - b 0x120c110 │ │ │ │ - blx 0x11900fc │ │ │ │ + blx 0x18f9f0 │ │ │ │ + blx 0xa0d5e4 │ │ │ │ + b 0x120c210 │ │ │ │ + blx 0x11901fc │ │ │ │ svclt 0x0058fa0a │ │ │ │ movweq lr, #43587 @ 0xaa43 │ │ │ │ svchi 0x0008f85c │ │ │ │ @ instruction: 0xf90efa42 │ │ │ │ - beq 0x18b4fc │ │ │ │ - b 0x11d1660 │ │ │ │ - b 0x14ec41c │ │ │ │ - bl 0x5cfea0 │ │ │ │ + beq 0x18b5fc │ │ │ │ + b 0x11d1760 │ │ │ │ + b 0x14ec51c │ │ │ │ + bl 0x5cffa0 │ │ │ │ @ instruction: 0xf142030a │ │ │ │ - bl 0x70fd04 │ │ │ │ + bl 0x70fe04 │ │ │ │ @ instruction: 0xf8cc0303 │ │ │ │ @ instruction: 0xf8dc3000 │ │ │ │ - bl 0x119b520 │ │ │ │ + bl 0x119b620 │ │ │ │ addmi r0, pc, #805306368 @ 0x30000000 │ │ │ │ andcs pc, r4, ip, asr #17 │ │ │ │ addmi sp, r5, #-1073741772 @ 0xc0000034 │ │ │ │ ldrtmi sp, [r0], #-2313 @ 0xfffff6f7 │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ stmdbhi r2, {r5, r6, r7, fp, sp, lr, pc} │ │ │ │ @@ -261221,50 +261287,50 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x000087f0 │ │ │ │ vsli.64 , q8, #2 │ │ │ │ sbcslt r2, r5, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0xf1052b02 │ │ │ │ svclt 0x00180501 │ │ │ │ - b 0x14dc15c │ │ │ │ - b 0x14d7fe4 │ │ │ │ + b 0x14dc25c │ │ │ │ + b 0x14d80e4 │ │ │ │ @ instruction: 0xf10105c5 │ │ │ │ svclt 0x001431ff │ │ │ │ @ instruction: 0x0ec3ea4f │ │ │ │ cdpne 6, 5, cr4, cr6, cr14, {5} │ │ │ │ cdpne 6, 4, cr4, cr2, cr4, {0} │ │ │ │ streq lr, [lr, -r1, lsl #22] │ │ │ │ svccc 0x0001f811 │ │ │ │ svcgt 0x0001f812 │ │ │ │ - blx 0x11dffbc │ │ │ │ + blx 0x11e00bc │ │ │ │ @ instruction: 0xf003f306 │ │ │ │ strmi r0, [r4], #1 │ │ │ │ movteq pc, #25539 @ 0x63c3 @ │ │ │ │ andsvc r4, r3, r3, ror #8 │ │ │ │ ldrbmi sp, [r5, #-496]! @ 0xfffffe10 │ │ │ │ - bl 0x2459b8 │ │ │ │ + bl 0x245ab8 │ │ │ │ andcs r0, r0, lr, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - blne 0x78f9ac │ │ │ │ + blne 0x78faac │ │ │ │ ldmle sl!, {r0, r2, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bdf0 │ │ │ │ vsli.64 , q8, #2 │ │ │ │ sbcslt r2, r5, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0xf1052b02 │ │ │ │ svclt 0x00180501 │ │ │ │ - b 0x14dc1d0 │ │ │ │ - b 0x14d8058 │ │ │ │ + b 0x14dc2d0 │ │ │ │ + b 0x14d8158 │ │ │ │ @ instruction: 0xf10205c5 │ │ │ │ svclt 0x001436ff │ │ │ │ @ instruction: 0x0ec3ea4f │ │ │ │ strmi r4, [r4], -lr, lsr #13 │ │ │ │ - bl 0x156fec │ │ │ │ + bl 0x1570ec │ │ │ │ @ instruction: 0xf831070e │ │ │ │ @ instruction: 0xf8323b02 │ │ │ │ addmi r0, pc, #2, 30 │ │ │ │ vpmax.u8 , q3, │ │ │ │ stceq 0, cr15, [r1], {3} │ │ │ │ vraddhn.i16 d20, , q2 │ │ │ │ strbtmi r0, [r3], #-846 @ 0xfffffcb2 │ │ │ │ @@ -261278,26 +261344,26 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0] │ │ │ │ vsli.64 , q8, #2 │ │ │ │ sbcslt r2, r5, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0xf1052b02 │ │ │ │ svclt 0x00180501 │ │ │ │ - b 0x14dc240 │ │ │ │ - b 0x14d80c8 │ │ │ │ + b 0x14dc340 │ │ │ │ + b 0x14d81c8 │ │ │ │ strmi r0, [r4], -r5, asr #11 │ │ │ │ - b 0x14ff298 │ │ │ │ + b 0x14ff398 │ │ │ │ strtmi r0, [lr], r3, asr #29 │ │ │ │ stmdacc r4, {r1, r2, r4, r6, r9, sl, fp, ip} │ │ │ │ streq lr, [lr, -r1, lsl #22] │ │ │ │ - blcc 0x24d79c │ │ │ │ + blcc 0x24d89c │ │ │ │ svccs 0x0004f850 │ │ │ │ - blx 0x9e009c │ │ │ │ + blx 0x9e019c │ │ │ │ @ instruction: 0xf003f306 │ │ │ │ - bl 0x41266c │ │ │ │ + bl 0x41276c │ │ │ │ ldrmi r0, [r3], #-851 @ 0xfffffcad │ │ │ │ mvnsle r6, r3 │ │ │ │ stmdble r8, {r0, r2, r4, r5, r6, r8, sl, lr} │ │ │ │ movweq lr, #60164 @ 0xeb04 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r3, r8, lr │ │ │ │ addsmi r1, r5, #26624 @ 0x6800 │ │ │ │ @@ -261317,63 +261383,63 @@ │ │ │ │ @ instruction: 0x0eceea4f │ │ │ │ cdpne 6, 5, cr4, cr0, cr14, {5} │ │ │ │ stceq 1, cr15, [r8], {166} @ 0xa6 │ │ │ │ stmdaeq lr, {r0, r8, r9, fp, sp, lr, pc} │ │ │ │ streq pc, [r1, -r2, asr #3]! │ │ │ │ strteq pc, [r1], #-418 @ 0xfffffe5e │ │ │ │ movwcs lr, #2513 @ 0x9d1 │ │ │ │ - blx 0x1dbaf8 │ │ │ │ + blx 0x1dbbf8 │ │ │ │ sbcmi pc, r2, r7, lsl #18 │ │ │ │ andeq lr, r9, #270336 @ 0x42000 │ │ │ │ @ instruction: 0xf904fa23 │ │ │ │ andeq lr, r9, #270336 @ 0x42000 │ │ │ │ - b 0x14df9f8 │ │ │ │ + b 0x14dfaf8 │ │ │ │ @ instruction: 0xf0020952 │ │ │ │ - b 0x134fef8 │ │ │ │ + b 0x134fff8 │ │ │ │ ldmdaeq fp, {r0, r1, r6, r7, r8, fp, ip, sp, lr}^ │ │ │ │ stmdbeq r2, {r0, r3, r4, r8, r9, fp, sp, lr, pc} │ │ │ │ svccs 0x0008f85c │ │ │ │ movweq pc, #323 @ 0x143 @ │ │ │ │ andeq lr, r9, #18432 @ 0x4800 │ │ │ │ andcs pc, r0, ip, asr #17 │ │ │ │ ldrdcs pc, [r4], -ip │ │ │ │ movweq lr, #11075 @ 0x2b43 │ │ │ │ @ instruction: 0xf8cc4588 │ │ │ │ bicsle r3, r9, r4 │ │ │ │ stmdble r8, {r0, r2, r4, r5, r6, r8, sl, lr} │ │ │ │ @ instruction: 0x200044b6 │ │ │ │ stmia lr!, {r8, sp}^ │ │ │ │ - bl 0xfec8fb34 │ │ │ │ + bl 0xfec8fc34 │ │ │ │ addsmi r0, sp, #402653184 @ 0x18000000 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x000083f0 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec6694c │ │ │ │ + bl 0xfec66a4c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vqrdmlsh.s q8, q9, d0[6] │ │ │ │ sbcslt r2, r5, #67108864 @ 0x4000000 │ │ │ │ strmi r2, [r4], -r2, lsl #22 │ │ │ │ movwcc fp, #7960 @ 0x1f18 │ │ │ │ streq pc, [r1, #-261] @ 0xfffffefb │ │ │ │ strtcs lr, [r2], pc, asr #20 │ │ │ │ - b 0x14ff3cc │ │ │ │ + b 0x14ff4cc │ │ │ │ stmdavc fp, {r0, r1, r6, r7, r9, sl, fp} │ │ │ │ strbeq lr, [r5, #2639] @ 0xa4f │ │ │ │ eorseq pc, r8, r6, lsl #2 │ │ │ │ strtmi fp, [lr], r8, lsl #30 │ │ │ │ mulgt r0, r4, r8 │ │ │ │ ldmdacs pc!, {r0, r1, r4, r5, r8, lr} @ │ │ │ │ @ instruction: 0xf04fd837 │ │ │ │ @ instruction: 0xf1c037ff │ │ │ │ - b 0xfe410010 │ │ │ │ - blx 0x2d03a0 │ │ │ │ - blx 0xb0bfa0 │ │ │ │ + b 0xfe410110 │ │ │ │ + blx 0x2d04a0 │ │ │ │ + blx 0xb0c0a0 │ │ │ │ tstpmi r0, #0 @ p-variant is OBSOLETE │ │ │ │ andseq pc, r8, #-2147483647 @ 0x80000001 │ │ │ │ vpmax.s8 d15, d2, d23 │ │ │ │ tstmi r0, #3784704 @ 0x39c000 │ │ │ │ andmi r4, r3, r7, ror r4 │ │ │ │ movweq lr, #51843 @ 0xca83 │ │ │ │ eorvc r4, r3, r4, lsr #13 │ │ │ │ @@ -261381,77 +261447,77 @@ │ │ │ │ svccs 0x0001f81c │ │ │ │ strbmi r4, [r7, #-307]! @ 0xfffffecd │ │ │ │ movweq lr, #10883 @ 0x2a83 │ │ │ │ movweq lr, #2563 @ 0xa03 │ │ │ │ movweq lr, #10883 @ 0x2a83 │ │ │ │ andcc pc, r0, ip, lsl #17 │ │ │ │ ldrbmi sp, [r5, #-496]! @ 0xfffffe10 │ │ │ │ - bl 0x245bf8 │ │ │ │ + bl 0x245cf8 │ │ │ │ andcs r0, r0, lr, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - blne 0x78fbec │ │ │ │ + blne 0x78fcec │ │ │ │ ldmle sl!, {r0, r2, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf700bdf8 │ │ │ │ - svclt 0x0000fdae │ │ │ │ + svclt 0x0000fd2e │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec66a04 │ │ │ │ + bl 0xfec66b04 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vqrdmlsh.s q8, q9, d0[6] │ │ │ │ sbcslt r2, r5, #16777216 @ 0x1000000 │ │ │ │ stmdahi fp, {r1, sl, fp, sp} │ │ │ │ streq pc, [r1, #-261] @ 0xfffffefb │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ strtcs lr, [r2], pc, asr #20 │ │ │ │ - b 0x14f1840 │ │ │ │ + b 0x14f1940 │ │ │ │ @ instruction: 0xf10605c5 │ │ │ │ svclt 0x00140230 │ │ │ │ strtmi r0, [ip], -r4, ror #1 │ │ │ │ - bcs 0x10dfd00 │ │ │ │ + bcs 0x10dfe00 │ │ │ │ @ instruction: 0xf04fd836 │ │ │ │ @ instruction: 0xf1c23eff │ │ │ │ rsbsmi r0, fp, r0, lsr #24 │ │ │ │ stc2 10, cr15, [ip], {14} @ │ │ │ │ vpmax.s8 d15, d2, d30 │ │ │ │ andeq lr, ip, #270336 @ 0x42000 │ │ │ │ ldceq 1, cr15, [r0], {6} │ │ │ │ stc2 10, cr15, [ip], {46} @ 0x2e @ │ │ │ │ andeq lr, ip, #270336 @ 0x42000 │ │ │ │ andsmi r4, r3, r4, lsl #13 │ │ │ │ rsbsmi r4, fp, r0, lsr #8 │ │ │ │ - blcc 0x1cd914 │ │ │ │ + blcc 0x1cda14 │ │ │ │ svccc 0x0002f831 │ │ │ │ @ instruction: 0xe000f8bc │ │ │ │ - b 0xfe1dfd3c │ │ │ │ + b 0xfe1dfe3c │ │ │ │ andsmi r0, r3, lr, lsl #6 │ │ │ │ movweq lr, #60035 @ 0xea83 │ │ │ │ - blcc 0x1cd92c │ │ │ │ + blcc 0x1cda2c │ │ │ │ mvnsle r4, r0, ror #10 │ │ │ │ stmdble r8, {r0, r2, r5, r7, r9, lr} │ │ │ │ tstcs r0, r3, lsl #12 │ │ │ │ - bne 0xffa1788c │ │ │ │ + bne 0xffa1798c │ │ │ │ smlatteq r2, r3, r8, lr │ │ │ │ addsmi r1, r5, #425984 @ 0x68000 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r8] │ │ │ │ - ldc2l 7, cr15, [r7, #-0] │ │ │ │ + ldc2l 7, cr15, [r7], {0} │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec66ab0 │ │ │ │ + bl 0xfec66bb0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vqrdmlsh.s q8, q9, d0[6] │ │ │ │ sbcslt r2, r4, #4194304 @ 0x400000 │ │ │ │ strmi r2, [r6], -r2, lsl #26 │ │ │ │ @ instruction: 0xf104680b │ │ │ │ svclt 0x00180401 │ │ │ │ - b 0x14dccd0 │ │ │ │ - b 0x14d7b58 │ │ │ │ + b 0x14dcdd0 │ │ │ │ + b 0x14d7c58 │ │ │ │ @ instruction: 0xf10004c4 │ │ │ │ svclt 0x00140e20 │ │ │ │ strtmi r0, [r5], -sp, ror #1 │ │ │ │ sbcmi r6, r3, r7, lsr r8 │ │ │ │ svceq 0x003ff1be │ │ │ │ @ instruction: 0xf04fd834 │ │ │ │ @ instruction: 0xf1ce32ff │ │ │ │ @@ -261459,85 +261525,85 @@ │ │ │ │ stc2 10, cr15, [ip], {2} @ │ │ │ │ vseleq.f32 s30, s28, s5 │ │ │ │ vmlseq.f32 s28, s24, s28 │ │ │ │ ldrtmi r4, [r4], r2, asr #1 │ │ │ │ vmlseq.f32 s28, s4, s28 │ │ │ │ movweq lr, #59907 @ 0xea03 │ │ │ │ rsbsmi r4, fp, lr, lsr #8 │ │ │ │ - blcc 0x24da40 │ │ │ │ + blcc 0x24db40 │ │ │ │ svccc 0x0004f851 │ │ │ │ ldrdcs pc, [r0], -ip │ │ │ │ subsmi r4, r3, r3, asr #1 │ │ │ │ movweq lr, #59907 @ 0xea03 │ │ │ │ @ instruction: 0xf84c4053 │ │ │ │ ldrmi r3, [r4, #2820]! @ 0xb04 │ │ │ │ adcmi sp, ip, #-2147483588 @ 0x8000003c │ │ │ │ andcs sp, r0, r9, lsl #18 │ │ │ │ - bl 0xfea57d34 │ │ │ │ + bl 0xfea57e34 │ │ │ │ stmia ip!, {r2, r3, r9}^ │ │ │ │ - bl 0x40fd44 │ │ │ │ + bl 0x40fe44 │ │ │ │ addsmi r0, ip, #134217728 @ 0x8000000 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r8] │ │ │ │ - stc2 7, cr15, [r1, #-0] │ │ │ │ + stc2 7, cr15, [r1], {0} │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ vrsubhn.i16 d20, q1, q2 │ │ │ │ stmdacs r2, {r0, sp} │ │ │ │ vfmscs.f32 s28, s4, s30 │ │ │ │ andcc fp, r1, r8, lsl pc │ │ │ │ @ instruction: 0xf103b2d3 │ │ │ │ @ instruction: 0xf1ce0301 │ │ │ │ svclt 0x00180920 │ │ │ │ - bleq 0xff14a2c0 │ │ │ │ + bleq 0xff14a3c0 │ │ │ │ stmdaeq r0!, {r1, r2, r3, r5, r7, r8, ip, sp, lr, pc} │ │ │ │ ldrdcs lr, [r0], -r1 │ │ │ │ biceq lr, r3, #323584 @ 0x4f000 │ │ │ │ ldrmi fp, [fp], r8, lsl #30 │ │ │ │ ldrdgt pc, [r0], -r4 │ │ │ │ @ instruction: 0xf1beb083 │ │ │ │ - blx 0x11369c │ │ │ │ - b 0x150cdc8 │ │ │ │ - blx 0x992514 │ │ │ │ - b 0x11cc1e4 │ │ │ │ - blx 0x9101c4 │ │ │ │ - b 0x11ccdd4 │ │ │ │ - blx 0x9101cc │ │ │ │ + blx 0x11379c │ │ │ │ + b 0x150cec8 │ │ │ │ + blx 0x992614 │ │ │ │ + b 0x11cc2e4 │ │ │ │ + blx 0x9102c4 │ │ │ │ + b 0x11cced4 │ │ │ │ + blx 0x9102cc │ │ │ │ stmdavs r5!, {r1, r2, r3, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf04fd85a │ │ │ │ - b 0xfe41d5c0 │ │ │ │ + b 0xfe41d6c0 │ │ │ │ andls r0, r0, #536870912 @ 0x20000000 │ │ │ │ - blx 0x29fb6c │ │ │ │ + blx 0x29fc6c │ │ │ │ @ instruction: 0xf1baf209 │ │ │ │ - blx 0xa935d8 │ │ │ │ - b 0x130d610 │ │ │ │ - blx 0xa915e4 │ │ │ │ - b 0x130c200 │ │ │ │ - bls 0x1115ec │ │ │ │ + blx 0xa936d8 │ │ │ │ + b 0x130d710 │ │ │ │ + blx 0xa916e4 │ │ │ │ + b 0x130c300 │ │ │ │ + bls 0x1116ec │ │ │ │ @ instruction: 0xf60efa26 │ │ │ │ andeq lr, r7, #8192 @ 0x2000 │ │ │ │ andeq lr, r6, r0, lsl #20 │ │ │ │ andeq lr, ip, #532480 @ 0x82000 │ │ │ │ andeq lr, r5, r0, lsl #21 │ │ │ │ rsbvs r6, r0, r2, lsr #32 │ │ │ │ @ instruction: 0xf104d026 │ │ │ │ - bl 0x212a24 │ │ │ │ + bl 0x212b24 │ │ │ │ stmib sp, {r0, r1, r3, r9, fp}^ │ │ │ │ @ instruction: 0xf851b300 │ │ │ │ @ instruction: 0xf8dc3f08 │ │ │ │ @ instruction: 0xf8dc5000 │ │ │ │ - blx 0x9cfa28 │ │ │ │ + blx 0x9cfb28 │ │ │ │ stmdavs sl, {r1, r2, r3, r8, r9, ip, sp, lr, pc}^ │ │ │ │ - blx 0x38e22a │ │ │ │ + blx 0x38e32a │ │ │ │ movweq lr, #47683 @ 0xba43 │ │ │ │ - blx 0x34e2b2 │ │ │ │ + blx 0x34e3b2 │ │ │ │ movweq lr, #47683 @ 0xba43 │ │ │ │ vpmax.s8 d15, d14, d18 │ │ │ │ submi r4, r2, fp, rrx │ │ │ │ eorsmi r4, r2, fp, lsr r0 │ │ │ │ @ instruction: 0xf84c406b │ │ │ │ submi r3, r2, r8, lsl #22 │ │ │ │ @ instruction: 0xf84c45e2 │ │ │ │ @@ -261549,73 +261615,73 @@ │ │ │ │ strvs lr, [r2, -r2, ror #17] │ │ │ │ addmi r1, fp, #17408 @ 0x4400 │ │ │ │ strdlt sp, [r3], -sl │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - stc2l 7, cr15, [pc], #-0 @ 0x10fa78 │ │ │ │ + blx 0xffd0d77a │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec66c80 │ │ │ │ + bl 0xfec66d80 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vqrdmlsh.s q8, q9, d0[6] │ │ │ │ sbcslt r2, r6, #67108864 @ 0x4000000 │ │ │ │ strmi r2, [r5], -r2, lsl #22 │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ movwcc fp, #7960 @ 0x1f18 │ │ │ │ adccs lr, r2, pc, asr #20 │ │ │ │ strbeq lr, [r6], pc, asr #20 │ │ │ │ andeq pc, r8, #192, 2 @ 0x30 │ │ │ │ - b 0x14ff6f8 │ │ │ │ + b 0x14ff7f8 │ │ │ │ ldrtmi r0, [r6], r3, asr #29 │ │ │ │ stmdacs r0, {r0, r1, r2, r3, r5, fp, ip, sp, lr} │ │ │ │ - bcs 0x13f954 │ │ │ │ + bcs 0x13fa54 │ │ │ │ ldcle 8, cr7, [lr, #-44]! @ 0xffffffd4 │ │ │ │ strbeq pc, [r0], #-448 @ 0xfffffe40 @ │ │ │ │ ldcle 2, cr4, [sl], #-648 @ 0xfffffd78 │ │ │ │ ldrteq pc, [r8], #-256 @ 0xffffff00 @ │ │ │ │ - ldclcc 0, cr15, [pc], #316 @ 0x10fc04 │ │ │ │ + ldclcc 0, cr15, [pc], #316 @ 0x10fd04 │ │ │ │ eoreq pc, r0, #196, 2 @ 0x31 │ │ │ │ - blx 0xc1fcdc │ │ │ │ + blx 0xc1fddc │ │ │ │ rsbsmi pc, fp, r4, lsl #8 │ │ │ │ vpmax.s8 d15, d2, d12 │ │ │ │ @ instruction: 0xf1004314 │ │ │ │ - blx 0xc10340 │ │ │ │ + blx 0xc10440 │ │ │ │ tstpmi r4, #536870912 @ p-variant is OBSOLETE @ 0x20000000 │ │ │ │ eormi r4, r3, r4, lsl #1 │ │ │ │ - bl 0x25fcd8 │ │ │ │ + bl 0x25fdd8 │ │ │ │ ldrbtmi r0, [r7], #-1804 @ 0xfffff8f4 │ │ │ │ eorvc r4, fp, ip, lsr #13 │ │ │ │ svccc 0x0001f811 │ │ │ │ svccs 0x0001f81c │ │ │ │ strbmi r4, [r7, #-131]! @ 0xffffff7d │ │ │ │ movweq lr, #10883 @ 0x2a83 │ │ │ │ movweq lr, #18947 @ 0x4a03 │ │ │ │ movweq lr, #10883 @ 0x2a83 │ │ │ │ andcc pc, r0, ip, lsl #17 │ │ │ │ ldrbmi sp, [r6, #-496]! @ 0xfffffe10 │ │ │ │ - bl 0x285f38 │ │ │ │ + bl 0x286038 │ │ │ │ andcs r0, r0, lr, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - blne 0x178ff2c │ │ │ │ + blne 0x179002c │ │ │ │ ldmle sl!, {r1, r2, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf700bdf8 │ │ │ │ - svclt 0x0000fc0e │ │ │ │ + svclt 0x0000fb8e │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec66d44 │ │ │ │ + bl 0xfec66e44 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vqrdmlsh.s q8, q9, d0[6] │ │ │ │ sbcslt r2, r5, #16777216 @ 0x1000000 │ │ │ │ @ instruction: 0xf1052c02 │ │ │ │ svclt 0x00180501 │ │ │ │ - b 0x14dcb60 │ │ │ │ - b 0x14d85e8 │ │ │ │ + b 0x14dcc60 │ │ │ │ + b 0x14d86e8 │ │ │ │ @ instruction: 0xf1c205c5 │ │ │ │ svclt 0x00140610 │ │ │ │ strtmi r0, [ip], -r4, ror #1 │ │ │ │ @ instruction: 0xe000f8b0 │ │ │ │ svclt 0x00a82a00 │ │ │ │ stmdahi fp, {r9, sl, fp, sp} │ │ │ │ @ instruction: 0xf1c2dd40 │ │ │ │ @@ -261630,199 +261696,199 @@ │ │ │ │ streq lr, [ip], -r6, asr #20 │ │ │ │ ldceq 1, cr15, [r0], {2} │ │ │ │ stc2 10, cr15, [ip], {39} @ 0x27 @ │ │ │ │ streq lr, [ip], -r6, asr #20 │ │ │ │ strtmi r4, [r0], #-1668 @ 0xfffff97c │ │ │ │ mlasmi r3, r6, r0, r4 │ │ │ │ movweq lr, #60035 @ 0xea83 │ │ │ │ - blcc 0x1cdc6c │ │ │ │ + blcc 0x1cdd6c │ │ │ │ svccc 0x0002f831 │ │ │ │ @ instruction: 0xe000f8bc │ │ │ │ - b 0xfe1dfe14 │ │ │ │ + b 0xfe1dff14 │ │ │ │ eorsmi r0, r3, lr, lsl #6 │ │ │ │ movweq lr, #60035 @ 0xea83 │ │ │ │ - blcc 0x1cdc84 │ │ │ │ + blcc 0x1cdd84 │ │ │ │ mvnsle r4, r0, ror #10 │ │ │ │ stmdble r8, {r0, r2, r5, r7, r9, lr} │ │ │ │ tstcs r0, r3, lsl #12 │ │ │ │ - bne 0xffa17be4 │ │ │ │ + bne 0xffa17ce4 │ │ │ │ smlatteq r2, r3, r8, lr │ │ │ │ addsmi r1, r5, #425984 @ 0x68000 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r8] │ │ │ │ - blx 0xfec0d802 │ │ │ │ + blx 0xc0d902 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec66e08 │ │ │ │ + bl 0xfec66f08 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vqrdmlsh.s q8, q9, d0[6] │ │ │ │ sbcslt r2, r5, #16777216 @ 0x1000000 │ │ │ │ @ instruction: 0xf1052c02 │ │ │ │ svclt 0x00180501 │ │ │ │ - b 0x14dcc24 │ │ │ │ - b 0x14db6ac │ │ │ │ + b 0x14dcd24 │ │ │ │ + b 0x14db7ac │ │ │ │ @ instruction: 0xf1ce05c5 │ │ │ │ svclt 0x00140220 │ │ │ │ strtmi r0, [ip], -r4, ror #1 │ │ │ │ ldrdgt pc, [r0], -r0 │ │ │ │ svceq 0x0000f1be │ │ │ │ - bcs 0x13fadc │ │ │ │ + bcs 0x13fbdc │ │ │ │ ldcle 8, cr6, [sp, #-44]! @ 0xffffffd4 │ │ │ │ strbeq pc, [r0], -lr, asr #3 @ │ │ │ │ ldcle 2, cr4, [r9], #-712 @ 0xfffffd38 │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ strteq pc, [r0], -lr, lsl #2 │ │ │ │ streq pc, [r0, -lr, asr #3] │ │ │ │ vpmax.u8 d15, d14, d3 │ │ │ │ @ instruction: 0xf606fa22 │ │ │ │ movweq lr, #51843 @ 0xca83 │ │ │ │ @ instruction: 0xf707fa02 │ │ │ │ - blx 0x9a0960 │ │ │ │ + blx 0x9a0a60 │ │ │ │ tstpmi r6, #-536870912 @ p-variant is OBSOLETE @ 0xe0000000 │ │ │ │ @ instruction: 0xf60efa06 │ │ │ │ - b 0xfe1dfd40 │ │ │ │ + b 0xfe1dfe40 │ │ │ │ strmi r0, [r4], ip, lsl #6 │ │ │ │ @ instruction: 0xf84c4420 │ │ │ │ @ instruction: 0xf8513b04 │ │ │ │ @ instruction: 0xf8dc3f04 │ │ │ │ - blx 0x1d7c88 │ │ │ │ + blx 0x1d7d88 │ │ │ │ subsmi pc, r3, lr, lsl #6 │ │ │ │ subsmi r4, r3, r3, lsr r0 │ │ │ │ - blcc 0x24ddc4 │ │ │ │ + blcc 0x24dec4 │ │ │ │ mvnsle r4, r0, ror #10 │ │ │ │ stmdble r8, {r0, r2, r5, r7, r9, lr} │ │ │ │ tstcs r0, r3, lsl #12 │ │ │ │ - bne 0xffa17ca4 │ │ │ │ + bne 0xffa17da4 │ │ │ │ smlatteq r2, r3, r8, lr │ │ │ │ addsmi r1, r5, #425984 @ 0x68000 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r8] │ │ │ │ - blx 0x140d8c2 │ │ │ │ + blx 0xff40d9c0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ sbcslt r4, r3, #140509184 @ 0x8600000 │ │ │ │ andcs pc, r1, r2, asr #7 │ │ │ │ stmdacs r2, {r0, r8, r9, ip, sp} │ │ │ │ svclt 0x0018b083 │ │ │ │ - b 0x14dbce8 │ │ │ │ + b 0x14dbde8 │ │ │ │ svclt 0x000803c3 │ │ │ │ @ instruction: 0xf8de461f │ │ │ │ svclt 0x0018c000 │ │ │ │ addsne r0, r0, #199 @ 0xc7 │ │ │ │ strbeq pc, [r0, #-448] @ 0xfffffe40 @ │ │ │ │ ldrdls pc, [r4], -lr │ │ │ │ stmdacs r0, {r1, r2, r3, r4, r5, r6, r7, fp} │ │ │ │ stccs 15, cr11, [r0, #-672] @ 0xfffffd60 │ │ │ │ andmi lr, r0, #3424256 @ 0x344000 │ │ │ │ ldclle 6, cr9, [r7, #-0] │ │ │ │ - ldrbcc pc, [pc, #79]! @ 0x10fd5f @ │ │ │ │ - beq 0x94c414 │ │ │ │ + ldrbcc pc, [pc, #79]! @ 0x10fe5f @ │ │ │ │ + beq 0x94c514 │ │ │ │ stmdaeq r0!, {r5, r7, r8, ip, sp, lr, pc} │ │ │ │ - blx 0x25ff24 │ │ │ │ - blx 0xa8e548 │ │ │ │ - blx 0xa8d524 │ │ │ │ - b 0x12cdd48 │ │ │ │ - b 0x1291554 │ │ │ │ + blx 0x260024 │ │ │ │ + blx 0xa8e648 │ │ │ │ + blx 0xa8d624 │ │ │ │ + b 0x12cde48 │ │ │ │ + b 0x1291654 │ │ │ │ @ instruction: 0xf1a00608 │ │ │ │ sbcmi r0, r5, r0, lsr #20 │ │ │ │ @ instruction: 0xf80afa06 │ │ │ │ - b 0x125ff50 │ │ │ │ + b 0x1260050 │ │ │ │ @ instruction: 0xf1c00508 │ │ │ │ - blx 0xa91dc4 │ │ │ │ - b 0x128e968 │ │ │ │ - blx 0x211178 │ │ │ │ - b 0x11ce978 │ │ │ │ - blx 0xa10580 │ │ │ │ - b 0x11ce978 │ │ │ │ + blx 0xa91ec4 │ │ │ │ + b 0x128ea68 │ │ │ │ + blx 0x211278 │ │ │ │ + b 0x11cea78 │ │ │ │ + blx 0xa10680 │ │ │ │ + b 0x11cea78 │ │ │ │ addmi r0, r4, fp, lsl #4 │ │ │ │ andeq lr, r9, #532480 @ 0x82000 │ │ │ │ - b 0xfe21ff7c │ │ │ │ + b 0xfe22007c │ │ │ │ eormi r0, sl, ip, lsl #8 │ │ │ │ andeq lr, r9, #532480 @ 0x82000 │ │ │ │ @ instruction: 0xf8ce4034 │ │ │ │ ldmeq sl!, {r2, sp}^ │ │ │ │ streq lr, [ip], #-2692 @ 0xfffff57c │ │ │ │ @ instruction: 0xf8ce2a01 │ │ │ │ eorle r4, r8, r0 │ │ │ │ stceq 1, cr15, [r8], {14} │ │ │ │ stmdbeq r7, {r1, r2, r3, r8, r9, fp, sp, lr, pc} │ │ │ │ movwvc lr, #2509 @ 0x9cd │ │ │ │ svcmi 0x0008f851 │ │ │ │ ldrdcc pc, [r0], -ip │ │ │ │ ldrdvc pc, [r4], -ip │ │ │ │ vpmax.s8 d15, d0, d4 │ │ │ │ - blx 0x21ff08 │ │ │ │ + blx 0x220008 │ │ │ │ eorsmi pc, r2, sl, lsl #22 │ │ │ │ vst1.8 {d15-d16}, [r8 :128], r4 │ │ │ │ stmdavs fp, {r1, r3, r4, r6, lr}^ │ │ │ │ - blcs 0x34dee0 │ │ │ │ + blcs 0x34dfe0 │ │ │ │ strbmi r4, [ip, #131] @ 0x83 │ │ │ │ movweq lr, #47683 @ 0xba43 │ │ │ │ movweq lr, #19011 @ 0x4a43 │ │ │ │ movweq lr, #31363 @ 0x7a83 │ │ │ │ movweq lr, #23043 @ 0x5a03 │ │ │ │ movweq lr, #31363 @ 0x7a83 │ │ │ │ stccc 8, cr15, [r4], {76} @ 0x4c │ │ │ │ ldmib sp, {r1, r2, r3, r4, r6, r7, r8, ip, lr, pc}^ │ │ │ │ adcsmi r7, fp, #0, 6 │ │ │ │ - bl 0x4c61fc │ │ │ │ + bl 0x4c62fc │ │ │ │ strcs r0, [r0], #-519 @ 0xfffffdf9 │ │ │ │ stmia r2!, {r8, sl, sp}^ │ │ │ │ - bl 0xfe9a11ec │ │ │ │ + bl 0xfe9a12ec │ │ │ │ addsmi r0, r9, #-2147483645 @ 0x80000003 │ │ │ │ strdlt sp, [r3], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - blx 0xfec0da00 │ │ │ │ + blx 0xc0db00 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec67008 │ │ │ │ + bl 0xfec67108 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r7, r0, ror #31 │ │ │ │ ldrdgt pc, [r0], -sp @ │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ svcvs 0x0080f41c │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ andsgt pc, r0, sp, asr #17 │ │ │ │ stceq 0, cr15, [r8], {79} @ 0x4f │ │ │ │ andgt pc, r4, sp, asr #17 │ │ │ │ - ldc 15, cr11, [pc, #80] @ 0x10fe80 │ │ │ │ - vldr d7, [pc, #36] @ 0x10fe58 │ │ │ │ + ldc 15, cr11, [pc, #80] @ 0x10ff80 │ │ │ │ + vldr d7, [pc, #36] @ 0x10ff58 │ │ │ │ vstr d7, [sp, #40] @ 0x28 │ │ │ │ @ instruction: 0xf7f57b02 │ │ │ │ mullt r7, r1, pc @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd00 │ │ │ │ andhi r8, r0, r0 │ │ │ │ andhi r8, r0, r0 │ │ │ │ ... │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec6706c │ │ │ │ + bl 0xfec6716c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r7, r0, ror #31 │ │ │ │ ldrd pc, [r0], -sp @ │ │ │ │ stcvs 4, cr15, [r0], {30} │ │ │ │ - ldc 15, cr11, [pc, #32] @ 0x10fea0 │ │ │ │ + ldc 15, cr11, [pc, #32] @ 0x10ffa0 │ │ │ │ andle r7, lr, r5, lsl fp │ │ │ │ mrrcvc 6, 4, pc, r0, cr2 @ │ │ │ │ - blvc 0x64b508 │ │ │ │ + blvc 0x64b608 │ │ │ │ andgt pc, ip, r3, asr r8 @ │ │ │ │ stceq 0, cr15, [r2], {12} │ │ │ │ svceq 0x0000f1bc │ │ │ │ @ instruction: 0xf04fd003 │ │ │ │ - ldc 12, cr0, [pc, #8] @ 0x10fea8 │ │ │ │ + ldc 12, cr0, [pc, #8] @ 0x10ffa8 │ │ │ │ @ instruction: 0xf8cd7b0d │ │ │ │ @ instruction: 0xf04fc010 │ │ │ │ @ instruction: 0xf8cd0c01 │ │ │ │ @ instruction: 0xf8cde000 │ │ │ │ stc 0, cr12, [sp, #16] │ │ │ │ @ instruction: 0xf7f57b02 │ │ │ │ andlt pc, r7, r3, asr pc @ │ │ │ │ @@ -261846,93 +261912,93 @@ │ │ │ │ vabal.u8 q9, d4, d1 │ │ │ │ stccs 14, cr2, [r2, #-768] @ 0xfffffd00 │ │ │ │ rsclt fp, r5, #8, 30 │ │ │ │ svcpl 0x0080f414 │ │ │ │ streq pc, [r1, #-261] @ 0xfffffefb │ │ │ │ uqadd16mi fp, r6, r8 │ │ │ │ @ instruction: 0xf41419be │ │ │ │ - b 0x14eb124 │ │ │ │ + b 0x14eb224 │ │ │ │ strls r0, [r5, #-1477] @ 0xfffffa3b │ │ │ │ ldrbvc pc, [r0, #-1602] @ 0xfffff9be @ │ │ │ │ vmlseq.f32 s29, s28, s30 │ │ │ │ ldmdbpl sp!, {r0, r1, r9, sl, ip, pc}^ │ │ │ │ @ instruction: 0xf8cdbf08 │ │ │ │ vaddl.u8 q14, d5, d8 │ │ │ │ andle r4, fp, r0, asr #15 │ │ │ │ - beq 0x1cbf58 │ │ │ │ + beq 0x1cc058 │ │ │ │ svceq 0x0000f1ba │ │ │ │ @ instruction: 0xf44fbf0b │ │ │ │ @ instruction: 0xf04f4c00 │ │ │ │ ldrbmi r0, [r4], -r0, lsl #24 │ │ │ │ strls r2, [r2], #-1026 @ 0xfffffbfe │ │ │ │ - bleq 0x4cab64 │ │ │ │ + bleq 0x4cac64 │ │ │ │ @ instruction: 0xf8cd1f1e │ │ │ │ svcne 0x0005b010 │ │ │ │ - beq 0x4cab6c │ │ │ │ + beq 0x4cac6c │ │ │ │ strbtmi r2, [r3], r0, lsl #8 │ │ │ │ ldrtmi r9, [r9], -r4, lsl #22 │ │ │ │ andeq pc, r4, sl, lsr r8 @ │ │ │ │ andls pc, r4, r3, lsr r8 @ │ │ │ │ andeq lr, r0, fp, lsl #21 │ │ │ │ mrc2 7, 5, pc, cr4, cr5, {7} │ │ │ │ @ instruction: 0x46804639 │ │ │ │ @ instruction: 0xf7f54648 │ │ │ │ - bls 0x20fa48 │ │ │ │ + bls 0x20fb48 │ │ │ │ strmi r9, [r1], -r0, lsl #4 │ │ │ │ strbmi r9, [r0], -r2, lsl #22 │ │ │ │ svccs 0x0004f856 │ │ │ │ @ instruction: 0xf71a3404 │ │ │ │ - blls 0x28f554 │ │ │ │ + blls 0x28f454 │ │ │ │ svceq 0x0004f845 │ │ │ │ - blle 0xff960a18 │ │ │ │ + blle 0xff960b18 │ │ │ │ andcs fp, r0, r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec671c8 │ │ │ │ + bl 0xfec672c8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r7, r0, ror #31 │ │ │ │ ldrdgt pc, [r0], -sp @ │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ svcvs 0x0080f41c │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ andsgt pc, r0, sp, asr #17 │ │ │ │ stceq 0, cr15, [r8], {79} @ 0x4f │ │ │ │ andgt pc, r4, sp, asr #17 │ │ │ │ - ldc 15, cr11, [pc, #80] @ 0x110040 │ │ │ │ - vldr d7, [pc, #36] @ 0x110018 │ │ │ │ + ldc 15, cr11, [pc, #80] @ 0x110140 │ │ │ │ + vldr d7, [pc, #36] @ 0x110118 │ │ │ │ vstr d7, [sp, #40] @ 0x28 │ │ │ │ @ instruction: 0xf7f57b02 │ │ │ │ andlt pc, r7, r3, ror #30 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd00 │ │ │ │ andhi r8, r0, r0 │ │ │ │ andhi r8, r0, r0 │ │ │ │ ... │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec6722c │ │ │ │ + bl 0xfec6732c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r7, r0, ror #31 │ │ │ │ ldrd pc, [r0], -sp @ │ │ │ │ stcvs 4, cr15, [r0], {30} │ │ │ │ - ldc 15, cr11, [pc, #32] @ 0x110060 │ │ │ │ + ldc 15, cr11, [pc, #32] @ 0x110160 │ │ │ │ andle r7, lr, r5, lsl fp │ │ │ │ mrrcvc 6, 4, pc, r0, cr2 @ │ │ │ │ - blvc 0x64b6c8 │ │ │ │ + blvc 0x64b7c8 │ │ │ │ andgt pc, ip, r3, asr r8 @ │ │ │ │ stceq 0, cr15, [r2], {12} │ │ │ │ svceq 0x0000f1bc │ │ │ │ @ instruction: 0xf04fd003 │ │ │ │ - ldc 12, cr0, [pc, #8] @ 0x110068 │ │ │ │ + ldc 12, cr0, [pc, #8] @ 0x110168 │ │ │ │ @ instruction: 0xf8cd7b0d │ │ │ │ @ instruction: 0xf04fc010 │ │ │ │ @ instruction: 0xf8cd0c01 │ │ │ │ @ instruction: 0xf8cde000 │ │ │ │ stc 0, cr12, [sp, #16] │ │ │ │ @ instruction: 0xf7f57b02 │ │ │ │ andlt pc, r7, r5, lsr #30 │ │ │ │ @@ -261970,66 +262036,66 @@ │ │ │ │ stmibmi r0, {r2, r6, r7, r8, r9, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf004d00a │ │ │ │ stccs 4, cr0, [r0], {2} │ │ │ │ @ instruction: 0xf44fbf0b │ │ │ │ @ instruction: 0xf04f4800 │ │ │ │ strtmi r0, [r0], -r0, lsl #16 │ │ │ │ andls r2, r2, r2 │ │ │ │ - bl 0x161c24 │ │ │ │ + bl 0x161d24 │ │ │ │ @ instruction: 0xf04f0746 │ │ │ │ - bl 0x192124 │ │ │ │ + bl 0x192224 │ │ │ │ movwls r0, #29253 @ 0x7245 │ │ │ │ - blls 0x274940 │ │ │ │ + blls 0x274a40 │ │ │ │ strcs r4, [r0], #-1609 @ 0xfffff9b7 │ │ │ │ andeq pc, r8, r3, lsr r8 @ │ │ │ │ ldc2l 7, cr15, [r8, #980] @ 0x3d4 │ │ │ │ strmi r9, [r3], r7, lsl #22 │ │ │ │ streq lr, [r8], -r3, lsl #22 │ │ │ │ - bl 0x1f6d5c │ │ │ │ - blpl 0xf11568 │ │ │ │ + bl 0x1f6e5c │ │ │ │ + blpl 0xf11668 │ │ │ │ strcc r4, [r4], #-1609 @ 0xfffff9b7 │ │ │ │ andeq lr, r0, sl, lsl #21 │ │ │ │ stc2l 7, cr15, [sl, #980] @ 0x3d4 │ │ │ │ @ instruction: 0xf8569b03 │ │ │ │ ldrbmi r2, [r9], -r4, lsl #22 │ │ │ │ - blls 0x1b4d60 │ │ │ │ + blls 0x1b4e60 │ │ │ │ stc2 7, cr15, [sl], {26} │ │ │ │ @ instruction: 0xf8452c10 │ │ │ │ mvnle r0, r4, lsl #22 │ │ │ │ @ instruction: 0xf1089b04 │ │ │ │ @ instruction: 0x37100810 │ │ │ │ - blle 0xff7217d8 │ │ │ │ + blle 0xff7218d8 │ │ │ │ andcs fp, r0, r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff0 │ │ │ │ stccs 3, cr15, [r1], {195} @ 0xc3 │ │ │ │ @ instruction: 0xf1bcb5f0 │ │ │ │ sbcslt r0, ip, #2, 30 │ │ │ │ @ instruction: 0xf10cbf18 │ │ │ │ @ instruction: 0xf1040301 │ │ │ │ @ instruction: 0xf1020401 │ │ │ │ svclt 0x001832ff │ │ │ │ setend le │ │ │ │ - b 0x14dc9b0 │ │ │ │ + b 0x14dcab0 │ │ │ │ svclt 0x001204c4 │ │ │ │ @ instruction: 0x4627461f │ │ │ │ ldrmi r4, [r7], #-1571 @ 0xfffff9dd │ │ │ │ and r1, sl, r5, asr #28 │ │ │ │ svceq 0x0007f1bc │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ - blx 0x2c0130 │ │ │ │ + blx 0x2c0230 │ │ │ │ addsmi pc, r7, #12, 28 @ 0xc0 │ │ │ │ svc 0x0001f805 │ │ │ │ @ instruction: 0xf912d013 │ │ │ │ @ instruction: 0xf911cf01 │ │ │ │ @ instruction: 0xf1bc6f01 │ │ │ │ - ble 0xffc53de8 │ │ │ │ + ble 0xffc53ee8 │ │ │ │ svceq 0x0007f11c │ │ │ │ cdpeq 0, 0, cr15, cr7, cr15, {2} │ │ │ │ @ instruction: 0xf1ccbfa8 │ │ │ │ addsmi r0, r7, #0, 28 │ │ │ │ @ instruction: 0xfe0efa46 │ │ │ │ svc 0x0001f805 │ │ │ │ adcmi sp, r3, #-1073741766 @ 0xc000003a │ │ │ │ @@ -262046,31 +262112,31 @@ │ │ │ │ strmi r0, [r4], -r2, lsl #30 │ │ │ │ svclt 0x0018b2d8 │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ andeq pc, r1, r0, lsl #2 │ │ │ │ smlatbeq r2, r1, r1, pc @ │ │ │ │ streq pc, [r2, #-420] @ 0xfffffe5c │ │ │ │ sbceq lr, r0, pc, asr #20 │ │ │ │ - b 0x14ffeb0 │ │ │ │ + b 0x14fffb0 │ │ │ │ strbtmi r0, [r7], -ip, asr #25 │ │ │ │ strmi r4, [r4], r7, lsl #12 │ │ │ │ and r4, r9, r7, lsl r4 │ │ │ │ @ instruction: 0xf04f2b0f │ │ │ │ svclt 0x00d80e00 │ │ │ │ vseleq.f32 s30, s6, s12 │ │ │ │ @ instruction: 0xf82542ba │ │ │ │ andsle lr, r3, r2, lsl #30 │ │ │ │ - blcc 0x1ce738 │ │ │ │ + blcc 0x1ce838 │ │ │ │ svcvs 0x0002f931 │ │ │ │ - blcs 0x13cbe4 │ │ │ │ + blcs 0x13cce4 │ │ │ │ @ instruction: 0xf113daee │ │ │ │ @ instruction: 0xf04f0f0f │ │ │ │ svclt 0x00a80e0f │ │ │ │ cdpeq 1, 0, cr15, cr0, cr3, {6} │ │ │ │ - blx 0x12a0d74 │ │ │ │ + blx 0x12a0e74 │ │ │ │ @ instruction: 0xf825fe0e │ │ │ │ mvnle lr, r2, lsl #30 │ │ │ │ stmdble r8, {r5, r6, r8, sl, lr} │ │ │ │ movweq lr, #51972 @ 0xcb04 │ │ │ │ strcs r2, [r0, -r0, lsl #12] │ │ │ │ strvs lr, [r2, -r3, ror #17] │ │ │ │ addsmi r1, r0, #26624 @ 0x6800 │ │ │ │ @@ -262082,102 +262148,102 @@ │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ svceq 0x0002f1bc │ │ │ │ sbcslt r4, r8, #5242880 @ 0x500000 │ │ │ │ @ instruction: 0xf10cbf18 │ │ │ │ @ instruction: 0xf1000c01 │ │ │ │ cps #1 │ │ │ │ @ instruction: 0xf10132ff │ │ │ │ - b 0x14dcad8 │ │ │ │ + b 0x14dcbd8 │ │ │ │ svclt 0x001900c0 │ │ │ │ vstmiaeq ip, {s29-s107} │ │ │ │ strmi r4, [r7], -r7, ror #12 │ │ │ │ ldrmi r4, [r7], #-1668 @ 0xfffff97c │ │ │ │ and r1, sl, ip, ror #28 │ │ │ │ svceq 0x0007f1be │ │ │ │ - blx 0x2c0258 │ │ │ │ + blx 0x2c0358 │ │ │ │ stcle 3, cr15, [r0, #-12] │ │ │ │ adcsmi r2, sl, #0, 6 │ │ │ │ svccc 0x0001f804 │ │ │ │ @ instruction: 0xf812d015 │ │ │ │ @ instruction: 0xf8113f01 │ │ │ │ - blx 0x14ebf14 │ │ │ │ + blx 0x14ec014 │ │ │ │ @ instruction: 0xf1befe83 │ │ │ │ - ble 0xffbd3f18 │ │ │ │ + ble 0xffbd4018 │ │ │ │ stmdaeq r0, {r1, r2, r3, r6, r7, r8, ip, sp, lr, pc} │ │ │ │ svceq 0x0007f11e │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - blx 0x12c01c8 │ │ │ │ + blx 0x12c02c8 │ │ │ │ adcsmi pc, sl, #8, 6 @ 0x20000000 │ │ │ │ svccc 0x0001f804 │ │ │ │ strmi sp, [r4, #489] @ 0x1e9 │ │ │ │ - bl 0x284b58 │ │ │ │ + bl 0x284c58 │ │ │ │ strcs r0, [r0], -ip, lsl #6 │ │ │ │ stmia r3!, {r8, r9, sl, sp}^ │ │ │ │ - blne 0x17a9f4c │ │ │ │ + blne 0x17aa04c │ │ │ │ ldmle sl!, {r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ stccs 3, cr15, [r1], {195} @ 0xc3 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ svceq 0x0002f1bc │ │ │ │ sbcslt r4, r8, #5242880 @ 0x500000 │ │ │ │ @ instruction: 0xf10cbf18 │ │ │ │ @ instruction: 0xf1000c01 │ │ │ │ @ instruction: 0xf1a10001 │ │ │ │ @ instruction: 0xf1a50102 │ │ │ │ - b 0x14d1384 │ │ │ │ + b 0x14d1484 │ │ │ │ svclt 0x001900c0 │ │ │ │ vstmiaeq ip, {s29-s107} │ │ │ │ strmi r4, [r7], -r7, ror #12 │ │ │ │ ldrmi r4, [r7], #-1668 @ 0xfffff97c │ │ │ │ - blcs 0x5083b8 │ │ │ │ - blx 0x2c02f4 │ │ │ │ + blcs 0x5084b8 │ │ │ │ + blx 0x2c03f4 │ │ │ │ stcle 14, cr15, [r1, #-12] │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf82442ba │ │ │ │ andsle lr, r2, r2, lsl #30 │ │ │ │ - blcc 0x1ce470 │ │ │ │ + blcc 0x1ce570 │ │ │ │ svcvs 0x0002f831 │ │ │ │ - blcs 0x13cd1c │ │ │ │ + blcs 0x13ce1c │ │ │ │ @ instruction: 0xf1c3daed │ │ │ │ movwcc r0, #63488 @ 0xf800 │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ - blx 0x12c0260 │ │ │ │ + blx 0x12c0360 │ │ │ │ adcsmi pc, sl, #8, 28 @ 0x80 │ │ │ │ svc 0x0002f824 │ │ │ │ strmi sp, [r4, #492] @ 0x1ec │ │ │ │ - bl 0x284bf0 │ │ │ │ + bl 0x284cf0 │ │ │ │ strcs r0, [r0], -ip, lsl #6 │ │ │ │ stmia r3!, {r8, r9, sl, sp}^ │ │ │ │ - blne 0x17a9fe4 │ │ │ │ + blne 0x17aa0e4 │ │ │ │ ldmle sl!, {r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strcs pc, [r1], #-963 @ 0xfffffc3d │ │ │ │ stccs 2, cr11, [r2], {223} @ 0xdf │ │ │ │ streq pc, [r1, -r7, lsl #2] │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ - b 0x14e1e18 │ │ │ │ + b 0x14e1f18 │ │ │ │ strmi r0, [sp], -r7, asr #15 │ │ │ │ rsceq fp, r4, r5, lsl pc │ │ │ │ @ instruction: 0x46a246ba │ │ │ │ @ instruction: 0xf1a2463c │ │ │ │ strmi r0, [sl], #1544 @ 0x608 │ │ │ │ stmdaeq r8, {r5, r7, r8, ip, sp, lr, pc} │ │ │ │ strdeq lr, [r2, -r5] │ │ │ │ movwcs lr, #10742 @ 0x29f6 │ │ │ │ - blx 0x4c5c6 │ │ │ │ + blx 0x4c6c6 │ │ │ │ stmib r8!, {r0, r2, r4, r6, r8, sl, lr}^ │ │ │ │ mvnsle r0, r2, lsl #2 │ │ │ │ stmdble r9, {r0, r1, r2, r5, r7, r9, lr} │ │ │ │ movweq lr, #19209 @ 0x4b09 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r3, r8, lr │ │ │ │ andeq lr, r9, #166912 @ 0x28c00 │ │ │ │ @@ -262200,52 +262266,52 @@ │ │ │ │ svclt 0x00164c29 │ │ │ │ strbmi r0, [r0], -sp, ror #1 │ │ │ │ addlt r4, r8, r8, lsr #12 │ │ │ │ strls r6, [r7], #-2084 @ 0xfffff7dc │ │ │ │ streq pc, [r0], #-79 @ 0xffffffb1 │ │ │ │ strtcs lr, [r3], #2639 @ 0xa4f │ │ │ │ rsceq lr, r0, pc, asr #20 │ │ │ │ - beq 0x54c8b8 │ │ │ │ + beq 0x54c9b8 │ │ │ │ rscscc pc, pc, r0, lsl #2 │ │ │ │ strbmi fp, [r5], -r8, lsl #30 │ │ │ │ andeq pc, r1, r0, lsr #32 │ │ │ │ streq pc, [r8], -r9, lsl #2 │ │ │ │ rsceq r4, r4, r0, lsr #8 │ │ │ │ strmi r1, [ip], #-2327 @ 0xfffff6e9 │ │ │ │ - beq 0xff14b0f8 │ │ │ │ + beq 0xff14b1f8 │ │ │ │ stmdage r2, {r0, r3, r4, r5, r9, sl, lr} │ │ │ │ movwcs lr, #18676 @ 0x48f4 │ │ │ │ ldc 7, cr3, [r1, #64] @ 0x40 │ │ │ │ vstr d7, [sp] │ │ │ │ @ instruction: 0xf0637b00 │ │ │ │ ldrbmi pc, [r4, #-3345] @ 0xfffff2ef @ │ │ │ │ ldrdeq lr, [r2, -sp] │ │ │ │ tsteq r2, r6, asr #18 │ │ │ │ movwcs lr, #18909 @ 0x49dd │ │ │ │ movwcs lr, #18662 @ 0x48e6 │ │ │ │ strmi sp, [r8, #490]! @ 0x1ea │ │ │ │ - bl 0x386924 │ │ │ │ + bl 0x386a24 │ │ │ │ andcs r0, r0, r5, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - bl 0xfe9d0914 │ │ │ │ + bl 0xfe9d0a14 │ │ │ │ ldrmi r0, [r0, #521] @ 0x209 │ │ │ │ - blmi 0x3c68f8 │ │ │ │ - blls 0x2ea580 │ │ │ │ + blmi 0x3c69f8 │ │ │ │ + blls 0x2ea680 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r8 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1a987f0 │ │ │ │ svclt 0x0000fb4b │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec67748 │ │ │ │ + bl 0xfec67848 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [r4], -r8, ror #31 │ │ │ │ pkhbtmi r1, lr, r8, lsl #5 │ │ │ │ sbceq fp, r1, r2, lsl #1 │ │ │ │ @ instruction: 0x0c01eb02 │ │ │ │ streq lr, [r1, #-2830] @ 0xfffff4f2 │ │ │ │ @ instruction: 0xf8529301 │ │ │ │ @@ -262268,203 +262334,203 @@ │ │ │ │ andlt r0, r2, r0, lsl r0 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ svclt 0x008ef1dc │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ - blx 0x18fda04 │ │ │ │ + blx 0x18fdb04 │ │ │ │ vmull.p8 , d18, d2 │ │ │ │ - bcs 0x198dd0 │ │ │ │ + bcs 0x198ed0 │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ andcc fp, r1, #24, 30 @ 0x60 │ │ │ │ mvnscc pc, r1, lsl #2 │ │ │ │ @ instruction: 0x0eceea4f │ │ │ │ - ldclcc 1, cr15, [pc] @ 0x1105e0 │ │ │ │ + ldclcc 1, cr15, [pc] @ 0x1106e0 │ │ │ │ sbcseq fp, r2, r5, lsl pc │ │ │ │ @ instruction: 0x46144674 │ │ │ │ strmi r4, [ip], #-1650 @ 0xfffff98e │ │ │ │ svccc 0x0001f911 │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ - b 0x14e107c │ │ │ │ + b 0x14e117c │ │ │ │ @ instruction: 0xf1c31353 │ │ │ │ @ instruction: 0xf80c0300 │ │ │ │ mvnsle r3, r1, lsl #30 │ │ │ │ stmdble r7, {r1, r2, r4, r7, r8, sl, lr} │ │ │ │ - ldc 8, cr1, [pc, #524] @ 0x110818 │ │ │ │ + ldc 8, cr1, [pc, #524] @ 0x110918 │ │ │ │ vstmia r3!, {d7-d10} │ │ │ │ - bne 0x7af21c │ │ │ │ + bne 0x7af31c │ │ │ │ ldmle sl!, {r1, r2, r4, r7, r8, sl, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ - blx 0x18fda78 │ │ │ │ + blx 0x18fdb78 │ │ │ │ vmull.p8 , d18, d2 │ │ │ │ - bcs 0x198e44 │ │ │ │ + bcs 0x198f44 │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ mrrcne 15, 1, fp, r3, cr8 │ │ │ │ mvnscc pc, r1, lsl #2 │ │ │ │ @ instruction: 0x0eceea4f │ │ │ │ - ldclcc 1, cr15, [pc] @ 0x110654 │ │ │ │ + ldclcc 1, cr15, [pc] @ 0x110754 │ │ │ │ sbcseq fp, fp, r5, lsl pc │ │ │ │ @ instruction: 0x461c4674 │ │ │ │ strmi r4, [ip], #-1651 @ 0xfffff98d │ │ │ │ svccs 0x0001f811 │ │ │ │ vhsub.u8 d20, d18, d17 │ │ │ │ @ instruction: 0xf80c12c0 │ │ │ │ mvnsle r2, r1, lsl #30 │ │ │ │ stmdble r7, {r1, r2, r3, r4, r7, r8, sl, lr} │ │ │ │ - ldc 4, cr4, [pc, #12] @ 0x110684 │ │ │ │ + ldc 4, cr4, [pc, #12] @ 0x110784 │ │ │ │ fstmiax r3!, {d7-d9} @ Deprecated │ │ │ │ - bne 0x7af288 │ │ │ │ + bne 0x7af388 │ │ │ │ ldmle sl!, {r1, r2, r4, r7, r8, sl, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ ... │ │ │ │ - blx 0x18fdae0 │ │ │ │ + blx 0x18fdbe0 │ │ │ │ vmull.p8 , d18, d2 │ │ │ │ - bcs 0x198eac │ │ │ │ + bcs 0x198fac │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ mrrcne 15, 1, fp, r3, cr8 │ │ │ │ mvnscc pc, r1, lsl #2 │ │ │ │ @ instruction: 0x0eceea4f │ │ │ │ - ldclcc 1, cr15, [pc] @ 0x1106bc │ │ │ │ + ldclcc 1, cr15, [pc] @ 0x1107bc │ │ │ │ sbcseq fp, fp, r5, lsl pc │ │ │ │ @ instruction: 0x461c4674 │ │ │ │ strmi r4, [ip], #-1651 @ 0xfffff98d │ │ │ │ svccs 0x0001f911 │ │ │ │ @ instruction: 0xf04f2a00 │ │ │ │ svclt 0x00c832ff │ │ │ │ adcmi r2, r1, #0, 4 │ │ │ │ svccs 0x0001f80c │ │ │ │ ldrmi sp, [lr, #500] @ 0x1f4 │ │ │ │ strmi sp, [r3], #-2311 @ 0xfffff6f9 │ │ │ │ - blvc 0x30bd64 │ │ │ │ - blvc 0x1cb978 │ │ │ │ + blvc 0x30be64 │ │ │ │ + blvc 0x1cba78 │ │ │ │ ldrmi r1, [r6, #2586] @ 0xa1a │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ - blx 0x18fdb50 │ │ │ │ + blx 0x18fdc50 │ │ │ │ vmull.p8 , d18, d2 │ │ │ │ - bcs 0x198f1c │ │ │ │ + bcs 0x19901c │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ mrrcne 15, 1, fp, r3, cr8 │ │ │ │ mvnscc pc, r1, lsl #2 │ │ │ │ @ instruction: 0x0eceea4f │ │ │ │ - ldclcc 1, cr15, [pc] @ 0x11072c │ │ │ │ + ldclcc 1, cr15, [pc] @ 0x11082c │ │ │ │ sbcseq fp, fp, r5, lsl pc │ │ │ │ @ instruction: 0x461c4674 │ │ │ │ strmi r4, [ip], #-1651 @ 0xfffff98d │ │ │ │ svccs 0x0001f911 │ │ │ │ @ instruction: 0xf04f2a00 │ │ │ │ svclt 0x00d832ff │ │ │ │ adcmi r2, r1, #0, 4 │ │ │ │ svccs 0x0001f80c │ │ │ │ ldrmi sp, [lr, #500] @ 0x1f4 │ │ │ │ strmi sp, [r3], #-2311 @ 0xfffff6f9 │ │ │ │ - blvc 0x30bdd4 │ │ │ │ - blvc 0x1cb9e8 │ │ │ │ + blvc 0x30bed4 │ │ │ │ + blvc 0x1cbae8 │ │ │ │ ldrmi r1, [r6, #2586] @ 0xa1a │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ - blx 0x18fdbc0 │ │ │ │ + blx 0x18fdcc0 │ │ │ │ vmull.p8 , d18, d2 │ │ │ │ - bcs 0x198f8c │ │ │ │ + bcs 0x19908c │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ andcc fp, r1, #24, 30 @ 0x60 │ │ │ │ mvnscc pc, r1, lsl #2 │ │ │ │ @ instruction: 0x0eceea4f │ │ │ │ - ldclcc 1, cr15, [pc] @ 0x11079c │ │ │ │ + ldclcc 1, cr15, [pc] @ 0x11089c │ │ │ │ sbcseq fp, r2, r5, lsl pc │ │ │ │ @ instruction: 0x46144674 │ │ │ │ strmi r4, [ip], #-1650 @ 0xfffff98e │ │ │ │ svccc 0x0001f811 │ │ │ │ mvnseq pc, #131 @ 0x83 │ │ │ │ vhsub.u8 d20, d19, d17 │ │ │ │ @ instruction: 0xf80c13c0 │ │ │ │ mvnsle r3, r1, lsl #30 │ │ │ │ stmdble r7, {r1, r2, r4, r7, r8, sl, lr} │ │ │ │ - ldc 8, cr1, [pc, #524] @ 0x1109d0 │ │ │ │ + ldc 8, cr1, [pc, #524] @ 0x110ad0 │ │ │ │ vstmia r3!, {d7-d10} │ │ │ │ - bne 0x7af3d4 │ │ │ │ + bne 0x7af4d4 │ │ │ │ ldmle sl!, {r1, r2, r4, r7, r8, sl, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ - blx 0x18fdc30 │ │ │ │ + blx 0x18fdd30 │ │ │ │ vmull.p8 , d18, d2 │ │ │ │ - bcs 0x198ffc │ │ │ │ + bcs 0x1990fc │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ andcc fp, r1, #24, 30 @ 0x60 │ │ │ │ stceq 1, cr15, [r2], {160} @ 0xa0 │ │ │ │ @ instruction: 0x0eceea4f │ │ │ │ sbcseq fp, r2, r5, lsl pc │ │ │ │ @ instruction: 0x46144674 │ │ │ │ stccc 6, cr4, [r2], {114} @ 0x72 │ │ │ │ stmdbcc r2, {r2, r3, sl, lr} │ │ │ │ svccc 0x0002f931 │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ - b 0x14e12a8 │ │ │ │ + b 0x14e13a8 │ │ │ │ @ instruction: 0xf1c31353 │ │ │ │ @ instruction: 0xf82c0300 │ │ │ │ mvnsle r3, r2, lsl #30 │ │ │ │ stmdble r7, {r1, r2, r4, r7, r8, sl, lr} │ │ │ │ - ldc 8, cr1, [pc, #524] @ 0x110a44 │ │ │ │ + ldc 8, cr1, [pc, #524] @ 0x110b44 │ │ │ │ fstmiax r3!, {d7-d9} @ Deprecated │ │ │ │ - bne 0x7af448 │ │ │ │ + bne 0x7af548 │ │ │ │ ldmle sl!, {r1, r2, r4, r7, r8, sl, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ ... │ │ │ │ - blx 0x18fdca0 │ │ │ │ + blx 0x18fdda0 │ │ │ │ vmull.p8 , d18, d2 │ │ │ │ - bcs 0x19906c │ │ │ │ + bcs 0x19916c │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ mrrcne 15, 1, fp, r3, cr8 │ │ │ │ stceq 1, cr15, [r2], {160} @ 0xa0 │ │ │ │ @ instruction: 0x0eceea4f │ │ │ │ sbcseq fp, fp, r5, lsl pc │ │ │ │ @ instruction: 0x461c4674 │ │ │ │ stccc 6, cr4, [r2], {115} @ 0x73 │ │ │ │ stmdbcc r2, {r2, r3, sl, lr} │ │ │ │ svccs 0x0002f831 │ │ │ │ vhsub.u8 d20, d18, d17 │ │ │ │ @ instruction: 0xf82c32c0 │ │ │ │ mvnsle r2, r2, lsl #30 │ │ │ │ stmdble r7, {r1, r2, r3, r4, r7, r8, sl, lr} │ │ │ │ - ldc 4, cr4, [pc, #12] @ 0x1108ac │ │ │ │ + ldc 4, cr4, [pc, #12] @ 0x1109ac │ │ │ │ fstmiax r3!, {d7-d9} @ Deprecated │ │ │ │ - bne 0x7af4b0 │ │ │ │ + bne 0x7af5b0 │ │ │ │ ldmle sl!, {r1, r2, r4, r7, r8, sl, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ ... │ │ │ │ - blx 0x18fdd08 │ │ │ │ + blx 0x18fde08 │ │ │ │ vmull.p8 , d18, d2 │ │ │ │ - bcs 0x1990d4 │ │ │ │ + bcs 0x1991d4 │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ mrrcne 15, 1, fp, r3, cr8 │ │ │ │ stceq 1, cr15, [r2], {160} @ 0xa0 │ │ │ │ @ instruction: 0x0eceea4f │ │ │ │ sbcseq fp, fp, r5, lsl pc │ │ │ │ @ instruction: 0x461c4674 │ │ │ │ stccc 6, cr4, [r2], {115} @ 0x73 │ │ │ │ @@ -262472,26 +262538,26 @@ │ │ │ │ svccs 0x0002f931 │ │ │ │ @ instruction: 0xf04f2a00 │ │ │ │ svclt 0x00c832ff │ │ │ │ adcmi r2, r1, #0, 4 │ │ │ │ svccs 0x0002f82c │ │ │ │ ldrmi sp, [lr, #500] @ 0x1f4 │ │ │ │ strmi sp, [r3], #-2311 @ 0xfffff6f9 │ │ │ │ - blvc 0x30bf8c │ │ │ │ - blvc 0x1cbba0 │ │ │ │ + blvc 0x30c08c │ │ │ │ + blvc 0x1cbca0 │ │ │ │ ldrmi r1, [r6, #2586] @ 0xa1a │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ - blx 0x18fdd78 │ │ │ │ + blx 0x18fde78 │ │ │ │ vmull.p8 , d18, d2 │ │ │ │ - bcs 0x199144 │ │ │ │ + bcs 0x199244 │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ mrrcne 15, 1, fp, r3, cr8 │ │ │ │ stceq 1, cr15, [r2], {160} @ 0xa0 │ │ │ │ @ instruction: 0x0eceea4f │ │ │ │ sbcseq fp, fp, r5, lsl pc │ │ │ │ @ instruction: 0x461c4674 │ │ │ │ stccc 6, cr4, [r2], {115} @ 0x73 │ │ │ │ @@ -262499,42 +262565,42 @@ │ │ │ │ svccs 0x0002f931 │ │ │ │ @ instruction: 0xf04f2a00 │ │ │ │ svclt 0x00d832ff │ │ │ │ adcmi r2, r1, #0, 4 │ │ │ │ svccs 0x0002f82c │ │ │ │ ldrmi sp, [lr, #500] @ 0x1f4 │ │ │ │ strmi sp, [r3], #-2311 @ 0xfffff6f9 │ │ │ │ - blvc 0x30bffc │ │ │ │ - blvc 0x1cbc10 │ │ │ │ + blvc 0x30c0fc │ │ │ │ + blvc 0x1cbd10 │ │ │ │ ldrmi r1, [r6, #2586] @ 0xa1a │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ - blx 0x18fdde8 │ │ │ │ + blx 0x18fdee8 │ │ │ │ vmull.p8 , d18, d2 │ │ │ │ - bcs 0x1991b4 │ │ │ │ + bcs 0x1992b4 │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ andcc fp, r1, #24, 30 @ 0x60 │ │ │ │ stceq 1, cr15, [r2], {160} @ 0xa0 │ │ │ │ @ instruction: 0x0eceea4f │ │ │ │ sbcseq fp, r2, r5, lsl pc │ │ │ │ @ instruction: 0x46144674 │ │ │ │ stccc 6, cr4, [r2], {114} @ 0x72 │ │ │ │ stmdbcc r2, {r2, r3, sl, lr} │ │ │ │ svccc 0x0002f831 │ │ │ │ adcmi r4, r1, #1811939331 @ 0x6c000003 │ │ │ │ biccc pc, r0, #201326593 @ 0xc000001 │ │ │ │ svccc 0x0002f82c │ │ │ │ ldrmi sp, [r6, #502] @ 0x1f6 │ │ │ │ stmne r3, {r0, r1, r2, r8, fp, ip, lr, pc} │ │ │ │ - blvc 0x2cc068 │ │ │ │ - blvc 0x1cbc7c │ │ │ │ + blvc 0x2cc168 │ │ │ │ + blvc 0x1cbd7c │ │ │ │ ldrmi r1, [r6, #2586] @ 0xa1a │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ ... │ │ │ │ stccs 3, cr15, [r1], {195} @ 0xc3 │ │ │ │ @@ -262546,23 +262612,23 @@ │ │ │ │ strbeq lr, [r5, #2639] @ 0xa4f │ │ │ │ mvnscc pc, r1, lsl #2 │ │ │ │ sbcseq fp, fp, r4, lsl pc │ │ │ │ cdpne 6, 5, cr4, cr0, cr11, {1} │ │ │ │ stmiane pc, {r1, r2, r5, r6, r9, sl, fp, ip}^ @ │ │ │ │ svcgt 0x0001f911 │ │ │ │ svc 0x0001f910 │ │ │ │ - bl 0xfec221dc │ │ │ │ + bl 0xfec222dc │ │ │ │ svclt 0x00c8020e │ │ │ │ andeq lr, ip, #178176 @ 0x2b800 │ │ │ │ @ instruction: 0xf80642b9 │ │ │ │ mvnsle r2, r1, lsl #30 │ │ │ │ stmdble r7, {r0, r2, r3, r4, r7, r9, lr} │ │ │ │ andcs r4, r0, r3, lsr #8 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - blne 0x790e6c │ │ │ │ + blne 0x790f6c │ │ │ │ ldmle sl!, {r0, r2, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bdf0 │ │ │ │ stccs 3, cr15, [r1], {195} @ 0xc3 │ │ │ │ sbcslt fp, sp, #240, 10 @ 0x3c000000 │ │ │ │ @@ -262574,15 +262640,15 @@ │ │ │ │ andeq pc, r2, r2, lsr #3 │ │ │ │ sbcseq fp, fp, r4, lsl pc │ │ │ │ cdpne 6, 10, cr4, cr6, cr11, {1} │ │ │ │ @ instruction: 0xf93118cf │ │ │ │ @ instruction: 0xf930cb02 │ │ │ │ strbmi lr, [r6, #3842]! @ 0xf02 │ │ │ │ andeq lr, lr, #172, 22 @ 0x2b000 │ │ │ │ - bl 0xfecc09d4 │ │ │ │ + bl 0xfecc0ad4 │ │ │ │ adcsmi r0, r9, #12, 4 @ 0xc0000000 │ │ │ │ svccs 0x0002f826 │ │ │ │ addsmi sp, sp, #1073741884 @ 0x4000003c │ │ │ │ strtmi sp, [r3], #-2311 @ 0xfffff6f9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r3, r8, lr │ │ │ │ addsmi r1, r5, #26624 @ 0x6800 │ │ │ │ @@ -262597,17 +262663,17 @@ │ │ │ │ @ instruction: 0xf10cbf18 │ │ │ │ strmi r0, [r4], -r1, lsl #6 │ │ │ │ strbeq lr, [r5, #2639] @ 0xa4f │ │ │ │ svclt 0x0014468c │ │ │ │ @ instruction: 0x462b00db │ │ │ │ cdpeq 1, 0, cr15, cr4, cr2, {5} │ │ │ │ stmiane pc, {r1, r2, r8, r9, sl, fp, ip}^ @ │ │ │ │ - blcs 0x24ec80 │ │ │ │ + blcs 0x24ed80 │ │ │ │ svcne 0x0004f85e │ │ │ │ - bl 0xfe9a155c │ │ │ │ + bl 0xfe9a165c │ │ │ │ svclt 0x00c80001 │ │ │ │ ldrmi r1, [ip, #2696]! @ 0xa88 │ │ │ │ svceq 0x0004f846 │ │ │ │ addsmi sp, sp, #-2147483588 @ 0x8000003c │ │ │ │ strtmi sp, [r3], #-2311 @ 0xfffff6f9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r3, r8, lr │ │ │ │ @@ -262618,39 +262684,39 @@ │ │ │ │ ldcllt 12, cr0, [r0] │ │ │ │ stccs 3, cr15, [r1], {195} @ 0xc3 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ @ instruction: 0xf1bcb2df │ │ │ │ @ instruction: 0xf1070f02 │ │ │ │ svclt 0x00180701 │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ - b 0x14e2378 │ │ │ │ + b 0x14e2478 │ │ │ │ @ instruction: 0xf1a207c7 │ │ │ │ svclt 0x00140e08 │ │ │ │ vstmiaeq ip, {s29-s107} │ │ │ │ @ instruction: 0xf1a046bc │ │ │ │ - bl 0x151b98 │ │ │ │ + bl 0x151c98 │ │ │ │ and r0, r7, ip, lsl #16 │ │ │ │ @ instruction: 0xf8441ac3 │ │ │ │ - bl 0x1aa07a4 │ │ │ │ + bl 0x1aa08a4 │ │ │ │ strbmi r0, [r1, #-514] @ 0xfffffdfe │ │ │ │ andsle r6, r2, r2, rrx │ │ │ │ svceq 0x0008f85e │ │ │ │ andcc lr, r0, #3424256 @ 0x344000 │ │ │ │ @ instruction: 0xf8de3108 │ │ │ │ addmi r6, r3, #4 │ │ │ │ stmdbeq r6, {r1, r4, r5, r6, r8, r9, fp, sp, lr, pc} │ │ │ │ - bne 0x807b54 │ │ │ │ + bne 0x807c54 │ │ │ │ svccc 0x0008f844 │ │ │ │ andeq lr, r6, #100352 @ 0x18800 │ │ │ │ rsbvs r4, r2, r1, asr #10 │ │ │ │ strbmi sp, [r7, #-492]! @ 0xfffffe14 │ │ │ │ - bl 0x286fd8 │ │ │ │ + bl 0x2870d8 │ │ │ │ andcs r0, r0, ip, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - blne 0x1790fcc │ │ │ │ + blne 0x17910cc │ │ │ │ ldmle sl!, {r0, r1, r2, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ stccs 3, cr15, [r1], {195} @ 0xc3 │ │ │ │ sbcslt fp, sp, #240, 10 @ 0x3c000000 │ │ │ │ @@ -262661,23 +262727,23 @@ │ │ │ │ strbeq lr, [r5, #2639] @ 0xa4f │ │ │ │ mvnscc pc, r1, lsl #2 │ │ │ │ sbcseq fp, fp, r4, lsl pc │ │ │ │ cdpne 6, 5, cr4, cr0, cr11, {1} │ │ │ │ stmiane pc, {r1, r2, r5, r6, r9, sl, fp, ip}^ @ │ │ │ │ svcgt 0x0001f811 │ │ │ │ svc 0x0001f810 │ │ │ │ - bl 0xfec223a8 │ │ │ │ + bl 0xfec224a8 │ │ │ │ svclt 0x0088020e │ │ │ │ andeq lr, ip, #178176 @ 0x2b800 │ │ │ │ @ instruction: 0xf80642b9 │ │ │ │ mvnsle r2, r1, lsl #30 │ │ │ │ stmdble r7, {r0, r2, r3, r4, r7, r9, lr} │ │ │ │ andcs r4, r0, r3, lsr #8 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - blne 0x791038 │ │ │ │ + blne 0x791138 │ │ │ │ ldmle sl!, {r0, r2, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bdf0 │ │ │ │ stccs 3, cr15, [r1], {195} @ 0xc3 │ │ │ │ sbcslt fp, sp, #240, 10 @ 0x3c000000 │ │ │ │ @@ -262689,15 +262755,15 @@ │ │ │ │ andeq pc, r2, r2, lsr #3 │ │ │ │ sbcseq fp, fp, r4, lsl pc │ │ │ │ cdpne 6, 10, cr4, cr6, cr11, {1} │ │ │ │ @ instruction: 0xf83118cf │ │ │ │ @ instruction: 0xf830cb02 │ │ │ │ strbmi lr, [r6, #3842]! @ 0xf02 │ │ │ │ andeq lr, lr, #172, 22 @ 0x2b000 │ │ │ │ - bl 0xfecc0aa0 │ │ │ │ + bl 0xfecc0ba0 │ │ │ │ adcsmi r0, r9, #12, 4 @ 0xc0000000 │ │ │ │ svccs 0x0002f826 │ │ │ │ addsmi sp, sp, #1073741884 @ 0x4000003c │ │ │ │ strtmi sp, [r3], #-2311 @ 0xfffff6f9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r3, r8, lr │ │ │ │ addsmi r1, r5, #26624 @ 0x6800 │ │ │ │ @@ -262712,17 +262778,17 @@ │ │ │ │ @ instruction: 0xf10cbf18 │ │ │ │ strmi r0, [r4], -r1, lsl #6 │ │ │ │ strbeq lr, [r5, #2639] @ 0xa4f │ │ │ │ svclt 0x0014468c │ │ │ │ @ instruction: 0x462b00db │ │ │ │ cdpeq 1, 0, cr15, cr4, cr2, {5} │ │ │ │ stmiane pc, {r1, r2, r8, r9, sl, fp, ip}^ @ │ │ │ │ - blcs 0x24ee4c │ │ │ │ + blcs 0x24ef4c │ │ │ │ svcne 0x0004f85e │ │ │ │ - bl 0xfe9a1728 │ │ │ │ + bl 0xfe9a1828 │ │ │ │ svclt 0x00880001 │ │ │ │ ldrmi r1, [ip, #2696]! @ 0xa88 │ │ │ │ svceq 0x0004f846 │ │ │ │ addsmi sp, sp, #-2147483588 @ 0x8000003c │ │ │ │ strtmi sp, [r3], #-2311 @ 0xfffff6f9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r3, r8, lr │ │ │ │ @@ -262733,124 +262799,124 @@ │ │ │ │ ldcllt 12, cr0, [r0] │ │ │ │ stccs 3, cr15, [r1], {195} @ 0xc3 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ @ instruction: 0xf1bcb2df │ │ │ │ @ instruction: 0xf1070f02 │ │ │ │ svclt 0x00180701 │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ - b 0x14e2544 │ │ │ │ + b 0x14e2644 │ │ │ │ @ instruction: 0xf1a207c7 │ │ │ │ svclt 0x00140e08 │ │ │ │ vstmiaeq ip, {s29-s107} │ │ │ │ @ instruction: 0xf1a046bc │ │ │ │ - bl 0x151d64 │ │ │ │ + bl 0x151e64 │ │ │ │ and r0, r7, ip, lsl #16 │ │ │ │ @ instruction: 0xf8441ac3 │ │ │ │ - bl 0x1aa0970 │ │ │ │ + bl 0x1aa0a70 │ │ │ │ strbmi r0, [r1, #-514] @ 0xfffffdfe │ │ │ │ andsle r6, r2, r2, rrx │ │ │ │ svceq 0x0008f85e │ │ │ │ andcc lr, r0, #3424256 @ 0x344000 │ │ │ │ @ instruction: 0xf8de3108 │ │ │ │ addmi r6, r3, #4 │ │ │ │ stmdbeq r6, {r1, r4, r5, r6, r8, r9, fp, sp, lr, pc} │ │ │ │ - bne 0x805d20 │ │ │ │ + bne 0x805e20 │ │ │ │ svccc 0x0008f844 │ │ │ │ andeq lr, r6, #100352 @ 0x18800 │ │ │ │ rsbvs r4, r2, r1, asr #10 │ │ │ │ strbmi sp, [r7, #-492]! @ 0xfffffe14 │ │ │ │ - bl 0x2871a4 │ │ │ │ + bl 0x2872a4 │ │ │ │ andcs r0, r0, ip, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - blne 0x1791198 │ │ │ │ + blne 0x1791298 │ │ │ │ ldmle sl!, {r0, r1, r2, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ cdpcs 3, 0, cr15, cr1, cr3, {6} │ │ │ │ @ instruction: 0xf1beb2de │ │ │ │ @ instruction: 0xf1060f02 │ │ │ │ svclt 0x00180601 │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ - b 0x14e25d0 │ │ │ │ + b 0x14e26d0 │ │ │ │ @ instruction: 0xf10406c6 │ │ │ │ svclt 0x00143cff │ │ │ │ @ instruction: 0x0eceea4f │ │ │ │ mcrne 6, 2, r4, cr13, cr6, {5} │ │ │ │ - bl 0x418714 │ │ │ │ + bl 0x418814 │ │ │ │ @ instruction: 0xf915080e │ │ │ │ @ instruction: 0xf9102f01 │ │ │ │ @ instruction: 0xf91c1f01 │ │ │ │ addmi r7, sl, #1, 30 │ │ │ │ movweq lr, #7074 @ 0x1ba2 │ │ │ │ - bne 0xfe400ccc │ │ │ │ + bne 0xfe400dcc │ │ │ │ ldrtmi r4, [fp], #-1476 @ 0xfffffa3c │ │ │ │ andcc pc, r0, ip, lsl #17 │ │ │ │ ldrbmi sp, [r6, #-495]! @ 0xfffffe11 │ │ │ │ - bl 0x24721c │ │ │ │ + bl 0x24731c │ │ │ │ andcs r0, r0, lr, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - blne 0x791210 │ │ │ │ + blne 0x791310 │ │ │ │ ldmle sl!, {r1, r2, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ vsli.64 , q8, #3 │ │ │ │ sbcslt r2, ip, #1048576 @ 0x100000 │ │ │ │ @ instruction: 0xf1042e02 │ │ │ │ svclt 0x00180401 │ │ │ │ @ instruction: 0xf1a13601 │ │ │ │ - b 0x14d123c │ │ │ │ + b 0x14d133c │ │ │ │ @ instruction: 0xf1a204c4 │ │ │ │ svclt 0x00140202 │ │ │ │ @ instruction: 0x462600f6 │ │ │ │ @ instruction: 0xf9311987 │ │ │ │ @ instruction: 0xf932cf02 │ │ │ │ @ instruction: 0xf930ef02 │ │ │ │ ldrbmi r5, [r4, #2818]! @ 0xb02 │ │ │ │ movweq lr, #60332 @ 0xebac │ │ │ │ - bl 0xfecc0d38 │ │ │ │ + bl 0xfecc0e38 │ │ │ │ adcsmi r0, r8, #12, 6 @ 0x30000000 │ │ │ │ @ instruction: 0xf820442b │ │ │ │ mvnle r3, r2, lsl #24 │ │ │ │ stmdble r7, {r2, r4, r5, r7, r9, lr} │ │ │ │ - blvc 0x34c4e8 │ │ │ │ + blvc 0x34c5e8 │ │ │ │ vstmia r0!, {s2-s51} │ │ │ │ stmne r3, {r1, r8, r9, fp, ip, sp, lr} │ │ │ │ ldmle sl!, {r2, r3, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bdf0 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ vsli.64 , q8, #3 │ │ │ │ sbcslt r2, ip, #1048576 @ 0x100000 │ │ │ │ @ instruction: 0xf1042e02 │ │ │ │ svclt 0x00180401 │ │ │ │ @ instruction: 0xf1a13601 │ │ │ │ - b 0x14d46bc │ │ │ │ + b 0x14d47bc │ │ │ │ @ instruction: 0xf1a204c4 │ │ │ │ svclt 0x00140c04 │ │ │ │ @ instruction: 0x462600f6 │ │ │ │ @ instruction: 0xf85e1987 │ │ │ │ @ instruction: 0xf85c2f04 │ │ │ │ @ instruction: 0xf8501f04 │ │ │ │ addmi r5, sl, #4, 22 @ 0x1000 │ │ │ │ movweq lr, #7074 @ 0x1ba2 │ │ │ │ - bne 0xfe400db0 │ │ │ │ + bne 0xfe400eb0 │ │ │ │ strtmi r4, [fp], #-696 @ 0xfffffd48 │ │ │ │ stccc 8, cr15, [r4], {64} @ 0x40 │ │ │ │ adcsmi sp, r4, #-1073741765 @ 0xc000003b │ │ │ │ @ instruction: 0xed9fd907 │ │ │ │ - bne 0xdafb00 │ │ │ │ - blvc 0x1cc168 │ │ │ │ + bne 0xdafc00 │ │ │ │ + blvc 0x1cc268 │ │ │ │ addsmi r1, ip, #8585216 @ 0x830000 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0] │ │ │ │ ... │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ @@ -262859,34 +262925,34 @@ │ │ │ │ streq pc, [r1, #-261] @ 0xfffffefb │ │ │ │ @ instruction: 0x3601bf18 │ │ │ │ cdpeq 1, 0, cr15, cr8, cr1, {5} │ │ │ │ strbeq lr, [r5, #2639] @ 0xa4f │ │ │ │ stceq 1, cr15, [r8], {162} @ 0xa2 │ │ │ │ rscseq fp, r6, r4, lsl pc │ │ │ │ stmibne r7, {r1, r2, r3, r5, r9, sl, lr} │ │ │ │ - bne 0xff408f5c │ │ │ │ + bne 0xff40905c │ │ │ │ andeq lr, r2, #107520 @ 0x1a400 │ │ │ │ @ instruction: 0xf840191b │ │ │ │ - bl 0x119ff5c │ │ │ │ + bl 0x11a005c │ │ │ │ adcsmi r0, r8, #8, 4 @ 0x80000000 │ │ │ │ stccs 8, cr15, [r4], {64} @ 0x40 │ │ │ │ @ instruction: 0xf85ed013 │ │ │ │ @ instruction: 0xf85c3f08 │ │ │ │ ldmib r0, {r3, r8, r9, sl, fp, ip}^ │ │ │ │ addmi r4, fp, #0, 16 │ │ │ │ ldrdcs pc, [r4], -lr │ │ │ │ andeq pc, r8, r0, lsl #2 │ │ │ │ ldrdls pc, [r4], -ip │ │ │ │ - beq 0x38bd2c │ │ │ │ - bne 0x1807ef4 │ │ │ │ + beq 0x38be2c │ │ │ │ + bne 0x1807ff4 │ │ │ │ andeq lr, r9, #100352 @ 0x18800 │ │ │ │ adcsmi lr, r5, #59244544 @ 0x3880000 │ │ │ │ @ instruction: 0xf04fd909 │ │ │ │ @ instruction: 0xf04f0800 │ │ │ │ - bne 0xe9337c │ │ │ │ + bne 0xe9347c │ │ │ │ stmdbhi r2, {r5, r6, r7, fp, sp, lr, pc} │ │ │ │ addsmi r1, sp, #2146304 @ 0x20c000 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x000087f0 │ │ │ │ @@ -262897,82 +262963,82 @@ │ │ │ │ svclt 0x00180601 │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ mvnscc pc, #0, 2 │ │ │ │ strbeq lr, [r6], pc, asr #20 │ │ │ │ svclt 0x00144605 │ │ │ │ vstmiaeq ip, {s29-s107} │ │ │ │ mcrne 6, 2, r4, cr15, cr4, {5} │ │ │ │ - bl 0x1d8918 │ │ │ │ + bl 0x1d8a18 │ │ │ │ @ instruction: 0xf817080c │ │ │ │ @ instruction: 0xf8142f01 │ │ │ │ @ instruction: 0xf9131f01 │ │ │ │ addsmi lr, r1, #1, 30 │ │ │ │ andeq lr, r1, r2, lsr #23 │ │ │ │ - bne 0xfe340e00 │ │ │ │ + bne 0xfe340f00 │ │ │ │ strmi r4, [r6], #1347 @ 0x543 │ │ │ │ and pc, r0, r3, lsl #17 │ │ │ │ strbmi sp, [r6, #-495]! @ 0xfffffe11 │ │ │ │ - bl 0x287410 │ │ │ │ + bl 0x287510 │ │ │ │ andcs r0, r0, ip, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - blne 0x1791404 │ │ │ │ + blne 0x1791504 │ │ │ │ ldmle sl!, {r1, r2, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ vsli.64 , q8, #3 │ │ │ │ sbcslt r2, sp, #1048576 @ 0x100000 │ │ │ │ @ instruction: 0xf1052e02 │ │ │ │ svclt 0x00180501 │ │ │ │ @ instruction: 0xf1a13601 │ │ │ │ - b 0x14d2030 │ │ │ │ + b 0x14d2130 │ │ │ │ @ instruction: 0xf1a205c5 │ │ │ │ svclt 0x00140102 │ │ │ │ @ instruction: 0x462e00f6 │ │ │ │ @ instruction: 0xf8341987 │ │ │ │ @ instruction: 0xf831cf02 │ │ │ │ @ instruction: 0xf830ef02 │ │ │ │ strbmi r3, [r6, #2818]! @ 0xb02 │ │ │ │ andeq lr, lr, #172, 22 @ 0x2b000 │ │ │ │ - bl 0xfecc0e6c │ │ │ │ + bl 0xfecc0f6c │ │ │ │ adcsmi r0, r8, #12, 4 @ 0xc0000000 │ │ │ │ @ instruction: 0xf8204413 │ │ │ │ mvnle r3, r2, lsl #24 │ │ │ │ stmdble r7, {r0, r2, r4, r5, r7, r9, lr} │ │ │ │ - blvc 0x30c6dc │ │ │ │ + blvc 0x30c7dc │ │ │ │ vstmia r0!, {s2-s51} │ │ │ │ stmne r3, {r1, r8, r9, fp, ip, sp, lr} │ │ │ │ ldmle sl!, {r0, r2, r3, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bdf0 │ │ │ │ ... │ │ │ │ vsli.64 , q8, #3 │ │ │ │ sbcslt r2, ip, #1048576 @ 0x100000 │ │ │ │ @ instruction: 0xf1042e02 │ │ │ │ svclt 0x00180401 │ │ │ │ @ instruction: 0xf1a13601 │ │ │ │ - b 0x14d48ac │ │ │ │ + b 0x14d49ac │ │ │ │ @ instruction: 0xf1a204c4 │ │ │ │ svclt 0x00140c04 │ │ │ │ @ instruction: 0x462600f6 │ │ │ │ @ instruction: 0xf85e1987 │ │ │ │ @ instruction: 0xf85c2f04 │ │ │ │ @ instruction: 0xf8501f04 │ │ │ │ addmi r5, sl, #4, 22 @ 0x1000 │ │ │ │ movweq lr, #7074 @ 0x1ba2 │ │ │ │ - bne 0xfe400da0 │ │ │ │ + bne 0xfe400ea0 │ │ │ │ strtmi r4, [fp], #-696 @ 0xfffffd48 │ │ │ │ stccc 8, cr15, [r4], {64} @ 0x40 │ │ │ │ adcsmi sp, r4, #-1073741765 @ 0xc000003b │ │ │ │ @ instruction: 0xed9fd907 │ │ │ │ - bne 0xdafcf0 │ │ │ │ - blvc 0x1cc358 │ │ │ │ + bne 0xdafdf0 │ │ │ │ + blvc 0x1cc458 │ │ │ │ addsmi r1, ip, #8585216 @ 0x830000 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0] │ │ │ │ ... │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ @@ -262981,34 +263047,34 @@ │ │ │ │ streq pc, [r1, #-261] @ 0xfffffefb │ │ │ │ @ instruction: 0x3601bf18 │ │ │ │ cdpeq 1, 0, cr15, cr8, cr1, {5} │ │ │ │ strbeq lr, [r5, #2639] @ 0xa4f │ │ │ │ stceq 1, cr15, [r8], {162} @ 0xa2 │ │ │ │ rscseq fp, r6, r4, lsl pc │ │ │ │ stmibne r7, {r1, r2, r3, r5, r9, sl, lr} │ │ │ │ - bne 0xff40914c │ │ │ │ + bne 0xff40924c │ │ │ │ andeq lr, r2, #107520 @ 0x1a400 │ │ │ │ @ instruction: 0xf840191b │ │ │ │ - bl 0x11a014c │ │ │ │ + bl 0x11a024c │ │ │ │ adcsmi r0, r8, #8, 4 @ 0x80000000 │ │ │ │ stccs 8, cr15, [r4], {64} @ 0x40 │ │ │ │ @ instruction: 0xf85ed013 │ │ │ │ @ instruction: 0xf85c3f08 │ │ │ │ ldmib r0, {r3, r8, r9, sl, fp, ip}^ │ │ │ │ addmi r4, fp, #0, 16 │ │ │ │ ldrdcs pc, [r4], -lr │ │ │ │ andeq pc, r8, r0, lsl #2 │ │ │ │ ldrdls pc, [r4], -ip │ │ │ │ - beq 0x38bf1c │ │ │ │ - bne 0x18060e4 │ │ │ │ + beq 0x38c01c │ │ │ │ + bne 0x18061e4 │ │ │ │ andeq lr, r9, #100352 @ 0x18800 │ │ │ │ adcsmi lr, r5, #59244544 @ 0x3880000 │ │ │ │ @ instruction: 0xf04fd909 │ │ │ │ @ instruction: 0xf04f0800 │ │ │ │ - bne 0xe9356c │ │ │ │ + bne 0xe9366c │ │ │ │ stmdbhi r2, {r5, r6, r7, fp, sp, lr, pc} │ │ │ │ addsmi r1, sp, #2146304 @ 0x20c000 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x000087f0 │ │ │ │ @@ -263030,52 +263096,52 @@ │ │ │ │ @ instruction: 0x2c02ead0 │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ streq pc, [r1, -r7, lsl #2] │ │ │ │ rsceq fp, r2, r8, lsl pc │ │ │ │ strbeq lr, [r7, pc, asr #20] │ │ │ │ andls fp, r0, #20, 30 @ 0x50 │ │ │ │ strbmi r9, [r1, #1792] @ 0x700 │ │ │ │ - b 0x14f79e4 │ │ │ │ + b 0x14f7ae4 │ │ │ │ umaalle r0, r2, r2, r5 │ │ │ │ @ instruction: 0x970146d3 │ │ │ │ @ instruction: 0xf1a92400 │ │ │ │ @ instruction: 0xf10a0702 │ │ │ │ @ instruction: 0xf83a0a02 │ │ │ │ ldrtmi r1, [r2], -r4, lsr #32 │ │ │ │ eoreq pc, r4, fp, lsr r8 @ │ │ │ │ @ instruction: 0xf7123401 │ │ │ │ - adcmi pc, r5, #1088 @ 0x440 │ │ │ │ + adcmi pc, r5, #37120 @ 0x9100 │ │ │ │ svceq 0x0002f827 │ │ │ │ svcls 0x0001dcf3 │ │ │ │ - bleq 0x128be38 │ │ │ │ + bleq 0x128bf38 │ │ │ │ @ instruction: 0xf1082400 │ │ │ │ @ instruction: 0xf83a0a02 │ │ │ │ ldrtmi r1, [r2], -r4, lsr #32 │ │ │ │ eoreq pc, r4, r8, lsr r8 @ │ │ │ │ @ instruction: 0xf7123401 │ │ │ │ - adcmi pc, r5, #65280 @ 0xff00 │ │ │ │ - bleq 0x1cf2dc │ │ │ │ - blls 0x148600 │ │ │ │ + adcmi pc, r5, #32512 @ 0x7f00 │ │ │ │ + bleq 0x1cf3dc │ │ │ │ + blls 0x148700 │ │ │ │ stmdble r8, {r0, r1, r2, r3, r4, r7, r9, lr} │ │ │ │ andcs r4, r0, fp, asr #8 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - bl 0xfe9d164c │ │ │ │ + bl 0xfe9d174c │ │ │ │ addsmi r0, r7, #-1879048192 @ 0x90000000 │ │ │ │ - blmi 0x487630 │ │ │ │ - blls 0x126b2b8 │ │ │ │ + blmi 0x487730 │ │ │ │ + blls 0x126b3b8 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle r1, r0, lsl #6 │ │ │ │ andcs fp, r0, r7, asr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf44f8ff0 │ │ │ │ strbmi r7, [r9], -r0, lsl #7 │ │ │ │ - blx 0xc4d91a │ │ │ │ + blx 0xc4da1a │ │ │ │ ldr r4, [r5, r0, lsl #13]! │ │ │ │ stc2 1, cr15, [r8], #672 @ 0x2a0 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 12, cr15, cr0, cr12, {6} │ │ │ │ @@ -263093,52 +263159,52 @@ │ │ │ │ @ instruction: 0x2c02ea52 │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ streq pc, [r1, -r7, lsl #2] │ │ │ │ rsceq fp, r2, r8, lsl pc │ │ │ │ strbeq lr, [r7, pc, asr #20] │ │ │ │ andls fp, r0, #20, 30 @ 0x50 │ │ │ │ strbmi r9, [r1, #1792] @ 0x700 │ │ │ │ - b 0x14f7ae0 │ │ │ │ + b 0x14f7be0 │ │ │ │ ldrdle r0, [r2], #-82 @ 0xffffffae │ │ │ │ @ instruction: 0x970146d3 │ │ │ │ @ instruction: 0xf1a92400 │ │ │ │ @ instruction: 0xf10a0704 │ │ │ │ @ instruction: 0xf85a0a04 │ │ │ │ @ instruction: 0x46321034 │ │ │ │ eorseq pc, r4, fp, asr r8 @ │ │ │ │ @ instruction: 0xf7123401 │ │ │ │ - adcmi pc, r5, #39680 @ 0x9b00 │ │ │ │ + adcmi pc, r5, #6912 @ 0x1b00 │ │ │ │ svceq 0x0004f847 │ │ │ │ svcls 0x0001dcf3 │ │ │ │ - bleq 0xfe28bf34 │ │ │ │ + bleq 0xfe28c034 │ │ │ │ @ instruction: 0xf1082400 │ │ │ │ @ instruction: 0xf85a0a04 │ │ │ │ @ instruction: 0x46321034 │ │ │ │ eorseq pc, r4, r8, asr r8 @ │ │ │ │ @ instruction: 0xf7123401 │ │ │ │ - adcmi pc, r5, #35072 @ 0x8900 │ │ │ │ - bleq 0x24f458 │ │ │ │ - blls 0x1486fc │ │ │ │ + adcmi pc, r5, #2304 @ 0x900 │ │ │ │ + bleq 0x24f558 │ │ │ │ + blls 0x1487fc │ │ │ │ stmdble r8, {r0, r1, r2, r3, r4, r7, r9, lr} │ │ │ │ andcs r4, r0, fp, asr #8 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - bl 0xfe9d1748 │ │ │ │ + bl 0xfe9d1848 │ │ │ │ addsmi r0, r7, #-1879048192 @ 0x90000000 │ │ │ │ - blmi 0x48772c │ │ │ │ - blls 0x126b3b4 │ │ │ │ + blmi 0x48782c │ │ │ │ + blls 0x126b4b4 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle r1, r0, lsl #6 │ │ │ │ andcs fp, r0, r7, asr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf44f8ff0 │ │ │ │ strbmi r7, [r9], -r0, lsl #7 │ │ │ │ - blx 0xfeccda14 │ │ │ │ + blx 0xfeccdb14 │ │ │ │ ldr r4, [r5, r0, lsl #13]! │ │ │ │ stc2 1, cr15, [sl], #-672 @ 0xfffffd60 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 11, cr15, cr8, cr12, {6} │ │ │ │ @@ -263155,50 +263221,50 @@ │ │ │ │ andeq pc, pc, r3, lsr #32 │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ ldmib r0, {r0, r1, r2, r4, r7, r8, ip, sp, lr, pc}^ │ │ │ │ stmibeq r9, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ stccs 6, cr4, [r2], {3} │ │ │ │ strcc sp, [r1], #-71 @ 0xffffffb9 │ │ │ │ rsceq r9, r4, r3, lsl #20 │ │ │ │ - b 0x14e2a20 │ │ │ │ + b 0x14e2b20 │ │ │ │ suble r1, fp, r4, lsl fp │ │ │ │ svceq 0x0000f1bb │ │ │ │ @ instruction: 0xf1aad01f │ │ │ │ strcs r0, [r0, #-2056] @ 0xfffff7f8 │ │ │ │ movwcs lr, #10710 @ 0x29d6 │ │ │ │ strcc r9, [r1, #-1792] @ 0xfffff900 │ │ │ │ strdeq lr, [r4, -r6] │ │ │ │ - stc2 7, cr15, [r0, #-72]! @ 0xffffffb8 │ │ │ │ + stc2 7, cr15, [r0], #72 @ 0x48 │ │ │ │ stmib r8!, {r0, r1, r3, r5, r7, r8, sl, lr}^ │ │ │ │ mvnsle r0, r2, lsl #2 │ │ │ │ ldrdhi pc, [ip], -sp │ │ │ │ - bleq 0xff28c030 │ │ │ │ + bleq 0xff28c130 │ │ │ │ ldmib r8, {r9, sl, sp}^ │ │ │ │ strcc r2, [r1], -r2, lsl #6 │ │ │ │ strdeq lr, [r4, -r8] │ │ │ │ @ instruction: 0xf7129700 │ │ │ │ - adcsmi pc, r5, #960 @ 0x3c0 │ │ │ │ + adcsmi pc, r5, #36608 @ 0x8f00 │ │ │ │ smlatteq r2, fp, r8, lr │ │ │ │ strbmi sp, [ip, #-499] @ 0xfffffe0d │ │ │ │ ldrbmi fp, [r4], #-3902 @ 0xfffff0c2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ stmia r4!, {r0, r2, r9, ip, lr, pc}^ │ │ │ │ - bl 0xfea1183c │ │ │ │ + bl 0xfea1193c │ │ │ │ ldrmi r0, [r9, #778] @ 0x30a │ │ │ │ - blmi 0x647820 │ │ │ │ - blls 0x12eb4a8 │ │ │ │ + blmi 0x647920 │ │ │ │ + blls 0x12eb5a8 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle lr, r0, lsl #6 │ │ │ │ andcs fp, r0, r9, asr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ - bls 0x1f5420 │ │ │ │ - blne 0x78bda0 │ │ │ │ + bls 0x1f5520 │ │ │ │ + blne 0x78bea0 │ │ │ │ mulle r4, r2, r5 │ │ │ │ @ instruction: 0xf1bb464c │ │ │ │ @ instruction: 0xd1b80f00 │ │ │ │ strbmi lr, [ip], -r3, ror #15 │ │ │ │ stmdbls r3, {r3, r4, r9, sl, lr} │ │ │ │ orrvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf1a84622 │ │ │ │ @@ -263224,54 +263290,54 @@ │ │ │ │ @ instruction: 0x2c02e94c │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ streq pc, [r1, -r7, lsl #2] │ │ │ │ rsceq fp, r2, r8, lsl pc │ │ │ │ strbeq lr, [r7, pc, asr #20] │ │ │ │ andls fp, r0, #20, 30 @ 0x50 │ │ │ │ strbmi r9, [r1, #1792] @ 0x700 │ │ │ │ - b 0x14f7cec │ │ │ │ + b 0x14f7dec │ │ │ │ umaalle r0, r2, r2, r5 │ │ │ │ @ instruction: 0x970146d3 │ │ │ │ @ instruction: 0xf1a92400 │ │ │ │ @ instruction: 0xf10a0702 │ │ │ │ @ instruction: 0xf83a0a02 │ │ │ │ ldrtmi r1, [r2], -r4, lsr #32 │ │ │ │ eoreq pc, r4, fp, lsr r8 @ │ │ │ │ @ instruction: 0xf7263401 │ │ │ │ - adcmi pc, r5, #51, 30 @ 0xcc │ │ │ │ + adcmi pc, r5, #2864 @ 0xb30 │ │ │ │ svceq 0x0002f827 │ │ │ │ svcls 0x0001dcf3 │ │ │ │ - bleq 0x128c140 │ │ │ │ + bleq 0x128c240 │ │ │ │ @ instruction: 0xf1082400 │ │ │ │ @ instruction: 0xf83a0a02 │ │ │ │ ldrtmi r1, [r2], -r4, lsr #32 │ │ │ │ eoreq pc, r4, r8, lsr r8 @ │ │ │ │ @ instruction: 0xf7263401 │ │ │ │ - adcmi pc, r5, #33, 30 @ 0x84 │ │ │ │ - bleq 0x1cf5e4 │ │ │ │ - blls 0x148908 │ │ │ │ + adcmi pc, r5, #2576 @ 0xa10 │ │ │ │ + bleq 0x1cf6e4 │ │ │ │ + blls 0x148a08 │ │ │ │ stmdble r8, {r0, r1, r2, r3, r4, r7, r9, lr} │ │ │ │ andcs r4, r0, fp, asr #8 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - bl 0xfe9d1954 │ │ │ │ + bl 0xfe9d1a54 │ │ │ │ addsmi r0, r7, #-1879048192 @ 0x90000000 │ │ │ │ - blmi 0x487938 │ │ │ │ - blls 0x126b5c0 │ │ │ │ + blmi 0x487a38 │ │ │ │ + blls 0x126b6c0 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle r1, r0, lsl #6 │ │ │ │ andcs fp, r0, r7, asr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf44f8ff0 │ │ │ │ strbmi r7, [r9], -r0, lsl #7 │ │ │ │ @ instruction: 0xf9a8f1a8 │ │ │ │ ldr r4, [r5, r0, lsl #13]! │ │ │ │ - blx 0xa4dc2a │ │ │ │ + blx 0xa4dd2a │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 12, cr15, cr0, cr12, {6} │ │ │ │ ldrmi fp, [lr], -r7, asr #1 │ │ │ │ @ instruction: 0x46814b38 │ │ │ │ @@ -263287,54 +263353,54 @@ │ │ │ │ stccs 8, cr14, [r2], {206} @ 0xce │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ streq pc, [r1, -r7, lsl #2] │ │ │ │ rsceq fp, r2, r8, lsl pc │ │ │ │ strbeq lr, [r7, pc, asr #20] │ │ │ │ andls fp, r0, #20, 30 @ 0x50 │ │ │ │ strbmi r9, [r1, #1792] @ 0x700 │ │ │ │ - b 0x14f7de8 │ │ │ │ + b 0x14f7ee8 │ │ │ │ ldrdle r0, [r2], #-82 @ 0xffffffae │ │ │ │ @ instruction: 0x970146d3 │ │ │ │ @ instruction: 0xf1a92400 │ │ │ │ @ instruction: 0xf10a0704 │ │ │ │ @ instruction: 0xf85a0a04 │ │ │ │ @ instruction: 0x46321034 │ │ │ │ eorseq pc, r4, fp, asr r8 @ │ │ │ │ @ instruction: 0xf7263401 │ │ │ │ - adcmi pc, r5, #3920 @ 0xf50 │ │ │ │ + adcmi pc, r5, #1872 @ 0x750 │ │ │ │ svceq 0x0004f847 │ │ │ │ svcls 0x0001dcf3 │ │ │ │ - bleq 0xfe28c23c │ │ │ │ + bleq 0xfe28c33c │ │ │ │ @ instruction: 0xf1082400 │ │ │ │ @ instruction: 0xf85a0a04 │ │ │ │ @ instruction: 0x46321034 │ │ │ │ eorseq pc, r4, r8, asr r8 @ │ │ │ │ @ instruction: 0xf7263401 │ │ │ │ - adcmi pc, r5, #3632 @ 0xe30 │ │ │ │ - bleq 0x24f760 │ │ │ │ - blls 0x148a04 │ │ │ │ + adcmi pc, r5, #1584 @ 0x630 │ │ │ │ + bleq 0x24f860 │ │ │ │ + blls 0x148b04 │ │ │ │ stmdble r8, {r0, r1, r2, r3, r4, r7, r9, lr} │ │ │ │ andcs r4, r0, fp, asr #8 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - bl 0xfe9d1a50 │ │ │ │ + bl 0xfe9d1b50 │ │ │ │ addsmi r0, r7, #-1879048192 @ 0x90000000 │ │ │ │ - blmi 0x487a34 │ │ │ │ - blls 0x126b6bc │ │ │ │ + blmi 0x487b34 │ │ │ │ + blls 0x126b7bc │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle r1, r0, lsl #6 │ │ │ │ andcs fp, r0, r7, asr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf44f8ff0 │ │ │ │ strbmi r7, [r9], -r0, lsl #7 │ │ │ │ @ instruction: 0xf92af1a8 │ │ │ │ ldr r4, [r5, r0, lsl #13]! │ │ │ │ - blx 0xfeacdd24 │ │ │ │ + blx 0xfeacde24 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 11, cr15, cr8, cr12, {6} │ │ │ │ ldrmi fp, [pc], -r9, asr #1 │ │ │ │ @ instruction: 0x46824b3d │ │ │ │ @@ -263349,50 +263415,50 @@ │ │ │ │ andeq pc, pc, r3, lsr #32 │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ stmda ip, {r0, r1, r2, r4, r7, r8, ip, sp, lr, pc}^ │ │ │ │ stmibeq r9, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ stccs 6, cr4, [r2], {3} │ │ │ │ strcc sp, [r1], #-71 @ 0xffffffb9 │ │ │ │ rsceq r9, r4, r3, lsl #20 │ │ │ │ - b 0x14e2d28 │ │ │ │ + b 0x14e2e28 │ │ │ │ suble r1, fp, r4, lsl fp │ │ │ │ svceq 0x0000f1bb │ │ │ │ @ instruction: 0xf1aad01f │ │ │ │ strcs r0, [r0, #-2056] @ 0xfffff7f8 │ │ │ │ movwcs lr, #10710 @ 0x29d6 │ │ │ │ strcc r9, [r1, #-1792] @ 0xfffff900 │ │ │ │ strdeq lr, [r4, -r6] │ │ │ │ - cdp2 7, 9, cr15, cr10, cr6, {1} │ │ │ │ + cdp2 7, 1, cr15, cr10, cr6, {1} │ │ │ │ stmib r8!, {r0, r1, r3, r5, r7, r8, sl, lr}^ │ │ │ │ mvnsle r0, r2, lsl #2 │ │ │ │ ldrdhi pc, [ip], -sp │ │ │ │ - bleq 0xff28c338 │ │ │ │ + bleq 0xff28c438 │ │ │ │ ldmib r8, {r9, sl, sp}^ │ │ │ │ strcc r2, [r1], -r2, lsl #6 │ │ │ │ strdeq lr, [r4, -r8] │ │ │ │ @ instruction: 0xf7269700 │ │ │ │ - adcsmi pc, r5, #2192 @ 0x890 │ │ │ │ + adcsmi pc, r5, #9, 28 @ 0x90 │ │ │ │ smlatteq r2, fp, r8, lr │ │ │ │ strbmi sp, [ip, #-499] @ 0xfffffe0d │ │ │ │ ldrbmi fp, [r4], #-3902 @ 0xfffff0c2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ stmia r4!, {r0, r2, r9, ip, lr, pc}^ │ │ │ │ - bl 0xfea11b44 │ │ │ │ + bl 0xfea11c44 │ │ │ │ ldrmi r0, [r9, #778] @ 0x30a │ │ │ │ - blmi 0x647b28 │ │ │ │ - blls 0x12eb7b0 │ │ │ │ + blmi 0x647c28 │ │ │ │ + blls 0x12eb8b0 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle lr, r0, lsl #6 │ │ │ │ andcs fp, r0, r9, asr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ - bls 0x1f5728 │ │ │ │ - blne 0x78c0a8 │ │ │ │ + bls 0x1f5828 │ │ │ │ + blne 0x78c1a8 │ │ │ │ mulle r4, r2, r5 │ │ │ │ @ instruction: 0xf1bb464c │ │ │ │ @ instruction: 0xd1b80f00 │ │ │ │ strbmi lr, [ip], -r3, ror #15 │ │ │ │ stmdbls r3, {r3, r4, r9, sl, lr} │ │ │ │ orrvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf1a84622 │ │ │ │ @@ -263418,42 +263484,42 @@ │ │ │ │ stccs 15, cr14, [r2], {200} @ 0xc8 │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ streq pc, [r1, -r7, lsl #2] │ │ │ │ rsceq fp, r2, r8, lsl pc │ │ │ │ strbeq lr, [r7, pc, asr #20] │ │ │ │ andls fp, r0, #20, 30 @ 0x50 │ │ │ │ strbmi r9, [r1, #1792] @ 0x700 │ │ │ │ - b 0x14f7ff4 │ │ │ │ + b 0x14f80f4 │ │ │ │ umaalle r0, r2, r2, r5 │ │ │ │ @ instruction: 0x970146d3 │ │ │ │ @ instruction: 0xf1a92400 │ │ │ │ @ instruction: 0xf10a0702 │ │ │ │ @ instruction: 0xf83a0a02 │ │ │ │ ldrtmi r1, [r2], -r4, lsr #32 │ │ │ │ eoreq pc, r4, fp, lsr r8 @ │ │ │ │ @ instruction: 0xf7263401 │ │ │ │ - adcmi pc, r5, #12224 @ 0x2fc0 │ │ │ │ + adcmi pc, r5, #4032 @ 0xfc0 │ │ │ │ svceq 0x0002f827 │ │ │ │ svcls 0x0001dcf3 │ │ │ │ - bleq 0x128c448 │ │ │ │ + bleq 0x128c548 │ │ │ │ @ instruction: 0xf1082400 │ │ │ │ @ instruction: 0xf83a0a02 │ │ │ │ ldrtmi r1, [r2], -r4, lsr #32 │ │ │ │ eoreq pc, r4, r8, lsr r8 @ │ │ │ │ @ instruction: 0xf7263401 │ │ │ │ - adcmi pc, r5, #11072 @ 0x2b40 │ │ │ │ - bleq 0x1cf8ec │ │ │ │ - blls 0x148c10 │ │ │ │ + adcmi pc, r5, #2880 @ 0xb40 │ │ │ │ + bleq 0x1cf9ec │ │ │ │ + blls 0x148d10 │ │ │ │ stmdble r8, {r0, r1, r2, r3, r4, r7, r9, lr} │ │ │ │ andcs r4, r0, fp, asr #8 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - bl 0xfe9d1c5c │ │ │ │ + bl 0xfe9d1d5c │ │ │ │ addsmi r0, r7, #-1879048192 @ 0x90000000 │ │ │ │ - blmi 0x487c40 │ │ │ │ - blls 0x126b8c8 │ │ │ │ + blmi 0x487d40 │ │ │ │ + blls 0x126b9c8 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle r1, r0, lsl #6 │ │ │ │ andcs fp, r0, r7, asr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -263481,42 +263547,42 @@ │ │ │ │ stccs 15, cr14, [r2], {74} @ 0x4a │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ streq pc, [r1, -r7, lsl #2] │ │ │ │ rsceq fp, r2, r8, lsl pc │ │ │ │ strbeq lr, [r7, pc, asr #20] │ │ │ │ andls fp, r0, #20, 30 @ 0x50 │ │ │ │ strbmi r9, [r1, #1792] @ 0x700 │ │ │ │ - b 0x14f80f0 │ │ │ │ + b 0x14f81f0 │ │ │ │ ldrdle r0, [r2], #-82 @ 0xffffffae │ │ │ │ @ instruction: 0x970146d3 │ │ │ │ @ instruction: 0xf1a92400 │ │ │ │ @ instruction: 0xf10a0704 │ │ │ │ @ instruction: 0xf85a0a04 │ │ │ │ @ instruction: 0x46321034 │ │ │ │ eorseq pc, r4, fp, asr r8 @ │ │ │ │ @ instruction: 0xf7263401 │ │ │ │ - adcmi pc, r5, #8256 @ 0x2040 │ │ │ │ + adcmi pc, r5, #1, 26 @ 0x40 │ │ │ │ svceq 0x0004f847 │ │ │ │ svcls 0x0001dcf3 │ │ │ │ - bleq 0xfe28c544 │ │ │ │ + bleq 0xfe28c644 │ │ │ │ @ instruction: 0xf1082400 │ │ │ │ @ instruction: 0xf85a0a04 │ │ │ │ @ instruction: 0x46321034 │ │ │ │ eorseq pc, r4, r8, asr r8 @ │ │ │ │ @ instruction: 0xf7263401 │ │ │ │ - adcmi pc, r5, #7104 @ 0x1bc0 │ │ │ │ - bleq 0x24fa68 │ │ │ │ - blls 0x148d0c │ │ │ │ + adcmi pc, r5, #61184 @ 0xef00 │ │ │ │ + bleq 0x24fb68 │ │ │ │ + blls 0x148e0c │ │ │ │ stmdble r8, {r0, r1, r2, r3, r4, r7, r9, lr} │ │ │ │ andcs r4, r0, fp, asr #8 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - bl 0xfe9d1d58 │ │ │ │ + bl 0xfe9d1e58 │ │ │ │ addsmi r0, r7, #-1879048192 @ 0x90000000 │ │ │ │ - blmi 0x487d3c │ │ │ │ - blls 0x126b9c4 │ │ │ │ + blmi 0x487e3c │ │ │ │ + blls 0x126bac4 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle r1, r0, lsl #6 │ │ │ │ andcs fp, r0, r7, asr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -263543,50 +263609,50 @@ │ │ │ │ andeq pc, pc, r3, lsr #32 │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ mcr 1, 6, pc, cr8, cr6, {4} @ │ │ │ │ stmibeq r9, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ stccs 6, cr4, [r2], {3} │ │ │ │ strcc sp, [r1], #-71 @ 0xffffffb9 │ │ │ │ rsceq r9, r4, r3, lsl #20 │ │ │ │ - b 0x14e3030 │ │ │ │ + b 0x14e3130 │ │ │ │ suble r1, fp, r4, lsl fp │ │ │ │ svceq 0x0000f1bb │ │ │ │ @ instruction: 0xf1aad01f │ │ │ │ strcs r0, [r0, #-2056] @ 0xfffff7f8 │ │ │ │ movwcs lr, #10710 @ 0x29d6 │ │ │ │ strcc r9, [r1, #-1792] @ 0xfffff900 │ │ │ │ strdeq lr, [r4, -r6] │ │ │ │ - ldc2l 7, cr15, [r6, #-152]! @ 0xffffff68 │ │ │ │ + ldc2l 7, cr15, [r6], #152 @ 0x98 │ │ │ │ stmib r8!, {r0, r1, r3, r5, r7, r8, sl, lr}^ │ │ │ │ mvnsle r0, r2, lsl #2 │ │ │ │ ldrdhi pc, [ip], -sp │ │ │ │ - bleq 0xff28c640 │ │ │ │ + bleq 0xff28c740 │ │ │ │ ldmib r8, {r9, sl, sp}^ │ │ │ │ strcc r2, [r1], -r2, lsl #6 │ │ │ │ strdeq lr, [r4, -r8] │ │ │ │ @ instruction: 0xf7269700 │ │ │ │ - adcsmi pc, r5, #6464 @ 0x1940 │ │ │ │ + adcsmi pc, r5, #58624 @ 0xe500 │ │ │ │ smlatteq r2, fp, r8, lr │ │ │ │ strbmi sp, [ip, #-499] @ 0xfffffe0d │ │ │ │ ldrbmi fp, [r4], #-3902 @ 0xfffff0c2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ stmia r4!, {r0, r2, r9, ip, lr, pc}^ │ │ │ │ - bl 0xfea11e4c │ │ │ │ + bl 0xfea11f4c │ │ │ │ ldrmi r0, [r9, #778] @ 0x30a │ │ │ │ - blmi 0x647e30 │ │ │ │ - blls 0x12ebab8 │ │ │ │ + blmi 0x647f30 │ │ │ │ + blls 0x12ebbb8 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle lr, r0, lsl #6 │ │ │ │ andcs fp, r0, r9, asr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ - bls 0x1f5a30 │ │ │ │ - blne 0x78c3b0 │ │ │ │ + bls 0x1f5b30 │ │ │ │ + blne 0x78c4b0 │ │ │ │ mulle r4, r2, r5 │ │ │ │ @ instruction: 0xf1bb464c │ │ │ │ @ instruction: 0xd1b80f00 │ │ │ │ strbmi lr, [ip], -r3, ror #15 │ │ │ │ stmdbls r3, {r3, r4, r9, sl, lr} │ │ │ │ orrvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf1a74622 │ │ │ │ @@ -263612,42 +263678,42 @@ │ │ │ │ stccs 14, cr14, [r2], {68} @ 0x44 │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ streq pc, [r1, -r7, lsl #2] │ │ │ │ rsceq fp, r2, r8, lsl pc │ │ │ │ strbeq lr, [r7, pc, asr #20] │ │ │ │ andls fp, r0, #20, 30 @ 0x50 │ │ │ │ strbmi r9, [r1, #1792] @ 0x700 │ │ │ │ - b 0x14f82fc │ │ │ │ + b 0x14f83fc │ │ │ │ umaalle r0, r2, r2, r5 │ │ │ │ @ instruction: 0x970146d3 │ │ │ │ @ instruction: 0xf1a92400 │ │ │ │ @ instruction: 0xf10a0702 │ │ │ │ @ instruction: 0xf83a0a02 │ │ │ │ ldrtmi r1, [r2], -r4, lsr #32 │ │ │ │ eoreq pc, r4, fp, lsr r8 @ │ │ │ │ @ instruction: 0xf7263401 │ │ │ │ - adcmi pc, r5, #12032 @ 0x2f00 │ │ │ │ + adcmi pc, r5, #179200 @ 0x2bc00 │ │ │ │ svceq 0x0002f827 │ │ │ │ svcls 0x0001dcf3 │ │ │ │ - bleq 0x128c750 │ │ │ │ + bleq 0x128c850 │ │ │ │ @ instruction: 0xf1082400 │ │ │ │ @ instruction: 0xf83a0a02 │ │ │ │ ldrtmi r1, [r2], -r4, lsr #32 │ │ │ │ eoreq pc, r4, r8, lsr r8 @ │ │ │ │ @ instruction: 0xf7263401 │ │ │ │ - adcmi pc, r5, #7424 @ 0x1d00 │ │ │ │ - bleq 0x1cfbf4 │ │ │ │ - blls 0x148f18 │ │ │ │ + adcmi pc, r5, #160768 @ 0x27400 │ │ │ │ + bleq 0x1cfcf4 │ │ │ │ + blls 0x149018 │ │ │ │ stmdble r8, {r0, r1, r2, r3, r4, r7, r9, lr} │ │ │ │ andcs r4, r0, fp, asr #8 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - bl 0xfe9d1f64 │ │ │ │ + bl 0xfe9d2064 │ │ │ │ addsmi r0, r7, #-1879048192 @ 0x90000000 │ │ │ │ - blmi 0x487f48 │ │ │ │ - blls 0x126bbd0 │ │ │ │ + blmi 0x488048 │ │ │ │ + blls 0x126bcd0 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle r1, r0, lsl #6 │ │ │ │ andcs fp, r0, r7, asr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -263675,42 +263741,42 @@ │ │ │ │ stccs 13, cr14, [r2], {198} @ 0xc6 │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ streq pc, [r1, -r7, lsl #2] │ │ │ │ rsceq fp, r2, r8, lsl pc │ │ │ │ strbeq lr, [r7, pc, asr #20] │ │ │ │ andls fp, r0, #20, 30 @ 0x50 │ │ │ │ strbmi r9, [r1, #1792] @ 0x700 │ │ │ │ - b 0x14f83f8 │ │ │ │ + b 0x14f84f8 │ │ │ │ ldrdle r0, [r2], #-82 @ 0xffffffae │ │ │ │ @ instruction: 0x970146d3 │ │ │ │ @ instruction: 0xf1a92400 │ │ │ │ @ instruction: 0xf10a0704 │ │ │ │ @ instruction: 0xf85a0a04 │ │ │ │ @ instruction: 0x46321034 │ │ │ │ eorseq pc, r4, fp, asr r8 @ │ │ │ │ @ instruction: 0xf7263401 │ │ │ │ - adcmi pc, r5, #246784 @ 0x3c400 │ │ │ │ + adcmi pc, r5, #115712 @ 0x1c400 │ │ │ │ svceq 0x0004f847 │ │ │ │ svcls 0x0001dcf3 │ │ │ │ - bleq 0xfe28c84c │ │ │ │ + bleq 0xfe28c94c │ │ │ │ @ instruction: 0xf1082400 │ │ │ │ @ instruction: 0xf85a0a04 │ │ │ │ @ instruction: 0x46321034 │ │ │ │ eorseq pc, r4, r8, asr r8 @ │ │ │ │ @ instruction: 0xf7263401 │ │ │ │ - adcmi pc, r5, #228352 @ 0x37c00 │ │ │ │ - bleq 0x24fd70 │ │ │ │ - blls 0x149014 │ │ │ │ + adcmi pc, r5, #97280 @ 0x17c00 │ │ │ │ + bleq 0x24fe70 │ │ │ │ + blls 0x149114 │ │ │ │ stmdble r8, {r0, r1, r2, r3, r4, r7, r9, lr} │ │ │ │ andcs r4, r0, fp, asr #8 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - bl 0xfe9d2060 │ │ │ │ + bl 0xfe9d2160 │ │ │ │ addsmi r0, r7, #-1879048192 @ 0x90000000 │ │ │ │ - blmi 0x488044 │ │ │ │ - blls 0x126bccc │ │ │ │ + blmi 0x488144 │ │ │ │ + blls 0x126bdcc │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle r1, r0, lsl #6 │ │ │ │ andcs fp, r0, r7, asr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -263737,50 +263803,50 @@ │ │ │ │ andeq pc, pc, r3, lsr #32 │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ stcl 1, cr15, [r4, #-600] @ 0xfffffda8 │ │ │ │ stmibeq r9, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ stccs 6, cr4, [r2], {3} │ │ │ │ strcc sp, [r1], #-71 @ 0xffffffb9 │ │ │ │ rsceq r9, r4, r3, lsl #20 │ │ │ │ - b 0x14e3338 │ │ │ │ + b 0x14e3438 │ │ │ │ suble r1, fp, r4, lsl fp │ │ │ │ svceq 0x0000f1bb │ │ │ │ @ instruction: 0xf1aad01f │ │ │ │ strcs r0, [r0, #-2056] @ 0xfffff7f8 │ │ │ │ movwcs lr, #10710 @ 0x29d6 │ │ │ │ strcc r9, [r1, #-1792] @ 0xfffff900 │ │ │ │ strdeq lr, [r4, -r6] │ │ │ │ - blx 0xfebcf9aa │ │ │ │ + blx 0xbcfaaa │ │ │ │ stmib r8!, {r0, r1, r3, r5, r7, r8, sl, lr}^ │ │ │ │ mvnsle r0, r2, lsl #2 │ │ │ │ ldrdhi pc, [ip], -sp │ │ │ │ - bleq 0xff28c948 │ │ │ │ + bleq 0xff28ca48 │ │ │ │ ldmib r8, {r9, sl, sp}^ │ │ │ │ strcc r2, [r1], -r2, lsl #6 │ │ │ │ strdeq lr, [r4, -r8] │ │ │ │ @ instruction: 0xf7269700 │ │ │ │ - adcsmi pc, r5, #156672 @ 0x26400 │ │ │ │ + adcsmi pc, r5, #25600 @ 0x6400 │ │ │ │ smlatteq r2, fp, r8, lr │ │ │ │ strbmi sp, [ip, #-499] @ 0xfffffe0d │ │ │ │ ldrbmi fp, [r4], #-3902 @ 0xfffff0c2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ stmia r4!, {r0, r2, r9, ip, lr, pc}^ │ │ │ │ - bl 0xfea12154 │ │ │ │ + bl 0xfea12254 │ │ │ │ ldrmi r0, [r9, #778] @ 0x30a │ │ │ │ - blmi 0x648138 │ │ │ │ - blls 0x12ebdc0 │ │ │ │ + blmi 0x648238 │ │ │ │ + blls 0x12ebec0 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle lr, r0, lsl #6 │ │ │ │ andcs fp, r0, r9, asr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ - bls 0x1f5d38 │ │ │ │ - blne 0x78c6b8 │ │ │ │ + bls 0x1f5e38 │ │ │ │ + blne 0x78c7b8 │ │ │ │ mulle r4, r2, r5 │ │ │ │ @ instruction: 0xf1bb464c │ │ │ │ @ instruction: 0xd1b80f00 │ │ │ │ strbmi lr, [ip], -r3, ror #15 │ │ │ │ stmdbls r3, {r3, r4, r9, sl, lr} │ │ │ │ orrvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf1a74622 │ │ │ │ @@ -263806,42 +263872,42 @@ │ │ │ │ stccs 12, cr14, [r2], {192} @ 0xc0 │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ streq pc, [r1, -r7, lsl #2] │ │ │ │ rsceq fp, r2, r8, lsl pc │ │ │ │ strbeq lr, [r7, pc, asr #20] │ │ │ │ andls fp, r0, #20, 30 @ 0x50 │ │ │ │ strbmi r9, [r1, #1792] @ 0x700 │ │ │ │ - b 0x14f8604 │ │ │ │ + b 0x14f8704 │ │ │ │ umaalle r0, r2, r2, r5 │ │ │ │ @ instruction: 0x970146d3 │ │ │ │ @ instruction: 0xf1a92400 │ │ │ │ @ instruction: 0xf10a0702 │ │ │ │ @ instruction: 0xf83a0a02 │ │ │ │ ldrtmi r1, [r2], -r4, lsr #32 │ │ │ │ eoreq pc, r4, fp, lsr r8 @ │ │ │ │ @ instruction: 0xf7263401 │ │ │ │ - adcmi pc, r5, #765952 @ 0xbb000 │ │ │ │ + adcmi pc, r5, #241664 @ 0x3b000 │ │ │ │ svceq 0x0002f827 │ │ │ │ svcls 0x0001dcf3 │ │ │ │ - bleq 0x128ca58 │ │ │ │ + bleq 0x128cb58 │ │ │ │ @ instruction: 0xf1082400 │ │ │ │ @ instruction: 0xf83a0a02 │ │ │ │ ldrtmi r1, [r2], -r4, lsr #32 │ │ │ │ eoreq pc, r4, r8, lsr r8 @ │ │ │ │ @ instruction: 0xf7263401 │ │ │ │ - adcmi pc, r5, #692224 @ 0xa9000 │ │ │ │ - bleq 0x1cfefc │ │ │ │ - blls 0x149220 │ │ │ │ + adcmi pc, r5, #167936 @ 0x29000 │ │ │ │ + bleq 0x1cfffc │ │ │ │ + blls 0x149320 │ │ │ │ stmdble r8, {r0, r1, r2, r3, r4, r7, r9, lr} │ │ │ │ andcs r4, r0, fp, asr #8 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - bl 0xfe9d226c │ │ │ │ + bl 0xfe9d236c │ │ │ │ addsmi r0, r7, #-1879048192 @ 0x90000000 │ │ │ │ - blmi 0x488250 │ │ │ │ - blls 0x126bed8 │ │ │ │ + blmi 0x488350 │ │ │ │ + blls 0x126bfd8 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle r1, r0, lsl #6 │ │ │ │ andcs fp, r0, r7, asr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -263869,42 +263935,42 @@ │ │ │ │ stccs 12, cr14, [r2], {66} @ 0x42 │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ streq pc, [r1, -r7, lsl #2] │ │ │ │ rsceq fp, r2, r8, lsl pc │ │ │ │ strbeq lr, [r7, pc, asr #20] │ │ │ │ andls fp, r0, #20, 30 @ 0x50 │ │ │ │ strbmi r9, [r1, #1792] @ 0x700 │ │ │ │ - b 0x14f8700 │ │ │ │ + b 0x14f8800 │ │ │ │ ldrdle r0, [r2], #-82 @ 0xffffffae │ │ │ │ @ instruction: 0x970146d3 │ │ │ │ @ instruction: 0xf1a92400 │ │ │ │ @ instruction: 0xf10a0704 │ │ │ │ @ instruction: 0xf85a0a04 │ │ │ │ @ instruction: 0x46321034 │ │ │ │ eorseq pc, r4, fp, asr r8 @ │ │ │ │ @ instruction: 0xf7263401 │ │ │ │ - adcmi pc, r5, #512000 @ 0x7d000 │ │ │ │ + adcmi pc, r5, #4145152 @ 0x3f4000 │ │ │ │ svceq 0x0004f847 │ │ │ │ svcls 0x0001dcf3 │ │ │ │ - bleq 0xfe28cb54 │ │ │ │ + bleq 0xfe28cc54 │ │ │ │ @ instruction: 0xf1082400 │ │ │ │ @ instruction: 0xf85a0a04 │ │ │ │ @ instruction: 0x46321034 │ │ │ │ eorseq pc, r4, r8, asr r8 @ │ │ │ │ @ instruction: 0xf7263401 │ │ │ │ - adcmi pc, r5, #438272 @ 0x6b000 │ │ │ │ - bleq 0x250078 │ │ │ │ - blls 0x14931c │ │ │ │ + adcmi pc, r5, #3850240 @ 0x3ac000 │ │ │ │ + bleq 0x250178 │ │ │ │ + blls 0x14941c │ │ │ │ stmdble r8, {r0, r1, r2, r3, r4, r7, r9, lr} │ │ │ │ andcs r4, r0, fp, asr #8 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - bl 0xfe9d2368 │ │ │ │ + bl 0xfe9d2468 │ │ │ │ addsmi r0, r7, #-1879048192 @ 0x90000000 │ │ │ │ - blmi 0x48834c │ │ │ │ - blls 0x126bfd4 │ │ │ │ + blmi 0x48844c │ │ │ │ + blls 0x126c0d4 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle r1, r0, lsl #6 │ │ │ │ andcs fp, r0, r7, asr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -263926,55 +263992,55 @@ │ │ │ │ @ instruction: 0xf984fa5f │ │ │ │ movtls r6, #30747 @ 0x781b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ stmdbeq r1, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ tstpeq pc, #1073741827 @ p-variant is OBSOLETE @ 0x40000003 │ │ │ │ andeq pc, pc, r3, lsr #32 │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ - bl 0xff14e63c │ │ │ │ + bl 0xff14e73c │ │ │ │ stmibeq r9, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ stccs 6, cr4, [r2], {3} │ │ │ │ strcc sp, [r1], #-71 @ 0xffffffb9 │ │ │ │ rsceq r9, r4, r3, lsl #20 │ │ │ │ - b 0x14e3640 │ │ │ │ + b 0x14e3740 │ │ │ │ suble r1, fp, r4, lsl fp │ │ │ │ svceq 0x0000f1bb │ │ │ │ @ instruction: 0xf1aad01f │ │ │ │ strcs r0, [r0, #-2056] @ 0xfffff7f8 │ │ │ │ movwcs lr, #10710 @ 0x29d6 │ │ │ │ strcc r9, [r1, #-1792] @ 0xfffff900 │ │ │ │ strdeq lr, [r4, -r6] │ │ │ │ - blx 0xfe2cfcb0 │ │ │ │ + blx 0x2cfdb0 │ │ │ │ stmib r8!, {r0, r1, r3, r5, r7, r8, sl, lr}^ │ │ │ │ mvnsle r0, r2, lsl #2 │ │ │ │ ldrdhi pc, [ip], -sp │ │ │ │ - bleq 0xff28cc50 │ │ │ │ + bleq 0xff28cd50 │ │ │ │ ldmib r8, {r9, sl, sp}^ │ │ │ │ strcc r2, [r1], -r2, lsl #6 │ │ │ │ strdeq lr, [r4, -r8] │ │ │ │ @ instruction: 0xf7269700 │ │ │ │ - adcsmi pc, r5, #479232 @ 0x75000 │ │ │ │ + adcsmi pc, r5, #4014080 @ 0x3d4000 │ │ │ │ smlatteq r2, fp, r8, lr │ │ │ │ strbmi sp, [ip, #-499] @ 0xfffffe0d │ │ │ │ ldrbmi fp, [r4], #-3902 @ 0xfffff0c2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ stmia r4!, {r0, r2, r9, ip, lr, pc}^ │ │ │ │ - bl 0xfea1245c │ │ │ │ + bl 0xfea1255c │ │ │ │ ldrmi r0, [r9, #778] @ 0x30a │ │ │ │ - blmi 0x648440 │ │ │ │ - blls 0x12ec0c8 │ │ │ │ + blmi 0x648540 │ │ │ │ + blls 0x12ec1c8 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle lr, r0, lsl #6 │ │ │ │ andcs fp, r0, r9, asr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ - bls 0x1f6040 │ │ │ │ - blne 0x78c9c0 │ │ │ │ + bls 0x1f6140 │ │ │ │ + blne 0x78cac0 │ │ │ │ mulle r4, r2, r5 │ │ │ │ @ instruction: 0xf1bb464c │ │ │ │ @ instruction: 0xd1b80f00 │ │ │ │ strbmi lr, [ip], -r3, ror #15 │ │ │ │ stmdbls r3, {r3, r4, r9, sl, lr} │ │ │ │ orrvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf1a74622 │ │ │ │ @@ -264017,141 +264083,141 @@ │ │ │ │ andsgt pc, r3, r6, lsl r8 @ │ │ │ │ addsmi r3, ip, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0xf8004461 │ │ │ │ ldclle 15, cr1, [r5], #4 │ │ │ │ stmdble r7, {r0, r2, r4, r7, r9, lr} │ │ │ │ andcs r4, r0, sl, lsr r4 │ │ │ │ stmia r2!, {r8, sp}^ │ │ │ │ - blne 0xff5d2558 │ │ │ │ + blne 0xff5d2658 │ │ │ │ ldmle sl!, {r0, r2, r3, r4, r7, r9, lr}^ │ │ │ │ ldmdavs sl, {r0, r2, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, asr #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ sublt sp, r7, r2, lsl r1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ vst1.16 {d20-d22}, [pc], r8 │ │ │ │ ldrtmi r7, [r9], -r0, lsl #7 │ │ │ │ @ instruction: 0xf1a79201 │ │ │ │ - bls 0x191020 │ │ │ │ + bls 0x191120 │ │ │ │ ldr r4, [lr, r6, lsl #12]! │ │ │ │ stc2 1, cr15, [r2, #-668]! @ 0xfffffd64 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 12, cr15, cr8, cr12, {6} │ │ │ │ strmi fp, [r7], -r7, asr #1 │ │ │ │ ldreq pc, [r7], #-269 @ 0xfffffef3 │ │ │ │ @ instruction: 0xf024b2dd │ │ │ │ @ instruction: 0xf024000f │ │ │ │ @ instruction: 0xf3c3090f │ │ │ │ - blmi 0xc9b1bc │ │ │ │ + blmi 0xc9b2bc │ │ │ │ pkhbtmi r4, r8, r6, lsl #12 │ │ │ │ addvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ ldmdavs fp, {r8, sp} │ │ │ │ @ instruction: 0xf04f9345 │ │ │ │ strcc r0, [r1, #-768] @ 0xfffffd00 │ │ │ │ - b 0xff3ce828 │ │ │ │ + b 0xff3ce928 │ │ │ │ svclt 0x00182c02 │ │ │ │ - b 0x14df1dc │ │ │ │ + b 0x14df2dc │ │ │ │ svclt 0x000c05c5 │ │ │ │ rsceq r4, r2, sl, lsr #12 │ │ │ │ - b 0x14e2cc0 │ │ │ │ + b 0x14e2dc0 │ │ │ │ mlasle r6, r2, r4, r0 │ │ │ │ movwcs r1, #3768 @ 0xeb8 │ │ │ │ cdpeq 1, 0, cr15, cr2, cr8, {0} │ │ │ │ eorne pc, r3, lr, lsr r8 @ │ │ │ │ eorgt pc, r3, r8, lsr r8 @ │ │ │ │ addsmi r3, ip, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0xf8204461 │ │ │ │ ldclle 15, cr1, [r5], #8 │ │ │ │ subeq lr, r4, r7, lsl #22 │ │ │ │ @ instruction: 0xf1062300 │ │ │ │ @ instruction: 0xf83e0e02 │ │ │ │ @ instruction: 0xf8361023 │ │ │ │ movwcc ip, #4131 @ 0x1023 │ │ │ │ strbtmi r4, [r1], #-668 @ 0xfffffd64 │ │ │ │ - blne 0x1d02a0 │ │ │ │ + blne 0x1d03a0 │ │ │ │ addsmi sp, r5, #62720 @ 0xf500 │ │ │ │ ldrtmi sp, [sl], #-2311 @ 0xfffff6f9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r2, r8, lr │ │ │ │ addsmi r1, sp, #216064 @ 0x34c00 │ │ │ │ - blmi 0x4c8620 │ │ │ │ - blls 0x126c2a4 │ │ │ │ + blmi 0x4c8720 │ │ │ │ + blls 0x126c3a4 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle r2, r0, lsl #6 │ │ │ │ andcs fp, r0, r7, asr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0x464883f0 │ │ │ │ orrvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andls r4, r1, #59768832 @ 0x3900000 │ │ │ │ - blx 0xece902 │ │ │ │ + blx 0xecea02 │ │ │ │ strmi r9, [r6], -r1, lsl #20 │ │ │ │ @ instruction: 0xf1a7e7be │ │ │ │ svclt 0x0000fcb1 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 12, cr15, cr8, cr12, {6} │ │ │ │ strmi fp, [r7], -r7, asr #1 │ │ │ │ ldreq pc, [r7], #-269 @ 0xfffffef3 │ │ │ │ @ instruction: 0xf024b2dd │ │ │ │ @ instruction: 0xf024000f │ │ │ │ @ instruction: 0xf3c3090f │ │ │ │ - blmi 0xc9b2a0 │ │ │ │ + blmi 0xc9b3a0 │ │ │ │ pkhbtmi r4, r8, r6, lsl #12 │ │ │ │ addvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ ldmdavs fp, {r8, sp} │ │ │ │ @ instruction: 0xf04f9345 │ │ │ │ strcc r0, [r1, #-768] @ 0xfffffd00 │ │ │ │ - b 0x174e90c │ │ │ │ + b 0x174ea0c │ │ │ │ svclt 0x00182c02 │ │ │ │ - b 0x14df2c0 │ │ │ │ + b 0x14df3c0 │ │ │ │ svclt 0x000c05c5 │ │ │ │ rsceq r4, r2, sl, lsr #12 │ │ │ │ - b 0x14e2da4 │ │ │ │ + b 0x14e2ea4 │ │ │ │ ldrsbtle r0, [r6], -r2 │ │ │ │ movwcs r1, #3896 @ 0xf38 │ │ │ │ cdpeq 1, 0, cr15, cr4, cr8, {0} │ │ │ │ eorsne pc, r3, lr, asr r8 @ │ │ │ │ eorsgt pc, r3, r8, asr r8 @ │ │ │ │ addsmi r3, ip, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0xf8404461 │ │ │ │ ldclle 15, cr1, [r5], #16 │ │ │ │ addeq lr, r4, r7, lsl #22 │ │ │ │ @ instruction: 0xf1062300 │ │ │ │ @ instruction: 0xf85e0e04 │ │ │ │ @ instruction: 0xf8561033 │ │ │ │ movwcc ip, #4147 @ 0x1033 │ │ │ │ strbtmi r4, [r1], #-668 @ 0xfffffd64 │ │ │ │ - blne 0x250404 │ │ │ │ + blne 0x250504 │ │ │ │ addsmi sp, r5, #62720 @ 0xf500 │ │ │ │ ldrtmi sp, [sl], #-2311 @ 0xfffff6f9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r2, r8, lr │ │ │ │ addsmi r1, sp, #216064 @ 0x34c00 │ │ │ │ - blmi 0x4c8704 │ │ │ │ - blls 0x126c388 │ │ │ │ + blmi 0x4c8804 │ │ │ │ + blls 0x126c488 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle r2, r0, lsl #6 │ │ │ │ andcs fp, r0, r7, asr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0x464883f0 │ │ │ │ orrvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andls r4, r1, #59768832 @ 0x3900000 │ │ │ │ - blx 0xff24e9e4 │ │ │ │ + blx 0xff24eae4 │ │ │ │ strmi r9, [r6], -r1, lsl #20 │ │ │ │ @ instruction: 0xf1a7e7be │ │ │ │ svclt 0x0000fc3f │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -264166,25 +264232,25 @@ │ │ │ │ strbmi r7, [r0], -r0, lsl #5 │ │ │ │ strcs pc, [r1, -r7, asr #7] │ │ │ │ movtls r6, #22555 @ 0x581b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xf19600ed │ │ │ │ svccs 0x0002e9e6 │ │ │ │ strcc sp, [r1, -sl, asr #32] │ │ │ │ - b 0x14e2e3c │ │ │ │ - b 0x14d4ec4 │ │ │ │ + b 0x14e2f3c │ │ │ │ + b 0x14d4fc4 │ │ │ │ suble r1, sp, sl, lsl r7 │ │ │ │ - b 0x14ff08c │ │ │ │ + b 0x14ff18c │ │ │ │ strbmi r1, [r9], -r7, lsl #28 │ │ │ │ stmdaeq r8, {r1, r2, r5, r7, r8, ip, sp, lr, pc} │ │ │ │ ldmib r1, {r0, r4, r5, r6, r7, sl, lr}^ │ │ │ │ ldmib r1, {sl, fp, ip, sp}^ │ │ │ │ tstcc r0, r2 │ │ │ │ @ instruction: 0xf848189b │ │ │ │ - bl 0x1421fec │ │ │ │ + bl 0x14220ec │ │ │ │ strmi r0, [r9, #768] @ 0x300 │ │ │ │ andcc pc, r4, r8, asr #17 │ │ │ │ @ instruction: 0x4621d1f1 │ │ │ │ strbeq lr, [r7, r6, lsl #22] │ │ │ │ ldmib r1, {r1, r2, r5, r7, sl, lr}^ │ │ │ │ strcc r3, [r8, -r0] │ │ │ │ strcs lr, [r2], #-2513 @ 0xfffff62f │ │ │ │ @@ -264193,25 +264259,25 @@ │ │ │ │ andeq lr, r4, r0, asr #22 │ │ │ │ @ instruction: 0xf847458e │ │ │ │ mvnsle r0, r4, lsl #24 │ │ │ │ svclt 0x003e45aa │ │ │ │ andeq lr, r6, #10240 @ 0x2800 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ stmia r2!, {r2, r9, ip, lr, pc}^ │ │ │ │ - blne 0xfe5d2818 │ │ │ │ + blne 0xfe5d2918 │ │ │ │ ldmle sl!, {r0, r2, r3, r4, r7, r9, lr}^ │ │ │ │ ldmdavs sl, {r2, r4, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, asr #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ sublt sp, r6, pc, lsl r1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ - b 0x14e2ed0 │ │ │ │ + b 0x14e2fd0 │ │ │ │ svclt 0x00081715 │ │ │ │ andle r4, r3, sl, lsr #13 │ │ │ │ svccs 0x000046aa │ │ │ │ @ instruction: 0xe7e5d1b3 │ │ │ │ ldrbmi r4, [r2], -r1, lsr #12 │ │ │ │ vst1.16 {d20-d22}, [pc], r0 │ │ │ │ @ instruction: 0xf8cd7380 │ │ │ │ @@ -264258,52 +264324,52 @@ │ │ │ │ strbmi r3, [r1, #-769]! @ 0xfffffcff │ │ │ │ @ instruction: 0x4661bfb8 │ │ │ │ @ instruction: 0xf800429c │ │ │ │ ldclle 15, cr1, [r3], #4 │ │ │ │ stmdble r7, {r0, r2, r4, r7, r9, lr} │ │ │ │ andcs r4, r0, sl, lsr r4 │ │ │ │ stmia r2!, {r8, sp}^ │ │ │ │ - blne 0xff5d291c │ │ │ │ + blne 0xff5d2a1c │ │ │ │ ldmle sl!, {r0, r2, r3, r4, r7, r9, lr}^ │ │ │ │ ldmdavs sl, {r0, r2, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, asr #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ sublt sp, r7, r2, lsl r1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ vst1.16 {d20-d22}, [pc], r8 │ │ │ │ ldrtmi r7, [r9], -r0, lsl #7 │ │ │ │ @ instruction: 0xf1a79201 │ │ │ │ - bls 0x190c5c │ │ │ │ + bls 0x190d5c │ │ │ │ ldr r4, [sl, r6, lsl #12]! │ │ │ │ - blx 0x114ebee │ │ │ │ + blx 0x114ecee │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 12, cr15, cr8, cr12, {6} │ │ │ │ strmi fp, [r7], -r7, asr #1 │ │ │ │ ldreq pc, [r7], #-269 @ 0xfffffef3 │ │ │ │ @ instruction: 0xf024b2dd │ │ │ │ @ instruction: 0xf024000f │ │ │ │ @ instruction: 0xf3c3090f │ │ │ │ - blmi 0xd1b580 │ │ │ │ + blmi 0xd1b680 │ │ │ │ pkhbtmi r4, r8, r6, lsl #12 │ │ │ │ addvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ ldmdavs fp, {r8, sp} │ │ │ │ @ instruction: 0xf04f9345 │ │ │ │ strcc r0, [r1, #-768] @ 0xfffffd00 │ │ │ │ stmia r8!, {r1, r2, r4, r7, r8, ip, sp, lr, pc}^ │ │ │ │ svclt 0x00182c02 │ │ │ │ - b 0x14df5a0 │ │ │ │ + b 0x14df6a0 │ │ │ │ svclt 0x000c05c5 │ │ │ │ rsceq r4, r2, sl, lsr #12 │ │ │ │ - b 0x14e3084 │ │ │ │ + b 0x14e3184 │ │ │ │ mlasle sl, r2, r4, r0 │ │ │ │ movwcs r1, #3768 @ 0xeb8 │ │ │ │ cdpeq 1, 0, cr15, cr2, cr8, {0} │ │ │ │ eorne pc, r3, lr, lsr r9 @ │ │ │ │ eorgt pc, r3, r8, lsr r9 @ │ │ │ │ strbmi r3, [r1, #-769]! @ 0xfffffcff │ │ │ │ @ instruction: 0x4661bfb8 │ │ │ │ @@ -264312,22 +264378,22 @@ │ │ │ │ subeq lr, r4, r7, lsl #22 │ │ │ │ @ instruction: 0xf1062300 │ │ │ │ @ instruction: 0xf93e0e02 │ │ │ │ @ instruction: 0xf9361023 │ │ │ │ movwcc ip, #4131 @ 0x1023 │ │ │ │ svclt 0x00b84561 │ │ │ │ addsmi r4, ip, #101711872 @ 0x6100000 │ │ │ │ - blne 0x1d066c │ │ │ │ + blne 0x1d076c │ │ │ │ addsmi sp, r5, #62208 @ 0xf300 │ │ │ │ ldrtmi sp, [sl], #-2311 @ 0xfffff6f9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r2, r8, lr │ │ │ │ addsmi r1, sp, #216064 @ 0x34c00 │ │ │ │ - blmi 0x4c89ec │ │ │ │ - blls 0x126c670 │ │ │ │ + blmi 0x4c8aec │ │ │ │ + blls 0x126c770 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle r2, r0, lsl #6 │ │ │ │ andcs fp, r0, r7, asr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0x464883f0 │ │ │ │ @@ -264343,26 +264409,26 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 12, cr15, cr8, cr12, {6} │ │ │ │ strmi fp, [r7], -r7, asr #1 │ │ │ │ ldreq pc, [r7], #-269 @ 0xfffffef3 │ │ │ │ @ instruction: 0xf024b2dd │ │ │ │ @ instruction: 0xf024000f │ │ │ │ @ instruction: 0xf3c3090f │ │ │ │ - blmi 0xd1b66c │ │ │ │ + blmi 0xd1b76c │ │ │ │ pkhbtmi r4, r8, r6, lsl #12 │ │ │ │ addvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ ldmdavs fp, {r8, sp} │ │ │ │ @ instruction: 0xf04f9345 │ │ │ │ strcc r0, [r1, #-768] @ 0xfffffd00 │ │ │ │ ldmda r2!, {r1, r2, r4, r7, r8, ip, sp, lr, pc}^ │ │ │ │ svclt 0x00182c02 │ │ │ │ - b 0x14df68c │ │ │ │ + b 0x14df78c │ │ │ │ svclt 0x000c05c5 │ │ │ │ rsceq r4, r2, sl, lsr #12 │ │ │ │ - b 0x14e3170 │ │ │ │ + b 0x14e3270 │ │ │ │ ldrsbtle r0, [sl], -r2 │ │ │ │ movwcs r1, #3896 @ 0xf38 │ │ │ │ cdpeq 1, 0, cr15, cr4, cr8, {0} │ │ │ │ eorsne pc, r3, lr, asr r8 @ │ │ │ │ eorsgt pc, r3, r8, asr r8 @ │ │ │ │ strbmi r3, [r1, #-769]! @ 0xfffffcff │ │ │ │ @ instruction: 0x4661bfb8 │ │ │ │ @@ -264371,22 +264437,22 @@ │ │ │ │ addeq lr, r4, r7, lsl #22 │ │ │ │ @ instruction: 0xf1062300 │ │ │ │ @ instruction: 0xf85e0e04 │ │ │ │ @ instruction: 0xf8561033 │ │ │ │ movwcc ip, #4147 @ 0x1033 │ │ │ │ svclt 0x00b84561 │ │ │ │ addsmi r4, ip, #101711872 @ 0x6100000 │ │ │ │ - blne 0x2507d8 │ │ │ │ + blne 0x2508d8 │ │ │ │ addsmi sp, r5, #62208 @ 0xf300 │ │ │ │ ldrtmi sp, [sl], #-2311 @ 0xfffff6f9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r2, r8, lr │ │ │ │ addsmi r1, sp, #216064 @ 0x34c00 │ │ │ │ - blmi 0x4c8ad8 │ │ │ │ - blls 0x126c75c │ │ │ │ + blmi 0x4c8bd8 │ │ │ │ + blls 0x126c85c │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle r2, r0, lsl #6 │ │ │ │ andcs fp, r0, r7, asr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0x464883f0 │ │ │ │ @@ -264434,52 +264500,52 @@ │ │ │ │ strbmi r3, [r1, #-769]! @ 0xfffffcff │ │ │ │ @ instruction: 0x4661bfb8 │ │ │ │ @ instruction: 0xf800429c │ │ │ │ ldclle 15, cr1, [r3], #4 │ │ │ │ stmdble r7, {r0, r2, r4, r7, r9, lr} │ │ │ │ andcs r4, r0, sl, lsr r4 │ │ │ │ stmia r2!, {r8, sp}^ │ │ │ │ - blne 0xff5d2bdc │ │ │ │ + blne 0xff5d2cdc │ │ │ │ ldmle sl!, {r0, r2, r3, r4, r7, r9, lr}^ │ │ │ │ ldmdavs sl, {r0, r2, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, asr #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ sublt sp, r7, r2, lsl r1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ vst1.16 {d20-d22}, [pc], r8 │ │ │ │ ldrtmi r7, [r9], -r0, lsl #7 │ │ │ │ @ instruction: 0xf1a79201 │ │ │ │ - bls 0x19099c │ │ │ │ + bls 0x190a9c │ │ │ │ ldr r4, [sl, r6, lsl #12]! │ │ │ │ @ instruction: 0xf9e0f1a7 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 12, cr15, cr8, cr12, {6} │ │ │ │ strmi fp, [r7], -r7, asr #1 │ │ │ │ ldreq pc, [r7], #-269 @ 0xfffffef3 │ │ │ │ @ instruction: 0xf024b2dd │ │ │ │ @ instruction: 0xf024000f │ │ │ │ @ instruction: 0xf3c3090f │ │ │ │ - blmi 0xd1b840 │ │ │ │ + blmi 0xd1b940 │ │ │ │ pkhbtmi r4, r8, r6, lsl #12 │ │ │ │ addvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ ldmdavs fp, {r8, sp} │ │ │ │ @ instruction: 0xf04f9345 │ │ │ │ strcc r0, [r1, #-768] @ 0xfffffd00 │ │ │ │ svc 0x0088f195 │ │ │ │ svclt 0x00182c02 │ │ │ │ - b 0x14df860 │ │ │ │ + b 0x14df960 │ │ │ │ svclt 0x000c05c5 │ │ │ │ rsceq r4, r2, sl, lsr #12 │ │ │ │ - b 0x14e3344 │ │ │ │ + b 0x14e3444 │ │ │ │ mlasle sl, r2, r4, r0 │ │ │ │ movwcs r1, #3768 @ 0xeb8 │ │ │ │ cdpeq 1, 0, cr15, cr2, cr8, {0} │ │ │ │ eorne pc, r3, lr, lsr r8 @ │ │ │ │ eorgt pc, r3, r8, lsr r8 @ │ │ │ │ strbmi r3, [r1, #-769]! @ 0xfffffcff │ │ │ │ @ instruction: 0x4661bfb8 │ │ │ │ @@ -264488,22 +264554,22 @@ │ │ │ │ subeq lr, r4, r7, lsl #22 │ │ │ │ @ instruction: 0xf1062300 │ │ │ │ @ instruction: 0xf83e0e02 │ │ │ │ @ instruction: 0xf8361023 │ │ │ │ movwcc ip, #4131 @ 0x1023 │ │ │ │ svclt 0x00b84561 │ │ │ │ addsmi r4, ip, #101711872 @ 0x6100000 │ │ │ │ - blne 0x1d092c │ │ │ │ + blne 0x1d0a2c │ │ │ │ addsmi sp, r5, #62208 @ 0xf300 │ │ │ │ ldrtmi sp, [sl], #-2311 @ 0xfffff6f9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r2, r8, lr │ │ │ │ addsmi r1, sp, #216064 @ 0x34c00 │ │ │ │ - blmi 0x4c8cac │ │ │ │ - blls 0x126c930 │ │ │ │ + blmi 0x4c8dac │ │ │ │ + blls 0x126ca30 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle r2, r0, lsl #6 │ │ │ │ andcs fp, r0, r7, asr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0x464883f0 │ │ │ │ @@ -264519,26 +264585,26 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 12, cr15, cr8, cr12, {6} │ │ │ │ strmi fp, [r7], -r7, asr #1 │ │ │ │ ldreq pc, [r7], #-269 @ 0xfffffef3 │ │ │ │ @ instruction: 0xf024b2dd │ │ │ │ @ instruction: 0xf024000f │ │ │ │ @ instruction: 0xf3c3090f │ │ │ │ - blmi 0xd1b92c │ │ │ │ + blmi 0xd1ba2c │ │ │ │ pkhbtmi r4, r8, r6, lsl #12 │ │ │ │ addvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ ldmdavs fp, {r8, sp} │ │ │ │ @ instruction: 0xf04f9345 │ │ │ │ strcc r0, [r1, #-768] @ 0xfffffd00 │ │ │ │ svc 0x0012f195 │ │ │ │ svclt 0x00182c02 │ │ │ │ - b 0x14df94c │ │ │ │ + b 0x14dfa4c │ │ │ │ svclt 0x000c05c5 │ │ │ │ rsceq r4, r2, sl, lsr #12 │ │ │ │ - b 0x14e3430 │ │ │ │ + b 0x14e3530 │ │ │ │ ldrsbtle r0, [sl], -r2 │ │ │ │ movwcs r1, #3896 @ 0xf38 │ │ │ │ cdpeq 1, 0, cr15, cr4, cr8, {0} │ │ │ │ eorsne pc, r3, lr, asr r8 @ │ │ │ │ eorsgt pc, r3, r8, asr r8 @ │ │ │ │ strbmi r3, [r1, #-769]! @ 0xfffffcff │ │ │ │ uqasxmi fp, r1, r8 │ │ │ │ @@ -264547,22 +264613,22 @@ │ │ │ │ addeq lr, r4, r7, lsl #22 │ │ │ │ @ instruction: 0xf1062300 │ │ │ │ @ instruction: 0xf85e0e04 │ │ │ │ @ instruction: 0xf8561033 │ │ │ │ movwcc ip, #4147 @ 0x1033 │ │ │ │ svclt 0x00384561 │ │ │ │ addsmi r4, ip, #101711872 @ 0x6100000 │ │ │ │ - blne 0x250a98 │ │ │ │ + blne 0x250b98 │ │ │ │ addsmi sp, r5, #62208 @ 0xf300 │ │ │ │ ldrtmi sp, [sl], #-2311 @ 0xfffff6f9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r2, r8, lr │ │ │ │ addsmi r1, sp, #216064 @ 0x34c00 │ │ │ │ - blmi 0x4c8d98 │ │ │ │ - blls 0x126ca1c │ │ │ │ + blmi 0x4c8e98 │ │ │ │ + blls 0x126cb1c │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle r2, r0, lsl #6 │ │ │ │ andcs fp, r0, r7, asr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0x464883f0 │ │ │ │ @@ -264610,52 +264676,52 @@ │ │ │ │ strbmi r3, [r1, #-769]! @ 0xfffffcff │ │ │ │ strbtmi fp, [r1], -r8, lsr #31 │ │ │ │ @ instruction: 0xf800429c │ │ │ │ ldclle 15, cr1, [r3], #4 │ │ │ │ stmdble r7, {r0, r2, r4, r7, r9, lr} │ │ │ │ andcs r4, r0, sl, lsr r4 │ │ │ │ stmia r2!, {r8, sp}^ │ │ │ │ - blne 0xff5d2e9c │ │ │ │ + blne 0xff5d2f9c │ │ │ │ ldmle sl!, {r0, r2, r3, r4, r7, r9, lr}^ │ │ │ │ ldmdavs sl, {r0, r2, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, asr #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ sublt sp, r7, r2, lsl r1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ vst1.16 {d20-d22}, [pc], r8 │ │ │ │ ldrtmi r7, [r9], -r0, lsl #7 │ │ │ │ @ instruction: 0xf1a69201 │ │ │ │ - bls 0x1926dc │ │ │ │ + bls 0x1927dc │ │ │ │ ldr r4, [sl, r6, lsl #12]! │ │ │ │ @ instruction: 0xf880f1a7 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 12, cr15, cr8, cr12, {6} │ │ │ │ strmi fp, [r7], -r7, asr #1 │ │ │ │ ldreq pc, [r7], #-269 @ 0xfffffef3 │ │ │ │ @ instruction: 0xf024b2dd │ │ │ │ @ instruction: 0xf024000f │ │ │ │ @ instruction: 0xf3c3090f │ │ │ │ - blmi 0xd1bb00 │ │ │ │ + blmi 0xd1bc00 │ │ │ │ pkhbtmi r4, r8, r6, lsl #12 │ │ │ │ addvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ ldmdavs fp, {r8, sp} │ │ │ │ @ instruction: 0xf04f9345 │ │ │ │ strcc r0, [r1, #-768] @ 0xfffffd00 │ │ │ │ mcr 1, 1, pc, cr8, cr5, {4} @ │ │ │ │ svclt 0x00182c02 │ │ │ │ - b 0x14dfb20 │ │ │ │ + b 0x14dfc20 │ │ │ │ svclt 0x000c05c5 │ │ │ │ rsceq r4, r2, sl, lsr #12 │ │ │ │ - b 0x14e3604 │ │ │ │ + b 0x14e3704 │ │ │ │ mlasle sl, r2, r4, r0 │ │ │ │ movwcs r1, #3768 @ 0xeb8 │ │ │ │ cdpeq 1, 0, cr15, cr2, cr8, {0} │ │ │ │ eorne pc, r3, lr, lsr r9 @ │ │ │ │ eorgt pc, r3, r8, lsr r9 @ │ │ │ │ strbmi r3, [r1, #-769]! @ 0xfffffcff │ │ │ │ strbtmi fp, [r1], -r8, lsr #31 │ │ │ │ @@ -264664,22 +264730,22 @@ │ │ │ │ subeq lr, r4, r7, lsl #22 │ │ │ │ @ instruction: 0xf1062300 │ │ │ │ @ instruction: 0xf93e0e02 │ │ │ │ @ instruction: 0xf9361023 │ │ │ │ movwcc ip, #4131 @ 0x1023 │ │ │ │ svclt 0x00a84561 │ │ │ │ addsmi r4, ip, #101711872 @ 0x6100000 │ │ │ │ - blne 0x1d0bec │ │ │ │ + blne 0x1d0cec │ │ │ │ addsmi sp, r5, #62208 @ 0xf300 │ │ │ │ ldrtmi sp, [sl], #-2311 @ 0xfffff6f9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r2, r8, lr │ │ │ │ addsmi r1, sp, #216064 @ 0x34c00 │ │ │ │ - blmi 0x4c8f6c │ │ │ │ - blls 0x126cbf0 │ │ │ │ + blmi 0x4c906c │ │ │ │ + blls 0x126ccf0 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle r2, r0, lsl #6 │ │ │ │ andcs fp, r0, r7, asr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0x464883f0 │ │ │ │ @@ -264695,26 +264761,26 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 12, cr15, cr8, cr12, {6} │ │ │ │ strmi fp, [r7], -r7, asr #1 │ │ │ │ ldreq pc, [r7], #-269 @ 0xfffffef3 │ │ │ │ @ instruction: 0xf024b2dd │ │ │ │ @ instruction: 0xf024000f │ │ │ │ @ instruction: 0xf3c3090f │ │ │ │ - blmi 0xd1bbec │ │ │ │ + blmi 0xd1bcec │ │ │ │ pkhbtmi r4, r8, r6, lsl #12 │ │ │ │ addvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ ldmdavs fp, {r8, sp} │ │ │ │ @ instruction: 0xf04f9345 │ │ │ │ strcc r0, [r1, #-768] @ 0xfffffd00 │ │ │ │ ldc 1, cr15, [r2, #596]! @ 0x254 │ │ │ │ svclt 0x00182c02 │ │ │ │ - b 0x14dfc0c │ │ │ │ + b 0x14dfd0c │ │ │ │ svclt 0x000c05c5 │ │ │ │ rsceq r4, r2, sl, lsr #12 │ │ │ │ - b 0x14e36f0 │ │ │ │ + b 0x14e37f0 │ │ │ │ ldrsbtle r0, [sl], -r2 │ │ │ │ movwcs r1, #3896 @ 0xf38 │ │ │ │ cdpeq 1, 0, cr15, cr4, cr8, {0} │ │ │ │ eorsne pc, r3, lr, asr r8 @ │ │ │ │ eorsgt pc, r3, r8, asr r8 @ │ │ │ │ strbmi r3, [r1, #-769]! @ 0xfffffcff │ │ │ │ strbtmi fp, [r1], -r8, lsr #31 │ │ │ │ @@ -264723,22 +264789,22 @@ │ │ │ │ addeq lr, r4, r7, lsl #22 │ │ │ │ @ instruction: 0xf1062300 │ │ │ │ @ instruction: 0xf85e0e04 │ │ │ │ @ instruction: 0xf8561033 │ │ │ │ movwcc ip, #4147 @ 0x1033 │ │ │ │ svclt 0x00a84561 │ │ │ │ addsmi r4, ip, #101711872 @ 0x6100000 │ │ │ │ - blne 0x250d58 │ │ │ │ + blne 0x250e58 │ │ │ │ addsmi sp, r5, #62208 @ 0xf300 │ │ │ │ ldrtmi sp, [sl], #-2311 @ 0xfffff6f9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r2, r8, lr │ │ │ │ addsmi r1, sp, #216064 @ 0x34c00 │ │ │ │ - blmi 0x4c9058 │ │ │ │ - blls 0x126ccdc │ │ │ │ + blmi 0x4c9158 │ │ │ │ + blls 0x126cddc │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle r2, r0, lsl #6 │ │ │ │ andcs fp, r0, r7, asr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0x464883f0 │ │ │ │ @@ -264786,52 +264852,52 @@ │ │ │ │ strbmi r3, [r1, #-769]! @ 0xfffffcff │ │ │ │ strbtmi fp, [r1], -r8, lsr #31 │ │ │ │ @ instruction: 0xf800429c │ │ │ │ ldclle 15, cr1, [r3], #4 │ │ │ │ stmdble r7, {r0, r2, r4, r7, r9, lr} │ │ │ │ andcs r4, r0, sl, lsr r4 │ │ │ │ stmia r2!, {r8, sp}^ │ │ │ │ - blne 0xff5d315c │ │ │ │ + blne 0xff5d325c │ │ │ │ ldmle sl!, {r0, r2, r3, r4, r7, r9, lr}^ │ │ │ │ ldmdavs sl, {r0, r2, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, asr #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ sublt sp, r7, r2, lsl r1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ vst1.16 {d20-d22}, [pc], r8 │ │ │ │ ldrtmi r7, [r9], -r0, lsl #7 │ │ │ │ @ instruction: 0xf1a69201 │ │ │ │ - bls 0x19241c │ │ │ │ + bls 0x19251c │ │ │ │ ldr r4, [sl, r6, lsl #12]! │ │ │ │ @ instruction: 0xff20f1a6 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 12, cr15, cr8, cr12, {6} │ │ │ │ strmi fp, [r7], -r7, asr #1 │ │ │ │ ldreq pc, [r7], #-269 @ 0xfffffef3 │ │ │ │ @ instruction: 0xf024b2dd │ │ │ │ @ instruction: 0xf024000f │ │ │ │ @ instruction: 0xf3c3090f │ │ │ │ - blmi 0xd1bdc0 │ │ │ │ + blmi 0xd1bec0 │ │ │ │ pkhbtmi r4, r8, r6, lsl #12 │ │ │ │ addvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ ldmdavs fp, {r8, sp} │ │ │ │ @ instruction: 0xf04f9345 │ │ │ │ strcc r0, [r1, #-768] @ 0xfffffd00 │ │ │ │ stcl 1, cr15, [r8], {149} @ 0x95 │ │ │ │ svclt 0x00182c02 │ │ │ │ - b 0x14dfde0 │ │ │ │ + b 0x14dfee0 │ │ │ │ svclt 0x000c05c5 │ │ │ │ rsceq r4, r2, sl, lsr #12 │ │ │ │ - b 0x14e38c4 │ │ │ │ + b 0x14e39c4 │ │ │ │ mlasle sl, r2, r4, r0 │ │ │ │ movwcs r1, #3768 @ 0xeb8 │ │ │ │ cdpeq 1, 0, cr15, cr2, cr8, {0} │ │ │ │ eorne pc, r3, lr, lsr r8 @ │ │ │ │ eorgt pc, r3, r8, lsr r8 @ │ │ │ │ strbmi r3, [r1, #-769]! @ 0xfffffcff │ │ │ │ strbtmi fp, [r1], -r8, lsr #31 │ │ │ │ @@ -264840,22 +264906,22 @@ │ │ │ │ subeq lr, r4, r7, lsl #22 │ │ │ │ @ instruction: 0xf1062300 │ │ │ │ @ instruction: 0xf83e0e02 │ │ │ │ @ instruction: 0xf8361023 │ │ │ │ movwcc ip, #4131 @ 0x1023 │ │ │ │ svclt 0x00a84561 │ │ │ │ addsmi r4, ip, #101711872 @ 0x6100000 │ │ │ │ - blne 0x1d0eac │ │ │ │ + blne 0x1d0fac │ │ │ │ addsmi sp, r5, #62208 @ 0xf300 │ │ │ │ ldrtmi sp, [sl], #-2311 @ 0xfffff6f9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r2, r8, lr │ │ │ │ addsmi r1, sp, #216064 @ 0x34c00 │ │ │ │ - blmi 0x4c922c │ │ │ │ - blls 0x126ceb0 │ │ │ │ + blmi 0x4c932c │ │ │ │ + blls 0x126cfb0 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle r2, r0, lsl #6 │ │ │ │ andcs fp, r0, r7, asr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0x464883f0 │ │ │ │ @@ -264871,26 +264937,26 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 12, cr15, cr8, cr12, {6} │ │ │ │ strmi fp, [r7], -r7, asr #1 │ │ │ │ ldreq pc, [r7], #-269 @ 0xfffffef3 │ │ │ │ @ instruction: 0xf024b2dd │ │ │ │ @ instruction: 0xf024000f │ │ │ │ @ instruction: 0xf3c3090f │ │ │ │ - blmi 0xd1beac │ │ │ │ + blmi 0xd1bfac │ │ │ │ pkhbtmi r4, r8, r6, lsl #12 │ │ │ │ addvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ ldmdavs fp, {r8, sp} │ │ │ │ @ instruction: 0xf04f9345 │ │ │ │ strcc r0, [r1, #-768] @ 0xfffffd00 │ │ │ │ mrrc 1, 9, pc, r2, cr5 @ │ │ │ │ svclt 0x00182c02 │ │ │ │ - b 0x14dfecc │ │ │ │ + b 0x14dffcc │ │ │ │ svclt 0x000c05c5 │ │ │ │ rsceq r4, r2, sl, lsr #12 │ │ │ │ - b 0x14e39b0 │ │ │ │ + b 0x14e3ab0 │ │ │ │ ldrsbtle r0, [sl], -r2 │ │ │ │ movwcs r1, #3896 @ 0xf38 │ │ │ │ cdpeq 1, 0, cr15, cr4, cr8, {0} │ │ │ │ eorsne pc, r3, lr, asr r8 @ │ │ │ │ eorsgt pc, r3, r8, asr r8 @ │ │ │ │ strbmi r3, [r1, #-769]! @ 0xfffffcff │ │ │ │ strbtmi fp, [r1], -r8, lsr #30 │ │ │ │ @@ -264899,22 +264965,22 @@ │ │ │ │ addeq lr, r4, r7, lsl #22 │ │ │ │ @ instruction: 0xf1062300 │ │ │ │ @ instruction: 0xf85e0e04 │ │ │ │ @ instruction: 0xf8561033 │ │ │ │ movwcc ip, #4147 @ 0x1033 │ │ │ │ svclt 0x00284561 │ │ │ │ addsmi r4, ip, #101711872 @ 0x6100000 │ │ │ │ - blne 0x251018 │ │ │ │ + blne 0x251118 │ │ │ │ addsmi sp, r5, #62208 @ 0xf300 │ │ │ │ ldrtmi sp, [sl], #-2311 @ 0xfffff6f9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r2, r8, lr │ │ │ │ addsmi r1, sp, #216064 @ 0x34c00 │ │ │ │ - blmi 0x4c9318 │ │ │ │ - blls 0x126cf9c │ │ │ │ + blmi 0x4c9418 │ │ │ │ + blls 0x126d09c │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle r2, r0, lsl #6 │ │ │ │ andcs fp, r0, r7, asr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0x464883f0 │ │ │ │ @@ -264929,24 +264995,24 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strcs pc, [r1], #-963 @ 0xfffffc3d │ │ │ │ stccs 2, cr11, [r2], {223} @ 0xdf │ │ │ │ streq pc, [r1, -r7, lsl #2] │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ - b 0x14e4994 │ │ │ │ + b 0x14e4a94 │ │ │ │ ldrmi r0, [r3], r7, asr #15 │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ @ instruction: 0x460d463c │ │ │ │ stmiacs r3!, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ streq pc, [r8], -r0, lsr #3 │ │ │ │ - beq 0x24dbac │ │ │ │ + beq 0x24dcac │ │ │ │ strdeq lr, [r2, -r5] │ │ │ │ @ instruction: 0x4642465b │ │ │ │ - blx 0x10d0dca │ │ │ │ + blx 0xff0d0ec8 │ │ │ │ stmib r6!, {r0, r2, r4, r6, r8, sl, lr}^ │ │ │ │ mvnsle r0, r2, lsl #2 │ │ │ │ stmdble r9, {r0, r1, r2, r5, r7, r9, lr} │ │ │ │ movweq lr, #19209 @ 0x4b09 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r3, r8, lr │ │ │ │ andeq lr, r9, #166912 @ 0x28c00 │ │ │ │ @@ -264960,24 +265026,24 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strcs pc, [r1], #-963 @ 0xfffffc3d │ │ │ │ stccs 2, cr11, [r2], {223} @ 0xdf │ │ │ │ streq pc, [r1, -r7, lsl #2] │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ - b 0x14e4a10 │ │ │ │ + b 0x14e4b10 │ │ │ │ ldrmi r0, [r3], r7, asr #15 │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ @ instruction: 0x460d463c │ │ │ │ stmiacs r3!, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ streq pc, [r8], -r0, lsr #3 │ │ │ │ - beq 0x24dc28 │ │ │ │ + beq 0x24dd28 │ │ │ │ strdeq lr, [r2, -r5] │ │ │ │ @ instruction: 0x4642465b │ │ │ │ - ldc2 7, cr15, [r4], #-532 @ 0xfffffdec │ │ │ │ + blx 0xfee50f46 │ │ │ │ stmib r6!, {r0, r2, r4, r6, r8, sl, lr}^ │ │ │ │ mvnsle r0, r2, lsl #2 │ │ │ │ stmdble r9, {r0, r1, r2, r5, r7, r9, lr} │ │ │ │ movweq lr, #19209 @ 0x4b09 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r3, r8, lr │ │ │ │ andeq lr, r9, #166912 @ 0x28c00 │ │ │ │ @@ -264991,30 +265057,30 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strcs pc, [r1], #-963 @ 0xfffffc3d │ │ │ │ stccs 2, cr11, [r2], {223} @ 0xdf │ │ │ │ streq pc, [r1, -r7, lsl #2] │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ - b 0x14e4a8c │ │ │ │ + b 0x14e4b8c │ │ │ │ ldrmi r0, [r3], r7, asr #15 │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ @ instruction: 0x460d463c │ │ │ │ stmiacs r3!, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ - bl 0x15acb4 │ │ │ │ + bl 0x15adb4 │ │ │ │ @ instruction: 0xf8550a04 │ │ │ │ ldrbmi r0, [sl], -r4, lsl #22 │ │ │ │ @ instruction: 0xf7854641 │ │ │ │ - ldrbmi pc, [r5, #-3215] @ 0xfffff371 @ │ │ │ │ + ldrbmi pc, [r5, #-3087] @ 0xfffff3f1 @ │ │ │ │ svceq 0x0004f846 │ │ │ │ adcmi sp, r7, #1073741885 @ 0x4000003d │ │ │ │ - bl 0x3894dc │ │ │ │ + bl 0x3895dc │ │ │ │ andcs r0, r0, r4, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - bl 0xfe9d34cc │ │ │ │ + bl 0xfe9d35cc │ │ │ │ addsmi r0, r7, #-1879048192 @ 0x90000000 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff8 │ │ │ │ @@ -265022,30 +265088,30 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strcs pc, [r1], #-963 @ 0xfffffc3d │ │ │ │ stccs 2, cr11, [r2], {223} @ 0xdf │ │ │ │ streq pc, [r1, -r7, lsl #2] │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ - b 0x14e4b08 │ │ │ │ + b 0x14e4c08 │ │ │ │ ldrmi r0, [r3], r7, asr #15 │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ @ instruction: 0x460d463c │ │ │ │ stmiacs r3!, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ - bl 0x15ad30 │ │ │ │ + bl 0x15ae30 │ │ │ │ @ instruction: 0xf8550a04 │ │ │ │ ldrbmi r0, [sl], -r4, lsl #22 │ │ │ │ @ instruction: 0xf7854641 │ │ │ │ - ldrbmi pc, [r5, #-3357] @ 0xfffff2e3 @ │ │ │ │ + ldrbmi pc, [r5, #-3229] @ 0xfffff363 @ │ │ │ │ svceq 0x0004f846 │ │ │ │ adcmi sp, r7, #1073741885 @ 0x4000003d │ │ │ │ - bl 0x389558 │ │ │ │ + bl 0x389658 │ │ │ │ andcs r0, r0, r4, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - bl 0xfe9d3548 │ │ │ │ + bl 0xfe9d3648 │ │ │ │ addsmi r0, r7, #-1879048192 @ 0x90000000 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff8 │ │ │ │ @@ -265053,30 +265119,30 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strcs pc, [r1], #-963 @ 0xfffffc3d │ │ │ │ stccs 2, cr11, [r2], {223} @ 0xdf │ │ │ │ streq pc, [r1, -r7, lsl #2] │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ - b 0x14e4b84 │ │ │ │ + b 0x14e4c84 │ │ │ │ ldrmi r0, [r3], r7, asr #15 │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ @ instruction: 0x460d463c │ │ │ │ stmiacs r3!, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ - bl 0x15abac │ │ │ │ + bl 0x15acac │ │ │ │ @ instruction: 0xf8350a04 │ │ │ │ ldrbmi r0, [sl], -r2, lsl #22 │ │ │ │ @ instruction: 0xf7854641 │ │ │ │ - ldrbmi pc, [r5, #-3395] @ 0xfffff2bd @ │ │ │ │ + ldrbmi pc, [r5, #-3267] @ 0xfffff33d @ │ │ │ │ svceq 0x0002f826 │ │ │ │ adcmi sp, r7, #1073741885 @ 0x4000003d │ │ │ │ - bl 0x3895d4 │ │ │ │ + bl 0x3896d4 │ │ │ │ andcs r0, r0, r4, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - bl 0xfe9d35c4 │ │ │ │ + bl 0xfe9d36c4 │ │ │ │ addsmi r0, r7, #-1879048192 @ 0x90000000 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff8 │ │ │ │ @@ -265084,30 +265150,30 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strcs pc, [r1], #-963 @ 0xfffffc3d │ │ │ │ stccs 2, cr11, [r2], {223} @ 0xdf │ │ │ │ streq pc, [r1, -r7, lsl #2] │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ - b 0x14e4c00 │ │ │ │ + b 0x14e4d00 │ │ │ │ ldrmi r0, [r3], r7, asr #15 │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ @ instruction: 0x460d463c │ │ │ │ stmiacs r3!, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ - bl 0x15ac28 │ │ │ │ + bl 0x15ad28 │ │ │ │ @ instruction: 0xf8350a04 │ │ │ │ ldrbmi r0, [sl], -r2, lsl #22 │ │ │ │ @ instruction: 0xf7854641 │ │ │ │ - ldrbmi pc, [r5, #-3589] @ 0xfffff1fb @ │ │ │ │ + ldrbmi pc, [r5, #-3461] @ 0xfffff27b @ │ │ │ │ svceq 0x0002f826 │ │ │ │ adcmi sp, r7, #1073741885 @ 0x4000003d │ │ │ │ - bl 0x389650 │ │ │ │ + bl 0x389750 │ │ │ │ andcs r0, r0, r4, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - bl 0xfe9d3640 │ │ │ │ + bl 0xfe9d3740 │ │ │ │ addsmi r0, r7, #-1879048192 @ 0x90000000 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff8 │ │ │ │ @@ -265115,24 +265181,24 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strcs pc, [r1], #-963 @ 0xfffffc3d │ │ │ │ stccs 2, cr11, [r2], {223} @ 0xdf │ │ │ │ streq pc, [r1, -r7, lsl #2] │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ - b 0x14e4c7c │ │ │ │ + b 0x14e4d7c │ │ │ │ ldrmi r0, [r3], r7, asr #15 │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ @ instruction: 0x460d463c │ │ │ │ stmiacs r3!, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ streq pc, [r8], -r0, lsr #3 │ │ │ │ - beq 0x24de94 │ │ │ │ + beq 0x24df94 │ │ │ │ strdeq lr, [r2, -r5] │ │ │ │ @ instruction: 0x4642465b │ │ │ │ - cdp2 7, 12, cr15, cr6, cr5, {4} │ │ │ │ + cdp2 7, 4, cr15, cr6, cr5, {4} │ │ │ │ stmib r6!, {r0, r2, r4, r6, r8, sl, lr}^ │ │ │ │ mvnsle r0, r2, lsl #2 │ │ │ │ stmdble r9, {r0, r1, r2, r5, r7, r9, lr} │ │ │ │ movweq lr, #19209 @ 0x4b09 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r3, r8, lr │ │ │ │ andeq lr, r9, #166912 @ 0x28c00 │ │ │ │ @@ -265146,24 +265212,24 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strcs pc, [r1], #-963 @ 0xfffffc3d │ │ │ │ stccs 2, cr11, [r2], {223} @ 0xdf │ │ │ │ streq pc, [r1, -r7, lsl #2] │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ - b 0x14e4cf8 │ │ │ │ + b 0x14e4df8 │ │ │ │ ldrmi r0, [r3], r7, asr #15 │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ @ instruction: 0x460d463c │ │ │ │ stmiacs r3!, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ streq pc, [r8], -r0, lsr #3 │ │ │ │ - beq 0x24df10 │ │ │ │ + beq 0x24e010 │ │ │ │ strdeq lr, [r2, -r5] │ │ │ │ @ instruction: 0x4642465b │ │ │ │ - cdp2 7, 11, cr15, cr4, cr5, {4} │ │ │ │ + cdp2 7, 3, cr15, cr4, cr5, {4} │ │ │ │ stmib r6!, {r0, r2, r4, r6, r8, sl, lr}^ │ │ │ │ mvnsle r0, r2, lsl #2 │ │ │ │ stmdble r9, {r0, r1, r2, r5, r7, r9, lr} │ │ │ │ movweq lr, #19209 @ 0x4b09 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r3, r8, lr │ │ │ │ andeq lr, r9, #166912 @ 0x28c00 │ │ │ │ @@ -265177,30 +265243,30 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strcs pc, [r1], #-963 @ 0xfffffc3d │ │ │ │ stccs 2, cr11, [r2], {223} @ 0xdf │ │ │ │ streq pc, [r1, -r7, lsl #2] │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ - b 0x14e4d74 │ │ │ │ + b 0x14e4e74 │ │ │ │ ldrmi r0, [r3], r7, asr #15 │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ @ instruction: 0x460d463c │ │ │ │ stmiacs r3!, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ - bl 0x15af9c │ │ │ │ + bl 0x15b09c │ │ │ │ @ instruction: 0xf8550a04 │ │ │ │ ldrbmi r0, [sl], -r4, lsl #22 │ │ │ │ @ instruction: 0xf7854641 │ │ │ │ - ldrbmi pc, [r5, #-2873] @ 0xfffff4c7 @ │ │ │ │ + ldrbmi pc, [r5, #-2745] @ 0xfffff547 @ │ │ │ │ svceq 0x0004f846 │ │ │ │ adcmi sp, r7, #1073741885 @ 0x4000003d │ │ │ │ - bl 0x3897c4 │ │ │ │ + bl 0x3898c4 │ │ │ │ andcs r0, r0, r4, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - bl 0xfe9d37b4 │ │ │ │ + bl 0xfe9d38b4 │ │ │ │ addsmi r0, r7, #-1879048192 @ 0x90000000 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff8 │ │ │ │ @@ -265208,30 +265274,30 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strcs pc, [r1], #-963 @ 0xfffffc3d │ │ │ │ stccs 2, cr11, [r2], {223} @ 0xdf │ │ │ │ streq pc, [r1, -r7, lsl #2] │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ - b 0x14e4df0 │ │ │ │ + b 0x14e4ef0 │ │ │ │ ldrmi r0, [r3], r7, asr #15 │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ @ instruction: 0x460d463c │ │ │ │ stmiacs r3!, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ - bl 0x15b018 │ │ │ │ + bl 0x15b118 │ │ │ │ @ instruction: 0xf8550a04 │ │ │ │ ldrbmi r0, [sl], -r4, lsl #22 │ │ │ │ @ instruction: 0xf7854641 │ │ │ │ - ldrbmi pc, [r5, #-3015] @ 0xfffff439 @ │ │ │ │ + ldrbmi pc, [r5, #-2887] @ 0xfffff4b9 @ │ │ │ │ svceq 0x0004f846 │ │ │ │ adcmi sp, r7, #1073741885 @ 0x4000003d │ │ │ │ - bl 0x389840 │ │ │ │ + bl 0x389940 │ │ │ │ andcs r0, r0, r4, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - bl 0xfe9d3830 │ │ │ │ + bl 0xfe9d3930 │ │ │ │ addsmi r0, r7, #-1879048192 @ 0x90000000 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff8 │ │ │ │ @@ -265239,30 +265305,30 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strcs pc, [r1], #-963 @ 0xfffffc3d │ │ │ │ stccs 2, cr11, [r2], {223} @ 0xdf │ │ │ │ streq pc, [r1, -r7, lsl #2] │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ - b 0x14e4e6c │ │ │ │ + b 0x14e4f6c │ │ │ │ ldrmi r0, [r3], r7, asr #15 │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ @ instruction: 0x460d463c │ │ │ │ stmiacs r3!, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ - bl 0x15ae94 │ │ │ │ + bl 0x15af94 │ │ │ │ @ instruction: 0xf8350a04 │ │ │ │ ldrbmi r0, [sl], -r2, lsl #22 │ │ │ │ @ instruction: 0xf7854641 │ │ │ │ - ldrbmi pc, [r5, #-3071] @ 0xfffff401 @ │ │ │ │ + ldrbmi pc, [r5, #-2943] @ 0xfffff481 @ │ │ │ │ svceq 0x0002f826 │ │ │ │ adcmi sp, r7, #1073741885 @ 0x4000003d │ │ │ │ - bl 0x3898bc │ │ │ │ + bl 0x3899bc │ │ │ │ andcs r0, r0, r4, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - bl 0xfe9d38ac │ │ │ │ + bl 0xfe9d39ac │ │ │ │ addsmi r0, r7, #-1879048192 @ 0x90000000 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff8 │ │ │ │ @@ -265270,30 +265336,30 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strcs pc, [r1], #-963 @ 0xfffffc3d │ │ │ │ stccs 2, cr11, [r2], {223} @ 0xdf │ │ │ │ streq pc, [r1, -r7, lsl #2] │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ - b 0x14e4ee8 │ │ │ │ + b 0x14e4fe8 │ │ │ │ ldrmi r0, [r3], r7, asr #15 │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ @ instruction: 0x460d463c │ │ │ │ stmiacs r3!, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ - bl 0x15af10 │ │ │ │ + bl 0x15b010 │ │ │ │ @ instruction: 0xf8350a04 │ │ │ │ ldrbmi r0, [sl], -r2, lsl #22 │ │ │ │ @ instruction: 0xf7854641 │ │ │ │ - ldrbmi pc, [r5, #-3265] @ 0xfffff33f @ │ │ │ │ + ldrbmi pc, [r5, #-3137] @ 0xfffff3bf @ │ │ │ │ svceq 0x0002f826 │ │ │ │ adcmi sp, r7, #1073741885 @ 0x4000003d │ │ │ │ - bl 0x389938 │ │ │ │ + bl 0x389a38 │ │ │ │ andcs r0, r0, r4, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - bl 0xfe9d3928 │ │ │ │ + bl 0xfe9d3a28 │ │ │ │ addsmi r0, r7, #-1879048192 @ 0x90000000 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff8 │ │ │ │ @@ -265301,25 +265367,25 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strcs pc, [r1], #-963 @ 0xfffffc3d │ │ │ │ stccs 2, cr11, [r2], {223} @ 0xdf │ │ │ │ streq pc, [r1, -r7, lsl #2] │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ - b 0x14e4f64 │ │ │ │ + b 0x14e5064 │ │ │ │ ldrmi r0, [r0], r7, asr #15 │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ @ instruction: 0x460d463c │ │ │ │ streq pc, [r8], -r0, lsr #3 │ │ │ │ - beq 0x24e178 │ │ │ │ + beq 0x24e278 │ │ │ │ mullt r2, r2, r8 │ │ │ │ umullsvc r1, r3, fp, r2 │ │ │ │ strdeq lr, [r2, -r5] │ │ │ │ andcs r4, r0, #70254592 @ 0x4300000 │ │ │ │ - @ instruction: 0xf858f785 │ │ │ │ + @ instruction: 0xffd8f784 │ │ │ │ stmib r6!, {r0, r2, r4, r6, r8, sl, lr}^ │ │ │ │ mvnsle r0, r2, lsl #2 │ │ │ │ @ instruction: 0xf88842a7 │ │ │ │ stmdble r9, {r1, ip, sp, pc} │ │ │ │ movweq lr, #19209 @ 0x4b09 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r3, r8, lr │ │ │ │ @@ -265334,25 +265400,25 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strcs pc, [r1], #-963 @ 0xfffffc3d │ │ │ │ stccs 2, cr11, [r2], {223} @ 0xdf │ │ │ │ streq pc, [r1, -r7, lsl #2] │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ - b 0x14e4fe8 │ │ │ │ + b 0x14e50e8 │ │ │ │ ldrmi r0, [r0], r7, asr #15 │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ @ instruction: 0x460d463c │ │ │ │ streq pc, [r8], -r0, lsr #3 │ │ │ │ - beq 0x24e1fc │ │ │ │ + beq 0x24e2fc │ │ │ │ mullt r2, r2, r8 │ │ │ │ umullsvc r1, r3, fp, r2 │ │ │ │ strdeq lr, [r2, -r5] │ │ │ │ andcs r4, r0, #70254592 @ 0x4300000 │ │ │ │ - @ instruction: 0xf94af785 │ │ │ │ + @ instruction: 0xf8caf785 │ │ │ │ stmib r6!, {r0, r2, r4, r6, r8, sl, lr}^ │ │ │ │ mvnsle r0, r2, lsl #2 │ │ │ │ @ instruction: 0xf88842a7 │ │ │ │ stmdble r9, {r1, ip, sp, pc} │ │ │ │ movweq lr, #19209 @ 0x4b09 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r3, r8, lr │ │ │ │ @@ -265367,32 +265433,32 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strcs pc, [r1], #-963 @ 0xfffffc3d │ │ │ │ stccs 2, cr11, [r2], {223} @ 0xdf │ │ │ │ streq pc, [r1, -r7, lsl #2] │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ - b 0x14e506c │ │ │ │ + b 0x14e516c │ │ │ │ ldrmi r0, [r0], r7, asr #15 │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ @ instruction: 0x460d463c │ │ │ │ - bl 0x15b290 │ │ │ │ + bl 0x15b390 │ │ │ │ @ instruction: 0xf8920a04 │ │ │ │ addsne fp, fp, #2 │ │ │ │ @ instruction: 0xf8557093 │ │ │ │ strbmi r0, [r2], -r4, lsl #22 │ │ │ │ @ instruction: 0xf7852100 │ │ │ │ - ldrbmi pc, [r5, #-2513] @ 0xfffff62f @ │ │ │ │ + ldrbmi pc, [r5, #-2385] @ 0xfffff6af @ │ │ │ │ svceq 0x0004f846 │ │ │ │ adcmi sp, r7, #1073741885 @ 0x4000003d │ │ │ │ andlt pc, r2, r8, lsl #17 │ │ │ │ - bl 0x389ac4 │ │ │ │ + bl 0x389bc4 │ │ │ │ andcs r0, r0, r4, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - bl 0xfe9d3ab4 │ │ │ │ + bl 0xfe9d3bb4 │ │ │ │ addsmi r0, r7, #-1879048192 @ 0x90000000 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff8 │ │ │ │ @@ -265400,32 +265466,32 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strcs pc, [r1], #-963 @ 0xfffffc3d │ │ │ │ stccs 2, cr11, [r2], {223} @ 0xdf │ │ │ │ streq pc, [r1, -r7, lsl #2] │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ - b 0x14e50f0 │ │ │ │ + b 0x14e51f0 │ │ │ │ ldrmi r0, [r0], r7, asr #15 │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ @ instruction: 0x460d463c │ │ │ │ - bl 0x15b314 │ │ │ │ + bl 0x15b414 │ │ │ │ @ instruction: 0xf8920a04 │ │ │ │ addsne fp, fp, #2 │ │ │ │ @ instruction: 0xf8557093 │ │ │ │ strbmi r0, [r2], -r4, lsl #22 │ │ │ │ @ instruction: 0xf7852100 │ │ │ │ - ldrbmi pc, [r5, #-2651] @ 0xfffff5a5 @ │ │ │ │ + ldrbmi pc, [r5, #-2523] @ 0xfffff625 @ │ │ │ │ svceq 0x0004f846 │ │ │ │ adcmi sp, r7, #1073741885 @ 0x4000003d │ │ │ │ andlt pc, r2, r8, lsl #17 │ │ │ │ - bl 0x389b48 │ │ │ │ + bl 0x389c48 │ │ │ │ andcs r0, r0, r4, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - bl 0xfe9d3b38 │ │ │ │ + bl 0xfe9d3c38 │ │ │ │ addsmi r0, r7, #-1879048192 @ 0x90000000 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff8 │ │ │ │ @@ -265433,32 +265499,32 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strcs pc, [r1], #-963 @ 0xfffffc3d │ │ │ │ stccs 2, cr11, [r2], {223} @ 0xdf │ │ │ │ streq pc, [r1, -r7, lsl #2] │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ - b 0x14e5174 │ │ │ │ + b 0x14e5274 │ │ │ │ ldrmi r0, [r0], r7, asr #15 │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ @ instruction: 0x460d463c │ │ │ │ - bl 0x15b198 │ │ │ │ + bl 0x15b298 │ │ │ │ @ instruction: 0xf8920a04 │ │ │ │ addsne fp, fp, #2 │ │ │ │ @ instruction: 0xf8357093 │ │ │ │ strbmi r0, [r2], -r2, lsl #22 │ │ │ │ @ instruction: 0xf7852100 │ │ │ │ - ldrbmi pc, [r5, #-2719] @ 0xfffff561 @ │ │ │ │ + ldrbmi pc, [r5, #-2591] @ 0xfffff5e1 @ │ │ │ │ svceq 0x0002f826 │ │ │ │ adcmi sp, r7, #1073741885 @ 0x4000003d │ │ │ │ andlt pc, r2, r8, lsl #17 │ │ │ │ - bl 0x389bcc │ │ │ │ + bl 0x389ccc │ │ │ │ andcs r0, r0, r4, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - bl 0xfe9d3bbc │ │ │ │ + bl 0xfe9d3cbc │ │ │ │ addsmi r0, r7, #-1879048192 @ 0x90000000 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff8 │ │ │ │ @@ -265466,32 +265532,32 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strcs pc, [r1], #-963 @ 0xfffffc3d │ │ │ │ stccs 2, cr11, [r2], {223} @ 0xdf │ │ │ │ streq pc, [r1, -r7, lsl #2] │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ - b 0x14e51f8 │ │ │ │ + b 0x14e52f8 │ │ │ │ ldrmi r0, [r0], r7, asr #15 │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ @ instruction: 0x460d463c │ │ │ │ - bl 0x15b21c │ │ │ │ + bl 0x15b31c │ │ │ │ @ instruction: 0xf8920a04 │ │ │ │ addsne fp, fp, #2 │ │ │ │ @ instruction: 0xf8357093 │ │ │ │ strbmi r0, [r2], -r2, lsl #22 │ │ │ │ @ instruction: 0xf7852100 │ │ │ │ - ldrbmi pc, [r5, #-2909] @ 0xfffff4a3 @ │ │ │ │ + ldrbmi pc, [r5, #-2781] @ 0xfffff523 @ │ │ │ │ svceq 0x0002f826 │ │ │ │ adcmi sp, r7, #1073741885 @ 0x4000003d │ │ │ │ andlt pc, r2, r8, lsl #17 │ │ │ │ - bl 0x389c50 │ │ │ │ + bl 0x389d50 │ │ │ │ andcs r0, r0, r4, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - bl 0xfe9d3c40 │ │ │ │ + bl 0xfe9d3d40 │ │ │ │ addsmi r0, r7, #-1879048192 @ 0x90000000 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff8 │ │ │ │ @@ -265499,24 +265565,24 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strcs pc, [r1], #-963 @ 0xfffffc3d │ │ │ │ stccs 2, cr11, [r2], {223} @ 0xdf │ │ │ │ streq pc, [r1, -r7, lsl #2] │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ - b 0x14e527c │ │ │ │ + b 0x14e537c │ │ │ │ ldrmi r0, [r0], r7, asr #15 │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ @ instruction: 0x460d463c │ │ │ │ - bl 0x15b2a0 │ │ │ │ + bl 0x15b3a0 │ │ │ │ @ instruction: 0xf8920a04 │ │ │ │ addsne fp, fp, #2 │ │ │ │ @ instruction: 0xf8357093 │ │ │ │ strbmi r0, [r1], -r2, lsl #22 │ │ │ │ - @ instruction: 0xffa4f785 │ │ │ │ + @ instruction: 0xff24f785 │ │ │ │ svceq 0x0002f826 │ │ │ │ mvnsle r4, r5, asr r5 │ │ │ │ @ instruction: 0xf88842a7 │ │ │ │ stmdble r9, {r1, ip, sp, pc} │ │ │ │ movweq lr, #19209 @ 0x4b09 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r3, r8, lr │ │ │ │ @@ -265531,24 +265597,24 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strcs pc, [r1], #-963 @ 0xfffffc3d │ │ │ │ stccs 2, cr11, [r2], {223} @ 0xdf │ │ │ │ streq pc, [r1, -r7, lsl #2] │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ - b 0x14e52fc │ │ │ │ + b 0x14e53fc │ │ │ │ ldrmi r0, [r0], r7, asr #15 │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ @ instruction: 0x460d463c │ │ │ │ - bl 0x15b520 │ │ │ │ + bl 0x15b620 │ │ │ │ @ instruction: 0xf8920a04 │ │ │ │ addsne fp, fp, #2 │ │ │ │ @ instruction: 0xf8557093 │ │ │ │ strbmi r0, [r1], -r4, lsl #22 │ │ │ │ - @ instruction: 0xff80f785 │ │ │ │ + @ instruction: 0xff00f785 │ │ │ │ svceq 0x0004f846 │ │ │ │ mvnsle r4, r5, asr r5 │ │ │ │ @ instruction: 0xf88842a7 │ │ │ │ stmdble r9, {r1, ip, sp, pc} │ │ │ │ movweq lr, #19209 @ 0x4b09 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r3, r8, lr │ │ │ │ @@ -265557,58 +265623,58 @@ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f8e8bd │ │ │ │ stccs 3, cr15, [r1], {195} @ 0xc3 │ │ │ │ @ instruction: 0xf1bcb570 │ │ │ │ - blx 0x18d7568 │ │ │ │ + blx 0x18d7668 │ │ │ │ svclt 0x0018fe83 │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ mvnscc pc, r1, lsl #2 │ │ │ │ - b 0x15035d4 │ │ │ │ + b 0x15036d4 │ │ │ │ @ instruction: 0xf1020ccc │ │ │ │ - b 0x14e0578 │ │ │ │ + b 0x14e0678 │ │ │ │ svclt 0x00120ece │ │ │ │ ldrbtmi r4, [r6], -r6, ror #12 │ │ │ │ strmi r4, [lr], #-1780 @ 0xfffff90c │ │ │ │ @ instruction: 0xf9111e44 │ │ │ │ @ instruction: 0xf9123f01 │ │ │ │ addmi r5, lr, #1, 30 │ │ │ │ vqrdmlah.s d15, d5, d3 │ │ │ │ @ instruction: 0x2323ea4f │ │ │ │ svccc 0x0001f804 │ │ │ │ strbmi sp, [r6, #499]! @ 0x1f3 │ │ │ │ - bl 0x149dc8 │ │ │ │ + bl 0x149ec8 │ │ │ │ strcs r0, [r0], #-780 @ 0xfffffcf4 │ │ │ │ stmia r3!, {r8, sl, sp}^ │ │ │ │ - bne 0x7a4dbc │ │ │ │ + bne 0x7a4ebc │ │ │ │ ldmle sl!, {r1, r2, r4, r7, r8, sl, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd70 │ │ │ │ stccs 3, cr15, [r1], {195} @ 0xc3 │ │ │ │ @ instruction: 0xf1bcb570 │ │ │ │ - blx 0x18d75dc │ │ │ │ + blx 0x18d76dc │ │ │ │ svclt 0x0018fe83 │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ andeq pc, r2, #-2147483608 @ 0x80000028 │ │ │ │ - b 0x1503648 │ │ │ │ + b 0x1503748 │ │ │ │ @ instruction: 0xf1a00ccc │ │ │ │ - b 0x14d49f8 │ │ │ │ + b 0x14d4af8 │ │ │ │ svclt 0x00120ece │ │ │ │ ldrbtmi r4, [r6], -r6, ror #12 │ │ │ │ strmi r4, [lr], #-1780 @ 0xfffff90c │ │ │ │ - blpl 0x1d1ec4 │ │ │ │ + blpl 0x1d1fc4 │ │ │ │ svccc 0x0002f832 │ │ │ │ - blx 0x5e44ce │ │ │ │ - b 0x1510620 │ │ │ │ + blx 0x5e45ce │ │ │ │ + b 0x1510720 │ │ │ │ @ instruction: 0xf8244323 │ │ │ │ mvnsle r3, r2, lsl #30 │ │ │ │ stmdble r8, {r1, r2, r5, r6, r7, r8, sl, lr} │ │ │ │ movweq lr, #51968 @ 0xcb00 │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ strmi lr, [r2, #-2275] @ 0xfffff71d │ │ │ │ ldrmi r1, [r6, #2586] @ 0xa1a │ │ │ │ @@ -265624,23 +265690,23 @@ │ │ │ │ strmi r0, [r4], -r1, lsl #10 │ │ │ │ sbcseq fp, fp, r8, lsl pc │ │ │ │ cdpeq 1, 0, cr15, cr4, cr2, {5} │ │ │ │ strbeq lr, [r5, #2639] @ 0xa4f │ │ │ │ sadd16mi fp, pc, r2 @ │ │ │ │ strtmi r4, [fp], -pc, lsr #12 │ │ │ │ svcne 0x0006440f │ │ │ │ - blcs 0x251bb0 │ │ │ │ + blcs 0x251cb0 │ │ │ │ svceq 0x0004f85e │ │ │ │ - blx 0xfe12455a │ │ │ │ + blx 0xfe12465a │ │ │ │ @ instruction: 0xf846c202 │ │ │ │ mvnsle r2, r4, lsl #30 │ │ │ │ stmdble r7, {r0, r2, r3, r4, r7, r9, lr} │ │ │ │ andcs r4, r0, r3, lsr #8 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - blne 0x793e94 │ │ │ │ + blne 0x793f94 │ │ │ │ ldmle sl!, {r0, r2, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bdf0 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -265650,26 +265716,26 @@ │ │ │ │ @ instruction: 0xf883fa5f │ │ │ │ stmdavs r4!, {r0, r7, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9405 │ │ │ │ vraddhn.i16 d16, , q0 │ │ │ │ stccs 4, cr2, [r2], {1} │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ - b 0x14e5308 │ │ │ │ + b 0x14e5408 │ │ │ │ strmi r0, [r6], -r8, asr #17 │ │ │ │ rsceq fp, r4, r5, lsl pc │ │ │ │ strtmi r4, [r2], r2, asr #13 │ │ │ │ strmi r4, [sl], #1604 @ 0x644 │ │ │ │ streq pc, [r8, -r2, lsr #3] │ │ │ │ andcs r2, r0, #0, 6 │ │ │ │ movwcs lr, #10701 @ 0x29cd │ │ │ │ - blvc 0x1cf150 │ │ │ │ + blvc 0x1cf250 │ │ │ │ ldm r5!, {r0, r4, r5, r9, sl, lr}^ │ │ │ │ stmdage r2, {r1, r8, r9, sp} │ │ │ │ - blvc 0x14f134 │ │ │ │ + blvc 0x14f234 │ │ │ │ @ instruction: 0xf04f3708 │ │ │ │ @ instruction: 0x3608fbd1 │ │ │ │ mvnsle r4, r5, asr r5 │ │ │ │ stmdble r9, {r5, r7, r8, sl, lr} │ │ │ │ movweq lr, #19209 @ 0x4b09 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r3, r8, lr │ │ │ │ @@ -265684,58 +265750,58 @@ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ @ instruction: 0xf842f1a6 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ stccs 3, cr15, [r1], {195} @ 0xc3 │ │ │ │ @ instruction: 0xf1bcb570 │ │ │ │ - blx 0x18d7764 │ │ │ │ + blx 0x18d7864 │ │ │ │ svclt 0x0018fe83 │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ mvnscc pc, r1, lsl #2 │ │ │ │ - b 0x15037d0 │ │ │ │ + b 0x15038d0 │ │ │ │ @ instruction: 0xf1020ccc │ │ │ │ - b 0x14e0774 │ │ │ │ + b 0x14e0874 │ │ │ │ svclt 0x00120ece │ │ │ │ ldrbtmi r4, [r6], -r6, ror #12 │ │ │ │ strmi r4, [lr], #-1780 @ 0xfffff90c │ │ │ │ @ instruction: 0xf8111e44 │ │ │ │ @ instruction: 0xf8123f01 │ │ │ │ addmi r5, lr, #1, 30 │ │ │ │ vqrdmulh.s d15, d3, d5 │ │ │ │ tstcs r3, #323584 @ 0x4f000 │ │ │ │ svccc 0x0001f804 │ │ │ │ strbmi sp, [r6, #499]! @ 0x1f3 │ │ │ │ - bl 0x149fc4 │ │ │ │ + bl 0x14a0c4 │ │ │ │ strcs r0, [r0], #-780 @ 0xfffffcf4 │ │ │ │ stmia r3!, {r8, sl, sp}^ │ │ │ │ - bne 0x7a4fb8 │ │ │ │ + bne 0x7a50b8 │ │ │ │ ldmle sl!, {r1, r2, r4, r7, r8, sl, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd70 │ │ │ │ stccs 3, cr15, [r1], {195} @ 0xc3 │ │ │ │ @ instruction: 0xf1bcb570 │ │ │ │ - blx 0x18d77d8 │ │ │ │ + blx 0x18d78d8 │ │ │ │ svclt 0x0018fe83 │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ andeq pc, r2, #-2147483608 @ 0x80000028 │ │ │ │ - b 0x1503844 │ │ │ │ + b 0x1503944 │ │ │ │ @ instruction: 0xf1a00ccc │ │ │ │ - b 0x14d4bf4 │ │ │ │ + b 0x14d4cf4 │ │ │ │ svclt 0x00120ece │ │ │ │ ldrbtmi r4, [r6], -r6, ror #12 │ │ │ │ strmi r4, [lr], #-1780 @ 0xfffff90c │ │ │ │ - blpl 0x1d1cc0 │ │ │ │ + blpl 0x1d1dc0 │ │ │ │ svccc 0x0002f832 │ │ │ │ - blx 0x2646ca │ │ │ │ - b 0x1510814 │ │ │ │ + blx 0x2647ca │ │ │ │ + b 0x1510914 │ │ │ │ @ instruction: 0xf8244313 │ │ │ │ mvnsle r3, r2, lsl #30 │ │ │ │ stmdble r8, {r1, r2, r5, r6, r7, r8, sl, lr} │ │ │ │ movweq lr, #51968 @ 0xcb00 │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ strmi lr, [r2, #-2275] @ 0xfffff71d │ │ │ │ ldrmi r1, [r6, #2586] @ 0xa1a │ │ │ │ @@ -265751,23 +265817,23 @@ │ │ │ │ strmi r0, [r4], -r1, lsl #10 │ │ │ │ sbcseq fp, fp, r8, lsl pc │ │ │ │ cdpeq 1, 0, cr15, cr4, cr2, {5} │ │ │ │ strbeq lr, [r5, #2639] @ 0xa4f │ │ │ │ sadd16mi fp, pc, r2 @ │ │ │ │ strtmi r4, [fp], -pc, lsr #12 │ │ │ │ svcne 0x0006440f │ │ │ │ - bleq 0x251dac │ │ │ │ + bleq 0x251eac │ │ │ │ svccs 0x0004f85e │ │ │ │ - blx 0xfe924756 │ │ │ │ + blx 0xfe924856 │ │ │ │ @ instruction: 0xf846c202 │ │ │ │ mvnsle r2, r4, lsl #30 │ │ │ │ stmdble r7, {r0, r2, r3, r4, r7, r9, lr} │ │ │ │ andcs r4, r0, r3, lsr #8 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - blne 0x794090 │ │ │ │ + blne 0x794190 │ │ │ │ ldmle sl!, {r0, r2, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bdf0 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -265777,26 +265843,26 @@ │ │ │ │ @ instruction: 0xf883fa5f │ │ │ │ stmdavs r4!, {r0, r7, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9405 │ │ │ │ vraddhn.i16 d16, , q0 │ │ │ │ stccs 4, cr2, [r2], {1} │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ - b 0x14e5504 │ │ │ │ + b 0x14e5604 │ │ │ │ strmi r0, [r6], -r8, asr #17 │ │ │ │ rsceq fp, r4, r5, lsl pc │ │ │ │ strtmi r4, [r2], r2, asr #13 │ │ │ │ strmi r4, [sl], #1604 @ 0x644 │ │ │ │ streq pc, [r8, -r2, lsr #3] │ │ │ │ andcs r2, r0, #0, 6 │ │ │ │ movwcs lr, #10701 @ 0x29cd │ │ │ │ - blvc 0x1cf34c │ │ │ │ + blvc 0x1cf44c │ │ │ │ ldm r5!, {r0, r4, r5, r9, sl, lr}^ │ │ │ │ stmdage r2, {r1, r8, r9, sp} │ │ │ │ - blvc 0x14f330 │ │ │ │ + blvc 0x14f430 │ │ │ │ @ instruction: 0xf04f3708 │ │ │ │ strcc pc, [r8], -r3, lsr #21 │ │ │ │ mvnsle r4, r5, asr r5 │ │ │ │ stmdble r9, {r5, r7, r8, sl, lr} │ │ │ │ movweq lr, #19209 @ 0x4b09 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r3, r8, lr │ │ │ │ @@ -265811,99 +265877,99 @@ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ @ instruction: 0xff44f1a5 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ strcs pc, [r1, #-963] @ 0xfffffc3d │ │ │ │ - blx 0x18df160 │ │ │ │ + blx 0x18df260 │ │ │ │ svclt 0x0018fe83 │ │ │ │ @ instruction: 0xf10e3501 │ │ │ │ addlt r0, r5, r1, lsl #28 │ │ │ │ strcs pc, [r5], r3, asr #7 │ │ │ │ - b 0x15039cc │ │ │ │ - b 0x14d6084 │ │ │ │ + b 0x1503acc │ │ │ │ + b 0x14d6184 │ │ │ │ @ instruction: 0xf1a20ece │ │ │ │ @ instruction: 0xf1c60408 │ │ │ │ svclt 0x00140200 │ │ │ │ ldrbtmi r4, [r7], -r7, asr #12 │ │ │ │ eorseq pc, pc, #2 │ │ │ │ streq pc, [r8, #-416] @ 0xfffffe60 │ │ │ │ - beq 0x9504a4 │ │ │ │ - bleq 0x950428 │ │ │ │ + beq 0x9505a4 │ │ │ │ + bleq 0x950528 │ │ │ │ ldrbtmi fp, [r0], r8, lsl #30 │ │ │ │ stmib sp, {r0, r1, r2, r3, sl, lr}^ │ │ │ │ strls r8, [r0, -r1, lsl #28] │ │ │ │ @ instruction: 0xf8549003 │ │ │ │ @ instruction: 0xf1a20f08 │ │ │ │ ldmib r1, {r5, r9, sl, fp}^ │ │ │ │ @ instruction: 0xf1c2c300 │ │ │ │ tstcc r8, r0, lsr #16 │ │ │ │ - b 0xfe42df50 │ │ │ │ + b 0xfe42e050 │ │ │ │ rsbsmi r0, fp, r0 │ │ │ │ stc2 10, cr15, [r6], {32} @ │ │ │ │ vseleq.f32 s30, s28, s0 │ │ │ │ @ instruction: 0xf90afa03 │ │ │ │ @ instruction: 0x0c09ea4c │ │ │ │ @ instruction: 0xf90bfa23 │ │ │ │ @ instruction: 0xf808fa20 │ │ │ │ @ instruction: 0x0c09ea4c │ │ │ │ - b 0x1424018 │ │ │ │ + b 0x1424118 │ │ │ │ @ instruction: 0xf8450000 │ │ │ │ - blx 0x1d7a00 │ │ │ │ - b 0x114fdec │ │ │ │ + blx 0x1d7b00 │ │ │ │ + b 0x114feec │ │ │ │ rscsmi r0, r3, lr │ │ │ │ andeq lr, r8, r0, asr #20 │ │ │ │ rsbvs r4, fp, r3, lsl #6 │ │ │ │ addsmi r9, r9, #0, 22 │ │ │ │ ldmib sp, {r0, r1, r4, r6, r7, r8, ip, lr, pc}^ │ │ │ │ stmdals r3, {r0, r9, sl, fp, pc} │ │ │ │ stmdble r8, {r1, r2, r6, r7, r8, sl, lr} │ │ │ │ strcs r4, [r0], #-1152 @ 0xfffffb80 │ │ │ │ stmia r8!, {r8, sl, sp}^ │ │ │ │ - bl 0xfeb25214 │ │ │ │ + bl 0xfeb25314 │ │ │ │ ldrmi r0, [lr, #768] @ 0x300 │ │ │ │ strdlt sp, [r5], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec6b02c │ │ │ │ + bl 0xfec6b12c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ - stclne 6, cr15, [r9], #276 @ 0x114 │ │ │ │ + stclcs 6, cr15, [r9], #276 @ 0x114 │ │ │ │ ldceq 2, cr15, [r0], {192} @ 0xc0 │ │ │ │ strls r9, [r0], #-3076 @ 0xfffff3fc │ │ │ │ andgt pc, r4, sp, asr #17 │ │ │ │ mcr2 7, 0, pc, cr8, cr1, {7} @ │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec6b064 │ │ │ │ + bl 0xfec6b164 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ - stccs 6, cr15, [sp], {69} @ 0x45 │ │ │ │ + stccc 6, cr15, [sp], {69} @ 0x45 │ │ │ │ ldceq 2, cr15, [r0], {192} @ 0xc0 │ │ │ │ strls r9, [r0], #-3076 @ 0xfffff3fc │ │ │ │ andgt pc, r4, sp, asr #17 │ │ │ │ stc2l 7, cr15, [ip, #964]! @ 0x3c4 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec6b09c │ │ │ │ + bl 0xfec6b19c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ - ldccs 6, cr15, [r1], #-276 @ 0xfffffeec │ │ │ │ + ldccc 6, cr15, [r1], #-276 @ 0xfffffeec │ │ │ │ ldceq 2, cr15, [r0], {192} @ 0xc0 │ │ │ │ strls r9, [r0], #-3076 @ 0xfffff3fc │ │ │ │ andgt pc, r4, sp, asr #17 │ │ │ │ ldc2l 7, cr15, [r0, #964] @ 0x3c4 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @@ -265963,91 +266029,91 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r6], -sp, lsl #12 │ │ │ │ ldrmi r4, [sl], -r0, lsl #13 │ │ │ │ strteq r0, [r8], #-1073 @ 0xfffffbcf │ │ │ │ @ instruction: 0xf710461c │ │ │ │ - @ instruction: 0x4607fe3f │ │ │ │ + @ instruction: 0x4607fdbf │ │ │ │ @ instruction: 0xf6cf2000 │ │ │ │ @ instruction: 0x462270ff │ │ │ │ tsteq r0, r6, lsl #20 │ │ │ │ @ instruction: 0xf7104028 │ │ │ │ - @ instruction: 0x4622fe35 │ │ │ │ + @ instruction: 0x4622fdb5 │ │ │ │ ldrtmi r4, [r8], -r1, lsl #12 │ │ │ │ - cdp2 7, 3, cr15, cr2, cr15, {0} │ │ │ │ + ldc2 7, cr15, [r2, #60]! @ 0x3c │ │ │ │ strmi r4, [r1], -r2, lsr #12 │ │ │ │ pop {r6, r9, sl, lr} │ │ │ │ @ instruction: 0xf70f41f0 │ │ │ │ - svclt 0x0000be2b │ │ │ │ + svclt 0x0000bdab │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ ldrmi r4, [r1], -sp, lsl #12 │ │ │ │ ldrmi fp, [ip], -fp, lsl #1 │ │ │ │ - b 0x14d50bc │ │ │ │ - b 0x14e6058 │ │ │ │ + b 0x14d51bc │ │ │ │ + b 0x14e6158 │ │ │ │ @ instruction: 0xf0274911 │ │ │ │ streq r4, [fp], #-1536 @ 0xfffffa00 │ │ │ │ - b 0x14fa860 │ │ │ │ - b 0x14e6034 │ │ │ │ + b 0x14fa960 │ │ │ │ + b 0x14e6134 │ │ │ │ @ instruction: 0xf1b64909 │ │ │ │ strdls r4, [r5], -pc @ │ │ │ │ stmdale r7, {r3, r8, r9, ip, pc} │ │ │ │ @ instruction: 0xf6c72300 │ │ │ │ - b 0x271024 │ │ │ │ + b 0x271124 │ │ │ │ @ instruction: 0xf1b00003 │ │ │ │ stmdble sp, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ ldrtmi r4, [r8], -r1, lsr #12 │ │ │ │ - mcrr2 7, 0, pc, r8, cr15 @ │ │ │ │ + blx 0xff351d76 │ │ │ │ suble r2, r2, r0, lsl #16 │ │ │ │ strtmi r9, [r2], -r5, lsl #16 │ │ │ │ andlt r4, fp, r9, lsr r6 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ - ldcllt 7, cr15, [r6, #60]! @ 0x3c │ │ │ │ + ldcllt 7, cr15, [r6, #-60]! @ 0xffffffc4 │ │ │ │ @ instruction: 0xf0200408 │ │ │ │ @ instruction: 0xf1b04000 │ │ │ │ stmiale fp!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, fp, lr}^ │ │ │ │ @ instruction: 0xf1b14019 │ │ │ │ stmiale r7!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, fp, lr}^ │ │ │ │ @ instruction: 0x46214638 │ │ │ │ @ instruction: 0xf71c9209 │ │ │ │ - stmib sp, {r0, r1, r5, r6, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + stmib sp, {r0, r1, r5, r6, r7, r8, r9, fp, ip, sp, lr, pc}^ │ │ │ │ strbmi r0, [r0], -r6, lsl #2 │ │ │ │ strcs r4, [r0, #-1569] @ 0xfffff9df │ │ │ │ - mrrc2 7, 1, pc, ip, cr12 @ │ │ │ │ + blx 0xff851dea │ │ │ │ strmi r4, [r6], -pc, lsl #12 │ │ │ │ stmdals r8, {r0, r5, r9, sl, lr} │ │ │ │ - mrrc2 7, 1, pc, r6, cr12 @ │ │ │ │ + blx 0xff6d1df6 │ │ │ │ strmi r4, [fp], r2, lsl #13 │ │ │ │ strtmi r4, [r1], -r8, asr #12 │ │ │ │ - mrrc2 7, 1, pc, r0, cr12 @ │ │ │ │ + blx 0xff551e02 │ │ │ │ strmi r9, [r0], r9, lsl #20 │ │ │ │ ldrbmi r4, [fp], -r9, lsl #13 │ │ │ │ ldmib sp, {r9, ip, pc}^ │ │ │ │ ldrbmi r0, [r2], -r6, lsl #2 │ │ │ │ - mcr2 7, 2, pc, cr12, cr0, {0} @ │ │ │ │ + stc2l 7, cr15, [ip, #64] @ 0x40 │ │ │ │ stmib sp, {r1, r6, r9, sl, lr}^ │ │ │ │ strbmi r0, [fp], -r0, lsl #2 │ │ │ │ @ instruction: 0x46304639 │ │ │ │ strls r9, [r2, #-1027] @ 0xfffffbfd │ │ │ │ - mcr2 7, 6, pc, cr2, cr6, {0} @ │ │ │ │ + mcr2 7, 2, pc, cr2, cr6, {0} @ │ │ │ │ @ instruction: 0xf71c4622 │ │ │ │ - strmi pc, [r7], -r5, asr #25 │ │ │ │ + strmi pc, [r7], -r5, asr #24 │ │ │ │ @ instruction: 0x4621e7bc │ │ │ │ @ instruction: 0xf70f4640 │ │ │ │ - strdlt pc, [r8, -pc] │ │ │ │ + tstplt r8, pc, ror fp @ p-variant is OBSOLETE │ │ │ │ ldr r4, [r5, r7, asr #12]! │ │ │ │ strtmi r9, [r1], -r8, lsl #16 │ │ │ │ - blx 0xfff51d16 │ │ │ │ + blx 0x1f51e16 │ │ │ │ svcls 0x0008b108 │ │ │ │ strtmi lr, [r1], -lr, lsr #15 │ │ │ │ @ instruction: 0xf70f4648 │ │ │ │ - ldmdblt r8!, {r0, r4, r5, r6, r7, r8, r9, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmdblt r8!, {r0, r4, r5, r6, r8, r9, fp, ip, sp, lr, pc}^ │ │ │ │ svcmi 0x00fff1b6 │ │ │ │ strmi sp, [r3], -r6, lsr #17 │ │ │ │ mvnsvc pc, #208666624 @ 0xc700000 │ │ │ │ @ instruction: 0xf1b3402b │ │ │ │ stmiale r7!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, fp, lr}^ │ │ │ │ @ instruction: 0xf0239b08 │ │ │ │ @ instruction: 0xf1b34300 │ │ │ │ @@ -266069,15 +266135,15 @@ │ │ │ │ @ instruction: 0xf1052b02 │ │ │ │ svclt 0x00180501 │ │ │ │ strls r3, [ip], #-769 @ 0xfffffcff │ │ │ │ strbeq lr, [r5, #2639] @ 0xa4f │ │ │ │ strmi lr, [r1], #-2503 @ 0xfffff639 │ │ │ │ sbcseq fp, fp, r6, lsl pc │ │ │ │ movwls r4, #13867 @ 0x362b │ │ │ │ - bleq 0xfea0ea9c │ │ │ │ + bleq 0xfea0eb9c │ │ │ │ @ instruction: 0x314cf89c │ │ │ │ strls fp, [r3, #-3848] @ 0xfffff0f8 │ │ │ │ eorshi r6, ip, #252 @ 0xfc │ │ │ │ rsble r2, r9, r0, lsl #22 │ │ │ │ stmdapl r0, {r2, r3, r8, sl, ip, sp, lr, pc} │ │ │ │ ldrmi sl, [lr], r7, lsl #22 │ │ │ │ @ instruction: 0xf6429302 │ │ │ │ @@ -266098,33 +266164,33 @@ │ │ │ │ ldrtmi r9, [ip], r4, lsl #18 │ │ │ │ @ instruction: 0xf1a69205 │ │ │ │ @ instruction: 0xf1a10804 │ │ │ │ strls r0, [r4, #-2308] @ 0xfffff6fc │ │ │ │ @ instruction: 0x000fe8be │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ strls r9, [r5], -r5, lsl #26 │ │ │ │ - beq 0x25087c │ │ │ │ + beq 0x25097c │ │ │ │ @ instruction: 0xf8de9e02 │ │ │ │ @ instruction: 0xf8ac3000 │ │ │ │ @ instruction: 0xf04f3000 │ │ │ │ @ instruction: 0xf88d0305 │ │ │ │ smladxls r0, r2, r0, r3 │ │ │ │ strcc r4, [r1], #-1587 @ 0xfffff9cd │ │ │ │ svccs 0x0004f859 │ │ │ │ svcne 0x0004f855 │ │ │ │ svceq 0x0004f85a │ │ │ │ mrc2 7, 7, pc, cr4, cr15, {7} │ │ │ │ @ instruction: 0xf848455c │ │ │ │ - blle 0xffd17e14 │ │ │ │ + blle 0xffd17f14 │ │ │ │ @ instruction: 0x5604e9dd │ │ │ │ adcmi r9, fp, #3072 @ 0xc00 │ │ │ │ - blls 0x208a30 │ │ │ │ + blls 0x208b30 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ stmia r3!, {r0, r1, r4, r5, sl, lr}^ │ │ │ │ - blne 0xfe794624 │ │ │ │ + blne 0xfe794724 │ │ │ │ ldmle sl!, {r0, r2, r4, r7, r9, lr}^ │ │ │ │ ldmdavs sl, {r0, r1, r5, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r1, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andslt sp, r3, sp, lsr r1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @@ -266167,29 +266233,29 @@ │ │ │ │ @ instruction: 0xf10d4691 │ │ │ │ stmdavs r4!, {r3, r6, r9, fp} │ │ │ │ @ instruction: 0xf04f9417 │ │ │ │ strcs r0, [r0], -r0, lsl #8 │ │ │ │ strmi r9, [r6], r6, lsl #6 │ │ │ │ fstmdbxls r2!, {d9-d25} @ Deprecated │ │ │ │ sbcslt r9, sl, #18874368 @ 0x1200000 │ │ │ │ - blcs 0xfea0ec24 │ │ │ │ + blcs 0xfea0ed24 │ │ │ │ tstls r5, r1, lsl #4 │ │ │ │ strvs lr, [r1], -sl, asr #19 │ │ │ │ vshr.u64 q8, q2, #61 │ │ │ │ - bcs 0x19cafc │ │ │ │ + bcs 0x19cbfc │ │ │ │ @ instruction: 0x314cf895 │ │ │ │ andcc fp, r1, #19, 30 @ 0x4c │ │ │ │ strls r4, [sl], #-1570 @ 0xfffff9de │ │ │ │ svclt 0x001800d2 │ │ │ │ @ instruction: 0xf8ca920a │ │ │ │ addsne r6, r2, ip │ │ │ │ andsvs pc, r0, sl, lsr #17 │ │ │ │ andls r2, r4, #4, 20 @ 0x4000 │ │ │ │ andcs fp, r4, #168, 30 @ 0x2a0 │ │ │ │ - blcs 0x138b2c │ │ │ │ + blcs 0x138c2c │ │ │ │ @ instruction: 0xf505d06d │ │ │ │ @ instruction: 0xf10d5c00 │ │ │ │ @ instruction: 0xf6420834 │ │ │ │ @ instruction: 0x46477350 │ │ │ │ @ instruction: 0xf8dc58ed │ │ │ │ @ instruction: 0xf8dc0faa │ │ │ │ @ instruction: 0xf8dc3fb6 │ │ │ │ @@ -266199,116 +266265,116 @@ │ │ │ │ movwcs r8, #4155 @ 0x103b │ │ │ │ subcc pc, r0, sp, lsl #17 │ │ │ │ strble r0, [r1, #-1195]! @ 0xfffffb55 │ │ │ │ @ instruction: 0x464646b4 │ │ │ │ orreq lr, fp, #9216 @ 0x2400 │ │ │ │ ldrbmi r9, [r5], -r9, lsl #6 │ │ │ │ cdpgt 6, 0, cr4, cr15, cr1, {7} │ │ │ │ - strgt r2, [pc, #-1797] @ 0x113c63 │ │ │ │ + strgt r2, [pc, #-1797] @ 0x113d63 │ │ │ │ @ instruction: 0xf8cd940b │ │ │ │ ldmdavs r3!, {r5, sp, lr, pc} │ │ │ │ strbtmi r8, [r3], -fp, lsr #32 │ │ │ │ subvc pc, sl, sp, lsl #17 │ │ │ │ strbmi r9, [ip], -r9, lsl #20 │ │ │ │ movwls r0, #28829 @ 0x709d │ │ │ │ eorlt pc, r9, r2, asr r8 @ │ │ │ │ ldrmi r9, [r1], #2563 @ 0xa03 │ │ │ │ ldmdbne r7, {r1, r2, r9, fp, ip, pc}^ │ │ │ │ ldmdbne r6, {r0, r2, r9, fp, ip, pc}^ │ │ │ │ ldrmi r9, [r5], #-2568 @ 0xfffff5f8 │ │ │ │ - bleq 0x2524f4 │ │ │ │ + bleq 0x2525f4 │ │ │ │ @ instruction: 0xf8564643 │ │ │ │ ldrbmi r1, [sl], -r4, lsl #22 │ │ │ │ @ instruction: 0xf8cd3401 │ │ │ │ @ instruction: 0xf7ffa000 │ │ │ │ strbmi pc, [ip, #-3613] @ 0xfffff1e3 @ │ │ │ │ - bleq 0x2524c4 │ │ │ │ - bls 0x20b374 │ │ │ │ + bleq 0x2525c4 │ │ │ │ + bls 0x20b474 │ │ │ │ ldrmi r9, [r3], #-2823 @ 0xfffff4f9 │ │ │ │ strbmi r9, [sl, #-2564] @ 0xfffff5fc │ │ │ │ stcls 12, cr13, [fp], {220} @ 0xdc │ │ │ │ ldrd pc, [r0], -sp @ │ │ │ │ addsmi r9, ip, #10240 @ 0x2800 │ │ │ │ - blls 0x3ca7f0 │ │ │ │ + blls 0x3ca8f0 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ stmia r3!, {r0, r1, r4, r5, r6, sl, lr}^ │ │ │ │ - bl 0xfe9d47e0 │ │ │ │ + bl 0xfe9d48e0 │ │ │ │ addsmi r0, r4, #-536870912 @ 0xe0000000 │ │ │ │ - blmi 0xbca7c4 │ │ │ │ - blls 0x6ee44c │ │ │ │ + blmi 0xbca8c4 │ │ │ │ + blls 0x6ee54c │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 122) │ │ │ │ andcs fp, r0, r9, lsl r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0xf5058ff0 │ │ │ │ @ instruction: 0xf10d553e │ │ │ │ ldrcc r0, [r8, #-2100] @ 0xfffff7cc │ │ │ │ strcs r4, [r1, -r6, asr #12] │ │ │ │ strgt ip, [pc], -pc, lsl #26 │ │ │ │ subvc pc, r0, sp, lsl #17 │ │ │ │ eorshi r6, r3, fp, lsr #16 │ │ │ │ - beq 0x150558 │ │ │ │ + beq 0x150658 │ │ │ │ orreq lr, fp, #9216 @ 0x2400 │ │ │ │ andcs r4, r1, #221249536 @ 0xd300000 │ │ │ │ @ instruction: 0xf88d9308 │ │ │ │ @ instruction: 0xf88d203d │ │ │ │ andcs r2, r6, #63 @ 0x3f │ │ │ │ @ instruction: 0xf88d9409 │ │ │ │ @ instruction: 0xf8cd2036 │ │ │ │ - blls 0x34c4ac │ │ │ │ - b 0x14e5db0 │ │ │ │ + blls 0x34c5ac │ │ │ │ + b 0x14e5eb0 │ │ │ │ @ instruction: 0xf853058a │ │ │ │ - blls 0x1f84f4 │ │ │ │ - blls 0x2a56b8 │ │ │ │ - blls 0x25a9cc │ │ │ │ - blls 0x2da9cc │ │ │ │ + blls 0x1f85f4 │ │ │ │ + blls 0x2a57b8 │ │ │ │ + blls 0x25aacc │ │ │ │ + blls 0x2daacc │ │ │ │ @ instruction: 0xf856441d │ │ │ │ strbmi r1, [r3], -r4, lsl #22 │ │ │ │ - bleq 0x2525bc │ │ │ │ + bleq 0x2526bc │ │ │ │ strcc r4, [r1], #-1610 @ 0xfffff9b6 │ │ │ │ ldc2 7, cr15, [r6, #1020] @ 0x3fc │ │ │ │ @ instruction: 0xf845455c │ │ │ │ - blle 0xffd97080 │ │ │ │ + blle 0xffd97180 │ │ │ │ ldrmi r9, [sl], #2819 @ 0xb03 │ │ │ │ ldrbmi r9, [fp, #-2820] @ 0xfffff4fc │ │ │ │ stcls 12, cr13, [r9], {223} @ 0xdf │ │ │ │ @ instruction: 0xe01cf8dd │ │ │ │ @ instruction: 0xf1a5e7a0 │ │ │ │ svclt 0x0000fba5 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0078f8cc │ │ │ │ stcmi 0, cr11, [r5], {153} @ 0x99 │ │ │ │ - beq 0x13508d8 │ │ │ │ + beq 0x13509d8 │ │ │ │ stmdavs r4!, {r8, sl, sp} │ │ │ │ @ instruction: 0xf04f9417 │ │ │ │ strmi r0, [r6], r0, lsl #8 │ │ │ │ - blls 0x9f90c4 │ │ │ │ + blls 0x9f91c4 │ │ │ │ andne lr, r6, #3358720 @ 0x334000 │ │ │ │ sbcslt r9, sl, #8704 @ 0x2200 │ │ │ │ andcc r9, r1, #75497472 @ 0x4800000 │ │ │ │ - blcs 0xfe1913d0 │ │ │ │ + blcs 0xfe1914d0 │ │ │ │ stmdacc r0, {r0, r1, r6, r7, r8, r9, ip, sp, lr, pc} │ │ │ │ strpl lr, [r1, #-2506] @ 0xfffff636 │ │ │ │ vshr.u64 q8, q3, #61 │ │ │ │ - bcs 0x19ccd8 │ │ │ │ + bcs 0x19cdd8 │ │ │ │ strls fp, [sl], -sl, lsl #30 │ │ │ │ ldrtmi r3, [r2], -r1, lsl #4 │ │ │ │ andpl pc, ip, sl, asr #17 │ │ │ │ sbcseq fp, r2, ip, lsl pc │ │ │ │ @ instruction: 0xf8aa920a │ │ │ │ addsne r5, r1, r0, lsl r0 │ │ │ │ @ instruction: 0x214cf894 │ │ │ │ tstls r5, r4, lsl #18 │ │ │ │ smlatbcs r4, r8, pc, fp @ │ │ │ │ - bcs 0x138908 │ │ │ │ + bcs 0x138a08 │ │ │ │ addhi pc, r3, r0 │ │ │ │ stmdbpl r0, {r2, r8, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf642af0d │ │ │ │ ssatmi r7, #29, r0, asr #6 │ │ │ │ @ instruction: 0xf8d958e4 │ │ │ │ @ instruction: 0xf8d90faa │ │ │ │ @ instruction: 0xf8d93fb6 │ │ │ │ @@ -266316,118 +266382,118 @@ │ │ │ │ stmia ip!, {r1, r4, r5, r7, r8, r9, sl, fp, sp} │ │ │ │ @ instruction: 0xf8b9000f │ │ │ │ @ instruction: 0xf8ac3fba │ │ │ │ movwcs r3, #4096 @ 0x1000 │ │ │ │ subcc pc, r0, sp, lsl #17 │ │ │ │ ldrble r0, [r5, #-1187]! @ 0xfffffb5d │ │ │ │ ldrbmi r9, [r4], -r6, lsl #22 │ │ │ │ - bls 0x23a948 │ │ │ │ + bls 0x23aa48 │ │ │ │ mcrreq 11, 0, lr, r8, cr3 │ │ │ │ strtmi r9, [r8], r7, lsl #22 │ │ │ │ @ instruction: 0x960b463d │ │ │ │ orreq lr, fp, #3072 @ 0xc00 │ │ │ │ addeq r9, fp, r8, lsl #6 │ │ │ │ - bl 0x1b9178 │ │ │ │ + bl 0x1b9278 │ │ │ │ @ instruction: 0xf04f0903 │ │ │ │ - vstrgt d0, [pc, #-20] @ 0x114548 │ │ │ │ + vstrgt d0, [pc, #-20] @ 0x114648 │ │ │ │ @ instruction: 0xf8cdc40f │ │ │ │ stmdavs fp!, {r2, r3, r4, sp, lr, pc} │ │ │ │ strbmi r8, [fp], -r3, lsr #32 │ │ │ │ sublt pc, sl, sp, lsl #17 │ │ │ │ ldrtmi r4, [fp], r1, asr #13 │ │ │ │ - blls 0x325fd4 │ │ │ │ + blls 0x3260d4 │ │ │ │ streq lr, [r9], #2639 @ 0xa4f │ │ │ │ andsls pc, r8, sp, asr #17 │ │ │ │ @ instruction: 0xf8534665 │ │ │ │ strbtmi r7, [r1], r9, lsr #32 │ │ │ │ ldmdbne lr, {r2, r8, r9, fp, ip, pc} │ │ │ │ ldrmi r9, [ip], #-2823 @ 0xfffff4f9 │ │ │ │ @ instruction: 0x1100f8b5 │ │ │ │ @ instruction: 0xf835463a │ │ │ │ @ instruction: 0xf8563b04 │ │ │ │ @ instruction: 0xf8cd0b04 │ │ │ │ - b 0x11fc5a0 │ │ │ │ + b 0x11fc6a0 │ │ │ │ ldrbmi r4, [fp], -r1, lsl #2 │ │ │ │ ldc2 7, cr15, [lr, #-1020] @ 0xfffffc04 │ │ │ │ @ instruction: 0xf84445b0 │ │ │ │ mvnle r0, r4, lsl #22 │ │ │ │ strbmi r9, [ip], r3, lsl #22 │ │ │ │ @ instruction: 0x9018f8dd │ │ │ │ - blls 0x365820 │ │ │ │ + blls 0x365920 │ │ │ │ ldrmi r4, [r8], #1180 @ 0x49c │ │ │ │ strbmi r9, [fp, #-2821] @ 0xfffff4fb │ │ │ │ mcrls 12, 0, sp, cr11, cr5, {6} │ │ │ │ @ instruction: 0xe01cf8dd │ │ │ │ addsmi r9, lr, #10240 @ 0x2800 │ │ │ │ - blls 0x3ca9f8 │ │ │ │ + blls 0x3caaf8 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ stmia r3!, {r0, r1, r4, r5, r6, sl, lr}^ │ │ │ │ - bl 0xfe9d49e8 │ │ │ │ + bl 0xfe9d4ae8 │ │ │ │ addsmi r0, r6, #-536870912 @ 0xe0000000 │ │ │ │ - blmi 0xe0a9cc │ │ │ │ - blls 0x6ee654 │ │ │ │ + blmi 0xe0aacc │ │ │ │ + blls 0x6ee754 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ cmple sp, r0, lsl #6 │ │ │ │ andcs fp, r0, r9, lsl r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0xf5048ff0 │ │ │ │ svcge 0x000d543e │ │ │ │ @ instruction: 0x463d3418 │ │ │ │ stceq 0, cr15, [r1], {79} @ 0x4f │ │ │ │ - strgt ip, [pc, #-3087] @ 0x113a09 │ │ │ │ + strgt ip, [pc, #-3087] @ 0x113b09 │ │ │ │ subgt pc, r0, sp, lsl #17 │ │ │ │ eorhi r6, fp, r3, lsr #16 │ │ │ │ @ instruction: 0xf04f9b06 │ │ │ │ strls r0, [r9], -r0, lsl #18 │ │ │ │ cmpeq r8, r3, lsl #22 │ │ │ │ ldrtmi r9, [r8], r7, lsl #22 │ │ │ │ ands pc, ip, sp, asr #17 │ │ │ │ - bl 0x1e6070 │ │ │ │ + bl 0x1e6170 │ │ │ │ movwls r0, #33675 @ 0x838b │ │ │ │ - b 0x14fb24c │ │ │ │ + b 0x14fb34c │ │ │ │ movwcs r0, #7299 @ 0x1c83 │ │ │ │ eorscc pc, sp, sp, lsl #17 │ │ │ │ @ instruction: 0xf88d46e2 │ │ │ │ movwcs r3, #24639 @ 0x603f │ │ │ │ eorscc pc, r6, sp, lsl #17 │ │ │ │ - bl 0x1fb268 │ │ │ │ - blls 0x31728c │ │ │ │ + bl 0x1fb368 │ │ │ │ + blls 0x31738c │ │ │ │ streq lr, [r9], #2639 @ 0xa4f │ │ │ │ andsls pc, r8, sp, asr #17 │ │ │ │ @ instruction: 0xf8534675 │ │ │ │ ldrbtmi r7, [r1], r9, lsr #32 │ │ │ │ ldmdbne lr, {r2, r8, r9, fp, ip, pc} │ │ │ │ ldrmi r9, [ip], #-2823 @ 0xfffff4f9 │ │ │ │ @ instruction: 0x1100f8b5 │ │ │ │ @ instruction: 0xf835463a │ │ │ │ @ instruction: 0xf8563b04 │ │ │ │ - b 0x11d7294 │ │ │ │ + b 0x11d7394 │ │ │ │ strbmi r4, [r3], -r1, lsl #2 │ │ │ │ stc2 7, cr15, [r4], {255} @ 0xff │ │ │ │ @ instruction: 0xf84445b3 │ │ │ │ mvnle r0, r4, lsl #22 │ │ │ │ - bl 0x37b2a4 │ │ │ │ + bl 0x37b3a4 │ │ │ │ @ instruction: 0xf8dd0e0a │ │ │ │ ldrbmi r9, [r3], #24 │ │ │ │ - blls 0x265908 │ │ │ │ + blls 0x265a08 │ │ │ │ ldclle 5, cr4, [r8], {75} @ 0x4b │ │ │ │ @ instruction: 0xf8dd9e09 │ │ │ │ usada8 sp, ip, r0, lr │ │ │ │ - blx 0xfe4d0d48 │ │ │ │ + blx 0xfe4d0e48 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0088f8cc │ │ │ │ @ instruction: 0x461eb095 │ │ │ │ stcmi 6, cr4, [r8], #84 @ 0x54 │ │ │ │ @ instruction: 0xf04faf0e │ │ │ │ - blls 0x8d66d8 │ │ │ │ + blls 0x8d67d8 │ │ │ │ ldrls r6, [r3], #-2084 @ 0xfffff7dc │ │ │ │ streq pc, [r0], #-79 @ 0xffffffb1 │ │ │ │ ldrsbt pc, [r8], #-141 @ 0xffffff73 @ │ │ │ │ @ instruction: 0xf8cd4683 │ │ │ │ sbcslt r8, sl, #56 @ 0x38 │ │ │ │ movwcs pc, #5059 @ 0x13c3 @ │ │ │ │ @ instruction: 0xf1022b02 │ │ │ │ @@ -266500,27 +266566,27 @@ │ │ │ │ @ instruction: 0xf8542c0c │ │ │ │ @ instruction: 0xf7ff1c04 │ │ │ │ strls pc, [r0, -pc, ror #23] │ │ │ │ ldrbmi r4, [r3], -r3, lsl #13 │ │ │ │ stccs 8, cr15, [r8], {85} @ 0x55 │ │ │ │ stcne 8, cr15, [r8], {84} @ 0x54 │ │ │ │ stceq 8, cr15, [r4], {86} @ 0x56 │ │ │ │ - blx 0xffa5281a │ │ │ │ + blx 0xffa5291a │ │ │ │ ldrbmi r9, [r3], -r0, lsl #14 │ │ │ │ stccs 8, cr15, [r4], {85} @ 0x55 │ │ │ │ stcne 8, cr15, [r4], {84} @ 0x54 │ │ │ │ - blx 0xff85282a │ │ │ │ + blx 0xff85292a │ │ │ │ @ instruction: 0xf8c89b03 │ │ │ │ - blls 0x220834 │ │ │ │ - blcc 0x18ef58 │ │ │ │ + blls 0x220934 │ │ │ │ + blcc 0x18f058 │ │ │ │ ldmdaeq r0, {r3, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf8489b02 │ │ │ │ ldrmi r0, [r9, #3076] @ 0xc04 │ │ │ │ ldmib sp, {r0, r1, r5, r7, r8, r9, fp, ip, lr, pc}^ │ │ │ │ - blls 0x287464 │ │ │ │ + blls 0x287564 │ │ │ │ stmdble r9, {r2, r3, r4, r7, r8, sl, lr} │ │ │ │ andcs r9, r0, r5, lsl #22 │ │ │ │ ldrbmi r2, [fp], #-256 @ 0xffffff00 │ │ │ │ smlatteq r2, r3, r8, lr │ │ │ │ andeq lr, fp, #166912 @ 0x28c00 │ │ │ │ ldmle r9!, {r2, r4, r7, r8, sl, lr}^ │ │ │ │ ldmdavs sl, {r1, r6, r8, r9, fp, lr} │ │ │ │ @@ -266529,15 +266595,15 @@ │ │ │ │ andslt sp, r5, ip, ror r1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ cdppl 5, 3, cr15, cr14, cr14, {0} │ │ │ │ - beq 0xa50cc4 │ │ │ │ + beq 0xa50dc4 │ │ │ │ cdpeq 1, 1, cr15, cr8, cr14, {0} │ │ │ │ @ instruction: 0xf04f4657 │ │ │ │ ldm lr!, {r0, fp} │ │ │ │ strgt r0, [pc, -pc] │ │ │ │ eorshi pc, r0, sp, lsl #17 │ │ │ │ ldrdcc pc, [r0], -lr │ │ │ │ stcls 0, cr8, [r3], {59} @ 0x3b │ │ │ │ @@ -266548,128 +266614,128 @@ │ │ │ │ eorcc pc, pc, sp, lsl #17 │ │ │ │ @ instruction: 0xf8cd2306 │ │ │ │ @ instruction: 0xf88db018 │ │ │ │ stmdavs sl!, {r1, r2, r5, ip, sp} │ │ │ │ stmdavs r1!, {r0, r1, r4, r6, r9, sl, lr} │ │ │ │ stmdaeq r4, {r3, r8, ip, sp, lr, pc} │ │ │ │ ldrcc r6, [r0], #-2096 @ 0xfffff7d0 │ │ │ │ - blx 0x18528da │ │ │ │ + blx 0x18529da │ │ │ │ @ instruction: 0xf854686a │ │ │ │ ldrbmi r1, [r3], -ip, lsl #24 │ │ │ │ - blx 0x16d28e6 │ │ │ │ + blx 0x16d29e6 │ │ │ │ @ instruction: 0xf85468aa │ │ │ │ @ instruction: 0x46531c10 │ │ │ │ ldrcc r9, [r0], -r3 │ │ │ │ stceq 8, cr15, [ip], {86} @ 0x56 │ │ │ │ @ instruction: 0xf7ff3510 │ │ │ │ @ instruction: 0xf855fb4b │ │ │ │ @ instruction: 0xf8542c04 │ │ │ │ ldrbmi r1, [r3], -ip, lsl #24 │ │ │ │ - blx 0x125290a │ │ │ │ + blx 0x1252a0a │ │ │ │ ldccs 8, cr15, [r0], {85} @ 0x55 │ │ │ │ stcne 8, cr15, [r8], {84} @ 0x54 │ │ │ │ ldrbmi r4, [r3], -r3, lsl #13 │ │ │ │ stceq 8, cr15, [r8], {86} @ 0x56 │ │ │ │ - blx 0xfd291e │ │ │ │ + blx 0xfd2a1e │ │ │ │ stccs 8, cr15, [ip], {85} @ 0x55 │ │ │ │ stcne 8, cr15, [r4], {84} @ 0x54 │ │ │ │ @ instruction: 0xf7ff4653 │ │ │ │ @ instruction: 0xf855fb33 │ │ │ │ @ instruction: 0xf8542c08 │ │ │ │ strmi r1, [r1], r8, lsl #24 │ │ │ │ @ instruction: 0xf8564653 │ │ │ │ @ instruction: 0xf7ff0c04 │ │ │ │ ldrbmi pc, [r3], -r9, lsr #22 @ │ │ │ │ stccs 8, cr15, [r4], {85} @ 0x55 │ │ │ │ stcne 8, cr15, [r4], {84} @ 0x54 │ │ │ │ - blx 0x9d294e │ │ │ │ + blx 0x9d2a4e │ │ │ │ stmib r7, {r0, r1, r8, r9, fp, ip, pc}^ │ │ │ │ - blls 0x1a3558 │ │ │ │ + blls 0x1a3658 │ │ │ │ andls lr, r2, r7, asr #19 │ │ │ │ ldrmi r3, [r8, #1808] @ 0x710 │ │ │ │ @ instruction: 0xf8dddbb3 │ │ │ │ @ instruction: 0xf8ddc010 │ │ │ │ @ instruction: 0xe76eb018 │ │ │ │ @ instruction: 0xf930f1a5 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec6bb7c │ │ │ │ + bl 0xfec6bc7c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ strls r9, [r0], #-3078 @ 0xfffff3fa │ │ │ │ strls r9, [r1], #-3079 @ 0xfffff3f9 │ │ │ │ @ instruction: 0xcc02e9cd │ │ │ │ @ instruction: 0xf8d4f7f1 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec6bbb4 │ │ │ │ + bl 0xfec6bcb4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ stcmi 4, cr15, [r0], {79} @ 0x4f │ │ │ │ strls r9, [r0], #-3078 @ 0xfffff3fa │ │ │ │ strls r9, [r1], #-3079 @ 0xfffff3f9 │ │ │ │ stmib sp, {sl, sp}^ │ │ │ │ @ instruction: 0xf7f1c402 │ │ │ │ @ instruction: 0xb004f8b7 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec6bbf0 │ │ │ │ + bl 0xfec6bcf0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ strls r9, [r0], #-3078 @ 0xfffff3fa │ │ │ │ strls r9, [r1], #-3079 @ 0xfffff3f9 │ │ │ │ stmib sp, {r1, sl, sp}^ │ │ │ │ @ instruction: 0xf7f1c402 │ │ │ │ mullt r4, r9, r8 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec6bc2c │ │ │ │ + bl 0xfec6bd2c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ strls r9, [r0], #-3078 @ 0xfffff3fa │ │ │ │ strls r9, [r1], #-3079 @ 0xfffff3f9 │ │ │ │ @ instruction: 0xcc02e9cd │ │ │ │ @ instruction: 0xf8dcf7f1 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec6bc64 │ │ │ │ + bl 0xfec6bd64 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ stcmi 4, cr15, [r0], {79} @ 0x4f │ │ │ │ strls r9, [r0], #-3078 @ 0xfffff3fa │ │ │ │ strls r9, [r1], #-3079 @ 0xfffff3f9 │ │ │ │ stmib sp, {sl, sp}^ │ │ │ │ @ instruction: 0xf7f1c402 │ │ │ │ @ instruction: 0xb004f8bf │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec6bca0 │ │ │ │ + bl 0xfec6bda0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ strls r9, [r0], #-3078 @ 0xfffff3fa │ │ │ │ strls r9, [r1], #-3079 @ 0xfffff3f9 │ │ │ │ stmib sp, {r1, sl, sp}^ │ │ │ │ @ instruction: 0xf7f1c402 │ │ │ │ @@ -266684,82 +266750,82 @@ │ │ │ │ stmdbcc r1, {r2, r9, sl, lr} │ │ │ │ stmdacc r1, {r0, r9, fp, ip, sp} │ │ │ │ vmlal.u , d21, d2[7] │ │ │ │ stccs 5, cr2, [r2, #-4] │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ strcc fp, [r1, #-3864] @ 0xfffff0e8 │ │ │ │ strbeq lr, [r6], pc, asr #20 │ │ │ │ - b 0x1504750 │ │ │ │ + b 0x1504850 │ │ │ │ ldrtmi r0, [r0], r5, asr #29 │ │ │ │ @ instruction: 0x46b646f0 │ │ │ │ @ instruction: 0xf9134498 │ │ │ │ @ instruction: 0xf911cf01 │ │ │ │ @ instruction: 0xf9127f01 │ │ │ │ ldrmi r5, [ip, #3841]! @ 0xf01 │ │ │ │ @ instruction: 0x46bcbfb8 │ │ │ │ svclt 0x00a845ac │ │ │ │ strbmi r4, [r3, #-1708] @ 0xfffff954 │ │ │ │ svcgt 0x0001f800 │ │ │ │ ldrbmi sp, [r6, #-495]! @ 0xfffffe11 │ │ │ │ - bl 0x24af4c │ │ │ │ + bl 0x24b04c │ │ │ │ andcs r0, r0, lr, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - blne 0x794f40 │ │ │ │ + blne 0x795040 │ │ │ │ ldmle sl!, {r1, r2, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ @ instruction: 0x9d063902 │ │ │ │ - bcc 0x1a6368 │ │ │ │ + bcc 0x1a6468 │ │ │ │ rsclt r3, lr, #131072 @ 0x20000 │ │ │ │ strcs pc, [r1, #-965] @ 0xfffffc3b │ │ │ │ @ instruction: 0xf1062d02 │ │ │ │ svclt 0x00180601 │ │ │ │ - b 0x14e1f70 │ │ │ │ + b 0x14e2070 │ │ │ │ svclt 0x001506c6 │ │ │ │ @ instruction: 0x0ec5ea4f │ │ │ │ @ instruction: 0x46f046b0 │ │ │ │ @ instruction: 0xf1a846b6 │ │ │ │ ldrmi r0, [r8], #2050 @ 0x802 │ │ │ │ @ instruction: 0xf9333b02 │ │ │ │ @ instruction: 0xf931cf02 │ │ │ │ @ instruction: 0xf9327f02 │ │ │ │ ldrmi r5, [ip, #3842]! @ 0xf02 │ │ │ │ @ instruction: 0x46bcbfb8 │ │ │ │ svclt 0x00a845ac │ │ │ │ strbmi r4, [r3, #-1708] @ 0xfffff954 │ │ │ │ svcgt 0x0002f820 │ │ │ │ ldrbmi sp, [r6, #-495]! @ 0xfffffe11 │ │ │ │ - bl 0x24afc8 │ │ │ │ + bl 0x24b0c8 │ │ │ │ andcs r0, r0, lr, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - blne 0x794fbc │ │ │ │ + blne 0x7950bc │ │ │ │ ldmle sl!, {r1, r2, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcls 6, cr4, [r8], {5} │ │ │ │ svcne 0x0008461f │ │ │ │ svcne 0x00391f13 │ │ │ │ vmlal.u , d20, d2[5] │ │ │ │ stccs 4, cr2, [r2], {1} │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ strbeq lr, [r6], pc, asr #20 │ │ │ │ - b 0x1504844 │ │ │ │ + b 0x1504944 │ │ │ │ ldrtmi r0, [r0], r4, asr #29 │ │ │ │ @ instruction: 0x46b646f0 │ │ │ │ @ instruction: 0xf8501f2c │ │ │ │ @ instruction: 0xf101af04 │ │ │ │ @ instruction: 0xf8510c08 │ │ │ │ - bl 0xfec20818 │ │ │ │ + bl 0xfec20918 │ │ │ │ @ instruction: 0xf8530c07 │ │ │ │ ldrbmi r9, [r2, #-3844] @ 0xfffff0fc │ │ │ │ @ instruction: 0x4652bfb8 │ │ │ │ svclt 0x00a8454a │ │ │ │ strbmi r4, [r0, #1610]! @ 0x64a │ │ │ │ svccs 0x0004f844 │ │ │ │ ldrbmi sp, [r6, #-3307]! @ 0xfffff315 │ │ │ │ @@ -266778,42 +266844,42 @@ │ │ │ │ @ instruction: 0xf1a20408 │ │ │ │ strtmi r0, [sl], r8, lsl #28 │ │ │ │ vmull.p8 , d6, d12 │ │ │ │ rscslt r2, r0, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0xf1002b02 │ │ │ │ svclt 0x00180601 │ │ │ │ @ instruction: 0xf1a73301 │ │ │ │ - b 0x14d4c94 │ │ │ │ + b 0x14d4d94 │ │ │ │ svclt 0x001606c6 │ │ │ │ stmibeq r3, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ @ instruction: 0x46c846b1 │ │ │ │ andls pc, r4, sp, asr #17 │ │ │ │ ldrtmi fp, [r0], r8, lsl #30 │ │ │ │ movweq pc, #33189 @ 0x81a5 @ │ │ │ │ @ instruction: 0xf85446b9 │ │ │ │ @ instruction: 0xf1007f08 │ │ │ │ @ instruction: 0xf8500c10 │ │ │ │ @ instruction: 0xf10e1f08 │ │ │ │ movwcc r0, #36360 @ 0x8e08 │ │ │ │ @ instruction: 0x0c09ebac │ │ │ │ stmdavs r5!, {r0, r3, r4, r5, r7, r9, lr}^ │ │ │ │ - bl 0x1daedb4 │ │ │ │ + bl 0x1daeeb4 │ │ │ │ svclt 0x00bc0b05 │ │ │ │ ldrtmi r4, [r9], -sl, lsr #12 │ │ │ │ @ instruction: 0x5700e9de │ │ │ │ - bl 0x1ee56f0 │ │ │ │ + bl 0x1ee57f0 │ │ │ │ svclt 0x00bc0b02 │ │ │ │ ldrtmi r4, [sl], -r9, lsr #12 │ │ │ │ stmib r3, {r5, r6, r7, r8, sl, lr}^ │ │ │ │ stclle 2, cr1, [r0] │ │ │ │ ldrdls pc, [r4], -sp │ │ │ │ stmdble r8, {r1, r2, r3, r6, r8, sl, lr} │ │ │ │ ldrdcs r4, [r0], -r1 │ │ │ │ stmia r9!, {r8, sp}^ │ │ │ │ - bl 0xfeb550e8 │ │ │ │ + bl 0xfeb551e8 │ │ │ │ addsmi r0, lr, #671088640 @ 0x28000000 │ │ │ │ strdlt sp, [r3], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ @@ -266821,82 +266887,82 @@ │ │ │ │ stmdbcc r1, {r2, r9, sl, lr} │ │ │ │ stmdacc r1, {r0, r9, fp, ip, sp} │ │ │ │ vmlal.u , d21, d2[7] │ │ │ │ stccs 5, cr2, [r2, #-4] │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ strcc fp, [r1, #-3864] @ 0xfffff0e8 │ │ │ │ strbeq lr, [r6], pc, asr #20 │ │ │ │ - b 0x1504974 │ │ │ │ + b 0x1504a74 │ │ │ │ ldrtmi r0, [r0], r5, asr #29 │ │ │ │ @ instruction: 0x46b646f0 │ │ │ │ @ instruction: 0xf8134498 │ │ │ │ @ instruction: 0xf811cf01 │ │ │ │ @ instruction: 0xf8127f01 │ │ │ │ ldrmi r5, [ip, #3841]! @ 0xf01 │ │ │ │ @ instruction: 0x46bcbfb8 │ │ │ │ svclt 0x00a845ac │ │ │ │ strbmi r4, [r3, #-1708] @ 0xfffff954 │ │ │ │ svcgt 0x0001f800 │ │ │ │ ldrbmi sp, [r6, #-495]! @ 0xfffffe11 │ │ │ │ - bl 0x24b170 │ │ │ │ + bl 0x24b270 │ │ │ │ andcs r0, r0, lr, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - blne 0x795164 │ │ │ │ + blne 0x795264 │ │ │ │ ldmle sl!, {r1, r2, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ @ instruction: 0x9d063902 │ │ │ │ - bcc 0x1a658c │ │ │ │ + bcc 0x1a668c │ │ │ │ rsclt r3, lr, #131072 @ 0x20000 │ │ │ │ strcs pc, [r1, #-965] @ 0xfffffc3b │ │ │ │ @ instruction: 0xf1062d02 │ │ │ │ svclt 0x00180601 │ │ │ │ - b 0x14e2194 │ │ │ │ + b 0x14e2294 │ │ │ │ svclt 0x001506c6 │ │ │ │ @ instruction: 0x0ec5ea4f │ │ │ │ @ instruction: 0x46f046b0 │ │ │ │ @ instruction: 0xf1a846b6 │ │ │ │ ldrmi r0, [r8], #2050 @ 0x802 │ │ │ │ @ instruction: 0xf8333b02 │ │ │ │ @ instruction: 0xf831cf02 │ │ │ │ @ instruction: 0xf8327f02 │ │ │ │ ldrmi r5, [ip, #3842]! @ 0xf02 │ │ │ │ @ instruction: 0x46bcbfb8 │ │ │ │ svclt 0x00a845ac │ │ │ │ strbmi r4, [r3, #-1708] @ 0xfffff954 │ │ │ │ svcgt 0x0002f820 │ │ │ │ ldrbmi sp, [r6, #-495]! @ 0xfffffe11 │ │ │ │ - bl 0x24b1ec │ │ │ │ + bl 0x24b2ec │ │ │ │ andcs r0, r0, lr, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - blne 0x7951e0 │ │ │ │ + blne 0x7952e0 │ │ │ │ ldmle sl!, {r1, r2, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcls 6, cr4, [r8], {5} │ │ │ │ svcne 0x0008461f │ │ │ │ svcne 0x00391f13 │ │ │ │ vmlal.u , d20, d2[5] │ │ │ │ stccs 4, cr2, [r2], {1} │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ strbeq lr, [r6], pc, asr #20 │ │ │ │ - b 0x1504a68 │ │ │ │ + b 0x1504b68 │ │ │ │ ldrtmi r0, [r0], r4, asr #29 │ │ │ │ @ instruction: 0x46b646f0 │ │ │ │ @ instruction: 0xf8501f2c │ │ │ │ @ instruction: 0xf101af04 │ │ │ │ @ instruction: 0xf8510c08 │ │ │ │ - bl 0xfec20a3c │ │ │ │ + bl 0xfec20b3c │ │ │ │ @ instruction: 0xf8530c07 │ │ │ │ ldrbmi r9, [r2, #-3844] @ 0xfffff0fc │ │ │ │ uasxmi fp, r2, r8 │ │ │ │ svclt 0x0028454a │ │ │ │ strbmi r4, [r0, #1610]! @ 0x64a │ │ │ │ svccs 0x0004f844 │ │ │ │ ldrbmi sp, [r6, #-3307]! @ 0xfffff315 │ │ │ │ @@ -266915,57 +266981,57 @@ │ │ │ │ @ instruction: 0xf1a20408 │ │ │ │ strtmi r0, [sl], r8, lsl #28 │ │ │ │ vmull.p8 , d6, d12 │ │ │ │ rscslt r2, r0, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0xf1002b02 │ │ │ │ svclt 0x00180601 │ │ │ │ @ instruction: 0xf1a73301 │ │ │ │ - b 0x14d4eb8 │ │ │ │ + b 0x14d4fb8 │ │ │ │ svclt 0x001606c6 │ │ │ │ stmibeq r3, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ @ instruction: 0x46c846b1 │ │ │ │ andls pc, r4, sp, asr #17 │ │ │ │ ldrtmi fp, [r0], r8, lsl #30 │ │ │ │ movweq pc, #33189 @ 0x81a5 @ │ │ │ │ @ instruction: 0xf85446b9 │ │ │ │ @ instruction: 0xf1007f08 │ │ │ │ @ instruction: 0xf8500c10 │ │ │ │ @ instruction: 0xf10e1f08 │ │ │ │ movwcc r0, #36360 @ 0x8e08 │ │ │ │ @ instruction: 0x0c09ebac │ │ │ │ stmdavs r5!, {r0, r3, r4, r5, r7, r9, lr}^ │ │ │ │ - bl 0x1daefd8 │ │ │ │ + bl 0x1daf0d8 │ │ │ │ svclt 0x003c0b05 │ │ │ │ ldrtmi r4, [r9], -sl, lsr #12 │ │ │ │ @ instruction: 0x5700e9de │ │ │ │ - bl 0x1ee5914 │ │ │ │ + bl 0x1ee5a14 │ │ │ │ svclt 0x003c0b02 │ │ │ │ ldrtmi r4, [sl], -r9, lsr #12 │ │ │ │ stmib r3, {r5, r6, r7, r8, sl, lr}^ │ │ │ │ stclle 2, cr1, [r0] │ │ │ │ ldrdls pc, [r4], -sp │ │ │ │ stmdble r8, {r1, r2, r3, r6, r8, sl, lr} │ │ │ │ ldrdcs r4, [r0], -r1 │ │ │ │ stmia r9!, {r8, sp}^ │ │ │ │ - bl 0xfeb5530c │ │ │ │ + bl 0xfeb5540c │ │ │ │ addsmi r0, lr, #671088640 @ 0x28000000 │ │ │ │ strdlt sp, [r3], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ vrshr.u64 , , #62 │ │ │ │ - bcs 0x19d738 │ │ │ │ + bcs 0x19d838 │ │ │ │ streq pc, [r1, -r7, lsl #2] │ │ │ │ andcc fp, r1, #24, 30 @ 0x60 │ │ │ │ - ldrbcc pc, [pc, #257]! @ 0x115041 @ │ │ │ │ + ldrbcc pc, [pc, #257]! @ 0x115141 @ │ │ │ │ strbeq lr, [r7, pc, asr #20] │ │ │ │ svclt 0x00154680 │ │ │ │ ssatmi r0, #26, r4, asr #1 │ │ │ │ ldrtmi r4, [ip], -r1, lsr #13 │ │ │ │ cdpne 4, 4, cr4, cr6, cr9, {5} │ │ │ │ svceq 0x0001f815 │ │ │ │ @ instruction: 0xff70f165 │ │ │ │ @@ -266981,39 +267047,39 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ sbcslt r4, r0, #4, 12 @ 0x400000 │ │ │ │ andcs pc, r1, #134217731 @ 0x8000003 │ │ │ │ - bcs 0x1a0fa4 │ │ │ │ + bcs 0x1a10a4 │ │ │ │ cdpeq 1, 0, cr15, cr8, cr4, {5} │ │ │ │ andcc fp, r1, #24, 30 @ 0x60 │ │ │ │ sbceq lr, r0, pc, asr #20 │ │ │ │ strmi fp, [r5], -r7, lsl #30 │ │ │ │ - b 0x14e69c4 │ │ │ │ + b 0x14e6ac4 │ │ │ │ strbtmi r0, [r5], -r2, asr #25 │ │ │ │ ldmib r1, {r0, r2, r3, sl, lr}^ │ │ │ │ tstcc r8, r0, lsl #12 │ │ │ │ tsteq r2, r3, lsl r9 │ │ │ │ rscscc pc, r0, #2 │ │ │ │ movwcc pc, #61443 @ 0xf003 @ │ │ │ │ ldmdbeq r2!, {r0, r1, r4, r8, r9, lr} │ │ │ │ @ instruction: 0xf0020136 │ │ │ │ @ instruction: 0xf006320f │ │ │ │ ldmeq pc, {r4, r5, r6, r7, r9, sl, ip, sp}^ @ │ │ │ │ ldmdbeq r3, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ - bl 0x5e5cac │ │ │ │ + bl 0x5e5dac │ │ │ │ @ instruction: 0xf0090803 │ │ │ │ @ instruction: 0xf0073922 │ │ │ │ @ instruction: 0xf0083711 │ │ │ │ - b 0x12e3104 │ │ │ │ - b 0x14d6c1c │ │ │ │ - bl 0x1196b44 │ │ │ │ - b 0x12d7408 │ │ │ │ + b 0x12e3204 │ │ │ │ + b 0x14d6d1c │ │ │ │ + bl 0x1196c44 │ │ │ │ + b 0x12d7508 │ │ │ │ sbcseq r0, fp, r8, lsl #14 │ │ │ │ stmiaeq r2, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf0030852 │ │ │ │ @ instruction: 0xf0063388 │ │ │ │ @ instruction: 0xf0023611 │ │ │ │ tstmi pc, #536870914 @ 0x20000002 │ │ │ │ stmdbcc r4, {r0, r3, ip, sp, lr, pc}^ │ │ │ │ @@ -267023,104 +267089,104 @@ │ │ │ │ stmcc r8, {r3, ip, sp, lr, pc} │ │ │ │ movweq lr, #35395 @ 0x8a43 │ │ │ │ @ instruction: 0xf8ce428d │ │ │ │ bicle r3, r0, r4 │ │ │ │ stmdble r8, {r5, r6, r8, sl, lr} │ │ │ │ strcs r4, [r0], -r4, lsr #9 │ │ │ │ stmia ip!, {r8, r9, sl, sp}^ │ │ │ │ - bl 0xfec2ec50 │ │ │ │ + bl 0xfec2ed50 │ │ │ │ addsmi r0, r8, #4, 6 @ 0x10000000 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x000083f0 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ vrshr.u64 , , #62 │ │ │ │ - bcs 0x19d87c │ │ │ │ + bcs 0x19d97c │ │ │ │ streq pc, [r1, -r7, lsl #2] │ │ │ │ andcc fp, r1, #24, 30 @ 0x60 │ │ │ │ - b 0x14e6a84 │ │ │ │ + b 0x14e6b84 │ │ │ │ strmi r0, [sp], -r7, asr #15 │ │ │ │ sbcseq fp, r4, r5, lsl pc │ │ │ │ @ instruction: 0x46a146b9 │ │ │ │ strmi r4, [r9], #1596 @ 0x63c │ │ │ │ @ instruction: 0xf8551f06 │ │ │ │ @ instruction: 0xf7840b04 │ │ │ │ - @ instruction: 0xf846fb07 │ │ │ │ + @ instruction: 0xf846fa87 │ │ │ │ strbmi r0, [sp, #-3844] @ 0xfffff0fc │ │ │ │ adcmi sp, r7, #-1073741763 @ 0xc000003d │ │ │ │ - bl 0x34b4d0 │ │ │ │ + bl 0x34b5d0 │ │ │ │ andcs r0, r0, r4, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - bl 0xfe9d54c0 │ │ │ │ + bl 0xfe9d55c0 │ │ │ │ addsmi r0, r7, #8, 4 @ 0x80000000 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x000083f8 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ vrshr.u64 , , #62 │ │ │ │ - bcs 0x19d8f0 │ │ │ │ + bcs 0x19d9f0 │ │ │ │ streq pc, [r1, -r7, lsl #2] │ │ │ │ andcc fp, r1, #24, 30 @ 0x60 │ │ │ │ - b 0x14e6af8 │ │ │ │ + b 0x14e6bf8 │ │ │ │ strmi r0, [sp], -r7, asr #15 │ │ │ │ sbcseq fp, r4, r5, lsl pc │ │ │ │ @ instruction: 0x46a146b9 │ │ │ │ strmi r4, [r9], #1596 @ 0x63c │ │ │ │ @ instruction: 0xf8551f06 │ │ │ │ @ instruction: 0xf7840b04 │ │ │ │ - @ instruction: 0xf846faef │ │ │ │ + @ instruction: 0xf846fa6f │ │ │ │ strbmi r0, [sp, #-3844] @ 0xfffff0fc │ │ │ │ adcmi sp, r7, #-1073741763 @ 0xc000003d │ │ │ │ - bl 0x34b544 │ │ │ │ + bl 0x34b644 │ │ │ │ andcs r0, r0, r4, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - bl 0xfe9d5534 │ │ │ │ + bl 0xfe9d5634 │ │ │ │ addsmi r0, r7, #8, 4 @ 0x80000000 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x000083f8 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 13, cr15, cr0, cr12, {6} │ │ │ │ - blmi 0xf269d8 │ │ │ │ + blmi 0xf26ad8 │ │ │ │ strmi fp, [r0], r5, asr #1 │ │ │ │ movtls r6, #14363 @ 0x381b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ movwcs pc, #5063 @ 0x13c7 @ │ │ │ │ @ instruction: 0xf10d2b02 │ │ │ │ svclt 0x000a040f │ │ │ │ mrrcne 2, 15, fp, lr, cr14 │ │ │ │ @ instruction: 0xf0243601 │ │ │ │ strmi r0, [r9], pc, lsl #8 │ │ │ │ rscseq r4, r6, r5, lsl r6 │ │ │ │ addvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ strtmi r2, [r0], -r0, lsl #2 │ │ │ │ - b 0xffbd17dc │ │ │ │ + b 0xffbd18dc │ │ │ │ ldrtmi r4, [r2], -r9, asr #12 │ │ │ │ orrvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf5054620 │ │ │ │ @ instruction: 0xf1a45547 │ │ │ │ @ instruction: 0xf3c7fb97 │ │ │ │ strbmi r2, [r0], -r1, asr #3 │ │ │ │ - blx 0x2a262e │ │ │ │ + blx 0x2a272e │ │ │ │ strbmi pc, [r6], #-257 @ 0xfffffeff @ │ │ │ │ stmibeq fp, {r0, r3, r6} │ │ │ │ cdpeq 0, 3, cr15, cr15, cr1, {0} │ │ │ │ stceq 1, cr15, [r0], #-824 @ 0xfffffcc8 │ │ │ │ eoreq pc, r0, #-2147483605 @ 0x8000002b │ │ │ │ strbeq lr, [r3, r4, lsl #22] │ │ │ │ @ instruction: 0xf8543102 │ │ │ │ @@ -267128,25 +267194,25 @@ │ │ │ │ vpmax.u8 d15, d14, d19 │ │ │ │ stc2 10, cr15, [ip], {7} @ │ │ │ │ vpmax.s8 d15, d2, d23 │ │ │ │ movweq lr, #51779 @ 0xca43 │ │ │ │ @ instruction: 0xf0034313 │ │ │ │ ldmdaeq sl, {r0, r1, r8, r9}^ │ │ │ │ @ instruction: 0xf003015b │ │ │ │ - bl 0x255ee8 │ │ │ │ + bl 0x255fe8 │ │ │ │ @ instruction: 0xf1c307c2 │ │ │ │ @ instruction: 0xf8550e20 │ │ │ │ @ instruction: 0xf1a32032 │ │ │ │ ldmdavs pc!, {r5, sl, fp}^ @ │ │ │ │ vpmax.u8 d15, d3, d18 │ │ │ │ vseleq.f32 s30, s28, s14 │ │ │ │ stc2 10, cr15, [ip], {39} @ 0x27 @ │ │ │ │ movweq lr, #59971 @ 0xea43 │ │ │ │ movweq lr, #51779 @ 0xca43 │ │ │ │ - blcc 0x193214 │ │ │ │ + blcc 0x193314 │ │ │ │ strhle r4, [ip, #32] │ │ │ │ ldmdavs sl, {r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r3, asr #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ sublt sp, r5, r8, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @@ -267154,15 +267220,15 @@ │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ stc2l 1, cr15, [sl], {164} @ 0xa4 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 13, cr15, cr0, cr12, {6} │ │ │ │ - blmi 0xfa6acc │ │ │ │ + blmi 0xfa6bcc │ │ │ │ strmi fp, [r0], r5, asr #1 │ │ │ │ movtls r6, #14363 @ 0x381b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ movwcs pc, #5062 @ 0x13c6 @ │ │ │ │ @ instruction: 0xf10d2b02 │ │ │ │ svclt 0x000a040f │ │ │ │ movwcc fp, #4853 @ 0x12f5 │ │ │ │ @@ -267172,22 +267238,22 @@ │ │ │ │ rsceq fp, sp, r8, lsl #30 │ │ │ │ tstcs r0, r7, lsl r6 │ │ │ │ addvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf1934620 │ │ │ │ strbmi lr, [r9], -ip, ror #20 │ │ │ │ orrvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ strtmi r4, [r0], -sl, lsr #12 │ │ │ │ - blx 0x7d192e │ │ │ │ + blx 0x7d1a2e │ │ │ │ cdpcs 3, 12, cr15, cr2, cr6, {6} │ │ │ │ @ instruction: 0xf507086b │ │ │ │ strbmi r5, [r0], -r7, asr #2 │ │ │ │ - bl 0x32172c │ │ │ │ - blx 0x1d82c6 │ │ │ │ - bl 0xff354aec │ │ │ │ - bl 0x118bf0 │ │ │ │ + bl 0x32182c │ │ │ │ + blx 0x1d83c6 │ │ │ │ + bl 0xff354bec │ │ │ │ + bl 0x118cf0 │ │ │ │ @ instruction: 0xf003030e │ │ │ │ ldmibeq fp, {r0, r1, r2, r3, r4, r5, r9, sl} │ │ │ │ streq pc, [r0, #-454]! @ 0xfffffe3a │ │ │ │ eoreq pc, r0, #-2147483607 @ 0x80000029 │ │ │ │ strbeq lr, [r3, r4, lsl #22] │ │ │ │ eorscc pc, r3, r4, asr r8 @ │ │ │ │ rscsmi r6, r3, pc, ror r8 │ │ │ │ @@ -267197,79 +267263,79 @@ │ │ │ │ movweq pc, #12291 @ 0x3003 @ │ │ │ │ cmpeq fp, sl, asr r8 │ │ │ │ teqpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ strbeq lr, [r2, r1, lsl #22] │ │ │ │ strteq pc, [r0], -r3, asr #3 │ │ │ │ eorscs pc, r2, r1, asr r8 @ │ │ │ │ streq pc, [r0, #-419]! @ 0xfffffe5d │ │ │ │ - blx 0x9af4fc │ │ │ │ - blx 0x311f10 │ │ │ │ - blx 0xb12b20 │ │ │ │ + blx 0x9af5fc │ │ │ │ + blx 0x312010 │ │ │ │ + blx 0xb12c20 │ │ │ │ teqpmi r3, #20971520 @ p-variant is OBSOLETE @ 0x1400000 │ │ │ │ @ instruction: 0xf820432b │ │ │ │ strbmi r3, [r0, #-2818]! @ 0xfffff4fe │ │ │ │ - blmi 0x389a54 │ │ │ │ - blls 0x11ef384 │ │ │ │ + blmi 0x389b54 │ │ │ │ + blls 0x11ef484 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 56) │ │ │ │ andcs fp, r0, r5, asr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0xf1a483f0 │ │ │ │ svclt 0x0000fc4b │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 13, cr15, cr0, cr12, {6} │ │ │ │ - blmi 0xde6bcc │ │ │ │ + blmi 0xde6ccc │ │ │ │ strmi fp, [r1], r4, asr #1 │ │ │ │ movtls r6, #14363 @ 0x381b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ movwcs pc, #5062 @ 0x13c6 @ │ │ │ │ @ instruction: 0xf10d2b02 │ │ │ │ svclt 0x000a040f │ │ │ │ movwcc fp, #4853 @ 0x12f5 │ │ │ │ @ instruction: 0xf0243501 │ │ │ │ svclt 0x0018040f │ │ │ │ pkhtbmi r0, sl, sp, asr #1 │ │ │ │ rsceq fp, sp, r8, lsl #30 │ │ │ │ tstcs r0, r7, lsl r6 │ │ │ │ addvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ - b 0x14e6c0c │ │ │ │ + b 0x14e6d0c │ │ │ │ @ instruction: 0xf1930895 │ │ │ │ strtmi lr, [sl], -sl, ror #19 │ │ │ │ vst1.16 {d20-d22}, [pc :64], r1 │ │ │ │ strtmi r7, [r0], -r0, lsl #7 │ │ │ │ strbpl pc, [r7, -r7, lsl #10] @ │ │ │ │ - blx 0xfe6d1a34 │ │ │ │ + blx 0xfe6d1b34 │ │ │ │ sbccs pc, r3, #402653187 @ 0x18000003 │ │ │ │ streq pc, [r4, #-425] @ 0xfffffe57 │ │ │ │ - blx 0x323032 │ │ │ │ - bl 0x1d1bbc │ │ │ │ + blx 0x323132 │ │ │ │ + bl 0x1d1cbc │ │ │ │ subseq r0, r2, r8, lsl #12 │ │ │ │ ldmibeq r3, {r1, r2, r4, r5, r6} │ │ │ │ - ldceq 0, cr15, [pc], #-8 @ 0x1153b8 │ │ │ │ + ldceq 0, cr15, [pc], #-8 @ 0x1154b8 │ │ │ │ eoreq pc, r0, ip, asr #3 │ │ │ │ msreq CPSR_, ip, lsr #3 │ │ │ │ vdiveq.f64 d30, d3, d4 │ │ │ │ @ instruction: 0xf8543202 │ │ │ │ adcsmi r3, r2, #51 @ 0x33 │ │ │ │ ldrd pc, [r4], -lr │ │ │ │ vpmax.u8 d15, d12, d19 │ │ │ │ @ instruction: 0xf000fa0e │ │ │ │ @ instruction: 0xf101fa2e │ │ │ │ movweq lr, #2627 @ 0xa43 │ │ │ │ movweq lr, #6723 @ 0x1a43 │ │ │ │ movweq pc, #12291 @ 0x3003 @ │ │ │ │ eorcc pc, r3, r7, asr r8 @ │ │ │ │ svccc 0x0004f845 │ │ │ │ - blmi 0x389b78 │ │ │ │ - blls 0x11ef468 │ │ │ │ + blmi 0x389c78 │ │ │ │ + blls 0x11ef568 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 56) │ │ │ │ andcs fp, r0, r4, asr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0xf1a487f0 │ │ │ │ @@ -267277,83 +267343,83 @@ │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 12, cr15, cr0, cr12, {6} │ │ │ │ ldrmi r4, [r1], lr, asr #26 │ │ │ │ andcs pc, r1, #201326595 @ 0xc000003 │ │ │ │ - bcs 0x1c175c │ │ │ │ + bcs 0x1c185c │ │ │ │ strbls r6, [r5, #-2093] @ 0xfffff7d3 │ │ │ │ streq pc, [r0, #-79] @ 0xffffffb1 │ │ │ │ sbcslt fp, sp, #10, 30 @ 0x28 │ │ │ │ strcc r3, [r1, #-513] @ 0xfffffdff │ │ │ │ ldreq pc, [r7], #-269 @ 0xfffffef3 │ │ │ │ - streq pc, [pc], #-36 @ 0x115458 │ │ │ │ + streq pc, [pc], #-36 @ 0x115558 │ │ │ │ sbcseq fp, r5, r4, lsl pc │ │ │ │ strmi r0, [sl], sp, ror #1 │ │ │ │ svcvs 0x0080f413 │ │ │ │ addvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ tstpeq r0, pc, asr #32 @ p-variant is OBSOLETE │ │ │ │ strtmi r4, [r0], -r6, lsl #12 │ │ │ │ ldrbcs lr, [r3, pc, asr #20] │ │ │ │ @ instruction: 0xf04fbf14 │ │ │ │ @ instruction: 0xf04f0808 │ │ │ │ @ instruction: 0xf1930801 │ │ │ │ @ instruction: 0x4651e972 │ │ │ │ vst1.8 {d20-d22}, [pc :128], sl │ │ │ │ strtmi r7, [r0], -r0, lsl #7 │ │ │ │ - blx 0x951b20 │ │ │ │ + blx 0x951c20 │ │ │ │ tstpeq r1, r7 @ p-variant is OBSOLETE │ │ │ │ cdppl 5, 4, cr15, cr7, cr9, {0} │ │ │ │ - b 0x14dd49c │ │ │ │ + b 0x14dd59c │ │ │ │ @ instruction: 0xf10e2908 │ │ │ │ - blx 0x258d26 │ │ │ │ + blx 0x258e26 │ │ │ │ @ instruction: 0xf04ff101 │ │ │ │ - b 0x14d74b4 │ │ │ │ + b 0x14d75b4 │ │ │ │ strls r0, [r1, #-3141] @ 0xfffff3bb │ │ │ │ stmdbne sl, {r0, r3, r6}^ │ │ │ │ subeq r0, sp, r7, asr r0 │ │ │ │ - beq 0x1500d4 │ │ │ │ + beq 0x1501d4 │ │ │ │ andhi pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xf00509ab │ │ │ │ @ instruction: 0xf1c1013f │ │ │ │ strcc r0, [r2, #-2080] @ 0xfffff7e0 │ │ │ │ - bleq 0xff2100e0 │ │ │ │ + bleq 0xff2101e0 │ │ │ │ @ instruction: 0xf85442af │ │ │ │ @ instruction: 0xf8db3033 │ │ │ │ - blx 0xa014ec │ │ │ │ + blx 0xa015ec │ │ │ │ @ instruction: 0xf1a1f301 │ │ │ │ - blx 0x3d5964 │ │ │ │ - blx 0xc13508 │ │ │ │ - b 0x12118f0 │ │ │ │ - b 0x11d6110 │ │ │ │ + blx 0x3d5a64 │ │ │ │ + blx 0xc13608 │ │ │ │ + b 0x12119f0 │ │ │ │ + b 0x11d6210 │ │ │ │ @ instruction: 0xf0030301 │ │ │ │ - b 0x14d6104 │ │ │ │ - b 0x14d5a48 │ │ │ │ + b 0x14d6204 │ │ │ │ + b 0x14d5b48 │ │ │ │ @ instruction: 0xf0031343 │ │ │ │ - bl 0x496200 │ │ │ │ + bl 0x496300 │ │ │ │ @ instruction: 0xf85e08c1 │ │ │ │ @ instruction: 0xf8d81031 │ │ │ │ @ instruction: 0xf1c3b004 │ │ │ │ - blx 0x957594 │ │ │ │ + blx 0x957694 │ │ │ │ @ instruction: 0xf1a3f103 │ │ │ │ - blx 0x3d619c │ │ │ │ - b 0x1193540 │ │ │ │ - blx 0xbd5944 │ │ │ │ - b 0x1192134 │ │ │ │ + blx 0x3d629c │ │ │ │ + b 0x1193640 │ │ │ │ + blx 0xbd5a44 │ │ │ │ + b 0x1192234 │ │ │ │ @ instruction: 0xf80a0103 │ │ │ │ bicle r1, r7, r1, lsl #22 │ │ │ │ ldrdhi pc, [r0], -sp │ │ │ │ strbmi r4, [r8], #-1553 @ 0xfffff9ef │ │ │ │ @ instruction: 0xf1b84467 │ │ │ │ andle r0, r4, r1, lsl #30 │ │ │ │ @ instruction: 0xf04f9b01 │ │ │ │ ldrmi r0, [sl], #-2049 @ 0xfffff7ff │ │ │ │ - blmi 0x38f420 │ │ │ │ - blls 0x126f5b8 │ │ │ │ + blmi 0x38f520 │ │ │ │ + blls 0x126f6b8 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 56) │ │ │ │ andcs fp, r0, r7, asr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0xf1a48ff0 │ │ │ │ @@ -267361,130 +267427,130 @@ │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 12, cr15, cr0, cr12, {6} │ │ │ │ ldrmi r4, [r0], fp, asr #26 │ │ │ │ andcs pc, r1, #201326595 @ 0xc000003 │ │ │ │ - bcs 0x1c18ac │ │ │ │ + bcs 0x1c19ac │ │ │ │ strbls r6, [r5, #-2093] @ 0xfffff7d3 │ │ │ │ streq pc, [r0, #-79] @ 0xffffffb1 │ │ │ │ sbcslt fp, sp, #10, 30 @ 0x28 │ │ │ │ strcc r3, [r1, #-513] @ 0xfffffdff │ │ │ │ ldreq pc, [r7], #-269 @ 0xfffffef3 │ │ │ │ - streq pc, [pc], #-36 @ 0x1155a8 │ │ │ │ + streq pc, [pc], #-36 @ 0x1156a8 │ │ │ │ sbcseq fp, r5, r4, lsl pc │ │ │ │ strmi r0, [sl], sp, ror #1 │ │ │ │ svcvs 0x0080f413 │ │ │ │ addvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ tstpeq r0, pc, asr #32 @ p-variant is OBSOLETE │ │ │ │ strtmi r4, [r0], -r1, lsl #13 │ │ │ │ smladcs r8, r4, pc, fp @ │ │ │ │ - b 0x14df1cc │ │ │ │ + b 0x14df2cc │ │ │ │ @ instruction: 0xf1932bd3 │ │ │ │ ldrbmi lr, [r1], -ip, asr #17 │ │ │ │ vst1.8 {d20-d22}, [pc :128], sl │ │ │ │ strtmi r7, [r0], -r0, lsl #7 │ │ │ │ @ instruction: 0xf1a4086e │ │ │ │ @ instruction: 0xf00bf979 │ │ │ │ @ instruction: 0xf5080103 │ │ │ │ - b 0x14ecf04 │ │ │ │ + b 0x14ed004 │ │ │ │ @ instruction: 0xf10e2a07 │ │ │ │ andcs r0, r0, r0, lsr #28 │ │ │ │ @ instruction: 0xf101fb06 │ │ │ │ stmdaeq r2, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ strpl lr, [r0], -sp, asr #19 │ │ │ │ stmibne sl, {r0, r3, r6} │ │ │ │ subeq r0, sp, r7, asr r0 │ │ │ │ @ instruction: 0x0c00eb09 │ │ │ │ @ instruction: 0xf00509ab │ │ │ │ @ instruction: 0xf1c1013f │ │ │ │ strcc r0, [r2, #-1568] @ 0xfffff9e0 │ │ │ │ - bleq 0xff210228 │ │ │ │ + bleq 0xff210328 │ │ │ │ @ instruction: 0xf85442af │ │ │ │ @ instruction: 0xf8db3033 │ │ │ │ - blx 0xa01634 │ │ │ │ + blx 0xa01734 │ │ │ │ @ instruction: 0xf1a1f301 │ │ │ │ - blx 0x3d5aac │ │ │ │ - blx 0xc12e48 │ │ │ │ - b 0x1211a38 │ │ │ │ - b 0x11d6250 │ │ │ │ + blx 0x3d5bac │ │ │ │ + blx 0xc12f48 │ │ │ │ + b 0x1211b38 │ │ │ │ + b 0x11d6350 │ │ │ │ @ instruction: 0xf0030301 │ │ │ │ - b 0x14d624c │ │ │ │ - b 0x14d5b90 │ │ │ │ + b 0x14d634c │ │ │ │ + b 0x14d5c90 │ │ │ │ @ instruction: 0xf0031343 │ │ │ │ - bl 0x496348 │ │ │ │ + bl 0x496448 │ │ │ │ @ instruction: 0xf85e06c1 │ │ │ │ @ instruction: 0xf8d61031 │ │ │ │ @ instruction: 0xf1c3b004 │ │ │ │ - blx 0x956edc │ │ │ │ + blx 0x956fdc │ │ │ │ @ instruction: 0xf1a3f103 │ │ │ │ - blx 0x3d62e4 │ │ │ │ - b 0x1192e80 │ │ │ │ - blx 0xbd5a84 │ │ │ │ - b 0x119227c │ │ │ │ + blx 0x3d63e4 │ │ │ │ + b 0x1192f80 │ │ │ │ + blx 0xbd5b84 │ │ │ │ + b 0x119237c │ │ │ │ @ instruction: 0xf82c0103 │ │ │ │ bicle r1, r7, r2, lsl #22 │ │ │ │ ldrmi r9, [r1], -r0, lsl #22 │ │ │ │ @ instruction: 0xf1b84450 │ │ │ │ - ldrmi r0, [pc], #-3841 @ 0x115684 │ │ │ │ - blls 0x189698 │ │ │ │ + ldrmi r0, [pc], #-3841 @ 0x115784 │ │ │ │ + blls 0x189798 │ │ │ │ stmdaeq r1, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xe7b8441a │ │ │ │ ldmdavs sl, {r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, asr #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ sublt sp, r7, r8, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - blx 0xfe4d1d44 │ │ │ │ + blx 0xfe4d1e44 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 12, cr15, cr0, cr12, {6} │ │ │ │ vmov.i32 d20, #-1224736768 @ 0xb7000000 │ │ │ │ - bcs 0x19ded4 │ │ │ │ + bcs 0x19dfd4 │ │ │ │ svclt 0x000ab0c7 │ │ │ │ - blx 0xfe214056 │ │ │ │ + blx 0xfe214156 │ │ │ │ @ instruction: 0xf10b3201 │ │ │ │ @ instruction: 0xf10d0b01 │ │ │ │ mcrrmi 5, 1, r0, r0, cr7 │ │ │ │ - streq pc, [pc, #-37] @ 0x1156c3 │ │ │ │ - b 0x150534c │ │ │ │ + streq pc, [pc, #-37] @ 0x1157c3 │ │ │ │ + b 0x150544c │ │ │ │ strmi r0, [sl], r2, asr #23 │ │ │ │ - b 0x1505314 │ │ │ │ + b 0x1505414 │ │ │ │ @ instruction: 0xf44f0bcb │ │ │ │ @ instruction: 0xf4137280 │ │ │ │ @ instruction: 0xf04f6f80 │ │ │ │ strmi r0, [r6], -r0, lsl #2 │ │ │ │ - b 0x14e6fa8 │ │ │ │ + b 0x14e70a8 │ │ │ │ svclt 0x001428d3 │ │ │ │ stmdbeq r8, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ stmdbeq r1, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ strbls r6, [r5], #-2084 @ 0xfffff7dc │ │ │ │ streq pc, [r0], #-79 @ 0xffffffb1 │ │ │ │ stmda r2!, {r0, r1, r4, r7, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x465a4651 │ │ │ │ orrvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ - b 0x14e6fcc │ │ │ │ + b 0x14e70cc │ │ │ │ @ instruction: 0xf1a4049b │ │ │ │ @ instruction: 0xf008f8cf │ │ │ │ @ instruction: 0xf5070107 │ │ │ │ - b 0x14eb458 │ │ │ │ + b 0x14eb558 │ │ │ │ strls r2, [r1], #-2569 @ 0xfffff5f7 │ │ │ │ - blx 0x2233c6 │ │ │ │ + blx 0x2234c6 │ │ │ │ andcs pc, r0, r1, lsl #2 │ │ │ │ stmdbeq r2, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ - bl 0x155874 │ │ │ │ + bl 0x155974 │ │ │ │ rsbeq r0, r4, r4, lsl #16 │ │ │ │ vmlseq.f32 s29, s16, s30 │ │ │ │ - bl 0x295880 │ │ │ │ + bl 0x295980 │ │ │ │ strmi r0, [r3], r0, lsl #24 │ │ │ │ andls pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xf001098b │ │ │ │ @ instruction: 0xf1c2023f │ │ │ │ tstcc r2, r0, lsr #18 │ │ │ │ sbceq lr, r3, r5, lsl #22 │ │ │ │ @ instruction: 0xf855458e │ │ │ │ @@ -267493,24 +267559,24 @@ │ │ │ │ eoreq pc, r0, #-2147483608 @ 0x80000028 │ │ │ │ @ instruction: 0xf909fa00 │ │ │ │ vpmax.s8 d15, d2, d16 │ │ │ │ movweq lr, #39491 @ 0x9a43 │ │ │ │ movweq lr, #10819 @ 0x2a43 │ │ │ │ movweq pc, #12291 @ 0x3003 @ │ │ │ │ eorcc pc, r3, r7, asr r8 @ │ │ │ │ - blcc 0x2538d0 │ │ │ │ + blcc 0x2539d0 │ │ │ │ @ instruction: 0xf8ddd1e0 │ │ │ │ strbmi r9, [r1], -r0 │ │ │ │ andeq lr, sl, fp, lsl #22 │ │ │ │ @ instruction: 0xf1b944a6 │ │ │ │ andle r0, r4, r1, lsl #30 │ │ │ │ @ instruction: 0xf04f9b01 │ │ │ │ ldrmi r0, [r8], #2305 @ 0x901 │ │ │ │ - blmi 0x38f6f0 │ │ │ │ - blls 0x126f82c │ │ │ │ + blmi 0x38f7f0 │ │ │ │ + blls 0x126f92c │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 56) │ │ │ │ andcs fp, r0, r7, asr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0xf1a48ff0 │ │ │ │ @@ -267518,21 +267584,21 @@ │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 12, cr15, cr0, cr12, {6} │ │ │ │ ldrmi r4, [r6], -r6, asr #26 │ │ │ │ andcs pc, r1, #201326595 @ 0xc000003 │ │ │ │ - bcs 0x1c1b20 │ │ │ │ + bcs 0x1c1c20 │ │ │ │ strbls r6, [r5, #-2093] @ 0xfffff7d3 │ │ │ │ streq pc, [r0, #-79] @ 0xffffffb1 │ │ │ │ sbcslt fp, sp, #10, 30 @ 0x28 │ │ │ │ strcc r3, [r1, #-513] @ 0xfffffdff │ │ │ │ ldreq pc, [r7], #-269 @ 0xfffffef3 │ │ │ │ - streq pc, [pc], #-36 @ 0x11581c │ │ │ │ + streq pc, [pc], #-36 @ 0x11591c │ │ │ │ sbcseq fp, r5, r4, lsl pc │ │ │ │ strmi r0, [pc], -sp, ror #1 │ │ │ │ svcvs 0x0080f413 │ │ │ │ addvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ tstpeq r0, pc, asr #32 @ p-variant is OBSOLETE │ │ │ │ strtmi r4, [r0], -r1, lsl #13 │ │ │ │ @ instruction: 0xf04fbf14 │ │ │ │ @@ -267540,24 +267606,24 @@ │ │ │ │ @ instruction: 0xf1920a01 │ │ │ │ shadd8mi lr, r9, r2 │ │ │ │ vst1.8 {d20-d22}, [pc :128], sl │ │ │ │ strtmi r7, [r0], -r0, lsl #7 │ │ │ │ @ instruction: 0xf840f1a4 │ │ │ │ cdppl 5, 4, cr15, cr7, cr6, {0} │ │ │ │ @ instruction: 0xf10e2000 │ │ │ │ - b 0x14d90dc │ │ │ │ + b 0x14d91dc │ │ │ │ rsbeq r2, lr, sl, lsl #20 │ │ │ │ andcs r4, r4, #7340032 @ 0x700000 │ │ │ │ mcrreq 10, 4, lr, r5, cr15 │ │ │ │ rsbseq r9, sp, r1, lsl #10 │ │ │ │ stmdaeq r0, {r0, r3, r8, r9, fp, sp, lr, pc} │ │ │ │ stmibeq fp!, {r9, ip, pc} │ │ │ │ eorseq pc, pc, #5 │ │ │ │ smlawteq r0, r2, r1, pc @ │ │ │ │ - bl 0x222c88 │ │ │ │ + bl 0x222d88 │ │ │ │ adcmi r0, lr, #199680 @ 0x30c00 │ │ │ │ eorscc pc, r3, r4, asr r8 @ │ │ │ │ ldrdlt pc, [r4], -fp │ │ │ │ vpmax.u8 d15, d2, d19 │ │ │ │ eoreq pc, r0, #-2147483608 @ 0x80000028 │ │ │ │ @ instruction: 0xf101fa0b │ │ │ │ vpmax.s8 d15, d2, d27 │ │ │ │ @@ -267573,18 +267639,18 @@ │ │ │ │ smlawteq r0, r3, r1, pc @ │ │ │ │ vpmax.s8 d15, d3, d18 │ │ │ │ msreq CPSR_, #-1073741784 @ 0xc0000028 │ │ │ │ @ instruction: 0xf101fa0b │ │ │ │ andeq lr, r1, #270336 @ 0x42000 │ │ │ │ vpmax.u8 d15, d3, d27 │ │ │ │ andeq lr, r3, #270336 @ 0x42000 │ │ │ │ - blcs 0x193900 │ │ │ │ + blcs 0x193a00 │ │ │ │ ldmib sp, {r0, r1, r2, r6, r7, r8, ip, lr, pc}^ │ │ │ │ ldrbmi r2, [r0], #-768 @ 0xfffffd00 │ │ │ │ - ldrmi r4, [pc], #-1126 @ 0x1158ec │ │ │ │ + ldrmi r4, [pc], #-1126 @ 0x1159ec │ │ │ │ @ instruction: 0xd1bc3a01 │ │ │ │ ldmdavs sl, {r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, asr #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ sublt sp, r7, r8, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @@ -267594,49 +267660,49 @@ │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 12, cr15, cr0, cr12, {6} │ │ │ │ ldrmi r4, [r0], sl, asr #26 │ │ │ │ andcs pc, r1, #201326595 @ 0xc000003 │ │ │ │ - bcs 0x1c1c50 │ │ │ │ + bcs 0x1c1d50 │ │ │ │ strbls r6, [r5, #-2093] @ 0xfffff7d3 │ │ │ │ streq pc, [r0, #-79] @ 0xffffffb1 │ │ │ │ sbcslt fp, sp, #10, 30 @ 0x28 │ │ │ │ strcc r3, [r1, #-513] @ 0xfffffdff │ │ │ │ ldreq pc, [r7], #-269 @ 0xfffffef3 │ │ │ │ - streq pc, [pc], #-36 @ 0x11594c │ │ │ │ + streq pc, [pc], #-36 @ 0x115a4c │ │ │ │ sbcseq fp, r5, r4, lsl pc │ │ │ │ strmi r0, [sl], sp, ror #1 │ │ │ │ svcvs 0x0080f413 │ │ │ │ addvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ tstpeq r0, pc, asr #32 @ p-variant is OBSOLETE │ │ │ │ strtmi r4, [r0], -r1, lsl #13 │ │ │ │ smladcs r4, r4, pc, fp @ │ │ │ │ - b 0x14df570 │ │ │ │ + b 0x14df670 │ │ │ │ @ instruction: 0xf1922bd3 │ │ │ │ @ instruction: 0x4651eefa │ │ │ │ vst1.8 {d20-d22}, [pc :128], sl │ │ │ │ strtmi r7, [r0], -r0, lsl #7 │ │ │ │ @ instruction: 0xf1a3086e │ │ │ │ @ instruction: 0xf00bffa7 │ │ │ │ @ instruction: 0xf5080101 │ │ │ │ - b 0x14ed2a8 │ │ │ │ + b 0x14ed3a8 │ │ │ │ @ instruction: 0xf10e2a07 │ │ │ │ andcs r0, r0, #32, 28 @ 0x200 │ │ │ │ @ instruction: 0xf101fb06 │ │ │ │ stmib sp, {r2, sp}^ │ │ │ │ addeq r5, r9, r0, lsl #12 │ │ │ │ stmdaeq r6, {r0, r8, r9, fp, sp, lr, pc} │ │ │ │ strbeq lr, [r8, -pc, asr #20] │ │ │ │ - bl 0x355ae0 │ │ │ │ + bl 0x355be0 │ │ │ │ stmibeq fp!, {r1, sl, fp} │ │ │ │ teqpeq pc, r5 @ p-variant is OBSOLETE │ │ │ │ strteq pc, [r0], -r1, asr #3 │ │ │ │ - bl 0x222dc4 │ │ │ │ + bl 0x222ec4 │ │ │ │ adcmi r0, pc, #199680 @ 0x30c00 │ │ │ │ eorscc pc, r3, r4, asr r8 @ │ │ │ │ ldrdlt pc, [r4], -fp │ │ │ │ vpmax.u8 d15, d1, d19 │ │ │ │ msreq CPSR_, r1, lsr #3 │ │ │ │ @ instruction: 0xf606fa0b │ │ │ │ @ instruction: 0xf101fa2b │ │ │ │ @@ -267652,19 +267718,19 @@ │ │ │ │ strteq pc, [r0], -r3, asr #3 │ │ │ │ @ instruction: 0xf103fa21 │ │ │ │ msreq CPSR_, #-1073741784 @ 0xc0000028 │ │ │ │ @ instruction: 0xf606fa0b │ │ │ │ tsteq r6, r1, asr #20 │ │ │ │ vpmax.u8 d15, d3, d27 │ │ │ │ tsteq r3, r1, asr #20 │ │ │ │ - blne 0x1d3acc │ │ │ │ - blls 0x14a13c │ │ │ │ + blne 0x1d3bcc │ │ │ │ + blls 0x14a23c │ │ │ │ ldrbmi r4, [r2], #-1601 @ 0xfffff9bf │ │ │ │ - ldrmi r3, [pc], #-2049 @ 0x115a28 │ │ │ │ - blls 0x189a34 │ │ │ │ + ldrmi r3, [pc], #-2049 @ 0x115b28 │ │ │ │ + blls 0x189b34 │ │ │ │ @ instruction: 0xe7bb4498 │ │ │ │ ldmdavs sl, {r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, asr #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ sublt sp, r7, r8, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @@ -267673,71 +267739,71 @@ │ │ │ │ @ instruction: 0xf8bef1a4 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 12, cr15, cr0, cr12, {6} │ │ │ │ vmov.i32 d20, #-1224736768 @ 0xb7000000 │ │ │ │ - bcs 0x19e274 │ │ │ │ + bcs 0x19e374 │ │ │ │ svclt 0x000ab0c7 │ │ │ │ - blx 0xfe2143f6 │ │ │ │ + blx 0xfe2144f6 │ │ │ │ @ instruction: 0xf10b3201 │ │ │ │ @ instruction: 0xf10d0b01 │ │ │ │ ldcmi 5, cr0, [sp], #-92 @ 0xffffffa4 │ │ │ │ - streq pc, [pc, #-37] @ 0x115a63 │ │ │ │ - b 0x15056ec │ │ │ │ + streq pc, [pc, #-37] @ 0x115b63 │ │ │ │ + b 0x15057ec │ │ │ │ strmi r0, [sl], r2, asr #23 │ │ │ │ - b 0x15056b4 │ │ │ │ + b 0x15057b4 │ │ │ │ @ instruction: 0xf44f0bcb │ │ │ │ @ instruction: 0xf4137280 │ │ │ │ @ instruction: 0xf04f6f80 │ │ │ │ strmi r0, [r6], -r0, lsl #2 │ │ │ │ - b 0x14e7348 │ │ │ │ + b 0x14e7448 │ │ │ │ svclt 0x001428d3 │ │ │ │ stmdbeq r4, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ stmdbeq r1, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ strbls r6, [r5], #-2084 @ 0xfffff7dc │ │ │ │ streq pc, [r0], #-79 @ 0xffffffb1 │ │ │ │ mrc 1, 2, APSR_nzcv, cr2, cr2, {4} │ │ │ │ @ instruction: 0x465a4651 │ │ │ │ orrvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ - b 0x14e736c │ │ │ │ + b 0x14e746c │ │ │ │ @ instruction: 0xf1a3049b │ │ │ │ @ instruction: 0xf008feff │ │ │ │ - b 0x14d5ee4 │ │ │ │ + b 0x14d5fe4 │ │ │ │ @ instruction: 0xf5072a09 │ │ │ │ strls r5, [r1], #-1863 @ 0xfffff8b9 │ │ │ │ - blx 0x223766 │ │ │ │ + blx 0x223866 │ │ │ │ @ instruction: 0xf04ff101 │ │ │ │ andcs r0, r4, r0, lsl #16 │ │ │ │ - bl 0x155d14 │ │ │ │ + bl 0x155e14 │ │ │ │ rsbeq r0, r4, r4, lsl #18 │ │ │ │ vmlseq.f32 s29, s18, s30 │ │ │ │ - bl 0x295c20 │ │ │ │ + bl 0x295d20 │ │ │ │ strtmi r0, [r3], r8, lsl #24 │ │ │ │ stmibeq fp, {ip, pc} │ │ │ │ eorseq pc, pc, #1 │ │ │ │ eoreq pc, r0, r2, asr #3 │ │ │ │ - bl 0x261f18 │ │ │ │ + bl 0x262018 │ │ │ │ strmi r0, [lr, #1219] @ 0x4c3 │ │ │ │ eorscc pc, r3, r5, asr r8 @ │ │ │ │ - blx 0x9efcac │ │ │ │ + blx 0x9efdac │ │ │ │ @ instruction: 0xf1a2f302 │ │ │ │ - blx 0x2163a4 │ │ │ │ - blx 0xa51b28 │ │ │ │ - b 0x1212334 │ │ │ │ - b 0x11d6730 │ │ │ │ + blx 0x2164a4 │ │ │ │ + blx 0xa51c28 │ │ │ │ + b 0x1212434 │ │ │ │ + b 0x11d6830 │ │ │ │ @ instruction: 0xf0030302 │ │ │ │ @ instruction: 0xf8570303 │ │ │ │ @ instruction: 0xf84c3023 │ │ │ │ mvnle r3, r4, lsl #22 │ │ │ │ ldrbmi r9, [ip], -r0, lsl #16 │ │ │ │ ldrbmi r4, [r0], #1609 @ 0x649 │ │ │ │ stmdacc r1, {r1, r2, r3, r4, r6, r7, sl, lr} │ │ │ │ - blls 0x189b58 │ │ │ │ + blls 0x189c58 │ │ │ │ bfi r4, r9, #9, #9 │ │ │ │ ldmdavs sl, {r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, asr #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ sublt sp, r7, r8, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @@ -267745,15 +267811,15 @@ │ │ │ │ svchi 0x00f0e8bd │ │ │ │ @ instruction: 0xf82cf1a4 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 13, cr15, cr0, cr12, {6} │ │ │ │ - blmi 0x12a7408 │ │ │ │ + blmi 0x12a7508 │ │ │ │ strmi fp, [r7], -r5, asr #1 │ │ │ │ movtls r6, #14363 @ 0x381b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ movwcs pc, #5062 @ 0x13c6 @ │ │ │ │ @ instruction: 0xf10d2b02 │ │ │ │ svclt 0x000a040f │ │ │ │ movwcc fp, #4853 @ 0x12f5 │ │ │ │ @@ -267767,52 +267833,52 @@ │ │ │ │ strbmi lr, [r9], -lr, asr #27 │ │ │ │ orrvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ strtmi r4, [r0], -sl, lsr #12 │ │ │ │ cdp2 1, 7, cr15, cr12, cr3, {5} │ │ │ │ biccs pc, r0, r6, asr #7 │ │ │ │ mcrrpl 5, 0, pc, r7, cr8 @ │ │ │ │ @ instruction: 0xf10c4638 │ │ │ │ - bl 0x2d8c68 │ │ │ │ - blx 0x259402 │ │ │ │ + bl 0x2d8d68 │ │ │ │ + blx 0x259502 │ │ │ │ addeq pc, r9, r1, lsl #2 │ │ │ │ @ instruction: 0xf1a2e026 │ │ │ │ - blx 0xa57878 │ │ │ │ - blx 0x2d2804 │ │ │ │ - blx 0xad3c20 │ │ │ │ - b 0x1213820 │ │ │ │ + blx 0xa57978 │ │ │ │ + blx 0x2d2904 │ │ │ │ + blx 0xad3d20 │ │ │ │ + b 0x1213920 │ │ │ │ teqmi fp, #8, 6 @ 0x20000000 │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ ldmdaeq sl, {r2, r8, ip, sp}^ │ │ │ │ @ instruction: 0xf003015b │ │ │ │ - bl 0x416914 │ │ │ │ + bl 0x416a14 │ │ │ │ @ instruction: 0xf1c307c2 │ │ │ │ @ instruction: 0xf85c0620 │ │ │ │ @ instruction: 0xf1a32032 │ │ │ │ ldmdavs pc!, {r5, r8, sl}^ @ │ │ │ │ vpmax.u8 d15, d3, d18 │ │ │ │ @ instruction: 0xf606fa07 │ │ │ │ @ instruction: 0xf505fa27 │ │ │ │ @ instruction: 0x432b4333 │ │ │ │ - blcc 0x193c3c │ │ │ │ + blcc 0x193d3c │ │ │ │ eorle r4, r1, r0, ror r5 │ │ │ │ @ instruction: 0xf001098b │ │ │ │ @ instruction: 0xf102023f │ │ │ │ - bl 0x217c5c │ │ │ │ + bl 0x217d5c │ │ │ │ @ instruction: 0xf1b807c3 │ │ │ │ @ instruction: 0xf8540f40 │ │ │ │ @ instruction: 0xf1c25033 │ │ │ │ ldmdavs lr!, {r5, fp}^ │ │ │ │ ldmvs fp!, {r0, r3, r6, r7, r8, fp, ip, lr, pc} │ │ │ │ stmdbeq r0!, {r1, r5, r7, r8, ip, sp, lr, pc} │ │ │ │ - blx 0x2a65c4 │ │ │ │ - blx 0xa93c8c │ │ │ │ + blx 0x2a66c4 │ │ │ │ + blx 0xa93d8c │ │ │ │ @ instruction: 0xf007f202 │ │ │ │ - b 0x1197170 │ │ │ │ - blx 0xa96498 │ │ │ │ - b 0x11d40a0 │ │ │ │ + b 0x1197270 │ │ │ │ + blx 0xa96598 │ │ │ │ + b 0x11d41a0 │ │ │ │ adcmi r0, fp, r9, lsl #4 │ │ │ │ bfi r4, r3, (invalid: 6:1) │ │ │ │ ldmdavs sl, {r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r3, asr #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ sublt sp, r5, r8, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ @@ -267821,15 +267887,15 @@ │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ @ instruction: 0xff94f1a3 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 13, cr15, cr0, cr12, {6} │ │ │ │ - blmi 0x12e7538 │ │ │ │ + blmi 0x12e7638 │ │ │ │ strmi fp, [r7], -r5, asr #1 │ │ │ │ movtls r6, #14363 @ 0x381b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ movwcs pc, #5062 @ 0x13c6 @ │ │ │ │ @ instruction: 0xf10d2b02 │ │ │ │ svclt 0x000a040f │ │ │ │ movwcc fp, #4853 @ 0x12f5 │ │ │ │ @@ -267860,17 +267926,17 @@ │ │ │ │ tstcc r4, pc, lsl #6 │ │ │ │ cmpeq fp, sl, asr r8 │ │ │ │ teqpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ strbeq lr, [r2, ip, lsl #22] │ │ │ │ strteq pc, [r0], -r3, asr #3 │ │ │ │ eorscs pc, r2, ip, asr r8 @ │ │ │ │ streq pc, [r0, #-419]! @ 0xfffffe5d │ │ │ │ - blx 0x9aff58 │ │ │ │ - blx 0x31296c │ │ │ │ - blx 0xb1357c │ │ │ │ + blx 0x9b0058 │ │ │ │ + blx 0x312a6c │ │ │ │ + blx 0xb1367c │ │ │ │ teqpmi r3, #20971520 @ p-variant is OBSOLETE @ 0x1400000 │ │ │ │ @ instruction: 0xf820432b │ │ │ │ ldrbmi r3, [r0, #-2818]! @ 0xfffff4fe │ │ │ │ stmibeq fp, {r0, r5, ip, lr, pc} │ │ │ │ eorseq pc, pc, #1 │ │ │ │ stmdaeq r4, {r1, r8, ip, sp, lr, pc} │ │ │ │ strbeq lr, [r3, r4, lsl #22] │ │ │ │ @@ -267878,35 +267944,35 @@ │ │ │ │ eorspl pc, r3, r4, asr r8 @ │ │ │ │ stmdaeq r0!, {r1, r6, r7, r8, ip, sp, lr, pc} │ │ │ │ stmible r9, {r1, r2, r3, r4, r5, r6, fp, sp, lr}^ │ │ │ │ @ instruction: 0xf1a268bb │ │ │ │ subsmi r0, r7, #32, 18 @ 0x80000 │ │ │ │ @ instruction: 0xf808fa06 │ │ │ │ vpmax.s8 d15, d2, d21 │ │ │ │ - ldreq pc, [pc, #-7]! @ 0x115d9d │ │ │ │ + ldreq pc, [pc, #-7]! @ 0x115e9d │ │ │ │ andeq lr, r8, #270336 @ 0x42000 │ │ │ │ @ instruction: 0xf909fa26 │ │ │ │ andeq lr, r9, #270336 @ 0x42000 │ │ │ │ tstmi r3, #171 @ 0xab │ │ │ │ - blmi 0x38fcbc │ │ │ │ - blls 0x11efe24 │ │ │ │ + blmi 0x38fdbc │ │ │ │ + blls 0x11eff24 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 56) │ │ │ │ andcs fp, r0, r5, asr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0xf1a383f0 │ │ │ │ svclt 0x0000fefb │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 13, cr15, cr0, cr12, {6} │ │ │ │ - blmi 0x1167670 │ │ │ │ + blmi 0x1167770 │ │ │ │ strmi fp, [r0], r5, asr #1 │ │ │ │ movtls r6, #14363 @ 0x381b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ movwcs pc, #5063 @ 0x13c7 @ │ │ │ │ @ instruction: 0xf10d2b02 │ │ │ │ svclt 0x000a040f │ │ │ │ movwcc fp, #4862 @ 0x12fe │ │ │ │ @@ -267920,28 +267986,28 @@ │ │ │ │ @ instruction: 0xf1925547 │ │ │ │ @ instruction: 0xf44fec9a │ │ │ │ strbmi r7, [r9], -r0, lsl #7 │ │ │ │ @ instruction: 0x46204632 │ │ │ │ @ instruction: 0xf1a33520 │ │ │ │ vqrdmulh.s , , d3[1] │ │ │ │ ldmeq r3!, {r1, r6, r7, r9, sl, fp, sp} │ │ │ │ - bl 0x32774c │ │ │ │ - blx 0x1d8e6a │ │ │ │ - bl 0xff35568c │ │ │ │ + bl 0x32784c │ │ │ │ + blx 0x1d8f6a │ │ │ │ + bl 0xff35578c │ │ │ │ ands r0, r2, lr, lsl #29 │ │ │ │ streq pc, [r0, -r2, lsr #3]! │ │ │ │ vpmax.u8 d15, d2, d17 │ │ │ │ @ instruction: 0xf808fa06 │ │ │ │ @ instruction: 0xf707fa26 │ │ │ │ movweq lr, #35395 @ 0x8a43 │ │ │ │ @ instruction: 0xf003433b │ │ │ │ @ instruction: 0xf855030f │ │ │ │ @ instruction: 0xf8403023 │ │ │ │ strbmi r3, [r0, #-2820]! @ 0xfffff4fc │ │ │ │ - bl 0x149f28 │ │ │ │ + bl 0x14a028 │ │ │ │ @ instruction: 0xf003030e │ │ │ │ ldmibeq fp, {r0, r1, r2, r3, r4, r5, r9} │ │ │ │ stmdaeq r4, {r1, r8, ip, sp, lr, pc} │ │ │ │ svceq 0x0040f1b8 │ │ │ │ stmdaeq r0!, {r1, r6, r7, r8, ip, sp, lr, pc} │ │ │ │ strbeq lr, [r3, r4, lsl #22] │ │ │ │ eorsne pc, r3, r4, asr r8 @ │ │ │ │ @@ -267953,15 +268019,15 @@ │ │ │ │ teqpeq pc, r7 @ p-variant is OBSOLETE │ │ │ │ andeq lr, r8, #270336 @ 0x42000 │ │ │ │ @ instruction: 0xf909fa26 │ │ │ │ andeq lr, r9, #270336 @ 0x42000 │ │ │ │ tstmi r3, #139 @ 0x8b │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ eorcc pc, r3, r5, asr r8 @ │ │ │ │ - blcc 0x253fd0 │ │ │ │ + blcc 0x2540d0 │ │ │ │ bicsle r4, r4, r0, ror #10 │ │ │ │ ldmdavs sl, {r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r3, asr #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ sublt sp, r5, r8, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @@ -267971,21 +268037,21 @@ │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 11, cr15, cr8, cr12, {6} │ │ │ │ @ instruction: 0x46164c56 │ │ │ │ andcs pc, r1, #201326595 @ 0xc000003 │ │ │ │ - bcs 0x1c223c │ │ │ │ + bcs 0x1c233c │ │ │ │ strbls r6, [r7], #-2084 @ 0xfffff7dc │ │ │ │ streq pc, [r0], #-79 @ 0xffffffb1 │ │ │ │ sbcslt fp, ip, #10, 30 @ 0x28 │ │ │ │ strcc r3, [r1], #-513 @ 0xfffffdff │ │ │ │ - ldreq pc, [pc, #-269] @ 0x115e1f │ │ │ │ - streq pc, [pc, #-37] @ 0x115f0b │ │ │ │ + ldreq pc, [pc, #-269] @ 0x115f1f │ │ │ │ + streq pc, [pc, #-37] @ 0x11600b │ │ │ │ sbcseq fp, r4, r4, lsl pc │ │ │ │ strmi r0, [pc], -r4, ror #1 │ │ │ │ svcvs 0x0080f413 │ │ │ │ addvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ tstpeq r0, pc, asr #32 @ p-variant is OBSOLETE │ │ │ │ strtmi r4, [r8], -r3, lsl #13 │ │ │ │ @ instruction: 0xf04fbf14 │ │ │ │ @@ -268003,17 +268069,17 @@ │ │ │ │ stmdaeq r2, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ addseq r0, r8, r4, lsr #1 │ │ │ │ @ instruction: 0x0c07eb0b │ │ │ │ stmib sp, {r0, r4, r5, r7, r9, sl, lr}^ │ │ │ │ eor r8, ip, r1, lsl #14 │ │ │ │ vpmax.s8 d15, d7, d24 │ │ │ │ stmdaeq r0!, {r0, r1, r2, r6, r7, r8, ip, sp, lr, pc} │ │ │ │ - blx 0x2a5c18 │ │ │ │ - b 0x11d3fbc │ │ │ │ - blx 0xa967c0 │ │ │ │ + blx 0x2a5d18 │ │ │ │ + b 0x11d40bc │ │ │ │ + blx 0xa968c0 │ │ │ │ teqpmi sl, #1835008 @ p-variant is OBSOLETE @ 0x1c0000 │ │ │ │ andeq pc, pc, #2 │ │ │ │ strbmi r3, [r8, #-4] │ │ │ │ ldrbeq lr, [r2], -pc, asr #20 │ │ │ │ subne lr, r2, #323584 @ 0x4f000 │ │ │ │ eorseq pc, pc, #2 │ │ │ │ strbeq lr, [r6, lr, lsl #22] │ │ │ │ @@ -268022,35 +268088,35 @@ │ │ │ │ streq pc, [r0, -r2, asr #3]! │ │ │ │ @ instruction: 0xf602fa26 │ │ │ │ eoreq pc, r0, #-2147483608 @ 0x80000028 │ │ │ │ @ instruction: 0xf707fa08 │ │ │ │ streq lr, [r7], -r6, asr #20 │ │ │ │ vpmax.s8 d15, d2, d24 │ │ │ │ streq lr, [r2], -r6, asr #20 │ │ │ │ - blvs 0x194014 │ │ │ │ + blvs 0x194114 │ │ │ │ stmibeq r6, {r1, r5, ip, lr, pc} │ │ │ │ ldreq pc, [pc, -r0]! │ │ │ │ - beq 0x25240c │ │ │ │ + beq 0x25250c │ │ │ │ sbceq lr, r6, #5120 @ 0x1400 │ │ │ │ svceq 0x0040f1ba │ │ │ │ eorshi pc, r6, r5, asr r8 @ │ │ │ │ stmible r5, {r1, r2, r4, r6, fp, sp, lr}^ │ │ │ │ - beq 0x952720 │ │ │ │ + beq 0x952820 │ │ │ │ @ instruction: 0xf807fa28 │ │ │ │ - blx 0x2b0254 │ │ │ │ - b 0x1354838 │ │ │ │ + blx 0x2b0354 │ │ │ │ + b 0x1354938 │ │ │ │ @ instruction: 0xf1a7080a │ │ │ │ rsbsmi r0, pc, #32, 20 @ 0x20000 │ │ │ │ ldreq pc, [pc, -r7]! │ │ │ │ - blx 0x3d48b8 │ │ │ │ + blx 0x3d49b8 │ │ │ │ stmdaeq sl, {r3, r6, r9, fp, sp, lr, pc} │ │ │ │ - b 0x11a6310 │ │ │ │ + b 0x11a6410 │ │ │ │ ldr r0, [fp, r8, lsl #4]! │ │ │ │ @ instruction: 0x8701e9dd │ │ │ │ - bls 0x1dc44c │ │ │ │ + bls 0x1dc54c │ │ │ │ @ instruction: 0xf1b8440f │ │ │ │ ldrmi r0, [r3], #-3841 @ 0xfffff0ff │ │ │ │ @ instruction: 0xf04fd002 │ │ │ │ ldr r0, [ip, r1, lsl #16] │ │ │ │ ldmdavs sl, {r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r7, asr #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @@ -268062,95 +268128,95 @@ │ │ │ │ ldc2 1, cr15, [r4, #652]! @ 0x28c │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 11, cr15, cr8, cr12, {6} │ │ │ │ vqshlu.s64 d20, d0, #3 │ │ │ │ - bcs 0x19e888 │ │ │ │ + bcs 0x19e988 │ │ │ │ svclt 0x000ab0c9 │ │ │ │ andcc fp, r1, #-536870899 @ 0xe000000d │ │ │ │ @ instruction: 0xf10d3601 │ │ │ │ mrrcmi 5, 1, r0, r4, cr15 │ │ │ │ - streq pc, [pc, #-37] @ 0x116073 │ │ │ │ + streq pc, [pc, #-37] @ 0x116173 │ │ │ │ sbcseq fp, r6, r4, lsl pc │ │ │ │ @ instruction: 0x468a00f6 │ │ │ │ svcvs 0x0080f413 │ │ │ │ addvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ tstpeq r0, pc, asr #32 @ p-variant is OBSOLETE │ │ │ │ strtmi r4, [r8], -r1, lsl #13 │ │ │ │ - blcs 0xff6109f0 │ │ │ │ + blcs 0xff610af0 │ │ │ │ smladcs r8, r4, pc, fp @ │ │ │ │ stmdavs r4!, {r0, r8, r9, sl, sp} │ │ │ │ @ instruction: 0xf04f9447 │ │ │ │ @ instruction: 0xf1920400 │ │ │ │ @ instruction: 0x4632eb50 │ │ │ │ vst1.16 {d20-d22}, [pc :64], r1 │ │ │ │ strtmi r7, [r8], -r0, lsl #7 │ │ │ │ @ instruction: 0xf1a30874 │ │ │ │ @ instruction: 0xf00bfbfd │ │ │ │ @ instruction: 0xf5080101 │ │ │ │ eorseq r5, sl, #1136 @ 0x470 │ │ │ │ stmdaeq r2, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ - bleq 0x12d0a24 │ │ │ │ + bleq 0x12d0b24 │ │ │ │ @ instruction: 0xf101fb04 │ │ │ │ cdpeq 1, 2, cr15, cr0, cr14, {0} │ │ │ │ strls r2, [r3], #-0 │ │ │ │ stmdbne pc, {r0, r3, r6} @ │ │ │ │ @ instruction: 0xf608fa07 │ │ │ │ andhi lr, r1, sp, asr #19 │ │ │ │ - bl 0x356328 │ │ │ │ + bl 0x356428 │ │ │ │ ldrtmi r0, [r0], r0, lsl #24 │ │ │ │ - blx 0xa4e1b4 │ │ │ │ + blx 0xa4e2b4 │ │ │ │ @ instruction: 0xf1c0f300 │ │ │ │ stmdacc r0!, {r5, sl} │ │ │ │ vst1.8 {d15-d16}, [r4], r6 │ │ │ │ - blx 0xaa6da8 │ │ │ │ + blx 0xaa6ea8 │ │ │ │ movwmi pc, #12288 @ 0x3000 @ │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ strbmi r3, [r1, #-260] @ 0xfffffefc │ │ │ │ subseq lr, r3, pc, asr #20 │ │ │ │ movtne lr, #14927 @ 0x3a4f │ │ │ │ teqpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ strbeq lr, [r0], #2830 @ 0xb0e │ │ │ │ eorseq pc, r0, lr, asr r8 @ │ │ │ │ @ instruction: 0xf1c36866 │ │ │ │ - blx 0x9171c4 │ │ │ │ + blx 0x9172c4 │ │ │ │ @ instruction: 0xf1a3f003 │ │ │ │ - blx 0x296dcc │ │ │ │ - b 0x1153160 │ │ │ │ - blx 0xa96164 │ │ │ │ - b 0x1152d64 │ │ │ │ + blx 0x296ecc │ │ │ │ + b 0x1153260 │ │ │ │ + blx 0xa96264 │ │ │ │ + b 0x1152e64 │ │ │ │ @ instruction: 0xf82c0003 │ │ │ │ eorle r0, r0, r2, lsl #22 │ │ │ │ @ instruction: 0xf001098c │ │ │ │ @ instruction: 0xf100003f │ │ │ │ - bl 0x25897c │ │ │ │ + bl 0x258a7c │ │ │ │ @ instruction: 0xf1ba03c4 │ │ │ │ @ instruction: 0xf8550f40 │ │ │ │ ldmdavs lr, {r2, r4, r5, lr}^ │ │ │ │ @ instruction: 0xf1c0d9c7 │ │ │ │ sbcmi r0, r4, r0, lsr #20 │ │ │ │ - blx 0x2b03f0 │ │ │ │ - b 0x12549b0 │ │ │ │ + blx 0x2b04f0 │ │ │ │ + b 0x1254ab0 │ │ │ │ @ instruction: 0xf1a0040a │ │ │ │ submi r0, r0, #32, 20 @ 0x20000 │ │ │ │ eorseq pc, pc, r0 │ │ │ │ - blx 0x3d4a30 │ │ │ │ + blx 0x3d4b30 │ │ │ │ streq lr, [sl], #-2628 @ 0xfffff5bc │ │ │ │ @ instruction: 0x43234083 │ │ │ │ ldmib sp, {r1, r2, r3, r4, r5, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ - bl 0x1761ac │ │ │ │ + bl 0x1762ac │ │ │ │ ldrtmi r0, [r9], -fp, lsl #12 │ │ │ │ @ instruction: 0xf1b84410 │ │ │ │ andle r0, r4, r1, lsl #30 │ │ │ │ @ instruction: 0xf04f9b03 │ │ │ │ - ldrmi r0, [pc], #-2049 @ 0x1161bc │ │ │ │ - blmi 0x390038 │ │ │ │ - blls 0x12f022c │ │ │ │ + ldrmi r0, [pc], #-2049 @ 0x1162bc │ │ │ │ + blmi 0x390138 │ │ │ │ + blls 0x12f032c │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 56) │ │ │ │ andcs fp, r0, r9, asr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0xf1a38ff0 │ │ │ │ @@ -268158,82 +268224,82 @@ │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 11, cr15, cr8, cr12, {6} │ │ │ │ @ instruction: 0x46164c50 │ │ │ │ andcs pc, r1, #201326595 @ 0xc000003 │ │ │ │ - bcs 0x1c2528 │ │ │ │ + bcs 0x1c2628 │ │ │ │ strbls r6, [r7], #-2084 @ 0xfffff7dc │ │ │ │ streq pc, [r0], #-79 @ 0xffffffb1 │ │ │ │ sbcslt fp, ip, #10, 30 @ 0x28 │ │ │ │ strcc r3, [r1], #-513 @ 0xfffffdff │ │ │ │ - ldreq pc, [pc, #-269] @ 0x11610b │ │ │ │ - streq pc, [pc, #-37] @ 0x1161f7 │ │ │ │ + ldreq pc, [pc, #-269] @ 0x11620b │ │ │ │ + streq pc, [pc, #-37] @ 0x1162f7 │ │ │ │ sbcseq fp, r4, r4, lsl pc │ │ │ │ strmi r0, [r8], r4, ror #1 │ │ │ │ svcvs 0x0080f413 │ │ │ │ addvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ tstpeq r0, pc, asr #32 @ p-variant is OBSOLETE │ │ │ │ strtmi r4, [r8], -r3, lsl #13 │ │ │ │ smladcs r8, r4, pc, fp @ │ │ │ │ - b 0x14dfe40 │ │ │ │ + b 0x14dff40 │ │ │ │ @ instruction: 0xf1922ad3 │ │ │ │ @ instruction: 0x4641ea92 │ │ │ │ vst1.8 {d20-d22}, [pc :128], r2 │ │ │ │ strtmi r7, [r8], -r0, lsl #7 │ │ │ │ ldmibeq r4, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ - blx 0x10d28e2 │ │ │ │ + blx 0x10d29e2 │ │ │ │ tstpeq r3, sl @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf04f023b │ │ │ │ @ instruction: 0xf5060802 │ │ │ │ stmib sp, {r0, r1, r2, r6, r9, sl, ip, lr}^ │ │ │ │ - blx 0x368672 │ │ │ │ + blx 0x368772 │ │ │ │ strtcc pc, [r0], -r1, lsl #2 │ │ │ │ ldrmi r2, [ip], -r0, lsl #4 │ │ │ │ - bl 0x156398 │ │ │ │ - blx 0x2d7e9c │ │ │ │ + bl 0x156498 │ │ │ │ + blx 0x2d7f9c │ │ │ │ addeq pc, r8, r8, lsl #28 │ │ │ │ @ instruction: 0x0c02eb0b │ │ │ │ @ instruction: 0xf8cd4691 │ │ │ │ ands r8, r4, r4 │ │ │ │ @ instruction: 0xf103fa28 │ │ │ │ stmdaeq r0!, {r0, r1, r6, r7, r8, ip, sp, lr, pc} │ │ │ │ - blx 0x1a4f14 │ │ │ │ - b 0x11942b8 │ │ │ │ - blx 0x9966bc │ │ │ │ + blx 0x1a5014 │ │ │ │ + b 0x11943b8 │ │ │ │ + blx 0x9967bc │ │ │ │ tstpmi r9, #201326592 @ p-variant is OBSOLETE @ 0xc000000 │ │ │ │ tstpeq pc, r1 @ p-variant is OBSOLETE │ │ │ │ ldrbmi r3, [r0, #-4]! │ │ │ │ eorcc pc, r1, r6, asr r8 @ │ │ │ │ - blcc 0x2543e0 │ │ │ │ + blcc 0x2544e0 │ │ │ │ stmibeq r2, {r1, r5, ip, lr, pc} │ │ │ │ teqpeq pc, #0 @ p-variant is OBSOLETE │ │ │ │ - beq 0x2526c8 │ │ │ │ + beq 0x2527c8 │ │ │ │ biceq lr, r2, r5, lsl #22 │ │ │ │ svceq 0x0040f1ba │ │ │ │ eorshi pc, r2, r5, asr r8 @ │ │ │ │ ldmible sp, {r1, r3, r6, fp, sp, lr}^ │ │ │ │ - beq 0x9529dc │ │ │ │ + beq 0x952adc │ │ │ │ @ instruction: 0xf803fa28 │ │ │ │ - blx 0x1b04fc │ │ │ │ - b 0x1354b04 │ │ │ │ + blx 0x1b05fc │ │ │ │ + b 0x1354c04 │ │ │ │ @ instruction: 0xf1a3080a │ │ │ │ subsmi r0, fp, #32, 20 @ 0x20000 │ │ │ │ teqpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ - blx 0x3d4b74 │ │ │ │ + blx 0x3d4c74 │ │ │ │ stmdaeq sl, {r3, r6, r9, fp, sp, lr, pc} │ │ │ │ - b 0x1166558 │ │ │ │ + b 0x1166658 │ │ │ │ ldrb r0, [r3, r8, lsl #2] │ │ │ │ ldrdhi pc, [r4], -sp │ │ │ │ andeq lr, r4, #9216 @ 0x2400 │ │ │ │ ldrtmi r9, [r9], -r2, lsl #22 │ │ │ │ svceq 0x0001f1b8 │ │ │ │ vmlaeq.f64 d14, d3, d0 │ │ │ │ - blls 0x20a320 │ │ │ │ + blls 0x20a420 │ │ │ │ stmdaeq r1, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xe7b0441f │ │ │ │ ldmdavs sl, {r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r7, asr #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ sublt sp, r9, r8, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ @@ -268243,120 +268309,120 @@ │ │ │ │ mcrr2 1, 10, pc, sl, cr3 @ │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 11, cr15, cr8, cr12, {6} │ │ │ │ vmov.i32 d20, #-1241513984 @ 0xb6000000 │ │ │ │ - bcs 0x19eb5c │ │ │ │ + bcs 0x19ec5c │ │ │ │ svclt 0x0008b0c9 │ │ │ │ @ instruction: 0xf883fa5f │ │ │ │ svclt 0x00144c50 │ │ │ │ stmdaeq r1, {r1, r8, ip, sp, lr, pc} │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ - ldreq pc, [pc, #-269] @ 0x116263 │ │ │ │ + ldreq pc, [pc, #-269] @ 0x116363 │ │ │ │ svcvs 0x0080f413 │ │ │ │ - streq pc, [pc, #-37] @ 0x116353 │ │ │ │ + streq pc, [pc, #-37] @ 0x116453 │ │ │ │ strbls r6, [r7], #-2084 @ 0xfffff7dc │ │ │ │ streq pc, [r0], #-79 @ 0xffffffb1 │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ strcs fp, [r4], #-3860 @ 0xfffff0ec │ │ │ │ strmi r2, [pc], -r1, lsl #8 │ │ │ │ addvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ strmi r2, [r1], r0, lsl #2 │ │ │ │ @ instruction: 0xf1924628 │ │ │ │ ldrtmi lr, [r9], -r6, ror #19 │ │ │ │ orrvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ strtmi r4, [r8], -r2, asr #12 │ │ │ │ - bleq 0x1750ce4 │ │ │ │ - blx 0xfe5d2a38 │ │ │ │ + bleq 0x1750de4 │ │ │ │ + blx 0xfe5d2b38 │ │ │ │ cdppl 5, 4, cr15, cr7, cr6, {0} │ │ │ │ strcs r0, [r0], #-545 @ 0xfffffddf │ │ │ │ cdpeq 1, 2, cr15, cr0, cr14, {0} │ │ │ │ strbeq lr, [r8], -pc, asr #20 │ │ │ │ movwcs r4, #17959 @ 0x4627 │ │ │ │ mcrreq 10, 4, lr, r8, cr15 │ │ │ │ andlt pc, ip, sp, asr #17 │ │ │ │ - bl 0x35664c │ │ │ │ + bl 0x35674c │ │ │ │ ldrtmi r0, [r2], r7, lsl #16 │ │ │ │ strcc lr, [r1, -sp, asr #19] │ │ │ │ - blx 0xb0e480 │ │ │ │ + blx 0xb0e580 │ │ │ │ @ instruction: 0xf1c2f302 │ │ │ │ - bcc 0x918060 │ │ │ │ + bcc 0x918160 │ │ │ │ @ instruction: 0xf707fa06 │ │ │ │ - blx 0xaa70d4 │ │ │ │ + blx 0xaa71d4 │ │ │ │ tstpmi r3, #536870912 @ p-variant is OBSOLETE @ 0x20000000 │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ ldrbmi r3, [r0, #-4] │ │ │ │ subseq lr, r3, #323584 @ 0x4f000 │ │ │ │ movtne lr, #14927 @ 0x3a4f │ │ │ │ teqpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ strbeq lr, [r2], lr, lsl #22 │ │ │ │ eorscs pc, r2, lr, asr r8 @ │ │ │ │ @ instruction: 0xf1c36877 │ │ │ │ - blx 0x997c90 │ │ │ │ + blx 0x997d90 │ │ │ │ @ instruction: 0xf1a3f203 │ │ │ │ - blx 0x2d7098 │ │ │ │ - b 0x11d3c34 │ │ │ │ - blx 0xad6c38 │ │ │ │ - b 0x11d3030 │ │ │ │ + blx 0x2d7198 │ │ │ │ + b 0x11d3d34 │ │ │ │ + blx 0xad6d38 │ │ │ │ + b 0x11d3130 │ │ │ │ @ instruction: 0xf8280203 │ │ │ │ eorle r2, r0, r2, lsl #22 │ │ │ │ @ instruction: 0xf0000986 │ │ │ │ @ instruction: 0xf102023f │ │ │ │ - bl 0x259048 │ │ │ │ + bl 0x259148 │ │ │ │ @ instruction: 0xf1bb03c6 │ │ │ │ @ instruction: 0xf8550f40 │ │ │ │ ldmdavs lr, {r1, r2, r4, r5, ip, sp, lr}^ │ │ │ │ @ instruction: 0xf1c2d9c7 │ │ │ │ sbcsmi r0, r7, r0, lsr #22 │ │ │ │ - blx 0x2b06bc │ │ │ │ - b 0x1315080 │ │ │ │ + blx 0x2b07bc │ │ │ │ + b 0x1315180 │ │ │ │ @ instruction: 0xf1a2070b │ │ │ │ subsmi r0, r2, #32, 22 @ 0x8000 │ │ │ │ eorseq pc, pc, #2 │ │ │ │ - blx 0x414cfe │ │ │ │ + blx 0x414dfe │ │ │ │ streq lr, [fp, -r7, asr #20] │ │ │ │ teqmi fp, #147 @ 0x93 │ │ │ │ ldmib sp, {r1, r2, r3, r4, r5, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ - bl 0x124078 │ │ │ │ - bls 0x1d7ca8 │ │ │ │ - blcc 0x1674b8 │ │ │ │ + bl 0x124178 │ │ │ │ + bls 0x1d7da8 │ │ │ │ + blcc 0x1675b8 │ │ │ │ @ instruction: 0xd1a34414 │ │ │ │ ldmdavs sl, {r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r7, asr #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ sublt sp, r9, r8, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - blx 0xfe6d2b32 │ │ │ │ + blx 0xfe6d2c32 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 11, cr15, cr8, cr12, {6} │ │ │ │ ldrmi r4, [r6], -ip, asr #24 │ │ │ │ andcs pc, r1, #201326595 @ 0xc000003 │ │ │ │ - bcs 0x1c27e8 │ │ │ │ + bcs 0x1c28e8 │ │ │ │ strbls r6, [r7], #-2084 @ 0xfffff7dc │ │ │ │ streq pc, [r0], #-79 @ 0xffffffb1 │ │ │ │ sbcslt fp, ip, #10, 30 @ 0x28 │ │ │ │ strcc r3, [r1], #-513 @ 0xfffffdff │ │ │ │ - ldreq pc, [pc, #-269] @ 0x1163cb │ │ │ │ - streq pc, [pc, #-37] @ 0x1164b7 │ │ │ │ + ldreq pc, [pc, #-269] @ 0x1164cb │ │ │ │ + streq pc, [pc, #-37] @ 0x1165b7 │ │ │ │ sbcseq fp, r4, r4, lsl pc │ │ │ │ strmi r0, [r8], r4, ror #1 │ │ │ │ svcvs 0x0080f413 │ │ │ │ addvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ tstpeq r0, pc, asr #32 @ p-variant is OBSOLETE │ │ │ │ strtmi r4, [r8], -r3, lsl #13 │ │ │ │ smladcs r4, r4, pc, fp @ │ │ │ │ - b 0x14e0100 │ │ │ │ + b 0x14e0200 │ │ │ │ @ instruction: 0xf1922ad3 │ │ │ │ @ instruction: 0x4641e932 │ │ │ │ vst1.8 {d20-d22}, [pc :128], r2 │ │ │ │ strtmi r7, [r8], -r0, lsl #7 │ │ │ │ ldmibeq r4, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf9def1a3 │ │ │ │ tstpeq r1, sl @ p-variant is OBSOLETE │ │ │ │ @@ -268364,227 +268430,227 @@ │ │ │ │ stmib sp, {r0, r1, r2, r6, r9, sl, ip, lr}^ │ │ │ │ strtcc r4, [r0], -r2, lsl #18 │ │ │ │ @ instruction: 0xf101fb09 │ │ │ │ andcs r2, r4, #0, 14 │ │ │ │ addeq r4, r9, ip, lsl r6 │ │ │ │ stmdaeq r9, {r0, r8, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0x0e88ea4f │ │ │ │ - bl 0x3d675c │ │ │ │ + bl 0x3d685c │ │ │ │ strtmi r0, [r1], r7, lsl #24 │ │ │ │ ands r9, r3, r1, lsl #4 │ │ │ │ vpmax.s8 d15, d3, d17 │ │ │ │ smlawteq r0, r3, r1, pc @ │ │ │ │ - blx 0x2251d0 │ │ │ │ + blx 0x2252d0 │ │ │ │ movwmi pc, #41217 @ 0xa101 @ │ │ │ │ vpmax.u8 d15, d3, d20 │ │ │ │ @ instruction: 0xf002431a │ │ │ │ andcc r0, r4, pc, lsl #4 │ │ │ │ @ instruction: 0xf8564570 │ │ │ │ @ instruction: 0xf84c3022 │ │ │ │ eorle r3, r0, r4, lsl #22 │ │ │ │ @ instruction: 0xf0000981 │ │ │ │ @ instruction: 0xf103033f │ │ │ │ - bl 0x258d88 │ │ │ │ + bl 0x258e88 │ │ │ │ @ instruction: 0xf1ba02c1 │ │ │ │ @ instruction: 0xf8550f40 │ │ │ │ ldmdavs r4, {r0, r4, r5, ip}^ │ │ │ │ @ instruction: 0xf1c3d9de │ │ │ │ sbcsmi r0, r9, r0, lsr #20 │ │ │ │ - blx 0x2307d8 │ │ │ │ - b 0x1194dbc │ │ │ │ + blx 0x2308d8 │ │ │ │ + b 0x1194ebc │ │ │ │ @ instruction: 0xf1a3010a │ │ │ │ subsmi r0, fp, #32, 20 @ 0x20000 │ │ │ │ teqpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ - blx 0x3d4e34 │ │ │ │ + blx 0x3d4f34 │ │ │ │ tsteq sl, r1, asr #20 │ │ │ │ movwmi r4, #41114 @ 0xa09a │ │ │ │ - bls 0x190504 │ │ │ │ - blls 0x1a7ee4 │ │ │ │ + bls 0x190604 │ │ │ │ + blls 0x1a7fe4 │ │ │ │ strbmi r4, [r1], -pc, asr #8 │ │ │ │ - bl 0x124dc0 │ │ │ │ + bl 0x124ec0 │ │ │ │ andle r0, r2, r3, lsl #28 │ │ │ │ ldrmi r9, [r8], #2819 @ 0xb03 │ │ │ │ - blmi 0x3904a8 │ │ │ │ - blls 0x12f0634 │ │ │ │ + blmi 0x3905a8 │ │ │ │ + blls 0x12f0734 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 56) │ │ │ │ andcs fp, r0, r9, asr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0xf1a38ff0 │ │ │ │ svclt 0x0000faf3 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec6d7f8 │ │ │ │ + bl 0xfec6d8f8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [pc], {240} @ 0xf0 │ │ │ │ stmdavs r1, {r1, r7, ip, sp, pc} │ │ │ │ tstls r1, r8, lsl #12 │ │ │ │ ldc2l 1, cr15, [ip, #-584]! @ 0xfffffdb8 │ │ │ │ stmdaeq r2, {r0, r8, fp, ip, pc}^ │ │ │ │ @ instruction: 0xf7286ba0 │ │ │ │ - blvs 0xfe954f3c │ │ │ │ + blvs 0xfe954e3c │ │ │ │ vhsub.s8 d18, d15, d1 │ │ │ │ - vaddw.s8 q8, q8, d8 │ │ │ │ + vsra.s64 d17, d8, #64 │ │ │ │ @ instruction: 0xf1160130 │ │ │ │ - blvs 0xfea15124 │ │ │ │ + blvs 0xfea15224 │ │ │ │ andlt r6, r2, r8, lsl r8 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addseq r6, r6, r0, lsr #21 │ │ │ │ svclt 0x009d2896 │ │ │ │ - bicmi pc, r8, #536870916 @ 0x20000004 │ │ │ │ + bicspl pc, r8, #536870916 @ 0x20000004 │ │ │ │ teqpeq r5, #192, 4 @ p-variant is OBSOLETE │ │ │ │ eoreq pc, r0, r3, asr r8 @ │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ - bicmi pc, r8, #536870916 @ 0x20000004 │ │ │ │ + bicspl pc, r8, #536870916 @ 0x20000004 │ │ │ │ teqpeq r5, #192, 4 @ p-variant is OBSOLETE │ │ │ │ and r2, r2, r0, lsl #4 │ │ │ │ - bcs 0xfe6e2e6c │ │ │ │ + bcs 0xfe6e2f6c │ │ │ │ ldmdavs r9, {r3, ip, lr, pc} │ │ │ │ addmi r3, r1, #4, 6 @ 0x10000000 │ │ │ │ @ instruction: 0x4610d1f8 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ ldrmi r2, [r0], -pc, lsl #5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ addscc pc, r4, #208, 16 @ 0xd00000 │ │ │ │ ldmdavs r8, {r0, r1, r4, r8, ip, sp, pc} │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec6d8a4 │ │ │ │ + bl 0xfec6d9a4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6450ff0 │ │ │ │ vsubw.s8 q9, q8, d16 │ │ │ │ @ instruction: 0xf5030396 │ │ │ │ addlt r5, r3, r0, lsl #5 │ │ │ │ - bicsvc pc, r8, sl, asr #4 │ │ │ │ + mvneq pc, sl, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - blvs 0x1530830 │ │ │ │ + blvs 0x1530930 │ │ │ │ addscc pc, r4, #13828096 @ 0xd30000 │ │ │ │ ldrdcs pc, [r8], #131 @ 0x83 │ │ │ │ movwcs lr, #47570 @ 0xb9d2 │ │ │ │ @ instruction: 0xf1339300 │ │ │ │ andlt pc, r3, r5, lsl #18 │ │ │ │ - bl 0x254850 │ │ │ │ - ldmdalt r0!, {r0, r3, r5, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - blcs 0x1707f0 │ │ │ │ + bl 0x254950 │ │ │ │ + svclt 0x00f0f728 │ │ │ │ + blcs 0x1708f0 │ │ │ │ push {r0, r1, r2, r5, r6, r8, fp, ip, lr, pc} │ │ │ │ vst4. {d20,d22,d24,d26}, [pc :256], r0 │ │ │ │ - bl 0xfec6d8f0 │ │ │ │ + bl 0xfec6d9f0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6450fd8 │ │ │ │ vabal.s8 q9, d16, d16 │ │ │ │ stmdavs r1, {r1, r2, r4, r7, r8, sl} │ │ │ │ stmdavs fp!, {r2, r7, ip, sp, pc}^ │ │ │ │ @ instruction: 0xf8d3680e │ │ │ │ @ instruction: 0xf8d33294 │ │ │ │ - blvs 0xfe5dea30 │ │ │ │ + blvs 0xfe5deb30 │ │ │ │ svclt 0x0024429e │ │ │ │ - subsmi pc, r4, lr, asr #4 │ │ │ │ + rsbpl pc, r4, lr, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stmdbvs r9, {r0, r6, r9, ip, lr, pc} │ │ │ │ strpl pc, [r0, r5, lsl #10] │ │ │ │ ldrbtvc pc, [sp], #576 @ 0x240 @ │ │ │ │ addmi r6, ip, #83968 @ 0x14800 │ │ │ │ movweq lr, #27555 @ 0x6ba3 │ │ │ │ strmi fp, [ip], -r8, lsr #30 │ │ │ │ @ instruction: 0x46906b78 │ │ │ │ stmdale r7!, {r0, r1, r5, r7, r9, lr} │ │ │ │ - tstpne r4, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + tstpcs r4, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ teqpeq r3, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf1329303 │ │ │ │ stcls 8, cr15, [r3], {225} @ 0xe1 │ │ │ │ - blvs 0xfef27fd4 │ │ │ │ - blx 0x1152bac │ │ │ │ - blvs 0xfeff09f8 │ │ │ │ + blvs 0xfef280d4 │ │ │ │ + blx 0x1152cac │ │ │ │ + blvs 0xfeff0af8 │ │ │ │ tsteq r6, r8, lsl #22 │ │ │ │ mcrvs 8, 0, r6, cr3, cr10, {0} │ │ │ │ tstlt sp, #2512 @ 0x9d0 │ │ │ │ movwls r2, #768 @ 0x300 │ │ │ │ strmi r4, [r8, r3, lsr #12]! │ │ │ │ ldmib r7, {r3, r5, r7, r8, fp, ip, sp, pc}^ │ │ │ │ strtmi r0, [r2], -sp, lsl #6 │ │ │ │ - @ instruction: 0xf7296819 │ │ │ │ - blvs 0x2014828 │ │ │ │ + @ instruction: 0xf7286819 │ │ │ │ + blvs 0x2016728 │ │ │ │ ldmib r3, {r0, r9, sp}^ │ │ │ │ andlt r0, r4, r0, lsl #2 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - ldmiblt r2!, {r3, r5, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - @ instruction: 0x01bcf64f │ │ │ │ + ldmdblt r2!, {r3, r5, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + bicne pc, ip, pc, asr #12 │ │ │ │ teqpeq r0, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf8baf132 │ │ │ │ vaba.s8 q15, q15, q4 │ │ │ │ - vshr.s64 d18, d0, #64 │ │ │ │ + vaddl.s8 , d16, d16 │ │ │ │ andlt r0, r4, lr, lsr #32 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - blt 0xff75444c │ │ │ │ + blt 0x175454c │ │ │ │ strls r4, [r0, #-1571] @ 0xfffff9dd │ │ │ │ - @ instruction: 0xf85ef762 │ │ │ │ + @ instruction: 0xffdef761 │ │ │ │ vaba.s8 q15, q15, q5 │ │ │ │ - vaddl.s8 q9, d16, d12 │ │ │ │ + vshr.s64 d19, d12, #64 │ │ │ │ @ instruction: 0xf728002e │ │ │ │ - svclt 0x0000bacd │ │ │ │ + svclt 0x0000ba4d │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec6d9cc │ │ │ │ + bl 0xfec6dacc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff0 │ │ │ │ stmdavs r0, {r1, r7, ip, sp, pc} │ │ │ │ @ instruction: 0xff0af7ff │ │ │ │ stmdavs r0!, {r1, r9, sl, lr} │ │ │ │ @ instruction: 0xf6452100 │ │ │ │ vaddhn.i16 d18, q8, q8 │ │ │ │ stmdbvs r3, {r1, r2, r4, r7, sl} │ │ │ │ - bvs 0x13abf4 │ │ │ │ + bvs 0x13acf4 │ │ │ │ stmiavs r0!, {ip, pc} │ │ │ │ strpl pc, [r0], #1284 @ 0x504 │ │ │ │ andpl pc, r8, r0, lsl #10 │ │ │ │ @ instruction: 0xf01c3010 │ │ │ │ - blvs 0x1a55f50 │ │ │ │ - blle 0x3de010 │ │ │ │ + blvs 0x1a56050 │ │ │ │ + blle 0x3de110 │ │ │ │ @ instruction: 0xf64a4620 │ │ │ │ - vaddw.s8 q8, q0, d0 │ │ │ │ + vorr.i32 d17, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf133012f │ │ │ │ andlt pc, r2, r5, ror #16 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ - svclt 0x00d0f728 │ │ │ │ + svclt 0x0050f728 │ │ │ │ cdp2 1, 2, cr15, cr12, cr5, {3} │ │ │ │ - vmax.s8 d20, d10, d3 │ │ │ │ - vsra.s64 , q12, #64 │ │ │ │ + @ instruction: 0xf64a4603 │ │ │ │ + vaddw.s8 , q0, d8 │ │ │ │ strtmi r0, [r0], -pc, lsr #2 │ │ │ │ @ instruction: 0xf133681a │ │ │ │ andlt pc, r2, r5, asr r8 @ │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ - svclt 0x00c0f728 │ │ │ │ + svclt 0x0040f728 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec6da48 │ │ │ │ + bl 0xfec6db48 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdavs r3, {r3, r4, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ @ instruction: 0xf19b6818 │ │ │ │ andcc pc, r1, fp, lsl #31 │ │ │ │ @ instruction: 0xf64ad007 │ │ │ │ - vaddl.s8 q8, d0, d4 │ │ │ │ + vmov.i32 d17, #4 @ 0x00000004 │ │ │ │ pop {r0, r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf7284010 │ │ │ │ - blmi 0x345250 │ │ │ │ + blmi 0x345150 │ │ │ │ @ instruction: 0xf1656b5c │ │ │ │ strmi pc, [r3], -r5, lsl #28 │ │ │ │ - mvnsvc pc, sl, asr #4 │ │ │ │ + tstpne r8, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ ldmdavs sl, {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf82ef133 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ - svclt 0x009af728 │ │ │ │ + svclt 0x001af728 │ │ │ │ addseq r6, r6, r0, lsr #21 │ │ │ │ cmnmi r0, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ addlt r6, r4, r3, lsl #16 │ │ │ │ ldmdavs sp, {r1, r2, r3, r4, r8, fp, sp, lr} │ │ │ │ @@ -268594,116 +268660,116 @@ │ │ │ │ stmdbhi r8, {r0, r1, r4, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ cdp2 1, 6, cr15, cr6, cr8, {1} │ │ │ │ @ instruction: 0xb3a84604 │ │ │ │ @ instruction: 0x46284632 │ │ │ │ stmib sp, {r0, r5, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf19a8900 │ │ │ │ @ instruction: 0x4d1bf9f5 │ │ │ │ - blle 0x71e0dc │ │ │ │ + blle 0x71e1dc │ │ │ │ @ instruction: 0xf64a6b68 │ │ │ │ - vaddw.s8 q8, q0, d12 │ │ │ │ + vorr.i32 d17, #12 @ 0x0000000c │ │ │ │ andls r0, r3, #-1073741813 @ 0xc000000b │ │ │ │ @ instruction: 0xfffef132 │ │ │ │ - blvs 0x1b3d0f4 │ │ │ │ + blvs 0x1b3d1f4 │ │ │ │ @ instruction: 0xf7284621 │ │ │ │ - blvs 0x1c166b4 │ │ │ │ + blvs 0x1c165b4 │ │ │ │ ldmib r3, {r0, r9, sp}^ │ │ │ │ @ instruction: 0xf7280100 │ │ │ │ - @ instruction: 0x4620f93b │ │ │ │ + @ instruction: 0x4620f8bb │ │ │ │ pop {r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf1284370 │ │ │ │ @ instruction: 0xf165be35 │ │ │ │ @ instruction: 0x4603fdb9 │ │ │ │ - mvnsvc pc, sl, asr #4 │ │ │ │ + tstpne r8, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ ldmdavs sl, {r3, r5, r6, r8, r9, fp, sp, lr} │ │ │ │ @ instruction: 0xffe2f132 │ │ │ │ - @ instruction: 0xff50f728 │ │ │ │ + cdp2 7, 13, cr15, cr0, cr8, {1} │ │ │ │ andlt r4, r4, r0, lsr #12 │ │ │ │ cmnmi r0, #12386304 @ 0xbd0000 │ │ │ │ cdplt 1, 2, cr15, cr2, cr8, {1} │ │ │ │ - andeq pc, r8, sl, asr #12 │ │ │ │ + andsne pc, r8, sl, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - blx 0x5d45d8 │ │ │ │ + @ instruction: 0xf992f728 │ │ │ │ svclt 0x0000e7df │ │ │ │ addseq r6, r6, r0, lsr #21 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec6db48 │ │ │ │ + bl 0xfec6dc48 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ @ instruction: 0xf7ff6800 │ │ │ │ strmi pc, [r5], -sp, asr #28 │ │ │ │ andpl pc, r0, pc, asr #8 │ │ │ │ cdp2 1, 1, cr15, cr4, cr8, {1} │ │ │ │ stmdacs r0, {r2, r9, sl, lr} │ │ │ │ @ instruction: 0x4601d036 │ │ │ │ ldcmi 6, cr4, [lr, #-160] @ 0xffffff60 │ │ │ │ andpl pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ stc2l 0, cr15, [r4, #-112]! @ 0xffffff90 │ │ │ │ - blvs 0x1bde180 │ │ │ │ + blvs 0x1bde280 │ │ │ │ @ instruction: 0x4618db18 │ │ │ │ - tstpeq ip, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ + tstpne ip, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ @ instruction: 0xf1329201 │ │ │ │ - bls 0x196838 │ │ │ │ + bls 0x196938 │ │ │ │ strtmi r6, [r1], -r8, ror #22 │ │ │ │ - @ instruction: 0xff1ef728 │ │ │ │ + cdp2 7, 9, cr15, cr14, cr8, {1} │ │ │ │ andcs r6, r1, #109568 @ 0x1ac00 │ │ │ │ ldrdeq lr, [r0, -r3] │ │ │ │ - @ instruction: 0xf8e8f728 │ │ │ │ + @ instruction: 0xf868f728 │ │ │ │ andlt r4, r3, r0, lsr #12 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ stcllt 1, cr15, [r2, #160]! @ 0xa0 │ │ │ │ @ instruction: 0xf1659301 │ │ │ │ strmi pc, [r2], -r5, ror #26 │ │ │ │ - mvnsvc pc, sl, asr #4 │ │ │ │ + tstpne r8, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ ldmdavs r2, {r0, fp, ip, pc} │ │ │ │ @ instruction: 0xff8ef132 │ │ │ │ - cdp2 7, 15, cr15, cr12, cr8, {1} │ │ │ │ + cdp2 7, 7, cr15, cr12, cr8, {1} │ │ │ │ andlt r4, r3, r0, lsr #12 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ stcllt 1, cr15, [lr, #160] @ 0xa0 │ │ │ │ - andeq pc, r8, sl, asr #12 │ │ │ │ + andsne pc, r8, sl, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - @ instruction: 0xf9bef728 │ │ │ │ + @ instruction: 0xf93ef728 │ │ │ │ svclt 0x0000e7de │ │ │ │ addseq r6, r6, r0, lsr #21 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec6dbf0 │ │ │ │ + bl 0xfec6dcf0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdavs r3, {r3, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ ldmdavs r8, {r0, r1, r7, ip, sp, pc} │ │ │ │ - bvs 0x7f0e70 │ │ │ │ + bvs 0x7f0f70 │ │ │ │ @ instruction: 0xf729461d │ │ │ │ - msrlt CPSR_f, #9371648 @ 0x8f0000 │ │ │ │ - @ instruction: 0xf8c0f729 │ │ │ │ + msrlt CPSR_f, #983040 @ 0xf0000 │ │ │ │ + @ instruction: 0xf840f729 │ │ │ │ @ instruction: 0xf8d0b310 │ │ │ │ @ instruction: 0xb1fb3294 │ │ │ │ ldrdcc pc, [ip], #131 @ 0x83 │ │ │ │ @ instruction: 0xf8d3b1e3 │ │ │ │ biclt r3, fp, r8, lsr #8 │ │ │ │ movwls r4, #5656 @ 0x1618 │ │ │ │ - blx 0x1cd3072 │ │ │ │ + blx 0x1cd3172 │ │ │ │ ldmdale r3, {r2, r7, r9, lr} │ │ │ │ - blls 0x15cfb8 │ │ │ │ + blls 0x15d0b8 │ │ │ │ @ instruction: 0xf64a4282 │ │ │ │ - vorr.i32 d16, #4 @ 0x00000004 │ │ │ │ + vaddw.s8 , q0, d20 │ │ │ │ svclt 0x0088012f │ │ │ │ stmdami sl, {r0, r2, r8, r9, fp, ip} │ │ │ │ strtmi r4, [sl], -r3, lsr #8 │ │ │ │ @ instruction: 0xf1326b40 │ │ │ │ andlt pc, r3, fp, asr #30 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ - cdplt 7, 11, cr15, cr6, cr8, {1} │ │ │ │ - subsmi pc, r4, lr, asr #4 │ │ │ │ + cdplt 7, 3, cr15, cr6, cr8, {1} │ │ │ │ + rsbpl pc, r4, lr, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7284030 │ │ │ │ - svclt 0x0000b97b │ │ │ │ + svclt 0x0000b8fb │ │ │ │ addseq r6, r6, r0, lsr #21 │ │ │ │ ldrbmi r2, [r0, -r5]! │ │ │ │ @ instruction: 0xf8d0460a │ │ │ │ strmi r1, [r3], -ip, lsl #1 │ │ │ │ @ instruction: 0xd1064291 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @@ -268716,187 +268782,187 @@ │ │ │ │ cmnpcs r8, pc, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrscs pc, r6, r0, asr #5 │ │ │ │ stmdbcs r0, {r0, r3, fp, pc} │ │ │ │ @ instruction: 0xf64fd0e8 │ │ │ │ vaddw.s8 q11, q8, d24 │ │ │ │ stmdavs r9, {r1, r2, r4, r7, r8, sp} │ │ │ │ strble r0, [r1, #1033]! @ 0x409 │ │ │ │ - andseq pc, ip, sl, asr #12 │ │ │ │ + eorne pc, ip, sl, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ sbcne pc, r0, #13828096 @ 0xd30000 │ │ │ │ - blt 0xfd2c14 │ │ │ │ + blt 0xfd2d14 │ │ │ │ vst3.8 {d27-d29}, [pc], lr │ │ │ │ strlt r5, [r0, #-3200] @ 0xfffff380 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0064f8cc │ │ │ │ vhadd.s8 d27, d21, d22 │ │ │ │ vaddhn.i16 d17, q0, q10 │ │ │ │ - blge 0xad7d3c │ │ │ │ + blge 0xad7e3c │ │ │ │ stmdami sp!, {r0, r2, r9, sl, lr} │ │ │ │ tstcs r1, sp, lsl #4 │ │ │ │ - blvs 0x254c3c │ │ │ │ + blvs 0x254d3c │ │ │ │ eorls r6, r5, r0, lsl #16 │ │ │ │ andeq pc, r0, pc, asr #32 │ │ │ │ movwcc lr, #2509 @ 0x9cd │ │ │ │ - subeq pc, r4, sl, asr #12 │ │ │ │ + subsne pc, r4, sl, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf1816823 │ │ │ │ - blls 0x155550 │ │ │ │ + blls 0x155650 │ │ │ │ tstcs r1, r2, lsr r6 │ │ │ │ @ instruction: 0xf1a36820 │ │ │ │ stmdavs r1!, {r0, r2, r7, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf182200a │ │ │ │ stmdavs r1!, {r0, r1, r2, r5, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ sbccs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf6fb4628 │ │ │ │ - @ instruction: 0xf053f9ef │ │ │ │ + @ instruction: 0xf053f96f │ │ │ │ ldmiblt r0, {r0, r1, r2, r3, r5, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xffbef05d │ │ │ │ smlabbcs r0, ip, r2, r2 │ │ │ │ @ instruction: 0xf191a802 │ │ │ │ stmdage r3, {r2, r4, r9, sl, fp, sp, lr, pc} │ │ │ │ mcr2 1, 7, pc, cr6, cr1, {3} @ │ │ │ │ stmdbge r2, {r9, sp} │ │ │ │ andls r2, r2, #6 │ │ │ │ @ instruction: 0xf1719223 │ │ │ │ @ instruction: 0xf6f9fdad │ │ │ │ - @ instruction: 0xf053ffdf │ │ │ │ + @ instruction: 0xf053ff5f │ │ │ │ @ instruction: 0x4604f9b1 │ │ │ │ rscle r2, r7, r0, lsl #16 │ │ │ │ andcs r4, sp, #3145728 @ 0x300000 │ │ │ │ @ instruction: 0xf64a2101 │ │ │ │ - vmla.i d16, d0, d0[1] │ │ │ │ + vmov.i32 , #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf181002f │ │ │ │ - blls 0x1954e8 │ │ │ │ + blls 0x1955e8 │ │ │ │ tstcs r1, r2, lsr r6 │ │ │ │ @ instruction: 0xf1a34620 │ │ │ │ @ instruction: 0x4621f851 │ │ │ │ @ instruction: 0xf182200a │ │ │ │ @ instruction: 0x4628f8b3 │ │ │ │ sbccs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf6fb4621 │ │ │ │ - @ instruction: 0x4620f9bb │ │ │ │ + @ instruction: 0x4620f93b │ │ │ │ @ instruction: 0xf994f053 │ │ │ │ svclt 0x0000e7ca │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #20]! │ │ │ │ stcle 8, cr2, [r6, #-32] @ 0xffffffe0 │ │ │ │ tstcs r0, r1 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ strlt r4, [r8, #-1904] @ 0xfffff890 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00f8f8cc │ │ │ │ - msrvc CPSR_s, #536870916 @ 0x20000004 │ │ │ │ + teqpeq r4, #69206016 @ p-variant is OBSOLETE @ 0x4200000 │ │ │ │ teqpeq r5, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - cmppeq r4, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ + msrne (UNDEF: 100), sl │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - rsbeq pc, r8, sl, asr #12 │ │ │ │ + rsbsne pc, r8, sl, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf16e223f │ │ │ │ svclt 0x0000f839 │ │ │ │ @ instruction: 0xf6fc200c │ │ │ │ - svclt 0x0000be2f │ │ │ │ - subvc pc, r4, r2, asr #4 │ │ │ │ + svclt 0x0000bdaf │ │ │ │ + subseq pc, r4, r2, asr #12 │ │ │ │ eorseq pc, r5, r0, asr #5 │ │ │ │ svclt 0x00004770 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec6de00 │ │ │ │ + bl 0xfec6df00 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, q15, q12 │ │ │ │ @ instruction: 0xf2c024d8 │ │ │ │ andscs r2, r0, #-1778384896 @ 0x96000000 │ │ │ │ andcs r2, r0, r1, lsl #2 │ │ │ │ ldc2 1, cr15, [r0], #-80 @ 0xffffffb0 │ │ │ │ @ instruction: 0xf72a6020 │ │ │ │ - movwcs pc, #19539 @ 0x4c53 @ │ │ │ │ + movwcs pc, #19411 @ 0x4bd3 @ │ │ │ │ andcs fp, r2, #32, 2 │ │ │ │ ldrmi r2, [r3], -r0, lsl #2 │ │ │ │ @ instruction: 0x61a260a1 │ │ │ │ rsbvs r6, r3, r3, ror #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec6de4c │ │ │ │ + bl 0xfec6df4c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, q15, q8 │ │ │ │ vrsra.s64 q9, q4, #64 │ │ │ │ umulllt r2, r3, r6, r3 │ │ │ │ @ instruction: 0xf8d06818 │ │ │ │ @ instruction: 0xf1bcc004 │ │ │ │ stmdble r5!, {r0, r8, r9, sl, fp} │ │ │ │ ldrd pc, [r0], -r0 │ │ │ │ and r2, r2, r1, lsl #2 │ │ │ │ andle r4, pc, r2, ror #10 │ │ │ │ tsteq fp, r1, lsl r6 │ │ │ │ @ instruction: 0xf85e1c4a │ │ │ │ - blcs 0x122c8c │ │ │ │ + blcs 0x122d8c │ │ │ │ @ instruction: 0x460bd1f6 │ │ │ │ andlt r4, r3, r8, lsl r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ strbtmi r3, [r3], -r2, lsl #2 │ │ │ │ @ instruction: 0xf1149301 │ │ │ │ - blls 0x1968c4 │ │ │ │ + blls 0x1969c4 │ │ │ │ andlt r4, r3, r8, lsl r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r0, #-0] │ │ │ │ tstcs r2, r1, lsl #6 │ │ │ │ svclt 0x0000e7ee │ │ │ │ - blle 0x5a0cc0 │ │ │ │ + blle 0x5a0dc0 │ │ │ │ bicscs pc, r8, #-536870908 @ 0xe0000004 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ ldmdavs sl, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ stmdble sl, {r1, r7, r9, lr} │ │ │ │ tsteq r3, sl, lsl r8 │ │ │ │ ldrdle r1, [r7], -r0 │ │ │ │ - blcs 0x12d028 │ │ │ │ + blcs 0x12d128 │ │ │ │ andcs fp, r0, r8, lsl #30 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ andcs r4, r0, r0, ror r7 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ svclt 0x00004770 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec6def8 │ │ │ │ + bl 0xfec6dff8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ - blle 0x8e0d04 │ │ │ │ + blle 0x8e0e04 │ │ │ │ bicscs pc, r8, #-536870908 @ 0xe0000004 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ ldmdavs sl, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldmdble r7, {r1, r7, r9, lr} │ │ │ │ tsteq r4, sp, lsl r8 │ │ │ │ andsle r1, r3, lr, lsr #18 │ │ │ │ @ instruction: 0xf72a9101 │ │ │ │ - stmdbls r1, {r0, r4, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdbls r1, {r0, r4, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ svclt 0x000c2800 │ │ │ │ movwcs r2, #8961 @ 0x2301 │ │ │ │ rsbsvs r5, r1, fp, lsr #2 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - cmppvc ip, #536870916 @ p-variant is OBSOLETE @ 0x20000004 │ │ │ │ + msreq SPSR_fs, #69206016 @ 0x4200000 │ │ │ │ teqpeq r5, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - orreq pc, r8, sl, asr #12 │ │ │ │ + orrsne pc, r8, sl, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - rsbscs pc, r8, r2, asr #12 │ │ │ │ + addcc pc, r8, r2, asr #12 │ │ │ │ eorseq pc, r2, r0, asr #5 │ │ │ │ @ instruction: 0xf16d2283 │ │ │ │ svclt 0x0000ff79 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec6df6c │ │ │ │ + bl 0xfec6e06c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdacs r0, {r3, r4, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ vpadd.i8 d29, d14, d12 │ │ │ │ vrsra.s64 q9, q4, #64 │ │ │ │ ldmdavs fp, {r1, r2, r4, r7, r8, r9, sp} │ │ │ │ addmi r6, r4, #92, 16 @ 0x5c0000 │ │ │ │ @ instruction: 0xf8d3d914 │ │ │ │ @@ -268906,94 +268972,94 @@ │ │ │ │ @ instruction: 0xf84c0e03 │ │ │ │ andcs lr, r0, r0 │ │ │ │ andne lr, r1, #3194880 @ 0x30c000 │ │ │ │ ldrdcs r6, [r0], -r8 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - orreq pc, r8, sl, asr #12 │ │ │ │ + orrsne pc, r8, sl, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - rsbscs pc, r8, r2, asr #12 │ │ │ │ + addcc pc, r8, r2, asr #12 │ │ │ │ eorseq pc, r2, r0, asr #5 │ │ │ │ addcs r4, ip, #1024 @ 0x400 │ │ │ │ @ instruction: 0xff46f16d │ │ │ │ - eorseq r2, r5, r0, ror r7 │ │ │ │ + eorseq r2, r5, r0, lsl #17 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec6dfd4 │ │ │ │ + bl 0xfec6e0d4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdacs r0, {r3, r4, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ vpadd.i8 d29, d14, d4 │ │ │ │ vrsra.s64 q9, q4, #64 │ │ │ │ ldmdavs fp, {r1, r2, r4, r7, r8, r9, sp} │ │ │ │ addmi r6, r2, #5898240 @ 0x5a0000 │ │ │ │ ldmdavs fp, {r2, r3, r8, fp, ip, lr, pc} │ │ │ │ sbcmi r0, r3, #0, 2 │ │ │ │ andcs sp, r0, #8 │ │ │ │ andcs r5, r0, sl, lsl r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r8, #-0] │ │ │ │ - orreq pc, r8, sl, asr #12 │ │ │ │ + orrsne pc, r8, sl, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - rsbscs pc, r8, r2, asr #12 │ │ │ │ + addcc pc, r8, r2, asr #12 │ │ │ │ eorseq pc, r2, r0, asr #5 │ │ │ │ addscs r4, fp, #1024 @ 0x400 │ │ │ │ @ instruction: 0xff1af16d │ │ │ │ - eorseq r2, r5, r4, lsl #15 │ │ │ │ + mlaseq r5, r4, r8, r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec6e02c │ │ │ │ + bl 0xfec6e12c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ stcls 6, cr4, [r6], {5} │ │ │ │ vand , q7, q2 │ │ │ │ vsra.s64 q9, q14, #64 │ │ │ │ strls r2, [r6], #-406 @ 0xfffffe6a │ │ │ │ stmdavs r9, {r3, r5, r9, sl, lr} │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ smladxmi r8, r0, r0, r4 │ │ │ │ @ instruction: 0xf7ff9201 │ │ │ │ stmdbls r1, {r0, r1, r2, r4, r5, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7ff9000 │ │ │ │ - bls 0x156b84 │ │ │ │ + bls 0x156c84 │ │ │ │ ubfx r1, r3, #15, #11 │ │ │ │ - blcs 0x130f94 │ │ │ │ + blcs 0x131094 │ │ │ │ ldrlt sp, [r0, #-339] @ 0xfffffead │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00f8f8cc │ │ │ │ strmi r6, [ip], -fp, asr #17 │ │ │ │ cmple r0, r0, lsl #22 │ │ │ │ subcs r4, r0, #1048576 @ 0x100000 │ │ │ │ @ instruction: 0xf0242003 │ │ │ │ strmi pc, [r3], -sp, lsr #26 │ │ │ │ suble r2, r8, r0, lsl #16 │ │ │ │ andcs r6, r0, r2, lsr #16 │ │ │ │ andsvs fp, sl, r2, lsl sl │ │ │ │ - blt 0x5b1124 │ │ │ │ + blt 0x5b1224 │ │ │ │ stmdbvs r2!, {r1, r3, r4, r6, sp, lr} │ │ │ │ addsvs fp, sl, r2, lsl sl │ │ │ │ - blt 0x5b1430 │ │ │ │ + blt 0x5b1530 │ │ │ │ stmibvs r2!, {r1, r3, r4, r6, r7, sp, lr} │ │ │ │ tstvs sl, r2, lsl sl │ │ │ │ - blt 0x5b163c │ │ │ │ - bvs 0x9af420 │ │ │ │ + blt 0x5b173c │ │ │ │ + bvs 0x9af520 │ │ │ │ orrsvs fp, sl, r2, lsl sl │ │ │ │ andne lr, sl, #212, 18 @ 0x350000 │ │ │ │ - blt 0x5c56e8 │ │ │ │ + blt 0x5c57e8 │ │ │ │ bicsvs r6, sl, r9, lsl r2 │ │ │ │ ldrbne r6, [r1, r2, lsr #22] │ │ │ │ addsvs fp, sl, #73728 @ 0x12000 │ │ │ │ subsvs fp, sl, #40960 @ 0xa000 │ │ │ │ andne lr, lr, #212, 18 @ 0x350000 │ │ │ │ - blt 0x5c5700 │ │ │ │ + blt 0x5c5800 │ │ │ │ sbcsvs r6, sl, #1677721600 @ 0x64000000 │ │ │ │ - blt 0x5b1f6c │ │ │ │ + blt 0x5b206c │ │ │ │ stcvs 3, cr6, [r2, #-360]! @ 0xfffffe98 │ │ │ │ orrsvs fp, sl, #73728 @ 0x12000 │ │ │ │ - blt 0x5b2778 │ │ │ │ + blt 0x5b2878 │ │ │ │ ldrdcs r6, [r0, -sl] │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf06fbd10 │ │ │ │ tstcs r0, sl, asr #32 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @@ -269005,31 +269071,31 @@ │ │ │ │ @ instruction: 0xf06f4770 │ │ │ │ tstcs r0, sp │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec6e140 │ │ │ │ + bl 0xfec6e240 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ mcrne 15, 0, r0, cr12, cr8, {7} │ │ │ │ - blle 0x90afa4 │ │ │ │ + blle 0x90b0a4 │ │ │ │ cdpne 3, 4, cr2, cr1, cr1, {0} │ │ │ │ strtmi r4, [r1], #-1562 @ 0xfffff9e6 │ │ │ │ @ instruction: 0xf0244618 │ │ │ │ mvnslt pc, r5, asr #25 │ │ │ │ - blcs 0x134f6c │ │ │ │ + blcs 0x13506c │ │ │ │ strtmi fp, [r0], -ip, lsl #30 │ │ │ │ andseq pc, r5, pc, rrx │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ stc2l 0, cr15, [r0, #-144] @ 0xffffff70 │ │ │ │ - blle 0x460f80 │ │ │ │ + blle 0x461080 │ │ │ │ movwmi pc, #111 @ 0x6f @ │ │ │ │ svclt 0x00184298 │ │ │ │ mvnle r3, r1 │ │ │ │ eoreq pc, r3, pc, rrx │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ @@ -269042,29 +269108,29 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [lr], -r6, lsl #1 │ │ │ │ ldrmi r4, [r5], -r7, lsl #12 │ │ │ │ @ instruction: 0xf8dd9c0c │ │ │ │ movwls r8, #20532 @ 0x5034 │ │ │ │ - blx 0x1f54c7c │ │ │ │ + @ instruction: 0xf9f8f72a │ │ │ │ @ instruction: 0xb3209905 │ │ │ │ @ instruction: 0xf7ff4628 │ │ │ │ stmdacs r0, {r0, r2, r3, r5, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ stmib sp, {r0, r4, r5, r8, r9, fp, ip, lr, pc}^ │ │ │ │ vshl.s8 d16, d0, d14 │ │ │ │ @ instruction: 0xf2c024fc │ │ │ │ @ instruction: 0xf8cd2496 │ │ │ │ strtmi r8, [sl], -r8 │ │ │ │ @ instruction: 0xf64a2300 │ │ │ │ - vaddw.s8 q8, q8, d16 │ │ │ │ + vsra.s64 d17, d16, #64 │ │ │ │ eorvs r0, r6, pc, lsr #2 │ │ │ │ - eorvs pc, r1, r6, asr #12 │ │ │ │ + eorvc pc, r1, r6, asr #12 │ │ │ │ andseq pc, r1, r0, asr #5 │ │ │ │ - blx 0xff3d4cb4 │ │ │ │ + blx 0x13d4db4 │ │ │ │ andcs fp, r0, r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0x462881f0 │ │ │ │ @ instruction: 0xff88f7ff │ │ │ │ @@ -269087,16 +269153,16 @@ │ │ │ │ svclt 0x004805a3 │ │ │ │ cmppeq r0, r1, asr #32 @ p-variant is OBSOLETE │ │ │ │ svclt 0x00480560 │ │ │ │ tstpvc r0, r1, asr #8 @ p-variant is OBSOLETE │ │ │ │ streq r4, [r2, #-1576]! @ 0xfffff9d8 │ │ │ │ svclt 0x00484642 │ │ │ │ orreq pc, r0, r1, asr #32 │ │ │ │ - blx 0x9536fc │ │ │ │ - ble 0x5de89c │ │ │ │ + blx 0x9537fc │ │ │ │ + ble 0x5de99c │ │ │ │ @ instruction: 0x63a8f64f │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ ldreq r6, [fp, #-2075] @ 0xfffff7e5 │ │ │ │ @ instruction: 0xf165d416 │ │ │ │ strmi pc, [r1], -pc, ror #19 │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ @@ -269104,31 +269170,31 @@ │ │ │ │ @ instruction: 0xf004e7c5 │ │ │ │ ldrb r0, [r9, r2, lsl #2] │ │ │ │ stc2l 7, cr15, [r6, #1020] @ 0x3fc │ │ │ │ strtmi r4, [r1], -r5, lsl #12 │ │ │ │ mrc2 7, 0, pc, cr8, cr15, {7} │ │ │ │ strtmi r2, [sl], -r0, lsl #2 │ │ │ │ ldr r1, [r7, fp, ror #15]! │ │ │ │ - vmax.s8 d20, d2, d26 │ │ │ │ - vsra.s64 d23, d8, #64 │ │ │ │ + @ instruction: 0xf642462a │ │ │ │ + vaddw.s8 q8, q8, d24 │ │ │ │ @ instruction: 0xf64a0135 │ │ │ │ - vshr.s64 d16, d16, #64 │ │ │ │ + vmla.i d17, d16, d0[0] │ │ │ │ @ instruction: 0xf052002f │ │ │ │ ldrb pc, [ip, pc, lsr #30] @ │ │ │ │ str r2, [r5, lr, lsl #2]! │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec6e2ec │ │ │ │ + bl 0xfec6e3ec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ ldrmi r4, [r0], -r6, lsl #12 │ │ │ │ @ instruction: 0x460d4614 │ │ │ │ ldc2l 7, cr15, [lr, #1020] @ 0x3fc │ │ │ │ stmdavs r3, {r3, r5, r7, r8, r9, ip, sp, pc} │ │ │ │ eorle r2, r4, r2, lsl #22 │ │ │ │ - blcc 0x20d544 │ │ │ │ + blcc 0x20d644 │ │ │ │ stmdale r0, {r0, r8, r9, fp, sp}^ │ │ │ │ ldrtmi r2, [r0], -r0, lsl #6 │ │ │ │ andcs r9, r0, #0, 6 │ │ │ │ strmi r2, [r8, r0, lsl #6]! │ │ │ │ andlt r4, r2, r0, lsr #12 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ mrclt 7, 2, APSR_nzcv, cr2, cr15, {7} │ │ │ │ @@ -269139,116 +269205,116 @@ │ │ │ │ @ instruction: 0xf165daea │ │ │ │ @ instruction: 0x4603f99f │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ ldmdavs fp, {r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9300 │ │ │ │ @ instruction: 0x47a833ff │ │ │ │ stmdavs r2, {r2, r5, r6, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ - biceq pc, r8, sl, asr #12 │ │ │ │ + bicsne pc, r8, sl, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ @ instruction: 0xf72a4628 │ │ │ │ - @ instruction: 0x4620fa1f │ │ │ │ + @ instruction: 0x4620f99f │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7ff4070 │ │ │ │ tstcs r9, pc, lsr #28 │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ tstls r0, r0, lsr r6 │ │ │ │ andlt r4, r2, r8, lsr #15 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ andcs fp, r0, r0, ror sp │ │ │ │ - bicseq pc, r4, sl, asr #12 │ │ │ │ + mvnne pc, sl, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ @ instruction: 0xf44f4b02 │ │ │ │ andls r7, r0, r3, lsr r2 │ │ │ │ - blx 0xd3682 │ │ │ │ - eorseq r2, r5, r4, lsr #15 │ │ │ │ + blx 0xd3782 │ │ │ │ + ldrhteq r2, [r5], -r4 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ addlt r4, r4, r5, lsl r6 │ │ │ │ @ instruction: 0xf06f461e │ │ │ │ strmi r4, [r0], r0, lsl #8 │ │ │ │ - bls 0x3a8a08 │ │ │ │ + bls 0x3a8b08 │ │ │ │ addsmi r6, r4, #2818048 @ 0x2b0000 │ │ │ │ mvnscc pc, #-1073741824 @ 0xc0000000 │ │ │ │ ldrmi fp, [r4], -r8, lsr #30 │ │ │ │ ldmdale r5!, {r0, r1, r8, r9, fp, sp}^ │ │ │ │ @ instruction: 0xf003e8df │ │ │ │ andseq r3, r9, #1327104 @ 0x144000 │ │ │ │ ldrtmi r2, [r1], -r0, lsl #6 │ │ │ │ andcs r4, r3, r2, lsr #12 │ │ │ │ - blx 0x1fd3282 │ │ │ │ + blx 0x1fd3382 │ │ │ │ subsle r2, lr, r0, lsl #16 │ │ │ │ strtmi r4, [r2], -r1, lsl #12 │ │ │ │ @ instruction: 0xf0254640 │ │ │ │ tstpcs r0, fp, ror #18 @ p-variant is OBSOLETE │ │ │ │ ldrbne r4, [r3, r2, lsl #12] │ │ │ │ strbmi r9, [r0], -sl, lsl #2 │ │ │ │ andlt r4, r4, r9, lsr r6 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ ldmib r5, {r3, r8, r9, sl, lr}^ │ │ │ │ ldrtmi r2, [r1], -r2, lsl #6 │ │ │ │ - bne 0xff59f228 │ │ │ │ + bne 0xff59f328 │ │ │ │ addsmi r2, r4, #0, 6 │ │ │ │ ldrmi fp, [r4], -r8, lsr #30 │ │ │ │ @ instruction: 0xf0244622 │ │ │ │ stmdacs r0, {r0, r2, r3, r4, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ stmiavs fp!, {r0, r6, ip, lr, pc}^ │ │ │ │ stmdavs r9!, {r1, r5, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf6f84419 │ │ │ │ - stmiavs fp!, {r1, r5, r7, r8, r9, sl, fp, sp, lr, pc}^ │ │ │ │ + stmiavs fp!, {r1, r5, r8, r9, sl, fp, sp, lr, pc}^ │ │ │ │ strtmi r4, [r2], -r0, asr #12 │ │ │ │ ldrtmi r4, [r9], -r3, lsr #8 │ │ │ │ movwcs r6, #235 @ 0xeb │ │ │ │ andlt r9, r4, sl, lsl #6 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ stmdavs sl!, {r3, r8, r9, sl, lr}^ │ │ │ │ strmi r2, [r8], -r0, lsl #6 │ │ │ │ movwls r9, #13314 @ 0x3402 │ │ │ │ - mvneq pc, sl, asr #12 │ │ │ │ + mvnsne pc, sl, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ movwvs lr, #2509 @ 0x9cd │ │ │ │ - @ instruction: 0xf99af72a │ │ │ │ + @ instruction: 0xf91af72a │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0x463181f0 │ │ │ │ strtmi r2, [r2], -r0, lsl #6 │ │ │ │ @ instruction: 0xf0242003 │ │ │ │ strmi pc, [r6], -fp, lsr #22 │ │ │ │ and fp, lr, r8, lsr #18 │ │ │ │ @ instruction: 0xf8f2f165 │ │ │ │ stmdbcs r4, {r0, fp, sp, lr} │ │ │ │ stmdavs r8!, {r0, r1, r2, r3, r8, ip, lr, pc}^ │ │ │ │ ldrtmi r4, [r1], -r2, lsr #12 │ │ │ │ - blx 0x165391c │ │ │ │ + blx 0x1653a1c │ │ │ │ rscsle r1, r3, r3, asr #24 │ │ │ │ strmi r2, [r2], -r0, lsl #2 │ │ │ │ smlatbcs lr, r7, r7, lr │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ @ instruction: 0xf04fe7a2 │ │ │ │ @ instruction: 0xf04f32ff │ │ │ │ @ instruction: 0xe79d33ff │ │ │ │ @ instruction: 0xf64a2000 │ │ │ │ - vsra.s64 q8, q2, #64 │ │ │ │ - blmi 0x1d7790 │ │ │ │ + vmla.f d17, d16, d0[5] │ │ │ │ + blmi 0x1d7890 │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ @ instruction: 0xf13622ea │ │ │ │ svclt 0x0000fb63 │ │ │ │ - ldrhteq r2, [r5], -r8 │ │ │ │ + eorseq r2, r5, r8, asr #17 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec6e4ec │ │ │ │ + bl 0xfec6e5ec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ ldrmi r4, [r0], -r5, lsl #12 │ │ │ │ tstls r1, lr, lsl r6 │ │ │ │ @ instruction: 0xf7ff9c06 │ │ │ │ stmdbls r1, {r0, r2, r3, r4, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ strmi fp, [r2], -r0, asr #2 │ │ │ │ @@ -269260,24 +269326,24 @@ │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ @ instruction: 0xf8cd4628 │ │ │ │ andlt ip, r2, r8, lsl r0 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ svclt 0x00004708 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec6e53c │ │ │ │ + bl 0xfec6e63c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46150fd8 │ │ │ │ ldrmi fp, [ip], r5, lsl #1 │ │ │ │ strmi pc, [r0], #-111 @ 0xffffff91 │ │ │ │ strmi r4, [lr], -r7, lsl #12 │ │ │ │ stmdavs fp!, {r1, r3, r9, fp, ip, pc} │ │ │ │ @ instruction: 0xf1034294 │ │ │ │ svclt 0x002833ff │ │ │ │ - blcs 0x1e8bb0 │ │ │ │ + blcs 0x1e8cb0 │ │ │ │ ldm pc, {r0, r1, r2, r4, r6, fp, ip, lr, pc}^ @ │ │ │ │ svcne 0x0036f003 │ │ │ │ movwcs r0, #4627 @ 0x1213 │ │ │ │ strtmi r4, [r2], -r1, ror #12 │ │ │ │ @ instruction: 0xf0244618 │ │ │ │ stmdacs r0, {r0, r1, r2, r4, r5, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ strtmi sp, [r1], -r4, asr #32 │ │ │ │ @@ -269290,47 +269356,47 @@ │ │ │ │ strdls r3, [sl, -pc] │ │ │ │ @ instruction: 0x46314638 │ │ │ │ pop {r0, r2, ip, sp, pc} │ │ │ │ @ instruction: 0x470840f0 │ │ │ │ movwcs r6, #2154 @ 0x86a │ │ │ │ strls r4, [r2], #-1544 @ 0xfffff9f8 │ │ │ │ @ instruction: 0xf64a9303 │ │ │ │ - vsra.s64 q8, q14, #64 │ │ │ │ + vaddw.s8 q9, q0, d12 │ │ │ │ stmib sp, {r0, r1, r2, r3, r5, r8}^ │ │ │ │ @ instruction: 0xf72ac300 │ │ │ │ - strdlt pc, [r5], -r1 │ │ │ │ + andlt pc, r5, r1, ror r8 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ movwcs fp, #7664 @ 0x1df0 │ │ │ │ strtmi r4, [r2], -r1, ror #12 │ │ │ │ @ instruction: 0xf0244618 │ │ │ │ strmi pc, [r1], -r3, lsl #21 │ │ │ │ stmdavs r8!, {r7, r8, ip, sp, pc}^ │ │ │ │ @ instruction: 0xf19d4622 │ │ │ │ mcrrne 11, 13, pc, r3, cr3 @ │ │ │ │ - b 0x14e8c00 │ │ │ │ + b 0x14e8d00 │ │ │ │ svclt 0x001875e0 │ │ │ │ mrsle r2, (UNDEF: 18) │ │ │ │ @ instruction: 0xf840f165 │ │ │ │ strtmi r6, [r2], -r1, lsl #16 │ │ │ │ strb r4, [r8, fp, lsr #12] │ │ │ │ strb r2, [r2, lr, lsl #2] │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ ldrmi r2, [r3], -r5, lsl #2 │ │ │ │ andcs lr, r0, r1, asr #15 │ │ │ │ - bicseq pc, r4, sl, asr #12 │ │ │ │ + mvnne pc, sl, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ @ instruction: 0xf44f4b02 │ │ │ │ andls r7, r0, r5, asr #4 │ │ │ │ - blx 0xff0d3900 │ │ │ │ - ldrsbteq r2, [r5], -r0 │ │ │ │ + blx 0xff0d3a00 │ │ │ │ + eorseq r2, r5, r0, ror #17 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec6e634 │ │ │ │ + bl 0xfec6e734 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ ldrmi r4, [r0], -r5, lsl #12 │ │ │ │ tstls r1, lr, lsl r6 │ │ │ │ @ instruction: 0xf7ff9c06 │ │ │ │ stmdbls r1, {r0, r3, r4, r5, sl, fp, ip, sp, lr, pc} │ │ │ │ strmi fp, [r2], -r0, asr #2 │ │ │ │ @@ -269351,15 +269417,15 @@ │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [r6], -r4, lsl #1 │ │ │ │ @ instruction: 0x460d4610 │ │ │ │ strvc lr, [sl], #-2525 @ 0xfffff623 │ │ │ │ ldrsbthi pc, [r0], -sp @ │ │ │ │ stc2 7, cr15, [lr], {255} @ 0xff │ │ │ │ cmplt r0, r9, lsl #2 │ │ │ │ - blcc 0x1714b4 │ │ │ │ + blcc 0x1715b4 │ │ │ │ ldmdale sl, {r0, r1, r8, r9, fp, sp}^ │ │ │ │ @ instruction: 0xf003e8df │ │ │ │ andeq r1, lr, #40, 18 @ 0xa0000 │ │ │ │ @ instruction: 0xf04f211d │ │ │ │ @ instruction: 0xf04f32ff │ │ │ │ strdls r3, [sl, -pc] │ │ │ │ @ instruction: 0x46294630 │ │ │ │ @@ -269367,21 +269433,21 @@ │ │ │ │ @ instruction: 0x470841f0 │ │ │ │ svceq 0x0001f1b8 │ │ │ │ @ instruction: 0xf1b8d02f │ │ │ │ eorsle r0, lr, r2, lsl #30 │ │ │ │ svceq 0x0000f1b8 │ │ │ │ tstcs r6, lr, lsr #32 │ │ │ │ stmdavs r2, {r0, r3, r5, r6, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ - tstpne r0, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ + msrcs R8_usr, sl │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ @ instruction: 0xf8cd4628 │ │ │ │ stmib sp, {r4, r5, pc}^ │ │ │ │ andlt r7, r4, sl, lsl #8 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - ldmdalt r0, {r1, r3, r5, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + svclt 0x00d0f729 │ │ │ │ ldrtmi r6, [sl], -r0, asr #16 │ │ │ │ @ instruction: 0xf8cd4623 │ │ │ │ @ instruction: 0xf19c8000 │ │ │ │ @ instruction: 0xf1b1fecf │ │ │ │ svclt 0x00083fff │ │ │ │ svccc 0x00fff1b0 │ │ │ │ strmi r4, [r2], -fp, lsl #12 │ │ │ │ @@ -269389,39 +269455,39 @@ │ │ │ │ stmib sp, {r0, r2, r3, r6, r7, r8, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf1642302 │ │ │ │ ldmib sp, {r0, r3, r5, r7, r8, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ stmdavs r1, {r1, r8, r9, sp} │ │ │ │ stmiavs r3, {r0, r2, r6, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ @ instruction: 0x461f19db │ │ │ │ streq pc, [r0], #-324 @ 0xfffffebc │ │ │ │ - blle 0xff4a2540 │ │ │ │ + blle 0xff4a2640 │ │ │ │ smlabbcs r0, r3, r8, r6 │ │ │ │ adcsmi r4, fp, #60817408 @ 0x3a00000 │ │ │ │ movweq lr, #19313 @ 0x4b71 │ │ │ │ sbcvs fp, r7, r4, lsr #31 │ │ │ │ - ble 0xfee28de0 │ │ │ │ + ble 0xfee28ee0 │ │ │ │ stmvs r3, {r0, r1, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ @ instruction: 0x461f19db │ │ │ │ streq pc, [r0], #-324 @ 0xfffffebc │ │ │ │ andcs lr, r0, ip, ror #15 │ │ │ │ - bicseq pc, r4, sl, asr #12 │ │ │ │ + mvnne pc, sl, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ andls r4, r0, r2, lsl #22 │ │ │ │ eorscc pc, fp, #64, 4 │ │ │ │ - blx 0x6d3a50 │ │ │ │ - eorseq r2, r5, r8, ror #15 │ │ │ │ + blx 0x6d3b50 │ │ │ │ + ldrshteq r2, [r5], -r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec6e784 │ │ │ │ + bl 0xfec6e884 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r5, r0, ror #31 │ │ │ │ ldrmi r4, [r0], -r5, lsl #12 │ │ │ │ @ instruction: 0xf7ff460c │ │ │ │ @ instruction: 0x2109fb93 │ │ │ │ stmdavs r3, {r6, r7, r8, ip, sp, pc} │ │ │ │ - blcs 0x1e61a4 │ │ │ │ + blcs 0x1e62a4 │ │ │ │ ldm pc, {r1, r2, r3, r4, r5, fp, ip, lr, pc}^ @ │ │ │ │ eorcs pc, sp, #3 │ │ │ │ tstcs r0, r2, lsl r2 │ │ │ │ movwcs r2, #513 @ 0x201 │ │ │ │ tstls r0, r8, lsr #12 │ │ │ │ andlt r4, r5, r0, lsr #15 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ @@ -269433,48 +269499,48 @@ │ │ │ │ tstls r0, r8, lsr #12 │ │ │ │ andlt r4, r5, r0, lsr #15 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ stmdavs r2, {r4, r5, r8, sl, fp, ip, sp, pc}^ │ │ │ │ - msrne R8_usr, sl │ │ │ │ + teqpcs r0, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ andlt r4, r5, r0, lsr #12 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ - svclt 0x00d0f729 │ │ │ │ + svclt 0x0050f729 │ │ │ │ @ instruction: 0xf19c6840 │ │ │ │ strdcs pc, [r0, -r9] │ │ │ │ strbne r4, [r3, r2, lsl #12] │ │ │ │ bicsle r2, pc, r0, lsl #16 │ │ │ │ andcc lr, r2, sp, asr #19 │ │ │ │ @ instruction: 0xff32f164 │ │ │ │ andcs r9, r0, #2048 @ 0x800 │ │ │ │ ldrb r6, [r7, r1, lsl #16] │ │ │ │ @ instruction: 0xf64a2000 │ │ │ │ - vsra.s64 q8, q2, #64 │ │ │ │ - blmi 0x1d7ae8 │ │ │ │ + vmla.f d17, d16, d0[5] │ │ │ │ + blmi 0x1d7be8 │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ @ instruction: 0xf1363255 │ │ │ │ svclt 0x0000f9b7 │ │ │ │ - ldrshteq r2, [r5], -ip │ │ │ │ + eorseq r2, r5, ip, lsl #18 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec6e844 │ │ │ │ + bl 0xfec6e944 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ adclt r0, r1, r8, ror #30 │ │ │ │ ldrmi r4, [r8], -r5, lsl #12 │ │ │ │ @ instruction: 0x460f4b3e │ │ │ │ stcls 6, cr4, [r6], #-88 @ 0xffffffa8 │ │ │ │ tstls pc, #1769472 @ 0x1b0000 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - blx 0xc55662 │ │ │ │ + blx 0xc55762 │ │ │ │ subsle r2, r1, r0, lsl #16 │ │ │ │ - blcs 0x1b1678 │ │ │ │ - blcs 0x20b708 │ │ │ │ - blcs 0x18b6c4 │ │ │ │ + blcs 0x1b1778 │ │ │ │ + blcs 0x20b808 │ │ │ │ + blcs 0x18b7c4 │ │ │ │ stmdavs r4, {r0, r2, r3, r4, r6, r8, ip, lr, pc}^ │ │ │ │ tstcs r0, r0, ror r2 │ │ │ │ @ instruction: 0xf191a802 │ │ │ │ stmdbge r2, {r1, r4, r5, r6, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf19b4620 │ │ │ │ stmdacs r0, {r0, r1, r5, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ tstcs r0, r2, lsr fp │ │ │ │ @@ -269486,20 +269552,20 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ stmvs r2, {r1, r2, r3, r6, r8, ip, lr, pc} │ │ │ │ strtmi r2, [r8], -r0, lsl #6 │ │ │ │ @ instruction: 0x93264631 │ │ │ │ pop {r0, r5, ip, sp, pc} │ │ │ │ @ instruction: 0x470840f0 │ │ │ │ movwcs r6, #2114 @ 0x842 │ │ │ │ - msrne R12_fiq, sl │ │ │ │ + teqpcs ip, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ stmib sp, {r3, r4, r5, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf7294300 │ │ │ │ - blmi 0x8d7470 │ │ │ │ - blls 0x8f1740 │ │ │ │ + blmi 0x8d7370 │ │ │ │ + blls 0x8f1840 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ teqle r3, r0, lsl #6 │ │ │ │ andcs fp, r0, r1, lsr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ @@ -269515,24 +269581,24 @@ │ │ │ │ tstcs r9, r6, lsl r1 │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ @ instruction: 0xf04f9126 │ │ │ │ @ instruction: 0x462833ff │ │ │ │ eorlt r4, r1, r1, lsr r6 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ andcs r4, r0, r8, lsl #14 │ │ │ │ - bicseq pc, r4, sl, asr #12 │ │ │ │ + mvnne pc, sl, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ andls r4, r0, r4, lsl #22 │ │ │ │ rsbcc pc, pc, #64, 4 │ │ │ │ @ instruction: 0xf92ef136 │ │ │ │ - blx 0x11d3dd4 │ │ │ │ + blx 0x11d3ed4 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r2, r5, r0, lsl r8 │ │ │ │ + eorseq r2, r5, r0, lsr #18 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec6e95c │ │ │ │ + bl 0xfec6ea5c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [pc], -r8, ror #30 │ │ │ │ adclt r4, r1, r6, lsr fp │ │ │ │ ldrmi r4, [r0], -r6, lsl #12 │ │ │ │ ldmdavs fp, {r0, r2, r3, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f931f │ │ │ │ @ instruction: 0xf7ff0300 │ │ │ │ @@ -269541,101 +269607,101 @@ │ │ │ │ eorsle r2, r9, r2, lsl #22 │ │ │ │ andsle r2, r9, r4, lsl #22 │ │ │ │ cmple lr, r1, lsl #22 │ │ │ │ tstcs r0, r4, asr #16 │ │ │ │ stmdage r2, {r4, r5, r6, r9, sp} │ │ │ │ svc 0x00e6f190 │ │ │ │ strtmi sl, [r0], -r2, lsl #18 │ │ │ │ - blx 0xff753e0c │ │ │ │ + blx 0xff753f0c │ │ │ │ eorsle r2, r5, r0, lsl #16 │ │ │ │ cdp2 1, 6, cr15, cr10, cr4, {3} │ │ │ │ @ instruction: 0xf04f4601 │ │ │ │ @ instruction: 0xf04f32ff │ │ │ │ @ instruction: 0x463033ff │ │ │ │ tstls r0, r9, lsl #16 │ │ │ │ and r4, ip, r8, lsr #15 │ │ │ │ ldrtmi r4, [r8], -r1, lsr #18 │ │ │ │ - blx 0x15557c2 │ │ │ │ + blx 0x15558c2 │ │ │ │ svclt 0x00181e02 │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ ldrmi r4, [r3], -r1, asr #4 │ │ │ │ tstls r0, r0, lsr r6 │ │ │ │ - blmi 0x7a9678 │ │ │ │ - blls 0x8f1844 │ │ │ │ + blmi 0x7a9778 │ │ │ │ + blls 0x8f1944 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xd1200300 │ │ │ │ andcs fp, r0, r1, lsr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ movwcs r6, #2114 @ 0x842 │ │ │ │ @ instruction: 0xf64a4628 │ │ │ │ - vaddw.s8 , q0, d28 │ │ │ │ + vbic.i32 d18, #12 @ 0x0000000c │ │ │ │ stmib sp, {r0, r1, r2, r3, r5, r8}^ │ │ │ │ @ instruction: 0xf7297300 │ │ │ │ - strb pc, [r2, r9, asr #29]! @ │ │ │ │ + strb pc, [r2, r9, asr #28]! @ │ │ │ │ ldrb sl, [r4, r2, lsl #18] │ │ │ │ @ instruction: 0xf04f2109 │ │ │ │ @ instruction: 0xf04f32ff │ │ │ │ @ instruction: 0x463033ff │ │ │ │ strmi r9, [r8, r0, lsl #2]! │ │ │ │ @ instruction: 0xf1a2e7d7 │ │ │ │ ldrdcs pc, [r0], -r3 │ │ │ │ - bicseq pc, r4, sl, asr #12 │ │ │ │ + mvnne pc, sl, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ @ instruction: 0xf44f4b04 │ │ │ │ andls r7, r0, r2, ror #4 │ │ │ │ @ instruction: 0xf8b2f136 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r2, r5, r8, lsr #16 │ │ │ │ - mlaseq r5, r8, r8, r2 │ │ │ │ + eorseq r2, r5, r8, lsr r9 │ │ │ │ + eorseq r2, r5, r8, lsr #19 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0060f8cc │ │ │ │ ldrmi fp, [sp], -r2, lsr #1 │ │ │ │ strmi r4, [r7], -r1, asr #22 │ │ │ │ ldrmi r4, [r4], -lr, lsl #12 │ │ │ │ ldrdhi pc, [r0], sp @ │ │ │ │ @ instruction: 0x9321681b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - cdp2 7, 2, cr15, cr6, cr9, {1} │ │ │ │ + stc2 7, cr15, [r6, #164]! @ 0xa4 │ │ │ │ strtmi fp, [r9], -r8, lsr #3 │ │ │ │ @ instruction: 0xf7ff4620 │ │ │ │ @ instruction: 0xf1b0fb5b │ │ │ │ - blle 0xe1a888 │ │ │ │ + blle 0xe1a988 │ │ │ │ strtmi r2, [r2], -r0, lsl #6 │ │ │ │ @ instruction: 0xf8cd4630 │ │ │ │ @ instruction: 0xf64a8008 │ │ │ │ - vbic.i32 d17, #12 @ 0x0000000c │ │ │ │ + vmla.f d18, d0, d0[3] │ │ │ │ movwls r0, #12591 @ 0x312f │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ - cdp2 7, 7, cr15, cr14, cr9, {1} │ │ │ │ + ldc2l 7, cr15, [lr, #164]! @ 0xa4 │ │ │ │ @ instruction: 0x4601e013 │ │ │ │ stmdage r4, {r4, r5, r6, r9, sp} │ │ │ │ svc 0x005af190 │ │ │ │ strtmi r4, [r0], -r9, lsr #12 │ │ │ │ - blx 0x11558b6 │ │ │ │ + blx 0x11559b6 │ │ │ │ svclt 0x00d81e02 │ │ │ │ stcle 2, cr4, [ip], #-324 @ 0xfffffebc │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ tstls r0, r8, lsr r6 │ │ │ │ - blmi 0xaa9790 │ │ │ │ - blls 0x97193c │ │ │ │ + blmi 0xaa9890 │ │ │ │ + blls 0x971a3c │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SPSR_svc │ │ │ │ andcs fp, r0, r2, lsr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ - blmi 0x8780b4 │ │ │ │ - blls 0x971960 │ │ │ │ + blmi 0x8781b4 │ │ │ │ + blls 0x971a60 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ teqle r0, r0, lsl #6 │ │ │ │ smlabteq r0, ip, r1, pc @ │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ @ instruction: 0xf04f9128 │ │ │ │ @ instruction: 0x463833ff │ │ │ │ eorlt r4, r2, r1, lsr r6 │ │ │ │ @@ -269658,31 +269724,31 @@ │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ ldrmi r4, [r3], -r1, asr #4 │ │ │ │ smlattcs lr, sp, r7, lr │ │ │ │ @ instruction: 0xf1a2e7ae │ │ │ │ svclt 0x0000f935 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec6eb74 │ │ │ │ + bl 0xfec6ec74 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r0, ror #31 │ │ │ │ strmi r4, [r6], -sp, lsl #12 │ │ │ │ movwls r4, #13844 @ 0x3614 │ │ │ │ - ldc2 7, cr15, [lr, #164] @ 0xa4 │ │ │ │ + ldc2 7, cr15, [lr, #-164] @ 0xffffff5c │ │ │ │ mvnlt r9, r3, lsl #18 │ │ │ │ @ instruction: 0xf7ff4620 │ │ │ │ @ instruction: 0xf1b0fad3 │ │ │ │ svclt 0x00b80c00 │ │ │ │ smlabteq r0, ip, r1, pc @ │ │ │ │ @ instruction: 0x4622db1b │ │ │ │ strtmi r2, [r8], -r0, lsl #6 │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ - cmppne r8, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ + cmppcs r8, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - ldc2l 7, cr15, [r6, #164]! @ 0xa4 │ │ │ │ + ldc2l 7, cr15, [r6, #-164]! @ 0xffffff5c │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ @ instruction: 0xf7ff4620 │ │ │ │ @ instruction: 0x1e02fab5 │ │ │ │ @@ -269695,19 +269761,19 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ strtmi r2, [r1], -r1, lsl #6 │ │ │ │ @ instruction: 0xf0234618 │ │ │ │ biclt pc, r0, r1, ror pc @ │ │ │ │ - blx 0xfe4d3fe6 │ │ │ │ + blx 0xfe4d40e6 │ │ │ │ strmi r4, [r2], -r1, lsl #12 │ │ │ │ smlawtlt r0, r4, r7, r1 │ │ │ │ @ instruction: 0xf1649003 │ │ │ │ - bls 0x216ee4 │ │ │ │ + bls 0x216fe4 │ │ │ │ strtmi r6, [r3], -r1, lsl #16 │ │ │ │ tstls r0, r0, lsr r6 │ │ │ │ andlt r4, r4, r8, lsr #15 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @@ -269717,36 +269783,36 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ strmi fp, [sp], -r8, lsl #1 │ │ │ │ ldrmi r4, [r4], -r6, lsl #12 │ │ │ │ @ instruction: 0xf8dd9f0e │ │ │ │ movwls r8, #24636 @ 0x603c │ │ │ │ - ldc2 7, cr15, [r2, #-164]! @ 0xffffff5c │ │ │ │ + ldc2 7, cr15, [r2], #164 @ 0xa4 │ │ │ │ @ instruction: 0xb3209906 │ │ │ │ @ instruction: 0xf7ff4620 │ │ │ │ vmlsne.f32 s30, s6, s15 │ │ │ │ @ instruction: 0x4641db30 │ │ │ │ movwls r4, #26168 @ 0x6638 │ │ │ │ - blx 0x1955a74 │ │ │ │ + blx 0x1955b74 │ │ │ │ stmdacs r0, {r1, r2, r8, r9, fp, ip, pc} │ │ │ │ andls sp, r4, r2, asr fp │ │ │ │ movwls r4, #1570 @ 0x622 │ │ │ │ movwcs r4, #1576 @ 0x628 │ │ │ │ movwls r9, #14082 @ 0x3702 │ │ │ │ - cmppne r4, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ + msrcs (UNDEF: 100), sl │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - stc2 7, cr15, [r4, #164] @ 0xa4 │ │ │ │ + stc2 7, cr15, [r4, #-164] @ 0xffffff5c │ │ │ │ andcs fp, r0, r8 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0x462081f0 │ │ │ │ - blx 0x11d5ab0 │ │ │ │ + blx 0x11d5bb0 │ │ │ │ ldcle 14, cr1, [r1], {2} │ │ │ │ @ instruction: 0xf04f4251 │ │ │ │ @ instruction: 0xf04f32ff │ │ │ │ strdls r3, [lr, -pc] │ │ │ │ @ instruction: 0x46294630 │ │ │ │ pop {r3, ip, sp, pc} │ │ │ │ @ instruction: 0x470841f0 │ │ │ │ @@ -269774,29 +269840,29 @@ │ │ │ │ @ instruction: 0xf04f4241 │ │ │ │ @ instruction: 0xf04f32ff │ │ │ │ @ instruction: 0xe7c833ff │ │ │ │ strb r2, [r2, lr, lsl #2] │ │ │ │ andeq pc, sp, #111 @ 0x6f │ │ │ │ svclt 0x0000e7be │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec6ed44 │ │ │ │ + bl 0xfec6ee44 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ strmi r4, [lr], -r7, lsl #12 │ │ │ │ movwls r4, #13845 @ 0x3615 │ │ │ │ - ldc2 7, cr15, [r6], #164 @ 0xa4 │ │ │ │ + ldc2 7, cr15, [r6], #-164 @ 0xffffff5c │ │ │ │ stmdbls r3, {r3, r6, r7, r8, ip, sp, pc} │ │ │ │ @ instruction: 0xf7ff4628 │ │ │ │ @ instruction: 0x1e04f9eb │ │ │ │ strtmi sp, [sl], -sp, lsr #22 │ │ │ │ ldrtmi r2, [r0], -r0, lsl #6 │ │ │ │ @ instruction: 0xf64a9400 │ │ │ │ - vmla.f d17, d0, d0[5] │ │ │ │ + vbic.i32 q9, #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf729012f │ │ │ │ - andlt pc, r5, r3, lsl sp @ │ │ │ │ + mullt r5, r3, ip │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ stmdbls r3, {r4, r5, r6, r7, r8, sl, fp, ip, sp, pc} │ │ │ │ strtmi r4, [r8], -r4, lsl #12 │ │ │ │ @ instruction: 0xf9d0f7ff │ │ │ │ @@ -269834,26 +269900,26 @@ │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ movwls fp, #15856 @ 0x3df0 │ │ │ │ stc2 1, cr15, [lr], #-400 @ 0xfffffe70 │ │ │ │ stmdavs r4, {r0, r1, r8, r9, fp, ip, pc} │ │ │ │ smlattcs lr, fp, r7, lr │ │ │ │ svclt 0x0000e7ba │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec6ee34 │ │ │ │ + bl 0xfec6ef34 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ strmi r4, [lr], -r7, lsl #12 │ │ │ │ @ instruction: 0x461c4615 │ │ │ │ - ldc2 7, cr15, [lr], #-164 @ 0xffffff5c │ │ │ │ + blx 0xff0d59ee │ │ │ │ movwcs fp, #416 @ 0x1a0 │ │ │ │ ldrtmi r4, [r0], -sl, lsr #12 │ │ │ │ movwmi lr, #2509 @ 0x9cd │ │ │ │ - cmnpne r0, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ + orrcs pc, r0, sl, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - stc2 7, cr15, [r0], #164 @ 0xa4 │ │ │ │ + stc2 7, cr15, [r0], #-164 @ 0xffffff5c │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ orrlt r2, r4, r6, lsl r1 │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ @@ -269869,36 +269935,36 @@ │ │ │ │ @ instruction: 0xf0232003 │ │ │ │ @ instruction: 0x4604fe1f │ │ │ │ @ instruction: 0xf122b1c0 │ │ │ │ movwcs pc, #2091 @ 0x82b @ │ │ │ │ subcs pc, r0, #68, 4 @ 0x40000004 │ │ │ │ andeq pc, pc, #192, 4 │ │ │ │ @ instruction: 0xf848f163 │ │ │ │ - blt 0x5c64c0 │ │ │ │ + blt 0x5c65c0 │ │ │ │ eorvs fp, r0, fp, lsl sl │ │ │ │ adcvs r6, r2, r3, rrx │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ strb r2, [fp, lr, lsl #2] │ │ │ │ andeq r0, r0, r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec6eeec │ │ │ │ + bl 0xfec6efec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ @ instruction: 0xf642231b │ │ │ │ - vaddw.s8 q8, q8, d28 │ │ │ │ + vsra.s64 d17, d28, #64 │ │ │ │ @ instruction: 0xf6410135 │ │ │ │ - vsubl.s8 , d0, d28 │ │ │ │ + vmvn.i32 d18, #3072 @ 0x00000c00 │ │ │ │ tstls r0, pc, lsr #4 │ │ │ │ - cmppne r4, r1, asr #12 @ p-variant is OBSOLETE │ │ │ │ + cmppcs r4, r1, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - blx 0x17d3dc4 │ │ │ │ + blx 0x17d3ec4 │ │ │ │ andpl pc, r0, r0, lsl #10 │ │ │ │ cmppcc ip, #144, 16 @ p-variant is OBSOLETE @ 0x900000 │ │ │ │ movwge fp, #61811 @ 0xf173 │ │ │ │ movwcs lr, #2515 @ 0x9d3 │ │ │ │ orrscs lr, r4, #192, 18 @ 0x300000 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @@ -269912,27 +269978,27 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r0, #-0] │ │ │ │ cdple 14, 10, cr11, cr13, cr15, {7} │ │ │ │ andeq r0, r0, r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec6ef6c │ │ │ │ + bl 0xfec6f06c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ - blls 0x2295c8 │ │ │ │ + blls 0x2296c8 │ │ │ │ @ instruction: 0xf8d0b11b │ │ │ │ @ instruction: 0xf8c22294 │ │ │ │ tstcs fp, #176 @ 0xb0 │ │ │ │ - @ instruction: 0x01acf642 │ │ │ │ + @ instruction: 0x11bcf642 │ │ │ │ teqpeq r5, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ - eorne pc, ip, #68157440 @ 0x4100000 │ │ │ │ + eorscs pc, ip, #68157440 @ 0x4100000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ @ instruction: 0xf6419100 │ │ │ │ - vmla.f d17, d0, d0[1] │ │ │ │ + vorr.i32 q9, #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf02c012f │ │ │ │ @ instruction: 0xf500fa13 │ │ │ │ @ instruction: 0xf8905000 │ │ │ │ cmnlt r3, ip, asr r3 │ │ │ │ stmib r0, {r8, r9, sp}^ │ │ │ │ mullt r2, r4, r3 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ @@ -269943,28 +270009,28 @@ │ │ │ │ andlt r4, r2, r0, lsl r2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec6efe8 │ │ │ │ + bl 0xfec6f0e8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ ldrmi r9, [sp], -r6, lsl #22 │ │ │ │ @ instruction: 0xb12b461c │ │ │ │ @ instruction: 0xf8d04614 │ │ │ │ @ instruction: 0x46252294 │ │ │ │ adcscc pc, r0, r2, asr #17 │ │ │ │ @ instruction: 0xf642231b │ │ │ │ - vsubl.s8 q8, d16, d28 │ │ │ │ + vrshr.s64 d17, d28, #64 │ │ │ │ @ instruction: 0xf6410235 │ │ │ │ - vmla.f d17, d0, d0[1] │ │ │ │ + vorr.i32 q9, #4 @ 0x00000004 │ │ │ │ andls r0, r0, #-1073741813 @ 0xc000000b │ │ │ │ - eorne pc, ip, #68157440 @ 0x4100000 │ │ │ │ + eorscs pc, ip, #68157440 @ 0x4100000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ @ instruction: 0xf9d2f02c │ │ │ │ andpl pc, r0, r0, lsl #10 │ │ │ │ cmppcc ip, #144, 16 @ p-variant is OBSOLETE @ 0x900000 │ │ │ │ movwcs fp, #355 @ 0x163 │ │ │ │ orrsmi lr, r4, #192, 18 @ 0x300000 │ │ │ │ andcs fp, r0, r3 │ │ │ │ @@ -269975,29 +270041,29 @@ │ │ │ │ andspl pc, r0, #192, 16 @ 0xc00000 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec6f068 │ │ │ │ + bl 0xfec6f168 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ - blls 0x2296c4 │ │ │ │ + blls 0x2297c4 │ │ │ │ @ instruction: 0xf8d0b143 │ │ │ │ @ instruction: 0xf1b32294 │ │ │ │ svclt 0x00180419 │ │ │ │ - ldrbtcc pc, [pc], #79 @ 0x117e84 @ │ │ │ │ + ldrbtcc pc, [pc], #79 @ 0x117f84 @ │ │ │ │ adcscc pc, r0, r2, asr #17 │ │ │ │ @ instruction: 0xf642231b │ │ │ │ - vaddw.s8 q8, q8, d28 │ │ │ │ + vsra.s64 d17, d28, #64 │ │ │ │ @ instruction: 0xf6410135 │ │ │ │ - vsubl.s8 , d0, d28 │ │ │ │ + vmvn.i32 d18, #3072 @ 0x00000c00 │ │ │ │ tstls r0, pc, lsr #4 │ │ │ │ - cmppne r4, r1, asr #12 @ p-variant is OBSOLETE │ │ │ │ + cmppcs r4, r1, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ @ instruction: 0xf990f02c │ │ │ │ andpl pc, r0, r0, lsl #10 │ │ │ │ cmppcc ip, #144, 16 @ p-variant is OBSOLETE @ 0x900000 │ │ │ │ movwcs fp, #355 @ 0x163 │ │ │ │ orrsmi lr, r4, #192, 18 @ 0x300000 │ │ │ │ andcs fp, r0, r2 │ │ │ │ @@ -270008,28 +270074,28 @@ │ │ │ │ andsmi pc, r0, #192, 16 @ 0xc00000 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec6f0ec │ │ │ │ + bl 0xfec6f1ec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ - blls 0x329710 │ │ │ │ + blls 0x329810 │ │ │ │ @ instruction: 0xf642b3a3 │ │ │ │ - vabal.s8 q8, d16, d28 │ │ │ │ + vshl.s64 d17, d28, #0 │ │ │ │ @ instruction: 0x46140535 │ │ │ │ @ instruction: 0xf8d64617 │ │ │ │ @ instruction: 0xf8c22294 │ │ │ │ tstcs fp, #176 @ 0xb0 │ │ │ │ strls r4, [r0, #-1584] @ 0xfffff9d0 │ │ │ │ - eorne pc, ip, #68157440 @ 0x4100000 │ │ │ │ + eorscs pc, ip, #68157440 @ 0x4100000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - cmppne r4, r1, asr #12 @ p-variant is OBSOLETE │ │ │ │ + cmppcs r4, r1, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ @ instruction: 0xf950f02c │ │ │ │ andpl pc, r0, r0, lsl #10 │ │ │ │ cmppcc ip, #144, 16 @ p-variant is OBSOLETE @ 0x900000 │ │ │ │ movwcs fp, #355 @ 0x163 │ │ │ │ orrsmi lr, r4, #192, 18 @ 0x300000 │ │ │ │ andcs fp, r0, r3 │ │ │ │ @@ -270040,52 +270106,52 @@ │ │ │ │ andsvc pc, r0, #192, 16 @ 0xc00000 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ @ instruction: 0xf642231b │ │ │ │ - vabal.s8 q8, d16, d28 │ │ │ │ + vshl.s64 d17, d28, #0 │ │ │ │ @ instruction: 0xf6410535 │ │ │ │ - vsubl.s8 , d0, d28 │ │ │ │ + vmvn.i32 d18, #3072 @ 0x00000c00 │ │ │ │ strls r0, [r0, #-559] @ 0xfffffdd1 │ │ │ │ - cmppne r4, r1, asr #12 @ p-variant is OBSOLETE │ │ │ │ + cmppcs r4, r1, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ @ instruction: 0xf922f02c │ │ │ │ andpl pc, r0, r0, lsl #10 │ │ │ │ cmppcc ip, #144, 16 @ p-variant is OBSOLETE @ 0x900000 │ │ │ │ @ instruction: 0xf8d0b95b │ │ │ │ movwcs r1, #4676 @ 0x1244 │ │ │ │ ldrmi r3, [sl], -r1, lsl #18 │ │ │ │ @ instruction: 0xf0234618 │ │ │ │ msrlt CPSR_f, r3, lsr #25 │ │ │ │ strtmi r7, [r7], -r4, lsl #16 │ │ │ │ @ instruction: 0xf8d0e7b3 │ │ │ │ ldrb r1, [r2, r8, asr #6]! │ │ │ │ - ldrbtcc pc, [pc], #79 @ 0x117fb0 @ │ │ │ │ + ldrbtcc pc, [pc], #79 @ 0x1180b0 @ │ │ │ │ strtmi r2, [r7], -lr, lsl #6 │ │ │ │ svclt 0x0000e7a7 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec6f1c0 │ │ │ │ + bl 0xfec6f2c0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r0 @ │ │ │ │ - blmi 0x1129848 │ │ │ │ + blmi 0x1129948 │ │ │ │ ldrmi r4, [r4], -r6, lsl #12 │ │ │ │ ldmdavs fp, {r2, r3, r8, fp, ip, pc} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ orrlt r0, r9, #0, 6 │ │ │ │ - streq pc, [ip, #1602]! @ 0x642 │ │ │ │ + ldrne pc, [ip, #1602]! @ 0x642 │ │ │ │ ldreq pc, [r5, #-704]! @ 0xfffffd40 │ │ │ │ @ instruction: 0xf8d64617 │ │ │ │ @ instruction: 0xf8c33294 │ │ │ │ tstcs fp, #176 @ 0xb0 │ │ │ │ strls r4, [r0, #-1584] @ 0xfffff9d0 │ │ │ │ - eorne pc, ip, #68157440 @ 0x4100000 │ │ │ │ + eorscs pc, ip, #68157440 @ 0x4100000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - cmppne r4, r1, asr #12 @ p-variant is OBSOLETE │ │ │ │ + cmppcs r4, r1, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ @ instruction: 0xf8e0f02c │ │ │ │ andpl pc, r0, r0, lsl #10 │ │ │ │ cmppcc ip, #144, 16 @ p-variant is OBSOLETE @ 0x900000 │ │ │ │ movwcs fp, #411 @ 0x19b │ │ │ │ orrsmi lr, r4, #192, 18 @ 0x300000 │ │ │ │ ldmdavs sl, {r2, r3, r5, r8, r9, fp, lr} │ │ │ │ @@ -270094,78 +270160,78 @@ │ │ │ │ andlt sp, r7, sl, asr #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf8c0bdf0 │ │ │ │ @ instruction: 0xe7eb7210 │ │ │ │ - blvc 0x9536c0 │ │ │ │ + blvc 0x9537c0 │ │ │ │ @ instruction: 0xf642231b │ │ │ │ - vabal.s8 q8, d16, d28 │ │ │ │ + vshl.s64 d17, d28, #0 │ │ │ │ @ instruction: 0xf6410535 │ │ │ │ - vsubl.s8 , d0, d28 │ │ │ │ + vmvn.i32 d18, #3072 @ 0x00000c00 │ │ │ │ strls r0, [r0, #-559] @ 0xfffffdd1 │ │ │ │ - cmppne r4, r1, asr #12 @ p-variant is OBSOLETE │ │ │ │ + cmppcs r4, r1, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - blvc 0x1d3698 │ │ │ │ + blvc 0x1d3798 │ │ │ │ @ instruction: 0xf8b0f02c │ │ │ │ andpl pc, r0, r0, lsl #10 │ │ │ │ cmppcc ip, #144, 16 @ p-variant is OBSOLETE @ 0x900000 │ │ │ │ @ instruction: 0xf8d0b9db │ │ │ │ movwcs r1, #580 @ 0x244 │ │ │ │ movwcs r9, #33536 @ 0x8300 │ │ │ │ - bl 0x466510 │ │ │ │ + bl 0x466610 │ │ │ │ ldrtmi r0, [r0], -r3, lsl #4 │ │ │ │ - blx 0xffe55e0a │ │ │ │ - blls 0x1c66cc │ │ │ │ - blt 0x7fe89c │ │ │ │ + blx 0x1e55f0a │ │ │ │ + blls 0x1c67cc │ │ │ │ + blt 0x7fe99c │ │ │ │ addsmi fp, pc, #73728 @ 0x12000 │ │ │ │ addsmi fp, r4, #8, 30 │ │ │ │ strtmi fp, [r7], -r8, lsl #30 │ │ │ │ @ instruction: 0xf04fd0a7 │ │ │ │ strdcs r3, [fp, #-127] @ 0xffffff81 │ │ │ │ - ldrbtcc pc, [pc], #79 @ 0x1180a8 @ │ │ │ │ + ldrbtcc pc, [pc], #79 @ 0x1181a8 @ │ │ │ │ @ instruction: 0xf8d0e79d │ │ │ │ strb r1, [r2, r8, asr #6]! │ │ │ │ ldrbcc pc, [pc, pc, asr #32]! @ │ │ │ │ @ instruction: 0xf04f210e │ │ │ │ @ instruction: 0xe79434ff │ │ │ │ stc2 1, cr15, [r8, #644] @ 0x284 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec6f2d8 │ │ │ │ + bl 0xfec6f3d8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ @ instruction: 0x4617231b │ │ │ │ - strteq pc, [ip], #1602 @ 0x642 │ │ │ │ + ldrtne pc, [ip], #1602 @ 0x642 @ │ │ │ │ ldrteq pc, [r5], #-704 @ 0xfffffd40 @ │ │ │ │ - eorne pc, ip, #68157440 @ 0x4100000 │ │ │ │ + eorscs pc, ip, #68157440 @ 0x4100000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ @ instruction: 0xf6419400 │ │ │ │ - vmla.f d17, d0, d0[1] │ │ │ │ + vorr.i32 q9, #4 @ 0x00000004 │ │ │ │ strmi r0, [r5], -pc, lsr #2 │ │ │ │ @ instruction: 0xf862f02c │ │ │ │ andpl pc, r0, r0, lsl #10 │ │ │ │ cmppcc ip, #144, 16 @ p-variant is OBSOLETE @ 0x900000 │ │ │ │ @ instruction: 0xf8d0b3cb │ │ │ │ @ instruction: 0xf5051258 │ │ │ │ @ instruction: 0xf8935300 │ │ │ │ movtlt r3, #13148 @ 0x335c │ │ │ │ tstcc r0, r1, lsl #6 │ │ │ │ ldrmi r2, [r8], -r8, lsl #4 │ │ │ │ - blx 0xff8d41b6 │ │ │ │ - blls 0x344e4c │ │ │ │ + blx 0xff8d42b6 │ │ │ │ + blls 0x344f4c │ │ │ │ @ instruction: 0xb3bb6806 │ │ │ │ @ instruction: 0x4628231b │ │ │ │ @ instruction: 0xf6419400 │ │ │ │ - vsubl.s8 , d0, d28 │ │ │ │ + vmvn.i32 d18, #3072 @ 0x00000c00 │ │ │ │ @ instruction: 0xf641022f │ │ │ │ - vmla.f d17, d0, d0[1] │ │ │ │ + vorr.i32 q9, #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf02c012f │ │ │ │ @ instruction: 0xf500f83f │ │ │ │ @ instruction: 0xf8905000 │ │ │ │ biclt r3, fp, ip, asr r3 │ │ │ │ stmib r0, {r8, r9, sp}^ │ │ │ │ mullt r3, r4, r3 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ @@ -270188,47 +270254,47 @@ │ │ │ │ @ instruction: 0xe7c51bf6 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0090f8cc │ │ │ │ mrcmi 0, 5, fp, cr9, cr3, {4} │ │ │ │ @ instruction: 0xf6422500 │ │ │ │ - vaddhn.i16 d16, q8, q14 │ │ │ │ + @ instruction: 0xf2c014bc │ │ │ │ tstcs fp, #889192448 @ 0x35000000 │ │ │ │ @ instruction: 0xf6419507 │ │ │ │ - vsubl.s8 , d0, d28 │ │ │ │ + vmvn.i32 d18, #3072 @ 0x00000c00 │ │ │ │ strls r0, [r0], #-559 @ 0xfffffdd1 │ │ │ │ - cmppne r4, r1, asr #12 @ p-variant is OBSOLETE │ │ │ │ + cmppcs r4, r1, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ ldmdavs r6!, {r0, r2, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9611 │ │ │ │ @ instruction: 0xf02b0600 │ │ │ │ @ instruction: 0xf500fff1 │ │ │ │ @ instruction: 0xf8905000 │ │ │ │ - blcs 0x124f60 │ │ │ │ + blcs 0x125060 │ │ │ │ @ instruction: 0xf8d0d04b │ │ │ │ tstcs fp, #80, 4 │ │ │ │ strls r4, [r0], #-1576 @ 0xfffff9d8 │ │ │ │ - eorne pc, ip, #68157440 @ 0x4100000 │ │ │ │ + eorscs pc, ip, #68157440 @ 0x4100000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - cmppne r4, r1, asr #12 @ p-variant is OBSOLETE │ │ │ │ + cmppcs r4, r1, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ @ instruction: 0xffdcf02b │ │ │ │ andpl pc, r0, r0, lsl #10 │ │ │ │ cmppcc ip, #144, 16 @ p-variant is OBSOLETE @ 0x900000 │ │ │ │ @ instruction: 0xf8d0b3d3 │ │ │ │ mrcne 2, 3, r6, cr11, cr8, {2} │ │ │ │ ldmdale r8!, {r4, r5, r8, r9, fp, sp} │ │ │ │ @ instruction: 0xf013e8df │ │ │ │ strbeq r0, [r4], #-1117 @ 0xfffffba3 │ │ │ │ bicseq r0, lr, #-822083584 @ 0xcf000000 │ │ │ │ adcseq r0, r5, #536870927 @ 0x2000000f │ │ │ │ rsbeq r0, r8, #144, 4 │ │ │ │ orrseq r0, r6, #335544323 @ 0x14000003 │ │ │ │ - ldrbeq r0, [pc], #55 @ 0x118240 │ │ │ │ + ldrbeq r0, [pc], #55 @ 0x118340 │ │ │ │ ldreq r0, [r6, #-815] @ 0xfffffcd1 │ │ │ │ subseq r0, r9, #-939524093 @ 0xc8000003 │ │ │ │ andseq r0, r0, #60, 4 @ 0xc0000003 │ │ │ │ eorseq r0, r7, sl, lsl r1 │ │ │ │ adcseq r0, sp, ip, lsl #3 │ │ │ │ subeq r0, fp, r7, lsr r0 │ │ │ │ mlaseq r7, lr, r0, r0 │ │ │ │ @@ -270246,88 +270312,88 @@ │ │ │ │ @ instruction: 0xf8d00100 │ │ │ │ @ instruction: 0xe7b27210 │ │ │ │ andsvs pc, r4, #208, 16 @ 0xd00000 │ │ │ │ vabd.s8 q15, , │ │ │ │ vaddhn.i16 d17, q0, q10 │ │ │ │ @ instruction: 0x463b0496 │ │ │ │ @ instruction: 0xf64a2101 │ │ │ │ - vrshr.s64 d17, d20, #64 │ │ │ │ + vmlal.s q9, d16, d0[1] │ │ │ │ stmdavs r0!, {r0, r1, r2, r3, r5, r9} │ │ │ │ - blx 0xff3d4934 │ │ │ │ + blx 0xff3d4a34 │ │ │ │ andcs r6, r0, #2162688 @ 0x210000 │ │ │ │ @ instruction: 0xf6f94628 │ │ │ │ - @ instruction: 0xf6f8fe27 │ │ │ │ - @ instruction: 0xf505fc2b │ │ │ │ + @ instruction: 0xf6f8fda7 │ │ │ │ + @ instruction: 0xf505fbab │ │ │ │ svccs 0x00205300 │ │ │ │ @ instruction: 0xf8934698 │ │ │ │ @ instruction: 0xf000335c │ │ │ │ - blcs 0x139d00 │ │ │ │ + blcs 0x139e00 │ │ │ │ ldrbhi pc, [r3], r0 @ │ │ │ │ andcs r2, r8, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0x46184631 │ │ │ │ - blx 0x1d436e │ │ │ │ + blx 0x1d446e │ │ │ │ @ instruction: 0xf898b178 │ │ │ │ stmdavs r7, {r2, r3, r4, r6, r8, r9, ip, sp} │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ movwcs r8, #5854 @ 0x16de │ │ │ │ tstpeq r8, r6, lsl #2 @ p-variant is OBSOLETE │ │ │ │ ldrmi r2, [r8], -r8, lsl #4 │ │ │ │ - blx 0xffe54388 │ │ │ │ + blx 0xffe54488 │ │ │ │ @ instruction: 0xf0402800 │ │ │ │ @ instruction: 0xf8d586dd │ │ │ │ @ instruction: 0x210e2294 │ │ │ │ @ instruction: 0x4628231b │ │ │ │ adcsne pc, r0, r2, asr #17 │ │ │ │ - eorne pc, ip, #68157440 @ 0x4100000 │ │ │ │ + eorscs pc, ip, #68157440 @ 0x4100000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ @ instruction: 0xf6419400 │ │ │ │ - vmla.f d17, d0, d0[1] │ │ │ │ + vorr.i32 q9, #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf02b012f │ │ │ │ @ instruction: 0xf500ff51 │ │ │ │ @ instruction: 0xf8905000 │ │ │ │ - blcs 0x1250a0 │ │ │ │ + blcs 0x1251a0 │ │ │ │ ldrthi pc, [sp], #0 @ │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ stmib r0, {r8, r9, sp}^ │ │ │ │ - blmi 0x16e1190 │ │ │ │ - blls 0x5723ac │ │ │ │ + blmi 0x16e1290 │ │ │ │ + blls 0x5724ac │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xf0400300 │ │ │ │ andslt r8, r3, r4, lsr r7 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ movwpl pc, #1285 @ 0x505 @ │ │ │ │ cmppcc ip, #9633792 @ p-variant is OBSOLETE @ 0x930000 │ │ │ │ addsle r2, r2, r0, lsl #22 │ │ │ │ @ instruction: 0x4628231b │ │ │ │ @ instruction: 0xf6419400 │ │ │ │ - vsubl.s8 , d0, d28 │ │ │ │ + vmvn.i32 d18, #3072 @ 0x00000c00 │ │ │ │ @ instruction: 0xf641022f │ │ │ │ - vmla.f d17, d0, d0[1] │ │ │ │ + vorr.i32 q9, #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf02b012f │ │ │ │ @ instruction: 0xf500ff1f │ │ │ │ @ instruction: 0xf8905000 │ │ │ │ - blcs 0x125104 │ │ │ │ + blcs 0x125204 │ │ │ │ strhi pc, [sp], #0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ orrscs lr, r4, #192, 18 @ 0x300000 │ │ │ │ movwcs lr, #1997 @ 0x7cd │ │ │ │ movwcc lr, #51661 @ 0xc9cd │ │ │ │ movwcc lr, #59853 @ 0xe9cd │ │ │ │ movwpl pc, #1285 @ 0x505 @ │ │ │ │ @ instruction: 0xf8d54698 │ │ │ │ @ instruction: 0x46317294 │ │ │ │ cmppcc ip, #9633792 @ p-variant is OBSOLETE @ 0x930000 │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ movwcs r8, #5337 @ 0x14d9 │ │ │ │ ldrmi r2, [r8], -r8, lsl #4 │ │ │ │ - blx 0xfe454458 │ │ │ │ + blx 0xfe454558 │ │ │ │ addsle r2, r8, r0, lsl #16 │ │ │ │ ldrsbtvs pc, [ip], r7 @ │ │ │ │ ldrmi r6, [r9], r3, lsl #16 │ │ │ │ @ instruction: 0xf0002e00 │ │ │ │ @ instruction: 0xf8d78677 │ │ │ │ @ instruction: 0x960d30b8 │ │ │ │ movwls sl, #52748 @ 0xce0c │ │ │ │ @@ -270339,46 +270405,46 @@ │ │ │ │ movwcs r8, #1118 @ 0x45e │ │ │ │ ldrtmi r2, [r9], -r8, lsl #4 │ │ │ │ @ instruction: 0xf0232003 │ │ │ │ stmdacs r0, {r0, r2, r3, r5, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ svcge 0x0079f43f │ │ │ │ subvs r2, r3, r0, lsl #6 │ │ │ │ andvs r6, r3, r3, lsr r8 │ │ │ │ - blge 0x525c2c │ │ │ │ + blge 0x525d2c │ │ │ │ stmdbeq r4, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ addsmi r3, lr, #8, 14 @ 0x200000 │ │ │ │ str sp, [r3, r6, ror #3]! │ │ │ │ @ instruction: 0x4628231b │ │ │ │ @ instruction: 0xf6419400 │ │ │ │ - vsubl.s8 , d0, d28 │ │ │ │ + vmvn.i32 d18, #3072 @ 0x00000c00 │ │ │ │ @ instruction: 0xf641022f │ │ │ │ - vmla.f d17, d0, d0[1] │ │ │ │ + vorr.i32 q9, #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf02b012f │ │ │ │ @ instruction: 0xf500fec3 │ │ │ │ @ instruction: 0xf8905000 │ │ │ │ - blcs 0x1251bc │ │ │ │ + blcs 0x1252bc │ │ │ │ ldrbhi pc, [r2], #0 @ │ │ │ │ ldmib r3, {r4, r8, r9, sp, pc}^ │ │ │ │ stmib r0, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xe7702394 │ │ │ │ addsne pc, r4, #13959168 @ 0xd50000 │ │ │ │ @ instruction: 0x4628231b │ │ │ │ - eorne pc, ip, #68157440 @ 0x4100000 │ │ │ │ + eorscs pc, ip, #68157440 @ 0x4100000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ ldrsbtpl pc, [r0], r1 @ │ │ │ │ - cmppne r4, r1, asr #12 @ p-variant is OBSOLETE │ │ │ │ + cmppcs r4, r1, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ @ instruction: 0xf02b9400 │ │ │ │ @ instruction: 0xf500fea5 │ │ │ │ @ instruction: 0xf8905000 │ │ │ │ - blcs 0x1251f8 │ │ │ │ + blcs 0x1252f8 │ │ │ │ ldrbthi pc, [r0], #-0 @ │ │ │ │ stmib r0, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xe7545394 │ │ │ │ - blcc 0xfe7cac98 │ │ │ │ + blcc 0xfe7cad98 │ │ │ │ andeq r0, r0, r0 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ cmppcc r0, #82837504 @ p-variant is OBSOLETE @ 0x4f00000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ stmdbcs r0, {r0, r3, r4, fp, sp, lr} │ │ │ │ ldrbthi pc, [r7], #-0 @ │ │ │ │ andcs sl, r1, r8, lsl #18 │ │ │ │ @@ -270386,24 +270452,24 @@ │ │ │ │ stmib sp, {r3, r8, r9, ip, sp}^ │ │ │ │ @ instruction: 0xf197330a │ │ │ │ ldmib sp, {r0, r1, r2, r3, r4, r5, r6, r8, r9, fp, ip, sp, lr, pc}^ │ │ │ │ vst4.8 {d18-d21}, [pc], r8 │ │ │ │ @ instruction: 0xf6c3434a │ │ │ │ svcls 0x000a339a │ │ │ │ smlatbcs r3, r2, fp, pc @ │ │ │ │ - blx 0x1dec22 │ │ │ │ - bl 0x115c8dc │ │ │ │ + blx 0x1ded22 │ │ │ │ + bl 0x115c9dc │ │ │ │ @ instruction: 0xf50571e7 │ │ │ │ @ instruction: 0xf64f5300 │ │ │ │ vmov.i32 , #8 @ 0x00000008 │ │ │ │ @ instruction: 0x46982096 │ │ │ │ cmppcc ip, #9633792 @ p-variant is OBSOLETE @ 0x930000 │ │ │ │ - blne 0xff6f2510 │ │ │ │ - bl 0x1972600 │ │ │ │ - blcs 0x11a904 │ │ │ │ + blne 0xff6f2610 │ │ │ │ + bl 0x1972700 │ │ │ │ + blcs 0x11aa04 │ │ │ │ strbhi pc, [r4], #-0 @ │ │ │ │ andcs r2, r8, #0, 6 │ │ │ │ andcs r4, r3, r1, lsr r6 │ │ │ │ @ instruction: 0xf9ecf023 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ movwcs sl, #3832 @ 0xef8 │ │ │ │ subvs r6, r3, r7 │ │ │ │ @@ -270433,16 +270499,16 @@ │ │ │ │ movwcs r8, #5367 @ 0x14f7 │ │ │ │ ldmne r1!, {r3, r9, sp} │ │ │ │ @ instruction: 0xf0234618 │ │ │ │ stmdacs r0, {r0, r4, r5, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ mrcge 4, 5, APSR_nzcv, cr13, cr15, {1} │ │ │ │ ldrdcc pc, [r8], #137 @ 0x89 │ │ │ │ ldmib r3, {r1, fp, sp, lr}^ │ │ │ │ - bl 0xfeae61f0 │ │ │ │ - bne 0xdb1a4 │ │ │ │ + bl 0xfeae62f0 │ │ │ │ + bne 0xdb2a4 │ │ │ │ svclt 0x00382f01 │ │ │ │ adcsmi r2, sl, #262144 @ 0x40000 │ │ │ │ strhi pc, [r2, #-192] @ 0xffffff40 │ │ │ │ cmppcc ip, #152, 16 @ p-variant is OBSOLETE @ 0x980000 │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ @ instruction: 0xf10685a5 │ │ │ │ movwcs r0, #264 @ 0x108 │ │ │ │ @@ -270464,32 +270530,32 @@ │ │ │ │ @ instruction: 0xf0236dd9 │ │ │ │ stmdacs r0, {r0, r1, r2, r3, r4, r5, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ mcrge 4, 4, pc, cr3, cr15, {3} @ │ │ │ │ rscscc pc, pc, #8, 2 │ │ │ │ ldrmi r2, [r3], -r0, lsr #32 │ │ │ │ svcne 0x0001f812 │ │ │ │ andsvc fp, r0, r1, lsl #18 │ │ │ │ - bl 0xfe9e5218 │ │ │ │ + bl 0xfe9e5318 │ │ │ │ adcsmi r0, r3, #8, 6 @ 0x20000000 │ │ │ │ tstcs fp, #-738197501 @ 0xd4000003 │ │ │ │ strls r4, [r0], #-1576 @ 0xfffff9d8 │ │ │ │ - eorne pc, ip, #68157440 @ 0x4100000 │ │ │ │ + eorscs pc, ip, #68157440 @ 0x4100000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - cmppne r4, r1, asr #12 @ p-variant is OBSOLETE │ │ │ │ + cmppcs r4, r1, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ stc2l 0, cr15, [ip, #172] @ 0xac │ │ │ │ movwpl pc, #1280 @ 0x500 @ │ │ │ │ cmppcs ip, #9633792 @ p-variant is OBSOLETE @ 0x930000 │ │ │ │ @ instruction: 0xf0002a00 │ │ │ │ andcs r8, r0, r2, lsl #11 │ │ │ │ stmib r3, {r8, sp}^ │ │ │ │ @ instruction: 0xe67a0194 │ │ │ │ movwpl pc, #1285 @ 0x505 @ │ │ │ │ @ instruction: 0xf8934698 │ │ │ │ - blcs 0x1253c4 │ │ │ │ + blcs 0x1254c4 │ │ │ │ strhi pc, [r5], #-0 │ │ │ │ andcs r2, r8, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0x46184631 │ │ │ │ @ instruction: 0xf940f023 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ @ instruction: 0xf898ae4c │ │ │ │ stmdavs r7, {r2, r3, r4, r6, r8, r9, ip, sp} │ │ │ │ @@ -270497,112 +270563,112 @@ │ │ │ │ movwcs r8, #5146 @ 0x141a │ │ │ │ tstpeq r8, r6, lsl #2 @ p-variant is OBSOLETE │ │ │ │ ldrmi r2, [r8], -r8, lsl #4 │ │ │ │ @ instruction: 0xf930f023 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ stmdavs r3, {r2, r3, r4, r5, r9, sl, fp, sp, pc} │ │ │ │ @ instruction: 0x4628463a │ │ │ │ - msrpl (UNDEF: 97), r7 │ │ │ │ + msrvs (UNDEF: 97), r7 │ │ │ │ tstpeq r1, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf7ff3301 │ │ │ │ strb pc, [lr], -pc, asr #20 @ │ │ │ │ @ instruction: 0xf1932000 │ │ │ │ strmi pc, [r6], -r5, asr #23 │ │ │ │ @ instruction: 0xf0001c43 │ │ │ │ tstcs fp, #144, 8 @ 0x90000000 │ │ │ │ strls r4, [r0], #-1576 @ 0xfffff9d8 │ │ │ │ - eorne pc, ip, #68157440 @ 0x4100000 │ │ │ │ + eorscs pc, ip, #68157440 @ 0x4100000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - cmppne r4, r1, asr #12 @ p-variant is OBSOLETE │ │ │ │ + cmppcs r4, r1, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ stc2 0, cr15, [r0, #172] @ 0xac │ │ │ │ andpl pc, r0, r0, lsl #10 │ │ │ │ cmppcc ip, #144, 16 @ p-variant is OBSOLETE @ 0x900000 │ │ │ │ movwcs fp, #955 @ 0x3bb │ │ │ │ orrsvs lr, r4, #192, 18 @ 0x300000 │ │ │ │ @ instruction: 0xf192e631 │ │ │ │ @ instruction: 0xf648fe93 │ │ │ │ @ instruction: 0xf6c631ad │ │ │ │ @ instruction: 0x17c601db │ │ │ │ strls r2, [r0], #-795 @ 0xfffffce5 │ │ │ │ andne pc, r0, #132096 @ 0x20400 │ │ │ │ - bl 0xff2a9f94 │ │ │ │ + bl 0xff2aa094 │ │ │ │ ldrb r3, [sp, r2, lsr #12] │ │ │ │ movwpl pc, #1285 @ 0x505 @ │ │ │ │ cmppcc ip, #9633792 @ p-variant is OBSOLETE @ 0x930000 │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ movwcs r8, #4860 @ 0x12fc │ │ │ │ ldrtmi r2, [r1], -r8, lsl #4 │ │ │ │ @ instruction: 0xf0234618 │ │ │ │ stmdacs r0, {r0, r3, r5, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ ldclge 4, cr15, [r5, #252]! @ 0xfc │ │ │ │ tstcs fp, #393216 @ 0x60000 │ │ │ │ strls r4, [r0], #-1576 @ 0xfffff9d8 │ │ │ │ - eorne pc, ip, #68157440 @ 0x4100000 │ │ │ │ + eorscs pc, ip, #68157440 @ 0x4100000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - cmppne r4, r1, asr #12 @ p-variant is OBSOLETE │ │ │ │ + cmppcs r4, r1, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ stc2l 0, cr15, [sl, #-172] @ 0xffffff54 │ │ │ │ andpl pc, r0, r0, lsl #10 │ │ │ │ @ instruction: 0xf8900ff6 │ │ │ │ - blcs 0x1254b0 │ │ │ │ + blcs 0x1255b0 │ │ │ │ @ instruction: 0xf8c0d1c7 │ │ │ │ ldrb r6, [sl, #528]! @ 0x210 │ │ │ │ @ instruction: 0x4628231b │ │ │ │ @ instruction: 0xf6419400 │ │ │ │ - vsubl.s8 , d0, d28 │ │ │ │ + vmvn.i32 d18, #3072 @ 0x00000c00 │ │ │ │ @ instruction: 0xf641022f │ │ │ │ - vmla.f d17, d0, d0[1] │ │ │ │ + vorr.i32 q9, #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf02b012f │ │ │ │ @ instruction: 0xf500fd33 │ │ │ │ @ instruction: 0xf8905000 │ │ │ │ - blcs 0x1254dc │ │ │ │ + blcs 0x1255dc │ │ │ │ cmpphi r5, #0 @ p-variant is OBSOLETE │ │ │ │ movtcc pc, #35024 @ 0x88d0 @ │ │ │ │ - blcc 0x16177c │ │ │ │ + blcc 0x16187c │ │ │ │ vmax.s8 d20, d14, d24 │ │ │ │ vrshr.s64 q9, q6, #64 │ │ │ │ @ instruction: 0xf6472296 │ │ │ │ - vmla.f d22, d16, d1[4] │ │ │ │ + vmla.f d23, d16, d1[4] │ │ │ │ strls r0, [r0], #-273 @ 0xfffffeef │ │ │ │ stc2 7, cr15, [lr, #-1016] @ 0xfffffc08 │ │ │ │ @ instruction: 0xf505e5d5 │ │ │ │ ldrmi r5, [r8], r0, lsl #6 │ │ │ │ cmppcc ip, #9633792 @ p-variant is OBSOLETE @ 0x930000 │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ movwcs r8, #4927 @ 0x133f │ │ │ │ ldrtmi r2, [r1], -r8, lsl #4 │ │ │ │ @ instruction: 0xf0234618 │ │ │ │ stmdacs r0, {r0, r1, r3, r4, r7, fp, ip, sp, lr, pc} │ │ │ │ stcge 4, cr15, [r7, #252]! @ 0xfc │ │ │ │ cmppcc ip, #152, 16 @ p-variant is OBSOLETE @ 0x980000 │ │ │ │ - blcs 0x1327d8 │ │ │ │ + blcs 0x1328d8 │ │ │ │ orrshi pc, fp, #0 │ │ │ │ andcs r2, r8, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0x461818b1 │ │ │ │ @ instruction: 0xf88cf023 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ stmdavs r3, {r3, r4, r7, r8, sl, fp, sp, pc} │ │ │ │ @ instruction: 0xf8984699 │ │ │ │ - blcs 0x12554c │ │ │ │ + blcs 0x12564c │ │ │ │ ldrhi pc, [sp], #-0 │ │ │ │ @ instruction: 0xf1062301 │ │ │ │ andcs r0, r8, #16, 2 │ │ │ │ @ instruction: 0xf0234618 │ │ │ │ stmdacs r0, {r0, r1, r3, r4, r5, r6, fp, ip, sp, lr, pc} │ │ │ │ stcge 4, cr15, [r7, #252] @ 0xfc │ │ │ │ strbmi r6, [fp], -r4, lsl #16 │ │ │ │ @ instruction: 0x4628463a │ │ │ │ - biceq pc, sp, r8, asr #4 │ │ │ │ + bicne pc, sp, r8, asr #4 │ │ │ │ tstpeq r1, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf7fe9400 │ │ │ │ ldr pc, [r8, #3437] @ 0xd6d │ │ │ │ movwpl pc, #1285 @ 0x505 @ │ │ │ │ @ instruction: 0xf8934698 │ │ │ │ - blcs 0x125588 │ │ │ │ + blcs 0x125688 │ │ │ │ tstphi r8, #0 @ p-variant is OBSOLETE │ │ │ │ andcs r2, r8, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0x46184631 │ │ │ │ @ instruction: 0xf85ef023 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ @ instruction: 0xf898ad6a │ │ │ │ stmdavs r7, {r2, r3, r4, r6, r8, r9, ip, sp} │ │ │ │ @@ -270619,15 +270685,15 @@ │ │ │ │ tstpeq r0, r6, lsl #2 @ p-variant is OBSOLETE │ │ │ │ ldrmi r2, [r8], -r8, lsl #4 │ │ │ │ @ instruction: 0xf83ef023 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ stmdavs r4, {r1, r3, r6, r8, sl, fp, sp, pc} │ │ │ │ ldrtmi r4, [sl], -fp, asr #12 │ │ │ │ vmax.s8 d20, d8, d24 │ │ │ │ - vmla.f d16, d16, d1[3] │ │ │ │ + vmla.f d17, d16, d1[3] │ │ │ │ strls r0, [r0], #-273 @ 0xfffffeef │ │ │ │ ldc2l 7, cr15, [r4, #1016] @ 0x3f8 │ │ │ │ @ instruction: 0xf505e55b │ │ │ │ ldrmi r5, [r8], r0, lsl #6 │ │ │ │ cmppcc ip, #9633792 @ p-variant is OBSOLETE @ 0x930000 │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ movwcs r8, #4682 @ 0x124a │ │ │ │ @@ -270640,51 +270706,51 @@ │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ movwcs r8, #4974 @ 0x136e │ │ │ │ ldmne r1!, {r3, r9, sp} │ │ │ │ @ instruction: 0xf0234618 │ │ │ │ stmdacs r0, {r0, r4, fp, ip, sp, lr, pc} │ │ │ │ ldcge 4, cr15, [sp, #-252] @ 0xffffff04 │ │ │ │ cmppcc ip, #152, 16 @ p-variant is OBSOLETE @ 0x980000 │ │ │ │ - blcs 0x1328ec │ │ │ │ + blcs 0x1329ec │ │ │ │ @ instruction: 0x83bbf000 │ │ │ │ @ instruction: 0xf1062301 │ │ │ │ andcs r0, r8, #16, 2 │ │ │ │ @ instruction: 0xf0234618 │ │ │ │ stmdacs r0, {r0, fp, ip, sp, lr, pc} │ │ │ │ stcge 4, cr15, [sp, #-252] @ 0xffffff04 │ │ │ │ ldrmi r6, [r8], r3, lsl #16 │ │ │ │ @ instruction: 0xf842f145 │ │ │ │ @ instruction: 0xf1984606 │ │ │ │ rscslt pc, sl, #1032192 @ 0xfc000 │ │ │ │ andls r9, r1, #0 │ │ │ │ tstcs r1, r3, lsr r6 │ │ │ │ @ instruction: 0xf64aa807 │ │ │ │ - vsubl.s8 , d16, d20 │ │ │ │ + vrshr.s64 d18, d20, #64 │ │ │ │ @ instruction: 0xf1a0022f │ │ │ │ stmdacs r0, {r0, r1, r2, r3, r4, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ mcrrne 11, 0, sp, r6, cr6 │ │ │ │ vrshl.s8 q10, q3, q0 │ │ │ │ stmdals r7, {r0, r1, r3, r4, r5, r6, r7, r8, r9, pc} │ │ │ │ @ instruction: 0xff44f18d │ │ │ │ - eorne pc, ip, #68157440 @ 0x4100000 │ │ │ │ + eorscs pc, ip, #68157440 @ 0x4100000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ @ instruction: 0x4628231b │ │ │ │ @ instruction: 0xf6419400 │ │ │ │ - vmla.f d17, d0, d0[1] │ │ │ │ + vorr.i32 q9, #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf02b012f │ │ │ │ @ instruction: 0xf500fc47 │ │ │ │ @ instruction: 0xf8935300 │ │ │ │ - bcs 0x1216b4 │ │ │ │ + bcs 0x1217b4 │ │ │ │ teqphi sp, #0 @ p-variant is OBSOLETE │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ stmib r3, {r8, sp}^ │ │ │ │ ldrbt r0, [r4], #404 @ 0x194 │ │ │ │ movwpl pc, #1285 @ 0x505 @ │ │ │ │ @ instruction: 0xf8934698 │ │ │ │ - blcs 0x1256d0 │ │ │ │ + blcs 0x1257d0 │ │ │ │ bicshi pc, r8, r0 │ │ │ │ andcs r2, r8, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0x46184631 │ │ │ │ @ instruction: 0xffbaf022 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ @ instruction: 0xf898acc6 │ │ │ │ stmdavs r7, {r2, r3, r4, r6, r8, r9, ip, sp} │ │ │ │ @@ -270693,44 +270759,44 @@ │ │ │ │ tstpeq r8, r6, lsl #2 @ p-variant is OBSOLETE │ │ │ │ ldrmi r2, [r8], -r8, lsl #4 │ │ │ │ @ instruction: 0xffaaf022 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ stmdavs r4, {r1, r2, r4, r5, r7, sl, fp, sp, pc} │ │ │ │ ldrtmi r2, [sl], -r0, lsl #6 │ │ │ │ @ instruction: 0xf6474628 │ │ │ │ - vsra.s64 , , #64 │ │ │ │ + vsra.s64 q11, , #64 │ │ │ │ movwls r0, #8465 @ 0x2111 │ │ │ │ movwmi lr, #2509 @ 0x9cd │ │ │ │ stc2l 7, cr15, [r6, #-1016]! @ 0xfffffc08 │ │ │ │ @ instruction: 0xf505e4c5 │ │ │ │ @ instruction: 0xf8935300 │ │ │ │ - blcs 0x12572c │ │ │ │ + blcs 0x12582c │ │ │ │ bichi pc, fp, r0 │ │ │ │ andcs r2, r8, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0x46184631 │ │ │ │ @ instruction: 0xff8cf022 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ stmdavs r2, {r3, r4, r7, sl, fp, sp, pc} │ │ │ │ - cmppvs sp, r7, asr #12 @ p-variant is OBSOLETE │ │ │ │ + cmppvc sp, r7, asr #12 @ p-variant is OBSOLETE │ │ │ │ tstpeq r1, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf7fe4628 │ │ │ │ strt pc, [ip], #3533 @ 0xdcd │ │ │ │ @ instruction: 0xf0234630 │ │ │ │ cdpne 8, 0, cr15, cr7, cr9, {0} │ │ │ │ rsbhi pc, r8, #192, 4 │ │ │ │ @ instruction: 0x46284633 │ │ │ │ rsccs pc, ip, #-536870908 @ 0xe0000004 │ │ │ │ addscs pc, r6, #192, 4 │ │ │ │ - mvnmi pc, r7, asr #12 │ │ │ │ + mvnpl pc, r7, asr #12 │ │ │ │ tstpeq r1, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf7fe9700 │ │ │ │ ldr pc, [r8], #3221 @ 0xc95 │ │ │ │ movwpl pc, #1285 @ 0x505 @ │ │ │ │ @ instruction: 0xf8934698 │ │ │ │ - blcs 0x125788 │ │ │ │ + blcs 0x125888 │ │ │ │ andhi pc, sp, #0 │ │ │ │ andcs r2, r8, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0x46184631 │ │ │ │ @ instruction: 0xff5ef022 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ @ instruction: 0xf898ac6a │ │ │ │ stmdavs r7, {r2, r3, r4, r6, r8, r9, ip, sp} │ │ │ │ @@ -270746,137 +270812,137 @@ │ │ │ │ movwcs r8, #4868 @ 0x1304 │ │ │ │ @ instruction: 0xf1062208 │ │ │ │ @ instruction: 0x46180110 │ │ │ │ @ instruction: 0xff3ef022 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ stmdavs r3, {r1, r3, r6, sl, fp, sp, pc} │ │ │ │ @ instruction: 0xf898469a │ │ │ │ - blcs 0x1257e8 │ │ │ │ + blcs 0x1258e8 │ │ │ │ movwhi pc, #45056 @ 0xb000 @ │ │ │ │ @ instruction: 0xf1062301 │ │ │ │ andcs r0, r8, #24, 2 │ │ │ │ @ instruction: 0xf0224618 │ │ │ │ stmdacs r0, {r0, r2, r3, r5, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldcge 4, cr15, [r9], #-252 @ 0xffffff04 │ │ │ │ @ instruction: 0xf1096801 │ │ │ │ ldrtmi r0, [sl], -r1, lsl #6 │ │ │ │ tstcc r1, r8, lsr #12 │ │ │ │ andge pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xf6479101 │ │ │ │ - vmla.f d21, d0, d1[4] │ │ │ │ + vmla.f d22, d0, d1[4] │ │ │ │ @ instruction: 0xf7fe0111 │ │ │ │ strb pc, [r6], #-4039 @ 0xfffff039 @ │ │ │ │ movwpl pc, #1285 @ 0x505 @ │ │ │ │ cmppcc ip, #9633792 @ p-variant is OBSOLETE @ 0x930000 │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ movwcs r8, #4417 @ 0x1141 │ │ │ │ ldrtmi r2, [r1], -r8, lsl #4 │ │ │ │ @ instruction: 0xf0224618 │ │ │ │ stmdacs r0, {r0, r2, r3, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldcge 4, cr15, [r9], {63} @ 0x3f │ │ │ │ @ instruction: 0xf6476802 │ │ │ │ - vmla.f d21, d0, d1[4] │ │ │ │ + vmla.f d22, d0, d1[4] │ │ │ │ @ instruction: 0x46280111 │ │ │ │ - blx 0x1d6ada │ │ │ │ + blx 0x1d6bda │ │ │ │ @ instruction: 0xf505e42d │ │ │ │ ldrmi r5, [r8], r0, lsl #6 │ │ │ │ cmppcc ip, #9633792 @ p-variant is OBSOLETE @ 0x930000 │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ movwcs r8, #4336 @ 0x10f0 │ │ │ │ ldrtmi r2, [r1], -r8, lsl #4 │ │ │ │ @ instruction: 0xf0224618 │ │ │ │ stmdacs r0, {r0, r1, r4, r5, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - blge 0x115c00 │ │ │ │ + blge 0x115d00 │ │ │ │ ldrmi r6, [r9], r3, lsl #16 │ │ │ │ cmppcc ip, #152, 16 @ p-variant is OBSOLETE @ 0x980000 │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ movwcs r8, #4638 @ 0x121e │ │ │ │ ldmne r1!, {r3, r9, sp} │ │ │ │ @ instruction: 0xf0224618 │ │ │ │ stmdacs r0, {r0, r1, r5, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - blge 0xffd15c20 │ │ │ │ + blge 0xffd15d20 │ │ │ │ cmppcc ip, #152, 16 @ p-variant is OBSOLETE @ 0x980000 │ │ │ │ - blcs 0x132b48 │ │ │ │ + blcs 0x132c48 │ │ │ │ addhi pc, r1, #0 │ │ │ │ @ instruction: 0xf1062301 │ │ │ │ andcs r0, r8, #16, 2 │ │ │ │ @ instruction: 0xf0224618 │ │ │ │ stmdacs r0, {r0, r1, r4, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - blge 0xff915c40 │ │ │ │ + blge 0xff915d40 │ │ │ │ strbmi r6, [r8], -r3, lsl #16 │ │ │ │ @ instruction: 0xf0224698 │ │ │ │ strmi pc, [r6], -r1, lsl #31 │ │ │ │ stmdacs r0, {r0, r1, r2, ip, pc} │ │ │ │ - blge 0xff695c54 │ │ │ │ + blge 0xff695d54 │ │ │ │ svclt 0x00842f0b │ │ │ │ @ instruction: 0xf8d52116 │ │ │ │ vqsub.s8 d2, d16, d4 │ │ │ │ @ instruction: 0xf64a8224 │ │ │ │ - vaddw.s8 , q8, d8 │ │ │ │ + vsra.s64 d18, d8, #64 │ │ │ │ @ instruction: 0xf18f012f │ │ │ │ strmi pc, [r1], -r1, lsl #30 │ │ │ │ @ instruction: 0xf0402800 │ │ │ │ svccs 0x000382e8 │ │ │ │ svccs 0x0007d903 │ │ │ │ smlabbcs r2, ip, pc, fp @ │ │ │ │ tstls r5, r1, lsl #2 │ │ │ │ @ instruction: 0xf85cf7fe │ │ │ │ strmi r9, [r6], -r5, lsl #18 │ │ │ │ @ instruction: 0xf8aef7fe │ │ │ │ @ instruction: 0x4628231b │ │ │ │ @ instruction: 0xf6419400 │ │ │ │ - vsubl.s8 , d0, d28 │ │ │ │ + vmvn.i32 d18, #3072 @ 0x00000c00 │ │ │ │ @ instruction: 0xf641022f │ │ │ │ - vmla.f d17, d0, d0[1] │ │ │ │ + vorr.i32 q9, #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf02b012f │ │ │ │ @ instruction: 0xf500fb0d │ │ │ │ @ instruction: 0xf8935300 │ │ │ │ - bcs 0x121928 │ │ │ │ + bcs 0x121a28 │ │ │ │ sbcshi pc, r9, #0 │ │ │ │ stmib r3, {r9, sp}^ │ │ │ │ @ instruction: 0xf7ff6294 │ │ │ │ strcs fp, [r1], #-3004 @ 0xfffff444 │ │ │ │ @ instruction: 0x46284633 │ │ │ │ rsccs pc, ip, #-536870908 @ 0xe0000004 │ │ │ │ addscs pc, r6, #192, 4 │ │ │ │ - mvnmi pc, r7, asr #12 │ │ │ │ + mvnpl pc, r7, asr #12 │ │ │ │ tstpeq r1, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf7fe9400 │ │ │ │ @ instruction: 0xf7fffba9 │ │ │ │ @ instruction: 0xf505bbac │ │ │ │ @ instruction: 0xf8935300 │ │ │ │ - blcs 0x125960 │ │ │ │ + blcs 0x125a60 │ │ │ │ mrshi pc, (UNDEF: 66) @ │ │ │ │ andcs r2, r8, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0x46184631 │ │ │ │ cdp2 0, 7, cr15, cr2, cr2, {1} │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ stmdavs r6, {r1, r2, r3, r4, r5, r6, r8, r9, fp, sp, pc} │ │ │ │ @ instruction: 0x4628231b │ │ │ │ @ instruction: 0xf6419400 │ │ │ │ - vsubl.s8 , d0, d28 │ │ │ │ + vmvn.i32 d18, #3072 @ 0x00000c00 │ │ │ │ @ instruction: 0xf641022f │ │ │ │ - vmla.f d17, d0, d0[1] │ │ │ │ + vorr.i32 q9, #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf02b012f │ │ │ │ @ instruction: 0xf500fad3 │ │ │ │ @ instruction: 0xf8905000 │ │ │ │ - blcs 0x12599c │ │ │ │ + blcs 0x125a9c │ │ │ │ msrhi CPSR_fsxc, r0 │ │ │ │ movtmi pc, #35024 @ 0x88d0 @ │ │ │ │ ldrtmi r3, [r3], -r0, asr #24 │ │ │ │ @ instruction: 0xf6474628 │ │ │ │ - vmlal.s , d0, d1[4] │ │ │ │ - @ instruction: 0xf6470211 │ │ │ │ - vsra.s64 d23, d21, #64 │ │ │ │ + vmlal.s q11, d0, d1[4] │ │ │ │ + vqsub.s8 d16, d8, d1 │ │ │ │ + vsra.s64 d16, d21, #64 │ │ │ │ strls r0, [r0], #-273 @ 0xfffffeef │ │ │ │ ldc2l 7, cr15, [r6], #1016 @ 0x3f8 │ │ │ │ - bllt 0x1e96c50 │ │ │ │ + bllt 0x1e96d50 │ │ │ │ movwpl pc, #1285 @ 0x505 @ │ │ │ │ @ instruction: 0xf8934698 │ │ │ │ - blcs 0x1259d0 │ │ │ │ + blcs 0x125ad0 │ │ │ │ sbcshi pc, r0, r0 │ │ │ │ andcs r2, r8, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0x46184631 │ │ │ │ cdp2 0, 3, cr15, cr10, cr2, {1} │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ @ instruction: 0xf898ab46 │ │ │ │ stmdavs r7, {r2, r3, r4, r6, r8, r9, ip, sp} │ │ │ │ @@ -270884,15 +270950,15 @@ │ │ │ │ movwcs r8, #4421 @ 0x1145 │ │ │ │ tstpeq r8, r6, lsl #2 @ p-variant is OBSOLETE │ │ │ │ ldrmi r2, [r8], -r8, lsl #4 │ │ │ │ cdp2 0, 2, cr15, cr10, cr2, {1} │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ stmdavs r3, {r1, r2, r4, r5, r8, r9, fp, sp, pc} │ │ │ │ @ instruction: 0x4628463a │ │ │ │ - msrpl (UNDEF: 97), r7 │ │ │ │ + msrvs (UNDEF: 97), r7 │ │ │ │ tstpeq r1, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf7fe3301 │ │ │ │ @ instruction: 0xf7fffe61 │ │ │ │ @ instruction: 0xf04fbb48 │ │ │ │ @ instruction: 0xf8c033ff │ │ │ │ @ instruction: 0xf7ff3210 │ │ │ │ andcs fp, r4, #67584 @ 0x10800 │ │ │ │ @@ -270902,86 +270968,86 @@ │ │ │ │ ldmdavs r3!, {r2, r3, r4, r8, r9, fp, sp, pc} │ │ │ │ @ instruction: 0xf7ff6003 │ │ │ │ movwcs fp, #7075 @ 0x1ba3 │ │ │ │ ldrtmi r2, [r1], -r4, lsl #4 │ │ │ │ @ instruction: 0xf0224618 │ │ │ │ stmdacs r0, {r0, r1, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ svcge 0x0010f47f │ │ │ │ - bllt 0x496ce4 │ │ │ │ + bllt 0x496de4 │ │ │ │ andcs r2, r4, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0x46184631 │ │ │ │ ldc2l 0, cr15, [r8, #136]! @ 0x88 │ │ │ │ @ instruction: 0xf47f2800 │ │ │ │ @ instruction: 0xf7ffac37 │ │ │ │ movwcs fp, #6914 @ 0x1b02 │ │ │ │ ldrtmi r2, [r1], -r4, lsl #4 │ │ │ │ @ instruction: 0xf0224618 │ │ │ │ stmdacs r0, {r0, r2, r3, r5, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ stcge 4, cr15, [r4, #-508] @ 0xfffffe04 │ │ │ │ - blt 0xfff16d10 │ │ │ │ + blt 0xfff16e10 │ │ │ │ andcs r2, r4, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0x46184631 │ │ │ │ stc2l 0, cr15, [r2, #136]! @ 0x88 │ │ │ │ @ instruction: 0xf47f2800 │ │ │ │ @ instruction: 0xf7ffae28 │ │ │ │ movwcs fp, #6892 @ 0x1aec │ │ │ │ ldrtmi r2, [r1], -r4, lsl #4 │ │ │ │ @ instruction: 0xf0224618 │ │ │ │ stmdacs r0, {r0, r1, r2, r4, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ ldcge 4, cr15, [r6, #508]! @ 0x1fc │ │ │ │ - blt 0xff996d3c │ │ │ │ + blt 0xff996e3c │ │ │ │ andcs r2, r4, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0x46184631 │ │ │ │ stc2l 0, cr15, [ip, #136] @ 0x88 │ │ │ │ @ instruction: 0xf47f2800 │ │ │ │ @ instruction: 0xf7ffaebf │ │ │ │ movwcs fp, #6870 @ 0x1ad6 │ │ │ │ ldrtmi r2, [r1], -r4, lsl #4 │ │ │ │ @ instruction: 0xf0224618 │ │ │ │ stmdacs r0, {r0, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ mrcge 4, 1, APSR_nzcv, cr5, cr15, {3} │ │ │ │ - blt 0xff416d68 │ │ │ │ + blt 0xff416e68 │ │ │ │ andspl pc, r0, #192, 16 @ 0xc00000 │ │ │ │ - blt 0xffa96d70 │ │ │ │ + blt 0xffa96e70 │ │ │ │ andcs r2, r4, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0xf0224618 │ │ │ │ stmdacs r0, {r0, r1, r4, r5, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ - blge 0xad5f80 │ │ │ │ - blt 0xff096d84 │ │ │ │ + blge 0xad6080 │ │ │ │ + blt 0xff096e84 │ │ │ │ ldrtmi r2, [r1], -r4, lsl #4 │ │ │ │ @ instruction: 0xf0222003 │ │ │ │ stmdacs r0, {r0, r3, r5, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ - bge 0xfee95e94 │ │ │ │ + bge 0xfee95f94 │ │ │ │ @ instruction: 0xf7ff6007 │ │ │ │ stmdage r8, {r0, r2, r3, r4, r5, r7, r8, r9, fp, ip, sp, pc} │ │ │ │ smlabtne r8, sp, r9, lr │ │ │ │ smlabtne sl, sp, r9, lr │ │ │ │ @ instruction: 0xf8a0f193 │ │ │ │ andne lr, sl, #3620864 @ 0x374000 │ │ │ │ strbmi pc, [sl, -pc, asr #8] @ │ │ │ │ ldrcc pc, [sl, r3, asr #13] │ │ │ │ cmpeq r0, fp, asr #2 │ │ │ │ - b 0x111f72c │ │ │ │ - bl 0x1931108 │ │ │ │ + b 0x111f82c │ │ │ │ + bl 0x1931208 │ │ │ │ ldmne fp, {r1}^ │ │ │ │ ldmne fp, {r6, r8, lr}^ │ │ │ │ ldmdane fp, {r6, r8, lr}^ │ │ │ │ @ instruction: 0x0c00eb42 │ │ │ │ stmdbls r9, {r3, r9, fp, ip, pc} │ │ │ │ vstmiaeq ip, {s29-s107} │ │ │ │ mrrcvc 10, 4, lr, r3, cr12 │ │ │ │ - blx 0xfe999152 │ │ │ │ + blx 0xfe999252 │ │ │ │ ldmne r2, {r0, r1, r2, sp}^ │ │ │ │ tstpeq r1, r7, lsl #22 @ p-variant is OBSOLETE │ │ │ │ tsteq ip, r1, asr #22 │ │ │ │ - bllt 0x1e96df0 │ │ │ │ + bllt 0x1e96ef0 │ │ │ │ movtmi pc, #42063 @ 0xa44f @ │ │ │ │ orrscc pc, sl, #204472320 @ 0xc300000 │ │ │ │ andscc pc, r0, #192, 16 @ 0xc00000 │ │ │ │ - blt 0xfe896e00 │ │ │ │ + blt 0xfe896f00 │ │ │ │ andcs r2, r4, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0x46184631 │ │ │ │ stc2l 0, cr15, [sl, #-136]! @ 0xffffff78 │ │ │ │ @ instruction: 0xf47f2800 │ │ │ │ @ instruction: 0xf7ffaf30 │ │ │ │ @ instruction: 0xf8d0ba74 │ │ │ │ strt r3, [r9], #580 @ 0x244 │ │ │ │ @@ -270991,26 +271057,26 @@ │ │ │ │ @ instruction: 0xf47f2800 │ │ │ │ @ instruction: 0xf7ffacc1 │ │ │ │ movwcs fp, #6758 @ 0x1a66 │ │ │ │ ldrtmi r2, [r1], -r4, lsl #4 │ │ │ │ @ instruction: 0xf0224618 │ │ │ │ stmdacs r0, {r0, r4, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ ldclge 4, cr15, [r3, #508]! @ 0x1fc │ │ │ │ - blt 0x1816e48 │ │ │ │ + blt 0x1816f48 │ │ │ │ andcs r2, r4, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0x46184631 │ │ │ │ stc2l 0, cr15, [r6, #-136] @ 0xffffff78 │ │ │ │ @ instruction: 0xf47f2800 │ │ │ │ @ instruction: 0xf7fface8 │ │ │ │ movwcs fp, #6736 @ 0x1a50 │ │ │ │ ldrtmi r2, [r1], -r4, lsl #4 │ │ │ │ @ instruction: 0xf0224618 │ │ │ │ stmdacs r0, {r0, r1, r3, r4, r5, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ - blge 0x16070 │ │ │ │ - blt 0x1296e74 │ │ │ │ + blge 0x16170 │ │ │ │ + blt 0x1296f74 │ │ │ │ andcs r2, r4, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0x46184631 │ │ │ │ ldc2 0, cr15, [r0, #-136]! @ 0xffffff78 │ │ │ │ @ instruction: 0xf47f2800 │ │ │ │ @ instruction: 0xf7ffaebe │ │ │ │ @ instruction: 0xf8d0ba3a │ │ │ │ strb r4, [pc], r4, asr #4 │ │ │ │ @@ -271019,25 +271085,25 @@ │ │ │ │ stc2 0, cr15, [r2, #-136]! @ 0xffffff78 │ │ │ │ @ instruction: 0xf47f2800 │ │ │ │ @ instruction: 0xf7ffacd3 │ │ │ │ movwcs fp, #6700 @ 0x1a2c │ │ │ │ andcs r1, r4, #3136 @ 0xc40 │ │ │ │ @ instruction: 0xf0224618 │ │ │ │ stmdacs r0, {r0, r1, r2, r4, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ - blge 0xffb160b8 │ │ │ │ - blt 0x996ebc │ │ │ │ + blge 0xffb161b8 │ │ │ │ + blt 0x996fbc │ │ │ │ @ instruction: 0x4628231b │ │ │ │ @ instruction: 0xf6419400 │ │ │ │ - vsubl.s8 , d0, d28 │ │ │ │ + vmvn.i32 d18, #3072 @ 0x00000c00 │ │ │ │ @ instruction: 0xf641022f │ │ │ │ - vmla.f d17, d0, d0[1] │ │ │ │ + vorr.i32 q9, #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf02b012f │ │ │ │ @ instruction: 0xf500f977 │ │ │ │ @ instruction: 0xf8905000 │ │ │ │ - blcs 0x125c54 │ │ │ │ + blcs 0x125d54 │ │ │ │ msrhi CPSR_sc, r0 │ │ │ │ ldmib r3, {r0, r2, r4, r5, r7, r8, r9, sp, pc}^ │ │ │ │ stmib r0, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf7ff2394 │ │ │ │ movwcs fp, #6692 @ 0x1a24 │ │ │ │ ldmne r1!, {r2, r9, sp} │ │ │ │ @ instruction: 0xf0224618 │ │ │ │ @@ -271082,27 +271148,27 @@ │ │ │ │ @ instruction: 0xf0224618 │ │ │ │ stmdacs r0, {r0, r1, r5, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ ldcge 4, cr15, [r2], {127} @ 0x7f │ │ │ │ stmiblt sp!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ addscs pc, r4, #13959168 @ 0xd50000 │ │ │ │ @ instruction: 0xf8c22107 │ │ │ │ tstcs fp, #176 @ 0xb0 │ │ │ │ - eorne pc, ip, #68157440 @ 0x4100000 │ │ │ │ + eorscs pc, ip, #68157440 @ 0x4100000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ strls r4, [r0], #-1576 @ 0xfffff9d8 │ │ │ │ @ instruction: 0xf04fe4b5 │ │ │ │ @ instruction: 0xf8c332ff │ │ │ │ @ instruction: 0xf7ff2210 │ │ │ │ @ instruction: 0xf163b9b8 │ │ │ │ stmdavs r3, {r0, r2, r4, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf43f2b00 │ │ │ │ @ instruction: 0xf8d5ab6a │ │ │ │ @ instruction: 0xf8c22294 │ │ │ │ @ instruction: 0xf7ff30b0 │ │ │ │ - blcs 0x147d78 │ │ │ │ + blcs 0x147e78 │ │ │ │ ldmdbge r4!, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ andcs r2, r4, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0x46184631 │ │ │ │ ldc2l 0, cr15, [r6], #-136 @ 0xffffff78 │ │ │ │ @ instruction: 0xf47f2800 │ │ │ │ @ instruction: 0xf7ffa972 │ │ │ │ movwcs fp, #6528 @ 0x1980 │ │ │ │ @@ -271135,15 +271201,15 @@ │ │ │ │ ldc2 0, cr15, [sl], #-136 @ 0xffffff78 │ │ │ │ @ instruction: 0xf47f2800 │ │ │ │ @ instruction: 0xf7ffacfc │ │ │ │ strtcs fp, [r6], #-2372 @ 0xfffff6bc │ │ │ │ streq pc, [r2], #-704 @ 0xfffffd40 │ │ │ │ svclt 0x00181b34 │ │ │ │ strtmi r2, [r0], -r1, lsl #8 │ │ │ │ - ldc2l 7, cr15, [r0, #-160] @ 0xffffff60 │ │ │ │ + ldc2l 7, cr15, [r0], {40} @ 0x28 │ │ │ │ @ instruction: 0xf1704620 │ │ │ │ movwcs pc, #6707 @ 0x1a33 @ │ │ │ │ tstpeq ip, r6, lsl #2 @ p-variant is OBSOLETE │ │ │ │ ldrmi r2, [r8], -r4, lsl #4 │ │ │ │ stc2 0, cr15, [r2], #-136 @ 0xffffff78 │ │ │ │ @ instruction: 0xf47f2800 │ │ │ │ @ instruction: 0xf7ffacf5 │ │ │ │ @@ -271157,117 +271223,117 @@ │ │ │ │ svclt 0x0018429f │ │ │ │ ldrb r2, [ip, r1, lsl #8] │ │ │ │ @ instruction: 0xf0194630 │ │ │ │ @ instruction: 0xf100fc59 │ │ │ │ @ instruction: 0xf8c76600 │ │ │ │ strh r0, [r4], -r8 │ │ │ │ ldrsbtcc pc, [r8], r7 @ │ │ │ │ - bl 0x1db250 │ │ │ │ + bl 0x1db350 │ │ │ │ @ instruction: 0x46300656 │ │ │ │ mcrr2 0, 1, pc, ip, cr9 @ │ │ │ │ ldmle r5!, {r1, r2, r7, r9, lr}^ │ │ │ │ adcsvs pc, ip, r7, asr #17 │ │ │ │ ldmdblt r3!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ andcs r1, r4, #3136 @ 0xc40 │ │ │ │ @ instruction: 0xf0222003 │ │ │ │ stmdacs r0, {r0, r4, r5, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ ldmge sp!, {r0, r1, r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ andvs r1, r6, lr, ror lr │ │ │ │ - blt 0x189710c │ │ │ │ + blt 0x189720c │ │ │ │ movwcs r4, #1609 @ 0x649 │ │ │ │ andcs r4, r3, r2, lsr r6 │ │ │ │ - blx 0xffa551a6 │ │ │ │ + blx 0xffa552a6 │ │ │ │ stmdacs r0, {r0, r1, r2, r8, fp, ip, pc} │ │ │ │ @ instruction: 0x4632d03c │ │ │ │ - stmda sl!, {r0, r1, r2, r4, r5, r6, r7, r9, sl, ip, sp, lr, pc} │ │ │ │ + svc 0x00aaf6f6 │ │ │ │ @ instruction: 0xf18d9807 │ │ │ │ @ instruction: 0xf7fffb3d │ │ │ │ @ instruction: 0xf64bba72 │ │ │ │ @ instruction: 0xf6cd63ef │ │ │ │ @ instruction: 0xf8c063ad │ │ │ │ @ instruction: 0xf7ff3210 │ │ │ │ @ instruction: 0xf8c3b8fe │ │ │ │ @ instruction: 0xf7ff2210 │ │ │ │ @ instruction: 0xf64ab8fa │ │ │ │ - vaddw.s8 , q8, d12 │ │ │ │ + vsra.s64 d18, d12, #64 │ │ │ │ ldrtmi r0, [r0], -pc, lsr #2 │ │ │ │ stc2 1, cr15, [lr], {143} @ 0x8f │ │ │ │ svccs 0x0001b968 │ │ │ │ @ instruction: 0xf8d5d923 │ │ │ │ andcs r3, sp, #148, 4 @ 0x40000009 │ │ │ │ ldrbtcc pc, [pc], pc, asr #32 @ │ │ │ │ adcscs pc, r0, r3, asr #17 │ │ │ │ @ instruction: 0xf8c3e512 │ │ │ │ @ instruction: 0xf7ff6210 │ │ │ │ - bl 0x247508 │ │ │ │ + bl 0x247608 │ │ │ │ @ instruction: 0xf1080787 │ │ │ │ strbmi r0, [sl], -r1, lsl #6 │ │ │ │ @ instruction: 0xf6474628 │ │ │ │ - vmla.f d21, d0, d1[4] │ │ │ │ + vmla.f d22, d0, d1[4] │ │ │ │ ldmdbvs ip!, {r0, r4, r8} │ │ │ │ vst3.8 {d25-d27}, [pc], r0 │ │ │ │ strls r7, [r1], #-1234 @ 0xfffffb2e │ │ │ │ @ instruction: 0xff0cf7fd │ │ │ │ ldmlt r1, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf18d4608 │ │ │ │ @ instruction: 0xf7fffb03 │ │ │ │ @ instruction: 0xf7fdb8ae │ │ │ │ stmdbmi r4, {r0, r2, r3, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ strmi r2, [r6], -r5, lsl #4 │ │ │ │ ldc2l 7, cr15, [r8, #1012] @ 0x3f4 │ │ │ │ @ instruction: 0xf1a0e4ee │ │ │ │ svclt 0x0000fd0b │ │ │ │ - ldrhteq r2, [r5], -r4 │ │ │ │ + eorseq r2, r5, r4, asr #19 │ │ │ │ cdple 14, 10, cr11, cr13, cr15, {7} │ │ │ │ andeq r0, r0, r0 │ │ │ │ - rsceq pc, ip, r2, asr #12 │ │ │ │ + rscsne pc, ip, r2, asr #12 │ │ │ │ eorseq pc, r5, r0, asr #5 │ │ │ │ cdplt 0, 0, cr15, cr6, cr10, {1} │ │ │ │ cmplt r3, #4390912 @ 0x430000 │ │ │ │ @ instruction: 0x4604b530 │ │ │ │ - b 0x14f33e0 │ │ │ │ - bl 0x11cb30 │ │ │ │ + b 0x14f34e0 │ │ │ │ + bl 0x11cc30 │ │ │ │ @ instruction: 0xf8dc1c0e │ │ │ │ addsmi r1, r1, #4 │ │ │ │ @ instruction: 0xf8dcd812 │ │ │ │ - blcc 0x16d214 │ │ │ │ + blcc 0x16d314 │ │ │ │ andseq pc, r0, ip, lsl #2 │ │ │ │ ldmdaeq fp, {r0, r3, r5, sl, lr}^ │ │ │ │ stmdble sl, {r0, r4, r7, r9, lr} │ │ │ │ @ instruction: 0xf8dc68e0 │ │ │ │ ldrmi r3, [r8], #-0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - blcs 0x12abe4 │ │ │ │ + blcs 0x12ace4 │ │ │ │ vrhadd.s8 , , │ │ │ │ - vaddl.s8 q8, d16, d8 │ │ │ │ + vshr.s64 d17, d8, #64 │ │ │ │ tstcs r0, r0, lsr r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ vmla.f32 d27, d15, d16 │ │ │ │ - vaddl.s8 q8, d16, d8 │ │ │ │ + vshr.s64 d17, d8, #64 │ │ │ │ tstcs r0, r0, lsr r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ stmdavs fp, {r1, r6, fp, sp, lr}^ │ │ │ │ movwle r4, #25242 @ 0x629a │ │ │ │ andcs fp, r1, ip, lsl #31 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @ instruction: 0xf04f4770 │ │ │ │ strdcs r3, [r0, -pc] │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ svclt 0x00004770 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec70470 │ │ │ │ + bl 0xfec70570 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ - blcs 0x12aa8c │ │ │ │ + blcs 0x12ab8c │ │ │ │ cmnlt r1, #83 @ 0x53 │ │ │ │ msrcc SPSR_f, #-536870908 @ 0xe0000004 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ addmi r6, r8, #24, 16 @ 0x180000 │ │ │ │ andeq pc, r0, pc, asr #32 │ │ │ │ stmib r4, {r2, r3, r4, fp, ip, lr, pc}^ │ │ │ │ stmib r4, {}^ @ │ │ │ │ @@ -271291,22 +271357,22 @@ │ │ │ │ vmla.i d19, d0, d0[2] │ │ │ │ stmib r4, {r1, r2, r4, r7, sp}^ │ │ │ │ vrhadd.s8 d17, d14, d0 │ │ │ │ vqdmlal.s , d0, d0[6] │ │ │ │ stmib r4, {r1, r2, r4, r7, r8, r9, sp}^ │ │ │ │ stmdavs r2, {r1, r8, ip} │ │ │ │ smlabtne r4, r4, r9, lr │ │ │ │ - bcs 0x131980 │ │ │ │ + bcs 0x131a80 │ │ │ │ movwcs sp, #4569 @ 0x11d9 │ │ │ │ andcc lr, r0, #3358720 @ 0x334000 │ │ │ │ stc2l 1, cr15, [ip], #-624 @ 0xfffffd90 │ │ │ │ submi r9, r0, #4096 @ 0x1000 │ │ │ │ rsbsmi pc, r0, r0, lsr #8 │ │ │ │ @ instruction: 0xf0209b00 │ │ │ │ - bl 0x219714 │ │ │ │ + bl 0x219814 │ │ │ │ @ instruction: 0xf84401c2 │ │ │ │ vld4.8 {d16-d19}, [pc :256], r2 │ │ │ │ subvs r4, sl, r1, ror #4 │ │ │ │ vaba.s8 q15, q15, q0 │ │ │ │ vmla.i d19, d0, d0[2] │ │ │ │ stmib r4, {r1, r2, r4, r7, sp}^ │ │ │ │ stmib r4, {r8, r9, ip, sp}^ │ │ │ │ @@ -271321,56 +271387,56 @@ │ │ │ │ vstmiaeq ip, {d30-d31} │ │ │ │ andcs pc, r4, ip, asr #17 │ │ │ │ str r6, [sp, r2, lsl #16]! │ │ │ │ ldrb r2, [r5, r1, lsl #6]! │ │ │ │ strb r2, [fp, r1, lsl #4] │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ - blhi 0x1d4828 │ │ │ │ + blhi 0x1d4928 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ addlt r6, r7, r5, lsl #19 │ │ │ │ ldrble r1, [sl], #-3695 @ 0xfffff191 │ │ │ │ ldmne pc!, {r1, r8, ip, sp, lr, pc}^ @ │ │ │ │ msreq CPSR_x, #68, 4 @ 0x40000004 │ │ │ │ tstpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - bcc 0x1355ccc │ │ │ │ - bcs 0xfe6d5e98 │ │ │ │ + bcc 0x1355dcc │ │ │ │ + bcs 0xfe6d5f98 │ │ │ │ pkhbtmi r4, r9, r3, lsl #13 │ │ │ │ strbeq lr, [r5, #2816] @ 0xb00 │ │ │ │ - blhi 0xc54a20 │ │ │ │ + blhi 0xc54b20 │ │ │ │ ldmdami pc!, {r3, r8, sl, ip, sp, lr, pc}^ @ │ │ │ │ ands r9, r5, r5, lsl #6 │ │ │ │ ldrtmi r9, [r0], -r0, lsl #6 │ │ │ │ @ instruction: 0xf0849b05 │ │ │ │ stc 4, cr0, [sp, #4] │ │ │ │ tstls r4, r2, lsl #22 │ │ │ │ @ instruction: 0xff56f19c │ │ │ │ eorle r1, r5, r2, asr #24 │ │ │ │ adcsmi r9, r0, #4, 18 @ 0x10000 │ │ │ │ @ instruction: 0xf044bf18 │ │ │ │ - bllt 0x161a3d4 │ │ │ │ + bllt 0x161a4d4 │ │ │ │ stccc 15, cr3, [r8, #-4] │ │ │ │ eorsle r1, r0, fp, ror ip │ │ │ │ movwne lr, #10581 @ 0x2955 │ │ │ │ - bl 0x1623e0 │ │ │ │ - bl 0x1dac08 │ │ │ │ + bl 0x1624e0 │ │ │ │ + bl 0x1dad08 │ │ │ │ stmdblt r7!, {r0, r3} │ │ │ │ ldrdmi pc, [r0], -sl │ │ │ │ svclt 0x00181be4 │ │ │ │ strbmi r2, [r6, #-1025] @ 0xfffffbff │ │ │ │ movweq pc, #4355 @ 0x1103 @ │ │ │ │ andcs fp, r0, #140, 30 @ 0x230 │ │ │ │ ldrbmi r2, [r8, #-513] @ 0xfffffdff │ │ │ │ smlatbeq r1, r3, fp, lr │ │ │ │ andcs fp, r0, #56, 30 @ 0xe0 │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ sbcle r2, sp, r0, lsl #20 │ │ │ │ andlt r2, r7, r0 │ │ │ │ - blhi 0x1d470c │ │ │ │ + blhi 0x1d480c │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ strdls r8, [r4], -r0 │ │ │ │ @ instruction: 0xff8cf19c │ │ │ │ addsmi r9, lr, #4, 22 @ 0x1000 │ │ │ │ svccc 0x0001d1ee │ │ │ │ @@ -271383,45 +271449,45 @@ │ │ │ │ svchi 0x00f0e8bd │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ - blcs 0x14567c │ │ │ │ + blcs 0x14577c │ │ │ │ @ instruction: 0x4698d057 │ │ │ │ movwls r1, #7747 @ 0x1e43 │ │ │ │ @ instruction: 0xf108d45d │ │ │ │ @ instruction: 0x469135ff │ │ │ │ - bl 0x16ada0 │ │ │ │ + bl 0x16aea0 │ │ │ │ vsubw.u8 q8, , d0 │ │ │ │ movwls r0, #1291 @ 0x50b │ │ │ │ - blls 0x126894 │ │ │ │ + blls 0x126994 │ │ │ │ stcmi 8, cr15, [r4, #-332] @ 0xfffffeb4 │ │ │ │ stccs 3, cr9, [r0], {-0} │ │ │ │ strtmi sp, [r0], -pc, asr #32 │ │ │ │ cdp2 1, 3, cr15, cr2, cr15, {4} │ │ │ │ mcrrne 11, 0, r9, r6, cr12 │ │ │ │ addsmi r1, lr, #1028096 @ 0xfb000 │ │ │ │ - bl 0x24f598 │ │ │ │ + bl 0x24f698 │ │ │ │ adcsmi r0, r5, #6144 @ 0x1800 │ │ │ │ svclt 0x00a8462c │ │ │ │ @ instruction: 0x46ba4634 │ │ │ │ - bl 0xfebe0170 │ │ │ │ + bl 0xfebe0270 │ │ │ │ strtmi r0, [r2], -r4, lsl #22 │ │ │ │ - bl 0x36ae28 │ │ │ │ - blne 0x10d94dc │ │ │ │ + bl 0x36af28 │ │ │ │ + blne 0x10d95dc │ │ │ │ @ instruction: 0xf6f61b36 │ │ │ │ - bicslt lr, sp, r8, asr lr │ │ │ │ + ldrsblt lr, [sp, #216] @ 0xd8 │ │ │ │ mvnle r2, r0, lsl #28 │ │ │ │ - blcc 0x1800dc │ │ │ │ + blcc 0x1801dc │ │ │ │ movwcc r9, #4865 @ 0x1301 │ │ │ │ strbmi sp, [r7, #-471] @ 0xfffffe29 │ │ │ │ - bl 0xfea4d564 │ │ │ │ - bl 0x359d10 │ │ │ │ + bl 0xfea4d664 │ │ │ │ + bl 0x359e10 │ │ │ │ strbmi r0, [r2], #-261 @ 0xfffffefb │ │ │ │ @ instruction: 0xf0034638 │ │ │ │ @ instruction: 0x4638f87d │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @@ -271438,15 +271504,15 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0x46478ff0 │ │ │ │ vaba.s8 q15, , q10 │ │ │ │ vsubw.s8 , q0, d20 │ │ │ │ andscs r0, r2, #1476395010 @ 0x58000002 │ │ │ │ @ instruction: 0xf64a2101 │ │ │ │ - vshr.s64 , q8, #64 │ │ │ │ + vaddl.s8 , d0, d0 │ │ │ │ ldmdavs fp, {r0, r1, r2, r3, r5} │ │ │ │ stc2l 1, cr15, [ip, #-504]! @ 0xfffffe08 │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ @ instruction: 0xffcef16f │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -271477,15 +271543,15 @@ │ │ │ │ stmdavs r7!, {r1, ip, lr, pc}^ │ │ │ │ andvc pc, r0, ip, asr #17 │ │ │ │ @ instruction: 0xf988f022 │ │ │ │ stmiavs r3!, {r3, r8, ip, sp, pc} │ │ │ │ adcsmi r6, r4, #3 │ │ │ │ streq pc, [ip], #-420 @ 0xfffffe5c │ │ │ │ @ instruction: 0xf1abd1d4 │ │ │ │ - bl 0xfeadb218 │ │ │ │ + bl 0xfeadb318 │ │ │ │ @ instruction: 0xf1ab0b08 │ │ │ │ movwcs r0, #1028 @ 0x404 │ │ │ │ strtmi r2, [r1], -r2, lsl #4 │ │ │ │ @ instruction: 0xf0222003 │ │ │ │ tstplt r0, r5, ror r9 @ p-variant is OBSOLETE │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ movwcs r8, #3 │ │ │ │ @@ -271498,15 +271564,15 @@ │ │ │ │ rsbmi pc, r4, r9, asr #17 │ │ │ │ subscc pc, r4, r9, asr #17 │ │ │ │ tstcs r0, r0, lsr #12 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f8e8bd │ │ │ │ - bl 0xfe9c6bfc │ │ │ │ + bl 0xfe9c6cfc │ │ │ │ @ instruction: 0xf0130e01 │ │ │ │ stmdavs r2, {r0, sl} │ │ │ │ @ instruction: 0xf04f4684 │ │ │ │ addsvs r0, r1, r1 │ │ │ │ strtmi fp, [r1], -r8, lsl #30 │ │ │ │ @ instruction: 0xf04f6010 │ │ │ │ sbcsvs r0, r0, r0 │ │ │ │ @@ -271552,22 +271618,22 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrblt r4, [r0, #-1904]! @ 0xfffff890 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00f0f8cc │ │ │ │ ldrmi r4, [r6], -ip, lsl #12 │ │ │ │ - blx 0x1ad5d84 │ │ │ │ + blx 0x1ad5e84 │ │ │ │ svcpl 0x0080f5b0 │ │ │ │ @ instruction: 0xf44fbf38 │ │ │ │ strmi r5, [r5], -r0, lsl #1 │ │ │ │ strtmi lr, [ip], #-0 │ │ │ │ strtmi r2, [r1], -r0, lsl #4 │ │ │ │ @ instruction: 0xf75e4610 │ │ │ │ - blne 0xe17abc │ │ │ │ + blne 0xe179bc │ │ │ │ ldmle r6!, {r0, r1, r3, r5, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ stmdavs r0, {r2, r7, r9, sl, lr} │ │ │ │ @@ -271594,17 +271660,17 @@ │ │ │ │ @ instruction: 0xf8dc1a52 │ │ │ │ andcs r3, r0, r4 │ │ │ │ @ instruction: 0xf8cc4413 │ │ │ │ tstcs r0, r4 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf81ebd00 │ │ │ │ - blcs 0x14293c0 │ │ │ │ + blcs 0x14294c0 │ │ │ │ @ instruction: 0xf89ed1ee │ │ │ │ - blcs 0x12a57c8 │ │ │ │ + blcs 0x12a58c8 │ │ │ │ andcs fp, r0, #8, 30 │ │ │ │ strb sp, [r8, r8, ror #3]! │ │ │ │ svceq 0x0001f013 │ │ │ │ ldrblt sp, [r0, #-75]! @ 0xffffffb5 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00f0f8cc │ │ │ │ @@ -271628,19 +271694,19 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ teqpcc ip, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ stmiane ip, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ - blcs 0x20f0b70 │ │ │ │ + blcs 0x20f0c70 │ │ │ │ stmdavc r3!, {r4, r6, r7, r8, ip, lr, pc}^ │ │ │ │ - blcs 0x12609e0 │ │ │ │ + blcs 0x1260ae0 │ │ │ │ @ instruction: 0xf815d1cc │ │ │ │ - blcs 0x1429458 │ │ │ │ + blcs 0x1429558 │ │ │ │ stmdavc fp!, {r3, r6, r7, r8, ip, lr, pc}^ │ │ │ │ bicle r2, r5, r6, asr #22 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ andcs fp, r0, r0, ror sp │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @@ -271659,203 +271725,203 @@ │ │ │ │ @ instruction: 0xf8d3960a │ │ │ │ @ instruction: 0xf04f4284 │ │ │ │ ldmdavs r2, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, ip, sp} │ │ │ │ @ instruction: 0xf04f9239 │ │ │ │ strls r0, [fp], -r0, lsl #4 │ │ │ │ @ instruction: 0xf19e9309 │ │ │ │ stmiblt r8!, {r0, r2, r3, r5, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ - blmi 0x3628c0 │ │ │ │ - blls 0xf7392c │ │ │ │ + blmi 0x3629c0 │ │ │ │ + blls 0xf73a2c │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xf0400300 │ │ │ │ strtmi r8, [r0], -r4, lsr #4 │ │ │ │ tstcs r0, fp, lsr r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ andcs sl, r4, ip, lsl #18 │ │ │ │ ldc2 1, cr15, [ip, #-620]! @ 0xfffffd94 │ │ │ │ - blle 0xff9e38f4 │ │ │ │ + blle 0xff9e39f4 │ │ │ │ andcc lr, ip, #3620864 @ 0x374000 │ │ │ │ sbcsle r4, pc, r3, lsl r3 @ │ │ │ │ - blx 0xff5d74e4 │ │ │ │ + blx 0x15d75e4 │ │ │ │ @ instruction: 0xf842f004 │ │ │ │ vmin.s8 d20, d9, d16 │ │ │ │ - vmla.f d22, d16, d1[5] │ │ │ │ + vmla.f d23, d16, d1[5] │ │ │ │ @ instruction: 0xf75d0111 │ │ │ │ - stmdage sl, {r0, r2, r3, r5, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ - cmppvc r5, r9, asr #4 @ p-variant is OBSOLETE │ │ │ │ + stmdage sl, {r0, r2, r3, r5, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + cmppeq r5, r9, asr #12 @ p-variant is OBSOLETE │ │ │ │ tstpeq r1, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ strvs lr, [sl], -sp, asr #19 │ │ │ │ - stc2 7, cr15, [r4, #372]! @ 0x174 │ │ │ │ + stc2 7, cr15, [r4, #-372]! @ 0xfffffe8c │ │ │ │ movweq pc, #33344 @ 0x8240 @ │ │ │ │ orrseq pc, r2, #192, 4 │ │ │ │ ldmdavs fp, {r0, r1, r8, r9, ip, pc} │ │ │ │ @ instruction: 0x3601b13b │ │ │ │ rsbscc pc, r8, #13828096 @ 0xd30000 │ │ │ │ mvnsle r2, r0, lsl #22 │ │ │ │ - blx 0x2a27e2 │ │ │ │ + blx 0x2a28e2 │ │ │ │ @ instruction: 0xf8d4f303 │ │ │ │ andcs r2, r0, r8, asr #1 │ │ │ │ - blvs 0xfe5bfd74 │ │ │ │ + blvs 0xfe5bfe74 │ │ │ │ andcc r3, r3, #1073741824 @ 0x40000000 │ │ │ │ @ instruction: 0xf0220149 │ │ │ │ @ instruction: 0xf1110203 │ │ │ │ @ instruction: 0xf1020cc4 │ │ │ │ @ instruction: 0xf1400214 │ │ │ │ - bl 0x599964 │ │ │ │ + bl 0x599a64 │ │ │ │ tstls r1, ip, lsl #4 │ │ │ │ andeq pc, r0, r0, asr #2 │ │ │ │ @ instruction: 0xf14018d6 │ │ │ │ @ instruction: 0xf6400300 │ │ │ │ ldmne r2!, {r0, r1, r2, r3, r4, r5, r6, r7, r9, ip, sp, lr} │ │ │ │ @ instruction: 0xf143990b │ │ │ │ andls r0, r2, r0 │ │ │ │ andeq pc, fp, #-1140850687 @ 0xbc000001 │ │ │ │ ldrmi r1, [r3], r9, lsl #17 │ │ │ │ movwcs lr, #51677 @ 0xc9dd │ │ │ │ andeq pc, r0, r0, asr #2 │ │ │ │ - bl 0x1dea3bc │ │ │ │ + bl 0x1dea4bc │ │ │ │ @ instruction: 0xf0c00000 │ │ │ │ @ instruction: 0xf11481bb │ │ │ │ @ instruction: 0xf64af985 │ │ │ │ - vaddw.s8 q9, q0, d12 │ │ │ │ + vorr.i32 d19, #12 @ 0x0000000c │ │ │ │ strmi r0, [r1], pc, lsr #2 │ │ │ │ ldc2l 1, cr15, [r0], #-92 @ 0xffffffa4 │ │ │ │ ldrdcc pc, [ip], #132 @ 0x84 │ │ │ │ @ instruction: 0xf8d34680 │ │ │ │ @ instruction: 0xf1190428 │ │ │ │ @ instruction: 0x4607fd1d │ │ │ │ @ instruction: 0xf8daf197 │ │ │ │ strmi r4, [r3], -r2, asr #12 │ │ │ │ @ instruction: 0xf64a4639 │ │ │ │ - vmov.i32 d18, #12 @ 0x0000000c │ │ │ │ + vaddl.s8 , d0, d28 │ │ │ │ @ instruction: 0xf12c002f │ │ │ │ andls pc, r0, pc, lsl #28 │ │ │ │ @ instruction: 0xf1254638 │ │ │ │ strbmi pc, [r0], -fp, asr #27 @ │ │ │ │ stc2l 1, cr15, [r8, #148] @ 0x94 │ │ │ │ svceq 0x0000f1b9 │ │ │ │ strbmi sp, [r8], -r2 │ │ │ │ @ instruction: 0xffdef113 │ │ │ │ @ instruction: 0xf44f9f00 │ │ │ │ vqsub.s8 , q8, q1 │ │ │ │ ldrtmi r2, [r8], -r1, asr #2 │ │ │ │ stc2l 1, cr15, [r6, #-616]! @ 0xfffffd98 │ │ │ │ ldrtmi r9, [r8], -r9 │ │ │ │ ldc2 1, cr15, [r6, #148]! @ 0x94 │ │ │ │ - blcs 0x14062c │ │ │ │ + blcs 0x14072c │ │ │ │ cmpphi sp, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf04f4658 │ │ │ │ @ instruction: 0xf1250800 │ │ │ │ - blls 0x1d8fac │ │ │ │ + blls 0x1d90ac │ │ │ │ vcge.s8 d25, d9, d3 │ │ │ │ - vbic.i32 d22, #5 @ 0x00000005 │ │ │ │ - blls 0x159e68 │ │ │ │ + vbic.i32 d23, #5 @ 0x00000005 │ │ │ │ + blls 0x159f68 │ │ │ │ teqcc r4, #5 │ │ │ │ - bne 0xffdb2838 │ │ │ │ - movwcs pc, #17994 @ 0x464a @ │ │ │ │ + bne 0xffdb2938 │ │ │ │ + tstpcc r4, #77594624 @ p-variant is OBSOLETE @ 0x4a00000 │ │ │ │ msreq CPSR_fsxc, #192, 4 │ │ │ │ strmi r6, [r2], -r2, asr #8 │ │ │ │ sublt pc, r8, sp, asr #17 │ │ │ │ subhi pc, r4, sp, asr #17 │ │ │ │ - blls 0x3b3aa4 │ │ │ │ + blls 0x3b3ba4 │ │ │ │ ldmdage r0, {r4, sp, lr} │ │ │ │ ldrhi r3, [r3, #769] @ 0x301 │ │ │ │ cmpvs r3, r1, lsl #6 │ │ │ │ bicsvs r2, r3, r4, lsr r3 │ │ │ │ @ instruction: 0xf8c22304 │ │ │ │ cmpvs r3, #36 @ 0x24 │ │ │ │ msreq CPSR_f, #192, 4 │ │ │ │ teqcs r4, #-1073741820 @ 0xc0000004 │ │ │ │ msreq CPSR_, #192, 4 │ │ │ │ vqsub.s8 d22, d16, d3 │ │ │ │ vsubw.s8 , q0, d1 │ │ │ │ subsvs r0, r3, r1, lsl #6 │ │ │ │ cmppeq r4, #-2147483648 @ p-variant is OBSOLETE @ 0x80000000 │ │ │ │ @ instruction: 0xf75d9310 │ │ │ │ - @ instruction: 0xf8d4fcf7 │ │ │ │ + @ instruction: 0xf8d4fc77 │ │ │ │ andcs r3, r5, r8, asr #1 │ │ │ │ tstcs r6, r0, lsl sl │ │ │ │ @ instruction: 0xf1026b9b │ │ │ │ subsvs r0, r3, ip, lsl #14 │ │ │ │ andsvs r3, r0, r3, lsl #6 │ │ │ │ movweq pc, #12323 @ 0x3023 @ │ │ │ │ @ instruction: 0xf1036091 │ │ │ │ @ instruction: 0xf64a0608 │ │ │ │ - vbic.i32 d18, #0 @ 0x00000000 │ │ │ │ + vqdmlal.s , d0, d0[0] │ │ │ │ movwls r0, #815 @ 0x32f │ │ │ │ strls r9, [r4], -r1, lsl #14 │ │ │ │ sbcsvs r6, r0, r8, lsl r8 │ │ │ │ andseq pc, r4, r2, lsl #2 │ │ │ │ vmul.i8 d23, d14, d10 │ │ │ │ vbic.i32 d19, #3072 @ 0x00000c00 │ │ │ │ teqvc sl, r6 @ │ │ │ │ ldrtmi r9, [r7], #-514 @ 0xfffffdfe │ │ │ │ ldrdcs pc, [r8], #132 @ 0x84 │ │ │ │ ldmdbeq r4, {r0, r1, r2, r8, ip, sp, lr, pc} │ │ │ │ smladls r7, lr, r8, r6 │ │ │ │ - blvs 0xfe5b4818 │ │ │ │ + blvs 0xfe5b4918 │ │ │ │ movwls r4, #25649 @ 0x6431 │ │ │ │ - bl 0x15576b4 │ │ │ │ - bls 0x1806e0 │ │ │ │ + b 0xff5577b4 │ │ │ │ + bls 0x1807e0 │ │ │ │ stmdbls r4, {r0, r2, sp} │ │ │ │ qaddcs r5, r0, r3 │ │ │ │ - bls 0x1b3b4c │ │ │ │ + bls 0x1b3c4c │ │ │ │ rsbscs r7, ip, #973078528 @ 0x3a000000 │ │ │ │ ldmdage r4, {r3, r4, r5, r6, r7, sp, lr} │ │ │ │ smlabtcs r1, r7, r9, lr │ │ │ │ @ instruction: 0xf18e4641 │ │ │ │ @ instruction: 0xf197ee34 │ │ │ │ @ instruction: 0xf8adf879 │ │ │ │ @ instruction: 0xf1970058 │ │ │ │ @ instruction: 0xf8adf805 │ │ │ │ @ instruction: 0xf197005a │ │ │ │ andsls pc, r7, r1, lsr r8 @ │ │ │ │ @ instruction: 0xf836f197 │ │ │ │ @ instruction: 0xf1979018 │ │ │ │ andsls pc, r9, r3, lsr #16 │ │ │ │ @ instruction: 0xf1974640 │ │ │ │ - blls 0x2d7c84 │ │ │ │ + blls 0x2d7d84 │ │ │ │ ldrdcs pc, [r8], #132 @ 0x84 │ │ │ │ ldmdage pc, {r1, r3, r4, ip, pc} @ │ │ │ │ ldmib r2, {r0, r3, r4, fp, sp, lr}^ │ │ │ │ movwls r3, #5911 @ 0x1717 │ │ │ │ ldrmi r1, [r9], #-2814 @ 0xfffff502 │ │ │ │ svclt 0x00282e50 │ │ │ │ @ instruction: 0x46322650 │ │ │ │ - bl 0x7d7720 │ │ │ │ + b 0xfe7d7820 │ │ │ │ addsmi r9, pc, #1024 @ 0x400 │ │ │ │ @ instruction: 0xf10dbf1c │ │ │ │ eorcs r0, r0, fp, ror r1 │ │ │ │ strmi sp, [fp], -r9 │ │ │ │ svccs 0x0001f811 │ │ │ │ andvc fp, r8, r2, lsl #18 │ │ │ │ - bge 0x62880c │ │ │ │ + bge 0x62890c │ │ │ │ addsmi r1, lr, #634880 @ 0x9b000 │ │ │ │ @ instruction: 0xf8d4d8f5 │ │ │ │ @ instruction: 0xf8d220cc │ │ │ │ @ instruction: 0xf1190428 │ │ │ │ andscs pc, r0, #16128 @ 0x3f00 │ │ │ │ strmi r4, [r4], -r1, lsl #12 │ │ │ │ @ instruction: 0xf18fa81b │ │ │ │ strtmi pc, [r0], -r5, asr #24 │ │ │ │ ldc2l 1, cr15, [r4], #148 @ 0x94 │ │ │ │ rsbscs r4, ip, #72, 12 @ 0x4800000 │ │ │ │ @ instruction: 0xf6f6a914 │ │ │ │ - blls 0x21476c │ │ │ │ - blcs 0x133c04 │ │ │ │ + blls 0x21466c │ │ │ │ + blcs 0x133d04 │ │ │ │ stcls 0, cr13, [r7], {125} @ 0x7d │ │ │ │ stmdbpl r8, {r0, r2, r5, r7, r8, sl, ip, sp, lr, pc} │ │ │ │ ldmdbeq r0, {r0, r3, r5, r7, r8, ip, sp, lr, pc} │ │ │ │ ldrcc r4, [ip], #1565 @ 0x61d │ │ │ │ @ instruction: 0xf8442394 │ │ │ │ - blls 0x128bd0 │ │ │ │ + blls 0x128cd0 │ │ │ │ svclt 0x001845a9 │ │ │ │ @ instruction: 0xf04f2600 │ │ │ │ @ instruction: 0xf04f0290 │ │ │ │ svclt 0x00080100 │ │ │ │ ldmdavs r8, {r1, r2, r4, r6, r9, sl, lr} │ │ │ │ ssatmi fp, #17, r8, lsl #30 │ │ │ │ svclt 0x0008791b │ │ │ │ @@ -271898,73 +271964,73 @@ │ │ │ │ subcc pc, r8, #14024704 @ 0xd60000 │ │ │ │ @ instruction: 0xf505901d │ │ │ │ teqls r4, #8 │ │ │ │ @ instruction: 0xf8d63010 │ │ │ │ @ instruction: 0x93263210 │ │ │ │ subcc pc, ip, #14024704 @ 0xd60000 │ │ │ │ @ instruction: 0xf7719335 │ │ │ │ - @ instruction: 0xf8d6fb6d │ │ │ │ + @ instruction: 0xf8d6faed │ │ │ │ addscs r3, r4, #16, 4 │ │ │ │ ldmdbge r4, {r1, r2, r4, r5, ip, pc} │ │ │ │ teqls r7, #56, 12 @ 0x3800000 │ │ │ │ - b 0x1f57864 │ │ │ │ + ldmib r8!, {r1, r2, r4, r5, r6, r7, r9, sl, ip, sp, lr, pc}^ │ │ │ │ rsbspl pc, r8, #13959168 @ 0xd50000 │ │ │ │ stccs 4, cr3, [r0, #-672] @ 0xfffffd60 │ │ │ │ cdpls 1, 0, cr13, cr9, cr8, {4} │ │ │ │ stcls 6, cr4, [r5, #-368] @ 0xfffffe90 │ │ │ │ andle lr, pc, r4 │ │ │ │ - bne 0xa2acb8 │ │ │ │ + bne 0xa2adb8 │ │ │ │ ldcle 12, cr2, [sp, #-0] │ │ │ │ strtmi r4, [r9], -r2, lsr #12 │ │ │ │ @ instruction: 0xf19a4630 │ │ │ │ stmdacs r0, {r0, r1, r2, r3, r5, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf162daf3 │ │ │ │ stmdavs r3, {r0, r5, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ rscsle r2, r1, r4, lsl #22 │ │ │ │ @ instruction: 0xf1259805 │ │ │ │ @ instruction: 0xf162fc55 │ │ │ │ stmdavs r4, {r0, r3, r4, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf0034264 │ │ │ │ @ instruction: 0xf6f9fe71 │ │ │ │ - stmdals r9, {r0, r2, r4, r5, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ + stmdals r9, {r0, r2, r4, r5, r6, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf6ff2800 │ │ │ │ @ instruction: 0xf198adf0 │ │ │ │ strb pc, [ip, #3397]! @ 0xd45 @ │ │ │ │ @ instruction: 0xf1259805 │ │ │ │ stmdage r9, {r0, r1, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ - bicvc pc, r9, r9, asr #4 │ │ │ │ + biceq pc, r9, r9, asr #12 │ │ │ │ tstpeq r1, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ - blx 0xfefd7a6e │ │ │ │ + blx 0xfd7b6e │ │ │ │ @ instruction: 0xf1624604 │ │ │ │ @ instruction: 0x2c00fbbf │ │ │ │ movwcs sp, #2819 @ 0xb03 │ │ │ │ andvs r2, r3, r0, lsl #8 │ │ │ │ stmdavs r4, {r0, r5, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ ldrb r4, [lr, r4, ror #4] │ │ │ │ - blx 0xfee5629e │ │ │ │ + blx 0xfee5639e │ │ │ │ @ instruction: 0xf19fe7f5 │ │ │ │ svclt 0x0000ff5b │ │ │ │ @ instruction: 0xf5a06d40 │ │ │ │ - blx 0xfed21d24 │ │ │ │ + blx 0xfed21e24 │ │ │ │ stmdbeq r0, {r7, ip, sp, lr, pc}^ │ │ │ │ svclt 0x00004770 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec70f34 │ │ │ │ + bl 0xfec71034 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdami ip, {r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ svcgt 0x0070ee1d │ │ │ │ tstcs fp, #131 @ 0x83 │ │ │ │ stmdavs r0, {r3, r4, r5, r6, sl, lr} │ │ │ │ - msrne R8_usr, r2 │ │ │ │ + teqpcs r0, r2, asr #12 @ p-variant is OBSOLETE │ │ │ │ teqpeq r5, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ - eorne pc, ip, #68157440 @ 0x4100000 │ │ │ │ + eorscs pc, ip, #68157440 @ 0x4100000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ andeq pc, r0, ip, asr r8 @ │ │ │ │ @ instruction: 0xf6419100 │ │ │ │ - vmla.f d17, d0, d0[1] │ │ │ │ + vorr.i32 q9, #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf02a012f │ │ │ │ @ instruction: 0xf500fa2f │ │ │ │ @ instruction: 0xf50033aa │ │ │ │ @ instruction: 0xf8d331a8 │ │ │ │ vst4.32 {d2-d5}, [r2 :256], r8 │ │ │ │ @ instruction: 0xf4126300 │ │ │ │ @ instruction: 0xf3c24f00 │ │ │ │ @@ -272023,29 +272089,29 @@ │ │ │ │ bicmi pc, r0, #1124073472 @ 0x43000000 │ │ │ │ @ instruction: 0xf3c2e7c1 │ │ │ │ stmdacs r2, {r0, r1, sp, lr} │ │ │ │ mulcs r0, r4, pc @ │ │ │ │ strb r2, [sl, r1] │ │ │ │ svcvs 0x0060f412 │ │ │ │ ldr sp, [r6, sp, ror #3]! │ │ │ │ - addeq r6, r0, r0, lsr #1 │ │ │ │ + addeq r5, r0, r0, lsr #31 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec71078 │ │ │ │ + bl 0xfec71178 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdami r5!, {r4, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ cdp 0, 1, cr11, cr13, cr3, {4} │ │ │ │ tstcs fp, #112, 30 @ 0x1c0 │ │ │ │ stmdavs r0, {r3, r4, r5, r6, sl, lr} │ │ │ │ - msrne R8_usr, r2 │ │ │ │ + teqpcs r0, r2, asr #12 @ p-variant is OBSOLETE │ │ │ │ teqpeq r5, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ - eorne pc, ip, #68157440 @ 0x4100000 │ │ │ │ + eorscs pc, ip, #68157440 @ 0x4100000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ andeq pc, r0, ip, asr r8 @ │ │ │ │ @ instruction: 0xf6419100 │ │ │ │ - vmla.f d17, d0, d0[1] │ │ │ │ + vorr.i32 q9, #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf02a012f │ │ │ │ @ instruction: 0xf500f98d │ │ │ │ @ instruction: 0xf8d232a8 │ │ │ │ @ instruction: 0xf0133758 │ │ │ │ strdle r0, [r4], -r0 @ │ │ │ │ svceq 0x00e0f013 │ │ │ │ andcs fp, r3, r4, lsl pc │ │ │ │ @@ -272065,36 +272131,36 @@ │ │ │ │ @ instruction: 0xf0130020 │ │ │ │ svclt 0x00180ff0 │ │ │ │ subeq pc, r0, r0, asr #32 │ │ │ │ andcs fp, r0, #3 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r5, r0, ip, asr pc │ │ │ │ + addeq r5, r0, ip, asr lr │ │ │ │ svclt 0x009f281b │ │ │ │ - msrne CPSR_, #69206016 @ 0x4200000 │ │ │ │ + teqpcs r0, #69206016 @ p-variant is OBSOLETE @ 0x4200000 │ │ │ │ teqpeq r5, #192, 4 @ p-variant is OBSOLETE │ │ │ │ orreq lr, r0, #3072 @ 0xc00 │ │ │ │ svclt 0x00886898 │ │ │ │ movwcs r2, #0 │ │ │ │ svclt 0x00004770 │ │ │ │ svclt 0x009f2806 │ │ │ │ - msrne CPSR_, #69206016 @ 0x4200000 │ │ │ │ + teqpcs r0, #69206016 @ p-variant is OBSOLETE @ 0x4200000 │ │ │ │ teqpeq r5, #192, 4 @ p-variant is OBSOLETE │ │ │ │ orreq lr, r0, #3072 @ 0xc00 │ │ │ │ svclt 0x00886f98 │ │ │ │ movwcs r2, #0 │ │ │ │ svclt 0x00004770 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0088f8cc │ │ │ │ stmdbcc r8, {r1, r2, r3, r6, r9, ip, sp, lr, pc}^ │ │ │ │ ldmibcs r6, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ - blmi 0xff4c61c0 │ │ │ │ + blmi 0xff4c62c0 │ │ │ │ ldrdge pc, [r0], -r9 │ │ │ │ tstls r3, #1769472 @ 0x1b0000 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xf1ba900b │ │ │ │ svclt 0x00180f00 │ │ │ │ svclt 0x00344592 │ │ │ │ strcs r2, [r0, #-1281] @ 0xfffffaff │ │ │ │ @@ -272113,61 +272179,61 @@ │ │ │ │ stmib sp, {r1, r2, r3, r8, sl, ip, lr}^ │ │ │ │ ldrls r5, [r2, #-1296] @ 0xfffffaf0 │ │ │ │ ldrcc pc, [ip, #-590]! @ 0xfffffdb2 │ │ │ │ ldrcs pc, [r6, #704] @ 0x2c0 │ │ │ │ @ instruction: 0xf9d8f19c │ │ │ │ strmi r4, [r2], r1, asr #12 │ │ │ │ strtmi r6, [r0], -ip, lsr #16 │ │ │ │ - blx 0xfe456558 │ │ │ │ + blx 0xfe456658 │ │ │ │ @ instruction: 0xf0402900 │ │ │ │ - blx 0xfee3a6b0 │ │ │ │ + blx 0xfee3a7b0 │ │ │ │ ldrtmi pc, [r2], -r4, lsl #7 @ │ │ │ │ stmdage ip, {r0, r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7ff095b │ │ │ │ stmdacs r0, {r0, r2, r3, r4, r5, r8, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x81bbf000 │ │ │ │ @ instruction: 0x46214652 │ │ │ │ @ instruction: 0xf7ffa80c │ │ │ │ stmdacs r0, {r0, r2, r4, r5, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x81b3f000 │ │ │ │ vnmls.f64 d4, d29, d24 │ │ │ │ @ instruction: 0xf6422f70 │ │ │ │ - vabdl.s8 , d0, d16 │ │ │ │ + vbic.i32 d18, #0 @ 0x00000000 │ │ │ │ ldrbtmi r0, [fp], #-1845 @ 0xfffff8cb │ │ │ │ @ instruction: 0xf641681b │ │ │ │ - vmla.f d17, d0, d0[1] │ │ │ │ + vorr.i32 q9, #4 @ 0x00000004 │ │ │ │ ldmpl r0, {r0, r1, r2, r3, r5, r8}^ │ │ │ │ smladls r0, fp, r3, r2 │ │ │ │ - eorne pc, ip, #68157440 @ 0x4100000 │ │ │ │ + eorscs pc, ip, #68157440 @ 0x4100000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ @ instruction: 0xf8ccf02a │ │ │ │ adccc pc, sl, r0, lsl #10 │ │ │ │ ldrsbtvs pc, [r8], r0 @ │ │ │ │ strbcs pc, [r0], -r6, asr #7 @ │ │ │ │ @ instruction: 0xf0402e00 │ │ │ │ @ instruction: 0xf19b80d7 │ │ │ │ submi pc, r4, #13120 @ 0x3340 │ │ │ │ vld2.8 {d6-d7}, [r4 :128], fp │ │ │ │ - ldc 4, cr4, [pc, #448] @ 0x11a210 │ │ │ │ + ldc 4, cr4, [pc, #448] @ 0x11a310 │ │ │ │ @ instruction: 0xf0247b93 │ │ │ │ @ instruction: 0xf8d904ff │ │ │ │ - bl 0x22205c │ │ │ │ + bl 0x22215c │ │ │ │ @ instruction: 0x23220903 │ │ │ │ tstpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ svclt 0x00384294 │ │ │ │ @ instruction: 0x46012332 │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ andls r4, r0, #136314880 @ 0x8200000 │ │ │ │ andcs r4, r3, #72, 12 @ 0x4800000 │ │ │ │ - blvc 0x1d56b0 │ │ │ │ + blvc 0x1d57b0 │ │ │ │ @ instruction: 0xf8f6f19c │ │ │ │ @ instruction: 0xf0001c43 │ │ │ │ strmi r8, [r1, #391] @ 0x187 │ │ │ │ addshi pc, lr, r0 │ │ │ │ - asrscc pc, sl, #12 @ │ │ │ │ + bicmi pc, r0, sl, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ orrseq pc, r4, #-1073741823 @ 0xc0000001 │ │ │ │ @ instruction: 0x96004630 │ │ │ │ eorsmi pc, r7, #64, 12 @ 0x4000000 │ │ │ │ stc2 1, cr15, [r0], {51} @ 0x33 │ │ │ │ movwcs sl, #7436 @ 0x1d0c │ │ │ │ @ instruction: 0x46394632 │ │ │ │ @@ -272190,42 +272256,42 @@ │ │ │ │ @ instruction: 0xf51a80df │ │ │ │ @ instruction: 0xf8cd4f71 │ │ │ │ svclt 0x0024a034 │ │ │ │ movwls r2, #41729 @ 0xa301 │ │ │ │ rschi pc, sp, r0, asr #1 │ │ │ │ @ instruction: 0xf1089b0a │ │ │ │ tstls r2, #1044480 @ 0xff000 │ │ │ │ - blx 0xfeed6262 │ │ │ │ + blx 0xfeed6362 │ │ │ │ andcs r4, r0, r6, lsl #12 │ │ │ │ @ instruction: 0xf934f19c │ │ │ │ - bleq 0x156838 │ │ │ │ + bleq 0x156938 │ │ │ │ cdpcs 0, 0, cr9, cr0, cr6, {0} │ │ │ │ rschi pc, r1, r0 │ │ │ │ strcs r2, [r0, -r8, lsr #32] │ │ │ │ @ instruction: 0xf9dcf125 │ │ │ │ @ instruction: 0xf06f9a06 │ │ │ │ tstvs r2, pc, ror r3 │ │ │ │ @ instruction: 0x463118d3 │ │ │ │ - bl 0x12f2744 │ │ │ │ + bl 0x12f2844 │ │ │ │ cmpvs r7, r7, lsl #6 │ │ │ │ bicvs r4, r3, ip, asr r6 │ │ │ │ @ instruction: 0xf05446d3 │ │ │ │ - blls 0x3d903c │ │ │ │ + blls 0x3d913c │ │ │ │ rsbcc pc, r8, #-536870908 @ 0xe0000004 │ │ │ │ addscs pc, r6, #192, 4 │ │ │ │ andls lr, r8, #3358720 @ 0x334000 │ │ │ │ addne pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ biceq lr, r3, #5120 @ 0x1400 │ │ │ │ andshi pc, ip, sp, asr #17 │ │ │ │ - bl 0x1bed78 │ │ │ │ - b 0x15a594 │ │ │ │ + bl 0x1bee78 │ │ │ │ + b 0x15a694 │ │ │ │ strbmi r0, [sl, #-2308] @ 0xfffff6fc │ │ │ │ @ instruction: 0xf8ddd86c │ │ │ │ @ instruction: 0xf85aa014 │ │ │ │ - bl 0x369198 │ │ │ │ + bl 0x369298 │ │ │ │ @ instruction: 0xf85a0803 │ │ │ │ strbmi r3, [fp], #-3076 @ 0xfffff3fc │ │ │ │ ldmdale r8, {r3, r4, r7, r8, sl, lr}^ │ │ │ │ strcc lr, [r0, -sp, asr #19] │ │ │ │ movwcs r4, #1602 @ 0x642 │ │ │ │ @ instruction: 0xf0544630 │ │ │ │ stmdacs r0, {r0, r2, r3, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @@ -272247,47 +272313,47 @@ │ │ │ │ @ instruction: 0xf8434370 │ │ │ │ andcs r2, r1, #4, 24 @ 0x400 │ │ │ │ @ instruction: 0xf87cf19c │ │ │ │ @ instruction: 0xf0402800 │ │ │ │ @ instruction: 0xf10a80d0 │ │ │ │ andcs r3, sp, #-1073741761 @ 0xc000003f │ │ │ │ strtmi r4, [r0], -r1, lsr #6 │ │ │ │ - @ instruction: 0xf9def75e │ │ │ │ + @ instruction: 0xf95ef75e │ │ │ │ strbmi r6, [r1], -ip, lsr #16 │ │ │ │ @ instruction: 0xf1604620 │ │ │ │ stmdbcs r0, {r0, r1, r3, r4, r5, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ sbcshi pc, r1, r0, asr #32 │ │ │ │ adcvs pc, r8, #82837504 @ 0x4f00000 │ │ │ │ addscs pc, r6, #192, 4 │ │ │ │ @ instruction: 0xf4136813 │ │ │ │ - blmi 0xa6e010 │ │ │ │ + blmi 0xa6e110 │ │ │ │ ldmdavs sl, {r0, r1, r3, r4, r5, r6, r8, ip, lr, pc} │ │ │ │ subsmi r9, sl, r3, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ adchi pc, pc, r0, asr #32 │ │ │ │ andcs fp, r0, r5, lsl r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ - blls 0x37e1f8 │ │ │ │ - bl 0xfe9f42a8 │ │ │ │ - bcs 0x11aa60 │ │ │ │ - bl 0x78e4f8 │ │ │ │ + blls 0x37e2f8 │ │ │ │ + bl 0xfe9f43a8 │ │ │ │ + bcs 0x11ab60 │ │ │ │ + bl 0x78e5f8 │ │ │ │ orrle r0, ip, #536870912 @ 0x20000000 │ │ │ │ @ instruction: 0xf0554630 │ │ │ │ strcs pc, [r0], #-3133 @ 0xfffff3c3 │ │ │ │ strtmi r2, [r0], r8, lsl #14 │ │ │ │ @ instruction: 0xf64a990b │ │ │ │ - vaddl.s8 , d0, d28 │ │ │ │ + vmvn.i32 d20, #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf04b002f │ │ │ │ @ instruction: 0xf8cdfa83 │ │ │ │ tstcs r8, ip │ │ │ │ @ instruction: 0xf64a9700 │ │ │ │ - vaddl.s8 , d16, d0 │ │ │ │ + vshr.s64 d20, d0, #64 │ │ │ │ strcc r0, [r1], #-47 @ 0xffffffd1 │ │ │ │ strcc r6, [r8, #-2155] @ 0xfffff795 │ │ │ │ movwcs r9, #770 @ 0x302 │ │ │ │ stccs 8, cr15, [r8], {85} @ 0x55 │ │ │ │ @ instruction: 0xf890f04b │ │ │ │ addsmi r9, ip, #10240 @ 0x2800 │ │ │ │ andcs sp, r1, fp, ror #3 │ │ │ │ @@ -272299,15 +272365,15 @@ │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ ldrdeq r5, [r0], r2 │ │ │ │ mvnsvc pc, #64, 12 @ 0x4000000 │ │ │ │ orrslt r9, r7, sp, lsl #6 │ │ │ │ movwcs r2, #13314 @ 0x3402 │ │ │ │ strvc lr, [lr], -sp, asr #19 │ │ │ │ @ instruction: 0xf19b930a │ │ │ │ - bl 0x499500 │ │ │ │ + bl 0x499600 │ │ │ │ submi r0, r3, #196, 4 @ 0x4000000c │ │ │ │ cmnpmi r0, #587202560 @ p-variant is OBSOLETE @ 0x23000000 │ │ │ │ mvnseq pc, #35 @ 0x23 │ │ │ │ vld2.8 {d22-d25}, [pc :64], r3 │ │ │ │ cmpvs r3, #-2080374783 @ 0x84000001 │ │ │ │ movwcs lr, #10002 @ 0x2712 │ │ │ │ movwls r2, #41985 @ 0xa401 │ │ │ │ @@ -272322,84 +272388,84 @@ │ │ │ │ @ instruction: 0xf832f7ff │ │ │ │ rscsle r2, r0, r0, lsl #16 │ │ │ │ ldmdavs sl, {r3, r4, r6, r8, r9, sl, sp, lr, pc} │ │ │ │ subsmi r9, sl, r3, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0x4622d133 │ │ │ │ @ instruction: 0xf64a460b │ │ │ │ - vaddl.s8 q10, d0, d8 │ │ │ │ + vmov.i32 d21, #8 @ 0x00000008 │ │ │ │ andslt r0, r5, pc, lsr #32 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ cdplt 0, 0, cr15, cr8, cr15, {2} │ │ │ │ movwcs r4, #1537 @ 0x601 │ │ │ │ andge pc, r0, sp, asr #17 │ │ │ │ - eorscs pc, r8, sl, asr #12 │ │ │ │ + subcc pc, r8, sl, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - blx 0x65646c │ │ │ │ + blx 0x65656c │ │ │ │ @ instruction: 0xf16f2001 │ │ │ │ vtst.8 , , │ │ │ │ vaddl.s8 , d0, d20 │ │ │ │ @ instruction: 0xf8cd0096 │ │ │ │ strtmi r8, [r3], -r0 │ │ │ │ @ instruction: 0xf64a2101 │ │ │ │ - vsubl.s8 q9, d16, d0 │ │ │ │ + vrshr.s64 d19, d0, #64 │ │ │ │ stmdavs r0, {r0, r1, r2, r3, r5, r9} │ │ │ │ - blx 0x1d569e0 │ │ │ │ + blx 0x1d56ae0 │ │ │ │ @ instruction: 0xf16f2001 │ │ │ │ stmdbls fp, {r0, r1, r2, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ - sbccs pc, r8, sl, asr #12 │ │ │ │ + sbcscc pc, r8, sl, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf9f8f04b │ │ │ │ @ instruction: 0xf16f2001 │ │ │ │ @ instruction: 0xf19ff8bd │ │ │ │ @ instruction: 0xf64afc27 │ │ │ │ - vmla.i d19, d16, d0[2] │ │ │ │ + vshr.s64 q10, q4, #64 │ │ │ │ @ instruction: 0xf6f6002f │ │ │ │ - andcs pc, r1, pc, lsr ip @ │ │ │ │ + @ instruction: 0x2001fbbf │ │ │ │ @ instruction: 0xf8b2f16f │ │ │ │ - addscc pc, r4, sl, asr #12 │ │ │ │ + adcmi pc, r4, sl, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - ldc2 6, cr15, [r6], #-984 @ 0xfffffc28 │ │ │ │ + blx 0xfeed807a │ │ │ │ @ instruction: 0xf64ae773 │ │ │ │ - vsra.s64 d19, d16, #64 │ │ │ │ + vmla.f d20, d16, d0[0] │ │ │ │ @ instruction: 0xf64a012f │ │ │ │ - vmla.i d19, d16, d0[5] │ │ │ │ - blmi 0x19a470 │ │ │ │ + vshr.s64 q10, q10, #64 │ │ │ │ + blmi 0x19a570 │ │ │ │ eorsmi pc, sl, #64, 12 @ 0x4000000 │ │ │ │ mcrr2 1, 6, pc, ip, cr10 @ │ │ │ │ - eorseq r2, r5, r8, asr #19 │ │ │ │ + ldrsbteq r2, [r5], -r8 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ ldrmi fp, [fp], pc, lsl #1 │ │ │ │ andcs r4, r0, #23068672 @ 0x1600000 │ │ │ │ andls r9, sl, r8, lsl fp │ │ │ │ movwls r4, #22104 @ 0x5658 │ │ │ │ - blmi 0xfea7e800 │ │ │ │ + blmi 0xfea7e900 │ │ │ │ ldmdavs fp, {r0, r8, ip, pc} │ │ │ │ @ instruction: 0xf04f930d │ │ │ │ - blge 0x41aff0 │ │ │ │ + blge 0x41b0f0 │ │ │ │ teqcs r4, #134217728 @ 0x8000000 │ │ │ │ movwcs r9, #768 @ 0x300 │ │ │ │ movwcs r9, #780 @ 0x30c │ │ │ │ - blx 0x1fd6408 │ │ │ │ + blx 0x1fd6508 │ │ │ │ @ instruction: 0xf89bb190 │ │ │ │ - blcs 0x20e6408 │ │ │ │ + blcs 0x20e6508 │ │ │ │ @ instruction: 0xf64ad01a │ │ │ │ - vmvn.i32 d20, #0 @ 0x00000000 │ │ │ │ + vmlal.s , d0, d0[0] │ │ │ │ @ instruction: 0xf64a022f │ │ │ │ - vsra.s64 d19, d16, #64 │ │ │ │ + vmla.f d20, d16, d0[0] │ │ │ │ andls r0, r0, #-1073741813 @ 0xc000000b │ │ │ │ - blmi 0xfe704450 │ │ │ │ + blmi 0xfe704550 │ │ │ │ rscmi pc, r6, #64, 12 @ 0x4000000 │ │ │ │ ldc2l 0, cr15, [r0, #296] @ 0x128 │ │ │ │ @ instruction: 0xf64a980c │ │ │ │ - vsra.s64 q10, q0, #64 │ │ │ │ - bls 0x39a900 │ │ │ │ + vmla.f d21, d16, d0[4] │ │ │ │ + bls 0x39aa00 │ │ │ │ cdp2 0, 9, cr15, cr0, cr10, {2} │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ @ instruction: 0xf85cf16f │ │ │ │ mulcc r1, fp, r8 │ │ │ │ mvnle r2, r5, asr #22 │ │ │ │ mulcc r2, fp, r8 │ │ │ │ bicsle r2, ip, ip, asr #22 │ │ │ │ @@ -272410,34 +272476,34 @@ │ │ │ │ mulcc r5, fp, r8 │ │ │ │ bicsle r2, r0, r1, lsl #22 │ │ │ │ mulcc r6, fp, r8 │ │ │ │ bicle r2, ip, r1, lsl #22 │ │ │ │ @ instruction: 0x3012f8bb │ │ │ │ andle r2, pc, r8, lsr #22 │ │ │ │ stmdage ip, {r7, r8, r9, fp, lr} │ │ │ │ - eorsmi pc, r0, #77594624 @ 0x4a00000 │ │ │ │ + subpl pc, r0, #77594624 @ 0x4a00000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - asrscc pc, sl, #12 @ │ │ │ │ + bicmi pc, r0, sl, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ @ instruction: 0xf6409200 │ │ │ │ @ instruction: 0xf04a42eb │ │ │ │ bfi pc, r9, (invalid: 27:7) @ │ │ │ │ strhtcc pc, [r8], -fp @ │ │ │ │ mvnle r2, r4, lsr fp │ │ │ │ strhtcc pc, [sl], -fp @ │ │ │ │ mvnle r2, r0, lsr #22 │ │ │ │ @ instruction: 0x3010f8bb │ │ │ │ addslt r3, fp, #2048 @ 0x800 │ │ │ │ stmiale r1!, {r0, r8, r9, fp, sp}^ │ │ │ │ movwls sl, #2828 @ 0xb0c │ │ │ │ - blls 0x2e38bc │ │ │ │ + blls 0x2e39bc │ │ │ │ strhtcs pc, [ip], -fp @ │ │ │ │ @ instruction: 0xf8db4629 │ │ │ │ cmpeq r2, ip, lsl r0 │ │ │ │ - blx 0xfe4d64d4 │ │ │ │ + blx 0xfe4d65d4 │ │ │ │ andls r4, r9, r4, lsl #12 │ │ │ │ adcle r2, r9, r0, lsl #16 │ │ │ │ rsbpl pc, r8, r6, lsr #17 │ │ │ │ stmdaeq r1, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf0036735 │ │ │ │ @ instruction: 0xf886fa53 │ │ │ │ @ instruction: 0xf8bb8058 │ │ │ │ @@ -272447,15 +272513,15 @@ │ │ │ │ vmov.i32 , #24832 @ 0x00006100 │ │ │ │ vst1.16 {d20-d23}, [pc :256], r4 │ │ │ │ @ instruction: 0xf6cf4e70 │ │ │ │ @ instruction: 0x46a87eff │ │ │ │ @ instruction: 0xf04f46a9 │ │ │ │ @ instruction: 0x469237ff │ │ │ │ ands pc, r8, sp, asr #17 │ │ │ │ - blcs 0x212550 │ │ │ │ + blcs 0x212650 │ │ │ │ addhi pc, pc, r0 │ │ │ │ svclt 0x00014553 │ │ │ │ @ instruction: 0xf00369a3 │ │ │ │ @ instruction: 0xf8860301 │ │ │ │ @ instruction: 0xf8bb3058 │ │ │ │ strcc ip, [r1, #-44] @ 0xffffffd4 │ │ │ │ strmi r3, [ip, #1056]! @ 0x420 │ │ │ │ @@ -272469,40 +272535,40 @@ │ │ │ │ ldrmi r9, [r3], #-2310 @ 0xfffff6fa │ │ │ │ @ instruction: 0xf8bb3b01 │ │ │ │ andmi ip, sl, ip, lsr #32 │ │ │ │ svclt 0x00284297 │ │ │ │ ldrmi r4, [r9, #1559] @ 0x617 │ │ │ │ @ instruction: 0x4699bf38 │ │ │ │ stccc 8, cr15, [r4], {84} @ 0x54 │ │ │ │ - b 0x132bc1c │ │ │ │ + b 0x132bd1c │ │ │ │ stclle 8, cr0, [r0], #12 │ │ │ │ mvnscc pc, #24, 2 │ │ │ │ andeq lr, r2, #100352 @ 0x18800 │ │ │ │ tsteq r2, r3, asr sl │ │ │ │ strcs fp, [r1, #-3848] @ 0xfffff0f8 │ │ │ │ - blx 0xfee0e5cc │ │ │ │ + blx 0xfee0e6cc │ │ │ │ msrcc CPSR_, #201326594 @ 0xc000002 │ │ │ │ - blx 0xfedc69b4 │ │ │ │ - blcs 0x157398 │ │ │ │ + blx 0xfedc6ab4 │ │ │ │ + blcs 0x157498 │ │ │ │ adchi pc, sp, #0 │ │ │ │ andmi pc, r0, #79 @ 0x4f │ │ │ │ streq pc, [r1, #-451]! @ 0xfffffe3d │ │ │ │ - blx 0x1a9224 │ │ │ │ - blx 0x9d79b8 │ │ │ │ + blx 0x1a9324 │ │ │ │ + blx 0x9d7ab8 │ │ │ │ tstpmi sp, #201326592 @ p-variant is OBSOLETE @ 0xc000000 │ │ │ │ - blcs 0x1411c0 │ │ │ │ + blcs 0x1412c0 │ │ │ │ @ instruction: 0xf8bbd06d │ │ │ │ - blcs 0x1a65f4 │ │ │ │ - bl 0xfeb8e748 │ │ │ │ + blcs 0x1a66f4 │ │ │ │ + bl 0xfeb8e848 │ │ │ │ stmdals sl, {r0, r1, r2, sl} │ │ │ │ strtmi r2, [r2], -r0, lsl #2 │ │ │ │ stc2l 7, cr15, [r6], {255} @ 0xff │ │ │ │ orrscc pc, r4, #-268435452 @ 0xf0000004 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ - bl 0x2f463c │ │ │ │ + bl 0x2f473c │ │ │ │ stccs 8, cr0, [r0, #-12] │ │ │ │ subshi pc, sl, #64 @ 0x40 │ │ │ │ @ instruction: 0x1010f8bb │ │ │ │ eoreq pc, r2, #68, 4 @ 0x40000004 │ │ │ │ andseq pc, r0, #192, 4 │ │ │ │ msreq CPSR_x, #68, 4 @ 0x40000004 │ │ │ │ stmdbcs r2, {r0, sl, ip, sp} │ │ │ │ @@ -272512,73 +272578,73 @@ │ │ │ │ strbmi r9, [r0], -r0, lsl #4 │ │ │ │ strcs r2, [r0], #-512 @ 0xfffffe00 │ │ │ │ strmi lr, [r2, #-2509] @ 0xfffff633 │ │ │ │ ldc2 0, cr15, [r0], #12 │ │ │ │ mcrrne 6, 0, r4, r3, cr5 │ │ │ │ @ instruction: 0xf161d17c │ │ │ │ @ instruction: 0xf64aff35 │ │ │ │ - vrsra.s64 q10, q8, #64 │ │ │ │ + vsubw.s8 q11, q0, d0 │ │ │ │ movwls r0, #4911 @ 0x132f │ │ │ │ - asrscc pc, sl, #12 @ │ │ │ │ + bicmi pc, r0, sl, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ stmdage ip, {r1, fp, sp, lr} │ │ │ │ @ instruction: 0xf6409200 │ │ │ │ - blmi 0x5f2e64 │ │ │ │ + blmi 0x5f2f64 │ │ │ │ ldc2l 0, cr15, [lr], #296 @ 0x128 │ │ │ │ - blls 0x294218 │ │ │ │ + blls 0x294318 │ │ │ │ @ instruction: 0xf43f2b00 │ │ │ │ ldmdavs r9, {r1, r2, r4, r5, r6, r8, r9, sl, fp, sp, pc} │ │ │ │ @ instruction: 0xf0402900 │ │ │ │ stmdbvs r2!, {r2, r3, r4, r7, r9, pc} │ │ │ │ stmdavs r0!, {r2, r3, r8, r9, fp, sp, pc}^ │ │ │ │ - blls 0x2ff250 │ │ │ │ + blls 0x2ff350 │ │ │ │ @ instruction: 0xf9caf002 │ │ │ │ stmdacs r0, {r0, r1, r9, sl, lr} │ │ │ │ adchi pc, r0, #0 │ │ │ │ strmi r6, [r2], #-2338 @ 0xfffff6de │ │ │ │ stceq 8, cr15, [r1], {18} │ │ │ │ @ instruction: 0xf0402800 │ │ │ │ - bls 0x27b044 │ │ │ │ + bls 0x27b144 │ │ │ │ @ instruction: 0xf1246013 │ │ │ │ @ instruction: 0xf8bbff7f │ │ │ │ ldrb ip, [r8, -ip, lsr #32] │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - ldrsbteq r2, [r5], -ip │ │ │ │ + eorseq r2, r5, ip, ror #21 │ │ │ │ strbmi r9, [sl], -sl, lsl #16 │ │ │ │ @ instruction: 0xf7ff4639 │ │ │ │ ldrtmi pc, [r8], r3, ror #24 @ │ │ │ │ @ instruction: 0x3010f8bb │ │ │ │ streq pc, [r1], #-265 @ 0xfffffef7 │ │ │ │ - blcs 0x1a1628 │ │ │ │ + blcs 0x1a1728 │ │ │ │ mvnshi pc, r0 │ │ │ │ - blx 0xfe956d0c │ │ │ │ + blx 0xfe956e0c │ │ │ │ @ instruction: 0xf08042a8 │ │ │ │ - ldc 2, cr8, [pc, #160] @ 0x11a748 │ │ │ │ + ldc 2, cr8, [pc, #160] @ 0x11a848 │ │ │ │ @ instruction: 0x46407bb7 │ │ │ │ ldmcc pc!, {r0, r2, r8, ip, sp, lr, pc}^ @ │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ - beq 0x3552c8 │ │ │ │ + beq 0x3553c8 │ │ │ │ andcs r9, r0, #0, 6 │ │ │ │ msreq CPSR_x, #68, 4 @ 0x40000004 │ │ │ │ stc 6, cr4, [sp, #324] @ 0x144 │ │ │ │ @ instruction: 0xf0037b02 │ │ │ │ mcrrne 12, 4, pc, r3, cr15 @ │ │ │ │ ldrbmi sp, [r4, #-159] @ 0xffffff61 │ │ │ │ rsbhi pc, r9, #0 │ │ │ │ rsbmi r4, fp, #128, 8 @ 0x80000000 │ │ │ │ streq lr, [r3, #-2568] @ 0xfffff5f8 │ │ │ │ - ldrbtvc pc, [pc], #1540 @ 0x11a6e0 @ │ │ │ │ + ldrbtvc pc, [pc], #1540 @ 0x11a7e0 @ │ │ │ │ ldmvc pc!, {r1, r3, r9, sl, ip, sp, lr, pc}^ @ │ │ │ │ strmi r4, [r0], #1068 @ 0x42c │ │ │ │ vhsub.u32 d20, d31, d24 │ │ │ │ vshl.u32 d16, d11, d15 │ │ │ │ andle r0, r2, fp, lsl #16 │ │ │ │ @ instruction: 0xf0041a29 │ │ │ │ strbmi pc, [r4, #-2335] @ 0xfffff6e1 @ │ │ │ │ - bl 0xfeb4e710 │ │ │ │ + bl 0xfeb4e810 │ │ │ │ strtmi r0, [r0], -r4, lsl #2 │ │ │ │ @ instruction: 0xf918f004 │ │ │ │ movwls r1, #23531 @ 0x5beb │ │ │ │ mulcc r7, fp, r8 │ │ │ │ @ instruction: 0xf0002b41 │ │ │ │ stmdbls r5, {r0, r1, r2, r3, r4, r5, r7, r8, pc} │ │ │ │ mvnsvc pc, #9437184 @ 0x900000 │ │ │ │ @@ -272607,41 +272673,41 @@ │ │ │ │ stmdbvs r7!, {r0, r1, r5, r7, r8, fp, sp, lr} │ │ │ │ vmlal.u8 q11, d19, d22 │ │ │ │ ldreq r0, [r9, r0, lsl #17] │ │ │ │ @ instruction: 0xf0039a05 │ │ │ │ svclt 0x00480301 │ │ │ │ stmdaeq r2, {r3, r6, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x9014f8d4 │ │ │ │ - b 0x132b7ec │ │ │ │ + b 0x132b8ec │ │ │ │ svccs 0x00000883 │ │ │ │ ldrtmi sp, [r7], #-370 @ 0xfffffe8e │ │ │ │ @ instruction: 0xf00844b1 │ │ │ │ - strbmi r0, [pc, #-2818] @ 0x119ca2 │ │ │ │ + strbmi r0, [pc, #-2818] @ 0x119da2 │ │ │ │ @ instruction: 0xf018d343 │ │ │ │ andle r0, fp, r4, lsl #30 │ │ │ │ ldrdcc pc, [r8], -sl │ │ │ │ @ instruction: 0xf8da42b3 │ │ │ │ svclt 0x0088300c │ │ │ │ andvs pc, r8, sl, asr #17 │ │ │ │ andle r4, r1, #-1342177269 @ 0xb000000b │ │ │ │ andvc pc, ip, sl, asr #17 │ │ │ │ svceq 0x0000f1bb │ │ │ │ - blls 0x2ced00 │ │ │ │ + blls 0x2cee00 │ │ │ │ strtcc r3, [r0], #-1281 @ 0xfffffaff │ │ │ │ strhtgt pc, [ip], -r3 @ │ │ │ │ stclle 5, cr4, [sl], {172} @ 0xac │ │ │ │ @ instruction: 0x3014f8da │ │ │ │ @ instruction: 0xf8dd4656 │ │ │ │ ldmdblt fp, {r3, r4, ip, sp, pc} │ │ │ │ ldrdcc pc, [ip], -sl │ │ │ │ movwcc lr, #18886 @ 0x49c6 │ │ │ │ - blx 0x115692e │ │ │ │ + blx 0x1156a2e │ │ │ │ @ instruction: 0xf0402800 │ │ │ │ @ instruction: 0xf00380b2 │ │ │ │ - blls 0x318b70 │ │ │ │ + blls 0x318c70 │ │ │ │ @ instruction: 0xf1976898 │ │ │ │ stmdals r9, {r0, r2, r4, r5, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ cdp2 1, 11, cr15, cr4, cr4, {1} │ │ │ │ ldmdavs sl, {r5, r6, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, sp, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ bichi pc, r5, r0, asr #32 │ │ │ │ @@ -272669,146 +272735,146 @@ │ │ │ │ @ instruction: 0x3014f8da │ │ │ │ @ instruction: 0xf8cabf88 │ │ │ │ adcsmi r6, fp, #16 │ │ │ │ @ instruction: 0xf8cabf38 │ │ │ │ @ instruction: 0xe7a47014 │ │ │ │ vmul.i q11, q3, d3[4] │ │ │ │ stmdals r8, {r0, r1, r3, r8} │ │ │ │ - bne 0x18010a8 │ │ │ │ + bne 0x18011a8 │ │ │ │ ldrtmi r9, [r9], #-512 @ 0xfffffe00 │ │ │ │ strbmi r9, [r2], -r1, lsl #6 │ │ │ │ eorsmi r2, r0, r2, lsl r3 │ │ │ │ @ instruction: 0xf8daf002 │ │ │ │ @ instruction: 0xf47f3001 │ │ │ │ @ instruction: 0xe6b4af7c │ │ │ │ movwls r4, #46648 @ 0xb638 │ │ │ │ - mrc2 7, 4, pc, cr8, cr12, {2} │ │ │ │ + mrc2 7, 0, pc, cr8, cr12, {2} │ │ │ │ @ instruction: 0xf0109b0b │ │ │ │ svclt 0x00080f07 │ │ │ │ orrpl pc, r0, #683671552 @ 0x28c00000 │ │ │ │ streq sp, [r2, r2, asr #1] │ │ │ │ msrhi CPSR_fx, r0, asr #2 │ │ │ │ eorscc pc, ip, #-536870908 @ 0xe0000004 │ │ │ │ addscs pc, r6, #192, 4 │ │ │ │ movwls r2, #45312 @ 0xb100 │ │ │ │ - blne 0xff7b4910 │ │ │ │ + blne 0xff7b4a10 │ │ │ │ @ instruction: 0xf18d4438 │ │ │ │ - bls 0x3565f8 │ │ │ │ + bls 0x3566f8 │ │ │ │ @ instruction: 0xf6099b0b │ │ │ │ @ instruction: 0x401171ff │ │ │ │ ldmible r3!, {r0, r3, r4, r7, r9, lr} │ │ │ │ - blvc 0xb15f64 │ │ │ │ + blvc 0xb16064 │ │ │ │ ldrmi r1, [r8], -r9, asr #21 │ │ │ │ @ instruction: 0xf04f4642 │ │ │ │ movwls r3, #1023 @ 0x3ff │ │ │ │ - blvc 0x1d5f2c │ │ │ │ + blvc 0x1d602c │ │ │ │ @ instruction: 0xf0032332 │ │ │ │ andcc pc, r1, r5, lsr fp @ │ │ │ │ @ instruction: 0xf161d1a4 │ │ │ │ @ instruction: 0xf64afdbb │ │ │ │ - vrsra.s64 q10, q6, #64 │ │ │ │ + vqdmlal.s , d16, d0[7] │ │ │ │ movwls r0, #4911 @ 0x132f │ │ │ │ - asrscc pc, sl, #12 @ │ │ │ │ + bicmi pc, r0, sl, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ stmdage ip, {r1, fp, sp, lr} │ │ │ │ @ instruction: 0xf6409200 │ │ │ │ - blmi 0x7df45c │ │ │ │ - blx 0xfe256a52 │ │ │ │ - blmi 0x793f24 │ │ │ │ + blmi 0x7df55c │ │ │ │ + blx 0xfe256b52 │ │ │ │ + blmi 0x794024 │ │ │ │ @ instruction: 0xf64aa80c │ │ │ │ - vsubl.s8 q10, d16, d12 │ │ │ │ + vrshr.s64 d21, d12, #64 │ │ │ │ @ instruction: 0xf64a022f │ │ │ │ - vsra.s64 d19, d16, #64 │ │ │ │ + vmla.f d20, d16, d0[0] │ │ │ │ andls r0, r0, #-1073741813 @ 0xc000000b │ │ │ │ adcne pc, r5, #64, 12 @ 0x4000000 │ │ │ │ - blx 0x1156a72 │ │ │ │ + blx 0x1156b72 │ │ │ │ @ instruction: 0xf8dae56e │ │ │ │ @ instruction: 0xf8ca300c │ │ │ │ addsmi r6, pc, #8 │ │ │ │ svcge 0x0034f63f │ │ │ │ @ instruction: 0xf8bbe785 │ │ │ │ eorcs r5, r8, #48 @ 0x30 │ │ │ │ @ instruction: 0xf8db2400 │ │ │ │ - blls 0x2da9e8 │ │ │ │ + blls 0x2daae8 │ │ │ │ strls r4, [r0], #-1569 @ 0xfffff9df │ │ │ │ vqdmulh.s d15, d2, d5 │ │ │ │ @ instruction: 0xf83af002 │ │ │ │ stmdacs r0, {r1, r2, r9, sl, lr} │ │ │ │ stccs 0, cr13, [r0, #-484] @ 0xfffffe1c │ │ │ │ @ instruction: 0x4621d077 │ │ │ │ and r4, fp, r4, lsl #12 │ │ │ │ ... │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r2, r5, ip, ror #19 │ │ │ │ + ldrshteq r2, [r5], -ip │ │ │ │ strtcc r3, [r8], #-257 @ 0xfffffeff │ │ │ │ rsble r4, r8, sp, lsl #5 │ │ │ │ - blcs 0x1b4b2c │ │ │ │ + blcs 0x1b4c2c │ │ │ │ stmibvs r5!, {r3, r4, r5, r6, r7, r8, ip, lr, pc} │ │ │ │ - blx 0x1e364a │ │ │ │ + blx 0x1e374a │ │ │ │ stmdbvs pc!, {r0, r2, r8, sl, sp, lr}^ @ │ │ │ │ @ instruction: 0xf1244638 │ │ │ │ strmi pc, [r1], fp, ror #27 │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ stmdbvs sl!, {r0, r2, r3, r4, r5, r7, pc} │ │ │ │ strls r9, [r0, -r7, lsl #22] │ │ │ │ movwls r2, #5888 @ 0x1700 │ │ │ │ smladxls r2, fp, r6, r4 │ │ │ │ @ instruction: 0xff94f001 │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ stmdbvs r5!, {r0, r4, r5, r7, pc}^ │ │ │ │ @ instruction: 0xf1244628 │ │ │ │ pkhtbmi pc, r0, r7, asr #27 @ │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ - blls 0x2fac88 │ │ │ │ + blls 0x2fad88 │ │ │ │ stmib sp, {r1, r5, r8, fp, sp, lr}^ │ │ │ │ ldrtmi r5, [fp], -r0, lsl #6 │ │ │ │ @ instruction: 0xf0019702 │ │ │ │ stmdacs r0, {r0, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ adchi pc, r0, r0 │ │ │ │ @ instruction: 0xf000092d │ │ │ │ ssatmi r8, #29, sp, lsl #1 │ │ │ │ cdpvs 6, 15, cr15, cr14, cr15, {2} │ │ │ │ streq lr, [ip], #-2824 @ 0xfffff4f8 │ │ │ │ - blcc 0x17d198 │ │ │ │ + blcc 0x17d298 │ │ │ │ ldrbmi fp, [r3, #-667]! @ 0xfffffd65 │ │ │ │ - blvc 0xa10a24 │ │ │ │ + blvc 0xa10b24 │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ rsble r2, pc, r2, lsl #22 │ │ │ │ adcmi r3, pc, #1, 26 @ 0x40 │ │ │ │ vstrcs d13, [r0, #-164] @ 0xffffff5c │ │ │ │ addhi pc, r8, r0 │ │ │ │ @ instruction: 0x46292210 │ │ │ │ @ instruction: 0xf1244640 │ │ │ │ strmi pc, [r4], -sp, asr #28 │ │ │ │ rsbsle r2, pc, r0, lsl #16 │ │ │ │ @ instruction: 0x46292210 │ │ │ │ - movtcs pc, #4681 @ 0x1249 @ │ │ │ │ + movtcc pc, #4681 @ 0x1249 @ │ │ │ │ tstpeq r1, #192, 4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf928f16f │ │ │ │ @ instruction: 0xf1242014 │ │ │ │ vadd.f32 d31, d9, d25 │ │ │ │ - vrsra.s64 , , #64 │ │ │ │ + vrsra.s64 q9, , #64 │ │ │ │ andvs r0, r3, r1, lsl r3 │ │ │ │ orrscs pc, r0, #72351744 @ 0x4500000 │ │ │ │ orrseq pc, r6, #192, 4 │ │ │ │ andls pc, ip, r0, asr #17 │ │ │ │ strpl lr, [r1], #-2496 @ 0xfffff640 │ │ │ │ tstvs r2, sl, lsl r8 │ │ │ │ @ instruction: 0x46306018 │ │ │ │ ldc2l 1, cr15, [lr, #-144]! @ 0xffffff70 │ │ │ │ - bl 0x354574 │ │ │ │ - blgt 0x4df690 │ │ │ │ + bl 0x354674 │ │ │ │ + blgt 0x4df790 │ │ │ │ andeq lr, pc, r4, lsl #17 │ │ │ │ vabd.s8 q15, q10, q0 │ │ │ │ vsubw.s8 q8, q0, d18 │ │ │ │ ldr r0, [r1, #784]! @ 0x310 │ │ │ │ - b 0x32b43c │ │ │ │ + b 0x32b53c │ │ │ │ ldrb r0, [fp, #2051]! @ 0x803 │ │ │ │ strhtcc pc, [r8], #-134 @ 0xffffff7a @ │ │ │ │ - blx 0x1e2ace │ │ │ │ + blx 0x1e2bce │ │ │ │ @ instruction: 0xf124f000 │ │ │ │ @ instruction: 0x66f0fcff │ │ │ │ strhtgt pc, [ip], -fp @ │ │ │ │ svceq 0x0000f1bc │ │ │ │ mrcge 4, 1, APSR_nzcv, cr3, cr15, {1} │ │ │ │ andcs r9, r0, #9216 @ 0x2400 │ │ │ │ and r9, fp, r5, lsl #24 │ │ │ │ @@ -272821,77 +272887,77 @@ │ │ │ │ stmdbcs r1, {r0, r3, r4, fp, sp, lr} │ │ │ │ ldmvs r9, {r4, r5, r6, r7, r8, ip, lr, pc} │ │ │ │ strtmi r3, [r1], #-12 │ │ │ │ stcne 8, cr15, [ip], {64} @ 0x40 │ │ │ │ @ instruction: 0xf8406899 │ │ │ │ ldmdbvs r9, {r3, sl, fp, ip}^ │ │ │ │ stcne 8, cr15, [r4], {64} @ 0x40 │ │ │ │ - blx 0xfef54a9c │ │ │ │ + blx 0xfef54b9c │ │ │ │ stmdbeq sp!, {r3, r7, r8, sl, ip, sp, lr, pc}^ │ │ │ │ vqrshl.s8 q15, q4, q2 │ │ │ │ ldrb r0, [r9, #-802]! @ 0xfffffcde │ │ │ │ strcc r6, [r1, -r3, ror #16] │ │ │ │ adcmi r9, pc, #20480 @ 0x5000 │ │ │ │ movweq pc, #4131 @ 0x1023 @ │ │ │ │ rsbvs r4, r3, r3, lsl r4 │ │ │ │ - b 0x1511534 │ │ │ │ + b 0x1511634 │ │ │ │ ldrb r1, [r7, -r7, lsl #24]! │ │ │ │ stmdage ip, {r0, r2, r5, r8, r9, fp, lr} │ │ │ │ - adcmi pc, ip, #77594624 @ 0x4a00000 │ │ │ │ + adcspl pc, ip, #77594624 @ 0x4a00000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - asrscc pc, sl, #12 @ │ │ │ │ + bicmi pc, r0, sl, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ @ instruction: 0xf6409200 │ │ │ │ @ instruction: 0xf04a12c1 │ │ │ │ ldrbt pc, [r9], #-2635 @ 0xfffff5b5 @ │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf1244648 │ │ │ │ @ instruction: 0x4640fd19 │ │ │ │ ldc2 1, cr15, [r6, #-144] @ 0xffffff70 │ │ │ │ @ instruction: 0xf1244630 │ │ │ │ @ instruction: 0xe654fd13 │ │ │ │ strbtmi r4, [r1], r5, asr #12 │ │ │ │ ldrbcc pc, [pc, pc, asr #32]! @ │ │ │ │ ldrmi lr, [sl], r8, lsr #10 │ │ │ │ - rsbsmi pc, r4, #77594624 @ 0x4a00000 │ │ │ │ + addpl pc, r4, #77594624 @ 0x4a00000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - asrscc pc, sl, #12 @ │ │ │ │ + bicmi pc, r0, sl, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - blmi 0x57f36c │ │ │ │ + blmi 0x57f46c │ │ │ │ @ instruction: 0xf640a80c │ │ │ │ @ instruction: 0xf04a521e │ │ │ │ ldrbmi pc, [r0], -r9, lsr #20 @ │ │ │ │ ldc2l 1, cr15, [sl], #144 @ 0x90 │ │ │ │ @ instruction: 0xf64ae454 │ │ │ │ - vmov.i32 q10, #2048 @ 0x00000800 │ │ │ │ + vmlal.s , d0, d0[6] │ │ │ │ @ instruction: 0xf64a022f │ │ │ │ - vsra.s64 d19, d16, #64 │ │ │ │ + vmla.f d20, d16, d0[0] │ │ │ │ andls r0, r0, #-1073741813 @ 0xc000000b │ │ │ │ - blmi 0x304bc4 │ │ │ │ + blmi 0x304cc4 │ │ │ │ andspl pc, r4, #64, 12 @ 0x4000000 │ │ │ │ - blx 0x6d6cc4 │ │ │ │ - beq 0x156cdc │ │ │ │ + blx 0x6d6dc4 │ │ │ │ + beq 0x156ddc │ │ │ │ @ instruction: 0xf19fe7e9 │ │ │ │ @ instruction: 0x4605f815 │ │ │ │ svclt 0x0000e5ae │ │ │ │ - eorseq r2, r5, ip, ror #19 │ │ │ │ - ldrsbteq r2, [r5], -ip │ │ │ │ + ldrshteq r2, [r5], -ip │ │ │ │ + eorseq r2, r5, ip, ror #21 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec71dbc │ │ │ │ + bl 0xfec71ebc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addslt r0, r2, r8, lsr #31 │ │ │ │ @ instruction: 0x46044b30 │ │ │ │ tstcs r0, r4, lsr r2 │ │ │ │ ldmdavs fp, {r2, fp, sp, pc} │ │ │ │ @ instruction: 0xf04f9311 │ │ │ │ strcs r0, [r0, #-768] @ 0xfffffd00 │ │ │ │ stcl 1, cr15, [r4, #564] @ 0x234 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ strls r4, [r0, #-1568] @ 0xfffff9e0 │ │ │ │ - blx 0x19d724e │ │ │ │ + blx 0x19d734e │ │ │ │ svccc 0x00fff1b1 │ │ │ │ @ instruction: 0xf1b0bf08 │ │ │ │ strdle r3, [r8], -pc @ │ │ │ │ strmi r9, [r6], -r3, lsl #2 │ │ │ │ eorscs sl, r4, #4, 18 @ 0x10000 │ │ │ │ @ instruction: 0xf1994620 │ │ │ │ ldmdacs r3!, {r0, r1, r2, r5, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ @@ -272902,22 +272968,22 @@ │ │ │ │ andslt sp, r2, r6, lsr r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ ldrtmi r9, [r2], -r3, lsl #22 │ │ │ │ strls r4, [r0, #-1568] @ 0xfffff9e0 │ │ │ │ - blx 0x105729a │ │ │ │ + blx 0x105739a │ │ │ │ svccc 0x00fff1b1 │ │ │ │ @ instruction: 0xf1b0bf08 │ │ │ │ strdle r3, [r2], #255 @ 0xff @ │ │ │ │ vpmax.s8 d25, d4, d4 │ │ │ │ vbic.i32 , #20224 @ 0x00004f00 │ │ │ │ addsmi r6, sl, #76, 6 @ 0x30000001 │ │ │ │ - blls 0x28f3bc │ │ │ │ + blls 0x28f4bc │ │ │ │ andne pc, r1, #64, 4 │ │ │ │ andeq pc, r1, #192, 4 │ │ │ │ cmnpmi pc, #35 @ p-variant is OBSOLETE @ 0x23 │ │ │ │ @ instruction: 0xd1d24293 │ │ │ │ strhtcc pc, [r2], -sp @ │ │ │ │ bicle r2, lr, r8, lsr #22 │ │ │ │ teqcs r4, #57344 @ 0xe000 │ │ │ │ @@ -272932,15 +272998,15 @@ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 1, cr15, cr8, cr12, {6} │ │ │ │ ldrhtlt r4, [r1], #185 @ 0xb9 │ │ │ │ strmi r4, [sp], -r7, lsl #12 │ │ │ │ tstcs r0, r4, lsr r2 │ │ │ │ - beq 0xb570e0 │ │ │ │ + beq 0xb571e0 │ │ │ │ @ instruction: 0xf10da851 │ │ │ │ ldmdavs fp, {r6, r7, r8, fp} │ │ │ │ @ instruction: 0xf04f936f │ │ │ │ @ instruction: 0xf04f0300 │ │ │ │ @ instruction: 0xf18d0800 │ │ │ │ addcs lr, r4, #5248 @ 0x1480 │ │ │ │ strbmi r2, [r8], -r0, lsl #2 │ │ │ │ @@ -272955,15 +273021,15 @@ │ │ │ │ @ instruction: 0xf7ffab51 │ │ │ │ vqdmulh.s , q7, │ │ │ │ vrsra.s64 q11, q6, #64 │ │ │ │ ldmdavs ip, {r0, r2, r4, r7, r8, r9} │ │ │ │ svccc 0x0000f5b4 │ │ │ │ @ instruction: 0xf44fbf38 │ │ │ │ @ instruction: 0xf19a3400 │ │ │ │ - ldc 15, cr15, [pc, #436] @ 0x11aebc │ │ │ │ + ldc 15, cr15, [pc, #436] @ 0x11afbc │ │ │ │ @ instruction: 0xf5b07b9d │ │ │ │ @ instruction: 0xf8955f80 │ │ │ │ svclt 0x00383058 │ │ │ │ addpl pc, r0, pc, asr #8 │ │ │ │ strmi r1, [r6], -r1, lsr #16 │ │ │ │ svclt 0x00144543 │ │ │ │ andcs r2, r3, #1879048192 @ 0x70000000 │ │ │ │ @@ -272976,38 +273042,38 @@ │ │ │ │ ldrtmi r8, [r1], -r7, lsr #8 │ │ │ │ ldrbmi r4, [lr], #-1602 @ 0xfffff9be │ │ │ │ @ instruction: 0xf0023c04 │ │ │ │ ldrtmi pc, [r4], #-3719 @ 0xfffff179 @ │ │ │ │ vst1.8 {d22-d25}, [pc :128], lr │ │ │ │ @ instruction: 0xf8c75080 │ │ │ │ @ instruction: 0xf124440c │ │ │ │ - bvs 0xc19c68 │ │ │ │ + bvs 0xc19d68 │ │ │ │ strmi r9, [r4], -r0, lsl #6 │ │ │ │ @ instruction: 0xf8d74602 │ │ │ │ @ instruction: 0xf507340c │ │ │ │ andcs r6, r1, r5, lsl #3 │ │ │ │ - blx 0x1ed8d6a │ │ │ │ + blx 0x1ed8e6a │ │ │ │ streq pc, [ip], #-2247 @ 0xfffff739 │ │ │ │ strmi r6, [r3], -r8, ror #9 │ │ │ │ strtmi r6, [r2], -r9, lsr #20 │ │ │ │ @ instruction: 0xf8d79100 │ │ │ │ @ instruction: 0xf8d71424 │ │ │ │ @ instruction: 0xf7fe041c │ │ │ │ @ instruction: 0xf8c7fb69 │ │ │ │ strtvs r0, [r8], -ip, lsl #8 │ │ │ │ - bvs 0xb6c5a0 │ │ │ │ + bvs 0xb6c6a0 │ │ │ │ tstls r0, r2, lsr #12 │ │ │ │ strtne pc, [r0], #-2263 @ 0xfffff729 │ │ │ │ ldreq pc, [r8], #-2263 @ 0xfffff729 │ │ │ │ - blx 0x1858d9e │ │ │ │ + blx 0x1858e9e │ │ │ │ strtmi r4, [r0], -r3, lsl #12 │ │ │ │ strcc pc, [ip], #-2247 @ 0xfffff739 │ │ │ │ @ instruction: 0xf12465eb │ │ │ │ @ instruction: 0xf8d7fbdf │ │ │ │ - blcs 0x127de8 │ │ │ │ + blcs 0x127ee8 │ │ │ │ @ instruction: 0x83b1f000 │ │ │ │ ldrdge pc, [r0], -sl │ │ │ │ stcge 14, cr10, [ip], {94} @ 0x5e │ │ │ │ svceq 0x0000f1ba │ │ │ │ stcge 0, cr13, [ip], {70} @ 0x46 │ │ │ │ @ instruction: 0x46412234 │ │ │ │ @ instruction: 0xf18d4630 │ │ │ │ @@ -273025,69 +273091,69 @@ │ │ │ │ stmdacs r0, {r0, r2, r8, r9, fp, ip, pc} │ │ │ │ @ instruction: 0x83a3f2c0 │ │ │ │ andhi pc, r0, sp, asr #17 │ │ │ │ stmib r4, {r0, r1, r2, r3, r9, fp, sp, pc}^ │ │ │ │ strtmi r0, [r1], -r1, lsl #6 │ │ │ │ @ instruction: 0x46504633 │ │ │ │ @ instruction: 0xf7ff6027 │ │ │ │ - bls 0x699964 │ │ │ │ + bls 0x699a64 │ │ │ │ addsmi r6, sl, #2801664 @ 0x2ac000 │ │ │ │ stmdbls pc, {r0, r2, r8, fp, ip, lr, pc} @ │ │ │ │ @ instruction: 0xf1b11ac9 │ │ │ │ svclt 0x00387f80 │ │ │ │ @ instruction: 0xf64a61aa │ │ │ │ - vmla.f d21, d0, d0[2] │ │ │ │ + vorr.i32 q11, #8 @ 0x00000008 │ │ │ │ ldrbmi r0, [r0], -pc, lsr #2 │ │ │ │ ldc2 1, cr15, [sl, #564] @ 0x234 │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ @ instruction: 0xf64a8087 │ │ │ │ - vorr.i32 , #12 @ 0x0000000c │ │ │ │ + vmla.f d22, d0, d0[7] │ │ │ │ ldrbmi r0, [r0], -pc, lsr #2 │ │ │ │ ldc2 1, cr15, [r0, #564] @ 0x234 │ │ │ │ rsbsle r2, sp, r0, lsl #16 │ │ │ │ teqphi r0, pc @ @ p-variant is OBSOLETE │ │ │ │ tstcs r0, r4, lsr r2 │ │ │ │ @ instruction: 0xf18d4630 │ │ │ │ @ instruction: 0xf8c4ec80 │ │ │ │ strtmi r8, [r1], -r0 │ │ │ │ - ldclcc 0, cr15, [pc], #316 @ 0x11afac │ │ │ │ + ldclcc 0, cr15, [pc], #316 @ 0x11b0ac │ │ │ │ andcs r4, r0, #53477376 @ 0x3300000 │ │ │ │ ldrbcs pc, [r8], -r0, asr #12 @ │ │ │ │ @ instruction: 0xf64a9200 │ │ │ │ - vmvn.i32 , #0 @ 0x00000000 │ │ │ │ + vaddl.s8 q11, d16, d0 │ │ │ │ stmib r4, {r0, r1, r2, r3, r5}^ │ │ │ │ strbmi r6, [sl], -r1, lsl #24 │ │ │ │ - blx 0xfe7d8e88 │ │ │ │ + blx 0xfe7d8f88 │ │ │ │ cmppcs r4, r8, lsl #12 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0x4600e9d9 │ │ │ │ ldccc 2, cr15, [ip], #-312 @ 0xfffffec8 │ │ │ │ ldccs 2, cr15, [r6], {192} @ 0xc0 │ │ │ │ stmdavs pc!, {r3, r8, sl, ip, sp, lr, pc} @ │ │ │ │ svccc 0x0004f851 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ strbmi r4, [r1, #-1075] @ 0xfffffbcd │ │ │ │ strtmi r5, [r2], #-2074 @ 0xfffff7e6 │ │ │ │ mvnsle r5, sl, lsl r0 │ │ │ │ ldrdeq lr, [r4, -r9] │ │ │ │ mvneq pc, #82837504 @ 0x4f00000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ - bne 0x3636d8 │ │ │ │ + bne 0x3637d8 │ │ │ │ stcmi 2, cr15, [r1], {6} │ │ │ │ andgt pc, r0, r3, asr #17 │ │ │ │ stc2l 0, cr15, [r4, #8] │ │ │ │ @ instruction: 0xf89d626c │ │ │ │ @ instruction: 0xf8d7214b │ │ │ │ @ instruction: 0xf8d7040c │ │ │ │ @ instruction: 0xf8d78418 │ │ │ │ @ instruction: 0xf1ba941c │ │ │ │ @ instruction: 0xf0000f00 │ │ │ │ stclge 2, cr8, [fp], #-788 @ 0xfffffcec │ │ │ │ @ instruction: 0xf04f2a41 │ │ │ │ svclt 0x00180300 │ │ │ │ - bleq 0x105732c │ │ │ │ + bleq 0x105742c │ │ │ │ stmib r4, {r0, r1, r3, r5, r6, r8, r9, ip, pc}^ │ │ │ │ rscvs r3, r3, r1, lsl #6 │ │ │ │ rschi pc, r1, #0 │ │ │ │ vnmls.f64 d4, d13, d16 │ │ │ │ ldrbtmi r2, [fp], #-3952 @ 0xfffff090 │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ @ instruction: 0x33aaf503 │ │ │ │ @@ -273095,73 +273161,73 @@ │ │ │ │ cmpeq r9, r8, lsl #24 │ │ │ │ @ instruction: 0x069ad438 │ │ │ │ ldreq sp, [sl, -lr, lsl #8] │ │ │ │ sbchi pc, r8, #0, 2 │ │ │ │ svcmi 0x0000f413 │ │ │ │ movweq pc, #16463 @ 0x404f @ │ │ │ │ adcshi pc, ip, #0 │ │ │ │ - tstppl r8, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ + msrvs R8_fiq, sl │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ eor r4, sp, sl, lsl r6 │ │ │ │ @ instruction: 0xf1400599 │ │ │ │ @ instruction: 0xf64a82ac │ │ │ │ - vaddw.s8 , q0, d8 │ │ │ │ + vorr.i32 d22, #8 @ 0x00000008 │ │ │ │ movwcs r0, #33071 @ 0x812f │ │ │ │ eor r2, r3, r5, lsl #4 │ │ │ │ - blvc 0x3965d4 │ │ │ │ + blvc 0x3966d4 │ │ │ │ vsubw.s8 q9, q0, d1 │ │ │ │ andcs r4, r5, #16, 6 @ 0x40000000 │ │ │ │ vst3.16 {d22,d24,d26}, [pc :128], fp │ │ │ │ @ instruction: 0xf04f5180 │ │ │ │ stc 3, cr3, [sp, #1020] @ 0x3fc │ │ │ │ movwls r7, #2818 @ 0xb02 │ │ │ │ vsubw.s8 q9, q0, d18 │ │ │ │ @ instruction: 0xf0020310 │ │ │ │ @ instruction: 0xe76dfff7 │ │ │ │ ... │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ ldrdeq r4, [r0], sl │ │ │ │ - eorseq r2, r5, r8, lsl #20 │ │ │ │ + eorseq r2, r5, r8, lsl fp │ │ │ │ @ instruction: 0xf64a2304 │ │ │ │ - vaddw.s8 , q0, d4 │ │ │ │ + vorr.i32 d22, #4 @ 0x00000004 │ │ │ │ ldrmi r0, [sl], -pc, lsr #2 │ │ │ │ movwls r1, #31427 @ 0x7ac3 │ │ │ │ @ instruction: 0xf0014618 │ │ │ │ - blls 0x319c34 │ │ │ │ + blls 0x319d34 │ │ │ │ tstcs r0, r0, lsr #12 │ │ │ │ movweq pc, #61475 @ 0xf023 @ │ │ │ │ @ instruction: 0xf0529305 │ │ │ │ - blls 0x29ac1c │ │ │ │ + blls 0x29ad1c │ │ │ │ andscs r4, r0, #34603008 @ 0x2100000 │ │ │ │ movwls r3, #39696 @ 0x9b10 │ │ │ │ @ instruction: 0x461c4618 │ │ │ │ - blx 0x5d6fce │ │ │ │ + blx 0x5d70ce │ │ │ │ movweq lr, #39688 @ 0x9b08 │ │ │ │ andcs r3, r3, fp, lsr #6 │ │ │ │ eorshi pc, ip, r5, asr #17 │ │ │ │ orreq lr, r3, #164, 22 @ 0x29000 │ │ │ │ streq pc, [r1], #-265 @ 0xfffffef7 │ │ │ │ andeq pc, pc, #35 @ 0x23 │ │ │ │ movweq pc, #4360 @ 0x1108 @ │ │ │ │ andcc r9, r4, #8, 4 @ 0x80000000 │ │ │ │ orreq lr, r3, #2048 @ 0x800 │ │ │ │ - bl 0x1ff808 │ │ │ │ + bl 0x1ff908 │ │ │ │ strtvs r0, [sl], #-1156 @ 0xfffffb7c │ │ │ │ andcs r9, r4, #335544320 @ 0x14000000 │ │ │ │ strtmi r6, [r1], -fp, lsr #9 │ │ │ │ @ instruction: 0xf8c523a0 │ │ │ │ @ instruction: 0x63ab9044 │ │ │ │ cmnvs ip, #0, 6 │ │ │ │ stc2l 0, cr15, [ip], #-128 @ 0xffffff80 │ │ │ │ movwcs fp, #12552 @ 0x3108 │ │ │ │ andcs r6, r4, #3 │ │ │ │ stmiane r1!, {r8, r9, sp} │ │ │ │ @ instruction: 0xf0202003 │ │ │ │ tstplt r8, r3, ror #24 @ p-variant is OBSOLETE │ │ │ │ - bls 0x17351d0 │ │ │ │ + bls 0x17352d0 │ │ │ │ andvs r4, r3, r3, lsl r4 │ │ │ │ andcs r2, r4, #0, 6 │ │ │ │ tstpeq r8, r4, lsl #2 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf0202003 │ │ │ │ tstplt r8, r7, asr ip @ p-variant is OBSOLETE │ │ │ │ andvs r2, r3, r4, lsl #6 │ │ │ │ andcs r2, r4, #0, 6 │ │ │ │ @@ -273206,35 +273272,35 @@ │ │ │ │ @ instruction: 0xf1042204 │ │ │ │ andcs r0, r3, r8, lsr #2 │ │ │ │ stc2 0, cr15, [r0], {32} │ │ │ │ movwcs fp, #33032 @ 0x8108 │ │ │ │ movwcs r6, #3 │ │ │ │ @ instruction: 0xf1042204 │ │ │ │ andcs r0, r3, ip, lsr #2 │ │ │ │ - blx 0xffed717a │ │ │ │ + blx 0xffed727a │ │ │ │ movwcs fp, #264 @ 0x108 │ │ │ │ movwcs r6, #3 │ │ │ │ @ instruction: 0xf1042204 │ │ │ │ andcs r0, r3, r0, lsr r1 │ │ │ │ - blx 0xffc5718e │ │ │ │ + blx 0xffc5728e │ │ │ │ movwcs fp, #37128 @ 0x9108 │ │ │ │ movwcs r6, #3 │ │ │ │ @ instruction: 0xf1042204 │ │ │ │ andcs r0, r3, r4, lsr r1 │ │ │ │ - blx 0xff9d71a2 │ │ │ │ - bvs 0xfec07544 │ │ │ │ + blx 0xff9d72a2 │ │ │ │ + bvs 0xfec07644 │ │ │ │ movwcs r6, #3 │ │ │ │ @ instruction: 0xf1042204 │ │ │ │ andcs r0, r3, r8, lsr r1 │ │ │ │ - blx 0xff7571b6 │ │ │ │ + blx 0xff7572b6 │ │ │ │ movwcs fp, #45320 @ 0xb108 │ │ │ │ movwcs r6, #3 │ │ │ │ @ instruction: 0xf1042204 │ │ │ │ andcs r0, r3, ip, lsr r1 │ │ │ │ - blx 0xff4d71ca │ │ │ │ + blx 0xff4d72ca │ │ │ │ tstlt r8, r3, lsl #13 │ │ │ │ ldc2l 1, cr15, [r2, #-596] @ 0xfffffdac │ │ │ │ andeq pc, r0, fp, asr #17 │ │ │ │ andcs r2, r4, #0, 6 │ │ │ │ cmppeq r0, r4, lsl #2 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf0202003 │ │ │ │ smlabtlt r8, r1, fp, pc @ │ │ │ │ @@ -273244,20 +273310,20 @@ │ │ │ │ @ instruction: 0xf0202003 │ │ │ │ @ instruction: 0x4683fbb7 │ │ │ │ @ instruction: 0xf195b118 │ │ │ │ @ instruction: 0xf8cbfcc3 │ │ │ │ movwcs r0, #0 │ │ │ │ @ instruction: 0xf1042204 │ │ │ │ andcs r0, r3, r8, asr #2 │ │ │ │ - blx 0xfebd7212 │ │ │ │ + blx 0xfebd7312 │ │ │ │ movwcs fp, #53512 @ 0xd108 │ │ │ │ movwcs r6, #3 │ │ │ │ @ instruction: 0xf1042204 │ │ │ │ andcs r0, r3, ip, asr #2 │ │ │ │ - blx 0xfe957226 │ │ │ │ + blx 0xfe957326 │ │ │ │ tstlt r8, r3, lsl #13 │ │ │ │ ldc2 1, cr15, [r4], #596 @ 0x254 │ │ │ │ andeq pc, r0, fp, asr #17 │ │ │ │ andcs r2, r4, #0, 6 │ │ │ │ cmppeq r0, r4, lsl #2 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf0202003 │ │ │ │ @ instruction: 0xb108fb93 │ │ │ │ @@ -273267,20 +273333,20 @@ │ │ │ │ @ instruction: 0xf0202003 │ │ │ │ strmi pc, [r3], r9, lsl #23 │ │ │ │ @ instruction: 0xf195b118 │ │ │ │ @ instruction: 0xf8cbfc8d │ │ │ │ movwcs r0, #0 │ │ │ │ @ instruction: 0xf1042204 │ │ │ │ andcs r0, r3, r8, asr r1 │ │ │ │ - blx 0x205726e │ │ │ │ + blx 0x205736e │ │ │ │ tstcs r0, #8, 2 │ │ │ │ movwcs r6, #3 │ │ │ │ @ instruction: 0xf1042204 │ │ │ │ andcs r0, r3, ip, asr r1 │ │ │ │ - blx 0x1dd7282 │ │ │ │ + blx 0x1dd7382 │ │ │ │ tstlt r8, r3, lsl #13 │ │ │ │ ldc2 7, cr15, [r2, #1016] @ 0x3f8 │ │ │ │ andeq pc, r0, fp, asr #17 │ │ │ │ andcs r2, r4, #0, 6 │ │ │ │ msreq SPSR_, r4, lsl #2 │ │ │ │ @ instruction: 0xf0202003 │ │ │ │ tstplt r8, r5, ror #22 @ p-variant is OBSOLETE │ │ │ │ @@ -273331,37 +273397,37 @@ │ │ │ │ andvs r2, r3, sl, lsl r3 │ │ │ │ andcs r2, r4, #0, 6 │ │ │ │ orreq pc, r4, r4, lsl #2 │ │ │ │ @ instruction: 0xf0202003 │ │ │ │ strmi pc, [r3], r3, lsl #22 │ │ │ │ @ instruction: 0xf7feb118 │ │ │ │ @ instruction: 0xf8cbfdc5 │ │ │ │ - blls 0x2db2ec │ │ │ │ - bleq 0xfe357700 │ │ │ │ + blls 0x2db3ec │ │ │ │ + bleq 0xfe357800 │ │ │ │ @ instruction: 0xf0402b00 │ │ │ │ movwcs r8, #169 @ 0xa9 │ │ │ │ ldrbmi r2, [r9], -r4, lsl #4 │ │ │ │ @ instruction: 0xf0202003 │ │ │ │ strdlt pc, [r8, -r1] │ │ │ │ andvs r2, r3, r1, lsr #6 │ │ │ │ movwcs r2, #516 @ 0x204 │ │ │ │ tsteq r2, fp, lsl #22 │ │ │ │ @ instruction: 0xf0202003 │ │ │ │ smlattlt r0, r7, sl, pc @ │ │ │ │ movwcs r6, #6 │ │ │ │ @ instruction: 0xf10b2204 │ │ │ │ andcs r0, r3, r8, lsl #2 │ │ │ │ - blx 0xff8d73a8 │ │ │ │ + blx 0xff8d74a8 │ │ │ │ movwcs fp, #264 @ 0x108 │ │ │ │ movwcs r6, #3 │ │ │ │ @ instruction: 0xf10b2204 │ │ │ │ andcs r0, r3, ip, lsl #2 │ │ │ │ - blx 0xff6573bc │ │ │ │ + blx 0xff6574bc │ │ │ │ movwcs fp, #264 @ 0x108 │ │ │ │ - blvs 0x1bf3350 │ │ │ │ + blvs 0x1bf3450 │ │ │ │ @ instruction: 0xf1c36baa │ │ │ │ ldrbmi r0, [fp], #-784 @ 0xfffffcf0 │ │ │ │ @ instruction: 0xf040429a │ │ │ │ stmdbls r8, {r1, r2, r5, r8, pc} │ │ │ │ andcs r2, r4, #0, 6 │ │ │ │ @ instruction: 0xf0202003 │ │ │ │ smlabtlt r8, r3, sl, pc @ │ │ │ │ @@ -273372,17 +273438,17 @@ │ │ │ │ movwcs fp, #24 │ │ │ │ ldrbmi r2, [r9], -r4, lsl #4 │ │ │ │ @ instruction: 0xf0202003 │ │ │ │ @ instruction: 0xb100fab3 │ │ │ │ strtmi r6, [r0], -r4 │ │ │ │ @ instruction: 0xf0203601 │ │ │ │ andcc pc, r1, r9, lsr fp @ │ │ │ │ - bleq 0x2577bc │ │ │ │ + bleq 0x2578bc │ │ │ │ ldrmi r4, [r0, #1028]! @ 0x404 │ │ │ │ - blls 0x2cfb4c │ │ │ │ + blls 0x2cfc4c │ │ │ │ orreq lr, r8, #3072 @ 0xc00 │ │ │ │ stmdbls r6, {r1, r2, r8, r9, ip, pc} │ │ │ │ andcs r2, r4, #0, 6 │ │ │ │ @ instruction: 0xf0202003 │ │ │ │ @ instruction: 0xb108fa9d │ │ │ │ andvs r2, r3, r0, lsl #6 │ │ │ │ svceq 0x0000f1b9 │ │ │ │ @@ -273393,137 +273459,137 @@ │ │ │ │ @ instruction: 0xf0202003 │ │ │ │ smlabblt r0, sp, sl, pc @ │ │ │ │ strtmi r6, [r0], -r4 │ │ │ │ @ instruction: 0xf0203601 │ │ │ │ andcc pc, r1, r3, lsl fp @ │ │ │ │ stmdaeq r4, {r3, r8, ip, sp, lr, pc} │ │ │ │ ldrmi r4, [r1, #1028]! @ 0x404 │ │ │ │ - blls 0x28fb98 │ │ │ │ + blls 0x28fc98 │ │ │ │ orreq lr, r9, #3072 @ 0xc00 │ │ │ │ stmdbls r5, {r0, r2, r8, r9, ip, pc} │ │ │ │ andcs r2, r4, #0, 6 │ │ │ │ @ instruction: 0xf0202003 │ │ │ │ tstplt r8, r7, ror sl @ p-variant is OBSOLETE │ │ │ │ andvs r2, r3, r0, lsl #6 │ │ │ │ @ instruction: 0xf8c79b08 │ │ │ │ mvnvs r3, ip, lsl #8 │ │ │ │ svceq 0x0000f1ba │ │ │ │ - bls 0x50f424 │ │ │ │ - blls 0x76cd50 │ │ │ │ + bls 0x50f524 │ │ │ │ + blls 0x76ce50 │ │ │ │ adcvs r6, fp, #42 @ 0x2a │ │ │ │ @ instruction: 0xf8acf124 │ │ │ │ - cmnpeq r5, #76546048 @ p-variant is OBSOLETE @ 0x4900000 │ │ │ │ + cmnpne r5, #76546048 @ p-variant is OBSOLETE @ 0x4900000 │ │ │ │ tstpeq r1, #192, 4 @ p-variant is OBSOLETE │ │ │ │ strtcc pc, [ip], #-2247 @ 0xfffff739 │ │ │ │ ldmdavs sl, {r2, r5, r6, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, pc, ror #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andcs sp, r0, ip, asr r1 │ │ │ │ tstcs r0, r1, ror r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ movwcs r4, #1625 @ 0x659 │ │ │ │ andcs r2, r3, r4, lsl #4 │ │ │ │ - blx 0x13574d4 │ │ │ │ + blx 0x13575d4 │ │ │ │ movwcs fp, #61704 @ 0xf108 │ │ │ │ movwcs r6, #3 │ │ │ │ @ instruction: 0xf1042204 │ │ │ │ andcs r0, r3, ip, lsl #3 │ │ │ │ - blx 0x10d74e8 │ │ │ │ - blls 0x30788c │ │ │ │ + blx 0x10d75e8 │ │ │ │ + blls 0x30798c │ │ │ │ @ instruction: 0xf1046003 │ │ │ │ @ instruction: 0xe7400b90 │ │ │ │ @ instruction: 0xac6b2a41 │ │ │ │ @ instruction: 0x46d3bf18 │ │ │ │ - bge 0x1c15bb4 │ │ │ │ - bge 0x1c95bb8 │ │ │ │ + bge 0x1c15cb4 │ │ │ │ + bge 0x1c95cb8 │ │ │ │ ldcge 4, cr15, [lr, #-508]! @ 0xfffffe04 │ │ │ │ tstpeq r3, r0, lsr #32 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf7fe4628 │ │ │ │ ldrbmi pc, [r3], r5, ror #16 @ │ │ │ │ rsbsge pc, ip, r5, asr #17 │ │ │ │ - bge 0x895bb0 │ │ │ │ + bge 0x895cb0 │ │ │ │ movwcs lr, #17714 @ 0x4532 │ │ │ │ - tstppl r0, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ + msrvs R8_usr, sl │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ ldrb r4, [r7, #-1562]! @ 0xfffff9e6 │ │ │ │ - tstppl ip, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ + msrvs R12_fiq, sl │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ ldrb r4, [r1, #-1562]! @ 0xfffff9e6 │ │ │ │ @ instruction: 0xf64a2304 │ │ │ │ - vorr.i32 d21, #4 @ 0x00000004 │ │ │ │ + vaddw.s8 q11, q0, d20 │ │ │ │ ldrmi r0, [sl], -pc, lsr #2 │ │ │ │ @ instruction: 0xf020e56a │ │ │ │ strtmi r0, [r8], -r3, lsl #2 │ │ │ │ @ instruction: 0xf846f7fe │ │ │ │ strmi sl, [r1], -pc, lsl #22 │ │ │ │ ldrmi r6, [r8], -fp, ror #15 │ │ │ │ @ instruction: 0xf7fe952e │ │ │ │ - blls 0xb595dc │ │ │ │ + blls 0xb596dc │ │ │ │ @ instruction: 0xf10d676b │ │ │ │ - blls 0xbde1d8 │ │ │ │ + blls 0xbde2d8 │ │ │ │ str r6, [fp, #-1963] @ 0xfffff855 │ │ │ │ - blx 0x1d57b6a │ │ │ │ + blx 0x1d57c6a │ │ │ │ @ instruction: 0xffc4f160 │ │ │ │ andge pc, r4, sp, asr #17 │ │ │ │ @ instruction: 0xf6404b30 │ │ │ │ stmdavs r1, {r1, r2, r3, r4, r9, sp, lr} │ │ │ │ tstls r0, fp, lsl #16 │ │ │ │ - asrscc pc, sl, #12 @ │ │ │ │ + bicmi pc, r0, sl, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ ldc2l 0, cr15, [r4, #292] @ 0x124 │ │ │ │ @ instruction: 0xf049980b │ │ │ │ @ instruction: 0xf04ffc0b │ │ │ │ @ instruction: 0xf16d30ff │ │ │ │ vmax.f32 , , │ │ │ │ vsubl.s8 , d0, d20 │ │ │ │ @ instruction: 0xf8d70296 │ │ │ │ andcs r5, r7, r8, lsr #8 │ │ │ │ @ instruction: 0xf18d6814 │ │ │ │ strtmi pc, [fp], -r7, lsr #26 │ │ │ │ mrscs r9, (UNDEF: 1) │ │ │ │ @ instruction: 0xf64b4620 │ │ │ │ - vrshr.s64 d16, d0, #64 │ │ │ │ + vsubl.s8 , d16, d16 │ │ │ │ @ instruction: 0xf19e022f │ │ │ │ @ instruction: 0xf04ff97f │ │ │ │ @ instruction: 0xf16d30ff │ │ │ │ @ instruction: 0xf160ffd5 │ │ │ │ @ instruction: 0xf64aff95 │ │ │ │ - vsubw.s8 , q0, d28 │ │ │ │ + vbic.i32 d22, #3072 @ 0x00000c00 │ │ │ │ movwls r0, #4911 @ 0x132f │ │ │ │ - asrscc pc, sl, #12 @ │ │ │ │ + bicmi pc, r0, sl, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ stmdage fp, {r1, fp, sp, lr} │ │ │ │ andls r4, r0, #20, 22 @ 0x5000 │ │ │ │ eorvs pc, r5, #64, 12 @ 0x4000000 │ │ │ │ ldc2l 0, cr15, [lr, #-292] @ 0xfffffedc │ │ │ │ ldrbmi r9, [r2], -fp, lsl #16 │ │ │ │ - bicsmi pc, r0, sl, asr #12 │ │ │ │ + mvnpl pc, sl, asr #12 │ │ │ │ teqpeq r3, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ stc2l 0, cr15, [sl, #292]! @ 0x124 │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ @ instruction: 0xffb6f16d │ │ │ │ - eorpl pc, r0, sl, asr #12 │ │ │ │ + eorsvs pc, r0, sl, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - blx 0xfd916e │ │ │ │ + blx 0xfefd926c │ │ │ │ @ instruction: 0xf16d4658 │ │ │ │ @ instruction: 0xf64affad │ │ │ │ - vsra.s64 d19, d16, #64 │ │ │ │ + vmla.f d20, d16, d0[0] │ │ │ │ @ instruction: 0xf64a012f │ │ │ │ - vaddl.s8 , d16, d0 │ │ │ │ - blmi 0x21b66c │ │ │ │ + vshr.s64 d22, d0, #64 │ │ │ │ + blmi 0x21b76c │ │ │ │ adcscs pc, r8, #64, 12 @ 0x4000000 │ │ │ │ - blx 0x14d7b5e │ │ │ │ + blx 0x14d7c5e │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - ldrshteq r2, [r5], -r8 │ │ │ │ - ldrshteq r3, [r5], -ip │ │ │ │ + eorseq r2, r5, r8, lsl #22 │ │ │ │ + eorseq r3, r5, ip, lsl #12 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec727cc │ │ │ │ + bl 0xfec728cc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [sp], -r8, ror #31 │ │ │ │ subcs r4, r8, #4, 12 @ 0x400000 │ │ │ │ stmibvs lr!, {r8, sp}^ │ │ │ │ stmia r2, {r0, r2, r3, r7, r8, ip, sp, lr, pc}^ │ │ │ │ strtvs r2, [r3], #-784 @ 0xfffffcf0 │ │ │ │ andcs r2, r4, #67108864 @ 0x4000000 │ │ │ │ @@ -273562,29 +273628,29 @@ │ │ │ │ rsbvs r6, r3, #43, 30 @ 0xac │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bdf8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec72888 │ │ │ │ + bl 0xfec72988 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46080ff8 │ │ │ │ - blx 0x145932c │ │ │ │ + @ instruction: 0xf9ccf726 │ │ │ │ @ instruction: 0x4008e8bd │ │ │ │ - mrclt 7, 1, APSR_nzcv, cr6, cr1, {2} │ │ │ │ + ldclt 7, cr15, [r6, #324]! @ 0x144 │ │ │ │ stmdble ip!, {r2, r8, fp, sp} │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec728a8 │ │ │ │ + bl 0xfec729a8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460c0ff0 │ │ │ │ ldrmi r4, [r6], -r5, lsl #12 │ │ │ │ ldrmi lr, [r0, lr]! │ │ │ │ mvnsvc pc, #82837504 @ 0x4f00000 │ │ │ │ - blle 0x6a56c0 │ │ │ │ + blle 0x6a57c0 │ │ │ │ andcc r8, r3, #2752512 @ 0x2a0000 │ │ │ │ adcmi r4, r3, #19 │ │ │ │ streq lr, [r3], #-2980 @ 0xfffff45c │ │ │ │ ldrmi sp, [sp], #-526 @ 0xfffffdf2 │ │ │ │ stmdble fp, {r2, sl, fp, sp} │ │ │ │ strtmi r8, [r8], -sl, lsr #16 │ │ │ │ svclt 0x008c2a03 │ │ │ │ @@ -273611,24 +273677,24 @@ │ │ │ │ tstcc r0, #12713984 @ 0xc20000 │ │ │ │ ldrmi r6, [r3], #-2258 @ 0xfffff72e │ │ │ │ mvnsle r4, #-1342177272 @ 0xb0000008 │ │ │ │ tstcs r0, r8, lsl #12 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ svclt 0x00004770 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec7294c │ │ │ │ + bl 0xfec72a4c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ strmi r2, [r4], -r1, lsl #6 │ │ │ │ andls r4, r1, #24, 12 @ 0x1800000 │ │ │ │ @ instruction: 0xf8c2f020 │ │ │ │ @ instruction: 0x4601b190 │ │ │ │ andls r9, r1, r1, lsl #20 │ │ │ │ @ instruction: 0xf6f44620 │ │ │ │ - stmdbls r1, {r3, r8, sl, fp, sp, lr, pc} │ │ │ │ + stmdbls r1, {r3, r7, sl, fp, sp, lr, pc} │ │ │ │ stmdahi fp, {sp} │ │ │ │ andlt r8, r2, r3, lsr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ andeq pc, sp, pc, rrx │ │ │ │ @@ -273644,31 +273710,31 @@ │ │ │ │ andcs sp, r0, fp, lsl #8 │ │ │ │ movwcs r2, #256 @ 0x100 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ andcs fp, r0, r8, lsl #26 │ │ │ │ movwcs r2, #256 @ 0x100 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf64a4770 │ │ │ │ - vshr.s64 d22, d12, #64 │ │ │ │ + vaddl.s8 , d16, d28 │ │ │ │ @ instruction: 0xf04e002f │ │ │ │ @ instruction: 0xe7ecfbb3 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec729e0 │ │ │ │ + bl 0xfec72ae0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460e0ff0 │ │ │ │ strmi fp, [r5], -r1, asr #2 │ │ │ │ stmdbpl r8!, {sl, sp} │ │ │ │ @ instruction: 0xffaef003 │ │ │ │ strcc r5, [r0], #296 @ 0x128 │ │ │ │ mvnsle r4, #180, 4 @ 0x4000000b │ │ │ │ tstcs r0, r0, lsr r6 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd70 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec72a10 │ │ │ │ + bl 0xfec72b10 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x468e0ff8 │ │ │ │ ldmdble r5, {r4, r8, fp, sp} │ │ │ │ stmdavs r1, {r2, r3, r7, r9, sl, lr} │ │ │ │ @ instruction: 0xf101290f │ │ │ │ svclt 0x008c0303 │ │ │ │ andcs r2, r1, #0, 4 │ │ │ │ @@ -273684,44 +273750,44 @@ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf5b2bd08 │ │ │ │ andsle r6, r0, #600 @ 0x258 │ │ │ │ cmppmi fp, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ stmdale r3, {r1, r3, r7, r9, lr} │ │ │ │ mvncc pc, r0, asr #4 │ │ │ │ smlabble sp, sl, r2, r4 │ │ │ │ - bl 0xfec2cdfc │ │ │ │ + bl 0xfec2cefc │ │ │ │ rscle r0, r9, #768 @ 0x300 │ │ │ │ svceq 0x0010f1bc │ │ │ │ @ instruction: 0x4670d8d1 │ │ │ │ @ instruction: 0xf6a2e7e5 │ │ │ │ @ instruction: 0xf5b10134 │ │ │ │ mvnsle r7, #388 @ 0x184 │ │ │ │ @ instruction: 0x63a8f64f │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ ldrbeq r6, [fp, #-2075] @ 0xfffff7e5 │ │ │ │ @ instruction: 0xf06fd407 │ │ │ │ tstcs r0, r5, lsl r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrmi fp, [r1], -r8, lsl #26 │ │ │ │ - sbcvs pc, r0, sl, asr #12 │ │ │ │ + sbcsvc pc, r0, sl, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - blx 0x12579ee │ │ │ │ + blx 0x1257aee │ │ │ │ svclt 0x0000e7ef │ │ │ │ stmdble r2, {r4, r8, fp, sp}^ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec72ac4 │ │ │ │ + bl 0xfec72bc4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x468c0ff8 │ │ │ │ strbmi r6, [r3, #-2051]! @ 0xfffff7fd │ │ │ │ andcs fp, r0, #148, 30 @ 0x250 │ │ │ │ - blcs 0x4e40dc │ │ │ │ + blcs 0x4e41dc │ │ │ │ @ instruction: 0xf042bf98 │ │ │ │ stmdblt sl!, {r0, r9} │ │ │ │ - bcs 0x17daec │ │ │ │ + bcs 0x17dbec │ │ │ │ mrcne 0, 4, sp, cr3, cr8, {0} │ │ │ │ stmdale r6, {r0, r8, r9, fp, sp} │ │ │ │ tstcs r0, r8, lsl #12 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf64fbd08 │ │ │ │ vsubw.s8 q11, q8, d24 │ │ │ │ @@ -273734,17 +273800,17 @@ │ │ │ │ @ instruction: 0xf0233303 │ │ │ │ strbmi r0, [r3, #-771]! @ 0xfffffcfd │ │ │ │ @ instruction: 0x0c03ebac │ │ │ │ ldrmi sp, [r8], #-738 @ 0xfffffd1e │ │ │ │ svceq 0x0010f1bc │ │ │ │ strmi sp, [r8], -lr, asr #17 │ │ │ │ @ instruction: 0x4611e7dd │ │ │ │ - rscvs pc, r8, sl, asr #12 │ │ │ │ + rscsvc pc, r8, sl, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - blx 0xd7a78 │ │ │ │ + blx 0xd7b78 │ │ │ │ strmi lr, [r8], -r2, ror #15 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -273761,119 +273827,119 @@ │ │ │ │ eorsle r2, r2, r1, lsl #20 │ │ │ │ stmdbcs r1, {r0, r4, r7, r9, sl, fp, ip} │ │ │ │ ldrtmi sp, [r0], -r8, lsl #16 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - bcs 0x4aa1e4 │ │ │ │ + bcs 0x4aa2e4 │ │ │ │ teqphi r6, r0, lsl #4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf012e8df │ │ │ │ eoreq r0, fp, fp, lsr #32 │ │ │ │ eoreq r0, fp, fp, lsr #32 │ │ │ │ addeq r0, r8, r8, lsl #1 │ │ │ │ teqeq r4, r8, lsl #1 │ │ │ │ ldrhteq r0, [sl], sl │ │ │ │ ldrheq r0, [r4, -sl]! │ │ │ │ ldrshteq r0, [sl], #10 │ │ │ │ @ instruction: 0xf8da00fa │ │ │ │ - ldrbeq r3, [pc, #-0] @ 0x11b9d0 │ │ │ │ + ldrbeq r3, [pc, #-0] @ 0x11bad0 │ │ │ │ cmpphi r8, r0, lsl #2 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf64f3203 │ │ │ │ @ instruction: 0x401373fc │ │ │ │ andle r4, r5, #281018368 @ 0x10c00000 │ │ │ │ stmdaeq r3, {r3, r5, r7, r8, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf1b84499 │ │ │ │ ldmdale fp, {r0, r1, r8, r9, sl, fp} │ │ │ │ movwcc r6, #14371 @ 0x3823 │ │ │ │ movweq pc, #12323 @ 0x3023 @ │ │ │ │ sbcle r4, sl, #-1342177270 @ 0xb000000a │ │ │ │ ldrmi r1, [ip], #-2797 @ 0xfffff513 │ │ │ │ ldmle r6!, {r4, r8, sl, fp, sp} │ │ │ │ - blcs 0x915918 │ │ │ │ + blcs 0x915a18 │ │ │ │ @ instruction: 0xf1a3d9f3 │ │ │ │ @ instruction: 0xf1b80820 │ │ │ │ stmible lr!, {r0, r1, r8, r9, sl, fp}^ │ │ │ │ - bvs 0xfeb59350 │ │ │ │ - bcs 0xfe6d8518 │ │ │ │ - blvc 0xfe498348 │ │ │ │ - bleq 0x598520 │ │ │ │ + bvs 0xfeb59450 │ │ │ │ + bcs 0xfe6d8618 │ │ │ │ + bleq 0xfe499448 │ │ │ │ + bleq 0x598620 │ │ │ │ stmdbeq r0!, {r2, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x2000f8b9 │ │ │ │ ldrmi r2, [r3], -r3, lsl #20 │ │ │ │ smlabbcs r0, ip, pc, fp @ │ │ │ │ strbmi r2, [r2, #-257] @ 0xfffffeff │ │ │ │ @ instruction: 0xf041bf88 │ │ │ │ stmdbcs r0, {r0, r8} │ │ │ │ @ instruction: 0xf8b9d1d6 │ │ │ │ vld4.8 {d1-d4}, [r1], r2 │ │ │ │ stmdacc r4, {r6, lr} │ │ │ │ ldmle lr!, {r0, r3, r4, fp, sp} │ │ │ │ @ instruction: 0xf857a701 │ │ │ │ svclt 0x0000f020 │ │ │ │ - @ instruction: 0x0011b9d1 │ │ │ │ - andseq fp, r1, r7, asr #19 │ │ │ │ - andseq fp, r1, r7, asr #19 │ │ │ │ - andseq fp, r1, r7, asr #19 │ │ │ │ - andseq fp, r1, r7, asr #19 │ │ │ │ - andseq fp, r1, r7, asr #19 │ │ │ │ - andseq fp, r1, r7, asr #19 │ │ │ │ - andseq fp, r1, r7, asr #19 │ │ │ │ - andseq fp, r1, r7, asr #19 │ │ │ │ - @ instruction: 0x0011b9d1 │ │ │ │ - andseq fp, r1, r7, asr #19 │ │ │ │ - andseq fp, r1, r7, asr #19 │ │ │ │ - andseq fp, r1, r7, asr #19 │ │ │ │ - andseq fp, r1, r7, asr #19 │ │ │ │ - andseq fp, r1, r7, asr #19 │ │ │ │ - andseq fp, r1, r7, asr #19 │ │ │ │ - andseq fp, r1, r7, asr #19 │ │ │ │ - andseq fp, r1, r7, asr #19 │ │ │ │ - andseq fp, r1, r7, asr #19 │ │ │ │ - andseq fp, r1, r7, asr #19 │ │ │ │ - andseq fp, r1, r7, asr #19 │ │ │ │ - andseq fp, r1, r7, asr #19 │ │ │ │ - andseq fp, r1, r7, lsl ip │ │ │ │ - andseq fp, r1, r7, asr #19 │ │ │ │ - andseq fp, r1, r7, asr #19 │ │ │ │ - @ instruction: 0x0011b9d1 │ │ │ │ + @ instruction: 0x0011bad1 │ │ │ │ + andseq fp, r1, r7, asr #21 │ │ │ │ + andseq fp, r1, r7, asr #21 │ │ │ │ + andseq fp, r1, r7, asr #21 │ │ │ │ + andseq fp, r1, r7, asr #21 │ │ │ │ + andseq fp, r1, r7, asr #21 │ │ │ │ + andseq fp, r1, r7, asr #21 │ │ │ │ + andseq fp, r1, r7, asr #21 │ │ │ │ + andseq fp, r1, r7, asr #21 │ │ │ │ + @ instruction: 0x0011bad1 │ │ │ │ + andseq fp, r1, r7, asr #21 │ │ │ │ + andseq fp, r1, r7, asr #21 │ │ │ │ + andseq fp, r1, r7, asr #21 │ │ │ │ + andseq fp, r1, r7, asr #21 │ │ │ │ + andseq fp, r1, r7, asr #21 │ │ │ │ + andseq fp, r1, r7, asr #21 │ │ │ │ + andseq fp, r1, r7, asr #21 │ │ │ │ + andseq fp, r1, r7, asr #21 │ │ │ │ + andseq fp, r1, r7, asr #21 │ │ │ │ + andseq fp, r1, r7, asr #21 │ │ │ │ + andseq fp, r1, r7, asr #21 │ │ │ │ + andseq fp, r1, r7, asr #21 │ │ │ │ + andseq fp, r1, r7, lsl sp │ │ │ │ + andseq fp, r1, r7, asr #21 │ │ │ │ + andseq fp, r1, r7, asr #21 │ │ │ │ + @ instruction: 0x0011bad1 │ │ │ │ ldmible r6, {r0, r1, r2, r4, r8, r9, fp, sp} │ │ │ │ ldreq pc, [r8, -r3, lsr #3] │ │ │ │ ldmible r2, {r0, r1, r8, r9, sl, fp, sp} │ │ │ │ stmibvs r8!, {r0, r1, r2, r3, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ ldmibcs r6, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ ldmdaeq r8, {r2, r8, ip, sp, lr, pc} │ │ │ │ movwcc lr, #12299 @ 0x300b │ │ │ │ rscsvc pc, ip, #82837504 @ 0x4f00000 │ │ │ │ addsmi r4, r7, #26 │ │ │ │ streq lr, [r2, -r7, lsr #23] │ │ │ │ ldrmi sp, [r0], #2434 @ 0x982 │ │ │ │ @ instruction: 0xf67f2f03 │ │ │ │ @ instruction: 0xf8b8af7f │ │ │ │ addsmi r3, pc, #0 │ │ │ │ - blcs 0x20b798 │ │ │ │ + blcs 0x20b898 │ │ │ │ svcge 0x0078f67f │ │ │ │ @ instruction: 0x1002f8b8 │ │ │ │ - bcs 0x16342c │ │ │ │ + bcs 0x16352c │ │ │ │ @ instruction: 0xf8d9d9e7 │ │ │ │ ldrbeq r2, [r0, #-0] │ │ │ │ - @ instruction: 0xf64ad5e3 │ │ │ │ - vmov.i32 , #4 @ 0x00000004 │ │ │ │ + vrshl.s8 , , │ │ │ │ + vmla.i d16, d0, d0[5] │ │ │ │ @ instruction: 0xf04e002f │ │ │ │ @ instruction: 0xf8b8fa11 │ │ │ │ ldrb r3, [sl, r0] │ │ │ │ @ instruction: 0xf67f2b1b │ │ │ │ @ instruction: 0xf1a3af64 │ │ │ │ svccs 0x0003071c │ │ │ │ svcge 0x005ff67f │ │ │ │ - bvs 0xfeb59470 │ │ │ │ - bcs 0xfe6d8638 │ │ │ │ + bvs 0xfeb59570 │ │ │ │ + bcs 0xfe6d8738 │ │ │ │ ldmdaeq ip, {r2, r8, ip, sp, lr, pc} │ │ │ │ ldmdbeq r6!, {r3, r6, r9, ip, sp, lr, pc}^ │ │ │ │ - blx 0xb93b84 │ │ │ │ + blx 0xb93c84 │ │ │ │ ldrbeq pc, [r0, r1, lsl #4] @ │ │ │ │ movwcc sp, #13597 @ 0x351d │ │ │ │ rscsvc pc, ip, #82837504 @ 0x4f00000 │ │ │ │ adcsmi r4, sl, #26 │ │ │ │ streq lr, [r2, -r7, lsr #23] │ │ │ │ svcge 0x0048f4bf │ │ │ │ svccs 0x00034490 │ │ │ │ @@ -273884,16 +273950,16 @@ │ │ │ │ svclt 0x00982b03 │ │ │ │ andeq pc, r1, #66 @ 0x42 │ │ │ │ @ instruction: 0xf47f2a00 │ │ │ │ @ instruction: 0xf8b8af37 │ │ │ │ stmdbcs pc, {r1, ip} @ │ │ │ │ @ instruction: 0xf8dad9dd │ │ │ │ ldrbeq r2, [r2, #-0] │ │ │ │ - @ instruction: 0xf64ad5dd │ │ │ │ - vshr.s64 d23, d4, #64 │ │ │ │ + vqrshl.s8 , , │ │ │ │ + vaddl.s8 q8, d16, d20 │ │ │ │ @ instruction: 0xf04e002f │ │ │ │ @ instruction: 0xf8b8f9d1 │ │ │ │ ldrb r3, [r4, r0] │ │ │ │ @ instruction: 0xf67f2b1b │ │ │ │ @ instruction: 0xf1a3af24 │ │ │ │ svccs 0x0003071c │ │ │ │ svcge 0x001ff67f │ │ │ │ @@ -273913,48 +273979,48 @@ │ │ │ │ svclt 0x00982b03 │ │ │ │ andeq pc, r1, #66 @ 0x42 │ │ │ │ @ instruction: 0xf47f2a00 │ │ │ │ @ instruction: 0xf8b8aefd │ │ │ │ stmdbcs r4, {r1, ip} │ │ │ │ @ instruction: 0xf8d9d9e1 │ │ │ │ ldrbeq r2, [r2, #-0] │ │ │ │ - @ instruction: 0xf64ad5dd │ │ │ │ - vmvn.i32 , #4 @ 0x00000004 │ │ │ │ + vqrshl.s8 , , │ │ │ │ + vaddl.s8 q8, d16, d4 │ │ │ │ @ instruction: 0xf04e002f │ │ │ │ @ instruction: 0xf8b8f997 │ │ │ │ ldrb r3, [r4, r0] │ │ │ │ subseq pc, lr, pc, rrx │ │ │ │ - bcs 0x255704 │ │ │ │ + bcs 0x255804 │ │ │ │ @ instruction: 0xf109d93b │ │ │ │ and r0, lr, r4, lsl #14 │ │ │ │ ldrdeq pc, [r0], -sl │ │ │ │ strtle r0, [r2], #-1344 @ 0xfffffac0 │ │ │ │ @ instruction: 0xf64f3103 │ │ │ │ strdmi r7, [sl], -ip │ │ │ │ - bl 0xfe9ec684 │ │ │ │ + bl 0xfe9ec784 │ │ │ │ ldmdble r7, {r1, r8, r9} │ │ │ │ - blcs 0x22cc9c │ │ │ │ + blcs 0x22cd9c │ │ │ │ ldmdahi r9!, {r2, r4, r8, fp, ip, lr, pc} │ │ │ │ svclt 0x0028428b │ │ │ │ stmdble pc, {r0, r1, r8, fp, sp} @ │ │ │ │ vld2.16 {d8-d9}, [r2 :256], sl │ │ │ │ stmdacs sl, {r6, lr} │ │ │ │ ldrbmi sp, [sl], -r6, ror #3 │ │ │ │ movwls r1, #7480 @ 0x1d38 │ │ │ │ ldc2 7, cr15, [lr, #-1020] @ 0xfffffc04 │ │ │ │ @ instruction: 0xf47f2800 │ │ │ │ ldmdahi r9!, {r0, r1, r6, r7, r9, sl, fp, sp, pc} │ │ │ │ ldrb r9, [pc, r1, lsl #22] │ │ │ │ @ instruction: 0x2000f8b9 │ │ │ │ @ instruction: 0x4611e6b0 │ │ │ │ - andvc pc, ip, sl, asr #12 │ │ │ │ + andseq pc, ip, fp, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf04e9301 │ │ │ │ ubfx pc, sp, #18, #17 │ │ │ │ - eorsvc pc, r0, sl, asr #12 │ │ │ │ + subeq pc, r0, fp, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf956f04e │ │ │ │ @ instruction: 0x2000f8b9 │ │ │ │ andcs lr, r4, #165675008 @ 0x9e00000 │ │ │ │ svclt 0x0000e69c │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -273969,92 +274035,92 @@ │ │ │ │ stmdavs lr!, {r4, r8, fp, ip, lr, pc} │ │ │ │ svclt 0x009442a6 │ │ │ │ movwcs r2, #4864 @ 0x1300 │ │ │ │ svclt 0x00982e0f │ │ │ │ movweq pc, #4163 @ 0x1043 @ │ │ │ │ stmiahi fp!, {r0, r1, r3, r5, r8, fp, ip, sp, pc} │ │ │ │ eorle r2, sp, r1, lsl #22 │ │ │ │ - bcs 0x16374c │ │ │ │ + bcs 0x16384c │ │ │ │ @ instruction: 0x4656d811 │ │ │ │ - blmi 0xfe3ed5ac │ │ │ │ - blls 0x675d58 │ │ │ │ + blmi 0xfe3ed6ac │ │ │ │ + blls 0x675e58 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xf0400300 │ │ │ │ andslt r8, r7, r9, asr r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ - blcc 0x53fccc │ │ │ │ + blcc 0x53fdcc │ │ │ │ vqdmulh.s d2, d0, d14 │ │ │ │ ldm pc, {r1, r2, r4, r5, r6, r8, pc}^ @ │ │ │ │ subseq pc, r3, r3, lsl r0 @ │ │ │ │ subseq r0, r3, r3, asr r0 │ │ │ │ rsceq r0, ip, r4, ror r1 │ │ │ │ rsceq r0, ip, ip, ror #1 │ │ │ │ teqeq r4, r4, ror r1 │ │ │ │ teqeq r4, r4, lsr r1 │ │ │ │ andseq r0, lr, r4, ror r1 │ │ │ │ andseq r0, lr, lr, lsl r0 │ │ │ │ stcls 6, cr4, [sp, #-680] @ 0xfffffd58 │ │ │ │ strvs lr, [fp], #-2525 @ 0xfffff623 │ │ │ │ @ instruction: 0xf0231cf3 │ │ │ │ adcmi r0, r3, #201326592 @ 0xc000000 │ │ │ │ - bne 0xffa50884 │ │ │ │ + bne 0xffa50984 │ │ │ │ ldccs 4, cr4, [r0], {29} │ │ │ │ @ instruction: 0x4656d8bb │ │ │ │ cdpcs 7, 1, cr14, cr11, cr10, {6} │ │ │ │ @ instruction: 0xf1a6d9f2 │ │ │ │ @ instruction: 0xf1b8081c │ │ │ │ stmible sp!, {r2, r8, r9, sl, fp}^ │ │ │ │ - blvs 0xfeb596a0 │ │ │ │ - blcs 0xfe6d8868 │ │ │ │ + blvs 0xfeb597a0 │ │ │ │ + blcs 0xfe6d8968 │ │ │ │ ldmdbeq ip, {r0, r2, r8, ip, sp, lr, pc} │ │ │ │ strcc lr, [r3, -fp] │ │ │ │ mvnsvc pc, #82837504 @ 0x4f00000 │ │ │ │ strbmi r4, [r3, #-59] @ 0xffffffc5 │ │ │ │ - bl 0xfeb508fc │ │ │ │ + bl 0xfeb509fc │ │ │ │ ldrmi r0, [r9], #2051 @ 0x803 │ │ │ │ svceq 0x0004f1b8 │ │ │ │ @ instruction: 0xf8b9d9da │ │ │ │ svccs 0x00037000 │ │ │ │ movwcs fp, #3980 @ 0xf8c │ │ │ │ strbmi r2, [r7, #-769] @ 0xfffffcff │ │ │ │ @ instruction: 0xf043bf88 │ │ │ │ - blcs 0x11c9a0 │ │ │ │ + blcs 0x11caa0 │ │ │ │ @ instruction: 0xf8b9d1ce │ │ │ │ stmdbcs r4, {r1, ip} │ │ │ │ @ instruction: 0xf8dbd9e3 │ │ │ │ ldrbeq r3, [fp, #-0] │ │ │ │ vqrshl.s8 , , │ │ │ │ - vshr.s64 , q0, #64 │ │ │ │ + vmla.i d18, d16, d0[4] │ │ │ │ @ instruction: 0xf04e002f │ │ │ │ ldrb pc, [r8, r1, asr #17] @ │ │ │ │ ldmible sp!, {r0, r1, r2, r3, r4, r9, sl, fp, sp} │ │ │ │ msreq CPSR_, #-2147483607 @ 0x80000029 │ │ │ │ ldmible r9!, {r2, r8, r9, fp, sp} │ │ │ │ stmdbeq r0!, {r0, r2, r8, ip, sp, lr, pc} │ │ │ │ - blvs 0xfeb5970c │ │ │ │ - blcs 0xfe6d88d4 │ │ │ │ + blvs 0xfeb5980c │ │ │ │ + blcs 0xfe6d89d4 │ │ │ │ andsmi pc, sp, #73400320 @ 0x4600000 │ │ │ │ rscspl pc, sl, #192, 12 @ 0xc000000 │ │ │ │ - cdpne 2, 3, cr15, cr4, cr11, {2} │ │ │ │ + cdpcs 2, 4, cr15, cr4, cr11, {2} │ │ │ │ cdpeq 2, 2, cr15, cr15, cr0, {6} │ │ │ │ strls r9, [sp, #-515] @ 0xfffffdfd │ │ │ │ - rsbsne pc, r4, #-1342177276 @ 0xb0000004 │ │ │ │ + addcs pc, r4, #-1342177276 @ 0xb0000004 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ @ instruction: 0x46554698 │ │ │ │ stmib sp, {r1, r3, r9, ip, pc}^ │ │ │ │ @ instruction: 0xf8cd640b │ │ │ │ eor lr, r6, r4, lsr #32 │ │ │ │ vqrdmlah.s d18, d0, d4 │ │ │ │ @ instruction: 0xf1a380ff │ │ │ │ andcs r0, r1, #21 │ │ │ │ @ instruction: 0xf6474082 │ │ │ │ andmi r7, r2, #69 @ 0x45 │ │ │ │ - blcs 0x6d0240 │ │ │ │ + blcs 0x6d0340 │ │ │ │ eorshi pc, r7, #0 │ │ │ │ @ instruction: 0xf0002b1a │ │ │ │ @ instruction: 0xf8db8199 │ │ │ │ ldrbeq r3, [sl, #-0] │ │ │ │ @ instruction: 0x83b5f100 │ │ │ │ @ instruction: 0xf64f3603 │ │ │ │ ldrshtmi r7, [r3], -ip │ │ │ │ @@ -274069,24 +274135,24 @@ │ │ │ │ svclt 0x008c4634 │ │ │ │ movwcs r2, #4864 @ 0x1300 │ │ │ │ svclt 0x00884546 │ │ │ │ movweq pc, #4163 @ 0x1043 @ │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ @ instruction: 0xf8b9af65 │ │ │ │ vld4.8 {d1-d4}, [r1], r2 │ │ │ │ - blcs 0x9ecb74 │ │ │ │ - blcc 0xa93588 │ │ │ │ + blcs 0x9ecc74 │ │ │ │ + blcc 0xa93688 │ │ │ │ ldmle r2, {r0, r1, r3, r4, r8, r9, fp, sp}^ │ │ │ │ stmdals r3, {r0, r9, sp} │ │ │ │ andmi r4, r2, #154 @ 0x9a │ │ │ │ - blcs 0x5105d0 │ │ │ │ + blcs 0x5106d0 │ │ │ │ addshi pc, r6, #0 │ │ │ │ bicle r2, r8, r6, lsl #22 │ │ │ │ svclt 0x00882e04 │ │ │ │ - beq 0x2582bc │ │ │ │ + beq 0x2583bc │ │ │ │ cmn sl, #655360 @ 0xa0000 │ │ │ │ @ instruction: 0xf64f3703 │ │ │ │ ldrshtmi r7, [fp], -ip │ │ │ │ sbcle r4, r1, #805306378 @ 0x3000000a │ │ │ │ ldrmi r1, [sl], #2788 @ 0xae4 │ │ │ │ ldmible sp!, {r2, sl, fp, sp} │ │ │ │ @ instruction: 0x7000f8ba │ │ │ │ @@ -274097,15 +274163,15 @@ │ │ │ │ @ instruction: 0xd1b12b00 │ │ │ │ @ instruction: 0x1002f8ba │ │ │ │ mvnsvc pc, #82837504 @ 0x4f00000 │ │ │ │ andsmi r1, r3, sl, lsl #29 │ │ │ │ rscle r2, r1, r0, lsl #22 │ │ │ │ ldrdcc pc, [r0], -fp │ │ │ │ ldrble r0, [sp, #1371] @ 0x55b │ │ │ │ - rscseq pc, r4, fp, asr #4 │ │ │ │ + andcs pc, r4, fp, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf828f04e │ │ │ │ mrccs 7, 0, lr, cr7, cr6, {6} │ │ │ │ svcge 0x0024f67f │ │ │ │ ldmdaeq r8, {r1, r2, r5, r7, r8, ip, sp, lr, pc} │ │ │ │ svceq 0x0004f1b8 │ │ │ │ svcge 0x001ef67f │ │ │ │ @@ -274115,35 +274181,35 @@ │ │ │ │ @ instruction: 0xf64f4625 │ │ │ │ vaddhn.i16 d22, q8, q12 │ │ │ │ mul pc, r6, r4 @ │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ @ instruction: 0xf64f3703 │ │ │ │ ldrshtmi r7, [fp], -ip │ │ │ │ @ instruction: 0xf0804543 │ │ │ │ - bl 0xfeb3c91c │ │ │ │ + bl 0xfeb3ca1c │ │ │ │ ldrmi r0, [r9], #2051 @ 0x803 │ │ │ │ svceq 0x0004f1b8 │ │ │ │ rsbshi pc, r5, #64, 4 │ │ │ │ @ instruction: 0x7000f8b9 │ │ │ │ svclt 0x00944547 │ │ │ │ movwcs r2, #4864 @ 0x1300 │ │ │ │ svclt 0x00982f03 │ │ │ │ movweq pc, #4163 @ 0x1043 @ │ │ │ │ @ instruction: 0xf0402b00 │ │ │ │ @ instruction: 0xf8b98268 │ │ │ │ cdpne 0, 4, cr1, cr11, cr2, {0} │ │ │ │ - blcs 0x3c89c8 │ │ │ │ - blx 0xc11f6c │ │ │ │ + blcs 0x3c8ac8 │ │ │ │ + blx 0xc1206c │ │ │ │ ldrbeq pc, [fp, r3, lsl #6] @ │ │ │ │ stmdavs r3!, {r1, r3, r4, r6, r7, sl, ip, lr, pc} │ │ │ │ ldrble r0, [r7, #1368] @ 0x558 │ │ │ │ - adcsne pc, r4, fp, asr #4 │ │ │ │ + sbccs pc, r4, fp, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf04d9200 │ │ │ │ - bls 0x15bf00 │ │ │ │ + bls 0x15c000 │ │ │ │ cdpcs 7, 1, cr14, cr11, cr14, {6} │ │ │ │ mrcge 6, 6, APSR_nzcv, cr12, cr15, {3} │ │ │ │ ldmdaeq ip, {r1, r2, r5, r7, r8, ip, sp, lr, pc} │ │ │ │ svceq 0x0004f1b8 │ │ │ │ mrcge 6, 6, APSR_nzcv, cr6, cr15, {3} │ │ │ │ ldmdbeq ip, {r0, r2, r8, ip, sp, lr, pc} │ │ │ │ vmin.s8 q10, , │ │ │ │ @@ -274153,64 +274219,64 @@ │ │ │ │ vaddhn.i16 d22, q8, q12 │ │ │ │ muls r1, r6, r4 │ │ │ │ vpmax.s8 d15, d1, d27 │ │ │ │ ldrle r0, [r8, #-2000] @ 0xfffff830 │ │ │ │ @ instruction: 0xf64f3703 │ │ │ │ ldrshtmi r7, [sl], -ip │ │ │ │ vqrshl.s8 d20, d0, d16 │ │ │ │ - bl 0xfeb3c874 │ │ │ │ + bl 0xfeb3c974 │ │ │ │ ldrmi r0, [r1], #2050 @ 0x802 │ │ │ │ svceq 0x0004f1b8 │ │ │ │ eorhi pc, r5, #64, 4 │ │ │ │ @ instruction: 0x7000f8b9 │ │ │ │ svclt 0x002845b8 │ │ │ │ vmax.f32 d18, d0, d3 │ │ │ │ @ instruction: 0xf8b9821e │ │ │ │ ldmdbcs r4, {r1, ip} │ │ │ │ stmdavs r2!, {r1, r5, r6, r7, r8, fp, ip, lr, pc} │ │ │ │ strble r0, [r3, #1362]! @ 0x552 │ │ │ │ - rscsne pc, r8, fp, asr #4 │ │ │ │ + andcc pc, r8, fp, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf04d9300 │ │ │ │ - blls 0x15be80 │ │ │ │ + blls 0x15bf80 │ │ │ │ @ instruction: 0xf06fe7da │ │ │ │ @ instruction: 0xe6720015 │ │ │ │ - blcs 0x56ac0c │ │ │ │ + blcs 0x56ad0c │ │ │ │ svcge 0x000bf63f │ │ │ │ @ instruction: 0xf63f2b11 │ │ │ │ andge sl, r1, #8, 30 │ │ │ │ @ instruction: 0xf023f852 │ │ │ │ - andseq fp, r1, r9, lsr #28 │ │ │ │ - andseq fp, r1, r9, lsr #28 │ │ │ │ - andseq fp, r1, r9, lsr #28 │ │ │ │ - andseq fp, r1, r9, lsr #28 │ │ │ │ - andseq fp, r1, r9, lsr #28 │ │ │ │ - andseq fp, r1, r9, lsr #28 │ │ │ │ - andseq fp, r1, r9, lsr #28 │ │ │ │ - andseq fp, r1, pc, lsl lr │ │ │ │ - andseq fp, r1, pc, lsl lr │ │ │ │ - andseq fp, r1, r9, lsr #28 │ │ │ │ - andseq fp, r1, pc, lsl lr │ │ │ │ - andseq fp, r1, pc, lsl lr │ │ │ │ - andseq fp, r1, r9, lsr #28 │ │ │ │ - andseq fp, r1, r9, lsr #28 │ │ │ │ - andseq fp, r1, r9, lsr #28 │ │ │ │ - andseq fp, r1, r9, lsr #28 │ │ │ │ - andseq fp, r1, r9, lsr #28 │ │ │ │ - andseq ip, r1, sp, asr r0 │ │ │ │ + andseq fp, r1, r9, lsr #30 │ │ │ │ + andseq fp, r1, r9, lsr #30 │ │ │ │ + andseq fp, r1, r9, lsr #30 │ │ │ │ + andseq fp, r1, r9, lsr #30 │ │ │ │ + andseq fp, r1, r9, lsr #30 │ │ │ │ + andseq fp, r1, r9, lsr #30 │ │ │ │ + andseq fp, r1, r9, lsr #30 │ │ │ │ + andseq fp, r1, pc, lsl pc │ │ │ │ + andseq fp, r1, pc, lsl pc │ │ │ │ + andseq fp, r1, r9, lsr #30 │ │ │ │ + andseq fp, r1, pc, lsl pc │ │ │ │ + andseq fp, r1, pc, lsl pc │ │ │ │ + andseq fp, r1, r9, lsr #30 │ │ │ │ + andseq fp, r1, r9, lsr #30 │ │ │ │ + andseq fp, r1, r9, lsr #30 │ │ │ │ + andseq fp, r1, r9, lsr #30 │ │ │ │ + andseq fp, r1, r9, lsr #30 │ │ │ │ + andseq ip, r1, sp, asr r1 │ │ │ │ cdpcs 3, 0, cr2, cr4, cr0, {0} │ │ │ │ tstcc r1, #3358720 @ 0x334000 │ │ │ │ tstcc r3, #3358720 @ 0x334000 │ │ │ │ addshi pc, r1, #64, 4 │ │ │ │ streq pc, [r4, -r9, lsl #2] │ │ │ │ andsls pc, ip, sp, asr #17 │ │ │ │ - @ instruction: 0xf64a469a │ │ │ │ - @ instruction: 0xf2c079b4 │ │ │ │ - @ instruction: 0xf64a092f │ │ │ │ - @ instruction: 0xf2c07cdc │ │ │ │ + vmin.s8 d20, d27, d10 │ │ │ │ + vmul.f d16, d16, d0[1] │ │ │ │ + vmla.i8 d16, d11, d31 │ │ │ │ + vqdmulh.s d16, d16, d0[7] │ │ │ │ movwls r0, #11311 @ 0x2c2f │ │ │ │ movwcc lr, #2509 @ 0x9cd │ │ │ │ stmdavs r5, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ andsgt pc, r0, sp, asr #17 │ │ │ │ ldmdahi lr!, {r3, r8, sl, ip, pc} │ │ │ │ ldrtmi r2, [r0], r3, lsl #28 │ │ │ │ movwcs fp, #3980 @ 0xf8c │ │ │ │ @@ -274223,63 +274289,63 @@ │ │ │ │ strne pc, [r3], -r3 │ │ │ │ eorseq r4, r2, r7, lsl #12 │ │ │ │ movwls r1, #3387 @ 0xd3b │ │ │ │ movwls r1, #7987 @ 0x1f33 │ │ │ │ @ instruction: 0xf64f3603 │ │ │ │ ldrshtmi r7, [r3], -ip │ │ │ │ andle r4, r3, #805306378 @ 0x3000000a │ │ │ │ - ldrmi r1, [pc], #-2788 @ 0x11c0dc │ │ │ │ + ldrmi r1, [pc], #-2788 @ 0x11c1dc │ │ │ │ ldmle ip, {r2, sl, fp, sp}^ │ │ │ │ stmdavs r5, {r0, r2, r3, r4, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ strls lr, [r7, #-2525] @ 0xfffff623 │ │ │ │ - bls 0x195b6c │ │ │ │ + bls 0x195c6c │ │ │ │ stmdals r0, {r0, r3, r6, r9, sl, lr} │ │ │ │ @ instruction: 0xf8b6f18d │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ - bls 0x17c838 │ │ │ │ + bls 0x17c938 │ │ │ │ stmdals r0, {r2, r8, fp, ip, pc} │ │ │ │ @ instruction: 0xf8aef18d │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ @ instruction: 0xf8db81fa │ │ │ │ ldrbeq r3, [sp, #-0] │ │ │ │ stmdbls r0, {r2, r3, r4, r6, r7, r8, sl, ip, lr, pc} │ │ │ │ - andeq pc, r0, fp, asr #4 │ │ │ │ + andsne pc, r0, fp, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xff0ef04d │ │ │ │ - bls 0x1d6074 │ │ │ │ + bls 0x1d6174 │ │ │ │ ldrbmi r4, [r0], -r9, asr #12 │ │ │ │ @ instruction: 0xf89af18d │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ @ instruction: 0xf8db817c │ │ │ │ ldrbeq r3, [sp, #-0] │ │ │ │ ldrbmi sp, [r1], -r8, asr #11 │ │ │ │ - subeq pc, r4, fp, asr #4 │ │ │ │ + subsne pc, r4, fp, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ cdp2 0, 15, cr15, cr10, cr13, {2} │ │ │ │ svcne 0x0033e7c0 │ │ │ │ - beq 0x25856c │ │ │ │ + beq 0x25866c │ │ │ │ ldr r9, [fp, r2, lsl #6]! │ │ │ │ vceq.f32 d18, d0, d4 │ │ │ │ @ instruction: 0xf109821c │ │ │ │ vabd.s8 d16, d11, d4 │ │ │ │ - vrshr.s64 d16, d4, #64 │ │ │ │ + vsubl.s8 , d16, d20 │ │ │ │ strls r0, [r4, #-559] @ 0xfffffdd1 │ │ │ │ stmdacs r1, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ ssatmi r4, #28, sp, asr #12 │ │ │ │ ands r4, r7, r7, lsr r6 │ │ │ │ subsle r2, r1, sl, lsl #18 │ │ │ │ ldrbeq r6, [r2, #-2090] @ 0xfffff7d6 │ │ │ │ @ instruction: 0x81b8f100 │ │ │ │ - beq 0x2185ac │ │ │ │ + beq 0x2186ac │ │ │ │ rscsvc pc, ip, #82837504 @ 0x4f00000 │ │ │ │ andeq lr, r2, #40960 @ 0xa000 │ │ │ │ vqsub.s8 d20, d16, d4 │ │ │ │ @ instruction: 0xf64f813e │ │ │ │ - b 0x3b8d88 │ │ │ │ - bne 0xfea1c9a4 │ │ │ │ + b 0x3b8e88 │ │ │ │ + bne 0xfea1caa4 │ │ │ │ stccs 4, cr4, [r4], {147} @ 0x93 │ │ │ │ teqphi r5, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xa000f8bb │ │ │ │ ldrbmi r4, [r4, #-1622] @ 0xfffff9aa │ │ │ │ @ instruction: 0xf1babf28 │ │ │ │ vmax.f32 d16, d0, d3 │ │ │ │ @ instruction: 0xf8bb812c │ │ │ │ @@ -274288,76 +274354,76 @@ │ │ │ │ svclt 0x00810f04 │ │ │ │ ssatmi r4, #17, r3, asr #12 │ │ │ │ @ instruction: 0xf10b46a2 │ │ │ │ stmdale ip, {r2, sl} │ │ │ │ @ instruction: 0x3603e1dc │ │ │ │ rscsvc pc, ip, #82837504 @ 0x4f00000 │ │ │ │ strbmi r4, [r2, #-50] @ 0xffffffce │ │ │ │ - bl 0xfeb50a4c │ │ │ │ + bl 0xfeb50b4c │ │ │ │ ldrmi r0, [r4], #-2050 @ 0xfffff7fe │ │ │ │ svceq 0x0004f1b8 │ │ │ │ stmdahi r6!, {r0, r2, r4, r8, fp, ip, lr, pc} │ │ │ │ svclt 0x008c2e03 │ │ │ │ andcs r2, r1, #0, 4 │ │ │ │ svclt 0x00884546 │ │ │ │ andeq pc, r1, #66 @ 0x42 │ │ │ │ stmdahi r1!, {r1, r3, r4, r6, r8, fp, ip, sp, pc}^ │ │ │ │ rscle r2, r6, r1, lsl #18 │ │ │ │ ldrbeq r6, [r2, #-2090] @ 0xfffff7d6 │ │ │ │ stmdals r1, {r0, r1, r5, r6, r7, r8, sl, ip, lr, pc} │ │ │ │ @ instruction: 0xf04d9300 │ │ │ │ - blls 0x15bc68 │ │ │ │ + blls 0x15bd68 │ │ │ │ @ instruction: 0x4654e7dd │ │ │ │ @ instruction: 0xe7b1469a │ │ │ │ svceq 0x0004f1ba │ │ │ │ ldrbmi fp, [r3], -r1, lsl #31 │ │ │ │ @ instruction: 0x46a246b0 │ │ │ │ streq pc, [r4], #-267 @ 0xfffffef5 │ │ │ │ @ instruction: 0xe1add810 │ │ │ │ stmdavs sl!, {r0, r4, r8, fp, ip, sp, pc} │ │ │ │ - ldrle r0, [pc], #-1360 @ 0x11c238 │ │ │ │ + ldrle r0, [pc], #-1360 @ 0x11c338 │ │ │ │ @ instruction: 0xf64f3603 │ │ │ │ ldrshtmi r7, [r2], -ip │ │ │ │ rscle r4, r8, #276824064 @ 0x10800000 │ │ │ │ stmdaeq r2, {r3, r5, r7, r8, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf1b84414 │ │ │ │ stmible r2!, {r2, r8, r9, sl, fp}^ │ │ │ │ strbmi r8, [r6, #-2086] @ 0xfffff7da │ │ │ │ andcs fp, r0, #148, 30 @ 0x250 │ │ │ │ cdpcs 2, 0, cr2, cr3, cr1, {0} │ │ │ │ @ instruction: 0xf042bf98 │ │ │ │ - bcs 0x11ca68 │ │ │ │ + bcs 0x11cb68 │ │ │ │ stmdahi r1!, {r0, r1, r2, r4, r6, r7, r8, ip, lr, pc}^ │ │ │ │ stmible r1!, {r0, r1, r8, fp, sp}^ │ │ │ │ - bcs 0x1e3f98 │ │ │ │ + bcs 0x1e4098 │ │ │ │ stmdavs sl!, {r1, r5, r6, r7, r8, fp, ip, lr, pc} │ │ │ │ - ldrble r0, [pc, #1360] @ 0x11c7c8 │ │ │ │ - adcseq pc, r4, fp, asr #4 │ │ │ │ + ldrble r0, [pc, #1360] @ 0x11c8c8 │ │ │ │ + sbcne pc, r4, fp, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf04d9300 │ │ │ │ - blls 0x15bbf4 │ │ │ │ + blls 0x15bcf4 │ │ │ │ mcrcs 7, 0, lr, cr4, cr6, {6} │ │ │ │ orrhi pc, r1, r0, asr #4 │ │ │ │ streq pc, [r4, -r9, lsl #2] │ │ │ │ ldrbmi r4, [sp], -sl, lsr #13 │ │ │ │ @ instruction: 0x463746bb │ │ │ │ stmdavs r1, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ @ instruction: 0x4000f8bb │ │ │ │ @ instruction: 0x46a042bc │ │ │ │ andcs fp, r0, #148, 30 @ 0x250 │ │ │ │ stccs 2, cr2, [r3], {1} │ │ │ │ @ instruction: 0xf042bf98 │ │ │ │ stmiblt sl!, {r0, r9}^ │ │ │ │ @ instruction: 0x1002f8bb │ │ │ │ - bcs 0x423be8 │ │ │ │ + bcs 0x423ce8 │ │ │ │ orrhi pc, r5, r0, lsl #4 │ │ │ │ @ instruction: 0xf002e8df │ │ │ │ stmdbeq r9, {r0, r3, r8, fp} │ │ │ │ svcne 0x00090909 │ │ │ │ - bmi 0x7e2ef8 │ │ │ │ + bmi 0x7e2ff8 │ │ │ │ ldrbmi r0, [r4], -r9 │ │ │ │ strcc r4, [r3], #-1690 @ 0xfffff966 │ │ │ │ rscsvc pc, ip, #82837504 @ 0x4f00000 │ │ │ │ adcsmi r4, sl, #34 @ 0x22 │ │ │ │ @ instruction: 0xf64fd206 │ │ │ │ strdmi r7, [r2], -ip @ │ │ │ │ ldrmi r1, [r3], #2751 @ 0xabf │ │ │ │ @@ -274369,15 +274435,15 @@ │ │ │ │ stccs 7, cr14, [r4], {233} @ 0xe9 │ │ │ │ ldrbmi fp, [r3], -r2, lsl #31 │ │ │ │ @ instruction: 0xf10b46a2 │ │ │ │ stmdale ip, {r2, sl} │ │ │ │ strcc lr, [r3], -r6, asr #2 │ │ │ │ rscsvc pc, ip, #82837504 @ 0x4f00000 │ │ │ │ strbmi r4, [r2, #-50] @ 0xffffffce │ │ │ │ - bl 0xfeb50e88 │ │ │ │ + bl 0xfeb50f88 │ │ │ │ ldrmi r0, [r4], #-2050 @ 0xfffff7fe │ │ │ │ svceq 0x0004f1b8 │ │ │ │ stmdahi r6!, {r0, r1, r4, r6, r7, r8, fp, ip, lr, pc} │ │ │ │ svclt 0x008c2e03 │ │ │ │ andcs r2, r1, #0, 4 │ │ │ │ svclt 0x00884546 │ │ │ │ andeq pc, r1, #66 @ 0x42 │ │ │ │ @@ -274398,30 +274464,30 @@ │ │ │ │ stmdaeq r2, {r3, r5, r7, r8, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf1b84414 │ │ │ │ stmible r8!, {r2, r8, r9, sl, fp} │ │ │ │ cdpcs 8, 0, cr8, cr3, cr6, {1} │ │ │ │ andcs fp, r0, #140, 30 @ 0x230 │ │ │ │ strbmi r2, [r6, #-513] @ 0xfffffdff │ │ │ │ @ instruction: 0xf042bf88 │ │ │ │ - bcs 0x11cb9c │ │ │ │ + bcs 0x11cc9c │ │ │ │ stmdahi r1!, {r0, r2, r3, r4, r7, r8, ip, lr, pc}^ │ │ │ │ rscle r2, r5, r1, lsl #18 │ │ │ │ ldrbeq r6, [r0, #-2090] @ 0xfffff7d6 │ │ │ │ vrshl.s8 , q9, │ │ │ │ - vmov.i32 d17, #0 @ 0x00000000 │ │ │ │ + vaddl.s8 q9, d0, d16 │ │ │ │ movwls r0, #47 @ 0x2f │ │ │ │ stc2l 0, cr15, [r4, #308] @ 0x134 │ │ │ │ ldrb r9, [r9, r0, lsl #22] │ │ │ │ svclt 0x00882e04 │ │ │ │ - beq 0x2587e4 │ │ │ │ + beq 0x2588e4 │ │ │ │ rsc sp, r6, ip, lsl #16 │ │ │ │ @ instruction: 0xf64f3703 │ │ │ │ ldrshtmi r7, [fp], -ip │ │ │ │ @ instruction: 0xf4bf42a3 │ │ │ │ - bne 0xffa47888 │ │ │ │ + bne 0xffa47988 │ │ │ │ stccs 4, cr4, [r4], {154} @ 0x9a │ │ │ │ stcge 6, cr15, [r8, #-508]! @ 0xfffffe04 │ │ │ │ @ instruction: 0x7000f8ba │ │ │ │ svclt 0x009442a7 │ │ │ │ movwcs r2, #4864 @ 0x1300 │ │ │ │ svclt 0x00982f03 │ │ │ │ movweq pc, #4163 @ 0x1043 @ │ │ │ │ @@ -274449,15 +274515,15 @@ │ │ │ │ muls r2, r6, r6 │ │ │ │ ldmdacs r6, {r3, r6, r9, sl, fp, ip} │ │ │ │ ldmdavs r0!, {r0, r1, r8, fp, ip, lr, pc} │ │ │ │ @ instruction: 0xf1000540 │ │ │ │ strcc r8, [r3, #-133] @ 0xffffff7b │ │ │ │ mvnsvc pc, pc, asr #12 │ │ │ │ strmi r4, [r8, #41] @ 0x29 │ │ │ │ - bl 0xfeb528b0 │ │ │ │ + bl 0xfeb529b0 │ │ │ │ strmi r0, [ip], #-2049 @ 0xfffff7ff │ │ │ │ svceq 0x0004f1b8 │ │ │ │ stmdahi r5!, {r0, r2, r3, r8, fp, ip, lr, pc} │ │ │ │ svclt 0x002845a8 │ │ │ │ stmdble r8, {r0, r1, r8, sl, fp, sp} │ │ │ │ ldmdbcs r9, {r0, r5, r6, fp, pc} │ │ │ │ stmible r3!, {r0, r1, r3, r5, r6, r7, ip, lr, pc}^ │ │ │ │ @@ -274475,109 +274541,109 @@ │ │ │ │ strtvs pc, [r8], pc, asr #12 │ │ │ │ ldrcs pc, [r6], r0, asr #5 │ │ │ │ ldmdblt r1, {r0, r1, r2, r3, sp, lr, pc} │ │ │ │ strbeq r6, [r0, #-2096] @ 0xfffff7d0 │ │ │ │ strcc sp, [r3, #-1115] @ 0xfffffba5 │ │ │ │ mvnsvc pc, pc, asr #12 │ │ │ │ strmi r4, [r8, #41] @ 0x29 │ │ │ │ - bl 0xfeb52c48 │ │ │ │ + bl 0xfeb52d48 │ │ │ │ strmi r0, [ip], #-2049 @ 0xfffff7ff │ │ │ │ svceq 0x0004f1b8 │ │ │ │ stmdahi r5!, {r0, r3, r4, r6, r7, r8, fp, ip, lr, pc} │ │ │ │ svclt 0x002845a8 │ │ │ │ ldmible r4, {r0, r1, r8, sl, fp, sp}^ │ │ │ │ stmdbcs r7!, {r0, r5, r6, fp, pc} │ │ │ │ @ instruction: 0xf1a1d9e7 │ │ │ │ stmdacs r5, {r0, r3, r5} │ │ │ │ strb sp, [r3, r7, ror #19]! │ │ │ │ - sbcseq pc, r4, fp, asr #4 │ │ │ │ + rscne pc, r4, fp, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ stc2 0, cr15, [r0, #-308]! @ 0xfffffecc │ │ │ │ cdpcs 6, 0, cr14, cr4, cr0, {2} │ │ │ │ @ instruction: 0x464bd952 │ │ │ │ ssatmi r4, #2, sl, asr #12 │ │ │ │ ldcne 6, cr4, [ip, #-844]! @ 0xfffffcb4 │ │ │ │ @ instruction: 0x463746ba │ │ │ │ strtvs pc, [r8], pc, asr #12 │ │ │ │ ldrcs pc, [r6], r0, asr #5 │ │ │ │ strcc lr, [r3, #-11] │ │ │ │ mvnsvc pc, pc, asr #12 │ │ │ │ strmi r4, [r8, #41] @ 0x29 │ │ │ │ - bl 0xfeb52bec │ │ │ │ + bl 0xfeb52cec │ │ │ │ strmi r0, [ip], #-2049 @ 0xfffff7ff │ │ │ │ svceq 0x0004f1b8 │ │ │ │ stmdahi r5!, {r0, r1, r3, r5, r7, r8, fp, ip, lr, pc} │ │ │ │ svclt 0x002845a8 │ │ │ │ stmible r6!, {r0, r1, r8, sl, fp, sp} │ │ │ │ cdpne 8, 4, cr8, cr8, cr1, {3} │ │ │ │ stmible sl!, {r3, fp, sp}^ │ │ │ │ strbeq r6, [r0, #-2096] @ 0xfffff7d0 │ │ │ │ - @ instruction: 0xf64ad5e7 │ │ │ │ - vmla.i d23, d16, d0[4] │ │ │ │ + vrshl.s8 , , │ │ │ │ + vshr.s64 q8, q8, #64 │ │ │ │ stmib sp, {r0, r1, r2, r3, r5}^ │ │ │ │ @ instruction: 0xf04d320e │ │ │ │ ldmib sp, {r0, r4, r5, r6, r7, sl, fp, ip, sp, lr, pc}^ │ │ │ │ ldrb r3, [ip, lr, lsl #4] │ │ │ │ - eoreq pc, r0, fp, asr #4 │ │ │ │ + eorsne pc, r0, fp, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ andcc lr, lr, #3358720 @ 0x334000 │ │ │ │ stc2l 0, cr15, [r6], #308 @ 0x134 │ │ │ │ andcc lr, lr, #3620864 @ 0x374000 │ │ │ │ - @ instruction: 0xf64ae76f │ │ │ │ - vshr.s64 d23, d28, #64 │ │ │ │ + vabd.s8 q15, , │ │ │ │ + vmla.i d16, d16, d0[3] │ │ │ │ stmib sp, {r0, r1, r2, r3, r5}^ │ │ │ │ @ instruction: 0xf04d320e │ │ │ │ ldmib sp, {r0, r1, r3, r4, r6, r7, sl, fp, ip, sp, lr, pc}^ │ │ │ │ ldr r3, [r8, lr, lsl #4] │ │ │ │ - beq 0x2189b8 │ │ │ │ + beq 0x218ab8 │ │ │ │ @ instruction: 0x3603e5ff │ │ │ │ vqshl.s8 q15, , │ │ │ │ - vshr.s64 d17, d0, #64 │ │ │ │ + vaddl.s8 q9, d16, d16 │ │ │ │ @ instruction: 0xf04d002f │ │ │ │ strb pc, [r3], #-3277 @ 0xfffff333 @ │ │ │ │ ldr r3, [lr], r3, lsl #8 │ │ │ │ ldr r2, [r5, #772] @ 0x304 │ │ │ │ - blx 0x558c26 │ │ │ │ + blx 0x558d26 │ │ │ │ @ instruction: 0x63a8f64f │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ ldrbeq r6, [r8, #-2075] @ 0xfffff7e5 │ │ │ │ stcge 5, cr15, [r6, #508] @ 0x1fc │ │ │ │ - rsbeq pc, ip, fp, asr #4 │ │ │ │ + rsbsne pc, ip, fp, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ ldc2 0, cr15, [r8], #308 @ 0x134 │ │ │ │ @ instruction: 0xf64fe57e │ │ │ │ vsubl.s8 q11, d16, d24 │ │ │ │ ldmdavs r2, {r1, r2, r4, r7, r9, sp} │ │ │ │ @ instruction: 0xf57f0556 │ │ │ │ @ instruction: 0xf24bae7e │ │ │ │ - vmov.i32 , #4 @ 0x00000004 │ │ │ │ + vmla.i d18, d0, d0[5] │ │ │ │ @ instruction: 0xf04d002f │ │ │ │ ldrbt pc, [r6], -r9, lsr #25 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec737f4 │ │ │ │ + bl 0xfec738f4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ movwcs r4, #1548 @ 0x60c │ │ │ │ andcs r4, r3, r1, lsl #12 │ │ │ │ @ instruction: 0xf01f9201 │ │ │ │ msrlt SPSR_f, sp, ror #18 │ │ │ │ strtmi r9, [r1], -r1, lsl #20 │ │ │ │ - ldc 6, cr15, [r4, #972]! @ 0x3cc │ │ │ │ + ldc 6, cr15, [r4, #-972]! @ 0xfffffc34 │ │ │ │ andlt r2, r2, r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ andeq pc, sp, pc, rrx │ │ │ │ svclt 0x0000e7f3 │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ - blmi 0x136deb4 │ │ │ │ + blmi 0x136dfb4 │ │ │ │ cdp 6, 1, cr4, cr13, cr15, {0} │ │ │ │ ldrbtmi r1, [fp], #-3952 @ 0xfffff090 │ │ │ │ mcrrne 8, 1, r6, r5, cr11 │ │ │ │ ldclne 6, cr4, [lr], #-580 @ 0xfffffdbc │ │ │ │ streq lr, [r5, #2985] @ 0xba9 │ │ │ │ stmiapl fp, {r1, r3, r9, fp, ip, pc}^ │ │ │ │ streq lr, [r6], r5, lsr #23 │ │ │ │ @@ -274611,15 +274677,15 @@ │ │ │ │ andcs r2, r4, #0, 6 │ │ │ │ @ instruction: 0xf01f2003 │ │ │ │ tstplt r8, r7, lsl #18 @ p-variant is OBSOLETE │ │ │ │ andvs r2, r3, r0, lsl #6 │ │ │ │ ldrdcc pc, [r8], #139 @ 0x8b │ │ │ │ svceq 0x0000f1ba │ │ │ │ ldcle 6, cr6, [r7, #-112] @ 0xffffff90 │ │ │ │ - bcc 0x118b14 │ │ │ │ + bcc 0x118c14 │ │ │ │ strtmi r2, [r9], -r0, lsl #6 │ │ │ │ andcs r2, r3, r4, lsl #4 │ │ │ │ @ instruction: 0xf8f6f01f │ │ │ │ strmi r3, [r3], -r4, lsl #10 │ │ │ │ tstlt r3, r0, lsr #12 │ │ │ │ @ instruction: 0xf01f601c │ │ │ │ @ instruction: 0xf10af97b │ │ │ │ @@ -274643,75 +274709,75 @@ │ │ │ │ @ instruction: 0xf1a66005 │ │ │ │ movwcs r0, #2056 @ 0x808 │ │ │ │ strbmi r2, [r1], -r4, lsl #4 │ │ │ │ @ instruction: 0xf01f2003 │ │ │ │ stmdacs r0, {r0, r1, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ mulvs r6, r0, r0 │ │ │ │ svclt 0x0000e78e │ │ │ │ - umulleq r3, r0, sl, r7 │ │ │ │ + umulleq r3, r0, sl, r6 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec73974 │ │ │ │ + bl 0xfec73a74 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addslt r0, pc, r0, ror pc @ │ │ │ │ - blmi 0x182e1f0 │ │ │ │ + blmi 0x182e2f0 │ │ │ │ stcls 6, cr4, [r6], #-20 @ 0xffffffec │ │ │ │ tstls sp, #1769472 @ 0x1b0000 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ cdpls 15, 2, cr9, cr5, cr4, {1} │ │ │ │ strtne pc, [r8], #-2244 @ 0xfffff73c │ │ │ │ streq pc, [r8], #-2244 @ 0xfffff73c │ │ │ │ teqlt r1, r1, lsl r8 │ │ │ │ tstcs r0, r0, lsl r6 │ │ │ │ svccc 0x0004f850 │ │ │ │ - blcs 0x128bac │ │ │ │ + blcs 0x128cac │ │ │ │ @ instruction: 0xf8c4d1fa │ │ │ │ @ instruction: 0xf8c41418 │ │ │ │ @ instruction: 0xf8dc2420 │ │ │ │ teqlt r2, r0 │ │ │ │ andcs r4, r0, #101711872 @ 0x6100000 │ │ │ │ svceq 0x0004f851 │ │ │ │ stmdacs r0, {r0, r9, ip, sp} │ │ │ │ strdcs sp, [r0, -sl] │ │ │ │ ldrcs pc, [ip], #-2244 @ 0xfffff73c │ │ │ │ strtgt pc, [r4], #-2244 @ 0xfffff73c │ │ │ │ @ instruction: 0x46682270 │ │ │ │ svc 0x00c6f18b │ │ │ │ strtmi r4, [r8], -r9, ror #12 │ │ │ │ - blx 0xfef58e38 │ │ │ │ - blle 0x1e267e4 │ │ │ │ + blx 0xfef58f38 │ │ │ │ + blle 0x1e268e4 │ │ │ │ @ instruction: 0xf4059d04 │ │ │ │ @ instruction: 0xf5b34370 │ │ │ │ cmple sp, r0, lsl #30 │ │ │ │ svceq 0x0049f015 │ │ │ │ @ instruction: 0xf194d05a │ │ │ │ @ instruction: 0xf8c4f985 │ │ │ │ @ instruction: 0xf1940410 │ │ │ │ streq pc, [fp, #-2425]! @ 0xfffff687 │ │ │ │ strvs pc, [r1, #1029] @ 0x405 │ │ │ │ ldreq pc, [r4], #-2244 @ 0xfffff73c │ │ │ │ - blls 0x2cc530 │ │ │ │ + blls 0x2cc630 │ │ │ │ addvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf8c4bf48 │ │ │ │ @ instruction: 0xf5b53410 │ │ │ │ @ instruction: 0xf8d46f81 │ │ │ │ strtmi r0, [r1], -r8, lsl #8 │ │ │ │ - blls 0x30c438 │ │ │ │ + blls 0x30c538 │ │ │ │ ldrcc pc, [r4], #-2244 @ 0xfffff73c │ │ │ │ @ instruction: 0xff90f197 │ │ │ │ - blle 0x15e4048 │ │ │ │ + blle 0x15e4148 │ │ │ │ svcvs 0x0080f5b5 │ │ │ │ @ instruction: 0xf8c4db2c │ │ │ │ @ instruction: 0xf8c44400 │ │ │ │ stmdavc r3!, {r2, sl, ip, lr} │ │ │ │ eorsle r2, r4, pc, ror fp │ │ │ │ @ instruction: 0xd12f2b62 │ │ │ │ - blcs 0x12ba9dc │ │ │ │ + blcs 0x12baadc │ │ │ │ stmiavc r3!, {r2, r3, r5, r8, ip, lr, pc} │ │ │ │ @ instruction: 0xd1292b4c │ │ │ │ - blcs 0x163abe8 │ │ │ │ + blcs 0x163ace8 │ │ │ │ ldrtmi sp, [r1], -r6, lsr #2 │ │ │ │ @ instruction: 0xf01f4620 │ │ │ │ stmdacs r0, {r0, r1, r5, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ ldrtmi sp, [r8], -r4, lsl #22 │ │ │ │ @ instruction: 0xf7fe4631 │ │ │ │ andcs pc, r0, r9, lsr #29 │ │ │ │ ldmdavs sl, {r1, r2, r3, r4, r8, r9, fp, lr} │ │ │ │ @@ -274727,98 +274793,98 @@ │ │ │ │ svc 0x0062f18b │ │ │ │ strmi pc, [r0], #-2244 @ 0xfffff73c │ │ │ │ strpl pc, [r4], #-2244 @ 0xfffff73c │ │ │ │ stclle 13, cr2, [sl], {3} │ │ │ │ andeq pc, r7, pc, rrx │ │ │ │ stmdavc r3!, {r5, r6, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ mvnsle r2, r5, asr #22 │ │ │ │ - blcs 0x143ab48 │ │ │ │ + blcs 0x143ac48 │ │ │ │ stmiavc r3!, {r1, r2, r4, r5, r6, r7, r8, ip, lr, pc}^ │ │ │ │ mvnsle r2, r6, asr #22 │ │ │ │ @ instruction: 0x46204631 │ │ │ │ @ instruction: 0xf9e0f7fe │ │ │ │ @ instruction: 0xf15fe7cb │ │ │ │ stmdavs r5, {r0, r2, r4, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ strb r4, [r7, sp, ror #4]! │ │ │ │ @ instruction: 0xf97af19d │ │ │ │ - andscs pc, r4, fp, asr #4 │ │ │ │ + eorcc pc, r4, fp, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - @ instruction: 0xf992f6f4 │ │ │ │ + @ instruction: 0xf912f6f4 │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ cdp2 1, 0, cr15, cr4, cr12, {3} │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec73afc │ │ │ │ + bl 0xfec73bfc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ @ instruction: 0xf8dd4694 │ │ │ │ - bls 0x2d497c │ │ │ │ + bls 0x2d4a7c │ │ │ │ ldrdpl pc, [r4], -lr │ │ │ │ streq lr, [ip], #-2834 @ 0xfffff4ee │ │ │ │ tstpeq r0, r3, asr #2 @ p-variant is OBSOLETE │ │ │ │ adcmi r2, r5, #0, 4 │ │ │ │ - ble 0x116cf48 │ │ │ │ + ble 0x116d048 │ │ │ │ @ instruction: 0xf8de4606 │ │ │ │ stmdacs r0, {r3} │ │ │ │ movwls sp, #6988 @ 0x1b4c │ │ │ │ - bls 0x2ae1f4 │ │ │ │ + bls 0x2ae2f4 │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xf9c0f194 │ │ │ │ addsmi r9, r8, #6144 @ 0x1800 │ │ │ │ stmdacs r0, {r3, r4, r5, ip, lr, pc} │ │ │ │ vpadd.i8 d29, d11, d10 │ │ │ │ - vmov.i32 q9, #262144 @ 0x00040000 │ │ │ │ + vmls.i d19, d0, d0[5] │ │ │ │ vshl.s8 d16, d31, d3 │ │ │ │ - vorr.i32 d21, #0 @ 0x00000000 │ │ │ │ + vsubw.s8 q11, q0, d16 │ │ │ │ vcge.s8 d16, d11, d21 │ │ │ │ - vaddw.s8 q9, q0, d20 │ │ │ │ + vbic.i32 d19, #4 @ 0x00000004 │ │ │ │ stmdals r8, {r0, r1, r2, r3, r5, r8} │ │ │ │ strls r2, [r0], #-717 @ 0xfffffd33 │ │ │ │ - blx 0xdd8a86 │ │ │ │ + blx 0xdd8b86 │ │ │ │ andlt r2, r2, r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ stc2 1, cr15, [r0, #380] @ 0x17c │ │ │ │ - msrpl CPSR_fs, #77594624 @ 0x4a00000 │ │ │ │ + teqpvs ip, #77594624 @ p-variant is OBSOLETE @ 0x4a00000 │ │ │ │ msreq CPSR_fsxc, #192, 4 │ │ │ │ sbccs r9, fp, #67108864 @ 0x4000000 │ │ │ │ - tstppl r0, #805306372 @ p-variant is OBSOLETE @ 0x30000004 │ │ │ │ + msrvs CPSR_, #805306372 @ 0x30000004 │ │ │ │ teqpeq r5, #192, 4 @ p-variant is OBSOLETE │ │ │ │ vadd.i8 d22, d11, d4 │ │ │ │ - vaddw.s8 q9, q0, d20 │ │ │ │ + vbic.i32 d19, #4 @ 0x00000004 │ │ │ │ stmdals r8, {r0, r1, r2, r3, r5, r8} │ │ │ │ @ instruction: 0xf0489400 │ │ │ │ ldrb pc, [pc, r7, asr #22] @ │ │ │ │ ldrdne pc, [r0], -lr │ │ │ │ strbtmi r9, [r1], #-2566 @ 0xfffff5fa │ │ │ │ - bl 0xffada57c │ │ │ │ + bl 0x1ada67c │ │ │ │ andlt r2, r2, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ sbccs r9, r2, #8, 16 @ 0x80000 │ │ │ │ - ldrtcs pc, [ip], #-587 @ 0xfffffdb5 @ │ │ │ │ - strteq pc, [pc], #-704 @ 0x11c9d0 │ │ │ │ - tstppl r0, #805306372 @ p-variant is OBSOLETE @ 0x30000004 │ │ │ │ + strbcc pc, [ip], #-587 @ 0xfffffdb5 @ │ │ │ │ + strteq pc, [pc], #-704 @ 0x11cad0 │ │ │ │ + msrvs CPSR_, #805306372 @ 0x30000004 │ │ │ │ teqpeq r5, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - msrcs R12_usr, fp │ │ │ │ + teqpcc r4, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ @ instruction: 0xf0489400 │ │ │ │ @ instruction: 0xe7bdfaf1 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec73bf0 │ │ │ │ + bl 0xfec73cf0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r6], r8 │ │ │ │ ldrmi r4, [r0], -r5, lsl #12 │ │ │ │ @ instruction: 0x460e4614 │ │ │ │ @ instruction: 0xf1229305 │ │ │ │ - blls 0x3dbf3c │ │ │ │ + blls 0x3dc03c │ │ │ │ movwls r4, #9770 @ 0x262a │ │ │ │ movwls r9, #6917 @ 0x1b05 │ │ │ │ strls r4, [r0], #-1587 @ 0xfffff9cd │ │ │ │ @ instruction: 0xf7ff4604 │ │ │ │ cmpplt r8, sp, ror #30 @ p-variant is OBSOLETE │ │ │ │ andlt r4, r6, r0, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @@ -274833,85 +274899,85 @@ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ - blcs 0x5c8c7c │ │ │ │ + blcs 0x5c8d7c │ │ │ │ cmple lr, lr, lsl #26 │ │ │ │ stccs 8, cr6, [r0], {172} @ 0xac │ │ │ │ stmdavs fp!, {r3, r6, r9, fp, ip, lr, pc}^ │ │ │ │ - bls 0x4ee4b8 │ │ │ │ + bls 0x4ee5b8 │ │ │ │ stmdble lr!, {r0, r1, r4, r7, r9, lr}^ │ │ │ │ - blvc 0x10d80f8 │ │ │ │ + blvc 0x10d81f8 │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ movwls r2, #515 @ 0x203 │ │ │ │ @ instruction: 0x46802332 │ │ │ │ - blvc 0x1d80c0 │ │ │ │ + blvc 0x1d81c0 │ │ │ │ @ instruction: 0xf001460e │ │ │ │ strmi pc, [r4], -fp, ror #20 │ │ │ │ eorle r1, r4, r3, asr #24 │ │ │ │ ldrtmi r2, [r2], -r0, lsl #6 │ │ │ │ andcs r4, r3, r1, asr #12 │ │ │ │ @ instruction: 0xff20f01e │ │ │ │ stmdacs r0, {r1, r7, r9, sl, lr} │ │ │ │ ldmib r5, {r0, r3, r6, ip, lr, pc}^ │ │ │ │ - blls 0x4e1eb0 │ │ │ │ + blls 0x4e1fb0 │ │ │ │ ldrtmi r4, [r3], #-1049 @ 0xfffffbe7 │ │ │ │ ldmdble pc, {r0, r1, r3, r5, r7, r9, lr} @ │ │ │ │ - blls 0x5016d0 │ │ │ │ + blls 0x5017d0 │ │ │ │ ldrtmi r1, [sl], -pc, ror #21 │ │ │ │ - bl 0x185a690 │ │ │ │ - bl 0x3c36dc │ │ │ │ + b 0xff85a790 │ │ │ │ + bl 0x3c37dc │ │ │ │ tstcs r0, r7 │ │ │ │ @ instruction: 0xf18b1b5a │ │ │ │ @ instruction: 0xf1b9ee4a │ │ │ │ andle r0, r4, r3, lsl #30 │ │ │ │ ldrtmi r4, [r1], -sl, asr #12 │ │ │ │ @ instruction: 0xf0004640 │ │ │ │ @ instruction: 0x4620ffbb │ │ │ │ tstcs r0, r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ @ instruction: 0xf6f34632 │ │ │ │ - strb lr, [r8, r0, asr #22]! │ │ │ │ + strb lr, [r8, r0, asr #21]! │ │ │ │ strls r9, [r0], #-3343 @ 0xfffff2f1 │ │ │ │ strls r2, [r2, #-1024] @ 0xfffffc00 │ │ │ │ @ instruction: 0xf0019403 │ │ │ │ strmi pc, [r4], -sp, lsr #20 │ │ │ │ andlt r4, r6, r0, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ vaba.s8 q12, , q8 │ │ │ │ - vaddw.s8 q9, q0, d20 │ │ │ │ + vbic.i32 d19, #4 @ 0x00000004 │ │ │ │ vrhadd.s8 d16, d11, d31 │ │ │ │ - vmvn.i32 q9, #4 @ 0x00000004 │ │ │ │ - blmi 0x55cbf4 │ │ │ │ + vaddl.s8 , d16, d4 │ │ │ │ + blmi 0x55ccf4 │ │ │ │ @ instruction: 0xf16822e6 │ │ │ │ vadd.i8 d31, d27, d11 │ │ │ │ - vaddw.s8 q9, q0, d20 │ │ │ │ + vbic.i32 d19, #4 @ 0x00000004 │ │ │ │ vrhadd.s8 d16, d11, d31 │ │ │ │ - vshr.s64 d18, d20, #64 │ │ │ │ - blmi 0x3dcc0c │ │ │ │ + vmla.i d19, d16, d0[1] │ │ │ │ + blmi 0x3dcd0c │ │ │ │ @ instruction: 0xf16822f9 │ │ │ │ vtst.8 , , │ │ │ │ - vaddw.s8 q9, q0, d20 │ │ │ │ + vbic.i32 d19, #4 @ 0x00000004 │ │ │ │ vrhadd.s8 d16, d11, d31 │ │ │ │ - vshr.s64 d18, d8, #64 │ │ │ │ - blmi 0x25cc24 │ │ │ │ + vaddl.s8 , d16, d24 │ │ │ │ + blmi 0x25cd24 │ │ │ │ @ instruction: 0xf16822f1 │ │ │ │ svclt 0x0000f873 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ - eorseq r3, r5, ip, lsl r5 │ │ │ │ + eorseq r3, r5, ip, lsr #12 │ │ │ │ andeq r0, r0, r0 │ │ │ │ msrcc CPSR_s, #-536870908 @ 0xe0000004 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ andcs r6, r0, r8, lsl r0 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ msrcc CPSR_s, #-536870908 @ 0xe0000004 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ @@ -274928,151 +274994,151 @@ │ │ │ │ svclt 0x00004770 │ │ │ │ msrcc CPSR_s, #-536870908 @ 0xe0000004 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ cmpvc sl, #268435456 @ 0x10000000 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ svclt 0x00004770 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec73de4 │ │ │ │ + bl 0xfec73ee4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf18c0ff8 │ │ │ │ vmul.i8 d31, d30, d23 │ │ │ │ vsubw.s8 , q0, d20 │ │ │ │ @ instruction: 0x61182396 │ │ │ │ movwcs r2, #0 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd08 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec73e10 │ │ │ │ + bl 0xfec73f10 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf18c0ff8 │ │ │ │ vmla.i8 d31, d30, d17 │ │ │ │ vsubw.s8 , q0, d20 │ │ │ │ @ instruction: 0x61582396 │ │ │ │ movwcs r2, #0 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd08 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec73e3c │ │ │ │ + bl 0xfec73f3c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf18c0ff8 │ │ │ │ vmla.i8 d31, d30, d11 │ │ │ │ vrsra.s64 q11, q4, #64 │ │ │ │ mulsvs r8, r5, r3 │ │ │ │ movwcs r2, #0 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd08 │ │ │ │ - svclt 0x00a0f74f │ │ │ │ - svclt 0x0052f74f │ │ │ │ + svclt 0x0020f74f │ │ │ │ + cdplt 7, 13, cr15, cr2, cr15, {2} │ │ │ │ stcllt 0, cr15, [r4], #348 @ 0x15c │ │ │ │ tstppl ip, pc, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrscs pc, r6, r0, asr #5 │ │ │ │ - blt 0xc58dac │ │ │ │ + blt 0xc58eac │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec73e80 │ │ │ │ + bl 0xfec73f80 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ andcs r0, r0, #248, 30 @ 0x3e0 │ │ │ │ @ instruction: 0xf16f4611 │ │ │ │ sha1c.32 , q15, │ │ │ │ vsubw.s8 , q0, d20 │ │ │ │ andcs r2, r1, #1476395010 @ 0x58000002 │ │ │ │ @ instruction: 0x771a6198 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd08 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec73eb8 │ │ │ │ + bl 0xfec73fb8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf1290ff8 │ │ │ │ vpadd.i8 d31, d30, d31 │ │ │ │ vsubw.s8 , q0, d20 │ │ │ │ andsvs r2, r8, #1476395010 @ 0x58000002 │ │ │ │ movwcs r2, #0 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd08 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec73ee4 │ │ │ │ + bl 0xfec73fe4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ tstcs r0, r7, lsl fp │ │ │ │ tstls r0, r5, lsl #12 │ │ │ │ movwls r6, #6171 @ 0x181b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xff70f198 │ │ │ │ strmi r4, [r4], -fp, ror #12 │ │ │ │ tstcs r0, sl, lsl #4 │ │ │ │ @ instruction: 0xf0424628 │ │ │ │ ldmdblt r0, {r0, r4, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ adcmi r9, r3, #0, 22 │ │ │ │ vhadd.s8 d29, d11, d6 │ │ │ │ - vmla.i d18, d16, d0[1] │ │ │ │ + vshr.s64 , q2, #64 │ │ │ │ strtmi r0, [r1], -pc, lsr #32 │ │ │ │ stc2l 0, cr15, [lr, #-288] @ 0xfffffee0 │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r1, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r3, r9, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf19cbd30 │ │ │ │ svclt 0x0000ff43 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec73f58 │ │ │ │ + bl 0xfec74058 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, , q12 │ │ │ │ - vaddl.s8 , d0, d4 │ │ │ │ + vmov.i32 d20, #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf17b002f │ │ │ │ andcs pc, r0, r3, ror #23 │ │ │ │ - blx 0xff259322 │ │ │ │ + blx 0xff259422 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ strmi fp, [r1], r5, lsl #1 │ │ │ │ - rsbscc pc, ip, fp, asr #4 │ │ │ │ + addmi pc, ip, fp, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - strtpl pc, [r8], #-579 @ 0xfffffdbd │ │ │ │ + ldrtvs pc, [r8], #-579 @ 0xfffffdbd @ │ │ │ │ ldrteq pc, [r5], #-704 @ 0xfffffd40 @ │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ strcs r2, [ip, #-1793] @ 0xfffff8ff │ │ │ │ @ instruction: 0xf17b2608 │ │ │ │ and pc, r8, r7, asr #23 │ │ │ │ ldrcc r6, [r8], #-2464 @ 0xfffff660 │ │ │ │ @ instruction: 0xf9acf18c │ │ │ │ stmdavs r0!, {r0, r1, r2, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf9a8f18c │ │ │ │ - bvc 0x9ee7b8 │ │ │ │ + bvc 0x9ee8b8 │ │ │ │ stmdbvs r0!, {r0, r1, r5, r8, ip, sp, pc} │ │ │ │ @ instruction: 0xf18c3701 │ │ │ │ strmi pc, [r7], #-2465 @ 0xfffff65f │ │ │ │ strbmi r6, [r5, #-2659] @ 0xfffff59d │ │ │ │ @ instruction: 0x4645bf38 │ │ │ │ svclt 0x00b842be │ │ │ │ - blcs 0x12e6cc │ │ │ │ + blcs 0x12e7cc │ │ │ │ ldclne 1, cr13, [r2], #-920 @ 0xfffffc68 │ │ │ │ vhadd.s8 d18, d11, d1 │ │ │ │ - vbic.i32 d20, #1024 @ 0x00000400 │ │ │ │ + vqdmlal.s , d0, d0[1] │ │ │ │ vcgt.s8 d16, d11, d31 │ │ │ │ - vorr.i32 d20, #12 @ 0x0000000c │ │ │ │ + vaddw.s8 , q0, d28 │ │ │ │ stmib sp, {r0, r1, r2, r3, r5, r8}^ │ │ │ │ vcgt.s8 d21, d11, d0 │ │ │ │ - vorr.i32 d20, #0 @ 0x00000000 │ │ │ │ + vsubw.s8 , q0, d16 │ │ │ │ vcgt.s8 d16, d11, d31 │ │ │ │ - vmov.i16 q10, #8 @ 0x0008 │ │ │ │ + vmul.i d21, d0, d0[6] │ │ │ │ vadd.i8 d16, d11, d31 │ │ │ │ - vqdmull.s q10, d0, d0[1] │ │ │ │ + vorr.i16 , #1024 @ 0x0400 │ │ │ │ @ instruction: 0x4c250b2f │ │ │ │ stc2 1, cr15, [r4, #624] @ 0x270 │ │ │ │ @ instruction: 0xf854e019 │ │ │ │ ldrcc sl, [r8], #-3096 @ 0xfffff3e8 │ │ │ │ @ instruction: 0xf18c4650 │ │ │ │ mrcne 9, 3, APSR_nzcv, cr3, cr5, {3} @ │ │ │ │ @ instruction: 0xf8541a1b │ │ │ │ @@ -275081,61 +275147,61 @@ │ │ │ │ ldrbmi r9, [r9], -r3 │ │ │ │ stceq 8, cr15, [ip], #-336 @ 0xfffffeb0 │ │ │ │ andcs r9, r1, r2 │ │ │ │ strls r9, [r0, -r1, lsl #10] │ │ │ │ stc2l 1, cr15, [ip, #-624]! @ 0xfffffd90 │ │ │ │ stccc 8, cr15, [ip], {84} @ 0x54 │ │ │ │ @ instruction: 0xf814b1b3 │ │ │ │ - blcs 0x12be88 │ │ │ │ + blcs 0x12bf88 │ │ │ │ @ instruction: 0xf854d1e1 │ │ │ │ ldrtmi r7, [r2], -r4, lsl #24 │ │ │ │ strbmi r9, [r1], -r2, lsl #14 │ │ │ │ ldcvc 8, cr15, [r4], {84} @ 0x54 │ │ │ │ @ instruction: 0xf8542001 │ │ │ │ ldrcc r3, [r8], #-3096 @ 0xfffff3e8 │ │ │ │ strpl lr, [r0, -sp, asr #19] │ │ │ │ ldc2l 1, cr15, [r6, #-624] @ 0xfffffd90 │ │ │ │ stccc 8, cr15, [ip], {84} @ 0x54 │ │ │ │ mvnle r2, r0, lsl #22 │ │ │ │ sbcsvs pc, r8, #-536870908 @ 0xe0000004 │ │ │ │ addseq pc, r5, #192, 4 │ │ │ │ vhadd.s8 d18, d11, d1 │ │ │ │ - vmla.f d20, d0, d0[6] │ │ │ │ + vbic.i32 , #8 @ 0x00000008 │ │ │ │ ldmib r2, {r0, r1, r2, r3, r5, r8}^ │ │ │ │ @ instruction: 0xf19c2300 │ │ │ │ vadd.f32 , , │ │ │ │ - vaddl.s8 q10, d16, d20 │ │ │ │ + vshr.s64 d21, d20, #64 │ │ │ │ @ instruction: 0xf17b002f │ │ │ │ strbmi pc, [r8], -sp, asr #22 @ │ │ │ │ - blx 0xcd944e │ │ │ │ - eorseq r3, r5, r0, asr #10 │ │ │ │ + blx 0xcd954e │ │ │ │ + eorseq r3, r5, r0, asr r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec740a8 │ │ │ │ + bl 0xfec741a8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdcs r0, [r0], -r8 │ │ │ │ @ instruction: 0xff5ef7ff │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec740bc │ │ │ │ + bl 0xfec741bc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ andcs r4, r0, #51200 @ 0xc800 │ │ │ │ andls r4, r0, #110100480 @ 0x6900000 │ │ │ │ movwls r6, #6171 @ 0x181b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xf8f8f170 │ │ │ │ ldmdavc r9, {r8, r9, fp, ip, pc} │ │ │ │ eorsle r2, pc, sp, asr #18 │ │ │ │ stmdbcs r7, {r0, r2, r3, r5, fp, ip, lr, pc}^ │ │ │ │ stmdbcs fp, {r1, r2, r3, r4, r5, ip, lr, pc}^ │ │ │ │ @ instruction: 0x469cbf1c │ │ │ │ tstle fp, r2, lsl #12 │ │ │ │ - blx 0x12531c │ │ │ │ + blx 0x12541c │ │ │ │ @ instruction: 0xf103f201 │ │ │ │ @ instruction: 0xf8cd0c01 │ │ │ │ - blx 0x9ccf00 │ │ │ │ + blx 0x9cd000 │ │ │ │ addmi pc, r1, #1073741824 @ 0x40000000 │ │ │ │ ldmdavc r9, {r1, r4, r5, r8, ip, lr, pc}^ │ │ │ │ teqle pc, r0, lsl #18 │ │ │ │ msrcc CPSR_s, #-536870908 @ 0xe0000004 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ svclt 0x0018428a │ │ │ │ subsvs r3, sl, #4096 @ 0x1000 │ │ │ │ @@ -275147,282 +275213,282 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ stmdbcs fp!, {r8, sl, fp, ip, sp, pc}^ │ │ │ │ vqadd.s8 , , q3 │ │ │ │ vaddl.s8 , d0, d20 │ │ │ │ swpcs r0, r6, [r1] │ │ │ │ - sbcsvc pc, r0, #-1342177276 @ 0xb0000004 │ │ │ │ + rsceq pc, r0, #78643200 @ 0x4b00000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ @ instruction: 0xf19c6800 │ │ │ │ andcs pc, r1, r5, ror ip @ │ │ │ │ - blx 0xff459510 │ │ │ │ + blx 0xff459610 │ │ │ │ bfi r2, r4, #2, #5 │ │ │ │ bfi r2, lr, #2, #3 │ │ │ │ mrc2 1, 1, pc, cr2, cr12, {4} │ │ │ │ msrne CPSR_s, #1342177284 @ 0x50000004 │ │ │ │ orrseq pc, r6, #192, 4 │ │ │ │ tstcs r1, r1, lsr #4 │ │ │ │ - adcvc pc, ip, fp, asr #4 │ │ │ │ + adcseq pc, ip, fp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf17b681b │ │ │ │ andcs pc, r1, r3, asr r8 @ │ │ │ │ - blx 0xfeed953c │ │ │ │ + blx 0xfeed963c │ │ │ │ ldrb r4, [r8, r3, ror #12] │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec7419c │ │ │ │ + bl 0xfec7429c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf04d0ff8 │ │ │ │ vmla.i8 d31, d30, d23 │ │ │ │ vsubw.s8 , q0, d20 │ │ │ │ addsvs r2, r8, #1476395010 @ 0x58000002 │ │ │ │ andcs fp, r0, r0, lsr r1 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ msrne CPSR_f, #1342177284 @ 0x50000004 │ │ │ │ orrseq pc, r6, #192, 4 │ │ │ │ @ instruction: 0xf04d6818 │ │ │ │ strdcs pc, [r1], -r7 │ │ │ │ - blx 0xfe5d9584 │ │ │ │ + blx 0xfe5d9684 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec741dc │ │ │ │ + bl 0xfec742dc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf18b0ff8 │ │ │ │ vrecps.f32 d31, d30, d27 │ │ │ │ vsubw.s8 , q0, d20 │ │ │ │ sbcsvs r2, r8, #1476395010 @ 0x58000002 │ │ │ │ stmdavc r3, {r5, r7, r8, ip, sp, pc} │ │ │ │ andle r2, lr, pc, lsr fp │ │ │ │ - mvnsvc pc, fp, asr #4 │ │ │ │ + tstpne r4, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ ldc2 1, cr15, [r8], #556 @ 0x22c │ │ │ │ andcs fp, r0, r0, asr r1 │ │ │ │ movwcs r2, #256 @ 0x100 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ stmdavc r3, {r3, r8, sl, fp, ip, sp, pc}^ │ │ │ │ mvnle r2, r0, lsl #22 │ │ │ │ - @ instruction: 0xf942f6f5 │ │ │ │ + @ instruction: 0xf8c2f6f5 │ │ │ │ @ instruction: 0xf16c2001 │ │ │ │ svclt 0x0000fa69 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec74230 │ │ │ │ + bl 0xfec74330 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ andcs r4, r0, #25600 @ 0x6400 │ │ │ │ andls r4, r0, #110100480 @ 0x6900000 │ │ │ │ movwls r6, #6171 @ 0x181b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xf83ef170 │ │ │ │ bicsvs pc, r8, #-536870908 @ 0xe0000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ mvnlt r6, r8, asr r0 │ │ │ │ ldmdavc r2, {r9, fp, ip, pc} │ │ │ │ svclt 0x00042a4d │ │ │ │ subsvs r0, r8, r0, lsl #10 │ │ │ │ @ instruction: 0xf002d005 │ │ │ │ - bcs 0x13ddbe8 │ │ │ │ + bcs 0x13ddce8 │ │ │ │ addeq fp, r0, #4, 30 │ │ │ │ - blmi 0x3f51d4 │ │ │ │ - blls 0x1770e0 │ │ │ │ + blmi 0x3f52d4 │ │ │ │ + blls 0x1771e0 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, LR_mon │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r0, #-0] │ │ │ │ @ instruction: 0xf7ff2001 │ │ │ │ @ instruction: 0xf19cfe6b │ │ │ │ svclt 0x0000fd99 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec742ac │ │ │ │ + bl 0xfec743ac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ vpadd.i8 d20, d12, d7 │ │ │ │ - vaddhn.i16 d22, q8, q12 │ │ │ │ + @ instruction: 0xf2c074b8 │ │ │ │ ldmdavs fp, {r0, r1, r2, r3, r5, sl} │ │ │ │ @ instruction: 0xf04f9301 │ │ │ │ vcgt.s8 d16, d14, d0 │ │ │ │ vabal.s8 , d0, d20 │ │ │ │ @ instruction: 0xf18b2596 │ │ │ │ strmi pc, [r6], -r5, asr #30 │ │ │ │ and r9, r3, r0 │ │ │ │ @ instruction: 0xf0456b28 │ │ │ │ ldmiblt r8, {r0, r1, r4, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ strbtmi r4, [r8], -r1, lsr #12 │ │ │ │ - blx 0x759718 │ │ │ │ + blx 0x759818 │ │ │ │ stmdacs r0, {r0, r9, sl, lr} │ │ │ │ - blmi 0x3918c0 │ │ │ │ - blls 0x17715c │ │ │ │ + blmi 0x3919c0 │ │ │ │ + blls 0x17725c │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 56) │ │ │ │ andlt r4, r2, r0, lsr r6 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ - bllt 0x155972c │ │ │ │ + bllt 0x155982c │ │ │ │ @ instruction: 0xf7ff2001 │ │ │ │ @ instruction: 0xf19cfe31 │ │ │ │ svclt 0x0000fd5f │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec74320 │ │ │ │ + bl 0xfec74420 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ vpadd.i8 d20, d12, d7 │ │ │ │ - vaddhn.i16 d22, q8, q12 │ │ │ │ + @ instruction: 0xf2c074b8 │ │ │ │ ldmdavs fp, {r0, r1, r2, r3, r5, sl} │ │ │ │ @ instruction: 0xf04f9301 │ │ │ │ vcgt.s8 d16, d14, d0 │ │ │ │ vabal.s8 , d0, d20 │ │ │ │ @ instruction: 0xf18b2596 │ │ │ │ strmi pc, [r6], -fp, lsl #30 │ │ │ │ and r9, r3, r0 │ │ │ │ @ instruction: 0xf0456b28 │ │ │ │ ldmiblt r8, {r0, r3, r4, r5, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ strbtmi r4, [r8], -r1, lsr #12 │ │ │ │ @ instruction: 0xf9def18c │ │ │ │ stmdacs r0, {r0, r9, sl, lr} │ │ │ │ - blmi 0x391934 │ │ │ │ - blls 0x1771d0 │ │ │ │ + blmi 0x391a34 │ │ │ │ + blls 0x1772d0 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 56) │ │ │ │ andlt r4, r2, r0, lsr r6 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ - bllt 0x6d97a0 │ │ │ │ + bllt 0x6d98a0 │ │ │ │ @ instruction: 0xf7ff2001 │ │ │ │ @ instruction: 0xf19cfdf7 │ │ │ │ svclt 0x0000fd25 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec74394 │ │ │ │ + bl 0xfec74494 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ andcs r0, r0, #248, 30 @ 0x3e0 │ │ │ │ ldrmi r4, [r1], -r8, lsl #22 │ │ │ │ @ instruction: 0xf8e8f042 │ │ │ │ andcs fp, r0, r0, asr #18 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ @ instruction: 0xf7ff2001 │ │ │ │ svclt 0x0000fdd9 │ │ │ │ addseq lr, r6, #88, 6 @ 0x60000001 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec743cc │ │ │ │ + bl 0xfec744cc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6f50ff8 │ │ │ │ - @ instruction: 0xf000ffdd │ │ │ │ + @ instruction: 0xf000ff5d │ │ │ │ @ instruction: 0xf6f5fc1d │ │ │ │ - @ instruction: 0xf725fe63 │ │ │ │ - @ instruction: 0xf643f899 │ │ │ │ + @ instruction: 0xf725fde3 │ │ │ │ + @ instruction: 0xf643f819 │ │ │ │ vorr.i32 , #3072 @ 0x00000c00 │ │ │ │ ldmdavs fp, {r1, r2, r4, r7, r8, r9} │ │ │ │ - mvnsvc pc, fp, asr #4 │ │ │ │ + tstpne ip, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ andcc pc, r4, lr, asr #4 │ │ │ │ addscs pc, r6, r0, asr #5 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ ldrmi r2, [r8, -r9, lsr #4] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec7440c │ │ │ │ + bl 0xfec7450c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ eorcs r0, lr, #232, 30 @ 0x3a0 │ │ │ │ - vmax.s8 d20, d11, d4 │ │ │ │ - vsra.s64 , q14, #64 │ │ │ │ + @ instruction: 0xf64b4604 │ │ │ │ + vaddw.s8 , q0, d12 │ │ │ │ vrhadd.s8 d16, d14, d31 │ │ │ │ vaddl.s8 , d0, d4 │ │ │ │ @ instruction: 0xf0442096 │ │ │ │ - blx 0xfee5c458 │ │ │ │ + blx 0xfee5c558 │ │ │ │ stmdbeq r0, {r2, r7, ip, sp, lr, pc}^ │ │ │ │ stc2 0, cr15, [r8], {-0} │ │ │ │ vpadd.i8 d27, d16, d4 │ │ │ │ vabdl.s8 q8, d0, d8 │ │ │ │ ldmdavs sl!, {r1, r4, r7, r8, r9, sl} │ │ │ │ mrc 14, 0, r4, cr13, cr9, {0} │ │ │ │ - bl 0x2b5008 │ │ │ │ + bl 0x2b5108 │ │ │ │ @ instruction: 0xb1a20e05 │ │ │ │ rsbseq pc, r8, #13762560 @ 0xd20000 │ │ │ │ @ instruction: 0x46024613 │ │ │ │ ldrdne pc, [r0], -lr │ │ │ │ mulle sl, r9, r2 │ │ │ │ @ instruction: 0x1c9ee9d3 │ │ │ │ @ instruction: 0xf8c1b1c9 │ │ │ │ @ instruction: 0xf8d3c27c │ │ │ │ @ instruction: 0xf8cc1278 │ │ │ │ @ instruction: 0xf8c31000 │ │ │ │ stmdacs r0, {r2, r3, r4, r5, r6, r9, lr} │ │ │ │ @ instruction: 0xf6f5d1ea │ │ │ │ - ldmdbpl r3!, {r0, r2, r4, r5, r6, r7, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmdbpl r3!, {r0, r2, r4, r5, r6, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ addsvc pc, r4, #13828096 @ 0xd30000 │ │ │ │ - blx 0x1c59390 │ │ │ │ + blx 0x1c59490 │ │ │ │ ldmdbpl r0!, {r3, r4, r5, sp, lr}^ │ │ │ │ @ instruction: 0xf7254621 │ │ │ │ - pop {r0, r1, r2, r7, fp, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0xf6f640f8 │ │ │ │ - @ instruction: 0xf8c7b82b │ │ │ │ + pop {r0, r1, r2, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf6f540f8 │ │ │ │ + @ instruction: 0xf8c7bfab │ │ │ │ strb ip, [r6, r4]! │ │ │ │ cdp 14, 1, cr4, cr13, cr2, {0} │ │ │ │ @ instruction: 0xf6f55f70 │ │ │ │ - strb pc, [lr, sp, lsl #28]! @ │ │ │ │ + strb pc, [lr, sp, lsl #27]! @ │ │ │ │ muleq r0, r0, r0 │ │ │ │ vnmls.f32 s8, s26, s10 │ │ │ │ ldmpl r3, {r4, r5, r6, r8, r9, sl, fp, ip, sp}^ │ │ │ │ - blx 0xfed23b18 │ │ │ │ + blx 0xfed23c18 │ │ │ │ stmdbeq r0, {r7, ip, sp, lr, pc}^ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ svclt 0x00004770 │ │ │ │ muleq r0, r0, r0 │ │ │ │ - mcrlt 6, 0, pc, cr14, cr4, {7} @ │ │ │ │ + stclt 6, cr15, [lr, #976] @ 0x3d0 │ │ │ │ @ instruction: 0xb1236803 │ │ │ │ movwcs r2, #0 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ strlt r4, [r0, #-1904] @ 0xfffff890 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00f0f8cc │ │ │ │ andls fp, r1, r3, lsl #1 │ │ │ │ @ instruction: 0xf19920e0 │ │ │ │ - blls 0x19b678 │ │ │ │ + blls 0x19b778 │ │ │ │ andlt r6, r3, r8, lsl r0 │ │ │ │ movwcs r2, #0 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd00 │ │ │ │ - svclt 0x0042f6f5 │ │ │ │ + mcrlt 6, 6, pc, cr2, cr5, {7} @ │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec74514 │ │ │ │ + bl 0xfec74614 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5000fd0 │ │ │ │ strmi r5, [r4], -r0, lsl #4 │ │ │ │ stmdbmi sl!, {r3, r7, ip, sp, pc} │ │ │ │ andcs r2, r2, r0, lsl #6 │ │ │ │ tstls r7, r9, lsl #16 │ │ │ │ tstpeq r0, pc, asr #32 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf8c42101 │ │ │ │ stmib r2, {r2, r6, r7, ip}^ │ │ │ │ @ instruction: 0xf8c230d7 │ │ │ │ stmib sp, {r2, r5, r6, r8, r9, ip, sp}^ │ │ │ │ stmib sp, {r1, r8, r9, ip, sp}^ │ │ │ │ @ instruction: 0xf1943304 │ │ │ │ cdpne 13, 0, cr15, cr3, cr1, {4} │ │ │ │ - blmi 0x914388 │ │ │ │ - blls 0x2f73bc │ │ │ │ + blmi 0x914488 │ │ │ │ + blls 0x2f74bc │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ teqle r0, r0, lsl #6 │ │ │ │ andcs fp, r0, r8 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ andcs sl, r7, r2, lsl #18 │ │ │ │ @ instruction: 0xf1929301 │ │ │ │ stmdacs r0, {r0, r2, r5, sl, fp, ip, sp, lr, pc} │ │ │ │ - blls 0x191b20 │ │ │ │ + blls 0x191c20 │ │ │ │ strpl pc, [sp], #-1284 @ 0xfffffafc │ │ │ │ andgt lr, r2, #3620864 @ 0x374000 │ │ │ │ ldrbne r9, [r9, r4, lsl #16] │ │ │ │ vqdmulh.s d15, d2, d3 │ │ │ │ vfmsvc.f32 s29, s0, s30 │ │ │ │ andcs pc, ip, #1024 @ 0x400 │ │ │ │ @ instruction: 0xf101fb00 │ │ │ │ @@ -275433,42 +275499,42 @@ │ │ │ │ ldmib r3, {r1, r2, r8, r9, sp, pc}^ │ │ │ │ @ instruction: 0xf15d2300 │ │ │ │ stmdane r8!, {r0, r2, r3, r4, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ tsteq r1, r6, asr #22 │ │ │ │ smlabteq sl, r4, r9, lr │ │ │ │ @ instruction: 0xf19ce7c7 │ │ │ │ svclt 0x0000fc07 │ │ │ │ - blcc 0xfe7cfbc8 │ │ │ │ + blcc 0xfe7cfcc8 │ │ │ │ andeq r0, r0, r0 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec745d8 │ │ │ │ + bl 0xfec746d8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vmax.f32 q8, q15, q12 │ │ │ │ vsubw.s8 , q0, d20 │ │ │ │ umulllt r2, r2, r6, r3 @ │ │ │ │ - blvs 0xfe7413f0 │ │ │ │ - stc2 6, cr15, [ip, #-976] @ 0xfffffc30 │ │ │ │ + blvs 0xfe7414f0 │ │ │ │ + stc2 6, cr15, [ip], {244} @ 0xf4 │ │ │ │ @ instruction: 0xf6f44605 │ │ │ │ - stmdbls r1, {r0, r4, r5, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbls r1, {r0, r4, r5, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ andpl pc, r8, r5, lsl #10 │ │ │ │ andscc pc, r0, #805306372 @ 0x30000004 │ │ │ │ andeq pc, r1, #192, 4 │ │ │ │ strpl pc, [r8], #-1441 @ 0xfffffa5f │ │ │ │ @ instruction: 0xf8d43010 │ │ │ │ @ instruction: 0xf8c532b8 │ │ │ │ @ instruction: 0xf6f232c8 │ │ │ │ - andcs lr, r0, #180, 28 @ 0xb40 │ │ │ │ + andcs lr, r0, #52, 28 @ 0x340 │ │ │ │ msrvc CPSR_, #20971520 @ 0x1400000 │ │ │ │ movcs lr, #3227648 @ 0x314000 │ │ │ │ rsbsmi pc, r0, #212, 16 @ 0xd40000 │ │ │ │ ldmib r4, {r2, r6, r8, ip, sp, pc}^ │ │ │ │ movwcs r1, #512 @ 0x200 │ │ │ │ @ instruction: 0xf6f64628 │ │ │ │ - stmiavs r4!, {r0, r2, r3, r4, r5, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ + stmiavs r4!, {r0, r2, r3, r4, r5, r6, fp, ip, sp, lr, pc} │ │ │ │ mvnsle r2, r0, lsl #24 │ │ │ │ andpl pc, r8, r5, lsl #10 │ │ │ │ andlt r3, r2, r0, lsl r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ @@ -275523,64 +275589,64 @@ │ │ │ │ svclt 0x00480691 │ │ │ │ orreq pc, r0, #67 @ 0x43 │ │ │ │ subeq pc, r0, #67 @ 0x43 │ │ │ │ ldrmi r4, [r0], lr, lsr #5 │ │ │ │ addmi sp, r6, #3735552 @ 0x390000 │ │ │ │ vst2.8 {d29-d30}, [r3 :128], r9 │ │ │ │ ldrtmi r6, [r0], -r4, lsl #4 │ │ │ │ - @ instruction: 0xf75b4629 │ │ │ │ - adcsmi pc, sp, #3997696 @ 0x3d0000 │ │ │ │ + @ instruction: 0xf75a4629 │ │ │ │ + adcsmi pc, sp, #756 @ 0x2f4 │ │ │ │ @ instruction: 0x4639d31b │ │ │ │ @ instruction: 0xf7ff4620 │ │ │ │ @ instruction: 0xf64fff93 │ │ │ │ vsubw.s8 , q0, d24 │ │ │ │ @ instruction: 0xf64f2396 │ │ │ │ vabal.s8 q11, d16, d24 │ │ │ │ ldmdavs sl, {r1, r2, r4, r7, r8, sl, sp} │ │ │ │ - bcs 0x137600 │ │ │ │ + bcs 0x137700 │ │ │ │ ldrbeq sp, [fp], #-321 @ 0xfffffebf │ │ │ │ strtmi sp, [r0], -r1, lsr #8 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0x464281f0 │ │ │ │ stclne 6, cr4, [r8], #-228 @ 0xffffff1c │ │ │ │ - @ instruction: 0xf81af75b │ │ │ │ + @ instruction: 0xff9af75a │ │ │ │ mrcne 7, 3, lr, cr1, cr13, {6} │ │ │ │ - @ instruction: 0xf75b9307 │ │ │ │ - blls 0x31b5d8 │ │ │ │ + @ instruction: 0xf75a9307 │ │ │ │ + blls 0x31d4d8 │ │ │ │ @ instruction: 0x46294630 │ │ │ │ andvs pc, r4, #1124073472 @ 0x43000000 │ │ │ │ - @ instruction: 0xf80ef75b │ │ │ │ + @ instruction: 0xff8ef75a │ │ │ │ sbcsle r4, r0, #-805306357 @ 0xd000000b │ │ │ │ ldrtmi lr, [r9], -fp, ror #15 │ │ │ │ - @ instruction: 0xf808f75b │ │ │ │ + @ instruction: 0xff88f75a │ │ │ │ @ instruction: 0xf04ce7cb │ │ │ │ strmi pc, [r5], -sp, lsl #25 │ │ │ │ sbcsle r2, r8, r0, lsl #16 │ │ │ │ eorcs r4, r3, #3145728 @ 0x300000 │ │ │ │ vrhadd.s8 d18, d12, d1 │ │ │ │ - vmla.i d16, d0, d0[5] │ │ │ │ + vmvn.i32 , #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf17a002f │ │ │ │ @ instruction: 0x4628fd39 │ │ │ │ - @ instruction: 0xff94f759 │ │ │ │ + @ instruction: 0xff14f759 │ │ │ │ @ instruction: 0xf04c4628 │ │ │ │ @ instruction: 0x4620fc7d │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf64f81f0 │ │ │ │ vrshr.s64 d18, d26, #64 │ │ │ │ ldmdahi r2, {r1, r2, r4, r7, r9, sp} │ │ │ │ adcsle r2, r6, r0, lsl #20 │ │ │ │ ldrle r0, [r4, #1050]! @ 0x41a │ │ │ │ strtmi r2, [r2], -r0, lsl #6 │ │ │ │ - eorseq pc, ip, ip, asr #4 │ │ │ │ + subne pc, ip, ip, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ stc2 0, cr15, [r0], #304 @ 0x130 │ │ │ │ str r6, [sl, fp, lsr #16]! │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ @@ -275596,31 +275662,31 @@ │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ andle r2, lr, r0, lsl #16 │ │ │ │ stmibne r6, {r1, r2, r8, sl, fp, ip, lr, pc} │ │ │ │ - bl 0xfea2e668 │ │ │ │ - bl 0x12de658 │ │ │ │ + bl 0xfea2e768 │ │ │ │ + bl 0x12de758 │ │ │ │ strb r7, [r1, r0, ror #15]! │ │ │ │ @ instruction: 0xff0ef15e │ │ │ │ - blcs 0x237670 │ │ │ │ + blcs 0x237770 │ │ │ │ ldrdcs sp, [r0], -ip │ │ │ │ @ instruction: 0xf1b9e7e4 │ │ │ │ rscle r0, r0, r0, lsl #30 │ │ │ │ strtmi r4, [r2], -r1, lsl #12 │ │ │ │ @ instruction: 0xf18b4628 │ │ │ │ @ instruction: 0xe7dae876 │ │ │ │ movtcc pc, #33358 @ 0x824e @ │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ stmdblt fp, {r0, r1, r3, r4, fp, sp, lr} │ │ │ │ mrclt 1, 2, APSR_nzcv, cr12, cr8, {4} │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec74894 │ │ │ │ + bl 0xfec74994 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ andcs r4, r0, #4, 12 @ 0x400000 │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf04f2302 │ │ │ │ movwls r3, #1023 @ 0x3ff │ │ │ │ teqpeq r2, #68, 4 @ p-variant is OBSOLETE @ 0x40000004 │ │ │ │ @@ -275634,44 +275700,44 @@ │ │ │ │ svclt 0x0000bd10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ ldrmi fp, [pc], -r7, lsl #1 │ │ │ │ strmi r4, [lr], -r4, lsl #12 │ │ │ │ - blls 0x52ef40 │ │ │ │ + blls 0x52f040 │ │ │ │ msreq CPSR_fsxc, #3 │ │ │ │ @ instruction: 0xf0002b01 │ │ │ │ vhadd.s8 d24, d30, d16 │ │ │ │ vmvn.i16 d19, #12 @ 0x000c │ │ │ │ @ instruction: 0xf1982896 │ │ │ │ vnmulne.f32 s31, s6, s31 │ │ │ │ stmdbeq r0, {r0, r1, r8, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf8d84682 │ │ │ │ adcsmi r2, r4, #0 │ │ │ │ movweq lr, #11012 @ 0x2b04 │ │ │ │ subsle r9, r4, #335544320 @ 0x14000000 │ │ │ │ - bleq 0x159858 │ │ │ │ + bleq 0x159958 │ │ │ │ @ instruction: 0xf5044620 │ │ │ │ @ instruction: 0xf7595480 │ │ │ │ - adcmi pc, r6, #364 @ 0x16c │ │ │ │ - bleq 0x158058 │ │ │ │ + adcmi pc, r6, #3504 @ 0xdb0 │ │ │ │ + bleq 0x158158 │ │ │ │ strmi sp, [r9, #2294]! @ 0x8f6 │ │ │ │ strbmi sp, [r8], -r8, lsl #18 │ │ │ │ stmibpl r0, {r0, r3, r5, r7, r8, sl, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0xff50f759 │ │ │ │ - b 0x13eec74 │ │ │ │ + mrc2 7, 6, pc, cr0, cr9, {2} │ │ │ │ + b 0x13eed74 │ │ │ │ mvnsle r0, #0, 22 │ │ │ │ svceq 0x0000f1bb │ │ │ │ - b 0x131184c │ │ │ │ + b 0x131194c │ │ │ │ vsubw.u8 q8, , d11 │ │ │ │ @ instruction: 0xf00b0480 │ │ │ │ @ instruction: 0xf3c30b03 │ │ │ │ @ instruction: 0xf0030780 │ │ │ │ - b 0x121e36c │ │ │ │ + b 0x121e46c │ │ │ │ tstmi pc, #184549376 @ 0xb000000 │ │ │ │ @ instruction: 0xf0039b10 │ │ │ │ streq r0, [r3, r0, lsr #22]! │ │ │ │ @ instruction: 0xf8d8d55b │ │ │ │ stclne 0, cr1, [sl], #-0 │ │ │ │ ldrtmi r1, [r1], #-2962 @ 0xfffff46e │ │ │ │ svceq 0x0000f1bb │ │ │ │ @@ -275692,15 +275758,15 @@ │ │ │ │ svchi 0x00f0e8bd │ │ │ │ tstcs r0, r8, lsl #12 │ │ │ │ svc 0x00d2f18a │ │ │ │ strmi lr, [r9, #2024]! @ 0x7e8 │ │ │ │ @ instruction: 0xf04fbf88 │ │ │ │ ldmle r2!, {r8, r9, fp} │ │ │ │ streq pc, [r0], #967 @ 0x3c7 │ │ │ │ - blvc 0x8d8e50 │ │ │ │ + blvc 0x8d8f50 │ │ │ │ streq pc, [r3, -r7] │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ movwls r4, #828 @ 0x33c │ │ │ │ strtmi r9, [r2], -r5, lsl #30 │ │ │ │ @ instruction: 0x46519b10 │ │ │ │ stc 6, cr4, [sp, #224] @ 0xe0 │ │ │ │ @ instruction: 0xf0437b02 │ │ │ │ @@ -275730,51 +275796,51 @@ │ │ │ │ ... │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ cdpne 6, 4, cr4, cr12, cr0, {4} │ │ │ │ addlt r4, r5, r4, asr #8 │ │ │ │ - blcc 0x119c80 │ │ │ │ + blcc 0x119d80 │ │ │ │ @ instruction: 0xf9b6f198 │ │ │ │ strmi r4, [r3], #579 @ 0x243 │ │ │ │ - bleq 0x2180a8 │ │ │ │ + bleq 0x2181a8 │ │ │ │ stmdbeq r8, {r0, r1, r9, fp, sp, lr, pc} │ │ │ │ ldrbcc pc, [pc, fp, lsl #2]! @ │ │ │ │ movweq lr, #39847 @ 0x9ba7 │ │ │ │ stmdale r4!, {r3, r4, r7, r9, lr} │ │ │ │ strmi r4, [r2], r8, asr #11 │ │ │ │ strbmi fp, [sp], -r4, lsl #31 │ │ │ │ stmdble sl, {r9, sl, sp} │ │ │ │ @ instruction: 0xf5054628 │ │ │ │ @ instruction: 0xf7595580 │ │ │ │ - strmi pc, [r8, #3741]! @ 0xe9d │ │ │ │ + strmi pc, [r8, #3613]! @ 0xe1d │ │ │ │ streq lr, [r0], -r6, asr #20 │ │ │ │ strdlt sp, [r6, -r6] │ │ │ │ adcsmi r4, ip, #-788529152 @ 0xd1000000 │ │ │ │ strcs sp, [r0, #-524] @ 0xfffffdf4 │ │ │ │ @ instruction: 0xf5041c60 │ │ │ │ @ instruction: 0xf7595480 │ │ │ │ - adcmi pc, r7, #2288 @ 0x8f0 │ │ │ │ + adcmi pc, r7, #15, 28 @ 0xf0 │ │ │ │ streq lr, [r0, #-2629] @ 0xfffff5bb │ │ │ │ strdlt sp, [sp, -r6] │ │ │ │ streq lr, [sl, -r7, lsr #23] │ │ │ │ stmdale pc!, {r0, r3, r4, r5, r7, r8, sl, lr} @ │ │ │ │ - bleq 0x199cf0 │ │ │ │ + bleq 0x199df0 │ │ │ │ strbmi lr, [r8, #24] │ │ │ │ @ instruction: 0x464ed951 │ │ │ │ ldrtmi r2, [r0], -r0, lsl #10 │ │ │ │ strpl pc, [r0], r6, lsl #10 │ │ │ │ - mrc2 7, 3, pc, cr10, cr9, {2} │ │ │ │ - b 0x126efac │ │ │ │ + ldc2l 7, cr15, [sl, #356]! @ 0x164 │ │ │ │ + b 0x126f0ac │ │ │ │ ldmle r6!, {r8, sl}^ │ │ │ │ andle r4, r8, #188, 4 @ 0xc000000b │ │ │ │ @ instruction: 0xf5041c60 │ │ │ │ @ instruction: 0xf7595480 │ │ │ │ - adcmi pc, r7, #1776 @ 0x6f0 │ │ │ │ + adcmi pc, r7, #15296 @ 0x3bc0 │ │ │ │ streq lr, [r0, #-2629] @ 0xfffff5bb │ │ │ │ ldmiblt sp, {r1, r2, r4, r5, r6, r7, fp, ip, lr, pc} │ │ │ │ subcc pc, r8, #-536870908 @ 0xe0000004 │ │ │ │ addscs pc, r6, #192, 4 │ │ │ │ teqpcc ip, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ smlatbeq r9, fp, fp, lr │ │ │ │ @@ -275813,53 +275879,53 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ @ instruction: 0xf1824802 │ │ │ │ svclt 0x0000be73 │ │ │ │ muleq r0, r4, r0 │ │ │ │ addseq pc, r6, #116, 6 @ 0xd0000001 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec74bbc │ │ │ │ + bl 0xfec74cbc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdbmi fp, {r3, r4, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ svccs 0x0070ee1d │ │ │ │ - blcs 0x133bf8 │ │ │ │ - blcc 0x194e08 │ │ │ │ + blcs 0x133cf8 │ │ │ │ + blcc 0x194f08 │ │ │ │ teqlt r3, fp, lsl #1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ pop {r3, r8, sl, fp, ip, sp, pc} │ │ │ │ stmdami r3, {r3, lr} │ │ │ │ ldclt 1, cr15, [r6], {131} @ 0x83 │ │ │ │ - stc2l 6, cr15, [sl], {242} @ 0xf2 │ │ │ │ + mcrr2 6, 15, pc, sl, cr2 @ │ │ │ │ muleq r0, r4, r0 │ │ │ │ addseq pc, r6, #116, 6 @ 0xd0000001 │ │ │ │ vnmls.f32 s8, s26, s10 │ │ │ │ ldmpl r0, {r4, r5, r6, r8, r9, sl, fp, ip, sp}^ │ │ │ │ svclt 0x00d42800 │ │ │ │ andcs r2, r1, r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ svclt 0x00004770 │ │ │ │ muleq r0, r4, r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec74c1c │ │ │ │ + bl 0xfec74d1c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - bmi 0x2a1a04 │ │ │ │ + bmi 0x2a1b04 │ │ │ │ svccc 0x0070ee1d │ │ │ │ stmdblt r3!, {r0, r1, r4, r6, r7, fp, ip, lr} │ │ │ │ @ instruction: 0x4008e8bd │ │ │ │ @ instruction: 0xf1824803 │ │ │ │ - @ instruction: 0xf6f3be2d │ │ │ │ - svclt 0x0000f86d │ │ │ │ + @ instruction: 0xf6f2be2d │ │ │ │ + svclt 0x0000ffed │ │ │ │ muleq r0, r4, r0 │ │ │ │ addseq pc, r6, #116, 6 @ 0xd0000001 │ │ │ │ stmdami r3, {r3, r4, r8, ip, sp, pc} │ │ │ │ @ instruction: 0xf1822100 │ │ │ │ stmdami r1, {r0, r4, r5, r7, r9, fp, ip, sp, pc} │ │ │ │ - bllt 0xff9da060 │ │ │ │ + bllt 0xff9da160 │ │ │ │ addseq pc, r6, #116, 6 @ 0xd0000001 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0090f8cc │ │ │ │ movwcs fp, #147 @ 0x93 │ │ │ │ ldrmi r4, [r1], -sp, lsl #12 │ │ │ │ @@ -275886,120 +275952,120 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ stccs 15, cr8, [r0, #-960] @ 0xfffffc40 │ │ │ │ addshi pc, r3, r0 │ │ │ │ msrcc SPSR_s, #-536870908 @ 0xe0000004 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ - ldrbvc pc, [pc, #1541]! @ 0x11e0e5 @ │ │ │ │ + ldrbvc pc, [pc, #1541]! @ 0x11e1e5 @ │ │ │ │ vceq.i32 d22, d15, d11 │ │ │ │ cdpne 5, 6, cr0, cr10, cr11, {0} │ │ │ │ vqsub.s8 d4, d16, d10 │ │ │ │ movwcc r8, #4227 @ 0x1083 │ │ │ │ addsmi r1, ip, #93184 @ 0x16c00 │ │ │ │ tstls r4, lr, ror r8 │ │ │ │ @ instruction: 0xf872f198 │ │ │ │ strmi r1, [r2], -r3, ror #28 │ │ │ │ subsmi r1, r3, #88, 18 @ 0x160000 │ │ │ │ cdp 14, 1, cr1, cr13, cr6, {2} │ │ │ │ ldrmi r1, [r6], #-3952 @ 0xfffff090 │ │ │ │ - b 0x2af518 │ │ │ │ + b 0x2af618 │ │ │ │ cdpmi 5, 9, cr0, cr1, cr3, {0} │ │ │ │ strtmi r4, [fp], r9, lsl #13 │ │ │ │ eormi r1, r3, pc, ror #28 │ │ │ │ mcrrne 8, 7, r5, r5, cr0 │ │ │ │ stmdbls r4, {r0, r2, r4, r5, r6, ip, lr} │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ - bne 0xfff3deec │ │ │ │ + bne 0xfff3dfec │ │ │ │ vhsub.s8 d20, d16, d2 │ │ │ │ addsmi r8, ip, #131 @ 0x83 │ │ │ │ tstphi r8, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0x460d461e │ │ │ │ pkhbtmi r4, fp, r8, lsl #13 │ │ │ │ ldrtmi r9, [r0], -r4, lsl #4 │ │ │ │ strpl pc, [r0], r6, lsl #10 │ │ │ │ - stc2l 7, cr15, [r8, #-356] @ 0xfffffe9c │ │ │ │ - b 0x126e620 │ │ │ │ + stc2l 7, cr15, [r8], {89} @ 0x59 │ │ │ │ + b 0x126e720 │ │ │ │ ldmle r6!, {r8, sl}^ │ │ │ │ strbmi r9, [r3], -r4, lsl #20 │ │ │ │ ldrmi r4, [sl, #1625]! @ 0x659 │ │ │ │ ssatmi sp, #4, r2, lsl #4 │ │ │ │ @ instruction: 0x463c4656 │ │ │ │ @ instruction: 0x460f4698 │ │ │ │ ldclne 2, cr9, [r0], #-16 │ │ │ │ strpl pc, [r0], r6, lsl #10 │ │ │ │ - ldc2 7, cr15, [r4, #-356]! @ 0xfffffe9c │ │ │ │ - b 0x126e648 │ │ │ │ + ldc2 7, cr15, [r4], #356 @ 0x164 │ │ │ │ + b 0x126e748 │ │ │ │ ldmle r6!, {r8, sl}^ │ │ │ │ strbmi r9, [r3], -r4, lsl #20 │ │ │ │ @ instruction: 0x4639465c │ │ │ │ andls r9, fp, #8, 6 @ 0x20000000 │ │ │ │ @ instruction: 0xf04f950e │ │ │ │ strtmi r0, [r3], r1, lsl #16 │ │ │ │ ldrcc pc, [ip, -lr, asr #4]! │ │ │ │ ldrcs pc, [r6, r0, asr #5] │ │ │ │ cdpge 12, 0, cr10, cr14, cr11, {0} │ │ │ │ tstls r4, r0, lsl #10 │ │ │ │ strcc lr, [r1, #-4] │ │ │ │ strcc r3, [r4], -r4, lsl #8 │ │ │ │ - ble 0x1def0c0 │ │ │ │ + ble 0x1def1c0 │ │ │ │ ldmdavs r1!, {r3, r8, r9, fp, sp, pc} │ │ │ │ @ instruction: 0xf853683a │ │ │ │ ldrmi r0, [r0], #-37 @ 0xffffffdb │ │ │ │ addeq pc, r0, #67108867 @ 0x4000003 │ │ │ │ tstpeq r3, r1 @ p-variant is OBSOLETE │ │ │ │ stmdavs r1!, {r1, r3, r8, r9, lr} │ │ │ │ - blx 0xfe2da22a │ │ │ │ + blx 0xfe2da32a │ │ │ │ rscle r2, sl, r0, lsl #16 │ │ │ │ - blmi 0x19af3d8 │ │ │ │ + blmi 0x19af4d8 │ │ │ │ andcc pc, r9, r3, asr r8 @ │ │ │ │ vqrdmulh.s d18, d0, d0 │ │ │ │ ldmdbmi pc, {r0, r1, r3, r4, r5, r7, pc}^ @ │ │ │ │ @ instruction: 0xf8413b01 │ │ │ │ - blcs 0x129c08 │ │ │ │ + blcs 0x129d08 │ │ │ │ svcge 0x0062f47f │ │ │ │ andls r4, r4, #92, 16 @ 0x5c0000 │ │ │ │ - blx 0x65a1fe │ │ │ │ + blx 0x65a2fe │ │ │ │ ldrb r9, [fp, -r4, lsl #20] │ │ │ │ andeq pc, fp, #111 @ 0x6f │ │ │ │ @ instruction: 0x462ae758 │ │ │ │ @ instruction: 0xf64fe756 │ │ │ │ vrshr.s64 d18, d30, #64 │ │ │ │ ldmdahi r2, {r1, r2, r4, r7, r9, sp} │ │ │ │ @ instruction: 0xf43f2a00 │ │ │ │ @ instruction: 0xf64faf48 │ │ │ │ vsubl.s8 q11, d16, d24 │ │ │ │ ldmdavs r2, {r1, r2, r4, r7, r9, sp} │ │ │ │ @ instruction: 0xf57f0412 │ │ │ │ tstls r2, r0, asr #30 │ │ │ │ stmib sp, {r1, r5, r9, sl, lr}^ │ │ │ │ vcgt.s8 d21, d12, d0 │ │ │ │ - vshr.s64 d16, d16, #64 │ │ │ │ + vmla.i d17, d16, d0[0] │ │ │ │ tstls r4, pc, lsr #32 │ │ │ │ @ instruction: 0xf984f04c │ │ │ │ ldr r9, [r2, -r4, lsl #18]! │ │ │ │ ldmdble r7!, {r2, r3, r4, r7, r9, lr} │ │ │ │ @ instruction: 0x460e461d │ │ │ │ stmib sp, {r3, r4, r7, r9, sl, lr}^ │ │ │ │ strtmi r1, [r8], -r4, lsl #4 │ │ │ │ strpl pc, [r0, #1285] @ 0x505 │ │ │ │ - stc2l 7, cr15, [r6], {89} @ 0x59 │ │ │ │ - b 0x12ae704 │ │ │ │ + mcrr2 7, 5, pc, r6, cr9 @ │ │ │ │ + b 0x12ae804 │ │ │ │ ldmle r6!, {r9, sl}^ │ │ │ │ andne lr, r4, #3620864 @ 0x374000 │ │ │ │ adcsmi r4, r1, #70254592 @ 0x4300000 │ │ │ │ ldrmi sp, [r3], #-36 @ 0xffffffdc │ │ │ │ @ instruction: 0x960e45ba │ │ │ │ eorhi pc, r0, sp, asr #17 │ │ │ │ cmple lr, #-1342177280 @ 0xb0000000 │ │ │ │ stmible sl, {r0, r1, r2, r3, r4, r7, r9, lr} │ │ │ │ stmdaeq r2, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ stceq 0, cr15, [r1], {79} @ 0x4f │ │ │ │ - bl 0xfec084c8 │ │ │ │ - bl 0x19f490 │ │ │ │ + bl 0xfec085c8 │ │ │ │ + bl 0x19f590 │ │ │ │ @ instruction: 0xf84c0c8c │ │ │ │ @ instruction: 0xf84c3c28 │ │ │ │ @ instruction: 0xf84c6c1c │ │ │ │ @ instruction: 0xe77c1c10 │ │ │ │ ldrbmi r9, [ip], -r4, lsl #18 │ │ │ │ andeq pc, r7, #1 │ │ │ │ @ instruction: 0xf0424620 │ │ │ │ @@ -276010,15 +276076,15 @@ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ strgt lr, [r4], #-2509 @ 0xfffff633 │ │ │ │ @ instruction: 0x460e4655 │ │ │ │ @ instruction: 0x463c4698 │ │ │ │ andne lr, r6, #3358720 @ 0x334000 │ │ │ │ @ instruction: 0xf5051c68 │ │ │ │ @ instruction: 0xf7595580 │ │ │ │ - adcmi pc, ip, #34560 @ 0x8700 │ │ │ │ + adcmi pc, ip, #1792 @ 0x700 │ │ │ │ streq lr, [r0], -r6, asr #20 │ │ │ │ ldmib sp, {r1, r2, r4, r5, r6, r7, fp, ip, lr, pc}^ │ │ │ │ strbmi r1, [r3], -r6, lsl #4 │ │ │ │ strgt lr, [r4], #-2525 @ 0xfffff623 │ │ │ │ strhtle r4, [r7], -r1 │ │ │ │ addeq lr, ip, sp, lsl #22 │ │ │ │ addsmi r1, sp, #774144 @ 0xbd000 │ │ │ │ @@ -276029,179 +276095,179 @@ │ │ │ │ andeq pc, r1, #1073741825 @ 0x40000001 │ │ │ │ orrvs r4, r6, #154140672 @ 0x9300000 │ │ │ │ ldmle r9!, {r1, r9, sp, lr} │ │ │ │ ldmdami r4, {r0, r6, r8, r9, sl, sp, lr, pc} │ │ │ │ andne lr, r5, #3358720 @ 0x334000 │ │ │ │ @ instruction: 0xf1829304 │ │ │ │ ldmib sp, {r0, r2, r3, r4, r5, r7, sl, fp, ip, sp, lr, pc}^ │ │ │ │ - blls 0x222530 │ │ │ │ + blls 0x222630 │ │ │ │ adcsmi lr, fp, #1310720 @ 0x140000 │ │ │ │ @ instruction: 0xf04fbf3c │ │ │ │ @ instruction: 0xf04f0801 │ │ │ │ @ instruction: 0xd3a70c00 │ │ │ │ @ instruction: 0xf04fe7b4 │ │ │ │ ldr r0, [pc, r1, lsl #24]! │ │ │ │ svclt 0x00884547 │ │ │ │ stmdaeq r1, {r2, r3, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf1bcd89e │ │ │ │ @ instruction: 0xf43f0f01 │ │ │ │ str sl, [r7, r2, lsr #30]! │ │ │ │ str r4, [r6, -sp, lsl #12] │ │ │ │ @ instruction: 0xff40f19b │ │ │ │ - blx 0x75b91e │ │ │ │ + blx 0xfe75ba1c │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ muleq r0, r4, r0 │ │ │ │ addseq pc, r6, #116, 6 @ 0xd0000001 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ - blhi 0x1d9220 │ │ │ │ + blhi 0x1d9320 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ addlt r4, r9, r5, lsl r6 │ │ │ │ strmi r4, [pc], -r4, lsl #12 │ │ │ │ @ instruction: 0xff30f197 │ │ │ │ svclt 0x00384285 │ │ │ │ stccs 6, cr4, [r0], {5} │ │ │ │ adchi pc, sp, r0, asr #32 │ │ │ │ msrcc SPSR_fs, #-268435452 @ 0xf0000004 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ - bvs 0x82e6b0 │ │ │ │ + bvs 0x82e7b0 │ │ │ │ movtcc pc, #33358 @ 0x824e @ │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ @ instruction: 0xf1053f01 │ │ │ │ strmi r3, [r7], #-3327 @ 0xfffff301 │ │ │ │ stmdbeq ip, {r2, r8, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf1c56819 │ │ │ │ - b 0x3615b4 │ │ │ │ + b 0x3616b4 │ │ │ │ eorsmi r0, lr, lr, lsl #6 │ │ │ │ stmdbcs r0, {r2, r8, r9, ip, pc} │ │ │ │ addshi pc, r6, r0, asr #32 │ │ │ │ - blls 0x22f7f0 │ │ │ │ - bcc 0x105a700 │ │ │ │ - bcs 0xfe6da8cc │ │ │ │ + blls 0x22f8f0 │ │ │ │ + bcc 0x105a800 │ │ │ │ + bcs 0xfe6da9cc │ │ │ │ stmdbcc r4!, {r1, r2, r3, r6, r9, ip, sp, lr, pc}^ │ │ │ │ ldmibcs r6, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ - ldc 6, cr4, [pc, #380] @ 0x11df54 │ │ │ │ + ldc 6, cr4, [pc, #380] @ 0x11e054 │ │ │ │ ldrbmi r8, [ip], -r1, ror #22 │ │ │ │ vmax.s8 q10, q15, q8 │ │ │ │ vmla.f d19, d0, d0[6] │ │ │ │ @ instruction: 0xf8cd2196 │ │ │ │ tstls r5, r8, lsl r0 │ │ │ │ - blhi 0x1d9424 │ │ │ │ + blhi 0x1d9524 │ │ │ │ @ instruction: 0xf8da2200 │ │ │ │ ldrtmi r0, [r1], -r0 │ │ │ │ @ instruction: 0xf04f4418 │ │ │ │ movwls r3, #1023 @ 0x3ff │ │ │ │ msreq CPSR_x, #68, 4 @ 0x40000004 │ │ │ │ - blx 0xdda468 │ │ │ │ + blx 0xdda568 │ │ │ │ mcrrne 6, 0, r4, r3, cr5 │ │ │ │ @ instruction: 0xf8dad034 │ │ │ │ cdpne 0, 7, cr3, cr1, cr0, {0} │ │ │ │ @ instruction: 0xf8d94401 │ │ │ │ - bne 0xff365e1c │ │ │ │ + bne 0xff365f1c │ │ │ │ andsle r4, r7, r7, lsl #5 │ │ │ │ ldmdble r8!, {r0, r4, r7, r9, lr} │ │ │ │ - bleq 0x159f64 │ │ │ │ + bleq 0x15a064 │ │ │ │ @ instruction: 0xf1984631 │ │ │ │ - bllt 0x85c85c │ │ │ │ + bllt 0x85c95c │ │ │ │ ldmdavs fp, {r0, r2, r8, r9, fp, ip, pc} │ │ │ │ svcpl 0x0080f5b3 │ │ │ │ strcs fp, [r1], #-3996 @ 0xfffff064 │ │ │ │ orrpl pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf603d904 │ │ │ │ strcs r7, [r1], #-1023 @ 0xfffffc01 │ │ │ │ movweq pc, #45935 @ 0xb36f @ │ │ │ │ strb r4, [sp, pc, lsr #12] │ │ │ │ stmdale sp, {r0, r4, r7, r9, lr} │ │ │ │ addsmi r1, r3, #798720 @ 0xc3000 │ │ │ │ - b 0x614024 │ │ │ │ + b 0x614124 │ │ │ │ rsble r0, r0, r8, lsl #30 │ │ │ │ - bleq 0x19a290 │ │ │ │ + bleq 0x19a390 │ │ │ │ svceq 0x0001f1bb │ │ │ │ @ instruction: 0xf1bbd035 │ │ │ │ eorle r0, lr, r2, lsl #30 │ │ │ │ @ instruction: 0x46284631 │ │ │ │ - blx 0x1ada4d8 │ │ │ │ - ldrbtcc pc, [pc], #79 @ 0x11de7c @ │ │ │ │ + blx 0x1ada5d8 │ │ │ │ + ldrbtcc pc, [pc], #79 @ 0x11df7c @ │ │ │ │ andlt r4, r9, r0, lsr #12 │ │ │ │ - blhi 0x1d9178 │ │ │ │ + blhi 0x1d9278 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ - bne 0xff201e58 │ │ │ │ + bne 0xff201f58 │ │ │ │ ldmdale r1, {r0, r1, r4, r7, r9, lr}^ │ │ │ │ svceq 0x0008ea13 │ │ │ │ - bls 0x2d1fa0 │ │ │ │ + bls 0x2d20a0 │ │ │ │ ldrtmi r4, [r1], -r3, asr #8 │ │ │ │ - bleq 0x159fe8 │ │ │ │ + bleq 0x15a0e8 │ │ │ │ movwls r4, #28691 @ 0x7013 │ │ │ │ - blx 0x135a514 │ │ │ │ - blcs 0x144ad4 │ │ │ │ - bls 0x2521a0 │ │ │ │ + blx 0x135a614 │ │ │ │ + blcs 0x144bd4 │ │ │ │ + bls 0x2522a0 │ │ │ │ svclt 0x008c429a │ │ │ │ @ instruction: 0xf0042100 │ │ │ │ stmdbcs r0, {r0, r8} │ │ │ │ @ instruction: 0x462fd1d6 │ │ │ │ ldrtmi lr, [r1], -lr, lsl #15 │ │ │ │ - blx 0xf5a534 │ │ │ │ - bls 0x2d7d84 │ │ │ │ + blx 0xf5a634 │ │ │ │ + bls 0x2d7e84 │ │ │ │ andsmi r4, r3, r1, lsr r6 │ │ │ │ @ instruction: 0xf1989307 │ │ │ │ - blls 0x31c7a8 │ │ │ │ + blls 0x31c8a8 │ │ │ │ submi lr, r6, #60555264 @ 0x39c0000 │ │ │ │ smmlar r5, r4, r0, r4 │ │ │ │ stmdals r4, {r1, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf759462b │ │ │ │ - strmi pc, [r4], -sp, ror #23 │ │ │ │ + strmi pc, [r4], -sp, ror #22 │ │ │ │ @ instruction: 0xd1bf1c42 │ │ │ │ msrcc SPSR_f, #-536870908 @ 0xe0000004 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ - blls 0x237f68 │ │ │ │ + blls 0x238068 │ │ │ │ ldmible r5!, {r0, r1, r7, r9, lr} │ │ │ │ strtmi r9, [fp], -r4, lsl #18 │ │ │ │ stmdbcc r1, {r1, r4, r5, r9, sl, lr} │ │ │ │ ldc 0, cr11, [sp], #36 @ 0x24 │ │ │ │ pop {r1, r8, r9, fp, pc} │ │ │ │ @ instruction: 0xf7594ff0 │ │ │ │ - @ instruction: 0x461cbbd7 │ │ │ │ + @ instruction: 0x461cbb57 │ │ │ │ msrcc SPSR_fs, #-268435452 @ 0xf0000004 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ - bvs 0x7c4340 │ │ │ │ + bvs 0x7c4440 │ │ │ │ @ instruction: 0xd1a3428a │ │ │ │ adcmi r6, r2, #368640 @ 0x5a000 │ │ │ │ ldmdbne r6!, {r2, r3, r4, r7, r8, r9, sl, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xe79d621e │ │ │ │ - orreq pc, r8, ip, asr #4 │ │ │ │ + orrsne pc, r8, ip, asr #4 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - rsceq pc, r4, ip, asr #4 │ │ │ │ + rscsne pc, r4, ip, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ vqdmulh.s d20, d0, d4 │ │ │ │ @ instruction: 0xf16612e7 │ │ │ │ svclt 0x0000fe7d │ │ │ │ ... │ │ │ │ - ldrhteq r3, [r5], -r4 │ │ │ │ + eorseq r3, r5, r4, asr #17 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0018f8cc │ │ │ │ - blmi 0xfec2f9dc │ │ │ │ + blmi 0xfec2fadc │ │ │ │ @ instruction: 0x4605b0b1 │ │ │ │ @ instruction: 0x932f681b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ msrvc CPSR_f, #82837504 @ 0x4f00000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ mrcls 6, 1, r4, cr12, cr7, {0} │ │ │ │ ldrsbtls pc, [r4], #141 @ 0x8d @ │ │ │ │ - blcs 0x138008 │ │ │ │ + blcs 0x138108 │ │ │ │ tstphi r9, r0, asr #32 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf0002900 │ │ │ │ svccs 0x000f808b │ │ │ │ addhi pc, r8, r0, lsl #4 │ │ │ │ - ldrbtvc pc, [pc], #1537 @ 0x11dfb0 @ │ │ │ │ + ldrbtvc pc, [pc], #1537 @ 0x11e0b0 @ │ │ │ │ streq pc, [fp], #-879 @ 0xfffffc91 │ │ │ │ @ instruction: 0xf0002c00 │ │ │ │ vshr.u64 d24, d10, #58 │ │ │ │ andcs r0, r0, #738197504 @ 0x2c000000 │ │ │ │ andls r9, fp, #603979776 @ 0x24000000 │ │ │ │ cmnle r9, r0, lsl #22 │ │ │ │ tstpne r0, #24 @ p-variant is OBSOLETE │ │ │ │ @@ -276219,15 +276285,15 @@ │ │ │ │ stmdapl r3, {r1, r3, r8, ip, pc}^ │ │ │ │ subpl r1, r2, sl, asr ip │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ @ instruction: 0xf1978109 │ │ │ │ vadd.f32 , q15, │ │ │ │ vqdmlal.s , d0, d0[2] │ │ │ │ pkhbtmi r2, r3, r6, lsl #7 │ │ │ │ - blcs 0x138084 │ │ │ │ + blcs 0x138184 │ │ │ │ @ instruction: 0xf418d06e │ │ │ │ @ instruction: 0xf0401f80 │ │ │ │ @ instruction: 0xf0188251 │ │ │ │ svclt 0x00180f10 │ │ │ │ @ instruction: 0xf00046c2 │ │ │ │ @ instruction: 0xf0078269 │ │ │ │ @ instruction: 0xf0070307 │ │ │ │ @@ -276252,26 +276318,26 @@ │ │ │ │ ldmdals sl!, {r2, r4, r5, r6, r8, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf194a912 │ │ │ │ andcc pc, r1, r5, ror #28 │ │ │ │ mvnshi pc, #0 │ │ │ │ andscc lr, ip, #3620864 @ 0x374000 │ │ │ │ addsmi r9, lr, #229376 @ 0x38000 │ │ │ │ andsne pc, r0, r1 │ │ │ │ - bl 0x1f820d8 │ │ │ │ + bl 0x1f821d8 │ │ │ │ vaddl.s8 q8, d0, d2 │ │ │ │ - blls 0x4feb68 │ │ │ │ - beq 0x95a1ac │ │ │ │ + blls 0x4fec68 │ │ │ │ + beq 0x95a2ac │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ @ instruction: 0xf04f83d1 │ │ │ │ mcrls 3, 0, r3, cr9, cr15, {7} │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ sbcs r9, r3, sl, lsr r3 │ │ │ │ @ instruction: 0xf9def15e │ │ │ │ andvs r2, r3, r6, lsl r3 │ │ │ │ - ldrbtcc pc, [pc], #79 @ 0x11e0c8 @ │ │ │ │ + ldrbtcc pc, [pc], #79 @ 0x11e1c8 @ │ │ │ │ ldmdavs sl, {r3, r4, r6, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, pc, lsr #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ bicshi pc, fp, #64 @ 0x40 │ │ │ │ eorslt r4, r1, r0, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @@ -276281,75 +276347,75 @@ │ │ │ │ movwcs pc, #51653 @ 0xc9c5 @ │ │ │ │ strb r6, [r5, r3]! │ │ │ │ movweq pc, #28679 @ 0x7007 @ │ │ │ │ andeq pc, r3, #7 │ │ │ │ movweq pc, #32835 @ 0x8043 @ │ │ │ │ vsubw.u8 , , d13 │ │ │ │ @ instruction: 0xf5b00380 │ │ │ │ - b 0x11f5f10 │ │ │ │ + b 0x11f6010 │ │ │ │ movwls r0, #49922 @ 0xc302 │ │ │ │ orrhi pc, r2, #0 │ │ │ │ tstphi r4, r0, lsl #5 @ p-variant is OBSOLETE │ │ │ │ nopeq {8} │ │ │ │ @ instruction: 0xf0402d00 │ │ │ │ @ instruction: 0xf1ba8089 │ │ │ │ @ instruction: 0xf0400f00 │ │ │ │ - blcs 0x13ef6c │ │ │ │ + blcs 0x13f06c │ │ │ │ rschi pc, r4, #0 │ │ │ │ @ instruction: 0xf0484657 │ │ │ │ strbmi r0, [r2], r0, lsr #6 │ │ │ │ eorshi pc, r8, sp, asr #17 │ │ │ │ - blvc 0xf597c0 │ │ │ │ + blvc 0xf598c0 │ │ │ │ addpl pc, r0, #4, 10 @ 0x1000000 │ │ │ │ - bl 0xfe9afa2c │ │ │ │ + bl 0xfe9afb2c │ │ │ │ ldrtmi r0, [r9], -fp, lsl #14 │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ - blvc 0x1d978c │ │ │ │ - bls 0x44295c │ │ │ │ + blvc 0x1d988c │ │ │ │ + bls 0x442a5c │ │ │ │ @ instruction: 0xf886f198 │ │ │ │ mcrrne 6, 0, r4, r2, cr5 │ │ │ │ orrhi pc, r3, #0 │ │ │ │ movweq pc, #46016 @ 0xb3c0 @ │ │ │ │ @ instruction: 0xf0402b00 │ │ │ │ adcsmi r8, ip, #805306376 @ 0x30000008 │ │ │ │ rsbshi pc, fp, #192 @ 0xc0 │ │ │ │ svceq 0x0020f01a │ │ │ │ subshi pc, r4, #0 │ │ │ │ teqpcc ip, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ - bne 0xffc781f8 │ │ │ │ + bne 0xffc782f8 │ │ │ │ msrcc SPSR_s, #-536870908 @ 0xe0000004 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ addsmi r6, sp, #1769472 @ 0x1b0000 │ │ │ │ @ instruction: 0x83bbf200 │ │ │ │ vmulne.f64 d25, d1, d11 │ │ │ │ strtmi r9, [r9], #-2569 @ 0xfffff5f7 │ │ │ │ svclt 0x00084313 │ │ │ │ andle r4, r8, fp, lsl #12 │ │ │ │ @ instruction: 0xf10b9809 │ │ │ │ strmi r3, [fp], #-1023 @ 0xfffffc01 │ │ │ │ andeq pc, r0, #-1073741774 @ 0xc0000032 │ │ │ │ andsmi r1, r3, fp, lsl sl │ │ │ │ - bls 0x46cdc4 │ │ │ │ + bls 0x46cec4 │ │ │ │ andls r4, r1, #40, 12 @ 0x2800000 │ │ │ │ andls r9, r0, #57344 @ 0xe000 │ │ │ │ @ instruction: 0xf7ff462a │ │ │ │ @ instruction: 0x4604f993 │ │ │ │ @ instruction: 0xf64fe0f1 │ │ │ │ vrsra.s64 d18, d28, #64 │ │ │ │ ldmdahi fp, {r1, r2, r4, r7, r8, r9, sp} │ │ │ │ @ instruction: 0xf43f2b00 │ │ │ │ @ instruction: 0xf64faedf │ │ │ │ vsubw.s8 q11, q8, d24 │ │ │ │ ldmdavs fp, {r1, r2, r4, r7, r8, r9, sp} │ │ │ │ @ instruction: 0xf57f041a │ │ │ │ - blls 0xfc9d50 │ │ │ │ + blls 0xfc9e50 │ │ │ │ stmib sp, {r1, r3, r5, r9, sl, lr}^ │ │ │ │ vcgt.s8 d24, d12, d3 │ │ │ │ - vshr.s64 q8, q10, #64 │ │ │ │ + vaddl.s8 q9, d0, d4 │ │ │ │ movwcs r0, #47 @ 0x2f │ │ │ │ stmib sp, {r8, ip, pc}^ │ │ │ │ strls r6, [r2, -r6, lsl #18] │ │ │ │ tstls r9, r1, lsl #6 │ │ │ │ cdp2 0, 9, cr15, cr4, cr11, {2} │ │ │ │ strb r9, [r3], r9, lsl #18 │ │ │ │ @ instruction: 0xf1824806 │ │ │ │ @@ -276358,41 +276424,41 @@ │ │ │ │ ... │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ muleq r0, r4, r0 │ │ │ │ addseq pc, r6, #116, 6 @ 0xd0000001 │ │ │ │ vmax.s8 q10, q15, q1 │ │ │ │ vmvn.i32 d19, #3072 @ 0x00000c00 │ │ │ │ ldmdavs r7, {r1, r2, r4, r7, r9, sp} │ │ │ │ - blcs 0x12f304 │ │ │ │ + blcs 0x12f404 │ │ │ │ teqphi r5, r0 @ p-variant is OBSOLETE │ │ │ │ svcne 0x0010f01a │ │ │ │ svclt 0x00044653 │ │ │ │ eorsge pc, r8, sp, asr #17 │ │ │ │ nopeq {74} @ 0x4a │ │ │ │ svcge 0x0070f43f │ │ │ │ eorsge pc, r8, sp, asr #17 │ │ │ │ @ instruction: 0x4653993a │ │ │ │ ldrtmi r9, [r8], -r0, lsl #2 │ │ │ │ - bls 0x42faf4 │ │ │ │ + bls 0x42fbf4 │ │ │ │ stmdbvs r2, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xfffaf197 │ │ │ │ @ instruction: 0x460342b8 │ │ │ │ @ instruction: 0xf104bf02 │ │ │ │ ldmdbne fp, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, ip, sp}^ │ │ │ │ addsle r4, sl, r9, lsl r6 │ │ │ │ mrrcne 10, 11, r4, r8, cr2 │ │ │ │ ldmdapl r5, {r1, r3, r8, fp, ip, pc}^ │ │ │ │ rscshi pc, r4, #0 │ │ │ │ @ instruction: 0x46214618 │ │ │ │ @ instruction: 0xf9f0f7ff │ │ │ │ @ instruction: 0xf8eef15e │ │ │ │ stccs 3, cr2, [r0, #-68] @ 0xffffffbc │ │ │ │ vhadd.u8 d22, d0, d3 │ │ │ │ - blmi 0xfebbe958 │ │ │ │ - bls 0x3ad6b4 │ │ │ │ + blmi 0xfebbea58 │ │ │ │ + bls 0x3ad7b4 │ │ │ │ stccs 0, cr5, [r0, #-628] @ 0xfffffd8c │ │ │ │ svcge 0x0006f47f │ │ │ │ @ instruction: 0xf18248a7 │ │ │ │ str pc, [r1, -sp, lsr #31] │ │ │ │ movweq pc, #459 @ 0x1cb @ │ │ │ │ stccs 3, cr9, [r0, #-36] @ 0xffffffdc │ │ │ │ addshi pc, lr, r0 │ │ │ │ @@ -276401,24 +276467,24 @@ │ │ │ │ ldmdavs fp, {r1, r2, r4, r7, r8, r9, sp} │ │ │ │ movwls r1, #47339 @ 0xb8eb │ │ │ │ eorsle r2, sp, r0, lsl #20 │ │ │ │ svceq 0x0020f01a │ │ │ │ msrhi SPSR_fsxc, r0 │ │ │ │ cdpeq 0, 2, cr15, cr0, cr15, {2} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ - bls 0x396f34 │ │ │ │ + bls 0x397034 │ │ │ │ stmdbne r1!, {r0, sl, fp, ip, sp}^ │ │ │ │ - b 0x1c2734 │ │ │ │ + b 0x1c2834 │ │ │ │ addmi r0, r5, #5 │ │ │ │ adchi pc, r2, #64, 4 │ │ │ │ andeq lr, fp, #0, 22 │ │ │ │ - bcc 0x182b48 │ │ │ │ + bcc 0x182c48 │ │ │ │ stmdbvs r2, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ vqsub.s8 d4, d16, d1 │ │ │ │ - bls 0xfbea20 │ │ │ │ + bls 0xfbeb20 │ │ │ │ stmib sp, {r0, r1, r3, r4, r5, r9, sl, lr}^ │ │ │ │ strmi sl, [sl], -r0, lsl #4 │ │ │ │ @ instruction: 0xf7ff4629 │ │ │ │ stmdacs r0, {r0, r2, r4, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ mvnhi pc, r0 │ │ │ │ strtmi r9, [r8], -sp, lsl #22 │ │ │ │ movwge lr, #2509 @ 0x9cd │ │ │ │ @@ -276430,54 +276496,54 @@ │ │ │ │ stccs 3, cr9, [r0, #-36] @ 0xffffffdc │ │ │ │ tstphi r0, r0, asr #32 @ p-variant is OBSOLETE │ │ │ │ svceq 0x0000f1ba │ │ │ │ @ instruction: 0xf8cdd157 │ │ │ │ strbmi sl, [r2], ip, lsr #32 │ │ │ │ stmibne r1!, {r0, r3, r9, fp, ip, pc} │ │ │ │ streq lr, [r6, #-2562] @ 0xfffff5fe │ │ │ │ - b 0x383770 │ │ │ │ + b 0x383870 │ │ │ │ movwls r7, #13282 @ 0x33e2 │ │ │ │ - blne 0x1385058 │ │ │ │ + blne 0x1385158 │ │ │ │ ldrbmi r9, [r3], -r0, lsl #6 │ │ │ │ andeq lr, fp, #3620864 @ 0x374000 │ │ │ │ @ instruction: 0xff78f197 │ │ │ │ @ instruction: 0xf0001c43 │ │ │ │ vqsub.s8 q12, q7, q11 │ │ │ │ vbic.i32 d19, #3072 @ 0x00000c00 │ │ │ │ - blne 0x1e671e4 │ │ │ │ + blne 0x1e672e4 │ │ │ │ ldmdavs fp, {r1, r6, r8, fp, ip} │ │ │ │ vpmin.s8 , q15, q1 │ │ │ │ vqdmlal.s , d0, d0[5] │ │ │ │ ldmdavs fp, {r1, r2, r4, r7, r8, r9, sp} │ │ │ │ vqsub.s8 d4, d16, d10 │ │ │ │ - blls 0x47ee50 │ │ │ │ + blls 0x47ef50 │ │ │ │ stmib sp, {r4, r9, sl, lr}^ │ │ │ │ cdpne 3, 6, cr10, cr3, cr0, {0} │ │ │ │ @ instruction: 0x46194413 │ │ │ │ @ instruction: 0xf8a0f7ff │ │ │ │ - bmi 0x1aefbc8 │ │ │ │ + bmi 0x1aefcc8 │ │ │ │ ldmdapl r3, {r1, r3, r8, fp, ip, pc}^ │ │ │ │ vqrdmulh.s d18, d0, d0 │ │ │ │ - blcc 0x17e840 │ │ │ │ - blcs 0x132514 │ │ │ │ + blcc 0x17e940 │ │ │ │ + blcs 0x132614 │ │ │ │ stclne 0, cr13, [r2], #-480 @ 0xfffffe20 │ │ │ │ mrcge 4, 3, APSR_nzcv, cr10, cr15, {1} │ │ │ │ streq pc, [pc], -r8 │ │ │ │ @ instruction: 0xf43f2e02 │ │ │ │ - blmi 0x1949db8 │ │ │ │ + blmi 0x1949eb8 │ │ │ │ tstpmi r0, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ ldrbtmi r9, [fp], #-2570 @ 0xfffff5f6 │ │ │ │ ldmpl r5, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ @ instruction: 0xf74f4628 │ │ │ │ - stmdacs r0, {r0, r2, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r2, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ mcrge 4, 3, pc, cr10, cr15, {3} @ │ │ │ │ vst1.8 {d20-d22}, [pc :128], r8 │ │ │ │ @ instruction: 0xf74f4100 │ │ │ │ - strtmi pc, [r8], -r7, asr #31 │ │ │ │ - mrc2 7, 6, pc, cr8, cr5, {2} │ │ │ │ + strtmi pc, [r8], -r7, asr #30 │ │ │ │ + mrc2 7, 2, pc, cr8, cr5, {2} │ │ │ │ strbmi lr, [r2], r0, ror #12 │ │ │ │ teqpcc ip, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ streq pc, [r0, #-26]! @ 0xffffffe6 │ │ │ │ movwls r6, #47131 @ 0xb81b │ │ │ │ sbcshi pc, r5, r0 │ │ │ │ stmdbls r9, {r1, r5, r6, r9, sl, fp, ip} │ │ │ │ @@ -276486,22 +276552,22 @@ │ │ │ │ andmi r9, fp, lr, lsl #4 │ │ │ │ cdpne 5, 5, cr9, cr12, cr15, {0} │ │ │ │ adcmi r2, r2, #32, 6 @ 0x80000000 │ │ │ │ ldrcc lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ smlalbthi pc, r5, r0, r0 @ │ │ │ │ @ instruction: 0xf1c29a0f │ │ │ │ ldmdbne pc, {r0, r8, r9} @ │ │ │ │ - blne 0x1645074 │ │ │ │ - blls 0x5248bc │ │ │ │ + blne 0x1645174 │ │ │ │ + blls 0x5249bc │ │ │ │ @ instruction: 0xf0402b00 │ │ │ │ - blls 0x57eb94 │ │ │ │ + blls 0x57ec94 │ │ │ │ @ instruction: 0xf0402b00 │ │ │ │ stmdals pc, {r2, r3, r4, r7, r8, pc} @ │ │ │ │ @ instruction: 0xf1691b73 │ │ │ │ - bls 0x41e864 │ │ │ │ + bls 0x41e964 │ │ │ │ movwls r1, #10267 @ 0x281b │ │ │ │ @ instruction: 0xf1419b3a │ │ │ │ movwls r0, #256 @ 0x100 │ │ │ │ ldrbmi r4, [r3], -r0, lsr #12 │ │ │ │ ldrtmi r9, [r9], -r3, lsl #2 │ │ │ │ mrc2 1, 7, pc, cr8, cr7, {4} │ │ │ │ addmi r4, r4, #3145728 @ 0x300000 │ │ │ │ @@ -276510,204 +276576,204 @@ │ │ │ │ ldmdapl r4, {r1, r3, r8, fp, ip, pc}^ │ │ │ │ andhi pc, sl, #0 │ │ │ │ @ instruction: 0x46394618 │ │ │ │ @ instruction: 0xf8f2f7ff │ │ │ │ @ instruction: 0xfff0f15d │ │ │ │ stccs 3, cr2, [r0], {17} │ │ │ │ vhadd.u8 d22, d0, d3 │ │ │ │ - blmi 0xbfe75c │ │ │ │ - bls 0x3ad4b0 │ │ │ │ + blmi 0xbfe85c │ │ │ │ + bls 0x3ad5b0 │ │ │ │ stccs 0, cr5, [r0], {156} @ 0x9c │ │ │ │ mcrge 4, 0, pc, cr8, cr15, {3} @ │ │ │ │ @ instruction: 0xf8cde700 │ │ │ │ ldrb sl, [fp, #56] @ 0x38 │ │ │ │ @ instruction: 0xf1824826 │ │ │ │ str pc, [r2, fp, lsr #29] │ │ │ │ strtmi r1, [r8], -r9, ror #28 │ │ │ │ @ instruction: 0xf7594421 │ │ │ │ - @ instruction: 0xf028f8cd │ │ │ │ + @ instruction: 0xf028f84d │ │ │ │ @ instruction: 0xf0431310 │ │ │ │ stmdacs r0, {r4, r9, fp} │ │ │ │ stcge 4, cr15, [r9, #508]! @ 0x1fc │ │ │ │ @ instruction: 0xffcef15d │ │ │ │ - bls 0x3b1154 │ │ │ │ + bls 0x3b1254 │ │ │ │ andscs r5, r1, #10158080 @ 0x9b0000 │ │ │ │ - blcs 0x1364f4 │ │ │ │ + blcs 0x1365f4 │ │ │ │ addhi pc, r8, r0, asr #6 │ │ │ │ - blcc 0x170d54 │ │ │ │ + blcc 0x170e54 │ │ │ │ subspl r9, r3, sl, lsl #18 │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ ldrb sl, [fp], r3, ror #27 │ │ │ │ strmi r4, [r2], -r3, asr #4 │ │ │ │ svcpl 0x0080f5bb │ │ │ │ andeq lr, r5, r3, lsl #20 │ │ │ │ tsteq r6, r4, lsl #22 │ │ │ │ streq lr, [r6, #-2563] @ 0xfffff5fd │ │ │ │ smlatbeq r5, r1, fp, lr │ │ │ │ @ instruction: 0xf44fbfb8 │ │ │ │ @ instruction: 0xf7ff5280 │ │ │ │ mcrrne 12, 1, pc, r3, cr15 @ │ │ │ │ - blne 0x1e0e1a0 │ │ │ │ - beq 0x55a64c │ │ │ │ + blne 0x1e0e2a0 │ │ │ │ + beq 0x55a74c │ │ │ │ @ instruction: 0xf47f181d │ │ │ │ @ instruction: 0xf15dad7e │ │ │ │ stmdbmi r7, {r0, r1, r5, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ andcs r9, ip, #2560 @ 0xa00 │ │ │ │ andvs r5, r2, fp, lsl #18 │ │ │ │ vldrle d18, [sp, #-0] │ │ │ │ tstpl fp, r1, lsl #22 │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ @ instruction: 0xe6b3adbb │ │ │ │ ldrt r4, [ip], r2, asr #13 │ │ │ │ muleq r0, r4, r0 │ │ │ │ addseq pc, r6, #116, 6 @ 0xd0000001 │ │ │ │ - addeq r1, r0, r2, lsl #20 │ │ │ │ + addeq r1, r0, r2, lsl #18 │ │ │ │ vmax.s8 q10, q15, q1 │ │ │ │ vbic.i32 d19, #201326592 @ 0x0c000000 │ │ │ │ - blls 0xfa83c4 │ │ │ │ + blls 0xfa84c4 │ │ │ │ stmib sp, {r0, r5, r9, sl, lr}^ │ │ │ │ movwls r6, #2306 @ 0x902 │ │ │ │ ldmdavs r8!, {r0, r1, r4, r6, r9, sl, lr} │ │ │ │ strmi r9, [r5], #-2572 @ 0xfffff5f4 │ │ │ │ @ instruction: 0xf1974628 │ │ │ │ @ instruction: 0x4602fe75 │ │ │ │ @ instruction: 0xf0001c46 │ │ │ │ - bne 0xc7eb54 │ │ │ │ + bne 0xc7ec54 │ │ │ │ strcs fp, [r1, #-3864] @ 0xfffff0e8 │ │ │ │ ldrpl lr, [sl, #-2581] @ 0xfffff5eb │ │ │ │ orrhi pc, pc, r0, asr #32 │ │ │ │ - bne 0xff5b8688 │ │ │ │ + bne 0xff5b8788 │ │ │ │ msrcc SPSR_s, #-536870908 @ 0xe0000004 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ addsmi r6, sl, #1769472 @ 0x1b0000 │ │ │ │ mrcge 6, 7, APSR_nzcv, cr11, cr15, {3} │ │ │ │ - orreq pc, r8, ip, asr #4 │ │ │ │ + orrsne pc, r8, ip, asr #4 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - subeq pc, ip, r1, asr #12 │ │ │ │ + subsne pc, ip, r1, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ vpadd.i8 d20, d16, d23 │ │ │ │ @ instruction: 0xf166226a │ │ │ │ @ instruction: 0xf10bfb47 │ │ │ │ - b 0xfe26b5c8 │ │ │ │ + b 0xfe26b6c8 │ │ │ │ andsmi r0, sl, r6, lsl #4 │ │ │ │ mvnvc lr, #36864 @ 0x9000 │ │ │ │ subsle r4, ip, sl, lsl r3 │ │ │ │ movweq pc, #61450 @ 0xf00a @ │ │ │ │ svclt 0x00022b02 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ stmib sp, {r0, r8, r9, sp}^ │ │ │ │ @ instruction: 0xf43fc310 │ │ │ │ @ instruction: 0xf15dae82 │ │ │ │ stmibmi fp!, {r0, r2, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ andscs r9, r6, #2560 @ 0xa00 │ │ │ │ andvs r5, r2, fp, lsl #18 │ │ │ │ vstmiale r1!, {d2-d1} │ │ │ │ - mcr2 6, 6, pc, cr0, cr1, {7} @ │ │ │ │ + mcr2 6, 2, pc, cr0, cr1, {7} @ │ │ │ │ @ instruction: 0xf14919a0 │ │ │ │ addmi r0, r3, #0, 24 │ │ │ │ vmoveq.16 d12[1], lr │ │ │ │ - blls 0x5153f4 │ │ │ │ + blls 0x5154f4 │ │ │ │ ldrsbtge pc, [r8], -sp @ │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ - bls 0x4c9eac │ │ │ │ + bls 0x4c9fac │ │ │ │ nopeq {66} @ 0x42 │ │ │ │ str r4, [fp, #1682] @ 0x692 │ │ │ │ @ instruction: 0xf04a993a │ │ │ │ tstls r0, r0, lsl r3 │ │ │ │ stmdbls r9, {r3, r5, r9, sl, lr} │ │ │ │ - bne 0x1984e68 │ │ │ │ + bne 0x1984f68 │ │ │ │ stmdbvs r2, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ mrc2 1, 0, pc, cr6, cr7, {4} │ │ │ │ @ instruction: 0xf47f3001 │ │ │ │ @ instruction: 0xf15dad9d │ │ │ │ @ instruction: 0x4606ff19 │ │ │ │ strtmi r4, [r8], -r1, lsr #12 │ │ │ │ @ instruction: 0xf7ff6834 │ │ │ │ - bmi 0xfe5dc6a4 │ │ │ │ + bmi 0xfe5dc7a4 │ │ │ │ eorsvs r9, r4, sl, lsl #18 │ │ │ │ - blcs 0x1347ac │ │ │ │ - blcc 0x195d9c │ │ │ │ - blcs 0x1327b4 │ │ │ │ + blcs 0x1348ac │ │ │ │ + blcc 0x195e9c │ │ │ │ + blcs 0x1328b4 │ │ │ │ stcge 4, cr15, [ip, #-508]! @ 0xfffffe04 │ │ │ │ - blne 0xf97f00 │ │ │ │ + blne 0xf98000 │ │ │ │ @ instruction: 0xf7ff1928 │ │ │ │ - ldrb pc, [pc, #-2051]! @ 0x11de75 @ │ │ │ │ + ldrb pc, [pc, #-2051]! @ 0x11df75 @ │ │ │ │ orrpl pc, r0, r3, asr #11 │ │ │ │ movwne lr, #63949 @ 0xf9cd │ │ │ │ @ instruction: 0xfffcf7fe │ │ │ │ - blls 0x544ac4 │ │ │ │ + blls 0x544bc4 │ │ │ │ addpl pc, r0, #700448768 @ 0x29c00000 │ │ │ │ ldmne pc, {r0, r2, r3, sl, lr} @ │ │ │ │ movwcs lr, #1391 @ 0x56f │ │ │ │ tstcc r0, #3358720 @ 0x334000 │ │ │ │ - blls 0xfd7f48 │ │ │ │ + blls 0xfd8048 │ │ │ │ stmib sp, {r0, r3, r5, r9, sl, lr}^ │ │ │ │ ldrtmi sl, [fp], -r0, lsl #6 │ │ │ │ @ instruction: 0xf814f7ff │ │ │ │ - bls 0x4cb2ec │ │ │ │ + bls 0x4cb3ec │ │ │ │ mvnscc pc, #-1073741822 @ 0xc0000002 │ │ │ │ ldrmi r9, [r3], #-2313 @ 0xfffff6f7 │ │ │ │ cdpne 0, 5, cr4, cr12, cr11, {0} │ │ │ │ movwle r4, #17058 @ 0x42a2 │ │ │ │ addsmi r9, ip, #15360 @ 0x3c00 │ │ │ │ mrcge 4, 5, APSR_nzcv, cr12, cr15, {5} │ │ │ │ - bls 0xfd7f90 │ │ │ │ + bls 0xfd8090 │ │ │ │ streq lr, [fp], #-2980 @ 0xfffff45c │ │ │ │ stmib sp, {r0, r5, r6, sl, fp, ip}^ │ │ │ │ - blne 0x1dc6ed4 │ │ │ │ + blne 0x1dc6fd4 │ │ │ │ @ instruction: 0xf169463b │ │ │ │ ldmdane r2, {}^ @ │ │ │ │ andeq pc, r0, r0, asr #2 │ │ │ │ andls r9, r3, r2, lsl #4 │ │ │ │ - bls 0x4aff08 │ │ │ │ + bls 0x4b0008 │ │ │ │ @ instruction: 0xfff2f7fe │ │ │ │ mvnle r2, r0, lsl #16 │ │ │ │ stmdbls sl, {r0, r1, r3, r5, r6, r9, fp, lr} │ │ │ │ addmi r5, r3, #5439488 @ 0x530000 │ │ │ │ @ instruction: 0xe781dcb3 │ │ │ │ @ instruction: 0xf8cd462f │ │ │ │ ldrt r8, [r7], #56 @ 0x38 │ │ │ │ movwls r1, #39619 @ 0x9ac3 │ │ │ │ movweq lr, #11116 @ 0x2b6c │ │ │ │ movwls r9, #47631 @ 0xba0f │ │ │ │ @ instruction: 0xf0439b0e │ │ │ │ - bcs 0x11f398 │ │ │ │ + bcs 0x11f498 │ │ │ │ adchi pc, r2, r0 │ │ │ │ - blvc 0x1899d9c │ │ │ │ + blvc 0x1899e9c │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ andls r4, r0, #34603008 @ 0x2100000 │ │ │ │ - bls 0x43000c │ │ │ │ - blvc 0x1d9d64 │ │ │ │ + bls 0x43010c │ │ │ │ + blvc 0x1d9e64 │ │ │ │ ldc2 1, cr15, [ip, #604] @ 0x25c │ │ │ │ adcsmi r4, r8, #3145728 @ 0x300000 │ │ │ │ stcge 4, cr15, [r6, #508]! @ 0x1fc │ │ │ │ movwls r9, #2874 @ 0xb3a │ │ │ │ stmdbls r9, {r1, r2, r3, r8, r9, fp, ip, pc} │ │ │ │ tstpne r0, #35 @ p-variant is OBSOLETE @ 0x23 │ │ │ │ - bne 0x1984f7c │ │ │ │ + bne 0x198507c │ │ │ │ tstpeq r0, #67 @ p-variant is OBSOLETE @ 0x43 │ │ │ │ stmdbvs r2, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ stc2 1, cr15, [sl, #604] @ 0x25c │ │ │ │ svclt 0x001c3001 │ │ │ │ mvnscc pc, r4, lsl #2 │ │ │ │ @ instruction: 0xf47f1949 │ │ │ │ @ instruction: 0xf15dad23 │ │ │ │ - blls 0x4de190 │ │ │ │ + blls 0x4de290 │ │ │ │ ldrdhi pc, [r0], -r0 │ │ │ │ sbcseq r4, r9, #6291456 @ 0x600000 │ │ │ │ adchi pc, sp, r0, asr #2 │ │ │ │ ldrtmi r4, [r8], -r1, lsr #12 │ │ │ │ @ instruction: 0xff7ef7fe │ │ │ │ stmdbls sl, {r0, r1, r2, r6, r9, fp, lr} │ │ │ │ andhi pc, r0, r6, asr #17 │ │ │ │ - blcs 0x1348d8 │ │ │ │ + blcs 0x1349d8 │ │ │ │ svcge 0x0069f73f │ │ │ │ - ldc 7, cr14, [pc, #216] @ 0x11e86c │ │ │ │ + ldc 7, cr14, [pc, #216] @ 0x11e96c │ │ │ │ @ instruction: 0xf04f7b40 │ │ │ │ - bls 0x42b798 │ │ │ │ + bls 0x42b898 │ │ │ │ movwls r4, #1593 @ 0x639 │ │ │ │ @ instruction: 0xf04a4620 │ │ │ │ @ instruction: 0xf0420320 │ │ │ │ stc 2, cr0, [sp, #8] │ │ │ │ @ instruction: 0xf1977b02 │ │ │ │ @ instruction: 0x4603fd5d │ │ │ │ @ instruction: 0xf47f4284 │ │ │ │ @@ -276721,24 +276787,24 @@ │ │ │ │ ldrtmi r9, [sl], -r2, lsl #4 │ │ │ │ @ instruction: 0xff12f7fe │ │ │ │ suble r2, r2, r0, lsl #16 │ │ │ │ ldreq r9, [r1, ip, lsl #20] │ │ │ │ stcge 5, cr15, [r2, #252]! @ 0xfc │ │ │ │ ldrtmi r9, [r9], -r9, lsl #16 │ │ │ │ ldc2l 1, cr15, [r2, #-604]! @ 0xfffffda4 │ │ │ │ - ldc 5, cr14, [pc, #624] @ 0x11ea64 │ │ │ │ + ldc 5, cr14, [pc, #624] @ 0x11eb64 │ │ │ │ @ instruction: 0xf04f7b28 │ │ │ │ - bls 0x42b7f8 │ │ │ │ + bls 0x42b8f8 │ │ │ │ movwls r4, #1593 @ 0x639 │ │ │ │ ldrbmi r4, [r3], -r0, lsr #12 │ │ │ │ - blvc 0x1d9e3c │ │ │ │ + blvc 0x1d9f3c │ │ │ │ ldc2 1, cr15, [r0, #-604]! @ 0xfffffda4 │ │ │ │ addmi r4, r4, #3145728 @ 0x300000 │ │ │ │ mrcge 4, 1, APSR_nzcv, cr8, cr15, {3} │ │ │ │ - bcs 0x14505c │ │ │ │ + bcs 0x14515c │ │ │ │ str sp, [r7, #463] @ 0x1cf │ │ │ │ andeq lr, r5, sl, asr sl │ │ │ │ mrcge 4, 4, APSR_nzcv, cr14, cr15, {3} │ │ │ │ @ instruction: 0x46219b3a │ │ │ │ movwls r9, #2572 @ 0xa0c │ │ │ │ stmib sp, {r0, r1, r6, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf1976902 │ │ │ │ @@ -276748,70 +276814,70 @@ │ │ │ │ ldrcs pc, [r6, r0, asr #5] │ │ │ │ strt r4, [r7], r2, asr #13 │ │ │ │ str r9, [lr, -pc]! │ │ │ │ str r4, [r5], #-1730 @ 0xfffff93e │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ ldrsbtls pc, [ip], -sp @ │ │ │ │ @ instruction: 0x4653933a │ │ │ │ - strbt r9, [pc], #-3593 @ 0x11e860 │ │ │ │ + strbt r9, [pc], #-3593 @ 0x11e960 │ │ │ │ ldrsbtge pc, [r8], -sp @ │ │ │ │ stmdals r9, {r2, r3, r5, r6, sl, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fe4639 │ │ │ │ - bmi 0x45e48c │ │ │ │ + bmi 0x45e58c │ │ │ │ ldmdapl r3, {r1, r3, r8, fp, ip, pc}^ │ │ │ │ @ instruction: 0xf73f2b00 │ │ │ │ @ instruction: 0xe6c1aef4 │ │ │ │ @ instruction: 0xf77f2d00 │ │ │ │ stccc 14, cr10, [r1, #-764] @ 0xfffffd04 │ │ │ │ stccs 0, cr5, [r0, #-340] @ 0xfffffeac │ │ │ │ ldcge 4, cr15, [ip], {127} @ 0x7f │ │ │ │ @ instruction: 0xf19be514 │ │ │ │ svclt 0x0000f99f │ │ │ │ ... │ │ │ │ - eorseq r3, r5, r4, asr #15 │ │ │ │ + ldrsbteq r3, [r5], -r4 │ │ │ │ muleq r0, r4, r0 │ │ │ │ @ instruction: 0xf77f2c00 │ │ │ │ stccc 14, cr10, [r1], {171} @ 0xab │ │ │ │ stccs 0, cr5, [r0], {84} @ 0x54 │ │ │ │ stcge 4, cr15, [r8], {127} @ 0x7f │ │ │ │ strtmi lr, [r1], -r0, lsl #10 │ │ │ │ mcr2 7, 7, pc, cr0, cr14, {7} @ │ │ │ │ ldc2l 1, cr15, [lr, #372] @ 0x174 │ │ │ │ @ instruction: 0x9c0a491a │ │ │ │ stmdbpl fp, {r0, r4, r9, sp} │ │ │ │ - blcs 0x1368d4 │ │ │ │ + blcs 0x1369d4 │ │ │ │ mrcge 7, 1, APSR_nzcv, cr10, cr15, {1} │ │ │ │ mcrne 6, 3, lr, cr1, cr6, {4} │ │ │ │ strtmi r4, [r9], #-1576 @ 0xfffff9d8 │ │ │ │ - mcr2 7, 6, pc, cr6, cr8, {2} @ │ │ │ │ + mcr2 7, 2, pc, cr6, cr8, {2} @ │ │ │ │ @ instruction: 0xf47f2800 │ │ │ │ strbmi sl, [r0], -fp, asr #30 │ │ │ │ - blx 0x145af12 │ │ │ │ + blx 0x145b012 │ │ │ │ vmax.s8 d20, d12, d1 │ │ │ │ - vmla.i d17, d0, d0[1] │ │ │ │ + vmov.i32 q9, #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf04b002f │ │ │ │ ldr pc, [pc, -r3, lsr #22]! │ │ │ │ - orreq pc, r8, ip, asr #4 │ │ │ │ + orrsne pc, r8, ip, asr #4 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - subeq pc, ip, r1, asr #12 │ │ │ │ + subsne pc, ip, r1, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ vqdmulh.s d20, d0, d9 │ │ │ │ @ instruction: 0xf166322b │ │ │ │ vmla.i8 d31, d28, d17 │ │ │ │ - vaddw.s8 q8, q8, d8 │ │ │ │ + vsra.s64 d17, d8, #64 │ │ │ │ @ instruction: 0xf641012f │ │ │ │ - vmla.i d16, d0, d0[3] │ │ │ │ - blmi 0x21e9e0 │ │ │ │ + vmov.i32 , #12 @ 0x0000000c │ │ │ │ + blmi 0x21eae0 │ │ │ │ rscscs pc, sp, #64, 4 │ │ │ │ @ instruction: 0xf994f166 │ │ │ │ muleq r0, r4, r0 │ │ │ │ - ldrsbteq r3, [r5], -ip │ │ │ │ - ldrsbteq r3, [r5], -r0 │ │ │ │ + eorseq r3, r5, ip, ror #17 │ │ │ │ + eorseq r3, r5, r0, ror #17 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec75b40 │ │ │ │ + bl 0xfec75c40 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf64f0fe0 │ │ │ │ vsubw.s8 , q0, d24 │ │ │ │ umulllt r2, r4, r6, r3 │ │ │ │ ldmdavs fp, {r2, r9, sl, lr} │ │ │ │ cmple r4, r0, lsl #22 │ │ │ │ movweq pc, #46020 @ 0xb3c4 @ │ │ │ │ @@ -276819,36 +276885,36 @@ │ │ │ │ mvnsvc pc, r1, lsl #12 │ │ │ │ tstpeq fp, pc, ror #6 @ p-variant is OBSOLETE │ │ │ │ eorsle r2, r4, r0, lsl #18 │ │ │ │ msrcc SPSR_s, #-536870908 @ 0xe0000004 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ ldmdavs fp, {r1, r3, r6, r9, sl, fp, ip} │ │ │ │ stmdale ip!, {r1, r3, r4, r7, r9, lr} │ │ │ │ - bne 0x17eb584 │ │ │ │ + bne 0x17eb684 │ │ │ │ stmdale r8!, {r2, r3, r4, r7, r9, lr} │ │ │ │ cdp 13, 1, cr4, cr13, cr13, {1} │ │ │ │ @ instruction: 0x46060f70 │ │ │ │ mrrcne 8, 2, r5, sl, cr11 │ │ │ │ orrlt r5, r3, #42 @ 0x2a │ │ │ │ tstls r2, r0, lsr #12 │ │ │ │ @ instruction: 0xff5cf7fe │ │ │ │ strmi r9, [r2], -r2, lsl #18 │ │ │ │ @ instruction: 0x1e63b958 │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strtmi r1, [r0], -r2 │ │ │ │ - ldc2l 7, cr15, [lr, #356]! @ 0x164 │ │ │ │ + ldc2l 7, cr15, [lr, #-356]! @ 0xfffffe9c │ │ │ │ strtmi r9, [r0], -r2, lsl #18 │ │ │ │ ldc2l 7, cr15, [r6, #-1016] @ 0xfffffc08 │ │ │ │ - blmi 0x9451c8 │ │ │ │ - blcs 0x13502c │ │ │ │ + blmi 0x9452c8 │ │ │ │ + blcs 0x13512c │ │ │ │ ldmdbmi lr, {r1, r3, r4, r5, r8, sl, fp, ip, lr, pc} │ │ │ │ orrpl r3, fp, r1, lsl #22 │ │ │ │ ldmdami sp, {r0, r1, r3, r4, r6, r8, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf1829202 │ │ │ │ - bls 0x1dda60 │ │ │ │ + bls 0x1ddb60 │ │ │ │ @ instruction: 0xf15de005 │ │ │ │ @ instruction: 0xf04ffd51 │ │ │ │ tstcs r6, #-268435441 @ 0xf000000f │ │ │ │ ldrmi r6, [r0], -r3 │ │ │ │ tstcs r0, r4 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -276861,146 +276927,146 @@ │ │ │ │ ldmdahi fp, {r1, r2, r4, r7, r8, r9, sp} │ │ │ │ adcle r2, r3, r0, lsl #22 │ │ │ │ @ instruction: 0x63a8f64f │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ ldreq r6, [fp], #-2075 @ 0xfffff7e5 │ │ │ │ movwcs sp, #1436 @ 0x59c │ │ │ │ tstls r0, r2, lsl #12 │ │ │ │ - rsbne pc, r8, ip, asr #4 │ │ │ │ + rsbscs pc, r8, ip, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ smlabtcc r1, sp, r9, lr │ │ │ │ - blx 0xfe25ab60 │ │ │ │ + blx 0xfe25ac60 │ │ │ │ str r9, [pc, r2, lsl #18] │ │ │ │ - stc2 6, cr15, [r4], #964 @ 0x3c4 │ │ │ │ + stc2 6, cr15, [r4], #-964 @ 0xfffffc3c │ │ │ │ muleq r0, r4, r0 │ │ │ │ addseq pc, r6, #116, 6 @ 0xd0000001 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ strbtcc pc, [r4], #-590 @ 0xfffffdb2 @ │ │ │ │ ldrcs pc, [r6], #704 @ 0x2c0 │ │ │ │ ldrmi fp, [r4], r9, lsl #1 │ │ │ │ andls r1, r3, #1248 @ 0x4e0 │ │ │ │ adcsmi r6, r2, #2228224 @ 0x220000 │ │ │ │ strmi sp, [r7], -r6, lsl #6 │ │ │ │ mrrcne 6, 8, r4, r0, cr0 │ │ │ │ - bne 0x11702a8 │ │ │ │ + bne 0x11703a8 │ │ │ │ ldmdble r0, {r0, r1, r2, r3, r7, r9, lr} │ │ │ │ stc2 1, cr15, [r0, #-372] @ 0xfffffe8c │ │ │ │ @ instruction: 0xf04f4603 │ │ │ │ andcs r3, ip, #255 @ 0xff │ │ │ │ andlt r6, r9, sl, lsl r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf0138ff0 │ │ │ │ subsle r0, r3, r2, lsl #28 │ │ │ │ ldrbcc pc, [pc, ip, lsl #2]! @ │ │ │ │ adcsmi r4, sl, #195035136 @ 0xba00000 │ │ │ │ - bls 0x5d3a44 │ │ │ │ - blne 0xff13044c │ │ │ │ + bls 0x5d3b44 │ │ │ │ + blne 0xff13054c │ │ │ │ mvnle r4, #144, 4 │ │ │ │ @ instruction: 0xf10007da │ │ │ │ strmi r8, [r0, #288] @ 0x120 │ │ │ │ stmibmi pc!, {r2, r3, r4, r6, r7, fp, ip, lr, pc} @ │ │ │ │ svcvc 0x0070ee1d │ │ │ │ strmi r9, [r9], r4, lsl #14 │ │ │ │ mrrcne 9, 12, r5, r0, cr10 @ │ │ │ │ - bcs 0x1331f0 │ │ │ │ + bcs 0x1332f0 │ │ │ │ msrhi CPSR_s, r0 │ │ │ │ eorscc pc, ip, lr, asr #4 │ │ │ │ addscs pc, r6, r0, asr #5 │ │ │ │ qadd16mi r9, r9, r2 │ │ │ │ stmdavs r0, {r0, r2, ip, pc} │ │ │ │ - bl 0x3052f4 │ │ │ │ + bl 0x3053f4 │ │ │ │ strbmi r0, [r0], #-3072 @ 0xfffff400 │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ - blx 0x1c5b158 │ │ │ │ + blx 0x1c5b258 │ │ │ │ movtcc pc, #33358 @ 0x824e @ │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ ldmdavs fp, {r1, r9, sl, lr} │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ mcrrne 0, 13, r8, r3, cr2 │ │ │ │ addshi pc, pc, r0 │ │ │ │ strbmi r4, [r0], -r9, lsr #12 │ │ │ │ @ instruction: 0xf7fe9206 │ │ │ │ - bls 0x2de594 │ │ │ │ + bls 0x2de694 │ │ │ │ ldmdavs fp, {r0, r2, r8, r9, fp, ip, pc} │ │ │ │ stmdavs r3!, {r1, r4, r6, r7, r9, fp, ip} │ │ │ │ addsmi r4, sl, #154140672 @ 0x9300000 │ │ │ │ - blls 0x20e998 │ │ │ │ - bcc 0x11af38 │ │ │ │ + blls 0x20ea98 │ │ │ │ + bcc 0x11b038 │ │ │ │ vmul.i8 , q6, │ │ │ │ - vaddw.s8 q8, q8, d8 │ │ │ │ + vsra.s64 d17, d8, #64 │ │ │ │ vrhadd.s8 d16, d12, d31 │ │ │ │ - vshr.s64 d17, d0, #64 │ │ │ │ - blmi 0xfe51ebfc │ │ │ │ + vaddl.s8 q9, d16, d16 │ │ │ │ + blmi 0xfe51ecfc │ │ │ │ adcmi pc, r2, #64, 4 │ │ │ │ @ instruction: 0xf886f166 │ │ │ │ @ instruction: 0xf10007d9 │ │ │ │ svcls 0x00038081 │ │ │ │ ldrtmi r3, [sl], r1, lsl #30 │ │ │ │ orrle r4, pc, #-1610612725 @ 0xa000000b │ │ │ │ - bne 0xfe145368 │ │ │ │ + bne 0xfe145468 │ │ │ │ stmle fp, {r7, r8, sl, lr} │ │ │ │ cdp 15, 1, cr4, cr13, cr6, {4} │ │ │ │ ssub16mi r2, r1, r0 │ │ │ │ ldrtmi r9, [r9], r4, lsl #4 │ │ │ │ mrrcne 8, 11, r5, r0, cr10 │ │ │ │ - bcs 0x132d54 │ │ │ │ + bcs 0x132e54 │ │ │ │ sbcshi pc, r2, r0 │ │ │ │ subcc pc, r8, #-536870908 @ 0xe0000004 │ │ │ │ addscs pc, r6, #192, 4 │ │ │ │ andls r9, r7, #49152 @ 0xc000 │ │ │ │ - bcs 0x138bd0 │ │ │ │ + bcs 0x138cd0 │ │ │ │ addmi fp, sp, #24, 30 @ 0x60 │ │ │ │ addshi pc, r1, r0, asr #1 │ │ │ │ eorscc pc, ip, lr, asr #4 │ │ │ │ addscs pc, r6, r0, asr #5 │ │ │ │ movweq lr, #22989 @ 0x59cd │ │ │ │ - bls 0x1f0444 │ │ │ │ + bls 0x1f0544 │ │ │ │ strbmi r6, [r0], #-2048 @ 0xfffff800 │ │ │ │ - blx 0x5db20c │ │ │ │ - blls 0x2b03b4 │ │ │ │ + blx 0x5db30c │ │ │ │ + blls 0x2b04b4 │ │ │ │ suble r1, ip, r0, asr ip │ │ │ │ stmdavs r8, {r0, r2, r8, fp, ip, pc} │ │ │ │ - bne 0x6f8c3c │ │ │ │ + bne 0x6f8d3c │ │ │ │ addmi r4, pc, #196083712 @ 0xbb00000 │ │ │ │ sbchi pc, pc, r0, lsl #4 │ │ │ │ teqle r9, #339738624 @ 0x14400000 │ │ │ │ tstcc r1, r3, lsl #30 │ │ │ │ strmi r1, [fp, #3017] @ 0xbc9 │ │ │ │ - blls 0x314ca0 │ │ │ │ + blls 0x314da0 │ │ │ │ ldmdavs fp, {r0, r1, r8, fp, ip, pc} │ │ │ │ svclt 0x00182b00 │ │ │ │ vhsub.s8 d4, d16, d13 │ │ │ │ @ instruction: 0x464080b8 │ │ │ │ - ldc2l 7, cr15, [ip], #352 @ 0x160 │ │ │ │ + ldc2l 7, cr15, [ip], #-352 @ 0xfffffea0 │ │ │ │ strmi r2, [r5], -r0, lsl #4 │ │ │ │ tsteq r8, r6, lsl #22 │ │ │ │ @ instruction: 0xf7594640 │ │ │ │ - bl 0x2ddf68 │ │ │ │ + bl 0x2dde68 │ │ │ │ strbmi r0, [r0], -r8, lsl #2 │ │ │ │ ldc2 7, cr15, [r4], #-1016 @ 0xfffffc08 │ │ │ │ tsteq fp, sl, lsl #22 │ │ │ │ @ instruction: 0xf0454658 │ │ │ │ @ instruction: 0xf7590248 │ │ │ │ - bl 0x3ddf50 │ │ │ │ + bl 0x3dde50 │ │ │ │ ldrbmi r0, [r8], -fp, lsl #2 │ │ │ │ stc2 7, cr15, [r8], #-1016 @ 0xfffffc08 │ │ │ │ @ instruction: 0xf8599a04 │ │ │ │ - blcs 0x12ac24 │ │ │ │ + blcs 0x12ad24 │ │ │ │ adchi pc, ip, r0, asr #6 │ │ │ │ - blcc 0x185034 │ │ │ │ + blcc 0x185134 │ │ │ │ andcc pc, r1, r9, asr #16 │ │ │ │ ldrbmi fp, [r8], -fp, lsl #2 │ │ │ │ ldmdami r5, {r0, r1, r3, r5, r8, r9, sl, sp, lr, pc}^ │ │ │ │ - blx 0xffddb23c │ │ │ │ + blx 0xffddb33c │ │ │ │ @ instruction: 0xe7264658 │ │ │ │ strtmi r9, [sl], -r3, lsl #18 │ │ │ │ @ instruction: 0xf1994440 │ │ │ │ @ instruction: 0xf15df9c5 │ │ │ │ movwcs pc, #52251 @ 0xcc1b @ │ │ │ │ @ instruction: 0xf04f6003 │ │ │ │ @ instruction: 0xe7e13bff │ │ │ │ @@ -277008,53 +277074,53 @@ │ │ │ │ smlsdxls r4, r0, pc, r7 @ │ │ │ │ stmibpl r2, {r0, r7, r9, sl, lr}^ │ │ │ │ bicpl r1, r1, r1, asr ip │ │ │ │ rsble r2, r7, r0, lsl #20 │ │ │ │ vst2.8 {d25,d27}, [pc], r3 │ │ │ │ andcs r5, r0, r0, lsl #5 │ │ │ │ @ instruction: 0xf7ff9305 │ │ │ │ - blls 0x29ce50 │ │ │ │ + blls 0x29cf50 │ │ │ │ eorsle r1, fp, r7, asr #24 │ │ │ │ ldrcc pc, [ip, -lr, asr #4]! │ │ │ │ ldrcs pc, [r6, r0, asr #5] │ │ │ │ @ instruction: 0xf0439a03 │ │ │ │ strtmi r0, [r9], -r2, lsl #6 │ │ │ │ @ instruction: 0xf8d79705 │ │ │ │ strbtmi ip, [r0], #-0 │ │ │ │ - bl 0x342c94 │ │ │ │ + bl 0x342d94 │ │ │ │ @ instruction: 0xf199000c │ │ │ │ vmul.i8 d31, d30, d9 │ │ │ │ vqdmlal.s , d0, d0[2] │ │ │ │ @ instruction: 0x46022396 │ │ │ │ - blcs 0x138d14 │ │ │ │ + blcs 0x138e14 │ │ │ │ mrrcne 1, 4, sp, r1, cr10 │ │ │ │ svcge 0x0034f47f │ │ │ │ stmdals r3, {r0, r1, r3, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ andeq lr, r5, #8, 22 @ 0x2000 │ │ │ │ @ instruction: 0x0c00eb08 │ │ │ │ @ instruction: 0xf4bf4562 │ │ │ │ ldrtmi sl, [r7], -r7, ror #30 │ │ │ │ strls r4, [r5, #-1699] @ 0xfffff95d │ │ │ │ ldrmi r4, [r4], -r6, ror #12 │ │ │ │ movwls r2, #25856 @ 0x6500 │ │ │ │ strcc r4, [r1], #-1568 @ 0xfffff9e0 │ │ │ │ stc2 7, cr15, [r2], {88} @ 0x58 │ │ │ │ - b 0x126f7ac │ │ │ │ + b 0x126f8ac │ │ │ │ mvnsle r0, r0, lsl #10 │ │ │ │ ldrtmi r4, [lr], -r9, lsr #12 │ │ │ │ movwpl lr, #23005 @ 0x59dd │ │ │ │ stmdbcs r0, {r2, r3, r4, r6, r9, sl, lr} │ │ │ │ svcge 0x0050f43f │ │ │ │ - blx 0xff25b26a │ │ │ │ + blx 0xff25b36a │ │ │ │ andvs r2, r3, ip, lsl #6 │ │ │ │ stmdami r0!, {r0, r1, r2, r5, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ svcvc 0x0070ee1d │ │ │ │ strmi r9, [r1], r4, lsl #14 │ │ │ │ mrrcne 9, 12, r5, r1, cr2 @ │ │ │ │ - bcs 0x133410 │ │ │ │ + bcs 0x133510 │ │ │ │ mcrge 4, 7, pc, cr2, cr15, {3} @ │ │ │ │ movwls r4, #22556 @ 0x581c │ │ │ │ ldc2 1, cr15, [ip], #516 @ 0x204 │ │ │ │ ldrb r9, [fp], r5, lsl #22 │ │ │ │ stmib sp, {r0, r3, r4, fp, lr}^ │ │ │ │ @ instruction: 0xf181e305 │ │ │ │ ldmib sp, {r0, r2, r4, r5, r7, sl, fp, ip, sp, lr, pc}^ │ │ │ │ @@ -277062,29 +277128,29 @@ │ │ │ │ @ instruction: 0xf43f0f00 │ │ │ │ strb sl, [pc], r3, lsr #30 │ │ │ │ movwls r4, #22547 @ 0x5813 │ │ │ │ stc2 1, cr15, [sl], #516 @ 0x204 │ │ │ │ ldr r9, [r1, r5, lsl #22] │ │ │ │ strtmi r9, [r9], -r6 │ │ │ │ @ instruction: 0xf7fe4640 │ │ │ │ - bls 0x2de360 │ │ │ │ - bne 0x1b98c04 │ │ │ │ + bls 0x2de460 │ │ │ │ + bne 0x1b98d04 │ │ │ │ andeq lr, r5, r8, lsl #22 │ │ │ │ @ instruction: 0xf7fe9206 │ │ │ │ - bls 0x2de350 │ │ │ │ + bls 0x2de450 │ │ │ │ vmin.s8 q15, q14, q6 │ │ │ │ - vaddw.s8 q8, q8, d8 │ │ │ │ + vsra.s64 d17, d8, #64 │ │ │ │ vrhadd.s8 d16, d12, d31 │ │ │ │ - vshr.s64 d17, d0, #64 │ │ │ │ - blmi 0x21ee2c │ │ │ │ + vaddl.s8 q9, d16, d16 │ │ │ │ + blmi 0x21ef2c │ │ │ │ addmi pc, lr, #64, 4 │ │ │ │ @ instruction: 0xff6ef165 │ │ │ │ - blx 0x25c942 │ │ │ │ + blx 0xfe25ca40 │ │ │ │ muleq r0, r4, r0 │ │ │ │ - eorseq r3, r5, r8, ror #15 │ │ │ │ + ldrshteq r3, [r5], -r8 │ │ │ │ addseq pc, r6, #116, 6 @ 0xd0000001 │ │ │ │ movweq pc, #46016 @ 0xb3c0 @ │ │ │ │ stmdbcs r0, {r0, r1, r7, r8, fp, ip, sp, pc} │ │ │ │ addshi pc, sp, r0 │ │ │ │ mvnsvc pc, r1, lsl #12 │ │ │ │ tstpeq fp, pc, ror #6 @ p-variant is OBSOLETE │ │ │ │ vrhadd.s8 , q7, │ │ │ │ @@ -277098,80 +277164,80 @@ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ movwcc r4, #6000 @ 0x1770 │ │ │ │ addsmi r1, r8, #372736 @ 0x5b000 │ │ │ │ ldrblt sp, [r0, #2290]! @ 0x8f2 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ - bmi 0x1270638 │ │ │ │ + bmi 0x1270738 │ │ │ │ svccc 0x0070ee1d │ │ │ │ ldrmi fp, [sp], -r3, lsl #1 │ │ │ │ svccs 0x00124606 │ │ │ │ @ instruction: 0xf10358d3 │ │ │ │ andle r0, pc, r1, lsl #4 │ │ │ │ andle r2, sp, r3, lsl pc │ │ │ │ eorle r2, pc, r4, lsl #30 │ │ │ │ cmppl sl, sp, lsr r9 │ │ │ │ rsble r2, r8, r0, lsl #22 │ │ │ │ svclt 0x00c22a00 │ │ │ │ cmppl r3, sl, lsr sl │ │ │ │ ldcle 3, cr2, [sp], {-0} │ │ │ │ - blx 0xfefdc9d4 │ │ │ │ + blx 0xfdcad4 │ │ │ │ cmppl r2, r7, lsr r8 │ │ │ │ subsle r2, r4, r0, lsl #22 │ │ │ │ andvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ tstls r1, r0, lsr r6 │ │ │ │ - mrc2 7, 7, pc, cr0, cr8, {2} │ │ │ │ + mrc2 7, 3, pc, cr0, cr8, {2} │ │ │ │ @ instruction: 0xf06f9901 │ │ │ │ stmdacs r0, {r0, r2, r4, r8, r9} │ │ │ │ - bmi 0xd53320 │ │ │ │ - bcs 0x13537c │ │ │ │ + bmi 0xd53420 │ │ │ │ + bcs 0x13547c │ │ │ │ stmdbmi lr!, {r1, r3, r5, r6, r7, r8, sl, fp, ip, lr, pc} │ │ │ │ cmppl sl, r1, lsl #20 │ │ │ │ stmdami sp!, {r1, r5, r8, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf1829301 │ │ │ │ - blls 0x19d5ec │ │ │ │ + blls 0x19d6ec │ │ │ │ andlt r4, r3, r8, lsl r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0] │ │ │ │ cmppl r2, r5, lsr #16 │ │ │ │ suble r2, r0, r0, lsl #22 │ │ │ │ andvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ tstls r1, r0, lsr r6 │ │ │ │ - mcr2 7, 6, pc, cr12, cr8, {2} @ │ │ │ │ + mcr2 7, 2, pc, cr12, cr8, {2} @ │ │ │ │ stmdblt r8, {r0, r8, fp, ip, pc} │ │ │ │ ldrb r4, [ip, r3, lsl #12] │ │ │ │ teqpcc ip, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ tstls r1, r4, lsl #4 │ │ │ │ ldrtmi r6, [r0], #-2072 @ 0xfffff7e8 │ │ │ │ @ instruction: 0xf986f197 │ │ │ │ ldc2 0, cr15, [ip], #-76 @ 0xffffffb4 │ │ │ │ strmi r9, [r3], -r1, lsl #18 │ │ │ │ bicle r2, ip, r0, lsl #16 │ │ │ │ andls r1, r1, r2, ror lr │ │ │ │ @ instruction: 0x46304411 │ │ │ │ - blx 0xffddcc04 │ │ │ │ + blx 0x1ddcd04 │ │ │ │ ldmdbpl sl, {r0, r1, r4, r8, r9, fp, lr}^ │ │ │ │ strb r9, [r4, r1, lsl #22] │ │ │ │ teqpcc ip, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ ldmdavs r8, {r1, r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf1971830 │ │ │ │ @ instruction: 0xf013f96d │ │ │ │ strmi pc, [r3], -r3, lsr #24 │ │ │ │ stmdami ip, {r0, r2, r4, r5, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ @ instruction: 0xf1819101 │ │ │ │ stmdbls r1, {r0, r1, r5, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ movwcs lr, #1956 @ 0x7a4 │ │ │ │ stmdami r8, {r4, r5, r6, r8, r9, sl, sp, lr, pc} │ │ │ │ @ instruction: 0xf1819301 │ │ │ │ - blmi 0x29de48 │ │ │ │ - blls 0x175448 │ │ │ │ + blmi 0x29df48 │ │ │ │ + blls 0x175548 │ │ │ │ stmdami r4, {r0, r1, r2, r5, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ @ instruction: 0xf1819101 │ │ │ │ stmdbls r1, {r0, r1, r4, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ svclt 0x0000e7b8 │ │ │ │ muleq r0, r4, r0 │ │ │ │ addseq pc, r6, #116, 6 @ 0xd0000001 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ @@ -277208,37 +277274,37 @@ │ │ │ │ vhadd.u32 d20, d15, d1 │ │ │ │ addsmi r0, r9, #738197504 @ 0x2c000000 │ │ │ │ pkhbtmi r6, sl, r2, lsl #16 │ │ │ │ sasxmi fp, r9, r8 │ │ │ │ strmi r1, [fp], r8, asr #28 │ │ │ │ mulls r4, r0, r2 │ │ │ │ adchi pc, r8, r0, lsl #4 │ │ │ │ - bne 0x15ab798 │ │ │ │ + bne 0x15ab898 │ │ │ │ vqsub.s8 d4, d16, d4 │ │ │ │ svcmi 0x009980a3 │ │ │ │ svceq 0x0070ee1d │ │ │ │ andpl pc, r0, #620756992 @ 0x25000000 │ │ │ │ andls r9, r6, r5, lsl #4 │ │ │ │ mrrcne 8, 3, r5, r1, cr10 │ │ │ │ - bcs 0x133094 │ │ │ │ + bcs 0x133194 │ │ │ │ addshi pc, r9, r0 │ │ │ │ @ instruction: 0xf0002c00 │ │ │ │ @ instruction: 0xf41580c5 │ │ │ │ ldrmi r4, [r7], -r0, lsl #5 │ │ │ │ rscshi pc, r3, r0 │ │ │ │ @ instruction: 0xf0c04553 │ │ │ │ vhadd.s8 d24, d30, d26 │ │ │ │ vbic.i32 d19, #3072 @ 0x00000c00 │ │ │ │ ldmdavs lr, {r1, r2, r4, r7, r8, r9, sp} │ │ │ │ @ instruction: 0xf0004426 │ │ │ │ @ instruction: 0xf415813c │ │ │ │ svclt 0x00145f80 │ │ │ │ andcs r2, r3, #268435456 @ 0x10000000 │ │ │ │ teqcs r2, #0, 10 │ │ │ │ - blvc 0xfe1da668 │ │ │ │ + blvc 0xfe1da768 │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ tstls r0, r0, lsr r6 │ │ │ │ stc 6, cr4, [sp, #356] @ 0x164 │ │ │ │ @ instruction: 0xf1977b02 │ │ │ │ adcsmi pc, r0, #901120 @ 0xdc000 │ │ │ │ cmpphi r7, r0, asr #32 @ p-variant is OBSOLETE │ │ │ │ strbmi r9, [r0], -r5, lsl #22 │ │ │ │ @@ -277247,46 +277313,46 @@ │ │ │ │ @ instruction: 0xf19a461a │ │ │ │ strmi pc, [r3], -r9, asr #19 │ │ │ │ @ instruction: 0xf0001c42 │ │ │ │ addsmi r8, lr, #-1073741807 @ 0xc0000011 │ │ │ │ cmpphi sl, r0, asr #32 @ p-variant is OBSOLETE │ │ │ │ strtmi r9, [r0], -r5, lsl #22 │ │ │ │ @ instruction: 0xf4139e04 │ │ │ │ - b 0x14f6e30 │ │ │ │ + b 0x14f6f30 │ │ │ │ svclt 0x000c3363 │ │ │ │ subcs r2, r9, #-1342177276 @ 0xb0000004 │ │ │ │ movweq pc, #16387 @ 0x4003 @ │ │ │ │ tstmi sl, #637534208 @ 0x26000000 │ │ │ │ @ instruction: 0xf7594631 │ │ │ │ - @ instruction: 0x4631fab3 │ │ │ │ + @ instruction: 0x4631fa33 │ │ │ │ @ instruction: 0xf7fe4620 │ │ │ │ eorcs pc, r8, fp, lsl #20 │ │ │ │ - blx 0x12db4d4 │ │ │ │ + blx 0x12db5d4 │ │ │ │ orrvs r2, r6, r0, lsl #6 │ │ │ │ msrcc (UNDEF: 108), pc │ │ │ │ orrscs pc, r6, r0, asr #5 │ │ │ │ bicvs r6, r3, r3, asr #2 │ │ │ │ @ instruction: 0xf04f6104 │ │ │ │ - blmi 0x1a9e118 │ │ │ │ + blmi 0x1a9e218 │ │ │ │ ldmpl fp, {r1, r2, r9, fp, ip, pc} │ │ │ │ vqrdmulh.s d18, d0, d0 │ │ │ │ - bmi 0x19bf570 │ │ │ │ + bmi 0x19bf670 │ │ │ │ stmdbls r6, {r0, r8, r9, fp, ip, sp} │ │ │ │ - blcs 0x1331cc │ │ │ │ + blcs 0x1332cc │ │ │ │ addhi pc, r2, r0 │ │ │ │ andpl pc, r8, r9, lsr #11 │ │ │ │ tstpmi r0, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf74f3810 │ │ │ │ - stmdacs r0, {r0, r1, r4, r5, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r4, r5, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf64fd07c │ │ │ │ vsubw.s8 q11, q8, d24 │ │ │ │ ldmdavs fp, {r1, r2, r4, r7, r8, r9, sp} │ │ │ │ strtle r0, [r6], #-1112 @ 0xfffffba8 │ │ │ │ - bmi 0x1670934 │ │ │ │ - bls 0x8f90f0 │ │ │ │ + bmi 0x1670a34 │ │ │ │ + bls 0x8f91f0 │ │ │ │ @ instruction: 0xf04f4051 │ │ │ │ @ instruction: 0xf0400200 │ │ │ │ ldrmi r8, [r8], -pc, lsl #2 │ │ │ │ tstcs r0, r1, lsr #32 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @@ -277295,29 +277361,29 @@ │ │ │ │ andsmi r4, ip, r3, ror r2 │ │ │ │ svcge 0x0036f47f │ │ │ │ strmi pc, [r0], #1045 @ 0x415 │ │ │ │ svcge 0x0032f43f │ │ │ │ tstpeq r5, #111 @ p-variant is OBSOLETE @ 0x6f │ │ │ │ stmdami r7, {r0, r1, r2, r3, r4, r6, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf1819307 │ │ │ │ - blls 0x31dc34 │ │ │ │ + blls 0x31dd34 │ │ │ │ @ instruction: 0xf04ae760 │ │ │ │ strmi pc, [r5], -r3, ror #29 │ │ │ │ sbcsle r2, r3, r0, lsl #16 │ │ │ │ eorcs r4, r4, #3145728 @ 0x300000 │ │ │ │ vrhadd.s8 d18, d12, d1 │ │ │ │ - vshr.s64 d17, d24, #64 │ │ │ │ + vmla.i d18, d16, d0[2] │ │ │ │ @ instruction: 0xf178002f │ │ │ │ strtmi pc, [r8], -pc, lsl #31 │ │ │ │ - @ instruction: 0xf9eaf758 │ │ │ │ + @ instruction: 0xf96af758 │ │ │ │ @ instruction: 0xf04a4628 │ │ │ │ @ instruction: 0x4623fed3 │ │ │ │ cdpne 7, 6, cr14, cr1, cr3, {6} │ │ │ │ ldrbmi r1, [r1], #-2272 @ 0xfffff720 │ │ │ │ - blx 0xfe95ce88 │ │ │ │ + blx 0x95cf88 │ │ │ │ rsble r2, sp, r0, lsl #16 │ │ │ │ teqpcc ip, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ svcpl 0x0080f415 │ │ │ │ andcs fp, r1, #20, 30 @ 0x50 │ │ │ │ ldmdavs lr, {r0, r1, r9, sp} │ │ │ │ strb r4, [pc, -r6, lsr #8] │ │ │ │ @@ -277339,21 +277405,21 @@ │ │ │ │ stmdbeq sp!, {r0, r9, sp}^ │ │ │ │ @ instruction: 0xe72f2332 │ │ │ │ @ instruction: 0xf182481e │ │ │ │ ldrb pc, [r9, -r5, asr #16]! @ │ │ │ │ andpl pc, r8, r9, lsr #11 │ │ │ │ tstpmi r0, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf74f3810 │ │ │ │ - @ instruction: 0xf5a9f8f7 │ │ │ │ + @ instruction: 0xf5a9f877 │ │ │ │ ldmdacc r0, {r3, ip, lr} │ │ │ │ - @ instruction: 0xf806f755 │ │ │ │ + @ instruction: 0xff86f754 │ │ │ │ movwls lr, #30581 @ 0x7775 │ │ │ │ - blls 0x230a30 │ │ │ │ + blls 0x230b30 │ │ │ │ @ instruction: 0xf75818e1 │ │ │ │ - teqplt r8, #364544 @ p-variant is OBSOLETE @ 0x59000 │ │ │ │ + teqplt r8, #3555328 @ p-variant is OBSOLETE @ 0x364000 │ │ │ │ eorscc pc, ip, #-536870908 @ 0xe0000004 │ │ │ │ addscs pc, r6, #192, 4 │ │ │ │ ldmdavs r6, {r0, r1, r2, r8, r9, fp, ip, pc} │ │ │ │ subcc pc, r8, #-536870908 @ 0xe0000004 │ │ │ │ addscs pc, r6, #192, 4 │ │ │ │ strtmi r4, [r6], #-1363 @ 0xfffffaad │ │ │ │ subsle r6, r6, r1, lsl r8 │ │ │ │ @@ -277367,17 +277433,17 @@ │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ muleq r0, r4, r0 │ │ │ │ addseq pc, r6, #116, 6 @ 0xd0000001 │ │ │ │ tstpeq r5, #111 @ p-variant is OBSOLETE @ 0x6f │ │ │ │ stmdals r6, {r1, r3, r4, r5, r8, fp, lr} │ │ │ │ - bcs 0x13523c │ │ │ │ - bcc 0x1967cc │ │ │ │ - bcs 0x133244 │ │ │ │ + bcs 0x13533c │ │ │ │ + bcc 0x1968cc │ │ │ │ + bcs 0x133344 │ │ │ │ svcge 0x0043f47f │ │ │ │ movwls r4, #18486 @ 0x4836 │ │ │ │ @ instruction: 0xfff8f181 │ │ │ │ ldr r9, [ip, -r4, lsl #22]! │ │ │ │ strbmi r9, [r0], -r5, lsl #22 │ │ │ │ vst1.8 {d20-d22}, [r3 :256], r1 │ │ │ │ movwls r4, #21376 @ 0x5380 │ │ │ │ @@ -277386,56 +277452,56 @@ │ │ │ │ @ instruction: 0xf47f1c45 │ │ │ │ @ instruction: 0xf013aeec │ │ │ │ @ instruction: 0x4604fa5d │ │ │ │ strtmi fp, [r3], -pc, lsl #7 │ │ │ │ vaba.s8 q15, q15, q6 │ │ │ │ vqdmlal.s , d0, d0[2] │ │ │ │ ldmdavs fp, {r1, r2, r4, r7, r8, r9, sp} │ │ │ │ - blls 0x28b8cc │ │ │ │ + blls 0x28b9cc │ │ │ │ vst1.16 {d20-d22}, [r3], r0 │ │ │ │ movwls r4, #21376 @ 0x5380 │ │ │ │ @ instruction: 0x4631461a │ │ │ │ @ instruction: 0xf89cf19a │ │ │ │ mcrrne 6, 0, r4, r1, cr3 │ │ │ │ mrcge 4, 6, APSR_nzcv, cr3, cr15, {3} │ │ │ │ - blx 0x125b2c8 │ │ │ │ + blx 0x125b3c8 │ │ │ │ strtmi r4, [r3], -r4, lsl #12 │ │ │ │ stmdbcs r0, {r2, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ - bls 0x293a34 │ │ │ │ + bls 0x293b34 │ │ │ │ strb r4, [lr, r0, asr #12]! │ │ │ │ movweq pc, #45167 @ 0xb06f @ │ │ │ │ mcrrne 7, 11, lr, r7, cr12 │ │ │ │ @ instruction: 0xf06fd013 │ │ │ │ stccs 3, cr0, [r0, #-84] @ 0xffffffac │ │ │ │ @ instruction: 0x4659d0b6 │ │ │ │ movwls r4, #17968 @ 0x4630 │ │ │ │ @ instruction: 0xf9eaf7fe │ │ │ │ str r9, [pc, r4, lsl #22]! │ │ │ │ - blx 0xbdb2fc │ │ │ │ + blx 0xbdb3fc │ │ │ │ ldrbmi r4, [r9], -r4, lsl #12 │ │ │ │ @ instruction: 0xf7fe4630 │ │ │ │ strtmi pc, [r3], -r1, ror #19 │ │ │ │ andls lr, r4, r6, lsr #15 │ │ │ │ @ instruction: 0xf8dcf15d │ │ │ │ - blcs 0x5792d4 │ │ │ │ + blcs 0x5793d4 │ │ │ │ stmdals r4, {r0, r2, r5, r6, r7, ip, lr, pc} │ │ │ │ - blx 0x7db31c │ │ │ │ + blx 0x7db41c │ │ │ │ strb r4, [r2, r3, lsl #12]! │ │ │ │ ldc2l 1, cr15, [ip], #-616 @ 0xfffffd98 │ │ │ │ - orreq pc, r8, ip, asr #4 │ │ │ │ + orrsne pc, r8, ip, asr #4 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - adcne pc, r8, ip, asr #4 │ │ │ │ + adcscs pc, r8, ip, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ vqdmulh.s d20, d0, d5 │ │ │ │ @ instruction: 0xf1655299 │ │ │ │ - @ instruction: 0xf6f1fcb1 │ │ │ │ - svclt 0x0000f847 │ │ │ │ + @ instruction: 0xf6f0fcb1 │ │ │ │ + svclt 0x0000ffc7 │ │ │ │ muleq r0, r4, r0 │ │ │ │ addseq pc, r6, #116, 6 @ 0xd0000001 │ │ │ │ - ldrshteq r3, [r5], -r8 │ │ │ │ + eorseq r3, r5, r8, lsl #18 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ mrc 15, 0, r4, cr13, cr12, {1} │ │ │ │ addlt r6, r4, r0, ror pc │ │ │ │ ldmibpl fp!, {r2, r9, sl, lr} │ │ │ │ @@ -277459,16 +277525,16 @@ │ │ │ │ suble r0, r0, r0, lsl #30 │ │ │ │ teqpcc ip, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ strtmi r6, [r0], #-2072 @ 0xfffff7e8 │ │ │ │ @ instruction: 0xf830f19a │ │ │ │ @ instruction: 0xf9c4f013 │ │ │ │ tstlt r0, #5242880 @ 0x500000 │ │ │ │ - blcs 0x135a70 │ │ │ │ - blcc 0x196880 │ │ │ │ + blcs 0x135b70 │ │ │ │ + blcc 0x196980 │ │ │ │ ldrhlt r5, [r3, #-27]! @ 0xffffffe5 │ │ │ │ andlt r4, r4, r8, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ ldmdami sl, {r4, r5, r6, r7, r8, pc} │ │ │ │ @@ -277480,172 +277546,172 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0x460281f0 │ │ │ │ strtmi r4, [r0], -r1, asr #12 │ │ │ │ movweq pc, #4548 @ 0x11c4 @ │ │ │ │ movwls r4, #13379 @ 0x3443 │ │ │ │ - @ instruction: 0xf8eaf759 │ │ │ │ + @ instruction: 0xf86af759 │ │ │ │ strtmi r4, [r0], -r1, asr #12 │ │ │ │ @ instruction: 0xf842f7fe │ │ │ │ strtmi r9, [r0], -r3, lsl #18 │ │ │ │ - blx 0xedd3e0 │ │ │ │ + blx 0xedd4e0 │ │ │ │ ldmibpl fp!, {r1, r3, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ vstrle d2, [r9, #-0] │ │ │ │ @ instruction: 0x51bb3b01 │ │ │ │ @ instruction: 0xf06fb113 │ │ │ │ bfi r0, r5, (invalid: 10:7) │ │ │ │ @ instruction: 0xf1814803 │ │ │ │ ldrb pc, [r8, fp, lsl #30]! @ │ │ │ │ - @ instruction: 0xffbef6f0 │ │ │ │ + @ instruction: 0xff3ef6f0 │ │ │ │ muleq r0, r4, r0 │ │ │ │ addseq pc, r6, #116, 6 @ 0xd0000001 │ │ │ │ andeq r0, r0, r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec7661c │ │ │ │ + bl 0xfec7671c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x5631c4 │ │ │ │ + blmi 0x5632c4 │ │ │ │ strmi fp, [r4], -r5, lsr #1 │ │ │ │ smlabbcs r0, ip, r2, r2 │ │ │ │ ldmdavs fp, {r3, r5, r6, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9323 │ │ │ │ @ instruction: 0xf1890300 │ │ │ │ stmdage r1, {r1, r2, r4, r7, r8, fp, sp, lr, pc} │ │ │ │ - blx 0x1b5b9e4 │ │ │ │ + blx 0x1b5bae4 │ │ │ │ strbtmi r2, [r9], -r0, lsl #4 │ │ │ │ @ instruction: 0xf1694620 │ │ │ │ @ instruction: 0xf191f931 │ │ │ │ @ instruction: 0x4621fb93 │ │ │ │ - blx 0x75b9f8 │ │ │ │ + blx 0x75baf8 │ │ │ │ stmdage r1, {r0, r5, r9, sl, lr} │ │ │ │ - blx 0xfe6dba00 │ │ │ │ + blx 0xfe6dbb00 │ │ │ │ @ instruction: 0xf169a801 │ │ │ │ andcs pc, r1, r5, lsr sl @ │ │ │ │ @ instruction: 0xf88ef191 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec76674 │ │ │ │ + bl 0xfec76774 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - bmi 0x16a33dc │ │ │ │ + bmi 0x16a34dc │ │ │ │ movwcs fp, #137 @ 0x89 │ │ │ │ ldmdavs r2, {r2, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9207 │ │ │ │ stmdavs r2, {r9} │ │ │ │ movwcc lr, #14797 @ 0x39cd │ │ │ │ movwcc lr, #22989 @ 0x59cd │ │ │ │ - blcs 0x2e70e4 │ │ │ │ + blcs 0x2e71e4 │ │ │ │ ldm pc, {r0, r2, fp, ip, lr, pc}^ @ │ │ │ │ cdppl 0, 2, cr15, cr6, cr3, {0} │ │ │ │ strbeq r3, [r2], #-1028 @ 0xfffffbfc │ │ │ │ movwcs r5, #16388 @ 0x4004 │ │ │ │ ldrmi r9, [r9], -r1, lsl #4 │ │ │ │ stmdage r3, {r0, r9, sp} │ │ │ │ - strbtvc pc, [r0], -sl, asr #4 @ │ │ │ │ + ldrbteq pc, [r0], -sl, asr #12 @ │ │ │ │ ldrteq pc, [r0], -r0, asr #5 @ │ │ │ │ @ instruction: 0xf19a9600 │ │ │ │ stmiavs r3!, {r0, r1, r2, r3, r4, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ andcs sl, r1, #3, 26 @ 0xc0 │ │ │ │ tstcs r4, r1, lsl #6 │ │ │ │ stmdage r4, {r2, r3, r8, r9, sp} │ │ │ │ @ instruction: 0xf19a9600 │ │ │ │ - bge 0x25e128 │ │ │ │ + bge 0x25e228 │ │ │ │ strtmi r6, [r9], -r3, ror #17 │ │ │ │ - subscs pc, r8, ip, asr #4 │ │ │ │ + rsbcc pc, r8, ip, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf942f046 │ │ │ │ @ instruction: 0xf7ff6820 │ │ │ │ stmvs r3, {r0, r2, r4, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - strbvc pc, [r0, #-591]! @ 0xfffffdb1 @ │ │ │ │ - streq pc, [pc, #-704]! @ 0x11f234 │ │ │ │ - bcs 0x2a6e60 │ │ │ │ + ldrbeq pc, [r0, #-1615]! @ 0xfffff9b1 @ │ │ │ │ + streq pc, [pc, #-704]! @ 0x11f334 │ │ │ │ + bcs 0x2a6f60 │ │ │ │ ldm pc, {r0, r3, r4, r5, fp, ip, lr, pc}^ @ │ │ │ │ mrrcmi 0, 0, pc, r1, cr2 @ │ │ │ │ - blpl 0x192d698 │ │ │ │ + blpl 0x192d798 │ │ │ │ stmvs r3, {r1, r2, r4, r6} │ │ │ │ - strbne pc, [ip, #588]! @ 0x24c @ │ │ │ │ - streq pc, [pc, #-704]! @ 0x11f250 │ │ │ │ + ldrbcs pc, [ip, #588]! @ 0x24c @ │ │ │ │ + streq pc, [pc, #-704]! @ 0x11f350 │ │ │ │ eorsle r2, r6, r1, lsl #22 │ │ │ │ @ instruction: 0xd12a2b02 │ │ │ │ - eorscs pc, r8, #76, 4 @ 0xc0000004 │ │ │ │ + subcc pc, r8, #76, 4 @ 0xc0000004 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ stmvs r3, {r3, r4, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ - strbne pc, [r0, #588]! @ 0x24c @ │ │ │ │ - streq pc, [pc, #-704]! @ 0x11f26c │ │ │ │ + ldrbcs pc, [r0, #588]! @ 0x24c @ │ │ │ │ + streq pc, [pc, #-704]! @ 0x11f36c │ │ │ │ eorle r2, sp, r1, lsl #22 │ │ │ │ tstle ip, r2, lsl #22 │ │ │ │ - andcs pc, r8, #76, 4 @ 0xc0000004 │ │ │ │ + andscc pc, r8, #76, 4 @ 0xc0000004 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ stmvs r3, {r1, r3, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ - ldrbne pc, [r0, #588]! @ 0x24c @ │ │ │ │ - streq pc, [pc, #-704]! @ 0x11f288 │ │ │ │ + strcc pc, [r0, #-588] @ 0xfffffdb4 │ │ │ │ + streq pc, [pc, #-704]! @ 0x11f388 │ │ │ │ andsle r2, r5, r1, lsl #22 │ │ │ │ tstle lr, r2, lsl #22 │ │ │ │ - subcs pc, r0, #76, 4 @ 0xc0000004 │ │ │ │ + subscc pc, r0, #76, 4 @ 0xc0000004 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ vaba.s8 d30, d28, d28 │ │ │ │ - vmls.f d17, d16, d0[5] │ │ │ │ - vrshl.s8 d16, d31, d10 │ │ │ │ - vmlsl.s , d0, d0[4] │ │ │ │ + vshl.s64 q9, q10, #0 │ │ │ │ + @ instruction: 0xf64a052f │ │ │ │ + vmvn.i32 q8, #0 @ 0x00000000 │ │ │ │ stmvs r3, {r4, r5, r9, sl} │ │ │ │ - vabd.s8 d30, d26, d25 │ │ │ │ - vmlsl.s , d0, d0[4] │ │ │ │ + @ instruction: 0xf64ae7a9 │ │ │ │ + vmvn.i32 q8, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xe7a40630 │ │ │ │ - andcs pc, r0, #76, 4 @ 0xc0000004 │ │ │ │ + andscc pc, r0, #76, 4 @ 0xc0000004 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ vabd.s8 d30, d28, d24 │ │ │ │ - vrshr.s64 , q12, #64 │ │ │ │ + vsubl.s8 , d0, d8 │ │ │ │ str r0, [r3, pc, lsr #4]! │ │ │ │ - subcs pc, r8, #76, 4 @ 0xc0000004 │ │ │ │ + subscc pc, r8, #76, 4 @ 0xc0000004 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ vaba.s8 d30, d28, d14 │ │ │ │ - vmov.i32 d18, #0 @ 0x00000000 │ │ │ │ + vsubl.s8 , d0, d16 │ │ │ │ ldr r0, [r9, pc, lsr #4] │ │ │ │ - subscs pc, r0, #76, 4 @ 0xc0000004 │ │ │ │ + rsbcc pc, r0, #76, 4 @ 0xc0000004 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ vaba.s8 d30, d28, d4 │ │ │ │ - vmvn.i32 d18, #0 @ 0x00000000 │ │ │ │ + vmlal.s , d0, d0[0] │ │ │ │ str r0, [pc, pc, lsr #4] │ │ │ │ - eorcs pc, r8, #76, 4 @ 0xc0000004 │ │ │ │ + eorscc pc, r8, #76, 4 @ 0xc0000004 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ vabd.s8 d30, d28, d10 │ │ │ │ - vsubl.s8 q9, d0, d16 │ │ │ │ + vmvn.i32 d19, #0 @ 0x00000000 │ │ │ │ str r0, [r5, pc, lsr #4] │ │ │ │ - andscs pc, r8, #76, 4 @ 0xc0000004 │ │ │ │ + eorcc pc, r8, #76, 4 @ 0xc0000004 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ svclt 0x0000e780 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3.32 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec767e0 │ │ │ │ + bl 0xfec768e0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5a00fd8 │ │ │ │ - bmi 0x173420c │ │ │ │ + bmi 0x173430c │ │ │ │ strmi fp, [r5], -r8, lsl #1 │ │ │ │ ldmdavs r2, {r2, r3, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9207 │ │ │ │ @ instruction: 0xf8d30200 │ │ │ │ @ instruction: 0xf64f7284 │ │ │ │ vsubw.s8 , q0, d24 │ │ │ │ stmdbcs r6, {r1, r2, r4, r7, r8, r9, sp} │ │ │ │ andsle r6, sl, fp, lsl r8 │ │ │ │ @ instruction: 0xdd562900 │ │ │ │ mrrcle 9, 4, r2, sp, cr0 @ │ │ │ │ addscc pc, r8, #-268435452 @ 0xf0000004 │ │ │ │ addscs pc, r6, #192, 4 │ │ │ │ - blcs 0x136778 │ │ │ │ + blcs 0x136878 │ │ │ │ @ instruction: 0x4621d15c │ │ │ │ @ instruction: 0xf7224628 │ │ │ │ - stccs 12, cr15, [r8], {35} @ 0x23 │ │ │ │ + @ instruction: 0x2c08fba3 │ │ │ │ stccs 13, cr13, [fp], {77} @ 0x4d │ │ │ │ strtmi sp, [r8], -ip │ │ │ │ orreq pc, r0, r4, lsl #2 │ │ │ │ @ instruction: 0xf822f7fc │ │ │ │ @ instruction: 0xf7ff4630 │ │ │ │ - blcs 0x15f1e8 │ │ │ │ + blcs 0x15f2e8 │ │ │ │ strcs sp, [r6], -r2, ror #2 │ │ │ │ - ldc2 7, cr15, [r2], {34} @ 0x22 │ │ │ │ + blx 0xfe5dd3d6 │ │ │ │ ldrdcc pc, [ip], #135 @ 0x87 │ │ │ │ strtcc pc, [ip], #-2259 @ 0xfffff72d │ │ │ │ rscle r2, ip, r0, lsl #22 │ │ │ │ mrc2 7, 2, pc, cr6, cr13, {7} │ │ │ │ ldrdcc pc, [ip], #135 @ 0x87 │ │ │ │ strtmi r4, [r0], -r9, lsr #12 │ │ │ │ strtcc pc, [ip], #-2259 @ 0xfffff72d │ │ │ │ @@ -277661,53 +277727,53 @@ │ │ │ │ vceq.f32 d31, d21, d9 │ │ │ │ vsubw.s8 , q0, d20 │ │ │ │ @ instruction: 0x46300396 │ │ │ │ @ instruction: 0xf189681f │ │ │ │ qsaxmi pc, r3, r1 @ │ │ │ │ mrscs r9, (UNDEF: 1) │ │ │ │ vmin.s8 d20, d12, d24 │ │ │ │ - vmlal.s q9, d16, d0[5] │ │ │ │ + vrshr.s64 , q10, #64 │ │ │ │ andls r0, r1, #-268435454 @ 0xf0000002 │ │ │ │ - adcscs pc, r8, #76, 4 @ 0xc0000004 │ │ │ │ + sbccc pc, r8, #76, 4 @ 0xc0000004 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ @ instruction: 0xf8c4f19a │ │ │ │ - blcs 0x1595a4 │ │ │ │ + blcs 0x1596a4 │ │ │ │ @ instruction: 0x4626d134 │ │ │ │ - blx 0xff65d352 │ │ │ │ + blx 0x165d452 │ │ │ │ stccs 7, cr14, [r2], {179} @ 0xb3 │ │ │ │ @ instruction: 0xe7bdddb1 │ │ │ │ teqle r8, r0, lsl #22 │ │ │ │ @ instruction: 0xf7222641 │ │ │ │ - str pc, [sl, fp, asr #23]! │ │ │ │ + str pc, [sl, fp, asr #22]! │ │ │ │ biccs pc, r8, #82837504 @ 0x4f00000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ - blcs 0x141754 │ │ │ │ + blcs 0x141854 │ │ │ │ @ instruction: 0xf64fd09b │ │ │ │ vsubw.s8 q11, q8, d24 │ │ │ │ ldmdavs fp, {r1, r2, r4, r7, r8, r9, sp} │ │ │ │ ldrle r0, [r4, #1050] @ 0x41a │ │ │ │ @ instruction: 0x46224633 │ │ │ │ vmax.s8 d20, d12, d25 │ │ │ │ - vaddl.s8 q9, d16, d0 │ │ │ │ + vshr.s64 d19, d0, #64 │ │ │ │ @ instruction: 0xf04a002f │ │ │ │ usad8 sl, r9, ip │ │ │ │ biccs pc, r8, #82837504 @ 0x4f00000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ - blcs 0x141784 │ │ │ │ + blcs 0x141884 │ │ │ │ @ instruction: 0xf64fd095 │ │ │ │ vsubw.s8 q11, q8, d24 │ │ │ │ ldmdavs fp, {r1, r2, r4, r7, r8, r9, sp} │ │ │ │ strle r0, [lr, #1051] @ 0x41b │ │ │ │ strb r4, [r5, r6, lsr #12]! │ │ │ │ @ instruction: 0xf64f460e │ │ │ │ vqdmlal.s q9, d16, d0[2] │ │ │ │ ldmdahi fp, {r1, r2, r4, r7, r8, r9, sp} │ │ │ │ bicsle r2, r6, r0, lsl #22 │ │ │ │ strtmi r4, [r8], -r1, lsr #12 │ │ │ │ - blx 0xfe6dd3ce │ │ │ │ + blx 0x6dd4ce │ │ │ │ @ instruction: 0x2641e775 │ │ │ │ svclt 0x0000e7f1 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ stcle 8, cr2, [r9, #-0] │ │ │ │ stcle 8, cr2, [r6], {64} @ 0x40 │ │ │ │ mvnvs pc, #-536870908 @ 0xe0000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ @@ -277725,36 +277791,36 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strbvs pc, [r0, #590]! @ 0x24e @ │ │ │ │ ldreq pc, [r5, #704] @ 0x2c0 │ │ │ │ ldrsbls pc, [r0], #-143 @ 0xffffff71 @ │ │ │ │ strmi r4, [lr], -r7, lsl #12 │ │ │ │ - beq 0x19bec0 │ │ │ │ + beq 0x19bfc0 │ │ │ │ stmdaeq r1, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ andvs r2, r3, r0, lsl #6 │ │ │ │ - bl 0x2778c4 │ │ │ │ + bl 0x2779c4 │ │ │ │ @ instruction: 0xf815010a │ │ │ │ ldrtmi r4, [r0], -r1, lsl #30 │ │ │ │ - ldccs 12, cr3, [pc], #-4 @ 0x11f7c0 │ │ │ │ + ldccs 12, cr3, [pc], #-4 @ 0x11f8c0 │ │ │ │ @ instruction: 0xf169d80c │ │ │ │ msrne SPSR_x, r5, lsl #18 │ │ │ │ - ldreq pc, [pc], #-4 @ 0x11f7d0 │ │ │ │ + ldreq pc, [pc], #-4 @ 0x11f8d0 │ │ │ │ @ instruction: 0xf857b130 │ │ │ │ - blx 0x32b860 │ │ │ │ + blx 0x32b960 │ │ │ │ msrmi CPSR_xc, #4, 8 @ 0x4000000 │ │ │ │ eorcc pc, r2, r7, asr #16 │ │ │ │ mvnle r4, sp, asr #10 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ addseq lr, r5, r0, lsr #14 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec76a00 │ │ │ │ + bl 0xfec76b00 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ @ instruction: 0x46044a11 │ │ │ │ movwcs sl, #2049 @ 0x801 │ │ │ │ andls r6, r3, #1179648 @ 0x120000 │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ movwcc lr, #6605 @ 0x19cd │ │ │ │ @@ -277779,19 +277845,19 @@ │ │ │ │ ldrcc pc, [r8, #591] @ 0x24f │ │ │ │ ldrcs pc, [r6, #704] @ 0x2c0 │ │ │ │ strmi r4, [r9], r7, lsl #12 │ │ │ │ stmdaeq r0, {r0, r2, r8, ip, sp, lr, pc}^ │ │ │ │ strcs r4, [r1], -ip, lsr #12 │ │ │ │ @ instruction: 0xf836f169 │ │ │ │ strbmi lr, [r4, #-1] │ │ │ │ - blne 0x1a138d0 │ │ │ │ + blne 0x1a139d0 │ │ │ │ svcne 0x0001f814 │ │ │ │ andseq pc, pc, #3 │ │ │ │ cmpne fp, r8, asr #28 │ │ │ │ - blx 0x2a9990 │ │ │ │ + blx 0x2a9a90 │ │ │ │ ldmle r2!, {r1, r9, ip, sp, lr, pc}^ │ │ │ │ eorcc pc, r3, r9, asr r8 @ │ │ │ │ rscle r4, lr, sl, lsl r2 │ │ │ │ @ instruction: 0xf1694638 │ │ │ │ strbmi pc, [r4, #-2123] @ 0xfffff7b5 @ │ │ │ │ andcs sp, r0, fp, ror #3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @@ -277815,15 +277881,15 @@ │ │ │ │ @ instruction: 0xf64fef38 │ │ │ │ vsubw.s8 , q0, d24 │ │ │ │ ldmdavs sl, {r1, r2, r4, r7, r8, r9, sp} │ │ │ │ movwpl pc, #34215 @ 0x85a7 @ │ │ │ │ @ instruction: 0xf8d33b10 │ │ │ │ movwls r3, #8852 @ 0x2294 │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ - bcs 0x12c528 │ │ │ │ + bcs 0x12c628 │ │ │ │ @ instruction: 0xf64fd170 │ │ │ │ vabal.s8 q11, d16, d24 │ │ │ │ movwcs r2, #1430 @ 0x596 │ │ │ │ stmdavs fp!, {r0, r1, r5, sp, lr} │ │ │ │ strbtle r0, [r1], #-792 @ 0xfffffce8 │ │ │ │ ldceq 8, cr6, [sl], {227} @ 0xe3 │ │ │ │ rscvs fp, r3, fp, lsl r2 │ │ │ │ @@ -277833,70 +277899,70 @@ │ │ │ │ movweq r0, #13061 @ 0x3305 │ │ │ │ @ instruction: 0x61236923 │ │ │ │ @ instruction: 0xf5a73404 │ │ │ │ ldrtmi r5, [r1], -r8 │ │ │ │ ldmdacc r0, {r7, r8, r9, sp} │ │ │ │ andcs r9, r0, #0, 6 │ │ │ │ @ instruction: 0xf7224623 │ │ │ │ - stmdavs fp!, {r0, r5, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs fp!, {r0, r5, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ vst1.8 {d4-d6}, [r3], r6 │ │ │ │ ldmiblt r8, {r8, r9, sp} │ │ │ │ - blmi 0x1b0e834 │ │ │ │ - blls 0x13799d4 │ │ │ │ + blmi 0x1b0e934 │ │ │ │ + blls 0x1379ad4 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xf0400300 │ │ │ │ strhlt r8, [sl], #-6 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ ldmcc pc!, {r8, ip, sp, lr, pc}^ @ │ │ │ │ vqsub.s8 d18, d15, d4 │ │ │ │ vshl.s64 d19, d8, #0 │ │ │ │ - blx 0x1a8ff6 │ │ │ │ + blx 0x1a90f6 │ │ │ │ mrrcvs 2, 0, r5, r2, cr8 │ │ │ │ - bcs 0x14e130 │ │ │ │ + bcs 0x14e230 │ │ │ │ @ instruction: 0xf1a6d13f │ │ │ │ - blcs 0x1a05fc │ │ │ │ + blcs 0x1a06fc │ │ │ │ @ instruction: 0x2e1cd90c │ │ │ │ @ instruction: 0xf64fd806 │ │ │ │ @ instruction: 0xf6ce73ff │ │ │ │ teqmi r3, r9, ror r3 │ │ │ │ ldrble r0, [r2, #2009] @ 0x7d9 │ │ │ │ @ instruction: 0x46384631 │ │ │ │ mcr2 7, 0, pc, cr8, cr15, {7} @ │ │ │ │ @ instruction: 0xf8d4f191 │ │ │ │ @ instruction: 0xf1682113 │ │ │ │ @ instruction: 0xe7c8ff59 │ │ │ │ @ instruction: 0xf00aa929 │ │ │ │ @ instruction: 0xe7c4fabb │ │ │ │ andls sl, r3, #671744 @ 0xa4000 │ │ │ │ - blx 0xfeedba0c │ │ │ │ - bcs 0x1461f4 │ │ │ │ + blx 0xfeedbb0c │ │ │ │ + bcs 0x1462f4 │ │ │ │ ldrsb sp, [ip], -sp @ │ │ │ │ stcne 2, cr2, [r1, #-512]! @ 0xfffffe00 │ │ │ │ @ instruction: 0xf6f0a829 │ │ │ │ - ldr lr, [r7, r4, asr #23] │ │ │ │ + ldr lr, [r7, r4, asr #22] │ │ │ │ biccs pc, r6, #82837504 @ 0x4f00000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ strvs pc, [r8, #1615]! @ 0x64f │ │ │ │ ldrcs pc, [r6, #704] @ 0x2c0 │ │ │ │ - blcs 0x141a78 │ │ │ │ + blcs 0x141b78 │ │ │ │ stmdavs fp!, {r0, r1, r2, r7, ip, lr, pc} │ │ │ │ strle r0, [r4, #1051] @ 0x41b │ │ │ │ @ instruction: 0x46394632 │ │ │ │ - rscscs pc, r0, ip, asr #4 │ │ │ │ + andmi pc, r0, ip, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - blx 0xfe45bb4c │ │ │ │ - bcs 0x199814 │ │ │ │ + blx 0xfe45bc4c │ │ │ │ + bcs 0x199914 │ │ │ │ andcc sp, r1, #157 @ 0x9d │ │ │ │ tstcs r4, #200 @ 0xc8 │ │ │ │ stmdbge r7, {r0, r2, r4, r5, r9, fp, lr} │ │ │ │ - blx 0x209a5e │ │ │ │ + blx 0x209b5e │ │ │ │ movwls pc, #13064 @ 0x3308 @ │ │ │ │ stmdbeq r3, {r1, r8, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0x2010f8d9 │ │ │ │ @ instruction: 0xf8d99208 │ │ │ │ andls r2, r7, #12 │ │ │ │ @ instruction: 0xff02f7ff │ │ │ │ strtmi r9, [fp], #-2819 @ 0xfffff4fd │ │ │ │ @@ -277913,66 +277979,66 @@ │ │ │ │ @ instruction: 0xf7ff4619 │ │ │ │ stmdbls r2, {r0, r1, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ movwpl pc, #1281 @ 0x501 @ │ │ │ │ tstppl fp, r1, lsl #10 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0x3114469a │ │ │ │ cmppcs r4, #13828096 @ p-variant is OBSOLETE @ 0xd30000 │ │ │ │ stmdblt r2, {r0, r1, r8, r9, fp, ip, pc} │ │ │ │ - bge 0x371300 │ │ │ │ + bge 0x371400 │ │ │ │ @ instruction: 0xf1684618 │ │ │ │ tstpcs r4, #748 @ p-variant is OBSOLETE @ 0x2ec │ │ │ │ @ instruction: 0xf8ca2200 │ │ │ │ - blx 0x1e87fe │ │ │ │ + blx 0x1e88fe │ │ │ │ ldcvs 3, cr5, [fp], {8} │ │ │ │ - strle r0, [pc, #-1883] @ 0x11f359 │ │ │ │ + strle r0, [pc, #-1883] @ 0x11f459 │ │ │ │ strtmi sl, [r2], -r5, lsl #22 │ │ │ │ ldrtmi r4, [r0], -r9, asr #12 │ │ │ │ @ instruction: 0xf77a9700 │ │ │ │ - tstpcs r4, #39936 @ p-variant is OBSOLETE @ 0x9c00 │ │ │ │ + tstpcs r4, #684032 @ p-variant is OBSOLETE @ 0xa7000 │ │ │ │ strpl pc, [r8, #-2819] @ 0xfffff4fd │ │ │ │ - blcs 0x13ad78 │ │ │ │ + blcs 0x13ae78 │ │ │ │ movwcs fp, #4028 @ 0xfbc │ │ │ │ strb r6, [r8, -fp, ror #8] │ │ │ │ - bge 0x2713c4 │ │ │ │ + bge 0x2714c4 │ │ │ │ ldrtmi r4, [r0], -r9, asr #12 │ │ │ │ - blx 0xff15d8c8 │ │ │ │ + blx 0x115d9c8 │ │ │ │ @ instruction: 0xf19ae7ef │ │ │ │ andcs pc, r0, r5, ror r8 @ │ │ │ │ - movweq pc, #34371 @ 0x8643 @ │ │ │ │ + tstpne r8, #70254592 @ p-variant is OBSOLETE @ 0x4300000 │ │ │ │ teqpeq r5, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - tstpcc r8, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ + msrmi R8_fiq, ip │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ rscvc pc, sp, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf12d9000 │ │ │ │ svclt 0x0000ff51 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ addseq pc, r6, #220, 6 @ 0x70000003 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec76d14 │ │ │ │ + bl 0xfec76e14 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [fp], -r8, ror #31 │ │ │ │ - bmi 0x50bd34 │ │ │ │ + bmi 0x50be34 │ │ │ │ ldmdavs r2, {r0, r8, fp, sp, pc} │ │ │ │ @ instruction: 0xf04f9203 │ │ │ │ ldmib r3, {r9}^ │ │ │ │ stmib sp, {r9, ip, sp}^ │ │ │ │ @ instruction: 0xf7ff3201 │ │ │ │ - blmi 0x39f574 │ │ │ │ - blls 0x1f9ba4 │ │ │ │ + blmi 0x39f674 │ │ │ │ + blls 0x1f9ca4 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 57) │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r0, #-0] │ │ │ │ @ instruction: 0xf83af19a │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec76d68 │ │ │ │ + bl 0xfec76e68 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ @ instruction: 0x46044a10 │ │ │ │ movwcs sl, #2049 @ 0x801 │ │ │ │ andls r6, r3, #1179648 @ 0x120000 │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ movwcc lr, #6605 @ 0x19cd │ │ │ │ @@ -277986,15 +278052,15 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf19abd10 │ │ │ │ svclt 0x0000f80f │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec76dc0 │ │ │ │ + bl 0xfec76ec0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [fp], -r8, ror #31 │ │ │ │ @ instruction: 0xf8dfb085 │ │ │ │ stmdbge r1, {r2, r6, lr, pc} │ │ │ │ ldmdavs fp, {r9, sp} │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, sp, asr #17 │ │ │ │ @@ -278009,18 +278075,18 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf199bd00 │ │ │ │ svclt 0x0000ffe1 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec76e1c │ │ │ │ + bl 0xfec76f1c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - bmi 0x8639e4 │ │ │ │ - blmi 0x88beb0 │ │ │ │ + bmi 0x863ae4 │ │ │ │ + blmi 0x88bfb0 │ │ │ │ svceq 0x0070ee1d │ │ │ │ eorls r6, r1, #1179648 @ 0x120000 │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ ldrbtmi r2, [fp], #-256 @ 0xffffff00 │ │ │ │ addcs r6, r0, #1769472 @ 0x1b0000 │ │ │ │ stmdage r1, {r0, r1, r6, r7, fp, ip, lr} │ │ │ │ addsmi pc, r4, #13828096 @ 0xd30000 │ │ │ │ @@ -278042,41 +278108,41 @@ │ │ │ │ eorlt sp, r2, r8, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ @ instruction: 0xff9cf199 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - addeq r0, r0, lr, lsr #3 │ │ │ │ + addeq r0, r0, lr, lsr #1 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec76ea8 │ │ │ │ + bl 0xfec76fa8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ mcrrmi 15, 5, r0, r7, cr8 │ │ │ │ - blmi 0x130bf4c │ │ │ │ + blmi 0x130c04c │ │ │ │ svcvs 0x0070ee1d │ │ │ │ strtls r6, [r5], #-2084 @ 0xfffff7dc │ │ │ │ streq pc, [r0], #-79 @ 0xffffffb1 │ │ │ │ ldrbtmi r4, [fp], #-1549 @ 0xfffff9f3 │ │ │ │ @ instruction: 0x4604681b │ │ │ │ @ instruction: 0xf8d358f3 │ │ │ │ @ instruction: 0xb1426294 │ │ │ │ tstppl r9, r6, lsl #10 @ p-variant is OBSOLETE │ │ │ │ tstcc r4, r0, lsl r6 │ │ │ │ movwls r2, #12928 @ 0x3280 │ │ │ │ - b 0x14dd8a0 │ │ │ │ + stmib lr, {r4, r5, r6, r7, r9, sl, ip, sp, lr, pc}^ │ │ │ │ vstrcs d9, [r0, #-12] │ │ │ │ @ instruction: 0xf8d3d03a │ │ │ │ addcs r3, r0, #148, 4 @ 0x40000009 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ @ instruction: 0xf1889303 │ │ │ │ stmdage r5, {r3, r4, r5, r8, sl, fp, sp, lr, pc} │ │ │ │ cdp2 1, 0, cr15, cr10, cr8, {3} │ │ │ │ stmdbge r5, {r9, sp} │ │ │ │ @ instruction: 0xf1682002 │ │ │ │ - blls 0x21f3b4 │ │ │ │ + blls 0x21f4b4 │ │ │ │ vsubl.u q1, d15, d1 │ │ │ │ @ instruction: 0xf5038f5b │ │ │ │ tstcc r8, #872415232 @ 0x34000000 │ │ │ │ svceq 0x0000e853 │ │ │ │ tstcs r0, r3, asr #16 │ │ │ │ mvnsle r2, r0, lsl #18 │ │ │ │ svchi 0x005bf3bf │ │ │ │ @@ -278090,16 +278156,16 @@ │ │ │ │ ldrcc r4, [r4], -sl, lsr #12 │ │ │ │ @ instruction: 0x46304631 │ │ │ │ cdp2 1, 6, cr15, cr6, cr8, {3} │ │ │ │ ldrtmi r2, [r0], -r9, lsl #2 │ │ │ │ cdp2 1, 1, cr15, cr10, cr8, {3} │ │ │ │ @ instruction: 0x46302113 │ │ │ │ cdp2 1, 1, cr15, cr6, cr8, {3} │ │ │ │ - blmi 0x7e7d60 │ │ │ │ - blls 0xa79dcc │ │ │ │ + blmi 0x7e7e60 │ │ │ │ + blls 0xa79ecc │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xd12d0300 │ │ │ │ tstcs r0, r6, lsr #32 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x4621bd70 │ │ │ │ @ instruction: 0xf1684630 │ │ │ │ @@ -278108,87 +278174,87 @@ │ │ │ │ strtmi r4, [r8], -r1, lsr #12 │ │ │ │ cdp2 1, 2, cr15, cr2, cr8, {3} │ │ │ │ rscsle r2, r6, r0, lsl #16 │ │ │ │ @ instruction: 0xf506e7f1 │ │ │ │ addcs r5, r0, #9 │ │ │ │ andscc r4, r4, r9, lsr #12 │ │ │ │ strpl pc, [r9], -r6, lsl #10 │ │ │ │ - stmib sl!, {r4, r5, r6, r7, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmdb sl!, {r4, r5, r6, r7, r9, sl, ip, sp, lr, pc}^ │ │ │ │ bfi r3, r4, #12, #4 │ │ │ │ rsbsmi pc, lr, pc, asr #8 │ │ │ │ rscsvc pc, pc, pc, asr #13 │ │ │ │ vaba.s8 q15, q14, │ │ │ │ - vorr.i32 d19, #8 @ 0x00000008 │ │ │ │ - blmi 0x26027c │ │ │ │ + vaddw.s8 q10, q0, d24 │ │ │ │ + blmi 0x26037c │ │ │ │ andls r2, r0, r9, ror #5 │ │ │ │ stc2l 1, cr15, [lr, #180]! @ 0xb4 │ │ │ │ @ instruction: 0xff02f199 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - addeq r0, r0, r2, lsr #2 │ │ │ │ - eorseq r3, r5, r8, lsl r8 │ │ │ │ + addeq r0, r0, r2, lsr #32 │ │ │ │ + eorseq r3, r5, r8, lsr #18 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec76fe0 │ │ │ │ + bl 0xfec770e0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x423dc8 │ │ │ │ + blmi 0x423ec8 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ addcs r4, r0, #1048576 @ 0x100000 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ andcc pc, r3, ip, asr r8 @ │ │ │ │ addseq pc, r4, #13828096 @ 0xd30000 │ │ │ │ andpl pc, r9, r0, lsl #10 │ │ │ │ @ instruction: 0xf6f03014 │ │ │ │ - @ instruction: 0x2000e9bc │ │ │ │ + andcs lr, r0, ip, lsr r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ - ldrshteq pc, [pc], #-244 @ │ │ │ │ + ldrshteq pc, [pc], #-228 @ │ │ │ │ vnmls.f64 d4, d13, d10 │ │ │ │ ldrbtmi r2, [fp], #-3952 @ 0xfffff090 │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ addscc pc, r4, #13828096 @ 0xd30000 │ │ │ │ movwpl pc, #1283 @ 0x503 @ │ │ │ │ cmppcs ip, #13828096 @ p-variant is OBSOLETE @ 0xd30000 │ │ │ │ msrcc SPSR_s, #13828096 @ 0xd30000 │ │ │ │ addsmi r1, r8, #128, 20 @ 0x80000 │ │ │ │ andcs fp, r0, ip, lsr #30 │ │ │ │ andcs r2, r0, #1 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ - rsbseq pc, pc, r2, asr #31 │ │ │ │ + rsbseq pc, pc, r2, asr #29 │ │ │ │ vnmls.f64 d4, d13, d13 │ │ │ │ ldrbtmi r2, [fp], #-3952 @ 0xfffff090 │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ addscs pc, r4, #13828096 @ 0xd30000 │ │ │ │ andpl pc, r0, #8388608 @ 0x800000 │ │ │ │ msrcc SPSR_s, #13762560 @ 0xd20000 │ │ │ │ @ instruction: 0xf8d2b14b │ │ │ │ - bne 0xfe128bdc │ │ │ │ + bne 0xfe128cdc │ │ │ │ svclt 0x00944283 │ │ │ │ andcs r2, r1, r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ andcs r4, r2, r0, ror r7 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ svclt 0x00004770 │ │ │ │ - @ instruction: 0x007fff92 │ │ │ │ + @ instruction: 0x007ffe92 │ │ │ │ tsteq fp, fp, asr #16 │ │ │ │ - blmi 0x4152d8 │ │ │ │ + blmi 0x4153d8 │ │ │ │ svccs 0x0070ee1d │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf8d358d3 │ │ │ │ @ instruction: 0xf5033294 │ │ │ │ @ instruction: 0xf8d35300 │ │ │ │ @ instruction: 0xb12a2364 │ │ │ │ cmppcc ip, #13828096 @ p-variant is OBSOLETE @ 0xd30000 │ │ │ │ addmi r1, sl, #790528 @ 0xc1000 │ │ │ │ ldmne r0, {r3, r4, r7, r8, r9, sl, fp, ip, sp, pc}^ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ - rsbseq pc, pc, r0, asr pc @ │ │ │ │ + rsbseq pc, pc, r0, asr lr @ │ │ │ │ mrc 4, 0, fp, cr13, cr0, {0} │ │ │ │ - blmi 0x86bc88 │ │ │ │ + blmi 0x86bd88 │ │ │ │ ldrsbtgt pc, [r4], #-143 @ 0xffffff71 @ │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf8d358d3 │ │ │ │ @ instruction: 0xf5033294 │ │ │ │ @ instruction: 0xf8d35300 │ │ │ │ andvs r4, r4, ip, asr r3 │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @@ -278210,28 +278276,28 @@ │ │ │ │ andcs r4, r2, #112, 14 @ 0x1c00000 │ │ │ │ ldclt 0, cr6, [r0], {66} @ 0x42 │ │ │ │ msrcc SPSR_s, #13828096 @ 0xd30000 │ │ │ │ andcs r6, r0, r3, lsl #1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - rsbseq pc, pc, r8, lsl pc @ │ │ │ │ - rsbseq pc, pc, r4, lsl #30 │ │ │ │ + rsbseq pc, pc, r8, lsl lr @ │ │ │ │ + rsbseq pc, pc, r4, lsl #28 │ │ │ │ mrc 4, 0, fp, cr13, cr0, {0} │ │ │ │ - blmi 0x793d0c │ │ │ │ + blmi 0x793e0c │ │ │ │ ldrbtmi r6, [fp], #-2890 @ 0xfffff4b6 │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf8d33003 │ │ │ │ @ instruction: 0xf5033294 │ │ │ │ @ instruction: 0xf8d35300 │ │ │ │ @ instruction: 0xf8d3435c │ │ │ │ - blne 0x5a4cf8 │ │ │ │ + blne 0x5a4df8 │ │ │ │ ldmdale fp, {r0, r4, r7, r9, lr} │ │ │ │ - bcs 0x17a078 │ │ │ │ - bcs 0x1d63bc │ │ │ │ + bcs 0x17a178 │ │ │ │ + bcs 0x1d64bc │ │ │ │ @ instruction: 0xf06fbf18 │ │ │ │ tstle r6, r5, lsl r0 │ │ │ │ ldrmi r2, [r1], -r0, lsl #4 │ │ │ │ @ instruction: 0xf8c32000 │ │ │ │ @ instruction: 0xf8c3135c │ │ │ │ ldclt 3, cr2, [r0], {100} @ 0x64 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @@ -278239,22 +278305,22 @@ │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ @ instruction: 0xf5b26882 │ │ │ │ movwle r6, #20224 @ 0x4f00 │ │ │ │ strb r6, [sp, r1, lsl #16]! │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ @ instruction: 0xf06fe7ef │ │ │ │ strb r0, [ip, fp]! │ │ │ │ - @ instruction: 0x007ffe96 │ │ │ │ + @ instruction: 0x007ffd96 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec771bc │ │ │ │ + bl 0xfec772bc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdavs fp, {r3, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ @ instruction: 0xf8d1b082 │ │ │ │ - blcs 0x14ffec │ │ │ │ - blcs 0x11573e8 │ │ │ │ + blcs 0x1500ec │ │ │ │ + blcs 0x11574e8 │ │ │ │ vfma.f32 , q7, │ │ │ │ vmlal.s q11, d16, d0[4] │ │ │ │ ldclpl 2, cr0, [r3], {149} @ 0x95 │ │ │ │ addeq pc, r0, #60 @ 0x3c │ │ │ │ @ instruction: 0xf11cd011 │ │ │ │ andle r0, lr, r6, lsl #30 │ │ │ │ str lr, [r3], #-2513 @ 0xfffff62f │ │ │ │ @@ -278267,15 +278333,15 @@ │ │ │ │ andcs r2, r0, #67108865 @ 0x4000001 │ │ │ │ str lr, [r3], #-2513 @ 0xfffff62f │ │ │ │ @ instruction: 0x46114616 │ │ │ │ ldceq 6, cr4, [r2], {21} │ │ │ │ stc2 10, cr15, [ip], {15} @ │ │ │ │ movwcs r6, #3 │ │ │ │ andgt pc, r8, r0, asr #17 │ │ │ │ - bcs 0x278130 │ │ │ │ + bcs 0x278230 │ │ │ │ ldm pc, {r0, r5, r6, fp, ip, lr, pc}^ @ │ │ │ │ movweq pc, #12290 @ 0x3002 @ │ │ │ │ ldrcs r0, [r8], -r3, lsl #28 │ │ │ │ and pc, ip, r0, asr #17 │ │ │ │ andlt r6, r2, r4, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @@ -278318,17 +278384,17 @@ │ │ │ │ ldclpl 2, cr0, [r3], {149} @ 0x95 │ │ │ │ rsbseq pc, pc, #37 @ 0x25 │ │ │ │ streq lr, [r3, #-2626] @ 0xfffff5be │ │ │ │ vst2.32 {d22,d24}, [pc], fp │ │ │ │ stmibvs r9, {r7, r9, sp}^ │ │ │ │ tstcs r1, #31457280 @ 0x1e00000 │ │ │ │ mulcs r0, r3, r7 │ │ │ │ - movweq pc, #34371 @ 0x8643 @ │ │ │ │ + tstpne r8, #70254592 @ p-variant is OBSOLETE @ 0x4300000 │ │ │ │ teqpeq r5, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - tstpcc r8, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ + msrmi R8_fiq, ip │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ rscvc pc, sp, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf12d9000 │ │ │ │ svclt 0x0000fc4f │ │ │ │ andvs r6, r3, fp, lsl #16 │ │ │ │ subvs r6, r3, fp, asr #16 │ │ │ │ addvs r6, r3, fp, lsl #17 │ │ │ │ @@ -278352,15 +278418,15 @@ │ │ │ │ addcs r0, ip, #28, 16 @ 0x1c0000 │ │ │ │ stmiapl fp, {r2, r9, sl, lr}^ │ │ │ │ tstcs r0, r0, asr r6 │ │ │ │ addscc pc, r4, #13828096 @ 0xd30000 │ │ │ │ @ instruction: 0xf1889303 │ │ │ │ addcs lr, ip, #252, 20 @ 0xfc000 │ │ │ │ stmdage ip!, {r8, sp} │ │ │ │ - b 0xffedc798 │ │ │ │ + b 0xffedc898 │ │ │ │ eorvs r2, fp, r0, lsl #6 │ │ │ │ @ instruction: 0xf8c86033 │ │ │ │ stccs 0, cr3, [r0], {-0} │ │ │ │ cmnphi r7, r0 @ p-variant is OBSOLETE │ │ │ │ strbvs pc, [r0, lr, asr #4]! @ │ │ │ │ ldreq pc, [r5, r0, asr #5] │ │ │ │ stmdbeq r0!, {r0, r2, r3, r8, ip, sp, lr, pc} │ │ │ │ @@ -278368,15 +278434,15 @@ │ │ │ │ strtmi r4, [r0], -r9, asr #12 │ │ │ │ andmi pc, r0, r9, asr #17 │ │ │ │ @ instruction: 0xff94f03e │ │ │ │ @ instruction: 0xf0402800 │ │ │ │ @ instruction: 0xf8d981e0 │ │ │ │ mrrcne 0, 0, r3, r8, cr0 │ │ │ │ andeq pc, r0, r9, asr #17 │ │ │ │ - blcs 0x93e224 │ │ │ │ + blcs 0x93e324 │ │ │ │ bicshi pc, r7, r0, asr #32 │ │ │ │ andcs r4, sl, #45088768 @ 0x2b00000 │ │ │ │ @ instruction: 0xf03e4649 │ │ │ │ stmdacs r0, {r0, r1, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x81bff040 │ │ │ │ ldrdcc pc, [r0], -r9 │ │ │ │ @ instruction: 0xf8c91c58 │ │ │ │ @@ -278385,75 +278451,75 @@ │ │ │ │ @ instruction: 0x464381b6 │ │ │ │ strbmi r2, [r9], -sl, lsl #4 │ │ │ │ @ instruction: 0xff72f03e │ │ │ │ stmdacs r0, {r2, r9, sl, lr} │ │ │ │ orrshi pc, sp, r0, asr #32 │ │ │ │ ldrdcs pc, [r0], -r9 │ │ │ │ addmi r7, r3, #1245184 @ 0x130000 │ │ │ │ - blcs 0xc4fe5c │ │ │ │ + blcs 0xc4ff5c │ │ │ │ orrshi pc, r5, r0, asr #32 │ │ │ │ ldrdne pc, [r0], -r8 │ │ │ │ svclt 0x00c84281 │ │ │ │ ldcle 8, cr6, [sp, #-200] @ 0xffffff38 │ │ │ │ msreq CPSR_, #-2147483608 @ 0x80000028 │ │ │ │ stmdale fp!, {r5, r8, r9, fp, sp} │ │ │ │ stc2 1, cr15, [r4], #-416 @ 0xfffffe60 │ │ │ │ addsmi r6, r8, #2818048 @ 0x2b0000 │ │ │ │ @ instruction: 0xf168dc17 │ │ │ │ stmdavs fp!, {r0, r2, r5, sl, fp, ip, sp, lr, pc} │ │ │ │ - blle 0x5b0c88 │ │ │ │ - bllt 0x1fb7614 │ │ │ │ + blle 0x5b0d88 │ │ │ │ + bllt 0x1fb7714 │ │ │ │ mrrcne 8, 3, r6, r8, cr1 │ │ │ │ strcc r5, [r1], #-1273 @ 0xfffffb07 │ │ │ │ ldrdcc pc, [r0], -r8 │ │ │ │ eorvs r1, r8, sl, asr #24 │ │ │ │ mlasvs r2, ip, r2, r4 │ │ │ │ @ instruction: 0xf8d9dbe4 │ │ │ │ ldmdavc r3, {sp} │ │ │ │ mrrcne 3, 8, fp, r4, cr3 │ │ │ │ vabd.s8 d30, d21, d18 │ │ │ │ vaddl.s8 , d0, d20 │ │ │ │ swpcs r0, r6, [r1] │ │ │ │ - sbcscc pc, r0, #76, 4 @ 0xc0000004 │ │ │ │ + rscmi pc, r0, #76, 4 @ 0xc0000004 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ @ instruction: 0xf1996800 │ │ │ │ andcs pc, r1, pc, ror #21 │ │ │ │ @ instruction: 0xf946f169 │ │ │ │ eorne pc, r4, r5, asr #4 │ │ │ │ addseq pc, r6, r0, asr #5 │ │ │ │ tstcs r1, r3, lsl r6 │ │ │ │ - adcscc pc, r0, #76, 4 @ 0xc0000004 │ │ │ │ + sbcmi pc, r0, #76, 4 @ 0xc0000004 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ @ instruction: 0xf1996800 │ │ │ │ ldrdcs pc, [r1], -pc @ │ │ │ │ @ instruction: 0xf936f169 │ │ │ │ eorne pc, r4, r5, asr #4 │ │ │ │ addseq pc, r6, r0, asr #5 │ │ │ │ mrscs r9, R9_usr │ │ │ │ - rsccc pc, ip, #76, 4 @ 0xc0000004 │ │ │ │ + rscsmi pc, ip, #76, 4 @ 0xc0000004 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ @ instruction: 0xf1996800 │ │ │ │ andcs pc, r1, pc, asr #21 │ │ │ │ @ instruction: 0xf926f169 │ │ │ │ strbtvs pc, [r0], #590 @ 0x24e @ │ │ │ │ ldreq pc, [r5], #704 @ 0x2c0 │ │ │ │ vcgt.s8 d18, d15, d0 │ │ │ │ vqshl.s64 d19, d8, #0 │ │ │ │ @ instruction: 0x71a32796 │ │ │ │ - blx 0xff4dc866 │ │ │ │ + blx 0xff4dc966 │ │ │ │ and r4, r9, r3, lsl #12 │ │ │ │ ldmdblt r2!, {r1, r5, r6, r7, sl, fp, ip, lr} │ │ │ │ strbcs pc, [r4, #-2263] @ 0xfffff729 @ │ │ │ │ @ instruction: 0xf0402a00 │ │ │ │ @ instruction: 0xf8c780ea │ │ │ │ movwcc r3, #5444 @ 0x1544 │ │ │ │ @ instruction: 0xf168602b │ │ │ │ stmdavs fp!, {r0, r2, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ - stclle 2, cr4, [pc, #524]! @ 0x1204f4 │ │ │ │ - blx 0xff15c88e │ │ │ │ + stclle 2, cr4, [pc, #524]! @ 0x1205f4 │ │ │ │ + blx 0xff15c98e │ │ │ │ addsmi r6, r8, #2818048 @ 0x2b0000 │ │ │ │ smlabthi fp, r0, r2, pc @ │ │ │ │ stclvs 2, cr15, [r0], #312 @ 0x138 │ │ │ │ ldceq 2, cr15, [r5], {192} @ 0xc0 │ │ │ │ vhsub.s8 d18, d15, d1 │ │ │ │ vqshl.s64 d19, d8, #0 │ │ │ │ @ instruction: 0x46642796 │ │ │ │ @@ -278461,15 +278527,15 @@ │ │ │ │ eorvs r0, sl, r0, lsl #28 │ │ │ │ ldrmi lr, [r3], r0 │ │ │ │ svccc 0x0001f811 │ │ │ │ ldclpl 1, cr11, [r8], #140 @ 0x8c │ │ │ │ @ instruction: 0xf0402800 │ │ │ │ ldrbtpl r8, [sl], #222 @ 0xde │ │ │ │ @ instruction: 0xf04f3201 │ │ │ │ - bcs 0x1163b30 │ │ │ │ + bcs 0x1163c30 │ │ │ │ stmdbmi r3, {r0, r4, r5, r6, r7, r8, ip, lr, pc}^ │ │ │ │ @ instruction: 0x71a32306 │ │ │ │ svccc 0x0001f81c │ │ │ │ @ instruction: 0xf88cb90b │ │ │ │ strmi r2, [ip] │ │ │ │ strdcs sp, [r0], -r8 │ │ │ │ ldmibcc r8, {r0, r1, r2, r3, r6, r9, ip, sp, lr, pc} │ │ │ │ @@ -278487,33 +278553,33 @@ │ │ │ │ eorsvs r2, r3, r1, asr #6 │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ @ instruction: 0xf8c88094 │ │ │ │ @ instruction: 0xf64f1000 │ │ │ │ vsubw.s8 , q0, d24 │ │ │ │ ldmdavs fp, {r1, r2, r4, r7, r8, r9, sp} │ │ │ │ @ instruction: 0xf0402b00 │ │ │ │ - blls 0x2005d0 │ │ │ │ + blls 0x2006d0 │ │ │ │ strmi r2, [r8], -r0, lsl #2 │ │ │ │ @ instruction: 0xf5034d29 │ │ │ │ @ instruction: 0xf04f5209 │ │ │ │ andscc r0, r4, #0, 16 │ │ │ │ @ instruction: 0xf1682401 │ │ │ │ stmdage sl, {r0, r3, r4, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ - blx 0xfed5c950 │ │ │ │ + blx 0xfed5ca50 │ │ │ │ @ instruction: 0xf8ca2304 │ │ │ │ @ instruction: 0xf6403084 │ │ │ │ - vbic.i32 q8, #3328 @ 0x00000d00 │ │ │ │ + vbic.i32 , #3328 @ 0x00000d00 │ │ │ │ @ instruction: 0xf8ca0312 │ │ │ │ ands r3, r4, r0 │ │ │ │ svclt 0x00ac2c03 │ │ │ │ tstcs r0, r1, asr r6 │ │ │ │ ldrtmi sl, [r0], -ip, lsr #20 │ │ │ │ @ instruction: 0xf96cf168 │ │ │ │ @ instruction: 0xf1a39b2c │ │ │ │ - blx 0xfede0fe0 │ │ │ │ + blx 0xfede10e0 │ │ │ │ ldmdbeq fp, {r0, r1, r7, r8, r9, ip, sp, lr, pc}^ │ │ │ │ eorcc pc, r8, r5, asr #16 │ │ │ │ mcrrcs 4, 0, r3, r1, cr1 │ │ │ │ @ instruction: 0xf108d02c │ │ │ │ @ instruction: 0xf8190805 │ │ │ │ cdpcs 15, 4, cr6, cr0, cr1, {0} │ │ │ │ stccs 12, cr13, [r6], {246} @ 0xf6 │ │ │ │ @@ -278522,22 +278588,22 @@ │ │ │ │ ldrbmi fp, [r1], -ip, lsl #30 │ │ │ │ strb r2, [r1, r0, lsl #2]! │ │ │ │ strtmi sl, [r0], -ip, lsr #20 │ │ │ │ strcs r2, [r7], #-256 @ 0xffffff00 │ │ │ │ @ instruction: 0xf94cf168 │ │ │ │ ldrbmi r2, [r1], -r0, lsl #4 │ │ │ │ @ instruction: 0xf1684630 │ │ │ │ - blls 0xc5e93c │ │ │ │ + blls 0xc5ea3c │ │ │ │ movweq pc, #4515 @ 0x11a3 @ │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ @ instruction: 0xf845095b │ │ │ │ @ instruction: 0xf1083028 │ │ │ │ ldrb r0, [ip, r5, lsl #16] │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - @ instruction: 0x007ffc96 │ │ │ │ + @ instruction: 0x007ffb96 │ │ │ │ addseq lr, r5, r0, lsr #14 │ │ │ │ addseq pc, r6, #220, 6 @ 0x70000003 │ │ │ │ @ instruction: 0xf8d72200 │ │ │ │ ldrbmi r0, [r1], -r4, asr #10 │ │ │ │ @ instruction: 0xf92ef168 │ │ │ │ ldmdavs sl, {r0, r1, r2, r3, r6, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, pc, asr #22 │ │ │ │ @@ -278549,86 +278615,86 @@ │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1688ff0 │ │ │ │ vpmin.s8 , q15, │ │ │ │ vmls.i d22, d16, d0[4] │ │ │ │ stcne 4, cr0, [r3], {149} @ 0x95 │ │ │ │ and r2, r6, r0, lsr #4 │ │ │ │ - bcs 0x113a554 │ │ │ │ + bcs 0x113a654 │ │ │ │ svcge 0x0012f73f │ │ │ │ movwcc r5, #5346 @ 0x14e2 │ │ │ │ eorvs r3, fp, r1, lsl #4 │ │ │ │ @ instruction: 0xf1686032 │ │ │ │ stmdavs fp!, {r0, r1, r2, r5, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ ldclle 2, cr4, [r1, #524]! @ 0x20c │ │ │ │ strmi lr, [r1], -r6, lsl #14 │ │ │ │ andcs lr, r6, #28049408 @ 0x1ac0000 │ │ │ │ ldr r5, [fp, -r2, ror #9] │ │ │ │ bicscs pc, r6, #82837504 @ 0x4f00000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ - blcs 0x142528 │ │ │ │ + blcs 0x142628 │ │ │ │ svcge 0x0069f43f │ │ │ │ @ instruction: 0x63a8f64f │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ ldreq r6, [fp], #-2075 @ 0xfffff7e5 │ │ │ │ svcge 0x0061f57f │ │ │ │ - subsmi pc, r4, ip, asr #4 │ │ │ │ + rsbpl pc, r4, ip, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ ldc2 0, cr15, [r0, #-292]! @ 0xfffffedc │ │ │ │ eorsvs lr, r3, r9, asr r7 │ │ │ │ svceq 0x0000f1be │ │ │ │ @ instruction: 0xf8c5d001 │ │ │ │ vhadd.s8 d27, d5, d0 │ │ │ │ vaddhn.i16 d17, q0, q10 │ │ │ │ mulls r0, r6, r4 │ │ │ │ vrhadd.s8 d18, d12, d1 │ │ │ │ - vmvn.i32 d20, #2048 @ 0x00000800 │ │ │ │ + vmlal.s , d0, d0[2] │ │ │ │ stmdavs r0!, {r0, r1, r2, r3, r5, r9} │ │ │ │ @ instruction: 0xf9a0f199 │ │ │ │ @ instruction: 0xf1682001 │ │ │ │ vrecps.f32 , , │ │ │ │ vsubw.s8 , q0, d20 │ │ │ │ eorscs r0, r5, #1476395010 @ 0x58000002 │ │ │ │ vrhadd.s8 d18, d12, d1 │ │ │ │ - vaddl.s8 q10, d0, d0 │ │ │ │ + vmov.i32 d21, #0 @ 0x00000000 │ │ │ │ ldmdavs fp, {r0, r1, r2, r3, r5} │ │ │ │ stc2 1, cr15, [r4, #476] @ 0x1dc │ │ │ │ @ instruction: 0xf1682001 │ │ │ │ vmax.f32 , , │ │ │ │ vsubw.s8 , q0, d20 │ │ │ │ eorcs r0, r9, #1476395010 @ 0x58000002 │ │ │ │ vrhadd.s8 d18, d12, d1 │ │ │ │ - vaddl.s8 , d16, d4 │ │ │ │ + vshr.s64 d20, d4, #64 │ │ │ │ ldmdavs fp, {r0, r1, r2, r3, r5} │ │ │ │ ldc2l 1, cr15, [r4, #-476]! @ 0xfffffe24 │ │ │ │ @ instruction: 0xf1682001 │ │ │ │ vrecps.f32 , , │ │ │ │ vsubw.s8 , q0, d20 │ │ │ │ eorcs r0, r8, #1476395010 @ 0x58000002 │ │ │ │ vrhadd.s8 d18, d12, d1 │ │ │ │ - vmov.i32 , #8 @ 0x00000008 │ │ │ │ + vmla.i d20, d0, d0[6] │ │ │ │ ldmdavs fp, {r0, r1, r2, r3, r5} │ │ │ │ stc2l 1, cr15, [r4, #-476]! @ 0xfffffe24 │ │ │ │ @ instruction: 0xf1682001 │ │ │ │ vmax.f32 , , │ │ │ │ vsubw.s8 , q0, d20 │ │ │ │ eorcs r0, sl, #1476395010 @ 0x58000002 │ │ │ │ vrhadd.s8 d18, d12, d1 │ │ │ │ - vaddl.s8 , d0, d28 │ │ │ │ + vmvn.i32 d20, #12 @ 0x0000000c │ │ │ │ ldmdavs fp, {r0, r1, r2, r3, r5} │ │ │ │ ldc2l 1, cr15, [r4, #-476] @ 0xfffffe24 │ │ │ │ @ instruction: 0xf1682001 │ │ │ │ @ instruction: 0xf199ffb7 │ │ │ │ svclt 0x0000fb21 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec7779c │ │ │ │ + bl 0xfec7789c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - bmi 0xba4344 │ │ │ │ - blmi 0xbcc830 │ │ │ │ + bmi 0xba4444 │ │ │ │ + blmi 0xbcc930 │ │ │ │ svcmi 0x0070ee1d │ │ │ │ eorls r6, r1, #1179648 @ 0x120000 │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ ldrbtmi r4, [fp], #-1541 @ 0xfffff9fb │ │ │ │ rsbscs r6, ip, #1769472 @ 0x1b0000 │ │ │ │ stmdage r2, {r8, sp} │ │ │ │ @ instruction: 0xf18858e6 │ │ │ │ @@ -278636,15 +278702,15 @@ │ │ │ │ vsubw.s8 , q0, d24 │ │ │ │ @ instruction: 0xf8d62396 │ │ │ │ ldmdavs fp, {r2, r4, r7, r9, lr} │ │ │ │ addcs fp, r0, #4112384 @ 0x3ec000 │ │ │ │ @ instruction: 0xf104a901 │ │ │ │ andls r0, r3, #212 @ 0xd4 │ │ │ │ @ instruction: 0xf6ef9501 │ │ │ │ - andcs lr, r1, #204, 26 @ 0x3300 │ │ │ │ + andcs lr, r1, #76, 26 @ 0x1300 │ │ │ │ movwpl pc, #1284 @ 0x504 @ │ │ │ │ sbcspl pc, r0, r4, asr #17 │ │ │ │ cmppcs r8, #12779520 @ p-variant is OBSOLETE @ 0xc30000 │ │ │ │ ldmdavs sl, {r0, r2, r4, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r1, lsr #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ eorlt sp, r2, r2, lsr #2 │ │ │ │ @@ -278658,20 +278724,20 @@ │ │ │ │ sbcsle r2, r8, r0, lsl #22 │ │ │ │ @ instruction: 0x63a8f64f │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ ldreq r6, [fp], #-2075 @ 0xfffff7e5 │ │ │ │ @ instruction: 0xf506d5d1 │ │ │ │ strtmi r5, [sl], -r8, lsl #2 │ │ │ │ vand d19, d12, d0 │ │ │ │ - vaddl.s8 q10, d16, d12 │ │ │ │ + vshr.s64 d21, d12, #64 │ │ │ │ @ instruction: 0xf049002f │ │ │ │ @ instruction: 0xe7c6fc7b │ │ │ │ - blx 0xff1dccb0 │ │ │ │ + blx 0xff1dcdb0 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - rsbseq pc, pc, lr, lsr #16 │ │ │ │ + rsbseq pc, pc, lr, lsr #14 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0060f8cc │ │ │ │ adclt r4, r2, sp, lsr #26 │ │ │ │ vnmls.f64 d4, d13, d29 │ │ │ │ stmdavs sp!, {r4, r5, r6, r8, r9, sl, fp, lr} │ │ │ │ @@ -278681,26 +278747,26 @@ │ │ │ │ ldrmi r4, [r0], r5, lsl #12 │ │ │ │ rsbscs r2, ip, #0, 2 │ │ │ │ stmiapl r6!, {r1, fp, sp, pc}^ │ │ │ │ stmda ip!, {r3, r7, r8, ip, sp, lr, pc}^ │ │ │ │ msrvc CPSR_f, #82837504 @ 0x4f00000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ addsmi pc, r4, #14024704 @ 0xd60000 │ │ │ │ - bllt 0x9fa708 │ │ │ │ + bllt 0x9fa808 │ │ │ │ addcs fp, r0, #-1342177269 @ 0xb000000b │ │ │ │ @ instruction: 0xf104a901 │ │ │ │ vst4. {d16-d19}, [r3 :64], r4 │ │ │ │ strls r3, [r1, #-832] @ 0xfffffcc0 │ │ │ │ stmdacc r3, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ - stcl 6, cr15, [r4, #-956]! @ 0xfffffc44 │ │ │ │ + stcl 6, cr15, [r4], #956 @ 0x3bc │ │ │ │ @ instruction: 0xf5042201 │ │ │ │ @ instruction: 0xf8c45300 │ │ │ │ @ instruction: 0xf8c350d0 │ │ │ │ - blmi 0x6a9424 │ │ │ │ - blls 0x97a730 │ │ │ │ + blmi 0x6a9524 │ │ │ │ + blls 0x97a830 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xd1230300 │ │ │ │ andcs fp, r0, r2, lsr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -278710,24 +278776,24 @@ │ │ │ │ sbcsle r2, r3, r0, lsl #22 │ │ │ │ @ instruction: 0x63a8f64f │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ ldreq r6, [fp], #-2075 @ 0xfffff7e5 │ │ │ │ @ instruction: 0xf506d5cc │ │ │ │ strtmi r5, [sl], -r8, lsl #2 │ │ │ │ vand d19, d12, d0 │ │ │ │ - vaddl.s8 q10, d16, d12 │ │ │ │ + vshr.s64 d21, d12, #64 │ │ │ │ @ instruction: 0xf049002f │ │ │ │ bfi pc, r3, (invalid: 24:1) @ │ │ │ │ - blx 0x17dcd80 │ │ │ │ + blx 0x17dce80 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - rsbseq pc, pc, ip, ror #14 │ │ │ │ + rsbseq pc, pc, ip, ror #12 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec7792c │ │ │ │ + bl 0xfec77a2c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0xd244d4 │ │ │ │ + blmi 0xd245d4 │ │ │ │ adclt r2, r3, fp, lsl #16 │ │ │ │ andcs fp, r0, #8, 30 │ │ │ │ @ instruction: 0x9321681b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ vmax.f32 d27, d15, d4 │ │ │ │ vrsra.s64 d19, d8, #64 │ │ │ │ mrc 3, 0, r2, cr13, cr6, {4} │ │ │ │ @@ -278737,20 +278803,20 @@ │ │ │ │ rsbscs r2, ip, #12, 2 │ │ │ │ ldrbtmi r4, [fp], #-2853 @ 0xfffff4db │ │ │ │ stmiapl r5!, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ svc 0x00fcf187 │ │ │ │ msrvc CPSR_f, #82837504 @ 0x4f00000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ addsmi pc, r4, #13959168 @ 0xd50000 │ │ │ │ - bllt 0x1fa7e8 │ │ │ │ + bllt 0x1fa8e8 │ │ │ │ stmdbge r1, {r7, r9, sp} │ │ │ │ sbcseq pc, r4, r4, lsl #2 │ │ │ │ andls r2, r3, #46137344 @ 0x2c00000 │ │ │ │ @ instruction: 0xf6ef9501 │ │ │ │ - andcs lr, r1, #248, 24 @ 0xf800 │ │ │ │ + andcs lr, r1, #120, 24 @ 0x7800 │ │ │ │ movwpl pc, #1284 @ 0x504 @ │ │ │ │ sbcspl pc, r0, r4, asr #17 │ │ │ │ cmppcs r8, #12779520 @ p-variant is OBSOLETE @ 0xc30000 │ │ │ │ ldmdavs sl, {r0, r2, r4, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r1, lsr #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ eorlt sp, r3, r2, lsr #2 │ │ │ │ @@ -278764,22 +278830,22 @@ │ │ │ │ sbcsle r2, r7, r0, lsl #22 │ │ │ │ @ instruction: 0x63a8f64f │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ ldreq r6, [fp], #-2075 @ 0xfffff7e5 │ │ │ │ @ instruction: 0xf505d5d0 │ │ │ │ andcs r5, fp, #8, 2 │ │ │ │ vand d19, d12, d0 │ │ │ │ - vaddl.s8 q10, d16, d12 │ │ │ │ + vshr.s64 d21, d12, #64 │ │ │ │ @ instruction: 0xf049002f │ │ │ │ strb pc, [r5, r7, lsr #23] @ │ │ │ │ @ instruction: 0xf9eef199 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - rsbseq pc, pc, r2, lsl #13 │ │ │ │ + rsbseq pc, pc, r2, lsl #11 │ │ │ │ vst3.32 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec77a04 │ │ │ │ + bl 0xfec77b04 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ mcrvs 15, 0, r0, cr5, cr0, {7} │ │ │ │ strmi fp, [r4], -r2, lsl #1 │ │ │ │ ldrmi r4, [pc], -r8, lsl #13 │ │ │ │ ldrdpl pc, [r8], r5 @ │ │ │ │ tstlt r5, sp, lsr #22 │ │ │ │ strls r9, [r0], -r4, lsl #28 │ │ │ │ @@ -278787,30 +278853,30 @@ │ │ │ │ andeq pc, fp, pc, asr #32 │ │ │ │ tstcs r2, ip, lsl #30 │ │ │ │ strbmi r2, [r2], -r1, lsl #2 │ │ │ │ @ instruction: 0xff10f7ff │ │ │ │ orrcc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ strtmi r9, [r0], -r4, lsl #18 │ │ │ │ sbcscc pc, r0, #196, 16 @ 0xc40000 │ │ │ │ - ldc2l 7, cr15, [r0, #308]! @ 0x134 │ │ │ │ + ldc2l 7, cr15, [r0, #-308]! @ 0xfffffecc │ │ │ │ vst3.32 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec77a4c │ │ │ │ + bl 0xfec77b4c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ mcrvs 15, 0, r0, cr5, cr8, {7} │ │ │ │ strmi r4, [pc], -r4, lsl #12 │ │ │ │ @ instruction: 0xf8d5461e │ │ │ │ - blvs 0x1c74b00 │ │ │ │ + blvs 0x1c74c00 │ │ │ │ strmi fp, [r8, r5, lsl #2]! │ │ │ │ andcs r2, r7, r1, lsl #2 │ │ │ │ @ instruction: 0xf7ff463a │ │ │ │ @ instruction: 0xf44ffef3 │ │ │ │ ldrtmi r3, [r1], -r0, lsl #7 │ │ │ │ @ instruction: 0xf8c44620 │ │ │ │ @ instruction: 0xf74d32d0 │ │ │ │ - svclt 0x0000fdd3 │ │ │ │ + svclt 0x0000fd53 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0030f8cc │ │ │ │ strhtlt r4, [fp], sl │ │ │ │ vmov.s16 r4, d29[0] │ │ │ │ stmdavs r4!, {r4, r5, r6, r8, r9, sl, fp, pc} │ │ │ │ @@ -278825,69 +278891,69 @@ │ │ │ │ svc 0x0052f187 │ │ │ │ orrscc pc, r8, #-268435452 @ 0xf0000004 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ strbcc pc, [r4, #-2259] @ 0xfffff72d @ │ │ │ │ @ instruction: 0xf00042a3 │ │ │ │ stmiavs fp!, {r0, r1, r2, r6, r8, pc} │ │ │ │ vstrle d2, [ip, #-0] │ │ │ │ - bcs 0x2e8564 │ │ │ │ + bcs 0x2e8664 │ │ │ │ ldm pc, {r0, r3, fp, ip, lr, pc}^ @ │ │ │ │ rsceq pc, r3, r2, lsl r0 @ │ │ │ │ andeq r0, r8, r3, ror #1 │ │ │ │ rsceq r0, r3, r6, ror #1 │ │ │ │ andeq r0, r8, r8 │ │ │ │ cdpne 0, 6, cr0, cr2, cr15, {5} │ │ │ │ vpmin.s8 d2, d0, d31 │ │ │ │ andcs r8, r0, #144 @ 0x90 │ │ │ │ ldrmi r9, [r3], r4, lsl #4 │ │ │ │ stmibvs r0!, {r1, r2, r3, r6, r9, ip, sp, lr, pc}^ │ │ │ │ ldmibeq r5, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ andcs pc, r4, r9, lsl r8 @ │ │ │ │ - bcc 0x185118 │ │ │ │ - bcs 0x1105120 │ │ │ │ + bcc 0x185218 │ │ │ │ + bcs 0x1105220 │ │ │ │ addhi pc, r1, r0, lsl #4 │ │ │ │ eorvc pc, r8, #82837504 @ 0x4f00000 │ │ │ │ addscs pc, r6, #192, 4 │ │ │ │ - bcs 0x13a96c │ │ │ │ + bcs 0x13aa6c │ │ │ │ cmpphi r3, r0, asr #32 @ p-variant is OBSOLETE │ │ │ │ stccs 8, cr6, [r0], {44} @ 0x2c │ │ │ │ mcrrcs 13, 0, sp, r0, cr3 │ │ │ │ @ instruction: 0xf819dc1c │ │ │ │ tstcs r0, r4 │ │ │ │ stmdage fp, {r2, r4, r5, r6, r9, sp} │ │ │ │ strls r9, [r8], #-773 @ 0xfffffcfb │ │ │ │ @ instruction: 0xf1879109 │ │ │ │ - blls 0x29c588 │ │ │ │ + blls 0x29c688 │ │ │ │ addeq pc, r0, #51 @ 0x33 │ │ │ │ ldcne 0, cr13, [r9, #124] @ 0x7c │ │ │ │ stmiavs sl!, {r0, r2, r3, r4, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf0002c11 │ │ │ │ ldccs 1, cr8, [sp], {91} @ 0x5b │ │ │ │ cmpphi r4, r0, asr #32 @ p-variant is OBSOLETE │ │ │ │ stmdbvs sl!, {r0, r1, r3, r9, ip, pc} │ │ │ │ vst1.8 {d25-d28}, [pc], ip │ │ │ │ ands r3, r5, r0, lsl #4 │ │ │ │ - blvc 0xfe19bfec │ │ │ │ + blvc 0xfe19c0ec │ │ │ │ tstcs r0, r4, ror r2 │ │ │ │ movwls sl, #22539 @ 0x580b │ │ │ │ - blvc 0x35bfb0 │ │ │ │ + blvc 0x35c0b0 │ │ │ │ cdp 1, 15, cr15, cr2, cr7, {4} │ │ │ │ @ instruction: 0xf0339b05 │ │ │ │ andle r0, r2, r0, lsl #5 │ │ │ │ @ instruction: 0xf0401d9a │ │ │ │ stmiavs sl!, {r0, r2, r3, r5, r8, pc}^ │ │ │ │ stmdbvs sl!, {r0, r1, r3, r9, ip, pc} │ │ │ │ andcs r9, r0, #12, 4 @ 0xc0000000 │ │ │ │ strcs fp, [r4], #667 @ 0x29b │ │ │ │ movwls r4, #41747 @ 0xa313 │ │ │ │ addcs r9, r0, #3072 @ 0xc00 │ │ │ │ - blx 0x24adca │ │ │ │ + blx 0x24aeca │ │ │ │ @ instruction: 0xf504a403 │ │ │ │ @ instruction: 0xf6ef70ac │ │ │ │ - blls 0x1db94c │ │ │ │ + blls 0x1db84c │ │ │ │ cmppcc r4, r4, asr #17 @ p-variant is OBSOLETE │ │ │ │ movwpl pc, #1290 @ 0x50a @ │ │ │ │ @ instruction: 0xf8c32201 │ │ │ │ @ instruction: 0xf1bb2358 │ │ │ │ @ instruction: 0xf0400f00 │ │ │ │ ldclvs 1, cr8, [r1, #248]! @ 0xf8 │ │ │ │ tstpcs r0, #-268435452 @ p-variant is OBSOLETE @ 0xf0000004 │ │ │ │ @@ -278905,16 +278971,16 @@ │ │ │ │ @ instruction: 0xf16766f3 │ │ │ │ smlabtcs r7, r3, pc, pc @ │ │ │ │ rsbeq pc, r8, r6, lsl #2 │ │ │ │ @ instruction: 0xffbef167 │ │ │ │ ldrbtmi r4, [fp], #-2909 @ 0xfffff4a3 │ │ │ │ @ instruction: 0xf858681b │ │ │ │ @ instruction: 0xf6f10003 │ │ │ │ - blmi 0x175f3b8 │ │ │ │ - blls 0xb7aa88 │ │ │ │ + blmi 0x175f2b8 │ │ │ │ + blls 0xb7ab88 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xf0400300 │ │ │ │ eorlt r8, fp, ip, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @@ -278928,118 +278994,118 @@ │ │ │ │ vrsra.u64 d18, d6, #63 │ │ │ │ strbmi r2, [r1], -r0, asr #17 │ │ │ │ ldclvs 8, cr6, [r3, #104]! @ 0x68 │ │ │ │ movwls r4, #25236 @ 0x6294 │ │ │ │ svclt 0x008c4692 │ │ │ │ movwcs r2, #4864 @ 0x1300 │ │ │ │ @ instruction: 0xf7569302 │ │ │ │ - blls 0x1dfdfc │ │ │ │ - b 0x5f2480 │ │ │ │ + blls 0x1dfcfc │ │ │ │ + b 0x5f2580 │ │ │ │ @ instruction: 0xf0000f08 │ │ │ │ stmiavs fp!, {r0, r1, r7, pc} │ │ │ │ suble r2, r1, r2, lsl #22 │ │ │ │ svclt 0x00082802 │ │ │ │ subsle r3, r8, r8, ror #12 │ │ │ │ movpl pc, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ strbtcc r9, [r8], -r6, lsl #16 │ │ │ │ - bne 0xff13ab0c │ │ │ │ - blx 0xff7de742 │ │ │ │ + bne 0xff13ac0c │ │ │ │ + blx 0x17de842 │ │ │ │ cmple r9, r0, lsl #16 │ │ │ │ @ instruction: 0xf7fe4628 │ │ │ │ ldmibvs r1!, {r0, r1, r2, r3, r4, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ ldclvs 8, cr10, [r3, #28]! │ │ │ │ vsubw.u8 , , d7 │ │ │ │ @ instruction: 0xf75621c0 │ │ │ │ - @ instruction: 0xf646fcbd │ │ │ │ + @ instruction: 0xf646fc3d │ │ │ │ vsubw.s8 , q8, d16 │ │ │ │ pkhbtmi r2, r1, r6, lsl #7 │ │ │ │ ldmdavs fp, {r0, r1, r2, fp, ip, pc} │ │ │ │ @ instruction: 0xf7271ac0 │ │ │ │ - strmi pc, [r3], r3, asr #23 │ │ │ │ + strmi pc, [r3], r3, asr #22 │ │ │ │ rscle r2, r7, r0, lsl #16 │ │ │ │ - blcs 0x17ad88 │ │ │ │ - bls 0x310750 │ │ │ │ + blcs 0x17ae88 │ │ │ │ + bls 0x310850 │ │ │ │ @ instruction: 0xf47f9204 │ │ │ │ vmax.f32 d26, d14, d13 │ │ │ │ vbic.i32 d19, #3072 @ 0x00000c00 │ │ │ │ stmiavs ip!, {r1, r2, r4, r7, r8, r9, sp}^ │ │ │ │ msreq SPSR_f, r6, lsl #2 │ │ │ │ andcs r2, r2, r0, lsl #4 │ │ │ │ - bne 0xffa3ab68 │ │ │ │ + bne 0xffa3ac68 │ │ │ │ cdp2 1, 10, cr15, cr14, cr7, {3} │ │ │ │ strbmi r9, [sl], -r7, lsl #22 │ │ │ │ ldrtmi r4, [r8], -r1, lsr #12 │ │ │ │ mrc2 7, 4, pc, cr12, cr15, {7} │ │ │ │ - bls 0x2ae4b0 │ │ │ │ + bls 0x2ae5b0 │ │ │ │ ldrtmi r4, [r1], -r3, lsr #12 │ │ │ │ @ instruction: 0xf7564638 │ │ │ │ - stmdacs r0, {r0, r1, r3, r4, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r3, r4, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ svcge 0x007df47f │ │ │ │ svceq 0x0002f1b9 │ │ │ │ @ instruction: 0xf646d00a │ │ │ │ vsubw.s8 , q8, d16 │ │ │ │ stmdals r6, {r1, r2, r4, r7, r8, r9, sp} │ │ │ │ - bne 0xff13aba0 │ │ │ │ - blx 0xfe55e7d6 │ │ │ │ + bne 0xff13aca0 │ │ │ │ + blx 0x55e8d6 │ │ │ │ adcsle r2, r5, r0, lsl #16 │ │ │ │ - blcs 0x1badec │ │ │ │ + blcs 0x1baeec │ │ │ │ @ instruction: 0xf04fd05b │ │ │ │ ldrtmi r0, [r1], -r1, lsl #16 │ │ │ │ andcs r2, r2, r0, lsl #4 │ │ │ │ cdp2 1, 8, cr15, cr6, cr7, {3} │ │ │ │ strbmi r9, [r3], -r6, lsl #26 │ │ │ │ strtmi r4, [r1], -sl, asr #12 │ │ │ │ strls r4, [r0, #-1592] @ 0xfffff9c8 │ │ │ │ mcr2 7, 2, pc, cr14, cr15, {7} @ │ │ │ │ movwpl pc, #1290 @ 0x50a @ │ │ │ │ ldrtmi r2, [r8], -r1, lsl #4 │ │ │ │ cmppcs r8, #12779520 @ p-variant is OBSOLETE @ 0xc30000 │ │ │ │ - @ instruction: 0xf9bcf6f1 │ │ │ │ + @ instruction: 0xf93cf6f1 │ │ │ │ svclt 0x0000e753 │ │ │ │ andeq r0, r0, r1, asr #32 │ │ │ │ andeq r0, r0, r0 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - rsbseq pc, pc, r0, asr #10 │ │ │ │ - ldrsbteq pc, [pc], #-54 @ │ │ │ │ + rsbseq pc, pc, r0, asr #8 │ │ │ │ + ldrsbteq pc, [pc], #-38 @ │ │ │ │ andle r2, sl, r2, lsl #16 │ │ │ │ movpl pc, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ ldmdavs fp, {r1, r2, fp, ip, pc} │ │ │ │ @ instruction: 0xf7271ac0 │ │ │ │ - stmdacs r0, {r0, r2, r3, r4, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r2, r3, r4, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ strbtcc sp, [r8], -r2, lsl #1 │ │ │ │ stmiale ip, {r2, r4, r6, r8, sl, lr}^ │ │ │ │ ldrbvs lr, [r3, #1992]! @ 0x7c8 │ │ │ │ @ instruction: 0xf64fe720 │ │ │ │ vmlal.s q9, d16, d0[1] │ │ │ │ ldmdahi r2, {r1, r2, r4, r7, r9, sp} │ │ │ │ @ instruction: 0xf43f2a00 │ │ │ │ @ instruction: 0xf64faeb5 │ │ │ │ vsubl.s8 q11, d16, d24 │ │ │ │ ldmdavs r2, {r1, r2, r4, r7, r9, sp} │ │ │ │ @ instruction: 0xf57f0410 │ │ │ │ @ instruction: 0xf507aead │ │ │ │ - blls 0x1b4ff4 │ │ │ │ + blls 0x1b50f4 │ │ │ │ tstcc r0, r2, lsr #12 │ │ │ │ - adcsmi pc, r0, ip, asr #4 │ │ │ │ + sbcpl pc, r0, ip, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf9acf049 │ │ │ │ ldr r6, [pc], fp, lsr #17 │ │ │ │ andls r6, fp, #15335424 @ 0xea0000 │ │ │ │ andls r6, ip, #688128 @ 0xa8000 │ │ │ │ andls r6, sp, #1736704 @ 0x1a8000 │ │ │ │ adccs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ strtmi lr, [r0], -lr, asr #13 │ │ │ │ - stc2l 7, cr15, [lr], #344 @ 0x158 │ │ │ │ + stc2l 7, cr15, [lr], #-344 @ 0xfffffea8 │ │ │ │ svclt 0x00480703 │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ movwcs sp, #5277 @ 0x149d │ │ │ │ ldr r6, [r8, fp, lsr #1] │ │ │ │ - blcs 0x185440 │ │ │ │ + blcs 0x185540 │ │ │ │ andls r6, ip, #688128 @ 0xa8000 │ │ │ │ andle r6, sl, sl, ror #18 │ │ │ │ cmnpeq pc, r2, lsl r0 @ p-variant is OBSOLETE @ │ │ │ │ stmdbcs r0, {r2, ip, lr, pc}^ │ │ │ │ smlalbtcs fp, r1, ip, pc @ │ │ │ │ andne pc, r1, r9, lsl r8 @ │ │ │ │ rsbseq pc, pc, #34 @ 0x22 │ │ │ │ @@ -279048,30 +279114,30 @@ │ │ │ │ andls r6, pc, #3833856 @ 0x3a8000 │ │ │ │ addcs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf198e6aa │ │ │ │ @ instruction: 0xf44fffc5 │ │ │ │ stmdbls r4, {r7, r8, r9, ip, sp} │ │ │ │ @ instruction: 0xf8c74638 │ │ │ │ @ instruction: 0xf74d32d0 │ │ │ │ - svclt 0x0000fbe7 │ │ │ │ + svclt 0x0000fb67 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec77e60 │ │ │ │ + bl 0xfec77f60 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r6], -r8, ror #31 │ │ │ │ eorvc pc, r8, #82837504 @ 0x4f00000 │ │ │ │ addscs pc, r6, #192, 4 │ │ │ │ @ instruction: 0xf5a0460d │ │ │ │ addlt r5, r2, r8, lsl #2 │ │ │ │ @ instruction: 0xf8d16812 │ │ │ │ ldmiblt r2, {r2, r7, r9, lr}^ │ │ │ │ addcs r8, r0, #409600 @ 0x64000 │ │ │ │ sbcseq pc, r4, r4, lsl #2 │ │ │ │ tstmi r6, r1, asr #20 │ │ │ │ @ instruction: 0x46196099 │ │ │ │ - b 0x1e5e850 │ │ │ │ + ldmib r4!, {r0, r1, r2, r3, r5, r6, r7, r9, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf5042201 │ │ │ │ @ instruction: 0xf8c45300 │ │ │ │ @ instruction: 0xf8c350d0 │ │ │ │ andlt r2, r2, r8, asr r3 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -279081,31 +279147,31 @@ │ │ │ │ ldmdahi r2, {r1, r2, r4, r7, r9, sp} │ │ │ │ sbcsle r2, sp, r0, lsl #20 │ │ │ │ adcvs pc, r8, #82837504 @ 0x4f00000 │ │ │ │ addscs pc, r6, #192, 4 │ │ │ │ ldreq r6, [r2], #-2066 @ 0xfffff7ee │ │ │ │ @ instruction: 0x4601d5d6 │ │ │ │ vmax.s8 d20, d12, d26 │ │ │ │ - vaddl.s8 q10, d16, d12 │ │ │ │ + vshr.s64 d21, d12, #64 │ │ │ │ movwls r0, #4143 @ 0x102f │ │ │ │ @ instruction: 0xf92cf049 │ │ │ │ strb r9, [fp, r1, lsl #22] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec77ef0 │ │ │ │ + bl 0xfec77ff0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ ldrmi r2, [r6], -r0, lsl #6 │ │ │ │ strmi r4, [r5], -lr, lsr #20 │ │ │ │ stmib sp, {r2, r3, r9, sl, lr}^ │ │ │ │ movwls r3, #8960 @ 0x2300 │ │ │ │ andls r6, r3, #1179648 @ 0x120000 │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ ldmdblt r0!, {r0, r3, r5, r8, r9, fp, ip, sp, pc}^ │ │ │ │ - blmi 0xb28d18 │ │ │ │ - blls 0x1fad84 │ │ │ │ + blmi 0xb28e18 │ │ │ │ + blls 0x1fae84 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SPSR_und │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x460fbdf0 │ │ │ │ strtmi r2, [r9], -r1, lsl #6 │ │ │ │ @@ -279117,36 +279183,36 @@ │ │ │ │ stccs 1, cr13, [r0], {227} @ 0xe3 │ │ │ │ strbtmi sp, [fp], -r0, ror #1 │ │ │ │ eorsvs ip, r8, r7, lsl #22 │ │ │ │ adcsvs r6, sl, r9, ror r0 │ │ │ │ andcs lr, ip, #57147392 @ 0x3680000 │ │ │ │ @ instruction: 0xf01a2003 │ │ │ │ @ instruction: 0x4607fdbf │ │ │ │ - blmi 0x64d96c │ │ │ │ + blmi 0x64da6c │ │ │ │ svccs 0x0070ee1d │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf8d358d3 │ │ │ │ @ instruction: 0xf5033294 │ │ │ │ @ instruction: 0xf8d35300 │ │ │ │ @ instruction: 0xf8d32364 │ │ │ │ movwcs r1, #9052 @ 0x235c │ │ │ │ @ instruction: 0xb12a9100 │ │ │ │ - bne 0x17fbb5c │ │ │ │ + bne 0x17fbc5c │ │ │ │ svclt 0x0094429a │ │ │ │ movwcs r2, #4864 @ 0x1300 │ │ │ │ andcc lr, r1, #3358720 @ 0x334000 │ │ │ │ bicle r2, r9, r0, lsl #26 │ │ │ │ - blgt 0x2f2750 │ │ │ │ + blgt 0x2f2850 │ │ │ │ rsbsvs r6, r9, r8, lsr r0 │ │ │ │ @ instruction: 0xe7b360ba │ │ │ │ andeq pc, sp, pc, rrx │ │ │ │ @ instruction: 0xf198e7b1 │ │ │ │ svclt 0x0000ff0d │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - rsbseq pc, pc, r4, ror r0 @ │ │ │ │ + rsbseq lr, pc, r4, ror pc @ │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0050f8cc │ │ │ │ strvc pc, [r8, -pc, asr #12]! │ │ │ │ ldrcs pc, [r6, r0, asr #5] │ │ │ │ adclt r4, r5, r0, lsl #23 │ │ │ │ @@ -279158,15 +279224,15 @@ │ │ │ │ @ instruction: 0xf10880b6 │ │ │ │ @ instruction: 0xf1b939ff │ │ │ │ vrecps.f32 d0, d0, d31 │ │ │ │ teqlt r5, r4, ror #1 │ │ │ │ svceq 0x0013f1b8 │ │ │ │ @ instruction: 0xf1b8bf18 │ │ │ │ @ instruction: 0xf0000f09 │ │ │ │ - blmi 0x1e41180 │ │ │ │ + blmi 0x1e41280 │ │ │ │ svccs 0x0070ee1d │ │ │ │ strbtmi r2, [r8], -r0, lsl #2 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ addcs r5, r0, #13828096 @ 0xd30000 │ │ │ │ addsmi pc, r4, #13828096 @ 0xd30000 │ │ │ │ ldc 1, cr15, [lr], {135} @ 0x87 │ │ │ │ @ instruction: 0xf1674668 │ │ │ │ @@ -279180,15 +279246,15 @@ │ │ │ │ andne lr, r0, r3, asr #16 │ │ │ │ mvnsle r2, r0, lsl #16 │ │ │ │ svchi 0x005bf3bf │ │ │ │ @ instruction: 0xf0402a00 │ │ │ │ strhlt r8, [lr, r9] │ │ │ │ vqsub.s8 d18, d15, d4 │ │ │ │ vrsra.s64 d19, d8, #64 │ │ │ │ - blx 0x1a9cc2 │ │ │ │ + blx 0x1a9dc2 │ │ │ │ @ instruction: 0xf1033309 │ │ │ │ mrrcvs 0, 5, r0, r9, cr0 │ │ │ │ ldcvs 0, cr6, [r9], {49} @ 0x31 │ │ │ │ ldclvs 0, cr6, [fp], {113} @ 0x71 │ │ │ │ stmdagt r3, {r0, r1, r4, r5, r7, sp, lr} │ │ │ │ smlabteq r3, r6, r9, lr │ │ │ │ tstcs r4, #1073741881 @ 0x40000039 │ │ │ │ @@ -279197,93 +279263,93 @@ │ │ │ │ ldmdavs pc!, {r1, r3, r5, fp, sp, lr} @ │ │ │ │ movwmi pc, #39683 @ 0x9b03 @ │ │ │ │ andvs pc, r8, r4, lsl r8 @ │ │ │ │ stmdavs r8!, {r1, r3, r4, r6, sl, sp, lr}^ │ │ │ │ stmiavs r8!, {r3, r4, r7, sl, sp, lr} │ │ │ │ ldmib r5, {r3, r4, r6, r7, sl, sp, lr}^ │ │ │ │ stmib r3, {r0, r1, r8}^ │ │ │ │ - bllt 0x10e12fc │ │ │ │ + bllt 0x10e13fc │ │ │ │ ldc2l 1, cr15, [lr, #412] @ 0x19c │ │ │ │ - blle 0x631974 │ │ │ │ + blle 0x631a74 │ │ │ │ @ instruction: 0xf0131ff3 │ │ │ │ teqle r6, fp @ │ │ │ │ - blmi 0x12e8ec0 │ │ │ │ - blls 0x9faf2c │ │ │ │ + blmi 0x12e8fc0 │ │ │ │ + blls 0x9fb02c │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xf0400300 │ │ │ │ eorlt r8, r5, r4, lsl #1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0xf64f83f0 │ │ │ │ vsubw.s8 q11, q8, d24 │ │ │ │ ldmdavs fp, {r1, r2, r4, r7, r8, r9, sp} │ │ │ │ strble r0, [r7, #1370]! @ 0x55a │ │ │ │ vmax.s8 q10, q6, │ │ │ │ - vmla.i d21, d0, d0[3] │ │ │ │ + vmov.i32 q11, #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf049002f │ │ │ │ ldrb pc, [pc, r1, lsr #16] @ │ │ │ │ bicscs pc, r2, #82837504 @ 0x4f00000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ - blcs 0x142f74 │ │ │ │ + blcs 0x143074 │ │ │ │ @ instruction: 0xf64fd0d0 │ │ │ │ vsubw.s8 q11, q8, d24 │ │ │ │ ldmdavs fp, {r1, r2, r4, r7, r8, r9, sp} │ │ │ │ strble r0, [r9, #1049] @ 0x419 │ │ │ │ ldrtmi r2, [r1], -r0, asr #4 │ │ │ │ - andspl pc, r8, ip, asr #4 │ │ │ │ + eorvs pc, r8, ip, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf80af049 │ │ │ │ addcs lr, ip, #192, 14 @ 0x3000000 │ │ │ │ strbtmi r2, [r8], -r0, lsl #2 │ │ │ │ ldc 1, cr15, [r8], {135} @ 0x87 │ │ │ │ @ instruction: 0xf167a801 │ │ │ │ tstpcs r4, #60160 @ p-variant is OBSOLETE @ 0xeb00 │ │ │ │ eorls r2, r1, #4, 4 @ 0x40000000 │ │ │ │ strmi pc, [r9], #-2819 @ 0xfffff4fd │ │ │ │ - blcs 0x17c0d4 │ │ │ │ - bllt 0x2014ff0 │ │ │ │ + blcs 0x17c1d4 │ │ │ │ + bllt 0x20150f0 │ │ │ │ svceq 0x0008f1b8 │ │ │ │ @ instruction: 0xf1b8dc1e │ │ │ │ ldcle 15, cr0, [lr], {2} │ │ │ │ movwls r2, #768 @ 0x300 │ │ │ │ @ instruction: 0xf64fe020 │ │ │ │ vrsra.s64 q9, q2, #64 │ │ │ │ ldmdahi fp, {r1, r2, r4, r7, r8, r9, sp} │ │ │ │ @ instruction: 0xf43f2b00 │ │ │ │ @ instruction: 0xf64faf42 │ │ │ │ vsubw.s8 q11, q8, d24 │ │ │ │ ldmdavs fp, {r1, r2, r4, r7, r8, r9, sp} │ │ │ │ @ instruction: 0xf57f0418 │ │ │ │ subcs sl, r0, #58, 30 @ 0xe8 │ │ │ │ vmax.s8 q10, q6, │ │ │ │ - vmla.i d20, d16, d0[4] │ │ │ │ + vshr.s64 , q8, #64 │ │ │ │ @ instruction: 0xf048002f │ │ │ │ @ instruction: 0xe730ffd7 │ │ │ │ svceq 0x000bf1b8 │ │ │ │ @ instruction: 0xf640d1e0 │ │ │ │ - vbic.i32 q8, #3328 @ 0x00000d00 │ │ │ │ + vbic.i32 , #3328 @ 0x00000d00 │ │ │ │ movwls r0, #786 @ 0x312 │ │ │ │ strbtmi r2, [r9], -r0, lsl #4 │ │ │ │ @ instruction: 0xf1674630 │ │ │ │ str pc, [r8, r1, lsl #23] │ │ │ │ @ instruction: 0xf6406ca2 │ │ │ │ - vbic.i32 q8, #3328 @ 0x00000d00 │ │ │ │ + vbic.i32 , #3328 @ 0x00000d00 │ │ │ │ movwls r0, #786 @ 0x312 │ │ │ │ svclt 0x004200d3 │ │ │ │ vsubw.s8 q9, , d4 │ │ │ │ @ instruction: 0x93210300 │ │ │ │ @ instruction: 0xf06fe7ec │ │ │ │ @ instruction: 0xe7780015 │ │ │ │ rsbsmi pc, lr, pc, asr #8 │ │ │ │ rscsvc pc, pc, pc, asr #13 │ │ │ │ @ instruction: 0xf198e773 │ │ │ │ svclt 0x0000fdfb │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - rsbseq lr, pc, ip, asr #31 │ │ │ │ + rsbseq lr, pc, ip, asr #29 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0048f8cc │ │ │ │ @ instruction: 0xf5a0b0a5 │ │ │ │ addcs r5, r0, #8, 6 @ 0x20000000 │ │ │ │ @ instruction: 0xf04f2100 │ │ │ │ @@ -279293,24 +279359,24 @@ │ │ │ │ andls r6, r0, r4, lsl #5 │ │ │ │ @ instruction: 0xf506484b │ │ │ │ @ instruction: 0xf5065a0d │ │ │ │ @ instruction: 0xf5065709 │ │ │ │ stmdavs r0, {r8, r9, fp, ip, lr} │ │ │ │ @ instruction: 0xf04f9023 │ │ │ │ stmdage r3, {} @ │ │ │ │ - beq 0x75d454 │ │ │ │ + beq 0x75d554 │ │ │ │ @ instruction: 0xf1873714 │ │ │ │ @ instruction: 0xf8daeb9a │ │ │ │ - bcs 0x129038 │ │ │ │ + bcs 0x129138 │ │ │ │ stmdage r3, {r1, r5, r6, ip, lr, pc} │ │ │ │ stc2l 1, cr15, [r8], #-412 @ 0xfffffe64 │ │ │ │ stmdbge r3, {r9, sp} │ │ │ │ @ instruction: 0xf1672002 │ │ │ │ @ instruction: 0xf8d6fc09 │ │ │ │ - bllt 0xc31390 │ │ │ │ + bllt 0xc31490 │ │ │ │ strcs r4, [r1], #-1589 @ 0xfffff9cb │ │ │ │ strcc lr, [r1], #-3 │ │ │ │ mcrrcs 5, 8, r3, r1, cr4 │ │ │ │ @ instruction: 0xf8dbd035 │ │ │ │ @ instruction: 0xf5062354 │ │ │ │ andscc r5, r4, fp │ │ │ │ ldrtmi fp, [r8], -r2, lsl #18 │ │ │ │ @@ -279327,32 +279393,32 @@ │ │ │ │ ldrsbmi pc, [r0], #134 @ 0x86 @ │ │ │ │ sbcsle r2, r9, r0, lsl #24 │ │ │ │ andne pc, r4, r8, lsl r8 @ │ │ │ │ tstls r1, r8, lsr r6 │ │ │ │ @ instruction: 0xf1671e65 │ │ │ │ stmdbls r1, {r0, r2, r4, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ teqle fp, r0, lsl #16 │ │ │ │ - blx 0x1a9906 │ │ │ │ + blx 0x1a9a06 │ │ │ │ mrrcvs 2, 0, r8, r2, cr5 │ │ │ │ eorsle r2, r5, r1, lsl #20 │ │ │ │ @ instruction: 0xf1069800 │ │ │ │ @ instruction: 0x462102d0 │ │ │ │ - blx 0x5f0c2 │ │ │ │ + blx 0x5f1c2 │ │ │ │ @ instruction: 0xf8cae7c2 │ │ │ │ addcs r9, r0, #0 │ │ │ │ tstpvc r5, fp, lsl #10 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf8cba803 │ │ │ │ - @ instruction: 0xf6ef9354 │ │ │ │ - tstcs fp, r0, asr r8 │ │ │ │ + @ instruction: 0xf6ee9354 │ │ │ │ + ldrdcs lr, [fp, -r0] │ │ │ │ @ instruction: 0xf167a803 │ │ │ │ tstpcs r7, r1, asr ip @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf167a803 │ │ │ │ andcs pc, r0, #19712 @ 0x4d00 │ │ │ │ andcs sl, r2, r3, lsl #18 │ │ │ │ - blx 0xfeddd696 │ │ │ │ + blx 0xfeddd796 │ │ │ │ ldrdcs pc, [r0], -sl │ │ │ │ orrsle r2, ip, r0, lsl #20 │ │ │ │ @ instruction: 0xf8cb4b0f │ │ │ │ ldmdavs sl, {r2, r4, r6, r8, r9, sp} │ │ │ │ subsmi r9, sl, r3, lsr #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ eorlt sp, r5, r3, lsl r1 │ │ │ │ @@ -279365,353 +279431,353 @@ │ │ │ │ andscs pc, r4, #11520 @ 0x2d00 │ │ │ │ strhi pc, [r5, #-2818] @ 0xfffff4fe │ │ │ │ subls pc, r4, r5, asr #17 │ │ │ │ @ instruction: 0xf198e7c0 │ │ │ │ svclt 0x0000fd49 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec7834c │ │ │ │ + bl 0xfec7844c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x8250d4 │ │ │ │ - bcs 0x34d36c │ │ │ │ + blmi 0x8251d4 │ │ │ │ + bcs 0x34d46c │ │ │ │ movwls r6, #14363 @ 0x381b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - blmi 0x795604 │ │ │ │ + blmi 0x795704 │ │ │ │ cdp 6, 1, cr4, cr13, cr5, {0} │ │ │ │ ldrbtmi r0, [fp], #-3952 @ 0xfffff090 │ │ │ │ stmiapl r0, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ @ instruction: 0xf8d02301 │ │ │ │ @ instruction: 0x46184294 │ │ │ │ - blx 0xfee5d1e6 │ │ │ │ + blx 0xfee5d2e6 │ │ │ │ @ instruction: 0xf504b1e8 │ │ │ │ stmdavs r3, {r0, r1, r3, sl, ip, lr}^ │ │ │ │ stmdavs r2, {r2, r4, sl, ip, sp} │ │ │ │ strtmi sl, [r0], -r1, lsl #18 │ │ │ │ movwls r9, #8705 @ 0x2201 │ │ │ │ - blx 0x195f18e │ │ │ │ + blx 0x195f28e │ │ │ │ eorvs r2, ip, r0 │ │ │ │ ldmdavs sl, {r1, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r3, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r5, ip, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ andseq pc, r5, pc, rrx │ │ │ │ @ instruction: 0xf06fe7ee │ │ │ │ strb r0, [fp, sp]! │ │ │ │ stc2 1, cr15, [r6, #-608] @ 0xfffffda0 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - rsbseq lr, pc, sl, ror ip @ │ │ │ │ + rsbseq lr, pc, sl, ror fp @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec783d4 │ │ │ │ + bl 0xfec784d4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460c0ff0 │ │ │ │ addlt r6, r2, r1, asr #16 │ │ │ │ ldmdblt r9, {r0, r1, r9, sl, lr} │ │ │ │ ldmvs r9, {r0, r2, r5, sp, lr, pc}^ │ │ │ │ tstlt r1, #8, 6 @ 0x20000000 │ │ │ │ adcmi r6, r0, #24, 16 @ 0x180000 │ │ │ │ vand , q9, │ │ │ │ - vmla.i d19, d0, d0[1] │ │ │ │ + vmov.i32 q10, #4 @ 0x00000004 │ │ │ │ stmib sp, {r0, r1, r4, r5}^ │ │ │ │ @ instruction: 0xf0483200 │ │ │ │ - blls 0x160c78 │ │ │ │ + blls 0x160d78 │ │ │ │ ldmdavs fp, {r0, r9, fp, ip, pc}^ │ │ │ │ vand d27, d28, d11 │ │ │ │ - vsubw.s8 q11, q8, d24 │ │ │ │ + vrsra.s64 d23, d24, #64 │ │ │ │ vcgt.s8 d16, d15, d31 │ │ │ │ - vaddw.s8 q8, q8, d8 │ │ │ │ - bcs 0x1216dc │ │ │ │ + vsra.s64 d17, d8, #64 │ │ │ │ + bcs 0x1217dc │ │ │ │ ldrmi fp, [r9], -r8, lsl #30 │ │ │ │ - subcc pc, r4, r2, asr #4 │ │ │ │ + subsmi pc, r4, r2, asr #4 │ │ │ │ eorseq pc, r3, r0, asr #5 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf0484010 │ │ │ │ strtmi fp, [r1], -r5, lsl #29 │ │ │ │ - rsbspl pc, r4, ip, asr #4 │ │ │ │ + addvs pc, r4, ip, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf0489200 │ │ │ │ - bls 0x160c38 │ │ │ │ + bls 0x160d38 │ │ │ │ svclt 0x0000e7e1 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ stmvs r2, {r0, r4, r7, r9, sl, lr} │ │ │ │ - bcs 0x132a94 │ │ │ │ + bcs 0x132b94 │ │ │ │ vqadd.s8 , , q0 │ │ │ │ - vaddw.s8 q8, q8, d8 │ │ │ │ + vsra.s64 d17, d8, #64 │ │ │ │ @ instruction: 0xf64c0130 │ │ │ │ - vabdl.s8 , d16, d20 │ │ │ │ + vqshl.s64 d20, d20, #0 │ │ │ │ @ instruction: 0xf100072f │ │ │ │ strcs r0, [r0], -ip, lsl #8 │ │ │ │ stmiavs r2!, {r1, sp, lr, pc} │ │ │ │ @ instruction: 0xb1b2340c │ │ │ │ stccc 8, cr15, [r8], {84} @ 0x54 │ │ │ │ stceq 8, cr15, [ip], {84} @ 0x54 │ │ │ │ addmi r4, r3, #43 @ 0x2b │ │ │ │ vand , q15, │ │ │ │ - vmla.i d17, d0, d0[0] │ │ │ │ + vmov.i32 q9, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf0480033 │ │ │ │ stmiavs r2!, {r0, r4, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ stccc 8, cr15, [r8], {84} @ 0x54 │ │ │ │ ldrtmi r3, [r9], -r1, lsl #12 │ │ │ │ - b 0xa6e2d8 │ │ │ │ - bcs 0x1226b8 │ │ │ │ + b 0xa6e3d8 │ │ │ │ + bcs 0x1227b8 │ │ │ │ addsmi sp, r6, #232, 2 @ 0x3a │ │ │ │ @ instruction: 0xb1a5dd28 │ │ │ │ - adcvs pc, r8, #76, 4 @ 0xc0000004 │ │ │ │ + adcsvc pc, r8, #76, 4 @ 0xc0000004 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - orreq pc, r8, #-268435452 @ 0xf0000004 │ │ │ │ + orrsne pc, r8, #-268435452 @ 0xf0000004 │ │ │ │ teqpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ svceq 0x0000f1b9 │ │ │ │ ldrmi fp, [r3], -r8, lsl #30 │ │ │ │ - rsbspl pc, r8, ip, asr #4 │ │ │ │ + addvs pc, r8, ip, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ pop {r1, r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf04847f0 │ │ │ │ vceq.f32 d27, d12, d31 │ │ │ │ - vsubw.s8 q11, q8, d24 │ │ │ │ + vrsra.s64 d23, d24, #64 │ │ │ │ vcgt.s8 d16, d15, d31 │ │ │ │ - vaddw.s8 q8, q8, d8 │ │ │ │ + vsra.s64 d17, d8, #64 │ │ │ │ strmi r0, [r9, #304]! @ 0x130 │ │ │ │ ldrmi fp, [r9], -r8, lsl #30 │ │ │ │ - subcc pc, r4, r2, asr #4 │ │ │ │ + subsmi pc, r4, r2, asr #4 │ │ │ │ eorseq pc, r3, r0, asr #5 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ cdplt 0, 1, cr15, cr12, cr8, {2} │ │ │ │ - @ instruction: 0x63a8f24c │ │ │ │ + @ instruction: 0x73b8f24c │ │ │ │ msreq CPSR_fsxc, #192, 4 │ │ │ │ - addeq pc, r8, #-268435452 @ 0xf0000004 │ │ │ │ + addsne pc, r8, #-268435452 @ 0xf0000004 │ │ │ │ eorseq pc, r0, #192, 4 │ │ │ │ svceq 0x0000f1b9 │ │ │ │ ldrmi fp, [sl], -r8, lsl #30 │ │ │ │ vmax.s8 d20, d12, d25 │ │ │ │ - vaddl.s8 , d16, d0 │ │ │ │ + vshr.s64 d22, d0, #64 │ │ │ │ pop {r0, r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf04847f0 │ │ │ │ svclt 0x0000be07 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec78538 │ │ │ │ + bl 0xfec78638 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, q14, q12 │ │ │ │ - vaddl.s8 , d16, d8 │ │ │ │ + vshr.s64 d22, d8, #64 │ │ │ │ ldrmi r0, [r4], -pc, lsr #32 │ │ │ │ @ instruction: 0xf0486849 │ │ │ │ @ instruction: 0x4621fdf7 │ │ │ │ @ instruction: 0xf6432201 │ │ │ │ - vaddl.s8 q8, d0, d24 │ │ │ │ + vmvn.i32 d17, #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf7ff0035 │ │ │ │ @ instruction: 0xf64cff75 │ │ │ │ - vshr.s64 , q2, #64 │ │ │ │ + vmla.i d22, d16, d0[5] │ │ │ │ pop {r0, r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf0484010 │ │ │ │ svclt 0x0000bde7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec78578 │ │ │ │ + bl 0xfec78678 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, q14, q12 │ │ │ │ - vaddl.s8 , d16, d8 │ │ │ │ + vshr.s64 d22, d8, #64 │ │ │ │ ldrmi r0, [r4], -pc, lsr #32 │ │ │ │ @ instruction: 0xf0486849 │ │ │ │ stmdami r6, {r0, r1, r2, r4, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ andcs r4, r1, #34603008 @ 0x2100000 │ │ │ │ @ instruction: 0xff58f7ff │ │ │ │ - sbcspl pc, r4, ip, asr #12 │ │ │ │ + rscvs pc, r4, ip, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ stcllt 0, cr15, [sl, #288] @ 0x120 │ │ │ │ - eorseq r3, r5, r0, ror #18 │ │ │ │ + eorseq r3, r5, r0, ror sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec785b4 │ │ │ │ + bl 0xfec786b4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf0000ff8 │ │ │ │ strmi r0, [r4], -pc, lsl #6 │ │ │ │ - blcs 0x36ffc8 │ │ │ │ + blcs 0x3700c8 │ │ │ │ ldm pc, {r2, r3, fp, ip, lr, pc}^ @ │ │ │ │ eorcc pc, fp, #3 │ │ │ │ - bleq 0x2714b4 │ │ │ │ + bleq 0x2715b4 │ │ │ │ strcs r0, [fp], #-2827 @ 0xfffff4f5 │ │ │ │ - adcspl pc, ip, ip, asr #4 │ │ │ │ + sbcvs pc, ip, ip, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ stc2 0, cr15, [lr, #288]! @ 0x120 │ │ │ │ - strle r0, [pc], #-802 @ 0x1213e4 │ │ │ │ + strle r0, [pc], #-802 @ 0x1214e4 │ │ │ │ strle r0, [r5], #-1315 @ 0xfffffadd │ │ │ │ andcs r2, r0, #0 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - rscpl pc, r8, ip, asr #4 │ │ │ │ + rscsvs pc, r8, ip, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ ldclt 0, cr15, [ip, #288] @ 0x120 │ │ │ │ - sbcspl pc, r8, ip, asr #4 │ │ │ │ + rscvs pc, r8, ip, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ ldc2 0, cr15, [r6, #288] @ 0x120 │ │ │ │ vabd.s8 q15, q14, q12 │ │ │ │ - vmla.i d21, d16, d0[3] │ │ │ │ + vshr.s64 q11, q6, #64 │ │ │ │ @ instruction: 0xf048002f │ │ │ │ ldrb pc, [pc, pc, lsl #27] @ │ │ │ │ - addspl pc, r8, ip, asr #4 │ │ │ │ + adcvs pc, r8, ip, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ stc2 0, cr15, [r8, #288] @ 0x120 │ │ │ │ vaba.s8 q15, q14, q4 │ │ │ │ - vaddl.s8 , d16, d12 │ │ │ │ + vshr.s64 d22, d12, #64 │ │ │ │ @ instruction: 0xf048002f │ │ │ │ ldrb pc, [r1, r1, lsl #27] @ │ │ │ │ - adcpl pc, r4, ip, asr #4 │ │ │ │ + adcsvs pc, r4, ip, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ ldc2l 0, cr15, [sl, #-288]! @ 0xfffffee0 │ │ │ │ vabd.s8 q15, q14, q5 │ │ │ │ - vshr.s64 d21, d16, #64 │ │ │ │ + vmla.i d22, d16, d0[0] │ │ │ │ @ instruction: 0xf048002f │ │ │ │ @ instruction: 0xe7c3fd73 │ │ │ │ ldmdbcs r3, {r0, r6, r7, r9, ip, sp, pc} │ │ │ │ ldm pc, {r0, r1, r3, fp, ip, lr, pc}^ @ │ │ │ │ ldrne pc, [r0], -r1 │ │ │ │ - beq 0x3a9cd8 │ │ │ │ - beq 0x3a3c94 │ │ │ │ + beq 0x3a9dd8 │ │ │ │ + beq 0x3a3d94 │ │ │ │ strtcc r2, [lr], #-2058 @ 0xfffff7f6 │ │ │ │ mcrrmi 0, 3, r4, r6, cr10 │ │ │ │ - vtst.8 , q5, q1 │ │ │ │ - vmla.i d23, d0, d0[4] │ │ │ │ + @ instruction: 0xf64a5852 │ │ │ │ + vmvn.i32 q8, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf0480030 │ │ │ │ vmla.f32 , q6, │ │ │ │ - vshr.s64 , q12, #64 │ │ │ │ + vaddl.s8 , d0, d8 │ │ │ │ @ instruction: 0xf048002f │ │ │ │ vmla.f32 , q6, │ │ │ │ - vaddl.s8 q11, d0, d4 │ │ │ │ + vmov.i32 d23, #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf048002f │ │ │ │ vmla.f32 , q6, │ │ │ │ - vaddl.s8 q11, d0, d12 │ │ │ │ + vmov.i32 d23, #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf048002f │ │ │ │ vadd.f32 , q6, │ │ │ │ - vmov.i32 d22, #8 @ 0x00000008 │ │ │ │ + vaddl.s8 , d0, d24 │ │ │ │ @ instruction: 0xf048002f │ │ │ │ vadd.f32 , q6, │ │ │ │ - vaddl.s8 q11, d0, d20 │ │ │ │ + vmvn.i32 d23, #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf048002f │ │ │ │ vmla.f32 d27, d12, d31 │ │ │ │ - vmvn.i32 d22, #0 @ 0x00000000 │ │ │ │ + vmla.i d23, d0, d0[0] │ │ │ │ @ instruction: 0xf048002f │ │ │ │ vmla.f32 d27, d12, d25 │ │ │ │ - vmvn.i32 d22, #12 @ 0x0000000c │ │ │ │ + vmla.i d23, d0, d0[3] │ │ │ │ @ instruction: 0xf048002f │ │ │ │ vmla.f32 d27, d12, d19 │ │ │ │ - vmla.i d22, d0, d0[2] │ │ │ │ + vmov.i32 , #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf048002f │ │ │ │ vadd.f32 d27, d12, d29 │ │ │ │ - vmov.i32 q11, #4 @ 0x00000004 │ │ │ │ + vmla.i d23, d0, d0[5] │ │ │ │ @ instruction: 0xf048002f │ │ │ │ vadd.f32 d27, d12, d23 │ │ │ │ - vmov.i32 q11, #12 @ 0x0000000c │ │ │ │ + vmla.i d23, d0, d0[7] │ │ │ │ @ instruction: 0xf048002f │ │ │ │ vadd.f32 d27, d12, d17 │ │ │ │ - vmla.i d22, d0, d0[5] │ │ │ │ + vmvn.i32 , #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf048002f │ │ │ │ vmla.f32 d27, d12, d11 │ │ │ │ - vmla.i d22, d0, d0[7] │ │ │ │ + vmvn.i32 , #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf048002f │ │ │ │ vmla.f32 d27, d12, d5 │ │ │ │ - vmvn.i32 q11, #8 @ 0x00000008 │ │ │ │ + vaddl.s8 , d16, d8 │ │ │ │ @ instruction: 0xf048002f │ │ │ │ svclt 0x0000bd0f │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec78728 │ │ │ │ + bl 0xfec78828 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldmib sp, {r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ vrshl.s8 d20, d4, d12 │ │ │ │ - vaddl.s8 q11, d16, d4 │ │ │ │ + vshr.s64 d23, d4, #64 │ │ │ │ stmdavs r9, {r0, r1, r2, r3, r5}^ │ │ │ │ ldc2l 0, cr15, [lr], #288 @ 0x120 │ │ │ │ @ instruction: 0xf7ff4620 │ │ │ │ strtmi pc, [r9], -r9, lsl #31 │ │ │ │ - addsvs pc, r0, ip, asr #4 │ │ │ │ + adcvc pc, r0, ip, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ ldcllt 0, cr15, [r2], #288 @ 0x120 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ vmax.s8 d20, d0, d4 │ │ │ │ - vmla.i d17, d16, d0[7] │ │ │ │ + vshr.s64 q9, q14, #64 │ │ │ │ @ instruction: 0x460d0031 │ │ │ │ stc2l 0, cr15, [r2], #288 @ 0x120 │ │ │ │ @ instruction: 0xf104b3a5 │ │ │ │ movwcs r0, #4639 @ 0x121f │ │ │ │ eoreq lr, r4, #73728 @ 0x12000 │ │ │ │ qasxmi fp, r2, r8 │ │ │ │ ldrmi r4, [r8], -r9, lsr #12 │ │ │ │ rsbne lr, r2, #3072 @ 0xc00 │ │ │ │ @ instruction: 0xf01a0092 │ │ │ │ strmi pc, [r0], r7, lsr #19 │ │ │ │ stccs 3, cr11, [r0], {96} @ 0x60 │ │ │ │ vqdmulh.s d29, d12, d18 │ │ │ │ - vabdl.s8 q11, d16, d24 │ │ │ │ + vqshl.s64 d23, d24, #0 │ │ │ │ vabd.s8 d16, d15, d31 │ │ │ │ - vsubhn.i16 d16, q8, q4 │ │ │ │ + @ instruction: 0xf2c01698 │ │ │ │ vmin.s8 d16, d12, d16 │ │ │ │ - vshl.s64 d22, d12, #0 │ │ │ │ + vabal.s8 , d16, d28 │ │ │ │ @ instruction: 0xf04f052f │ │ │ │ cmnne r3, r1, lsl #24 │ │ │ │ tstpeq pc, r4 @ p-variant is OBSOLETE │ │ │ │ strtmi r4, [r8], -r2, lsr #12 │ │ │ │ eorcc pc, r3, r8, asr r8 @ │ │ │ │ ldrbeq r4, [fp, fp, asr #1] │ │ │ │ @ instruction: 0xf1bcd508 │ │ │ │ svclt 0x000c0f00 │ │ │ │ @ instruction: 0x46314639 │ │ │ │ ldc2 0, cr15, [r0], #288 @ 0x120 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ rscle r3, sl, #256 @ 0x100 │ │ │ │ - rscmi pc, r8, fp, asr #12 │ │ │ │ + rscspl pc, r8, fp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ stclt 0, cr15, [r4], #288 @ 0x120 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec78810 │ │ │ │ + bl 0xfec78910 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff0 │ │ │ │ - sbcvs pc, r0, lr, asr #12 │ │ │ │ + sbcsvc pc, r0, lr, asr #12 │ │ │ │ eorseq pc, r0, r0, asr #5 │ │ │ │ vmax.s8 d20, d12, d14 │ │ │ │ - vabal.s8 q11, d16, d20 │ │ │ │ + vshl.s64 d23, d20, #0 │ │ │ │ @ instruction: 0xf048052f │ │ │ │ and pc, r9, r7, lsl #25 │ │ │ │ biclt r6, r0, r0, lsl #16 │ │ │ │ - blx 0x45d6a0 │ │ │ │ + blx 0x45d7a0 │ │ │ │ strtmi r4, [r8], -r1, lsl #12 │ │ │ │ @ instruction: 0xf048b109 │ │ │ │ strcc pc, [r4], #-3197 @ 0xfffff383 │ │ │ │ andcs r2, r4, #67108864 @ 0x4000000 │ │ │ │ ldrmi r4, [r8], -r1, lsr #12 │ │ │ │ @ instruction: 0xf94af01a │ │ │ │ mvnle r2, r0, lsl #16 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmla.f32 , q6, q8 │ │ │ │ - vsubw.s8 q11, q8, d24 │ │ │ │ + vrsra.s64 d23, d24, #64 │ │ │ │ vcgt.s8 d16, d15, d31 │ │ │ │ - vaddw.s8 q8, q8, d8 │ │ │ │ + vsra.s64 d17, d8, #64 │ │ │ │ mcrcs 1, 0, r0, cr0, cr0, {1} │ │ │ │ ldrmi fp, [r9], -r8, lsl #30 │ │ │ │ - adcvs pc, ip, ip, asr #4 │ │ │ │ + adcsvc pc, ip, ip, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ mrrclt 0, 4, pc, r8, cr8 @ │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec78894 │ │ │ │ + bl 0xfec78994 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [lr], -r8, ror #31 │ │ │ │ rsbscs r4, r4, #4, 12 @ 0x400000 │ │ │ │ andcc r2, ip, r0, lsl #2 │ │ │ │ ldmdavs r7!, {r0, r2, r4, r5, r7, fp, sp, lr} │ │ │ │ adcvs r6, r5, r7, lsr #32 │ │ │ │ ldmda sl, {r0, r1, r2, r7, r8, ip, sp, lr, pc}^ │ │ │ │ @@ -279763,299 +279829,299 @@ │ │ │ │ strmi r1, [r1], -r3, asr #28 │ │ │ │ stmdale sl, {r4, r8, r9, fp, sp} │ │ │ │ @ instruction: 0xf003e8df │ │ │ │ stmdbeq r9, {r0, r5, r8, r9, fp, ip} │ │ │ │ stmdbeq r9, {r0, r3, r8, fp} │ │ │ │ stmdbeq r9, {r0, r3, r8, fp} │ │ │ │ strne r0, [r9, #-2313] @ 0xfffff6f7 │ │ │ │ - vhadd.s8 d16, d10, d15 │ │ │ │ - vmla.i d23, d0, d0[4] │ │ │ │ + @ instruction: 0xf64a000f │ │ │ │ + vmvn.i32 q8, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf0480030 │ │ │ │ vpadd.i8 , q14, │ │ │ │ - vshr.s64 q11, q0, #64 │ │ │ │ + vmla.i d23, d16, d0[4] │ │ │ │ @ instruction: 0xf048002f │ │ │ │ vpadd.i8 , q14, │ │ │ │ - vmla.i d22, d16, d0[1] │ │ │ │ + vshr.s64 , q2, #64 │ │ │ │ @ instruction: 0xf048002f │ │ │ │ vqdmulh.s , q14, │ │ │ │ - vshr.s64 d22, d28, #64 │ │ │ │ + vmla.i d23, d16, d0[3] │ │ │ │ @ instruction: 0xf048002f │ │ │ │ vqdmulh.s , q14, │ │ │ │ - vshr.s64 d22, d20, #64 │ │ │ │ + vmla.i d23, d16, d0[1] │ │ │ │ @ instruction: 0xf048002f │ │ │ │ svclt 0x0000bbbf │ │ │ │ andsle r2, r3, r0, lsl r8 │ │ │ │ eorle r2, sp, r1, lsl r9 │ │ │ │ @ instruction: 0xb329dc08 │ │ │ │ tstle sp, r6, lsl #18 │ │ │ │ - rsbseq pc, r0, ip, asr #12 │ │ │ │ + addne pc, r0, ip, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - bllt 0xfed5d8fc │ │ │ │ + bllt 0xfed5d9fc │ │ │ │ @ instruction: 0xd11529ff │ │ │ │ - addeq pc, r8, ip, asr #12 │ │ │ │ + addsne pc, r8, ip, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - bllt 0xfeb5d90c │ │ │ │ + bllt 0xfeb5da0c │ │ │ │ stmdale sp, {r1, r2, r4, r8, fp, sp} │ │ │ │ @ instruction: 0xf001e8df │ │ │ │ ldrtcc r2, [r0], -r4, lsr #20 │ │ │ │ mcrmi 2, 2, r4, cr8, cr12, {1} │ │ │ │ @ instruction: 0x66605a54 │ │ │ │ cdpvc 2, 7, cr7, cr8, cr12, {3} │ │ │ │ addls r0, sl, r4, lsl #25 │ │ │ │ mulseq lr, r6, ip │ │ │ │ - rsbvc pc, r0, sl, asr #4 │ │ │ │ + rsbseq pc, r0, sl, asr #12 │ │ │ │ eorseq pc, r0, r0, asr #5 │ │ │ │ - bllt 0xfe5dd938 │ │ │ │ - rsbeq pc, r4, ip, asr #12 │ │ │ │ + bllt 0xfe5dda38 │ │ │ │ + rsbsne pc, r4, ip, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - bllt 0xfe45d944 │ │ │ │ - rsbseq pc, ip, ip, asr #12 │ │ │ │ + bllt 0xfe45da44 │ │ │ │ + addne pc, ip, ip, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - bllt 0xfe2dd950 │ │ │ │ - subseq pc, r8, ip, asr #12 │ │ │ │ + bllt 0xfe2dda50 │ │ │ │ + rsbne pc, r8, ip, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - bllt 0xfe15d95c │ │ │ │ - sbcsvs pc, ip, ip, asr #4 │ │ │ │ + bllt 0xfe15da5c │ │ │ │ + rscvc pc, ip, ip, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - bllt 0x1fdd968 │ │ │ │ - rscvs pc, ip, ip, asr #4 │ │ │ │ + bllt 0x1fdda68 │ │ │ │ + rscsvc pc, ip, ip, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - bllt 0x1e5d974 │ │ │ │ - rscsvs pc, ip, ip, asr #4 │ │ │ │ + bllt 0x1e5da74 │ │ │ │ + andeq pc, ip, ip, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - bllt 0x1cdd980 │ │ │ │ - andsvc pc, r0, ip, asr #4 │ │ │ │ + bllt 0x1cdda80 │ │ │ │ + eoreq pc, r0, ip, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - bllt 0x1b5d98c │ │ │ │ - eorvc pc, r4, ip, asr #4 │ │ │ │ + bllt 0x1b5da8c │ │ │ │ + eorseq pc, r4, ip, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - bllt 0x19dd998 │ │ │ │ - eorsvc pc, r8, ip, asr #4 │ │ │ │ + bllt 0x19dda98 │ │ │ │ + subeq pc, r8, ip, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - bllt 0x185d9a4 │ │ │ │ - subvc pc, r8, ip, asr #4 │ │ │ │ + bllt 0x185daa4 │ │ │ │ + subseq pc, r8, ip, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - bllt 0x16dd9b0 │ │ │ │ - subsvc pc, r8, ip, asr #4 │ │ │ │ + bllt 0x16ddab0 │ │ │ │ + rsbeq pc, r8, ip, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - bllt 0x155d9bc │ │ │ │ - rsbvc pc, r8, ip, asr #4 │ │ │ │ + bllt 0x155dabc │ │ │ │ + rsbseq pc, r8, ip, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - bllt 0x13dd9c8 │ │ │ │ - rsbsvc pc, r8, ip, asr #4 │ │ │ │ + bllt 0x13ddac8 │ │ │ │ + addeq pc, r8, ip, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - bllt 0x125d9d4 │ │ │ │ - addvc pc, r8, ip, asr #4 │ │ │ │ + bllt 0x125dad4 │ │ │ │ + addseq pc, r8, ip, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - bllt 0x10dd9e0 │ │ │ │ - addsvc pc, ip, ip, asr #4 │ │ │ │ + bllt 0x10ddae0 │ │ │ │ + adceq pc, ip, ip, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - bllt 0xf5d9ec │ │ │ │ - adcsvc pc, r0, ip, asr #4 │ │ │ │ + bllt 0xf5daec │ │ │ │ + sbceq pc, r0, ip, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - bllt 0xddd9f8 │ │ │ │ - sbcvc pc, r4, ip, asr #4 │ │ │ │ + bllt 0xdddaf8 │ │ │ │ + sbcseq pc, r4, ip, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - bllt 0xc5da04 │ │ │ │ - sbcsvc pc, r4, ip, asr #4 │ │ │ │ + bllt 0xc5db04 │ │ │ │ + rsceq pc, r4, ip, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - bllt 0xadda10 │ │ │ │ - rscvc pc, r4, ip, asr #4 │ │ │ │ + bllt 0xaddb10 │ │ │ │ + rscseq pc, r4, ip, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - bllt 0x95da1c │ │ │ │ - rscsvc pc, ip, ip, asr #4 │ │ │ │ + bllt 0x95db1c │ │ │ │ + andne pc, ip, ip, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - bllt 0x7dda28 │ │ │ │ - andeq pc, ip, ip, asr #12 │ │ │ │ + bllt 0x7ddb28 │ │ │ │ + andsne pc, ip, ip, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - bllt 0x65da34 │ │ │ │ - eoreq pc, r4, ip, asr #12 │ │ │ │ + bllt 0x65db34 │ │ │ │ + eorsne pc, r4, ip, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - bllt 0x4dda40 │ │ │ │ - eorseq pc, r8, ip, asr #12 │ │ │ │ + bllt 0x4ddb40 │ │ │ │ + subne pc, r8, ip, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - bllt 0x35da4c │ │ │ │ - subeq pc, r8, ip, asr #12 │ │ │ │ + bllt 0x35db4c │ │ │ │ + subsne pc, r8, ip, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - bllt 0x1dda58 │ │ │ │ + bllt 0x1ddb58 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec78b40 │ │ │ │ + bl 0xfec78c40 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff0 │ │ │ │ ldmdami r4, {r0, r2, r3, r9, sl, lr} │ │ │ │ tstpeq r3, r4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf7ff2201 │ │ │ │ @ instruction: 0xf034fc79 │ │ │ │ tstle r2, r3, lsl #8 │ │ │ │ - @ instruction: 0x63a8f24c │ │ │ │ + @ instruction: 0x73b8f24c │ │ │ │ msreq CPSR_fsxc, #192, 4 │ │ │ │ - orreq pc, r8, pc, asr #4 │ │ │ │ + orrsne pc, r8, pc, asr #4 │ │ │ │ teqpeq r0, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ svclt 0x00082d00 │ │ │ │ vmin.s8 d20, d2, d9 │ │ │ │ - vmla.i d19, d0, d0[1] │ │ │ │ + vmov.i32 q10, #4 @ 0x00000004 │ │ │ │ pop {r0, r1, r4, r5} │ │ │ │ @ instruction: 0xf0484038 │ │ │ │ @ instruction: 0xf64cbadd │ │ │ │ - vaddl.s8 , d16, d20 │ │ │ │ + vshr.s64 d20, d20, #64 │ │ │ │ @ instruction: 0xf048002f │ │ │ │ @ instruction: 0x462afad7 │ │ │ │ stmdami r3, {r0, r5, r9, sl, lr} │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ svclt 0x0000e456 │ │ │ │ - mlaseq r5, r0, r9, r3 │ │ │ │ - eorseq r3, r5, r0, asr #19 │ │ │ │ + eorseq r3, r5, r0, lsr #21 │ │ │ │ + ldrsbteq r3, [r5], -r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec78bac │ │ │ │ + bl 0xfec78cac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf64c0fe8 │ │ │ │ - vrshr.s64 d16, d4, #64 │ │ │ │ - blmi 0x9a2278 │ │ │ │ + vsubl.s8 , d16, d20 │ │ │ │ + blmi 0x9a2378 │ │ │ │ strmi fp, [r4], -r3, lsl #1 │ │ │ │ and r4, r2, sp, lsl #12 │ │ │ │ movwcc r6, #51546 @ 0xc95a │ │ │ │ ldmdavs r9, {r1, r3, r5, r6, r8, r9, ip, sp, pc} │ │ │ │ mvnsle r4, r1, lsr #7 │ │ │ │ vmin.s8 d20, d14, d1 │ │ │ │ - vmla.i d17, d0, d0[0] │ │ │ │ + vmov.i32 q9, #0 @ 0x00000000 │ │ │ │ vqadd.s8 d16, d15, d19 │ │ │ │ - vsubl.s8 q8, d16, d8 │ │ │ │ + vrshr.s64 d17, d8, #64 │ │ │ │ movwls r0, #4656 @ 0x1230 │ │ │ │ - blx 0xfebddb08 │ │ │ │ + blx 0xfebddc08 │ │ │ │ @ instruction: 0xf64c9b01 │ │ │ │ - vaddw.s8 , q8, d20 │ │ │ │ + vsra.s64 d20, d20, #64 │ │ │ │ ldmdavs fp, {r0, r1, r2, r3, r5, r8} │ │ │ │ streq lr, [r3], #-2596 @ 0xfffff5dc │ │ │ │ rsbsmi pc, r0, #52, 8 @ 0x34000000 │ │ │ │ vand d29, d12, d10 │ │ │ │ - vsubw.s8 q11, q8, d24 │ │ │ │ + vrsra.s64 d23, d24, #64 │ │ │ │ vcgt.s8 d16, d15, d31 │ │ │ │ - vaddw.s8 q8, q8, d8 │ │ │ │ + vsra.s64 d17, d8, #64 │ │ │ │ stccs 1, cr0, [r0, #-192] @ 0xffffff40 │ │ │ │ ldrmi fp, [r9], -r8, lsl #30 │ │ │ │ - subcc pc, r4, r2, asr #4 │ │ │ │ + subsmi pc, r4, r2, asr #4 │ │ │ │ eorseq pc, r3, r0, asr #5 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf0484030 │ │ │ │ vpmax.s8 d27, d31, d11 │ │ │ │ - vaddw.s8 q8, q8, d8 │ │ │ │ + vsra.s64 d17, d8, #64 │ │ │ │ @ instruction: 0xf4340130 │ │ │ │ rscle r4, r4, r0, ror r2 │ │ │ │ - adceq pc, r0, ip, asr #12 │ │ │ │ + adcsne pc, r0, ip, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - blx 0x20ddb60 │ │ │ │ + blx 0x20ddc60 │ │ │ │ svclt 0x0000e7dd │ │ │ │ - mlaseq r5, r8, sl, r3 │ │ │ │ + eorseq r3, r5, r8, lsr #23 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec78c50 │ │ │ │ + bl 0xfec78d50 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ @ instruction: 0xf64c2000 │ │ │ │ - vaddw.s8 q8, q8, d24 │ │ │ │ - blmi 0x1a1f20 │ │ │ │ + vsra.s64 d17, d24, #64 │ │ │ │ + blmi 0x1a2020 │ │ │ │ mulls r0, r1, r2 │ │ │ │ @ instruction: 0xff9cf12b │ │ │ │ - ldrshteq r3, [r5], -r8 │ │ │ │ + eorseq r3, r5, r8, lsl #24 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r2], r3, lsl #1 │ │ │ │ stmdbeq r1, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ - rscne pc, ip, r0, asr #4 │ │ │ │ + rscscs pc, ip, r0, asr #4 │ │ │ │ eorseq pc, r1, r0, asr #5 │ │ │ │ tstls r1, sl, lsr #28 │ │ │ │ - ldrvc pc, [r0, r3, asr #4]! │ │ │ │ + strbeq pc, [r0, r3, asr #12] @ │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ - blx 0x14ddbc0 │ │ │ │ - strbcc pc, [r4, #-578] @ 0xfffffdbe @ │ │ │ │ + blx 0x14ddcc0 │ │ │ │ + ldrbmi pc, [r4, #-578] @ 0xfffffdbe @ │ │ │ │ ldreq pc, [r3, #-704]! @ 0xfffffd40 │ │ │ │ - stmiavs r4!, {r0, r2, r3, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ + ldmvc r4!, {r0, r2, r3, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ stmdaeq lr!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf1aa4649 │ │ │ │ movwls r0, #772 @ 0x304 │ │ │ │ strbmi r9, [sl], r0, lsl #22 │ │ │ │ - bleq 0x15dbfc │ │ │ │ + bleq 0x15dcfc │ │ │ │ svcmi 0x0004f853 │ │ │ │ ands r9, r1, r0, lsl #6 │ │ │ │ svceq 0x001ff1ba │ │ │ │ @ instruction: 0x46284651 │ │ │ │ ldrtmi fp, [r8], -ip, lsl #31 │ │ │ │ eorne pc, fp, r6, asr r8 @ │ │ │ │ - blx 0xd5dbfc │ │ │ │ + blx 0xd5dcfc │ │ │ │ @ instruction: 0xf10b2100 │ │ │ │ @ instruction: 0xf10a0b01 │ │ │ │ @ instruction: 0xf1bb0a01 │ │ │ │ andle r0, sl, r0, lsr #30 │ │ │ │ - blx 0x1aa2f4 │ │ │ │ + blx 0x1aa3f4 │ │ │ │ eormi pc, r2, #-1342177280 @ 0xb0000000 │ │ │ │ stmdbcs r0, {r0, r1, r4, r5, r6, r7, ip, lr, pc} │ │ │ │ strbmi sp, [r0], -r6, ror #3 │ │ │ │ - blx 0x8ddc20 │ │ │ │ + blx 0x8ddd20 │ │ │ │ strcc lr, [r0], r2, ror #15 │ │ │ │ svceq 0x0001f1b9 │ │ │ │ - bls 0x195b5c │ │ │ │ - @ instruction: 0x63a8f24c │ │ │ │ + bls 0x195c5c │ │ │ │ + @ instruction: 0x73b8f24c │ │ │ │ msreq CPSR_fsxc, #192, 4 │ │ │ │ - orreq pc, r8, pc, asr #4 │ │ │ │ + orrsne pc, r8, pc, asr #4 │ │ │ │ teqpeq r0, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ - sbceq pc, r0, ip, asr #12 │ │ │ │ + sbcsne pc, r0, ip, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ svclt 0x00082a00 │ │ │ │ andlt r4, r3, r9, lsl r6 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ - blt 0x25dc54 │ │ │ │ + blt 0x25dd54 │ │ │ │ stmdbeq r1!, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ svclt 0x0000e7be │ │ │ │ - eorseq r3, r5, ip, lsl #22 │ │ │ │ + eorseq r3, r5, ip, lsl ip │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec78d48 │ │ │ │ + bl 0xfec78e48 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, q14, q8 │ │ │ │ - vaddl.s8 , d16, d8 │ │ │ │ + vshr.s64 d22, d8, #64 │ │ │ │ ldrmi r0, [r4], -pc, lsr #32 │ │ │ │ ldrmi r6, [sp], -r9, asr #16 │ │ │ │ @ instruction: 0xf0489e04 │ │ │ │ strtmi pc, [r0], -sp, ror #19 │ │ │ │ ldc2l 7, cr15, [lr, #1020]! @ 0x3fc │ │ │ │ - adcvs pc, r8, ip, asr #4 │ │ │ │ + adcsvc pc, r8, ip, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf9e4f048 │ │ │ │ @ instruction: 0xf7ff4628 │ │ │ │ vfma.f32 d31, d12, d9 │ │ │ │ - vaddl.s8 q11, d16, d24 │ │ │ │ + vshr.s64 d23, d24, #64 │ │ │ │ @ instruction: 0xf048002f │ │ │ │ @ instruction: 0x2c11f9db │ │ │ │ stccs 0, cr13, [r2], {25} │ │ │ │ stccs 15, cr11, [sl, #-32] @ 0xffffffe0 │ │ │ │ movwcs fp, #7948 @ 0x1f0c │ │ │ │ ldmiblt r3, {r8, r9, sp} │ │ │ │ svclt 0x00082c02 │ │ │ │ svclt 0x000c2d0a │ │ │ │ strcs r2, [r0, #-1281] @ 0xfffffaff │ │ │ │ strtmi fp, [r0], -r5, ror #18 │ │ │ │ @ instruction: 0xf7ff4631 │ │ │ │ @ instruction: 0xf64cfe09 │ │ │ │ - vshr.s64 , q2, #64 │ │ │ │ + vmla.i d22, d16, d0[5] │ │ │ │ pop {r0, r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf0484070 │ │ │ │ adcslt fp, r6, #3129344 @ 0x2fc000 │ │ │ │ andle r2, lr, r3, lsl #28 │ │ │ │ - vmin.s8 d20, d10, d17 │ │ │ │ - vmla.i d23, d0, d0[4] │ │ │ │ + @ instruction: 0xf64a4631 │ │ │ │ + vmvn.i32 q8, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf0480030 │ │ │ │ @ instruction: 0xf64cf9b5 │ │ │ │ - vshr.s64 , q2, #64 │ │ │ │ + vmla.i d22, d16, d0[5] │ │ │ │ pop {r0, r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf0484070 │ │ │ │ @ instruction: 0xf64cb9ad │ │ │ │ - vmla.i d16, d16, d0[1] │ │ │ │ + vshr.s64 , q2, #64 │ │ │ │ @ instruction: 0xf048002f │ │ │ │ @ instruction: 0xf64cf9a7 │ │ │ │ - vshr.s64 , q2, #64 │ │ │ │ + vmla.i d22, d16, d0[5] │ │ │ │ pop {r0, r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf0484070 │ │ │ │ svclt 0x0000b99f │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @@ -280072,1008 +280138,1008 @@ │ │ │ │ strbmi r8, [r6], -r0 │ │ │ │ @ instruction: 0xf1052301 │ │ │ │ andcs r0, r4, #8, 2 │ │ │ │ @ instruction: 0xf0194618 │ │ │ │ strmi pc, [r5], -sp, asr #28 │ │ │ │ stmdavs r5, {r8, ip, sp, pc} │ │ │ │ vmax.s8 q10, q6, │ │ │ │ - vaddl.s8 , d16, d8 │ │ │ │ + vshr.s64 d22, d8, #64 │ │ │ │ @ instruction: 0xf048002f │ │ │ │ strtmi pc, [r0], -pc, ror #18 │ │ │ │ stc2 7, cr15, [r0, #1020] @ 0x3fc │ │ │ │ - adcvs pc, r8, ip, asr #4 │ │ │ │ + adcsvc pc, r8, ip, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf966f048 │ │ │ │ @ instruction: 0xf7ff4630 │ │ │ │ vpadd.i8 d31, d28, d11 │ │ │ │ - vaddl.s8 q11, d16, d24 │ │ │ │ + vshr.s64 d23, d24, #64 │ │ │ │ @ instruction: 0xf048002f │ │ │ │ svccs 0x0011f95d │ │ │ │ svccs 0x0002d014 │ │ │ │ @ instruction: 0xf1b8bf08 │ │ │ │ andle r0, pc, sl, lsl #30 │ │ │ │ stccs 6, cr4, [r2], {41} @ 0x29 │ │ │ │ cdpcs 15, 0, cr11, cr10, cr8, {0} │ │ │ │ strtmi sp, [r0], -fp │ │ │ │ ldc2 7, cr15, [r0, #1020] @ 0x3fc │ │ │ │ - sbcspl pc, r4, ip, asr #12 │ │ │ │ + rscvs pc, r4, ip, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ stmdblt r6, {r3, r6, ip, sp, lr, pc}^ │ │ │ │ stmdbcs r3, {r0, r3, r5, r7, r9, ip, sp, pc} │ │ │ │ - vqadd.s8 d29, d10, d3 │ │ │ │ - vmla.i d23, d0, d0[4] │ │ │ │ + @ instruction: 0xf64ad013 │ │ │ │ + vmvn.i32 q8, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf0480030 │ │ │ │ @ instruction: 0xf64cf93d │ │ │ │ - vshr.s64 , q2, #64 │ │ │ │ + vmla.i d22, d16, d0[5] │ │ │ │ pop {r0, r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf04843f8 │ │ │ │ @ instruction: 0x4606b935 │ │ │ │ ldr r4, [r1, r0, lsl #13]! │ │ │ │ strmi r4, [r7], -r4, lsl #12 │ │ │ │ @ instruction: 0xf64ce7a3 │ │ │ │ - vmla.i d16, d16, d0[1] │ │ │ │ + vshr.s64 , q2, #64 │ │ │ │ @ instruction: 0xf048002f │ │ │ │ @ instruction: 0xf64cf929 │ │ │ │ - vshr.s64 , q2, #64 │ │ │ │ + vmla.i d22, d16, d0[5] │ │ │ │ pop {r0, r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf04843f8 │ │ │ │ svclt 0x0000b921 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec78f04 │ │ │ │ + bl 0xfec79004 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, , q8 │ │ │ │ - vaddl.s8 q10, d16, d28 │ │ │ │ + vshr.s64 d21, d28, #64 │ │ │ │ ldrmi r0, [r4], -pc, lsr #32 │ │ │ │ @ instruction: 0xf048b082 │ │ │ │ pldw [r4, #-2321] @ 0xfffff6ef │ │ │ │ andle r5, pc, #128, 30 @ 0x200 │ │ │ │ - eorscs pc, r0, ip, asr #12 │ │ │ │ + subcc pc, r0, ip, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf0484621 │ │ │ │ vmla.i8 d31, d14, d7 │ │ │ │ - vmov.i32 q9, #12 @ 0x0000000c │ │ │ │ + vmla.i d19, d0, d0[7] │ │ │ │ andlt r0, r2, r3, lsr r0 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ ldmlt lr!, {r3, r6, ip, sp, lr, pc}^ │ │ │ │ tstls r1, r1, ror #4 │ │ │ │ @ instruction: 0xf0104608 │ │ │ │ stmdbls r1, {r0, r3, r4, r5, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ stmdacs r0, {r1, r9, sl, lr} │ │ │ │ @ instruction: 0xf64cd0e6 │ │ │ │ - vshr.s64 q8, q0, #64 │ │ │ │ + vmla.i d17, d16, d0[4] │ │ │ │ @ instruction: 0xf048002f │ │ │ │ strb pc, [r6, pc, ror #17]! @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec78f68 │ │ │ │ + bl 0xfec79068 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, q14, q12 │ │ │ │ - vaddl.s8 , d16, d8 │ │ │ │ + vshr.s64 d22, d8, #64 │ │ │ │ stmdavs r9, {r0, r1, r2, r3, r5}^ │ │ │ │ @ instruction: 0xf0484614 │ │ │ │ stmiblt ip, {r0, r1, r2, r3, r4, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ - orreq pc, r8, pc, asr #4 │ │ │ │ + orrsne pc, r8, pc, asr #4 │ │ │ │ teqpeq r0, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ - rsceq pc, r4, ip, asr #12 │ │ │ │ + rscsne pc, r4, ip, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf8d4f048 │ │ │ │ - sbcspl pc, r4, ip, asr #12 │ │ │ │ + rscvs pc, r4, ip, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ stmialt ip, {r3, r6, ip, sp, lr, pc}^ │ │ │ │ vmax.s8 d20, d15, d17 │ │ │ │ - vsubl.s8 q8, d16, d8 │ │ │ │ + vrshr.s64 d17, d8, #64 │ │ │ │ @ instruction: 0xf64c0230 │ │ │ │ - vmla.i d16, d16, d0[7] │ │ │ │ + vshr.s64 , q14, #64 │ │ │ │ @ instruction: 0xf048002f │ │ │ │ @ instruction: 0xf64cf8c1 │ │ │ │ - vshr.s64 , q2, #64 │ │ │ │ + vmla.i d22, d16, d0[5] │ │ │ │ pop {r0, r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf0484010 │ │ │ │ svclt 0x0000b8b9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec78fd4 │ │ │ │ + bl 0xfec790d4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ stmdavs r9, {r2, r4, r9, sl, lr}^ │ │ │ │ - addpl pc, r8, ip, asr #4 │ │ │ │ + addsvs pc, r8, ip, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf0489301 │ │ │ │ andcs pc, r0, #10944512 @ 0xa70000 │ │ │ │ vmax.s8 d20, d14, d17 │ │ │ │ vaddl.s8 , d0, d20 │ │ │ │ @ instruction: 0xf7ff0095 │ │ │ │ - blls 0x1a059c │ │ │ │ + blls 0x1a069c │ │ │ │ vmul.i8 d27, d31, d3 │ │ │ │ - vaddw.s8 q8, q8, d8 │ │ │ │ + vsra.s64 d17, d8, #64 │ │ │ │ @ instruction: 0xf64c0130 │ │ │ │ - vmla.i d16, d16, d0[5] │ │ │ │ + vshr.s64 , q10, #64 │ │ │ │ @ instruction: 0xf048002f │ │ │ │ @ instruction: 0xf64cf893 │ │ │ │ - vshr.s64 , q2, #64 │ │ │ │ + vmla.i d22, d16, d0[5] │ │ │ │ andlt r0, r2, pc, lsr #32 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ stmlt sl, {r3, r6, ip, sp, lr, pc} │ │ │ │ vmin.s8 d20, d15, d9 │ │ │ │ - vsubl.s8 q8, d16, d8 │ │ │ │ + vrshr.s64 d17, d8, #64 │ │ │ │ @ instruction: 0xf64c0230 │ │ │ │ - vmla.i d16, d16, d0[7] │ │ │ │ + vshr.s64 , q14, #64 │ │ │ │ @ instruction: 0xf048002f │ │ │ │ @ instruction: 0xe7eaf87f │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec79048 │ │ │ │ + bl 0xfec79148 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ stmdavs r9, {r2, r4, r9, sl, lr}^ │ │ │ │ - addpl pc, r8, ip, asr #4 │ │ │ │ + addsvs pc, r8, ip, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf0489301 │ │ │ │ ldmdami r3, {r0, r2, r3, r5, r6, fp, ip, sp, lr, pc} │ │ │ │ strtmi r2, [r1], -r0, lsl #4 │ │ │ │ @ instruction: 0xf9b0f7ff │ │ │ │ ldmiblt r3, {r0, r8, r9, fp, ip, pc} │ │ │ │ - orreq pc, r8, pc, asr #4 │ │ │ │ + orrsne pc, r8, pc, asr #4 │ │ │ │ teqpeq r0, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ - rsceq pc, r4, ip, asr #12 │ │ │ │ + rscsne pc, r4, ip, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf85cf048 │ │ │ │ - sbcspl pc, r4, ip, asr #12 │ │ │ │ + rscvs pc, r4, ip, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf0484010 │ │ │ │ @ instruction: 0x4619b853 │ │ │ │ - addeq pc, r8, #-268435452 @ 0xf0000004 │ │ │ │ + addsne pc, r8, #-268435452 @ 0xf0000004 │ │ │ │ eorseq pc, r0, #192, 4 │ │ │ │ - rsceq pc, ip, ip, asr #12 │ │ │ │ + rscsne pc, ip, ip, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf848f048 │ │ │ │ svclt 0x0000e7ea │ │ │ │ addseq lr, r5, r4, asr #14 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec790bc │ │ │ │ + bl 0xfec791bc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ stmdavs r9, {r2, r4, r9, sl, lr}^ │ │ │ │ - addpl pc, r8, ip, asr #4 │ │ │ │ + addsvs pc, r8, ip, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf0489301 │ │ │ │ ldmdami r3, {r0, r1, r4, r5, fp, ip, sp, lr, pc} │ │ │ │ strtmi r2, [r1], -r0, lsl #4 │ │ │ │ @ instruction: 0xf976f7ff │ │ │ │ ldmiblt r3, {r0, r8, r9, fp, ip, pc} │ │ │ │ - orreq pc, r8, pc, asr #4 │ │ │ │ + orrsne pc, r8, pc, asr #4 │ │ │ │ teqpeq r0, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ - rsceq pc, r4, ip, asr #12 │ │ │ │ + rscsne pc, r4, ip, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf822f048 │ │ │ │ - sbcspl pc, r4, ip, asr #12 │ │ │ │ + rscvs pc, r4, ip, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf0484010 │ │ │ │ @ instruction: 0x4619b819 │ │ │ │ - addeq pc, r8, #-268435452 @ 0xf0000004 │ │ │ │ + addsne pc, r8, #-268435452 @ 0xf0000004 │ │ │ │ eorseq pc, r0, #192, 4 │ │ │ │ - rsceq pc, ip, ip, asr #12 │ │ │ │ + rscsne pc, ip, ip, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf80ef048 │ │ │ │ svclt 0x0000e7ea │ │ │ │ addseq lr, r5, r4, asr #14 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec79130 │ │ │ │ + bl 0xfec79230 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ stmdavs r9, {r2, r4, r9, sl, lr}^ │ │ │ │ - addpl pc, r8, ip, asr #4 │ │ │ │ + addsvs pc, r8, ip, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf0479301 │ │ │ │ ldmdami r3, {r0, r3, r4, r5, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ strtmi r2, [r1], -r0, lsl #4 │ │ │ │ @ instruction: 0xf93cf7ff │ │ │ │ ldmiblt r3, {r0, r8, r9, fp, ip, pc} │ │ │ │ - orreq pc, r8, pc, asr #4 │ │ │ │ + orrsne pc, r8, pc, asr #4 │ │ │ │ teqpeq r0, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ - rsceq pc, r4, ip, asr #12 │ │ │ │ + rscsne pc, r4, ip, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xffe8f047 │ │ │ │ - sbcspl pc, r4, ip, asr #12 │ │ │ │ + rscvs pc, r4, ip, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf0474010 │ │ │ │ @ instruction: 0x4619bfdf │ │ │ │ - addeq pc, r8, #-268435452 @ 0xf0000004 │ │ │ │ + addsne pc, r8, #-268435452 @ 0xf0000004 │ │ │ │ eorseq pc, r0, #192, 4 │ │ │ │ - rsceq pc, ip, ip, asr #12 │ │ │ │ + rscsne pc, ip, ip, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xffd4f047 │ │ │ │ svclt 0x0000e7ea │ │ │ │ addseq lr, r5, r4, asr #14 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec791a4 │ │ │ │ + bl 0xfec792a4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ vmin.s8 d20, d13, d4 │ │ │ │ - vaddl.s8 q10, d16, d28 │ │ │ │ + vshr.s64 d21, d28, #64 │ │ │ │ stcls 0, cr0, [r6, #-188] @ 0xffffff44 │ │ │ │ @ instruction: 0xffc0f047 │ │ │ │ svcpl 0x0080f514 │ │ │ │ stmiblt r5, {r0, r3, r9, ip, lr, pc}^ │ │ │ │ - subscs pc, ip, lr, asr #4 │ │ │ │ + rsbcc pc, ip, lr, asr #4 │ │ │ │ eorseq pc, r3, r0, asr #5 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf0474030 │ │ │ │ rsbmi fp, r1, #716 @ 0x2cc │ │ │ │ strmi r9, [r8], -r1, lsl #2 │ │ │ │ - blx 0xfecde022 │ │ │ │ + blx 0xfecde122 │ │ │ │ strmi r9, [r2], -r1, lsl #18 │ │ │ │ rscle r2, ip, r0, lsl #16 │ │ │ │ - sbcseq pc, r0, ip, asr #12 │ │ │ │ + rscne pc, r0, ip, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xffa4f047 │ │ │ │ movwcs lr, #6118 @ 0x17e6 │ │ │ │ andcs r4, r4, #42991616 @ 0x2900000 │ │ │ │ @ instruction: 0xf0194618 │ │ │ │ @ instruction: 0x4605fc71 │ │ │ │ bicsle r2, sp, r0, lsl #16 │ │ │ │ @ instruction: 0xf64c4621 │ │ │ │ - vshr.s64 q8, q12, #64 │ │ │ │ + vaddl.s8 q9, d0, d8 │ │ │ │ @ instruction: 0xf047002f │ │ │ │ qadd8mi pc, r9, r3 @ │ │ │ │ - andne pc, r8, ip, asr #12 │ │ │ │ + andscs pc, r8, ip, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xff8cf047 │ │ │ │ - sbcspl pc, r4, ip, asr #12 │ │ │ │ + rscvs pc, r4, ip, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xff86f047 │ │ │ │ svclt 0x0000e7c8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec7923c │ │ │ │ + bl 0xfec7933c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, q14, q8 │ │ │ │ - vaddl.s8 , d16, d8 │ │ │ │ + vshr.s64 d22, d8, #64 │ │ │ │ stmdavs r9, {r0, r1, r2, r3, r5}^ │ │ │ │ @ instruction: 0x461c4615 │ │ │ │ @ instruction: 0xff74f047 │ │ │ │ vmla.i8 , q14, │ │ │ │ - vaddw.s8 q11, q8, d24 │ │ │ │ + vsra.s64 d23, d24, #64 │ │ │ │ @ instruction: 0xf64c012f │ │ │ │ - vmla.i d16, d16, d0[5] │ │ │ │ + vshr.s64 , q10, #64 │ │ │ │ @ instruction: 0xf047002f │ │ │ │ ldmiblt r4!, {r0, r3, r5, r6, r8, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ - orreq pc, r8, pc, asr #4 │ │ │ │ + orrsne pc, r8, pc, asr #4 │ │ │ │ teqpeq r0, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ - rsceq pc, r4, ip, asr #12 │ │ │ │ + rscsne pc, r4, ip, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xff5ef047 │ │ │ │ - sbcspl pc, r4, ip, asr #12 │ │ │ │ + rscvs pc, r4, ip, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ svclt 0x0056f047 │ │ │ │ - adcvs pc, r8, #76, 4 @ 0xc0000004 │ │ │ │ + adcsvc pc, r8, #76, 4 @ 0xc0000004 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - rsceq pc, ip, ip, asr #12 │ │ │ │ + rscsne pc, ip, ip, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf0474629 │ │ │ │ stccs 15, cr15, [r0], {75} @ 0x4b │ │ │ │ strtmi sp, [r1], -r0, ror #1 │ │ │ │ - addeq pc, r8, #-268435452 @ 0xf0000004 │ │ │ │ + addsne pc, r8, #-268435452 @ 0xf0000004 │ │ │ │ eorseq pc, r0, #192, 4 │ │ │ │ - rsceq pc, ip, ip, asr #12 │ │ │ │ + rscsne pc, ip, ip, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xff3ef047 │ │ │ │ - sbcspl pc, r4, ip, asr #12 │ │ │ │ + rscvs pc, r4, ip, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ svclt 0x0036f047 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec792d8 │ │ │ │ + bl 0xfec793d8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, , q8 │ │ │ │ - vaddl.s8 q10, d16, d28 │ │ │ │ + vshr.s64 d21, d28, #64 │ │ │ │ ldrmi r0, [r4], -pc, lsr #32 │ │ │ │ @ instruction: 0xf047b082 │ │ │ │ pldw [r4, #-3879] @ 0xfffff0d9 │ │ │ │ andsle r5, ip, #128, 30 @ 0x200 │ │ │ │ - vmax.s8 d20, d10, d17 │ │ │ │ - vmla.i d23, d0, d0[4] │ │ │ │ + @ instruction: 0xf64a4621 │ │ │ │ + vmvn.i32 q8, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf0470030 │ │ │ │ stccs 15, cr15, [r5], {29} │ │ │ │ ldm pc, {r1, r3, fp, ip, lr, pc}^ @ │ │ │ │ svccc 0x0046f004 │ │ │ │ @ instruction: 0x232a3138 │ │ │ │ - sbcseq pc, r0, ip, asr #12 │ │ │ │ + rscne pc, r0, ip, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xff10f047 │ │ │ │ - subscs pc, ip, lr, asr #4 │ │ │ │ + rsbcc pc, ip, lr, asr #4 │ │ │ │ eorseq pc, r3, r0, asr #5 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf0474010 │ │ │ │ rsbmi fp, r1, #7, 30 │ │ │ │ strmi r9, [r8], -r1, lsl #2 │ │ │ │ - blx 0x1de17a │ │ │ │ + blx 0x1de27a │ │ │ │ strmi r9, [r2], -r1, lsl #18 │ │ │ │ mvnle r2, r0, lsl #16 │ │ │ │ - vmax.s8 d20, d10, d17 │ │ │ │ - vmla.i d23, d0, d0[4] │ │ │ │ + @ instruction: 0xf64a4621 │ │ │ │ + vmvn.i32 q8, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf0470030 │ │ │ │ @ instruction: 0xe7e5fef7 │ │ │ │ - rscne pc, ip, ip, asr #12 │ │ │ │ + rscscs pc, ip, ip, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ cdp2 0, 15, cr15, cr0, cr7, {2} │ │ │ │ @ instruction: 0xf64ce7de │ │ │ │ - vmla.i d17, d16, d0[1] │ │ │ │ + vshr.s64 q9, q2, #64 │ │ │ │ @ instruction: 0xf047002f │ │ │ │ ldrb pc, [r7, r9, ror #29] @ │ │ │ │ - adcne pc, r0, ip, asr #12 │ │ │ │ + adcscs pc, r0, ip, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ cdp2 0, 14, cr15, cr2, cr7, {2} │ │ │ │ @ instruction: 0xf64ce7d0 │ │ │ │ - vaddl.s8 , d16, d0 │ │ │ │ + vshr.s64 d18, d0, #64 │ │ │ │ @ instruction: 0xf047002f │ │ │ │ @ instruction: 0xe7c9fedb │ │ │ │ - rsbne pc, r0, ip, asr #12 │ │ │ │ + rsbscs pc, r0, ip, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ cdp2 0, 13, cr15, cr4, cr7, {2} │ │ │ │ @ instruction: 0xf64ce7c2 │ │ │ │ - vmvn.i32 d17, #0 @ 0x00000000 │ │ │ │ + vmla.i d18, d0, d0[0] │ │ │ │ @ instruction: 0xf047002f │ │ │ │ ldr pc, [fp, sp, asr #29]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec793ac │ │ │ │ + bl 0xfec794ac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ sadd8mi r0, sp, r8 │ │ │ │ addslt r4, r7, sl, lsr #22 │ │ │ │ - addpl pc, r8, ip, asr #4 │ │ │ │ + addsvs pc, r8, ip, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ ldrmi r6, [r4], -r9, asr #16 │ │ │ │ tstls r5, #1769472 @ 0x1b0000 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ cdp2 0, 11, cr15, cr6, cr7, {2} │ │ │ │ teqle r7, r0, lsl #24 │ │ │ │ - @ instruction: 0x61a8f24c │ │ │ │ + @ instruction: 0x71b8f24c │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - rsceq pc, r4, ip, asr #12 │ │ │ │ + rscsne pc, r4, ip, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ cdp2 0, 10, cr15, cr10, cr7, {2} │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ - vadd.i8 d26, d10, d5 │ │ │ │ - vmls.i d23, d0, d0[4] │ │ │ │ + @ instruction: 0xf64aa805 │ │ │ │ + vmvn.i32 q8, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf1860430 │ │ │ │ movtcs lr, #2742 @ 0xab6 │ │ │ │ ldrmi r2, [r9], -r1, lsl #4 │ │ │ │ vshl.s8 d25, d1, d15 │ │ │ │ - vaddl.s8 q8, d16, d8 │ │ │ │ + vshr.s64 d17, d8, #64 │ │ │ │ vqadd.s8 d16, d14, d16 │ │ │ │ - vmls.i d17, d0, d0[0] │ │ │ │ + vmov.i32 q9, #0 @ 0x00000000 │ │ │ │ andls r0, r2, r3, lsr r4 │ │ │ │ strls sl, [r0], #-2053 @ 0xfffff7fb │ │ │ │ ldc2l 1, cr15, [r0], #-604 @ 0xfffffda4 │ │ │ │ stmdage r5, {r0, r3, r5, r9, sl, lr} │ │ │ │ cdp2 0, 8, cr15, cr12, cr7, {2} │ │ │ │ ldmdavs sl, {r1, r2, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xf64cd114 │ │ │ │ - vshr.s64 , q2, #64 │ │ │ │ + vmla.i d22, d16, d0[5] │ │ │ │ andslt r0, r7, pc, lsr #32 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ cdplt 0, 7, cr15, cr12, cr7, {2} │ │ │ │ vmax.s8 d20, d12, d17 │ │ │ │ - vsubl.s8 q11, d16, d24 │ │ │ │ + vrshr.s64 d23, d24, #64 │ │ │ │ @ instruction: 0xf64c022f │ │ │ │ - vmla.i d16, d16, d0[7] │ │ │ │ + vshr.s64 , q14, #64 │ │ │ │ @ instruction: 0xf047002f │ │ │ │ @ instruction: 0xe7c5fe71 │ │ │ │ ldc2 1, cr15, [r8], #604 @ 0x25c │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec7946c │ │ │ │ + bl 0xfec7956c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ sadd8mi r0, ip, r8 │ │ │ │ addslt r4, r7, fp, lsr #22 │ │ │ │ vadd.i8 q11, q6, │ │ │ │ - vaddl.s8 , d16, d8 │ │ │ │ + vshr.s64 d22, d8, #64 │ │ │ │ ldrmi r0, [r5], -pc, lsr #32 │ │ │ │ tstls r5, #1769472 @ 0x1b0000 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ cdp2 0, 5, cr15, cr6, cr7, {2} │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf186a805 │ │ │ │ movtcs lr, #2662 @ 0xa66 │ │ │ │ stmdage r5, {r0, r9, sp} │ │ │ │ - @ instruction: 0x61a8f24c │ │ │ │ + @ instruction: 0x71b8f24c │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - stclvc 2, cr15, [r0], #-296 @ 0xfffffed8 │ │ │ │ + ldcleq 6, cr15, [r0], #-296 @ 0xfffffed8 │ │ │ │ ldceq 2, cr15, [r0], #-768 @ 0xfffffd00 │ │ │ │ ldrmi r9, [r9], -r2, lsl #2 │ │ │ │ andgt pc, r4, sp, asr #17 │ │ │ │ - mcrrne 2, 4, pc, r0, cr14 @ │ │ │ │ + mrrccs 2, 4, pc, r0, cr14 @ │ │ │ │ ldceq 2, cr15, [r3], #-768 @ 0xfffffd00 │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ ldc2 1, cr15, [sl], {151} @ 0x97 │ │ │ │ stmdage r5, {r0, r3, r5, r9, sl, lr} │ │ │ │ cdp2 0, 3, cr15, cr6, cr7, {2} │ │ │ │ vmla.i8 , , q6 │ │ │ │ - vaddw.s8 q8, q8, d8 │ │ │ │ + vsra.s64 d17, d8, #64 │ │ │ │ @ instruction: 0xf64c0130 │ │ │ │ - vmla.i d16, d16, d0[5] │ │ │ │ + vshr.s64 , q10, #64 │ │ │ │ @ instruction: 0xf047002f │ │ │ │ - blmi 0x521b94 │ │ │ │ - blls 0x67c354 │ │ │ │ + blmi 0x521c94 │ │ │ │ + blls 0x67c454 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle r4, r0, lsl #6 │ │ │ │ - sbcspl pc, r4, ip, asr #12 │ │ │ │ + rscvs pc, r4, ip, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ pop {r0, r1, r2, r4, ip, sp, pc} │ │ │ │ @ instruction: 0xf0474030 │ │ │ │ @ instruction: 0x4621be1b │ │ │ │ - addeq pc, r8, #-268435452 @ 0xf0000004 │ │ │ │ + addsne pc, r8, #-268435452 @ 0xf0000004 │ │ │ │ eorseq pc, r0, #192, 4 │ │ │ │ - rsceq pc, ip, ip, asr #12 │ │ │ │ + rscsne pc, ip, ip, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ cdp2 0, 1, cr15, cr0, cr7, {2} │ │ │ │ @ instruction: 0xf197e7e3 │ │ │ │ svclt 0x0000fc57 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec79530 │ │ │ │ + bl 0xfec79630 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ umullslt r0, r7, r0, pc @ │ │ │ │ - blmi 0xbf3bb0 │ │ │ │ - addpl pc, r8, ip, asr #4 │ │ │ │ + blmi 0xbf3cb0 │ │ │ │ + addsvs pc, r8, ip, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ ldrmi r6, [r6], -r9, asr #16 │ │ │ │ tstls r5, #1769472 @ 0x1b0000 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xf0479f1c │ │ │ │ subcs pc, r0, #15552 @ 0x3cc0 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - strtvs pc, [r8], #588 @ 0x24c │ │ │ │ - strteq pc, [pc], #-704 @ 0x122364 │ │ │ │ + ldrtvc pc, [r8], #588 @ 0x24c @ │ │ │ │ + strteq pc, [pc], #-704 @ 0x122464 │ │ │ │ ldmib lr!, {r1, r2, r7, r8, ip, sp, lr, pc}^ │ │ │ │ andcs r2, r1, #64, 6 │ │ │ │ stmdage r5, {r0, r3, r4, r9, sl, lr} │ │ │ │ - vshl.s8 d25, d2, d10 │ │ │ │ - vqdmulh.s d23, d0, d0[4] │ │ │ │ + @ instruction: 0xf64a9402 │ │ │ │ + vmvn.i32 q8, #255 @ 0x000000ff │ │ │ │ @ instruction: 0xf8cd0c30 │ │ │ │ vhadd.s8 d28, d14, d4 │ │ │ │ - vqdmulh.s d17, d0, d0[0] │ │ │ │ + vmov.i32 q9, #255 @ 0x000000ff │ │ │ │ @ instruction: 0xf8cd0c33 │ │ │ │ @ instruction: 0xf197c000 │ │ │ │ @ instruction: 0x4631fbb7 │ │ │ │ @ instruction: 0xf047a805 │ │ │ │ ldmiblt sp, {r0, r1, r4, r6, r7, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ - rsceq pc, r4, ip, asr #12 │ │ │ │ + rscsne pc, r4, ip, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf0474621 │ │ │ │ andcs pc, r1, #12992 @ 0x32c0 │ │ │ │ @ instruction: 0x46394810 │ │ │ │ @ instruction: 0xff4cf7fe │ │ │ │ ldmdavs sl, {r0, r2, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xf64cd111 │ │ │ │ - vshr.s64 , q2, #64 │ │ │ │ + vmla.i d22, d16, d0[5] │ │ │ │ andslt r0, r7, pc, lsr #32 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ ldclt 0, cr15, [r6, #284]! @ 0x11c │ │ │ │ strtmi r4, [r9], -r2, lsr #12 │ │ │ │ - rsceq pc, ip, ip, asr #12 │ │ │ │ + rscsne pc, ip, ip, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ stc2 0, cr15, [lr, #284]! @ 0x11c │ │ │ │ @ instruction: 0xf197e7e1 │ │ │ │ svclt 0x0000fbf5 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r3, r5, r8, lsl #23 │ │ │ │ + mlaseq r5, r8, ip, r3 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec795f8 │ │ │ │ + bl 0xfec796f8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ umullslt r0, r6, r8, pc @ │ │ │ │ - blmi 0xc73c7c │ │ │ │ - addpl pc, r8, ip, asr #4 │ │ │ │ + blmi 0xc73d7c │ │ │ │ + addsvs pc, r8, ip, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ ldrmi r6, [r4], -r9, asr #16 │ │ │ │ ldmdavs fp, {r1, r3, r4, r8, sl, fp, ip, pc} │ │ │ │ @ instruction: 0xf04f9315 │ │ │ │ @ instruction: 0xf0470300 │ │ │ │ stccs 13, cr15, [r0], {143} @ 0x8f │ │ │ │ vand d29, d12, d28 │ │ │ │ - vaddw.s8 q11, q8, d24 │ │ │ │ + vsra.s64 d23, d24, #64 │ │ │ │ @ instruction: 0xf64c012f │ │ │ │ - vmla.i d16, d16, d0[5] │ │ │ │ + vshr.s64 , q10, #64 │ │ │ │ @ instruction: 0xf047002f │ │ │ │ subcs pc, r0, #8384 @ 0x20c0 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - strbtvc pc, [r0], #-586 @ 0xfffffdb6 @ │ │ │ │ + ldrbteq pc, [r0], #-1610 @ 0xfffff9b6 @ │ │ │ │ ldrteq pc, [r0], #-704 @ 0xfffffd40 @ │ │ │ │ stmib lr, {r1, r2, r7, r8, ip, sp, lr, pc} │ │ │ │ andcs r2, r1, #64, 6 │ │ │ │ stmdage r5, {r0, sl, ip, pc} │ │ │ │ - @ instruction: 0x61a8f24c │ │ │ │ + @ instruction: 0x71b8f24c │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - strbne pc, [r0], #-590 @ 0xfffffdb2 @ │ │ │ │ + ldrbcs pc, [r0], #-590 @ 0xfffffdb2 @ │ │ │ │ ldrteq pc, [r3], #-704 @ 0xfffffd40 @ │ │ │ │ ldrmi r9, [r9], -r2, lsl #2 │ │ │ │ @ instruction: 0xf1979400 │ │ │ │ ldrtmi pc, [r1], -r9, asr #22 @ │ │ │ │ @ instruction: 0xf047a805 │ │ │ │ andcs pc, r1, #6464 @ 0x1940 │ │ │ │ @ instruction: 0x46294811 │ │ │ │ mcr2 7, 7, pc, cr6, cr14, {7} @ │ │ │ │ ldmdavs sl, {r1, r2, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xf64cd114 │ │ │ │ - vshr.s64 , q2, #64 │ │ │ │ + vmla.i d22, d16, d0[5] │ │ │ │ andslt r0, r6, pc, lsr #32 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ ldcllt 0, cr15, [r0, #-284] @ 0xfffffee4 │ │ │ │ vmax.s8 d20, d12, d17 │ │ │ │ - vsubl.s8 q11, d16, d24 │ │ │ │ + vrshr.s64 d23, d24, #64 │ │ │ │ @ instruction: 0xf64c022f │ │ │ │ - vmla.i d16, d16, d0[7] │ │ │ │ + vshr.s64 , q14, #64 │ │ │ │ @ instruction: 0xf047002f │ │ │ │ strb pc, [r0, r5, asr #26] @ │ │ │ │ - blx 0xfe45eb16 │ │ │ │ + blx 0xfe45ec16 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r3, r5, r4, asr #23 │ │ │ │ + ldrsbteq r3, [r5], -r4 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec796c8 │ │ │ │ + bl 0xfec797c8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ umullslt r0, r6, r8, pc @ │ │ │ │ - blmi 0xc73d4c │ │ │ │ - addpl pc, r8, ip, asr #4 │ │ │ │ + blmi 0xc73e4c │ │ │ │ + addsvs pc, r8, ip, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ ldrmi r6, [r4], -r9, asr #16 │ │ │ │ ldmdavs fp, {r1, r3, r4, r8, sl, fp, ip, pc} │ │ │ │ @ instruction: 0xf04f9315 │ │ │ │ @ instruction: 0xf0470300 │ │ │ │ stccs 13, cr15, [r0], {39} @ 0x27 │ │ │ │ vand d29, d12, d28 │ │ │ │ - vaddw.s8 q11, q8, d24 │ │ │ │ + vsra.s64 d23, d24, #64 │ │ │ │ @ instruction: 0xf64c012f │ │ │ │ - vmla.i d16, d16, d0[5] │ │ │ │ + vshr.s64 , q10, #64 │ │ │ │ @ instruction: 0xf047002f │ │ │ │ subcs pc, r0, #1728 @ 0x6c0 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - strbtvc pc, [r0], #-586 @ 0xfffffdb6 @ │ │ │ │ + ldrbteq pc, [r0], #-1610 @ 0xfffff9b6 @ │ │ │ │ ldrteq pc, [r0], #-704 @ 0xfffffd40 @ │ │ │ │ stmdb r6!, {r1, r2, r7, r8, ip, sp, lr, pc} │ │ │ │ andcs r2, r1, #64, 6 │ │ │ │ stmdage r5, {r0, sl, ip, pc} │ │ │ │ - @ instruction: 0x61a8f24c │ │ │ │ + @ instruction: 0x71b8f24c │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - strbne pc, [r0], #-590 @ 0xfffffdb2 @ │ │ │ │ + ldrbcs pc, [r0], #-590 @ 0xfffffdb2 @ │ │ │ │ ldrteq pc, [r3], #-704 @ 0xfffffd40 @ │ │ │ │ ldrmi r9, [r9], -r2, lsl #2 │ │ │ │ @ instruction: 0xf1979400 │ │ │ │ ldrtmi pc, [r1], -r1, ror #21 @ │ │ │ │ @ instruction: 0xf047a805 │ │ │ │ andcs pc, r1, #64768 @ 0xfd00 │ │ │ │ @ instruction: 0x46294811 │ │ │ │ mcr2 7, 2, pc, cr0, cr14, {7} @ │ │ │ │ ldmdavs sl, {r1, r2, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xf64cd114 │ │ │ │ - vshr.s64 , q2, #64 │ │ │ │ + vmla.i d22, d16, d0[5] │ │ │ │ andslt r0, r6, pc, lsr #32 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ stcllt 0, cr15, [r8], #284 @ 0x11c │ │ │ │ vmax.s8 d20, d12, d17 │ │ │ │ - vsubl.s8 q11, d16, d24 │ │ │ │ + vrshr.s64 d23, d24, #64 │ │ │ │ @ instruction: 0xf64c022f │ │ │ │ - vmla.i d16, d16, d0[7] │ │ │ │ + vshr.s64 , q14, #64 │ │ │ │ @ instruction: 0xf047002f │ │ │ │ @ instruction: 0xe7c0fcdd │ │ │ │ - blx 0xa5ebe6 │ │ │ │ + blx 0xa5ece6 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ addseq lr, r5, ip, lsr #15 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec79798 │ │ │ │ + bl 0xfec79898 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ sadd8mi r0, ip, r8 │ │ │ │ addslt r4, r7, r0, lsr fp │ │ │ │ vadd.i8 q11, q6, │ │ │ │ - vaddl.s8 , d16, d8 │ │ │ │ + vshr.s64 d22, d8, #64 │ │ │ │ ldrmi r0, [r5], -pc, lsr #32 │ │ │ │ tstls r5, #1769472 @ 0x1b0000 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ stc2l 0, cr15, [r0], {71} @ 0x47 │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf186a805 │ │ │ │ movtcs lr, #2256 @ 0x8d0 │ │ │ │ andcs r4, r1, #26214400 @ 0x1900000 │ │ │ │ - adcvs pc, r8, ip, asr #4 │ │ │ │ + adcsvc pc, r8, ip, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - stclvc 2, cr15, [r0], #-296 @ 0xfffffed8 │ │ │ │ + ldcleq 6, cr15, [r0], #-296 @ 0xfffffed8 │ │ │ │ ldceq 2, cr15, [r0], #-768 @ 0xfffffd00 │ │ │ │ stmdage r5, {r1, ip, pc} │ │ │ │ andgt pc, r4, sp, asr #17 │ │ │ │ - mcrrne 2, 4, pc, r0, cr14 @ │ │ │ │ + mrrccs 2, 4, pc, r0, cr14 @ │ │ │ │ ldceq 2, cr15, [r3], #-768 @ 0xfffffd00 │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ - blx 0xfe25ec50 │ │ │ │ + blx 0xfe25ed50 │ │ │ │ stmdage r5, {r0, r3, r5, r9, sl, lr} │ │ │ │ stc2 0, cr15, [r0], #284 @ 0x11c │ │ │ │ stmdale r7!, {r0, r1, r2, r3, r4, sl, fp, sp} │ │ │ │ - msreq CPSR_f, #70254592 @ 0x4300000 │ │ │ │ + teqpne r8, #70254592 @ p-variant is OBSOLETE @ 0x4300000 │ │ │ │ teqpeq r5, #192, 4 @ p-variant is OBSOLETE │ │ │ │ orreq lr, r4, #3072 @ 0xc00 │ │ │ │ - subcc pc, r4, r2, asr #4 │ │ │ │ + subsmi pc, r4, r2, asr #4 │ │ │ │ eorseq pc, r3, r0, asr #5 │ │ │ │ rscne pc, r0, #13828096 @ 0xd30000 │ │ │ │ ldc2 0, cr15, [r0], {71} @ 0x47 │ │ │ │ - orreq pc, r8, pc, asr #4 │ │ │ │ + orrsne pc, r8, pc, asr #4 │ │ │ │ teqpeq r0, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ - subcc pc, r4, r2, asr #4 │ │ │ │ + subsmi pc, r4, r2, asr #4 │ │ │ │ eorseq pc, r3, r0, asr #5 │ │ │ │ stc2 0, cr15, [r6], {71} @ 0x47 │ │ │ │ ldmdavs sl, {r2, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xf64cd110 │ │ │ │ - vshr.s64 , q2, #64 │ │ │ │ + vmla.i d22, d16, d0[5] │ │ │ │ andslt r0, r7, pc, lsr #32 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ ldcllt 0, cr15, [r6], #-284 @ 0xfffffee4 │ │ │ │ - vmax.s8 d20, d3, d17 │ │ │ │ - vshr.s64 d23, d16, #64 │ │ │ │ + @ instruction: 0xf6434621 │ │ │ │ + vmla.i d16, d16, d0[0] │ │ │ │ @ instruction: 0xf0470033 │ │ │ │ ldrb pc, [sp, pc, ror #24] @ │ │ │ │ - blx 0xfeedecc0 │ │ │ │ + blx 0xfeededc0 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec79870 │ │ │ │ + bl 0xfec79970 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ sadd8mi r0, ip, r8 │ │ │ │ addslt r4, r7, r0, lsr fp │ │ │ │ vadd.i8 q11, q6, │ │ │ │ - vaddl.s8 , d16, d8 │ │ │ │ + vshr.s64 d22, d8, #64 │ │ │ │ ldrmi r0, [r5], -pc, lsr #32 │ │ │ │ tstls r5, #1769472 @ 0x1b0000 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ mrrc2 0, 4, pc, r4, cr7 @ │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf186a805 │ │ │ │ movtcs lr, #2148 @ 0x864 │ │ │ │ andcs r4, r1, #26214400 @ 0x1900000 │ │ │ │ - adcvs pc, r8, ip, asr #4 │ │ │ │ + adcsvc pc, r8, ip, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - stclvc 2, cr15, [r0], #-296 @ 0xfffffed8 │ │ │ │ + ldcleq 6, cr15, [r0], #-296 @ 0xfffffed8 │ │ │ │ ldceq 2, cr15, [r0], #-768 @ 0xfffffd00 │ │ │ │ stmdage r5, {r1, ip, pc} │ │ │ │ andgt pc, r4, sp, asr #17 │ │ │ │ - mcrrne 2, 4, pc, r0, cr14 @ │ │ │ │ + mrrccs 2, 4, pc, r0, cr14 @ │ │ │ │ ldceq 2, cr15, [r3], #-768 @ 0xfffffd00 │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ - blx 0x75ed28 │ │ │ │ + blx 0x75ee28 │ │ │ │ stmdage r5, {r0, r3, r5, r9, sl, lr} │ │ │ │ ldc2 0, cr15, [r4], #-284 @ 0xfffffee4 │ │ │ │ stmdale r7!, {r0, r1, r2, r3, r4, sl, fp, sp} │ │ │ │ - msreq CPSR_f, #70254592 @ 0x4300000 │ │ │ │ + teqpne r8, #70254592 @ p-variant is OBSOLETE @ 0x4300000 │ │ │ │ teqpeq r5, #192, 4 @ p-variant is OBSOLETE │ │ │ │ orreq lr, r4, #3072 @ 0xc00 │ │ │ │ - subcc pc, r4, r2, asr #4 │ │ │ │ + subsmi pc, r4, r2, asr #4 │ │ │ │ eorseq pc, r3, r0, asr #5 │ │ │ │ rscne pc, r0, #13828096 @ 0xd30000 │ │ │ │ stc2 0, cr15, [r4], #-284 @ 0xfffffee4 │ │ │ │ - orreq pc, r8, pc, asr #4 │ │ │ │ + orrsne pc, r8, pc, asr #4 │ │ │ │ teqpeq r0, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ - subcc pc, r4, r2, asr #4 │ │ │ │ + subsmi pc, r4, r2, asr #4 │ │ │ │ eorseq pc, r3, r0, asr #5 │ │ │ │ ldc2 0, cr15, [sl], {71} @ 0x47 │ │ │ │ ldmdavs sl, {r2, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xf64cd110 │ │ │ │ - vshr.s64 , q2, #64 │ │ │ │ + vmla.i d22, d16, d0[5] │ │ │ │ andslt r0, r7, pc, lsr #32 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ stclt 0, cr15, [sl], {71} @ 0x47 │ │ │ │ - vmax.s8 d20, d3, d17 │ │ │ │ - vshr.s64 d23, d16, #64 │ │ │ │ + @ instruction: 0xf6434621 │ │ │ │ + vmla.i d16, d16, d0[0] │ │ │ │ @ instruction: 0xf0470033 │ │ │ │ ldrb pc, [sp, r3, lsl #24] @ │ │ │ │ - blx 0x13ded98 │ │ │ │ + blx 0x13dee98 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0090f8cc │ │ │ │ @ instruction: 0x461eb096 │ │ │ │ strmi r4, [r0], pc, lsr #22 │ │ │ │ vadd.i8 q11, q6, │ │ │ │ - vaddl.s8 , d16, d8 │ │ │ │ + vshr.s64 d22, d8, #64 │ │ │ │ ldrmi r0, [r7], -pc, lsr #32 │ │ │ │ tstls r5, #1769472 @ 0x1b0000 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xf0479d1c │ │ │ │ subcs pc, r0, #234496 @ 0x39400 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ svc 0x00f4f185 │ │ │ │ ldrmi r2, [r9], -r0, asr #6 │ │ │ │ stmdage r5, {r0, r9, sp} │ │ │ │ - strtvs pc, [r8], #588 @ 0x24c │ │ │ │ - strteq pc, [pc], #-704 @ 0x12278c │ │ │ │ - vshl.s8 d25, d2, d10 │ │ │ │ - vmls.i d23, d0, d0[4] │ │ │ │ + ldrtvc pc, [r8], #588 @ 0x24c @ │ │ │ │ + strteq pc, [pc], #-704 @ 0x12288c │ │ │ │ + @ instruction: 0xf64a9402 │ │ │ │ + vmvn.i32 q8, #0 @ 0x00000000 │ │ │ │ strls r0, [r1], #-1072 @ 0xfffffbd0 │ │ │ │ - strbne pc, [r0], #-590 @ 0xfffffdb2 @ │ │ │ │ + ldrbcs pc, [r0], #-590 @ 0xfffffdb2 @ │ │ │ │ ldrteq pc, [r3], #-704 @ 0xfffffd40 @ │ │ │ │ @ instruction: 0xf1979400 │ │ │ │ ldrtmi pc, [r9], -fp, lsr #19 @ │ │ │ │ @ instruction: 0xf047a805 │ │ │ │ @ instruction: 0xf508fbc7 │ │ │ │ subcs r3, r0, #152, 6 @ 0x60000002 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ movwcc pc, #2195 @ 0x893 @ │ │ │ │ svclt 0x00082b00 │ │ │ │ @ instruction: 0xf1854635 │ │ │ │ movtcs lr, #4048 @ 0xfd0 │ │ │ │ stmdage r5, {r0, r9, sp} │ │ │ │ - orreq pc, r8, pc, asr #4 │ │ │ │ + orrsne pc, r8, pc, asr #4 │ │ │ │ teqpeq r0, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ tstls r2, r0, lsl #8 │ │ │ │ - tstpcs r4, ip, asr #12 @ p-variant is OBSOLETE │ │ │ │ + msrcc R12_usr, ip │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ ldrmi r9, [r9], -r1, lsl #2 │ │ │ │ @ instruction: 0xf98af197 │ │ │ │ stmdage r5, {r0, r3, r5, r9, sl, lr} │ │ │ │ - blx 0xfeade90e │ │ │ │ + blx 0xfeadea0e │ │ │ │ ldmdavs sl, {r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xf64cd108 │ │ │ │ - vshr.s64 , q2, #64 │ │ │ │ + vmla.i d22, d16, d0[5] │ │ │ │ andslt r0, r6, pc, lsr #32 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - bllt 0xfe6de92c │ │ │ │ + bllt 0xfe6dea2c │ │ │ │ @ instruction: 0xf9def197 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec79a20 │ │ │ │ + bl 0xfec79b20 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ vadd.i8 q11, q6, │ │ │ │ - vaddl.s8 , d16, d8 │ │ │ │ + vshr.s64 d22, d8, #64 │ │ │ │ ldrmi r0, [sp], -pc, lsr #32 │ │ │ │ stcls 2, cr9, [r6], {1} │ │ │ │ - blx 0xfe15e95a │ │ │ │ - bcs 0x909044 │ │ │ │ + blx 0xfe15ea5a │ │ │ │ + bcs 0x909144 │ │ │ │ @ instruction: 0xf643d84f │ │ │ │ - vsubw.s8 q8, q0, d24 │ │ │ │ - bl 0x1e3520 │ │ │ │ + vbic.i32 d17, #2048 @ 0x00000800 │ │ │ │ + bl 0x1e3620 │ │ │ │ vcgt.s8 d16, d18, d2 │ │ │ │ - vmla.i d19, d0, d0[1] │ │ │ │ + vmov.i32 q10, #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf8d30033 │ │ │ │ @ instruction: 0xf04712e0 │ │ │ │ vqdmulh.s , q6, │ │ │ │ - vaddw.s8 q11, q8, d24 │ │ │ │ + vsra.s64 d23, d24, #64 │ │ │ │ vrhadd.s8 d16, d2, d31 │ │ │ │ - vmla.i d19, d0, d0[1] │ │ │ │ + vmov.i32 q10, #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf0470033 │ │ │ │ stmiblt sp!, {r0, r2, r5, r6, r8, r9, fp, ip, sp, lr, pc}^ │ │ │ │ - @ instruction: 0x61a8f24c │ │ │ │ + @ instruction: 0x71b8f24c │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - rsceq pc, r4, ip, asr #12 │ │ │ │ + rscsne pc, r4, ip, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - blx 0x17de9a6 │ │ │ │ + blx 0x17deaa6 │ │ │ │ vmul.i8 , , q14 │ │ │ │ - vaddw.s8 q8, q8, d8 │ │ │ │ + vsra.s64 d17, d8, #64 │ │ │ │ @ instruction: 0xf64c0130 │ │ │ │ - vmla.i d16, d16, d0[5] │ │ │ │ + vshr.s64 , q10, #64 │ │ │ │ @ instruction: 0xf047002f │ │ │ │ @ instruction: 0xf64cfb4f │ │ │ │ - vshr.s64 , q2, #64 │ │ │ │ + vmla.i d22, d16, d0[5] │ │ │ │ andlt r0, r3, pc, lsr #32 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ - bllt 0x12de9cc │ │ │ │ - adcvs pc, r8, #76, 4 @ 0xc0000004 │ │ │ │ + bllt 0x12deacc │ │ │ │ + adcsvc pc, r8, #76, 4 @ 0xc0000004 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - rsceq pc, ip, ip, asr #12 │ │ │ │ + rscsne pc, ip, ip, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf0474629 │ │ │ │ @ instruction: 0x2c00fb3b │ │ │ │ @ instruction: 0x4621d0df │ │ │ │ - addeq pc, r8, #-268435452 @ 0xf0000004 │ │ │ │ + addsne pc, r8, #-268435452 @ 0xf0000004 │ │ │ │ eorseq pc, r0, #192, 4 │ │ │ │ - rsceq pc, ip, ip, asr #12 │ │ │ │ + rscsne pc, ip, ip, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - blx 0xcde9fe │ │ │ │ + blx 0xcdeafe │ │ │ │ @ instruction: 0x4611e7dd │ │ │ │ - adcsvc pc, r0, r3, asr #4 │ │ │ │ + sbceq pc, r0, r3, asr #12 │ │ │ │ eorseq pc, r3, r0, asr #5 │ │ │ │ - blx 0xadea0e │ │ │ │ + blx 0xadeb0e │ │ │ │ svclt 0x0000e7b5 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0090f8cc │ │ │ │ @ instruction: 0x461eb096 │ │ │ │ vpadd.i8 d20, d12, d20 │ │ │ │ - vaddl.s8 , d16, d8 │ │ │ │ + vshr.s64 d22, d8, #64 │ │ │ │ stmdavs r9, {r0, r1, r2, r3, r5}^ │ │ │ │ ldmdavs fp, {r0, r1, r2, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9315 │ │ │ │ @ instruction: 0xf8dd0300 │ │ │ │ @ instruction: 0xf0478070 │ │ │ │ subcs pc, r0, #11264 @ 0x2c00 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - strvs pc, [r8, #588]! @ 0x24c │ │ │ │ - streq pc, [pc, #-704]! @ 0x122674 │ │ │ │ + ldrvc pc, [r8, #588]! @ 0x24c │ │ │ │ + streq pc, [pc, #-704]! @ 0x122774 │ │ │ │ svc 0x0016f185 │ │ │ │ andcs r2, r1, #64, 6 │ │ │ │ stmdage r5, {r0, r3, r4, r9, sl, lr} │ │ │ │ - vrshl.s8 d25, d2, d10 │ │ │ │ - vmls.i d23, d0, d0[4] │ │ │ │ + @ instruction: 0xf64a9502 │ │ │ │ + vmvn.i32 q8, #0 @ 0x00000000 │ │ │ │ strls r0, [r1], #-1072 @ 0xfffffbd0 │ │ │ │ - strbne pc, [r0], #-590 @ 0xfffffdb2 @ │ │ │ │ + ldrbcs pc, [r0], #-590 @ 0xfffffdb2 @ │ │ │ │ ldrteq pc, [r3], #-704 @ 0xfffffd40 @ │ │ │ │ @ instruction: 0xf1979400 │ │ │ │ @ instruction: 0x4639f8d1 │ │ │ │ @ instruction: 0xf047a805 │ │ │ │ - bllt 0xfe2e1518 │ │ │ │ - rsceq pc, r4, ip, asr #12 │ │ │ │ + bllt 0xfe2e1618 │ │ │ │ + rscsne pc, r4, ip, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf0474629 │ │ │ │ subcs pc, r0, #937984 @ 0xe5000 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ cdp 1, 15, cr15, cr4, cr5, {4} │ │ │ │ andcs r2, r1, #64, 6 │ │ │ │ vadd.i8 d26, d15, d5 │ │ │ │ - vaddw.s8 q8, q8, d8 │ │ │ │ + vsra.s64 d17, d8, #64 │ │ │ │ strls r0, [r0], #-304 @ 0xfffffed0 │ │ │ │ - vrhadd.s8 d25, d3, d2 │ │ │ │ - vsra.s64 d23, d16, #64 │ │ │ │ + @ instruction: 0xf6439102 │ │ │ │ + vmla.f d16, d16, d0[0] │ │ │ │ tstls r1, r3, lsr r1 │ │ │ │ @ instruction: 0xf1974619 │ │ │ │ strbmi pc, [r1], -pc, lsr #17 @ │ │ │ │ @ instruction: 0xf047a805 │ │ │ │ - blmi 0x4a14d4 │ │ │ │ - blls 0x67ca14 │ │ │ │ + blmi 0x4a15d4 │ │ │ │ + blls 0x67cb14 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle r1, r0, lsl #6 │ │ │ │ - sbcspl pc, r4, ip, asr #12 │ │ │ │ + rscvs pc, r4, ip, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ pop {r1, r2, r4, ip, sp, pc} │ │ │ │ @ instruction: 0xf04741f0 │ │ │ │ @ instruction: 0x462ababb │ │ │ │ @ instruction: 0xf64c4631 │ │ │ │ - vmla.i d16, d16, d0[7] │ │ │ │ + vshr.s64 , q14, #64 │ │ │ │ @ instruction: 0xf047002f │ │ │ │ @ instruction: 0xe7ccfab3 │ │ │ │ @ instruction: 0xf8faf197 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0088f8cc │ │ │ │ @ instruction: 0x4698b097 │ │ │ │ vpadd.i8 d20, d12, d24 │ │ │ │ - vaddl.s8 , d16, d8 │ │ │ │ + vshr.s64 d22, d8, #64 │ │ │ │ stmdavs r9, {r0, r1, r2, r3, r5}^ │ │ │ │ ldmdavs fp, {r0, r4, r7, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9315 │ │ │ │ svcls 0x001e0300 │ │ │ │ - blx 0xfe6deb2c │ │ │ │ + blx 0xfe6dec2c │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ vadd.i8 d26, d12, d5 │ │ │ │ - vsubhn.i16 d22, q8, q12 │ │ │ │ + @ instruction: 0xf2c076b8 │ │ │ │ @ instruction: 0xf185062f │ │ │ │ movtcs lr, #3746 @ 0xea2 │ │ │ │ ldrmi r2, [r9], -r1, lsl #4 │ │ │ │ strls sl, [r2], -r5, lsl #16 │ │ │ │ - strbvc pc, [r0, #-586]! @ 0xfffffdb6 @ │ │ │ │ + ldrbeq pc, [r0, #-1610]! @ 0xfffff9b6 @ │ │ │ │ ldreq pc, [r0, #-704]! @ 0xfffffd40 │ │ │ │ - strbne pc, [r0], #-590 @ 0xfffffdb2 @ │ │ │ │ + ldrbcs pc, [r0], #-590 @ 0xfffffdb2 @ │ │ │ │ ldrteq pc, [r3], #-704 @ 0xfffffd40 @ │ │ │ │ strls r9, [r0], #-1281 @ 0xfffffaff │ │ │ │ @ instruction: 0xf85cf197 │ │ │ │ stmdage r5, {r0, r3, r6, r9, sl, lr} │ │ │ │ - blx 0x1f5eb68 │ │ │ │ + blx 0x1f5ec68 │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf185a805 │ │ │ │ movtcs lr, #3720 @ 0xe88 │ │ │ │ andcs r4, r1, #26214400 @ 0x1900000 │ │ │ │ stmib sp, {r0, r2, fp, sp, pc}^ │ │ │ │ strls r5, [r0], #-1537 @ 0xfffff9ff │ │ │ │ @ instruction: 0xf84af197 │ │ │ │ stmdage r5, {r0, r6, r9, sl, lr} │ │ │ │ - blx 0x1adeb8c │ │ │ │ + blx 0x1adec8c │ │ │ │ stmdale r7!, {r0, r1, r2, r3, r4, r8, r9, sl, fp, sp} │ │ │ │ - msreq CPSR_f, #70254592 @ 0x4300000 │ │ │ │ + teqpne r8, #70254592 @ p-variant is OBSOLETE @ 0x4300000 │ │ │ │ teqpeq r5, #192, 4 @ p-variant is OBSOLETE │ │ │ │ orreq lr, r7, #3072 @ 0xc00 │ │ │ │ - subcc pc, r4, r2, asr #4 │ │ │ │ + subsmi pc, r4, r2, asr #4 │ │ │ │ eorseq pc, r3, r0, asr #5 │ │ │ │ rscne pc, r0, #13828096 @ 0xd30000 │ │ │ │ - blx 0x16debac │ │ │ │ - orreq pc, r8, pc, asr #4 │ │ │ │ + blx 0x16decac │ │ │ │ + orrsne pc, r8, pc, asr #4 │ │ │ │ teqpeq r0, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ - subcc pc, r4, r2, asr #4 │ │ │ │ + subsmi pc, r4, r2, asr #4 │ │ │ │ eorseq pc, r3, r0, asr #5 │ │ │ │ - blx 0x145ebc0 │ │ │ │ + blx 0x145ecc0 │ │ │ │ ldmdavs sl, {r2, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xf64cd110 │ │ │ │ - vshr.s64 , q2, #64 │ │ │ │ + vmla.i d22, d16, d0[5] │ │ │ │ andslt r0, r7, pc, lsr #32 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ - blt 0x105ebe0 │ │ │ │ - vmin.s8 d20, d3, d25 │ │ │ │ - vshr.s64 d23, d16, #64 │ │ │ │ + blt 0x105ece0 │ │ │ │ + @ instruction: 0xf6434639 │ │ │ │ + vmla.i d16, d16, d0[0] │ │ │ │ @ instruction: 0xf0470033 │ │ │ │ @ instruction: 0xe7ddfa35 │ │ │ │ @ instruction: 0xf87cf197 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec79ce4 │ │ │ │ + bl 0xfec79de4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ umullslt r0, r7, r0, pc @ │ │ │ │ - blmi 0xf34364 │ │ │ │ - addpl pc, r8, ip, asr #4 │ │ │ │ + blmi 0xf34464 │ │ │ │ + addsvs pc, r8, ip, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ ldrmi r6, [r7], -r9, asr #16 │ │ │ │ tstls r5, #1769472 @ 0x1b0000 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xf0479e1c │ │ │ │ subcs pc, r0, #102400 @ 0x19000 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - strtvs pc, [r8], #588 @ 0x24c │ │ │ │ - strteq pc, [pc], #-704 @ 0x122b18 │ │ │ │ + ldrtvc pc, [r8], #588 @ 0x24c @ │ │ │ │ + strteq pc, [pc], #-704 @ 0x122c18 │ │ │ │ cdp 1, 2, cr15, cr4, cr5, {4} │ │ │ │ andcs r2, r1, #64, 6 │ │ │ │ stmdage r5, {r0, r3, r4, r9, sl, lr} │ │ │ │ - vshl.s8 d25, d2, d10 │ │ │ │ - vqdmulh.s d23, d0, d0[4] │ │ │ │ + @ instruction: 0xf64a9402 │ │ │ │ + vmvn.i32 q8, #255 @ 0x000000ff │ │ │ │ @ instruction: 0xf8cd0c30 │ │ │ │ vhadd.s8 d28, d14, d4 │ │ │ │ - vqdmulh.s d17, d0, d0[0] │ │ │ │ + vmov.i32 q9, #255 @ 0x000000ff │ │ │ │ @ instruction: 0xf8cd0c33 │ │ │ │ @ instruction: 0xf196c000 │ │ │ │ @ instruction: 0x4639ffdd │ │ │ │ @ instruction: 0xf047a805 │ │ │ │ - bllt 0x4a1330 │ │ │ │ - rsceq pc, r4, ip, asr #12 │ │ │ │ + bllt 0x4a1430 │ │ │ │ + rscsne pc, r4, ip, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf0474621 │ │ │ │ - bllt 0x8e1320 │ │ │ │ - orreq pc, r8, pc, asr #4 │ │ │ │ + bllt 0x8e1420 │ │ │ │ + orrsne pc, r8, pc, asr #4 │ │ │ │ teqpeq r0, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ - rsceq pc, r4, ip, asr #12 │ │ │ │ + rscsne pc, r4, ip, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf9e6f047 │ │ │ │ ldmdavs sl, {r0, r1, r2, r4, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xf64cd126 │ │ │ │ - vshr.s64 , q2, #64 │ │ │ │ + vmla.i d22, d16, d0[5] │ │ │ │ andslt r0, r7, pc, lsr #32 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ ldmiblt r6, {r0, r1, r2, r6, ip, sp, lr, pc}^ │ │ │ │ - rsceq pc, ip, ip, asr #12 │ │ │ │ + rscsne pc, ip, ip, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ strtmi r4, [r9], -r2, lsr #12 │ │ │ │ @ instruction: 0xf9cef047 │ │ │ │ sbcsle r2, fp, r0, lsl #28 │ │ │ │ ldrtmi r2, [r1], -r1, lsl #6 │ │ │ │ ldrmi r2, [r8], -r4, lsl #4 │ │ │ │ mrc2 0, 4, pc, cr10, cr8, {0} │ │ │ │ tstlt r0, r1, lsl #12 │ │ │ │ vadd.i8 d22, d15, d1 │ │ │ │ - vsubl.s8 q8, d16, d8 │ │ │ │ + vrshr.s64 d17, d8, #64 │ │ │ │ @ instruction: 0xf64c0230 │ │ │ │ - vmov.i32 d18, #12 @ 0x0000000c │ │ │ │ + vaddl.s8 , d0, d28 │ │ │ │ @ instruction: 0xf047002f │ │ │ │ @ instruction: 0xe7d1f9b9 │ │ │ │ @ instruction: 0xf800f197 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec79ddc │ │ │ │ + bl 0xfec79edc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0f90 │ │ │ │ movwcs ip, #4308 @ 0x10d4 │ │ │ │ @ instruction: 0x4604b097 │ │ │ │ ldrmi r2, [r8], -r4, lsl #4 │ │ │ │ @ instruction: 0xf8dc460d │ │ │ │ @ instruction: 0xf8cdc000 │ │ │ │ @@ -281083,151 +281149,151 @@ │ │ │ │ stmdavs r3, {r3, r8, ip, sp, pc} │ │ │ │ movwcs r4, #5663 @ 0x161f │ │ │ │ stmiane r9!, {r2, r9, sp} │ │ │ │ @ instruction: 0xf0184618 │ │ │ │ strmi pc, [r6], -r7, ror #28 │ │ │ │ stmdavs r3, {r3, r8, ip, sp, pc} │ │ │ │ @ instruction: 0x4621461e │ │ │ │ - addpl pc, r8, ip, asr #4 │ │ │ │ + addsvs pc, r8, ip, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - strbvc pc, [r0, #-586]! @ 0xfffffdb6 @ │ │ │ │ + ldrbeq pc, [r0, #-1610]! @ 0xfffff9b6 @ │ │ │ │ ldreq pc, [r0, #-704]! @ 0xfffffd40 │ │ │ │ @ instruction: 0xf984f047 │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ vadd.i8 d26, d14, d5 │ │ │ │ - vmls.i d17, d0, d0[0] │ │ │ │ + vmov.i32 q9, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf1850433 │ │ │ │ vmla.f32 d30, d28, d0 │ │ │ │ - vsubw.s8 q11, q8, d24 │ │ │ │ + vrsra.s64 d23, d24, #64 │ │ │ │ stmib sp, {r0, r1, r2, r3, r5, r8, r9}^ │ │ │ │ movtcs r5, #769 @ 0x301 │ │ │ │ andcs r4, r1, #26214400 @ 0x1900000 │ │ │ │ strls sl, [r0], #-2053 @ 0xfffff7fb │ │ │ │ @ instruction: 0xff4ef196 │ │ │ │ stmdage r5, {r0, r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf96af047 │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf185a805 │ │ │ │ movtcs lr, #3450 @ 0xd7a │ │ │ │ stmdage r5, {r0, r3, r4, r9, sl, lr} │ │ │ │ - addeq pc, r8, #-268435452 @ 0xf0000004 │ │ │ │ + addsne pc, r8, #-268435452 @ 0xf0000004 │ │ │ │ eorseq pc, r0, #192, 4 │ │ │ │ andls r9, r2, #4194304 @ 0x400000 │ │ │ │ strls r2, [r0], #-513 @ 0xfffffdff │ │ │ │ @ instruction: 0xff38f196 │ │ │ │ stmdage r5, {r0, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf954f047 │ │ │ │ ldmdavs sl, {r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xf64cd108 │ │ │ │ - vshr.s64 , q2, #64 │ │ │ │ + vmla.i d22, d16, d0[5] │ │ │ │ andslt r0, r7, pc, lsr #32 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ stmdblt r4, {r0, r1, r2, r6, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xff8cf196 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0088f8cc │ │ │ │ @ instruction: 0x4698b097 │ │ │ │ vpadd.i8 d20, d12, d23 │ │ │ │ - vaddl.s8 , d16, d8 │ │ │ │ + vshr.s64 d22, d8, #64 │ │ │ │ stmdavs r9, {r0, r1, r2, r3, r5}^ │ │ │ │ ldmdavs fp, {r0, r4, r7, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9315 │ │ │ │ cdpls 3, 1, cr0, cr14, cr0, {0} │ │ │ │ - strvs pc, [r8, #588]! @ 0x24c │ │ │ │ - streq pc, [pc, #-704]! @ 0x122a30 │ │ │ │ + ldrvc pc, [r8, #588]! @ 0x24c │ │ │ │ + streq pc, [pc, #-704]! @ 0x122b30 │ │ │ │ @ instruction: 0xf0479f20 │ │ │ │ subcs pc, r0, #573440 @ 0x8c000 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ ldc 1, cr15, [r2, #-532]! @ 0xfffffdec │ │ │ │ ldrmi r2, [r9], -r0, asr #6 │ │ │ │ strls r2, [r2, #-513] @ 0xfffffdff │ │ │ │ - vadd.i8 d26, d10, d5 │ │ │ │ - vmls.i d23, d0, d0[4] │ │ │ │ + @ instruction: 0xf64aa805 │ │ │ │ + vmvn.i32 q8, #0 @ 0x00000000 │ │ │ │ strls r0, [r1], #-1072 @ 0xfffffbd0 │ │ │ │ - strbne pc, [r0], #-590 @ 0xfffffdb2 @ │ │ │ │ + ldrbcs pc, [r0], #-590 @ 0xfffffdb2 @ │ │ │ │ ldrteq pc, [r3], #-704 @ 0xfffffd40 @ │ │ │ │ @ instruction: 0xf1969400 │ │ │ │ strbmi pc, [r9], -sp, ror #29 @ │ │ │ │ @ instruction: 0xf047a805 │ │ │ │ stmdami r2!, {r0, r3, r8, fp, ip, sp, lr, pc} │ │ │ │ andcs r4, r0, #68157440 @ 0x4100000 │ │ │ │ - blx 0xfe3e0d2c │ │ │ │ + blx 0xfe3e0e2c │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf185a805 │ │ │ │ movtcs lr, #3348 @ 0xd14 │ │ │ │ andcs r4, r1, #26214400 @ 0x1900000 │ │ │ │ stmdage r5, {r1, r8, sl, ip, pc} │ │ │ │ - ldrcs pc, [r4, #-1612] @ 0xfffff9b4 │ │ │ │ - streq pc, [pc, #-704]! @ 0x122a90 │ │ │ │ + strcc pc, [r4, #-1612]! @ 0xfffff9b4 │ │ │ │ + streq pc, [pc, #-704]! @ 0x122b90 │ │ │ │ strmi lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mrc2 1, 6, pc, cr2, cr6, {4} │ │ │ │ stmdage r5, {r0, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf8eef047 │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf185a805 │ │ │ │ movtcs lr, #3326 @ 0xcfe │ │ │ │ stmdage r5, {r0, r3, r4, r9, sl, lr} │ │ │ │ - addeq pc, r8, #-268435452 @ 0xf0000004 │ │ │ │ + addsne pc, r8, #-268435452 @ 0xf0000004 │ │ │ │ eorseq pc, r0, #192, 4 │ │ │ │ andls r9, r2, #4194304 @ 0x400000 │ │ │ │ strls r2, [r0], #-513 @ 0xfffffdff │ │ │ │ mrc2 1, 5, pc, cr12, cr6, {4} │ │ │ │ stmdage r5, {r0, r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf8d8f047 │ │ │ │ ldmdavs sl, {r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xf64cd108 │ │ │ │ - vshr.s64 , q2, #64 │ │ │ │ + vmla.i d22, d16, d0[5] │ │ │ │ andslt r0, r7, pc, lsr #32 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ stmialt r8, {r0, r1, r2, r6, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xff10f196 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r3, r5, r4, lsr #24 │ │ │ │ + eorseq r3, r5, r4, lsr sp │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0088f8cc │ │ │ │ @ instruction: 0xf500b096 │ │ │ │ @ instruction: 0x46983098 │ │ │ │ ldrmi r4, [r1], r2, asr #22 │ │ │ │ ldmdavs fp, {r0, r3, r6, fp, sp, lr} │ │ │ │ @ instruction: 0xf04f9315 │ │ │ │ @ instruction: 0xf8900300 │ │ │ │ ldmib sp, {r8, r9, sp}^ │ │ │ │ vaba.s8 d19, d12, d15 │ │ │ │ - vaddl.s8 , d16, d8 │ │ │ │ + vshr.s64 d22, d8, #64 │ │ │ │ @ instruction: 0xf8dd002f │ │ │ │ - bcs 0x14afd4 │ │ │ │ + bcs 0x14b0d4 │ │ │ │ ldrmi fp, [pc], -r8, lsl #30 │ │ │ │ @ instruction: 0xf8a0f047 │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ vadd.i8 d26, d12, d5 │ │ │ │ - vabal.s8 q11, d16, d24 │ │ │ │ + vshl.s64 d23, d24, #0 │ │ │ │ @ instruction: 0xf185052f │ │ │ │ movtcs lr, #3244 @ 0xcac │ │ │ │ ldrmi r2, [r9], -r1, lsl #4 │ │ │ │ strls sl, [r2, #-2053] @ 0xfffff7fb │ │ │ │ - strbtvc pc, [r0], -sl, asr #4 @ │ │ │ │ + ldrbteq pc, [r0], -sl, asr #12 @ │ │ │ │ ldrteq pc, [r0], -r0, asr #5 @ │ │ │ │ - strbne pc, [r0], #-590 @ 0xfffffdb2 @ │ │ │ │ + ldrbcs pc, [r0], #-590 @ 0xfffffdb2 @ │ │ │ │ ldrteq pc, [r3], #-704 @ 0xfffffd40 @ │ │ │ │ strls r9, [r0], #-1537 @ 0xfffff9ff │ │ │ │ mcr2 1, 3, pc, cr6, cr6, {4} @ │ │ │ │ stmdage r5, {r0, r3, r6, r9, sl, lr} │ │ │ │ @ instruction: 0xf882f047 │ │ │ │ svceq 0x0000f1b8 │ │ │ │ @ instruction: 0xf64cd142 │ │ │ │ - vmla.i d16, d16, d0[5] │ │ │ │ + vshr.s64 , q10, #64 │ │ │ │ strtmi r0, [r9], -pc, lsr #32 │ │ │ │ @ instruction: 0xf878f047 │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf185a805 │ │ │ │ movtcs lr, #3208 @ 0xc88 │ │ │ │ andcs r4, r1, #26214400 @ 0x1900000 │ │ │ │ stmib sp, {r0, r2, fp, sp, pc}^ │ │ │ │ @@ -281235,145 +281301,145 @@ │ │ │ │ mcr2 1, 2, pc, cr10, cr6, {4} @ │ │ │ │ stmdage r5, {r0, r4, r6, r9, sl, lr} │ │ │ │ @ instruction: 0xf866f047 │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf185a805 │ │ │ │ movtcs lr, #3190 @ 0xc76 │ │ │ │ stmdage r5, {r0, r9, sp} │ │ │ │ - orreq pc, r8, pc, asr #4 │ │ │ │ + orrsne pc, r8, pc, asr #4 │ │ │ │ teqpeq r0, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ tstls r2, r0, lsl #8 │ │ │ │ - tstpcs r4, ip, asr #12 @ p-variant is OBSOLETE │ │ │ │ + msrcc R12_usr, ip │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ ldrmi r9, [r9], -r1, lsl #2 │ │ │ │ mrc2 1, 1, pc, cr0, cr6, {4} │ │ │ │ stmdage r5, {r0, r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf84cf047 │ │ │ │ ldmdavs sl, {r0, r2, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xf64cd111 │ │ │ │ - vshr.s64 , q2, #64 │ │ │ │ + vmla.i d22, d16, d0[5] │ │ │ │ andslt r0, r6, pc, lsr #32 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ ldmdalt ip!, {r0, r1, r2, r6, ip, sp, lr, pc} │ │ │ │ strtmi r4, [sl], -r1, asr #12 │ │ │ │ - rsceq pc, ip, ip, asr #12 │ │ │ │ + rscsne pc, ip, ip, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf834f047 │ │ │ │ @ instruction: 0xf196e7ba │ │ │ │ svclt 0x0000fe7b │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0088f8cc │ │ │ │ @ instruction: 0x4698b098 │ │ │ │ ldrmi r4, [r4], -r7, asr #22 │ │ │ │ vadd.i8 q11, q6, │ │ │ │ - vaddl.s8 , d16, d8 │ │ │ │ - bls 0x922fc0 │ │ │ │ + vshr.s64 d22, d8, #64 │ │ │ │ + bls 0x9230c0 │ │ │ │ tstls r7, #1769472 @ 0x1b0000 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ ldmib sp, {r0, r2, r9, ip, pc}^ │ │ │ │ @ instruction: 0xf047671e │ │ │ │ @ instruction: 0x4621f813 │ │ │ │ @ instruction: 0xf6432200 │ │ │ │ - vaddl.s8 q8, d0, d24 │ │ │ │ + vmvn.i32 d17, #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf7fe0035 │ │ │ │ subcs pc, r0, #2375680 @ 0x244000 │ │ │ │ stmdage r7, {r8, sp} │ │ │ │ ldc 1, cr15, [sl], {133} @ 0x85 │ │ │ │ ldrmi r2, [r9], -r0, asr #6 │ │ │ │ stmdage r7, {r0, r9, sp} │ │ │ │ - strvs pc, [r8, #588]! @ 0x24c │ │ │ │ - streq pc, [pc, #-704]! @ 0x122c80 │ │ │ │ - strtcs pc, [r4], #-1612 @ 0xfffff9b4 │ │ │ │ - strteq pc, [pc], #-704 @ 0x122f48 │ │ │ │ + ldrvc pc, [r8, #588]! @ 0x24c │ │ │ │ + streq pc, [pc, #-704]! @ 0x122d80 │ │ │ │ + ldrtcc pc, [r4], #-1612 @ 0xfffff9b4 @ │ │ │ │ + strteq pc, [pc], #-704 @ 0x123048 │ │ │ │ strls r9, [r1], #-1282 @ 0xfffffafe │ │ │ │ - strbne pc, [r0], #-590 @ 0xfffffdb2 @ │ │ │ │ + ldrbcs pc, [r0], #-590 @ 0xfffffdb2 @ │ │ │ │ ldrteq pc, [r3], #-704 @ 0xfffffd40 @ │ │ │ │ @ instruction: 0xf1969400 │ │ │ │ @ instruction: 0x4641fdd1 │ │ │ │ @ instruction: 0xf046a807 │ │ │ │ subcs pc, r0, #948 @ 0x3b4 │ │ │ │ stmdage r7, {r8, sp} │ │ │ │ - bl 0x5f580 │ │ │ │ + bl 0x5f680 │ │ │ │ ldrmi r2, [r9], -r0, asr #6 │ │ │ │ stmdage r7, {r0, r9, sp} │ │ │ │ strls r9, [r0], #-1282 @ 0xfffffafe │ │ │ │ - ldccs 6, cr15, [r8], #-304 @ 0xfffffed0 │ │ │ │ - stceq 2, cr15, [pc], #-768 @ 0x122c80 │ │ │ │ + mcrrcc 6, 4, pc, r8, cr12 @ │ │ │ │ + stceq 2, cr15, [pc], #-768 @ 0x122d80 │ │ │ │ andgt pc, r4, sp, asr #17 │ │ │ │ ldc2 1, cr15, [sl, #600]! @ 0x258 │ │ │ │ stmdage r7, {r0, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xffd6f046 │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf185a807 │ │ │ │ @ instruction: 0xf64cebe6 │ │ │ │ - vorr.i32 q9, #0 @ 0x00000000 │ │ │ │ + vqdmlal.s , d0, d0[4] │ │ │ │ stmib sp, {r0, r1, r2, r3, r5, r8, r9}^ │ │ │ │ movtcs r4, #768 @ 0x300 │ │ │ │ ldrmi r2, [r9], -r1, lsl #4 │ │ │ │ strls sl, [r2, #-2055] @ 0xfffff7f9 │ │ │ │ stc2 1, cr15, [r4, #600]! @ 0x258 │ │ │ │ stmdage r7, {r0, r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xffc0f046 │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf185a807 │ │ │ │ movtcs lr, #3024 @ 0xbd0 │ │ │ │ stmdage r7, {r0, r9, sp} │ │ │ │ - orreq pc, r8, pc, asr #4 │ │ │ │ + orrsne pc, r8, pc, asr #4 │ │ │ │ teqpeq r0, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ tstls r2, r0, lsl #8 │ │ │ │ - cmppcs ip, ip, asr #12 @ p-variant is OBSOLETE │ │ │ │ + msrcc (UNDEF: 108), ip │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ ldrmi r9, [r9], -r1, lsl #2 │ │ │ │ stc2 1, cr15, [sl, #600] @ 0x258 │ │ │ │ stmdage r7, {r0, r2, r8, fp, ip, pc} │ │ │ │ @ instruction: 0xffa6f046 │ │ │ │ ldmdavs sl, {r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r7, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xf64cd108 │ │ │ │ - vshr.s64 , q2, #64 │ │ │ │ + vmla.i d22, d16, d0[5] │ │ │ │ andslt r0, r8, pc, lsr #32 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ svclt 0x0096f046 │ │ │ │ ldc2l 1, cr15, [lr, #600] @ 0x258 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0080f8cc │ │ │ │ @ instruction: 0x4699b099 │ │ │ │ ldrmi r4, [r6], -r8, asr #22 │ │ │ │ vadd.i8 q11, q6, │ │ │ │ - vaddhn.i16 d22, q8, q12 │ │ │ │ + @ instruction: 0xf2c074b8 │ │ │ │ stmdals r0!, {r0, r1, r2, r3, r5, sl} │ │ │ │ vhadd.s8 d25, d12, d5 │ │ │ │ - vaddl.s8 , d16, d8 │ │ │ │ + vshr.s64 d22, d8, #64 │ │ │ │ @ instruction: 0xf8dd002f │ │ │ │ ldmdavs fp, {r2, r7, pc} │ │ │ │ @ instruction: 0xf04f9317 │ │ │ │ svcls 0x00220300 │ │ │ │ @ instruction: 0xff72f046 │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf185a807 │ │ │ │ movtcs lr, #2946 @ 0xb82 │ │ │ │ andcs r4, r1, #26214400 @ 0x1900000 │ │ │ │ strls sl, [r2], #-2055 @ 0xfffff7f9 │ │ │ │ - strbvc pc, [r0, #-586]! @ 0xfffffdb6 @ │ │ │ │ + ldrbeq pc, [r0, #-1610]! @ 0xfffff9b6 @ │ │ │ │ ldreq pc, [r0, #-704]! @ 0xfffffd40 │ │ │ │ vrshl.s8 d25, d1, d14 │ │ │ │ - vmls.f d17, d0, d0[0] │ │ │ │ + vorr.i32 q9, #0 @ 0x00000000 │ │ │ │ strls r0, [r0, #-1331] @ 0xfffffacd │ │ │ │ ldc2 1, cr15, [ip, #-600]! @ 0xfffffda8 │ │ │ │ stmdage r7, {r0, r4, r5, r9, sl, lr} │ │ │ │ - ldrne pc, [r0], r7, asr #12 │ │ │ │ + strtcs pc, [r0], r7, asr #12 │ │ │ │ ldrteq pc, [r3], -r0, asr #5 @ │ │ │ │ @ instruction: 0xff54f046 │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf185a807 │ │ │ │ movtcs lr, #2916 @ 0xb64 │ │ │ │ andcs r4, r1, #26214400 @ 0x1900000 │ │ │ │ strls sl, [r2], #-2055 @ 0xfffff7f9 │ │ │ │ @@ -281388,317 +281454,317 @@ │ │ │ │ stmib sp, {r0, r1, r2, fp, sp, pc}^ │ │ │ │ strls r5, [r2], #-1536 @ 0xfffffa00 │ │ │ │ ldc2 1, cr15, [r4, #-600] @ 0xfffffda8 │ │ │ │ stmdage r7, {r0, r2, r8, fp, ip, pc} │ │ │ │ @ instruction: 0xff30f046 │ │ │ │ svceq 0x0000f1b8 │ │ │ │ @ instruction: 0xf64cd12b │ │ │ │ - vmla.i d16, d16, d0[5] │ │ │ │ + vshr.s64 , q10, #64 │ │ │ │ strtmi r0, [r1], -pc, lsr #32 │ │ │ │ @ instruction: 0xff26f046 │ │ │ │ vmax.f32 d18, d2, d2 │ │ │ │ - vmla.i d19, d0, d0[1] │ │ │ │ + vmov.i32 q10, #4 @ 0x00000004 │ │ │ │ svclt 0x009d0033 │ │ │ │ - msreq CPSR_f, #70254592 @ 0x4300000 │ │ │ │ + teqpne r8, #70254592 @ p-variant is OBSOLETE @ 0x4300000 │ │ │ │ teqpeq r5, #192, 4 @ p-variant is OBSOLETE │ │ │ │ orreq lr, r7, #3072 @ 0xc00 │ │ │ │ - cmnpcs r0, ip, asr #12 @ p-variant is OBSOLETE │ │ │ │ + orrcc pc, r0, ip, asr #12 │ │ │ │ @ instruction: 0xf2c0bf8c │ │ │ │ @ instruction: 0xf8d3012f │ │ │ │ @ instruction: 0xf0461450 │ │ │ │ - blmi 0x4a2d60 │ │ │ │ - blls 0x6fd188 │ │ │ │ + blmi 0x4a2e60 │ │ │ │ + blls 0x6fd288 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle r1, r0, lsl #6 │ │ │ │ - sbcspl pc, r4, ip, asr #12 │ │ │ │ + rscvs pc, r4, ip, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ pop {r0, r3, r4, ip, sp, pc} │ │ │ │ @ instruction: 0xf04643f0 │ │ │ │ strtmi fp, [r2], -r1, lsl #30 │ │ │ │ @ instruction: 0xf64c4641 │ │ │ │ - vmla.i d16, d16, d0[7] │ │ │ │ + vshr.s64 , q14, #64 │ │ │ │ @ instruction: 0xf046002f │ │ │ │ @ instruction: 0xe7d1fef9 │ │ │ │ stc2l 1, cr15, [r0, #-600] @ 0xfffffda8 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec7a35c │ │ │ │ + bl 0xfec7a45c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldclmi 15, cr0, [r2, #-576] @ 0xfffffdc0 │ │ │ │ addslt r2, r7, r1, lsl #6 │ │ │ │ andcs r4, r4, #6291456 @ 0x600000 │ │ │ │ @ instruction: 0x460c4618 │ │ │ │ ldrls r6, [r5, #-2093] @ 0xfffff7d3 │ │ │ │ streq pc, [r0, #-79] @ 0xffffffb1 │ │ │ │ - blx 0xfee5f1de │ │ │ │ + blx 0xfee5f2de │ │ │ │ tstlt r8, r7, lsl #12 │ │ │ │ ldrmi r6, [pc], -r3, lsl #16 │ │ │ │ andcs r2, r4, #67108864 @ 0x4000000 │ │ │ │ ldrmi r1, [r8], -r1, lsr #17 │ │ │ │ - blx 0xfebdf1f2 │ │ │ │ + blx 0xfebdf2f2 │ │ │ │ tstpeq r8, r4, lsl #2 @ p-variant is OBSOLETE │ │ │ │ movwcs r4, #5637 @ 0x1605 │ │ │ │ suble r2, sp, r0, lsl #16 │ │ │ │ andcs r6, r4, #327680 @ 0x50000 │ │ │ │ @ instruction: 0xf0184618 │ │ │ │ @ instruction: 0x4604fb9f │ │ │ │ stmdavs r4!, {r8, ip, sp, pc} │ │ │ │ vmin.s8 d20, d12, d17 │ │ │ │ - vaddl.s8 , d16, d8 │ │ │ │ + vshr.s64 d22, d8, #64 │ │ │ │ vhadd.s8 d16, d12, d31 │ │ │ │ - vsubhn.i16 d22, q8, q12 │ │ │ │ + @ instruction: 0xf2c076b8 │ │ │ │ @ instruction: 0xf046062f │ │ │ │ subcs pc, r0, #3024 @ 0xbd0 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - b 0xff45f7e0 │ │ │ │ + b 0xff45f8e0 │ │ │ │ ldrmi r2, [r9], -r0, asr #6 │ │ │ │ stmdage r5, {r0, r9, sp} │ │ │ │ - vmax.s8 d25, d10, d2 │ │ │ │ - vqdmulh.s d23, d0, d0[4] │ │ │ │ + @ instruction: 0xf64a9602 │ │ │ │ + vmvn.i32 q8, #255 @ 0x000000ff │ │ │ │ @ instruction: 0xf8cd0c30 │ │ │ │ vhadd.s8 d28, d14, d4 │ │ │ │ - vqdmulh.s d17, d0, d0[0] │ │ │ │ + vmov.i32 q9, #255 @ 0x000000ff │ │ │ │ @ instruction: 0xf8cd0c33 │ │ │ │ @ instruction: 0xf196c000 │ │ │ │ ldrtmi pc, [r9], -r5, lsl #25 @ │ │ │ │ @ instruction: 0xf046a805 │ │ │ │ stccs 14, cr15, [r0, #-644] @ 0xfffffd7c │ │ │ │ @ instruction: 0xf64cd048 │ │ │ │ - vmla.i d16, d16, d0[7] │ │ │ │ + vshr.s64 , q14, #64 │ │ │ │ ldrtmi r0, [r2], -pc, lsr #32 │ │ │ │ @ instruction: 0xf0464629 │ │ │ │ andcs pc, r1, #2416 @ 0x970 │ │ │ │ strtmi r4, [r1], -r7, lsr #16 │ │ │ │ @ instruction: 0xf818f7fe │ │ │ │ ldmdavs sl, {r2, r5, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xf64cd13f │ │ │ │ - vshr.s64 , q2, #64 │ │ │ │ + vmla.i d22, d16, d0[5] │ │ │ │ andslt r0, r7, pc, lsr #32 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ cdplt 0, 8, cr15, cr2, cr6, {2} │ │ │ │ ldrmi r2, [r8], -r4, lsl #4 │ │ │ │ - blx 0x15df2a2 │ │ │ │ + blx 0x15df3a2 │ │ │ │ stmdacs r0, {r2, r9, sl, lr} │ │ │ │ @ instruction: 0x4631d1b1 │ │ │ │ - addpl pc, r8, ip, asr #4 │ │ │ │ + addsvs pc, r8, ip, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - strbvc pc, [r0, #-586]! @ 0xfffffdb6 @ │ │ │ │ + ldrbeq pc, [r0, #-1610]! @ 0xfffff9b6 @ │ │ │ │ ldreq pc, [r0, #-704]! @ 0xfffffd40 │ │ │ │ cdp2 0, 7, cr15, cr0, cr6, {2} │ │ │ │ strtmi r2, [r1], -r0, asr #4 │ │ │ │ @ instruction: 0xf185a805 │ │ │ │ movtcs lr, #2688 @ 0xa80 │ │ │ │ andcs r9, r1, #4194304 @ 0x400000 │ │ │ │ vadd.i8 d26, d12, d5 │ │ │ │ - vaddw.s8 q11, q8, d24 │ │ │ │ + vsra.s64 d23, d24, #64 │ │ │ │ vrhadd.s8 d16, d14, d31 │ │ │ │ - vmls.f d17, d0, d0[0] │ │ │ │ + vorr.i32 q9, #0 @ 0x00000000 │ │ │ │ tstls r2, r3, lsr r5 │ │ │ │ ldrmi r9, [r9], -r0, lsl #10 │ │ │ │ ldc2 1, cr15, [sl], #-600 @ 0xfffffda8 │ │ │ │ stmdage r5, {r0, r3, r4, r5, r9, sl, lr} │ │ │ │ cdp2 0, 5, cr15, cr6, cr6, {2} │ │ │ │ - @ instruction: 0x61a8f24c │ │ │ │ + @ instruction: 0x71b8f24c │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - rsceq pc, r4, ip, asr #12 │ │ │ │ + rscsne pc, r4, ip, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ cdp2 0, 4, cr15, cr12, cr6, {2} │ │ │ │ @ instruction: 0xf196e7b3 │ │ │ │ svclt 0x0000fc93 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r3, r5, r4, lsl #25 │ │ │ │ + mlaseq r5, r4, sp, r3 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0078f8cc │ │ │ │ @ instruction: 0x4699b099 │ │ │ │ ldrmi r4, [r2], lr, asr #22 │ │ │ │ vadd.i8 q11, q6, │ │ │ │ - vaddhn.i16 d22, q8, q12 │ │ │ │ - vshl.s8 d16, d31, d10 │ │ │ │ - vmlsl.s , d0, d0[4] │ │ │ │ + @ instruction: 0xf2c074b8 │ │ │ │ + @ instruction: 0xf64a042f │ │ │ │ + vmvn.i32 q8, #0 @ 0x00000000 │ │ │ │ vmin.s8 d16, d14, d16 │ │ │ │ - vmls.f d17, d0, d0[0] │ │ │ │ + vorr.i32 q9, #0 @ 0x00000000 │ │ │ │ ldmib sp, {r0, r1, r4, r5, r8, sl}^ │ │ │ │ andls fp, r5, r2, lsr #32 │ │ │ │ - addpl pc, r8, ip, asr #4 │ │ │ │ + addsvs pc, r8, ip, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ tstls r7, #1769472 @ 0x1b0000 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0x8724e9dd │ │ │ │ cdp2 0, 1, cr15, cr12, cr6, {2} │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf185a807 │ │ │ │ movtcs lr, #2604 @ 0xa2c │ │ │ │ andcs r4, r1, #26214400 @ 0x1900000 │ │ │ │ strls sl, [r2], #-2055 @ 0xfffff7f9 │ │ │ │ strls r9, [r0, #-1537] @ 0xfffff9ff │ │ │ │ - blx 0xffcdf97a │ │ │ │ + blx 0xffcdfa7a │ │ │ │ stmdage r7, {r0, r4, r6, r9, sl, lr} │ │ │ │ cdp2 0, 0, cr15, cr10, cr6, {2} │ │ │ │ svceq 0x0000f1b9 │ │ │ │ @ instruction: 0xf64cd15e │ │ │ │ - vmla.i d16, d16, d0[5] │ │ │ │ + vshr.s64 , q10, #64 │ │ │ │ strtmi r0, [r1], -pc, lsr #32 │ │ │ │ cdp2 0, 0, cr15, cr0, cr6, {2} │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf185a807 │ │ │ │ movtcs lr, #2576 @ 0xa10 │ │ │ │ ldrmi r2, [r9], -r1, lsl #4 │ │ │ │ stmib sp, {r0, r1, r2, fp, sp, pc}^ │ │ │ │ strls r6, [r0, #-1025] @ 0xfffffbff │ │ │ │ - blx 0xff5df9b2 │ │ │ │ + blx 0xff5dfab2 │ │ │ │ stmdage r7, {r0, r3, r4, r6, r9, sl, lr} │ │ │ │ stc2l 0, cr15, [lr, #280]! @ 0x118 │ │ │ │ stmdbls r5, {r0, r3, r5, fp, lr} │ │ │ │ @ instruction: 0xf7fd2200 │ │ │ │ @ instruction: 0xf1b8ff6f │ │ │ │ @ instruction: 0xd1240f00 │ │ │ │ - @ instruction: 0x61a8f24c │ │ │ │ + @ instruction: 0x71b8f24c │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - rsceq pc, r4, ip, asr #12 │ │ │ │ + rscsne pc, r4, ip, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ ldc2l 0, cr15, [ip, #280] @ 0x118 │ │ │ │ vpadd.i8 d27, d15, d23 │ │ │ │ - vaddw.s8 q8, q8, d8 │ │ │ │ + vsra.s64 d17, d8, #64 │ │ │ │ @ instruction: 0xf64c0130 │ │ │ │ - vmla.i d16, d16, d0[5] │ │ │ │ + vshr.s64 , q10, #64 │ │ │ │ @ instruction: 0xf046002f │ │ │ │ - blmi 0x7e2ae0 │ │ │ │ - blls 0x6fd408 │ │ │ │ + blmi 0x7e2be0 │ │ │ │ + blls 0x6fd508 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xd12a0300 │ │ │ │ - sbcspl pc, r4, ip, asr #12 │ │ │ │ + rscvs pc, r4, ip, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ pop {r0, r3, r4, ip, sp, pc} │ │ │ │ @ instruction: 0xf0464ff0 │ │ │ │ vadd.f32 , q14, │ │ │ │ - vsubl.s8 q11, d16, d24 │ │ │ │ + vrshr.s64 d23, d24, #64 │ │ │ │ @ instruction: 0xf64c022f │ │ │ │ - vmla.i d16, d16, d0[7] │ │ │ │ + vshr.s64 , q14, #64 │ │ │ │ strbmi r0, [r1], -pc, lsr #32 │ │ │ │ ldc2 0, cr15, [r6, #280]! @ 0x118 │ │ │ │ sbcsle r2, r8, r0, lsl #30 │ │ │ │ vmin.s8 d20, d15, d25 │ │ │ │ - vsubl.s8 q8, d16, d8 │ │ │ │ + vrshr.s64 d17, d8, #64 │ │ │ │ @ instruction: 0xf64c0230 │ │ │ │ - vmla.i d16, d16, d0[7] │ │ │ │ + vshr.s64 , q14, #64 │ │ │ │ @ instruction: 0xf046002f │ │ │ │ ldrb pc, [r6, r9, lsr #27] @ │ │ │ │ strtmi r4, [r2], -r9, asr #12 │ │ │ │ - rsceq pc, ip, ip, asr #12 │ │ │ │ + rscsne pc, ip, ip, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ stc2 0, cr15, [r0, #280]! @ 0x118 │ │ │ │ @ instruction: 0xf196e79e │ │ │ │ svclt 0x0000fbe7 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r3, r5, r4, lsl #25 │ │ │ │ + mlaseq r5, r4, sp, r3 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0080f8cc │ │ │ │ @ instruction: 0x461eb097 │ │ │ │ @ instruction: 0x46054b5c │ │ │ │ tstls r5, #1769472 @ 0x1b0000 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ umullcc pc, ip, sp, r8 @ │ │ │ │ - bls 0x95dba8 │ │ │ │ + bls 0x95dca8 │ │ │ │ ldrdlt pc, [r8], sp │ │ │ │ movwcs fp, #4491 @ 0x118b │ │ │ │ @ instruction: 0x46182218 │ │ │ │ - blx 0x155f4a4 │ │ │ │ + blx 0x155f5a4 │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ ldmib r0, {r4, r7, pc}^ │ │ │ │ ldmib r0, {r1, r8, r9, sp, lr}^ │ │ │ │ ldrmi r4, [r9], r0, lsl #14 │ │ │ │ ldrmi r6, [sl], r3, lsl #18 │ │ │ │ ldrmi r6, [fp], r3, asr #18 │ │ │ │ strmi lr, [ip], -r1 │ │ │ │ vmin.s8 d20, d12, d7 │ │ │ │ - vaddl.s8 , d16, d8 │ │ │ │ + vshr.s64 d22, d8, #64 │ │ │ │ stmdavs r9!, {r0, r1, r2, r3, r5}^ │ │ │ │ stc2l 0, cr15, [r6, #-280]! @ 0xfffffee8 │ │ │ │ rsble r2, pc, r0, lsl #24 │ │ │ │ - adcvs pc, r8, #76, 4 @ 0xc0000004 │ │ │ │ + adcsvc pc, r8, #76, 4 @ 0xc0000004 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - rsceq pc, ip, ip, asr #12 │ │ │ │ + rscsne pc, ip, ip, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf0464621 │ │ │ │ subcs pc, r0, #5696 @ 0x1640 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - stmiavs r8!, {r2, r3, r6, r9, ip, sp, lr, pc} │ │ │ │ + ldmvc r8!, {r2, r3, r6, r9, ip, sp, lr, pc} │ │ │ │ stmdaeq pc!, {r6, r7, r9, ip, sp, lr, pc} @ │ │ │ │ stmdb r4!, {r0, r2, r7, r8, ip, sp, lr, pc}^ │ │ │ │ andcs r2, r1, #64, 6 │ │ │ │ stmdage r5, {r0, r3, r4, r9, sl, lr} │ │ │ │ andhi pc, r8, sp, asr #17 │ │ │ │ - strbvc pc, [r0, #-586]! @ 0xfffffdb6 @ │ │ │ │ + ldrbeq pc, [r0, #-1610]! @ 0xfffff9b6 @ │ │ │ │ ldreq pc, [r0, #-704]! @ 0xfffffd40 │ │ │ │ - strbne pc, [r0], #-590 @ 0xfffffdb2 @ │ │ │ │ + ldrbcs pc, [r0], #-590 @ 0xfffffdb2 @ │ │ │ │ ldrteq pc, [r3], #-704 @ 0xfffffd40 @ │ │ │ │ strls r9, [r0], #-1281 @ 0xfffffaff │ │ │ │ - blx 0x8dfb1a │ │ │ │ + blx 0x8dfc1a │ │ │ │ stmdage r5, {r0, r3, r4, r5, r9, sl, lr} │ │ │ │ ldc2 0, cr15, [sl, #-280]! @ 0xfffffee8 │ │ │ │ @ instruction: 0x46314833 │ │ │ │ @ instruction: 0xf7fd2200 │ │ │ │ ldmdami r2!, {r0, r1, r3, r4, r5, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ andcs r4, r0, #76546048 @ 0x4900000 │ │ │ │ mrc2 7, 5, pc, cr6, cr13, {7} │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf185a805 │ │ │ │ movtcs lr, #2368 @ 0x940 │ │ │ │ andcs r4, r1, #26214400 @ 0x1900000 │ │ │ │ stmib sp, {r0, r2, fp, sp, pc}^ │ │ │ │ strls r5, [r0], #-2049 @ 0xfffff7ff │ │ │ │ - blx 0x1dfb52 │ │ │ │ + blx 0x1dfc52 │ │ │ │ stmdage r5, {r0, r4, r6, r9, sl, lr} │ │ │ │ ldc2 0, cr15, [lr, #-280] @ 0xfffffee8 │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf185a805 │ │ │ │ movtcs lr, #2350 @ 0x92e │ │ │ │ stmdage r5, {r0, r9, sp} │ │ │ │ - orreq pc, r8, pc, asr #4 │ │ │ │ + orrsne pc, r8, pc, asr #4 │ │ │ │ teqpeq r0, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ tstls r2, r0, lsl #8 │ │ │ │ - cmnppl r4, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ + orrvs pc, r4, ip, asr #4 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ ldrmi r9, [r9], -r1, lsl #2 │ │ │ │ - blx 0xffb5fb84 │ │ │ │ + blx 0xffb5fc84 │ │ │ │ stmdage r5, {r0, r3, r4, r6, r9, sl, lr} │ │ │ │ stc2 0, cr15, [r4, #-280] @ 0xfffffee8 │ │ │ │ ldmdavs sl, {r0, r1, r2, r4, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xf64cd125 │ │ │ │ - vshr.s64 , q2, #64 │ │ │ │ + vmla.i d22, d16, d0[5] │ │ │ │ andslt r0, r7, pc, lsr #32 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ ldcllt 0, cr15, [r4], #280 @ 0x118 │ │ │ │ - @ instruction: 0x61a8f24c │ │ │ │ + @ instruction: 0x71b8f24c │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - rsceq pc, r4, ip, asr #12 │ │ │ │ + rscsne pc, r4, ip, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ stc2l 0, cr15, [sl], #280 @ 0x118 │ │ │ │ - blmi 0x3dd3a8 │ │ │ │ - blls 0x67d5d8 │ │ │ │ + blmi 0x3dd4a8 │ │ │ │ + blls 0x67d6d8 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r7, lsl r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1968ff0 │ │ │ │ svclt 0x0000fb1f │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r3, r5, r4, asr #23 │ │ │ │ - eorseq r3, r5, ip, lsr #26 │ │ │ │ + ldrsbteq r3, [r5], -r4 │ │ │ │ + eorseq r3, r5, ip, lsr lr │ │ │ │ stcls 4, cr11, [r3], {16} │ │ │ │ ldrdgt lr, [r1], -sp │ │ │ │ stcls 4, cr9, [r4], {2} │ │ │ │ strmi r9, [r8], -r1 │ │ │ │ ldrmi r9, [r1], -r3, lsl #8 │ │ │ │ @ instruction: 0x4663461a │ │ │ │ stceq 0, cr15, [r1], {79} @ 0x4f │ │ │ │ @@ -281736,87 +281802,87 @@ │ │ │ │ tstlt r0, r6, lsl #12 │ │ │ │ movwcs r6, #6150 @ 0x1806 │ │ │ │ tstpeq ip, r7, lsl #2 @ p-variant is OBSOLETE │ │ │ │ ldrmi r2, [r8], -r4, lsl #4 │ │ │ │ @ instruction: 0xf94cf018 │ │ │ │ tstlt r0, r7, lsl #12 │ │ │ │ strbmi r6, [r1], -r7, lsl #16 │ │ │ │ - addpl pc, r8, ip, asr #4 │ │ │ │ + addsvs pc, r8, ip, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ stc2l 0, cr15, [lr], #-280 @ 0xfffffee8 │ │ │ │ @ instruction: 0xf7fe4620 │ │ │ │ vtst.8 , q6, │ │ │ │ - vaddl.s8 q11, d16, d24 │ │ │ │ + vshr.s64 d23, d24, #64 │ │ │ │ @ instruction: 0xf046002f │ │ │ │ strtmi pc, [r8], -r5, ror #24 │ │ │ │ mrc2 7, 4, pc, cr10, cr13, {7} │ │ │ │ - adcvs pc, r8, ip, asr #4 │ │ │ │ + adcsvc pc, r8, ip, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ mrrc2 0, 4, pc, ip, cr6 @ │ │ │ │ eorsle r2, fp, r1, lsl ip │ │ │ │ svclt 0x00082c02 │ │ │ │ eorsle r2, r7, sl, lsl #26 │ │ │ │ @ instruction: 0x46204631 │ │ │ │ @ instruction: 0xf894f7fe │ │ │ │ - adcvs pc, r8, ip, asr #4 │ │ │ │ + adcsvc pc, r8, ip, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ mcrr2 0, 4, pc, ip, cr6 @ │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf185a805 │ │ │ │ movtcs lr, #2140 @ 0x85c │ │ │ │ andcs r4, r1, #26214400 @ 0x1900000 │ │ │ │ - addeq pc, r8, pc, asr #4 │ │ │ │ + addsne pc, r8, pc, asr #4 │ │ │ │ eorseq pc, r0, r0, asr #5 │ │ │ │ - ldrbtvc pc, [r0], #586 @ 0x24a @ │ │ │ │ - strteq pc, [pc], #-704 @ 0x1236c4 │ │ │ │ + strne pc, [r0], #-1610 @ 0xfffff9b6 │ │ │ │ + strteq pc, [pc], #-704 @ 0x1237c4 │ │ │ │ stmdage r5, {r1, ip, pc} │ │ │ │ vshl.s8 d25, d1, d14 │ │ │ │ - vmls.i d17, d0, d0[0] │ │ │ │ + vmov.i32 q9, #0 @ 0x00000000 │ │ │ │ strls r0, [r0], #-1075 @ 0xfffffbcd │ │ │ │ - blx 0x5dfd30 │ │ │ │ + blx 0x5dfe30 │ │ │ │ stmdage r5, {r0, r3, r4, r5, r9, sl, lr} │ │ │ │ stc2 0, cr15, [lr], #-280 @ 0xfffffee8 │ │ │ │ ldmdavs sl, {r0, r4, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xf64cd119 │ │ │ │ - vshr.s64 , q2, #64 │ │ │ │ + vmla.i d22, d16, d0[5] │ │ │ │ andslt r0, r6, pc, lsr #32 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ ldclt 0, cr15, [lr], {70} @ 0x46 │ │ │ │ andle r2, r7, r3, lsl #28 │ │ │ │ - vmin.s8 d20, d10, d17 │ │ │ │ - vmla.i d23, d0, d0[4] │ │ │ │ + @ instruction: 0xf64a4631 │ │ │ │ + vmvn.i32 q8, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf0460030 │ │ │ │ bfi pc, r5, (invalid: 24:1) @ │ │ │ │ - sbceq pc, r4, ip, asr #12 │ │ │ │ + sbcsne pc, r4, ip, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ stc2 0, cr15, [lr], {70} @ 0x46 │ │ │ │ @ instruction: 0xf196e7ba │ │ │ │ svclt 0x0000fa55 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec7a934 │ │ │ │ + bl 0xfec7aa34 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ movwcs r0, #8184 @ 0x1ff8 │ │ │ │ strmi r4, [r4], -r1, lsl #12 │ │ │ │ ldrmi r2, [r8], -r8, lsl #4 │ │ │ │ @ instruction: 0xf8cef018 │ │ │ │ @ instruction: 0x4601b170 │ │ │ │ - orreq pc, r8, #-268435452 @ 0xf0000004 │ │ │ │ + orrsne pc, r8, #-268435452 @ 0xf0000004 │ │ │ │ teqpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - rsbscs pc, r8, ip, asr #12 │ │ │ │ + addcc pc, r8, ip, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ andne lr, r0, #3424256 @ 0x344000 │ │ │ │ - bllt 0xffbdf880 │ │ │ │ + bllt 0xffbdf980 │ │ │ │ vmax.s8 d20, d15, d17 │ │ │ │ - vsubl.s8 q8, d16, d8 │ │ │ │ + vrshr.s64 d17, d8, #64 │ │ │ │ @ instruction: 0xf64c0230 │ │ │ │ - vmla.i d16, d16, d0[7] │ │ │ │ + vshr.s64 , q14, #64 │ │ │ │ pop {r0, r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf0464010 │ │ │ │ svclt 0x0000bbdd │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0078f8cc │ │ │ │ @@ -281824,480 +281890,480 @@ │ │ │ │ @ instruction: 0x46984a5a │ │ │ │ ldmib sp, {r2, r4, r8, r9, sl, fp, sp}^ │ │ │ │ ldmdavs r2, {r2, r5, r8, r9, ip, sp, pc} │ │ │ │ @ instruction: 0xf04f9217 │ │ │ │ ldmib sp, {r9}^ │ │ │ │ movwls r9, #23074 @ 0x5a22 │ │ │ │ @ instruction: 0xf643d817 │ │ │ │ - vsubw.s8 q8, q0, d24 │ │ │ │ - bl 0x1e4490 │ │ │ │ + vbic.i32 d17, #2048 @ 0x00000800 │ │ │ │ + bl 0x1e4590 │ │ │ │ @ instruction: 0xf8d303c7 │ │ │ │ cmnlt r2, r0, ror #11 │ │ │ │ stmdavs r8, {r0, r1, r2, r3, r6, r8, fp, lr} │ │ │ │ submi r9, r8, r7, lsl r9 │ │ │ │ tstpeq r0, pc, asr #32 @ p-variant is OBSOLETE │ │ │ │ addshi pc, r6, r0, asr #32 │ │ │ │ ldrbeq pc, [ip, #2259] @ 0x8d3 @ │ │ │ │ andslt r4, r9, r1, asr #12 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ stmdavs r9, {r4, r8, r9, sl, lr}^ │ │ │ │ - addpl pc, r8, ip, asr #4 │ │ │ │ + addsvs pc, r8, ip, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - strtvs pc, [r8], ip, asr #4 │ │ │ │ + ldrtvc pc, [r8], ip, asr #4 @ │ │ │ │ strteq pc, [pc], -r0, asr #5 │ │ │ │ - blx 0xfe9df912 │ │ │ │ + blx 0xfe9dfa12 │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ - vadd.i8 d26, d10, d7 │ │ │ │ - vmls.f d23, d0, d0[4] │ │ │ │ + @ instruction: 0xf64aa807 │ │ │ │ + vbic.i32 q8, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf1840530 │ │ │ │ movtcs lr, #4014 @ 0xfae │ │ │ │ ldrmi r2, [r9], -r1, lsl #4 │ │ │ │ strls sl, [r2], -r7, lsl #16 │ │ │ │ - strbne pc, [r0], #-590 @ 0xfffffdb2 @ │ │ │ │ + ldrbcs pc, [r0], #-590 @ 0xfffffdb2 @ │ │ │ │ ldrteq pc, [r3], #-704 @ 0xfffffd40 @ │ │ │ │ strls r9, [r0], #-1281 @ 0xfffffaff │ │ │ │ @ instruction: 0xf96cf196 │ │ │ │ stmdage r7, {r0, r3, r4, r5, r9, sl, lr} │ │ │ │ - blx 0xfe35f946 │ │ │ │ + blx 0xfe35fa46 │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf184a807 │ │ │ │ movtcs lr, #3992 @ 0xf98 │ │ │ │ andcs r4, r1, #26214400 @ 0x1900000 │ │ │ │ stmib sp, {r0, r1, r2, fp, sp, pc}^ │ │ │ │ strls r5, [r0], #-1537 @ 0xfffff9ff │ │ │ │ @ instruction: 0xf95af196 │ │ │ │ stmdage r7, {r0, r6, r9, sl, lr} │ │ │ │ - blx 0x1edf96a │ │ │ │ + blx 0x1edfa6a │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf184a807 │ │ │ │ movtcs lr, #3974 @ 0xf86 │ │ │ │ andcs r4, r1, #26214400 @ 0x1900000 │ │ │ │ stmib sp, {r0, r1, r2, fp, sp, pc}^ │ │ │ │ strls r5, [r0], #-1537 @ 0xfffff9ff │ │ │ │ @ instruction: 0xf948f196 │ │ │ │ stmdage r7, {r0, r3, r6, r9, sl, lr} │ │ │ │ - blx 0x1a5f98e │ │ │ │ + blx 0x1a5fa8e │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf184a807 │ │ │ │ movtcs lr, #3956 @ 0xf74 │ │ │ │ andcs r4, r1, #26214400 @ 0x1900000 │ │ │ │ stmib sp, {r0, r1, r2, fp, sp, pc}^ │ │ │ │ strls r5, [r0], #-1537 @ 0xfffff9ff │ │ │ │ @ instruction: 0xf936f196 │ │ │ │ stmdage r7, {r0, r4, r6, r9, sl, lr} │ │ │ │ - blx 0x15df9b2 │ │ │ │ + blx 0x15dfab2 │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf184a807 │ │ │ │ movtcs lr, #3938 @ 0xf62 │ │ │ │ andcs r4, r1, #26214400 @ 0x1900000 │ │ │ │ stmib sp, {r0, r1, r2, fp, sp, pc}^ │ │ │ │ strls r5, [r0], #-1537 @ 0xfffff9ff │ │ │ │ @ instruction: 0xf924f196 │ │ │ │ stmdage r7, {r0, r3, r4, r6, r9, sl, lr} │ │ │ │ - blx 0x115f9d6 │ │ │ │ + blx 0x115fad6 │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf184a807 │ │ │ │ movtcs lr, #3920 @ 0xf50 │ │ │ │ andcs r4, r1, #26214400 @ 0x1900000 │ │ │ │ strls sl, [r2], -r7, lsl #16 │ │ │ │ strmi lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf912f196 │ │ │ │ stmdage r7, {r0, r2, r8, fp, ip, pc} │ │ │ │ - blx 0xcdf9fa │ │ │ │ + blx 0xcdfafa │ │ │ │ ldmdavs sl, {r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r7, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xf64cd108 │ │ │ │ - vshr.s64 , q2, #64 │ │ │ │ + vmla.i d22, d16, d0[5] │ │ │ │ andslt r0, r9, pc, lsr #32 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ - bllt 0x8dfa18 │ │ │ │ + bllt 0x8dfb18 │ │ │ │ @ instruction: 0xf966f196 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec7ab10 │ │ │ │ + bl 0xfec7ac10 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, q14, q12 │ │ │ │ - vaddl.s8 , d16, d8 │ │ │ │ + vshr.s64 d22, d8, #64 │ │ │ │ ldrmi r0, [r4], -pc, lsr #32 │ │ │ │ @ instruction: 0xf0466849 │ │ │ │ strtmi pc, [r0], -fp, lsl #22 │ │ │ │ @ instruction: 0xf892f018 │ │ │ │ @ instruction: 0x4601b190 │ │ │ │ - adcvs pc, r8, #76, 4 @ 0xc0000004 │ │ │ │ + adcsvc pc, r8, #76, 4 @ 0xc0000004 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - addcs pc, r4, ip, asr #12 │ │ │ │ + addscc pc, r4, ip, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - blx 0x5fa5c │ │ │ │ - sbcspl pc, r4, ip, asr #12 │ │ │ │ + blx 0x5fb5c │ │ │ │ + rscvs pc, r4, ip, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ - blt 0xffe5fa6c │ │ │ │ + blt 0xffe5fb6c │ │ │ │ vmul.i8 , q6, q2 │ │ │ │ - vaddw.s8 q11, q8, d24 │ │ │ │ + vsra.s64 d23, d24, #64 │ │ │ │ @ instruction: 0xf64c012f │ │ │ │ - vmla.i d16, d16, d0[5] │ │ │ │ + vshr.s64 , q10, #64 │ │ │ │ @ instruction: 0xf046002f │ │ │ │ strb pc, [fp, r9, ror #21]! @ │ │ │ │ vmax.s8 d20, d12, d17 │ │ │ │ - vsubl.s8 q11, d16, d24 │ │ │ │ + vrshr.s64 d23, d24, #64 │ │ │ │ @ instruction: 0xf64c022f │ │ │ │ - vmla.i d16, d16, d0[7] │ │ │ │ + vshr.s64 , q14, #64 │ │ │ │ @ instruction: 0xf046002f │ │ │ │ @ instruction: 0xe7dffadd │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec7ab8c │ │ │ │ + bl 0xfec7ac8c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, q14, q12 │ │ │ │ - vaddl.s8 , d16, d8 │ │ │ │ + vshr.s64 d22, d8, #64 │ │ │ │ ldrmi r0, [r4], -pc, lsr #32 │ │ │ │ @ instruction: 0xf0466849 │ │ │ │ strtmi pc, [r0], -sp, asr #21 │ │ │ │ @ instruction: 0xf854f018 │ │ │ │ @ instruction: 0x4601b190 │ │ │ │ - addeq pc, r8, #-268435452 @ 0xf0000004 │ │ │ │ + addsne pc, r8, #-268435452 @ 0xf0000004 │ │ │ │ eorseq pc, r0, #192, 4 │ │ │ │ - addcs pc, r4, ip, asr #12 │ │ │ │ + addscc pc, r4, ip, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - blx 0xff0dfad8 │ │ │ │ - sbcspl pc, r4, ip, asr #12 │ │ │ │ + blx 0xff0dfbd8 │ │ │ │ + rscvs pc, r4, ip, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ - blt 0xfeedfae8 │ │ │ │ + blt 0xfeedfbe8 │ │ │ │ vmul.i8 , , q2 │ │ │ │ - vaddw.s8 q8, q8, d8 │ │ │ │ + vsra.s64 d17, d8, #64 │ │ │ │ @ instruction: 0xf64c0130 │ │ │ │ - vmla.i d16, d16, d0[5] │ │ │ │ + vshr.s64 , q10, #64 │ │ │ │ @ instruction: 0xf046002f │ │ │ │ strb pc, [fp, fp, lsr #21]! @ │ │ │ │ vmax.s8 d20, d15, d17 │ │ │ │ - vsubl.s8 q8, d16, d8 │ │ │ │ + vrshr.s64 d17, d8, #64 │ │ │ │ @ instruction: 0xf64c0230 │ │ │ │ - vmla.i d16, d16, d0[7] │ │ │ │ + vshr.s64 , q14, #64 │ │ │ │ @ instruction: 0xf046002f │ │ │ │ bfc pc, #21, #11 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec7ac08 │ │ │ │ + bl 0xfec7ad08 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, q14, q12 │ │ │ │ - vaddl.s8 , d16, d8 │ │ │ │ + vshr.s64 d22, d8, #64 │ │ │ │ ldrmi r0, [r4], -pc, lsr #32 │ │ │ │ @ instruction: 0xf0466849 │ │ │ │ strtmi pc, [r0], -pc, lsl #21 │ │ │ │ @ instruction: 0xf816f018 │ │ │ │ @ instruction: 0x4601b190 │ │ │ │ - addeq pc, r8, #-268435452 @ 0xf0000004 │ │ │ │ + addsne pc, r8, #-268435452 @ 0xf0000004 │ │ │ │ eorseq pc, r0, #192, 4 │ │ │ │ - addcs pc, r4, ip, asr #12 │ │ │ │ + addscc pc, r4, ip, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - blx 0xfe15fb54 │ │ │ │ - sbcspl pc, r4, ip, asr #12 │ │ │ │ + blx 0xfe15fc54 │ │ │ │ + rscvs pc, r4, ip, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ - blt 0x1f5fb64 │ │ │ │ + blt 0x1f5fc64 │ │ │ │ vmul.i8 , , q2 │ │ │ │ - vaddw.s8 q8, q8, d8 │ │ │ │ + vsra.s64 d17, d8, #64 │ │ │ │ @ instruction: 0xf64c0130 │ │ │ │ - vmla.i d16, d16, d0[5] │ │ │ │ + vshr.s64 , q10, #64 │ │ │ │ @ instruction: 0xf046002f │ │ │ │ strb pc, [fp, sp, ror #20]! @ │ │ │ │ vmax.s8 d20, d15, d17 │ │ │ │ - vsubl.s8 q8, d16, d8 │ │ │ │ + vrshr.s64 d17, d8, #64 │ │ │ │ @ instruction: 0xf64c0230 │ │ │ │ - vmla.i d16, d16, d0[7] │ │ │ │ + vshr.s64 , q14, #64 │ │ │ │ @ instruction: 0xf046002f │ │ │ │ ldrb pc, [pc, r1, ror #20] @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec7ac84 │ │ │ │ + bl 0xfec7ad84 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, q14, q12 │ │ │ │ - vaddl.s8 , d16, d8 │ │ │ │ + vshr.s64 d22, d8, #64 │ │ │ │ ldrmi r0, [r4], -pc, lsr #32 │ │ │ │ @ instruction: 0xf0466849 │ │ │ │ @ instruction: 0x4620fa51 │ │ │ │ @ instruction: 0xffd8f017 │ │ │ │ @ instruction: 0x4601b190 │ │ │ │ - addeq pc, r8, #-268435452 @ 0xf0000004 │ │ │ │ + addsne pc, r8, #-268435452 @ 0xf0000004 │ │ │ │ eorseq pc, r0, #192, 4 │ │ │ │ - addcs pc, r4, ip, asr #12 │ │ │ │ + addscc pc, r4, ip, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - blx 0x11dfbd0 │ │ │ │ - sbcspl pc, r4, ip, asr #12 │ │ │ │ + blx 0x11dfcd0 │ │ │ │ + rscvs pc, r4, ip, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ - blt 0xfdfbe0 │ │ │ │ + blt 0xfdfce0 │ │ │ │ vmul.i8 , , q2 │ │ │ │ - vaddw.s8 q8, q8, d8 │ │ │ │ + vsra.s64 d17, d8, #64 │ │ │ │ @ instruction: 0xf64c0130 │ │ │ │ - vmla.i d16, d16, d0[5] │ │ │ │ + vshr.s64 , q10, #64 │ │ │ │ @ instruction: 0xf046002f │ │ │ │ strb pc, [fp, pc, lsr #20]! @ │ │ │ │ vmax.s8 d20, d15, d17 │ │ │ │ - vsubl.s8 q8, d16, d8 │ │ │ │ + vrshr.s64 d17, d8, #64 │ │ │ │ @ instruction: 0xf64c0230 │ │ │ │ - vmla.i d16, d16, d0[7] │ │ │ │ + vshr.s64 , q14, #64 │ │ │ │ @ instruction: 0xf046002f │ │ │ │ ldrb pc, [pc, r3, lsr #20] @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec7ad00 │ │ │ │ + bl 0xfec7ae00 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, q14, q12 │ │ │ │ - vaddl.s8 , d16, d8 │ │ │ │ + vshr.s64 d22, d8, #64 │ │ │ │ ldrmi r0, [r4], -pc, lsr #32 │ │ │ │ @ instruction: 0xf0466849 │ │ │ │ @ instruction: 0x4620fa13 │ │ │ │ @ instruction: 0xff9af017 │ │ │ │ @ instruction: 0x4601b190 │ │ │ │ - addeq pc, r8, #-268435452 @ 0xf0000004 │ │ │ │ + addsne pc, r8, #-268435452 @ 0xf0000004 │ │ │ │ eorseq pc, r0, #192, 4 │ │ │ │ - addcs pc, r4, ip, asr #12 │ │ │ │ + addscc pc, r4, ip, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - blx 0x25fc4c │ │ │ │ - sbcspl pc, r4, ip, asr #12 │ │ │ │ + blx 0x25fd4c │ │ │ │ + rscvs pc, r4, ip, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ ldmiblt ip!, {r1, r2, r6, ip, sp, lr, pc}^ │ │ │ │ vmul.i8 , , q2 │ │ │ │ - vaddw.s8 q8, q8, d8 │ │ │ │ + vsra.s64 d17, d8, #64 │ │ │ │ @ instruction: 0xf64c0130 │ │ │ │ - vmla.i d16, d16, d0[5] │ │ │ │ + vshr.s64 , q10, #64 │ │ │ │ @ instruction: 0xf046002f │ │ │ │ @ instruction: 0xe7ebf9f1 │ │ │ │ vmax.s8 d20, d15, d17 │ │ │ │ - vsubl.s8 q8, d16, d8 │ │ │ │ + vrshr.s64 d17, d8, #64 │ │ │ │ @ instruction: 0xf64c0230 │ │ │ │ - vmla.i d16, d16, d0[7] │ │ │ │ + vshr.s64 , q14, #64 │ │ │ │ @ instruction: 0xf046002f │ │ │ │ ldrb pc, [pc, r5, ror #19] @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec7ad7c │ │ │ │ + bl 0xfec7ae7c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, q14, q12 │ │ │ │ - vaddl.s8 , d16, d8 │ │ │ │ + vshr.s64 d22, d8, #64 │ │ │ │ ldrmi r0, [r4], -pc, lsr #32 │ │ │ │ @ instruction: 0xf0466849 │ │ │ │ @ instruction: 0x4620f9d5 │ │ │ │ @ instruction: 0xff5cf017 │ │ │ │ @ instruction: 0x4601b190 │ │ │ │ - addeq pc, r8, #-268435452 @ 0xf0000004 │ │ │ │ + addsne pc, r8, #-268435452 @ 0xf0000004 │ │ │ │ eorseq pc, r0, #192, 4 │ │ │ │ - addcs pc, r4, ip, asr #12 │ │ │ │ + addscc pc, r4, ip, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf9c6f046 │ │ │ │ - sbcspl pc, r4, ip, asr #12 │ │ │ │ + rscvs pc, r4, ip, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ ldmiblt lr!, {r1, r2, r6, ip, sp, lr, pc} │ │ │ │ vmul.i8 , , q2 │ │ │ │ - vaddw.s8 q8, q8, d8 │ │ │ │ + vsra.s64 d17, d8, #64 │ │ │ │ @ instruction: 0xf64c0130 │ │ │ │ - vmla.i d16, d16, d0[5] │ │ │ │ + vshr.s64 , q10, #64 │ │ │ │ @ instruction: 0xf046002f │ │ │ │ @ instruction: 0xe7ebf9b3 │ │ │ │ vmax.s8 d20, d15, d17 │ │ │ │ - vsubl.s8 q8, d16, d8 │ │ │ │ + vrshr.s64 d17, d8, #64 │ │ │ │ @ instruction: 0xf64c0230 │ │ │ │ - vmla.i d16, d16, d0[7] │ │ │ │ + vshr.s64 , q14, #64 │ │ │ │ @ instruction: 0xf046002f │ │ │ │ ldrb pc, [pc, r7, lsr #19] @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec7adf8 │ │ │ │ + bl 0xfec7aef8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, q14, q12 │ │ │ │ - vaddl.s8 , d16, d8 │ │ │ │ + vshr.s64 d22, d8, #64 │ │ │ │ ldrmi r0, [r4], -pc, lsr #32 │ │ │ │ @ instruction: 0xf0466849 │ │ │ │ @ instruction: 0x4620f997 │ │ │ │ @ instruction: 0xff1ef017 │ │ │ │ @ instruction: 0x4601b190 │ │ │ │ - addeq pc, r8, #-268435452 @ 0xf0000004 │ │ │ │ + addsne pc, r8, #-268435452 @ 0xf0000004 │ │ │ │ eorseq pc, r0, #192, 4 │ │ │ │ - addcs pc, r4, ip, asr #12 │ │ │ │ + addscc pc, r4, ip, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf988f046 │ │ │ │ - sbcspl pc, r4, ip, asr #12 │ │ │ │ + rscvs pc, r4, ip, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ stmiblt r0, {r1, r2, r6, ip, sp, lr, pc} │ │ │ │ vmul.i8 , , q2 │ │ │ │ - vaddw.s8 q8, q8, d8 │ │ │ │ + vsra.s64 d17, d8, #64 │ │ │ │ @ instruction: 0xf64c0130 │ │ │ │ - vmla.i d16, d16, d0[5] │ │ │ │ + vshr.s64 , q10, #64 │ │ │ │ @ instruction: 0xf046002f │ │ │ │ @ instruction: 0xe7ebf975 │ │ │ │ vmax.s8 d20, d15, d17 │ │ │ │ - vsubl.s8 q8, d16, d8 │ │ │ │ + vrshr.s64 d17, d8, #64 │ │ │ │ @ instruction: 0xf64c0230 │ │ │ │ - vmla.i d16, d16, d0[7] │ │ │ │ + vshr.s64 , q14, #64 │ │ │ │ @ instruction: 0xf046002f │ │ │ │ ldrb pc, [pc, r9, ror #18] @ │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0090f8cc │ │ │ │ @ instruction: 0x461fb096 │ │ │ │ ldrmi r4, [r6], -r5, asr #22 │ │ │ │ vadd.i8 q11, q6, │ │ │ │ - vaddl.s8 , d16, d8 │ │ │ │ + vshr.s64 d22, d8, #64 │ │ │ │ @ instruction: 0xf8dd002f │ │ │ │ ldmdavs fp, {r4, r5, r6, pc} │ │ │ │ @ instruction: 0xf04f9315 │ │ │ │ @ instruction: 0xf0460300 │ │ │ │ @ instruction: 0x2e0af94f │ │ │ │ @ instruction: 0xf643d857 │ │ │ │ - vsubw.s8 q8, q0, d24 │ │ │ │ - bl 0x1e4980 │ │ │ │ + vbic.i32 d17, #2048 @ 0x00000800 │ │ │ │ + bl 0x1e4a80 │ │ │ │ vcgt.s8 d16, d30, d6 │ │ │ │ - vmls.f d17, d0, d0[0] │ │ │ │ + vorr.i32 q9, #0 @ 0x00000000 │ │ │ │ stcge 5, cr0, [r5], {51} @ 0x33 │ │ │ │ - adcvs pc, r8, #76, 4 @ 0xc0000004 │ │ │ │ + adcsvc pc, r8, #76, 4 @ 0xc0000004 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ pkhtbne pc, r4, r3, asr #17 @ │ │ │ │ - subne pc, r0, lr, asr #4 │ │ │ │ + subscs pc, r0, lr, asr #4 │ │ │ │ eorseq pc, r3, r0, asr #5 │ │ │ │ @ instruction: 0xf936f046 │ │ │ │ vpadd.i8 d27, d28, d15 │ │ │ │ - vaddw.s8 q11, q8, d24 │ │ │ │ + vsra.s64 d23, d24, #64 │ │ │ │ @ instruction: 0xf64c012f │ │ │ │ - vmla.i d16, d16, d0[5] │ │ │ │ + vshr.s64 , q10, #64 │ │ │ │ @ instruction: 0xf046002f │ │ │ │ subcs pc, r0, #704512 @ 0xac000 │ │ │ │ strtmi r2, [r0], -r0, lsl #2 │ │ │ │ ldc 1, cr15, [sl, #-528]! @ 0xfffffdf0 │ │ │ │ andcs r2, r1, #64, 6 │ │ │ │ vmax.s8 d20, d15, d16 │ │ │ │ - vaddw.s8 q8, q8, d8 │ │ │ │ + vsra.s64 d17, d8, #64 │ │ │ │ strls r0, [r0, #-304] @ 0xfffffed0 │ │ │ │ - vrhadd.s8 d25, d10, d2 │ │ │ │ - vmla.f d23, d0, d0[4] │ │ │ │ + @ instruction: 0xf64a9102 │ │ │ │ + vbic.i32 q8, #0 @ 0x00000000 │ │ │ │ tstls r1, r0, lsr r1 │ │ │ │ @ instruction: 0xf1954619 │ │ │ │ @ instruction: 0x4641fef5 │ │ │ │ @ instruction: 0xf0464620 │ │ │ │ - blmi 0x922160 │ │ │ │ - blls 0x67dd88 │ │ │ │ + blmi 0x922260 │ │ │ │ + blls 0x67de88 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ teqle r4, r0, lsl #6 │ │ │ │ - sbcspl pc, r4, ip, asr #12 │ │ │ │ + rscvs pc, r4, ip, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ pop {r1, r2, r4, ip, sp, pc} │ │ │ │ @ instruction: 0xf04641f0 │ │ │ │ ldrtmi fp, [r9], -r1, lsl #18 │ │ │ │ - adcvs pc, r8, #76, 4 @ 0xc0000004 │ │ │ │ + adcsvc pc, r8, #76, 4 @ 0xc0000004 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - rsceq pc, ip, ip, asr #12 │ │ │ │ + rscsne pc, ip, ip, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf8f6f046 │ │ │ │ stcge 7, cr14, [r5], {201} @ 0xc9 │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf1844620 │ │ │ │ vadd.f32 d30, d12, d4 │ │ │ │ - vsubw.s8 q11, q8, d24 │ │ │ │ + vrsra.s64 d23, d24, #64 │ │ │ │ movwls r0, #9007 @ 0x232f │ │ │ │ - orrsne pc, r0, #74448896 @ 0x4700000 │ │ │ │ + movcs pc, #74448896 @ 0x4700000 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ movtcs r9, #769 @ 0x301 │ │ │ │ andcs r4, r1, #26214400 @ 0x1900000 │ │ │ │ vmax.s8 d20, d14, d16 │ │ │ │ - vmls.f d17, d0, d0[0] │ │ │ │ + vorr.i32 q9, #0 @ 0x00000000 │ │ │ │ strls r0, [r0, #-1331] @ 0xfffffacd │ │ │ │ mrc2 1, 5, pc, cr10, cr5, {4} │ │ │ │ @ instruction: 0x46204631 │ │ │ │ @ instruction: 0xf8d6f046 │ │ │ │ @ instruction: 0xf195e79e │ │ │ │ svclt 0x0000ff1d │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec7afa4 │ │ │ │ + bl 0xfec7b0a4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, q14, q8 │ │ │ │ - vaddl.s8 , d16, d8 │ │ │ │ + vshr.s64 d22, d8, #64 │ │ │ │ ldrmi r0, [r4], -pc, lsr #32 │ │ │ │ ldrmi r6, [sp], -r9, asr #16 │ │ │ │ @ instruction: 0xf8c0f046 │ │ │ │ @ instruction: 0xf0174620 │ │ │ │ asrslt pc, r7, #28 @ │ │ │ │ vmax.s8 d20, d12, d1 │ │ │ │ - vsubl.s8 q11, d16, d24 │ │ │ │ + vrshr.s64 d23, d24, #64 │ │ │ │ @ instruction: 0xf64c022f │ │ │ │ - vaddl.s8 q9, d16, d4 │ │ │ │ + vshr.s64 d19, d4, #64 │ │ │ │ @ instruction: 0xf046002f │ │ │ │ @ instruction: 0x4628f8b1 │ │ │ │ @ instruction: 0xf7fd2101 │ │ │ │ @ instruction: 0xf64cfc13 │ │ │ │ - vshr.s64 , q2, #64 │ │ │ │ + vmla.i d22, d16, d0[5] │ │ │ │ pop {r0, r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf0464038 │ │ │ │ ldmdblt r4, {r0, r2, r5, r7, fp, ip, sp, pc}^ │ │ │ │ - @ instruction: 0x61a8f24c │ │ │ │ + @ instruction: 0x71b8f24c │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - rsceq pc, r4, ip, asr #12 │ │ │ │ + rscsne pc, r4, ip, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf89af046 │ │ │ │ strtmi lr, [r1], -r7, ror #15 │ │ │ │ - adcvs pc, r8, #76, 4 @ 0xc0000004 │ │ │ │ + adcsvc pc, r8, #76, 4 @ 0xc0000004 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - rsceq pc, ip, ip, asr #12 │ │ │ │ + rscsne pc, ip, ip, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf88ef046 │ │ │ │ svclt 0x0000e7db │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strmi r2, [r4], -r1, lsl #6 │ │ │ │ strmi r4, [sl], -lr, lsl #12 │ │ │ │ ldrmi r4, [r8], -r1, lsl #12 │ │ │ │ ldc2l 0, cr15, [r0, #-92] @ 0xffffffa4 │ │ │ │ suble r2, r4, r0, lsl #16 │ │ │ │ vmax.s8 d20, d13, d5 │ │ │ │ - vaddl.s8 , d0, d24 │ │ │ │ + vmvn.i32 d18, #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf0460032 │ │ │ │ mcrcs 8, 0, pc, cr0, cr3, {3} @ │ │ │ │ @ instruction: 0xf64cdd55 │ │ │ │ - vmlal.s8 q9, d16, d12 │ │ │ │ + @ instruction: 0xf2c0389c │ │ │ │ @ instruction: 0xf641082f │ │ │ │ - vqshl.s64 d19, d8, #0 │ │ │ │ + vabdl.s8 q10, d16, d24 │ │ │ │ @ instruction: 0xf160072f │ │ │ │ stccc 15, cr15, [r1, #-44] @ 0xffffffd4 │ │ │ │ strcs r4, [r0], #-1665 @ 0xfffff97f │ │ │ │ svcne 0x0001f815 │ │ │ │ @ instruction: 0xf8d94638 │ │ │ │ strcc r3, [r1], #-0 │ │ │ │ andscc pc, r1, r3, lsr r8 @ │ │ │ │ svclt 0x0058045b │ │ │ │ @ instruction: 0xf0464640 │ │ │ │ stccs 8, cr15, [r8], #-348 @ 0xfffffea4 │ │ │ │ adcmi fp, r6, #24, 30 @ 0x60 │ │ │ │ sha1c.32 , , q15 │ │ │ │ - vaddl.s8 , d0, d24 │ │ │ │ + vmvn.i32 d18, #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf0460032 │ │ │ │ adcmi pc, r6, #5046272 @ 0x4d0000 │ │ │ │ vrhadd.s8 d29, d12, d7 │ │ │ │ - vaddl.s8 q11, d16, d24 │ │ │ │ + vshr.s64 d23, d24, #64 │ │ │ │ pop {r0, r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf04643f8 │ │ │ │ @ instruction: 0xf64cb843 │ │ │ │ - vshr.s64 d18, d0, #64 │ │ │ │ + vaddl.s8 , d16, d16 │ │ │ │ @ instruction: 0xf046002f │ │ │ │ vtst.8 d31, d12, d29 │ │ │ │ - vaddl.s8 q11, d16, d24 │ │ │ │ + vshr.s64 d23, d24, #64 │ │ │ │ pop {r0, r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf04643f8 │ │ │ │ ldmdblt ip, {r0, r2, r4, r5, fp, ip, sp, pc}^ │ │ │ │ - @ instruction: 0x61a8f24c │ │ │ │ + @ instruction: 0x71b8f24c │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - rsceq pc, r4, ip, asr #12 │ │ │ │ + rscsne pc, r4, ip, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ stmdalt r8!, {r1, r2, r6, ip, sp, lr, pc} │ │ │ │ vmax.s8 d20, d12, d17 │ │ │ │ - vsubl.s8 q11, d16, d24 │ │ │ │ + vrshr.s64 d23, d24, #64 │ │ │ │ @ instruction: 0xf64c022f │ │ │ │ - vmla.i d16, d16, d0[7] │ │ │ │ + vshr.s64 , q14, #64 │ │ │ │ pop {r0, r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf04643f8 │ │ │ │ strcs fp, [r0], #-2075 @ 0xfffff7e5 │ │ │ │ svclt 0x0000e7c5 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -282323,4555 +282389,4555 @@ │ │ │ │ movwcs r6, #6148 @ 0x1804 │ │ │ │ tstpeq ip, r5, lsl #2 @ p-variant is OBSOLETE │ │ │ │ ldrmi r2, [r8], -r4, lsl #4 │ │ │ │ ldc2 0, cr15, [r8], #92 @ 0x5c │ │ │ │ smlabblt r8, r0, r6, r4 │ │ │ │ ldrmi r6, [r8], r3, lsl #16 │ │ │ │ vmin.s8 d20, d12, d17 │ │ │ │ - vaddl.s8 , d16, d8 │ │ │ │ + vshr.s64 d22, d8, #64 │ │ │ │ vhadd.s8 d16, d12, d31 │ │ │ │ - vabdl.s8 q11, d16, d24 │ │ │ │ + vqshl.s64 d23, d24, #0 │ │ │ │ @ instruction: 0xf045072f │ │ │ │ subcs pc, r0, #852 @ 0x354 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - strbtvc pc, [r0], -sl, asr #4 @ │ │ │ │ + ldrbteq pc, [r0], -sl, asr #12 @ │ │ │ │ ldrteq pc, [r0], -r0, asr #5 @ │ │ │ │ - bl 0xff9605b4 │ │ │ │ + bl 0xff9606b4 │ │ │ │ andcs r2, r1, #64, 6 │ │ │ │ stmdage r5, {r0, r3, r4, r9, sl, lr} │ │ │ │ vabd.s8 d25, d14, d2 │ │ │ │ - vmls.f d17, d0, d0[0] │ │ │ │ + vorr.i32 q9, #0 @ 0x00000000 │ │ │ │ @ instruction: 0x96010533 │ │ │ │ @ instruction: 0xf1959500 │ │ │ │ @ instruction: 0x4651fd9f │ │ │ │ @ instruction: 0xf045a805 │ │ │ │ @ instruction: 0x4621ffbb │ │ │ │ @ instruction: 0xf7ff4648 │ │ │ │ subcs pc, r0, #43, 30 @ 0xac │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - bl 0xff2e05e8 │ │ │ │ + bl 0xff2e06e8 │ │ │ │ ldrmi r2, [r9], -r0, asr #6 │ │ │ │ stmdage r5, {r0, r9, sp} │ │ │ │ strvs lr, [r1, -sp, asr #19] │ │ │ │ @ instruction: 0xf1959500 │ │ │ │ strtmi pc, [r1], -r9, lsl #27 │ │ │ │ @ instruction: 0xf045a805 │ │ │ │ andcs pc, r1, #660 @ 0x294 │ │ │ │ strbmi r4, [r1], -fp, lsl #16 │ │ │ │ @ instruction: 0xf926f7fd │ │ │ │ ldmdavs sl, {r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xf64cd108 │ │ │ │ - vshr.s64 , q2, #64 │ │ │ │ + vmla.i d22, d16, d0[5] │ │ │ │ andslt r0, r6, pc, lsr #32 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ svclt 0x0090f045 │ │ │ │ ldc2l 1, cr15, [r8, #596] @ 0x254 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r3, r5, r4, lsl #25 │ │ │ │ + mlaseq r5, r4, sp, r3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec7b230 │ │ │ │ + bl 0xfec7b330 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, q14, q8 │ │ │ │ - vaddl.s8 , d16, d8 │ │ │ │ + vshr.s64 d22, d8, #64 │ │ │ │ ldrmi r0, [r4], -pc, lsr #32 │ │ │ │ ldrmi r6, [sp], -r9, asr #16 │ │ │ │ @ instruction: 0xff7af045 │ │ │ │ @ instruction: 0xf0174620 │ │ │ │ @ instruction: 0xb1b8fd01 │ │ │ │ vmax.s8 d20, d12, d1 │ │ │ │ - vsubl.s8 q11, d16, d24 │ │ │ │ + vrshr.s64 d23, d24, #64 │ │ │ │ @ instruction: 0xf64c022f │ │ │ │ - vaddl.s8 q9, d16, d4 │ │ │ │ + vshr.s64 d19, d4, #64 │ │ │ │ @ instruction: 0xf045002f │ │ │ │ ldmdami r2, {r0, r1, r3, r5, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ andcs r4, r1, #42991616 @ 0x2900000 │ │ │ │ @ instruction: 0xf8ecf7fd │ │ │ │ - sbcspl pc, r4, ip, asr #12 │ │ │ │ + rscvs pc, r4, ip, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ svclt 0x005ef045 │ │ │ │ vmul.i8 , q6, q2 │ │ │ │ - vaddw.s8 q11, q8, d24 │ │ │ │ + vsra.s64 d23, d24, #64 │ │ │ │ @ instruction: 0xf64c012f │ │ │ │ - vmla.i d16, d16, d0[5] │ │ │ │ + vshr.s64 , q10, #64 │ │ │ │ @ instruction: 0xf045002f │ │ │ │ ubfx pc, r3, #30, #7 │ │ │ │ vmax.s8 d20, d12, d17 │ │ │ │ - vsubl.s8 q11, d16, d24 │ │ │ │ + vrshr.s64 d23, d24, #64 │ │ │ │ @ instruction: 0xf64c022f │ │ │ │ - vmla.i d16, d16, d0[7] │ │ │ │ + vshr.s64 , q14, #64 │ │ │ │ @ instruction: 0xf045002f │ │ │ │ ldrb pc, [sl, r7, asr #30] @ │ │ │ │ - ldrsbteq r3, [r5], -r8 │ │ │ │ + eorseq r3, r5, r8, ror #31 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec7b2bc │ │ │ │ + bl 0xfec7b3bc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, q14, q8 │ │ │ │ - vaddl.s8 , d16, d8 │ │ │ │ + vshr.s64 d22, d8, #64 │ │ │ │ ldrmi r0, [r4], -pc, lsr #32 │ │ │ │ ldrmi r6, [sp], -r9, asr #16 │ │ │ │ @ instruction: 0xff34f045 │ │ │ │ @ instruction: 0xf0174620 │ │ │ │ @ instruction: 0xb1b8fcbb │ │ │ │ vmax.s8 d20, d12, d1 │ │ │ │ - vsubl.s8 q11, d16, d24 │ │ │ │ + vrshr.s64 d23, d24, #64 │ │ │ │ @ instruction: 0xf64c022f │ │ │ │ - vaddl.s8 q9, d16, d4 │ │ │ │ + vshr.s64 d19, d4, #64 │ │ │ │ @ instruction: 0xf045002f │ │ │ │ ldmdami r2, {r0, r2, r5, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ andcs r4, r1, #42991616 @ 0x2900000 │ │ │ │ @ instruction: 0xf8a6f7fd │ │ │ │ - sbcspl pc, r4, ip, asr #12 │ │ │ │ + rscvs pc, r4, ip, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ svclt 0x0018f045 │ │ │ │ vmul.i8 , q6, q2 │ │ │ │ - vaddw.s8 q11, q8, d24 │ │ │ │ + vsra.s64 d23, d24, #64 │ │ │ │ @ instruction: 0xf64c012f │ │ │ │ - vmla.i d16, d16, d0[5] │ │ │ │ + vshr.s64 , q10, #64 │ │ │ │ @ instruction: 0xf045002f │ │ │ │ strb pc, [r6, sp, lsl #30]! @ │ │ │ │ vmax.s8 d20, d12, d17 │ │ │ │ - vsubl.s8 q11, d16, d24 │ │ │ │ + vrshr.s64 d23, d24, #64 │ │ │ │ @ instruction: 0xf64c022f │ │ │ │ - vmla.i d16, d16, d0[7] │ │ │ │ + vshr.s64 , q14, #64 │ │ │ │ @ instruction: 0xf045002f │ │ │ │ ldrb pc, [sl, r1, lsl #30] @ │ │ │ │ - eorseq r3, r5, r8, lsl #30 │ │ │ │ + eorseq r4, r5, r8, lsl r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec7b348 │ │ │ │ + bl 0xfec7b448 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, q14, q8 │ │ │ │ - vaddl.s8 , d16, d8 │ │ │ │ + vshr.s64 d22, d8, #64 │ │ │ │ ldrmi r0, [r5], -pc, lsr #32 │ │ │ │ ldrmi r6, [ip], -r9, asr #16 │ │ │ │ cdp2 0, 14, cr15, cr14, cr5, {2} │ │ │ │ @ instruction: 0xf0174628 │ │ │ │ movtlt pc, #35957 @ 0x8c75 @ │ │ │ │ vmax.s8 d20, d12, d1 │ │ │ │ - vsubl.s8 q11, d16, d24 │ │ │ │ + vrshr.s64 d23, d24, #64 │ │ │ │ @ instruction: 0xf64c022f │ │ │ │ - vaddl.s8 q9, d16, d4 │ │ │ │ + vshr.s64 d19, d4, #64 │ │ │ │ @ instruction: 0xf045002f │ │ │ │ ldrsblt pc, [ip, #-239] @ 0xffffff11 @ │ │ │ │ tstcs r1, r0, lsr #12 │ │ │ │ stc2 7, cr15, [lr], {253} @ 0xfd │ │ │ │ - sbcspl pc, r4, ip, asr #12 │ │ │ │ + rscvs pc, r4, ip, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ cdplt 0, 13, cr15, cr2, cr5, {2} │ │ │ │ - orreq pc, r8, pc, asr #4 │ │ │ │ + orrsne pc, r8, pc, asr #4 │ │ │ │ teqpeq r0, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ - addscs pc, r4, ip, asr #12 │ │ │ │ + adccc pc, r4, ip, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ cdp2 0, 12, cr15, cr8, cr5, {2} │ │ │ │ - sbcspl pc, r4, ip, asr #12 │ │ │ │ + rscvs pc, r4, ip, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ cdplt 0, 12, cr15, cr0, cr5, {2} │ │ │ │ vmul.i8 , q6, │ │ │ │ - vaddw.s8 q11, q8, d24 │ │ │ │ + vsra.s64 d23, d24, #64 │ │ │ │ @ instruction: 0xf64c012f │ │ │ │ - vmla.i d16, d16, d0[5] │ │ │ │ + vshr.s64 , q10, #64 │ │ │ │ @ instruction: 0xf045002f │ │ │ │ @ instruction: 0xe7d4feb5 │ │ │ │ vmax.s8 d20, d12, d25 │ │ │ │ - vsubl.s8 q11, d16, d24 │ │ │ │ + vrshr.s64 d23, d24, #64 │ │ │ │ @ instruction: 0xf64c022f │ │ │ │ - vmla.i d16, d16, d0[7] │ │ │ │ + vshr.s64 , q14, #64 │ │ │ │ @ instruction: 0xf045002f │ │ │ │ strb pc, [r8, r9, lsr #29] @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec7b3f4 │ │ │ │ + bl 0xfec7b4f4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, q14, q8 │ │ │ │ - vaddl.s8 , d16, d8 │ │ │ │ + vshr.s64 d22, d8, #64 │ │ │ │ ldrmi r0, [r5], -pc, lsr #32 │ │ │ │ ldrmi r6, [ip], -r9, asr #16 │ │ │ │ cdp2 0, 9, cr15, cr8, cr5, {2} │ │ │ │ @ instruction: 0xf0174628 │ │ │ │ movtlt pc, #35871 @ 0x8c1f @ │ │ │ │ vmax.s8 d20, d12, d1 │ │ │ │ - vsubl.s8 q11, d16, d24 │ │ │ │ + vrshr.s64 d23, d24, #64 │ │ │ │ @ instruction: 0xf64c022f │ │ │ │ - vaddl.s8 q9, d16, d4 │ │ │ │ + vshr.s64 d19, d4, #64 │ │ │ │ @ instruction: 0xf045002f │ │ │ │ cmpplt ip, r9, lsl #29 @ p-variant is OBSOLETE │ │ │ │ tstcs r1, r0, lsr #12 │ │ │ │ - blx 0xfef6222a │ │ │ │ - sbcspl pc, r4, ip, asr #12 │ │ │ │ + blx 0xfef6232a │ │ │ │ + rscvs pc, r4, ip, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ cdplt 0, 7, cr15, cr12, cr5, {2} │ │ │ │ - orreq pc, r8, pc, asr #4 │ │ │ │ + orrsne pc, r8, pc, asr #4 │ │ │ │ teqpeq r0, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ - addscs pc, r4, ip, asr #12 │ │ │ │ + adccc pc, r4, ip, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ cdp2 0, 7, cr15, cr2, cr5, {2} │ │ │ │ - sbcspl pc, r4, ip, asr #12 │ │ │ │ + rscvs pc, r4, ip, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ cdplt 0, 6, cr15, cr10, cr5, {2} │ │ │ │ vmul.i8 , q6, │ │ │ │ - vaddw.s8 q11, q8, d24 │ │ │ │ + vsra.s64 d23, d24, #64 │ │ │ │ @ instruction: 0xf64c012f │ │ │ │ - vmla.i d16, d16, d0[5] │ │ │ │ + vshr.s64 , q10, #64 │ │ │ │ @ instruction: 0xf045002f │ │ │ │ @ instruction: 0xe7d4fe5f │ │ │ │ vmax.s8 d20, d12, d25 │ │ │ │ - vsubl.s8 q11, d16, d24 │ │ │ │ + vrshr.s64 d23, d24, #64 │ │ │ │ @ instruction: 0xf64c022f │ │ │ │ - vmla.i d16, d16, d0[7] │ │ │ │ + vshr.s64 , q14, #64 │ │ │ │ @ instruction: 0xf045002f │ │ │ │ @ instruction: 0xe7c8fe53 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec7b4a0 │ │ │ │ + bl 0xfec7b5a0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, q14, q8 │ │ │ │ - vaddl.s8 , d16, d8 │ │ │ │ + vshr.s64 d22, d8, #64 │ │ │ │ ldrmi r0, [r5], -pc, lsr #32 │ │ │ │ ldrmi r6, [ip], -r9, asr #16 │ │ │ │ cdp2 0, 4, cr15, cr2, cr5, {2} │ │ │ │ @ instruction: 0xf0174628 │ │ │ │ movtlt pc, #35785 @ 0x8bc9 @ │ │ │ │ vmax.s8 d20, d12, d1 │ │ │ │ - vsubl.s8 q11, d16, d24 │ │ │ │ + vrshr.s64 d23, d24, #64 │ │ │ │ @ instruction: 0xf64c022f │ │ │ │ - vaddl.s8 q9, d16, d4 │ │ │ │ + vshr.s64 d19, d4, #64 │ │ │ │ @ instruction: 0xf045002f │ │ │ │ cmpplt ip, r3, lsr lr @ p-variant is OBSOLETE │ │ │ │ tstcs r1, r0, lsr #12 │ │ │ │ - blx 0x19e22d6 │ │ │ │ - sbcspl pc, r4, ip, asr #12 │ │ │ │ + blx 0x19e23d6 │ │ │ │ + rscvs pc, r4, ip, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ cdplt 0, 2, cr15, cr6, cr5, {2} │ │ │ │ - orreq pc, r8, pc, asr #4 │ │ │ │ + orrsne pc, r8, pc, asr #4 │ │ │ │ teqpeq r0, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ - addscs pc, r4, ip, asr #12 │ │ │ │ + adccc pc, r4, ip, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ cdp2 0, 1, cr15, cr12, cr5, {2} │ │ │ │ - sbcspl pc, r4, ip, asr #12 │ │ │ │ + rscvs pc, r4, ip, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ cdplt 0, 1, cr15, cr4, cr5, {2} │ │ │ │ vmul.i8 , q6, │ │ │ │ - vaddw.s8 q11, q8, d24 │ │ │ │ + vsra.s64 d23, d24, #64 │ │ │ │ @ instruction: 0xf64c012f │ │ │ │ - vmla.i d16, d16, d0[5] │ │ │ │ + vshr.s64 , q10, #64 │ │ │ │ @ instruction: 0xf045002f │ │ │ │ ldrb pc, [r4, r9, lsl #28] @ │ │ │ │ vmax.s8 d20, d12, d25 │ │ │ │ - vsubl.s8 q11, d16, d24 │ │ │ │ + vrshr.s64 d23, d24, #64 │ │ │ │ @ instruction: 0xf64c022f │ │ │ │ - vmla.i d16, d16, d0[7] │ │ │ │ + vshr.s64 , q14, #64 │ │ │ │ @ instruction: 0xf045002f │ │ │ │ @ instruction: 0xe7c8fdfd │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec7b54c │ │ │ │ + bl 0xfec7b64c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, q14, q8 │ │ │ │ - vaddl.s8 , d16, d8 │ │ │ │ + vshr.s64 d22, d8, #64 │ │ │ │ ldrmi r0, [r5], -pc, lsr #32 │ │ │ │ ldrmi r6, [ip], -r9, asr #16 │ │ │ │ stc2l 0, cr15, [ip, #276]! @ 0x114 │ │ │ │ @ instruction: 0xf0174628 │ │ │ │ orrlt pc, r0, #117760 @ 0x1cc00 │ │ │ │ vmax.s8 d20, d12, d1 │ │ │ │ - vsubl.s8 q11, d16, d24 │ │ │ │ + vrshr.s64 d23, d24, #64 │ │ │ │ @ instruction: 0xf64c022f │ │ │ │ - vaddl.s8 q9, d16, d4 │ │ │ │ + vshr.s64 d19, d4, #64 │ │ │ │ @ instruction: 0xf045002f │ │ │ │ stmiblt ip, {r0, r2, r3, r4, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ - orreq pc, r8, pc, asr #4 │ │ │ │ + orrsne pc, r8, pc, asr #4 │ │ │ │ teqpeq r0, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ - rsceq pc, r4, ip, asr #12 │ │ │ │ + rscsne pc, r4, ip, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ ldc2l 0, cr15, [r2, #276] @ 0x114 │ │ │ │ - sbcspl pc, r4, ip, asr #12 │ │ │ │ + rscvs pc, r4, ip, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ stcllt 0, cr15, [sl, #276] @ 0x114 │ │ │ │ vmax.s8 d20, d15, d17 │ │ │ │ - vsubl.s8 q8, d16, d8 │ │ │ │ + vrshr.s64 d17, d8, #64 │ │ │ │ @ instruction: 0xf64c0230 │ │ │ │ - vmla.i d16, d16, d0[7] │ │ │ │ + vshr.s64 , q14, #64 │ │ │ │ @ instruction: 0xf045002f │ │ │ │ @ instruction: 0xf64cfdbf │ │ │ │ - vshr.s64 , q2, #64 │ │ │ │ + vmla.i d22, d16, d0[5] │ │ │ │ pop {r0, r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf0454038 │ │ │ │ ldmdblt r5, {r0, r1, r2, r4, r5, r7, r8, sl, fp, ip, sp, pc}^ │ │ │ │ - @ instruction: 0x61a8f24c │ │ │ │ + @ instruction: 0x71b8f24c │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - rsceq pc, r4, ip, asr #12 │ │ │ │ + rscsne pc, r4, ip, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ stc2 0, cr15, [ip, #276]! @ 0x114 │ │ │ │ strtmi lr, [r9], -sp, asr #15 │ │ │ │ - adcvs pc, r8, #76, 4 @ 0xc0000004 │ │ │ │ + adcsvc pc, r8, #76, 4 @ 0xc0000004 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - rsceq pc, ip, ip, asr #12 │ │ │ │ + rscsne pc, ip, ip, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ stc2 0, cr15, [r0, #276]! @ 0x114 │ │ │ │ svclt 0x0000e7c1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec7b608 │ │ │ │ + bl 0xfec7b708 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, q14, q8 │ │ │ │ - vaddl.s8 , d16, d8 │ │ │ │ + vshr.s64 d22, d8, #64 │ │ │ │ ldrmi r0, [r5], -pc, lsr #32 │ │ │ │ ldrmi r6, [ip], -r9, asr #16 │ │ │ │ stc2 0, cr15, [lr, #276] @ 0x114 │ │ │ │ @ instruction: 0xf0174628 │ │ │ │ orrlt pc, r0, #21504 @ 0x5400 │ │ │ │ vmax.s8 d20, d12, d1 │ │ │ │ - vsubl.s8 q11, d16, d24 │ │ │ │ + vrshr.s64 d23, d24, #64 │ │ │ │ @ instruction: 0xf64c022f │ │ │ │ - vaddl.s8 q9, d16, d4 │ │ │ │ + vshr.s64 d19, d4, #64 │ │ │ │ @ instruction: 0xf045002f │ │ │ │ stmiblt ip, {r0, r1, r2, r3, r4, r5, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ - orreq pc, r8, pc, asr #4 │ │ │ │ + orrsne pc, r8, pc, asr #4 │ │ │ │ teqpeq r0, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ - rsceq pc, r4, ip, asr #12 │ │ │ │ + rscsne pc, r4, ip, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ ldc2l 0, cr15, [r4, #-276]! @ 0xfffffeec │ │ │ │ - sbcspl pc, r4, ip, asr #12 │ │ │ │ + rscvs pc, r4, ip, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ stcllt 0, cr15, [ip, #-276]! @ 0xfffffeec │ │ │ │ vmax.s8 d20, d15, d17 │ │ │ │ - vsubl.s8 q8, d16, d8 │ │ │ │ + vrshr.s64 d17, d8, #64 │ │ │ │ @ instruction: 0xf64c0230 │ │ │ │ - vmla.i d16, d16, d0[7] │ │ │ │ + vshr.s64 , q14, #64 │ │ │ │ @ instruction: 0xf045002f │ │ │ │ @ instruction: 0xf64cfd61 │ │ │ │ - vshr.s64 , q2, #64 │ │ │ │ + vmla.i d22, d16, d0[5] │ │ │ │ pop {r0, r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf0454038 │ │ │ │ ldmdblt r5, {r0, r3, r4, r6, r8, sl, fp, ip, sp, pc}^ │ │ │ │ - @ instruction: 0x61a8f24c │ │ │ │ + @ instruction: 0x71b8f24c │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - rsceq pc, r4, ip, asr #12 │ │ │ │ + rscsne pc, r4, ip, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ stc2l 0, cr15, [lr, #-276] @ 0xfffffeec │ │ │ │ strtmi lr, [r9], -sp, asr #15 │ │ │ │ - adcvs pc, r8, #76, 4 @ 0xc0000004 │ │ │ │ + adcsvc pc, r8, #76, 4 @ 0xc0000004 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - rsceq pc, ip, ip, asr #12 │ │ │ │ + rscsne pc, ip, ip, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ stc2l 0, cr15, [r2, #-276] @ 0xfffffeec │ │ │ │ svclt 0x0000e7c1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec7b6c4 │ │ │ │ + bl 0xfec7b7c4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, q14, q8 │ │ │ │ - vaddl.s8 , d16, d8 │ │ │ │ + vshr.s64 d22, d8, #64 │ │ │ │ ldrmi r0, [r5], -pc, lsr #32 │ │ │ │ ldrmi r6, [ip], -r9, asr #16 │ │ │ │ ldc2 0, cr15, [r0, #-276]! @ 0xfffffeec │ │ │ │ @ instruction: 0xf0174628 │ │ │ │ orrlt pc, r0, #749568 @ 0xb7000 │ │ │ │ vmax.s8 d20, d12, d1 │ │ │ │ - vsubl.s8 q11, d16, d24 │ │ │ │ + vrshr.s64 d23, d24, #64 │ │ │ │ @ instruction: 0xf64c022f │ │ │ │ - vaddl.s8 q9, d16, d4 │ │ │ │ + vshr.s64 d19, d4, #64 │ │ │ │ @ instruction: 0xf045002f │ │ │ │ stmiblt ip, {r0, r5, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ - orreq pc, r8, pc, asr #4 │ │ │ │ + orrsne pc, r8, pc, asr #4 │ │ │ │ teqpeq r0, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ - rsceq pc, r4, ip, asr #12 │ │ │ │ + rscsne pc, r4, ip, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ ldc2 0, cr15, [r6, #-276] @ 0xfffffeec │ │ │ │ - sbcspl pc, r4, ip, asr #12 │ │ │ │ + rscvs pc, r4, ip, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ stclt 0, cr15, [lr, #-276] @ 0xfffffeec │ │ │ │ vmax.s8 d20, d15, d17 │ │ │ │ - vsubl.s8 q8, d16, d8 │ │ │ │ + vrshr.s64 d17, d8, #64 │ │ │ │ @ instruction: 0xf64c0230 │ │ │ │ - vmla.i d16, d16, d0[7] │ │ │ │ + vshr.s64 , q14, #64 │ │ │ │ @ instruction: 0xf045002f │ │ │ │ @ instruction: 0xf64cfd03 │ │ │ │ - vshr.s64 , q2, #64 │ │ │ │ + vmla.i d22, d16, d0[5] │ │ │ │ pop {r0, r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf0454038 │ │ │ │ ldmdblt r5, {r0, r1, r3, r4, r5, r6, r7, sl, fp, ip, sp, pc}^ │ │ │ │ - @ instruction: 0x61a8f24c │ │ │ │ + @ instruction: 0x71b8f24c │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - rsceq pc, r4, ip, asr #12 │ │ │ │ + rscsne pc, r4, ip, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ ldc2l 0, cr15, [r0], #276 @ 0x114 │ │ │ │ strtmi lr, [r9], -sp, asr #15 │ │ │ │ - adcvs pc, r8, #76, 4 @ 0xc0000004 │ │ │ │ + adcsvc pc, r8, #76, 4 @ 0xc0000004 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - rsceq pc, ip, ip, asr #12 │ │ │ │ + rscsne pc, ip, ip, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ stc2l 0, cr15, [r4], #276 @ 0x114 │ │ │ │ svclt 0x0000e7c1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec7b780 │ │ │ │ + bl 0xfec7b880 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, q14, q8 │ │ │ │ - vaddl.s8 , d16, d8 │ │ │ │ + vshr.s64 d22, d8, #64 │ │ │ │ ldrmi r0, [r5], -pc, lsr #32 │ │ │ │ ldrmi r6, [ip], -r9, asr #16 │ │ │ │ ldc2l 0, cr15, [r2], {69} @ 0x45 │ │ │ │ @ instruction: 0xf0174628 │ │ │ │ orrlt pc, r0, #364544 @ 0x59000 │ │ │ │ vmax.s8 d20, d12, d1 │ │ │ │ - vsubl.s8 q11, d16, d24 │ │ │ │ + vrshr.s64 d23, d24, #64 │ │ │ │ @ instruction: 0xf64c022f │ │ │ │ - vaddl.s8 q9, d16, d4 │ │ │ │ + vshr.s64 d19, d4, #64 │ │ │ │ @ instruction: 0xf045002f │ │ │ │ stmiblt ip, {r0, r1, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ - orreq pc, r8, pc, asr #4 │ │ │ │ + orrsne pc, r8, pc, asr #4 │ │ │ │ teqpeq r0, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ - rsceq pc, r4, ip, asr #12 │ │ │ │ + rscsne pc, r4, ip, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ ldc2 0, cr15, [r8], #276 @ 0x114 │ │ │ │ - sbcspl pc, r4, ip, asr #12 │ │ │ │ + rscvs pc, r4, ip, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ ldclt 0, cr15, [r0], #276 @ 0x114 │ │ │ │ vmax.s8 d20, d15, d17 │ │ │ │ - vsubl.s8 q8, d16, d8 │ │ │ │ + vrshr.s64 d17, d8, #64 │ │ │ │ @ instruction: 0xf64c0230 │ │ │ │ - vmla.i d16, d16, d0[7] │ │ │ │ + vshr.s64 , q14, #64 │ │ │ │ @ instruction: 0xf045002f │ │ │ │ @ instruction: 0xf64cfca5 │ │ │ │ - vshr.s64 , q2, #64 │ │ │ │ + vmla.i d22, d16, d0[5] │ │ │ │ pop {r0, r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf0454038 │ │ │ │ ldmdblt r5, {r0, r2, r3, r4, r7, sl, fp, ip, sp, pc}^ │ │ │ │ - @ instruction: 0x61a8f24c │ │ │ │ + @ instruction: 0x71b8f24c │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - rsceq pc, r4, ip, asr #12 │ │ │ │ + rscsne pc, r4, ip, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ ldc2 0, cr15, [r2], {69} @ 0x45 │ │ │ │ strtmi lr, [r9], -sp, asr #15 │ │ │ │ - adcvs pc, r8, #76, 4 @ 0xc0000004 │ │ │ │ + adcsvc pc, r8, #76, 4 @ 0xc0000004 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - rsceq pc, ip, ip, asr #12 │ │ │ │ + rscsne pc, ip, ip, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ stc2 0, cr15, [r6], {69} @ 0x45 │ │ │ │ svclt 0x0000e7c1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec7b83c │ │ │ │ + bl 0xfec7b93c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, q14, q8 │ │ │ │ - vaddl.s8 , d16, d8 │ │ │ │ + vshr.s64 d22, d8, #64 │ │ │ │ ldrmi r0, [r5], -pc, lsr #32 │ │ │ │ ldrmi r6, [ip], -r9, asr #16 │ │ │ │ ldc2l 0, cr15, [r4], #-276 @ 0xfffffeec │ │ │ │ @ instruction: 0xf0174628 │ │ │ │ orrlt pc, r0, #4112384 @ 0x3ec000 │ │ │ │ vmax.s8 d20, d12, d1 │ │ │ │ - vsubl.s8 q11, d16, d24 │ │ │ │ + vrshr.s64 d23, d24, #64 │ │ │ │ @ instruction: 0xf64c022f │ │ │ │ - vaddl.s8 q9, d16, d4 │ │ │ │ + vshr.s64 d19, d4, #64 │ │ │ │ @ instruction: 0xf045002f │ │ │ │ stmiblt ip, {r0, r2, r5, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ - orreq pc, r8, pc, asr #4 │ │ │ │ + orrsne pc, r8, pc, asr #4 │ │ │ │ teqpeq r0, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ - rsceq pc, r4, ip, asr #12 │ │ │ │ + rscsne pc, r4, ip, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ mrrc2 0, 4, pc, sl, cr5 @ │ │ │ │ - sbcspl pc, r4, ip, asr #12 │ │ │ │ + rscvs pc, r4, ip, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ mrrclt 0, 4, pc, r2, cr5 @ │ │ │ │ vmax.s8 d20, d15, d17 │ │ │ │ - vsubl.s8 q8, d16, d8 │ │ │ │ + vrshr.s64 d17, d8, #64 │ │ │ │ @ instruction: 0xf64c0230 │ │ │ │ - vmla.i d16, d16, d0[7] │ │ │ │ + vshr.s64 , q14, #64 │ │ │ │ @ instruction: 0xf045002f │ │ │ │ @ instruction: 0xf64cfc47 │ │ │ │ - vshr.s64 , q2, #64 │ │ │ │ + vmla.i d22, d16, d0[5] │ │ │ │ pop {r0, r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf0454038 │ │ │ │ ldmdblt r5, {r0, r1, r2, r3, r4, r5, sl, fp, ip, sp, pc}^ │ │ │ │ - @ instruction: 0x61a8f24c │ │ │ │ + @ instruction: 0x71b8f24c │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - rsceq pc, r4, ip, asr #12 │ │ │ │ + rscsne pc, r4, ip, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ ldc2 0, cr15, [r4], #-276 @ 0xfffffeec │ │ │ │ strtmi lr, [r9], -sp, asr #15 │ │ │ │ - adcvs pc, r8, #76, 4 @ 0xc0000004 │ │ │ │ + adcsvc pc, r8, #76, 4 @ 0xc0000004 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - rsceq pc, ip, ip, asr #12 │ │ │ │ + rscsne pc, ip, ip, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ stc2 0, cr15, [r8], #-276 @ 0xfffffeec │ │ │ │ svclt 0x0000e7c1 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ - adcmi pc, ip, sp, asr #4 │ │ │ │ + adcspl pc, ip, sp, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ mcrls 6, 0, r4, cr8, cr5, {0} │ │ │ │ ldc2 0, cr15, [r6], {69} @ 0x45 │ │ │ │ svcpl 0x0080f515 │ │ │ │ strtmi sp, [r9], -sl, asr #4 │ │ │ │ - rsbvc pc, r0, sl, asr #4 │ │ │ │ + rsbseq pc, r0, sl, asr #12 │ │ │ │ eorseq pc, r0, r0, asr #5 │ │ │ │ stc2 0, cr15, [ip], {69} @ 0x45 │ │ │ │ - addscs pc, ip, ip, asr #12 │ │ │ │ + adccc pc, ip, ip, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ stc2 0, cr15, [r6], {69} @ 0x45 │ │ │ │ suble r2, pc, r0, lsl #28 │ │ │ │ subsle r2, r3, r0, lsl #26 │ │ │ │ - stmeq r8, {r0, r1, r2, r3, r6, r9, ip, sp, lr, pc} │ │ │ │ + ldmne r8, {r0, r1, r2, r3, r6, r9, ip, sp, lr, pc} │ │ │ │ ldmdaeq r0!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ - stmibcs r4, {r2, r3, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ + ldmibcc r4, {r2, r3, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ stmdbeq pc!, {r6, r7, r9, ip, sp, lr, pc} @ │ │ │ │ - strvs pc, [r8, ip, asr #4]! │ │ │ │ + ldrvc pc, [r8, ip, asr #4]! │ │ │ │ streq pc, [pc, -r0, asr #5]! │ │ │ │ ands r4, r4, r4, lsr r6 │ │ │ │ @ instruction: 0xf0174630 │ │ │ │ @ instruction: 0x4601f97b │ │ │ │ suble r2, sp, r0, lsl #16 │ │ │ │ strbmi r4, [r8], -r2, asr #12 │ │ │ │ - blx 0xffbe087e │ │ │ │ + blx 0xffbe097e │ │ │ │ @ instruction: 0xf0174620 │ │ │ │ - bne 0xc22c8c │ │ │ │ + bne 0xc22d8c │ │ │ │ strcc r4, [r1], #-1568 @ 0xfffff9e0 │ │ │ │ @ instruction: 0xf0171e5d │ │ │ │ strmi pc, [r4], #-2369 @ 0xfffff6bf │ │ │ │ ldrtmi fp, [r8], -r5, lsl #7 │ │ │ │ rscle r4, r7, r6, lsr #5 │ │ │ │ - blx 0xff7e089e │ │ │ │ + blx 0xff7e099e │ │ │ │ @ instruction: 0xf0174620 │ │ │ │ strmi pc, [r1], -r1, ror #18 │ │ │ │ mvnle r2, r0, lsl #16 │ │ │ │ - orreq pc, r8, pc, asr #4 │ │ │ │ + orrsne pc, r8, pc, asr #4 │ │ │ │ teqpeq r0, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf64cbb74 │ │ │ │ - vmla.i d16, d16, d0[5] │ │ │ │ + vshr.s64 , q10, #64 │ │ │ │ @ instruction: 0xf045002f │ │ │ │ ldrb pc, [sp, r9, asr #23] @ │ │ │ │ @ instruction: 0xf00d4268 │ │ │ │ strmi pc, [r2], -r5, asr #31 │ │ │ │ @ instruction: 0x4629bb70 │ │ │ │ - rsbvc pc, r0, sl, asr #4 │ │ │ │ + rsbseq pc, r0, sl, asr #12 │ │ │ │ eorseq pc, r0, r0, asr #5 │ │ │ │ - blx 0xff0608da │ │ │ │ - addscs pc, ip, ip, asr #12 │ │ │ │ + blx 0xff0609da │ │ │ │ + adccc pc, ip, ip, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - blx 0xfeee08e6 │ │ │ │ + blx 0xfeee09e6 │ │ │ │ @ instruction: 0xd1b12e00 │ │ │ │ - addne pc, r8, r1, asr #4 │ │ │ │ + addscs pc, r8, r1, asr #4 │ │ │ │ eorseq pc, r3, r0, asr #5 │ │ │ │ - blx 0xfece08f6 │ │ │ │ - sbcspl pc, r4, ip, asr #12 │ │ │ │ + blx 0xfece09f6 │ │ │ │ + rscvs pc, r4, ip, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - blx 0xfeb60902 │ │ │ │ - subscs pc, ip, lr, asr #4 │ │ │ │ + blx 0xfeb60a02 │ │ │ │ + rsbcc pc, ip, lr, asr #4 │ │ │ │ eorseq pc, r3, r0, asr #5 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ - bllt 0xfe960910 │ │ │ │ + bllt 0xfe960a10 │ │ │ │ vmax.s8 d20, d15, d17 │ │ │ │ - vsubl.s8 q8, d16, d8 │ │ │ │ + vrshr.s64 d17, d8, #64 │ │ │ │ @ instruction: 0xf64c0230 │ │ │ │ - vmla.i d16, d16, d0[7] │ │ │ │ + vshr.s64 , q14, #64 │ │ │ │ @ instruction: 0xf045002f │ │ │ │ @ instruction: 0xe7a9fb95 │ │ │ │ @ instruction: 0xf64c4269 │ │ │ │ - vshr.s64 q8, q0, #64 │ │ │ │ + vmla.i d17, d16, d0[4] │ │ │ │ @ instruction: 0xf045002f │ │ │ │ vqdmulh.s d31, d30, d13 │ │ │ │ - vmov.i32 q9, #12 @ 0x0000000c │ │ │ │ + vmla.i d19, d0, d0[7] │ │ │ │ pop {r0, r1, r4, r5} │ │ │ │ @ instruction: 0xf04543f8 │ │ │ │ svclt 0x0000bb85 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec7ba3c │ │ │ │ + bl 0xfec7bb3c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ sadd8mi r0, sp, r8 │ │ │ │ addslt r4, r7, r3, lsr fp │ │ │ │ stmdavs r9, {r2, r4, r9, sl, lr}^ │ │ │ │ - addpl pc, r8, ip, asr #4 │ │ │ │ + addsvs pc, r8, ip, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ tstls r5, #1769472 @ 0x1b0000 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - blx 0x1ce0976 │ │ │ │ + blx 0x1ce0a76 │ │ │ │ @ instruction: 0xf0174620 │ │ │ │ stmdacs r0, {r0, r2, r4, r5, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x4601d03a │ │ │ │ - adcvs pc, r8, #76, 4 @ 0xc0000004 │ │ │ │ + adcsvc pc, r8, #76, 4 @ 0xc0000004 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - addcs pc, r4, ip, asr #12 │ │ │ │ + addscc pc, r4, ip, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - blx 0x18e0996 │ │ │ │ + blx 0x18e0a96 │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf183a805 │ │ │ │ movtcs lr, #3950 @ 0xf6e │ │ │ │ andcs r4, r1, #26214400 @ 0x1900000 │ │ │ │ - addeq pc, r8, pc, asr #4 │ │ │ │ + addsne pc, r8, pc, asr #4 │ │ │ │ eorseq pc, r0, r0, asr #5 │ │ │ │ - stclvc 2, cr15, [r0], #-296 @ 0xfffffed8 │ │ │ │ + ldcleq 6, cr15, [r0], #-296 @ 0xfffffed8 │ │ │ │ ldceq 2, cr15, [r0], #-768 @ 0xfffffd00 │ │ │ │ stmdage r5, {r1, ip, pc} │ │ │ │ andgt pc, r4, sp, asr #17 │ │ │ │ - mcrrne 2, 4, pc, r0, cr14 @ │ │ │ │ + mrrccs 2, 4, pc, r0, cr14 @ │ │ │ │ ldceq 2, cr15, [r3], #-768 @ 0xfffffd00 │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xf922f195 │ │ │ │ stmdage r5, {r0, r3, r5, r9, sl, lr} │ │ │ │ - blx 0x10e09d6 │ │ │ │ + blx 0x10e0ad6 │ │ │ │ ldmdavs sl, {r2, r4, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xf64cd120 │ │ │ │ - vshr.s64 , q2, #64 │ │ │ │ + vmla.i d22, d16, d0[5] │ │ │ │ andslt r0, r7, pc, lsr #32 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ - bllt 0xce09f4 │ │ │ │ + bllt 0xce0af4 │ │ │ │ vmul.i8 , q6, q2 │ │ │ │ - vaddw.s8 q11, q8, d24 │ │ │ │ + vsra.s64 d23, d24, #64 │ │ │ │ @ instruction: 0xf64c012f │ │ │ │ - vmla.i d16, d16, d0[5] │ │ │ │ + vshr.s64 , q10, #64 │ │ │ │ @ instruction: 0xf045002f │ │ │ │ strb pc, [r3, r3, lsr #22] @ │ │ │ │ vmax.s8 d20, d12, d17 │ │ │ │ - vsubl.s8 q11, d16, d24 │ │ │ │ + vrshr.s64 d23, d24, #64 │ │ │ │ @ instruction: 0xf64c022f │ │ │ │ - vmla.i d16, d16, d0[7] │ │ │ │ + vshr.s64 , q14, #64 │ │ │ │ @ instruction: 0xf045002f │ │ │ │ @ instruction: 0xe7b7fb17 │ │ │ │ @ instruction: 0xf95ef195 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec7bb20 │ │ │ │ + bl 0xfec7bc20 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ sadd8mi r0, ip, r8 │ │ │ │ addslt r4, r7, r3, lsr fp │ │ │ │ vadd.i8 q11, q6, │ │ │ │ - vaddl.s8 , d16, d8 │ │ │ │ + vshr.s64 d22, d8, #64 │ │ │ │ ldrmi r0, [r5], -pc, lsr #32 │ │ │ │ tstls r5, #1769472 @ 0x1b0000 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - blx 0x60a58 │ │ │ │ + blx 0x60b58 │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf183a805 │ │ │ │ movtcs lr, #3852 @ 0xf0c │ │ │ │ stmdage r5, {r0, r9, sp} │ │ │ │ - @ instruction: 0x61a8f24c │ │ │ │ + @ instruction: 0x71b8f24c │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - stclvc 2, cr15, [r0], #-296 @ 0xfffffed8 │ │ │ │ + ldcleq 6, cr15, [r0], #-296 @ 0xfffffed8 │ │ │ │ ldceq 2, cr15, [r0], #-768 @ 0xfffffd00 │ │ │ │ ldrmi r9, [r9], -r2, lsl #2 │ │ │ │ andgt pc, r4, sp, asr #17 │ │ │ │ - mcrrne 2, 4, pc, r0, cr14 @ │ │ │ │ + mrrccs 2, 4, pc, r0, cr14 @ │ │ │ │ ldceq 2, cr15, [r3], #-768 @ 0xfffffd00 │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xf8c0f195 │ │ │ │ strtmi sl, [r9], -r5, lsl #16 │ │ │ │ - blx 0xff860a98 │ │ │ │ + blx 0xff860b98 │ │ │ │ @ instruction: 0xf0174620 │ │ │ │ bicslt pc, r0, r3, ror #16 │ │ │ │ vmax.s8 d20, d15, d1 │ │ │ │ - vsubl.s8 q8, d16, d8 │ │ │ │ + vrshr.s64 d17, d8, #64 │ │ │ │ @ instruction: 0xf64c0230 │ │ │ │ - vaddl.s8 q9, d16, d4 │ │ │ │ + vshr.s64 d19, d4, #64 │ │ │ │ @ instruction: 0xf045002f │ │ │ │ - blmi 0x6a34d8 │ │ │ │ - blls 0x67ea10 │ │ │ │ + blmi 0x6a35d8 │ │ │ │ + blls 0x67eb10 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xd1200300 │ │ │ │ - sbcspl pc, r4, ip, asr #12 │ │ │ │ + rscvs pc, r4, ip, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ pop {r0, r1, r2, r4, ip, sp, pc} │ │ │ │ @ instruction: 0xf0454030 │ │ │ │ ldmdblt r4, {r0, r2, r3, r4, r5, r7, r9, fp, ip, sp, pc}^ │ │ │ │ - orreq pc, r8, pc, asr #4 │ │ │ │ + orrsne pc, r8, pc, asr #4 │ │ │ │ teqpeq r0, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ - rsceq pc, r4, ip, asr #12 │ │ │ │ + rscsne pc, r4, ip, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - blx 0xfede0aec │ │ │ │ + blx 0xfede0bec │ │ │ │ strtmi lr, [r1], -r3, ror #15 │ │ │ │ - addeq pc, r8, #-268435452 @ 0xf0000004 │ │ │ │ + addsne pc, r8, #-268435452 @ 0xf0000004 │ │ │ │ eorseq pc, r0, #192, 4 │ │ │ │ - rsceq pc, ip, ip, asr #12 │ │ │ │ + rscsne pc, ip, ip, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - blx 0xfeae0b04 │ │ │ │ + blx 0xfeae0c04 │ │ │ │ @ instruction: 0xf195e7d7 │ │ │ │ svclt 0x0000f8ed │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0090f8cc │ │ │ │ @ instruction: 0xf8dfb096 │ │ │ │ ldrmi ip, [pc], -ip, lsr #2 │ │ │ │ @ instruction: 0xf8dc2a03 │ │ │ │ @ instruction: 0xf8cdc000 │ │ │ │ @ instruction: 0xf04fc054 │ │ │ │ ldmib sp, {sl, fp}^ │ │ │ │ ldcls 8, cr6, [lr, #-112] @ 0xffffff90 │ │ │ │ - bcs 0x698ba0 │ │ │ │ + bcs 0x698ca0 │ │ │ │ stmdami r3, {r1, r4, ip, lr, pc}^ │ │ │ │ ldrdgt pc, [r0], -r0 │ │ │ │ - b 0xfe54aa8c │ │ │ │ + b 0xfe54ab8c │ │ │ │ @ instruction: 0xf04f0c0c │ │ │ │ cmnle sl, r0 │ │ │ │ @ instruction: 0xf64c6849 │ │ │ │ - vshr.s64 d18, d24, #64 │ │ │ │ + vmla.i d19, d16, d0[2] │ │ │ │ andslt r0, r6, pc, lsr #32 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - blt 0x1e60b68 │ │ │ │ - asrscs pc, ip, #12 @ │ │ │ │ + blt 0x1e60c68 │ │ │ │ + biccc pc, r0, ip, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - addpl pc, r8, ip, asr #4 │ │ │ │ + addsvs pc, r8, ip, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - blx 0x1be0b7c │ │ │ │ + blx 0x1be0c7c │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf183a805 │ │ │ │ movtcs lr, #3706 @ 0xe7a │ │ │ │ andcs r4, r1, #26214400 @ 0x1900000 │ │ │ │ vadd.i8 d26, d12, d5 │ │ │ │ - vaddhn.i16 d22, q8, q12 │ │ │ │ - vshl.s8 d16, d31, d10 │ │ │ │ - vqdmulh.s d23, d0, d0[4] │ │ │ │ + @ instruction: 0xf2c074b8 │ │ │ │ + @ instruction: 0xf64a042f │ │ │ │ + vmvn.i32 q8, #255 @ 0x000000ff │ │ │ │ strls r0, [r2], #-3120 @ 0xfffff3d0 │ │ │ │ andgt pc, r4, sp, asr #17 │ │ │ │ - mcrrne 2, 4, pc, r0, cr14 @ │ │ │ │ + mrrccs 2, 4, pc, r0, cr14 @ │ │ │ │ ldceq 2, cr15, [r3], #-768 @ 0xfffffd00 │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xf82ef195 │ │ │ │ stmdage r5, {r0, r3, r4, r5, r9, sl, lr} │ │ │ │ - blx 0x13e0bbc │ │ │ │ + blx 0x13e0cbc │ │ │ │ eorsle r2, ip, r0, lsl #26 │ │ │ │ - rsceq pc, ip, ip, asr #12 │ │ │ │ + rscsne pc, ip, ip, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ strtmi r4, [r9], -r2, lsr #12 │ │ │ │ - blx 0x1160bd0 │ │ │ │ + blx 0x1160cd0 │ │ │ │ stmdami r0!, {r0, r9, sp} │ │ │ │ @ instruction: 0xf7fc4631 │ │ │ │ - blmi 0x8a39cc │ │ │ │ - blls 0x67eb34 │ │ │ │ + blmi 0x8a3acc │ │ │ │ + blls 0x67ec34 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ teqle r0, r0, lsl #6 │ │ │ │ - sbcspl pc, r4, ip, asr #12 │ │ │ │ + rscvs pc, r4, ip, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ pop {r1, r2, r4, ip, sp, pc} │ │ │ │ @ instruction: 0xf04541f0 │ │ │ │ ldrtmi fp, [r3], -fp, lsr #20 │ │ │ │ @ instruction: 0xf64c463a │ │ │ │ - vaddw.s8 q9, q8, d24 │ │ │ │ + vsra.s64 d19, d24, #64 │ │ │ │ vrhadd.s8 d16, d12, d31 │ │ │ │ - vaddl.s8 q11, d16, d4 │ │ │ │ + vshr.s64 d23, d4, #64 │ │ │ │ @ instruction: 0xf045002f │ │ │ │ @ instruction: 0x4640fa1f │ │ │ │ stc2 7, cr15, [sl], #1008 @ 0x3f0 │ │ │ │ ldmdavs sl, {r0, r2, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0x4629d111 │ │ │ │ - addsvs pc, r0, ip, asr #4 │ │ │ │ + adcvc pc, r0, ip, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ pop {r1, r2, r4, ip, sp, pc} │ │ │ │ @ instruction: 0xf04541f0 │ │ │ │ strtmi fp, [r1], -fp, lsl #20 │ │ │ │ - rsceq pc, r4, ip, asr #12 │ │ │ │ + rscsne pc, r4, ip, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - blx 0x260c48 │ │ │ │ + blx 0x260d48 │ │ │ │ @ instruction: 0xf195e7c2 │ │ │ │ svclt 0x0000f84b │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r3, r5, r8, lsl #23 │ │ │ │ + mlaseq r5, r8, ip, r3 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec7bd4c │ │ │ │ + bl 0xfec7be4c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, q14, q8 │ │ │ │ - vaddl.s8 , d16, d8 │ │ │ │ + vshr.s64 d22, d8, #64 │ │ │ │ ldrmi r0, [r4], -pc, lsr #32 │ │ │ │ cdpls 8, 0, cr6, cr4, cr9, {2} │ │ │ │ @ instruction: 0xf045461d │ │ │ │ @ instruction: 0xf114f9eb │ │ │ │ eorle r0, r6, r4, ror #30 │ │ │ │ vmax.s8 d20, d12, d17 │ │ │ │ - vsubl.s8 q11, d16, d24 │ │ │ │ + vrshr.s64 d23, d24, #64 │ │ │ │ @ instruction: 0xf64c022f │ │ │ │ - vshr.s64 q9, q2, #64 │ │ │ │ + vmla.i d19, d16, d0[5] │ │ │ │ @ instruction: 0xf045002f │ │ │ │ @ instruction: 0x4628f9dd │ │ │ │ @ instruction: 0xff64f016 │ │ │ │ teqlt r0, #1048576 @ 0x100000 │ │ │ │ - adcvs pc, r8, #76, 4 @ 0xc0000004 │ │ │ │ + adcsvc pc, r8, #76, 4 @ 0xc0000004 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - addcs pc, r4, ip, asr #12 │ │ │ │ + addscc pc, r4, ip, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf9cef045 │ │ │ │ @ instruction: 0x4631481a │ │ │ │ @ instruction: 0xf7fc2201 │ │ │ │ @ instruction: 0xf64cfb4f │ │ │ │ - vshr.s64 , q2, #64 │ │ │ │ + vmla.i d22, d16, d0[5] │ │ │ │ pop {r0, r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf0454070 │ │ │ │ vmla.i8 , q14, │ │ │ │ - vaddw.s8 q11, q8, d24 │ │ │ │ + vsra.s64 d23, d24, #64 │ │ │ │ @ instruction: 0xf64c012f │ │ │ │ - vmla.i d18, d16, d0[2] │ │ │ │ + vshr.s64 , q4, #64 │ │ │ │ @ instruction: 0xf045002f │ │ │ │ @ instruction: 0x4628f9b7 │ │ │ │ @ instruction: 0xff3ef016 │ │ │ │ stmdacs r0, {r0, r9, sl, lr} │ │ │ │ ldmdblt r5, {r3, r4, r6, r7, r8, ip, lr, pc}^ │ │ │ │ - @ instruction: 0x61a8f24c │ │ │ │ + @ instruction: 0x71b8f24c │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - rsceq pc, r4, ip, asr #12 │ │ │ │ + rscsne pc, r4, ip, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf9a6f045 │ │ │ │ @ instruction: 0x4629e7d6 │ │ │ │ - adcvs pc, r8, #76, 4 @ 0xc0000004 │ │ │ │ + adcsvc pc, r8, #76, 4 @ 0xc0000004 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - rsceq pc, ip, ip, asr #12 │ │ │ │ + rscsne pc, ip, ip, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf99af045 │ │ │ │ svclt 0x0000e7ca │ │ │ │ - eorseq r3, r5, r4, asr #30 │ │ │ │ + eorseq r4, r5, r4, asr r0 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec7be18 │ │ │ │ + bl 0xfec7bf18 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ umullslt r0, r8, r0, pc @ │ │ │ │ - blmi 0x1436494 │ │ │ │ - addpl pc, r8, ip, asr #4 │ │ │ │ + blmi 0x1436594 │ │ │ │ + addsvs pc, r8, ip, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ andls r6, r5, #4784128 @ 0x490000 │ │ │ │ ldrvs lr, [ip, #-2525] @ 0xfffff623 │ │ │ │ tstls r7, #1769472 @ 0x1b0000 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xf97ef045 │ │ │ │ @ instruction: 0xf64c9a05 │ │ │ │ - vshr.s64 q9, q6, #64 │ │ │ │ - bcs 0x1a4d08 │ │ │ │ + vmla.i d19, d16, d0[7] │ │ │ │ + bcs 0x1a4e08 │ │ │ │ @ instruction: 0xf643bf9d │ │ │ │ - vsubw.s8 q8, q0, d24 │ │ │ │ - bl 0x1e592c │ │ │ │ + vbic.i32 d17, #2048 @ 0x00000800 │ │ │ │ + bl 0x1e5a2c │ │ │ │ @ instruction: 0xf64c0382 │ │ │ │ - svclt 0x008c2170 │ │ │ │ + svclt 0x008c3180 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ @ instruction: 0x1734f8d3 │ │ │ │ @ instruction: 0xf968f045 │ │ │ │ svclt 0x00181e23 │ │ │ │ stccs 3, cr2, [r8, #-4] │ │ │ │ movwcs fp, #3864 @ 0xf18 │ │ │ │ suble r2, r4, r0, lsl #22 │ │ │ │ andcs r2, r8, #67108864 @ 0x4000000 │ │ │ │ ldrmi r4, [r8], -r1, lsr #12 │ │ │ │ mcr2 0, 1, pc, cr14, cr6, {0} @ │ │ │ │ subsle r2, r5, r0, lsl #16 │ │ │ │ @ instruction: 0xf7fc2100 │ │ │ │ cdpcs 14, 0, cr15, cr0, cr15, {7} │ │ │ │ vrhadd.s8 , q6, q2 │ │ │ │ - vaddw.s8 q11, q8, d24 │ │ │ │ + vsra.s64 d23, d24, #64 │ │ │ │ @ instruction: 0xf64c012f │ │ │ │ - vmla.i d16, d16, d0[5] │ │ │ │ + vshr.s64 , q10, #64 │ │ │ │ @ instruction: 0xf045002f │ │ │ │ subcs pc, r0, #1196032 @ 0x124000 │ │ │ │ stmdage r7, {r8, sp} │ │ │ │ - ldrtvc pc, [r0], #579 @ 0x243 @ │ │ │ │ + strbeq pc, [r0], #1603 @ 0x643 @ │ │ │ │ ldrteq pc, [r3], #-704 @ 0xfffffd40 @ │ │ │ │ ldcl 1, cr15, [r4, #-524] @ 0xfffffdf4 │ │ │ │ andcs r2, r1, #64, 6 │ │ │ │ strls r4, [r1], #-1561 @ 0xfffff9e7 │ │ │ │ - addeq pc, r8, pc, asr #4 │ │ │ │ + addsne pc, r8, pc, asr #4 │ │ │ │ eorseq pc, r0, r0, asr #5 │ │ │ │ - strbne pc, [r0], #-590 @ 0xfffffdb2 @ │ │ │ │ + ldrbcs pc, [r0], #-590 @ 0xfffffdb2 @ │ │ │ │ ldrteq pc, [r3], #-704 @ 0xfffffd40 @ │ │ │ │ stmdage r7, {r1, ip, pc} │ │ │ │ @ instruction: 0xf1949400 │ │ │ │ strtmi pc, [r9], -pc, lsl #30 │ │ │ │ @ instruction: 0xf045a807 │ │ │ │ - blmi 0x823194 │ │ │ │ - blls 0x6fed54 │ │ │ │ + blmi 0x823294 │ │ │ │ + blls 0x6fee54 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xd12d0300 │ │ │ │ - sbcspl pc, r4, ip, asr #12 │ │ │ │ + rscvs pc, r4, ip, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ pop {r3, r4, ip, sp, pc} │ │ │ │ @ instruction: 0xf0454070 │ │ │ │ ldmiblt ip!, {r0, r1, r3, r4, r8, fp, ip, sp, pc} │ │ │ │ - @ instruction: 0x61a8f24c │ │ │ │ + @ instruction: 0x71b8f24c │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - rsceq pc, r4, ip, asr #12 │ │ │ │ + rscsne pc, r4, ip, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf910f045 │ │ │ │ adcsle r2, sl, r0, lsl #28 │ │ │ │ vmin.s8 d20, d12, d17 │ │ │ │ - vsubl.s8 q11, d16, d24 │ │ │ │ + vrshr.s64 d23, d24, #64 │ │ │ │ @ instruction: 0xf64c022f │ │ │ │ - vmla.i d16, d16, d0[7] │ │ │ │ + vshr.s64 , q14, #64 │ │ │ │ @ instruction: 0xf045002f │ │ │ │ ldr pc, [r8, r3, lsl #18]! │ │ │ │ vmax.s8 d20, d12, d17 │ │ │ │ - vsubl.s8 q11, d16, d24 │ │ │ │ + vrshr.s64 d23, d24, #64 │ │ │ │ @ instruction: 0xf64c022f │ │ │ │ - vmla.i d16, d16, d0[7] │ │ │ │ + vshr.s64 , q14, #64 │ │ │ │ @ instruction: 0xf045002f │ │ │ │ @ instruction: 0xe7a0f8f7 │ │ │ │ @ instruction: 0xff3ef194 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec7bf60 │ │ │ │ + bl 0xfec7c060 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vmax.f32 q8, q14, q12 │ │ │ │ - vaddl.s8 , d16, d8 │ │ │ │ + vshr.s64 d22, d8, #64 │ │ │ │ ldrmi r0, [r6], -pc, lsr #32 │ │ │ │ svcls 0x00066849 │ │ │ │ @ instruction: 0xf003461d │ │ │ │ @ instruction: 0xf0450440 │ │ │ │ @ instruction: 0x4630f8df │ │ │ │ mcr2 0, 3, pc, cr6, cr6, {0} @ │ │ │ │ @ instruction: 0x4601b330 │ │ │ │ - adcvs pc, r8, #76, 4 @ 0xc0000004 │ │ │ │ + adcsvc pc, r8, #76, 4 @ 0xc0000004 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - addcs pc, r4, ip, asr #12 │ │ │ │ + addscc pc, r4, ip, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf8d0f045 │ │ │ │ @ instruction: 0xf184fab4 │ │ │ │ stmdbeq r9, {r3, r5, r9, sl, lr}^ │ │ │ │ stc2l 7, cr15, [r8, #1008] @ 0x3f0 │ │ │ │ @ instruction: 0xf64cb93c │ │ │ │ - vshr.s64 , q2, #64 │ │ │ │ + vmla.i d22, d16, d0[5] │ │ │ │ pop {r0, r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf04540f8 │ │ │ │ @ instruction: 0xb1bfb8c1 │ │ │ │ tstcs r1, r8, lsr r6 │ │ │ │ ldc2l 7, cr15, [r0, #1008]! @ 0x3f0 │ │ │ │ - sbcspl pc, r4, ip, asr #12 │ │ │ │ + rscvs pc, r4, ip, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ ldmlt r4!, {r0, r2, r6, ip, sp, lr, pc} │ │ │ │ vmla.i8 , q14, q11 │ │ │ │ - vaddw.s8 q11, q8, d24 │ │ │ │ + vsra.s64 d23, d24, #64 │ │ │ │ @ instruction: 0xf64c012f │ │ │ │ - vmla.i d16, d16, d0[5] │ │ │ │ + vshr.s64 , q10, #64 │ │ │ │ @ instruction: 0xf045002f │ │ │ │ ldrb pc, [r7, r9, lsr #17] @ │ │ │ │ - orreq pc, r8, pc, asr #4 │ │ │ │ + orrsne pc, r8, pc, asr #4 │ │ │ │ teqpeq r0, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ - addscs pc, r4, ip, asr #12 │ │ │ │ + adccc pc, r4, ip, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf89ef045 │ │ │ │ - sbcspl pc, r4, ip, asr #12 │ │ │ │ + rscvs pc, r4, ip, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ ldmlt r6, {r0, r2, r6, ip, sp, lr, pc} │ │ │ │ vmin.s8 d20, d12, d17 │ │ │ │ - vsubl.s8 q11, d16, d24 │ │ │ │ + vrshr.s64 d23, d24, #64 │ │ │ │ @ instruction: 0xf64c022f │ │ │ │ - vmla.i d16, d16, d0[7] │ │ │ │ + vshr.s64 , q14, #64 │ │ │ │ @ instruction: 0xf045002f │ │ │ │ ldr pc, [r9, fp, lsl #17]! │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec7c030 │ │ │ │ + bl 0xfec7c130 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ umullslt r0, r7, r0, pc @ │ │ │ │ - blmi 0xf366b8 │ │ │ │ + blmi 0xf367b8 │ │ │ │ stmdavs r9, {r0, r2, r4, r9, sl, lr}^ │ │ │ │ vmax.s8 d20, d12, d6 │ │ │ │ - vaddl.s8 , d16, d8 │ │ │ │ + vshr.s64 d22, d8, #64 │ │ │ │ ldcls 0, cr0, [ip], {47} @ 0x2f │ │ │ │ tstls r5, #1769472 @ 0x1b0000 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xf872f045 │ │ │ │ @ instruction: 0xf0164628 │ │ │ │ stmdacs r0, {r0, r3, r4, r5, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ strmi sp, [r1], -r1, asr #32 │ │ │ │ - adcvs pc, r8, #76, 4 @ 0xc0000004 │ │ │ │ + adcsvc pc, r8, #76, 4 @ 0xc0000004 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - addcs pc, r4, ip, asr #12 │ │ │ │ + addscc pc, r4, ip, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf862f045 │ │ │ │ orrscc pc, r8, #25165824 @ 0x1800000 │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf893a805 │ │ │ │ - blcs 0x131a88 │ │ │ │ + blcs 0x131b88 │ │ │ │ ldrtmi fp, [ip], -r8, lsl #30 │ │ │ │ stcl 1, cr15, [sl], #-524 @ 0xfffffdf4 │ │ │ │ andcs r2, r1, #64, 6 │ │ │ │ vmin.s8 d20, d15, d9 │ │ │ │ - vaddl.s8 q8, d16, d8 │ │ │ │ + vshr.s64 d17, d8, #64 │ │ │ │ @ instruction: 0xf64c0030 │ │ │ │ - vmov.i32 d18, #1279 @ 0x000004ff │ │ │ │ + vmull.s8 , d0, d20 │ │ │ │ andls r0, r2, pc, lsr #24 │ │ │ │ andgt pc, r4, sp, asr #17 │ │ │ │ vadd.i8 d26, d14, d5 │ │ │ │ - vqdmulh.s d17, d0, d0[0] │ │ │ │ + vmov.i32 q9, #255 @ 0x000000ff │ │ │ │ @ instruction: 0xf8cd0c33 │ │ │ │ @ instruction: 0xf194c000 │ │ │ │ @ instruction: 0x4621fe1f │ │ │ │ @ instruction: 0xf045a805 │ │ │ │ - blmi 0x6a2fb4 │ │ │ │ - blls 0x67ef34 │ │ │ │ + blmi 0x6a30b4 │ │ │ │ + blls 0x67f034 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xd1200300 │ │ │ │ - sbcspl pc, r4, ip, asr #12 │ │ │ │ + rscvs pc, r4, ip, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ pop {r0, r1, r2, r4, ip, sp, pc} │ │ │ │ @ instruction: 0xf04540f0 │ │ │ │ ldmdblt r5, {r0, r1, r3, r5, fp, ip, sp, pc}^ │ │ │ │ - @ instruction: 0x61a8f24c │ │ │ │ + @ instruction: 0x71b8f24c │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - rsceq pc, r4, ip, asr #12 │ │ │ │ + rscsne pc, r4, ip, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf820f045 │ │ │ │ @ instruction: 0x4629e7bc │ │ │ │ - adcvs pc, r8, #76, 4 @ 0xc0000004 │ │ │ │ + adcsvc pc, r8, #76, 4 @ 0xc0000004 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - rsceq pc, ip, ip, asr #12 │ │ │ │ + rscsne pc, ip, ip, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf814f045 │ │ │ │ @ instruction: 0xf194e7b0 │ │ │ │ svclt 0x0000fe5b │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec7c128 │ │ │ │ + bl 0xfec7c228 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vmax.f32 q8, q14, q12 │ │ │ │ - vaddl.s8 , d16, d8 │ │ │ │ + vshr.s64 d22, d8, #64 │ │ │ │ ldrmi r0, [r4], -pc, lsr #32 │ │ │ │ cdpls 8, 0, cr6, cr6, cr9, {2} │ │ │ │ svcls 0x0008461d │ │ │ │ @ instruction: 0xfffcf044 │ │ │ │ svceq 0x0064f114 │ │ │ │ strtmi sp, [r1], -sl, lsr #32 │ │ │ │ - adcvs pc, r8, #76, 4 @ 0xc0000004 │ │ │ │ + adcsvc pc, r8, #76, 4 @ 0xc0000004 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - sbcscs pc, r4, ip, asr #12 │ │ │ │ + rsccc pc, r4, ip, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xffeef044 │ │ │ │ @ instruction: 0xf0164628 │ │ │ │ @ instruction: 0x4601fd75 │ │ │ │ vcge.s8 , q6, q0 │ │ │ │ - vsubl.s8 q11, d16, d24 │ │ │ │ + vrshr.s64 d23, d24, #64 │ │ │ │ @ instruction: 0xf64c022f │ │ │ │ - vaddl.s8 q9, d16, d4 │ │ │ │ + vshr.s64 d19, d4, #64 │ │ │ │ @ instruction: 0xf044002f │ │ │ │ @ instruction: 0x4630ffdf │ │ │ │ @ instruction: 0xf7fc2100 │ │ │ │ ldmdami sl, {r0, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ andcs r4, r1, #59768832 @ 0x3900000 │ │ │ │ @ instruction: 0xf95cf7fc │ │ │ │ - sbcspl pc, r4, ip, asr #12 │ │ │ │ + rscvs pc, r4, ip, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ svclt 0x00cef044 │ │ │ │ - @ instruction: 0x61a8f24c │ │ │ │ + @ instruction: 0x71b8f24c │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - sbccs pc, r8, ip, asr #12 │ │ │ │ + sbcscc pc, r8, ip, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xffc4f044 │ │ │ │ @ instruction: 0xf0164628 │ │ │ │ strmi pc, [r1], -fp, asr #26 │ │ │ │ bicsle r2, r4, r0, lsl #16 │ │ │ │ vmul.i8 , q6, │ │ │ │ - vaddw.s8 q11, q8, d24 │ │ │ │ + vsra.s64 d23, d24, #64 │ │ │ │ @ instruction: 0xf64c012f │ │ │ │ - vmla.i d16, d16, d0[5] │ │ │ │ + vshr.s64 , q10, #64 │ │ │ │ @ instruction: 0xf044002f │ │ │ │ @ instruction: 0xe7d2ffb3 │ │ │ │ vmax.s8 d20, d12, d25 │ │ │ │ - vsubl.s8 q11, d16, d24 │ │ │ │ + vrshr.s64 d23, d24, #64 │ │ │ │ @ instruction: 0xf64c022f │ │ │ │ - vmla.i d16, d16, d0[7] │ │ │ │ + vshr.s64 , q14, #64 │ │ │ │ @ instruction: 0xf044002f │ │ │ │ strb pc, [r6, r7, lsr #31] @ │ │ │ │ - eorseq r3, r5, r8, ror #30 │ │ │ │ + eorseq r4, r5, r8, ror r0 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec7c1fc │ │ │ │ + bl 0xfec7c2fc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, q14, q8 │ │ │ │ - vaddl.s8 , d16, d8 │ │ │ │ + vshr.s64 d22, d8, #64 │ │ │ │ ldrmi r0, [r4], -pc, lsr #32 │ │ │ │ stcls 8, cr6, [r4, #-292] @ 0xfffffedc │ │ │ │ @ instruction: 0xf044461e │ │ │ │ @ instruction: 0xf114ff93 │ │ │ │ eorsle r0, r8, r4, ror #30 │ │ │ │ vmax.s8 d20, d12, d17 │ │ │ │ - vsubl.s8 q11, d16, d24 │ │ │ │ + vrshr.s64 d23, d24, #64 │ │ │ │ @ instruction: 0xf64c022f │ │ │ │ - vshr.s64 q9, q2, #64 │ │ │ │ + vmla.i d19, d16, d0[5] │ │ │ │ @ instruction: 0xf044002f │ │ │ │ ldrtmi pc, [r0], -r5, lsl #31 @ │ │ │ │ stc2 0, cr15, [ip, #-88] @ 0xffffffa8 │ │ │ │ biclt r4, r0, #1048576 @ 0x100000 │ │ │ │ - adcvs pc, r8, #76, 4 @ 0xc0000004 │ │ │ │ + adcsvc pc, r8, #76, 4 @ 0xc0000004 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - addcs pc, r4, ip, asr #12 │ │ │ │ + addscc pc, r4, ip, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xff76f044 │ │ │ │ @ instruction: 0x4628b15d │ │ │ │ @ instruction: 0xf7fc2101 │ │ │ │ @ instruction: 0xf64cfca5 │ │ │ │ - vshr.s64 , q2, #64 │ │ │ │ + vmla.i d22, d16, d0[5] │ │ │ │ pop {r0, r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf0444070 │ │ │ │ vmax.f32 , , │ │ │ │ - vaddw.s8 q8, q8, d8 │ │ │ │ + vsra.s64 d17, d8, #64 │ │ │ │ @ instruction: 0xf64c0130 │ │ │ │ - vshr.s64 d18, d4, #64 │ │ │ │ + vaddl.s8 , d16, d20 │ │ │ │ @ instruction: 0xf044002f │ │ │ │ @ instruction: 0xf64cff5f │ │ │ │ - vshr.s64 , q2, #64 │ │ │ │ + vmla.i d22, d16, d0[5] │ │ │ │ pop {r0, r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf0444070 │ │ │ │ vrecps.f32 , q6, │ │ │ │ - vaddw.s8 q11, q8, d24 │ │ │ │ + vsra.s64 d23, d24, #64 │ │ │ │ @ instruction: 0xf64c012f │ │ │ │ - vmla.i d18, d16, d0[2] │ │ │ │ + vshr.s64 , q4, #64 │ │ │ │ @ instruction: 0xf044002f │ │ │ │ ldrtmi pc, [r0], -sp, asr #30 @ │ │ │ │ ldc2l 0, cr15, [r4], {22} │ │ │ │ stmdacs r0, {r0, r9, sl, lr} │ │ │ │ ldmdblt r6, {r1, r2, r6, r7, r8, ip, lr, pc}^ │ │ │ │ - @ instruction: 0x61a8f24c │ │ │ │ + @ instruction: 0x71b8f24c │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - rsceq pc, r4, ip, asr #12 │ │ │ │ + rscsne pc, r4, ip, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xff3cf044 │ │ │ │ ldrtmi lr, [r1], -r4, asr #15 │ │ │ │ - adcvs pc, r8, #76, 4 @ 0xc0000004 │ │ │ │ + adcsvc pc, r8, #76, 4 @ 0xc0000004 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - rsceq pc, ip, ip, asr #12 │ │ │ │ + rscsne pc, ip, ip, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xff30f044 │ │ │ │ svclt 0x0000e7b8 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec7c2e8 │ │ │ │ + bl 0xfec7c3e8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vmax.f32 q8, q14, q12 │ │ │ │ - vaddl.s8 , d16, d8 │ │ │ │ + vshr.s64 d22, d8, #64 │ │ │ │ ldrmi r0, [r4], -pc, lsr #32 │ │ │ │ ldmib sp, {r0, r3, r6, fp, sp, lr}^ │ │ │ │ ldrmi r6, [sp], -r6, lsl #14 │ │ │ │ @ instruction: 0xff1cf044 │ │ │ │ svceq 0x0064f114 │ │ │ │ strtmi sp, [r1], -fp, lsr #32 │ │ │ │ - adcvs pc, r8, #76, 4 @ 0xc0000004 │ │ │ │ + adcsvc pc, r8, #76, 4 @ 0xc0000004 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - sbcscs pc, r4, ip, asr #12 │ │ │ │ + rsccc pc, r4, ip, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xff0ef044 │ │ │ │ @ instruction: 0xf0164628 │ │ │ │ @ instruction: 0x4601fc95 │ │ │ │ vcge.s8 , q6, q4 │ │ │ │ - vsubl.s8 q11, d16, d24 │ │ │ │ + vrshr.s64 d23, d24, #64 │ │ │ │ @ instruction: 0xf64c022f │ │ │ │ - vaddl.s8 q9, d16, d4 │ │ │ │ + vshr.s64 d19, d4, #64 │ │ │ │ @ instruction: 0xf044002f │ │ │ │ @ instruction: 0x4631feff │ │ │ │ andcs r4, r0, #28, 16 @ 0x1c0000 │ │ │ │ @ instruction: 0xf880f7fc │ │ │ │ @ instruction: 0x4639481b │ │ │ │ @ instruction: 0xf7fc2201 │ │ │ │ @ instruction: 0xf64cf87b │ │ │ │ - vshr.s64 , q2, #64 │ │ │ │ + vmla.i d22, d16, d0[5] │ │ │ │ pop {r0, r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf04440f8 │ │ │ │ vceq.f32 , q14, │ │ │ │ - vaddw.s8 q11, q8, d24 │ │ │ │ + vsra.s64 d23, d24, #64 │ │ │ │ @ instruction: 0xf64c012f │ │ │ │ - vmla.i d18, d16, d0[2] │ │ │ │ + vshr.s64 , q4, #64 │ │ │ │ @ instruction: 0xf044002f │ │ │ │ strtmi pc, [r8], -r3, ror #29 │ │ │ │ stc2l 0, cr15, [sl], #-88 @ 0xffffffa8 │ │ │ │ stmdacs r0, {r0, r9, sl, lr} │ │ │ │ ldmdblt r5, {r0, r1, r4, r6, r7, r8, ip, lr, pc}^ │ │ │ │ - @ instruction: 0x61a8f24c │ │ │ │ + @ instruction: 0x71b8f24c │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - rsceq pc, r4, ip, asr #12 │ │ │ │ + rscsne pc, r4, ip, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ cdp2 0, 13, cr15, cr2, cr4, {2} │ │ │ │ @ instruction: 0x4629e7d1 │ │ │ │ - adcvs pc, r8, #76, 4 @ 0xc0000004 │ │ │ │ + adcsvc pc, r8, #76, 4 @ 0xc0000004 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - rsceq pc, ip, ip, asr #12 │ │ │ │ + rscsne pc, ip, ip, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ cdp2 0, 12, cr15, cr6, cr4, {2} │ │ │ │ svclt 0x0000e7c5 │ │ │ │ - eorseq r3, r5, r8, lsl #30 │ │ │ │ - eorseq r3, r5, ip, lsl #31 │ │ │ │ + eorseq r4, r5, r8, lsl r0 │ │ │ │ + mlaseq r5, ip, r0, r4 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0088f8cc │ │ │ │ strmi r4, [pc], -r4, lsl #12 │ │ │ │ ldmdami pc!, {r0, r9, sl, lr} @ │ │ │ │ movwcs fp, #4247 @ 0x1097 │ │ │ │ andsls r6, r5, r0, lsl #16 │ │ │ │ andeq pc, r0, pc, asr #32 │ │ │ │ @ instruction: 0x46182210 │ │ │ │ - blx 0x20e1242 │ │ │ │ + blx 0x20e1342 │ │ │ │ stmdacs r0, {r1, r2, r9, sl, lr} │ │ │ │ ldmib r0, {r1, r4, r6, ip, lr, pc}^ │ │ │ │ subcs r8, r0, #0, 18 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - b 0xfee61808 │ │ │ │ + b 0xfee61908 │ │ │ │ ldrmi r2, [r9], -r0, asr #6 │ │ │ │ stmdage r5, {r0, r9, sp} │ │ │ │ - strtvs pc, [r8], #588 @ 0x24c │ │ │ │ - strteq pc, [pc], #-704 @ 0x12520c │ │ │ │ - strbcs pc, [r0, #1612]! @ 0x64c @ │ │ │ │ - streq pc, [pc, #-704]! @ 0x124f54 │ │ │ │ + ldrtvc pc, [r8], #588 @ 0x24c @ │ │ │ │ + strteq pc, [pc], #-704 @ 0x12530c │ │ │ │ + ldrbcc pc, [r0, #1612]! @ 0x64c @ │ │ │ │ + streq pc, [pc, #-704]! @ 0x125054 │ │ │ │ strls r9, [r1, #-1026] @ 0xfffffbfe │ │ │ │ - strbne pc, [r0, #-590] @ 0xfffffdb2 @ │ │ │ │ + ldrbcs pc, [r0, #-590] @ 0xfffffdb2 @ │ │ │ │ ldreq pc, [r3, #-704]! @ 0xfffffd40 │ │ │ │ @ instruction: 0xf1949500 │ │ │ │ strbmi pc, [fp], -fp, ror #24 @ │ │ │ │ stmdage r5, {r1, r6, r9, sl, lr} │ │ │ │ cdp2 0, 8, cr15, cr6, cr4, {2} │ │ │ │ ldmib r6, {r6, r9, sp}^ │ │ │ │ tstcs r0, r2, lsl #18 │ │ │ │ @ instruction: 0xf183a805 │ │ │ │ movtcs lr, #2708 @ 0xa94 │ │ │ │ - addeq pc, r8, #-268435452 @ 0xf0000004 │ │ │ │ + addsne pc, r8, #-268435452 @ 0xf0000004 │ │ │ │ eorseq pc, r0, #192, 4 │ │ │ │ svclt 0x00082f00 │ │ │ │ ldrmi r4, [r9], -r2, lsr #12 │ │ │ │ stmdage r5, {r1, r9, ip, pc} │ │ │ │ @ instruction: 0xf64c9500 │ │ │ │ - vrshr.s64 q9, q8, #64 │ │ │ │ + vsubl.s8 q10, d0, d0 │ │ │ │ andls r0, r1, #-268435454 @ 0xf0000002 │ │ │ │ @ instruction: 0xf1942201 │ │ │ │ strbmi pc, [r2], -fp, asr #24 @ │ │ │ │ stmdage r5, {r0, r1, r3, r6, r9, sl, lr} │ │ │ │ cdp2 0, 6, cr15, cr6, cr4, {2} │ │ │ │ ldmdavs sl, {r0, r1, r2, r4, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andslt sp, r7, r6, lsr #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ - adcvs pc, r8, #76, 4 @ 0xc0000004 │ │ │ │ + adcsvc pc, r8, #76, 4 @ 0xc0000004 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - orreq pc, r8, #-268435452 @ 0xf0000004 │ │ │ │ + orrsne pc, r8, #-268435452 @ 0xf0000004 │ │ │ │ teqpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ svclt 0x00184287 │ │ │ │ - blmi 0x376b14 │ │ │ │ - blls 0x67f314 │ │ │ │ + blmi 0x376c14 │ │ │ │ + blls 0x67f414 │ │ │ │ @ instruction: 0xf04f4059 │ │ │ │ mrsle r0, (UNDEF: 57) │ │ │ │ @ instruction: 0xf64c4621 │ │ │ │ - vmla.i d16, d16, d0[7] │ │ │ │ + vshr.s64 , q14, #64 │ │ │ │ andslt r0, r7, pc, lsr #32 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ cdplt 0, 3, cr15, cr8, cr4, {2} │ │ │ │ stc2 1, cr15, [r0], {148} @ 0x94 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec7c4dc │ │ │ │ + bl 0xfec7c5dc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ vmin.s8 d20, d13, d4 │ │ │ │ - vaddl.s8 q10, d16, d28 │ │ │ │ + vshr.s64 d21, d28, #64 │ │ │ │ stcls 0, cr0, [r8, #-188] @ 0xffffff44 │ │ │ │ cdp2 0, 2, cr15, cr4, cr4, {2} │ │ │ │ svcpl 0x0080f514 │ │ │ │ - vqsub.s8 d29, d10, d0 │ │ │ │ - vmla.i d23, d0, d0[4] │ │ │ │ + @ instruction: 0xf64ad210 │ │ │ │ + vmvn.i32 q8, #0 @ 0x00000000 │ │ │ │ @ instruction: 0x46210030 │ │ │ │ cdp2 0, 1, cr15, cr10, cr4, {2} │ │ │ │ vmla.i8 , q15, │ │ │ │ - vmov.i32 q9, #12 @ 0x0000000c │ │ │ │ + vmla.i d19, d0, d0[7] │ │ │ │ andlt r0, r3, r3, lsr r0 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ cdplt 0, 1, cr15, cr0, cr4, {2} │ │ │ │ tstls r1, r1, ror #4 │ │ │ │ @ instruction: 0xf00d4608 │ │ │ │ stmdbls r1, {r0, r1, r3, r9, fp, ip, sp, lr, pc} │ │ │ │ stmdacs r0, {r1, r9, sl, lr} │ │ │ │ @ instruction: 0xf64cd0e5 │ │ │ │ - vshr.s64 q8, q0, #64 │ │ │ │ + vmla.i d17, d16, d0[4] │ │ │ │ @ instruction: 0xf044002f │ │ │ │ strb pc, [r6, r1, lsl #28]! @ │ │ │ │ - andcc pc, r0, ip, asr #12 │ │ │ │ + andsmi pc, r0, ip, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ ldc2l 0, cr15, [sl, #272]! @ 0x110 │ │ │ │ tstcs r1, r8, lsr #12 │ │ │ │ @ instruction: 0xff36f7ff │ │ │ │ - sbcspl pc, r4, ip, asr #12 │ │ │ │ + rscvs pc, r4, ip, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ ldc2l 0, cr15, [r0, #272]! @ 0x110 │ │ │ │ svclt 0x0000e7d5 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0088f8cc │ │ │ │ @ instruction: 0x461fb096 │ │ │ │ vqdmulh.s q10, q6, q4 │ │ │ │ - vaddl.s8 , d16, d8 │ │ │ │ + vshr.s64 d22, d8, #64 │ │ │ │ stmdavs r9, {r0, r1, r2, r3, r5}^ │ │ │ │ ldmdavs fp, {r0, r4, r7, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9315 │ │ │ │ ldmib sp, {r8, r9}^ │ │ │ │ @ instruction: 0xf044a81e │ │ │ │ subcs pc, r0, #13632 @ 0x3540 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - strtvs pc, [r8], ip, asr #4 │ │ │ │ + ldrtvc pc, [r8], ip, asr #4 @ │ │ │ │ strteq pc, [pc], -r0, asr #5 │ │ │ │ stmib r0!, {r0, r1, r7, r8, ip, sp, lr, pc}^ │ │ │ │ andcs r2, r1, #64, 6 │ │ │ │ stmdage r5, {r0, r3, r4, r9, sl, lr} │ │ │ │ - vmax.s8 d25, d10, d2 │ │ │ │ - vmls.f d23, d0, d0[4] │ │ │ │ + @ instruction: 0xf64a9602 │ │ │ │ + vbic.i32 q8, #0 @ 0x00000000 │ │ │ │ vqrshl.s8 d16, d16, d14 │ │ │ │ - vmls.i d17, d0, d0[0] │ │ │ │ + vmov.i32 q9, #0 @ 0x00000000 │ │ │ │ strls r0, [r1, #-1075] @ 0xfffffbcd │ │ │ │ @ instruction: 0xf1949400 │ │ │ │ @ instruction: 0x4649fb9b │ │ │ │ @ instruction: 0xf044a805 │ │ │ │ svccs 0x000efdb7 │ │ │ │ @ instruction: 0xf643d838 │ │ │ │ - vsubw.s8 q8, q0, d24 │ │ │ │ - bl 0x1e60b0 │ │ │ │ + vbic.i32 d17, #2048 @ 0x00000800 │ │ │ │ + bl 0x1e61b0 │ │ │ │ @ instruction: 0xf8d30387 │ │ │ │ cmnlt r9, #136, 14 @ 0x2200000 │ │ │ │ - sbcscs pc, ip, ip, asr #12 │ │ │ │ + rsccc pc, ip, ip, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ stc2 0, cr15, [r6, #272]! @ 0x110 │ │ │ │ svceq 0x0000f1ba │ │ │ │ vand d29, d12, d27 │ │ │ │ - vaddw.s8 q11, q8, d24 │ │ │ │ + vsra.s64 d23, d24, #64 │ │ │ │ @ instruction: 0xf64c012f │ │ │ │ - vmla.i d16, d16, d0[5] │ │ │ │ + vshr.s64 , q10, #64 │ │ │ │ @ instruction: 0xf044002f │ │ │ │ @ instruction: 0xf1b8fd99 │ │ │ │ teqle r5, r0, lsl #30 │ │ │ │ - orreq pc, r8, pc, asr #4 │ │ │ │ + orrsne pc, r8, pc, asr #4 │ │ │ │ teqpeq r0, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ - rsceq pc, r4, ip, asr #12 │ │ │ │ + rscsne pc, r4, ip, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ stc2 0, cr15, [ip, #272] @ 0x110 │ │ │ │ ldmdavs sl, {r2, r3, r4, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xf64cd130 │ │ │ │ - vshr.s64 , q2, #64 │ │ │ │ + vmla.i d22, d16, d0[5] │ │ │ │ andslt r0, r6, pc, lsr #32 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ ldcllt 0, cr15, [ip, #-272]! @ 0xfffffef0 │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf183a805 │ │ │ │ movtcs lr, #2444 @ 0x98c │ │ │ │ andcs r4, r1, #26214400 @ 0x1900000 │ │ │ │ stmib sp, {r0, r2, fp, sp, pc}^ │ │ │ │ strls r5, [r0], #-1537 @ 0xfffff9ff │ │ │ │ - blx 0x14e1ab2 │ │ │ │ + blx 0x14e1bb2 │ │ │ │ stmdage r5, {r0, r3, r4, r5, r9, sl, lr} │ │ │ │ stc2l 0, cr15, [sl, #-272]! @ 0xfffffef0 │ │ │ │ svceq 0x0000f1ba │ │ │ │ smlabtcs r0, r3, r0, sp │ │ │ │ @ instruction: 0xf7ff4650 │ │ │ │ @ instruction: 0xf1b8fea3 │ │ │ │ sbcle r0, r9, r0, lsl #30 │ │ │ │ vmax.s8 q10, , │ │ │ │ - vsubl.s8 q8, d16, d8 │ │ │ │ + vrshr.s64 d17, d8, #64 │ │ │ │ @ instruction: 0xf64c0230 │ │ │ │ - vmla.i d16, d16, d0[7] │ │ │ │ + vshr.s64 , q14, #64 │ │ │ │ @ instruction: 0xf044002f │ │ │ │ @ instruction: 0xe7c7fd55 │ │ │ │ - blx 0xfe861aea │ │ │ │ + blx 0xfe861bea │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec7c6a4 │ │ │ │ + bl 0xfec7c7a4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, q14, q8 │ │ │ │ - vaddl.s8 , d16, d8 │ │ │ │ + vshr.s64 d22, d8, #64 │ │ │ │ ldrmi r0, [r4], -pc, lsr #32 │ │ │ │ ldrmi r6, [sp], -r9, asr #16 │ │ │ │ stc2l 0, cr15, [r0, #-272] @ 0xfffffef0 │ │ │ │ @ instruction: 0xf0164620 │ │ │ │ movwlt pc, #35527 @ 0x8ac7 @ │ │ │ │ vmax.s8 d20, d12, d1 │ │ │ │ - vsubl.s8 q11, d16, d24 │ │ │ │ + vrshr.s64 d23, d24, #64 │ │ │ │ @ instruction: 0xf64c022f │ │ │ │ - vaddl.s8 q9, d16, d4 │ │ │ │ + vshr.s64 d19, d4, #64 │ │ │ │ @ instruction: 0xf044002f │ │ │ │ @ instruction: 0x4628fd31 │ │ │ │ - blx 0xfef61538 │ │ │ │ + blx 0xfef61638 │ │ │ │ mvnlt r4, r1, lsl #12 │ │ │ │ - addeq pc, r8, #-268435452 @ 0xf0000004 │ │ │ │ + addsne pc, r8, #-268435452 @ 0xf0000004 │ │ │ │ eorseq pc, r0, #192, 4 │ │ │ │ - addcs pc, r4, ip, asr #12 │ │ │ │ + addscc pc, r4, ip, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ stc2 0, cr15, [r2, #-272]! @ 0xfffffef0 │ │ │ │ - sbcspl pc, r4, ip, asr #12 │ │ │ │ + rscvs pc, r4, ip, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ ldclt 0, cr15, [sl, #-272] @ 0xfffffef0 │ │ │ │ vmul.i8 d27, d28, d20 │ │ │ │ - vaddw.s8 q11, q8, d24 │ │ │ │ + vsra.s64 d23, d24, #64 │ │ │ │ @ instruction: 0xf64c012f │ │ │ │ - vmla.i d16, d16, d0[5] │ │ │ │ + vshr.s64 , q10, #64 │ │ │ │ @ instruction: 0xf044002f │ │ │ │ ldrb pc, [ip, pc, lsl #26] @ │ │ │ │ vmul.i8 d27, d31, d21 │ │ │ │ - vaddw.s8 q8, q8, d8 │ │ │ │ + vsra.s64 d17, d8, #64 │ │ │ │ @ instruction: 0xf64c0130 │ │ │ │ - vmla.i d16, d16, d0[5] │ │ │ │ + vshr.s64 , q10, #64 │ │ │ │ @ instruction: 0xf044002f │ │ │ │ ldrb pc, [pc, r3, lsl #26] @ │ │ │ │ vmax.s8 d20, d12, d17 │ │ │ │ - vsubl.s8 q11, d16, d24 │ │ │ │ + vrshr.s64 d23, d24, #64 │ │ │ │ @ instruction: 0xf64c022f │ │ │ │ - vmla.i d16, d16, d0[7] │ │ │ │ + vshr.s64 , q14, #64 │ │ │ │ @ instruction: 0xf044002f │ │ │ │ @ instruction: 0xe7c4fcf7 │ │ │ │ vmax.s8 d20, d15, d25 │ │ │ │ - vsubl.s8 q8, d16, d8 │ │ │ │ + vrshr.s64 d17, d8, #64 │ │ │ │ @ instruction: 0xf64c0230 │ │ │ │ - vmla.i d16, d16, d0[7] │ │ │ │ + vshr.s64 , q14, #64 │ │ │ │ @ instruction: 0xf044002f │ │ │ │ strb pc, [r7, fp, ror #25] @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec7c770 │ │ │ │ + bl 0xfec7c870 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, q14, q8 │ │ │ │ - vaddl.s8 , d16, d8 │ │ │ │ + vshr.s64 d22, d8, #64 │ │ │ │ ldrmi r0, [r4], -pc, lsr #32 │ │ │ │ ldrmi r6, [sp], -r9, asr #16 │ │ │ │ ldc2l 0, cr15, [sl], {68} @ 0x44 │ │ │ │ @ instruction: 0xf0164620 │ │ │ │ movwlt pc, #35425 @ 0x8a61 @ │ │ │ │ vmax.s8 d20, d12, d1 │ │ │ │ - vsubl.s8 q11, d16, d24 │ │ │ │ + vrshr.s64 d23, d24, #64 │ │ │ │ @ instruction: 0xf64c022f │ │ │ │ - vaddl.s8 q9, d16, d4 │ │ │ │ + vshr.s64 d19, d4, #64 │ │ │ │ @ instruction: 0xf044002f │ │ │ │ strtmi pc, [r8], -fp, asr #25 │ │ │ │ - blx 0x15e1604 │ │ │ │ + blx 0x15e1704 │ │ │ │ mvnlt r4, r1, lsl #12 │ │ │ │ - addeq pc, r8, #-268435452 @ 0xf0000004 │ │ │ │ + addsne pc, r8, #-268435452 @ 0xf0000004 │ │ │ │ eorseq pc, r0, #192, 4 │ │ │ │ - addcs pc, r4, ip, asr #12 │ │ │ │ + addscc pc, r4, ip, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ ldc2 0, cr15, [ip], #272 @ 0x110 │ │ │ │ - sbcspl pc, r4, ip, asr #12 │ │ │ │ + rscvs pc, r4, ip, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ ldclt 0, cr15, [r4], #272 @ 0x110 │ │ │ │ vmul.i8 d27, d28, d20 │ │ │ │ - vaddw.s8 q11, q8, d24 │ │ │ │ + vsra.s64 d23, d24, #64 │ │ │ │ @ instruction: 0xf64c012f │ │ │ │ - vmla.i d16, d16, d0[5] │ │ │ │ + vshr.s64 , q10, #64 │ │ │ │ @ instruction: 0xf044002f │ │ │ │ ldrb pc, [ip, r9, lsr #25] @ │ │ │ │ vmul.i8 d27, d31, d21 │ │ │ │ - vaddw.s8 q8, q8, d8 │ │ │ │ + vsra.s64 d17, d8, #64 │ │ │ │ @ instruction: 0xf64c0130 │ │ │ │ - vmla.i d16, d16, d0[5] │ │ │ │ + vshr.s64 , q10, #64 │ │ │ │ @ instruction: 0xf044002f │ │ │ │ bfi pc, sp, #25, #7 @ │ │ │ │ vmax.s8 d20, d12, d17 │ │ │ │ - vsubl.s8 q11, d16, d24 │ │ │ │ + vrshr.s64 d23, d24, #64 │ │ │ │ @ instruction: 0xf64c022f │ │ │ │ - vmla.i d16, d16, d0[7] │ │ │ │ + vshr.s64 , q14, #64 │ │ │ │ @ instruction: 0xf044002f │ │ │ │ bfi pc, r1, (invalid: 25:4) @ │ │ │ │ vmax.s8 d20, d15, d25 │ │ │ │ - vsubl.s8 q8, d16, d8 │ │ │ │ + vrshr.s64 d17, d8, #64 │ │ │ │ @ instruction: 0xf64c0230 │ │ │ │ - vmla.i d16, d16, d0[7] │ │ │ │ + vshr.s64 , q14, #64 │ │ │ │ @ instruction: 0xf044002f │ │ │ │ strb pc, [r7, r5, lsl #25] @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec7c83c │ │ │ │ + bl 0xfec7c93c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, q14, q8 │ │ │ │ - vaddl.s8 , d16, d8 │ │ │ │ + vshr.s64 d22, d8, #64 │ │ │ │ ldrmi r0, [r4], -pc, lsr #32 │ │ │ │ ldrmi r6, [sp], -r9, asr #16 │ │ │ │ ldc2l 0, cr15, [r4], #-272 @ 0xfffffef0 │ │ │ │ @ instruction: 0xf0164620 │ │ │ │ movwlt pc, #35323 @ 0x89fb @ │ │ │ │ vmax.s8 d20, d12, d1 │ │ │ │ - vsubl.s8 q11, d16, d24 │ │ │ │ + vrshr.s64 d23, d24, #64 │ │ │ │ @ instruction: 0xf64c022f │ │ │ │ - vaddl.s8 q9, d16, d4 │ │ │ │ + vshr.s64 d19, d4, #64 │ │ │ │ @ instruction: 0xf044002f │ │ │ │ strtmi pc, [r8], -r5, ror #24 │ │ │ │ @ instruction: 0xf9ecf016 │ │ │ │ mvnlt r4, r1, lsl #12 │ │ │ │ - addeq pc, r8, #-268435452 @ 0xf0000004 │ │ │ │ + addsne pc, r8, #-268435452 @ 0xf0000004 │ │ │ │ eorseq pc, r0, #192, 4 │ │ │ │ - addcs pc, r4, ip, asr #12 │ │ │ │ + addscc pc, r4, ip, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ mrrc2 0, 4, pc, r6, cr4 @ │ │ │ │ - sbcspl pc, r4, ip, asr #12 │ │ │ │ + rscvs pc, r4, ip, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ mcrrlt 0, 4, pc, lr, cr4 @ │ │ │ │ vmul.i8 d27, d28, d20 │ │ │ │ - vaddw.s8 q11, q8, d24 │ │ │ │ + vsra.s64 d23, d24, #64 │ │ │ │ @ instruction: 0xf64c012f │ │ │ │ - vmla.i d16, d16, d0[5] │ │ │ │ + vshr.s64 , q10, #64 │ │ │ │ @ instruction: 0xf044002f │ │ │ │ ldrb pc, [ip, r3, asr #24] @ │ │ │ │ vmul.i8 d27, d31, d21 │ │ │ │ - vaddw.s8 q8, q8, d8 │ │ │ │ + vsra.s64 d17, d8, #64 │ │ │ │ @ instruction: 0xf64c0130 │ │ │ │ - vmla.i d16, d16, d0[5] │ │ │ │ + vshr.s64 , q10, #64 │ │ │ │ @ instruction: 0xf044002f │ │ │ │ @ instruction: 0xe7dffc37 │ │ │ │ vmax.s8 d20, d12, d17 │ │ │ │ - vsubl.s8 q11, d16, d24 │ │ │ │ + vrshr.s64 d23, d24, #64 │ │ │ │ @ instruction: 0xf64c022f │ │ │ │ - vmla.i d16, d16, d0[7] │ │ │ │ + vshr.s64 , q14, #64 │ │ │ │ @ instruction: 0xf044002f │ │ │ │ strb pc, [r4, fp, lsr #24] @ │ │ │ │ vmax.s8 d20, d15, d25 │ │ │ │ - vsubl.s8 q8, d16, d8 │ │ │ │ + vrshr.s64 d17, d8, #64 │ │ │ │ @ instruction: 0xf64c0230 │ │ │ │ - vmla.i d16, d16, d0[7] │ │ │ │ + vshr.s64 , q14, #64 │ │ │ │ @ instruction: 0xf044002f │ │ │ │ bfc pc, (invalid: 24:7) @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec7c908 │ │ │ │ + bl 0xfec7ca08 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, q14, q8 │ │ │ │ - vaddl.s8 , d16, d8 │ │ │ │ + vshr.s64 d22, d8, #64 │ │ │ │ ldrmi r0, [r4], -pc, lsr #32 │ │ │ │ ldrmi r6, [sp], -r9, asr #16 │ │ │ │ stc2 0, cr15, [lr], {68} @ 0x44 │ │ │ │ @ instruction: 0xf0164620 │ │ │ │ movwlt pc, #35221 @ 0x8995 @ │ │ │ │ vmax.s8 d20, d12, d1 │ │ │ │ - vsubl.s8 q11, d16, d24 │ │ │ │ + vrshr.s64 d23, d24, #64 │ │ │ │ @ instruction: 0xf64c022f │ │ │ │ - vaddl.s8 q9, d16, d4 │ │ │ │ + vshr.s64 d19, d4, #64 │ │ │ │ @ instruction: 0xf044002f │ │ │ │ @ instruction: 0x4628fbff │ │ │ │ @ instruction: 0xf986f016 │ │ │ │ mvnlt r4, r1, lsl #12 │ │ │ │ - addeq pc, r8, #-268435452 @ 0xf0000004 │ │ │ │ + addsne pc, r8, #-268435452 @ 0xf0000004 │ │ │ │ eorseq pc, r0, #192, 4 │ │ │ │ - addcs pc, r4, ip, asr #12 │ │ │ │ + addscc pc, r4, ip, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - blx 0xffd6186e │ │ │ │ - sbcspl pc, r4, ip, asr #12 │ │ │ │ + blx 0xffd6196e │ │ │ │ + rscvs pc, r4, ip, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ - bllt 0xffb6187c │ │ │ │ + bllt 0xffb6197c │ │ │ │ vmul.i8 d27, d28, d20 │ │ │ │ - vaddw.s8 q11, q8, d24 │ │ │ │ + vsra.s64 d23, d24, #64 │ │ │ │ @ instruction: 0xf64c012f │ │ │ │ - vmla.i d16, d16, d0[5] │ │ │ │ + vshr.s64 , q10, #64 │ │ │ │ @ instruction: 0xf044002f │ │ │ │ @ instruction: 0xe7dcfbdd │ │ │ │ vmul.i8 d27, d31, d21 │ │ │ │ - vaddw.s8 q8, q8, d8 │ │ │ │ + vsra.s64 d17, d8, #64 │ │ │ │ @ instruction: 0xf64c0130 │ │ │ │ - vmla.i d16, d16, d0[5] │ │ │ │ + vshr.s64 , q10, #64 │ │ │ │ @ instruction: 0xf044002f │ │ │ │ @ instruction: 0xe7dffbd1 │ │ │ │ vmax.s8 d20, d12, d17 │ │ │ │ - vsubl.s8 q11, d16, d24 │ │ │ │ + vrshr.s64 d23, d24, #64 │ │ │ │ @ instruction: 0xf64c022f │ │ │ │ - vmla.i d16, d16, d0[7] │ │ │ │ + vshr.s64 , q14, #64 │ │ │ │ @ instruction: 0xf044002f │ │ │ │ strb pc, [r4, r5, asr #23] @ │ │ │ │ vmax.s8 d20, d15, d25 │ │ │ │ - vsubl.s8 q8, d16, d8 │ │ │ │ + vrshr.s64 d17, d8, #64 │ │ │ │ @ instruction: 0xf64c0230 │ │ │ │ - vmla.i d16, d16, d0[7] │ │ │ │ + vshr.s64 , q14, #64 │ │ │ │ @ instruction: 0xf044002f │ │ │ │ @ instruction: 0xe7c7fbb9 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec7c9d4 │ │ │ │ + bl 0xfec7cad4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ umullslt r0, r6, r8, pc @ │ │ │ │ - blmi 0x10f7050 │ │ │ │ + blmi 0x10f7150 │ │ │ │ stmdavs r9, {r0, r2, r4, r9, sl, lr}^ │ │ │ │ - addpl pc, r8, ip, asr #4 │ │ │ │ + addsvs pc, r8, ip, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ ldmdavs fp, {r1, r3, r4, r9, sl, fp, ip, pc} │ │ │ │ @ instruction: 0xf04f9315 │ │ │ │ @ instruction: 0xf0440300 │ │ │ │ strtmi pc, [r8], -r1, lsr #23 │ │ │ │ @ instruction: 0xf928f016 │ │ │ │ subsle r2, r0, r0, lsl #16 │ │ │ │ vmax.s8 d20, d12, d1 │ │ │ │ - vsubl.s8 q11, d16, d24 │ │ │ │ + vrshr.s64 d23, d24, #64 │ │ │ │ @ instruction: 0xf64c022f │ │ │ │ - vaddl.s8 q9, d16, d4 │ │ │ │ + vshr.s64 d19, d4, #64 │ │ │ │ @ instruction: 0xf044002f │ │ │ │ @ instruction: 0x2c00fb91 │ │ │ │ vand d29, d12, d23 │ │ │ │ - vaddw.s8 q11, q8, d24 │ │ │ │ + vsra.s64 d23, d24, #64 │ │ │ │ @ instruction: 0xf64c012f │ │ │ │ - vmla.i d16, d16, d0[5] │ │ │ │ + vshr.s64 , q10, #64 │ │ │ │ @ instruction: 0xf044002f │ │ │ │ subcs pc, r0, #136192 @ 0x21400 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - ldrtvc pc, [r0], #579 @ 0x243 @ │ │ │ │ + strbeq pc, [r0], #1603 @ 0x643 @ │ │ │ │ ldrteq pc, [r3], #-704 @ 0xfffffd40 @ │ │ │ │ svc 0x0090f182 │ │ │ │ andcs r2, r1, #64, 6 │ │ │ │ strls r4, [r1], #-1561 @ 0xfffff9e7 │ │ │ │ - addeq pc, r8, pc, asr #4 │ │ │ │ + addsne pc, r8, pc, asr #4 │ │ │ │ eorseq pc, r0, r0, asr #5 │ │ │ │ - strbne pc, [r0], #-590 @ 0xfffffdb2 @ │ │ │ │ + ldrbcs pc, [r0], #-590 @ 0xfffffdb2 @ │ │ │ │ ldrteq pc, [r3], #-704 @ 0xfffffd40 @ │ │ │ │ stmdage r5, {r1, ip, pc} │ │ │ │ @ instruction: 0xf1949400 │ │ │ │ ldrtmi pc, [r1], -fp, asr #18 @ │ │ │ │ @ instruction: 0xf044a805 │ │ │ │ - blmi 0x82460c │ │ │ │ - blls 0x67f8dc │ │ │ │ + blmi 0x82470c │ │ │ │ + blls 0x67f9dc │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xd12c0300 │ │ │ │ - sbcspl pc, r4, ip, asr #12 │ │ │ │ + rscvs pc, r4, ip, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ pop {r1, r2, r4, ip, sp, pc} │ │ │ │ @ instruction: 0xf0444070 │ │ │ │ @ instruction: 0x4621bb57 │ │ │ │ - adcvs pc, r8, #76, 4 @ 0xc0000004 │ │ │ │ + adcsvc pc, r8, #76, 4 @ 0xc0000004 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - rsceq pc, ip, ip, asr #12 │ │ │ │ + rscsne pc, ip, ip, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - blx 0x14619b6 │ │ │ │ + blx 0x1461ab6 │ │ │ │ ldmdblt r5, {r0, r2, r6, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ - @ instruction: 0x61a8f24c │ │ │ │ + @ instruction: 0x71b8f24c │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - rsceq pc, r4, ip, asr #12 │ │ │ │ + rscsne pc, r4, ip, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - blx 0x11619ce │ │ │ │ + blx 0x1161ace │ │ │ │ strtmi lr, [r9], -sp, lsr #15 │ │ │ │ - adcvs pc, r8, #76, 4 @ 0xc0000004 │ │ │ │ + adcsvc pc, r8, #76, 4 @ 0xc0000004 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - rsceq pc, ip, ip, asr #12 │ │ │ │ + rscsne pc, ip, ip, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - blx 0xe619e6 │ │ │ │ + blx 0xe61ae6 │ │ │ │ @ instruction: 0xf194e7a1 │ │ │ │ svclt 0x0000f97b │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec7cae8 │ │ │ │ + bl 0xfec7cbe8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ umullslt r0, r6, r8, pc @ │ │ │ │ - blmi 0x10f7164 │ │ │ │ + blmi 0x10f7264 │ │ │ │ stmdavs r9, {r0, r2, r4, r9, sl, lr}^ │ │ │ │ - addpl pc, r8, ip, asr #4 │ │ │ │ + addsvs pc, r8, ip, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ ldmdavs fp, {r1, r3, r4, r9, sl, fp, ip, pc} │ │ │ │ @ instruction: 0xf04f9315 │ │ │ │ @ instruction: 0xf0440300 │ │ │ │ @ instruction: 0x4628fb17 │ │ │ │ @ instruction: 0xf89ef016 │ │ │ │ subsle r2, r0, r0, lsl #16 │ │ │ │ vmax.s8 d20, d12, d1 │ │ │ │ - vsubl.s8 q11, d16, d24 │ │ │ │ + vrshr.s64 d23, d24, #64 │ │ │ │ @ instruction: 0xf64c022f │ │ │ │ - vaddl.s8 q9, d16, d4 │ │ │ │ + vshr.s64 d19, d4, #64 │ │ │ │ @ instruction: 0xf044002f │ │ │ │ @ instruction: 0x2c00fb07 │ │ │ │ vand d29, d12, d23 │ │ │ │ - vaddw.s8 q11, q8, d24 │ │ │ │ + vsra.s64 d23, d24, #64 │ │ │ │ @ instruction: 0xf64c012f │ │ │ │ - vmla.i d16, d16, d0[5] │ │ │ │ + vshr.s64 , q10, #64 │ │ │ │ @ instruction: 0xf044002f │ │ │ │ subcs pc, r0, #1028096 @ 0xfb000 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - ldrtvc pc, [r0], #579 @ 0x243 @ │ │ │ │ + strbeq pc, [r0], #1603 @ 0x643 @ │ │ │ │ ldrteq pc, [r3], #-704 @ 0xfffffd40 @ │ │ │ │ svc 0x0006f182 │ │ │ │ andcs r2, r1, #64, 6 │ │ │ │ strls r4, [r1], #-1561 @ 0xfffff9e7 │ │ │ │ - addeq pc, r8, pc, asr #4 │ │ │ │ + addsne pc, r8, pc, asr #4 │ │ │ │ eorseq pc, r0, r0, asr #5 │ │ │ │ - strbne pc, [r0], #-590 @ 0xfffffdb2 @ │ │ │ │ + ldrbcs pc, [r0], #-590 @ 0xfffffdb2 @ │ │ │ │ ldrteq pc, [r3], #-704 @ 0xfffffd40 @ │ │ │ │ stmdage r5, {r1, ip, pc} │ │ │ │ @ instruction: 0xf1949400 │ │ │ │ ldrtmi pc, [r1], -r1, asr #17 @ │ │ │ │ @ instruction: 0xf044a805 │ │ │ │ - blmi 0x8244f8 │ │ │ │ - blls 0x67f9f0 │ │ │ │ + blmi 0x8245f8 │ │ │ │ + blls 0x67faf0 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xd12c0300 │ │ │ │ - sbcspl pc, r4, ip, asr #12 │ │ │ │ + rscvs pc, r4, ip, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ pop {r1, r2, r4, ip, sp, pc} │ │ │ │ @ instruction: 0xf0444070 │ │ │ │ strtmi fp, [r1], -sp, asr #21 │ │ │ │ - adcvs pc, r8, #76, 4 @ 0xc0000004 │ │ │ │ + adcsvc pc, r8, #76, 4 @ 0xc0000004 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - rsceq pc, ip, ip, asr #12 │ │ │ │ + rscsne pc, ip, ip, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - blx 0xff1e1ac8 │ │ │ │ + blx 0xff1e1bc8 │ │ │ │ ldmdblt r5, {r0, r2, r6, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ - @ instruction: 0x61a8f24c │ │ │ │ + @ instruction: 0x71b8f24c │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - rsceq pc, r4, ip, asr #12 │ │ │ │ + rscsne pc, r4, ip, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - blx 0xfeee1ae0 │ │ │ │ + blx 0xfeee1be0 │ │ │ │ strtmi lr, [r9], -sp, lsr #15 │ │ │ │ - adcvs pc, r8, #76, 4 @ 0xc0000004 │ │ │ │ + adcsvc pc, r8, #76, 4 @ 0xc0000004 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - rsceq pc, ip, ip, asr #12 │ │ │ │ + rscsne pc, ip, ip, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - blx 0xfebe1af8 │ │ │ │ + blx 0xfebe1bf8 │ │ │ │ @ instruction: 0xf194e7a1 │ │ │ │ svclt 0x0000f8f1 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec7cbfc │ │ │ │ + bl 0xfec7ccfc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ movwcs r0, #8176 @ 0x1ff0 │ │ │ │ strmi r4, [ip], -r5, lsl #12 │ │ │ │ strmi r2, [r1], -r8, lsl #4 │ │ │ │ @ instruction: 0xf0154618 │ │ │ │ @ instruction: 0xb1a8ff69 │ │ │ │ vmax.s8 d20, d12, d1 │ │ │ │ - vmull.s8 q11, d16, d24 │ │ │ │ + @ instruction: 0xf2c07cb8 │ │ │ │ @ instruction: 0xf24f0c2f │ │ │ │ - vsubw.s8 q8, q8, d8 │ │ │ │ + vrsra.s64 d17, d8, #64 │ │ │ │ @ instruction: 0xf64c0330 │ │ │ │ - vaddl.s8 , d0, d4 │ │ │ │ + vmov.i32 d20, #4 @ 0x00000004 │ │ │ │ stccs 0, cr0, [r0], {47} @ 0x2f │ │ │ │ strbtmi fp, [r3], -r8, lsl #30 │ │ │ │ andne lr, r0, #3424256 @ 0x344000 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ - blt 0x20e1b50 │ │ │ │ - @ instruction: 0x63a8f24c │ │ │ │ + blt 0x20e1c50 │ │ │ │ + @ instruction: 0x73b8f24c │ │ │ │ msreq CPSR_fsxc, #192, 4 │ │ │ │ - addeq pc, r8, #-268435452 @ 0xf0000004 │ │ │ │ + addsne pc, r8, #-268435452 @ 0xf0000004 │ │ │ │ eorseq pc, r0, #192, 4 │ │ │ │ svclt 0x00082c00 │ │ │ │ @ instruction: 0x4629461a │ │ │ │ - rsceq pc, ip, ip, asr #12 │ │ │ │ + rscsne pc, ip, ip, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ - blt 0x1be1b78 │ │ │ │ + blt 0x1be1c78 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec7cc70 │ │ │ │ + bl 0xfec7cd70 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ vadd.i8 q11, q6, │ │ │ │ - vaddl.s8 , d16, d8 │ │ │ │ + vshr.s64 d22, d8, #64 │ │ │ │ ldrmi r0, [ip], -pc, lsr #32 │ │ │ │ @ instruction: 0xf0449201 │ │ │ │ - bls 0x1a43f0 │ │ │ │ + bls 0x1a44f0 │ │ │ │ vmla.i8 , q14, q13 │ │ │ │ - vaddw.s8 q11, q8, d24 │ │ │ │ + vsra.s64 d23, d24, #64 │ │ │ │ @ instruction: 0xf64c012f │ │ │ │ - vmla.i d16, d16, d0[5] │ │ │ │ + vshr.s64 , q10, #64 │ │ │ │ @ instruction: 0xf044002f │ │ │ │ stmiblt r4, {r0, r2, r3, r6, r9, fp, ip, sp, lr, pc}^ │ │ │ │ - orreq pc, r8, pc, asr #4 │ │ │ │ + orrsne pc, r8, pc, asr #4 │ │ │ │ teqpeq r0, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ - rsceq pc, r4, ip, asr #12 │ │ │ │ + rscsne pc, r4, ip, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - blx 0x11e1bc8 │ │ │ │ - sbcspl pc, r4, ip, asr #12 │ │ │ │ + blx 0x11e1cc8 │ │ │ │ + rscvs pc, r4, ip, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf0444010 │ │ │ │ tstcs r0, r9, lsr sl │ │ │ │ @ instruction: 0xf7ff4610 │ │ │ │ stccs 15, cr15, [r0], {145} @ 0x91 │ │ │ │ strtmi sp, [r0], -r6, ror #1 │ │ │ │ mcr2 7, 1, pc, cr8, cr13, {7} @ │ │ │ │ svclt 0x0000e7ec │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec7cce8 │ │ │ │ + bl 0xfec7cde8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ stmdavs r9, {r2, r4, r9, sl, lr}^ │ │ │ │ - addpl pc, r8, ip, asr #4 │ │ │ │ + addsvs pc, r8, ip, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0x6708e9dd │ │ │ │ stcls 3, cr9, [sl, #-4] │ │ │ │ - blx 0x7e1c18 │ │ │ │ + blx 0x7e1d18 │ │ │ │ strtmi r9, [r0], -r1, lsl #18 │ │ │ │ stc2 7, cr15, [r4, #-1004]! @ 0xfffffc14 │ │ │ │ - adcvs pc, r8, ip, asr #4 │ │ │ │ + adcsvc pc, r8, ip, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - blx 0x561c2c │ │ │ │ + blx 0x561d2c │ │ │ │ @ instruction: 0x46204631 │ │ │ │ ldc2 7, cr15, [sl, #-1004] @ 0xfffffc14 │ │ │ │ - adcvs pc, r8, ip, asr #4 │ │ │ │ + adcsvc pc, r8, ip, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - blx 0x2e1c40 │ │ │ │ + blx 0x2e1d40 │ │ │ │ ldrtmi r4, [r9], -r0, lsr #12 │ │ │ │ ldc2 7, cr15, [r0, #-1004] @ 0xfffffc14 │ │ │ │ - adcvs pc, r8, ip, asr #4 │ │ │ │ + adcsvc pc, r8, ip, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf9fcf044 │ │ │ │ vmul.i8 d27, d31, d5 │ │ │ │ - vaddw.s8 q8, q8, d8 │ │ │ │ + vsra.s64 d17, d8, #64 │ │ │ │ @ instruction: 0xf64c0130 │ │ │ │ - vmla.i d16, d16, d0[5] │ │ │ │ + vshr.s64 , q10, #64 │ │ │ │ @ instruction: 0xf044002f │ │ │ │ @ instruction: 0xf64cf9f1 │ │ │ │ - vshr.s64 , q2, #64 │ │ │ │ + vmla.i d22, d16, d0[5] │ │ │ │ andlt r0, r3, pc, lsr #32 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ stmiblt r8!, {r2, r6, ip, sp, lr, pc}^ │ │ │ │ strtmi r2, [r8], -r1, lsl #2 │ │ │ │ @ instruction: 0xff40f7ff │ │ │ │ svclt 0x0000e7f1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec7cd80 │ │ │ │ + bl 0xfec7ce80 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldmiblt r8, {r4, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ - adcvs pc, r8, #76, 4 @ 0xc0000004 │ │ │ │ + adcsvc pc, r8, #76, 4 @ 0xc0000004 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - orreq pc, r8, #-268435452 @ 0xf0000004 │ │ │ │ + orrsne pc, r8, #-268435452 @ 0xf0000004 │ │ │ │ teqpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ svclt 0x000c2900 │ │ │ │ @ instruction: 0x46194611 │ │ │ │ - rsceq pc, r4, ip, asr #12 │ │ │ │ + rscsne pc, r4, ip, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ stmiblt r6, {r2, r6, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf64c4604 │ │ │ │ - vaddl.s8 , d0, d20 │ │ │ │ + vmvn.i32 d20, #4 @ 0x00000004 │ │ │ │ strmi r0, [sp], -pc, lsr #32 │ │ │ │ @ instruction: 0xf9bef044 │ │ │ │ strtmi r2, [r0], -r0, lsl #2 │ │ │ │ @ instruction: 0xff16f7ff │ │ │ │ - eorscc pc, r4, ip, asr #12 │ │ │ │ + submi pc, r4, ip, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf9b4f044 │ │ │ │ andeq pc, r8, r4, lsl r1 @ │ │ │ │ vand d29, d12, d12 │ │ │ │ - vaddw.s8 q11, q8, d24 │ │ │ │ + vsra.s64 d23, d24, #64 │ │ │ │ @ instruction: 0xf64c012f │ │ │ │ - vmla.i d16, d16, d0[5] │ │ │ │ + vshr.s64 , q10, #64 │ │ │ │ @ instruction: 0xf044002f │ │ │ │ vmla.i8 d31, d28, d23 │ │ │ │ - vsubw.s8 q11, q8, d24 │ │ │ │ + vrsra.s64 d23, d24, #64 │ │ │ │ vcgt.s8 d16, d15, d31 │ │ │ │ - vaddw.s8 q8, q8, d8 │ │ │ │ + vsra.s64 d17, d8, #64 │ │ │ │ stccs 1, cr0, [r0, #-192] @ 0xffffff40 │ │ │ │ ldrmi fp, [r9], -r8, lsl #30 │ │ │ │ - adcsvs pc, r0, ip, asr #4 │ │ │ │ + sbcvc pc, r0, ip, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ ldmiblt r4, {r2, r6, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7ff2100 │ │ │ │ strb pc, [r8, sp, ror #29]! @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec7ce24 │ │ │ │ + bl 0xfec7cf24 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ vmin.s8 d20, d13, d4 │ │ │ │ - vaddl.s8 q10, d16, d28 │ │ │ │ + vshr.s64 d21, d28, #64 │ │ │ │ stcls 0, cr0, [r7, #-188] @ 0xffffff44 │ │ │ │ @ instruction: 0xf980f044 │ │ │ │ svcpl 0x0080f514 │ │ │ │ @ instruction: 0x4621d21f │ │ │ │ - rsbvc pc, r0, sl, asr #4 │ │ │ │ + rsbseq pc, r0, sl, asr #12 │ │ │ │ eorseq pc, r0, r0, asr #5 │ │ │ │ @ instruction: 0xf976f044 │ │ │ │ - subcc pc, r0, ip, asr #12 │ │ │ │ + subsmi pc, r0, ip, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf970f044 │ │ │ │ tstcs r1, r8, lsr #12 │ │ │ │ @ instruction: 0xff8af7ff │ │ │ │ - sbcspl pc, r4, ip, asr #12 │ │ │ │ + rscvs pc, r4, ip, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf966f044 │ │ │ │ - subscs pc, ip, lr, asr #4 │ │ │ │ + rsbcc pc, ip, lr, asr #4 │ │ │ │ eorseq pc, r3, r0, asr #5 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf0444030 │ │ │ │ rsbmi fp, r1, #1523712 @ 0x174000 │ │ │ │ strmi r9, [r8], -r1, lsl #2 │ │ │ │ ldc2l 0, cr15, [r8, #-48] @ 0xffffffd0 │ │ │ │ strmi r9, [r2], -r1, lsl #18 │ │ │ │ sbcsle r2, r6, r0, lsl #16 │ │ │ │ - sbcseq pc, r0, ip, asr #12 │ │ │ │ + rscne pc, r0, ip, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf94ef044 │ │ │ │ svclt 0x0000e7e6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec7ceac │ │ │ │ + bl 0xfec7cfac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ vmin.s8 d20, d13, d4 │ │ │ │ - vaddl.s8 q10, d16, d28 │ │ │ │ + vshr.s64 d21, d28, #64 │ │ │ │ stcls 0, cr0, [r6, #-188] @ 0xffffff44 │ │ │ │ @ instruction: 0xf93cf044 │ │ │ │ svcpl 0x0080f514 │ │ │ │ @ instruction: 0x4621d21f │ │ │ │ - rsbvc pc, r0, sl, asr #4 │ │ │ │ + rsbseq pc, r0, sl, asr #12 │ │ │ │ eorseq pc, r0, r0, asr #5 │ │ │ │ @ instruction: 0xf932f044 │ │ │ │ - andcc pc, r0, ip, asr #12 │ │ │ │ + andsmi pc, r0, ip, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf92cf044 │ │ │ │ tstcs r1, r8, lsr #12 │ │ │ │ @ instruction: 0xff46f7ff │ │ │ │ - sbcspl pc, r4, ip, asr #12 │ │ │ │ + rscvs pc, r4, ip, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf922f044 │ │ │ │ - subscs pc, ip, lr, asr #4 │ │ │ │ + rsbcc pc, ip, lr, asr #4 │ │ │ │ eorseq pc, r3, r0, asr #5 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf0444030 │ │ │ │ rsbmi fp, r1, #409600 @ 0x64000 │ │ │ │ strmi r9, [r8], -r1, lsl #2 │ │ │ │ ldc2 0, cr15, [r4, #-48] @ 0xffffffd0 │ │ │ │ strmi r9, [r2], -r1, lsl #18 │ │ │ │ sbcsle r2, r6, r0, lsl #16 │ │ │ │ - sbcseq pc, r0, ip, asr #12 │ │ │ │ + rscne pc, r0, ip, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf90af044 │ │ │ │ svclt 0x0000e7e6 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec7cf34 │ │ │ │ + bl 0xfec7d034 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ vmin.s8 d20, d13, d4 │ │ │ │ - vaddl.s8 q10, d16, d28 │ │ │ │ + vshr.s64 d21, d28, #64 │ │ │ │ ldrmi r0, [sp], -pc, lsr #32 │ │ │ │ @ instruction: 0xf0449e06 │ │ │ │ pldw [r4, #-2295] @ 0xfffff709 │ │ │ │ eorsle r5, r1, #128, 30 @ 0x200 │ │ │ │ - vmax.s8 d20, d10, d17 │ │ │ │ - vmla.i d23, d0, d0[4] │ │ │ │ + @ instruction: 0xf64a4621 │ │ │ │ + vmvn.i32 q8, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf0440030 │ │ │ │ @ instruction: 0xf64cf8ed │ │ │ │ - vaddl.s8 , d0, d0 │ │ │ │ + vmov.i32 d20, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf044002f │ │ │ │ - bllt 0xff0a410c │ │ │ │ - @ instruction: 0x61a8f24c │ │ │ │ + bllt 0xff0a420c │ │ │ │ + @ instruction: 0x71b8f24c │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - rsceq pc, r4, ip, asr #12 │ │ │ │ + rscsne pc, r4, ip, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf8dcf044 │ │ │ │ vqdmulh.s , , q3 │ │ │ │ - vaddw.s8 q8, q8, d8 │ │ │ │ + vsra.s64 d17, d8, #64 │ │ │ │ @ instruction: 0xf64c0130 │ │ │ │ - vmla.i d16, d16, d0[5] │ │ │ │ + vshr.s64 , q10, #64 │ │ │ │ @ instruction: 0xf044002f │ │ │ │ @ instruction: 0xf64cf8d1 │ │ │ │ - vshr.s64 , q2, #64 │ │ │ │ + vmla.i d22, d16, d0[5] │ │ │ │ @ instruction: 0xf044002f │ │ │ │ vadd.i8 , q15, │ │ │ │ - vmov.i32 q9, #12 @ 0x0000000c │ │ │ │ + vmla.i d19, d0, d0[7] │ │ │ │ andlt r0, r2, r3, lsr r0 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ stmialt r2, {r2, r6, ip, sp, lr, pc}^ │ │ │ │ tstls r1, r1, ror #4 │ │ │ │ @ instruction: 0xf00c4608 │ │ │ │ stmdbls r1, {r0, r2, r3, r4, r5, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ stmdacs r0, {r1, r9, sl, lr} │ │ │ │ @ instruction: 0xf64cd0c4 │ │ │ │ - vshr.s64 q8, q0, #64 │ │ │ │ + vmla.i d17, d16, d0[4] │ │ │ │ @ instruction: 0xf044002f │ │ │ │ @ instruction: 0xe7e6f8b3 │ │ │ │ @ instruction: 0xf7fd4630 │ │ │ │ ldrb pc, [ip, r7, lsr #25] @ │ │ │ │ strtmi r2, [r8], -r0, lsl #2 │ │ │ │ mcr2 7, 0, pc, cr6, cr15, {7} @ │ │ │ │ svclt 0x0000e7cc │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrmi fp, [r5], -r3, lsl #1 │ │ │ │ - adcmi pc, ip, sp, asr #4 │ │ │ │ + adcspl pc, ip, sp, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ ldmib sp, {r2, r3, r4, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf8dd780a │ │ │ │ mcrls 0, 0, r9, cr13, cr0, {1} │ │ │ │ @ instruction: 0xf892f044 │ │ │ │ svcpl 0x0080f515 │ │ │ │ @ instruction: 0x4629d23e │ │ │ │ - subscc pc, r0, ip, asr #12 │ │ │ │ + rsbmi pc, r0, ip, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf888f044 │ │ │ │ @ instruction: 0x46204639 │ │ │ │ - blx 0xfe5e3e22 │ │ │ │ - adcvs pc, r8, ip, asr #4 │ │ │ │ + blx 0xfe5e3f22 │ │ │ │ + adcsvc pc, r8, ip, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf87ef044 │ │ │ │ strtmi r4, [r0], -r1, asr #12 │ │ │ │ - blx 0xfe363e36 │ │ │ │ - adcvs pc, r8, ip, asr #4 │ │ │ │ + blx 0xfe363f36 │ │ │ │ + adcsvc pc, r8, ip, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf874f044 │ │ │ │ strbmi r4, [r9], -r0, lsr #12 │ │ │ │ - blx 0x20e3e4a │ │ │ │ - adcvs pc, r8, ip, asr #4 │ │ │ │ + blx 0x20e3f4a │ │ │ │ + adcsvc pc, r8, ip, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf86af044 │ │ │ │ vqdmulh.s , , q3 │ │ │ │ - vaddw.s8 q8, q8, d8 │ │ │ │ + vsra.s64 d17, d8, #64 │ │ │ │ @ instruction: 0xf64c0130 │ │ │ │ - vmla.i d16, d16, d0[5] │ │ │ │ + vshr.s64 , q10, #64 │ │ │ │ @ instruction: 0xf044002f │ │ │ │ @ instruction: 0xf64cf85f │ │ │ │ - vshr.s64 , q2, #64 │ │ │ │ + vmla.i d22, d16, d0[5] │ │ │ │ @ instruction: 0xf044002f │ │ │ │ vtst.8 , q7, │ │ │ │ - vmov.i32 q9, #12 @ 0x0000000c │ │ │ │ + vmla.i d19, d0, d0[7] │ │ │ │ andlt r0, r3, r3, lsr r0 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ ldmdalt r0, {r2, r6, ip, sp, lr, pc}^ │ │ │ │ tstls r1, r9, ror #4 │ │ │ │ @ instruction: 0xf00c4608 │ │ │ │ stmdbls r1, {r0, r1, r3, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ stmdacs r0, {r1, r9, sl, lr} │ │ │ │ @ instruction: 0xf64cd0b7 │ │ │ │ - vshr.s64 q8, q0, #64 │ │ │ │ + vmla.i d17, d16, d0[4] │ │ │ │ @ instruction: 0xf044002f │ │ │ │ strb pc, [r6, r1, asr #16]! @ │ │ │ │ ldrtmi r2, [r0], -r1, lsl #2 │ │ │ │ ldc2 7, cr15, [r8, #1020] @ 0x3fc │ │ │ │ svclt 0x0000e7db │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec7d0d0 │ │ │ │ + bl 0xfec7d1d0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, q14, q8 │ │ │ │ - vaddl.s8 , d16, d8 │ │ │ │ + vshr.s64 d22, d8, #64 │ │ │ │ ldrmi r0, [r6], -pc, lsr #32 │ │ │ │ ldrmi r6, [ip], -r9, asr #16 │ │ │ │ @ instruction: 0xf0449d04 │ │ │ │ vadd.i8 d31, d14, d25 │ │ │ │ vaddl.s8 , d0, d20 │ │ │ │ andcs r0, r0, #149 @ 0x95 │ │ │ │ @ instruction: 0xf7fb4631 │ │ │ │ - bllt 0x20644a0 │ │ │ │ - @ instruction: 0x61a8f24c │ │ │ │ + bllt 0x20645a0 │ │ │ │ + @ instruction: 0x71b8f24c │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - rsceq pc, r4, ip, asr #12 │ │ │ │ + rscsne pc, r4, ip, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf816f044 │ │ │ │ vmla.i8 d27, d31, d13 │ │ │ │ - vaddw.s8 q8, q8, d8 │ │ │ │ + vsra.s64 d17, d8, #64 │ │ │ │ @ instruction: 0xf64c0130 │ │ │ │ - vmla.i d16, d16, d0[5] │ │ │ │ + vshr.s64 , q10, #64 │ │ │ │ @ instruction: 0xf044002f │ │ │ │ @ instruction: 0xf64cf80b │ │ │ │ - vshr.s64 , q2, #64 │ │ │ │ + vmla.i d22, d16, d0[5] │ │ │ │ pop {r0, r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf0444070 │ │ │ │ strtmi fp, [r9], -r3, lsl #16 │ │ │ │ - addeq pc, r8, #-268435452 @ 0xf0000004 │ │ │ │ + addsne pc, r8, #-268435452 @ 0xf0000004 │ │ │ │ eorseq pc, r0, #192, 4 │ │ │ │ - rsceq pc, ip, ip, asr #12 │ │ │ │ + rscsne pc, ip, ip, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xfff8f043 │ │ │ │ - sbcspl pc, r4, ip, asr #12 │ │ │ │ + rscvs pc, r4, ip, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ svclt 0x00f0f043 │ │ │ │ - eorcc pc, r4, ip, asr #12 │ │ │ │ + eorsmi pc, r4, ip, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xffeaf043 │ │ │ │ strtmi r2, [r0], -r0, lsl #2 │ │ │ │ stc2l 7, cr15, [r2, #-1020] @ 0xfffffc04 │ │ │ │ - eorscc pc, r4, ip, asr #12 │ │ │ │ + submi pc, r4, ip, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xffe0f043 │ │ │ │ andeq pc, r8, r4, lsl r1 @ │ │ │ │ vand d29, d12, d4 │ │ │ │ - vaddw.s8 q11, q8, d24 │ │ │ │ + vsra.s64 d23, d24, #64 │ │ │ │ @ instruction: 0xf64c012f │ │ │ │ - vmla.i d16, d16, d0[5] │ │ │ │ + vshr.s64 , q10, #64 │ │ │ │ @ instruction: 0xf043002f │ │ │ │ vrecps.f32 , q14, │ │ │ │ - vaddw.s8 q11, q8, d24 │ │ │ │ + vsra.s64 d23, d24, #64 │ │ │ │ vrhadd.s8 d16, d12, d31 │ │ │ │ - vshr.s64 d22, d16, #64 │ │ │ │ + vmla.i d23, d16, d0[0] │ │ │ │ @ instruction: 0xf043002f │ │ │ │ ldr pc, [r1, r9, asr #31]! │ │ │ │ @ instruction: 0xf7ff2100 │ │ │ │ ldrb pc, [r0, r1, lsr #26]! @ │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec7d1bc │ │ │ │ + bl 0xfec7d2bc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ movwcs r0, #8176 @ 0x1ff0 │ │ │ │ strmi r4, [ip], -r5, lsl #12 │ │ │ │ strmi r2, [r1], -r8, lsl #4 │ │ │ │ @ instruction: 0xf0154618 │ │ │ │ @ instruction: 0xb1a8fc89 │ │ │ │ vmax.s8 d20, d12, d1 │ │ │ │ - vmull.s8 q11, d16, d24 │ │ │ │ + @ instruction: 0xf2c07cb8 │ │ │ │ @ instruction: 0xf24f0c2f │ │ │ │ - vsubw.s8 q8, q8, d8 │ │ │ │ + vrsra.s64 d17, d8, #64 │ │ │ │ @ instruction: 0xf64c0330 │ │ │ │ - vmov.i32 , #12 @ 0x0000000c │ │ │ │ + vmla.i d20, d0, d0[7] │ │ │ │ stccs 0, cr0, [r0], {47} @ 0x2f │ │ │ │ strbtmi fp, [r3], -r8, lsl #30 │ │ │ │ andne lr, r0, #3424256 @ 0x344000 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ svclt 0x009ef043 │ │ │ │ - @ instruction: 0x63a8f24c │ │ │ │ + @ instruction: 0x73b8f24c │ │ │ │ msreq CPSR_fsxc, #192, 4 │ │ │ │ - addeq pc, r8, #-268435452 @ 0xf0000004 │ │ │ │ + addsne pc, r8, #-268435452 @ 0xf0000004 │ │ │ │ eorseq pc, r0, #192, 4 │ │ │ │ svclt 0x00082c00 │ │ │ │ @ instruction: 0x4629461a │ │ │ │ - rsceq pc, ip, ip, asr #12 │ │ │ │ + rscsne pc, ip, ip, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ svclt 0x008af043 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0088f8cc │ │ │ │ @ instruction: 0x461cb096 │ │ │ │ vqdmulh.s d20, d28, d5 │ │ │ │ - vaddl.s8 , d16, d8 │ │ │ │ + vshr.s64 d22, d8, #64 │ │ │ │ stmdavs r9, {r0, r1, r2, r3, r5}^ │ │ │ │ svcls 0x00204615 │ │ │ │ ldmdbge lr, {r0, r2, r3, r4, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ tstls r5, #1769472 @ 0x1b0000 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ stmiavc r0, {r2, r5, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xff6ef043 │ │ │ │ @ instruction: 0xf0402d00 │ │ │ │ vhadd.s8 q12, q14, q10 │ │ │ │ - vaddw.s8 q11, q8, d24 │ │ │ │ + vsra.s64 d23, d24, #64 │ │ │ │ @ instruction: 0xf64c012f │ │ │ │ - vmla.i d16, d16, d0[5] │ │ │ │ + vshr.s64 , q10, #64 │ │ │ │ @ instruction: 0xf043002f │ │ │ │ @ instruction: 0xf1b8ff61 │ │ │ │ vmax.f32 d0, d0, d13 │ │ │ │ @ instruction: 0xf6438090 │ │ │ │ - vsubw.s8 q8, q0, d24 │ │ │ │ + vbic.i32 d17, #2048 @ 0x00000800 │ │ │ │ @ instruction: 0x06220335 │ │ │ │ orreq lr, r8, #3072 @ 0xc00 │ │ │ │ vrecps.f32 , , │ │ │ │ - vsubhn.i16 d16, q8, q4 │ │ │ │ + @ instruction: 0xf2c01698 │ │ │ │ @ instruction: 0xf64c0630 │ │ │ │ - @ instruction: 0x4631317c │ │ │ │ + ldrtmi r4, [r1], -ip, lsl #3 │ │ │ │ vqrdmlsh.s d27, d0, d0[1] │ │ │ │ vrhadd.s8 d16, d15, d31 │ │ │ │ - vmax.s8 d16, d31, d8 │ │ │ │ - vaddl.s8 q8, d16, d8 │ │ │ │ + vmin.s8 d17, d31, d8 │ │ │ │ + vshr.s64 d17, d8, #64 │ │ │ │ svclt 0x00480030 │ │ │ │ ldrteq pc, [r0], -r0, asr #5 @ │ │ │ │ svcvc 0x0080f414 │ │ │ │ @ instruction: 0x37c4f8d3 │ │ │ │ @ instruction: 0xf64cac05 │ │ │ │ - vrshr.s64 d19, d0, #64 │ │ │ │ + vsubl.s8 q10, d16, d16 │ │ │ │ svclt 0x0008022f │ │ │ │ - vmax.s8 d20, d7, d2 │ │ │ │ - vshr.s64 , q0, #64 │ │ │ │ + @ instruction: 0xf6474602 │ │ │ │ + vmla.i d16, d16, d0[4] │ │ │ │ vqadd.s8 d16, d12, d19 │ │ │ │ - vabal.s8 q11, d16, d24 │ │ │ │ + vshl.s64 d23, d24, #0 │ │ │ │ @ instruction: 0xf043052f │ │ │ │ subcs pc, r0, #45, 30 @ 0xb4 │ │ │ │ strtmi r2, [r0], -r0, lsl #2 │ │ │ │ - bl 0x10626f4 │ │ │ │ + bl 0x10627f4 │ │ │ │ ldrmi r2, [r9], -r0, asr #6 │ │ │ │ strls r2, [r2, #-513] @ 0xfffffdff │ │ │ │ @ instruction: 0xf64c4620 │ │ │ │ - vabal.s8 , d16, d24 │ │ │ │ + vshl.s64 d20, d24, #0 │ │ │ │ strls r0, [r1, #-1327] @ 0xfffffad1 │ │ │ │ - strbne pc, [r0, #-590] @ 0xfffffdb2 @ │ │ │ │ + ldrbcs pc, [r0, #-590] @ 0xfffffdb2 @ │ │ │ │ ldreq pc, [r3, #-704]! @ 0xfffffd40 │ │ │ │ @ instruction: 0xf1939500 │ │ │ │ @ instruction: 0x4651fcf7 │ │ │ │ @ instruction: 0xf0434620 │ │ │ │ @ instruction: 0xf642ff13 │ │ │ │ - blx 0x9eee20 │ │ │ │ + blx 0x9eef20 │ │ │ │ ldrbeq pc, [fp, r8, lsl #6] @ │ │ │ │ @ instruction: 0xf1b9d569 │ │ │ │ @ instruction: 0xf0400f00 │ │ │ │ vhadd.s8 d24, d28, d14 │ │ │ │ - vaddw.s8 q11, q8, d24 │ │ │ │ + vsra.s64 d23, d24, #64 │ │ │ │ @ instruction: 0xf64c012f │ │ │ │ - vmla.i d16, d16, d0[5] │ │ │ │ + vshr.s64 , q10, #64 │ │ │ │ @ instruction: 0xf043002f │ │ │ │ svccs 0x0000feff │ │ │ │ vrhadd.s8 , q6, │ │ │ │ - vaddw.s8 q11, q8, d24 │ │ │ │ + vsra.s64 d23, d24, #64 │ │ │ │ @ instruction: 0xf64c012f │ │ │ │ - vmla.i d16, d16, d0[5] │ │ │ │ + vshr.s64 , q10, #64 │ │ │ │ @ instruction: 0xf043002f │ │ │ │ subcs pc, r0, #3888 @ 0xf30 │ │ │ │ strtmi r2, [r0], -r0, lsl #2 │ │ │ │ - bl 0x1e2768 │ │ │ │ + bl 0x1e2868 │ │ │ │ andcs r2, r1, #64, 6 │ │ │ │ strls r4, [r2], -r0, lsr #12 │ │ │ │ - msrvc (UNDEF: 96), sl │ │ │ │ + cmnpeq r0, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ teqpeq r0, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ tstls r1, r0, lsl #10 │ │ │ │ @ instruction: 0xf1934619 │ │ │ │ ldrtmi pc, [r9], -r1, asr #25 @ │ │ │ │ @ instruction: 0xf0434620 │ │ │ │ - blmi 0xe65cf8 │ │ │ │ - blls 0x6801f0 │ │ │ │ + blmi 0xe65df8 │ │ │ │ + blls 0x6802f0 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ cmple pc, r0, lsl #6 │ │ │ │ - sbcspl pc, r4, ip, asr #12 │ │ │ │ + rscvs pc, r4, ip, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ pop {r1, r2, r4, ip, sp, pc} │ │ │ │ @ instruction: 0xf04347f0 │ │ │ │ strtmi fp, [r1], -sp, asr #29 │ │ │ │ - subpl pc, r8, lr, asr #12 │ │ │ │ + subsvs pc, r8, lr, asr #12 │ │ │ │ eorseq pc, r0, r0, asr #5 │ │ │ │ @ instruction: 0xf043ac05 │ │ │ │ subcs pc, r0, #3152 @ 0xc50 │ │ │ │ strtmi r2, [r0], -r0, lsl #2 │ │ │ │ - b 0xff6627c4 │ │ │ │ - streq pc, [r8], pc, asr #4 │ │ │ │ + b 0xff6628c4 │ │ │ │ + ldrne pc, [r8], pc, asr #4 │ │ │ │ ldrteq pc, [r0], -r0, asr #5 @ │ │ │ │ - @ instruction: 0x63a8f24c │ │ │ │ + @ instruction: 0x73b8f24c │ │ │ │ msreq CPSR_fsxc, #192, 4 │ │ │ │ @ instruction: 0xf64c9302 │ │ │ │ - vsubw.s8 , q8, d24 │ │ │ │ + vrsra.s64 d20, d24, #64 │ │ │ │ movwls r0, #4911 @ 0x132f │ │ │ │ ldrmi r2, [r9], -r0, asr #6 │ │ │ │ strtmi r2, [r0], -r1, lsl #4 │ │ │ │ - strbne pc, [r0, #-590] @ 0xfffffdb2 @ │ │ │ │ + ldrbcs pc, [r0, #-590] @ 0xfffffdb2 @ │ │ │ │ ldreq pc, [r3, #-704]! @ 0xfffffd40 │ │ │ │ @ instruction: 0xf1939500 │ │ │ │ ldrbmi pc, [r1], -r7, lsl #25 @ │ │ │ │ @ instruction: 0xf0434620 │ │ │ │ @ instruction: 0xf1b9fea3 │ │ │ │ addsle r0, r6, r0, lsl #30 │ │ │ │ - adcvs pc, r8, #76, 4 @ 0xc0000004 │ │ │ │ + adcsvc pc, r8, #76, 4 @ 0xc0000004 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - rsceq pc, ip, ip, asr #12 │ │ │ │ + rscsne pc, ip, ip, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf0434649 │ │ │ │ svccs 0x0000fe95 │ │ │ │ @ instruction: 0x4639d095 │ │ │ │ - adcvs pc, r8, #76, 4 @ 0xc0000004 │ │ │ │ + adcsvc pc, r8, #76, 4 @ 0xc0000004 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - rsceq pc, ip, ip, asr #12 │ │ │ │ + rscsne pc, ip, ip, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ cdp2 0, 8, cr15, cr8, cr3, {2} │ │ │ │ @ instruction: 0x4629e793 │ │ │ │ - adcvs pc, r8, #76, 4 @ 0xc0000004 │ │ │ │ + adcsvc pc, r8, #76, 4 @ 0xc0000004 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - rsceq pc, ip, ip, asr #12 │ │ │ │ + rscsne pc, ip, ip, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ cdp2 0, 7, cr15, cr12, cr3, {2} │ │ │ │ @ instruction: 0x4648e719 │ │ │ │ @ instruction: 0xf7ff2100 │ │ │ │ @ instruction: 0xe776feb3 │ │ │ │ ldc2 1, cr15, [lr], #588 @ 0x24c │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec7d460 │ │ │ │ + bl 0xfec7d560 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ stmdavs r9, {r2, r4, r9, sl, lr}^ │ │ │ │ - addpl pc, r8, ip, asr #4 │ │ │ │ + addsvs pc, r8, ip, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf0439301 │ │ │ │ stmdami pc, {r0, r5, r6, r9, sl, fp, ip, sp, lr, pc} @ │ │ │ │ strtmi r2, [r1], -r0, lsl #4 │ │ │ │ @ instruction: 0xffa4f7fa │ │ │ │ ldmiblt r3, {r0, r8, r9, fp, ip, pc} │ │ │ │ - orreq pc, r8, pc, asr #4 │ │ │ │ + orrsne pc, r8, pc, asr #4 │ │ │ │ teqpeq r0, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ - rsceq pc, r4, ip, asr #12 │ │ │ │ + rscsne pc, r4, ip, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ cdp2 0, 5, cr15, cr0, cr3, {2} │ │ │ │ - sbcspl pc, r4, ip, asr #12 │ │ │ │ + rscvs pc, r4, ip, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf0434010 │ │ │ │ tstcs r1, r7, asr #28 │ │ │ │ @ instruction: 0xf7ff4618 │ │ │ │ @ instruction: 0xe7f1fe7f │ │ │ │ addseq lr, r5, r4, asr #14 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec7d4c4 │ │ │ │ + bl 0xfec7d5c4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ umullslt r0, r7, r0, pc @ │ │ │ │ - blmi 0xdb7b4c │ │ │ │ + blmi 0xdb7c4c │ │ │ │ stmdavs r9, {r2, r4, r9, sl, lr}^ │ │ │ │ - addpl pc, r8, ip, asr #4 │ │ │ │ + addsvs pc, r8, ip, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ tstls r5, #1769472 @ 0x1b0000 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ ldrvs lr, [ip, #-2525] @ 0xfffff623 │ │ │ │ cdp2 0, 2, cr15, cr8, cr3, {2} │ │ │ │ stmdami fp!, {r0, r5, r9, sl, lr} │ │ │ │ vhsub.s8 d18, d12, d0 │ │ │ │ - vaddhn.i16 d22, q8, q12 │ │ │ │ + @ instruction: 0xf2c074b8 │ │ │ │ @ instruction: 0xf7fa042f │ │ │ │ subcs pc, r0, #412 @ 0x19c │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - b 0xce2910 │ │ │ │ + b 0xce2a10 │ │ │ │ ldrmi r2, [r9], -r0, asr #6 │ │ │ │ stmdage r5, {r0, r9, sp} │ │ │ │ - vshl.s8 d25, d2, d10 │ │ │ │ - vqdmulh.s d23, d0, d0[4] │ │ │ │ + @ instruction: 0xf64a9402 │ │ │ │ + vmvn.i32 q8, #255 @ 0x000000ff │ │ │ │ @ instruction: 0xf8cd0c30 │ │ │ │ vhadd.s8 d28, d14, d4 │ │ │ │ - vqdmulh.s d17, d0, d0[0] │ │ │ │ + vmov.i32 q9, #255 @ 0x000000ff │ │ │ │ @ instruction: 0xf8cd0c33 │ │ │ │ @ instruction: 0xf193c000 │ │ │ │ ldrtmi pc, [r9], -r7, ror #23 @ │ │ │ │ @ instruction: 0xf043a805 │ │ │ │ - bllt 0x4e5b44 │ │ │ │ - rsceq pc, r4, ip, asr #12 │ │ │ │ + bllt 0x4e5c44 │ │ │ │ + rscsne pc, r4, ip, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf0434621 │ │ │ │ ldmiblt sp!, {r0, r1, r3, r4, r5, r6, r7, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ - orreq pc, r8, pc, asr #4 │ │ │ │ + orrsne pc, r8, pc, asr #4 │ │ │ │ teqpeq r0, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ - rsceq pc, r4, ip, asr #12 │ │ │ │ + rscsne pc, r4, ip, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ ldc2l 0, cr15, [r0, #268]! @ 0x10c │ │ │ │ ldmdavs sl, {r1, r2, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xf64cd113 │ │ │ │ - vshr.s64 , q2, #64 │ │ │ │ + vmla.i d22, d16, d0[5] │ │ │ │ andslt r0, r7, pc, lsr #32 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ stcllt 0, cr15, [r0, #268]! @ 0x10c │ │ │ │ ldrtmi r2, [r0], -r0, lsl #2 │ │ │ │ mrc2 7, 0, pc, cr8, cr15, {7} │ │ │ │ sbcsle r2, pc, r0, lsl #26 │ │ │ │ strtmi r2, [r8], -r1, lsl #2 │ │ │ │ mrc2 7, 0, pc, cr2, cr15, {7} │ │ │ │ @ instruction: 0xf193e7e4 │ │ │ │ svclt 0x0000fc1d │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ addseq lr, r5, r4, asr #14 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec7d5a8 │ │ │ │ + bl 0xfec7d6a8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ vmin.s8 d20, d13, d4 │ │ │ │ - vaddl.s8 q10, d16, d28 │ │ │ │ + vshr.s64 d21, d28, #64 │ │ │ │ stcls 0, cr0, [r6, #-188] @ 0xffffff44 │ │ │ │ ldc2 0, cr15, [lr, #268]! @ 0x10c │ │ │ │ svcpl 0x0080f514 │ │ │ │ strtmi sp, [r1], -r6, lsr #4 │ │ │ │ - rsbvc pc, r0, sl, asr #4 │ │ │ │ + rsbseq pc, r0, sl, asr #12 │ │ │ │ eorseq pc, r0, r0, asr #5 │ │ │ │ ldc2 0, cr15, [r4, #268]! @ 0x10c │ │ │ │ - andcc pc, r0, ip, asr #12 │ │ │ │ + andsmi pc, r0, ip, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ stc2 0, cr15, [lr, #268]! @ 0x10c │ │ │ │ vqdmulh.s , , │ │ │ │ - vaddw.s8 q8, q8, d8 │ │ │ │ + vsra.s64 d17, d8, #64 │ │ │ │ @ instruction: 0xf64c0130 │ │ │ │ - vmla.i d16, d16, d0[5] │ │ │ │ + vshr.s64 , q10, #64 │ │ │ │ @ instruction: 0xf043002f │ │ │ │ @ instruction: 0xf64cfda3 │ │ │ │ - vshr.s64 , q2, #64 │ │ │ │ + vmla.i d22, d16, d0[5] │ │ │ │ @ instruction: 0xf043002f │ │ │ │ vmla.f32 d31, d30, d13 │ │ │ │ - vmov.i32 q9, #12 @ 0x0000000c │ │ │ │ + vmla.i d19, d0, d0[7] │ │ │ │ andlt r0, r3, r3, lsr r0 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ ldclt 0, cr15, [r4, #268] @ 0x10c │ │ │ │ tstls r1, r1, ror #4 │ │ │ │ @ instruction: 0xf00c4608 │ │ │ │ stmdbls r1, {r0, r1, r2, r3, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ stmdacs r0, {r1, r9, sl, lr} │ │ │ │ @ instruction: 0xf64cd0cf │ │ │ │ - vshr.s64 q8, q0, #64 │ │ │ │ + vmla.i d17, d16, d0[4] │ │ │ │ @ instruction: 0xf043002f │ │ │ │ strb pc, [r6, r5, lsl #27]! @ │ │ │ │ strtmi r2, [r8], -r1, lsl #2 │ │ │ │ ldc2 7, cr15, [ip, #1020]! @ 0x3fc │ │ │ │ svclt 0x0000e7db │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec7d648 │ │ │ │ + bl 0xfec7d748 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldclmi 15, cr0, [r0, #-576] @ 0xfffffdc0 │ │ │ │ addslt r2, r7, r1, lsl #6 │ │ │ │ ldrmi r2, [r8], -r4, lsl #4 │ │ │ │ stmdavs sp!, {r2, r3, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9515 │ │ │ │ @ instruction: 0xf0150500 │ │ │ │ @ instruction: 0x4607fa3f │ │ │ │ stmdavs r3, {r3, r8, ip, sp, pc} │ │ │ │ movwcs r4, #5663 @ 0x161f │ │ │ │ stmiane r1!, {r2, r9, sp} │ │ │ │ @ instruction: 0xf0154618 │ │ │ │ @ instruction: 0x4604fa35 │ │ │ │ - adccc pc, ip, ip, asr #12 │ │ │ │ + adcsmi pc, ip, ip, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ suble r2, r2, r0, lsl #24 │ │ │ │ @ instruction: 0xf0436826 │ │ │ │ subcs pc, r0, #5568 @ 0x15c0 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - strbvc pc, [r0, #-586]! @ 0xfffffdb6 @ │ │ │ │ + ldrbeq pc, [r0, #-1610]! @ 0xfffff9b6 @ │ │ │ │ ldreq pc, [r0, #-704]! @ 0xfffffd40 │ │ │ │ stmdb r2!, {r1, r7, r8, ip, sp, lr, pc}^ │ │ │ │ - @ instruction: 0x63a8f24c │ │ │ │ + @ instruction: 0x73b8f24c │ │ │ │ msreq CPSR_fsxc, #192, 4 │ │ │ │ movwpl lr, #6605 @ 0x19cd │ │ │ │ ldrmi r2, [r9], -r0, asr #6 │ │ │ │ stmdage r5, {r0, r9, sp} │ │ │ │ - strbne pc, [r0], #-590 @ 0xfffffdb2 @ │ │ │ │ + ldrbcs pc, [r0], #-590 @ 0xfffffdb2 @ │ │ │ │ ldrteq pc, [r3], #-704 @ 0xfffffd40 @ │ │ │ │ @ instruction: 0xf1939400 │ │ │ │ @ instruction: 0x4639fb1d │ │ │ │ @ instruction: 0xf043a805 │ │ │ │ mcrcs 13, 0, pc, cr2, cr9, {1} @ │ │ │ │ stmdale r5, {r3, r4, ip, lr, pc}^ │ │ │ │ eorsle r2, ip, r0, lsl #28 │ │ │ │ - sbccc pc, r0, ip, asr #12 │ │ │ │ + sbcsmi pc, r0, ip, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ stc2 0, cr15, [lr, #-268]! @ 0xfffffef4 │ │ │ │ ldmdavs sl, {r0, r1, r3, r5, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xf64cd14d │ │ │ │ - vshr.s64 , q2, #64 │ │ │ │ + vmla.i d22, d16, d0[5] │ │ │ │ andslt r0, r7, pc, lsr #32 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ ldclt 0, cr15, [lr, #-268] @ 0xfffffef4 │ │ │ │ - sbccc pc, r8, ip, asr #12 │ │ │ │ + sbcsmi pc, r8, ip, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ ldc2 0, cr15, [r8, #-268] @ 0xfffffef4 │ │ │ │ @ instruction: 0xf043e7e8 │ │ │ │ @ instruction: 0x4621fd15 │ │ │ │ stmdage r5, {r6, r9, sp} │ │ │ │ stmdb r4!, {r1, r7, r8, ip, sp, lr, pc} │ │ │ │ ldrmi r2, [r9], -r0, asr #6 │ │ │ │ vhsub.s8 d18, d12, d1 │ │ │ │ - vaddl.s8 q11, d16, d24 │ │ │ │ - vhadd.s8 d16, d10, d31 │ │ │ │ - vmls.i d23, d0, d0[4] │ │ │ │ + vshr.s64 d23, d24, #64 │ │ │ │ + @ instruction: 0xf64a002f │ │ │ │ + vmvn.i32 q8, #0 @ 0x00000000 │ │ │ │ andls r0, r2, r0, lsr r4 │ │ │ │ strls sl, [r1], #-2053 @ 0xfffff7fb │ │ │ │ - strbne pc, [r0], #-590 @ 0xfffffdb2 @ │ │ │ │ + ldrbcs pc, [r0], #-590 @ 0xfffffdb2 @ │ │ │ │ ldrteq pc, [r3], #-704 @ 0xfffffd40 @ │ │ │ │ @ instruction: 0xf1939400 │ │ │ │ @ instruction: 0x4639fadb │ │ │ │ @ instruction: 0xf043a805 │ │ │ │ @ instruction: 0xf64cfcf7 │ │ │ │ - vshr.s64 d19, d24, #64 │ │ │ │ + vmla.i d20, d16, d0[2] │ │ │ │ @ instruction: 0xf043002f │ │ │ │ @ instruction: 0xe7c1fcf1 │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf182a805 │ │ │ │ movtcs lr, #2304 @ 0x900 │ │ │ │ stmdage r5, {r0, r3, r4, r9, sl, lr} │ │ │ │ vrshl.s8 d25, d1, d15 │ │ │ │ - vsubl.s8 q8, d16, d8 │ │ │ │ + vrshr.s64 d17, d8, #64 │ │ │ │ strls r0, [r0], #-560 @ 0xfffffdd0 │ │ │ │ andcs r9, r1, #536870912 @ 0x20000000 │ │ │ │ - blx 0xff0e2bcc │ │ │ │ + blx 0xff0e2ccc │ │ │ │ stmdage r5, {r0, r4, r5, r9, sl, lr} │ │ │ │ ldc2l 0, cr15, [sl], {67} @ 0x43 │ │ │ │ @ instruction: 0xf193e7aa │ │ │ │ svclt 0x0000fb21 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec7d79c │ │ │ │ + bl 0xfec7d89c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vmax.f32 q8, q14, q12 │ │ │ │ - vaddl.s8 , d16, d8 │ │ │ │ + vshr.s64 d22, d8, #64 │ │ │ │ ldrmi r0, [r4], -pc, lsr #32 │ │ │ │ ldmib sp, {r0, r3, r6, fp, sp, lr}^ │ │ │ │ ldrmi r5, [lr], -r6, lsl #14 │ │ │ │ stc2l 0, cr15, [r2], {67} @ 0x43 │ │ │ │ svceq 0x0064f114 │ │ │ │ @ instruction: 0x4621d036 │ │ │ │ - adcvs pc, r8, #76, 4 @ 0xc0000004 │ │ │ │ + adcsvc pc, r8, #76, 4 @ 0xc0000004 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - sbcscs pc, r4, ip, asr #12 │ │ │ │ + rsccc pc, r4, ip, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ ldc2 0, cr15, [r4], #268 @ 0x10c │ │ │ │ @ instruction: 0xf0154630 │ │ │ │ @ instruction: 0x4601fa3b │ │ │ │ vcge.s8 d27, d28, d16 │ │ │ │ - vsubl.s8 q11, d16, d24 │ │ │ │ + vrshr.s64 d23, d24, #64 │ │ │ │ @ instruction: 0xf64c022f │ │ │ │ - vaddl.s8 q9, d16, d4 │ │ │ │ + vshr.s64 d19, d4, #64 │ │ │ │ @ instruction: 0xf043002f │ │ │ │ orrlt pc, r5, r5, lsr #25 │ │ │ │ strtmi r2, [r8], -r0, lsl #2 │ │ │ │ @ instruction: 0xf9d4f7fb │ │ │ │ @ instruction: 0x4639481f │ │ │ │ @ instruction: 0xf7fa2201 │ │ │ │ @ instruction: 0xf64cfe21 │ │ │ │ - vshr.s64 , q2, #64 │ │ │ │ + vmla.i d22, d16, d0[5] │ │ │ │ pop {r0, r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf04340f8 │ │ │ │ vfma.f32 d27, d28, d3 │ │ │ │ - vaddw.s8 q11, q8, d24 │ │ │ │ + vsra.s64 d23, d24, #64 │ │ │ │ @ instruction: 0xf64c012f │ │ │ │ - vshr.s64 d18, d4, #64 │ │ │ │ + vaddl.s8 , d16, d20 │ │ │ │ @ instruction: 0xf043002f │ │ │ │ strb pc, [r7, r9, lsl #25]! @ │ │ │ │ - @ instruction: 0x61a8f24c │ │ │ │ + @ instruction: 0x71b8f24c │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - sbccs pc, r8, ip, asr #12 │ │ │ │ + sbcscc pc, r8, ip, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ ldc2l 0, cr15, [lr], #-268 @ 0xfffffef4 │ │ │ │ @ instruction: 0xf0154630 │ │ │ │ strmi pc, [r1], -r5, lsl #20 │ │ │ │ bicle r2, r8, r0, lsl #16 │ │ │ │ vmul.i8 , q6, q3 │ │ │ │ - vaddw.s8 q11, q8, d24 │ │ │ │ + vsra.s64 d23, d24, #64 │ │ │ │ @ instruction: 0xf64c012f │ │ │ │ - vmla.i d16, d16, d0[5] │ │ │ │ + vshr.s64 , q10, #64 │ │ │ │ @ instruction: 0xf043002f │ │ │ │ strb pc, [r6, sp, ror #24] @ │ │ │ │ vmin.s8 d20, d12, d17 │ │ │ │ - vsubl.s8 q11, d16, d24 │ │ │ │ + vrshr.s64 d23, d24, #64 │ │ │ │ @ instruction: 0xf64c022f │ │ │ │ - vmla.i d16, d16, d0[7] │ │ │ │ + vshr.s64 , q14, #64 │ │ │ │ @ instruction: 0xf043002f │ │ │ │ ldr pc, [sl, r1, ror #24]! │ │ │ │ - eorseq r3, r5, ip, lsl #31 │ │ │ │ + mlaseq r5, ip, r0, r4 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec7d888 │ │ │ │ + bl 0xfec7d988 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vmax.f32 q8, q14, q12 │ │ │ │ - vaddl.s8 , d16, d8 │ │ │ │ + vshr.s64 d22, d8, #64 │ │ │ │ ldrmi r0, [r4], -pc, lsr #32 │ │ │ │ ldmib sp, {r0, r3, r6, fp, sp, lr}^ │ │ │ │ ldrmi r5, [lr], -r6, lsl #14 │ │ │ │ mcrr2 0, 4, pc, ip, cr3 @ │ │ │ │ svceq 0x0064f114 │ │ │ │ @ instruction: 0x4621d03e │ │ │ │ - adcvs pc, r8, #76, 4 @ 0xc0000004 │ │ │ │ + adcsvc pc, r8, #76, 4 @ 0xc0000004 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - sbcscs pc, r4, ip, asr #12 │ │ │ │ + rsccc pc, r4, ip, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ ldc2 0, cr15, [lr], #-268 @ 0xfffffef4 │ │ │ │ @ instruction: 0xf0154630 │ │ │ │ strmi pc, [r1], -r5, asr #19 │ │ │ │ eorsle r2, sp, r0, lsl #16 │ │ │ │ - adcvs pc, r8, #76, 4 @ 0xc0000004 │ │ │ │ + adcsvc pc, r8, #76, 4 @ 0xc0000004 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - addcs pc, r4, ip, asr #12 │ │ │ │ + addscc pc, r4, ip, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ stc2 0, cr15, [lr], #-268 @ 0xfffffef4 │ │ │ │ vmul.i8 d27, d28, d21 │ │ │ │ - vaddw.s8 q11, q8, d24 │ │ │ │ + vsra.s64 d23, d24, #64 │ │ │ │ @ instruction: 0xf64c012f │ │ │ │ - vmla.i d16, d16, d0[5] │ │ │ │ + vshr.s64 , q10, #64 │ │ │ │ @ instruction: 0xf043002f │ │ │ │ stmdami r0!, {r0, r1, r5, sl, fp, ip, sp, lr, pc} │ │ │ │ andcs r4, r1, #59768832 @ 0x3900000 │ │ │ │ stc2 7, cr15, [r4, #1000]! @ 0x3e8 │ │ │ │ - sbcspl pc, r4, ip, asr #12 │ │ │ │ + rscvs pc, r4, ip, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ ldclt 0, cr15, [r6], {67} @ 0x43 │ │ │ │ vmax.s8 d20, d12, d25 │ │ │ │ - vsubl.s8 q11, d16, d24 │ │ │ │ + vrshr.s64 d23, d24, #64 │ │ │ │ @ instruction: 0xf64c022f │ │ │ │ - vmla.i d16, d16, d0[7] │ │ │ │ + vshr.s64 , q14, #64 │ │ │ │ @ instruction: 0xf043002f │ │ │ │ strb pc, [r6, fp, lsl #24]! @ │ │ │ │ - @ instruction: 0x61a8f24c │ │ │ │ + @ instruction: 0x71b8f24c │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - sbccs pc, r8, ip, asr #12 │ │ │ │ + sbcscc pc, r8, ip, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ stc2 0, cr15, [r0], {67} @ 0x43 │ │ │ │ @ instruction: 0xf0154630 │ │ │ │ strmi pc, [r1], -r7, lsl #19 │ │ │ │ bicle r2, r1, r0, lsl #16 │ │ │ │ vmul.i8 , q6, q3 │ │ │ │ - vaddw.s8 q11, q8, d24 │ │ │ │ + vsra.s64 d23, d24, #64 │ │ │ │ @ instruction: 0xf64c012f │ │ │ │ - vmla.i d16, d16, d0[5] │ │ │ │ + vshr.s64 , q10, #64 │ │ │ │ @ instruction: 0xf043002f │ │ │ │ ldr pc, [pc, pc, ror #23]! │ │ │ │ vmin.s8 d20, d12, d17 │ │ │ │ - vsubl.s8 q11, d16, d24 │ │ │ │ + vrshr.s64 d23, d24, #64 │ │ │ │ @ instruction: 0xf64c022f │ │ │ │ - vmla.i d16, d16, d0[7] │ │ │ │ + vshr.s64 , q14, #64 │ │ │ │ @ instruction: 0xf043002f │ │ │ │ ldr pc, [r3, r3, ror #23]! │ │ │ │ - eorseq r3, r5, ip, lsl #31 │ │ │ │ + mlaseq r5, ip, r0, r4 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec7d984 │ │ │ │ + bl 0xfec7da84 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ umullslt r0, r7, r0, pc @ │ │ │ │ - blmi 0x10b800c │ │ │ │ + blmi 0x10b810c │ │ │ │ stmdavs r9, {r2, r4, r9, sl, lr}^ │ │ │ │ - addpl pc, r8, ip, asr #4 │ │ │ │ + addsvs pc, r8, ip, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ ldmdavs fp, {r2, r3, r4, r9, sl, fp, ip, pc} │ │ │ │ @ instruction: 0xf04f9315 │ │ │ │ @ instruction: 0xf0430300 │ │ │ │ strtmi pc, [r0], -r9, asr #23 │ │ │ │ @ instruction: 0xf950f015 │ │ │ │ suble r2, lr, r0, lsl #16 │ │ │ │ vmax.s8 d20, d12, d1 │ │ │ │ - vsubl.s8 q11, d16, d24 │ │ │ │ + vrshr.s64 d23, d24, #64 │ │ │ │ @ instruction: 0xf64c022f │ │ │ │ - vaddl.s8 q9, d16, d4 │ │ │ │ + vshr.s64 d19, d4, #64 │ │ │ │ @ instruction: 0xf043002f │ │ │ │ subcs pc, r0, #189440 @ 0x2e400 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - strbvc pc, [r0, #-586]! @ 0xfffffdb6 @ │ │ │ │ + ldrbeq pc, [r0, #-1610]! @ 0xfffff9b6 @ │ │ │ │ ldreq pc, [r0, #-704]! @ 0xfffffd40 │ │ │ │ svc 0x00c4f181 │ │ │ │ - @ instruction: 0x63a8f24c │ │ │ │ + @ instruction: 0x73b8f24c │ │ │ │ msreq CPSR_fsxc, #192, 4 │ │ │ │ movwpl lr, #6605 @ 0x19cd │ │ │ │ ldrmi r2, [r9], -r0, asr #6 │ │ │ │ stmdage r5, {r0, r9, sp} │ │ │ │ - strbne pc, [r0], #-590 @ 0xfffffdb2 @ │ │ │ │ + ldrbcs pc, [r0], #-590 @ 0xfffffdb2 @ │ │ │ │ ldrteq pc, [r3], #-704 @ 0xfffffd40 @ │ │ │ │ @ instruction: 0xf1939400 │ │ │ │ @ instruction: 0x4639f97f │ │ │ │ @ instruction: 0xf043a805 │ │ │ │ subcs pc, r0, #158720 @ 0x26c00 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ svc 0x00aaf181 │ │ │ │ ldrmi r2, [r9], -r0, asr #6 │ │ │ │ vadd.i8 d26, d15, d5 │ │ │ │ - vsubl.s8 q8, d16, d8 │ │ │ │ + vrshr.s64 d17, d8, #64 │ │ │ │ strls r0, [r1, #-560] @ 0xfffffdd0 │ │ │ │ andcs r9, r1, #536870912 @ 0x20000000 │ │ │ │ @ instruction: 0xf1939400 │ │ │ │ ldrtmi pc, [r1], -r9, ror #18 @ │ │ │ │ @ instruction: 0xf043a805 │ │ │ │ - blmi 0x6a5648 │ │ │ │ - blls 0x6808a0 │ │ │ │ + blmi 0x6a5748 │ │ │ │ + blls 0x6809a0 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xd1200300 │ │ │ │ - sbcspl pc, r4, ip, asr #12 │ │ │ │ + rscvs pc, r4, ip, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ pop {r0, r1, r2, r4, ip, sp, pc} │ │ │ │ @ instruction: 0xf04340f0 │ │ │ │ ldmdblt r4, {r0, r2, r4, r5, r6, r8, r9, fp, ip, sp, pc}^ │ │ │ │ - @ instruction: 0x61a8f24c │ │ │ │ + @ instruction: 0x71b8f24c │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - rsceq pc, r4, ip, asr #12 │ │ │ │ + rscsne pc, r4, ip, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - blx 0x1be2976 │ │ │ │ + blx 0x1be2a76 │ │ │ │ strtmi lr, [r1], -pc, lsr #15 │ │ │ │ - adcvs pc, r8, #76, 4 @ 0xc0000004 │ │ │ │ + adcsvc pc, r8, #76, 4 @ 0xc0000004 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - rsceq pc, ip, ip, asr #12 │ │ │ │ + rscsne pc, ip, ip, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - blx 0x18e298e │ │ │ │ + blx 0x18e2a8e │ │ │ │ @ instruction: 0xf193e7a3 │ │ │ │ svclt 0x0000f9a5 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec7da94 │ │ │ │ + bl 0xfec7db94 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vmax.f32 q8, q14, q12 │ │ │ │ - vaddl.s8 , d16, d8 │ │ │ │ + vshr.s64 d22, d8, #64 │ │ │ │ ldrmi r0, [r4], -pc, lsr #32 │ │ │ │ ldmib sp, {r0, r3, r6, fp, sp, lr}^ │ │ │ │ ldrmi r5, [lr], -r6, lsl #14 │ │ │ │ - blx 0x12e29be │ │ │ │ + blx 0x12e2abe │ │ │ │ svceq 0x0064f114 │ │ │ │ @ instruction: 0x4621d03e │ │ │ │ - adcvs pc, r8, #76, 4 @ 0xc0000004 │ │ │ │ + adcsvc pc, r8, #76, 4 @ 0xc0000004 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - sbcscs pc, r4, ip, asr #12 │ │ │ │ + rsccc pc, r4, ip, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - blx 0xf629da │ │ │ │ + blx 0xf62ada │ │ │ │ @ instruction: 0xf0154630 │ │ │ │ @ instruction: 0x4601f8bf │ │ │ │ eorsle r2, sp, r0, lsl #16 │ │ │ │ - adcvs pc, r8, #76, 4 @ 0xc0000004 │ │ │ │ + adcsvc pc, r8, #76, 4 @ 0xc0000004 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - addcs pc, r4, ip, asr #12 │ │ │ │ + addscc pc, r4, ip, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - blx 0xb629fa │ │ │ │ + blx 0xb62afa │ │ │ │ vmul.i8 d27, d28, d21 │ │ │ │ - vaddw.s8 q11, q8, d24 │ │ │ │ + vsra.s64 d23, d24, #64 │ │ │ │ @ instruction: 0xf64c012f │ │ │ │ - vmla.i d16, d16, d0[5] │ │ │ │ + vshr.s64 , q10, #64 │ │ │ │ @ instruction: 0xf043002f │ │ │ │ stmdami r0!, {r0, r2, r3, r4, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ andcs r4, r1, #59768832 @ 0x3900000 │ │ │ │ ldc2 7, cr15, [lr], {250} @ 0xfa │ │ │ │ - sbcspl pc, r4, ip, asr #12 │ │ │ │ + rscvs pc, r4, ip, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ - bllt 0x562a28 │ │ │ │ + bllt 0x562b28 │ │ │ │ vmax.s8 d20, d12, d25 │ │ │ │ - vsubl.s8 q11, d16, d24 │ │ │ │ + vrshr.s64 d23, d24, #64 │ │ │ │ @ instruction: 0xf64c022f │ │ │ │ - vmla.i d16, d16, d0[7] │ │ │ │ + vshr.s64 , q14, #64 │ │ │ │ @ instruction: 0xf043002f │ │ │ │ strb pc, [r6, r5, lsl #22]! @ │ │ │ │ - @ instruction: 0x61a8f24c │ │ │ │ + @ instruction: 0x71b8f24c │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - sbccs pc, r8, ip, asr #12 │ │ │ │ + sbcscc pc, r8, ip, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - blx 0xfffe2a54 │ │ │ │ + blx 0xfffe2b54 │ │ │ │ @ instruction: 0xf0154630 │ │ │ │ strmi pc, [r1], -r1, lsl #17 │ │ │ │ bicle r2, r1, r0, lsl #16 │ │ │ │ vmul.i8 , q6, q3 │ │ │ │ - vaddw.s8 q11, q8, d24 │ │ │ │ + vsra.s64 d23, d24, #64 │ │ │ │ @ instruction: 0xf64c012f │ │ │ │ - vmla.i d16, d16, d0[5] │ │ │ │ + vshr.s64 , q10, #64 │ │ │ │ @ instruction: 0xf043002f │ │ │ │ ldr pc, [pc, r9, ror #21]! │ │ │ │ vmin.s8 d20, d12, d17 │ │ │ │ - vsubl.s8 q11, d16, d24 │ │ │ │ + vrshr.s64 d23, d24, #64 │ │ │ │ @ instruction: 0xf64c022f │ │ │ │ - vmla.i d16, d16, d0[7] │ │ │ │ + vshr.s64 , q14, #64 │ │ │ │ @ instruction: 0xf043002f │ │ │ │ sbfx pc, sp, #21, #20 │ │ │ │ - eorseq r3, r5, ip, lsl #31 │ │ │ │ + mlaseq r5, ip, r0, r4 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ - addpl pc, r8, ip, asr #4 │ │ │ │ + addsvs pc, r8, ip, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ stmdavs r9, {r1, r2, r4, r9, sl, lr}^ │ │ │ │ stmdavc r6, {r0, r2, r3, r4, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf003461d │ │ │ │ @ instruction: 0xf0430440 │ │ │ │ ldrtmi pc, [r0], -r5, asr #21 @ │ │ │ │ @ instruction: 0xf84cf015 │ │ │ │ suble r2, r6, r0, lsl #16 │ │ │ │ vmax.s8 d20, d12, d1 │ │ │ │ - vsubl.s8 q11, d16, d24 │ │ │ │ + vrshr.s64 d23, d24, #64 │ │ │ │ @ instruction: 0xf64c022f │ │ │ │ - vaddl.s8 q9, d16, d4 │ │ │ │ + vshr.s64 d19, d4, #64 │ │ │ │ @ instruction: 0xf043002f │ │ │ │ - blx 0xfee654a8 │ │ │ │ + blx 0xfee655a8 │ │ │ │ strtmi pc, [r8], -r4, lsl #3 │ │ │ │ @ instruction: 0xf7fa0949 │ │ │ │ ldmdblt ip!, {r0, r2, r3, r5, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - sbcspl pc, r4, ip, asr #12 │ │ │ │ + rscvs pc, r4, ip, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - blt 0xfeae2afc │ │ │ │ + blt 0xfeae2bfc │ │ │ │ @ instruction: 0x2100b3bf │ │ │ │ @ instruction: 0xf7fa4638 │ │ │ │ @ instruction: 0xf1b8ffd5 │ │ │ │ tstle r1, r0, lsl #30 │ │ │ │ - orreq pc, r8, pc, asr #4 │ │ │ │ + orrsne pc, r8, pc, asr #4 │ │ │ │ teqpeq r0, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ - rsceq pc, r4, ip, asr #12 │ │ │ │ + rscsne pc, r4, ip, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - blx 0xfe662b20 │ │ │ │ - sbcspl pc, r4, ip, asr #12 │ │ │ │ + blx 0xfe662c20 │ │ │ │ + rscvs pc, r4, ip, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - blt 0xfe462b30 │ │ │ │ + blt 0xfe462c30 │ │ │ │ vmax.s8 q10, , │ │ │ │ - vsubl.s8 q8, d16, d8 │ │ │ │ + vrshr.s64 d17, d8, #64 │ │ │ │ @ instruction: 0xf64c0230 │ │ │ │ - vmla.i d16, d16, d0[7] │ │ │ │ + vshr.s64 , q14, #64 │ │ │ │ @ instruction: 0xf043002f │ │ │ │ @ instruction: 0xf64cfa81 │ │ │ │ - vshr.s64 , q2, #64 │ │ │ │ + vmla.i d22, d16, d0[5] │ │ │ │ pop {r0, r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf04341f0 │ │ │ │ stmiblt r6, {r0, r3, r4, r5, r6, r9, fp, ip, sp, pc}^ │ │ │ │ - @ instruction: 0x61a8f24c │ │ │ │ + @ instruction: 0x71b8f24c │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - rsceq pc, r4, ip, asr #12 │ │ │ │ + rscsne pc, r4, ip, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - blx 0x1ce2b6c │ │ │ │ + blx 0x1ce2c6c │ │ │ │ vaba.s8 d30, d28, d23 │ │ │ │ - vaddw.s8 q11, q8, d24 │ │ │ │ + vsra.s64 d23, d24, #64 │ │ │ │ @ instruction: 0xf64c012f │ │ │ │ - vshr.s64 d18, d4, #64 │ │ │ │ + vaddl.s8 , d16, d20 │ │ │ │ @ instruction: 0xf043002f │ │ │ │ @ instruction: 0xf1b8fa63 │ │ │ │ bicsle r0, r3, r0, lsl #30 │ │ │ │ ldrtmi lr, [r1], -r0, asr #15 │ │ │ │ - adcvs pc, r8, #76, 4 @ 0xc0000004 │ │ │ │ + adcsvc pc, r8, #76, 4 @ 0xc0000004 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - rsceq pc, ip, ip, asr #12 │ │ │ │ + rscsne pc, ip, ip, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - blx 0x1662ba0 │ │ │ │ + blx 0x1662ca0 │ │ │ │ svclt 0x0000e79d │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec7dca0 │ │ │ │ + bl 0xfec7dda0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ vadd.i8 q11, q6, │ │ │ │ - vaddl.s8 , d16, d8 │ │ │ │ + vshr.s64 d22, d8, #64 │ │ │ │ ldrmi r0, [lr], -pc, lsr #32 │ │ │ │ @ instruction: 0x5708e9dd │ │ │ │ @ instruction: 0xf0439201 │ │ │ │ - bls 0x1a53bc │ │ │ │ + bls 0x1a54bc │ │ │ │ strbeq pc, [r0], #-5 @ │ │ │ │ svceq 0x0064f112 │ │ │ │ ldrmi sp, [r1], -pc, lsr #32 │ │ │ │ - sbcscs pc, r4, ip, asr #12 │ │ │ │ + rsccc pc, r4, ip, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - adcvs pc, r8, #76, 4 @ 0xc0000004 │ │ │ │ + adcsvc pc, r8, #76, 4 @ 0xc0000004 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - blx 0xce2bec │ │ │ │ + blx 0xce2cec │ │ │ │ @ instruction: 0xf0144630 │ │ │ │ cmnplt r8, #724 @ p-variant is OBSOLETE @ 0x2d4 │ │ │ │ vmax.s8 d20, d12, d1 │ │ │ │ - vsubl.s8 q11, d16, d24 │ │ │ │ + vrshr.s64 d23, d24, #64 │ │ │ │ @ instruction: 0xf64c022f │ │ │ │ - vaddl.s8 q9, d16, d4 │ │ │ │ + vshr.s64 d19, d4, #64 │ │ │ │ @ instruction: 0xf043002f │ │ │ │ - blx 0xfee6537c │ │ │ │ + blx 0xfee6547c │ │ │ │ strtmi pc, [r8], -r4, lsl #3 │ │ │ │ @ instruction: 0xf7fa0949 │ │ │ │ stmdblt r4, {r0, r1, r2, r4, r8, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ - sbcspl pc, r4, ip, asr #12 │ │ │ │ + rscvs pc, r4, ip, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf04340f0 │ │ │ │ mvnslt fp, pc, lsl #20 │ │ │ │ ldrtmi r2, [r8], -r1, lsl #2 │ │ │ │ @ instruction: 0xff3ef7fa │ │ │ │ vaba.s8 q15, q14, q8 │ │ │ │ - vaddw.s8 q11, q8, d24 │ │ │ │ + vsra.s64 d23, d24, #64 │ │ │ │ @ instruction: 0xf64c012f │ │ │ │ - vmla.i d18, d16, d0[2] │ │ │ │ + vshr.s64 , q4, #64 │ │ │ │ @ instruction: 0xf043002f │ │ │ │ @ instruction: 0x4630f9ff │ │ │ │ @ instruction: 0xff86f014 │ │ │ │ bicle r2, pc, r0, lsl #16 │ │ │ │ vmla.i8 d27, d28, d30 │ │ │ │ - vaddw.s8 q11, q8, d24 │ │ │ │ + vsra.s64 d23, d24, #64 │ │ │ │ @ instruction: 0xf64c012f │ │ │ │ - vmla.i d16, d16, d0[5] │ │ │ │ + vshr.s64 , q10, #64 │ │ │ │ @ instruction: 0xf043002f │ │ │ │ strb pc, [lr, pc, ror #19] @ │ │ │ │ - orreq pc, r8, pc, asr #4 │ │ │ │ + orrsne pc, r8, pc, asr #4 │ │ │ │ teqpeq r0, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ - addscs pc, r4, ip, asr #12 │ │ │ │ + adccc pc, r4, ip, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf9e4f043 │ │ │ │ ldrtmi lr, [r1], -sl, asr #15 │ │ │ │ - adcvs pc, r8, #76, 4 @ 0xc0000004 │ │ │ │ + adcsvc pc, r8, #76, 4 @ 0xc0000004 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - rsceq pc, ip, ip, asr #12 │ │ │ │ + rscsne pc, ip, ip, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf9d8f043 │ │ │ │ svclt 0x0000e7b7 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec7dd98 │ │ │ │ + bl 0xfec7de98 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ vadd.i8 q11, q6, │ │ │ │ - vaddl.s8 , d16, d8 │ │ │ │ + vshr.s64 d22, d8, #64 │ │ │ │ ldrmi r0, [sp], -pc, lsr #32 │ │ │ │ ldmib sp, {r0, r9, ip, pc}^ │ │ │ │ stcls 7, cr6, [sl], {8} │ │ │ │ @ instruction: 0xf9c2f043 │ │ │ │ @ instruction: 0xf1129a01 │ │ │ │ suble r0, r4, r4, ror #30 │ │ │ │ @ instruction: 0xf64c4611 │ │ │ │ - vshr.s64 q9, q2, #64 │ │ │ │ + vmla.i d19, d16, d0[5] │ │ │ │ vhadd.s8 d16, d12, d31 │ │ │ │ - vsubl.s8 q11, d16, d24 │ │ │ │ + vrshr.s64 d23, d24, #64 │ │ │ │ @ instruction: 0xf043022f │ │ │ │ @ instruction: 0x4628f9b3 │ │ │ │ @ instruction: 0xff3af014 │ │ │ │ suble r2, r3, r0, lsl #16 │ │ │ │ vmax.s8 d20, d12, d1 │ │ │ │ - vsubl.s8 q11, d16, d24 │ │ │ │ + vrshr.s64 d23, d24, #64 │ │ │ │ @ instruction: 0xf64c022f │ │ │ │ - vaddl.s8 q9, d16, d4 │ │ │ │ + vshr.s64 d19, d4, #64 │ │ │ │ @ instruction: 0xf043002f │ │ │ │ stmdami r8!, {r0, r1, r5, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ ldrtmi r2, [r1], -r0, lsl #4 │ │ │ │ - blx 0xa64bea │ │ │ │ + blx 0xa64cea │ │ │ │ andcs r4, r0, #2490368 @ 0x260000 │ │ │ │ @ instruction: 0xf7fa4639 │ │ │ │ ldmiblt r4, {r0, r1, r2, r3, r4, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ - orreq pc, r8, pc, asr #4 │ │ │ │ + orrsne pc, r8, pc, asr #4 │ │ │ │ teqpeq r0, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ - rsceq pc, r4, ip, asr #12 │ │ │ │ + rscsne pc, r4, ip, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf98ef043 │ │ │ │ - sbcspl pc, r4, ip, asr #12 │ │ │ │ + rscvs pc, r4, ip, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf04340f0 │ │ │ │ strtmi fp, [r1], -r5, lsl #19 │ │ │ │ - addeq pc, r8, #-268435452 @ 0xf0000004 │ │ │ │ + addsne pc, r8, #-268435452 @ 0xf0000004 │ │ │ │ eorseq pc, r0, #192, 4 │ │ │ │ - rsceq pc, ip, ip, asr #12 │ │ │ │ + rscsne pc, ip, ip, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf97af043 │ │ │ │ vabd.s8 q15, q14, q13 │ │ │ │ - vaddw.s8 q11, q8, d24 │ │ │ │ + vsra.s64 d23, d24, #64 │ │ │ │ @ instruction: 0xf64c012f │ │ │ │ - vmla.i d18, d16, d0[2] │ │ │ │ + vshr.s64 , q4, #64 │ │ │ │ @ instruction: 0xf043002f │ │ │ │ strtmi pc, [r8], -pc, ror #18 │ │ │ │ mrc2 0, 7, pc, cr6, cr4, {0} │ │ │ │ @ instruction: 0xd1bb2800 │ │ │ │ vmul.i8 , q6, │ │ │ │ - vaddw.s8 q11, q8, d24 │ │ │ │ + vsra.s64 d23, d24, #64 │ │ │ │ @ instruction: 0xf64c012f │ │ │ │ - vmla.i d16, d16, d0[5] │ │ │ │ + vshr.s64 , q10, #64 │ │ │ │ @ instruction: 0xf043002f │ │ │ │ sbfx pc, pc, #18, #27 │ │ │ │ vmax.s8 d20, d12, d25 │ │ │ │ - vsubl.s8 q11, d16, d24 │ │ │ │ + vrshr.s64 d23, d24, #64 │ │ │ │ @ instruction: 0xf64c022f │ │ │ │ - vmla.i d16, d16, d0[7] │ │ │ │ + vshr.s64 , q14, #64 │ │ │ │ @ instruction: 0xf043002f │ │ │ │ sbfx pc, r3, #18, #15 │ │ │ │ - eorseq r4, r5, r4, lsr #32 │ │ │ │ - eorseq r4, r5, r8, ror r0 │ │ │ │ + eorseq r4, r5, r4, lsr r1 │ │ │ │ + eorseq r4, r5, r8, lsl #3 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec7dea8 │ │ │ │ + bl 0xfec7dfa8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, q14, q8 │ │ │ │ - vaddl.s8 , d16, d8 │ │ │ │ + vshr.s64 d22, d8, #64 │ │ │ │ ldrmi r0, [r5], -pc, lsr #32 │ │ │ │ stcls 8, cr6, [r4], {73} @ 0x49 │ │ │ │ @ instruction: 0xf043461e │ │ │ │ @ instruction: 0xf115f93d │ │ │ │ suble r0, sl, r4, ror #30 │ │ │ │ vmax.s8 d20, d12, d25 │ │ │ │ - vsubl.s8 q11, d16, d24 │ │ │ │ + vrshr.s64 d23, d24, #64 │ │ │ │ @ instruction: 0xf64c022f │ │ │ │ - vshr.s64 q9, q2, #64 │ │ │ │ + vmla.i d19, d16, d0[5] │ │ │ │ @ instruction: 0xf043002f │ │ │ │ ldrtmi pc, [r0], -pc, lsr #18 @ │ │ │ │ mrc2 0, 5, pc, cr6, cr4, {0} │ │ │ │ stmdacs r0, {r0, r9, sl, lr} │ │ │ │ vhadd.s8 , q6, │ │ │ │ - vsubl.s8 q11, d16, d24 │ │ │ │ + vrshr.s64 d23, d24, #64 │ │ │ │ @ instruction: 0xf64c022f │ │ │ │ - vaddl.s8 q9, d16, d4 │ │ │ │ + vshr.s64 d19, d4, #64 │ │ │ │ @ instruction: 0xf043002f │ │ │ │ stmiblt ip!, {r0, r1, r2, r3, r4, r8, fp, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0x61a8f24c │ │ │ │ + @ instruction: 0x71b8f24c │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - rsceq pc, r4, ip, asr #12 │ │ │ │ + rscsne pc, r4, ip, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf914f043 │ │ │ │ tstcs r1, r8 │ │ │ │ mcr2 7, 3, pc, cr12, cr14, {7} @ │ │ │ │ - sbcspl pc, r4, ip, asr #12 │ │ │ │ + rscvs pc, r4, ip, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ stmdblt r8, {r0, r1, r6, ip, sp, lr, pc} │ │ │ │ tstcs r0, r0, lsr #12 │ │ │ │ mcr2 7, 3, pc, cr0, cr14, {7} @ │ │ │ │ andeq pc, r8, r4, lsl r1 @ │ │ │ │ vrhadd.s8 , , │ │ │ │ - vaddw.s8 q8, q8, d8 │ │ │ │ + vsra.s64 d17, d8, #64 │ │ │ │ @ instruction: 0xf64c0130 │ │ │ │ - vmla.i d16, d16, d0[5] │ │ │ │ + vshr.s64 , q10, #64 │ │ │ │ @ instruction: 0xf043002f │ │ │ │ @ instruction: 0xf64cf8f7 │ │ │ │ - vshr.s64 , q2, #64 │ │ │ │ + vmla.i d22, d16, d0[5] │ │ │ │ pop {r0, r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf0434070 │ │ │ │ vadd.i8 , q14, │ │ │ │ - vaddw.s8 q11, q8, d24 │ │ │ │ + vsra.s64 d23, d24, #64 │ │ │ │ @ instruction: 0xf64c012f │ │ │ │ - vmla.i d18, d16, d0[2] │ │ │ │ + vshr.s64 , q4, #64 │ │ │ │ @ instruction: 0xf043002f │ │ │ │ ldrtmi pc, [r0], -r5, ror #17 @ │ │ │ │ mcr2 0, 3, pc, cr12, cr4, {0} @ │ │ │ │ stmdacs r0, {r0, r9, sl, lr} │ │ │ │ ldmdblt r6, {r0, r2, r4, r5, r7, r8, ip, lr, pc}^ │ │ │ │ - @ instruction: 0x61a8f24c │ │ │ │ + @ instruction: 0x71b8f24c │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - rsceq pc, r4, ip, asr #12 │ │ │ │ + rscsne pc, r4, ip, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf8d4f043 │ │ │ │ @ instruction: 0x4631e7b3 │ │ │ │ - adcvs pc, r8, #76, 4 @ 0xc0000004 │ │ │ │ + adcsvc pc, r8, #76, 4 @ 0xc0000004 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - rsceq pc, ip, ip, asr #12 │ │ │ │ + rscsne pc, ip, ip, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf8c8f043 │ │ │ │ svclt 0x0000e7a7 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec7dfb8 │ │ │ │ + bl 0xfec7e0b8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, q14, q8 │ │ │ │ - vaddl.s8 , d16, d8 │ │ │ │ + vshr.s64 d22, d8, #64 │ │ │ │ ldrmi r0, [r6], -pc, lsr #32 │ │ │ │ stcls 8, cr6, [r4, #-292] @ 0xfffffedc │ │ │ │ @ instruction: 0xf043461c │ │ │ │ @ instruction: 0x4630f8b5 │ │ │ │ mrc2 0, 1, pc, cr12, cr4, {0} │ │ │ │ suble r2, fp, r0, lsl #16 │ │ │ │ vmax.s8 d20, d12, d1 │ │ │ │ - vsubl.s8 q11, d16, d24 │ │ │ │ + vrshr.s64 d23, d24, #64 │ │ │ │ @ instruction: 0xf64c022f │ │ │ │ - vaddl.s8 q9, d16, d4 │ │ │ │ + vshr.s64 d19, d4, #64 │ │ │ │ @ instruction: 0xf043002f │ │ │ │ @ instruction: 0xf114f8a5 │ │ │ │ eorle r0, r1, r4, ror #30 │ │ │ │ vmax.s8 d20, d12, d17 │ │ │ │ - vsubl.s8 q11, d16, d24 │ │ │ │ + vrshr.s64 d23, d24, #64 │ │ │ │ @ instruction: 0xf64c022f │ │ │ │ - vshr.s64 q9, q2, #64 │ │ │ │ + vmla.i d19, d16, d0[5] │ │ │ │ @ instruction: 0xf043002f │ │ │ │ @ instruction: 0x4628f897 │ │ │ │ mrc2 0, 0, pc, cr14, cr4, {0} │ │ │ │ movwlt r4, #34305 @ 0x8601 │ │ │ │ - addeq pc, r8, #-268435452 @ 0xf0000004 │ │ │ │ + addsne pc, r8, #-268435452 @ 0xf0000004 │ │ │ │ eorseq pc, r0, #192, 4 │ │ │ │ - addcs pc, r4, ip, asr #12 │ │ │ │ + addscc pc, r4, ip, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf888f043 │ │ │ │ - sbcspl pc, r4, ip, asr #12 │ │ │ │ + rscvs pc, r4, ip, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ stmlt r0, {r0, r1, r6, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0x61a8f24c │ │ │ │ + @ instruction: 0x71b8f24c │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - sbccs pc, r8, ip, asr #12 │ │ │ │ + sbcscc pc, r8, ip, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf876f043 │ │ │ │ @ instruction: 0xf0144628 │ │ │ │ @ instruction: 0x4601fdfd │ │ │ │ bicsle r2, sp, r0, lsl #16 │ │ │ │ vpadd.i8 d27, d15, d5 │ │ │ │ - vaddw.s8 q8, q8, d8 │ │ │ │ + vsra.s64 d17, d8, #64 │ │ │ │ @ instruction: 0xf64c0130 │ │ │ │ - vmla.i d16, d16, d0[5] │ │ │ │ + vshr.s64 , q10, #64 │ │ │ │ @ instruction: 0xf043002f │ │ │ │ ldrb pc, [fp, r5, ror #16] @ │ │ │ │ vmul.i8 , q6, q3 │ │ │ │ - vaddw.s8 q11, q8, d24 │ │ │ │ + vsra.s64 d23, d24, #64 │ │ │ │ @ instruction: 0xf64c012f │ │ │ │ - vmla.i d16, d16, d0[5] │ │ │ │ + vshr.s64 , q10, #64 │ │ │ │ @ instruction: 0xf043002f │ │ │ │ sbfx pc, r9, #16, #19 │ │ │ │ vmin.s8 d20, d12, d17 │ │ │ │ - vsubl.s8 q11, d16, d24 │ │ │ │ + vrshr.s64 d23, d24, #64 │ │ │ │ @ instruction: 0xf64c022f │ │ │ │ - vmla.i d16, d16, d0[7] │ │ │ │ + vshr.s64 , q14, #64 │ │ │ │ @ instruction: 0xf043002f │ │ │ │ str pc, [r6, sp, asr #16]! │ │ │ │ vmax.s8 d20, d15, d25 │ │ │ │ - vsubl.s8 q8, d16, d8 │ │ │ │ + vrshr.s64 d17, d8, #64 │ │ │ │ @ instruction: 0xf64c0230 │ │ │ │ - vmla.i d16, d16, d0[7] │ │ │ │ + vshr.s64 , q14, #64 │ │ │ │ @ instruction: 0xf043002f │ │ │ │ ldr pc, [r7, r1, asr #16]! │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec7e0c4 │ │ │ │ + bl 0xfec7e1c4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ umullslt r0, r7, r0, pc @ │ │ │ │ - blmi 0x14b8748 │ │ │ │ + blmi 0x14b8848 │ │ │ │ stmdavs r9, {r2, r4, r9, sl, lr}^ │ │ │ │ - addpl pc, r8, ip, asr #4 │ │ │ │ + addsvs pc, r8, ip, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ tstls r5, #1769472 @ 0x1b0000 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0x571ce9dd │ │ │ │ @ instruction: 0xf828f043 │ │ │ │ svceq 0x0064f114 │ │ │ │ strtmi sp, [r1], -r0, rrx │ │ │ │ - adcvs pc, r8, #76, 4 @ 0xc0000004 │ │ │ │ + adcsvc pc, r8, #76, 4 @ 0xc0000004 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - sbcscs pc, r4, ip, asr #12 │ │ │ │ + rsccc pc, r4, ip, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf81af043 │ │ │ │ @ instruction: 0xf0144630 │ │ │ │ strmi pc, [r1], -r1, lsr #27 │ │ │ │ subsle r2, pc, r0, lsl #16 │ │ │ │ - adcvs pc, r8, #76, 4 @ 0xc0000004 │ │ │ │ + adcsvc pc, r8, #76, 4 @ 0xc0000004 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - addcs pc, r4, ip, asr #12 │ │ │ │ + addscc pc, r4, ip, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf80af043 │ │ │ │ teqle r7, r0, lsl #26 │ │ │ │ - @ instruction: 0x61a8f24c │ │ │ │ + @ instruction: 0x71b8f24c │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - rsceq pc, r4, ip, asr #12 │ │ │ │ + rscsne pc, r4, ip, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xfffef042 │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ - vadd.i8 d26, d3, d5 │ │ │ │ - @ instruction: 0xf2c074b0 │ │ │ │ + @ instruction: 0xf643a805 │ │ │ │ + vmls.i d16, d16, d0[0] │ │ │ │ @ instruction: 0xf1810433 │ │ │ │ movtcs lr, #3082 @ 0xc0a │ │ │ │ ldrmi r2, [r9], -r1, lsl #4 │ │ │ │ vshl.s8 d25, d1, d15 │ │ │ │ - vaddl.s8 q8, d16, d8 │ │ │ │ + vshr.s64 d17, d8, #64 │ │ │ │ vqadd.s8 d16, d14, d16 │ │ │ │ - vmls.i d17, d0, d0[0] │ │ │ │ + vmov.i32 q9, #0 @ 0x00000000 │ │ │ │ andls r0, r2, r3, lsr r4 │ │ │ │ strls sl, [r0], #-2053 @ 0xfffff7fb │ │ │ │ stc2l 1, cr15, [r4, #584] @ 0x248 │ │ │ │ stmdage r5, {r0, r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xffe0f042 │ │ │ │ ldmdavs sl, {r1, r5, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xf64cd13c │ │ │ │ - vshr.s64 , q2, #64 │ │ │ │ + vmla.i d22, d16, d0[5] │ │ │ │ andslt r0, r7, pc, lsr #32 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ svclt 0x00d0f042 │ │ │ │ vmax.s8 d20, d12, d25 │ │ │ │ - vsubl.s8 q11, d16, d24 │ │ │ │ + vrshr.s64 d23, d24, #64 │ │ │ │ @ instruction: 0xf64c022f │ │ │ │ - vmla.i d16, d16, d0[7] │ │ │ │ + vshr.s64 , q14, #64 │ │ │ │ @ instruction: 0xf042002f │ │ │ │ strb pc, [r5, r5, asr #31] @ │ │ │ │ - @ instruction: 0x61a8f24c │ │ │ │ + @ instruction: 0x71b8f24c │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - sbccs pc, r8, ip, asr #12 │ │ │ │ + sbcscc pc, r8, ip, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xffbaf042 │ │ │ │ @ instruction: 0xf0144630 │ │ │ │ strmi pc, [r1], -r1, asr #26 │ │ │ │ orrsle r2, pc, r0, lsl #16 │ │ │ │ vmul.i8 , q6, q3 │ │ │ │ - vaddw.s8 q11, q8, d24 │ │ │ │ + vsra.s64 d23, d24, #64 │ │ │ │ @ instruction: 0xf64c012f │ │ │ │ - vmla.i d16, d16, d0[5] │ │ │ │ + vshr.s64 , q10, #64 │ │ │ │ @ instruction: 0xf042002f │ │ │ │ ldr pc, [sp, r9, lsr #31] │ │ │ │ vmin.s8 d20, d12, d17 │ │ │ │ - vsubl.s8 q11, d16, d24 │ │ │ │ + vrshr.s64 d23, d24, #64 │ │ │ │ @ instruction: 0xf64c022f │ │ │ │ - vmla.i d16, d16, d0[7] │ │ │ │ + vshr.s64 , q14, #64 │ │ │ │ @ instruction: 0xf042002f │ │ │ │ @ instruction: 0xe791ff9d │ │ │ │ stc2l 1, cr15, [r4, #584]! @ 0x248 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0088f8cc │ │ │ │ @ instruction: 0x461fb097 │ │ │ │ vqdmulh.s q10, q6, │ │ │ │ - vaddl.s8 , d16, d8 │ │ │ │ + vshr.s64 d22, d8, #64 │ │ │ │ stmdavs r9, {r0, r1, r2, r3, r5}^ │ │ │ │ ldmdavs fp, {r4, r7, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9315 │ │ │ │ ldmib sp, {r8, r9}^ │ │ │ │ @ instruction: 0xf042691e │ │ │ │ subcs pc, r0, #508 @ 0x1fc │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - strvs pc, [r8, #588]! @ 0x24c │ │ │ │ - streq pc, [pc, #-704]! @ 0x126d8c │ │ │ │ - bl 0xfe3e3654 │ │ │ │ + ldrvc pc, [r8, #588]! @ 0x24c │ │ │ │ + streq pc, [pc, #-704]! @ 0x126e8c │ │ │ │ + bl 0xfe3e3754 │ │ │ │ andcs r2, r1, #64, 6 │ │ │ │ stmdage r5, {r0, r3, r4, r9, sl, lr} │ │ │ │ - vrshl.s8 d25, d2, d10 │ │ │ │ - vmls.i d23, d0, d0[4] │ │ │ │ + @ instruction: 0xf64a9502 │ │ │ │ + vmvn.i32 q8, #0 @ 0x00000000 │ │ │ │ strls r0, [r1], #-1072 @ 0xfffffbd0 │ │ │ │ - strbne pc, [r0], #-590 @ 0xfffffdb2 @ │ │ │ │ + ldrbcs pc, [r0], #-590 @ 0xfffffdb2 @ │ │ │ │ ldrteq pc, [r3], #-704 @ 0xfffffd40 @ │ │ │ │ @ instruction: 0xf1929400 │ │ │ │ stmdage r5, {r0, r2, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf0424641 │ │ │ │ ldrtmi pc, [r8], -r1, ror #30 @ │ │ │ │ stc2l 0, cr15, [r8], #80 @ 0x50 │ │ │ │ suble r2, r8, r0, lsl #16 │ │ │ │ strtmi r4, [sl], -r1, lsl #12 │ │ │ │ - addcs pc, r4, ip, asr #12 │ │ │ │ + addscc pc, r4, ip, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xff54f042 │ │ │ │ vpadd.i8 d27, d28, d14 │ │ │ │ - vaddw.s8 q11, q8, d24 │ │ │ │ + vsra.s64 d23, d24, #64 │ │ │ │ @ instruction: 0xf64c012f │ │ │ │ - vmla.i d16, d16, d0[5] │ │ │ │ + vshr.s64 , q10, #64 │ │ │ │ @ instruction: 0xf042002f │ │ │ │ subcs pc, r0, #292 @ 0x124 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - bl 0x17636b8 │ │ │ │ + bl 0x17637b8 │ │ │ │ andcs r2, r1, #64, 6 │ │ │ │ vadd.i8 d26, d15, d5 │ │ │ │ - vaddw.s8 q8, q8, d8 │ │ │ │ + vsra.s64 d17, d8, #64 │ │ │ │ strls r0, [r0], #-304 @ 0xfffffed0 │ │ │ │ - vrhadd.s8 d25, d3, d2 │ │ │ │ - vsra.s64 d23, d16, #64 │ │ │ │ + @ instruction: 0xf6439102 │ │ │ │ + vmla.f d16, d16, d0[0] │ │ │ │ tstls r1, r3, lsr r1 │ │ │ │ @ instruction: 0xf1924619 │ │ │ │ @ instruction: 0x4649fd13 │ │ │ │ @ instruction: 0xf042a805 │ │ │ │ - blmi 0x766d9c │ │ │ │ - blls 0x68114c │ │ │ │ + blmi 0x766e9c │ │ │ │ + blls 0x68124c │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xd1260300 │ │ │ │ - sbcspl pc, r4, ip, asr #12 │ │ │ │ + rscvs pc, r4, ip, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ pop {r0, r1, r2, r4, ip, sp, pc} │ │ │ │ @ instruction: 0xf04243f0 │ │ │ │ shadd16mi fp, r1, pc @ │ │ │ │ - adcvs pc, r8, #76, 4 @ 0xc0000004 │ │ │ │ + adcsvc pc, r8, #76, 4 @ 0xc0000004 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - rsceq pc, ip, ip, asr #12 │ │ │ │ + rscsne pc, ip, ip, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xff14f042 │ │ │ │ ldmdblt pc!, {r0, r3, r6, r7, r8, r9, sl, sp, lr, pc} @ │ │ │ │ @ instruction: 0xf64c4629 │ │ │ │ - vmla.i d16, d16, d0[5] │ │ │ │ + vshr.s64 , q10, #64 │ │ │ │ @ instruction: 0xf042002f │ │ │ │ ldr pc, [r5, fp, lsl #30]! │ │ │ │ ldrtmi r4, [r9], -sl, lsr #12 │ │ │ │ - rsceq pc, ip, ip, asr #12 │ │ │ │ + rscsne pc, ip, ip, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xff02f042 │ │ │ │ @ instruction: 0xf192e7ac │ │ │ │ svclt 0x0000fd49 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0088f8cc │ │ │ │ @ instruction: 0x461db097 │ │ │ │ ldrmi r4, [r4], -lr, asr #22 │ │ │ │ vadd.i8 q11, q6, │ │ │ │ - vaddl.s8 , d16, d8 │ │ │ │ + vshr.s64 d22, d8, #64 │ │ │ │ @ instruction: 0xf8dd002f │ │ │ │ ldmib sp, {r7, ip, pc}^ │ │ │ │ ldmdavs fp, {r1, r2, r3, r4, fp, ip, sp, lr} │ │ │ │ @ instruction: 0xf04f9315 │ │ │ │ @ instruction: 0xf0420300 │ │ │ │ @ instruction: 0xf114fee1 │ │ │ │ subsle r0, pc, r4, ror #30 │ │ │ │ vmax.s8 d20, d12, d17 │ │ │ │ - vsubl.s8 q11, d16, d24 │ │ │ │ + vrshr.s64 d23, d24, #64 │ │ │ │ @ instruction: 0xf64c022f │ │ │ │ - vshr.s64 q9, q2, #64 │ │ │ │ + vmla.i d19, d16, d0[5] │ │ │ │ @ instruction: 0xf042002f │ │ │ │ @ instruction: 0x4628fed3 │ │ │ │ mrrc2 0, 1, pc, sl, cr4 @ │ │ │ │ subsle r2, lr, r0, lsl #16 │ │ │ │ vmax.s8 d20, d12, d1 │ │ │ │ - vsubl.s8 q11, d16, d24 │ │ │ │ + vrshr.s64 d23, d24, #64 │ │ │ │ @ instruction: 0xf64c022f │ │ │ │ - vaddl.s8 q9, d16, d4 │ │ │ │ + vshr.s64 d19, d4, #64 │ │ │ │ @ instruction: 0xf042002f │ │ │ │ subcs pc, r0, #3120 @ 0xc30 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - strtvs pc, [r8], ip, asr #4 │ │ │ │ + ldrtvc pc, [r8], ip, asr #4 @ │ │ │ │ strteq pc, [pc], -r0, asr #5 │ │ │ │ - b 0xff4e37cc │ │ │ │ + b 0xff4e38cc │ │ │ │ andcs r2, r1, #64, 6 │ │ │ │ stmdage r5, {r0, r3, r4, r9, sl, lr} │ │ │ │ - vmax.s8 d25, d10, d2 │ │ │ │ - vmls.f d23, d0, d0[4] │ │ │ │ + @ instruction: 0xf64a9602 │ │ │ │ + vbic.i32 q8, #0 @ 0x00000000 │ │ │ │ vqrshl.s8 d16, d16, d14 │ │ │ │ - vmls.i d17, d0, d0[0] │ │ │ │ + vmov.i32 q9, #0 @ 0x00000000 │ │ │ │ strls r0, [r1, #-1075] @ 0xfffffbcd │ │ │ │ @ instruction: 0xf1929400 │ │ │ │ ldrtmi pc, [r9], -r9, lsl #25 @ │ │ │ │ @ instruction: 0xf042a805 │ │ │ │ subcs pc, r0, #2640 @ 0xa50 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - b 0xfee63800 │ │ │ │ + b 0xfee63900 │ │ │ │ ldrmi r2, [r9], -r0, asr #6 │ │ │ │ stmdage r5, {r0, r9, sp} │ │ │ │ strpl lr, [r1], -sp, asr #19 │ │ │ │ @ instruction: 0xf1929400 │ │ │ │ @ instruction: 0x4641fc77 │ │ │ │ @ instruction: 0xf042a805 │ │ │ │ andcs pc, r1, #2352 @ 0x930 │ │ │ │ @ instruction: 0x4649481f │ │ │ │ @ instruction: 0xf814f7fa │ │ │ │ ldmdavs sl, {r2, r3, r4, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xf64cd12f │ │ │ │ - vshr.s64 , q2, #64 │ │ │ │ + vmla.i d22, d16, d0[5] │ │ │ │ andslt r0, r7, pc, lsr #32 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ cdplt 0, 7, cr15, cr14, cr2, {2} │ │ │ │ - @ instruction: 0x61a8f24c │ │ │ │ + @ instruction: 0x71b8f24c │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - sbccs pc, r8, ip, asr #12 │ │ │ │ + sbcscc pc, r8, ip, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ cdp2 0, 7, cr15, cr4, cr2, {2} │ │ │ │ @ instruction: 0xf0144628 │ │ │ │ stmdacs r0, {r0, r1, r3, r4, r5, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ ldmdblt r5, {r5, r7, r8, ip, lr, pc}^ │ │ │ │ - @ instruction: 0x61a8f24c │ │ │ │ + @ instruction: 0x71b8f24c │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - rsceq pc, r4, ip, asr #12 │ │ │ │ + rscsne pc, r4, ip, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ cdp2 0, 6, cr15, cr4, cr2, {2} │ │ │ │ @ instruction: 0x4629e79f │ │ │ │ - adcvs pc, r8, #76, 4 @ 0xc0000004 │ │ │ │ + adcsvc pc, r8, #76, 4 @ 0xc0000004 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - rsceq pc, ip, ip, asr #12 │ │ │ │ + rscsne pc, ip, ip, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ cdp2 0, 5, cr15, cr8, cr2, {2} │ │ │ │ @ instruction: 0xf192e793 │ │ │ │ svclt 0x0000fc9f │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r3, r5, ip, lsl #31 │ │ │ │ + mlaseq r5, ip, r0, r4 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec7e4a4 │ │ │ │ + bl 0xfec7e5a4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vmax.f32 q8, q14, q12 │ │ │ │ - vaddl.s8 , d16, d8 │ │ │ │ + vshr.s64 d22, d8, #64 │ │ │ │ ldrmi r0, [r5], -pc, lsr #32 │ │ │ │ ldmib sp, {r0, r3, r6, fp, sp, lr}^ │ │ │ │ ldrmi r4, [pc], -r6, lsl #12 │ │ │ │ cdp2 0, 3, cr15, cr14, cr2, {2} │ │ │ │ svceq 0x0064f115 │ │ │ │ strtmi sp, [r9], -r0, asr #32 │ │ │ │ - adcvs pc, r8, #76, 4 @ 0xc0000004 │ │ │ │ + adcsvc pc, r8, #76, 4 @ 0xc0000004 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - sbcscs pc, r4, ip, asr #12 │ │ │ │ + rsccc pc, r4, ip, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ cdp2 0, 3, cr15, cr0, cr2, {2} │ │ │ │ @ instruction: 0xf0144638 │ │ │ │ @ instruction: 0x4601fbb7 │ │ │ │ eorsle r2, pc, r0, lsl #16 │ │ │ │ - adcvs pc, r8, #76, 4 @ 0xc0000004 │ │ │ │ + adcsvc pc, r8, #76, 4 @ 0xc0000004 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - addcs pc, r4, ip, asr #12 │ │ │ │ + addscc pc, r4, ip, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ cdp2 0, 2, cr15, cr0, cr2, {2} │ │ │ │ svceq 0x0064f114 │ │ │ │ @ instruction: 0x4621d03e │ │ │ │ - adcvs pc, r8, #76, 4 @ 0xc0000004 │ │ │ │ + adcsvc pc, r8, #76, 4 @ 0xc0000004 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - sbcscs pc, r4, ip, asr #12 │ │ │ │ + rsccc pc, r4, ip, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ cdp2 0, 1, cr15, cr2, cr2, {2} │ │ │ │ @ instruction: 0xf0144630 │ │ │ │ @ instruction: 0x4601fb99 │ │ │ │ eorsle r2, sp, r0, lsl #16 │ │ │ │ - addeq pc, r8, #-268435452 @ 0xf0000004 │ │ │ │ + addsne pc, r8, #-268435452 @ 0xf0000004 │ │ │ │ eorseq pc, r0, #192, 4 │ │ │ │ - addcs pc, r4, ip, asr #12 │ │ │ │ + addscc pc, r4, ip, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ cdp2 0, 0, cr15, cr2, cr2, {2} │ │ │ │ - sbcspl pc, r4, ip, asr #12 │ │ │ │ + rscvs pc, r4, ip, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ ldcllt 0, cr15, [sl, #264]! @ 0x108 │ │ │ │ - @ instruction: 0x61a8f24c │ │ │ │ + @ instruction: 0x71b8f24c │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - sbccs pc, r8, ip, asr #12 │ │ │ │ + sbcscc pc, r8, ip, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ ldc2l 0, cr15, [r0, #264]! @ 0x108 │ │ │ │ @ instruction: 0xf0144638 │ │ │ │ @ instruction: 0x4601fb77 │ │ │ │ @ instruction: 0xd1bf2800 │ │ │ │ vpadd.i8 d27, d28, d7 │ │ │ │ - vaddw.s8 q11, q8, d24 │ │ │ │ + vsra.s64 d23, d24, #64 │ │ │ │ @ instruction: 0xf64c012f │ │ │ │ - vmla.i d16, d16, d0[5] │ │ │ │ + vshr.s64 , q10, #64 │ │ │ │ @ instruction: 0xf042002f │ │ │ │ sbfx pc, pc, #27, #30 │ │ │ │ - @ instruction: 0x61a8f24c │ │ │ │ + @ instruction: 0x71b8f24c │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - sbccs pc, r8, ip, asr #12 │ │ │ │ + sbcscc pc, r8, ip, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ ldc2l 0, cr15, [r4, #264] @ 0x108 │ │ │ │ @ instruction: 0xf0144630 │ │ │ │ @ instruction: 0x4601fb5b │ │ │ │ bicle r2, r1, r0, lsl #16 │ │ │ │ vmul.i8 , , q3 │ │ │ │ - vaddw.s8 q8, q8, d8 │ │ │ │ + vsra.s64 d17, d8, #64 │ │ │ │ @ instruction: 0xf64c0130 │ │ │ │ - vmla.i d16, d16, d0[5] │ │ │ │ + vshr.s64 , q10, #64 │ │ │ │ @ instruction: 0xf042002f │ │ │ │ ldr pc, [pc, r3, asr #27]! │ │ │ │ vmin.s8 d20, d15, d17 │ │ │ │ - vsubl.s8 q8, d16, d8 │ │ │ │ + vrshr.s64 d17, d8, #64 │ │ │ │ @ instruction: 0xf64c0230 │ │ │ │ - vmla.i d16, d16, d0[7] │ │ │ │ + vshr.s64 , q14, #64 │ │ │ │ @ instruction: 0xf042002f │ │ │ │ @ instruction: 0xe7b3fdb7 │ │ │ │ vmin.s8 d20, d12, d25 │ │ │ │ - vsubl.s8 q11, d16, d24 │ │ │ │ + vrshr.s64 d23, d24, #64 │ │ │ │ @ instruction: 0xf64c022f │ │ │ │ - vmla.i d16, d16, d0[7] │ │ │ │ + vshr.s64 , q14, #64 │ │ │ │ @ instruction: 0xf042002f │ │ │ │ str pc, [r9, fp, lsr #27] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec7e5f0 │ │ │ │ + bl 0xfec7e6f0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ umullslt r0, r7, r0, pc @ │ │ │ │ - blmi 0x15f8c74 │ │ │ │ + blmi 0x15f8d74 │ │ │ │ stmdavs r9, {r0, r2, r4, r9, sl, lr}^ │ │ │ │ - addpl pc, r8, ip, asr #4 │ │ │ │ + addsvs pc, r8, ip, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ tstls r5, #1769472 @ 0x1b0000 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0x471ce9dd │ │ │ │ ldc2 0, cr15, [r2, #264] @ 0x108 │ │ │ │ @ instruction: 0xf0144628 │ │ │ │ stmdacs r0, {r0, r3, r4, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ strmi sp, [r1], -r0, rrx │ │ │ │ - adcvs pc, r8, #76, 4 @ 0xc0000004 │ │ │ │ + adcsvc pc, r8, #76, 4 @ 0xc0000004 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - addcs pc, r4, ip, asr #12 │ │ │ │ + addscc pc, r4, ip, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ stc2 0, cr15, [r2, #264] @ 0x108 │ │ │ │ @ instruction: 0xf0144630 │ │ │ │ strmi pc, [r1], -r9, lsl #22 │ │ │ │ subsle r2, fp, r0, lsl #16 │ │ │ │ - adcvs pc, r8, #76, 4 @ 0xc0000004 │ │ │ │ + adcsvc pc, r8, #76, 4 @ 0xc0000004 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - addcs pc, r4, ip, asr #12 │ │ │ │ + addscc pc, r4, ip, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ ldc2l 0, cr15, [r2, #-264]! @ 0xfffffef8 │ │ │ │ teqle r7, r0, lsl #24 │ │ │ │ - @ instruction: 0x61a8f24c │ │ │ │ + @ instruction: 0x71b8f24c │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - rsceq pc, r4, ip, asr #12 │ │ │ │ + rscsne pc, r4, ip, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ stc2l 0, cr15, [r6, #-264]! @ 0xfffffef8 │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ - vadd.i8 d26, d3, d5 │ │ │ │ - @ instruction: 0xf2c074b0 │ │ │ │ + @ instruction: 0xf643a805 │ │ │ │ + vmls.i d16, d16, d0[0] │ │ │ │ @ instruction: 0xf1810433 │ │ │ │ movtcs lr, #2418 @ 0x972 │ │ │ │ ldrmi r2, [r9], -r1, lsl #4 │ │ │ │ vshl.s8 d25, d1, d15 │ │ │ │ - vaddl.s8 q8, d16, d8 │ │ │ │ + vshr.s64 d17, d8, #64 │ │ │ │ vqadd.s8 d16, d14, d16 │ │ │ │ - vmls.i d17, d0, d0[0] │ │ │ │ + vmov.i32 q9, #0 @ 0x00000000 │ │ │ │ andls r0, r2, r3, lsr r4 │ │ │ │ strls sl, [r0], #-2053 @ 0xfffff7fb │ │ │ │ - blx 0xc63aee │ │ │ │ + blx 0xc63bee │ │ │ │ stmdage r5, {r0, r3, r4, r5, r9, sl, lr} │ │ │ │ stc2l 0, cr15, [r8, #-264] @ 0xfffffef8 │ │ │ │ ldmdavs sl, {r1, r2, r5, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xf64cd144 │ │ │ │ - vshr.s64 , q2, #64 │ │ │ │ + vmla.i d22, d16, d0[5] │ │ │ │ andslt r0, r7, pc, lsr #32 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ ldclt 0, cr15, [r8, #-264]! @ 0xfffffef8 │ │ │ │ vmax.s8 d20, d12, d17 │ │ │ │ - vsubl.s8 q11, d16, d24 │ │ │ │ + vrshr.s64 d23, d24, #64 │ │ │ │ @ instruction: 0xf64c022f │ │ │ │ - vmla.i d16, d16, d0[7] │ │ │ │ + vshr.s64 , q14, #64 │ │ │ │ @ instruction: 0xf042002f │ │ │ │ strb pc, [r5, sp, lsr #26] @ │ │ │ │ vmul.i8 d27, d28, d21 │ │ │ │ - vaddw.s8 q11, q8, d24 │ │ │ │ + vsra.s64 d23, d24, #64 │ │ │ │ @ instruction: 0xf64c012f │ │ │ │ - vmla.i d16, d16, d0[5] │ │ │ │ + vshr.s64 , q10, #64 │ │ │ │ @ instruction: 0xf042002f │ │ │ │ ldr pc, [sp, r1, lsr #26] │ │ │ │ vmul.i8 d27, d28, d22 │ │ │ │ - vaddw.s8 q11, q8, d24 │ │ │ │ + vsra.s64 d23, d24, #64 │ │ │ │ @ instruction: 0xf64c012f │ │ │ │ - vmla.i d16, d16, d0[5] │ │ │ │ + vshr.s64 , q10, #64 │ │ │ │ @ instruction: 0xf042002f │ │ │ │ @ instruction: 0xe7a1fd15 │ │ │ │ vmax.s8 d20, d12, d25 │ │ │ │ - vsubl.s8 q11, d16, d24 │ │ │ │ + vrshr.s64 d23, d24, #64 │ │ │ │ @ instruction: 0xf64c022f │ │ │ │ - vmla.i d16, d16, d0[7] │ │ │ │ + vshr.s64 , q14, #64 │ │ │ │ @ instruction: 0xf042002f │ │ │ │ str pc, [r5, r9, lsl #26] │ │ │ │ vmin.s8 d20, d12, d17 │ │ │ │ - vsubl.s8 q11, d16, d24 │ │ │ │ + vrshr.s64 d23, d24, #64 │ │ │ │ @ instruction: 0xf64c022f │ │ │ │ - vmla.i d16, d16, d0[7] │ │ │ │ + vshr.s64 , q14, #64 │ │ │ │ @ instruction: 0xf042002f │ │ │ │ @ instruction: 0xe789fcfd │ │ │ │ - blx 0x1263b92 │ │ │ │ + blx 0x1263c92 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec7e754 │ │ │ │ + bl 0xfec7e854 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ vadd.i8 q11, q6, │ │ │ │ - vaddl.s8 , d16, d8 │ │ │ │ + vshr.s64 d22, d8, #64 │ │ │ │ ldrmi r0, [lr], -pc, lsr #32 │ │ │ │ ldmib sp, {r0, r9, ip, pc}^ │ │ │ │ svcls 0x000a4508 │ │ │ │ stc2l 0, cr15, [r4], #264 @ 0x108 │ │ │ │ @ instruction: 0xf1129a01 │ │ │ │ suble r0, r6, r4, ror #30 │ │ │ │ @ instruction: 0xf64c4611 │ │ │ │ - vshr.s64 q9, q2, #64 │ │ │ │ + vmla.i d19, d16, d0[5] │ │ │ │ vhadd.s8 d16, d12, d31 │ │ │ │ - vsubl.s8 q11, d16, d24 │ │ │ │ + vrshr.s64 d23, d24, #64 │ │ │ │ @ instruction: 0xf042022f │ │ │ │ @ instruction: 0x4630fcd5 │ │ │ │ - blx 0x18635e8 │ │ │ │ + blx 0x18636e8 │ │ │ │ suble r2, r5, r0, lsl #16 │ │ │ │ vmax.s8 d20, d12, d1 │ │ │ │ - vsubl.s8 q11, d16, d24 │ │ │ │ + vrshr.s64 d23, d24, #64 │ │ │ │ @ instruction: 0xf64c022f │ │ │ │ - vaddl.s8 q9, d16, d4 │ │ │ │ + vshr.s64 d19, d4, #64 │ │ │ │ @ instruction: 0xf042002f │ │ │ │ @ instruction: 0xf114fcc5 │ │ │ │ suble r0, r3, r4, ror #30 │ │ │ │ vmax.s8 d20, d12, d17 │ │ │ │ - vsubl.s8 q11, d16, d24 │ │ │ │ + vrshr.s64 d23, d24, #64 │ │ │ │ @ instruction: 0xf64c022f │ │ │ │ - vshr.s64 q9, q2, #64 │ │ │ │ + vmla.i d19, d16, d0[5] │ │ │ │ @ instruction: 0xf042002f │ │ │ │ @ instruction: 0x4628fcb7 │ │ │ │ - blx 0x10e3624 │ │ │ │ + blx 0x10e3724 │ │ │ │ stmdacs r0, {r0, r9, sl, lr} │ │ │ │ vhadd.s8 , q6, q1 │ │ │ │ - vsubl.s8 q11, d16, d24 │ │ │ │ + vrshr.s64 d23, d24, #64 │ │ │ │ @ instruction: 0xf64c022f │ │ │ │ - vaddl.s8 q9, d16, d4 │ │ │ │ + vshr.s64 d19, d4, #64 │ │ │ │ @ instruction: 0xf042002f │ │ │ │ stmdami lr!, {r0, r1, r2, r5, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrtmi r2, [r9], -r1, lsl #4 │ │ │ │ mcr2 7, 1, pc, cr8, cr9, {7} @ │ │ │ │ - sbcspl pc, r4, ip, asr #12 │ │ │ │ + rscvs pc, r4, ip, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf04240f0 │ │ │ │ vfma.f32 d27, d28, d9 │ │ │ │ - vaddw.s8 q11, q8, d24 │ │ │ │ + vsra.s64 d23, d24, #64 │ │ │ │ @ instruction: 0xf64c012f │ │ │ │ - vmla.i d18, d16, d0[2] │ │ │ │ + vshr.s64 , q4, #64 │ │ │ │ @ instruction: 0xf042002f │ │ │ │ ldrtmi pc, [r0], -pc, lsl #25 @ │ │ │ │ - blx 0x6e3674 │ │ │ │ + blx 0x6e3774 │ │ │ │ @ instruction: 0xd1b92800 │ │ │ │ vpadd.i8 d27, d28, d6 │ │ │ │ - vaddw.s8 q11, q8, d24 │ │ │ │ + vsra.s64 d23, d24, #64 │ │ │ │ @ instruction: 0xf64c012f │ │ │ │ - vmla.i d16, d16, d0[5] │ │ │ │ + vshr.s64 , q10, #64 │ │ │ │ @ instruction: 0xf042002f │ │ │ │ @ instruction: 0xe7b8fc7f │ │ │ │ - @ instruction: 0x61a8f24c │ │ │ │ + @ instruction: 0x71b8f24c │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - sbccs pc, r8, ip, asr #12 │ │ │ │ + sbcscc pc, r8, ip, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ ldc2l 0, cr15, [r4], #-264 @ 0xfffffef8 │ │ │ │ @ instruction: 0xf0144628 │ │ │ │ @ instruction: 0x4601f9fb │ │ │ │ @ instruction: 0xd1bc2800 │ │ │ │ vmul.i8 , q6, │ │ │ │ - vaddw.s8 q11, q8, d24 │ │ │ │ + vsra.s64 d23, d24, #64 │ │ │ │ @ instruction: 0xf64c012f │ │ │ │ - vmla.i d16, d16, d0[5] │ │ │ │ + vshr.s64 , q10, #64 │ │ │ │ @ instruction: 0xf042002f │ │ │ │ ldr pc, [sl, r3, ror #24]! │ │ │ │ vmax.s8 d20, d12, d25 │ │ │ │ - vsubl.s8 q11, d16, d24 │ │ │ │ + vrshr.s64 d23, d24, #64 │ │ │ │ @ instruction: 0xf64c022f │ │ │ │ - vmla.i d16, d16, d0[7] │ │ │ │ + vshr.s64 , q14, #64 │ │ │ │ @ instruction: 0xf042002f │ │ │ │ sbfx pc, r7, #24, #15 │ │ │ │ vmin.s8 d20, d12, d17 │ │ │ │ - vsubl.s8 q11, d16, d24 │ │ │ │ + vrshr.s64 d23, d24, #64 │ │ │ │ @ instruction: 0xf64c022f │ │ │ │ - vmla.i d16, d16, d0[7] │ │ │ │ + vshr.s64 , q14, #64 │ │ │ │ @ instruction: 0xf042002f │ │ │ │ str pc, [r4, fp, asr #24] │ │ │ │ - eorseq r3, r5, ip, lsl #31 │ │ │ │ + mlaseq r5, ip, r0, r4 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec7e8b4 │ │ │ │ + bl 0xfec7e9b4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addslt r0, r9, r8, lsl #31 │ │ │ │ - blmi 0x15f8f30 │ │ │ │ + blmi 0x15f9030 │ │ │ │ stmdavs r9, {r1, r2, r4, r9, sl, lr}^ │ │ │ │ - addpl pc, r8, ip, asr #4 │ │ │ │ + addsvs pc, r8, ip, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ ldmdavs fp, {r1, r2, r3, r4, r8, sl, fp, ip, pc} │ │ │ │ @ instruction: 0xf04f9317 │ │ │ │ @ instruction: 0xf0420300 │ │ │ │ @ instruction: 0x4630fc31 │ │ │ │ @ instruction: 0xf9b8f014 │ │ │ │ rsbsle r2, r8, r0, lsl #16 │ │ │ │ vmax.s8 d20, d12, d1 │ │ │ │ - vsubl.s8 q11, d16, d24 │ │ │ │ + vrshr.s64 d23, d24, #64 │ │ │ │ @ instruction: 0xf64c022f │ │ │ │ - vaddl.s8 q9, d16, d4 │ │ │ │ + vshr.s64 d19, d4, #64 │ │ │ │ @ instruction: 0xf042002f │ │ │ │ stccs 12, cr15, [r0], {33} @ 0x21 │ │ │ │ @ instruction: 0xf414d060 │ │ │ │ strtmi r4, [r0], -r0, asr #7 │ │ │ │ tstcs r1, ip, lsl #30 │ │ │ │ movwls r2, #20736 @ 0x5100 │ │ │ │ @ instruction: 0xf94af7fa │ │ │ │ ldmdblt fp!, {r0, r2, r8, r9, fp, ip, pc}^ │ │ │ │ ldmdavs sl, {r0, r2, r3, r4, r5, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r7, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xf64cd171 │ │ │ │ - vshr.s64 , q2, #64 │ │ │ │ + vmla.i d22, d16, d0[5] │ │ │ │ andslt r0, r9, pc, lsr #32 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ stclt 0, cr15, [r4], {66} @ 0x42 │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ strbne sl, [lr, r7, lsl #16]! │ │ │ │ ldmda r2, {r0, r7, r8, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0x63a8f24c │ │ │ │ + @ instruction: 0x73b8f24c │ │ │ │ msreq CPSR_fsxc, #192, 4 │ │ │ │ @ instruction: 0xf64c9302 │ │ │ │ - vrsra.s64 , q2, #64 │ │ │ │ + vqdmlal.s q10, d16, d0[5] │ │ │ │ movwls r0, #4911 @ 0x132f │ │ │ │ ldrmi r2, [r9], -r0, asr #6 │ │ │ │ stmdage r7, {r0, r9, sp} │ │ │ │ - strbne pc, [r0], #-590 @ 0xfffffdb2 @ │ │ │ │ + ldrbcs pc, [r0], #-590 @ 0xfffffdb2 @ │ │ │ │ ldrteq pc, [r3], #-704 @ 0xfffffd40 @ │ │ │ │ @ instruction: 0xf1929400 │ │ │ │ vld2. {d15,d17}, [r6], r9 │ │ │ │ vbic.i32 q11, #223 @ 0x000000df │ │ │ │ @ instruction: 0xf021270b │ │ │ │ teqmi r9, #-1073741821 @ 0xc0000003 │ │ │ │ @ instruction: 0xf042a807 │ │ │ │ - bleq 0xba66fc │ │ │ │ + bleq 0xba67fc │ │ │ │ tstpl r6, r1, asr #20 │ │ │ │ stmdage r7, {r6, r9, sp} │ │ │ │ tstpeq r7, r5, ror #6 @ p-variant is OBSOLETE │ │ │ │ tstcs r0, sp, lsl #12 │ │ │ │ svc 0x00e8f180 │ │ │ │ andcs r2, r1, #64, 6 │ │ │ │ strls sl, [r0], #-2055 @ 0xfffff7f9 │ │ │ │ - orreq pc, r8, pc, asr #4 │ │ │ │ + orrsne pc, r8, pc, asr #4 │ │ │ │ teqpeq r0, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ vrhadd.s8 d25, d2, d2 │ │ │ │ - vmla.f d18, d0, d0[1] │ │ │ │ + vorr.i32 , #4 @ 0x00000004 │ │ │ │ tstls r1, r3, lsr r1 │ │ │ │ @ instruction: 0xf1924619 │ │ │ │ strtmi pc, [r9], -r3, lsr #19 │ │ │ │ @ instruction: 0xf042a807 │ │ │ │ @ instruction: 0xe7a9fbbf │ │ │ │ - orreq pc, r8, pc, asr #4 │ │ │ │ + orrsne pc, r8, pc, asr #4 │ │ │ │ teqpeq r0, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ - addscs pc, r4, ip, asr #12 │ │ │ │ + adccc pc, r4, ip, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - blx 0xfee638de │ │ │ │ + blx 0xfee639de │ │ │ │ ldmdblt r6, {r1, r2, r3, r4, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ - @ instruction: 0x61a8f24c │ │ │ │ + @ instruction: 0x71b8f24c │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - rsceq pc, r4, ip, asr #12 │ │ │ │ + rscsne pc, r4, ip, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - blx 0xfeb638f6 │ │ │ │ + blx 0xfeb639f6 │ │ │ │ ldrtmi lr, [r1], -r5, lsl #15 │ │ │ │ - adcvs pc, r8, #76, 4 @ 0xc0000004 │ │ │ │ + adcsvc pc, r8, #76, 4 @ 0xc0000004 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - rsceq pc, ip, ip, asr #12 │ │ │ │ + rscsne pc, ip, ip, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - blx 0xfe86390e │ │ │ │ + blx 0xfe863a0e │ │ │ │ @ instruction: 0xf192e779 │ │ │ │ svclt 0x0000f9e3 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0088f8cc │ │ │ │ @ instruction: 0x4698b097 │ │ │ │ vqdmulh.s q10, q6, │ │ │ │ - vaddl.s8 , d16, d8 │ │ │ │ + vshr.s64 d22, d8, #64 │ │ │ │ stmdavs r9, {r0, r1, r2, r3, r5}^ │ │ │ │ ldmdavs fp, {r0, r4, r7, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9315 │ │ │ │ svcls 0x001e0300 │ │ │ │ - blx 0x20e394a │ │ │ │ + blx 0x20e3a4a │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ vadd.i8 d26, d12, d5 │ │ │ │ - vsubhn.i16 d22, q8, q12 │ │ │ │ + @ instruction: 0xf2c076b8 │ │ │ │ @ instruction: 0xf180062f │ │ │ │ movtcs lr, #3978 @ 0xf8a │ │ │ │ ldrmi r2, [r9], -r1, lsl #4 │ │ │ │ strls sl, [r2], -r5, lsl #16 │ │ │ │ - strbvc pc, [r0, #-586]! @ 0xfffffdb6 @ │ │ │ │ + ldrbeq pc, [r0, #-1610]! @ 0xfffff9b6 @ │ │ │ │ ldreq pc, [r0, #-704]! @ 0xfffffd40 │ │ │ │ - strbne pc, [r0], #-590 @ 0xfffffdb2 @ │ │ │ │ + ldrbcs pc, [r0], #-590 @ 0xfffffdb2 @ │ │ │ │ ldrteq pc, [r3], #-704 @ 0xfffffd40 @ │ │ │ │ strls r9, [r0], #-1281 @ 0xfffffaff │ │ │ │ @ instruction: 0xf944f192 │ │ │ │ stmdage r5, {r0, r3, r6, r9, sl, lr} │ │ │ │ - blx 0x1963986 │ │ │ │ + blx 0x1963a86 │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf180a805 │ │ │ │ movtcs lr, #3952 @ 0xf70 │ │ │ │ andcs r4, r1, #26214400 @ 0x1900000 │ │ │ │ stmib sp, {r0, r2, fp, sp, pc}^ │ │ │ │ strls r5, [r0], #-1537 @ 0xfffff9ff │ │ │ │ @ instruction: 0xf932f192 │ │ │ │ stmdage r5, {r0, r6, r9, sl, lr} │ │ │ │ - blx 0x14e39aa │ │ │ │ + blx 0x14e3aaa │ │ │ │ ldmdale r8!, {r2, r8, r9, sl, fp, sp} │ │ │ │ @ instruction: 0xf007e8df │ │ │ │ mcrcs 0, 1, r2, cr7, cr9, {0} │ │ │ │ @ instruction: 0xf64c0003 │ │ │ │ - vmov.i32 d20, #0 @ 0x00000000 │ │ │ │ + vaddl.s8 , d0, d16 │ │ │ │ @ instruction: 0xf042002f │ │ │ │ - blmi 0xa665c0 │ │ │ │ - blls 0x681928 │ │ │ │ + blmi 0xa666c0 │ │ │ │ + blls 0x681a28 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xd1240300 │ │ │ │ - sbcspl pc, r4, ip, asr #12 │ │ │ │ + rscvs pc, r4, ip, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ pop {r0, r1, r2, r4, ip, sp, pc} │ │ │ │ @ instruction: 0xf04243f0 │ │ │ │ @ instruction: 0xf64cbb31 │ │ │ │ - vmla.i d19, d16, d0[4] │ │ │ │ + vshr.s64 q10, q8, #64 │ │ │ │ @ instruction: 0xf042002f │ │ │ │ strb pc, [r8, fp, lsr #22]! @ │ │ │ │ - rsccc pc, ip, ip, asr #12 │ │ │ │ + rscsmi pc, ip, ip, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - blx 0xa639fe │ │ │ │ + blx 0xa63afe │ │ │ │ @ instruction: 0xf64ce7e1 │ │ │ │ - vshr.s64 , q12, #64 │ │ │ │ + vaddl.s8 , d0, d8 │ │ │ │ @ instruction: 0xf042002f │ │ │ │ bfi pc, sp, #22, #5 @ │ │ │ │ - andmi pc, r4, ip, asr #12 │ │ │ │ + andspl pc, r4, ip, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - blx 0x6e3a1a │ │ │ │ + blx 0x6e3b1a │ │ │ │ @ instruction: 0xf192e7d3 │ │ │ │ subcs pc, r0, #1523712 @ 0x174000 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ svc 0x0022f180 │ │ │ │ andcs r2, r1, #64, 6 │ │ │ │ strls sl, [r0], #-2053 @ 0xfffff7fb │ │ │ │ - orreq pc, r8, pc, asr #4 │ │ │ │ + orrsne pc, r8, pc, asr #4 │ │ │ │ teqpeq r0, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ vrhadd.s8 d25, d12, d2 │ │ │ │ - vbic.i32 , #4 @ 0x00000004 │ │ │ │ + vaddw.s8 q11, q8, d4 │ │ │ │ tstls r1, pc, lsr #2 │ │ │ │ @ instruction: 0xf1924619 │ │ │ │ @ instruction: 0x4639f8dd │ │ │ │ @ instruction: 0xf042a805 │ │ │ │ @ instruction: 0xe7b6faf9 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ - addpl pc, r8, ip, asr #4 │ │ │ │ + addsvs pc, r8, ip, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ stmdavs r9, {r1, r2, r4, r9, sl, lr}^ │ │ │ │ stmdapl r6, {r0, r2, r3, r4, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ stcls 6, cr4, [r8], {31} │ │ │ │ - blx 0xff9e3a80 │ │ │ │ + blx 0xff9e3b80 │ │ │ │ @ instruction: 0xf0144630 │ │ │ │ stmdacs r0, {r0, r3, r5, r6, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x4601d055 │ │ │ │ - adcvs pc, r8, #76, 4 @ 0xc0000004 │ │ │ │ + adcsvc pc, r8, #76, 4 @ 0xc0000004 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - addcs pc, r4, ip, asr #12 │ │ │ │ + addscc pc, r4, ip, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - blx 0xff5e3aa0 │ │ │ │ + blx 0xff5e3ba0 │ │ │ │ @ instruction: 0xf0144638 │ │ │ │ stmdacs r0, {r0, r3, r4, r6, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x4601d051 │ │ │ │ - adcvs pc, r8, #76, 4 @ 0xc0000004 │ │ │ │ + adcsvc pc, r8, #76, 4 @ 0xc0000004 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - addcs pc, r4, ip, asr #12 │ │ │ │ + addscc pc, r4, ip, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - blx 0xff1e3ac0 │ │ │ │ + blx 0xff1e3bc0 │ │ │ │ @ instruction: 0xf0144628 │ │ │ │ strmi pc, [r1], -r9, asr #16 │ │ │ │ suble r2, ip, r0, lsl #16 │ │ │ │ - adcvs pc, r8, #76, 4 @ 0xc0000004 │ │ │ │ + adcsvc pc, r8, #76, 4 @ 0xc0000004 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - addcs pc, r4, ip, asr #12 │ │ │ │ + addscc pc, r4, ip, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - blx 0xfede3ae0 │ │ │ │ + blx 0xfede3be0 │ │ │ │ andcs r4, r0, #3735552 @ 0x390000 │ │ │ │ @ instruction: 0xf7f94641 │ │ │ │ stmiblt ip, {r0, r1, r4, r5, sl, fp, ip, sp, lr, pc} │ │ │ │ - orreq pc, r8, pc, asr #4 │ │ │ │ + orrsne pc, r8, pc, asr #4 │ │ │ │ teqpeq r0, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ - rsceq pc, r4, ip, asr #12 │ │ │ │ + rscsne pc, r4, ip, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - blx 0xfe9e3b00 │ │ │ │ - sbcspl pc, r4, ip, asr #12 │ │ │ │ + blx 0xfe9e3c00 │ │ │ │ + rscvs pc, r4, ip, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - blt 0xfe7e3b10 │ │ │ │ + blt 0xfe7e3c10 │ │ │ │ vmax.s8 d20, d15, d17 │ │ │ │ - vsubl.s8 q8, d16, d8 │ │ │ │ + vrshr.s64 d17, d8, #64 │ │ │ │ @ instruction: 0xf64c0230 │ │ │ │ - vmla.i d16, d16, d0[7] │ │ │ │ + vshr.s64 , q14, #64 │ │ │ │ @ instruction: 0xf042002f │ │ │ │ @ instruction: 0xf64cfa8f │ │ │ │ - vshr.s64 , q2, #64 │ │ │ │ + vmla.i d22, d16, d0[5] │ │ │ │ pop {r0, r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf04241f0 │ │ │ │ - bllt 0x6d644c │ │ │ │ - @ instruction: 0x61a8f24c │ │ │ │ + bllt 0x6d654c │ │ │ │ + @ instruction: 0x71b8f24c │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - rsceq pc, r4, ip, asr #12 │ │ │ │ + rscsne pc, r4, ip, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - blx 0x2063b4c │ │ │ │ - bllt 0x7218e8 │ │ │ │ - @ instruction: 0x61a8f24c │ │ │ │ + blx 0x2063c4c │ │ │ │ + bllt 0x7219e8 │ │ │ │ + @ instruction: 0x71b8f24c │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - rsceq pc, r4, ip, asr #12 │ │ │ │ + rscsne pc, r4, ip, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - blx 0x1d63b64 │ │ │ │ - bllt 0x6a1910 │ │ │ │ - @ instruction: 0x61a8f24c │ │ │ │ + blx 0x1d63c64 │ │ │ │ + bllt 0x6a1a10 │ │ │ │ + @ instruction: 0x71b8f24c │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - rsceq pc, r4, ip, asr #12 │ │ │ │ + rscsne pc, r4, ip, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - blx 0x1a63b7c │ │ │ │ + blx 0x1a63c7c │ │ │ │ @ instruction: 0x4631e7b0 │ │ │ │ - adcvs pc, r8, #76, 4 @ 0xc0000004 │ │ │ │ + adcsvc pc, r8, #76, 4 @ 0xc0000004 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - rsceq pc, ip, ip, asr #12 │ │ │ │ + rscsne pc, ip, ip, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - blx 0x1763b94 │ │ │ │ + blx 0x1763c94 │ │ │ │ ldrtmi lr, [r9], -r4, lsl #15 │ │ │ │ - adcvs pc, r8, #76, 4 @ 0xc0000004 │ │ │ │ + adcsvc pc, r8, #76, 4 @ 0xc0000004 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - rsceq pc, ip, ip, asr #12 │ │ │ │ + rscsne pc, ip, ip, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - blx 0x1463bac │ │ │ │ + blx 0x1463cac │ │ │ │ strtmi lr, [r9], -r8, lsl #15 │ │ │ │ - adcvs pc, r8, #76, 4 @ 0xc0000004 │ │ │ │ + adcsvc pc, r8, #76, 4 @ 0xc0000004 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - rsceq pc, ip, ip, asr #12 │ │ │ │ + rscsne pc, ip, ip, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - blx 0x1163bc4 │ │ │ │ + blx 0x1163cc4 │ │ │ │ svclt 0x0000e78c │ │ │ │ - eorseq r4, r5, ip, lsr #2 │ │ │ │ + eorseq r4, r5, ip, lsr r2 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec7eccc │ │ │ │ + bl 0xfec7edcc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ umullslt r0, r7, r0, pc @ │ │ │ │ - blmi 0x19f9354 │ │ │ │ + blmi 0x19f9454 │ │ │ │ stmdavs r9, {r0, r2, r4, r9, sl, lr}^ │ │ │ │ - addpl pc, r8, ip, asr #4 │ │ │ │ + addsvs pc, r8, ip, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ tstls r5, #1769472 @ 0x1b0000 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0x461ce9dd │ │ │ │ - blx 0xa63bfc │ │ │ │ + blx 0xa63cfc │ │ │ │ svceq 0x0064f115 │ │ │ │ addhi pc, r9, r0 │ │ │ │ vmax.s8 d20, d12, d25 │ │ │ │ - vsubl.s8 q11, d16, d24 │ │ │ │ + vrshr.s64 d23, d24, #64 │ │ │ │ @ instruction: 0xf64c022f │ │ │ │ - vshr.s64 q9, q2, #64 │ │ │ │ + vmla.i d19, d16, d0[5] │ │ │ │ @ instruction: 0xf042002f │ │ │ │ @ instruction: 0x4638fa15 │ │ │ │ @ instruction: 0xff9cf013 │ │ │ │ stmdacs r0, {r0, r9, sl, lr} │ │ │ │ addhi pc, r8, r0 │ │ │ │ - adcvs pc, r8, #76, 4 @ 0xc0000004 │ │ │ │ + adcsvc pc, r8, #76, 4 @ 0xc0000004 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - addcs pc, r4, ip, asr #12 │ │ │ │ + addscc pc, r4, ip, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - blx 0x263c3c │ │ │ │ + blx 0x263d3c │ │ │ │ subsle r2, pc, r0, lsl #24 │ │ │ │ strbmi pc, [r0, #1044] @ 0x414 @ │ │ │ │ svclt 0x000c4620 │ │ │ │ tstcs r0, r1, lsl #2 │ │ │ │ @ instruction: 0xff2ef7f9 │ │ │ │ - blmi 0x12d6160 │ │ │ │ - blls 0x681bb8 │ │ │ │ + blmi 0x12d6260 │ │ │ │ + blls 0x681cb8 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xf0400300 │ │ │ │ @ instruction: 0xf64c8083 │ │ │ │ - vshr.s64 , q2, #64 │ │ │ │ + vmla.i d22, d16, d0[5] │ │ │ │ andslt r0, r7, pc, lsr #32 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ stmiblt r8!, {r1, r6, ip, sp, lr, pc}^ │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ ldrbne sl, [r4, r5, lsl #16]! │ │ │ │ ldcl 1, cr15, [r6, #512]! @ 0x200 │ │ │ │ - @ instruction: 0x63a8f24c │ │ │ │ + @ instruction: 0x73b8f24c │ │ │ │ msreq CPSR_fsxc, #192, 4 │ │ │ │ @ instruction: 0xf64c9302 │ │ │ │ - vrsra.s64 , q2, #64 │ │ │ │ + vqdmlal.s q10, d16, d0[5] │ │ │ │ movwls r0, #4911 @ 0x132f │ │ │ │ ldrmi r2, [r9], -r0, asr #6 │ │ │ │ stmdage r5, {r0, r9, sp} │ │ │ │ - strbne pc, [r0, #-590] @ 0xfffffdb2 @ │ │ │ │ + ldrbcs pc, [r0, #-590] @ 0xfffffdb2 @ │ │ │ │ ldreq pc, [r3, #-704]! @ 0xfffffd40 │ │ │ │ @ instruction: 0xf1919500 │ │ │ │ @ instruction: 0xf424ffad │ │ │ │ vbic.i32 q11, #239 @ 0x000000ef │ │ │ │ @ instruction: 0xf021270b │ │ │ │ teqmi r9, #-1073741821 @ 0xc0000003 │ │ │ │ @ instruction: 0xf042a805 │ │ │ │ - bleq 0xda62c4 │ │ │ │ + bleq 0xda63c4 │ │ │ │ tstpl r4, r1, asr #20 │ │ │ │ stmdage r5, {r6, r9, sp} │ │ │ │ tstpeq r7, r6, ror #6 @ p-variant is OBSOLETE │ │ │ │ tstcs r0, ip, lsl #12 │ │ │ │ stcl 1, cr15, [ip, #512] @ 0x200 │ │ │ │ andcs r2, r1, #64, 6 │ │ │ │ strls sl, [r0, #-2053] @ 0xfffff7fb │ │ │ │ - orreq pc, r8, pc, asr #4 │ │ │ │ + orrsne pc, r8, pc, asr #4 │ │ │ │ teqpeq r0, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ vrhadd.s8 d25, d2, d2 │ │ │ │ - vmla.f d18, d0, d0[1] │ │ │ │ + vorr.i32 , #4 @ 0x00000004 │ │ │ │ tstls r1, r3, lsr r1 │ │ │ │ @ instruction: 0xf1914619 │ │ │ │ strtmi pc, [r1], -r7, lsl #31 │ │ │ │ @ instruction: 0xf042a805 │ │ │ │ str pc, [r8, r3, lsr #19]! │ │ │ │ - orreq pc, r8, pc, asr #4 │ │ │ │ + orrsne pc, r8, pc, asr #4 │ │ │ │ teqpeq r0, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ - addscs pc, r4, ip, asr #12 │ │ │ │ + adccc pc, r4, ip, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf998f042 │ │ │ │ vaba.s8 d30, d28, d13 │ │ │ │ - vaddw.s8 q11, q8, d24 │ │ │ │ + vsra.s64 d23, d24, #64 │ │ │ │ @ instruction: 0xf64c012f │ │ │ │ - vmla.i d18, d16, d0[2] │ │ │ │ + vshr.s64 , q4, #64 │ │ │ │ @ instruction: 0xf042002f │ │ │ │ ldrtmi pc, [r8], -sp, lsl #19 @ │ │ │ │ @ instruction: 0xff14f013 │ │ │ │ stmdacs r0, {r0, r9, sl, lr} │ │ │ │ svcge 0x0078f47f │ │ │ │ vmul.i8 , q6, │ │ │ │ - vaddw.s8 q11, q8, d24 │ │ │ │ + vsra.s64 d23, d24, #64 │ │ │ │ @ instruction: 0xf64c012f │ │ │ │ - vmla.i d16, d16, d0[5] │ │ │ │ + vshr.s64 , q10, #64 │ │ │ │ @ instruction: 0xf042002f │ │ │ │ @ instruction: 0xe775f97b │ │ │ │ vmin.s8 d20, d12, d25 │ │ │ │ - vsubl.s8 q11, d16, d24 │ │ │ │ + vrshr.s64 d23, d24, #64 │ │ │ │ @ instruction: 0xf64c022f │ │ │ │ - vmla.i d16, d16, d0[7] │ │ │ │ + vshr.s64 , q14, #64 │ │ │ │ @ instruction: 0xf042002f │ │ │ │ strb pc, [r9, -pc, ror #18]! @ │ │ │ │ @ instruction: 0xffb6f191 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec7ee70 │ │ │ │ + bl 0xfec7ef70 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addslt r0, lr, r0, lsl #31 │ │ │ │ - blmi 0xfe1794ec │ │ │ │ - addpl pc, r8, ip, asr #4 │ │ │ │ + blmi 0xfe1795ec │ │ │ │ + addsvs pc, r8, ip, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ andls r6, r4, #4784128 @ 0x490000 │ │ │ │ tstls sp, #1769472 @ 0x1b0000 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ stmib sp, {r1, r2, r8, r9, ip, sp}^ │ │ │ │ stmib sp, {r3, r8, r9, ip, sp}^ │ │ │ │ @ instruction: 0xf042330a │ │ │ │ - bls 0x2661d8 │ │ │ │ + bls 0x2662d8 │ │ │ │ svceq 0x0064f112 │ │ │ │ @ instruction: 0x4611d075 │ │ │ │ - sbcscs pc, r4, ip, asr #12 │ │ │ │ + rsccc pc, r4, ip, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - adcvs pc, r8, #76, 4 @ 0xc0000004 │ │ │ │ + adcsvc pc, r8, #76, 4 @ 0xc0000004 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ @ instruction: 0xf93ef042 │ │ │ │ @ instruction: 0xf0134620 │ │ │ │ stmdacs r0, {r0, r2, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x4601d074 │ │ │ │ - adcvs pc, r8, #76, 4 @ 0xc0000004 │ │ │ │ + adcsvc pc, r8, #76, 4 @ 0xc0000004 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - addcs pc, r4, ip, asr #12 │ │ │ │ + addscc pc, r4, ip, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf92ef042 │ │ │ │ - blcs 0x70e968 │ │ │ │ - bls 0x95e100 │ │ │ │ + blcs 0x70ea68 │ │ │ │ + bls 0x95e200 │ │ │ │ tstcs r8, r6, lsl #16 │ │ │ │ stc2l 0, cr15, [ip, #-40] @ 0xffffffd8 │ │ │ │ rsble r2, fp, r0, lsl #16 │ │ │ │ - blcs 0x14e978 │ │ │ │ + blcs 0x14ea78 │ │ │ │ vhadd.s8 , q6, q1 │ │ │ │ - vsubl.s8 q11, d16, d24 │ │ │ │ + vrshr.s64 d23, d24, #64 │ │ │ │ @ instruction: 0xf64c022f │ │ │ │ - vmla.i d16, d16, d0[7] │ │ │ │ + vshr.s64 , q14, #64 │ │ │ │ stmdbls r0!, {r0, r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf916f042 │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf180a80d │ │ │ │ movtcs lr, #3366 @ 0xd26 │ │ │ │ andcs r4, r1, #26214400 @ 0x1900000 │ │ │ │ - addeq pc, r8, pc, asr #4 │ │ │ │ + addsne pc, r8, pc, asr #4 │ │ │ │ eorseq pc, r0, r0, asr #5 │ │ │ │ - ldcvc 2, cr15, [r0], #268 @ 0x10c │ │ │ │ + stcleq 6, cr15, [r0], {67} @ 0x43 │ │ │ │ ldceq 2, cr15, [r3], #-768 @ 0xfffffd00 │ │ │ │ stmdage sp, {r1, ip, pc} │ │ │ │ andgt pc, r4, sp, asr #17 │ │ │ │ - mcrrne 2, 4, pc, r0, cr14 @ │ │ │ │ + mrrccs 2, 4, pc, r0, cr14 @ │ │ │ │ ldceq 2, cr15, [r3], #-768 @ 0xfffffd00 │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ mrc2 1, 6, pc, cr10, cr1, {4} │ │ │ │ stmdage sp, {r0, r5, r8, fp, ip, pc} │ │ │ │ @ instruction: 0xf8f6f042 │ │ │ │ - sbcspl pc, r4, ip, asr #12 │ │ │ │ + rscvs pc, r4, ip, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf8f0f042 │ │ │ │ ldmdavs sl, {r3, r6, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, sp, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ addhi pc, r7, r0, asr #32 │ │ │ │ andcs fp, r0, lr, lsl r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0x61a8f24c │ │ │ │ + @ instruction: 0x71b8f24c │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - rsceq pc, r4, ip, asr #12 │ │ │ │ + rscsne pc, r4, ip, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf8d4f042 │ │ │ │ vaba.s8 d30, d28, d28 │ │ │ │ - vaddw.s8 q11, q8, d24 │ │ │ │ + vsra.s64 d23, d24, #64 │ │ │ │ @ instruction: 0xf64c012f │ │ │ │ - vmla.i d18, d16, d0[2] │ │ │ │ + vshr.s64 , q4, #64 │ │ │ │ @ instruction: 0xf042002f │ │ │ │ strtmi pc, [r0], -r9, asr #17 │ │ │ │ mrc2 0, 2, pc, cr0, cr3, {0} │ │ │ │ orrle r2, sl, r0, lsl #16 │ │ │ │ vpadd.i8 d27, d28, d20 │ │ │ │ - vaddw.s8 q11, q8, d24 │ │ │ │ + vsra.s64 d23, d24, #64 │ │ │ │ @ instruction: 0xf64c012f │ │ │ │ - vmla.i d16, d16, d0[5] │ │ │ │ + vshr.s64 , q10, #64 │ │ │ │ @ instruction: 0xf042002f │ │ │ │ @ instruction: 0xe789f8b9 │ │ │ │ @ instruction: 0xf64e9004 │ │ │ │ - vmla.i d22, d16, d0[0] │ │ │ │ + vshr.s64 , q0, #64 │ │ │ │ @ instruction: 0xf0420030 │ │ │ │ - blls 0x2e60a0 │ │ │ │ + blls 0x2e61a0 │ │ │ │ andcs r4, r1, #2686976 @ 0x290000 │ │ │ │ @ instruction: 0xf003461c │ │ │ │ @ instruction: 0xf7f90103 │ │ │ │ - blls 0x2666a8 │ │ │ │ + blls 0x2667a8 │ │ │ │ tstpeq r3, r4, lsr r0 @ p-variant is OBSOLETE │ │ │ │ vrhadd.s8 d29, d12, d20 │ │ │ │ - vaddw.s8 q11, q8, d24 │ │ │ │ + vsra.s64 d23, d24, #64 │ │ │ │ vrhadd.s8 d16, d2, d31 │ │ │ │ - vmla.i d19, d0, d0[1] │ │ │ │ + vmov.i32 q10, #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf0420033 │ │ │ │ - blls 0x2e6074 │ │ │ │ + blls 0x2e6174 │ │ │ │ strtle r0, [r5], #-1627 @ 0xfffff9a5 │ │ │ │ andcs r9, r1, #163840 @ 0x28000 │ │ │ │ @ instruction: 0xf7f9481d │ │ │ │ @ instruction: 0xf64cfa19 │ │ │ │ - vshr.s64 q11, q0, #64 │ │ │ │ + vmla.i d23, d16, d0[4] │ │ │ │ @ instruction: 0xf042002f │ │ │ │ ldrb pc, [r5, -sp, lsl #17]! @ │ │ │ │ vmax.s8 d20, d12, d17 │ │ │ │ - vsubl.s8 q11, d16, d24 │ │ │ │ + vrshr.s64 d23, d24, #64 │ │ │ │ @ instruction: 0xf64c022f │ │ │ │ - vmla.i d16, d16, d0[7] │ │ │ │ + vshr.s64 , q14, #64 │ │ │ │ @ instruction: 0xf042002f │ │ │ │ ldrb pc, [r1, -r1, lsl #17] @ │ │ │ │ - adccc pc, r4, ip, asr #12 │ │ │ │ + adcsmi pc, r4, ip, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ movwne lr, #18893 @ 0x49cd │ │ │ │ @ instruction: 0xf878f042 │ │ │ │ andne lr, r4, #3620864 @ 0x374000 │ │ │ │ @ instruction: 0xf7f9480e │ │ │ │ @ instruction: 0xe7d6f9f9 │ │ │ │ tstlt r8, r8, lsl #16 │ │ │ │ @ instruction: 0xf7f92100 │ │ │ │ ldrb pc, [r3, r1, lsr #27] @ │ │ │ │ - @ instruction: 0x61a8f24c │ │ │ │ + @ instruction: 0x71b8f24c │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - addscs pc, r4, ip, asr #12 │ │ │ │ + adccc pc, r4, ip, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf862f042 │ │ │ │ @ instruction: 0xf191e7c8 │ │ │ │ svclt 0x0000fea9 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - mlaseq r5, r0, r9, r3 │ │ │ │ - ldrsbteq r4, [r5], -r4 │ │ │ │ - eorseq r3, r5, r0, asr #19 │ │ │ │ + eorseq r3, r5, r0, lsr #21 │ │ │ │ + eorseq r4, r5, r4, ror #5 │ │ │ │ + ldrsbteq r3, [r5], -r0 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec7f098 │ │ │ │ + bl 0xfec7f198 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [r5], -r8, ror #31 │ │ │ │ @ instruction: 0xf64cb082 │ │ │ │ - vmvn.i32 q10, #8 @ 0x00000008 │ │ │ │ + vaddl.s8 , d16, d8 │ │ │ │ stmiavs ip!, {r0, r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf846f042 │ │ │ │ ldmdbcs pc, {r0, r3, r5, fp, sp, lr} @ │ │ │ │ ldrmi lr, [r4], -pc, asr #20 │ │ │ │ svclt 0x009fb224 │ │ │ │ - msreq CPSR_f, #70254592 @ 0x4300000 │ │ │ │ + teqpne r8, #70254592 @ p-variant is OBSOLETE @ 0x4300000 │ │ │ │ teqpeq r5, #192, 4 @ p-variant is OBSOLETE │ │ │ │ orreq lr, r1, #3072 @ 0xc00 │ │ │ │ - subcc pc, r4, r2, asr #4 │ │ │ │ - vmax.f32 d27, d19, d11 │ │ │ │ - vshr.s64 d23, d16, #64 │ │ │ │ + subsmi pc, r4, r2, asr #4 │ │ │ │ + @ instruction: 0xf643bf8b │ │ │ │ + vmla.i d16, d16, d0[0] │ │ │ │ vmvn.i32 d16, #3 @ 0x00000003 │ │ │ │ @ instruction: 0xf8d30033 │ │ │ │ @ instruction: 0xf04212e0 │ │ │ │ vadd.i8 d31, d15, d29 │ │ │ │ - vaddw.s8 q8, q8, d8 │ │ │ │ + vsra.s64 d17, d8, #64 │ │ │ │ vand d16, d2, d16 │ │ │ │ - vmla.i d19, d0, d0[1] │ │ │ │ + vmov.i32 q10, #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf0420033 │ │ │ │ @ instruction: 0xf64cf823 │ │ │ │ - vaddl.s8 q10, d16, d4 │ │ │ │ + vshr.s64 d21, d4, #64 │ │ │ │ @ instruction: 0xf042002f │ │ │ │ stccs 8, cr15, [r0], {29} │ │ │ │ addhi pc, r6, r0, lsl #6 │ │ │ │ vqdmull.s , d16, d19 │ │ │ │ strcc r8, [r5], #-138 @ 0xffffff76 │ │ │ │ @ instruction: 0xf2002c05 │ │ │ │ ldm pc, {r2, r5, r7, pc}^ @ │ │ │ │ cdpvs 0, 6, cr15, cr9, cr4, {0} │ │ │ │ strvs r7, [r3], #-2163 @ 0xfffff78d │ │ │ │ - teqpmi r0, ip, asr #12 @ p-variant is OBSOLETE │ │ │ │ + cmpppl r0, ip, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - subcc pc, r4, r2, asr #4 │ │ │ │ + subsmi pc, r4, r2, asr #4 │ │ │ │ eorseq pc, r3, r0, asr #5 │ │ │ │ @ instruction: 0xf804f042 │ │ │ │ vceq.f32 d2, d0, d5 │ │ │ │ ldm pc, {r0, r1, r2, r7, pc}^ @ │ │ │ │ submi pc, r9, r6 │ │ │ │ tsteq r5, #-603979776 @ 0xdc000000 │ │ │ │ - eorpl pc, ip, ip, asr #12 │ │ │ │ + eorsvs pc, ip, ip, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ movwcs lr, #18901 @ 0x49d5 │ │ │ │ @ instruction: 0xf04168e9 │ │ │ │ vrecps.f32 , q10, │ │ │ │ - vmla.i d17, d16, d0[3] │ │ │ │ + vshr.s64 q9, q6, #64 │ │ │ │ andlt r0, r2, r3, lsr r0 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ svclt 0x00eaf041 │ │ │ │ streq lr, [r6], #-2517 @ 0xfffff62b │ │ │ │ movwcs lr, #18901 @ 0x49d5 │ │ │ │ stmib sp, {r0, r3, r5, r6, r7, fp, sp, lr}^ │ │ │ │ @ instruction: 0xf64c0400 │ │ │ │ - vmla.i d20, d16, d0[7] │ │ │ │ + vshr.s64 , q14, #64 │ │ │ │ @ instruction: 0xf041002f │ │ │ │ ubfx pc, sp, #31, #9 │ │ │ │ - rscmi pc, r0, ip, asr #12 │ │ │ │ + rscspl pc, r0, ip, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xffd6f041 │ │ │ │ stmdbcs r0, {r0, r3, r5, r6, r7, fp, sp, lr} │ │ │ │ vrhadd.s8 , , │ │ │ │ - vaddw.s8 q8, q8, d8 │ │ │ │ + vsra.s64 d17, d8, #64 │ │ │ │ @ instruction: 0xf64c0130 │ │ │ │ - vmla.i d16, d16, d0[5] │ │ │ │ + vshr.s64 , q10, #64 │ │ │ │ @ instruction: 0xf041002f │ │ │ │ ldrb pc, [r4, r9, asr #31] @ │ │ │ │ andne lr, r3, #3489792 @ 0x354000 │ │ │ │ - sbcmi pc, r8, ip, asr #12 │ │ │ │ + sbcspl pc, r8, ip, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xffc0f041 │ │ │ │ ldmib r5, {r0, r1, r3, r6, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf64c1203 │ │ │ │ - vaddl.s8 q10, d16, d24 │ │ │ │ + vshr.s64 d21, d24, #64 │ │ │ │ @ instruction: 0xf041002f │ │ │ │ @ instruction: 0xe7c2ffb7 │ │ │ │ andne lr, r3, #3489792 @ 0x354000 │ │ │ │ - addsmi pc, r0, ip, asr #12 │ │ │ │ + adcpl pc, r0, ip, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xffaef041 │ │ │ │ @ instruction: 0xf64ce7b9 │ │ │ │ - vorr.i32 d20, #12 @ 0x0000000c │ │ │ │ + vaddw.s8 , q0, d28 │ │ │ │ ldr r0, [sp, pc, lsr #2] │ │ │ │ - msrmi (UNDEF: 96), ip │ │ │ │ + cmnppl r0, ip, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ @ instruction: 0xf64ce798 │ │ │ │ - vorr.i32 q10, #4 @ 0x00000004 │ │ │ │ + vmla.f d21, d0, d0[5] │ │ │ │ ldr r0, [r3, pc, lsr #2] │ │ │ │ - cmppmi r8, ip, asr #12 @ p-variant is OBSOLETE │ │ │ │ + cmpppl r8, ip, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ @ instruction: 0xf64ce78e │ │ │ │ - vbic.i32 d20, #12 @ 0x0000000c │ │ │ │ + vmla.f d21, d0, d0[3] │ │ │ │ str r0, [r9, pc, lsr #2] │ │ │ │ svclt 0x00042c80 │ │ │ │ - msrmi R12_usr, ip │ │ │ │ + teqppl r4, ip, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ strtmi sp, [r1], -r2, lsl #1 │ │ │ │ - rsbvc pc, r0, sl, asr #4 │ │ │ │ + rsbseq pc, r0, sl, asr #12 │ │ │ │ eorseq pc, r0, r0, asr #5 │ │ │ │ @ instruction: 0xff86f041 │ │ │ │ vabd.s8 d30, d31, d0 │ │ │ │ - vsubl.s8 q8, d16, d8 │ │ │ │ + vrshr.s64 d17, d8, #64 │ │ │ │ @ instruction: 0xf64c0230 │ │ │ │ - vmla.i d16, d16, d0[7] │ │ │ │ + vshr.s64 , q14, #64 │ │ │ │ @ instruction: 0xf041002f │ │ │ │ @ instruction: 0xe786ff7b │ │ │ │ @ instruction: 0xf64c2000 │ │ │ │ - vorr.i32 , #4 @ 0x00000004 │ │ │ │ - blmi 0x268510 │ │ │ │ + vmla.f d22, d0, d0[5] │ │ │ │ + blmi 0x268610 │ │ │ │ adcsvc pc, r2, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf1259000 │ │ │ │ @ instruction: 0xf64cfca3 │ │ │ │ - vmla.f d20, d0, d0[7] │ │ │ │ + vbic.i32 , #12 @ 0x0000000c │ │ │ │ ldrb r0, [pc, -pc, lsr #2] │ │ │ │ - eorseq r4, r5, r8, lsr #4 │ │ │ │ + eorseq r4, r5, r8, lsr r3 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0010f8cc │ │ │ │ @ instruction: 0x460cb0b6 │ │ │ │ - blmi 0x15f98f8 │ │ │ │ + blmi 0x15f99f8 │ │ │ │ tstcs r0, r7, lsl r6 │ │ │ │ stmdage r5, {r7, r9, sp} │ │ │ │ teqls r5, #1769472 @ 0x1b0000 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ ldmdavs ip!, {r0, r2, r3, r4, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ - bl 0x1a6469c │ │ │ │ + bl 0x1a6479c │ │ │ │ vadd.i8 q11, q6, │ │ │ │ - vaddl.s8 , d16, d8 │ │ │ │ + vshr.s64 d22, d8, #64 │ │ │ │ vhadd.s8 d16, d12, d31 │ │ │ │ - vaddhn.i16 d22, q8, q12 │ │ │ │ + @ instruction: 0xf2c074b8 │ │ │ │ @ instruction: 0xf041042f │ │ │ │ subcs pc, r0, #276 @ 0x114 │ │ │ │ stmdage r5!, {r8, sp} │ │ │ │ - bl 0x16646bc │ │ │ │ + bl 0x16647bc │ │ │ │ ldrmi r2, [r9], -r0, asr #6 │ │ │ │ strls r2, [r2], #-513 @ 0xfffffdff │ │ │ │ - vadd.i8 d26, d10, d21 │ │ │ │ - vmls.i d23, d0, d0[4] │ │ │ │ + @ instruction: 0xf64aa825 │ │ │ │ + vmvn.i32 q8, #0 @ 0x00000000 │ │ │ │ strls r0, [r1], #-1072 @ 0xfffffbd0 │ │ │ │ - strbne pc, [r0], #-590 @ 0xfffffdb2 @ │ │ │ │ + ldrbcs pc, [r0], #-590 @ 0xfffffdb2 @ │ │ │ │ ldrteq pc, [r3], #-704 @ 0xfffffd40 @ │ │ │ │ @ instruction: 0xf1919400 │ │ │ │ ldrtmi pc, [r9], -pc, lsl #26 @ │ │ │ │ @ instruction: 0xf041a825 │ │ │ │ - ldccs 15, cr15, [pc, #-172] @ 0x12803c │ │ │ │ + ldccs 15, cr15, [pc, #-172] @ 0x12813c │ │ │ │ @ instruction: 0xf643d850 │ │ │ │ - vsubw.s8 q8, q0, d24 │ │ │ │ - bl 0x1e8dc8 │ │ │ │ + vbic.i32 d17, #2048 @ 0x00000800 │ │ │ │ + bl 0x1e8ec8 │ │ │ │ vcgt.s8 d16, d18, d5 │ │ │ │ - vmla.i d19, d0, d0[1] │ │ │ │ + vmov.i32 q10, #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf8d30033 │ │ │ │ @ instruction: 0xf04112e0 │ │ │ │ vrecps.f32 d31, d12, d11 │ │ │ │ - vaddw.s8 q11, q8, d24 │ │ │ │ + vsra.s64 d23, d24, #64 │ │ │ │ vrhadd.s8 d16, d2, d31 │ │ │ │ - vmla.i d19, d0, d0[1] │ │ │ │ + vmov.i32 q10, #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf0410033 │ │ │ │ movwcs pc, #7953 @ 0x1f11 @ │ │ │ │ ldrtmi r2, [r1], -r0, lsl #5 │ │ │ │ @ instruction: 0xf0134618 │ │ │ │ stmdacs r0, {r0, r1, r2, r3, r4, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x4601d038 │ │ │ │ @ instruction: 0xf7f9a805 │ │ │ │ stmdage r5, {r0, r2, r3, r5, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ mcr2 7, 5, pc, cr12, cr15, {7} @ │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf180a825 │ │ │ │ movtcs lr, #2834 @ 0xb12 │ │ │ │ stmdage r5!, {r0, r9, sp} │ │ │ │ - orreq pc, r8, pc, asr #4 │ │ │ │ + orrsne pc, r8, pc, asr #4 │ │ │ │ teqpeq r0, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ tstls r2, r0, lsl #8 │ │ │ │ - asrsvc pc, r3, #4 @ │ │ │ │ + biceq pc, r0, r3, asr #12 │ │ │ │ teqpeq r3, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ ldrmi r9, [r9], -r1, lsl #2 │ │ │ │ stc2l 1, cr15, [ip], {145} @ 0x91 │ │ │ │ stmdage r5!, {r0, r6, r9, sl, lr} │ │ │ │ cdp2 0, 14, cr15, cr8, cr1, {2} │ │ │ │ ldmdavs sl, {r3, r4, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsr fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xf64cd128 │ │ │ │ - vshr.s64 , q2, #64 │ │ │ │ + vmla.i d22, d16, d0[5] │ │ │ │ eorslt r0, r6, pc, lsr #32 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ cdplt 0, 13, cr15, cr8, cr1, {2} │ │ │ │ - vmax.s8 d20, d3, d25 │ │ │ │ - vshr.s64 d23, d16, #64 │ │ │ │ + @ instruction: 0xf6434629 │ │ │ │ + vmla.i d16, d16, d0[0] │ │ │ │ @ instruction: 0xf0410033 │ │ │ │ sbfx pc, r1, #29, #21 │ │ │ │ vmul.i8 , q6, q3 │ │ │ │ - vaddw.s8 q11, q8, d24 │ │ │ │ + vsra.s64 d23, d24, #64 │ │ │ │ @ instruction: 0xf64c012f │ │ │ │ - vmla.i d16, d16, d0[5] │ │ │ │ + vshr.s64 , q10, #64 │ │ │ │ @ instruction: 0xf041002f │ │ │ │ strb pc, [r1, r5, asr #29] @ │ │ │ │ vmin.s8 d20, d12, d17 │ │ │ │ - vsubl.s8 q11, d16, d24 │ │ │ │ + vrshr.s64 d23, d24, #64 │ │ │ │ @ instruction: 0xf64c022f │ │ │ │ - vmla.i d16, d16, d0[7] │ │ │ │ + vshr.s64 , q14, #64 │ │ │ │ @ instruction: 0xf041002f │ │ │ │ @ instruction: 0xe7b5feb9 │ │ │ │ stc2 1, cr15, [r0, #-580] @ 0xfffffdbc │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0008f8cc │ │ │ │ @ instruction: 0x460cb0b6 │ │ │ │ - blmi 0x1539c50 │ │ │ │ + blmi 0x1539d50 │ │ │ │ @ instruction: 0x21004692 │ │ │ │ stmdage r5, {r7, r9, sp} │ │ │ │ teqls r5, #1769472 @ 0x1b0000 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - strtvs pc, [r8], ip, asr #4 │ │ │ │ + ldrtvc pc, [r8], ip, asr #4 @ │ │ │ │ strteq pc, [pc], -r0, asr #5 │ │ │ │ - strbvc pc, [r0, #-586]! @ 0xfffffdb6 @ │ │ │ │ + ldrbeq pc, [r0, #-1610]! @ 0xfffff9b6 @ │ │ │ │ ldreq pc, [r0, #-704]! @ 0xfffffd40 │ │ │ │ ldmdavc lr!, {r0, r2, r3, r4, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ - b 0xfeb64814 │ │ │ │ + b 0xfeb64914 │ │ │ │ vadd.i8 q11, q6, │ │ │ │ - vaddl.s8 , d16, d8 │ │ │ │ + vshr.s64 d22, d8, #64 │ │ │ │ vhadd.s8 d16, d14, d31 │ │ │ │ - vmls.i d17, d0, d0[0] │ │ │ │ + vmov.i32 q9, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf0410433 │ │ │ │ subcs pc, r0, #2192 @ 0x890 │ │ │ │ stmdage r5!, {r8, sp} │ │ │ │ - b 0xfe764834 │ │ │ │ + b 0xfe764934 │ │ │ │ ldrmi r2, [r9], -r0, asr #6 │ │ │ │ stmdage r5!, {r0, r9, sp} │ │ │ │ strls r9, [r1, #-1538] @ 0xfffff9fe │ │ │ │ @ instruction: 0xf1919400 │ │ │ │ @ instruction: 0x4651fc5b │ │ │ │ @ instruction: 0xf041a825 │ │ │ │ subcs pc, r0, #1904 @ 0x770 │ │ │ │ stmdage r5!, {r8, sp} │ │ │ │ - b 0xfe2e4858 │ │ │ │ + b 0xfe2e4958 │ │ │ │ ldrmi r2, [r9], -r0, asr #6 │ │ │ │ stmdage r5!, {r0, r9, sp} │ │ │ │ strpl lr, [r1], -sp, asr #19 │ │ │ │ @ instruction: 0xf1919400 │ │ │ │ strbmi pc, [r9], -r9, asr #24 @ │ │ │ │ @ instruction: 0xf041a825 │ │ │ │ svccs 0x001ffe65 │ │ │ │ @ instruction: 0xf643d835 │ │ │ │ - vsubw.s8 q8, q0, d24 │ │ │ │ - bl 0x1e8f54 │ │ │ │ + vbic.i32 d17, #2048 @ 0x00000800 │ │ │ │ + bl 0x1e9054 │ │ │ │ vcgt.s8 d16, d18, d7 │ │ │ │ - vmla.i d19, d0, d0[1] │ │ │ │ + vmov.i32 q10, #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf8d30033 │ │ │ │ @ instruction: 0xf04112e0 │ │ │ │ @ instruction: 0xf24cfe55 │ │ │ │ - vaddw.s8 q11, q8, d24 │ │ │ │ + vsra.s64 d23, d24, #64 │ │ │ │ vrhadd.s8 d16, d2, d31 │ │ │ │ - vmla.i d19, d0, d0[1] │ │ │ │ + vmov.i32 q10, #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf0410033 │ │ │ │ movwcs pc, #7755 @ 0x1e4b @ │ │ │ │ strbmi r2, [r1], -r0, lsl #5 │ │ │ │ @ instruction: 0xf0134618 │ │ │ │ mvnslt pc, r9, lsl fp @ │ │ │ │ stmdage r5, {r0, r9, sl, lr} │ │ │ │ @ instruction: 0xf9e8f7f9 │ │ │ │ @ instruction: 0xf7ffa805 │ │ │ │ - blmi 0x7e7a60 │ │ │ │ - blls 0xe82330 │ │ │ │ + blmi 0x7e7b60 │ │ │ │ + blls 0xe82430 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xd12a0300 │ │ │ │ - sbcspl pc, r4, ip, asr #12 │ │ │ │ + rscvs pc, r4, ip, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ pop {r1, r2, r4, r5, ip, sp, pc} │ │ │ │ @ instruction: 0xf04147f0 │ │ │ │ ldrtmi fp, [r9], -sp, lsr #28 │ │ │ │ - adcsvc pc, r0, r3, asr #4 │ │ │ │ + sbceq pc, r0, r3, asr #12 │ │ │ │ eorseq pc, r3, r0, asr #5 │ │ │ │ cdp2 0, 2, cr15, cr6, cr1, {2} │ │ │ │ @ instruction: 0xf1b8e7cf │ │ │ │ tstle sl, r0, lsl #30 │ │ │ │ - orreq pc, r8, pc, asr #4 │ │ │ │ + orrsne pc, r8, pc, asr #4 │ │ │ │ teqpeq r0, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ - rsceq pc, r4, ip, asr #12 │ │ │ │ + rscsne pc, r4, ip, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ cdp2 0, 1, cr15, cr8, cr1, {2} │ │ │ │ @ instruction: 0x4641e7d9 │ │ │ │ - addeq pc, r8, #-268435452 @ 0xf0000004 │ │ │ │ + addsne pc, r8, #-268435452 @ 0xf0000004 │ │ │ │ eorseq pc, r0, #192, 4 │ │ │ │ - rsceq pc, ip, ip, asr #12 │ │ │ │ + rscsne pc, ip, ip, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ cdp2 0, 0, cr15, cr12, cr1, {2} │ │ │ │ @ instruction: 0xf191e7cd │ │ │ │ svclt 0x0000fc53 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec7f538 │ │ │ │ + bl 0xfec7f638 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ adcslt r0, r7, r0, lsl pc │ │ │ │ ldrmi r4, [ip], -pc, lsl #12 │ │ │ │ ldrmi r4, [r6], -r6, asr #22 │ │ │ │ addcs r2, r0, #0, 2 │ │ │ │ ldmdavs fp, {r0, r2, fp, sp, pc} │ │ │ │ @ instruction: 0xf04f9335 │ │ │ │ ldcls 3, cr0, [ip, #-0] │ │ │ │ - b 0x26495c │ │ │ │ + b 0x264a5c │ │ │ │ vtst.8 q11, q6, │ │ │ │ - vaddl.s8 , d16, d8 │ │ │ │ + vshr.s64 d22, d8, #64 │ │ │ │ @ instruction: 0xf041002f │ │ │ │ subcs pc, r0, #14912 @ 0x3a40 │ │ │ │ stmdage r5!, {r8, sp} │ │ │ │ ldmib r8!, {r7, r8, ip, sp, lr, pc}^ │ │ │ │ ldrmi r2, [r9], -r0, asr #6 │ │ │ │ stmdage r5!, {r0, r9, sp} │ │ │ │ - stcvs 2, cr15, [r8], #304 @ 0x130 │ │ │ │ - stceq 2, cr15, [pc], #-768 @ 0x128084 │ │ │ │ + ldcvc 2, cr15, [r8], #304 @ 0x130 │ │ │ │ + stceq 2, cr15, [pc], #-768 @ 0x128184 │ │ │ │ andgt pc, r8, sp, asr #17 │ │ │ │ - stclvc 2, cr15, [r0], #-296 @ 0xfffffed8 │ │ │ │ + ldcleq 6, cr15, [r0], #-296 @ 0xfffffed8 │ │ │ │ ldceq 2, cr15, [r0], #-768 @ 0xfffffd00 │ │ │ │ andgt pc, r4, sp, asr #17 │ │ │ │ - mcrrne 2, 4, pc, r0, cr14 @ │ │ │ │ + mrrccs 2, 4, pc, r0, cr14 @ │ │ │ │ ldceq 2, cr15, [r3], #-768 @ 0xfffffd00 │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ - blx 0xfec649ea │ │ │ │ + blx 0xfec64aea │ │ │ │ stmdage r5!, {r0, r4, r5, r9, sl, lr} │ │ │ │ stc2l 0, cr15, [r8, #260] @ 0x104 │ │ │ │ ldmdale r5!, {r0, r1, r2, r3, r4, sl, fp, sp} │ │ │ │ - msreq CPSR_f, #70254592 @ 0x4300000 │ │ │ │ + teqpne r8, #70254592 @ p-variant is OBSOLETE @ 0x4300000 │ │ │ │ teqpeq r5, #192, 4 @ p-variant is OBSOLETE │ │ │ │ orreq lr, r4, #3072 @ 0xc00 │ │ │ │ - subcc pc, r4, r2, asr #4 │ │ │ │ + subsmi pc, r4, r2, asr #4 │ │ │ │ eorseq pc, r3, r0, asr #5 │ │ │ │ rscne pc, r0, #13828096 @ 0xd30000 │ │ │ │ ldc2 0, cr15, [r8, #260]! @ 0x104 │ │ │ │ - @ instruction: 0x61a8f24c │ │ │ │ + @ instruction: 0x71b8f24c │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - subcc pc, r4, r2, asr #4 │ │ │ │ + subsmi pc, r4, r2, asr #4 │ │ │ │ eorseq pc, r3, r0, asr #5 │ │ │ │ stc2 0, cr15, [lr, #260]! @ 0x104 │ │ │ │ addcs r2, r0, #67108864 @ 0x4000000 │ │ │ │ ldrmi r4, [r8], -r9, lsr #12 │ │ │ │ - blx 0x2064438 │ │ │ │ + blx 0x2064538 │ │ │ │ @ instruction: 0x4601b1f0 │ │ │ │ @ instruction: 0xf7f9a805 │ │ │ │ stmdage r5, {r0, r1, r3, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ stc2l 7, cr15, [sl, #-1020] @ 0xfffffc04 │ │ │ │ ldmdavs sl, {r3, r4, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsr fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xf64cd128 │ │ │ │ - vshr.s64 , q2, #64 │ │ │ │ + vmla.i d22, d16, d0[5] │ │ │ │ eorslt r0, r7, pc, lsr #32 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ ldclt 0, cr15, [r0, #260] @ 0x104 │ │ │ │ - vmax.s8 d20, d3, d17 │ │ │ │ - vshr.s64 d23, d16, #64 │ │ │ │ + @ instruction: 0xf6434621 │ │ │ │ + vmla.i d16, d16, d0[0] │ │ │ │ @ instruction: 0xf0410033 │ │ │ │ strb pc, [pc, r9, lsl #27] @ │ │ │ │ vmul.i8 , , │ │ │ │ - vaddw.s8 q8, q8, d8 │ │ │ │ + vsra.s64 d17, d8, #64 │ │ │ │ @ instruction: 0xf64c0130 │ │ │ │ - vmla.i d16, d16, d0[5] │ │ │ │ + vshr.s64 , q10, #64 │ │ │ │ @ instruction: 0xf041002f │ │ │ │ @ instruction: 0xe7dbfd7d │ │ │ │ vmax.s8 d20, d15, d25 │ │ │ │ - vsubl.s8 q8, d16, d8 │ │ │ │ + vrshr.s64 d17, d8, #64 │ │ │ │ @ instruction: 0xf64c0230 │ │ │ │ - vmla.i d16, d16, d0[7] │ │ │ │ + vshr.s64 , q14, #64 │ │ │ │ @ instruction: 0xf041002f │ │ │ │ @ instruction: 0xe7cffd71 │ │ │ │ - blx 0xfef64aa6 │ │ │ │ + blx 0xfef64ba6 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ addlt r2, r7, r1, lsl #6 │ │ │ │ strmi r4, [lr], -r4, lsl #12 │ │ │ │ @ instruction: 0x460a4691 │ │ │ │ ldrmi r4, [r8], -r1, lsl #12 │ │ │ │ - blx 0xce44d4 │ │ │ │ + blx 0xce45d4 │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ stmdahi r1, {r0, r2, r3, r4, r7, pc} │ │ │ │ cdpne 6, 4, cr4, cr11, cr5, {0} │ │ │ │ stmdale sl, {r4, r8, r9, fp, sp} │ │ │ │ @ instruction: 0xf003e8df │ │ │ │ stmdbeq r9, {r6, sp, lr} │ │ │ │ stmdbeq r9, {r0, r3, r8, fp} │ │ │ │ stmdbeq r9, {r0, r3, r8, fp} │ │ │ │ - blvc 0x36a8d0 │ │ │ │ - @ instruction: 0xf64c0084 │ │ │ │ - vqshl.s64 q11, q8, #0 │ │ │ │ + blvc 0x36a9d0 │ │ │ │ + vhadd.s8 d16, d29, d4 │ │ │ │ + vabdl.s8 q8, d0, d0 │ │ │ │ stclne 7, cr0, [ip], #-188 @ 0xffffff44 │ │ │ │ stmdaeq lr, {r0, r2, r8, ip, sp, lr, pc} │ │ │ │ - sbcsvs pc, r4, ip, asr #12 │ │ │ │ + rscvc pc, r4, ip, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ ldc2 0, cr15, [sl, #-260]! @ 0xfffffefc │ │ │ │ svcne 0x0001f814 │ │ │ │ @ instruction: 0xf0414638 │ │ │ │ strmi pc, [r0, #3381]! @ 0xd35 │ │ │ │ - blvc 0xffb9ccb8 │ │ │ │ - rscsvs pc, r8, ip, asr #12 │ │ │ │ + blvc 0xffb9cdb8 │ │ │ │ + andeq pc, r8, sp, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ stc2 0, cr15, [ip, #-260]! @ 0xfffffefc │ │ │ │ - sbcsvs pc, r0, ip, asr #12 │ │ │ │ + rscvc pc, r0, ip, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ stc2 0, cr15, [r6, #-260]! @ 0xfffffefc │ │ │ │ - @ instruction: 0x63a8f24c │ │ │ │ + @ instruction: 0x73b8f24c │ │ │ │ msreq CPSR_fsxc, #192, 4 │ │ │ │ - addeq pc, r8, #-268435452 @ 0xf0000004 │ │ │ │ + addsne pc, r8, #-268435452 @ 0xf0000004 │ │ │ │ eorseq pc, r0, #192, 4 │ │ │ │ svceq 0x0000f1b9 │ │ │ │ ldrmi fp, [sl], -r8, lsl #30 │ │ │ │ @ instruction: 0xf64c4631 │ │ │ │ - vshr.s64 q9, q2, #64 │ │ │ │ + vmla.i d19, d16, d0[5] │ │ │ │ andlt r0, r7, pc, lsr #32 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ ldclt 0, cr15, [r0, #-260] @ 0xfffffefc │ │ │ │ - rsbpl pc, r8, ip, asr #12 │ │ │ │ + rsbsvs pc, r8, ip, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ stc2 0, cr15, [sl, #-260] @ 0xfffffefc │ │ │ │ andsle r2, r0, r2, lsl #28 │ │ │ │ stclne 14, cr1, [ip], #-460 @ 0xfffffe34 │ │ │ │ - ldrcc pc, [r8, r1, asr #12] │ │ │ │ + strmi pc, [r8, r1, asr #12]! │ │ │ │ streq pc, [pc, -r0, asr #5]! │ │ │ │ and r4, r3, sp, lsl r4 │ │ │ │ ldc2l 0, cr15, [lr], #260 @ 0x104 │ │ │ │ andle r4, r4, r5, lsr #5 │ │ │ │ svcne 0x0001f814 │ │ │ │ stmdbcs r0, {r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf64cd1f6 │ │ │ │ - vaddl.s8 , d16, d8 │ │ │ │ + vshr.s64 d22, d8, #64 │ │ │ │ @ instruction: 0xf041002f │ │ │ │ @ instruction: 0xe7c9fcf1 │ │ │ │ @ instruction: 0xf64c8841 │ │ │ │ - vaddl.s8 , d16, d12 │ │ │ │ - blt 0x1368624 │ │ │ │ + vshr.s64 d22, d12, #64 │ │ │ │ + blt 0x1368724 │ │ │ │ @ instruction: 0xf041b289 │ │ │ │ stmibvc r8!, {r0, r1, r2, r5, r6, r7, sl, fp, ip, sp, lr, pc}^ │ │ │ │ stmdbvc sl!, {r0, r1, r3, r5, r7, r8, fp, ip, sp, lr}^ │ │ │ │ andls r7, r0, r9, lsr #18 │ │ │ │ - adcspl pc, r4, ip, asr #12 │ │ │ │ + sbcvs pc, r4, ip, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ ldc2l 0, cr15, [ip], {65} @ 0x41 │ │ │ │ - sbcsvs pc, r0, ip, asr #12 │ │ │ │ + rscvc pc, r0, ip, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ ldc2l 0, cr15, [r6], {65} @ 0x41 │ │ │ │ ldmib r0, {r1, r2, r3, r5, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf64c1201 │ │ │ │ - vaddl.s8 q11, d16, d20 │ │ │ │ + vshr.s64 d23, d20, #64 │ │ │ │ @ instruction: 0xf041002f │ │ │ │ str pc, [r5, sp, asr #25]! │ │ │ │ stmdavs r2, {r0, r6, fp, pc}^ │ │ │ │ - sbcspl pc, r8, ip, asr #12 │ │ │ │ + rscvs pc, r8, ip, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ addlt fp, r9, #299008 @ 0x49000 │ │ │ │ stc2l 0, cr15, [r2], {65} @ 0x41 │ │ │ │ stmdbcs r4, {r0, r3, r5, r7, r9, fp, ip, sp, lr} │ │ │ │ ldm pc, {r3, r4, r6, fp, ip, lr, pc}^ @ │ │ │ │ ldmdbmi r0, {r0, ip, sp, lr, pc}^ │ │ │ │ andseq r3, fp, r2, asr #22 │ │ │ │ vmul.i8 , q6, q2 │ │ │ │ - vaddw.s8 q11, q8, d24 │ │ │ │ + vsra.s64 d23, d24, #64 │ │ │ │ @ instruction: 0xf64c012f │ │ │ │ - vmla.i d16, d16, d0[5] │ │ │ │ + vshr.s64 , q10, #64 │ │ │ │ @ instruction: 0xf041002f │ │ │ │ str pc, [r7, pc, lsr #25] │ │ │ │ vmax.s8 d20, d12, d17 │ │ │ │ - vsubl.s8 q11, d16, d24 │ │ │ │ + vrshr.s64 d23, d24, #64 │ │ │ │ @ instruction: 0xf64c022f │ │ │ │ - vmla.i d16, d16, d0[7] │ │ │ │ + vshr.s64 , q14, #64 │ │ │ │ @ instruction: 0xf041002f │ │ │ │ ldrb pc, [fp, -r3, lsr #25]! @ │ │ │ │ - rsbvs pc, r0, ip, asr #12 │ │ │ │ + rsbsvc pc, r0, ip, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ ldc2 0, cr15, [ip], {65} @ 0x41 │ │ │ │ - blvc 0xfec079a8 │ │ │ │ - blvc 0xb873b4 │ │ │ │ + blvc 0xfec07aa8 │ │ │ │ + blvc 0xb874b4 │ │ │ │ @ instruction: 0xf64c9004 │ │ │ │ - vmvn.i32 q11, #0 @ 0x00000000 │ │ │ │ + vaddl.s8 , d16, d0 │ │ │ │ stcvc 0, cr0, [ip], #188 @ 0xbc │ │ │ │ stclvc 4, cr9, [ip], #-12 │ │ │ │ stcvc 4, cr9, [ip], #-8 │ │ │ │ - blvc 0xffc4d628 │ │ │ │ + blvc 0xffc4d728 │ │ │ │ @ instruction: 0xf0419400 │ │ │ │ @ instruction: 0xf64cfc89 │ │ │ │ - vshr.s64 q11, q0, #64 │ │ │ │ + vmla.i d23, d16, d0[4] │ │ │ │ @ instruction: 0xf041002f │ │ │ │ ldrb pc, [fp, -r3, lsl #25] @ │ │ │ │ - subvs pc, ip, ip, asr #12 │ │ │ │ + subsvc pc, ip, ip, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ ldc2l 0, cr15, [ip], #-260 @ 0xfffffefc │ │ │ │ @ instruction: 0xf64ce7de │ │ │ │ - vmvn.i32 d22, #8 @ 0x00000008 │ │ │ │ + vmla.i d23, d0, d0[2] │ │ │ │ @ instruction: 0xf041002f │ │ │ │ @ instruction: 0xe7d7fc75 │ │ │ │ - eorvs pc, r4, ip, asr #12 │ │ │ │ + eorsvc pc, r4, ip, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ stc2l 0, cr15, [lr], #-260 @ 0xfffffefc │ │ │ │ @ instruction: 0xf64ce7d0 │ │ │ │ - vmov.i32 d22, #8 @ 0x00000008 │ │ │ │ + vaddl.s8 , d0, d24 │ │ │ │ @ instruction: 0xf041002f │ │ │ │ strb pc, [r9, r7, ror #24] @ │ │ │ │ - rsbvc pc, r0, sl, asr #4 │ │ │ │ + rsbseq pc, r0, sl, asr #12 │ │ │ │ eorseq pc, r0, r0, asr #5 │ │ │ │ stc2l 0, cr15, [r0], #-260 @ 0xfffffefc │ │ │ │ svclt 0x0000e7c2 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0078f8cc │ │ │ │ @@ -286907,62 +286973,62 @@ │ │ │ │ ldrmi r6, [fp], r3, lsl #16 │ │ │ │ @ instruction: 0xf1052301 │ │ │ │ andcs r0, r4, #20, 2 │ │ │ │ @ instruction: 0xf0134618 │ │ │ │ strmi pc, [r0], r7, ror #17 │ │ │ │ stmdavs r3, {r3, r8, ip, sp, pc} │ │ │ │ @ instruction: 0x46314698 │ │ │ │ - addpl pc, r8, ip, asr #4 │ │ │ │ + addsvs pc, r8, ip, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - strvs pc, [r8, ip, asr #4]! │ │ │ │ + ldrvc pc, [r8, ip, asr #4]! │ │ │ │ streq pc, [pc, -r0, asr #5]! │ │ │ │ stc2 0, cr15, [r4], {65} @ 0x41 │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ - vadd.i8 d26, d10, d7 │ │ │ │ - vmlsl.s , d0, d0[4] │ │ │ │ + @ instruction: 0xf64aa807 │ │ │ │ + vmvn.i32 q8, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf1800630 │ │ │ │ movtcs lr, #2064 @ 0x810 │ │ │ │ ldrmi r2, [r9], -r1, lsl #4 │ │ │ │ strls sl, [r2, -r7, lsl #16] │ │ │ │ - strbne pc, [r0, #-590] @ 0xfffffdb2 @ │ │ │ │ + ldrbcs pc, [r0, #-590] @ 0xfffffdb2 @ │ │ │ │ ldreq pc, [r3, #-704]! @ 0xfffffd40 │ │ │ │ strls r9, [r0, #-1537] @ 0xfffff9ff │ │ │ │ @ instruction: 0xf9cef191 │ │ │ │ stmdage r7, {r0, r2, r8, fp, ip, pc} │ │ │ │ - blx 0xffbe486e │ │ │ │ + blx 0xffbe496e │ │ │ │ ldrbmi r4, [r0], -r1, lsr #12 │ │ │ │ - blx 0x17e675e │ │ │ │ + blx 0x17e685e │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf17fa807 │ │ │ │ movtcs lr, #4086 @ 0xff6 │ │ │ │ andcs r4, r1, #26214400 @ 0x1900000 │ │ │ │ stmib sp, {r0, r1, r2, fp, sp, pc}^ │ │ │ │ strls r6, [r0, #-1793] @ 0xfffff8ff │ │ │ │ @ instruction: 0xf9b8f191 │ │ │ │ stmdage r7, {r0, r5, r9, sl, lr} │ │ │ │ - blx 0xff66489a │ │ │ │ + blx 0xff66499a │ │ │ │ andcs r4, r0, #983040 @ 0xf0000 │ │ │ │ @ instruction: 0xf7f84649 │ │ │ │ andcs pc, r0, #5440 @ 0x1540 │ │ │ │ ldrbmi r4, [r8], -r1, asr #12 │ │ │ │ mrc2 7, 2, pc, cr14, cr15, {7} │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r7, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xf64cd10a │ │ │ │ - vshr.s64 , q2, #64 │ │ │ │ + vmla.i d22, d16, d0[5] │ │ │ │ andslt r0, r9, pc, lsr #32 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ - bllt 0xfefe48cc │ │ │ │ + bllt 0xfefe49cc │ │ │ │ ldrb r9, [r3, -r5]! │ │ │ │ - blx 0x164e14 │ │ │ │ + blx 0x164f14 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r3, r5, r4, lsl #25 │ │ │ │ + mlaseq r5, r4, sp, r3 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec7f9e0 │ │ │ │ + bl 0xfec7fae0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0f90 │ │ │ │ movwcs ip, #4296 @ 0x10c8 │ │ │ │ @ instruction: 0x4607b097 │ │ │ │ ldrmi r2, [r8], -r4, lsl #4 │ │ │ │ @ instruction: 0xf8dc460c │ │ │ │ @ instruction: 0xf8cdc000 │ │ │ │ @@ -286977,325 +287043,325 @@ │ │ │ │ stmdavs r3, {r3, r8, ip, sp, pc} │ │ │ │ movwcs r4, #5661 @ 0x161d │ │ │ │ tstpeq r8, r4, lsl #2 @ p-variant is OBSOLETE │ │ │ │ ldrmi r2, [r8], -r4, lsl #4 │ │ │ │ @ instruction: 0xf85af013 │ │ │ │ tstlt r0, r4, lsl #12 │ │ │ │ ldrtmi r6, [r9], -r4, lsl #16 │ │ │ │ - addpl pc, r8, ip, asr #4 │ │ │ │ + addsvs pc, r8, ip, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - blx 0x206494a │ │ │ │ + blx 0x2064a4a │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf17fa805 │ │ │ │ vmax.f32 d30, d28, d12 │ │ │ │ - vsubw.s8 q11, q8, d24 │ │ │ │ + vrsra.s64 d23, d24, #64 │ │ │ │ movwls r0, #9007 @ 0x232f │ │ │ │ - msrvc SPSR_, #-1610612732 @ 0xa0000004 │ │ │ │ + cmnpeq r0, #77594624 @ p-variant is OBSOLETE @ 0x4a00000 │ │ │ │ teqpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ vcgt.s8 d25, d14, d1 │ │ │ │ - vqdmlal.s , d0, d0[0] │ │ │ │ + vorr.i32 q9, #0 @ 0x00000000 │ │ │ │ movwls r0, #819 @ 0x333 │ │ │ │ andcs r2, r1, #64, 6 │ │ │ │ stmdage r5, {r0, r3, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf942f191 │ │ │ │ stmdage r5, {r0, r4, r5, r9, sl, lr} │ │ │ │ - blx 0x18e4986 │ │ │ │ + blx 0x18e4a86 │ │ │ │ strtmi r2, [r1], -r0, lsl #4 │ │ │ │ @ instruction: 0xf7ff4628 │ │ │ │ - blmi 0x3a8040 │ │ │ │ - blls 0x6828f8 │ │ │ │ + blmi 0x3a8140 │ │ │ │ + blls 0x6829f8 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 56) │ │ │ │ - sbcspl pc, r4, ip, asr #12 │ │ │ │ + rscvs pc, r4, ip, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ pop {r0, r1, r2, r4, ip, sp, pc} │ │ │ │ @ instruction: 0xf04140f0 │ │ │ │ @ instruction: 0xf191bb49 │ │ │ │ svclt 0x0000f991 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0078f8cc │ │ │ │ @ instruction: 0x4698b09b │ │ │ │ @ instruction: 0x46914b31 │ │ │ │ vadd.i8 q11, q6, │ │ │ │ - vsubhn.i16 d22, q8, q12 │ │ │ │ + @ instruction: 0xf2c076b8 │ │ │ │ stcls 6, cr0, [r4], #-188 @ 0xffffff44 │ │ │ │ ldrdvc lr, [r2], -sp @ │ │ │ │ stcls 0, cr9, [r5, #-20]! @ 0xffffffec │ │ │ │ - addpl pc, r8, ip, asr #4 │ │ │ │ + addsvs pc, r8, ip, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ tstls r9, #1769472 @ 0x1b0000 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ vshl.s8 d25, d6, d14 │ │ │ │ - vmls.i d17, d0, d0[0] │ │ │ │ + vmov.i32 q9, #0 @ 0x00000000 │ │ │ │ strls r0, [r7, #-1075] @ 0xfffffbcd │ │ │ │ - blx 0x8e4a06 │ │ │ │ + blx 0x8e4b06 │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf17fa809 │ │ │ │ movtcs lr, #3886 @ 0xf2e │ │ │ │ andcs r4, r1, #26214400 @ 0x1900000 │ │ │ │ strls sl, [r2], -r9, lsl #16 │ │ │ │ - strbvc pc, [r0, #-586]! @ 0xfffffdb6 @ │ │ │ │ + ldrbeq pc, [r0, #-1610]! @ 0xfffff9b6 @ │ │ │ │ ldreq pc, [r0, #-704]! @ 0xfffffd40 │ │ │ │ strls r9, [r1, #-1024] @ 0xfffffc00 │ │ │ │ @ instruction: 0xf8ecf191 │ │ │ │ stmdage r9, {r0, r3, r6, r9, sl, lr} │ │ │ │ - blx 0x364a32 │ │ │ │ + blx 0x364b32 │ │ │ │ @ instruction: 0x46404639 │ │ │ │ - blx 0x1f66920 │ │ │ │ + blx 0x1f66a20 │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf17fa809 │ │ │ │ movtcs lr, #3860 @ 0xf14 │ │ │ │ andcs r4, r1, #26214400 @ 0x1900000 │ │ │ │ stmib sp, {r0, r3, fp, sp, pc}^ │ │ │ │ strls r5, [r0], #-1537 @ 0xfffff9ff │ │ │ │ @ instruction: 0xf8d6f191 │ │ │ │ stmdage r9, {r0, r3, r4, r5, r9, sl, lr} │ │ │ │ - blx 0xffde4a5c │ │ │ │ + blx 0xffde4b5c │ │ │ │ stmdbls r5, {r1, r2, r3, fp, lr} │ │ │ │ @ instruction: 0xf7f82200 │ │ │ │ andcs pc, r1, #29440 @ 0x7300 │ │ │ │ ldrdeq lr, [r6, -sp] │ │ │ │ ldc2l 7, cr15, [ip, #-1020]! @ 0xfffffc04 │ │ │ │ ldmdavs sl, {r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r9, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xf64cd108 │ │ │ │ - vshr.s64 , q2, #64 │ │ │ │ + vmla.i d22, d16, d0[5] │ │ │ │ andslt r0, fp, pc, lsr #32 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ - blt 0xff764a90 │ │ │ │ + blt 0xff764b90 │ │ │ │ @ instruction: 0xf920f191 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r3, r5, r4, lsl #25 │ │ │ │ + mlaseq r5, r4, sp, r3 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec7fba0 │ │ │ │ + bl 0xfec7fca0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ umullslt r0, r6, r8, pc @ │ │ │ │ - blmi 0x97a220 │ │ │ │ - addpl pc, r8, ip, asr #4 │ │ │ │ + blmi 0x97a320 │ │ │ │ + addsvs pc, r8, ip, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ ldrmi r6, [r6], -r9, asr #16 │ │ │ │ tstls r5, #1769472 @ 0x1b0000 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xf0419c1a │ │ │ │ subcs pc, r0, #765952 @ 0xbb000 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ mcr 1, 6, pc, cr10, cr15, {3} @ │ │ │ │ - @ instruction: 0x63a8f24c │ │ │ │ + @ instruction: 0x73b8f24c │ │ │ │ msreq CPSR_fsxc, #192, 4 │ │ │ │ - vcgt.s8 d25, d10, d2 │ │ │ │ - vqdmlal.s , d0, d0[4] │ │ │ │ + @ instruction: 0xf64a9302 │ │ │ │ + vbic.i32 q8, #0 @ 0x00000000 │ │ │ │ movwls r0, #4912 @ 0x1330 │ │ │ │ - movtne pc, #590 @ 0x24e @ │ │ │ │ + cmppcs r0, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ movtcs r9, #768 @ 0x300 │ │ │ │ ldrmi r2, [r9], -r1, lsl #4 │ │ │ │ @ instruction: 0xf191a805 │ │ │ │ ldrtmi pc, [r1], -r1, lsl #17 @ │ │ │ │ @ instruction: 0xf041a805 │ │ │ │ andcs pc, r1, #643072 @ 0x9d000 │ │ │ │ strtmi r4, [r8], -r1, lsr #12 │ │ │ │ stc2 7, cr15, [ip, #-1020]! @ 0xfffffc04 │ │ │ │ ldmdavs sl, {r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xf64cd108 │ │ │ │ - vshr.s64 , q2, #64 │ │ │ │ + vmla.i d22, d16, d0[5] │ │ │ │ andslt r0, r6, pc, lsr #32 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ - blt 0xfe364b30 │ │ │ │ + blt 0xfe364c30 │ │ │ │ @ instruction: 0xf8d0f191 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec7fc3c │ │ │ │ + bl 0xfec7fd3c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ vmin.s8 d20, d13, d4 │ │ │ │ - vaddl.s8 q10, d16, d28 │ │ │ │ + vshr.s64 d21, d28, #64 │ │ │ │ ldmib sp, {r0, r1, r2, r3, r5}^ │ │ │ │ @ instruction: 0xf0415607 │ │ │ │ pldw [r4, #-2675] @ 0xfffff58d │ │ │ │ andsle r5, r0, #128, 30 @ 0x200 │ │ │ │ - rsbvc pc, r0, sl, asr #4 │ │ │ │ + rsbseq pc, r0, sl, asr #12 │ │ │ │ eorseq pc, r0, r0, asr #5 │ │ │ │ @ instruction: 0xf0414621 │ │ │ │ stmiblt r5, {r0, r3, r5, r6, r9, fp, ip, sp, lr, pc}^ │ │ │ │ - subscs pc, ip, lr, asr #4 │ │ │ │ + rsbcc pc, ip, lr, asr #4 │ │ │ │ eorseq pc, r3, r0, asr #5 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf0414070 │ │ │ │ rsbmi fp, r1, #389120 @ 0x5f000 │ │ │ │ strmi r9, [r8], -r1, lsl #2 │ │ │ │ cdp2 0, 5, cr15, cr10, cr9, {0} │ │ │ │ strmi r9, [r2], -r1, lsl #18 │ │ │ │ rscle r2, r5, r0, lsl #16 │ │ │ │ - sbcseq pc, r0, ip, asr #12 │ │ │ │ + rscne pc, r0, ip, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - blx 0x1564ba0 │ │ │ │ - @ instruction: 0xf64ce7e6 │ │ │ │ - vaddl.s8 , d0, d0 │ │ │ │ + blx 0x1564ca0 │ │ │ │ + vabd.s8 q15, , q11 │ │ │ │ + vmov.i32 d16, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf041002f │ │ │ │ ldrtmi pc, [r2], -r9, asr #20 @ │ │ │ │ tstle r9, r8, lsl #28 │ │ │ │ strtmi r2, [r9], -r1, lsl #6 │ │ │ │ @ instruction: 0xf0124618 │ │ │ │ tstplt r8, r5, lsl pc @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf7f82101 │ │ │ │ ldrd pc, [sl], -r7 │ │ │ │ - addeq pc, r8, #-268435452 @ 0xf0000004 │ │ │ │ + addsne pc, r8, #-268435452 @ 0xf0000004 │ │ │ │ eorseq pc, r0, #192, 4 │ │ │ │ - rsceq pc, ip, ip, asr #12 │ │ │ │ + rscsne pc, ip, ip, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf0414629 │ │ │ │ @ instruction: 0xf64cfa31 │ │ │ │ - vshr.s64 , q2, #64 │ │ │ │ + vmla.i d22, d16, d0[5] │ │ │ │ @ instruction: 0xf041002f │ │ │ │ strb pc, [r1, fp, lsr #20] @ │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec7fcf0 │ │ │ │ + bl 0xfec7fdf0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addslt r0, r9, r8, lsl #31 │ │ │ │ @ instruction: 0x46144b51 │ │ │ │ - adcmi pc, ip, sp, asr #4 │ │ │ │ + adcspl pc, ip, sp, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ tstls r7, #1769472 @ 0x1b0000 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xf0419d1e │ │ │ │ pldw [r4, #-2581] @ 0xfffff5eb │ │ │ │ eorle r5, sp, #128, 30 @ 0x200 │ │ │ │ - vmax.s8 d20, d10, d17 │ │ │ │ - vmla.i d23, d0, d0[4] │ │ │ │ + @ instruction: 0xf64a4621 │ │ │ │ + vmvn.i32 q8, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf0410030 │ │ │ │ @ instruction: 0xf64cfa0b │ │ │ │ - vaddl.s8 , d0, d0 │ │ │ │ + vmov.i32 d20, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf041002f │ │ │ │ - bllt 0x20a7348 │ │ │ │ - orreq pc, r8, pc, asr #4 │ │ │ │ + bllt 0x20a7448 │ │ │ │ + orrsne pc, r8, pc, asr #4 │ │ │ │ teqpeq r0, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ - rsceq pc, r4, ip, asr #12 │ │ │ │ + rscsne pc, r4, ip, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf9faf041 │ │ │ │ - sbcspl pc, r4, ip, asr #12 │ │ │ │ + rscvs pc, r4, ip, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf9f4f041 │ │ │ │ ldmdavs sl, {r1, r3, r4, r5, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r7, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ vrhadd.s8 , q7, q14 │ │ │ │ - vmov.i32 q9, #12 @ 0x0000000c │ │ │ │ + vmla.i d19, d0, d0[7] │ │ │ │ andslt r0, r9, r3, lsr r0 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ stmiblt r4!, {r0, r6, ip, sp, lr, pc}^ │ │ │ │ tstls r5, r1, ror #4 │ │ │ │ @ instruction: 0xf0094608 │ │ │ │ stmdbls r5, {r0, r1, r2, r3, r4, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ stmdacs r0, {r1, r9, sl, lr} │ │ │ │ @ instruction: 0xf64cd0c8 │ │ │ │ - vshr.s64 q8, q0, #64 │ │ │ │ + vmla.i d17, d16, d0[4] │ │ │ │ @ instruction: 0xf041002f │ │ │ │ @ instruction: 0xe7dff9d5 │ │ │ │ andscs r2, r0, #67108864 @ 0x4000000 │ │ │ │ ldrmi r4, [r8], -r9, lsr #12 │ │ │ │ mcr2 0, 5, pc, cr2, cr2, {0} @ │ │ │ │ eorsle r2, pc, r0, lsl #16 │ │ │ │ subcs r4, r0, #5242880 @ 0x500000 │ │ │ │ stmdage r7, {r8, sp} │ │ │ │ - strbne pc, [r0], #-590 @ 0xfffffdb2 @ │ │ │ │ + ldrbcs pc, [r0], #-590 @ 0xfffffdb2 @ │ │ │ │ ldrteq pc, [r3], #-704 @ 0xfffffd40 @ │ │ │ │ @ instruction: 0x6700e9d5 │ │ │ │ ldcl 1, cr15, [r4, #508] @ 0x1fc │ │ │ │ - @ instruction: 0x63a8f24c │ │ │ │ + @ instruction: 0x73b8f24c │ │ │ │ msreq CPSR_fsxc, #192, 4 │ │ │ │ - @ instruction: 0xf64c9302 │ │ │ │ - vsubw.s8 , q0, d12 │ │ │ │ + vcgt.s8 d25, d13, d2 │ │ │ │ + vorr.i32 d16, #3072 @ 0x00000c00 │ │ │ │ movwls r0, #4911 @ 0x132f │ │ │ │ andcs r2, r1, #64, 6 │ │ │ │ stmdage r7, {r0, r3, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf1909400 │ │ │ │ ldrtmi pc, [fp], -pc, lsl #31 @ │ │ │ │ stmdage r7, {r1, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf9aaf041 │ │ │ │ ldmib r5, {r6, r9, sp}^ │ │ │ │ tstcs r0, r2, lsl #12 │ │ │ │ @ instruction: 0xf17fa807 │ │ │ │ movtcs lr, #3512 @ 0xdb8 │ │ │ │ stmdage r7, {r0, r3, r4, r9, sl, lr} │ │ │ │ vshl.s8 d25, d0, d15 │ │ │ │ - vsubl.s8 q8, d16, d8 │ │ │ │ + vrshr.s64 d17, d8, #64 │ │ │ │ andls r0, r2, #48, 4 │ │ │ │ - andsvc pc, ip, #76, 12 @ 0x4c00000 │ │ │ │ + eoreq pc, ip, #-805306364 @ 0xd0000004 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ andcs r9, r1, #268435456 @ 0x10000000 │ │ │ │ @ instruction: 0xff72f190 │ │ │ │ ldrtmi r4, [r3], -sl, lsr #12 │ │ │ │ @ instruction: 0xf041a807 │ │ │ │ ldr pc, [r1, sp, lsl #19] │ │ │ │ vmax.s8 d20, d15, d25 │ │ │ │ - vsubl.s8 q8, d16, d8 │ │ │ │ + vrshr.s64 d17, d8, #64 │ │ │ │ @ instruction: 0xf64c0230 │ │ │ │ - vmla.i d16, d16, d0[7] │ │ │ │ + vshr.s64 , q14, #64 │ │ │ │ @ instruction: 0xf041002f │ │ │ │ str pc, [r5, r1, lsl #19] │ │ │ │ @ instruction: 0xffc8f190 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec7fe4c │ │ │ │ + bl 0xfec7ff4c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ vmin.s8 d20, d13, d4 │ │ │ │ - vaddl.s8 q10, d16, d28 │ │ │ │ + vshr.s64 d21, d28, #64 │ │ │ │ ldmib sp, {r0, r1, r2, r3, r5}^ │ │ │ │ @ instruction: 0xf0415606 │ │ │ │ pldw [r4, #-2411] @ 0xfffff695 │ │ │ │ eorle r5, r9, #128, 30 @ 0x200 │ │ │ │ @ instruction: 0xf64e4621 │ │ │ │ vmls.i d17, d16, d0[5] │ │ │ │ - vqshl.s8 d16, d5, d26 │ │ │ │ - vmla.i d23, d0, d0[4] │ │ │ │ + @ instruction: 0xf64a0495 │ │ │ │ + vmvn.i32 q8, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf0410030 │ │ │ │ stmdavs r3!, {r0, r2, r3, r4, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ eor fp, fp, fp, lsl r9 │ │ │ │ svccc 0x0028f854 │ │ │ │ addsmi fp, sp, #201326593 @ 0xc000001 │ │ │ │ stmiavs r5!, {r1, r3, r4, r5, r6, r7, r8, ip, lr, pc}^ │ │ │ │ streq pc, [r2, #-37] @ 0xffffffdb │ │ │ │ @ instruction: 0xd1232d01 │ │ │ │ - andcc pc, r0, ip, asr #12 │ │ │ │ + andsmi pc, r0, ip, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf94af041 │ │ │ │ - blcc 0x183338 │ │ │ │ + blcc 0x183438 │ │ │ │ stmdale r5!, {r0, r1, r3, r8, r9, fp, sp}^ │ │ │ │ @ instruction: 0xf003e8df │ │ │ │ @ instruction: 0x21213422 │ │ │ │ ldrtcc r2, [r6], -r1, lsr #2 │ │ │ │ strbcc r3, [r1], #-2081 @ 0xfffff7df │ │ │ │ tstls r1, r1, ror #4 │ │ │ │ @ instruction: 0xf0094608 │ │ │ │ stmdbls r1, {r0, r3, r4, r5, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ stmdacs r0, {r1, r9, sl, lr} │ │ │ │ @ instruction: 0xf64cd0cc │ │ │ │ - vshr.s64 q8, q0, #64 │ │ │ │ + vmla.i d17, d16, d0[4] │ │ │ │ @ instruction: 0xf041002f │ │ │ │ and pc, r1, pc, lsr #18 │ │ │ │ sbcsle r2, r6, r0, lsl #26 │ │ │ │ - subscs pc, ip, lr, asr #4 │ │ │ │ + rsbcc pc, ip, lr, asr #4 │ │ │ │ eorseq pc, r3, r0, asr #5 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf0414070 │ │ │ │ strcs fp, [r4, #-2339] @ 0xfffff6dd │ │ │ │ strtmi r2, [sl], -r1, lsl #6 │ │ │ │ @ instruction: 0x46184631 │ │ │ │ ldc2l 0, cr15, [r0, #72]! @ 0x48 │ │ │ │ @ instruction: 0xf104b310 │ │ │ │ @ instruction: 0xf0120118 │ │ │ │ @ instruction: 0xf64cfb9d │ │ │ │ - vshr.s64 , q2, #64 │ │ │ │ + vmla.i d22, d16, d0[5] │ │ │ │ @ instruction: 0xf041002f │ │ │ │ @ instruction: 0xe7e3f911 │ │ │ │ strb r2, [fp, r2, lsl #10]! │ │ │ │ strb r2, [r9, r8, lsl #10]! │ │ │ │ smlattcs r0, r5, r9, r6 │ │ │ │ eoreq pc, r0, r4, lsl #2 │ │ │ │ stc2 0, cr15, [ip, #-72]! @ 0xffffffb8 │ │ │ │ @@ -287303,49 +287369,49 @@ │ │ │ │ @ instruction: 0xf64fe7e0 │ │ │ │ vorr.i32 d18, #0 @ 0x00000000 │ │ │ │ stmibvs r2!, {r1, r2, r4, r7, r8, r9, sp}^ │ │ │ │ ldmdavs fp, {r4, r5, r8, sp} │ │ │ │ movwcc pc, #11009 @ 0x2b01 @ │ │ │ │ @ instruction: 0xe7d569dd │ │ │ │ vmul.i8 , , q3 │ │ │ │ - vaddw.s8 q8, q8, d8 │ │ │ │ + vsra.s64 d17, d8, #64 │ │ │ │ @ instruction: 0xf64c0130 │ │ │ │ - vmla.i d16, d16, d0[5] │ │ │ │ + vshr.s64 , q10, #64 │ │ │ │ @ instruction: 0xf041002f │ │ │ │ ldrb pc, [r4, sp, ror #17] @ │ │ │ │ vmin.s8 d20, d15, d17 │ │ │ │ - vsubl.s8 q8, d16, d8 │ │ │ │ + vrshr.s64 d17, d8, #64 │ │ │ │ @ instruction: 0xf64c0230 │ │ │ │ - vmla.i d16, d16, d0[7] │ │ │ │ + vshr.s64 , q14, #64 │ │ │ │ @ instruction: 0xf041002f │ │ │ │ strb pc, [r8, r1, ror #17] @ │ │ │ │ mcr2 7, 3, pc, cr4, cr8, {7} @ │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0088f8cc │ │ │ │ @ instruction: 0x461cb097 │ │ │ │ vpadd.i8 d20, d28, d27 │ │ │ │ - vaddl.s8 , d16, d8 │ │ │ │ + vshr.s64 d22, d8, #64 │ │ │ │ stmdavs r9, {r0, r1, r2, r3, r5}^ │ │ │ │ ldmdavs fp, {r4, r7, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9315 │ │ │ │ @ instruction: 0xf8dd0300 │ │ │ │ @ instruction: 0xf0419078 │ │ │ │ subcs pc, r0, #12910592 @ 0xc50000 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - strvs pc, [r8, ip, asr #4]! │ │ │ │ + ldrvc pc, [r8, ip, asr #4]! │ │ │ │ streq pc, [pc, -r0, asr #5]! │ │ │ │ ldcl 1, cr15, [r0], {127} @ 0x7f │ │ │ │ andcs r2, r1, #64, 6 │ │ │ │ stmdage r5, {r0, r3, r4, r9, sl, lr} │ │ │ │ - vabd.s8 d25, d10, d2 │ │ │ │ - vmlsl.s , d0, d0[4] │ │ │ │ + @ instruction: 0xf64a9702 │ │ │ │ + vmvn.i32 q8, #0 @ 0x00000000 │ │ │ │ vmin.s8 d16, d14, d16 │ │ │ │ - vmls.f d17, d0, d0[0] │ │ │ │ + vorr.i32 q9, #0 @ 0x00000000 │ │ │ │ @ instruction: 0x96010533 │ │ │ │ @ instruction: 0xf1909500 │ │ │ │ strbmi pc, [r1], -fp, lsl #29 @ │ │ │ │ @ instruction: 0xf041a805 │ │ │ │ stccs 8, cr15, [r6], #-668 @ 0xfffffd64 │ │ │ │ stccs 12, cr13, [r0], {44} @ 0x2c │ │ │ │ @ instruction: 0x2c26db38 │ │ │ │ @@ -287371,351 +287437,351 @@ │ │ │ │ sbcseq r0, r4, r5, lsr r0 │ │ │ │ adcseq r0, pc, sl, ror #1 │ │ │ │ orrvs pc, r0, #164, 10 @ 0x29000000 │ │ │ │ stmdale r9, {r1, r3, r8, r9, fp, sp} │ │ │ │ stmdale r7, {r1, r3, r8, r9, fp, sp} │ │ │ │ @ instruction: 0xf003e8df │ │ │ │ @ instruction: 0x06865336 │ │ │ │ - bpl 0xfe3ea67c │ │ │ │ + bpl 0xfe3ea77c │ │ │ │ rsbseq r6, pc, pc, asr r6 @ │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf17fa805 │ │ │ │ movtcs lr, #3194 @ 0xc7a │ │ │ │ andcs r4, r1, #26214400 @ 0x1900000 │ │ │ │ stmib sp, {r0, r2, fp, sp, pc}^ │ │ │ │ strls r6, [r0, #-1793] @ 0xfffff8ff │ │ │ │ mrc2 1, 1, pc, cr12, cr0, {4} │ │ │ │ stmdage r5, {r0, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf858f041 │ │ │ │ svceq 0x0000f1b9 │ │ │ │ vand , , │ │ │ │ - vaddw.s8 q8, q8, d8 │ │ │ │ + vsra.s64 d17, d8, #64 │ │ │ │ @ instruction: 0xf64c0130 │ │ │ │ - vmla.i d16, d16, d0[5] │ │ │ │ + vshr.s64 , q10, #64 │ │ │ │ @ instruction: 0xf041002f │ │ │ │ - blmi 0x1f26fd4 │ │ │ │ - blls 0x682f14 │ │ │ │ + blmi 0x1f270d4 │ │ │ │ + blls 0x683014 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xf0400300 │ │ │ │ @ instruction: 0xf64c8148 │ │ │ │ - vshr.s64 , q2, #64 │ │ │ │ + vmla.i d22, d16, d0[5] │ │ │ │ andslt r0, r7, pc, lsr #32 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ ldmdalt sl!, {r0, r6, ip, sp, lr, pc} │ │ │ │ - andeq pc, r8, sp, asr #4 │ │ │ │ + andsne pc, r8, sp, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf834f041 │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf17fa805 │ │ │ │ movtcs lr, #3140 @ 0xc44 │ │ │ │ - addeq pc, r8, #-268435452 @ 0xf0000004 │ │ │ │ + addsne pc, r8, #-268435452 @ 0xf0000004 │ │ │ │ eorseq pc, r0, #192, 4 │ │ │ │ andls r9, r2, #1048576 @ 0x100000 │ │ │ │ strls r2, [r0, #-513] @ 0xfffffdff │ │ │ │ stmdage r5, {r0, r3, r4, r9, sl, lr} │ │ │ │ mcr2 1, 0, pc, cr2, cr0, {4} @ │ │ │ │ stmdage r5, {r0, r3, r6, r9, sl, lr} │ │ │ │ @ instruction: 0xf81ef041 │ │ │ │ vaba.s8 q15, , │ │ │ │ - vmov.i32 d16, #4 @ 0x00000004 │ │ │ │ + vaddl.s8 , d0, d20 │ │ │ │ @ instruction: 0xf041002f │ │ │ │ bfi pc, r7, (invalid: 16:10) @ │ │ │ │ - rsbeq pc, r0, sp, asr #4 │ │ │ │ + rsbsne pc, r0, sp, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ vaba.s8 q15, , q5 │ │ │ │ - vmvn.i32 q8, #0 @ 0x00000000 │ │ │ │ + vaddl.s8 , d16, d0 │ │ │ │ @ instruction: 0xf041002f │ │ │ │ ldr pc, [lr, fp, lsl #16]! │ │ │ │ - addeq pc, r0, sp, asr #4 │ │ │ │ + addsne pc, r0, sp, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf804f041 │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf17fa805 │ │ │ │ vfma.f32 d30, d15, d4 │ │ │ │ - vaddw.s8 q8, q8, d8 │ │ │ │ + vsra.s64 d17, d8, #64 │ │ │ │ movtcs r0, #304 @ 0x130 │ │ │ │ andcs r9, r1, #-2147483648 @ 0x80000000 │ │ │ │ - teqpcs r0, ip, asr #12 @ p-variant is OBSOLETE │ │ │ │ + cmppcc r0, ip, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ tstls r1, r0, lsl #10 │ │ │ │ vabd.s8 q15, , q5 │ │ │ │ - vshr.s64 d16, d0, #64 │ │ │ │ + vaddl.s8 , d16, d16 │ │ │ │ @ instruction: 0xf040002f │ │ │ │ ldr pc, [lr, fp, ror #31] │ │ │ │ - eorseq pc, r4, sp, asr #4 │ │ │ │ + subne pc, r4, sp, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ vabd.s8 d30, d29, d30 │ │ │ │ - vaddl.s8 q8, d0, d16 │ │ │ │ + vmvn.i32 d17, #0 @ 0x00000000 │ │ │ │ str r0, [r9, pc, lsr #32]! │ │ │ │ - rscsvc pc, r8, ip, asr #12 │ │ │ │ + andne pc, r8, sp, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xffdaf040 │ │ │ │ svceq 0x0000f1b9 │ │ │ │ strbmi sp, [r9], -r1, lsl #1 │ │ │ │ - addeq pc, r8, #-268435452 @ 0xf0000004 │ │ │ │ + addsne pc, r8, #-268435452 @ 0xf0000004 │ │ │ │ eorseq pc, r0, #192, 4 │ │ │ │ - rsceq pc, ip, ip, asr #12 │ │ │ │ + rscsne pc, ip, ip, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xffccf040 │ │ │ │ - @ instruction: 0xf64ce77f │ │ │ │ - vshr.s64 , q4, #64 │ │ │ │ + vaba.s8 q15, , │ │ │ │ + vmla.i d16, d16, d0[6] │ │ │ │ @ instruction: 0xf040002f │ │ │ │ @ instruction: 0xf1b9ffc5 │ │ │ │ @ instruction: 0xf43f0f00 │ │ │ │ strb sl, [r8, ip, ror #30]! │ │ │ │ - subeq pc, r0, sp, asr #4 │ │ │ │ + subsne pc, r0, sp, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xffbaf040 │ │ │ │ svceq 0x0000f1b9 │ │ │ │ svcge 0x0061f43f │ │ │ │ - @ instruction: 0xf64ce7dd │ │ │ │ - vmla.i d23, d16, d0[6] │ │ │ │ + vaba.s8 q15, , │ │ │ │ + vshr.s64 q8, q12, #64 │ │ │ │ @ instruction: 0xf040002f │ │ │ │ @ instruction: 0xf1b9ffaf │ │ │ │ @ instruction: 0xf43f0f00 │ │ │ │ @ instruction: 0xe7d2af56 │ │ │ │ - subseq pc, r0, sp, asr #4 │ │ │ │ + rsbne pc, r0, sp, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xffa4f040 │ │ │ │ svceq 0x0000f1b9 │ │ │ │ svcge 0x004bf43f │ │ │ │ - @ instruction: 0xf64ce7c7 │ │ │ │ - vmla.i d23, d16, d0[3] │ │ │ │ + vabd.s8 q15, , │ │ │ │ + vshr.s64 q8, q6, #64 │ │ │ │ @ instruction: 0xf040002f │ │ │ │ @ instruction: 0xf1b9ff99 │ │ │ │ @ instruction: 0xf43f0f00 │ │ │ │ ldr sl, [ip, r0, asr #30]! │ │ │ │ - sbcvc pc, r0, ip, asr #12 │ │ │ │ + sbcseq pc, r0, sp, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xff8ef040 │ │ │ │ svceq 0x0000f1b9 │ │ │ │ svcge 0x0035f43f │ │ │ │ - @ instruction: 0xf64ce7b1 │ │ │ │ - vshr.s64 d23, d20, #64 │ │ │ │ + vaba.s8 d30, d29, d17 │ │ │ │ + vmla.i d16, d16, d0[1] │ │ │ │ @ instruction: 0xf040002f │ │ │ │ @ instruction: 0xf1b9ff83 │ │ │ │ @ instruction: 0xf43f0f00 │ │ │ │ str sl, [r6, sl, lsr #30]! │ │ │ │ - addsvc pc, ip, ip, asr #12 │ │ │ │ + adceq pc, ip, sp, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xff78f040 │ │ │ │ - @ instruction: 0xf64ce72b │ │ │ │ - vaddl.s8 , d16, d24 │ │ │ │ + vabd.s8 d30, d13, d27 │ │ │ │ + vshr.s64 d16, d24, #64 │ │ │ │ @ instruction: 0xf040002f │ │ │ │ subcs pc, r0, #452 @ 0x1c4 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - bl 0xfe165660 │ │ │ │ + bl 0xfe165760 │ │ │ │ strls r2, [r2, -r0, asr #6] │ │ │ │ ldr r9, [pc, -r1, lsl #12]! │ │ │ │ - addvc pc, r4, ip, asr #12 │ │ │ │ + addseq pc, r4, sp, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xff62f040 │ │ │ │ - @ instruction: 0xf64ce715 │ │ │ │ - vshr.s64 d23, d0, #64 │ │ │ │ + vaba.s8 d30, d13, d5 │ │ │ │ + vaddl.s8 q8, d16, d16 │ │ │ │ strb r0, [r8, pc, lsr #32]! │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - rsbsvc pc, r8, ip, asr #12 │ │ │ │ + addeq pc, r8, sp, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xff54f040 │ │ │ │ svceq 0x0000f1b9 │ │ │ │ mrcge 4, 7, APSR_nzcv, cr11, cr15, {1} │ │ │ │ - @ instruction: 0xf64ce777 │ │ │ │ - vmla.i d23, d0, d0[7] │ │ │ │ + vaba.s8 q15, , │ │ │ │ + vmvn.i32 q8, #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf040002f │ │ │ │ @ instruction: 0xf1b9ff49 │ │ │ │ @ instruction: 0xf43f0f00 │ │ │ │ @ instruction: 0xe76caef0 │ │ │ │ - rsbvc pc, r0, ip, asr #12 │ │ │ │ + rsbseq pc, r0, sp, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xff3ef040 │ │ │ │ svceq 0x0000f1b9 │ │ │ │ svcge 0x0063f47f │ │ │ │ - @ instruction: 0xf64ce6e3 │ │ │ │ - vmov.i32 , #4 @ 0x00000004 │ │ │ │ + vmax.s8 q15, , │ │ │ │ + vmla.i d16, d0, d0[5] │ │ │ │ @ instruction: 0xf040002f │ │ │ │ ldmdami sp, {r0, r1, r4, r5, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf0092201 │ │ │ │ @ instruction: 0xf7f80103 │ │ │ │ @ instruction: 0xf039f8b3 │ │ │ │ @ instruction: 0xd1220403 │ │ │ │ - orreq pc, r8, pc, asr #4 │ │ │ │ + orrsne pc, r8, pc, asr #4 │ │ │ │ teqpeq r0, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ - subcc pc, r4, r2, asr #4 │ │ │ │ + subsmi pc, r4, r2, asr #4 │ │ │ │ eorseq pc, r3, r0, asr #5 │ │ │ │ @ instruction: 0xff20f040 │ │ │ │ - @ instruction: 0xf64ce6d3 │ │ │ │ - vmla.i d23, d0, d0[3] │ │ │ │ + vmin.s8 q15, , │ │ │ │ + vmov.i32 q8, #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf040002f │ │ │ │ @ instruction: 0xe6ccff19 │ │ │ │ - eorsvc pc, r8, ip, asr #12 │ │ │ │ + subeq pc, r8, sp, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xff12f040 │ │ │ │ - @ instruction: 0xf64ce6c5 │ │ │ │ - vaddl.s8 , d0, d28 │ │ │ │ + vmax.s8 q15, , │ │ │ │ + vmvn.i32 d16, #12 @ 0x0000000c │ │ │ │ ldrb r0, [r5], pc, lsr #32 │ │ │ │ - subvc pc, r0, ip, asr #12 │ │ │ │ + subseq pc, r0, sp, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf64ce6d0 │ │ │ │ - vaddl.s8 , d16, d20 │ │ │ │ + vshr.s64 d20, d20, #64 │ │ │ │ @ instruction: 0xf040002f │ │ │ │ stmdami r5, {r0, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ strtmi r2, [r1], -r1, lsl #4 │ │ │ │ @ instruction: 0xf882f7f8 │ │ │ │ @ instruction: 0xf190e6af │ │ │ │ svclt 0x0000fd43 │ │ │ │ - mlaseq r5, r0, r9, r3 │ │ │ │ - eorseq r3, r5, r0, asr #19 │ │ │ │ + eorseq r3, r5, r0, lsr #21 │ │ │ │ + ldrsbteq r3, [r5], -r0 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0088f8cc │ │ │ │ @ instruction: 0x461db097 │ │ │ │ vqdmulh.s d20, d28, d12 │ │ │ │ - vaddl.s8 , d16, d8 │ │ │ │ + vshr.s64 d22, d8, #64 │ │ │ │ stmdavs r9, {r0, r1, r2, r3, r5}^ │ │ │ │ ldmdavs fp, {r2, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9315 │ │ │ │ @ instruction: 0xf8dd0300 │ │ │ │ @ instruction: 0xf0409078 │ │ │ │ subcs pc, r0, #3504 @ 0xdb0 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - strvs pc, [r8, ip, asr #4]! │ │ │ │ + ldrvc pc, [r8, ip, asr #4]! │ │ │ │ streq pc, [pc, -r0, asr #5]! │ │ │ │ - b 0xffae5794 │ │ │ │ + b 0xffae5894 │ │ │ │ andcs r2, r1, #64, 6 │ │ │ │ stmdage r5, {r0, r3, r4, r9, sl, lr} │ │ │ │ - vabd.s8 d25, d10, d2 │ │ │ │ - vmul.i d23, d0, d0[4] │ │ │ │ + @ instruction: 0xf64a9702 │ │ │ │ + vmvn.i16 q8, #0 @ 0x0000 │ │ │ │ vtst.8 d16, d14, d16 │ │ │ │ - vmlsl.s , d0, d0[0] │ │ │ │ + vmov.i32 q9, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf8cd0633 │ │ │ │ strls r8, [r0], -r4 │ │ │ │ stc2 1, cr15, [r0], #576 @ 0x240 │ │ │ │ @ instruction: 0xf64e4621 │ │ │ │ vmls.i d17, d16, d0[5] │ │ │ │ stmdage r5, {r0, r2, r4, r7, sl} │ │ │ │ cdp2 0, 11, cr15, cr8, cr0, {2} │ │ │ │ ldmdblt fp, {r0, r1, r5, fp, sp, lr} │ │ │ │ @ instruction: 0xf854e01f │ │ │ │ mvnlt r3, r8, lsr #30 │ │ │ │ @ instruction: 0xd1fa429d │ │ │ │ vadd.i8 d22, d18, d17 │ │ │ │ - vmla.i d19, d0, d0[1] │ │ │ │ + vmov.i32 q10, #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf0400033 │ │ │ │ stmdbvs r3!, {r0, r3, r5, r7, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ teqle sp, r0, lsl #22 │ │ │ │ ldmdavs sl, {r1, r3, r5, r6, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ sbchi pc, r9, r0, asr #32 │ │ │ │ - sbcspl pc, r4, ip, asr #12 │ │ │ │ + rscvs pc, r4, ip, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ pop {r0, r1, r2, r4, ip, sp, pc} │ │ │ │ @ instruction: 0xf04043f0 │ │ │ │ @ instruction: 0x4619be95 │ │ │ │ stmdage r5, {r6, r9, sp} │ │ │ │ - ldrbtpl pc, [r4], #-588 @ 0xfffffdb4 @ │ │ │ │ - strteq pc, [pc], #-704 @ 0x129220 │ │ │ │ - b 0xfe965820 │ │ │ │ + strvs pc, [r4], #588 @ 0x24c │ │ │ │ + strteq pc, [pc], #-704 @ 0x129320 │ │ │ │ + b 0xfe965920 │ │ │ │ andcs r2, r1, #64, 6 │ │ │ │ stmdage r5, {r0, r3, r4, r9, sl, lr} │ │ │ │ stmib sp, {r1, r8, r9, sl, ip, pc}^ │ │ │ │ @ instruction: 0xf1906400 │ │ │ │ strtmi pc, [r9], -r3, ror #24 │ │ │ │ @ instruction: 0xf040a805 │ │ │ │ subcs pc, r0, #2032 @ 0x7f0 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - b 0xfe4e5844 │ │ │ │ - addeq pc, r8, #-268435452 @ 0xf0000004 │ │ │ │ + b 0xfe4e5944 │ │ │ │ + addsne pc, r8, #-268435452 @ 0xf0000004 │ │ │ │ eorseq pc, r0, #192, 4 │ │ │ │ andls r2, r2, #64, 6 │ │ │ │ strls r2, [r1], #-513 @ 0xfffffdff │ │ │ │ ldrmi r9, [r9], -r0, lsl #12 │ │ │ │ @ instruction: 0xf190a805 │ │ │ │ strbmi pc, [r9], -sp, asr #24 @ │ │ │ │ @ instruction: 0xf040a805 │ │ │ │ strb pc, [r1, r9, ror #28] @ │ │ │ │ - adcvs pc, r8, ip, asr #4 │ │ │ │ + adcsvc pc, r8, ip, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ cdp2 0, 6, cr15, cr2, cr0, {2} │ │ │ │ - blcc 0x183808 │ │ │ │ + blcc 0x183908 │ │ │ │ stmdale sl, {r3, r8, r9, fp, sp}^ │ │ │ │ @ instruction: 0xf003e8df │ │ │ │ streq r0, [r5, #-1285] @ 0xfffffafb │ │ │ │ stmdbmi r9, {r0, r1, r5, r8, sl, ip}^ │ │ │ │ subcs r0, r0, #54 @ 0x36 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - b 0x1ae5894 │ │ │ │ - addeq pc, r8, #-268435452 @ 0xf0000004 │ │ │ │ + b 0x1ae5994 │ │ │ │ + addsne pc, r8, #-268435452 @ 0xf0000004 │ │ │ │ eorseq pc, r0, #192, 4 │ │ │ │ andls r2, r2, #64, 6 │ │ │ │ @ instruction: 0xf8cd2201 │ │ │ │ strls r8, [r0], -r4 │ │ │ │ @ instruction: 0xf1b9e7d5 │ │ │ │ cmnle r2, r0, lsl #30 │ │ │ │ - orreq pc, r8, pc, asr #4 │ │ │ │ + orrsne pc, r8, pc, asr #4 │ │ │ │ teqpeq r0, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ - rsceq pc, r4, ip, asr #12 │ │ │ │ + rscsne pc, r4, ip, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ cdp2 0, 3, cr15, cr10, cr0, {2} │ │ │ │ subcs lr, r0, #38273024 @ 0x2480000 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - b 0x13658d0 │ │ │ │ - orreq pc, r8, pc, asr #4 │ │ │ │ + b 0x13659d0 │ │ │ │ + orrsne pc, r8, pc, asr #4 │ │ │ │ teqpeq r0, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ tstls r2, r0, asr #6 │ │ │ │ - vhsub.s8 d18, d3, d1 │ │ │ │ - vsra.s64 d23, d16, #64 │ │ │ │ + @ instruction: 0xf6432201 │ │ │ │ + vmla.f d16, d16, d0[0] │ │ │ │ @ instruction: 0x96000133 │ │ │ │ ldr r9, [r4, r1, lsl #2]! │ │ │ │ - blcs 0x183680 │ │ │ │ - blcc 0x1dd664 │ │ │ │ + blcs 0x183780 │ │ │ │ + blcc 0x1dd764 │ │ │ │ @ instruction: 0xf63f2b01 │ │ │ │ stmibvs r3!, {r0, r3, r4, r5, r6, r8, r9, sl, fp, sp, pc} │ │ │ │ - blcs 0x3f7f08 │ │ │ │ + blcs 0x3f8008 │ │ │ │ ldm pc, {r0, r1, r2, r6, fp, ip, lr, pc}^ @ │ │ │ │ cdpne 0, 2, cr15, cr2, cr3, {0} │ │ │ │ tstne r1, r1, lsl r1 │ │ │ │ ldrcs r2, [r1], #-32 @ 0xffffffe0 │ │ │ │ andcs r1, r0, sp, lsr #28 │ │ │ │ - cmpppl r4, ip, asr #12 @ p-variant is OBSOLETE │ │ │ │ + msrvs (UNDEF: 100), ip │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ andls r4, r0, pc, lsl fp │ │ │ │ sbcseq pc, r7, #268435460 @ 0x10000004 │ │ │ │ - blx 0x10657be │ │ │ │ + blx 0x10658be │ │ │ │ movwcs r2, #4612 @ 0x1204 │ │ │ │ ldrmi r4, [r8], -r9, asr #12 │ │ │ │ - blx 0xff6e5380 │ │ │ │ + blx 0xff6e5480 │ │ │ │ adcsle r2, r8, r0, lsl #16 │ │ │ │ tstpeq r8, r4, lsl #2 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf882f012 │ │ │ │ andcs lr, r2, #84, 14 @ 0x1500000 │ │ │ │ andcs lr, r8, #63176704 @ 0x3c40000 │ │ │ │ andcs lr, r1, #62652416 @ 0x3bc0000 │ │ │ │ stmibvs r5!, {r0, r2, r3, r5, r6, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf1042100 │ │ │ │ @ instruction: 0xf0120020 │ │ │ │ - blx 0x167bb6 │ │ │ │ + blx 0x167cb6 │ │ │ │ strb pc, [r4, r5, lsl #4]! @ │ │ │ │ tstpcs r0, #82837504 @ p-variant is OBSOLETE @ 0x4f00000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ teqcs r0, r2, ror #19 │ │ │ │ - blx 0x1833e2 │ │ │ │ + blx 0x1834e2 │ │ │ │ ldmibvs sl, {r1, r8, r9, ip, sp}^ │ │ │ │ @ instruction: 0x4649e7d9 │ │ │ │ - addeq pc, r8, #-268435452 @ 0xf0000004 │ │ │ │ + addsne pc, r8, #-268435452 @ 0xf0000004 │ │ │ │ eorseq pc, r0, #192, 4 │ │ │ │ - rsceq pc, ip, ip, asr #12 │ │ │ │ + rscsne pc, ip, ip, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ ldc2l 0, cr15, [r6, #256] @ 0x100 │ │ │ │ @ instruction: 0xf190e72e │ │ │ │ @ instruction: 0xf7f8fc1d │ │ │ │ svclt 0x0000fb57 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r4, r5, r8, lsr r2 │ │ │ │ + eorseq r4, r5, r8, asr #6 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0080f8cc │ │ │ │ movwcs r4, #7342 @ 0x1cae │ │ │ │ @ instruction: 0x4606b097 │ │ │ │ ldrmi r2, [r8], -r4, lsl #4 │ │ │ │ @@ -287733,610 +287799,610 @@ │ │ │ │ tstpeq r8, r5, lsl #2 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf0124618 │ │ │ │ @ instruction: 0x4681fa77 │ │ │ │ stmdavs r3, {r3, r8, ip, sp, pc} │ │ │ │ movwcs r4, #5785 @ 0x1699 │ │ │ │ @ instruction: 0xf1052204 │ │ │ │ ldrmi r0, [r8], -ip, lsl #2 │ │ │ │ - blx 0x1c65454 │ │ │ │ + blx 0x1c65554 │ │ │ │ tstlt r0, r7, lsl #12 │ │ │ │ movwcs r6, #6151 @ 0x1807 │ │ │ │ tstpeq r0, r5, lsl #2 @ p-variant is OBSOLETE │ │ │ │ ldrmi r2, [r8], -r4, lsl #4 │ │ │ │ - blx 0x19e5468 │ │ │ │ + blx 0x19e5568 │ │ │ │ smlabblt r8, r2, r6, r4 │ │ │ │ ldrmi r6, [sl], r3, lsl #16 │ │ │ │ vmin.s8 d20, d12, d17 │ │ │ │ - vaddl.s8 , d16, d8 │ │ │ │ + vshr.s64 d22, d8, #64 │ │ │ │ vhadd.s8 d16, d12, d31 │ │ │ │ - vmlal.s8 q11, d16, d24 │ │ │ │ + @ instruction: 0xf2c078b8 │ │ │ │ @ instruction: 0xf040082f │ │ │ │ subcs pc, r0, #8128 @ 0x1fc0 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - strbtvc pc, [r0], -sl, asr #4 @ │ │ │ │ + ldrbteq pc, [r0], -sl, asr #12 @ │ │ │ │ ldrteq pc, [r0], -r0, asr #5 @ │ │ │ │ stmib sl, {r0, r1, r2, r3, r4, r5, r6, r8, ip, sp, lr, pc} │ │ │ │ andcs r2, r1, #64, 6 │ │ │ │ stmdage r5, {r0, r3, r4, r9, sl, lr} │ │ │ │ andhi pc, r8, sp, asr #17 │ │ │ │ - strbne pc, [r0, #-590] @ 0xfffffdb2 @ │ │ │ │ + ldrbcs pc, [r0, #-590] @ 0xfffffdb2 @ │ │ │ │ ldreq pc, [r3, #-704]! @ 0xfffffd40 │ │ │ │ strls r9, [r0, #-1537] @ 0xfffff9ff │ │ │ │ - blx 0x1365aae │ │ │ │ + blx 0x1365bae │ │ │ │ stmdage r5, {r0, r3, r4, r6, r9, sl, lr} │ │ │ │ stc2l 0, cr15, [r4, #-256]! @ 0xffffff00 │ │ │ │ stmdale ip, {r0, r4, sl, fp, sp} │ │ │ │ ldmdale r3!, {r0, r4, sl, fp, sp} │ │ │ │ @ instruction: 0xf004e8df │ │ │ │ eorscc r9, r2, #-1342177272 @ 0xb0000008 │ │ │ │ sbcscc r3, sl, #536870915 @ 0x20000003 │ │ │ │ eorscc r3, r2, #536870915 @ 0x20000003 │ │ │ │ eorscc r3, r2, #536870915 @ 0x20000003 │ │ │ │ stccs 15, cr13, [r9], #-200 @ 0xffffff38 │ │ │ │ rschi pc, lr, r0 │ │ │ │ strdle r2, [r3, -pc]! │ │ │ │ - adcseq pc, ip, sp, asr #4 │ │ │ │ + sbcne pc, ip, sp, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ stc2l 0, cr15, [sl, #-256] @ 0xffffff00 │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf17fa805 │ │ │ │ movtcs lr, #2394 @ 0x95a │ │ │ │ andcs r4, r1, #26214400 @ 0x1900000 │ │ │ │ stmib sp, {r0, r2, fp, sp, pc}^ │ │ │ │ strls r6, [r0, #-2049] @ 0xfffff7ff │ │ │ │ - blx 0x865b06 │ │ │ │ + blx 0x865c06 │ │ │ │ stmdage r5, {r0, r3, r6, r9, sl, lr} │ │ │ │ ldc2 0, cr15, [r8, #-256]! @ 0xffffff00 │ │ │ │ @ instruction: 0xf0002f00 │ │ │ │ strbmi r8, [r2], -r4, asr #1 │ │ │ │ @ instruction: 0xf64c4639 │ │ │ │ - vmla.i d16, d16, d0[7] │ │ │ │ + vshr.s64 , q14, #64 │ │ │ │ @ instruction: 0xf040002f │ │ │ │ eors pc, r1, sp, lsr #26 │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf17fa805 │ │ │ │ movtcs lr, #2364 @ 0x93c │ │ │ │ andcs r4, r1, #26214400 @ 0x1900000 │ │ │ │ stmib sp, {r0, r2, fp, sp, pc}^ │ │ │ │ strls r6, [r0, #-2049] @ 0xfffff7ff │ │ │ │ - blx 0xe5b40 │ │ │ │ + blx 0xe5c40 │ │ │ │ stmdage r5, {r0, r5, r9, sl, lr} │ │ │ │ ldc2 0, cr15, [sl, #-256] @ 0xffffff00 │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf17fa805 │ │ │ │ movtcs lr, #2346 @ 0x92a │ │ │ │ andcs r4, r1, #26214400 @ 0x1900000 │ │ │ │ stmib sp, {r0, r2, fp, sp, pc}^ │ │ │ │ strls r6, [r0, #-2049] @ 0xfffff7ff │ │ │ │ - blx 0xffc65b64 │ │ │ │ + blx 0xffc65c64 │ │ │ │ stmdage r5, {r0, r3, r6, r9, sl, lr} │ │ │ │ stc2 0, cr15, [r8, #-256] @ 0xffffff00 │ │ │ │ @ instruction: 0xf0002f00 │ │ │ │ vqadd.s8 d24, d28, d4 │ │ │ │ - vsubl.s8 q11, d16, d24 │ │ │ │ + vrshr.s64 d23, d24, #64 │ │ │ │ @ instruction: 0xf64c022f │ │ │ │ - vmla.i d16, d16, d0[7] │ │ │ │ + vshr.s64 , q14, #64 │ │ │ │ ldrtmi r0, [r9], -pc, lsr #32 │ │ │ │ ldc2l 0, cr15, [sl], #256 @ 0x100 │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf17fa805 │ │ │ │ movtcs lr, #2314 @ 0x90a │ │ │ │ stmdage r5, {r0, r3, r4, r9, sl, lr} │ │ │ │ - addeq pc, r8, #-268435452 @ 0xf0000004 │ │ │ │ + addsne pc, r8, #-268435452 @ 0xf0000004 │ │ │ │ eorseq pc, r0, #192, 4 │ │ │ │ andls r9, r2, #1048576 @ 0x100000 │ │ │ │ strls r2, [r0, #-513] @ 0xfffffdff │ │ │ │ - blx 0xff365bac │ │ │ │ + blx 0xff365cac │ │ │ │ stmdage r5, {r0, r4, r6, r9, sl, lr} │ │ │ │ stc2l 0, cr15, [r4], #256 @ 0x100 │ │ │ │ ldmdavs sl, {r1, r2, r3, r4, r5, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ rscshi pc, r7, #64 @ 0x40 │ │ │ │ - sbcspl pc, r4, ip, asr #12 │ │ │ │ + rscvs pc, r4, ip, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ pop {r0, r1, r2, r4, ip, sp, pc} │ │ │ │ @ instruction: 0xf0404ff0 │ │ │ │ vfma.f32 , , │ │ │ │ - vshr.s64 d16, d20, #64 │ │ │ │ + vmla.i d17, d16, d0[1] │ │ │ │ @ instruction: 0xf040002f │ │ │ │ ldr pc, [r1, sp, asr #25]! │ │ │ │ - sbceq pc, r8, sp, asr #4 │ │ │ │ + sbcsne pc, r8, sp, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ stc2l 0, cr15, [r6], {64} @ 0x40 │ │ │ │ mvnscc pc, #1073741826 @ 0x40000002 │ │ │ │ stmiale r7!, {r2, r3, r4, r8, r9, fp, sp} │ │ │ │ @ instruction: 0xf852a201 │ │ │ │ svclt 0x0000f023 │ │ │ │ - andseq r9, r2, r7, lsr #19 │ │ │ │ - mulseq r2, r9, r9 │ │ │ │ - andseq r9, r2, r3, asr r9 │ │ │ │ - andseq r9, r2, r5, asr #18 │ │ │ │ - andseq r9, r2, r7, lsr r9 │ │ │ │ - andseq r9, r2, r9, lsr #18 │ │ │ │ - andseq r9, r2, fp, lsl r9 │ │ │ │ - andseq r9, r2, sp, lsl #18 │ │ │ │ + andseq r9, r2, r7, lsr #21 │ │ │ │ + mulseq r2, r9, sl │ │ │ │ + andseq r9, r2, r3, asr sl │ │ │ │ + andseq r9, r2, r5, asr #20 │ │ │ │ + andseq r9, r2, r7, lsr sl │ │ │ │ + andseq r9, r2, r9, lsr #20 │ │ │ │ + andseq r9, r2, fp, lsl sl │ │ │ │ + andseq r9, r2, sp, lsl #20 │ │ │ │ + @ instruction: 0x001299ff │ │ │ │ + @ instruction: 0x001299f1 │ │ │ │ + andseq r9, r2, fp, lsl #21 │ │ │ │ + andseq r9, r2, sp, ror sl │ │ │ │ + andseq r9, r2, r5, lsl #12 │ │ │ │ + andseq r9, r2, pc, ror #20 │ │ │ │ + andseq r9, r2, r1, ror #20 │ │ │ │ + andseq r9, r2, r3, ror #19 │ │ │ │ + andseq r9, r2, r5, lsl #12 │ │ │ │ + @ instruction: 0x001299d5 │ │ │ │ + andseq r9, r2, r5, lsl #12 │ │ │ │ + andseq r9, r2, r5, asr #14 │ │ │ │ + @ instruction: 0x001299b9 │ │ │ │ + andseq r9, r2, r5, lsl #12 │ │ │ │ + andseq r9, r2, r5, lsl #12 │ │ │ │ + andseq r9, r2, r5, lsl #12 │ │ │ │ + andseq r9, r2, r5, lsl #12 │ │ │ │ @ instruction: 0x001298ff │ │ │ │ - @ instruction: 0x001298f1 │ │ │ │ - andseq r9, r2, fp, lsl #19 │ │ │ │ - andseq r9, r2, sp, ror r9 │ │ │ │ - andseq r9, r2, r5, lsl #10 │ │ │ │ - andseq r9, r2, pc, ror #18 │ │ │ │ - andseq r9, r2, r1, ror #18 │ │ │ │ - andseq r9, r2, r3, ror #17 │ │ │ │ - andseq r9, r2, r5, lsl #10 │ │ │ │ - @ instruction: 0x001298d5 │ │ │ │ - andseq r9, r2, r5, lsl #10 │ │ │ │ - andseq r9, r2, r5, asr #12 │ │ │ │ - @ instruction: 0x001298b9 │ │ │ │ - andseq r9, r2, r5, lsl #10 │ │ │ │ - andseq r9, r2, r5, lsl #10 │ │ │ │ - andseq r9, r2, r5, lsl #10 │ │ │ │ - andseq r9, r2, r5, lsl #10 │ │ │ │ - @ instruction: 0x001297ff │ │ │ │ - andseq r9, r2, r5, lsl #10 │ │ │ │ - andseq r9, r2, r5, lsl #10 │ │ │ │ - andseq r9, r2, r5, asr #15 │ │ │ │ - addseq pc, ip, sp, asr #4 │ │ │ │ + andseq r9, r2, r5, lsl #12 │ │ │ │ + andseq r9, r2, r5, lsl #12 │ │ │ │ + andseq r9, r2, r5, asr #17 │ │ │ │ + adcne pc, ip, sp, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ vabd.s8 d30, d29, d31 │ │ │ │ - vaddl.s8 q8, d16, d24 │ │ │ │ + vshr.s64 d17, d24, #64 │ │ │ │ str r0, [sl, pc, lsr #32]! │ │ │ │ - sbcsne pc, r0, sp, asr #4 │ │ │ │ + rsccs pc, r0, sp, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ ldc2l 0, cr15, [r4], #-256 @ 0xffffff00 │ │ │ │ @ instruction: 0xf0402f00 │ │ │ │ vand d24, d12, d26 │ │ │ │ - vaddw.s8 q11, q8, d24 │ │ │ │ + vsra.s64 d23, d24, #64 │ │ │ │ @ instruction: 0xf64c012f │ │ │ │ - vmla.i d16, d16, d0[5] │ │ │ │ + vshr.s64 , q10, #64 │ │ │ │ @ instruction: 0xf040002f │ │ │ │ strb pc, [fp, -r7, ror #24]! @ │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorscs pc, ip, sp, asr #4 │ │ │ │ + subcc pc, ip, sp, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ mrrc2 0, 4, pc, lr, cr0 @ │ │ │ │ mvnscc pc, #1073741826 @ 0x40000002 │ │ │ │ @ instruction: 0xf63f2b4d │ │ │ │ andge sl, r1, #63, 30 @ 0xfc │ │ │ │ @ instruction: 0xf023f852 │ │ │ │ + andseq r9, r2, pc, asr #24 │ │ │ │ + andseq r9, r2, r1, asr #24 │ │ │ │ + andseq r9, r2, r3, lsr ip │ │ │ │ + andseq r9, r2, r5, lsr #24 │ │ │ │ + andseq r9, r2, r7, lsl ip │ │ │ │ + andseq r9, r2, r5, lsl #12 │ │ │ │ + andseq r9, r2, r9, lsl #24 │ │ │ │ + @ instruction: 0x00129bfb │ │ │ │ + andseq r9, r2, r5, lsl #12 │ │ │ │ + andseq r9, r2, r5, lsl #12 │ │ │ │ + andseq r9, r2, r5, lsl #12 │ │ │ │ + andseq r9, r2, r5, lsl #12 │ │ │ │ + andseq r9, r2, r5, lsl #12 │ │ │ │ + andseq r9, r2, r5, lsl #12 │ │ │ │ + andseq r9, r2, r5, lsl #12 │ │ │ │ + andseq r9, r2, sp, ror #23 │ │ │ │ + andseq r9, r2, r5, lsl #12 │ │ │ │ + @ instruction: 0x00129bdf │ │ │ │ + @ instruction: 0x00129bd1 │ │ │ │ + @ instruction: 0x00129bbd │ │ │ │ + andseq r9, r2, r9, lsr #23 │ │ │ │ + andseq r9, r2, r5, lsl #12 │ │ │ │ + mulseq r2, fp, fp │ │ │ │ + andseq r9, r2, sp, lsl #23 │ │ │ │ + andseq r9, r2, pc, ror fp │ │ │ │ + andseq r9, r2, r1, ror fp │ │ │ │ + andseq r9, r2, r5, lsl #12 │ │ │ │ + andseq r9, r2, r5, lsl #12 │ │ │ │ + andseq r9, r2, r5, lsl #12 │ │ │ │ + andseq r9, r2, r5, lsl #12 │ │ │ │ + andseq r9, r2, r5, lsl #12 │ │ │ │ + andseq r9, r2, r5, lsl #12 │ │ │ │ + andseq r9, r2, r5, lsl #12 │ │ │ │ + andseq r9, r2, r5, lsl #12 │ │ │ │ + andseq r9, r2, r5, lsl #12 │ │ │ │ + andseq r9, r2, r5, lsl #12 │ │ │ │ + andseq r9, r2, r5, lsl #12 │ │ │ │ + andseq r9, r2, r5, lsl #12 │ │ │ │ + andseq r9, r2, r5, lsl #12 │ │ │ │ + andseq r9, r2, r5, lsl #12 │ │ │ │ + andseq r9, r2, r5, lsl #12 │ │ │ │ + andseq r9, r2, r5, lsl #12 │ │ │ │ + andseq r9, r2, r5, lsl #12 │ │ │ │ + andseq r9, r2, r5, lsl #12 │ │ │ │ + andseq r9, r2, r5, lsl #12 │ │ │ │ + andseq r9, r2, r5, lsl #12 │ │ │ │ + andseq r9, r2, r5, lsl #12 │ │ │ │ + andseq r9, r2, r5, lsl #12 │ │ │ │ + andseq r9, r2, r3, ror #22 │ │ │ │ andseq r9, r2, pc, asr #22 │ │ │ │ andseq r9, r2, r1, asr #22 │ │ │ │ + andseq r9, r2, r5, lsl #12 │ │ │ │ andseq r9, r2, r3, lsr fp │ │ │ │ + andseq r9, r2, r5, lsl #12 │ │ │ │ + andseq r9, r2, r5, lsl #12 │ │ │ │ andseq r9, r2, r5, lsr #22 │ │ │ │ + andseq r9, r2, r5, lsl #12 │ │ │ │ andseq r9, r2, r7, lsl fp │ │ │ │ - andseq r9, r2, r5, lsl #10 │ │ │ │ + andseq r9, r2, r5, lsl #12 │ │ │ │ andseq r9, r2, r9, lsl #22 │ │ │ │ + andseq r9, r2, r5, lsl #12 │ │ │ │ + andseq r9, r2, r5, lsl #12 │ │ │ │ + andseq r9, r2, r5, lsl #12 │ │ │ │ + andseq r9, r2, r5, lsl #12 │ │ │ │ + andseq r9, r2, r5, lsl #12 │ │ │ │ @ instruction: 0x00129afb │ │ │ │ - andseq r9, r2, r5, lsl #10 │ │ │ │ - andseq r9, r2, r5, lsl #10 │ │ │ │ - andseq r9, r2, r5, lsl #10 │ │ │ │ - andseq r9, r2, r5, lsl #10 │ │ │ │ - andseq r9, r2, r5, lsl #10 │ │ │ │ - andseq r9, r2, r5, lsl #10 │ │ │ │ - andseq r9, r2, r5, lsl #10 │ │ │ │ andseq r9, r2, sp, ror #21 │ │ │ │ - andseq r9, r2, r5, lsl #10 │ │ │ │ + andseq r9, r2, r5, lsl #12 │ │ │ │ + andseq r9, r2, r5, lsl #12 │ │ │ │ + andseq r9, r2, r5, lsl #12 │ │ │ │ + andseq r9, r2, r5, lsl #12 │ │ │ │ @ instruction: 0x00129adf │ │ │ │ + andseq r9, r2, r5, lsl #12 │ │ │ │ @ instruction: 0x00129ad1 │ │ │ │ - @ instruction: 0x00129abd │ │ │ │ - andseq r9, r2, r9, lsr #21 │ │ │ │ - andseq r9, r2, r5, lsl #10 │ │ │ │ - mulseq r2, fp, sl │ │ │ │ - andseq r9, r2, sp, lsl #21 │ │ │ │ - andseq r9, r2, pc, ror sl │ │ │ │ - andseq r9, r2, r1, ror sl │ │ │ │ - andseq r9, r2, r5, lsl #10 │ │ │ │ - andseq r9, r2, r5, lsl #10 │ │ │ │ - andseq r9, r2, r5, lsl #10 │ │ │ │ - andseq r9, r2, r5, lsl #10 │ │ │ │ - andseq r9, r2, r5, lsl #10 │ │ │ │ - andseq r9, r2, r5, lsl #10 │ │ │ │ - andseq r9, r2, r5, lsl #10 │ │ │ │ - andseq r9, r2, r5, lsl #10 │ │ │ │ - andseq r9, r2, r5, lsl #10 │ │ │ │ - andseq r9, r2, r5, lsl #10 │ │ │ │ - andseq r9, r2, r5, lsl #10 │ │ │ │ - andseq r9, r2, r5, lsl #10 │ │ │ │ - andseq r9, r2, r5, lsl #10 │ │ │ │ - andseq r9, r2, r5, lsl #10 │ │ │ │ - andseq r9, r2, r5, lsl #10 │ │ │ │ - andseq r9, r2, r5, lsl #10 │ │ │ │ - andseq r9, r2, r5, lsl #10 │ │ │ │ - andseq r9, r2, r5, lsl #10 │ │ │ │ - andseq r9, r2, r5, lsl #10 │ │ │ │ - andseq r9, r2, r5, lsl #10 │ │ │ │ - andseq r9, r2, r5, lsl #10 │ │ │ │ - andseq r9, r2, r5, lsl #10 │ │ │ │ - andseq r9, r2, r3, ror #20 │ │ │ │ - andseq r9, r2, pc, asr #20 │ │ │ │ - andseq r9, r2, r1, asr #20 │ │ │ │ - andseq r9, r2, r5, lsl #10 │ │ │ │ - andseq r9, r2, r3, lsr sl │ │ │ │ - andseq r9, r2, r5, lsl #10 │ │ │ │ - andseq r9, r2, r5, lsl #10 │ │ │ │ - andseq r9, r2, r5, lsr #20 │ │ │ │ - andseq r9, r2, r5, lsl #10 │ │ │ │ - andseq r9, r2, r7, lsl sl │ │ │ │ - andseq r9, r2, r5, lsl #10 │ │ │ │ - andseq r9, r2, r9, lsl #20 │ │ │ │ - andseq r9, r2, r5, lsl #10 │ │ │ │ - andseq r9, r2, r5, lsl #10 │ │ │ │ - andseq r9, r2, r5, lsl #10 │ │ │ │ - andseq r9, r2, r5, lsl #10 │ │ │ │ - andseq r9, r2, r5, lsl #10 │ │ │ │ - @ instruction: 0x001299fb │ │ │ │ - andseq r9, r2, sp, ror #19 │ │ │ │ - andseq r9, r2, r5, lsl #10 │ │ │ │ - andseq r9, r2, r5, lsl #10 │ │ │ │ - andseq r9, r2, r5, lsl #10 │ │ │ │ - andseq r9, r2, r5, lsl #10 │ │ │ │ - @ instruction: 0x001299df │ │ │ │ - andseq r9, r2, r5, lsl #10 │ │ │ │ - @ instruction: 0x001299d1 │ │ │ │ - andseq r9, r2, r3, asr #19 │ │ │ │ - andseq r9, r2, r5, lsl #10 │ │ │ │ - andseq r9, r2, r5, lsl #10 │ │ │ │ - @ instruction: 0x001299b5 │ │ │ │ - adcsne pc, r0, sp, asr #4 │ │ │ │ + andseq r9, r2, r3, asr #21 │ │ │ │ + andseq r9, r2, r5, lsl #12 │ │ │ │ + andseq r9, r2, r5, lsl #12 │ │ │ │ + @ instruction: 0x00129ab5 │ │ │ │ + sbccs pc, r0, sp, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - blx 0xfee658d6 │ │ │ │ + blx 0xfee659d6 │ │ │ │ @ instruction: 0xf43f2f00 │ │ │ │ movwcs sl, #8000 @ 0x1f40 │ │ │ │ andcs r4, r4, #59768832 @ 0x3900000 │ │ │ │ @ instruction: 0xf0124618 │ │ │ │ @ instruction: 0x4601f87f │ │ │ │ stmdavs r1, {r8, ip, sp, pc} │ │ │ │ - adcvs pc, r8, #76, 4 @ 0xc0000004 │ │ │ │ + adcsvc pc, r8, #76, 4 @ 0xc0000004 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - andscs pc, ip, ip, asr #12 │ │ │ │ + eorcc pc, ip, ip, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - blx 0xfe8e5902 │ │ │ │ + blx 0xfe8e5a02 │ │ │ │ vmax.s8 d30, d29, d18 │ │ │ │ - vshr.s64 , q8, #64 │ │ │ │ + vaddl.s8 , d0, d0 │ │ │ │ @ instruction: 0xf040002f │ │ │ │ movwcs pc, #2967 @ 0xb97 @ │ │ │ │ ldrtmi r2, [r9], -r8, lsl #4 │ │ │ │ @ instruction: 0xf0122001 │ │ │ │ strmi pc, [r0], r5, ror #16 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ @ instruction: 0xf64eae85 │ │ │ │ - vmla.i d22, d16, d0[0] │ │ │ │ + vshr.s64 , q0, #64 │ │ │ │ @ instruction: 0xf0400030 │ │ │ │ @ instruction: 0xf8d8fb87 │ │ │ │ movwcs r1, #4 │ │ │ │ andcs r2, r1, r8, lsl #4 │ │ │ │ @ instruction: 0xf854f012 │ │ │ │ strmi r4, [r4], -r3, lsl #13 │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ @ instruction: 0xf8b8818d │ │ │ │ - blcc 0x17584c │ │ │ │ + blcc 0x17594c │ │ │ │ vqrdmulh.s d18, d0, d0 │ │ │ │ vand d24, d29, d2 │ │ │ │ - vqdmlal.s q9, d0, d4 │ │ │ │ + vorr.i16 d19, #4 @ 0x0004 │ │ │ │ strcs r0, [r0, -pc, lsr #18] │ │ │ │ strcc r6, [r8], #-2145 @ 0xfffff79f │ │ │ │ stccc 8, cr15, [r6], {20} │ │ │ │ stccs 8, cr15, [r8], {52} @ 0x34 │ │ │ │ ldrtmi r9, [r9], -r1, lsl #2 │ │ │ │ @ instruction: 0xf8143701 │ │ │ │ andls r0, r0, r5, lsl #24 │ │ │ │ @ instruction: 0xf0404648 │ │ │ │ @ instruction: 0xf8b8fb61 │ │ │ │ - blcc 0x175880 │ │ │ │ + blcc 0x175980 │ │ │ │ stclle 2, cr4, [fp], #748 @ 0x2ec │ │ │ │ fstmiaxeq r7, {d30-d34} @ Deprecated │ │ │ │ eorscs pc, r7, fp, lsr r8 @ │ │ │ │ - andscs pc, ip, sp, asr #4 │ │ │ │ + eorcc pc, ip, sp, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf8dc4639 │ │ │ │ @ instruction: 0xf89c4004 │ │ │ │ strls r3, [r1], #-2 │ │ │ │ mulmi r3, ip, r8 │ │ │ │ @ instruction: 0xf0409400 │ │ │ │ @ instruction: 0xf8b8fb49 │ │ │ │ vhadd.s8 d17, d13, d0 │ │ │ │ - vmvn.i32 d18, #4 @ 0x00000004 │ │ │ │ + vmla.i d19, d0, d0[1] │ │ │ │ @ instruction: 0xf040002f │ │ │ │ strb pc, [r5], -r1, asr #22 @ │ │ │ │ - rscne pc, r0, sp, asr #4 │ │ │ │ + rscscs pc, r0, sp, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - blx 0xfe59ca │ │ │ │ + blx 0xfe5aca │ │ │ │ @ instruction: 0xf43f2f00 │ │ │ │ ldrtmi sl, [r8], -r6, asr #29 │ │ │ │ @ instruction: 0xf7fc2100 │ │ │ │ ldrt pc, [r7], -pc, lsl #17 @ │ │ │ │ - sbcne pc, r0, sp, asr #4 │ │ │ │ + sbcscs pc, r0, sp, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - blx 0xc659e6 │ │ │ │ + blx 0xc65ae6 │ │ │ │ vaba.s8 q15, , q11 │ │ │ │ - vaddl.s8 , d16, d16 │ │ │ │ + vshr.s64 d18, d16, #64 │ │ │ │ @ instruction: 0xf040002f │ │ │ │ strb pc, [pc, -r5, lsr #22]! @ │ │ │ │ - rsbne pc, r0, sp, asr #4 │ │ │ │ + rsbscs pc, r0, sp, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - blx 0x8e5a02 │ │ │ │ + blx 0x8e5b02 │ │ │ │ vabd.s8 q15, , q12 │ │ │ │ - vmov.i32 , #0 @ 0x00000000 │ │ │ │ + vmla.i d18, d0, d0[4] │ │ │ │ @ instruction: 0xf040002f │ │ │ │ @ instruction: 0xe761fb17 │ │ │ │ - subne pc, r4, sp, asr #4 │ │ │ │ + subscs pc, r4, sp, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - blx 0x565a1e │ │ │ │ + blx 0x565b1e │ │ │ │ vaba.s8 q15, , q5 │ │ │ │ - vmvn.i32 d17, #8 @ 0x00000008 │ │ │ │ + vmla.i d18, d0, d0[2] │ │ │ │ @ instruction: 0xf040002f │ │ │ │ ldrb pc, [r3, -r9, lsl #22] @ │ │ │ │ - eorne pc, r8, sp, asr #4 │ │ │ │ + eorscs pc, r8, sp, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - blx 0x1e5a3a │ │ │ │ + blx 0x1e5b3a │ │ │ │ vabd.s8 q15, , q6 │ │ │ │ - vmov.i32 d17, #8 @ 0x00000008 │ │ │ │ + vaddl.s8 q9, d0, d24 │ │ │ │ @ instruction: 0xf040002f │ │ │ │ @ instruction: 0xe745fafb │ │ │ │ - andne pc, ip, sp, asr #4 │ │ │ │ + andscs pc, ip, sp, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - blx 0xffe65a54 │ │ │ │ + blx 0xffe65b54 │ │ │ │ vaba.s8 d30, d13, d30 │ │ │ │ - vaddl.s8 , d0, d0 │ │ │ │ + vmov.i32 d18, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf040002f │ │ │ │ ldr pc, [r7, -sp, ror #21]! │ │ │ │ - rscseq pc, r0, sp, asr #4 │ │ │ │ + andcs pc, r0, sp, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - blx 0xffae5a70 │ │ │ │ + blx 0xffae5b70 │ │ │ │ vaba.s8 d30, d13, d16 │ │ │ │ - vshr.s64 d17, d0, #64 │ │ │ │ + vaddl.s8 q9, d16, d16 │ │ │ │ @ instruction: 0xf040002f │ │ │ │ @ instruction: 0xe729fadf │ │ │ │ - addne pc, r0, sp, asr #4 │ │ │ │ + addscs pc, r0, sp, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - blx 0xff765a8c │ │ │ │ + blx 0xff765b8c │ │ │ │ vabd.s8 d30, d13, d18 │ │ │ │ - vmvn.i32 , #0 @ 0x00000000 │ │ │ │ + vaddl.s8 q9, d16, d0 │ │ │ │ @ instruction: 0xf040002f │ │ │ │ @ instruction: 0xe71bfad1 │ │ │ │ - rsceq pc, r0, sp, asr #4 │ │ │ │ + rscsne pc, r0, sp, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - blx 0xff3e5aa8 │ │ │ │ + blx 0xff3e5ba8 │ │ │ │ vaba.s8 d30, d13, d4 │ │ │ │ - vshr.s64 q8, q2, #64 │ │ │ │ + vmla.i d17, d16, d0[5] │ │ │ │ @ instruction: 0xf040002f │ │ │ │ str pc, [sp, -r3, asr #21] │ │ │ │ - andsmi pc, r0, sp, asr #4 │ │ │ │ + eorpl pc, r0, sp, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - blx 0xff065ac4 │ │ │ │ + blx 0xff065bc4 │ │ │ │ vabd.s8 d30, d13, d6 │ │ │ │ - vshr.s64 , q14, #64 │ │ │ │ + vaddl.s8 , d0, d12 │ │ │ │ @ instruction: 0xf040002f │ │ │ │ @ instruction: 0xe6fffab5 │ │ │ │ - eormi pc, r0, sp, asr #4 │ │ │ │ + eorspl pc, r0, sp, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - blx 0xfece5ae0 │ │ │ │ + blx 0xfece5be0 │ │ │ │ vmin.s8 q15, , q12 │ │ │ │ - vshr.s64 , q0, #64 │ │ │ │ + vmla.i d20, d16, d0[4] │ │ │ │ @ instruction: 0xf040002f │ │ │ │ ldrbt pc, [r1], r7, lsr #21 @ │ │ │ │ - sbccc pc, r0, sp, asr #4 │ │ │ │ + sbcsmi pc, r0, sp, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - blx 0xfe965afc │ │ │ │ + blx 0xfe965bfc │ │ │ │ vmax.s8 q15, , q13 │ │ │ │ - vmvn.i32 d19, #12 @ 0x0000000c │ │ │ │ + vmla.i d20, d0, d0[3] │ │ │ │ @ instruction: 0xf040002f │ │ │ │ usat pc, #3, r9, lsl #21 @ │ │ │ │ - rsccc pc, r8, sp, asr #4 │ │ │ │ + rscsmi pc, r8, sp, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - blx 0xfe5e5b18 │ │ │ │ + blx 0xfe5e5c18 │ │ │ │ vmin.s8 q15, , q6 │ │ │ │ - vshr.s64 d19, d8, #64 │ │ │ │ + vaddl.s8 q10, d16, d24 │ │ │ │ @ instruction: 0xf040002f │ │ │ │ ldrb pc, [r5], fp, lsl #21 @ │ │ │ │ - subscc pc, r0, sp, asr #4 │ │ │ │ + rsbmi pc, r0, sp, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - blx 0xfe265b34 │ │ │ │ + blx 0xfe265c34 │ │ │ │ vmax.s8 q15, , q7 │ │ │ │ - vmvn.i32 , #0 @ 0x00000000 │ │ │ │ + vaddl.s8 q10, d16, d0 │ │ │ │ @ instruction: 0xf040002f │ │ │ │ @ instruction: 0xe6c7fa7d │ │ │ │ - rsccs pc, r0, sp, asr #4 │ │ │ │ + rscscc pc, r0, sp, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - blx 0x1ee5b50 │ │ │ │ + blx 0x1ee5c50 │ │ │ │ vmax.s8 q15, , q0 │ │ │ │ - vmvn.i32 d20, #8 @ 0x00000008 │ │ │ │ + vmla.i d21, d0, d0[2] │ │ │ │ @ instruction: 0xf040002f │ │ │ │ svccs 0x0000fa6f │ │ │ │ ldclge 4, cr15, [fp, #252]! @ 0xfc │ │ │ │ vrshl.s8 q15, , │ │ │ │ - vmvn.i32 q9, #8 @ 0x00000008 │ │ │ │ + vaddl.s8 , d16, d8 │ │ │ │ @ instruction: 0xf040002f │ │ │ │ strt pc, [pc], r5, ror #20 │ │ │ │ - rsbcs pc, r8, sp, asr #4 │ │ │ │ + rsbscc pc, r8, sp, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - blx 0x18e5b80 │ │ │ │ + blx 0x18e5c80 │ │ │ │ vmax.s8 d30, d29, d24 │ │ │ │ - vshr.s64 q9, q0, #64 │ │ │ │ + vmla.i d19, d16, d0[4] │ │ │ │ @ instruction: 0xf040002f │ │ │ │ ssat pc, #2, r7, asr #20 @ │ │ │ │ - subscs pc, ip, sp, asr #4 │ │ │ │ + rsbcc pc, ip, sp, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - blx 0x1565b9c │ │ │ │ + blx 0x1565c9c │ │ │ │ vmin.s8 d30, d29, d10 │ │ │ │ - vmla.i d18, d0, d0[2] │ │ │ │ + vmov.i32 , #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf040002f │ │ │ │ ldr pc, [r3], r9, asr #20 │ │ │ │ - rsbmi pc, r0, sp, asr #4 │ │ │ │ + rsbspl pc, r0, sp, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - blx 0x11e5bb8 │ │ │ │ + blx 0x11e5cb8 │ │ │ │ @ instruction: 0xf43f2f00 │ │ │ │ ldr sl, [r8, #-3534]! @ 0xfffff232 │ │ │ │ - submi pc, r8, sp, asr #4 │ │ │ │ + subspl pc, r8, sp, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - blx 0xf65bcc │ │ │ │ + blx 0xf65ccc │ │ │ │ @ instruction: 0xf43f2f00 │ │ │ │ str sl, [lr, #-3524]! @ 0xfffff23c │ │ │ │ - adcscs pc, r8, sp, asr #4 │ │ │ │ + sbccc pc, r8, sp, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - blx 0xce5be0 │ │ │ │ + blx 0xce5ce0 │ │ │ │ vmin.s8 q15, , q12 │ │ │ │ - vaddl.s8 q9, d16, d16 │ │ │ │ + vshr.s64 d19, d16, #64 │ │ │ │ @ instruction: 0xf040002f │ │ │ │ ldrbt pc, [r1], -r7, lsr #20 @ │ │ │ │ - addcs pc, ip, sp, asr #4 │ │ │ │ + addscc pc, ip, sp, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - blx 0x965bfc │ │ │ │ + blx 0x965cfc │ │ │ │ vmax.s8 q15, , q13 │ │ │ │ - vshr.s64 q9, q10, #64 │ │ │ │ + vaddl.s8 q10, d0, d4 │ │ │ │ @ instruction: 0xf040002f │ │ │ │ @ instruction: 0xe663fa19 │ │ │ │ - andcc pc, r8, sp, asr #4 │ │ │ │ + andsmi pc, r8, sp, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - blx 0x5e5c18 │ │ │ │ + blx 0x5e5d18 │ │ │ │ vmin.s8 q15, , q6 │ │ │ │ - vmla.i d19, d0, d0[4] │ │ │ │ + vmvn.i32 q10, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf040002f │ │ │ │ ldrb pc, [r5], -fp, lsl #20 @ │ │ │ │ - adccc pc, ip, sp, asr #4 │ │ │ │ + adcsmi pc, ip, sp, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - blx 0x265c34 │ │ │ │ + blx 0x265d34 │ │ │ │ vmax.s8 q15, , q7 │ │ │ │ - vaddl.s8 , d16, d4 │ │ │ │ + vshr.s64 d20, d4, #64 │ │ │ │ @ instruction: 0xf040002f │ │ │ │ @ instruction: 0xe647f9fd │ │ │ │ - eorcc pc, r8, sp, asr #4 │ │ │ │ + eorsmi pc, r8, sp, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf9f6f040 │ │ │ │ vmax.s8 q15, , q0 │ │ │ │ - vmov.i32 d19, #8 @ 0x00000008 │ │ │ │ + vaddl.s8 q10, d0, d24 │ │ │ │ @ instruction: 0xf040002f │ │ │ │ ldrt pc, [r9], -pc, ror #19 @ │ │ │ │ ldrdne pc, [r4], -r8 │ │ │ │ - rscsvc pc, r0, sl, asr #4 │ │ │ │ + andne pc, r0, sl, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf9e6f040 │ │ │ │ @ instruction: 0xf190e69b │ │ │ │ strcs pc, [r0, -sp, lsr #16] │ │ │ │ svclt 0x0000e684 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec80d84 │ │ │ │ + bl 0xfec80e84 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x1cad9ac │ │ │ │ + blmi 0x1cadaac │ │ │ │ stmdavs r1, {r0, r3, r4, r7, ip, sp, pc} │ │ │ │ ldmdavs fp, {r0, r2, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9317 │ │ │ │ stmiavs r3, {r8, r9}^ │ │ │ │ @ instruction: 0x4601e9d0 │ │ │ │ - sbcvs pc, r0, lr, asr #12 │ │ │ │ + sbcsvc pc, r0, lr, asr #12 │ │ │ │ eorseq pc, r0, r0, asr #5 │ │ │ │ tstls r5, pc, lsl r6 │ │ │ │ @ instruction: 0xf9c6f040 │ │ │ │ - rsbsmi pc, r8, sp, asr #4 │ │ │ │ + addpl pc, r8, sp, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf9c0f040 │ │ │ │ andcs r9, r0, #81920 @ 0x14000 │ │ │ │ @ instruction: 0xf7f74861 │ │ │ │ vqdmulh.s , , │ │ │ │ - vaddl.s8 q10, d16, d4 │ │ │ │ + vshr.s64 d21, d4, #64 │ │ │ │ @ instruction: 0xf040002f │ │ │ │ ldmdami lr, {r0, r2, r4, r5, r7, r8, fp, ip, sp, lr, pc}^ │ │ │ │ vld1.8 {d2-d5}, [r4], r0 │ │ │ │ @ instruction: 0xf7f7417f │ │ │ │ strbeq pc, [r0, #2869]! @ 0xb35 @ │ │ │ │ @ instruction: 0xf414d473 │ │ │ │ cmnle r9, r0, asr #3 │ │ │ │ bicpl pc, r0, r4, lsl r4 @ │ │ │ │ strteq sp, [r1], #381 @ 0x17d │ │ │ │ addhi pc, r2, r0, lsl #2 │ │ │ │ @ instruction: 0xf1000462 │ │ │ │ strteq r8, [r3], #-136 @ 0xffffff78 │ │ │ │ addhi pc, lr, r0, lsl #2 │ │ │ │ - addsmi pc, r0, sp, asr #4 │ │ │ │ + adcpl pc, r0, sp, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf998f040 │ │ │ │ tstpeq pc, r1, asr #4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf0404031 │ │ │ │ @ instruction: 0xf016808f │ │ │ │ @ instruction: 0xf0400130 │ │ │ │ vld4.32 {d8-d11}, [r6], r6 │ │ │ │ andcs r5, r0, #1073741856 @ 0x40000020 │ │ │ │ tstpeq pc, r1, lsr #32 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf7f74849 │ │ │ │ vqdmulh.s d31, d13, d13 │ │ │ │ - vshr.s64 d20, d12, #64 │ │ │ │ + vaddl.s8 , d16, d28 │ │ │ │ vhadd.s8 d16, d13, d31 │ │ │ │ - @ instruction: 0xf2c044bc │ │ │ │ + vmls.i d21, d16, d0[3] │ │ │ │ @ instruction: 0xf040042f │ │ │ │ andcs pc, r0, #2048000 @ 0x1f4000 │ │ │ │ stmdami r3, {r0, r3, r4, r5, r9, sl, lr}^ │ │ │ │ - blx 0xe7c28 │ │ │ │ - adcmi pc, r8, sp, asr #4 │ │ │ │ + blx 0xe7d28 │ │ │ │ + adcspl pc, r8, sp, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf972f040 │ │ │ │ tstpeq r1, r5, lsl #2 @ p-variant is OBSOLETE │ │ │ │ - adcvs pc, r4, ip, asr #4 │ │ │ │ + adcsvc pc, r4, ip, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf96af040 │ │ │ │ - adcsmi pc, r0, sp, asr #4 │ │ │ │ + sbcpl pc, r0, sp, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf964f040 │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ stcvc 8, cr10, [sp], #-28 @ 0xffffffe4 │ │ │ │ ldcl 1, cr15, [r2, #-504]! @ 0xfffffe08 │ │ │ │ andcs r2, r1, #64, 6 │ │ │ │ strls r4, [r1], #-1561 @ 0xfffff9e7 │ │ │ │ - addeq pc, r8, pc, asr #4 │ │ │ │ + addsne pc, r8, pc, asr #4 │ │ │ │ eorseq pc, r0, r0, asr #5 │ │ │ │ - strbne pc, [r0], #-590 @ 0xfffffdb2 @ │ │ │ │ + ldrbcs pc, [r0], #-590 @ 0xfffffdb2 @ │ │ │ │ ldrteq pc, [r3], #-704 @ 0xfffffd40 @ │ │ │ │ stmdage r7, {r1, ip, pc} │ │ │ │ @ instruction: 0xf18f9400 │ │ │ │ strtmi pc, [r9], -sp, lsr #30 │ │ │ │ @ instruction: 0xf040a807 │ │ │ │ - blmi 0xae81d0 │ │ │ │ - blls 0x703d18 │ │ │ │ + blmi 0xae82d0 │ │ │ │ + blls 0x703e18 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SPSR_svc │ │ │ │ - sbcne pc, ip, r4, asr #4 │ │ │ │ + sbcscs pc, ip, r4, asr #4 │ │ │ │ eorseq pc, r3, r0, asr #5 │ │ │ │ pop {r0, r3, r4, ip, sp, pc} │ │ │ │ @ instruction: 0xf04040f0 │ │ │ │ vst2.8 {d27,d29}, [pc :256], r9 │ │ │ │ stmdami r2!, {r7, r8, ip, sp, lr} │ │ │ │ @ instruction: 0xf7f72200 │ │ │ │ pldw [r4], #-2683 @ 0xfffff585 │ │ │ │ addle r6, r5, r0, asr #3 │ │ │ │ andcs r4, r0, #2031616 @ 0x1f0000 │ │ │ │ - blx 0x1e67cc0 │ │ │ │ + blx 0x1e67dc0 │ │ │ │ bicpl pc, r0, r4, lsl r4 @ │ │ │ │ ldmdami sp, {r0, r7, ip, lr, pc} │ │ │ │ @ instruction: 0xf7f72200 │ │ │ │ strteq pc, [r1], #2669 @ 0xa6d │ │ │ │ svcge 0x007ef57f │ │ │ │ ldmdami sl, {r9, sp} │ │ │ │ tstppl r0, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ - blx 0x1a67ce0 │ │ │ │ + blx 0x1a67de0 │ │ │ │ @ instruction: 0xf57f0462 │ │ │ │ ldmdami r7, {r3, r4, r5, r6, r8, r9, sl, fp, sp, pc} │ │ │ │ vst1.8 {d18-d21}, [pc], r0 │ │ │ │ @ instruction: 0xf7f74180 │ │ │ │ strteq pc, [r3], #-2651 @ 0xfffff5a5 │ │ │ │ svcge 0x0072f57f │ │ │ │ andcs r4, r0, #1245184 @ 0x130000 │ │ │ │ tstpmi r0, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ - blx 0x15e7d04 │ │ │ │ + blx 0x15e7e04 │ │ │ │ ldmdami r1, {r1, r3, r5, r6, r8, r9, sl, sp, lr, pc} │ │ │ │ @ instruction: 0xf7f72200 │ │ │ │ ldrb pc, [r4, -sp, asr #20]! @ │ │ │ │ andcs r4, r0, #983040 @ 0xf0000 │ │ │ │ - blx 0x1367d18 │ │ │ │ + blx 0x1367e18 │ │ │ │ @ instruction: 0xf18fe76b │ │ │ │ svclt 0x0000ff47 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r4, r5, r4, asr #4 │ │ │ │ - eorseq r4, r5, r4, lsl #6 │ │ │ │ - eorseq r4, r5, r0, ror r3 │ │ │ │ - ldrsbteq r4, [r5], -r0 │ │ │ │ + eorseq r4, r5, r4, asr r3 │ │ │ │ + eorseq r4, r5, r4, lsl r4 │ │ │ │ + eorseq r4, r5, r0, lsl #9 │ │ │ │ + eorseq r4, r5, r0, ror #9 │ │ │ │ addseq lr, r5, r4, ror #16 │ │ │ │ addseq lr, r5, ip, ror r8 │ │ │ │ addseq lr, r5, r4, lsr #17 │ │ │ │ addseq lr, r5, ip, asr #17 │ │ │ │ addseq lr, r5, r4, ror #17 │ │ │ │ @ instruction: 0x0095e8fc │ │ │ │ @ instruction: 0x0095e9bc │ │ │ │ @@ -288349,55 +288415,55 @@ │ │ │ │ ldrmi r4, [r3], ip, lsl #12 │ │ │ │ ldmib sp, {r1, r4, r8, r9, sl, fp, ip, pc}^ │ │ │ │ movwls r8, #30995 @ 0x7913 │ │ │ │ ldrsbge pc, [r4], #-141 @ 0xffffff73 @ │ │ │ │ @ instruction: 0xf88ef040 │ │ │ │ eorsle r2, lr, r0, lsl #16 │ │ │ │ movwpl pc, #34214 @ 0x85a6 @ │ │ │ │ - blcc 0x5321b0 │ │ │ │ - sbcsmi pc, ip, #-805306364 @ 0xd0000004 │ │ │ │ + blcc 0x5322b0 │ │ │ │ + rscpl pc, ip, #-805306364 @ 0xd0000004 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ @ instruction: 0xf8d34605 │ │ │ │ ldmdavs fp, {r2, r4, r7, r9, ip, sp} │ │ │ │ stc2l 1, cr15, [r2, #-572] @ 0xfffffdc4 │ │ │ │ vhsub.s8 d18, d4, d0 │ │ │ │ - vaddw.s8 q10, q8, d16 │ │ │ │ + vsra.s64 d21, d16, #64 │ │ │ │ @ instruction: 0x46100135 │ │ │ │ eorcc pc, r2, r1, asr r8 @ │ │ │ │ adcmi r3, r3, #1342177280 @ 0x50000000 │ │ │ │ andcc sp, r1, r2, lsl r0 │ │ │ │ svcvc 0x00b9f5b0 │ │ │ │ @ instruction: 0x4623d1f6 │ │ │ │ strtmi r2, [r8], -r1, lsl #2 │ │ │ │ - rscmi pc, r0, #-805306364 @ 0xd0000004 │ │ │ │ + rscspl pc, r0, #-805306364 @ 0xd0000004 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ stc2 1, cr15, [sl, #-572]! @ 0xfffffdc4 │ │ │ │ andlt r4, r9, r8, lsr #12 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ stmdalt r2!, {r6, ip, sp, lr, pc}^ │ │ │ │ - blx 0x1f2a52 │ │ │ │ + blx 0x1f2b52 │ │ │ │ stmiavs ip, {r8, ip}^ │ │ │ │ ldrtmi fp, [r0], -r4, asr #3 │ │ │ │ ldrbmi r9, [sl], -r7, lsl #22 │ │ │ │ - bls 0x1e4544 │ │ │ │ + bls 0x1e4644 │ │ │ │ stmdavc r0, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ strtmi r4, [r8], -r0, lsr #15 │ │ │ │ pop {r0, r3, ip, sp, pc} │ │ │ │ @ instruction: 0xf0404ff0 │ │ │ │ andlt fp, r9, pc, asr #16 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ strcc lr, [r1], #-2513 @ 0xfffff62f │ │ │ │ - bls 0x2fb6e0 │ │ │ │ + bls 0x2fb7e0 │ │ │ │ stmib sp, {r0, r8, sp}^ │ │ │ │ vhsub.s8 d27, d13, d0 │ │ │ │ - vmlal.s q10, d16, d0[1] │ │ │ │ + vrshr.s64 , q2, #64 │ │ │ │ stmib sp, {r0, r1, r2, r3, r5, r9}^ │ │ │ │ @ instruction: 0x2c009a04 │ │ │ │ qadd16mi fp, r2, r8 │ │ │ │ stmdavc r2, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ ldc2l 1, cr15, [r2], #572 @ 0x23c │ │ │ │ andlt r4, r9, r8, lsr #12 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ @@ -288410,113 +288476,113 @@ │ │ │ │ ldmib sp, {r2, r4, r8, r9, sl, fp, ip, pc}^ │ │ │ │ stmib sp, {r0, r2, r4, r8, fp, pc}^ │ │ │ │ ldmib sp, {r0, r1, r2, ip}^ │ │ │ │ movwls sl, #39703 @ 0x9b17 │ │ │ │ @ instruction: 0xf814f040 │ │ │ │ andcs fp, r0, #80, 6 @ 0x40000001 │ │ │ │ strmi r9, [r4], -r7, lsl #18 │ │ │ │ - stcmi 2, cr15, [r0], #272 @ 0x110 │ │ │ │ + ldcpl 2, cr15, [r0], #272 @ 0x110 │ │ │ │ ldceq 2, cr15, [r5], #-768 @ 0xfffffd00 │ │ │ │ @ instruction: 0xf85c4610 │ │ │ │ andcc r3, r5, #34 @ 0x22 │ │ │ │ andle r4, r9, fp, lsl #5 │ │ │ │ @ instruction: 0xf5b03001 │ │ │ │ ldrhle r7, [r6, #249]! @ 0xf9 │ │ │ │ andlt r4, fp, r0, lsr #12 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ svclt 0x00fef03f │ │ │ │ - blx 0x1f2b1a │ │ │ │ + blx 0x1f2c1a │ │ │ │ stmdbvs sp, {r8, lr, pc} │ │ │ │ stmdals r8, {r0, r2, r3, r6, r7, r8, ip, sp, pc} │ │ │ │ - blls 0x37b79c │ │ │ │ - blge 0x22460c │ │ │ │ + blls 0x37b89c │ │ │ │ + blge 0x22470c │ │ │ │ stmdbhi r1, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ strmi r9, [r8, r0, lsl #14]! │ │ │ │ andlt r4, fp, r0, lsr #12 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ svclt 0x00eaf03f │ │ │ │ andcs fp, r0, fp │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ vrecps.f32 q12, , q8 │ │ │ │ - vaddl.s8 q10, d16, d28 │ │ │ │ + vshr.s64 d21, d28, #64 │ │ │ │ @ instruction: 0xf040002f │ │ │ │ pldw [r6, #-2071] @ 0xfffff7e9 │ │ │ │ andle r5, sp, #128, 30 @ 0x200 │ │ │ │ - rsbvc pc, r0, #-1610612732 @ 0xa0000004 │ │ │ │ + rsbseq pc, r0, #77594624 @ 0x4a00000 │ │ │ │ eorseq pc, r0, #192, 4 │ │ │ │ tstcs r1, r3, lsr r6 │ │ │ │ @ instruction: 0xf18f4620 │ │ │ │ strtmi pc, [r1], -pc, lsl #25 │ │ │ │ @ instruction: 0xf16e200a │ │ │ │ @ instruction: 0xe7c3fedf │ │ │ │ tstls r7, r1, ror r2 │ │ │ │ @ instruction: 0xf0084608 │ │ │ │ stmdbls r7, {r0, sl, fp, ip, sp, lr, pc} │ │ │ │ stmdacs r0, {r1, r9, sl, lr} │ │ │ │ @ instruction: 0xf64cd0e8 │ │ │ │ - vshr.s64 q8, q0, #64 │ │ │ │ + vmla.i d17, d16, d0[4] │ │ │ │ @ instruction: 0xf03f002f │ │ │ │ @ instruction: 0xe7eafff7 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec81158 │ │ │ │ + bl 0xfec81258 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46050ff0 │ │ │ │ @ instruction: 0xf03f460e │ │ │ │ stmdacs r0, {r0, r1, r3, r5, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ strmi sp, [r3], -r0, asr #32 │ │ │ │ andcs r4, r4, #4, 12 @ 0x400000 │ │ │ │ vrhadd.s8 d18, d13, d1 │ │ │ │ - vshr.s64 q10, q10, #64 │ │ │ │ + vaddl.s8 q11, d0, d4 │ │ │ │ @ instruction: 0xf16e002f │ │ │ │ - ldccs 8, cr15, [pc, #-348] @ 0x129e24 │ │ │ │ - vmla.i8 d29, d3, d21 │ │ │ │ - vshr.s64 d23, d16, #64 │ │ │ │ + ldccs 8, cr15, [pc, #-348] @ 0x129f24 │ │ │ │ + @ instruction: 0xf643d925 │ │ │ │ + vmla.i d16, d16, d0[0] │ │ │ │ @ instruction: 0x46290033 │ │ │ │ @ instruction: 0xffd6f03f │ │ │ │ - orreq pc, r8, pc, asr #4 │ │ │ │ + orrsne pc, r8, pc, asr #4 │ │ │ │ teqpeq r0, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ - subcc pc, r4, r2, asr #4 │ │ │ │ + subsmi pc, r4, r2, asr #4 │ │ │ │ eorseq pc, r3, r0, asr #5 │ │ │ │ @ instruction: 0xffccf03f │ │ │ │ eorcs r4, r0, r1, lsr #12 │ │ │ │ cdp2 1, 10, cr15, cr0, cr14, {3} │ │ │ │ @ instruction: 0xf7fd4630 │ │ │ │ strtmi pc, [r3], -pc, ror #30 │ │ │ │ tstcs r1, r5, lsl #4 │ │ │ │ - rscsmi pc, ip, sp, asr #4 │ │ │ │ + andvs pc, ip, sp, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf834f16e │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf03f4070 │ │ │ │ @ instruction: 0xf643bf79 │ │ │ │ - vsubw.s8 q8, q0, d24 │ │ │ │ - bl 0x1eacac │ │ │ │ + vbic.i32 d17, #2048 @ 0x00000800 │ │ │ │ + bl 0x1eadac │ │ │ │ vcgt.s8 d16, d18, d5 │ │ │ │ - vmla.i d19, d0, d0[1] │ │ │ │ + vmov.i32 q10, #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf8d30033 │ │ │ │ @ instruction: 0xf03f12e0 │ │ │ │ ldrb pc, [r1, r9, lsr #31] @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ andeq r0, r0, r0 │ │ │ │ @ instruction: 0xf8d36e03 │ │ │ │ - blvs 0xfe7f62ac │ │ │ │ + blvs 0xfe7f63ac │ │ │ │ ldrmi fp, [r8, -r3, lsl #2] │ │ │ │ tstcs r0, r8, lsl #12 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ svclt 0x00004770 │ │ │ │ ldcle 8, cr2, [lr], {38} @ 0x26 │ │ │ │ - blle 0x6f4028 │ │ │ │ + blle 0x6f4128 │ │ │ │ ldmdale r5, {r1, r2, r5, fp, sp} │ │ │ │ @ instruction: 0xf000e8df │ │ │ │ @ instruction: 0x16161616 │ │ │ │ ldmdacc ip!, {r1, r2, r4, lr} │ │ │ │ @ instruction: 0x16161616 │ │ │ │ ldrtne r3, [r8], -r0, asr #24 │ │ │ │ ldrne r1, [r4], #-1046 @ 0xfffffbea │ │ │ │ @@ -288524,47 +288590,47 @@ │ │ │ │ ldrne r1, [r4], #-1044 @ 0xfffffbec │ │ │ │ ldrne r1, [r4], #-1044 @ 0xfffffbec │ │ │ │ ldrne r1, [r4], #-1044 @ 0xfffffbec │ │ │ │ andseq r1, r6, r6, lsl r6 │ │ │ │ andseq pc, r5, pc, rrx │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @ instruction: 0xf5a04770 │ │ │ │ - blcs 0x3c2e68 │ │ │ │ - blcs 0x3e0444 │ │ │ │ + blcs 0x3c2f68 │ │ │ │ + blcs 0x3e0544 │ │ │ │ andge sp, r1, #244, 16 @ 0xf40000 │ │ │ │ @ instruction: 0xf023f852 │ │ │ │ - andseq sl, r2, r9, asr r0 │ │ │ │ - andseq sl, r2, r9, asr r0 │ │ │ │ - andseq sl, r2, r9, asr r0 │ │ │ │ - andseq sl, r2, r5, asr r0 │ │ │ │ - andseq sl, r2, r5, asr r0 │ │ │ │ - andseq sl, r2, r5, asr r0 │ │ │ │ - andseq sl, r2, r9, asr r0 │ │ │ │ - andseq sl, r2, r9, asr r0 │ │ │ │ - andseq sl, r2, r9, asr r0 │ │ │ │ - andseq sl, r2, r9, asr r0 │ │ │ │ - andseq sl, r2, r9, asr r0 │ │ │ │ + andseq sl, r2, r9, asr r1 │ │ │ │ + andseq sl, r2, r9, asr r1 │ │ │ │ + andseq sl, r2, r9, asr r1 │ │ │ │ + andseq sl, r2, r5, asr r1 │ │ │ │ + andseq sl, r2, r5, asr r1 │ │ │ │ + andseq sl, r2, r5, asr r1 │ │ │ │ + andseq sl, r2, r9, asr r1 │ │ │ │ + andseq sl, r2, r9, asr r1 │ │ │ │ + andseq sl, r2, r9, asr r1 │ │ │ │ + andseq sl, r2, r9, asr r1 │ │ │ │ + andseq sl, r2, r9, asr r1 │ │ │ │ andcs r2, r0, #14 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ andcs r2, r0, #13 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ andcs r2, r0, #12 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ ldmdble r3!, {r1, r3, r7, r9, lr} │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec812c4 │ │ │ │ + bl 0xfec813c4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46060ff0 │ │ │ │ @ instruction: 0x460c4615 │ │ │ │ stmdavc r3, {r0, r1, sp, lr, pc} │ │ │ │ adcmi fp, r5, #3850240 @ 0x3ac000 │ │ │ │ movwcs sp, #6418 @ 0x1912 │ │ │ │ @ instruction: 0x461a1931 │ │ │ │ strcc r4, [r1], #-1560 @ 0xfffff9e8 │ │ │ │ - blx 0xe612e │ │ │ │ + blx 0xe622e │ │ │ │ mvnsle r2, r0, lsl #16 │ │ │ │ andeq pc, sp, pc, rrx │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ tstcs r0, r1 │ │ │ │ @@ -288577,40 +288643,40 @@ │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ tstcs r0, r1 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec8133c │ │ │ │ + bl 0xfec8143c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ movwcs r0, #4088 @ 0xff8 │ │ │ │ andcs r4, r8, #12, 12 @ 0xc00000 │ │ │ │ andcs r4, r3, r1, lsl #12 │ │ │ │ - blx 0xff3e6196 │ │ │ │ + blx 0xff3e6296 │ │ │ │ strmi fp, [r3], -r8, ror #2 │ │ │ │ andcs r6, r0, r2, lsr #16 │ │ │ │ stmiavs r2!, {r1, r3, r4, sp, lr} │ │ │ │ qaddcs r6, sl, r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf06fbd10 │ │ │ │ tstcs r0, sp │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec8138c │ │ │ │ + bl 0xfec8148c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ movwcs r0, #4088 @ 0xff8 │ │ │ │ andscs r4, r0, #12, 12 @ 0xc00000 │ │ │ │ andcs r4, r3, r1, lsl #12 │ │ │ │ - blx 0xfe9e61e6 │ │ │ │ + blx 0xfe9e62e6 │ │ │ │ ldmib r4, {r3, r7, r8, ip, sp, pc}^ │ │ │ │ subvs r2, r1, r0, lsl #2 │ │ │ │ strmi r6, [r3], -r2 │ │ │ │ stmiavs r2!, {sp} │ │ │ │ bfine r6, sl, #1, #18 │ │ │ │ ldrdcs r6, [r0, -sl] │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @@ -288619,40 +288685,40 @@ │ │ │ │ @ instruction: 0xf06fbd10 │ │ │ │ tstcs r0, sp │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec813e4 │ │ │ │ + bl 0xfec814e4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ movwcs r0, #4088 @ 0xff8 │ │ │ │ andcs r4, r8, #12, 12 @ 0xc00000 │ │ │ │ andcs r4, r3, r1, lsl #12 │ │ │ │ - blx 0x1ee623e │ │ │ │ + blx 0x1ee633e │ │ │ │ strmi fp, [r3], -r8, ror #2 │ │ │ │ andcs r6, r0, r2, lsr #16 │ │ │ │ stmiavs r2!, {r1, r3, r4, sp, lr} │ │ │ │ qaddcs r6, sl, r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf06fbd10 │ │ │ │ tstcs r0, sp │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec81434 │ │ │ │ + bl 0xfec81534 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ movwcs r0, #4088 @ 0xff8 │ │ │ │ andscs r4, r8, #12, 12 @ 0xc00000 │ │ │ │ andcs r4, r3, r1, lsl #12 │ │ │ │ - blx 0x14e628e │ │ │ │ + blx 0x14e638e │ │ │ │ @ instruction: 0x4603b1b8 │ │ │ │ andcs r8, r0, r2, lsr #16 │ │ │ │ stmdahi r2!, {r1, r3, r4, pc}^ │ │ │ │ ldmib r4, {r1, r3, r4, r6, pc}^ │ │ │ │ addsvs r2, r9, r2, lsl #2 │ │ │ │ ldmib r4, {r1, r3, r4, r6, sp, lr}^ │ │ │ │ tstvs r9, r4, lsl #2 │ │ │ │ @@ -288664,22 +288730,22 @@ │ │ │ │ @ instruction: 0xf06fbd10 │ │ │ │ tstcs r0, sp │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec81498 │ │ │ │ + bl 0xfec81598 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ movwcs r0, #8184 @ 0x1ff8 │ │ │ │ andscs r4, r8, #4, 12 @ 0x400000 │ │ │ │ @ instruction: 0xf0114618 │ │ │ │ msrlt CPSR_, #29696 @ 0x7400 │ │ │ │ @ instruction: 0x2000f9b0 │ │ │ │ - bcs 0x1bbac0 │ │ │ │ + bcs 0x1bbbc0 │ │ │ │ eorhi sp, r2, r5, lsl r8 │ │ │ │ ldmdahi sl, {sp}^ │ │ │ │ ldmdavs sl, {r1, r5, r6, pc}^ │ │ │ │ stmib r4, {r0, r3, r4, r7, fp, sp, lr}^ │ │ │ │ ldmvs sl, {r1, r8, sp}^ │ │ │ │ stmib r4, {r0, r3, r4, r8, fp, sp, lr}^ │ │ │ │ ldmdbvs fp, {r2, r8, sp}^ │ │ │ │ @@ -288695,20 +288761,20 @@ │ │ │ │ @ instruction: 0xf06fbd10 │ │ │ │ tstcs r0, sp │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec81514 │ │ │ │ + bl 0xfec81614 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ movwcs r0, #4088 @ 0xff8 │ │ │ │ eorcs r4, r0, #12, 12 @ 0xc00000 │ │ │ │ andcs r4, r3, r1, lsl #12 │ │ │ │ - blx 0xff8e636c │ │ │ │ + blx 0xff8e646c │ │ │ │ @ instruction: 0x4603b1b8 │ │ │ │ andcs r8, r0, r2, lsr #16 │ │ │ │ stmdahi r2!, {r1, r3, r4, pc}^ │ │ │ │ ldmib r4, {r1, r3, r4, r6, pc}^ │ │ │ │ sbcsvs r2, r9, r2, lsl #2 │ │ │ │ ldmib r4, {r1, r3, r4, r7, sp, lr}^ │ │ │ │ cmpvs r9, r4, lsl #2 │ │ │ │ @@ -288720,22 +288786,22 @@ │ │ │ │ @ instruction: 0xf06fbd10 │ │ │ │ tstcs r0, sp │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec81578 │ │ │ │ + bl 0xfec81678 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ movwcs r0, #8184 @ 0x1ff8 │ │ │ │ eorcs r4, r0, #4, 12 @ 0x400000 │ │ │ │ @ instruction: 0xf0114618 │ │ │ │ msrlt CPSR_, #708608 @ 0xad000 │ │ │ │ @ instruction: 0x2000f9b0 │ │ │ │ - bcs 0x1bbba0 │ │ │ │ + bcs 0x1bbca0 │ │ │ │ eorhi sp, r2, r5, lsl r8 │ │ │ │ ldmdahi sl, {sp}^ │ │ │ │ ldmvs sl, {r1, r5, r6, pc} │ │ │ │ stmib r4, {r0, r3, r4, r6, r7, fp, sp, lr}^ │ │ │ │ ldmdbvs sl, {r1, r8, sp} │ │ │ │ stmib r4, {r0, r3, r4, r6, r8, fp, sp, lr}^ │ │ │ │ ldmibvs fp, {r2, r8, sp} │ │ │ │ @@ -288751,15 +288817,15 @@ │ │ │ │ @ instruction: 0xf06fbd10 │ │ │ │ tstcs r0, sp │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec815f4 │ │ │ │ + bl 0xfec816f4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ movwcs r0, #8184 @ 0x1ff8 │ │ │ │ andcs r4, r8, #4, 12 @ 0x400000 │ │ │ │ @ instruction: 0xf0114618 │ │ │ │ orrlt pc, r8, pc, ror #20 │ │ │ │ strmi r6, [r2], -r3, lsl #16 │ │ │ │ andcs r6, r0, r3, lsr #32 │ │ │ │ @@ -288772,20 +288838,20 @@ │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ andeq pc, sp, pc, rrx │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec81648 │ │ │ │ + bl 0xfec81748 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ movwcs r0, #4088 @ 0xff8 │ │ │ │ subcs r4, r8, #12, 12 @ 0xc00000 │ │ │ │ andcs r4, r3, r1, lsl #12 │ │ │ │ - blx 0x12664a0 │ │ │ │ + blx 0x12665a0 │ │ │ │ eorle r2, sp, r0, lsl #16 │ │ │ │ stmdavs r2!, {r0, r1, r9, sl, lr} │ │ │ │ andsvs r2, sl, r0 │ │ │ │ subsvs r6, sl, r2, lsr #17 │ │ │ │ addsvs r6, sl, r2, lsr #18 │ │ │ │ sbcsvs r6, sl, r2, lsr #19 │ │ │ │ tstvs sl, r2, lsr #20 │ │ │ │ @@ -288808,15 +288874,15 @@ │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ andeq pc, sp, pc, rrx │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec816d8 │ │ │ │ + bl 0xfec817d8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5000fe8 │ │ │ │ umulllt r3, r3, r8, r0 @ │ │ │ │ @ instruction: 0xf8904614 │ │ │ │ stccs 3, cr5, [r0, #-0] │ │ │ │ movwcs sp, #56 @ 0x38 │ │ │ │ andcs r2, r3, r8, ror #4 │ │ │ │ @@ -288833,15 +288899,15 @@ │ │ │ │ stmdbvs r2!, {r1, r3, r5, r8, sp, lr}^ │ │ │ │ stmibvs r2!, {r1, r3, r5, r6, r8, sp, lr} │ │ │ │ stmibvs r2!, {r1, r3, r5, r7, r8, sp, lr}^ │ │ │ │ ldmib r4, {r1, r3, r5, r6, r7, r8, sp, lr}^ │ │ │ │ rsbvs r2, r9, #8, 2 │ │ │ │ ldmib r4, {r1, r3, r5, r9, sp, lr}^ │ │ │ │ cmnvs r9, #-2147483646 @ 0x80000002 │ │ │ │ - blvs 0x9c31e4 │ │ │ │ + blvs 0x9c32e4 │ │ │ │ ldmib r4, {r1, r3, r5, r7, r8, r9, sp, lr}^ │ │ │ │ strbtvs r2, [r9], #-270 @ 0xfffffef2 │ │ │ │ stcvs 4, cr6, [r2], #-168 @ 0xffffff58 │ │ │ │ stcvs 4, cr6, [r2, #-680]! @ 0xfffffd58 │ │ │ │ cdpvs 5, 2, cr6, cr2, cr10, {1} │ │ │ │ stcvs 5, cr6, [r2], #680 @ 0x2a8 │ │ │ │ stcvs 4, cr6, [r2, #936]! @ 0x3a8 │ │ │ │ @@ -288860,31 +288926,31 @@ │ │ │ │ stmdbvs r2!, {r1, r3, r4, r6, r7, sp, lr} │ │ │ │ stmdbvs r2!, {r1, r3, r4, r8, sp, lr}^ │ │ │ │ stmibvs r2!, {r1, r3, r4, r6, r8, sp, lr} │ │ │ │ stmibvs r2!, {r1, r3, r4, r7, r8, sp, lr}^ │ │ │ │ stchi 1, cr6, [r2], #-872 @ 0xfffffc98 │ │ │ │ ldmib r4, {r1, r3, r4, sl, pc}^ │ │ │ │ tstvs r9, #-2147483646 @ 0x80000002 │ │ │ │ - blvs 0x9c3110 │ │ │ │ - blvs 0xfe9c3314 │ │ │ │ + blvs 0x9c3210 │ │ │ │ + blvs 0xfe9c3414 │ │ │ │ stcvs 3, cr6, [r2], #-616 @ 0xfffffd98 │ │ │ │ stcvs 4, cr6, [r2, #-104]! @ 0xffffff98 │ │ │ │ mcrvs 4, 1, r6, cr2, cr10, {4} │ │ │ │ stcvs 5, cr6, [r2], #104 @ 0x68 │ │ │ │ stcvs 4, cr6, [r2, #360]! @ 0x168 │ │ │ │ mcrvs 4, 5, r6, cr2, cr10, {6} │ │ │ │ andcs r6, r0, sl, asr r5 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf06fbd30 │ │ │ │ ldrb r0, [r3, sp]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec817e8 │ │ │ │ + bl 0xfec818e8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ movwcs r0, #8184 @ 0x1ff8 │ │ │ │ andcs r4, r8, #4, 12 @ 0x400000 │ │ │ │ @ instruction: 0xf0114618 │ │ │ │ cmnplt r8, r5, ror r9 @ p-variant is OBSOLETE │ │ │ │ strmi r6, [r2], -r3, lsl #16 │ │ │ │ andcs r6, r0, r3, lsr #32 │ │ │ │ @@ -288896,15 +288962,15 @@ │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ andeq pc, sp, pc, rrx │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec81838 │ │ │ │ + bl 0xfec81938 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ movwcs r0, #8184 @ 0x1ff8 │ │ │ │ andscs r4, r0, #4, 12 @ 0x400000 │ │ │ │ @ instruction: 0xf0114618 │ │ │ │ cmnplt r8, sp, asr #18 @ p-variant is OBSOLETE │ │ │ │ strmi r6, [r3], -r2, lsl #16 │ │ │ │ andcs r6, r0, r1, asr #16 │ │ │ │ @@ -288916,54 +288982,54 @@ │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ andeq pc, sp, pc, rrx │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec81888 │ │ │ │ + bl 0xfec81988 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0ff0 │ │ │ │ mrc 0, 0, ip, cr13, cr8, {1} │ │ │ │ ssub16mi lr, r4, r0 │ │ │ │ ldrbtmi r4, [ip], #1538 @ 0x602 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ strmi fp, [fp], -r2, lsl #1 │ │ │ │ @ instruction: 0xf85e2104 │ │ │ │ @ instruction: 0xf8d0000c │ │ │ │ strls r0, [r0], #-660 @ 0xfffffd6c │ │ │ │ andpl pc, sp, r0, lsl #10 │ │ │ │ @ instruction: 0xf7543018 │ │ │ │ - andlt lr, r2, r0, lsr #27 │ │ │ │ + andlt lr, r2, r0, lsr #26 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - rsbseq r5, pc, sl, asr #14 │ │ │ │ + rsbseq r5, pc, sl, asr #12 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec818d4 │ │ │ │ + bl 0xfec819d4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [lr], r8, ror #31 │ │ │ │ ldmdbmi r0, {r0, r1, r3, r9, sl, lr} │ │ │ │ @ instruction: 0x46024694 │ │ │ │ svceq 0x0070ee1d │ │ │ │ stmdavs r9, {r0, r3, r4, r5, r6, sl, lr} │ │ │ │ stmdapl r1, {r2, r7, ip, sp, pc}^ │ │ │ │ @ instruction: 0xf8d19c07 │ │ │ │ stmdbls r6, {r2, r4, r7, r9} │ │ │ │ andpl pc, sp, r0, lsl #10 │ │ │ │ smlabt r1, sp, r9, lr │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0x71adf44f │ │ │ │ andscc r9, r8, r3, lsl #8 │ │ │ │ - ldcl 7, cr15, [r4, #-336]! @ 0xfffffeb0 │ │ │ │ + ldcl 7, cr15, [r4], #336 @ 0x150 │ │ │ │ tstcs r0, r4 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - ldrshteq r5, [pc], #-108 │ │ │ │ + ldrshteq r5, [pc], #-92 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ ldrmi fp, [r5], -r3, lsl #1 │ │ │ │ subsle r2, r9, r0, lsl #20 │ │ │ │ svcvs 0x0080f5b2 │ │ │ │ @@ -288982,33 +289048,33 @@ │ │ │ │ strcs r6, [r0], -r4 │ │ │ │ andlt r4, r3, r0, lsr r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ andcs r8, r0, #240, 30 @ 0x3c0 │ │ │ │ - beq 0x1a67ac │ │ │ │ + beq 0x1a68ac │ │ │ │ @ instruction: 0xf1061d04 │ │ │ │ ldrmi r0, [r7], -r4, lsl #16 │ │ │ │ andls r4, r0, #154140672 @ 0x9300000 │ │ │ │ and r9, r8, r1, lsl #12 │ │ │ │ @ instruction: 0xf8484630 │ │ │ │ strcc r6, [r1, -r4, lsl #24] │ │ │ │ adcmi r3, pc, #8, 8 @ 0x8000000 │ │ │ │ - bleq 0x3688d0 │ │ │ │ + bleq 0x3689d0 │ │ │ │ stmdavs r6!, {r1, r3, r5, ip, lr, pc} │ │ │ │ - blle 0xb75fb8 │ │ │ │ + blle 0xb760b8 │ │ │ │ @ instruction: 0xf854d0f2 │ │ │ │ ldrbmi r1, [r3], -r4, lsl #24 │ │ │ │ @ instruction: 0x46484632 │ │ │ │ @ instruction: 0xf88ef011 │ │ │ │ stceq 8, cr15, [r4], {72} @ 0x48 │ │ │ │ andcs fp, r0, r8, asr #3 │ │ │ │ svceq 0x0000f1bb │ │ │ │ - blls 0x15ef74 │ │ │ │ + blls 0x15f074 │ │ │ │ cmnpmi r0, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ mvnsvc pc, r7, asr #13 │ │ │ │ adcsmi r1, r0, #200, 20 @ 0xc8000 │ │ │ │ tstls r0, r1, lsr pc │ │ │ │ @ instruction: 0x4630199b │ │ │ │ ldrb r9, [sl, r0, lsl #6] │ │ │ │ mcr2 1, 2, pc, cr4, cr1, {2} @ │ │ │ │ @@ -289018,22 +289084,22 @@ │ │ │ │ ldmdblt pc, {r0, r1, r2, r4, r5, r7, r8, r9, sl, sp, lr, pc}^ @ │ │ │ │ str r9, [sp, r1, lsl #28]! │ │ │ │ ldr r9, [r3, r1, lsl #28]! │ │ │ │ ldrcs r9, [r6], #-3585 @ 0xfffff1ff │ │ │ │ @ instruction: 0xf151e7a9 │ │ │ │ movwcs pc, #52787 @ 0xce33 @ │ │ │ │ str r6, [sl, r3]! │ │ │ │ - bleq 0x1a695c │ │ │ │ + bleq 0x1a6a5c │ │ │ │ svclt 0x0000e7c1 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec81a2c │ │ │ │ + bl 0xfec81b2c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460d0ff0 │ │ │ │ vmax.s8 d20, d6, d4 │ │ │ │ - vsubhn.i16 d17, q8, q4 │ │ │ │ + @ instruction: 0xf2c02698 │ │ │ │ andcs r0, pc, #55574528 @ 0x3500000 │ │ │ │ stmdavs r8!, {r0, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xff5cf010 │ │ │ │ andscs r6, r8, #32 │ │ │ │ mvnseq pc, r6, lsl #2 │ │ │ │ @ instruction: 0xf0106868 │ │ │ │ rsbvs pc, r0, r5, asr pc @ │ │ │ │ @@ -289071,19 +289137,19 @@ │ │ │ │ eorcc pc, r1, r4, lsl #17 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec81af4 │ │ │ │ + bl 0xfec81bf4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460d0ff0 │ │ │ │ vmax.s8 d20, d6, d4 │ │ │ │ - vsubhn.i16 d17, q8, q4 │ │ │ │ + @ instruction: 0xf2c02698 │ │ │ │ andcs r0, pc, #55574528 @ 0x3500000 │ │ │ │ stmdavs r8!, {r0, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xff1af010 │ │ │ │ andscs r6, r8, #32 │ │ │ │ mvnseq pc, r6, lsl #2 │ │ │ │ @ instruction: 0xf0106868 │ │ │ │ rsbvs pc, r0, r3, lsl pc @ │ │ │ │ @@ -289129,326 +289195,326 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ stmdavs r3, {r0, r1, r2, r3, r4, r9, sl, lr} │ │ │ │ ldrmi fp, [r6], -pc, lsl #1 │ │ │ │ ldrdge pc, [r8], -r0 │ │ │ │ @ instruction: 0xf8d34681 │ │ │ │ strmi r3, [sp], -r8, asr #1 │ │ │ │ - bvs 0x7d1a3c │ │ │ │ + bvs 0x7d1b3c │ │ │ │ @ instruction: 0xf00042b2 │ │ │ │ ldmibvs sl, {r0, r1, r2, r3, r4, r6, r7, pc} │ │ │ │ @ instruction: 0xf00042b2 │ │ │ │ - bvs 0x180ac60 │ │ │ │ + bvs 0x180ad60 │ │ │ │ @ instruction: 0xf00042b3 │ │ │ │ @ instruction: 0xf8d1813b │ │ │ │ ldmib r5, {r3, r6, pc}^ │ │ │ │ ldmib r5, {r2, r3, r8, r9, sp}^ │ │ │ │ - b 0x15ada40 │ │ │ │ + b 0x15adb40 │ │ │ │ andle r0, sp, r3, lsl #2 │ │ │ │ teqpcc ip, lr, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrscs pc, r6, r0, asr #5 │ │ │ │ ldrtmi r6, [r1], #-2057 @ 0xfffff7f7 │ │ │ │ stmdbvs r8!, {r0, r3, fp, ip} │ │ │ │ stceq 1, cr15, [r0], {76} @ 0x4c │ │ │ │ stmdbvs r9!, {r3, r9, fp, ip}^ │ │ │ │ @ instruction: 0x0c01eb6c │ │ │ │ tstpeq r1, r4, lsl r0 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0x0c06e9cd │ │ │ │ andscc lr, r2, pc, asr #20 │ │ │ │ - b 0x113c45c │ │ │ │ + b 0x113c55c │ │ │ │ svclt 0x000c5003 │ │ │ │ cmncs r2, sp, lsr #2 │ │ │ │ tstls r1, r0, lsl #14 │ │ │ │ andeq pc, r7, r2, ror #6 │ │ │ │ tstpeq r0, r4, lsl r0 @ p-variant is OBSOLETE │ │ │ │ andcs pc, fp, #134217731 @ 0x8000003 │ │ │ │ movweq pc, #45935 @ 0xb36f @ │ │ │ │ @ instruction: 0xf895910c │ │ │ │ - b 0x11eeb00 │ │ │ │ + b 0x11eec00 │ │ │ │ movwls r0, #33538 @ 0x8302 │ │ │ │ @ instruction: 0x232dbf0c │ │ │ │ movwls r2, #9079 @ 0x2377 │ │ │ │ movweq pc, #16404 @ 0x4014 @ │ │ │ │ svclt 0x000c9009 │ │ │ │ rsbscs r2, r8, #-805306366 @ 0xd0000002 │ │ │ │ andls r2, r3, #0, 18 │ │ │ │ rsbscs fp, r3, #12, 30 @ 0x30 │ │ │ │ andls r2, r4, #112, 4 │ │ │ │ movwls r2, #53505 @ 0xd101 │ │ │ │ - subseq pc, r8, #82837504 @ 0x4f00000 │ │ │ │ + rsbne pc, r8, #82837504 @ 0x4f00000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - blvc 0x4e60dc │ │ │ │ + blvc 0x4e61dc │ │ │ │ @ instruction: 0x46504633 │ │ │ │ - blvc 0x3e60c4 │ │ │ │ + blvc 0x3e61c4 │ │ │ │ cdp2 1, 9, cr15, cr4, cr14, {4} │ │ │ │ svceq 0x0000f1b8 │ │ │ │ addhi pc, r7, r0 │ │ │ │ movteq pc, #37312 @ 0x91c0 @ │ │ │ │ - addeq pc, r8, #-268435452 @ 0xf0000004 │ │ │ │ + addsne pc, r8, #-268435452 @ 0xf0000004 │ │ │ │ eorseq pc, r0, #192, 4 │ │ │ │ andls r2, r0, #1073741824 @ 0x40000000 │ │ │ │ @ instruction: 0xf64f4650 │ │ │ │ - vsubl.s8 q8, d16, d0 │ │ │ │ + vrshr.s64 d17, d0, #64 │ │ │ │ @ instruction: 0xf8cd022f │ │ │ │ @ instruction: 0xf18e8004 │ │ │ │ @ instruction: 0xf899fe7f │ │ │ │ - blcs 0x136af4 │ │ │ │ - blne 0xff11ec4c │ │ │ │ + blcs 0x136bf4 │ │ │ │ + blne 0xff11ed4c │ │ │ │ streq pc, [r0], #20 │ │ │ │ mlacs fp, r5, r8, pc @ │ │ │ │ orrscs lr, r7, #323584 @ 0x4f000 │ │ │ │ svclt 0x0018990c │ │ │ │ @ instruction: 0xf1bb461c │ │ │ │ rsble r0, sp, r0, lsl #30 │ │ │ │ @ instruction: 0xf0002900 │ │ │ │ stmdbls sp, {r1, r5, r7, pc} │ │ │ │ @ instruction: 0xf0402900 │ │ │ │ - bcs 0x14ae34 │ │ │ │ + bcs 0x14af34 │ │ │ │ cmnphi r8, r0 @ p-variant is OBSOLETE │ │ │ │ - addeq pc, r8, #-268435452 @ 0xf0000004 │ │ │ │ + addsne pc, r8, #-268435452 @ 0xf0000004 │ │ │ │ eorseq pc, r0, #192, 4 │ │ │ │ - teqpeq ip, pc, asr #12 @ p-variant is OBSOLETE │ │ │ │ + cmppne ip, pc, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - subeq pc, r0, pc, asr #12 │ │ │ │ + subsne pc, r0, pc, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - strbeq pc, [r8, -pc, asr #12] @ │ │ │ │ + ldrbne pc, [r8, -pc, asr #12] @ │ │ │ │ streq pc, [pc, -r0, asr #5]! │ │ │ │ - strbeq pc, [ip], -pc, asr #12 @ │ │ │ │ + ldrbne pc, [ip], -pc, asr #12 @ │ │ │ │ strteq pc, [pc], -r0, asr #5 │ │ │ │ @ instruction: 0x46944615 │ │ │ │ muls lr, r6, r6 │ │ │ │ - stmdaeq r8!, {r0, r1, r2, r3, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ + ldmdane r8!, {r0, r1, r2, r3, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ stmdaeq pc!, {r6, r7, r9, ip, sp, lr, pc} @ │ │ │ │ - bcs 0x1648bc │ │ │ │ + bcs 0x1649bc │ │ │ │ rschi pc, r1, r0, asr #32 │ │ │ │ - addeq pc, r8, #-268435452 @ 0xf0000004 │ │ │ │ + addsne pc, r8, #-268435452 @ 0xf0000004 │ │ │ │ eorseq pc, r0, #192, 4 │ │ │ │ - subeq pc, r0, pc, asr #12 │ │ │ │ + subsne pc, r0, pc, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - ldrbeq pc, [r0, #-1615] @ 0xfffff9b1 @ │ │ │ │ - streq pc, [pc, #-704]! @ 0x12a88c │ │ │ │ - strbeq pc, [ip], -pc, asr #12 @ │ │ │ │ + strbne pc, [r0, #-1615]! @ 0xfffff9b1 @ │ │ │ │ + streq pc, [pc, #-704]! @ 0x12a98c │ │ │ │ + ldrbne pc, [ip], -pc, asr #12 @ │ │ │ │ strteq pc, [pc], -r0, asr #5 │ │ │ │ - cdpeq 6, 5, cr15, cr4, cr15, {2} │ │ │ │ + cdpne 6, 6, cr15, cr4, cr15, {2} │ │ │ │ cdpeq 2, 2, cr15, cr15, cr0, {6} │ │ │ │ @ instruction: 0x46944611 │ │ │ │ stmib sp, {r0, r1, r2, r4, r9, sl, lr}^ │ │ │ │ ldrbmi r0, [r0], -r7, lsl #2 │ │ │ │ @ instruction: 0x2e09e9cd │ │ │ │ stmib sp, {r0, r8, sp}^ │ │ │ │ @ instruction: 0xf64fc505 │ │ │ │ - vsubl.s8 q8, d16, d8 │ │ │ │ + vrshr.s64 d17, d8, #64 │ │ │ │ strcs r0, [r4, #-559] @ 0xfffffdd1 │ │ │ │ stmib sp, {r2, r8, r9, sl, ip, pc}^ │ │ │ │ stmib sp, {r1, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf18e5500 │ │ │ │ andlt pc, pc, r9, lsl lr @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - stmdaeq r0!, {r0, r1, r2, r3, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ + ldmdane r0!, {r0, r1, r2, r3, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ stmdaeq pc!, {r6, r7, r9, ip, sp, lr, pc} @ │ │ │ │ tstcs r1, r5, lsr #14 │ │ │ │ vmin.s8 q10, q7, q0 │ │ │ │ - vmov.i32 q9, #3072 @ 0x00000c00 │ │ │ │ + vmlal.s , d0, d0[7] │ │ │ │ @ instruction: 0xf18e0233 │ │ │ │ str pc, [r0, r1, lsl #28] │ │ │ │ stmdbls sp, {r0, r4, r5, r6, r7, r8, ip, sp, pc} │ │ │ │ @ instruction: 0xf0002900 │ │ │ │ - bcs 0x14addc │ │ │ │ + bcs 0x14aedc │ │ │ │ msrhi CPSR_fx, r0 │ │ │ │ - addeq pc, r8, pc, asr #4 │ │ │ │ + addsne pc, r8, pc, asr #4 │ │ │ │ eorseq pc, r0, r0, asr #5 │ │ │ │ - eorseq pc, r8, #82837504 @ 0x4f00000 │ │ │ │ + subne pc, r8, #82837504 @ 0x4f00000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - teqpeq ip, pc, asr #12 @ p-variant is OBSOLETE │ │ │ │ + cmppne ip, pc, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - mcrreq 6, 4, pc, r4, cr15 @ │ │ │ │ - stceq 2, cr15, [pc], #-768 @ 0x12a8ec │ │ │ │ - strbeq pc, [r8, -pc, asr #12] @ │ │ │ │ + mrrcne 6, 4, pc, r4, cr15 @ │ │ │ │ + stceq 2, cr15, [pc], #-768 @ 0x12a9ec │ │ │ │ + ldrbne pc, [r8, -pc, asr #12] @ │ │ │ │ streq pc, [pc, -r0, asr #5]! │ │ │ │ strmi r4, [r6], -r5, lsl #12 │ │ │ │ ldr r4, [r2, r6, lsl #13]! │ │ │ │ biclt r9, r1, #212992 @ 0x34000 │ │ │ │ - orreq pc, r8, pc, asr #4 │ │ │ │ + orrsne pc, r8, pc, asr #4 │ │ │ │ teqpeq r0, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf0002a00 │ │ │ │ @ instruction: 0xf64f8127 │ │ │ │ - vmvn.i32 d16, #2048 @ 0x00000800 │ │ │ │ + vmlal.s , d0, d0[2] │ │ │ │ @ instruction: 0xf64f022f │ │ │ │ - vqdmulh.s d16, d0, d0[1] │ │ │ │ + vmov.i32 , #1279 @ 0x000004ff │ │ │ │ strmi r0, [r8], -pc, lsr #24 │ │ │ │ strmi r4, [pc], -sp, lsl #12 │ │ │ │ strmi r4, [lr], lr, lsl #12 │ │ │ │ stmdbls sp, {r0, r1, r3, r4, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ @ instruction: 0xf43f2900 │ │ │ │ vrecps.f32 q13, , q15 │ │ │ │ - vaddw.s8 q8, q8, d8 │ │ │ │ - bcs 0x12b0fc │ │ │ │ + vsra.s64 d17, d8, #64 │ │ │ │ + bcs 0x12b1fc │ │ │ │ adcshi pc, r8, r0 │ │ │ │ - eorseq pc, r8, #82837504 @ 0x4f00000 │ │ │ │ + subne pc, r8, #82837504 @ 0x4f00000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - subeq pc, r0, pc, asr #12 │ │ │ │ + subsne pc, r0, pc, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - mcrreq 6, 4, pc, r4, cr15 @ │ │ │ │ - stceq 2, cr15, [pc], #-768 @ 0x12a958 │ │ │ │ - strbeq pc, [ip], -pc, asr #12 @ │ │ │ │ + mrrcne 6, 4, pc, r4, cr15 @ │ │ │ │ + stceq 2, cr15, [pc], #-768 @ 0x12aa58 │ │ │ │ + ldrbne pc, [ip], -pc, asr #12 @ │ │ │ │ strteq pc, [pc], -r0, asr #5 │ │ │ │ strmi r4, [pc], -sp, lsl #12 │ │ │ │ ldrb r4, [ip, -lr, lsl #13]! │ │ │ │ - ldmdaeq r0!, {r0, r1, r2, r3, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ + stmdane r0, {r0, r1, r2, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ stmdaeq pc!, {r6, r7, r9, ip, sp, lr, pc} @ │ │ │ │ - bcs 0x164778 │ │ │ │ + bcs 0x164878 │ │ │ │ addhi pc, sl, r0 │ │ │ │ - addeq pc, r8, #-268435452 @ 0xf0000004 │ │ │ │ + addsne pc, r8, #-268435452 @ 0xf0000004 │ │ │ │ eorseq pc, r0, #192, 4 │ │ │ │ @ instruction: 0x46104611 │ │ │ │ @ instruction: 0x46944615 │ │ │ │ @ instruction: 0x46164617 │ │ │ │ @ instruction: 0xe7684696 │ │ │ │ subsle r2, sl, r0, lsl #20 │ │ │ │ - streq pc, [r8, #591] @ 0x24f │ │ │ │ + ldrne pc, [r8, #591] @ 0x24f │ │ │ │ ldreq pc, [r0, #-704]! @ 0xfffffd40 │ │ │ │ - eorseq pc, r8, #82837504 @ 0x4f00000 │ │ │ │ + subne pc, r8, #82837504 @ 0x4f00000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - teqpeq ip, pc, asr #12 @ p-variant is OBSOLETE │ │ │ │ + cmppne ip, pc, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - subeq pc, r0, pc, asr #12 │ │ │ │ + subsne pc, r0, pc, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - mcrreq 6, 4, pc, r4, cr15 @ │ │ │ │ - stceq 2, cr15, [pc], #-768 @ 0x12a9bc │ │ │ │ - strbeq pc, [r8, -pc, asr #12] @ │ │ │ │ + mrrcne 6, 4, pc, r4, cr15 @ │ │ │ │ + stceq 2, cr15, [pc], #-768 @ 0x12aabc │ │ │ │ + ldrbne pc, [r8, -pc, asr #12] @ │ │ │ │ streq pc, [pc, -r0, asr #5]! │ │ │ │ - strbeq pc, [ip], -pc, asr #12 @ │ │ │ │ + ldrbne pc, [ip], -pc, asr #12 @ │ │ │ │ strteq pc, [pc], -r0, asr #5 │ │ │ │ strb r4, [r8, -lr, lsr #13] │ │ │ │ vcge.s8 d27, d15, d10 │ │ │ │ - vsubl.s8 q8, d16, d8 │ │ │ │ + vrshr.s64 d17, d8, #64 │ │ │ │ @ instruction: 0xf64f0230 │ │ │ │ - vbic.i32 d16, #12 @ 0x0000000c │ │ │ │ + vmla.f d17, d0, d0[3] │ │ │ │ @ instruction: 0xf64f012f │ │ │ │ - vqdmlsl.s q8, d0, d0[2] │ │ │ │ + vorr.i32 , #134217728 @ 0x08000000 │ │ │ │ ldrmi r0, [r0], -pc, lsr #14 │ │ │ │ @ instruction: 0x46944615 │ │ │ │ @ instruction: 0x46964616 │ │ │ │ vaba.s8 d30, d15, d21 │ │ │ │ - vsubl.s8 q8, d16, d8 │ │ │ │ + vrshr.s64 d17, d8, #64 │ │ │ │ @ instruction: 0xf64f0230 │ │ │ │ - vmla.i d16, d0, d0[0] │ │ │ │ + vmov.i32 , #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf64f002f │ │ │ │ - vmlsl.s q8, d0, d0[3] │ │ │ │ + vmov.i32 , #201326592 @ 0x0c000000 │ │ │ │ ldrmi r0, [r1], -pc, lsr #12 │ │ │ │ @ instruction: 0x46944615 │ │ │ │ @ instruction: 0x46964617 │ │ │ │ vabd.s8 d30, d15, d19 │ │ │ │ - vsubl.s8 q8, d16, d8 │ │ │ │ + vrshr.s64 d17, d8, #64 │ │ │ │ @ instruction: 0xf64f0230 │ │ │ │ - vbic.i32 d16, #12 @ 0x0000000c │ │ │ │ + vmla.f d17, d0, d0[3] │ │ │ │ @ instruction: 0xf64f012f │ │ │ │ - vorr.i32 q8, #0 @ 0x00000000 │ │ │ │ + vmls.f d17, d0, d0[4] │ │ │ │ @ instruction: 0xf64f052f │ │ │ │ - vqdmlsl.s q8, d0, d0[2] │ │ │ │ + vorr.i32 , #134217728 @ 0x08000000 │ │ │ │ @ instruction: 0xf64f072f │ │ │ │ - vmov.i8 q8, #4 @ 0x04 │ │ │ │ + vqrdmlah.s d17, d0, d0[5] │ │ │ │ ldrmi r0, [r0], -pc, lsr #28 │ │ │ │ @ instruction: 0x46164694 │ │ │ │ @ instruction: 0xf64fe70b │ │ │ │ - vmvn.i32 d16, #2048 @ 0x00000800 │ │ │ │ + vmlal.s , d0, d0[2] │ │ │ │ @ instruction: 0xf64f022f │ │ │ │ - vbic.i32 d16, #12 @ 0x0000000c │ │ │ │ + vmla.f d17, d0, d0[3] │ │ │ │ @ instruction: 0xf64f012f │ │ │ │ - vmla.i d16, d0, d0[0] │ │ │ │ + vmov.i32 , #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf64f002f │ │ │ │ - vorr.i32 q8, #0 @ 0x00000000 │ │ │ │ + vmls.f d17, d0, d0[4] │ │ │ │ @ instruction: 0xf64f052f │ │ │ │ - vqdmulh.s d16, d0, d0[1] │ │ │ │ + vmov.i32 , #1279 @ 0x000004ff │ │ │ │ @ instruction: 0xf64f0c2f │ │ │ │ - vqdmlsl.s q8, d0, d0[2] │ │ │ │ + vorr.i32 , #134217728 @ 0x08000000 │ │ │ │ @ instruction: 0xf64f072f │ │ │ │ - vmlsl.s q8, d0, d0[3] │ │ │ │ + vmov.i32 , #201326592 @ 0x0c000000 │ │ │ │ @ instruction: 0xf64f062f │ │ │ │ - vmov.i8 q8, #4 @ 0x04 │ │ │ │ + vqrdmlah.s d17, d0, d0[5] │ │ │ │ strbt r0, [sl], pc, lsr #28 │ │ │ │ - addeq pc, r8, #-268435452 @ 0xf0000004 │ │ │ │ + addsne pc, r8, #-268435452 @ 0xf0000004 │ │ │ │ eorseq pc, r0, #192, 4 │ │ │ │ - ldrbeq pc, [r0, #-1615] @ 0xfffff9b1 @ │ │ │ │ - streq pc, [pc, #-704]! @ 0x12aadc │ │ │ │ - cdpeq 6, 5, cr15, cr4, cr15, {2} │ │ │ │ + strbne pc, [r0, #-1615]! @ 0xfffff9b1 @ │ │ │ │ + streq pc, [pc, #-704]! @ 0x12abdc │ │ │ │ + cdpne 6, 6, cr15, cr4, cr15, {2} │ │ │ │ cdpeq 2, 2, cr15, cr15, cr0, {6} │ │ │ │ @ instruction: 0x46104611 │ │ │ │ @ instruction: 0x46174694 │ │ │ │ @ instruction: 0xe6d84616 │ │ │ │ - eorseq pc, r8, #82837504 @ 0x4f00000 │ │ │ │ + subne pc, r8, #82837504 @ 0x4f00000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - subeq pc, r0, pc, asr #12 │ │ │ │ + subsne pc, r0, pc, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - ldrbeq pc, [r0, #-1615] @ 0xfffff9b1 @ │ │ │ │ - streq pc, [pc, #-704]! @ 0x12ab08 │ │ │ │ - mcrreq 6, 4, pc, r4, cr15 @ │ │ │ │ - stceq 2, cr15, [pc], #-768 @ 0x12aad0 │ │ │ │ - strbeq pc, [ip], -pc, asr #12 @ │ │ │ │ + strbne pc, [r0, #-1615]! @ 0xfffff9b1 @ │ │ │ │ + streq pc, [pc, #-704]! @ 0x12ac08 │ │ │ │ + mrrcne 6, 4, pc, r4, cr15 @ │ │ │ │ + stceq 2, cr15, [pc], #-768 @ 0x12abd0 │ │ │ │ + ldrbne pc, [ip], -pc, asr #12 @ │ │ │ │ strteq pc, [pc], -r0, asr #5 │ │ │ │ - cdpeq 6, 5, cr15, cr4, cr15, {2} │ │ │ │ + cdpne 6, 6, cr15, cr4, cr15, {2} │ │ │ │ cdpeq 2, 2, cr15, cr15, cr0, {6} │ │ │ │ ldrt r4, [lr], pc, lsl #12 │ │ │ │ - addeq pc, r8, #-268435452 @ 0xf0000004 │ │ │ │ + addsne pc, r8, #-268435452 @ 0xf0000004 │ │ │ │ eorseq pc, r0, #192, 4 │ │ │ │ - teqpeq ip, pc, asr #12 @ p-variant is OBSOLETE │ │ │ │ + cmppne ip, pc, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - subeq pc, r0, pc, asr #12 │ │ │ │ + subsne pc, r0, pc, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - ldrbeq pc, [r0, #-1615] @ 0xfffff9b1 @ │ │ │ │ - streq pc, [pc, #-704]! @ 0x12ab44 │ │ │ │ - strbeq pc, [r8, -pc, asr #12] @ │ │ │ │ + strbne pc, [r0, #-1615]! @ 0xfffff9b1 @ │ │ │ │ + streq pc, [pc, #-704]! @ 0x12ac44 │ │ │ │ + ldrbne pc, [r8, -pc, asr #12] @ │ │ │ │ streq pc, [pc, -r0, asr #5]! │ │ │ │ - strbeq pc, [ip], -pc, asr #12 @ │ │ │ │ + ldrbne pc, [ip], -pc, asr #12 @ │ │ │ │ strteq pc, [pc], -r0, asr #5 │ │ │ │ - cdpeq 6, 5, cr15, cr4, cr15, {2} │ │ │ │ + cdpne 6, 6, cr15, cr4, cr15, {2} │ │ │ │ cdpeq 2, 2, cr15, cr15, cr0, {6} │ │ │ │ ssat r4, #1, r4, lsl #13 │ │ │ │ - addeq pc, r8, pc, asr #4 │ │ │ │ + addsne pc, r8, pc, asr #4 │ │ │ │ eorseq pc, r0, r0, asr #5 │ │ │ │ - eorseq pc, r8, #82837504 @ 0x4f00000 │ │ │ │ + subne pc, r8, #82837504 @ 0x4f00000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - teqpeq ip, pc, asr #12 @ p-variant is OBSOLETE │ │ │ │ + cmppne ip, pc, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - ldrbeq pc, [r0, #-1615] @ 0xfffff9b1 @ │ │ │ │ - streq pc, [pc, #-704]! @ 0x12ab80 │ │ │ │ - mcrreq 6, 4, pc, r4, cr15 @ │ │ │ │ - stceq 2, cr15, [pc], #-768 @ 0x12ab48 │ │ │ │ - strbeq pc, [r8, -pc, asr #12] @ │ │ │ │ + strbne pc, [r0, #-1615]! @ 0xfffff9b1 @ │ │ │ │ + streq pc, [pc, #-704]! @ 0x12ac80 │ │ │ │ + mrrcne 6, 4, pc, r4, cr15 @ │ │ │ │ + stceq 2, cr15, [pc], #-768 @ 0x12ac48 │ │ │ │ + ldrbne pc, [r8, -pc, asr #12] @ │ │ │ │ streq pc, [pc, -r0, asr #5]! │ │ │ │ - cdpeq 6, 5, cr15, cr4, cr15, {2} │ │ │ │ + cdpne 6, 6, cr15, cr4, cr15, {2} │ │ │ │ cdpeq 2, 2, cr15, cr15, cr0, {6} │ │ │ │ str r4, [r2], r6, lsl #12 │ │ │ │ - eorseq pc, r8, #82837504 @ 0x4f00000 │ │ │ │ + subne pc, r8, #82837504 @ 0x4f00000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - ldrbeq pc, [r0, #-1615] @ 0xfffff9b1 @ │ │ │ │ - streq pc, [pc, #-704]! @ 0x12abac │ │ │ │ - mcrreq 6, 4, pc, r4, cr15 @ │ │ │ │ - stceq 2, cr15, [pc], #-768 @ 0x12ab74 │ │ │ │ - cdpeq 6, 5, cr15, cr4, cr15, {2} │ │ │ │ + strbne pc, [r0, #-1615]! @ 0xfffff9b1 @ │ │ │ │ + streq pc, [pc, #-704]! @ 0x12acac │ │ │ │ + mrrcne 6, 4, pc, r4, cr15 @ │ │ │ │ + stceq 2, cr15, [pc], #-768 @ 0x12ac74 │ │ │ │ + cdpne 6, 6, cr15, cr4, cr15, {2} │ │ │ │ cdpeq 2, 2, cr15, cr15, cr0, {6} │ │ │ │ strmi r4, [pc], -r8, lsl #12 │ │ │ │ strbt r4, [lr], -lr, lsl #12 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec8208c │ │ │ │ + bl 0xfec8218c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ stmdbmi r7, {r1, r2, r3, r7, r9, sl, lr} │ │ │ │ ldrmi r9, [r3], -r0, lsl #6 │ │ │ │ @ instruction: 0xf7ff4672 │ │ │ │ andcs pc, r0, r9, lsl #27 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - eorseq r6, r5, r8, ror #13 │ │ │ │ + ldrshteq r6, [r5], -r8 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ ldrtcc pc, [ip], -lr, asr #4 @ │ │ │ │ ldrcs pc, [r6], r0, asr #5 │ │ │ │ strbcc pc, [r4, -lr, asr #4]! @ │ │ │ │ @@ -289456,98 +289522,98 @@ │ │ │ │ strmi fp, [fp], r3, lsl #1 │ │ │ │ @ instruction: 0x46816834 │ │ │ │ @ instruction: 0xf04f469a │ │ │ │ cdpne 8, 6, cr0, cr5, cr0, {0} │ │ │ │ stmdbne sl, {r0, r2, r4, sl, lr} │ │ │ │ ldmdavs r1!, {r1, r2, sp, lr, pc} │ │ │ │ ldmdavs fp!, {r1, r5, r6, sl, fp, ip} │ │ │ │ - bleq 0x1a5d80 │ │ │ │ + bleq 0x1a5e80 │ │ │ │ ldmdale r4!, {r0, r1, r3, r4, r7, r8, sl, lr} │ │ │ │ ldrdeq pc, [r4], -r9 │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf0432800 │ │ │ │ ldmdavs sl!, {r0, r4, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ movwmi lr, #27088 @ 0x69d0 │ │ │ │ adcmi r4, r5, #1048576 @ 0x100000 │ │ │ │ movweq lr, #15224 @ 0x3b78 │ │ │ │ svclt 0x00386833 │ │ │ │ - bne 0xff9fc7d0 │ │ │ │ + bne 0xff9fc8d0 │ │ │ │ ldmdale r3, {r0, r1, r4, r7, r9, lr} │ │ │ │ ldrbmi r3, [sl], -r1, lsl #6 │ │ │ │ @ instruction: 0xf8cd4648 │ │ │ │ @ instruction: 0xf7ffa000 │ │ │ │ adcmi pc, r5, #4160 @ 0x1040 │ │ │ │ ldrdcs sp, [r0], -fp │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - tstpcc r8, pc, asr #12 @ p-variant is OBSOLETE │ │ │ │ + tstpmi r8, pc, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - eorcc pc, r0, pc, asr #12 │ │ │ │ + eorsmi pc, r0, pc, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf6414b08 │ │ │ │ @ instruction: 0xf15972f1 │ │ │ │ @ instruction: 0xf64ffe77 │ │ │ │ - vaddw.s8 , q0, d8 │ │ │ │ + vorr.i32 d20, #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf64f012f │ │ │ │ - vmvn.i32 d19, #8 @ 0x00000008 │ │ │ │ - blmi 0x1ab034 │ │ │ │ + vmla.i d20, d0, d0[2] │ │ │ │ + blmi 0x1ab134 │ │ │ │ rscsvc pc, r9, #68157440 @ 0x4100000 │ │ │ │ mcr2 1, 3, pc, cr10, cr9, {2} @ │ │ │ │ - eorseq r6, r5, r8, lsr r7 │ │ │ │ + eorseq r6, r5, r8, asr #16 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec8218c │ │ │ │ + bl 0xfec8228c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf17d0ff8 │ │ │ │ - blx 0xfed6a354 │ │ │ │ + blx 0xfed6a454 │ │ │ │ stmdbeq r0, {r7, ip, sp, lr, pc}^ │ │ │ │ movwcs r2, #256 @ 0x100 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd08 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec821b4 │ │ │ │ + bl 0xfec822b4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0xcaeddc │ │ │ │ + blmi 0xcaeedc │ │ │ │ @ instruction: 0x460db09a │ │ │ │ @ instruction: 0xf64f2206 │ │ │ │ - vorr.i32 , #0 @ 0x00000000 │ │ │ │ + vmla.f d20, d0, d0[4] │ │ │ │ strmi r0, [r4], -pc, lsr #2 │ │ │ │ tstls r9, #1769472 @ 0x1b0000 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xf944f17e │ │ │ │ @ instruction: 0x9003b9b8 │ │ │ │ - cmppcc r8, pc, asr #12 @ p-variant is OBSOLETE │ │ │ │ + msrmi (UNDEF: 104), pc │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ andcs r1, r5, #160, 26 @ 0x2800 │ │ │ │ @ instruction: 0xf17e4606 │ │ │ │ stmdblt r0, {r0, r3, r4, r5, r8, fp, ip, sp, lr, pc}^ │ │ │ │ andeq pc, fp, r4, lsl #2 │ │ │ │ @ instruction: 0xf17d4629 │ │ │ │ - blx 0xfed6a2f0 │ │ │ │ + blx 0xfed6a3f0 │ │ │ │ stmdbeq r0, {r7, ip, sp, lr, pc}^ │ │ │ │ stmibvc r2!, {r2, sp, lr, pc} │ │ │ │ - bcs 0x3398cc │ │ │ │ + bcs 0x3399cc │ │ │ │ andcs sp, r0, r0, lsl r9 │ │ │ │ ldmdavs sl, {r0, r3, r4, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r9, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andslt sp, sl, r9, lsr #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ tstcs r0, r0, asr r2 │ │ │ │ @ instruction: 0xf17da805 │ │ │ │ @ instruction: 0xf185eb98 │ │ │ │ cmppcs r0, #10048 @ p-variant is OBSOLETE @ 0x2740 │ │ │ │ andls r4, r1, r9, lsl r6 │ │ │ │ - rsbcc pc, r0, #82837504 @ 0x4f00000 │ │ │ │ + rsbsmi pc, r0, #82837504 @ 0x4f00000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ andls sl, r0, #327680 @ 0x50000 │ │ │ │ @ instruction: 0xf18e2201 │ │ │ │ stmdage r5, {r0, r2, r4, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf856f17e │ │ │ │ strmi sl, [r2], -r5, lsl #18 │ │ │ │ ldrtmi r9, [r0], -r3 │ │ │ │ @@ -289577,146 +289643,146 @@ │ │ │ │ stmdbcs r0, {r0, r1, r3, r9, sl, ip, pc} │ │ │ │ adcshi pc, r4, r0 │ │ │ │ qaddls r2, r4, r6 │ │ │ │ cdp2 1, 12, cr15, cr0, cr6, {4} │ │ │ │ @ instruction: 0x1e039906 │ │ │ │ vcgt.u8 d25, d0, d10 │ │ │ │ @ instruction: 0xf64a8094 │ │ │ │ - vmull.s8 , d0, d4 │ │ │ │ + vmov.i32 d22, #1279 @ 0x000004ff │ │ │ │ @ instruction: 0xf04f0c2f │ │ │ │ movwcs r0, #14344 @ 0x3808 │ │ │ │ cdpeq 3, 3, cr9, cr11, cr12, {0} │ │ │ │ stmdbeq pc, {r0, r1, r2, ip, sp, lr, pc} @ │ │ │ │ - ldrbtmi pc, [r0], -lr, asr #4 @ │ │ │ │ + strpl pc, [r0], lr, asr #4 │ │ │ │ ldrteq pc, [r2], -r0, asr #5 @ │ │ │ │ @ instruction: 0xf64f2700 │ │ │ │ - vsubl.s8 , d16, d12 │ │ │ │ + vrshr.s64 d20, d12, #64 │ │ │ │ movwls r0, #25135 @ 0x622f │ │ │ │ @ instruction: 0x1c07e9cd │ │ │ │ strls r9, [sp], #-521 @ 0xfffffdf7 │ │ │ │ tstcs r1, r8, lsl #22 │ │ │ │ movwls lr, #6605 @ 0x19cd │ │ │ │ - bls 0x37c9b4 │ │ │ │ + bls 0x37cab4 │ │ │ │ @ instruction: 0xf8cd463b │ │ │ │ @ instruction: 0xf18e8000 │ │ │ │ @ instruction: 0xf1bafb4f │ │ │ │ andle r0, pc, r0, lsl #30 │ │ │ │ - blx 0xfe63ca78 │ │ │ │ - blx 0xfed673bc │ │ │ │ + blx 0xfe63cb78 │ │ │ │ + blx 0xfed674bc │ │ │ │ @ instruction: 0xf7eef080 │ │ │ │ @ instruction: 0x4632fef3 │ │ │ │ tstcs r1, r3, lsl #12 │ │ │ │ @ instruction: 0xf18e4628 │ │ │ │ vmovne.8 d3[5], pc │ │ │ │ mvnsle r4, ip, lsl r0 │ │ │ │ svceq 0x0000f1bb │ │ │ │ ldrbmi sp, [ip], -pc │ │ │ │ @ instruction: 0xf0a4fa94 │ │ │ │ @ instruction: 0xf080fab0 │ │ │ │ cdp2 7, 14, cr15, cr14, cr14, {7} │ │ │ │ @ instruction: 0x46034632 │ │ │ │ strtmi r2, [r8], -r1, lsl #2 │ │ │ │ - blx 0xc6779e │ │ │ │ + blx 0xc6789e │ │ │ │ andsmi r1, ip, r3, ror #28 │ │ │ │ - blls 0x29f92c │ │ │ │ + blls 0x29fa2c │ │ │ │ movwls r2, #8449 @ 0x2101 │ │ │ │ - blls 0x2fca14 │ │ │ │ - rsccc pc, r4, #82837504 @ 0x4f00000 │ │ │ │ + blls 0x2fcb14 │ │ │ │ + rscsmi pc, r4, #82837504 @ 0x4f00000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ movwhi lr, #2509 @ 0x9cd │ │ │ │ @ instruction: 0xf18e9b06 │ │ │ │ @ instruction: 0xf1b8fb1b │ │ │ │ mcrrle 15, 0, r0, r3, cr6 │ │ │ │ tstcs r1, fp, asr #12 │ │ │ │ @ instruction: 0xf64f4628 │ │ │ │ - vmlal.s q10, d0, d0[0] │ │ │ │ + vmov.i32 , #0 @ 0x00000000 │ │ │ │ strcc r0, [r1, -pc, lsr #4] │ │ │ │ - blx 0x4e77da │ │ │ │ + blx 0x4e78da │ │ │ │ addsmi r9, pc, #10240 @ 0x2800 │ │ │ │ stcls 1, cr13, [sp], {176} @ 0xb0 │ │ │ │ svceq 0x0008f1b8 │ │ │ │ @ instruction: 0xf504d027 │ │ │ │ vmin.s8 d19, d31, d6 │ │ │ │ - vaddhn.i16 d16, q8, q4 │ │ │ │ + @ instruction: 0xf2c01498 │ │ │ │ tstcs r1, r0, lsr r4 │ │ │ │ vmax.s8 d20, d14, d24 │ │ │ │ - vbic.i32 , #1024 @ 0x00000400 │ │ │ │ + vsubw.s8 q10, q8, d4 │ │ │ │ @ instruction: 0xf8d6032e │ │ │ │ - bcs 0x13515c │ │ │ │ + bcs 0x13525c │ │ │ │ strtmi fp, [r2], -r8, lsl #30 │ │ │ │ @ instruction: 0xf64f9200 │ │ │ │ - vmov.i32 q10, #1024 @ 0x00000400 │ │ │ │ + vmlal.s , d0, d0[5] │ │ │ │ @ instruction: 0xf18e022f │ │ │ │ smlattcs r1, pc, sl, pc @ │ │ │ │ @ instruction: 0xf64f4628 │ │ │ │ - vmlal.s q10, d0, d0[7] │ │ │ │ + vmvn.i32 , #3072 @ 0x00000c00 │ │ │ │ @ instruction: 0xf18e022f │ │ │ │ @ instruction: 0xf64ffae7 │ │ │ │ - vsubl.s8 q10, d16, d0 │ │ │ │ + vrshr.s64 d21, d0, #64 │ │ │ │ tstcs r1, pc, lsr #4 │ │ │ │ @ instruction: 0xf18e4628 │ │ │ │ ldrdcs pc, [r0], -pc @ │ │ │ │ tstcs r0, pc │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ tstcs r1, fp, lsl #22 │ │ │ │ strtmi r9, [r8], -r0, lsl #6 │ │ │ │ @ instruction: 0xf64f9b0c │ │ │ │ - vsubl.s8 q10, d0, d28 │ │ │ │ + vmvn.i32 d21, #3072 @ 0x00000c00 │ │ │ │ @ instruction: 0xf18e022f │ │ │ │ str pc, [pc, r9, asr #21]! │ │ │ │ ldrle r0, [r4, #-1681] @ 0xfffff96f │ │ │ │ movwmi pc, #25543 @ 0x63c7 @ │ │ │ │ movwls r2, #20564 @ 0x5054 │ │ │ │ ldrle r0, [r8, #-1427]! @ 0xfffffa6d │ │ │ │ cdp2 1, 0, cr15, cr6, cr6, {4} │ │ │ │ movwls r1, #44547 @ 0xae03 │ │ │ │ movwcs sp, #15795 @ 0x3db3 │ │ │ │ - stclcc 6, cr15, [ip], #-316 @ 0xfffffec4 │ │ │ │ - stceq 2, cr15, [pc], #-768 @ 0x12af50 │ │ │ │ + ldclmi 6, cr15, [ip], #-316 @ 0xfffffec4 │ │ │ │ + stceq 2, cr15, [pc], #-768 @ 0x12b050 │ │ │ │ @ instruction: 0xf04f2102 │ │ │ │ movwls r0, #51207 @ 0xc807 │ │ │ │ - b 0x1224f70 │ │ │ │ + b 0x1225070 │ │ │ │ vsubw.u8 , q1, d0 │ │ │ │ movwls r0, #45504 @ 0xb1c0 │ │ │ │ @ instruction: 0xf3c2b991 │ │ │ │ - bllt 0xfe17796c │ │ │ │ + bllt 0xfe177a6c │ │ │ │ @ instruction: 0xf1862054 │ │ │ │ cdpne 13, 0, cr15, cr3, cr13, {7} │ │ │ │ ldcle 3, cr9, [sl, #40] @ 0x28 │ │ │ │ @ instruction: 0xf64f2307 │ │ │ │ - vmvn.i32 , #1279 @ 0x000004ff │ │ │ │ + vmull.s8 q10, d16, d4 │ │ │ │ tstcs r1, pc, lsr #24 │ │ │ │ stmdaeq r4, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ str r9, [ip, -ip, lsl #6]! │ │ │ │ qaddls r2, r4, r6 │ │ │ │ ldc2l 1, cr15, [ip, #536] @ 0x218 │ │ │ │ @ instruction: 0x1e039906 │ │ │ │ stcle 3, cr9, [r8, #40] @ 0x28 │ │ │ │ @ instruction: 0xf64f2307 │ │ │ │ - vmull.s8 , d16, d4 │ │ │ │ + @ instruction: 0xf2c04c94 │ │ │ │ @ instruction: 0xf04f0c2f │ │ │ │ movwls r0, #51206 @ 0xc806 │ │ │ │ @ instruction: 0xf186e71b │ │ │ │ cdpne 13, 0, cr15, cr3, cr13, {6} │ │ │ │ @ instruction: 0xf77f930a │ │ │ │ movwcs sl, #16250 @ 0x3f7a │ │ │ │ - stclcc 6, cr15, [r4], #-316 @ 0xfffffec4 │ │ │ │ - stceq 2, cr15, [pc], #-768 @ 0x12afc4 │ │ │ │ + ldclmi 6, cr15, [r4], #-316 @ 0xfffffec4 │ │ │ │ + stceq 2, cr15, [pc], #-768 @ 0x12b0c4 │ │ │ │ @ instruction: 0xf04f2102 │ │ │ │ movwls r0, #51207 @ 0xc807 │ │ │ │ subscs lr, r4, fp, lsl #14 │ │ │ │ @ instruction: 0xf1869106 │ │ │ │ stmdbls r6, {r0, r1, r3, r4, r5, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ movwls r1, #44547 @ 0xae03 │ │ │ │ svcge 0x0067f77f │ │ │ │ @ instruction: 0xf64f2307 │ │ │ │ - vmvn.i32 , #3327 @ 0x00000cff │ │ │ │ + vmull.s8 q10, d16, d12 │ │ │ │ @ instruction: 0xf04f0c2f │ │ │ │ movwls r0, #51205 @ 0xc805 │ │ │ │ svclt 0x0000e6f9 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ @@ -289743,44 +289809,44 @@ │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec82574 │ │ │ │ + bl 0xfec82674 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5a00fe8 │ │ │ │ strmi r5, [lr], -r8 │ │ │ │ movwcs fp, #130 @ 0x82 │ │ │ │ addcs pc, r4, #208, 16 @ 0xd00000 │ │ │ │ @ instruction: 0xf8d22001 │ │ │ │ ldmib r2, {r3, r6, r7, sp}^ │ │ │ │ strtmi r1, [r2], -sp, lsl #8 │ │ │ │ - blx 0xfeae73d8 │ │ │ │ + blx 0xfeae74d8 │ │ │ │ @ instruction: 0x4605b198 │ │ │ │ and fp, r9, ip, lsl r9 │ │ │ │ - bne 0xa3c3b8 │ │ │ │ + bne 0xa3c4b8 │ │ │ │ strtmi sp, [r2], -r6 │ │ │ │ ldrtmi r4, [r0], -r9, lsr #12 │ │ │ │ - blx 0xffd679d6 │ │ │ │ + blx 0xffd67ad6 │ │ │ │ ldclle 8, cr2, [r5] │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrtmi r2, [r0], -r0, lsl #6 │ │ │ │ @ instruction: 0xf1889100 │ │ │ │ andcs pc, r0, r5, ror pc @ │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ cmppcc ip, #70254592 @ p-variant is OBSOLETE @ 0x4300000 │ │ │ │ orrseq pc, r6, #192, 4 │ │ │ │ @ instruction: 0xf64d681b │ │ │ │ - vmla.f d20, d0, d0[3] │ │ │ │ + vorr.i32 , #12 @ 0x0000000c │ │ │ │ eorscs r0, r8, #-2147483637 @ 0x8000000b │ │ │ │ svclt 0x00004718 │ │ │ │ mvneq pc, #82837504 @ 0x4f00000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ vsubl.u q1, d15, d0 │ │ │ │ @ instruction: 0xf8438f5b │ │ │ │ andcs r2, r0, r0, lsr #32 │ │ │ │ @@ -289797,22 +289863,22 @@ │ │ │ │ @ instruction: 0xf50d5282 │ │ │ │ ldrmi r5, [r8], r0, lsl #3 │ │ │ │ tstcc r4, sp, ror #22 │ │ │ │ ldmdavs fp, {r0, r7, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f600b │ │ │ │ strtmi r0, [r8], -r0, lsl #6 │ │ │ │ ldmdavc r4, {r8, sp} │ │ │ │ - blx 0xfe1e79c2 │ │ │ │ + blx 0xfe1e7ac2 │ │ │ │ cmplt r8, r6, lsl #12 │ │ │ │ @ instruction: 0xf64f2206 │ │ │ │ - vorr.i32 , #0 @ 0x00000000 │ │ │ │ + vmla.f d20, d0, d0[4] │ │ │ │ @ instruction: 0xf17d012f │ │ │ │ stmdacs r0, {r0, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrtmi fp, [r5], -r8, lsl #30 │ │ │ │ - @ instruction: 0x41acf64f │ │ │ │ + @ instruction: 0x51bcf64f │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ @ instruction: 0xf7ff4628 │ │ │ │ orrslt pc, r8, #10048 @ 0x2740 │ │ │ │ orrpl pc, r1, #54525952 @ 0x3400000 │ │ │ │ ldmdavs fp, {r2, r3, r4, r8, r9, ip, sp} │ │ │ │ svceq 0x0006f013 │ │ │ │ adchi pc, fp, r0, asr #32 │ │ │ │ @@ -289834,27 +289900,27 @@ │ │ │ │ @ instruction: 0x46288093 │ │ │ │ stcpl 5, cr15, [r0, #52] @ 0x34 │ │ │ │ tstcs r0, r7 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ - orrsmi pc, ip, pc, asr #12 │ │ │ │ + @ instruction: 0x51acf64f │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ and r4, r2, r2, asr #24 │ │ │ │ svcne 0x000cf854 │ │ │ │ stmiavs r3!, {r0, r4, r6, r8, r9, ip, sp, pc} │ │ │ │ ldrmi r4, [r8, r8, lsr #12] │ │ │ │ rscsle r2, r7, r0, lsl #16 │ │ │ │ tstlt fp, #2293760 @ 0x230000 │ │ │ │ addpl pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ stmdb lr!, {r0, r2, r3, r4, r5, r6, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf64f2100 │ │ │ │ - vshr.s64 d20, d16, #64 │ │ │ │ + vmla.i d21, d16, d0[0] │ │ │ │ @ instruction: 0xf18d002f │ │ │ │ cdpne 8, 0, cr15, cr5, cr15, {6} │ │ │ │ stmdavs r3!, {r0, r1, r2, r4, r8, r9, fp, ip, lr, pc}^ │ │ │ │ strbmi r4, [r8], -r9, lsr #12 │ │ │ │ @ instruction: 0x46044798 │ │ │ │ eorsle r2, r8, r0, lsl #16 │ │ │ │ @ instruction: 0xffa8f150 │ │ │ │ @@ -289864,27 +289930,27 @@ │ │ │ │ @ instruction: 0xf918f187 │ │ │ │ movwcs lr, #10717 @ 0x29dd │ │ │ │ @ instruction: 0xe7b0601a │ │ │ │ streq pc, [r1, #-111] @ 0xffffff91 │ │ │ │ @ instruction: 0xf150e7ad │ │ │ │ stmdavs r3, {r0, r1, r2, r4, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xd1a82b26 │ │ │ │ - adcsmi pc, ip, pc, asr #12 │ │ │ │ + sbcpl pc, ip, pc, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xffd6f15d │ │ │ │ orrpl pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ - adcmi pc, r4, #82837504 @ 0x4f00000 │ │ │ │ + adcspl pc, r4, #82837504 @ 0x4f00000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ svclt 0x00182800 │ │ │ │ ldrmi r4, [r9], -r2, lsl #12 │ │ │ │ stmdage r5, {r0, r9, ip, pc} │ │ │ │ @ instruction: 0xf64f2201 │ │ │ │ - vmls.f d20, d16, d0[1] │ │ │ │ + vshl.s64 , q2, #0 │ │ │ │ strls r0, [r0, #-1327] @ 0xfffffad1 │ │ │ │ - blx 0xfefe7bc0 │ │ │ │ + blx 0xfefe7cc0 │ │ │ │ @ instruction: 0xf18aa805 │ │ │ │ cdpne 14, 0, cr15, cr5, cr5, {1} │ │ │ │ stmdage r5, {r0, r3, r7, r8, r9, fp, ip, lr, pc} │ │ │ │ @ instruction: 0xf9c4f189 │ │ │ │ @ instruction: 0x9000e7bf │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @ instruction: 0xf1884628 │ │ │ │ @@ -289896,202 +289962,202 @@ │ │ │ │ addseq pc, r4, #13697024 @ 0xd10000 │ │ │ │ orrpl pc, r1, sp, lsl #10 │ │ │ │ @ instruction: 0xf5003118 │ │ │ │ andscc r5, r8, sp │ │ │ │ stmib sp, {r0, r3, fp, sp, lr}^ │ │ │ │ vst4.8 {d24,d26,d28,d30}, [pc], r0 │ │ │ │ @ instruction: 0xf75371a1 │ │ │ │ - @ instruction: 0x4605ee12 │ │ │ │ + @ instruction: 0x4605ed92 │ │ │ │ @ instruction: 0xf150e765 │ │ │ │ @ instruction: 0xf04fff4f │ │ │ │ @ instruction: 0x232835ff │ │ │ │ ldrb r6, [lr, -r3] │ │ │ │ - blx 0xffde7c24 │ │ │ │ + blx 0xffde7d24 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r6, r5, ip, asr #14 │ │ │ │ - rsbseq r4, pc, r2, lsr r8 @ │ │ │ │ - cmppmi ip, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + eorseq r6, r5, ip, asr r8 │ │ │ │ + rsbseq r4, pc, r2, lsr r7 @ │ │ │ │ + cmpppl ip, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xf0362238 │ │ │ │ svclt 0x0000ba9d │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec82810 │ │ │ │ + bl 0xfec82910 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [r4], -r8, ror #31 │ │ │ │ @ instruction: 0xff60f03d │ │ │ │ - @ instruction: 0xf854f722 │ │ │ │ + @ instruction: 0xffd4f721 │ │ │ │ vnmls.f64 d4, d13, d21 │ │ │ │ rsccs r2, r0, r0, ror pc │ │ │ │ ldrbtmi r6, [fp], #-2085 @ 0xfffff7db │ │ │ │ @ instruction: 0xf5a5681b │ │ │ │ @ instruction: 0xf5a55108 │ │ │ │ ldmdbcc r0, {r9, sl, ip, lr} │ │ │ │ @ instruction: 0xf8d650d1 │ │ │ │ @ instruction: 0xf18a7084 │ │ │ │ @ instruction: 0x4603ff39 │ │ │ │ ldrtmi r6, [r8], -r3, ror #10 │ │ │ │ mcr2 7, 2, pc, cr0, cr1, {7} @ │ │ │ │ ldmiblt r1!, {r0, r5, r7, r8, sl, fp, sp, lr}^ │ │ │ │ - bllt 0xd86dd8 │ │ │ │ + bllt 0xd86ed8 │ │ │ │ cmpeq ip, r6, asr r9 │ │ │ │ ldc2 0, cr15, [r6], #-264 @ 0xfffffef8 │ │ │ │ @ instruction: 0xf1042200 │ │ │ │ andcs r0, r2, r0, ror #2 │ │ │ │ @ instruction: 0xf8faf15d │ │ │ │ @ instruction: 0xf1751d20 │ │ │ │ @ instruction: 0xf104f811 │ │ │ │ @ instruction: 0xf1710020 │ │ │ │ stcne 14, cr15, [r0, #-588]! @ 0xfffffdb4 │ │ │ │ stc2l 1, cr15, [lr, #468] @ 0x1d4 │ │ │ │ @ instruction: 0xf175480f │ │ │ │ stmdami lr, {r0, r1, r2, fp, ip, sp, lr, pc} │ │ │ │ stc2l 1, cr15, [r8, #468] @ 0x1d4 │ │ │ │ @ instruction: 0xf76e4628 │ │ │ │ - movwcs pc, #3851 @ 0xf0b @ │ │ │ │ + movwcs pc, #3723 @ 0xe8b @ │ │ │ │ andcs r2, r3, r4, lsl #4 │ │ │ │ @ instruction: 0xf926f010 │ │ │ │ sbcsle r2, r9, r0, lsl #16 │ │ │ │ andvs r6, r3, r3, ror #26 │ │ │ │ movwcs lr, #2006 @ 0x7d6 │ │ │ │ andcs r2, r3, r4, lsl #4 │ │ │ │ @ instruction: 0xf91cf010 │ │ │ │ sbcsle r2, r1, r0, lsl #16 │ │ │ │ andvs r6, r3, r3, ror #26 │ │ │ │ svclt 0x0000e7ce │ │ │ │ - ldrhteq r4, [pc], #-122 │ │ │ │ + ldrhteq r4, [pc], #-106 │ │ │ │ addseq pc, r6, #104, 18 @ 0x1a0000 │ │ │ │ vnmls.f64 d4, d13, d8 │ │ │ │ tstcs r1, r0, ror pc │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf8d358d3 │ │ │ │ @ instruction: 0xf5033294 │ │ │ │ @ instruction: 0xf8c35300 │ │ │ │ tstcs r0, r4, asr r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ svclt 0x00004770 │ │ │ │ - rsbseq r4, pc, ip, lsl r7 @ │ │ │ │ + rsbseq r4, pc, ip, lsl r6 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec828f0 │ │ │ │ + bl 0xfec829f0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ @ instruction: 0xf64c2000 │ │ │ │ - vaddw.s8 q8, q8, d24 │ │ │ │ - blmi 0x1abbc0 │ │ │ │ + vsra.s64 d17, d24, #64 │ │ │ │ + blmi 0x1abcc0 │ │ │ │ mulls r0, r1, r2 │ │ │ │ @ instruction: 0xf94cf122 │ │ │ │ - eorseq r6, r5, r0, lsr #15 │ │ │ │ + ldrhteq r6, [r5], -r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec82918 │ │ │ │ + bl 0xfec82a18 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf1500ff8 │ │ │ │ stmdavs r0, {r0, r2, r3, r5, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldc2l 7, cr15, [sl], #-1016 @ 0xfffffc08 │ │ │ │ movwcs r4, #576 @ 0x240 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd08 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec82940 │ │ │ │ + bl 0xfec82a40 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0ff0 │ │ │ │ mrc 0, 0, ip, cr13, cr12, {1} │ │ │ │ ssub16mi lr, r4, r0 │ │ │ │ ldrbtmi r4, [ip], #1538 @ 0x602 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ strmi fp, [fp], -r2, lsl #1 │ │ │ │ @ instruction: 0xf85e2108 │ │ │ │ @ instruction: 0xf8d0000c │ │ │ │ @ instruction: 0x91010294 │ │ │ │ @ instruction: 0xf50021b1 │ │ │ │ strls r5, [r0], #-13 │ │ │ │ @ instruction: 0xf7533018 │ │ │ │ - andlt lr, r2, r2, asr #26 │ │ │ │ + andlt lr, r2, r2, asr #25 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0x007f4692 │ │ │ │ + @ instruction: 0x007f4592 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec82990 │ │ │ │ + bl 0xfec82a90 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r7, r0, ror #31 │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwls r2, #17152 @ 0x4300 │ │ │ │ @ instruction: 0xf8d09302 │ │ │ │ smlabbls r3, r4, r2, r3 │ │ │ │ @ instruction: 0xf88d9301 │ │ │ │ - blmi 0x7737f0 │ │ │ │ + blmi 0x7738f0 │ │ │ │ movwls r6, #22555 @ 0x581b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xf8e6f7f2 │ │ │ │ @ instruction: 0xf85cf044 │ │ │ │ mvnlt r9, r2 │ │ │ │ @ instruction: 0xf64aa801 │ │ │ │ - vsra.s64 d22, d21, #64 │ │ │ │ + vsra.s64 d23, d21, #64 │ │ │ │ @ instruction: 0xf74b0112 │ │ │ │ - stmdals r2, {r0, r2, r3, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdals r2, {r0, r2, r3, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf978f044 │ │ │ │ @ instruction: 0xf8ecf7f2 │ │ │ │ ldmdavs sl, {r0, r2, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r7, r1, lsl r1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ stmdage r1, {r8, sl, fp, ip, sp, pc} │ │ │ │ - orrvs pc, r1, sl, asr #12 │ │ │ │ + orrvc pc, r1, sl, asr #12 │ │ │ │ tstpeq r2, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ - cdp2 7, 3, cr15, cr0, cr11, {2} │ │ │ │ + ldc2 7, cr15, [r0, #300]! @ 0x12c │ │ │ │ @ instruction: 0xf18ee7e4 │ │ │ │ svclt 0x0000f9df │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec82a20 │ │ │ │ + bl 0xfec82b20 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ andcs r0, r1, #248, 30 @ 0x3e0 │ │ │ │ @ instruction: 0xffaef7ff │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd08 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec82a48 │ │ │ │ + bl 0xfec82b48 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460d0ff0 │ │ │ │ strmi r2, [r4], -r1, lsl #2 │ │ │ │ @ instruction: 0xfff6f18d │ │ │ │ msrcc SPSR_, #-536870908 @ 0xe0000004 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ strtmi r2, [r0], -r1, lsl #2 │ │ │ │ - sbcsmi pc, r8, #82837504 @ 0x4f00000 │ │ │ │ + rscpl pc, r8, #82837504 @ 0x4f00000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ @ instruction: 0xf18d681b │ │ │ │ @ instruction: 0xf5a5ffe9 │ │ │ │ strtmi r5, [r1], -r8 │ │ │ │ ldmdacc r0, {r9, sp} │ │ │ │ - blx 0x126941a │ │ │ │ + blx 0xff269518 │ │ │ │ @ instruction: 0xf16d4620 │ │ │ │ andcs pc, r0, #126976 @ 0x1f000 │ │ │ │ strtmi r4, [r8], -r1, lsl #12 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ svclt 0x0000e77a │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec82a9c │ │ │ │ + bl 0xfec82b9c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ andcs r0, r0, #248, 30 @ 0x3e0 │ │ │ │ @ instruction: 0xff70f7ff │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd08 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec82ac4 │ │ │ │ + bl 0xfec82bc4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5a00fe0 │ │ │ │ addlt r5, r3, r8, lsl #6 │ │ │ │ strmi r2, [lr], -r0 │ │ │ │ @ instruction: 0xf8d32500 │ │ │ │ @ instruction: 0xf11d7284 │ │ │ │ @ instruction: 0x4604f89b │ │ │ │ @@ -290105,15 +290171,15 @@ │ │ │ │ @ instruction: 0x1717a817 │ │ │ │ ldccc 7, cr1, [r7], {23} │ │ │ │ @ instruction: 0x17171717 │ │ │ │ @ instruction: 0x17171717 │ │ │ │ @ instruction: 0x17171717 │ │ │ │ @ instruction: 0x17171717 │ │ │ │ stccs 0, cr0, [fp, #-180]! @ 0xffffff4c │ │ │ │ - tstppl r8, pc, asr #12 @ p-variant is OBSOLETE │ │ │ │ + tstpvs r8, pc, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ eorcs fp, r0, #20, 30 @ 0x50 │ │ │ │ strtmi r2, [r0], -sl, lsl #4 │ │ │ │ @ instruction: 0xffdaf11d │ │ │ │ andne lr, r0, #212, 18 @ 0x350000 │ │ │ │ @ instruction: 0xf1894630 │ │ │ │ stmdavs r3!, {r0, r2, r3, r5, r8, fp, ip, sp, lr, pc}^ │ │ │ │ @@ -290125,69 +290191,69 @@ │ │ │ │ andlt r4, r3, r8, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ ldrdcc pc, [r8], #135 @ 0x87 │ │ │ │ @ instruction: 0x462069da │ │ │ │ - bicsmi pc, ip, sp, asr #4 │ │ │ │ + mvnpl pc, sp, asr #4 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ @ instruction: 0xffb6f11d │ │ │ │ @ instruction: 0xf185e7da │ │ │ │ strmi pc, [r2], -r5, lsl #18 │ │ │ │ - bicsmi pc, ip, sp, asr #4 │ │ │ │ + mvnpl pc, sp, asr #4 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ @ instruction: 0xf11d4620 │ │ │ │ strb pc, [pc, fp, lsr #31] @ │ │ │ │ @ instruction: 0xf64f4620 │ │ │ │ - vsra.s64 q10, q14, #64 │ │ │ │ + vaddw.s8 q11, q0, d12 │ │ │ │ @ instruction: 0xf11c012f │ │ │ │ @ instruction: 0xe7c7ffb9 │ │ │ │ ldrdcc pc, [ip], #135 @ 0x87 │ │ │ │ - teqpvc r4, r7, asr #12 @ p-variant is OBSOLETE │ │ │ │ + cmppeq r4, r8, asr #4 @ p-variant is OBSOLETE │ │ │ │ teqpeq r3, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ strtcc pc, [r0], #-2259 @ 0xfffff72d │ │ │ │ @ instruction: 0xf11c6818 │ │ │ │ mcrrne 8, 0, pc, r2, cr3 @ │ │ │ │ rsble r2, r5, r0, lsl #16 │ │ │ │ @ instruction: 0xf64f4620 │ │ │ │ - vsra.s64 q10, q8, #64 │ │ │ │ + vaddw.s8 q11, q0, d0 │ │ │ │ @ instruction: 0xf11d012f │ │ │ │ ldr pc, [r1, sp, lsl #31]! │ │ │ │ @ instruction: 0xf8d4f185 │ │ │ │ @ instruction: 0xf03de7d5 │ │ │ │ stmvs r3, {r0, r2, r4, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ addvs r1, r2, sl, asr ip │ │ │ │ suble r2, sl, r0, lsl #22 │ │ │ │ movweq pc, #33344 @ 0x8240 @ │ │ │ │ orrseq pc, r2, #192, 4 │ │ │ │ - blcs 0x145a54 │ │ │ │ + blcs 0x145b54 │ │ │ │ andcs sp, r0, #89 @ 0x59 │ │ │ │ @ instruction: 0xf8d33201 │ │ │ │ - blcs 0x1383d4 │ │ │ │ + blcs 0x1384d4 │ │ │ │ andls sp, r1, #-2147483586 @ 0x8000003e │ │ │ │ mcrr2 0, 3, pc, r0, cr13 @ │ │ │ │ - bls 0x185c0c │ │ │ │ + bls 0x185d0c │ │ │ │ suble r2, lr, r0, lsl #22 │ │ │ │ addvs r3, r3, r1, lsl #22 │ │ │ │ @ instruction: 0xd1ac2b00 │ │ │ │ svchi 0x005bf3bf │ │ │ │ vaddl.u q3, d15, d3 │ │ │ │ stmdbvc r1, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc} │ │ │ │ stmdbcs r0, {r0, r3, r6, r7, r9, ip, sp, pc} │ │ │ │ andls sp, r1, #163 @ 0xa3 │ │ │ │ @ instruction: 0xf64f7103 │ │ │ │ vaddl.s8 q11, d0, d20 │ │ │ │ @ instruction: 0xf0372096 │ │ │ │ - bls 0x1a9e34 │ │ │ │ + bls 0x1a9f34 │ │ │ │ @ instruction: 0xf185e799 │ │ │ │ @ instruction: 0xe7a0f897 │ │ │ │ movwpl pc, #54535 @ 0xd507 @ │ │ │ │ teqcc r0, #32, 12 @ 0x2000000 │ │ │ │ - tstppl r0, pc, asr #12 @ p-variant is OBSOLETE │ │ │ │ + tstpvs r0, pc, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ movwcs lr, #10579 @ 0x2953 │ │ │ │ @ instruction: 0xff48f11d │ │ │ │ @ instruction: 0xf04fe76c │ │ │ │ strdcs r3, [r1, -pc] │ │ │ │ @ instruction: 0xf11c4620 │ │ │ │ @ instruction: 0x4628fd9f │ │ │ │ @@ -290198,66 +290264,66 @@ │ │ │ │ @ instruction: 0xf643bdf0 │ │ │ │ vqdmlal.s , d0, d0[3] │ │ │ │ ldmdavs fp, {r1, r2, r4, r7, r8, r9} │ │ │ │ vaddl.u q3, d15, d3 │ │ │ │ sbfx r8, fp, #30, #12 │ │ │ │ ldrdcc pc, [ip], #135 @ 0x87 │ │ │ │ @ instruction: 0xf64f4620 │ │ │ │ - vsra.s64 q10, q8, #64 │ │ │ │ + vaddw.s8 q11, q0, d0 │ │ │ │ @ instruction: 0xf8d3012f │ │ │ │ ldmdavs sl, {r5, sl, ip, sp} │ │ │ │ @ instruction: 0xff22f11d │ │ │ │ ldrmi lr, [sl], -r6, asr #14 │ │ │ │ @ instruction: 0xf64fe7a9 │ │ │ │ - vmla.f d19, d0, d0[4] │ │ │ │ + vbic.i32 q10, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf64f012e │ │ │ │ - vmvn.i32 , #8 @ 0x00000008 │ │ │ │ - blmi 0x1abb6c │ │ │ │ + vaddl.s8 q10, d16, d8 │ │ │ │ + blmi 0x1abc6c │ │ │ │ @ instruction: 0xf1592265 │ │ │ │ svclt 0x0000f8cd │ │ │ │ - ldrhteq r6, [r5], -r0 │ │ │ │ + eorseq r6, r5, r0, asr #17 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 3, cr15, cr8, cr12, {6} │ │ │ │ ldrmi fp, [sl], r9, ror #1 │ │ │ │ strmi r4, [sp], -r7, asr #23 │ │ │ │ ldrmi r4, [r1], r7, lsl #12 │ │ │ │ addcs r2, r0, #0, 2 │ │ │ │ ldmdavs fp, {r1, r2, r3, fp, sp, pc} │ │ │ │ @ instruction: 0xf04f9367 │ │ │ │ @ instruction: 0xf17c0300 │ │ │ │ @ instruction: 0xf415ee3c │ │ │ │ suble r4, r3, r0, lsl #9 │ │ │ │ - ldrbtvs pc, [pc], #1611 @ 0x12baf8 @ │ │ │ │ - ldrtvc pc, [pc], #1735 @ 0x12bafc @ │ │ │ │ + ldrbtvs pc, [pc], #1611 @ 0x12bbf8 @ │ │ │ │ + ldrtvc pc, [pc], #1735 @ 0x12bbfc @ │ │ │ │ @ instruction: 0xf64e402c │ │ │ │ @ instruction: 0xf6c773ff │ │ │ │ eormi r6, r3, r7, lsl #7 │ │ │ │ @ instruction: 0xf0402b11 │ │ │ │ vst4.16 {d24,d26,d28,d30}, [pc :256], r7 │ │ │ │ vsubw.s8 , q8, d0 │ │ │ │ @ instruction: 0x43a30310 │ │ │ │ cmnphi r0, r0 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf87af7f4 │ │ │ │ stmdacs r0, {r1, r2, r9, sl, lr} │ │ │ │ msrhi SPSR_fsc, r0, asr #32 │ │ │ │ - blx 0x1469af2 │ │ │ │ + blx 0x1469bf2 │ │ │ │ ldc2 1, cr15, [lr, #528] @ 0x210 │ │ │ │ stmdacs r0, {r0, r2, r9, sl, lr} │ │ │ │ sbcshi pc, r2, r0 │ │ │ │ @ instruction: 0xf10004e3 │ │ │ │ @ instruction: 0xf5a78139 │ │ │ │ strtmi r5, [r8], -r0, lsl #12 │ │ │ │ - blx 0x18e9b0e │ │ │ │ + blx 0x18e9c0e │ │ │ │ strvc pc, [r4], -r6, lsr #11 │ │ │ │ ldrdcc pc, [r0], r6 │ │ │ │ @ instruction: 0xf0402b00 │ │ │ │ - blmi 0xfeb0c0cc │ │ │ │ - blls 0x1b05bc4 │ │ │ │ + blmi 0xfeb0c1cc │ │ │ │ + blls 0x1b05cc4 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xf0400300 │ │ │ │ @ instruction: 0x46288153 │ │ │ │ tstcs r0, r9, rrx │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @@ -290282,15 +290348,15 @@ │ │ │ │ movwls r3, #15120 @ 0x3b10 │ │ │ │ stc2 1, cr15, [ip], {19} │ │ │ │ @ instruction: 0xf7f14604 │ │ │ │ stmmi sl, {r0, r1, r2, r3, r4, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ ldc2l 1, cr15, [lr, #-464] @ 0xfffffe30 │ │ │ │ vst2.8 {d25-d26}, [pc], r3 │ │ │ │ @ instruction: 0xf7424100 │ │ │ │ - stmdacs r0, {r0, r2, r3, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r2, r3, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ sbchi pc, lr, r0 │ │ │ │ @ instruction: 0xf7f14638 │ │ │ │ @ instruction: 0x4607fbf3 │ │ │ │ svceq 0x0000f1b9 │ │ │ │ @ instruction: 0xf8c0d001 │ │ │ │ @ instruction: 0xf5a79034 │ │ │ │ andcs r5, r0, #8, 6 @ 0x20000000 │ │ │ │ @@ -290299,15 +290365,15 @@ │ │ │ │ addcs r5, r0, #9 │ │ │ │ addmi pc, r4, #12779520 @ 0xc30000 │ │ │ │ andscc r3, r4, r4, lsl r1 │ │ │ │ ldrdcc pc, [ip], #139 @ 0x8b │ │ │ │ sbccc pc, ip, r4, asr #17 │ │ │ │ ldrdcc pc, [r8], #139 @ 0x8b │ │ │ │ sbccc pc, r8, r4, asr #17 │ │ │ │ - b 0xfec697b4 │ │ │ │ + b 0xc698b4 │ │ │ │ svclt 0x004402aa │ │ │ │ @ instruction: 0xf8c49b73 │ │ │ │ @ instruction: 0x032b30b4 │ │ │ │ addshi pc, fp, r0, lsl #2 │ │ │ │ smlattcs r0, r0, r2, r2 │ │ │ │ @ instruction: 0xf17ca82e │ │ │ │ @ instruction: 0x2100ed94 │ │ │ │ @@ -290317,49 +290383,49 @@ │ │ │ │ ldmdage r6!, {r8, sp} │ │ │ │ stc2 1, cr15, [r4, #-452]! @ 0xfffffe3c │ │ │ │ mvneq r9, lr, lsr #14 │ │ │ │ svclt 0x0044a805 │ │ │ │ movtls r9, #19315 @ 0x4b73 │ │ │ │ svclt 0x004802ec │ │ │ │ tstpge r4, sp, asr #17 @ p-variant is OBSOLETE │ │ │ │ - blx 0x19e8232 │ │ │ │ + blx 0x19e8332 │ │ │ │ orrcs pc, r0, pc, asr #8 │ │ │ │ @ instruction: 0xf171a805 │ │ │ │ smlabbcs r1, fp, fp, pc @ │ │ │ │ @ instruction: 0xf04fa805 │ │ │ │ @ instruction: 0xf17135ff │ │ │ │ stmdage lr, {r0, r1, r5, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ mcr2 1, 2, pc, cr4, cr12, {2} @ │ │ │ │ stmdbge lr, {r1, r2, r6, r9, fp, sp, pc} │ │ │ │ @ instruction: 0xf15c2000 │ │ │ │ @ instruction: 0xf042fde5 │ │ │ │ - blge 0xcea034 │ │ │ │ + blge 0xcea134 │ │ │ │ cmpeq ip, r6, asr #18 │ │ │ │ - andvs pc, r5, #-1342177276 @ 0xb0000004 │ │ │ │ + andvc pc, r5, #-1342177276 @ 0xb0000004 │ │ │ │ andseq pc, r2, #192, 4 │ │ │ │ stmdage r2, {r0, r2, r8, fp, sp, pc}^ │ │ │ │ ldc2 1, cr15, [r6], #456 @ 0x1c8 │ │ │ │ andcs sl, r0, #1146880 @ 0x118000 │ │ │ │ andcs r4, r2, r4, lsl #12 │ │ │ │ ldc2l 1, cr15, [r2, #368] @ 0x170 │ │ │ │ @ instruction: 0xf171a805 │ │ │ │ @ instruction: 0x2c00fb2b │ │ │ │ stmdage pc!, {r0, r2, r3, r6, ip, lr, pc} @ │ │ │ │ - blx 0xfeb6829c │ │ │ │ + blx 0xfeb6839c │ │ │ │ @ instruction: 0xf171a836 │ │ │ │ stmdage pc!, {r0, r1, r2, r4, r5, r7, sl, fp, ip, sp, lr, pc} @ │ │ │ │ @ instruction: 0xf962f174 │ │ │ │ @ instruction: 0xf1754848 │ │ │ │ @ instruction: 0xe73cfa9f │ │ │ │ stmne r0, {r2, sl, ip, sp, lr, pc} │ │ │ │ svceq 0x0000f1b9 │ │ │ │ @ instruction: 0xf8c7d001 │ │ │ │ @ instruction: 0x26009034 │ │ │ │ @ instruction: 0x4630603e │ │ │ │ - blx 0xfe369cb8 │ │ │ │ + blx 0xfe369db8 │ │ │ │ ldrle r0, [r4], #-480 @ 0xfffffe20 │ │ │ │ svceq 0x0000f1b8 │ │ │ │ @ instruction: 0xf5a7d121 │ │ │ │ @ instruction: 0x03215600 │ │ │ │ ldrdcc pc, [r4], r6 │ │ │ │ adceq sp, r2, #1157627904 @ 0x45000000 │ │ │ │ svcge 0x001cf57f │ │ │ │ @@ -290382,35 +290448,35 @@ │ │ │ │ sbcsle r2, r4, r0, lsl #16 │ │ │ │ @ instruction: 0xf18a20e0 │ │ │ │ eorsvs pc, r0, sp, lsr #23 │ │ │ │ stmdbge pc!, {r0, r1, r2, r3, r6, r7, r8, r9, sl, sp, lr, pc} @ │ │ │ │ @ instruction: 0xf171a836 │ │ │ │ stclls 15, cr15, [r3, #-620] @ 0xfffffd94 │ │ │ │ ldrtmi lr, [r8], -fp, lsr #15 │ │ │ │ - cdp2 7, 9, cr15, cr6, cr1, {3} │ │ │ │ + cdp2 7, 1, cr15, cr6, cr1, {3} │ │ │ │ biclt r2, r8, #0, 6 │ │ │ │ ldrbcc pc, [r4, #-2247] @ 0xfffff739 @ │ │ │ │ @ instruction: 0xf8c79b72 │ │ │ │ @ instruction: 0xe7593550 │ │ │ │ ldrdhi pc, [ip], -sp │ │ │ │ tstpmi r0, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf7424640 │ │ │ │ - @ instruction: 0x4640faff │ │ │ │ - blx 0x569ab4 │ │ │ │ + @ instruction: 0x4640fa7f │ │ │ │ + @ instruction: 0xf990f748 │ │ │ │ ldrtmi lr, [r8], -r6, lsr #14 │ │ │ │ @ instruction: 0xf7619303 │ │ │ │ - blls 0x22b79c │ │ │ │ + blls 0x22b69c │ │ │ │ bicslt r2, r8, r0, lsl #4 │ │ │ │ ldrbcs pc, [r4, #-2247] @ 0xfffff739 @ │ │ │ │ @ instruction: 0xf8c79a72 │ │ │ │ sbfx r2, r0, #10, #13 │ │ │ │ ldrtmi r4, [r2], -r1, lsl #12 │ │ │ │ sbcsvc pc, r9, pc, asr #8 │ │ │ │ - blx 0x20683e6 │ │ │ │ - blle 0x1b35d0 │ │ │ │ + blx 0x20684e6 │ │ │ │ + blle 0x1b36d0 │ │ │ │ @ instruction: 0xf0344626 │ │ │ │ movwcs pc, #3795 @ 0xed3 @ │ │ │ │ andcs r4, r4, #84934656 @ 0x5100000 │ │ │ │ @ instruction: 0xf00f2003 │ │ │ │ stmdacs r0, {r0, r3, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ mrcge 4, 5, APSR_nzcv, cr3, cr15, {1} │ │ │ │ ldrt r6, [r0], r6 │ │ │ │ @@ -290423,25 +290489,25 @@ │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ addseq pc, r6, #104, 18 @ 0x1a0000 │ │ │ │ ldreq pc, [r5, #-111] @ 0xffffff91 │ │ │ │ vst1.32 {d30-d32}, [pc :128], r9 │ │ │ │ @ instruction: 0xf6cf457e │ │ │ │ @ instruction: 0xe6a475ff │ │ │ │ cdp2 1, 14, cr15, cr0, cr13, {4} │ │ │ │ - andpl pc, ip, #82837504 @ 0x4f00000 │ │ │ │ + andsvs pc, ip, #82837504 @ 0x4f00000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - tstpcc r8, pc, asr #12 @ p-variant is OBSOLETE │ │ │ │ + tstpmi r8, pc, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ andcs r9, r0, r0, lsl #4 │ │ │ │ @ instruction: 0xf6414b02 │ │ │ │ @ instruction: 0xf1212267 │ │ │ │ svclt 0x0000fdbb │ │ │ │ - eorseq r6, r5, r0, asr #15 │ │ │ │ + ldrsbteq r6, [r5], -r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec8303c │ │ │ │ + bl 0xfec8313c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ movwcs r0, #4080 @ 0xff0 │ │ │ │ strmi r4, [ip], -r5, lsl #12 │ │ │ │ strmi r2, [r1], -r8, lsl #4 │ │ │ │ @ instruction: 0xf00f2003 │ │ │ │ biclt pc, r8, r9, asr #26 │ │ │ │ movwcs r6, #2082 @ 0x822 │ │ │ │ @@ -290459,23 +290525,23 @@ │ │ │ │ ldclt 14, cr0, [r8, #-0] │ │ │ │ andeq pc, sp, pc, rrx │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec830a4 │ │ │ │ + bl 0xfec831a4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ mcrne 15, 0, r0, cr4, cr0, {7} │ │ │ │ svclt 0x00b8b082 │ │ │ │ - blle 0xb34ab4 │ │ │ │ + blle 0xb34bb4 │ │ │ │ subscc pc, ip, #70254592 @ 0x4300000 │ │ │ │ addseq pc, r6, #192, 4 │ │ │ │ eorscs r6, r8, #1245184 @ 0x130000 │ │ │ │ - cmppmi ip, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + cmpppl ip, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ andcc pc, r4, lr, asr #4 │ │ │ │ addscs pc, r6, r0, asr #5 │ │ │ │ vaba.s8 d20, d30, d8 │ │ │ │ vsubl.s8 , d0, d0 │ │ │ │ ldmdavs r2, {r1, r2, r4, r7, r9, sp} │ │ │ │ svclt 0x00284294 │ │ │ │ @@ -290483,22 +290549,22 @@ │ │ │ │ eorcc pc, r0, #-536870908 @ 0xe0000004 │ │ │ │ addscs pc, r6, #192, 4 │ │ │ │ @ instruction: 0xf8526812 │ │ │ │ tstlt r3, r4, lsr #32 │ │ │ │ vtst.8 d22, d14, d11 │ │ │ │ vaddl.s8 , d0, d4 │ │ │ │ movwls r2, #4246 @ 0x1096 │ │ │ │ - blx 0x1fe9f02 │ │ │ │ + blx 0x1fea002 │ │ │ │ ldrmi r9, [r8], -r1, lsl #22 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec83120 │ │ │ │ + bl 0xfec83220 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ movwcs r0, #4080 @ 0xff0 │ │ │ │ strmi r4, [ip], -r5, lsl #12 │ │ │ │ @ instruction: 0x46012210 │ │ │ │ @ instruction: 0xf00f2003 │ │ │ │ movwlt pc, #36055 @ 0x8cd7 @ │ │ │ │ andcc lr, r0, #212, 18 @ 0x350000 │ │ │ │ @@ -290525,19 +290591,19 @@ │ │ │ │ ldclt 14, cr0, [r8, #-0] │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [pc], -r3, lsl #1 │ │ │ │ @ instruction: 0x461e4691 │ │ │ │ - blle 0x16337c0 │ │ │ │ + blle 0x16338c0 │ │ │ │ ldrbcc pc, [ip], #-1603 @ 0xfffff9bd @ │ │ │ │ ldreq pc, [r6], #704 @ 0x2c0 │ │ │ │ eorscs r6, r8, #2293760 @ 0x230000 │ │ │ │ - cmppmi ip, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + cmpppl ip, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ andcc pc, r4, lr, asr #4 │ │ │ │ addscs pc, r6, r0, asr #5 │ │ │ │ vaba.s8 d20, d30, d8 │ │ │ │ vsubw.s8 , q0, d0 │ │ │ │ ldmdavs sl, {r1, r2, r4, r7, r8, r9, sp} │ │ │ │ eorsle r4, r8, #1342177289 @ 0x50000009 │ │ │ │ @@ -290545,22 +290611,22 @@ │ │ │ │ ldmcs r6, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ ldrdcs pc, [r0], -r8 │ │ │ │ eorcs pc, r5, r2, asr r8 @ │ │ │ │ ldmvs r2, {r1, r3, r4, r5, r6, r8, r9, ip, sp, pc} │ │ │ │ andcc pc, r4, lr, asr #4 │ │ │ │ addscs pc, r6, r0, asr #5 │ │ │ │ movwls r9, #513 @ 0x201 │ │ │ │ - blx 0xe9ff8 │ │ │ │ + blx 0xea0f8 │ │ │ │ cmplt r2, #4096 @ 0x1000 │ │ │ │ eorscs r6, r8, #36, 16 @ 0x240000 │ │ │ │ - cmppmi ip, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + cmpppl ip, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ andcc pc, r4, lr, asr #4 │ │ │ │ addscs pc, r6, r0, asr #5 │ │ │ │ - blls 0x13de98 │ │ │ │ + blls 0x13df98 │ │ │ │ addsmi r6, sp, #1769472 @ 0x1b0000 │ │ │ │ strcs fp, [r0], #-3880 @ 0xfffff0d8 │ │ │ │ @ instruction: 0xf8d8d205 │ │ │ │ @ instruction: 0xf8533000 │ │ │ │ tstlt r4, r5, lsr #32 │ │ │ │ vadd.i8 d22, d30, d20 │ │ │ │ vaddl.s8 , d0, d4 │ │ │ │ @@ -290575,86 +290641,86 @@ │ │ │ │ movwcs pc, #6865 @ 0x1ad1 @ │ │ │ │ @ instruction: 0x46494632 │ │ │ │ @ instruction: 0xf00f4618 │ │ │ │ teqplt r0, #16640 @ p-variant is OBSOLETE @ 0x4100 │ │ │ │ stccs 8, cr8, [r1], {4} │ │ │ │ @ instruction: 0x4601d010 │ │ │ │ @ instruction: 0x46384632 │ │ │ │ - stm r4, {r2, r5, r6, r7, r9, sl, ip, sp, lr, pc} │ │ │ │ + stmda r4, {r2, r5, r6, r7, r9, sl, ip, sp, lr, pc} │ │ │ │ andcs r8, r0, ip, lsr r0 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ - blcs 0x1c33a5c │ │ │ │ + blcs 0x1c33b5c │ │ │ │ stclpl 8, cr13, [r3], {4} │ │ │ │ stcpl 1, cr11, [r3, #76] @ 0x4c │ │ │ │ strcc fp, [r1], -r3, lsl #18 │ │ │ │ ldrtmi r2, [r2], -lr, ror #28 │ │ │ │ svclt 0x00284601 │ │ │ │ ldrtmi r2, [r8], -lr, ror #4 │ │ │ │ - stmda r8!, {r2, r5, r6, r7, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + svc 0x00e8f6e3 │ │ │ │ eorshi r2, fp, r1, lsl #6 │ │ │ │ @ instruction: 0xf06fe7e1 │ │ │ │ ldrb r0, [pc, sp] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec832c0 │ │ │ │ + bl 0xfec833c0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ stmdals r6, {r2, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f39203 │ │ │ │ ldmdbmi r1, {r0, r2, r3, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi r6, [r9], #-2147 @ 0xfffff79d │ │ │ │ - bls 0x206104 │ │ │ │ + bls 0x206204 │ │ │ │ andgt pc, r1, ip, asr r8 @ │ │ │ │ @ instruction: 0xf8dc2136 │ │ │ │ mulls r0, r4, r2 │ │ │ │ andpl pc, sp, ip, lsl #10 │ │ │ │ @ instruction: 0xf7533018 │ │ │ │ - mcrrne 8, 8, lr, r3, cr2 │ │ │ │ + mcrrne 8, 0, lr, r3, cr2 │ │ │ │ @ instruction: 0xf150d105 │ │ │ │ stmdavs r0, {r0, r1, r2, r3, r4, r5, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xff8cf7fd │ │ │ │ andlt r4, r4, r0, asr #4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - rsbseq r3, pc, sl, lsl #26 │ │ │ │ + rsbseq r3, pc, sl, lsl #24 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec83324 │ │ │ │ + bl 0xfec83424 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ @ instruction: 0x46054914 │ │ │ │ andscs r4, r3, #20, 12 @ 0x1400000 │ │ │ │ @ instruction: 0xf00f9806 │ │ │ │ ldmdbmi r2, {r0, r1, r5, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi r6, [r9], #-2155 @ 0xfffff795 │ │ │ │ strtmi r6, [r2], -r9, lsl #16 │ │ │ │ andgt pc, r1, ip, asr r8 @ │ │ │ │ @ instruction: 0xf8dc2136 │ │ │ │ mulls r0, r4, r2 │ │ │ │ andpl pc, sp, ip, lsl #10 │ │ │ │ - @ instruction: 0xf7533018 │ │ │ │ - mcrrne 8, 4, lr, r3, cr14 │ │ │ │ + @ instruction: 0xf7523018 │ │ │ │ + mcrrne 15, 12, lr, r3, cr14 │ │ │ │ @ instruction: 0xf150d105 │ │ │ │ stmdavs r0, {r0, r1, r3, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xff58f7fd │ │ │ │ andlt r4, r3, r0, asr #4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - eorseq r6, r5, r8, asr #15 │ │ │ │ - rsbseq r3, pc, r2, lsr #25 │ │ │ │ + ldrsbteq r6, [r5], -r8 │ │ │ │ + rsbseq r3, pc, r2, lsr #23 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec83390 │ │ │ │ + bl 0xfec83490 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf64f0fd0 │ │ │ │ vmls.i d16, d16, d0[6] │ │ │ │ umulllt r2, r9, r6, r4 │ │ │ │ stmdbmi r8!, {r0, r2, r9, sl, lr} │ │ │ │ @ instruction: 0x0098f8d4 │ │ │ │ movwls r9, #19212 @ 0x4b0c │ │ │ │ @@ -290668,42 +290734,42 @@ │ │ │ │ svcmi 0x0070ee1d │ │ │ │ andscc r6, r4, fp, ror #16 │ │ │ │ stmdavs r9, {r0, r3, r4, r5, r6, sl, lr} │ │ │ │ stmdapl r4!, {r0, r1, r9, fp, ip, pc}^ │ │ │ │ @ instruction: 0xf8d42136 │ │ │ │ mulls r0, r4, r2 │ │ │ │ andpl pc, sp, r4, lsl #10 │ │ │ │ - @ instruction: 0xf7533018 │ │ │ │ - mcrrne 8, 0, lr, r3, cr8 │ │ │ │ + @ instruction: 0xf7523018 │ │ │ │ + mcrrne 15, 8, lr, r3, cr8 │ │ │ │ @ instruction: 0xf150d105 │ │ │ │ stmdavs r0, {r0, r2, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xff12f7fd │ │ │ │ - blmi 0x5bcafc │ │ │ │ - blls 0x306268 │ │ │ │ + blmi 0x5bcbfc │ │ │ │ + blls 0x306368 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle sl, r0, lsl #6 │ │ │ │ tstcs r0, r9 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf645bd30 │ │ │ │ - vmla.f d20, d0, d1[2] │ │ │ │ + vmla.f d21, d0, d1[2] │ │ │ │ @ instruction: 0xf6450123 │ │ │ │ - vmla.i d20, d0, d1[5] │ │ │ │ + vmla.i d21, d0, d1[5] │ │ │ │ andls r0, r3, #35 @ 0x23 │ │ │ │ - blx 0xce8652 │ │ │ │ + blx 0xce8752 │ │ │ │ @ instruction: 0xf8c49a03 │ │ │ │ bfi r0, r8, (invalid: 1:0) │ │ │ │ andeq pc, sp, pc, rrx │ │ │ │ @ instruction: 0xf18de7dd │ │ │ │ svclt 0x0000fcc7 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - rsbseq r3, pc, r4, lsl ip @ │ │ │ │ + rsbseq r3, pc, r4, lsl fp @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec83454 │ │ │ │ + bl 0xfec83554 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r9], r0 @ │ │ │ │ @ instruction: 0xf8df2100 │ │ │ │ ldrmi ip, [sp], -r8, asr #1 │ │ │ │ cdp 8, 1, cr4, cr13, cr15, {1} │ │ │ │ tstls r2, r0, ror pc │ │ │ │ @ instruction: 0xf8dcac02 │ │ │ │ @@ -290714,33 +290780,33 @@ │ │ │ │ ldrbtmi r2, [r8], #-310 @ 0xfffffeca │ │ │ │ ldmdapl r8, {fp, sp, lr} │ │ │ │ movwne pc, #30280 @ 0x7648 @ │ │ │ │ tstpeq r0, #200, 4 @ p-variant is OBSOLETE @ 0x8000000c │ │ │ │ addseq pc, r4, #208, 16 @ 0xd00000 │ │ │ │ @ instruction: 0xf5009400 │ │ │ │ andscc r5, r8, sp │ │ │ │ - svc 0x00acf752 │ │ │ │ + svc 0x002cf752 │ │ │ │ svclt 0x00181c43 │ │ │ │ tstle r5, r4, lsl #12 │ │ │ │ @ instruction: 0xf8e8f150 │ │ │ │ @ instruction: 0xf7fd6800 │ │ │ │ submi pc, r4, #2896 @ 0xb50 │ │ │ │ svcpl 0x0080f514 │ │ │ │ @ instruction: 0xf648d213 │ │ │ │ addsmi r1, sp, #469762048 @ 0x1c000000 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ stmdbls ip, {r1, r2, r3, r4, ip, lr, pc} │ │ │ │ andcs r2, r3, r0, lsl r2 │ │ │ │ - blx 0x3e830e │ │ │ │ + blx 0x3e840e │ │ │ │ ldmib sp, {r3, r4, r8, r9, ip, sp, pc}^ │ │ │ │ andvs r2, r2, r2, lsl #6 │ │ │ │ - blls 0x2443e8 │ │ │ │ + blls 0x2444e8 │ │ │ │ ldrbne r6, [fp, r3, lsl #1] │ │ │ │ - blmi 0x5845f0 │ │ │ │ - blls 0x306350 │ │ │ │ + blmi 0x5846f0 │ │ │ │ + blls 0x306450 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle r7, r0, lsl #6 │ │ │ │ andlt r4, r9, r0, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ @@ -290748,18 +290814,18 @@ │ │ │ │ @ instruction: 0xf00f2003 │ │ │ │ msrlt R8_usr, fp │ │ │ │ andvs r9, r3, r2, lsl #22 │ │ │ │ subvs r9, r3, r4, lsl #22 │ │ │ │ @ instruction: 0xf06fe7e3 │ │ │ │ strb r0, [r0, sp, lsl #8]! │ │ │ │ mrrc2 1, 8, pc, r6, cr13 @ │ │ │ │ - rsbseq r3, pc, r2, ror #22 │ │ │ │ + rsbseq r3, pc, r2, ror #20 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec83534 │ │ │ │ + bl 0xfec83634 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r9], r0 @ │ │ │ │ @ instruction: 0xf8df2100 │ │ │ │ ldrmi ip, [sp], -r8, asr #1 │ │ │ │ cdp 8, 1, cr4, cr13, cr15, {1} │ │ │ │ tstls r2, r0, ror pc │ │ │ │ @ instruction: 0xf8dcac02 │ │ │ │ @@ -290770,77 +290836,77 @@ │ │ │ │ ldrbtmi r2, [r8], #-310 @ 0xfffffeca │ │ │ │ ldmdapl r8, {fp, sp, lr} │ │ │ │ movwne pc, #26184 @ 0x6648 @ │ │ │ │ tstpeq r0, #200, 4 @ p-variant is OBSOLETE @ 0x8000000c │ │ │ │ addseq pc, r4, #208, 16 @ 0xd00000 │ │ │ │ @ instruction: 0xf5009400 │ │ │ │ andscc r5, r8, sp │ │ │ │ - svc 0x003cf752 │ │ │ │ + mrc 7, 5, APSR_nzcv, cr12, cr2, {2} │ │ │ │ svclt 0x00181c43 │ │ │ │ tstle r5, r4, lsl #12 │ │ │ │ @ instruction: 0xf878f150 │ │ │ │ @ instruction: 0xf7fd6800 │ │ │ │ submi pc, r4, #1104 @ 0x450 │ │ │ │ svcpl 0x0080f514 │ │ │ │ @ instruction: 0xf648d213 │ │ │ │ addsmi r1, sp, #402653184 @ 0x18000000 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ stmdbls ip, {r1, r2, r3, r4, ip, lr, pc} │ │ │ │ andcs r2, r3, r0, lsl r2 │ │ │ │ - blx 0xfe7e83ec │ │ │ │ + blx 0xfe7e84ec │ │ │ │ ldmib sp, {r3, r4, r8, r9, ip, sp, pc}^ │ │ │ │ andvs r2, r2, r2, lsl #6 │ │ │ │ ldmib sp, {r0, r1, r6, sp, lr}^ │ │ │ │ sbcvs r3, r2, r4, lsl #4 │ │ │ │ - blmi 0x5845d0 │ │ │ │ - blls 0x306430 │ │ │ │ + blmi 0x5846d0 │ │ │ │ + blls 0x306530 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle r7, r0, lsl #6 │ │ │ │ andlt r4, r9, r0, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ andcs r9, r8, #12, 18 @ 0x30000 │ │ │ │ @ instruction: 0xf00f2003 │ │ │ │ msrlt R8_usr, fp │ │ │ │ andvs r9, r3, r2, lsl #22 │ │ │ │ subvs r9, r3, r4, lsl #22 │ │ │ │ @ instruction: 0xf06fe7e3 │ │ │ │ strb r0, [r0, sp, lsl #8]! │ │ │ │ - blx 0xffae8a3a │ │ │ │ - rsbseq r3, pc, r2, lsl #21 │ │ │ │ + blx 0xffae8b3a │ │ │ │ + rsbseq r3, pc, r2, lsl #19 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec83614 │ │ │ │ + bl 0xfec83714 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46060fd8 │ │ │ │ stmdami fp!, {r2, r3, r9, sl, lr} │ │ │ │ vhadd.s8 d27, d22, d5 │ │ │ │ vqdmlal.s q10, d12, d2[1] │ │ │ │ ldmdavs r1!, {r3, r8, r9}^ │ │ │ │ andls r6, r3, r0, lsl #16 │ │ │ │ andeq pc, r0, pc, asr #32 │ │ │ │ @ instruction: 0xd1404299 │ │ │ │ stmdbls sl, {r8, r9, sp} │ │ │ │ andcs r4, r1, r7, lsl r6 │ │ │ │ movwls r2, #8712 @ 0x2208 │ │ │ │ - blx 0x14e8484 │ │ │ │ + blx 0x14e8584 │ │ │ │ stmdacs r0, {r0, r2, r9, sl, lr} │ │ │ │ stmdavs r3, {r3, r4, r5, ip, lr, pc} │ │ │ │ svceq 0x0070ee1d │ │ │ │ - blge 0x1c44e4 │ │ │ │ + blge 0x1c45e4 │ │ │ │ @ instruction: 0x463a491d │ │ │ │ ldrbtmi r6, [r9], #-99 @ 0xffffff9d │ │ │ │ ldmdavs r3!, {r0, r3, fp, sp, lr}^ │ │ │ │ @ instruction: 0xf8d15841 │ │ │ │ teqcs r6, r4 @ │ │ │ │ @ instruction: 0xf5009400 │ │ │ │ andscc r5, r8, sp │ │ │ │ - mcr 7, 6, pc, cr0, cr2, {2} @ │ │ │ │ + mcr 7, 2, pc, cr0, cr2, {2} @ │ │ │ │ mcrrne 6, 0, r4, r3, cr4 │ │ │ │ @ instruction: 0xf14fd105 │ │ │ │ stmdavs r0, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ stc2l 7, cr15, [sl, #1012] @ 0x3f4 │ │ │ │ stmdavs r9!, {r2, r6, r9, lr}^ │ │ │ │ andcs r2, r4, #0, 6 │ │ │ │ @ instruction: 0xf00f2003 │ │ │ │ @@ -290855,29 +290921,29 @@ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf06fbdf0 │ │ │ │ strb r0, [sp, r5, lsr #8]! │ │ │ │ streq pc, [sp], #-111 @ 0xffffff91 │ │ │ │ @ instruction: 0xf18de7ea │ │ │ │ svclt 0x0000fb83 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - rsbseq r3, pc, r6, lsl #19 │ │ │ │ + rsbseq r3, pc, r6, lsl #17 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec836dc │ │ │ │ + bl 0xfec837dc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf0030fd8 │ │ │ │ addlt r0, r5, pc, lsl #8 │ │ │ │ andle r2, r6, r2, lsl #24 │ │ │ │ eorsle r2, r1, r3, lsl #24 │ │ │ │ svclt 0x00182c01 │ │ │ │ andseq pc, r5, pc, rrx │ │ │ │ @ instruction: 0x4605d116 │ │ │ │ @ instruction: 0x460e4617 │ │ │ │ ldmdbmi pc, {r3, r4, r9, sl, lr} @ │ │ │ │ @ instruction: 0xf00f220d │ │ │ │ - b 0x116a8f8 │ │ │ │ + b 0x116a9f8 │ │ │ │ strtmi r0, [r8], -r4, lsl #6 │ │ │ │ ldmib sp, {r1, r3, r4, r5, r9, sl, lr}^ │ │ │ │ stmib sp, {r2, r3, r8, sl, lr}^ │ │ │ │ stcls 5, cr4, [sl], {2} │ │ │ │ strls r4, [r0], #-1585 @ 0xfffff9cf │ │ │ │ stc2 7, cr15, [r2, #-964]! @ 0xfffffc3c │ │ │ │ andle r1, r6, r3, asr #24 │ │ │ │ @@ -290899,17 +290965,17 @@ │ │ │ │ @ instruction: 0xf413d108 │ │ │ │ @ instruction: 0xf04f2f00 │ │ │ │ vmull.s8 q8, d0, d3 │ │ │ │ svclt 0x00180c08 │ │ │ │ strb r4, [r0, r4, ror #12] │ │ │ │ subseq pc, lr, pc, rrx │ │ │ │ svclt 0x0000e7d4 │ │ │ │ - ldrshteq r6, [r5], -r8 │ │ │ │ + eorseq r6, r5, r8, lsl #20 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec8378c │ │ │ │ + bl 0xfec8388c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r0, ror #31 │ │ │ │ stmdbmi r5!, {r0, r2, r7, ip, sp, pc} │ │ │ │ movwcs r4, #1565 @ 0x61d │ │ │ │ tstls r3, r9, lsl #16 │ │ │ │ tstpeq r0, pc, asr #32 @ p-variant is OBSOLETE │ │ │ │ tstpeq pc, r4 @ p-variant is OBSOLETE │ │ │ │ @@ -290921,90 +290987,90 @@ │ │ │ │ @ instruction: 0xf18c6100 │ │ │ │ strmi pc, [r4], -r1, lsr #24 │ │ │ │ tstle r5, r3, asr #24 │ │ │ │ @ instruction: 0xff58f14f │ │ │ │ @ instruction: 0xf7fd6800 │ │ │ │ submi pc, r4, #2368 @ 0x940 │ │ │ │ svcpl 0x0080f514 │ │ │ │ - blmi 0x66121c │ │ │ │ - blls 0x206648 │ │ │ │ + blmi 0x66131c │ │ │ │ + blls 0x206748 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle pc, r0, lsl #6 │ │ │ │ andlt r4, r5, r0, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ andcs r2, r4, #0, 6 │ │ │ │ andcs r4, r3, r9, lsr #12 │ │ │ │ @ instruction: 0xf96ef00f │ │ │ │ - bls 0x198b6c │ │ │ │ + bls 0x198c6c │ │ │ │ andvs r2, r2, r0, lsl #6 │ │ │ │ andcs r1, r4, #2624 @ 0xa40 │ │ │ │ @ instruction: 0xf00f2003 │ │ │ │ tstplt r0, r5, ror #18 @ p-variant is OBSOLETE │ │ │ │ andvs r9, r3, r2, lsl #22 │ │ │ │ @ instruction: 0xf06fe7db │ │ │ │ ldrb r0, [r8, sp, lsl #8] │ │ │ │ - blx 0xff5e8c60 │ │ │ │ + blx 0xff5e8d60 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3.32 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec83838 │ │ │ │ + bl 0xfec83938 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r5, r0, ror #31 │ │ │ │ svcge 0x00004b2b │ │ │ │ rscsvs r6, fp, fp, lsl r8 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - blle 0x13b3e9c │ │ │ │ + blle 0x13b3f9c │ │ │ │ stceq 1, cr15, [r8], {3} │ │ │ │ vld1.8 {d4-d6}, [ip], r4 │ │ │ │ @ instruction: 0x466a607f │ │ │ │ andeq pc, pc, r0, lsr #32 │ │ │ │ andeq lr, r0, sp, lsr #23 │ │ │ │ andle r4, r6, r2, lsl #5 │ │ │ │ stcpl 5, cr15, [r0, #692] @ 0x2b4 │ │ │ │ addmi r4, r2, #111149056 @ 0x6a00000 │ │ │ │ svceq 0x00fcf8cd │ │ │ │ @ instruction: 0xf640d1f8 │ │ │ │ - b 0x448a5c │ │ │ │ - bl 0xfec6c680 │ │ │ │ - bllt 0x72fa84 │ │ │ │ + b 0x448b5c │ │ │ │ + bl 0xfec6c780 │ │ │ │ + bllt 0x72fb84 │ │ │ │ strtmi r4, [r0], -sl, lsl #12 │ │ │ │ rsbsvs r4, fp, r9, ror #12 │ │ │ │ stc2 7, cr15, [r0], {255} @ 0xff │ │ │ │ - blmi 0x718c54 │ │ │ │ + blmi 0x718d54 │ │ │ │ ldmvs fp!, {r1, r3, r4, fp, sp, lr}^ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xd1250300 │ │ │ │ ssatmi r3, #30, r4, lsl #14 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0] │ │ │ │ @ instruction: 0x4669687a │ │ │ │ @ instruction: 0xf18c4620 │ │ │ │ mcrrne 9, 11, pc, r3, cr13 @ │ │ │ │ @ instruction: 0xf14fd1e9 │ │ │ │ stmdavs r0, {r0, r2, r3, r4, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ stc2 7, cr15, [sl], #1012 @ 0x3f4 │ │ │ │ strb r4, [r2, r0, asr #4]! │ │ │ │ - bl 0x47a6e0 │ │ │ │ + bl 0x47a7e0 │ │ │ │ andsvs r0, r0, r0, lsl #4 │ │ │ │ strtmi r4, [r0], -sl, lsl #12 │ │ │ │ rsbsvs r4, fp, r9, ror #12 │ │ │ │ mrrc2 7, 15, pc, r8, cr15 @ │ │ │ │ bicsle r2, r6, r0, lsl #16 │ │ │ │ @ instruction: 0xf06fe7e4 │ │ │ │ bfi r0, r5, #0, #19 │ │ │ │ - blx 0x1d68d24 │ │ │ │ + blx 0x1d68e24 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec838fc │ │ │ │ + bl 0xfec839fc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs r3, {r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ - blcs 0x1d8914 │ │ │ │ + blcs 0x1d8a14 │ │ │ │ movwcs sp, #4425 @ 0x1149 │ │ │ │ strmi r4, [ip], -r5, lsl #12 │ │ │ │ stmdbls r8, {r0, r1, r2, r4, r9, sl, lr} │ │ │ │ ldrmi r2, [r8], -r4, lsl #4 │ │ │ │ @ instruction: 0xf8e4f00f │ │ │ │ eorsle r2, fp, r0, lsl #16 │ │ │ │ eorhi r8, r3, r3, lsl #16 │ │ │ │ @@ -291015,50 +291081,50 @@ │ │ │ │ stmdale pc!, {r7, r8, r9, sl, fp, ip, lr} @ │ │ │ │ vldrne d9, [r9, #-32] @ 0xffffffe0 │ │ │ │ ldrmi r2, [r8], -r1, lsl #6 │ │ │ │ @ instruction: 0xf8d0f00f │ │ │ │ stmdahi r2!, {r6, r8, r9, ip, sp, pc}^ │ │ │ │ stcne 6, cr4, [r0, #-4]! │ │ │ │ vqdmulh.s d15, d2, d6 │ │ │ │ - ldc 6, cr15, [r4, #-908] @ 0xfffffc74 │ │ │ │ + ldc 6, cr15, [r4], {227} @ 0xe3 │ │ │ │ @ instruction: 0xee1d4918 │ │ │ │ stmdavs fp!, {r4, r5, r6, r8, r9, sl, fp}^ │ │ │ │ ldrbtmi r4, [r9], #-1594 @ 0xfffff9c6 │ │ │ │ stmdapl r0, {r0, r3, fp, sp, lr}^ │ │ │ │ @ instruction: 0xf8d02136 │ │ │ │ strls r0, [r0], #-660 @ 0xfffffd6c │ │ │ │ andpl pc, sp, r0, lsl #10 │ │ │ │ @ instruction: 0xf7523018 │ │ │ │ - mcrrne 13, 4, lr, r3, cr2 │ │ │ │ + mcrrne 12, 12, lr, r3, cr2 │ │ │ │ @ instruction: 0xf14fd105 │ │ │ │ stmdavs r0, {r0, r1, r2, r3, r4, r5, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ mcrr2 7, 15, pc, ip, cr13 @ │ │ │ │ andlt r4, r3, r0, asr #4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ andeq pc, sp, pc, rrx │ │ │ │ @ instruction: 0xf64fe7f3 │ │ │ │ - vaddw.s8 , q0, d8 │ │ │ │ + vorr.i32 d20, #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf64f012f │ │ │ │ - vaddl.s8 , d0, d28 │ │ │ │ - blmi 0x1ec86c │ │ │ │ + vmvn.i32 d22, #12 @ 0x0000000c │ │ │ │ + blmi 0x1ec96c │ │ │ │ sbcpl pc, pc, #268435460 @ 0x10000004 │ │ │ │ - blx 0x14e8d18 │ │ │ │ - rsbseq r3, pc, r6, lsl #13 │ │ │ │ - eorseq r6, r5, r8, asr #19 │ │ │ │ + blx 0x14e8e18 │ │ │ │ + rsbseq r3, pc, r6, lsl #11 │ │ │ │ + ldrsbteq r6, [r5], -r8 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec839c8 │ │ │ │ + bl 0xfec83ac8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ svcge 0x00024b32 │ │ │ │ ldmdavs fp, {r2, r4, r9, sl, fp, ip} │ │ │ │ @ instruction: 0xf04f607b │ │ │ │ - blle 0x16ed3e0 │ │ │ │ + blle 0x16ed4e0 │ │ │ │ movweq pc, #33028 @ 0x8104 @ │ │ │ │ vld1.8 {d4-d6}, [r3], r5 │ │ │ │ @ instruction: 0x466a607f │ │ │ │ andeq pc, pc, r0, lsr #32 │ │ │ │ andeq lr, r0, sp, lsr #23 │ │ │ │ andle r4, r6, r2, lsl #5 │ │ │ │ stcpl 5, cr15, [r0, #692] @ 0x2b4 │ │ │ │ @@ -291083,15 +291149,15 @@ │ │ │ │ strtmi sl, [sl], -r2, lsl #22 │ │ │ │ stmdavs r0, {r3, r4, r5, r6, sl, lr} │ │ │ │ tstpne fp, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ andeq pc, r0, ip, asr r8 @ │ │ │ │ addseq pc, r4, #208, 16 @ 0xd00000 │ │ │ │ @ instruction: 0xf5009400 │ │ │ │ andscc r5, r8, sp │ │ │ │ - stcl 7, cr15, [sl], {82} @ 0x52 │ │ │ │ + mcrr 7, 5, pc, sl, cr2 @ │ │ │ │ bicsle r1, fp, r3, asr #24 │ │ │ │ cdp2 1, 0, cr15, cr8, cr15, {2} │ │ │ │ @ instruction: 0xf7fd6800 │ │ │ │ submi pc, r0, #218112 @ 0x35400 │ │ │ │ stmdacc r4, {r2, r4, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ movweq lr, #2829 @ 0xb0d │ │ │ │ @ instruction: 0x460a6018 │ │ │ │ @@ -291099,17 +291165,17 @@ │ │ │ │ @ instruction: 0xf7ff4628 │ │ │ │ stmdacs r0, {r0, r1, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ ldrb sp, [r6, r8, asr #3] │ │ │ │ andseq pc, r5, pc, rrx │ │ │ │ @ instruction: 0xf18de7c4 │ │ │ │ svclt 0x0000f99b │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - @ instruction: 0x007f359c │ │ │ │ + @ instruction: 0x007f349c │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec83aac │ │ │ │ + bl 0xfec83bac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r0, ror #31 │ │ │ │ strmi r4, [r6], -r0, lsr #22 │ │ │ │ ldmdavs fp, {r0, fp, sp, pc} │ │ │ │ @ instruction: 0xf04f9303 │ │ │ │ strcs r0, [r0, #-768] @ 0xfffffd00 │ │ │ │ strpl lr, [r1, #-2509] @ 0xfffff633 │ │ │ │ @@ -291129,25 +291195,25 @@ │ │ │ │ ldrtmi r2, [r1], -r4, lsl #4 │ │ │ │ @ instruction: 0xf00e2003 │ │ │ │ orrslt pc, r0, pc, ror #31 │ │ │ │ strtmi r9, [fp], -r1, lsl #20 │ │ │ │ ldcne 0, cr6, [r1, #-8]! │ │ │ │ andcs r2, r3, r4, lsl #4 │ │ │ │ @ instruction: 0xffe6f00e │ │ │ │ - blls 0x1d8e3c │ │ │ │ + blls 0x1d8f3c │ │ │ │ ldrb r6, [fp, r3] │ │ │ │ stc2 1, cr15, [ip, #316]! @ 0x13c │ │ │ │ @ instruction: 0xf7fd6800 │ │ │ │ submi pc, r4, #123904 @ 0x1e400 │ │ │ │ @ instruction: 0xf06fe7d4 │ │ │ │ ldrb r0, [r1, sp, lsl #8] │ │ │ │ @ instruction: 0xf94cf18d │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec83b44 │ │ │ │ + bl 0xfec83c44 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdavs r5, {r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ bicmi pc, r8, #1325400064 @ 0x4f000000 │ │ │ │ msreq CPSR_s, #204, 4 @ 0xc000000c │ │ │ │ addsmi fp, sp, #131 @ 0x83 │ │ │ │ @ instruction: 0x4617d175 │ │ │ │ strmi r4, [r6], -ip, lsl #12 │ │ │ │ @@ -291168,15 +291234,15 @@ │ │ │ │ ldmdavs r3!, {r4, r5, r6, r8, r9, sl, fp}^ │ │ │ │ ldrbtmi r4, [r9], #-1594 @ 0xfffff9c6 │ │ │ │ stmdapl r1, {r0, r3, fp, sp, lr}^ │ │ │ │ addseq pc, r4, #13697024 @ 0xd10000 │ │ │ │ strls r2, [r0], #-310 @ 0xfffffeca │ │ │ │ andpl pc, sp, r0, lsl #10 │ │ │ │ @ instruction: 0xf7523018 │ │ │ │ - mcrrne 12, 2, lr, r3, cr2 │ │ │ │ + mcrrne 11, 10, lr, r3, cr2 │ │ │ │ @ instruction: 0xf510d03e │ │ │ │ movwle r5, #28544 @ 0x6f80 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ stmdavs r3!, {r4, r5, r6, r7, r8, sl, fp, ip, sp, pc} │ │ │ │ stmdavs r3!, {r0, r1, r3, r5, sp, lr}^ │ │ │ │ @@ -291195,39 +291261,39 @@ │ │ │ │ @ instruction: 0xd1bd2800 │ │ │ │ andeq pc, sp, pc, rrx │ │ │ │ stmibvs r9!, {r3, r4, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ andcs r2, r3, r0, lsl #6 │ │ │ │ @ instruction: 0xff66f00e │ │ │ │ stmdacs r0, {r5, r7, r8, sp, lr} │ │ │ │ stmibvs sl!, {r2, r4, r5, r6, r7, ip, lr, pc}^ │ │ │ │ - bcs 0x1451ac │ │ │ │ - bvs 0xba0d00 │ │ │ │ + bcs 0x1452ac │ │ │ │ + bvs 0xba0e00 │ │ │ │ andcs r2, r3, r0, lsl #6 │ │ │ │ @ instruction: 0xff5af00e │ │ │ │ stmdacs r0, {r5, r9, sp, lr} │ │ │ │ strb sp, [r7, lr, lsr #3]! │ │ │ │ stc2 1, cr15, [r0, #-316]! @ 0xfffffec4 │ │ │ │ @ instruction: 0xf7fd6800 │ │ │ │ submi pc, r0, #970752 @ 0xed000 │ │ │ │ @ instruction: 0xf06fe7b9 │ │ │ │ ldr r0, [r9, r5, lsr #32]! │ │ │ │ - rsbseq r3, pc, r6, asr #8 │ │ │ │ + rsbseq r3, pc, r6, asr #6 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec83c58 │ │ │ │ + bl 0xfec83d58 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x12707e0 │ │ │ │ + blmi 0x12708e0 │ │ │ │ ldrmi fp, [r4], -r4, lsr #1 │ │ │ │ strmi r4, [sp], -r6, lsl #12 │ │ │ │ smlabbcs r0, r0, r2, r2 │ │ │ │ ldmdavs fp, {r0, r1, fp, sp, pc} │ │ │ │ @ instruction: 0xf04f9323 │ │ │ │ @ instruction: 0xf17b0300 │ │ │ │ @ instruction: 0xf424ee76 │ │ │ │ vld2.8 {d2-d5}, [r3], r0 │ │ │ │ - blcs 0x145684 │ │ │ │ + blcs 0x145784 │ │ │ │ movwcs sp, #4462 @ 0x116e │ │ │ │ andcs r4, r8, #42991616 @ 0x2900000 │ │ │ │ @ instruction: 0xf00e4618 │ │ │ │ stmdacs r0, {r0, r3, r5, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ strmi sp, [r1], -r9, rrx │ │ │ │ @ instruction: 0xf7f3a803 │ │ │ │ ldmdbmi r6!, {r0, r1, r2, r4, r5, fp, ip, sp, lr, pc} │ │ │ │ @@ -291236,70 +291302,70 @@ │ │ │ │ strmi sl, [r2], -r3, lsl #18 │ │ │ │ @ instruction: 0xf18b4630 │ │ │ │ strmi pc, [r4], -fp, ror #22 │ │ │ │ tstle r5, r3, asr #24 │ │ │ │ stc2l 1, cr15, [r0], #316 @ 0x13c │ │ │ │ @ instruction: 0xf7fd6800 │ │ │ │ submi pc, r4, #708608 @ 0xad000 │ │ │ │ - ble 0x537ac8 │ │ │ │ + ble 0x537bc8 │ │ │ │ ldmdavs sl, {r1, r3, r5, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r3, lsr #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ strtmi sp, [r0], -ip, asr #2 │ │ │ │ tstcs r0, r4, lsr #32 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf643bd70 │ │ │ │ vorr.i32 , #3072 @ 0x00000c00 │ │ │ │ ldmdavs fp, {r1, r2, r4, r7, r8, r9} │ │ │ │ strcc pc, [r0, #-590] @ 0xfffffdb2 │ │ │ │ ldrcs pc, [r6, #704] @ 0x2c0 │ │ │ │ @ instruction: 0xf64d2238 │ │ │ │ - vmla.f d20, d0, d0[3] │ │ │ │ + vorr.i32 , #12 @ 0x0000000c │ │ │ │ vrhadd.s8 d16, d14, d30 │ │ │ │ vaddl.s8 , d0, d4 │ │ │ │ @ instruction: 0x47982096 │ │ │ │ ldrmi r6, [lr], -fp, lsr #16 │ │ │ │ vqsub.s8 d20, d30, d12 │ │ │ │ vsubw.s8 , q0, d16 │ │ │ │ tstle r3, #1476395010 @ 0x58000002 │ │ │ │ teqpeq pc, r4, lsr #32 @ p-variant is OBSOLETE │ │ │ │ cmpcc r0, r8, lsl r8 │ │ │ │ eorvs r2, r9, r4, lsl #4 │ │ │ │ @ instruction: 0xf1129301 │ │ │ │ stmdavs sl!, {r0, r4, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ - blls 0x174f38 │ │ │ │ + blls 0x175038 │ │ │ │ mulsvs r8, r2, fp │ │ │ │ - bl 0x12cd88 │ │ │ │ + bl 0x12ce88 │ │ │ │ @ instruction: 0xf17b0086 │ │ │ │ - blls 0x1a8388 │ │ │ │ + blls 0x1a8488 │ │ │ │ vtst.8 d22, d14, d10 │ │ │ │ vaddl.s8 , d0, d4 │ │ │ │ vqadd.s8 d18, d30, d6 │ │ │ │ vsubw.s8 q11, q8, d24 │ │ │ │ @ instruction: 0xf8420395 │ │ │ │ @ instruction: 0xf7fe3024 │ │ │ │ ldr pc, [r1, fp, asr #26]! │ │ │ │ ldreq pc, [r5], #-111 @ 0xffffff91 │ │ │ │ @ instruction: 0xf06fe7ae │ │ │ │ str r0, [fp, sp, lsl #8]! │ │ │ │ @ instruction: 0xf82ef18d │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r6, r5, r8, asr #15 │ │ │ │ + ldrsbteq r6, [r5], -r8 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ addlt r6, r2, r3, lsl #19 │ │ │ │ ldrmi r4, [r0], r6, lsl #12 │ │ │ │ vstrls d3, [r8, #-4] │ │ │ │ vqdmulh.s d2, d0, d11 │ │ │ │ ldm pc, {r0, r1, r3, r5, r7, pc}^ @ │ │ │ │ - bvc 0xfe5a8bb0 │ │ │ │ + bvc 0xfe5a8cb0 │ │ │ │ streq r0, [r6], -r6, lsl #12 │ │ │ │ mcrvc 12, 0, r7, cr6, cr12, {3} │ │ │ │ strcs r7, [r4, -r6, lsl #21] │ │ │ │ @ instruction: 0xf1122040 │ │ │ │ strmi pc, [r4], -sp, ror #25 │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ movwcs r8, #4248 @ 0x1098 │ │ │ │ @@ -291308,35 +291374,35 @@ │ │ │ │ stmdacs r0, {r0, r2, r3, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ addhi pc, r9, r0 │ │ │ │ ldreq pc, [r4, -r4, lsl #2] │ │ │ │ movwcs r4, #5633 @ 0x1601 │ │ │ │ andseq pc, r8, #-2147483647 @ 0x80000001 │ │ │ │ @ instruction: 0xf00e4638 │ │ │ │ @ instruction: 0xf994fb07 │ │ │ │ - bvs 0x978c3c │ │ │ │ + bvs 0x978d3c │ │ │ │ @ instruction: 0xf04f2b00 │ │ │ │ rscvs r0, r3, r0, lsl #6 │ │ │ │ movweq pc, #4175 @ 0x104f @ │ │ │ │ svclt 0x00a86025 │ │ │ │ - bvs 0x19be45c │ │ │ │ + bvs 0x19be55c │ │ │ │ strbvc lr, [r5, #2639]! @ 0xa4f │ │ │ │ @ instruction: 0x2003bfb8 │ │ │ │ adcvs r6, r1, r5, rrx │ │ │ │ cdp2 0, 6, cr15, cr12, cr14, {0} │ │ │ │ stmdacs r0, {r5, r8, sp, lr} │ │ │ │ eorvs sp, r0, #103 @ 0x67 │ │ │ │ svceq 0x0070ee1d │ │ │ │ @ instruction: 0x46424937 │ │ │ │ ldrbtmi r6, [r9], #-2163 @ 0xfffff78d │ │ │ │ stmdapl r1, {r0, r3, fp, sp, lr}^ │ │ │ │ addseq pc, r4, #13697024 @ 0xd10000 │ │ │ │ smladxls r0, r6, r1, r2 │ │ │ │ andpl pc, sp, r0, lsl #10 │ │ │ │ @ instruction: 0xf7523018 │ │ │ │ - strmi lr, [r5], -r2, ror #21 │ │ │ │ + strmi lr, [r5], -r2, ror #20 │ │ │ │ tstle r5, r3, asr #24 │ │ │ │ ldc2 1, cr15, [lr], {79} @ 0x4f │ │ │ │ @ instruction: 0xf7fd6800 │ │ │ │ submi pc, r5, #3850240 @ 0x3ac000 │ │ │ │ svcpl 0x0080f515 │ │ │ │ strtmi sp, [r0], -sp, lsl #6 │ │ │ │ stc2 1, cr15, [lr], {18} │ │ │ │ @@ -291365,27 +291431,27 @@ │ │ │ │ @ instruction: 0xf64fe780 │ │ │ │ vorr.i32 d18, #0 @ 0x00000000 │ │ │ │ stmibvs r2, {r1, r2, r4, r7, r8, r9, sp}^ │ │ │ │ ldmdavs fp, {r4, r5, r8, sp} │ │ │ │ movwcc pc, #11009 @ 0x2b01 @ │ │ │ │ @ instruction: 0xe77569df │ │ │ │ ldrb r2, [r3, -r1, lsl #14]! │ │ │ │ - cmppmi r9, r5, asr #12 @ p-variant is OBSOLETE │ │ │ │ + cmpppl r9, r5, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq r3, r0, r2, pc @ │ │ │ │ - rsbmi pc, r5, r5, asr #12 │ │ │ │ + rsbpl pc, r5, r5, asr #12 │ │ │ │ eoreq pc, r3, r0, asr #5 │ │ │ │ ldc2l 1, cr15, [r8, #28] │ │ │ │ addseq pc, r8, r6, asr #17 │ │ │ │ strtmi lr, [r0], -sl, asr #15 │ │ │ │ streq pc, [sp, #-111] @ 0xffffff91 │ │ │ │ mcrr2 1, 1, pc, r2, cr2 @ │ │ │ │ @ instruction: 0xf06fe7b2 │ │ │ │ str r0, [pc, fp, lsl #10]! │ │ │ │ ldc2l 7, cr15, [r8], #1016 @ 0x3f8 │ │ │ │ - rsbseq r3, pc, r6, asr #3 │ │ │ │ + rsbseq r3, pc, r6, asr #1 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ svcge 0x0000b085 │ │ │ │ andcs r4, r0, r5, lsl #12 │ │ │ │ ldrmi r2, [r0], r1, lsl #6 │ │ │ │ @@ -291398,38 +291464,38 @@ │ │ │ │ rsbsle r2, r1, r0, lsl #16 │ │ │ │ stccs 8, cr6, [r0], {4} │ │ │ │ addshi pc, r0, r0, asr #5 │ │ │ │ vnmla.f64 d4, d13, d11 │ │ │ │ ldrbtmi r2, [fp], #-3952 @ 0xfffff090 │ │ │ │ ldmpl r0, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ @ instruction: 0xf8d36e03 │ │ │ │ - blvs 0xfe7f8ff0 │ │ │ │ + blvs 0xfe7f90f0 │ │ │ │ rsbsle r2, sp, r0, lsl #22 │ │ │ │ @ instruction: 0x47984631 │ │ │ │ msrcc SPSR_s, #-536870908 @ 0xe0000004 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ @ instruction: 0xb124681b │ │ │ │ addsmi r1, r3, #1568 @ 0x620 │ │ │ │ movwcc sp, #4950 @ 0x1356 │ │ │ │ addmi r1, r3, #27648 @ 0x6c00 │ │ │ │ andcs sp, r3, #1207959553 @ 0x48000001 │ │ │ │ @ instruction: 0xf74a4621 │ │ │ │ - stmdacs r0, {r0, r2, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r2, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ stclne 0, cr13, [r2, #304]! @ 0x130 │ │ │ │ vld1.16 {d4-d6}, [r2 :128], r9 │ │ │ │ @ instruction: 0xf023637f │ │ │ │ - bl 0xfec6d9c8 │ │ │ │ + bl 0xfec6dac8 │ │ │ │ addsmi r0, r9, #201326592 @ 0xc000000 │ │ │ │ @ instruction: 0xf5add006 │ │ │ │ strbtmi r5, [r9], -r0, lsl #27 │ │ │ │ @ instruction: 0xf8cd4299 │ │ │ │ ldrshle r0, [r8, #252]! @ 0xfc │ │ │ │ mvnsvc pc, #64, 12 @ 0x4000000 │ │ │ │ - bl 0xfec7cdf4 │ │ │ │ - blcs 0x1301b8 │ │ │ │ + bl 0xfec7cef4 │ │ │ │ + blcs 0x1302b8 │ │ │ │ @ instruction: 0x4628d152 │ │ │ │ @ instruction: 0xf1074669 │ │ │ │ adcsvs r0, ip, r8, lsl #4 │ │ │ │ @ instruction: 0xf18b46e9 │ │ │ │ @ instruction: 0x4605fe53 │ │ │ │ eorsle r1, lr, r3, asr #24 │ │ │ │ svcpl 0x0080f515 │ │ │ │ @@ -291437,15 +291503,15 @@ │ │ │ │ svclt 0x0028429c │ │ │ │ @ instruction: 0xb1bc461c │ │ │ │ ldrtmi r2, [r1], -r0, lsl #6 │ │ │ │ andcs r4, r3, r2, lsr #12 │ │ │ │ stc2 0, cr15, [r2, #56] @ 0x38 │ │ │ │ strtmi fp, [r2], -r0, lsl #3 │ │ │ │ rsbsvs r4, r8, r9, asr #12 │ │ │ │ - stmib r8, {r0, r1, r5, r6, r7, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmdb r8, {r0, r1, r5, r6, r7, r9, sl, ip, sp, lr, pc}^ │ │ │ │ andle r2, r9, r1, lsl #24 │ │ │ │ @ instruction: 0xf8b9687b │ │ │ │ andshi r2, sl, r0 │ │ │ │ tstle r3, sl, lsl #20 │ │ │ │ svclt 0x00842c1b │ │ │ │ orrsvs r8, sl, sl, lsl fp │ │ │ │ andcs r2, r4, #0, 6 │ │ │ │ @@ -291470,15 +291536,15 @@ │ │ │ │ @ instruction: 0xe7814630 │ │ │ │ strbtmi r3, [fp], #-2820 @ 0xfffff4fc │ │ │ │ @ instruction: 0xe7a86018 │ │ │ │ ldreq pc, [r5, #-111] @ 0xffffff91 │ │ │ │ @ instruction: 0xf18ce7dc │ │ │ │ svclt 0x0000feb5 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - rsbseq r3, pc, r2, lsr #1 │ │ │ │ + rsbseq r2, pc, r2, lsr #31 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ svcge 0x0000b085 │ │ │ │ andcs r4, r0, r5, lsl #12 │ │ │ │ ldrmi r2, [r0], r1, lsl #6 │ │ │ │ @@ -291491,38 +291557,38 @@ │ │ │ │ rsbsle r2, r1, r0, lsl #16 │ │ │ │ stccs 8, cr6, [r0], {4} │ │ │ │ addshi pc, r0, r0, asr #5 │ │ │ │ vnmla.f64 d4, d13, d11 │ │ │ │ ldrbtmi r2, [fp], #-3952 @ 0xfffff090 │ │ │ │ ldmpl r0, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ @ instruction: 0xf8d36e03 │ │ │ │ - blvs 0xfe7f9164 │ │ │ │ + blvs 0xfe7f9264 │ │ │ │ rsbsle r2, sp, r0, lsl #22 │ │ │ │ @ instruction: 0x47984631 │ │ │ │ msrcc SPSR_s, #-536870908 @ 0xe0000004 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ @ instruction: 0xb124681b │ │ │ │ addsmi r1, r3, #1568 @ 0x620 │ │ │ │ movwcc sp, #4950 @ 0x1356 │ │ │ │ addmi r1, r3, #27648 @ 0x6c00 │ │ │ │ andcs sp, r3, #1207959553 @ 0x48000001 │ │ │ │ @ instruction: 0xf74a4621 │ │ │ │ - stmdacs r0, {r0, r1, r3, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r3, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ stclne 0, cr13, [r2, #304]! @ 0x130 │ │ │ │ vld1.16 {d4-d6}, [r2 :128], r9 │ │ │ │ @ instruction: 0xf023637f │ │ │ │ - bl 0xfec6db3c │ │ │ │ + bl 0xfec6dc3c │ │ │ │ addsmi r0, r9, #201326592 @ 0xc000000 │ │ │ │ @ instruction: 0xf5add006 │ │ │ │ strbtmi r5, [r9], -r0, lsl #27 │ │ │ │ @ instruction: 0xf8cd4299 │ │ │ │ ldrshle r0, [r8, #252]! @ 0xfc │ │ │ │ mvnsvc pc, #64, 12 @ 0x4000000 │ │ │ │ - bl 0xfec7cf68 │ │ │ │ - blcs 0x13032c │ │ │ │ + bl 0xfec7d068 │ │ │ │ + blcs 0x13042c │ │ │ │ @ instruction: 0x4628d152 │ │ │ │ @ instruction: 0xf1074669 │ │ │ │ adcsvs r0, ip, r8, lsl #4 │ │ │ │ @ instruction: 0xf18b46e9 │ │ │ │ strmi pc, [r5], -r9, lsr #27 │ │ │ │ eorsle r1, lr, r3, asr #24 │ │ │ │ svcpl 0x0080f515 │ │ │ │ @@ -291530,15 +291596,15 @@ │ │ │ │ svclt 0x0028429c │ │ │ │ @ instruction: 0xb1bc461c │ │ │ │ ldrtmi r2, [r1], -r0, lsl #6 │ │ │ │ andcs r4, r3, r2, lsr #12 │ │ │ │ stc2l 0, cr15, [r8], {14} │ │ │ │ strtmi fp, [r2], -r0, lsl #3 │ │ │ │ rsbsvs r4, r8, r9, asr #12 │ │ │ │ - stmdb lr, {r0, r1, r5, r6, r7, r9, sl, ip, sp, lr, pc} │ │ │ │ + stm lr, {r0, r1, r5, r6, r7, r9, sl, ip, sp, lr, pc} │ │ │ │ andle r2, r9, r1, lsl #24 │ │ │ │ @ instruction: 0xf8b9687b │ │ │ │ andshi r2, sl, r0 │ │ │ │ tstle r3, sl, lsl #20 │ │ │ │ svclt 0x00842c1b │ │ │ │ orrsvs r8, sl, sl, lsl fp │ │ │ │ andcs r2, r4, #0, 6 │ │ │ │ @@ -291563,69 +291629,69 @@ │ │ │ │ @ instruction: 0xe7814630 │ │ │ │ strbtmi r3, [fp], #-2820 @ 0xfffff4fc │ │ │ │ @ instruction: 0xe7a86018 │ │ │ │ ldreq pc, [r5, #-111] @ 0xffffff91 │ │ │ │ @ instruction: 0xf18ce7dc │ │ │ │ svclt 0x0000fdfb │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - rsbseq r2, pc, lr, lsr #30 │ │ │ │ + rsbseq r2, pc, lr, lsr #28 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0030f8cc │ │ │ │ adclt r4, lr, lr, asr fp │ │ │ │ ldrmi r4, [r7], -r5, lsl #12 │ │ │ │ @ instruction: 0x460c4a5d │ │ │ │ muleq r3, r3, r8 │ │ │ │ eorls r6, sp, #1179648 @ 0x120000 │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ smlabteq r4, sp, r9, lr │ │ │ │ @ instruction: 0x21002298 │ │ │ │ @ instruction: 0xf17ba806 │ │ │ │ stmibvs fp!, {r1, r2, r5, r7, r8, r9, fp, sp, lr, pc} │ │ │ │ - blcs 0x3fbc24 │ │ │ │ + blcs 0x3fbd24 │ │ │ │ adchi pc, r4, r0, lsl #4 │ │ │ │ @ instruction: 0xf003e8df │ │ │ │ streq r6, [r6], -r1, lsl #7 │ │ │ │ strbvs r0, [r5, #-1542]! @ 0xfffff9fa │ │ │ │ cmnvs r6, #6144 @ 0x1800 │ │ │ │ movwcs r2, #4612 @ 0x1204 │ │ │ │ @ instruction: 0x46189934 │ │ │ │ mrrc2 0, 0, pc, r2, cr14 @ │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ strmi r8, [r1], -lr, lsl #1 │ │ │ │ @ instruction: 0xf1052301 │ │ │ │ @ instruction: 0x46200218 │ │ │ │ @ instruction: 0xf8cef00e │ │ │ │ - blcc 0x1870e4 │ │ │ │ + blcc 0x1871e4 │ │ │ │ ldmdale pc!, {r0, r8, r9, fp, sp}^ @ │ │ │ │ stmiavs r2!, {r2, r8, r9, fp, ip, pc}^ │ │ │ │ ldrmi r3, [r0], r1, lsl #22 │ │ │ │ vqdmulh.s d2, d0, d11 │ │ │ │ ldm pc, {r0, r7, pc}^ @ │ │ │ │ ldrbtmi pc, [r5], #-3 @ │ │ │ │ streq r0, [r6], -r6, lsl #12 │ │ │ │ - blvs 0x2be990 │ │ │ │ + blvs 0x2bea90 │ │ │ │ andcs r4, r4, #96, 8 @ 0x60000000 │ │ │ │ strbmi r2, [r1], -r1, lsl #6 │ │ │ │ @ instruction: 0xf00e4618 │ │ │ │ stmdacs r0, {r0, r1, r2, r3, r5, sl, fp, ip, sp, lr, pc} │ │ │ │ strmi sp, [r1], -fp, rrx │ │ │ │ movwcs sl, #6660 @ 0x1a04 │ │ │ │ @ instruction: 0xf00ea806 │ │ │ │ - blge 0x2eb34c │ │ │ │ + blge 0x2eb44c │ │ │ │ @ instruction: 0xee1d4937 │ │ │ │ rscvs r0, r3, r0, ror pc │ │ │ │ ldrbtmi r4, [r9], #-1594 @ 0xfffff9c6 │ │ │ │ stmdavs fp!, {r0, r3, fp, sp, lr}^ │ │ │ │ teqcs r6, r0, asr #16 │ │ │ │ addseq pc, r4, #208, 16 @ 0xd00000 │ │ │ │ @ instruction: 0xf5009400 │ │ │ │ andscc r5, r8, sp │ │ │ │ - ldm lr, {r1, r4, r6, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + ldmda lr, {r1, r4, r6, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ tstle r5, r3, asr #24 │ │ │ │ @ instruction: 0xf9dcf14f │ │ │ │ @ instruction: 0xf7fc6800 │ │ │ │ submi pc, r0, #676 @ 0x2a4 │ │ │ │ ldmdavs sl, {r0, r3, r5, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, sp, lsr #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @@ -291637,63 +291703,63 @@ │ │ │ │ andcs r8, r2, #240, 2 @ 0x3c │ │ │ │ andcs lr, r8, #42205184 @ 0x2840000 │ │ │ │ andcs lr, r2, #41680896 @ 0x27c0000 │ │ │ │ andcs lr, r8, #192, 14 @ 0x3000000 │ │ │ │ stmibvs sl!, {r1, r2, r3, r4, r5, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf1052100 │ │ │ │ andls r0, r3, #32 │ │ │ │ - blx 0x10e9146 │ │ │ │ - blx 0x15391e │ │ │ │ + blx 0x10e9246 │ │ │ │ + blx 0x153a1e │ │ │ │ ldr pc, [r0, r2, lsl #4] │ │ │ │ tstpcs r0, #82837504 @ p-variant is OBSOLETE @ 0x4f00000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ teqcs r0, sl, ror #19 │ │ │ │ - blx 0x187192 │ │ │ │ + blx 0x187292 │ │ │ │ ldmibvs sl, {r1, r8, r9, ip, sp}^ │ │ │ │ andcs lr, r1, #34865152 @ 0x2140000 │ │ │ │ @ instruction: 0xf64fe783 │ │ │ │ vorr.i32 d18, #0 @ 0x00000000 │ │ │ │ - bls 0x275f90 │ │ │ │ + bls 0x276090 │ │ │ │ ldmdavs fp, {r4, r5, r8, sp} │ │ │ │ movwcc pc, #11009 @ 0x2b01 @ │ │ │ │ @ instruction: 0xe79b69da │ │ │ │ tstcs r0, r5, lsl #20 │ │ │ │ andls sl, r3, #393216 @ 0x60000 │ │ │ │ - blx 0x86918a │ │ │ │ - blx 0x153962 │ │ │ │ + blx 0x86928a │ │ │ │ + blx 0x153a62 │ │ │ │ ldr pc, [r1, r2, lsl #4] │ │ │ │ str r2, [pc, r1, lsl #4] │ │ │ │ andseq pc, r5, pc, rrx │ │ │ │ @ instruction: 0xf06fe7b4 │ │ │ │ ldr r0, [r1, sp]! │ │ │ │ ldc2 1, cr15, [r2, #-560]! @ 0xfffffdd0 │ │ │ │ - blx 0xff06b168 │ │ │ │ - eorseq r6, r5, r0, ror #19 │ │ │ │ + blx 0xff06b268 │ │ │ │ + ldrshteq r6, [r5], -r0 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - rsbseq r2, pc, r2, asr #26 │ │ │ │ + rsbseq r2, pc, r2, asr #24 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ ldrmi fp, [lr], -ip, lsl #1 │ │ │ │ movwcs r4, #1556 @ 0x614 │ │ │ │ @ instruction: 0x46074a70 │ │ │ │ movwcc lr, #27085 @ 0x69cd │ │ │ │ stmib sp, {r3, r7, r9, sl, lr}^ │ │ │ │ vld2.8 {d3-d6}, [r6], r8 │ │ │ │ ldmdavs r2, {r6, r7, r8, r9, ip, sp, lr} │ │ │ │ @ instruction: 0xf04f920b │ │ │ │ - blcs 0x46d9b0 │ │ │ │ + blcs 0x46dab0 │ │ │ │ sbchi pc, pc, r0, lsl #4 │ │ │ │ @ instruction: 0xf003e8df │ │ │ │ svcpl 0x008a7407 │ │ │ │ strvc r5, [r7], #-3935 @ 0xfffff0a1 │ │ │ │ ldmdbls r4!, {r2, r4, r5, r6, r8, r9, sl}^ │ │ │ │ strcs r0, [r0, #-1887] @ 0xfffff8a1 │ │ │ │ - blcs 0x153e18 │ │ │ │ + blcs 0x153f18 │ │ │ │ movwcs sp, #4211 @ 0x1073 │ │ │ │ svceq 0x0000f1b8 │ │ │ │ addshi pc, r9, r0 │ │ │ │ andscs r9, r0, #311296 @ 0x4c000 │ │ │ │ @ instruction: 0xf00e4618 │ │ │ │ stmdacs r0, {r0, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ adcshi pc, r0, r0 │ │ │ │ @@ -291703,79 +291769,79 @@ │ │ │ │ stmdavs r3, {r1, r3, r4, r7, r8, r9, fp, sp, lr} │ │ │ │ smlabtcc r6, sp, r9, lr │ │ │ │ movwls r6, #34947 @ 0x8883 │ │ │ │ teqpcc ip, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ strtmi fp, [r1], -sl, lsr #2 │ │ │ │ movwls r4, #22072 @ 0x5638 │ │ │ │ - blls 0x27f054 │ │ │ │ + blls 0x27f154 │ │ │ │ ldmdavs sl, {r2, r9, sl, lr} │ │ │ │ bicsvc pc, r3, pc, asr #8 │ │ │ │ ldrtmi r4, [r3], -pc, asr #16 │ │ │ │ cdp 4, 1, cr4, cr13, cr2, {1} │ │ │ │ ldrbtmi r4, [r8], #-3952 @ 0xfffff090 │ │ │ │ stmdapl r0!, {fp, sp, lr} │ │ │ │ @ instruction: 0xf8d09c15 │ │ │ │ strls r0, [r3], #-660 @ 0xfffffd6c │ │ │ │ andpl pc, sp, r0, lsl #10 │ │ │ │ andscc r9, r8, r2, lsl ip │ │ │ │ @ instruction: 0xf8cd9502 │ │ │ │ strls r8, [r0], #-4 │ │ │ │ - svc 0x00d8f751 │ │ │ │ + svc 0x0058f751 │ │ │ │ tstle r5, r3, asr #24 │ │ │ │ @ instruction: 0xf916f14f │ │ │ │ @ instruction: 0xf7fc6800 │ │ │ │ submi pc, r0, #3632 @ 0xe30 │ │ │ │ ldmdavs sl, {r0, r1, r2, r3, r4, r5, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, fp, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, ip, r3, ror r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ mcrvs 1, 0, r8, cr3, cr0, {7} │ │ │ │ ldrdhi pc, [ip], #-141 @ 0xffffff73 │ │ │ │ ldrdcc pc, [r8], r3 @ │ │ │ │ - blcs 0x1480f0 │ │ │ │ + blcs 0x1481f0 │ │ │ │ ldmdbls r4, {r3, r4, r6, ip, lr, pc} │ │ │ │ mrcvs 7, 1, r4, cr11, cr8, {4} │ │ │ │ ldrdcc pc, [r8], r3 @ │ │ │ │ vpadd.i8 d22, d30, d10 │ │ │ │ vbic.i32 d19, #3072 @ 0x00000c00 │ │ │ │ ldmdavs r9, {r1, r2, r4, r7, r8, r9, sp} │ │ │ │ ldr r1, [r3, r5, asr #16]! │ │ │ │ strcs r6, [r0, #-3587] @ 0xfffff1fd │ │ │ │ @ instruction: 0xf8d346a8 │ │ │ │ - blvs 0xfe7b954c │ │ │ │ + blvs 0xfe7b964c │ │ │ │ teqpcc ip, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ cdpvs 7, 3, cr14, cr11, cr8, {5} │ │ │ │ ldrdhi pc, [ip], #-141 @ 0xffffff73 │ │ │ │ ldrdcc pc, [r8], r3 @ │ │ │ │ vpadd.i8 d22, d30, d10 │ │ │ │ vbic.i32 d19, #3072 @ 0x00000c00 │ │ │ │ @ instruction: 0xe79d2396 │ │ │ │ strcs r9, [r0, #-2066] @ 0xfffff7ee │ │ │ │ - blx 0x146b29c │ │ │ │ + blx 0x146b39c │ │ │ │ @ instruction: 0x46a86e3b │ │ │ │ @ instruction: 0xf8d39012 │ │ │ │ - blvs 0xfe7b9580 │ │ │ │ + blvs 0xfe7b9680 │ │ │ │ teqpcc ip, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ cdpvs 7, 0, cr14, cr3, cr14, {4} │ │ │ │ ldrdcc pc, [r8], r3 @ │ │ │ │ @ instruction: 0xb1136b9b │ │ │ │ @ instruction: 0x47989914 │ │ │ │ vqadd.s8 d25, d14, d4 │ │ │ │ vbic.i32 d19, #3072 @ 0x00000c00 │ │ │ │ ldmdavs sp, {r1, r2, r4, r7, r8, r9, sp} │ │ │ │ ldrmi r9, [sp], #-2836 @ 0xfffff4ec │ │ │ │ ldmdbls r3, {r1, r2, r3, r4, r6, r8, r9, sl, sp, lr, pc} │ │ │ │ ldrmi r2, [r8], -r8, lsl #4 │ │ │ │ - blx 0xffb6934c │ │ │ │ + blx 0xffb6944c │ │ │ │ cdpvs 1, 3, cr11, cr11, cr0, {6} │ │ │ │ ldmdaeq r8, {r0, r2, r3, r8, ip, sp, lr, pc} │ │ │ │ ldrdcc pc, [r8], r3 @ │ │ │ │ stmdavs r3, {r1, r3, r4, r7, r8, r9, fp, sp, lr} │ │ │ │ ldrbne r9, [fp, r6, lsl #6] │ │ │ │ stmdavs r3, {r0, r1, r2, r8, r9, ip, pc}^ │ │ │ │ vcgt.s8 d25, d14, d8 │ │ │ │ @@ -291786,28 +291852,28 @@ │ │ │ │ ldmdavs sl, {r2, r4, r8, fp, ip, pc} │ │ │ │ strb r1, [r6, -sp, lsl #17]! │ │ │ │ andeq pc, sp, pc, rrx │ │ │ │ @ instruction: 0xf18ce784 │ │ │ │ @ instruction: 0xf06ffc3f │ │ │ │ ldrb r0, [pc, -r5, lsr #32]! │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - ldrhteq r2, [pc], #-190 │ │ │ │ + ldrhteq r2, [pc], #-174 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ ldrcs pc, [r0], -pc, asr #12 │ │ │ │ ldrcs pc, [r6], r0, asr #5 │ │ │ │ addlt r4, sp, r2, ror #22 │ │ │ │ strmi r4, [sp], -r2, ror #24 │ │ │ │ movwls r6, #47131 @ 0xb81b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ svcge 0x00066833 │ │ │ │ @ instruction: 0xf5034684 │ │ │ │ - ldc 3, cr5, [pc, #512] @ 0x12d594 │ │ │ │ + ldc 3, cr5, [pc, #512] @ 0x12d694 │ │ │ │ ldm r4, {r1, r3, r4, r6, r8, r9, fp, ip, sp, lr} │ │ │ │ stm r7, {r0, r1} │ │ │ │ @ instruction: 0xf8d30003 │ │ │ │ cdp 1, 1, cr3, cr13, cr12, {7} │ │ │ │ ldmdami r9, {r4, r5, r6, r8, r9, sl, fp, lr}^ │ │ │ │ @ instruction: 0x46992136 │ │ │ │ eorvs r2, fp, r0, lsl #6 │ │ │ │ @@ -291815,15 +291881,15 @@ │ │ │ │ stc 3, cr9, [sp, #20] │ │ │ │ ldrbtmi r7, [r8], #-2824 @ 0xfffff4f8 │ │ │ │ @ instruction: 0xf8dc6800 │ │ │ │ stmdapl r0!, {r2, ip, sp} │ │ │ │ addseq pc, r4, #208, 16 @ 0xd00000 │ │ │ │ @ instruction: 0xf5009500 │ │ │ │ andscc r5, r8, sp │ │ │ │ - svc 0x0012f751 │ │ │ │ + mrc 7, 4, APSR_nzcv, cr2, cr1, {2} │ │ │ │ svclt 0x00181c43 │ │ │ │ tstle r5, r4, lsl #12 │ │ │ │ @ instruction: 0xf84ef14f │ │ │ │ @ instruction: 0xf7fc6800 │ │ │ │ submi pc, r4, #432 @ 0x1b0 │ │ │ │ svcpl 0x0080f514 │ │ │ │ @ instruction: 0xf8d5d243 │ │ │ │ @@ -291841,68 +291907,68 @@ │ │ │ │ strbmi r6, [sl], -fp, lsr #2 │ │ │ │ @ instruction: 0xf8582003 │ │ │ │ @ instruction: 0xf00e1c14 │ │ │ │ movwcs pc, #2653 @ 0xa5d @ │ │ │ │ subsle r2, r8, r0, lsl #16 │ │ │ │ @ instruction: 0x4641463a │ │ │ │ cdp2 0, 13, cr15, cr12, cr13, {0} │ │ │ │ - blcc 0x19405c │ │ │ │ + blcc 0x19415c │ │ │ │ ldmdale r8, {r0, r1, r3, r8, r9, fp, sp}^ │ │ │ │ @ instruction: 0xf003e8df │ │ │ │ @ instruction: 0x06062b3e │ │ │ │ stccs 6, cr0, [sp, #-24]! @ 0xffffffe8 │ │ │ │ - blcs 0xcfac68 │ │ │ │ + blcs 0xcfad68 │ │ │ │ ldmdbls r4, {r2, r9, sp} │ │ │ │ andcs r2, r3, r0, lsl #6 │ │ │ │ - blx 0x1269494 │ │ │ │ + blx 0x1269594 │ │ │ │ suble r2, r0, r0, lsl #16 │ │ │ │ ldccs 8, cr15, [r4], {88} @ 0x58 │ │ │ │ andls r2, r5, #0, 6 │ │ │ │ - bge 0x357880 │ │ │ │ + bge 0x357980 │ │ │ │ cdp2 0, 12, cr15, cr0, cr13, {0} │ │ │ │ @ instruction: 0xf1124628 │ │ │ │ - blmi 0xa2b66c │ │ │ │ - blls 0x4074e4 │ │ │ │ + blmi 0xa2b76c │ │ │ │ + blls 0x4075e4 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ teqle r4, r0, lsl #6 │ │ │ │ andlt r4, sp, r0, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ andcs r8, r2, #240, 6 @ 0xc0000003 │ │ │ │ andcs lr, r8, #56885248 @ 0x3640000 │ │ │ │ - bls 0x3a7400 │ │ │ │ + bls 0x3a7500 │ │ │ │ ldmdavs r3!, {r4, r5, r8, sp} │ │ │ │ movwcc pc, #11009 @ 0x2b01 @ │ │ │ │ @ instruction: 0xe7d069da │ │ │ │ tstcs r0, r9, lsl #28 │ │ │ │ @ instruction: 0xf00ea80a │ │ │ │ - blx 0x16ba5a │ │ │ │ + blx 0x16bb5a │ │ │ │ strb pc, [r8, r6, lsl #4] @ │ │ │ │ strb r2, [r6, r1, lsl #4] │ │ │ │ - cmppmi r9, r5, asr #12 @ p-variant is OBSOLETE │ │ │ │ + cmpppl r9, r5, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq r3, r0, r2, pc @ │ │ │ │ - rsbmi pc, r5, r5, asr #12 │ │ │ │ + rsbpl pc, r5, r5, asr #12 │ │ │ │ eoreq pc, r3, r0, asr #5 │ │ │ │ @ instruction: 0xf1079303 │ │ │ │ - blls 0x22bc40 │ │ │ │ + blls 0x22bd40 │ │ │ │ addseq pc, r8, r3, asr #17 │ │ │ │ @ instruction: 0x4628e796 │ │ │ │ @ instruction: 0xf844f112 │ │ │ │ streq pc, [sp], #-111 @ 0xffffff91 │ │ │ │ @ instruction: 0xf18ce7c3 │ │ │ │ @ instruction: 0xf7fefb6f │ │ │ │ svclt 0x0000f8f9 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ andeq r0, r0, r6 │ │ │ │ andeq r0, r0, r0 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r6, r5, r8, ror #19 │ │ │ │ - rsbseq r2, pc, sl, lsr #20 │ │ │ │ + ldrshteq r6, [r5], -r8 │ │ │ │ + rsbseq r2, pc, sl, lsr #18 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ stmiavs r3, {r0, r1, r2, r7, ip, sp, pc}^ │ │ │ │ andls r2, r4, #2048 @ 0x800 │ │ │ │ sbchi pc, sp, r0, asr #32 │ │ │ │ @@ -291911,21 +291977,21 @@ │ │ │ │ stmibvs r3, {r0, r1, r3, r4, r5, r7, pc} │ │ │ │ @ instruction: 0xf0402b0b │ │ │ │ @ instruction: 0xf64f80de │ │ │ │ vmov.i32 d18, #0 @ 0x00000000 │ │ │ │ stmibvs r0, {r1, r2, r4, r7, sl, sp}^ │ │ │ │ movwcs r2, #5424 @ 0x1530 │ │ │ │ stmdavs r2!, {r0, r3, r7, r9, sl, lr} │ │ │ │ - blx 0x293996 │ │ │ │ + blx 0x293a96 │ │ │ │ ldrmi r2, [r8], -r0, lsl #4 │ │ │ │ @ instruction: 0xf00e69d2 │ │ │ │ strmi pc, [r7], -r3, asr #19 │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ @ instruction: 0xf8db8093 │ │ │ │ - blcs 0x2795dc │ │ │ │ + blcs 0x2796dc │ │ │ │ addshi pc, r1, r0, asr #32 │ │ │ │ ldrdhi pc, [r0], -r4 │ │ │ │ ldrdmi pc, [r0, -r8] │ │ │ │ @ instruction: 0xf0402c00 │ │ │ │ @ instruction: 0xf8d880cb │ │ │ │ adcmi r3, r3, #244 @ 0xf4 │ │ │ │ @ instruction: 0xf8d8dd62 │ │ │ │ @@ -291936,20 +292002,20 @@ │ │ │ │ andslt pc, r4, sp, asr #17 │ │ │ │ ldmdavs r3, {r1, r3, r4, sp, lr, pc} │ │ │ │ @ instruction: 0xf0402b06 │ │ │ │ stmdavs fp!, {r2, r6, r7, pc} │ │ │ │ strdls r1, [r2, -r9] │ │ │ │ stmdacs r0, {r3, r4, r5, r6, r7, fp, ip, lr} │ │ │ │ andls sp, r3, #73 @ 0x49 │ │ │ │ - blx 0x14695f0 │ │ │ │ + blx 0x14696f0 │ │ │ │ @ instruction: 0xf8c99a03 │ │ │ │ stmdacs r0, {r2, r6} │ │ │ │ @ instruction: 0xf8d8d064 │ │ │ │ strcc r3, [r1], #-244 @ 0xffffff0c │ │ │ │ - beq 0x12699f0 │ │ │ │ + beq 0x1269af0 │ │ │ │ strcc r3, [r4, #-516] @ 0xfffffdfc │ │ │ │ ldcle 2, cr4, [r0, #-652] @ 0xfffffd74 │ │ │ │ svceq 0x0004f856 │ │ │ │ rscle r2, r0, r4, asr #16 │ │ │ │ movwcs r6, #6185 @ 0x1829 │ │ │ │ strcc r4, [r1], #-1096 @ 0xfffffbb8 │ │ │ │ strcc r4, [r4, #-1081] @ 0xfffffbc7 │ │ │ │ @@ -291962,99 +292028,99 @@ │ │ │ │ stmdavs r9, {r0, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf8db9a04 │ │ │ │ stmdapl r1, {r2, ip, sp}^ │ │ │ │ addseq pc, r4, #13697024 @ 0xd10000 │ │ │ │ @ instruction: 0xf8cd2136 │ │ │ │ @ instruction: 0xf5009000 │ │ │ │ andscc r5, r8, sp │ │ │ │ - stcl 7, cr15, [ip, #324]! @ 0x144 │ │ │ │ + stcl 7, cr15, [ip, #-324]! @ 0xfffffebc │ │ │ │ eorle r1, ip, r3, asr #24 │ │ │ │ svceq 0x0000f1ba │ │ │ │ addhi pc, lr, r0 │ │ │ │ - blcs 0x154238 │ │ │ │ + blcs 0x154338 │ │ │ │ andlt sp, r7, r6, asr r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf8c98ff0 │ │ │ │ ldr r0, [sl, r4, asr #32]! │ │ │ │ @ instruction: 0xee1d4946 │ │ │ │ @ instruction: 0xf8db0f70 │ │ │ │ ldrbtmi r3, [r9], #-4 │ │ │ │ - bls 0x247680 │ │ │ │ + bls 0x247780 │ │ │ │ @ instruction: 0xf8d15841 │ │ │ │ teqcs r6, r4 @ │ │ │ │ andls pc, r0, sp, asr #17 │ │ │ │ andpl pc, sp, r0, lsl #10 │ │ │ │ @ instruction: 0xf7513018 │ │ │ │ - andcc lr, r1, r4, asr #27 │ │ │ │ + andcc lr, r1, r4, asr #26 │ │ │ │ strtmi fp, [r2], r4, lsl #30 │ │ │ │ andge pc, r8, sp, asr #17 │ │ │ │ @ instruction: 0xf14ed164 │ │ │ │ stmdavs r0, {r0, r2, r3, r4, r5, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ stc2l 7, cr15, [sl], {252} @ 0xfc │ │ │ │ strb r4, [fp, r0, asr #4] │ │ │ │ andeq pc, sp, pc, rrx │ │ │ │ @ instruction: 0xf64fe7cf │ │ │ │ - vaddw.s8 , q0, d8 │ │ │ │ + vorr.i32 d20, #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf64f012f │ │ │ │ - vmvn.i32 , #4 @ 0x00000004 │ │ │ │ - blmi 0xdad760 │ │ │ │ + vaddl.s8 q11, d16, d4 │ │ │ │ + blmi 0xdad860 │ │ │ │ sbcsmi pc, sp, #268435460 @ 0x10000004 │ │ │ │ - blx 0xff669c08 │ │ │ │ - tstpcc r8, pc, asr #12 @ p-variant is OBSOLETE │ │ │ │ + blx 0xff669d08 │ │ │ │ + tstpmi r8, pc, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - subpl pc, r0, pc, asr #12 │ │ │ │ + subsvs pc, r0, pc, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ vqdmulh.s d20, d1, d27 │ │ │ │ @ instruction: 0xf15742d4 │ │ │ │ @ instruction: 0xf64ffac7 │ │ │ │ - vaddw.s8 , q0, d8 │ │ │ │ + vorr.i32 d20, #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf64f012f │ │ │ │ - vaddl.s8 , d0, d28 │ │ │ │ - blmi 0xa6d794 │ │ │ │ + vmvn.i32 d22, #12 @ 0x0000000c │ │ │ │ + blmi 0xa6d894 │ │ │ │ sbcsmi pc, r3, #268435460 @ 0x10000004 │ │ │ │ - blx 0xfefe9c3c │ │ │ │ - tstpcc r8, pc, asr #12 @ p-variant is OBSOLETE │ │ │ │ + blx 0xfefe9d3c │ │ │ │ + tstpmi r8, pc, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - rscpl pc, r8, pc, asr #12 │ │ │ │ + rscsvs pc, r8, pc, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ vpadd.i8 d20, d1, d14 │ │ │ │ @ instruction: 0xf15742ff │ │ │ │ @ instruction: 0xf64ffaad │ │ │ │ - vaddw.s8 , q0, d8 │ │ │ │ + vorr.i32 d20, #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf64f012f │ │ │ │ - vmov.i32 , #8 @ 0x00000008 │ │ │ │ - blmi 0x72d7c8 │ │ │ │ + vmla.i d22, d0, d0[6] │ │ │ │ + blmi 0x72d8c8 │ │ │ │ sbcsmi pc, r6, #268435460 @ 0x10000004 │ │ │ │ - blx 0xfe969c70 │ │ │ │ - tstpcc r8, pc, asr #12 @ p-variant is OBSOLETE │ │ │ │ + blx 0xfe969d70 │ │ │ │ + tstpmi r8, pc, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - addspl pc, r8, pc, asr #12 │ │ │ │ + adcvs pc, r8, pc, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ vpadd.i8 d20, d1, d1 │ │ │ │ @ instruction: 0xf15742df │ │ │ │ @ instruction: 0xf64ffa93 │ │ │ │ - vaddw.s8 , q0, d8 │ │ │ │ + vorr.i32 d20, #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf64f012f │ │ │ │ - vshr.s64 d21, d16, #64 │ │ │ │ - blmi 0x3ed7fc │ │ │ │ + vmla.i d22, d16, d0[0] │ │ │ │ + blmi 0x3ed8fc │ │ │ │ rscmi pc, r6, #268435460 @ 0x10000004 │ │ │ │ - blx 0xfe2e9ca4 │ │ │ │ - tstpcc r8, pc, asr #12 @ p-variant is OBSOLETE │ │ │ │ + blx 0xfe2e9da4 │ │ │ │ + tstpmi r8, pc, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - sbcspl pc, r0, pc, asr #12 │ │ │ │ + rscvs pc, r0, pc, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ vqdmulh.s d20, d1, d4 │ │ │ │ @ instruction: 0xf15742fe │ │ │ │ svclt 0x0000fa79 │ │ │ │ - rsbseq r2, pc, r4, ror #15 │ │ │ │ - rsbseq r2, pc, lr, lsl #15 │ │ │ │ - ldrshteq r6, [r5], -r0 │ │ │ │ + rsbseq r2, pc, r4, ror #13 │ │ │ │ + rsbseq r2, pc, lr, lsl #13 │ │ │ │ + eorseq r6, r5, r0, lsl #22 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ @ instruction: 0xf64f4692 │ │ │ │ vmov.i32 d18, #0 @ 0x00000000 │ │ │ │ @ instruction: 0x46052296 │ │ │ │ @@ -292066,15 +292132,15 @@ │ │ │ │ muleq r3, r3, r8 │ │ │ │ @ instruction: 0xf8d72a09 │ │ │ │ stmib sp, {r2, r3, r5, r8, r9, fp, pc}^ │ │ │ │ @ instruction: 0xf0400103 │ │ │ │ stmiavs sl!, {r0, r1, r2, r3, r6, r7, pc}^ │ │ │ │ @ instruction: 0xf0402a03 │ │ │ │ stmibvs fp!, {r1, r3, r4, r6, r7, pc} │ │ │ │ - blcs 0x3fc3c4 │ │ │ │ + blcs 0x3fc4c4 │ │ │ │ sbcshi pc, r3, r0, lsl #4 │ │ │ │ @ instruction: 0xf003e8df │ │ │ │ @ instruction: 0x0606a4b7 │ │ │ │ strtge r0, [r6], r6, lsl #12 │ │ │ │ strtge sl, [r8], #3590 @ 0xe06 │ │ │ │ movwcs r2, #5892 @ 0x1704 │ │ │ │ @ instruction: 0x463a9910 │ │ │ │ @@ -292085,15 +292151,15 @@ │ │ │ │ movwcs r4, #5633 @ 0x1601 │ │ │ │ strtmi r4, [r0], -sl, asr #12 │ │ │ │ ldc2l 0, cr15, [ip], #52 @ 0x34 │ │ │ │ @ instruction: 0xf64469a0 │ │ │ │ vsubw.s8 , q0, d20 │ │ │ │ addsmi r4, r8, #1207959554 @ 0x48000002 │ │ │ │ addshi pc, r9, r0, lsl #1 │ │ │ │ - blx 0x1f64ee │ │ │ │ + blx 0x1f65ee │ │ │ │ eorcc pc, r0, r0 │ │ │ │ svcpl 0x0080f5b0 │ │ │ │ @ instruction: 0xf111d972 │ │ │ │ stmdacs r0, {r0, r1, r2, r4, r5, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ addshi pc, r5, r0 │ │ │ │ @ instruction: 0xf04f6823 │ │ │ │ andvs r0, r3, r1, lsl #22 │ │ │ │ @@ -292108,19 +292174,19 @@ │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbmi r6, [r2], -fp, ror #16 │ │ │ │ stmdavs r9, {r0, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf8d15841 │ │ │ │ teqcs r6, r4 @ │ │ │ │ @ instruction: 0xf5009400 │ │ │ │ andscc r5, r8, sp │ │ │ │ - stcl 7, cr15, [r8], {81} @ 0x51 │ │ │ │ + mcrr 7, 5, pc, r8, cr1 @ │ │ │ │ mcrrne 6, 0, r4, r3, cr5 │ │ │ │ @ instruction: 0xf14ed105 │ │ │ │ stmdavs r0, {r0, r2, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - blx 0xff5eb86a │ │ │ │ + blx 0xff5eb96a │ │ │ │ @ instruction: 0xf5154245 │ │ │ │ eorle r5, r8, #128, 30 @ 0x200 │ │ │ │ ldrtmi r6, [sl], -r3, lsr #19 │ │ │ │ stmdbvs r2!, {r0, r1, r4, r8, ip, sp, pc}^ │ │ │ │ andvc pc, r8, #2048 @ 0x800 │ │ │ │ movwcs r9, #2320 @ 0x910 │ │ │ │ @ instruction: 0xf00e2003 │ │ │ │ @@ -292146,15 +292212,15 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ strtmi sp, [r8], -pc, lsr #2 │ │ │ │ tstcs r0, r7 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - bleq 0x169a3c │ │ │ │ + bleq 0x169b3c │ │ │ │ strtmi lr, [r0], -r1, lsr #15 │ │ │ │ mrc2 1, 1, pc, cr4, cr1, {0} │ │ │ │ @ instruction: 0xf06fe7e6 │ │ │ │ strb r0, [r0, sp, lsl #10]! │ │ │ │ strb r2, [r0, -r2, lsl #14]! │ │ │ │ ldrb r2, [lr, -r8, lsl #14] │ │ │ │ eorscs r6, r0, #3850240 @ 0x3ac000 │ │ │ │ @@ -292167,31 +292233,31 @@ │ │ │ │ strcs lr, [r1, -pc, asr #14] │ │ │ │ @ instruction: 0xf06fe74d │ │ │ │ bfi r0, r5, #10, #2 │ │ │ │ streq pc, [sp, #-111] @ 0xffffff91 │ │ │ │ @ instruction: 0xf18ce7c8 │ │ │ │ @ instruction: 0xf06ff943 │ │ │ │ strb r0, [r3, fp, lsl #10] │ │ │ │ - tstpcc r8, pc, asr #12 @ p-variant is OBSOLETE │ │ │ │ + tstpmi r8, pc, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - andvs pc, r4, pc, asr #12 │ │ │ │ + andsvc pc, r4, pc, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ vcgt.s8 d19, d1, d8 │ │ │ │ @ instruction: 0xf1572256 │ │ │ │ @ instruction: 0xf7fdf975 │ │ │ │ @ instruction: 0xf64ffebd │ │ │ │ - vaddw.s8 , q0, d8 │ │ │ │ + vorr.i32 d20, #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf64f012f │ │ │ │ - vmov.i32 d22, #12 @ 0x0000000c │ │ │ │ + vaddl.s8 , d0, d28 │ │ │ │ movwcc r0, #32815 @ 0x802f │ │ │ │ subscs pc, r7, #268435460 @ 0x10000004 │ │ │ │ @ instruction: 0xf966f157 │ │ │ │ - ldrshteq r6, [r5], -ip │ │ │ │ + eorseq r6, r5, ip, lsl #22 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - @ instruction: 0x007f2594 │ │ │ │ + @ instruction: 0x007f2494 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ strmi r4, [r6], -r0, lsr #23 │ │ │ │ stmiami r0!, {r0, r2, r3, r7, ip, sp, pc} │ │ │ │ streq pc, [r8, -r3, lsl #2] │ │ │ │ @@ -292200,17 +292266,17 @@ │ │ │ │ ldmdbvs r5!, {}^ @ │ │ │ │ muleq r3, r3, r8 │ │ │ │ smlabteq r7, sp, r9, lr │ │ │ │ muleq r3, r7, r8 │ │ │ │ stmib sp, {r0, r3, r8, sl, fp, sp}^ │ │ │ │ @ instruction: 0xf0400109 │ │ │ │ @ instruction: 0x4692811e │ │ │ │ - bcs 0x207da0 │ │ │ │ + bcs 0x207ea0 │ │ │ │ tstphi ip, r0, asr #32 @ p-variant is OBSOLETE │ │ │ │ - blcc 0x1880ac │ │ │ │ + blcc 0x1881ac │ │ │ │ vqdmulh.s d2, d0, d11 │ │ │ │ ldm pc, {r0, r2, r8, pc}^ @ │ │ │ │ rsceq pc, r3, r3, lsl r0 @ │ │ │ │ strheq r0, [ip], -sp │ │ │ │ andeq r0, ip, ip │ │ │ │ sbceq r0, r0, ip │ │ │ │ andeq r0, ip, r0, asr #1 │ │ │ │ @@ -292220,84 +292286,84 @@ │ │ │ │ @ instruction: 0x464a9916 │ │ │ │ @ instruction: 0xf00d4618 │ │ │ │ stmdacs r0, {r0, r3, r5, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ rschi pc, r4, r0 │ │ │ │ @ instruction: 0xf1064601 │ │ │ │ movwcs r0, #4632 @ 0x1218 │ │ │ │ andls r4, r4, #32, 12 @ 0x2000000 │ │ │ │ - blx 0xffa69a5e │ │ │ │ + blx 0xffa69b5e │ │ │ │ @ instruction: 0xf8d49b09 │ │ │ │ - blcc 0x18da40 │ │ │ │ + blcc 0x18db40 │ │ │ │ vqdmulh.s d2, d0, d11 │ │ │ │ ldm pc, {r0, r2, r3, r4, r6, r7, pc}^ @ │ │ │ │ - blls 0xff5a9a48 │ │ │ │ + blls 0xff5a9b48 │ │ │ │ streq r0, [r6], -r6, lsl #12 │ │ │ │ stmdbgt r6, {r2, r5, r7, sl, sp, pc} │ │ │ │ @ instruction: 0x27049bbe │ │ │ │ svceq 0x0000f1b8 │ │ │ │ addshi pc, r5, r0 │ │ │ │ ldrtmi r6, [r9], -r0, lsr #16 │ │ │ │ ldc2l 1, cr15, [sl, #-304] @ 0xfffffed0 │ │ │ │ @ instruction: 0xf1030143 │ │ │ │ @ instruction: 0xf5b00008 │ │ │ │ svclt 0x009c5f80 │ │ │ │ andls r2, r3, #0, 4 │ │ │ │ strtmi sp, [r5], -lr, ror #16 │ │ │ │ - blcc 0x36bb84 │ │ │ │ + blcc 0x36bc84 │ │ │ │ cdp 0, 1, cr6, cr13, cr5, {3} │ │ │ │ stmdbmi lr!, {r4, r5, r6, r8, r9, sl, fp}^ │ │ │ │ ldmdavs r3!, {r1, r4, r6, r9, sl, lr}^ │ │ │ │ stmdavs r9, {r0, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf8d15841 │ │ │ │ teqcs r6, r4 @ │ │ │ │ @ instruction: 0xf5009400 │ │ │ │ andscc r5, r8, sp │ │ │ │ - bl 0xfedeb7d8 │ │ │ │ + bl 0xdeb8d8 │ │ │ │ mcrrne 6, 0, r4, r3, cr6 │ │ │ │ @ instruction: 0xf14ed105 │ │ │ │ stmdavs r0, {r0, r1, r2, r3, r5, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ - blx 0xff06ba94 │ │ │ │ + blx 0xff06bb94 │ │ │ │ @ instruction: 0xf5164246 │ │ │ │ tstle r5, #128, 30 @ 0x200 │ │ │ │ - blcs 0x1546bc │ │ │ │ - blmi 0x18e1fcc │ │ │ │ - blls 0x407b20 │ │ │ │ + blcs 0x1547bc │ │ │ │ + blmi 0x18e20cc │ │ │ │ + blls 0x407c20 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xf0400300 │ │ │ │ @ instruction: 0x46308092 │ │ │ │ tstcs r0, sp │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ strbmi r6, [sl], -r3, lsr #16 │ │ │ │ andcs r9, r3, r6, lsl r9 │ │ │ │ andhi pc, r4, r4, asr #17 │ │ │ │ - bne 0x1628424 │ │ │ │ - blx 0x2f66ee │ │ │ │ + bne 0x1628524 │ │ │ │ + blx 0x2f67ee │ │ │ │ @ instruction: 0xf8c4f90a │ │ │ │ @ instruction: 0xf00d9000 │ │ │ │ stmdacs r0, {r0, r1, r2, r4, r5, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - bls 0x261cc4 │ │ │ │ + bls 0x261dc4 │ │ │ │ strtmi r2, [r1], -r0, lsl #6 │ │ │ │ - blx 0x1ee9b3a │ │ │ │ + blx 0x1ee9c3a │ │ │ │ svceq 0x0000f1b8 │ │ │ │ @ instruction: 0x464ad0d0 │ │ │ │ movwcs r4, #1601 @ 0x641 │ │ │ │ @ instruction: 0xf00d2003 │ │ │ │ @ instruction: 0xf1bafee7 │ │ │ │ sbcle r0, r7, r0, lsl #30 │ │ │ │ @ instruction: 0xf04f4680 │ │ │ │ strtmi r0, [r9], -r0, lsl #18 │ │ │ │ movwcs r4, #1600 @ 0x640 │ │ │ │ @ instruction: 0xf109aa07 │ │ │ │ @ instruction: 0xf00d0901 │ │ │ │ ldrtmi pc, [r8], #2911 @ 0xb5f @ │ │ │ │ strbmi r3, [sl, #1312] @ 0x520 │ │ │ │ - blls 0x222308 │ │ │ │ + blls 0x222408 │ │ │ │ adcsle r2, r8, r0, lsl #22 │ │ │ │ @ instruction: 0xf1114620 │ │ │ │ @ instruction: 0xe7b4fd15 │ │ │ │ @ instruction: 0xf1119305 │ │ │ │ stmdacs r0, {r0, r2, r3, r4, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ stmdavs r2!, {r0, r1, r3, r6, ip, lr, pc} │ │ │ │ andvs r2, r2, r1, lsl #6 │ │ │ │ @@ -292317,51 +292383,51 @@ │ │ │ │ ldmibvs r2!, {r1, r2, r4, r7, r8, r9, sp}^ │ │ │ │ ldmdavs fp, {r4, r5, r8, sp} │ │ │ │ movwcc pc, #11009 @ 0x2b01 @ │ │ │ │ @ instruction: 0x901cf8d3 │ │ │ │ ldmibvs r5!, {r0, r1, r4, r5, r8, r9, sl, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf1062100 │ │ │ │ @ instruction: 0xf00d0020 │ │ │ │ - blx 0x16d36a │ │ │ │ + blx 0x16d46a │ │ │ │ str pc, [sl, -r5, lsl #18]! │ │ │ │ stmdbeq r1, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf64fe727 │ │ │ │ vorr.i32 d18, #0 @ 0x00000000 │ │ │ │ - bls 0x3b6a18 │ │ │ │ + bls 0x3b6b18 │ │ │ │ ldmdavs fp, {r4, r5, r8, sp} │ │ │ │ movwcc pc, #11009 @ 0x2b01 @ │ │ │ │ @ instruction: 0xe73d69df │ │ │ │ tstcs r0, sl, lsl #30 │ │ │ │ @ instruction: 0xf00da80b │ │ │ │ - blx 0x16d33e │ │ │ │ + blx 0x16d43e │ │ │ │ ldr pc, [r5, -r7, lsl #14]! │ │ │ │ ldr r2, [r3, -r1, lsl #14]! │ │ │ │ streq pc, [sp], -pc, rrx │ │ │ │ @ instruction: 0xf18be765 │ │ │ │ @ instruction: 0xf06ffff3 │ │ │ │ strb r0, [r0, -fp, lsl #12]! │ │ │ │ ldc2l 7, cr15, [sl, #-1012]! @ 0xfffffc0c │ │ │ │ - tstpcc r8, pc, asr #12 @ p-variant is OBSOLETE │ │ │ │ + tstpmi r8, pc, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - andsvs pc, ip, pc, asr #12 │ │ │ │ + eorvc pc, ip, pc, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ vcge.s8 d19, d1, d0 │ │ │ │ @ instruction: 0xf15722aa │ │ │ │ @ instruction: 0xf64ff823 │ │ │ │ - vaddw.s8 , q0, d8 │ │ │ │ + vorr.i32 d20, #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf64f012f │ │ │ │ - vaddl.s8 q11, d0, d4 │ │ │ │ + vmov.i32 d23, #4 @ 0x00000004 │ │ │ │ tstcc r0, #47 @ 0x2f │ │ │ │ adccs pc, r9, #268435460 @ 0x10000004 │ │ │ │ @ instruction: 0xf816f157 │ │ │ │ - eorseq r6, r5, ip, lsl sl │ │ │ │ + eorseq r6, r5, ip, lsr #22 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - rsbseq r2, pc, r8, ror #6 │ │ │ │ + rsbseq r2, pc, r8, ror #4 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec84e3c │ │ │ │ + bl 0xfec84f3c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf0010fd8 │ │ │ │ movweq r0, #50447 @ 0xc50f │ │ │ │ svclt 0x0048b085 │ │ │ │ strcs pc, [r0, #-1093] @ 0xfffffbbb │ │ │ │ streq r4, [r9, #-1558] @ 0xfffff9ea │ │ │ │ vst3.8 {d29,d31,d33}, [r5 :128], r1 │ │ │ │ @@ -292370,15 +292436,15 @@ │ │ │ │ ldrtmi sp, [r2], -r4, lsr #32 │ │ │ │ strmi r4, [r4], -r9, lsr #12 │ │ │ │ @ instruction: 0xf8bcf18b │ │ │ │ mcrrne 6, 0, r4, r2, cr3 │ │ │ │ @ instruction: 0xf14ed105 │ │ │ │ stmdavs r0, {r0, r1, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf9d0f7fc │ │ │ │ - blcs 0x13e58c │ │ │ │ + blcs 0x13e68c │ │ │ │ vstrcs d13, [sl, #-12] │ │ │ │ ldccs 0, cr13, [r0], {91} @ 0x5b │ │ │ │ @ instruction: 0x4618d01b │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldmdacs r0, {r4, r5, r6, r7, r8, sl, fp, ip, sp, pc} │ │ │ │ @@ -292396,22 +292462,22 @@ │ │ │ │ mcrcs 0, 0, sp, cr0, cr15, {6} │ │ │ │ adcshi pc, r5, r0, asr #32 │ │ │ │ subscc pc, ip, #70254592 @ 0x4300000 │ │ │ │ addseq pc, r6, #192, 4 │ │ │ │ vtst.8 d22, d14, d4 │ │ │ │ vabal.s8 , d0, d0 │ │ │ │ eorscs r2, r8, #629145600 @ 0x25800000 │ │ │ │ - cmppmi ip, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + cmpppl ip, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ andcc pc, r4, lr, asr #4 │ │ │ │ addscs pc, r6, r0, asr #5 │ │ │ │ strmi r9, [r0, r3, lsl #6]! │ │ │ │ vadd.i8 d22, d14, d26 │ │ │ │ vaddhn.i16 d19, q0, q8 │ │ │ │ - blls 0x1f6f5c │ │ │ │ + blls 0x1f705c │ │ │ │ addsmi r4, r3, #24117248 @ 0x1700000 │ │ │ │ addhi pc, r3, r0, lsl #1 │ │ │ │ vadd.i8 d22, d14, d17 │ │ │ │ vmlal.s q11, d16, d0[0] │ │ │ │ @ instruction: 0xf8410295 │ │ │ │ vhadd.s8 d18, d14, d19 │ │ │ │ vaddl.s8 , d0, d4 │ │ │ │ @@ -292424,46 +292490,46 @@ │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ movwls fp, #15856 @ 0x3df0 │ │ │ │ subscc pc, ip, #70254592 @ 0x4300000 │ │ │ │ addseq pc, r6, #192, 4 │ │ │ │ vtst.8 d22, d14, d4 │ │ │ │ vabal.s8 , d0, d0 │ │ │ │ eorscs r2, r8, #629145600 @ 0x25800000 │ │ │ │ - cmppmi ip, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + cmpppl ip, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ andcc pc, r4, lr, asr #4 │ │ │ │ addscs pc, r6, r0, asr #5 │ │ │ │ stmdavs lr!, {r5, r7, r8, r9, sl, lr} │ │ │ │ vqdmulh.s d25, d14, d3 │ │ │ │ vaddhn.i16 d19, q0, q8 │ │ │ │ adcsmi r2, r3, #-1778384896 @ 0x96000000 │ │ │ │ @ instruction: 0xf023d312 │ │ │ │ andcs r0, r4, #-1073741809 @ 0xc000000f │ │ │ │ stmdavs r0!, {r6, r8, ip, sp} │ │ │ │ eorvs r9, r9, r3, lsl #6 │ │ │ │ stc2l 1, cr15, [r6], #-68 @ 0xffffffbc │ │ │ │ tstcs r0, sl, lsr #16 │ │ │ │ - bl 0x145e10 │ │ │ │ - blne 0xfe5adfac │ │ │ │ + bl 0x145f10 │ │ │ │ + blne 0xfe5ae0ac │ │ │ │ @ instruction: 0xf17a0092 │ │ │ │ - blls 0x229134 │ │ │ │ + blls 0x229234 │ │ │ │ sbcvs pc, ip, #-536870908 @ 0xe0000004 │ │ │ │ addseq pc, r5, #192, 4 │ │ │ │ ldr r6, [r6, r1, lsr #16]! │ │ │ │ @ instruction: 0xf6439303 │ │ │ │ vmov.i32 , #3072 @ 0x00000c00 │ │ │ │ ldmdavs r4, {r1, r2, r4, r7, r9} │ │ │ │ strcc pc, [r0, #-590] @ 0xfffffdb2 │ │ │ │ ldrcs pc, [r6, #704] @ 0x2c0 │ │ │ │ @ instruction: 0xf64d2238 │ │ │ │ - vmla.f d20, d0, d0[3] │ │ │ │ + vorr.i32 , #12 @ 0x0000000c │ │ │ │ vrhadd.s8 d16, d14, d30 │ │ │ │ vaddl.s8 , d0, d4 │ │ │ │ @ instruction: 0x47a02096 │ │ │ │ - blls 0x207e8c │ │ │ │ + blls 0x207f8c │ │ │ │ strtcc pc, [r0], #-590 @ 0xfffffdb2 │ │ │ │ ldrcs pc, [r6], #704 @ 0x2c0 │ │ │ │ tstle r2, #805306379 @ 0x3000000b │ │ │ │ teqpeq pc, r3, lsr #32 @ p-variant is OBSOLETE │ │ │ │ cmpcc r0, r4, lsl #4 │ │ │ │ movwls r6, #14368 @ 0x3820 │ │ │ │ @ instruction: 0xf1116029 │ │ │ │ @@ -292477,34 +292543,34 @@ │ │ │ │ stmdavs r1!, {r0, r2, r4, r7, r9} │ │ │ │ @ instruction: 0xf023e781 │ │ │ │ andcs r0, r4, #-1073741809 @ 0xc000000f │ │ │ │ stmdavs r0!, {r6, r8, ip, sp} │ │ │ │ eorvs r9, r9, r3, lsl #6 │ │ │ │ ldc2 1, cr15, [r8], {17} │ │ │ │ ldrtmi r6, [r1], -sl, lsr #16 │ │ │ │ - bl 0x145eac │ │ │ │ - blne 0xff5ae04c │ │ │ │ + bl 0x145fac │ │ │ │ + blne 0xff5ae14c │ │ │ │ @ instruction: 0xf17a0092 │ │ │ │ - blls 0x229098 │ │ │ │ + blls 0x229198 │ │ │ │ andcs lr, r0, r8, ror #14 │ │ │ │ - tstpcc r8, pc, asr #12 @ p-variant is OBSOLETE │ │ │ │ + tstpmi r8, pc, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ andls r4, r0, r2, lsl #22 │ │ │ │ addsmi pc, r9, #64, 12 @ 0x4000000 │ │ │ │ stc2 1, cr15, [sl, #124]! @ 0x7c │ │ │ │ - eorseq r6, r5, ip, lsr sl │ │ │ │ + eorseq r6, r5, ip, asr #22 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 1, cr15, cr0, cr12, {6} │ │ │ │ @ instruction: 0x4604b0f3 │ │ │ │ pkhbtmi sl, r8, r1, lsl #28 │ │ │ │ svcge 0x00314630 │ │ │ │ movwcs lr, #22989 @ 0x59cd │ │ │ │ - blmi 0xfeff6878 │ │ │ │ + blmi 0xfeff6978 │ │ │ │ tstls r8, r0, lsl #10 │ │ │ │ ldmdavs fp, {r8, sp} │ │ │ │ @ instruction: 0xf04f9371 │ │ │ │ @ instruction: 0xf17a0300 │ │ │ │ addcs lr, r0, #28160 @ 0x6e00 │ │ │ │ ldrtmi r2, [r8], -r0, lsl #2 │ │ │ │ stcl 1, cr15, [r8], #-488 @ 0xfffffe18 │ │ │ │ @@ -292512,49 +292578,49 @@ │ │ │ │ @ instruction: 0xf17aa851 │ │ │ │ stmib sp, {r2, r5, r6, sl, fp, sp, lr, pc}^ │ │ │ │ stmib sp, {r2, r3, r8, sl, ip, lr}^ │ │ │ │ @ instruction: 0xf1b8550e │ │ │ │ cmnle lr, r0, lsl #30 │ │ │ │ movwls r9, #39688 @ 0x9b08 │ │ │ │ @ instruction: 0xf8dd9b05 │ │ │ │ - blcs 0x155f08 │ │ │ │ + blcs 0x156008 │ │ │ │ adcshi pc, r5, r0, asr #32 │ │ │ │ @ instruction: 0xf8dd9b06 │ │ │ │ - blcs 0x14df24 │ │ │ │ + blcs 0x14e024 │ │ │ │ rscshi pc, sp, r0, asr #32 │ │ │ │ - blcs 0x154cbc │ │ │ │ + blcs 0x154dbc │ │ │ │ ldmdbls ip!, {r3, r6, r8, ip, lr, pc}^ │ │ │ │ vnmls.f32 s8, s27, s11 │ │ │ │ - blls 0x371c98 │ │ │ │ + blls 0x371d98 │ │ │ │ ldmdavs r2, {r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf8d25882 │ │ │ │ andcs r0, r0, #148, 4 @ 0x40000009 │ │ │ │ smlabthi r1, sp, r9, lr │ │ │ │ cmppne pc, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ andpl pc, sp, r0, lsl #10 │ │ │ │ andscc r9, r8, r3, lsl #4 │ │ │ │ @ instruction: 0xf8cd4622 │ │ │ │ @ instruction: 0xf751a000 │ │ │ │ - @ instruction: 0x4681e97e │ │ │ │ + @ instruction: 0x4681e8fe │ │ │ │ svccc 0x00fff1b0 │ │ │ │ @ instruction: 0xf14ed106 │ │ │ │ stmdavs r0, {r0, r3, r4, r5, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf886f7fc │ │ │ │ stmdbeq r0, {r6, r7, r8, ip, sp, lr, pc} │ │ │ │ svcpl 0x0080f519 │ │ │ │ - blls 0x362758 │ │ │ │ + blls 0x362858 │ │ │ │ @ instruction: 0xf0402b00 │ │ │ │ - blls 0x28e3b8 │ │ │ │ + blls 0x28e4b8 │ │ │ │ @ instruction: 0xf0402b00 │ │ │ │ - blls 0x2ce4bc │ │ │ │ + blls 0x2ce5bc │ │ │ │ @ instruction: 0xf0402b00 │ │ │ │ - blls 0x204e5e4 │ │ │ │ + blls 0x204e6e4 │ │ │ │ @ instruction: 0xf0402b00 │ │ │ │ - blmi 0xfe3ce6f4 │ │ │ │ - blls 0x1d87fa8 │ │ │ │ + blmi 0xfe3ce7f4 │ │ │ │ + blls 0x1d880a8 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xf0400300 │ │ │ │ @ instruction: 0x464881fe │ │ │ │ tstcs r0, r3, ror r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @@ -292563,15 +292629,15 @@ │ │ │ │ ldrmi r2, [r8], -r8, lsl #4 │ │ │ │ ldc2 0, cr15, [ip], #52 @ 0x34 │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ stmdavs r3, {r0, r1, r2, r5, r6, r7, r8, pc} │ │ │ │ stmdavs r2, {r2, r3, r8, fp, sp, pc}^ │ │ │ │ ldrbne r9, [fp, ip, lsl #6] │ │ │ │ vst2.8 {d25-d28}, [pc]! │ │ │ │ - blx 0x20ad6e │ │ │ │ + blx 0x20ae6e │ │ │ │ andls pc, lr, #536870912 @ 0x20000000 │ │ │ │ @ instruction: 0xf114e7a2 │ │ │ │ @ instruction: 0xf104091f │ │ │ │ svclt 0x00580b3e │ │ │ │ movwcs r4, #5835 @ 0x16cb │ │ │ │ ldrmi r9, [r8], -r8, lsl #18 │ │ │ │ rsbne lr, fp, #323584 @ 0x4f000 │ │ │ │ @@ -292587,19 +292653,19 @@ │ │ │ │ stmdbeq r1, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ strtmi r4, [ip], -r8, lsr #13 │ │ │ │ ldrdlt pc, [r0], -sl │ │ │ │ @ instruction: 0xf8cd2500 │ │ │ │ @ instruction: 0x46d88010 │ │ │ │ vpmax.u8 d15, d5, d24 │ │ │ │ strle r0, [sp, #-2009] @ 0xfffff827 │ │ │ │ - bleq 0x268bf8 │ │ │ │ + bleq 0x268cf8 │ │ │ │ @ instruction: 0xf18b4658 │ │ │ │ @ instruction: 0xf00bfc19 │ │ │ │ @ instruction: 0xf856031f │ │ │ │ - blx 0x372074 │ │ │ │ + blx 0x372174 │ │ │ │ movwmi pc, #45827 @ 0xb303 @ │ │ │ │ eorcc pc, r0, r6, asr #16 │ │ │ │ stccs 5, cr3, [r0, #-4]! │ │ │ │ @ instruction: 0xf8ddd1ea │ │ │ │ strtcc r8, [r0], #-16 │ │ │ │ @ instruction: 0xf10a9b07 │ │ │ │ @ instruction: 0xf1080a04 │ │ │ │ @@ -292616,29 +292682,29 @@ │ │ │ │ rsbne lr, fp, #323584 @ 0x4f000 │ │ │ │ addseq r9, r2, r7, lsl #4 │ │ │ │ mrrc2 0, 0, pc, r0, cr13 @ │ │ │ │ stmdacs r0, {r7, r9, sl, lr} │ │ │ │ cmnphi sl, r0 @ p-variant is OBSOLETE │ │ │ │ smlabbcs r0, r0, r2, r2 │ │ │ │ @ instruction: 0xf17a4638 │ │ │ │ - vldrcs d14, [pc, #-544] @ 0x12de38 │ │ │ │ + vldrcs d14, [pc, #-544] @ 0x12df38 │ │ │ │ strbmi sp, [r2], ip, lsr #26 │ │ │ │ @ instruction: 0xf04f940a │ │ │ │ @ instruction: 0xf04f0901 │ │ │ │ strcs r0, [r0], #-2048 @ 0xfffff800 │ │ │ │ ldrdlt pc, [r0], -sl │ │ │ │ @ instruction: 0xf8cd2500 │ │ │ │ @ instruction: 0x46d88010 │ │ │ │ vpmax.u8 d15, d5, d24 │ │ │ │ strle r0, [sp, #-2010] @ 0xfffff826 │ │ │ │ - bleq 0x268c94 │ │ │ │ + bleq 0x268d94 │ │ │ │ @ instruction: 0xf18b4658 │ │ │ │ @ instruction: 0xf00bfbcb │ │ │ │ @ instruction: 0xf857031f │ │ │ │ - blx 0x372110 │ │ │ │ + blx 0x372210 │ │ │ │ movwmi pc, #45827 @ 0xb303 @ │ │ │ │ eorcc pc, r0, r7, asr #16 │ │ │ │ stccs 5, cr3, [r0, #-4]! │ │ │ │ @ instruction: 0xf8ddd1ea │ │ │ │ strtcc r8, [r0], #-16 │ │ │ │ @ instruction: 0xf10a9b07 │ │ │ │ @ instruction: 0xf1080a04 │ │ │ │ @@ -292660,220 +292726,220 @@ │ │ │ │ smlabbcs r0, r0, r2, r2 │ │ │ │ @ instruction: 0xf17aa851 │ │ │ │ @ instruction: 0xf1b8eb3a │ │ │ │ ldcle 15, cr0, [r1, #-124]! @ 0xffffff84 │ │ │ │ eorge pc, r8, sp, asr #17 │ │ │ │ strls r4, [fp], #-1705 @ 0xfffff957 │ │ │ │ stmdaeq r1, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ - beq 0x16a244 │ │ │ │ + beq 0x16a344 │ │ │ │ @ instruction: 0xf8d92400 │ │ │ │ strcs fp, [r0, #-0] │ │ │ │ ldrbmi r9, [ip], -r4, lsl #8 │ │ │ │ vpmax.u8 d15, d5, d20 │ │ │ │ ldrle r0, [r1, #-2011] @ 0xfffff825 │ │ │ │ - bleq 0x2a8d48 │ │ │ │ + bleq 0x2a8e48 │ │ │ │ @ instruction: 0xf00b4658 │ │ │ │ @ instruction: 0xf18b0b1f │ │ │ │ - blge 0x1decf10 │ │ │ │ + blge 0x1ded010 │ │ │ │ addeq lr, r0, r3, lsl #22 │ │ │ │ - blx 0x42c956 │ │ │ │ + blx 0x42ca56 │ │ │ │ stccc 8, cr15, [r4], {80} @ 0x50 │ │ │ │ movweq lr, #14923 @ 0x3a4b │ │ │ │ stccc 8, cr15, [r4], {64} @ 0x40 │ │ │ │ stccs 5, cr3, [r0, #-4]! │ │ │ │ stcls 1, cr13, [r4], {230} @ 0xe6 │ │ │ │ - beq 0x96a574 │ │ │ │ + beq 0x96a674 │ │ │ │ @ instruction: 0xf1099b07 │ │ │ │ strcc r0, [r1], #-2308 @ 0xfffff6fc │ │ │ │ ldclle 2, cr4, [r8], {163} @ 0xa3 │ │ │ │ strge lr, [sl], #-2525 @ 0xfffff623 │ │ │ │ stmiavc r2!, {r0, r2, r3, r8, sl, ip, sp, lr, pc} │ │ │ │ svclt 0x0000e6b2 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - rsbseq r1, pc, ip, lsl #30 │ │ │ │ - ldreq pc, [pc, #-276] @ 0x12e05c │ │ │ │ - beq 0x10ea584 │ │ │ │ + rsbseq r1, pc, ip, lsl #28 │ │ │ │ + ldreq pc, [pc, #-276] @ 0x12e15c │ │ │ │ + beq 0x10ea684 │ │ │ │ ssatmi fp, #11, r8, asr #30 │ │ │ │ andcs r4, r3, r9, lsl r6 │ │ │ │ - b 0x14f6d80 │ │ │ │ + b 0x14f6e80 │ │ │ │ andls r1, r7, #-1610612730 @ 0xa0000006 │ │ │ │ @ instruction: 0xf00d0092 │ │ │ │ stmdacs r0, {r0, r2, r3, r5, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ sbcshi pc, r8, r0 │ │ │ │ @ instruction: 0xf77f2d1f │ │ │ │ strcs sl, [r0, #-3782] @ 0xfffff13a │ │ │ │ stmdaeq r1, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ strtmi r4, [fp], -r3, lsl #13 │ │ │ │ strls lr, [r8], #-2509 @ 0xfffff633 │ │ │ │ movwls r2, #17408 @ 0x4400 │ │ │ │ - bl 0x27fc30 │ │ │ │ + bl 0x27fd30 │ │ │ │ ldrbmi r0, [r0], -r4, lsl #20 │ │ │ │ - beq 0x92a1dc │ │ │ │ - blx 0xdea7e6 │ │ │ │ + beq 0x92a2dc │ │ │ │ + blx 0xdea8e6 │ │ │ │ eorne pc, r0, r6, asr r8 @ │ │ │ │ - blx 0x3ec9e0 │ │ │ │ + blx 0x3ecae0 │ │ │ │ svceq 0x0001ea1a │ │ │ │ tstcs r1, r4, lsl pc │ │ │ │ adcmi r2, r1, r0, lsl #2 │ │ │ │ - b 0x137b1d4 │ │ │ │ + b 0x137b2d4 │ │ │ │ @ instruction: 0x2c200901 │ │ │ │ - blls 0x26297c │ │ │ │ - bls 0x2fb65c │ │ │ │ + blls 0x262a7c │ │ │ │ + bls 0x2fb75c │ │ │ │ @ instruction: 0xf84b3301 │ │ │ │ addsmi r9, sl, #4, 22 @ 0x1000 │ │ │ │ - blls 0x2a5560 │ │ │ │ + blls 0x2a5660 │ │ │ │ strls lr, [r8], #-2525 @ 0xfffff623 │ │ │ │ @ instruction: 0xf43f2b00 │ │ │ │ @ instruction: 0xf114ae9c │ │ │ │ @ instruction: 0xf104051f │ │ │ │ svclt 0x0058083e │ │ │ │ ldrmi r4, [r9], -r8, lsr #13 │ │ │ │ movwcs r2, #3 │ │ │ │ rsbne lr, r8, #323584 @ 0x4f000 │ │ │ │ addseq r9, r2, r4, lsl #4 │ │ │ │ - blx 0x1bea246 │ │ │ │ + blx 0x1bea346 │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ - ldccs 0, cr8, [pc, #-596] @ 0x12dfc4 │ │ │ │ + ldccs 0, cr8, [pc, #-596] @ 0x12e0c4 │ │ │ │ mcrge 7, 4, pc, cr7, cr15, {3} @ │ │ │ │ @ instruction: 0xb010f8dd │ │ │ │ @ instruction: 0xf8cd2601 │ │ │ │ @ instruction: 0xf04f9014 │ │ │ │ strls r0, [r7], #-2560 @ 0xfffff600 │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf04f4604 │ │ │ │ strls r0, [r4], #-2048 @ 0xfffff800 │ │ │ │ - bl 0x33fb4c │ │ │ │ + bl 0x33fc4c │ │ │ │ strtmi r0, [r8], -r9, lsl #10 │ │ │ │ - ldreq pc, [pc, #-5] @ 0x12e23f │ │ │ │ - blx 0xffbea874 │ │ │ │ + ldreq pc, [pc, #-5] @ 0x12e33f │ │ │ │ + blx 0xffbea974 │ │ │ │ eorcs pc, r0, r7, asr r8 @ │ │ │ │ @ instruction: 0xf505fa06 │ │ │ │ svclt 0x00144215 │ │ │ │ andcs r2, r0, #268435456 @ 0x10000000 │ │ │ │ vpmax.s8 d15, d8, d2 │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf1b84314 │ │ │ │ mvnle r0, r0, lsr #30 │ │ │ │ stcls 6, cr4, [r4], {160} @ 0xa0 │ │ │ │ - beq 0x1aa698 │ │ │ │ + beq 0x1aa798 │ │ │ │ stmdbeq r0!, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf84445d3 │ │ │ │ vldmiale sl, {d24-d25} │ │ │ │ @ instruction: 0xf8dd9b06 │ │ │ │ stcls 0, cr9, [r7], {20} │ │ │ │ @ instruction: 0xf43f2b00 │ │ │ │ @ instruction: 0xf104ae54 │ │ │ │ - ldrcc r0, [pc], #-2110 @ 0x12e290 │ │ │ │ + ldrcc r0, [pc], #-2110 @ 0x12e390 │ │ │ │ ssatmi fp, #1, r8, asr #30 │ │ │ │ andcs r4, r3, r9, lsl r6 │ │ │ │ - b 0x14f6e9c │ │ │ │ + b 0x14f6f9c │ │ │ │ andls r1, r4, #104, 4 @ 0x80000006 │ │ │ │ @ instruction: 0xf00d0092 │ │ │ │ stmdacs r0, {r0, r1, r2, r3, r4, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ ldccs 0, cr13, [pc], {74} @ 0x4a │ │ │ │ mcrge 7, 2, pc, cr1, cr15, {3} @ │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ strbmi r4, [r6], -r7, lsl #12 │ │ │ │ @ instruction: 0xf8dd2501 │ │ │ │ @ instruction: 0xf8cda010 │ │ │ │ @ instruction: 0xf04f9010 │ │ │ │ strbmi r0, [fp], r0, lsl #18 │ │ │ │ streq lr, [r8], #-2827 @ 0xfffff4f5 │ │ │ │ @ instruction: 0xf0044620 │ │ │ │ @ instruction: 0xf18b041f │ │ │ │ - bl 0x4acd64 │ │ │ │ - blx 0x26e4dc │ │ │ │ + bl 0x4ace64 │ │ │ │ + blx 0x26e5dc │ │ │ │ @ instruction: 0xf8d0f404 │ │ │ │ andsmi r2, r4, #68, 2 │ │ │ │ andcs fp, r1, #20, 30 @ 0x50 │ │ │ │ - blx 0x1b6aec │ │ │ │ + blx 0x1b6bec │ │ │ │ @ instruction: 0xf10bf20b │ │ │ │ - b 0x1370ef8 │ │ │ │ + b 0x1370ff8 │ │ │ │ @ instruction: 0xf1bb0902 │ │ │ │ mvnle r0, r0, lsr #30 │ │ │ │ @ instruction: 0xf1083601 │ │ │ │ ldrmi r0, [r2, #2080]! @ 0x820 │ │ │ │ - blls 0x26c424 │ │ │ │ - blls 0x2065678 │ │ │ │ + blls 0x26c524 │ │ │ │ + blls 0x2065778 │ │ │ │ @ instruction: 0x9010f8dd │ │ │ │ @ instruction: 0xf43f2b00 │ │ │ │ @ instruction: 0x4619ae12 │ │ │ │ movwcs r2, #520 @ 0x208 │ │ │ │ stcls 0, cr2, [ip, #-12] │ │ │ │ @ instruction: 0xf00d9c0e │ │ │ │ ldrsblt pc, [r8, #-175] @ 0xffffff51 @ │ │ │ │ bicspl pc, r3, #68, 12 @ 0x4400000 │ │ │ │ msreq SPSR_x, #268435468 @ 0x1000000c │ │ │ │ - blx 0xfe20634a │ │ │ │ + blx 0xfe20644a │ │ │ │ strbne r3, [r3, r4, lsl #4]! │ │ │ │ @ instruction: 0x13a2ebc3 │ │ │ │ ldrb r6, [ip, #67]! @ 0x43 │ │ │ │ stmdbeq sp, {r0, r1, r2, r3, r5, r6, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf18be5f9 │ │ │ │ svclt 0x0000fc43 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ svcge 0x0004b08b │ │ │ │ - blmi 0xfea3fbd4 │ │ │ │ + blmi 0xfea3fcd4 │ │ │ │ ldrmi r4, [r0], r6, lsl #12 │ │ │ │ ldmdavs fp, {r0, r2, r3, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f617b │ │ │ │ movwcs r0, #768 @ 0x300 │ │ │ │ stmdbcs r0, {r0, r1, r3, r4, r5, r8, sp, lr} │ │ │ │ tstphi pc, r0, asr #32 @ p-variant is OBSOLETE │ │ │ │ - blcs 0x14946c │ │ │ │ + blcs 0x14956c │ │ │ │ sbcshi pc, r5, r0 │ │ │ │ ldclvs 3, cr2, [r9], #-4 │ │ │ │ ldrmi r2, [r8], -r4, lsl #4 │ │ │ │ - blx 0xfebea3c4 │ │ │ │ + blx 0xfebea4c4 │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ stmdavs r3, {r0, r3, r8, pc} │ │ │ │ - blcs 0x13fe00 │ │ │ │ + blcs 0x13ff00 │ │ │ │ tstphi r7, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0x46691dda │ │ │ │ cmnpvs pc, #570425344 @ p-variant is OBSOLETE @ 0x22000000 │ │ │ │ movweq pc, #61475 @ 0xf023 @ │ │ │ │ movweq lr, #15277 @ 0x3bad │ │ │ │ mulle r6, r9, r2 │ │ │ │ stcpl 5, cr15, [r0, #692] @ 0x2b4 │ │ │ │ addsmi r4, r9, #110100480 @ 0x6900000 │ │ │ │ svceq 0x00fcf8cd │ │ │ │ @ instruction: 0xf640d1f8 │ │ │ │ @ instruction: 0x401373f8 │ │ │ │ vstreq d14, [r3, #-692] @ 0xfffffd4c │ │ │ │ - blcc 0x25a81c │ │ │ │ + blcc 0x25a91c │ │ │ │ andsvs r4, r8, fp, ror #8 │ │ │ │ andsls pc, r0, r7, asr #17 │ │ │ │ svccs 0x0070ee1d │ │ │ │ @ instruction: 0xf44f4b86 │ │ │ │ ldrbtmi r7, [fp], #-402 @ 0xfffffe6e │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ @ instruction: 0xf8d34632 │ │ │ │ - blge 0x22ee40 │ │ │ │ + blge 0x22ef40 │ │ │ │ strhi lr, [r0], #-2509 @ 0xfffff633 │ │ │ │ @ instruction: 0xf500469a │ │ │ │ movwls r5, #8205 @ 0x200d │ │ │ │ @ instruction: 0xf1073018 │ │ │ │ movwls r0, #13072 @ 0x3310 │ │ │ │ @ instruction: 0xf750462b │ │ │ │ - @ instruction: 0x4604eef8 │ │ │ │ + @ instruction: 0x4604ee78 │ │ │ │ tstle r5, r2, asr #24 │ │ │ │ @ instruction: 0xf834f14e │ │ │ │ @ instruction: 0xf7fb6800 │ │ │ │ submi pc, r4, #1, 28 │ │ │ │ svcpl 0x0080f514 │ │ │ │ adchi pc, r8, r0, lsl #1 │ │ │ │ - blle 0x16f9c28 │ │ │ │ + blle 0x16f9d28 │ │ │ │ cmppcc ip, #70254592 @ p-variant is OBSOLETE @ 0x4300000 │ │ │ │ orrseq pc, r6, #192, 4 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r7, r9, sl, lr} │ │ │ │ @ instruction: 0xf64d2238 │ │ │ │ - vmla.f d20, d0, d0[3] │ │ │ │ + vorr.i32 , #12 @ 0x0000000c │ │ │ │ vrhadd.s8 d16, d14, d30 │ │ │ │ vaddl.s8 , d0, d4 │ │ │ │ @ instruction: 0x47982096 │ │ │ │ movwcc pc, #590 @ 0x24e @ │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ addsmi r6, r6, #1703936 @ 0x1a0000 │ │ │ │ adchi pc, fp, r0, lsl #1 │ │ │ │ @@ -292886,15 +292952,15 @@ │ │ │ │ andcc pc, r4, lr, asr #4 │ │ │ │ addscs pc, r6, r0, asr #5 │ │ │ │ adcsvs r6, fp, sl, ror r0 │ │ │ │ @ instruction: 0xf8bcf7fd │ │ │ │ teqlt r2, #7995392 @ 0x7a0000 │ │ │ │ ldrdcc pc, [r0], -fp │ │ │ │ @ instruction: 0xf64d2238 │ │ │ │ - vmla.f d20, d0, d0[3] │ │ │ │ + vorr.i32 , #12 @ 0x0000000c │ │ │ │ vrhadd.s8 d16, d14, d30 │ │ │ │ vaddl.s8 , d0, d4 │ │ │ │ @ instruction: 0x47982096 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r7, fp, sp, lr} │ │ │ │ svclt 0x0028429e │ │ │ │ andle r2, r5, #0, 12 │ │ │ │ ldmdavs r3, {r1, r3, r4, r5, r6, r7, fp, sp, lr} │ │ │ │ @@ -292915,37 +292981,37 @@ │ │ │ │ svceq 0x0000f1ba │ │ │ │ ldcvs 0, cr13, [r9], #-472 @ 0xfffffe28 │ │ │ │ strtmi r2, [sl], -r0, lsl #6 │ │ │ │ @ instruction: 0xf00d2003 │ │ │ │ @ instruction: 0x4606f9f7 │ │ │ │ @ instruction: 0x462ab170 │ │ │ │ @ instruction: 0xf6e14651 │ │ │ │ - stccs 14, cr14, [r1, #-248] @ 0xffffff08 │ │ │ │ + stccs 13, cr14, [r1, #-760] @ 0xfffffd08 │ │ │ │ @ instruction: 0xf8bad008 │ │ │ │ eorshi r3, r3, r0 │ │ │ │ tstle r3, sl, lsl #22 │ │ │ │ svclt 0x00842d1b │ │ │ │ @ instruction: 0x61b38b33 │ │ │ │ movwcs r6, #3193 @ 0xc79 │ │ │ │ andcs r2, r3, r4, lsl #4 │ │ │ │ @ instruction: 0xf9e0f00d │ │ │ │ eorsle r2, pc, r0, lsl #16 │ │ │ │ andvs r6, r3, fp, lsr r9 │ │ │ │ - blmi 0xe265b8 │ │ │ │ + blmi 0xe266b8 │ │ │ │ svccs 0x0070ee1d │ │ │ │ orrsvc pc, r2, pc, asr #8 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0x463258d3 │ │ │ │ addseq pc, r4, #13828096 @ 0xd30000 │ │ │ │ @ instruction: 0xf5006c3b │ │ │ │ stmib sp, {r0, r2, r3, ip, lr}^ │ │ │ │ strls r3, [r1], #-770 @ 0xfffffcfe │ │ │ │ andscc r4, r8, fp, lsr #12 │ │ │ │ andhi pc, r0, sp, asr #17 │ │ │ │ - mcr 7, 2, pc, cr14, cr0, {2} @ │ │ │ │ + stcl 7, cr15, [lr, #320] @ 0x140 │ │ │ │ mcrrne 6, 0, r4, r3, cr4 │ │ │ │ @ instruction: 0xf14dd105 │ │ │ │ stmdavs r0, {r0, r1, r3, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldc2l 7, cr15, [r8, #-1004] @ 0xfffffc14 │ │ │ │ @ instruction: 0xf5144244 │ │ │ │ @ instruction: 0xd3235f80 │ │ │ │ ldmdavs sl, {r0, r1, r2, r3, r4, r8, r9, fp, lr} │ │ │ │ @@ -292962,41 +293028,41 @@ │ │ │ │ stmdacs r0, {r0, r2, r9, sl, lr} │ │ │ │ mcrge 4, 7, pc, cr10, cr15, {3} @ │ │ │ │ streq pc, [sp], #-111 @ 0xffffff91 │ │ │ │ vabd.s8 q15, q15, q9 │ │ │ │ vaddl.s8 , d0, d4 │ │ │ │ @ instruction: 0xf7fd2096 │ │ │ │ usad8 sl, pc, r8 @ │ │ │ │ - blle 0xff779dc0 │ │ │ │ + blle 0xff779ec0 │ │ │ │ ldrdls pc, [r0], #-135 @ 0xffffff79 │ │ │ │ ldrdge pc, [r0], #-135 @ 0xffffff79 │ │ │ │ strmi lr, [r4], -lr, lsr #14 │ │ │ │ @ instruction: 0xf06fe7d2 │ │ │ │ bfi r0, r5, #8, #8 │ │ │ │ - blx 0x6ac04 │ │ │ │ - tstpcc r8, pc, asr #12 @ p-variant is OBSOLETE │ │ │ │ + blx 0x6ad04 │ │ │ │ + tstpmi r8, pc, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - subseq pc, r0, r0, asr #4 │ │ │ │ + rsbne pc, r0, r0, asr #4 │ │ │ │ eorseq pc, r0, r0, asr #5 │ │ │ │ vqdmulh.s d20, d0, d5 │ │ │ │ @ instruction: 0xf15662c1 │ │ │ │ svclt 0x0000fb31 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - rsbseq r1, pc, r2, lsl #20 │ │ │ │ - rsbseq r1, pc, ip, lsr #17 │ │ │ │ - eorseq r6, r5, r8, asr #20 │ │ │ │ + rsbseq r1, pc, r2, lsl #18 │ │ │ │ + rsbseq r1, pc, ip, lsr #15 │ │ │ │ + eorseq r6, r5, r8, asr fp │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 0, cr15, cr0, cr12, {6} │ │ │ │ @ instruction: 0x4604b0f7 │ │ │ │ pkhbtmi sl, r8, r5, lsl #28 │ │ │ │ svcge 0x00354630 │ │ │ │ movwcs lr, #27085 @ 0x69cd │ │ │ │ - blmi 0x1e77028 │ │ │ │ + blmi 0x1e77128 │ │ │ │ tstls r9, r0, lsl #10 │ │ │ │ ldmdavs fp, {r8, sp} │ │ │ │ @ instruction: 0xf04f9375 │ │ │ │ @ instruction: 0xf89d0300 │ │ │ │ movwls r3, #49672 @ 0xc208 │ │ │ │ ldm r2, {r1, r3, r4, r5, r6, r8, ip, sp, lr, pc} │ │ │ │ smlabbcs r0, r0, r2, r2 │ │ │ │ @@ -293006,150 +293072,150 @@ │ │ │ │ stm r8, {r1, r3, r4, r5, r6, r8, ip, sp, lr, pc} │ │ │ │ ldrpl lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ ldrpl lr, [r2, #-2509] @ 0xfffff633 │ │ │ │ strpl lr, [lr, #-2509] @ 0xfffff633 │ │ │ │ svceq 0x0000f1b8 │ │ │ │ sbcshi pc, r2, r0, asr #32 │ │ │ │ movwls r9, #47881 @ 0xbb09 │ │ │ │ - blcs 0x155288 │ │ │ │ + blcs 0x155388 │ │ │ │ tstphi r7, r0, asr #32 @ p-variant is OBSOLETE │ │ │ │ movwls r9, #43782 @ 0xab06 │ │ │ │ vstrls d9, [r7, #-28] @ 0xffffffe4 │ │ │ │ @ instruction: 0xf0402b00 │ │ │ │ - blls 0xfe14ebf0 │ │ │ │ + blls 0xfe14ecf0 │ │ │ │ cmple pc, r0, lsl #22 │ │ │ │ @ instruction: 0xf8dd9b81 │ │ │ │ - blcs 0x14ee90 │ │ │ │ - bmi 0x1822c5c │ │ │ │ + blcs 0x14ef90 │ │ │ │ + bmi 0x1822d5c │ │ │ │ svcne 0x0070ee1d │ │ │ │ ldrbtmi r9, [sl], #-2827 @ 0xfffff4f5 │ │ │ │ stmpl sl, {r1, r4, fp, sp, lr} │ │ │ │ cmppne pc, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ addseq pc, r4, #13762560 @ 0xd20000 │ │ │ │ @ instruction: 0xf5009a0a │ │ │ │ andls r5, r0, #13 │ │ │ │ andcs r3, r0, #24 │ │ │ │ stmdapl r1, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ strtmi r9, [r2], -r3, lsl #4 │ │ │ │ - ldc 7, cr15, [ip, #320] @ 0x140 │ │ │ │ + ldc 7, cr15, [ip, #-320] @ 0xfffffec0 │ │ │ │ @ instruction: 0xf1b04682 │ │ │ │ strdle r3, [r6, -pc] │ │ │ │ cdp2 1, 13, cr15, cr8, cr13, {2} │ │ │ │ @ instruction: 0xf7fb6800 │ │ │ │ @ instruction: 0xf1c0fca5 │ │ │ │ @ instruction: 0xf51a0a00 │ │ │ │ eorle r5, r2, #128, 30 @ 0x200 │ │ │ │ - blcs 0x155304 │ │ │ │ + blcs 0x155404 │ │ │ │ orrshi pc, r8, r0, asr #32 │ │ │ │ - blcs 0x155300 │ │ │ │ + blcs 0x155400 │ │ │ │ bicshi pc, lr, r0, asr #32 │ │ │ │ - blcs 0x15530c │ │ │ │ + blcs 0x15540c │ │ │ │ eorhi pc, r3, #64 @ 0x40 │ │ │ │ - blcs 0x155328 │ │ │ │ + blcs 0x155428 │ │ │ │ cmnphi sl, r0 @ p-variant is OBSOLETE │ │ │ │ orrlt r9, r3, r0, lsl #23 │ │ │ │ movwcs r9, #2432 @ 0x980 │ │ │ │ andcs r2, r3, r0, lsl r2 │ │ │ │ @ instruction: 0xf8ecf00d │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ ldmib sp, {r0, r1, r2, r3, r6, r9, pc}^ │ │ │ │ andvs r2, r2, r0, lsl r3 │ │ │ │ - blls 0x5c6828 │ │ │ │ + blls 0x5c6928 │ │ │ │ ldrbne r6, [fp, r3, lsl #1] │ │ │ │ - blmi 0xec6a30 │ │ │ │ - blls 0x1e88790 │ │ │ │ + blmi 0xec6b30 │ │ │ │ + blls 0x1e88890 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xf0400300 │ │ │ │ ldrbmi r8, [r0], -sl, asr #4 │ │ │ │ tstcs r0, r7, ror r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - blcs 0x15537c │ │ │ │ + blcs 0x15547c │ │ │ │ mrshi pc, (UNDEF: 65) @ │ │ │ │ stmibls r0, {r0, r8, r9, sp} │ │ │ │ @ instruction: 0x46182210 │ │ │ │ @ instruction: 0xf8c4f00d │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ stmdavs r3, {r0, r1, r2, r5, r9, pc} │ │ │ │ stmib sp, {r1, r6, fp, sp, lr}^ │ │ │ │ stmvs r3, {r4, r9, ip, sp} │ │ │ │ @ instruction: 0xf10d9312 │ │ │ │ - blls 0xfe170874 │ │ │ │ + blls 0xfe170974 │ │ │ │ addle r2, ip, r0, lsl #22 │ │ │ │ movwcs r4, #5657 @ 0x1619 │ │ │ │ ldrmi r2, [r8], -r8, lsl #4 │ │ │ │ @ instruction: 0xf8b0f00d │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ stmdavs r1, {r0, r1, r4, r9, pc} │ │ │ │ addle r2, r0, r0, lsl #18 │ │ │ │ stmdage lr, {r1, r6, fp, sp, lr} │ │ │ │ ldc2l 7, cr15, [r6], {242} @ 0xf2 │ │ │ │ stmdacs r0, {r1, r7, r9, sl, lr} │ │ │ │ andcs sp, r8, #1073741872 @ 0x40000030 │ │ │ │ - bmi 0x752fe0 │ │ │ │ + bmi 0x7530e0 │ │ │ │ svclt 0x0070ee1d │ │ │ │ vqdmulh.s d25, d0, d11 │ │ │ │ ldrbtmi r1, [sl], #-335 @ 0xfffffeb1 │ │ │ │ @ instruction: 0xf85b6812 │ │ │ │ @ instruction: 0xf8d22002 │ │ │ │ - bge 0x4af20c │ │ │ │ + bge 0x4af30c │ │ │ │ andhi lr, r2, #3358720 @ 0x334000 │ │ │ │ andpl pc, sp, r0, lsl #10 │ │ │ │ andls r9, r0, #40960 @ 0xa000 │ │ │ │ @ instruction: 0x46223018 │ │ │ │ @ instruction: 0xf7509501 │ │ │ │ - pkhbtmi lr, r2, r4, lsl #26 │ │ │ │ + pkhbtmi lr, r2, r4, lsl #25 │ │ │ │ svccc 0x00fff1b0 │ │ │ │ mvnhi pc, r0 │ │ │ │ svcvc 0x0000f51a │ │ │ │ - blmi 0x3a2a60 │ │ │ │ + blmi 0x3a2b60 │ │ │ │ ldrbtmi r2, [fp], #-513 @ 0xfffffdff │ │ │ │ @ instruction: 0xf85b681b │ │ │ │ @ instruction: 0xf8d33003 │ │ │ │ @ instruction: 0xf5033294 │ │ │ │ @ instruction: 0xf8c35300 │ │ │ │ @ instruction: 0xe76c2354 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - rsbseq r1, pc, sl, asr #14 │ │ │ │ - rsbseq r1, pc, r6, lsr r6 @ │ │ │ │ - ldrshteq r1, [pc], #-94 │ │ │ │ - bleq 0x92ac60 │ │ │ │ - beq 0x10eac24 │ │ │ │ + rsbseq r1, pc, sl, asr #12 │ │ │ │ + rsbseq r1, pc, r6, lsr r5 @ │ │ │ │ + ldrshteq r1, [pc], #-78 │ │ │ │ + bleq 0x92ad60 │ │ │ │ + beq 0x10ead24 │ │ │ │ @ instruction: 0x46dabf58 │ │ │ │ stmdbls r9, {r0, r8, r9, sp} │ │ │ │ - b 0x1500080 │ │ │ │ + b 0x1500180 │ │ │ │ andls r1, r8, #-1610612730 @ 0xa0000006 │ │ │ │ @ instruction: 0xf00d0092 │ │ │ │ pkhtbmi pc, r0, sp, asr #16 @ │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ addcs r8, r0, #-1073741777 @ 0xc000002f │ │ │ │ ldrtmi r4, [r0], -r9, lsr #12 │ │ │ │ svc 0x0094f179 │ │ │ │ svceq 0x001ff1bb │ │ │ │ strbmi sp, [r1], sl, lsr #26 │ │ │ │ @ instruction: 0xf04f940a │ │ │ │ strtmi r0, [ip], -r1, lsl #16 │ │ │ │ ldrdge pc, [r0], -r9 │ │ │ │ - bleq 0x16a990 │ │ │ │ + bleq 0x16aa90 │ │ │ │ ldrbmi r9, [r5], -r5, lsl #10 │ │ │ │ vpmax.u8 d15, d11, d21 │ │ │ │ strle r0, [sp, #-2009] @ 0xfffff827 │ │ │ │ - beq 0x429474 │ │ │ │ + beq 0x429574 │ │ │ │ @ instruction: 0xf18a4650 │ │ │ │ @ instruction: 0xf00affd9 │ │ │ │ @ instruction: 0xf856031f │ │ │ │ - blx 0x3328f4 │ │ │ │ + blx 0x3329f4 │ │ │ │ movwmi pc, #45827 @ 0xb303 @ │ │ │ │ eorcc pc, r0, r6, asr #16 │ │ │ │ - bleq 0x1aacac │ │ │ │ + bleq 0x1aadac │ │ │ │ svceq 0x0020f1bb │ │ │ │ stcls 1, cr13, [r5, #-928] @ 0xfffffc60 │ │ │ │ - blls 0x33b90c │ │ │ │ + blls 0x33ba0c │ │ │ │ stmdbeq r4, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ adcmi r3, fp, #4194304 @ 0x400000 │ │ │ │ stcls 12, cr13, [sl], {218} @ 0xda │ │ │ │ strls r9, [fp], -r6, lsl #22 │ │ │ │ @ instruction: 0xf43f2b00 │ │ │ │ @ instruction: 0xf114aee9 │ │ │ │ @ instruction: 0xf104051f │ │ │ │ @@ -293159,203 +293225,203 @@ │ │ │ │ rsbne lr, fp, #323584 @ 0x4f000 │ │ │ │ addseq r9, r2, r8, lsl #4 │ │ │ │ @ instruction: 0xf812f00d │ │ │ │ stmdacs r0, {r7, r9, sl, lr} │ │ │ │ cmnphi r4, r0 @ p-variant is OBSOLETE │ │ │ │ smlabbcs r0, r0, r2, r2 │ │ │ │ @ instruction: 0xf1794638 │ │ │ │ - ldccs 15, cr14, [pc, #-296] @ 0x12e7ac │ │ │ │ + ldccs 15, cr14, [pc, #-296] @ 0x12e8ac │ │ │ │ @ instruction: 0xf04fdd2a │ │ │ │ strls r0, [sl], #-2304 @ 0xfffff700 │ │ │ │ - beq 0x1aaa1c │ │ │ │ + beq 0x1aab1c │ │ │ │ strbmi r4, [r8], r4, asr #12 │ │ │ │ ldrdlt pc, [r0], -r4 │ │ │ │ strls r2, [r5], #-1280 @ 0xfffffb00 │ │ │ │ - blx 0xa40260 │ │ │ │ + blx 0xa40360 │ │ │ │ ldrbeq pc, [sl, r5, lsl #6] @ │ │ │ │ - bl 0x3a3d2c │ │ │ │ + bl 0x3a3e2c │ │ │ │ ldrbmi r0, [r8], -r5, lsl #22 │ │ │ │ @ instruction: 0xff8ef18a │ │ │ │ tstpeq pc, #11 @ p-variant is OBSOLETE │ │ │ │ eorne pc, r0, r7, asr r8 @ │ │ │ │ vpmax.u8 d15, d3, d10 │ │ │ │ @ instruction: 0xf847430b │ │ │ │ strcc r3, [r1, #-32] @ 0xffffffe0 │ │ │ │ mvnle r2, r0, lsr #26 │ │ │ │ @ instruction: 0xf1089c05 │ │ │ │ - blls 0x330924 │ │ │ │ + blls 0x330a24 │ │ │ │ stmdbeq r0!, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ strbmi r3, [r3, #-1028] @ 0xfffffbfc │ │ │ │ stcls 12, cr13, [sl], {220} @ 0xdc │ │ │ │ vstrls d9, [r7, #-28] @ 0xffffffe4 │ │ │ │ - blcs 0x15455c │ │ │ │ + blcs 0x15465c │ │ │ │ mcrge 4, 5, pc, cr5, cr15, {1} @ │ │ │ │ - ldreq pc, [pc, #-276] @ 0x12e828 │ │ │ │ - bleq 0x10ead50 │ │ │ │ + ldreq pc, [pc, #-276] @ 0x12e928 │ │ │ │ + bleq 0x10eae50 │ │ │ │ ssatmi fp, #12, r8, asr #30 │ │ │ │ stmdbls r7, {r0, r8, r9, sp} │ │ │ │ - b 0x15001ac │ │ │ │ + b 0x15002ac │ │ │ │ andls r1, r8, #-1342177274 @ 0xb0000006 │ │ │ │ @ instruction: 0xf00c0092 │ │ │ │ strmi pc, [r0], r7, asr #31 │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ addcs r8, r0, #1073741834 @ 0x4000000a │ │ │ │ ldmdage r5, {r8, sp}^ │ │ │ │ mrc 1, 7, APSR_nzcv, cr14, cr9, {3} │ │ │ │ ldcle 13, cr2, [r0, #-124]! @ 0xffffff84 │ │ │ │ strls r4, [sp], #-1729 @ 0xfffff93f │ │ │ │ - beq 0x1aaab0 │ │ │ │ + beq 0x1aabb0 │ │ │ │ @ instruction: 0xf04f2400 │ │ │ │ @ instruction: 0xf8d90800 │ │ │ │ strcs fp, [r0, #-0] │ │ │ │ andshi pc, r4, sp, asr #17 │ │ │ │ - blx 0xb404e8 │ │ │ │ + blx 0xb405e8 │ │ │ │ ldrbeq pc, [fp, r5, lsl #6] @ │ │ │ │ - bl 0x263dd4 │ │ │ │ + bl 0x263ed4 │ │ │ │ ldrbmi r0, [r8], -r5, lsl #22 │ │ │ │ - bleq 0x92a9c4 │ │ │ │ + bleq 0x92aac4 │ │ │ │ @ instruction: 0xff40f18a │ │ │ │ - bl 0x219778 │ │ │ │ - blx 0x3aeba4 │ │ │ │ + bl 0x219878 │ │ │ │ + blx 0x3aeca4 │ │ │ │ @ instruction: 0xf850fb0b │ │ │ │ - b 0x13fdbbc │ │ │ │ + b 0x13fdcbc │ │ │ │ @ instruction: 0xf8400303 │ │ │ │ strcc r3, [r1, #-3204] @ 0xfffff37c │ │ │ │ mvnle r2, r0, lsr #26 │ │ │ │ @ instruction: 0x8014f8dd │ │ │ │ - blls 0x33ba40 │ │ │ │ + blls 0x33bb40 │ │ │ │ stmdbeq r4, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ ldclle 5, cr4, [r6], {67} @ 0x43 │ │ │ │ ldclge 12, cr9, [r5, #-52] @ 0xffffffcc │ │ │ │ movwcs lr, #5719 @ 0x1657 │ │ │ │ andcs r9, r8, #128, 18 @ 0x200000 │ │ │ │ @ instruction: 0xf00c4618 │ │ │ │ stmdacs r0, {r0, r1, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ rschi pc, r6, r0 │ │ │ │ tstls r0, #196608 @ 0x30000 │ │ │ │ tstls r1, #57409536 @ 0x36c0000 │ │ │ │ ldrt r6, [sp], r3, asr #16 │ │ │ │ - blcs 0x1557f4 │ │ │ │ + blcs 0x1558f4 │ │ │ │ mrcge 4, 4, APSR_nzcv, cr5, cr15, {1} │ │ │ │ andcs r9, r8, #12, 22 @ 0x3000 │ │ │ │ andcs r9, r3, r0, lsl #19 │ │ │ │ @ instruction: 0xff70f00c │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ - blls 0x54ed58 │ │ │ │ - blls 0x5c6a1c │ │ │ │ + blls 0x54ee58 │ │ │ │ + blls 0x5c6b1c │ │ │ │ str r6, [r6], r3, asr #32 │ │ │ │ - ldreq pc, [pc, #-276] @ 0x12e904 │ │ │ │ - bleq 0x10eae2c │ │ │ │ + ldreq pc, [pc, #-276] @ 0x12ea04 │ │ │ │ + bleq 0x10eaf2c │ │ │ │ ssatmi fp, #12, r8, asr #30 │ │ │ │ andcs r4, r3, r9, lsl r6 │ │ │ │ - b 0x14f7628 │ │ │ │ - b 0x14f4fd8 │ │ │ │ + b 0x14f7728 │ │ │ │ + b 0x14f50d8 │ │ │ │ @ instruction: 0xf00c0289 │ │ │ │ stmdacs r0, {r0, r3, r4, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ adcshi pc, ip, r0 │ │ │ │ @ instruction: 0xf77f2d1f │ │ │ │ stmib sp, {r0, r1, r4, r6, r9, sl, fp, sp, pc}^ │ │ │ │ @ instruction: 0xf04f9a08 │ │ │ │ strls r0, [sl], #-2049 @ 0xfffff7ff │ │ │ │ - beq 0x16ab88 │ │ │ │ + beq 0x16ac88 │ │ │ │ strmi r2, [r5], -r0, lsl #8 │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ strbmi r9, [ip], -r5, lsl #8 │ │ │ │ - bleq 0x3a9684 │ │ │ │ + bleq 0x3a9784 │ │ │ │ @ instruction: 0xf00b4658 │ │ │ │ @ instruction: 0xf18a0b1f │ │ │ │ @ instruction: 0xf856fedb │ │ │ │ - blx 0x336aec │ │ │ │ - b 0x82d69c │ │ │ │ + blx 0x336bec │ │ │ │ + b 0x82d79c │ │ │ │ svclt 0x00140f02 │ │ │ │ andcs r2, r0, #268435456 @ 0x10000000 │ │ │ │ vpmax.s8 d15, d9, d2 │ │ │ │ stmdbeq r1, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf1b94314 │ │ │ │ mvnle r0, r0, lsr #30 │ │ │ │ stcls 6, cr4, [r5], {161} @ 0xa1 │ │ │ │ @ instruction: 0xf10a9b08 │ │ │ │ strcc r0, [r1], #-2592 @ 0xfffff5e0 │ │ │ │ - blls 0x26cbac │ │ │ │ + blls 0x26ccac │ │ │ │ ldclle 2, cr4, [r9], {163} @ 0xa3 │ │ │ │ ldmib sp, {r1, r2, r8, r9, fp, ip, pc}^ │ │ │ │ - blcs 0x157ac8 │ │ │ │ + blcs 0x157bc8 │ │ │ │ mcrge 4, 1, pc, cr2, cr15, {1} @ │ │ │ │ - ldreq pc, [pc, #-276] @ 0x12e998 │ │ │ │ + ldreq pc, [pc, #-276] @ 0x12ea98 │ │ │ │ ldmdaeq lr!, {r2, r8, ip, sp, lr, pc} │ │ │ │ ssatmi fp, #9, r8, asr #30 │ │ │ │ andcs r4, r3, r9, lsl r6 │ │ │ │ - b 0x14f76bc │ │ │ │ - b 0x14f5060 │ │ │ │ + b 0x14f77bc │ │ │ │ + b 0x14f5160 │ │ │ │ @ instruction: 0xf00c0289 │ │ │ │ stmdacs r0, {r0, r1, r2, r3, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - ldccs 0, cr13, [pc, #-456] @ 0x12e904 │ │ │ │ + ldccs 0, cr13, [pc, #-456] @ 0x12ea04 │ │ │ │ mcrge 7, 0, pc, cr14, cr15, {3} @ │ │ │ │ andsge pc, r8, sp, asr #17 │ │ │ │ strls r2, [r8], #-1537 @ 0xfffff9ff │ │ │ │ - bleq 0x16ac18 │ │ │ │ - beq 0x16ac1c │ │ │ │ + bleq 0x16ad18 │ │ │ │ + beq 0x16ad1c │ │ │ │ @ instruction: 0xf04f4604 │ │ │ │ strls r0, [r5], #-2048 @ 0xfffff800 │ │ │ │ - bl 0x3403fc │ │ │ │ + bl 0x3404fc │ │ │ │ strtmi r0, [r8], -sl, lsl #10 │ │ │ │ - ldreq pc, [pc, #-5] @ 0x12eaef │ │ │ │ + ldreq pc, [pc, #-5] @ 0x12ebef │ │ │ │ cdp2 1, 9, cr15, cr2, cr10, {4} │ │ │ │ eorcs pc, r0, r7, asr r8 @ │ │ │ │ @ instruction: 0xf505fa06 │ │ │ │ svclt 0x00144215 │ │ │ │ andcs r2, r0, #268435456 @ 0x10000000 │ │ │ │ vpmax.s8 d15, d8, d2 │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf1b84314 │ │ │ │ mvnle r0, r0, lsr #30 │ │ │ │ stcls 6, cr4, [r5], {160} @ 0xa0 │ │ │ │ - bleq 0x1aaf4c │ │ │ │ - beq 0x96af4c │ │ │ │ + bleq 0x1ab04c │ │ │ │ + beq 0x96b04c │ │ │ │ @ instruction: 0xf84445d9 │ │ │ │ vldmiale sl, {d24-d25} │ │ │ │ @ instruction: 0xf8dd9b07 │ │ │ │ stcls 0, cr10, [r8], {24} │ │ │ │ @ instruction: 0xf43f2b00 │ │ │ │ @ instruction: 0xf104addd │ │ │ │ - ldrcc r0, [pc], #-1598 @ 0x12eb40 │ │ │ │ + ldrcc r0, [pc], #-1598 @ 0x12ec40 │ │ │ │ qsaxmi fp, r6, r8 │ │ │ │ andcs r4, r3, r9, lsl r6 │ │ │ │ - b 0x14f774c │ │ │ │ - b 0x14f50e8 │ │ │ │ + b 0x14f784c │ │ │ │ + b 0x14f51e8 │ │ │ │ @ instruction: 0xf00c0289 │ │ │ │ cmpplt r8, #3184 @ p-variant is OBSOLETE @ 0xc70 │ │ │ │ @ instruction: 0xf77f2c1f │ │ │ │ @ instruction: 0xf04fadcb │ │ │ │ strmi r0, [r6], -r0, lsl #22 │ │ │ │ ldrbmi r2, [pc], -r1, lsl #10 │ │ │ │ strls r2, [r5], -r0, lsl #8 │ │ │ │ - bl 0x240408 │ │ │ │ + bl 0x240508 │ │ │ │ strbmi r0, [r0], -fp, lsl #16 │ │ │ │ ldmdaeq pc, {r3, ip, sp, lr, pc} @ │ │ │ │ cdp2 1, 5, cr15, cr0, cr10, {4} │ │ │ │ addeq lr, r0, sp, lsl #22 │ │ │ │ @ instruction: 0xf808fa05 │ │ │ │ ldrsbcs pc, [r4, #-128] @ 0xffffff80 @ │ │ │ │ svceq 0x0002ea18 │ │ │ │ andcs fp, r1, #20, 30 @ 0x50 │ │ │ │ adcmi r2, r2, r0, lsl #4 │ │ │ │ tstmi r6, #16777216 @ 0x1000000 │ │ │ │ mvnle r2, r0, lsr #24 │ │ │ │ mcrls 6, 0, r4, cr5, cr4, {1} │ │ │ │ @ instruction: 0xf10b3701 │ │ │ │ ldrmi r0, [r9, #2848]! @ 0xb20 │ │ │ │ - blmi 0x26ccc4 │ │ │ │ + blmi 0x26cdc4 │ │ │ │ str sp, [r1, #3292]! @ 0xcdc │ │ │ │ - beq 0x4aad70 │ │ │ │ + beq 0x4aae70 │ │ │ │ @ instruction: 0xf14de5b5 │ │ │ │ stmdavs r0, {r0, r5, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ - blx 0xcecbac │ │ │ │ - beq 0x16b2c4 │ │ │ │ + blx 0xceccac │ │ │ │ + beq 0x16b3c4 │ │ │ │ @ instruction: 0xf18be60a │ │ │ │ svclt 0x0000f803 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ svcge 0x0002b084 │ │ │ │ @@ -293374,72 +293440,72 @@ │ │ │ │ adchi pc, r9, r0 │ │ │ │ andcs r2, r4, #67108864 @ 0x4000000 │ │ │ │ ldrmi r4, [r8], -r9, asr #12 │ │ │ │ cdp2 0, 6, cr15, cr2, cr12, {0} │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ stmdavs r5, {r0, r2, r3, r7, pc} │ │ │ │ vqdmull.s q9, d0, d0 │ │ │ │ - blmi 0x19cef28 │ │ │ │ + blmi 0x19cf028 │ │ │ │ svccs 0x0070ee1d │ │ │ │ ldrbtmi r4, [fp], #-1682 @ 0xfffff96e │ │ │ │ ldmpl r0, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ @ instruction: 0xf8d36e03 │ │ │ │ - blvs 0xfe7faee4 │ │ │ │ + blvs 0xfe7fafe4 │ │ │ │ rsbsle r2, r0, r0, lsl #22 │ │ │ │ @ instruction: 0x47984631 │ │ │ │ msrcc SPSR_s, #-536870908 @ 0xe0000004 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ stccs 8, cr6, [r0, #-108] @ 0xffffff94 │ │ │ │ addsmi sp, r8, #-1073741797 @ 0xc000001b │ │ │ │ andcs sp, r3, #112, 16 @ 0x700000 │ │ │ │ @ instruction: 0xf7484629 │ │ │ │ - stmdacs r0, {r0, r1, r2, r3, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r2, r3, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ stclne 0, cr13, [sl, #424]! @ 0x1a8 │ │ │ │ vld1.16 {d4-d6}, [r2 :128], r9 │ │ │ │ @ instruction: 0xf023637f │ │ │ │ - bl 0xfec6f8b4 │ │ │ │ + bl 0xfec6f9b4 │ │ │ │ addsmi r0, r9, #201326592 @ 0xc000000 │ │ │ │ @ instruction: 0xf5add006 │ │ │ │ strbtmi r5, [r9], -r0, lsl #27 │ │ │ │ @ instruction: 0xf8cd4299 │ │ │ │ ldrshle r0, [r8, #252]! @ 0xfc │ │ │ │ mvnsvc pc, #64, 12 @ 0x4000000 │ │ │ │ - bl 0xfec7ece0 │ │ │ │ + bl 0xfec7ede0 │ │ │ │ tstlt r3, r3, lsl #26 │ │ │ │ strbtmi r3, [fp], #-2820 @ 0xfffff4fc │ │ │ │ eorsvs r6, sp, r8, lsl r0 │ │ │ │ - blmi 0x12c05ac │ │ │ │ + blmi 0x12c06ac │ │ │ │ @ instruction: 0x71b7f44f │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ andcc pc, r3, sl, asr r8 @ │ │ │ │ addseq pc, r4, #13828096 @ 0xd30000 │ │ │ │ stmib sp, {r1, r8, r9, fp, sp, pc}^ │ │ │ │ ldrmi r7, [r8], r0, lsl #8 │ │ │ │ andpl pc, sp, r0, lsl #10 │ │ │ │ @ instruction: 0xf7503018 │ │ │ │ - @ instruction: 0x4604ea9a │ │ │ │ + @ instruction: 0x4604ea1a │ │ │ │ tstle r5, r3, asr #24 │ │ │ │ - blx 0xff6eb206 │ │ │ │ + blx 0xff6eb306 │ │ │ │ @ instruction: 0xf7fb6800 │ │ │ │ submi pc, r4, #2670592 @ 0x28c000 │ │ │ │ svcpl 0x0080f514 │ │ │ │ ldmdavs fp!, {r1, r4, r5, r9, ip, lr, pc} │ │ │ │ svclt 0x0028429d │ │ │ │ @ instruction: 0xb1b5461d │ │ │ │ movwcs r4, #1585 @ 0x631 │ │ │ │ andcs r4, r3, sl, lsr #12 │ │ │ │ ldc2l 0, cr15, [r8, #48]! @ 0x30 │ │ │ │ cmnlt r0, r6, lsl #12 │ │ │ │ strbmi r4, [r1], -sl, lsr #12 │ │ │ │ - b 0x10ec884 │ │ │ │ + ldmib lr!, {r0, r5, r6, r7, r9, sl, ip, sp, lr, pc} │ │ │ │ andle r2, r8, r1, lsl #26 │ │ │ │ @ instruction: 0x3000f8b8 │ │ │ │ - blcs 0x3cedd8 │ │ │ │ + blcs 0x3ceed8 │ │ │ │ ldccs 1, cr13, [fp, #-12] │ │ │ │ - blhi 0xe1eb24 │ │ │ │ + blhi 0xe1ec24 │ │ │ │ movwcs r6, #435 @ 0x1b3 │ │ │ │ strbmi r2, [r9], -r4, lsl #4 │ │ │ │ @ instruction: 0xf00c2003 │ │ │ │ msrlt SPSR_f, r1, ror #27 │ │ │ │ andvs r6, r3, fp, lsr r8 │ │ │ │ vhadd.s8 d30, d14, d12 │ │ │ │ vqdmlal.s , d0, d0[5] │ │ │ │ @@ -293461,35 +293527,35 @@ │ │ │ │ ldrtmi r4, [r3], -r2, asr #12 │ │ │ │ stmdavs r9, {r0, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf8d15841 │ │ │ │ vst1.32 {d16-d19}, [pc :64], r4 │ │ │ │ strls r7, [r1], #-439 @ 0xfffffe49 │ │ │ │ andpl pc, sp, r0, lsl #10 │ │ │ │ andscc r9, r8, r0, lsl #12 │ │ │ │ - b 0xeecacc │ │ │ │ + ldmib r6!, {r4, r6, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ mcrrne 6, 0, r4, r2, cr4 │ │ │ │ @ instruction: 0xf14dd1d8 │ │ │ │ stmdavs r0, {r0, r1, r4, r5, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf940f7fb │ │ │ │ ldrb r4, [r1, r4, asr #4] │ │ │ │ - blne 0x17fb9a8 │ │ │ │ + blne 0x17fbaa8 │ │ │ │ bicle r4, fp, #805306376 @ 0x30000008 │ │ │ │ @ instruction: 0xf06fe759 │ │ │ │ bfi r0, r5, #8, #2 │ │ │ │ @ instruction: 0xff0ef18a │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - rsbseq r1, pc, lr, lsr #3 │ │ │ │ - rsbseq r1, pc, ip, lsr r1 @ │ │ │ │ - rsbseq r1, pc, r4, ror r0 @ │ │ │ │ + rsbseq r1, pc, lr, lsr #1 │ │ │ │ + rsbseq r1, pc, ip, lsr r0 @ │ │ │ │ + rsbseq r0, pc, r4, ror pc @ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ svcge 0x0004b08f │ │ │ │ - blmi 0xfeac083c │ │ │ │ + blmi 0xfeac093c │ │ │ │ ldrmi r4, [r1], ip, lsl #12 │ │ │ │ @ instruction: 0xa054f897 │ │ │ │ rsbsvs r6, fp, #1769472 @ 0x1b0000 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xb058f897 │ │ │ │ @ instruction: 0xf0002900 │ │ │ │ @ instruction: 0xf1b18092 │ │ │ │ @@ -293498,15 +293564,15 @@ │ │ │ │ movwcs r4, #5633 @ 0x1601 │ │ │ │ andcs r4, r3, r2, lsr r6 │ │ │ │ stc2l 0, cr15, [ip, #-48]! @ 0xffffffd0 │ │ │ │ stmdacs r0, {r0, r2, r9, sl, lr} │ │ │ │ msrhi CPSR_fxc, r0 │ │ │ │ cmnpvs pc, #637534208 @ p-variant is OBSOLETE @ 0x26000000 │ │ │ │ @ instruction: 0xf023466a │ │ │ │ - bl 0xfec6fa5c │ │ │ │ + bl 0xfec6fb5c │ │ │ │ addsmi r0, sl, #201326592 @ 0xc000000 │ │ │ │ @ instruction: 0xf5add006 │ │ │ │ strbtmi r5, [sl], -r0, lsl #27 │ │ │ │ @ instruction: 0xf8cd429a │ │ │ │ ldrshle r0, [r8, #252]! @ 0xfc │ │ │ │ streq pc, [fp], -r6, asr #7 │ │ │ │ vstreq d14, [r6, #-692] @ 0xfffffd4c │ │ │ │ @@ -293518,50 +293584,50 @@ │ │ │ │ @ instruction: 0xf8462033 │ │ │ │ @ instruction: 0xf9302033 │ │ │ │ @ instruction: 0xf8212033 │ │ │ │ movwcc r2, #4147 @ 0x1033 │ │ │ │ @ instruction: 0xd1f4429c │ │ │ │ svceq 0x0000f1ba │ │ │ │ ldrbmi sp, [r1, #348] @ 0x15c │ │ │ │ - bge 0x26958c │ │ │ │ + bge 0x26968c │ │ │ │ @ instruction: 0x4651bfb8 │ │ │ │ - bge 0x2e9594 │ │ │ │ + bge 0x2e9694 │ │ │ │ @ instruction: 0xf644db19 │ │ │ │ vrshr.s64 , , #63 │ │ │ │ - b 0x14ef80c │ │ │ │ - blx 0xfe1cbe2e │ │ │ │ + b 0x14ef90c │ │ │ │ + blx 0xfe1cbf2e │ │ │ │ @ instruction: 0xf1071209 │ │ │ │ - bl 0xff1ef2d0 │ │ │ │ + bl 0xff1ef3d0 │ │ │ │ teqvs fp, r2, lsr #7 │ │ │ │ ldrsbvs r1, [sl, #-122]! @ 0xffffff86 │ │ │ │ rsbsvc pc, sl, #1325400064 @ 0x4f000000 │ │ │ │ ldmdbls r3, {r1, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ movtcs pc, #580 @ 0x244 @ │ │ │ │ movweq pc, #62144 @ 0xf2c0 @ │ │ │ │ vqrdmulh.s d15, d9, d3 │ │ │ │ - blmi 0x1dc759c │ │ │ │ + blmi 0x1dc769c │ │ │ │ svccs 0x0070ee1d │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ movwcs r5, #2258 @ 0x8d2 │ │ │ │ addseq pc, r4, #13762560 @ 0xd20000 │ │ │ │ stmib sp, {r1, r4, r5, r9, sl, lr}^ │ │ │ │ strtmi r3, [r3], -r1, lsl #6 │ │ │ │ andpl pc, sp, r0, lsl #10 │ │ │ │ andscc r9, r8, r0, lsl #2 │ │ │ │ @ instruction: 0x71a8f44f │ │ │ │ - ldmib r0, {r4, r6, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + ldmdb r0, {r4, r6, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf1b04680 │ │ │ │ strdle r3, [r6, -pc] │ │ │ │ - blx 0xff46b418 │ │ │ │ + blx 0xff46b518 │ │ │ │ @ instruction: 0xf7fb6800 │ │ │ │ @ instruction: 0xf1c0f899 │ │ │ │ @ instruction: 0xf5180800 │ │ │ │ @ instruction: 0xf0c05f80 │ │ │ │ - blmi 0x190f12c │ │ │ │ - bvs 0x2008f64 │ │ │ │ + blmi 0x190f22c │ │ │ │ + bvs 0x2009064 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xf0400300 │ │ │ │ @ instruction: 0x464080b5 │ │ │ │ ldrtmi r3, [sp], ip, lsr #14 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @@ -293577,42 +293643,42 @@ │ │ │ │ andcs sp, r8, #120, 2 │ │ │ │ ldrmi r4, [r8], -r9, asr #12 │ │ │ │ stc2l 0, cr15, [lr], {12} │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ stmdavs r3, {r1, r2, r3, r7, pc} │ │ │ │ @ instruction: 0x17db613b │ │ │ │ stmdavs r3, {r0, r1, r3, r4, r5, r6, r8, sp, lr}^ │ │ │ │ - beq 0x56b378 │ │ │ │ + beq 0x56b478 │ │ │ │ @ instruction: 0xf1b861bb │ │ │ │ andle r0, r8, r0, lsl #30 │ │ │ │ ldcvs 6, cr4, [sl, #-260]! @ 0xfffffefc │ │ │ │ andeq pc, ip, r7, lsl #2 │ │ │ │ @ instruction: 0xf8eaf7f2 │ │ │ │ stmdacs r0, {r7, r9, sl, lr} │ │ │ │ - blmi 0x11a3674 │ │ │ │ + blmi 0x11a3774 │ │ │ │ svccs 0x0070ee1d │ │ │ │ @ instruction: 0x71a8f44f │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldmpl r3, {r1, r3, r4, r5, r6, sp, lr}^ │ │ │ │ @ instruction: 0xf8d34632 │ │ │ │ @ instruction: 0xf8cd0294 │ │ │ │ ldmvs fp!, {sp, pc}^ │ │ │ │ andpl pc, sp, r0, lsl #10 │ │ │ │ andscc r9, r8, r1, lsl #6 │ │ │ │ movwls r2, #8968 @ 0x2308 │ │ │ │ @ instruction: 0xf7504623 │ │ │ │ - strmi lr, [r0], sl, lsr #18 │ │ │ │ + strmi lr, [r0], sl, lsr #17 │ │ │ │ svccc 0x00fff1b0 │ │ │ │ @ instruction: 0xf14dd106 │ │ │ │ stmdavs r0, {r0, r2, r5, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf832f7fb │ │ │ │ stmdaeq r0, {r6, r7, r8, ip, sp, lr, pc} │ │ │ │ ldrshlt r6, [r3, #-139]! @ 0xffffff75 │ │ │ │ svcvc 0x0000f518 │ │ │ │ - blmi 0xce3224 │ │ │ │ + blmi 0xce3324 │ │ │ │ ldrbtmi r6, [fp], #-2170 @ 0xfffff786 │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ @ instruction: 0xf8d32201 │ │ │ │ @ instruction: 0xf5033294 │ │ │ │ @ instruction: 0xf8c35300 │ │ │ │ @ instruction: 0xf5182354 │ │ │ │ addle r5, r8, #128, 30 @ 0x200 │ │ │ │ @@ -293649,38 +293715,38 @@ │ │ │ │ ldrdcc pc, [r8], -sl │ │ │ │ ldrb r6, [r5, r3, asr #32] │ │ │ │ ldmdaeq r5, {r0, r1, r2, r3, r5, r6, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf06fe745 │ │ │ │ strb r0, [r2, -sp, lsl #16] │ │ │ │ stc2 1, cr15, [lr, #552]! @ 0x228 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - rsbseq r0, pc, r0, lsr pc @ │ │ │ │ - rsbseq r0, pc, r4, ror #28 │ │ │ │ - rsbseq r0, pc, sl, lsl lr @ │ │ │ │ + rsbseq r0, pc, r0, lsr lr @ │ │ │ │ + rsbseq r0, pc, r4, ror #26 │ │ │ │ + rsbseq r0, pc, sl, lsl sp @ │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec8628c │ │ │ │ + bl 0xfec8638c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x1df2e14 │ │ │ │ + blmi 0x1df2f14 │ │ │ │ strmi fp, [r7], -r3, lsr #1 │ │ │ │ sbclt r4, ip, #23068672 @ 0x1600000 │ │ │ │ tstcs r0, r0, ror #4 │ │ │ │ ldmdavs fp, {r3, fp, sp, pc} │ │ │ │ @ instruction: 0xf04f9321 │ │ │ │ @ instruction: 0xf1790300 │ │ │ │ eorcs lr, r0, #92, 22 @ 0x17000 │ │ │ │ strbtmi r2, [r8], -r0, lsl #2 │ │ │ │ - bl 0x16eb69c │ │ │ │ + bl 0x16eb79c │ │ │ │ stmdale r8, {r2, r3, sl, fp, sp} │ │ │ │ @ instruction: 0xf004e8df │ │ │ │ - blhi 0x7f5f74 │ │ │ │ + blhi 0x7f6074 │ │ │ │ streq r0, [r7, -r7, lsl #14] │ │ │ │ - blne 0x2f0ce8 │ │ │ │ + blne 0x2f0de8 │ │ │ │ @ instruction: 0xf06f008b │ │ │ │ - blmi 0x19f0128 │ │ │ │ - blls 0x989140 │ │ │ │ + blmi 0x19f0228 │ │ │ │ + blls 0x989240 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xf0400300 │ │ │ │ @ instruction: 0x462080bc │ │ │ │ tstcs r0, r3, lsr #32 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @@ -293698,42 +293764,42 @@ │ │ │ │ strls r6, [r8], #-2076 @ 0xfffff7e4 │ │ │ │ ldmdavs ip, {r3, r9, fp, sp, pc}^ │ │ │ │ strls r4, [r9], #-1592 @ 0xfffff9c8 │ │ │ │ strls r6, [sl], #-2204 @ 0xfffff764 │ │ │ │ strls r6, [fp], #-2268 @ 0xfffff724 │ │ │ │ strls r6, [ip], #-2332 @ 0xfffff6e4 │ │ │ │ strls r8, [sp], #-2716 @ 0xfffff564 │ │ │ │ - bvs 0x1c51dac │ │ │ │ + bvs 0x1c51eac │ │ │ │ @ instruction: 0xf8ad9412 │ │ │ │ movwcs r3, #56 @ 0x38 │ │ │ │ - bvs 0xffc53d98 │ │ │ │ + bvs 0xffc53e98 │ │ │ │ tstmi r4, #3358720 @ 0x334000 │ │ │ │ stmib sp, {r2, r3, r5, r6, r8, r9, fp, sp, lr}^ │ │ │ │ - blvs 0xffbffdb0 │ │ │ │ + blvs 0xffbffeb0 │ │ │ │ stcvs 3, cr9, [fp], #-96 @ 0xffffffa0 │ │ │ │ stclvs 3, cr9, [fp], #-100 @ 0xffffff9c │ │ │ │ stcvs 3, cr9, [fp], #104 @ 0x68 │ │ │ │ stclvs 3, cr9, [fp], #108 @ 0x6c │ │ │ │ @ instruction: 0xf189931c │ │ │ │ strmi pc, [r4], -pc, ror #28 │ │ │ │ rsble r1, r8, r1, asr #24 │ │ │ │ subscs r2, r8, #0, 6 │ │ │ │ andcs r4, r3, r1, lsr r6 │ │ │ │ - blx 0xfedeb1b2 │ │ │ │ + blx 0xfedeb2b2 │ │ │ │ stmdacs r0, {r0, r2, r9, sl, lr} │ │ │ │ movwcs sp, #102 @ 0x66 │ │ │ │ ldrtmi r2, [r1], -r0, asr #4 │ │ │ │ @ instruction: 0xf00c2003 │ │ │ │ stmdacs r0, {r0, r3, r5, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ - blls 0x363310 │ │ │ │ - blls 0x3871a8 │ │ │ │ - blls 0x3c72ac │ │ │ │ - blls 0x4073b0 │ │ │ │ - blls 0x4474b4 │ │ │ │ - blls 0x4875b8 │ │ │ │ + blls 0x363410 │ │ │ │ + blls 0x3872a8 │ │ │ │ + blls 0x3c73ac │ │ │ │ + blls 0x4074b0 │ │ │ │ + blls 0x4475b4 │ │ │ │ + blls 0x4876b8 │ │ │ │ @ instruction: 0xf8bd8283 │ │ │ │ movwhi r3, #12344 @ 0x3038 │ │ │ │ rsbvs r9, fp, #18432 @ 0x4800 │ │ │ │ rscvs r9, fp, #20, 22 @ 0x5000 │ │ │ │ cmnvs fp, #22528 @ 0x5800 │ │ │ │ mvnvs r9, #24, 22 @ 0x6000 │ │ │ │ strtvs r9, [fp], #-2841 @ 0xfffff4e7 │ │ │ │ @@ -293780,79 +293846,79 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ svcge 0x0004b089 │ │ │ │ @ instruction: 0x469b4c7b │ │ │ │ rscsvs r6, ip, r4, lsr #16 │ │ │ │ streq pc, [r0], #-79 @ 0xffffffb1 │ │ │ │ - blcs 0x14a274 │ │ │ │ + blcs 0x14a374 │ │ │ │ rschi pc, r6, r0, asr #5 │ │ │ │ strmi r2, [r5], -r1, lsl #6 │ │ │ │ @ instruction: 0x46904618 │ │ │ │ - blx 0xaeb2ca │ │ │ │ + blx 0xaeb3ca │ │ │ │ stmdacs r0, {r2, r9, sl, lr} │ │ │ │ sbcshi pc, pc, r0 │ │ │ │ - blle 0x7fa6a4 │ │ │ │ + blle 0x7fa7a4 │ │ │ │ ldrbcc pc, [ip], -r3, asr #12 @ │ │ │ │ ldreq pc, [r6], r0, asr #5 │ │ │ │ eorscs r6, r8, #3342336 @ 0x330000 │ │ │ │ - cmppmi ip, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + cmpppl ip, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ andcc pc, r4, lr, asr #4 │ │ │ │ addscs pc, r6, r0, asr #5 │ │ │ │ vaba.s8 d20, d30, d8 │ │ │ │ vsubw.s8 , q0, d0 │ │ │ │ ldmdavs sl, {r1, r2, r4, r7, r8, r9, sp} │ │ │ │ cmnle fp, #1342177289 @ 0x50000009 │ │ │ │ andcc pc, r4, lr, asr #4 │ │ │ │ addscs pc, r6, r0, asr #5 │ │ │ │ @ instruction: 0xf98ef7fc │ │ │ │ - blvs 0xfeff8ae0 │ │ │ │ - blvs 0x1c150 │ │ │ │ + blvs 0xfeff8be0 │ │ │ │ + blvs 0x1c250 │ │ │ │ @ instruction: 0xf1034669 │ │ │ │ vld1.8 {d0-d3}, [r2], r8 │ │ │ │ @ instruction: 0xf023637f │ │ │ │ - bl 0xfec6ff30 │ │ │ │ + bl 0xfec70030 │ │ │ │ addsmi r0, r9, #201326592 @ 0xc000000 │ │ │ │ @ instruction: 0xf5add006 │ │ │ │ strbtmi r5, [r9], -r0, lsl #27 │ │ │ │ @ instruction: 0xf8cd4299 │ │ │ │ ldrshle r0, [r8, #252]! @ 0xfc │ │ │ │ mvnsvc pc, #64, 12 @ 0x4000000 │ │ │ │ - bl 0xfec7f35c │ │ │ │ + bl 0xfec7f45c │ │ │ │ tstlt r3, r3, lsl #26 │ │ │ │ strbtmi r3, [fp], #-2820 @ 0xfffff4fc │ │ │ │ stmdbge r4, {r3, r4, sp, lr} │ │ │ │ - blvs 0xa208 │ │ │ │ + blvs 0xa308 │ │ │ │ rsbsvs r4, r9, r8, lsr #12 │ │ │ │ mrc2 7, 1, pc, cr4, cr12, {7} │ │ │ │ - bllt 0x1540d30 │ │ │ │ + bllt 0x1540e30 │ │ │ │ vnmla.f64 d4, d13, d15 │ │ │ │ qsub16mi r0, sl, r0 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf8d358c3 │ │ │ │ - blvs 0xfffefd90 │ │ │ │ + blvs 0xfffefe90 │ │ │ │ ldmdavs r9!, {r0, r1, r8, r9, ip, pc}^ │ │ │ │ smlabtlt r1, sp, r9, lr │ │ │ │ - blmi 0x13a7380 │ │ │ │ + blmi 0x13a7480 │ │ │ │ svcne 0x0070ee1d │ │ │ │ ldrbtmi r4, [fp], #-1578 @ 0xfffff9d6 │ │ │ │ stmiapl fp, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ addseq pc, r4, #13828096 @ 0xd30000 │ │ │ │ andlt pc, r4, sp, asr #17 │ │ │ │ stmib sp, {r0, r1, r3, r4, r5, r7, r8, r9, fp, sp, lr}^ │ │ │ │ @ instruction: 0xf5003302 │ │ │ │ strtmi r5, [r3], -sp │ │ │ │ vst4.8 {d19-d22}, [pc :64], r8 │ │ │ │ @ instruction: 0xf8cd7191 │ │ │ │ @ instruction: 0xf74f8000 │ │ │ │ - strmi lr, [r1], r0, asr #30 │ │ │ │ + strmi lr, [r1], r0, asr #29 │ │ │ │ svccc 0x00fff1b0 │ │ │ │ mcrcs 0, 0, sp, cr0, cr8, {2} │ │ │ │ - blmi 0xf63904 │ │ │ │ + blmi 0xf63a04 │ │ │ │ ldmvs fp!, {r1, r3, r4, fp, sp, lr}^ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ cmnle r7, r0, lsl #6 │ │ │ │ ldrcc r4, [r4, -r8, asr #12] │ │ │ │ @ instruction: 0x210046bd │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -293863,22 +293929,22 @@ │ │ │ │ eorcs pc, r5, r2, asr r8 @ │ │ │ │ addle r2, r9, r0, lsl #20 │ │ │ │ vtst.8 q11, q7, q1 │ │ │ │ vaddl.s8 , d0, d4 │ │ │ │ mlasvs fp, r6, r0, r2 │ │ │ │ @ instruction: 0xf7fc607a │ │ │ │ ldmib r7, {r0, r2, r4, r8, fp, ip, sp, lr, pc}^ │ │ │ │ - bcs 0x13bbd4 │ │ │ │ + bcs 0x13bcd4 │ │ │ │ strbmi sp, [r0], -r2, lsl #1 │ │ │ │ @ instruction: 0xf110607b │ │ │ │ strbmi pc, [r2], -r1, ror #16 @ │ │ │ │ strmi r4, [r2], r1, lsr #12 │ │ │ │ - cdp 6, 12, cr15, cr10, cr0, {7} │ │ │ │ + cdp 6, 4, cr15, cr10, cr0, {7} │ │ │ │ eorscs r6, r8, #3538944 @ 0x360000 │ │ │ │ - cmppmi ip, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + cmpppl ip, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ andcc pc, r4, lr, asr #4 │ │ │ │ addscs pc, r6, r0, asr #5 │ │ │ │ ldmdavs fp!, {r4, r5, r7, r8, r9, sl, lr}^ │ │ │ │ addsmi r6, sp, #1769472 @ 0x1b0000 │ │ │ │ strcs fp, [r0], -r8, lsr #30 │ │ │ │ @ instruction: 0xf8d9d205 │ │ │ │ @@ -293900,22 +293966,22 @@ │ │ │ │ @ instruction: 0xf892f110 │ │ │ │ @ instruction: 0x4654e79b │ │ │ │ @ instruction: 0xf1104620 │ │ │ │ ldr pc, [r6, sp, lsl #17] │ │ │ │ ldmdbeq r5, {r0, r1, r2, r3, r5, r6, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf06fe793 │ │ │ │ ldr r0, [r0, sp, lsl #18] │ │ │ │ - blx 0xfee6ba92 │ │ │ │ + blx 0xfee6bb92 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - ldrhteq r0, [pc], #-160 │ │ │ │ - @ instruction: 0x007f0a92 │ │ │ │ + ldrhteq r0, [pc], #-144 │ │ │ │ + @ instruction: 0x007f0992 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec8667c │ │ │ │ + bl 0xfec8677c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0xfe2331a4 │ │ │ │ + blmi 0xfe2332a4 │ │ │ │ strmi fp, [r5], -r9, lsr #1 │ │ │ │ sbclt r4, ip, #23068672 @ 0x1600000 │ │ │ │ tstcs r0, r8, asr r2 │ │ │ │ ldmdavs fp, {r4, fp, sp, pc} │ │ │ │ @ instruction: 0xf04f9327 │ │ │ │ @ instruction: 0xf1790300 │ │ │ │ eorcs lr, r4, #100, 18 @ 0x190000 │ │ │ │ @@ -293927,16 +293993,16 @@ │ │ │ │ stccs 3, cr3, [lr], {5} │ │ │ │ ldm pc, {r0, r3, fp, ip, lr, pc}^ @ │ │ │ │ ldcne 0, cr15, [r1], {4} │ │ │ │ stmdaeq r8, {r2, r3, r4, r9, sl, fp, ip, sp, pc} │ │ │ │ stmdaeq r8, {r3, fp} │ │ │ │ ldcne 1, cr9, [r1], {8} │ │ │ │ @ instruction: 0xf06f00a1 │ │ │ │ - blmi 0x1d30528 │ │ │ │ - blls 0xb09540 │ │ │ │ + blmi 0x1d30628 │ │ │ │ + blls 0xb09640 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xf0400300 │ │ │ │ @ instruction: 0x462080d7 │ │ │ │ tstcs r0, r9, lsr #32 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @@ -293953,15 +294019,15 @@ │ │ │ │ @ instruction: 0x462180b6 │ │ │ │ ldrls r6, [r0], #-2076 @ 0xfffff7e4 │ │ │ │ ldmdavs ip, {r4, r9, fp, sp, pc}^ │ │ │ │ ldrls r4, [r1], #-1576 @ 0xfffff9d8 │ │ │ │ ldrls r6, [r2], #-2204 @ 0xfffff764 │ │ │ │ ldrls r6, [r3], #-2268 @ 0xfffff724 │ │ │ │ ldrls r6, [r4], #-2332 @ 0xfffff6e4 │ │ │ │ - blhi 0x811fac │ │ │ │ + blhi 0x8120ac │ │ │ │ subscc pc, r8, sp, lsr #17 │ │ │ │ tstls r9, #503808 @ 0x7b000 │ │ │ │ tstls sl, #765952 @ 0xbb000 │ │ │ │ tstls fp, #0, 6 │ │ │ │ ldrdgt pc, [r4], #-135 @ 0xffffff79 │ │ │ │ ldrsbt pc, [r0], -r7 @ │ │ │ │ tst ip, #3358720 @ 0x334000 │ │ │ │ @@ -293987,21 +294053,21 @@ │ │ │ │ andvs r9, r3, r0, lsl fp │ │ │ │ subvs r9, r3, r1, lsl fp │ │ │ │ addvs r9, r3, r2, lsl fp │ │ │ │ sbcvs r9, r3, r3, lsl fp │ │ │ │ tstvs r3, r4, lsl fp │ │ │ │ addhi r9, r3, #21504 @ 0x5400 │ │ │ │ ldrhcc pc, [r8], #-141 @ 0xffffff73 @ │ │ │ │ - blls 0x7901d0 │ │ │ │ - blls 0x7c7f74 │ │ │ │ - blls 0x848078 │ │ │ │ - blls 0x8c827c │ │ │ │ - blls 0x948480 │ │ │ │ - blls 0x988684 │ │ │ │ - blls 0x9c8788 │ │ │ │ + blls 0x7902d0 │ │ │ │ + blls 0x7c8074 │ │ │ │ + blls 0x848178 │ │ │ │ + blls 0x8c837c │ │ │ │ + blls 0x948580 │ │ │ │ + blls 0x988784 │ │ │ │ + blls 0x9c8888 │ │ │ │ ldrb r6, [r8, -fp, lsr #9]! │ │ │ │ andcs r4, r0, #34603008 @ 0x2100000 │ │ │ │ @ instruction: 0xf1894628 │ │ │ │ strmi pc, [r4], -r7, lsr #30 │ │ │ │ @ instruction: 0xf47f1c43 │ │ │ │ @ instruction: 0xf14caf70 │ │ │ │ stmdavs r0, {r0, r1, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @@ -294039,26 +294105,26 @@ │ │ │ │ ldc2l 7, cr15, [r2], {250} @ 0xfa │ │ │ │ strb r4, [r6, r4, asr #4]! │ │ │ │ cdp2 1, 15, cr15, cr14, cr12, {2} │ │ │ │ @ instruction: 0xf7fa6800 │ │ │ │ submi pc, r4, #51968 @ 0xcb00 │ │ │ │ @ instruction: 0xf06fe7c2 │ │ │ │ str r0, [r0, -sp, lsl #8]! │ │ │ │ - blx 0xfe8ebcbc │ │ │ │ + blx 0xfe8ebdbc │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ @ instruction: 0xb08d4bb3 │ │ │ │ strmi r4, [sp], -r2, lsl #13 │ │ │ │ movwls r6, #47131 @ 0xb81b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ ldrmi r6, [r1], r3, lsl #19 │ │ │ │ - blcs 0x3fe2c4 │ │ │ │ + blcs 0x3fe3c4 │ │ │ │ andshi pc, r0, #0, 4 │ │ │ │ @ instruction: 0xf013e8df │ │ │ │ rscseq r0, r7, r9, lsl r1 │ │ │ │ andeq r0, ip, ip │ │ │ │ andeq r0, ip, ip │ │ │ │ ldrshteq r0, [sl], #10 │ │ │ │ tsteq r5, ip │ │ │ │ @@ -294073,19 +294139,19 @@ │ │ │ │ movwcs r0, #4632 @ 0x1218 │ │ │ │ andls r4, r3, #40, 12 @ 0x2800000 │ │ │ │ ldc2l 0, cr15, [r4, #-44]! @ 0xffffffd4 │ │ │ │ subeq r6, r0, r8, ror #17 │ │ │ │ cdp2 1, 14, cr15, cr8, cr15, {0} │ │ │ │ strtmi r4, [r9], -r4, lsl #12 │ │ │ │ @ instruction: 0xf6e04642 │ │ │ │ - stmdbvs r5!, {r1, r4, r5, r8, sl, fp, sp, lr, pc} │ │ │ │ + stmdbvs r5!, {r1, r4, r5, r7, sl, fp, sp, lr, pc} │ │ │ │ vqdmull.s q9, d0, d0 │ │ │ │ stmiavs r7!, {r0, r1, r2, r5, r8, pc}^ │ │ │ │ ldmdbls r6, {r0, r8, r9, sp} │ │ │ │ - blne 0x2100f8c │ │ │ │ + blne 0x210108c │ │ │ │ strtmi r4, [r9], #-1594 @ 0xfffff9c6 │ │ │ │ @ instruction: 0xf8d8f00c │ │ │ │ stmdacs r0, {r1, r2, r9, sl, lr} │ │ │ │ bichi pc, pc, r0 │ │ │ │ ldrdcc pc, [r4], -sl │ │ │ │ rscscs pc, pc, #64, 4 │ │ │ │ sbcvs pc, r7, #204472320 @ 0xc300000 │ │ │ │ @@ -294095,63 +294161,63 @@ │ │ │ │ tstpne r3, #2 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0x13b61313 │ │ │ │ bicsne r1, r5, #1275068416 @ 0x4c000000 │ │ │ │ ldmdaeq r3, {r0, r1, r4, r8, r9, ip} │ │ │ │ @ instruction: 0x460100b6 │ │ │ │ @ instruction: 0x4628463a │ │ │ │ @ instruction: 0xf6e09304 │ │ │ │ - blls 0x26ab8c │ │ │ │ + blls 0x26aa8c │ │ │ │ ldrdeq lr, [r0, -r6] │ │ │ │ smlabteq r0, r5, r9, lr │ │ │ │ @ instruction: 0xee1d497f │ │ │ │ @ instruction: 0x464a0f70 │ │ │ │ stmdavs r9, {r0, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf8d15841 │ │ │ │ teqcs r6, r4 @ │ │ │ │ @ instruction: 0xf5009400 │ │ │ │ andscc r5, r8, sp │ │ │ │ - stc 7, cr15, [lr, #-316]! @ 0xfffffec4 │ │ │ │ + stc 7, cr15, [lr], #316 @ 0x13c │ │ │ │ mcrrne 6, 0, r4, r3, cr6 │ │ │ │ @ instruction: 0xf14cd105 │ │ │ │ stmdavs r0, {r0, r1, r3, r5, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldc2 7, cr15, [r8], #-1000 @ 0xfffffc18 │ │ │ │ @ instruction: 0xf5164246 │ │ │ │ tstle r5, #128, 30 @ 0x200 │ │ │ │ @ instruction: 0xf10f4620 │ │ │ │ - blmi 0x1d2f328 │ │ │ │ - blls 0x409828 │ │ │ │ + blmi 0x1d2f428 │ │ │ │ + blls 0x409928 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xf0400300 │ │ │ │ ldrtmi r8, [r0], -fp, lsl #3 │ │ │ │ tstcs r0, sp │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ ldrdcc lr, [r3, -r4] │ │ │ │ - bl 0xfe9f77f4 │ │ │ │ - blls 0x6b1bf0 │ │ │ │ + bl 0xfe9f78f4 │ │ │ │ + blls 0x6b1cf0 │ │ │ │ ldrmi r4, [r9], #-1610 @ 0xfffff9b6 │ │ │ │ @ instruction: 0xf00c2300 │ │ │ │ @ instruction: 0xf8daf877 │ │ │ │ vhadd.s8 d18, d0, d4 │ │ │ │ @ instruction: 0xf6c323ff │ │ │ │ ldrmi r6, [r3], #-967 @ 0xfffffc39 │ │ │ │ - blcs 0x4c101c │ │ │ │ + blcs 0x4c111c │ │ │ │ adcshi pc, r2, r0, lsl #4 │ │ │ │ @ instruction: 0xf013e8df │ │ │ │ andeq r0, pc, r4, asr #32 │ │ │ │ subeq r0, r4, r4, asr #32 │ │ │ │ subeq r0, r4, r4, asr #32 │ │ │ │ adcseq r0, ip, r4, asr #32 │ │ │ │ subeq r0, r4, r4, asr #32 │ │ │ │ adcseq r0, ip, r6, lsl #2 │ │ │ │ subeq r0, r4, r7, lsl r1 │ │ │ │ - blmi 0x162f940 │ │ │ │ - bleq 0xa6bc68 │ │ │ │ + blmi 0x162fa40 │ │ │ │ + bleq 0xa6bd68 │ │ │ │ strls r6, [r4], #-2343 @ 0xfffff6d9 │ │ │ │ ldm r3, {r0, r1, r2, r5, sl, lr} │ │ │ │ stm fp, {r0, r1} │ │ │ │ ands r0, r9, r3 │ │ │ │ andeq pc, ip, r7, lsl #2 │ │ │ │ mrrc2 1, 7, pc, ip, cr9 @ │ │ │ │ strbmi r3, [r8, #-13] │ │ │ │ @@ -294173,24 +294239,24 @@ │ │ │ │ tstpeq ip, r7, lsl #2 @ p-variant is OBSOLETE │ │ │ │ andeq pc, ip, r5, lsl #2 │ │ │ │ @ instruction: 0xf9eef179 │ │ │ │ @ instruction: 0x46429916 │ │ │ │ andcs r2, r3, r0, lsl #6 │ │ │ │ @ instruction: 0xf820f00c │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ - bls 0x20fd0c │ │ │ │ + bls 0x20fe0c │ │ │ │ strtmi r2, [r1], -r0, lsl #6 │ │ │ │ ldc2 0, cr15, [lr], {11} │ │ │ │ @ instruction: 0xf04fe77e │ │ │ │ ldr r0, [r3, -r2, lsl #16] │ │ │ │ stmdaeq r8, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x4601e710 │ │ │ │ @ instruction: 0x4628463a │ │ │ │ @ instruction: 0xf6e09304 │ │ │ │ - blls 0x26aa30 │ │ │ │ + blls 0x26a930 │ │ │ │ stmibvs r4, {r2, r4, r6, r8, r9, sl, sp, lr, pc}^ │ │ │ │ eorcc r2, r0, r0, lsl #2 │ │ │ │ @ instruction: 0xff56f00b │ │ │ │ @ instruction: 0xf804fb00 │ │ │ │ @ instruction: 0xf64fe700 │ │ │ │ vorr.i32 d18, #0 @ 0x00000000 │ │ │ │ stmibvs r2, {r1, r2, r4, r7, r8, r9, sp}^ │ │ │ │ @@ -294206,37 +294272,37 @@ │ │ │ │ tstpcs r0, #82837504 @ p-variant is OBSOLETE @ 0x4f00000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ andshi pc, r0, sp, asr #17 │ │ │ │ stmib sp, {r8, r9, sl, sp}^ │ │ │ │ ldmdavs fp, {r0, r2, r8, fp, sp, pc} │ │ │ │ ldmdbcc ip!, {r0, r1, r4, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ movwcs r4, #5784 @ 0x1698 │ │ │ │ - bge 0x3811f4 │ │ │ │ + bge 0x3812f4 │ │ │ │ @ instruction: 0xf00b4628 │ │ │ │ - bl 0x2eeaac │ │ │ │ + bl 0x2eebac │ │ │ │ @ instruction: 0xf1790008 │ │ │ │ @ instruction: 0xf8d5fbe3 │ │ │ │ @ instruction: 0xf100a014 │ │ │ │ - bl 0x2b1dec │ │ │ │ + bl 0x2b1eec │ │ │ │ @ instruction: 0xf1050108 │ │ │ │ @ instruction: 0xf8c50028 │ │ │ │ @ instruction: 0xf1799014 │ │ │ │ stmdbvs r3!, {r0, r1, r2, r3, r7, r8, fp, ip, sp, lr, pc}^ │ │ │ │ ldrbmi r3, [r6], #-1793 @ 0xfffff8ff │ │ │ │ adcsmi r4, fp, #1291845632 @ 0x4d000000 │ │ │ │ ldmib sp, {r0, r1, r5, r6, r7, fp, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf8dd8a04 │ │ │ │ @ instruction: 0xf8da9018 │ │ │ │ str r3, [r5, -r4] │ │ │ │ ldreq pc, [r5], -pc, rrx │ │ │ │ svclt 0x0000e71e │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - rsbseq r0, pc, r0, ror #12 │ │ │ │ - eorseq r6, r5, r8, ror #20 │ │ │ │ - eorseq r6, r5, r0, ror #20 │ │ │ │ + rsbseq r0, pc, r0, ror #10 │ │ │ │ + eorseq r6, r5, r8, ror fp │ │ │ │ + eorseq r6, r5, r0, ror fp │ │ │ │ @ instruction: 0xf10d4957 │ │ │ │ stmdbvs r3!, {r2, r5, r8, r9, fp}^ │ │ │ │ stmdbgt r3, {r0, r1, r2, r5, r8, fp, sp, lr} │ │ │ │ andeq lr, r3, fp, lsl #17 │ │ │ │ @ instruction: 0xf43f2b00 │ │ │ │ @ instruction: 0xf64faf7d │ │ │ │ vorr.i32 d18, #0 @ 0x00000000 │ │ │ │ @@ -294251,21 +294317,21 @@ │ │ │ │ ldrtmi r2, [r9], -r0, lsl #6 │ │ │ │ ldrbmi r9, [r0], -r5, lsl #20 │ │ │ │ ldc2 0, cr15, [r0], {11} │ │ │ │ msreq CPSR_f, r7, lsl #2 │ │ │ │ andeq lr, fp, sl, lsl #22 │ │ │ │ stmdbeq r1, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf94af179 │ │ │ │ - bl 0x289fd0 │ │ │ │ + bl 0x28a0d0 │ │ │ │ stmdbvs r3!, {r0, r1, r9, fp} │ │ │ │ stmdbvs r3!, {r1, r2, r3, r4, sl, lr}^ │ │ │ │ strbmi r1, [fp, #-2471] @ 0xfffff659 │ │ │ │ @ instruction: 0xf107d970 │ │ │ │ ldmdbvs lr!, {r3, r5}^ │ │ │ │ - blx 0xfe26bfe2 │ │ │ │ + blx 0xfe26c0e2 │ │ │ │ movweq lr, #23466 @ 0x5baa │ │ │ │ andcc r9, r1, r4, lsl #20 │ │ │ │ strmi r4, [r3], #-1115 @ 0xfffffba5 │ │ │ │ addsmi r6, r3, #-1073741794 @ 0xc000001e │ │ │ │ stmibvs r3!, {r1, r3, r4, r6, r7, r8, fp, ip, lr, pc}^ │ │ │ │ @ instruction: 0x8606e9dd │ │ │ │ orrvc pc, r0, #1124073472 @ 0x43000000 │ │ │ │ @@ -294277,34 +294343,34 @@ │ │ │ │ ldmib r2!, {r8, r9, sp}^ │ │ │ │ movwcc r0, #4354 @ 0x1102 │ │ │ │ stmia r5!, {r0, r1, r2, r3, r4, r7, r9, lr}^ │ │ │ │ mvnsle r0, r2, lsl #2 │ │ │ │ stmdbmi fp!, {r2, r3, r5, r8, r9, sl, sp, lr, pc} │ │ │ │ tstpcs r0, #82837504 @ p-variant is OBSOLETE @ 0x4f00000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ - bleq 0xa6be80 │ │ │ │ + bleq 0xa6bf80 │ │ │ │ ldmdavs fp, {r0, r1, r2, r5, r8, fp, sp, lr} │ │ │ │ stmdbgt r3, {r0, r1, r2, r5, sl, lr} │ │ │ │ andeq lr, r3, fp, lsl #17 │ │ │ │ - bcc 0x46dda8 │ │ │ │ + bcc 0x46dea8 │ │ │ │ movwcc r9, #4868 @ 0x1304 │ │ │ │ movwmi lr, #22989 @ 0x59cd │ │ │ │ @ instruction: 0xf107e019 │ │ │ │ @ instruction: 0xf1790010 │ │ │ │ - blls 0x2ee79c │ │ │ │ + blls 0x2ee89c │ │ │ │ eorsvs r4, r8, r8, lsl r4 │ │ │ │ stmdale r1!, {r3, r6, r8, sl, lr} │ │ │ │ movwcs r4, #1593 @ 0x639 │ │ │ │ @ instruction: 0x4628465a │ │ │ │ - blx 0xfeeebab2 │ │ │ │ + blx 0xfeeebbb2 │ │ │ │ @ instruction: 0xf1079b04 │ │ │ │ stmiane r8!, {r4, r8}^ │ │ │ │ @ instruction: 0xf8f2f179 │ │ │ │ strtmi r6, [r7], #-2107 @ 0xfffff7c5 │ │ │ │ - bl 0xfeb80b0c │ │ │ │ + bl 0xfeb80c0c │ │ │ │ ldmdavs ip!, {r0, r1, r8, fp} │ │ │ │ mvnle r2, r0, lsl #24 │ │ │ │ ldrtmi r4, [r9], -r3, lsr #12 │ │ │ │ @ instruction: 0x4628465a │ │ │ │ @ instruction: 0xf00b9c05 │ │ │ │ stmdals r4, {r0, r5, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ tstpeq r0, r7, lsl #2 @ p-variant is OBSOLETE │ │ │ │ @@ -294317,18 +294383,18 @@ │ │ │ │ orrvc pc, r0, #1124073472 @ 0x43000000 │ │ │ │ strbt r6, [r1], r3, ror #3 │ │ │ │ @ instruction: 0x8606e9dd │ │ │ │ @ instruction: 0xf06fe6de │ │ │ │ strbt r0, [r9], -sp, lsl #12 │ │ │ │ @ instruction: 0xf876f18a │ │ │ │ mcr2 7, 0, pc, cr0, cr11, {7} @ │ │ │ │ - eorseq r6, r5, r0, ror #20 │ │ │ │ - eorseq r6, r5, r0, ror sl │ │ │ │ + eorseq r6, r5, r0, ror fp │ │ │ │ + eorseq r6, r5, r0, lsl #23 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec86cf8 │ │ │ │ + bl 0xfec86df8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ pkhtbmi r0, ip, r8, asr #31 │ │ │ │ addlt r4, r6, lr, ror r9 │ │ │ │ stmdavs r9, {r1, r2, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9105 │ │ │ │ ldrmi r0, [sp], -r0, lsl #2 │ │ │ │ svceq 0x0010f1bc │ │ │ │ @@ -294345,24 +294411,24 @@ │ │ │ │ ldcle 15, cr0, [ip], {37} @ 0x25 │ │ │ │ svceq 0x0012f1bc │ │ │ │ @ instruction: 0xf64fdc41 │ │ │ │ vsubw.s8 q11, q8, d24 │ │ │ │ ldmdavs fp, {r1, r2, r4, r7, r8, r9, sp} │ │ │ │ @ instruction: 0xf100055b │ │ │ │ @ instruction: 0xf06f80be │ │ │ │ - blmi 0x1b30bb0 │ │ │ │ - blls 0x289bc8 │ │ │ │ + blmi 0x1b30cb0 │ │ │ │ + blls 0x289cc8 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xf0400300 │ │ │ │ @ instruction: 0x462080bf │ │ │ │ tstcs r0, r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf1acbd70 │ │ │ │ - bcs 0x7b0418 │ │ │ │ + bcs 0x7b0518 │ │ │ │ strcs sp, [r1], #-2273 @ 0xfffff71f │ │ │ │ orrsne pc, r8, #805306372 @ 0x30000004 │ │ │ │ msrvs CPSR_sxc, #192, 4 │ │ │ │ mlami r3, r4, r0, r4 │ │ │ │ mvnle r2, r0, lsl #22 │ │ │ │ movwcs pc, #12876 @ 0x324c @ │ │ │ │ tstpeq r8, #192, 4 @ p-variant is OBSOLETE │ │ │ │ @@ -294397,39 +294463,39 @@ │ │ │ │ @ instruction: 0xf7fa6800 │ │ │ │ submi pc, r4, #20480 @ 0x5000 │ │ │ │ svcpl 0x0080f514 │ │ │ │ movwcs sp, #671 @ 0x29f │ │ │ │ ldrtmi r2, [r1], -r4, lsl #4 │ │ │ │ @ instruction: 0xf00b2003 │ │ │ │ stmdacs r0, {r0, r1, r2, r3, r4, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - blls 0x263d98 │ │ │ │ + blls 0x263e98 │ │ │ │ ldr r6, [r4, r3] │ │ │ │ strtmi r9, [sl], -sl, lsl #22 │ │ │ │ @ instruction: 0x46604631 │ │ │ │ strls r9, [r0], #-3083 @ 0xfffff3f5 │ │ │ │ - blx 0xbec260 │ │ │ │ + blx 0xbec360 │ │ │ │ mcrrne 6, 0, r4, r1, cr4 │ │ │ │ @ instruction: 0xf14cd189 │ │ │ │ stmdavs r0, {r0, r3, r4, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf9e6f7fa │ │ │ │ str r4, [r2, r4, asr #4] │ │ │ │ andscs r2, r0, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0x46184631 │ │ │ │ cdp2 0, 4, cr15, cr2, cr11, {0} │ │ │ │ eorsle r2, lr, r0, lsl #16 │ │ │ │ - blls 0x3c146c │ │ │ │ + blls 0x3c156c │ │ │ │ andcs r4, pc, sl, lsr #12 │ │ │ │ stcls 7, cr14, [fp], {228} @ 0xe4 │ │ │ │ strls r4, [r0], #-1578 @ 0xfffff9d6 │ │ │ │ - blls 0x3da088 │ │ │ │ + blls 0x3da188 │ │ │ │ strcs r2, [r0], #-2 │ │ │ │ @ instruction: 0xf1889404 │ │ │ │ strmi pc, [r4], -r9, lsl #20 │ │ │ │ tstle r5, r0, ror #24 │ │ │ │ - blx 0xfff6c1be │ │ │ │ + blx 0xfff6c2be │ │ │ │ @ instruction: 0xf7fa6800 │ │ │ │ submi pc, r4, #3227648 @ 0x314000 │ │ │ │ svcpl 0x0080f514 │ │ │ │ svcge 0x005ff4bf │ │ │ │ andcs r2, r4, #0, 6 │ │ │ │ andcs r4, r3, r1, lsr r6 │ │ │ │ cdp2 0, 1, cr15, cr14, cr11, {0} │ │ │ │ @@ -294437,25 +294503,25 @@ │ │ │ │ movwls r9, #14340 @ 0x3804 │ │ │ │ stc2l 7, cr15, [lr, #-956] @ 0xfffffc44 │ │ │ │ andsvs r9, r8, r3, lsl #22 │ │ │ │ movwcs lr, #5967 @ 0x174f │ │ │ │ @ instruction: 0x46312210 │ │ │ │ @ instruction: 0xf00b2003 │ │ │ │ msrlt (UNDEF: 96), pc │ │ │ │ - blls 0x3c14d0 │ │ │ │ + blls 0x3c15d0 │ │ │ │ andscs r4, r0, sl, lsr #12 │ │ │ │ @ instruction: 0x4661e7b2 │ │ │ │ - eorsvs pc, r4, pc, asr #12 │ │ │ │ + subvc pc, r4, pc, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf92ef03a │ │ │ │ @ instruction: 0xf06fe739 │ │ │ │ ldr r0, [r8, -sp, lsl #8]! │ │ │ │ @ instruction: 0xff72f189 │ │ │ │ @ instruction: 0xf7ef4630 │ │ │ │ - blls 0x3ef1e8 │ │ │ │ + blls 0x3ef2e8 │ │ │ │ strtmi r4, [sl], -r1, lsl #12 │ │ │ │ ldr r2, [sp, r1] │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ @@ -294525,15 +294591,15 @@ │ │ │ │ cmplt r3, r3, lsl #16 │ │ │ │ svccc 0x0004f854 │ │ │ │ movwcs fp, #4411 @ 0x113b │ │ │ │ stmibne r1!, {r2, r9, sp}^ │ │ │ │ @ instruction: 0xf00b4618 │ │ │ │ stmdacs r0, {r0, r5, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x4628d1f2 │ │ │ │ - blx 0xfe9ec26a │ │ │ │ + blx 0xfe9ec36a │ │ │ │ @ instruction: 0xf10f4640 │ │ │ │ @ instruction: 0x4648fb9f │ │ │ │ tstcs r0, r7 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ @@ -294553,75 +294619,75 @@ │ │ │ │ stmdacs r0, {r0, r1, r4, r5, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ str sp, [r8, sl, ror #3]! │ │ │ │ movwcs r4, #1738 @ 0x6ca │ │ │ │ @ instruction: 0xf8ca4658 │ │ │ │ @ instruction: 0xf00b3000 │ │ │ │ @ instruction: 0x4604fddf │ │ │ │ addsle r2, lr, r0, lsl #16 │ │ │ │ - @ instruction: 0x41acf64f │ │ │ │ + @ instruction: 0x51bcf64f │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ @ instruction: 0xf884f7fb │ │ │ │ vrhadd.s8 d27, d14, d16 │ │ │ │ vqdmlal.s , d0, d0[4] │ │ │ │ ldmdavs ip, {r1, r2, r4, r7, r8, r9, sp} │ │ │ │ vnmls.f64 d4, d13, d23 │ │ │ │ ldrbtmi r2, [fp], #-3952 @ 0xfffff090 │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ addseq pc, r4, #13828096 @ 0xd30000 │ │ │ │ ldmiblt r3!, {r2, r8, r9, fp, ip, pc} │ │ │ │ andpl pc, sp, r0, lsl #10 │ │ │ │ andscc r4, r8, r2, lsr #12 │ │ │ │ tstcs fp, fp, lsr #12 │ │ │ │ andhi pc, r0, sp, asr #17 │ │ │ │ - ldmib r0, {r0, r1, r2, r3, r6, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + ldmdb r0, {r0, r1, r2, r3, r6, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf1b94681 │ │ │ │ @ instruction: 0xf47f3fff │ │ │ │ @ instruction: 0xf14caf7c │ │ │ │ stmdavs r0, {r0, r1, r3, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf898f7fa │ │ │ │ stmdbeq r0, {r6, r7, r8, ip, sp, lr, pc} │ │ │ │ ldmdbls r0, {r0, r1, r4, r5, r6, r8, r9, sl, sp, lr, pc} │ │ │ │ andpl pc, sp, r0, lsl #10 │ │ │ │ smlabthi r1, sp, r9, lr │ │ │ │ - bls 0x28178c │ │ │ │ + bls 0x28188c │ │ │ │ strls r3, [r0, #-24] @ 0xffffffe8 │ │ │ │ orrne pc, r3, r0, asr #4 │ │ │ │ - ldmdb r6!, {r0, r1, r2, r3, r6, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + ldm r6!, {r0, r1, r2, r3, r6, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ strb r4, [r4, r1, lsl #13]! │ │ │ │ - blcs 0x141768 │ │ │ │ + blcs 0x141868 │ │ │ │ svcge 0x0027f47f │ │ │ │ andcs r2, r1, r4, lsl #2 │ │ │ │ - blx 0x1e6c35e │ │ │ │ + blx 0x1e6c45e │ │ │ │ tstcs r4, r5, lsl #12 │ │ │ │ @ instruction: 0xf10f2001 │ │ │ │ strmi pc, [r2], pc, ror #22 │ │ │ │ eorvs r4, pc, r0, lsl #13 │ │ │ │ stclne 7, cr14, [r8], #-676 @ 0xfffffd5c │ │ │ │ @ instruction: 0xf10f2104 │ │ │ │ tstpcs r4, r7, ror #22 @ p-variant is OBSOLETE │ │ │ │ andcs r4, r1, r5, lsl #12 │ │ │ │ - blx 0x19ec382 │ │ │ │ + blx 0x19ec482 │ │ │ │ str r4, [pc, -r0, lsl #13]! │ │ │ │ str r6, [r2, lr, lsr #32] │ │ │ │ ldr r4, [sl, r2, asr #13] │ │ │ │ - rsbseq pc, lr, lr, lsr #30 │ │ │ │ + rsbseq pc, lr, lr, lsr #28 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0018f8cc │ │ │ │ @ instruction: 0x4698b0b3 │ │ │ │ @ instruction: 0x46074bb2 │ │ │ │ sbcslt r4, r4, #143654912 @ 0x8900000 │ │ │ │ subcs r2, r8, #0, 2 │ │ │ │ ldmdavs fp, {r2, r3, fp, sp, pc} │ │ │ │ @ instruction: 0xf04f9331 │ │ │ │ @ instruction: 0xf1780300 │ │ │ │ eorcs lr, r8, #247808 @ 0x3c800 │ │ │ │ stmdage r2, {r8, sp} │ │ │ │ - bl 0xffc6c56c │ │ │ │ + bl 0xffc6c66c │ │ │ │ ldmdale r5, {r0, r1, r4, sl, fp, sp} │ │ │ │ @ instruction: 0xf014e8df │ │ │ │ eorseq r0, r9, r9, lsr #32 │ │ │ │ tsteq r6, r9, lsr r0 │ │ │ │ andseq r0, r4, r4, lsl r0 │ │ │ │ andseq r0, r4, r4, lsl r0 │ │ │ │ andseq r0, r4, r4, lsl r0 │ │ │ │ @@ -294641,15 +294707,15 @@ │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ movwcs r8, #1008 @ 0x3f0 │ │ │ │ strbmi r4, [r9], -r2, lsr #12 │ │ │ │ @ instruction: 0xf1894638 │ │ │ │ @ instruction: 0x4605f89b │ │ │ │ mvnle r1, r3, asr #24 │ │ │ │ - blx 0x116c52c │ │ │ │ + blx 0x116c62c │ │ │ │ @ instruction: 0xf7fa6800 │ │ │ │ submi pc, r5, #851968 @ 0xd0000 │ │ │ │ movwcs lr, #6108 @ 0x17dc │ │ │ │ strbmi r2, [r1], -r0, asr #4 │ │ │ │ @ instruction: 0xf00b4618 │ │ │ │ strmi pc, [r5], -r9, ror #24 │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ @@ -294665,20 +294731,20 @@ │ │ │ │ strls sl, [sp], #-2828 @ 0xfffff4f4 │ │ │ │ @ instruction: 0xf8dc4638 │ │ │ │ strls r4, [lr], #-8 │ │ │ │ ldrdmi pc, [ip], -ip │ │ │ │ @ instruction: 0xf8dc940f │ │ │ │ ldrls r4, [r0], #-16 │ │ │ │ @ instruction: 0x4014f8bc │ │ │ │ - blvs 0x1c550a0 │ │ │ │ + blvs 0x1c551a0 │ │ │ │ @ instruction: 0xc018f8bc │ │ │ │ strcs r9, [r0], #-1050 @ 0xfffffbe6 │ │ │ │ subgt pc, r8, sp, lsr #17 │ │ │ │ stmib sp, {r1, r2, r3, r5, r6, r9, fp, sp, lr}^ │ │ │ │ - bvs 0xffc890c8 │ │ │ │ + bvs 0xffc891c8 │ │ │ │ ldrpl lr, [r8], #-2509 @ 0xfffff633 │ │ │ │ @ instruction: 0xf858f189 │ │ │ │ mcrrne 6, 0, r4, r1, cr5 │ │ │ │ @ instruction: 0xf14cd105 │ │ │ │ stmdavs r0, {r0, r2, r3, r4, r5, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xffcaf7f9 │ │ │ │ movwcs r4, #581 @ 0x245 │ │ │ │ @@ -294694,28 +294760,28 @@ │ │ │ │ andvs r9, r3, ip, lsl #22 │ │ │ │ subvs r9, r3, sp, lsl #22 │ │ │ │ addvs r9, r3, lr, lsl #22 │ │ │ │ sbcvs r9, r3, pc, lsl #22 │ │ │ │ tstvs r3, r0, lsl fp │ │ │ │ addhi r9, r3, #17408 @ 0x4400 │ │ │ │ strhcc pc, [r8], #-141 @ 0xffffff73 @ │ │ │ │ - bls 0x7d0cdc │ │ │ │ + bls 0x7d0ddc │ │ │ │ cmnvs r2, #22528 @ 0x5800 │ │ │ │ - blls 0x748a64 │ │ │ │ + blls 0x748b64 │ │ │ │ ldrb r6, [r1, -r3, ror #5]! │ │ │ │ str r4, [r3, r3, asr #12] │ │ │ │ tstcs r0, r8, asr #4 │ │ │ │ @ instruction: 0xf178a81e │ │ │ │ - blge 0x8eade4 │ │ │ │ + blge 0x8eaee4 │ │ │ │ tstcs r0, r2, lsl #4 │ │ │ │ @ instruction: 0xf1894638 │ │ │ │ andcc pc, r1, r9, lsl r8 @ │ │ │ │ stcls 0, cr13, [ip, #-500]! @ 0xfffffe0c │ │ │ │ strtmi r2, [r8], -r2, lsl #2 │ │ │ │ - blx 0xff56c540 │ │ │ │ + blx 0xff56c640 │ │ │ │ stmdacs r0, {r1, r2, r9, sl, lr} │ │ │ │ addshi pc, r1, r0 │ │ │ │ rsbeq r2, sl, r1, lsl #6 │ │ │ │ ldrmi r4, [r8], -r1, asr #12 │ │ │ │ @ instruction: 0xf00b9201 │ │ │ │ stmdacs r0, {r0, r2, r5, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ stccs 0, cr13, [r0, #-508] @ 0xfffffe04 │ │ │ │ @@ -294730,32 +294796,32 @@ │ │ │ │ @ instruction: 0x4605fff3 │ │ │ │ tstle r5, r8, ror #24 │ │ │ │ @ instruction: 0xf998f14c │ │ │ │ @ instruction: 0xf7f96800 │ │ │ │ submi pc, r5, #404 @ 0x194 │ │ │ │ tstcs r0, r8, asr #4 │ │ │ │ @ instruction: 0xf178a81e │ │ │ │ - blge 0x8ead70 │ │ │ │ + blge 0x8eae70 │ │ │ │ andcs r4, r2, #56, 12 @ 0x3800000 │ │ │ │ @ instruction: 0xf1882100 │ │ │ │ ldrdcc pc, [r1], -pc @ │ │ │ │ stcls 0, cr13, [ip], #-312 @ 0xfffffec8 │ │ │ │ movwcs r4, #1601 @ 0x641 │ │ │ │ rsbeq r2, r2, r3 │ │ │ │ @ instruction: 0xf00b9201 │ │ │ │ stmdacs r0, {r0, r1, r4, r5, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ stccs 0, cr13, [r0], {80} @ 0x50 │ │ │ │ - bls 0x1a75a8 │ │ │ │ + bls 0x1a76a8 │ │ │ │ ldmne r2!, {r0, r1, r4, r5, r9, sl, lr} │ │ │ │ - blne 0x1ee25c │ │ │ │ - blne 0x1ee214 │ │ │ │ + blne 0x1ee35c │ │ │ │ + blne 0x1ee314 │ │ │ │ @ instruction: 0xd1f9429a │ │ │ │ @ instruction: 0xf10f4630 │ │ │ │ str pc, [pc, -r9, ror #19] │ │ │ │ - blge 0x1c1a2c │ │ │ │ + blge 0x1c1b2c │ │ │ │ ldrtmi r4, [r8], -r9, asr #12 │ │ │ │ @ instruction: 0xffbef188 │ │ │ │ mcrrne 6, 0, r4, r2, cr5 │ │ │ │ @ instruction: 0xf14cd105 │ │ │ │ stmdavs r0, {r0, r1, r5, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xff30f7f9 │ │ │ │ movwcs r4, #581 @ 0x245 │ │ │ │ @@ -294791,15 +294857,15 @@ │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0090f8cc │ │ │ │ pkhbtmi fp, r9, r3, lsl #1 │ │ │ │ tstcs r0, r2, lsl #30 │ │ │ │ - blmi 0xfee81ac8 │ │ │ │ + blmi 0xfee81bc8 │ │ │ │ cmnvs sl, r6, lsl #12 │ │ │ │ ldrdcs pc, [r0], -r9 │ │ │ │ stmib r7, {r0, r3, r4, r5, r9, sp, lr}^ │ │ │ │ stmib r7, {r1, r3, r8, ip}^ │ │ │ │ @ instruction: 0x63b9110c │ │ │ │ mvnsvs r6, #1769472 @ 0x1b0000 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @@ -294817,62 +294883,62 @@ │ │ │ │ svceq 0x00fcf8cd │ │ │ │ @ instruction: 0xf640d1f8 │ │ │ │ strdmi r7, [fp], -r8 │ │ │ │ vstreq d14, [r3, #-692] @ 0xfffffd4c │ │ │ │ @ instruction: 0xf0402b00 │ │ │ │ stmdage r2, {r0, r1, r2, r4, r5, r8, pc} │ │ │ │ teqvs r8, #0, 2 │ │ │ │ - b 0x166c89c │ │ │ │ + b 0x166c99c │ │ │ │ @ instruction: 0x3018f8d9 │ │ │ │ @ instruction: 0xf8d963bb │ │ │ │ mvnsvs r3, ip │ │ │ │ svcvs 0x0080f5b3 │ │ │ │ - strthi pc, [pc], #-512 @ 0x1302d0 │ │ │ │ + strthi pc, [pc], #-512 @ 0x1303d0 │ │ │ │ ldrdcc pc, [r8], -r9 │ │ │ │ stccs 1, cr6, [r0, #-748] @ 0xfffffd14 │ │ │ │ adchi pc, r7, r0 │ │ │ │ ldmib r7, {r0, r8, r9, sp}^ │ │ │ │ ldrmi r1, [r8], -r6, lsl #4 │ │ │ │ - blx 0x8ee2d0 │ │ │ │ + blx 0x8ee3d0 │ │ │ │ ldmdblt r8!, {r1, r7, r9, sl, lr} │ │ │ │ @ instruction: 0xf8c6f14c │ │ │ │ @ instruction: 0xf7f96800 │ │ │ │ stmdacs r0, {r0, r1, r4, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ subshi pc, r4, #64 @ 0x40 │ │ │ │ @ instruction: 0x2e0069fb │ │ │ │ movwge lr, #43463 @ 0xa9c7 │ │ │ │ @ instruction: 0xf643db64 │ │ │ │ vorr.i32 , #786432 @ 0x000c0000 │ │ │ │ stmdavs fp!, {r1, r2, r4, r7, r8, sl} │ │ │ │ strcc pc, [r0], #-590 @ 0xfffffdb2 │ │ │ │ ldrcs pc, [r6], #704 @ 0x2c0 │ │ │ │ @ instruction: 0xf64d2238 │ │ │ │ - vmla.f d20, d0, d0[3] │ │ │ │ + vorr.i32 , #12 @ 0x0000000c │ │ │ │ vrhadd.s8 d16, d14, d30 │ │ │ │ vaddl.s8 , d0, d4 │ │ │ │ @ instruction: 0x47982096 │ │ │ │ addsmi r6, lr, #2293760 @ 0x230000 │ │ │ │ vhsub.s8 , q7, q4 │ │ │ │ vqdmlsl.s , d0, d16 │ │ │ │ @ instruction: 0xf8db2b96 │ │ │ │ @ instruction: 0xf8533000 │ │ │ │ - blcs 0x13c3dc │ │ │ │ + blcs 0x13c4dc │ │ │ │ @ instruction: 0xf8d3d03e │ │ │ │ vhadd.s8 d24, d14, d4 │ │ │ │ vaddl.s8 , d0, d4 │ │ │ │ @ instruction: 0xf7fb2096 │ │ │ │ @ instruction: 0xf1b8f951 │ │ │ │ eorsle r0, r9, r0, lsl #30 │ │ │ │ ldmdavs r8, {r0, r1, r3, r4, r5, r7, r9, fp, sp, lr}^ │ │ │ │ @ instruction: 0xf89ef10f │ │ │ │ @ instruction: 0x46806abb │ │ │ │ andne lr, r0, #3457024 @ 0x34c000 │ │ │ │ - svc 0x0006f6df │ │ │ │ + mcr 6, 4, pc, cr6, cr15, {6} @ │ │ │ │ eorscs r6, r8, #2818048 @ 0x2b0000 │ │ │ │ - cmppmi ip, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + cmpppl ip, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ andcc pc, r4, lr, asr #4 │ │ │ │ addscs pc, r6, r0, asr #5 │ │ │ │ stmdavs r3!, {r3, r4, r7, r8, r9, sl, lr} │ │ │ │ svclt 0x0028429e │ │ │ │ andle r2, r5, #0, 8 │ │ │ │ ldrdcc pc, [r0], -fp │ │ │ │ @@ -294888,29 +294954,29 @@ │ │ │ │ @ instruction: 0xf8daf10f │ │ │ │ svceq 0x0000f1ba │ │ │ │ rsb sp, r0, fp, rrx │ │ │ │ andcc pc, r4, lr, asr #4 │ │ │ │ addscs pc, r6, r0, asr #5 │ │ │ │ @ instruction: 0xf914f7fb │ │ │ │ @ instruction: 0xf8d96b7b │ │ │ │ - blcs 0x3f8428 │ │ │ │ + blcs 0x3f8528 │ │ │ │ strcs fp, [r0, #-3988] @ 0xfffff06c │ │ │ │ - bcs 0x40b0d4 │ │ │ │ + bcs 0x40b1d4 │ │ │ │ adchi pc, r8, r0, lsl #4 │ │ │ │ cmnvs ip, #0, 8 │ │ │ │ svceq 0x0070ee1d │ │ │ │ @ instruction: 0xf107494f │ │ │ │ ldrtmi r0, [r2], -r0, lsr #6 │ │ │ │ stmdavs r9, {r0, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf8d15841 │ │ │ │ ldmdbvs r9!, {r2, r4, r7, r9}^ │ │ │ │ andpl pc, sp, r0, lsl #10 │ │ │ │ andscc r9, r8, r0, lsl #2 │ │ │ │ orrsvc pc, r4, pc, asr #8 │ │ │ │ - cdp 7, 15, cr15, cr4, cr14, {2} │ │ │ │ + cdp 7, 7, cr15, cr4, cr14, {2} │ │ │ │ mcrrne 6, 0, r4, r1, cr4 │ │ │ │ @ instruction: 0xf14cd1d2 │ │ │ │ stmdavs r0, {r0, r4, r5, fp, ip, sp, lr, pc} │ │ │ │ ldc2l 7, cr15, [lr, #996]! @ 0x3e4 │ │ │ │ @ instruction: 0xf1ba4244 │ │ │ │ eorsle r0, r8, r0, lsl #30 │ │ │ │ ldmib r7, {r0, r2, r3, r5, sp, lr, pc}^ │ │ │ │ @@ -294925,65 +294991,65 @@ │ │ │ │ ldrbtmi r4, [sl], #-2616 @ 0xfffff5c8 │ │ │ │ stmpl sl, {r1, r4, fp, sp, lr} │ │ │ │ msrne R9_fiq, r0 │ │ │ │ addseq pc, r4, #13762560 @ 0xd20000 │ │ │ │ @ instruction: 0xf500697a │ │ │ │ andls r5, r0, #13 │ │ │ │ @ instruction: 0x46323018 │ │ │ │ - cdp 7, 12, cr15, cr6, cr14, {2} │ │ │ │ + cdp 7, 4, cr15, cr6, cr14, {2} │ │ │ │ mcrrne 6, 0, r4, r3, cr4 │ │ │ │ @ instruction: 0xf14cd105 │ │ │ │ stmdavs r0, {r0, r1, fp, ip, sp, lr, pc} │ │ │ │ ldc2l 7, cr15, [r0, #996] @ 0x3e4 │ │ │ │ @ instruction: 0xf5144244 │ │ │ │ @ instruction: 0xf0c05f80 │ │ │ │ ldmibvs sl!, {r0, r2, r3, r6, r7, pc}^ │ │ │ │ ldmibvs r9!, {r0, r8, r9, sp} │ │ │ │ sbcseq r4, r2, r8, lsl r6 │ │ │ │ - blx 0xb6c4c0 │ │ │ │ + blx 0xb6c5c0 │ │ │ │ @ instruction: 0xf10f4650 │ │ │ │ - blmi 0xa2e648 │ │ │ │ - blvs 0xa508 │ │ │ │ + blmi 0xa2e748 │ │ │ │ + blvs 0xa608 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xf0400300 │ │ │ │ strtmi r8, [r0], -r5, asr #6 │ │ │ │ ldrtmi r3, [sp], r4, asr #14 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf8d98ff0 │ │ │ │ strbtmi r3, [ip], -r4 │ │ │ │ @ instruction: 0xf103627b │ │ │ │ vld4.8 {d0-d3}, [r0], r8 │ │ │ │ @ instruction: 0xf021617f │ │ │ │ - bl 0xfec70914 │ │ │ │ + bl 0xfec70a14 │ │ │ │ addmi r0, ip, #1073741824 @ 0x40000000 │ │ │ │ @ instruction: 0xf5add006 │ │ │ │ strbtmi r5, [ip], -r0, lsl #27 │ │ │ │ @ instruction: 0xf8cd428c │ │ │ │ ldrshle r0, [r8, #252]! @ 0xfc │ │ │ │ mvnsvc pc, r0, asr #12 │ │ │ │ - bl 0xfec804f8 │ │ │ │ + bl 0xfec805f8 │ │ │ │ stmdbcs r0, {r0, r8, sl, fp} │ │ │ │ cmpphi ip, r0, asr #32 @ p-variant is OBSOLETE │ │ │ │ ldrtmi sl, [r0], -r2, lsl #18 │ │ │ │ @ instruction: 0xf7fb6239 │ │ │ │ @ instruction: 0xf110fd45 │ │ │ │ strmi r0, [r4], -lr, lsl #30 │ │ │ │ @ instruction: 0xf04fbf04 │ │ │ │ eorsvs r3, fp, #-67108861 @ 0xfc000003 │ │ │ │ mrcge 4, 5, APSR_nzcv, cr0, cr15, {1} │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ ldr sl, [ip, sp, lsr #29]! │ │ │ │ strbtmi r3, [fp], #-2820 @ 0xfffff4fc │ │ │ │ @ instruction: 0xe6c46018 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - ldrshteq pc, [lr], #-144 @ 0xffffff70 @ │ │ │ │ - @ instruction: 0x007ef996 │ │ │ │ + ldrshteq pc, [lr], #-128 @ 0xffffff80 @ │ │ │ │ + @ instruction: 0x007ef896 │ │ │ │ @ instruction: 0xf8d92301 │ │ │ │ @ instruction: 0x46181010 │ │ │ │ @ instruction: 0xf9d2f00b │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ stccs 2, cr8, [r0, #-996] @ 0xfffffc1c │ │ │ │ svcge 0x004cf43f │ │ │ │ @ instruction: 0xf64f6b79 │ │ │ │ @@ -295008,49 +295074,49 @@ │ │ │ │ vqadd.s8 d29, d0, d19 │ │ │ │ addmi r1, r1, #23 │ │ │ │ mrshi pc, (UNDEF: 2) @ │ │ │ │ ldrdeq pc, [r0], -fp │ │ │ │ @ instruction: 0xf1000540 │ │ │ │ @ instruction: 0x465281d9 │ │ │ │ ldrmi r4, [r8], -r9, asr #12 │ │ │ │ - stcl 6, cr15, [r2, #892]! @ 0x37c │ │ │ │ + stcl 6, cr15, [r2, #-892]! @ 0xfffffc84 │ │ │ │ cdpcs 8, 0, cr6, cr11, cr14, {1} │ │ │ │ ldmib r7, {r1, r2, r3, r4, r8, fp, ip, lr, pc}^ │ │ │ │ rsbsmi r3, r2, #12, 2 │ │ │ │ andeq pc, r3, #2 │ │ │ │ andcc r4, ip, #184549376 @ 0xb000000 │ │ │ │ addsmi r1, sl, #93184 @ 0x16c00 │ │ │ │ - bne 0xfe826624 │ │ │ │ + bne 0xfe826724 │ │ │ │ tstle r1, #805306379 @ 0x3000000b │ │ │ │ ldrdcc pc, [r0], -r8 │ │ │ │ ldmvs r8!, {r0, r1, r9, sl, ip, sp}^ │ │ │ │ streq pc, [r3], -r6, lsr #32 │ │ │ │ ldrtmi r3, [r5], #-771 @ 0xfffffcfd │ │ │ │ movweq pc, #12323 @ 0x3023 @ │ │ │ │ ldmdbvs fp!, {r3, r4, r7, sl, lr} │ │ │ │ @ instruction: 0xf108695a │ │ │ │ - bne 0x7f1228 │ │ │ │ + bne 0x7f1328 │ │ │ │ adcsle r4, r2, #-1610612727 @ 0xa0000009 │ │ │ │ - bvs 0x1aad5c │ │ │ │ - bcs 0x1aa1c8 │ │ │ │ + bvs 0x1aae5c │ │ │ │ + bcs 0x1aa2c8 │ │ │ │ bichi pc, sl, r0 │ │ │ │ bicle r2, fp, r2, lsl #20 │ │ │ │ ldrdcc pc, [ip], -r8 │ │ │ │ @ instruction: 0xf8d860eb │ │ │ │ @ instruction: 0x612b3010 │ │ │ │ @ instruction: 0x3014f8d8 │ │ │ │ strb r6, [ip, fp, ror #2] │ │ │ │ - blle 0x17bbe24 │ │ │ │ - blcc 0x186df34 │ │ │ │ - bleq 0xfe6ed12c │ │ │ │ + blle 0x17bbf24 │ │ │ │ + blcc 0x186e034 │ │ │ │ + bleq 0xfe6ed22c │ │ │ │ ldrdcc pc, [r0], -fp │ │ │ │ stmdacc r0, {r1, r2, r3, r6, r9, ip, sp, lr, pc} │ │ │ │ ldmcs r6, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf64d2238 │ │ │ │ - vmla.f d20, d0, d0[3] │ │ │ │ + vorr.i32 , #12 @ 0x0000000c │ │ │ │ vrhadd.s8 d16, d14, d30 │ │ │ │ vaddl.s8 , d0, d4 │ │ │ │ @ instruction: 0x47982096 │ │ │ │ ldrdcc pc, [r0], -r8 │ │ │ │ eorsle r4, ip, #-536870903 @ 0xe0000009 │ │ │ │ msrcc CPSR_, #-536870908 @ 0xe0000004 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ @@ -295059,91 +295125,91 @@ │ │ │ │ vtst.8 d22, d14, d2 │ │ │ │ vaddl.s8 , d0, d4 │ │ │ │ @ instruction: 0x617a2096 │ │ │ │ @ instruction: 0xf7fa613b │ │ │ │ ldmdbvs sl!, {r0, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf8dbb37a │ │ │ │ eorscs fp, r8, #0 │ │ │ │ - cmppmi ip, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + cmpppl ip, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ andcc pc, r4, lr, asr #4 │ │ │ │ addscs pc, r6, r0, asr #5 │ │ │ │ @ instruction: 0xf8d847d8 │ │ │ │ addsmi r2, r6, #0 │ │ │ │ strcs fp, [r0], -r8, lsr #30 │ │ │ │ ldmdbvs fp!, {r0, r2, r9, ip, lr, pc} │ │ │ │ @ instruction: 0xf853681b │ │ │ │ tstlt r6, r6, lsr #32 │ │ │ │ vtst.8 d22, d14, d22 │ │ │ │ vaddl.s8 , d0, d4 │ │ │ │ @ instruction: 0xf7fa2096 │ │ │ │ - bvs 0xff03053c │ │ │ │ + bvs 0xff03063c │ │ │ │ ldrdeq lr, [r0, -r3] │ │ │ │ svclt 0x002842a1 │ │ │ │ ldrmi r4, [r0, r1, lsr #12]! │ │ │ │ svcpl 0x0080f510 │ │ │ │ strmi sp, [r4], -r7, lsl #6 │ │ │ │ vmin.s8 q15, q15, │ │ │ │ vaddl.s8 , d0, d4 │ │ │ │ @ instruction: 0xf7fa2096 │ │ │ │ - blvs 0x2030518 │ │ │ │ + blvs 0x2030618 │ │ │ │ @ instruction: 0xf8d92b0b │ │ │ │ svclt 0x00983014 │ │ │ │ - bleq 0x16c824 │ │ │ │ + bleq 0x16c924 │ │ │ │ @ instruction: 0x461e461a │ │ │ │ @ instruction: 0xf8d7bf88 │ │ │ │ - blcs 0x41c7b4 │ │ │ │ - bvs 0x10e6880 │ │ │ │ + blcs 0x41c8b4 │ │ │ │ + bvs 0x10e6980 │ │ │ │ @ instruction: 0xf8c96bbb │ │ │ │ @ instruction: 0xf8c95014 │ │ │ │ mrcne 0, 3, r3, cr3, cr8, {0} │ │ │ │ movwcc r6, #14973 @ 0x3a7d │ │ │ │ andpl pc, r4, r9, asr #17 │ │ │ │ mrcge 6, 5, APSR_nzcv, cr11, cr15, {1} │ │ │ │ @ instruction: 0xf43f2d00 │ │ │ │ @ instruction: 0xf8d9aeb8 │ │ │ │ movwcs r1, #0 │ │ │ │ andcs r4, r3, sl, lsr #12 │ │ │ │ @ instruction: 0xf8e0f00b │ │ │ │ stmdacs r0, {r7, r9, sl, lr} │ │ │ │ andhi pc, sp, #0 │ │ │ │ ldrtmi r4, [r1], -sl, lsr #12 │ │ │ │ - stc 6, cr15, [r4, #-892]! @ 0xfffffc84 │ │ │ │ + stc 6, cr15, [r4], #892 @ 0x37c │ │ │ │ @ instruction: 0xf43f2d01 │ │ │ │ ldmdahi r3!, {r1, r2, r5, r7, r9, sl, fp, sp, pc} │ │ │ │ andcc pc, r0, r8, lsr #17 │ │ │ │ @ instruction: 0xf47f2b0a │ │ │ │ ldccs 14, cr10, [fp, #-640] @ 0xfffffd80 │ │ │ │ mrcge 6, 4, APSR_nzcv, cr13, cr15, {3} │ │ │ │ @ instruction: 0x3018f8b8 │ │ │ │ andscc pc, r8, r8, asr #17 │ │ │ │ - bvs 0xfefaa1b4 │ │ │ │ + bvs 0xfefaa2b4 │ │ │ │ svceq 0x0070ee1d │ │ │ │ @ instruction: 0xf1074632 │ │ │ │ @ instruction: 0xf8c10320 │ │ │ │ stmibmi r0, {pc}^ │ │ │ │ stmdavs r9, {r0, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf8d15841 │ │ │ │ ldmdbvs r9!, {r2, r4, r7, r9}^ │ │ │ │ andpl pc, sp, r0, lsl #10 │ │ │ │ andscc r9, r8, r0, lsl #2 │ │ │ │ orrsvc pc, r4, pc, asr #8 │ │ │ │ - ldc 7, cr15, [sl, #-312]! @ 0xfffffec8 │ │ │ │ + ldc 7, cr15, [sl], #312 @ 0x138 │ │ │ │ mcrrne 6, 0, r4, r6, cr4 │ │ │ │ mrcge 4, 0, APSR_nzcv, cr5, cr15, {3} │ │ │ │ cdp2 1, 7, cr15, cr6, cr11, {2} │ │ │ │ @ instruction: 0xf7f96800 │ │ │ │ submi pc, r4, #17152 @ 0x4300 │ │ │ │ @ instruction: 0xf14be60d │ │ │ │ stmdavs r0, {r0, r1, r2, r3, r5, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldc2 7, cr15, [ip], #-996 @ 0xfffffc1c │ │ │ │ ldrbt r4, [r8], -r4, asr #4 │ │ │ │ @ instruction: 0x46494652 │ │ │ │ @ instruction: 0xf6df4618 │ │ │ │ - str lr, [r2, -r6, ror #25] │ │ │ │ + str lr, [r2, -r6, ror #24] │ │ │ │ strbtmi r3, [r9], #-2308 @ 0xfffff6fc │ │ │ │ ldr r6, [pc], r8 │ │ │ │ @ instruction: 0x1010f8d9 │ │ │ │ andcs r2, r3, r0, lsl #6 │ │ │ │ @ instruction: 0xf88ef00b │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ @ instruction: 0xf1bb81bc │ │ │ │ @@ -295159,31 +295225,31 @@ │ │ │ │ movwmi lr, #2523 @ 0x9db │ │ │ │ andcc pc, r4, r8, asr #17 │ │ │ │ ldrdcc pc, [r8], -fp │ │ │ │ streq pc, [ip], -r4, lsr #3 │ │ │ │ andcc pc, r8, r8, asr #17 │ │ │ │ @ instruction: 0xf8db4635 │ │ │ │ stmdbcs r1, {r2, ip} │ │ │ │ - blcs 0x1120434 │ │ │ │ + blcs 0x1120534 │ │ │ │ addhi pc, r4, r0 │ │ │ │ svclt 0x00984554 │ │ │ │ stmdble sl, {r1, r2, r3, r4, r5, r6, r7, sp, lr} │ │ │ │ @ instruction: 0x3018f8d9 │ │ │ │ streq pc, [ip], -sl, lsr #3 │ │ │ │ @ instruction: 0xf04360fe │ │ │ │ @ instruction: 0xf8c90308 │ │ │ │ @ instruction: 0xf8db3018 │ │ │ │ stmdbcs r1, {r2, ip} │ │ │ │ stmdbcs r9!, {r0, r3, r4, r5, r6, ip, lr, pc} │ │ │ │ stmdbcs r0, {r0, r3, r5, r6, ip, lr, pc} │ │ │ │ @ instruction: 0xf8dbd14b │ │ │ │ - blcs 0x33c868 │ │ │ │ + blcs 0x33c968 │ │ │ │ mrshi pc, (UNDEF: 0) @ │ │ │ │ @ instruction: 0xf0002b0b │ │ │ │ - blcs 0x1d0c88 │ │ │ │ + blcs 0x1d0d88 │ │ │ │ cdpcs 1, 0, cr13, cr4, cr1, {2} │ │ │ │ stccs 15, cr11, [r4, #-32] @ 0xffffffe0 │ │ │ │ @ instruction: 0xf8dbd13d │ │ │ │ @ instruction: 0xf8c8300c │ │ │ │ @ instruction: 0xf106300c │ │ │ │ @ instruction: 0xf8c8030c │ │ │ │ ldclne 0, cr3, [r3] │ │ │ │ @@ -295192,85 +295258,85 @@ │ │ │ │ movwcc r1, #49152 @ 0xc000 │ │ │ │ svclt 0x00a84553 │ │ │ │ stmdbcs fp, {r0, r1, r4, r6, r9, sl, lr} │ │ │ │ cmnvs sl, sl, lsl r4 │ │ │ │ ldmib r7, {r1, r5, r8, fp, ip, lr, pc}^ │ │ │ │ strmi r2, [r2], #-12 │ │ │ │ @ instruction: 0xf0004248 │ │ │ │ - bl 0xfe9b08a4 │ │ │ │ + bl 0xfe9b09a4 │ │ │ │ andcc r0, ip, fp, lsl #4 │ │ │ │ ldmdale r7, {r4, r7, r9, lr} │ │ │ │ addsmi r1, r1, #73728 @ 0x12000 │ │ │ │ @ instruction: 0x360fd814 │ │ │ │ @ instruction: 0xf0213103 │ │ │ │ @ instruction: 0xf0260103 │ │ │ │ ldrtmi r0, [r0], #1539 @ 0x603 │ │ │ │ ldmdbvs r9!, {r0, r1, r3, r7, sl, lr} │ │ │ │ andeq pc, ip, #8, 2 │ │ │ │ @ instruction: 0xf8d91a52 │ │ │ │ addsmi r1, r1, #20 │ │ │ │ - bl 0xfebe54d8 │ │ │ │ + bl 0xfebe55d8 │ │ │ │ @ instruction: 0xf1ba0a03 │ │ │ │ ldmle r1, {r0, r1, r3, r8, r9, sl, fp} │ │ │ │ - bmi 0x16b030 │ │ │ │ + bmi 0x16b130 │ │ │ │ smlsdx lr, sp, r9, r6 │ │ │ │ ldmvs fp!, {r0, r8, sp} │ │ │ │ andeq pc, ip, r8, lsl #2 │ │ │ │ ldmdavs sl, {r3, r4, r5, r6, r7, sp, lr} │ │ │ │ movweq pc, #49419 @ 0xc10b @ │ │ │ │ @ instruction: 0xf1000552 │ │ │ │ adcmi r8, lr, #1073741829 @ 0x40000005 │ │ │ │ @ instruction: 0x46194632 │ │ │ │ strtmi fp, [sl], -r8, lsr #31 │ │ │ │ andeq pc, ip, r8, lsl #2 │ │ │ │ - ldc 6, cr15, [lr], #-892 @ 0xfffffc84 │ │ │ │ + bl 0xff0ee57c │ │ │ │ ldcle 2, cr4, [r0, #696]! @ 0x2b8 │ │ │ │ - bl 0x3376d0 │ │ │ │ + bl 0x3377d0 │ │ │ │ tstcs r0, r4 │ │ │ │ svc 0x002af177 │ │ │ │ @ instruction: 0xf8dbe7a9 │ │ │ │ - blcs 0x77c938 │ │ │ │ - blcs 0xe64a58 │ │ │ │ + blcs 0x77ca38 │ │ │ │ + blcs 0xe64b58 │ │ │ │ @ instruction: 0xe79ad1dd │ │ │ │ svceq 0x0013f1ba │ │ │ │ strcs fp, [r8], -r4, lsl #31 │ │ │ │ @ instruction: 0xf67f60fe │ │ │ │ @ instruction: 0xf8dbaf79 │ │ │ │ - blcs 0x1bc954 │ │ │ │ + blcs 0x1bca54 │ │ │ │ rschi pc, r3, r0 │ │ │ │ @ instruction: 0xf0002b3f │ │ │ │ - blcs 0x190c88 │ │ │ │ + blcs 0x190d88 │ │ │ │ ldmeq r0!, {r1, r3, r6, r7, r8, ip, lr, pc} │ │ │ │ @ instruction: 0xf10bd08f │ │ │ │ @ instruction: 0xf1080308 │ │ │ │ - bl 0x1f1180 │ │ │ │ + bl 0x1f1280 │ │ │ │ @ instruction: 0xf8530080 │ │ │ │ @ instruction: 0xf8421f04 │ │ │ │ addsmi r1, r8, #4, 22 @ 0x1000 │ │ │ │ @ instruction: 0xe782d1f9 │ │ │ │ - addvs pc, r4, pc, asr #12 │ │ │ │ + addsvc pc, r4, pc, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf039603b │ │ │ │ ldmdavs fp!, {r0, r1, r2, r5, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf64fe61d │ │ │ │ vsubw.s8 q11, q8, d24 │ │ │ │ @ instruction: 0xf8d72396 │ │ │ │ ldrmi sl, [r4], -r8 │ │ │ │ ldmdavs fp, {r1, r2, r3, r4, r5, r6, fp, sp, lr} │ │ │ │ @ instruction: 0xf57f055d │ │ │ │ ldmib r8, {r1, r2, r3, r5, r8, sl, fp, sp, pc}^ │ │ │ │ @ instruction: 0xf64f1201 │ │ │ │ - vmla.i d22, d0, d0[3] │ │ │ │ + vmov.i32 , #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf039002f │ │ │ │ str pc, [r4, #-2769]! @ 0xfffff52f │ │ │ │ - beq 0xfe7eb31c │ │ │ │ + beq 0xfe7eb41c │ │ │ │ mcrge 4, 0, pc, cr11, cr15, {1} @ │ │ │ │ movweq pc, #33029 @ 0x8105 @ │ │ │ │ - beq 0xfe3eb5b8 │ │ │ │ - blcs 0x26eb14 │ │ │ │ + beq 0xfe3eb6b8 │ │ │ │ + blcs 0x26ec14 │ │ │ │ svccs 0x0004f843 │ │ │ │ @ instruction: 0xd1f9459a │ │ │ │ mcrcs 5, 1, lr, cr12, cr14, {7} │ │ │ │ stccs 15, cr11, [ip, #-32]! @ 0xffffffe0 │ │ │ │ movwcs fp, #7956 @ 0x1f14 │ │ │ │ orrle r2, r8, r0, lsl #6 │ │ │ │ ldrdcs pc, [ip], -fp │ │ │ │ @@ -295299,25 +295365,25 @@ │ │ │ │ subvs r6, r2, r1 │ │ │ │ @ instruction: 0xf8db6083 │ │ │ │ @ instruction: 0xf8db3034 │ │ │ │ @ instruction: 0xf8db102c │ │ │ │ cmpvs r2, r0, lsr r0 │ │ │ │ smlabbvs r1, r3, r1, r6 │ │ │ │ @ instruction: 0x301cf8bb │ │ │ │ - blcs 0x3d0a50 │ │ │ │ - blhi 0x220658 │ │ │ │ + blcs 0x3d0b50 │ │ │ │ + blhi 0x220758 │ │ │ │ str r6, [ip, -r3, lsl #3] │ │ │ │ ldrdcc pc, [ip], -fp │ │ │ │ andcc pc, ip, r8, asr #17 │ │ │ │ @ instruction: 0x3010f8db │ │ │ │ andscc pc, r0, r8, asr #17 │ │ │ │ @ instruction: 0x3014f8db │ │ │ │ andscc pc, r4, r8, asr #17 │ │ │ │ svclt 0x0000e6ff │ │ │ │ - rsbseq pc, lr, ip, ror r6 @ │ │ │ │ + rsbseq pc, lr, ip, ror r5 @ │ │ │ │ svclt 0x00082e20 │ │ │ │ @ instruction: 0xf47f2d20 │ │ │ │ @ instruction: 0xf8dbaf32 │ │ │ │ strmi r2, [fp], -ip │ │ │ │ andcs pc, ip, r8, asr #17 │ │ │ │ tstpeq ip, r8, lsl #2 @ p-variant is OBSOLETE │ │ │ │ andcs r2, r3, r0, lsl r2 │ │ │ │ @@ -295354,15 +295420,15 @@ │ │ │ │ @ instruction: 0xf8c8300c │ │ │ │ @ instruction: 0xf8db300c │ │ │ │ @ instruction: 0xf8c83010 │ │ │ │ @ instruction: 0xf8db3010 │ │ │ │ @ instruction: 0xf8c83014 │ │ │ │ ssat r3, #7, r4 │ │ │ │ ldrdcs pc, [r8], -fp │ │ │ │ - adcsvs pc, r0, pc, asr #12 │ │ │ │ + sbcvc pc, r0, pc, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf03960fb │ │ │ │ ldmvs fp!, {r0, r3, r9, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf06fe6df │ │ │ │ ldrt r0, [r2], #1113 @ 0x459 │ │ │ │ @ instruction: 0xf84cf189 │ │ │ │ streq pc, [sp], #-111 @ 0xffffff91 │ │ │ │ @@ -295387,44 +295453,44 @@ │ │ │ │ strcc lr, [r1, #-8] │ │ │ │ strdvs r0, [r0, #51]! @ 0x33 │ │ │ │ @ instruction: 0xf046bf48 │ │ │ │ strtcc r0, [r0], #-1600 @ 0xfffff9c0 │ │ │ │ stmdble fp, {r0, r1, r2, r3, r5, r7, r9, lr} │ │ │ │ ldrtmi r4, [r2], -r3, asr #12 │ │ │ │ strbmi r4, [r8], -r1, lsr #12 │ │ │ │ - blx 0x13eeba2 │ │ │ │ + blx 0x13eeca2 │ │ │ │ svcpl 0x0080f510 │ │ │ │ stccs 3, cr13, [r0, #-948] @ 0xfffffc4c │ │ │ │ strmi fp, [r5], -r8, lsl #30 │ │ │ │ tstcs r0, r8, lsr #12 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ streq pc, [sp, #-111] @ 0xffffff91 │ │ │ │ svclt 0x0000e7f2 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec87dd4 │ │ │ │ + bl 0xfec87ed4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0xfedb4a9c │ │ │ │ + blmi 0xfedb4b9c │ │ │ │ strmi fp, [ip], -pc, lsl #1 │ │ │ │ ldrmi r4, [r7], -r6, lsl #12 │ │ │ │ eorcs r2, r0, #0, 2 │ │ │ │ ldmdavs fp, {r2, fp, sp, pc} │ │ │ │ @ instruction: 0xf04f930d │ │ │ │ @ instruction: 0xf1770300 │ │ │ │ @ instruction: 0x4620edb8 │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf7f93302 │ │ │ │ @ instruction: 0xf110fa0f │ │ │ │ @ instruction: 0xf0000f16 │ │ │ │ strmi r8, [r5], -r2, lsr #4 │ │ │ │ stcle 12, cr2, [sl], #-152 @ 0xffffff68 │ │ │ │ - stcle 12, cr2, [pc, #-8]! @ 0x130c0c │ │ │ │ - blcs 0x9f87a4 │ │ │ │ + stcle 12, cr2, [pc, #-8]! @ 0x130d0c │ │ │ │ + blcs 0x9f88a4 │ │ │ │ ldm pc, {r2, r3, r5, fp, ip, lr, pc}^ @ │ │ │ │ mvneq pc, r3, lsl r0 @ │ │ │ │ orrseq r0, sp, r3, asr r1 │ │ │ │ rsbseq r0, sp, sp, ror r0 │ │ │ │ adceq r0, r4, r4, lsr #1 │ │ │ │ orreq r0, r0, r4, ror r1 │ │ │ │ subseq r0, r2, ip, lsr #1 │ │ │ │ @@ -295439,27 +295505,27 @@ │ │ │ │ eoreq r0, fp, fp, lsr #32 │ │ │ │ eoreq r0, fp, fp, lsr #32 │ │ │ │ eoreq r0, fp, fp, lsr #32 │ │ │ │ subseq r0, r2, ip, lsr #1 │ │ │ │ vqadd.s8 q8, q0, q1 │ │ │ │ addsmi r4, ip, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0xf5b4dc77 │ │ │ │ - ble 0x1f4ca74 │ │ │ │ + ble 0x1f4cb74 │ │ │ │ @ instruction: 0xee1d498c │ │ │ │ qsub16mi r0, r3, r0 │ │ │ │ ldrbtmi r4, [r9], #-1586 @ 0xfffff9ce │ │ │ │ stmdapl r0, {r0, r3, fp, sp, lr}^ │ │ │ │ @ instruction: 0xf8d021dd │ │ │ │ @ instruction: 0x97000294 │ │ │ │ andpl pc, sp, r0, lsl #10 │ │ │ │ @ instruction: 0xf74e3018 │ │ │ │ - @ instruction: 0x4604eab2 │ │ │ │ + @ instruction: 0x4604ea32 │ │ │ │ @ instruction: 0xf0001c43 │ │ │ │ - blmi 0xfe191154 │ │ │ │ - blls 0x48ad0c │ │ │ │ + blmi 0xfe191254 │ │ │ │ + blls 0x48ae0c │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xf0400300 │ │ │ │ @ instruction: 0x462081d6 │ │ │ │ tstcs r0, pc │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @@ -295486,28 +295552,28 @@ │ │ │ │ addseq pc, r4, #208, 16 @ 0xd00000 │ │ │ │ ldr r9, [r9, r0, lsl #8]! │ │ │ │ ldrtmi r2, [r9], -r1, lsl #6 │ │ │ │ @ instruction: 0x46182210 │ │ │ │ stc2l 0, cr15, [r0, #40]! @ 0x28 │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ @ instruction: 0xf9b08195 │ │ │ │ - blcs 0x1bcd30 │ │ │ │ + blcs 0x1bce30 │ │ │ │ orrhi pc, sp, r0, lsl #4 │ │ │ │ ldrtmi r6, [r2], -r1, asr #16 │ │ │ │ andscc pc, r0, sp, lsr #17 │ │ │ │ tstls r6, r3, asr #16 │ │ │ │ smlabtls r7, r9, r7, r1 │ │ │ │ andscc pc, r2, sp, lsr #17 │ │ │ │ stmvs r1, {r0, r1, r3, r5, r9, sl, lr} │ │ │ │ strbne r9, [r9, r8, lsl #2] │ │ │ │ ldmdbmi r7, {r0, r3, r8, ip, pc}^ │ │ │ │ andls r6, sl, r0, asr #17 │ │ │ │ stmdavs r9, {r0, r3, r4, r5, r6, sl, lr} │ │ │ │ vqshl.s64 q7, , #36 @ 0x24 │ │ │ │ - blcs 0x201980 │ │ │ │ + blcs 0x201a80 │ │ │ │ ldmdbmi r3, {r1, r2, r7, fp, ip, lr, pc}^ │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrtmi r4, [r2], -fp, lsr #12 │ │ │ │ stmdavs r9, {r0, r3, r4, r5, r6, sl, lr} │ │ │ │ movwcs lr, #6021 @ 0x1785 │ │ │ │ ldrtmi r2, [r9], -r0, lsr #4 │ │ │ │ @ instruction: 0xf00a4618 │ │ │ │ @@ -295527,15 +295593,15 @@ │ │ │ │ cdp 0, 1, cr9, cr13, cr10, {0} │ │ │ │ ldrbtmi r0, [r9], #-3952 @ 0xfffff090 │ │ │ │ stmdapl r1, {r0, r3, fp, sp, lr}^ │ │ │ │ addseq pc, r4, #13697024 @ 0xd10000 │ │ │ │ tstls r0, r4, lsl #18 │ │ │ │ @ instruction: 0xf50021dd │ │ │ │ andscc r5, r8, sp │ │ │ │ - b 0x5eeb0c │ │ │ │ + ldmib r2, {r1, r2, r3, r6, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ mcrrne 6, 0, r4, r5, cr4 │ │ │ │ msrhi CPSR_fxc, r0 │ │ │ │ @ instruction: 0xf47f2c00 │ │ │ │ qsaxmi sl, r3, lr │ │ │ │ ldrtmi r2, [r9], -r0, lsr #4 │ │ │ │ @ instruction: 0xf00a2003 │ │ │ │ stmdacs r0, {r0, r1, r3, r4, r5, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ @@ -295553,17 +295619,17 @@ │ │ │ │ shsub16mi r0, r2, r0 │ │ │ │ stmdavs r9, {r0, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf8d15841 │ │ │ │ stmdbge r2, {r2, r4, r7, r9} │ │ │ │ bicscs r9, sp, r0, lsl #2 │ │ │ │ andpl pc, sp, r0, lsl #10 │ │ │ │ @ instruction: 0xf74e3018 │ │ │ │ - strmi lr, [r4], -r0, ror #19 │ │ │ │ + strmi lr, [r4], -r0, ror #18 │ │ │ │ tstle r5, r1, asr #24 │ │ │ │ - blx 0x86d372 │ │ │ │ + blx 0x86d472 │ │ │ │ @ instruction: 0xf7f96800 │ │ │ │ submi pc, r4, #15269888 @ 0xe90000 │ │ │ │ @ instruction: 0xf6ff2c00 │ │ │ │ movwcs sl, #3878 @ 0xf26 │ │ │ │ ldrtmi r2, [r9], -r8, lsl #4 │ │ │ │ @ instruction: 0xf00a2003 │ │ │ │ stmdacs r0, {r0, r1, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ @@ -295581,57 +295647,57 @@ │ │ │ │ stcge 15, cr0, [r2], {112} @ 0x70 │ │ │ │ ldrbtmi r4, [r9], #-1579 @ 0xfffff9d5 │ │ │ │ ldrtmi r6, [r2], -r9, lsl #16 │ │ │ │ bicscs r5, sp, r0, asr #16 │ │ │ │ addseq pc, r4, #208, 16 @ 0xd00000 │ │ │ │ ldrbt r9, [r3], r0, lsl #8 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - rsbseq pc, lr, r6, ror #2 │ │ │ │ - rsbseq pc, lr, r2, ror #1 │ │ │ │ - rsbseq pc, lr, ip, lsl #1 │ │ │ │ - rsbseq pc, lr, r4, ror r0 @ │ │ │ │ - rsbseq pc, lr, sl, lsr #32 │ │ │ │ - rsbseq lr, lr, r4, asr #31 │ │ │ │ - rsbseq lr, lr, r2, asr pc │ │ │ │ + rsbseq pc, lr, r6, rrx │ │ │ │ + rsbseq lr, lr, r2, ror #31 │ │ │ │ + rsbseq lr, lr, ip, lsl #31 │ │ │ │ + rsbseq lr, lr, r4, ror pc │ │ │ │ + rsbseq lr, lr, sl, lsr #30 │ │ │ │ + rsbseq lr, lr, r4, asr #29 │ │ │ │ + rsbseq lr, lr, r2, asr lr │ │ │ │ vnmla.f64 d4, d13, d22 │ │ │ │ stmdbmi r6!, {r4, r5, r6, r8, r9, sl, fp, sp}^ │ │ │ │ ldrbtmi r4, [fp], #-1592 @ 0xfffff9c8 │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ @ instruction: 0xf8d32213 │ │ │ │ @ instruction: 0xf00a4294 │ │ │ │ andls pc, r0, r1, lsl ip @ │ │ │ │ andpl pc, sp, r4, lsl #10 │ │ │ │ ldrtmi r4, [r2], -fp, lsr #12 │ │ │ │ @ instruction: 0x301821dd │ │ │ │ - stmib r4, {r1, r2, r3, r6, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + stmdb r4, {r1, r2, r3, r6, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ mcrrne 6, 0, r4, r3, cr4 │ │ │ │ mrcge 4, 6, APSR_nzcv, cr3, cr15, {3} │ │ │ │ - blx 0xff16d428 │ │ │ │ + blx 0xff16d528 │ │ │ │ @ instruction: 0xf7f96800 │ │ │ │ submi pc, r4, #9240576 @ 0x8d0000 │ │ │ │ - blmi 0x176aa34 │ │ │ │ + blmi 0x176ab34 │ │ │ │ svccs 0x0070ee1d │ │ │ │ ldrbtmi r4, [fp], #-1592 @ 0xfffff9c8 │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ addsmi pc, r4, #13828096 @ 0xd30000 │ │ │ │ stc2 7, cr15, [r8], #-952 @ 0xfffffc48 │ │ │ │ ldmdbmi r3, {r0, r1, r2, r3, r4, r6, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ svceq 0x0070ee1d │ │ │ │ @ instruction: 0x462b4632 │ │ │ │ stmdavs r9, {r0, r3, r4, r5, r6, sl, lr} │ │ │ │ bicscs r5, sp, r0, asr #16 │ │ │ │ addseq pc, r4, #208, 16 @ 0xd00000 │ │ │ │ @ instruction: 0xf5009700 │ │ │ │ andscc r5, r8, sp │ │ │ │ - ldmdb ip, {r1, r2, r3, r6, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + ldm ip, {r1, r2, r3, r6, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ tstle r5, r2, asr #24 │ │ │ │ - blx 0xfe7ed474 │ │ │ │ + blx 0xfe7ed574 │ │ │ │ @ instruction: 0xf7f96800 │ │ │ │ submi pc, r0, #6750208 @ 0x670000 │ │ │ │ - blx 0xeef0e │ │ │ │ + blx 0xef00e │ │ │ │ strt r4, [r2], r4, lsl #12 │ │ │ │ andscs r2, r0, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0x46184639 │ │ │ │ stc2l 0, cr15, [r0], {10} │ │ │ │ rsbsle r2, r5, r0, lsl #16 │ │ │ │ @ instruction: 0x3000f9b0 │ │ │ │ stmdale lr!, {r1, r8, r9, fp, sp}^ │ │ │ │ @@ -295647,77 +295713,77 @@ │ │ │ │ smlabtls sl, r1, r8, r6 │ │ │ │ stmdavs r4!, {r2, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf8d15929 │ │ │ │ stmdbge r4, {r2, r4, r7, r9} │ │ │ │ bicscs r9, sp, r0, lsl #2 │ │ │ │ andpl pc, sp, r0, lsl #10 │ │ │ │ @ instruction: 0xf74e3018 │ │ │ │ - strmi lr, [r4], -r4, lsr #18 │ │ │ │ + strmi lr, [r4], -r4, lsr #17 │ │ │ │ suble r1, r3, r6, asr #24 │ │ │ │ @ instruction: 0xf47f2c00 │ │ │ │ @ instruction: 0x4623ae70 │ │ │ │ @ instruction: 0x46392210 │ │ │ │ @ instruction: 0xf00a2003 │ │ │ │ stmdacs r0, {r0, r2, r3, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf8bdd042 │ │ │ │ andhi r3, r3, r0, lsl r0 │ │ │ │ @ instruction: 0x3012f8bd │ │ │ │ - blls 0x2d10e8 │ │ │ │ - blls 0x3490ec │ │ │ │ - blls 0x3c91f0 │ │ │ │ + blls 0x2d11e8 │ │ │ │ + blls 0x3491ec │ │ │ │ + blls 0x3c92f0 │ │ │ │ strcs r6, [r0], #-195 @ 0xffffff3d │ │ │ │ stmdbmi r2!, {r0, r3, r4, r6, r9, sl, sp, lr, pc} │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrtmi r4, [r2], -fp, lsr #12 │ │ │ │ stmdavs r9, {r0, r3, r4, r5, r6, sl, lr} │ │ │ │ bicscs r5, sp, r0, asr #16 │ │ │ │ addseq pc, r4, #208, 16 @ 0xd00000 │ │ │ │ @ instruction: 0xf5009700 │ │ │ │ andscc r5, r8, sp │ │ │ │ - ldm r6!, {r1, r2, r3, r6, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + ldmda r6!, {r1, r2, r3, r6, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ stclne 6, cr4, [r0], #-16 │ │ │ │ @ instruction: 0xf14bd105 │ │ │ │ stmdavs r0, {r0, r1, r4, r5, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf800f7f9 │ │ │ │ stccs 2, cr4, [r0], {68} @ 0x44 │ │ │ │ mrcge 6, 1, APSR_nzcv, cr13, cr15, {7} │ │ │ │ stmdbmi pc, {r5, r9, sl, lr} @ │ │ │ │ @ instruction: 0xf00a2213 │ │ │ │ strmi pc, [r4], -fp, lsl #23 │ │ │ │ @ instruction: 0xf14be635 │ │ │ │ stmdavs r0, {r0, r1, r5, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xfff0f7f8 │ │ │ │ strb r4, [sp], r4, asr #4 │ │ │ │ - blx 0x86d570 │ │ │ │ + blx 0x86d670 │ │ │ │ @ instruction: 0xf7f86800 │ │ │ │ submi pc, r4, #932 @ 0x3a4 │ │ │ │ @ instruction: 0xf06fe7b4 │ │ │ │ @ instruction: 0xe6240415 │ │ │ │ streq pc, [sp], #-111 @ 0xffffff91 │ │ │ │ @ instruction: 0xf188e621 │ │ │ │ svclt 0x0000fdb9 │ │ │ │ - rsbseq lr, lr, r6, lsl pc │ │ │ │ - eorseq r6, r5, r8, asr #15 │ │ │ │ - ldrsbteq lr, [lr], #-230 @ 0xffffff1a │ │ │ │ - ldrhteq lr, [lr], #-236 @ 0xffffff14 │ │ │ │ - rsbseq lr, lr, ip, asr #28 │ │ │ │ - ldrshteq lr, [lr], #-208 @ 0xffffff30 │ │ │ │ + rsbseq lr, lr, r6, lsl lr │ │ │ │ + ldrsbteq r6, [r5], -r8 │ │ │ │ + ldrsbteq lr, [lr], #-214 @ 0xffffff2a │ │ │ │ + ldrhteq lr, [lr], #-220 @ 0xffffff24 │ │ │ │ + rsbseq lr, lr, ip, asr #26 │ │ │ │ + ldrshteq lr, [lr], #-192 @ 0xffffff40 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ ldrmi fp, [ip], -ip, lsl #1 │ │ │ │ - blx 0x903f80 │ │ │ │ + blx 0x904080 │ │ │ │ ldrmi pc, [r7], -r1, lsl #25 │ │ │ │ ldmdavs fp, {r0, r3, sl, fp} │ │ │ │ @ instruction: 0xf04f930b │ │ │ │ @ instruction: 0xf10c0300 │ │ │ │ @ instruction: 0xf8dd33ff │ │ │ │ ldmib sp, {r4, r6, pc}^ │ │ │ │ - blcs 0x70b500 │ │ │ │ + blcs 0x70b600 │ │ │ │ ldm pc, {r0, r3, r4, fp, ip, lr, pc}^ @ │ │ │ │ eoreq pc, r3, r3, lsl r0 @ │ │ │ │ rsbseq r0, r6, pc, lsl #1 │ │ │ │ mulseq r8, lr, r0 │ │ │ │ andseq r0, r8, r8, lsl r0 │ │ │ │ andseq r0, r8, r8, lsl r0 │ │ │ │ sbcseq r0, fp, r8, lsl r0 │ │ │ │ @@ -295732,41 +295798,41 @@ │ │ │ │ ldmdavs fp, {r1, r2, r4, r7, r8, r9, sp} │ │ │ │ @ instruction: 0xf100055b │ │ │ │ @ instruction: 0xf06f8204 │ │ │ │ sub r0, r1, r5, lsr #8 │ │ │ │ svcvc 0x00faf5b4 │ │ │ │ andhi pc, pc, #0, 4 │ │ │ │ strtmi r2, [r0], -r6, lsl #2 │ │ │ │ - blx 0x17ed540 │ │ │ │ + blx 0x17ed640 │ │ │ │ movwcs r2, #4614 @ 0x1206 │ │ │ │ ldrtmi r4, [r1], -r5, lsl #12 │ │ │ │ - blx 0x242976 │ │ │ │ + blx 0x242a76 │ │ │ │ andls pc, r5, #536870912 @ 0x20000000 │ │ │ │ - blx 0xffa6d146 │ │ │ │ + blx 0xffa6d246 │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ - bls 0x291904 │ │ │ │ + bls 0x291a04 │ │ │ │ strmi r4, [r2], #-1579 @ 0xfffff9d5 │ │ │ │ stmdahi r1, {r2, r3, r5, r6, r8, ip, sp, pc} │ │ │ │ andshi r3, r9, r6 │ │ │ │ addmi r3, r2, #402653184 @ 0x18000000 │ │ │ │ stcne 8, cr15, [r4], {48} @ 0x30 │ │ │ │ stcne 8, cr15, [r4], {35} @ 0x23 │ │ │ │ stcne 8, cr15, [r2], {48} @ 0x30 │ │ │ │ stcne 8, cr15, [r2], {35} @ 0x23 │ │ │ │ - blmi 0xfe52590c │ │ │ │ + blmi 0xfe525a0c │ │ │ │ svcne 0x0070ee1d │ │ │ │ ldrbtmi r4, [fp], #-1594 @ 0xfffff9c6 │ │ │ │ stmiapl r9, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ @ instruction: 0xf8d12300 │ │ │ │ movwls r0, #4756 @ 0x1294 │ │ │ │ andpl pc, sp, r0, lsl #10 │ │ │ │ strtmi r9, [fp], -r0, lsl #8 │ │ │ │ vst4.8 {d19-d22}, [pc :64], r8 │ │ │ │ - @ instruction: 0xf74e719c │ │ │ │ - strmi lr, [r4], -r6, asr #16 │ │ │ │ + @ instruction: 0xf74d719c │ │ │ │ + strmi lr, [r4], -r6, asr #31 │ │ │ │ @ instruction: 0xf0001c42 │ │ │ │ strtmi r8, [r8], -sp, lsr #1 │ │ │ │ @ instruction: 0xf9faf10e │ │ │ │ ldmdavs r9, {r7, r8, r9, fp, lr} │ │ │ │ subsmi r9, r9, fp, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ bichi pc, ip, r0, asr #32 │ │ │ │ @@ -295832,27 +295898,27 @@ │ │ │ │ stmdacs r0, {r0, r2, r4, r5, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ mrshi pc, (UNDEF: 76) @ │ │ │ │ stcne 0, cr9, [r0, #-20]! @ 0xffffffec │ │ │ │ @ instruction: 0xf980f10e │ │ │ │ stmdacs r0, {r0, r2, r9, sl, lr} │ │ │ │ mrshi pc, (UNDEF: 76) @ │ │ │ │ strtmi r9, [r2], -r5, lsl #18 │ │ │ │ - blcc 0x26f3dc │ │ │ │ - blcc 0x26f39c │ │ │ │ - svc 0x006ef6de │ │ │ │ + blcc 0x26f4dc │ │ │ │ + blcc 0x26f49c │ │ │ │ + mcr 6, 7, pc, cr14, cr14, {6} @ │ │ │ │ vmov.s16 r4, d13[0] │ │ │ │ shsub16mi r1, sl, r0 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ vadd.i8 , q8, │ │ │ │ @ instruction: 0xf8d3112d │ │ │ │ @ instruction: 0x462b0294 │ │ │ │ @ instruction: 0xf5009400 │ │ │ │ @ instruction: 0xf8cd500d │ │ │ │ andscc r8, r8, r4 │ │ │ │ - svc 0x0098f74d │ │ │ │ + svc 0x0018f74d │ │ │ │ mcrrne 6, 0, r4, r6, cr4 │ │ │ │ svcge 0x0053f47f │ │ │ │ @ instruction: 0xf8d4f14b │ │ │ │ @ instruction: 0xf7f86800 │ │ │ │ submi pc, r4, #2576 @ 0xa10 │ │ │ │ strmi lr, [sp], -fp, asr #14 │ │ │ │ @ instruction: 0xf0402900 │ │ │ │ @@ -295877,33 +295943,33 @@ │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ vst2. {d21-d22}, [pc], fp │ │ │ │ @ instruction: 0xf8d37197 │ │ │ │ @ instruction: 0x462b0294 │ │ │ │ @ instruction: 0xf5009400 │ │ │ │ stmib sp, {r0, r2, r3, ip, lr}^ │ │ │ │ andscc r6, r8, r1, lsl #16 │ │ │ │ - svc 0x0056f74d │ │ │ │ + cdp 7, 13, cr15, cr6, cr13, {2} │ │ │ │ stclne 6, cr4, [r0], #-16 │ │ │ │ @ instruction: 0xf14bd105 │ │ │ │ stmdavs r0, {r0, r1, r4, r7, fp, ip, sp, lr, pc} │ │ │ │ mcr2 7, 3, pc, cr0, cr8, {7} @ │ │ │ │ stccs 2, cr4, [r0], {68} @ 0x44 │ │ │ │ adcshi pc, r9, r0, lsl #6 │ │ │ │ @ instruction: 0xf8c9682b │ │ │ │ str r3, [r4, -r0] │ │ │ │ ldrtmi r4, [r8], -r1, lsr #12 │ │ │ │ ldc2l 1, cr15, [r4, #-540] @ 0xfffffde4 │ │ │ │ mcrrne 6, 0, r4, r7, cr4 │ │ │ │ svcge 0x0000f47f │ │ │ │ svclt 0x0000e730 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - @ instruction: 0x007eec96 │ │ │ │ - rsbseq lr, lr, ip, lsl #23 │ │ │ │ - rsbseq lr, lr, ip, lsr fp │ │ │ │ - ldrhteq lr, [lr], #-168 @ 0xffffff58 │ │ │ │ + @ instruction: 0x007eeb96 │ │ │ │ + rsbseq lr, lr, ip, lsl #21 │ │ │ │ + rsbseq lr, lr, ip, lsr sl │ │ │ │ + ldrhteq lr, [lr], #-152 @ 0xffffff68 │ │ │ │ ldmdavs sl, {r0, r1, r2, r5, r6, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, fp, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ sbchi pc, r0, r0, asr #32 │ │ │ │ @ instruction: 0x46214632 │ │ │ │ andlt r4, ip, r8, lsr r6 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ @@ -295916,53 +295982,53 @@ │ │ │ │ svcpl 0x0080f510 │ │ │ │ movwcs sp, #543 @ 0x21f │ │ │ │ strbmi r2, [r1], -r4, lsl #4 │ │ │ │ @ instruction: 0xf00a2003 │ │ │ │ stmdacs r0, {r0, r2, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ addshi pc, ip, r0 │ │ │ │ andvs r2, r5, r0, lsl #8 │ │ │ │ - blmi 0x162af10 │ │ │ │ - blls 0x40b454 │ │ │ │ + blmi 0x162b010 │ │ │ │ + blls 0x40b554 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xf0400300 │ │ │ │ @ instruction: 0x46308097 │ │ │ │ pop {r2, r3, ip, sp, pc} │ │ │ │ @ instruction: 0xf7ed47f0 │ │ │ │ strtmi fp, [r1], -r1, lsl #31 │ │ │ │ ldrtmi r4, [r8], -r2, asr #12 │ │ │ │ @ instruction: 0xfffef187 │ │ │ │ stclne 6, cr4, [r2], #-16 │ │ │ │ mrcge 4, 5, APSR_nzcv, cr4, cr15, {3} │ │ │ │ - blmi 0x132afa8 │ │ │ │ - blls 0x40b484 │ │ │ │ + blmi 0x132b0a8 │ │ │ │ + blls 0x40b584 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ cmnle pc, r0, lsl #6 │ │ │ │ @ instruction: 0x46214632 │ │ │ │ andlt r4, ip, r8, lsr r6 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ stmdalt r0!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - blle 0x1b7c438 │ │ │ │ + blle 0x1b7c538 │ │ │ │ andcs r2, r8, #0, 6 │ │ │ │ andcs r4, r3, r1, lsr r6 │ │ │ │ - blx 0x156d46c │ │ │ │ + blx 0x156d56c │ │ │ │ stmdacs r0, {r1, r7, r9, sl, lr} │ │ │ │ stcne 0, cr13, [r0, #-408]! @ 0xfffffe68 │ │ │ │ @ instruction: 0xf89cf10e │ │ │ │ stmdacs r0, {r0, r2, r9, sl, lr} │ │ │ │ - blmi 0xf65604 │ │ │ │ + blmi 0xf65704 │ │ │ │ svcne 0x0070ee1d │ │ │ │ ldrbtmi r4, [fp], #-1594 @ 0xfffff9c6 │ │ │ │ stmiapl fp, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ orrsvc pc, r7, pc, asr #8 │ │ │ │ addseq pc, r4, #13828096 @ 0xd30000 │ │ │ │ strls r4, [r0], #-1579 @ 0xfffff9d5 │ │ │ │ andpl pc, sp, r0, lsl #10 │ │ │ │ stmdals r1, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf74d3018 │ │ │ │ - @ instruction: 0x4604eebe │ │ │ │ + @ instruction: 0x4604ee3e │ │ │ │ tstle r5, r1, asr #24 │ │ │ │ @ instruction: 0xfffaf14a │ │ │ │ @ instruction: 0xf7f86800 │ │ │ │ submi pc, r4, #12736 @ 0x31c0 │ │ │ │ ldcle 12, cr2, [r2], {-0} │ │ │ │ @ instruction: 0xf8ca682b │ │ │ │ strbt r3, [ip], -r0 │ │ │ │ @@ -295975,41 +296041,41 @@ │ │ │ │ movwls r6, #34883 @ 0x8843 │ │ │ │ movwcs lr, #1699 @ 0x6a3 │ │ │ │ @ instruction: 0x46221d31 │ │ │ │ @ instruction: 0xf00a2003 │ │ │ │ @ instruction: 0xb1a8fa0f │ │ │ │ stcne 6, cr4, [r9, #-136]! @ 0xffffff78 │ │ │ │ andeq pc, r4, sl, lsl #2 │ │ │ │ - mrc 6, 2, APSR_nzcv, cr4, cr14, {6} │ │ │ │ + ldcl 6, cr15, [r4, #888] @ 0x378 │ │ │ │ movwcs lr, #2014 @ 0x7de │ │ │ │ tstpeq r4, sl, lsl #2 @ p-variant is OBSOLETE │ │ │ │ andcs r4, r3, r2, lsr #12 │ │ │ │ - blx 0x16d50c │ │ │ │ + blx 0x16d60c │ │ │ │ @ instruction: 0x4622b130 │ │ │ │ @ instruction: 0xf1091d29 │ │ │ │ @ instruction: 0xf6de0004 │ │ │ │ - ldr lr, [r7, -r6, asr #28]! │ │ │ │ + ldr lr, [r7, -r6, asr #27]! │ │ │ │ streq pc, [sp], #-111 @ 0xffffff91 │ │ │ │ @ instruction: 0x460ae63d │ │ │ │ - sbcsvs pc, r8, pc, asr #12 │ │ │ │ + rscvc pc, r8, pc, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf0384661 │ │ │ │ ldrb pc, [r2, #3353]! @ 0xd19 @ │ │ │ │ ldreq pc, [r5], #-111 @ 0xffffff91 │ │ │ │ @ instruction: 0x4628e634 │ │ │ │ @ instruction: 0xf82cf10e │ │ │ │ streq pc, [sp], #-111 @ 0xffffff91 │ │ │ │ @ instruction: 0xf06fe62e │ │ │ │ strt r0, [fp], -r6, lsl #8 │ │ │ │ - blx 0x166db4a │ │ │ │ + blx 0x166dc4a │ │ │ │ streq pc, [fp], #-111 @ 0xffffff91 │ │ │ │ @ instruction: 0xf06fe626 │ │ │ │ strt r0, [r0], -fp, lsl #8 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - rsbseq lr, lr, r6, lsl #19 │ │ │ │ + rsbseq lr, lr, r6, lsl #17 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ andeq pc, r0, ip, asr #17 │ │ │ │ stceq 8, cr15, [r8], #-304 @ 0xfffffed0 │ │ │ │ stcpl 5, cr15, [r0, #692] @ 0x2b4 │ │ │ │ umulllt r4, r4, r5, fp @ │ │ │ │ @@ -296028,15 +296094,15 @@ │ │ │ │ tstlt r3, #40, 30 @ 0xa0 │ │ │ │ mvnsle r4, fp, lsr #5 │ │ │ │ movtlt r6, #26918 @ 0x6926 │ │ │ │ ldrtmi r4, [sl], -r0, lsr #12 │ │ │ │ @ instruction: 0xf8cda903 │ │ │ │ ldrmi r8, [r0, r0]! │ │ │ │ @ instruction: 0xf50d4604 │ │ │ │ - blmi 0xfe185ba8 │ │ │ │ + blmi 0xfe185ca8 │ │ │ │ ldmdavs sl, {r2, r3, r8, ip, sp} │ │ │ │ subsmi r6, sl, fp, lsl #16 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ rscshi pc, r5, r0, asr #32 │ │ │ │ @ instruction: 0xf50d4620 │ │ │ │ andlt r5, r4, r0, lsl #27 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @@ -296046,57 +296112,57 @@ │ │ │ │ @ instruction: 0xf64f81f0 │ │ │ │ vsubw.s8 q11, q8, d24 │ │ │ │ ldmdavs fp, {r1, r2, r4, r7, r8, r9, sp} │ │ │ │ ldrtle r0, [r3], #-1372 @ 0xfffffaa4 │ │ │ │ ldreq pc, [r8], #-111 @ 0xffffff91 │ │ │ │ stmdavs r3!, {r0, r2, r3, r4, r6, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ rscsle r2, r9, r0, lsl #22 │ │ │ │ - bcs 0x2cbb78 │ │ │ │ - bcs 0x1e7660 │ │ │ │ - bllt 0x1fe76f4 │ │ │ │ + bcs 0x2cbc78 │ │ │ │ + bcs 0x1e7760 │ │ │ │ + bllt 0x1fe77f4 │ │ │ │ cdp 8, 1, cr4, cr13, cr13, {3} │ │ │ │ shsub16mi r4, sl, r0 │ │ │ │ ldrbtmi r2, [r8], #-310 @ 0xfffffeca │ │ │ │ stmdapl r0!, {fp, sp, lr} │ │ │ │ addseq pc, r4, #208, 16 @ 0xd00000 │ │ │ │ andpl pc, sp, r0, lsl #10 │ │ │ │ @ instruction: 0xf74d3018 │ │ │ │ - @ instruction: 0x4604edf2 │ │ │ │ + @ instruction: 0x4604ed72 │ │ │ │ bicle r1, r2, r0, ror #24 │ │ │ │ @ instruction: 0xff2ef14a │ │ │ │ @ instruction: 0xf7f86800 │ │ │ │ submi pc, r4, #64256 @ 0xfb00 │ │ │ │ - bcs 0x3ab518 │ │ │ │ + bcs 0x3ab618 │ │ │ │ stmibvs r3!, {r2, r4, r8, ip, lr, pc} │ │ │ │ - blcs 0x400238 │ │ │ │ + blcs 0x400338 │ │ │ │ adcshi pc, r7, r0, lsl #4 │ │ │ │ @ instruction: 0xf003e8df │ │ │ │ eorscc r7, r2, #591396864 @ 0x23400000 │ │ │ │ @ instruction: 0x77773232 │ │ │ │ strvc r7, [r2, #2354] @ 0x932 │ │ │ │ - @ instruction: 0xf64f4629 │ │ │ │ - vaddl.s8 , d0, d0 │ │ │ │ - @ instruction: 0xf038002f │ │ │ │ + vmax.s8 d20, d0, d25 │ │ │ │ + vmov.i32 d16, #0 @ 0x00000000 │ │ │ │ + @ instruction: 0xf0380030 │ │ │ │ @ instruction: 0xe7c3fc73 │ │ │ │ @ instruction: 0x63a8f64f │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ ldrbeq r6, [fp, #-2075] @ 0xfffff7e5 │ │ │ │ @ instruction: 0x4629d5bc │ │ │ │ - eorvc pc, r0, pc, asr #12 │ │ │ │ - eoreq pc, pc, r0, asr #5 │ │ │ │ + eorseq pc, r0, r0, asr #4 │ │ │ │ + eorseq pc, r0, r0, asr #5 │ │ │ │ stc2l 0, cr15, [r4], #-224 @ 0xffffff20 │ │ │ │ stmdbmi pc, {r2, r4, r5, r7, r8, r9, sl, sp, lr, pc}^ @ │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi r4, [r9], #-1594 @ 0xfffff9c6 │ │ │ │ stmdapl r0, {r0, r3, fp, sp, lr}^ │ │ │ │ @ instruction: 0xf8d02136 │ │ │ │ @ instruction: 0xf8cd0294 │ │ │ │ @ instruction: 0xf5008000 │ │ │ │ andscc r5, r8, sp │ │ │ │ - ldc 7, cr15, [r0, #308]! @ 0x134 │ │ │ │ + ldc 7, cr15, [r0, #-308]! @ 0xfffffecc │ │ │ │ mcrrne 6, 0, r4, r1, cr4 │ │ │ │ ldr sp, [sp, r1, lsl #3]! │ │ │ │ stmiavs r3!, {r2, r8, sl, sp}^ │ │ │ │ ldreq pc, [r8], -r4, lsl #2 │ │ │ │ rsbsle r2, r1, r1, lsl #22 │ │ │ │ subsle r2, r4, r2, lsl #22 │ │ │ │ strbmi r2, [r1], -r1, lsl #6 │ │ │ │ @@ -296110,15 +296176,15 @@ │ │ │ │ ldrbtmi r4, [r9], #-1594 @ 0xfffff9c6 │ │ │ │ cdp 8, 1, cr6, cr13, cr9, {0} │ │ │ │ stmdapl r1, {r4, r5, r6, r8, r9, sl, fp}^ │ │ │ │ addseq pc, r4, #13697024 @ 0xd10000 │ │ │ │ tstls r0, r3, lsl #18 │ │ │ │ @ instruction: 0xf5002136 │ │ │ │ andscc r5, r8, sp │ │ │ │ - stc 7, cr15, [r4, #308] @ 0x134 │ │ │ │ + stc 7, cr15, [r4, #-308] @ 0xfffffecc │ │ │ │ mcrrne 6, 0, r4, r2, cr4 │ │ │ │ @ instruction: 0xf14ad105 │ │ │ │ stmdavs r0, {r0, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ stc2 7, cr15, [lr], {248} @ 0xf8 │ │ │ │ @ instruction: 0xf5144244 │ │ │ │ @ instruction: 0xf4bf5f80 │ │ │ │ strtmi sl, [sl], -ip, asr #30 │ │ │ │ @@ -296129,20 +296195,20 @@ │ │ │ │ stmdbge r3, {r1, r4, r5, r9, sl, lr} │ │ │ │ stc2l 0, cr15, [r6, #-36]! @ 0xffffffdc │ │ │ │ strcs lr, [r2, #-1853] @ 0xfffff8c3 │ │ │ │ strcs lr, [r8, #-1979] @ 0xfffff845 │ │ │ │ stmibvs r5!, {r0, r3, r4, r5, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf1042100 │ │ │ │ @ instruction: 0xf00a0020 │ │ │ │ - blx 0x16f7da │ │ │ │ + blx 0x16f8da │ │ │ │ ldr pc, [r0, r5, lsl #10]! │ │ │ │ tstpcs r0, #82837504 @ p-variant is OBSOLETE @ 0x4f00000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ teqcs r0, r2, ror #19 │ │ │ │ - blx 0x18b7be │ │ │ │ + blx 0x18b8be │ │ │ │ ldmibvs sp, {r1, r8, r9, ip, sp}^ │ │ │ │ strcs lr, [r1, #-1957] @ 0xfffff85b │ │ │ │ movwcs lr, #6051 @ 0x17a3 │ │ │ │ strtmi r4, [sl], -r1, asr #12 │ │ │ │ @ instruction: 0xf00a4618 │ │ │ │ @ instruction: 0x4601f8bf │ │ │ │ ldrtmi fp, [r2], -r0, asr #3 │ │ │ │ @@ -296159,19 +296225,19 @@ │ │ │ │ ldrbtmi r6, [r9], #-2147 @ 0xfffff79d │ │ │ │ ldr r6, [ip, r9, lsl #16] │ │ │ │ streq pc, [sp], #-111 @ 0xffffff91 │ │ │ │ @ instruction: 0xf188e6ff │ │ │ │ @ instruction: 0xf7f9fa15 │ │ │ │ svclt 0x0000ff9f │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - rsbseq lr, lr, r2, ror #15 │ │ │ │ - rsbseq lr, lr, r6, ror #14 │ │ │ │ - rsbseq lr, lr, r2, lsl r7 │ │ │ │ - rsbseq lr, lr, r8, ror #12 │ │ │ │ - rsbseq lr, lr, lr, asr #12 │ │ │ │ + rsbseq lr, lr, r2, ror #13 │ │ │ │ + rsbseq lr, lr, r6, ror #12 │ │ │ │ + rsbseq lr, lr, r2, lsl r6 │ │ │ │ + rsbseq lr, lr, r8, ror #10 │ │ │ │ + rsbseq lr, lr, lr, asr #10 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ strmi fp, [ip], -sp, lsl #1 │ │ │ │ @ instruction: 0x461f49be │ │ │ │ movwcs r4, #1542 @ 0x606 │ │ │ │ @@ -296195,16 +296261,16 @@ │ │ │ │ orrshi pc, r1, r0 │ │ │ │ svcvc 0x0087f5b4 │ │ │ │ @ instruction: 0xf64fd05c │ │ │ │ vsubw.s8 q11, q8, d24 │ │ │ │ ldmdavs fp, {r1, r2, r4, r7, r8, r9, sp} │ │ │ │ @ instruction: 0xf100055b │ │ │ │ @ instruction: 0xf06f82c9 │ │ │ │ - blmi 0xfea329bc │ │ │ │ - blls 0x40b8b0 │ │ │ │ + blmi 0xfea32abc │ │ │ │ + blls 0x40b9b0 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xf0400300 │ │ │ │ strtmi r8, [r0], -r1, ror #5 │ │ │ │ tstcs r0, sp │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ @@ -296212,21 +296278,21 @@ │ │ │ │ andcs r9, r4, #20, 18 @ 0x50000 │ │ │ │ @ instruction: 0xf00a4618 │ │ │ │ stmdacs r0, {r0, r3, r4, r5, fp, ip, sp, lr, pc} │ │ │ │ addhi pc, r0, r0 │ │ │ │ ldrmi r6, [r8], r3, lsl #16 │ │ │ │ vqdmlsl.s q9, d0, d0 │ │ │ │ strtmi r8, [r1], -r6, asr #5 │ │ │ │ - blge 0x243148 │ │ │ │ + blge 0x243248 │ │ │ │ movwls r4, #1578 @ 0x62a │ │ │ │ strcs sl, [r4], #-2819 @ 0xfffff4fd │ │ │ │ @ instruction: 0xf1879404 │ │ │ │ strmi pc, [r4], -r3, lsl #18 │ │ │ │ rsbsle r1, r0, r6, asr #24 │ │ │ │ - blle 0xff53c8a0 │ │ │ │ + blle 0xff53c9a0 │ │ │ │ rsbsle r2, r3, r3, lsl #26 │ │ │ │ tstle r3, r4, lsl #26 │ │ │ │ @ instruction: 0xf7f89803 │ │ │ │ @ instruction: 0x9003fbb7 │ │ │ │ strbmi r9, [r5], -r4, lsl #22 │ │ │ │ ldrmi r4, [r8, #1593] @ 0x639 │ │ │ │ ldrmi fp, [sp], -r8, lsr #30 │ │ │ │ @@ -296237,215 +296303,215 @@ │ │ │ │ subsle r2, r3, r0, lsl #16 │ │ │ │ andvc r9, r3, r3, lsl #22 │ │ │ │ movwcs r9, #2324 @ 0x914 │ │ │ │ andcs r2, r3, r4, lsl #4 │ │ │ │ @ instruction: 0xf802f00a │ │ │ │ suble r2, r9, r0, lsl #16 │ │ │ │ str r6, [ip, r5]! │ │ │ │ - blcs 0x379438 │ │ │ │ + blcs 0x379538 │ │ │ │ andge sp, r1, #10420224 @ 0x9f0000 │ │ │ │ @ instruction: 0xf023f852 │ │ │ │ - andseq r1, r3, r9, lsl r9 │ │ │ │ - andseq r1, r3, r9, lsl r9 │ │ │ │ - andseq r1, r3, r9, lsl r9 │ │ │ │ - andseq r1, r3, fp, lsr #16 │ │ │ │ - andseq r1, r3, fp, lsr #16 │ │ │ │ - andseq r1, r3, r9, lsl r9 │ │ │ │ - @ instruction: 0x00131ad5 │ │ │ │ - andseq r1, r3, r9, lsl r9 │ │ │ │ - andseq r1, r3, r9, lsl r9 │ │ │ │ - andseq r1, r3, r9, lsl r9 │ │ │ │ + andseq r1, r3, r9, lsl sl │ │ │ │ + andseq r1, r3, r9, lsl sl │ │ │ │ + andseq r1, r3, r9, lsl sl │ │ │ │ + andseq r1, r3, fp, lsr #18 │ │ │ │ + andseq r1, r3, fp, lsr #18 │ │ │ │ + andseq r1, r3, r9, lsl sl │ │ │ │ + @ instruction: 0x00131bd5 │ │ │ │ + andseq r1, r3, r9, lsl sl │ │ │ │ + andseq r1, r3, r9, lsl sl │ │ │ │ + andseq r1, r3, r9, lsl sl │ │ │ │ ldmdbls r4, {r0, r8, r9, sp} │ │ │ │ ldrmi r2, [r8], -r4, lsl #4 │ │ │ │ @ instruction: 0xffdef009 │ │ │ │ stmdavs r3, {r4, r5, r8, r9, ip, sp, pc} │ │ │ │ @ instruction: 0xf0402b04 │ │ │ │ vst1.16 {d24-d27}, [pc :128], lr │ │ │ │ movwls r7, #16775 @ 0x4187 │ │ │ │ - blge 0x2431e4 │ │ │ │ + blge 0x2432e4 │ │ │ │ movwls r4, #1584 @ 0x630 │ │ │ │ @ instruction: 0xf187ab03 │ │ │ │ strmi pc, [r4], -fp, lsr #17 │ │ │ │ @ instruction: 0xf0001c41 │ │ │ │ stccs 1, cr8, [r0], {68} @ 0x44 │ │ │ │ svcge 0x0077f6ff │ │ │ │ movwcs r9, #2324 @ 0x914 │ │ │ │ andcs r2, r3, r4, lsl #4 │ │ │ │ @ instruction: 0xffc2f009 │ │ │ │ - bls 0x25dea4 │ │ │ │ + bls 0x25dfa4 │ │ │ │ andvs r2, r2, r0, lsl #6 │ │ │ │ andcs r4, r4, #59768832 @ 0x3900000 │ │ │ │ @ instruction: 0xf0092003 │ │ │ │ stmdacs r0, {r0, r3, r4, r5, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ adchi pc, fp, r0, asr #32 │ │ │ │ streq pc, [sp], #-111 @ 0xffffff91 │ │ │ │ @ instruction: 0xf14ae761 │ │ │ │ stmdavs r0, {r0, r2, r3, r4, r5, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ - blx 0x13ef96a │ │ │ │ + blx 0x13efa6a │ │ │ │ str r4, [r7, r4, asr #4] │ │ │ │ @ instruction: 0xf0039b03 │ │ │ │ tsteq r8, #-268435456 @ 0xf0000000 │ │ │ │ @ instruction: 0xf442bf48 │ │ │ │ ldreq r2, [r9, #-512] @ 0xfffffe00 │ │ │ │ @ instruction: 0xf442bf48 │ │ │ │ andls r6, r3, #0, 4 │ │ │ │ cdpne 7, 5, cr14, cr3, cr4, {4} │ │ │ │ @ instruction: 0xf63f2b1e │ │ │ │ andge sl, r1, #92, 30 @ 0x170 │ │ │ │ @ instruction: 0xf023f852 │ │ │ │ - andseq r1, r3, r1, asr #27 │ │ │ │ - andseq r1, r3, r3, ror #16 │ │ │ │ - andseq r1, r3, r3, ror #16 │ │ │ │ - andseq r1, r3, r3, ror #16 │ │ │ │ - andseq r1, r3, r3, ror #16 │ │ │ │ - andseq r1, r3, r3, ror #16 │ │ │ │ - andseq r1, r3, r3, ror #16 │ │ │ │ - andseq r1, r3, r3, ror #16 │ │ │ │ - andseq r1, r3, r3, ror #16 │ │ │ │ - andseq r1, r3, r3, ror #16 │ │ │ │ - andseq r1, r3, r3, ror #16 │ │ │ │ - andseq r1, r3, r3, ror #16 │ │ │ │ - andseq r1, r3, r5, ror ip │ │ │ │ - andseq r1, r3, r3, ror #16 │ │ │ │ - andseq r1, r3, r3, ror #16 │ │ │ │ - andseq r1, r3, r3, ror #16 │ │ │ │ - andseq r1, r3, r7, asr #26 │ │ │ │ - andseq r1, r3, r3, ror #16 │ │ │ │ - andseq r1, r3, r3, ror #16 │ │ │ │ - andseq r1, r3, r5, ror #24 │ │ │ │ - andseq r1, r3, r1, ror #23 │ │ │ │ - andseq r1, r3, r3, ror #16 │ │ │ │ - andseq r1, r3, r3, ror #16 │ │ │ │ - andseq r1, r3, r3, ror #16 │ │ │ │ - andseq r1, r3, r3, ror #16 │ │ │ │ - andseq r1, r3, r3, ror #16 │ │ │ │ - andseq r1, r3, r3, ror #16 │ │ │ │ - andseq r1, r3, fp, lsr #16 │ │ │ │ - andseq r1, r3, r1, ror #16 │ │ │ │ - andseq r1, r3, r3, ror #16 │ │ │ │ - @ instruction: 0x00131cf5 │ │ │ │ + andseq r1, r3, r1, asr #29 │ │ │ │ + andseq r1, r3, r3, ror #18 │ │ │ │ + andseq r1, r3, r3, ror #18 │ │ │ │ + andseq r1, r3, r3, ror #18 │ │ │ │ + andseq r1, r3, r3, ror #18 │ │ │ │ + andseq r1, r3, r3, ror #18 │ │ │ │ + andseq r1, r3, r3, ror #18 │ │ │ │ + andseq r1, r3, r3, ror #18 │ │ │ │ + andseq r1, r3, r3, ror #18 │ │ │ │ + andseq r1, r3, r3, ror #18 │ │ │ │ + andseq r1, r3, r3, ror #18 │ │ │ │ + andseq r1, r3, r3, ror #18 │ │ │ │ + andseq r1, r3, r5, ror sp │ │ │ │ + andseq r1, r3, r3, ror #18 │ │ │ │ + andseq r1, r3, r3, ror #18 │ │ │ │ + andseq r1, r3, r3, ror #18 │ │ │ │ + andseq r1, r3, r7, asr #28 │ │ │ │ + andseq r1, r3, r3, ror #18 │ │ │ │ + andseq r1, r3, r3, ror #18 │ │ │ │ + andseq r1, r3, r5, ror #26 │ │ │ │ + andseq r1, r3, r1, ror #25 │ │ │ │ + andseq r1, r3, r3, ror #18 │ │ │ │ + andseq r1, r3, r3, ror #18 │ │ │ │ + andseq r1, r3, r3, ror #18 │ │ │ │ + andseq r1, r3, r3, ror #18 │ │ │ │ + andseq r1, r3, r3, ror #18 │ │ │ │ + andseq r1, r3, r3, ror #18 │ │ │ │ + andseq r1, r3, fp, lsr #18 │ │ │ │ + andseq r1, r3, r1, ror #18 │ │ │ │ + andseq r1, r3, r3, ror #18 │ │ │ │ + @ instruction: 0x00131df5 │ │ │ │ vpmax.u8 d18, d0, d3 │ │ │ │ - bcc 0x29215c │ │ │ │ + bcc 0x29225c │ │ │ │ vpmin.s8 d2, d0, d13 │ │ │ │ vhadd.s8 q12, q8, q1 │ │ │ │ vqdmlal.s , d3, d3[7] │ │ │ │ sbcsmi r0, r3, r0, lsl #6 │ │ │ │ @ instruction: 0xf14007da │ │ │ │ movwcs r8, #4282 @ 0x10ba │ │ │ │ andcs r9, r4, #20, 18 @ 0x50000 │ │ │ │ @ instruction: 0xf0094618 │ │ │ │ stmdacs r0, {r0, r2, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ stmdavs r3, {r2, r3, r7, ip, lr, pc} │ │ │ │ @ instruction: 0x46994698 │ │ │ │ vqdmlsl.s q9, d0, d0 │ │ │ │ - blge 0x2521b4 │ │ │ │ + blge 0x2522b4 │ │ │ │ movwls r4, #1578 @ 0x62a │ │ │ │ - blge 0x203334 │ │ │ │ + blge 0x203434 │ │ │ │ strcs r2, [r4], #-256 @ 0xffffff00 │ │ │ │ @ instruction: 0xf1879404 │ │ │ │ strmi pc, [r4], -pc, lsl #16 │ │ │ │ tstle r5, r0, ror #24 │ │ │ │ ldc2l 1, cr15, [sl], #296 @ 0x128 │ │ │ │ @ instruction: 0xf7f86800 │ │ │ │ submi pc, r4, #815104 @ 0xc7000 │ │ │ │ @ instruction: 0xf6ff2c00 │ │ │ │ @ instruction: 0xf108aed6 │ │ │ │ - blcs 0x1bea98 │ │ │ │ - blls 0x227c7c │ │ │ │ + blcs 0x1beb98 │ │ │ │ + blls 0x227d7c │ │ │ │ vpadd.i8 q9, q8, q15 │ │ │ │ ldmdbls r4, {r1, r2, r3, r4, r7, r8, pc} │ │ │ │ andcs r2, r4, #0, 6 │ │ │ │ @ instruction: 0xf0092003 │ │ │ │ stmdacs r0, {r0, r3, r4, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ svcge 0x0060f43f │ │ │ │ andls pc, r0, r0, asr #17 │ │ │ │ ldrtmi r2, [r9], -r0, lsl #6 │ │ │ │ andcs r2, r3, r4, lsl #4 │ │ │ │ @ instruction: 0xff0ef009 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ - blls 0x21d824 │ │ │ │ + blls 0x21d924 │ │ │ │ ldrt r6, [r6], r3 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ ldmdbls r4, {r0, r8, r9, sp} │ │ │ │ ldrmi r2, [r8], -r4, lsl #4 │ │ │ │ @ instruction: 0xff00f009 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ stmdavs r4, {r0, r1, r2, r6, r8, r9, sl, fp, sp, pc} │ │ │ │ vmull.s8 q9, d0, d0 │ │ │ │ movwcs r8, #4494 @ 0x118e │ │ │ │ @ instruction: 0x46224639 │ │ │ │ @ instruction: 0xf0092003 │ │ │ │ - blx 0xfed716cc │ │ │ │ + blx 0xfed717cc │ │ │ │ stccs 3, cr15, [r0], {128} @ 0x80 │ │ │ │ cmpne r3, #323584 @ 0x4f000 │ │ │ │ movwcs fp, #3848 @ 0xf08 │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ - bge 0x25d7e0 │ │ │ │ + bge 0x25d8e0 │ │ │ │ andls r4, r0, #3145728 @ 0x300000 │ │ │ │ andcs r4, r9, #48, 12 @ 0x3000000 │ │ │ │ orrvc pc, r7, pc, asr #8 │ │ │ │ @ instruction: 0xf1869404 │ │ │ │ @ instruction: 0x4604ffbb │ │ │ │ suble r1, sp, r2, asr #24 │ │ │ │ @ instruction: 0xf6ff2c00 │ │ │ │ ldmdbls r4, {r3, r7, r9, sl, fp, sp, pc} │ │ │ │ andcs r2, r4, #0, 6 │ │ │ │ @ instruction: 0xf0092003 │ │ │ │ stmdacs r0, {r0, r1, r4, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ svcge 0x001af43f │ │ │ │ andvs r9, r3, r4, lsl #22 │ │ │ │ - bcs 0x7eb538 │ │ │ │ - bcc 0xda9010 │ │ │ │ + bcs 0x7eb638 │ │ │ │ + bcc 0xda9110 │ │ │ │ ldmdale r6!, {r0, r2, r3, r4, r9, fp, sp} │ │ │ │ orrscs pc, r5, #64, 12 @ 0x4000000 │ │ │ │ orrvs pc, r6, #536870924 @ 0x2000000c │ │ │ │ @ instruction: 0x07db40d3 │ │ │ │ movwcs sp, #5423 @ 0x152f │ │ │ │ andcs r9, r4, #20, 18 @ 0x50000 │ │ │ │ @ instruction: 0xf0094618 │ │ │ │ stmdacs r0, {r0, r1, r3, r4, r5, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ svcge 0x0002f43f │ │ │ │ ldrmi r6, [r8], r3, lsl #16 │ │ │ │ - blcs 0x1435e0 │ │ │ │ + blcs 0x1436e0 │ │ │ │ smlalbthi pc, r7, r0, r2 @ │ │ │ │ strtmi sl, [sl], -r4, lsl #22 │ │ │ │ ldrtmi r9, [r0], -r0, lsl #6 │ │ │ │ @ instruction: 0x2129ab03 │ │ │ │ @ instruction: 0xf1b8e773 │ │ │ │ svclt 0x00340f05 │ │ │ │ @ instruction: 0xf04f46c1 │ │ │ │ str r0, [r4, r4, lsl #18] │ │ │ │ andcs r4, r3, sl, lsr #12 │ │ │ │ cdp2 0, 10, cr15, cr0, cr9, {0} │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ - blls 0x21d748 │ │ │ │ + blls 0x21d848 │ │ │ │ ldr r6, [r1], r3 │ │ │ │ vstrle s4, [r6, #-0] │ │ │ │ bicsvc pc, pc, #1325400064 @ 0x4f000000 │ │ │ │ orrvc pc, sp, #192, 4 │ │ │ │ @ instruction: 0x07dc40d3 │ │ │ │ @ instruction: 0xf06fd4cf │ │ │ │ @ instruction: 0xe63c045b │ │ │ │ mrrc2 1, 4, pc, r8, cr10 @ │ │ │ │ @ instruction: 0xf7f86800 │ │ │ │ submi pc, r4, #151552 @ 0x25000 │ │ │ │ @ instruction: 0xf14ae7aa │ │ │ │ stmdavs r0, {r0, r4, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ - blx 0x8efbc0 │ │ │ │ + blx 0x8efcc0 │ │ │ │ ldrt r4, [r4], r4, asr #4 │ │ │ │ movwcs r2, #5187 @ 0x1443 │ │ │ │ andcs r9, r4, #20, 18 @ 0x50000 │ │ │ │ @ instruction: 0xf0094618 │ │ │ │ stmdacs r0, {r0, r3, r4, r5, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ mcrge 4, 6, pc, cr0, cr15, {1} @ │ │ │ │ stccs 8, cr6, [r0, #-20] @ 0xffffffec │ │ │ │ smlabthi r7, r0, r2, pc @ │ │ │ │ - blge 0x28348c │ │ │ │ + blge 0x28358c │ │ │ │ movwls r4, #1584 @ 0x630 │ │ │ │ - blge 0x2ba010 │ │ │ │ + blge 0x2ba110 │ │ │ │ strls r2, [r5], #-1040 @ 0xfffffbf0 │ │ │ │ @ instruction: 0xff44f186 │ │ │ │ stclne 6, cr4, [r0], #-16 │ │ │ │ @ instruction: 0xf14ad105 │ │ │ │ stmdavs r0, {r0, r1, r2, r3, r5, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf9fcf7f8 │ │ │ │ stccs 2, cr4, [r0], {68} @ 0x44 │ │ │ │ @@ -296453,15 +296519,15 @@ │ │ │ │ ldrtmi r2, [r9], -r9, lsl #26 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andeq pc, r8, #79 @ 0x4f │ │ │ │ andeq pc, r3, pc, asr #32 │ │ │ │ strcs fp, [r8, #-3880] @ 0xfffff0d8 │ │ │ │ cdp2 0, 5, cr15, cr0, cr9, {0} │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ - blls 0x2dd6a8 │ │ │ │ + blls 0x2dd7a8 │ │ │ │ andvs r2, r3, r4, lsl #4 │ │ │ │ subvs r9, r3, r8, lsl #22 │ │ │ │ ldmdbls r4, {r8, r9, sp} │ │ │ │ @ instruction: 0xf0092003 │ │ │ │ stmdacs r0, {r0, r1, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ mcrge 4, 4, pc, cr10, cr15, {1} @ │ │ │ │ strb r6, [ip, #5]! │ │ │ │ @@ -296473,15 +296539,15 @@ │ │ │ │ movwls r3, #29445 @ 0x7305 │ │ │ │ ldmdbls r4, {r0, r8, r9, sp} │ │ │ │ ldrmi r2, [r8], -r4, lsl #4 │ │ │ │ cdp2 0, 2, cr15, cr12, cr9, {0} │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ stmdavs r5, {r0, r1, r4, r5, r6, r9, sl, fp, sp, pc} │ │ │ │ vqdmull.s q9, d0, d0 │ │ │ │ - blge 0x2d1f84 │ │ │ │ + blge 0x2d2084 │ │ │ │ ldrtmi sl, [r0], -r5, lsl #20 │ │ │ │ mrscs r9, R9_usr │ │ │ │ strcs r2, [r8], #-525 @ 0xfffffdf3 │ │ │ │ @ instruction: 0xf1869405 │ │ │ │ @ instruction: 0x4604fef7 │ │ │ │ tstle r2, r3, asr #24 │ │ │ │ stc2 7, cr15, [ip, #-996]! @ 0xfffffc1c │ │ │ │ @@ -296489,79 +296555,79 @@ │ │ │ │ stclge 6, cr15, [r1, #1020] @ 0x3fc │ │ │ │ movwcs r4, #1593 @ 0x639 │ │ │ │ andcs r2, r3, r8, lsl #4 │ │ │ │ @ instruction: 0xf0099e05 │ │ │ │ stmdacs r0, {r0, r1, r3, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ mrcge 4, 2, APSR_nzcv, cr2, cr15, {1} │ │ │ │ andvs r9, r3, r6, lsl #22 │ │ │ │ - bls 0x2fa8dc │ │ │ │ + bls 0x2fa9dc │ │ │ │ andcs r6, r4, #66 @ 0x42 │ │ │ │ andcs r9, r3, r4, lsl r9 │ │ │ │ ldc2l 0, cr15, [lr, #36]! @ 0x24 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ adcmi sl, lr, #1104 @ 0x450 │ │ │ │ strtmi fp, [lr], -r8, lsr #30 │ │ │ │ str r6, [r4, #6]! │ │ │ │ ldmdbls r4, {r0, r8, r9, sp} │ │ │ │ ldrmi r2, [r8], -r4, lsl #4 │ │ │ │ ldc2l 0, cr15, [r0, #36]! @ 0x24 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ stmdavs r4, {r0, r1, r2, r4, r5, r9, sl, fp, sp, pc} │ │ │ │ - blle 0x20bcd10 │ │ │ │ + blle 0x20bce10 │ │ │ │ ldrtmi r2, [r9], -r0, lsl #6 │ │ │ │ andcs r4, r3, r2, lsr #12 │ │ │ │ stc2l 0, cr15, [r4, #36]! @ 0x24 │ │ │ │ stmdacs r0, {r0, r1, r9, sl, lr} │ │ │ │ mcrge 4, 1, pc, cr10, cr15, {1} @ │ │ │ │ ldrtmi sl, [r0], -r4, lsl #20 │ │ │ │ mrscs r9, R9_usr │ │ │ │ strls r2, [r4], #-543 @ 0xfffffde1 │ │ │ │ cdp2 1, 11, cr15, cr4, cr6, {4} │ │ │ │ mcrrne 6, 0, r4, r2, cr4 │ │ │ │ mrcge 4, 7, APSR_nzcv, cr11, cr15, {3} │ │ │ │ - blx 0xfe8ee26a │ │ │ │ + blx 0xfe8ee36a │ │ │ │ @ instruction: 0xf7f86800 │ │ │ │ submi pc, r4, #1753088 @ 0x1ac000 │ │ │ │ movwcs lr, #1779 @ 0x6f3 │ │ │ │ movwcc lr, #22989 @ 0x59cd │ │ │ │ movwcc lr, #31181 @ 0x79cd │ │ │ │ ldmdbls r4, {r0, r8, r9, sp} │ │ │ │ ldrmi r2, [r8], -r4, lsl #4 │ │ │ │ stc2l 0, cr15, [r2, #36] @ 0x24 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ stmdavs r5, {r0, r3, r9, sl, fp, sp, pc} │ │ │ │ - blle 0x153d16c │ │ │ │ + blle 0x153d26c │ │ │ │ tstcs r1, r5, lsl #20 │ │ │ │ - blge 0x2d6574 │ │ │ │ + blge 0x2d6674 │ │ │ │ andscs r4, r1, #48, 12 @ 0x3000000 │ │ │ │ strls r2, [r5], #-1036 @ 0xfffffbf4 │ │ │ │ cdp2 1, 8, cr15, cr14, cr6, {4} │ │ │ │ mcrrne 6, 0, r4, r1, cr4 │ │ │ │ @ instruction: 0xf7f9d102 │ │ │ │ strmi pc, [r4], -r3, asr #25 │ │ │ │ @ instruction: 0xf6ff2c00 │ │ │ │ @ instruction: 0x4639ad58 │ │ │ │ andcs r2, ip, #0, 6 │ │ │ │ cdpls 0, 0, cr2, cr5, cr3, {0} │ │ │ │ stc2 0, cr15, [r2, #36]! @ 0x24 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ - blls 0x2dd54c │ │ │ │ + blls 0x2dd64c │ │ │ │ movwcs r6, #3 │ │ │ │ subvs r9, r2, r7, lsl #20 │ │ │ │ svcls 0x00082204 │ │ │ │ andcs r6, r3, r7, lsl #1 │ │ │ │ @ instruction: 0xf0099914 │ │ │ │ stmdacs r0, {r0, r1, r4, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrb sp, [r9, #405] @ 0x195 │ │ │ │ strb r4, [lr, #-1580] @ 0xfffff9d4 │ │ │ │ @ instruction: 0xf73f2a00 │ │ │ │ ldrbt sl, [r8], r0, asr #28 │ │ │ │ strtmi r4, [r1], -sl, lsr #12 │ │ │ │ - subsvc pc, r0, pc, asr #12 │ │ │ │ - eoreq pc, pc, r0, asr #5 │ │ │ │ + rsbeq pc, r0, r0, asr #4 │ │ │ │ + eorseq pc, r0, r0, asr #5 │ │ │ │ @ instruction: 0xf8aef038 │ │ │ │ ldmdbls r4, {r0, r2, r3, r5, r8, sl, sp, lr, pc} │ │ │ │ andcs r2, r4, #0, 6 │ │ │ │ @ instruction: 0xf0092003 │ │ │ │ stmdacs r0, {r0, r1, r3, r4, r5, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ stclge 4, cr15, [r2, #252] @ 0xfc │ │ │ │ movwcs r2, #513 @ 0x201 │ │ │ │ @@ -296588,29 +296654,29 @@ │ │ │ │ @ instruction: 0xf5b1dd3b │ │ │ │ subsle r7, ip, r7, lsl #31 │ │ │ │ ldmdbcs sl!, {r1, r2, r6, sl, fp, ip, lr, pc} │ │ │ │ addhi pc, r7, r0 │ │ │ │ strdle r2, [fp, #-159] @ 0xffffff61 │ │ │ │ andle r2, r1, r1, lsl #20 │ │ │ │ cmple r7, r7, lsl #20 │ │ │ │ - blcs 0x20d954 │ │ │ │ + blcs 0x20da54 │ │ │ │ orrhi pc, sl, r0, asr #4 │ │ │ │ andcs r2, r4, #67108864 @ 0x4000000 │ │ │ │ ldrmi r4, [r8], -r1, asr #12 │ │ │ │ ldc2 0, cr15, [r6, #-36]! @ 0xffffffdc │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ stmdavs r5, {r0, r2, r4, r5, r7, r8, pc} │ │ │ │ stceq 0, cr15, [r4], {79} @ 0x4f │ │ │ │ movweq pc, #49415 @ 0xc107 @ │ │ │ │ mvnscs r4, r2, lsr #12 │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ rscsvs r4, sp, r0, lsr r6 │ │ │ │ @ instruction: 0xff06f186 │ │ │ │ stclne 6, cr4, [r8], #-20 @ 0xffffffec │ │ │ │ - bmi 0x1f66010 │ │ │ │ + bmi 0x1f66110 │ │ │ │ ldclvs 8, cr6, [sl], #-68 @ 0xffffffbc │ │ │ │ @ instruction: 0xf04f4051 │ │ │ │ @ instruction: 0xf0400200 │ │ │ │ strtmi r8, [r8], -r7, asr #5 │ │ │ │ ldrtmi r3, [sp], ip, asr #14 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @@ -296622,22 +296688,22 @@ │ │ │ │ tstne r3, #1275068416 @ 0x4c000000 │ │ │ │ tstne r3, #-1744830464 @ 0x98000000 │ │ │ │ tstne r3, #1275068416 @ 0x4c000000 │ │ │ │ @ instruction: 0x26131313 │ │ │ │ ldcne 2, cr15, [r7], {64} @ 0x40 │ │ │ │ tstle r5, r1, ror #10 │ │ │ │ @ instruction: 0xf0002a01 │ │ │ │ - bcs 0x292878 │ │ │ │ + bcs 0x292978 │ │ │ │ mrshi pc, (UNDEF: 11) @ │ │ │ │ @ instruction: 0x63a8f64f │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ ldrbeq r6, [fp, #-2075] @ 0xfffff7e5 │ │ │ │ cmnphi r5, r0, lsl #2 @ p-variant is OBSOLETE │ │ │ │ ldrbeq pc, [fp, #-111] @ 0xffffff91 @ │ │ │ │ - bcc 0x1abe30 │ │ │ │ + bcc 0x1abf30 │ │ │ │ ldmle r1!, {r0, r1, r3, r9, fp, sp}^ │ │ │ │ orrsvs pc, pc, #64, 12 @ 0x4000000 │ │ │ │ @ instruction: 0x07d940d3 │ │ │ │ cdpvs 5, 11, cr13, cr11, cr12, {7} │ │ │ │ vqdmulh.s d18, d0, d3 │ │ │ │ movwcs r8, #4399 @ 0x112f │ │ │ │ strbmi r2, [r1], -r4, lsl #4 │ │ │ │ @@ -296649,116 +296715,116 @@ │ │ │ │ strtmi r4, [r9], -r2, lsr #12 │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ movweq pc, #49415 @ 0xc107 @ │ │ │ │ @ instruction: 0xf8c74630 │ │ │ │ @ instruction: 0xf186c00c │ │ │ │ strmi pc, [r5], -r9, lsr #29 │ │ │ │ @ instruction: 0xd1a21c42 │ │ │ │ - blx 0xfe56e484 │ │ │ │ + blx 0xfe56e584 │ │ │ │ @ instruction: 0xf7f86800 │ │ │ │ submi pc, r5, #6094848 @ 0x5d0000 │ │ │ │ - bcs 0x1abdd4 │ │ │ │ + bcs 0x1abed4 │ │ │ │ ldrmi sp, [r9], -r4, asr #3 │ │ │ │ @ instruction: 0xf1072220 │ │ │ │ @ instruction: 0xf1760024 │ │ │ │ vmovvs.u16 lr, d27[3] │ │ │ │ @ instruction: 0xf1074641 │ │ │ │ - blcs 0x932010 │ │ │ │ + blcs 0x932110 │ │ │ │ @ instruction: 0x2320bf28 │ │ │ │ @ instruction: 0x4698461a │ │ │ │ ldc2l 0, cr15, [r4], #36 @ 0x24 │ │ │ │ @ instruction: 0xf0402800 │ │ │ │ strtmi r8, [r9], -fp, lsr #2 │ │ │ │ @ instruction: 0xf8cd4622 │ │ │ │ @ instruction: 0xf1078000 │ │ │ │ ldrtmi r0, [r0], -r4, lsr #6 │ │ │ │ rscsvs r2, ip, r8, lsl #8 │ │ │ │ cdp2 1, 7, cr15, cr14, cr6, {4} │ │ │ │ mcrrne 6, 0, r4, r1, cr5 │ │ │ │ svcge 0x0077f47f │ │ │ │ - blx 0x1a6e4dc │ │ │ │ + blx 0x1a6e5dc │ │ │ │ @ instruction: 0xf7f86800 │ │ │ │ submi pc, r5, #3211264 @ 0x310000 │ │ │ │ cdpne 7, 5, cr14, cr3, cr15, {3} │ │ │ │ ldmle r7, {r0, r5, r8, r9, fp, sp} │ │ │ │ @ instruction: 0xf852a201 │ │ │ │ svclt 0x0000f023 │ │ │ │ - andseq r2, r3, r3, asr r0 │ │ │ │ - andseq r2, r3, r3, asr r0 │ │ │ │ - andseq r2, r3, r3, asr r0 │ │ │ │ - andseq r2, r3, r3, asr r0 │ │ │ │ - andseq r2, r3, r3, asr r0 │ │ │ │ - andseq r2, r3, r3, asr r0 │ │ │ │ - andseq r2, r3, r3, asr r0 │ │ │ │ - andseq r2, r3, r3, asr r0 │ │ │ │ - andseq r2, r3, r3, asr r0 │ │ │ │ - andseq r2, r3, r3, asr r0 │ │ │ │ - andseq r2, r3, r3, asr r0 │ │ │ │ - andseq r2, r3, r3, asr r0 │ │ │ │ - andseq r2, r3, r5, lsl #5 │ │ │ │ - andseq r2, r3, r3, asr r0 │ │ │ │ - andseq r2, r3, r3, asr r0 │ │ │ │ - andseq r2, r3, r3, asr r0 │ │ │ │ - @ instruction: 0x00131ef1 │ │ │ │ - andseq r2, r3, r3, asr r0 │ │ │ │ - @ instruction: 0x00131ef1 │ │ │ │ - andseq r2, r3, r7, lsr #4 │ │ │ │ - andseq r2, r3, r7, lsr #4 │ │ │ │ - @ instruction: 0x00131ef1 │ │ │ │ - @ instruction: 0x00131ef1 │ │ │ │ - @ instruction: 0x00131ef1 │ │ │ │ - andseq r2, r3, r9, asr #5 │ │ │ │ - andseq r2, r3, r7, lsl #6 │ │ │ │ - @ instruction: 0x00131ef1 │ │ │ │ - @ instruction: 0x00131ef1 │ │ │ │ - andseq r2, r3, r1, asr r0 │ │ │ │ - @ instruction: 0x00131ef1 │ │ │ │ - @ instruction: 0x00131ef1 │ │ │ │ - andseq r2, r3, r3, asr r0 │ │ │ │ - andseq r2, r3, r3, asr r0 │ │ │ │ - andseq r2, r3, r3, asr r0 │ │ │ │ + andseq r2, r3, r3, asr r1 │ │ │ │ + andseq r2, r3, r3, asr r1 │ │ │ │ + andseq r2, r3, r3, asr r1 │ │ │ │ + andseq r2, r3, r3, asr r1 │ │ │ │ + andseq r2, r3, r3, asr r1 │ │ │ │ + andseq r2, r3, r3, asr r1 │ │ │ │ + andseq r2, r3, r3, asr r1 │ │ │ │ + andseq r2, r3, r3, asr r1 │ │ │ │ + andseq r2, r3, r3, asr r1 │ │ │ │ + andseq r2, r3, r3, asr r1 │ │ │ │ + andseq r2, r3, r3, asr r1 │ │ │ │ + andseq r2, r3, r3, asr r1 │ │ │ │ + andseq r2, r3, r5, lsl #7 │ │ │ │ + andseq r2, r3, r3, asr r1 │ │ │ │ + andseq r2, r3, r3, asr r1 │ │ │ │ + andseq r2, r3, r3, asr r1 │ │ │ │ + @ instruction: 0x00131ff1 │ │ │ │ + andseq r2, r3, r3, asr r1 │ │ │ │ + @ instruction: 0x00131ff1 │ │ │ │ + andseq r2, r3, r7, lsr #6 │ │ │ │ + andseq r2, r3, r7, lsr #6 │ │ │ │ + @ instruction: 0x00131ff1 │ │ │ │ + @ instruction: 0x00131ff1 │ │ │ │ + @ instruction: 0x00131ff1 │ │ │ │ + andseq r2, r3, r9, asr #7 │ │ │ │ + andseq r2, r3, r7, lsl #8 │ │ │ │ + @ instruction: 0x00131ff1 │ │ │ │ + @ instruction: 0x00131ff1 │ │ │ │ + andseq r2, r3, r1, asr r1 │ │ │ │ + @ instruction: 0x00131ff1 │ │ │ │ + @ instruction: 0x00131ff1 │ │ │ │ + andseq r2, r3, r3, asr r1 │ │ │ │ + andseq r2, r3, r3, asr r1 │ │ │ │ + andseq r2, r3, r3, asr r1 │ │ │ │ mrcvs 4, 5, r2, cr11, cr15, {1} │ │ │ │ vqdmulh.s d18, d0, d3 │ │ │ │ movwcs r8, #4241 @ 0x1091 │ │ │ │ strbmi r2, [r1], -r4, lsl #4 │ │ │ │ @ instruction: 0xf0094618 │ │ │ │ stmdacs r0, {r0, r2, r3, r4, r5, sl, fp, ip, sp, lr, pc} │ │ │ │ adcshi pc, ip, r0 │ │ │ │ @ instruction: 0xf04f6805 │ │ │ │ @ instruction: 0xf1070c04 │ │ │ │ strtmi r0, [r2], -ip, lsl #6 │ │ │ │ str r2, [r5, -r1, lsl #2] │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ @ instruction: 0xf73f2a28 │ │ │ │ - bcs 0x39dd60 │ │ │ │ + bcs 0x39de60 │ │ │ │ @ instruction: 0x81b9f340 │ │ │ │ movwcs r3, #6666 @ 0x1a0a │ │ │ │ vaddw.s8 q9, q0, d31 │ │ │ │ - blx 0x1f669c │ │ │ │ + blx 0x1f679c │ │ │ │ andsmi pc, r1, r2, lsl #4 │ │ │ │ orrshi pc, sl, r0, asr #32 │ │ │ │ mvnsmi pc, r2, lsl r0 @ │ │ │ │ addshi pc, r3, r0, asr #32 │ │ │ │ svcvs 0x00c8f012 │ │ │ │ svcge 0x0020f43f │ │ │ │ stccs 14, cr6, [r0], #-744 @ 0xfffffd18 │ │ │ │ smlabtne r4, r7, r9, lr │ │ │ │ svclt 0x001461b9 │ │ │ │ tstcs r4, r8, lsl #2 │ │ │ │ - bcs 0x44dba8 │ │ │ │ + bcs 0x44dca8 │ │ │ │ andcs fp, r0, #148, 30 @ 0x250 │ │ │ │ addmi r2, r8, #268435456 @ 0x10000000 │ │ │ │ @ instruction: 0xf042bf38 │ │ │ │ - bcs 0x1328dc │ │ │ │ + bcs 0x1329dc │ │ │ │ mrcvs 1, 5, sp, cr10, cr2, {2} │ │ │ │ ldrmi r4, [r8], -r1, asr #12 │ │ │ │ stc2 0, cr15, [r0], {9} │ │ │ │ rsbsle r2, pc, r0, lsl #16 │ │ │ │ teqvs fp, r3, lsl #16 │ │ │ │ - blcs 0x30dbdc │ │ │ │ + blcs 0x30dcdc │ │ │ │ stmdavs r3, {r1, r2, r8, fp, ip, lr, pc}^ │ │ │ │ mrcvs 1, 5, r6, cr11, cr11, {3} │ │ │ │ svclt 0x00042b0c │ │ │ │ @ instruction: 0x61bb6883 │ │ │ │ tstpeq r0, #-1073741823 @ p-variant is OBSOLETE @ 0xc0000001 │ │ │ │ tstcs r0, r2, lsr #12 │ │ │ │ mrcvs 6, 5, r4, cr12, cr0, {1} │ │ │ │ @@ -296794,20 +296860,20 @@ │ │ │ │ ldreq pc, [r5, #-111] @ 0xffffff91 │ │ │ │ @ instruction: 0xf1a2e68b │ │ │ │ ldmdbcs sp, {r0, r4, r5, r8} │ │ │ │ mrcge 6, 5, APSR_nzcv, cr2, cr15, {1} │ │ │ │ @ instruction: 0xf6402201 │ │ │ │ vrsra.s64 d18, d5, #62 │ │ │ │ addmi r6, sl, r6, lsl #7 │ │ │ │ - bllt 0x20021ec │ │ │ │ + bllt 0x20022ec │ │ │ │ @ instruction: 0xf47f2901 │ │ │ │ stmib r7, {r0, r1, r2, r5, r7, r9, sl, fp, sp, pc}^ │ │ │ │ stmib r7, {r0, r3, r8, r9, ip, sp}^ │ │ │ │ cmnvs fp, #738197504 @ 0x2c000000 │ │ │ │ - blcs 0x60dca0 │ │ │ │ + blcs 0x60dda0 │ │ │ │ andscs sp, r4, #228, 18 @ 0x390000 │ │ │ │ @ instruction: 0xf1074641 │ │ │ │ @ instruction: 0xf0090024 │ │ │ │ stmiblt r8, {r0, r3, r4, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf1072414 │ │ │ │ eorscs r0, r2, #36, 6 @ 0x90000000 │ │ │ │ ldrtmi r4, [r0], -r9, lsr #12 │ │ │ │ @@ -296815,32 +296881,32 @@ │ │ │ │ bicsle r2, r3, ip, lsl #20 │ │ │ │ mrcvs 6, 5, r4, cr10, cr8, {0} │ │ │ │ @ instruction: 0xf0094641 │ │ │ │ strmi pc, [r3], -r1, lsl #23 │ │ │ │ orrle r2, sp, r0, lsl #16 │ │ │ │ streq pc, [sp, #-111] @ 0xffffff91 │ │ │ │ @ instruction: 0x4622e657 │ │ │ │ - @ instruction: 0xf64f4629 │ │ │ │ - vaddl.s8 , d16, d4 │ │ │ │ - @ instruction: 0xf037002f │ │ │ │ + vmax.s8 d20, d0, d25 │ │ │ │ + vshr.s64 d16, d4, #64 │ │ │ │ + @ instruction: 0xf0370030 │ │ │ │ pkhbt pc, r1, pc, lsl #29 @ │ │ │ │ rscsvs r2, fp, r0, lsl #6 │ │ │ │ - blcs 0x20dcf4 │ │ │ │ + blcs 0x20ddf4 │ │ │ │ movwcs sp, #6586 @ 0x19ba │ │ │ │ strbmi r2, [r1], -r4, lsl #4 │ │ │ │ @ instruction: 0xf0094618 │ │ │ │ stmdacs r0, {r0, r1, r2, r5, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ stmdavs r5, {r1, r2, r5, r6, r7, ip, lr, pc} │ │ │ │ stceq 0, cr15, [r4], {79} @ 0x4f │ │ │ │ movweq pc, #49415 @ 0xc107 @ │ │ │ │ @ instruction: 0x21294622 │ │ │ │ movwcs lr, #1584 @ 0x630 │ │ │ │ movwcc lr, #18887 @ 0x49c7 │ │ │ │ movwcc lr, #27079 @ 0x69c7 │ │ │ │ - blcs 0x34dd24 │ │ │ │ + blcs 0x34de24 │ │ │ │ movwcs sp, #4514 @ 0x11a2 │ │ │ │ cdpvs 6, 11, cr4, cr10, cr1, {2} │ │ │ │ @ instruction: 0xf0094618 │ │ │ │ strmi pc, [r1], -pc, asr #22 │ │ │ │ sbcle r2, sp, r0, lsl #16 │ │ │ │ ldccs 8, cr6, [r4], {2} │ │ │ │ @ instruction: 0xf04f613a │ │ │ │ @@ -296851,15 +296917,15 @@ │ │ │ │ subcs r2, r2, #805306372 @ 0x30000004 │ │ │ │ tstcs r1, ip, asr #16 │ │ │ │ @ instruction: 0x61bc9500 │ │ │ │ mvnsvs r1, r4, ror #15 │ │ │ │ ldc2 1, cr15, [r6, #-536] @ 0xfffffde8 │ │ │ │ mcrrne 6, 0, r4, r2, cr5 │ │ │ │ mcrge 4, 0, pc, cr15, cr15, {3} @ │ │ │ │ - blx 0x12f0268 │ │ │ │ + blx 0x12f0368 │ │ │ │ str r4, [sl], -r5, lsl #12 │ │ │ │ stmib r7, {r8, r9, sp}^ │ │ │ │ cdpvs 3, 11, cr3, cr11, cr4, {0} │ │ │ │ @ instruction: 0xf47f2b08 │ │ │ │ movwcs sl, #8053 @ 0x1f75 │ │ │ │ @ instruction: 0x46416eba │ │ │ │ @ instruction: 0xf0094618 │ │ │ │ @@ -296874,47 +296940,47 @@ │ │ │ │ @ instruction: 0x4605fcf1 │ │ │ │ @ instruction: 0xf47f1c44 │ │ │ │ ldrb sl, [r9, sl, ror #27] │ │ │ │ movwcs r6, #7868 @ 0x1ebc │ │ │ │ ldrmi r4, [r8], -r1, asr #12 │ │ │ │ svclt 0x00282c0f │ │ │ │ strtmi r2, [r2], -pc, lsl #8 │ │ │ │ - blx 0x1ee306 │ │ │ │ + blx 0x1ee406 │ │ │ │ stmdacs r0, {r0, r9, sl, lr} │ │ │ │ addlt sp, r4, r0, lsl #1 │ │ │ │ @ instruction: 0xf10d9003 │ │ │ │ strtmi r0, [r2], -pc, lsl #10 │ │ │ │ andeq pc, r7, r5, lsr #32 │ │ │ │ @ instruction: 0xf6dd08ed │ │ │ │ - andcs lr, r0, #264 @ 0x108 │ │ │ │ + andcs lr, r0, #3104 @ 0xc20 │ │ │ │ tstcs r1, r3, lsl #12 │ │ │ │ @ instruction: 0xf8044630 │ │ │ │ andscs r2, r9, #53 @ 0x35 │ │ │ │ cdpvs 7, 11, cr14, cr11, cr0, {0} │ │ │ │ stmib r7, {sl, sp}^ │ │ │ │ - blcs 0x343324 │ │ │ │ + blcs 0x343424 │ │ │ │ svcge 0x0034f47f │ │ │ │ @ instruction: 0x46236eba │ │ │ │ andcs r4, r1, r1, asr #12 │ │ │ │ - blx 0xff96e348 │ │ │ │ + blx 0xff96e448 │ │ │ │ stmdacs r0, {r3, r4, r5, r6, sp, lr} │ │ │ │ svcge 0x005ef43f │ │ │ │ andcs r6, r1, fp, ror r8 │ │ │ │ ldmdavs r9, {r1, r3, r4, r5, r7, r9, sl, fp, sp, lr}^ │ │ │ │ @ instruction: 0xf0094623 │ │ │ │ @ instruction: 0x4603fad5 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ ldmdavs sl!, {r0, r1, r4, r6, r8, r9, sl, fp, sp, pc}^ │ │ │ │ ldrhtvs r6, [fp], #-233 @ 0xffffff17 │ │ │ │ eorshi r8, r8, #16, 16 @ 0x100000 │ │ │ │ @ instruction: 0xf9aaf10d │ │ │ │ stmdacs r0, {r2, r9, sl, lr} │ │ │ │ - bhi 0xf66528 │ │ │ │ + bhi 0xf66628 │ │ │ │ rorlt r6, fp, r8 │ │ │ │ - bl 0x203be8 │ │ │ │ + bl 0x203ce8 │ │ │ │ ldmdahi r9, {r6, r7} │ │ │ │ andshi r3, r1, r8, lsl #6 │ │ │ │ addmi r3, r3, #8, 4 @ 0x80000000 │ │ │ │ stcne 8, cr15, [r6], {19} │ │ │ │ stcne 8, cr15, [r6], {2} │ │ │ │ stcne 8, cr15, [r5], {19} │ │ │ │ stcne 8, cr15, [r5], {2} │ │ │ │ @@ -296935,71 +297001,71 @@ │ │ │ │ cdpvs 6, 11, cr4, cr10, cr1, {2} │ │ │ │ @ instruction: 0xf0094620 │ │ │ │ stmdacs r0, {r0, r1, r4, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ svcge 0x0012f43f │ │ │ │ strtmi r4, [r2], -r3, lsl #12 │ │ │ │ cdpvs 6, 11, cr4, cr12, cr9, {1} │ │ │ │ @ instruction: 0xe69d4630 │ │ │ │ - blcs 0x1fa120 │ │ │ │ + blcs 0x1fa220 │ │ │ │ stcge 6, cr15, [lr, #252] @ 0xfc │ │ │ │ rscsvs r2, fp, r0, lsl #6 │ │ │ │ - blcs 0x20decc │ │ │ │ + blcs 0x20dfcc │ │ │ │ mrcvs 8, 5, sp, cr11, cr4, {0} │ │ │ │ strcs fp, [r4, #-2547] @ 0xfffff60d │ │ │ │ strls r4, [r0, #-1570] @ 0xfffff9de │ │ │ │ movweq pc, #49415 @ 0xc107 @ │ │ │ │ ldrtmi r2, [r0], -r0, lsl #2 │ │ │ │ mrrc2 1, 8, pc, r6, cr6 @ │ │ │ │ mcrrne 6, 0, r4, r4, cr5 │ │ │ │ - stclge 4, cr15, [pc, #-508] @ 0x132204 │ │ │ │ - bcs 0x22baac │ │ │ │ - bcs 0x169798 │ │ │ │ + stclge 4, cr15, [pc, #-508] @ 0x132304 │ │ │ │ + bcs 0x22bbac │ │ │ │ + bcs 0x169898 │ │ │ │ ldrb sp, [r3, #-3302]! @ 0xfffff31a │ │ │ │ andcs r2, r4, #67108864 @ 0x4000000 │ │ │ │ ldrmi r4, [r8], -r1, asr #12 │ │ │ │ - blx 0x1aee43c │ │ │ │ + blx 0x1aee53c │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ stmdavs r3, {r0, r2, r5, r6, r7, r9, sl, fp, sp, pc} │ │ │ │ @ instruction: 0xe7e060fb │ │ │ │ strbmi r2, [r1], -r1, lsl #6 │ │ │ │ @ instruction: 0x4618461a │ │ │ │ - blx 0x17ee454 │ │ │ │ + blx 0x17ee554 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ stmdavc r3, {r0, r3, r4, r6, r7, r9, sl, fp, sp, pc} │ │ │ │ @ instruction: 0xe7d460fb │ │ │ │ - blx 0xff36ea5e │ │ │ │ + blx 0xff36eb5e │ │ │ │ streq pc, [fp, #-111] @ 0xffffff91 │ │ │ │ svclt 0x0000e52b │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec89650 │ │ │ │ + bl 0xfec89750 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, fp, r0, asr #31 │ │ │ │ strmi r1, [r7], -r2, asr #28 │ │ │ │ movwcs r4, #2216 @ 0x8a8 │ │ │ │ stmdavs r0, {r0, r1, r4, r9, fp, sp} │ │ │ │ @ instruction: 0xf04f9009 │ │ │ │ stmib sp, {}^ @ │ │ │ │ stmib sp, {r0, r1, r8, r9, ip, sp}^ │ │ │ │ stmib sp, {r0, r2, r8, r9, ip, sp}^ │ │ │ │ vcgt.s8 d3, d0, d7 │ │ │ │ vand d24, d6, d16 │ │ │ │ - vsubw.s8 , q8, d8 │ │ │ │ - bl 0x1f3158 │ │ │ │ + vrsra.s64 d18, d8, #64 │ │ │ │ + bl 0x1f3258 │ │ │ │ @ instruction: 0xf8d30387 │ │ │ │ mcrcs 8, 0, r6, cr6, cr0, {7} │ │ │ │ msrhi SP_usr, r0 │ │ │ │ @ instruction: 0x460cb316 │ │ │ │ - bl 0x19d8a4 │ │ │ │ + bl 0x19d9a4 │ │ │ │ and r0, r5, r6, lsl #13 │ │ │ │ strcc r6, [r4], #-2051 @ 0xfffff7fd │ │ │ │ @ instruction: 0xf84542a6 │ │ │ │ andsle r3, r7, r4, lsl #22 │ │ │ │ andcs r2, r4, #67108864 @ 0x4000000 │ │ │ │ ldrmi r4, [r8], -r1, lsr #12 │ │ │ │ - blx 0x76e4d8 │ │ │ │ + blx 0x76e5d8 │ │ │ │ mvnsle r2, r0, lsl #16 │ │ │ │ andeq pc, sp, pc, rrx │ │ │ │ ldmdavs sl, {r4, r7, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r9, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, fp, r6, ror #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @@ -297017,18 +297083,18 @@ │ │ │ │ rsbeq r0, sl, r7, ror r0 │ │ │ │ subseq r0, sl, r2, rrx │ │ │ │ eoreq r0, sp, r6, asr #32 │ │ │ │ andseq r0, fp, sp, lsl r0 │ │ │ │ strcs r0, [r1, #-19] @ 0xffffffed │ │ │ │ movwcs lr, #23005 @ 0x59dd │ │ │ │ strls r4, [r0, #-1568] @ 0xfffff9e0 │ │ │ │ - blx 0x770516 │ │ │ │ + blx 0x770616 │ │ │ │ strcs lr, [r0, #-1998] @ 0xfffff832 │ │ │ │ - blmi 0x1f2c4fc │ │ │ │ - blls 0x38c590 │ │ │ │ + blmi 0x1f2c5fc │ │ │ │ + blls 0x38c690 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ svclt 0x00080300 │ │ │ │ movwcs lr, #23005 @ 0x59dd │ │ │ │ @ instruction: 0x4620d130 │ │ │ │ pop {r0, r1, r3, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fc40f0 │ │ │ │ movwcs fp, #2885 @ 0xb45 │ │ │ │ @@ -297044,89 +297110,89 @@ │ │ │ │ andlt r4, fp, r0, lsr #12 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ mcrlt 7, 3, pc, cr2, cr13, {7} @ │ │ │ │ andscs r2, ip, #67108864 @ 0x4000000 │ │ │ │ stcls 6, cr4, [r5, #-96] @ 0xffffffa0 │ │ │ │ @ instruction: 0xf9b2f009 │ │ │ │ stmdacs r0, {r0, r9, sl, lr} │ │ │ │ - blmi 0x18e67e8 │ │ │ │ - blls 0x38c5f4 │ │ │ │ + blmi 0x18e68e8 │ │ │ │ + blls 0x38c6f4 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ svclt 0x00080300 │ │ │ │ rscle r2, r6, r1, lsl #6 │ │ │ │ - blx 0x7eebba │ │ │ │ + blx 0x7eecba │ │ │ │ strcc lr, [r6, #-2525] @ 0xfffff623 │ │ │ │ - bls 0x283e24 │ │ │ │ + bls 0x283f24 │ │ │ │ @ instruction: 0xf7ff9500 │ │ │ │ str pc, [r7, sp, lsl #18] │ │ │ │ strcc lr, [r6, #-2525] @ 0xfffff623 │ │ │ │ - bls 0x283e34 │ │ │ │ + bls 0x283f34 │ │ │ │ @ instruction: 0xf7ff9500 │ │ │ │ ldrb pc, [pc, -pc, lsr #24]! @ │ │ │ │ @ instruction: 0xf1864620 │ │ │ │ mcrrne 12, 0, pc, r3, cr1 @ │ │ │ │ svcge 0x007af47f │ │ │ │ @ instruction: 0xff58f149 │ │ │ │ @ instruction: 0xf7f76800 │ │ │ │ submi pc, r0, #2368 @ 0x940 │ │ │ │ ldmib sp, {r1, r4, r5, r6, r8, r9, sl, sp, lr, pc}^ │ │ │ │ stmib sp, {r0, r1, r2, r8, sl, sp}^ │ │ │ │ - blls 0x2bb9e0 │ │ │ │ - bls 0x283e64 │ │ │ │ + blls 0x2bbae0 │ │ │ │ + bls 0x283f64 │ │ │ │ mrc2 7, 5, pc, cr2, cr11, {7} │ │ │ │ ldmib sp, {r3, r5, r6, r8, r9, sl, sp, lr, pc}^ │ │ │ │ stmib sp, {r0, r1, r2, r8, sl, sp}^ │ │ │ │ - blls 0x2bb9f4 │ │ │ │ - bls 0x283e78 │ │ │ │ + blls 0x2bbaf4 │ │ │ │ + bls 0x283f78 │ │ │ │ mrc2 7, 1, pc, cr4, cr12, {7} │ │ │ │ strcs lr, [r0, #-1886] @ 0xfffff8a2 │ │ │ │ ldmib sp, {r5, r9, sl, lr}^ │ │ │ │ stmib sp, {r0, r2, r8, r9, sp}^ │ │ │ │ @ instruction: 0xf7fb5500 │ │ │ │ @ instruction: 0xe755fe9f │ │ │ │ strtmi r2, [r0], -r0, lsl #10 │ │ │ │ movwcs lr, #23005 @ 0x59dd │ │ │ │ strpl lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mcr2 7, 1, pc, cr2, cr12, {7} @ │ │ │ │ - blmi 0xf2c354 │ │ │ │ - blls 0x38c690 │ │ │ │ + blmi 0xf2c454 │ │ │ │ + blls 0x38c790 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xd1b30300 │ │ │ │ movwcs lr, #23005 @ 0x59dd │ │ │ │ andlt r4, fp, r0, lsr #12 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ svclt 0x00a2f7f9 │ │ │ │ ldmdavs sl, {r0, r1, r2, r3, r5, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r9, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - bls 0x2a6ce0 │ │ │ │ + bls 0x2a6de0 │ │ │ │ andlt r4, fp, r0, lsr #12 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ - bllt 0x1570644 │ │ │ │ + bllt 0x1570744 │ │ │ │ ldmdavs sl, {r3, r5, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r9, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - bls 0x2a6cc4 │ │ │ │ + bls 0x2a6dc4 │ │ │ │ andlt r4, fp, r0, lsr #12 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ - bllt 0x70660 │ │ │ │ + bllt 0x70760 │ │ │ │ ldmdavs sl, {r0, r5, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r9, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ movwcs fp, #3844 @ 0xf04 │ │ │ │ @ instruction: 0xf43f9a05 │ │ │ │ @ instruction: 0xe783af54 │ │ │ │ @ instruction: 0xf1864620 │ │ │ │ mcrrne 10, 9, pc, r2, cr15 @ │ │ │ │ svcge 0x0010f47f │ │ │ │ - blmi 0x76c4f0 │ │ │ │ - blls 0x38c70c │ │ │ │ + blmi 0x76c5f0 │ │ │ │ + blls 0x38c80c │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xf47f0300 │ │ │ │ - bls 0x29e484 │ │ │ │ + bls 0x29e584 │ │ │ │ andlt r4, fp, r0, lsr #12 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ stmlt r2, {r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ ldmdavs sl, {r4, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r9, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ svcge 0x0066f47f │ │ │ │ @@ -297164,21 +297230,21 @@ │ │ │ │ strlt sp, [r8, #-12] │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00f8f8cc │ │ │ │ stc2l 7, cr15, [r0], #-988 @ 0xfffffc24 │ │ │ │ @ instruction: 0x4008e8bd │ │ │ │ stclt 1, cr15, [lr], {118} @ 0x76 │ │ │ │ - sbcvc pc, r0, pc, asr #12 │ │ │ │ - eoreq pc, pc, r0, asr #5 │ │ │ │ + sbcseq pc, r0, r0, asr #4 │ │ │ │ + eorseq pc, r0, r0, asr #5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - @ instruction: 0xf64f4770 │ │ │ │ - vshr.s64 d23, d16, #64 │ │ │ │ - andcs r0, r0, #47 @ 0x2f │ │ │ │ + vaba.s8 q10, q0, q8 │ │ │ │ + vmla.i d16, d16, d0[0] │ │ │ │ + andcs r0, r0, #48 @ 0x30 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ @ instruction: 0x460f4299 │ │ │ │ @@ -297198,65 +297264,65 @@ │ │ │ │ adcmi fp, r5, #2539520 @ 0x26c000 │ │ │ │ movwcs sp, #6633 @ 0x19e9 │ │ │ │ ldrmi r1, [sl], -r1, lsr #19 │ │ │ │ strcc r4, [r1], #-1560 @ 0xfffff9e8 │ │ │ │ @ instruction: 0xf880f009 │ │ │ │ mvnsle r2, r0, lsl #16 │ │ │ │ andeq pc, sp, pc, rrx │ │ │ │ - blne 0xff3ec77c │ │ │ │ + blne 0xff3ec87c │ │ │ │ tstcs r0, r8, lsr r4 │ │ │ │ svc 0x00b6f175 │ │ │ │ @ instruction: 0xf06fe7d7 │ │ │ │ ldrb r0, [sl, r6] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec89a08 │ │ │ │ + bl 0xfec89b08 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xb08d0fb8 │ │ │ │ @ instruction: 0x46154c52 │ │ │ │ stmdavs r4!, {r1, r2, r3, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f940b │ │ │ │ tstcs r0, r0, lsl #8 │ │ │ │ stmib sp, {r1, r4, r9, fp, ip, pc}^ │ │ │ │ - bcs 0x6f6c38 │ │ │ │ + bcs 0x6f6d38 │ │ │ │ smlabtne r6, sp, r9, lr │ │ │ │ smlabtne r8, sp, r9, lr │ │ │ │ addhi pc, pc, r0, asr #4 │ │ │ │ @ instruction: 0x4607461a │ │ │ │ tstcs r8, r2, lsl fp │ │ │ │ @ instruction: 0xf7ffa804 │ │ │ │ strmi pc, [r4], -r3, lsr #31 │ │ │ │ stclne 1, cr11, [r0, #576]! @ 0x240 │ │ │ │ @ instruction: 0xf06fd052 │ │ │ │ - blmi 0x11f3884 │ │ │ │ - blls 0x40c8bc │ │ │ │ + blmi 0x11f3984 │ │ │ │ + blls 0x40c9bc │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ cmnle sp, r0, lsl #6 │ │ │ │ andlt r4, sp, r0, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0] │ │ │ │ @ instruction: 0xf0094628 │ │ │ │ strmi pc, [r5], -pc, ror #17 │ │ │ │ rscle r2, r8, r0, lsl #16 │ │ │ │ andscs r4, r3, #933888 @ 0xe4000 │ │ │ │ @ instruction: 0xf0089804 │ │ │ │ - bls 0x372580 │ │ │ │ + bls 0x372680 │ │ │ │ strmi r9, [r3], -r1, lsl #4 │ │ │ │ ldrtmi r9, [r8], -r6, lsl #20 │ │ │ │ ldrtmi r9, [r1], -r0, lsl #4 │ │ │ │ andls r2, r2, #268435456 @ 0x10000000 │ │ │ │ strls r4, [r5], #-1578 @ 0xfffff9d6 │ │ │ │ @ instruction: 0xf7f89304 │ │ │ │ @ instruction: 0x4604fdb7 │ │ │ │ - blle 0xe399ac │ │ │ │ + blle 0xe39aac │ │ │ │ @ instruction: 0xf643d04b │ │ │ │ vorr.i32 , #3072 @ 0x00000c00 │ │ │ │ ldmdavs fp, {r1, r2, r4, r7, r8, r9} │ │ │ │ @ instruction: 0xf64d2238 │ │ │ │ - vmla.f d20, d0, d0[3] │ │ │ │ + vorr.i32 , #12 @ 0x0000000c │ │ │ │ vrhadd.s8 d16, d14, d30 │ │ │ │ vaddl.s8 , d0, d4 │ │ │ │ @ instruction: 0x47982096 │ │ │ │ movwcc pc, #590 @ 0x24e @ │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ addsmi r6, ip, #1769472 @ 0x1b0000 │ │ │ │ vhsub.s8 d29, d14, d7 │ │ │ │ @@ -297267,49 +297333,49 @@ │ │ │ │ vaddl.s8 , d0, d4 │ │ │ │ @ instruction: 0xf7f82096 │ │ │ │ str pc, [lr, r5, lsl #29]! │ │ │ │ @ instruction: 0x63a8f64f │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ ldrbeq r6, [r9, #-2075] @ 0xfffff7e5 │ │ │ │ ldmdbls r2, {r0, r1, r2, r5, r7, r8, sl, ip, lr, pc} │ │ │ │ - rscvc pc, r0, pc, asr #12 │ │ │ │ - eoreq pc, pc, r0, asr #5 │ │ │ │ - blx 0x76e9ea │ │ │ │ + rscseq pc, r0, r0, asr #4 │ │ │ │ + eorseq pc, r0, r0, asr #5 │ │ │ │ + blx 0x76eaea │ │ │ │ ldmdbmi r5, {r0, r1, r2, r3, r4, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrtmi r4, [r2], -fp, lsr #12 │ │ │ │ stmdavs r9, {r0, r3, r4, r5, r6, sl, lr} │ │ │ │ tstcs r8, r0, asr #16 │ │ │ │ addseq pc, r4, #208, 16 @ 0xd00000 │ │ │ │ stmdbge r4, {r0, r8, ip, pc} │ │ │ │ andpl pc, sp, r0, lsl #10 │ │ │ │ andscc r9, r8, r0, lsl #2 │ │ │ │ @ instruction: 0x11b5f240 │ │ │ │ - stcl 7, cr15, [r0], #-304 @ 0xfffffed0 │ │ │ │ + bl 0xff970768 │ │ │ │ mcrrne 6, 0, r4, r3, cr4 │ │ │ │ @ instruction: 0xf149d105 │ │ │ │ stmdavs r0, {r0, r2, r3, r4, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ - blx 0x1bf0926 │ │ │ │ + blx 0x1bf0a26 │ │ │ │ stccs 2, cr4, [r0], {68} @ 0x44 │ │ │ │ svcge 0x007ff6ff │ │ │ │ @ instruction: 0xf06fe7a9 │ │ │ │ @ instruction: 0xe77a0415 │ │ │ │ @ instruction: 0xf93af187 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ - eorseq r6, r5, r8, asr #15 │ │ │ │ - rsbseq sp, lr, ip, asr #9 │ │ │ │ + ldrsbteq r6, [r5], -r8 │ │ │ │ + rsbseq sp, lr, ip, asr #7 │ │ │ │ mvneq pc, #82837504 @ 0x4f00000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ rscsvc pc, pc, r0, lsl #12 │ │ │ │ andeq pc, fp, pc, ror #6 │ │ │ │ eoreq lr, r7, r3, asr #19 │ │ │ │ movwcs r2, #0 │ │ │ │ svclt 0x00004770 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec89b8c │ │ │ │ + bl 0xfec89c8c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf64f0fe0 │ │ │ │ vmls.f d16, d16, d0[6] │ │ │ │ umulllt r2, r4, r6, r5 │ │ │ │ @ instruction: 0x4327e9d5 │ │ │ │ svclt 0x00884283 │ │ │ │ ldmdale lr, {r5, r9, sl, lr} │ │ │ │ @@ -297336,470 +297402,470 @@ │ │ │ │ shadd8mi pc, r0, pc @ │ │ │ │ addsvs pc, ip, r5, asr #17 │ │ │ │ tstcs r0, r4 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd70 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec89c18 │ │ │ │ + bl 0xfec89d18 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ rsbcs r0, r3, r0, ror #31 │ │ │ │ @ instruction: 0xf008b085 │ │ │ │ - bmi 0xff9b2744 │ │ │ │ + bmi 0xff9b2844 │ │ │ │ vhadd.s8 d18, d0, d0 │ │ │ │ - vaddw.s8 q8, q0, d12 │ │ │ │ + vorr.i32 d17, #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf0080130 │ │ │ │ - bmi 0xff8f18cc │ │ │ │ + bmi 0xff8f19cc │ │ │ │ vhadd.s8 d18, d0, d1 │ │ │ │ - vorr.i32 d16, #4 @ 0x00000004 │ │ │ │ + vaddw.s8 , q0, d20 │ │ │ │ @ instruction: 0xf0080130 │ │ │ │ - bmi 0xff8313a4 │ │ │ │ + bmi 0xff8314a4 │ │ │ │ vhadd.s8 d18, d0, d2 │ │ │ │ - vorr.i32 d16, #12 @ 0x0000000c │ │ │ │ + vaddw.s8 , q0, d28 │ │ │ │ @ instruction: 0xf0080130 │ │ │ │ - bmi 0xff771394 │ │ │ │ + bmi 0xff771494 │ │ │ │ vhadd.s8 d18, d0, d3 │ │ │ │ - vbic.i32 d16, #4 @ 0x00000004 │ │ │ │ + vmla.f d17, d0, d0[1] │ │ │ │ @ instruction: 0xf0080130 │ │ │ │ - bmi 0xff6b1384 │ │ │ │ + bmi 0xff6b1484 │ │ │ │ vhadd.s8 d18, d0, d4 │ │ │ │ - vmla.f d16, d0, d0[3] │ │ │ │ + vorr.i32 , #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf0080130 │ │ │ │ - bmi 0xff5f1374 │ │ │ │ + bmi 0xff5f1474 │ │ │ │ vhadd.s8 d18, d0, d5 │ │ │ │ - vorr.i32 q8, #8 @ 0x00000008 │ │ │ │ + vmla.f d17, d0, d0[6] │ │ │ │ @ instruction: 0xf0080130 │ │ │ │ - bmi 0xff531364 │ │ │ │ + bmi 0xff531464 │ │ │ │ vhadd.s8 d18, d0, d6 │ │ │ │ - vmla.f d16, d0, d0[4] │ │ │ │ + vbic.i32 , #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf0080130 │ │ │ │ - bmi 0xff471354 │ │ │ │ + bmi 0xff471454 │ │ │ │ vhadd.s8 d18, d0, d7 │ │ │ │ - vmla.f d16, d0, d0[6] │ │ │ │ + vbic.i32 , #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf0080130 │ │ │ │ - bmi 0xff3b1344 │ │ │ │ + bmi 0xff3b1444 │ │ │ │ vhadd.s8 d18, d0, d8 │ │ │ │ - vbic.i32 q8, #8 @ 0x00000008 │ │ │ │ + vaddw.s8 , q8, d8 │ │ │ │ @ instruction: 0xf0080130 │ │ │ │ - bmi 0xff2f1334 │ │ │ │ + bmi 0xff2f1434 │ │ │ │ vhadd.s8 d18, d0, d9 │ │ │ │ - vaddw.s8 q8, q8, d4 │ │ │ │ + vsra.s64 d17, d4, #64 │ │ │ │ @ instruction: 0xf0080130 │ │ │ │ - bmi 0xff231324 │ │ │ │ + bmi 0xff231424 │ │ │ │ vhadd.s8 d18, d0, d10 │ │ │ │ - vsra.s64 d16, d0, #64 │ │ │ │ + vaddw.s8 , q8, d16 │ │ │ │ @ instruction: 0xf0080130 │ │ │ │ - bmi 0xff171314 │ │ │ │ + bmi 0xff171414 │ │ │ │ vhadd.s8 d18, d0, d11 │ │ │ │ - vsra.s64 d16, d12, #64 │ │ │ │ + vaddw.s8 , q8, d28 │ │ │ │ @ instruction: 0xf0080130 │ │ │ │ - bmi 0xff0b1304 │ │ │ │ + bmi 0xff0b1404 │ │ │ │ vhadd.s8 d18, d0, d12 │ │ │ │ - vaddw.s8 q8, q8, d24 │ │ │ │ + vsra.s64 d17, d24, #64 │ │ │ │ @ instruction: 0xf0080130 │ │ │ │ - bmi 0xfeff12f4 │ │ │ │ + bmi 0xfeff13f4 │ │ │ │ vhadd.s8 d18, d0, d13 │ │ │ │ - vsra.s64 d16, d20, #64 │ │ │ │ + vmla.f d17, d16, d0[1] │ │ │ │ @ instruction: 0xf0080130 │ │ │ │ - bmi 0xfef312e4 │ │ │ │ + bmi 0xfef313e4 │ │ │ │ vhadd.s8 d18, d0, d14 │ │ │ │ - vsra.s64 d16, d28, #64 │ │ │ │ + vmla.f d17, d16, d0[3] │ │ │ │ @ instruction: 0xf0080130 │ │ │ │ - bmi 0xfee712d4 │ │ │ │ + bmi 0xfee713d4 │ │ │ │ vhadd.s8 d18, d0, d15 │ │ │ │ - vmla.f d16, d16, d0[1] │ │ │ │ + vsra.s64 , q2, #64 │ │ │ │ @ instruction: 0xf0080130 │ │ │ │ - bmi 0xfedb12c4 │ │ │ │ + bmi 0xfedb13c4 │ │ │ │ vqadd.s8 d18, d0, d0 │ │ │ │ - vsra.s64 q8, q0, #64 │ │ │ │ + vmla.f d17, d16, d0[4] │ │ │ │ @ instruction: 0xf0080130 │ │ │ │ - bmi 0xfecf12b4 │ │ │ │ + bmi 0xfecf13b4 │ │ │ │ vqadd.s8 d18, d0, d1 │ │ │ │ - vmla.f d16, d16, d0[5] │ │ │ │ + vsra.s64 , q10, #64 │ │ │ │ @ instruction: 0xf0080130 │ │ │ │ - bmi 0xfec312a4 │ │ │ │ + bmi 0xfec313a4 │ │ │ │ vqadd.s8 d18, d0, d2 │ │ │ │ - vsra.s64 q8, q8, #64 │ │ │ │ + vaddw.s8 q9, q0, d0 │ │ │ │ @ instruction: 0xf0080130 │ │ │ │ - bmi 0xfeb71294 │ │ │ │ + bmi 0xfeb71394 │ │ │ │ vqadd.s8 d18, d0, d3 │ │ │ │ - vsra.s64 q8, q12, #64 │ │ │ │ + vaddw.s8 q9, q0, d8 │ │ │ │ @ instruction: 0xf0080130 │ │ │ │ - bmi 0xfeab1284 │ │ │ │ + bmi 0xfeab1384 │ │ │ │ vqadd.s8 d18, d0, d4 │ │ │ │ - vaddw.s8 , q0, d0 │ │ │ │ + vorr.i32 d18, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf0080130 │ │ │ │ - bmi 0xfe9f1274 │ │ │ │ + bmi 0xfe9f1374 │ │ │ │ vqadd.s8 d18, d0, d5 │ │ │ │ - vaddw.s8 , q0, d12 │ │ │ │ + vorr.i32 d18, #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf0080130 │ │ │ │ - bmi 0xfe931264 │ │ │ │ + bmi 0xfe931364 │ │ │ │ vqadd.s8 d18, d0, d6 │ │ │ │ - vorr.i32 d17, #12 @ 0x0000000c │ │ │ │ + vaddw.s8 q9, q0, d28 │ │ │ │ @ instruction: 0xf0080130 │ │ │ │ - bmi 0xfe871254 │ │ │ │ + bmi 0xfe871354 │ │ │ │ vqadd.s8 d18, d0, d7 │ │ │ │ - vaddw.s8 , q0, d24 │ │ │ │ + vbic.i32 d18, #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf0080130 │ │ │ │ - bmi 0xfe7b1244 │ │ │ │ + bmi 0xfe7b1344 │ │ │ │ vqadd.s8 d18, d0, d8 │ │ │ │ - vbic.i32 d17, #8 @ 0x00000008 │ │ │ │ + vmla.f d18, d0, d0[2] │ │ │ │ @ instruction: 0xf0080130 │ │ │ │ - bmi 0xfe6f1234 │ │ │ │ + bmi 0xfe6f1334 │ │ │ │ vqadd.s8 d18, d0, d9 │ │ │ │ - vmla.f d17, d0, d0[1] │ │ │ │ + vorr.i32 q9, #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf0080130 │ │ │ │ - bmi 0xfe631224 │ │ │ │ + bmi 0xfe631324 │ │ │ │ vqadd.s8 d18, d0, d10 │ │ │ │ - vorr.i32 , #4 @ 0x00000004 │ │ │ │ + vmla.f d18, d0, d0[5] │ │ │ │ @ instruction: 0xf0080130 │ │ │ │ - bmi 0xfe571214 │ │ │ │ + bmi 0xfe571314 │ │ │ │ vqadd.s8 d18, d0, d11 │ │ │ │ - vmla.f d17, d0, d0[5] │ │ │ │ + vbic.i32 q9, #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf0080130 │ │ │ │ - bmi 0xfe4b1204 │ │ │ │ + bmi 0xfe4b1304 │ │ │ │ vqadd.s8 d18, d0, d12 │ │ │ │ - vbic.i32 , #8 @ 0x00000008 │ │ │ │ + vaddw.s8 q9, q8, d8 │ │ │ │ @ instruction: 0xf0080130 │ │ │ │ - bmi 0xfe3f11f4 │ │ │ │ + bmi 0xfe3f12f4 │ │ │ │ vqadd.s8 d18, d0, d13 │ │ │ │ - vaddw.s8 , q8, d12 │ │ │ │ + vsra.s64 d18, d12, #64 │ │ │ │ @ instruction: 0xf0080130 │ │ │ │ - bmi 0xfe3311e4 │ │ │ │ + bmi 0xfe3312e4 │ │ │ │ vqadd.s8 d18, d0, d14 │ │ │ │ - vaddw.s8 , q8, d16 │ │ │ │ + vsra.s64 d18, d16, #64 │ │ │ │ @ instruction: 0xf0080130 │ │ │ │ - bmi 0xfe2711d4 │ │ │ │ + bmi 0xfe2712d4 │ │ │ │ vqadd.s8 d18, d0, d15 │ │ │ │ - vsra.s64 d17, d16, #64 │ │ │ │ + vmla.f d18, d16, d0[0] │ │ │ │ @ instruction: 0xf0080130 │ │ │ │ - bmi 0xfe1b11c4 │ │ │ │ + bmi 0xfe1b12c4 │ │ │ │ vhadd.s8 d18, d0, d16 │ │ │ │ - vmla.f d17, d16, d0[1] │ │ │ │ + vsra.s64 q9, q2, #64 │ │ │ │ @ instruction: 0xf0080130 │ │ │ │ - bmi 0x20f11b4 │ │ │ │ + bmi 0x20f12b4 │ │ │ │ vhadd.s8 d18, d0, d17 │ │ │ │ - vmla.f d17, d16, d0[3] │ │ │ │ + vsra.s64 q9, q6, #64 │ │ │ │ @ instruction: 0xf0080130 │ │ │ │ - bmi 0x20311a4 │ │ │ │ + bmi 0x20312a4 │ │ │ │ vhadd.s8 d18, d0, d18 │ │ │ │ - vmla.f d17, d16, d0[7] │ │ │ │ + vsra.s64 q9, q14, #64 │ │ │ │ @ instruction: 0xf0080130 │ │ │ │ - bmi 0x1f71194 │ │ │ │ + bmi 0x1f71294 │ │ │ │ vhadd.s8 d18, d0, d19 │ │ │ │ - vmla.f d17, d16, d0[5] │ │ │ │ + vsra.s64 q9, q10, #64 │ │ │ │ @ instruction: 0xf0080130 │ │ │ │ - bmi 0x1eb1184 │ │ │ │ + bmi 0x1eb1284 │ │ │ │ vhadd.s8 d18, d0, d20 │ │ │ │ - vsra.s64 , q12, #64 │ │ │ │ + vaddw.s8 , q0, d8 │ │ │ │ @ instruction: 0xf0080130 │ │ │ │ - bmi 0x1df1174 │ │ │ │ + bmi 0x1df1274 │ │ │ │ vhadd.s8 d18, d0, d21 │ │ │ │ - vaddw.s8 q9, q0, d12 │ │ │ │ + vorr.i32 d19, #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf0080130 │ │ │ │ - bmi 0x1d31164 │ │ │ │ + bmi 0x1d31264 │ │ │ │ vhadd.s8 d18, d0, d22 │ │ │ │ - vorr.i32 d18, #8 @ 0x00000008 │ │ │ │ + vaddw.s8 , q0, d24 │ │ │ │ @ instruction: 0xf0080130 │ │ │ │ - bmi 0x1c71154 │ │ │ │ + bmi 0x1c71254 │ │ │ │ vhadd.s8 d18, d0, d23 │ │ │ │ - vaddw.s8 q9, q0, d20 │ │ │ │ + vbic.i32 d19, #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf0080130 │ │ │ │ - bmi 0x1bb1144 │ │ │ │ + bmi 0x1bb1244 │ │ │ │ vhadd.s8 d18, d0, d24 │ │ │ │ - vbic.i32 d18, #0 @ 0x00000000 │ │ │ │ + vmla.f d19, d0, d0[0] │ │ │ │ @ instruction: 0xf0080130 │ │ │ │ - bmi 0x1af1134 │ │ │ │ + bmi 0x1af1234 │ │ │ │ vhadd.s8 d18, d0, d25 │ │ │ │ - vbic.i32 d18, #8 @ 0x00000008 │ │ │ │ + vmla.f d19, d0, d0[2] │ │ │ │ @ instruction: 0xf0080130 │ │ │ │ - bmi 0x1a31124 │ │ │ │ + bmi 0x1a31224 │ │ │ │ vhadd.s8 d18, d0, d26 │ │ │ │ - vmla.f d18, d0, d0[0] │ │ │ │ + vorr.i32 , #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf0080130 │ │ │ │ - bmi 0x1971114 │ │ │ │ + bmi 0x1971214 │ │ │ │ vhadd.s8 d18, d0, d27 │ │ │ │ - vmla.f d18, d0, d0[2] │ │ │ │ + vorr.i32 , #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf0080130 │ │ │ │ - bmi 0x18b1104 │ │ │ │ + bmi 0x18b1204 │ │ │ │ vhadd.s8 d18, d0, d28 │ │ │ │ - vorr.i32 q9, #12 @ 0x0000000c │ │ │ │ + vmla.f d19, d0, d0[7] │ │ │ │ @ instruction: 0xf0080130 │ │ │ │ - bmi 0x17f10f4 │ │ │ │ + bmi 0x17f11f4 │ │ │ │ vhadd.s8 d18, d0, d29 │ │ │ │ - vbic.i32 q9, #0 @ 0x00000000 │ │ │ │ + vaddw.s8 , q8, d0 │ │ │ │ @ instruction: 0xf0080130 │ │ │ │ - bmi 0x17310e4 │ │ │ │ + bmi 0x17311e4 │ │ │ │ vhadd.s8 d18, d0, d30 │ │ │ │ - vbic.i32 q9, #8 @ 0x00000008 │ │ │ │ + vaddw.s8 , q8, d8 │ │ │ │ @ instruction: 0xf0080130 │ │ │ │ - bmi 0x16710d4 │ │ │ │ + bmi 0x16711d4 │ │ │ │ vhadd.s8 d18, d0, d31 │ │ │ │ - vaddw.s8 q9, q8, d8 │ │ │ │ + vsra.s64 d19, d8, #64 │ │ │ │ @ instruction: 0xf0080130 │ │ │ │ - bmi 0x15b10c4 │ │ │ │ + bmi 0x15b11c4 │ │ │ │ vqadd.s8 d18, d0, d16 │ │ │ │ - vsra.s64 d18, d0, #64 │ │ │ │ + vaddw.s8 , q8, d16 │ │ │ │ @ instruction: 0xf0080130 │ │ │ │ - bmi 0x14f10b4 │ │ │ │ + bmi 0x14f11b4 │ │ │ │ vqadd.s8 d18, d0, d17 │ │ │ │ - vsra.s64 d18, d8, #64 │ │ │ │ + vaddw.s8 , q8, d24 │ │ │ │ @ instruction: 0xf0080130 │ │ │ │ - bmi 0x14310a4 │ │ │ │ + bmi 0x14311a4 │ │ │ │ vqadd.s8 d18, d0, d18 │ │ │ │ - vaddw.s8 q9, q8, d20 │ │ │ │ + vsra.s64 d19, d20, #64 │ │ │ │ @ instruction: 0xf0080130 │ │ │ │ - bmi 0x1371094 │ │ │ │ + bmi 0x1371194 │ │ │ │ vqadd.s8 d18, d0, d19 │ │ │ │ - vsra.s64 d18, d20, #64 │ │ │ │ + vmla.f d19, d16, d0[1] │ │ │ │ @ instruction: 0xf0080130 │ │ │ │ - bmi 0x12b1084 │ │ │ │ + bmi 0x12b1184 │ │ │ │ vqadd.s8 d18, d0, d20 │ │ │ │ - vmla.f d18, d16, d0[1] │ │ │ │ + vsra.s64 , q2, #64 │ │ │ │ @ instruction: 0xf0080130 │ │ │ │ - bmi 0x11f1074 │ │ │ │ + bmi 0x11f1174 │ │ │ │ vqadd.s8 d18, d0, d21 │ │ │ │ - vsra.s64 q9, q2, #64 │ │ │ │ + vmla.f d19, d16, d0[5] │ │ │ │ @ instruction: 0xf0080130 │ │ │ │ - bmi 0x1131064 │ │ │ │ + bmi 0x1131164 │ │ │ │ vqadd.s8 d18, d0, d22 │ │ │ │ - vmla.f d18, d16, d0[6] │ │ │ │ + vsra.s64 , q12, #64 │ │ │ │ @ instruction: 0xf0080130 │ │ │ │ - bmi 0x1071054 │ │ │ │ + bmi 0x1071154 │ │ │ │ vqadd.s8 d18, d0, d23 │ │ │ │ - vsra.s64 q9, q12, #64 │ │ │ │ + vaddw.s8 q10, q0, d8 │ │ │ │ @ instruction: 0xf0080130 │ │ │ │ - bmi 0xfb1044 │ │ │ │ + bmi 0xfb1144 │ │ │ │ rsbs r2, r1, r8, lsr r0 │ │ │ │ - eorseq r6, r5, ip, asr #21 │ │ │ │ - ldrshteq r6, [r5], -ip │ │ │ │ - eorseq r6, r5, r0, lsl fp │ │ │ │ - eorseq r6, r5, r8, asr fp │ │ │ │ - eorseq r6, r5, r8, ror fp │ │ │ │ - eorseq r6, r5, ip, lsl #23 │ │ │ │ - ldrsbteq r6, [r5], -r0 │ │ │ │ - ldrshteq r6, [r5], -r8 │ │ │ │ - eorseq r6, r5, r0, lsl ip │ │ │ │ - eorseq r6, r5, r4, lsr #24 │ │ │ │ - eorseq r6, r5, r8, lsr ip │ │ │ │ - eorseq r6, r5, r0, asr ip │ │ │ │ - eorseq r6, r5, ip, ror #24 │ │ │ │ - eorseq r6, r5, r0, lsl #25 │ │ │ │ - eorseq r6, r5, ip, lsl #25 │ │ │ │ - ldrhteq r6, [r5], -r8 │ │ │ │ - ldrsbteq r6, [r5], -r8 │ │ │ │ - ldrshteq r6, [r5], -ip │ │ │ │ - eorseq r6, r5, r0, lsl sp │ │ │ │ - eorseq r6, r5, ip, lsr #26 │ │ │ │ - eorseq r6, r5, ip, lsr sp │ │ │ │ - eorseq r6, r5, r0, asr sp │ │ │ │ - eorseq r6, r5, r4, ror #26 │ │ │ │ - eorseq r6, r5, r4, ror sp │ │ │ │ - eorseq r6, r5, r0, lsl #27 │ │ │ │ - eorseq r6, r5, ip, lsr #27 │ │ │ │ - eorseq r6, r5, r4, asr #27 │ │ │ │ - eorseq r6, r5, r0, lsl lr │ │ │ │ - eorseq r6, r5, r0, lsr lr │ │ │ │ - eorseq r6, r5, r4, asr lr │ │ │ │ - eorseq r6, r5, ip, ror #28 │ │ │ │ - eorseq r6, r5, r4, lsr #29 │ │ │ │ - eorseq r6, r5, r8, asr #29 │ │ │ │ + ldrsbteq r6, [r5], -ip │ │ │ │ + eorseq r6, r5, ip, lsl #24 │ │ │ │ + eorseq r6, r5, r0, lsr #24 │ │ │ │ + eorseq r6, r5, r8, ror #24 │ │ │ │ + eorseq r6, r5, r8, lsl #25 │ │ │ │ + mlaseq r5, ip, ip, r6 │ │ │ │ + eorseq r6, r5, r0, ror #25 │ │ │ │ + eorseq r6, r5, r8, lsl #26 │ │ │ │ + eorseq r6, r5, r0, lsr #26 │ │ │ │ + eorseq r6, r5, r4, lsr sp │ │ │ │ + eorseq r6, r5, r8, asr #26 │ │ │ │ + eorseq r6, r5, r0, ror #26 │ │ │ │ + eorseq r6, r5, ip, ror sp │ │ │ │ + mlaseq r5, r0, sp, r6 │ │ │ │ + mlaseq r5, ip, sp, r6 │ │ │ │ + eorseq r6, r5, r8, asr #27 │ │ │ │ + eorseq r6, r5, r8, ror #27 │ │ │ │ + eorseq r6, r5, ip, lsl #28 │ │ │ │ + eorseq r6, r5, r0, lsr #28 │ │ │ │ + eorseq r6, r5, ip, lsr lr │ │ │ │ + eorseq r6, r5, ip, asr #28 │ │ │ │ + eorseq r6, r5, r0, ror #28 │ │ │ │ + eorseq r6, r5, r4, ror lr │ │ │ │ + eorseq r6, r5, r4, lsl #29 │ │ │ │ + mlaseq r5, r0, lr, r6 │ │ │ │ + ldrhteq r6, [r5], -ip │ │ │ │ ldrsbteq r6, [r5], -r4 │ │ │ │ - eorseq r6, r5, r0, ror #29 │ │ │ │ - eorseq r6, r5, ip, ror #29 │ │ │ │ - ldrshteq r6, [r5], -r8 │ │ │ │ eorseq r6, r5, r0, lsr #30 │ │ │ │ - eorseq r6, r5, r4, ror pc │ │ │ │ - eorseq r6, r5, ip, asr #31 │ │ │ │ - eorseq r6, r5, ip, ror #31 │ │ │ │ - ldrshteq r6, [r5], -r8 │ │ │ │ - eorseq r7, r5, r8, lsl r0 │ │ │ │ - eorseq r7, r5, r0, lsr #32 │ │ │ │ - eorseq r7, r5, ip, rrx │ │ │ │ + eorseq r6, r5, r0, asr #30 │ │ │ │ + eorseq r6, r5, r4, ror #30 │ │ │ │ + eorseq r6, r5, ip, ror pc │ │ │ │ + ldrhteq r6, [r5], -r4 │ │ │ │ + ldrsbteq r6, [r5], -r8 │ │ │ │ + eorseq r6, r5, r4, ror #31 │ │ │ │ + ldrshteq r6, [r5], -r0 │ │ │ │ + ldrshteq r6, [r5], -ip │ │ │ │ + eorseq r7, r5, r8 │ │ │ │ + eorseq r7, r5, r0, lsr r0 │ │ │ │ + eorseq r7, r5, r4, lsl #1 │ │ │ │ + ldrsbteq r7, [r5], -ip │ │ │ │ + ldrshteq r7, [r5], -ip │ │ │ │ eorseq r7, r5, r8, lsl #2 │ │ │ │ - eorseq r7, r5, r4, lsr #2 │ │ │ │ + eorseq r7, r5, r8, lsr #2 │ │ │ │ eorseq r7, r5, r0, lsr r1 │ │ │ │ - eorseq r7, r5, r0, asr #2 │ │ │ │ - eorseq r7, r5, r8, asr r1 │ │ │ │ - eorseq r7, r5, ip, lsr #3 │ │ │ │ - eorseq r7, r5, ip, asr #3 │ │ │ │ - ldrsbteq r7, [r5], -r8 │ │ │ │ - eorseq r7, r5, r4, ror #3 │ │ │ │ - ldrshteq r7, [r5], -r8 │ │ │ │ - eorseq r7, r5, r0, lsl #4 │ │ │ │ - eorseq r7, r5, r8, lsr #4 │ │ │ │ - tstpcc r4, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ + eorseq r7, r5, ip, ror r1 │ │ │ │ + eorseq r7, r5, r8, lsl r2 │ │ │ │ + eorseq r7, r5, r4, lsr r2 │ │ │ │ + eorseq r7, r5, r0, asr #4 │ │ │ │ + eorseq r7, r5, r0, asr r2 │ │ │ │ + eorseq r7, r5, r8, ror #4 │ │ │ │ + ldrhteq r7, [r5], -ip │ │ │ │ + ldrsbteq r7, [r5], -ip │ │ │ │ + eorseq r7, r5, r8, ror #5 │ │ │ │ + ldrshteq r7, [r5], -r4 │ │ │ │ + eorseq r7, r5, r8, lsl #6 │ │ │ │ + eorseq r7, r5, r0, lsl r3 │ │ │ │ + eorseq r7, r5, r8, lsr r3 │ │ │ │ + tstpmi r4, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ teqpeq r0, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf82cf008 │ │ │ │ ldrsbtcs r4, [r9], -r1 │ │ │ │ - tstpcc r8, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ + msrmi R8_fiq, r0 │ │ │ │ teqpeq r0, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf824f008 │ │ │ │ eorscs r4, sl, lr, asr #21 │ │ │ │ - msrcc R12_fiq, r0 │ │ │ │ + teqpmi ip, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ teqpeq r0, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf81cf008 │ │ │ │ eorscs r4, fp, fp, asr #21 │ │ │ │ - teqpcc ip, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ + cmppmi ip, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ teqpeq r0, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf814f008 │ │ │ │ eorscs r4, ip, r8, asr #21 │ │ │ │ - cmppcc ip, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ + cmppmi ip, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ teqpeq r0, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf80cf008 │ │ │ │ eorscs r4, sp, r5, asr #21 │ │ │ │ - cmppcc r4, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ + msrmi (UNDEF: 100), r0 │ │ │ │ teqpeq r0, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf804f008 │ │ │ │ eorscs r4, lr, r2, asr #21 │ │ │ │ - msrcc (UNDEF: 100), r0 │ │ │ │ + cmnpmi r4, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ teqpeq r0, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xfffcf007 │ │ │ │ ldrhtcs r4, [pc], -pc │ │ │ │ - cmnpcc ip, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ + orrmi pc, ip, r0, asr #4 │ │ │ │ teqpeq r0, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xfff4f007 │ │ │ │ strhcs r4, [r0], #-172 @ 0xffffff54 │ │ │ │ - orrscc pc, r4, r0, asr #4 │ │ │ │ + @ instruction: 0x41a4f240 │ │ │ │ teqpeq r0, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xffecf007 │ │ │ │ strhcs r4, [r1], #-169 @ 0xffffff57 │ │ │ │ - @ instruction: 0x31b8f240 │ │ │ │ + bicmi pc, r8, r0, asr #4 │ │ │ │ teqpeq r0, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xffe4f007 │ │ │ │ strhcs r4, [r2], #-166 @ 0xffffff5a │ │ │ │ - bicscc pc, r4, r0, asr #4 │ │ │ │ + mvnmi pc, r0, asr #4 │ │ │ │ teqpeq r0, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xffdcf007 │ │ │ │ strhcs r4, [r3], #-163 @ 0xffffff5d │ │ │ │ - mvnscc pc, r0, asr #4 │ │ │ │ + tstppl r0, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ teqpeq r0, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xffd4f007 │ │ │ │ strhcs r4, [r4], #-160 @ 0xffffff60 │ │ │ │ - tstpmi r0, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ + msrpl R8_usr, r0 │ │ │ │ teqpeq r0, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xffccf007 │ │ │ │ subcs r4, r5, sp, lsr #21 │ │ │ │ - teqpmi r4, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ + cmpppl r4, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ teqpeq r0, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xffc4f007 │ │ │ │ subcs r4, r6, sl, lsr #21 │ │ │ │ - cmppmi ip, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ + cmpppl ip, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ teqpeq r0, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xffbcf007 │ │ │ │ subcs r4, r7, r7, lsr #21 │ │ │ │ - msrmi (UNDEF: 100), r0 │ │ │ │ + cmnppl r4, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ teqpeq r0, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xffb4f007 │ │ │ │ subcs r4, r8, r4, lsr #21 │ │ │ │ - orrmi pc, r0, r0, asr #4 │ │ │ │ + orrspl pc, r0, r0, asr #4 │ │ │ │ teqpeq r0, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xffacf007 │ │ │ │ subcs r4, r9, r1, lsr #21 │ │ │ │ - orrmi pc, r8, r0, asr #4 │ │ │ │ + orrspl pc, r8, r0, asr #4 │ │ │ │ teqpeq r0, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xffa4f007 │ │ │ │ umaalcs r4, sl, lr, sl │ │ │ │ - @ instruction: 0x41acf240 │ │ │ │ + @ instruction: 0x51bcf240 │ │ │ │ teqpeq r0, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xff9cf007 │ │ │ │ umaalcs r4, fp, fp, sl │ │ │ │ - bicmi pc, r8, r0, asr #4 │ │ │ │ + bicspl pc, r8, r0, asr #4 │ │ │ │ teqpeq r0, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xff94f007 │ │ │ │ umaalcs r4, ip, r8, sl │ │ │ │ - mvnmi pc, r0, asr #4 │ │ │ │ + mvnspl pc, r0, asr #4 │ │ │ │ teqpeq r0, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xff8cf007 │ │ │ │ umaalcs r4, sp, r5, sl │ │ │ │ - tstppl r4, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ + tstpvs r4, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ teqpeq r0, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xff84f007 │ │ │ │ umaalcs r4, lr, r2, sl │ │ │ │ - msrpl R12_usr, r0 │ │ │ │ + teqpvs r4, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ teqpeq r0, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xff7cf007 │ │ │ │ subcs r4, pc, pc, lsl #21 │ │ │ │ - cmpppl r4, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ + cmppvs r4, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ teqpeq r0, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xff74f007 │ │ │ │ subscs r4, r0, ip, lsl #21 │ │ │ │ - cmpppl r8, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ + msrvs (UNDEF: 104), r0 │ │ │ │ teqpeq r0, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xff6cf007 │ │ │ │ subscs r4, r1, r9, lsl #21 │ │ │ │ - cmnppl r8, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ + orrvs pc, r8, r0, asr #4 │ │ │ │ teqpeq r0, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xff64f007 │ │ │ │ subscs r4, r2, r6, lsl #21 │ │ │ │ - orrspl pc, r4, r0, asr #4 │ │ │ │ + @ instruction: 0x61a4f240 │ │ │ │ teqpeq r0, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xff5cf007 │ │ │ │ subscs r4, r3, r3, lsl #21 │ │ │ │ - asrpl pc, r0, #4 @ │ │ │ │ + asrsvs pc, r0, #4 @ │ │ │ │ teqpeq r0, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xff54f007 │ │ │ │ subscs r4, r4, r0, lsl #21 │ │ │ │ - @ instruction: 0x51acf240 │ │ │ │ + @ instruction: 0x61bcf240 │ │ │ │ teqpeq r0, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xff4cf007 │ │ │ │ subscs r4, r5, sp, ror sl │ │ │ │ - @ instruction: 0x51bcf240 │ │ │ │ + bicvs pc, ip, r0, asr #4 │ │ │ │ teqpeq r0, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xff44f007 │ │ │ │ subscs r4, r6, sl, ror sl │ │ │ │ - bicpl pc, ip, r0, asr #4 │ │ │ │ + bicsvs pc, ip, r0, asr #4 │ │ │ │ teqpeq r0, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xff3cf007 │ │ │ │ subscs r4, r7, r7, ror sl │ │ │ │ - bicspl pc, ip, r0, asr #4 │ │ │ │ + mvnvs pc, r0, asr #4 │ │ │ │ teqpeq r0, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xff34f007 │ │ │ │ subscs r4, r8, r4, ror sl │ │ │ │ - mvnspl pc, r0, asr #4 │ │ │ │ + tstpvc r0, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ teqpeq r0, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xff2cf007 │ │ │ │ subscs r4, r9, r1, ror sl │ │ │ │ - tstpvs r8, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ + tstpvc r8, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ teqpeq r0, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xff24f007 │ │ │ │ subscs r4, sl, lr, ror #20 │ │ │ │ - msrvs R8_usr, r0 │ │ │ │ + teqpvc r0, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ teqpeq r0, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xff1cf007 │ │ │ │ subscs r4, fp, fp, ror #20 │ │ │ │ - teqpvs r8, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ + cmppvc r8, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ teqpeq r0, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xff14f007 │ │ │ │ subscs r4, ip, r8, ror #20 │ │ │ │ - cmppvs r4, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ + msrvc (UNDEF: 100), r0 │ │ │ │ teqpeq r0, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xff0cf007 │ │ │ │ subscs r4, sp, r5, ror #20 │ │ │ │ - msrvs (UNDEF: 104), r0 │ │ │ │ + cmnpvc r8, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ teqpeq r0, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xff04f007 │ │ │ │ subscs r4, lr, r2, ror #20 │ │ │ │ - orrvs pc, r0, r0, asr #4 │ │ │ │ + orrsvc pc, r0, r0, asr #4 │ │ │ │ teqpeq r0, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ cdp2 0, 15, cr15, cr12, cr7, {0} │ │ │ │ subscs r4, pc, pc, asr sl @ │ │ │ │ - orrsvs pc, ip, r0, asr #4 │ │ │ │ + @ instruction: 0x71acf240 │ │ │ │ teqpeq r0, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ cdp2 0, 15, cr15, cr4, cr7, {0} │ │ │ │ rsbcs r4, r0, ip, asr sl │ │ │ │ - @ instruction: 0x61acf240 │ │ │ │ + @ instruction: 0x71bcf240 │ │ │ │ teqpeq r0, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ cdp2 0, 14, cr15, cr12, cr7, {0} │ │ │ │ rsbcs r4, r1, r9, asr sl │ │ │ │ - @ instruction: 0x61bcf240 │ │ │ │ + bicvc pc, ip, r0, asr #4 │ │ │ │ teqpeq r0, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ cdp2 0, 14, cr15, cr4, cr7, {0} │ │ │ │ rsbcs r4, r2, r6, asr sl │ │ │ │ - bicsvs pc, r4, r0, asr #4 │ │ │ │ + mvnvc pc, r0, asr #4 │ │ │ │ teqpeq r0, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ cdp2 0, 13, cr15, cr12, cr7, {0} │ │ │ │ rscne pc, r4, #81788928 @ 0x4e00000 │ │ │ │ addseq pc, r5, #192, 4 │ │ │ │ cmnlt r3, #1245184 @ 0x130000 │ │ │ │ @ instruction: 0xf6c32400 │ │ │ │ @ instruction: 0xf64f74ff │ │ │ │ @@ -297808,142 +297874,142 @@ │ │ │ │ ldmvs r3, {r1, sp, lr, pc} │ │ │ │ tstlt r3, #40, 4 @ 0x80000002 │ │ │ │ tsteq r3, r4, lsr sl │ │ │ │ @ instruction: 0xf852d1f9 │ │ │ │ stmdbcs r9, {r2, r3, sl, fp, ip} │ │ │ │ addshi pc, lr, r0, asr #32 │ │ │ │ stccc 8, cr15, [r8], {82} @ 0x52 │ │ │ │ - blcs 0x401d7c │ │ │ │ + blcs 0x401e7c │ │ │ │ adchi pc, r7, r0, lsl #4 │ │ │ │ @ instruction: 0xf003e8df │ │ │ │ @ instruction: 0x06061d93 │ │ │ │ eorcs r0, r0, r6, lsl #12 │ │ │ │ stcne 3, cr2, [r6, #24] │ │ │ │ orrcs pc, r0, pc, asr #8 │ │ │ │ stccc 8, cr15, [r0], #-328 @ 0xfffffeb8 │ │ │ │ eormi r3, fp, r8, lsr #4 │ │ │ │ @ instruction: 0xf842430b │ │ │ │ @ instruction: 0xf8523c48 │ │ │ │ - blcs 0x142224 │ │ │ │ + blcs 0x142324 │ │ │ │ ldrdlt sp, [r5], -ip │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf44fbd30 │ │ │ │ strb r3, [r7, r0, lsl #2]! │ │ │ │ tstpcs r0, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf852e7e4 │ │ │ │ tstcs r0, r4, lsl #24 │ │ │ │ stmib sp, {r4, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf0083202 │ │ │ │ - blls 0x1f1d3c │ │ │ │ - blx 0x1599ea │ │ │ │ + blls 0x1f1e3c │ │ │ │ + blx 0x159aea │ │ │ │ streq pc, [r9], #-259 @ 0xfffffefd │ │ │ │ svclt 0x0000e7d6 │ │ │ │ - eorseq r7, r5, r4, lsr r2 │ │ │ │ - eorseq r7, r5, r8, asr #4 │ │ │ │ - eorseq r7, r5, r8, asr r2 │ │ │ │ - eorseq r7, r5, r4, lsl #5 │ │ │ │ - eorseq r7, r5, r0, lsr #5 │ │ │ │ - eorseq r7, r5, r8, asr #5 │ │ │ │ - ldrsbteq r7, [r5], -ip │ │ │ │ - eorseq r7, r5, r8, ror #5 │ │ │ │ - eorseq r7, r5, ip, ror #6 │ │ │ │ - eorseq r7, r5, r4, lsl #7 │ │ │ │ - eorseq r7, r5, r0, lsr #7 │ │ │ │ - eorseq r7, r5, r0, asr #7 │ │ │ │ - eorseq r7, r5, r4, ror #7 │ │ │ │ - eorseq r7, r5, r4, lsr #8 │ │ │ │ - eorseq r7, r5, ip, asr #8 │ │ │ │ - eorseq r7, r5, r0, lsl #9 │ │ │ │ - eorseq r7, r5, ip, lsl #9 │ │ │ │ - ldrhteq r7, [r5], -r4 │ │ │ │ - ldrsbteq r7, [r5], -ip │ │ │ │ - eorseq r7, r5, r8, ror #9 │ │ │ │ - eorseq r7, r5, r0, lsl #10 │ │ │ │ - eorseq r7, r5, r0, lsl r5 │ │ │ │ - eorseq r7, r5, ip, lsl r5 │ │ │ │ + eorseq r7, r5, r4, asr #6 │ │ │ │ + eorseq r7, r5, r8, asr r3 │ │ │ │ + eorseq r7, r5, r8, ror #6 │ │ │ │ + mlaseq r5, r4, r3, r7 │ │ │ │ + ldrhteq r7, [r5], -r0 │ │ │ │ + ldrsbteq r7, [r5], -r8 │ │ │ │ + eorseq r7, r5, ip, ror #7 │ │ │ │ + ldrshteq r7, [r5], -r8 │ │ │ │ + eorseq r7, r5, ip, ror r4 │ │ │ │ + mlaseq r5, r4, r4, r7 │ │ │ │ + ldrhteq r7, [r5], -r0 │ │ │ │ + ldrsbteq r7, [r5], -r0 │ │ │ │ + ldrshteq r7, [r5], -r4 │ │ │ │ eorseq r7, r5, r4, lsr r5 │ │ │ │ - eorseq r7, r5, r4, asr #10 │ │ │ │ - eorseq r7, r5, r4, asr r5 │ │ │ │ - eorseq r7, r5, ip, ror r5 │ │ │ │ + eorseq r7, r5, ip, asr r5 │ │ │ │ mlaseq r5, r0, r5, r7 │ │ │ │ - ldrhteq r7, [r5], -r0 │ │ │ │ + mlaseq r5, ip, r5, r7 │ │ │ │ eorseq r7, r5, r4, asr #11 │ │ │ │ - ldrsbteq r7, [r5], -r4 │ │ │ │ eorseq r7, r5, ip, ror #11 │ │ │ │ - eorseq r7, r5, ip, lsl #12 │ │ │ │ + ldrshteq r7, [r5], -r8 │ │ │ │ + eorseq r7, r5, r0, lsl r6 │ │ │ │ eorseq r7, r5, r0, lsr #12 │ │ │ │ eorseq r7, r5, ip, lsr #12 │ │ │ │ - eorseq r7, r5, r8, lsr r6 │ │ │ │ - eorseq r7, r5, ip, asr #12 │ │ │ │ - eorseq r7, r5, r8, asr r6 │ │ │ │ - eorseq r7, r5, r8, ror #12 │ │ │ │ - eorseq r7, r5, ip, lsr #13 │ │ │ │ + eorseq r7, r5, r4, asr #12 │ │ │ │ + eorseq r7, r5, r4, asr r6 │ │ │ │ + eorseq r7, r5, r4, ror #12 │ │ │ │ + eorseq r7, r5, ip, lsl #13 │ │ │ │ + eorseq r7, r5, r0, lsr #13 │ │ │ │ + eorseq r7, r5, r0, asr #13 │ │ │ │ + ldrsbteq r7, [r5], -r4 │ │ │ │ + eorseq r7, r5, r4, ror #13 │ │ │ │ + ldrshteq r7, [r5], -ip │ │ │ │ + eorseq r7, r5, ip, lsl r7 │ │ │ │ + eorseq r7, r5, r0, lsr r7 │ │ │ │ + eorseq r7, r5, ip, lsr r7 │ │ │ │ + eorseq r7, r5, r8, asr #14 │ │ │ │ + eorseq r7, r5, ip, asr r7 │ │ │ │ + eorseq r7, r5, r8, ror #14 │ │ │ │ + eorseq r7, r5, r8, ror r7 │ │ │ │ ldrhteq r7, [r5], -ip │ │ │ │ - ldrsbteq r7, [r5], -r0 │ │ │ │ + eorseq r7, r5, ip, asr #15 │ │ │ │ + eorseq r7, r5, r0, ror #15 │ │ │ │ tstpcs r0, #82837504 @ p-variant is OBSOLETE @ 0x4f00000 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ stcne 8, cr15, [r4], {82} @ 0x52 │ │ │ │ ldmdavs fp, {r4, r5, sp} │ │ │ │ movwcc pc, #6912 @ 0x1b00 @ │ │ │ │ streq r6, [r9], #-2521 @ 0xfffff627 │ │ │ │ vst1.16 {d30}, [pc :256], r4 │ │ │ │ ldrb r3, [r1, -r0, lsl #3]! │ │ │ │ eorne pc, r4, r5, asr #4 │ │ │ │ addseq pc, r6, r0, asr #5 │ │ │ │ - vrhadd.s8 d18, d0, d1 │ │ │ │ - vrshr.s64 q11, q8, #64 │ │ │ │ + @ instruction: 0xf6402101 │ │ │ │ + vsubl.s8 q8, d0, d0 │ │ │ │ stmdavs r0, {r4, r5, r9} │ │ │ │ - blx 0xff16f8dc │ │ │ │ + blx 0xff16f9dc │ │ │ │ @ instruction: 0xf1562001 │ │ │ │ andcs pc, r0, r7, lsl r9 @ │ │ │ │ - @ instruction: 0x01a8f64c │ │ │ │ + @ instruction: 0x11b8f64c │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ addscs r4, r1, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf11a9000 │ │ │ │ svclt 0x0000fb63 │ │ │ │ - eorseq r6, r5, r0, lsr #15 │ │ │ │ + ldrhteq r6, [r5], -r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec8a4ec │ │ │ │ + bl 0xfec8a5ec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46030ff0 │ │ │ │ rsbseq pc, pc, r0 │ │ │ │ addlt r1, r3, r2, asr #24 │ │ │ │ subeq pc, r6, #134217729 @ 0x8000001 │ │ │ │ @ instruction: 0xdc092a00 │ │ │ │ - bcs 0x211fe70 │ │ │ │ + bcs 0x211ff70 │ │ │ │ @ instruction: 0x4618d016 │ │ │ │ andcs fp, r0, #3 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ @ instruction: 0xf7ec9301 │ │ │ │ - blls 0x1b1b84 │ │ │ │ + blls 0x1b1c84 │ │ │ │ cmnpeq pc, #35 @ p-variant is OBSOLETE @ 0x23 │ │ │ │ ldrmi r4, [r8], -r3, lsl #6 │ │ │ │ andcs fp, r0, #3 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r0, #-0] │ │ │ │ andcs pc, r7, r3, asr #7 │ │ │ │ - blx 0x3712f0 │ │ │ │ + blx 0x3713f0 │ │ │ │ @ instruction: 0xf0430203 │ │ │ │ @ instruction: 0xe7e0037f │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec8a550 │ │ │ │ + bl 0xfec8a650 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vmax.f32 q8, , q12 │ │ │ │ vsubw.s8 , q0, d20 │ │ │ │ pkhbtmi r0, r4, r6, lsl #7 │ │ │ │ strmi r4, [sp], -r4, lsl #12 │ │ │ │ ldmdavs r8, {r1, r2, r4, r9, sl, lr} │ │ │ │ ldrmi fp, [r3], -r0, lsr #2 │ │ │ │ strbtmi r4, [r1], -sl, lsl #12 │ │ │ │ - blx 0x1af1354 │ │ │ │ + blx 0x1af1454 │ │ │ │ stc2 0, cr15, [sl, #216] @ 0xd8 │ │ │ │ andcs fp, r0, r0, asr #18 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r8] │ │ │ │ ldc2 0, cr15, [r6, #216] @ 0xd8 │ │ │ │ @@ -297985,91 +298051,91 @@ │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ ldmlt r0, {r0, r7, r8, ip, sp, lr, pc} │ │ │ │ tstcs r0, r4 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ - ldrshteq ip, [lr], #-154 @ 0xffffff66 │ │ │ │ + ldrshteq ip, [lr], #-138 @ 0xffffff76 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec8a644 │ │ │ │ + bl 0xfec8a744 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdbcs r0, {r4, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ stmdacs r0, {r3, r4, r8, r9, sl, fp, ip, sp, pc} │ │ │ │ @ instruction: 0x4615d033 │ │ │ │ @ instruction: 0x460cb352 │ │ │ │ - @ instruction: 0x41acf64f │ │ │ │ + @ instruction: 0x51bcf64f │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ @ instruction: 0xf7f74606 │ │ │ │ biclt pc, r0, r3, lsr #27 │ │ │ │ msrcc SPSR_, #-536870908 @ 0xe0000004 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ @ instruction: 0x4630681e │ │ │ │ mcr2 1, 2, pc, cr6, cr5, {3} @ │ │ │ │ svclt 0x00284285 │ │ │ │ ldrtmi r4, [r1], -r5, lsl #12 │ │ │ │ strtmi r4, [r0], -sl, lsr #12 │ │ │ │ - mrc 6, 3, APSR_nzcv, cr10, cr12, {6} │ │ │ │ + ldcl 6, cr15, [sl, #880]! @ 0x370 │ │ │ │ tstcs r0, r8, lsr #12 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x4630bd70 │ │ │ │ - blx 0x20ef55c │ │ │ │ + blx 0x20ef65c │ │ │ │ strtmi r4, [r1], -sl, lsr #12 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ ldmdblt lr, {r0, r7, r8, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xffe6f148 │ │ │ │ andvs r2, r3, r6, lsl r3 │ │ │ │ - ldrbcc pc, [pc, #79]! @ 0x133507 @ │ │ │ │ + ldrbcc pc, [pc, #79]! @ 0x133607 @ │ │ │ │ @ instruction: 0xf148e7e6 │ │ │ │ movwcs pc, #61407 @ 0xefdf @ │ │ │ │ ldrb r6, [r7, r3]! │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ strvs pc, [r8, #1615]! @ 0x64f │ │ │ │ ldrcs pc, [r6, #704] @ 0x2c0 │ │ │ │ @ instruction: 0xf5a04607 │ │ │ │ addlt r5, r6, r8 │ │ │ │ @ instruction: 0x46903810 │ │ │ │ @ instruction: 0x460e4699 │ │ │ │ - blx 0xff17112c │ │ │ │ + blx 0x117122c │ │ │ │ tsteq sl, #2818048 @ 0x2b0000 │ │ │ │ - blls 0x628590 │ │ │ │ + blls 0x628690 │ │ │ │ movwls r4, #22082 @ 0x5642 │ │ │ │ - blls 0x5c4dc4 │ │ │ │ + blls 0x5c4ec4 │ │ │ │ movwls r4, #17976 @ 0x4638 │ │ │ │ movwls r9, #15121 @ 0x3b11 │ │ │ │ movwls r9, #11024 @ 0x2b10 │ │ │ │ movwls r9, #6927 @ 0x1b0f │ │ │ │ movwls r9, #2830 @ 0xb0e │ │ │ │ @ instruction: 0xf000464b │ │ │ │ stmdavs fp!, {r0, r2, r4, r5, fp, ip, sp, lr, pc} │ │ │ │ tsteq fp, #136314880 @ 0x8200000 │ │ │ │ @ instruction: 0xf5a7d41f │ │ │ │ ldrtmi r5, [r1], -r8 │ │ │ │ @ instruction: 0xf70f3810 │ │ │ │ - @ instruction: 0x4650fadb │ │ │ │ + @ instruction: 0x4650fa5b │ │ │ │ tstcs r0, r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ @ instruction: 0x46429b11 │ │ │ │ ldrtmi r9, [r1], -r3, lsl #6 │ │ │ │ @ instruction: 0x46389b10 │ │ │ │ - blls 0x51815c │ │ │ │ - blls 0x4d815c │ │ │ │ + blls 0x51825c │ │ │ │ + blls 0x4d825c │ │ │ │ strbmi r9, [fp], -r0, lsl #6 │ │ │ │ stc2 7, cr15, [ip], {246} @ 0xf6 │ │ │ │ - blls 0x5ad488 │ │ │ │ + blls 0x5ad588 │ │ │ │ movwls r4, #17976 @ 0x4638 │ │ │ │ - blls 0x544eb4 │ │ │ │ + blls 0x544fb4 │ │ │ │ movwls r4, #13873 @ 0x3631 │ │ │ │ movwls r9, #11023 @ 0x2b0f │ │ │ │ stmib sp, {r1, r2, r3, r8, r9, fp, ip, pc}^ │ │ │ │ strbmi r9, [r3], -r0, lsl #6 │ │ │ │ ldc2l 7, cr15, [r6], #-984 @ 0xfffffc28 │ │ │ │ svclt 0x0000e7cf │ │ │ │ svcmi 0x00f0e92d │ │ │ │ @@ -298091,15 +298157,15 @@ │ │ │ │ ldccc 0, cr7, [r0], {188} @ 0xbc │ │ │ │ stmia ip, {r0, r2, r4, r5, r6, r8, ip, sp, lr, pc}^ │ │ │ │ vceq.f32 , q0, │ │ │ │ and r1, r1, r3, asr #5 │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ vqsub.s8 d4, d16, d3 │ │ │ │ ldm pc, {r1, r2, r6, r7, r8, pc}^ @ │ │ │ │ - bcs 0xc2f630 │ │ │ │ + bcs 0xc2f730 │ │ │ │ cmpcs sl, #57344 @ 0xe000 │ │ │ │ addscs r2, r9, #536870926 @ 0x2000000e │ │ │ │ biceq r2, r4, r1, ror #4 │ │ │ │ andscs r2, r0, #-1879048190 @ 0x90000002 │ │ │ │ ldrshcs r2, [r1, #31]! │ │ │ │ @ instruction: 0x21b921e0 │ │ │ │ orrscs r2, r2, r4, lsr #3 │ │ │ │ @@ -298111,33 +298177,33 @@ │ │ │ │ strbcs r0, [r6, -r4, asr #3]! │ │ │ │ ldrbcs r0, [sp, -r4, asr #3] │ │ │ │ biceq r2, r4, r3, lsr r7 │ │ │ │ ldrcs r0, [pc, -r4, asr #3] │ │ │ │ biceq r2, r4, r0, lsl r7 │ │ │ │ strbtcs r2, [fp], fp, lsl #14 │ │ │ │ @ instruction: 0x26c026d2 │ │ │ │ - blcs 0xdbd0f0 │ │ │ │ - bcs 0x1cfe2e4 │ │ │ │ - bcs 0x1973d4c │ │ │ │ - bcs 0xffefe258 │ │ │ │ - blcs 0x833d54 │ │ │ │ + blcs 0xdbd1f0 │ │ │ │ + bcs 0x1cfe3e4 │ │ │ │ + bcs 0x1973e4c │ │ │ │ + bcs 0xffefe358 │ │ │ │ + blcs 0x833e54 │ │ │ │ stmdacs r4!, {r0, r1, r4, r5, fp, sp} │ │ │ │ biceq r2, r4, r2, lsl r8 │ │ │ │ stmdacs r0, {r0, r3, fp, sp} │ │ │ │ ldrbcs r0, [r0, r4, asr #3]! │ │ │ │ biceq r0, r4, r4, asr #3 │ │ │ │ ldrbcs r2, [r0, r1, ror #15] │ │ │ │ strbcs r0, [ip, -r4, asr #3]! │ │ │ │ - blcs 0xffc3e64c │ │ │ │ - blcs 0xfe47e5e0 │ │ │ │ + blcs 0xffc3e74c │ │ │ │ + blcs 0xfe47e6e0 │ │ │ │ biceq r0, r4, r4, asr #3 │ │ │ │ stccs 12, cr2, [r8], {38} @ 0x26 │ │ │ │ stmiacs r4, {r1, r3, r5, r6, r7, fp, sp}^ │ │ │ │ ldclcs 12, cr2, [r6], #-704 @ 0xfffffd40 │ │ │ │ - bcs 0xfe6fe158 │ │ │ │ + bcs 0xfe6fe258 │ │ │ │ andscs r2, fp, r4, asr #24 │ │ │ │ svcne 0x00bc1ff8 │ │ │ │ ldrbcs r2, [r9, #-1394] @ 0xfffffa8e │ │ │ │ strcs r0, [r7, #452] @ 0x1c4 │ │ │ │ strbtcs r0, [r7], #452 @ 0x1c4 │ │ │ │ biceq r2, r4, ip, asr #9 │ │ │ │ ldrcs r2, [r6], #1201 @ 0x4b1 │ │ │ │ @@ -298146,15 +298212,15 @@ │ │ │ │ ldrbtcs r2, [r1], #-1273 @ 0xfffffb07 │ │ │ │ strtcs r0, [r7], #-452 @ 0xfffffe3c │ │ │ │ biceq r2, r4, r9, asr #10 │ │ │ │ mvnscs r2, #28, 8 @ 0x1c000000 │ │ │ │ @ instruction: 0x31a32397 │ │ │ │ sbccc r3, r7, #88, 2 │ │ │ │ strheq r3, [r4, #39] @ 0x27 │ │ │ │ - strcc r0, [pc, #-452]! @ 0x1334fc │ │ │ │ + strcc r0, [pc, #-452]! @ 0x1335fc │ │ │ │ smlalbtcs r0, r1, r4, r1 │ │ │ │ strdcs r2, [sl], #11 @ │ │ │ │ umullcs r2, r8, fp, r0 │ │ │ │ rsbcs r2, lr, r9, ror r0 │ │ │ │ subcs r2, r3, r5, asr r0 │ │ │ │ biceq r2, r4, r1, lsr #31 │ │ │ │ svccs 0x00d42ec7 │ │ │ │ @@ -298220,17 +298286,17 @@ │ │ │ │ biceq r0, r4, r4, asr #3 │ │ │ │ biceq r0, r4, r4, asr #3 │ │ │ │ biceq r0, r4, lr, ror sp │ │ │ │ ldrbeq r0, [ip, #1532] @ 0x5fc │ │ │ │ biceq r0, r4, r5, lsl #4 │ │ │ │ biceq r0, r4, r4, asr #3 │ │ │ │ cdpeq 5, 8, cr0, cr2, cr6, {6} │ │ │ │ - bleq 0x17f6678 │ │ │ │ - bleq 0x4f64cc │ │ │ │ - beq 0xff376390 │ │ │ │ + bleq 0x17f6778 │ │ │ │ + bleq 0x4f65cc │ │ │ │ + beq 0xff376490 │ │ │ │ vldmdbeq r5!, {s0-s170} │ │ │ │ ldcleq 13, cr0, [r6], {34} @ 0x22 │ │ │ │ stcleq 12, cr0, [ip], #-716 @ 0xfffffd34 │ │ │ │ biceq r0, r4, sl, asr ip │ │ │ │ biceq r0, r4, r4, asr #3 │ │ │ │ stceq 12, cr0, [r9], {27} │ │ │ │ ldmibeq lr!, {r3, r4, r6, r9, fp}^ │ │ │ │ @@ -298258,26 +298324,26 @@ │ │ │ │ biceq r0, r4, r4, asr #3 │ │ │ │ streq r0, [fp], -r0, lsr #12 │ │ │ │ ldcne 12, cr1, [r9], #900 @ 0x384 │ │ │ │ strcs r2, [r4, #1480]! @ 0x5c8 │ │ │ │ @ instruction: 0x26562673 │ │ │ │ strbne r2, [r5, #-1672] @ 0xfffff978 │ │ │ │ ldrbtne r1, [r6], #1292 @ 0x50c │ │ │ │ - strbne r1, [pc], #1248 @ 0x133880 │ │ │ │ - strtne r1, [pc], #1214 @ 0x133884 │ │ │ │ + strbne r1, [pc], #1248 @ 0x133980 │ │ │ │ + strtne r1, [pc], #1214 @ 0x133984 │ │ │ │ biceq r0, ip, ip, asr #3 │ │ │ │ ldclcs 5, cr0, [r4], {125} @ 0x7d │ │ │ │ svcne 0x00982cc2 │ │ │ │ svcne 0x005e01c4 │ │ │ │ biceq r0, r4, r5, lsl #4 │ │ │ │ svcne 0x00311f3b │ │ │ │ mcrne 14, 4, r1, cr12, cr12, {6} │ │ │ │ mcrne 14, 1, r1, cr5, cr4, {3} │ │ │ │ - ldclne 14, cr1, [pc, #32]! @ 0x1338c8 │ │ │ │ - stcne 13, cr1, [pc, #648] @ 0x133b34 │ │ │ │ + ldclne 14, cr1, [pc, #32]! @ 0x1339c8 │ │ │ │ + stcne 13, cr1, [pc, #648] @ 0x133c34 │ │ │ │ stcne 13, cr1, [ip, #-96] @ 0xffffffa0 │ │ │ │ strtcc r3, [r4], #1244 @ 0x4dc │ │ │ │ ldrtcc r3, [r7], #-1121 @ 0xfffffb9f │ │ │ │ ldrcc r0, [r9], #452 @ 0x1c4 │ │ │ │ biceq r3, r4, lr, lsr #5 │ │ │ │ rsbcc r0, r8, #196, 2 @ 0x31 │ │ │ │ @ instruction: 0x33b3320e │ │ │ │ @@ -298301,36 +298367,36 @@ │ │ │ │ @ instruction: 0x1143129f │ │ │ │ strdne r1, [ip], r4 │ │ │ │ andsne r1, fp, pc, rrx │ │ │ │ teqeq r8, #72, 6 @ 0x20000001 │ │ │ │ strdeq r1, [r4, #205] @ 0xcd │ │ │ │ biceq r0, r4, r4, asr #3 │ │ │ │ stcne 12, cr1, [sl], {102} @ 0x66 │ │ │ │ - blne 0x123a7a0 │ │ │ │ - blne 0x53a5ec │ │ │ │ + blne 0x123a8a0 │ │ │ │ + blne 0x53a6ec │ │ │ │ ldrdeq r1, [r4, #174] @ 0xae │ │ │ │ biceq r0, r4, r4, asr #3 │ │ │ │ - bne 0xfe57a42c │ │ │ │ + bne 0xfe57a52c │ │ │ │ biceq r0, r4, r4, asr #3 │ │ │ │ biceq r0, r4, r4, asr #3 │ │ │ │ biceq r1, r4, pc, ror sl │ │ │ │ - bne 0xb3a220 │ │ │ │ + bne 0xb3a320 │ │ │ │ ldrne r1, [sl], #2580 @ 0xa14 │ │ │ │ biceq r0, r4, r4, asr #3 │ │ │ │ biceq r0, r4, r4, asr #3 │ │ │ │ biceq r0, r4, r4, asr #3 │ │ │ │ biceq r0, r4, r4, asr #3 │ │ │ │ biceq r0, r4, r4, asr #3 │ │ │ │ biceq r0, r4, r4, asr #3 │ │ │ │ @ instruction: 0xf64f1473 │ │ │ │ vsubw.s8 q11, q8, d24 │ │ │ │ ldmdavs fp, {r1, r2, r4, r7, r8, r9, sp} │ │ │ │ @ instruction: 0xf1070559 │ │ │ │ @ instruction: 0xf06f815a │ │ │ │ - blmi 0xff4b4a14 │ │ │ │ + blmi 0xff4b4b14 │ │ │ │ @ instruction: 0xf8d7681a │ │ │ │ subsmi r3, sl, r4, asr r3 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ rscshi pc, pc, r7, asr #32 │ │ │ │ @ instruction: 0xf5074620 │ │ │ │ ssatmi r7, #30, r7, asr #14 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @@ -298431,29 +298497,29 @@ │ │ │ │ @ instruction: 0xf7f7af34 │ │ │ │ @ instruction: 0x4604fdfb │ │ │ │ strbmi lr, [r1], -pc, lsr #14 │ │ │ │ andcs r2, r8, #67108864 @ 0x4000000 │ │ │ │ strcs r2, [r0], #-3 │ │ │ │ ldrvc pc, [r4], -r7, lsl #10 │ │ │ │ strtmi lr, [sl], #-2503 @ 0xfffff639 │ │ │ │ - beq 0xfeb6ff50 │ │ │ │ + beq 0xfeb70050 │ │ │ │ ldrmi lr, [r4], #2503 @ 0x9c7 │ │ │ │ ldrmi lr, [r6], #2503 @ 0x9c7 │ │ │ │ ldrmi lr, [r8], #2503 @ 0x9c7 │ │ │ │ cdp2 0, 13, cr15, cr0, cr7, {0} │ │ │ │ stmdacs r0, {r7, r9, sl, lr} │ │ │ │ strhi pc, [r8, -r6]! │ │ │ │ vst2.8 {d22-d23}, [pc], r2 │ │ │ │ @ instruction: 0xf6c1734c │ │ │ │ @ instruction: 0xf8ca1398 │ │ │ │ addsmi r2, sl, #0 │ │ │ │ svclt 0x00156843 │ │ │ │ andcs r2, ip, #24, 4 @ 0x80000001 │ │ │ │ - bleq 0x1efca4 │ │ │ │ - bleq 0x1afca8 │ │ │ │ + bleq 0x1efda4 │ │ │ │ + bleq 0x1afda8 │ │ │ │ andcc pc, r4, sl, asr #17 │ │ │ │ svceq 0x0000f1b9 │ │ │ │ strthi pc, [sl], #6 │ │ │ │ @ instruction: 0xf0072db8 │ │ │ │ movwcs r8, #4109 @ 0x100d │ │ │ │ ldrmi r4, [r8], -r9, asr #12 │ │ │ │ cdp2 0, 10, cr15, cr14, cr7, {0} │ │ │ │ @@ -298481,15 +298547,15 @@ │ │ │ │ @ instruction: 0xf0062deb │ │ │ │ @ instruction: 0xf18285f4 │ │ │ │ @ instruction: 0x4604fab7 │ │ │ │ @ instruction: 0xf47f1c42 │ │ │ │ @ instruction: 0xf7f7aec8 │ │ │ │ strmi pc, [r4], -pc, lsl #27 │ │ │ │ @ instruction: 0xf8d7e6c3 │ │ │ │ - blcs 0x1409fc │ │ │ │ + blcs 0x140afc │ │ │ │ movwhi pc, #36870 @ 0x9006 @ │ │ │ │ rscne lr, r0, #3522560 @ 0x35c000 │ │ │ │ andcs r2, r3, r0, lsl #6 │ │ │ │ cdp2 0, 6, cr15, cr12, cr7, {0} │ │ │ │ stmdacs r0, {r1, r9, sl, lr} │ │ │ │ strbhi pc, [r6], r0 @ │ │ │ │ rscsvs r4, sl, r0, asr #12 │ │ │ │ @@ -298516,17 +298582,17 @@ │ │ │ │ @ instruction: 0xf7fa9400 │ │ │ │ strmi pc, [r4], -fp, asr #25 │ │ │ │ eorcs lr, r0, #139460608 @ 0x8500000 │ │ │ │ @ instruction: 0xf5072100 │ │ │ │ @ instruction: 0xf1747014 │ │ │ │ @ instruction: 0xf8d7ed74 │ │ │ │ @ instruction: 0xf8d73380 │ │ │ │ - blcs 0x144a88 │ │ │ │ + blcs 0x144b88 │ │ │ │ strbhi pc, [sl, #-70]! @ 0xffffffba @ │ │ │ │ - bcs 0x1455b8 │ │ │ │ + bcs 0x1456b8 │ │ │ │ sbchi pc, r3, #70 @ 0x46 │ │ │ │ @ instruction: 0xf8d74623 │ │ │ │ strbmi r4, [r1], -r4, lsl #7 │ │ │ │ vst3.8 {d25-d27}, [pc], r0 │ │ │ │ @ instruction: 0xf18270ae │ │ │ │ strmi pc, [r4], -r7, lsl #24 │ │ │ │ @ instruction: 0xf47f1c41 │ │ │ │ @@ -298536,29 +298602,29 @@ │ │ │ │ addseq lr, r1, r0, lsr r5 │ │ │ │ movwcs r4, #1601 @ 0x641 │ │ │ │ andcs r4, r3, sl, asr #12 │ │ │ │ cdp2 0, 0, cr15, cr14, cr7, {0} │ │ │ │ stmdacs r0, {r0, r9, sl, lr} │ │ │ │ strbthi pc, [r8], -r0 @ │ │ │ │ adcscs r4, r7, sl, asr #12 │ │ │ │ - blx 0xffcf02e2 │ │ │ │ + blx 0xffcf03e2 │ │ │ │ mcrrne 6, 0, r4, r5, cr4 │ │ │ │ mcrge 4, 2, pc, cr15, cr15, {3} @ │ │ │ │ ldc2 7, cr15, [r6, #-988] @ 0xfffffc24 │ │ │ │ strb r4, [sl], -r4, lsl #12 │ │ │ │ orreq pc, r0, #14090240 @ 0xd70000 │ │ │ │ mcrr2 1, 0, pc, ip, cr11 @ │ │ │ │ strmi r4, [r3], r2, lsl #12 │ │ │ │ @ instruction: 0xf0072800 │ │ │ │ @ instruction: 0xf8d780ad │ │ │ │ strbmi r3, [r1], -r0, lsl #7 │ │ │ │ @ instruction: 0xf18220d9 │ │ │ │ @ instruction: 0x4604fbd7 │ │ │ │ tstle r5, r2, asr #24 │ │ │ │ - blx 0xfeef0232 │ │ │ │ + blx 0xfeef0332 │ │ │ │ @ instruction: 0xf7f66800 │ │ │ │ submi pc, r4, #2146304 @ 0x20c000 │ │ │ │ svcpl 0x0080f514 │ │ │ │ @ instruction: 0xf8d7d257 │ │ │ │ movwcs r2, #896 @ 0x380 │ │ │ │ andcs r4, r3, r9, asr #12 │ │ │ │ ldc2l 0, cr15, [ip, #28] │ │ │ │ @@ -298575,66 +298641,66 @@ │ │ │ │ ldrmi r7, [ip], #2816 @ 0xb00 │ │ │ │ ldmib r4, {r0, r1, r5, r9, fp, pc}^ │ │ │ │ @ instruction: 0xf10c5602 │ │ │ │ stc 0, cr0, [ip, #76] @ 0x4c │ │ │ │ vldr d7, [r4] │ │ │ │ @ instruction: 0xf8ac7b02 │ │ │ │ rscsvs lr, fp, r0, lsl r0 │ │ │ │ - blvc 0x1ef3a4 │ │ │ │ + blvc 0x1ef4a4 │ │ │ │ @ instruction: 0xf88c7ca4 │ │ │ │ @ instruction: 0xf6dc4012 │ │ │ │ - ldmvs fp!, {r9, fp, sp, lr, pc}^ │ │ │ │ + ldmvs fp!, {r7, r8, fp, sp, lr, pc}^ │ │ │ │ andeq lr, r3, #9216 @ 0x2400 │ │ │ │ @ instruction: 0x4691687b │ │ │ │ vqsub.u8 d20, d22, d3 │ │ │ │ - bl 0x4156bc │ │ │ │ + bl 0x4157bc │ │ │ │ @ instruction: 0xf1040409 │ │ │ │ rscsvs r0, r9, r3, lsl r1 │ │ │ │ @ instruction: 0xf1754608 │ │ │ │ @ instruction: 0xf100f9b3 │ │ │ │ @ instruction: 0xf8d70e1b │ │ │ │ @ instruction: 0xf02e2380 │ │ │ │ - bl 0x3b75c8 │ │ │ │ + bl 0x3b76c8 │ │ │ │ ldrbmi r0, [r4], lr, lsl #6 │ │ │ │ @ instruction: 0x469a68f9 │ │ │ │ - ble 0xff3c4820 │ │ │ │ + ble 0xff3c4920 │ │ │ │ stccs 6, cr4, [r0], {100} @ 0x64 │ │ │ │ rsbhi pc, r2, r7 │ │ │ │ strtmi r2, [sl], -r0, lsl #2 │ │ │ │ @ instruction: 0x46404633 │ │ │ │ @ instruction: 0xf1809100 │ │ │ │ ldrbmi pc, [r8], -pc, ror #20 @ │ │ │ │ - blx 0xff4f0202 │ │ │ │ + blx 0xff4f0302 │ │ │ │ @ instruction: 0x4640e5d3 │ │ │ │ @ instruction: 0xf984f184 │ │ │ │ mcrrne 6, 0, r4, r6, cr4 │ │ │ │ stclge 4, cr15, [sp, #508] @ 0x1fc │ │ │ │ - blx 0x13f030a │ │ │ │ + blx 0x13f040a │ │ │ │ @ instruction: 0xf7f66800 │ │ │ │ submi pc, r4, #376832 @ 0x5c000 │ │ │ │ strbmi lr, [r0], -r5, asr #11 │ │ │ │ @ instruction: 0xf97ef184 │ │ │ │ mcrrne 6, 0, r4, r3, cr4 │ │ │ │ - ldcge 4, cr15, [pc, #508]! @ 0x133ffc │ │ │ │ - blx 0x1070326 │ │ │ │ + ldcge 4, cr15, [pc, #508]! @ 0x1340fc │ │ │ │ + blx 0x1070426 │ │ │ │ @ instruction: 0xf7f66800 │ │ │ │ submi pc, r4, #147456 @ 0x24000 │ │ │ │ @ instruction: 0x4641e5b7 │ │ │ │ @ instruction: 0xf18220d6 │ │ │ │ strmi pc, [r4], -pc, asr #22 │ │ │ │ @ instruction: 0xf47f1c42 │ │ │ │ @ instruction: 0xf148adb0 │ │ │ │ stmdavs r0, {r0, r2, r3, r5, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf8faf7f6 │ │ │ │ str r4, [r8, #580]! @ 0x244 │ │ │ │ sbcscs r4, r5, r1, asr #12 │ │ │ │ - blx 0x117043e │ │ │ │ + blx 0x117053e │ │ │ │ mcrrne 6, 0, r4, r1, cr4 │ │ │ │ stcge 4, cr15, [r1, #508]! @ 0x1fc │ │ │ │ - blx 0x8f0362 │ │ │ │ + blx 0x8f0462 │ │ │ │ @ instruction: 0xf7f66800 │ │ │ │ submi pc, r4, #15400960 @ 0xeb0000 │ │ │ │ @ instruction: 0x4640e599 │ │ │ │ cdp2 0, 0, cr15, cr0, cr7, {0} │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ @ instruction: 0xf8d785a5 │ │ │ │ strbmi r2, [r9], -r0, lsl #7 │ │ │ │ @@ -298648,15 +298714,15 @@ │ │ │ │ @ instruction: 0xf1072300 │ │ │ │ @ instruction: 0xf8c702a8 │ │ │ │ strmi r3, [r5], -r8, lsr #1 │ │ │ │ strmi r6, [lr], -r3 │ │ │ │ @ instruction: 0xf17c600b │ │ │ │ strmi pc, [r4], -r3, lsl #29 │ │ │ │ tstle r5, r3, asr #24 │ │ │ │ - blx 0xffdf03b8 │ │ │ │ + blx 0xffdf04b8 │ │ │ │ @ instruction: 0xf7f66800 │ │ │ │ submi pc, r4, #12517376 @ 0xbf0000 │ │ │ │ svcpl 0x0080f514 │ │ │ │ stclge 4, cr15, [fp, #-764]! @ 0xfffffd04 │ │ │ │ movwcs r4, #1601 @ 0x641 │ │ │ │ andcs r2, r3, r4, lsl #4 │ │ │ │ ldc2 0, cr15, [r8, #-28] @ 0xffffffe4 │ │ │ │ @@ -298689,15 +298755,15 @@ │ │ │ │ @ instruction: 0xf1072300 │ │ │ │ strmi r0, [lr], -r8, lsr #5 │ │ │ │ andvs r4, fp, r5, lsl #12 │ │ │ │ @ instruction: 0xf8c76003 │ │ │ │ @ instruction: 0xf17c30a8 │ │ │ │ strmi pc, [r4], -r1, asr #28 │ │ │ │ tstle r5, r1, asr #24 │ │ │ │ - blx 0xfe97045c │ │ │ │ + blx 0xfe97055c │ │ │ │ @ instruction: 0xf7f66800 │ │ │ │ submi pc, r4, #7143424 @ 0x6d0000 │ │ │ │ svcpl 0x0080f514 │ │ │ │ ldcge 4, cr15, [r9, #-764] @ 0xfffffd04 │ │ │ │ movwcs r4, #1601 @ 0x641 │ │ │ │ andcs r2, r3, r4, lsl #4 │ │ │ │ stc2l 0, cr15, [r6], {7} │ │ │ │ @@ -298726,15 +298792,15 @@ │ │ │ │ @ instruction: 0xf834f7f6 │ │ │ │ strbt r4, [r2], #580 @ 0x244 │ │ │ │ orrcs pc, r0, #14090240 @ 0xd70000 │ │ │ │ strbmi r4, [r0], -r9, asr #12 │ │ │ │ ldc2l 1, cr15, [r0, #504] @ 0x1f8 │ │ │ │ mcrrne 6, 0, r4, r5, cr4 │ │ │ │ ldclge 4, cr15, [r9], {127} @ 0x7f │ │ │ │ - blx 0x16f04f0 │ │ │ │ + blx 0x16f05f0 │ │ │ │ @ instruction: 0xf7f66800 │ │ │ │ submi pc, r4, #2293760 @ 0x230000 │ │ │ │ @ instruction: 0x4644e4d1 │ │ │ │ svccc 0x0080f5b8 │ │ │ │ cmpphi fp, #1610612736 @ p-variant is OBSOLETE @ 0x60000000 │ │ │ │ @ instruction: 0xf0062c00 │ │ │ │ tstcs r4, r6, asr r5 │ │ │ │ @@ -298751,45 +298817,45 @@ │ │ │ │ movwcc r0, #7940 @ 0x1f04 │ │ │ │ @ instruction: 0xf841429c │ │ │ │ ldclle 15, cr0, [r8], #16 │ │ │ │ strbmi r4, [r1], -sl, lsr #12 │ │ │ │ @ instruction: 0xf18220ce │ │ │ │ strmi pc, [r4], -r5, asr #20 │ │ │ │ tstle r2, r6, asr #24 │ │ │ │ - blx 0x1cf2012 │ │ │ │ + blx 0x1cf2112 │ │ │ │ strtmi r4, [r8], -r4, lsl #12 │ │ │ │ - blx 0xfe7f0468 │ │ │ │ + blx 0xfe7f0568 │ │ │ │ @ instruction: 0x4644e49f │ │ │ │ svccc 0x0080f5b8 │ │ │ │ rscshi pc, r5, #1610612736 @ 0x60000000 │ │ │ │ @ instruction: 0xf0062c00 │ │ │ │ smlattcs r4, r7, r2, r8 │ │ │ │ @ instruction: 0xf10b4640 │ │ │ │ strmi pc, [r5], -r7, lsr #22 │ │ │ │ @ instruction: 0xf0062800 │ │ │ │ strmi r8, [r1], -r3, lsl #14 │ │ │ │ @ instruction: 0xf17c4640 │ │ │ │ @ instruction: 0x4604fd5f │ │ │ │ tstle r2, r3, asr #24 │ │ │ │ - blx 0x157204e │ │ │ │ + blx 0x157214e │ │ │ │ @ instruction: 0xf5144604 │ │ │ │ @ instruction: 0xf0c65f80 │ │ │ │ strtmi r8, [r8], -lr, lsl #12 │ │ │ │ - blx 0x1f704ac │ │ │ │ + blx 0x1f705ac │ │ │ │ @ instruction: 0x4641e47d │ │ │ │ subcs r4, r6, sl, asr #12 │ │ │ │ - blx 0x670694 │ │ │ │ + blx 0x670794 │ │ │ │ mcrrne 6, 0, r4, r1, cr4 │ │ │ │ ldclge 4, cr15, [r5], #-508 @ 0xfffffe04 │ │ │ │ @ instruction: 0xf9f2f148 │ │ │ │ @ instruction: 0xf7f56800 │ │ │ │ submi pc, r4, #764 @ 0x2fc │ │ │ │ strbmi lr, [sl], -sp, ror #8 │ │ │ │ subcs r4, r7, r1, asr #12 │ │ │ │ - blx 0x2706b4 │ │ │ │ + blx 0x2707b4 │ │ │ │ mcrrne 6, 0, r4, r2, cr4 │ │ │ │ stclge 4, cr15, [r5], #-508 @ 0xfffffe04 │ │ │ │ @ instruction: 0xf9e2f148 │ │ │ │ @ instruction: 0xf7f56800 │ │ │ │ submi pc, r4, #700 @ 0x2bc │ │ │ │ @ instruction: 0xf17ce45d │ │ │ │ @ instruction: 0x4604fd17 │ │ │ │ @@ -298800,15 +298866,15 @@ │ │ │ │ ldrb r4, [r0], #-580 @ 0xfffffdbc │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stmib r7, {r2, r3, r6, r9, sl, lr}^ │ │ │ │ stmib r7, {r1, r2, r8, r9, sp}^ │ │ │ │ @ instruction: 0xf1b9232a │ │ │ │ @ instruction: 0xf0460f00 │ │ │ │ @ instruction: 0xf8d78271 │ │ │ │ - blcs 0x140f08 │ │ │ │ + blcs 0x141008 │ │ │ │ rscshi pc, ip, r6 │ │ │ │ @ instruction: 0xf8d72301 │ │ │ │ andcs r1, r8, #132, 6 @ 0x10000002 │ │ │ │ @ instruction: 0xf0074618 │ │ │ │ stmdacs r0, {r0, r2, r3, r5, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ strbhi pc, [r8], #-0 @ │ │ │ │ @ instruction: 0x03a8f107 │ │ │ │ @@ -298821,15 +298887,15 @@ │ │ │ │ orrmi pc, r8, #14090240 @ 0xd70000 │ │ │ │ @ instruction: 0xf1849400 │ │ │ │ strmi pc, [r4], -r3, asr #16 │ │ │ │ @ instruction: 0xf0051c43 │ │ │ │ @ instruction: 0xf1b9878f │ │ │ │ @ instruction: 0xf0460f00 │ │ │ │ @ instruction: 0xf8d78258 │ │ │ │ - blcs 0x140f5c │ │ │ │ + blcs 0x14105c │ │ │ │ ldcge 4, cr15, [r7], {63} @ 0x3f │ │ │ │ orrne pc, r4, #14090240 @ 0xd70000 │ │ │ │ andcs r2, r8, #0, 6 │ │ │ │ @ instruction: 0xf0072003 │ │ │ │ stmdacs r0, {r0, r1, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ ldrhi pc, [lr], #-0 │ │ │ │ eorcc lr, sl, #3522560 @ 0x35c000 │ │ │ │ @@ -298844,90 +298910,90 @@ │ │ │ │ @ instruction: 0xf148abfa │ │ │ │ stmdavs r0, {r0, r1, r2, r4, r5, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xff44f7f5 │ │ │ │ @ instruction: 0xf7ff4244 │ │ │ │ movwcs fp, #3058 @ 0xbf2 │ │ │ │ @ instruction: 0x332ae9c7 │ │ │ │ @ instruction: 0x332ce9c7 │ │ │ │ - beq 0xfeb705c4 │ │ │ │ + beq 0xfeb706c4 │ │ │ │ orrcc pc, r4, #14090240 @ 0xd70000 │ │ │ │ @ instruction: 0xf0062b00 │ │ │ │ @ instruction: 0xf1b98231 │ │ │ │ @ instruction: 0xf0450f02 │ │ │ │ @ instruction: 0x46538776 │ │ │ │ orrcs pc, r0, #14090240 @ 0xd70000 │ │ │ │ strbmi r4, [r0], -r9, asr #12 │ │ │ │ @ instruction: 0xf9d6f184 │ │ │ │ stclne 6, cr4, [r0], #-16 │ │ │ │ - blge 0xff7313cc │ │ │ │ - blx 0xfe8f21b0 │ │ │ │ + blge 0xff7314cc │ │ │ │ + blx 0xfe8f22b0 │ │ │ │ @ instruction: 0xf7ff4604 │ │ │ │ @ instruction: 0x4640bbd2 │ │ │ │ cdp2 1, 11, cr15, cr10, cr3, {4} │ │ │ │ mcrrne 6, 0, r4, r6, cr4 │ │ │ │ - blge 0xff4313e4 │ │ │ │ + blge 0xff4314e4 │ │ │ │ @ instruction: 0xf948f148 │ │ │ │ @ instruction: 0xf7f56800 │ │ │ │ submi pc, r4, #21, 30 @ 0x54 │ │ │ │ - bllt 0xff2321f4 │ │ │ │ + bllt 0xff2322f4 │ │ │ │ @ instruction: 0xf0074648 │ │ │ │ strmi pc, [r1], -r9, lsr #24 │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ @ instruction: 0xf8d783cd │ │ │ │ strbmi r2, [r0], -r0, lsl #7 │ │ │ │ @ instruction: 0xf8e2f180 │ │ │ │ mcrrne 6, 0, r4, r2, cr4 │ │ │ │ - blge 0xfee31414 │ │ │ │ - blx 0x1ff21f8 │ │ │ │ + blge 0xfee31514 │ │ │ │ + blx 0x1ff22f8 │ │ │ │ @ instruction: 0xf7ff4604 │ │ │ │ strbmi fp, [r8], -lr, lsr #23 │ │ │ │ ldc2 0, cr15, [r4], {7} │ │ │ │ stmdacs r0, {r2, r9, sl, lr} │ │ │ │ @ instruction: 0x83b8f000 │ │ │ │ andscs r4, r3, #3260416 @ 0x31c000 │ │ │ │ orreq pc, r0, #14090240 @ 0xd70000 │ │ │ │ - blx 0x19f0258 │ │ │ │ + blx 0x19f0358 │ │ │ │ stceq 0, cr15, [r1], {79} @ 0x4f │ │ │ │ andgt pc, r4, sp, asr #17 │ │ │ │ @ instruction: 0xf8d74622 │ │ │ │ strmi r4, [r3], -r4, lsl #7 │ │ │ │ strbmi r9, [r1], -r0, lsl #8 │ │ │ │ @ instruction: 0xf7ff4630 │ │ │ │ strmi pc, [r4], -r9, lsr #17 │ │ │ │ tstle r2, r2, asr #24 │ │ │ │ - blx 0x177223c │ │ │ │ + blx 0x177233c │ │ │ │ stccs 6, cr4, [r0], {4} │ │ │ │ - blge 0xfe431e64 │ │ │ │ + blge 0xfe431f64 │ │ │ │ cmppcc ip, #70254592 @ p-variant is OBSOLETE @ 0x4300000 │ │ │ │ orrseq pc, r6, #192, 4 │ │ │ │ eorscs r6, r8, #1769472 @ 0x1b0000 │ │ │ │ - cmppmi ip, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + cmpppl ip, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ andcc pc, r4, lr, asr #4 │ │ │ │ addscs pc, r6, r0, asr #5 │ │ │ │ vaba.s8 d20, d30, d8 │ │ │ │ vsubw.s8 , q0, d0 │ │ │ │ ldmdavs fp, {r1, r2, r4, r7, r8, r9, sp} │ │ │ │ andle r4, r7, #156, 4 @ 0xc0000009 │ │ │ │ msrcc CPSR_, #-536870908 @ 0xe0000004 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ ldmdavs fp, {r9, sp} │ │ │ │ eorcs pc, r4, r3, asr #16 │ │ │ │ andcc pc, r4, lr, asr #4 │ │ │ │ addscs pc, r6, r0, asr #5 │ │ │ │ @ instruction: 0xf9a4f7f7 │ │ │ │ - bllt 0x1ab22b0 │ │ │ │ + bllt 0x1ab23b0 │ │ │ │ strbmi r4, [r0], -r9, asr #12 │ │ │ │ @ instruction: 0xf98cf184 │ │ │ │ stclne 6, cr4, [r0], #-16 │ │ │ │ - blge 0x18b14c0 │ │ │ │ + blge 0x18b15c0 │ │ │ │ @ instruction: 0xf8daf148 │ │ │ │ @ instruction: 0xf7f56800 │ │ │ │ submi pc, r4, #2672 @ 0xa70 │ │ │ │ - bllt 0x16b22d0 │ │ │ │ + bllt 0x16b23d0 │ │ │ │ @ instruction: 0xf0074648 │ │ │ │ @ instruction: 0xf02efbbb │ │ │ │ @ instruction: 0xf8d7fb5f │ │ │ │ strmi r2, [r1], -r0, lsl #7 │ │ │ │ @ instruction: 0xf1844640 │ │ │ │ @ instruction: 0x4604f955 │ │ │ │ @ instruction: 0xf47f1c45 │ │ │ │ @@ -298942,15 +299008,15 @@ │ │ │ │ @ instruction: 0xf7f56800 │ │ │ │ submi pc, r4, #2096 @ 0x830 │ │ │ │ @ instruction: 0xf6ff2c00 │ │ │ │ @ instruction: 0xf643ab30 │ │ │ │ vorr.i32 , #3072 @ 0x00000c00 │ │ │ │ ldmdavs fp, {r1, r2, r4, r7, r8, r9} │ │ │ │ @ instruction: 0xf64d2238 │ │ │ │ - vmla.f d20, d0, d0[3] │ │ │ │ + vorr.i32 , #12 @ 0x0000000c │ │ │ │ vrhadd.s8 d16, d14, d30 │ │ │ │ vaddl.s8 , d0, d4 │ │ │ │ @ instruction: 0x47982096 │ │ │ │ movwcc pc, #590 @ 0x24e @ │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ ldmdavs fp, {r3, r4, r9, sl, lr} │ │ │ │ addsmi r4, ip, #31457280 @ 0x1e00000 │ │ │ │ @@ -298960,15 +299026,15 @@ │ │ │ │ teqpeq pc, r4, lsr #32 @ p-variant is OBSOLETE │ │ │ │ andcs r3, r4, #64, 2 │ │ │ │ ldmdavs r8, {r0, sp, lr} │ │ │ │ @ instruction: 0xf10b60fb │ │ │ │ stmdavs sl!, {r0, r2, r4, r5, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ ldmvs fp!, {r8, sp}^ │ │ │ │ mulsvs r8, r2, fp │ │ │ │ - bl 0x1345c0 │ │ │ │ + bl 0x1346c0 │ │ │ │ @ instruction: 0xf1740086 │ │ │ │ ldmvs fp!, {r2, r4, r5, r6, r7, r8, fp, sp, lr, pc}^ │ │ │ │ vtst.8 d22, d14, d10 │ │ │ │ vaddl.s8 , d0, d4 │ │ │ │ vqadd.s8 d18, d30, d6 │ │ │ │ vsubw.s8 q11, q8, d4 │ │ │ │ @ instruction: 0xf8420395 │ │ │ │ @@ -298997,15 +299063,15 @@ │ │ │ │ @ instruction: 0x332ae9c7 │ │ │ │ @ instruction: 0x332ce9c7 │ │ │ │ orrcc pc, r4, #14090240 @ 0xd70000 │ │ │ │ @ instruction: 0xf0062b00 │ │ │ │ movwcs r8, #4114 @ 0x1012 │ │ │ │ orrne pc, r4, #14090240 @ 0xd70000 │ │ │ │ ldrmi r2, [r8], -r8, lsl #4 │ │ │ │ - blx 0x1c70428 │ │ │ │ + blx 0x1c70528 │ │ │ │ @ instruction: 0xf0062800 │ │ │ │ stmdavs r3, {r0, r5, r6, r7, sl, pc} │ │ │ │ strteq pc, [r8], #263 @ 0x107 │ │ │ │ adccc pc, r8, r7, asr #17 │ │ │ │ @ instruction: 0xf8c717db │ │ │ │ stmdavs r3, {r2, r3, r5, r7, ip, sp}^ │ │ │ │ adcscc pc, r0, r7, asr #17 │ │ │ │ @@ -299015,15 +299081,15 @@ │ │ │ │ ldrmi r2, [r8], -r6, lsl #2 │ │ │ │ @ instruction: 0xf8c0f10b │ │ │ │ orrcs pc, r0, #14090240 @ 0xd70000 │ │ │ │ andcs r4, r6, r5, lsl #12 │ │ │ │ strbmi r2, [r9], -r1, lsl #6 │ │ │ │ vqdmulh.s d15, d2, d0 │ │ │ │ rscsvs r4, sl, r8, lsl r6 │ │ │ │ - blx 0x1370470 │ │ │ │ + blx 0x1370570 │ │ │ │ @ instruction: 0xf0062800 │ │ │ │ @ instruction: 0xf8d784ba │ │ │ │ ldmvs sl!, {r7, r8, r9, ip, sp}^ │ │ │ │ @ instruction: 0x462bb17b │ │ │ │ stmdahi r2, {r0, r7, fp, ip} │ │ │ │ andshi r3, sl, r6 │ │ │ │ addmi r3, r1, #402653184 @ 0x18000000 │ │ │ │ @@ -299037,22 +299103,22 @@ │ │ │ │ stmdavs r9, {r0, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf8d15841 │ │ │ │ vst1.32 {d16-d19}, [pc :64], r4 │ │ │ │ strls r7, [r1], #-412 @ 0xfffffe64 │ │ │ │ orrmi pc, r0, #14090240 @ 0xd70000 │ │ │ │ andpl pc, sp, r0, lsl #10 │ │ │ │ andscc r9, r8, r0, lsl #8 │ │ │ │ - cdp 7, 10, cr15, cr6, cr10, {2} │ │ │ │ + cdp 7, 2, cr15, cr6, cr10, {2} │ │ │ │ stclne 6, cr4, [r0], #-16 │ │ │ │ @ instruction: 0xf147d105 │ │ │ │ stmdavs r0, {r0, r1, r5, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldc2 7, cr15, [r0, #980]! @ 0x3d4 │ │ │ │ strtmi r4, [r8], -r4, asr #4 │ │ │ │ @ instruction: 0xf856f10b │ │ │ │ - blt 0x18324c4 │ │ │ │ + blt 0x18325c4 │ │ │ │ orrcs pc, r0, #14090240 @ 0xd70000 │ │ │ │ strbmi r4, [r0], -r9, asr #12 │ │ │ │ @ instruction: 0xffd0f7fa │ │ │ │ @ instruction: 0xf7ff4604 │ │ │ │ @ instruction: 0x4649ba52 │ │ │ │ orrcs pc, r0, #14090240 @ 0xd70000 │ │ │ │ @ instruction: 0xf1844640 │ │ │ │ @@ -299070,88 +299136,88 @@ │ │ │ │ ldrtmi r4, [r0], -r1, asr #12 │ │ │ │ ldc2l 7, cr15, [r0], #936 @ 0x3a8 │ │ │ │ @ instruction: 0xf7ff4604 │ │ │ │ @ instruction: 0xf8d7ba30 │ │ │ │ strbmi r2, [r9], -r0, lsl #7 │ │ │ │ @ instruction: 0xf7fa4640 │ │ │ │ strmi pc, [r4], -sp, lsr #27 │ │ │ │ - blt 0xb3252c │ │ │ │ + blt 0xb3262c │ │ │ │ strbmi r4, [r0], -r9, asr #12 │ │ │ │ ldc2l 1, cr15, [r2], #-528 @ 0xfffffdf0 │ │ │ │ mcrrne 6, 0, r4, r2, cr4 │ │ │ │ - bge 0x93173c │ │ │ │ + bge 0x93183c │ │ │ │ @ instruction: 0xff9cf147 │ │ │ │ @ instruction: 0xf7f56800 │ │ │ │ submi pc, r4, #6720 @ 0x1a40 │ │ │ │ - blt 0x73254c │ │ │ │ - eorseq r6, r5, r8, asr #15 │ │ │ │ - rsbseq fp, lr, r8, asr r9 │ │ │ │ + blt 0x73264c │ │ │ │ + ldrsbteq r6, [r5], -r8 │ │ │ │ + rsbseq fp, lr, r8, asr r8 │ │ │ │ orrcc pc, r0, #14090240 @ 0xd70000 │ │ │ │ vqdmlsl.s q9, d5, d0 │ │ │ │ movwcs r8, #1513 @ 0x5e9 │ │ │ │ strbmi r2, [r9], -r8, lsl #4 │ │ │ │ @ instruction: 0xf0072003 │ │ │ │ @ instruction: 0x4606f9bb │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ @ instruction: 0xf8d78215 │ │ │ │ ldcne 3, cr3, [r8, #-512] @ 0xfffffe00 │ │ │ │ @ instruction: 0xf804f10b │ │ │ │ stmdacs r0, {r0, r2, r9, sl, lr} │ │ │ │ - ldrhi pc, [pc], #-6 @ 0x134588 │ │ │ │ + ldrhi pc, [pc], #-6 @ 0x134688 │ │ │ │ @ instruction: 0xee1d4bd8 │ │ │ │ @ instruction: 0x46421f70 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ strmi r5, [r3], -r9, asr #17 │ │ │ │ addseq pc, r4, #13697024 @ 0xd10000 │ │ │ │ orrne pc, r8, #14090240 @ 0xd70000 │ │ │ │ @ instruction: 0xf5009102 │ │ │ │ @ instruction: 0xf8d7500d │ │ │ │ andscc r1, r8, r4, lsl #7 │ │ │ │ @ instruction: 0xf8d79101 │ │ │ │ smlabbls r0, r0, r3, r1 │ │ │ │ orrsvc pc, r7, pc, asr #8 │ │ │ │ - cdp 7, 1, cr15, cr14, cr10, {2} │ │ │ │ + ldc 7, cr15, [lr, #296] @ 0x128 │ │ │ │ mcrrne 6, 0, r4, r3, cr4 │ │ │ │ @ instruction: 0xf147d105 │ │ │ │ stmdavs r0, {r0, r1, r3, r4, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ stc2 7, cr15, [r8, #-980]! @ 0xfffffc2c │ │ │ │ stccs 2, cr4, [r0], {68} @ 0x44 │ │ │ │ strhi pc, [lr, r5, lsl #6] │ │ │ │ eorsvs r6, r3, fp, lsr #16 │ │ │ │ @ instruction: 0xf10a4628 │ │ │ │ @ instruction: 0xf7ffffc9 │ │ │ │ @ instruction: 0xf8d7b9ce │ │ │ │ - blcs 0x1413e8 │ │ │ │ + blcs 0x1414e8 │ │ │ │ strhi pc, [r4, #709]! @ 0x2c5 │ │ │ │ andcs r2, r8, #0, 6 │ │ │ │ andcs r4, r1, r9, asr #12 │ │ │ │ @ instruction: 0xf976f007 │ │ │ │ stmdacs r0, {r2, r9, sl, lr} │ │ │ │ bicshi pc, r0, r0 │ │ │ │ orrcc pc, r0, #14090240 @ 0xd70000 │ │ │ │ @ instruction: 0xf10a1d18 │ │ │ │ @ instruction: 0x4605ffbf │ │ │ │ @ instruction: 0xf0062800 │ │ │ │ @ instruction: 0x46218410 │ │ │ │ orrcs pc, r0, #14090240 @ 0xd70000 │ │ │ │ svcmi 0x0070ee1d │ │ │ │ - blcc 0x272764 │ │ │ │ - blcc 0x272724 │ │ │ │ - stc 6, cr15, [sl, #876]! @ 0x36c │ │ │ │ + blcc 0x272864 │ │ │ │ + blcc 0x272824 │ │ │ │ + stc 6, cr15, [sl, #-876]! @ 0xfffffc94 │ │ │ │ @ instruction: 0x462b48b1 │ │ │ │ ldrbtmi r4, [r8], #-1602 @ 0xfffff9be │ │ │ │ vadd.i8 d22, d0, d0 │ │ │ │ stmdapl r0!, {r0, r2, r3, r5, r8, ip} │ │ │ │ orrmi pc, r4, #14090240 @ 0xd70000 │ │ │ │ addseq pc, r4, #208, 16 @ 0xd00000 │ │ │ │ @ instruction: 0xf8d79401 │ │ │ │ @ instruction: 0xf5004380 │ │ │ │ strls r5, [r0], #-13 │ │ │ │ @ instruction: 0xf74a3018 │ │ │ │ - @ instruction: 0x4604edd4 │ │ │ │ + @ instruction: 0x4604ed54 │ │ │ │ tstle r5, r0, ror #24 │ │ │ │ @ instruction: 0xff10f147 │ │ │ │ @ instruction: 0xf7f56800 │ │ │ │ submi pc, r4, #56576 @ 0xdd00 │ │ │ │ @ instruction: 0xf10a4628 │ │ │ │ @ instruction: 0xf7ffff83 │ │ │ │ ldmib r7, {r3, r7, r8, fp, ip, sp, pc}^ │ │ │ │ @@ -299196,15 +299262,15 @@ │ │ │ │ strbmi r6, [r2], -r9, lsl #16 │ │ │ │ @ instruction: 0xf8d15841 │ │ │ │ vst1.32 {d16-d19}, [pc :64], r4 │ │ │ │ strls r7, [r1], #-412 @ 0xfffffe64 │ │ │ │ orrmi pc, r0, #14090240 @ 0xd70000 │ │ │ │ andpl pc, sp, r0, lsl #10 │ │ │ │ andscc r9, r8, r0, lsl #8 │ │ │ │ - stcl 7, cr15, [r8, #-296]! @ 0xfffffed8 │ │ │ │ + stcl 7, cr15, [r8], #296 @ 0x128 │ │ │ │ mcrrne 6, 0, r4, r6, cr4 │ │ │ │ @ instruction: 0xf147d105 │ │ │ │ stmdavs r0, {r0, r2, r5, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldc2l 7, cr15, [r2], #-980 @ 0xfffffc2c │ │ │ │ strtmi r4, [r8], -r4, asr #4 │ │ │ │ @ instruction: 0xff18f10a │ │ │ │ ldmdblt sp, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ @@ -299236,15 +299302,15 @@ │ │ │ │ orrmi pc, r8, #14090240 @ 0xd70000 │ │ │ │ ldmib r7, {r0, r3, r6, r9, sl, lr}^ │ │ │ │ strbmi r2, [r0], -r0, ror #7 │ │ │ │ @ instruction: 0xf7fd9400 │ │ │ │ strmi pc, [r4], -pc, lsr #22 │ │ │ │ ldmlt pc, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ @ │ │ │ │ strbmi r4, [r0], -r9, asr #12 │ │ │ │ - blx 0xf0dd8 │ │ │ │ + blx 0xf0ed8 │ │ │ │ mcrrne 6, 0, r4, r2, cr4 │ │ │ │ ldmge r7, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ cdp2 1, 5, cr15, cr4, cr7, {2} │ │ │ │ @ instruction: 0xf7f56800 │ │ │ │ submi pc, r4, #8448 @ 0x2100 │ │ │ │ stmialt pc, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ @ │ │ │ │ orrmi pc, ip, #14090240 @ 0xd70000 │ │ │ │ @@ -299281,28 +299347,28 @@ │ │ │ │ @ instruction: 0xf8d7b890 │ │ │ │ strbmi r2, [r9], -r0, lsl #7 │ │ │ │ @ instruction: 0xf7f84640 │ │ │ │ strmi pc, [r4], -r9, asr #20 │ │ │ │ stmlt r7, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ orrcs pc, r0, #14090240 @ 0xd70000 │ │ │ │ strbmi r4, [r0], -r9, asr #12 │ │ │ │ - blx 0xffff285c │ │ │ │ + blx 0xffff295c │ │ │ │ @ instruction: 0xf7ff4604 │ │ │ │ @ instruction: 0xf8d7b87e │ │ │ │ movwcs r2, #896 @ 0x380 │ │ │ │ strbmi r4, [r0], -r9, asr #12 │ │ │ │ @ instruction: 0xf99ef7fa │ │ │ │ @ instruction: 0xf7ff4604 │ │ │ │ @ instruction: 0x4649b874 │ │ │ │ @ instruction: 0xf1844640 │ │ │ │ @ instruction: 0x4604f99b │ │ │ │ @ instruction: 0xf47f1c41 │ │ │ │ @ instruction: 0xf147a86c │ │ │ │ stmdavs r0, {r0, r3, r5, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ - blx 0xfeef2886 │ │ │ │ + blx 0xfeef2986 │ │ │ │ @ instruction: 0xf7ff4244 │ │ │ │ @ instruction: 0xf8d7b864 │ │ │ │ strbmi r2, [r9], -r0, lsl #7 │ │ │ │ @ instruction: 0xf7f74640 │ │ │ │ @ instruction: 0x4604ff7f │ │ │ │ ldmdalt fp, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ orrcs pc, r0, #14090240 @ 0xd70000 │ │ │ │ @@ -299310,54 +299376,54 @@ │ │ │ │ mcr2 7, 5, pc, cr14, cr7, {7} @ │ │ │ │ @ instruction: 0xf7ff4604 │ │ │ │ @ instruction: 0xf8d7b852 │ │ │ │ strbmi r2, [r9], -r0, lsl #7 │ │ │ │ @ instruction: 0xf7f94640 │ │ │ │ strmi pc, [r4], -r7, lsr #19 │ │ │ │ stmdalt r9, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - rsbseq fp, lr, r4, asr r8 │ │ │ │ - ldrhteq fp, [lr], #-118 @ 0xffffff8a │ │ │ │ - ldrsbteq fp, [lr], #-110 @ 0xffffff92 │ │ │ │ + rsbseq fp, lr, r4, asr r7 │ │ │ │ + ldrhteq fp, [lr], #-102 @ 0xffffff9a │ │ │ │ + ldrsbteq fp, [lr], #-94 @ 0xffffffa2 │ │ │ │ tstcs r0, r8, asr r2 │ │ │ │ adceq pc, r8, r7, lsl #2 │ │ │ │ svc 0x0030f173 │ │ │ │ smlabbcs r0, r0, r2, r2 │ │ │ │ andsvc pc, r4, r7, lsl #10 │ │ │ │ svc 0x002af173 │ │ │ │ @ instruction: 0xee1d49de │ │ │ │ @ instruction: 0xf8d70f70 │ │ │ │ ldrbtmi r2, [r9], #-896 @ 0xfffffc80 │ │ │ │ @ instruction: 0xf1076809 │ │ │ │ - bcs 0x1357c4 │ │ │ │ + bcs 0x1358c4 │ │ │ │ andsvc pc, r4, #29360128 @ 0x1c00000 │ │ │ │ sadd16mi fp, r4, r8 │ │ │ │ orrcs pc, r8, #14090240 @ 0xd70000 │ │ │ │ svclt 0x00085841 │ │ │ │ - bcs 0x13d938 │ │ │ │ + bcs 0x13da38 │ │ │ │ svclt 0x00144642 │ │ │ │ @ instruction: 0xf04f469c │ │ │ │ @ instruction: 0xf8d10c00 │ │ │ │ @ instruction: 0x464b0294 │ │ │ │ andgt pc, r8, sp, asr #17 │ │ │ │ orrne pc, r4, #14090240 @ 0xd70000 │ │ │ │ andpl pc, sp, r0, lsl #10 │ │ │ │ smlabtmi r0, sp, r9, lr │ │ │ │ vst4.8 {d19-d22}, [pc :64], r8 │ │ │ │ @ instruction: 0xf74a718c │ │ │ │ - strmi lr, [r4], -ip, asr #24 │ │ │ │ + strmi lr, [r4], -ip, asr #23 │ │ │ │ tstle r5, r0, ror #24 │ │ │ │ stc2 1, cr15, [r8, #284] @ 0x11c │ │ │ │ @ instruction: 0xf7f56800 │ │ │ │ submi pc, r4, #87040 @ 0x15400 │ │ │ │ svcpl 0x0080f514 │ │ │ │ stmdage r1, {r0, r1, r2, r3, r4, r5, r7, sl, ip, sp, lr, pc} │ │ │ │ orrcc pc, r0, #14090240 @ 0xd70000 │ │ │ │ @ instruction: 0xf0462b00 │ │ │ │ @ instruction: 0xf8d780c2 │ │ │ │ - blcs 0x1417ac │ │ │ │ + blcs 0x1418ac │ │ │ │ svcge 0x00f7f43e │ │ │ │ @ instruction: 0x01a8f107 │ │ │ │ @ instruction: 0xf7f54618 │ │ │ │ stmdacs r0, {r0, r1, r4, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ svcge 0x00eff43e │ │ │ │ streq pc, [sp], #-111 @ 0xffffff91 │ │ │ │ svclt 0x00ebf7fe │ │ │ │ @@ -299367,27 +299433,27 @@ │ │ │ │ eorcs lr, r0, #216, 28 @ 0xd80 │ │ │ │ @ instruction: 0xf5072100 │ │ │ │ @ instruction: 0xf5077014 │ │ │ │ @ instruction: 0xf1737614 │ │ │ │ @ instruction: 0xf1b9eed0 │ │ │ │ @ instruction: 0xf0450f00 │ │ │ │ @ instruction: 0xf8d78795 │ │ │ │ - blcs 0x1417d4 │ │ │ │ + blcs 0x1418d4 │ │ │ │ eorshi pc, r0, r6, asr #32 │ │ │ │ @ instruction: 0xf7fe2400 │ │ │ │ @ instruction: 0xf107bfd0 │ │ │ │ movwcs r0, #5656 @ 0x1618 │ │ │ │ @ instruction: 0xf8d72000 │ │ │ │ stmib r7, {r7, r8, r9, sp}^ │ │ │ │ strbmi r0, [r9], -sl, lsr #32 │ │ │ │ eoreq lr, ip, r7, asr #19 │ │ │ │ @ instruction: 0x46186030 │ │ │ │ @ instruction: 0xff74f006 │ │ │ │ orrcc pc, r8, #14090240 @ 0xd70000 │ │ │ │ - blcs 0x146214 │ │ │ │ + blcs 0x146314 │ │ │ │ strbhi pc, [sp], #-5 @ │ │ │ │ @ instruction: 0xf8d72301 │ │ │ │ andcs r1, r8, #136, 6 @ 0x20000002 │ │ │ │ @ instruction: 0xf0064618 │ │ │ │ stmdacs r0, {r0, r1, r2, r5, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ stmdavs r1, {r1, r6, r7, ip, lr, pc} │ │ │ │ @ instruction: 0xf8c74623 │ │ │ │ @@ -299400,15 +299466,15 @@ │ │ │ │ stmdapl r0, {r0, r3, fp, sp, lr}^ │ │ │ │ tstpne r5, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ addseq pc, r4, #208, 16 @ 0xd00000 │ │ │ │ strvs lr, [r1], #-2509 @ 0xfffff633 │ │ │ │ andpl pc, sp, r0, lsl #10 │ │ │ │ orrmi pc, r0, #14090240 @ 0xd70000 │ │ │ │ strls r3, [r0], #-24 @ 0xffffffe8 │ │ │ │ - bl 0xff572780 │ │ │ │ + bl 0x1572880 │ │ │ │ mcrrne 6, 0, r4, r1, cr4 │ │ │ │ @ instruction: 0xf7f6d102 │ │ │ │ @ instruction: 0x4604fe57 │ │ │ │ svcpl 0x0080f514 │ │ │ │ subshi pc, pc, r6, asr #1 │ │ │ │ orrcc pc, r4, #14090240 @ 0xd70000 │ │ │ │ @ instruction: 0xf43e2b00 │ │ │ │ @@ -299424,15 +299490,15 @@ │ │ │ │ @ instruction: 0x46494618 │ │ │ │ stmib r7, {sl, sp}^ │ │ │ │ stmib r7, {r1, r3, r5, sl, lr}^ │ │ │ │ @ instruction: 0xf006442c │ │ │ │ @ instruction: 0xf8d7ff1d │ │ │ │ @ instruction: 0xf1073388 │ │ │ │ strtmi r0, [sl], r8, lsr #11 │ │ │ │ - blcs 0x1462c8 │ │ │ │ + blcs 0x1463c8 │ │ │ │ bichi pc, sp, #5 │ │ │ │ @ instruction: 0xf8d72301 │ │ │ │ andcs r1, r8, #136, 6 @ 0x20000002 │ │ │ │ @ instruction: 0xf0064618 │ │ │ │ stmdacs r0, {r0, r2, r3, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ svcge 0x0068f43f │ │ │ │ strtmi r6, [r3], -r1, lsl #16 │ │ │ │ @@ -299447,53 +299513,53 @@ │ │ │ │ @ instruction: 0xf8d0718a │ │ │ │ strls r0, [r2, #-660] @ 0xfffffd6c │ │ │ │ orrmi pc, r4, #14090240 @ 0xd70000 │ │ │ │ andpl pc, sp, r0, lsl #10 │ │ │ │ andscc r9, r8, r1, lsl #8 │ │ │ │ orrmi pc, r0, #14090240 @ 0xd70000 │ │ │ │ @ instruction: 0xf74a9400 │ │ │ │ - @ instruction: 0x4604eb74 │ │ │ │ + @ instruction: 0x4604eaf4 │ │ │ │ tstle r2, r3, asr #24 │ │ │ │ ldc2l 7, cr15, [sl, #984]! @ 0x3d8 │ │ │ │ @ instruction: 0xf5144604 │ │ │ │ @ instruction: 0xf4be5f80 │ │ │ │ @ instruction: 0xf8d7af2c │ │ │ │ ldrbmi r0, [r1], -r8, lsl #7 │ │ │ │ - blx 0x1f2b06 │ │ │ │ + blx 0x1f2c06 │ │ │ │ @ instruction: 0xf43e2800 │ │ │ │ ldr sl, [r3, -r4, lsr #30]! │ │ │ │ @ instruction: 0xf1074640 │ │ │ │ movwcs r0, #424 @ 0x1a8 │ │ │ │ @ instruction: 0x332ae9c7 │ │ │ │ @ instruction: 0x332ce9c7 │ │ │ │ @ instruction: 0xff76f17a │ │ │ │ mcrrne 6, 0, r4, r2, cr4 │ │ │ │ @ instruction: 0xf147d105 │ │ │ │ stmdavs r0, {r0, r1, r4, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ - blx 0x1972b30 │ │ │ │ + blx 0x1972c30 │ │ │ │ @ instruction: 0xf5144244 │ │ │ │ @ instruction: 0xf4be5f80 │ │ │ │ @ instruction: 0xf107af0c │ │ │ │ strbmi r0, [r8], -r8, lsr #3 │ │ │ │ - blx 0xff9f2b44 │ │ │ │ + blx 0xff9f2c44 │ │ │ │ svclt 0x0005f7fe │ │ │ │ @ instruction: 0xf1074640 │ │ │ │ movwcs r0, #424 @ 0x1a8 │ │ │ │ @ instruction: 0x332ae9c7 │ │ │ │ @ instruction: 0x332ce9c7 │ │ │ │ @ instruction: 0xf81cf17b │ │ │ │ stclne 6, cr4, [r0], #-16 │ │ │ │ @ instruction: 0xf147d105 │ │ │ │ stmdavs r0, {r0, r2, r4, r5, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ - blx 0x11f2b6c │ │ │ │ + blx 0x11f2c6c │ │ │ │ @ instruction: 0xf5144244 │ │ │ │ @ instruction: 0xf4be5f80 │ │ │ │ @ instruction: 0xf107aeee │ │ │ │ strbmi r0, [r8], -r8, lsr #3 │ │ │ │ - blx 0xff272b80 │ │ │ │ + blx 0xff272c80 │ │ │ │ @ instruction: 0xf7fe4604 │ │ │ │ movwcs fp, #7910 @ 0x1ee6 │ │ │ │ strbmi r2, [r9], -r8, lsl #4 │ │ │ │ @ instruction: 0xf04f4618 │ │ │ │ stmib r7, {sl, fp}^ │ │ │ │ stmib r7, {r1, r3, r5, sl, fp, lr, pc}^ │ │ │ │ @ instruction: 0xf006cc2c │ │ │ │ @@ -299531,28 +299597,28 @@ │ │ │ │ vaddw.u q1, , d0 │ │ │ │ @ instruction: 0xf8438f5b │ │ │ │ @ instruction: 0xf7fe1022 │ │ │ │ movwcs fp, #3734 @ 0xe96 │ │ │ │ @ instruction: 0x43aff6c0 │ │ │ │ andseq pc, pc, #40 @ 0x28 │ │ │ │ @ instruction: 0xf045429a │ │ │ │ - blx 0x915608 │ │ │ │ + blx 0x915708 │ │ │ │ @ instruction: 0xf64ff288 │ │ │ │ vqdmlal.s q8, d16, d0[6] │ │ │ │ - bl 0x1fdac8 │ │ │ │ + bl 0x1fdbc8 │ │ │ │ @ instruction: 0xf8d30382 │ │ │ │ @ instruction: 0xf16d00a4 │ │ │ │ @ instruction: 0x4604fddf │ │ │ │ @ instruction: 0xf47e1c43 │ │ │ │ @ instruction: 0xf7f6ae7e │ │ │ │ strmi pc, [r4], -r5, asr #26 │ │ │ │ mrclt 7, 3, APSR_nzcv, cr9, cr14, {7} │ │ │ │ - rsbseq fp, lr, sl, asr #9 │ │ │ │ - rsbseq fp, lr, lr, lsr #7 │ │ │ │ - ldrshteq fp, [lr], #-40 @ 0xffffffd8 │ │ │ │ + rsbseq fp, lr, sl, asr #7 │ │ │ │ + rsbseq fp, lr, lr, lsr #5 │ │ │ │ + ldrshteq fp, [lr], #-24 @ 0xffffffe8 │ │ │ │ @ instruction: 0xf6c02300 │ │ │ │ @ instruction: 0xf02843af │ │ │ │ addsmi r0, sl, #-268435455 @ 0xf0000001 │ │ │ │ subhi pc, r6, #69 @ 0x45 │ │ │ │ svceq 0x0000f1b9 │ │ │ │ mrcge 4, 3, APSR_nzcv, cr8, cr15, {1} │ │ │ │ vmovl.s8 , d15 │ │ │ │ @@ -299667,26 +299733,26 @@ │ │ │ │ @ instruction: 0xf8c768c3 │ │ │ │ @ instruction: 0xf108325c │ │ │ │ @ instruction: 0xf00630ff │ │ │ │ stmdacs r0, {r0, r1, r2, r3, r5, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ ldcge 4, cr15, [r4, #252] @ 0xfc │ │ │ │ strtmi r4, [r9], -r3, lsr #12 │ │ │ │ orrcs pc, r0, #14090240 @ 0xd70000 │ │ │ │ - blx 0xcf143a │ │ │ │ + blx 0xcf153a │ │ │ │ mcrrne 6, 0, r4, r1, cr4 │ │ │ │ ldclge 4, cr15, [r9, #-504]! @ 0xfffffe08 │ │ │ │ mcrr2 7, 15, pc, r0, cr6 @ │ │ │ │ @ instruction: 0xf7fe4604 │ │ │ │ ldmib r7, {r2, r4, r5, r6, r8, sl, fp, ip, sp, pc}^ │ │ │ │ @ instruction: 0xf8cd23e0 │ │ │ │ @ instruction: 0xf8d79008 │ │ │ │ strbmi r1, [r0], -r8, lsl #7 │ │ │ │ @ instruction: 0xf8d79100 │ │ │ │ smlabbls r1, ip, r3, r1 │ │ │ │ - blx 0xfeff14ae │ │ │ │ + blx 0xfeff15ae │ │ │ │ @ instruction: 0xf8b4f7f5 │ │ │ │ @ instruction: 0xf7fe4244 │ │ │ │ tstcs r0, r2, ror #26 │ │ │ │ @ instruction: 0xf5072220 │ │ │ │ @ instruction: 0xf1737014 │ │ │ │ @ instruction: 0x4649ec50 │ │ │ │ movwcs fp, #4953 @ 0x1359 │ │ │ │ @@ -299728,15 +299794,15 @@ │ │ │ │ @ instruction: 0x464bcf70 │ │ │ │ vst1.16 {d20-d22}, [pc], r2 │ │ │ │ @ instruction: 0xf85c7186 │ │ │ │ @ instruction: 0xf8d44004 │ │ │ │ mulls r0, r4, r2 │ │ │ │ andpl pc, sp, r4, lsl #10 │ │ │ │ @ instruction: 0xf74a3018 │ │ │ │ - strmi lr, [r4], -r2, asr #18 │ │ │ │ + strmi lr, [r4], -r2, asr #17 │ │ │ │ @ instruction: 0xf47e1c46 │ │ │ │ @ instruction: 0xf147ad00 │ │ │ │ stmdavs r0, {r0, r2, r3, r4, r5, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf84af7f5 │ │ │ │ @ instruction: 0xf7fe4244 │ │ │ │ @ instruction: 0xf507bcf8 │ │ │ │ @ instruction: 0x464071bc │ │ │ │ @@ -299780,40 +299846,40 @@ │ │ │ │ ldc2 0, cr15, [r2, #-24] @ 0xffffffe8 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ @ instruction: 0xf02dacb7 │ │ │ │ @ instruction: 0xf507fcb3 │ │ │ │ @ instruction: 0xf17f71bc │ │ │ │ strmi pc, [r4], -r5, lsr #24 │ │ │ │ @ instruction: 0xd1b21c45 │ │ │ │ - blx 0x1a73022 │ │ │ │ + blx 0x1a73122 │ │ │ │ str r4, [lr, r4, lsl #12]! │ │ │ │ andcs r2, r0, r1, lsl #6 │ │ │ │ orrne pc, r0, #14090240 @ 0xd70000 │ │ │ │ stmib r7, {r3, r9, sp}^ │ │ │ │ @ instruction: 0xf107002a │ │ │ │ stmib r7, {r3, r5, r7, r9, fp}^ │ │ │ │ ldrmi r0, [r8], -ip, lsr #32 │ │ │ │ ldc2 0, cr15, [lr], #-24 @ 0xffffffe8 │ │ │ │ stmdavs r3, {r3, r5, r7, r8, r9, ip, sp, pc} │ │ │ │ svccs 0x0070ee1d │ │ │ │ andcc pc, r0, sl, asr #17 │ │ │ │ @ instruction: 0xf8ca17db │ │ │ │ - blmi 0xa8108c │ │ │ │ + blmi 0xa8118c │ │ │ │ @ instruction: 0xf8ca6841 │ │ │ │ ldrbtmi r1, [fp], #-8 │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ addseq pc, r4, #13828096 @ 0xd30000 │ │ │ │ orrcc pc, r4, #14090240 @ 0xd70000 │ │ │ │ @ instruction: 0xf0052b00 │ │ │ │ @ instruction: 0xf50082d3 │ │ │ │ strbmi r5, [fp], -sp │ │ │ │ andscc r4, r8, r2, asr #12 │ │ │ │ - bge 0x16f7d8 │ │ │ │ + bge 0x16f8d8 │ │ │ │ tstpne r9, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ - stmia r6!, {r1, r3, r6, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + stmda r6!, {r1, r3, r6, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ mcrrne 6, 0, r4, r6, cr4 │ │ │ │ @ instruction: 0xf7f6d102 │ │ │ │ strmi pc, [r4], -sp, lsr #22 │ │ │ │ @ instruction: 0xf47e1d25 │ │ │ │ @ instruction: 0xf1b9ac60 │ │ │ │ @ instruction: 0xf43e0f01 │ │ │ │ @ instruction: 0xf8d7ac5c │ │ │ │ @@ -299829,38 +299895,38 @@ │ │ │ │ strmi pc, [r4], -r3, ror #19 │ │ │ │ @ instruction: 0xf47e1c46 │ │ │ │ @ instruction: 0xf147ac44 │ │ │ │ stmdavs r0, {r0, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xff8ef7f4 │ │ │ │ @ instruction: 0xf7fe4244 │ │ │ │ svclt 0x0000bc3c │ │ │ │ - eorseq r6, r5, r8, asr #15 │ │ │ │ - @ instruction: 0x007eae92 │ │ │ │ - rsbseq sl, lr, r2, ror #26 │ │ │ │ + ldrsbteq r6, [r5], -r8 │ │ │ │ + @ instruction: 0x007ead92 │ │ │ │ + rsbseq sl, lr, r2, ror #24 │ │ │ │ svceq 0x0003f019 │ │ │ │ andhi pc, ip, r5, asr #32 │ │ │ │ movweq pc, #12553 @ 0x3109 @ │ │ │ │ @ instruction: 0xf0234669 │ │ │ │ ldclne 3, cr0, [sl, #12] │ │ │ │ vld1.32 {d4-d6}, [r2 :64], sl │ │ │ │ @ instruction: 0xf023637f │ │ │ │ - bl 0xfec75d70 │ │ │ │ + bl 0xfec75e70 │ │ │ │ addsmi r0, r9, #201326592 @ 0xc000000 │ │ │ │ @ instruction: 0xf5add006 │ │ │ │ strbtmi r5, [r9], -r0, lsl #27 │ │ │ │ @ instruction: 0xf8cd4299 │ │ │ │ ldrshle r0, [r8, #252]! @ 0xfc │ │ │ │ mvnsvc pc, #64, 12 @ 0x4000000 │ │ │ │ - bl 0xfec8519c │ │ │ │ + bl 0xfec8529c │ │ │ │ tstlt r3, r3, lsl #26 │ │ │ │ strbtmi r3, [fp], #-2820 @ 0xfffff4fc │ │ │ │ @ instruction: 0x46526018 │ │ │ │ stmdage r6, {r8, sp} │ │ │ │ - bleq 0x771598 │ │ │ │ - b 0xf1734 │ │ │ │ + bleq 0x771698 │ │ │ │ + b 0xf1834 │ │ │ │ ldrbmi sl, [r2], -r6, lsl #22 │ │ │ │ rscscs r4, r2, r1, asr #12 │ │ │ │ @ instruction: 0xf9a0f181 │ │ │ │ mcrrne 6, 0, r4, r5, cr4 │ │ │ │ @ instruction: 0xf7f6d102 │ │ │ │ strmi pc, [r4], -r9, asr #21 │ │ │ │ @ instruction: 0xf5144626 │ │ │ │ @@ -299871,18 +299937,18 @@ │ │ │ │ svceq 0x00c9ebb0 │ │ │ │ strbhi pc, [ip, r4, lsl #6] @ │ │ │ │ strbmi r4, [lr], -ip, asr #12 │ │ │ │ vqrshl.s8 q2, q3, │ │ │ │ @ instruction: 0xf8d78680 │ │ │ │ movwcs r1, #896 @ 0x380 │ │ │ │ andcs r4, r3, r2, lsr #12 │ │ │ │ - blx 0xfe7711ce │ │ │ │ + blx 0xfe7712ce │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ ldmeq r3!, {r0, r1, r4, r5, r6, r7, r8, r9, fp, sp, pc} │ │ │ │ - blge 0xff9322b8 │ │ │ │ + blge 0xff9323b8 │ │ │ │ strmi r4, [r5], -r0, lsr #13 │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ streq lr, [r3], r0, lsl #22 │ │ │ │ @ instruction: 0xf04f465c │ │ │ │ strbtmi r0, [r3], -r0, lsl #24 │ │ │ │ andeq lr, lr, #3072 @ 0xc00 │ │ │ │ ldmdbeq r0, {r0, r8, sp}^ │ │ │ │ @@ -299911,50 +299977,50 @@ │ │ │ │ mulle r6, r9, r2 │ │ │ │ stcpl 5, cr15, [r0, #692] @ 0x2b4 │ │ │ │ addsmi r4, r9, #110100480 @ 0x6900000 │ │ │ │ svceq 0x00fcf8cd │ │ │ │ @ instruction: 0xf640d1f8 │ │ │ │ @ instruction: 0x401373f8 │ │ │ │ vstreq d14, [r3, #-692] @ 0xfffffd4c │ │ │ │ - blcc 0x2616a0 │ │ │ │ + blcc 0x2617a0 │ │ │ │ andsvs r4, r8, fp, ror #8 │ │ │ │ ldrbmi sl, [r1, #3078] @ 0xc06 │ │ │ │ ldrhi pc, [r6], -r5, lsl #4 │ │ │ │ @ instruction: 0xf8d72301 │ │ │ │ strbmi r1, [sl], -r0, lsl #7 │ │ │ │ @ instruction: 0xf0064618 │ │ │ │ stmdacs r0, {r0, r1, r3, r4, r5, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ - blge 0xfe6f2370 │ │ │ │ + blge 0xfe6f2470 │ │ │ │ rscsvs r4, r8, r2, asr r6 │ │ │ │ strtmi r2, [r0], -r0, lsl #2 │ │ │ │ - b 0x1df184c │ │ │ │ - b 0x190f670 │ │ │ │ + b 0x1df194c │ │ │ │ + b 0x190f770 │ │ │ │ svclt 0x001f0299 │ │ │ │ cdpeq 0, 0, cr15, cr1, cr15, {2} │ │ │ │ ldrmi r4, [r9], #1566 @ 0x61e │ │ │ │ andsle r2, r9, r0, lsl #10 │ │ │ │ ldrdgt pc, [r0], -r6 │ │ │ │ - blx 0xc3de9c │ │ │ │ + blx 0xc3df9c │ │ │ │ ldrbeq pc, [r1, r3, lsl #4] @ │ │ │ │ ldmdbne sl, {r1, r3, r8, sl, ip, lr, pc}^ │ │ │ │ andseq pc, pc, r2 │ │ │ │ - blx 0x4b77f4 │ │ │ │ + blx 0x4b78f4 │ │ │ │ @ instruction: 0xf854f000 │ │ │ │ movwmi r1, #4130 @ 0x1022 │ │ │ │ eorne pc, r2, r4, asr #16 │ │ │ │ - blcs 0x941ec0 │ │ │ │ + blcs 0x941fc0 │ │ │ │ ldcne 1, cr13, [r3, #-948]! @ 0xfffffc4c │ │ │ │ ldrmi r3, [lr], -r0, lsr #10 │ │ │ │ @ instruction: 0xd1e54599 │ │ │ │ ldrbmi r4, [r2], -r3, lsr #12 │ │ │ │ rscscs r4, r1, r1, asr #12 │ │ │ │ @ instruction: 0xf8f0f181 │ │ │ │ stclne 6, cr4, [r0], #-16 │ │ │ │ - blge 0x15b24d4 │ │ │ │ - blx 0x7732b8 │ │ │ │ + blge 0x15b25d4 │ │ │ │ + blx 0x7733b8 │ │ │ │ @ instruction: 0xf7fe4604 │ │ │ │ subcs fp, r0, #76, 22 @ 0x13000 │ │ │ │ @ instruction: 0xf5072100 │ │ │ │ @ instruction: 0xf1737014 │ │ │ │ @ instruction: 0xf64fea3a │ │ │ │ vqdmlal.s q8, d16, d0[6] │ │ │ │ andcs r2, r0, #1476395010 @ 0x58000002 │ │ │ │ @@ -299967,35 +300033,35 @@ │ │ │ │ stccs 4, cr1, [r0], {-0} │ │ │ │ vsra.u64 , , #1 │ │ │ │ stmdacs r0, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc} │ │ │ │ ldrmi sp, [r2], lr, ror #3 │ │ │ │ biclt r4, r9, r9, asr #12 │ │ │ │ subcs r2, r0, #67108864 @ 0x4000000 │ │ │ │ ldrmi r4, [r8], -r9, asr #12 │ │ │ │ - blx 0xff77134c │ │ │ │ + blx 0xff77144c │ │ │ │ stmdacs r0, {r2, r9, sl, lr} │ │ │ │ strbhi pc, [sp], #5 @ │ │ │ │ @ instruction: 0xf8c76803 │ │ │ │ stmdavs r0, {r4, r6, r9, ip, sp}^ │ │ │ │ - blx 0x5f32f0 │ │ │ │ + blx 0x5f33f0 │ │ │ │ subseq pc, r4, #13041664 @ 0xc70000 │ │ │ │ tstpvc r4, r7, lsl #10 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf8c768a3 │ │ │ │ stmiavs r3!, {r3, r4, r6, r9, ip, sp}^ │ │ │ │ subscc pc, ip, #13041664 @ 0xc70000 │ │ │ │ @ instruction: 0x46404ad6 │ │ │ │ streq lr, [sl, #2639] @ 0xa4f │ │ │ │ addeq lr, sl, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf956f16d │ │ │ │ mcrrne 6, 0, r4, r6, cr4 │ │ │ │ ldrthi pc, [pc], r4 @ │ │ │ │ @ instruction: 0xf0052c00 │ │ │ │ @ instruction: 0x465082f7 │ │ │ │ @ instruction: 0xf838f7f6 │ │ │ │ - blt 0xb337c │ │ │ │ + blt 0xb347c │ │ │ │ @ instruction: 0xf8d74620 │ │ │ │ strls r4, [r3], #-908 @ 0xfffffc74 │ │ │ │ @ instruction: 0xf8d7464b │ │ │ │ strbmi r4, [r2], -r8, lsl #7 │ │ │ │ tstcs r0, r2, lsl #8 │ │ │ │ orrmi pc, r4, #14090240 @ 0xd70000 │ │ │ │ @ instruction: 0xf8d79401 │ │ │ │ @@ -300021,42 +300087,42 @@ │ │ │ │ movwcs fp, #6856 @ 0x1ac8 │ │ │ │ andcs r2, r8, #0 │ │ │ │ andeq lr, r6, r7, asr #19 │ │ │ │ andeq lr, r8, r7, asr #19 │ │ │ │ stmib r7, {r0, r6, r9, sl, lr}^ │ │ │ │ stmib r7, {r1, r3, r5}^ │ │ │ │ ldrmi r0, [r8], -ip, lsr #32 │ │ │ │ - blx 0x1c71424 │ │ │ │ + blx 0x1c71524 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ stmdavs r3, {r0, r1, r2, r6, r7, r9, fp, sp, pc} │ │ │ │ svcne 0x0070ee1d │ │ │ │ @ instruction: 0x17db61bb │ │ │ │ - blmi 0xfeb0dc0c │ │ │ │ + blmi 0xfeb0dd0c │ │ │ │ eorsvs r6, sl, #4325376 @ 0x420000 │ │ │ │ andseq pc, r8, #-1073741823 @ 0xc0000001 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf10758c8 │ │ │ │ @ instruction: 0x21a203a8 │ │ │ │ addseq pc, r4, #208, 16 @ 0xd00000 │ │ │ │ andpl pc, sp, r0, lsl #10 │ │ │ │ @ instruction: 0xf7493018 │ │ │ │ - @ instruction: 0x4604eedc │ │ │ │ + @ instruction: 0x4604ee5c │ │ │ │ tstle r2, r2, asr #24 │ │ │ │ @ instruction: 0xf962f7f6 │ │ │ │ @ instruction: 0xf1b94604 │ │ │ │ svclt 0x00180300 │ │ │ │ @ instruction: 0xf5142301 │ │ │ │ svclt 0x00385f80 │ │ │ │ - blcs 0x13e060 │ │ │ │ - bge 0xfe4b255c │ │ │ │ + blcs 0x13e160 │ │ │ │ + bge 0xfe4b265c │ │ │ │ @ instruction: 0x01a8f107 │ │ │ │ @ instruction: 0xf7f44648 │ │ │ │ stmdacs r0, {r0, r1, r5, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - bge 0xfe2b256c │ │ │ │ - blt 0xfe673474 │ │ │ │ + bge 0xfe2b266c │ │ │ │ + blt 0xfe673574 │ │ │ │ @ instruction: 0xf1074640 │ │ │ │ movwcs r0, #424 @ 0x1a8 │ │ │ │ @ instruction: 0x332ae9c7 │ │ │ │ @ instruction: 0x332ce9c7 │ │ │ │ @ instruction: 0xff60f17b │ │ │ │ stclne 6, cr4, [r0], #-16 │ │ │ │ @ instruction: 0xf146d105 │ │ │ │ @@ -300067,19 +300133,19 @@ │ │ │ │ @ instruction: 0xf107aa6c │ │ │ │ strbmi r0, [r8], -r8, lsr #3 │ │ │ │ mcr2 7, 2, pc, cr2, cr4, {7} @ │ │ │ │ @ instruction: 0xf7fe4604 │ │ │ │ strbmi fp, [r0], -r4, ror #20 │ │ │ │ @ instruction: 0xff3cf17b │ │ │ │ mcrrne 6, 0, r4, r5, cr4 │ │ │ │ - bge 0x18b26bc │ │ │ │ + bge 0x18b27bc │ │ │ │ @ instruction: 0xffdaf146 │ │ │ │ @ instruction: 0xf7f46800 │ │ │ │ submi pc, r4, #10688 @ 0x29c0 │ │ │ │ - blt 0x16b34cc │ │ │ │ + blt 0x16b35cc │ │ │ │ @ instruction: 0xf17b4640 │ │ │ │ @ instruction: 0x4604ff1d │ │ │ │ @ instruction: 0xf47e1c46 │ │ │ │ @ instruction: 0xf146aa4e │ │ │ │ stmdavs r0, {r0, r1, r3, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldc2 7, cr15, [r8, #976] @ 0x3d0 │ │ │ │ @ instruction: 0xf7fe4244 │ │ │ │ @@ -300155,15 +300221,15 @@ │ │ │ │ @ instruction: 0x4604ff57 │ │ │ │ @ instruction: 0xf47e1c43 │ │ │ │ @ instruction: 0xf7f6a9b8 │ │ │ │ @ instruction: 0x4604f87f │ │ │ │ ldmiblt r3!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ tstcs r0, r0, lsr #4 │ │ │ │ andseq pc, r8, r7, lsl #2 │ │ │ │ - beq 0xfeb71a40 │ │ │ │ + beq 0xfeb71b40 │ │ │ │ ldm lr, {r0, r1, r4, r5, r6, r8, ip, sp, lr, pc} │ │ │ │ tstcs r0, r0, lsr #4 │ │ │ │ adceq pc, r8, r7, lsl #2 │ │ │ │ ldm r8, {r0, r1, r4, r5, r6, r8, ip, sp, lr, pc} │ │ │ │ orrcc pc, r0, #14090240 @ 0xd70000 │ │ │ │ @ instruction: 0xf0042b00 │ │ │ │ movwcs r8, #5715 @ 0x1653 │ │ │ │ @@ -300186,23 +300252,23 @@ │ │ │ │ teqvs fp, #8585216 @ 0x830000 │ │ │ │ @ instruction: 0x46494653 │ │ │ │ @ instruction: 0xf1824640 │ │ │ │ @ instruction: 0x4604fe75 │ │ │ │ tstle r2, r3, asr #24 │ │ │ │ @ instruction: 0xf83cf7f6 │ │ │ │ @ instruction: 0xf8d74604 │ │ │ │ - blcs 0x1424b0 │ │ │ │ + blcs 0x1425b0 │ │ │ │ stmdbge sp!, {r1, r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0x46184651 │ │ │ │ ldc2 7, cr15, [r6], #-984 @ 0xfffffc28 │ │ │ │ @ instruction: 0xf43e2800 │ │ │ │ @ instruction: 0xf7ffa966 │ │ │ │ svclt 0x0000b975 │ │ │ │ addseq pc, r6, #140, 18 @ 0x230000 │ │ │ │ - ldrhteq sl, [lr], #-156 @ 0xffffff64 │ │ │ │ + ldrhteq sl, [lr], #-140 @ 0xffffff74 │ │ │ │ tstcs r0, r0, lsr #4 │ │ │ │ adceq pc, r8, r7, lsl #2 │ │ │ │ stmda ip, {r0, r1, r4, r5, r6, r8, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0x01a8f107 │ │ │ │ @ instruction: 0xf1824640 │ │ │ │ strmi pc, [r4], -sp, lsl #27 │ │ │ │ @ instruction: 0xf0041c41 │ │ │ │ @@ -300218,19 +300284,19 @@ │ │ │ │ andcs r0, r0, pc, lsl r2 │ │ │ │ adcmi pc, pc, r0, asr #13 │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ addmi r0, r2, #1490944 @ 0x16c000 │ │ │ │ ldrmi fp, [r9], -ip, lsl #30 │ │ │ │ tstpeq r1, r3, asr #32 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf0442900 │ │ │ │ - blx 0x916b4c │ │ │ │ + blx 0x916c4c │ │ │ │ @ instruction: 0xf64ff288 │ │ │ │ vqdmlal.s q8, d16, d0[6] │ │ │ │ @ instruction: 0xf1072396 │ │ │ │ - bl 0x1f5790 │ │ │ │ + bl 0x1f5890 │ │ │ │ eorcs r0, r0, #134217730 @ 0x8000002 │ │ │ │ @ instruction: 0xf8d360f9 │ │ │ │ @ instruction: 0xf17350a4 │ │ │ │ ldmvs r9!, {r2, r4, fp, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf1072220 │ │ │ │ @ instruction: 0xf17300a8 │ │ │ │ movwcs lr, #6158 @ 0x180e │ │ │ │ @@ -300258,28 +300324,28 @@ │ │ │ │ stclne 6, cr4, [r0], #-16 │ │ │ │ @ instruction: 0xf7f5d102 │ │ │ │ @ instruction: 0x4604ffb3 │ │ │ │ orrcc pc, r4, #14090240 @ 0xd70000 │ │ │ │ @ instruction: 0xf43e2b00 │ │ │ │ @ instruction: 0xf107a8e4 │ │ │ │ ldrmi r0, [r8], -r8, lsr #3 │ │ │ │ - blx 0xfec7379a │ │ │ │ + blx 0xfec7389a │ │ │ │ @ instruction: 0xf43e2800 │ │ │ │ @ instruction: 0xf7ffa8dc │ │ │ │ movwcs fp, #2283 @ 0x8eb │ │ │ │ @ instruction: 0x43aff6c0 │ │ │ │ andseq pc, pc, #40 @ 0x28 │ │ │ │ @ instruction: 0xf044429a │ │ │ │ @ instruction: 0xf1b984ad │ │ │ │ @ instruction: 0xf43f0f00 │ │ │ │ - blx 0x91fb60 │ │ │ │ + blx 0x91fc60 │ │ │ │ @ instruction: 0xf64ff288 │ │ │ │ vqdmlal.s q8, d16, d0[6] │ │ │ │ @ instruction: 0xf1072396 │ │ │ │ - bl 0x1f5a94 │ │ │ │ + bl 0x1f5b94 │ │ │ │ strmi r0, [r5], -r2, lsl #7 │ │ │ │ tstcs r0, r0, lsr #4 │ │ │ │ @ instruction: 0xf8d34682 │ │ │ │ @ instruction: 0xf17240a4 │ │ │ │ @ instruction: 0x4629efb0 │ │ │ │ @ instruction: 0xf16d4620 │ │ │ │ @ instruction: 0x4604f831 │ │ │ │ @@ -300311,25 +300377,25 @@ │ │ │ │ @ instruction: 0xf107002a │ │ │ │ stmib r7, {r3, r5, r7, r9, fp}^ │ │ │ │ ldrmi r0, [r8], -ip, lsr #32 │ │ │ │ @ instruction: 0xf830f006 │ │ │ │ stmdavs r3, {r3, r4, r7, r8, r9, ip, sp, pc} │ │ │ │ stmib sl, {r1, r6, fp, sp, lr}^ │ │ │ │ cdp 2, 1, cr3, cr13, cr0, {0} │ │ │ │ - blmi 0xff1c1654 │ │ │ │ + blmi 0xff1c1754 │ │ │ │ @ instruction: 0xf8ca6881 │ │ │ │ ldrbtmi r1, [fp], #-8 │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ addseq pc, r4, #13828096 @ 0xd30000 │ │ │ │ orrcc pc, r4, #14090240 @ 0xd70000 │ │ │ │ @ instruction: 0xf0042b00 │ │ │ │ @ instruction: 0xf50087ff │ │ │ │ strbmi r5, [fp], -sp │ │ │ │ andscc r4, r8, r2, asr #12 │ │ │ │ - bge 0x16fff0 │ │ │ │ + bge 0x1700f0 │ │ │ │ tstpne r9, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ ldc 7, cr15, [sl], {73} @ 0x49 │ │ │ │ stclne 6, cr4, [r0], #-16 │ │ │ │ @ instruction: 0xf7f5d102 │ │ │ │ strmi pc, [r4], -r1, lsr #30 │ │ │ │ @ instruction: 0xf47e1d21 │ │ │ │ @ instruction: 0xf1b9a854 │ │ │ │ @@ -300362,20 +300428,20 @@ │ │ │ │ adccs pc, r8, r7, asr #17 │ │ │ │ ldmvs r9, {r1, r3, r4, r7, fp, sp, lr}^ │ │ │ │ smlawtcs ip, r7, r9, lr │ │ │ │ ldmdbvs r9, {r1, r3, r4, r8, fp, sp, lr}^ │ │ │ │ smlawtcs lr, r7, r9, lr │ │ │ │ ldmibvs r9, {r1, r3, r4, r7, r8, fp, sp, lr}^ │ │ │ │ teqcs r0, r7, asr #19 │ │ │ │ - bvs 0x17901c8 │ │ │ │ + bvs 0x17902c8 │ │ │ │ teqcs r2, r7, asr #19 │ │ │ │ @ instruction: 0xf8c76a9a │ │ │ │ - blvs 0x7bdcac │ │ │ │ + blvs 0x7bddac │ │ │ │ stmib r7, {r0, r3, r4, r6, r8, r9, fp, sp, lr}^ │ │ │ │ - blvs 0xfe7bde4c │ │ │ │ + blvs 0xfe7bdf4c │ │ │ │ stmib r7, {r0, r3, r4, r6, r7, r8, r9, fp, sp, lr}^ │ │ │ │ mrrcvs 1, 3, r2, r9, cr8 │ │ │ │ stmib r7, {r1, r3, r4, sl, fp, sp, lr}^ │ │ │ │ ldcvs 1, cr2, [sl, #232] @ 0xe8 │ │ │ │ stmib r7, {r0, r3, r4, r6, r7, r8, sl, fp, sp, lr}^ │ │ │ │ cdpvs 1, 1, cr2, cr10, cr0, {2} │ │ │ │ stmib r7, {r0, r3, r4, r6, r9, sl, fp, sp, lr}^ │ │ │ │ @@ -300483,38 +300549,38 @@ │ │ │ │ movwcs r0, #424 @ 0x1a8 │ │ │ │ @ instruction: 0x332ae9c7 │ │ │ │ @ instruction: 0x332ce9c7 │ │ │ │ @ instruction: 0xff82f179 │ │ │ │ mcrrne 6, 0, r4, r3, cr4 │ │ │ │ @ instruction: 0xf146d105 │ │ │ │ stmdavs r0, {r0, r1, r2, r3, r4, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ - blx 0x1c73b14 │ │ │ │ + blx 0x1c73c14 │ │ │ │ @ instruction: 0xf5144244 │ │ │ │ @ instruction: 0xf4bd5f80 │ │ │ │ @ instruction: 0xf107af18 │ │ │ │ strbmi r0, [r8], -r8, lsr #3 │ │ │ │ - blx 0x6f3b2a │ │ │ │ + blx 0x6f3c2a │ │ │ │ svclt 0x0011f7fd │ │ │ │ @ instruction: 0x01a8f107 │ │ │ │ movwcs r4, #1600 @ 0x640 │ │ │ │ @ instruction: 0x332ae9c7 │ │ │ │ @ instruction: 0x332ce9c7 │ │ │ │ @ instruction: 0xf828f17a │ │ │ │ mcrrne 6, 0, r4, r1, cr4 │ │ │ │ @ instruction: 0xf146d105 │ │ │ │ stmdavs r0, {r0, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ - blx 0x14f3b50 │ │ │ │ + blx 0x14f3c50 │ │ │ │ @ instruction: 0xf5144244 │ │ │ │ @ instruction: 0xf4bd5f80 │ │ │ │ @ instruction: 0xf107aefa │ │ │ │ strbmi r0, [r8], -r8, lsr #3 │ │ │ │ - blx 0xfff73b64 │ │ │ │ + blx 0xfff73c64 │ │ │ │ @ instruction: 0xf7fd4604 │ │ │ │ svclt 0x0000bef2 │ │ │ │ - rsbseq sl, lr, sl, asr #10 │ │ │ │ + rsbseq sl, lr, sl, asr #8 │ │ │ │ @ instruction: 0xf0054648 │ │ │ │ @ instruction: 0x4604ff55 │ │ │ │ stmdacs r0, {r0, r7, r9, sl, lr} │ │ │ │ mrcge 4, 7, APSR_nzcv, cr8, cr14, {1} │ │ │ │ addvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf5072100 │ │ │ │ @ instruction: 0xf1727014 │ │ │ │ @@ -300560,21 +300626,21 @@ │ │ │ │ andsvs r6, r9, #14592 @ 0x3900 │ │ │ │ orrsvs r6, r9, r9, ror sp │ │ │ │ @ instruction: 0x61196cf9 │ │ │ │ tstcc ip, pc, asr #20 │ │ │ │ tstpl r2, r1, asr #20 │ │ │ │ andeq pc, fp, #-1140850687 @ 0xbc000001 │ │ │ │ tstpeq r7, ip, ror #6 @ p-variant is OBSOLETE │ │ │ │ - b 0x11c7498 │ │ │ │ + b 0x11c7598 │ │ │ │ @ instruction: 0xf8c3010e │ │ │ │ ldmib r7, {r2, r3, r7}^ │ │ │ │ @ instruction: 0xf8c3e216 │ │ │ │ ldmib r7, {r3, r7, ip}^ │ │ │ │ sbcsvs r1, r8, #24 │ │ │ │ - b 0x150e6f4 │ │ │ │ + b 0x150e7f4 │ │ │ │ mrcvs 12, 5, r3, cr9, cr14, {0} │ │ │ │ @ instruction: 0x5c02ea4c │ │ │ │ vqadd.u32 q11, , │ │ │ │ vhsub.u32 d16, d14, d11 │ │ │ │ @ instruction: 0xf8c30c07 │ │ │ │ ldmib r7, {r2, r7, lr, pc}^ │ │ │ │ tstvs r9, #28 │ │ │ │ @@ -300591,15 +300657,15 @@ │ │ │ │ mrclt 7, 2, APSR_nzcv, cr3, cr13, {7} │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stmib r7, {r2, r3, r6, r9, sl, lr}^ │ │ │ │ stmib r7, {r1, r2, r8, r9, sp}^ │ │ │ │ @ instruction: 0xf1b9232a │ │ │ │ @ instruction: 0xf0440f00 │ │ │ │ @ instruction: 0xf8d78459 │ │ │ │ - blcs 0x142b04 │ │ │ │ + blcs 0x142c04 │ │ │ │ orrshi pc, r1, #4 │ │ │ │ @ instruction: 0xf8d72301 │ │ │ │ andcs r1, r8, #132, 6 @ 0x10000002 │ │ │ │ @ instruction: 0xf0054618 │ │ │ │ stmdacs r0, {r0, r1, r2, r3, r5, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ mcrge 4, 2, pc, cr10, cr14, {1} @ │ │ │ │ @ instruction: 0xf1076802 │ │ │ │ @@ -300615,22 +300681,22 @@ │ │ │ │ addseq pc, r4, #208, 16 @ 0xd00000 │ │ │ │ @ instruction: 0xf8d79403 │ │ │ │ @ instruction: 0xf5004388 │ │ │ │ stmib sp, {r0, r2, r3, ip, lr}^ │ │ │ │ andscc ip, r8, r1, lsl #8 │ │ │ │ orrmi pc, r0, #14090240 @ 0xd70000 │ │ │ │ @ instruction: 0xf7499400 │ │ │ │ - @ instruction: 0x4604ea54 │ │ │ │ + @ instruction: 0x4604e9d4 │ │ │ │ tstle r2, r5, asr #24 │ │ │ │ ldc2l 7, cr15, [sl], {245} @ 0xf5 │ │ │ │ stccs 6, cr4, [r0], {4} │ │ │ │ movwcs fp, #4052 @ 0xfd4 │ │ │ │ @ instruction: 0xf5142301 │ │ │ │ svclt 0x00285f80 │ │ │ │ - blcs 0x13e970 │ │ │ │ + blcs 0x13ea70 │ │ │ │ mcrge 4, 0, pc, cr5, cr13, {1} @ │ │ │ │ svceq 0x0000f1b9 │ │ │ │ strbhi pc, [r8, -r4, asr #32]! @ │ │ │ │ orrcc pc, r4, #14090240 @ 0xd70000 │ │ │ │ @ instruction: 0xf43d2b00 │ │ │ │ @ instruction: 0xf8d7adfc │ │ │ │ movwcs r1, #900 @ 0x384 │ │ │ │ @@ -300665,15 +300731,15 @@ │ │ │ │ @ instruction: 0xf7f5d102 │ │ │ │ strmi pc, [r4], -r7, lsl #25 │ │ │ │ @ instruction: 0xf6fd2c00 │ │ │ │ @ instruction: 0xf643adba │ │ │ │ vorr.i32 , #3072 @ 0x00000c00 │ │ │ │ ldmdavs fp, {r1, r2, r4, r7, r8, r9} │ │ │ │ @ instruction: 0xf64d2238 │ │ │ │ - vmla.f d20, d0, d0[3] │ │ │ │ + vorr.i32 , #12 @ 0x0000000c │ │ │ │ vrhadd.s8 d16, d14, d30 │ │ │ │ vaddl.s8 , d0, d4 │ │ │ │ @ instruction: 0x47982096 │ │ │ │ movwcc pc, #590 @ 0x24e @ │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ addsmi r6, ip, #1769472 @ 0x1b0000 │ │ │ │ vhsub.s8 d29, d14, d7 │ │ │ │ @@ -300723,30 +300789,30 @@ │ │ │ │ vst2.8 {d22-d23}, [pc :128], r4 │ │ │ │ @ instruction: 0xf85c71e2 │ │ │ │ @ instruction: 0xf8d70004 │ │ │ │ @ instruction: 0xf8d04384 │ │ │ │ stmib sp, {r2, r4, r7, r9}^ │ │ │ │ @ instruction: 0xf500e400 │ │ │ │ andscc r5, r8, sp │ │ │ │ - ldmdb sl!, {r0, r3, r6, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + ldm sl!, {r0, r3, r6, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ stclne 6, cr4, [r0], #-16 │ │ │ │ ldcge 4, cr15, [r9, #-500]! @ 0xfffffe0c │ │ │ │ stc2 7, cr15, [r0], {245} @ 0xf5 │ │ │ │ @ instruction: 0xf7fd4604 │ │ │ │ @ instruction: 0x4648bd34 │ │ │ │ ldc2 0, cr15, [sl, #20] │ │ │ │ stmdacs r0, {r0, r9, sl, lr} │ │ │ │ ldcge 4, cr15, [lr, #-248]! @ 0xffffff08 │ │ │ │ mvncs lr, #3522560 @ 0x35c000 │ │ │ │ @ instruction: 0xf17c4640 │ │ │ │ @ instruction: 0x4604fc7f │ │ │ │ @ instruction: 0xf47d1c60 │ │ │ │ @ instruction: 0xf7f5ad24 │ │ │ │ strmi pc, [r4], -fp, ror #23 │ │ │ │ - ldclt 7, cr15, [pc, #-1012] @ 0x135b4c │ │ │ │ + ldclt 7, cr15, [pc, #-1012] @ 0x135c4c │ │ │ │ @ instruction: 0xf1824640 │ │ │ │ @ instruction: 0x4604fb77 │ │ │ │ @ instruction: 0xf47d1c41 │ │ │ │ @ instruction: 0xf146ad18 │ │ │ │ stmdavs r0, {r0, r2, r4, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf862f7f4 │ │ │ │ @ instruction: 0xf7fd4244 │ │ │ │ @@ -300754,185 +300820,185 @@ │ │ │ │ @ instruction: 0xf04f23e0 │ │ │ │ strcs r0, [r1], #-3072 @ 0xfffff400 │ │ │ │ @ instruction: 0x4c01e9cd │ │ │ │ strbmi r4, [r0], -r9, asr #12 │ │ │ │ orrmi pc, r8, #14090240 @ 0xd70000 │ │ │ │ @ instruction: 0xf7f89400 │ │ │ │ strmi pc, [r4], -r5, lsr #30 │ │ │ │ - ldcllt 7, cr15, [pc], #1012 @ 0x136374 │ │ │ │ + ldcllt 7, cr15, [pc], #1012 @ 0x136474 │ │ │ │ mvncs lr, #3522560 @ 0x35c000 │ │ │ │ strls r2, [r2], #-1024 @ 0xfffffc00 │ │ │ │ @ instruction: 0xf8d74649 │ │ │ │ strbmi r4, [r0], -ip, lsl #7 │ │ │ │ @ instruction: 0xf8d79401 │ │ │ │ strls r4, [r0], #-904 @ 0xfffffc78 │ │ │ │ - blx 0xe73f7e │ │ │ │ + blx 0xe7407e │ │ │ │ @ instruction: 0xf7fd4604 │ │ │ │ strbmi fp, [r8], -lr, ror #25 │ │ │ │ ldc2l 0, cr15, [r4, #-20] @ 0xffffffec │ │ │ │ stmdacs r0, {r0, r9, sl, lr} │ │ │ │ ldclge 4, cr15, [r8], #248 @ 0xf8 │ │ │ │ orrcs pc, r0, #14090240 @ 0xd70000 │ │ │ │ strbmi r2, [r0], -r0, lsl #6 │ │ │ │ ldc2 1, cr15, [r8], #-496 @ 0xfffffe10 │ │ │ │ mcrrne 6, 0, r4, r5, cr4 │ │ │ │ ldclge 4, cr15, [sp], {125} @ 0x7d │ │ │ │ - blx 0xfea73f9e │ │ │ │ + blx 0xfea7409e │ │ │ │ @ instruction: 0xf7fd4604 │ │ │ │ @ instruction: 0x4648bcd8 │ │ │ │ ldc2 0, cr15, [lr, #-20]! @ 0xffffffec │ │ │ │ stmdacs r0, {r0, r9, sl, lr} │ │ │ │ stclge 4, cr15, [r2], #248 @ 0xf8 │ │ │ │ orrcs pc, r0, #14090240 @ 0xd70000 │ │ │ │ strbmi r2, [r0], -r0, lsl #6 │ │ │ │ stc2 1, cr15, [sl, #-496] @ 0xfffffe10 │ │ │ │ mcrrne 6, 0, r4, r5, cr4 │ │ │ │ stclge 4, cr15, [r7], {125} @ 0x7d │ │ │ │ - blx 0xfe4f3fca │ │ │ │ + blx 0xfe4f40ca │ │ │ │ @ instruction: 0xf7fd4604 │ │ │ │ strbmi fp, [r8], -r2, asr #25 │ │ │ │ stc2 0, cr15, [r8, #-20]! @ 0xffffffec │ │ │ │ strmi r2, [r4], -r0, lsl #6 │ │ │ │ ldmib r7, {r0, r1, sp}^ │ │ │ │ @ instruction: 0xf00512e0 │ │ │ │ strmi pc, [r5], -fp, ror #24 │ │ │ │ svclt 0x00182800 │ │ │ │ @ instruction: 0xf43e2c00 │ │ │ │ @ instruction: 0xf8d7acc3 │ │ │ │ - blcs 0x142e30 │ │ │ │ + blcs 0x142f30 │ │ │ │ addhi pc, r8, r4 │ │ │ │ - @ instruction: 0x41acf64f │ │ │ │ + @ instruction: 0x51bcf64f │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ @ instruction: 0xf7f44620 │ │ │ │ stmdacs r0, {r0, r2, r3, r4, r5, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ andhi pc, sp, #4 │ │ │ │ msrcc SPSR_, #-536870908 @ 0xe0000004 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ rscsvs r6, r9, r9, lsl r8 │ │ │ │ @ instruction: 0xf1734608 │ │ │ │ @ instruction: 0xf8d7f85d │ │ │ │ ldmvs r9!, {r2, r7, r8, r9, lr}^ │ │ │ │ svclt 0x00284284 │ │ │ │ strtmi r4, [r8], -r4, lsl #12 │ │ │ │ @ instruction: 0xf6da4622 │ │ │ │ - @ instruction: 0xf7fde890 │ │ │ │ + @ instruction: 0xf7fde810 │ │ │ │ svclt 0x0000bc8e │ │ │ │ - ldrhteq sl, [lr], #-12 │ │ │ │ - rsbseq r9, lr, r2, lsl #30 │ │ │ │ + ldrhteq r9, [lr], #-252 @ 0xffffff04 │ │ │ │ + rsbseq r9, lr, r2, lsl #28 │ │ │ │ @ instruction: 0xf0054640 │ │ │ │ strmi pc, [r4], -pc, ror #25 │ │ │ │ orreq pc, r0, #14090240 @ 0xd70000 │ │ │ │ stc2l 0, cr15, [sl], #20 │ │ │ │ stmdacs r0, {r1, r9, sl, lr} │ │ │ │ stccs 15, cr11, [r0], {24} │ │ │ │ stcge 4, cr15, [ip], {62} @ 0x3e │ │ │ │ strbmi r4, [r9], -r0, lsr #12 │ │ │ │ ldc2 1, cr15, [r2], #-504 @ 0xfffffe08 │ │ │ │ mcrrne 6, 0, r4, r5, cr4 │ │ │ │ ldclge 4, cr15, [r3], #-500 @ 0xfffffe0c │ │ │ │ - blx 0xff4072 │ │ │ │ + blx 0xff4172 │ │ │ │ @ instruction: 0xf7fd4604 │ │ │ │ movwcs fp, #3182 @ 0xc6e │ │ │ │ stmib r7, {r9, sp}^ │ │ │ │ @ instruction: 0xf8d7232a │ │ │ │ - blcs 0x142eb0 │ │ │ │ + blcs 0x142fb0 │ │ │ │ @ instruction: 0x81a4f004 │ │ │ │ @ instruction: 0xf8d72301 │ │ │ │ andcs r1, r8, #128, 6 │ │ │ │ @ instruction: 0xf0054618 │ │ │ │ stmdacs r0, {r0, r4, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbhi pc, [r1, #4] @ │ │ │ │ strbmi r6, [r9], -r3, lsl #16 │ │ │ │ strbmi r6, [r0], -r2, asr #16 │ │ │ │ adccc pc, r8, r7, asr #17 │ │ │ │ adccs pc, ip, r7, asr #17 │ │ │ │ adceq pc, r8, #-1073741823 @ 0xc0000001 │ │ │ │ orrcc pc, r4, #14090240 @ 0xd70000 │ │ │ │ - blx 0xfe2726de │ │ │ │ + blx 0xfe2727de │ │ │ │ mcrrne 6, 0, r4, r3, cr4 │ │ │ │ @ instruction: 0xf7f5d102 │ │ │ │ @ instruction: 0x4604fb11 │ │ │ │ svcpl 0x0080f514 │ │ │ │ mcrrge 4, 11, pc, r3, cr13 @ │ │ │ │ orrne pc, r0, #14090240 @ 0xd70000 │ │ │ │ andcs r2, r8, #0, 6 │ │ │ │ @ instruction: 0xf0052003 │ │ │ │ stmdacs r0, {r0, r1, r2, r3, r5, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ - strhi pc, [pc, #4]! @ 0x136110 │ │ │ │ + strhi pc, [pc, #4]! @ 0x136210 │ │ │ │ eorcc lr, sl, #3522560 @ 0x35c000 │ │ │ │ andvs r6, r3, r2, asr #32 │ │ │ │ ldclt 7, cr15, [r3], #-1012 @ 0xfffffc0c │ │ │ │ @ instruction: 0x46484cd5 │ │ │ │ - blx 0xaf40c6 │ │ │ │ + blx 0xaf41c6 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ stmdavs r4!, {r2, r3, r4, r5, r6, sl, lr} │ │ │ │ strbmi r4, [r2], -r3, lsl #12 │ │ │ │ @ instruction: 0xf85c21ee │ │ │ │ @ instruction: 0xf8d00004 │ │ │ │ @ instruction: 0xf5000294 │ │ │ │ andscc r5, r8, sp │ │ │ │ - ldmda ip, {r0, r3, r6, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + svc 0x00dcf748 │ │ │ │ mcrrne 6, 0, r4, r3, cr4 │ │ │ │ ldcge 4, cr15, [fp], {125} @ 0x7d │ │ │ │ @ instruction: 0xf998f146 │ │ │ │ @ instruction: 0xf7f36800 │ │ │ │ submi pc, r4, #404 @ 0x194 │ │ │ │ ldclt 7, cr15, [r3], {253} @ 0xfd │ │ │ │ @ instruction: 0xf0054648 │ │ │ │ @ instruction: 0x4601fc79 │ │ │ │ @ instruction: 0xf43e2800 │ │ │ │ @ instruction: 0x4640ac1d │ │ │ │ - blx 0xfee7276a │ │ │ │ + blx 0xfee7286a │ │ │ │ mcrrne 6, 0, r4, r3, cr4 │ │ │ │ stcge 4, cr15, [r5], {125} @ 0x7d │ │ │ │ - blx 0xff47414c │ │ │ │ + blx 0xff47424c │ │ │ │ @ instruction: 0xf7fd4604 │ │ │ │ strbmi fp, [r9], -r0, lsl #24 │ │ │ │ @ instruction: 0xf8d7b149 │ │ │ │ movwcs r2, #896 @ 0x380 │ │ │ │ @ instruction: 0xf0052003 │ │ │ │ strmi pc, [r1], -fp, lsr #23 │ │ │ │ @ instruction: 0xf43e2800 │ │ │ │ @ instruction: 0xf8d7ac05 │ │ │ │ strbmi r2, [r0], -r0, lsl #7 │ │ │ │ - blx 0xfe3f279e │ │ │ │ + blx 0xfe3f289e │ │ │ │ stclne 6, cr4, [r0], #-16 │ │ │ │ - blge 0xffc3339c │ │ │ │ + blge 0xffc3349c │ │ │ │ @ instruction: 0xf968f146 │ │ │ │ @ instruction: 0xf7f36800 │ │ │ │ submi pc, r4, #53, 30 @ 0xd4 │ │ │ │ - bllt 0xffa341ac │ │ │ │ + bllt 0xffa342ac │ │ │ │ @ instruction: 0xf0054640 │ │ │ │ stmdacs r0, {r0, r3, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ - blge 0xffcf32bc │ │ │ │ + blge 0xffcf33bc │ │ │ │ orrscc pc, r8, #25165824 @ 0x1800000 │ │ │ │ movwcc pc, #2195 @ 0x893 @ │ │ │ │ @ instruction: 0xf8d72b00 │ │ │ │ svclt 0x000c3380 │ │ │ │ ldrmi r4, [sl], -sl, asr #12 │ │ │ │ mvnne lr, #3522560 @ 0x35c000 │ │ │ │ strmi fp, [fp], -r8, lsl #30 │ │ │ │ cdp2 1, 1, cr15, cr10, cr0, {4} │ │ │ │ stclne 6, cr4, [r0], #-16 │ │ │ │ - blge 0xff3b33e0 │ │ │ │ - blx 0xfe5741c4 │ │ │ │ + blge 0xff3b34e0 │ │ │ │ + blx 0xfe5742c4 │ │ │ │ @ instruction: 0xf7fd4604 │ │ │ │ @ instruction: 0xf8d7bbc4 │ │ │ │ strbmi r3, [r9], -ip, lsl #7 │ │ │ │ ldceq 6, cr4, [ip, #-256] @ 0xffffff00 │ │ │ │ @ instruction: 0x3c03ea4f │ │ │ │ mvncs lr, #3522560 @ 0x35c000 │ │ │ │ strgt lr, [r2], #-2509 @ 0xfffff633 │ │ │ │ orrmi pc, r8, #14090240 @ 0xd70000 │ │ │ │ @ instruction: 0xf7f69400 │ │ │ │ @ instruction: 0x4604f95f │ │ │ │ - bllt 0xfedb4210 │ │ │ │ + bllt 0xfedb4310 │ │ │ │ @ instruction: 0xf1074640 │ │ │ │ movwcs r0, #424 @ 0x1a8 │ │ │ │ - beq 0xfeb72644 │ │ │ │ + beq 0xfeb72744 │ │ │ │ @ instruction: 0x332ae9c7 │ │ │ │ @ instruction: 0x332ce9c7 │ │ │ │ @ instruction: 0xf89af17f │ │ │ │ mcrrne 6, 0, r4, r5, cr4 │ │ │ │ @ instruction: 0xf146d105 │ │ │ │ stmdavs r0, {r0, r1, r2, r3, r4, r8, fp, ip, sp, lr, pc} │ │ │ │ mcr2 7, 7, pc, cr12, cr3, {7} @ │ │ │ │ @@ -300953,15 +301019,15 @@ │ │ │ │ andcc lr, r2, #3571712 @ 0x368000 │ │ │ │ svccc 0x00fff1b2 │ │ │ │ @ instruction: 0xf1b3bf08 │ │ │ │ strdle r3, [r2], -pc @ │ │ │ │ svcvc 0x00e3ebb2 │ │ │ │ @ instruction: 0xf04fd001 │ │ │ │ strdvs r3, [r3], #-63 @ 0xffffffc1 │ │ │ │ - bllt 0x1db4290 │ │ │ │ + bllt 0x1db4390 │ │ │ │ ldrtmi r2, [r0], -r0, lsl #6 │ │ │ │ stmib sp, {r1, r3, r4, r9, sl, lr}^ │ │ │ │ vcgt.s8 d19, d4, d0 │ │ │ │ @ instruction: 0xf7f51111 │ │ │ │ strmi pc, [r4], -r9, lsl #24 │ │ │ │ @ instruction: 0xf47d1c46 │ │ │ │ @ instruction: 0xf146ab64 │ │ │ │ @@ -300986,21 +301052,21 @@ │ │ │ │ @ instruction: 0x4604fc79 │ │ │ │ @ instruction: 0xf47d1c43 │ │ │ │ @ instruction: 0xf146ab3a │ │ │ │ stmdavs r0, {r0, r1, r2, r4, r5, r7, fp, ip, sp, lr, pc} │ │ │ │ mcr2 7, 4, pc, cr4, cr3, {7} @ │ │ │ │ @ instruction: 0xf7fd4244 │ │ │ │ @ instruction: 0x4640bb32 │ │ │ │ - blx 0xfe772336 │ │ │ │ + blx 0xfe772436 │ │ │ │ @ instruction: 0xf43e2800 │ │ │ │ @ instruction: 0xf8d7ab3d │ │ │ │ strbmi r2, [r9], -r0, lsl #7 │ │ │ │ @ instruction: 0xff8af17d │ │ │ │ mcrrne 6, 0, r4, r2, cr4 │ │ │ │ - blge 0xa3352c │ │ │ │ + blge 0xa3362c │ │ │ │ @ instruction: 0xf9eaf7f5 │ │ │ │ @ instruction: 0xf7fd4604 │ │ │ │ @ instruction: 0xf107bb1e │ │ │ │ @ instruction: 0x46400138 │ │ │ │ stc2 1, cr15, [r2, #-496] @ 0xfffffe10 │ │ │ │ mcrrne 6, 0, r4, r5, cr4 │ │ │ │ @ instruction: 0xf146d105 │ │ │ │ @@ -301008,145 +301074,145 @@ │ │ │ │ mcr2 7, 3, pc, cr0, cr3, {7} @ │ │ │ │ @ instruction: 0xf5144244 │ │ │ │ @ instruction: 0xf4bd5f80 │ │ │ │ @ instruction: 0xf107ab0c │ │ │ │ @ instruction: 0x46490238 │ │ │ │ @ instruction: 0xf7f44630 │ │ │ │ strmi pc, [r4], -pc, lsr #17 │ │ │ │ - bllt 0x23436c │ │ │ │ + bllt 0x23446c │ │ │ │ @ instruction: 0xf0054640 │ │ │ │ stmdacs r0, {r0, r3, r5, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ - blge 0x4f347c │ │ │ │ - blx 0x3f243a │ │ │ │ + blge 0x4f357c │ │ │ │ + blx 0x3f253a │ │ │ │ teqpeq r8, r7, lsl #2 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xffd0f17d │ │ │ │ mcrrne 6, 0, r4, r3, cr4 │ │ │ │ @ instruction: 0xf7f5d102 │ │ │ │ @ instruction: 0x4604f9bb │ │ │ │ svcpl 0x0080f514 │ │ │ │ - bge 0xffcb3698 │ │ │ │ + bge 0xffcb3798 │ │ │ │ eorseq pc, r8, #-1073741823 @ 0xc0000001 │ │ │ │ ldrtmi r4, [r0], -r9, asr #12 │ │ │ │ @ instruction: 0xf890f7f4 │ │ │ │ @ instruction: 0xf7fd4604 │ │ │ │ strbmi fp, [r0], -r4, ror #21 │ │ │ │ - blx 0x13f23d2 │ │ │ │ + blx 0x13f24d2 │ │ │ │ @ instruction: 0xf43e2800 │ │ │ │ @ instruction: 0xf02caaef │ │ │ │ @ instruction: 0xf107faeb │ │ │ │ @ instruction: 0xf17e0138 │ │ │ │ strmi pc, [r4], -r7, lsr #20 │ │ │ │ tstle r2, r2, asr #24 │ │ │ │ @ instruction: 0xf99cf7f5 │ │ │ │ @ instruction: 0xf5144604 │ │ │ │ @ instruction: 0xf4bd5f80 │ │ │ │ @ instruction: 0xf107aace │ │ │ │ @ instruction: 0x46490238 │ │ │ │ @ instruction: 0xf7f44630 │ │ │ │ @ instruction: 0x4604f871 │ │ │ │ - blt 0xff2b43e8 │ │ │ │ + blt 0xff2b44e8 │ │ │ │ orrscc pc, r8, #25165824 @ 0x1800000 │ │ │ │ @ instruction: 0xf8934640 │ │ │ │ - blcs 0x143000 │ │ │ │ + blcs 0x143100 │ │ │ │ orrcc pc, r0, #14090240 @ 0xd70000 │ │ │ │ strbmi fp, [sl], -ip, lsl #30 │ │ │ │ ldmib r7, {r1, r3, r4, r9, sl, lr}^ │ │ │ │ svclt 0x000813e0 │ │ │ │ @ instruction: 0xf17f460b │ │ │ │ strmi pc, [r4], -r9, lsl #21 │ │ │ │ @ instruction: 0xf47d1c41 │ │ │ │ @ instruction: 0xf146aab0 │ │ │ │ stmdavs r0, {r0, r2, r3, r5, fp, ip, sp, lr, pc} │ │ │ │ ldc2l 7, cr15, [sl, #972]! @ 0x3cc │ │ │ │ @ instruction: 0xf7fd4244 │ │ │ │ strbmi fp, [r0], -r8, lsr #21 │ │ │ │ - blx 0x4f244a │ │ │ │ + blx 0x4f254a │ │ │ │ @ instruction: 0xf43e2800 │ │ │ │ - blx 0x520f08 │ │ │ │ + blx 0x521008 │ │ │ │ @ instruction: 0xf9b7f289 │ │ │ │ mrrcne 3, 8, r3, r4, cr0 │ │ │ │ @ instruction: 0x4649bf14 │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf8d73301 │ │ │ │ svclt 0x000c3380 │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ @ instruction: 0xf17c461a │ │ │ │ @ instruction: 0x4604f97b │ │ │ │ @ instruction: 0xf47d1c45 │ │ │ │ @ instruction: 0xf7f5aa8c │ │ │ │ @ instruction: 0x4604f953 │ │ │ │ - blt 0xfe334464 │ │ │ │ - rsbseq r9, lr, r0, asr #25 │ │ │ │ + blt 0xfe334564 │ │ │ │ + rsbseq r9, lr, r0, asr #23 │ │ │ │ orrscc pc, r8, #25165824 @ 0x1800000 │ │ │ │ movwcc pc, #2195 @ 0x893 @ │ │ │ │ ldmib r7, {r8, r9, fp, sp}^ │ │ │ │ svclt 0x000823e2 │ │ │ │ @ instruction: 0xf8c74613 │ │ │ │ ldrmi r3, [r3], -ip, lsl #7 │ │ │ │ orrcs pc, r4, #14090240 @ 0xd70000 │ │ │ │ ldrmi fp, [r3], -r8, lsl #30 │ │ │ │ orrcc pc, r8, #13041664 @ 0xc70000 │ │ │ │ orrcc pc, r0, #14090240 @ 0xd70000 │ │ │ │ tsteq r3, r9, asr sl │ │ │ │ movwcs sp, #4106 @ 0x100a │ │ │ │ @ instruction: 0xf8d74649 │ │ │ │ ldrmi r2, [r8], -r0, lsl #7 │ │ │ │ - blx 0x7f24c4 │ │ │ │ + blx 0x7f25c4 │ │ │ │ stmdacs r0, {r0, r9, sl, lr} │ │ │ │ - bge 0x1e735b0 │ │ │ │ + bge 0x1e736b0 │ │ │ │ orrcc pc, r8, #14090240 @ 0xd70000 │ │ │ │ @ instruction: 0xf8d74640 │ │ │ │ movwls r2, #896 @ 0x380 │ │ │ │ orrcc pc, ip, #14090240 @ 0xd70000 │ │ │ │ @ instruction: 0xf17a9301 │ │ │ │ strmi pc, [r4], -r3, lsl #24 │ │ │ │ @ instruction: 0xf47d1c46 │ │ │ │ @ instruction: 0xf145aa54 │ │ │ │ stmdavs r0, {r0, r4, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldc2 7, cr15, [lr, #972] @ 0x3cc │ │ │ │ @ instruction: 0xf7fd4244 │ │ │ │ @ instruction: 0xf506ba4c │ │ │ │ @ instruction: 0xf8933398 │ │ │ │ - blcs 0x1430f0 │ │ │ │ + blcs 0x1431f0 │ │ │ │ mvncs lr, #3522560 @ 0x35c000 │ │ │ │ ldrmi fp, [r3], -r8, lsl #30 │ │ │ │ orrcc pc, ip, #13041664 @ 0xc70000 │ │ │ │ @ instruction: 0xf8d74613 │ │ │ │ svclt 0x00082384 │ │ │ │ @ instruction: 0xf8d74613 │ │ │ │ @ instruction: 0xf8c72380 │ │ │ │ - b 0x1783330 │ │ │ │ + b 0x1783430 │ │ │ │ @ instruction: 0xf0440102 │ │ │ │ @ instruction: 0xf8d78023 │ │ │ │ strbmi r3, [r0], -r8, lsl #7 │ │ │ │ orrcs pc, r0, #14090240 @ 0xd70000 │ │ │ │ @ instruction: 0xf8d79300 │ │ │ │ movwls r3, #5004 @ 0x138c │ │ │ │ - blx 0xff2f2b16 │ │ │ │ + blx 0xff2f2c16 │ │ │ │ mcrrne 6, 0, r4, r3, cr4 │ │ │ │ - bge 0xab3728 │ │ │ │ + bge 0xab3828 │ │ │ │ @ instruction: 0xffa2f145 │ │ │ │ @ instruction: 0xf7f36800 │ │ │ │ submi pc, r4, #7104 @ 0x1bc0 │ │ │ │ - blt 0x8b4538 │ │ │ │ + blt 0x8b4638 │ │ │ │ strbmi r4, [r1], -sl, asr #12 │ │ │ │ adceq pc, r8, r7, lsl #2 │ │ │ │ @ instruction: 0xf8c72300 │ │ │ │ @ instruction: 0xf7ea30a8 │ │ │ │ @ instruction: 0x4604fdf7 │ │ │ │ @ instruction: 0xf47d2800 │ │ │ │ stmiami r0, {r4, r9, fp, sp, pc}^ │ │ │ │ svcmi 0x0070ee1d │ │ │ │ ldrdcs pc, [r8], r7 @ │ │ │ │ ldrbtmi r2, [r8], #-776 @ 0xfffffcf8 │ │ │ │ @ instruction: 0x21b36800 │ │ │ │ @ instruction: 0xf8d05820 │ │ │ │ @ instruction: 0xf5000294 │ │ │ │ andscc r5, r8, sp │ │ │ │ - cdp 7, 3, cr15, cr12, cr8, {2} │ │ │ │ + ldc 7, cr15, [ip, #288]! @ 0x120 │ │ │ │ mcrrne 6, 0, r4, r6, cr4 │ │ │ │ @ instruction: 0xf7f5d102 │ │ │ │ strmi pc, [r4], -r3, asr #17 │ │ │ │ svcvc 0x0000f514 │ │ │ │ ldmibge r5!, {r0, r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf894f7f5 │ │ │ │ ldmiblt r1!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ @@ -301176,26 +301242,26 @@ │ │ │ │ @ instruction: 0x2100e8b6 │ │ │ │ @ instruction: 0xf5072280 │ │ │ │ stmib r7, {r2, r4, ip, sp, lr}^ │ │ │ │ @ instruction: 0xf507112a │ │ │ │ stmib r7, {r2, r4, r9, sl, ip, sp, lr}^ │ │ │ │ @ instruction: 0xf172112c │ │ │ │ @ instruction: 0xf8d7e8aa │ │ │ │ - blcs 0x343428 │ │ │ │ + blcs 0x343528 │ │ │ │ @ instruction: 0xf06fbf18 │ │ │ │ @ instruction: 0xf47d0415 │ │ │ │ movwcs sl, #6574 @ 0x19ae │ │ │ │ @ instruction: 0xf8d74641 │ │ │ │ ldrmi r2, [r8], -r4, lsl #7 │ │ │ │ @ instruction: 0xf95af005 │ │ │ │ stmdacs r0, {r0, r9, sl, lr} │ │ │ │ rsbhi pc, r5, #4 │ │ │ │ @ instruction: 0xf7e94620 │ │ │ │ @ instruction: 0xf8d7fa67 │ │ │ │ - blcs 0x143444 │ │ │ │ + blcs 0x143544 │ │ │ │ tstphi r5, #4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf1074619 │ │ │ │ @ instruction: 0xf7f300a8 │ │ │ │ stmdacs r0, {r0, r1, r2, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ subshi pc, r5, #68 @ 0x44 │ │ │ │ adceq pc, r8, #-1073741823 @ 0xc0000001 │ │ │ │ ldrtmi r4, [r1], -r0, lsr #12 │ │ │ │ @@ -301239,15 +301305,15 @@ │ │ │ │ @ instruction: 0xf5072100 │ │ │ │ @ instruction: 0xf50770e8 │ │ │ │ @ instruction: 0xf1727614 │ │ │ │ addcs lr, r0, #3276800 @ 0x320000 │ │ │ │ @ instruction: 0xf5072100 │ │ │ │ @ instruction: 0xf1727014 │ │ │ │ @ instruction: 0xf8d7e82c │ │ │ │ - blcs 0x343524 │ │ │ │ + blcs 0x343624 │ │ │ │ strbthi pc, [lr], -r3, asr #32 @ │ │ │ │ stmdbcs r0, {r0, r3, r6, r9, sl, lr} │ │ │ │ cmnphi pc, r4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf8d72301 │ │ │ │ ldrmi r2, [r8], -r4, lsl #7 │ │ │ │ @ instruction: 0xf8dcf005 │ │ │ │ stmdacs r0, {r0, r9, sl, lr} │ │ │ │ @@ -301257,17 +301323,17 @@ │ │ │ │ svceq 0x0001f1b8 │ │ │ │ @ instruction: 0xf1b8d006 │ │ │ │ andle r0, r3, r2, lsl #30 │ │ │ │ svceq 0x0000f1b8 │ │ │ │ ldrbhi pc, [r2], -r3, asr #32 @ │ │ │ │ mvnvc pc, r7, lsl #10 │ │ │ │ @ instruction: 0x46404632 │ │ │ │ - blx 0xfe9f4700 │ │ │ │ + blx 0xfe9f4800 │ │ │ │ orrcc pc, r0, #14090240 @ 0xd70000 │ │ │ │ - blcs 0x147f74 │ │ │ │ + blcs 0x148074 │ │ │ │ @ instruction: 0xf510bf18 │ │ │ │ @ instruction: 0xf4bd5f80 │ │ │ │ @ instruction: 0xf8d7a908 │ │ │ │ movwcs r1, #896 @ 0x380 │ │ │ │ andcs r2, r3, r8, lsl #4 │ │ │ │ @ instruction: 0xf8b4f005 │ │ │ │ @ instruction: 0xf0042800 │ │ │ │ @@ -301290,21 +301356,21 @@ │ │ │ │ movwcs r4, #1569 @ 0x621 │ │ │ │ @ instruction: 0xf7ea4640 │ │ │ │ @ instruction: 0x4604fafb │ │ │ │ @ instruction: 0xf47d1c60 │ │ │ │ @ instruction: 0xf7f4a8d6 │ │ │ │ @ instruction: 0x4604ff9d │ │ │ │ ldmlt r1, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - blx 0x7f4784 │ │ │ │ + blx 0x7f4884 │ │ │ │ @ instruction: 0xf0442800 │ │ │ │ ldrtmi r8, [r0], -r1, asr #5 │ │ │ │ - stc2l 7, cr15, [r8, #-396] @ 0xfffffe74 │ │ │ │ + stc2l 7, cr15, [r8], {99} @ 0x63 │ │ │ │ @ instruction: 0xf7fd4604 │ │ │ │ - blx 0x524b0c │ │ │ │ - blx 0x533618 │ │ │ │ + blx 0x524c0c │ │ │ │ + blx 0x533718 │ │ │ │ movwcc pc, #4745 @ 0x1289 @ │ │ │ │ orrcc pc, r0, #2998272 @ 0x2dc000 │ │ │ │ @ instruction: 0x4641bf14 │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf04f1c54 │ │ │ │ svclt 0x001400d2 │ │ │ │ @ instruction: 0xf04f464a │ │ │ │ @@ -301312,26 +301378,26 @@ │ │ │ │ orrcc pc, r0, #14090240 @ 0xd70000 │ │ │ │ @ instruction: 0xf04fbf08 │ │ │ │ @ instruction: 0xf17f33ff │ │ │ │ strmi pc, [r4], -r7, asr #28 │ │ │ │ @ instruction: 0xf47d1c45 │ │ │ │ @ instruction: 0xf145a8a8 │ │ │ │ stmdavs r0, {r0, r2, r5, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - blx 0xffdf4806 │ │ │ │ + blx 0xffdf4906 │ │ │ │ @ instruction: 0xf7fd4244 │ │ │ │ @ instruction: 0xf8d7b8a0 │ │ │ │ strbmi r4, [sl], -r8, lsl #7 │ │ │ │ orrcc pc, r0, #14090240 @ 0xd70000 │ │ │ │ strls r4, [r1], #-1601 @ 0xfffff9bf │ │ │ │ @ instruction: 0xf8d74630 │ │ │ │ strls r4, [r0], #-900 @ 0xfffffc7c │ │ │ │ @ instruction: 0xf94cf7f9 │ │ │ │ @ instruction: 0xf7fd4604 │ │ │ │ svclt 0x0000b890 │ │ │ │ - rsbseq r9, lr, sl, ror r8 │ │ │ │ + rsbseq r9, lr, sl, ror r7 │ │ │ │ andseq pc, r4, r7, lsl #2 │ │ │ │ tstpeq r8, r7, lsl #2 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf1072300 │ │ │ │ @ instruction: 0xf8c702a8 │ │ │ │ strmi r3, [r5], -r8, lsr #1 │ │ │ │ strmi r6, [lr], -r3 │ │ │ │ @ instruction: 0xf17a600b │ │ │ │ @@ -301374,15 +301440,15 @@ │ │ │ │ adccc pc, r8, r7, asr #17 │ │ │ │ andvs r4, r3, r5, lsl #12 │ │ │ │ andvs r4, fp, lr, lsl #12 │ │ │ │ @ instruction: 0xf94af17a │ │ │ │ mcrrne 6, 0, r4, r3, cr4 │ │ │ │ @ instruction: 0xf145d105 │ │ │ │ stmdavs r0, {r0, r3, r5, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ - blx 0x1ef48fe │ │ │ │ + blx 0x1ef49fe │ │ │ │ @ instruction: 0xf5144244 │ │ │ │ @ instruction: 0xf4bd5f80 │ │ │ │ strbmi sl, [r1], -r2, lsr #16 │ │ │ │ andcs r2, r2, #0, 6 │ │ │ │ @ instruction: 0xf0042003 │ │ │ │ stmdacs r0, {r0, r1, r2, r3, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ stmdage sl!, {r1, r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ @@ -301437,15 +301503,15 @@ │ │ │ │ orrcc pc, r0, #14090240 @ 0xd70000 │ │ │ │ vst1.16 {d20-d22}, [pc], sl │ │ │ │ @ instruction: 0xf17f70db │ │ │ │ strmi pc, [r4], -sp, asr #26 │ │ │ │ @ instruction: 0xf47c1c41 │ │ │ │ @ instruction: 0xf145afae │ │ │ │ stmdavs r0, {r0, r1, r3, r5, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ - blx 0xfff749f8 │ │ │ │ + blx 0xfff74af8 │ │ │ │ @ instruction: 0xf7fc4244 │ │ │ │ @ instruction: 0xf8d7bfa6 │ │ │ │ strbmi r4, [sl], -r4, lsl #7 │ │ │ │ orrcc pc, r0, #14090240 @ 0xd70000 │ │ │ │ strls r4, [r0], #-1601 @ 0xfffff9bf │ │ │ │ @ instruction: 0xf7fb4630 │ │ │ │ @ instruction: 0x4604fedd │ │ │ │ @@ -301465,16 +301531,16 @@ │ │ │ │ ldmdavs ip, {r0, r2, r3, r4, r9, sl, lr} │ │ │ │ strmi r4, [r1, #1611]! @ 0x64b │ │ │ │ strtmi fp, [r3], -r8, lsr #30 │ │ │ │ vshl.s64 d4, d8, #1 │ │ │ │ @ instruction: 0x464484b7 │ │ │ │ ldmdbcc ip, {r0, r1, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldmibeq r6, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ - bmi 0x14743d0 │ │ │ │ - beq 0xcf35a0 │ │ │ │ + bpl 0x18744d0 │ │ │ │ + beq 0xcf36a0 │ │ │ │ stmdacc r4, {r1, r2, r3, r6, r9, ip, sp, lr, pc} │ │ │ │ ldmcs r6, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ stccs 6, cr4, [r0], {30} │ │ │ │ @ instruction: 0xf8d9db13 │ │ │ │ eorscs r3, r8, #0 │ │ │ │ @ instruction: 0x46404651 │ │ │ │ stmdavs fp!, {r3, r4, r7, r8, r9, sl, lr} │ │ │ │ @@ -301534,15 +301600,15 @@ │ │ │ │ mrcge 4, 7, APSR_nzcv, cr5, cr12, {3} │ │ │ │ ldc2 7, cr15, [ip, #976]! @ 0x3d0 │ │ │ │ @ instruction: 0xf7fc4604 │ │ │ │ addcs fp, r0, #240, 28 @ 0xf00 │ │ │ │ @ instruction: 0xf5072100 │ │ │ │ @ instruction: 0xf1717014 │ │ │ │ @ instruction: 0xf8d7edde │ │ │ │ - blcs 0x1439b0 │ │ │ │ + blcs 0x143ab0 │ │ │ │ ldrhi pc, [ip], #-3 │ │ │ │ @ instruction: 0xf8d72301 │ │ │ │ addcs r1, r0, #128, 6 │ │ │ │ @ instruction: 0xf0044618 │ │ │ │ @ instruction: 0x4601fe91 │ │ │ │ @ instruction: 0xf43d2800 │ │ │ │ @ instruction: 0xf507aeeb │ │ │ │ @@ -301579,15 +301645,15 @@ │ │ │ │ strls r4, [r3], #-908 @ 0xfffffc74 │ │ │ │ @ instruction: 0xf8d7464b │ │ │ │ strbmi r4, [r2], -r8, lsl #7 │ │ │ │ tstcs r1, r2, lsl #8 │ │ │ │ orrmi pc, r4, #14090240 @ 0xd70000 │ │ │ │ @ instruction: 0xf8d79401 │ │ │ │ strls r4, [r0], #-896 @ 0xfffffc80 │ │ │ │ - blx 0xfe474c3c │ │ │ │ + blx 0xfe474d3c │ │ │ │ @ instruction: 0xf7fc4604 │ │ │ │ @ instruction: 0xf507be8a │ │ │ │ addcs r7, r0, #232, 8 @ 0xe8000000 │ │ │ │ strtmi r2, [r0], -r0, lsl #2 │ │ │ │ ldcl 1, cr15, [r6, #-452]! @ 0xfffffe3c │ │ │ │ addcs r2, r0, #0, 2 │ │ │ │ andsvc pc, r4, r7, lsl #10 │ │ │ │ @@ -301629,15 +301695,15 @@ │ │ │ │ @ instruction: 0xf952f7e9 │ │ │ │ @ instruction: 0xf7e84620 │ │ │ │ @ instruction: 0x4604fd1d │ │ │ │ mrclt 7, 1, APSR_nzcv, cr1, cr12, {7} │ │ │ │ stmib r7, {r8, r9, sp}^ │ │ │ │ stmib r7, {r1, r3, r5, r8, r9, ip, sp}^ │ │ │ │ @ instruction: 0xf8d7332c │ │ │ │ - blcs 0x143b3c │ │ │ │ + blcs 0x143c3c │ │ │ │ cmpphi sl, #3 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf8d72301 │ │ │ │ andscs r1, r0, #132, 6 @ 0x10000002 │ │ │ │ @ instruction: 0xf0044618 │ │ │ │ stmdacs r0, {r0, r1, r4, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ subhi pc, pc, r4 │ │ │ │ @ instruction: 0xf1076803 │ │ │ │ @@ -301648,15 +301714,15 @@ │ │ │ │ @ instruction: 0xf5b33380 │ │ │ │ vrecps.f32 , q10, q13 │ │ │ │ tstcs r6, r4, asr #32 │ │ │ │ @ instruction: 0xf1084618 │ │ │ │ @ instruction: 0xf8d7fc29 │ │ │ │ strmi r2, [r5], -r0, lsl #7 │ │ │ │ movwcs r2, #4102 @ 0x1006 │ │ │ │ - blx 0x14869e │ │ │ │ + blx 0x14879e │ │ │ │ ldrmi pc, [r8], -r2, lsl #4 │ │ │ │ @ instruction: 0xf00460fa │ │ │ │ stmdacs r0, {r0, r4, r5, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ eorhi pc, sl, r4 │ │ │ │ orrcc pc, r0, #14090240 @ 0xd70000 │ │ │ │ ldrshlt r6, [fp, #-138]! @ 0xffffff76 │ │ │ │ stmne r1, {r0, r1, r3, r5, r9, sl, lr} │ │ │ │ @@ -301673,17 +301739,17 @@ │ │ │ │ stmdapl r1, {r0, r3, fp, sp, lr}^ │ │ │ │ addseq pc, r4, #13697024 @ 0xd10000 │ │ │ │ orrsvc pc, ip, pc, asr #8 │ │ │ │ @ instruction: 0xf8d79401 │ │ │ │ @ instruction: 0xf5004380 │ │ │ │ strls r5, [r0], #-13 │ │ │ │ @ instruction: 0xf7483018 │ │ │ │ - @ instruction: 0x4604ea10 │ │ │ │ + @ instruction: 0x4604e990 │ │ │ │ tstle r5, r1, asr #24 │ │ │ │ - blx 0x14732fa │ │ │ │ + blx 0x14733fa │ │ │ │ @ instruction: 0xf7f36800 │ │ │ │ submi pc, r4, #409600 @ 0x64000 │ │ │ │ @ instruction: 0xf1084628 │ │ │ │ @ instruction: 0xf7fcfbbf │ │ │ │ @ instruction: 0xf107bdc4 │ │ │ │ movwcs r0, #5656 @ 0x1618 │ │ │ │ @ instruction: 0xf8d72000 │ │ │ │ @@ -301711,15 +301777,15 @@ │ │ │ │ stmdapl r0, {r0, r3, fp, sp, lr}^ │ │ │ │ tstpne r5, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ addseq pc, r4, #208, 16 @ 0xd00000 │ │ │ │ strvs lr, [r1, #-2509] @ 0xfffff633 │ │ │ │ andpl pc, sp, r0, lsl #10 │ │ │ │ orrmi pc, r0, #14090240 @ 0xd70000 │ │ │ │ strls r3, [r0], #-24 @ 0xffffffe8 │ │ │ │ - stmib r2, {r3, r6, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmdb r2, {r3, r6, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ mcrrne 6, 0, r4, r3, cr4 │ │ │ │ @ instruction: 0xf7f4d102 │ │ │ │ strmi pc, [r4], -r9, asr #24 │ │ │ │ svcpl 0x0080f514 │ │ │ │ strthi pc, [pc], -r3, asr #1 │ │ │ │ orrcc pc, r4, #14090240 @ 0xd70000 │ │ │ │ @ instruction: 0xf43c2b00 │ │ │ │ @@ -301757,20 +301823,20 @@ │ │ │ │ orrvc pc, sl, pc, asr #8 │ │ │ │ addseq pc, r4, #208, 16 @ 0xd00000 │ │ │ │ @ instruction: 0xf8d79502 │ │ │ │ @ instruction: 0xf5004384 │ │ │ │ strls r5, [r1], #-13 │ │ │ │ @ instruction: 0xf8d73018 │ │ │ │ strls r4, [r0], #-896 @ 0xfffffc80 │ │ │ │ - stmdb r6!, {r3, r6, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmia r6!, {r3, r6, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ mcrrne 6, 0, r4, r5, cr4 │ │ │ │ @ instruction: 0xf7f4d102 │ │ │ │ strmi pc, [r4], -sp, ror #23 │ │ │ │ svcpl 0x0080f514 │ │ │ │ - ldcge 4, cr15, [pc, #-752] @ 0x136c50 │ │ │ │ + ldcge 4, cr15, [pc, #-752] @ 0x136d50 │ │ │ │ orreq pc, r8, #14090240 @ 0xd70000 │ │ │ │ @ instruction: 0xf7f34651 │ │ │ │ stmdacs r0, {r0, r2, r3, r4, r8, fp, ip, sp, lr, pc} │ │ │ │ ldcge 4, cr15, [r7, #-240] @ 0xffffff10 │ │ │ │ stclt 7, cr15, [r6, #-1012]! @ 0xfffffc0c │ │ │ │ @ instruction: 0xf0044648 │ │ │ │ @ instruction: 0x4601fd7b │ │ │ │ @@ -301811,43 +301877,43 @@ │ │ │ │ strbmi r4, [r9], -r1, lsl #8 │ │ │ │ @ instruction: 0xf8d74640 │ │ │ │ strls r4, [r0], #-904 @ 0xfffffc78 │ │ │ │ mcr2 7, 7, pc, cr8, cr7, {7} @ │ │ │ │ @ instruction: 0xf7fc4604 │ │ │ │ stmdbmi r0, {r1, r6, r7, sl, fp, ip, sp, pc}^ │ │ │ │ @ instruction: 0x46482213 │ │ │ │ - blx 0x20f3016 │ │ │ │ + blx 0x20f3116 │ │ │ │ strbmi r4, [r0], -r1, lsl #12 │ │ │ │ mcrr2 7, 15, pc, ip, cr5 @ │ │ │ │ @ instruction: 0xf7fc4604 │ │ │ │ @ instruction: 0xf8d7bcb6 │ │ │ │ @ instruction: 0xf4333380 │ │ │ │ @ instruction: 0xf0432300 │ │ │ │ ldmdbmi r7!, {r0, r1, r3, r7, pc} │ │ │ │ @ instruction: 0xf8d72213 │ │ │ │ @ instruction: 0xf0040380 │ │ │ │ strbmi pc, [r9], -fp, ror #22 @ │ │ │ │ strbmi r4, [r0], -r2, lsl #12 │ │ │ │ - blx 0xffd73622 │ │ │ │ + blx 0xffd73722 │ │ │ │ mcrrne 6, 0, r4, r1, cr4 │ │ │ │ @ instruction: 0xf7f4d102 │ │ │ │ strmi pc, [r4], -r9, ror #22 │ │ │ │ @ instruction: 0xf6fc2c00 │ │ │ │ @ instruction: 0xf643ac9c │ │ │ │ vorr.i32 , #3072 @ 0x00000c00 │ │ │ │ ldmdavs fp, {r1, r2, r4, r7, r8, r9} │ │ │ │ @ instruction: 0xf64d2238 │ │ │ │ - vmla.f d20, d0, d0[3] │ │ │ │ + vorr.i32 , #12 @ 0x0000000c │ │ │ │ vrhadd.s8 d16, d14, d30 │ │ │ │ vaddl.s8 , d0, d4 │ │ │ │ @ instruction: 0x47982096 │ │ │ │ svceq 0x0000f1b9 │ │ │ │ vrecps.f32 d27, d30, d28 │ │ │ │ vabal.s8 , d0, d0 │ │ │ │ - blle 0x5006cc │ │ │ │ + blle 0x5007cc │ │ │ │ movwcc pc, #590 @ 0x24e @ │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ ldmdavs fp, {r0, r2, r3, r4, r9, sl, lr} │ │ │ │ stmdble r7, {r0, r1, r3, r6, r8, sl, lr} │ │ │ │ msrcc CPSR_, #-536870908 @ 0xe0000004 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ ldmdavs fp, {r9, sp} │ │ │ │ @@ -301862,27 +301928,27 @@ │ │ │ │ @ instruction: 0xf029d812 │ │ │ │ andcs r0, r4, #-1073741809 @ 0xc000000f │ │ │ │ rscsvs r3, fp, r0, asr #2 │ │ │ │ @ instruction: 0xf1086031 │ │ │ │ ldmdavs r2!, {r0, r3, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ ldmvs fp!, {r8, sp}^ │ │ │ │ andsvs r1, r8, r2, asr fp │ │ │ │ - bl 0x137318 │ │ │ │ + bl 0x137418 │ │ │ │ @ instruction: 0xf1710085 │ │ │ │ ldmvs fp!, {r3, r6, r8, r9, fp, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf843681b │ │ │ │ vhadd.s8 d24, d14, d25 │ │ │ │ vaddl.s8 , d0, d4 │ │ │ │ @ instruction: 0xf7f42096 │ │ │ │ @ instruction: 0xf7fcfa87 │ │ │ │ svclt 0x0000bc48 │ │ │ │ - rsbseq r9, lr, sl, lsr #32 │ │ │ │ - @ instruction: 0x007e8f92 │ │ │ │ - ldrsbteq r8, [lr], #-238 @ 0xffffff12 │ │ │ │ - eorseq r6, r5, r8, asr #15 │ │ │ │ + rsbseq r8, lr, sl, lsr #30 │ │ │ │ + @ instruction: 0x007e8e92 │ │ │ │ + ldrsbteq r8, [lr], #-222 @ 0xffffff22 │ │ │ │ + ldrsbteq r6, [r5], -r8 │ │ │ │ andscs r4, r3, #212, 18 @ 0x350000 │ │ │ │ @ instruction: 0xf0044640 │ │ │ │ @ instruction: 0xf181fafb │ │ │ │ strmi pc, [r4], -r3, lsr #20 │ │ │ │ @ instruction: 0xf47c1c45 │ │ │ │ @ instruction: 0xf145ac34 │ │ │ │ stmdavs r0, {r0, r4, r5, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ @@ -301902,97 +301968,97 @@ │ │ │ │ stmdavs r0, {r0, r2, r4, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xff62f7f2 │ │ │ │ stccs 2, cr4, [r0], {68} @ 0x44 │ │ │ │ stcge 6, cr15, [pc], {252} @ 0xfc │ │ │ │ cmppcc ip, #70254592 @ p-variant is OBSOLETE @ 0x4300000 │ │ │ │ orrseq pc, r6, #192, 4 │ │ │ │ eorscs r6, r8, #1769472 @ 0x1b0000 │ │ │ │ - cmppmi ip, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + cmpppl ip, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ andcc pc, r4, lr, asr #4 │ │ │ │ addscs pc, r6, r0, asr #5 │ │ │ │ vaba.s8 d20, d30, d8 │ │ │ │ vsubw.s8 , q0, d0 │ │ │ │ @ instruction: 0x46182396 │ │ │ │ @ instruction: 0x461e681b │ │ │ │ vqsub.s8 d20, d30, d12 │ │ │ │ vsubw.s8 , q0, d16 │ │ │ │ tstle r4, #1476395010 @ 0x58000002 │ │ │ │ @ instruction: 0xf0244605 │ │ │ │ cmpcc r0, pc, lsr r1 │ │ │ │ andvs r2, r1, r4, lsl #4 │ │ │ │ rscsvs r6, fp, r8, lsl r8 │ │ │ │ - blx 0x16735cc │ │ │ │ + blx 0x16736cc │ │ │ │ tstcs r0, sl, lsr #16 │ │ │ │ - blne 0xfe5d15a0 │ │ │ │ + blne 0xfe5d16a0 │ │ │ │ addseq r6, r2, r8, lsl r0 │ │ │ │ addeq lr, r6, r0, lsl #22 │ │ │ │ - b 0xff5f3784 │ │ │ │ + b 0xff5f3884 │ │ │ │ ldmdavs sl, {r0, r1, r3, r4, r5, r6, r7, fp, sp, lr} │ │ │ │ andcc pc, r4, lr, asr #4 │ │ │ │ addscs pc, r6, r0, asr #5 │ │ │ │ orrsvs pc, ip, #-536870908 @ 0xe0000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ eorcc pc, r4, r2, asr #16 │ │ │ │ - blx 0x4f51ac │ │ │ │ - bllt 0xff5351d0 │ │ │ │ + blx 0x4f52ac │ │ │ │ + bllt 0xff5352d0 │ │ │ │ orrcs pc, r4, #14090240 @ 0xd70000 │ │ │ │ strbmi r4, [r0], -r9, asr #12 │ │ │ │ ldc2 7, cr15, [r2], #-980 @ 0xfffffc2c │ │ │ │ @ instruction: 0xf7fc4604 │ │ │ │ eorcs fp, r0, #202752 @ 0x31800 │ │ │ │ @ instruction: 0xf1072100 │ │ │ │ @ instruction: 0xf17100a8 │ │ │ │ @ instruction: 0xf107eab4 │ │ │ │ strbmi r0, [r0], -r8, lsr #3 │ │ │ │ @ instruction: 0xfff4f180 │ │ │ │ stclne 6, cr4, [r0], #-16 │ │ │ │ strhi pc, [fp, -r2]! │ │ │ │ svceq 0x0000f1b9 │ │ │ │ - blge 0xfee34308 │ │ │ │ + blge 0xfee34408 │ │ │ │ @ instruction: 0x01a8f107 │ │ │ │ @ instruction: 0xf7f44648 │ │ │ │ stmdacs r0, {r0, r3, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - blge 0xfec34318 │ │ │ │ - bllt 0xfeff5220 │ │ │ │ + blge 0xfec34418 │ │ │ │ + bllt 0xfeff5320 │ │ │ │ tstcs r0, r0, lsr #4 │ │ │ │ andseq pc, r8, r7, lsl #2 │ │ │ │ - beq 0xfeb73654 │ │ │ │ - b 0xfe673800 │ │ │ │ + beq 0xfeb73754 │ │ │ │ + b 0xfe673900 │ │ │ │ tstcs r0, r0, lsr #4 │ │ │ │ adceq pc, r8, r7, lsl #2 │ │ │ │ - b 0xfe4f380c │ │ │ │ + b 0xfe4f390c │ │ │ │ orrcc pc, r0, #14090240 @ 0xd70000 │ │ │ │ @ instruction: 0xf0032b00 │ │ │ │ movwcs r8, #4266 @ 0x10aa │ │ │ │ orrne pc, r0, #14090240 @ 0xd70000 │ │ │ │ ldrmi r2, [r8], -r8, lsl #4 │ │ │ │ - blx 0x11f3272 │ │ │ │ + blx 0x11f3372 │ │ │ │ @ instruction: 0xf43d2800 │ │ │ │ stmdavs r3, {r0, r2, r3, r4, r7, r8, r9, fp, sp, pc} │ │ │ │ @ instruction: 0xf8d761bb │ │ │ │ ldrbne r1, [fp, r0, lsl #7] │ │ │ │ movwcs r6, #4603 @ 0x11fb │ │ │ │ ldrmi r6, [r8], -r2, asr #16 │ │ │ │ andcs r6, r8, #-1610612733 @ 0xa0000003 │ │ │ │ @ instruction: 0xf0044411 │ │ │ │ stmdacs r0, {r0, r4, r5, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ - blge 0xfe47437c │ │ │ │ + blge 0xfe47447c │ │ │ │ @ instruction: 0xf1076803 │ │ │ │ adcsvs r0, fp, #24, 4 @ 0x80000001 │ │ │ │ rscsvs r1, fp, #57409536 @ 0x36c0000 │ │ │ │ teqvs fp, #4390912 @ 0x430000 │ │ │ │ @ instruction: 0x46494653 │ │ │ │ @ instruction: 0xf1814640 │ │ │ │ strmi pc, [r4], -fp, ror #16 │ │ │ │ tstle r2, r2, asr #24 │ │ │ │ - blx 0xdf527c │ │ │ │ + blx 0xdf537c │ │ │ │ @ instruction: 0xf8d74604 │ │ │ │ - blcs 0x1440c4 │ │ │ │ - blge 0x1a343a8 │ │ │ │ + blcs 0x1441c4 │ │ │ │ + blge 0x1a344a8 │ │ │ │ @ instruction: 0x46184651 │ │ │ │ ldc2 7, cr15, [sl, #976]! @ 0x3d0 │ │ │ │ @ instruction: 0xf43c2800 │ │ │ │ @ instruction: 0xf7fdab5c │ │ │ │ @ instruction: 0xf8d7bb6b │ │ │ │ strbmi r4, [r9], -r8, lsl #7 │ │ │ │ mvncs lr, #3522560 @ 0x35c000 │ │ │ │ @@ -302013,15 +302079,15 @@ │ │ │ │ @ instruction: 0xf7f26800 │ │ │ │ submi pc, r4, #2128 @ 0x850 │ │ │ │ @ instruction: 0xf6fc2c00 │ │ │ │ @ instruction: 0xf643ab32 │ │ │ │ vorr.i32 , #3072 @ 0x00000c00 │ │ │ │ ldmdavs fp, {r1, r2, r4, r7, r8, r9} │ │ │ │ @ instruction: 0xf64d2238 │ │ │ │ - vmla.f d20, d0, d0[3] │ │ │ │ + vorr.i32 , #12 @ 0x0000000c │ │ │ │ vrhadd.s8 d16, d14, d30 │ │ │ │ vaddl.s8 , d0, d4 │ │ │ │ @ instruction: 0x47982096 │ │ │ │ movwcc pc, #590 @ 0x24e @ │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ ldmdavs fp, {r3, r4, r9, sl, lr} │ │ │ │ addsmi r4, ip, #31457280 @ 0x1e00000 │ │ │ │ @@ -302031,15 +302097,15 @@ │ │ │ │ teqpeq pc, r4, lsr #32 @ p-variant is OBSOLETE │ │ │ │ andcs r3, r4, #64, 2 │ │ │ │ ldmdavs r8, {r0, sp, lr} │ │ │ │ @ instruction: 0xf10860fb │ │ │ │ stmdavs sl!, {r0, r1, r2, r4, r5, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ ldmvs fp!, {r8, sp}^ │ │ │ │ mulsvs r8, r2, fp │ │ │ │ - bl 0x1375bc │ │ │ │ + bl 0x1376bc │ │ │ │ @ instruction: 0xf1710086 │ │ │ │ ldmvs fp!, {r1, r2, r4, r5, r6, r7, r8, fp, sp, lr, pc}^ │ │ │ │ vtst.8 d22, d14, d10 │ │ │ │ vaddl.s8 , d0, d4 │ │ │ │ vqadd.s8 d18, d30, d6 │ │ │ │ vrsra.s64 d22, d12, #64 │ │ │ │ @ instruction: 0xf8420395 │ │ │ │ @@ -302051,19 +302117,19 @@ │ │ │ │ strbmi r4, [r0], -r1, lsl #12 │ │ │ │ @ instruction: 0xf954f181 │ │ │ │ mcrrne 6, 0, r4, r5, cr4 │ │ │ │ @ instruction: 0xf145d105 │ │ │ │ stmdavs r0, {r0, r1, r5, r6, fp, ip, sp, lr, pc} │ │ │ │ mrc2 7, 1, pc, cr0, cr2, {7} │ │ │ │ stccs 2, cr4, [r0], {68} @ 0x44 │ │ │ │ - bge 0xff8b4fb4 │ │ │ │ + bge 0xff8b50b4 │ │ │ │ cmppcc ip, #70254592 @ p-variant is OBSOLETE @ 0x4300000 │ │ │ │ orrseq pc, r6, #192, 4 │ │ │ │ eorscs r6, r8, #1769472 @ 0x1b0000 │ │ │ │ - cmppmi ip, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + cmpppl ip, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ andcc pc, r4, lr, asr #4 │ │ │ │ addscs pc, r6, r0, asr #5 │ │ │ │ vaba.s8 d20, d30, d8 │ │ │ │ vsubw.s8 , q0, d0 │ │ │ │ @ instruction: 0x46182396 │ │ │ │ @ instruction: 0x461e681b │ │ │ │ @@ -302072,46 +302138,46 @@ │ │ │ │ tstle r4, #1476395010 @ 0x58000002 │ │ │ │ @ instruction: 0xf0244605 │ │ │ │ cmpcc r0, pc, lsr r1 │ │ │ │ andvs r2, r1, r4, lsl #4 │ │ │ │ rscsvs r6, fp, r8, lsl r8 │ │ │ │ @ instruction: 0xf922f108 │ │ │ │ tstcs r0, sl, lsr #16 │ │ │ │ - blne 0xfe5d1804 │ │ │ │ + blne 0xfe5d1904 │ │ │ │ addseq r6, r2, r8, lsl r0 │ │ │ │ addeq lr, r6, r0, lsl #22 │ │ │ │ stmib r0!, {r0, r4, r5, r6, r8, ip, sp, lr, pc} │ │ │ │ ldmdavs sl, {r0, r1, r3, r4, r5, r6, r7, fp, sp, lr} │ │ │ │ andcc pc, r4, lr, asr #4 │ │ │ │ addscs pc, r6, r0, asr #5 │ │ │ │ orrsvs pc, r0, #-536870908 @ 0xe0000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ eorcc pc, r4, r2, asr #16 │ │ │ │ @ instruction: 0xf8dcf7f4 │ │ │ │ - blt 0xfe8b5434 │ │ │ │ + blt 0xfe8b5534 │ │ │ │ strbmi r2, [r9], -r0, lsl #4 │ │ │ │ @ instruction: 0xf7f54640 │ │ │ │ strmi pc, [r4], -r1, lsl #22 │ │ │ │ - blt 0xfe6b5444 │ │ │ │ - eorseq r6, r5, r8, asr #15 │ │ │ │ + blt 0xfe6b5544 │ │ │ │ + ldrsbteq r6, [r5], -r8 │ │ │ │ tstcs r0, r0, lsr #4 │ │ │ │ andsvc pc, r4, r7, lsl #10 │ │ │ │ stmib r0, {r0, r4, r5, r6, r8, ip, sp, lr, pc} │ │ │ │ orrcc pc, r0, #14090240 @ 0xd70000 │ │ │ │ orrmi pc, r0, #14090240 @ 0xd70000 │ │ │ │ @ instruction: 0xf0432b00 │ │ │ │ strbmi r8, [sl], -r0, lsl #1 │ │ │ │ @ instruction: 0xf0422a00 │ │ │ │ @ instruction: 0x4623879a │ │ │ │ orrmi pc, r4, #14090240 @ 0xd70000 │ │ │ │ strbmi r9, [r1], -r0, lsl #8 │ │ │ │ adcvc pc, lr, pc, asr #8 │ │ │ │ @ instruction: 0xf814f17f │ │ │ │ mcrrne 6, 0, r4, r5, cr4 │ │ │ │ - bge 0x1eb4684 │ │ │ │ + bge 0x1eb4784 │ │ │ │ @ instruction: 0xf93cf7f4 │ │ │ │ @ instruction: 0xf7fc4604 │ │ │ │ movwcs fp, #2672 @ 0xa70 │ │ │ │ andseq pc, r8, #-1073741823 @ 0xc0000001 │ │ │ │ adceq pc, r8, r7, lsl #2 │ │ │ │ svceq 0x0000f1b8 │ │ │ │ sadd16mi fp, r1, r4 │ │ │ │ @@ -302163,21 +302229,21 @@ │ │ │ │ @ instruction: 0xf0030f00 │ │ │ │ smlabbcs r4, r1, r2, r8 │ │ │ │ @ instruction: 0xf1084640 │ │ │ │ @ instruction: 0x4604f899 │ │ │ │ stmdacs r0, {r1, r2, r9, sl, lr} │ │ │ │ ldrthi pc, [fp], #-3 @ │ │ │ │ strbmi r2, [r9], -r1, lsl #6 │ │ │ │ - blx 0x348de4 │ │ │ │ + blx 0x348ee4 │ │ │ │ @ instruction: 0xf004f203 │ │ │ │ stmdacs r0, {r0, r2, r3, r5, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ bicshi pc, ip, #3 │ │ │ │ strbmi r2, [r4], r0, lsl #4 │ │ │ │ svcne 0x00201e81 │ │ │ │ - ldrbtvc pc, [pc], #1615 @ 0x13759c @ │ │ │ │ + ldrbtvc pc, [pc], #1615 @ 0x13769c @ │ │ │ │ svccc 0x0002f831 │ │ │ │ adcmi r3, r3, #268435456 @ 0x10000000 │ │ │ │ @ instruction: 0xf04fbf08 │ │ │ │ ldrmi r3, [r4, #1023] @ 0x3ff │ │ │ │ svccc 0x0004f840 │ │ │ │ @ instruction: 0x4632dcf4 │ │ │ │ sbccs r4, lr, r1, asr #12 │ │ │ │ @@ -302246,15 +302312,15 @@ │ │ │ │ stmdavs r0, {r0, r2, r5, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldc2 7, cr15, [r2], #968 @ 0x3c8 │ │ │ │ @ instruction: 0xf7fc4244 │ │ │ │ @ instruction: 0xf7e8b960 │ │ │ │ stmdacs r0, {r0, r3, r5, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ cmpphi r0, #67 @ p-variant is OBSOLETE @ 0x43 │ │ │ │ @ instruction: 0xf7624630 │ │ │ │ - strmi pc, [r4], -r7, lsl #27 │ │ │ │ + strmi pc, [r4], -r7, lsl #26 │ │ │ │ ldmdblt r5, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf17e4640 │ │ │ │ @ instruction: 0x4604f919 │ │ │ │ @ instruction: 0xf47c1c42 │ │ │ │ @ instruction: 0xf144a94e │ │ │ │ stmdavs r0, {r0, r1, r3, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldc2 7, cr15, [r8], {242} @ 0xf2 │ │ │ │ @@ -302316,29 +302382,29 @@ │ │ │ │ @ instruction: 0xf47c1c41 │ │ │ │ @ instruction: 0xf7f3a8d8 │ │ │ │ @ instruction: 0x4604ff9f │ │ │ │ ldmlt r3, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ subscs r2, r8, #0, 2 │ │ │ │ adceq pc, r8, r7, lsl #2 │ │ │ │ @ instruction: 0xf17061b9 │ │ │ │ - blmi 0xff3f36e8 │ │ │ │ + blmi 0xff3f37e8 │ │ │ │ svccs 0x0070ee1d │ │ │ │ orrne pc, r4, #14090240 @ 0xd70000 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf1072900 │ │ │ │ svclt 0x000801a8 │ │ │ │ ldmpl r3, {r8, sp}^ │ │ │ │ @ instruction: 0xf8d34642 │ │ │ │ @ instruction: 0xf1070294 │ │ │ │ tstls r1, r8, lsl r3 │ │ │ │ orrne pc, r0, #14090240 @ 0xd70000 │ │ │ │ andpl pc, sp, r0, lsl #10 │ │ │ │ andscc r9, r8, r0, lsl #2 │ │ │ │ @ instruction: 0xf7472172 │ │ │ │ - strmi lr, [r4], -lr, ror #25 │ │ │ │ + strmi lr, [r4], -lr, ror #24 │ │ │ │ tstle r5, r0, ror #24 │ │ │ │ cdp2 1, 2, cr15, cr10, cr4, {2} │ │ │ │ @ instruction: 0xf7f26800 │ │ │ │ submi pc, r4, #252928 @ 0x3dc00 │ │ │ │ svcpl 0x0080f514 │ │ │ │ stmiage r3!, {r2, r3, r4, r5, r7, sl, ip, sp, lr, pc} │ │ │ │ svceq 0x0000f1b9 │ │ │ │ @@ -302476,15 +302542,15 @@ │ │ │ │ tstle r2, r1, asr #24 │ │ │ │ mcr2 7, 3, pc, cr0, cr3, {7} @ │ │ │ │ stccs 6, cr4, [r0], {4} │ │ │ │ svcge 0x0093f6fb │ │ │ │ cmppcc ip, #70254592 @ p-variant is OBSOLETE @ 0x4300000 │ │ │ │ orrseq pc, r6, #192, 4 │ │ │ │ eorscs r6, r8, #1769472 @ 0x1b0000 │ │ │ │ - cmppmi ip, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + cmpppl ip, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ andcc pc, r4, lr, asr #4 │ │ │ │ addscs pc, r6, r0, asr #5 │ │ │ │ vaba.s8 d20, d30, d8 │ │ │ │ vsubw.s8 , q0, d0 │ │ │ │ ldmdavs fp, {r1, r2, r4, r7, r8, r9, sp} │ │ │ │ andle r4, r7, #156, 4 @ 0xc0000009 │ │ │ │ @@ -302497,15 +302563,15 @@ │ │ │ │ stc2 7, cr15, [ip, #972]! @ 0x3cc │ │ │ │ svclt 0x006df7fb │ │ │ │ stccs 6, cr4, [r0], {68} @ 0x44 │ │ │ │ @ instruction: 0xf643db23 │ │ │ │ vorr.i32 , #3072 @ 0x00000c00 │ │ │ │ ldmdavs fp, {r1, r2, r4, r7, r8, r9} │ │ │ │ @ instruction: 0xf64d2238 │ │ │ │ - vmla.f d20, d0, d0[3] │ │ │ │ + vorr.i32 , #12 @ 0x0000000c │ │ │ │ vrhadd.s8 d16, d14, d30 │ │ │ │ vaddl.s8 , d0, d4 │ │ │ │ @ instruction: 0x47982096 │ │ │ │ movwcc pc, #590 @ 0x24e @ │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ ldrmi r6, [r8, #2075] @ 0x81b │ │ │ │ vhsub.s8 d29, d14, d7 │ │ │ │ @@ -302519,15 +302585,15 @@ │ │ │ │ mrc2 1, 1, pc, cr10, cr10, {3} │ │ │ │ mcrrne 6, 0, r4, r2, cr4 │ │ │ │ svcge 0x003ff47b │ │ │ │ ldc2 1, cr15, [ip], #272 @ 0x110 │ │ │ │ @ instruction: 0xf7f26800 │ │ │ │ submi pc, r4, #561152 @ 0x89000 │ │ │ │ svclt 0x0037f7fb │ │ │ │ - ldrshteq r8, [lr], #-84 @ 0xffffffac │ │ │ │ + ldrshteq r8, [lr], #-68 @ 0xffffffbc │ │ │ │ @ instruction: 0xf0034640 │ │ │ │ @ instruction: 0x4604ff9b │ │ │ │ @ instruction: 0xf43c2800 │ │ │ │ stmibmi r1, {r0, r1, r2, r3, r4, r5, r8, r9, sl, fp, sp, pc}^ │ │ │ │ @ instruction: 0x46482213 │ │ │ │ stc2l 0, cr15, [sl, #12]! │ │ │ │ stceq 0, cr15, [r1], {79} @ 0x4f │ │ │ │ @@ -302541,15 +302607,15 @@ │ │ │ │ @ instruction: 0xf7f3d102 │ │ │ │ @ instruction: 0x4604fddf │ │ │ │ @ instruction: 0xf6fb2c00 │ │ │ │ @ instruction: 0xf643af12 │ │ │ │ vorr.i32 , #3072 @ 0x00000c00 │ │ │ │ ldmdavs fp, {r1, r2, r4, r7, r8, r9} │ │ │ │ @ instruction: 0xf64d2238 │ │ │ │ - vmla.f d20, d0, d0[3] │ │ │ │ + vorr.i32 , #12 @ 0x0000000c │ │ │ │ vrhadd.s8 d16, d14, d30 │ │ │ │ vaddl.s8 , d0, d4 │ │ │ │ @ instruction: 0x47982096 │ │ │ │ movwcc pc, #590 @ 0x24e @ │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ addsmi r6, ip, #1769472 @ 0x1b0000 │ │ │ │ vhsub.s8 d29, d14, d7 │ │ │ │ @@ -302557,56 +302623,56 @@ │ │ │ │ andcs r2, r0, #1476395010 @ 0x58000002 │ │ │ │ @ instruction: 0xf843681b │ │ │ │ vhadd.s8 d18, d14, d20 │ │ │ │ vaddl.s8 , d0, d4 │ │ │ │ @ instruction: 0xf7f32096 │ │ │ │ @ instruction: 0xf7fbfd2b │ │ │ │ @ instruction: 0xf8d7beec │ │ │ │ - b 0x17809ac │ │ │ │ + b 0x1780aac │ │ │ │ @ instruction: 0xf0020302 │ │ │ │ movwcs r8, #5467 @ 0x155b │ │ │ │ @ instruction: 0xf8d74649 │ │ │ │ ldrmi r2, [r8], -r0, lsl #7 │ │ │ │ cdp2 0, 9, cr15, cr2, cr3, {0} │ │ │ │ stmdacs r0, {r0, r7, r9, sl, lr} │ │ │ │ mcrge 4, 7, pc, cr12, cr12, {1} @ │ │ │ │ svceq 0x0000f1b8 │ │ │ │ strthi pc, [r7], #706 @ 0x2c2 │ │ │ │ cmppcc ip, #70254592 @ p-variant is OBSOLETE @ 0x4300000 │ │ │ │ orrseq pc, r6, #192, 4 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r7, r9, sl, lr} │ │ │ │ @ instruction: 0xf64d2238 │ │ │ │ - vmla.f d20, d0, d0[3] │ │ │ │ + vorr.i32 , #12 @ 0x0000000c │ │ │ │ vrhadd.s8 d16, d14, d30 │ │ │ │ vaddl.s8 , d0, d4 │ │ │ │ @ instruction: 0x47982096 │ │ │ │ movwcc pc, #590 @ 0x24e @ │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ ldrmi r6, [r0, #2074] @ 0x81a │ │ │ │ strhi pc, [r9], #130 @ 0x82 │ │ │ │ strtcc pc, [r0], #-590 @ 0xfffffdb2 │ │ │ │ ldrcs pc, [r6], #704 @ 0x2c0 │ │ │ │ stmdavs r2!, {r0, r2, r6, r9, sl, lr} │ │ │ │ @ instruction: 0xf85200ae │ │ │ │ - bcs 0x13fcb4 │ │ │ │ + bcs 0x13fdb4 │ │ │ │ ldrbthi pc, [sp], #-2 @ │ │ │ │ vtst.8 q11, q7, q1 │ │ │ │ vaddl.s8 , d0, d4 │ │ │ │ smlalsvs r2, sl, r6, r0 │ │ │ │ @ instruction: 0xf7f360bb │ │ │ │ ldmvs sl!, {r0, r1, r2, r5, r6, r7, sl, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf0022a00 │ │ │ │ @ instruction: 0xf8d78476 │ │ │ │ @ instruction: 0xf1070380 │ │ │ │ @ instruction: 0xf8d7fc33 │ │ │ │ strbmi r2, [r9], -r0, lsl #7 │ │ │ │ @ instruction: 0xf6d84682 │ │ │ │ - @ instruction: 0xf8dbea9c │ │ │ │ + @ instruction: 0xf8dbea1c │ │ │ │ eorscs r3, r8, #0 │ │ │ │ - cmppmi ip, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + cmpppl ip, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ andcc pc, r4, lr, asr #4 │ │ │ │ addscs pc, r6, r0, asr #5 │ │ │ │ ldmvs fp!, {r3, r4, r7, r8, r9, sl, lr} │ │ │ │ ldrmi r6, [r8, #2075] @ 0x81b │ │ │ │ strcs fp, [r0], #-3880 @ 0xfffff0d8 │ │ │ │ stmdavs r3!, {r0, r1, r9, ip, lr, pc} │ │ │ │ @@ -302617,15 +302683,15 @@ │ │ │ │ @ instruction: 0xf8d7fcbd │ │ │ │ ldrbmi r1, [r0], -r0, lsl #7 │ │ │ │ cdpne 7, 0, cr4, cr4, cr0, {5} │ │ │ │ ldrbthi pc, [r3], r2, lsl #5 @ │ │ │ │ @ instruction: 0xf1074650 │ │ │ │ @ instruction: 0xf7fbfc6f │ │ │ │ @ instruction: 0xf8d7be74 │ │ │ │ - b 0x1780a9c │ │ │ │ + b 0x1780b9c │ │ │ │ @ instruction: 0xf0020302 │ │ │ │ movwcs r8, #1321 @ 0x529 │ │ │ │ orrcs pc, r0, #14090240 @ 0xd70000 │ │ │ │ andcs r4, r3, r9, asr #12 │ │ │ │ cdp2 0, 1, cr15, cr10, cr3, {0} │ │ │ │ strmi r4, [r6], -r3, lsl #12 │ │ │ │ @ instruction: 0xf43c2800 │ │ │ │ @@ -302634,30 +302700,30 @@ │ │ │ │ ldrbtmi r4, [r9], #-1602 @ 0xfffff9be │ │ │ │ stmdapl r1, {r0, r3, fp, sp, lr}^ │ │ │ │ addseq pc, r4, #13697024 @ 0xd10000 │ │ │ │ orrne pc, r0, #14090240 @ 0xd70000 │ │ │ │ andpl pc, sp, r0, lsl #10 │ │ │ │ andscc r9, r8, r0, lsl #2 │ │ │ │ @ instruction: 0xf7472103 │ │ │ │ - strmi lr, [r4], -lr, lsl #21 │ │ │ │ + strmi lr, [r4], -lr, lsl #20 │ │ │ │ tstle r2, r3, asr #24 │ │ │ │ ldc2 7, cr15, [r4, #-972] @ 0xfffffc34 │ │ │ │ stccs 6, cr4, [r0], {4} │ │ │ │ mcrge 6, 2, pc, cr7, cr11, {7} @ │ │ │ │ @ instruction: 0xf7f44640 │ │ │ │ stmdacs r0, {r0, r1, r4, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ mcrge 4, 2, pc, cr1, cr11, {1} @ │ │ │ │ @ instruction: 0xf7f44640 │ │ │ │ strtmi pc, [r1], -sp, asr #17 │ │ │ │ ldrtmi r4, [r0], -r3, lsl #12 │ │ │ │ @ instruction: 0x46044798 │ │ │ │ mrclt 7, 1, APSR_nzcv, cr7, cr11, {7} │ │ │ │ tstcs r0, r0, lsr #4 │ │ │ │ andseq pc, r8, r7, lsl #2 │ │ │ │ - beq 0xfeb74138 │ │ │ │ + beq 0xfeb74238 │ │ │ │ stc 1, cr15, [r2, #-448]! @ 0xfffffe40 │ │ │ │ tstcs r0, r0, lsr #4 │ │ │ │ adceq pc, r8, r7, lsl #2 │ │ │ │ ldc 1, cr15, [ip, #-448] @ 0xfffffe40 │ │ │ │ svceq 0x0000f1b9 │ │ │ │ addhi pc, lr, #2 │ │ │ │ andcs r2, r8, #67108864 @ 0x4000000 │ │ │ │ @@ -302680,25 +302746,25 @@ │ │ │ │ @ instruction: 0x17db633b │ │ │ │ @ instruction: 0x4652637b │ │ │ │ @ instruction: 0xf1764640 │ │ │ │ @ instruction: 0x4604f87f │ │ │ │ tstle r2, r0, ror #24 │ │ │ │ stc2l 7, cr15, [r0], {243} @ 0xf3 │ │ │ │ @ instruction: 0xf8d74604 │ │ │ │ - blcs 0x144b98 │ │ │ │ + blcs 0x144c98 │ │ │ │ @ instruction: 0xf514bf18 │ │ │ │ @ instruction: 0xf4bb5f80 │ │ │ │ ldrbmi sl, [r1], -lr, ror #27 │ │ │ │ @ instruction: 0xf7f24618 │ │ │ │ stmdacs r0, {r0, r3, r4, r9, fp, ip, sp, lr, pc} │ │ │ │ ldclge 4, cr15, [r8, #496]! @ 0x1f0 │ │ │ │ orrcc pc, r0, #14090240 @ 0xd70000 │ │ │ │ @ instruction: 0x01b8f107 │ │ │ │ andeq pc, r8, r3, lsl #2 │ │ │ │ - blx 0x4f5d88 │ │ │ │ + blx 0x4f5e88 │ │ │ │ @ instruction: 0xf43b2800 │ │ │ │ @ instruction: 0xf7fcaddc │ │ │ │ @ instruction: 0xf1b8bdeb │ │ │ │ vpmax.f32 d0, d2, d4 │ │ │ │ @ instruction: 0xf1b881c7 │ │ │ │ vpmax.f32 d16, d2, d1 │ │ │ │ @ instruction: 0xf1b981c6 │ │ │ │ @@ -302708,25 +302774,25 @@ │ │ │ │ movwcs r2, #896 @ 0x380 │ │ │ │ andcs r4, r3, r9, asr #12 │ │ │ │ ldc2l 0, cr15, [r8, #-12]! │ │ │ │ stmdacs r0, {r1, r9, sl, lr} │ │ │ │ ldclge 4, cr15, [r2, #240] @ 0xf0 │ │ │ │ orrcc pc, r0, #14090240 @ 0xd70000 │ │ │ │ rsbcs r4, r7, r1, asr #12 │ │ │ │ - blx 0x16f4402 │ │ │ │ + blx 0x16f4502 │ │ │ │ mcrrne 6, 0, r4, r5, cr4 │ │ │ │ ldcge 4, cr15, [r7, #492]! @ 0x1ec │ │ │ │ ldc2l 7, cr15, [lr], #-972 @ 0xfffffc34 │ │ │ │ @ instruction: 0xf7fb4604 │ │ │ │ @ instruction: 0x4649bdb2 │ │ │ │ @ instruction: 0xf7fa4640 │ │ │ │ @ instruction: 0x4604fb13 │ │ │ │ stclt 7, cr15, [fp, #1004]! @ 0x3ec │ │ │ │ - eorseq r6, r5, r8, asr #15 │ │ │ │ - rsbseq r8, lr, r2, lsr #2 │ │ │ │ + ldrsbteq r6, [r5], -r8 │ │ │ │ + rsbseq r8, lr, r2, lsr #32 │ │ │ │ @ instruction: 0xf0034640 │ │ │ │ stmdacs r0, {r0, r2, r3, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldcge 4, cr15, [r2, #240]! @ 0xf0 │ │ │ │ stc2 0, cr15, [lr, #168]! @ 0xa8 │ │ │ │ @ instruction: 0x71bcf507 │ │ │ │ stc2 1, cr15, [r0, #-496]! @ 0xfffffe10 │ │ │ │ mcrrne 6, 0, r4, r3, cr4 │ │ │ │ @@ -302758,18 +302824,18 @@ │ │ │ │ @ instruction: 0xf8d76282 │ │ │ │ sbcvs r2, r2, #184, 2 @ 0x2e │ │ │ │ movtvs r6, #13059 @ 0x3303 │ │ │ │ bicvs r6, r3, #201326594 @ 0xc000002 │ │ │ │ ldcllt 7, cr15, [sp, #-1004] @ 0xfffffc14 │ │ │ │ orrcs pc, r0, #14090240 @ 0xd70000 │ │ │ │ strbmi r4, [r0], -r9, asr #12 │ │ │ │ - blx 0x17f44c6 │ │ │ │ + blx 0x17f45c6 │ │ │ │ mcrrne 6, 0, r4, r2, cr4 │ │ │ │ ldclge 4, cr15, [r3, #-492] @ 0xfffffe14 │ │ │ │ - blx 0xff5743ec │ │ │ │ + blx 0xff5744ec │ │ │ │ @ instruction: 0xf7f26800 │ │ │ │ submi pc, r4, #10289152 @ 0x9d0000 │ │ │ │ stcllt 7, cr15, [fp, #-1004] @ 0xfffffc14 │ │ │ │ @ instruction: 0xf0034640 │ │ │ │ stmdacs r0, {r0, r4, r5, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ ldclge 4, cr15, [r6, #-240] @ 0xffffff10 │ │ │ │ ldrbne r4, [r3, sl, asr #12] │ │ │ │ @@ -302784,30 +302850,30 @@ │ │ │ │ ldrdcc pc, [r8], r3 @ │ │ │ │ @ instruction: 0xb1136b9b │ │ │ │ strtmi r4, [r0], -r1, asr #12 │ │ │ │ @ instruction: 0x46494798 │ │ │ │ stc2 7, cr15, [r6, #-920] @ 0xfffffc68 │ │ │ │ mcrrne 6, 0, r4, r5, cr4 │ │ │ │ stcge 4, cr15, [r5, #-492]! @ 0xfffffe14 │ │ │ │ - blx 0xfe9f4448 │ │ │ │ + blx 0xfe9f4548 │ │ │ │ @ instruction: 0xf7f26800 │ │ │ │ submi pc, r4, #7274496 @ 0x6f0000 │ │ │ │ ldclt 7, cr15, [sp, #-1004] @ 0xfffffc14 │ │ │ │ andscs r2, r8, #67108864 @ 0x4000000 │ │ │ │ ldrmi r4, [r8], -r1, asr #12 │ │ │ │ stc2l 0, cr15, [sl], {3} │ │ │ │ stmdacs r0, {r2, r9, sl, lr} │ │ │ │ stcge 4, cr15, [r4, #-240]! @ 0xffffff10 │ │ │ │ @ instruction: 0xf04f6965 │ │ │ │ ldmib r0, {sl, fp}^ │ │ │ │ ldmib r0, {r1, r8, r9, sp}^ │ │ │ │ strls r0, [r2, #-256] @ 0xffffff00 │ │ │ │ andgt pc, ip, sp, asr #17 │ │ │ │ strls r6, [r0], #-2340 @ 0xfffff6dc │ │ │ │ - blx 0xfed75f44 │ │ │ │ + blx 0xfed76044 │ │ │ │ @ instruction: 0xf7fb4604 │ │ │ │ @ instruction: 0xf8d7bd02 │ │ │ │ vcgt.s8 d18, d28, d0 │ │ │ │ vrsra.s64 , q2, #54 │ │ │ │ addsmi r1, sl, #-939524094 @ 0xc8000002 │ │ │ │ bichi pc, sp, #2 │ │ │ │ orrcc pc, r0, #14090240 @ 0xd70000 │ │ │ │ @@ -302824,15 +302890,15 @@ │ │ │ │ ldclge 4, cr15, [r2], #240 @ 0xf0 │ │ │ │ @ instruction: 0xf17e4649 │ │ │ │ strmi pc, [r4], -r9, asr #20 │ │ │ │ @ instruction: 0xf47b1c42 │ │ │ │ @ instruction: 0xf7f3acda │ │ │ │ strmi pc, [r4], -r1, lsr #23 │ │ │ │ ldcllt 7, cr15, [r5], {251} @ 0xfb │ │ │ │ - blx 0x15f44e8 │ │ │ │ + blx 0x15f45e8 │ │ │ │ movwcs r4, #1540 @ 0x604 │ │ │ │ strbmi r4, [r0], -r9, asr #12 │ │ │ │ @ instruction: 0xf17d6023 │ │ │ │ mcrrne 10, 11, pc, r1, cr3 @ │ │ │ │ bicshi pc, r1, #2 │ │ │ │ ldreq pc, [r4], #-448 @ 0xfffffe40 │ │ │ │ stcllt 7, cr15, [r5], {251} @ 0xfb │ │ │ │ @@ -302860,15 +302926,15 @@ │ │ │ │ @ instruction: 0xffe8f7f1 │ │ │ │ @ instruction: 0xf7fb4244 │ │ │ │ @ instruction: 0x464abc96 │ │ │ │ ldrbne r4, [r3, r0, asr #12] │ │ │ │ stc2l 1, cr15, [r6], #-500 @ 0xfffffe0c │ │ │ │ mcrrne 6, 0, r4, r3, cr4 │ │ │ │ stcge 4, cr15, [sp], {123} @ 0x7b │ │ │ │ - blx 0x3f4578 │ │ │ │ + blx 0x3f4678 │ │ │ │ @ instruction: 0xf7f16800 │ │ │ │ submi pc, r4, #860 @ 0x35c │ │ │ │ stclt 7, cr15, [r5], {251} @ 0xfb │ │ │ │ @ instruction: 0x71bcf507 │ │ │ │ @ instruction: 0xf17a4640 │ │ │ │ @ instruction: 0x4604ffdb │ │ │ │ @ instruction: 0xf47f1c46 │ │ │ │ @@ -302882,15 +302948,15 @@ │ │ │ │ @ instruction: 0x4601fcd7 │ │ │ │ svclt 0x00182800 │ │ │ │ @ instruction: 0xf43c2c00 │ │ │ │ @ instruction: 0x4620ac79 │ │ │ │ stc2 1, cr15, [r4], {124} @ 0x7c │ │ │ │ mcrrne 6, 0, r4, r6, cr4 │ │ │ │ stclge 4, cr15, [r1], #-492 @ 0xfffffe14 │ │ │ │ - blx 0xb7608e │ │ │ │ + blx 0xb7618e │ │ │ │ @ instruction: 0xf7fb4604 │ │ │ │ movwcs fp, #7260 @ 0x1c5c │ │ │ │ @ instruction: 0x46412214 │ │ │ │ @ instruction: 0xf0034618 │ │ │ │ stmdacs r0, {r0, r3, sl, fp, ip, sp, lr, pc} │ │ │ │ stclge 4, cr15, [r4], #-240 @ 0xffffff10 │ │ │ │ ldrdmi lr, [r0, -r0] │ │ │ │ @@ -302919,27 +302985,27 @@ │ │ │ │ @ instruction: 0xf02aac35 │ │ │ │ @ instruction: 0xf8d7fc31 │ │ │ │ strmi r3, [r1], -r4, lsl #7 │ │ │ │ eorseq pc, r8, #-1073741823 @ 0xc0000001 │ │ │ │ @ instruction: 0xf17a4640 │ │ │ │ @ instruction: 0x4604fe57 │ │ │ │ tstle r2, r0, ror #24 │ │ │ │ - blx 0xff8f6120 │ │ │ │ + blx 0xff8f6220 │ │ │ │ @ instruction: 0xf5144604 │ │ │ │ @ instruction: 0xf4bb5f80 │ │ │ │ @ instruction: 0xf8d7ac10 │ │ │ │ @ instruction: 0xf1071380 │ │ │ │ @ instruction: 0x46300238 │ │ │ │ @ instruction: 0xf9b2f7f2 │ │ │ │ @ instruction: 0xf7fb4604 │ │ │ │ eorcs fp, r0, #1536 @ 0x600 │ │ │ │ @ instruction: 0xf5072100 │ │ │ │ @ instruction: 0xf1707014 │ │ │ │ @ instruction: 0xf8d7eaf4 │ │ │ │ - blcs 0x144f84 │ │ │ │ + blcs 0x145084 │ │ │ │ andshi pc, sl, r2 │ │ │ │ @ instruction: 0xf8d72301 │ │ │ │ andcs r1, r8, #128, 6 │ │ │ │ @ instruction: 0xf0034618 │ │ │ │ stmdacs r0, {r0, r1, r2, r5, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ stcge 4, cr15, [r2], {60} @ 0x3c │ │ │ │ andcs r6, r8, #196608 @ 0x30000 │ │ │ │ @@ -302947,198 +303013,198 @@ │ │ │ │ @ instruction: 0xf8c717db │ │ │ │ movwcs r3, #4692 @ 0x1254 │ │ │ │ ldrmi r6, [r8], -r1, asr #16 │ │ │ │ subsne pc, r8, #13041664 @ 0xc70000 │ │ │ │ @ instruction: 0xf8c717c9 │ │ │ │ @ instruction: 0xf8d7125c │ │ │ │ ldrmi r1, [r1], #-896 @ 0xfffffc80 │ │ │ │ - blx 0xfe5741d2 │ │ │ │ + blx 0xfe5742d2 │ │ │ │ @ instruction: 0xf43c2800 │ │ │ │ stmdavs r3, {r0, r1, r3, r5, r6, r7, r8, r9, fp, sp, pc} │ │ │ │ ldrvc pc, [r4, #-1287] @ 0xfffffaf9 │ │ │ │ rsbcc pc, r0, #13041664 @ 0xc70000 │ │ │ │ @ instruction: 0xf8c717db │ │ │ │ stmdavs r3, {r2, r5, r6, r9, ip, sp}^ │ │ │ │ rsbcc pc, r8, #13041664 @ 0xc70000 │ │ │ │ @ instruction: 0xf8c717db │ │ │ │ strbmi r3, [r8], -ip, ror #4 │ │ │ │ ldc2 0, cr15, [r2], #-12 │ │ │ │ @ instruction: 0xf43c2800 │ │ │ │ @ instruction: 0xf02aabd7 │ │ │ │ @ instruction: 0x462afbd3 │ │ │ │ strbmi r4, [r0], -r1, lsl #12 │ │ │ │ - blx 0xfec747f6 │ │ │ │ + blx 0xfec748f6 │ │ │ │ mcrrne 6, 0, r4, r3, cr4 │ │ │ │ - blge 0xff0353f4 │ │ │ │ - blx 0xfe1f61d8 │ │ │ │ + blge 0xff0354f4 │ │ │ │ + blx 0xfe1f62d8 │ │ │ │ @ instruction: 0xf7fb4604 │ │ │ │ @ instruction: 0xf1b8bbb6 │ │ │ │ @ instruction: 0xf0010f00 │ │ │ │ @ instruction: 0x464087f5 │ │ │ │ ldc2 0, cr15, [r8], {3} │ │ │ │ stmdacs r0, {r0, r2, r9, sl, lr} │ │ │ │ - blge 0xff075318 │ │ │ │ + blge 0xff075418 │ │ │ │ @ instruction: 0xf0034648 │ │ │ │ pkhbtmi pc, r0, r1, lsl #24 @ │ │ │ │ @ instruction: 0xf43c2800 │ │ │ │ @ instruction: 0xf8d7abb5 │ │ │ │ @ instruction: 0xf8d73380 │ │ │ │ - blcs 0x141040 │ │ │ │ + blcs 0x141140 │ │ │ │ adcshi pc, sl, #66 @ 0x42 │ │ │ │ orrcc pc, r8, #14090240 @ 0xd70000 │ │ │ │ @ instruction: 0xf0412b00 │ │ │ │ @ instruction: 0xf8d787bb │ │ │ │ strbmi r4, [r1], -r8, lsl #7 │ │ │ │ orrcc pc, r4, #14090240 @ 0xd70000 │ │ │ │ strls r4, [r0], #-1576 @ 0xfffff9d8 │ │ │ │ @ instruction: 0xf9caf180 │ │ │ │ stclne 6, cr4, [r1], #-16 │ │ │ │ - blge 0xfe435454 │ │ │ │ - blx 0x15f6238 │ │ │ │ + blge 0xfe435554 │ │ │ │ + blx 0x15f6338 │ │ │ │ @ instruction: 0xf7fb4604 │ │ │ │ @ instruction: 0xf178bb86 │ │ │ │ @ instruction: 0x4604fc7f │ │ │ │ @ instruction: 0xf47b1c60 │ │ │ │ @ instruction: 0xf144ab80 │ │ │ │ stmdavs r0, {r0, r2, r3, r4, r5, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ mcr2 7, 6, pc, cr10, cr1, {7} @ │ │ │ │ @ instruction: 0xf7fb4244 │ │ │ │ @ instruction: 0x4648bb78 │ │ │ │ - blx 0xff8f42a2 │ │ │ │ + blx 0xff8f43a2 │ │ │ │ @ instruction: 0xf8d74604 │ │ │ │ @ instruction: 0xf0030384 │ │ │ │ @ instruction: 0x4603fbd9 │ │ │ │ svclt 0x00182800 │ │ │ │ @ instruction: 0xf43c2c00 │ │ │ │ @ instruction: 0x4621ab7b │ │ │ │ orrcs pc, r0, #14090240 @ 0xd70000 │ │ │ │ @ instruction: 0xf1564640 │ │ │ │ strmi pc, [r4], -r9, ror #30 │ │ │ │ @ instruction: 0xf47b1c45 │ │ │ │ @ instruction: 0xf7f3ab60 │ │ │ │ strmi pc, [r4], -r7, lsr #20 │ │ │ │ - bllt 0x18362b4 │ │ │ │ + bllt 0x18363b4 │ │ │ │ @ instruction: 0xf0034648 │ │ │ │ strmi pc, [r1], -r1, asr #23 │ │ │ │ @ instruction: 0xf43c2800 │ │ │ │ @ instruction: 0xf8d7ab65 │ │ │ │ strbmi r2, [r0], -r0, lsl #7 │ │ │ │ - blx 0xff48d2 │ │ │ │ + blx 0xff49d2 │ │ │ │ mcrrne 6, 0, r4, r5, cr4 │ │ │ │ - blge 0x14354d4 │ │ │ │ - blx 0x5f62b8 │ │ │ │ + blge 0x14355d4 │ │ │ │ + blx 0x5f63b8 │ │ │ │ @ instruction: 0xf7fb4604 │ │ │ │ @ instruction: 0xf8d7bb46 │ │ │ │ strbmi r3, [r8], -r4, lsl #7 │ │ │ │ svclt 0x00182b00 │ │ │ │ @ instruction: 0xf43c2800 │ │ │ │ @ instruction: 0xf003ab4f │ │ │ │ strmi pc, [r4], -r5, lsr #23 │ │ │ │ orreq pc, r4, #14090240 @ 0xd70000 │ │ │ │ - blx 0xfe97431e │ │ │ │ + blx 0xfe97441e │ │ │ │ stmdacs r0, {r0, r1, r9, sl, lr} │ │ │ │ stccs 15, cr11, [r0], {24} │ │ │ │ - blge 0x11f540c │ │ │ │ + blge 0x11f550c │ │ │ │ @ instruction: 0xf8d74621 │ │ │ │ @ instruction: 0xf8d74388 │ │ │ │ strbmi r2, [r0], -r0, lsl #7 │ │ │ │ @ instruction: 0xf17b9400 │ │ │ │ @ instruction: 0x4604ffb3 │ │ │ │ @ instruction: 0xf47b1c43 │ │ │ │ @ instruction: 0xf7f3ab24 │ │ │ │ strmi pc, [r4], -fp, ror #19 │ │ │ │ - bllt 0x93632c │ │ │ │ + bllt 0x93642c │ │ │ │ @ instruction: 0xf0034640 │ │ │ │ stmdacs r0, {r0, r2, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ - blge 0xbf543c │ │ │ │ - blx 0xef4940 │ │ │ │ + blge 0xbf553c │ │ │ │ + blx 0xef4a40 │ │ │ │ mcrrne 6, 0, r4, r3, cr4 │ │ │ │ - blge 0x635544 │ │ │ │ + blge 0x635644 │ │ │ │ @ instruction: 0xf9daf7f3 │ │ │ │ @ instruction: 0xf7fb4604 │ │ │ │ strbmi fp, [r0], -lr, lsl #22 │ │ │ │ - blx 0x1e74376 │ │ │ │ + blx 0x1e74476 │ │ │ │ @ instruction: 0xf43c2800 │ │ │ │ @ instruction: 0x4649ab19 │ │ │ │ @ instruction: 0xf816f17c │ │ │ │ mcrrne 6, 0, r4, r1, cr4 │ │ │ │ - blge 0x1b5568 │ │ │ │ + blge 0x1b5668 │ │ │ │ @ instruction: 0xf9c8f7f3 │ │ │ │ @ instruction: 0xf7fb4604 │ │ │ │ @ instruction: 0x4640bafc │ │ │ │ - blx 0x19f439a │ │ │ │ + blx 0x19f449a │ │ │ │ strbmi r4, [r8], -r4, lsl #12 │ │ │ │ - blx 0x18f43a2 │ │ │ │ + blx 0x18f44a2 │ │ │ │ stmdacs r0, {r0, r9, sl, lr} │ │ │ │ stccs 15, cr11, [r0], {24} │ │ │ │ - blge 0x175490 │ │ │ │ + blge 0x175590 │ │ │ │ @ instruction: 0xf1564620 │ │ │ │ @ instruction: 0x4604fed9 │ │ │ │ @ instruction: 0xf47b1c46 │ │ │ │ @ instruction: 0xf7f3aae8 │ │ │ │ strmi pc, [r4], -pc, lsr #19 │ │ │ │ - blt 0xffa363a4 │ │ │ │ + blt 0xffa364a4 │ │ │ │ @ instruction: 0x46484cbd │ │ │ │ @ instruction: 0xf9d6f7e7 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ stmdavs r4!, {r2, r3, r4, r5, r6, sl, lr} │ │ │ │ strbmi r4, [r2], -r3, lsl #12 │ │ │ │ @ instruction: 0xf85c2125 │ │ │ │ @ instruction: 0xf8d00004 │ │ │ │ @ instruction: 0xf5000294 │ │ │ │ andscc r5, r8, sp │ │ │ │ - svc 0x000cf746 │ │ │ │ + cdp 7, 8, cr15, cr12, cr6, {2} │ │ │ │ mcrrne 6, 0, r4, r3, cr4 │ │ │ │ - bge 0xff4355d4 │ │ │ │ + bge 0xff4356d4 │ │ │ │ @ instruction: 0xf848f144 │ │ │ │ @ instruction: 0xf7f16800 │ │ │ │ submi pc, r4, #336 @ 0x150 │ │ │ │ - blt 0xff2363e4 │ │ │ │ + blt 0xff2364e4 │ │ │ │ @ instruction: 0xf83cf17e │ │ │ │ @ instruction: 0xf7fb2400 │ │ │ │ @ instruction: 0x4640babe │ │ │ │ @ instruction: 0xf8caf17d │ │ │ │ mcrrne 6, 0, r4, r1, cr4 │ │ │ │ - bge 0xfef355fc │ │ │ │ + bge 0xfef356fc │ │ │ │ @ instruction: 0xf834f144 │ │ │ │ @ instruction: 0xf7f16800 │ │ │ │ submi pc, r4, #1, 28 │ │ │ │ - blt 0xfed3640c │ │ │ │ + blt 0xfed3650c │ │ │ │ @ instruction: 0xf0034640 │ │ │ │ stmdacs r0, {r0, r2, r4, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ - bge 0xfeff551c │ │ │ │ - blx 0xfeef44d8 │ │ │ │ + bge 0xfeff561c │ │ │ │ + blx 0xfeef45d8 │ │ │ │ @ instruction: 0xf17a4649 │ │ │ │ strmi pc, [r4], -pc, asr #18 │ │ │ │ @ instruction: 0xf47b1c46 │ │ │ │ @ instruction: 0xf7f3aaa0 │ │ │ │ strmi pc, [r4], -r7, ror #18 │ │ │ │ - blt 0xfe836434 │ │ │ │ + blt 0xfe836534 │ │ │ │ strbmi r2, [r9], -r0, lsl #8 │ │ │ │ strtmi lr, [sl], #-2503 @ 0xfffff639 │ │ │ │ strtmi lr, [ip], #-2503 @ 0xfffff639 │ │ │ │ movwcs fp, #4473 @ 0x1179 │ │ │ │ ldrmi r2, [r8], -r8, lsl #4 │ │ │ │ - blx 0x11f446c │ │ │ │ + blx 0x11f456c │ │ │ │ @ instruction: 0xf43c2800 │ │ │ │ stmdavs r3, {r0, r2, r3, r4, r7, r9, fp, sp, pc} │ │ │ │ @ instruction: 0x01a8f107 │ │ │ │ strtcc lr, [sl], #-2503 @ 0xfffff639 │ │ │ │ stmib r7, {r0, r1, r6, fp, sp, lr}^ │ │ │ │ strbmi r3, [r0], -ip, lsr #8 │ │ │ │ @ instruction: 0xf00360f9 │ │ │ │ stmdacs r0, {r0, r3, r5, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ - bge 0xfe4f5574 │ │ │ │ + bge 0xfe4f5674 │ │ │ │ @ instruction: 0xf17c68f9 │ │ │ │ @ instruction: 0x4604fa71 │ │ │ │ @ instruction: 0xf47b1c41 │ │ │ │ @ instruction: 0xf7f3aa76 │ │ │ │ @ instruction: 0x4604f93d │ │ │ │ - blt 0x1db6488 │ │ │ │ - blx 0xfeff643e │ │ │ │ + blt 0x1db6588 │ │ │ │ + blx 0xfeff653e │ │ │ │ @ instruction: 0xf0022800 │ │ │ │ @ instruction: 0xf06f817e │ │ │ │ @ instruction: 0xf7fb0403 │ │ │ │ strbmi fp, [r0], -r8, ror #20 │ │ │ │ @ instruction: 0xf87cf178 │ │ │ │ @ instruction: 0xf7fb4604 │ │ │ │ strbmi fp, [r9], -r2, ror #20 │ │ │ │ @@ -303149,22 +303215,22 @@ │ │ │ │ @ instruction: 0xf7f16800 │ │ │ │ submi pc, r4, #10560 @ 0x2940 │ │ │ │ @ instruction: 0xf6fb2c00 │ │ │ │ @ instruction: 0xf643aa52 │ │ │ │ vorr.i32 , #3072 @ 0x00000c00 │ │ │ │ ldmdavs fp, {r1, r2, r4, r7, r8, r9} │ │ │ │ @ instruction: 0xf64d2238 │ │ │ │ - vmla.f d20, d0, d0[3] │ │ │ │ + vorr.i32 , #12 @ 0x0000000c │ │ │ │ vrhadd.s8 d16, d14, d30 │ │ │ │ vaddl.s8 , d0, d4 │ │ │ │ @ instruction: 0x47982096 │ │ │ │ svceq 0x0000f1b9 │ │ │ │ vrecps.f32 d27, d30, d28 │ │ │ │ vabal.s8 , d0, d0 │ │ │ │ - blle 0x501b60 │ │ │ │ + blle 0x501c60 │ │ │ │ movwcc pc, #590 @ 0x24e @ │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ ldmdavs fp, {r0, r2, r3, r4, r9, sl, lr} │ │ │ │ stmdble r7, {r0, r1, r3, r6, r8, sl, lr} │ │ │ │ msrcc CPSR_, #-536870908 @ 0xe0000004 │ │ │ │ orrscs pc, r6, #192, 4 │ │ │ │ ldmdavs fp, {r9, sp} │ │ │ │ @@ -303179,24 +303245,24 @@ │ │ │ │ @ instruction: 0xf029d812 │ │ │ │ andcs r0, r4, #-1073741809 @ 0xc000000f │ │ │ │ rscsvs r3, fp, r0, asr #2 │ │ │ │ @ instruction: 0xf1076031 │ │ │ │ ldmdavs r2!, {r0, r1, r2, r3, r4, r5, r6, fp, ip, sp, lr, pc} │ │ │ │ ldmvs fp!, {r8, sp}^ │ │ │ │ andsvs r1, r8, r2, asr fp │ │ │ │ - bl 0x1387ac │ │ │ │ + bl 0x1388ac │ │ │ │ @ instruction: 0xf1700085 │ │ │ │ ldmvs fp!, {r1, r2, r3, r4, r5, r6, r7, fp, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf843681b │ │ │ │ vhadd.s8 d24, d14, d25 │ │ │ │ vaddl.s8 , d0, d4 │ │ │ │ @ instruction: 0xf7f32096 │ │ │ │ @ instruction: 0xf7fbf83d │ │ │ │ @ instruction: 0x4640b9fe │ │ │ │ - blx 0x1a74594 │ │ │ │ + blx 0x1a74694 │ │ │ │ @ instruction: 0xf43c2800 │ │ │ │ @ instruction: 0xf17daa09 │ │ │ │ @ instruction: 0x4604f8b9 │ │ │ │ @ instruction: 0xf47b1c45 │ │ │ │ @ instruction: 0xf7f3a9f2 │ │ │ │ @ instruction: 0x4604f8b9 │ │ │ │ stmiblt sp!, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ @@ -303221,15 +303287,15 @@ │ │ │ │ strmi pc, [r4], -pc, ror #21 │ │ │ │ stmiblt r5, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ orrcs pc, r0, #14090240 @ 0xd70000 │ │ │ │ strbmi r4, [r0], -r9, asr #12 │ │ │ │ @ instruction: 0xff9ef7f8 │ │ │ │ @ instruction: 0xf7fb4604 │ │ │ │ @ instruction: 0x4640b9bc │ │ │ │ - blx 0x9f4618 │ │ │ │ + blx 0x9f4718 │ │ │ │ @ instruction: 0xf43c2800 │ │ │ │ strbmi sl, [r9], -r7, asr #19 │ │ │ │ @ instruction: 0xff76f17f │ │ │ │ mcrrne 6, 0, r4, r2, cr4 │ │ │ │ stmibge pc!, {r0, r1, r3, r4, r5, r6, sl, ip, sp, lr, pc} @ │ │ │ │ @ instruction: 0xf876f7f3 │ │ │ │ @ instruction: 0xf7fb4604 │ │ │ │ @@ -303237,23 +303303,23 @@ │ │ │ │ @ instruction: 0xf0412800 │ │ │ │ @ instruction: 0xf17c8665 │ │ │ │ @ instruction: 0x4604fff7 │ │ │ │ @ instruction: 0xf47b1c60 │ │ │ │ @ instruction: 0xf7f3a9a0 │ │ │ │ strmi pc, [r4], -r7, ror #16 │ │ │ │ ldmiblt fp, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - blx 0x1674c2c │ │ │ │ + blx 0x1674d2c │ │ │ │ @ instruction: 0xf5b04604 │ │ │ │ @ instruction: 0xf2813f80 │ │ │ │ mcrrne 5, 8, r8, r2, cr1 │ │ │ │ ldmibge r1, {r0, r1, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf858f7f3 │ │ │ │ @ instruction: 0xf7fb4604 │ │ │ │ @ instruction: 0xf8d7b98c │ │ │ │ - blcs 0x14546c │ │ │ │ + blcs 0x14556c │ │ │ │ ldrhi pc, [r0, #1] │ │ │ │ rscne lr, r0, #3522560 @ 0x35c000 │ │ │ │ andcs r2, r3, r0, lsl #6 │ │ │ │ @ instruction: 0xf934f003 │ │ │ │ stmdacs r0, {r2, r9, sl, lr} │ │ │ │ stmibge lr, {r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf0034648 │ │ │ │ @@ -303263,56 +303329,56 @@ │ │ │ │ orrcc pc, r4, #14090240 @ 0xd70000 │ │ │ │ @ instruction: 0xf17d4640 │ │ │ │ @ instruction: 0x4604f8fb │ │ │ │ @ instruction: 0xf47b1c60 │ │ │ │ @ instruction: 0xf7f3a96c │ │ │ │ @ instruction: 0x4604f833 │ │ │ │ stmdblt r7!, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - rsbseq r7, lr, r0, lsr #20 │ │ │ │ + rsbseq r7, lr, r0, lsr #18 │ │ │ │ tstcs r0, r0, lsr #4 │ │ │ │ adceq pc, r8, r7, lsl #2 │ │ │ │ - beq 0xfeb74adc │ │ │ │ + beq 0xfeb74bdc │ │ │ │ ldmda r0, {r4, r5, r6, r8, ip, sp, lr, pc}^ │ │ │ │ orrscc pc, r8, #25165824 @ 0x1800000 │ │ │ │ - andcc pc, r9, #-1610612732 @ 0xa0000004 │ │ │ │ + andmi pc, r9, #-1610612732 @ 0xa0000004 │ │ │ │ andseq pc, r2, #192, 4 │ │ │ │ vmax.s8 q10, q5, q4 │ │ │ │ - vaddw.s8 q9, q0, d25 │ │ │ │ + vaddw.s8 , q0, d25 │ │ │ │ @ instruction: 0xf8930112 │ │ │ │ - blcs 0x1452e0 │ │ │ │ - orrcs pc, sp, #-1610612732 @ 0xa0000004 │ │ │ │ + blcs 0x1453e0 │ │ │ │ + orrcc pc, sp, #-1610612732 @ 0xa0000004 │ │ │ │ tstpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ sadd16mi fp, r6, r8 │ │ │ │ - rsbcc pc, sp, #-1610612732 @ 0xa0000004 │ │ │ │ + rsbmi pc, sp, #-1610612732 @ 0xa0000004 │ │ │ │ andseq pc, r2, #192, 4 │ │ │ │ ldrmi fp, [ip], -r6, lsl #30 │ │ │ │ ldrmi r4, [r4], -lr, lsl #12 │ │ │ │ ldc2 7, cr15, [r0], {241} @ 0xf1 │ │ │ │ svceq 0x0016f110 │ │ │ │ svclt 0x00084603 │ │ │ │ @ instruction: 0xf43b4604 │ │ │ │ @ instruction: 0xf1b9a938 │ │ │ │ @ instruction: 0xf0020f0c │ │ │ │ @ instruction: 0xf1a9814d │ │ │ │ - bcs 0x178f50 │ │ │ │ + bcs 0x179050 │ │ │ │ teqphi r5, r2, lsl #4 @ p-variant is OBSOLETE │ │ │ │ orrne pc, r0, #14090240 @ 0xd70000 │ │ │ │ adceq pc, r8, r7, lsl #2 │ │ │ │ @ instruction: 0x47a060fb │ │ │ │ @ instruction: 0x460468fb │ │ │ │ @ instruction: 0xf47b2800 │ │ │ │ ldmmi lr, {r2, r5, r8, fp, sp, pc}^ │ │ │ │ svcmi 0x0070ee1d │ │ │ │ @ instruction: 0x464221dd │ │ │ │ stmdavs r0, {r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf8d05820 │ │ │ │ @ instruction: 0xf8cd0294 │ │ │ │ @ instruction: 0xf500a000 │ │ │ │ andscc r5, r8, sp │ │ │ │ - ldcl 7, cr15, [r0, #-280] @ 0xfffffee8 │ │ │ │ + ldcl 7, cr15, [r0], {70} @ 0x46 │ │ │ │ mcrrne 6, 0, r4, r1, cr4 │ │ │ │ stmdbge pc, {r0, r1, r3, r4, r5, r6, sl, ip, sp, lr, pc} @ │ │ │ │ @ instruction: 0xffd6f7f2 │ │ │ │ @ instruction: 0xf7fb4604 │ │ │ │ tstcs r0, sl, lsl #18 │ │ │ │ @ instruction: 0xf5072280 │ │ │ │ @ instruction: 0xf16f7014 │ │ │ │ @@ -303343,31 +303409,31 @@ │ │ │ │ movwcs r4, #36720 @ 0x8f70 │ │ │ │ ldrdcs pc, [r8], r7 @ │ │ │ │ stmdavs r0, {r3, r4, r5, r6, sl, lr} │ │ │ │ stmdapl r0!, {r0, r1, r4, r5, r7, r8, sp} │ │ │ │ addseq pc, r4, #208, 16 @ 0xd00000 │ │ │ │ andpl pc, sp, r0, lsl #10 │ │ │ │ @ instruction: 0xf7463018 │ │ │ │ - strmi lr, [r4], -r4, lsl #26 │ │ │ │ + strmi lr, [r4], -r4, lsl #25 │ │ │ │ tstle r2, r3, asr #24 │ │ │ │ @ instruction: 0xff8af7f2 │ │ │ │ @ instruction: 0xf5144604 │ │ │ │ @ instruction: 0xf43b7f00 │ │ │ │ @ instruction: 0xf7f2a8bc │ │ │ │ @ instruction: 0xf7fbff5b │ │ │ │ - blx 0x526af0 │ │ │ │ + blx 0x526bf0 │ │ │ │ sbcscs pc, r5, r8, lsl #7 │ │ │ │ svclt 0x00143301 │ │ │ │ @ instruction: 0xf04f4641 │ │ │ │ @ instruction: 0xf17d31ff │ │ │ │ strmi pc, [r4], -r9, asr #28 │ │ │ │ @ instruction: 0xf47b1c46 │ │ │ │ @ instruction: 0xf143a8aa │ │ │ │ stmdavs r0, {r0, r1, r2, r5, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - blx 0xffe767fa │ │ │ │ + blx 0xffe768fa │ │ │ │ @ instruction: 0xf7fb4244 │ │ │ │ strbmi fp, [r0], -r2, lsr #17 │ │ │ │ @ instruction: 0xf908f003 │ │ │ │ @ instruction: 0xf43c2800 │ │ │ │ @ instruction: 0xf17fa8ad │ │ │ │ @ instruction: 0x4604fe59 │ │ │ │ @ instruction: 0xf47b1c42 │ │ │ │ @@ -303400,70 +303466,70 @@ │ │ │ │ @ instruction: 0xf0032003 │ │ │ │ stmdacs r0, {r0, r1, r4, fp, ip, sp, lr, pc} │ │ │ │ mvnhi pc, r2 │ │ │ │ ldrdcc pc, [r8], r7 @ │ │ │ │ @ instruction: 0xf7fb6003 │ │ │ │ @ instruction: 0x4632b858 │ TRUNCATED DUE TO SIZE LIMIT: 10485760 bytes